{"Template_token": ["", "AlwaysInlinePass", "(", "bool", "GlobalOpt", "=", "true", ")", ":", "GlobalOpt", "(", "GlobalOpt", ")", "{"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "AMDGPUAlwaysInlinePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34234, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "AlwaysInlinePass", "(", "bool", "GlobalOpt", "=", "true", ")", ":", "GlobalOpt", "(", "GlobalOpt", ")", "{"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "AMDGPUAlwaysInlinePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34235, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "PromoteAllocaPass", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "AMDGPUPromoteAllocaPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34236, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "PromoteAllocaPass", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "AMDGPUPromoteAllocaPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34237, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "PromoteAllocaToVectorPass", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "AMDGPUPromoteAllocaToVectorPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34238, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "PromoteAllocaToVectorPass", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "AMDGPUPromoteAllocaToVectorPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34239, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "PropagateAttributesEarlyPass", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "AMDGPUPropagateAttributesEarlyPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34240, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "PropagateAttributesEarlyPass", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "AMDGPUPropagateAttributesEarlyPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34241, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "PropagateAttributesLatePass", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "AMDGPUPropagateAttributesLatePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34242, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "PropagateAttributesLatePass", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "AMDGPUPropagateAttributesLatePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34243, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "SimplifyLibCallsPass", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "AMDGPUSimplifyLibCallsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34244, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "SimplifyLibCallsPass", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "AMDGPUSimplifyLibCallsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34245, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "inline", "bool", "isFlatGlobalAddrSpace", "(", "unsigned", "AS", ")", "{", "return", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", ">", "AS", "::", "MAX__ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "isFlatGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34246, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "inline", "bool", "isFlatGlobalAddrSpace", "(", "unsigned", "AS", ")", "{"], "ground_truth": ["return", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", ">", "AS", "::", "MAX__ADDRESS", ";"], "File": "AMDGPU1", "Func": "isFlatGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34247, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "AAResult", "(", "AAResult", "&&", "Arg", ")", ":", "AAResultBase", "(", "std", "::", "move", "(", "Arg", ")", ")", ",", "DL", "(", "Arg", ".", "DL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis (2)", "Func": "AMDGPUAAResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34248, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "AAResult", "(", "AAResult", "&&", "Arg", ")", ":", "AAResultBase", "(", "std", "::", "move", "(", "Arg", ")", ")", ",", "DL", "(", "Arg", ".", "DL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis (2)", "Func": "AMDGPUAAResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34249, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis (2)", "Func": "AMDGPUExternalAAWrapper", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34250, "Length": 30, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "Result", ".", "reset", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis (2)", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34251, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "bool", "doFinalization", "(", "Module", "&", "M", ")", "override", "{", "Result", ".", "reset", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAliasAnalysis (2)", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34252, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "Result", ".", "reset", "(", "new", "AAResult", "(", "M", ".", "getDataLayout", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAliasAnalysis (2)", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34253, "Length": 18, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "AAResult", "run", "(", "Function", "&", "F", ",", "AnalysisManager", "<", "Function", ">", "&", "AM", ")", "{"], "ground_truth": ["return", "AAResult", "(", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ";"], "File": "AMDGPUAliasAnalysis (2)", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34259, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "AAResult", "(", "AAResult", "&&", "Arg", ")", ":", "AAResultBase", "(", "std", "::", "move", "(", "Arg", ")", ")", ",", "DL", "(", "Arg", ".", "DL", ")", ",", "AS", "(", "Arg", ".", "AS", ")", ",", "ASAliasRules", "(", "Arg", ".", "ASAliasRules", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis11", "Func": "AMDGPUAAResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34260, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "AAResult", "(", "AAResult", "&&", "Arg", ")", ":", "AAResultBase", "(", "std", "::", "move", "(", "Arg", ")", ")", ",", "DL", "(", "Arg", ".", "DL", ")", ",", "AS", "(", "Arg", ".", "AS", ")", ",", "ASAliasRules", "(", "Arg", ".", "ASAliasRules", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis11", "Func": "AMDGPUAAResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34261, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "AliasResult", "Result", "=", "ASAliasRules", ".", "getAliasResult", "(", "asA", ",", "asB", ")", ";", "if", "(", "Result", "==", "NoAlias", ")", "return", "Result", ";"], "ground_truth": ["return", "AAResultBase", "::", "alias", "(", "LocA", ",", "LocB", ")", ";"], "File": "AMDGPUAliasAnalysis12", "Func": "alias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34262, "Length": 31, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "unsigned", "asA", "=", "LocA", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";"], "ground_truth": ["unsigned", "asB", "=", "LocB", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";"], "File": "AMDGPUAliasAnalysis12", "Func": "alias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34263, "Length": 30, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "break", ";", "}", "unsigned", "ArgNo", "=", "Arg", "->", "getArgNo", "(", ")", ";", "if", "(", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "NoAlias", ")", "&&", "(", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "ReadNone", ")", "||", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "ReadOnly", ")", ")", ")", "{", "return", "true", ";", "}", "}", "return", "AAResultBase", "::", "pointsToConstantMemory", "(", "Loc", ",", "OrLocal", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis12", "Func": "pointsToConstantMemory", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34264, "Length": 91, "Cover_Rate": 0.4099099099099099} {"Template_token": ["", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "break", ";", "}", "unsigned", "ArgNo", "=", "Arg", "->", "getArgNo", "(", ")", ";", "if", "(", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "NoAlias", ")", "&&", "(", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "ReadNone", ")", "||", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "ReadOnly", ")", ")", ")", "{", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis13", "Func": "pointsToConstantMemory", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34265, "Length": 95, "Cover_Rate": 0.3784860557768924} {"Template_token": ["", "explicit", "AAResult", "(", "const", "DataLayout", "&", "DL", ")", ":", "AAResultBase", "(", ")", ",", "DL", "(", "DL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis14", "Func": "AMDGPUAAResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34266, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "AAResult", "(", "const", "DataLayout", "&", "DL", ")", ":", "AAResultBase", "(", ")", ",", "DL", "(", "DL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis14", "Func": "AMDGPUAAResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34267, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "break", ";", "}", "unsigned", "ArgNo", "=", "Arg", "->", "getArgNo", "(", ")", ";", "if", "(", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "NoAlias", ")", "&&", "(", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "ReadNone", ")", "||", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "ReadOnly", ")", ")", ")", "{", "return", "true", ";", "}", "}"], "ground_truth": ["return", "AAResultBase", "::", "pointsToConstantMemory", "(", "Loc", ",", "OrLocal", ")", ";"], "File": "AMDGPUAliasAnalysis14", "Func": "pointsToConstantMemory", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34268, "Length": 110, "Cover_Rate": 0.4641350210970464} {"Template_token": ["", "initializeAAWrapperPassPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis15", "Func": "AMDGPUAAWrapperPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34269, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "{", "ASMay", ",", "ASMay", ",", "ASNo", ",", "ASMay", ",", "ASMay", ",", "ASMay", ",", "ASMay", ",", "ASMay", "}", ",", "{", "ASMay", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASNo", ",", "ASMay", ",", "ASMay", "}", ",", "{", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASNo", "}", ",", "{", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASNo", "}", ",", "{", "ASMay", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASMay", "}", ",", "{", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASNo", ",", "ASNo", "}", ",", "{", "ASMay", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASMay", "}", ",", "{", "ASMay", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASNo", ",", "ASMay", ",", "ASMay"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis15", "Func": "getAliasResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34271, "Length": 143, "Cover_Rate": 0.6875} {"Template_token": ["", "{", "ASMay", ",", "ASMay", ",", "ASNo", ",", "ASMay", ",", "ASMay", ",", "ASMay", ",", "ASMay", ",", "ASMay", "}", ",", "{", "ASMay", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASNo", ",", "ASMay", ",", "ASMay", "}", ",", "{", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASNo", "}", ",", "{", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASNo", "}", ",", "{", "ASMay", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASMay", "}", ",", "{", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASNo", ",", "ASNo", "}", ",", "{", "ASMay", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASMay", "}", ",", "{", "ASMay", ",", "ASMay", ",", "ASNo", ",", "ASNo", ",", "ASMay", ",", "ASNo", ",", "ASMay", ",", "ASMay", "}", "}", ";", "return", "ASAliasRules", "[", "AS1", "]", "[", "AS2", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis15", "Func": "getAliasResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34272, "Length": 155, "Cover_Rate": 0.7451923076923077} {"Template_token": ["", "unsigned", "asB", "=", "LocB", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "AliasResult", "Result", "=", "getAliasResult", "(", "asA", ",", "asB", ")", ";"], "ground_truth": ["if", "(", "Result", "==", "NoAlias", ")", "return", "Result", ";"], "File": "AMDGPUAliasAnalysis16", "Func": "alias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34273, "Length": 34, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "default", ":", "return", "AAResultBase", "::", "pointsToConstantMemory", "(", "Loc", ",", "AAQI", ",", "OrLocal", ")", ";", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "break", ";", "}", "unsigned", "ArgNo", "=", "Arg", "->", "getArgNo", "(", ")", ";", "if", "(", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "NoAlias", ")", "&&", "(", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "ReadNone", ")", "||", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "ReadOnly", ")", ")", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAliasAnalysis16", "Func": "pointsToConstantMemory", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34274, "Length": 112, "Cover_Rate": 0.4375} {"Template_token": ["", "if", "(", "const", "GlobalVariable", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "Base", ")", ")", "{", "if", "(", "GV", "->", "isConstant", "(", ")", ")", "return", "true", ";", "}", "else", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "Base", ")", ")", "{", "const", "Function", "*", "F", "=", "Arg", "->", "getParent", "(", ")", ";", "switch", "(", "F", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "return", "AAResultBase", "::", "pointsToConstantMemory", "(", "Loc", ",", "AAQI", ",", "OrLocal", ")", ";", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":"], "ground_truth": ["case", "CallingConv", "::", "SPIR_KERNEL", ":"], "File": "AMDGPUAliasAnalysis16", "Func": "pointsToConstantMemory", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34275, "Length": 124, "Cover_Rate": 0.484375} {"Template_token": ["", "break", ";", "}", "unsigned", "ArgNo", "=", "Arg", "->", "getArgNo", "(", ")", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "ArgNo", "+", "", ",", "Attribute", "::", "NoAlias", ")", "&&", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "ArgNo", "+", "", ",", "Attribute", "::", "ReadNone", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "ArgNo", "+", "", ",", "Attribute", "::", "ReadOnly", ")", ")", ")", "{", "return", "true", ";", "}", "}"], "ground_truth": ["return", "AAResultBase", "::", "pointsToConstantMemory", "(", "Loc", ",", "OrLocal", ")", ";"], "File": "AMDGPUAliasAnalysis17", "Func": "pointsToConstantMemory", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34276, "Length": 83, "Cover_Rate": 0.3458333333333333} {"Template_token": ["", "bool", "AAResult", "::", "pointsToConstantMemory", "(", "const", "MemoryLocation", "&", "Loc", ",", "AAQueryInfo", "&", "AAQI", ",", "bool", "OrLocal", ")", "{", "unsigned", "AS", "=", "Loc", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";", "const", "Value", "*", "Base", "=", "GetUnderlyingObject", "(", "Loc", ".", "Ptr", ",", "DL", ")", ";", "AS", "=", "Base", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";", "if", "(", "const", "GlobalVariable", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "Base", ")", ")", "{"], "ground_truth": ["if", "(", "GV", "->", "isConstant", "(", ")", ")", "return", "true", ";"], "File": "AMDGPUAliasAnalysis18", "Func": "pointsToConstantMemory", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34277, "Length": 120, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "std", "::", "swap", "(", "asA", ",", "asB", ")", ";", "std", "::", "swap", "(", "A", ",", "B", ")", ";", "}", "if", "(", "asA", "==", "AS", "::", "FLAT_ADDRESS", "&&", "(", "asB", "==", "AS", "::", "LOCAL_ADDRESS", "||", "asB", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ")", "{", "const", "auto", "*", "ObjA", "=", "getUnderlyingObject", "(", "A", ".", "Ptr", "->", "stripPointerCastsAndInvariantGroups", "(", ")", ")", ";", "if", "(", "const", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "ObjA", ")", ")", "{", "if", "(", "LI", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", ")", "return", "NoAlias", ";"], "ground_truth": ["}", "else", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "ObjA", ")", ")", "{"], "File": "AMDGPUAliasAnalysis1", "Func": "alias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34278, "Length": 107, "Cover_Rate": 0.4403292181069959} {"Template_token": ["", "AliasResult", "AAResult", "::", "alias", "(", "const", "MemoryLocation", "&", "LocA", ",", "const", "MemoryLocation", "&", "LocB", ",", "AAQueryInfo", "&", "AAQI", ")", "{", "unsigned", "asA", "=", "LocA", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "unsigned", "asB", "=", "LocB", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "AliasResult", "Result", "=", "getAliasResult", "(", "asA", ",", "asB", ")", ";", "if", "(", "Result", "==", "NoAlias", ")", "return", "Result", ";", "MemoryLocation", "A", "=", "LocA", ";", "MemoryLocation", "B", "=", "LocB", ";", "if", "(", "asA", "!=", "AS", "::", "FLAT_ADDRESS", ")", "{", "std", "::", "swap", "(", "asA", ",", "asB", ")", ";", "std", "::", "swap", "(", "A", ",", "B", ")", ";", "}", "if", "(", "asA", "==", "AS", "::", "FLAT_ADDRESS", "&&", "(", "asB", "==", "AS", "::", "LOCAL_ADDRESS", "||", "asB", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ")", "{", "const", "auto", "*", "ObjA", "=", "getUnderlyingObject", "(", "A", ".", "Ptr", "->", "stripPointerCastsAndInvariantGroups", "(", ")", ")", ";"], "ground_truth": ["if", "(", "const", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "ObjA", ")", ")", "{"], "File": "AMDGPUAliasAnalysis1", "Func": "alias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34279, "Length": 162, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "explicit", "AAResult", "(", "const", "DataLayout", "&", "DL", ",", "Triple", "T", ")", ":", "AAResultBase", "(", ")", ",", "DL", "(", "DL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis1", "Func": "AMDGPUAAResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34280, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "AAResult", "(", "const", "DataLayout", "&", "DL", ",", "Triple", "T", ")", ":", "AAResultBase", "(", ")", ",", "DL", "(", "DL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis1", "Func": "AMDGPUAAResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34281, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "static", "AliasResult", "getAliasResult", "(", "unsigned", "AS1", ",", "unsigned", "AS2", ")", "{", "static_assert", "(", "AS", "::", "MAX__ADDRESS", "<=", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "AS1", ">", "AS", "::", "MAX__ADDRESS", "||", "AS2", ">", "AS", "::", "MAX__ADDRESS", ")", "return", "MayAlias", ";"], "File": "AMDGPUAliasAnalysis1", "Func": "getAliasResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34283, "Length": 39, "Cover_Rate": 0.7959183673469388} {"Template_token": ["", "unsigned", "AS", "=", "Loc", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";", "const", "Value", "*", "Base", "=", "getUnderlyingObject", "(", "Loc", ".", "Ptr", ")", ";", "AS", "=", "Base", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";", "if", "(", "const", "GlobalVariable", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "Base", ")", ")", "{", "if", "(", "GV", "->", "isConstant", "(", ")", ")", "return", "true", ";", "}", "else", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "Base", ")", ")", "{", "const", "Function", "*", "F", "=", "Arg", "->", "getParent", "(", ")", ";", "switch", "(", "F", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "return", "AAResultBase", "::", "pointsToConstantMemory", "(", "Loc", ",", "AAQI", ",", "OrLocal", ")", ";", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":"], "ground_truth": ["case", "CallingConv", "::", "_GS", ":"], "File": "AMDGPUAliasAnalysis1", "Func": "pointsToConstantMemory", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34284, "Length": 172, "Cover_Rate": 0.607773851590106} {"Template_token": ["", "if", "(", "GV", "->", "isConstant", "(", ")", ")", "return", "true", ";", "}", "else", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "Base", ")", ")", "{", "const", "Function", "*", "F", "=", "Arg", "->", "getParent", "(", ")", ";", "switch", "(", "F", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "return", "AAResultBase", "::", "pointsToConstantMemory", "(", "Loc", ",", "AAQI", ",", "OrLocal", ")", ";", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "break", ";", "}", "unsigned", "ArgNo", "=", "Arg", "->", "getArgNo", "(", ")", ";", "if", "(", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "NoAlias", ")", "&&", "(", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "ReadNone", ")", "||", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "ReadOnly", ")", ")", ")", "{", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis1", "Func": "pointsToConstantMemory", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34285, "Length": 163, "Cover_Rate": 0.5759717314487632} {"Template_token": ["", "unsigned", "asB", "=", "LocB", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "AliasResult", "Result", "=", "getAliasResult", "(", "asA", ",", "asB", ")", ";"], "ground_truth": ["if", "(", "Result", "==", "NoAlias", ")", "return", "Result", ";"], "File": "AMDGPUAliasAnalysis", "Func": "alias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34286, "Length": 34, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "unsigned", "asA", "=", "LocA", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "unsigned", "asB", "=", "LocB", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "AliasResult", "Result", "=", "getAliasResult", "(", "asA", ",", "asB", ")", ";", "if", "(", "Result", "==", "NoAlias", ")", "return", "Result", ";", "return", "AAResultBase", "::", "alias", "(", "LocA", ",", "LocB", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis", "Func": "alias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34287, "Length": 60, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "AAResult", "(", "AAResult", "&&", "Arg", ")", ":", "AAResultBase", "(", "std", "::", "move", "(", "Arg", ")", ")", ",", "DL", "(", "Arg", ".", "DL", ")", ",", "ASAliasRules", "(", "Arg", ".", "ASAliasRules", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis", "Func": "AMDGPUAAResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34288, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "AAResult", "(", "AAResult", "&&", "Arg", ")", ":", "AAResultBase", "(", "std", "::", "move", "(", "Arg", ")", ")", ",", "DL", "(", "Arg", ".", "DL", ")", ",", "ASAliasRules", "(", "Arg", ".", "ASAliasRules", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis", "Func": "AMDGPUAAResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34289, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "initializeAAWrapperPassPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis", "Func": "AMDGPUAAWrapperPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34290, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "AAWrapperPass", "(", ")", ":", "ImmutablePass", "(", "ID", ")", "{", "initializeAAWrapperPassPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis", "Func": "AMDGPUAAWrapperPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34291, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "AAWrapperPass", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis", "Func": "createAMDGPUAAWrapperPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34293, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "new", "ExternalAAWrapper", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis", "Func": "createAMDGPUExternalAAWrapperPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34294, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "ImmutablePass", "*", "llvm", "::", "createExternalAAWrapperPass", "(", ")", "{"], "ground_truth": ["return", "new", "ExternalAAWrapper", "(", ")", ";"], "File": "AMDGPUAliasAnalysis", "Func": "createAMDGPUExternalAAWrapperPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34295, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "Result", ".", "reset", "(", "new", "AAResult", "(", "M", ".", "getDataLayout", "(", ")", ",", "Triple", "(", "M", ".", "getTargetTriple", "(", ")", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34296, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "static_assert", "(", "AS", "::", "MAX__ADDRESS", "<=", "", ",", "", ")", ";", "if", "(", "AS1", ">", "AS", "::", "MAX__ADDRESS", "||", "AS2", ">", "AS", "::", "MAX__ADDRESS", ")", "return", "MayAlias", ";"], "ground_truth": ["return", "ASAliasRules", "[", "AS1", "]", "[", "AS2", "]", ";"], "File": "AMDGPUAliasAnalysis", "Func": "getAliasResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34298, "Length": 37, "Cover_Rate": 0.7551020408163265} {"Template_token": ["", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34300, "Length": 7, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "bool", "invalidate", "(", "Function", "&", ",", "const", "PreservedAnalyses", "&", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAliasAnalysis", "Func": "invalidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34301, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "if", "(", "const", "GlobalVariable", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "Base", ")", ")", "{", "if", "(", "GV", "->", "isConstant", "(", ")", ")", "return", "true", ";", "}", "else", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "Base", ")", ")", "{", "const", "Function", "*", "F", "=", "Arg", "->", "getParent", "(", ")", ";", "switch", "(", "F", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "return", "AAResultBase", "::", "pointsToConstantMemory", "(", "Loc", ",", "OrLocal", ")", ";", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "break", ";", "}", "unsigned", "ArgNo", "=", "Arg", "->", "getArgNo", "(", ")", ";", "if", "(", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "NoAlias", ")", "&&", "(", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "ReadNone", ")", "||", "F", "->", "hasParamAttribute", "(", "ArgNo", ",", "Attribute", "::", "ReadOnly", ")", ")", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis", "Func": "pointsToConstantMemory", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34303, "Length": 176, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "ModulePass", "(", "ID", ")", ",", "GlobalOpt", "(", "GlobalOpt", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass10", "Func": "AMDGPUAlwaysInline", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34306, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "AlwaysInline", "(", "bool", "GlobalOpt", "=", "false", ")", ":"], "ground_truth": ["ModulePass", "(", "ID", ")", ",", "GlobalOpt", "(", "GlobalOpt", ")", "{"], "File": "AMDGPUAlwaysInlinePass10", "Func": "AMDGPUAlwaysInline", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34307, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createAlwaysInlinePass", "(", "bool", "GlobalOpt", ")", "{", "return", "new", "AlwaysInline", "(", "GlobalOpt", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass10", "Func": "createAMDGPUAlwaysInlinePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34308, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createAlwaysInlinePass", "(", "bool", "GlobalOpt", ")", "{", "return", "new", "AlwaysInline", "(", "GlobalOpt", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass10", "Func": "createAMDGPUAlwaysInlinePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34309, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass10", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34310, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUAlwaysInlinePass10", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34311, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "std", "::", "vector", "<", "Function", "*", ">", "FuncsToClone", ";", "for", "(", "GlobalAlias", "&", "A", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "if", "(", "GlobalOpt", ")", "{", "for", "(", "GlobalAlias", "*", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "}", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "hasLocalLinkage", "(", ")", "&&", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoInline", ")", ")", "FuncsToClone", ".", "push_back", "(", "&", "F", ")", ";", "}"], "ground_truth": ["for", "(", "Function", "*", "F", ":", "FuncsToClone", ")", "{"], "File": "AMDGPUAlwaysInlinePass10", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34312, "Length": 149, "Cover_Rate": 0.6394849785407726} {"Template_token": ["", "static", "bool", "alwaysInlineImpl", "(", "Module", "&", "M", ",", "bool", "GlobalOpt", ")", "{", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "SmallPtrSet", "<", "Function", "*", ",", "", ">", "FuncsToAlwaysInline", ";", "SmallPtrSet", "<", "Function", "*", ",", "", ">", "FuncsToNoInline", ";", "for", "(", "GlobalAlias", "&", "A", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "if", "(", "GlobalOpt", ")", "{", "for", "(", "GlobalAlias", "*", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "}", "for", "(", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "unsigned", "AS", "=", "GV", ".", "getAddressSpace", "(", ")", ";", "if", "(", "(", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "||", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "!", "TargetMachine", "::", "EnableLowerModuleLDS", ")", ")", "recursivelyVisitUsers", "(", "GV", ",", "FuncsToAlwaysInline", ")", ";", "}", "if", "(", "!", "TargetMachine", "::", "EnableFunctionCalls", "||", "StressCalls", ")", "{", "auto", "IncompatAttr", "=", "StressCalls", "?", "Attribute", "::", "AlwaysInline", ":", "Attribute", "::", "NoInline", ";"], "ground_truth": ["for", "(", "Function", "&", "F", ":", "M", ")", "{"], "File": "AMDGPUAlwaysInlinePass11", "Func": "alwaysInlineImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34313, "Length": 195, "Cover_Rate": 0.6351791530944625} {"Template_token": ["", "}", "}", "for", "(", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "unsigned", "AS", "=", "GV", ".", "getAddressSpace", "(", ")", ";", "if", "(", "(", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "||", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "!", "TargetMachine", "::", "EnableLowerModuleLDS", ")", ")", "recursivelyVisitUsers", "(", "GV", ",", "FuncsToAlwaysInline", ")", ";", "}", "if", "(", "!", "TargetMachine", "::", "EnableFunctionCalls", "||", "StressCalls", ")", "{", "auto", "IncompatAttr", "=", "StressCalls", "?", "Attribute", "::", "AlwaysInline", ":", "Attribute", "::", "NoInline", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "IncompatAttr", ")", ")", "{", "if", "(", "StressCalls", ")", "{", "if", "(", "!", "FuncsToAlwaysInline", ".", "count", "(", "&", "F", ")", ")", "FuncsToNoInline", ".", "insert", "(", "&", "F", ")", ";", "}", "else", "FuncsToAlwaysInline", ".", "insert", "(", "&", "F", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass11", "Func": "alwaysInlineImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34314, "Length": 149, "Cover_Rate": 0.48534201954397393} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass11", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34316, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "User", "*", "U", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "U", ")", ".", "second", ")", "continue", ";", "if", "(", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{", "Function", "*", "F", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "F", "->", "removeFnAttr", "(", "Attribute", "::", "NoInline", ")", ";", "FuncsToAlwaysInline", ".", "insert", "(", "F", ")", ";", "Stack", ".", "push_back", "(", "F", ")", ";", "}", "continue", ";", "}"], "ground_truth": ["append_range", "(", "Stack", ",", "U", "->", "users", "(", ")", ")", ";"], "File": "AMDGPUAlwaysInlinePass11", "Func": "recursivelyVisitUsers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34317, "Length": 104, "Cover_Rate": 0.6459627329192547} {"Template_token": ["", "PreservedAnalyses", "AlwaysInlinePass", "::", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager", "&", "AM", ")", "{", "alwaysInlineImpl", "(", "M", ",", "GlobalOpt", ")", ";"], "ground_truth": ["return", "PreservedAnalyses", "::", "all", "(", ")", ";"], "File": "AMDGPUAlwaysInlinePass11", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34318, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "bool", "AlwaysInline", "::", "runOnModule", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["return", "alwaysInlineImpl", "(", "M", ",", "GlobalOpt", ")", ";"], "File": "AMDGPUAlwaysInlinePass11", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34319, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "if", "(", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{", "Function", "*", "F", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "FuncsToAlwaysInline", ".", "insert", "(", "F", ")", ";"], "ground_truth": ["Stack", ".", "push_back", "(", "F", ")", ";"], "File": "AMDGPUAlwaysInlinePass12", "Func": "recursivelyVisitUsers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34321, "Length": 56, "Cover_Rate": 0.3236994219653179} {"Template_token": ["", "for", "(", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "Stack", ".", "push_back", "(", "U", ")", ";", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "User", "*", "U", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "U", ")", ".", "second", ")", "continue", ";"], "ground_truth": ["if", "(", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{"], "File": "AMDGPUAlwaysInlinePass12", "Func": "recursivelyVisitUsers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34322, "Length": 68, "Cover_Rate": 0.3930635838150289} {"Template_token": ["", "unsigned", "AS", "=", "GV", ".", "getAddressSpace", "(", ")", ";", "if", "(", "AS", "!=", "AS", "::", "LOCAL_ADDRESS", "&&", "AS", "!=", "AS", "::", "REGION_ADDRESS", ")", "continue", ";", "recursivelyVisitUsers", "(", "GV", ",", "FuncsToAlwaysInline", ")", ";", "}", "if", "(", "!", "TargetMachine", "::", "EnableFunctionCalls", "||", "StressCalls", ")", "{", "auto", "IncompatAttr", "=", "StressCalls", "?", "Attribute", "::", "AlwaysInline", ":", "Attribute", "::", "NoInline", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{"], "ground_truth": ["if", "(", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "IncompatAttr", ")", ")", "{"], "File": "AMDGPUAlwaysInlinePass12", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34323, "Length": 90, "Cover_Rate": 0.30201342281879195} {"Template_token": ["", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "SmallPtrSet", "<", "Function", "*", ",", "", ">", "FuncsToAlwaysInline", ";", "SmallPtrSet", "<", "Function", "*", ",", "", ">", "FuncsToNoInline", ";", "for", "(", "GlobalAlias", "&", "A", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "if", "(", "GlobalOpt", ")", "{", "for", "(", "GlobalAlias", "*", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "}", "for", "(", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "unsigned", "AS", "=", "GV", ".", "getAddressSpace", "(", ")", ";", "if", "(", "AS", "!=", "AS", "::", "LOCAL_ADDRESS", "&&", "AS", "!=", "AS", "::", "REGION_ADDRESS", ")", "continue", ";", "recursivelyVisitUsers", "(", "GV", ",", "FuncsToAlwaysInline", ")", ";", "}", "if", "(", "!", "TargetMachine", "::", "EnableFunctionCalls", "||", "StressCalls", ")", "{", "auto", "IncompatAttr", "=", "StressCalls", "?", "Attribute", "::", "AlwaysInline", ":", "Attribute", "::", "NoInline", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "IncompatAttr", ")", ")", "{", "if", "(", "StressCalls", ")", "{", "if", "(", "!", "FuncsToAlwaysInline", ".", "count", "(", "&", "F", ")", ")", "FuncsToNoInline", ".", "insert", "(", "&", "F", ")", ";", "}", "else", "FuncsToAlwaysInline", ".", "insert", "(", "&", "F", ")", ";", "}", "}", "}", "for", "(", "Function", "*", "F", ":", "FuncsToAlwaysInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ";", "for", "(", "Function", "*", "F", ":", "FuncsToNoInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "NoInline", ")", ";"], "ground_truth": ["return", "!", "FuncsToAlwaysInline", ".", "empty", "(", ")", "||", "!", "FuncsToNoInline", ".", "empty", "(", ")", ";"], "File": "AMDGPUAlwaysInlinePass13", "Func": "alwaysInlineImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34324, "Length": 287, "Cover_Rate": 0.9566666666666667} {"Template_token": ["", "}", "for", "(", "Function", "*", "F", ":", "FuncsToClone", ")", "{", "ValueToValueMapTy", "VMap", ";", "Function", "*", "NewFunc", "=", "CloneFunction", "(", "F", ",", "VMap", ")", ";", "NewFunc", "->", "setLinkage", "(", "GlobalValue", "::", "InternalLinkage", ")", ";", "F", "->", "replaceAllUsesWith", "(", "NewFunc", ")", ";", "}", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "hasLocalLinkage", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoInline", ")", ")", "{", "F", ".", "addFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass14", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34325, "Length": 79, "Cover_Rate": 0.5163398692810458} {"Template_token": ["", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "SmallPtrSet", "<", "Function", "*", ",", "", ">", "FuncsToAlwaysInline", ";", "SmallPtrSet", "<", "Function", "*", ",", "", ">", "FuncsToNoInline", ";", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "for", "(", "GlobalAlias", "&", "A", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "A", ".", "getLinkage", "(", ")", "!=", "GlobalValue", "::", "InternalLinkage", ")", "continue", ";", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";"], "ground_truth": ["AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";"], "File": "AMDGPUAlwaysInlinePass17", "Func": "alwaysInlineImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34326, "Length": 108, "Cover_Rate": 0.30857142857142855} {"Template_token": ["", "for", "(", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "unsigned", "AS", "=", "GV", ".", "getAddressSpace", "(", ")", ";", "if", "(", "(", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "||", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "(", "!", "TargetMachine", "::", "EnableLowerModuleLDS", "||", "!", "GV", ".", "hasInitializer", "(", ")", ")", ")", ")", "recursivelyVisitUsers", "(", "GV", ",", "FuncsToAlwaysInline", ")", ";", "}", "if", "(", "!", "TargetMachine", "::", "EnableFunctionCalls", "||", "StressCalls", ")", "{", "auto", "IncompatAttr", "=", "StressCalls", "?", "Attribute", "::", "AlwaysInline", ":", "Attribute", "::", "NoInline", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "IncompatAttr", ")", ")", "{", "if", "(", "StressCalls", ")", "{"], "ground_truth": ["if", "(", "!", "FuncsToAlwaysInline", ".", "count", "(", "&", "F", ")", ")", "FuncsToNoInline", ".", "insert", "(", "&", "F", ")", ";"], "File": "AMDGPUAlwaysInlinePass17", "Func": "alwaysInlineImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34327, "Length": 143, "Cover_Rate": 0.4085714285714286} {"Template_token": ["", "AlwaysInline", "(", "bool", "GlobalOpt", ")", ":", "ModulePass", "(", "ID", ")", ",", "GlobalOpt", "(", "GlobalOpt", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass18", "Func": "AMDGPUAlwaysInline", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34328, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "AlwaysInline", "(", "bool", "GlobalOpt", ")", ":", "ModulePass", "(", "ID", ")", ",", "GlobalOpt", "(", "GlobalOpt", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass18", "Func": "AMDGPUAlwaysInline", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34329, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "SmallPtrSet", "<", "Function", "*", ",", "", ">", "FuncsToAlwaysInline", ";", "SmallPtrSet", "<", "Function", "*", ",", "", ">", "FuncsToNoInline", ";", "for", "(", "GlobalAlias", "&", "A", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "if", "(", "GlobalOpt", ")", "{", "for", "(", "GlobalAlias", "*", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "}", "for", "(", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "unsigned", "AS", "=", "GV", ".", "getAddressSpace", "(", ")", ";"], "ground_truth": ["if", "(", "(", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "||", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "(", "!", "TargetMachine", "::", "EnableLowerModuleLDS", "||", "!", "GV", ".", "hasInitializer", "(", ")", ")", ")", ")", "recursivelyVisitUsers", "(", "GV", ",", "FuncsToAlwaysInline", ")", ";"], "File": "AMDGPUAlwaysInlinePass19", "Func": "alwaysInlineImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34330, "Length": 159, "Cover_Rate": 0.5031645569620253} {"Template_token": ["", "SmallPtrSet", "<", "Function", "*", ",", "", ">", "FuncsToNoInline", ";", "for", "(", "GlobalAlias", "&", "A", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "if", "(", "GlobalOpt", ")", "{", "for", "(", "GlobalAlias", "*", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "}", "for", "(", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "unsigned", "AS", "=", "GV", ".", "getAddressSpace", "(", ")", ";", "if", "(", "(", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "||", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "(", "!", "TargetMachine", "::", "EnableLowerModuleLDS", "||", "!", "GV", ".", "hasInitializer", "(", ")", ")", ")", ")", "recursivelyVisitUsers", "(", "GV", ",", "FuncsToAlwaysInline", ")", ";", "}", "if", "(", "!", "TargetMachine", "::", "EnableFunctionCalls", "||", "StressCalls", ")", "{", "auto", "IncompatAttr", "=", "StressCalls", "?", "Attribute", "::", "AlwaysInline", ":", "Attribute", "::", "NoInline", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "IncompatAttr", ")", ")", "{", "if", "(", "StressCalls", ")", "{", "if", "(", "!", "FuncsToAlwaysInline", ".", "count", "(", "&", "F", ")", ")", "FuncsToNoInline", ".", "insert", "(", "&", "F", ")", ";", "}", "else", "FuncsToAlwaysInline", ".", "insert", "(", "&", "F", ")", ";", "}", "}", "}", "for", "(", "Function", "*", "F", ":", "FuncsToAlwaysInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ";", "for", "(", "Function", "*", "F", ":", "FuncsToNoInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "NoInline", ")", ";"], "ground_truth": ["return", "!", "FuncsToAlwaysInline", ".", "empty", "(", ")", "||", "!", "FuncsToNoInline", ".", "empty", "(", ")", ";"], "File": "AMDGPUAlwaysInlinePass19", "Func": "alwaysInlineImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34331, "Length": 285, "Cover_Rate": 0.9018987341772152} {"Template_token": ["", "User", "*", "U", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "U", ")", ".", "second", ")", "continue", ";", "if", "(", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{", "Function", "*", "F", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "F", "->", "removeFnAttr", "(", "Attribute", "::", "NoInline", ")", ";", "FuncsToAlwaysInline", ".", "insert", "(", "F", ")", ";", "Stack", ".", "push_back", "(", "F", ")", ";", "}", "continue", ";", "}", "for", "(", "User", "*", "UU", ":", "U", "->", "users", "(", ")", ")", "Stack", ".", "push_back", "(", "UU", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass20", "Func": "recursivelyVisitUsers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34332, "Length": 114, "Cover_Rate": 0.6263736263736264} {"Template_token": ["", "}", "if", "(", "!", "TargetMachine", "::", "EnableFunctionCalls", "||", "StressCalls", ")", "{", "auto", "IncompatAttr", "=", "StressCalls", "?", "Attribute", "::", "AlwaysInline", ":", "Attribute", "::", "NoInline", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "IncompatAttr", ")", ")", "{", "if", "(", "StressCalls", ")", "{", "if", "(", "!", "FuncsToAlwaysInline", ".", "count", "(", "&", "F", ")", ")", "FuncsToNoInline", ".", "insert", "(", "&", "F", ")", ";", "}", "else", "FuncsToAlwaysInline", ".", "insert", "(", "&", "F", ")", ";", "}", "}", "}", "for", "(", "Function", "*", "F", ":", "FuncsToAlwaysInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ";", "for", "(", "Function", "*", "F", ":", "FuncsToNoInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "NoInline", ")", ";", "return", "!", "FuncsToAlwaysInline", ".", "empty", "(", ")", "||", "!", "FuncsToNoInline", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass22", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34333, "Length": 145, "Cover_Rate": 0.48013245033112584} {"Template_token": ["", "for", "(", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "Stack", ".", "push_back", "(", "U", ")", ";", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "User", "*", "U", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "U", ")", ".", "second", ")", "continue", ";"], "ground_truth": ["if", "(", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{"], "File": "AMDGPUAlwaysInlinePass23", "Func": "recursivelyVisitUsers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34334, "Length": 68, "Cover_Rate": 0.3756906077348066} {"Template_token": ["", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "if", "(", "GlobalOpt", ")", "{", "for", "(", "GlobalAlias", "*", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "}", "for", "(", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "unsigned", "AS", "=", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", ";", "if", "(", "AS", "!=", "AS", "::", "LOCAL_ADDRESS", "&&", "AS", "!=", "AS", ".", "REGION_ADDRESS", ")", "continue", ";", "recursivelyVisitUsers", "(", "GV", ",", "FuncsToAlwaysInline", ")", ";", "}", "if", "(", "!", "TargetMachine", "::", "EnableFunctionCalls", "||", "StressCalls", ")", "{", "auto", "IncompatAttr", "=", "StressCalls", "?", "Attribute", "::", "AlwaysInline", ":", "Attribute", "::", "NoInline", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "IncompatAttr", ")", ")", "{", "if", "(", "StressCalls", ")", "{", "if", "(", "!", "FuncsToAlwaysInline", ".", "count", "(", "&", "F", ")", ")", "FuncsToNoInline", ".", "insert", "(", "&", "F", ")", ";", "}", "else", "FuncsToAlwaysInline", ".", "insert", "(", "&", "F", ")", ";", "}", "}", "}", "for", "(", "Function", "*", "F", ":", "FuncsToAlwaysInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ";", "for", "(", "Function", "*", "F", ":", "FuncsToNoInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "NoInline", ")", ";", "return", "!", "FuncsToAlwaysInline", ".", "empty", "(", ")", "||", "!", "FuncsToNoInline", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass5", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34335, "Length": 233, "Cover_Rate": 0.7467948717948718} {"Template_token": ["", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "std", "::", "vector", "<", "Function", "*", ">", "FuncsToClone", ";", "for", "(", "GlobalAlias", "&", "A", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "for", "(", "GlobalAlias", "*", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "hasLocalLinkage", "(", ")", "&&", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoInline", ")", ")", "FuncsToClone", ".", "push_back", "(", "&", "F", ")", ";", "}"], "ground_truth": ["for", "(", "Function", "*", "F", ":", "FuncsToClone", ")", "{"], "File": "AMDGPUAlwaysInlinePass6", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34336, "Length": 143, "Cover_Rate": 0.6299559471365639} {"Template_token": ["", "AlwaysInline", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass", "Func": "AMDGPUAlwaysInline", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34337, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "AlwaysInline", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass", "Func": "AMDGPUAlwaysInline", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34338, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createAlwaysInlinePass", "(", ")", "{", "return", "new", "AlwaysInline", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass", "Func": "createAMDGPUAlwaysInlinePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34339, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "AlwaysInline", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass", "Func": "createAMDGPUAlwaysInlinePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34340, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34341, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34342, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "M", ".", "getFunctionList", "(", ")", ".", "push_back", "(", "NewFunc", ")", ";", "F", "->", "replaceAllUsesWith", "(", "NewFunc", ")", ";", "}", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "hasLocalLinkage", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoInline", ")", ")", "{", "F", ".", "addFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34343, "Length": 62, "Cover_Rate": 0.37349397590361444} {"Template_token": ["", "ValueToValueMapTy", "VMap", ";", "Function", "*", "NewFunc", "=", "CloneFunction", "(", "F", ",", "VMap", ",", "false", ")", ";", "NewFunc", "->", "setLinkage", "(", "GlobalValue", "::", "InternalLinkage", ")", ";", "M", ".", "getFunctionList", "(", ")", ".", "push_back", "(", "NewFunc", ")", ";", "F", "->", "replaceAllUsesWith", "(", "NewFunc", ")", ";", "}", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "hasLocalLinkage", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoInline", ")", ")", "{", "F", ".", "addFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34344, "Length": 82, "Cover_Rate": 0.4939759036144578} {"Template_token": ["", "bool", "AnnotateKernelFeatures", "::", "addAttrsForIntrinsics", "(", "Module", "&", "M", ",", "ArrayRef", "<", "StringRef", "[", "", "]", ">", "IntrinsicToAttr", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "const", "StringRef", "*", "Arr", ":", "IntrinsicToAttr", ")", "{", "if", "(", "Function", "*", "Fn", "=", "M", ".", "getFunction", "(", "Arr", "[", "", "]", ")", ")", "{", "addAttrToCallers", "(", "Fn", ",", "Arr", "[", "", "]", ")", ";", "Changed", "=", "true", ";", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures11", "Func": "addAttrsForIntrinsics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34345, "Length": 71, "Cover_Rate": 1.0} {"Template_token": ["", "void", "AnnotateKernelFeatures", "::", "addAttrToCallers", "(", "Function", "*", "Intrin", ",", "StringRef", "AttrName", ")", "{", "SmallPtrSet", "<", "Function", "*", ",", "", ">", "SeenFuncs", ";", "for", "(", "User", "*", "U", ":", "Intrin", "->", "users", "(", ")", ")", "{", "CallInst", "*", "CI", "=", "cast", "<", "CallInst", ">", "(", "U", ")", ";", "Function", "*", "CallingFunction", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["if", "(", "SeenFuncs", ".", "insert", "(", "CallingFunction", ")", ".", "second", ")", "CallingFunction", "->", "addFnAttr", "(", "AttrName", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures11", "Func": "addAttrToCallers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34346, "Length": 79, "Cover_Rate": 0.9753086419753086} {"Template_token": ["", "for", "(", "User", "*", "U", ":", "Intrin", "->", "users", "(", ")", ")", "{", "CallInst", "*", "CI", "=", "cast", "<", "CallInst", ">", "(", "U", ")", ";", "Function", "*", "CallingFunction", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "SeenFuncs", ".", "insert", "(", "CallingFunction", ")", ".", "second", ")", "CallingFunction", "->", "addFnAttr", "(", "AttrName", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures11", "Func": "addAttrToCallers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34347, "Length": 59, "Cover_Rate": 0.7283950617283951} {"Template_token": ["", "AnnotateKernelFeatures", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures11", "Func": "AMDGPUAnnotateKernelFeatures", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34348, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "AnnotateKernelFeatures", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures11", "Func": "AMDGPUAnnotateKernelFeatures", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34349, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createAnnotateKernelFeaturesPass", "(", ")", "{"], "ground_truth": ["return", "new", "AnnotateKernelFeatures", "(", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures11", "Func": "createAMDGPUAnnotateKernelFeaturesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34350, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "new", "AnnotateKernelFeatures", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures11", "Func": "createAMDGPUAnnotateKernelFeaturesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34351, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures11", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34352, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures11", "Func": "hasAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34353, "Length": 47, "Cover_Rate": 0.38524590163934425} {"Template_token": ["", "static", "const", "StringRef", "HSAIntrinsicToAttr", "[", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "bool", "Changed", "=", "addAttrsForIntrinsics", "(", "M", ",", "IntrinsicToAttr", ")", ";", "if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "Mesa3D", ")", "{", "Changed", "|=", "addAttrsForIntrinsics", "(", "M", ",", "HSAIntrinsicToAttr", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "continue", ";", "if", "(", "hasAddrSpaceCast", "(", "F", ")", ")", "F", ".", "addFnAttr", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures11", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34354, "Length": 114, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "bool", "AnnotateKernelFeatures", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", ""], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures11", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34355, "Length": 78, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "for", "(", "CallGraphNode", "*", "I", ":", "SCC", ")", "{", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", "||", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "continue", ";", "Changed", "|=", "addFeatureAttributes", "(", "*", "F", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPUAnnotateKernelFeatures12", "Func": "runOnSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34356, "Length": 53, "Cover_Rate": 0.7464788732394366} {"Template_token": ["", "if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", "||", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "continue", ";", "Changed", "|=", "addFeatureAttributes", "(", "*", "F", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPUAnnotateKernelFeatures12", "Func": "runOnSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34357, "Length": 34, "Cover_Rate": 0.4788732394366197} {"Template_token": ["", "bool", "HaveCall", "=", "false", ";", "bool", "HasIndirectCall", "=", "false", ";", "bool", "IsFunc", "=", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "bool", "CallingConvSupportsAllImplicits", "=", "(", "CC", "!=", "CallingConv", "::", "_Gfx", ")", ";", "if", "(", "CallingConvSupportsAllImplicits", "&&", "F", ".", "hasAddressTaken", "(", "nullptr", ",", "true", ",", "true", ",", "true", ")", ")", "{", "for", "(", "StringRef", "AttrName", ":", "ImplicitAttrNames", ")", "{", "F", ".", "addFnAttr", "(", "AttrName", ")", ";", "}", "Changed", "=", "true", ";", "}", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "if", "(", "isa", "<", "AllocaInst", ">", "(", "I", ")", ")", "{", "HaveStackObjects", "=", "true", ";", "continue", ";", "}", "if", "(", "auto", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ")", "{", "const", "Function", "*", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "CB", "->", "getCalledOperand", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "Callee", ")", "{", "if", "(", "!", "CB", "->", "isInlineAsm", "(", ")", ")", "{", "HasIndirectCall", "=", "true", ";", "HaveCall", "=", "true", ";", "}", "continue", ";", "}", "", "IID", "=", "Callee", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IID", "==", "", ")", "{", "HaveCall", "=", "true", ";"], "ground_truth": ["copyFeaturesToFunction", "(", "F", ",", "*", "Callee", ",", "NeedQueuePtr", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures15", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34358, "Length": 215, "Cover_Rate": 0.39019963702359345} {"Template_token": ["", "NonKernelOnly", "=", "true", ";", "return", "", ";", "case", "", ":", "NonKernelOnly", "=", "true", ";", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAnnotateKernelFeatures15", "Func": "intrinsicToAttrName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34359, "Length": 74, "Cover_Rate": 0.43529411764705883} {"Template_token": ["", "AnnotateKernelFeatures", "(", "const", "TargetMachine", "*", "TM_", "=", "nullptr", ")", ":", "ModulePass", "(", "ID", ")", ",", "TM", "(", "TM_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures16", "Func": "AMDGPUAnnotateKernelFeatures", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34361, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "}", ";", "static", "const", "StringRef", "HSAIntrinsicToAttr", "[", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "bool", "Changed", "=", "addAttrsForIntrinsics", "(", "M", ",", "IntrinsicToAttr", ")", ";", "if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "Mesa3D", ")", "{"], "ground_truth": ["Changed", "|=", "addAttrsForIntrinsics", "(", "M", ",", "HSAIntrinsicToAttr", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures16", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34364, "Length": 86, "Cover_Rate": 0.3805309734513274} {"Template_token": ["", "if", "(", "IID", "==", "", ")", "{", "HaveCall", "=", "true", ";", "copyFeaturesToFunction", "(", "F", ",", "*", "Callee", ",", "NeedQueuePtr", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "bool", "NonKernelOnly", "=", "false", ";", "if", "(", "!", "IsFunc", "&&", "IID", "==", "", ")", "{", "F", ".", "addFnAttr", "(", "", ")", ";", "}", "else", "{", "StringRef", "AttrName", "=", "intrinsicToAttrName", "(", "IID", ",", "NonKernelOnly", ",", "NeedQueuePtr", ")", ";", "if", "(", "!", "AttrName", ".", "empty", "(", ")", "&&", "(", "IsFunc", "||", "!", "NonKernelOnly", ")", ")", "{", "F", ".", "addFnAttr", "(", "AttrName", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "}", "if", "(", "NeedQueuePtr", "||", "(", "!", "IsFunc", "&&", "HasApertureRegs", ")", ")", "continue", ";", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "!", "HasApertureRegs", "&&", "castRequiresQueuePtr", "(", "ASC", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "continue", ";", "}", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";"], "ground_truth": ["if", "(", "!", "OpC", ")", "continue", ";"], "File": "AMDGPUAnnotateKernelFeatures17", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34365, "Length": 180, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "handleAttr", "(", "Parent", ",", "Callee", ",", "", ")", ")", "NeedQueuePtr", "=", "true", ";"], "ground_truth": ["for", "(", "StringRef", "AttrName", ":", "AttrNames", ")", "handleAttr", "(", "Parent", ",", "Callee", ",", "AttrName", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures17", "Func": "copyFeaturesToFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34366, "Length": 50, "Cover_Rate": 0.6493506493506493} {"Template_token": ["", "static", "void", "copyFeaturesToFunction", "(", "Function", "&", "Parent", ",", "const", "Function", "&", "Callee", ",", "bool", "&", "NeedQueuePtr", ")", "{"], "ground_truth": ["static", "constexpr", "StringLiteral", "AttrNames", "[", "]", "=", "{"], "File": "AMDGPUAnnotateKernelFeatures17", "Func": "copyFeaturesToFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34367, "Length": 26, "Cover_Rate": 0.33766233766233766} {"Template_token": ["", "}", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", ")", "continue", ";", "Changed", "|=", "addFeatureAttributes", "(", "*", "F", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures17", "Func": "runOnSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34368, "Length": 33, "Cover_Rate": 0.375} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "CallGraphNode", "*", "I", ":", "SCC", ")", "{", "if", "(", "I", "->", "getNumReferences", "(", ")", ")", "NodeList", ".", "push_back", "(", "I", ")", ";"], "ground_truth": ["else", "{"], "File": "AMDGPUAnnotateKernelFeatures17", "Func": "runOnSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34369, "Length": 31, "Cover_Rate": 0.3522727272727273} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "bool", "HasApertureRegs", "=", "ST", ".", "hasApertureRegs", "(", ")", ";", "SmallPtrSet", "<", "const", "Constant", "*", ",", "", ">", "ConstantExprVisited", ";", "bool", "Changed", "=", "false", ";", "bool", "NeedQueuePtr", "=", "false", ";", "bool", "HaveCall", "=", "false", ";", "bool", "IsFunc", "=", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "if", "(", "auto", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ")", "{", "const", "Function", "*", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "CB", "->", "getCalledOperand", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "Callee", ")", "{", "if", "(", "!", "CB", "->", "isInlineAsm", "(", ")", ")", "HaveCall", "=", "true", ";", "continue", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures18", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34370, "Length": 139, "Cover_Rate": 0.3381995133819951} {"Template_token": ["", "continue", ";", "}", "if", "(", "auto", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ")", "{", "const", "Function", "*", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "CB", "->", "getCalledOperand", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "Callee", ")", "{", "if", "(", "!", "CB", "->", "isInlineAsm", "(", ")", ")", "{", "HasIndirectCall", "=", "true", ";", "HaveCall", "=", "true", ";", "}", "continue", ";", "}", "", "IID", "=", "Callee", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IID", "==", "", ")", "{", "HaveCall", "=", "true", ";", "copyFeaturesToFunction", "(", "F", ",", "*", "Callee", ",", "NeedQueuePtr", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "bool", "NonKernelOnly", "=", "false", ";", "StringRef", "AttrName", "=", "intrinsicToAttrName", "(", "IID", ",", "NonKernelOnly", ",", "NeedQueuePtr", ")", ";", "if", "(", "!", "AttrName", ".", "empty", "(", ")", "&&", "(", "IsFunc", "||", "!", "NonKernelOnly", ")", ")", "{", "F", ".", "addFnAttr", "(", "AttrName", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "if", "(", "NeedQueuePtr", "||", "(", "!", "IsFunc", "&&", "HasApertureRegs", ")", ")", "continue", ";", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "!", "HasApertureRegs", "&&", "castRequiresQueuePtr", "(", "ASC", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "continue", ";", "}", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ",", "IsFunc", ",", "HasApertureRegs", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "break", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures1", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34371, "Length": 260, "Cover_Rate": 0.49242424242424243} {"Template_token": ["", "if", "(", "handleAttr", "(", "Parent", ",", "Callee", ",", "", ")", ")", "NeedQueuePtr", "=", "true", ";"], "ground_truth": ["for", "(", "StringRef", "AttrName", ":", "ImplicitAttrNames", ")", "handleAttr", "(", "Parent", ",", "Callee", ",", "AttrName", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures1", "Func": "copyFeaturesToFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34373, "Length": 31, "Cover_Rate": 0.62} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["IsQueuePtr", "=", "true", ";"], "File": "AMDGPUAnnotateKernelFeatures1", "Func": "intrinsicToAttrName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34374, "Length": 67, "Cover_Rate": 0.41358024691358025} {"Template_token": ["", "static", "bool", "isDSAddress", "(", "const", "Constant", "*", "C", ")", "{", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ";"], "ground_truth": ["if", "(", "!", "GV", ")", "return", "false", ";"], "File": "AMDGPUAnnotateKernelFeatures1", "Func": "isDSAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34375, "Length": 31, "Cover_Rate": 0.5740740740740741} {"Template_token": ["", "unsigned", "AS", "=", "GV", "->", "getAddressSpace", "(", ")", ";", "return", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures1", "Func": "isDSAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34376, "Length": 23, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "Node", ":", "reverse", "(", "NodeList", ")", ")", "{", "Function", "*", "Caller", "=", "Node", "->", "getFunction", "(", ")", ";", "for", "(", "auto", "I", ":", "*", "Node", ")", "{"], "ground_truth": ["Function", "*", "Callee", "=", "std", "::", "get", "<", "", ">", "(", "I", ")", "->", "getFunction", "(", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures1", "Func": "processUniformWorkGroupAttribute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34377, "Length": 54, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "bool", "AnnotateKernelFeatures", "::", "propagateUniformWorkGroupAttribute", "(", "Function", "&", "Caller", ",", "Function", "&", "Callee", ")", "{", "if", "(", "!", "Callee", ".", "hasExactDefinition", "(", ")", ")", "{", "Callee", ".", "addFnAttr", "(", "", ",", "", ")", ";", "if", "(", "!", "Caller", ".", "hasFnAttribute", "(", "", ")", ")", "Caller", ".", "addFnAttr", "(", "", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures1", "Func": "propagateUniformWorkGroupAttribute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34378, "Length": 56, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "}", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", "||", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["Changed", "|=", "addFeatureAttributes", "(", "*", "F", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures1", "Func": "runOnSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34379, "Length": 41, "Cover_Rate": 0.41414141414141414} {"Template_token": ["", "SmallVector", "<", "const", "Constant", "*", ",", "", ">", "Stack", ";", "Stack", ".", "push_back", "(", "EntryC", ")", ";", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "const", "Constant", "*", "C", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "IsFunc", "&&", "isDSAddress", "(", "C", ")", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "C", ")", ")", "{", "if", "(", "!", "HasApertureRegs", "&&", "visitConstantExpr", "(", "CE", ")", ")", "return", "true", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "C", "->", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "!", "ConstantExprVisited", ".", "insert", "(", "OpC", ")", ".", "second", ")", "continue", ";", "Stack", ".", "push_back", "(", "OpC", ")", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures1", "Func": "visitConstantExprsRecursively", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34380, "Length": 141, "Cover_Rate": 0.7663043478260869} {"Template_token": ["", "}", "if", "(", "NeedQueuePtr", "||", "HasApertureRegs", ")", "continue", ";", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "castRequiresQueuePtr", "(", "ASC", ",", "AS", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "continue", ";", "}", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ",", "AS", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "NeedQueuePtr", ")", "{", "F", ".", "addFnAttr", "(", "", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "HasFlat", "&&", "!", "IsFunc", "&&", "HaveCall", ")", "{", "F", ".", "addFnAttr", "(", "", ")", ";", "Changed", "=", "true", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34381, "Length": 143, "Cover_Rate": 0.3803191489361702} {"Template_token": ["", "if", "(", "NeedQueuePtr", "||", "HasApertureRegs", ")", "continue", ";", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "castRequiresQueuePtr", "(", "ASC", ",", "AS", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "continue", ";", "}", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ",", "AS", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "NeedQueuePtr", ")", "{", "F", ".", "addFnAttr", "(", "", ")", ";", "Changed", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34382, "Length": 116, "Cover_Rate": 0.30851063829787234} {"Template_token": ["", "static", "bool", "castRequiresQueuePtr", "(", "const", "AddrSpaceCastInst", "*", "ASC", ",", "const", "AS", "&", "AS", ")", "{", "return", "castRequiresQueuePtr", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", ",", "AS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "castRequiresQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34383, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "static", "void", "copyFeaturesToFunction", "(", "Function", "&", "Parent", ",", "const", "Function", "&", "Callee", ",", "bool", "&", "NeedQueuePtr", ")", "{", "static", "const", "StringRef", "AttrNames", "[", "]", "=", "{", "{", "", "}", ",", "{", "", "}", ",", "{", "", "}", ",", "{", "", "}", ",", "{", "", "}", ",", "{", "", "}", ",", "{", "", "}", ",", "{", "", "}", ",", "{", "", "}", "}", ";"], "ground_truth": ["if", "(", "handleAttr", "(", "Parent", ",", "Callee", ",", "", ")", ")", "NeedQueuePtr", "=", "true", ";"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "copyFeaturesToFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34386, "Length": 78, "Cover_Rate": 0.8210526315789474} {"Template_token": ["", "bool", "AnnotateKernelFeatures", "::", "doInitialization", "(", "CallGraph", "&", "CG", ")", "{"], "ground_truth": ["auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34387, "Length": 21, "Cover_Rate": 0.35} {"Template_token": ["", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";"], "ground_truth": ["if", "(", "!", "TPC", ")", "report_fatal_error", "(", "", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34388, "Length": 21, "Cover_Rate": 0.35} {"Template_token": ["", "static", "StringRef", "intrinsicToAttrName", "(", "", "ID", ",", "bool", "&", "NonKernelOnly", ",", "bool", "&", "IsQueuePtr", ")", "{", "switch", "(", "ID", ")", "{", "case", "", ":", "NonKernelOnly", "=", "true", ";", "return", "", ";", "case", "", ":", "NonKernelOnly", "=", "true", ";", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "IsQueuePtr", "=", "true", ";", "return", "", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "intrinsicToAttrName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34389, "Length": 116, "Cover_Rate": 0.7388535031847133} {"Template_token": ["", "NonKernelOnly", "=", "true", ";", "return", "", ";", "case", "", ":", "NonKernelOnly", "=", "true", ";", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "intrinsicToAttrName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34390, "Length": 68, "Cover_Rate": 0.43312101910828027} {"Template_token": ["", "unsigned", "SrcAS", "=", "CE", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "return", "castRequiresQueuePtr", "(", "SrcAS", ",", "AS", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "visitConstantExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34391, "Length": 30, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "if", "(", "visitConstantExpr", "(", "CE", ",", "AS", ")", ")", "return", "true", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "C", "->", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "!", "ConstantExprVisited", ".", "insert", "(", "OpC", ")", ".", "second", ")", "continue", ";", "Stack", ".", "push_back", "(", "OpC", ")", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures20", "Func": "visitConstantExprsRecursively", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34392, "Length": 74, "Cover_Rate": 0.44047619047619047} {"Template_token": ["", "static", "bool", "castRequiresQueuePtr", "(", "const", "AddrSpaceCastInst", "*", "ASC", ")", "{"], "ground_truth": ["unsigned", "SrcAS", "=", "ASC", "->", "getSrcAddressSpace", "(", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures21", "Func": "castRequiresQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34393, "Length": 19, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "unsigned", "SrcAS", "=", "ASC", "->", "getSrcAddressSpace", "(", ")", ";", "return", "SrcAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "SrcAS", "==", "AS", "::", "PRIVATE_ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures21", "Func": "castRequiresQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34394, "Length": 23, "Cover_Rate": 0.696969696969697} {"Template_token": ["", "bool", "AnnotateKernelFeatures", "::", "hasAddrSpaceCast", "(", "const", "Function", "&", "F", ")", "{", "for", "(", "const", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "const", "Instruction", "&", "I", ":", "BB", ")", "{", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{"], "ground_truth": ["if", "(", "castRequiresQueuePtr", "(", "ASC", ")", ")", "return", "true", ";"], "File": "AMDGPUAnnotateKernelFeatures21", "Func": "hasAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34395, "Length": 58, "Cover_Rate": 0.8923076923076924} {"Template_token": ["", "for", "(", "const", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "const", "Instruction", "&", "I", ":", "BB", ")", "{", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "castRequiresQueuePtr", "(", "ASC", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures21", "Func": "hasAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34396, "Length": 48, "Cover_Rate": 0.7384615384615385} {"Template_token": ["", "}", "}", ";", "static", "const", "StringRef", "HSAIntrinsicToAttr", "[", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "bool", "Changed", "=", "addAttrsForIntrinsics", "(", "M", ",", "IntrinsicToAttr", ")", ";", "if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{", "Changed", "|=", "addAttrsForIntrinsics", "(", "M", ",", "HSAIntrinsicToAttr", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{"], "ground_truth": ["if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "continue", ";"], "File": "AMDGPUAnnotateKernelFeatures21", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34397, "Length": 79, "Cover_Rate": 0.44886363636363635} {"Template_token": ["", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "castRequiresQueuePtr", "(", "ASC", ",", "AS", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "continue", ";", "}", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ",", "AS", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "NeedQueuePtr", ")", "{", "F", ".", "addFnAttr", "(", "", ")", ";", "Changed", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures23", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34398, "Length": 108, "Cover_Rate": 0.37894736842105264} {"Template_token": ["", "if", "(", "!", "Callee", ")", "continue", ";", "", "IID", "=", "Callee", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IID", "==", "", ")", "{", "copyFeaturesToFunction", "(", "F", ",", "*", "Callee", ",", "NeedQueuePtr", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "StringRef", "AttrName", "=", "intrinsicToAttrName", "(", "IID", ",", "NeedQueuePtr", ")", ";", "if", "(", "!", "AttrName", ".", "empty", "(", ")", ")", "{", "F", ".", "addFnAttr", "(", "AttrName", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "if", "(", "NeedQueuePtr", "||", "HasApertureRegs", ")", "continue", ";", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "castRequiresQueuePtr", "(", "ASC", ",", "AS", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "continue", ";", "}", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ",", "AS", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "break", ";", "}", "}", "}", "}"], "ground_truth": ["if", "(", "NeedQueuePtr", ")", "{"], "File": "AMDGPUAnnotateKernelFeatures23", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34399, "Length": 178, "Cover_Rate": 0.624561403508772} {"Template_token": ["", "{", "", "}", ",", "{", "", "}", ",", "{", "", "}", ",", "{", "", "}", ",", "{", "", "}", ",", "{", "", "}", ",", "{", ""], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures23", "Func": "copyFeaturesToFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34400, "Length": 27, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "IsQueuePtr", "=", "true", ";", "return", "", ";", "default", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures23", "Func": "intrinsicToAttrName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34401, "Length": 59, "Cover_Rate": 0.4573643410852713} {"Template_token": ["", "static", "const", "StringRef", "HSAIntrinsicToAttr", "[", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{"], "ground_truth": ["", ",", ""], "File": "AMDGPUAnnotateKernelFeatures24", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34402, "Length": 45, "Cover_Rate": 0.3237410071942446} {"Template_token": ["", "}", "if", "(", "NeedQueuePtr", "||", "(", "!", "IsFunc", "&&", "HasApertureRegs", ")", ")", "continue", ";", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "!", "HasApertureRegs", "&&", "castRequiresQueuePtr", "(", "ASC", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "continue", ";", "}", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ",", "IsFunc", ",", "HasApertureRegs", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "NeedQueuePtr", ")", "{", "F", ".", "addFnAttr", "(", "", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "!", "IsFunc", "&&", "HaveCall", ")", "{", "F", ".", "addFnAttr", "(", "", ")", ";", "Changed", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures25", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34403, "Length": 145, "Cover_Rate": 0.3215077605321508} {"Template_token": ["", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ",", "AS", ")", ")", "return", "true", ";", "}", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures29", "Func": "hasAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34404, "Length": 41, "Cover_Rate": 0.3178294573643411} {"Template_token": ["", "for", "(", "const", "Instruction", "&", "I", ":", "BB", ")", "{", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "castRequiresQueuePtr", "(", "ASC", ",", "AS", ")", ")", "return", "true", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ",", "AS", ")", ")", "return", "true", ";", "}", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAnnotateKernelFeatures29", "Func": "hasAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34405, "Length": 94, "Cover_Rate": 0.7286821705426356} {"Template_token": ["", "}", ";", "static", "const", "StringRef", "HSAIntrinsicToAttr", "[", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "bool", "Changed", "=", "addAttrsForIntrinsics", "(", "M", ",", "IntrinsicToAttr", ")", ";", "if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "Mesa3D", ")", "{", "Changed", "|=", "addAttrsForIntrinsics", "(", "M", ",", "HSAIntrinsicToAttr", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "continue", ";", "bool", "HasApertureRegs", "=", "TM", "&&", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "hasApertureRegs", "(", ")", ";", "if", "(", "!", "HasApertureRegs", "&&", "hasAddrSpaceCast", "(", "F", ",", "AS", ")", ")", "F", ".", "addFnAttr", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures29", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34406, "Length": 145, "Cover_Rate": 0.6118143459915611} {"Template_token": ["", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "bool", "Changed", "=", "addAttrsForIntrinsics", "(", "M", ",", "IntrinsicToAttr", ")", ";", "if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{", "Changed", "|=", "addAttrsForIntrinsics", "(", "M", ",", "HSAIntrinsicToAttr", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{"], "ground_truth": ["if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "continue", ";"], "File": "AMDGPUAnnotateKernelFeatures2", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34409, "Length": 71, "Cover_Rate": 0.3901098901098901} {"Template_token": ["", "if", "(", "handleAttr", "(", "Parent", ",", "Callee", ",", "", ")", ")", "NeedQueuePtr", "=", "true", ";", "for", "(", "StringRef", "AttrName", ":", "AttrNames", ")", "handleAttr", "(", "Parent", ",", "Callee", ",", "AttrName", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures31", "Func": "copyFeaturesToFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34410, "Length": 32, "Cover_Rate": 0.4050632911392405} {"Template_token": ["", "if", "(", "handleAttr", "(", "Parent", ",", "Callee", ",", "", ")", ")", "NeedQueuePtr", "=", "true", ";", "for", "(", "StringRef", "AttrName", ":", "AttrNames", ")", "handleAttr", "(", "Parent", ",", "Callee", ",", "AttrName", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures31", "Func": "copyFeaturesToFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34411, "Length": 32, "Cover_Rate": 0.4050632911392405} {"Template_token": ["", "StringRef", "AttrName", "=", "intrinsicToAttrName", "(", "IID", ",", "NonKernelOnly", ",", "NeedQueuePtr", ")", ";", "if", "(", "!", "AttrName", ".", "empty", "(", ")", "&&", "(", "IsFunc", "||", "!", "NonKernelOnly", ")", ")", "{", "F", ".", "addFnAttr", "(", "AttrName", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "if", "(", "NeedQueuePtr", "||", "HasApertureRegs", ")", "continue", ";", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "castRequiresQueuePtr", "(", "ASC", ",", "AS", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "continue", ";", "}", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ",", "AS", ")", ")", "{"], "ground_truth": ["NeedQueuePtr", "=", "true", ";"], "File": "AMDGPUAnnotateKernelFeatures35", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34412, "Length": 136, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", ""], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures3", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34413, "Length": 68, "Cover_Rate": 0.5112781954887218} {"Template_token": ["", "}", ";", "static", "const", "StringRef", "HSAIntrinsicToAttr", "[", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "bool", "Changed", "=", "addAttrsForIntrinsics", "(", "M", ",", "IntrinsicToAttr", ")", ";"], "ground_truth": ["if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "Changed", "|=", "addAttrsForIntrinsics", "(", "M", ",", "HSAIntrinsicToAttr", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures4", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34414, "Length": 87, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "IID", "==", "", ")", "{", "HaveCall", "=", "true", ";", "copyFeaturesToFunction", "(", "F", ",", "*", "Callee", ",", "NeedQueuePtr", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "bool", "NonKernelOnly", "=", "false", ";", "if", "(", "!", "IsFunc", "&&", "IID", "==", "", ")", "{", "F", ".", "addFnAttr", "(", "", ")", ";", "}", "else", "{", "StringRef", "AttrName", "=", "intrinsicToAttrName", "(", "IID", ",", "NonKernelOnly", ",", "NeedQueuePtr", ")", ";", "if", "(", "!", "AttrName", ".", "empty", "(", ")", "&&", "(", "IsFunc", "||", "!", "NonKernelOnly", ")", ")", "{", "F", ".", "addFnAttr", "(", "AttrName", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "}", "if", "(", "NeedQueuePtr", "||", "(", "!", "IsFunc", "&&", "HasApertureRegs", ")", ")", "continue", ";", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "!", "HasApertureRegs", "&&", "castRequiresQueuePtr", "(", "ASC", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "continue", ";", "}", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ",", "IsFunc", ",", "HasApertureRegs", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures5", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34415, "Length": 201, "Cover_Rate": 0.49385749385749383} {"Template_token": ["", "}", "}", "}", "}", "if", "(", "NeedQueuePtr", "||", "(", "!", "IsFunc", "&&", "HasApertureRegs", ")", ")", "continue", ";", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "!", "HasApertureRegs", "&&", "castRequiresQueuePtr", "(", "ASC", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "continue", ";", "}", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ",", "IsFunc", ",", "HasApertureRegs", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "NeedQueuePtr", ")", "{", "F", ".", "addFnAttr", "(", "", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "!", "IsFunc", "&&", "HaveCall", ")", "{", "F", ".", "addFnAttr", "(", "", ")", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "AMDGPUAnnotateKernelFeatures5", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34416, "Length": 147, "Cover_Rate": 0.36117936117936117} {"Template_token": ["", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "continue", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "bool", "HasApertureRegs", "=", "TPC", "&&", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "hasApertureRegs", "(", ")", ";", "if", "(", "!", "HasApertureRegs", "&&", "hasAddrSpaceCast", "(", "F", ",", "AS", ")", ")", "F", ".", "addFnAttr", "(", "", ")", ";", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures8", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34417, "Length": 82, "Cover_Rate": 0.3215686274509804} {"Template_token": ["", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "AS", "=", "", "(", "M", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";"], "ground_truth": ["static", "const", "StringRef", "HSAIntrinsicToAttr", "[", "]", "[", "", "]", "=", "{"], "File": "AMDGPUAnnotateKernelFeatures8", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34418, "Length": 88, "Cover_Rate": 0.34509803921568627} {"Template_token": ["", "", ",", "", "}", "}", ";", "bool", "Changed", "=", "addAttrsForIntrinsics", "(", "M", ",", "IntrinsicToAttr", ")", ";", "if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "Mesa3D", ")", "{", "Changed", "|=", "addAttrsForIntrinsics", "(", "M", ",", "HSAIntrinsicToAttr", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{"], "ground_truth": ["if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "continue", ";"], "File": "AMDGPUAnnotateKernelFeatures9", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34419, "Length": 68, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "bool", "NeedQueuePtr", "=", "false", ";", "bool", "HaveCall", "=", "false", ";", "bool", "IsFunc", "=", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "CallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "CS", ")", "{", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", ")", "{", "if", "(", "!", "CS", ".", "isInlineAsm", "(", ")", ")", "HaveCall", "=", "true", ";", "continue", ";", "}", "", "IID", "=", "Callee", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IID", "==", "", ")", "{", "HaveCall", "=", "true", ";", "copyFeaturesToFunction", "(", "F", ",", "*", "Callee", ",", "NeedQueuePtr", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "bool", "NonKernelOnly", "=", "false", ";"], "ground_truth": ["StringRef", "AttrName", "=", "intrinsicToAttrName", "(", "IID", ",", "NonKernelOnly", ",", "NeedQueuePtr", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34420, "Length": 139, "Cover_Rate": 0.3736559139784946} {"Template_token": ["", "AnnotateKernelFeatures", "(", ")", ":", "CallGraphSCCPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "AMDGPUAnnotateKernelFeatures", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34421, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "AnnotateKernelFeatures", "(", ")", ":", "CallGraphSCCPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "AMDGPUAnnotateKernelFeatures", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34422, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "castRequiresQueuePtr", "(", "const", "AddrSpaceCastInst", "*", "ASC", ")", "{", "return", "castRequiresQueuePtr", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "castRequiresQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34423, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "handleAttr", "(", "Parent", ",", "Callee", ",", "", ")", ")", "NeedQueuePtr", "=", "true", ";", "for", "(", "StringRef", "AttrName", ":", "AttrNames", ")", "handleAttr", "(", "Parent", ",", "Callee", ",", "AttrName", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "copyFeaturesToFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34425, "Length": 32, "Cover_Rate": 0.32323232323232326} {"Template_token": ["", "return", "new", "AnnotateKernelFeatures", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "createAMDGPUAnnotateKernelFeaturesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34426, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "if", "(", "!", "TPC", ")", "report_fatal_error", "(", "", ")", ";", "TM", "=", "&", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34428, "Length": 25, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "if", "(", "!", "TPC", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["TM", "=", "&", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34429, "Length": 22, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "CallGraphSCCPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34430, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["CallGraphSCCPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34431, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34432, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34433, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "handleAttr", "(", "Function", "&", "Parent", ",", "const", "Function", "&", "Callee", ",", "StringRef", "Name", ")", "{", "if", "(", "Callee", ".", "hasFnAttribute", "(", "Name", ")", ")", "{", "Parent", ".", "addFnAttr", "(", "Name", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "handleAttr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34434, "Length": 38, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "switch", "(", "ID", ")", "{", "case", "", ":", "NonKernelOnly", "=", "true", ";", "return", "", ";", "case", "", ":", "NonKernelOnly", "=", "true", ";", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "intrinsicToAttrName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34435, "Length": 55, "Cover_Rate": 0.34375} {"Template_token": ["", "for", "(", "CallGraphNode", "*", "I", ":", "SCC", ")", "{", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";"], "ground_truth": ["if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", ")", "continue", ";"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "runOnSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34436, "Length": 32, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "bool", "AnnotateKernelFeatures", "::", "visitConstantExpr", "(", "const", "ConstantExpr", "*", "CE", ")", "{", "if", "(", "CE", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "AddrSpaceCast", ")", "{"], "ground_truth": ["unsigned", "SrcAS", "=", "CE", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "visitConstantExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34437, "Length": 42, "Cover_Rate": 0.7924528301886793} {"Template_token": ["", "const", "Constant", "*", "C", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "C", ")", ")", "{", "if", "(", "visitConstantExpr", "(", "CE", ")", ")", "return", "true", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "C", "->", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "!", "ConstantExprVisited", ".", "insert", "(", "OpC", ")", ".", "second", ")", "continue", ";", "Stack", ".", "push_back", "(", "OpC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "visitConstantExprsRecursively", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34438, "Length": 94, "Cover_Rate": 0.5766871165644172} {"Template_token": ["", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "const", "Constant", "*", "C", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "C", ")", ")", "{", "if", "(", "visitConstantExpr", "(", "CE", ")", ")", "return", "true", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "C", "->", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";"], "ground_truth": ["if", "(", "!", "OpC", ")", "continue", ";"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "visitConstantExprsRecursively", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34439, "Length": 82, "Cover_Rate": 0.5030674846625767} {"Template_token": ["", "bool", "NotClobbered", "=", "false", ";", "if", "(", "PtrI", ")", "NotClobbered", "=", "!", "isClobberedInFunction", "(", "&", "I", ")", ";", "else", "if", "(", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "{", "if", "(", "isGlobalLoad", "(", "I", ")", "&&", "!", "isClobberedInFunction", "(", "&", "I", ")", ")", "{", "NotClobbered", "=", "true", ";", "if", "(", "noClobberClones", ".", "count", "(", "Ptr", ")", ")", "{", "PtrI", "=", "noClobberClones", "[", "Ptr", "]", ";", "}", "else", "{", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";", "}", "I", ".", "replaceUsesOfWith", "(", "Ptr", ",", "PtrI", ")", ";", "}", "}", "if", "(", "PtrI", ")", "{"], "ground_truth": ["setUniformMetadata", "(", "PtrI", ")", ";"], "File": "AMDGPUAnnotateUniformValues10", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34440, "Length": 183, "Cover_Rate": 0.6466431095406361} {"Template_token": ["", "AU", ".", "addRequired", "<", "MemorySSAWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues12", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34441, "Length": 16, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "bool", "AnnotateUniformValues", "::", "isClobberedInFunction", "(", "LoadInst", "*", "Load", ")", "{"], "ground_truth": ["const", "MemoryAccess", "*", "MA", "=", "MSSA", "->", "getWalker", "(", ")", "->", "getClobberingMemoryAccess", "(", "Load", ")", ";"], "File": "AMDGPUAnnotateUniformValues12", "Func": "isClobberedInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34442, "Length": 26, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "bool", "AnnotateUniformValues", "::", "isClobberedInFunction", "(", "LoadInst", "*", "Load", ")", "{"], "ground_truth": ["const", "MemoryAccess", "*", "MA", "=", "MSSA", "->", "getWalker", "(", ")", "->", "getClobberingMemoryAccess", "(", "Load", ")", ";"], "File": "AMDGPUAnnotateUniformValues12", "Func": "isClobberedInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34443, "Length": 26, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "MSSA", "=", "&", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";", "isEntryFunc", "=", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "visit", "(", "F", ")", ";", "noClobberClones", ".", "clear", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAnnotateUniformValues12", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34444, "Length": 39, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "bool", "AnnotateUniformValues", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "MSSA", "=", "&", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";", "isEntryFunc", "=", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "visit", "(", "F", ")", ";", "noClobberClones", ".", "clear", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues12", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34445, "Length": 70, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "if", "(", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "setUniformMetadata", "(", "&", "I", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues12", "Func": "visitBranchInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34447, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "void", "AnnotateUniformValues", "::", "visitLoadInst", "(", "LoadInst", "&", "I", ")", "{", "Value", "*", "Ptr", "=", "I", ".", "getPointerOperand", "(", ")", ";", "if", "(", "!", "DA", "->", "isUniform", "(", "Ptr", ")", ")", "return", ";", "auto", "isGlobalLoad", "=", "[", "&", "]", "(", "LoadInst", "&", "Load", ")", "->", "bool", "{", "return", "Load", ".", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", ";", "}", ";", "Instruction", "*", "PtrI", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";", "if", "(", "!", "isEntryFunc", ")", "{", "if", "(", "PtrI", ")", "setUniformMetadata", "(", "PtrI", ")", ";", "return", ";", "}", "bool", "NotClobbered", "=", "false", ";", "bool", "GlobalLoad", "=", "isGlobalLoad", "(", "I", ")", ";", "if", "(", "PtrI", ")", "NotClobbered", "=", "GlobalLoad", "&&", "!", "isClobberedInFunction", "(", "&", "I", ")", ";", "else", "if", "(", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "{", "if", "(", "GlobalLoad", "&&", "!", "isClobberedInFunction", "(", "&", "I", ")", ")", "{", "NotClobbered", "=", "true", ";", "if", "(", "noClobberClones", ".", "count", "(", "Ptr", ")", ")", "{", "PtrI", "=", "noClobberClones", "[", "Ptr", "]", ";", "}", "else", "{", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "I", ".", "getType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";", "}", "I", ".", "replaceUsesOfWith", "(", "Ptr", ",", "PtrI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues12", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34448, "Length": 264, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues16", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34449, "Length": 16, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "AMDGPUAnnotateUniformValues16", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34450, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues16", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34451, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues16", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34452, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["visit", "(", "F", ")", ";"], "File": "AMDGPUAnnotateUniformValues16", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34453, "Length": 15, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";"], "ground_truth": ["DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";"], "File": "AMDGPUAnnotateUniformValues16", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34454, "Length": 20, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "void", "AnnotateUniformValues", "::", "visitLoadInst", "(", "LoadInst", "&", "I", ")", "{", "Value", "*", "Ptr", "=", "I", ".", "getPointerOperand", "(", ")", ";"], "ground_truth": ["if", "(", "!", "DA", "->", "isUniform", "(", "Ptr", ")", ")", "return", ";"], "File": "AMDGPUAnnotateUniformValues16", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34455, "Length": 32, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "Value", "*", "Ptr", "=", "I", ".", "getPointerOperand", "(", ")", ";", "if", "(", "!", "DA", "->", "isUniform", "(", "Ptr", ")", ")", "return", ";", "if", "(", "Instruction", "*", "PtrI", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ")", "setUniformMetadata", "(", "PtrI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues16", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34456, "Length": 42, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues17", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34457, "Length": 16, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "Checklist", ".", "insert", "(", "L", "->", "block_begin", "(", ")", ",", "L", "->", "block_end", "(", ")", ")", ";", "Start", "=", "L", "->", "getHeader", "(", ")", ";", "}", "DFS", "(", "Start", ",", "Checklist", ")", ";", "for", "(", "auto", "&", "BB", ":", "Checklist", ")", "{", "BasicBlock", "::", "iterator", "StartIt", "=", "(", "BB", "==", "Load", "->", "getParent", "(", ")", ")", "?", "BasicBlock", "::", "iterator", "(", "Load", ")", ":", "BB", "->", "end", "(", ")", ";"], "ground_truth": ["if", "(", "MDR", "->", "getPointerDependencyFrom", "(", "MemoryLocation", "(", "Ptr", ")", ",", "true", ",", "StartIt", ",", "BB", ",", "Load", ")", ".", "isClobber", "(", ")", ")", "return", "true", ";"], "File": "AMDGPUAnnotateUniformValues17", "Func": "isClobberedInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34458, "Length": 97, "Cover_Rate": 0.5078534031413613} {"Template_token": ["", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";", "MDR", "=", "&", "getAnalysis", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ".", "getMemDep", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "isKernelFunc", "=", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", ";"], "ground_truth": ["visit", "(", "F", ")", ";"], "File": "AMDGPUAnnotateUniformValues17", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34459, "Length": 55, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "isKernelFunc", "=", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", ";", "visit", "(", "F", ")", ";", "noClobberClones", ".", "clear", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues17", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34460, "Length": 41, "Cover_Rate": 0.4823529411764706} {"Template_token": ["", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";", "}", "I", ".", "replaceUsesOfWith", "(", "Ptr", ",", "PtrI", ")", ";", "}", "}"], "ground_truth": ["if", "(", "PtrI", ")", "{"], "File": "AMDGPUAnnotateUniformValues17", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34461, "Length": 87, "Cover_Rate": 0.3466135458167331} {"Template_token": ["", "if", "(", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "{", "if", "(", "noClobberClones", ".", "count", "(", "Ptr", ")", ")", "{", "PtrI", "=", "noClobberClones", "[", "Ptr", "]", ";", "}", "else", "{", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";", "}", "I", ".", "replaceUsesOfWith", "(", "Ptr", ",", "PtrI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues17", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34462, "Length": 134, "Cover_Rate": 0.5338645418326693} {"Template_token": ["", "AMDGPUA", "=", "", "(", "M", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAnnotateUniformValues18", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34463, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "bool", "AnnotateUniformValues", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "AMDGPUA", "=", "", "(", "M", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues18", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34464, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "bool", "NotClobbered", "=", "isKernelFunc", "&&", "!", "isClobberedInFunction", "(", "&", "I", ")", ";", "Instruction", "*", "PtrI", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";", "if", "(", "!", "PtrI", "&&", "NotClobbered", "&&", "isGlobalLoad", "(", "I", ")", ")", "{", "if", "(", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "{", "if", "(", "noClobberClones", ".", "count", "(", "Ptr", ")", ")", "{", "PtrI", "=", "noClobberClones", "[", "Ptr", "]", ";", "}", "else", "{", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";", "}", "I", ".", "replaceUsesOfWith", "(", "Ptr", ",", "PtrI", ")", ";", "}", "}", "if", "(", "PtrI", ")", "{", "setUniformMetadata", "(", "PtrI", ")", ";", "if", "(", "NotClobbered", ")", "setNoClobberMetadata", "(", "PtrI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues18", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34465, "Length": 192, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "MDR", "=", "&", "getAnalysis", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ".", "getMemDep", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "isEntryFunc", "=", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "visit", "(", "F", ")", ";"], "ground_truth": ["noClobberClones", ".", "clear", "(", ")", ";"], "File": "AMDGPUAnnotateUniformValues1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34466, "Length": 50, "Cover_Rate": 0.5813953488372093} {"Template_token": ["", "MDR", "=", "&", "getAnalysis", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ".", "getMemDep", "(", ")", ";"], "ground_truth": ["LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";"], "File": "AMDGPUAnnotateUniformValues1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34467, "Length": 28, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "if", "(", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "setUniformMetadata", "(", "I", ".", "getParent", "(", ")", "->", "getTerminator", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues1", "Func": "visitBranchInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34469, "Length": 24, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "auto", "isGlobalLoad", "=", "[", "&", "]", "(", "LoadInst", "&", "Load", ")", "->", "bool", "{", "return", "Load", ".", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", ";", "}", ";", "bool", "NotClobbered", "=", "isEntryFunc", "&&", "!", "isClobberedInFunction", "(", "&", "I", ")", ";", "Instruction", "*", "PtrI", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";", "if", "(", "!", "PtrI", "&&", "NotClobbered", "&&", "isGlobalLoad", "(", "I", ")", ")", "{", "if", "(", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "{", "if", "(", "noClobberClones", ".", "count", "(", "Ptr", ")", ")", "{", "PtrI", "=", "noClobberClones", "[", "Ptr", "]", ";", "}", "else", "{", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";", "}", "I", ".", "replaceUsesOfWith", "(", "Ptr", ",", "PtrI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues1", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34470, "Length": 198, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "}", "else", "{", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";", "}", "I", ".", "replaceUsesOfWith", "(", "Ptr", ",", "PtrI", ")", ";", "}", "}", "if", "(", "PtrI", ")", "{", "setUniformMetadata", "(", "PtrI", ")", ";"], "ground_truth": ["if", "(", "NotClobbered", ")", "setNoClobberMetadata", "(", "PtrI", ")", ";"], "File": "AMDGPUAnnotateUniformValues1", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34471, "Length": 118, "Cover_Rate": 0.46825396825396826} {"Template_token": ["", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues21", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34472, "Length": 16, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MemorySSAWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";"], "File": "AMDGPUAnnotateUniformValues21", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34473, "Length": 27, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "if", "(", "!", "Visited", ".", "insert", "(", "MA", ")", ".", "second", ")", "continue", ";", "if", "(", "MSSA", "->", "isLiveOnEntryDef", "(", "MA", ")", ")", "continue", ";", "if", "(", "MemoryDef", "*", "Def", "=", "dyn_cast", "<", "MemoryDef", ">", "(", "MA", ")", ")", "{", "if", "(", "isReallyAClobber", "(", "Def", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "true", ";", "}", "WorkList", ".", "push_back", "(", "Walker", "->", "getClobberingMemoryAccess", "(", "Def", "->", "getDefiningAccess", "(", ")", ",", "Loc", ")", ")", ";", "continue", ";", "}", "const", "MemoryPhi", "*", "Phi", "=", "cast", "<", "MemoryPhi", ">", "(", "MA", ")", ";", "for", "(", "auto", "&", "Use", ":", "Phi", "->", "incoming_values", "(", ")", ")", "WorkList", ".", "push_back", "(", "cast", "<", "MemoryAccess", ">", "(", "&", "Use", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues21", "Func": "isClobberedInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34474, "Length": 135, "Cover_Rate": 0.34438775510204084} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "break", ";", "}", "}", "const", "auto", "checkNoAlias", "=", "[", "this", ",", "Load", "]", "(", "auto", "I", ")", "->", "bool", "{", "return", "I", "&&", "AA", "->", "isNoAlias", "(", "I", "->", "getPointerOperand", "(", ")", ",", "Load", "->", "getPointerOperand", "(", ")", ")", ";", "}", ";", "if", "(", "checkNoAlias", "(", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "DefInst", ")", ")", "||", "checkNoAlias", "(", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "DefInst", ")", ")", ")", "return", "false", ";", "return", "true", ";", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Load", "<<", "'\\n'", ")", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "MemoryAccess", "*", "MA", "=", "WorkList", ".", "pop_back_val", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Visited", ".", "insert", "(", "MA", ")", ".", "second", ")", "continue", ";"], "File": "AMDGPUAnnotateUniformValues21", "Func": "isClobberedInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34475, "Length": 133, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "isEntryFunc", "=", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["visit", "(", "F", ")", ";"], "File": "AMDGPUAnnotateUniformValues21", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34476, "Length": 30, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "PtrI", "=", "noClobberClones", "[", "Ptr", "]", ";", "}", "else", "{", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "I", ".", "getType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";", "}", "I", ".", "replaceUsesOfWith", "(", "Ptr", ",", "PtrI", ")", ";", "}", "}", "if", "(", "PtrI", ")", "{", "setUniformMetadata", "(", "PtrI", ")", ";", "if", "(", "NotClobbered", ")", "setNoClobberMetadata", "(", "PtrI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues21", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34477, "Length": 122, "Cover_Rate": 0.4621212121212121} {"Template_token": ["", "bool", "AnnotateUniformValues", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";", "visit", "(", "F", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues3", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34478, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "Ptr", "=", "I", ".", "getPointerOperand", "(", ")", ";", "if", "(", "!", "DA", "->", "isUniform", "(", "Ptr", ")", ")", "return", ";"], "ground_truth": ["if", "(", "Instruction", "*", "PtrI", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ")", "PtrI", "->", "setMetadata", "(", "", ",", "MDNode", "::", "get", "(", "I", ".", "getContext", "(", ")", ",", "{", "}", ")", ")", ";"], "File": "AMDGPUAnnotateUniformValues4", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34479, "Length": 57, "Cover_Rate": 0.8382352941176471} {"Template_token": ["", "void", "AnnotateUniformValues", "::", "visitLoadInst", "(", "LoadInst", "&", "I", ")", "{", "Value", "*", "Ptr", "=", "I", ".", "getPointerOperand", "(", ")", ";"], "ground_truth": ["if", "(", "!", "DA", "->", "isUniform", "(", "Ptr", ")", ")", "return", ";"], "File": "AMDGPUAnnotateUniformValues4", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34480, "Length": 32, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "bool", "AnnotateUniformValues", "::", "isClobberedInFunction", "(", "LoadInst", "*", "Load", ")", "{", "SetVector", "<", "BasicBlock", "*", ">", "Checklist", ";", "BasicBlock", "*", "Start", "=", "Load", "->", "getParent", "(", ")", ";", "Checklist", ".", "insert", "(", "Start", ")", ";", "const", "Value", "*", "Ptr", "=", "Load", "->", "getPointerOperand", "(", ")", ";", "const", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "Start", ")", ";", "if", "(", "L", ")", "{", "const", "Loop", "*", "P", "=", "L", ";", "do", "{", "L", "=", "P", ";", "P", "=", "P", "->", "getParentLoop", "(", ")", ";", "}", "while", "(", "P", ")", ";", "Checklist", ".", "insert", "(", "L", "->", "block_begin", "(", ")", ",", "L", "->", "block_end", "(", ")", ")", ";", "Start", "=", "L", "->", "getHeader", "(", ")", ";", "}", "DFS", "(", "Start", ",", "Checklist", ")", ";", "for", "(", "auto", "&", "BB", ":", "Checklist", ")", "{", "BasicBlock", "::", "iterator", "StartIt", "=", "(", "!", "L", "&&", "(", "BB", "==", "Load", "->", "getParent", "(", ")", ")", ")", "?", "BasicBlock", "::", "iterator", "(", "Load", ")", ":", "BB", "->", "end", "(", ")", ";", "if", "(", "MDR", "->", "getPointerDependencyFrom", "(", "MemoryLocation", "(", "Ptr", ")", ",", "true", ",", "StartIt", ",", "BB", ",", "Load", ")", ".", "isClobber", "(", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues5", "Func": "isClobberedInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34481, "Length": 196, "Cover_Rate": 1.0} {"Template_token": ["", "const", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "Start", ")", ";", "if", "(", "L", ")", "{", "const", "Loop", "*", "P", "=", "L", ";", "do", "{", "L", "=", "P", ";", "P", "=", "P", "->", "getParentLoop", "(", ")", ";", "}", "while", "(", "P", ")", ";"], "ground_truth": ["Checklist", ".", "insert", "(", "L", "->", "block_begin", "(", ")", ",", "L", "->", "block_end", "(", ")", ")", ";"], "File": "AMDGPUAnnotateUniformValues5", "Func": "isClobberedInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34482, "Length": 61, "Cover_Rate": 0.3112244897959184} {"Template_token": ["", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "MSSA", "=", "&", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "isEntryFunc", "=", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "Changed", "=", "false", ";", "visit", "(", "F", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues8", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34483, "Length": 62, "Cover_Rate": 0.7380952380952381} {"Template_token": ["", "void", "setNoClobberMetadata", "(", "Instruction", "*", "I", ")", "{"], "ground_truth": ["I", "->", "setMetadata", "(", "", ",", "MDNode", "::", "get", "(", "I", "->", "getContext", "(", ")", ",", "{", "}", ")", ")", ";"], "File": "AMDGPUAnnotateUniformValues8", "Func": "setNoClobberMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34484, "Length": 29, "Cover_Rate": 0.8529411764705882} {"Template_token": ["", "void", "setUniformMetadata", "(", "Instruction", "*", "I", ")", "{"], "ground_truth": ["I", "->", "setMetadata", "(", "", ",", "MDNode", "::", "get", "(", "I", "->", "getContext", "(", ")", ",", "{", "}", ")", ")", ";"], "File": "AMDGPUAnnotateUniformValues8", "Func": "setUniformMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34485, "Length": 29, "Cover_Rate": 0.8529411764705882} {"Template_token": ["", "Instruction", "*", "PtrI", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";", "if", "(", "PtrI", ")", "setUniformMetadata", "(", "PtrI", ")", ";", "if", "(", "!", "isEntryFunc", ")", "return", ";", "bool", "GlobalLoad", "=", "I", ".", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", ";"], "ground_truth": ["if", "(", "GlobalLoad", "&&", "!", "", "(", "&", "I", ",", "MSSA", ",", "AA", ")", ")", "setNoClobberMetadata", "(", "&", "I", ")", ";"], "File": "AMDGPUAnnotateUniformValues8", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34486, "Length": 62, "Cover_Rate": 0.6391752577319587} {"Template_token": ["", "Instruction", "*", "PtrI", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";", "if", "(", "PtrI", ")", "setUniformMetadata", "(", "PtrI", ")", ";", "if", "(", "!", "isEntryFunc", ")", "return", ";", "bool", "GlobalLoad", "=", "I", ".", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", ";"], "ground_truth": ["if", "(", "GlobalLoad", "&&", "!", "", "(", "&", "I", ",", "MSSA", ",", "AA", ")", ")", "setNoClobberMetadata", "(", "&", "I", ")", ";"], "File": "AMDGPUAnnotateUniformValues8", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34487, "Length": 62, "Cover_Rate": 0.6391752577319587} {"Template_token": ["", "AnnotateUniformValues", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues", "Func": "AMDGPUAnnotateUniformValues", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34488, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createAnnotateUniformValues", "(", ")", "{"], "ground_truth": ["return", "new", "AnnotateUniformValues", "(", ")", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "createAMDGPUAnnotateUniformValues", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34491, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "for", "(", "auto", "I", ":", "predecessors", "(", "Root", ")", ")", "if", "(", "Set", ".", "insert", "(", "I", ")", ")", "DFS", "(", "I", ",", "Set", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues", "Func": "DFS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34492, "Length": 27, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "for", "(", "auto", "I", ":", "predecessors", "(", "Root", ")", ")", "if", "(", "Set", ".", "insert", "(", "I", ")", ")", "DFS", "(", "I", ",", "Set", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues", "Func": "DFS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34493, "Length": 27, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "bool", "AnnotateUniformValues", "::", "doInitialization", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34494, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34495, "Length": 33, "Cover_Rate": 0.75} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34496, "Length": 37, "Cover_Rate": 0.8409090909090909} {"Template_token": ["", "if", "(", "L", ")", "{", "const", "Loop", "*", "P", "=", "L", ";", "do", "{", "L", "=", "P", ";", "P", "=", "P", "->", "getParentLoop", "(", ")", ";", "}", "while", "(", "P", ")", ";", "Checklist", ".", "insert", "(", "L", "->", "block_begin", "(", ")", ",", "L", "->", "block_end", "(", ")", ")", ";", "Start", "=", "L", "->", "getHeader", "(", ")", ";", "}"], "ground_truth": ["DFS", "(", "Start", ",", "Checklist", ")", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "isClobberedInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34499, "Length": 65, "Cover_Rate": 0.3140096618357488} {"Template_token": ["", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "MDR", "=", "&", "getAnalysis", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ".", "getMemDep", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";"], "ground_truth": ["isKernelFunc", "=", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34500, "Length": 50, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "MDR", "=", "&", "getAnalysis", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ".", "getMemDep", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "isKernelFunc", "=", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", ";", "visit", "(", "F", ")", ";", "noClobberClones", ".", "clear", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34501, "Length": 54, "Cover_Rate": 0.6352941176470588} {"Template_token": ["", "I", "->", "setMetadata", "(", "", ",", "MDNode", "::", "get", "(", "I", "->", "getContext", "(", ")", ",", "{", "}", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues", "Func": "setNoClobberMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34502, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "static", "void", "setNoClobberMetadata", "(", "Instruction", "*", "I", ")", "{"], "ground_truth": ["I", "->", "setMetadata", "(", "", ",", "MDNode", "::", "get", "(", "I", "->", "getContext", "(", ")", ",", "{", "}", ")", ")", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "setNoClobberMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34503, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "static", "void", "setUniformMetadata", "(", "Instruction", "*", "I", ")", "{", "I", "->", "setMetadata", "(", "", ",", "MDNode", "::", "get", "(", "I", "->", "getContext", "(", ")", ",", "{", "}", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues", "Func": "setUniformMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34504, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "I", "->", "setMetadata", "(", "", ",", "MDNode", "::", "get", "(", "I", "->", "getContext", "(", ")", ",", "{", "}", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues", "Func": "setUniformMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34505, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "void", "AnnotateUniformValues", "::", "visitBranchInst", "(", "BranchInst", "&", "I", ")", "{", "if", "(", "I", ".", "isUnconditional", "(", ")", ")", "return", ";"], "ground_truth": ["Value", "*", "Cond", "=", "I", ".", "getCondition", "(", ")", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "visitBranchInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34506, "Length": 30, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "if", "(", "I", ".", "isUnconditional", "(", ")", ")", "return", ";", "Value", "*", "Cond", "=", "I", ".", "getCondition", "(", ")", ";"], "ground_truth": ["if", "(", "!", "DA", "->", "isUniform", "(", "Cond", ")", ")", "return", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "visitBranchInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34507, "Length": 32, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";", "}", "I", ".", "replaceUsesOfWith", "(", "Ptr", ",", "PtrI", ")", ";", "}", "}"], "ground_truth": ["if", "(", "PtrI", ")", "{"], "File": "AMDGPUAnnotateUniformValues", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34508, "Length": 101, "Cover_Rate": 0.4007936507936508} {"Template_token": ["", "if", "(", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "{", "if", "(", "noClobberClones", ".", "count", "(", "Ptr", ")", ")", "{", "PtrI", "=", "noClobberClones", "[", "Ptr", "]", ";", "}", "else", "{", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";", "}", "I", ".", "replaceUsesOfWith", "(", "Ptr", ",", "PtrI", ")", ";", "}", "}", "if", "(", "PtrI", ")", "{", "setUniformMetadata", "(", "PtrI", ")", ";"], "ground_truth": ["if", "(", "NotClobbered", ")", "setNoClobberMetadata", "(", "PtrI", ")", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34509, "Length": 154, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "assert", "(", "!", "IsStack", ")", ";", "return", "Reg", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo10", "Func": "getRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34510, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "for", "(", "const", "auto", "&", "FI", ":", "ArgInfoMap", ")", "{", "OS", "<<", "", "<<", "FI", ".", "first", "->", "getName", "(", ")", "<<", "'\\n'", "<<", "", "<<", "FI", ".", "second", ".", "PrivateSegmentBuffer", "<<", "", "<<", "FI", ".", "second", ".", "DispatchPtr", "<<", "", "<<", "FI", ".", "second", ".", "QueuePtr", "<<", "", "<<", "FI", ".", "second", ".", "KernargSegmentPtr", "<<", "", "<<", "FI", ".", "second", ".", "DispatchID", "<<", "", "<<", "FI", ".", "second", ".", "FlatScratchInit", "<<", "", "<<", "FI", ".", "second", ".", "PrivateSegmentSize", "<<", "", "<<", "FI", ".", "second", ".", "GridWorkGroupCountX", "<<", "", "<<", "FI", ".", "second", ".", "GridWorkGroupCountY", "<<", "", "<<", "FI", ".", "second", ".", "GridWorkGroupCountZ", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupIDX", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupIDY", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupIDZ", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupInfo", "<<", "", "<<", "FI", ".", "second", ".", "PrivateSegmentWaveByteOffset", "<<", "", "<<", "FI", ".", "second", ".", "ImplicitBufferPtr", "<<", "", "<<", "FI", ".", "second", ".", "ImplicitArgPtr", "<<", "", "<<", "FI", ".", "second", ".", "WorkItemIDX", "<<", "", "<<", "FI", ".", "second", ".", "WorkItemIDY", "<<", "", "<<", "FI", ".", "second", ".", "WorkItemIDZ", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo10", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34512, "Length": 187, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "OS", "<<", "", "<<", "FI", ".", "first", "->", "getName", "(", ")", "<<", "'\\n'", "<<", "", "<<", "FI", ".", "second", ".", "PrivateSegmentBuffer", "<<", "", "<<", "FI", ".", "second", ".", "DispatchPtr", "<<", "", "<<", "FI", ".", "second", ".", "QueuePtr", "<<", "", "<<", "FI", ".", "second", ".", "KernargSegmentPtr", "<<", "", "<<", "FI", ".", "second", ".", "DispatchID", "<<", "", "<<", "FI", ".", "second", ".", "FlatScratchInit", "<<", "", "<<", "FI", ".", "second", ".", "PrivateSegmentSize", "<<", "", "<<", "FI", ".", "second", ".", "GridWorkGroupCountX", "<<", "", "<<", "FI", ".", "second", ".", "GridWorkGroupCountY", "<<", "", "<<", "FI", ".", "second", ".", "GridWorkGroupCountZ", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupIDX", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupIDY", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupIDZ", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupInfo", "<<", "", "<<", "FI", ".", "second", ".", "PrivateSegmentWaveByteOffset", "<<", "", "<<", "FI", ".", "second", ".", "ImplicitBufferPtr", "<<", "", "<<", "FI", ".", "second", ".", "ImplicitArgPtr", "<<", "", "<<", "FI", ".", "second", ".", "WorkItemIDX", "<<", "", "<<", "FI", ".", "second", ".", "WorkItemIDY", "<<", "", "<<", "FI", ".", "second", ".", "WorkItemIDZ", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo10", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34513, "Length": 177, "Cover_Rate": 0.8676470588235294} {"Template_token": ["", "ArgDescriptor", "(", "unsigned", "Val", "=", "", ",", "bool", "IsStack", "=", "false", ",", "bool", "IsSet", "=", "false", ")", ":", "Register", "(", "Val", ")", ",", "IsStack", "(", "IsStack", ")", ",", "IsSet", "(", "IsSet", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo11", "Func": "ArgDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34514, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "ArgDescriptor", "(", "unsigned", "Val", "=", "", ",", "bool", "IsStack", "=", "false", ",", "bool", "IsSet", "=", "false", ")", ":", "Register", "(", "Val", ")", ",", "IsStack", "(", "IsStack", ")", ",", "IsSet", "(", "IsSet", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo11", "Func": "ArgDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34515, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "static", "ArgDescriptor", "createRegister", "(", "unsigned", "Reg", ")", "{", "return", "ArgDescriptor", "(", "Reg", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo11", "Func": "createRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34516, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ArgDescriptor", "(", "Reg", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo11", "Func": "createRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34517, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "ArgDescriptor", "(", "Reg", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo11", "Func": "createStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34519, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "const", "FunctionArgInfo", "&", "lookupFuncArgInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "auto", "I", "=", "ArgInfoMap", ".", "find", "(", "&", "F", ")", ";", "if", "(", "I", "==", "ArgInfoMap", ".", "end", "(", ")", ")", "{", "assert", "(", "F", ".", "isDeclaration", "(", ")", ")", ";"], "ground_truth": ["return", "ExternFunctionInfo", ";"], "File": "AMDGPUArgumentUsageInfo11", "Func": "lookupFuncArgInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34521, "Length": 46, "Cover_Rate": 0.8679245283018868} {"Template_token": ["", "const", "FunctionArgInfo", "&", "lookupFuncArgInfo", "(", "const", "Function", "&", "F", ")", "const", "{"], "ground_truth": ["auto", "I", "=", "ArgInfoMap", ".", "find", "(", "&", "F", ")", ";"], "File": "AMDGPUArgumentUsageInfo11", "Func": "lookupFuncArgInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34522, "Length": 23, "Cover_Rate": 0.4339622641509434} {"Template_token": ["", "ArgDescriptor", "(", "unsigned", "Val", "=", "", ",", "unsigned", "Mask", "=", "~", "", ",", "bool", "IsStack", "=", "false", ",", "bool", "IsSet", "=", "false", ")", ":", "Reg", "(", "Val", ")", ",", "Mask", "(", "Mask", ")", ",", "IsStack", "(", "IsStack", ")", ",", "IsSet", "(", "IsSet", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo15", "Func": "ArgDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34523, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "ArgDescriptor", "(", "unsigned", "Val", "=", "", ",", "unsigned", "Mask", "=", "~", "", ",", "bool", "IsStack", "=", "false", ",", "bool", "IsSet", "=", "false", ")", ":", "Reg", "(", "Val", ")", ",", "Mask", "(", "Mask", ")", ",", "IsStack", "(", "IsStack", ")", ",", "IsSet", "(", "IsSet", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo15", "Func": "ArgDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34524, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "static", "ArgDescriptor", "createArg", "(", "const", "ArgDescriptor", "&", "Arg", ",", "unsigned", "Mask", ")", "{"], "ground_truth": ["return", "ArgDescriptor", "(", "Arg", ".", "Reg", ",", "Mask", ",", "Arg", ".", "IsStack", ",", "Arg", ".", "IsSet", ")", ";"], "File": "AMDGPUArgumentUsageInfo15", "Func": "createArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34525, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "return", "ArgDescriptor", "(", "Reg", ",", "Mask", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo15", "Func": "createRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34527, "Length": 13, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "static", "ArgDescriptor", "createStack", "(", "Register", "Reg", ",", "unsigned", "Mask", "=", "~", "", ")", "{"], "ground_truth": ["return", "ArgDescriptor", "(", "Reg", ",", "Mask", ",", "true", ",", "true", ")", ";"], "File": "AMDGPUArgumentUsageInfo15", "Func": "createStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34529, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "ArgDescriptor", "(", "Reg", ",", "Mask", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo15", "Func": "createStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34530, "Length": 13, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "void", "ArgDescriptor", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "isSet", "(", ")", ")", "{"], "ground_truth": ["OS", "<<", "", ";"], "File": "AMDGPUArgumentUsageInfo1", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34533, "Length": 28, "Cover_Rate": 0.4375} {"Template_token": ["", "if", "(", "isRegister", "(", ")", ")", "OS", "<<", "", "<<", "printReg", "(", "getRegister", "(", ")", ",", "TRI", ")", "<<", "'\\n'", ";"], "ground_truth": ["else", "OS", "<<", "", "<<", "getStackOffset", "(", ")", "<<", "'\\n'", ";"], "File": "AMDGPUArgumentUsageInfo1", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34534, "Length": 32, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "isRegister", "(", ")", ")", "OS", "<<", "", "<<", "PrintReg", "(", "getRegister", "(", ")", ",", "TRI", ")", "<<", "'\\n'", ";", "else", "OS", "<<", "", "<<", "getStackOffset", "(", ")", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo2", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34535, "Length": 33, "Cover_Rate": 0.515625} {"Template_token": ["", "return", "std", "::", "make_tuple", "(", "ImplicitBufferPtr", "?", "&", "ImplicitBufferPtr", ":", "nullptr", ",", "&", "", ",", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "case", "", ":", "return", "std", "::", "make_tuple", "(", "WorkGroupIDX", "?", "&", "WorkGroupIDX", ":", "nullptr", ",", "&", "", ",", "LLT", "::", "scalar", "(", "", ")", ")", ";", "case", "", ":", "return", "std", "::", "make_tuple", "(", "WorkGroupIDY", "?", "&", "WorkGroupIDY", ":", "nullptr", ",", "&", "", ",", "LLT", "::", "scalar", "(", "", ")", ")", ";", "case", "", ":", "return", "std", "::", "make_tuple", "(", "WorkGroupIDZ", "?", "&", "WorkGroupIDZ", ":", "nullptr", ",", "&", "", ",", "LLT", "::", "scalar", "(", "", ")", ")", ";", "case", "", ":", "return", "std", "::", "make_tuple", "(", "PrivateSegmentWaveByteOffset", "?", "&", "PrivateSegmentWaveByteOffset", ":", "nullptr", ",", "&", "", ",", "LLT", "::", "scalar", "(", "", ")", ")", ";", "case", "", ":", "return", "std", "::", "make_tuple", "(", "KernargSegmentPtr", "?", "&", "KernargSegmentPtr", ":", "nullptr", ",", "&", "", ",", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "case", "", ":", "return", "std", "::", "make_tuple", "(", "ImplicitArgPtr", "?", "&", "ImplicitArgPtr", ":", "nullptr", ",", "&", "", ",", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "case", "", ":", "return", "std", "::", "make_tuple", "(", "DispatchID", "?", "&", "DispatchID", ":", "nullptr", ",", "&", "", ",", "LLT", "::", "scalar", "(", "", ")", ")", ";", "case", "", ":", "return", "std", "::", "make_tuple", "(", "FlatScratchInit", "?", "&", "FlatScratchInit", ":", "nullptr", ",", "&", "", ",", "LLT", "::", "scalar", "(", "", ")", ")", ";", "case", "", ":", "return", "std", "::", "make_tuple", "(", "DispatchPtr", "?", "&", "DispatchPtr", ":", "nullptr", ",", "&", "", ",", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUArgumentUsageInfo3", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34536, "Length": 276, "Cover_Rate": 0.5401174168297456} {"Template_token": ["", "if", "(", "I", "==", "ArgInfoMap", ".", "end", "(", ")", ")", "return", "FixedABIFunctionInfo", ";"], "ground_truth": ["return", "I", "->", "second", ";"], "File": "AMDGPUArgumentUsageInfo4", "Func": "lookupFuncArgInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34537, "Length": 18, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "const", "FunctionArgInfo", "&", "ArgumentUsageInfo", "::", "lookupFuncArgInfo", "(", "const", "Function", "&", "F", ")", "const", "{"], "ground_truth": ["auto", "I", "=", "ArgInfoMap", ".", "find", "(", "&", "F", ")", ";"], "File": "AMDGPUArgumentUsageInfo4", "Func": "lookupFuncArgInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34538, "Length": 25, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "AI", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "DispatchPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "QueuePtr", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "ImplicitArgPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "DispatchID", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "WorkGroupIDX", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "WorkGroupIDY", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "WorkGroupIDZ", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "const", "unsigned", "Mask", "=", "", ";"], "ground_truth": ["AI", ".", "WorkItemIDX", "=", "ArgDescriptor", "::", "createRegister", "(", "", ",", "Mask", ")", ";"], "File": "AMDGPUArgumentUsageInfo5", "Func": "fixedABILayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34539, "Length": 107, "Cover_Rate": 0.6184971098265896} {"Template_token": ["", "AI", ".", "ImplicitArgPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "DispatchID", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "WorkGroupIDX", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "WorkGroupIDY", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "WorkGroupIDZ", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";"], "ground_truth": ["const", "unsigned", "Mask", "=", "", ";"], "File": "AMDGPUArgumentUsageInfo5", "Func": "fixedABILayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34540, "Length": 61, "Cover_Rate": 0.35260115606936415} {"Template_token": ["", "AI", ".", "ImplicitArgPtr", "=", "", ";", "AI", ".", "DispatchID", "=", "", ";", "AI", ".", "WorkGroupIDX", "=", "", ";", "AI", ".", "WorkGroupIDY", "=", "", ";", "AI", ".", "WorkGroupIDZ", "=", "", ";", "const", "unsigned", "Mask", "=", "", ";", "AI", ".", "WorkItemIDX", "=", "ArgDescriptor", "::", "createRegister", "(", "", ",", "Mask", ")", ";", "AI", ".", "WorkItemIDY", "=", "ArgDescriptor", "::", "createRegister", "(", "", ",", "Mask", "<<", "", ")", ";", "AI", ".", "WorkItemIDZ", "=", "ArgDescriptor", "::", "createRegister", "(", "", ",", "Mask", "<<", "", ")", ";", "return", "AI", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo8", "Func": "fixedABILayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34541, "Length": 83, "Cover_Rate": 0.6194029850746269} {"Template_token": ["", "ArgumentUsageInfo", "(", ")", ":", "ImmutablePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "AMDGPUArgumentUsageInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34542, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ArgumentUsageInfo", "(", ")", ":", "ImmutablePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "AMDGPUArgumentUsageInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34543, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "constexpr", "ArgDescriptor", "(", "unsigned", "Val", "=", "", ",", "unsigned", "Mask", "=", "~", "", ",", "bool", "IsStack", "=", "false", ",", "bool", "IsSet", "=", "false", ")", ":", "Reg", "(", "Val", ")", ",", "Mask", "(", "Mask", ")", ",", "IsStack", "(", "IsStack", ")", ",", "IsSet", "(", "IsSet", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "ArgDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34544, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "constexpr", "ArgDescriptor", "(", "unsigned", "Val", "=", "", ",", "unsigned", "Mask", "=", "~", "", ",", "bool", "IsStack", "=", "false", ",", "bool", "IsSet", "=", "false", ")", ":", "Reg", "(", "Val", ")", ",", "Mask", "(", "Mask", ")", ",", "IsStack", "(", "IsStack", ")", ",", "IsSet", "(", "IsSet", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "ArgDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34545, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "static", "constexpr", "ArgDescriptor", "createArg", "(", "const", "ArgDescriptor", "&", "Arg", ",", "unsigned", "Mask", ")", "{", "return", "ArgDescriptor", "(", "Arg", ".", "Reg", ",", "Mask", ",", "Arg", ".", "IsStack", ",", "Arg", ".", "IsSet", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "createArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34546, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ArgDescriptor", "(", "Reg", ",", "Mask", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "createRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34549, "Length": 13, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "ArgInfoMap", ".", "clear", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34553, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "ArgumentUsageInfo", "::", "doInitialization", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUArgumentUsageInfo", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34554, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "ArgumentUsageInfo", "::", "doInitialization", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUArgumentUsageInfo", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34555, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "FunctionArgInfo", "AI", ";", "AI", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "DispatchPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "QueuePtr", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "ImplicitArgPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "AI", ".", "DispatchID", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";"], "ground_truth": ["AI", ".", "WorkGroupIDX", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";"], "File": "AMDGPUArgumentUsageInfo", "Func": "fixedABILayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34556, "Length": 69, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "assert", "(", "IsStack", ")", ";", "return", "StackOffset", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "getStackOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34561, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "return", "Mask", "!=", "~", "", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "isMasked", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34562, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isSet", "(", ")", "const", "{", "return", "IsSet", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "isSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34566, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "IsSet", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "isSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34567, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "const", "FunctionArgInfo", "&", "ArgumentUsageInfo", "::", "lookupFuncArgInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "auto", "I", "=", "ArgInfoMap", ".", "find", "(", "&", "F", ")", ";", "if", "(", "I", "==", "ArgInfoMap", ".", "end", "(", ")", ")", "{", "if", "(", "TargetMachine", "::", "EnableFixedFunctionABI", ")", "return", "FixedABIFunctionInfo", ";", "assert", "(", "F", ".", "isDeclaration", "(", ")", ")", ";", "return", "ExternFunctionInfo", ";", "}", "return", "I", "->", "second", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "lookupFuncArgInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34568, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "OS", "<<", "", "<<", "FI", ".", "first", "->", "getName", "(", ")", "<<", "'\\n'", "<<", "", "<<", "FI", ".", "second", ".", "PrivateSegmentBuffer", "<<", "", "<<", "FI", ".", "second", ".", "DispatchPtr", "<<", "", "<<", "FI", ".", "second", ".", "QueuePtr", "<<", "", "<<", "FI", ".", "second", ".", "KernargSegmentPtr", "<<", "", "<<", "FI", ".", "second", ".", "DispatchID", "<<", "", "<<", "FI", ".", "second", ".", "FlatScratchInit", "<<", "", "<<", "FI", ".", "second", ".", "PrivateSegmentSize", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupIDX", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupIDY", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupIDZ", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupInfo", "<<", "", "<<", "FI", ".", "second", ".", "PrivateSegmentWaveByteOffset", "<<", "", "<<", "FI", ".", "second", ".", "ImplicitBufferPtr", "<<", "", "<<", "FI", ".", "second", ".", "ImplicitArgPtr", "<<", "", "<<", "FI", ".", "second", ".", "WorkItemIDX", "<<", "", "<<", "FI", ".", "second", ".", "WorkItemIDY", "<<", "", "<<", "FI", ".", "second", ".", "WorkItemIDZ", "<<", "'\\n'", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34569, "Length": 154, "Cover_Rate": 0.8555555555555555} {"Template_token": ["", "for", "(", "const", "auto", "&", "FI", ":", "ArgInfoMap", ")", "{", "OS", "<<", "", "<<", "FI", ".", "first", "->", "getName", "(", ")", "<<", "'\\n'", "<<", "", "<<", "FI", ".", "second", ".", "PrivateSegmentBuffer", "<<", "", "<<", "FI", ".", "second", ".", "DispatchPtr", "<<", "", "<<", "FI", ".", "second", ".", "QueuePtr", "<<", "", "<<", "FI", ".", "second", ".", "KernargSegmentPtr", "<<", "", "<<", "FI", ".", "second", ".", "DispatchID", "<<", "", "<<", "FI", ".", "second", ".", "FlatScratchInit", "<<", "", "<<", "FI", ".", "second", ".", "PrivateSegmentSize", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupIDX", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupIDY", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupIDZ", "<<", "", "<<", "FI", ".", "second", ".", "WorkGroupInfo", "<<", "", "<<", "FI", ".", "second", ".", "PrivateSegmentWaveByteOffset", "<<", "", "<<", "FI", ".", "second", ".", "ImplicitBufferPtr", "<<", "", "<<", "FI", ".", "second", ".", "ImplicitArgPtr", "<<", "", "<<", "FI", ".", "second", ".", "WorkItemIDX", "<<", "", "<<", "FI", ".", "second", ".", "WorkItemIDY", "<<", "", "<<", "FI", ".", "second", ".", "WorkItemIDZ", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34570, "Length": 163, "Cover_Rate": 0.9055555555555556} {"Template_token": ["", "void", "setFuncArgInfo", "(", "const", "Function", "&", "F", ",", "const", "FunctionArgInfo", "&", "ArgInfo", ")", "{", "ArgInfoMap", "[", "&", "F", "]", "=", "ArgInfo", ";"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "setFuncArgInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34571, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "MCAsmBackend", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)1", "Func": "AMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34573, "Length": 14, "Cover_Rate": 0.875} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "MCAsmBackend", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)1", "Func": "AMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34574, "Length": 14, "Cover_Rate": 0.875} {"Template_token": ["", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "&", "Asm", ".", "getContext", "(", ")", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";"], "ground_truth": ["uint32_t", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";"], "File": "AMDGPUAsmBackend (2)1", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34575, "Length": 62, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "&", "Asm", ".", "getContext", "(", ")", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";"], "ground_truth": ["assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";"], "File": "AMDGPUAsmBackend (2)1", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34576, "Length": 77, "Cover_Rate": 0.4935897435897436} {"Template_token": ["", "return", "new", "ELFAsmBackend", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ",", "getHsaAbiVersion", "(", "&", "STI", ")", ".", "getValueOr", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)1", "Func": "createAMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34578, "Length": 25, "Cover_Rate": 0.4807692307692308} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const", "override", "{", "return", "createELFObjectWriter", "(", "Is64Bit", ",", "OSABI", ",", "HasRelocationAddend", ",", "ABIVersion", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)1", "Func": "createObjectTargetWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34580, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{"], "ground_truth": ["{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";"], "File": "AMDGPUAsmBackend (2)1", "Func": "getFixupKindInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34583, "Length": 23, "Cover_Rate": 0.38333333333333336} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";"], "ground_truth": ["if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "AMDGPUAsmBackend (2)1", "Func": "getFixupKindInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34584, "Length": 28, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "", ";", "case", "FK_SecRel_1", ":", "case", "FK_Data_1", ":", "return", "", ";", "case", "FK_SecRel_2", ":", "case", "FK_Data_2", ":", "return", "", ";", "case", "FK_SecRel_4", ":", "case", "FK_Data_4", ":", "case", "FK_PCRel_4", ":", "return", "", ";", "case", "FK_SecRel_8", ":", "case", "FK_Data_8", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUAsmBackend (2)1", "Func": "getFixupKindNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34585, "Length": 42, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "unsigned", "AsmBackend", "::", "getMinimumNopSize", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUAsmBackend (2)1", "Func": "getMinimumNopSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34586, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "unsigned", "AsmBackend", "::", "getMinimumNopSize", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUAsmBackend (2)1", "Func": "getMinimumNopSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34587, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "false", ";", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ">=", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmBackend (2)1", "Func": "mayNeedRelaxation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34588, "Length": 34, "Cover_Rate": 0.6071428571428571} {"Template_token": ["", "unsigned", "RelaxedOpcode", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["Res", ".", "setOpcode", "(", "RelaxedOpcode", ")", ";"], "File": "AMDGPUAsmBackend (2)1", "Func": "relaxInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34589, "Length": 19, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "", ")", ")", ";", "Inst", "=", "std", "::", "move", "(", "Res", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)1", "Func": "relaxInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34590, "Length": 22, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "bool", "AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "OS", ".", "write_zeros", "(", "Count", "%", "", ")", ";", "Count", "/=", "", ";", "const", "uint32_t", "Encoded_S_NOP_0", "=", "", ";"], "ground_truth": ["for", "(", "uint64_t", "I", "=", "", ";", "I", "!=", "Count", ";", "++", "I", ")", "", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "Encoded_S_NOP_0", ",", "Endian", ")", ";"], "File": "AMDGPUAsmBackend (2)1", "Func": "writeNopData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34591, "Length": 66, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "Count", "/=", "", ";", "const", "uint32_t", "Encoded_S_NOP_0", "=", "", ";", "for", "(", "uint64_t", "I", "=", "", ";", "I", "!=", "Count", ";", "++", "I", ")", "", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "Encoded_S_NOP_0", ",", "Endian", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)1", "Func": "writeNopData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34592, "Length": 42, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "MCAsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "AMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34593, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "MCAsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "AMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34594, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "MCObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", ":", "MCObjectWriter", "(", "OS", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "AMDGPUMCObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34595, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "MCObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", ":", "MCObjectWriter", "(", "OS", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "AMDGPUMCObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34596, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34597, "Length": 76, "Cover_Rate": 0.36538461538461536} {"Template_token": ["", "uint32_t", "*", "Dst", "=", "(", "uint32_t", "*", ")", "(", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ")", ";", "*", "Dst", "=", "Value", "+", "", ";", "break", ";", "}", "default", ":", "{", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34598, "Length": 127, "Cover_Rate": 0.6105769230769231} {"Template_token": ["", "return", "new", "ELFAsmBackend", "(", "T", ",", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "createAMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34599, "Length": 18, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "return", "createELFObjectWriter", "(", "Is64Bit", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "createObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34601, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{"], "ground_truth": ["return", "createELFObjectWriter", "(", "Is64Bit", ",", "OS", ")", ";"], "File": "AMDGPUAsmBackend (2)", "Func": "createObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34602, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "bool", "Is64Bit", ")", ":", "AsmBackend", "(", "T", ")", ",", "Is64Bit", "(", "Is64Bit", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "ELFAMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34603, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "AsmBackend", "(", "T", ")", ",", "Is64Bit", "(", "Is64Bit", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "ELFAMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34604, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "void", "executePostLayoutBinding", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ")", "override", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "executePostLayoutBinding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34605, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "void", "executePostLayoutBinding", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ")", "override", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "executePostLayoutBinding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34606, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "fixupNeedsRelaxation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34607, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "AMDGPUAsmBackend (2)", "Func": "getFixupKindInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34608, "Length": 56, "Cover_Rate": 0.7887323943661971} {"Template_token": ["", "case", "FK_Data_4", ":", "return", "", ";", "case", "FK_Data_8", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "getFixupKindNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34609, "Length": 21, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "mayNeedRelaxation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34612, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "mayNeedRelaxation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34613, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "!", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "relaxInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34614, "Length": 7, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "OW", "->", "WriteZeros", "(", "Count", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmBackend (2)", "Func": "writeNopData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34615, "Length": 10, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "OW", "->", "WriteZeros", "(", "Count", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmBackend (2)", "Func": "writeNopData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34616, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "void", "MCObjectWriter", "::", "writeObject", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ")", "{", "for", "(", "MCAssembler", "::", "iterator", "I", "=", "Asm", ".", "begin", "(", ")", ",", "E", "=", "Asm", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Asm", ".", "writeSectionData", "(", "&", "*", "I", ",", "Layout", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend (2)", "Func": "writeObject", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34617, "Length": 57, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "{", "int64_t", "BrImm", "=", "(", "SignedValue", "-", "", ")", "/", "", ";", "if", "(", "Ctx", "&&", "!", "isInt", "<", "", ">", "(", "BrImm", ")", ")", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "BrImm", ";", "}", "case", "FK_Data_1", ":", "case", "FK_Data_2", ":"], "ground_truth": ["case", "FK_Data_4", ":"], "File": "AMDGPUAsmBackend11", "Func": "adjustFixupValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34618, "Length": 54, "Cover_Rate": 0.45} {"Template_token": ["", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "static_cast", "<", "uint8_t", ">", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend11", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34619, "Length": 76, "Cover_Rate": 0.5033112582781457} {"Template_token": ["", "void", "AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")", "const", "{"], "ground_truth": ["Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "&", "Asm", ".", "getContext", "(", ")", ")", ";"], "File": "AMDGPUAsmBackend11", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34620, "Length": 50, "Cover_Rate": 0.33112582781456956} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "return", "new", "ELFAsmBackend", "(", "T", ",", "TT", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend11", "Func": "createAMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34621, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{"], "ground_truth": ["return", "createELFObjectWriter", "(", "Is64Bit", ",", "HasRelocationAddend", ",", "OS", ")", ";"], "File": "AMDGPUAsmBackend11", "Func": "createObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34623, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ")", ":", "AsmBackend", "(", "T", ")", ",", "Is64Bit", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", ",", "HasRelocationAddend", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend11", "Func": "ELFAMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34624, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ")", ":"], "ground_truth": ["AsmBackend", "(", "T", ")", ",", "Is64Bit", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", ",", "HasRelocationAddend", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{"], "File": "AMDGPUAsmBackend11", "Func": "ELFAMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34625, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "Count", "/=", "", ";", "const", "uint32_t", "Encoded_S_NOP_0", "=", "", ";", "for", "(", "uint64_t", "I", "=", "", ";", "I", "!=", "Count", ";", "++", "I", ")", "OW", "->", "write32", "(", "Encoded_S_NOP_0", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmBackend11", "Func": "writeNopData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34626, "Length": 34, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "bool", "AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "OW", "->", "WriteZeros", "(", "Count", "%", "", ")", ";", "Count", "/=", "", ";", "const", "uint32_t", "Encoded_S_NOP_0", "=", "", ";"], "ground_truth": ["for", "(", "uint64_t", "I", "=", "", ";", "I", "!=", "Count", ";", "++", "I", ")", "OW", "->", "write32", "(", "Encoded_S_NOP_0", ")", ";"], "File": "AMDGPUAsmBackend11", "Func": "writeNopData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34627, "Length": 54, "Cover_Rate": 0.9310344827586207} {"Template_token": ["", "return", "new", "ELFAsmBackend", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend12", "Func": "createAMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34628, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "ground_truth": ["return", "new", "ELFAsmBackend", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ")", ";"], "File": "AMDGPUAsmBackend12", "Func": "createAMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34629, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "case", "Triple", "::", "AMDPAL", ":", "OSABI", "=", "ELF", "::", "ELFOSABI__PAL", ";", "break", ";", "case", "Triple", "::", "Mesa3D", ":", "OSABI", "=", "ELF", "::", "ELFOSABI__MESA3D", ";", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "AMDGPUAsmBackend12", "Func": "ELFAMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34632, "Length": 30, "Cover_Rate": 0.30612244897959184} {"Template_token": ["", "const", "uint32_t", "Encoded_S_NOP_0", "=", "", ";"], "ground_truth": ["for", "(", "uint64_t", "I", "=", "", ";", "I", "!=", "Count", ";", "++", "I", ")", "", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "Encoded_S_NOP_0", ",", "Endian", ")", ";"], "File": "AMDGPUAsmBackend12", "Func": "writeNopData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34633, "Length": 34, "Cover_Rate": 0.5074626865671642} {"Template_token": ["", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";"], "ground_truth": ["uint32_t", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";"], "File": "AMDGPUAsmBackend22", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34635, "Length": 46, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "static_cast", "<", "uint8_t", ">", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "File": "AMDGPUAsmBackend22", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34636, "Length": 71, "Cover_Rate": 0.5819672131147541} {"Template_token": ["", "return", "new", "ELFAsmBackend", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ",", "IsaInfo", "::", "hasCodeObjectV3", "(", "&", "STI", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend26", "Func": "createAMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34637, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "return", "new", "ELFAsmBackend", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ",", "IsaInfo", "::", "hasCodeObjectV3", "(", "&", "STI", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend26", "Func": "createAMDGPUAsmBackend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34638, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "MCInst", "Res", ";", "unsigned", "RelaxedOpcode", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "Res", ".", "setOpcode", "(", "RelaxedOpcode", ")", ";"], "ground_truth": ["Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUAsmBackend26", "Func": "relaxInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34639, "Length": 34, "Cover_Rate": 0.53125} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createELFObjectWriter", "(", "Is64Bit", ",", "OSABI", ",", "HasRelocationAddend", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend27", "Func": "createObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34640, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{"], "ground_truth": ["return", "createELFObjectWriter", "(", "Is64Bit", ",", "OSABI", ",", "HasRelocationAddend", ",", "OS", ")", ";"], "File": "AMDGPUAsmBackend27", "Func": "createObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34641, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "if", "(", "!", "isInt", "<", "", ">", "(", "BrImm", ")", ")", "report_fatal_error", "(", "", ")", ";", "uint16_t", "*", "Dst", "=", "(", "uint16_t", "*", ")", "(", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ")", ";", "*", "Dst", "=", "BrImm", ";", "break", ";", "}", "case", "", ":", "{", "uint32_t", "*", "Dst", "=", "(", "uint32_t", "*", ")", "(", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ")", ";", "*", "Dst", "=", "Value", "+", "", ";", "break", ";", "}", "default", ":", "{", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";"], "ground_truth": ["unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";"], "File": "AMDGPUAsmBackend29", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34642, "Length": 123, "Cover_Rate": 0.5301724137931034} {"Template_token": ["", "int64_t", "SignedValue", "=", "static_cast", "<", "int64_t", ">", "(", "Value", ")", ";", "switch", "(", "Fixup", ".", "getKind", "(", ")", ")", "{", "case", "", ":", "{", "int64_t", "BrImm", "=", "(", "SignedValue", "-", "", ")", "/", "", ";", "if", "(", "Ctx", "&&", "!", "isInt", "<", "", ">", "(", "BrImm", ")", ")", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "BrImm", ";", "}", "case", "FK_Data_1", ":", "case", "FK_Data_2", ":", "case", "FK_Data_4", ":", "case", "FK_Data_8", ":", "case", "FK_PCRel_4", ":", "case", "FK_SecRel_4", ":"], "ground_truth": ["return", "Value", ";"], "File": "AMDGPUAsmBackend2", "Func": "adjustFixupValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34645, "Length": 86, "Cover_Rate": 0.7543859649122807} {"Template_token": ["", "int64_t", "BrImm", "=", "(", "SignedValue", "-", "", ")", "/", "", ";"], "ground_truth": ["if", "(", "Ctx", "&&", "!", "isInt", "<", "", ">", "(", "BrImm", ")", ")", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "AMDGPUAsmBackend2", "Func": "adjustFixupValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34646, "Length": 37, "Cover_Rate": 0.32456140350877194} {"Template_token": ["", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "static_cast", "<", "uint8_t", ">", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "File": "AMDGPUAsmBackend2", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34647, "Length": 100, "Cover_Rate": 0.7751937984496124} {"Template_token": ["", "if", "(", "!", "IsResolved", "&&", "Fixup", ".", "getValue", "(", ")", "->", "evaluateAsValue", "(", "Res", ",", "Layout", ")", "&&", "Res", ".", "isAbsolute", "(", ")", ")", "{", "Value", "=", "Res", ".", "getConstant", "(", ")", ";"], "ground_truth": ["IsResolved", "=", "true", ";"], "File": "AMDGPUAsmBackend2", "Func": "processFixupValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34649, "Length": 37, "Cover_Rate": 0.36633663366336633} {"Template_token": ["", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend30", "Func": "mayNeedRelaxation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34651, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "isInt", "<", "", ">", "(", "BrImm", ")", ")", "report_fatal_error", "(", "", ")", ";", "uint16_t", "*", "Dst", "=", "(", "uint16_t", "*", ")", "(", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ")", ";", "*", "Dst", "=", "BrImm", ";", "break", ";", "}", "default", ":", "{", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";"], "ground_truth": ["unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";"], "File": "AMDGPUAsmBackend32", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34652, "Length": 91, "Cover_Rate": 0.4595959595959596} {"Template_token": ["", "return", "", ";", "case", "FK_SecRel_4", ":", "case", "FK_Data_4", ":", "case", "FK_PCRel_4", ":", "return", "", ";", "case", "FK_SecRel_8", ":", "case", "FK_Data_8", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUAsmBackend32", "Func": "getFixupKindNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34654, "Length": 24, "Cover_Rate": 0.39344262295081966} {"Template_token": ["", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{"], "ground_truth": ["assert", "(", "!", "", ")", ";"], "File": "AMDGPUAsmBackend32", "Func": "relaxInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34656, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "{", "uint16_t", "*", "Dst", "=", "(", "uint16_t", "*", ")", "(", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ")", ";", "*", "Dst", "=", "(", "Value", "-", "", ")", "/", "", ";", "break", ";", "}", "case", "", ":", "{", "uint32_t", "*", "Dst", "=", "(", "uint32_t", "*", ")", "(", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ")", ";"], "ground_truth": ["*", "Dst", "=", "Value", ";"], "File": "AMDGPUAsmBackend35", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34657, "Length": 82, "Cover_Rate": 0.5466666666666666} {"Template_token": ["", "Res", ".", "setOpcode", "(", "RelaxedOpcode", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend42", "Func": "relaxInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34660, "Length": 22, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "static_cast", "<", "uint8_t", ">", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "File": "AMDGPUAsmBackend8", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34661, "Length": 100, "Cover_Rate": 0.6622516556291391} {"Template_token": ["", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "static_cast", "<", "uint8_t", ">", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend8", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34662, "Length": 82, "Cover_Rate": 0.543046357615894} {"Template_token": ["", "void", "AsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "case", "", ":", "{", "uint16_t", "*", "Dst", "=", "(", "uint16_t", "*", ")", "(", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ")", ";", "*", "Dst", "=", "(", "Value", "-", "", ")", "/", "", ";", "break", ";", "}"], "ground_truth": ["case", "", ":", "{"], "File": "AMDGPUAsmBackend", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34663, "Length": 77, "Cover_Rate": 0.32083333333333336} {"Template_token": ["", "uint16_t", "*", "Dst", "=", "(", "uint16_t", "*", ")", "(", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ")", ";", "*", "Dst", "=", "(", "Value", "-", "", ")", "/", "", ";", "break", ";", "}", "case", "", ":", "{", "uint32_t", "*", "Dst", "=", "(", "uint32_t", "*", ")", "(", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ")", ";", "*", "Dst", "=", "Value", ";", "break", ";", "}", "case", "", ":", "{", "uint32_t", "*", "Dst", "=", "(", "uint32_t", "*", ")", "(", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ")", ";", "*", "Dst", "=", "Value", "+", "", ";", "break", ";", "}", "default", ":", "{", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";"], "ground_truth": ["assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";"], "File": "AMDGPUAsmBackend", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34664, "Length": 154, "Cover_Rate": 0.6416666666666667} {"Template_token": ["", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "AMDGPUAsmBackend", "Func": "getFixupKindInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34665, "Length": 34, "Cover_Rate": 0.41975308641975306} {"Template_token": ["", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ";"], "ground_truth": ["if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "AMDGPUAsmBackend", "Func": "getFixupKindInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34666, "Length": 26, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", "(", "getReg", "(", ")", ",", "*", "Reg", ".", "STI", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "addRegOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34669, "Length": 23, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "void", "addRegOrImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["if", "(", "isReg", "(", ")", ")", "addRegOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "addRegOrImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34672, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "void", "addRegWithInputModsOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Reg", ".", "Modifiers", "==", "-", "", "?", "", ":", "Reg", ".", "Modifiers", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "addRegWithInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34674, "Length": 35, "Cover_Rate": 0.813953488372093} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "addImmOperands", "(", "Inst", ",", "N", ")", ";", "else", "{"], "ground_truth": ["assert", "(", "isExpr", "(", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "addSoppBrTargetOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34675, "Length": 22, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "Operand", "(", "enum", "KindTy", "K", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "K", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "AMDGPUOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34676, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "(", "enum", "KindTy", "K", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "K", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "AMDGPUOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34677, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";"], "ground_truth": ["if", "(", "(", "getForcedEncodingSize", "(", ")", "==", "", "&&", "(", "TSFlags", "&", "", ")", ")", "||", "(", "getForcedEncodingSize", "(", ")", "==", "", "&&", "!", "(", "TSFlags", "&", "", ")", ")", ")", "return", "Match_InvalidOperand", ";"], "File": "AMDGPUAsmParser (2)", "Func": "checkTargetMatchPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34678, "Length": 50, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "}", "if", "(", "Div", "==", "", ")", "{", "Div", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "ConvertOmodDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34680, "Length": 16, "Cover_Rate": 0.37209302325581395} {"Template_token": ["", "if", "(", "Div", "==", "", ")", "{", "Div", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "ConvertOmodDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34681, "Length": 15, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "if", "(", "Mul", "!=", "", "&&", "Mul", "!=", "", "&&", "Mul", "!=", "", ")", "return", "false", ";"], "ground_truth": ["Mul", ">>=", "", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ConvertOmodMul", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34682, "Length": 21, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "static", "bool", "ConvertOmodMul", "(", "int64_t", "&", "Mul", ")", "{"], "ground_truth": ["if", "(", "Mul", "!=", "", "&&", "Mul", "!=", "", "&&", "Mul", "!=", "", ")", "return", "false", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ConvertOmodMul", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34683, "Length": 26, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateExpr", "(", "const", "class", "MCExpr", "*", "Expr", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "Operand", ">", "(", "Expression", ")", ";", "Op", "->", "Expr", "=", "Expr", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "AMDGPUAsmParser (2)", "Func": "CreateExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34684, "Length": 50, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "Op", "->", "Expr", "=", "Expr", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "AMDGPUAsmParser (2)", "Func": "CreateExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34685, "Length": 21, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";", "Op", "->", "Imm", ".", "Type", "=", "Type", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "Loc", ";"], "File": "AMDGPUAsmParser (2)", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34686, "Length": 30, "Cover_Rate": 0.375} {"Template_token": ["", "Op", "->", "Reg", ".", "STI", "=", "STI", ";", "Op", "->", "Reg", ".", "Modifiers", "=", "-", "", ";", "Op", "->", "Reg", ".", "IsForcedVOP3", "=", "ForceVOP3", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "AMDGPUAsmParser (2)", "Func": "CreateReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34687, "Length": 37, "Cover_Rate": 0.3627450980392157} {"Template_token": ["", "auto", "Res", "=", "llvm", "::", "make_unique", "<", "Operand", ">", "(", "Token", ")", ";", "Res", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Res", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";"], "ground_truth": ["Res", "->", "StartLoc", "=", "Loc", ";"], "File": "AMDGPUAsmParser (2)", "Func": "CreateToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34688, "Length": 43, "Cover_Rate": 0.581081081081081} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateToken", "(", "StringRef", "Str", ",", "SMLoc", "Loc", ",", "bool", "HasExplicitEncodingSize", "=", "true", ")", "{"], "ground_truth": ["auto", "Res", "=", "llvm", "::", "make_unique", "<", "Operand", ">", "(", "Token", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "CreateToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34689, "Length": 34, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ")", "{", "GDSOnly", "=", "true", ";", "continue", ";", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "unsigned", "OffsetIdx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTyOffset", "]", ";", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "OffsetIdx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "if", "(", "!", "GDSOnly", ")", "{", "unsigned", "GDdx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTyGDS", "]", ";"], "ground_truth": ["(", "(", "Operand", "&", ")", "*", "Operands", "[", "GDdx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "cvtDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34690, "Length": 121, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "void", "AsmParser", "::", "cvtDSOffset01", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "std", "::", "map", "<", "enum", "Operand", "::", "ImmTy", ",", "unsigned", ">", "OptionalIdx", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "unsigned", "Offset0Idx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTyDSOffset0", "]", ";", "unsigned", "Offset1Idx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTyDSOffset1", "]", ";", "unsigned", "GDdx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTyGDS", "]", ";", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "Offset0Idx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "Offset1Idx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "GDdx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "cvtDSOffset01", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34691, "Length": 199, "Cover_Rate": 0.9851485148514851} {"Template_token": ["", "if", "(", "OptionalIdx", ".", "count", "(", "Operand", "::", "ImmTyGLC", ")", ")", "{", "unsigned", "GLCIdx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTyGLC", "]", ";", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "GLCIdx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "unsigned", "SLCIdx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTySLC", "]", ";", "unsigned", "TFEIdx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTyTFE", "]", ";"], "ground_truth": ["(", "(", "Operand", "&", ")", "*", "Operands", "[", "SLCIdx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "cvtFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34692, "Length": 81, "Cover_Rate": 0.38571428571428573} {"Template_token": ["", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyNone", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", ")", "{", "continue", ";", "}", "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "assert", "(", "OptionalIdx", ".", "size", "(", ")", "==", "", ")", ";", "unsigned", "OffsetIdx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTyOffset", "]", ";", "unsigned", "GLCIdx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTyGLC", "]", ";", "unsigned", "SLCIdx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTySLC", "]", ";", "unsigned", "TFEIdx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTyTFE", "]", ";", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "OffsetIdx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["(", "(", "Operand", "&", ")", "*", "Operands", "[", "GLCIdx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "cvtMubuf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34693, "Length": 165, "Cover_Rate": 0.5892857142857143} {"Template_token": ["", "bool", "defaultTokenHasSuffix", "(", ")", "const", "{", "StringRef", "Token", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";", "return", "Token", ".", "endswith", "(", "", ")", "||", "Token", ".", "endswith", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "defaultTokenHasSuffix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34694, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "return", "EndLoc", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getEndLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34696, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "unsigned", "getForcedEncodingSize", "(", ")", "const", "{"], "ground_truth": ["return", "ForcedEncodingSize", ";"], "File": "AMDGPUAsmParser (2)", "Func": "getForcedEncodingSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34698, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "Imm", ".", "Val", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34700, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "assert", "(", "isImm", "(", ")", ")", ";", "return", "Imm", ".", "Type", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34701, "Length": 13, "Cover_Rate": 0.65} {"Template_token": ["", "assert", "(", "isImm", "(", ")", ")", ";", "return", "Imm", ".", "Type", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34702, "Length": 13, "Cover_Rate": 0.65} {"Template_token": ["", "return", "Reg", ".", "RegNo", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34703, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "return", "Reg", ".", "RegNo", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34704, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "AMDGPUAsmParser (2)", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34705, "Length": 41, "Cover_Rate": 0.3153846153846154} {"Template_token": ["", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34706, "Length": 92, "Cover_Rate": 0.7540983606557377} {"Template_token": ["", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34707, "Length": 92, "Cover_Rate": 0.7540983606557377} {"Template_token": ["", "return", "StartLoc", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getStartLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34708, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "MCTargetStreamer", "&", "TS", "=", "*", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", ";", "return", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34709, "Length": 28, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "MCTargetStreamer", "&", "TS", "=", "*", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", ";"], "ground_truth": ["return", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "getTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34710, "Length": 27, "Cover_Rate": 0.7941176470588235} {"Template_token": ["", "return", "StringRef", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34711, "Length": 13, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "return", "StringRef", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34712, "Length": 13, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "return", "Reg", ".", "Modifiers", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "hasModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34714, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "bool", "hasSGPR102_SGPR103", "(", ")", "const", "{", "return", "!", "isVI", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "hasSGPR102_SGPR103", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34715, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasSGPR102_SGPR103", "(", ")", "const", "{"], "ground_truth": ["return", "!", "isVI", "(", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "hasSGPR102_SGPR103", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34716, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isCI", "(", ")", "const", "{"], "ground_truth": ["return", "", "(", "getSTI", "(", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isCI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34717, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "bool", "Operand", "::", "isDSOffset", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isDSOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34719, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "isImm", "(", ")", ")", ";"], "ground_truth": ["return", "Imm", ".", "Type", "==", "ImmTyDSOffset0", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isDSOffset0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34721, "Length": 14, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isDSOffset0", "(", ")", "const", "{", "assert", "(", "isImm", "(", ")", ")", ";"], "ground_truth": ["return", "Imm", ".", "Type", "==", "ImmTyDSOffset0", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isDSOffset0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34722, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "isImm", "(", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isDSOffset01", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34723, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "isImm", "(", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isDSOffset01", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34724, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isDSOffset1", "(", ")", "const", "{", "assert", "(", "isImm", "(", ")", ")", ";", "return", "Imm", ".", "Type", "==", "ImmTyDSOffset1", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isDSOffset1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34726, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Kind", "==", "Expression", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34727, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isForcedVOP3", "(", ")", "const", "{", "return", "ForcedEncodingSize", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isForcedVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34729, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ForcedEncodingSize", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isForcedVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34730, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Kind", "==", "Immediate", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34731, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "return", "isImm", "(", ")", "&&", "(", "(", "Imm", ".", "Val", "<=", "", "&&", "Imm", ".", "Val", ">=", "-", "", ")", "||", "(", "F", "==", "", "||", "F", "==", "", "||", "F", "==", "-", "", "||", "F", "==", "", "||", "F", "==", "-", "", "||", "F", "==", "", "||", "F", "==", "-", "", "||", "F", "==", "", "||", "F", "==", "-", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isInlineImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34733, "Length": 65, "Cover_Rate": 0.8024691358024691} {"Template_token": ["", "bool", "isMem", "(", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34735, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34736, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "Operand", "::", "isMubufOffset", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isMubufOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34737, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "bool", "Operand", "::", "isMubufOffset", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isMubufOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34738, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isReg", "(", ")", "const", "override", "{"], "ground_truth": ["return", "Kind", "==", "Register", "&&", "Reg", ".", "Modifiers", "==", "-", "", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34739, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "Reg", ".", "TRI", "->", "getRegClass", "(", "RCID", ")", ".", "contains", "(", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34741, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "return", "Kind", "==", "Register", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34743, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "isReg", "(", ")", "||", "isImm", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34745, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "isRegOrImm", "(", ")", "const", "{"], "ground_truth": ["return", "isReg", "(", ")", "||", "isImm", "(", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34746, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isSCSrc32", "(", ")", "const", "{", "return", "isInlineImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isSCSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34749, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "bool", "isSCSrc32", "(", ")", "const", "{", "return", "isInlineImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isSCSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34750, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "bool", "isSCSrc64", "(", ")", "const", "{"], "ground_truth": ["return", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", "||", "isInlineImm", "(", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isSCSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34751, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "return", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", "||", "isInlineImm", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isSCSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34752, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "bool", "is", "(", ")", "const", "{", "return", "", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34753, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "bool", "is", "(", ")", "const", "{", "return", "", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34754, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "return", "isImm", "(", ")", "&&", "!", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isSMRDLiteralOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34755, "Length": 27, "Cover_Rate": 0.7714285714285715} {"Template_token": ["", "bool", "Operand", "::", "isSMRDLiteralOffset", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "!", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isSMRDLiteralOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34756, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Operand", "::", "isSMRDOffset", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34757, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "bool", "Operand", "::", "isSMRDOffset", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34758, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "bool", "isSoppBrTarget", "(", ")", "const", "{"], "ground_truth": ["return", "isExpr", "(", ")", "||", "isImm", "(", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isSoppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34759, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isSoppBrTarget", "(", ")", "const", "{", "return", "isExpr", "(", ")", "||", "isImm", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isSoppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34760, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isSSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34761, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "return", "isImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isSSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34762, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "bool", "isSSrc64", "(", ")", "const", "{", "return", "isImm", "(", ")", "||", "isInlineImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isSSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34763, "Length": 27, "Cover_Rate": 0.9310344827586207} {"Template_token": ["", "bool", "isSSrc64", "(", ")", "const", "{", "return", "isImm", "(", ")", "||", "isInlineImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isSSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34764, "Length": 27, "Cover_Rate": 0.9310344827586207} {"Template_token": ["", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34767, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isToken", "(", ")", "const", "override", "{"], "ground_truth": ["return", "Kind", "==", "Token", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34768, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isVCSrc64", "(", ")", "const", "{"], "ground_truth": ["return", "isInlineImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isVCSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34771, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "bool", "isVCSrc64", "(", ")", "const", "{", "return", "isInlineImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isVCSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34772, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "return", "", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isVI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34773, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "bool", "isVI", "(", ")", "const", "{"], "ground_truth": ["return", "", "(", "getSTI", "(", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isVI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34774, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "if", "(", "DstOp", ".", "isReg", "(", ")", "&&", "DstOp", ".", "isRegClass", "(", "", ")", ")", "return", "true", ";", "if", "(", "Operands", ".", "size", "(", ")", ">=", "", ")", "return", "true", ";", "if", "(", "Operands", ".", "size", "(", ")", ">", "", ")", "{", "Operand", "&", "Src1Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ";", "if", "(", "Src1Op", ".", "getReg", "(", ")", "&&", "(", "Src1Op", ".", "isRegClass", "(", "", ")", "||", "Src1Op", ".", "isRegClass", "(", "", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34775, "Length": 90, "Cover_Rate": 0.6870229007633588} {"Template_token": ["", "bool", "isVSrc32", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isVSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34776, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "bool", "isVSrc32", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isVSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34777, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "bool", "isVSrc64", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isVSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34778, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "bool", "isVSrc64", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isVSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34779, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "void", "LLVMInitializeAsmParser", "(", ")", "{", "RegisterMCAsmParser", "<", "AsmParser", ">", "A", "(", "TheTarget", ")", ";", "RegisterMCAsmParser", "<", "AsmParser", ">", "B", "(", "TheGCNTarget", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "LLVMInitializeAMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34781, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "switch", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "if", "(", "isForcedVOP3", "(", ")", ")", "{", "Operand", "&", "LastOp", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "Operands", ".", "size", "(", ")", "-", "", "]", ")", ";"], "ground_truth": ["if", "(", "LastOp", ".", "isRegKind", "(", ")", "||", "(", "LastOp", ".", "isImm", "(", ")", "&&", "LastOp", ".", "getImmTy", "(", ")", "!=", "Operand", "::", "ImmTyNone", ")", ")", "{"], "File": "AMDGPUAsmParser (2)", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34782, "Length": 148, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "if", "(", "(", "ParsedOp", ".", "isImm", "(", ")", "&&", "ParsedOp", ".", "getImmTy", "(", ")", "==", "OOp", ".", "Type", ")", "||", "(", "ParsedOp", ".", "isToken", "(", ")", "&&", "ParsedOp", ".", "getToken", "(", ")", "==", "OOp", ".", "Name", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser (2)", "Func": "operandsHasOptionalOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34783, "Length": 45, "Cover_Rate": 0.45918367346938777} {"Template_token": ["", "static", "bool", "operandsHasOptionalOp", "(", "const", "OperandVector", "&", "Operands", ",", "const", "OptionalOperand", "&", "OOp", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Operands", ".", "size", "(", ")", ";", "i", "++", ")", "{", "const", "Operand", "&", "ParsedOp", "=", "(", "(", "const", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";"], "ground_truth": ["if", "(", "(", "ParsedOp", ".", "isImm", "(", ")", "&&", "ParsedOp", ".", "getImmTy", "(", ")", "==", "OOp", ".", "Type", ")", "||", "(", "ParsedOp", ".", "isToken", "(", ")", "&&", "ParsedOp", ".", "getToken", "(", ")", "==", "OOp", ".", "Name", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser (2)", "Func": "operandsHasOptionalOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34784, "Length": 93, "Cover_Rate": 0.9489795918367347} {"Template_token": ["", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "(", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyOMod", "||", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyClamp", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "operandsHaveModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34785, "Length": 38, "Cover_Rate": 0.3619047619047619} {"Template_token": ["", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_ZE_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_X_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Y_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Z_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_ORDERED_APPEND_GDS_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_ZE_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_IS_PTR64_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_IS_DEBUG_SUPPORTED_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "workitem_private_segment_byte_size", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "workgroup_group_segment_byte_size", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "gds_segment_byte_size", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "kernarg_segment_byte_size", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "workgroup_fbarrier_count", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "wavefront_sgpr_count", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "workitem_vgpr_count", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "reserved_vgpr_first", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "reserved_vgpr_count", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "reserved_sgpr_first", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "reserved_sgpr_count", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "debug_wavefront_private_segment_offset_sgpr", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "debug_private_segment_buffer_sgpr", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "kernarg_segment_alignment", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "group_segment_alignment", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "private_segment_alignment", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "wavefront_size", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "call_convention", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "runtime_loader_kernel_symbol", "=", "Value", ";", "else", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseAMDKernelCodeTValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34786, "Length": 444, "Cover_Rate": 0.4184731385485391} {"Template_token": ["", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "compute_pgm_resource_registers", "|=", "(", "S_00B84C_SCRATCH_EN", "(", "Value", ")", "<<", "", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "compute_pgm_resource_registers", "|=", "(", "S_00B84C_USER_SGPR", "(", "Value", ")", "<<", "", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "compute_pgm_resource_registers", "|=", "(", "S_00B84C_TGID_X_EN", "(", "Value", ")", "<<", "", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "compute_pgm_resource_registers", "|=", "(", "S_00B84C_TGID_Y_EN", "(", "Value", ")", "<<", "", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "compute_pgm_resource_registers", "|=", "(", "S_00B84C_TGID_Z_EN", "(", "Value", ")", "<<", "", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "compute_pgm_resource_registers", "|=", "(", "S_00B84C_TG_ZE_EN", "(", "Value", ")", "<<", "", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "compute_pgm_resource_registers", "|=", "(", "S_00B84C_TIDIG_COMP_CNT", "(", "Value", ")", "<<", "", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "compute_pgm_resource_registers", "|=", "(", "S_00B84C_EXCP_EN_MSB", "(", "Value", ")", "<<", "", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "compute_pgm_resource_registers", "|=", "(", "S_00B84C_LDS_ZE", "(", "Value", ")", "<<", "", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "compute_pgm_resource_registers", "|=", "(", "S_00B84C_EXCP_EN", "(", "Value", ")", "<<", "", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "compute_pgm_resource_registers", "=", "Value", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID_SHIFT", ")", ";", "else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT_SHIFT", ")", ";"], "ground_truth": ["else", "if", "(", "ID", "==", "", ")", "Header", ".", "code_properties", "|=", "(", "Value", "<<", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_ZE_SHIFT", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseAMDKernelCodeTValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34787, "Length": 332, "Cover_Rate": 0.31291234684260133} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Amp", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "int", "CntShift", ";", "int", "CntMask", ";", "if", "(", "CntName", "==", "", ")", "{", "CntMask", "=", "", ";", "CntShift", "=", "", ";", "}", "else", "if", "(", "CntName", "==", "", ")", "{", "CntMask", "=", "", ";"], "ground_truth": ["CntShift", "=", "", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34788, "Length": 74, "Cover_Rate": 0.3378995433789954} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Amp", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "int", "CntShift", ";", "int", "CntMask", ";", "if", "(", "CntName", "==", "", ")", "{", "CntMask", "=", "", ";", "CntShift", "=", "", ";", "}", "else", "if", "(", "CntName", "==", "", ")", "{", "CntMask", "=", "", ";"], "ground_truth": ["CntShift", "=", "", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34789, "Length": 74, "Cover_Rate": 0.3378995433789954} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaModuleGlobal", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaProgramGlobal", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSADataGlobalAgent", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSADataGlobalProgram", "(", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34790, "Length": 55, "Cover_Rate": 0.40441176470588236} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaModuleGlobal", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaProgramGlobal", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSADataGlobalAgent", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSADataGlobalProgram", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSARodataReadonlyAgent", "(", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34791, "Length": 66, "Cover_Rate": 0.4852941176470588} {"Template_token": ["", "StringRef", "KernelName", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "EmitSymbolType", "(", "KernelName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirectiveAMDGPUHsaKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34792, "Length": 26, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirectiveHsaKernel", "(", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["StringRef", "KernelName", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirectiveAMDGPUHsaKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34793, "Length": 39, "Cover_Rate": 0.65} {"Template_token": ["", "StringRef", "GlobalName", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "EmitHsaModuleScopeGlobal", "(", "GlobalName", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirectiveAMDGPUHsaModuleGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34794, "Length": 22, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirectiveHsaProgramGlobal", "(", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "", ")", ";", "StringRef", "GlobalName", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitHsaProgramScopeGlobal", "(", "GlobalName", ")", ";", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirectiveAMDGPUHsaProgramGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34795, "Length": 56, "Cover_Rate": 1.0} {"Template_token": ["", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "", ")", ";", "StringRef", "ID", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "ID", "==", "", ")", "break", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirectiveAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34796, "Length": 63, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirectiveHSACodeObjectISA", "(", ")", "{", "uint32_t", "Major", ";", "uint32_t", "Minor", ";", "uint32_t", "Stepping", ";", "StringRef", "VendorName", ";", "StringRef", "ArchName", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "", "Isa", "=", "", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectISA", "(", "Isa", ".", "Major", ",", "Isa", ".", "Minor", ",", "Isa", ".", "Stepping", ",", "", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "ParseDirectiveMajorMinor", "(", "Major", ",", "Minor", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "TokError", "(", "", ")", ";", "Stepping", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";", "VendorName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["ArchName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34797, "Length": 265, "Cover_Rate": 0.9013605442176871} {"Template_token": ["", "", "Isa", "=", "", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectISA", "(", "Isa", ".", "Major", ",", "Isa", ".", "Minor", ",", "Isa", ".", "Stepping", ",", "", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "ParseDirectiveMajorMinor", "(", "Major", ",", "Minor", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "TokError", "(", "", ")", ";", "Stepping", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["VendorName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34798, "Length": 169, "Cover_Rate": 0.5748299319727891} {"Template_token": ["", "uint32_t", "Major", ";", "uint32_t", "Minor", ";", "if", "(", "ParseDirectiveMajorMinor", "(", "Major", ",", "Minor", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectVersion", "(", "Major", ",", "Minor", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34799, "Length": 32, "Cover_Rate": 0.8} {"Template_token": ["", "uint32_t", "Minor", ";", "if", "(", "ParseDirectiveMajorMinor", "(", "Major", ",", "Minor", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectVersion", "(", "Major", ",", "Minor", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34800, "Length": 29, "Cover_Rate": 0.725} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirectiveMajorMinor", "(", "uint32_t", "&", "Major", ",", "uint32_t", "&", "Minor", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "TokError", "(", "", ")", ";", "Major", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["Lex", "(", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirectiveMajorMinor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34801, "Length": 74, "Cover_Rate": 0.6434782608695652} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "TokError", "(", "", ")", ";", "Minor", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseDirectiveMajorMinor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34802, "Length": 63, "Cover_Rate": 0.5478260869565217} {"Template_token": ["", "return", "parseIntWithPrefix", "(", "", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34803, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseDMask", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseIntWithPrefix", "(", "", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34804, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "return", "parseOptionalOps", "(", "DSOptionalOpsOff01", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseDSOff01OptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34806, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "", ",", "S", ",", "Operand", "::", "ImmTyOffset", ")", ")", ";", "Res", "=", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseDSOffsetOptional", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34807, "Length": 23, "Cover_Rate": 0.30666666666666664} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "AsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseIntWithPrefix", "(", "", ",", "Operands", ",", "Operand", "::", "ImmTyOffset", ")", ";", "if", "(", "Res", "==", "MatchOperand_NoMatch", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "", ",", "S", ",", "Operand", "::", "ImmTyOffset", ")", ")", ";"], "ground_truth": ["Res", "=", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseDSOffsetOptional", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34808, "Length": 58, "Cover_Rate": 0.7733333333333333} {"Template_token": ["", "return", "parseOptionalOps", "(", "DSOptionalOps", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseDSOptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34810, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "parseOptionalOps", "(", "FlatAtomicOptionalOps", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseFlatAtomicOptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34812, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseFlatOptionalOps", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseOptionalOps", "(", "FlatOptionalOps", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseFlatOptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34813, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseFlatOptionalOps", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseOptionalOps", "(", "FlatOptionalOps", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseFlatOptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34814, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "return", "parseNamedBit", "(", "", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34815, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "parseNamedBit", "(", "", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34816, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "setForcedEncodingSize", "(", "", ")", ";", "else", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "setForcedEncodingSize", "(", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ")", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "AsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "Res", ")", "{", "case", "MatchOperand_Success", ":", "break", ";", "case", "MatchOperand_ParseFail", ":", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "case", "MatchOperand_NoMatch", ":", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "}"], "ground_truth": ["AsmParser", "::", "OperandMatchResultTy", "Res", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34817, "Length": 140, "Cover_Rate": 0.6796116504854369} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseIntWithPrefix", "(", "const", "char", "*", "Prefix", ",", "OperandVector", "&", "Operands", ",", "enum", "Operand", "::", "ImmTy", "ImmTy", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "Offset", "=", "", ";", "AsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseIntWithPrefix", "(", "Prefix", ",", "Offset", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "Offset", ",", "S", ",", "ImmTy", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseIntWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34818, "Length": 78, "Cover_Rate": 0.9512195121951219} {"Template_token": ["", "int64_t", "Offset", "=", "", ";", "AsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseIntWithPrefix", "(", "Prefix", ",", "Offset", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "Offset", ",", "S", ",", "ImmTy", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseIntWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34819, "Length": 46, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "return", "parseOptionalOps", "(", "MubufOptionalOps", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseMubufOptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34821, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "{", "StringRef", "Tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Tok", "==", "Name", ")", "{", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "startswith", "(", "", ")", "&&", "Tok", ".", "endswith", "(", "Name", ")", ")", "{", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "return", "MatchOperand_NoMatch", ";", "}", "break", ";", "}", "default", ":", "return", "MatchOperand_NoMatch", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34822, "Length": 107, "Cover_Rate": 0.6369047619047619} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseOffset", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseIntWithPrefix", "(", "", ",", "Operands", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34823, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "parseIntWithPrefix", "(", "", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34824, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "case", "AsmToken", "::", "Integer", ":", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "!", "isInt", "<", "", ">", "(", "IntVal", ")", "&&", "!", "isUInt", "<", "", ">", "(", "IntVal", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Negate", ")", "IntVal", "*=", "-", "", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IntVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Real", ":", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "APFloat", "F", "(", "(", "float", ")", "BitsToDouble", "(", "IntVal", ")", ")", ";", "if", "(", "Negate", ")", "F", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Identifier", ":", "{", "SMLoc", "S", ",", "E", ";", "unsigned", "RegNo", ";", "if", "(", "!", "ParseRegister", "(", "RegNo", ",", "S", ",", "E", ")", ")", "{", "bool", "HasModifiers", "=", "operandsHaveModifiers", "(", "Operands", ")", ";", "unsigned", "Modifiers", "=", "", ";", "if", "(", "Negate", ")", "Modifiers", "|=", "", ";", "if", "(", "Abs", ")", "{"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Pipe", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34825, "Length": 249, "Cover_Rate": 0.4543795620437956} {"Template_token": ["", "Res", "=", "parseNamedBit", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ")", ";", "if", "(", "Res", "==", "MatchOperand_NoMatch", ")", "continue", ";", "return", "Res", ";", "}", "Res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Value", ",", "Op", ".", "Default", ")", ";", "if", "(", "Res", "==", "MatchOperand_NoMatch", ")", "continue", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "Op", ".", "ConvertResult", "&&", "!", "Op", ".", "ConvertResult", "(", "Value", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "Value", ",", "S", ",", "Op", ".", "Type", ")", ")", ";", "return", "MatchOperand_Success", ";", "}"], "ground_truth": ["return", "MatchOperand_NoMatch", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseOptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34826, "Length": 103, "Cover_Rate": 0.5953757225433526} {"Template_token": ["", "return", "parseNamedBit", "(", "", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34827, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "parseNamedBit", "(", "", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34828, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "SwitchSection", "(", "", "(", "getContext", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "ParseSectionDirectiveHSADataGlobalAgent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34829, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "bool", "AsmParser", "::", "ParseSectionDirectiveHSADataGlobalAgent", "(", ")", "{"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "SwitchSection", "(", "", "(", "getContext", "(", ")", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseSectionDirectiveHSADataGlobalAgent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34830, "Length": 25, "Cover_Rate": 0.8064516129032258} {"Template_token": ["", "bool", "AsmParser", "::", "ParseSectionDirectiveHSADataGlobalProgram", "(", ")", "{", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "SwitchSection", "(", "", "(", "getContext", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "ParseSectionDirectiveHSADataGlobalProgram", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34831, "Length": 29, "Cover_Rate": 0.9354838709677419} {"Template_token": ["", "bool", "AsmParser", "::", "ParseSectionDirectiveHSARodataReadonlyAgent", "(", ")", "{", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "SwitchSection", "(", "", "(", "getContext", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "ParseSectionDirectiveHSARodataReadonlyAgent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34833, "Length": 29, "Cover_Rate": 0.9354838709677419} {"Template_token": ["", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "SwitchSection", "(", "", "(", "getContext", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "ParseSectionDirectiveHSAText", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34834, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "SwitchSection", "(", "", "(", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser (2)", "Func": "ParseSectionDirectiveHSAText", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34835, "Length": 21, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "return", "parseNamedBit", "(", "", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34836, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "case", "AsmToken", "::", "Identifier", ":", "Operands", ".", "push_back", "(", "Operand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ")", ",", "getContext", "(", ")", ")", ",", "S", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseSOppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34838, "Length": 52, "Cover_Rate": 0.38235294117647056} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "CntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "break", ";", "case", "AsmToken", "::", "Identifier", ":", "do", "{", "if", "(", "parseCnt", "(", "CntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", ";", "break", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "CntVal", ",", "S", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseSWaitCntOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34839, "Length": 65, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseTFE", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseNamedBit", "(", "", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseTFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34841, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseUNorm", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseNamedBit", "(", "", ",", "Operands", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34842, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseUNorm", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseNamedBit", "(", "", ",", "Operands", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34843, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "Op", ".", "setModifiers", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseVOP3OptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34844, "Length": 55, "Cover_Rate": 0.39855072463768115} {"Template_token": ["", "bool", "IsVOP3", "=", "isVOP3", "(", "Operands", ")", ";", "if", "(", "HasModifiers", "||", "IsVOP3", "||", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", "||", "getForcedEncodingSize", "(", ")", "==", "", ")", "{", "AsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseOptionalOps", "(", "VOP3OptionalOps", ",", "Operands", ")", ";", "if", "(", "!", "HasModifiers", "&&", "Res", "==", "MatchOperand_Success", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "Op", ".", "setModifiers", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseVOP3OptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34845, "Length": 110, "Cover_Rate": 0.7971014492753623} {"Template_token": ["", "case", "Token", ":", "OS", "<<", "'\\''", "<<", "getToken", "(", ")", "<<", "'\\''", ";", "break", ";", "case", "Expression", ":", "OS", "<<", "", "<<", "*", "Expr", "<<", "'>'", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34846, "Length": 30, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "case", "Token", ":", "OS", "<<", "'\\''", "<<", "getToken", "(", ")", "<<", "'\\''", ";", "break", ";", "case", "Expression", ":", "OS", "<<", "", "<<", "*", "Expr", "<<", "'>'", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34847, "Length": 31, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "void", "setForcedEncodingSize", "(", "unsigned", "Size", ")", "{"], "ground_truth": ["ForcedEncodingSize", "=", "Size", ";"], "File": "AMDGPUAsmParser (2)", "Func": "setForcedEncodingSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34848, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "ForcedEncodingSize", "=", "Size", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "setForcedEncodingSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34849, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "assert", "(", "isReg", "(", ")", ")", ";"], "ground_truth": ["Reg", ".", "Modifiers", "=", "Mods", ";"], "File": "AMDGPUAsmParser (2)", "Func": "setModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34850, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "void", "setModifiers", "(", "unsigned", "Mods", ")", "{", "assert", "(", "isReg", "(", ")", ")", ";"], "ground_truth": ["Reg", ".", "Modifiers", "=", "Mods", ";"], "File": "AMDGPUAsmParser (2)", "Func": "setModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34851, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "}", "for", "(", "MCRegAliasIterator", "R", "(", "", ",", "&", "MRI", ",", "true", ")", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{", "if", "(", "*", "R", "==", "RegNo", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser (2)", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34852, "Length": 56, "Cover_Rate": 0.5544554455445545} {"Template_token": ["", "default", ":", "return", "true", ";", "}", "}", "for", "(", "MCRegAliasIterator", "R", "(", "", ",", "&", "MRI", ",", "true", ")", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{", "if", "(", "*", "R", "==", "RegNo", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser (2)", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34853, "Length": 44, "Cover_Rate": 0.43564356435643564} {"Template_token": ["", "}", "Val", "=", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "}", "else", "{", "Val", "=", "Negate", "?", "-", "Val", ":", "Val", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "}", "else", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getImm", "(", ")", ")", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "addImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34854, "Length": 55, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "return", "false", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":", "case", "IS_TTMP", ":", "if", "(", "Reg1", "!=", "Reg", "+", "RegWidth", ")", "{", "return", "false", ";", "}", "RegWidth", "++", ";", "return", "true", ";", "default", ":", "assert", "(", "false", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34855, "Length": 157, "Cover_Rate": 0.7168949771689498} {"Template_token": ["", "if", "(", "i", "!=", "OptionalIdx", ".", "end", "(", ")", ")", "{", "unsigned", "Idx", "=", "i", "->", "second", ";", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "Idx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Default", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "addOptionalImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34856, "Length": 54, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "Idx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Default", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "addOptionalImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34857, "Length": 36, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "if", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ".", "none", "(", ")", ")", "{", "copySTI", "(", ")", ".", "ToggleFeature", "(", "", ")", ";", "}", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", ";", "{", "", "Isa", "=", "", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";"], "ground_truth": ["Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Stepping", ",", "Ctx", ")", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34858, "Length": 148, "Cover_Rate": 0.6883720930232559} {"Template_token": ["", "}", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", ";", "{", "", "Isa", "=", "", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";"], "ground_truth": ["Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Stepping", ",", "Ctx", ")", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34859, "Length": 124, "Cover_Rate": 0.5767441860465117} {"Template_token": ["", "if", "(", "(", "getForcedEncodingSize", "(", ")", "==", "", "&&", "(", "TSFlags", "&", "", ")", ")", "||", "(", "getForcedEncodingSize", "(", ")", "==", "", "&&", "!", "(", "TSFlags", "&", "", ")", ")", "||", "(", "isForcedDPP", "(", ")", "&&", "!", "(", "TSFlags", "&", "", ")", ")", "||", "(", "isForcedSDWA", "(", ")", "&&", "!", "(", "TSFlags", "&", "", ")", ")", ")", "return", "Match_InvalidOperand", ";", "if", "(", "(", "TSFlags", "&", "", ")", "&&", "(", "TSFlags", "&", "", ")", "&&", "getForcedEncodingSize", "(", ")", "!=", "", ")", "return", "Match_PreferE32", ";", "return", "Match_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "checkTargetMatchPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34861, "Length": 87, "Cover_Rate": 0.696} {"Template_token": ["", "}", "else", "if", "(", "BoundCtrl", "==", "-", "", ")", "{"], "ground_truth": ["BoundCtrl", "=", "", ";"], "File": "AMDGPUAsmParser10", "Func": "ConvertBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34862, "Length": 14, "Cover_Rate": 0.3111111111111111} {"Template_token": ["", "if", "(", "BoundCtrl", "==", "", ")", "{", "BoundCtrl", "=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser10", "Func": "ConvertBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34863, "Length": 14, "Cover_Rate": 0.3111111111111111} {"Template_token": ["", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "Operand", ">", "(", "Expression", ")", ";", "Op", "->", "Expr", "=", "Expr", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "AMDGPUAsmParser10", "Func": "CreateExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34864, "Length": 25, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";", "Op", "->", "Imm", ".", "Type", "=", "Type", ";"], "ground_truth": ["Op", "->", "Imm", ".", "Mods", "=", "{", "false", ",", "false", ",", "false", "}", ";"], "File": "AMDGPUAsmParser10", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34865, "Length": 30, "Cover_Rate": 0.32967032967032966} {"Template_token": ["", "Op", "->", "Imm", ".", "Type", "=", "Type", ";", "Op", "->", "Imm", ".", "Mods", "=", "{", "false", ",", "false", ",", "false", "}", ";", "Op", "->", "StartLoc", "=", "Loc", ";", "Op", "->", "EndLoc", "=", "Loc", ";"], "ground_truth": ["return", "Op", ";"], "File": "AMDGPUAsmParser10", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34866, "Length": 37, "Cover_Rate": 0.4065934065934066} {"Template_token": ["", "static", "Operand", "::", "Ptr", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "const", "MCRegisterInfo", "*", "TRI", ",", "const", "MCSubtargetInfo", "*", "STI", ",", "bool", "ForceVOP3", ")", "{"], "ground_truth": ["auto", "Op", "=", "llvm", "::", "make_unique", "<", "Operand", ">", "(", "Register", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "CreateReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34867, "Length": 42, "Cover_Rate": 0.40384615384615385} {"Template_token": ["", "Res", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";"], "ground_truth": ["Res", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "CreateToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34868, "Length": 24, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppRowMask", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppBankMask", ",", "", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppBoundCtrl", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "cvtDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34869, "Length": 104, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGDS", ")", ";", "if", "(", "!", "GDSOnly", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGDS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "cvtDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34870, "Length": 59, "Cover_Rate": 0.3105263157894737} {"Template_token": ["", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "cvtId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34871, "Length": 58, "Cover_Rate": 0.5087719298245614} {"Template_token": ["", "}", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isRegOrImm", "(", ")", ")", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "false", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34872, "Length": 89, "Cover_Rate": 0.3284132841328413} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isRegOrImm", "(", ")", ")", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "assert", "(", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34873, "Length": 146, "Cover_Rate": 0.5387453874538746} {"Template_token": ["", "}", "else", "{", "assert", "(", "false", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDMask", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyUNorm", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDA", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyR128", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyTFE", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "cvtMIMGAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34874, "Length": 88, "Cover_Rate": 0.30344827586206896} {"Template_token": ["", "void", "cvtMubufAtomic", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["cvtMubufImpl", "(", "Inst", ",", "Operands", ",", "true", ",", "false", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "cvtMubufAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34877, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "void", "cvtMubufAtomic", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtMubufImpl", "(", "Inst", ",", "Operands", ",", "true", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "cvtMubufAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34878, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", ";", "}", "switch", "(", "BasicInstType", ")", "{", "case", "", ":", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "cvtSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34881, "Length": 137, "Cover_Rate": 0.3399503722084367} {"Template_token": ["", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "BasicInstType", "==", "", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "Reg", ".", "RegNo", "==", "", ")", "{", "continue", ";", "}", "else", "if", "(", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "cvtSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34882, "Length": 149, "Cover_Rate": 0.369727047146402} {"Template_token": ["", "void", "AsmParser", "::", "cvtSdwaVOPC", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtSDWA", "(", "Inst", ",", "Operands", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "cvtSdwaVOPC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34883, "Length": 25, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{"], "File": "AMDGPUAsmParser10", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34885, "Length": 64, "Cover_Rate": 0.33507853403141363} {"Template_token": ["", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "assert", "(", "false", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34886, "Length": 67, "Cover_Rate": 0.3507853403141361} {"Template_token": ["", "if", "(", "TSFlags", "&", "", ")", "{", "cvtVOP3", "(", "Inst", ",", "Operands", ")", ";", "}", "else", "{", "cvtId", "(", "Inst", ",", "Operands", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "cvtVOP3_2_mod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34887, "Length": 26, "Cover_Rate": 0.4406779661016949} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDppBankMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34889, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDppBoundCtrl", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34890, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDppBoundCtrl", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34891, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDA", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultDA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34893, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultGLC", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyGLC", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "defaultGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34897, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyLWE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultLWE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34898, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyR128", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34901, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultRowMask", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDppRowMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultRowMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34903, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTySLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34904, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTySLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34905, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultSMRDOffset", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyOffset", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "defaultSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34908, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34909, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultTFE", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyTFE", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "defaultTFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34911, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyUNorm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34912, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultUNorm", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyUNorm", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "defaultUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34913, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "int64_t", "Operand", "=", "", ";", "Operand", "|=", "Abs", "?", "", ":", "", ";"], "ground_truth": ["Operand", "|=", "Neg", "?", "", ":", "", ";"], "File": "AMDGPUAsmParser10", "Func": "getFPModifiersOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34914, "Length": 21, "Cover_Rate": 0.6} {"Template_token": ["", "int64_t", "getFPModifiersOperand", "(", ")", "const", "{", "int64_t", "Operand", "=", "", ";"], "ground_truth": ["Operand", "|=", "Abs", "?", "", ":", "", ";"], "File": "AMDGPUAsmParser10", "Func": "getFPModifiersOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34915, "Length": 19, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "int64_t", "getIntModifiersOperand", "(", ")", "const", "{", "int64_t", "Operand", "=", "", ";", "Operand", "|=", "Sext", "?", "", ":", "", ";"], "ground_truth": ["return", "Operand", ";"], "File": "AMDGPUAsmParser10", "Func": "getIntModifiersOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34916, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_TTMP", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_SGPR", ")", "{"], "ground_truth": ["switch", "(", "RegWidth", ")", "{"], "File": "AMDGPUAsmParser10", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34917, "Length": 66, "Cover_Rate": 0.3473684210526316} {"Template_token": ["", "bool", "result", "=", "isImm", "(", ")", "&&", "getImmTy", "(", ")", "==", "ImmTyDppCtrl", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "result", ")", "{", "int64_t", "Imm", "=", "getImm", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "||", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "||", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "||", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "isDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34920, "Length": 140, "Cover_Rate": 0.9150326797385621} {"Template_token": ["", "bool", "result", "=", "isImm", "(", ")", "&&", "getImmTy", "(", ")", "==", "ImmTyDppCtrl", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "result", ")", "{", "int64_t", "Imm", "=", "getImm", "(", ")", ";", "return", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "||", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "||", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "||", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", "||", "(", "Imm", "==", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34921, "Length": 141, "Cover_Rate": 0.9215686274509803} {"Template_token": ["", "bool", "isGLC", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyGLC", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "isGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34922, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "false", ";", "}", "const", "float", "F", "=", "BitsToFloat", "(", "Imm", ".", "Val", ")", ";", "return", "(", "Imm", ".", "Val", "<=", "", "&&", "Imm", ".", "Val", ">=", "-", "", ")", "||", "(", "F", "==", "", "||", "F", "==", "", "||", "F", "==", "-", "", "||", "F", "==", "", "||", "F", "==", "-", "", "||", "F", "==", "", "||", "F", "==", "-", "", "||", "F", "==", "", "||", "F", "==", "-", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isInlinableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34924, "Length": 74, "Cover_Rate": 0.8314606741573034} {"Template_token": ["", "}", "const", "float", "F", "=", "BitsToFloat", "(", "Imm", ".", "Val", ")", ";"], "ground_truth": ["return", "(", "Imm", ".", "Val", "<=", "", "&&", "Imm", ".", "Val", ">=", "-", "", ")", "||", "(", "F", "==", "", "||", "F", "==", "", "||", "F", "==", "-", "", "||", "F", "==", "", "||", "F", "==", "-", "", "||", "F", "==", "", "||", "F", "==", "-", "", "||", "F", "==", "", "||", "F", "==", "-", "", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "isInlinableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34925, "Length": 70, "Cover_Rate": 0.7865168539325843} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isOffset0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34926, "Length": 17, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "bool", "isR128", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyUNorm", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "isR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34927, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isReg", "(", ")", "const", "override", "{", "return", "isRegKind", "(", ")", "&&", "!", "Reg", ".", "Mods", ".", "hasModifiers", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34929, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isReg", "(", ")", "const", "override", "{"], "ground_truth": ["return", "isRegKind", "(", ")", "&&", "!", "Reg", ".", "Mods", ".", "hasModifiers", "(", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "isReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34930, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "bool", "isRegClass", "(", "unsigned", "RCID", ")", "const", "{"], "ground_truth": ["return", "isReg", "(", ")", "&&", "Reg", ".", "TRI", "->", "getRegClass", "(", "RCID", ")", ".", "contains", "(", "getReg", "(", ")", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "isRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34931, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "return", "isInlinableImm", "(", ")", "||", "isRegClass", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isSCSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34934, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "bool", "isSCSrc32", "(", ")", "const", "{", "return", "isInlinableImm", "(", ")", "||", "isRegClass", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isSCSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34935, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "return", "isInlinableImm", "(", ")", "||", "isRegClass", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isSCSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34937, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "isImm", "(", ")", "||", "isSCSrc32", "(", ")", "||", "isExpr", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isSSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34940, "Length": 14, "Cover_Rate": 0.7} {"Template_token": ["", "bool", "isSSrc64", "(", ")", "const", "{", "return", "isImm", "(", ")", "||", "isSCSrc64", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isSSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34942, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isSSrc64", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "||", "isSCSrc64", "(", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "isSSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34943, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "if", "(", "Kind", "!=", "Expression", "||", "!", "Expr", ")", "return", "false", ";", "return", "isa", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34944, "Length": 22, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "bool", "isVCSrc64", "(", ")", "const", "{", "return", "isInlinableImm", "(", ")", "||", "isRegClass", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isVCSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34947, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "return", "isInlinableImm", "(", ")", "||", "isRegClass", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isVCSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34948, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "isImm", "(", ")", "||", "isVCSrc32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isVSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34949, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "isImm", "(", ")", "||", "isVCSrc32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isVSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34950, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "isVSrc64", "(", ")", "const", "{", "return", "isImm", "(", ")", "||", "isVCSrc64", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isVSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34951, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isVSrc64", "(", ")", "const", "{", "return", "isImm", "(", ")", "||", "isVCSrc64", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "isVSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34952, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "MCInst", "Inst", ";", "switch", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "}", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_PreferE32", ":", "return", "Error", "(", "IDLoc", ",", "", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34953, "Length": 185, "Cover_Rate": 0.9685863874345549} {"Template_token": ["", "OperandInfoTy", "(", "int64_t", "Id_", ")", ":", "Id", "(", "Id_", ")", ",", "IsSymbolic", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "OperandInfoTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34954, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "OperandInfoTy", "(", "int64_t", "Id_", ")", ":", "Id", "(", "Id_", ")", ",", "IsSymbolic", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "OperandInfoTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34955, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegLo", ")", ")", "return", "false", ";", "const", "bool", "isRBrace", "=", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ";", "if", "(", "!", "isRBrace", "&&", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "isRBrace", ")", "{", "RegHi", "=", "RegLo", ";", "}", "else", "{", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegHi", ")", ")", "return", "false", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "RegNum", "=", "(", "unsigned", ")", "RegLo", ";", "RegWidth", "=", "(", "RegHi", "-", "RegLo", ")", "+", "", ";", "}", "}", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "false", ";", "if", "(", "RegWidth", "!=", "", ")", "return", "false", ";", "RegisterKind", "RegKind1", ";", "unsigned", "Reg1", ",", "RegNum1", ",", "RegWidth1", ";", "do", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "}", "else", "if", "(", "ParseRegister", "(", "RegKind1", ",", "Reg1", ",", "RegNum1", ",", "RegWidth1", ")", ")", "{", "if", "(", "RegWidth1", "!=", "", ")", "{", "return", "false", ";", "}", "if", "(", "RegKind1", "!=", "RegKind", ")", "{", "return", "false", ";", "}", "if", "(", "!", "AddNextRegisterToList", "(", "Reg", ",", "RegWidth", ",", "RegKind1", ",", "Reg1", ",", "RegNum1", ")", ")", "{", "return", "false", ";", "}", "}", "else", "{", "return", "false", ";", "}", "}", "while", "(", "true", ")", ";", "}", "else", "{", "return", "false", ";", "}", "switch", "(", "RegKind", ")", "{", "case", "IS_SPECIAL", ":", "RegNum", "=", "", ";"], "ground_truth": ["RegWidth", "=", "", ";"], "File": "AMDGPUAsmParser10", "Func": "ParseAMDGPURegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34956, "Length": 321, "Cover_Rate": 0.4592274678111588} {"Template_token": ["", "RegKind", "=", "IS_SPECIAL", ";", "}", "else", "{", "unsigned", "RegNumIndex", "=", "", ";", "if", "(", "RegName", "[", "", "]", "==", "'v'", ")", "{", "RegNumIndex", "=", "", ";", "RegKind", "=", "IS_VGPR", ";", "}", "else", "if", "(", "RegName", "[", "", "]", "==", "'s'", ")", "{", "RegNumIndex", "=", "", ";", "RegKind", "=", "IS_SGPR", ";", "}", "else", "if", "(", "RegName", ".", "startswith", "(", "", ")", ")", "{", "RegNumIndex", "=", "strlen", "(", "", ")", ";", "RegKind", "=", "IS_TTMP", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "RegName", ".", "size", "(", ")", ">", "RegNumIndex", ")", "{", "if", "(", "RegName", ".", "substr", "(", "RegNumIndex", ")", ".", "getAsInteger", "(", "", ",", "RegNum", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "RegWidth", "=", "", ";", "}", "else", "{", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "RegLo", ",", "RegHi", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegLo", ")", ")", "return", "false", ";", "const", "bool", "isRBrace", "=", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ";", "if", "(", "!", "isRBrace", "&&", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "isRBrace", ")", "{", "RegHi", "=", "RegLo", ";", "}", "else", "{", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegHi", ")", ")", "return", "false", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "RegNum", "=", "(", "unsigned", ")", "RegLo", ";", "RegWidth", "=", "(", "RegHi", "-", "RegLo", ")", "+", "", ";", "}", "}"], "ground_truth": ["}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{"], "File": "AMDGPUAsmParser10", "Func": "ParseAMDGPURegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34957, "Length": 294, "Cover_Rate": 0.4206008583690987} {"Template_token": ["", "bool", "AsmParser", "::", "ParseAMDKernelCodeTValue", "(", "StringRef", "ID", ",", "amd_kernel_code_t", "&", "Header", ")", "{"], "ground_truth": ["SmallString", "<", "", ">", "ErrStr", ";"], "File": "AMDGPUAsmParser10", "Func": "ParseAMDKernelCodeTValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34958, "Length": 19, "Cover_Rate": 0.3114754098360656} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Amp", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "int", "CntShift", ";", "int", "CntMask", ";", "if", "(", "CntName", "==", "", ")", "{", "CntMask", "=", "", ";", "CntShift", "=", "", ";", "}", "else", "if", "(", "CntName", "==", "", ")", "{", "CntMask", "=", "", ";", "CntShift", "=", "", ";", "}", "else", "if", "(", "CntName", "==", "", ")", "{", "CntMask", "=", "", ";"], "ground_truth": ["CntShift", "=", "", ";"], "File": "AMDGPUAsmParser10", "Func": "parseCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34959, "Length": 91, "Cover_Rate": 0.4155251141552511} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "CntVal", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Amp", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "int", "CntShift", ";", "int", "CntMask", ";", "if", "(", "CntName", "==", "", ")", "{"], "ground_truth": ["CntMask", "=", "", ";"], "File": "AMDGPUAsmParser10", "Func": "parseCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34960, "Length": 105, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaModuleGlobal", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaProgramGlobal", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSADataGlobalAgent", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSADataGlobalProgram", "(", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34961, "Length": 55, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSAText", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaModuleGlobal", "(", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34962, "Length": 55, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "int64_t", "Offset", "=", "OFFSET_DEFAULT_", ";", "int64_t", "Width", "=", "WIDTH_M1_DEFAULT_", "+", "", ";", "if", "(", "parseHwregConstruct", "(", "HwReg", ",", "Offset", ",", "Width", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "HwReg", ".", "Id", "<", "", "||", "!", "isUInt", "<", "ID_WIDTH_", ">", "(", "HwReg", ".", "Id", ")", ")", "{", "if", "(", "HwReg", ".", "IsSymbolic", ")", "Error", "(", "S", ",", "", ")", ";", "else", "Error", "(", "S", ",", "", ")", ";", "}", "if", "(", "Offset", "<", "", "||", "!", "isUInt", "<", "OFFSET_WIDTH_", ">", "(", "Offset", ")", ")", "Error", "(", "S", ",", "", ")", ";", "if", "(", "(", "Width", "-", "", ")", "<", "", "||", "!", "isUInt", "<", "WIDTH_M1_WIDTH_", ">", "(", "Width", "-", "", ")", ")", "Error", "(", "S", ",", "", ")", ";", "Imm16Val", "=", "(", "HwReg", ".", "Id", "<<", "ID_SHIFT_", ")", "|", "(", "Offset", "<<", "OFFSET_SHIFT_", ")", "|", "(", "(", "Width", "-", "", ")", "<<", "WIDTH_M1_SHIFT_", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "parseHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34963, "Length": 148, "Cover_Rate": 0.5266903914590747} {"Template_token": ["", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "HwReg", ".", "IsSymbolic", "=", "false", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "HwReg", ".", "Id", ")", ")", "return", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Offset", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Width", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser10", "Func": "parseHwregConstruct", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34964, "Length": 193, "Cover_Rate": 0.5545977011494253} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "HwReg", ".", "IsSymbolic", "=", "true", ";", "HwReg", ".", "Id", "=", "ID_UNKNOWN_", ";", "const", "StringRef", "tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "for", "(", "int", "i", "=", "ID_SYMBOLIC_FIRST_", ";", "i", "<", "ID_SYMBOLIC_LAST_", ";", "++", "i", ")", "{", "if", "(", "tok", "==", "IdSymbolic", "[", "i", "]", ")", "{", "HwReg", ".", "Id", "=", "i", ";", "break", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "HwReg", ".", "IsSymbolic", "=", "false", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "HwReg", ".", "Id", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser10", "Func": "parseHwregConstruct", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34965, "Length": 150, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseImm", "(", "OperandVector", "&", "Operands", ")", "{", "bool", "Minus", "=", "false", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Minus", ")", "{", "Minus", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Integer", ":", "{", "int64_t", "IntVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "!", "isInt", "<", "", ">", "(", "IntVal", ")", "&&", "!", "isUInt", "<", "", ">", "(", "IntVal", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Minus", ")", "IntVal", "*=", "-", "", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IntVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Real", ":", "{", "int64_t", "IntVal", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser10", "Func": "parseImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34966, "Length": 172, "Cover_Rate": 0.7257383966244726} {"Template_token": ["", "case", "MatchOperand_ParseFail", ":", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";", "case", "MatchOperand_NoMatch", ":", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34967, "Length": 79, "Cover_Rate": 0.42702702702702705} {"Template_token": ["", "bool", "AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ")", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "AsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "Res", ")", "{", "case", "MatchOperand_Success", ":", "break", ";", "case", "MatchOperand_ParseFail", ":", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";", "case", "MatchOperand_NoMatch", ":", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34968, "Length": 180, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseIntWithPrefix", "(", "const", "char", "*", "Prefix", ",", "OperandVector", "&", "Operands", ",", "enum", "Operand", "::", "ImmTy", "ImmTy", ",", "bool", "(", "*", "ConvertResult", ")", "(", "int64_t", "&", ")", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "Value", "=", "", ";", "AsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseIntWithPrefix", "(", "Prefix", ",", "Value", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "ConvertResult", "&&", "!", "ConvertResult", "(", "Value", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "Value", ",", "S", ",", "ImmTy", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "parseIntWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34969, "Length": 107, "Cover_Rate": 1.0} {"Template_token": ["", "}", "else", "if", "(", "Name", "==", "", ")", "{", "return", "parseIntWithPrefix", "(", "", ",", "Operands", ",", "Operand", "::", "ImmTyOMod", ",", "ConvertOmodDiv", ")", ";", "}", "else", "{"], "ground_truth": ["return", "MatchOperand_NoMatch", ";"], "File": "AMDGPUAsmParser10", "Func": "parseOModOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34970, "Length": 29, "Cover_Rate": 0.37662337662337664} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseOperand", "(", "OperandVector", "&", "Operands", ",", "StringRef", "Mnemonic", ")", "{", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", "||", "ResTy", "==", "MatchOperand_ParseFail", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "ResTy", ";", "ResTy", "=", "parseRegOrImm", "(", "Operands", ")", ";"], "ground_truth": ["if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "ResTy", ";"], "File": "AMDGPUAsmParser10", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34971, "Length": 65, "Cover_Rate": 0.37790697674418605} {"Template_token": ["", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", "||", "ResTy", "==", "MatchOperand_ParseFail", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "ResTy", ";", "ResTy", "=", "parseRegOrImm", "(", "Operands", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "ResTy", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{", "const", "auto", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";"], "ground_truth": ["if", "(", "!", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "{"], "File": "AMDGPUAsmParser10", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34972, "Length": 103, "Cover_Rate": 0.5988372093023255} {"Template_token": ["", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOMod", ")", "{", "res", "=", "parseOModOperand", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc0Sel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc1Sel", ")", "{", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstUnused", ")", "{"], "File": "AMDGPUAsmParser10", "Func": "parseOptionalOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34973, "Length": 77, "Cover_Rate": 0.45294117647058824} {"Template_token": ["", "if", "(", "Op", ".", "IsBit", ")", "{", "res", "=", "parseNamedBit", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOMod", ")", "{", "res", "=", "parseOModOperand", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc0Sel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc1Sel", ")", "{", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "{", "res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "parseOptionalOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34974, "Length": 129, "Cover_Rate": 0.7588235294117647} {"Template_token": ["", "const", "auto", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "RegisterKind", "RegKind", ";", "unsigned", "Reg", ",", "RegNum", ",", "RegWidth", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "{", "return", "nullptr", ";", "}", "return", "Operand", "::", "CreateReg", "(", "Reg", ",", "StartLoc", ",", "EndLoc", ",", "TRI", ",", "&", "getSTI", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "ParseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34975, "Length": 93, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "}", "if", "(", "auto", "R", "=", "parseRegister", "(", ")", ")", "{", "assert", "(", "R", "->", "isReg", "(", ")", ")", ";", "R", "->", "Reg", ".", "IsForcedVOP3", "=", "isForcedVOP3", "(", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "R", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "parseRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34976, "Length": 46, "Cover_Rate": 0.575} {"Template_token": ["", "if", "(", "auto", "R", "=", "parseRegister", "(", ")", ")", "{", "assert", "(", "R", "->", "isReg", "(", ")", ")", ";", "R", "->", "Reg", ".", "IsForcedVOP3", "=", "isForcedVOP3", "(", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "R", ")", ")", ";", "return", "MatchOperand_Success", ";", "}"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser10", "Func": "parseRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34977, "Length": 48, "Cover_Rate": 0.6} {"Template_token": ["", "Sext", "=", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "auto", "Res", "=", "parseRegOrImm", "(", "Operands", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "return", "Res", ";", "}", "Operand", "::", "Modifiers", "Mods", "=", "{", "false", ",", "false", ",", "false", "}", ";", "if", "(", "Sext", ")", "{"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{"], "File": "AMDGPUAsmParser10", "Func": "parseRegOrImmWithIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34978, "Length": 95, "Cover_Rate": 0.4398148148148148} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "Mods", ".", "Sext", "=", "true", ";", "}", "if", "(", "Mods", ".", "hasIntModifiers", "(", ")", ")", "{"], "ground_truth": ["Operand", "&", "Op", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", ".", "back", "(", ")", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "parseRegOrImmWithIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34979, "Length": 73, "Cover_Rate": 0.33796296296296297} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseSDWADstUnused", "(", "OperandVector", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "StringRef", "Value", ";", "AsmParser", "::", "OperandMatchResultTy", "res", ";", "res", "=", "parseStringWithPrefix", "(", "", ",", "Value", ")", ";", "if", "(", "res", "!=", "MatchOperand_Success", ")", "{", "return", "res", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "parseSDWADstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34980, "Length": 53, "Cover_Rate": 0.40458015267175573} {"Template_token": ["", "Msg", ".", "IsSymbolic", "=", "false", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Msg", ".", "Id", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Msg", ".", "Id", ")", ")", "Msg", ".", "Id", "=", "ID_UNKNOWN_", ";", "}", "if", "(", "Msg", ".", "Id", "==", "ID_UNKNOWN_", ")", "return", "false", ";", "if", "(", "!", "(", "Msg", ".", "Id", "==", "ID_GS", "||", "Msg", ".", "Id", "==", "ID_GS_DONE", "||", "Msg", ".", "Id", "==", "ID_SYSMSG", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "assert", "(", "Msg", ".", "Id", "==", "ID_GS", "||", "Msg", ".", "Id", "==", "ID_GS_DONE", "||", "Msg", ".", "Id", "==", "ID_SYSMSG", ")", ";", "Operation", ".", "Id", "=", "ID_UNKNOWN_", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Operation", ".", "IsSymbolic", "=", "true", ";", "const", "char", "*", "const", "*", "S", "=", "(", "Msg", ".", "Id", "==", "ID_SYSMSG", ")", "?", "OpSysSymbolic", ":", "OpGsSymbolic", ";", "const", "int", "F", "=", "(", "Msg", ".", "Id", "==", "ID_SYSMSG", ")", "?", "OP_SYS_FIRST_", ":", "OP_GS_FIRST_", ";", "const", "int", "L", "=", "(", "Msg", ".", "Id", "==", "ID_SYSMSG", ")", "?", "OP_SYS_LAST_", ":", "OP_GS_LAST_", ";", "const", "StringRef", "Tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "for", "(", "int", "i", "=", "F", ";", "i", "<", "L", ";", "++", "i", ")", "{", "if", "(", "Tok", "==", "S", "[", "i", "]", ")", "{", "Operation", ".", "Id", "=", "i", ";", "break", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "Operation", ".", "IsSymbolic", "=", "false", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Operation", ".", "Id", ")", ")", "return", "true", ";", "}", "if", "(", "(", "Msg", ".", "Id", "==", "ID_GS", "||", "Msg", ".", "Id", "==", "ID_GS_DONE", ")", "&&", "Operation", ".", "Id", "!=", "OP_GS_NOP", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser10", "Func": "parseSendMsgConstruct", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34981, "Length": 395, "Cover_Rate": 0.6021341463414634} {"Template_token": ["", "do", "{", "if", "(", "!", "(", "(", "ID_INTERRUPT", "<=", "Msg", ".", "Id", "&&", "Msg", ".", "Id", "<=", "ID_GS_DONE", ")", "||", "Msg", ".", "Id", "==", "ID_SYSMSG", ")", ")", "{", "if", "(", "Msg", ".", "IsSymbolic", ")", "Error", "(", "S", ",", "", ")", ";", "else", "Error", "(", "S", ",", "", ")", ";", "break", ";", "}", "Imm16Val", "=", "(", "Msg", ".", "Id", "<<", "ID_SHIFT_", ")", ";", "if", "(", "Msg", ".", "Id", "==", "ID_GS", "||", "Msg", ".", "Id", "==", "ID_GS_DONE", ")", "{", "if", "(", "!", "(", "OP_GS_FIRST_", "<=", "Operation", ".", "Id", "&&", "Operation", ".", "Id", "<", "OP_GS_LAST_", ")", ")", "{", "if", "(", "Operation", ".", "IsSymbolic", ")", "Error", "(", "S", ",", "", ")", ";", "else", "Error", "(", "S", ",", "", ")", ";", "break", ";", "}", "if", "(", "Operation", ".", "Id", "==", "OP_GS_NOP", "&&", "Msg", ".", "Id", "!=", "ID_GS_DONE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "break", ";", "}", "Imm16Val", "|=", "(", "Operation", ".", "Id", "<<", "OP_SHIFT_", ")", ";", "}", "if", "(", "Msg", ".", "Id", "==", "ID_SYSMSG", ")", "{", "if", "(", "!", "(", "OP_SYS_FIRST_", "<=", "Operation", ".", "Id", "&&", "Operation", ".", "Id", "<", "OP_SYS_LAST_", ")", ")", "{"], "ground_truth": ["if", "(", "Operation", ".", "IsSymbolic", ")", "Error", "(", "S", ",", "", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "parseSendMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34982, "Length": 195, "Cover_Rate": 0.4421768707482993} {"Template_token": ["", "if", "(", "Tok", "!=", "Prefix", ")", "{", "return", "MatchOperand_NoMatch", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "parseStringWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34983, "Length": 59, "Cover_Rate": 0.48760330578512395} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Value", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser10", "Func": "parseStringWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34984, "Length": 43, "Cover_Rate": 0.35537190082644626} {"Template_token": ["", "int64_t", "CntVal", "=", "", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "MatchOperand_ParseFail", ";", "case", "AsmToken", "::", "Integer", ":", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "CntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "break", ";", "case", "AsmToken", "::", "Identifier", ":", "do", "{", "if", "(", "parseCnt", "(", "CntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", ";", "break", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "CntVal", ",", "S", ")", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "parseSWaitCntOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34985, "Length": 104, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34986, "Length": 119, "Cover_Rate": 0.43911439114391143} {"Template_token": ["", "unsigned", "AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "Operand", "&", "Operand", "=", "(", "Operand", "&", ")", "Op", ";", "switch", "(", "Kind", ")", "{", "case", "MCK_addr64", ":", "return", "Operand", ".", "isAddr64", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_gds", ":", "return", "Operand", ".", "isGDS", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_glc", ":", "return", "Operand", ".", "isGLC", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_idxen", ":", "return", "Operand", ".", "isIdxen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrc32", ":", "return", "Operand", ".", "isSSrc32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":"], "ground_truth": ["return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";"], "File": "AMDGPUAsmParser10", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34987, "Length": 126, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "Operand", ".", "isGLC", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_idxen", ":", "return", "Operand", ".", "isIdxen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrc32", ":", "return", "Operand", ".", "isSSrc32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":", "return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";"], "ground_truth": ["default", ":", "return", "Match_InvalidOperand", ";"], "File": "AMDGPUAsmParser10", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34988, "Length": 72, "Cover_Rate": 0.5413533834586466} {"Template_token": ["", "if", "(", "", "(", "AsmParser", "->", "getMII", "(", ")", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "addLiteralImmOperand", "(", "Inst", ",", "Imm", ".", "Val", ",", "ApplyModifiers", "&", "isImmTy", "(", "ImmTyNone", ")", "&&", "Imm", ".", "Mods", ".", "hasFPModifiers", "(", ")", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "!", "isImmTy", "(", "ImmTyNone", ")", "||", "!", "hasModifiers", "(", ")", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "addImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34989, "Length": 68, "Cover_Rate": 0.6601941747572816} {"Template_token": ["", "}", "else", "{", "assert", "(", "!", "isImmTy", "(", "ImmTyNone", ")", "||", "!", "hasModifiers", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ".", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "addImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34990, "Length": 32, "Cover_Rate": 0.3106796116504854} {"Template_token": ["", "if", "(", "!", "Imm", ".", "IsFPImm", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "getLoBits", "(", "Bitwidth", ")", ".", "getZExtValue", "(", ")", ")", ")", ";", "return", ";", "}", "bool", "Lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getFltSemantics", "(", "Bitwidth", "/", "", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "Lost", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "addKImmFPOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34991, "Length": 87, "Cover_Rate": 0.7767857142857143} {"Template_token": ["", "bool", "lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getOpFltSemantics", "(", "OpTy", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "lost", ")", ";", "uint64_t", "ImmVal", "=", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "return", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", ";", "}", "switch", "(", "OpTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "", ")", "&&", "", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "", ")", "&&", "", "(", "static_cast", "<", "int16_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "assert", "(", "isSafeTruncation", "(", "Val", ",", "", ")", ")", ";", "assert", "(", "", "(", "static_cast", "<", "int16_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUAsmParser11", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34992, "Length": 350, "Cover_Rate": 0.45219638242894056} {"Template_token": ["", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getFeatureBits", "(", ")", ")", ")", ";", "{", "", "ISA", "=", "", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "if", "(", "ISA", ".", "Major", ">=", "", "&&", "", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";", "}", "else", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";"], "ground_truth": ["Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34993, "Length": 211, "Cover_Rate": 0.6169590643274854} {"Template_token": ["", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";", "}", "else", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";", "}", "if", "(", "ISA", ".", "Major", ">=", "", "&&", "", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "initializeGprCountSymbol", "(", "IS_VGPR", ")", ";", "initializeGprCountSymbol", "(", "IS_SGPR", ")", ";", "}", "else", "KernelScope", ".", "initialize", "(", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34994, "Length": 175, "Cover_Rate": 0.5116959064327485} {"Template_token": ["", "}", "if", "(", "BoundCtrl", "==", "-", "", ")", "{", "BoundCtrl", "=", "", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "ConvertBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34995, "Length": 21, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";", "Op", "->", "Imm", ".", "Type", "=", "Type", ";", "Op", "->", "Imm", ".", "Mods", "=", "Modifiers", "(", ")", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "Loc", ";"], "File": "AMDGPUAsmParser11", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34996, "Length": 40, "Cover_Rate": 0.43010752688172044} {"Template_token": ["", "static", "Operand", "::", "Ptr", "CreateImm", "(", "const", "AsmParser", "*", "AsmParser", ",", "int64_t", "Val", ",", "SMLoc", "Loc", ",", "ImmTy", "Type", "=", "ImmTyNone", ",", "bool", "IsFPImm", "=", "false", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "Immediate", ",", "AsmParser", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";", "Op", "->", "Imm", ".", "Type", "=", "Type", ";", "Op", "->", "Imm", ".", "Mods", "=", "Modifiers", "(", ")", ";", "Op", "->", "StartLoc", "=", "Loc", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "Loc", ";"], "File": "AMDGPUAsmParser11", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34997, "Length": 89, "Cover_Rate": 0.956989247311828} {"Template_token": ["", "assert", "(", "(", "unsigned", ")", "TiedTo", "<", "Inst", ".", "getNumOperands", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "TiedTo", ")", ")", ";", "}", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "validateVccOperand", "(", "Op", ".", "getReg", "(", ")", ")", ")", "{", "continue", ";", "}", "if", "(", "IsDPP8", ")", "{", "if", "(", "Op", ".", "isDPP8", "(", ")", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isFI", "(", ")", ")", "{", "Fi", "=", "Op", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "}", "if", "(", "IsDPP8", ")", "{", "using", "namespace", "llvm", "::", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Fi", "?", "DPP8_FI_1", ":", "DPP8_FI_0", ")", ")", ";", "}", "else", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppRowMask", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppBankMask", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppBoundCtrl", ")", ";", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "fi", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppFi", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "cvtDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34998, "Length": 346, "Cover_Rate": 0.7134020618556701} {"Template_token": ["", "if", "(", "IsAtomic", ")", "{", "assert", "(", "Desc", ".", "getNumDefs", "(", ")", "==", "", ")", ";", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "-", "", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";"], "ground_truth": ["}", "else", "if", "(", "!", "Op", ".", "isToken", "(", ")", ")", "{"], "File": "AMDGPUAsmParser11", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 34999, "Length": 128, "Cover_Rate": 0.32160804020100503} {"Template_token": ["", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyFORMAT", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyTFE", ")", ";"], "ground_truth": ["if", "(", "isGFX10", "(", ")", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDLC", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "cvtMtbuf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35000, "Length": 85, "Cover_Rate": 0.3744493392070485} {"Template_token": ["", "void", "AsmParser", "::", "cvtMubufImpl", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "bool", "IsAtomic", ",", "bool", "IsAtomicReturn", ",", "bool", "IsLds", ")", "{", "bool", "IsLdsOpcode", "=", "IsLds", ";", "bool", "HasLdsModifier", "=", "false", ";", "OptionalImmIndexMap", "OptionalIdx", ";", "assert", "(", "IsAtomicReturn", "?", "IsAtomic", ":", "true", ")", ";", "unsigned", "FirstOperandIdx", "=", "", ";", "for", "(", "unsigned", "i", "=", "FirstOperandIdx", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "if", "(", "IsAtomicReturn", "&&", "i", "==", "FirstOperandIdx", ")", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyNone", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "HasLdsModifier", "|=", "Op", ".", "isLDS", "(", ")", ";", "if", "(", "Op", ".", "isToken", "(", ")", ")", "{", "continue", ";", "}", "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "if", "(", "IsLdsOpcode", "&&", "!", "HasLdsModifier", ")", "{", "int", "NoLdsOpcode", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoLdsOpcode", "!=", "-", "", ")", "{", "Inst", ".", "setOpcode", "(", "NoLdsOpcode", ")", ";", "IsLdsOpcode", "=", "false", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";", "if", "(", "!", "IsAtomic", ")", "{"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "cvtMubufImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35001, "Length": 273, "Cover_Rate": 0.8297872340425532} {"Template_token": ["", "void", "cvtMubufLds", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["cvtMubufImpl", "(", "Inst", ",", "Operands", ",", "false", ",", "false", ",", "true", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "cvtMubufLds", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35002, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "void", "cvtMubufLds", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtMubufImpl", "(", "Inst", ",", "Operands", ",", "false", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "cvtMubufLds", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35003, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "int", "OpSelHiIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel_hi", ")", ";", "if", "(", "OpSelHiIdx", "!=", "-", "", ")", "{", "int", "DefaultVal", "=", "IsPacked", "?", "-", "", ":", "", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptIdx", ",", "Operand", "::", "ImmTyOpSelHi", ",", "DefaultVal", ")", ";", "}", "int", "NegLoIdx", "=", "", "(", "Opc", ",", "", "::", "neg_lo", ")", ";", "if", "(", "NegLoIdx", "!=", "-", "", ")", "{", "assert", "(", "IsPacked", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptIdx", ",", "Operand", "::", "ImmTyNegLo", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptIdx", ",", "Operand", "::", "ImmTyNegHi", ")", ";", "}", "const", "int", "Ops", "[", "]", "=", "{", "", "::", "src0", ",", "", "::", "src1", ",", "", "::", "src2", "}", ";", "const", "int", "ModOps", "[", "]", "=", "{", "", "::", "src0_modifiers", ",", "", "::", "src1_modifiers", ",", "", "::", "src2_modifiers", "}", ";", "int", "OpSelIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel", ")", ";", "unsigned", "OpSel", "=", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "OpSelHi", "=", "", ";", "unsigned", "NegLo", "=", "", ";", "unsigned", "NegHi", "=", "", ";", "if", "(", "OpSelHiIdx", "!=", "-", "", ")", "{", "OpSelHi", "=", "Inst", ".", "getOperand", "(", "OpSelHiIdx", ")", ".", "getImm", "(", ")", ";", "}", "if", "(", "NegLoIdx", "!=", "-", "", ")", "{", "int", "NegHiIdx", "=", "", "(", "Opc", ",", "", "::", "neg_hi", ")", ";", "NegLo", "=", "Inst", ".", "getOperand", "(", "NegLoIdx", ")", ".", "getImm", "(", ")", ";", "NegHi", "=", "Inst", ".", "getOperand", "(", "NegHiIdx", ")", ".", "getImm", "(", ")", ";", "}", "for", "(", "int", "J", "=", "", ";", "J", "<", "", ";", "++", "J", ")", "{", "int", "OpIdx", "=", "", "(", "Opc", ",", "Ops", "[", "J", "]", ")", ";", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "uint32_t", "ModVal", "=", "", ";", "if", "(", "(", "OpSel", "&", "(", "", "<<", "J", ")", ")", "!=", "", ")", "ModVal", "|=", "", ";", "if", "(", "(", "OpSelHi", "&", "(", "", "<<", "J", ")", ")", "!=", "", ")", "ModVal", "|=", "", ";", "if", "(", "(", "NegLo", "&", "(", "", "<<", "J", ")", ")", "!=", "", ")", "ModVal", "|=", "", ";", "if", "(", "(", "NegHi", "&", "(", "", "<<", "J", ")", ")", "!=", "", ")", "ModVal", "|=", "", ";", "int", "ModIdx", "=", "", "(", "Opc", ",", "ModOps", "[", "J", "]", ")", ";"], "ground_truth": ["Inst", ".", "getOperand", "(", "ModIdx", ")", ".", "setImm", "(", "Inst", ".", "getOperand", "(", "ModIdx", ")", ".", "getImm", "(", ")", "|", "ModVal", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "cvtVOP3P", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35004, "Length": 398, "Cover_Rate": 0.7158273381294964} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultDLC", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDLC", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "defaultDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35005, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "defaultDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35006, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultGLC", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyGLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "defaultGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35007, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultGLC", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyGLC", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "defaultGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35008, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTySLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "defaultSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35009, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultSLC", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTySLC", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "defaultSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35010, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "getConstantBusLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35011, "Length": 34, "Cover_Rate": 0.425} {"Template_token": ["", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_SGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_AGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "AMDGPUAsmParser11", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35012, "Length": 150, "Cover_Rate": 0.4322766570605187} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isSMEMOffset", "(", ")", ")", "return", "Op", ".", "getStartLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "getSMEMOffsetLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35013, "Length": 55, "Cover_Rate": 0.7534246575342466} {"Template_token": ["", "bool", "hasXNACK", "(", ")", "const", "{"], "ground_truth": ["return", "", "(", "getSTI", "(", ")", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "hasXNACK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35017, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "return", "(", "AsmParser", "->", "getFeatureBits", "(", ")", "[", "", "]", "&&", "isSCSrcB64", "(", ")", ")", "||", "(", "AsmParser", "->", "getFeatureBits", "(", ")", "[", "", "]", "&&", "isSCSrcB32", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "isBoolReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35019, "Length": 32, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "bool", "isDLC", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyDLC", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "isDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35020, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyDLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "isDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35021, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "}", "if", "(", "type", "==", "", ")", "{", "return", "false", ";", "}", "MVT", "ExpectedType", "=", "(", "type", "==", "", ")", "?", "", ":", "(", "type", "==", "", ")", "?", "", ":", "type", ";"], "ground_truth": ["APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "", ",", "Imm", ".", "Val", ")", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "isLiteralImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35022, "Length": 52, "Cover_Rate": 0.32298136645962733} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser11", "Func": "IsRevOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35023, "Length": 171, "Cover_Rate": 0.32633587786259544} {"Template_token": ["", "if", "(", "AsmParser", "->", "isVI", "(", ")", ")", "return", "isVReg32", "(", ")", ";", "else", "if", "(", "AsmParser", "->", "isGFX9", "(", ")", "||", "AsmParser", "->", "isGFX10", "(", ")", ")", "return", "isRegClass", "(", "", ")", "||", "isInlinableImm", "(", "type", ")", ";", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "isSDWAOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35024, "Length": 44, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "bool", "Operand", "::", "isSDWAOperand", "(", "MVT", "type", ")", "const", "{", "if", "(", "AsmParser", "->", "isVI", "(", ")", ")", "return", "isVReg32", "(", ")", ";", "else", "if", "(", "AsmParser", "->", "isGFX9", "(", ")", "||", "AsmParser", "->", "isGFX10", "(", ")", ")", "return", "isRegClass", "(", "", ")", "||", "isInlinableImm", "(", "type", ")", ";", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "isSDWAOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35025, "Length": 54, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "bool", "AsmParser", "::", "OutOfRangeError", "(", "SMRange", "Range", ")", "{"], "ground_truth": ["return", "getParser", "(", ")", ".", "Error", "(", "Range", ".", "Start", ",", "", ",", "Range", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "OutOfRangeError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35026, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "bool", "AsmParser", "::", "OutOfRangeError", "(", "SMRange", "Range", ")", "{", "return", "getParser", "(", ")", ".", "Error", "(", "Range", ".", "Start", ",", "", ",", "Range", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "OutOfRangeError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35027, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "TokError", "(", "", ")", ";", "}", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "Header", ".", "wavefront_size", "==", "", ")", "{", "if", "(", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "TokError", "(", "", ")", ";", "}", "else", "if", "(", "Header", ".", "wavefront_size", "==", "", ")", "{", "if", "(", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "TokError", "(", "", ")", ";", "}", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "G_00B848_WGP_MODE", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "G_00B848_MEM_ORDERED", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "G_00B848_FWD_PROGRESS", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "ParseAMDKernelCodeTValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35028, "Length": 180, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "if", "(", "!", "parseAmdKernelCodeField", "(", "ID", ",", "getParser", "(", ")", ",", "Header", ",", "Err", ")", ")", "{", "return", "TokError", "(", "Err", ".", "str", "(", ")", ")", ";", "}", "Lex", "(", ")", ";", "if", "(", "ID", "==", "", ")", "{", "if", "(", "Header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_ENABLE_WAVEFRONT_ZE32", ")", "{", "if", "(", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "TokError", "(", "", ")", ";", "}", "else", "{", "if", "(", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "TokError", "(", "", ")", ";", "}", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "Header", ".", "wavefront_size", "==", "", ")", "{", "if", "(", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "TokError", "(", "", ")", ";", "}", "else", "if", "(", "Header", ".", "wavefront_size", "==", "", ")", "{", "if", "(", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "TokError", "(", "", ")", ";", "}", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "G_00B848_WGP_MODE", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "G_00B848_MEM_ORDERED", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "G_00B848_FWD_PROGRESS", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseAMDKernelCodeTValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35029, "Length": 259, "Cover_Rate": 0.8354838709677419} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", "&&", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "return", "true", ";", "}", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Tmp", ")", ")", "{", "return", "true", ";", "}"], "ground_truth": ["Ret", "=", "static_cast", "<", "uint32_t", ">", "(", "Tmp", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseAsAbsoluteExpression", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35030, "Length": 55, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", "!=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "string", "Token", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Token", "=", "std", "::", "string", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", "!=", "Loc", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35031, "Length": 155, "Cover_Rate": 0.549645390070922} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", "!=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "string", "Token", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Token", "=", "std", "::", "string", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", "!=", "Loc", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_ParseFail", ";", "Token", "+=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "StringRef", "DimId", "=", "Token", ";", "if", "(", "DimId", ".", "startswith", "(", "", ")", ")", "DimId", "=", "DimId", ".", "substr", "(", "", ")", ";", "const", "", "*", "DimInfo", "=", "", "(", "DimId", ")", ";", "if", "(", "!", "DimInfo", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "DimInfo", "->", "Encoding", ",", "S", ",", "Operand", "::", "ImmTyDim", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser11", "Func": "parseDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35032, "Length": 228, "Cover_Rate": 0.8085106382978723} {"Template_token": ["", "SMRange", "TargetRange", "=", "SMRange", "(", "TargetStart", ",", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ";", "std", "::", "string", "ExpectedTarget", ";", "raw_string_ostream", "ExpectedTargetOS", "(", "ExpectedTarget", ")", ";", "IsaInfo", "::", "streamIsaVersion", "(", "&", "getSTI", "(", ")", ",", "ExpectedTargetOS", ")", ";", "if", "(", "Target", "!=", "ExpectedTargetOS", ".", "str", "(", ")", ")", "return", "getParser", "(", ")", ".", "Error", "(", "TargetRange", ".", "Start", ",", "", ",", "TargetRange", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveAMDGCNTarget", "(", "Target", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveAMDGCNTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35033, "Length": 77, "Cover_Rate": 0.5539568345323741} {"Template_token": ["", "SMRange", "TargetRange", "=", "SMRange", "(", "TargetStart", ",", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ";", "std", "::", "string", "ExpectedTarget", ";", "raw_string_ostream", "ExpectedTargetOS", "(", "ExpectedTarget", ")", ";", "IsaInfo", "::", "streamIsaVersion", "(", "&", "getSTI", "(", ")", ",", "ExpectedTargetOS", ")", ";", "if", "(", "Target", "!=", "ExpectedTargetOS", ".", "str", "(", ")", ")", "return", "getParser", "(", ")", ".", "Error", "(", "TargetRange", ".", "Start", ",", "", ",", "TargetRange", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveAMDGCNTarget", "(", "Target", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveAMDGCNTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35034, "Length": 77, "Cover_Rate": 0.5539568345323741} {"Template_token": ["", "Lex", "(", ")", ";", "if", "(", "!", "", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "KernelScope", ".", "initialize", "(", "getContext", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveAMDGPUHsaKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35035, "Length": 29, "Cover_Rate": 0.34523809523809523} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Name", ")", ")", "return", "TokError", "(", "", ")", ";", "MCSymbol", "*", "Symbol", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";", "unsigned", "LocalMemorySize", "=", "", "::", "getLocalMemorySize", "(", "&", "getSTI", "(", ")", ")", ";", "int64_t", "Size", ";", "SMLoc", "SizeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Size", ")", ")", "return", "true", ";", "if", "(", "Size", "<", "", ")", "return", "Error", "(", "SizeLoc", ",", "", ")", ";", "if", "(", "Size", ">", "LocalMemorySize", ")", "return", "Error", "(", "SizeLoc", ",", "", ")", ";", "int64_t", "Alignment", "=", "", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Lex", "(", ")", ";", "SMLoc", "AlignLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Alignment", ")", ")", "return", "true", ";", "if", "(", "Alignment", "<", "", "||", "!", "isPowerOf2_64", "(", "Alignment", ")", ")", "return", "Error", "(", "AlignLoc", ",", "", ")", ";", "if", "(", "Alignment", ">=", "", "<<", "", ")", "return", "Error", "(", "AlignLoc", ",", "", ")", ";", "}"], "ground_truth": ["if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveAMDGPULDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35036, "Length": 212, "Cover_Rate": 0.7285223367697594} {"Template_token": ["", "amd_kernel_code_t", "Header", ";", "", "(", "Header", ",", "&", "getSTI", "(", ")", ")", ";", "while", "(", "true", ")", "{", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "", ")", ";", "StringRef", "ID", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "ID", "==", "", ")", "break", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35038, "Length": 81, "Cover_Rate": 0.6982758620689655} {"Template_token": ["", "if", "(", "ParseDirectiveMajorMinor", "(", "Major", ",", "Minor", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Stepping", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";", "VendorName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35039, "Length": 150, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";", "VendorName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";", "ArchName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectISA", "(", "Major", ",", "Minor", ",", "Stepping", ",", "VendorName", ",", "ArchName", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35040, "Length": 122, "Cover_Rate": 0.45185185185185184} {"Template_token": ["", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "{", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "(", "Twine", "(", "AssemblerDirectiveBegin", ")", "+", "Twine", "(", "", "", ")", ")", ".", "str", "(", ")", ")", ";", "}", "std", "::", "string", "HSAMetadataString", ";"], "ground_truth": ["if", "(", "ParseToEndDirective", "(", "AssemblerDirectiveBegin", ",", "AssemblerDirectiveEnd", ",", "HSAMetadataString", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35041, "Length": 72, "Cover_Rate": 0.3257918552036199} {"Template_token": ["", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", "", ")", ";", "}", "auto", "ISAVersionStringFromASM", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "std", "::", "string", "ISAVersionStringFromSTI", ";", "raw_string_ostream", "ISAVersionStreamFromSTI", "(", "ISAVersionStringFromSTI", ")", ";"], "ground_truth": ["IsaInfo", "::", "streamIsaVersion", "(", "&", "getSTI", "(", ")", ",", "ISAVersionStreamFromSTI", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveISAVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35042, "Length": 58, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirectiveMajorMinor", "(", "uint32_t", "&", "Major", ",", "uint32_t", "&", "Minor", ")", "{", "if", "(", "ParseAsAbsoluteExpression", "(", "Major", ")", ")", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveMajorMinor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35043, "Length": 46, "Cover_Rate": 0.6865671641791045} {"Template_token": ["", "Lex", "(", ")", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Minor", ")", ")", "return", "TokError", "(", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveMajorMinor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35044, "Length": 21, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "{", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "(", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", "+", "Twine", "(", "", "", ")", ")", ".", "str", "(", ")", ")", ";", "}", "auto", "PALMetadata", "=", "getTargetStreamer", "(", ")", ".", "getPALMetadata", "(", ")", ";", "PALMetadata", "->", "setLegacy", "(", ")", ";", "for", "(", ";", ";", ")", "{", "uint32_t", "Key", ",", "Value", ";"], "ground_truth": ["if", "(", "ParseAsAbsoluteExpression", "(", "Key", ")", ")", "{"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectivePALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35045, "Length": 91, "Cover_Rate": 0.4375} {"Template_token": ["", "std", "::", "string", "String", ";", "if", "(", "ParseToEndDirective", "(", "", "::", "AssemblerDirectiveBegin", ",", "", "::", "AssemblerDirectiveEnd", ",", "String", ")", ")", "return", "true", ";"], "ground_truth": ["auto", "PALMetadata", "=", "getTargetStreamer", "(", ")", ".", "getPALMetadata", "(", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectivePALMetadataBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35046, "Length": 34, "Cover_Rate": 0.44155844155844154} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Sels", "[", "", "]", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "", ">", "Sels", "[", "", "]", "||", "", "<", "Sels", "[", "", "]", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Sels", "[", "i", "]", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "", ">", "Sels", "[", "i", "]", "||", "", "<", "Sels", "[", "i", "]", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["unsigned", "DPP8", "=", "", ";"], "File": "AMDGPUAsmParser11", "Func": "parseDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35047, "Length": 137, "Cover_Rate": 0.4176829268292683} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Sels", "[", "", "]", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "", ">", "Sels", "[", "", "]", "||", "", "<", "Sels", "[", "", "]", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Sels", "[", "i", "]", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "", ">", "Sels", "[", "i", "]", "||", "", "<", "Sels", "[", "i", "]", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "DPP8", "=", "", ";"], "ground_truth": ["for", "(", "size_t", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "DPP8", "|=", "(", "Sels", "[", "i", "]", "<<", "(", "i", "*", "", ")", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35048, "Length": 172, "Cover_Rate": 0.524390243902439} {"Template_token": ["", "if", "(", "!", "isGFX10", "(", ")", "&&", "(", "Prefix", "==", "", "||", "Prefix", "==", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "isVI", "(", ")", "&&", "!", "isGFX9", "(", ")", "&&", "(", "Prefix", "==", "", "||", "Prefix", "==", "", "||", "Prefix", "==", "", "||", "Prefix", "==", "", "||", "Prefix", "==", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", "||", "!", "(", "", "<=", "Int", "&&", "Int", "<=", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Temp", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Temp", ")", "||", "!", "(", "", "<=", "Temp", "&&", "Temp", "<=", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "int", "shift", "=", "i", "*", "", "+", "", ";", "Int", "+=", "(", "Temp", "<<", "shift", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_SHL0", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_SHR0", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_ROR0", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_SHL1", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_ROL1", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_SHR1", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{"], "ground_truth": ["Int", "=", "DppCtrl", "::", "WAVE_ROR1", ";"], "File": "AMDGPUAsmParser11", "Func": "parseDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35049, "Length": 411, "Cover_Rate": 0.5896700143472023} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", "||", "!", "(", "", "<=", "Int", "&&", "Int", "<=", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Temp", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Temp", ")", "||", "!", "(", "", "<=", "Temp", "&&", "Temp", "<=", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "int", "shift", "=", "i", "*", "", "+", "", ";", "Int", "+=", "(", "Temp", "<<", "shift", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_SHL0", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_SHR0", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_ROR0", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_SHL1", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_ROL1", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_SHR1", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_ROR1", ";", "}", "else", "if", "(", "Prefix", "==", "", ")", "{", "if", "(", "Int", "==", "", ")", "{", "Int", "=", "DppCtrl", "::", "BCAST15", ";", "}", "else", "if", "(", "Int", "==", "", ")", "{"], "ground_truth": ["Int", "=", "DppCtrl", "::", "BCAST31", ";"], "File": "AMDGPUAsmParser11", "Func": "parseDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35050, "Length": 391, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Imm", ",", "S", ",", "Operand", "::", "ImmTyEndpgm", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser11", "Func": "parseEndpgmOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35051, "Length": 27, "Cover_Rate": 0.30337078651685395} {"Template_token": ["", "return", "!", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35052, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "StringRef", "Str", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "auto", "Res", "=", "parseExpTgtImpl", "(", "Str", ",", "Val", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Val", ",", "S", ",", "Operand", "::", "ImmTyExpTgt", ")", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35054, "Length": 71, "Cover_Rate": 0.8068181818181818} {"Template_token": ["", "StringRef", "Str", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "auto", "Res", "=", "parseExpTgtImpl", "(", "Str", ",", "Val", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Val", ",", "S", ",", "Operand", "::", "ImmTyExpTgt", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35055, "Length": 75, "Cover_Rate": 0.8522727272727273} {"Template_token": ["", "if", "(", "Str", "==", "", ")", "{", "Val", "=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", "==", "", ")", "{", "Val", "=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "", "||", "(", "Val", "==", "", "&&", "!", "isGFX10", "(", ")", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Val", "+=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "isGFX10", "(", ")", "&&", "Str", "==", "", ")", "{", "Val", "=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">=", "", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Val", "+=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";"], "ground_truth": ["if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser11", "Func": "parseExpTgtImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35056, "Length": 272, "Cover_Rate": 0.9006622516556292} {"Template_token": ["", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", "==", "", ")", "{", "Val", "=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "", "||", "(", "Val", "==", "", "&&", "!", "isGFX10", "(", ")", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Val", "+=", "", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser11", "Func": "parseExpTgtImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35057, "Length": 143, "Cover_Rate": 0.4735099337748344} {"Template_token": ["", "if", "(", "Res", "==", "MatchOperand_ParseFail", ")", "return", "Res", ";", "bool", "FormatFound", "=", "(", "Res", "==", "MatchOperand_Success", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Format", ",", "Loc", ",", "Operand", "::", "ImmTyFORMAT", ")", ")", ";", "if", "(", "FormatFound", ")", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", "if", "(", "isToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "return", "MatchOperand_Success", ";", "}", "Res", "=", "parseRegOrImm", "(", "Operands", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", "if", "(", "!", "FormatFound", ")", "{", "Res", "=", "parseSymbolicOrNumericFormat", "(", "Format", ")", ";", "if", "(", "Res", "==", "MatchOperand_ParseFail", ")", "return", "Res", ";", "if", "(", "Res", "==", "MatchOperand_Success", ")", "{", "auto", "Size", "=", "Operands", ".", "size", "(", ")", ";", "Operand", "&", "Op", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "Size", "-", "", "]", ")", ";", "assert", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyFORMAT", ")", ";", "Op", ".", "setImm", "(", "Format", ")", ";", "}", "return", "MatchOperand_Success", ";", "}", "if", "(", "isId", "(", "", ")", "&&", "peekToken", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseFORMAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35058, "Length": 206, "Cover_Rate": 0.7803030303030303} {"Template_token": ["", "return", "MatchOperand_Success", ";", "}", "Res", "=", "parseRegOrImm", "(", "Operands", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", "if", "(", "!", "FormatFound", ")", "{", "Res", "=", "parseSymbolicOrNumericFormat", "(", "Format", ")", ";", "if", "(", "Res", "==", "MatchOperand_ParseFail", ")", "return", "Res", ";", "if", "(", "Res", "==", "MatchOperand_Success", ")", "{", "auto", "Size", "=", "Operands", ".", "size", "(", ")", ";", "Operand", "&", "Op", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "Size", "-", "", "]", ")", ";", "assert", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyFORMAT", ")", ";", "Op", ".", "setImm", "(", "Format", ")", ";", "}", "return", "MatchOperand_Success", ";", "}", "if", "(", "isId", "(", "", ")", "&&", "peekToken", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseFORMAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35059, "Length": 151, "Cover_Rate": 0.571969696969697} {"Template_token": ["", "return", "UNDEF", ";", "}", "if", "(", "Imm", "&", "Mode", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "UNDEF", ";", "}", "Imm", "|=", "Mode", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "RParen", ")", ")", "break", ";"], "ground_truth": ["if", "(", "!", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "UNDEF", ";"], "File": "AMDGPUAsmParser11", "Func": "parseGPRIdxMacro", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35060, "Length": 52, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "while", "(", "true", ")", "{", "unsigned", "Mode", "=", "", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "for", "(", "unsigned", "ModeId", "=", "ID_MIN", ";", "ModeId", "<=", "ID_MAX", ";", "++", "ModeId", ")", "{", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ModeId", "]", ")", ")", "{", "Mode", "=", "", "<<", "ModeId", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUAsmParser11", "Func": "parseGPRIdxMacro", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35061, "Length": 57, "Cover_Rate": 0.3313953488372093} {"Template_token": ["", "}", "else", "{", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Imm", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Imm", "<", "", "||", "!", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Imm", ",", "S", ",", "Operand", "::", "ImmTyGprIdxMode", ")", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseGPRIdxMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35062, "Length": 65, "Cover_Rate": 0.3735632183908046} {"Template_token": ["", "if", "(", "ImmVal", "<", "", "||", "!", "isUInt", "<", "", ">", "(", "ImmVal", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "{", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "ImmVal", ",", "Loc", ",", "Operand", "::", "ImmTyHwreg", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35063, "Length": 58, "Cover_Rate": 0.3431952662721893} {"Template_token": ["", "}", "if", "(", "trySkipToken", "(", "AsmToken", "::", "RParen", ")", ")", "return", "true", ";", "return", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", "&&", "parseExpr", "(", "Offset", ")", "&&", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", "&&", "parseExpr", "(", "Width", ")", "&&", "skipToken", "(", "AsmToken", "::", "RParen", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseHwregBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35064, "Length": 52, "Cover_Rate": 0.40310077519379844} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "trySkipToken", "(", "AsmToken", "::", "RParen", ")", ")", "return", "true", ";"], "ground_truth": ["return", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", "&&", "parseExpr", "(", "Offset", ")", "&&", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", "&&", "parseExpr", "(", "Width", ")", "&&", "skipToken", "(", "AsmToken", "::", "RParen", ",", "", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseHwregBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35065, "Length": 54, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "bool", "AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "this", ",", "Name", ",", "NameLoc", ")", ")", ";", "bool", "IsMIMG", "=", "Name", ".", "startswith", "(", "", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMode", "Mode", "=", "OperandMode_Default", ";", "if", "(", "IsMIMG", "&&", "isGFX10", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", ")", "Mode", "=", "OperandMode_NSA", ";", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";"], "ground_truth": ["if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{"], "File": "AMDGPUAsmParser11", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35066, "Length": 148, "Cover_Rate": 0.7184466019417476} {"Template_token": ["", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMode", "Mode", "=", "OperandMode_Default", ";", "if", "(", "IsMIMG", "&&", "isGFX10", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", ")", "Mode", "=", "OperandMode_NSA", ";", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "", ":", "", ";", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "Msg", ")", ";", "}", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35067, "Length": 148, "Cover_Rate": 0.7184466019417476} {"Template_token": ["", "StringRef", "Chan", "=", "Str", ".", "take_back", "(", "", ")", ";", "int", "AttrChan", "=", "StringSwitch", "<", "int", ">", "(", "Chan", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "if", "(", "AttrChan", "==", "-", "", ")", "return", "MatchOperand_ParseFail", ";", "Str", "=", "Str", ".", "drop_back", "(", "", ")", ".", "drop_front", "(", "", ")", ";", "uint8_t", "Attr", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Attr", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Attr", ">", "", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseInterpAttr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35068, "Length": 133, "Cover_Rate": 0.5450819672131147} {"Template_token": ["", "int", "Slot", "=", "StringSwitch", "<", "int", ">", "(", "Str", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "ground_truth": ["SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseInterpSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35069, "Length": 51, "Cover_Rate": 0.3893129770992366} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Identifier", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Str", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "int", "Slot", "=", "StringSwitch", "<", "int", ">", "(", "Str", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "ground_truth": ["SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseInterpSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35070, "Length": 81, "Cover_Rate": 0.6183206106870229} {"Template_token": ["", "int64_t", "Bit", "=", "", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "{", "StringRef", "Tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Tok", "==", "Name", ")", "{", "if", "(", "Tok", "==", "", "&&", "!", "hasMIMG_R128", "(", ")", ")", "Error", "(", "S", ",", "", ")", ";", "if", "(", "Tok", "==", "", "&&", "!", "isGFX9", "(", ")", "&&", "!", "hasGFX10A16", "(", ")", ")", "Error", "(", "S", ",", "", ")", ";", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "startswith", "(", "", ")", "&&", "Tok", ".", "endswith", "(", "Name", ")", ")", "{", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "return", "MatchOperand_NoMatch", ";", "}", "break", ";", "}"], "ground_truth": ["default", ":"], "File": "AMDGPUAsmParser11", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35071, "Length": 161, "Cover_Rate": 0.6652892561983471} {"Template_token": ["", "if", "(", "Tok", "==", "", "&&", "!", "hasMIMG_R128", "(", ")", ")", "Error", "(", "S", ",", "", ")", ";", "if", "(", "Tok", "==", "", "&&", "!", "isGFX9", "(", ")", "&&", "!", "hasGFX10A16", "(", ")", ")", "Error", "(", "S", ",", "", ")", ";", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "startswith", "(", "", ")", "&&", "Tok", ".", "endswith", "(", "Name", ")", ")", "{", "Bit", "=", "", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35072, "Length": 80, "Cover_Rate": 0.3305785123966942} {"Template_token": ["", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Name", "==", "", ")", "{", "return", "parseIntWithPrefix", "(", "", ",", "Operands", ",", "Operand", "::", "ImmTyOMod", ",", "ConvertOmodMul", ")", ";", "}", "if", "(", "Name", "==", "", ")", "{", "return", "parseIntWithPrefix", "(", "", ",", "Operands", ",", "Operand", "::", "ImmTyOMod", ",", "ConvertOmodDiv", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseOModOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35073, "Length": 57, "Cover_Rate": 0.8028169014084507} {"Template_token": ["", "unsigned", "Prefix", "=", "Operands", ".", "size", "(", ")", ";", "SMLoc", "LBraceLoc", "=", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "for", "(", ";", ";", ")", "{", "ResTy", "=", "parseReg", "(", "Operands", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_Success", ")", "return", "ResTy", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "}"], "ground_truth": ["if", "(", "Operands", ".", "size", "(", ")", "-", "Prefix", ">", "", ")", "{"], "File": "AMDGPUAsmParser11", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35074, "Length": 99, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOMod", ")", "{", "res", "=", "parseOModOperand", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc0Sel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc1Sel", ")", "{", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSelHi", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegLo", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegHi", ")", "{"], "ground_truth": ["res", "=", "parseOperandArrayWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseOptionalOpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35075, "Length": 140, "Cover_Rate": 0.5737704918032787} {"Template_token": ["", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSelHi", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegLo", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegHi", ")", "{", "res", "=", "parseOperandArrayWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyDim", ")", "{", "res", "=", "parseDim", "(", "Operands", ")", ";", "}", "else", "{", "res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "if", "(", "res", "!=", "MatchOperand_NoMatch", ")", "{"], "ground_truth": ["return", "res", ";"], "File": "AMDGPUAsmParser11", "Func": "parseOptionalOpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35076, "Length": 144, "Cover_Rate": 0.5901639344262295} {"Template_token": ["", "SMLoc", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "RegisterKind", "RegKind", ";", "unsigned", "Reg", ",", "RegNum", ",", "RegWidth", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "updateGprCountSymbols", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "nullptr", ";", "}", "else", "KernelScope", ".", "usesRegister", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";", "return", "Operand", "::", "CreateReg", "(", "this", ",", "Reg", ",", "StartLoc", ",", "EndLoc", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35077, "Length": 94, "Cover_Rate": 0.7230769230769231} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseSDWADstUnused", "(", "OperandVector", "&", "Operands", ")", "{", "using", "namespace", "llvm", "::", "", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "StringRef", "Value", ";", "OperandMatchResultTy", "res", ";", "res", "=", "parseStringWithPrefix", "(", "", ",", "Value", ")", ";", "if", "(", "res", "!=", "MatchOperand_Success", ")", "{", "return", "res", ";", "}", "int64_t", "Int", ";", "Int", "=", "StringSwitch", "<", "int64_t", ">", "(", "Value", ")", ".", "Case", "(", "", ",", "DstUnused", "::", "UNUSED_PAD", ")", ".", "Case", "(", "", ",", "DstUnused", "::", "UNUSED_SEXT", ")", ".", "Case", "(", "", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseSDWADstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35078, "Length": 106, "Cover_Rate": 0.7412587412587412} {"Template_token": ["", "if", "(", "res", "!=", "MatchOperand_Success", ")", "{", "return", "res", ";", "}", "int64_t", "Int", ";", "Int", "=", "StringSwitch", "<", "int64_t", ">", "(", "Value", ")", ".", "Case", "(", "", ",", "DstUnused", "::", "UNUSED_PAD", ")", ".", "Case", "(", "", ",", "DstUnused", "::", "UNUSED_SEXT", ")", ".", "Case", "(", "", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ".", "Default", "(", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Int", "==", "", ")", "{", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Int", ",", "S", ",", "Operand", "::", "ImmTySdwaDstUnused", ")", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseSDWADstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35079, "Length": 93, "Cover_Rate": 0.6503496503496503} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "StringRef", "Value", ";", "OperandMatchResultTy", "res", ";", "res", "=", "parseStringWithPrefix", "(", "Prefix", ",", "Value", ")", ";", "if", "(", "res", "!=", "MatchOperand_Success", ")", "{", "return", "res", ";", "}", "int64_t", "Int", ";", "Int", "=", "StringSwitch", "<", "int64_t", ">", "(", "Value", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_0", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_1", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_2", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_3", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "WORD_0", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "WORD_1", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "DWORD", ")", ".", "Default", "(", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Int", "==", "", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Int", ",", "S", ",", "Type", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser11", "Func": "parseSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35080, "Length": 164, "Cover_Rate": 0.8864864864864865} {"Template_token": ["", "}", "int64_t", "Int", ";", "Int", "=", "StringSwitch", "<", "int64_t", ">", "(", "Value", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_0", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_1", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_2", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_3", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "WORD_0", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "WORD_1", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "DWORD", ")", ".", "Default", "(", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Int", "==", "", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Int", ",", "S", ",", "Type", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35081, "Length": 121, "Cover_Rate": 0.654054054054054} {"Template_token": ["", "Op", ".", "IsDefined", "=", "true", ";", "if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "(", "Op", ".", "Id", "=", "getMsgOpId", "(", "Msg", ".", "Id", ",", "getTokenStr", "(", ")", ")", ")", ">=", "", ")", "{", "lex", "(", ")", ";", "}", "else", "if", "(", "!", "parseExpr", "(", "Op", ".", "Id", ")", ")", "{", "return", "false", ";", "}", "if", "(", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Stream", ".", "IsDefined", "=", "true", ";", "if", "(", "!", "parseExpr", "(", "Stream", ".", "Id", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["return", "skipToken", "(", "AsmToken", "::", "RParen", ",", "", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseSendMsgBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35082, "Length": 97, "Cover_Rate": 0.521505376344086} {"Template_token": ["", "if", "(", "parseSendMsgBody", "(", "Msg", ",", "Op", ",", "Stream", ")", "&&", "validateSendMsg", "(", "Msg", ",", "Op", ",", "Stream", ",", "Loc", ")", ")", "{", "ImmVal", "=", "encodeMsg", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Stream", ".", "Id", ")", ";", "}", "else", "{", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "if", "(", "parseExpr", "(", "ImmVal", ")", ")", "{"], "ground_truth": ["if", "(", "ImmVal", "<", "", "||", "!", "isUInt", "<", "", ">", "(", "ImmVal", ")", ")", "{"], "File": "AMDGPUAsmParser11", "Func": "parseSendMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35083, "Length": 73, "Cover_Rate": 0.41714285714285715} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "int64_t", "ImmVal", "=", "", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "trySkipId", "(", "", ",", "AsmToken", "::", "LParen", ")", ")", "{", "OperandInfoTy", "Msg", "(", "ID_UNKNOWN_", ")", ";", "OperandInfoTy", "Op", "(", "OP_NONE_", ")", ";", "OperandInfoTy", "Stream", "(", "STREAM_ID_NONE_", ")", ";", "if", "(", "parseSendMsgBody", "(", "Msg", ",", "Op", ",", "Stream", ")", "&&", "validateSendMsg", "(", "Msg", ",", "Op", ",", "Stream", ",", "Loc", ")", ")", "{", "ImmVal", "=", "encodeMsg", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Stream", ".", "Id", ")", ";", "}", "else", "{", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "if", "(", "parseExpr", "(", "ImmVal", ")", ")", "{", "if", "(", "ImmVal", "<", "", "||", "!", "isUInt", "<", "", ">", "(", "ImmVal", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseSendMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35084, "Length": 132, "Cover_Rate": 0.7542857142857143} {"Template_token": ["", "}", "StringRef", "Tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Tok", "!=", "Prefix", ")", "{", "return", "MatchOperand_NoMatch", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{"], "File": "AMDGPUAsmParser11", "Func": "parseStringWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35085, "Length": 69, "Cover_Rate": 0.5798319327731093} {"Template_token": ["", "unsigned", "AndMask", "=", "", ";", "unsigned", "OrMask", "=", "", ";", "unsigned", "XorMask", "=", "", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Ctl", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Mask", "=", "", "<<", "(", "BITMASK_WIDTH", "-", "", "-", "i", ")", ";", "switch", "(", "Ctl", "[", "i", "]", ")", "{", "default", ":", "Error", "(", "StrLoc", ",", "", ")", ";", "return", "false", ";", "case", "'0'", ":", "break", ";", "case", "'1'", ":", "OrMask", "|=", "Mask", ";", "break", ";", "case", "'p'", ":", "AndMask", "|=", "Mask", ";", "break", ";", "case", "'i'", ":"], "ground_truth": ["AndMask", "|=", "Mask", ";"], "File": "AMDGPUAsmParser11", "Func": "parseSwizzleBitmaskPerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35086, "Length": 97, "Cover_Rate": 0.470873786407767} {"Template_token": ["", "Error", "(", "S", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "parseSwizzleOperands", "(", "", ",", "&", "LaneIdx", ",", "", ",", "GroupSize", "-", "", ",", "", ")", ")", "{", "Imm", "=", "encodeBitmaskPerm", "(", "BITMASK_MAX", "-", "GroupSize", "+", "", ",", "LaneIdx", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseSwizzleBroadcast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35087, "Length": 49, "Cover_Rate": 0.4049586776859504} {"Template_token": ["", "Ok", "=", "parseSwizzleQuadPerm", "(", "Imm", ")", ";", "}", "else", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ID_BITMASK_PERM", "]", ")", ")", "{", "Ok", "=", "parseSwizzleBitmaskPerm", "(", "Imm", ")", ";", "}", "else", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ID_BROADCAST", "]", ")", ")", "{", "Ok", "=", "parseSwizzleBroadcast", "(", "Imm", ")", ";", "}", "else", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ID_SWAP", "]", ")", ")", "{", "Ok", "=", "parseSwizzleSwap", "(", "Imm", ")", ";", "}", "else", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ID_REVERSE", "]", ")", ")", "{", "Ok", "=", "parseSwizzleReverse", "(", "Imm", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser11", "Func": "parseSwizzleMacro", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35088, "Length": 90, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "bool", "AsmParser", "::", "parseSwizzleOffset", "(", "int64_t", "&", "Imm", ")", "{", "SMLoc", "OffsetLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "!", "parseExpr", "(", "Imm", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "Error", "(", "OffsetLoc", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseSwizzleOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35089, "Length": 59, "Cover_Rate": 0.9365079365079365} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "Imm", "=", "", ";", "if", "(", "trySkipId", "(", "", ")", ")", "{", "bool", "Ok", "=", "false", ";", "if", "(", "skipToken", "(", "AsmToken", "::", "Colon", ",", "", ")", ")", "{", "if", "(", "trySkipId", "(", "", ")", ")", "{"], "ground_truth": ["Ok", "=", "parseSwizzleMacro", "(", "Imm", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseSwizzleOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35090, "Length": 58, "Cover_Rate": 0.4915254237288136} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseSwizzleOp", "(", "OperandVector", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "Imm", "=", "", ";", "if", "(", "trySkipId", "(", "", ")", ")", "{", "bool", "Ok", "=", "false", ";", "if", "(", "skipToken", "(", "AsmToken", "::", "Colon", ",", "", ")", ")", "{", "if", "(", "trySkipId", "(", "", ")", ")", "{", "Ok", "=", "parseSwizzleMacro", "(", "Imm", ")", ";", "}", "else", "{"], "ground_truth": ["Ok", "=", "parseSwizzleOffset", "(", "Imm", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseSwizzleOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35091, "Length": 78, "Cover_Rate": 0.6610169491525424} {"Template_token": ["", "bool", "AsmParser", "::", "parseSwizzleOperands", "(", "const", "unsigned", "OpNum", ",", "int64_t", "*", "Op", ",", "const", "unsigned", "MinVal", ",", "const", "unsigned", "MaxVal", ",", "const", "StringRef", "ErrMsg", ")", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "OpNum", ";", "++", "i", ")", "{"], "File": "AMDGPUAsmParser11", "Func": "parseSwizzleOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35092, "Length": 41, "Cover_Rate": 0.3416666666666667} {"Template_token": ["", "int64_t", "GroupSize", ";", "if", "(", "!", "parseSwizzleOperands", "(", "", ",", "&", "GroupSize", ",", "", ",", "", ",", "", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "isPowerOf2_64", "(", "GroupSize", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser11", "Func": "parseSwizzleReverse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35093, "Length": 44, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "int64_t", "GroupSize", ";", "if", "(", "!", "parseSwizzleOperands", "(", "", ",", "&", "GroupSize", ",", "", ",", "", ",", "", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "isPowerOf2_64", "(", "GroupSize", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "false", ";", "}", "Imm", "=", "encodeBitmaskPerm", "(", "BITMASK_MAX", ",", "", ",", "GroupSize", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "parseSwizzleSwap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35094, "Length": 60, "Cover_Rate": 0.6593406593406593} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Dfmt", "==", "DFMT_UNDEF", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "else", "if", "(", "Nfmt", "==", "NFMT_UNDEF", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "Dfmt", "=", "(", "Dfmt", "==", "DFMT_UNDEF", ")", "?", "DFMT_DEFAULT", ":", "Dfmt", ";", "Nfmt", "=", "(", "Nfmt", "==", "NFMT_UNDEF", ")", "?", "NFMT_DEFAULT", ":", "Nfmt", ";", "if", "(", "isGFX10", "(", ")", ")", "{", "auto", "Ufmt", "=", "convertDfmtNfmt2Ufmt", "(", "Dfmt", ",", "Nfmt", ")", ";"], "ground_truth": ["if", "(", "Ufmt", "==", "UFMT_UNDEF", ")", "{"], "File": "AMDGPUAsmParser11", "Func": "parseSymbolicSplitFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35095, "Length": 90, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseId", "(", "Str", ",", "", ")", "||", "!", "matchDfmtNfmt", "(", "Dfmt", ",", "Nfmt", ",", "Str", ",", "Loc", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Dfmt", "==", "DFMT_UNDEF", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "else", "if", "(", "Nfmt", "==", "NFMT_UNDEF", ")", "{", "Error", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser11", "Func": "parseSymbolicSplitFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35096, "Length": 70, "Cover_Rate": 0.32407407407407407} {"Template_token": ["", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "ID", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "ID", "==", "AssemblerDirectiveEnd", ")", "{", "Lex", "(", ")", ";", "FoundEnd", "=", "true", ";", "break", ";", "}", "}", "CollectStream", "<<", "Parser", ".", "parseStringToEndOfStatement", "(", ")", "<<", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "getSeparatorString", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "}"], "ground_truth": ["getLexer", "(", ")", ".", "setSkipSpace", "(", "true", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseToEndDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35097, "Length": 85, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDim", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128A16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyA16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAttrChan", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSelHi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNegLo", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNegHi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySwizzle", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyGprIdxMode", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHigh", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyBLGP", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyCBSZ", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyABID", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyEndpgm", ":", "OS", "<<", "", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35098, "Length": 272, "Cover_Rate": 0.5200764818355641} {"Template_token": ["", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDim", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128A16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyA16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser11", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35099, "Length": 162, "Cover_Rate": 0.30975143403441685} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isGFX9", "(", ")", "&&", "!", "isGFX10", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isCI", "(", ")", "&&", "!", "is", "(", ")", "&&", "!", "isGFX10", "(", ")", "&&", "hasXNACK", "(", ")", ";", "case", "", ":", "return", "isGFX10", "(", ")", ";", "default", ":", "break", ";", "}", "if", "(", "isCI", "(", ")", ")", "return", "true", ";", "if", "(", "is", "(", ")", "||", "isGFX10", "(", ")", ")", "{", "switch", "(", "RegNo", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser11", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35100, "Length": 102, "Cover_Rate": 0.31875} {"Template_token": ["", "if", "(", "", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", ")", ".", "Major", "<", "", ")", "return", "true", ";", "auto", "SymbolName", "=", "getGprCountSymbolName", "(", "RegKind", ")", ";", "if", "(", "!", "SymbolName", ")", "return", "true", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "*", "SymbolName", ")", ";", "int64_t", "NewMax", "=", "DwordRegIndex", "+", "RegWidth", "-", "", ";", "int64_t", "OldCount", ";"], "ground_truth": ["if", "(", "!", "Sym", "->", "isVariable", "(", ")", ")", "return", "!", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "updateGprCountSymbols", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35101, "Length": 90, "Cover_Rate": 0.5325443786982249} {"Template_token": ["", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "isSGPR", "(", "mc2PseudoReg", "(", "Reg", ")", ",", "TRI", ")", "&&", "Reg", "!=", "SGPR_NULL", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser11", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35102, "Length": 31, "Cover_Rate": 0.31} {"Template_token": ["", "unsigned", "SGPRUsed", "=", "findImplicitSGPRReadInVOP", "(", "Inst", ")", ";", "if", "(", "SGPRUsed", "!=", "", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRUsed", ")", ";", "++", "ConstantBusUseCount", ";", "}", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "Inst", ",", "OpIdx", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "const", "unsigned", "Reg", "=", "mc2PseudoReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "SGPRsUsed", ".", "count", "(", "Reg", ")", ")", "{", "SGPRsUsed", ".", "insert", "(", "Reg", ")", ";", "++", "ConstantBusUseCount", ";", "}", "}", "else", "{", "if", "(", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_IMMEDIATE", ")", "continue", ";", "unsigned", "Size", "=", "", "(", "Desc", ",", "OpIdx", ")", ";", "if", "(", "Size", "<", "", ")", "Size", "=", "", ";", "if", "(", "NumLiterals", "==", "", ")", "{", "NumLiterals", "=", "", ";", "LiteralSize", "=", "Size", ";", "}", "else", "if", "(", "LiteralSize", "!=", "Size", ")", "{"], "ground_truth": ["NumLiterals", "=", "", ";"], "File": "AMDGPUAsmParser11", "Func": "validateConstantBusLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35103, "Length": 230, "Cover_Rate": 0.6182795698924731} {"Template_token": ["", "}", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "assert", "(", "DstIdx", "!=", "-", "", ")", ";", "const", "MCOperand", "&", "Dst", "=", "Inst", ".", "getOperand", "(", "DstIdx", ")", ";", "assert", "(", "Dst", ".", "isReg", "(", ")", ")", ";", "const", "unsigned", "DstReg", "=", "mc2PseudoReg", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "const", "int", "SrcIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "for", "(", "int", "SrcIdx", ":", "SrcIndices", ")", "{", "if", "(", "SrcIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "SrcIdx", ")", ";", "if", "(", "Src", ".", "isReg", "(", ")", ")", "{", "const", "unsigned", "SrcReg", "=", "mc2PseudoReg", "(", "Src", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "isRegIntersect", "(", "DstReg", ",", "SrcReg", ",", "TRI", ")", ")", "{"], "File": "AMDGPUAsmParser11", "Func": "validateEarlyClobberLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35104, "Length": 172, "Cover_Rate": 0.6394052044609665} {"Template_token": ["", "if", "(", "DstIdx", "==", "-", "", "||", "Desc", ".", "getOperandConstraint", "(", "DstIdx", ",", "MCOI", "::", "EARLY_CLOBBER", ")", "==", "-", "", ")", "{", "return", "true", ";", "}", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "assert", "(", "DstIdx", "!=", "-", "", ")", ";", "const", "MCOperand", "&", "Dst", "=", "Inst", ".", "getOperand", "(", "DstIdx", ")", ";", "assert", "(", "Dst", ".", "isReg", "(", ")", ")", ";", "const", "unsigned", "DstReg", "=", "mc2PseudoReg", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "const", "int", "SrcIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";"], "ground_truth": ["for", "(", "int", "SrcIdx", ":", "SrcIndices", ")", "{"], "File": "AMDGPUAsmParser11", "Func": "validateEarlyClobberLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35105, "Length": 142, "Cover_Rate": 0.5278810408921933} {"Template_token": ["", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "unsigned", "OffsetSize", "=", "isGFX9", "(", ")", "?", "", ":", "", ";", "if", "(", "TSFlags", "&", "", ")", "{", "if", "(", "!", "isIntN", "(", "OffsetSize", ",", "Op", ".", "getImm", "(", ")", ")", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "isGFX9", "(", ")", "?", "", ":", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "validateFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35106, "Length": 67, "Cover_Rate": 0.30180180180180183} {"Template_token": ["", "}", "else", "if", "(", "!", "isValidHwreg", "(", "HwReg", ".", "Id", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "else", "if", "(", "!", "isValidHwregOffset", "(", "Offset", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "else", "if", "(", "!", "isValidHwregWidth", "(", "Width", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser11", "Func": "validateHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35107, "Length": 69, "Cover_Rate": 0.5307692307692308} {"Template_token": ["", "bool", "AsmParser", "::", "validateLdsDirect", "(", "const", "MCInst", "&", "Inst", ")", "{", "using", "namespace", "InstrFlags", ";", "const", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opcode", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "(", "VOP1", "|", "VOP2", "|", "VOP3", "|", "VOPC", "|", "VOP3P", "|", "", ")", ")", "==", "", ")", "return", "true", ";", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "const", "int", "SrcIndices", "[", "]", "=", "{", "Src1Idx", ",", "Src2Idx", "}", ";", "for", "(", "int", "SrcIdx", ":", "SrcIndices", ")", "{", "if", "(", "SrcIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "SrcIdx", ")", ";", "if", "(", "Src", ".", "isReg", "(", ")", "&&", "Src", ".", "getReg", "(", ")", "==", "LDS_DIRECT", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "validateLdsDirect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35108, "Length": 165, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "if", "(", "(", "Desc", ".", "TSFlags", "&", "(", "VOP1", "|", "VOP2", "|", "VOP3", "|", "VOPC", "|", "VOP3P", "|", "", ")", ")", "==", "", ")", "return", "true", ";", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "const", "int", "SrcIndices", "[", "]", "=", "{", "Src1Idx", ",", "Src2Idx", "}", ";", "for", "(", "int", "SrcIdx", ":", "SrcIndices", ")", "{", "if", "(", "SrcIdx", "==", "-", "", ")", "break", ";"], "ground_truth": ["const", "MCOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "SrcIdx", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "validateLdsDirect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35109, "Length": 107, "Cover_Rate": 0.44214876033057854} {"Template_token": ["", "auto", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "isSGPR", "(", "mc2PseudoReg", "(", "Reg", ")", ",", "TRI", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "validateMAIAccWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35110, "Length": 52, "Cover_Rate": 0.39097744360902253} {"Template_token": ["", "assert", "(", "VAddr0Idx", "!=", "-", "", ")", ";", "assert", "(", "SrsrcIdx", "!=", "-", "", ")", ";", "assert", "(", "SrsrcIdx", ">", "VAddr0Idx", ")", ";", "if", "(", "DimIdx", "==", "-", "", ")", "return", "true", ";", "unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";", "const", "", "*", "DimInfo", "=", "", "(", "Dim", ")", ";", "bool", "IsNSA", "=", "SrsrcIdx", "-", "VAddr0Idx", ">", "", ";", "unsigned", "VAddrSize", "=", "IsNSA", "?", "SrsrcIdx", "-", "VAddr0Idx", ":", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "VAddr0Idx", ")", "/", "", ";", "unsigned", "AddrSize", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "(", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "", ")", "+", "(", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "", ")", "+", "(", "BaseOpcode", "->", "LodOrClampOrMip", "?", "", ":", "", ")", ";", "if", "(", "!", "IsNSA", ")", "{", "if", "(", "AddrSize", ">", "", ")", "AddrSize", "=", "", ";", "else", "if", "(", "AddrSize", ">", "", ")", "AddrSize", "=", "", ";", "}", "return", "VAddrSize", "==", "AddrSize", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "validateMIMGAddrSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35111, "Length": 163, "Cover_Rate": 0.5397350993377483} {"Template_token": ["", "unsigned", "VDataSize", "=", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "VDataIdx", ")", ";", "unsigned", "TFESize", "=", "Inst", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", "?", "", ":", "", ";", "unsigned", "DMask", "=", "Inst", ".", "getOperand", "(", "DMaskIdx", ")", ".", "getImm", "(", ")", "&", "", ";", "if", "(", "DMask", "==", "", ")", "DMask", "=", "", ";", "unsigned", "DataSize", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", "?", "", ":", "countPopulation", "(", "DMask", ")", ";", "if", "(", "hasPackedD16", "(", ")", ")", "{", "int", "D16Idx", "=", "", "(", "Opc", ",", "", "::", "d16", ")", ";", "if", "(", "D16Idx", ">=", "", "&&", "Inst", ".", "getOperand", "(", "D16Idx", ")", ".", "getImm", "(", ")", ")", "DataSize", "=", "(", "DataSize", "+", "", ")", "/", "", ";", "}", "return", "(", "VDataSize", "/", "", ")", "==", "DataSize", "+", "TFESize", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "validateMIMGDataSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35112, "Length": 135, "Cover_Rate": 0.5113636363636364} {"Template_token": ["", "bool", "AsmParser", "::", "validateMovrels", "(", "const", "MCInst", "&", "Inst", ")", "{", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", "||", "!", "IsMovrelsSDWAOpcode", "(", "Opc", ")", ")", "return", "true", ";"], "ground_truth": ["const", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "validateMovrels", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35113, "Length": 67, "Cover_Rate": 0.4785714285714286} {"Template_token": ["", "const", "MCOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", ".", "isReg", "(", ")", ")", "return", "false", ";", "auto", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "!", "isSGPR", "(", "mc2PseudoReg", "(", "Reg", ")", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "validateMovrels", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35114, "Length": 59, "Cover_Rate": 0.42142857142857143} {"Template_token": ["", "Error", "(", "S", ",", "", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Strict", "&&", "(", "msgRequiresOp", "(", "Msg", ".", "Id", ")", "!=", "Op", ".", "IsDefined", ")", ")", "{", "Error", "(", "S", ",", "Op", ".", "IsDefined", "?", "", ":", "", ")", ";", "return", "false", ";", "}", "else", "if", "(", "!", "isValidMsgOp", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Strict", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser11", "Func": "validateSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35115, "Length": 75, "Cover_Rate": 0.3694581280788177} {"Template_token": ["", "return", "Operand", ".", "isIdxen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcB32", ":", "return", "Operand", ".", "isSSrcB32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcF32", ":", "return", "Operand", ".", "isSSrcF32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":", "return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_VReg32OrOff", ":", "return", "Operand", ".", "isVReg32OrOff", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_InterpSlot", ":", "return", "Operand", ".", "isInterpSlot", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_Attr", ":", "return", "Operand", ".", "isInterpAttr", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_AttrChan", ":", "return", "Operand", ".", "isAttrChan", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_ImmSMEMOffset", ":", "return", "Operand", ".", "isSMEMOffset", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SReg_64", ":", "case", "MCK_SReg_64_XEXEC", ":"], "ground_truth": ["return", "Operand", ".", "isNull", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";"], "File": "AMDGPUAsmParser11", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35116, "Length": 154, "Cover_Rate": 0.6209677419354839} {"Template_token": ["", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opcode", ")", ";", "if", "(", "!", "(", "Desc", ".", "TSFlags", "&", "(", "", "|", "", ")", ")", ")", "return", "true", ";", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "NumExprs", "=", "", ";", "unsigned", "NumLiterals", "=", "", ";", "uint32_t", "LiteralValue", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isImm", "(", ")", "&&", "!", "MO", ".", "isExpr", "(", ")", ")", "continue", ";", "if", "(", "!", "", "(", "Desc", ",", "OpIdx", ")", ")", "continue", ";", "if", "(", "OpIdx", "==", "Src2Idx", "&&", "(", "Desc", ".", "TSFlags", "&", "", ")", "&&", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "false", ";", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "Inst", ",", "OpIdx", ")", ")", "{", "uint32_t", "Value", "=", "static_cast", "<", "uint32_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "NumLiterals", "==", "", "||", "LiteralValue", "!=", "Value", ")", "{", "LiteralValue", "=", "Value", ";", "++", "NumLiterals", ";", "}", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "++", "NumExprs", ";", "}", "}", "NumLiterals", "+=", "NumExprs", ";", "return", "!", "NumLiterals", "||", "(", "NumLiterals", "==", "", "&&", "getFeatureBits", "(", ")", "[", "", "]", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "validateVOP3Literal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35117, "Length": 277, "Cover_Rate": 0.8849840255591054} {"Template_token": ["", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "return", "false", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":", "case", "IS_AGPR", ":", "case", "IS_TTMP", ":", "if", "(", "Reg1", "!=", "Reg", "+", "RegWidth", ")", "{", "return", "false", ";", "}"], "ground_truth": ["RegWidth", "++", ";"], "File": "AMDGPUAsmParser13", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35118, "Length": 169, "Cover_Rate": 0.689795918367347} {"Template_token": ["", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "return", "false", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":", "case", "IS_AGPR", ":", "case", "IS_TTMP", ":", "if", "(", "Reg1", "!=", "Reg", "+", "RegWidth", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35119, "Length": 86, "Cover_Rate": 0.3510204081632653} {"Template_token": ["", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "if", "(", "!", "Op", ".", "isToken", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "bool", "IsGFX10", "=", "isGFX10", "(", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDMask", ")", ";", "if", "(", "IsGFX10", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDim", ",", "-", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyUNorm", ")", ";", "if", "(", "IsGFX10", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyR128A16", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyTFE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyLWE", ")", ";", "if", "(", "!", "IsGFX10", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDA", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyD16", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35120, "Length": 260, "Cover_Rate": 0.6824146981627297} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "if", "(", "", "(", "Opc", ",", "", "::", "src0_modifiers", ")", "!=", "-", "", ")", "{", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "if", "(", "Op", ".", "isRegOrImm", "(", ")", ")", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "}", "else", "{", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isMod", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";", "}", "}", "}"], "ground_truth": ["if", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", "!=", "-", "", ")", "{"], "File": "AMDGPUAsmParser13", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35121, "Length": 269, "Cover_Rate": 0.5772532188841202} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultSMRDOffset20", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyOffset", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "defaultSMRDOffset20", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35122, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "void", "AsmParser", "::", "errorExpTgt", "(", ")", "{"], "ground_truth": ["Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "errorExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35124, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "static", "const", "unsigned", "Variants", "[", "]", "=", "{", "AsmVariants", "::", "VOP3", "}", ";", "return", "makeArrayRef", "(", "Variants", ")", ";", "}", "if", "(", "isForcedSDWA", "(", ")", ")", "{", "static", "const", "unsigned", "Variants", "[", "]", "=", "{", "AsmVariants", "::", "SDWA", ",", "AsmVariants", "::", "SDWA9", "}", ";", "return", "makeArrayRef", "(", "Variants", ")", ";", "}", "if", "(", "isForcedDPP", "(", ")", ")", "{", "static", "const", "unsigned", "Variants", "[", "]", "=", "{", "AsmVariants", "::", "DPP", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "Variants", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "getMatchedVariants", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35126, "Length": 77, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_TTMP", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_SGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35127, "Length": 115, "Cover_Rate": 0.40636042402826855} {"Template_token": ["", "unsigned", "AlignSize", "=", "", ";", "if", "(", "RegKind", "==", "IS_SGPR", "||", "RegKind", "==", "IS_TTMP", ")", "{", "AlignSize", "=", "std", "::", "min", "(", "RegWidth", ",", "", ")", ";", "}", "if", "(", "RegNum", "%", "AlignSize", "!=", "", ")", "return", "", ";", "unsigned", "RegIdx", "=", "RegNum", "/", "AlignSize", ";", "int", "RCID", "=", "getRegClass", "(", "RegKind", ",", "RegWidth", ")", ";", "if", "(", "RCID", "==", "-", "", ")", "return", "", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["const", "MCRegisterClass", "RC", "=", "TRI", "->", "getRegClass", "(", "RCID", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "getRegularReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35128, "Length": 90, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "static", "unsigned", "getSpecialRegForName", "(", "StringRef", "RegName", ")", "{", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "getSpecialRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35129, "Length": 289, "Cover_Rate": 0.7874659400544959} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyFORMAT", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "isFORMAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35130, "Length": 17, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "if", "(", "isInlineValue", "(", ")", ")", "{", "return", "true", ";", "}", "if", "(", "!", "isImmTy", "(", "ImmTyNone", ")", ")", "{", "return", "false", ";", "}", "APInt", "Literal", "(", "", ",", "Imm", ".", "Val", ")", ";", "if", "(", "Imm", ".", "IsFPImm", ")", "{", "if", "(", "type", "==", "", "||", "type", "==", "", ")", "{", "return", "", "(", "Imm", ".", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "", ",", "Imm", ".", "Val", ")", ")", ";", "if", "(", "!", "canLosslesslyConvertToFPType", "(", "FPLiteral", ",", "type", ")", ")", "return", "false", ";", "if", "(", "type", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{", "return", "", "(", "static_cast", "<", "int16_t", ">", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "", "(", "static_cast", "<", "int32_t", ">", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "type", "==", "", "||", "type", "==", "", ")", "{", "return", "", "(", "Imm", ".", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "!", "isSafeTruncation", "(", "Imm", ".", "Val", ",", "type", ".", "getScalarSizeInBits", "(", ")", ")", ")", "{", "return", "false", ";", "}", "if", "(", "type", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{"], "ground_truth": ["return", "", "(", "static_cast", "<", "int16_t", ">", "(", "Literal", ".", "getLoBits", "(", "", ")", ".", "getSExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "isInlinableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35132, "Length": 249, "Cover_Rate": 0.8084415584415584} {"Template_token": ["", "if", "(", "type", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{", "return", "", "(", "static_cast", "<", "int16_t", ">", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "", "(", "static_cast", "<", "int32_t", ">", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "type", "==", "", "||", "type", "==", "", ")", "{", "return", "", "(", "Imm", ".", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "!", "isSafeTruncation", "(", "Imm", ".", "Val", ",", "type", ".", "getScalarSizeInBits", "(", ")", ")", ")", "{", "return", "false", ";", "}", "if", "(", "type", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{", "return", "", "(", "static_cast", "<", "int16_t", ">", "(", "Literal", ".", "getLoBits", "(", "", ")", ".", "getSExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}"], "ground_truth": ["return", "", "(", "static_cast", "<", "int32_t", ">", "(", "Literal", ".", "getLoBits", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "isInlinableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35133, "Length": 178, "Cover_Rate": 0.577922077922078} {"Template_token": ["", "case", "", ":", "{", "const", "unsigned", "OperandType", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "OperandType", ";", "if", "(", "OperandType", "==", "", "||", "OperandType", "==", "", "||", "OperandType", "==", "", "||", "OperandType", "==", "", "||", "OperandType", "==", "", "||", "OperandType", "==", "", ")", "{", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "else", "{", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35134, "Length": 68, "Cover_Rate": 0.3238095238095238} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser13", "Func": "IsRevOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35135, "Length": 168, "Cover_Rate": 0.32061068702290074} {"Template_token": ["", "return", "isImm", "(", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "isSMRDOffset20", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35137, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "isVReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35138, "Length": 42, "Cover_Rate": 0.65625} {"Template_token": ["", "return", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "isVReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35139, "Length": 42, "Cover_Rate": 0.65625} {"Template_token": ["", "return", "isVCSrcF16", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "isVSrcB16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35140, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "isVCSrcF16", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "isVSrcB16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35141, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "if", "(", "R", "==", "Match_Success", ")", "break", ";", "}", "switch", "(", "Result", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "!", "validateInstruction", "(", "Inst", ",", "IDLoc", ",", "Operands", ")", ")", "{", "return", "true", ";", "}", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_MnemonicFail", ":", "{", "FeatureBitset", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["std", "::", "string", "Suggestion", "=", "MnemonicSpellCheck", "(", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35142, "Length": 114, "Cover_Rate": 0.30978260869565216} {"Template_token": ["", "Reg", "=", "", ";", "if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Reg", "=", "ParseSpecialReg", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";", "if", "(", "Reg", "==", "", ")", "Reg", "=", "ParseRegularReg", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";", "}", "else", "{"], "ground_truth": ["Reg", "=", "ParseRegList", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "ParseAMDGPURegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35143, "Length": 56, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "Reg", "=", "ParseRegularReg", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";", "}", "else", "{", "Reg", "=", "ParseRegList", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";", "}", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "Reg", "!=", "", "&&", "subtargetHasRegister", "(", "*", "TRI", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "ParseAMDGPURegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35144, "Length": 59, "Cover_Rate": 0.5267857142857143} {"Template_token": ["", "if", "(", "Res", "!=", "MatchOperand_NoMatch", ")", "{", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "Nfmt", ">=", "", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "GotNfmt", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "continue", ";", "}", "}", "break", ";", "}", "if", "(", "!", "GotDfmt", "&&", "!", "GotNfmt", ")", "return", "MatchOperand_NoMatch", ";", "auto", "Format", "=", "Dfmt", "|", "Nfmt", "<<", "", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Format", ",", "S", ",", "Operand", "::", "ImmTyFORMAT", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser13", "Func": "parseDfmtNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35145, "Length": 102, "Cover_Rate": 0.42323651452282157} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "Dfmt", "=", "", ",", "Nfmt", "=", "", ";", "bool", "GotDfmt", "=", "false", ",", "GotNfmt", "=", "false", ";", "while", "(", "!", "GotDfmt", "||", "!", "GotNfmt", ")", "{", "if", "(", "!", "GotDfmt", ")", "{", "auto", "Res", "=", "parseIntWithPrefix", "(", "", ",", "Dfmt", ")", ";", "if", "(", "Res", "!=", "MatchOperand_NoMatch", ")", "{", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "Dfmt", ">=", "", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "GotDfmt", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "continue", ";", "}", "}", "if", "(", "!", "GotNfmt", ")", "{", "auto", "Res", "=", "parseIntWithPrefix", "(", "", ",", "Nfmt", ")", ";", "if", "(", "Res", "!=", "MatchOperand_NoMatch", ")", "{", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "Nfmt", ">=", "", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "GotNfmt", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "continue", ";", "}", "}", "break", ";", "}", "if", "(", "!", "GotDfmt", "&&", "!", "GotNfmt", ")", "return", "MatchOperand_NoMatch", ";", "auto", "Format", "=", "Dfmt", "|", "Nfmt", "<<", "", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Format", ",", "S", ",", "Operand", "::", "ImmTyFORMAT", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "parseDfmtNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35146, "Length": 231, "Cover_Rate": 0.9585062240663901} {"Template_token": ["", "Token", "+=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "StringRef", "DimId", "=", "Token", ";", "if", "(", "DimId", ".", "startswith", "(", "", ")", ")", "DimId", "=", "DimId", ".", "substr", "(", "", ")", ";", "const", "", "*", "DimInfo", "=", "", "(", "DimId", ")", ";", "if", "(", "!", "DimInfo", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "DimInfo", "->", "Encoding", ",", "S", ",", "Operand", "::", "ImmTyDim", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser13", "Func": "parseDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35147, "Length": 86, "Cover_Rate": 0.3104693140794224} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "string", "Token", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Token", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", "!=", "Loc", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_ParseFail", ";", "Token", "+=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "StringRef", "DimId", "=", "Token", ";", "if", "(", "DimId", ".", "startswith", "(", "", ")", ")", "DimId", "=", "DimId", ".", "substr", "(", "", ")", ";", "const", "", "*", "DimInfo", "=", "", "(", "DimId", ")", ";", "if", "(", "!", "DimInfo", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "parseDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35148, "Length": 157, "Cover_Rate": 0.5667870036101083} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Name", ")", ")", "return", "TokError", "(", "", ")", ";", "MCSymbol", "*", "Symbol", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";", "unsigned", "LocalMemorySize", "=", "", "::", "getLocalMemorySize", "(", "&", "getSTI", "(", ")", ")", ";", "int64_t", "Size", ";", "SMLoc", "SizeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Size", ")", ")", "return", "true", ";", "if", "(", "Size", "<", "", ")", "return", "Error", "(", "SizeLoc", ",", "", ")", ";", "if", "(", "Size", ">", "LocalMemorySize", ")", "return", "Error", "(", "SizeLoc", ",", "", ")", ";", "int64_t", "Align", "=", "", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Lex", "(", ")", ";", "SMLoc", "AlignLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Align", ")", ")", "return", "true", ";", "if", "(", "Align", "<", "", "||", "!", "isPowerOf2_64", "(", "Align", ")", ")", "return", "Error", "(", "AlignLoc", ",", "", ")", ";", "if", "(", "Align", ">=", "", "<<", "", ")", "return", "Error", "(", "AlignLoc", ",", "", ")", ";", "}", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["Symbol", "->", "redefineIfPossible", "(", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "ParseDirectiveAMDGPULDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35149, "Length": 218, "Cover_Rate": 0.7569444444444444} {"Template_token": ["", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", "==", "", ")", "{", "Val", "=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "", ")", "errorExpTgt", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "", "||", "(", "Val", "==", "", "&&", "!", "isGFX10", "(", ")", ")", ")", "errorExpTgt", "(", ")", ";", "Val", "+=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "isGFX10", "(", ")", "&&", "Str", "==", "", ")", "{", "Val", "=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">=", "", ")", "errorExpTgt", "(", ")", ";", "Val", "+=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{"], "ground_truth": ["Str", "=", "Str", ".", "drop_front", "(", "", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "parseExpTgtImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35150, "Length": 203, "Cover_Rate": 0.7602996254681648} {"Template_token": ["", "if", "(", "Str", "==", "", ")", "{", "Val", "=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", "==", "", ")", "{", "Val", "=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "", ")", "errorExpTgt", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "", "||", "(", "Val", "==", "", "&&", "!", "isGFX10", "(", ")", ")", ")", "errorExpTgt", "(", ")", ";", "Val", "+=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "isGFX10", "(", ")", "&&", "Str", "==", "", ")", "{", "Val", "=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">=", "", ")", "errorExpTgt", "(", ")", ";", "Val", "+=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["errorExpTgt", "(", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "parseExpTgtImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35151, "Length": 246, "Cover_Rate": 0.9213483146067416} {"Template_token": ["", "return", "OFF", ";", "}", "int64_t", "Imm", "=", "", ";", "while", "(", "true", ")", "{", "unsigned", "Mode", "=", "", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "for", "(", "unsigned", "ModeId", "=", "ID_MIN", ";", "ModeId", "<=", "ID_MAX", ";", "++", "ModeId", ")", "{", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ModeId", "]", ")", ")", "{", "Mode", "=", "", "<<", "ModeId", ";", "break", ";", "}", "}", "if", "(", "Mode", "==", "", ")", "{", "Error", "(", "S", ",", "(", "Imm", "==", "", ")", "?", "", ":", "", ")", ";", "break", ";", "}", "if", "(", "Imm", "&", "Mode", ")", "{", "Error", "(", "S", ",", "", ")", ";", "break", ";", "}", "Imm", "|=", "Mode", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "RParen", ")", ")", "break", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "break", ";", "}"], "ground_truth": ["return", "Imm", ";"], "File": "AMDGPUAsmParser13", "Func": "parseGPRIdxMacro", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35152, "Length": 143, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "", "&&", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Imm", "=", "parseGPRIdxMacro", "(", ")", ";", "}", "else", "{", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Imm", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "Imm", "<", "", "||", "!", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "parseGPRIdxMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35153, "Length": 114, "Cover_Rate": 0.7402597402597403} {"Template_token": ["", "int64_t", "Offset", "=", "OFFSET_DEFAULT_", ";", "int64_t", "Width", "=", "WIDTH_DEFAULT_", ";", "if", "(", "parseHwregBody", "(", "HwReg", ",", "Offset", ",", "Width", ")", "&&", "validateHwreg", "(", "HwReg", ",", "Offset", ",", "Width", ",", "Loc", ")", ")", "{", "ImmVal", "=", "encodeHwreg", "(", "HwReg", ".", "Id", ",", "Offset", ",", "Width", ")", ";", "}", "}", "else", "if", "(", "parseExpr", "(", "ImmVal", ")", ")", "{", "if", "(", "ImmVal", "<", "", "||", "!", "isUInt", "<", "", ">", "(", "ImmVal", ")", ")", "Error", "(", "Loc", ",", "", ")", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "ImmVal", ",", "Loc", ",", "Operand", "::", "ImmTyHwreg", ")", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "parseHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35154, "Length": 100, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "bool", "Negate", "=", "false", ";", "if", "(", "!", "IsReal", "&&", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", "&&", "NextTok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "lex", "(", ")", ";", "IsReal", "=", "true", ";", "Negate", "=", "true", ";", "}", "if", "(", "IsReal", ")", "{", "StringRef", "Num", "=", "getTokenStr", "(", ")", ";", "lex", "(", ")", ";", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", "(", ")", ")", ";", "auto", "roundMode", "=", "APFloat", "::", "rmNearestTiesToEven", ";", "if", "(", "errorToBool", "(", "RealVal", ".", "convertFromString", "(", "Num", ",", "roundMode", ")", ".", "takeError", "(", ")", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Negate", ")", "RealVal", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ",", "Operand", "::", "ImmTyNone", ",", "true", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "else", "{", "int64_t", "IntVal", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "HasSP3AbsModifier", ")", "{", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Expr", ",", "EndLoc", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "else", "{", "if", "(", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Expr", "->", "evaluateAsAbsolute", "(", "IntVal", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "IntVal", ",", "S", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser13", "Func": "parseImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35155, "Length": 228, "Cover_Rate": 0.7147335423197492} {"Template_token": ["", "auto", "roundMode", "=", "APFloat", "::", "rmNearestTiesToEven", ";", "if", "(", "errorToBool", "(", "RealVal", ".", "convertFromString", "(", "Num", ",", "roundMode", ")", ".", "takeError", "(", ")", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Negate", ")", "RealVal", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ",", "Operand", "::", "ImmTyNone", ",", "true", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "else", "{", "int64_t", "IntVal", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "HasSP3AbsModifier", ")", "{", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Expr", ",", "EndLoc", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "else", "{"], "ground_truth": ["if", "(", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser13", "Func": "parseImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35156, "Length": 130, "Cover_Rate": 0.40752351097178685} {"Template_token": ["", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMode", "Mode", "=", "OperandMode_Default", ";", "if", "(", "IsMIMG", "&&", "isGFX10", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", ")", "Mode", "=", "OperandMode_NSA", ";", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "Res", ")", "{", "case", "MatchOperand_Success", ":", "break", ";", "case", "MatchOperand_ParseFail", ":", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";", "case", "MatchOperand_NoMatch", ":", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser13", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35157, "Length": 168, "Cover_Rate": 0.7567567567567568} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseInterpAttr", "(", "OperandVector", "&", "Operands", ")", "{", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Identifier", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Str", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "!", "Str", ".", "startswith", "(", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Chan", "=", "Str", ".", "take_back", "(", "", ")", ";", "int", "AttrChan", "=", "StringSwitch", "<", "int", ">", "(", "Chan", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "if", "(", "AttrChan", "==", "-", "", ")", "return", "MatchOperand_ParseFail", ";", "Str", "=", "Str", ".", "drop_back", "(", "", ")", ".", "drop_front", "(", "", ")", ";", "uint8_t", "Attr", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Attr", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "parseInterpAttr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35158, "Length": 162, "Cover_Rate": 0.6639344262295082} {"Template_token": ["", "if", "(", "Tok", "==", "", "&&", "!", "isGFX9", "(", ")", "&&", "!", "isGFX10", "(", ")", ")", "Error", "(", "S", ",", "", ")", ";", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "startswith", "(", "", ")", "&&", "Tok", ".", "endswith", "(", "Name", ")", ")", "{", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "return", "MatchOperand_NoMatch", ";", "}", "break", ";", "}", "default", ":", "return", "MatchOperand_NoMatch", ";", "}", "}"], "ground_truth": ["if", "(", "!", "isGFX10", "(", ")", "&&", "ImmTy", "==", "Operand", "::", "ImmTyDLC", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser13", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35159, "Length": 95, "Cover_Rate": 0.4260089686098655} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "{", "StringRef", "Tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Tok", "==", "Name", ")", "{", "if", "(", "Tok", "==", "", "&&", "isGFX9", "(", ")", ")", "Error", "(", "S", ",", "", ")", ";", "if", "(", "Tok", "==", "", "&&", "!", "isGFX9", "(", ")", "&&", "!", "isGFX10", "(", ")", ")", "Error", "(", "S", ",", "", ")", ";", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "startswith", "(", "", ")", "&&", "Tok", ".", "endswith", "(", "Name", ")", ")", "{", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "return", "MatchOperand_NoMatch", ";", "}", "break", ";", "}", "default", ":", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35160, "Length": 146, "Cover_Rate": 0.6547085201793722} {"Template_token": ["", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSelHi", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegLo", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegHi", ")", "{", "res", "=", "parseOperandArrayWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyDim", ")", "{", "res", "=", "parseDim", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyFORMAT", "&&", "!", "isGFX10", "(", ")", ")", "{"], "ground_truth": ["res", "=", "parseDfmtNfmt", "(", "Operands", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "parseOptionalOpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35161, "Length": 136, "Cover_Rate": 0.5055762081784386} {"Template_token": ["", "const", "auto", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "RegisterKind", "RegKind", ";", "unsigned", "Reg", ",", "RegNum", ",", "RegWidth", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "{", "Error", "(", "StartLoc", ",", "", ")", ";", "return", "nullptr", ";", "}", "if", "(", "", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "!", "updateGprCountSymbols", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "nullptr", ";"], "File": "AMDGPUAsmParser13", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35162, "Length": 93, "Cover_Rate": 0.6888888888888889} {"Template_token": ["", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "{", "Error", "(", "StartLoc", ",", "", ")", ";", "return", "nullptr", ";", "}", "if", "(", "", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "updateGprCountSymbols", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "nullptr", ";", "}", "else", "KernelScope", ".", "usesRegister", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";"], "ground_truth": ["return", "Operand", "::", "CreateReg", "(", "this", ",", "Reg", ",", "StartLoc", ",", "EndLoc", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35163, "Length": 81, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "NextRegWidth", "!=", "", ")", "return", "", ";", "if", "(", "NextRegKind", "!=", "RegKind", ")", "return", "", ";", "if", "(", "!", "AddNextRegisterToList", "(", "Reg", ",", "RegWidth", ",", "RegKind", ",", "NextReg", ")", ")", "return", "", ";", "}", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "", ";", "if", "(", "isRegularReg", "(", "RegKind", ")", ")", "Reg", "=", "getRegularReg", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";", "return", "Reg", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "ParseRegList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35164, "Length": 71, "Cover_Rate": 0.3736842105263158} {"Template_token": ["", "unsigned", "Reg", "=", "", ";", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "", ";", "if", "(", "RegWidth", "!=", "", ")", "return", "", ";", "for", "(", ";", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", ")", "{", "RegisterKind", "NextRegKind", ";", "unsigned", "NextReg", ",", "NextRegNum", ",", "NextRegWidth", ";", "if", "(", "!", "ParseRegister", "(", "NextRegKind", ",", "NextReg", ",", "NextRegNum", ",", "NextRegWidth", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "NextRegWidth", "!=", "", ")", "return", "", ";"], "File": "AMDGPUAsmParser13", "Func": "ParseRegList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35165, "Length": 92, "Cover_Rate": 0.4842105263157895} {"Template_token": ["", "if", "(", "!", "parseExpr", "(", "RegLo", ")", ")", "return", "false", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "Colon", ")", ")", "{", "if", "(", "!", "parseExpr", "(", "RegHi", ")", ")", "return", "false", ";", "}", "else", "{", "RegHi", "=", "RegLo", ";", "}", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "false", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "RegLo", ")", "||", "!", "isUInt", "<", "", ">", "(", "RegHi", ")", "||", "RegLo", ">", "RegHi", ")", "return", "false", ";", "Num", "=", "static_cast", "<", "unsigned", ">", "(", "RegLo", ")", ";"], "ground_truth": ["Width", "=", "(", "RegHi", "-", "RegLo", ")", "+", "", ";"], "File": "AMDGPUAsmParser13", "Func": "ParseRegRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35166, "Length": 100, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "assert", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", ")", ";", "StringRef", "RegName", "=", "getTokenStr", "(", ")", ";", "const", "RegInfo", "*", "RI", "=", "getRegularRegInfo", "(", "RegName", ")", ";", "if", "(", "!", "RI", ")", "return", "", ";", "lex", "(", ")", ";", "RegKind", "=", "RI", "->", "Kind", ";", "StringRef", "RegSuffix", "=", "RegName", ".", "substr", "(", "RI", "->", "Name", ".", "size", "(", ")", ")", ";", "if", "(", "!", "RegSuffix", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "getRegNum", "(", "RegSuffix", ",", "RegNum", ")", ")", "return", "", ";", "RegWidth", "=", "", ";", "}", "else", "{"], "ground_truth": ["if", "(", "!", "ParseRegRange", "(", "RegNum", ",", "RegWidth", ")", ")", "return", "", ";"], "File": "AMDGPUAsmParser13", "Func": "ParseRegularReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35167, "Length": 104, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "StringRef", "RegName", "=", "getTokenStr", "(", ")", ";", "const", "RegInfo", "*", "RI", "=", "getRegularRegInfo", "(", "RegName", ")", ";", "if", "(", "!", "RI", ")", "return", "", ";", "lex", "(", ")", ";", "RegKind", "=", "RI", "->", "Kind", ";", "StringRef", "RegSuffix", "=", "RegName", ".", "substr", "(", "RI", "->", "Name", ".", "size", "(", ")", ")", ";", "if", "(", "!", "RegSuffix", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "getRegNum", "(", "RegSuffix", ",", "RegNum", ")", ")", "return", "", ";", "RegWidth", "=", "", ";", "}", "else", "{", "if", "(", "!", "ParseRegRange", "(", "RegNum", ",", "RegWidth", ")", ")", "return", "", ";", "}"], "ground_truth": ["return", "getRegularReg", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "ParseRegularReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35168, "Length": 105, "Cover_Rate": 0.75} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseSendMsgOp", "(", "OperandVector", "&", "Operands", ")", "{", "using", "namespace", "llvm", "::", "", ";", "int64_t", "ImmVal", "=", "", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "trySkipId", "(", "", ",", "AsmToken", "::", "LParen", ")", ")", "{", "OperandInfoTy", "Msg", "(", "ID_UNKNOWN_", ")", ";", "OperandInfoTy", "Op", "(", "OP_NONE_", ")", ";", "OperandInfoTy", "Stream", "(", "STREAM_ID_NONE_", ")", ";", "if", "(", "parseSendMsgBody", "(", "Msg", ",", "Op", ",", "Stream", ")", "&&", "validateSendMsg", "(", "Msg", ",", "Op", ",", "Stream", ",", "Loc", ")", ")", "{", "ImmVal", "=", "encodeMsg", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Stream", ".", "Id", ")", ";", "}", "}", "else", "if", "(", "parseExpr", "(", "ImmVal", ")", ")", "{", "if", "(", "ImmVal", "<", "", "||", "!", "isUInt", "<", "", ">", "(", "ImmVal", ")", ")", "Error", "(", "Loc", ",", "", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "ImmVal", ",", "Loc", ",", "Operand", "::", "ImmTySendMsg", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "parseSendMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35169, "Length": 156, "Cover_Rate": 0.9873417721518988} {"Template_token": ["", "unsigned", "AsmParser", "::", "ParseSpecialReg", "(", "RegisterKind", "&", "RegKind", ",", "unsigned", "&", "RegNum", ",", "unsigned", "&", "RegWidth", ")", "{", "assert", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", ")", ";", "unsigned", "Reg", "=", "getSpecialRegForName", "(", "getTokenStr", "(", ")", ")", ";", "if", "(", "Reg", ")", "{"], "ground_truth": ["RegNum", "=", "", ";"], "File": "AMDGPUAsmParser13", "Func": "ParseSpecialReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35170, "Length": 47, "Cover_Rate": 0.734375} {"Template_token": ["", "if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "peekToken", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "while", "(", "parseCnt", "(", "Waitcnt", ")", "&&", "!", "isToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", ";", "}", "else", "{"], "ground_truth": ["parseExpr", "(", "Waitcnt", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "parseSWaitCntOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35171, "Length": 45, "Cover_Rate": 0.41284403669724773} {"Template_token": ["", "AsmToken", "AsmParser", "::", "peekToken", "(", ")", "{", "return", "getLexer", "(", ")", ".", "peekTok", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "peekToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35173, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "case", "ImmTyR128A16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAttrChan", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSelHi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNegLo", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNegHi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySwizzle", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyGprIdxMode", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHigh", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyBLGP", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyCBSZ", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyABID", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyEndpgm", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser13", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35174, "Length": 198, "Cover_Rate": 0.3852140077821012} {"Template_token": ["", "for", "(", "MCRegAliasIterator", "R", "(", "", ",", "&", "MRI", ",", "true", ")", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{", "if", "(", "*", "R", "==", "RegNo", ")", "return", "isGFX9", "(", ")", "||", "isGFX10", "(", ")", ";", "}", "for", "(", "MCRegAliasIterator", "R", "(", "", ",", "&", "MRI", ",", "true", ")", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{", "if", "(", "*", "R", "==", "RegNo", ")", "return", "hasSGPR104_SGPR105", "(", ")", ";", "}", "switch", "(", "RegNo", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isCI", "(", ")", "&&", "!", "is", "(", ")", "&&", "!", "isVI", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isGFX9", "(", ")", "&&", "!", "isGFX10", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isCI", "(", ")", "&&", "!", "is", "(", ")", "&&", "!", "isGFX10", "(", ")", "&&", "hasXNACK", "(", ")", ";", "case", "", ":", "return", "isGFX10", "(", ")", ";", "default", ":", "break", ";", "}", "if", "(", "isCI", "(", ")", ")", "return", "true", ";", "if", "(", "is", "(", ")", "||", "isGFX10", "(", ")", ")", "{", "switch", "(", "RegNo", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "}"], "ground_truth": ["for", "(", "MCRegAliasIterator", "R", "(", "", ",", "&", "MRI", ",", "true", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35175, "Length": 240, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "const", "", "*", "DimInfo", "=", "", "(", "Dim", ")", ";", "bool", "IsNSA", "=", "SrsrcIdx", "-", "VAddr0Idx", ">", "", ";", "unsigned", "VAddrSize", "=", "IsNSA", "?", "SrsrcIdx", "-", "VAddr0Idx", ":", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "VAddr0Idx", ")", "/", "", ";", "unsigned", "AddrSize", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "(", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "", ")", "+", "(", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "", ")", "+", "(", "BaseOpcode", "->", "LodOrClampOrMip", "?", "", ":", "", ")", ";", "if", "(", "!", "IsNSA", ")", "{", "if", "(", "AddrSize", ">", "", ")", "AddrSize", "=", "", ";", "else", "if", "(", "AddrSize", ">", "", ")", "AddrSize", "=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "validateMIMGAddrSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35176, "Length": 110, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "int", "SrsrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "int", "DimIdx", "=", "", "(", "Opc", ",", "", "::", "dim", ")", ";", "assert", "(", "VAddr0Idx", "!=", "-", "", ")", ";", "assert", "(", "SrsrcIdx", "!=", "-", "", ")", ";", "assert", "(", "DimIdx", "!=", "-", "", ")", ";", "assert", "(", "SrsrcIdx", ">", "VAddr0Idx", ")", ";", "unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";", "const", "", "*", "DimInfo", "=", "", "(", "Dim", ")", ";", "bool", "IsNSA", "=", "SrsrcIdx", "-", "VAddr0Idx", ">", "", ";", "unsigned", "VAddrSize", "=", "IsNSA", "?", "SrsrcIdx", "-", "VAddr0Idx", ":", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "VAddr0Idx", ")", "/", "", ";", "unsigned", "AddrSize", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "(", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "", ")", "+", "(", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "", ")", "+", "(", "BaseOpcode", "->", "LodOrClampOrMip", "?", "", ":", "", ")", ";", "if", "(", "!", "IsNSA", ")", "{", "if", "(", "AddrSize", ">", "", ")", "AddrSize", "=", "", ";"], "ground_truth": ["else", "if", "(", "AddrSize", ">", "", ")", "AddrSize", "=", "", ";"], "File": "AMDGPUAsmParser13", "Func": "validateMIMGAddrSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35177, "Length": 178, "Cover_Rate": 0.5933333333333334} {"Template_token": ["", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "int", "VDataIdx", "=", "", "(", "Opc", ",", "", "::", "vdata", ")", ";", "int", "DMaskIdx", "=", "", "(", "Opc", ",", "", "::", "dmask", ")", ";", "int", "TFEIdx", "=", "", "(", "Opc", ",", "", "::", "tfe", ")", ";", "assert", "(", "VDataIdx", "!=", "-", "", ")", ";", "assert", "(", "DMaskIdx", "!=", "-", "", ")", ";", "assert", "(", "TFEIdx", "!=", "-", "", ")", ";", "unsigned", "VDataSize", "=", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "VDataIdx", ")", ";"], "ground_truth": ["unsigned", "TFESize", "=", "Inst", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", "?", "", ":", "", ";"], "File": "AMDGPUAsmParser13", "Func": "validateMIMGDataSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35178, "Length": 107, "Cover_Rate": 0.4037735849056604} {"Template_token": ["", "case", "MCK_gds", ":", "return", "Operand", ".", "isGDS", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_lds", ":", "return", "Operand", ".", "isLDS", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_glc", ":", "return", "Operand", ".", "isGLC", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_idxen", ":", "return", "Operand", ".", "isIdxen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcB32", ":", "return", "Operand", ".", "isSSrcB32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcF32", ":", "return", "Operand", ".", "isSSrcF32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":", "return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_VReg32OrOff", ":", "return", "Operand", ".", "isVReg32OrOff", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";"], "ground_truth": ["case", "MCK_InterpSlot", ":"], "File": "AMDGPUAsmParser13", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35179, "Length": 129, "Cover_Rate": 0.5512820512820513} {"Template_token": ["", "if", "(", "", "(", "InstDesc", ",", "OpNum", ")", ")", "{", "if", "(", "Literal", ".", "getLoBits", "(", "", ")", "!=", "", ")", "{", "const_cast", "<", "AsmParser", "*", ">", "(", "AsmParser", ")", "->", "Warning", "(", "Inst", ".", "getLoc", "(", ")", ",", "", "", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "lshr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getOpFltSemantics", "(", "OpTy", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "lost", ")", ";", "uint64_t", "ImmVal", "=", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "OpTy", "==", "", "||", "OpTy", "==", "", ")", "{", "ImmVal", "|=", "(", "ImmVal", "<<", "", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "return", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", ";", "}", "switch", "(", "OpTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Val", ")", "&&", "", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Val", ")", "&&", "", "(", "static_cast", "<", "int16_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "return", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "AMDGPUAsmParser14", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35180, "Length": 415, "Cover_Rate": 0.5511288180610889} {"Template_token": ["", "bool", "AsmParser", "::", "AddNextRegisterToList", "(", "unsigned", "&", "Reg", ",", "unsigned", "&", "RegWidth", ",", "RegisterKind", "RegKind", ",", "unsigned", "Reg1", ",", "unsigned", "RegNum", ")", "{", "switch", "(", "RegKind", ")", "{", "case", "IS_SPECIAL", ":", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{"], "File": "AMDGPUAsmParser14", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35181, "Length": 65, "Cover_Rate": 0.30092592592592593} {"Template_token": ["", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getFeatureBits", "(", ")", ")", ")", ";", "{", "", "::", "IsaVersion", "ISA", "=", "", "::", "getIsaVersion", "(", "getFeatureBits", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";"], "ground_truth": ["Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35182, "Length": 75, "Cover_Rate": 0.373134328358209} {"Template_token": ["", "if", "(", "(", "getForcedEncodingSize", "(", ")", "==", "", "&&", "(", "TSFlags", "&", "", ")", ")", "||", "(", "getForcedEncodingSize", "(", ")", "==", "", "&&", "!", "(", "TSFlags", "&", "", ")", ")", "||", "(", "isForcedDPP", "(", ")", "&&", "!", "(", "TSFlags", "&", "", ")", ")", "||", "(", "isForcedSDWA", "(", ")", "&&", "!", "(", "TSFlags", "&", "", ")", ")", ")", "return", "Match_InvalidOperand", ";", "if", "(", "(", "TSFlags", "&", "", ")", "&&", "(", "TSFlags", "&", "", ")", "&&", "getForcedEncodingSize", "(", ")", "!=", "", ")", "return", "Match_PreferE32", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "auto", "OpNum", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "dst_sel", ")", ";", "const", "auto", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "Op", ".", "isImm", "(", ")", "||", "Op", ".", "getImm", "(", ")", "!=", "", "::", "SdwaSel", "::", "DWORD", ")", "{", "return", "Match_InvalidOperand", ";", "}", "}", "if", "(", "(", "TSFlags", "&", "", ")", "&&", "!", "hasFlatOffsets", "(", ")", ")", "{", "auto", "OpNum", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "offset", ")", ";", "const", "auto", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "Op", ".", "getImm", "(", ")", "!=", "", ")", "return", "Match_InvalidOperand", ";", "}", "return", "Match_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "checkTargetMatchPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35183, "Length": 217, "Cover_Rate": 0.8007380073800738} {"Template_token": ["", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "getForcedEncodingSize", "(", ")", "==", "", "&&", "(", "TSFlags", "&", "", ")", ")", "||", "(", "getForcedEncodingSize", "(", ")", "==", "", "&&", "!", "(", "TSFlags", "&", "", ")", ")", "||", "(", "isForcedDPP", "(", ")", "&&", "!", "(", "TSFlags", "&", "", ")", ")", "||", "(", "isForcedSDWA", "(", ")", "&&", "!", "(", "TSFlags", "&", "", ")", ")", ")", "return", "Match_InvalidOperand", ";", "if", "(", "(", "TSFlags", "&", "", ")", "&&", "(", "TSFlags", "&", "", ")", "&&", "getForcedEncodingSize", "(", ")", "!=", "", ")", "return", "Match_PreferE32", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["auto", "OpNum", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "dst_sel", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "checkTargetMatchPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35184, "Length": 134, "Cover_Rate": 0.4944649446494465} {"Template_token": ["", "static", "Operand", "::", "Ptr", "CreateExpr", "(", "const", "AsmParser", "*", "AsmParser", ",", "const", "class", "MCExpr", "*", "Expr", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "Operand", ">", "(", "Expression", ",", "AsmParser", ")", ";", "Op", "->", "Expr", "=", "Expr", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "AMDGPUAsmParser14", "Func": "CreateExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35185, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "Op", "->", "Reg", ".", "RegNo", "=", "RegNo", ";", "Op", "->", "Reg", ".", "Mods", "=", "Modifiers", "(", ")", ";", "Op", "->", "Reg", ".", "IsForcedVOP3", "=", "ForceVOP3", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "CreateReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35187, "Length": 42, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "Res", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Res", "->", "StartLoc", "=", "Loc", ";", "Res", "->", "EndLoc", "=", "Loc", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "CreateToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35188, "Length": 28, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "}", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppRowMask", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppBankMask", ",", "", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppBoundCtrl", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "cvtDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35189, "Length": 119, "Cover_Rate": 0.36503067484662577} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ")", "{", "IsGdsHardcoded", "=", "true", ";", "continue", ";", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "Operand", "::", "ImmTy", "OffsetType", "=", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "?", "Operand", "::", "ImmTySwizzle", ":", "Operand", "::", "ImmTyOffset", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "OffsetType", ")", ";", "if", "(", "!", "IsGdsHardcoded", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGDS", ")", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "cvtDSImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35190, "Length": 131, "Cover_Rate": 0.6616161616161617} {"Template_token": ["", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDMask", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyUNorm", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDA", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyR128", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyTFE", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyLWE", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35191, "Length": 93, "Cover_Rate": 0.34317343173431736} {"Template_token": ["", "}", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isRegOrImm", "(", ")", ")", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDMask", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyUNorm", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "cvtMIMGAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35192, "Length": 136, "Cover_Rate": 0.4689655172413793} {"Template_token": ["", "unsigned", "I", "=", "", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isRegOrImm", "(", ")", ")", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDMask", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyUNorm", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDA", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "cvtMIMGAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35193, "Length": 222, "Cover_Rate": 0.7655172413793103} {"Template_token": ["", "cvtSDWA", "(", "Inst", ",", "Operands", ",", "", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "cvtSdwaVOP2b", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35195, "Length": 12, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "cvtSDWA", "(", "Inst", ",", "Operands", ",", "", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "cvtSdwaVOP2b", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35196, "Length": 12, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ")", ";"], "ground_truth": ["if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "AMDGPUAsmParser14", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35197, "Length": 53, "Cover_Rate": 0.3192771084337349} {"Template_token": ["", "void", "AsmParser", "::", "cvtVOP3", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "OptionalImmIndexMap", "OptionalIdx", ";", "cvtVOP3Impl", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35198, "Length": 53, "Cover_Rate": 0.3192771084337349} {"Template_token": ["", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "if", "(", "Op", ".", "isRegOrImm", "(", ")", ")", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser14", "Func": "cvtVOP3Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35199, "Length": 103, "Cover_Rate": 0.5392670157068062} {"Template_token": ["", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{"], "ground_truth": ["OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";"], "File": "AMDGPUAsmParser14", "Func": "cvtVOP3Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35200, "Length": 81, "Cover_Rate": 0.42408376963350786} {"Template_token": ["", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isMod", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser14", "Func": "cvtVOP3OMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35201, "Length": 59, "Cover_Rate": 0.33714285714285713} {"Template_token": ["", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptIdx", ",", "Operand", "::", "ImmTyOpSel", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptIdx", ",", "Operand", "::", "ImmTyOpSelHi", ",", "-", "", ")", ";", "int", "NegLoIdx", "=", "", "(", "Opc", ",", "", "::", "neg_lo", ")", ";", "if", "(", "NegLoIdx", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptIdx", ",", "Operand", "::", "ImmTyNegLo", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptIdx", ",", "Operand", "::", "ImmTyNegHi", ")", ";", "}", "const", "int", "Ops", "[", "]", "=", "{", "", "::", "src0", ",", "", "::", "src1", ",", "", "::", "src2", "}", ";", "const", "int", "ModOps", "[", "]", "=", "{", "", "::", "src0_modifiers", ",", "", "::", "src1_modifiers", ",", "", "::", "src2_modifiers", "}", ";", "int", "OpSelIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel", ")", ";", "int", "OpSelHiIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel_hi", ")", ";", "unsigned", "OpSel", "=", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "OpSelHi", "=", "Inst", ".", "getOperand", "(", "OpSelHiIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NegLo", "=", "", ";"], "ground_truth": ["unsigned", "NegHi", "=", "", ";"], "File": "AMDGPUAsmParser14", "Func": "cvtVOP3P", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35202, "Length": 178, "Cover_Rate": 0.37473684210526315} {"Template_token": ["", "cvtVOP3Impl", "(", "Inst", ",", "Operands", ",", "OptIdx", ")", ";", "int", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "if", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptIdx", ",", "Operand", "::", "ImmTyClamp", ")", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptIdx", ",", "Operand", "::", "ImmTyOpSel", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptIdx", ",", "Operand", "::", "ImmTyOpSelHi", ",", "-", "", ")", ";", "int", "NegLoIdx", "=", "", "(", "Opc", ",", "", "::", "neg_lo", ")", ";", "if", "(", "NegLoIdx", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptIdx", ",", "Operand", "::", "ImmTyNegLo", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptIdx", ",", "Operand", "::", "ImmTyNegHi", ")", ";", "}", "const", "int", "Ops", "[", "]", "=", "{", "", "::", "src0", ",", "", "::", "src1", ",", "", "::", "src2", "}", ";", "const", "int", "ModOps", "[", "]", "=", "{", "", "::", "src0_modifiers", ",", "", "::", "src1_modifiers", ",", "", "::", "src2_modifiers", "}", ";", "int", "OpSelIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel", ")", ";", "int", "OpSelHiIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel_hi", ")", ";", "unsigned", "OpSel", "=", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "OpSelHi", "=", "Inst", ".", "getOperand", "(", "OpSelHiIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NegLo", "=", "", ";", "unsigned", "NegHi", "=", "", ";", "if", "(", "NegLoIdx", "!=", "-", "", ")", "{", "int", "NegHiIdx", "=", "", "(", "Opc", ",", "", "::", "neg_hi", ")", ";", "NegLo", "=", "Inst", ".", "getOperand", "(", "NegLoIdx", ")", ".", "getImm", "(", ")", ";", "NegHi", "=", "Inst", ".", "getOperand", "(", "NegHiIdx", ")", ".", "getImm", "(", ")", ";", "}", "for", "(", "int", "J", "=", "", ";", "J", "<", "", ";", "++", "J", ")", "{", "int", "OpIdx", "=", "", "(", "Opc", ",", "Ops", "[", "J", "]", ")", ";", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";"], "ground_truth": ["uint32_t", "ModVal", "=", "", ";"], "File": "AMDGPUAsmParser14", "Func": "cvtVOP3P", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35203, "Length": 314, "Cover_Rate": 0.6610526315789473} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultDA", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDA", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "defaultDA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35204, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultDA", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDA", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "defaultDA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35205, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultDMask", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "defaultDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35207, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultLWE", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyLWE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "defaultLWE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35209, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultOffsetU12", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyOffset", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "defaultOffsetU12", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35211, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultR128", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyR128", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "defaultR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35212, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyTFE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "defaultTFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35215, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyUNorm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "defaultUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35216, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyUNorm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "defaultUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35217, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "const", "unsigned", "Num", "=", "Desc", ".", "getNumImplicitUses", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Num", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "Desc", ".", "ImplicitUses", "[", "i", "]", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Reg", ";", "default", ":", "break", ";", "}", "}"], "ground_truth": ["return", "", ";"], "File": "AMDGPUAsmParser14", "Func": "findImplicitSGPRReadInVOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35218, "Length": 61, "Cover_Rate": 0.6224489795918368} {"Template_token": ["", "case", "", ":", "return", "&", "APFloat", "::", "IEEEsingle", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "&", "APFloat", "::", "IEEEdouble", "(", ")", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser14", "Func": "getOpFltSemantics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35219, "Length": 40, "Cover_Rate": 0.3389830508474576} {"Template_token": ["", "bool", "Operand", "::", "isGPRIdxMode", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isGPRIdxMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35221, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "isImmTy", "(", "ImmTyNone", ")", ")", "{", "return", "false", ";", "}", "APInt", "Literal", "(", "", ",", "Imm", ".", "Val", ")", ";", "if", "(", "Imm", ".", "IsFPImm", ")", "{", "if", "(", "type", "==", "", "||", "type", "==", "", ")", "{", "return", "", "(", "Imm", ".", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "", ",", "Imm", ".", "Val", ")", ")", ";", "if", "(", "!", "canLosslesslyConvertToFPType", "(", "FPLiteral", ",", "type", ")", ")", "return", "false", ";", "if", "(", "type", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{", "return", "", "(", "static_cast", "<", "int16_t", ">", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "", "(", "static_cast", "<", "int32_t", ">", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "type", "==", "", "||", "type", "==", "", ")", "{", "return", "", "(", "Imm", ".", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "type", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{", "return", "", "(", "static_cast", "<", "int16_t", ">", "(", "Literal", ".", "getLoBits", "(", "", ")", ".", "getSExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}"], "ground_truth": ["return", "", "(", "static_cast", "<", "int32_t", ">", "(", "Literal", ".", "getLoBits", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "isInlinableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35222, "Length": 245, "Cover_Rate": 0.8876811594202898} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "int64_t", "Val", "=", "MO", ".", "getImm", "(", ")", ";", "auto", "OpSize", "=", "", "(", "Desc", ",", "OpIdx", ")", ";", "switch", "(", "OpSize", ")", "{", "case", "", ":", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "", ":", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "", ":", "{", "const", "unsigned", "OperandType", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "OperandType", ";", "if", "(", "OperandType", "==", "", "||", "OperandType", "==", "", ")", "{", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "else", "{", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35223, "Length": 124, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "!", "", "(", "Desc", ",", "OpIdx", ")", ")", "{", "return", "false", ";", "}", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "int64_t", "Val", "=", "MO", ".", "getImm", "(", ")", ";", "auto", "OpSize", "=", "", "(", "Desc", ",", "OpIdx", ")", ";", "switch", "(", "OpSize", ")", "{", "case", "", ":", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "", ":", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "", ":", "{", "const", "unsigned", "OperandType", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "OperandType", ";", "if", "(", "OperandType", "==", "", "||", "OperandType", "==", "", ")", "{", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "else", "{", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35224, "Length": 138, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyOffset", ")", "&&", "isInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isOffsetS13", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35225, "Length": 17, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyOffset", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isOffsetU12", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35228, "Length": 17, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "bool", "isRegOrImmWithFP16InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isRegOrImmWithFP16InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35229, "Length": 13, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "bool", "isRegOrImmWithFP16InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isRegOrImmWithFP16InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35230, "Length": 13, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "bool", "isRegOrImmWithFP32InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isRegOrImmWithFP32InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35231, "Length": 13, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "bool", "isRegOrImmWithFP32InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isRegOrImmWithFP32InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35232, "Length": 13, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "bool", "isRegOrImmWithFP64InputMods", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrImmWithInputMods", "(", "", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "isRegOrImmWithFP64InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35233, "Length": 12, "Cover_Rate": 0.8} {"Template_token": ["", "bool", "isRegOrImmWithFP64InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isRegOrImmWithFP64InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35234, "Length": 13, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "return", "isRegKind", "(", ")", "||", "isInlinableImm", "(", "type", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isRegOrImmWithInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35236, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "isRegOrImmWithInputMods", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isRegOrImmWithInt32InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35239, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "bool", "isRegOrImmWithInt32InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isRegOrImmWithInt32InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35240, "Length": 13, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "return", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isVReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35243, "Length": 32, "Cover_Rate": 0.64} {"Template_token": ["", "bool", "isVReg", "(", ")", "const", "{", "return", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isVReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35244, "Length": 38, "Cover_Rate": 0.76} {"Template_token": ["", "bool", "isVReg32OrOff", "(", ")", "const", "{", "return", "isOff", "(", ")", "||", "isRegClass", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isVReg32OrOff", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35246, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "bool", "isVSrcF32", "(", ")", "const", "{", "return", "isVCSrcF32", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isVSrcF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35249, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "return", "isVSrcB16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isVSrcV2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35251, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "return", "isVSrcF16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isVSrcV2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35252, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "bool", "isVSrcV2F16", "(", ")", "const", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "isVSrcF16", "(", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "isVSrcV2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35253, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "void", "LLVMInitializeAsmParser", "(", ")", "{"], "ground_truth": ["RegisterMCAsmParser", "<", "AsmParser", ">", "A", "(", "getTheTarget", "(", ")", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "LLVMInitializeAMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35254, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "AbsMod", "&&", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Pipe", ")", "&&", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Integer", "||", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Real", ")", ")", "{", "SMLoc", "EndLoc", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Expr", ",", "EndLoc", ")", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseAbsoluteExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35256, "Length": 72, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "SMLoc", "ValLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "CntVal", ")", ")", "return", "true", ";", "", "::", "IsaVersion", "ISA", "=", "", "::", "getIsaVersion", "(", "getFeatureBits", "(", ")", ")", ";", "bool", "Failed", "=", "true", ";", "bool", "Sat", "=", "CntName", ".", "endswith", "(", "", ")", ";", "if", "(", "CntName", "==", "", "||", "CntName", "==", "", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeVmcnt", ",", "decodeVmcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "", "||", "CntName", "==", "", ")", "{"], "ground_truth": ["Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeExpcnt", ",", "decodeExpcnt", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "parseCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35258, "Length": 152, "Cover_Rate": 0.4720496894409938} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser14", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35259, "Length": 25, "Cover_Rate": 0.30864197530864196} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "", "::", "MetadataAssemblerDirectiveBegin", ")", "return", "ParseDirectiveCodeObjectMetadata", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35260, "Length": 79, "Cover_Rate": 0.9753086419753086} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirectiveHsaKernel", "(", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["StringRef", "KernelName", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "ParseDirectiveAMDGPUHsaKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35261, "Length": 39, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "amd_kernel_code_t", "Header", ";", "", "(", "Header", ",", "getFeatureBits", "(", ")", ")", ";", "while", "(", "true", ")", "{", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "", ")", ";", "StringRef", "ID", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";"], "ground_truth": ["Lex", "(", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "ParseDirectiveAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35262, "Length": 72, "Cover_Rate": 0.6260869565217392} {"Template_token": ["", "YamlStream", "<<", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "Lex", "(", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "ID", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "ID", "==", "", "::", "MetadataAssemblerDirectiveEnd", ")", "{", "Lex", "(", ")", ";", "FoundEnd", "=", "true", ";", "break", ";", "}", "}"], "ground_truth": ["YamlStream", "<<", "Parser", ".", "parseStringToEndOfStatement", "(", ")", "<<", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "getSeparatorString", "(", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "ParseDirectiveCodeObjectMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35263, "Length": 89, "Cover_Rate": 0.38362068965517243} {"Template_token": ["", "", "::", "IsaVersion", "ISA", "=", "", "::", "getIsaVersion", "(", "getFeatureBits", "(", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "ParseDirectiveMajorMinor", "(", "Major", ",", "Minor", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Stepping", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";", "VendorName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35264, "Length": 168, "Cover_Rate": 0.6222222222222222} {"Template_token": ["", "}", "if", "(", "ParseDirectiveMajorMinor", "(", "Major", ",", "Minor", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Stepping", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";", "VendorName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["Lex", "(", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35265, "Length": 132, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "}", "else", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "", ";", "}", "else", "if", "(", "Prefix", "==", "", ")", "{", "if", "(", "Int", "==", "", ")", "{", "Int", "=", "", ";", "}", "else", "if", "(", "Int", "==", "", ")", "{", "Int", "=", "", ";", "}", "else", "{", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "{", "return", "MatchOperand_ParseFail", ";", "}", "}", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Int", ",", "S", ",", "Operand", "::", "ImmTyDppCtrl", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35266, "Length": 225, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Temp", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Temp", ")", "||", "!", "(", "", "<=", "Temp", "&&", "Temp", "<=", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "int", "shift", "=", "i", "*", "", "+", "", ";", "Int", "+=", "(", "Temp", "<<", "shift", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "", ";"], "ground_truth": ["}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{"], "File": "AMDGPUAsmParser14", "Func": "parseDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35267, "Length": 223, "Cover_Rate": 0.3996415770609319} {"Template_token": ["", "if", "(", "Val", ">", "", ")", "errorExpTgt", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "", ")", "errorExpTgt", "(", ")", ";", "Val", "+=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">=", "", ")", "errorExpTgt", "(", ")", ";", "Val", "+=", "", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseExpTgtImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35268, "Length": 116, "Cover_Rate": 0.48945147679324896} {"Template_token": ["", "if", "(", "HwReg", ".", "Id", "<", "", "||", "!", "isUInt", "<", "ID_WIDTH_", ">", "(", "HwReg", ".", "Id", ")", ")", "{", "if", "(", "HwReg", ".", "IsSymbolic", ")", "Error", "(", "S", ",", "", ")", ";", "else", "Error", "(", "S", ",", "", ")", ";", "}", "if", "(", "Offset", "<", "", "||", "!", "isUInt", "<", "OFFSET_WIDTH_", ">", "(", "Offset", ")", ")", "Error", "(", "S", ",", "", ")", ";"], "ground_truth": ["if", "(", "(", "Width", "-", "", ")", "<", "", "||", "!", "isUInt", "<", "WIDTH_M1_WIDTH_", ">", "(", "Width", "-", "", ")", ")", "Error", "(", "S", ",", "", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "parseHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35269, "Length": 92, "Cover_Rate": 0.3274021352313167} {"Template_token": ["", "int64_t", "Width", "=", "WIDTH_M1_DEFAULT_", "+", "", ";", "if", "(", "parseHwregConstruct", "(", "HwReg", ",", "Offset", ",", "Width", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "HwReg", ".", "Id", "<", "", "||", "!", "isUInt", "<", "ID_WIDTH_", ">", "(", "HwReg", ".", "Id", ")", ")", "{", "if", "(", "HwReg", ".", "IsSymbolic", ")", "Error", "(", "S", ",", "", ")", ";", "else", "Error", "(", "S", ",", "", ")", ";", "}", "if", "(", "Offset", "<", "", "||", "!", "isUInt", "<", "OFFSET_WIDTH_", ">", "(", "Offset", ")", ")", "Error", "(", "S", ",", "", ")", ";", "if", "(", "(", "Width", "-", "", ")", "<", "", "||", "!", "isUInt", "<", "WIDTH_M1_WIDTH_", ">", "(", "Width", "-", "", ")", ")", "Error", "(", "S", ",", "", ")", ";", "Imm16Val", "=", "(", "HwReg", ".", "Id", "<<", "ID_SHIFT_", ")", "|", "(", "Offset", "<<", "OFFSET_SHIFT_", ")", "|", "(", "(", "Width", "-", "", ")", "<<", "WIDTH_M1_SHIFT_", ")", ";", "}", "break", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Imm16Val", ",", "S", ",", "Operand", "::", "ImmTyHwreg", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35270, "Length": 167, "Cover_Rate": 0.594306049822064} {"Template_token": ["", "bool", "Minus", "=", "false", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Minus", ")", "{", "Minus", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Integer", ":", "{"], "ground_truth": ["int64_t", "IntVal", ";"], "File": "AMDGPUAsmParser14", "Func": "parseImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35271, "Length": 64, "Cover_Rate": 0.31527093596059114} {"Template_token": ["", "bool", "AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "this", ",", "Name", ",", "NameLoc", ")", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "Res", ")", "{"], "ground_truth": ["case", "MatchOperand_Success", ":", "break", ";"], "File": "AMDGPUAsmParser14", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35272, "Length": 97, "Cover_Rate": 0.5243243243243243} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "Res", ")", "{", "case", "MatchOperand_Success", ":", "break", ";", "case", "MatchOperand_ParseFail", ":", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";", "case", "MatchOperand_NoMatch", ":", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35273, "Length": 113, "Cover_Rate": 0.6108108108108108} {"Template_token": ["", "OperandMatchResultTy", "Res", "=", "parseIntWithPrefix", "(", "Prefix", ",", "Value", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "ConvertResult", "&&", "!", "ConvertResult", "(", "Value", ")", ")", "{"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser14", "Func": "parseIntWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35274, "Length": 33, "Cover_Rate": 0.3173076923076923} {"Template_token": ["", "int64_t", "Bit", "=", "", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "{", "StringRef", "Tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Tok", "==", "Name", ")", "{", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "startswith", "(", "", ")", "&&", "Tok", ".", "endswith", "(", "Name", ")", ")", "{", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "return", "MatchOperand_NoMatch", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35275, "Length": 118, "Cover_Rate": 0.7065868263473054} {"Template_token": ["", "ResTy", "=", "parseRegOrImm", "(", "Operands", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "ResTy", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{", "const", "auto", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";", "if", "(", "!", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateExpr", "(", "this", ",", "Expr", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "this", ",", "Tok", ".", "getString", "(", ")", ",", "Tok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35276, "Length": 123, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "if", "(", "!", "Name", ".", "equals", "(", "Prefix", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "Val", "=", "", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "<", "", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "MatchOperand_ParseFail", ";", "int64_t", "Op", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Op", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["if", "(", "Op", "!=", "", "&&", "Op", "!=", "", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser14", "Func": "parseOperandArrayWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35277, "Length": 187, "Cover_Rate": 0.700374531835206} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseReg", "(", "OperandVector", "&", "Operands", ")", "{", "if", "(", "auto", "R", "=", "parseRegister", "(", ")", ")", "{", "assert", "(", "R", "->", "isReg", "(", ")", ")", ";", "R", "->", "Reg", ".", "IsForcedVOP3", "=", "isForcedVOP3", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "std", "::", "move", "(", "R", ")", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "parseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35278, "Length": 51, "Cover_Rate": 0.864406779661017} {"Template_token": ["", "assert", "(", "R", "->", "isReg", "(", ")", ")", ";", "R", "->", "Reg", ".", "IsForcedVOP3", "=", "isForcedVOP3", "(", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "R", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35279, "Length": 39, "Cover_Rate": 0.6610169491525424} {"Template_token": ["", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ",", "&", "DwordRegIndex", ")", ")", "{", "return", "nullptr", ";", "}", "KernelScope", ".", "usesRegister", "(", "RegKind", ",", "DwordRegIndex", ",", "RegWidth", ")", ";", "return", "Operand", "::", "CreateReg", "(", "this", ",", "Reg", ",", "StartLoc", ",", "EndLoc", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35280, "Length": 50, "Cover_Rate": 0.4854368932038835} {"Template_token": ["", "auto", "res", "=", "parseImm", "(", "Operands", ",", "AbsMod", ")", ";", "if", "(", "res", "!=", "MatchOperand_NoMatch", ")", "{", "return", "res", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35281, "Length": 21, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "break", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "OperandInfoTy", "Msg", "(", "ID_UNKNOWN_", ")", ";", "OperandInfoTy", "Operation", "(", "OP_UNKNOWN_", ")", ";", "int64_t", "StreamId", "=", "STREAM_ID_DEFAULT_", ";", "if", "(", "parseSendMsgConstruct", "(", "Msg", ",", "Operation", ",", "StreamId", ")", ")", "return", "MatchOperand_ParseFail", ";", "do", "{", "if", "(", "!", "(", "(", "ID_INTERRUPT", "<=", "Msg", ".", "Id", "&&", "Msg", ".", "Id", "<=", "ID_GS_DONE", ")", "||", "Msg", ".", "Id", "==", "ID_SYSMSG", ")", ")", "{", "if", "(", "Msg", ".", "IsSymbolic", ")", "Error", "(", "S", ",", "", ")", ";", "else", "Error", "(", "S", ",", "", ")", ";", "break", ";", "}", "Imm16Val", "=", "(", "Msg", ".", "Id", "<<", "ID_SHIFT_", ")", ";", "if", "(", "Msg", ".", "Id", "==", "ID_GS", "||", "Msg", ".", "Id", "==", "ID_GS_DONE", ")", "{", "if", "(", "!", "(", "OP_GS_FIRST_", "<=", "Operation", ".", "Id", "&&", "Operation", ".", "Id", "<", "OP_GS_LAST_", ")", ")", "{", "if", "(", "Operation", ".", "IsSymbolic", ")", "Error", "(", "S", ",", "", ")", ";", "else", "Error", "(", "S", ",", "", ")", ";", "break", ";", "}", "if", "(", "Operation", ".", "Id", "==", "OP_GS_NOP", "&&", "Msg", ".", "Id", "!=", "ID_GS_DONE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "break", ";", "}", "Imm16Val", "|=", "(", "Operation", ".", "Id", "<<", "OP_SHIFT_", ")", ";", "}"], "ground_truth": ["if", "(", "Msg", ".", "Id", "==", "ID_SYSMSG", ")", "{"], "File": "AMDGPUAsmParser14", "Func": "parseSendMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35282, "Length": 203, "Cover_Rate": 0.4603174603174603} {"Template_token": ["", "}", "case", "AsmToken", "::", "Identifier", ":", "Operands", ".", "push_back", "(", "Operand", "::", "CreateExpr", "(", "this", ",", "MCSymbolRefExpr", "::", "create", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ")", ",", "getContext", "(", ")", ")", ",", "S", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseSOppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35283, "Length": 57, "Cover_Rate": 0.41304347826086957} {"Template_token": ["", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Identifier", ":", "Operands", ".", "push_back", "(", "Operand", "::", "CreateExpr", "(", "this", ",", "MCSymbolRefExpr", "::", "create", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ")", ",", "getContext", "(", ")", ")", ",", "S", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseSOppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35284, "Length": 59, "Cover_Rate": 0.427536231884058} {"Template_token": ["", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "true", ";", "}", "else", "{"], "ground_truth": ["Error", "(", "S", ",", "ErrMsg", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "parseString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35285, "Length": 31, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "if", "(", "trySkipId", "(", "", ")", ")", "{", "Ok", "=", "parseSwizzleMacro", "(", "Imm", ")", ";", "}", "else", "{", "Ok", "=", "parseSwizzleOffset", "(", "Imm", ")", ";", "}", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Imm", ",", "S", ",", "Operand", "::", "ImmTySwizzle", ")", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "parseSwizzleOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35286, "Length": 47, "Cover_Rate": 0.40869565217391307} {"Template_token": ["", "if", "(", "parseSwizzleOperands", "(", "LANE_NUM", ",", "Lane", ",", "", ",", "LANE_MAX", ",", "", ")", ")", "{", "Imm", "=", "QUAD_PERM_ENC", ";", "for", "(", "auto", "i", "=", "", ";", "i", "<", "LANE_NUM", ";", "++", "i", ")", "{", "Imm", "|=", "Lane", "[", "i", "]", "<<", "(", "LANE_SHIFT", "*", "i", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser14", "Func": "parseSwizzleQuadPerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35287, "Length": 52, "Cover_Rate": 0.6419753086419753} {"Template_token": ["", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "getString", "(", ")", "==", "", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "Tok", ".", "getLoc", "(", ")", ",", "Operand", "::", "ImmTyOff", ",", "false", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";", "}"], "ground_truth": ["return", "MatchOperand_NoMatch", ";"], "File": "AMDGPUAsmParser14", "Func": "parseVReg32OrOff", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35288, "Length": 62, "Cover_Rate": 0.5904761904761905} {"Template_token": ["", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser14", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35289, "Length": 144, "Cover_Rate": 0.37994722955145116} {"Template_token": ["", "switch", "(", "Type", ")", "{", "case", "ImmTyNone", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyGDS", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffen", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyIdxen", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAddr64", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset0", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset1", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAttrChan", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyOpSel", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser14", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35290, "Length": 329, "Cover_Rate": 0.8680738786279684} {"Template_token": ["", "if", "(", "!", "trySkipToken", "(", "Kind", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "ErrMsg", ")", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "skipToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35291, "Length": 32, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "Id", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser14", "Func": "trySkipId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35292, "Length": 40, "Cover_Rate": 0.7843137254901961} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "Kind", ")", "{"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "trySkipToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35293, "Length": 19, "Cover_Rate": 0.48717948717948717} {"Template_token": ["", "bool", "AsmParser", "::", "usesConstantBus", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpIdx", ")", "{", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "!", "isInlineConstant", "(", "Inst", ",", "OpIdx", ")", ";", "}"], "ground_truth": ["return", "!", "MO", ".", "isReg", "(", ")", "||", "isSGPR", "(", "mc2PseudoReg", "(", "MO", ".", "getReg", "(", ")", ")", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35294, "Length": 73, "Cover_Rate": 0.9864864864864865} {"Template_token": ["", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "!", "isInlineConstant", "(", "Inst", ",", "OpIdx", ")", ";", "}", "return", "!", "MO", ".", "isReg", "(", ")", "||", "isSGPR", "(", "mc2PseudoReg", "(", "MO", ".", "getReg", "(", ")", ")", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35295, "Length": 48, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "void", "usesRegister", "(", "RegisterKind", "RegKind", ",", "unsigned", "DwordRegIndex", ",", "unsigned", "RegWidth", ")", "{", "switch", "(", "RegKind", ")", "{", "case", "IS_SGPR", ":", "usesSgprAt", "(", "DwordRegIndex", "+", "RegWidth", "-", "", ")", ";", "break", ";"], "ground_truth": ["case", "IS_VGPR", ":", "usesVgprAt", "(", "DwordRegIndex", "+", "RegWidth", "-", "", ")", ";", "break", ";"], "File": "AMDGPUAsmParser14", "Func": "usesRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35296, "Length": 46, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "switch", "(", "RegKind", ")", "{", "case", "IS_SGPR", ":", "usesSgprAt", "(", "DwordRegIndex", "+", "RegWidth", "-", "", ")", ";", "break", ";"], "ground_truth": ["case", "IS_VGPR", ":", "usesVgprAt", "(", "DwordRegIndex", "+", "RegWidth", "-", "", ")", ";", "break", ";"], "File": "AMDGPUAsmParser14", "Func": "usesRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35297, "Length": 33, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcB32", ":", "return", "Operand", ".", "isSSrcB32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcF32", ":", "return", "Operand", ".", "isSSrcF32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":", "return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_VReg32OrOff", ":", "return", "Operand", ".", "isVReg32OrOff", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_InterpSlot", ":", "return", "Operand", ".", "isInterpSlot", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_Attr", ":", "return", "Operand", ".", "isInterpAttr", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";"], "ground_truth": ["case", "MCK_AttrChan", ":"], "File": "AMDGPUAsmParser14", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35298, "Length": 101, "Cover_Rate": 0.4975369458128079} {"Template_token": ["", "case", "MCK_SSrcF32", ":", "return", "Operand", ".", "isSSrcF32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":", "return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_VReg32OrOff", ":", "return", "Operand", ".", "isVReg32OrOff", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_InterpSlot", ":", "return", "Operand", ".", "isInterpSlot", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_Attr", ":", "return", "Operand", ".", "isInterpAttr", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_AttrChan", ":", "return", "Operand", ".", "isAttrChan", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "default", ":", "return", "Match_InvalidOperand", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35299, "Length": 91, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "return", "false", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":", "case", "IS_AGPR", ":", "case", "IS_TTMP", ":", "if", "(", "Reg1", "!=", "Reg", "+", "RegWidth", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser15", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35300, "Length": 97, "Cover_Rate": 0.3911290322580645} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "return", "false", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":", "case", "IS_AGPR", ":", "case", "IS_TTMP", ":", "if", "(", "Reg1", "!=", "Reg", "+", "RegWidth", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser15", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35301, "Length": 101, "Cover_Rate": 0.40725806451612906} {"Template_token": ["", "static", "Operand", "::", "Ptr", "CreateReg", "(", "const", "AsmParser", "*", "AsmParser", ",", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["auto", "Op", "=", "llvm", "::", "make_unique", "<", "Operand", ">", "(", "Register", ",", "AsmParser", ")", ";"], "File": "AMDGPUAsmParser15", "Func": "CreateReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35302, "Length": 36, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "skippedVcc", "=", "false", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "switch", "(", "BasicInstType", ")", "{", "case", "", ":", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "omod", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ",", "", ")", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "SdwaSel", "::", "DWORD", ")", ";", "break", ";", "case", "", ":", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "omod", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ",", "", ")", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "SdwaSel", "::", "DWORD", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc1Sel", ",", "SdwaSel", "::", "DWORD", ")", ";"], "File": "AMDGPUAsmParser15", "Func": "cvtSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35303, "Length": 318, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "case", "", ":", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "omod", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ",", "", ")", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc1Sel", ",", "SdwaSel", "::", "DWORD", ")", ";", "break", ";", "case", "", ":", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "clamp", ")", "!=", "-", "", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc1Sel", ",", "SdwaSel", "::", "DWORD", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "auto", "it", "=", "Inst", ".", "begin", "(", ")", ";"], "ground_truth": ["std", "::", "advance", "(", "it", ",", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "src2", ")", ")", ";"], "File": "AMDGPUAsmParser15", "Func": "cvtSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35304, "Length": 252, "Cover_Rate": 0.34710743801652894} {"Template_token": ["", "unsigned", "AsmParser", "::", "findImplicitSGPRReadInVOP", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["const", "unsigned", "Num", "=", "Desc", ".", "getNumImplicitUses", "(", ")", ";"], "File": "AMDGPUAsmParser15", "Func": "findImplicitSGPRReadInVOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35305, "Length": 38, "Cover_Rate": 0.336283185840708} {"Template_token": ["", "unsigned", "AsmParser", "::", "findImplicitSGPRReadInVOP", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "const", "unsigned", "Num", "=", "Desc", ".", "getNumImplicitUses", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Num", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "Desc", ".", "ImplicitUses", "[", "i", "]", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser15", "Func": "findImplicitSGPRReadInVOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35306, "Length": 86, "Cover_Rate": 0.7610619469026548} {"Template_token": ["", "}", "else", "if", "(", "Is", "==", "IS_TTMP", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_SGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_AGPR", ")", "{", "switch", "(", "RegWidth", ")", "{"], "ground_truth": ["default", ":", "return", "-", "", ";"], "File": "AMDGPUAsmParser15", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35307, "Length": 122, "Cover_Rate": 0.45692883895131087} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_TTMP", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_SGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_AGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "AMDGPUAsmParser15", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35308, "Length": 159, "Cover_Rate": 0.5955056179775281} {"Template_token": ["", "static", "unsigned", "getSpecialRegForName", "(", "StringRef", "RegName", ")", "{", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser15", "Func": "getSpecialRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35309, "Length": 289, "Cover_Rate": 0.7917808219178082} {"Template_token": ["", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser15", "Func": "getSpecialRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35310, "Length": 281, "Cover_Rate": 0.7698630136986301} {"Template_token": ["", "bool", "Operand", "::", "isBoolReg", "(", ")", "const", "{", "return", "AsmParser", "->", "getFeatureBits", "(", ")", "[", "", "]", "?", "isSCSrcB64", "(", ")", ":", "isSCSrcB32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser15", "Func": "isBoolReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35312, "Length": 27, "Cover_Rate": 0.9310344827586207} {"Template_token": ["", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser15", "Func": "isInlineValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35313, "Length": 32, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "unsigned", "RegNum", ";", "if", "(", "!", "RegName", ".", "substr", "(", "Reg", ".", "size", "(", ")", ")", ".", "getAsInteger", "(", "", ",", "RegNum", ")", ")", "return", "true", ";", "}", "else", "{", "if", "(", "NextToken", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser15", "Func": "isRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35314, "Length": 46, "Cover_Rate": 0.323943661971831} {"Template_token": ["", "}", "if", "(", "RegName", ".", "size", "(", ")", ">", "RegNumIndex", ")", "{", "if", "(", "RegName", ".", "substr", "(", "RegNumIndex", ")", ".", "getAsInteger", "(", "", ",", "RegNum", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "RegWidth", "=", "", ";", "}", "else", "{", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "RegLo", ",", "RegHi", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegLo", ")", ")", "return", "false", ";", "const", "bool", "isRBrace", "=", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ";", "if", "(", "!", "isRBrace", "&&", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "isRBrace", ")", "{", "RegHi", "=", "RegLo", ";", "}", "else", "{", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegHi", ")", ")", "return", "false", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "RegNum", "=", "(", "unsigned", ")", "RegLo", ";", "RegWidth", "=", "(", "RegHi", "-", "RegLo", ")", "+", "", ";", "}", "}", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ",", "nullptr", ")", ")", "return", "false", ";", "if", "(", "RegWidth", "!=", "", ")", "return", "false", ";", "RegisterKind", "RegKind1", ";", "unsigned", "Reg1", ",", "RegNum1", ",", "RegWidth1", ";", "do", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "}", "else", "if", "(", "ParseRegister", "(", "RegKind1", ",", "Reg1", ",", "RegNum1", ",", "RegWidth1", ",", "nullptr", ")", ")", "{", "if", "(", "RegWidth1", "!=", "", ")", "{", "return", "false", ";", "}", "if", "(", "RegKind1", "!=", "RegKind", ")", "{", "return", "false", ";", "}", "if", "(", "!", "AddNextRegisterToList", "(", "Reg", ",", "RegWidth", ",", "RegKind1", ",", "Reg1", ",", "RegNum1", ")", ")", "{", "return", "false", ";", "}", "}", "else", "{", "return", "false", ";", "}", "}", "while", "(", "true", ")", ";", "}", "else", "{", "return", "false", ";", "}", "switch", "(", "RegKind", ")", "{", "case", "IS_SPECIAL", ":", "RegNum", "=", "", ";", "RegWidth", "=", "", ";", "break", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":"], "ground_truth": ["case", "IS_AGPR", ":"], "File": "AMDGPUAsmParser15", "Func": "ParseAMDGPURegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35315, "Length": 413, "Cover_Rate": 0.5448548812664907} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseImm", "(", "OperandVector", "&", "Operands", ",", "bool", "HasSP3AbsModifier", ")", "{", "assert", "(", "!", "isRegister", "(", ")", ")", ";", "assert", "(", "!", "isModifier", "(", ")", ")", ";", "const", "auto", "&", "Tok", "=", "getToken", "(", ")", ";", "const", "auto", "&", "NextTok", "=", "peekToken", "(", ")", ";", "bool", "IsReal", "=", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "bool", "Negate", "=", "false", ";", "if", "(", "!", "IsReal", "&&", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", "&&", "NextTok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "lex", "(", ")", ";", "IsReal", "=", "true", ";", "Negate", "=", "true", ";", "}", "if", "(", "IsReal", ")", "{", "StringRef", "Num", "=", "getTokenStr", "(", ")", ";", "lex", "(", ")", ";", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", "(", ")", ")", ";", "auto", "roundMode", "=", "APFloat", "::", "rmNearestTiesToEven", ";", "if", "(", "RealVal", ".", "convertFromString", "(", "Num", ",", "roundMode", ")", "==", "APFloat", "::", "opInvalidOp", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Negate", ")", "RealVal", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ",", "Operand", "::", "ImmTyNone", ",", "true", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "else", "{", "int64_t", "IntVal", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "HasSP3AbsModifier", ")", "{", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Expr", ",", "EndLoc", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "else", "{", "if", "(", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Expr", "->", "evaluateAsAbsolute", "(", "IntVal", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "IntVal", ",", "S", ")", ")", ";", "}", "else", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateExpr", "(", "this", ",", "Expr", ",", "S", ")", ")", ";", "}", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser15", "Func": "parseImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35317, "Length": 312, "Cover_Rate": 0.9873417721518988} {"Template_token": ["", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDPP8", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppFi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDim", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128A16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser15", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35318, "Length": 216, "Cover_Rate": 0.4277227722772277} {"Template_token": ["", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateOpSel", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDim", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAddrSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateFlatOffset", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser15", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35319, "Length": 178, "Cover_Rate": 0.5933333333333334} {"Template_token": ["", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateSOPLiteral", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateVOP3Literal", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateConstantBusLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateEarlyClobberLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser15", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35320, "Length": 111, "Cover_Rate": 0.37} {"Template_token": ["", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "", "(", "Desc", ",", "OpIdx", ")", "&&", "!", "isInlineConstant", "(", "Inst", ",", "OpIdx", ")", ")", "{", "uint32_t", "Value", "=", "static_cast", "<", "uint32_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "NumLiterals", "==", "", "||", "LiteralValue", "!=", "Value", ")", "{", "LiteralValue", "=", "Value", ";", "++", "NumLiterals", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser15", "Func": "validateSOPLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35321, "Length": 79, "Cover_Rate": 0.38349514563106796} {"Template_token": ["", "switch", "(", "Kind", ")", "{", "case", "MCK_addr64", ":", "return", "Operand", ".", "isAddr64", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_gds", ":", "return", "Operand", ".", "isGDS", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_lds", ":", "return", "Operand", ".", "isLDS", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_glc", ":", "return", "Operand", ".", "isGLC", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_idxen", ":", "return", "Operand", ".", "isIdxen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcB32", ":", "return", "Operand", ".", "isSSrcB32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcF32", ":", "return", "Operand", ".", "isSSrcF32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":", "return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_VReg32OrOff", ":", "return", "Operand", ".", "isVReg32OrOff", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";"], "ground_truth": ["case", "MCK_InterpSlot", ":"], "File": "AMDGPUAsmParser15", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35322, "Length": 148, "Cover_Rate": 0.6820276497695853} {"Template_token": ["", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isImm", "(", ")", "||", "!", "", "(", "Desc", ",", "OpIdx", ")", ")", "continue", ";", "if", "(", "!", "isInlineConstant", "(", "Inst", ",", "OpIdx", ")", ")", "{"], "ground_truth": ["uint32_t", "Value", "=", "static_cast", "<", "uint32_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser15", "Func": "validateVOP3Literal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35323, "Length": 74, "Cover_Rate": 0.3020408163265306} {"Template_token": ["", "Val", "=", "applyInputFPModifiers", "(", "Val", ",", "Size", ")", ";", "}", "APInt", "Literal", "(", "", ",", "Val", ")", ";", "uint8_t", "OpTy", "=", "InstDesc", ".", "OpInfo", "[", "OpNum", "]", ".", "OperandType", ";", "if", "(", "Imm", ".", "IsFPImm", ")", "{", "switch", "(", "OpTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "", "(", "Literal", ".", "getZExtValue", "(", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "getZExtValue", "(", ")", ")", ")", ";", "return", ";", "}", "if", "(", "", "(", "InstDesc", ",", "OpNum", ")", ")", "{", "if", "(", "Literal", ".", "getLoBits", "(", "", ")", "!=", "", ")", "{", "const_cast", "<", "AsmParser", "*", ">", "(", "AsmParser", ")", "->", "Warning", "(", "Inst", ".", "getLoc", "(", ")", ",", "", "", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "lshr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getOpFltSemantics", "(", "OpTy", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "lost", ")", ";", "uint64_t", "ImmVal", "=", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "OpTy", "==", "", "||", "OpTy", "==", "", ")", "{", "ImmVal", "|=", "(", "ImmVal", "<<", "", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "return", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", ";", "}", "switch", "(", "OpTy", ")", "{"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser16", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35324, "Length": 295, "Cover_Rate": 0.3959731543624161} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getOpFltSemantics", "(", "OpTy", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "lost", ")", ";", "uint64_t", "ImmVal", "=", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "OpTy", "==", "", "||", "OpTy", "==", "", ")", "{", "ImmVal", "|=", "(", "ImmVal", "<<", "", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "return", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", ";", "}", "switch", "(", "OpTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isInt", "<", "", ">", "(", "Val", ")", "&&", "", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "return", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser16", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35325, "Length": 254, "Cover_Rate": 0.3409395973154362} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "return", "false", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":", "case", "IS_TTMP", ":", "if", "(", "Reg1", "!=", "Reg", "+", "RegWidth", ")", "{", "return", "false", ";", "}", "RegWidth", "++", ";", "return", "true", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35326, "Length": 88, "Cover_Rate": 0.35918367346938773} {"Template_token": ["", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getFeatureBits", "(", ")", ")", ")", ";", "{", "", "::", "IsaVersion", "ISA", "=", "", "::", "getIsaVersion", "(", "getFeatureBits", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";"], "ground_truth": ["Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35327, "Length": 119, "Cover_Rate": 0.601010101010101} {"Template_token": ["", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDMask", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyUNorm", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyR128", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyTFE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyLWE", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDA", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35328, "Length": 104, "Cover_Rate": 0.33548387096774196} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "if", "(", "IsAtomic", ")", "{", "assert", "(", "Desc", ".", "getNumDefs", "(", ")", "==", "", ")", ";", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "-", "", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{"], "File": "AMDGPUAsmParser16", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35329, "Length": 161, "Cover_Rate": 0.5193548387096775} {"Template_token": ["", "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDFMT", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyNFMT", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySLC", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "cvtMtbuf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35330, "Length": 86, "Cover_Rate": 0.3891402714932127} {"Template_token": ["", "}", "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDFMT", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyNFMT", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySLC", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyTFE", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "cvtMtbuf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35331, "Length": 100, "Cover_Rate": 0.45248868778280543} {"Template_token": ["", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "if", "(", "", "(", "Opc", ",", "", "::", "src0_modifiers", ")", "!=", "-", "", ")", "{", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "if", "(", "Op", ".", "isRegOrImm", "(", ")", ")", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser16", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35332, "Length": 158, "Cover_Rate": 0.3574660633484163} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "}", "}", "}", "else", "{", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isMod", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";", "}", "}", "}", "if", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ")", ";", "}", "if", "(", "", "(", "Opc", ",", "", "::", "omod", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "auto", "it", "=", "Inst", ".", "begin", "(", ")", ";", "std", "::", "advance", "(", "it", ",", "", "(", "Opc", ",", "", "::", "src2_modifiers", ")", ")", ";", "it", "=", "Inst", ".", "insert", "(", "it", ",", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "++", "it", ";", "Inst", ".", "insert", "(", "it", ",", "Inst", ".", "getOperand", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser16", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35333, "Length": 213, "Cover_Rate": 0.4819004524886878} {"Template_token": ["", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "unsigned", "I", "=", "", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";"], "ground_truth": ["if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmParser16", "Func": "cvtVOP3Interp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35334, "Length": 119, "Cover_Rate": 0.3753943217665615} {"Template_token": ["", "bool", "isDFMT", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyDFMT", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser16", "Func": "isDFMT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35339, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isOffsetS13", "(", ")", "const", "{", "return", "(", "isImmTy", "(", "ImmTyOffset", ")", "||", "isImmTy", "(", "ImmTyInstOffset", ")", ")", "&&", "isInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser16", "Func": "isOffsetS13", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35343, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isOffsetS13", "(", ")", "const", "{"], "ground_truth": ["return", "(", "isImmTy", "(", "ImmTyOffset", ")", "||", "isImmTy", "(", "ImmTyInstOffset", ")", ")", "&&", "isInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "isOffsetS13", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35344, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "return", "(", "isImmTy", "(", "ImmTyOffset", ")", "||", "isImmTy", "(", "ImmTyInstOffset", ")", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser16", "Func": "isOffsetU12", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35345, "Length": 24, "Cover_Rate": 0.8} {"Template_token": ["", "if", "(", "AsmParser", "->", "isVI", "(", ")", ")", "return", "isVReg", "(", ")", ";"], "ground_truth": ["else", "if", "(", "AsmParser", "->", "isGFX9", "(", ")", ")", "return", "isRegKind", "(", ")", "||", "isInlinableImm", "(", "type", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "isSDWAOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35346, "Length": 32, "Cover_Rate": 0.6808510638297872} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveISAVersion", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35347, "Length": 35, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "{", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "(", "Twine", "(", "HSAMD", "::", "AssemblerDirectiveBegin", ")", "+", "Twine", "(", "", "", ")", ")", ".", "str", "(", ")", ")", ";", "}", "std", "::", "string", "HSAMetadataString", ";", "raw_string_ostream", "YamlStream", "(", "HSAMetadataString", ")", ";", "getLexer", "(", ")", ".", "setSkipSpace", "(", "false", ")", ";", "bool", "FoundEnd", "=", "false", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Eof", ")", ")", "{", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Space", ")", ")", "{", "YamlStream", "<<", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "Lex", "(", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "ID", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "ID", "==", "", "::", "AssemblerDirectiveEnd", ")", "{", "Lex", "(", ")", ";", "FoundEnd", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUAsmParser16", "Func": "ParseDirectiveHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35348, "Length": 176, "Cover_Rate": 0.5827814569536424} {"Template_token": ["", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "{", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "(", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", "+", "Twine", "(", "", "", ")", ")", ".", "str", "(", ")", ")", ";", "}", "PALMD", "::", "Metadata", "PALMetadata", ";"], "ground_truth": ["for", "(", ";", ";", ")", "{"], "File": "AMDGPUAsmParser16", "Func": "ParseDirectivePALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35349, "Length": 66, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Offset", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Width", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser16", "Func": "parseHwregConstruct", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35350, "Length": 128, "Cover_Rate": 0.3450134770889488} {"Template_token": ["", "if", "(", "parseAbsoluteExpr", "(", "IntVal", ",", "AbsMod", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Minus", ")", "IntVal", "*=", "-", "", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "IntVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Real", ":", "{", "int64_t", "IntVal", ";", "if", "(", "parseAbsoluteExpr", "(", "IntVal", ",", "AbsMod", ")", ")", "return", "MatchOperand_ParseFail", ";", "APFloat", "F", "(", "BitsToDouble", "(", "IntVal", ")", ")", ";", "if", "(", "Minus", ")", "F", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ",", "Operand", "::", "ImmTyNone", ",", "true", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser16", "Func": "parseImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35351, "Length": 115, "Cover_Rate": 0.4831932773109244} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "IsMinus", "=", "false", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Minus", ")", "{", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["IsMinus", "=", "true", ";"], "File": "AMDGPUAsmParser16", "Func": "parseIntWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35352, "Length": 52, "Cover_Rate": 0.30409356725146197} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseOperand", "(", "OperandVector", "&", "Operands", ",", "StringRef", "Mnemonic", ")", "{", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", "||", "ResTy", "==", "MatchOperand_ParseFail", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "ResTy", ";"], "ground_truth": ["ResTy", "=", "parseRegOrImm", "(", "Operands", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35353, "Length": 54, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseOperandArrayWithPrefix", "(", "const", "char", "*", "Prefix", ",", "OperandVector", "&", "Operands", ",", "Operand", "::", "ImmTy", "ImmTy", ",", "bool", "(", "*", "ConvertResult", ")", "(", "int64_t", "&", ")", ")", "{", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "!", "Name", ".", "equals", "(", "Prefix", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser16", "Func": "parseOperandArrayWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35354, "Length": 100, "Cover_Rate": 0.37453183520599254} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "Val", "=", "", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "<", "", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["int64_t", "Op", ";"], "File": "AMDGPUAsmParser16", "Func": "parseOperandArrayWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35355, "Length": 119, "Cover_Rate": 0.44569288389513106} {"Template_token": ["", "OperandMatchResultTy", "res", ";", "for", "(", "const", "OptionalOperand", "&", "Op", ":", "OptionalOperandTable", ")", "{", "if", "(", "Op", ".", "IsBit", ")", "{", "res", "=", "parseNamedBit", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOMod", ")", "{", "res", "=", "parseOModOperand", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc0Sel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc1Sel", ")", "{"], "ground_truth": ["res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "parseOptionalOpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35356, "Length": 99, "Cover_Rate": 0.4419642857142857} {"Template_token": ["", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAttrChan", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSelHi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNegLo", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyNegHi", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser16", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35357, "Length": 153, "Cover_Rate": 0.3686746987951807} {"Template_token": ["", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAttrChan", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSelHi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNegLo", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNegHi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySwizzle", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyHigh", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser16", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35358, "Length": 243, "Cover_Rate": 0.5855421686746988} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isGFX9", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isCI", "(", ")", "&&", "!", "is", "(", ")", "&&", "hasXNACK", "(", ")", ";", "default", ":", "break", ";", "}", "if", "(", "isCI", "(", ")", ")", "return", "true", ";", "if", "(", "is", "(", ")", ")", "{", "switch", "(", "RegNo", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "}", "for", "(", "MCRegAliasIterator", "R", "(", "", ",", "&", "MRI", ",", "true", ")", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{"], "ground_truth": ["if", "(", "*", "R", "==", "RegNo", ")", "return", "false", ";"], "File": "AMDGPUAsmParser16", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35359, "Length": 117, "Cover_Rate": 0.5441860465116279} {"Template_token": ["", "switch", "(", "RegNo", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isGFX9", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isCI", "(", ")", "&&", "!", "is", "(", ")", "&&", "hasXNACK", "(", ")", ";", "default", ":", "break", ";", "}", "if", "(", "isCI", "(", ")", ")", "return", "true", ";", "if", "(", "is", "(", ")", ")", "{", "switch", "(", "RegNo", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "}"], "ground_truth": ["for", "(", "MCRegAliasIterator", "R", "(", "", ",", "&", "MRI", ",", "true", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35360, "Length": 111, "Cover_Rate": 0.5162790697674419} {"Template_token": ["", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";"], "ground_truth": ["const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "validateConstantBusLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35361, "Length": 82, "Cover_Rate": 0.3014705882352941} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opcode", ")", ";", "unsigned", "ConstantBusUseCount", "=", "", ";", "if", "(", "Desc", ".", "TSFlags", "&", "(", "", "|", "", "|", "", "|", "", "|", "", "|", "", ")", ")", "{", "if", "(", "", "(", "Opcode", ",", "", "::", "imm", ")", "!=", "-", "", ")", "{", "++", "ConstantBusUseCount", ";", "}", "unsigned", "SGPRUsed", "=", "findImplicitSGPRReadInVOP", "(", "Inst", ")", ";", "if", "(", "SGPRUsed", "!=", "", ")", "{", "++", "ConstantBusUseCount", ";", "}", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";"], "ground_truth": ["const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "validateConstantBusLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35362, "Length": 102, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "!", "validateConstantBusLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "validateEarlyClobberLimitations", "(", "Inst", ")", ")", "{"], "File": "AMDGPUAsmParser16", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35363, "Length": 29, "Cover_Rate": 0.3625} {"Template_token": ["", "}", "if", "(", "!", "validateEarlyClobberLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser16", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35364, "Length": 41, "Cover_Rate": 0.5125} {"Template_token": ["", "case", "AsmToken", "::", "Integer", ":", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "!", "isInt", "<", "", ">", "(", "IntVal", ")", "&&", "!", "isUInt", "<", "", ">", "(", "IntVal", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Negate", ")", "IntVal", "*=", "-", "", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IntVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Real", ":", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "APFloat", "F", "(", "(", "float", ")", "BitsToDouble", "(", "IntVal", ")", ")", ";", "if", "(", "Negate", ")", "F", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser17", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35365, "Length": 179, "Cover_Rate": 0.3296500920810313} {"Template_token": ["", "if", "(", "(", "Version", ".", "Major", "<=", "", "||", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", ")", "&&", "NumSGPRs", ">", "MaxAddressableNumSGPRs", ")", "return", "OutOfRangeError", "(", "SGPRRange", ")", ";", "if", "(", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", ")", "NumSGPRs", "=", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "&", "getSTI", "(", ")", ",", "NumVGPRs", ")", ";", "SGPRBlocks", "=", "IsaInfo", "::", "getNumSGPRBlocks", "(", "&", "getSTI", "(", ")", ",", "NumSGPRs", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser19", "Func": "calculateGPRBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35366, "Length": 73, "Cover_Rate": 0.37435897435897436} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "TiedTo", "=", "Desc", ".", "getOperandConstraint", "(", "Inst", ".", "getNumOperands", "(", ")", ",", "MCOI", "::", "TIED_TO", ")", ";", "if", "(", "TiedTo", "!=", "-", "", ")", "{", "assert", "(", "(", "unsigned", ")", "TiedTo", "<", "Inst", ".", "getNumOperands", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "TiedTo", ")", ")", ";", "}", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "Reg", ".", "RegNo", "==", "", ")", "{"], "ground_truth": ["continue", ";"], "File": "AMDGPUAsmParser19", "Func": "cvtDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35367, "Length": 163, "Cover_Rate": 0.5292207792207793} {"Template_token": ["", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "TiedTo", "=", "Desc", ".", "getOperandConstraint", "(", "Inst", ".", "getNumOperands", "(", ")", ",", "MCOI", "::", "TIED_TO", ")", ";", "if", "(", "TiedTo", "!=", "-", "", ")", "{", "assert", "(", "(", "unsigned", ")", "TiedTo", "<", "Inst", ".", "getNumOperands", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "TiedTo", ")", ")", ";", "}", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "Reg", ".", "RegNo", "==", "", ")", "{", "continue", ";", "}", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppRowMask", ",", "", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppBankMask", ",", "", ")", ";"], "File": "AMDGPUAsmParser19", "Func": "cvtDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35368, "Length": 253, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDMask", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyUNorm", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyR128A16", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyTFE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyLWE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDA", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyD16", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser19", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35369, "Length": 119, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", ")", "{", "continue", ";", "}", "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyFORMAT", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySLC", ")", ";"], "File": "AMDGPUAsmParser19", "Func": "cvtMtbuf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35370, "Length": 97, "Cover_Rate": 0.46634615384615385} {"Template_token": ["", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyNone", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "HasLdsModifier", "=", "Op", ".", "isLDS", "(", ")", ";", "if", "(", "Op", ".", "isToken", "(", ")", ")", "{", "continue", ";", "}", "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "if", "(", "IsLdsOpcode", "&&", "!", "HasLdsModifier", ")", "{", "int", "NoLdsOpcode", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoLdsOpcode", "!=", "-", "", ")", "{", "Inst", ".", "setOpcode", "(", "NoLdsOpcode", ")", ";", "IsLdsOpcode", "=", "false", ";", "}", "}", "if", "(", "IsAtomicReturn", ")", "{", "MCInst", "::", "iterator", "I", "=", "Inst", ".", "begin", "(", ")", ";", "Inst", ".", "insert", "(", "I", ",", "*", "I", ")", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";", "if", "(", "!", "IsAtomic", ")", "{"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";"], "File": "AMDGPUAsmParser19", "Func": "cvtMubufImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35371, "Length": 175, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "if", "(", "Op", ".", "isRegOrImm", "(", ")", ")", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "}", "else", "{", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isMod", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";", "}", "}", "}", "if", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ")", ";", "}", "if", "(", "", "(", "Opc", ",", "", "::", "omod", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ")", ";", "}"], "ground_truth": ["if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{"], "File": "AMDGPUAsmParser19", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35372, "Length": 260, "Cover_Rate": 0.5803571428571429} {"Template_token": ["", "int64_t", "Imm", "=", "getImm", "(", ")", ";", "return", "(", "Imm", ">=", "DppCtrl", "::", "QUAD_PERM_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "QUAD_PERM_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHL_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_SHL_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHR_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_SHR_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_ROR_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_ROR_LAST", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHL1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROL1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHR1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROR1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "ROW_MIRROR", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "ROW_HALF_MIRROR", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "BCAST15", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "BCAST31", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser19", "Func": "isDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35373, "Length": 129, "Cover_Rate": 0.7371428571428571} {"Template_token": ["", "using", "namespace", "", ";", "bool", "result", "=", "isImm", "(", ")", "&&", "getImmTy", "(", ")", "==", "ImmTyDppCtrl", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "result", ")", "{", "int64_t", "Imm", "=", "getImm", "(", ")", ";", "return", "(", "Imm", ">=", "DppCtrl", "::", "QUAD_PERM_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "QUAD_PERM_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHL_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_SHL_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHR_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_SHR_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_ROR_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_ROR_LAST", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHL1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROL1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHR1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROR1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "ROW_MIRROR", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "ROW_HALF_MIRROR", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "BCAST15", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "BCAST31", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser19", "Func": "isDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35374, "Length": 165, "Cover_Rate": 0.9428571428571428} {"Template_token": ["", "if", "(", "ID", "==", "", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "SmallString", "<", "", ">", "ErrStr", ";", "raw_svector_ostream", "Err", "(", "ErrStr", ")", ";", "if", "(", "!", "parseAmdKernelCodeField", "(", "ID", ",", "getParser", "(", ")", ",", "Header", ",", "Err", ")", ")", "{"], "ground_truth": ["return", "TokError", "(", "Err", ".", "str", "(", ")", ")", ";"], "File": "AMDGPUAsmParser19", "Func": "ParseAMDKernelCodeTValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35375, "Length": 56, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "CntVal", ")", ")", "return", "true", ";", "", "ISA", "=", "", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", ")", ";", "bool", "Failed", "=", "true", ";", "bool", "Sat", "=", "CntName", ".", "endswith", "(", "", ")", ";", "if", "(", "CntName", "==", "", "||", "CntName", "==", "", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeVmcnt", ",", "decodeVmcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "", "||", "CntName", "==", "", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeExpcnt", ",", "decodeExpcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "", "||", "CntName", "==", "", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeLgkmcnt", ",", "decodeLgkmcnt", ")", ";", "}", "if", "(", "Failed", ")", "{", "Error", "(", "ValLoc", ",", "", "+", "CntName", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser19", "Func": "parseCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35376, "Length": 150, "Cover_Rate": 0.4658385093167702} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDGCNTarget", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDHSAKernel", "(", ")", ";", "if", "(", "IDVal", "==", "", "::", "V3", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";", "}", "else", "{", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveISAVersion", "(", ")", ";", "if", "(", "IDVal", "==", "", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";", "}", "if", "(", "IDVal", "==", "PALMD", "::", "AssemblerDirective", ")", "return", "ParseDirectivePALMetadata", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser19", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35377, "Length": 125, "Cover_Rate": 0.7668711656441718} {"Template_token": ["", "}", "}", "YamlStream", "<<", "Parser", ".", "parseStringToEndOfStatement", "(", ")", "<<", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "getSeparatorString", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "}", "getLexer", "(", ")", ".", "setSkipSpace", "(", "true", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Eof", ")", "&&", "!", "FoundEnd", ")", "{", "return", "TokError", "(", "Twine", "(", "", ")", "+", "Twine", "(", "HSAMD", "::", "AssemblerDirectiveEnd", ")", "+", "Twine", "(", "", ")", ")", ";", "}", "YamlStream", ".", "flush", "(", ")", ";", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "!", "getTargetStreamer", "(", ")", ".", "EmitHSAMetadataV3", "(", "HSAMetadataString", ")", ")", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "AMDGPUAsmParser19", "Func": "ParseDirectiveHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35378, "Length": 126, "Cover_Rate": 0.3118811881188119} {"Template_token": ["", "bool", "FoundEnd", "=", "false", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Eof", ")", ")", "{", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Space", ")", ")", "{", "YamlStream", "<<", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "Lex", "(", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "ID", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "ID", "==", "AssemblerDirectiveEnd", ")", "{", "Lex", "(", ")", ";", "FoundEnd", "=", "true", ";", "break", ";", "}", "}", "YamlStream", "<<", "Parser", ".", "parseStringToEndOfStatement", "(", ")", "<<", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "getSeparatorString", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "}", "getLexer", "(", ")", ".", "setSkipSpace", "(", "true", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Eof", ")", "&&", "!", "FoundEnd", ")", "{", "return", "TokError", "(", "Twine", "(", "", ")", "+", "Twine", "(", "HSAMD", "::", "AssemblerDirectiveEnd", ")", "+", "Twine", "(", "", ")", ")", ";", "}", "YamlStream", ".", "flush", "(", ")", ";", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "getTargetStreamer", "(", ")", ".", "EmitHSAMetadataV3", "(", "HSAMetadataString", ")", ")", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "else", "{", "if", "(", "!", "getTargetStreamer", "(", ")", ".", "EmitHSAMetadataV2", "(", "HSAMetadataString", ")", ")", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser19", "Func": "ParseDirectiveHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35379, "Length": 262, "Cover_Rate": 0.6485148514851485} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", "||", "!", "(", "", "<=", "Int", "&&", "Int", "<=", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Temp", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Temp", ")", "||", "!", "(", "", "<=", "Temp", "&&", "Temp", "<=", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "int", "shift", "=", "i", "*", "", "+", "", ";", "Int", "+=", "(", "Temp", "<<", "shift", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_SHL0", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_SHR0", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_ROR0", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_SHL1", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_ROL1", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_SHR1", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_ROR1", ";", "}", "else", "if", "(", "Prefix", "==", "", ")", "{", "if", "(", "Int", "==", "", ")", "{", "Int", "=", "DppCtrl", "::", "BCAST15", ";", "}", "else", "if", "(", "Int", "==", "", ")", "{", "Int", "=", "DppCtrl", "::", "BCAST31", ";", "}", "else", "{", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "{"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser19", "Func": "parseDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35380, "Length": 369, "Cover_Rate": 0.6296928327645052} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", "||", "!", "(", "", "<=", "Int", "&&", "Int", "<=", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Temp", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Temp", ")", "||", "!", "(", "", "<=", "Temp", "&&", "Temp", "<=", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "int", "shift", "=", "i", "*", "", "+", "", ";", "Int", "+=", "(", "Temp", "<<", "shift", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_SHL0", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_SHR0", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "<=", "Int", "&&", "Int", "<=", "", ")", "{", "Int", "|=", "DppCtrl", "::", "ROW_ROR0", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_SHL1", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_ROL1", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_SHR1", ";", "}", "else", "if", "(", "Prefix", "==", "", "&&", "", "==", "Int", ")", "{", "Int", "=", "DppCtrl", "::", "WAVE_ROR1", ";", "}", "else", "if", "(", "Prefix", "==", "", ")", "{", "if", "(", "Int", "==", "", ")", "{", "Int", "=", "DppCtrl", "::", "BCAST15", ";", "}", "else", "if", "(", "Int", "==", "", ")", "{", "Int", "=", "DppCtrl", "::", "BCAST31", ";", "}", "else", "{", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser19", "Func": "parseDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35381, "Length": 350, "Cover_Rate": 0.5972696245733788} {"Template_token": ["", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc0Sel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc1Sel", ")", "{", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSelHi", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegLo", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegHi", ")", "{", "res", "=", "parseOperandArrayWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyFORMAT", ")", "{", "res", "=", "parseDfmtNfmt", "(", "Operands", ")", ";", "}", "else", "{", "res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "if", "(", "res", "!=", "MatchOperand_NoMatch", ")", "{"], "ground_truth": ["return", "res", ";"], "File": "AMDGPUAsmParser19", "Func": "parseOptionalOpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35382, "Length": 173, "Cover_Rate": 0.7090163934426229} {"Template_token": ["", "SMLoc", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "RegisterKind", "RegKind", ";", "unsigned", "Reg", ",", "RegNum", ",", "RegWidth", ",", "DwordRegIndex", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ",", "&", "DwordRegIndex", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "!", "updateGprCountSymbols", "(", "RegKind", ",", "DwordRegIndex", ",", "RegWidth", ")", ")", "return", "nullptr", ";"], "File": "AMDGPUAsmParser19", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35383, "Length": 80, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "MatchOperand_ParseFail", ";", "case", "AsmToken", "::", "Integer", ":", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Waitcnt", ")", ")", "return", "MatchOperand_ParseFail", ";", "break", ";", "case", "AsmToken", "::", "Identifier", ":"], "ground_truth": ["do", "{"], "File": "AMDGPUAsmParser19", "Func": "parseSWaitCntOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35384, "Length": 57, "Cover_Rate": 0.40425531914893614} {"Template_token": ["", "case", "ImmTyIdxen", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAddr64", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInstOffset", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset0", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset1", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyD16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyFORMAT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128A16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyAttrChan", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser19", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35385, "Length": 315, "Cover_Rate": 0.7429245283018868} {"Template_token": ["", "case", "ImmTyOffset1", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyD16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyFORMAT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser19", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35386, "Length": 144, "Cover_Rate": 0.33962264150943394} {"Template_token": ["", "bool", "AsmParser", "::", "validateInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "SMLoc", "&", "IDLoc", ")", "{", "if", "(", "!", "validateConstantBusLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateEarlyClobberLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser19", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35387, "Length": 116, "Cover_Rate": 0.725} {"Template_token": ["", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser19", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35388, "Length": 84, "Cover_Rate": 0.525} {"Template_token": ["", "addRegOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "addBoolRegOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35390, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "assert", "(", "!", "isImmTy", "(", "ImmTyNone", ")", "||", "!", "hasModifiers", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ".", "Val", ")", ")", ";", "setImmKindNone", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "addImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35391, "Length": 33, "Cover_Rate": 0.308411214953271} {"Template_token": ["", "addKImmFPOperands", "<", "", ">", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "addKImmFP16Operands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35392, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "bool", "Lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getFltSemantics", "(", "Bitwidth", "/", "", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "Lost", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "addKImmFPOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35396, "Length": 56, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "lshr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getOpFltSemantics", "(", "OpTy", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "lost", ")", ";", "uint64_t", "ImmVal", "=", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", ";", "}", "switch", "(", "OpTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "", ")", "&&", "", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "setImmKindLiteral", "(", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUAsmParser1", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35397, "Length": 367, "Cover_Rate": 0.38469601677148846} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "", "(", "Literal", ".", "getZExtValue", "(", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "getZExtValue", "(", ")", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "if", "(", "", "(", "InstDesc", ",", "OpNum", ")", ")", "{", "if", "(", "Literal", ".", "getLoBits", "(", "", ")", "!=", "", ")", "{", "const_cast", "<", "AsmParser", "*", ">", "(", "AsmParser", ")", "->", "Warning", "(", "Inst", ".", "getLoc", "(", ")", ",", "", "", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "lshr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getOpFltSemantics", "(", "OpTy", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "lost", ")", ";", "uint64_t", "ImmVal", "=", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", ";", "}", "switch", "(", "OpTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "", ")", "&&", "", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "setImmKindLiteral", "(", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUAsmParser1", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35398, "Length": 467, "Cover_Rate": 0.48951781970649894} {"Template_token": ["", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":", "case", "IS_AGPR", ":"], "ground_truth": ["case", "IS_TTMP", ":"], "File": "AMDGPUAsmParser1", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35399, "Length": 138, "Cover_Rate": 0.5267175572519084} {"Template_token": ["", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "Idx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Default", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "addOptionalImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35400, "Length": 36, "Cover_Rate": 0.3829787234042553} {"Template_token": ["", "assert", "(", "!", "hasIntModifiers", "(", ")", ")", ";", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "addRegOrImmWithFPInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35403, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "void", "addRegOrImmWithFPInputModsOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "!", "hasIntModifiers", "(", ")", ")", ";", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "addRegOrImmWithFPInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35404, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "void", "addRegOrImmWithInputModsOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "Modifiers", "Mods", "=", "getModifiers", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Mods", ".", "getModifiersOperand", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "isRegKind", "(", ")", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "addRegOrImmWithInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35405, "Length": 42, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "assert", "(", "!", "hasFPModifiers", "(", ")", ")", ";"], "ground_truth": ["addRegOrImmWithInputModsOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "addRegOrImmWithIntInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35406, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "void", "addRegWithFPInputModsOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "!", "hasIntModifiers", "(", ")", ")", ";"], "ground_truth": ["addRegWithInputModsOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "addRegWithFPInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35407, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Mods", ".", "getModifiersOperand", "(", ")", ")", ")", ";", "assert", "(", "isRegKind", "(", ")", ")", ";", "addRegOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "addRegWithInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35408, "Length": 31, "Cover_Rate": 0.62} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Mods", ".", "getModifiersOperand", "(", ")", ")", ")", ";", "assert", "(", "isRegKind", "(", ")", ")", ";"], "ground_truth": ["addRegOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "addRegWithInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35409, "Length": 30, "Cover_Rate": 0.6} {"Template_token": ["", "void", "addRegWithIntInputModsOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "!", "hasFPModifiers", "(", ")", ")", ";"], "ground_truth": ["addRegWithInputModsOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "addRegWithIntInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35410, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "if", "(", "getFeatureBits", "(", ")", ".", "none", "(", ")", ")", "{", "copySTI", "(", ")", ".", "ToggleFeature", "(", "", ")", ";", "}", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getFeatureBits", "(", ")", ")", ")", ";", "{", "", "ISA", "=", "", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "if", "(", "ISA", ".", "Major", ">=", "", "&&", "isHsaAbiVersion3Or4", "(", "&", "getSTI", "(", ")", ")", ")", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser1", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35412, "Length": 160, "Cover_Rate": 0.47904191616766467} {"Template_token": ["", "Operand", "(", "KindTy", "Kind_", ",", "const", "AsmParser", "*", "AsmParser_", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "Kind_", ")", ",", "AsmParser", "(", "AsmParser_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "AMDGPUOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35413, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "(", "KindTy", "Kind_", ",", "const", "AsmParser", "*", "AsmParser_", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "Kind_", ")", ",", "AsmParser", "(", "AsmParser_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "AMDGPUOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35414, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "isImmTy", "(", "ImmTyNone", ")", "&&", "Imm", ".", "Mods", ".", "hasFPModifiers", "(", ")", ")", ";", "assert", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", ";", "const", "uint64_t", "FpSignMask", "=", "(", "", "<<", "(", "Size", "*", "", "-", "", ")", ")", ";"], "ground_truth": ["if", "(", "Imm", ".", "Mods", ".", "Abs", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "applyInputFPModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35415, "Length": 56, "Cover_Rate": 0.6021505376344086} {"Template_token": ["", "if", "(", "Version", ".", "Major", ">=", "", "&&", "!", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", "&&", "NumSGPRs", ">", "MaxAddressableNumSGPRs", ")", "return", "OutOfRangeError", "(", "SGPRRange", ")", ";", "NumSGPRs", "+=", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "getSTI", "(", ")", ",", "VCCUsed", ",", "FlatScrUsed", ",", "XNACKUsed", ")", ";", "if", "(", "(", "Version", ".", "Major", "<=", "", "||", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", ")", "&&", "NumSGPRs", ">", "MaxAddressableNumSGPRs", ")", "return", "OutOfRangeError", "(", "SGPRRange", ")", ";", "if", "(", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", ")", "NumSGPRs", "=", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "&", "getSTI", "(", ")", ",", "NumVGPRs", ",", "EnableWavefrontSize32", ")", ";", "SGPRBlocks", "=", "IsaInfo", "::", "getNumSGPRBlocks", "(", "&", "getSTI", "(", ")", ",", "NumSGPRs", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "calculateGPRBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35416, "Length": 120, "Cover_Rate": 0.5504587155963303} {"Template_token": ["", "APFloat", "::", "opStatus", "Status", "=", "FPLiteral", ".", "convert", "(", "*", "getFltSemantics", "(", "VT", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "Lost", ")", ";", "if", "(", "Status", "!=", "APFloat", "::", "opOK", "&&", "Lost", "&&", "(", "(", "Status", "&", "APFloat", "::", "opOverflow", ")", "!=", "", "||", "(", "Status", "&", "APFloat", "::", "opUnderflow", ")", "!=", "", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "canLosslesslyConvertToFPType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35417, "Length": 59, "Cover_Rate": 0.7468354430379747} {"Template_token": ["", "unsigned", "AsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "getForcedEncodingSize", "(", ")", "==", "", "&&", "(", "TSFlags", "&", "", ")", ")", "||", "(", "getForcedEncodingSize", "(", ")", "==", "", "&&", "!", "(", "TSFlags", "&", "", ")", ")", "||", "(", "isForcedDPP", "(", ")", "&&", "!", "(", "TSFlags", "&", "", ")", ")", "||", "(", "isForcedSDWA", "(", ")", "&&", "!", "(", "TSFlags", "&", "", ")", ")", ")", "return", "Match_InvalidOperand", ";", "if", "(", "(", "TSFlags", "&", "", ")", "&&", "(", "TSFlags", "&", "", ")", "&&", "getForcedEncodingSize", "(", ")", "!=", "", ")", "return", "Match_PreferE32", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["auto", "OpNum", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "dst_sel", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "checkTargetMatchPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35418, "Length": 144, "Cover_Rate": 0.6889952153110048} {"Template_token": ["", "FeatureBitset", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "if", "(", "isSupportedMnemo", "(", "Mnemo", ",", "FBS", ",", "getMatchedVariants", "(", ")", ")", ")", "return", "false", ";", "getParser", "(", ")", ".", "clearPendingErrors", "(", ")", ";", "StringRef", "VariantName", "=", "getMatchedVariantName", "(", ")", ";", "if", "(", "!", "VariantName", ".", "empty", "(", ")", "&&", "isSupportedMnemo", "(", "Mnemo", ",", "FBS", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "Twine", "(", "VariantName", ",", "", ")", ")", ";", "}", "if", "(", "isSupportedMnemo", "(", "Mnemo", ",", "FeatureBitset", "(", ")", ".", "set", "(", ")", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "}", "std", "::", "string", "Suggestion", "=", "MnemonicSpellCheck", "(", "Mnemo", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "", "+", "Suggestion", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "checkUnsupportedInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35419, "Length": 124, "Cover_Rate": 0.8985507246376812} {"Template_token": ["", "BoundCtrl", "=", "", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "ConvertBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35420, "Length": 11, "Cover_Rate": 0.34375} {"Template_token": ["", "Op", "->", "Expr", "=", "Expr", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "AMDGPUAsmParser1", "Func": "CreateExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35421, "Length": 21, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "static", "Operand", "::", "Ptr", "CreateExpr", "(", "const", "AsmParser", "*", "AsmParser", ",", "const", "class", "MCExpr", "*", "Expr", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "Expression", ",", "AsmParser", ")", ";", "Op", "->", "Expr", "=", "Expr", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "CreateExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35422, "Length": 58, "Cover_Rate": 1.0} {"Template_token": ["", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";", "Op", "->", "Imm", ".", "Kind", "=", "ImmKindTyNone", ";", "Op", "->", "Imm", ".", "Type", "=", "Type", ";", "Op", "->", "Imm", ".", "Mods", "=", "Modifiers", "(", ")", ";", "Op", "->", "StartLoc", "=", "Loc", ";", "Op", "->", "EndLoc", "=", "Loc", ";"], "ground_truth": ["return", "Op", ";"], "File": "AMDGPUAsmParser1", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35423, "Length": 57, "Cover_Rate": 0.5643564356435643} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "Register", ",", "AsmParser", ")", ";", "Op", "->", "Reg", ".", "RegNo", "=", "RegNo", ";", "Op", "->", "Reg", ".", "Mods", "=", "Modifiers", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "AMDGPUAsmParser1", "Func": "CreateReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35424, "Length": 48, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "validateVccOperand", "(", "Op", ".", "getReg", "(", ")", ")", ")", "{", "continue", ";", "}", "if", "(", "IsDPP8", ")", "{", "if", "(", "Op", ".", "isDPP8", "(", ")", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "HasModifiers", "&&", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isFI", "(", ")", ")", "{", "Fi", "=", "Op", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "if", "(", "HasModifiers", "&&", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "cvtDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35425, "Length": 178, "Cover_Rate": 0.33147113594040967} {"Template_token": ["", "void", "cvtDPP8", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["cvtDPP", "(", "Inst", ",", "Operands", ",", "true", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35427, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "void", "cvtDS", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtDmpl", "(", "Inst", ",", "Operands", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35429, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "cvtDmpl", "(", "Inst", ",", "Operands", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtDSGds", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35430, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "cvtDmpl", "(", "Inst", ",", "Operands", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtDSGds", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35431, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "Operand", "::", "ImmTy", "OffsetType", "=", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "?", "Operand", "::", "ImmTySwizzle", ":", "Operand", "::", "ImmTyOffset", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "OffsetType", ")", ";", "if", "(", "!", "IsGdsHardcoded", ")", "{"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGDS", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtDSImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35432, "Length": 69, "Cover_Rate": 0.3317307692307692} {"Template_token": ["", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset0", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset1", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGDS", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtDSOffset01", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35433, "Length": 76, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "unsigned", "OperandIdx", "[", "", "]", ";", "unsigned", "EnMask", "=", "", ";", "int", "SrcIdx", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "assert", "(", "SrcIdx", "<", "", ")", ";", "OperandIdx", "[", "SrcIdx", "]", "=", "Inst", ".", "size", "(", ")", ";", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "++", "SrcIdx", ";", "continue", ";", "}", "if", "(", "Op", ".", "isOff", "(", ")", ")", "{", "assert", "(", "SrcIdx", "<", "", ")", ";", "OperandIdx", "[", "SrcIdx", "]", "=", "Inst", ".", "size", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "++", "SrcIdx", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyExpTgt", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ")", "continue", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "assert", "(", "SrcIdx", "==", "", ")", ";", "bool", "Compr", "=", "false", ";", "if", "(", "OptionalIdx", ".", "find", "(", "Operand", "::", "ImmTyExpCompr", ")", "!=", "OptionalIdx", ".", "end", "(", ")", ")", "{", "Compr", "=", "true", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "", "]", ")", "=", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "", "]", ")", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "", "]", ")", ".", "setReg", "(", "", ")", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "", "]", ")", ".", "setReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtExp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35434, "Length": 288, "Cover_Rate": 0.7076167076167076} {"Template_token": ["", "if", "(", "Operand", ".", "isReg", "(", ")", ")", "Operand", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtIntersectRay", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35435, "Length": 31, "Cover_Rate": 0.3924050632911392} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "if", "(", "IsAtomic", ")", "{", "assert", "(", "Desc", ".", "getNumDefs", "(", ")", "==", "", ")", ";", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "-", "", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "if", "(", "!", "Op", ".", "isToken", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}"], "ground_truth": ["bool", "IsGFX10Plus", "=", "isGFX10Plus", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35436, "Length": 198, "Cover_Rate": 0.5076923076923077} {"Template_token": ["", "cvtMIMG", "(", "Inst", ",", "Operands", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtMIMGAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35437, "Length": 10, "Cover_Rate": 0.4} {"Template_token": ["", "void", "AsmParser", "::", "cvtMIMGAtomic", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["cvtMIMG", "(", "Inst", ",", "Operands", ",", "true", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtMIMGAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35438, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyFORMAT", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyCPol", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyTFE", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySWZ", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtMtbuf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35439, "Length": 67, "Cover_Rate": 0.319047619047619} {"Template_token": ["", "cvtMubufImpl", "(", "Inst", ",", "Operands", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtMubuf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35440, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "cvtMubufImpl", "(", "Inst", ",", "Operands", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtMubuf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35441, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "cvtMubufImpl", "(", "Inst", ",", "Operands", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtMubufAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35442, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "if", "(", "NewOpc", "!=", "-", "", ")", "Inst", ".", "setOpcode", "(", "NewOpc", ")", ";", "}", "IsAtomicReturn", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ";", "}", "for", "(", "unsigned", "i", "=", "FirstOperandIdx", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "if", "(", "IsAtomicReturn", "&&", "i", "==", "FirstOperandIdx", ")", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyNone", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "HasLdsModifier", "|=", "Op", ".", "isLDS", "(", ")", ";", "if", "(", "Op", ".", "isToken", "(", ")", ")", "{", "continue", ";", "}", "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "if", "(", "IsLdsOpcode", "&&", "!", "HasLdsModifier", ")", "{", "int", "NoLdsOpcode", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoLdsOpcode", "!=", "-", "", ")", "{", "Inst", ".", "setOpcode", "(", "NoLdsOpcode", ")", ";"], "ground_truth": ["IsLdsOpcode", "=", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtMubufImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35444, "Length": 221, "Cover_Rate": 0.52} {"Template_token": ["", "void", "cvtMubufLds", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["cvtMubufImpl", "(", "Inst", ",", "Operands", ",", "false", ",", "true", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtMubufLds", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35445, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "SkippedVcc", "=", "true", ";", "continue", ";", "}", "else", "if", "(", "BasicInstType", "==", "", "&&", "Inst", ".", "getNumOperands", "(", ")", "==", "", ")", "{", "SkippedVcc", "=", "true", ";", "continue", ";", "}", "}", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "SkippedVcc", "=", "false", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "switch", "(", "BasicInstType", ")", "{", "case", "", ":", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "omod", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ",", "", ")", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "SdwaSel", "::", "DWORD", ")", ";", "break", ";", "case", "", ":", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "omod", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ",", "", ")", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "SdwaSel", "::", "DWORD", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc1Sel", ",", "SdwaSel", "::", "DWORD", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35447, "Length": 349, "Cover_Rate": 0.46908602150537637} {"Template_token": ["", "SkippedVcc", "=", "false", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "switch", "(", "BasicInstType", ")", "{", "case", "", ":", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "omod", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ",", "", ")", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "SdwaSel", "::", "DWORD", ")", ";", "break", ";", "case", "", ":", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "omod", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ",", "", ")", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc1Sel", ",", "SdwaSel", "::", "DWORD", ")", ";", "break", ";", "case", "", ":", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "clamp", ")", "!=", "-", "", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc1Sel", ",", "SdwaSel", "::", "DWORD", ")", ";", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35448, "Length": 345, "Cover_Rate": 0.4637096774193548} {"Template_token": ["", "cvtSDWA", "(", "Inst", ",", "Operands", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtSdwaVOP1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35450, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "void", "AsmParser", "::", "cvtSdwaVOP2", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["cvtSDWA", "(", "Inst", ",", "Operands", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtSdwaVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35451, "Length": 24, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "void", "AsmParser", "::", "cvtSdwaVOP2", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtSDWA", "(", "Inst", ",", "Operands", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtSdwaVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35452, "Length": 25, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "cvtSDWA", "(", "Inst", ",", "Operands", ",", "", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtSdwaVOP2e", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35456, "Length": 14, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "cvtSDWA", "(", "Inst", ",", "Operands", ",", "", ",", "isVI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtSdwaVOPC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35457, "Length": 14, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "void", "AsmParser", "::", "cvtSdwaVOPC", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["cvtSDWA", "(", "Inst", ",", "Operands", ",", "", ",", "isVI", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtSdwaVOPC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35458, "Length": 28, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "bool", "IsAtomicReturn", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "!", "Op", ".", "isCPol", "(", ")", ")", "continue", ";", "IsAtomicReturn", "=", "Op", ".", "getImm", "(", ")", "&", "", "::", "GLC", ";", "break", ";", "}", "if", "(", "!", "IsAtomicReturn", ")", "{", "int", "NewOpc", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", "!=", "-", "", ")", "Inst", ".", "setOpcode", "(", "NewOpc", ")", ";", "}", "IsAtomicReturn", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "if", "(", "IsAtomicReturn", "&&", "i", "==", "", ")", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "ground_truth": ["continue", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtSMEMAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35459, "Length": 196, "Cover_Rate": 0.5730994152046783} {"Template_token": ["", "if", "(", "!", "IsAtomicReturn", ")", "{", "int", "NewOpc", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", "!=", "-", "", ")", "Inst", ".", "setOpcode", "(", "NewOpc", ")", ";", "}", "IsAtomicReturn", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "if", "(", "IsAtomicReturn", "&&", "i", "==", "", ")", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyNone", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", ")", "{"], "ground_truth": ["continue", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtSMEMAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35460, "Length": 169, "Cover_Rate": 0.49415204678362573} {"Template_token": ["", "void", "AsmParser", "::", "cvtVOP3", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "OptionalImmIndexMap", "OptionalIdx", ";", "cvtVOP3", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35462, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "I", "=", "", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";"], "ground_truth": ["if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "cvtVOP3Interp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35463, "Length": 110, "Cover_Rate": 0.3470031545741325} {"Template_token": ["", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isInterpSlot", "(", ")", "||", "Op", ".", "isInterpAttr", "(", ")", "||", "Op", ".", "isAttrChan", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Op", ".", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "", "(", "Opc", ",", "", "::", "high", ")", "!=", "-", "", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyHigh", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtVOP3Interp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35464, "Length": 158, "Cover_Rate": 0.49842271293375395} {"Template_token": ["", "SrcNum", "<", "", "&&", "", "(", "Opc", ",", "Ops", "[", "SrcNum", "]", ")", "!=", "-", "", ";", "++", "SrcNum", ")", ";", "assert", "(", "SrcNum", ">", "", ")", ";", "int", "OpSelIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel", ")", ";", "unsigned", "OpSel", "=", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "(", "OpSel", "&", "(", "", "<<", "SrcNum", ")", ")", "!=", "", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "cvtVOP3OpSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35465, "Length": 69, "Cover_Rate": 0.36507936507936506} {"Template_token": ["", "for", "(", "SrcNum", "=", "", ";", "SrcNum", "<", "", "&&", "", "(", "Opc", ",", "Ops", "[", "SrcNum", "]", ")", "!=", "-", "", ";", "++", "SrcNum", ")", ";", "assert", "(", "SrcNum", ">", "", ")", ";", "int", "OpSelIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel", ")", ";", "unsigned", "OpSel", "=", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "OpSel", "&", "(", "", "<<", "SrcNum", ")", ")", "!=", "", ")", "{", "int", "ModIdx", "=", "", "(", "Opc", ",", "", "::", "src0_modifiers", ")", ";", "uint32_t", "ModVal", "=", "Inst", ".", "getOperand", "(", "ModIdx", ")", ".", "getImm", "(", ")", ";", "Inst", ".", "getOperand", "(", "ModIdx", ")", ".", "setImm", "(", "ModVal", "|", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtVOP3OpSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35466, "Length": 117, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "void", "AsmParser", "::", "cvtVOP3P", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["OptionalImmIndexMap", "OptIdx", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtVOP3P", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35467, "Length": 18, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "OptionalImmIndexMap", "OptIdx", ";"], "ground_truth": ["cvtVOP3", "(", "Inst", ",", "Operands", ",", "OptIdx", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "cvtVOP3P", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35468, "Length": 12, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultABID", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyABID", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultABID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35470, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultBankMask", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDppBankMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35471, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDppBankMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35472, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultBLGP", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyBLGP", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "defaultBLGP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35473, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDppBoundCtrl", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35476, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultCPol", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyCPol", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultCPol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35479, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultCPol", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyCPol", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultCPol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35480, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyEndpgm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultEndpgmImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35481, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDppFi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35483, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultFI", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDppFi", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "defaultFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35484, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35485, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35486, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultRowMask", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyDppRowMask", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "defaultRowMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35488, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultSMEMOffset", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35489, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultSMEMOffset", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyOffset", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "defaultSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35490, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultSMRDOffset8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35494, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "LLVM_READNONE", "static", "unsigned", "encodeBitmaskPerm", "(", "const", "unsigned", "AndMask", ",", "const", "unsigned", "OrMask", ",", "const", "unsigned", "XorMask", ")", "{", "using", "namespace", "llvm", "::", "", ";", "return", "BITMASK_PERM_ENC", "|", "(", "AndMask", "<<", "BITMASK_AND_SHIFT", ")", "|", "(", "OrMask", "<<", "BITMASK_OR_SHIFT", ")", "|", "(", "XorMask", "<<", "BITMASK_XOR_SHIFT", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "encodeBitmaskPerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35495, "Length": 46, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "LLVM_READNONE", "static", "unsigned", "encodeBitmaskPerm", "(", "const", "unsigned", "AndMask", ",", "const", "unsigned", "OrMask", ",", "const", "unsigned", "XorMask", ")", "{", "using", "namespace", "llvm", "::", "", ";"], "ground_truth": ["return", "BITMASK_PERM_ENC", "|", "(", "AndMask", "<<", "BITMASK_AND_SHIFT", ")", "|", "(", "OrMask", "<<", "BITMASK_OR_SHIFT", ")", "|", "(", "XorMask", "<<", "BITMASK_XOR_SHIFT", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "encodeBitmaskPerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35496, "Length": 45, "Cover_Rate": 0.9375} {"Template_token": ["", "IntVal", "=", "encode", "(", "ISA", ",", "IntVal", ",", "CntVal", ")", ";", "if", "(", "CntVal", "!=", "decode", "(", "ISA", ",", "IntVal", ")", ")", "{", "if", "(", "Saturate", ")", "{", "IntVal", "=", "encode", "(", "ISA", ",", "IntVal", ",", "-", "", ")", ";", "}", "else", "{", "Failed", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "encodeCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35497, "Length": 49, "Cover_Rate": 0.44954128440366975} {"Template_token": ["", "if", "(", "CntVal", "!=", "decode", "(", "ISA", ",", "IntVal", ")", ")", "{", "if", "(", "Saturate", ")", "{", "IntVal", "=", "encode", "(", "ISA", ",", "IntVal", ",", "-", "", ")", ";", "}", "else", "{"], "ground_truth": ["Failed", "=", "true", ";"], "File": "AMDGPUAsmParser1", "Func": "encodeCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35498, "Length": 36, "Cover_Rate": 0.3302752293577982} {"Template_token": ["", "unsigned", "AsmParser", "::", "findImplicitSGPRReadInVOP", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "const", "unsigned", "Num", "=", "Desc", ".", "getNumImplicitUses", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Num", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "Desc", ".", "ImplicitUses", "[", "i", "]", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "Reg", ";"], "File": "AMDGPUAsmParser1", "Func": "findImplicitSGPRReadInVOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35499, "Length": 86, "Cover_Rate": 0.7962962962962963} {"Template_token": ["", "static", "const", "unsigned", "Variants", "[", "]", "=", "{"], "ground_truth": ["AsmVariants", "::", "DEFAULT", ",", "AsmVariants", "::", "VOP3", ",", "AsmVariants", "::", "SDWA", ",", "AsmVariants", "::", "SDWA9", ",", "AsmVariants", "::", "DPP", "}", ";"], "File": "AMDGPUAsmParser1", "Func": "getAllVariants", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35500, "Length": 29, "Cover_Rate": 0.6444444444444445} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUAsmParser1", "Func": "getConstantBusLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35501, "Length": 32, "Cover_Rate": 0.4} {"Template_token": ["", "SMLoc", "AsmParser", "::", "getConstLoc", "(", "const", "OperandVector", "&", "Operands", ")", "const", "{", "auto", "Test", "=", "[", "]", "(", "const", "Operand", "&", "Op", ")", "{"], "ground_truth": ["return", "Op", ".", "isImmKindConst", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "getConstLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35502, "Length": 31, "Cover_Rate": 0.7380952380952381} {"Template_token": ["", "return", "Op", ".", "isImmKindConst", "(", ")", ";", "}", ";", "return", "getOperandLoc", "(", "Test", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getConstLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35503, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "S", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getExpressionAsToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35504, "Length": 12, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "StringRef", "getExpressionAsToken", "(", ")", "const", "{", "assert", "(", "isExpr", "(", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "S", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";", "return", "S", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getExpressionAsToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35505, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "const", "FeatureBitset", "&", "getFeatureBits", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getFeatureBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35507, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isFlatOffset", "(", ")", ")", "return", "Op", ".", "getStartLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getFlatOffsetLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35508, "Length": 55, "Cover_Rate": 0.7534246575342466} {"Template_token": ["", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isFlatOffset", "(", ")", ")", "return", "Op", ".", "getStartLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getFlatOffsetLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35509, "Length": 32, "Cover_Rate": 0.4383561643835616} {"Template_token": ["", "int64_t", "Operand", "=", "", ";"], "ground_truth": ["Operand", "|=", "Abs", "?", "", ":", "", ";"], "File": "AMDGPUAsmParser1", "Func": "getFPModifiersOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35512, "Length": 13, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "return", "StringRef", "(", "", ")", ";", "case", "IS_SGPR", ":", "return", "StringRef", "(", "", ")", ";", "default", ":", "return", "None", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getGprCountSymbolName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35513, "Length": 21, "Cover_Rate": 0.5} {"Template_token": ["", "assert", "(", "isImm", "(", ")", ")", ";"], "ground_truth": ["return", "Imm", ".", "Val", ";"], "File": "AMDGPUAsmParser1", "Func": "getImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35514, "Length": 12, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "assert", "(", "isImm", "(", ")", ")", ";"], "ground_truth": ["return", "Imm", ".", "Val", ";"], "File": "AMDGPUAsmParser1", "Func": "getImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35515, "Length": 12, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "auto", "Test", "=", "[", "=", "]", "(", "const", "Operand", "&", "Op", ")", "{", "return", "Op", ".", "isImmTy", "(", "Type", ")", ";", "}", ";"], "ground_truth": ["return", "getOperandLoc", "(", "Test", ",", "Operands", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "getImmLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35517, "Length": 31, "Cover_Rate": 0.6326530612244898} {"Template_token": ["", "return", "Imm", ".", "Type", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35518, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "ImmTy", "getImmTy", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "isImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "getImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35519, "Length": 13, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "Operand", "|=", "Sext", "?", "", ":", "", ";", "return", "Operand", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getIntModifiersOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35520, "Length": 12, "Cover_Rate": 0.48} {"Template_token": ["", "int64_t", "getIntModifiersOperand", "(", ")", "const", "{", "int64_t", "Operand", "=", "", ";"], "ground_truth": ["Operand", "|=", "Sext", "?", "", ":", "", ";"], "File": "AMDGPUAsmParser1", "Func": "getIntModifiersOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35521, "Length": 19, "Cover_Rate": 0.76} {"Template_token": ["", "return", "Op", ".", "IsImmKindLiteral", "(", ")", "||", "Op", ".", "isExpr", "(", ")", ";", "}", ";"], "ground_truth": ["return", "getOperandLoc", "(", "Test", ",", "Operands", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "getLitLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35522, "Length": 23, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "return", "getToken", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35523, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "SMRange", "getLocRange", "(", ")", "const", "{", "return", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getLocRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35525, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getLocRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35526, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "isForcedSDWA", "(", ")", ")", "return", "", ";", "if", "(", "isForcedDPP", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getMatchedVariantName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35527, "Length": 22, "Cover_Rate": 0.44} {"Template_token": ["", "if", "(", "isForcedVOP3", "(", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "isForcedSDWA", "(", ")", ")", "return", "", ";"], "File": "AMDGPUAsmParser1", "Func": "getMatchedVariantName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35528, "Length": 18, "Cover_Rate": 0.36} {"Template_token": ["", "return", "isRegKind", "(", ")", "?", "Reg", ".", "Mods", ":", "Imm", ".", "Mods", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35531, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "int64_t", "getModifiersOperand", "(", ")", "const", "{", "assert", "(", "!", "(", "hasFPModifiers", "(", ")", "&&", "hasIntModifiers", "(", ")", ")", "&&", "", ")", ";", "if", "(", "hasFPModifiers", "(", ")", ")", "{", "return", "getFPModifiersOperand", "(", ")", ";", "}", "else", "if", "(", "hasIntModifiers", "(", ")", ")", "{", "return", "getIntModifiersOperand", "(", ")", ";", "}", "else", "{", "return", "", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getModifiersOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35533, "Length": 56, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCRegisterInfo", "*", "getMRI", "(", ")", "const", "{", "return", "const_cast", "<", "AsmParser", "*", ">", "(", "this", ")", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getMRI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35535, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "Operands", ".", "size", "(", ")", "-", "", ";", "i", ">", "", ";", "--", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Test", "(", "Op", ")", ")", "return", "Op", ".", "getStartLoc", "(", ")", ";", "}"], "ground_truth": ["return", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getStartLoc", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "getOperandLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35536, "Length": 69, "Cover_Rate": 0.7263157894736842} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "Operands", ".", "size", "(", ")", "-", "", ";", "i", ">", "", ";", "--", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Test", "(", "Op", ")", ")", "return", "Op", ".", "getStartLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getOperandLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35537, "Length": 52, "Cover_Rate": 0.5473684210526316} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "&", "APFloat", "::", "IEEEsingle", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "&", "APFloat", "::", "IEEEdouble", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser1", "Func": "getOpFltSemantics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35538, "Length": 73, "Cover_Rate": 0.35960591133004927} {"Template_token": ["", "assert", "(", "isRegKind", "(", ")", ")", ";"], "ground_truth": ["return", "Reg", ".", "RegNo", ";"], "File": "AMDGPUAsmParser1", "Func": "getReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35539, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_AGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}"], "ground_truth": ["return", "-", "", ";"], "File": "AMDGPUAsmParser1", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35540, "Length": 147, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "SMLoc", "AsmParser", "::", "getRegLoc", "(", "unsigned", "Reg", ",", "const", "OperandVector", "&", "Operands", ")", "const", "{", "auto", "Test", "=", "[", "=", "]", "(", "const", "Operand", "&", "Op", ")", "{", "return", "Op", ".", "isRegKind", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "Reg", ";", "}", ";"], "ground_truth": ["return", "getOperandLoc", "(", "Test", ",", "Operands", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "getRegLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35541, "Length": 53, "Cover_Rate": 0.9814814814814815} {"Template_token": ["", "auto", "Test", "=", "[", "=", "]", "(", "const", "Operand", "&", "Op", ")", "{", "return", "Op", ".", "isRegKind", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "Reg", ";"], "ground_truth": ["}", ";"], "File": "AMDGPUAsmParser1", "Func": "getRegLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35542, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "return", "!", "Str", ".", "getAsInteger", "(", "", ",", "Num", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getRegNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35544, "Length": 12, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "RegNum", "%", "AlignSize", "!=", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "", ";", "}", "unsigned", "RegIdx", "=", "RegNum", "/", "AlignSize", ";", "int", "RCID", "=", "getRegClass", "(", "RegKind", ",", "RegWidth", ")", ";", "if", "(", "RCID", "==", "-", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "", ";", "}", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MCRegisterClass", "RC", "=", "TRI", "->", "getRegClass", "(", "RCID", ")", ";", "if", "(", "RegIdx", ">=", "RC", ".", "getNumRegs", "(", ")", ")", "{"], "ground_truth": ["Error", "(", "Loc", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "getRegularReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35545, "Length": 98, "Cover_Rate": 0.5730994152046783} {"Template_token": ["", "assert", "(", "isRegularReg", "(", "RegKind", ")", ")", ";", "unsigned", "AlignSize", "=", "", ";", "if", "(", "RegKind", "==", "IS_SGPR", "||", "RegKind", "==", "IS_TTMP", ")", "{", "AlignSize", "=", "std", "::", "min", "(", "RegWidth", ",", "", ")", ";", "}", "if", "(", "RegNum", "%", "AlignSize", "!=", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getRegularReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35546, "Length": 56, "Cover_Rate": 0.32748538011695905} {"Template_token": ["", "static", "const", "RegInfo", "*", "getRegularRegInfo", "(", "StringRef", "Str", ")", "{", "for", "(", "const", "RegInfo", "&", "Reg", ":", "RegularRegisters", ")", "if", "(", "Str", ".", "startswith", "(", "Reg", ".", "Name", ")", ")", "return", "&", "Reg", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getRegularRegInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35548, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "SMLoc", "AsmParser", "::", "getSMEMOffsetLoc", "(", "const", "OperandVector", "&", "Operands", ")", "const", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isSMEMOffset", "(", ")", ")", "return", "Op", ".", "getStartLoc", "(", ")", ";", "}", "return", "getLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getSMEMOffsetLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35549, "Length": 73, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isSMEMOffset", "(", ")", ")", "return", "Op", ".", "getStartLoc", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "getSMEMOffsetLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35550, "Length": 54, "Cover_Rate": 0.7397260273972602} {"Template_token": ["", "static", "unsigned", "getSpecialRegForName", "(", "StringRef", "RegName", ")", "{", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getSpecialRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35552, "Length": 296, "Cover_Rate": 0.7872340425531915} {"Template_token": ["", "return", "Parser", ".", "getTok", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35553, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Parser", ".", "getTok", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35554, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "AsmToken", "::", "TokenKind", "AsmParser", "::", "getTokenKind", "(", ")", "const", "{"], "ground_truth": ["return", "getLexer", "(", ")", ".", "getKind", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "getTokenKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35555, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "getToken", "(", ")", ".", "getString", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getTokenStr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35557, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "bool", "hasArchitectedFlatScratch", "(", ")", "const", "{", "return", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasArchitectedFlatScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35559, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "bool", "hasArchitectedFlatScratch", "(", ")", "const", "{", "return", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasArchitectedFlatScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35560, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "bool", "hasFlatOffsets", "(", ")", "const", "{", "return", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasFlatOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35561, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "return", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasFlatOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35562, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "bool", "hasFPModifiers", "(", ")", "const", "{"], "ground_truth": ["return", "getModifiers", "(", ")", ".", "hasFPModifiers", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "hasFPModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35563, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "getModifiers", "(", ")", ".", "hasFPModifiers", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasFPModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35564, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "hasGFX10A16", "(", ")", "const", "{", "return", "", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasGFX10A16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35567, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "return", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasIntClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35569, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "bool", "hasIntClamp", "(", ")", "const", "{"], "ground_truth": ["return", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUAsmParser1", "Func": "hasIntClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35570, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "bool", "hasIntModifiers", "(", ")", "const", "{", "return", "getModifiers", "(", ")", ".", "hasIntModifiers", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasIntModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35571, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasIntModifiers", "(", ")", "const", "{"], "ground_truth": ["return", "getModifiers", "(", ")", ".", "hasIntModifiers", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "hasIntModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35572, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "hasInv2PiInlineImm", "(", ")", "const", "{", "return", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasInv2PiInlineImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35573, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "bool", "hasInv2PiInlineImm", "(", ")", "const", "{"], "ground_truth": ["return", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUAsmParser1", "Func": "hasInv2PiInlineImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35574, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "bool", "hasMIMG_R128", "(", ")", "const", "{"], "ground_truth": ["return", "", "(", "getSTI", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "hasMIMG_R128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35575, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "bool", "hasMIMG_R128", "(", ")", "const", "{", "return", "", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasMIMG_R128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35576, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "return", "getModifiers", "(", ")", ".", "hasModifiers", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35578, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasPackedD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35580, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "return", "!", "isVI", "(", ")", "&&", "!", "isGFX9", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasSGPR102_SGPR103", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35581, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "hasSGPR102_SGPR103", "(", ")", "const", "{"], "ground_truth": ["return", "!", "isVI", "(", ")", "&&", "!", "isGFX9", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "hasSGPR102_SGPR103", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35582, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "isGFX10Plus", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasSGPR104_SGPR105", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35584, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "Ctx", "=", "&", "Context", ";", "usesSgprAt", "(", "SgprIndexUnusedMin", "=", "-", "", ")", ";", "usesVgprAt", "(", "VgprIndexUnusedMin", "=", "-", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35585, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "*", "SymbolName", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "", ",", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "initializeGprCountSymbol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35586, "Length": 31, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "bool", "Operand", "::", "isABID", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "&&", "getImmTy", "(", ")", "==", "ImmTyABID", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isABID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35588, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "isAddr64", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyAddr64", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35590, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isAISrcB16", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isAISrcB16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35591, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "isAISrcB32", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isAISrcB32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35594, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "isAISrcF16", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isAISrcF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35595, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "isAISrcF16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrcF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35596, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isAISrcF32", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isAISrcF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35597, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrcF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35598, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isAISrcV2B16", "(", ")", "const", "{", "return", "isAISrcB16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrcV2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35599, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isAISrcF16", "(", ")", "||", "isAISrcB32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrcV2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35602, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_1024B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35604, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isAISrc_1024B32", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_1024B32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35606, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isAISrc_1024F16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_1024F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35607, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_1024F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35608, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isAISrc_1024F32", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_1024F32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35609, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isAISrc_1024V2B16", "(", ")", "const", "{", "return", "isAISrc_1024B16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_1024V2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35612, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isAISrc_1024F16", "(", ")", "||", "isAISrc_1024B32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_1024V2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35613, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "isAISrc_128B16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_128B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35615, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isAISrc_128B16", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_128B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35616, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_128B32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35618, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_128F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35619, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_128F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35620, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isAISrc_128V2B16", "(", ")", "const", "{", "return", "isAISrc_128B16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_128V2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35623, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isAISrc_128V2F16", "(", ")", "const", "{"], "ground_truth": ["return", "isAISrc_128F16", "(", ")", "||", "isAISrc_128B32", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_128V2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35625, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isAISrc_256B64", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_256B64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35627, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "isAISrc_256B64", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_256B64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35628, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isAISrc_256F64", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_256F64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35629, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "isAISrc_256F64", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_256F64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35630, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isAISrc_512B16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_512B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35631, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isAISrc_512B32", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_512B32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35633, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isAISrc_512B32", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_512B32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35634, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_512F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35635, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_512F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35636, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isAISrc_512F32", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_512F32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35638, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "isAISrc_512V2B16", "(", ")", "const", "{", "return", "isAISrc_512B16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_512V2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35639, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isAISrc_512V2F16", "(", ")", "const", "{", "return", "isAISrc_512F16", "(", ")", "||", "isAISrc_512B32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_512V2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35642, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_64B64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35643, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_64F64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35645, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isAISrc_64F64", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_64F64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35646, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "isAttrChan", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyAttrChan", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAttrChan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35647, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isBankMask", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyDppBankMask", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35650, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "Operand", "::", "isBLGP", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "getImmTy", "(", ")", "==", "ImmTyBLGP", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isBLGP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35652, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isBoundCtrl", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyDppBoundCtrl", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35654, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isBoundCtrl", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyDppBoundCtrl", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35655, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Operand", "::", "isCBSZ", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "&&", "getImmTy", "(", ")", "==", "ImmTyCBSZ", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isCBSZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35656, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "isDA", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyDA", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isDA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35664, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isDA", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyDA", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isDA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35665, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isDim", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyDim", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35667, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "if", "(", "result", ")", "{", "int64_t", "Imm", "=", "getImm", "(", ")", ";", "return", "(", "Imm", ">=", "DppCtrl", "::", "QUAD_PERM_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "QUAD_PERM_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHL_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_SHL_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHR_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_SHR_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_ROR_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_ROR_LAST", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHL1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROL1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHR1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROR1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "ROW_MIRROR", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "ROW_HALF_MIRROR", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "BCAST15", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "BCAST31", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHARE_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_SHARE_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_XMASK_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_XMASK_LAST", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35672, "Length": 166, "Cover_Rate": 0.8177339901477833} {"Template_token": ["", "int64_t", "Imm", "=", "getImm", "(", ")", ";", "return", "(", "Imm", ">=", "DppCtrl", "::", "QUAD_PERM_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "QUAD_PERM_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHL_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_SHL_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHR_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_SHR_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_ROR_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_ROR_LAST", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHL1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROL1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHR1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROR1", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "ROW_MIRROR", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "ROW_HALF_MIRROR", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "BCAST15", ")", "||", "(", "Imm", "==", "DppCtrl", "::", "BCAST31", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHARE_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_SHARE_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_XMASK_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "ROW_XMASK_LAST", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35673, "Length": 157, "Cover_Rate": 0.7733990147783252} {"Template_token": ["", "bool", "Operand", "::", "isEndpgm", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyEndpgm", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isEndpgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35675, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "bool", "isExpCompr", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyExpCompr", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isExpCompr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35676, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isExpCompr", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyExpCompr", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isExpCompr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35677, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyExpTgt", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35679, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyExpVM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isExpVM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35681, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isFI", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyDppFi", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35682, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isFI", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyDppFi", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35683, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isForcedDPP", "(", ")", "const", "{", "return", "ForcedDPP", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isForcedDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35687, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ForcedSDWA", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isForcedSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35688, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "ForcedSDWA", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isForcedSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35689, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyFORMAT", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isFORMAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35691, "Length": 17, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyGDS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isGDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35692, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isGFX10", "(", ")", "const", "{"], "ground_truth": ["return", "", "(", "getSTI", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isGFX10", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35694, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "bool", "isGFX10A16", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyA16", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isGFX10A16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35696, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyA16", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isGFX10A16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35697, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isGFX10_BEncoding", "(", ")", "const", "{", "return", "", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isGFX10_BEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35701, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "bool", "isGFX9", "(", ")", "const", "{", "return", "", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isGFX9", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35702, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "return", "", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isGFX9", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35703, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "bool", "isGFX90A", "(", ")", "const", "{", "return", "", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isGFX90A", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35705, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "bool", "isGFX9Plus", "(", ")", "const", "{"], "ground_truth": ["return", "", "(", "getSTI", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isGFX9Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35707, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyGprIdxMode", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isGPRIdxMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35709, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "bool", "isHigh", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyHigh", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isHigh", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35710, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isHigh", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyHigh", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isHigh", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35711, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Operand", "::", "isHwreg", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyHwreg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35712, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyHwreg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35713, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "bool", "isIdxen", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyIdxen", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isIdxen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35717, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isImmKindConst", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "Imm", ".", "Kind", "==", "ImmKindTyConst", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isImmKindConst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35719, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "IsImmKindLiteral", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "Imm", ".", "Kind", "==", "ImmKindTyLiteral", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "IsImmKindLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35720, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "IsImmKindLiteral", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "&&", "Imm", ".", "Kind", "==", "ImmKindTyLiteral", ";"], "File": "AMDGPUAsmParser1", "Func": "IsImmKindLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35721, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "static", "bool", "isInlineableLiteralOp16", "(", "int64_t", "Val", ",", "MVT", "VT", ",", "bool", "HasInv2Pi", ")", "{"], "ground_truth": ["if", "(", "VT", ".", "getScalarType", "(", ")", "==", "", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "isInlineableLiteralOp16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35726, "Length": 25, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "return", "isInlinableIntLiteral", "(", "Val", ")", ";", "}"], "ground_truth": ["return", "", "(", "Val", ",", "HasInv2Pi", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isInlineableLiteralOp16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35727, "Length": 15, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "", ":", "{", "const", "unsigned", "OperandType", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "OperandType", ";", "if", "(", "OperandType", "==", "", "||", "OperandType", "==", "", "||", "OperandType", "==", "", ")", "return", "", "(", "Val", ")", ";", "if", "(", "OperandType", "==", "", "||", "OperandType", "==", "", "||", "OperandType", "==", "", ")", "return", "", "(", "Val", ")", ";", "if", "(", "OperandType", "==", "", "||", "OperandType", "==", "", "||", "OperandType", "==", "", ")", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";"], "ground_truth": ["return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35728, "Length": 101, "Cover_Rate": 0.4156378600823045} {"Template_token": ["", "case", "", ":", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "", ":", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "", ":", "{", "const", "unsigned", "OperandType", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "OperandType", ";", "if", "(", "OperandType", "==", "", "||", "OperandType", "==", "", "||", "OperandType", "==", "", ")", "return", "", "(", "Val", ")", ";", "if", "(", "OperandType", "==", "", "||", "OperandType", "==", "", "||", "OperandType", "==", "", ")", "return", "", "(", "Val", ")", ";", "if", "(", "OperandType", "==", "", "||", "OperandType", "==", "", "||", "OperandType", "==", "", ")", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35729, "Length": 127, "Cover_Rate": 0.522633744855967} {"Template_token": ["", "bool", "Operand", "::", "isInlineValue", "(", ")", "const", "{", "return", "isRegKind", "(", ")", "&&", "::", "isInlineValue", "(", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isInlineValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35730, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyInterpAttr", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isInterpAttr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35732, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isInterpAttr", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyInterpAttr", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isInterpAttr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35733, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isInterpSlot", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyInterpSlot", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isInterpSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35735, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isKImmFP16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35736, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isKImmFP16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35737, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isKImmFP32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35738, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyLDS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isLDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35741, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "}", "if", "(", "type", "==", "", ")", "{", "return", "true", ";", "}", "if", "(", "type", "==", "", ")", "{", "return", "false", ";", "}", "MVT", "ExpectedType", "=", "(", "type", "==", "", ")", "?", "", ":", "(", "type", "==", "", ")", "?", "", ":", "(", "type", "==", "", ")", "?", "", ":", "type", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "", ",", "Imm", ".", "Val", ")", ")", ";", "return", "canLosslesslyConvertToFPType", "(", "FPLiteral", ",", "ExpectedType", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isLiteralImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35742, "Length": 80, "Cover_Rate": 0.4624277456647399} {"Template_token": ["", "bool", "isLWE", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyLWE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isLWE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35743, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyLWE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isLWE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35744, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "return", "isClamp", "(", ")", "||", "isOMod", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35745, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "isOperandModifier", "(", "Tok", ",", "NextToken", "[", "", "]", ")", "||", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", "&&", "isRegOrOperandModifier", "(", "NextToken", "[", "", "]", ",", "NextToken", "[", "", "]", ")", ")", "||", "isOpcodeModifierWithVal", "(", "Tok", ",", "NextToken", "[", "", "]", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35747, "Length": 46, "Cover_Rate": 0.647887323943662} {"Template_token": ["", "peekTokens", "(", "NextToken", ")", ";"], "ground_truth": ["return", "isOperandModifier", "(", "Tok", ",", "NextToken", "[", "", "]", ")", "||", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", "&&", "isRegOrOperandModifier", "(", "NextToken", "[", "", "]", ",", "NextToken", "[", "", "]", ")", ")", "||", "isOpcodeModifierWithVal", "(", "Tok", ",", "NextToken", "[", "", "]", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35748, "Length": 50, "Cover_Rate": 0.704225352112676} {"Template_token": ["", "static", "bool", "IsMovrelsSDWAOpcode", "(", "const", "unsigned", "Opcode", ")", "{"], "ground_truth": ["switch", "(", "Opcode", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "IsMovrelsSDWAOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35749, "Length": 14, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "if", "(", "Token", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "NextToken", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "const", "auto", "&", "str", "=", "Token", ".", "getString", "(", ")", ";", "return", "str", "==", "", "||", "str", "==", "", "||", "str", "==", "", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isNamedOperandModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35750, "Length": 50, "Cover_Rate": 0.746268656716418} {"Template_token": ["", "if", "(", "Token", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "NextToken", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "const", "auto", "&", "str", "=", "Token", ".", "getString", "(", ")", ";"], "ground_truth": ["return", "str", "==", "", "||", "str", "==", "", "||", "str", "==", "", ";"], "File": "AMDGPUAsmParser1", "Func": "isNamedOperandModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35751, "Length": 45, "Cover_Rate": 0.6716417910447762} {"Template_token": ["", "bool", "isNegHi", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyNegHi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isNegHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35752, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyNegHi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isNegHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35753, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyOff", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isOff", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35758, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isOffen", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyOffen", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35760, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyOffen", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35761, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isOffset", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyOffset", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35762, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "bool", "isOffset1", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyOffset1", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isOffset1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35765, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyOMod", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isOModSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35767, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "return", "Token", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "NextToken", ".", "is", "(", "AsmToken", "::", "Colon", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isOpcodeModifierWithVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35769, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "return", "Token", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "NextToken", ".", "is", "(", "AsmToken", "::", "Colon", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isOpcodeModifierWithVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35770, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "return", "isNamedOperandModifier", "(", "Token", ",", "NextToken", ")", "||", "Token", ".", "is", "(", "AsmToken", "::", "Pipe", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isOperandModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35772, "Length": 18, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "bool", "isOpSel", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyOpSel", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isOpSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35774, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyOpSelHi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isOpSelHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35775, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isR128A16", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyR128A16", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isR128A16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35777, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyR128A16", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isR128A16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35778, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isReg", "(", ")", "const", "override", "{"], "ground_truth": ["return", "isRegKind", "(", ")", "&&", "!", "hasModifiers", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35779, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "isReg", "(", ")", "const", "override", "{"], "ground_truth": ["return", "isRegKind", "(", ")", "&&", "!", "hasModifiers", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35780, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "Operand", "::", "isRegClass", "(", "unsigned", "RCID", ")", "const", "{"], "ground_truth": ["return", "isRegKind", "(", ")", "&&", "AsmParser", "->", "getMRI", "(", ")", "->", "getRegClass", "(", "RCID", ")", ".", "contains", "(", "getReg", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35782, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "bool", "AsmParser", "::", "isRegister", "(", ")", "{", "return", "isRegister", "(", "getToken", "(", ")", ",", "peekToken", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35784, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isRegOrImmWithFP16InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithFP16InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35785, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isRegOrImmWithFP16InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithFP16InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35786, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isRegOrImmWithFP32InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithFP32InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35787, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isRegOrImmWithFP32InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithFP32InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35788, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isRegOrImmWithFP64InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithFP64InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35789, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "return", "isRegOrImmWithInputMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithFP64InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35790, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "Desc", ".", "OpInfo", "[", "OpNum", "]", ".", "OperandType", "==", "", "&&", "Desc", ".", "NumOperands", ">", "(", "OpNum", "+", "", ")", "&&", "Desc", ".", "OpInfo", "[", "OpNum", "+", "", "]", ".", "RegClass", "!=", "-", "", "&&", "Desc", ".", "getOperandConstraint", "(", "OpNum", "+", "", ",", "MCOI", "::", "OperandConstraint", "::", "TIED_TO", ")", "==", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35791, "Length": 55, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "return", "Desc", ".", "OpInfo", "[", "OpNum", "]", ".", "OperandType", "==", "", "&&", "Desc", ".", "NumOperands", ">", "(", "OpNum", "+", "", ")", "&&", "Desc", ".", "OpInfo", "[", "OpNum", "+", "", "]", ".", "RegClass", "!=", "-", "", "&&", "Desc", ".", "getOperandConstraint", "(", "OpNum", "+", "", ",", "MCOI", "::", "OperandConstraint", "::", "TIED_TO", ")", "==", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35792, "Length": 55, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "bool", "isRegOrImmWithInt16InputMods", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrImmWithInputMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithInt16InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35793, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "return", "isRegOrImmWithInputMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithInt32InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35795, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isRegOrImmWithInt32InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithInt32InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35796, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isRegOrInlineNoMods", "(", "unsigned", "RCID", ",", "MVT", "type", ")", "const", "{"], "ground_truth": ["return", "(", "isRegClass", "(", "RCID", ")", "||", "isInlinableImm", "(", "type", ")", ")", "&&", "!", "hasModifiers", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isRegOrInlineNoMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35799, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyDppRowMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRowMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35805, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isRowMask", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyDppRowMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRowMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35806, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isSafeTruncation", "(", "int64_t", "Val", ",", "unsigned", "Size", ")", "{", "return", "isUIntN", "(", "Size", ",", "Val", ")", "||", "isIntN", "(", "Size", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSafeTruncation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35808, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isUIntN", "(", "Size", ",", "Val", ")", "||", "isIntN", "(", "Size", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSafeTruncation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35809, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "bool", "isSCSrcB16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcB16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35810, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isSCSrcB16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcB16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35811, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcB64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35814, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35818, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isSCSrcF32", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35819, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "return", "isSCSrcB16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcV2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35822, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isSCSrcV2F16", "(", ")", "const", "{", "return", "isSCSrcF16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcV2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35824, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isSCSrcF16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcV2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35825, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "isSCSrcF32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcV2FP32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35826, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "isSCSrcF32", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcV2FP32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35827, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "bool", "isSCSrcV2INT32", "(", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSCSrcV2INT32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35828, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "return", "isImmTy", "(", "ImmTySdwaDstSel", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSDWADstSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35829, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isSDWADstUnused", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTySdwaDstUnused", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSDWADstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35831, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Operand", "::", "isSDWAFP16Operand", "(", ")", "const", "{"], "ground_truth": ["return", "isSDWAOperand", "(", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSDWAFP16Operand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35834, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "bool", "Operand", "::", "isSDWAFP32Operand", "(", ")", "const", "{"], "ground_truth": ["return", "isSDWAOperand", "(", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSDWAFP32Operand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35835, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "return", "isSDWAOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSDWAFP32Operand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35836, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "return", "isSDWAOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSDWAInt16Operand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35837, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "bool", "Operand", "::", "isSDWAInt16Operand", "(", ")", "const", "{"], "ground_truth": ["return", "isSDWAOperand", "(", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSDWAInt16Operand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35838, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "bool", "Operand", "::", "isSDWAInt32Operand", "(", ")", "const", "{", "return", "isSDWAOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSDWAInt32Operand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35839, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "if", "(", "AsmParser", "->", "isVI", "(", ")", ")", "return", "isVReg32", "(", ")", ";", "else", "if", "(", "AsmParser", "->", "isGFX9Plus", "(", ")", ")", "return", "isRegClass", "(", "", ")", "||", "isInlinableImm", "(", "type", ")", ";", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSDWAOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35841, "Length": 38, "Cover_Rate": 0.76} {"Template_token": ["", "bool", "isSDWASrc0Sel", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTySdwaSrc0Sel", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSDWASrc0Sel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35843, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "isSDWASrc1Sel", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTySdwaSrc1Sel", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSDWASrc1Sel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35845, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "isImmTy", "(", "ImmTySendMsg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35848, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "isImm", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35849, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "Operand", "::", "isSMRDOffset8", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSMRDOffset8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35852, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "return", "isSCSrcB16", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSSrcB16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35854, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "bool", "isSSrcB32", "(", ")", "const", "{", "return", "isSCSrcB32", "(", ")", "||", "isLiteralImm", "(", "", ")", "||", "isExpr", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSSrcB32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35855, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "return", "isSCSrcB64", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSSrcB64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35858, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "bool", "isSSrcF16", "(", ")", "const", "{", "return", "isSCSrcB16", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSSrcF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35859, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "bool", "isSSrcF16", "(", ")", "const", "{", "return", "isSCSrcB16", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSSrcF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35860, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "bool", "isSSrcF32", "(", ")", "const", "{"], "ground_truth": ["return", "isSCSrcB32", "(", ")", "||", "isLiteralImm", "(", "", ")", "||", "isExpr", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSSrcF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35861, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "bool", "isSSrcF64", "(", ")", "const", "{", "return", "isSCSrcB64", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSSrcF64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35863, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "bool", "isSSrcOrLdsB32", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", "||", "isLiteralImm", "(", "", ")", "||", "isExpr", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSSrcOrLdsB32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35864, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "bool", "isSSrcOrLdsB32", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", "||", "isLiteralImm", "(", "", ")", "||", "isExpr", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSSrcOrLdsB32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35865, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "bool", "isSSrcV2B16", "(", ")", "const", "{", "llvm_unreachable", "(", "", ")", ";", "return", "isSSrcB16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSSrcV2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35866, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "isSSrcB16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSSrcV2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35867, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "bool", "isSSrcV2F16", "(", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSSrcV2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35869, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "bool", "isSSrcV2INT32", "(", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSSrcV2INT32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35871, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return", "isSSrcB32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSSrcV2INT32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35872, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "bool", "AsmParser", "::", "isSupportedDPPCtrl", "(", "StringRef", "Ctrl", ",", "const", "OperandVector", "&", "Operands", ")", "{", "if", "(", "Ctrl", "==", "", ")", "return", "isGFX90A", "(", ")", ";", "if", "(", "Ctrl", "==", "", "||", "Ctrl", "==", "", ")", "return", "isGFX10Plus", "(", ")", ";", "if", "(", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", ")", "return", "isVI", "(", ")", "||", "isGFX9", "(", ")", ";", "return", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSupportedDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35873, "Length": 97, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "AsmParser", "::", "isSupportedMnemo", "(", "StringRef", "Mnemo", ",", "const", "FeatureBitset", "&", "FBS", ",", "ArrayRef", "<", "unsigned", ">", "Variants", ")", "{", "for", "(", "auto", "Variant", ":", "Variants", ")", "{", "if", "(", "CheckMnemonic", "(", "Mnemo", ",", "FBS", ",", "Variant", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSupportedMnemo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35874, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "CheckMnemonic", "(", "Mnemo", ",", "FBS", ",", "Variant", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSupportedMnemo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35875, "Length": 15, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "bool", "Operand", "::", "isSwizzle", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTySwizzle", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35876, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Operand", "::", "isSwizzle", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTySwizzle", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35877, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "bool", "isSWZ", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTySWZ", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35879, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyTFE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isTFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35882, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyTFE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isTFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35883, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "Operand", "::", "isU16Imm", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isU16Imm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35886, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "bool", "Operand", "::", "isU16Imm", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isU16Imm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35887, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyUNorm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35889, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isVCSrcB16", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcB16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35891, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "isVCSrcB32", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcB32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35893, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isVCSrcB64", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcB64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35895, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "isVCSrcF16", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35897, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "isVCSrcF32", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35898, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "return", "isVCSrcB16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcV2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35902, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "isVCSrcF16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcV2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35904, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isVCSrcV2FP32", "(", ")", "const", "{", "return", "isVCSrcF64", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcV2FP32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35906, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isVCSrcF64", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcV2FP32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35907, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isVCSrcV2INT32", "(", ")", "const", "{", "return", "isVCSrcB64", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcV2INT32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35908, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isVCSrcV2INT32", "(", ")", "const", "{"], "ground_truth": ["return", "isVCSrcB64", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcV2INT32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35909, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrcB16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35910, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isVISrcB16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrcB16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35911, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isVISrcB32", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVISrcB32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35912, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrcB32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35913, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrcF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35914, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrcF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35917, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isVISrcV2B16", "(", ")", "const", "{", "return", "isVISrcB16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrcV2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35919, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isVISrcV2F16", "(", ")", "const", "{"], "ground_truth": ["return", "isVISrcF16", "(", ")", "||", "isVISrcB32", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVISrcV2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35920, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isVISrc_1024B16", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_1024B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35922, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "isVISrc_1024B16", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_1024B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35923, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_1024F32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35929, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isVISrc_1024V2B16", "(", ")", "const", "{", "return", "isVISrc_1024B16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_1024V2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35930, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isVISrc_1024B16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_1024V2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35931, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isVISrc_1024V2F16", "(", ")", "const", "{", "return", "isVISrc_1024F16", "(", ")", "||", "isVISrc_1024B32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_1024V2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35932, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isVISrc_1024V2F16", "(", ")", "const", "{", "return", "isVISrc_1024F16", "(", ")", "||", "isVISrc_1024B32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_1024V2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35933, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_128B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35935, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isVISrc_128B32", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_128B32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35937, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "isVISrc_128F16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_128F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35938, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isVISrc_128F16", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_128F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35939, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "isVISrc_128F32", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_128F32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35940, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_128F32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35941, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isVISrc_256B64", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_256B64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35947, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_256F64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35948, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_256V2FP32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35950, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isVISrc_256V2INT32", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_256V2INT32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35952, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isVISrc_512B16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_512B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35954, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_512F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35958, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "bool", "isVISrc_512F16", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_512F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35959, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "isVISrc_512F32", "(", ")", "const", "{", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_512F32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35960, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "return", "isVISrc_512B16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_512V2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35962, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isVISrc_512V2B16", "(", ")", "const", "{"], "ground_truth": ["return", "isVISrc_512B16", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_512V2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35963, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isVISrc_512V2F16", "(", ")", "const", "{"], "ground_truth": ["return", "isVISrc_512F16", "(", ")", "||", "isVISrc_512B32", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_512V2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35964, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "isVISrc_512F16", "(", ")", "||", "isVISrc_512B32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_512V2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35965, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "isRegOrInlineNoMods", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_64F64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35968, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", "||", "isRegClass", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35974, "Length": 47, "Cover_Rate": 0.6619718309859155} {"Template_token": ["", "bool", "isVReg32", "(", ")", "const", "{"], "ground_truth": ["return", "isRegClass", "(", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35976, "Length": 12, "Cover_Rate": 0.8} {"Template_token": ["", "return", "isRegClass", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35977, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "isOff", "(", ")", "||", "isVReg32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVReg32OrOff", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35979, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "isRegClass", "(", "", ")", "||", "(", "isRegClass", "(", "", ")", "&&", "AsmParser", "->", "getFeatureBits", "(", ")", "[", "", "]", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVRegWithInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35980, "Length": 23, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "return", "isRegClass", "(", "", ")", "||", "(", "isRegClass", "(", "", ")", "&&", "AsmParser", "->", "getFeatureBits", "(", ")", "[", "", "]", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVRegWithInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35981, "Length": 23, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "return", "isVCSrcF32", "(", ")", "||", "isLiteralImm", "(", "", ")", "||", "isExpr", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVSrcB32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35984, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "bool", "isVSrcB32", "(", ")", "const", "{"], "ground_truth": ["return", "isVCSrcF32", "(", ")", "||", "isLiteralImm", "(", "", ")", "||", "isExpr", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVSrcB32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35985, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "return", "isVCSrcF64", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVSrcB64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35986, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "isVCSrcF64", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVSrcB64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35987, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "bool", "isVSrcF16", "(", ")", "const", "{", "return", "isVCSrcF16", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVSrcF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35988, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "return", "isVCSrcF32", "(", ")", "||", "isLiteralImm", "(", "", ")", "||", "isExpr", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVSrcF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35990, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "return", "isVCSrcF64", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVSrcF64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35993, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "bool", "isVSrcV2B16", "(", ")", "const", "{"], "ground_truth": ["return", "isVSrcB16", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVSrcV2B16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35995, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "return", "isVSrcF16", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVSrcV2F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35997, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "bool", "isVSrcV2FP32", "(", ")", "const", "{"], "ground_truth": ["return", "isVSrcF64", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVSrcV2FP32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 35999, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "bool", "isVSrcV2INT32", "(", ")", "const", "{", "return", "isVSrcB64", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVSrcV2INT32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36000, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "bool", "isVSrcV2INT32", "(", ")", "const", "{"], "ground_truth": ["return", "isVSrcB64", "(", ")", "||", "isLiteralImm", "(", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVSrcV2INT32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36001, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "lex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36002, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "void", "AsmParser", "::", "lex", "(", ")", "{"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "lex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36003, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "RegisterMCAsmParser", "<", "AsmParser", ">", "A", "(", "getTheTarget", "(", ")", ")", ";", "RegisterMCAsmParser", "<", "AsmParser", ">", "B", "(", "getTheGCNTarget", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "LLVMInitializeAMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36004, "Length": 23, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "LLVM_EXTERNAL_VIBILITY", "void", "LLVMInitializeAsmParser", "(", ")", "{", "RegisterMCAsmParser", "<", "AsmParser", ">", "A", "(", "getTheTarget", "(", ")", ")", ";", "RegisterMCAsmParser", "<", "AsmParser", ">", "B", "(", "getTheGCNTarget", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "LLVMInitializeAMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36005, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "}", "Format", "=", "getNfmt", "(", "FormatStr", ",", "getSTI", "(", ")", ")", ";", "if", "(", "Format", "!=", "NFMT_UNDEF", ")", "{", "Nfmt", "=", "Format", ";", "return", "true", ";", "}"], "ground_truth": ["Error", "(", "Loc", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "matchDfmtNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36006, "Length": 34, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "int64_t", "Format", ";", "Format", "=", "getDfmt", "(", "FormatStr", ")", ";", "if", "(", "Format", "!=", "DFMT_UNDEF", ")", "{", "Dfmt", "=", "Format", ";", "return", "true", ";", "}"], "ground_truth": ["Format", "=", "getNfmt", "(", "FormatStr", ",", "getSTI", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "matchDfmtNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36007, "Length": 42, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "if", "(", "!", "getTargetStreamer", "(", ")", ".", "getTargetID", "(", ")", ")", "getTargetStreamer", "(", ")", ".", "initializeTargetID", "(", "getSTI", "(", ")", ",", "getSTI", "(", ")", ".", "getFeatureString", "(", ")", ")", ";"], "ground_truth": ["if", "(", "isHsaAbiVersion3Or4", "(", "&", "getSTI", "(", ")", ")", ")", "getTargetStreamer", "(", ")", ".", "EmitDirectiveAMDGCNTarget", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "onBeginOfFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36008, "Length": 48, "Cover_Rate": 0.5393258426966292} {"Template_token": ["", "OperandInfoTy", "(", "int64_t", "Id_", ")", ":", "Id", "(", "Id_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "OperandInfoTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36009, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "OperandInfoTy", "(", "int64_t", "Id_", ")", ":", "Id", "(", "Id_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "OperandInfoTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36010, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "SmallVector", "<", "AsmToken", ",", "", ">", "Tokens", ";", "if", "(", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ",", "Tokens", ")", ")", "{", "if", "(", "RestoreOnFailure", ")", "{", "while", "(", "!", "Tokens", ".", "empty", "(", ")", ")", "{", "getLexer", "(", ")", ".", "UnLex", "(", "Tokens", ".", "pop_back_val", "(", ")", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseAMDGPURegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36013, "Length": 57, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "SmallString", "<", "", ">", "ErrStr", ";", "raw_svector_ostream", "Err", "(", "ErrStr", ")", ";", "if", "(", "!", "parseAmdKernelCodeField", "(", "ID", ",", "getParser", "(", ")", ",", "Header", ",", "Err", ")", ")", "{", "return", "TokError", "(", "Err", ".", "str", "(", ")", ")", ";", "}", "Lex", "(", ")", ";", "if", "(", "ID", "==", "", ")", "{", "if", "(", "Header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_ENABLE_WAVEFRONT_ZE32", ")", "{", "if", "(", "!", "isGFX10Plus", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "TokError", "(", "", ")", ";", "}", "else", "{", "if", "(", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "TokError", "(", "", ")", ";", "}", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "Header", ".", "wavefront_size", "==", "", ")", "{", "if", "(", "!", "isGFX10Plus", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "TokError", "(", "", ")", ";", "}", "else", "if", "(", "Header", ".", "wavefront_size", "==", "", ")", "{", "if", "(", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "TokError", "(", "", ")", ";", "}", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "G_00B848_WGP_MODE", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10Plus", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "G_00B848_MEM_ORDERED", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10Plus", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "G_00B848_FWD_PROGRESS", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10Plus", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "ParseAMDKernelCodeTValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36014, "Length": 282, "Cover_Rate": 0.9096774193548387} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Tmp", ")", ")", "{", "return", "true", ";", "}", "Ret", "=", "static_cast", "<", "uint32_t", ">", "(", "Tmp", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "ParseAsAbsoluteExpression", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36015, "Length": 30, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "int64_t", "Tmp", "=", "-", "", ";", "if", "(", "!", "isToken", "(", "AsmToken", "::", "Integer", ")", "&&", "!", "isToken", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "return", "true", ";", "}", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Tmp", ")", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "ParseAsAbsoluteExpression", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36016, "Length": 45, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseBoolReg", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseReg", "(", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseBoolReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36017, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseBoolReg", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseReg", "(", "Operands", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseBoolReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36018, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "int64_t", "CntVal", ";", "SMLoc", "ValLoc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseExpr", "(", "CntVal", ")", ")", "return", "false", ";", "", "ISA", "=", "", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", ")", ";", "bool", "Failed", "=", "true", ";", "bool", "Sat", "=", "CntName", ".", "endswith", "(", "", ")", ";", "if", "(", "CntName", "==", "", "||", "CntName", "==", "", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeVmcnt", ",", "decodeVmcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "", "||", "CntName", "==", "", ")", "{"], "ground_truth": ["Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeExpcnt", ",", "decodeExpcnt", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36019, "Length": 108, "Cover_Rate": 0.37894736842105264} {"Template_token": ["", "bool", "Failed", "=", "true", ";", "bool", "Sat", "=", "CntName", ".", "endswith", "(", "", ")", ";", "if", "(", "CntName", "==", "", "||", "CntName", "==", "", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeVmcnt", ",", "decodeVmcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "", "||", "CntName", "==", "", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeExpcnt", ",", "decodeExpcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "", "||", "CntName", "==", "", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeLgkmcnt", ",", "decodeLgkmcnt", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser1", "Func": "parseCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36020, "Length": 106, "Cover_Rate": 0.3719298245614035} {"Template_token": ["", "else", "if", "(", "trySkipId", "(", "", ")", ")", "CPolOff", "=", "", "::", "DLC", ";", "else", "if", "(", "trySkipId", "(", "", ")", ")", "CPolOn", "=", "", "::", "SCC", ";", "else", "if", "(", "trySkipId", "(", "", ")", ")", "CPolOff", "=", "", "::", "SCC", ";", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "isGFX10Plus", "(", ")", "&&", "(", "(", "CPolOn", "|", "CPolOff", ")", "&", "", "::", "DLC", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "!", "isGFX90A", "(", ")", "&&", "(", "(", "CPolOn", "|", "CPolOff", ")", "&", "", "::", "SCC", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser1", "Func": "parseCPol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36021, "Length": 107, "Cover_Rate": 0.3101449275362319} {"Template_token": ["", "}", "if", "(", "Dfmt", "==", "DFMT_UNDEF", "&&", "Nfmt", "==", "NFMT_UNDEF", ")", "return", "MatchOperand_NoMatch", ";", "Dfmt", "=", "(", "Dfmt", "==", "DFMT_UNDEF", ")", "?", "DFMT_DEFAULT", ":", "Dfmt", ";", "Nfmt", "=", "(", "Nfmt", "==", "NFMT_UNDEF", ")", "?", "NFMT_DEFAULT", ":", "Nfmt", ";", "Format", "=", "encodeDfmtNfmt", "(", "Dfmt", ",", "Nfmt", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseDfmtNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36022, "Length": 51, "Cover_Rate": 0.30177514792899407} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseDim", "(", "OperandVector", "&", "Operands", ")", "{", "if", "(", "!", "isGFX10Plus", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "!", "trySkipId", "(", "", ",", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "Encoding", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseDimId", "(", "Encoding", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser1", "Func": "parseDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36023, "Length": 71, "Cover_Rate": 0.7395833333333334} {"Template_token": ["", "Token", "=", "std", "::", "string", "(", "getTokenStr", "(", ")", ")", ";", "lex", "(", ")", ";", "if", "(", "getLoc", "(", ")", "!=", "Loc", ")", "return", "false", ";", "}", "StringRef", "Suffix", ";", "if", "(", "!", "parseId", "(", "Suffix", ")", ")", "return", "false", ";"], "ground_truth": ["Token", "+=", "Suffix", ";"], "File": "AMDGPUAsmParser1", "Func": "parseDimId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36024, "Length": 45, "Cover_Rate": 0.33088235294117646} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "isHsaAbiVersion3Or4", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDHSAKernel", "(", ")", ";", "if", "(", "IDVal", "==", "", "::", "V3", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";", "}", "else", "{", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36025, "Length": 91, "Cover_Rate": 0.4972677595628415} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveISAVersion", "(", ")", ";", "if", "(", "IDVal", "==", "", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";", "}", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDGCNTarget", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveLDS", "(", ")", ";", "if", "(", "IDVal", "==", "PALMD", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectivePALMetadataBegin", "(", ")", ";", "if", "(", "IDVal", "==", "PALMD", "::", "AssemblerDirective", ")", "return", "ParseDirectivePALMetadata", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36026, "Length": 109, "Cover_Rate": 0.5956284153005464} {"Template_token": ["", "if", "(", "getTargetStreamer", "(", ")", ".", "getTargetID", "(", ")", "->", "toString", "(", ")", "!=", "TargetIDDirective", ")", "return", "getParser", "(", ")", ".", "Error", "(", "TargetRange", ".", "Start", ",", "(", "Twine", "(", "", ")", "+", "Twine", "(", "TargetIDDirective", ")", "+", "Twine", "(", "", ")", "+", "Twine", "(", "getTargetStreamer", "(", ")", ".", "getTargetID", "(", ")", "->", "toString", "(", ")", ")", ")", ".", "str", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectiveAMDGCNTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36027, "Length": 68, "Cover_Rate": 0.4689655172413793} {"Template_token": ["", "if", "(", "!", "parseId", "(", "KernelName", ",", "", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "EmitSymbolType", "(", "KernelName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";", "KernelScope", ".", "initialize", "(", "getContext", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectiveAMDGPUHsaKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36029, "Length": 39, "Cover_Rate": 0.7959183673469388} {"Template_token": ["", "StringRef", "KernelName", ";", "if", "(", "!", "parseId", "(", "KernelName", ",", "", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "EmitSymbolType", "(", "KernelName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";"], "ground_truth": ["KernelScope", ".", "initialize", "(", "getContext", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectiveAMDGPUHsaKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36030, "Length": 38, "Cover_Rate": 0.7755102040816326} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "checkForValidSection", "(", ")", ")", "return", "true", ";", "StringRef", "Name", ";", "SMLoc", "NameLoc", "=", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Name", ")", ")", "return", "TokError", "(", "", ")", ";", "MCSymbol", "*", "Symbol", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";", "unsigned", "LocalMemorySize", "=", "", "::", "getLocalMemorySize", "(", "&", "getSTI", "(", ")", ")", ";"], "ground_truth": ["int64_t", "Size", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectiveAMDGPULDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36031, "Length": 83, "Cover_Rate": 0.3062730627306273} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirectiveAMDKernelCodeT", "(", ")", "{", "amd_kernel_code_t", "Header", ";", "", "(", "Header", ",", "&", "getSTI", "(", ")", ")", ";", "while", "(", "true", ")", "{", "while", "(", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", ";", "StringRef", "ID", ";", "if", "(", "!", "parseId", "(", "ID", ",", "", ")", ")", "return", "true", ";", "if", "(", "ID", "==", "", ")", "break", ";"], "ground_truth": ["if", "(", "ParseAMDKernelCodeTValue", "(", "ID", ",", "Header", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectiveAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36033, "Length": 71, "Cover_Rate": 0.8160919540229885} {"Template_token": ["", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Stepping", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "!", "parseString", "(", "VendorName", ",", "", ")", ")", "return", "true", ";", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "!", "parseString", "(", "ArchName", ",", "", ")", ")", "return", "true", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectISAV2", "(", "Major", ",", "Minor", ",", "Stepping", ",", "VendorName", ",", "ArchName", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36034, "Length": 104, "Cover_Rate": 0.5279187817258884} {"Template_token": ["", "StringRef", "ArchName", ";", "if", "(", "isToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "", "ISA", "=", "", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectISAV2", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "ParseDirectiveMajorMinor", "(", "Major", ",", "Minor", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36035, "Length": 66, "Cover_Rate": 0.3350253807106599} {"Template_token": ["", "std", "::", "tie", "(", "AssemblerDirectiveBegin", ",", "AssemblerDirectiveEnd", ")", "=", "isHsaAbiVersion3Or4", "(", "&", "getSTI", "(", ")", ")", "?", "std", "::", "make_tuple", "(", "HSAMD", "::", "V3", "::", "AssemblerDirectiveBegin", ",", "HSAMD", "::", "V3", "::", "AssemblerDirectiveEnd", ")", ":", "std", "::", "make_tuple", "(", "HSAMD", "::", "AssemblerDirectiveBegin", ",", "HSAMD", "::", "AssemblerDirectiveEnd", ")", ";", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "{", "return", "Error", "(", "getLoc", "(", ")", ",", "(", "Twine", "(", "AssemblerDirectiveBegin", ")", "+", "Twine", "(", "", "", ")", ")", ".", "str", "(", ")", ")", ";", "}", "std", "::", "string", "HSAMetadataString", ";", "if", "(", "ParseToEndDirective", "(", "AssemblerDirectiveBegin", ",", "AssemblerDirectiveEnd", ",", "HSAMetadataString", ")", ")", "return", "true", ";", "if", "(", "isHsaAbiVersion3Or4", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "getTargetStreamer", "(", ")", ".", "EmitHSAMetadataV3", "(", "HSAMetadataString", ")", ")", "return", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "}", "else", "{", "if", "(", "!", "getTargetStreamer", "(", ")", ".", "EmitHSAMetadataV2", "(", "HSAMetadataString", ")", ")", "return", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectiveHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36036, "Length": 170, "Cover_Rate": 0.8900523560209425} {"Template_token": ["", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "!=", "Triple", "::", "amdgcn", ")", "{", "return", "Error", "(", "getLoc", "(", ")", ",", "", "", ")", ";", "}", "auto", "TargetIDDirective", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "if", "(", "getTargetStreamer", "(", ")", ".", "getTargetID", "(", ")", "->", "toString", "(", ")", "!=", "TargetIDDirective", ")", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitISAVersion", "(", ")", ";", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectiveISAVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36037, "Length": 95, "Cover_Rate": 0.9223300970873787} {"Template_token": ["", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["if", "(", "ParseAsAbsoluteExpression", "(", "Minor", ")", ")", "return", "TokError", "(", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectiveMajorMinor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36038, "Length": 29, "Cover_Rate": 0.48333333333333334} {"Template_token": ["", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "{", "return", "Error", "(", "getLoc", "(", ")", ",", "(", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", "+", "Twine", "(", "", "", ")", ")", ".", "str", "(", ")", ")", ";", "}", "auto", "PALMetadata", "=", "getTargetStreamer", "(", ")", ".", "getPALMetadata", "(", ")", ";", "PALMetadata", "->", "setLegacy", "(", ")", ";", "for", "(", ";", ";", ")", "{", "uint32_t", "Key", ",", "Value", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Key", ")", ")", "{"], "ground_truth": ["return", "TokError", "(", "Twine", "(", "", ")", "+", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectivePALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36039, "Length": 99, "Cover_Rate": 0.532258064516129} {"Template_token": ["", "return", "TokError", "(", "Twine", "(", "", ")", "+", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", ")", ";", "}", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "return", "TokError", "(", "Twine", "(", "", ")", "+", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", ")", ";", "}", "if", "(", "ParseAsAbsoluteExpression", "(", "Value", ")", ")", "{", "return", "TokError", "(", "Twine", "(", "", ")", "+", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", ")", ";", "}", "PALMetadata", "->", "setRegister", "(", "Key", ",", "Value", ")", ";"], "ground_truth": ["if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "break", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectivePALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36040, "Length": 91, "Cover_Rate": 0.489247311827957} {"Template_token": ["", "if", "(", "!", "PALMetadata", "->", "setFromString", "(", "String", ")", ")", "return", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectivePALMetadataBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36041, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseDPP8", "(", "OperandVector", "&", "Operands", ")", "{", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "!", "isGFX10Plus", "(", ")", "||", "!", "trySkipId", "(", "", ",", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_NoMatch", ";", "int64_t", "Sels", "[", "", "]", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "LBrac", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "i", ">", "", "&&", "!", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Sels", "[", "i", "]", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "", ">", "Sels", "[", "i", "]", "||", "", "<", "Sels", "[", "i", "]", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36042, "Length": 144, "Cover_Rate": 0.6605504587155964} {"Template_token": ["", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "!", "isGFX10Plus", "(", ")", "||", "!", "trySkipId", "(", "", ",", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_NoMatch", ";", "int64_t", "Sels", "[", "", "]", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "LBrac", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "i", ">", "", "&&", "!", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Sels", "[", "i", "]", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "", ">", "Sels", "[", "i", "]", "||", "", "<", "Sels", "[", "i", "]", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36043, "Length": 135, "Cover_Rate": 0.6192660550458715} {"Template_token": ["", "using", "namespace", "", ";", "if", "(", "!", "isToken", "(", "AsmToken", "::", "Identifier", ")", "||", "!", "isSupportedDPPCtrl", "(", "getTokenStr", "(", ")", ",", "Operands", ")", ")", "return", "MatchOperand_NoMatch", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "int64_t", "Val", "=", "-", "", ";", "StringRef", "Ctrl", ";", "parseId", "(", "Ctrl", ")", ";", "if", "(", "Ctrl", "==", "", ")", "{", "Val", "=", "DppCtrl", "::", "ROW_MIRROR", ";", "}", "else", "if", "(", "Ctrl", "==", "", ")", "{", "Val", "=", "DppCtrl", "::", "ROW_HALF_MIRROR", ";", "}", "else", "{"], "ground_truth": ["if", "(", "skipToken", "(", "AsmToken", "::", "Colon", ",", "", ")", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "parseDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36044, "Length": 91, "Cover_Rate": 0.558282208588957} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Temp", ")", ")", "return", "-", "", ";", "if", "(", "Temp", "<", "", "||", "Temp", ">", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "-", "", ";", "}", "Val", "+=", "(", "Temp", "<<", "i", "*", "", ")", ";", "}", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "RBrac", ",", "", ")", ")", "return", "-", "", ";"], "ground_truth": ["return", "Val", ";"], "File": "AMDGPUAsmParser1", "Func": "parseDPPCtrlPerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36045, "Length": 68, "Cover_Rate": 0.4788732394366197} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Val", ")", ")", "return", "-", "", ";", "struct", "DppCtrlCheck", "{", "int64_t", "Ctrl", ";", "int", "Lo", ";", "int", "Hi", ";", "}", ";", "DppCtrlCheck", "Check", "=", "StringSwitch", "<", "DppCtrlCheck", ">", "(", "Ctrl", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "WAVE_SHL1", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "WAVE_ROL1", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "WAVE_SHR1", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "WAVE_ROR1", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "ROW_SHL0", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "ROW_SHR0", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "ROW_ROR0", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "ROW_SHARE_FIRST", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "ROW_XMASK_FIRST", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "ROW_NEWBCAST_FIRST", ",", "", ",", "", "}", ")", ".", "Default", "(", "{", "-", "", ",", "", ",", "", "}", ")", ";", "bool", "Valid", ";", "if", "(", "Check", ".", "Ctrl", "==", "-", "", ")", "{", "Valid", "=", "(", "Ctrl", "==", "", "&&", "(", "Val", "==", "", "||", "Val", "==", "", ")", ")", ";", "Val", "=", "(", "Val", "==", "", ")", "?", "DppCtrl", "::", "BCAST15", ":", "DppCtrl", "::", "BCAST31", ";", "}", "else", "{", "Valid", "=", "Check", ".", "Lo", "<=", "Val", "&&", "Val", "<=", "Check", ".", "Hi", ";", "Val", "=", "(", "Check", ".", "Lo", "==", "Check", ".", "Hi", ")", "?", "Check", ".", "Ctrl", ":", "(", "Check", ".", "Ctrl", "|", "Val", ")", ";", "}", "if", "(", "!", "Valid", ")", "{", "Error", "(", "Loc", ",", "Twine", "(", "", ",", "Ctrl", ")", "+", "Twine", "(", "", ")", ")", ";"], "ground_truth": ["return", "-", "", ";"], "File": "AMDGPUAsmParser1", "Func": "parseDPPCtrlSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36046, "Length": 318, "Cover_Rate": 0.9137931034482759} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseEndpgmOp", "(", "OperandVector", "&", "Operands", ")", "{", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "int64_t", "Imm", "=", "", ";", "if", "(", "!", "parseExpr", "(", "Imm", ")", ")", "{", "Imm", "=", "", ";", "}", "if", "(", "!", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseEndpgmOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36047, "Length": 59, "Cover_Rate": 0.7108433734939759} {"Template_token": ["", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "return", "false", ";"], "ground_truth": ["int64_t", "IntVal", ";"], "File": "AMDGPUAsmParser1", "Func": "parseExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36048, "Length": 27, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "StringRef", "Str", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseId", "(", "Str", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "Id", "=", "getTgtId", "(", "Str", ")", ";", "if", "(", "Id", "==", "ET_INVALID", "||", "!", "isSupportedTgtId", "(", "Id", ",", "getSTI", "(", ")", ")", ")", "{", "Error", "(", "S", ",", "(", "Id", "==", "ET_INVALID", ")", "?", "", ":", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36049, "Length": 71, "Cover_Rate": 0.6635514018691588} {"Template_token": ["", "if", "(", "!", "parseId", "(", "Str", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "Id", "=", "getTgtId", "(", "Str", ")", ";"], "ground_truth": ["if", "(", "Id", "==", "ET_INVALID", "||", "!", "isSupportedTgtId", "(", "Id", ",", "getSTI", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "parseExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36050, "Length": 36, "Cover_Rate": 0.3364485981308411} {"Template_token": ["", "if", "(", "!", "FormatFound", ")", "{", "Res", "=", "parseSymbolicOrNumericFormat", "(", "Format", ")", ";", "if", "(", "Res", "==", "MatchOperand_ParseFail", ")", "return", "Res", ";", "if", "(", "Res", "==", "MatchOperand_Success", ")", "{", "auto", "Size", "=", "Operands", ".", "size", "(", ")", ";", "Operand", "&", "Op", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "Size", "-", "", "]", ")", ";", "assert", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyFORMAT", ")", ";", "Op", ".", "setImm", "(", "Format", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseFORMAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36051, "Length": 84, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "Res", "=", "isGFX10Plus", "(", ")", "?", "parseUfmt", "(", "Format", ")", ":", "parseDfmtNfmt", "(", "Format", ")", ";", "if", "(", "Res", "==", "MatchOperand_ParseFail", ")", "return", "Res", ";", "bool", "FormatFound", "=", "(", "Res", "==", "MatchOperand_Success", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Format", ",", "Loc", ",", "Operand", "::", "ImmTyFORMAT", ")", ")", ";", "if", "(", "FormatFound", ")", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", "if", "(", "isToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "return", "MatchOperand_Success", ";", "}", "Res", "=", "parseRegOrImm", "(", "Operands", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", "if", "(", "!", "FormatFound", ")", "{", "Res", "=", "parseSymbolicOrNumericFormat", "(", "Format", ")", ";", "if", "(", "Res", "==", "MatchOperand_ParseFail", ")", "return", "Res", ";", "if", "(", "Res", "==", "MatchOperand_Success", ")", "{"], "ground_truth": ["auto", "Size", "=", "Operands", ".", "size", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseFORMAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36052, "Length": 147, "Cover_Rate": 0.5568181818181818} {"Template_token": ["", "while", "(", "true", ")", "{", "unsigned", "Mode", "=", "", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "for", "(", "unsigned", "ModeId", "=", "ID_MIN", ";", "ModeId", "<=", "ID_MAX", ";", "++", "ModeId", ")", "{", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ModeId", "]", ")", ")", "{", "Mode", "=", "", "<<", "ModeId", ";", "break", ";", "}", "}", "if", "(", "Mode", "==", "", ")", "{", "Error", "(", "S", ",", "(", "Imm", "==", "", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["return", "UNDEF", ";"], "File": "AMDGPUAsmParser1", "Func": "parseGPRIdxMacro", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36053, "Length": 78, "Cover_Rate": 0.46987951807228917} {"Template_token": ["", "int64_t", "AsmParser", "::", "parseGPRIdxMacro", "(", ")", "{", "using", "namespace", "llvm", "::", "", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "RParen", ")", ")", "{", "return", "OFF", ";", "}", "int64_t", "Imm", "=", "", ";", "while", "(", "true", ")", "{", "unsigned", "Mode", "=", "", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "for", "(", "unsigned", "ModeId", "=", "ID_MIN", ";", "ModeId", "<=", "ID_MAX", ";", "++", "ModeId", ")", "{", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ModeId", "]", ")", ")", "{", "Mode", "=", "", "<<", "ModeId", ";", "break", ";", "}", "}", "if", "(", "Mode", "==", "", ")", "{", "Error", "(", "S", ",", "(", "Imm", "==", "", ")", "?", "", ":", "", ")", ";", "return", "UNDEF", ";", "}", "if", "(", "Imm", "&", "Mode", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "UNDEF", ";", "}", "Imm", "|=", "Mode", ";"], "ground_truth": ["if", "(", "trySkipToken", "(", "AsmToken", "::", "RParen", ")", ")", "break", ";"], "File": "AMDGPUAsmParser1", "Func": "parseGPRIdxMacro", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36054, "Length": 144, "Cover_Rate": 0.8674698795180723} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseGPRIdxMode", "(", "OperandVector", "&", "Operands", ")", "{", "using", "namespace", "llvm", "::", "", ";", "int64_t", "Imm", "=", "", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "trySkipId", "(", "", ",", "AsmToken", "::", "LParen", ")", ")", "{", "Imm", "=", "parseGPRIdxMacro", "(", ")", ";", "if", "(", "Imm", "==", "UNDEF", ")", "return", "MatchOperand_ParseFail", ";", "}", "else", "{", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Imm", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Imm", "<", "", "||", "!", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseGPRIdxMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36055, "Length": 100, "Cover_Rate": 0.7936507936507936} {"Template_token": ["", "int64_t", "ImmVal", "=", "", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "trySkipId", "(", "", ",", "AsmToken", "::", "LParen", ")", ")", "{", "OperandInfoTy", "HwReg", "(", "ID_UNKNOWN_", ")", ";", "OperandInfoTy", "Offset", "(", "OFFSET_DEFAULT_", ")", ";", "OperandInfoTy", "Width", "(", "WIDTH_DEFAULT_", ")", ";", "if", "(", "parseHwregBody", "(", "HwReg", ",", "Offset", ",", "Width", ")", "&&", "validateHwreg", "(", "HwReg", ",", "Offset", ",", "Width", ")", ")", "{"], "ground_truth": ["ImmVal", "=", "encodeHwreg", "(", "HwReg", ".", "Id", ",", "Offset", ".", "Id", ",", "Width", ".", "Id", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36056, "Length": 80, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "bool", "AsmParser", "::", "parseHwregBody", "(", "OperandInfoTy", "&", "HwReg", ",", "OperandInfoTy", "&", "Offset", ",", "OperandInfoTy", "&", "Width", ")", "{", "using", "namespace", "llvm", "::", "", ";", "HwReg", ".", "Loc", "=", "getLoc", "(", ")", ";"], "ground_truth": ["if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "(", "HwReg", ".", "Id", "=", "getHwregId", "(", "getTokenStr", "(", ")", ")", ")", ">=", "", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "parseHwregBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36057, "Length": 57, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "lex", "(", ")", ";", "}", "else", "if", "(", "!", "parseExpr", "(", "HwReg", ".", "Id", ",", "", ")", ")", "{", "return", "false", ";", "}", "if", "(", "trySkipToken", "(", "AsmToken", "::", "RParen", ")", ")", "return", "true", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "false", ";"], "ground_truth": ["Offset", ".", "Loc", "=", "getLoc", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseHwregBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36058, "Length": 58, "Cover_Rate": 0.327683615819209} {"Template_token": ["", "if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Val", "=", "getTokenStr", "(", ")", ";", "lex", "(", ")", ";", "return", "true", ";", "}", "else", "{"], "ground_truth": ["if", "(", "!", "ErrMsg", ".", "empty", "(", ")", ")", "Error", "(", "getLoc", "(", ")", ",", "ErrMsg", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36059, "Length": 44, "Cover_Rate": 0.6984126984126984} {"Template_token": ["", "lex", "(", ")", ";", "return", "true", ";", "}", "else", "{", "if", "(", "!", "ErrMsg", ".", "empty", "(", ")", ")", "Error", "(", "getLoc", "(", ")", ",", "ErrMsg", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36060, "Length": 32, "Cover_Rate": 0.5079365079365079} {"Template_token": ["", "assert", "(", "!", "isRegister", "(", ")", ")", ";", "assert", "(", "!", "isModifier", "(", ")", ")", ";", "const", "auto", "&", "Tok", "=", "getToken", "(", ")", ";", "const", "auto", "&", "NextTok", "=", "peekToken", "(", ")", ";", "bool", "IsReal", "=", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "bool", "Negate", "=", "false", ";", "if", "(", "!", "IsReal", "&&", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", "&&", "NextTok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "lex", "(", ")", ";", "IsReal", "=", "true", ";", "Negate", "=", "true", ";", "}", "if", "(", "IsReal", ")", "{", "StringRef", "Num", "=", "getTokenStr", "(", ")", ";", "lex", "(", ")", ";", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", "(", ")", ")", ";", "auto", "roundMode", "=", "APFloat", "::", "rmNearestTiesToEven", ";", "if", "(", "errorToBool", "(", "RealVal", ".", "convertFromString", "(", "Num", ",", "roundMode", ")", ".", "takeError", "(", ")", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Negate", ")", "RealVal", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ",", "Operand", "::", "ImmTyNone", ",", "true", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "else", "{"], "ground_truth": ["int64_t", "IntVal", ";"], "File": "AMDGPUAsmParser1", "Func": "parseImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36061, "Length": 200, "Cover_Rate": 0.6230529595015576} {"Template_token": ["", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "", ":", "", ";", "Error", "(", "getLoc", "(", ")", ",", "Msg", ")", ";", "}", "while", "(", "!", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "lex", "(", ")", ";", "}", "return", "true", ";", "}"], "ground_truth": ["trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36062, "Length": 86, "Cover_Rate": 0.4673913043478261} {"Template_token": ["", "if", "(", "AttrChan", "==", "-", "", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Str", "=", "Str", ".", "drop_back", "(", "", ")", ".", "drop_front", "(", "", ")", ";", "uint8_t", "Attr", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Attr", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Attr", ">", "", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "SChan", "=", "SMLoc", "::", "getFromPointer", "(", "Chan", ".", "data", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Attr", ",", "S", ",", "Operand", "::", "ImmTyInterpAttr", ")", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "AttrChan", ",", "SChan", ",", "Operand", "::", "ImmTyAttrChan", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser1", "Func": "parseInterpAttr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36063, "Length": 134, "Cover_Rate": 0.551440329218107} {"Template_token": ["", "if", "(", "Slot", "==", "-", "", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Slot", ",", "S", ",", "Operand", "::", "ImmTyInterpSlot", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser1", "Func": "parseInterpSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36064, "Length": 42, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "ConvertResult", "&&", "!", "ConvertResult", "(", "Value", ")", ")", "{", "Error", "(", "S", ",", "", "+", "StringRef", "(", "Prefix", ")", "+", "", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Value", ",", "S", ",", "ImmTy", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseIntWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36065, "Length": 48, "Cover_Rate": 0.44036697247706424} {"Template_token": ["", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "{", "setForcedEncodingSize", "(", "", ")", ";", "return", "Name", ".", "substr", "(", "", ",", "Name", ".", "size", "(", ")", "-", "", ")", ";", "}", "else", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "{", "setForcedEncodingSize", "(", "", ")", ";", "return", "Name", ".", "substr", "(", "", ",", "Name", ".", "size", "(", ")", "-", "", ")", ";", "}", "else", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "{", "setForcedDPP", "(", "true", ")", ";", "return", "Name", ".", "substr", "(", "", ",", "Name", ".", "size", "(", ")", "-", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "parseMnemonicSuffix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36066, "Length": 109, "Cover_Rate": 0.6855345911949685} {"Template_token": ["", "setForcedEncodingSize", "(", "", ")", ";", "return", "Name", ".", "substr", "(", "", ",", "Name", ".", "size", "(", ")", "-", "", ")", ";", "}", "else", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "{", "setForcedEncodingSize", "(", "", ")", ";", "return", "Name", ".", "substr", "(", "", ",", "Name", ".", "size", "(", ")", "-", "", ")", ";", "}", "else", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "{", "setForcedDPP", "(", "true", ")", ";", "return", "Name", ".", "substr", "(", "", ",", "Name", ".", "size", "(", ")", "-", "", ")", ";", "}", "else", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "{", "setForcedSDWA", "(", "true", ")", ";", "return", "Name", ".", "substr", "(", "", ",", "Name", ".", "size", "(", ")", "-", "", ")", ";", "}"], "ground_truth": ["return", "Name", ";"], "File": "AMDGPUAsmParser1", "Func": "parseMnemonicSuffix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36067, "Length": 124, "Cover_Rate": 0.779874213836478} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseNamedBit", "(", "StringRef", "Name", ",", "OperandVector", "&", "Operands", ",", "Operand", "::", "ImmTy", "ImmTy", ")", "{", "int64_t", "Bit", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "trySkipId", "(", "Name", ")", ")", "{", "Bit", "=", "", ";", "}", "else", "if", "(", "trySkipId", "(", "", ",", "Name", ")", ")", "{", "Bit", "=", "", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser1", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36068, "Length": 59, "Cover_Rate": 0.38311688311688313} {"Template_token": ["", "Bit", "=", "", ";", "}", "else", "if", "(", "trySkipId", "(", "", ",", "Name", ")", ")", "{", "Bit", "=", "", ";", "}", "else", "{", "return", "MatchOperand_NoMatch", ";", "}", "if", "(", "Name", "==", "", "&&", "!", "hasMIMG_R128", "(", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Name", "==", "", "&&", "!", "isGFX9", "(", ")", "&&", "!", "hasGFX10A16", "(", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "isGFX9", "(", ")", "&&", "ImmTy", "==", "Operand", "::", "ImmTyA16", ")", "ImmTy", "=", "Operand", "::", "ImmTyR128A16", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Bit", ",", "S", ",", "ImmTy", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36069, "Length": 114, "Cover_Rate": 0.7402597402597403} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseNumericFormat", "(", "int64_t", "&", "Format", ")", "{", "using", "namespace", "llvm", "::", "", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseExpr", "(", "Format", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "!", "isValidFormatEncoding", "(", "Format", ",", "getSTI", "(", ")", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser1", "Func": "parseNumericFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36070, "Length": 57, "Cover_Rate": 0.890625} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseNumericFormat", "(", "int64_t", "&", "Format", ")", "{", "using", "namespace", "llvm", "::", "", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseExpr", "(", "Format", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["if", "(", "!", "isValidFormatEncoding", "(", "Format", ",", "getSTI", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "parseNumericFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36071, "Length": 47, "Cover_Rate": 0.734375} {"Template_token": ["", "}", "if", "(", "Name", "==", "", ")", "{"], "ground_truth": ["return", "parseIntWithPrefix", "(", "", ",", "Operands", ",", "Operand", "::", "ImmTyOMod", ",", "ConvertOmodDiv", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseOModOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36072, "Length": 22, "Cover_Rate": 0.3384615384615385} {"Template_token": ["", "if", "(", "Mode", "==", "OperandMode_NSA", "&&", "trySkipToken", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "unsigned", "Prefix", "=", "Operands", ".", "size", "(", ")", ";", "for", "(", ";", ";", ")", "{", "auto", "Loc", "=", "getLoc", "(", ")", ";", "ResTy", "=", "parseReg", "(", "Operands", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_NoMatch", ")", "Error", "(", "Loc", ",", "", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "RBraceLoc", "=", "getLoc", "(", ")", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "RBrac", ")", ")", "break", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36073, "Length": 100, "Cover_Rate": 0.45248868778280543} {"Template_token": ["", "SMLoc", "RBraceLoc", ";", "SMLoc", "LBraceLoc", "=", "getLoc", "(", ")", ";", "if", "(", "Mode", "==", "OperandMode_NSA", "&&", "trySkipToken", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "unsigned", "Prefix", "=", "Operands", ".", "size", "(", ")", ";", "for", "(", ";", ";", ")", "{", "auto", "Loc", "=", "getLoc", "(", ")", ";", "ResTy", "=", "parseReg", "(", "Operands", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_NoMatch", ")", "Error", "(", "Loc", ",", "", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "RBraceLoc", "=", "getLoc", "(", ")", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "RBrac", ")", ")", "break", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "{"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser1", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36074, "Length": 108, "Cover_Rate": 0.48868778280542985} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "Val", "|=", "(", "Op", "<<", "I", ")", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "RBrac", ")", ")", "break", ";", "if", "(", "I", "+", "", "==", "MaxSize", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Val", ",", "S", ",", "ImmTy", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseOperandArrayWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36075, "Length": 83, "Cover_Rate": 0.3789954337899543} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MAX_OPR_LOOKAHEAD", ";", "++", "i", ")", "{", "if", "(", "res", "!=", "MatchOperand_Success", "||", "isToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", "res", "=", "parseOptionalOpr", "(", "Operands", ")", ";", "}"], "ground_truth": ["return", "res", ";"], "File": "AMDGPUAsmParser1", "Func": "parseOptionalOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36076, "Length": 48, "Cover_Rate": 0.7164179104477612} {"Template_token": ["", "res", "=", "parseOModOperand", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc0Sel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc1Sel", ")", "{", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSelHi", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegLo", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegHi", ")", "{", "res", "=", "parseOperandArrayWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyDim", ")", "{", "res", "=", "parseDim", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyCPol", ")", "{", "res", "=", "parseCPol", "(", "Operands", ")", ";", "}", "else", "{", "res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "if", "(", "res", "!=", "MatchOperand_NoMatch", ")", "{", "return", "res", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseOptionalOpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36077, "Length": 202, "Cover_Rate": 0.7651515151515151} {"Template_token": ["", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSelHi", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegLo", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegHi", ")", "{", "res", "=", "parseOperandArrayWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyDim", ")", "{"], "ground_truth": ["res", "=", "parseDim", "(", "Operands", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseOptionalOpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36078, "Length": 83, "Cover_Rate": 0.3143939393939394} {"Template_token": ["", "if", "(", "auto", "R", "=", "parseRegister", "(", ")", ")", "{", "assert", "(", "R", "->", "isReg", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "R", ")", ")", ";", "return", "MatchOperand_Success", ";", "}"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser1", "Func": "parseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36079, "Length": 38, "Cover_Rate": 0.6440677966101694} {"Template_token": ["", "assert", "(", "R", "->", "isReg", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "R", ")", ")", ";", "return", "MatchOperand_Success", ";", "}"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser1", "Func": "parseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36080, "Length": 28, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "if", "(", "isHsaAbiVersion3Or4", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "updateGprCountSymbols", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "nullptr", ";", "}", "else", "KernelScope", ".", "usesRegister", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";"], "ground_truth": ["return", "Operand", "::", "CreateReg", "(", "this", ",", "Reg", ",", "StartLoc", ",", "EndLoc", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36081, "Length": 53, "Cover_Rate": 0.4274193548387097} {"Template_token": ["", "unsigned", "AsmParser", "::", "ParseRegList", "(", "RegisterKind", "&", "RegKind", ",", "unsigned", "&", "RegNum", ",", "unsigned", "&", "RegWidth", ",", "SmallVectorImpl", "<", "AsmToken", ">", "&", "Tokens", ")", "{", "unsigned", "Reg", "=", "", ";", "auto", "ListLoc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "LBrac", ",", "", ")", ")", "{", "return", "", ";", "}", "auto", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "", ";", "if", "(", "RegWidth", "!=", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "", ";", "}", "for", "(", ";", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", ")", "{", "RegisterKind", "NextRegKind", ";", "unsigned", "NextReg", ",", "NextRegNum", ",", "NextRegWidth", ";", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "ParseRegister", "(", "NextRegKind", ",", "NextReg", ",", "NextRegNum", ",", "NextRegWidth", ",", "Tokens", ")", ")", "{", "return", "", ";", "}", "if", "(", "NextRegWidth", "!=", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "", ";", "}", "if", "(", "NextRegKind", "!=", "RegKind", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "", ";", "}", "if", "(", "!", "AddNextRegisterToList", "(", "Reg", ",", "RegWidth", ",", "RegKind", ",", "NextReg", ",", "Loc", ")", ")", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "ParseRegList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36082, "Length": 201, "Cover_Rate": 0.7730769230769231} {"Template_token": ["", "auto", "res", "=", "parseReg", "(", "Operands", ")", ";", "if", "(", "res", "!=", "MatchOperand_NoMatch", ")", "{", "return", "res", ";", "}", "else", "if", "(", "isModifier", "(", ")", ")", "{", "return", "MatchOperand_NoMatch", ";", "}", "else", "{", "return", "parseImm", "(", "Operands", ",", "HasSP3AbsMod", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36083, "Length": 42, "Cover_Rate": 0.75} {"Template_token": ["", "OperandMatchResultTy", "Res", ";", "if", "(", "AllowImm", ")", "{", "Res", "=", "parseRegOrImm", "(", "Operands", ",", "SP3Abs", ")", ";", "}", "else", "{", "Res", "=", "parseReg", "(", "Operands", ")", ";", "}", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "return", "(", "SP3Neg", "||", "Neg", "||", "SP3Abs", "||", "Abs", ")", "?", "MatchOperand_ParseFail", ":", "Res", ";", "}", "if", "(", "SP3Abs", "&&", "!", "skipToken", "(", "AsmToken", "::", "Pipe", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Abs", "&&", "!", "skipToken", "(", "AsmToken", "::", "RParen", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Neg", "&&", "!", "skipToken", "(", "AsmToken", "::", "RParen", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "Operand", "::", "Modifiers", "Mods", ";"], "ground_truth": ["Mods", ".", "Abs", "=", "Abs", "||", "SP3Abs", ";"], "File": "AMDGPUAsmParser1", "Func": "parseRegOrImmWithFPInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36084, "Length": 115, "Cover_Rate": 0.32212885154061627} {"Template_token": ["", "if", "(", "Neg", "&&", "SP3Neg", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Neg", "&&", "!", "skipToken", "(", "AsmToken", "::", "LParen", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "Abs", "=", "trySkipId", "(", "", ")", ";", "if", "(", "Abs", "&&", "!", "skipToken", "(", "AsmToken", "::", "LParen", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "Loc", "=", "getLoc", "(", ")", ";", "SP3Abs", "=", "trySkipToken", "(", "AsmToken", "::", "Pipe", ")", ";", "if", "(", "Abs", "&&", "SP3Abs", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "OperandMatchResultTy", "Res", ";", "if", "(", "AllowImm", ")", "{", "Res", "=", "parseRegOrImm", "(", "Operands", ",", "SP3Abs", ")", ";", "}", "else", "{", "Res", "=", "parseReg", "(", "Operands", ")", ";", "}", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "return", "(", "SP3Neg", "||", "Neg", "||", "SP3Abs", "||", "Abs", ")", "?", "MatchOperand_ParseFail", ":", "Res", ";", "}", "if", "(", "SP3Abs", "&&", "!", "skipToken", "(", "AsmToken", "::", "Pipe", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Abs", "&&", "!", "skipToken", "(", "AsmToken", "::", "RParen", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Neg", "&&", "!", "skipToken", "(", "AsmToken", "::", "RParen", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "Operand", "::", "Modifiers", "Mods", ";", "Mods", ".", "Abs", "=", "Abs", "||", "SP3Abs", ";"], "ground_truth": ["Mods", ".", "Neg", "=", "Neg", "||", "SP3Neg", ";"], "File": "AMDGPUAsmParser1", "Func": "parseRegOrImmWithFPInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36085, "Length": 215, "Cover_Rate": 0.6022408963585434} {"Template_token": ["", "if", "(", "Sext", "&&", "!", "skipToken", "(", "AsmToken", "::", "LParen", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "OperandMatchResultTy", "Res", ";", "if", "(", "AllowImm", ")", "{", "Res", "=", "parseRegOrImm", "(", "Operands", ")", ";", "}", "else", "{", "Res", "=", "parseReg", "(", "Operands", ")", ";", "}", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "return", "Sext", "?", "MatchOperand_ParseFail", ":", "Res", ";", "}", "if", "(", "Sext", "&&", "!", "skipToken", "(", "AsmToken", "::", "RParen", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "Operand", "::", "Modifiers", "Mods", ";", "Mods", ".", "Sext", "=", "Sext", ";", "if", "(", "Mods", ".", "hasIntModifiers", "(", ")", ")", "{", "Operand", "&", "Op", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", ".", "back", "(", ")", ")", ";", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "Error", "(", "Op", ".", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseRegOrImmWithIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36086, "Length": 137, "Cover_Rate": 0.8058823529411765} {"Template_token": ["", "if", "(", "!", "parseExpr", "(", "RegHi", ")", ")", "return", "false", ";", "}", "else", "{", "RegHi", "=", "RegLo", ";", "}", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "RBrac", ",", "", ")", ")", "return", "false", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "RegLo", ")", ")", "{", "Error", "(", "FirstIdxLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isUInt", "<", "", ">", "(", "RegHi", ")", ")", "{", "Error", "(", "SecondIdxLoc", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "ParseRegRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36087, "Length": 80, "Cover_Rate": 0.41450777202072536} {"Template_token": ["", "if", "(", "trySkipToken", "(", "AsmToken", "::", "Colon", ")", ")", "{", "SecondIdxLoc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseExpr", "(", "RegHi", ")", ")", "return", "false", ";", "}", "else", "{", "RegHi", "=", "RegLo", ";", "}", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "RBrac", ",", "", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "isUInt", "<", "", ">", "(", "RegLo", ")", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "ParseRegRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36088, "Length": 62, "Cover_Rate": 0.32124352331606215} {"Template_token": ["", "StringRef", "RegSuffix", "=", "RegName", ".", "substr", "(", "RI", "->", "Name", ".", "size", "(", ")", ")", ";", "if", "(", "!", "RegSuffix", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "getRegNum", "(", "RegSuffix", ",", "RegNum", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "", ";", "}", "RegWidth", "=", "", ";", "}", "else", "{"], "ground_truth": ["if", "(", "!", "ParseRegRange", "(", "RegNum", ",", "RegWidth", ")", ")", "return", "", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseRegularReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36089, "Length": 68, "Cover_Rate": 0.37158469945355194} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseRegWithFPInputMods", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseRegOrImmWithFPInputMods", "(", "Operands", ",", "false", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseRegWithFPInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36090, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseRegWithFPInputMods", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseRegOrImmWithFPInputMods", "(", "Operands", ",", "false", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseRegWithFPInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36091, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseRegWithIntInputMods", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseRegOrImmWithIntInputMods", "(", "Operands", ",", "false", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseRegWithIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36092, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "if", "(", "res", "!=", "MatchOperand_Success", ")", "{", "return", "res", ";", "}", "int64_t", "Int", ";", "Int", "=", "StringSwitch", "<", "int64_t", ">", "(", "Value", ")", ".", "Case", "(", "", ",", "DstUnused", "::", "UNUSED_PAD", ")", ".", "Case", "(", "", ",", "DstUnused", "::", "UNUSED_SEXT", ")", ".", "Case", "(", "", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Int", "==", "", ")", "{", "Error", "(", "StringLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Int", ",", "S", ",", "Operand", "::", "ImmTySdwaDstUnused", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSDWADstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36094, "Length": 94, "Cover_Rate": 0.6573426573426573} {"Template_token": ["", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "StringRef", "Value", ";", "OperandMatchResultTy", "res", ";", "SMLoc", "StringLoc", ";", "res", "=", "parseStringWithPrefix", "(", "Prefix", ",", "Value", ",", "StringLoc", ")", ";", "if", "(", "res", "!=", "MatchOperand_Success", ")", "{", "return", "res", ";", "}", "int64_t", "Int", ";", "Int", "=", "StringSwitch", "<", "int64_t", ">", "(", "Value", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_0", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_1", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_2", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_3", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "WORD_0", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "WORD_1", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "DWORD", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["if", "(", "Int", "==", "", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "parseSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36095, "Length": 126, "Cover_Rate": 0.65625} {"Template_token": ["", "Msg", ".", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "(", "Msg", ".", "Id", "=", "getMsgId", "(", "getTokenStr", "(", ")", ")", ")", ">=", "", ")", "{", "Msg", ".", "IsSymbolic", "=", "true", ";", "lex", "(", ")", ";", "}", "else", "if", "(", "!", "parseExpr", "(", "Msg", ".", "Id", ",", "", ")", ")", "{", "return", "false", ";", "}", "if", "(", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Op", ".", "IsDefined", "=", "true", ";", "Op", ".", "Loc", "=", "getLoc", "(", ")", ";"], "ground_truth": ["if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "(", "Op", ".", "Id", "=", "getMsgOpId", "(", "Msg", ".", "Id", ",", "getTokenStr", "(", ")", ")", ")", ">=", "", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "parseSendMsgBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36096, "Length": 115, "Cover_Rate": 0.5373831775700935} {"Template_token": ["", "Op", ".", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "(", "Op", ".", "Id", "=", "getMsgOpId", "(", "Msg", ".", "Id", ",", "getTokenStr", "(", ")", ")", ")", ">=", "", ")", "{", "lex", "(", ")", ";", "}", "else", "if", "(", "!", "parseExpr", "(", "Op", ".", "Id", ",", "", ")", ")", "{", "return", "false", ";", "}", "if", "(", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Stream", ".", "IsDefined", "=", "true", ";", "Stream", ".", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseExpr", "(", "Stream", ".", "Id", ")", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseSendMsgBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36097, "Length": 99, "Cover_Rate": 0.46261682242990654} {"Template_token": ["", "int64_t", "ImmVal", "=", "", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "trySkipId", "(", "", ",", "AsmToken", "::", "LParen", ")", ")", "{", "OperandInfoTy", "Msg", "(", "ID_UNKNOWN_", ")", ";", "OperandInfoTy", "Op", "(", "OP_NONE_", ")", ";", "OperandInfoTy", "Stream", "(", "STREAM_ID_NONE_", ")", ";", "if", "(", "parseSendMsgBody", "(", "Msg", ",", "Op", ",", "Stream", ")", "&&", "validateSendMsg", "(", "Msg", ",", "Op", ",", "Stream", ")", ")", "{"], "ground_truth": ["ImmVal", "=", "encodeMsg", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Stream", ".", "Id", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSendMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36098, "Length": 80, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "if", "(", "Opr", ".", "isExpr", "(", ")", "&&", "!", "Opr", ".", "isSymbolRefExpr", "(", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "}", "else", "if", "(", "Opr", ".", "isImm", "(", ")", "&&", "!", "Opr", ".", "isS16Imm", "(", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "}"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSOppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36099, "Length": 52, "Cover_Rate": 0.39097744360902253} {"Template_token": ["", "peekTokens", "(", "NextToken", ")", ";"], "ground_truth": ["if", "(", "isToken", "(", "AsmToken", "::", "Minus", ")", "&&", "(", "isRegister", "(", "NextToken", "[", "", "]", ",", "NextToken", "[", "", "]", ")", "||", "NextToken", "[", "", "]", ".", "is", "(", "AsmToken", "::", "Pipe", ")", "||", "isId", "(", "NextToken", "[", "", "]", ",", "", ")", ")", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "parseSP3NegModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36100, "Length": 52, "Cover_Rate": 0.6753246753246753} {"Template_token": ["", "if", "(", "isToken", "(", "AsmToken", "::", "Minus", ")", "&&", "(", "isRegister", "(", "NextToken", "[", "", "]", ",", "NextToken", "[", "", "]", ")", "||", "NextToken", "[", "", "]", ".", "is", "(", "AsmToken", "::", "Pipe", ")", "||", "isId", "(", "NextToken", "[", "", "]", ",", "", ")", ")", ")", "{", "lex", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSP3NegModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36101, "Length": 54, "Cover_Rate": 0.7012987012987013} {"Template_token": ["", "unsigned", "AsmParser", "::", "ParseSpecialReg", "(", "RegisterKind", "&", "RegKind", ",", "unsigned", "&", "RegNum", ",", "unsigned", "&", "RegWidth", ",", "SmallVectorImpl", "<", "AsmToken", ">", "&", "Tokens", ")", "{", "assert", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", ")", ";", "unsigned", "Reg", "=", "getSpecialRegForName", "(", "getTokenStr", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Reg", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "ParseSpecialReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36102, "Length": 50, "Cover_Rate": 0.625} {"Template_token": ["", "Val", "=", "getToken", "(", ")", ".", "getStringContents", "(", ")", ";", "lex", "(", ")", ";", "return", "true", ";", "}", "else", "{", "Error", "(", "getLoc", "(", ")", ",", "ErrMsg", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36103, "Length": 33, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "StringLoc", "=", "getLoc", "(", ")", ";", "return", "parseId", "(", "Value", ",", "", ")", "?", "MatchOperand_Success", ":", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseStringWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36104, "Length": 19, "Cover_Rate": 0.37254901960784315} {"Template_token": ["", "Error", "(", "StrLoc", ",", "", ")", ";", "return", "false", ";", "}", "unsigned", "AndMask", "=", "", ";", "unsigned", "OrMask", "=", "", ";", "unsigned", "XorMask", "=", "", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Ctl", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Mask", "=", "", "<<", "(", "BITMASK_WIDTH", "-", "", "-", "i", ")", ";", "switch", "(", "Ctl", "[", "i", "]", ")", "{"], "ground_truth": ["default", ":"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleBitmaskPerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36105, "Length": 68, "Cover_Rate": 0.34} {"Template_token": ["", "}", "if", "(", "Ctl", ".", "size", "(", ")", "!=", "BITMASK_WIDTH", ")", "{", "Error", "(", "StrLoc", ",", "", ")", ";", "return", "false", ";", "}", "unsigned", "AndMask", "=", "", ";", "unsigned", "OrMask", "=", "", ";", "unsigned", "XorMask", "=", "", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Ctl", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Mask", "=", "", "<<", "(", "BITMASK_WIDTH", "-", "", "-", "i", ")", ";", "switch", "(", "Ctl", "[", "i", "]", ")", "{", "default", ":", "Error", "(", "StrLoc", ",", "", ")", ";", "return", "false", ";", "case", "'0'", ":", "break", ";", "case", "'1'", ":"], "ground_truth": ["OrMask", "|=", "Mask", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleBitmaskPerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36106, "Length": 102, "Cover_Rate": 0.51} {"Template_token": ["", "int64_t", "GroupSize", ";", "int64_t", "LaneIdx", ";", "if", "(", "!", "parseSwizzleOperand", "(", "GroupSize", ",", "", ",", "", ",", "", ",", "Loc", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "isPowerOf2_64", "(", "GroupSize", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleBroadcast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36107, "Length": 47, "Cover_Rate": 0.43119266055045874} {"Template_token": ["", "if", "(", "parseSwizzleOperand", "(", "LaneIdx", ",", "", ",", "GroupSize", "-", "", ",", "", ",", "Loc", ")", ")", "{", "Imm", "=", "encodeBitmaskPerm", "(", "BITMASK_MAX", "-", "GroupSize", "+", "", ",", "LaneIdx", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleBroadcast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36108, "Length": 37, "Cover_Rate": 0.3394495412844037} {"Template_token": ["", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ID_QUAD_PERM", "]", ")", ")", "{", "Ok", "=", "parseSwizzleQuadPerm", "(", "Imm", ")", ";", "}", "else", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ID_BITMASK_PERM", "]", ")", ")", "{", "Ok", "=", "parseSwizzleBitmaskPerm", "(", "Imm", ")", ";", "}", "else", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ID_BROADCAST", "]", ")", ")", "{", "Ok", "=", "parseSwizzleBroadcast", "(", "Imm", ")", ";", "}", "else", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ID_SWAP", "]", ")", ")", "{", "Ok", "=", "parseSwizzleSwap", "(", "Imm", ")", ";", "}", "else", "if", "(", "trySkipId", "(", "IdSymbolic", "[", "ID_REVERSE", "]", ")", ")", "{", "Ok", "=", "parseSwizzleReverse", "(", "Imm", ")", ";", "}", "else", "{", "Error", "(", "ModeLoc", ",", "", ")", ";", "}", "return", "Ok", "&&", "skipToken", "(", "AsmToken", "::", "RParen", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleMacro", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36109, "Length": 122, "Cover_Rate": 0.7261904761904762} {"Template_token": ["", "bool", "AsmParser", "::", "parseSwizzleOffset", "(", "int64_t", "&", "Imm", ")", "{", "SMLoc", "OffsetLoc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseExpr", "(", "Imm", ",", "", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{"], "ground_truth": ["Error", "(", "OffsetLoc", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36110, "Length": 51, "Cover_Rate": 0.864406779661017} {"Template_token": ["", "if", "(", "!", "parseExpr", "(", "Imm", ",", "", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "Error", "(", "OffsetLoc", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36111, "Length": 37, "Cover_Rate": 0.6271186440677966} {"Template_token": ["", "Ok", "=", "parseSwizzleOffset", "(", "Imm", ")", ";", "}", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Imm", ",", "S", ",", "Operand", "::", "ImmTySwizzle", ")", ")", ";"], "ground_truth": ["return", "Ok", "?", "MatchOperand_Success", ":", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36112, "Length": 36, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "{", "return", "false", ";", "}", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseExpr", "(", "Op", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["if", "(", "Op", "<", "MinVal", "||", "Op", ">", "MaxVal", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36113, "Length": 47, "Cover_Rate": 0.5340909090909091} {"Template_token": ["", "}", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseExpr", "(", "Op", ")", ")", "{", "return", "false", ";", "}", "if", "(", "Op", "<", "MinVal", "||", "Op", ">", "MaxVal", ")", "{", "Error", "(", "Loc", ",", "ErrMsg", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36114, "Length": 42, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "SMLoc", "Loc", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "OpNum", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "!", "parseSwizzleOperand", "(", "Op", "[", "i", "]", ",", "MinVal", ",", "MaxVal", ",", "ErrMsg", ",", "Loc", ")", ")", "return", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36115, "Length": 40, "Cover_Rate": 0.5633802816901409} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "int64_t", "Lane", "[", "LANE_NUM", "]", ";", "if", "(", "parseSwizzleOperands", "(", "LANE_NUM", ",", "Lane", ",", "", ",", "LANE_MAX", ",", "", ")", ")", "{"], "ground_truth": ["Imm", "=", "QUAD_PERM_ENC", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleQuadPerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36117, "Length": 32, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "SMLoc", "Loc", ";", "int64_t", "GroupSize", ";", "if", "(", "!", "parseSwizzleOperand", "(", "GroupSize", ",", "", ",", "", ",", "", ",", "Loc", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "isPowerOf2_64", "(", "GroupSize", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleReverse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36118, "Length": 52, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "}", "if", "(", "!", "isPowerOf2_64", "(", "GroupSize", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["Imm", "=", "encodeBitmaskPerm", "(", "BITMASK_MAX", ",", "", ",", "GroupSize", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleSwap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36119, "Length": 32, "Cover_Rate": 0.4} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseSymbolicOrNumericFormat", "(", "int64_t", "&", "Format", ")", "{", "using", "namespace", "llvm", "::", "", ";", "if", "(", "!", "trySkipId", "(", "", ",", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "StringRef", "FormatStr", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseId", "(", "FormatStr", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";", "auto", "Res", "=", "parseSymbolicUnifiedFormat", "(", "FormatStr", ",", "Loc", ",", "Format", ")", ";", "if", "(", "Res", "==", "MatchOperand_NoMatch", ")", "Res", "=", "parseSymbolicSplitFormat", "(", "FormatStr", ",", "Loc", ",", "Format", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "RBrac", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSymbolicOrNumericFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36120, "Length": 120, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "auto", "Res", "=", "parseSymbolicUnifiedFormat", "(", "FormatStr", ",", "Loc", ",", "Format", ")", ";", "if", "(", "Res", "==", "MatchOperand_NoMatch", ")", "Res", "=", "parseSymbolicSplitFormat", "(", "FormatStr", ",", "Loc", ",", "Format", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "RBrac", ",", "", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSymbolicOrNumericFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36121, "Length": 56, "Cover_Rate": 0.4307692307692308} {"Template_token": ["", "if", "(", "Dfmt", "==", "DFMT_UNDEF", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "else", "if", "(", "Nfmt", "==", "NFMT_UNDEF", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "Dfmt", "=", "(", "Dfmt", "==", "DFMT_UNDEF", ")", "?", "DFMT_DEFAULT", ":", "Dfmt", ";", "Nfmt", "=", "(", "Nfmt", "==", "NFMT_UNDEF", ")", "?", "NFMT_DEFAULT", ":", "Nfmt", ";", "if", "(", "isGFX10Plus", "(", ")", ")", "{", "auto", "Ufmt", "=", "convertDfmtNfmt2Ufmt", "(", "Dfmt", ",", "Nfmt", ")", ";", "if", "(", "Ufmt", "==", "UFMT_UNDEF", ")", "{", "Error", "(", "FormatLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Format", "=", "Ufmt", ";", "}", "else", "{", "Format", "=", "encodeDfmtNfmt", "(", "Dfmt", ",", "Nfmt", ")", ";", "}"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSymbolicSplitFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36122, "Length": 117, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseSymbolicUnifiedFormat", "(", "StringRef", "FormatStr", ",", "SMLoc", "Loc", ",", "int64_t", "&", "Format", ")", "{"], "ground_truth": ["using", "namespace", "llvm", "::", "", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSymbolicUnifiedFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36123, "Length": 22, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "}", "CollectStream", "<<", "Parser", ".", "parseStringToEndOfStatement", "(", ")", "<<", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "getSeparatorString", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "}", "getLexer", "(", ")", ".", "setSkipSpace", "(", "true", ")", ";", "if", "(", "isToken", "(", "AsmToken", "::", "Eof", ")", "&&", "!", "FoundEnd", ")", "{", "return", "TokError", "(", "Twine", "(", "", ")", "+", "Twine", "(", "AssemblerDirectiveEnd", ")", "+", "Twine", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "ParseToEndDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36124, "Length": 70, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "int64_t", "Fmt", "=", "UFMT_UNDEF", ";", "if", "(", "!", "tryParseFmt", "(", "", ",", "UFMT_MAX", ",", "Fmt", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["if", "(", "Fmt", "==", "UFMT_UNDEF", ")", "return", "MatchOperand_NoMatch", ";"], "File": "AMDGPUAsmParser1", "Func": "parseUfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36125, "Length": 29, "Cover_Rate": 0.5272727272727272} {"Template_token": ["", "int64_t", "Fmt", "=", "UFMT_UNDEF", ";", "if", "(", "!", "tryParseFmt", "(", "", ",", "UFMT_MAX", ",", "Fmt", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Fmt", "==", "UFMT_UNDEF", ")", "return", "MatchOperand_NoMatch", ";", "Format", "=", "Fmt", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser1", "Func": "parseUfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36126, "Length": 36, "Cover_Rate": 0.6545454545454545} {"Template_token": ["", "auto", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "trySkipId", "(", "", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "Loc", ",", "Operand", "::", "ImmTyOff", ",", "false", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "!", "isRegister", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "std", "::", "unique_ptr", "<", "Operand", ">", "Reg", "=", "parseRegister", "(", ")", ";", "if", "(", "Reg", ")", "{", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Reg", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseVReg32OrOff", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36127, "Length": 88, "Cover_Rate": 0.8979591836734694} {"Template_token": ["", "std", "::", "unique_ptr", "<", "Operand", ">", "Reg", "=", "parseRegister", "(", ")", ";", "if", "(", "Reg", ")", "{", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Reg", ")", ")", ";", "return", "MatchOperand_Success", ";", "}"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser1", "Func": "parseVReg32OrOff", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36128, "Length": 36, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "AsmToken", "AsmParser", "::", "peekToken", "(", ")", "{"], "ground_truth": ["return", "isToken", "(", "AsmToken", "::", "EndOfStatement", ")", "?", "getToken", "(", ")", ":", "getLexer", "(", ")", ".", "peekTok", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "peekToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36129, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "return", "isToken", "(", "AsmToken", "::", "EndOfStatement", ")", "?", "getToken", "(", ")", ":", "getLexer", "(", ")", ".", "peekTok", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "peekToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36130, "Length": 21, "Cover_Rate": 0.75} {"Template_token": ["", "for", "(", "auto", "Idx", "=", "TokCount", ";", "Idx", "<", "Tokens", ".", "size", "(", ")", ";", "++", "Idx", ")", "Tokens", "[", "Idx", "]", "=", "AsmToken", "(", "AsmToken", "::", "Error", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "peekTokens", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36131, "Length": 33, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", "<<", "Reg", ".", "Mods", "<<", "'>'", ";", "break", ";", "case", "Immediate", ":", "OS", "<<", "'<'", "<<", "getImm", "(", ")", ";", "if", "(", "getImmTy", "(", ")", "!=", "ImmTyNone", ")", "{", "OS", "<<", "", ";", "printImmTy", "(", "OS", ",", "getImmTy", "(", ")", ")", ";", "}"], "ground_truth": ["OS", "<<", "", "<<", "Imm", ".", "Mods", "<<", "'>'", ";"], "File": "AMDGPUAsmParser1", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36132, "Length": 80, "Cover_Rate": 0.7079646017699115} {"Template_token": ["", "ForcedSDWA", "=", "ForceSDWA_", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "setForcedSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36135, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "assert", "(", "isImm", "(", ")", ")", ";"], "ground_truth": ["Imm", ".", "Val", "=", "Val", ";"], "File": "AMDGPUAsmParser1", "Func": "setImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36137, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "assert", "(", "isImm", "(", ")", ")", ";"], "ground_truth": ["Imm", ".", "Val", "=", "Val", ";"], "File": "AMDGPUAsmParser1", "Func": "setImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36138, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "void", "setImmKindConst", "(", ")", "const", "{", "assert", "(", "isImm", "(", ")", ")", ";"], "ground_truth": ["Imm", ".", "Kind", "=", "ImmKindTyConst", ";"], "File": "AMDGPUAsmParser1", "Func": "setImmKindConst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36139, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "assert", "(", "isImm", "(", ")", ")", ";", "Imm", ".", "Kind", "=", "ImmKindTyConst", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "setImmKindConst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36140, "Length": 14, "Cover_Rate": 0.7} {"Template_token": ["", "void", "setImmKindLiteral", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "isImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "setImmKindLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36142, "Length": 13, "Cover_Rate": 0.65} {"Template_token": ["", "void", "setImmKindNone", "(", ")", "const", "{", "assert", "(", "isImm", "(", ")", ")", ";", "Imm", ".", "Kind", "=", "ImmKindTyNone", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "setImmKindNone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36143, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isRegKind", "(", ")", ")", "Reg", ".", "Mods", "=", "Mods", ";", "else", "Imm", ".", "Mods", "=", "Mods", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "setModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36145, "Length": 20, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "if", "(", "!", "trySkipToken", "(", "Kind", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "ErrMsg", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser1", "Func": "skipToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36147, "Length": 25, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isGFX9Plus", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "isVI", "(", ")", "||", "isGFX9", "(", ")", ")", "&&", "getTargetStreamer", "(", ")", ".", "getTargetID", "(", ")", "->", "isXnackSupported", "(", ")", ";", "case", "", ":", "return", "isGFX10Plus", "(", ")", ";", "default", ":", "break", ";", "}", "if", "(", "isCI", "(", ")", ")", "return", "true", ";", "if", "(", "is", "(", ")", "||", "isGFX10Plus", "(", ")", ")", "{", "switch", "(", "RegNo", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "}", "for", "(", "MCRegAliasIterator", "R", "(", "", ",", "&", "MRI", ",", "true", ")", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{"], "ground_truth": ["if", "(", "*", "R", "==", "RegNo", ")", "return", "hasSGPR102_SGPR103", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36148, "Length": 139, "Cover_Rate": 0.4542483660130719} {"Template_token": ["", "if", "(", "Res", "==", "MatchOperand_NoMatch", ")", "return", "true", ";", "if", "(", "Val", "<", "", "||", "Val", ">", "MaxVal", ")", "{", "Error", "(", "Loc", ",", "Twine", "(", "", ",", "StringRef", "(", "Pref", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "tryParseFmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36149, "Length": 39, "Cover_Rate": 0.4148936170212766} {"Template_token": ["", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "auto", "Res", "=", "parseIntWithPrefix", "(", "Pref", ",", "Val", ")", ";", "if", "(", "Res", "==", "MatchOperand_ParseFail", ")", "return", "false", ";", "if", "(", "Res", "==", "MatchOperand_NoMatch", ")", "return", "true", ";", "if", "(", "Val", "<", "", "||", "Val", ">", "MaxVal", ")", "{", "Error", "(", "Loc", ",", "Twine", "(", "", ",", "StringRef", "(", "Pref", ")", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["Fmt", "=", "Val", ";"], "File": "AMDGPUAsmParser1", "Func": "tryParseFmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36150, "Length": 69, "Cover_Rate": 0.7340425531914894} {"Template_token": ["", "bool", "Result", "=", "ParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ",", "true", ")", ";"], "ground_truth": ["bool", "PendingErrors", "=", "getParser", "(", ")", ".", "hasPendingError", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "tryParseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36151, "Length": 25, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "bool", "AsmParser", "::", "trySkipId", "(", "const", "StringRef", "Id", ",", "const", "AsmToken", "::", "TokenKind", "Kind", ")", "{"], "ground_truth": ["if", "(", "isId", "(", "Id", ")", "&&", "peekToken", "(", ")", ".", "is", "(", "Kind", ")", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "trySkipId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36152, "Length": 33, "Cover_Rate": 0.673469387755102} {"Template_token": ["", "lex", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "trySkipToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36153, "Length": 11, "Cover_Rate": 0.34375} {"Template_token": ["", "if", "(", "isToken", "(", "Kind", ")", ")", "{", "lex", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "trySkipToken", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36154, "Length": 19, "Cover_Rate": 0.59375} {"Template_token": ["", "if", "(", "!", "SymbolName", ")", "return", "true", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "*", "SymbolName", ")", ";", "int64_t", "NewMax", "=", "DwordRegIndex", "+", "RegWidth", "-", "", ";", "int64_t", "OldCount", ";", "if", "(", "!", "Sym", "->", "isVariable", "(", ")", ")", "return", "!", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "if", "(", "!", "Sym", "->", "getVariableValue", "(", "false", ")", "->", "evaluateAsAbsolute", "(", "OldCount", ")", ")", "return", "!", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "if", "(", "OldCount", "<=", "NewMax", ")", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "NewMax", "+", "", ",", "getContext", "(", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "updateGprCountSymbols", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36155, "Length": 108, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "if", "(", "!", "Sym", "->", "isVariable", "(", ")", ")", "return", "!", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "if", "(", "!", "Sym", "->", "getVariableValue", "(", "false", ")", "->", "evaluateAsAbsolute", "(", "OldCount", ")", ")", "return", "!", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "if", "(", "OldCount", "<=", "NewMax", ")", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "NewMax", "+", "", ",", "getContext", "(", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "updateGprCountSymbols", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36156, "Length": 74, "Cover_Rate": 0.48366013071895425} {"Template_token": ["", "case", "IS_AGPR", ":", "case", "IS_VGPR", ":", "usesVgprAt", "(", "DwordRegIndex", "+", "RegWidth", "-", "", ")", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "usesRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36157, "Length": 22, "Cover_Rate": 0.4} {"Template_token": ["", "switch", "(", "RegKind", ")", "{", "case", "IS_SGPR", ":", "usesSgprAt", "(", "DwordRegIndex", "+", "RegWidth", "-", "", ")", ";", "break", ";"], "ground_truth": ["case", "IS_AGPR", ":"], "File": "AMDGPUAsmParser1", "Func": "usesRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36158, "Length": 22, "Cover_Rate": 0.4} {"Template_token": ["", "SgprIndexUnusedMin", "=", "++", "i", ";", "if", "(", "Ctx", ")", "{", "MCSymbol", "*", "const", "Sym", "=", "Ctx", "->", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "SgprIndexUnusedMin", ",", "*", "Ctx", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "usesSgprAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36159, "Length": 43, "Cover_Rate": 0.7543859649122807} {"Template_token": ["", "SgprIndexUnusedMin", "=", "++", "i", ";", "if", "(", "Ctx", ")", "{", "MCSymbol", "*", "const", "Sym", "=", "Ctx", "->", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "SgprIndexUnusedMin", ",", "*", "Ctx", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "usesSgprAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36160, "Length": 41, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "if", "(", "Ctx", ")", "{"], "ground_truth": ["MCSymbol", "*", "const", "Sym", "=", "Ctx", "->", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "usesVgprAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36161, "Length": 20, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "if", "(", "(", "TSFlags", "&", "(", "", "|", "", "|", "", "|", "", "|", "", ")", ")", "==", "", ")", "return", "true", ";", "uint16_t", "DataNameIdx", "=", "(", "TSFlags", "&", "", ")", "?", "", "::", "data0", ":", "", "::", "vdata", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";", "int", "DstAreg", "=", "IsAGPROperand", "(", "Inst", ",", "", "::", "vdst", ",", "MRI", ")", ";", "int", "DataAreg", "=", "IsAGPROperand", "(", "Inst", ",", "DataNameIdx", ",", "MRI", ")", ";", "if", "(", "(", "TSFlags", "&", "", ")", "&&", "DataAreg", ">=", "", ")", "{", "int", "Data2Areg", "=", "IsAGPROperand", "(", "Inst", ",", "", "::", "data1", ",", "MRI", ")", ";", "if", "(", "Data2Areg", ">=", "", "&&", "Data2Areg", "!=", "DataAreg", ")", "return", "false", ";", "}", "auto", "FB", "=", "getFeatureBits", "(", ")", ";", "if", "(", "FB", "[", "", "]", ")", "{", "if", "(", "DataAreg", "<", "", "||", "DstAreg", "<", "", ")", "return", "true", ";", "return", "DstAreg", "==", "DataAreg", ";", "}", "return", "DstAreg", "<", "", "&&", "DataAreg", "<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "validateAGPRLdSt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36162, "Length": 160, "Cover_Rate": 0.7547169811320755} {"Template_token": ["", "}", "if", "(", "!", "(", "TSFlags", "&", "(", "", "|", "", ")", ")", ")", "return", "true", ";", "if", "(", "TSFlags", "&", "", ")", "{", "if", "(", "!", "(", "TSFlags", "&", "", ")", "&&", "!", "(", "CPol", "&", "CPol", "::", "GLC", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "}", "else", "{", "if", "(", "CPol", "&", "CPol", "::", "GLC", ")", "{", "SMLoc", "S", "=", "getImmLoc", "(", "Operand", "::", "ImmTyCPol", ",", "Operands", ")", ";", "StringRef", "CStr", "(", "S", ".", "getPointer", "(", ")", ")", ";", "S", "=", "SMLoc", "::", "getFromPointer", "(", "&", "CStr", ".", "data", "(", ")", "[", "CStr", ".", "find", "(", "", ")", "]", ")", ";", "Error", "(", "S", ",", "", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "validateCoherencyBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36163, "Length": 126, "Cover_Rate": 0.3853211009174312} {"Template_token": ["", "unsigned", "LiteralSize", ";", "if", "(", "Desc", ".", "TSFlags", "&", "(", "", "|", "", "|", "", "|", "", "|", "", "|", "", ")", ")", "{", "if", "(", "", "(", "Opcode", ",", "", "::", "imm", ")", "!=", "-", "", ")", "{", "++", "NumLiterals", ";", "LiteralSize", "=", "", ";", "}", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "unsigned", "SGPRUsed", "=", "findImplicitSGPRReadInVOP", "(", "Inst", ")", ";", "if", "(", "SGPRUsed", "!=", "", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRUsed", ")", ";", "++", "ConstantBusUseCount", ";", "}", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "Inst", ",", "OpIdx", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "LastSGPR", "=", "mc2PseudoReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "SGPRsUsed", ".", "count", "(", "LastSGPR", ")", ")", "{", "SGPRsUsed", ".", "insert", "(", "LastSGPR", ")", ";", "++", "ConstantBusUseCount", ";", "}", "}", "else", "{", "if", "(", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_IMMEDIATE", ")", "continue", ";", "unsigned", "Size", "=", "", "(", "Desc", ",", "OpIdx", ")", ";", "if", "(", "Size", "<", "", ")", "Size", "=", "", ";", "if", "(", "NumLiterals", "==", "", ")", "{"], "ground_truth": ["NumLiterals", "=", "", ";"], "File": "AMDGPUAsmParser1", "Func": "validateConstantBusLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36164, "Length": 264, "Cover_Rate": 0.6013667425968109} {"Template_token": ["", "bool", "AsmParser", "::", "validateDivScale", "(", "const", "MCInst", "&", "Inst", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "V_DIV_SCALE_F32_gfx6_gfx7", ":", "case", "V_DIV_SCALE_F32_vi", ":", "case", "V_DIV_SCALE_F32_gfx10", ":", "case", "V_DIV_SCALE_F64_gfx6_gfx7", ":", "case", "V_DIV_SCALE_F64_vi", ":", "case", "V_DIV_SCALE_F64_gfx10", ":", "break", ";", "}", "for", "(", "auto", "Name", ":", "{", "", "::", "src0_modifiers", ",", "", "::", "src2_modifiers", ",", "", "::", "src2_modifiers", "}", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "Name", ")", ")", ".", "getImm", "(", ")", "&", "", ")", "{", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "validateDivScale", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36165, "Length": 100, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "DppCtrlIdx", "<", "", ")", "return", "true", ";", "unsigned", "DppCtrl", "=", "Inst", ".", "getOperand", "(", "DppCtrlIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "", "(", "DppCtrl", ")", ")", "{", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", ">=", "", "&&", "getMRI", "(", ")", "->", "getSubReg", "(", "Inst", ".", "getOperand", "(", "Src0Idx", ")", ".", "getReg", "(", ")", ",", "", ")", ")", "{", "SMLoc", "S", "=", "getImmLoc", "(", "Operand", "::", "ImmTyDppCtrl", ",", "Operands", ")", ";", "Error", "(", "S", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "validateDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36166, "Length": 94, "Cover_Rate": 0.6308724832214765} {"Template_token": ["", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "assert", "(", "DstIdx", "!=", "-", "", ")", ";", "const", "MCOperand", "&", "Dst", "=", "Inst", ".", "getOperand", "(", "DstIdx", ")", ";", "assert", "(", "Dst", ".", "isReg", "(", ")", ")", ";", "const", "unsigned", "DstReg", "=", "mc2PseudoReg", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "const", "int", "SrcIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "for", "(", "int", "SrcIdx", ":", "SrcIndices", ")", "{", "if", "(", "SrcIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "SrcIdx", ")", ";", "if", "(", "Src", ".", "isReg", "(", ")", ")", "{", "const", "unsigned", "SrcReg", "=", "mc2PseudoReg", "(", "Src", ".", "getReg", "(", ")", ")", ";", "if", "(", "isRegIntersect", "(", "DstReg", ",", "SrcReg", ",", "TRI", ")", ")", "{", "Error", "(", "getRegLoc", "(", "SrcReg", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "validateEarlyClobberLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36167, "Length": 174, "Cover_Rate": 0.6083916083916084} {"Template_token": ["", "int", "Data0Pos", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data0", ")", ";", "assert", "(", "Data0Pos", "!=", "-", "", ")", ";", "auto", "Reg", "=", "Inst", ".", "getOperand", "(", "Data0Pos", ")", ".", "getReg", "(", ")", ";", "auto", "RegIdx", "=", "Reg", "-", "(", "VGPR32", ".", "contains", "(", "Reg", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["if", "(", "RegIdx", "&", "", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "validateGWS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36168, "Length": 63, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "}", "if", "(", "!", "isValidHwreg", "(", "HwReg", ".", "Id", ")", ")", "{", "Error", "(", "HwReg", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isValidHwregOffset", "(", "Offset", ".", "Id", ")", ")", "{"], "ground_truth": ["Error", "(", "Offset", ".", "Loc", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36169, "Length": 45, "Cover_Rate": 0.3284671532846715} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "!=", "", "&&", "!", "hasIntClamp", "(", ")", ")", "{", "int", "ClampIdx", "=", "", "(", "Opc", ",", "", "::", "clamp", ")", ";", "assert", "(", "ClampIdx", "!=", "-", "", ")", ";"], "ground_truth": ["return", "Inst", ".", "getOperand", "(", "ClampIdx", ")", ".", "getImm", "(", ")", "==", "", ";"], "File": "AMDGPUAsmParser1", "Func": "validateIntClampSupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36170, "Length": 64, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "AsmParser", "::", "validateIntClampSupported", "(", "const", "MCInst", "&", "Inst", ")", "{", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateIntClampSupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36171, "Length": 33, "Cover_Rate": 0.34375} {"Template_token": ["", "if", "(", "(", "Desc", ".", "TSFlags", "&", "Enc", ")", "==", "", ")", "return", "None", ";", "for", "(", "auto", "SrcName", ":", "{", "OpName", "::", "src0", ",", "OpName", "::", "src1", ",", "OpName", "::", "src2", "}", ")", "{", "auto", "SrcIdx", "=", "getNamedOperandIdx", "(", "Opcode", ",", "SrcName", ")", ";", "if", "(", "SrcIdx", "==", "-", "", ")", "break", ";", "const", "auto", "&", "Src", "=", "Inst", ".", "getOperand", "(", "SrcIdx", ")", ";", "if", "(", "Src", ".", "isReg", "(", ")", "&&", "Src", ".", "getReg", "(", ")", "==", "LDS_DIRECT", ")", "{", "if", "(", "isGFX90A", "(", ")", ")", "return", "StringRef", "(", "", ")", ";", "if", "(", "IsRevOpcode", "(", "Opcode", ")", "||", "(", "Desc", ".", "TSFlags", "&", "", ")", ")", "return", "StringRef", "(", "", ")", ";", "if", "(", "SrcName", "!=", "OpName", "::", "src0", ")", "return", "StringRef", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "validateLdsDirect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36172, "Length": 131, "Cover_Rate": 0.6683673469387755} {"Template_token": ["", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "", ")", "return", "true", ";", "const", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "assert", "(", "Src0Idx", "!=", "-", "", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "Src0Idx", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMAIAccWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36173, "Length": 52, "Cover_Rate": 0.36879432624113473} {"Template_token": ["", "unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";", "const", "", "*", "DimInfo", "=", "", "(", "Dim", ")", ";", "bool", "IsNSA", "=", "SrsrcIdx", "-", "VAddr0Idx", ">", "", ";", "unsigned", "ActualAddrSize", "=", "IsNSA", "?", "SrsrcIdx", "-", "VAddr0Idx", ":", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "VAddr0Idx", ")", "/", "", ";", "bool", "IsA16", "=", "(", "A16Idx", "!=", "-", "", "&&", "Inst", ".", "getOperand", "(", "A16Idx", ")", ".", "getImm", "(", ")", ")", ";", "unsigned", "ExpectedAddrSize", "=", "", "(", "BaseOpcode", ",", "DimInfo", ",", "IsA16", ",", "hasG16", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "IsNSA", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGAddrSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36174, "Length": 98, "Cover_Rate": 0.30246913580246915} {"Template_token": ["", "if", "(", "!", "Desc", ".", "mayLoad", "(", ")", "||", "!", "Desc", ".", "mayStore", "(", ")", ")", "return", "true", ";", "int", "DMaskIdx", "=", "", "(", "Opc", ",", "", "::", "dmask", ")", ";"], "ground_truth": ["unsigned", "DMask", "=", "Inst", ".", "getOperand", "(", "DMaskIdx", ")", ".", "getImm", "(", ")", "&", "", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGAtomicDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36175, "Length": 47, "Cover_Rate": 0.40869565217391307} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "if", "(", "!", "Desc", ".", "mayLoad", "(", ")", "||", "!", "Desc", ".", "mayStore", "(", ")", ")", "return", "true", ";", "int", "DMaskIdx", "=", "", "(", "Opc", ",", "", "::", "dmask", ")", ";", "unsigned", "DMask", "=", "Inst", ".", "getOperand", "(", "DMaskIdx", ")", ".", "getImm", "(", ")", "&", "", ";", "return", "DMask", "==", "", "||", "DMask", "==", "", "||", "DMask", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGAtomicDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36176, "Length": 88, "Cover_Rate": 0.7652173913043478} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "int", "D16Idx", "=", "", "(", "Opc", ",", "", "::", "d16", ")", ";", "if", "(", "D16Idx", ">=", "", "&&", "Inst", ".", "getOperand", "(", "D16Idx", ")", ".", "getImm", "(", ")", ")", "{", "if", "(", "isCI", "(", ")", "||", "is", "(", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36177, "Length": 75, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "int", "D16Idx", "=", "", "(", "Opc", ",", "", "::", "d16", ")", ";", "if", "(", "D16Idx", ">=", "", "&&", "Inst", ".", "getOperand", "(", "D16Idx", ")", ".", "getImm", "(", ")", ")", "{", "if", "(", "isCI", "(", ")", "||", "is", "(", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36178, "Length": 85, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "int", "VDataIdx", "=", "", "(", "Opc", ",", "", "::", "vdata", ")", ";", "int", "DMaskIdx", "=", "", "(", "Opc", ",", "", "::", "dmask", ")", ";", "int", "TFEIdx", "=", "", "(", "Opc", ",", "", "::", "tfe", ")", ";", "assert", "(", "VDataIdx", "!=", "-", "", ")", ";", "if", "(", "DMaskIdx", "==", "-", "", "||", "TFEIdx", "==", "-", "", ")", "return", "true", ";", "unsigned", "VDataSize", "=", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "VDataIdx", ")", ";"], "ground_truth": ["unsigned", "TFESize", "=", "(", "TFEIdx", "!=", "-", "", "&&", "Inst", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ")", "?", "", ":", "", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGDataSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36179, "Length": 113, "Cover_Rate": 0.41697416974169743} {"Template_token": ["", "int", "DimIdx", "=", "", "(", "Opc", ",", "", "::", "dim", ")", ";", "if", "(", "DimIdx", "<", "", ")", "return", "true", ";", "long", "Imm", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "Imm", ">=", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36180, "Length": 51, "Cover_Rate": 0.4811320754716981} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["int", "DimIdx", "=", "", "(", "Opc", ",", "", "::", "dim", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36181, "Length": 39, "Cover_Rate": 0.36792452830188677} {"Template_token": ["", "bool", "AsmParser", "::", "validateMIMGGatherDMask", "(", "const", "MCInst", "&", "Inst", ")", "{", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "int", "DMaskIdx", "=", "", "(", "Opc", ",", "", "::", "dmask", ")", ";", "unsigned", "DMask", "=", "Inst", ".", "getOperand", "(", "DMaskIdx", ")", ".", "getImm", "(", ")", "&", "", ";"], "ground_truth": ["return", "DMask", "==", "", "||", "DMask", "==", "", "||", "DMask", "==", "", "||", "DMask", "==", "", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGGatherDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36182, "Length": 93, "Cover_Rate": 0.93} {"Template_token": ["", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["int", "DMaskIdx", "=", "", "(", "Opc", ",", "", "::", "dmask", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGGatherDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36183, "Length": 49, "Cover_Rate": 0.49} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "const", "", "*", "Info", "=", "", "(", "Opc", ")", ";", "const", "", "*", "BaseOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ")", ";", "if", "(", "!", "BaseOpcode", "->", "MSAA", ")", "return", "true", ";", "int", "DimIdx", "=", "", "(", "Opc", ",", "", "::", "dim", ")", ";", "assert", "(", "DimIdx", "!=", "-", "", ")", ";"], "ground_truth": ["unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGMSAA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36184, "Length": 93, "Cover_Rate": 0.6283783783783784} {"Template_token": ["", "if", "(", "Src0", ".", "isReg", "(", ")", ")", "{", "auto", "Reg", "=", "mc2PseudoReg", "(", "Src0", ".", "getReg", "(", ")", ")", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "isSGPR", "(", "Reg", ",", "TRI", ")", ")", "return", "true", ";", "ErrLoc", "=", "getRegLoc", "(", "Reg", ",", "Operands", ")", ";", "}", "else", "{"], "ground_truth": ["ErrLoc", "=", "getConstLoc", "(", "Operands", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMovrels", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36185, "Length": 66, "Cover_Rate": 0.3687150837988827} {"Template_token": ["", "const", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "assert", "(", "Src0Idx", "!=", "-", "", ")", ";", "SMLoc", "ErrLoc", ";", "const", "MCOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", ")", "{", "auto", "Reg", "=", "mc2PseudoReg", "(", "Src0", ".", "getReg", "(", ")", ")", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "isSGPR", "(", "Reg", ",", "TRI", ")", ")", "return", "true", ";", "ErrLoc", "=", "getRegLoc", "(", "Reg", ",", "Operands", ")", ";", "}", "else", "{", "ErrLoc", "=", "getConstLoc", "(", "Operands", ")", ";", "}", "Error", "(", "ErrLoc", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMovrels", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36186, "Length": 113, "Cover_Rate": 0.6312849162011173} {"Template_token": ["", "int", "OpSelIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel", ")", ";", "unsigned", "OpSel", "=", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "OpSel", "&", "~", "", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "validateOpSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36187, "Length": 41, "Cover_Rate": 0.5061728395061729} {"Template_token": ["", "if", "(", "!", "isValidMsgOp", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "getSTI", "(", ")", ",", "Strict", ")", ")", "{", "Error", "(", "Op", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Strict", "&&", "!", "msgSupportsStream", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ")", "&&", "Stream", ".", "IsDefined", ")", "{", "Error", "(", "Stream", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isValidMsgStream", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Stream", ".", "Id", ",", "getSTI", "(", ")", ",", "Strict", ")", ")", "{", "Error", "(", "Stream", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser1", "Func": "validateSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36188, "Length": 109, "Cover_Rate": 0.4801762114537445} {"Template_token": ["", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "auto", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "auto", "OpNum", "=", "", "(", "Opcode", ",", "", "::", "offset", ")", ";", "if", "(", "OpNum", "==", "-", "", ")", "return", "true", ";", "const", "auto", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "Op", ".", "isImm", "(", ")", ")", "return", "true", ";", "uint64_t", "Offset", "=", "Op", ".", "getImm", "(", ")", ";", "bool", "IsBuffer", "=", "", "(", "Opcode", ")", ";", "if", "(", "", "(", "getSTI", "(", ")", ",", "Offset", ")", "||", "", "(", "getSTI", "(", ")", ",", "Offset", ",", "IsBuffer", ")", ")", "return", "true", ";", "Error", "(", "getSMEMOffsetLoc", "(", "Operands", ")", ",", "(", "isVI", "(", ")", "||", "IsBuffer", ")", "?", "", ":"], "ground_truth": ["", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36189, "Length": 146, "Cover_Rate": 0.7643979057591623} {"Template_token": ["", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", "}", ";", "unsigned", "NumExprs", "=", "", ";", "unsigned", "NumLiterals", "=", "", ";", "uint32_t", "LiteralValue", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "", "(", "Desc", ",", "OpIdx", ")", ")", "{", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "Inst", ",", "OpIdx", ")", ")", "{"], "ground_truth": ["uint32_t", "Value", "=", "static_cast", "<", "uint32_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateSOPLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36190, "Length": 109, "Cover_Rate": 0.47186147186147187} {"Template_token": ["", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", "}", ";", "unsigned", "NumExprs", "=", "", ";", "unsigned", "NumLiterals", "=", "", ";", "uint32_t", "LiteralValue", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "", "(", "Desc", ",", "OpIdx", ")", ")", "{", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "Inst", ",", "OpIdx", ")", ")", "{", "uint32_t", "Value", "=", "static_cast", "<", "uint32_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "NumLiterals", "==", "", "||", "LiteralValue", "!=", "Value", ")", "{", "LiteralValue", "=", "Value", ";", "++", "NumLiterals", ";", "}", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "++", "NumExprs", ";", "}", "}", "}"], "ground_truth": ["return", "NumLiterals", "+", "NumExprs", "<=", "", ";"], "File": "AMDGPUAsmParser1", "Func": "validateSOPLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36191, "Length": 152, "Cover_Rate": 0.658008658008658} {"Template_token": ["", "return", "Operand", ".", "isSSrcB32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcF32", ":", "return", "Operand", ".", "isSSrcF32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":", "return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_VReg32OrOff", ":", "return", "Operand", ".", "isVReg32OrOff", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_InterpSlot", ":", "return", "Operand", ".", "isInterpSlot", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_Attr", ":", "return", "Operand", ".", "isInterpAttr", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_AttrChan", ":"], "ground_truth": ["return", "Operand", ".", "isAttrChan", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";"], "File": "AMDGPUAsmParser1", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36192, "Length": 95, "Cover_Rate": 0.405982905982906} {"Template_token": ["", "case", "MCK_addr64", ":", "return", "Operand", ".", "isAddr64", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_gds", ":", "return", "Operand", ".", "isGDS", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_lds", ":", "return", "Operand", ".", "isLDS", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_idxen", ":", "return", "Operand", ".", "isIdxen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcB32", ":", "return", "Operand", ".", "isSSrcB32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcF32", ":", "return", "Operand", ".", "isSSrcF32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":", "return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_VReg32OrOff", ":", "return", "Operand", ".", "isVReg32OrOff", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_InterpSlot", ":", "return", "Operand", ".", "isInterpSlot", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_Attr", ":"], "ground_truth": ["return", "Operand", ".", "isInterpAttr", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";"], "File": "AMDGPUAsmParser1", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36193, "Length": 154, "Cover_Rate": 0.6581196581196581} {"Template_token": ["", "auto", "FB", "=", "getFeatureBits", "(", ")", ";", "return", "(", "FB", "[", "", "]", "&&", "Reg", "==", "", ")", "||", "(", "FB", "[", "", "]", "&&", "Reg", "==", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "validateVccOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36195, "Length": 31, "Cover_Rate": 0.6326530612244898} {"Template_token": ["", "const", "MCRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";", "const", "MCRegisterClass", "&", "VGPR32", "=", "MRI", "->", "getRegClass", "(", "", ")", ";", "const", "MCRegisterClass", "&", "AGPR32", "=", "MRI", "->", "getRegClass", "(", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MCOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["unsigned", "Sub", "=", "MRI", "->", "getSubReg", "(", "Op", ".", "getReg", "(", ")", ",", "", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateVGPRAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36196, "Length": 95, "Cover_Rate": 0.49222797927461137} {"Template_token": ["", "}", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "Inst", ",", "OpIdx", ")", ")", "{", "uint32_t", "Value", "=", "static_cast", "<", "uint32_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "NumLiterals", "==", "", "||", "LiteralValue", "!=", "Value", ")", "{", "LiteralValue", "=", "Value", ";", "++", "NumLiterals", ";", "}", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "++", "NumExprs", ";", "}", "}", "NumLiterals", "+=", "NumExprs", ";", "if", "(", "!", "NumLiterals", ")", "return", "true", ";", "if", "(", "ImmIdx", "==", "-", "", "&&", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "Error", "(", "getLitLoc", "(", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "NumLiterals", ">", "", ")", "{", "Error", "(", "getLitLoc", "(", "Operands", ")", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser1", "Func": "validateVOPLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36197, "Length": 130, "Cover_Rate": 0.32663316582914576} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opcode", ")", ";", "const", "int", "ImmIdx", "=", "", "(", "Opcode", ",", "", "::", "imm", ")", ";", "if", "(", "!", "(", "Desc", ".", "TSFlags", "&", "(", "", "|", "", ")", ")", "&&", "ImmIdx", "==", "-", "", ")", "return", "true", ";", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", ",", "ImmIdx", "}", ";", "unsigned", "NumExprs", "=", "", ";", "unsigned", "NumLiterals", "=", "", ";", "uint32_t", "LiteralValue", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "continue", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isImm", "(", ")", "&&", "!", "MO", ".", "isExpr", "(", ")", ")", "continue", ";", "if", "(", "!", "", "(", "Desc", ",", "OpIdx", ")", ")", "continue", ";", "if", "(", "OpIdx", "==", "Src2Idx", "&&", "(", "Desc", ".", "TSFlags", "&", "", ")", "&&", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "Error", "(", "getConstLoc", "(", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "Inst", ",", "OpIdx", ")", ")", "{", "uint32_t", "Value", "=", "static_cast", "<", "uint32_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "NumLiterals", "==", "", "||", "LiteralValue", "!=", "Value", ")", "{", "LiteralValue", "=", "Value", ";", "++", "NumLiterals", ";", "}", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "++", "NumExprs", ";", "}", "}", "NumLiterals", "+=", "NumExprs", ";", "if", "(", "!", "NumLiterals", ")", "return", "true", ";", "if", "(", "ImmIdx", "==", "-", "", "&&", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "Error", "(", "getLitLoc", "(", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "NumLiterals", ">", "", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "validateVOPLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36198, "Length": 327, "Cover_Rate": 0.821608040201005} {"Template_token": ["", "if", "(", "AsmParser", "->", "isVI", "(", ")", ")", "return", "isVReg", "(", ")", ";", "else", "if", "(", "AsmParser", "->", "isGFX9", "(", ")", ")", "return", "isRegKind", "(", ")", ";", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser20", "Func": "isSDWARegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36200, "Length": 32, "Cover_Rate": 0.8} {"Template_token": ["", "for", "(", "auto", "Variant", ":", "getMatchedVariants", "(", ")", ")", "{", "uint64_t", "EI", ";", "auto", "R", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "EI", ",", "MatchingInlineAsm", ",", "Variant", ")", ";", "if", "(", "(", "R", "==", "Match_Success", ")", "||", "(", "R", "==", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_InvalidOperand", "&&", "Result", "!=", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_MnemonicFail", "&&", "Result", "!=", "Match_InvalidOperand", "&&", "Result", "!=", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", ")", "{", "Result", "=", "R", ";", "ErrorInfo", "=", "EI", ";", "}", "if", "(", "R", "==", "Match_Success", ")", "break", ";", "}", "switch", "(", "Result", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "!", "validateInstruction", "(", "Inst", ",", "IDLoc", ")", ")", "{", "return", "true", ";", "}", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";"], "ground_truth": ["Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";"], "File": "AMDGPUAsmParser20", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36201, "Length": 149, "Cover_Rate": 0.4869281045751634} {"Template_token": ["", "case", "ImmTyOffen", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyIdxen", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAddr64", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset0", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset1", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDFMT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNFMT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser20", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36202, "Length": 261, "Cover_Rate": 0.6574307304785895} {"Template_token": ["", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser20", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36203, "Length": 144, "Cover_Rate": 0.36272040302267} {"Template_token": ["", "bool", "AsmParser", "::", "validateInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "SMLoc", "&", "IDLoc", ")", "{", "if", "(", "!", "validateConstantBusLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateEarlyClobberLimitations", "(", "Inst", ")", ")", "{"], "ground_truth": ["Error", "(", "IDLoc", ",", "", ")", ";"], "File": "AMDGPUAsmParser20", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36204, "Length": 52, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "if", "(", "IsAtomic", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isRegOrImm", "(", ")", ")", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser21", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36205, "Length": 171, "Cover_Rate": 0.5719063545150501} {"Template_token": ["", "void", "AsmParser", "::", "cvtVOP3P", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtVOP3PImpl", "(", "Inst", ",", "Operands", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser21", "Func": "cvtVOP3P", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36206, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "cvtVOP3PImpl", "(", "Inst", ",", "Operands", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser21", "Func": "cvtVOP3P", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36207, "Length": 10, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "OpSelHi", "=", "", ";", "unsigned", "NegLo", "=", "", ";", "unsigned", "NegHi", "=", "", ";", "if", "(", "OpSelHiIdx", "!=", "-", "", ")", "{", "OpSelHi", "=", "Inst", ".", "getOperand", "(", "OpSelHiIdx", ")", ".", "getImm", "(", ")", ";", "}", "if", "(", "NegLoIdx", "!=", "-", "", ")", "{", "int", "NegHiIdx", "=", "", "(", "Opc", ",", "", "::", "neg_hi", ")", ";", "NegLo", "=", "Inst", ".", "getOperand", "(", "NegLoIdx", ")", ".", "getImm", "(", ")", ";", "NegHi", "=", "Inst", ".", "getOperand", "(", "NegHiIdx", ")", ".", "getImm", "(", ")", ";", "}", "for", "(", "int", "J", "=", "", ";", "J", "<", "", ";", "++", "J", ")", "{", "int", "OpIdx", "=", "", "(", "Opc", ",", "Ops", "[", "J", "]", ")", ";", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "uint32_t", "ModVal", "=", "", ";", "if", "(", "(", "OpSel", "&", "(", "", "<<", "J", ")", ")", "!=", "", ")", "ModVal", "|=", "", ";"], "ground_truth": ["if", "(", "(", "OpSelHi", "&", "(", "", "<<", "J", ")", ")", "!=", "", ")", "ModVal", "|=", "", ";"], "File": "AMDGPUAsmParser21", "Func": "cvtVOP3PImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36208, "Length": 162, "Cover_Rate": 0.30566037735849055} {"Template_token": ["", "void", "AsmParser", "::", "cvtVOP3P_NotPacked", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtVOP3PImpl", "(", "Inst", ",", "Operands", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser21", "Func": "cvtVOP3P_NotPacked", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36209, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "cvtVOP3PImpl", "(", "Inst", ",", "Operands", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser21", "Func": "cvtVOP3P_NotPacked", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36210, "Length": 10, "Cover_Rate": 0.4} {"Template_token": ["", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAttrChan", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSelHi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNegLo", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNegHi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySwizzle", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHigh", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser21", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36211, "Length": 208, "Cover_Rate": 0.5123152709359606} {"Template_token": ["", "void", "AsmParser", "::", "cvtDmpl", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "bool", "IsGdsHardcoded", ")", "{", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ")", "{", "IsGdsHardcoded", "=", "true", ";", "continue", ";", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";", "if", "(", "!", "IsGdsHardcoded", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGDS", ")", ";", "}"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser22", "Func": "cvtDSImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36212, "Length": 162, "Cover_Rate": 0.9818181818181818} {"Template_token": ["", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyExpTgt", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ")", "continue", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyExpVM", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyExpCompr", ")", ";"], "File": "AMDGPUAsmParser22", "Func": "cvtExp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36213, "Length": 87, "Cover_Rate": 0.3815789473684211} {"Template_token": ["", "++", "SrcIdx", ";", "continue", ";", "}", "if", "(", "Op", ".", "isOff", "(", ")", ")", "{", "++", "SrcIdx", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyExpTgt", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ")", "continue", ";"], "ground_truth": ["OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";"], "File": "AMDGPUAsmParser22", "Func": "cvtExp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36214, "Length": 93, "Cover_Rate": 0.40789473684210525} {"Template_token": ["", "OptionalImmIndexMap", "OptionalIdx", ";", "unsigned", "I", "=", "", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "(", "BasicInstType", "==", "", "||", "BasicInstType", "==", "", ")", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "Reg", ".", "RegNo", "==", "", ")", "{", "continue", ";", "}", "else", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegWithInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "switch", "(", "BasicInstType", ")", "{", "case", "", ":", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "SdwaSel", "::", "DWORD", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "SdwaSel", "::", "DWORD", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUAsmParser22", "Func": "cvtSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36215, "Length": 272, "Cover_Rate": 0.5386138613861386} {"Template_token": ["", "}", "if", "(", "isForcedDPP", "(", ")", ")", "{", "static", "const", "unsigned", "Variants", "[", "]", "=", "{", "AsmVariants", "::", "DPP", "}", ";", "return", "makeArrayRef", "(", "Variants", ")", ";", "}", "static", "const", "unsigned", "Variants", "[", "]", "=", "{"], "ground_truth": ["AsmVariants", "::", "DEFAULT", ",", "AsmVariants", "::", "VOP3", ",", "AsmVariants", "::", "SDWA", ",", "AsmVariants", "::", "DPP", "}", ";"], "File": "AMDGPUAsmParser22", "Func": "getMatchedVariants", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36216, "Length": 53, "Cover_Rate": 0.3464052287581699} {"Template_token": ["", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MCRegisterClass", "SGPRClass", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "const", "unsigned", "FirstSubReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "return", "SGPRClass", ".", "contains", "(", "FirstSubReg", "!=", "", "?", "FirstSubReg", ":", "Reg", ")", "||", "Reg", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser22", "Func": "isSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36217, "Length": 56, "Cover_Rate": 0.8115942028985508} {"Template_token": ["", "bool", "AsmParser", "::", "isSGPR", "(", "unsigned", "Reg", ")", "{", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MCRegisterClass", "SGPRClass", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "const", "unsigned", "FirstSubReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "return", "SGPRClass", ".", "contains", "(", "FirstSubReg", "!=", "", "?", "FirstSubReg", ":", "Reg", ")", "||", "Reg", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser22", "Func": "isSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36218, "Length": 65, "Cover_Rate": 0.9420289855072463} {"Template_token": ["", "int64_t", "CntVal", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "CntVal", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Amp", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "", "::", "IsaVersion", "ISA", "=", "", "::", "getIsaVersion", "(", "getFeatureBits", "(", ")", ")", ";", "if", "(", "CntName", "==", "", ")", "IntVal", "=", "encodeVmcnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ")", ";", "else", "if", "(", "CntName", "==", "", ")", "IntVal", "=", "encodeExpcnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ")", ";", "else", "if", "(", "CntName", "==", "", ")", "IntVal", "=", "encodeLgkmcnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ")", ";", "else", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser22", "Func": "parseCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36219, "Length": 188, "Cover_Rate": 0.8744186046511628} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "", "::", "MetadataAssemblerDirectiveBegin", ")", "return", "ParseDirectiveCodeObjectMetadata", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSAText", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaModuleGlobal", "(", ")", ";"], "File": "AMDGPUAsmParser22", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36220, "Length": 79, "Cover_Rate": 0.5374149659863946} {"Template_token": ["", "case", "ImmTyTFE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser22", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36221, "Length": 144, "Cover_Rate": 0.3891891891891892} {"Template_token": ["", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAttrChan", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSelHi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNegLo", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNegHi", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser22", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36222, "Length": 244, "Cover_Rate": 0.6594594594594595} {"Template_token": ["", "bool", "AsmParser", "::", "usesConstantBus", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpIdx", ")", "{", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isImm", "(", ")", ")", "{"], "File": "AMDGPUAsmParser22", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36223, "Length": 35, "Cover_Rate": 0.5303030303030303} {"Template_token": ["", "if", "(", "SGPRUsed", "!=", "", ")", "{", "++", "ConstantBusUseCount", ";", "}", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "Inst", ",", "OpIdx", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "const", "unsigned", "Reg", "=", "mc2PseudoReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "Reg", "!=", "SGPRUsed", ")", "{", "++", "ConstantBusUseCount", ";", "}", "SGPRUsed", "=", "Reg", ";", "}", "else", "{", "++", "ConstantBusUseCount", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser22", "Func": "validateOperandLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36224, "Length": 149, "Cover_Rate": 0.5559701492537313} {"Template_token": ["", "bool", "isR128", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyR128", ")", ";"], "File": "AMDGPUAsmParser23", "Func": "isR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36225, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "case", "ImmTyDFMT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNFMT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAttrChan", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSelHi", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyNegLo", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser23", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36227, "Length": 261, "Cover_Rate": 0.6027713625866051} {"Template_token": ["", "case", "ImmTyIdxen", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAddr64", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInstOffset", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset0", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset1", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyD16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDFMT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNFMT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser23", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36228, "Length": 171, "Cover_Rate": 0.394919168591224} {"Template_token": ["", "}", "if", "(", "!", "validateMIMGR128", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser23", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36229, "Length": 104, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "!", "isCI", "(", ")", "&&", "!", "is", "(", ")", ";"], "File": "AMDGPUAsmParser23", "Func": "validateMIMGD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36230, "Length": 63, "Cover_Rate": 0.7974683544303798} {"Template_token": ["", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "if", "(", "Desc", ".", "TSFlags", "&", "", ")", "return", "true", ";", "int", "VDataIdx", "=", "", "(", "Opc", ",", "", "::", "vdata", ")", ";", "int", "DMaskIdx", "=", "", "(", "Opc", ",", "", "::", "dmask", ")", ";", "int", "TFEIdx", "=", "", "(", "Opc", ",", "", "::", "tfe", ")", ";", "assert", "(", "VDataIdx", "!=", "-", "", ")", ";", "assert", "(", "DMaskIdx", "!=", "-", "", ")", ";", "assert", "(", "TFEIdx", "!=", "-", "", ")", ";", "unsigned", "VDataSize", "=", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "VDataIdx", ")", ";"], "ground_truth": ["unsigned", "TFESize", "=", "Inst", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", "?", "", ":", "", ";"], "File": "AMDGPUAsmParser23", "Func": "validateMIMGDataSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36231, "Length": 140, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "AsmParser", "::", "validateMIMGDataSize", "(", "const", "MCInst", "&", "Inst", ")", "{", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "if", "(", "Desc", ".", "TSFlags", "&", "", ")", "return", "true", ";", "int", "VDataIdx", "=", "", "(", "Opc", ",", "", "::", "vdata", ")", ";", "int", "DMaskIdx", "=", "", "(", "Opc", ",", "", "::", "dmask", ")", ";", "int", "TFEIdx", "=", "", "(", "Opc", ",", "", "::", "tfe", ")", ";", "assert", "(", "VDataIdx", "!=", "-", "", ")", ";", "assert", "(", "DMaskIdx", "!=", "-", "", ")", ";", "assert", "(", "TFEIdx", "!=", "-", "", ")", ";", "unsigned", "VDataSize", "=", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "VDataIdx", ")", ";", "unsigned", "TFESize", "=", "Inst", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", "?", "", ":", "", ";", "unsigned", "DMask", "=", "Inst", ".", "getOperand", "(", "DMaskIdx", ")", ".", "getImm", "(", ")", "&", "", ";", "if", "(", "DMask", "==", "", ")", "DMask", "=", "", ";", "unsigned", "DataSize", "=", "countPopulation", "(", "DMask", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "!=", "", "&&", "hasPackedD16", "(", ")", ")", "{"], "ground_truth": ["DataSize", "=", "(", "DataSize", "+", "", ")", "/", "", ";"], "File": "AMDGPUAsmParser23", "Func": "validateMIMGDataSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36232, "Length": 212, "Cover_Rate": 0.8653061224489796} {"Template_token": ["", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "int", "Idx", "=", "", "(", "Opc", ",", "", "::", "r128", ")", ";", "assert", "(", "Idx", "!=", "-", "", ")", ";", "bool", "R128", "=", "(", "Inst", ".", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", "!=", "", ")", ";"], "ground_truth": ["return", "!", "R128", "||", "hasMIMG_R128", "(", ")", ";"], "File": "AMDGPUAsmParser23", "Func": "validateMIMGR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36233, "Length": 61, "Cover_Rate": 0.6039603960396039} {"Template_token": ["", "unsigned", "AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "Operand", "&", "Operand", "=", "(", "Operand", "&", ")", "Op", ";", "switch", "(", "Kind", ")", "{", "case", "MCK_addr64", ":", "return", "Operand", ".", "isAddr64", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_gds", ":", "return", "Operand", ".", "isGDS", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_lds", ":", "return", "Operand", ".", "isLDS", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_glc", ":", "return", "Operand", ".", "isGLC", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_d16", ":", "return", "Operand", ".", "isD16", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_idxen", ":", "return", "Operand", ".", "isIdxen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcB32", ":", "return", "Operand", ".", "isSSrcB32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcF32", ":", "return", "Operand", ".", "isSSrcF32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":"], "ground_truth": ["return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";"], "File": "AMDGPUAsmParser23", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36234, "Length": 168, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "case", "MCK_glc", ":", "return", "Operand", ".", "isGLC", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_d16", ":", "return", "Operand", ".", "isD16", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_idxen", ":", "return", "Operand", ".", "isIdxen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcB32", ":", "return", "Operand", ".", "isSSrcB32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrcF32", ":", "return", "Operand", ".", "isSSrcF32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":", "return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_VReg32OrOff", ":", "return", "Operand", ".", "isVReg32OrOff", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";"], "ground_truth": ["case", "MCK_InterpSlot", ":"], "File": "AMDGPUAsmParser23", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36235, "Length": 115, "Cover_Rate": 0.49783549783549785} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "!", "validateEarlyClobberLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{"], "File": "AMDGPUAsmParser24", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36236, "Length": 73, "Cover_Rate": 0.40555555555555556} {"Template_token": ["", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{"], "File": "AMDGPUAsmParser24", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36237, "Length": 69, "Cover_Rate": 0.38333333333333336} {"Template_token": ["", "case", "ImmTyTFE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyD16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDFMT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNFMT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyAttrChan", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser25", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36238, "Length": 252, "Cover_Rate": 0.5943396226415094} {"Template_token": ["", "bool", "AsmParser", "::", "validateInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "SMLoc", "&", "IDLoc", ")", "{", "if", "(", "!", "validateConstantBusLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateEarlyClobberLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGR128", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser25", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36239, "Length": 160, "Cover_Rate": 1.0} {"Template_token": ["", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "}", "else", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser26", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36240, "Length": 120, "Cover_Rate": 0.4195804195804196} {"Template_token": ["", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "}", "else", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";"], "ground_truth": ["Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";"], "File": "AMDGPUAsmParser26", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36241, "Length": 105, "Cover_Rate": 0.36713286713286714} {"Template_token": ["", "IsaInfo", "::", "IsaVersion", "Version", "=", "IsaInfo", "::", "getIsaVersion", "(", "Features", ")", ";", "unsigned", "NumVGPRs", "=", "NextFreeVGPR", ";", "unsigned", "NumSGPRs", "=", "NextFreeSGPR", ";", "unsigned", "MaxAddressableNumSGPRs", "=", "IsaInfo", "::", "getAddressableNumSGPRs", "(", "Features", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", "&&", "!", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", "&&", "NumSGPRs", ">", "MaxAddressableNumSGPRs", ")", "return", "OutOfRangeError", "(", "SGPRRange", ")", ";", "NumSGPRs", "+=", "IsaInfo", "::", "getNumExtraSGPRs", "(", "Features", ",", "VCCUsed", ",", "FlatScrUsed", ",", "XNACKUsed", ")", ";", "if", "(", "(", "Version", ".", "Major", "<=", "", "||", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", ")", "&&", "NumSGPRs", ">", "MaxAddressableNumSGPRs", ")", "return", "OutOfRangeError", "(", "SGPRRange", ")", ";", "if", "(", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", ")", "NumSGPRs", "=", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "Features", ",", "NumVGPRs", ")", ";"], "ground_truth": ["SGPRBlocks", "=", "IsaInfo", "::", "getNumSGPRBlocks", "(", "Features", ",", "NumSGPRs", ")", ";"], "File": "AMDGPUAsmParser26", "Func": "calculateGPRBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36242, "Length": 137, "Cover_Rate": 0.7569060773480663} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "if", "(", "IsAtomic", ")", "{", "assert", "(", "Desc", ".", "getNumDefs", "(", ")", "==", "", ")", ";", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "-", "", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUAsmParser26", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36243, "Length": 180, "Cover_Rate": 0.5572755417956656} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDGCNTarget", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDHSAKernel", "(", ")", ";", "}", "else", "{", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveISAVersion", "(", ")", ";"], "File": "AMDGPUAsmParser26", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36244, "Length": 111, "Cover_Rate": 0.7602739726027398} {"Template_token": ["", "}", "else", "if", "(", "ID", "==", "", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "Val", ")", ")", "return", "OutOfRangeError", "(", "ValRange", ")", ";", "ReserveVCC", "=", "Val", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "if", "(", "IVersion", ".", "Major", "<", "", ")", "return", "getParser", "(", ")", ".", "Error", "(", "IDRange", ".", "Start", ",", "", ",", "IDRange", ")", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Val", ")", ")", "return", "OutOfRangeError", "(", "ValRange", ")", ";", "ReserveFlatScr", "=", "Val", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "if", "(", "IVersion", ".", "Major", "<", "", ")", "return", "getParser", "(", ")", ".", "Error", "(", "IDRange", ".", "Start", ",", "", ",", "IDRange", ")", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Val", ")", ")", "return", "OutOfRangeError", "(", "ValRange", ")", ";", "ReserveXNACK", "=", "Val", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc1", ",", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_32", ",", "Val", ",", "ValRange", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc1", ",", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_16_64", ",", "Val", ",", "ValRange", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc1", ",", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_32", ",", "Val", ",", "ValRange", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc1", ",", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ",", "Val", ",", "ValRange", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc1", ",", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ",", "Val", ",", "ValRange", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc1", ",", "COMPUTE_PGM_RSRC1_ENABLE_IEEE_MODE", ",", "Val", ",", "ValRange", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "if", "(", "IVersion", ".", "Major", "<", "", ")", "return", "getParser", "(", ")", ".", "Error", "(", "IDRange", ".", "Start", ",", "", ",", "IDRange", ")", ";", "PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc1", ",", "COMPUTE_PGM_RSRC1_FP16_OVFL", ",", "Val", ",", "ValRange", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc2", ",", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_INVALID_OPERATION", ",", "Val", ",", "ValRange", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc2", ",", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_FP_DENORMAL_SOURCE", ",", "Val", ",", "ValRange", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc2", ",", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_DIVION_BY_ZERO", ",", "Val", ",", "ValRange", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc2", ",", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_OVERFLOW", ",", "Val", ",", "ValRange", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc2", ",", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_UNDERFLOW", ",", "Val", ",", "ValRange", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc2", ",", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_INEXACT", ",", "Val", ",", "ValRange", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{"], "ground_truth": ["PARSE_BITS_ENTRY", "(", "KD", ".", "compute_pgm_rsrc2", ",", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_INT_DIVIDE_BY_ZERO", ",", "Val", ",", "ValRange", ")", ";"], "File": "AMDGPUAsmParser26", "Func": "ParseDirectiveAMDHSAKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36245, "Length": 470, "Cover_Rate": 0.32684283727399166} {"Template_token": ["", "case", "ImmTyOffset1", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyD16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyFORMAT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser26", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36246, "Length": 252, "Cover_Rate": 0.5943396226415094} {"Template_token": ["", "if", "(", "", "::", "getIsaVersion", "(", "getFeatureBits", "(", ")", ")", ".", "Major", "<", "", ")", "return", "true", ";", "auto", "SymbolName", "=", "getGprCountSymbolName", "(", "RegKind", ")", ";", "if", "(", "!", "SymbolName", ")", "return", "true", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "*", "SymbolName", ")", ";"], "ground_truth": ["int64_t", "NewMax", "=", "DwordRegIndex", "+", "RegWidth", "-", "", ";"], "File": "AMDGPUAsmParser26", "Func": "updateGprCountSymbols", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36247, "Length": 57, "Cover_Rate": 0.3413173652694611} {"Template_token": ["", "int64_t", "NewMax", "=", "DwordRegIndex", "+", "RegWidth", "-", "", ";", "int64_t", "OldCount", ";", "if", "(", "!", "Sym", "->", "isVariable", "(", ")", ")", "return", "!", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "if", "(", "!", "Sym", "->", "getVariableValue", "(", "false", ")", "->", "evaluateAsAbsolute", "(", "OldCount", ")", ")", "return", "!", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["if", "(", "OldCount", "<=", "NewMax", ")", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "NewMax", "+", "", ",", "getContext", "(", ")", ")", ")", ";"], "File": "AMDGPUAsmParser26", "Func": "updateGprCountSymbols", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36248, "Length": 98, "Cover_Rate": 0.5868263473053892} {"Template_token": ["", "Val", "=", "-", "Val", ";", "}", "}", "if", "(", "", "(", "AsmParser", "->", "getMII", "(", ")", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "addLiteralImmOperand", "(", "Inst", ",", "Val", ")", ";", "}", "else", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "AMDGPUAsmParser27", "Func": "addImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36249, "Length": 56, "Cover_Rate": 0.38620689655172413} {"Template_token": ["", "}", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "{", "bool", "lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getFltSemantics", "(", "OpSize", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "lost", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ")", ";", "return", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", ";", "}", "switch", "(", "OpSize", ")", "{", "case", "", ":", "if", "(", "isInt", "<", "", ">", "(", "Val", ")", "&&", "", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "return", ";", "case", "", ":", "if", "(", "", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "return", ";", "case", "", ":", "if", "(", "isInt", "<", "", ">", "(", "Val", ")", "&&", "", "(", "static_cast", "<", "int16_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "return", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36250, "Length": 266, "Cover_Rate": 0.564755838641189} {"Template_token": ["", "{", "", "Isa", "=", "", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";"], "ground_truth": ["Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Stepping", ",", "Ctx", ")", ")", ";"], "File": "AMDGPUAsmParser27", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36251, "Length": 109, "Cover_Rate": 0.5215311004784688} {"Template_token": ["", "Operand", "(", "enum", "KindTy", "Kind_", ",", "const", "AsmParser", "*", "AsmParser_", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "Kind_", ")", ",", "AsmParser", "(", "AsmParser_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "AMDGPUOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36252, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "(", "enum", "KindTy", "Kind_", ",", "const", "AsmParser", "*", "AsmParser_", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "Kind_", ")", ",", "AsmParser", "(", "AsmParser_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "AMDGPUOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36253, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "static", "Operand", "::", "Ptr", "CreateImm", "(", "const", "AsmParser", "*", "AsmParser", ",", "int64_t", "Val", ",", "SMLoc", "Loc", ",", "enum", "ImmTy", "Type", "=", "ImmTyNone", ",", "bool", "IsFPImm", "=", "false", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "Operand", ">", "(", "Immediate", ",", "AsmParser", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";"], "ground_truth": ["Op", "->", "Imm", ".", "Type", "=", "Type", ";"], "File": "AMDGPUAsmParser27", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36254, "Length": 68, "Cover_Rate": 0.723404255319149} {"Template_token": ["", "continue", ";", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";", "if", "(", "!", "GDSOnly", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGDS", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "cvtDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36255, "Length": 61, "Cover_Rate": 0.3446327683615819} {"Template_token": ["", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ")", "{", "GDSOnly", "=", "true", ";", "continue", ";", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";", "if", "(", "!", "GDSOnly", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGDS", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "cvtDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36256, "Length": 85, "Cover_Rate": 0.480225988700565} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "auto", "it", "=", "Inst", ".", "begin", "(", ")", ";", "std", "::", "advance", "(", "it", ",", "", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ",", "", "::", "src2_modifiers", ")", ")", ";"], "ground_truth": ["it", "=", "Inst", ".", "insert", "(", "it", ",", "MCOperand", "::", "createImm", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser27", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36257, "Length": 111, "Cover_Rate": 0.36038961038961037} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "hasInv2PiInlineImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36258, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "hasInv2PiInlineImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36259, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "if", "(", "type", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{", "return", "", "(", "static_cast", "<", "int32_t", ">", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "", "(", "static_cast", "<", "int32_t", ">", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "type", "==", "", "||", "type", "==", "", ")", "{", "return", "", "(", "Imm", ".", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "type", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{", "return", "", "(", "static_cast", "<", "int16_t", ">", "(", "Literal", ".", "getLoBits", "(", "", ")", ".", "getSExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}"], "ground_truth": ["return", "", "(", "static_cast", "<", "int32_t", ">", "(", "Literal", ".", "getLoBits", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser27", "Func": "isInlinableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36260, "Length": 157, "Cover_Rate": 0.5688405797101449} {"Template_token": ["", "return", "", "(", "static_cast", "<", "int32_t", ">", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "", "(", "static_cast", "<", "int32_t", ">", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "type", "==", "", "||", "type", "==", "", ")", "{", "return", "", "(", "Imm", ".", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "type", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{", "return", "", "(", "static_cast", "<", "int16_t", ">", "(", "Literal", ".", "getLoBits", "(", "", ")", ".", "getSExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}"], "ground_truth": ["return", "", "(", "static_cast", "<", "int32_t", ">", "(", "Literal", ".", "getLoBits", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser27", "Func": "isInlinableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36261, "Length": 146, "Cover_Rate": 0.5289855072463768} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "!", "Imm", ".", "IsFPImm", ")", "{", "unsigned", "Size", "=", "type", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "", ")", "Size", "=", "", ";", "return", "isUIntN", "(", "Size", ",", "Imm", ".", "Val", ")", "||", "isIntN", "(", "Size", ",", "Imm", ".", "Val", ")", ";", "}", "if", "(", "type", "==", "", ")", "{", "return", "true", ";", "}", "if", "(", "type", "==", "", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "isLiteralImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36262, "Length": 73, "Cover_Rate": 0.5887096774193549} {"Template_token": ["", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "}", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_PreferE32", ":", "return", "Error", "(", "IDLoc", ",", "", "", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36263, "Length": 115, "Cover_Rate": 0.3951890034364261} {"Template_token": ["", "int64_t", "CntVal", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "CntVal", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser27", "Func": "parseCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36264, "Length": 77, "Cover_Rate": 0.36492890995260663} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveRuntimeMetadata", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSAText", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaModuleGlobal", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaProgramGlobal", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSADataGlobalAgent", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSADataGlobalProgram", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSARodataReadonlyAgent", "(", ")", ";"], "File": "AMDGPUAsmParser27", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36265, "Length": 121, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveRuntimeMetadata", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSAText", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaModuleGlobal", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaProgramGlobal", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSADataGlobalAgent", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSADataGlobalProgram", "(", ")", ";"], "File": "AMDGPUAsmParser27", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36266, "Length": 128, "Cover_Rate": 0.8951048951048951} {"Template_token": ["", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";", "ArchName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectISA", "(", "Major", ",", "Minor", ",", "Stepping", ",", "VendorName", ",", "ArchName", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36267, "Length": 85, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "}", "}", "MS", "<<", "Parser", ".", "parseStringToEndOfStatement", "(", ")", "<<", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "getSeparatorString", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "}", "getLexer", "(", ")", ".", "setSkipSpace", "(", "true", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Eof", ")", "&&", "!", "FoundEnd", ")", "return", "TokError", "(", "", ")", ";", "MS", ".", "flush", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitRuntimeMetadata", "(", "Metadata", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "ParseDirectiveRuntimeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36268, "Length": 79, "Cover_Rate": 0.40512820512820513} {"Template_token": ["", "case", "AsmToken", "::", "Real", ":", "{", "int64_t", "IntVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "APFloat", "F", "(", "BitsToDouble", "(", "IntVal", ")", ")", ";", "if", "(", "Minus", ")", "F", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ",", "Operand", "::", "ImmTyNone", ",", "true", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "default", ":", "return", "Minus", "?", "MatchOperand_ParseFail", ":", "MatchOperand_NoMatch", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "parseImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36269, "Length": 87, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "int64_t", "IntVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "APFloat", "F", "(", "BitsToDouble", "(", "IntVal", ")", ")", ";", "if", "(", "Minus", ")", "F", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ",", "Operand", "::", "ImmTyNone", ",", "true", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "parseImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36270, "Length": 70, "Cover_Rate": 0.3431372549019608} {"Template_token": ["", "if", "(", "ConvertResult", "&&", "!", "ConvertResult", "(", "Value", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Value", ",", "S", ",", "ImmTy", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "parseIntWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36271, "Length": 37, "Cover_Rate": 0.3523809523809524} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseNamedBit", "(", "const", "char", "*", "Name", ",", "OperandVector", "&", "Operands", ",", "enum", "Operand", "::", "ImmTy", "ImmTy", ")", "{", "int64_t", "Bit", "=", "", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "File": "AMDGPUAsmParser27", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36272, "Length": 53, "Cover_Rate": 0.31547619047619047} {"Template_token": ["", "res", "=", "parseNamedBit", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOMod", ")", "{", "res", "=", "parseOModOperand", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc0Sel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc1Sel", ")", "{", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "{", "res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "if", "(", "res", "!=", "MatchOperand_NoMatch", ")", "{", "return", "res", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "parseOptionalOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36273, "Length": 134, "Cover_Rate": 0.7976190476190477} {"Template_token": ["", "OperandMatchResultTy", "res", ";", "for", "(", "const", "OptionalOperand", "&", "Op", ":", "OptionalOperandTable", ")", "{", "if", "(", "Op", ".", "IsBit", ")", "{", "res", "=", "parseNamedBit", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOMod", ")", "{", "res", "=", "parseOModOperand", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc0Sel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc1Sel", ")", "{", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "{", "res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "if", "(", "res", "!=", "MatchOperand_NoMatch", ")", "{", "return", "res", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "parseOptionalOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36274, "Length": 153, "Cover_Rate": 0.9107142857142857} {"Template_token": ["", "if", "(", "res", "!=", "MatchOperand_NoMatch", ")", "{", "return", "res", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "parseRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36275, "Length": 11, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyAttrChan", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser27", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36276, "Length": 162, "Cover_Rate": 0.48502994011976047} {"Template_token": ["", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser27", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36277, "Length": 180, "Cover_Rate": 0.5389221556886228} {"Template_token": ["", "ErrorInfo", "=", "EI", ";", "}", "if", "(", "R", "==", "Match_Success", ")", "break", ";", "}", "switch", "(", "Result", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "!", "validateInstruction", "(", "Inst", ",", "IDLoc", ",", "Operands", ")", ")", "{", "return", "true", ";", "}", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_MnemonicFail", ":", "{", "FeatureBitset", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "MnemonicSpellCheck", "(", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "", "+", "Suggestion", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "}", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_PreferE32", ":", "return", "Error", "(", "IDLoc", ",", "", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser2", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36278, "Length": 236, "Cover_Rate": 0.6413043478260869} {"Template_token": ["", "SmallVector", "<", "AsmToken", ",", "", ">", "Tokens", ";", "if", "(", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ",", "Tokens", ")", ")", "{", "if", "(", "RestoreOnFailure", ")", "{", "while", "(", "!", "Tokens", ".", "empty", "(", ")", ")", "{", "getLexer", "(", ")", ".", "UnLex", "(", "Tokens", ".", "pop_back_val", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser2", "Func": "ParseAMDGPURegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36279, "Length": 53, "Cover_Rate": 0.5698924731182796} {"Template_token": ["", "SMLoc", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "RegisterKind", "RegKind", ";", "unsigned", "Reg", ",", "RegNum", ",", "RegWidth", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "{", "Error", "(", "StartLoc", ",", "", ")", ";", "return", "nullptr", ";", "}", "if", "(", "", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "updateGprCountSymbols", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "nullptr", ";"], "ground_truth": ["}", "else", "KernelScope", ".", "usesRegister", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";"], "File": "AMDGPUAsmParser2", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36280, "Length": 86, "Cover_Rate": 0.6277372262773723} {"Template_token": ["", "RegisterKind", "RegKind", ";", "unsigned", "Reg", ",", "RegNum", ",", "RegWidth", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "{", "Error", "(", "StartLoc", ",", "", ")", ";", "return", "nullptr", ";", "}"], "ground_truth": ["if", "(", "", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmParser2", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36281, "Length": 49, "Cover_Rate": 0.35766423357664234} {"Template_token": ["", "unsigned", "NextReg", ",", "NextRegNum", ",", "NextRegWidth", ";", "if", "(", "!", "ParseRegister", "(", "NextRegKind", ",", "NextReg", ",", "NextRegNum", ",", "NextRegWidth", ",", "Tokens", ")", ")", "return", "", ";", "if", "(", "NextRegWidth", "!=", "", ")", "return", "", ";", "if", "(", "NextRegKind", "!=", "RegKind", ")", "return", "", ";", "if", "(", "!", "AddNextRegisterToList", "(", "Reg", ",", "RegWidth", ",", "RegKind", ",", "NextReg", ")", ")", "return", "", ";", "}", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "", ";", "if", "(", "isRegularReg", "(", "RegKind", ")", ")", "Reg", "=", "getRegularReg", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";"], "ground_truth": ["return", "Reg", ";"], "File": "AMDGPUAsmParser2", "Func": "ParseRegList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36282, "Length": 96, "Cover_Rate": 0.4824120603015075} {"Template_token": ["", "assert", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", ")", ";", "StringRef", "RegName", "=", "getTokenStr", "(", ")", ";", "const", "RegInfo", "*", "RI", "=", "getRegularRegInfo", "(", "RegName", ")", ";", "if", "(", "!", "RI", ")", "return", "", ";", "Tokens", ".", "push_back", "(", "getToken", "(", ")", ")", ";", "lex", "(", ")", ";", "RegKind", "=", "RI", "->", "Kind", ";", "StringRef", "RegSuffix", "=", "RegName", ".", "substr", "(", "RI", "->", "Name", ".", "size", "(", ")", ")", ";", "if", "(", "!", "RegSuffix", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "getRegNum", "(", "RegSuffix", ",", "RegNum", ")", ")", "return", "", ";", "RegWidth", "=", "", ";", "}", "else", "{"], "ground_truth": ["if", "(", "!", "ParseRegRange", "(", "RegNum", ",", "RegWidth", ")", ")", "return", "", ";"], "File": "AMDGPUAsmParser2", "Func": "ParseRegularReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36283, "Length": 113, "Cover_Rate": 0.7243589743589743} {"Template_token": ["", "const_cast", "<", "AsmParser", "*", ">", "(", "AsmParser", ")", "->", "Warning", "(", "Inst", ".", "getLoc", "(", ")", ",", "", "", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "lshr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getOpFltSemantics", "(", "OpTy", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "lost", ")", ";", "uint64_t", "ImmVal", "=", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", ";", "}", "switch", "(", "OpTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "", ")", "&&", "", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser32", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36284, "Length": 365, "Cover_Rate": 0.4506172839506173} {"Template_token": ["", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";", "}", "else", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";", "}", "if", "(", "ISA", ".", "Major", ">=", "", "&&", "isHsaAbiVersion3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "initializeGprCountSymbol", "(", "IS_VGPR", ")", ";", "initializeGprCountSymbol", "(", "IS_SGPR", ")", ";", "}", "else", "KernelScope", ".", "initialize", "(", "getContext", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser32", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36285, "Length": 174, "Cover_Rate": 0.5209580838323353} {"Template_token": ["", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "-", "", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "if", "(", "!", "Op", ".", "isToken", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "bool", "IsGFX10Plus", "=", "isGFX10Plus", "(", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDMask", ")", ";", "if", "(", "IsGFX10Plus", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDim", ",", "-", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyUNorm", ")", ";", "if", "(", "IsGFX10Plus", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDLC", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";"], "File": "AMDGPUAsmParser32", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36286, "Length": 202, "Cover_Rate": 0.507537688442211} {"Template_token": ["", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyNone", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "HasLdsModifier", "|=", "Op", ".", "isLDS", "(", ")", ";", "if", "(", "Op", ".", "isToken", "(", ")", ")", "{", "continue", ";", "}", "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "if", "(", "IsLdsOpcode", "&&", "!", "HasLdsModifier", ")", "{", "int", "NoLdsOpcode", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoLdsOpcode", "!=", "-", "", ")", "{", "Inst", ".", "setOpcode", "(", "NoLdsOpcode", ")", ";", "IsLdsOpcode", "=", "false", ";", "}", "}"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";"], "File": "AMDGPUAsmParser32", "Func": "cvtMubufImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36287, "Length": 126, "Cover_Rate": 0.3727810650887574} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "if", "(", "", "(", "Opc", ",", "", "::", "src0_modifiers", ")", "!=", "-", "", ")", "{", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "if", "(", "Op", ".", "isRegOrImm", "(", ")", ")", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "}", "else", "{", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isMod", "(", ")", ")", "{"], "File": "AMDGPUAsmParser32", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36288, "Length": 228, "Cover_Rate": 0.4681724845995893} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultGLC_1", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "this", ",", "-", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyGLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser32", "Func": "defaultGLC_1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36290, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isGLC_1", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyGLC", ")", ";"], "File": "AMDGPUAsmParser32", "Func": "isGLC_1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36292, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "AsmParser", "::", "isSupportedDPPCtrl", "(", "StringRef", "Ctrl", ",", "const", "OperandVector", "&", "Operands", ")", "{", "if", "(", "Ctrl", "==", "", "||", "Ctrl", "==", "", ")", "return", "isGFX10Plus", "(", ")", ";", "if", "(", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", ")", "return", "isVI", "(", ")", "||", "isGFX9", "(", ")", ";"], "ground_truth": ["return", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", ";"], "File": "AMDGPUAsmParser32", "Func": "isSupportedDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36293, "Length": 85, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "return", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", "||", "Ctrl", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser32", "Func": "isSupportedDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36294, "Length": 26, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseDim", "(", "OperandVector", "&", "Operands", ")", "{", "if", "(", "!", "isGFX10Plus", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "!", "trySkipId", "(", "", ",", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_NoMatch", ";", "std", "::", "string", "Token", ";", "if", "(", "isToken", "(", "AsmToken", "::", "Integer", ")", ")", "{", "SMLoc", "Loc", "=", "getToken", "(", ")", ".", "getEndLoc", "(", ")", ";", "Token", "=", "std", "::", "string", "(", "getTokenStr", "(", ")", ")", ";", "lex", "(", ")", ";", "if", "(", "getLoc", "(", ")", "!=", "Loc", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser32", "Func": "parseDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36295, "Length": 95, "Cover_Rate": 0.5026455026455027} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDHSAKernel", "(", ")", ";", "if", "(", "IDVal", "==", "", "::", "V3", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";", "}", "else", "{", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";"], "File": "AMDGPUAsmParser32", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36296, "Length": 62, "Cover_Rate": 0.33879781420765026} {"Template_token": ["", "raw_string_ostream", "ExpectedTargetOS", "(", "ExpectedTarget", ")", ";", "IsaInfo", "::", "streamIsaVersion", "(", "&", "getSTI", "(", ")", ",", "ExpectedTargetOS", ")", ";", "if", "(", "Target", "!=", "ExpectedTargetOS", ".", "str", "(", ")", ")", "return", "Error", "(", "TargetRange", ".", "Start", ",", "", ",", "TargetRange", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "EmitDirectiveAMDGCNTarget", "(", "Target", ")", ";"], "File": "AMDGPUAsmParser32", "Func": "ParseDirectiveAMDGCNTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36297, "Length": 49, "Cover_Rate": 0.3858267716535433} {"Template_token": ["", "if", "(", "ParseAsAbsoluteExpression", "(", "Stepping", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "!", "parseString", "(", "VendorName", ",", "", ")", ")", "return", "true", ";", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "parseString", "(", "ArchName", ",", "", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser32", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36300, "Length": 71, "Cover_Rate": 0.3604060913705584} {"Template_token": ["", "uint32_t", "Major", ";", "uint32_t", "Minor", ";", "uint32_t", "Stepping", ";", "StringRef", "VendorName", ";", "StringRef", "ArchName", ";", "if", "(", "isToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "", "ISA", "=", "", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "ParseDirectiveMajorMinor", "(", "Major", ",", "Minor", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser32", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36301, "Length": 78, "Cover_Rate": 0.39593908629441626} {"Template_token": ["", "if", "(", "ParseToEndDirective", "(", "AssemblerDirectiveBegin", ",", "AssemblerDirectiveEnd", ",", "HSAMetadataString", ")", ")", "return", "true", ";", "if", "(", "isHsaAbiVersion3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "getTargetStreamer", "(", ")", ".", "EmitHSAMetadataV3", "(", "HSAMetadataString", ")", ")", "return", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "}", "else", "{", "if", "(", "!", "getTargetStreamer", "(", ")", ".", "EmitHSAMetadataV2", "(", "HSAMetadataString", ")", ")", "return", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser32", "Func": "ParseDirectiveHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36302, "Length": 77, "Cover_Rate": 0.4031413612565445} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirectiveISAVersion", "(", ")", "{", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "!=", "Triple", "::", "amdgcn", ")", "{", "return", "Error", "(", "getLoc", "(", ")", ",", "", "", ")", ";", "}", "auto", "ISAVersionStringFromASM", "=", "getToken", "(", ")", ".", "getStringContents", "(", ")", ";", "std", "::", "string", "ISAVersionStringFromSTI", ";", "raw_string_ostream", "ISAVersionStreamFromSTI", "(", "ISAVersionStringFromSTI", ")", ";", "IsaInfo", "::", "streamIsaVersion", "(", "&", "getSTI", "(", ")", ",", "ISAVersionStreamFromSTI", ")", ";"], "ground_truth": ["if", "(", "ISAVersionStringFromASM", "!=", "ISAVersionStreamFromSTI", ".", "str", "(", ")", ")", "{"], "File": "AMDGPUAsmParser32", "Func": "ParseDirectiveISAVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36303, "Length": 83, "Cover_Rate": 0.7155172413793104} {"Template_token": ["", "}", ";", "DppCtrlCheck", "Check", "=", "StringSwitch", "<", "DppCtrlCheck", ">", "(", "Ctrl", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "WAVE_SHL1", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "WAVE_ROL1", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "WAVE_SHR1", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "WAVE_ROR1", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "ROW_SHL0", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "ROW_SHR0", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "ROW_ROR0", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "ROW_SHARE_FIRST", ",", "", ",", "", "}", ")", ".", "Case", "(", "", ",", "{", "DppCtrl", "::", "ROW_XMASK_FIRST", ",", "", ",", "", "}", ")", ".", "Default", "(", "{", "-", "", ",", "", ",", "", "}", ")", ";", "bool", "Valid", ";", "if", "(", "Check", ".", "Ctrl", "==", "-", "", ")", "{", "Valid", "=", "(", "Ctrl", "==", "", "&&", "(", "Val", "==", "", "||", "Val", "==", "", ")", ")", ";", "Val", "=", "(", "Val", "==", "", ")", "?", "DppCtrl", "::", "BCAST15", ":", "DppCtrl", "::", "BCAST31", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser32", "Func": "parseDPPCtrlSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36304, "Length": 210, "Cover_Rate": 0.6306306306306306} {"Template_token": ["", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "this", ",", "Name", ",", "NameLoc", ")", ")", ";", "bool", "IsMIMG", "=", "Name", ".", "startswith", "(", "", ")", ";", "while", "(", "!", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMode", "Mode", "=", "OperandMode_Default", ";", "if", "(", "IsMIMG", "&&", "isGFX10Plus", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", ")", "Mode", "=", "OperandMode_NSA", ";", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "", ":", "", ";", "Error", "(", "getLoc", "(", ")", ",", "Msg", ")", ";", "}", "while", "(", "!", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "lex", "(", ")", ";", "}", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser32", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36305, "Length": 159, "Cover_Rate": 0.8833333333333333} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "this", ",", "Name", ",", "NameLoc", ")", ")", ";", "bool", "IsMIMG", "=", "Name", ".", "startswith", "(", "", ")", ";", "while", "(", "!", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMode", "Mode", "=", "OperandMode_Default", ";", "if", "(", "IsMIMG", "&&", "isGFX10Plus", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", ")", "Mode", "=", "OperandMode_NSA", ";", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "", ":"], "ground_truth": ["", ";"], "File": "AMDGPUAsmParser32", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36306, "Length": 118, "Cover_Rate": 0.6555555555555556} {"Template_token": ["", "switch", "(", "getTokenKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "{", "StringRef", "Tok", "=", "getTokenStr", "(", ")", ";", "if", "(", "Tok", "==", "Name", ")", "{", "if", "(", "Tok", "==", "", "&&", "!", "hasMIMG_R128", "(", ")", ")", "Error", "(", "S", ",", "", ")", ";", "if", "(", "Tok", "==", "", "&&", "!", "isGFX9", "(", ")", "&&", "!", "hasGFX10A16", "(", ")", ")", "Error", "(", "S", ",", "", ")", ";", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "startswith", "(", "", ")", "&&", "Tok", ".", "endswith", "(", "Name", ")", ")", "{", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{"], "ground_truth": ["return", "MatchOperand_NoMatch", ";"], "File": "AMDGPUAsmParser32", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36307, "Length": 113, "Cover_Rate": 0.5067264573991032} {"Template_token": ["", "unsigned", "Reg", ",", "RegNum", ",", "RegWidth", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "isHsaAbiVersion3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "updateGprCountSymbols", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "nullptr", ";", "}", "else", "KernelScope", ".", "usesRegister", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";"], "ground_truth": ["return", "Operand", "::", "CreateReg", "(", "this", ",", "Reg", ",", "StartLoc", ",", "EndLoc", ")", ";"], "File": "AMDGPUAsmParser32", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36308, "Length": 79, "Cover_Rate": 0.6370967741935484} {"Template_token": ["", "if", "(", "!", "updateGprCountSymbols", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "nullptr", ";", "}", "else", "KernelScope", ".", "usesRegister", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";"], "ground_truth": ["return", "Operand", "::", "CreateReg", "(", "this", ",", "Reg", ",", "StartLoc", ",", "EndLoc", ")", ";"], "File": "AMDGPUAsmParser32", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36309, "Length": 42, "Cover_Rate": 0.3387096774193548} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "isGFX9Plus", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isGFX9Plus", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "isVI", "(", ")", "||", "isGFX9", "(", ")", ")", "&&", "hasXNACK", "(", ")", ";", "case", "", ":", "return", "isGFX10Plus", "(", ")", ";", "default", ":", "break", ";", "}", "if", "(", "isCI", "(", ")", ")", "return", "true", ";", "if", "(", "is", "(", ")", "||", "isGFX10Plus", "(", ")", ")", "{", "switch", "(", "RegNo", ")", "{"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser32", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36310, "Length": 100, "Cover_Rate": 0.33444816053511706} {"Template_token": ["", "int", "GLCPos", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "glc1", ")", ";", "if", "(", "GLCPos", "!=", "-", "", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "GLCPos", ")", ".", "getImm", "(", ")", "==", "-", "", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser32", "Func": "validateCoherencyBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36311, "Length": 53, "Cover_Rate": 0.6463414634146342} {"Template_token": ["", "bool", "AsmParser", "::", "validateCoherencyBits", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "const", "SMLoc", "&", "IDLoc", ")", "{", "int", "GLCPos", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "glc1", ")", ";", "if", "(", "GLCPos", "!=", "-", "", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "GLCPos", ")", ".", "getImm", "(", ")", "==", "-", "", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser32", "Func": "validateCoherencyBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36312, "Length": 72, "Cover_Rate": 0.8780487804878049} {"Template_token": ["", "auto", "OpNum", "=", "", "(", "Opcode", ",", "", "::", "offset", ")", ";", "assert", "(", "OpNum", "!=", "-", "", ")", ";", "const", "auto", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "hasFlatOffsets", "(", ")", "&&", "Op", ".", "getImm", "(", ")", "!=", "", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "TSFlags", "&", "(", "", "|", "", ")", ")", "{", "unsigned", "OffsetSize", "=", "", "(", "getSTI", "(", ")", ",", "true", ")", ";", "if", "(", "!", "isIntN", "(", "OffsetSize", ",", "Op", ".", "getImm", "(", ")", ")", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "Twine", "(", "", ")", "+", "Twine", "(", "OffsetSize", ")", "+", "", ")", ";", "return", "false", ";", "}", "}", "else", "{", "unsigned", "OffsetSize", "=", "", "(", "getSTI", "(", ")", ",", "false", ")", ";", "if", "(", "!", "isUIntN", "(", "OffsetSize", ",", "Op", ".", "getImm", "(", ")", ")", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "Twine", "(", "", ")", "+", "Twine", "(", "OffsetSize", ")", "+", "", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser32", "Func": "validateFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36313, "Length": 182, "Cover_Rate": 0.7250996015936255} {"Template_token": ["", "if", "(", "!", "hasFlatOffsets", "(", ")", "&&", "Op", ".", "getImm", "(", ")", "!=", "", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "TSFlags", "&", "(", "", "|", "", ")", ")", "{", "unsigned", "OffsetSize", "=", "", "(", "getSTI", "(", ")", ",", "true", ")", ";", "if", "(", "!", "isIntN", "(", "OffsetSize", ",", "Op", ".", "getImm", "(", ")", ")", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "Twine", "(", "", ")", "+", "Twine", "(", "OffsetSize", ")", "+", "", ")", ";", "return", "false", ";", "}", "}", "else", "{", "unsigned", "OffsetSize", "=", "", "(", "getSTI", "(", ")", ",", "false", ")", ";", "if", "(", "!", "isUIntN", "(", "OffsetSize", ",", "Op", ".", "getImm", "(", ")", ")", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "Twine", "(", "", ")", "+", "Twine", "(", "OffsetSize", ")", "+", "", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser32", "Func": "validateFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36314, "Length": 150, "Cover_Rate": 0.5976095617529881} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMovrels", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateFlatOffset", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateSMEMOffset", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateMAIAccWrite", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateDivScale", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateCoherencyBits", "(", "Inst", ",", "Operands", ",", "IDLoc", ")", ")", "{", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser32", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36315, "Length": 132, "Cover_Rate": 0.32038834951456313} {"Template_token": ["", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyD16", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDim", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAddrSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMovrels", "(", "Inst", ",", "Operands", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser32", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36316, "Length": 146, "Cover_Rate": 0.35436893203883496} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", "||", "!", "isGFX10Plus", "(", ")", ")", "return", "true", ";", "const", "", "*", "Info", "=", "", "(", "Opc", ")", ";", "const", "", "*", "BaseOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ")", ";", "int", "VAddr0Idx", "=", "", "(", "Opc", ",", "", "::", "vaddr0", ")", ";", "int", "SrsrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "int", "DimIdx", "=", "", "(", "Opc", ",", "", "::", "dim", ")", ";", "assert", "(", "VAddr0Idx", "!=", "-", "", ")", ";", "assert", "(", "SrsrcIdx", "!=", "-", "", ")", ";", "assert", "(", "SrsrcIdx", ">", "VAddr0Idx", ")", ";", "if", "(", "DimIdx", "==", "-", "", ")", "return", "true", ";", "unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";", "const", "", "*", "DimInfo", "=", "", "(", "Dim", ")", ";", "bool", "IsNSA", "=", "SrsrcIdx", "-", "VAddr0Idx", ">", "", ";", "unsigned", "VAddrSize", "=", "IsNSA", "?", "SrsrcIdx", "-", "VAddr0Idx", ":", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "VAddr0Idx", ")", "/", "", ";"], "ground_truth": ["unsigned", "AddrSize", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "(", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "", ")", "+", "(", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "", ")", "+", "(", "BaseOpcode", "->", "LodOrClampOrMip", "?", "", ":", "", ")", ";"], "File": "AMDGPUAsmParser32", "Func": "validateMIMGAddrSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36317, "Length": 219, "Cover_Rate": 0.7251655629139073} {"Template_token": ["", "if", "(", "!", "isValidMsgId", "(", "Msg", ".", "Id", ",", "getSTI", "(", ")", ",", "Strict", ")", ")", "{", "Error", "(", "Msg", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Strict", "&&", "(", "msgRequiresOp", "(", "Msg", ".", "Id", ")", "!=", "Op", ".", "IsDefined", ")", ")", "{", "if", "(", "Op", ".", "IsDefined", ")", "{", "Error", "(", "Op", ".", "Loc", ",", "", ")", ";", "}", "else", "{", "Error", "(", "Msg", ".", "Loc", ",", "", ")", ";", "}", "return", "false", ";", "}", "if", "(", "!", "isValidMsgOp", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Strict", ")", ")", "{", "Error", "(", "Op", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Strict", "&&", "!", "msgSupportsStream", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ")", "&&", "Stream", ".", "IsDefined", ")", "{", "Error", "(", "Stream", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "isValidMsgStream", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Stream", ".", "Id", ",", "Strict", ")", ")", "{"], "File": "AMDGPUAsmParser32", "Func": "validateSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36318, "Length": 166, "Cover_Rate": 0.7579908675799086} {"Template_token": ["", "bool", "AsmParser", "::", "validateVOP3Literal", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opcode", ")", ";", "if", "(", "!", "(", "Desc", ".", "TSFlags", "&", "(", "", "|", "", ")", ")", ")", "return", "true", ";", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "NumExprs", "=", "", ";", "unsigned", "NumLiterals", "=", "", ";", "uint32_t", "LiteralValue", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isImm", "(", ")", "&&", "!", "MO", ".", "isExpr", "(", ")", ")", "continue", ";", "if", "(", "!", "", "(", "Desc", ",", "OpIdx", ")", ")", "continue", ";", "if", "(", "OpIdx", "==", "Src2Idx", "&&", "(", "Desc", ".", "TSFlags", "&", "", ")", "&&", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "Error", "(", "getConstLoc", "(", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "Inst", ",", "OpIdx", ")", ")", "{", "uint32_t", "Value", "=", "static_cast", "<", "uint32_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "NumLiterals", "==", "", "||", "LiteralValue", "!=", "Value", ")", "{", "LiteralValue", "=", "Value", ";", "++", "NumLiterals", ";", "}", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "++", "NumExprs", ";", "}", "}", "NumLiterals", "+=", "NumExprs", ";", "if", "(", "!", "NumLiterals", ")", "return", "true", ";", "if", "(", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "Error", "(", "getLitLoc", "(", "Operands", ")", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser32", "Func": "validateVOP3Literal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36319, "Length": 320, "Cover_Rate": 0.8672086720867209} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "", ")", "&&", "", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "", ")", "&&", "", "(", "static_cast", "<", "int16_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "assert", "(", "isSafeTruncation", "(", "Val", ",", "", ")", ")", ";", "assert", "(", "", "(", "static_cast", "<", "int16_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser33", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36320, "Length": 313, "Cover_Rate": 0.363953488372093} {"Template_token": ["", "unsigned", "Sub", "=", "MRI", "->", "getSubReg", "(", "Op", ".", "getReg", "(", ")", ",", "", ")", ";", "auto", "Reg", "=", "Sub", "?", "Sub", ":", "Op", ".", "getReg", "(", ")", ";"], "ground_truth": ["const", "MCRegisterClass", "&", "AGRP32", "=", "MRI", "->", "getRegClass", "(", "", ")", ";"], "File": "AMDGPUAsmParser33", "Func": "IsAGPROperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36321, "Length": 41, "Cover_Rate": 0.3228346456692913} {"Template_token": ["", "bool", "AsmParser", "::", "validateGWS", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "if", "(", "!", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "true", ";", "int", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "", "&&", "Opc", "!=", "", "&&", "Opc", "!=", "", ")", "return", "true", ";"], "ground_truth": ["const", "MCRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";"], "File": "AMDGPUAsmParser33", "Func": "validateGWS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36322, "Length": 64, "Cover_Rate": 0.3516483516483517} {"Template_token": ["", "int", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "", "&&", "Opc", "!=", "", "&&", "Opc", "!=", "", ")", "return", "true", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";", "const", "MCRegisterClass", "&", "VGRP32", "=", "MRI", "->", "getRegClass", "(", "", ")", ";", "int", "Data0Pos", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data0", ")", ";", "assert", "(", "Data0Pos", "!=", "-", "", ")", ";"], "ground_truth": ["auto", "Reg", "=", "Inst", ".", "getOperand", "(", "Data0Pos", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUAsmParser33", "Func": "validateGWS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36323, "Length": 85, "Cover_Rate": 0.46703296703296704} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", "||", "!", "isGFX10Plus", "(", ")", ")", "return", "true", ";", "const", "", "*", "Info", "=", "", "(", "Opc", ")", ";", "const", "", "*", "BaseOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ")", ";", "int", "VAddr0Idx", "=", "", "(", "Opc", ",", "", "::", "vaddr0", ")", ";", "int", "SrsrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "int", "DimIdx", "=", "", "(", "Opc", ",", "", "::", "dim", ")", ";", "int", "A16Idx", "=", "", "(", "Opc", ",", "", "::", "a16", ")", ";", "assert", "(", "VAddr0Idx", "!=", "-", "", ")", ";", "assert", "(", "SrsrcIdx", "!=", "-", "", ")", ";", "assert", "(", "SrsrcIdx", ">", "VAddr0Idx", ")", ";", "if", "(", "DimIdx", "==", "-", "", ")", "return", "true", ";", "unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";", "const", "", "*", "DimInfo", "=", "", "(", "Dim", ")", ";", "bool", "IsNSA", "=", "SrsrcIdx", "-", "VAddr0Idx", ">", "", ";", "unsigned", "VAddrSize", "=", "IsNSA", "?", "SrsrcIdx", "-", "VAddr0Idx", ":", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "VAddr0Idx", ")", "/", "", ";"], "ground_truth": ["bool", "IsA16", "=", "(", "A16Idx", "!=", "-", "", "&&", "Inst", ".", "getOperand", "(", "A16Idx", ")", ".", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser33", "Func": "validateMIMGAddrSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36324, "Length": 211, "Cover_Rate": 0.6677215189873418} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", "||", "!", "isGFX10Plus", "(", ")", ")", "return", "true", ";", "const", "", "*", "Info", "=", "", "(", "Opc", ")", ";", "const", "", "*", "BaseOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ")", ";", "int", "VAddr0Idx", "=", "", "(", "Opc", ",", "", "::", "vaddr0", ")", ";", "int", "SrsrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "int", "DimIdx", "=", "", "(", "Opc", ",", "", "::", "dim", ")", ";", "int", "A16Idx", "=", "", "(", "Opc", ",", "", "::", "a16", ")", ";", "assert", "(", "VAddr0Idx", "!=", "-", "", ")", ";", "assert", "(", "SrsrcIdx", "!=", "-", "", ")", ";", "assert", "(", "SrsrcIdx", ">", "VAddr0Idx", ")", ";", "if", "(", "DimIdx", "==", "-", "", ")", "return", "true", ";", "unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";", "const", "", "*", "DimInfo", "=", "", "(", "Dim", ")", ";", "bool", "IsNSA", "=", "SrsrcIdx", "-", "VAddr0Idx", ">", "", ";", "unsigned", "VAddrSize", "=", "IsNSA", "?", "SrsrcIdx", "-", "VAddr0Idx", ":", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "VAddr0Idx", ")", "/", "", ";", "bool", "IsA16", "=", "(", "A16Idx", "!=", "-", "", "&&", "Inst", ".", "getOperand", "(", "A16Idx", ")", ".", "getImm", "(", ")", ")", ";", "unsigned", "AddrSize", "=", "", "(", "BaseOpcode", ",", "DimInfo", ",", "IsA16", ",", "hasG16", "(", ")", ")", ";", "if", "(", "!", "IsNSA", ")", "{"], "ground_truth": ["if", "(", "AddrSize", ">", "", ")", "AddrSize", "=", "", ";"], "File": "AMDGPUAsmParser33", "Func": "validateMIMGAddrSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36325, "Length": 243, "Cover_Rate": 0.7689873417721519} {"Template_token": ["", "const", "MCRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";", "const", "MCRegisterClass", "&", "VGRP32", "=", "MRI", "->", "getRegClass", "(", "", ")", ";", "const", "MCRegisterClass", "&", "AGRP32", "=", "MRI", "->", "getRegClass", "(", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MCOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Sub", "=", "MRI", "->", "getSubReg", "(", "Op", ".", "getReg", "(", ")", ",", "", ")", ";", "if", "(", "!", "Sub", ")", "continue", ";", "if", "(", "VGRP32", ".", "contains", "(", "Sub", ")", "&&", "(", "(", "Sub", "-", "", ")", "&", "", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "AGRP32", ".", "contains", "(", "Sub", ")", "&&", "(", "(", "Sub", "-", "", ")", "&", "", ")", ")", "return", "false", ";"], "File": "AMDGPUAsmParser33", "Func": "validateVGPRAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36326, "Length": 146, "Cover_Rate": 0.7564766839378239} {"Template_token": ["", "auto", "FB", "=", "getFeatureBits", "(", ")", ";", "if", "(", "!", "FB", "[", "", "]", ")", "return", "true", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";", "const", "MCRegisterClass", "&", "VGRP32", "=", "MRI", "->", "getRegClass", "(", "", ")", ";", "const", "MCRegisterClass", "&", "AGRP32", "=", "MRI", "->", "getRegClass", "(", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MCOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Sub", "=", "MRI", "->", "getSubReg", "(", "Op", ".", "getReg", "(", ")", ",", "", ")", ";"], "ground_truth": ["if", "(", "!", "Sub", ")", "continue", ";"], "File": "AMDGPUAsmParser33", "Func": "validateVGPRAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36327, "Length": 120, "Cover_Rate": 0.6217616580310881} {"Template_token": ["", "auto", "OpNum", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "assert", "(", "", "(", "InstDesc", ",", "OpNum", ")", ")", ";", "if", "(", "ApplyModifiers", ")", "{", "assert", "(", "", "(", "InstDesc", ",", "OpNum", ")", ")", ";", "const", "unsigned", "Size", "=", "Imm", ".", "IsFPImm", "?", "sizeof", "(", "double", ")", ":", "getOperandSize", "(", "InstDesc", ",", "OpNum", ")", ";", "Val", "=", "applyInputFPModifiers", "(", "Val", ",", "Size", ")", ";", "}", "APInt", "Literal", "(", "", ",", "Val", ")", ";", "uint8_t", "OpTy", "=", "InstDesc", ".", "OpInfo", "[", "OpNum", "]", ".", "OperandType", ";", "if", "(", "Imm", ".", "IsFPImm", ")", "{", "switch", "(", "OpTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "", "(", "Literal", ".", "getZExtValue", "(", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "getZExtValue", "(", ")", ")", ")", ";", "return", ";", "}", "if", "(", "", "(", "InstDesc", ",", "OpNum", ")", ")", "{", "if", "(", "Literal", ".", "getLoBits", "(", "", ")", "!=", "", ")", "{", "const_cast", "<", "AsmParser", "*", ">", "(", "AsmParser", ")", "->", "Warning", "(", "Inst", ".", "getLoc", "(", ")", ",", "", "", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "lshr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getOpFltSemantics", "(", "OpTy", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "lost", ")", ";", "uint64_t", "ImmVal", "=", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "return", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", ";", "}", "switch", "(", "OpTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "", ")", "&&", "", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "isSafeTruncation", "(", "Val", ",", "", ")", "&&", "", "(", "static_cast", "<", "int16_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmParser35", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36328, "Length": 505, "Cover_Rate": 0.7072829131652661} {"Template_token": ["", "}", "}", "if", "(", "TSFlags", "&", "", ")", "{", "auto", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "auto", "OpNum", "=", "", "(", "Opcode", ",", "", "::", "offset", ")", ";", "const", "auto", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "hasFlatOffsets", "(", ")", "&&", "Op", ".", "getImm", "(", ")", "!=", "", ")", "return", "Match_InvalidOperand", ";", "if", "(", "isGFX10", "(", ")", ")", "{", "if", "(", "TSFlags", "&", "", ")", "{", "if", "(", "!", "isInt", "<", "", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "return", "Match_InvalidOperand", ";", "}", "else", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "return", "Match_InvalidOperand", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser35", "Func": "checkTargetMatchPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36329, "Length": 115, "Cover_Rate": 0.3474320241691843} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "&", "APFloat", "::", "IEEEdouble", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "&", "APFloat", "::", "IEEEhalf", "(", ")", ";"], "File": "AMDGPUAsmParser35", "Func": "getOpFltSemantics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36330, "Length": 52, "Cover_Rate": 0.40625} {"Template_token": ["", "case", "", ":", "return", "&", "APFloat", "::", "IEEEsingle", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "&", "APFloat", "::", "IEEEdouble", "(", ")", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser35", "Func": "getOpFltSemantics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36331, "Length": 40, "Cover_Rate": 0.3125} {"Template_token": ["", "}", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "int64_t", "Val", "=", "MO", ".", "getImm", "(", ")", ";", "auto", "OpSize", "=", "", "(", "Desc", ",", "OpIdx", ")", ";", "switch", "(", "OpSize", ")", "{", "case", "", ":", "return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "", ":"], "ground_truth": ["return", "", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser35", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36332, "Length": 63, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "std", "::", "string", "Suggestion", "=", "MnemonicSpellCheck", "(", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "", "+", "Suggestion", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "}", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser35", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36333, "Length": 130, "Cover_Rate": 0.3551912568306011} {"Template_token": ["", "if", "(", "(", "R", "==", "Match_Success", ")", "||", "(", "R", "==", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_InvalidOperand", "&&", "Result", "!=", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", "||", "(", "R", "==", "Match_MnemonicFail", "&&", "Result", "!=", "Match_InvalidOperand", "&&", "Result", "!=", "Match_MissingFeature", "&&", "Result", "!=", "Match_PreferE32", ")", ")", "{", "Result", "=", "R", ";", "ErrorInfo", "=", "EI", ";", "}", "if", "(", "R", "==", "Match_Success", ")", "break", ";", "}", "switch", "(", "Result", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "!", "validateInstruction", "(", "Inst", ",", "IDLoc", ")", ")", "{", "return", "true", ";", "}", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_MnemonicFail", ":", "{", "FeatureBitset", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "MnemonicSpellCheck", "(", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "", "+", "Suggestion", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}"], "ground_truth": ["case", "Match_InvalidOperand", ":", "{"], "File": "AMDGPUAsmParser35", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36334, "Length": 209, "Cover_Rate": 0.5710382513661202} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "int64_t", "ImmVal", "=", "", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "trySkipId", "(", "", ",", "AsmToken", "::", "LParen", ")", ")", "{", "OperandInfoTy", "HwReg", "(", "ID_UNKNOWN_", ")", ";", "int64_t", "Offset", "=", "OFFSET_DEFAULT_", ";", "int64_t", "Width", "=", "WIDTH_DEFAULT_", ";", "if", "(", "parseHwregBody", "(", "HwReg", ",", "Offset", ",", "Width", ")", ")", "{", "validateHwreg", "(", "HwReg", ",", "Offset", ",", "Width", ",", "Loc", ")", ";", "ImmVal", "=", "encodeHwreg", "(", "HwReg", ".", "Id", ",", "Offset", ",", "Width", ")", ";", "}", "}", "else", "if", "(", "parseExpr", "(", "ImmVal", ")", ")", "{", "if", "(", "ImmVal", "<", "", "||", "!", "isUInt", "<", "", ">", "(", "ImmVal", ")", ")", "Error", "(", "Loc", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser35", "Func": "parseHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36335, "Length": 116, "Cover_Rate": 0.7631578947368421} {"Template_token": ["", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "{", "StringRef", "Tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Tok", "==", "Name", ")", "{", "if", "(", "Tok", "==", "", "&&", "isGFX9", "(", ")", ")", "Error", "(", "S", ",", "", ")", ";", "if", "(", "Tok", "==", "", "&&", "!", "isGFX9", "(", ")", ")", "Error", "(", "S", ",", "", ")", ";", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "startswith", "(", "", ")", "&&", "Tok", ".", "endswith", "(", "Name", ")", ")", "{", "Bit", "=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "return", "MatchOperand_NoMatch", ";", "}", "break", ";", "}", "default", ":", "return", "MatchOperand_NoMatch", ";", "}", "}"], "ground_truth": ["if", "(", "!", "isGFX10", "(", ")", "&&", "ImmTy", "==", "Operand", "::", "ImmTyDLC", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser35", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36336, "Length": 144, "Cover_Rate": 0.6605504587155964} {"Template_token": ["", "else", "Error", "(", "S", ",", "", ")", ";", "break", ";", "}", "if", "(", "Operation", ".", "Id", "==", "OP_GS_NOP", "&&", "Msg", ".", "Id", "!=", "ID_GS_DONE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "break", ";", "}", "Imm16Val", "|=", "(", "Operation", ".", "Id", "<<", "OP_SHIFT_", ")", ";", "}", "if", "(", "Msg", ".", "Id", "==", "ID_SYSMSG", ")", "{", "if", "(", "!", "(", "OP_SYS_FIRST_", "<=", "Operation", ".", "Id", "&&", "Operation", ".", "Id", "<", "OP_SYS_LAST_", ")", ")", "{", "if", "(", "Operation", ".", "IsSymbolic", ")", "Error", "(", "S", ",", "", ")", ";", "else", "Error", "(", "S", ",", "", ")", ";", "break", ";", "}", "Imm16Val", "|=", "(", "Operation", ".", "Id", "<<", "OP_SHIFT_", ")", ";", "}", "if", "(", "(", "Msg", ".", "Id", "==", "ID_GS", "||", "Msg", ".", "Id", "==", "ID_GS_DONE", ")", "&&", "Operation", ".", "Id", "!=", "OP_GS_NOP", ")", "{", "if", "(", "!", "(", "STREAM_ID_FIRST_", "<=", "StreamId", "&&", "StreamId", "<", "STREAM_ID_LAST_", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "break", ";", "}", "Imm16Val", "|=", "(", "StreamId", "<<", "STREAM_ID_SHIFT_", ")", ";", "}", "}", "while", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser35", "Func": "parseSendMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36337, "Length": 172, "Cover_Rate": 0.3706896551724138} {"Template_token": ["", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128A16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAttrChan", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOpSelHi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNegLo", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyNegHi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySwizzle", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyGprIdxMode", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHigh", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyEndpgm", ":", "OS", "<<", "", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUAsmParser35", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36338, "Length": 189, "Cover_Rate": 0.39539748953974896} {"Template_token": ["", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateSOPLiteral", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateVOP3Literal", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateConstantBusLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateEarlyClobberLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateOpSel", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDim", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAddrSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser35", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36339, "Length": 254, "Cover_Rate": 0.9071428571428571} {"Template_token": ["", "Error", "(", "Loc", ",", "Twine", "(", "DepCtrName", ",", "", ")", ")", ";", "return", ";", "case", "OPR_ID_DUPLICATE", ":", "Error", "(", "Loc", ",", "Twine", "(", "", ",", "DepCtrName", ")", ")", ";", "return", ";"], "ground_truth": ["case", "OPR_VAL_INVALID", ":"], "File": "AMDGPUAsmParser36", "Func": "depCtrError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36340, "Length": 34, "Cover_Rate": 0.35051546391752575} {"Template_token": ["", "bool", "Operand", "::", "isDepCtr", "(", ")", "const", "{"], "ground_truth": ["return", "isS16Imm", "(", ")", ";"], "File": "AMDGPUAsmParser36", "Func": "isDepCtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36341, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "isS16Imm", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser36", "Func": "isDepCtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36342, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "Identifier", ",", "", ")", "||", "!", "skipToken", "(", "AsmToken", "::", "LParen", ",", "", ")", ")", "return", "false", ";", "int64_t", "ExprVal", ";", "if", "(", "!", "parseExpr", "(", "ExprVal", ")", ")", "return", "false", ";", "unsigned", "PrevOprMask", "=", "UsedOprMask", ";", "int", "CntVal", "=", "encodeDepCtr", "(", "DepCtrName", ",", "ExprVal", ",", "UsedOprMask", ",", "getSTI", "(", ")", ")", ";"], "ground_truth": ["if", "(", "CntVal", "<", "", ")", "{"], "File": "AMDGPUAsmParser36", "Func": "parseDepCtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36343, "Length": 67, "Cover_Rate": 0.34536082474226804} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "RParen", ",", "", ")", ")", "return", "false", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "Amp", ")", "||", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "if", "(", "isToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser36", "Func": "parseDepCtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36344, "Length": 60, "Cover_Rate": 0.30927835051546393} {"Template_token": ["", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";"], "ground_truth": ["Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";"], "File": "AMDGPUAsmParser38", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36345, "Length": 94, "Cover_Rate": 0.4413145539906103} {"Template_token": ["", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";"], "ground_truth": ["Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";"], "File": "AMDGPUAsmParser38", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36346, "Length": 66, "Cover_Rate": 0.30985915492957744} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "ParseDirectiveMajorMinor", "(", "Major", ",", "Minor", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Stepping", ")", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";", "VendorName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";", "ArchName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectISA", "(", "Major", ",", "Minor", ",", "Stepping", ",", "VendorName", ",", "ArchName", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser38", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36347, "Length": 216, "Cover_Rate": 0.7883211678832117} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseSWaitCntOps", "(", "OperandVector", "&", "Operands", ")", "{", "", "::", "IsaVersion", "ISA", "=", "", "::", "getIsaVersion", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "int64_t", "Waitcnt", "=", "getWaitcntBitMask", "(", "ISA", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "MatchOperand_ParseFail", ";", "case", "AsmToken", "::", "Integer", ":", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Waitcnt", ")", ")", "return", "MatchOperand_ParseFail", ";", "break", ";", "case", "AsmToken", "::", "Identifier", ":", "do", "{", "if", "(", "parseCnt", "(", "Waitcnt", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUAsmParser38", "Func": "parseSWaitCntOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36348, "Length": 120, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "MatchOperand_ParseFail", ";", "case", "AsmToken", "::", "Integer", ":", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Waitcnt", ")", ")", "return", "MatchOperand_ParseFail", ";", "break", ";", "case", "AsmToken", "::", "Identifier", ":", "do", "{", "if", "(", "parseCnt", "(", "Waitcnt", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", ";", "break", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Waitcnt", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser38", "Func": "parseSWaitCntOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36349, "Length": 104, "Cover_Rate": 0.7172413793103448} {"Template_token": ["", "unsigned", "AsmParser", "::", "getConstantBusLimit", "(", "unsigned", "Opcode", ")", "const", "{", "if", "(", "!", "isGFX10Plus", "(", ")", ")", "return", "", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser39", "Func": "getConstantBusLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36350, "Length": 31, "Cover_Rate": 0.3875} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", "!=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "string", "Token", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Token", "=", "std", "::", "string", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", "!=", "Loc", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser39", "Func": "parseDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36351, "Length": 141, "Cover_Rate": 0.5} {"Template_token": ["", "std", "::", "string", "Token", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Token", "=", "std", "::", "string", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", "!=", "Loc", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_ParseFail", ";", "Token", "+=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "StringRef", "DimId", "=", "Token", ";"], "ground_truth": ["if", "(", "DimId", ".", "startswith", "(", "", ")", ")", "DimId", "=", "DimId", ".", "substr", "(", "", ")", ";"], "File": "AMDGPUAsmParser39", "Func": "parseDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36352, "Length": 132, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "std", "::", "string", "HSAMetadataString", ";", "if", "(", "ParseToEndDirective", "(", "AssemblerDirectiveBegin", ",", "AssemblerDirectiveEnd", ",", "HSAMetadataString", ")", ")", "return", "true", ";", "if", "(", "isHsaAbiVersion3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "getTargetStreamer", "(", ")", ".", "EmitHSAMetadataV3", "(", "HSAMetadataString", ")", ")", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "!", "getTargetStreamer", "(", ")", ".", "EmitHSAMetadataV2", "(", "HSAMetadataString", ")", ")", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "AMDGPUAsmParser39", "Func": "ParseDirectiveHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36355, "Length": 93, "Cover_Rate": 0.4325581395348837} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirectiveHSAMetadata", "(", ")", "{", "const", "char", "*", "AssemblerDirectiveBegin", ";", "const", "char", "*", "AssemblerDirectiveEnd", ";", "std", "::", "tie", "(", "AssemblerDirectiveBegin", ",", "AssemblerDirectiveEnd", ")", "=", "isHsaAbiVersion3", "(", "&", "getSTI", "(", ")", ")", "?", "std", "::", "make_tuple", "(", "HSAMD", "::", "V3", "::", "AssemblerDirectiveBegin", ",", "HSAMD", "::", "V3", "::", "AssemblerDirectiveEnd", ")", ":", "std", "::", "make_tuple", "(", "HSAMD", "::", "AssemblerDirectiveBegin", ",", "HSAMD", "::", "AssemblerDirectiveEnd", ")", ";", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "{", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "(", "Twine", "(", "AssemblerDirectiveBegin", ")", "+", "Twine", "(", "", "", ")", ")", ".", "str", "(", ")", ")", ";", "}", "std", "::", "string", "HSAMetadataString", ";", "if", "(", "ParseToEndDirective", "(", "AssemblerDirectiveBegin", ",", "AssemblerDirectiveEnd", ",", "HSAMetadataString", ")", ")", "return", "true", ";", "if", "(", "isHsaAbiVersion3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "getTargetStreamer", "(", ")", ".", "EmitHSAMetadataV3", "(", "HSAMetadataString", ")", ")", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "else", "{", "if", "(", "!", "getTargetStreamer", "(", ")", ".", "EmitHSAMetadataV2", "(", "HSAMetadataString", ")", ")", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser39", "Func": "ParseDirectiveHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36356, "Length": 211, "Cover_Rate": 0.9813953488372092} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Sels", "[", "", "]", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "", ">", "Sels", "[", "", "]", "||", "", "<", "Sels", "[", "", "]", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Sels", "[", "i", "]", ")", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser39", "Func": "parseDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36357, "Length": 118, "Cover_Rate": 0.3597560975609756} {"Template_token": ["", "auto", "Res", "=", "parseExpTgtImpl", "(", "getTokenStr", "(", ")", ",", "Val", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "Res", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Val", ",", "S", ",", "Operand", "::", "ImmTyExpTgt", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser39", "Func": "parseExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36358, "Length": 60, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "uint8_t", "Val", ";", "auto", "Res", "=", "parseExpTgtImpl", "(", "getTokenStr", "(", ")", ",", "Val", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "Res", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser39", "Func": "parseExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36359, "Length": 39, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "if", "(", "isGFX10Plus", "(", ")", "&&", "Str", "==", "", ")", "{", "Val", "=", "Exp", "::", "ET_PRIM", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">=", "", ")", "return", "MatchOperand_ParseFail", ";", "Val", "+=", "Exp", "::", "ET_PARAM0", ";", "return", "MatchOperand_Success", ";", "}", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser39", "Func": "parseExpTgtImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36360, "Length": 77, "Cover_Rate": 0.33189655172413796} {"Template_token": ["", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "", ":", "", ";", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "Msg", ")", ";", "}", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "true", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser39", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36361, "Length": 69, "Cover_Rate": 0.3165137614678899} {"Template_token": ["", "std", "::", "unique_ptr", "<", "Operand", ">", "AsmParser", "::", "parseRegister", "(", "bool", "RestoreOnFailure", ")", "{", "const", "auto", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "RegisterKind", "RegKind", ";", "unsigned", "Reg", ",", "RegNum", ",", "RegWidth", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "isHsaAbiVersion3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "updateGprCountSymbols", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "nullptr", ";", "}", "else", "KernelScope", ".", "usesRegister", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";"], "ground_truth": ["return", "Operand", "::", "CreateReg", "(", "this", ",", "Reg", ",", "StartLoc", ",", "EndLoc", ")", ";"], "File": "AMDGPUAsmParser39", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36362, "Length": 125, "Cover_Rate": 0.9920634920634921} {"Template_token": ["", "}", "if", "(", "!", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "Error", "(", "OffsetLoc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser39", "Func": "parseSwizzleOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36363, "Length": 27, "Cover_Rate": 0.4153846153846154} {"Template_token": ["", "bool", "AsmParser", "::", "parseSwizzleOperand", "(", "int64_t", "&", "Op", ",", "const", "unsigned", "MinVal", ",", "const", "unsigned", "MaxVal", ",", "const", "StringRef", "ErrMsg", ",", "SMLoc", "&", "Loc", ")", "{", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "AMDGPUAsmParser39", "Func": "parseSwizzleOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36364, "Length": 55, "Cover_Rate": 0.5851063829787234} {"Template_token": ["", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":", "case", "IS_AGPR", ":", "case", "IS_TTMP", ":", "if", "(", "Reg1", "!=", "Reg", "+", "RegWidth", "/", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36365, "Length": 125, "Cover_Rate": 0.4716981132075472} {"Template_token": ["", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":", "case", "IS_AGPR", ":", "case", "IS_TTMP", ":", "if", "(", "Reg1", "!=", "Reg", "+", "RegWidth", "/", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "RegWidth", "+=", "", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser3", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36366, "Length": 98, "Cover_Rate": 0.36981132075471695} {"Template_token": ["", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";", "}", "if", "(", "ISA", ".", "Major", ">=", "", "&&", "isHsaAbiVersion3AndAbove", "(", "&", "getSTI", "(", ")", ")", ")", "{", "initializeGprCountSymbol", "(", "IS_VGPR", ")", ";", "initializeGprCountSymbol", "(", "IS_SGPR", ")", ";", "}", "else", "KernelScope", ".", "initialize", "(", "getContext", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36367, "Length": 127, "Cover_Rate": 0.38023952095808383} {"Template_token": ["", "if", "(", "getFeatureBits", "(", ")", ".", "none", "(", ")", ")", "{", "copySTI", "(", ")", ".", "ToggleFeature", "(", "", ")", ";", "}", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getFeatureBits", "(", ")", ")", ")", ";", "{", "", "ISA", "=", "", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "if", "(", "ISA", ".", "Major", ">=", "", "&&", "isHsaAbiVersion3AndAbove", "(", "&", "getSTI", "(", ")", ")", ")", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";", "}", "else", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";"], "ground_truth": ["Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36368, "Length": 230, "Cover_Rate": 0.688622754491018} {"Template_token": ["", "Operand", "(", "KindTy", "Kind_", ",", "const", "AsmParser", "*", "AsmParser_", ")", ":", "Kind", "(", "Kind_", ")", ",", "AsmParser", "(", "AsmParser_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "AMDGPUOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36369, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "(", "KindTy", "Kind_", ",", "const", "AsmParser", "*", "AsmParser_", ")", ":", "Kind", "(", "Kind_", ")", ",", "AsmParser", "(", "AsmParser_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "AMDGPUOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36370, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isBLGP", "(", ")", ")", "return", "Op", ".", "getStartLoc", "(", ")", ";", "}", "return", "SMLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "getBLGPLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36371, "Length": 38, "Cover_Rate": 0.5205479452054794} {"Template_token": ["", "}", "}", "else", "if", "(", "Is", "==", "IS_SGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_AGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUAsmParser3", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36372, "Length": 150, "Cover_Rate": 0.40431266846361186} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_SGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "}", "else", "if", "(", "Is", "==", "IS_AGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser3", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36373, "Length": 135, "Cover_Rate": 0.3638814016172507} {"Template_token": ["", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MCRegisterClass", "RC", "=", "TRI", "->", "getRegClass", "(", "RCID", ")", ";", "if", "(", "RegIdx", ">=", "RC", ".", "getNumRegs", "(", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "", ";", "}"], "ground_truth": ["return", "RC", ".", "getRegister", "(", "RegIdx", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "getRegularReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36374, "Length": 54, "Cover_Rate": 0.31213872832369943} {"Template_token": ["", "usesSgprAt", "(", "SgprIndexUnusedMin", "=", "-", "", ")", ";", "usesVgprAt", "(", "VgprIndexUnusedMin", "=", "-", "", ")", ";", "if", "(", "hasMAIInsts", "(", "*", "MSTI", ")", ")", "{"], "ground_truth": ["usesAgprAt", "(", "AgprIndexUnusedMin", "=", "-", "", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36375, "Length": 33, "Cover_Rate": 0.5892857142857143} {"Template_token": ["", "bool", "isRegOrInline", "(", "unsigned", "RCID", ",", "MVT", "type", ")", "const", "{"], "ground_truth": ["return", "isRegClass", "(", "RCID", ")", "||", "isInlinableImm", "(", "type", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "isRegOrInline", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36381, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "bool", "isRegOrInlineNoMods", "(", "unsigned", "RCID", ",", "MVT", "type", ")", "const", "{"], "ground_truth": ["return", "isRegOrInline", "(", "RCID", ",", "type", ")", "&&", "!", "hasModifiers", "(", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "isRegOrInlineNoMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36382, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "void", "AsmParser", "::", "onBeginOfFile", "(", ")", "{", "if", "(", "!", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", "||", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", ";", "if", "(", "!", "getTargetStreamer", "(", ")", ".", "getTargetID", "(", ")", ")", "getTargetStreamer", "(", ")", ".", "initializeTargetID", "(", "getSTI", "(", ")", ",", "getSTI", "(", ")", ".", "getFeatureString", "(", ")", ")", ";"], "ground_truth": ["if", "(", "isHsaAbiVersion3AndAbove", "(", "&", "getSTI", "(", ")", ")", ")", "getTargetStreamer", "(", ")", ".", "EmitDirectiveAMDGCNTarget", "(", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "onBeginOfFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36384, "Length": 88, "Cover_Rate": 0.9887640449438202} {"Template_token": ["", "else", "if", "(", "trySkipId", "(", "", ")", ")", "CPolOn", "=", "", "::", "DLC", ";", "else", "if", "(", "trySkipId", "(", "", ")", ")", "CPolOff", "=", "", "::", "DLC", ";", "else", "if", "(", "trySkipId", "(", "", ")", ")", "CPolOn", "=", "", "::", "SCC", ";", "else", "if", "(", "trySkipId", "(", "", ")", ")", "CPolOff", "=", "", "::", "SCC", ";", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "isGFX10Plus", "(", ")", "&&", "(", "(", "CPolOn", "|", "CPolOff", ")", "&", "", "::", "DLC", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "!", "isGFX90A", "(", ")", "&&", "(", "(", "CPolOn", "|", "CPolOff", ")", "&", "", "::", "SCC", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "CPolSeen", "&", "(", "CPolOn", "|", "CPolOff", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CPolSeen", "|=", "(", "CPolOn", "|", "CPolOff", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "Operands", ".", "size", "(", ")", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isCPol", "(", ")", ")", "{", "Op", ".", "setImm", "(", "(", "Op", ".", "getImm", "(", ")", "|", "CPolOn", ")", "&", "~", "CPolOff", ")", ";", "return", "MatchOperand_Success", ";", "}", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "CPolOn", ",", "S", ",", "Operand", "::", "ImmTyCPol", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "parseCPol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36386, "Length": 243, "Cover_Rate": 0.50625} {"Template_token": ["", "else", "if", "(", "trySkipId", "(", "", ")", ")", "CPolOn", "=", "", "::", "SLC", ";", "else", "if", "(", "trySkipId", "(", "", ")", ")", "CPolOff", "=", "", "::", "SLC", ";", "else", "if", "(", "trySkipId", "(", "", ")", ")", "CPolOn", "=", "", "::", "DLC", ";", "else", "if", "(", "trySkipId", "(", "", ")", ")", "CPolOff", "=", "", "::", "DLC", ";", "else", "if", "(", "trySkipId", "(", "", ")", ")", "CPolOn", "=", "", "::", "SCC", ";", "else", "if", "(", "trySkipId", "(", "", ")", ")", "CPolOff", "=", "", "::", "SCC", ";", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "isGFX10Plus", "(", ")", "&&", "(", "(", "CPolOn", "|", "CPolOff", ")", "&", "", "::", "DLC", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "!", "isGFX90A", "(", ")", "&&", "(", "(", "CPolOn", "|", "CPolOff", ")", "&", "", "::", "SCC", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "CPolSeen", "&", "(", "CPolOn", "|", "CPolOff", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CPolSeen", "|=", "(", "CPolOn", "|", "CPolOff", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "Operands", ".", "size", "(", ")", ";", "++", "I", ")", "{"], "ground_truth": ["Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "parseCPol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36387, "Length": 215, "Cover_Rate": 0.4479166666666667} {"Template_token": ["", "const", "char", "*", "AssemblerDirectiveEnd", ";", "std", "::", "tie", "(", "AssemblerDirectiveBegin", ",", "AssemblerDirectiveEnd", ")", "=", "isHsaAbiVersion3AndAbove", "(", "&", "getSTI", "(", ")", ")", "?", "std", "::", "make_tuple", "(", "HSAMD", "::", "V3", "::", "AssemblerDirectiveBegin", ",", "HSAMD", "::", "V3", "::", "AssemblerDirectiveEnd", ")", ":", "std", "::", "make_tuple", "(", "HSAMD", "::", "AssemblerDirectiveBegin", ",", "HSAMD", "::", "AssemblerDirectiveEnd", ")", ";", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "{", "return", "Error", "(", "getLoc", "(", ")", ",", "(", "Twine", "(", "AssemblerDirectiveBegin", ")", "+", "Twine", "(", "", "", ")", ")", ".", "str", "(", ")", ")", ";", "}", "std", "::", "string", "HSAMetadataString", ";", "if", "(", "ParseToEndDirective", "(", "AssemblerDirectiveBegin", ",", "AssemblerDirectiveEnd", ",", "HSAMetadataString", ")", ")", "return", "true", ";", "if", "(", "isHsaAbiVersion3AndAbove", "(", "&", "getSTI", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "!", "getTargetStreamer", "(", ")", ".", "EmitHSAMetadataV3", "(", "HSAMetadataString", ")", ")", "return", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "ParseDirectiveHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36389, "Length": 149, "Cover_Rate": 0.7801047120418848} {"Template_token": ["", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "{", "return", "Error", "(", "getLoc", "(", ")", ",", "(", "Twine", "(", "AssemblerDirectiveBegin", ")", "+", "Twine", "(", "", "", ")", ")", ".", "str", "(", ")", ")", ";", "}", "std", "::", "string", "HSAMetadataString", ";"], "ground_truth": ["if", "(", "ParseToEndDirective", "(", "AssemblerDirectiveBegin", ",", "AssemblerDirectiveEnd", ",", "HSAMetadataString", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser3", "Func": "ParseDirectiveHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36390, "Length": 64, "Cover_Rate": 0.33507853403141363} {"Template_token": ["", "OperandInfoTy", "Width", "(", "WIDTH_DEFAULT_", ")", ";", "if", "(", "parseHwregBody", "(", "HwReg", ",", "Offset", ",", "Width", ")", "&&", "validateHwreg", "(", "HwReg", ",", "Offset", ",", "Width", ")", ")", "{", "ImmVal", "=", "encodeHwreg", "(", "HwReg", ".", "Id", ",", "Offset", ".", "Id", ",", "Width", ".", "Id", ")", ";", "}", "else", "{", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "if", "(", "parseExpr", "(", "ImmVal", ",", "", ")", ")", "{", "if", "(", "ImmVal", "<", "", "||", "!", "isUInt", "<", "", ">", "(", "ImmVal", ")", ")", "{"], "ground_truth": ["Error", "(", "Loc", ",", "", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "parseHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36391, "Length": 86, "Cover_Rate": 0.49142857142857144} {"Template_token": ["", "if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "(", "HwReg", ".", "Id", "=", "getHwregId", "(", "getTokenStr", "(", ")", ",", "getSTI", "(", ")", ")", ")", "!=", "OPR_ID_UNKNOWN", ")", "{", "HwReg", ".", "IsSymbolic", "=", "true", ";", "lex", "(", ")", ";", "}", "else", "if", "(", "!", "parseExpr", "(", "HwReg", ".", "Id", ",", "", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser3", "Func": "parseHwregBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36392, "Length": 57, "Cover_Rate": 0.3149171270718232} {"Template_token": ["", "bool", "AsmParser", "::", "parseHwregBody", "(", "OperandInfoTy", "&", "HwReg", ",", "OperandInfoTy", "&", "Offset", ",", "OperandInfoTy", "&", "Width", ")", "{", "using", "namespace", "llvm", "::", "", ";", "HwReg", ".", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "(", "HwReg", ".", "Id", "=", "getHwregId", "(", "getTokenStr", "(", ")", ",", "getSTI", "(", ")", ")", ")", "!=", "OPR_ID_UNKNOWN", ")", "{", "HwReg", ".", "IsSymbolic", "=", "true", ";", "lex", "(", ")", ";"], "ground_truth": ["}", "else", "if", "(", "!", "parseExpr", "(", "HwReg", ".", "Id", ",", "", ")", ")", "{"], "File": "AMDGPUAsmParser3", "Func": "parseHwregBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36393, "Length": 86, "Cover_Rate": 0.47513812154696133} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseOptionalOpr", "(", "OperandVector", "&", "Operands", ")", "{", "OperandMatchResultTy", "res", ";", "for", "(", "const", "OptionalOperand", "&", "Op", ":", "OptionalOperandTable", ")", "{", "if", "(", "Op", ".", "IsBit", ")", "{", "res", "=", "parseNamedBit", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOMod", ")", "{", "res", "=", "parseOModOperand", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc0Sel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaSrc1Sel", ")", "{", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSel", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyOpSelHi", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegLo", "||", "Op", ".", "Type", "==", "Operand", "::", "ImmTyNegHi", ")", "{", "res", "=", "parseOperandArrayWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyDim", ")", "{", "res", "=", "parseDim", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyCPol", ")", "{", "res", "=", "parseCPol", "(", "Operands", ")", ";", "}", "else", "{", "res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTyBLGP", "&&", "res", "==", "MatchOperand_NoMatch", ")", "{"], "File": "AMDGPUAsmParser3", "Func": "parseOptionalOpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36394, "Length": 262, "Cover_Rate": 0.888135593220339} {"Template_token": ["", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "isHsaAbiVersion3AndAbove", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "updateGprCountSymbols", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "nullptr", ";", "}", "else", "KernelScope", ".", "usesRegister", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";"], "ground_truth": ["return", "Operand", "::", "CreateReg", "(", "this", ",", "Reg", ",", "StartLoc", ",", "EndLoc", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36395, "Length": 72, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "auto", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "", ";", "if", "(", "RegWidth", "!=", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "", ";", "}", "for", "(", ";", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", ")", "{", "RegisterKind", "NextRegKind", ";", "unsigned", "NextReg", ",", "NextRegNum", ",", "NextRegWidth", ";", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "ParseRegister", "(", "NextRegKind", ",", "NextReg", ",", "NextRegNum", ",", "NextRegWidth", ",", "Tokens", ")", ")", "{", "return", "", ";", "}", "if", "(", "NextRegWidth", "!=", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "", ";", "}"], "ground_truth": ["if", "(", "NextRegKind", "!=", "RegKind", ")", "{"], "File": "AMDGPUAsmParser3", "Func": "ParseRegList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36396, "Length": 116, "Cover_Rate": 0.4461538461538462} {"Template_token": ["", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "LBrac", ",", "", ")", ")", "return", "false", ";", "SMLoc", "FirstIdxLoc", "=", "getLoc", "(", ")", ";", "SMLoc", "SecondIdxLoc", ";", "if", "(", "!", "parseExpr", "(", "RegLo", ")", ")", "return", "false", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "Colon", ")", ")", "{", "SecondIdxLoc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseExpr", "(", "RegHi", ")", ")", "return", "false", ";", "}", "else", "{", "RegHi", "=", "RegLo", ";", "}", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "RBrac", ",", "", ")", ")", "return", "false", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "RegLo", ")", ")", "{"], "ground_truth": ["Error", "(", "FirstIdxLoc", ",", "", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "ParseRegRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36397, "Length": 105, "Cover_Rate": 0.5329949238578681} {"Template_token": ["", "Error", "(", "Loc", ",", "", ")", ";", "return", "", ";", "}", "Tokens", ".", "push_back", "(", "getToken", "(", ")", ")", ";", "lex", "(", ")", ";", "RegKind", "=", "RI", "->", "Kind", ";", "StringRef", "RegSuffix", "=", "RegName", ".", "substr", "(", "RI", "->", "Name", ".", "size", "(", ")", ")", ";", "if", "(", "!", "RegSuffix", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "getRegNum", "(", "RegSuffix", ",", "RegNum", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "", ";", "}", "RegWidth", "=", "", ";", "}", "else", "{", "if", "(", "!", "ParseRegRange", "(", "RegNum", ",", "RegWidth", ")", ")", "return", "", ";", "}", "return", "getRegularReg", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ",", "Loc", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "ParseRegularReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36398, "Length": 112, "Cover_Rate": 0.6120218579234973} {"Template_token": ["", "}", "else", "if", "(", "!", "parseExpr", "(", "Msg", ".", "Id", ",", "", ")", ")", "{", "return", "false", ";", "}", "if", "(", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Op", ".", "IsDefined", "=", "true", ";", "Op", ".", "Loc", "=", "getLoc", "(", ")", ";"], "ground_truth": ["if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "(", "Op", ".", "Id", "=", "getMsgOpId", "(", "Msg", ".", "Id", ",", "getTokenStr", "(", ")", ")", ")", ">=", "", ")", "{"], "File": "AMDGPUAsmParser3", "Func": "parseSendMsgBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36399, "Length": 72, "Cover_Rate": 0.3302752293577982} {"Template_token": ["", "OperandInfoTy", "Op", "(", "OP_NONE_", ")", ";", "OperandInfoTy", "Stream", "(", "STREAM_ID_NONE_", ")", ";", "if", "(", "parseSendMsgBody", "(", "Msg", ",", "Op", ",", "Stream", ")", "&&", "validateSendMsg", "(", "Msg", ",", "Op", ",", "Stream", ")", ")", "{", "ImmVal", "=", "encodeMsg", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Stream", ".", "Id", ")", ";", "}", "else", "{", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "if", "(", "parseExpr", "(", "ImmVal", ",", "", ")", ")", "{", "if", "(", "ImmVal", "<", "", "||", "!", "isUInt", "<", "", ">", "(", "ImmVal", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "parseSendMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36400, "Length": 96, "Cover_Rate": 0.5485714285714286} {"Template_token": ["", "int64_t", "ImmVal", "=", "", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "trySkipId", "(", "", ",", "AsmToken", "::", "LParen", ")", ")", "{", "OperandInfoTy", "Msg", "(", "OPR_ID_UNKNOWN", ")", ";", "OperandInfoTy", "Op", "(", "OP_NONE_", ")", ";", "OperandInfoTy", "Stream", "(", "STREAM_ID_NONE_", ")", ";", "if", "(", "parseSendMsgBody", "(", "Msg", ",", "Op", ",", "Stream", ")", "&&", "validateSendMsg", "(", "Msg", ",", "Op", ",", "Stream", ")", ")", "{", "ImmVal", "=", "encodeMsg", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Stream", ".", "Id", ")", ";", "}", "else", "{", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "if", "(", "parseExpr", "(", "ImmVal", ",", "", ")", ")", "{", "if", "(", "ImmVal", "<", "", "||", "!", "isUInt", "<", "", ">", "(", "ImmVal", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "parseSendMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36401, "Length": 126, "Cover_Rate": 0.72} {"Template_token": ["", "if", "(", "Reg", ")", "{", "RegNum", "=", "", ";", "RegWidth", "=", "", ";", "RegKind", "=", "IS_SPECIAL", ";", "Tokens", ".", "push_back", "(", "getToken", "(", ")", ")", ";"], "ground_truth": ["lex", "(", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "ParseSpecialReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36402, "Length": 30, "Cover_Rate": 0.375} {"Template_token": ["", "case", "", ":", "return", "isGFX9Plus", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isGFX9Plus", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "isVI", "(", ")", "||", "isGFX9", "(", ")", ")", "&&", "getTargetStreamer", "(", ")", ".", "getTargetID", "(", ")", "->", "isXnackSupported", "(", ")", ";", "case", "", ":", "return", "isGFX10Plus", "(", ")", ";", "default", ":", "break", ";", "}", "if", "(", "isCI", "(", ")", ")", "return", "true", ";", "if", "(", "is", "(", ")", "||", "isGFX10Plus", "(", ")", ")", "{", "switch", "(", "RegNo", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser3", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36403, "Length": 108, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "bool", "AsmParser", "::", "updateGprCountSymbols", "(", "RegisterKind", "RegKind", ",", "unsigned", "DwordRegIndex", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", ")", ".", "Major", "<", "", ")", "return", "true", ";", "auto", "SymbolName", "=", "getGprCountSymbolName", "(", "RegKind", ")", ";", "if", "(", "!", "SymbolName", ")", "return", "true", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "*", "SymbolName", ")", ";"], "ground_truth": ["int64_t", "NewMax", "=", "DwordRegIndex", "+", "divideCeil", "(", "RegWidth", ",", "", ")", "-", "", ";"], "File": "AMDGPUAsmParser3", "Func": "updateGprCountSymbols", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36404, "Length": 79, "Cover_Rate": 0.5} {"Template_token": ["", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "*", "SymbolName", ")", ";", "int64_t", "NewMax", "=", "DwordRegIndex", "+", "divideCeil", "(", "RegWidth", ",", "", ")", "-", "", ";", "int64_t", "OldCount", ";"], "ground_truth": ["if", "(", "!", "Sym", "->", "isVariable", "(", ")", ")", "return", "!", "Error", "(", "getLoc", "(", ")", ",", "", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "updateGprCountSymbols", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36405, "Length": 51, "Cover_Rate": 0.3227848101265823} {"Template_token": ["", "MCSymbol", "*", "const", "Sym", "=", "Ctx", "->", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "AgprIndexUnusedMin", ",", "*", "Ctx", ")", ")", ";"], "ground_truth": ["MCSymbol", "*", "const", "vSym", "=", "Ctx", "->", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "usesAgprAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36406, "Length": 45, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "case", "IS_AGPR", ":", "usesAgprAt", "(", "DwordRegIndex", "+", "divideCeil", "(", "RegWidth", ",", "", ")", "-", "", ")", ";", "break", ";", "case", "IS_VGPR", ":", "usesVgprAt", "(", "DwordRegIndex", "+", "divideCeil", "(", "RegWidth", ",", "", ")", "-", "", ")", ";", "break", ";", "default", ":", "break", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "usesRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36407, "Length": 44, "Cover_Rate": 0.5432098765432098} {"Template_token": ["", "break", ";", "case", "IS_VGPR", ":", "usesVgprAt", "(", "DwordRegIndex", "+", "divideCeil", "(", "RegWidth", ",", "", ")", "-", "", ")", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "usesRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36408, "Length": 26, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "MCSymbol", "*", "const", "Sym", "=", "Ctx", "->", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "SgprIndexUnusedMin", ",", "*", "Ctx", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "usesSgprAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36409, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "bool", "AsmParser", "::", "validateBLGP", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "int", "BlgpIdx", "=", "", "(", "Opc", ",", "", "::", "blgp", ")", ";", "if", "(", "BlgpIdx", "==", "-", "", ")", "return", "true", ";", "SMLoc", "BLGPLoc", "=", "getBLGPLoc", "(", "Operands", ")", ";", "if", "(", "!", "BLGPLoc", ".", "isValid", "(", ")", ")", "return", "true", ";", "bool", "IsNeg", "=", "StringRef", "(", "BLGPLoc", ".", "getPointer", "(", ")", ")", ".", "startswith", "(", "", ")", ";", "auto", "FB", "=", "getFeatureBits", "(", ")", ";", "bool", "UsesNeg", "=", "false", ";", "if", "(", "FB", "[", "", "]", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "UsesNeg", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "validateBLGP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36410, "Length": 126, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "unsigned", "CPol", "=", "Inst", ".", "getOperand", "(", "CPolPos", ")", ".", "getImm", "(", ")", ";", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "TSFlags", "&", "(", "", ")", ")", "&&", "(", "CPol", "&", "~", "(", "", "::", "GLC", "|", "", "::", "DLC", ")", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "isGFX90A", "(", ")", "&&", "!", "isGFX940", "(", ")", "&&", "(", "CPol", "&", "CPol", "::", "SCC", ")", ")", "{", "SMLoc", "S", "=", "getImmLoc", "(", "Operand", "::", "ImmTyCPol", ",", "Operands", ")", ";", "StringRef", "CStr", "(", "S", ".", "getPointer", "(", ")", ")", ";", "S", "=", "SMLoc", "::", "getFromPointer", "(", "&", "CStr", ".", "data", "(", ")", "[", "CStr", ".", "find", "(", "", ")", "]", ")", ";", "Error", "(", "S", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "(", "TSFlags", "&", "(", "", "|", "", ")", ")", ")", "return", "true", ";", "if", "(", "TSFlags", "&", "", ")", "{", "if", "(", "!", "(", "TSFlags", "&", "", ")", "&&", "!", "(", "CPol", "&", "CPol", "::", "GLC", ")", ")", "{", "Error", "(", "IDLoc", ",", "isGFX940", "(", ")", "?", "", ":", "", ")", ";", "return", "false", ";", "}", "}", "else", "{", "if", "(", "CPol", "&", "CPol", "::", "GLC", ")", "{", "SMLoc", "S", "=", "getImmLoc", "(", "Operand", "::", "ImmTyCPol", ",", "Operands", ")", ";", "StringRef", "CStr", "(", "S", ".", "getPointer", "(", ")", ")", ";", "S", "=", "SMLoc", "::", "getFromPointer", "(", "&", "CStr", ".", "data", "(", ")", "[", "CStr", ".", "find", "(", "", ")", "]", ")", ";"], "ground_truth": ["Error", "(", "S", ",", "isGFX940", "(", ")", "?", "", ":", "", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "validateCoherencyBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36411, "Length": 270, "Cover_Rate": 0.7848837209302325} {"Template_token": ["", "const", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opcode", ")", ";", "const", "int", "DstIdx", "=", "", "(", "Opcode", ",", "", "::", "vdst", ")", ";", "if", "(", "DstIdx", "==", "-", "", "||", "Desc", ".", "getOperandConstraint", "(", "DstIdx", ",", "MCOI", "::", "EARLY_CLOBBER", ")", "==", "-", "", ")", "{", "return", "true", ";", "}", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "assert", "(", "DstIdx", "!=", "-", "", ")", ";", "const", "MCOperand", "&", "Dst", "=", "Inst", ".", "getOperand", "(", "DstIdx", ")", ";", "assert", "(", "Dst", ".", "isReg", "(", ")", ")", ";", "const", "int", "SrcIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "for", "(", "int", "SrcIdx", ":", "SrcIndices", ")", "{", "if", "(", "SrcIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "SrcIdx", ")", ";", "if", "(", "Src", ".", "isReg", "(", ")", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Dst", ".", "getReg", "(", ")", ",", "Src", ".", "getReg", "(", ")", ")", ")", "{", "const", "unsigned", "SrcReg", "=", "mc2PseudoReg", "(", "Src", ".", "getReg", "(", ")", ")", ";", "Error", "(", "getRegLoc", "(", "SrcReg", ",", "Operands", ")", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser3", "Func": "validateEarlyClobberLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36412, "Length": 242, "Cover_Rate": 0.8612099644128114} {"Template_token": ["", "Error", "(", "HwReg", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "isValidHwregOffset", "(", "Offset", ".", "Id", ")", ")", "{", "Error", "(", "Offset", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isValidHwregWidth", "(", "Width", ".", "Id", ")", ")", "{", "Error", "(", "Width", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser3", "Func": "validateHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36413, "Length": 65, "Cover_Rate": 0.47101449275362317} {"Template_token": ["", "}", "}", "else", "{", "if", "(", "!", "isValidHwreg", "(", "HwReg", ".", "Id", ")", ")", "{", "Error", "(", "HwReg", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "isValidHwregOffset", "(", "Offset", ".", "Id", ")", ")", "{", "Error", "(", "Offset", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isValidHwregWidth", "(", "Width", ".", "Id", ")", ")", "{", "Error", "(", "Width", ".", "Loc", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "validateHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36414, "Length": 77, "Cover_Rate": 0.5579710144927537} {"Template_token": ["", "}", "if", "(", "!", "validateSOPLiteral", "(", "Inst", ")", ")", "{", "Error", "(", "getLitLoc", "(", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateVOPLiteral", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateConstantBusLimitations", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateEarlyClobberLimitations", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyClamp", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateOpSel", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyOpSel", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateDPP", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyD16", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDim", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGMSAA", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDim", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAddrSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMovrels", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateFlatOffset", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateSMEMOffset", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateMAIAccWrite", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateMFMA", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateCoherencyBits", "(", "Inst", ",", "Operands", ",", "IDLoc", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateAGPRLdSt", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "getFeatureBits", "(", ")", "[", "", "]", "?", "", ":", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "validateVGPRAlign", "(", "Inst", ")", ")", "{"], "File": "AMDGPUAsmParser3", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36415, "Length": 436, "Cover_Rate": 0.7676056338028169} {"Template_token": ["", "assert", "(", "Src0Idx", "!=", "-", "", ")", ";", "const", "MCOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", ".", "isReg", "(", ")", ")", "return", "true", ";", "auto", "Reg", "=", "mc2PseudoReg", "(", "Src0", ".", "getReg", "(", ")", ")", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "isGFX90A", "(", ")", "&&", "isSGPR", "(", "Reg", ",", "TRI", ")", ")", "{", "Error", "(", "getRegLoc", "(", "Reg", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "validateMAIAccWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36416, "Length": 88, "Cover_Rate": 0.6027397260273972} {"Template_token": ["", "bool", "AsmParser", "::", "validateMFMA", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "const", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "==", "-", "", ")", "return", "true", ";", "const", "MCOperand", "&", "Src2", "=", "Inst", ".", "getOperand", "(", "Src2Idx", ")", ";", "if", "(", "!", "Src2", ".", "isReg", "(", ")", ")", "return", "true", ";", "MCRegister", "Src2Reg", "=", "Src2", ".", "getReg", "(", ")", ";", "MCRegister", "DstReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Src2Reg", "==", "DstReg", ")", "return", "true", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "", "]", ".", "RegClass", ")", ".", "getSizeInBits", "(", ")", "<=", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "TRI", "->", "regsOverlap", "(", "Src2Reg", ",", "DstReg", ")", ")", "{"], "File": "AMDGPUAsmParser3", "Func": "validateMFMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36417, "Length": 182, "Cover_Rate": 0.8625592417061612} {"Template_token": ["", "bool", "AsmParser", "::", "validateOpSel", "(", "const", "MCInst", "&", "Inst", ")", "{", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "int", "OpSelIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel", ")", ";", "unsigned", "OpSel", "=", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "OpSel", "&", "~", "", ")", "return", "false", ";", "}", "if", "(", "isGFX940", "(", ")", "&&", "(", "MII", ".", "get", "(", "Opc", ")", ".", "TSFlags", "&", "", ")", ")", "{", "int", "OpSelIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel", ")", ";", "if", "(", "OpSelIdx", "!=", "-", "", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "}"], "ground_truth": ["int", "OpSelHiIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel_hi", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "validateOpSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36418, "Length": 140, "Cover_Rate": 0.7329842931937173} {"Template_token": ["", "if", "(", "Msg", ".", "Id", "==", "OPR_ID_UNSUPPORTED", ")", "{", "Error", "(", "Msg", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "}", "else", "{", "if", "(", "!", "isValidMsgId", "(", "Msg", ".", "Id", ")", ")", "{", "Error", "(", "Msg", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "Strict", "&&", "(", "msgRequiresOp", "(", "Msg", ".", "Id", ")", "!=", "Op", ".", "IsDefined", ")", ")", "{", "if", "(", "Op", ".", "IsDefined", ")", "{", "Error", "(", "Op", ".", "Loc", ",", "", ")", ";", "}", "else", "{", "Error", "(", "Msg", ".", "Loc", ",", "", ")", ";", "}", "return", "false", ";", "}", "if", "(", "!", "isValidMsgOp", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "getSTI", "(", ")", ",", "Strict", ")", ")", "{", "Error", "(", "Op", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Strict", "&&", "!", "msgSupportsStream", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ")", "&&", "Stream", ".", "IsDefined", ")", "{"], "ground_truth": ["Error", "(", "Stream", ".", "Loc", ",", "", ")", ";"], "File": "AMDGPUAsmParser3", "Func": "validateSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36419, "Length": 165, "Cover_Rate": 0.6547619047619048} {"Template_token": ["", "if", "(", "Msg", ".", "Id", "==", "OPR_ID_UNSUPPORTED", ")", "{", "Error", "(", "Msg", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "}", "else", "{", "if", "(", "!", "isValidMsgId", "(", "Msg", ".", "Id", ")", ")", "{", "Error", "(", "Msg", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "Strict", "&&", "(", "msgRequiresOp", "(", "Msg", ".", "Id", ")", "!=", "Op", ".", "IsDefined", ")", ")", "{", "if", "(", "Op", ".", "IsDefined", ")", "{", "Error", "(", "Op", ".", "Loc", ",", "", ")", ";", "}", "else", "{", "Error", "(", "Msg", ".", "Loc", ",", "", ")", ";", "}", "return", "false", ";", "}", "if", "(", "!", "isValidMsgOp", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "getSTI", "(", ")", ",", "Strict", ")", ")", "{", "Error", "(", "Op", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Strict", "&&", "!", "msgSupportsStream", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ")", "&&", "Stream", ".", "IsDefined", ")", "{", "Error", "(", "Stream", ".", "Loc", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "validateSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36420, "Length": 169, "Cover_Rate": 0.6706349206349206} {"Template_token": ["", "if", "(", "Op", ".", "isOff", "(", ")", ")", "{", "assert", "(", "SrcIdx", "<", "", ")", ";", "OperandIdx", "[", "SrcIdx", "]", "=", "Inst", ".", "size", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "++", "SrcIdx", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyExpTgt", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "(", "Op", ".", "getToken", "(", ")", "==", "", "||", "Op", ".", "getToken", "(", ")", "==", "", ")", ")", "continue", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "assert", "(", "SrcIdx", "==", "", ")", ";", "bool", "Compr", "=", "false", ";", "if", "(", "OptionalIdx", ".", "find", "(", "Operand", "::", "ImmTyExpCompr", ")", "!=", "OptionalIdx", ".", "end", "(", ")", ")", "{", "Compr", "=", "true", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "", "]", ")", "=", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "", "]", ")", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "", "]", ")", ".", "setReg", "(", "", ")", ";"], "ground_truth": ["Inst", ".", "getOperand", "(", "OperandIdx", "[", "", "]", ")", ".", "setReg", "(", "", ")", ";"], "File": "AMDGPUAsmParser40", "Func": "cvtExp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36421, "Length": 200, "Cover_Rate": 0.47961630695443647} {"Template_token": ["", "if", "(", "OptionalIdx", ".", "find", "(", "Operand", "::", "ImmTyExpCompr", ")", "!=", "OptionalIdx", ".", "end", "(", ")", ")", "{", "Compr", "=", "true", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "", "]", ")", "=", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "", "]", ")", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "", "]", ")", ".", "setReg", "(", "", ")", ";", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "", "]", ")", ".", "setReg", "(", "", ")", ";", "}", "for", "(", "auto", "i", "=", "", ";", "i", "<", "SrcIdx", ";", "++", "i", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "OperandIdx", "[", "i", "]", ")", ".", "getReg", "(", ")", "!=", "", ")", "{", "EnMask", "|=", "Compr", "?", "(", "", "<<", "i", "*", "", ")", ":", "(", "", "<<", "i", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyExpVM", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyExpCompr", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "EnMask", ")", ")", ";"], "File": "AMDGPUAsmParser40", "Func": "cvtExp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36422, "Length": 165, "Cover_Rate": 0.39568345323741005} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "FirstOperandIdx", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "if", "(", "IsAtomicReturn", "&&", "i", "==", "FirstOperandIdx", ")", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyNone", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", ")", "{", "continue", ";", "}", "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";"], "ground_truth": ["OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";"], "File": "AMDGPUAsmParser40", "Func": "cvtMubufImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36423, "Length": 140, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "unsigned", "I", "=", "", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ")", ";", "int", "OpSelIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel", ")", ";", "if", "(", "OpSelIdx", "!=", "-", "", ")", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOpSel", ")", ";"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyWaitEXP", ")", ";"], "File": "AMDGPUAsmParser40", "Func": "cvtVINTERP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36424, "Length": 218, "Cover_Rate": 0.48660714285714285} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultWaitEXP", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyWaitEXP", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser40", "Func": "defaultWaitEXP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36425, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyWaitEXP", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser40", "Func": "defaultWaitEXP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36426, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "bool", "isGFX11", "(", ")", "const", "{", "return", "", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser40", "Func": "isGFX11", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36429, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "bool", "isGFX11Plus", "(", ")", "const", "{"], "ground_truth": ["return", "", "(", "getSTI", "(", ")", ")", ";"], "File": "AMDGPUAsmParser40", "Func": "isGFX11Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36432, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "bool", "Operand", "::", "isSDelayAlu", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", ";"], "File": "AMDGPUAsmParser40", "Func": "isSDelayAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36433, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "Operand", "::", "isSMEMOffset", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyNone", ")", "||", "isImmTy", "(", "ImmTyOffset", ")", ";"], "File": "AMDGPUAsmParser40", "Func": "isSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36435, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyNone", ")", "||", "isImmTy", "(", "ImmTyOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser40", "Func": "isSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36436, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "Operand", "::", "isWaitEXP", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyWaitEXP", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser40", "Func": "isWaitEXP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36437, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyWaitEXP", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser40", "Func": "isWaitEXP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36438, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyWaitVDST", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser40", "Func": "isWaitVDST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36439, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "bool", "Operand", "::", "isWaitVDST", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyWaitVDST", ")", "&&", "isUInt", "<", "", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser40", "Func": "isWaitVDST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36440, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "Identifier", ",", "", ")", "||", "!", "skipToken", "(", "AsmToken", "::", "LParen", ",", "", ")", ")", "return", "false", ";", "SMLoc", "ValueLoc", "=", "getLoc", "(", ")", ";", "StringRef", "ValueName", "=", "getTokenStr", "(", ")", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "Identifier", ",", "", ")", "||", "!", "skipToken", "(", "AsmToken", "::", "RParen", ",", "", ")", ")", "return", "false", ";", "unsigned", "Shift", ";", "if", "(", "FieldName", "==", "", ")", "{", "Shift", "=", "", ";", "}", "else", "if", "(", "FieldName", "==", "", ")", "{", "Shift", "=", "", ";", "}", "else", "if", "(", "FieldName", "==", "", ")", "{", "Shift", "=", "", ";", "}", "else", "{", "Error", "(", "FieldLoc", ",", "", "+", "FieldName", ")", ";", "return", "false", ";", "}", "int", "Value", ";", "if", "(", "Shift", "==", "", ")", "{", "Value", "=", "StringSwitch", "<", "int", ">", "(", "ValueName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "}", "else", "{", "Value", "=", "StringSwitch", "<", "int", ">", "(", "ValueName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "}", "if", "(", "Value", "<", "", ")", "{", "Error", "(", "ValueLoc", ",", "", "+", "ValueName", ")", ";", "return", "false", ";", "}", "Delay", "|=", "Value", "<<", "Shift", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser40", "Func": "parseDelay", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36441, "Length": 321, "Cover_Rate": 0.9277456647398844} {"Template_token": ["", "}", "else", "if", "(", "FieldName", "==", "", ")", "{", "Shift", "=", "", ";", "}", "else", "{", "Error", "(", "FieldLoc", ",", "", "+", "FieldName", ")", ";", "return", "false", ";", "}", "int", "Value", ";", "if", "(", "Shift", "==", "", ")", "{", "Value", "=", "StringSwitch", "<", "int", ">", "(", "ValueName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "}", "else", "{", "Value", "=", "StringSwitch", "<", "int", ">", "(", "ValueName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser40", "Func": "parseDelay", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36442, "Length": 201, "Cover_Rate": 0.5809248554913294} {"Template_token": ["", "bool", "IsMIMG", "=", "Name", ".", "startswith", "(", "", ")", ";", "while", "(", "!", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMode", "Mode", "=", "OperandMode_Default", ";", "if", "(", "IsMIMG", "&&", "isGFX10Plus", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", ")", "Mode", "=", "OperandMode_NSA", ";", "CPolSeen", "=", "", ";", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "", ":", "", ";"], "ground_truth": ["Error", "(", "getLoc", "(", ")", ",", "Msg", ")", ";"], "File": "AMDGPUAsmParser40", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36443, "Length": 108, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "int64_t", "Delay", "=", "", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";"], "ground_truth": ["if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "peekToken", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{"], "File": "AMDGPUAsmParser40", "Func": "parseSDelayAluOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36444, "Length": 33, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "}", "}", "Dfmt", "=", "(", "Dfmt", "==", "DFMT_UNDEF", ")", "?", "DFMT_DEFAULT", ":", "Dfmt", ";", "Nfmt", "=", "(", "Nfmt", "==", "NFMT_UNDEF", ")", "?", "NFMT_DEFAULT", ":", "Nfmt", ";", "if", "(", "isGFX10Plus", "(", ")", ")", "{", "auto", "Ufmt", "=", "convertDfmtNfmt2Ufmt", "(", "Dfmt", ",", "Nfmt", ",", "getSTI", "(", ")", ")", ";", "if", "(", "Ufmt", "==", "UFMT_UNDEF", ")", "{", "Error", "(", "FormatLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Format", "=", "Ufmt", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser40", "Func": "parseSymbolicSplitFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36445, "Length": 72, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "}", "else", "if", "(", "Nfmt", "==", "NFMT_UNDEF", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "Dfmt", "=", "(", "Dfmt", "==", "DFMT_UNDEF", ")", "?", "DFMT_DEFAULT", ":", "Dfmt", ";", "Nfmt", "=", "(", "Nfmt", "==", "NFMT_UNDEF", ")", "?", "NFMT_DEFAULT", ":", "Nfmt", ";", "if", "(", "isGFX10Plus", "(", ")", ")", "{", "auto", "Ufmt", "=", "convertDfmtNfmt2Ufmt", "(", "Dfmt", ",", "Nfmt", ",", "getSTI", "(", ")", ")", ";", "if", "(", "Ufmt", "==", "UFMT_UNDEF", ")", "{", "Error", "(", "FormatLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser40", "Func": "parseSymbolicSplitFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36446, "Length": 84, "Cover_Rate": 0.38181818181818183} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "auto", "Id", "=", "getUnifiedFormat", "(", "FormatStr", ",", "getSTI", "(", ")", ")", ";", "if", "(", "Id", "==", "UFMT_UNDEF", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["if", "(", "!", "isGFX10Plus", "(", ")", ")", "{"], "File": "AMDGPUAsmParser40", "Func": "parseSymbolicUnifiedFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36447, "Length": 35, "Cover_Rate": 0.4861111111111111} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "auto", "Id", "=", "getUnifiedFormat", "(", "FormatStr", ",", "getSTI", "(", ")", ")", ";", "if", "(", "Id", "==", "UFMT_UNDEF", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "isGFX10Plus", "(", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Format", "=", "Id", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser40", "Func": "parseSymbolicUnifiedFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36448, "Length": 54, "Cover_Rate": 0.75} {"Template_token": ["", "case", "ImmTySWZ", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyD16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyFORMAT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDPP8", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppFi", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDim", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128A16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyA16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser40", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36449, "Length": 261, "Cover_Rate": 0.49904397705544934} {"Template_token": ["", "}", "if", "(", "CPol", "&", "~", "(", "", "::", "GLC", "|", "", "::", "DLC", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "isGFX90A", "(", ")", "&&", "!", "isGFX940", "(", ")", "&&", "(", "CPol", "&", "CPol", "::", "SCC", ")", ")", "{", "SMLoc", "S", "=", "getImmLoc", "(", "Operand", "::", "ImmTyCPol", ",", "Operands", ")", ";", "StringRef", "CStr", "(", "S", ".", "getPointer", "(", ")", ")", ";", "S", "=", "SMLoc", "::", "getFromPointer", "(", "&", "CStr", ".", "data", "(", ")", "[", "CStr", ".", "find", "(", "", ")", "]", ")", ";", "Error", "(", "S", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "(", "TSFlags", "&", "(", "", "|", "", ")", ")", ")", "return", "true", ";", "if", "(", "TSFlags", "&", "", ")", "{", "if", "(", "!", "(", "TSFlags", "&", "", ")", "&&", "!", "(", "CPol", "&", "CPol", "::", "GLC", ")", ")", "{", "Error", "(", "IDLoc", ",", "isGFX940", "(", ")", "?", "", ":", "", ")", ";", "return", "false", ";", "}", "}", "else", "{", "if", "(", "CPol", "&", "CPol", "::", "GLC", ")", "{", "SMLoc", "S", "=", "getImmLoc", "(", "Operand", "::", "ImmTyCPol", ",", "Operands", ")", ";", "StringRef", "CStr", "(", "S", ".", "getPointer", "(", ")", ")", ";", "S", "=", "SMLoc", "::", "getFromPointer", "(", "&", "CStr", ".", "data", "(", ")", "[", "CStr", ".", "find", "(", "isGFX940", "(", ")", "?", "", ":", "", ")", "]", ")", ";", "Error", "(", "S", ",", "isGFX940", "(", ")", "?", "", ":", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser40", "Func": "validateCoherencyBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36450, "Length": 242, "Cover_Rate": 0.6269430051813472} {"Template_token": ["", "if", "(", "isGFX940", "(", ")", ")", "return", "true", ";", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";"], "ground_truth": ["if", "(", "(", "TSFlags", "&", "(", "", "|", "", ")", ")", "!=", "(", "", "|", "", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser40", "Func": "validateFlatLdsDMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36451, "Length": 46, "Cover_Rate": 0.37398373983739835} {"Template_token": ["", "if", "(", "auto", "ErrMsg", "=", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "*", "ErrMsg", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAddrSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMovrels", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateFlatOffset", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateSMEMOffset", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateMAIAccWrite", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateMFMA", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateCoherencyBits", "(", "Inst", ",", "Operands", ",", "IDLoc", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser40", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36452, "Length": 188, "Cover_Rate": 0.3197278911564626} {"Template_token": ["", "}", "if", "(", "!", "validateOpSel", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyOpSel", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateDPP", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyD16", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDim", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGMSAA", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDim", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "auto", "ErrMsg", "=", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "*", "ErrMsg", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAddrSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{"], "ground_truth": ["Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "", ")", ";"], "File": "AMDGPUAsmParser40", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36453, "Length": 210, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "using", "namespace", "InstrFlags", ";", "const", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opcode", ")", ";", "const", "auto", "Enc", "=", "VOP1", "|", "VOP2", "|", "VOP3", "|", "VOPC", "|", "VOP3P", "|", "", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "Enc", ")", "==", "", ")", "return", "None", ";", "for", "(", "auto", "SrcName", ":", "{", "OpName", "::", "src0", ",", "OpName", "::", "src1", ",", "OpName", "::", "src2", "}", ")", "{", "auto", "SrcIdx", "=", "getNamedOperandIdx", "(", "Opcode", ",", "SrcName", ")", ";"], "ground_truth": ["if", "(", "SrcIdx", "==", "-", "", ")", "break", ";"], "File": "AMDGPUAsmParser40", "Func": "validateLdsDirect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36454, "Length": 96, "Cover_Rate": 0.48} {"Template_token": ["", "const", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "None", ";", "int", "VDataIdx", "=", "", "(", "Opc", ",", "", "::", "vdata", ")", ";", "int", "DMaskIdx", "=", "", "(", "Opc", ",", "", "::", "dmask", ")", ";", "int", "TFEIdx", "=", "", "(", "Opc", ",", "", "::", "tfe", ")", ";", "assert", "(", "VDataIdx", "!=", "-", "", ")", ";", "if", "(", "DMaskIdx", "==", "-", "", "||", "TFEIdx", "==", "-", "", ")", "return", "None", ";", "unsigned", "VDataSize", "=", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "VDataIdx", ")", ";"], "ground_truth": ["unsigned", "TFESize", "=", "(", "TFEIdx", "!=", "-", "", "&&", "Inst", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ")", "?", "", ":", "", ";"], "File": "AMDGPUAsmParser40", "Func": "validateMIMGDataSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36455, "Length": 135, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "!", "isValidMsgId", "(", "Msg", ".", "Id", ",", "getSTI", "(", ")", ")", ")", "{", "Error", "(", "Msg", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "Strict", "&&", "(", "msgRequiresOp", "(", "Msg", ".", "Id", ",", "getSTI", "(", ")", ")", "!=", "Op", ".", "IsDefined", ")", ")", "{", "if", "(", "Op", ".", "IsDefined", ")", "{", "Error", "(", "Op", ".", "Loc", ",", "", ")", ";", "}", "else", "{", "Error", "(", "Msg", ".", "Loc", ",", "", ")", ";", "}", "return", "false", ";", "}", "if", "(", "!", "isValidMsgOp", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "getSTI", "(", ")", ",", "Strict", ")", ")", "{", "Error", "(", "Op", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Strict", "&&", "!", "msgSupportsStream", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "getSTI", "(", ")", ")", "&&", "Stream", ".", "IsDefined", ")", "{", "Error", "(", "Stream", ".", "Loc", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "isValidMsgStream", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Stream", ".", "Id", ",", "getSTI", "(", ")", ",", "Strict", ")", ")", "{"], "File": "AMDGPUAsmParser40", "Func": "validateSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36456, "Length": 181, "Cover_Rate": 0.6856060606060606} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "int64_t", "Format", "=", "getDefaultFormatEncoding", "(", "getSTI", "(", ")", ")", ";", "OperandMatchResultTy", "Res", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "Res", "=", "isGFX10", "(", ")", "?", "parseUfmt", "(", "Format", ")", ":", "parseDfmtNfmt", "(", "Format", ")", ";", "if", "(", "Res", "==", "MatchOperand_ParseFail", ")", "return", "Res", ";", "bool", "FormatFound", "=", "(", "Res", "==", "MatchOperand_Success", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Format", ",", "Loc", ",", "Operand", "::", "ImmTyFORMAT", ")", ")", ";", "if", "(", "FormatFound", ")", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";"], "ground_truth": ["if", "(", "isToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "File": "AMDGPUAsmParser41", "Func": "parseFORMAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36457, "Length": 101, "Cover_Rate": 0.40239043824701193} {"Template_token": ["", "auto", "Res", "=", "parseSymbolicUnifiedFormat", "(", "FormatStr", ",", "Loc", ",", "Format", ")", ";", "if", "(", "Res", "==", "MatchOperand_NoMatch", ")", "Res", "=", "parseSymbolicSplitFormat", "(", "FormatStr", ",", "Loc", ",", "Format", ")", ";"], "ground_truth": ["if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";"], "File": "AMDGPUAsmParser41", "Func": "parseSymbolicOrNumericFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36458, "Length": 38, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "int64_t", "Dfmt", "=", "DFMT_UNDEF", ";", "int64_t", "Nfmt", "=", "NFMT_UNDEF", ";", "if", "(", "!", "matchDfmtNfmt", "(", "Dfmt", ",", "Nfmt", ",", "FormatStr", ",", "FormatLoc", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "StringRef", "Str", ";", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseId", "(", "Str", ",", "", ")", "||", "!", "matchDfmtNfmt", "(", "Dfmt", ",", "Nfmt", ",", "Str", ",", "Loc", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Dfmt", "==", "DFMT_UNDEF", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "}", "else", "if", "(", "Nfmt", "==", "NFMT_UNDEF", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "}", "}", "Dfmt", "=", "(", "Dfmt", "==", "DFMT_UNDEF", ")", "?", "DFMT_DEFAULT", ":", "Dfmt", ";", "Nfmt", "=", "(", "Nfmt", "==", "NFMT_UNDEF", ")", "?", "NFMT_DEFAULT", ":", "Nfmt", ";", "if", "(", "isGFX10", "(", ")", ")", "{", "auto", "Ufmt", "=", "convertDfmtNfmt2Ufmt", "(", "Dfmt", ",", "Nfmt", ")", ";"], "ground_truth": ["if", "(", "Ufmt", "==", "UFMT_UNDEF", ")", "Error", "(", "FormatLoc", ",", "", ")", ";"], "File": "AMDGPUAsmParser41", "Func": "parseSymbolicSplitFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36459, "Length": 160, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "", ":", "", ";", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "Msg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser45", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36460, "Length": 63, "Cover_Rate": 0.3165829145728643} {"Template_token": ["", "if", "(", "Desc", ".", "TSFlags", "&", "(", "", "|", "", "|", "", "|", "", "|", "", "|", "", ")", ")", "{", "if", "(", "", "(", "Opcode", ",", "", "::", "imm", ")", "!=", "-", "", ")", "{", "++", "ConstantBusUseCount", ";", "}", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "unsigned", "SGPRUsed", "=", "findImplicitSGPRReadInVOP", "(", "Inst", ")", ";", "if", "(", "SGPRUsed", "!=", "", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRUsed", ")", ";", "++", "ConstantBusUseCount", ";", "}", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "Inst", ",", "OpIdx", ")", ")", "{"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", ")", "{"], "File": "AMDGPUAsmParser4", "Func": "validateConstantBusLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36461, "Length": 173, "Cover_Rate": 0.45526315789473687} {"Template_token": ["", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "const", "unsigned", "Reg", "=", "mc2PseudoReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "SGPRsUsed", ".", "count", "(", "Reg", ")", ")", "{", "SGPRsUsed", ".", "insert", "(", "Reg", ")", ";", "++", "ConstantBusUseCount", ";", "}", "}", "else", "{", "if", "(", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_IMMEDIATE", ")", "continue", ";", "unsigned", "Size", "=", "", "(", "Desc", ",", "OpIdx", ")", ";", "if", "(", "Size", "<", "", ")", "Size", "=", "", ";", "if", "(", "NumLiterals", "==", "", ")", "{", "NumLiterals", "=", "", ";", "LiteralSize", "=", "Size", ";", "}", "else", "if", "(", "LiteralSize", "!=", "Size", ")", "{", "NumLiterals", "=", "", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser4", "Func": "validateConstantBusLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36462, "Length": 115, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "}", "const", "int", "Ops", "[", "]", "=", "{", "", "::", "src0", ",", "", "::", "src1", ",", "", "::", "src2", "}", ";", "const", "int", "ModOps", "[", "]", "=", "{", "", "::", "src0_modifiers", ",", "", "::", "src1_modifiers", ",", "", "::", "src2_modifiers", "}", ";", "int", "OpSelIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel", ")", ";", "int", "OpSelHiIdx", "=", "", "(", "Opc", ",", "", "::", "op_sel_hi", ")", ";", "unsigned", "OpSel", "=", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "OpSelHi", "=", "Inst", ".", "getOperand", "(", "OpSelHiIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NegLo", "=", "", ";", "unsigned", "NegHi", "=", "", ";", "if", "(", "NegLoIdx", "!=", "-", "", ")", "{", "int", "NegHiIdx", "=", "", "(", "Opc", ",", "", "::", "neg_hi", ")", ";", "NegLo", "=", "Inst", ".", "getOperand", "(", "NegLoIdx", ")", ".", "getImm", "(", ")", ";", "NegHi", "=", "Inst", ".", "getOperand", "(", "NegHiIdx", ")", ".", "getImm", "(", ")", ";", "}"], "ground_truth": ["for", "(", "int", "J", "=", "", ";", "J", "<", "", ";", "++", "J", ")", "{"], "File": "AMDGPUAsmParser51", "Func": "cvtVOP3P", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36463, "Length": 165, "Cover_Rate": 0.36423841059602646} {"Template_token": ["", "bool", "Abs", "=", "Imm", ".", "Modifiers", "&", "", ";", "if", "(", "Imm", ".", "IsFPImm", ")", "{", "APFloat", "F", "(", "BitsToFloat", "(", "Val", ")", ")", ";", "if", "(", "Abs", ")", "{", "F", ".", "clearSign", "(", ")", ";", "}", "if", "(", "Negate", ")", "{", "F", ".", "changeSign", "(", ")", ";", "}", "Val", "=", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser52", "Func": "addImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36464, "Length": 64, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "void", "addRegOrImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "if", "(", "isRegKind", "(", ")", ")", "addRegOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["else", "addImmOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "addRegOrImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36465, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "if", "(", "isRegKind", "(", ")", ")", "addRegOperands", "(", "Inst", ",", "N", ")", ";", "else", "addImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "addRegOrImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36466, "Length": 22, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "addRegOperands", "(", "Inst", ",", "N", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ".", "Modifiers", ")", ")", ";", "addImmOperands", "(", "Inst", ",", "N", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "addRegOrImmWithInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36467, "Length": 34, "Cover_Rate": 0.5} {"Template_token": ["", "static", "Operand", "::", "Ptr", "CreateImm", "(", "int64_t", "Val", ",", "SMLoc", "Loc", ",", "enum", "ImmTy", "Type", "=", "ImmTyNone", ",", "bool", "IsFPImm", "=", "false", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "Operand", ">", "(", "Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";"], "ground_truth": ["Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";"], "File": "AMDGPUAsmParser52", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36468, "Length": 53, "Cover_Rate": 0.6235294117647059} {"Template_token": ["", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "Operand", ">", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNo", "=", "RegNo", ";", "Op", "->", "Reg", ".", "TRI", "=", "TRI", ";", "Op", "->", "Reg", ".", "STI", "=", "STI", ";", "Op", "->", "Reg", ".", "Modifiers", "=", "", ";", "Op", "->", "Reg", ".", "IsForcedVOP3", "=", "ForceVOP3", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "AMDGPUAsmParser52", "Func": "CreateReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36469, "Length": 65, "Cover_Rate": 0.6632653061224489} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppRowMask", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppBankMask", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppBoundCtrl", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "cvtDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36470, "Length": 205, "Cover_Rate": 0.8991228070175439} {"Template_token": ["", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "assert", "(", "false", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOMod", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36471, "Length": 59, "Cover_Rate": 0.3089005235602094} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultClamp", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyClamp", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "defaultClampSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36472, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultHwreg", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyHwreg", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "defaultHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36474, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyHwreg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "defaultHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36475, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultMubufOffset", "(", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyOffset", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "defaultMubufOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36477, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTySdwaDstUnused", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "defaultSDWADstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36481, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultSDWASel", "(", ")", "const", "{", "return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTySdwaSel", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "defaultSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36483, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "isRegKind", "(", ")", "||", "isImm", "(", ")", ")", ";", "return", "isRegKind", "(", ")", "?", "Reg", ".", "Modifiers", "!=", "", ":", "Imm", ".", "Modifiers", "!=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "hasModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36484, "Length": 29, "Cover_Rate": 0.8285714285714286} {"Template_token": ["", "bool", "hasModifiers", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "isRegKind", "(", ")", "||", "isImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "hasModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36485, "Length": 17, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "return", "Kind", "==", "Immediate", "&&", "Imm", ".", "Type", "!=", "ImmTyNone", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "isImmModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36486, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "(", "Imm", ".", "Val", "<=", "", "&&", "Imm", ".", "Val", ">=", "-", "", ")", "||", "(", "F", "==", "", "||", "F", "==", "", "||", "F", "==", "-", "", "||", "F", "==", "", "||", "F", "==", "-", "", "||", "F", "==", "", "||", "F", "==", "-", "", "||", "F", "==", "", "||", "F", "==", "-", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "isInlinableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36489, "Length": 59, "Cover_Rate": 0.6276595744680851} {"Template_token": ["", "return", "Kind", "==", "Register", "&&", "Reg", ".", "Modifiers", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "isReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36492, "Length": 12, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "bool", "isRegOrImmWithInputMods", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Register", "||", "isInlinableImm", "(", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "isRegOrImmWithInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36494, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isRegOrImmWithInputMods", "(", ")", "const", "{", "return", "Kind", "==", "Register", "||", "isInlinableImm", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "isRegOrImmWithInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36495, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isSDWASel", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTySdwaSel", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "isSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36496, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isSDWASel", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTySdwaSel", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "isSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36497, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "isImm", "(", ")", "||", "isSCSrc32", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "isSSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36499, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "else", "if", "(", "RegName", "[", "", "]", "==", "'s'", ")", "{", "RegNumIndex", "=", "", ";", "RegKind", "=", "IS_SGPR", ";", "}", "else", "if", "(", "RegName", ".", "startswith", "(", "", ")", ")", "{", "RegNumIndex", "=", "strlen", "(", "", ")", ";", "RegKind", "=", "IS_TTMP", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "RegName", ".", "size", "(", ")", ">", "RegNumIndex", ")", "{", "if", "(", "RegName", ".", "substr", "(", "RegNumIndex", ")", ".", "getAsInteger", "(", "", ",", "RegNum", ")", ")", "{", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegWidth", "=", "", ";", "}", "else", "{", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "RegLo", ",", "RegHi", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegLo", ")", ")", "{", "return", "false", ";", "}", "const", "bool", "isRBrace", "=", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ";", "if", "(", "!", "isRBrace", "&&", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "isRBrace", ")", "{", "RegHi", "=", "RegLo", ";", "}", "else", "{", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegHi", ")", ")", "{", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "RegNum", "=", "(", "unsigned", ")", "RegLo", ";", "RegWidth", "=", "(", "RegHi", "-", "RegLo", ")", "+", "", ";", "}", "}", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "ParseRegister", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "{", "return", "false", ";", "}", "if", "(", "RegWidth", "!=", "", ")", "{", "return", "false", ";", "}", "RegisterKind", "RegKind1", ";", "unsigned", "Reg1", ",", "RegNum1", ",", "RegWidth1", ";", "do", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "}", "else", "if", "(", "ParseRegister", "(", "RegKind1", ",", "Reg1", ",", "RegNum1", ",", "RegWidth1", ")", ")", "{", "if", "(", "RegWidth1", "!=", "", ")", "{", "return", "false", ";", "}", "if", "(", "RegKind1", "!=", "RegKind", ")", "{", "return", "false", ";", "}", "if", "(", "!", "AddNextRegisterToList", "(", "Reg", ",", "RegWidth", ",", "RegKind1", ",", "Reg1", ",", "RegNum1", ")", ")", "{", "return", "false", ";", "}", "}", "else", "{", "return", "false", ";", "}", "}", "while", "(", "true", ")", ";", "}", "else", "{", "return", "false", ";", "}", "switch", "(", "RegKind", ")", "{", "case", "IS_SPECIAL", ":", "RegNum", "=", "", ";", "RegWidth", "=", "", ";", "break", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":"], "ground_truth": ["case", "IS_TTMP", ":"], "File": "AMDGPUAsmParser52", "Func": "ParseAMDGPURegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36500, "Length": 473, "Cover_Rate": 0.6542185338865837} {"Template_token": ["", "raw_svector_ostream", "Err", "(", "ErrStr", ")", ";", "if", "(", "!", "parseAmdKernelCodeField", "(", "ID", ",", "getLexer", "(", ")", ",", "Header", ",", "Err", ")", ")", "{", "return", "TokError", "(", "Err", ".", "str", "(", ")", ")", ";", "}"], "ground_truth": ["Lex", "(", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "ParseAMDKernelCodeTValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36502, "Length": 38, "Cover_Rate": 0.6229508196721312} {"Template_token": ["", "}", "if", "(", "Prefix", "==", "", ")", "{", "Int", "=", "", ";", "}", "else", "if", "(", "Prefix", "==", "", ")", "{", "Int", "=", "", ";", "}", "else", "{", "if", "(", "Prefix", "!=", "", "&&", "Prefix", "!=", "", "&&", "Prefix", "!=", "", "&&", "Prefix", "!=", "", "&&", "Prefix", "!=", "", "&&", "Prefix", "!=", "", "&&", "Prefix", "!=", "", "&&", "Prefix", "!=", "", "&&", "Prefix", "!=", "", ")", "{", "return", "MatchOperand_NoMatch", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Prefix", "==", "", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "MatchOperand_ParseFail", ";", "Int", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "MatchOperand_ParseFail", ";", "Int", "+=", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", "<<", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "MatchOperand_ParseFail", ";", "Int", "+=", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", "<<", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "MatchOperand_ParseFail", ";", "Int", "+=", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", "<<", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser52", "Func": "parseDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36503, "Length": 369, "Cover_Rate": 0.5866454689984102} {"Template_token": ["", "else", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "setForcedEncodingSize", "(", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ")", ")", ";", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "{", "Name", "=", "Name", ".", "substr", "(", "", ",", "Name", ".", "size", "(", ")", "-", "", ")", ";", "}", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "{", "Name", "=", "Name", ".", "substr", "(", "", ",", "Name", ".", "size", "(", ")", "-", "", ")", ";", "}", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "ground_truth": ["AsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36504, "Length": 112, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseOperand", "(", "OperandVector", "&", "Operands", ",", "StringRef", "Mnemonic", ")", "{", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", "||", "ResTy", "==", "MatchOperand_ParseFail", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "ResTy", ";", "ResTy", "=", "parseRegOrImm", "(", "Operands", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "ResTy", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{", "const", "auto", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Tok", ".", "getString", "(", ")", ",", "Tok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser52", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36505, "Length": 122, "Cover_Rate": 0.9606299212598425} {"Template_token": ["", "res", "=", "parseSDWASel", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "Operand", "::", "ImmTySdwaDstUnused", ")", "{", "res", "=", "parseSDWADstUnused", "(", "Operands", ")", ";", "}", "else", "{", "res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ",", "Op", ".", "ConvertResult", ")", ";", "}", "if", "(", "res", "!=", "MatchOperand_NoMatch", ")", "{", "return", "res", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "parseOptionalOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36506, "Length": 62, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "else", "if", "(", "res", "==", "MatchOperand_NoMatch", ")", "{", "res", "=", "parseStringWithPrefix", "(", "", ",", "Value", ")", ";", "if", "(", "res", "==", "MatchOperand_ParseFail", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "else", "if", "(", "res", "==", "MatchOperand_NoMatch", ")", "{", "res", "=", "parseStringWithPrefix", "(", "", ",", "Value", ")", ";", "if", "(", "res", "!=", "MatchOperand_Success", ")", "{", "return", "res", ";", "}", "}", "}", "int64_t", "Int", ";", "Int", "=", "StringSwitch", "<", "int64_t", ">", "(", "Value", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "Int", "==", "", ")", "{"], "File": "AMDGPUAsmParser52", "Func": "parseSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36507, "Length": 142, "Cover_Rate": 0.6543778801843319} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "else", "if", "(", "res", "==", "MatchOperand_NoMatch", ")", "{", "res", "=", "parseStringWithPrefix", "(", "", ",", "Value", ")", ";", "if", "(", "res", "!=", "MatchOperand_Success", ")", "{", "return", "res", ";", "}", "}", "}", "int64_t", "Int", ";", "Int", "=", "StringSwitch", "<", "int64_t", ">", "(", "Value", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Int", "==", "", ")", "{", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "Int", ",", "S", ",", "Operand", "::", "ImmTySdwaSel", ")", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "parseSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36508, "Length": 136, "Cover_Rate": 0.6267281105990783} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseStringWithPrefix", "(", "const", "char", "*", "Prefix", ",", "StringRef", "&", "Value", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "return", "MatchOperand_NoMatch", ";", "}", "StringRef", "Tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Tok", "!=", "Prefix", ")", "{", "return", "MatchOperand_NoMatch", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "parseStringWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36509, "Length": 65, "Cover_Rate": 0.5284552845528455} {"Template_token": ["", "if", "(", "getImmTy", "(", ")", "!=", "ImmTyNone", ")", "{", "OS", "<<", "", ";", "printImmTy", "(", "OS", ",", "getImmTy", "(", ")", ")", ";", "}", "OS", "<<", "", "<<", "Imm", ".", "Modifiers", "<<", "'>'", ";", "break", ";", "case", "Token", ":", "OS", "<<", "'\\''", "<<", "getToken", "(", ")", "<<", "'\\''", ";", "break", ";", "case", "Expression", ":", "OS", "<<", "", "<<", "*", "Expr", "<<", "'>'", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36510, "Length": 66, "Cover_Rate": 0.584070796460177} {"Template_token": ["", "case", "ImmTyOffset", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset0", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset1", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36511, "Length": 191, "Cover_Rate": 0.7549407114624506} {"Template_token": ["", "case", "ImmTyGLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36512, "Length": 163, "Cover_Rate": 0.6442687747035574} {"Template_token": ["", "assert", "(", "isReg", "(", ")", "||", "(", "isImm", "(", ")", "&&", "Imm", ".", "Modifiers", "==", "", ")", ")", ";", "if", "(", "isReg", "(", ")", ")", "Reg", ".", "Modifiers", "=", "Mods", ";"], "ground_truth": ["else", "Imm", ".", "Modifiers", "=", "Mods", ";"], "File": "AMDGPUAsmParser52", "Func": "setModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36513, "Length": 38, "Cover_Rate": 0.8260869565217391} {"Template_token": ["", "case", "MCK_glc", ":", "return", "Operand", ".", "isGLC", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_idxen", ":", "return", "Operand", ".", "isIdxen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "default", ":", "return", "Match_InvalidOperand", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36514, "Length": 49, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "const", "int", "Src0Idx", "=", "", "(", "Opcode", ",", "", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "", "(", "Opcode", ",", "", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "", "(", "Opcode", ",", "", "::", "src2", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "NumLiterals", "=", "", ";", "uint32_t", "LiteralValue", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isImm", "(", ")", "||", "!", "", "(", "Desc", ",", "OpIdx", ")", ")", "continue", ";", "if", "(", "OpIdx", "==", "Src2Idx", "&&", "(", "Desc", ".", "TSFlags", "&", "", ")", "&&", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "isInlineConstant", "(", "Inst", ",", "OpIdx", ")", ")", "{"], "File": "AMDGPUAsmParser54", "Func": "validateVOP3Literal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36515, "Length": 144, "Cover_Rate": 0.5274725274725275} {"Template_token": ["", "bool", "isVI", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser56", "Func": "isVI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36516, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "bool", "isVI", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser56", "Func": "isVI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36517, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSAText", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser56", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36518, "Length": 62, "Cover_Rate": 0.7654320987654321} {"Template_token": ["", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSAText", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHsaKernel", "(", ")", ";"], "File": "AMDGPUAsmParser56", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36519, "Length": 26, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegLo", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegHi", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "RegWidth", "=", "(", "RegHi", "-", "RegLo", ")", "+", "", ";", "if", "(", "IsVgpr", ")", "{", "RegIndexInClass", "=", "RegLo", ";", "}", "else", "{", "unsigned", "Size", "=", "std", "::", "min", "(", "RegWidth", ",", "", ")", ";", "if", "(", "RegLo", "%", "Size", "!=", "", ")", "return", "true", ";", "RegIndexInClass", "=", "RegLo", "/", "Size", ";", "}", "}", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "int", "RCID", "=", "getRegClass", "(", "IsVgpr", ",", "RegWidth", ")", ";", "if", "(", "RCID", "==", "-", "", ")", "return", "true", ";"], "ground_truth": ["const", "MCRegisterClass", "RC", "=", "TRI", "->", "getRegClass", "(", "RCID", ")", ";"], "File": "AMDGPUAsmParser56", "Func": "ParseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36520, "Length": 191, "Cover_Rate": 0.49226804123711343} {"Template_token": ["", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{", "if", "(", "*", "R", "==", "RegNo", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser56", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36521, "Length": 24, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "unsigned", "NumSGPRs", "=", "NextFreeSGPR", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "NumSGPRs", "=", "", ";", "else", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "IsaInfo", "::", "getAddressableNumSGPRs", "(", "&", "getSTI", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", "&&", "!", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", "&&", "NumSGPRs", ">", "MaxAddressableNumSGPRs", ")", "return", "OutOfRangeError", "(", "SGPRRange", ")", ";"], "ground_truth": ["NumSGPRs", "+=", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "getSTI", "(", ")", ",", "VCCUsed", ",", "FlatScrUsed", ",", "XNACKUsed", ")", ";"], "File": "AMDGPUAsmParser57", "Func": "calculateGPRBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36522, "Length": 76, "Cover_Rate": 0.3619047619047619} {"Template_token": ["", "unsigned", "NumSGPRs", "=", "NextFreeSGPR", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "NumSGPRs", "=", "", ";", "else", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "IsaInfo", "::", "getAddressableNumSGPRs", "(", "&", "getSTI", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", "&&", "!", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", "&&", "NumSGPRs", ">", "MaxAddressableNumSGPRs", ")", "return", "OutOfRangeError", "(", "SGPRRange", ")", ";", "NumSGPRs", "+=", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "getSTI", "(", ")", ",", "VCCUsed", ",", "FlatScrUsed", ",", "XNACKUsed", ")", ";", "if", "(", "(", "Version", ".", "Major", "<=", "", "||", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", ")", "&&", "NumSGPRs", ">", "MaxAddressableNumSGPRs", ")", "return", "OutOfRangeError", "(", "SGPRRange", ")", ";", "if", "(", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", ")", "NumSGPRs", "=", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser57", "Func": "calculateGPRBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36523, "Length": 119, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "}", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "{", "continue", ";", "}", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyDppRowMask", ",", "", ")", ";"], "File": "AMDGPUAsmParser57", "Func": "cvtDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36524, "Length": 127, "Cover_Rate": 0.41233766233766234} {"Template_token": ["", "unsigned", "I", "=", "", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "TiedTo", "=", "Desc", ".", "getOperandConstraint", "(", "Inst", ".", "getNumOperands", "(", ")", ",", "MCOI", "::", "TIED_TO", ")", ";", "if", "(", "TiedTo", "!=", "-", "", ")", "{", "assert", "(", "(", "unsigned", ")", "TiedTo", "<", "Inst", ".", "getNumOperands", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "TiedTo", ")", ")", ";", "}", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "{", "continue", ";", "}", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegWithFPInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";"], "File": "AMDGPUAsmParser57", "Func": "cvtDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36525, "Length": 234, "Cover_Rate": 0.7597402597402597} {"Template_token": ["", "static", "unsigned", "getSpecialRegForName", "(", "StringRef", "RegName", ")", "{", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser57", "Func": "getSpecialRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36527, "Length": 254, "Cover_Rate": 0.79375} {"Template_token": ["", "static", "bool", "isInlineValue", "(", "unsigned", "Reg", ")", "{", "switch", "(", "Reg", ")", "{"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser57", "Func": "isInlineValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36528, "Length": 16, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "SmallString", "<", "", ">", "ErrStr", ";", "raw_svector_ostream", "Err", "(", "ErrStr", ")", ";", "if", "(", "!", "parseAmdKernelCodeField", "(", "ID", ",", "getParser", "(", ")", ",", "Header", ",", "Err", ")", ")", "{", "return", "TokError", "(", "Err", ".", "str", "(", ")", ")", ";", "}", "Lex", "(", ")", ";", "if", "(", "ID", "==", "", ")", "{", "if", "(", "G_00B848_WGP_MODE", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "G_00B848_MEM_ORDERED", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "}", "if", "(", "ID", "==", "", ")", "{", "if", "(", "G_00B848_FWD_PROGRESS", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser57", "Func": "ParseAMDKernelCodeTValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36529, "Length": 141, "Cover_Rate": 0.8703703703703703} {"Template_token": ["", "raw_svector_ostream", "Err", "(", "ErrStr", ")", ";", "if", "(", "!", "parseAmdKernelCodeField", "(", "ID", ",", "getParser", "(", ")", ",", "Header", ",", "Err", ")", ")", "{", "return", "TokError", "(", "Err", ".", "str", "(", ")", ")", ";", "}", "Lex", "(", ")", ";", "if", "(", "ID", "==", "", ")", "{", "if", "(", "G_00B848_WGP_MODE", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser57", "Func": "ParseAMDKernelCodeTValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36530, "Length": 66, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "if", "(", "", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDGCNTarget", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDHSAKernel", "(", ")", ";", "if", "(", "IDVal", "==", "", "::", "V3", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";", "}", "else", "{", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";"], "File": "AMDGPUAsmParser57", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36531, "Length": 75, "Cover_Rate": 0.42613636363636365} {"Template_token": ["", "for", "(", "int", "i", "=", "ID_SYMBOLIC_FIRST_", ";", "i", "<", "Last", ";", "++", "i", ")", "{", "if", "(", "tok", "==", "IdSymbolic", "[", "i", "]", ")", "{", "HwReg", ".", "Id", "=", "i", ";", "break", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "HwReg", ".", "IsSymbolic", "=", "false", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "HwReg", ".", "Id", ")", ")", "return", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser57", "Func": "parseHwregConstruct", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36533, "Length": 145, "Cover_Rate": 0.3795811518324607} {"Template_token": ["", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDim", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128A16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyInterpSlot", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser57", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36534, "Length": 171, "Cover_Rate": 0.3717391304347826} {"Template_token": ["", "for", "(", "MCRegAliasIterator", "R", "(", "", ",", "&", "MRI", ",", "true", ")", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{", "if", "(", "*", "R", "==", "RegNo", ")", "return", "hasSGPR104_SGPR105", "(", ")", ";", "}", "switch", "(", "RegNo", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isGFX9", "(", ")", "&&", "!", "isGFX10", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isCI", "(", ")", "&&", "!", "is", "(", ")", "&&", "!", "isGFX10", "(", ")", "&&", "hasXNACK", "(", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser57", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36535, "Length": 102, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "validateLdsDirect", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateSOPLiteral", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateVOP3Literal", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateConstantBusLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateEarlyClobberLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser57", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36536, "Length": 120, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyClamp", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateOpSel", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyOpSel", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateDPP", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyD16", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDim", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGMSAA", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDim", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAddrSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "validateMovrels", "(", "Inst", ",", "Operands", ")", ")", "{"], "File": "AMDGPUAsmParser58", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36537, "Length": 248, "Cover_Rate": 0.47418738049713194} {"Template_token": ["", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "if", "(", "IsLdsOpcode", "&&", "!", "HasLdsModifier", ")", "{", "int", "NoLdsOpcode", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoLdsOpcode", "!=", "-", "", ")", "{", "Inst", ".", "setOpcode", "(", "NoLdsOpcode", ")", ";", "IsLdsOpcode", "=", "false", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";", "if", "(", "!", "IsAtomic", "||", "IsAtomicReturn", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySLC", ")", ";", "if", "(", "!", "IsLdsOpcode", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyTFE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser5", "Func": "cvtMubufImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36538, "Length": 121, "Cover_Rate": 0.36555891238670696} {"Template_token": ["", "Val", "=", "", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "", ")", "return", "MatchOperand_ParseFail", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "", ")", ";"], "ground_truth": ["if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser5", "Func": "parseExpTgtImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36539, "Length": 68, "Cover_Rate": 0.30493273542600896} {"Template_token": ["", "case", "V_DIV_SCALE_F32_vi", ":", "case", "V_DIV_SCALE_F32_gfx10", ":", "case", "V_DIV_SCALE_F64_gfx6_gfx7", ":", "case", "V_DIV_SCALE_F64_vi", ":", "case", "V_DIV_SCALE_F64_gfx10", ":", "break", ";", "}", "for", "(", "auto", "Name", ":", "{", "", "::", "src0_modifiers", ",", "", "::", "src2_modifiers", ",", "", "::", "src2_modifiers", "}", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "Name", ")", ")", ".", "getImm", "(", ")", "&", "", ")", "{"], "ground_truth": ["Error", "(", "getLoc", "(", ")", ",", "", ")", ";"], "File": "AMDGPUAsmParser5", "Func": "validateDivScale", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36540, "Length": 72, "Cover_Rate": 0.6050420168067226} {"Template_token": ["", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "TSFlags", "&", "", ")", "==", "", ")", "return", "true", ";", "auto", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "auto", "OpNum", "=", "", "(", "Opcode", ",", "", "::", "offset", ")", ";", "assert", "(", "OpNum", "!=", "-", "", ")", ";", "const", "auto", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "hasFlatOffsets", "(", ")", "&&", "Op", ".", "getImm", "(", ")", "!=", "", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "", ")", ";", "return", "false", ";", "}", "unsigned", "OffsetSize", "=", "isGFX9", "(", ")", "?", "", ":", "", ";", "if", "(", "TSFlags", "&", "(", "", "|", "", ")", ")", "{", "if", "(", "!", "isIntN", "(", "OffsetSize", ",", "Op", ".", "getImm", "(", ")", ")", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "isGFX9", "(", ")", "?", "", ":", "", ")", ";", "return", "false", ";", "}", "}", "else", "{"], "ground_truth": ["if", "(", "!", "isUIntN", "(", "OffsetSize", "-", "", ",", "Op", ".", "getImm", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmParser5", "Func": "validateFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36541, "Length": 177, "Cover_Rate": 0.7763157894736842} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "!", "validateConstantBusLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateEarlyClobberLimitations", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateOpSel", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDim", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAddrSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMovrels", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateFlatOffset", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateSMEMOffset", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateMAIAccWrite", "(", "Inst", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateDivScale", "(", "Inst", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateCoherencyBits", "(", "Inst", ",", "Operands", ",", "IDLoc", ")", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser5", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36542, "Length": 297, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "void", "AsmParser", "::", "cvtVOP3", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "unsigned", "i", "=", "", ";", "std", "::", "map", "<", "enum", "Operand", "::", "ImmTy", ",", "unsigned", ">", "OptionalIdx", ";", "if", "(", "operandsHaveModifiers", "(", "Operands", ")", ")", "{", "for", "(", "unsigned", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isRegWithInputMods", "(", ")", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ".", "addRegWithInputModsOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "unsigned", "ClampIdx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTyClamp", "]", ";", "unsigned", "OModIdx", "=", "OptionalIdx", "[", "Operand", "::", "ImmTyOMod", "]", ";"], "ground_truth": ["(", "(", "Operand", "&", ")", "*", "Operands", "[", "ClampIdx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";"], "File": "AMDGPUAsmParser61", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36544, "Length": 177, "Cover_Rate": 0.7436974789915967} {"Template_token": ["", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "if", "(", "isForcedVOP3", "(", ")", ")", "{", "Operand", "&", "LastOp", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "Operands", ".", "size", "(", ")", "-", "", "]", ")", ";", "if", "(", "LastOp", ".", "isRegKind", "(", ")", "||", "(", "LastOp", ".", "isImm", "(", ")", "&&", "LastOp", ".", "getImmTy", "(", ")", "!=", "Operand", "::", "ImmTyNone", ")", ")", "{"], "ground_truth": ["SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "AMDGPUAsmParser61", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36547, "Length": 116, "Cover_Rate": 0.3741935483870968} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser61", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36548, "Length": 26, "Cover_Rate": 0.4727272727272727} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";"], "File": "AMDGPUAsmParser61", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36549, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "RegIndexInClass", ";", "if", "(", "RegName", ".", "size", "(", ")", ">", "", ")", "{", "RegWidth", "=", "", ";", "if", "(", "RegName", ".", "substr", "(", "", ")", ".", "getAsInteger", "(", "", ",", "RegIndexInClass", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "int64_t", "RegLo", ",", "RegHi", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegLo", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegHi", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "RegWidth", "=", "(", "RegHi", "-", "RegLo", ")", "+", "", ";", "if", "(", "IsVgpr", ")", "{", "RegIndexInClass", "=", "RegLo", ";", "}", "else", "{", "RegIndexInClass", "=", "RegLo", "/", "std", "::", "min", "(", "RegWidth", ",", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser61", "Func": "ParseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36550, "Length": 188, "Cover_Rate": 0.5280898876404494} {"Template_token": ["", "bool", "AsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "const", "AsmToken", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "const", "StringRef", "&", "RegName", "=", "Tok", ".", "getString", "(", ")", ";", "RegNo", "=", "getRegForName", "(", "RegName", ")", ";", "if", "(", "RegNo", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "RegName", "[", "", "]", "!=", "'s'", "&&", "RegName", "[", "", "]", "!=", "'v'", ")", "return", "true", ";", "bool", "IsVgpr", "=", "RegName", "[", "", "]", "==", "'v'", ";", "unsigned", "RegWidth", ";", "unsigned", "RegIndexInClass", ";", "if", "(", "RegName", ".", "size", "(", ")", ">", "", ")", "{", "RegWidth", "=", "", ";", "if", "(", "RegName", ".", "substr", "(", "", ")", ".", "getAsInteger", "(", "", ",", "RegIndexInClass", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "int64_t", "RegLo", ",", "RegHi", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "true", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser61", "Func": "ParseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36551, "Length": 188, "Cover_Rate": 0.5280898876404494} {"Template_token": ["", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser61", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36552, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser61", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36553, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", ";", "}", "switch", "(", "OpSize", ")", "{", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Val", ")", "&&", "", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "return", ";", "}", "case", "", ":", "{", "if", "(", "", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "return", ";", "}", "case", "", ":", "{"], "ground_truth": ["if", "(", "isInt", "<", "", ">", "(", "Val", ")", "&&", "", "(", "static_cast", "<", "int16_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmParser62", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36554, "Length": 163, "Cover_Rate": 0.34029227557411273} {"Template_token": ["", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{"], "ground_truth": ["Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";"], "File": "AMDGPUAsmParser62", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36555, "Length": 68, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "", "&&", "Reg1", "==", "", ")", "{", "Reg", "=", "", ";", "RegWidth", "=", "", ";", "return", "true", ";", "}", "return", "false", ";", "case", "IS_VGPR", ":"], "ground_truth": ["case", "IS_SGPR", ":"], "File": "AMDGPUAsmParser62", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36556, "Length": 102, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "AsmParser", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "_Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "STI", ")", ",", "MII", "(", "MII", ")", ",", "Parser", "(", "_Parser", ")", ",", "ForcedEncodingSize", "(", "", ")", ",", "ForcedDPP", "(", "false", ")", ",", "ForcedSDWA", "(", "false", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "if", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ".", "none", "(", ")", ")", "{", "copySTI", "(", ")", ".", "ToggleFeature", "(", "", ")", ";", "}"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "AMDGPUAsmParser62", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36557, "Length": 100, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "copySTI", "(", ")", ".", "ToggleFeature", "(", "", ")", ";", "}", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", ";", "{", "", "Isa", "=", "", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Stepping", ",", "Ctx", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser62", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36558, "Length": 134, "Cover_Rate": 0.5982142857142857} {"Template_token": ["", "}", "else", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegWithInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "switch", "(", "BasicInstType", ")", "{", "case", "", ":", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "", ")", ";", "break", ";", "case", "", ":", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc1Sel", ",", "", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUAsmParser62", "Func": "cvtSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36559, "Length": 203, "Cover_Rate": 0.42379958246346555} {"Template_token": ["", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "", ",", "Imm", ".", "Val", ")", ")", ";", "if", "(", "!", "canLosslesslyConvertToFPType", "(", "FPLiteral", ",", "type", ")", ")", "return", "false", ";", "return", "", "(", "static_cast", "<", "int32_t", ">", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "type", "==", "", "||", "type", "==", "", ")", "{", "return", "", "(", "Imm", ".", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "type", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{"], "ground_truth": ["return", "", "(", "static_cast", "<", "int16_t", ">", "(", "Literal", ".", "getLoBits", "(", "", ")", ".", "getSExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser62", "Func": "isInlinableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36560, "Length": 123, "Cover_Rate": 0.5211864406779662} {"Template_token": ["", "KernelScopeInfo", "(", ")", ":", "SgprIndexUnusedMin", "(", "-", "", ")", ",", "VgprIndexUnusedMin", "(", "-", "", ")", ",", "Ctx", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser62", "Func": "KernelScopeInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36561, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "KernelScopeInfo", "(", ")", ":", "SgprIndexUnusedMin", "(", "-", "", ")", ",", "VgprIndexUnusedMin", "(", "-", "", ")", ",", "Ctx", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser62", "Func": "KernelScopeInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36562, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "i", ">=", "VgprIndexUnusedMin", ")", "{", "VgprIndexUnusedMin", "=", "++", "i", ";", "if", "(", "Ctx", ")", "{", "MCSymbol", "*", "const", "Sym", "=", "Ctx", "->", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "VgprIndexUnusedMin", ",", "*", "Ctx", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser66", "Func": "usesVgprAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36566, "Length": 50, "Cover_Rate": 0.8771929824561403} {"Template_token": ["", "MCRegister", "DstReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Src2Reg", "==", "DstReg", ")", "return", "true", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "", "]", ".", "RegClass", ")", ".", "getSizeInBits", "(", ")", "<=", "", ")", "return", "true", ";", "if", "(", "isRegIntersect", "(", "Src2Reg", ",", "DstReg", ",", "TRI", ")", ")", "{", "Error", "(", "getRegLoc", "(", "mc2PseudoReg", "(", "Src2Reg", ")", ",", "Operands", ")", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser66", "Func": "validateMFMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36567, "Length": 91, "Cover_Rate": 0.4312796208530806} {"Template_token": ["", "unsigned", "I", "=", "", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";"], "File": "AMDGPUAsmParser70", "Func": "cvtVOP3Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36568, "Length": 96, "Cover_Rate": 0.5614035087719298} {"Template_token": ["", "switch", "(", "RegNo", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isGFX9", "(", ")", ";", "default", ":", "break", ";", "}", "if", "(", "isCI", "(", ")", ")", "return", "true", ";", "if", "(", "is", "(", ")", ")", "{", "switch", "(", "RegNo", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "}", "for", "(", "MCRegAliasIterator", "R", "(", "", ",", "&", "MRI", ",", "true", ")", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{"], "ground_truth": ["if", "(", "*", "R", "==", "RegNo", ")", "return", "false", ";"], "File": "AMDGPUAsmParser71", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36569, "Length": 107, "Cover_Rate": 0.5783783783783784} {"Template_token": ["", "return", ";", "}", "if", "(", "", "(", "InstDesc", ",", "OpNum", ")", ")", "{", "if", "(", "Literal", ".", "getLoBits", "(", "", ")", "!=", "", ")", "{", "const_cast", "<", "AsmParser", "*", ">", "(", "AsmParser", ")", "->", "Warning", "(", "Inst", ".", "getLoc", "(", ")", ",", "", "", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "lshr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getOpFltSemantics", "(", "OpTy", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "lost", ")", ";", "uint64_t", "ImmVal", "=", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "return", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", ";", "}", "switch", "(", "OpTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "", ")", "&&", "", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "return", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser76", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36570, "Length": 315, "Cover_Rate": 0.4538904899135447} {"Template_token": ["", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getFeatureBits", "(", ")", ")", ")", ";", "{", "", "ISA", "=", "", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "if", "(", "ISA", ".", "Major", ">=", "", "&&", "", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";", "}", "else", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "ISA", ".", "Stepping", ",", "Ctx", ")", ")", ";", "}"], "ground_truth": ["if", "(", "ISA", ".", "Major", ">=", "", "&&", "", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmParser76", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36571, "Length": 247, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "if", "(", "IsAtomicReturn", "&&", "i", "==", "FirstOperandIdx", ")", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyNone", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "HasLdsModifier", "=", "Op", ".", "isLDS", "(", ")", ";", "if", "(", "Op", ".", "isToken", "(", ")", ")", "{", "continue", ";", "}", "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "if", "(", "IsLdsOpcode", "&&", "!", "HasLdsModifier", ")", "{"], "ground_truth": ["int", "NoLdsOpcode", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";"], "File": "AMDGPUAsmParser76", "Func": "cvtMubufImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36572, "Length": 121, "Cover_Rate": 0.3903225806451613} {"Template_token": ["", "bool", "IsLdsOpcode", "=", "IsLds", ";", "bool", "HasLdsModifier", "=", "false", ";", "OptionalImmIndexMap", "OptionalIdx", ";", "assert", "(", "IsAtomicReturn", "?", "IsAtomic", ":", "true", ")", ";", "unsigned", "FirstOperandIdx", "=", "", ";", "for", "(", "unsigned", "i", "=", "FirstOperandIdx", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "if", "(", "IsAtomicReturn", "&&", "i", "==", "FirstOperandIdx", ")", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyNone", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "HasLdsModifier", "=", "Op", ".", "isLDS", "(", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isToken", "(", ")", ")", "{"], "File": "AMDGPUAsmParser76", "Func": "cvtMubufImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36573, "Length": 152, "Cover_Rate": 0.49032258064516127} {"Template_token": ["", "static", "unsigned", "getSpecialRegForName", "(", "StringRef", "RegName", ")", "{", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser76", "Func": "getSpecialRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36574, "Length": 247, "Cover_Rate": 0.7942122186495176} {"Template_token": ["", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser76", "Func": "getSpecialRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36575, "Length": 239, "Cover_Rate": 0.7684887459807074} {"Template_token": ["", "if", "(", "Size", "==", "", ")", "Size", "=", "", ";", "return", "isSafeTruncation", "(", "Imm", ".", "Val", ",", "Size", ")", ";", "}", "if", "(", "type", "==", "", ")", "{", "return", "true", ";", "}", "if", "(", "type", "==", "", ")", "{", "return", "false", ";", "}", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "", ",", "Imm", ".", "Val", ")", ")", ";", "return", "canLosslesslyConvertToFPType", "(", "FPLiteral", ",", "type", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser76", "Func": "isLiteralImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36576, "Length": 71, "Cover_Rate": 0.5378787878787878} {"Template_token": ["", "bool", "isRegOrImmWithInputMods", "(", "unsigned", "RCID", ",", "MVT", "type", ")", "const", "{", "return", "isRegClass", "(", "RCID", ")", "||", "isInlinableImm", "(", "type", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser76", "Func": "isRegOrImmWithInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36577, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isRegOrImmWithInputMods", "(", "unsigned", "RCID", ",", "MVT", "type", ")", "const", "{"], "ground_truth": ["return", "isRegClass", "(", "RCID", ")", "||", "isInlinableImm", "(", "type", ")", ";"], "File": "AMDGPUAsmParser76", "Func": "isRegOrImmWithInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36578, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser76", "Func": "IsRevOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36579, "Length": 108, "Cover_Rate": 0.34394904458598724} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser76", "Func": "IsRevOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36580, "Length": 95, "Cover_Rate": 0.30254777070063693} {"Template_token": ["", "bool", "Operand", "::", "isSDWAOperand", "(", "MVT", "type", ")", "const", "{", "if", "(", "AsmParser", "->", "isVI", "(", ")", ")", "return", "isVReg32", "(", ")", ";"], "ground_truth": ["else", "if", "(", "AsmParser", "->", "isGFX9", "(", ")", ")", "return", "isRegClass", "(", "", ")", "||", "isInlinableImm", "(", "type", ")", ";"], "File": "AMDGPUAsmParser76", "Func": "isSDWAOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36581, "Length": 43, "Cover_Rate": 0.86} {"Template_token": ["", "bool", "Operand", "::", "isSDWAOperand", "(", "MVT", "type", ")", "const", "{"], "ground_truth": ["if", "(", "AsmParser", "->", "isVI", "(", ")", ")", "return", "isVReg32", "(", ")", ";"], "File": "AMDGPUAsmParser76", "Func": "isSDWAOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36582, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "case", "ImmTyOffen", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyIdxen", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyAddr64", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyInstOffset", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset0", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOffset1", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyD16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyFORMAT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyR128A16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyExpVM", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser76", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36584, "Length": 279, "Cover_Rate": 0.6312217194570136} {"Template_token": ["", "case", "ImmTyGLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyD16", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyFORMAT", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyClamp", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyOMod", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "", ";", "break", ";"], "ground_truth": ["case", "ImmTyR128A16", ":", "OS", "<<", "", ";", "break", ";"], "File": "AMDGPUAsmParser76", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36585, "Length": 171, "Cover_Rate": 0.38687782805429866} {"Template_token": ["", "}", "switch", "(", "RegNo", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isGFX9", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isCI", "(", ")", "&&", "!", "is", "(", ")", "&&", "hasXNACK", "(", ")", ";", "default", ":", "break", ";", "}", "if", "(", "isInlineValue", "(", "RegNo", ")", ")", "return", "!", "isCI", "(", ")", "&&", "!", "is", "(", ")", "&&", "!", "isVI", "(", ")", ";", "if", "(", "isCI", "(", ")", ")", "return", "true", ";", "if", "(", "is", "(", ")", ")", "{", "switch", "(", "RegNo", ")", "{"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser76", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36586, "Length": 106, "Cover_Rate": 0.44537815126050423} {"Template_token": ["", "if", "(", "isInlineValue", "(", "RegNo", ")", ")", "return", "!", "isCI", "(", ")", "&&", "!", "is", "(", ")", "&&", "!", "isVI", "(", ")", ";", "if", "(", "isCI", "(", ")", ")", "return", "true", ";", "if", "(", "is", "(", ")", ")", "{", "switch", "(", "RegNo", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "}", "for", "(", "MCRegAliasIterator", "R", "(", "", ",", "&", "MRI", ",", "true", ")", ";"], "ground_truth": ["R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{"], "File": "AMDGPUAsmParser76", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36587, "Length": 86, "Cover_Rate": 0.36134453781512604} {"Template_token": ["", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", ";", "}", "if", "(", "IsVOP1", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmParser77", "Func": "cvtSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36588, "Length": 167, "Cover_Rate": 0.5335463258785943} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "}", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyClamp", ",", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", ";", "}", "if", "(", "IsVOP1", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "", ")", ";", "}", "else", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstSel", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaDstUnused", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc0Sel", ",", "", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySdwaSrc1Sel", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser77", "Func": "cvtSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36589, "Length": 150, "Cover_Rate": 0.4792332268370607} {"Template_token": ["", "void", "AsmParser", "::", "cvtSdwaVOP1", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtSDWA", "(", "Inst", ",", "Operands", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser77", "Func": "cvtSdwaVOP1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36590, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "cvtSDWA", "(", "Inst", ",", "Operands", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser77", "Func": "cvtSdwaVOP1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36591, "Length": 10, "Cover_Rate": 0.4} {"Template_token": ["", "cvtSDWA", "(", "Inst", ",", "Operands", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser77", "Func": "cvtSdwaVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36593, "Length": 10, "Cover_Rate": 0.4} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultSDWADstSel", "(", ")", "const", "{", "return", "defaultSDWASel", "(", "Operand", "::", "ImmTySdwaDstSel", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser77", "Func": "defaultSDWADstSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36594, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultSDWADstSel", "(", ")", "const", "{", "return", "defaultSDWASel", "(", "Operand", "::", "ImmTySdwaDstSel", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser77", "Func": "defaultSDWADstSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36595, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultSDWASel", "(", "Operand", "::", "ImmTy", "Type", ")", "const", "{"], "ground_truth": ["return", "Operand", "::", "CreateImm", "(", "", ",", "SMLoc", "(", ")", ",", "Type", ")", ";"], "File": "AMDGPUAsmParser77", "Func": "defaultSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36597, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "return", "defaultSDWASel", "(", "Operand", "::", "ImmTySdwaSrc0Sel", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser77", "Func": "defaultSDWASrc0Sel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36598, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "Operand", "::", "Ptr", "AsmParser", "::", "defaultSDWASrc1Sel", "(", ")", "const", "{"], "ground_truth": ["return", "defaultSDWASel", "(", "Operand", "::", "ImmTySdwaSrc1Sel", ")", ";"], "File": "AMDGPUAsmParser77", "Func": "defaultSDWASrc1Sel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36601, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "return", "Res", ";", "}", "Operand", "&", "Op", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", ".", "back", "(", ")", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "Imm", ".", "IsFPImm", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operand", "::", "Modifiers", "Mods", "=", "{", "false", ",", "false", ",", "false", "}", ";", "if", "(", "Sext", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "Mods", ".", "Sext", "=", "true", ";", "}", "if", "(", "Mods", ".", "hasIntModifiers", "(", ")", ")", "{", "Op", ".", "setModifiers", "(", "Mods", ")", ";", "}"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser77", "Func": "parseRegOrImmWithIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36602, "Length": 147, "Cover_Rate": 0.588} {"Template_token": ["", "Sext", "=", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "auto", "Res", "=", "parseRegOrImm", "(", "Operands", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "return", "Res", ";", "}", "Operand", "&", "Op", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", ".", "back", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "Imm", ".", "IsFPImm", ")", "{"], "File": "AMDGPUAsmParser77", "Func": "parseRegOrImmWithIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36603, "Length": 96, "Cover_Rate": 0.384} {"Template_token": ["", "case", "MCK_addr64", ":", "return", "Operand", ".", "isAddr64", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_gds", ":", "return", "Operand", ".", "isGDS", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_glc", ":", "return", "Operand", ".", "isGLC", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_idxen", ":", "return", "Operand", ".", "isIdxen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrc32", ":", "return", "Operand", ".", "isSSrc32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "default", ":", "return", "Match_InvalidOperand", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser77", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36604, "Length": 91, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateOpSel", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDim", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAddrSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser78", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36605, "Length": 124, "Cover_Rate": 0.3701492537313433} {"Template_token": ["", "if", "(", "isToken", "(", "AsmToken", "::", "Integer", ")", ")", "{", "SMLoc", "Loc", "=", "getToken", "(", ")", ".", "getEndLoc", "(", ")", ";", "Token", "=", "std", "::", "string", "(", "getTokenStr", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLoc", "(", ")", "!=", "Loc", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "!", "isToken", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_ParseFail", ";", "Token", "+=", "getTokenStr", "(", ")", ";", "StringRef", "DimId", "=", "Token", ";", "if", "(", "DimId", ".", "startswith", "(", "", ")", ")", "DimId", "=", "DimId", ".", "substr", "(", "", ")", ";", "const", "", "*", "DimInfo", "=", "", "(", "DimId", ")", ";"], "ground_truth": ["if", "(", "!", "DimInfo", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser7", "Func": "parseDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36606, "Length": 110, "Cover_Rate": 0.5699481865284974} {"Template_token": ["", "if", "(", "!", "isGFX10Plus", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "!", "trySkipId", "(", "", ",", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_NoMatch", ";", "std", "::", "string", "Token", ";", "if", "(", "isToken", "(", "AsmToken", "::", "Integer", ")", ")", "{", "SMLoc", "Loc", "=", "getToken", "(", ")", ".", "getEndLoc", "(", ")", ";", "Token", "=", "std", "::", "string", "(", "getTokenStr", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLoc", "(", ")", "!=", "Loc", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "!", "isToken", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_ParseFail", ";", "Token", "+=", "getTokenStr", "(", ")", ";"], "ground_truth": ["StringRef", "DimId", "=", "Token", ";"], "File": "AMDGPUAsmParser7", "Func": "parseDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36607, "Length": 111, "Cover_Rate": 0.5751295336787565} {"Template_token": ["", "int64_t", "Sels", "[", "", "]", ";", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Sels", "[", "", "]", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "", ">", "Sels", "[", "", "]", "||", "", "<", "Sels", "[", "", "]", ")", "return", "MatchOperand_ParseFail", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Sels", "[", "i", "]", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "", ">", "Sels", "[", "i", "]", "||", "", "<", "Sels", "[", "i", "]", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "unsigned", "DPP8", "=", "", ";"], "ground_truth": ["for", "(", "size_t", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "DPP8", "|=", "(", "Sels", "[", "i", "]", "<<", "(", "i", "*", "", ")", ")", ";"], "File": "AMDGPUAsmParser7", "Func": "parseDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36608, "Length": 167, "Cover_Rate": 0.7324561403508771} {"Template_token": ["", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "!", "parseId", "(", "Str", ")", ")", "return", "MatchOperand_NoMatch", ";", "uint8_t", "Val", ";", "auto", "Res", "=", "parseExpTgtImpl", "(", "Str", ",", "Val", ")", ";"], "ground_truth": ["if", "(", "Res", "!=", "MatchOperand_Success", ")", "{"], "File": "AMDGPUAsmParser7", "Func": "parseExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36609, "Length": 38, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "uint8_t", "Val", ";", "auto", "Res", "=", "parseExpTgtImpl", "(", "Str", ",", "Val", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{"], "ground_truth": ["Error", "(", "S", ",", "", ")", ";"], "File": "AMDGPUAsmParser7", "Func": "parseExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36610, "Length": 27, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "", ":", "", ";", "Error", "(", "getLoc", "(", ")", ",", "Msg", ")", ";", "}", "while", "(", "!", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser7", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36611, "Length": 57, "Cover_Rate": 0.3131868131868132} {"Template_token": ["", "}", "int64_t", "Int", ";", "Int", "=", "StringSwitch", "<", "int64_t", ">", "(", "Value", ")", ".", "Case", "(", "", ",", "DstUnused", "::", "UNUSED_PAD", ")", ".", "Case", "(", "", ",", "DstUnused", "::", "UNUSED_SEXT", ")", ".", "Case", "(", "", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Int", "==", "", ")", "{", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "Int", ",", "S", ",", "Operand", "::", "ImmTySdwaDstUnused", ")", ")", ";"], "File": "AMDGPUAsmParser7", "Func": "parseSDWADstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36612, "Length": 77, "Cover_Rate": 0.5877862595419847} {"Template_token": ["", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "StringRef", "Value", ";", "OperandMatchResultTy", "res", ";", "res", "=", "parseStringWithPrefix", "(", "Prefix", ",", "Value", ")", ";", "if", "(", "res", "!=", "MatchOperand_Success", ")", "{", "return", "res", ";", "}", "int64_t", "Int", ";", "Int", "=", "StringSwitch", "<", "int64_t", ">", "(", "Value", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_0", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_1", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_2", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "BYTE_3", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "WORD_0", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "WORD_1", ")", ".", "Case", "(", "", ",", "SdwaSel", "::", "DWORD", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["if", "(", "Int", "==", "", ")", "{"], "File": "AMDGPUAsmParser7", "Func": "parseSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36613, "Length": 121, "Cover_Rate": 0.6994219653179191} {"Template_token": ["", "if", "(", "!", "trySkipId", "(", "Prefix", ",", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["return", "parseId", "(", "Value", ")", "?", "MatchOperand_Success", ":", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser7", "Func": "parseStringWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36614, "Length": 25, "Cover_Rate": 0.6410256410256411} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseImm", "(", "OperandVector", "&", "Operands", ",", "bool", "HasSP3AbsModifier", ")", "{", "assert", "(", "!", "isRegister", "(", ")", ")", ";", "assert", "(", "!", "isModifier", "(", ")", ")", ";", "const", "auto", "&", "Tok", "=", "getToken", "(", ")", ";", "const", "auto", "&", "NextTok", "=", "peekToken", "(", ")", ";", "bool", "IsReal", "=", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "bool", "Negate", "=", "false", ";", "if", "(", "!", "IsReal", "&&", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", "&&", "NextTok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "lex", "(", ")", ";", "IsReal", "=", "true", ";", "Negate", "=", "true", ";", "}", "if", "(", "IsReal", ")", "{", "StringRef", "Num", "=", "getTokenStr", "(", ")", ";", "lex", "(", ")", ";", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", "(", ")", ")", ";", "auto", "roundMode", "=", "APFloat", "::", "rmNearestTiesToEven", ";", "if", "(", "!", "RealVal", ".", "convertFromString", "(", "Num", ",", "roundMode", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Negate", ")", "RealVal", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "this", ",", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ",", "Operand", "::", "ImmTyNone", ",", "true", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "else", "{", "int64_t", "IntVal", ";", "const", "MCExpr", "*", "Expr", ";"], "ground_truth": ["SMLoc", "S", "=", "getLoc", "(", ")", ";"], "File": "AMDGPUAsmParser84", "Func": "parseImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36616, "Length": 219, "Cover_Rate": 0.6996805111821086} {"Template_token": ["", "static", "unsigned", "getSpecialRegForName", "(", "StringRef", "RegName", ")", "{", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser88", "Func": "getSpecialRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36617, "Length": 177, "Cover_Rate": 0.8009049773755657} {"Template_token": ["", "}", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "true", ";", "const", "MCOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src", ".", "isReg", "(", ")", "||", "Src", ".", "getReg", "(", ")", "!=", "LDS_DIRECT", ")", "return", "true", ";", "if", "(", "", "(", "getMRI", "(", ")", ",", "Desc", ",", "Src0Idx", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Desc", ".", "TSFlags", "&", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmParser88", "Func": "validateLdsDirect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36618, "Length": 140, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "return", "Operand", "::", "CreateImm", "(", "this", ",", "", ",", "SMLoc", "(", ")", ",", "Operand", "::", "ImmTyD16", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser89", "Func": "defaultD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36620, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "void", "addRegOrImmWithInputModsOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "if", "(", "isRegKind", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Reg", ".", "Modifiers", ")", ")", ";"], "ground_truth": ["addRegOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "addRegOrImmWithInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36621, "Length": 40, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Reg", ".", "Modifiers", ")", ")", ";"], "ground_truth": ["addRegOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "addRegOrImmWithInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36622, "Length": 21, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";", "Op", "->", "Imm", ".", "Type", "=", "Type", ";", "Op", "->", "Imm", ".", "Modifiers", "=", "", ";", "Op", "->", "StartLoc", "=", "Loc", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "Loc", ";"], "File": "AMDGPUAsmParser9", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36623, "Length": 36, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "const", "MCRegisterInfo", "*", "TRI", ",", "const", "MCSubtargetInfo", "*", "STI", ",", "bool", "ForceVOP3", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "Operand", ">", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNo", "=", "RegNo", ";", "Op", "->", "Reg", ".", "TRI", "=", "TRI", ";", "Op", "->", "Reg", ".", "STI", "=", "STI", ";", "Op", "->", "Reg", ".", "Modifiers", "=", "", ";", "Op", "->", "Reg", ".", "IsForcedVOP3", "=", "ForceVOP3", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "AMDGPUAsmParser9", "Func": "CreateReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36624, "Length": 100, "Cover_Rate": 0.9900990099009901} {"Template_token": ["", "OptionalImmIndexMap", "OptionalIdx", ";", "unsigned", "I", "=", "", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "!", "HasMods", "&&", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "HasMods", "&&", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "cvtDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36625, "Length": 192, "Cover_Rate": 0.75} {"Template_token": ["", "cvtDPP", "(", "Inst", ",", "Operands", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "cvtDPP_mod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36626, "Length": 10, "Cover_Rate": 0.4} {"Template_token": ["", "void", "AsmParser", "::", "cvtDPP_nomod", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["cvtDPP", "(", "Inst", ",", "Operands", ",", "false", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "cvtDPP_nomod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36629, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}"], "ground_truth": ["addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "cvtFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36630, "Length": 46, "Cover_Rate": 0.35384615384615387} {"Template_token": ["", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isReg", "(", ")", ")", "{"], "File": "AMDGPUAsmParser9", "Func": "cvtFlatAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36631, "Length": 51, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyTFE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "cvtFlatAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36632, "Length": 39, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyNone", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isToken", "(", ")", ")", "{", "continue", ";", "}", "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyOffset", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyGLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTySLC", ")", ";", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "Operand", "::", "ImmTyTFE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "cvtMubuf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36633, "Length": 154, "Cover_Rate": 0.7897435897435897} {"Template_token": ["", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "assert", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36634, "Length": 84, "Cover_Rate": 0.4397905759162304} {"Template_token": ["", "cvtVOP3", "(", "Inst", ",", "Operands", ")", ";", "}", "else", "{"], "ground_truth": ["cvtId", "(", "Inst", ",", "Operands", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "cvtVOP3_2_nomod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36635, "Length": 17, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "if", "(", "operandsHaveModifiers", "(", "Operands", ")", ")", "{", "cvtVOP3", "(", "Inst", ",", "Operands", ")", ";", "}", "else", "{", "cvtId", "(", "Inst", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "cvtVOP3_2_nomod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36636, "Length": 26, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "void", "AsmParser", "::", "cvtVOP3_only", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtVOP3", "(", "Inst", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "cvtVOP3_only", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36638, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "defaultTokenHasSuffix", "(", ")", "const", "{"], "ground_truth": ["StringRef", "Token", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "defaultTokenHasSuffix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36639, "Length": 18, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "bool", "isClamp", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyClamp", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "isClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36640, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isImmTy", "(", "ImmTyOMod", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "isOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36644, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isOMod", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyOMod", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "isOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36645, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isInlinableImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "isSCSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36647, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "return", "isInlinableImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "isSCSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36649, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "bool", "isVCSrc32", "(", ")", "const", "{"], "ground_truth": ["return", "isInlinableImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "isVCSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36650, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "return", "isInlinableImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "isVCSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36651, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "bool", "isVCSrc64", "(", ")", "const", "{", "return", "isInlinableImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "isVCSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36652, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "Operand", "&", "Src1Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ";", "if", "(", "Src1Op", ".", "isReg", "(", ")", "&&", "(", "Src1Op", ".", "isRegClass", "(", "", ")", "||", "Src1Op", ".", "isRegClass", "(", "", ")", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser9", "Func": "isVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36653, "Length": 47, "Cover_Rate": 0.32867132867132864} {"Template_token": ["", "if", "(", "operandsHaveModifiers", "(", "Operands", ")", ")", "return", "true", ";", "if", "(", "Operands", ".", "size", "(", ")", ">=", "", ")", "{", "Operand", "&", "DstOp", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ";", "if", "(", "DstOp", ".", "isReg", "(", ")", "&&", "DstOp", ".", "isRegClass", "(", "", ")", ")", "return", "true", ";", "}", "if", "(", "Operands", ".", "size", "(", ")", ">=", "", ")", "return", "true", ";", "if", "(", "Operands", ".", "size", "(", ")", ">", "", ")", "{", "Operand", "&", "Src1Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ";"], "ground_truth": ["if", "(", "Src1Op", ".", "isReg", "(", ")", "&&", "(", "Src1Op", ".", "isRegClass", "(", "", ")", "||", "Src1Op", ".", "isRegClass", "(", "", ")", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser9", "Func": "isVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36654, "Length": 123, "Cover_Rate": 0.8601398601398601} {"Template_token": ["", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "hasModifiers", "(", ")", ")", "return", "true", ";", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "(", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyOMod", "||", "Op", ".", "getImmTy", "(", ")", "==", "Operand", "::", "ImmTyClamp", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "operandsHaveModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36655, "Length": 55, "Cover_Rate": 0.45081967213114754} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseDA", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseNamedBit", "(", "", ",", "Operands", ",", "Operand", "::", "ImmTyDA", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "parseDA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36657, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "return", "parseIntWithPrefix", "(", "", ",", "Operands", ",", "Operand", "::", "ImmTyDMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "parseDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36658, "Length": 13, "Cover_Rate": 0.52} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseDMask", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseIntWithPrefix", "(", "", ",", "Operands", ",", "Operand", "::", "ImmTyDMask", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "parseDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36659, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Int", ")", ")", "return", "MatchOperand_ParseFail", ";", "break", ";", "}", "}", "if", "(", "Prefix", ".", "equals", "(", "", ")", ")", "{", "Int", "|=", "", ";", "}", "else", "if", "(", "Prefix", ".", "equals", "(", "", ")", ")", "{", "Int", "|=", "", ";", "}", "else", "if", "(", "Prefix", ".", "equals", "(", "", ")", ")", "{", "Int", "|=", "", ";", "}", "else", "if", "(", "Prefix", ".", "equals", "(", "", ")", ")", "{", "Int", "=", "", ";", "}", "else", "if", "(", "Prefix", ".", "equals", "(", "", ")", ")", "{", "Int", "=", "", ";", "}", "else", "if", "(", "Prefix", ".", "equals", "(", "", ")", ")", "{", "Int", "=", "", ";", "}", "else", "if", "(", "Prefix", ".", "equals", "(", "", ")", ")", "{", "Int", "=", "", ";", "}", "else", "if", "(", "Prefix", ".", "equals", "(", "", ")", ")", "{"], "ground_truth": ["Int", "=", "", ";"], "File": "AMDGPUAsmParser9", "Func": "parseDPPCtrlOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36660, "Length": 160, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "if", "(", "Op", ".", "isImmTy", "(", "Operand", "::", "ImmTyDppBoundCtrl", ")", ")", "{", "Operands", ".", "pop_back", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "", ",", "S", ",", "Operand", "::", "ImmTyDppBoundCtrl", ")", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "parseDPPOptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36661, "Length": 36, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "bool", "AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "setForcedEncodingSize", "(", "", ")", ";", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "setForcedEncodingSize", "(", "", ")", ";", "else", "if", "(", "Name", ".", "endswith", "(", "", ")", ")", "setForcedEncodingSize", "(", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ")", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "AsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "Res", ")", "{", "case", "MatchOperand_Success", ":", "break", ";", "case", "MatchOperand_ParseFail", ":", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "case", "MatchOperand_NoMatch", ":", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36662, "Length": 164, "Cover_Rate": 1.0} {"Template_token": ["", "return", "parseNamedBit", "(", "", ",", "Operands", ",", "Operand", "::", "ImmTyLWE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "parseLWE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36664, "Length": 13, "Cover_Rate": 0.52} {"Template_token": ["", "if", "(", "!", "isInt", "<", "", ">", "(", "IntVal", ")", "&&", "!", "isUInt", "<", "", ">", "(", "IntVal", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Negate", ")", "IntVal", "*=", "-", "", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IntVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Real", ":", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "APFloat", "F", "(", "(", "float", ")", "BitsToDouble", "(", "IntVal", ")", ")", ";", "if", "(", "Negate", ")", "F", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Identifier", ":", "{", "SMLoc", "S", ",", "E", ";", "unsigned", "RegNo", ";", "if", "(", "!", "ParseRegister", "(", "RegNo", ",", "S", ",", "E", ")", ")", "{", "unsigned", "Modifiers", "=", "", ";", "if", "(", "Negate", ")", "Modifiers", "|=", "", ";", "if", "(", "Abs", ")", "{", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Pipe", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36665, "Length": 211, "Cover_Rate": 0.34364820846905536} {"Template_token": ["", "for", "(", "const", "OptionalOperand", "&", "Op", ":", "OptionalOps", ")", "{", "if", "(", "operandsHasOptionalOp", "(", "Operands", ",", "Op", ")", ")", "continue", ";", "AsmParser", "::", "OperandMatchResultTy", "Res", ";", "int64_t", "Value", ";", "if", "(", "Op", ".", "IsBit", ")", "{", "Res", "=", "parseNamedBit", "(", "Op", ".", "Name", ",", "Operands", ",", "Op", ".", "Type", ")", ";", "if", "(", "Res", "==", "MatchOperand_NoMatch", ")", "continue", ";", "return", "Res", ";", "}", "Res", "=", "parseIntWithPrefix", "(", "Op", ".", "Name", ",", "Value", ",", "Op", ".", "Default", ")", ";", "if", "(", "Res", "==", "MatchOperand_NoMatch", ")", "continue", ";"], "ground_truth": ["if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";"], "File": "AMDGPUAsmParser9", "Func": "parseOptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36666, "Length": 95, "Cover_Rate": 0.4973821989528796} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseR128", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseNamedBit", "(", "", ",", "Operands", ",", "Operand", "::", "ImmTyR128", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "parseR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36668, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseUNorm", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseNamedBit", "(", "", ",", "Operands", ",", "Operand", "::", "ImmTyUNorm", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "parseUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36669, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseUNorm", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseNamedBit", "(", "", ",", "Operands", ",", "Operand", "::", "ImmTyUNorm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "parseUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36670, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "HasModifiers", "||", "IsVOP3", "||", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", "||", "getForcedEncodingSize", "(", ")", "==", "", ")", "{", "AsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseOptionalOps", "(", "VOP3OptionalOps", ",", "Operands", ")", ";", "if", "(", "!", "HasModifiers", "&&", "Res", "==", "MatchOperand_Success", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "(", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "isImm", "(", ")", ")", "&&", "!", "Op", ".", "hasModifiers", "(", ")", ")", "Op", ".", "setModifiers", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "parseVOP3OptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36671, "Length": 117, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "Operand", "&", "Op", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "(", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "isImm", "(", ")", ")", "&&", "!", "Op", ".", "hasModifiers", "(", ")", ")", "Op", ".", "setModifiers", "(", "", ")", ";", "}", "}", "return", "Res", ";", "}", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "parseVOP3OptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36672, "Length": 56, "Cover_Rate": 0.3660130718954248} {"Template_token": ["", "else", "OS", "<<", "'<'", "<<", "getImm", "(", ")", "<<", "", "<<", "Imm", ".", "Modifiers", "<<", "'>'", ";", "break", ";", "case", "Token", ":", "OS", "<<", "'\\''", "<<", "getToken", "(", ")", "<<", "'\\''", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUAsmParser9", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36673, "Length": 34, "Cover_Rate": 0.3238095238095238} {"Template_token": ["", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", "<<", "Reg", ".", "Modifiers", "<<", "'>'", ";", "break", ";", "case", "Immediate", ":", "if", "(", "Imm", ".", "Type", "!=", "Operand", "::", "ImmTyNone", ")", "OS", "<<", "getImm", "(", ")", ";", "else", "OS", "<<", "'<'", "<<", "getImm", "(", ")", "<<", "", "<<", "Imm", ".", "Modifiers", "<<", "'>'", ";", "break", ";", "case", "Token", ":", "OS", "<<", "'\\''", "<<", "getToken", "(", ")", "<<", "'\\''", ";", "break", ";", "case", "Expression", ":"], "ground_truth": ["OS", "<<", "", "<<", "*", "Expr", "<<", "'>'", ";"], "File": "AMDGPUAsmParser9", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36674, "Length": 101, "Cover_Rate": 0.9619047619047619} {"Template_token": ["", "void", "addRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "File": "AMDGPUAsmParser", "Func": "addRegOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36675, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "Operand", ">", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNo", "=", "RegNo", ";", "Op", "->", "Reg", ".", "TRI", "=", "TRI", ";", "Op", "->", "Reg", ".", "Modifiers", "=", "-", "", ";", "Op", "->", "Reg", ".", "IsForcedVOP3", "=", "ForceVOP3", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "AMDGPUAsmParser", "Func": "CreateReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36678, "Length": 61, "Cover_Rate": 0.6853932584269663} {"Template_token": ["", "case", "", ":", "return", "", ";", "}", "}", "switch", "(", "RegWidth", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36679, "Length": 52, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "static", "unsigned", "getRegForName", "(", "StringRef", "RegName", ")", "{", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser", "Func": "getRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36680, "Length": 100, "Cover_Rate": 0.819672131147541} {"Template_token": ["", "static", "unsigned", "getRegForName", "(", "StringRef", "RegName", ")", "{", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser", "Func": "getRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36681, "Length": 100, "Cover_Rate": 0.819672131147541} {"Template_token": ["", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "if", "(", "isForcedVOP3", "(", ")", ")", "{", "Operand", "&", "LastOp", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "Operands", ".", "size", "(", ")", "-", "", "]", ")", ";", "if", "(", "LastOp", ".", "isRegKind", "(", ")", "||", "(", "LastOp", ".", "isImm", "(", ")", "&&", "LastOp", ".", "getImmTy", "(", ")", "!=", "Operand", "::", "ImmTyNone", ")", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "", ",", "S", ",", "Operand", "::", "ImmTyClamp", ")", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "", ",", "S", ",", "Operand", "::", "ImmTyOMod", ")", ")", ";", "bool", "Res", "=", "MatchAndEmitInstruction", "(", "IDLoc", ",", "Opcode", ",", "Operands", ",", "Out", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "if", "(", "!", "Res", ")", "return", "Res", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36682, "Length": 172, "Cover_Rate": 0.5341614906832298} {"Template_token": ["", "if", "(", "isForcedVOP3", "(", ")", ")", "{", "Operand", "&", "LastOp", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "Operands", ".", "size", "(", ")", "-", "", "]", ")", ";", "if", "(", "LastOp", ".", "isRegKind", "(", ")", "||", "(", "LastOp", ".", "isImm", "(", ")", "&&", "LastOp", ".", "getImmTy", "(", ")", "!=", "Operand", "::", "ImmTyNone", ")", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "", ",", "S", ",", "Operand", "::", "ImmTyClamp", ")", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "", ",", "S", ",", "Operand", "::", "ImmTyOMod", ")", ")", ";", "bool", "Res", "=", "MatchAndEmitInstruction", "(", "IDLoc", ",", "Opcode", ",", "Operands", ",", "Out", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "if", "(", "!", "Res", ")", "return", "Res", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36683, "Length": 132, "Cover_Rate": 0.40993788819875776} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "return", "ParseSectionDirectiveHSAText", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36684, "Length": 29, "Cover_Rate": 0.4142857142857143} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "TokError", "(", "", ")", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["StringRef", "ID", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";"], "File": "AMDGPUAsmParser", "Func": "ParseDirectiveAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36685, "Length": 70, "Cover_Rate": 0.5147058823529411} {"Template_token": ["", "", "(", "Header", ",", "STI", ".", "getFeatureBits", "(", ")", ")", ";", "while", "(", "true", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "TokError", "(", "", ")", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "", ")", ";", "StringRef", "ID", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "ID", "==", "", ")", "break", ";", "if", "(", "ParseAMDKernelCodeTValue", "(", "ID", ",", "Header", ")", ")", "return", "true", ";", "}"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "EmitAMDKernelCodeT", "(", "Header", ")", ";"], "File": "AMDGPUAsmParser", "Func": "ParseDirectiveAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36686, "Length": 120, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";", "VendorName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "", ")", ";"], "ground_truth": ["ArchName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";"], "File": "AMDGPUAsmParser", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36687, "Length": 93, "Cover_Rate": 0.3184931506849315} {"Template_token": ["", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "IntVal", "=", "IntVal32", ".", "getSExtValue", "(", ")", ";", "if", "(", "Negate", ")", "IntVal", "*=", "-", "", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IntVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Real", ":", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "APFloat", "F", "(", "(", "float", ")", "BitsToDouble", "(", "IntVal", ")", ")", ";", "if", "(", "Negate", ")", "F", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Identifier", ":", "{", "SMLoc", "S", ",", "E", ";", "unsigned", "RegNo", ";", "if", "(", "!", "ParseRegister", "(", "RegNo", ",", "S", ",", "E", ")", ")", "{", "bool", "HasModifiers", "=", "operandsHaveModifiers", "(", "Operands", ")", ";", "unsigned", "Modifiers", "=", "", ";", "if", "(", "Negate", ")", "Modifiers", "|=", "", ";", "if", "(", "Abs", ")", "{", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Pipe", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36688, "Length": 206, "Cover_Rate": 0.37522768670309653} {"Template_token": ["", "if", "(", "RegName", "[", "", "]", "!=", "'s'", "&&", "RegName", "[", "", "]", "!=", "'v'", ")", "return", "true", ";", "bool", "IsVgpr", "=", "RegName", "[", "", "]", "==", "'v'", ";", "unsigned", "RegWidth", ";", "unsigned", "RegIndexInClass", ";", "if", "(", "RegName", ".", "size", "(", ")", ">", "", ")", "{", "RegWidth", "=", "", ";", "if", "(", "RegName", ".", "substr", "(", "", ")", ".", "getAsInteger", "(", "", ",", "RegIndexInClass", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "int64_t", "RegLo", ",", "RegHi", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegLo", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegHi", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser", "Func": "ParseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36689, "Length": 177, "Cover_Rate": 0.5} {"Template_token": ["", "OS", "<<", "getImm", "(", ")", ";", "break", ";", "case", "Token", ":", "OS", "<<", "'\\''", "<<", "getToken", "(", ")", "<<", "'\\''", ";", "break", ";", "case", "Expression", ":", "OS", "<<", "", "<<", "*", "Expr", "<<", "'>'", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36690, "Length": 38, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitAmdKernelCodeT", "(", "const", "MachineFunction", "&", "MF", ",", "const", "ProgramInfo", "&", "KernelInfo", ")", "const", "{", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "amd_kernel_code_t", "header", ";", "", "(", "header", ",", "STM", ".", "getFeatureBits", "(", ")", ")", ";", "header", ".", "compute_pgm_resource_registers", "=", "KernelInfo", ".", "ComputePGMRSrc1", "|", "(", "KernelInfo", ".", "ComputePGMRSrc2", "<<", "", ")", ";", "header", ".", "code_properties", "=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasGridWorkgroupCountX", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_X", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountY", "(", ")", ")", "{"], "ground_truth": ["header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Y", ";"], "File": "AMDGPUAsmPrinter (2)2", "Func": "EmitAmdKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36691, "Length": 198, "Cover_Rate": 0.6387096774193548} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter (2)", "Func": "AMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36693, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter (2)", "Func": "AMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36694, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "static", "AsmPrinter", "*", "createAsmPrinterPass", "(", "TargetMachine", "&", "tm", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "&&", "Streamer", ")", "{"], "ground_truth": ["return", "new", "AsmPrinter", "(", "tm", ",", "std", "::", "move", "(", "Streamer", ")", ")", ";"], "File": "AMDGPUAsmPrinter (2)", "Func": "createAMDGPUAsmPrinterPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36695, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasGridWorkgroupCountX", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_X", ";", "}"], "ground_truth": ["if", "(", "MFI", "->", "hasGridWorkgroupCountY", "(", ")", ")", "{"], "File": "AMDGPUAsmPrinter (2)", "Func": "EmitAmdKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36697, "Length": 111, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasGridWorkgroupCountX", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_X", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountY", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Y", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountZ", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Z", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "header", ".", "kernarg_segment_byte_size", "=", "MFI", "->", "ABIArgOffset", ";", "header", ".", "wavefront_sgpr_count", "=", "KernelInfo", ".", "NumSGPR", ";", "header", ".", "workitem_vgpr_count", "=", "KernelInfo", ".", "NumVGPR", ";"], "ground_truth": ["header", ".", "workitem_private_segment_byte_size", "=", "KernelInfo", ".", "ScratchSize", ";"], "File": "AMDGPUAsmPrinter (2)", "Func": "EmitAmdKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36698, "Length": 122, "Cover_Rate": 0.41216216216216217} {"Template_token": ["", "if", "(", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "getProgramInfo", "(", "KernelInfo", ",", "*", "MF", ")", ";", "EmitAmdKernelCodeT", "(", "*", "MF", ",", "KernelInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter (2)", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36699, "Length": 26, "Cover_Rate": 0.5098039215686274} {"Template_token": ["", "if", "(", "", "(", "GV", ")", ")", "return", ";", "TargetStreamer", "*", "TS", "=", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "isModuleLinkage", "(", "GV", ")", ")", "{", "TS", "->", "EmitHsaModuleScopeGlobal", "(", "GV", "->", "getName", "(", ")", ")", ";", "}", "else", "{", "TS", "->", "EmitHsaProgramScopeGlobal", "(", "GV", "->", "getName", "(", ")", ")", ";", "}", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "OutStreamer", "->", "PushSection", "(", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "*", "Mang", ",", "TM", ")", ")", ";", "MCSymbol", "*", "GVSym", "=", "getSymbol", "(", "GV", ")", ";", "const", "Constant", "*", "C", "=", "GV", "->", "getInitializer", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "GVSym", ")", ";", "EmitGlobalConstant", "(", "DL", ",", "C", ")", ";"], "ground_truth": ["OutStreamer", "->", "PopSection", "(", ")", ";"], "File": "AMDGPUAsmPrinter (2)", "Func": "EmitGlobalVariable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36700, "Length": 134, "Cover_Rate": 0.6568627450980392} {"Template_token": ["", "if", "(", "isModuleLinkage", "(", "GV", ")", ")", "{", "TS", "->", "EmitHsaModuleScopeGlobal", "(", "GV", "->", "getName", "(", ")", ")", ";", "}", "else", "{", "TS", "->", "EmitHsaProgramScopeGlobal", "(", "GV", "->", "getName", "(", ")", ")", ";", "}", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "OutStreamer", "->", "PushSection", "(", ")", ";"], "ground_truth": ["OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "*", "Mang", ",", "TM", ")", ")", ";"], "File": "AMDGPUAsmPrinter (2)", "Func": "EmitGlobalVariable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36701, "Length": 68, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "}", "}", "else", "{", "switch", "(", "MFI", "->", "getShaderType", "(", ")", ")", "{", "default", ":", "case", "ShaderType", "::", "GEOMETRY", ":", "case", "ShaderType", "::", "COMPUTE", ":", "case", "ShaderType", "::", "VERTEX", ":", "RsrcReg", "=", "R_028868_SQ_PGM_RESOURCES_VS", ";", "break", ";", "case", "ShaderType", "::", "PIXEL", ":", "RsrcReg", "=", "R_028850_SQ_PGM_RESOURCES_PS", ";", "break", ";", "}", "}", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_NUM_GPRS", "(", "MaxGPR", "+", "", ")", "|", "S_STACK_ZE", "(", "MFI", "->", "StackSize", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_02880C_DB_SHADER_CONTROL", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_02880C_KILL_ENABLE", "(", "killPixel", ")", ",", "", ")", ";", "if", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0288E8_SQ_LDS_ALLOC", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "RoundUpToAlignment", "(", "MFI", "->", "LDSSize", ",", "", ")", ">>", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter (2)", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36702, "Length": 141, "Cover_Rate": 0.35074626865671643} {"Template_token": ["", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "killPixel", "=", "true", ";", "unsigned", "numOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "op_idx", "=", "", ";", "op_idx", "<", "numOperands", ";", "op_idx", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "op_idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "HWReg", "=", "RI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "&", "", ";", "if", "(", "HWReg", ">", "", ")", "continue", ";", "MaxGPR", "=", "std", "::", "max", "(", "MaxGPR", ",", "HWReg", ")", ";", "}", "}", "}", "unsigned", "RsrcReg", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "EVERGREEN", ")", "{", "switch", "(", "MFI", "->", "getShaderType", "(", ")", ")", "{", "default", ":", "case", "ShaderType", "::", "COMPUTE", ":", "RsrcReg", "=", "R_0288D4_SQ_PGM_RESOURCES_LS", ";", "break", ";", "case", "ShaderType", "::", "GEOMETRY", ":", "RsrcReg", "=", "R_028878_SQ_PGM_RESOURCES_GS", ";", "break", ";", "case", "ShaderType", "::", "PIXEL", ":", "RsrcReg", "=", "R_028844_SQ_PGM_RESOURCES_PS", ";", "break", ";", "case", "ShaderType", "::", "VERTEX", ":", "RsrcReg", "=", "R_028860_SQ_PGM_RESOURCES_VS", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "MFI", "->", "getShaderType", "(", ")", ")", "{", "default", ":", "case", "ShaderType", "::", "GEOMETRY", ":", "case", "ShaderType", "::", "COMPUTE", ":", "case", "ShaderType", "::", "VERTEX", ":", "RsrcReg", "=", "R_028868_SQ_PGM_RESOURCES_VS", ";", "break", ";", "case", "ShaderType", "::", "PIXEL", ":", "RsrcReg", "=", "R_028850_SQ_PGM_RESOURCES_PS", ";", "break", ";", "}", "}", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_NUM_GPRS", "(", "MaxGPR", "+", "", ")", "|", "S_STACK_ZE", "(", "MFI", "->", "StackSize", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_02880C_DB_SHADER_CONTROL", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_02880C_KILL_ENABLE", "(", "killPixel", ")", ",", "", ")", ";", "if", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "R_0288E8_SQ_LDS_ALLOC", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter (2)", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36703, "Length": 302, "Cover_Rate": 0.7512437810945274} {"Template_token": ["", "OutStreamer", "->", "EmitIntValue", "(", "KernelInfo", ".", "ComputePGMRSrc1", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B84C_COMPUTE_PGM_RSRC2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "KernelInfo", ".", "ComputePGMRSrc2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B860_COMPUTE_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVEZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "KernelInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "KernelInfo", ".", "SGPRBlocks", ")", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter (2)", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36704, "Length": 87, "Cover_Rate": 0.3372093023255814} {"Template_token": ["", "OutStreamer", "->", "EmitIntValue", "(", "KernelInfo", ".", "ComputePGMRSrc2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B860_COMPUTE_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVEZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "KernelInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "KernelInfo", ".", "SGPRBlocks", ")", ",", "", ")", ";", "if", "(", "STM", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVEZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "}"], "ground_truth": ["if", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", ")", "{"], "File": "AMDGPUAsmPrinter (2)", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36705, "Length": 115, "Cover_Rate": 0.44573643410852715} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "F", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "uint32_t", "FP32Denormals", "=", "ST", ".", "hasFP32Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "ground_truth": ["uint32_t", "FP64Denormals", "=", "ST", ".", "hasFP64Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "File": "AMDGPUAsmPrinter (2)", "Func": "getFPMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36706, "Length": 40, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "uint32_t", "FP64Denormals", "=", "ST", ".", "hasFP64Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "ground_truth": ["return", "FP_ROUND_MODE_SP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_ROUND_MODE_DP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_DENORM_MODE_SP", "(", "FP32Denormals", ")", "|", "FP_DENORM_MODE_DP", "(", "FP64Denormals", ")", ";"], "File": "AMDGPUAsmPrinter (2)", "Func": "getFPMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36707, "Length": 34, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36708, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "switch", "(", "ShaderType", ")", "{", "default", ":", "case", "ShaderType", "::", "COMPUTE", ":", "return", "R_00B848_COMPUTE_PGM_RSRC1", ";"], "ground_truth": ["case", "ShaderType", "::", "GEOMETRY", ":", "return", "R_00B228_SPI_SHADER_PGM_RSRC1_GS", ";"], "File": "AMDGPUAsmPrinter (2)", "Func": "getRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36709, "Length": 23, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "switch", "(", "ShaderType", ")", "{", "default", ":", "case", "ShaderType", "::", "COMPUTE", ":", "return", "R_00B848_COMPUTE_PGM_RSRC1", ";", "case", "ShaderType", "::", "GEOMETRY", ":", "return", "R_00B228_SPI_SHADER_PGM_RSRC1_GS", ";", "case", "ShaderType", "::", "PIXEL", ":", "return", "R_00B028_SPI_SHADER_PGM_RSRC1_PS", ";", "case", "ShaderType", "::", "VERTEX", ":", "return", "R_00B128_SPI_SHADER_PGM_RSRC1_VS", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter (2)", "Func": "getRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36710, "Length": 40, "Cover_Rate": 0.8163265306122449} {"Template_token": ["", "switch", "(", "GV", "->", "getLinkage", "(", ")", ")", "{", "case", "GlobalValue", "::", "InternalLinkage", ":", "case", "GlobalValue", "::", "CommonLinkage", ":", "return", "true", ";", "case", "GlobalValue", "::", "ExternalLinkage", ":", "return", "false", ";"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUAsmPrinter (2)", "Func": "isModuleLinkage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36711, "Length": 37, "Cover_Rate": 0.7551020408163265} {"Template_token": ["", "void", "LLVMInitializeAsmPrinter", "(", ")", "{"], "ground_truth": ["TargetRegistry", "::", "RegisterAsmPrinter", "(", "TheTarget", ",", "createAsmPrinterPass", ")", ";"], "File": "AMDGPUAsmPrinter (2)", "Func": "LLVMInitializeAMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36713, "Length": 14, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "AsmVariant", ",", "ExtraCode", ",", "O", ")", ";", "case", "'r'", ":", "break", ";", "}", "}", "InstPrinter", "::", "printRegOperand", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ",", "O", ",", "*", "TM", ".", "getSubtargetImpl", "(", "*", "MF", "->", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter (2)", "Func": "PrintAsmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36714, "Length": 84, "Cover_Rate": 0.7} {"Template_token": ["", "break", ";", "}", "}", "InstPrinter", "::", "printRegOperand", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ",", "O", ",", "*", "TM", ".", "getSubtargetImpl", "(", "*", "MF", "->", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter (2)", "Func": "PrintAsmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36715, "Length": 43, "Cover_Rate": 0.35833333333333334} {"Template_token": ["", "bool", "AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "setAlignment", "(", "", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(", ")", ".", "getContext", "(", ")", ";", "MCSectionELF", "*", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ConfigSection", ")", ";", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "ProgramInfo", "KernelInfo", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "getProgramInfo", "(", "KernelInfo", ",", "MF", ")", ";", "if", "(", "!", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "EmitProgramInfo", "(", "MF", ",", "KernelInfo", ")", ";", "}", "TargetStreamer", "*", "TS", "=", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "", "ISA", "=", "STM", ".", "getIsaVersion", "(", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "", ",", "", ")", ";", "}", "else", "{", "EmitProgramInfo", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter (2)", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36716, "Length": 283, "Cover_Rate": 0.4845890410958904} {"Template_token": ["", "VGPRBlocks", "(", "", ")", ",", "SGPRBlocks", "(", "", ")", ",", "Priority", "(", "", ")", ",", "FloatMode", "(", "", ")", ",", "Priv", "(", "", ")", ",", "DX10Clamp", "(", "", ")", ",", "DebugMode", "(", "", ")", ",", "IEEEMode", "(", "", ")", ",", "ScratchSize", "(", "", ")", ",", "ComputePGMRSrc1", "(", "", ")", ",", "LDSBlocks", "(", "", ")", ",", "ScratchBlocks", "(", "", ")", ",", "ComputePGMRSrc2", "(", "", ")", ",", "NumVGPR", "(", "", ")", ",", "NumSGPR", "(", "", ")", ",", "FlatUsed", "(", "false", ")", ",", "VCCUsed", "(", "false", ")", ",", "CodeLen", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter (2)", "Func": "SIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36717, "Length": 91, "Cover_Rate": 0.9578947368421052} {"Template_token": ["", "ProgramInfo", "(", ")", ":"], "ground_truth": ["VGPRBlocks", "(", "", ")", ",", "SGPRBlocks", "(", "", ")", ",", "Priority", "(", "", ")", ",", "FloatMode", "(", "", ")", ",", "Priv", "(", "", ")", ",", "DX10Clamp", "(", "", ")", ",", "DebugMode", "(", "", ")", ",", "IEEEMode", "(", "", ")", ",", "ScratchSize", "(", "", ")", ",", "ComputePGMRSrc1", "(", "", ")", ",", "LDSBlocks", "(", "", ")", ",", "ScratchBlocks", "(", "", ")", ",", "ComputePGMRSrc2", "(", "", ")", ",", "NumVGPR", "(", "", ")", ",", "NumSGPR", "(", "", ")", ",", "FlatUsed", "(", "false", ")", ",", "VCCUsed", "(", "false", ")", ",", "CodeLen", "(", "", ")", "{"], "File": "AMDGPUAsmPrinter (2)", "Func": "SIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36718, "Length": 94, "Cover_Rate": 0.9894736842105263} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getGlobalSTI", "(", ")", ")", ")", "HSAMetadataStream", ".", "reset", "(", "new", "MetadataStreamerV3", "(", ")", ")", ";", "else", "HSAMetadataStream", ".", "reset", "(", "new", "MetadataStreamerV2", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter100", "Func": "AMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36720, "Length": 62, "Cover_Rate": 1.0} {"Template_token": ["", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", ")", ";", "}", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter100", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36721, "Length": 31, "Cover_Rate": 0.31958762886597936} {"Template_token": ["", "if", "(", "DumpCodeInstEmitter", "&&", "!", "isBlockOnlyReachableByFallthrough", "(", "&", "MBB", ")", ")", "{", "DisasmLines", ".", "push_back", "(", "(", "Twine", "(", "", ")", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "", "+", "Twine", "(", "MBB", ".", "getNumber", "(", ")", ")", "+", "", ")", ".", "str", "(", ")", ")", ";"], "ground_truth": ["DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter100", "Func": "EmitBasicBlockStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36722, "Length": 67, "Cover_Rate": 0.7127659574468085} {"Template_token": ["", "raw_string_ostream", "ISAVersionStream", "(", "ISAVersionString", ")", ";", "IsaInfo", "::", "streamIsaVersion", "(", "getGlobalSTI", "(", ")", ",", "ISAVersionStream", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitISAVersion", "(", "ISAVersionStream", ".", "str", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{", "HSAMetadataStream", "->", "end", "(", ")", ";", "bool", "Success", "=", "HSAMetadataStream", "->", "emitTo", "(", "*", "getTargetStreamer", "(", ")", ")", ";"], "ground_truth": ["(", "void", ")", "Success", ";"], "File": "AMDGPUAsmPrinter100", "Func": "EmitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36723, "Length": 72, "Cover_Rate": 0.6101694915254238} {"Template_token": ["", "Streamer", ".", "SwitchSection", "(", "&", "ReadOnlySection", ")", ";", "Streamer", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "", ")", "ReadOnlySection", ".", "setAlignment", "(", "Align", "(", "", ")", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "MF", "->", "getSubtarget", "(", ")", ";", "SmallString", "<", "", ">", "KernelName", ";", "getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAmdhsaKernelDescriptor", "(", "STI", ",", "KernelName", ",", "getAmdhsaKernelDescriptor", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STI", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ",", "hasXNACK", "(", "STI", ")", ")", ";"], "ground_truth": ["Streamer", ".", "PopSection", "(", ")", ";"], "File": "AMDGPUAsmPrinter100", "Func": "EmitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36724, "Length": 132, "Cover_Rate": 0.5409836065573771} {"Template_token": ["", "Streamer", ".", "SwitchSection", "(", "&", "ReadOnlySection", ")", ";", "Streamer", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "", ")", "ReadOnlySection", ".", "setAlignment", "(", "Align", "(", "", ")", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "MF", "->", "getSubtarget", "(", ")", ";", "SmallString", "<", "", ">", "KernelName", ";", "getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAmdhsaKernelDescriptor", "(", "STI", ",", "KernelName", ",", "getAmdhsaKernelDescriptor", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STI", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ",", "hasXNACK", "(", "STI", ")", ")", ";"], "ground_truth": ["Streamer", ".", "PopSection", "(", ")", ";"], "File": "AMDGPUAsmPrinter100", "Func": "EmitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36725, "Length": 132, "Cover_Rate": 0.5409836065573771} {"Template_token": ["", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "!", "STM", ".", "hasCodeObjectV3", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "F", ")", "&&", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ")", "{", "amd_kernel_code_t", "KernelCode", ";", "getAmdKernelCode", "(", "KernelCode", ",", "CurrentProgramInfo", ",", "*", "MF", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";", "}", "if", "(", "STM", ".", "isAmdHsaOS", "(", ")", ")", "HSAMetadataStream", "->", "emitKernel", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter100", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36726, "Length": 106, "Cover_Rate": 0.762589928057554} {"Template_token": ["", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";", "}", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter100", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36727, "Length": 57, "Cover_Rate": 0.3202247191011236} {"Template_token": ["", "if", "(", "GV", "->", "hasInitializer", "(", ")", "&&", "!", "isa", "<", "UndefValue", ">", "(", "GV", "->", "getInitializer", "(", ")", ")", ")", "{", "OutContext", ".", "reportError", "(", "{", "}", ",", "Twine", "(", "GV", "->", "getName", "(", ")", ")", "+", "", ")", ";", "return", ";", "}", "const", "Triple", "::", "OSType", "OS", "=", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", ";", "if", "(", "OS", "==", "Triple", "::", "AMDHSA", "||", "OS", "==", "Triple", "::", "AMDPAL", ")", "return", ";", "MCSymbol", "*", "GVSym", "=", "getSymbol", "(", "GV", ")", ";", "GVSym", "->", "redefineIfPossible", "(", ")", ";", "if", "(", "GVSym", "->", "isDefined", "(", ")", "||", "GVSym", "->", "isVariable", "(", ")", ")", "report_fatal_error", "(", "", "+", "Twine", "(", "GVSym", "->", "getName", "(", ")", ")", "+", "", ")", ";", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getValueType", "(", ")", ")", ";", "unsigned", "Align", "=", "GV", "->", "getAlignment", "(", ")", ";", "if", "(", "!", "Align", ")", "Align", "=", "", ";", "EmitVisibility", "(", "GVSym", ",", "GV", "->", "getVisibility", "(", ")", ",", "!", "GV", "->", "isDeclaration", "(", ")", ")", ";", "EmitLinkage", "(", "GV", ",", "GVSym", ")", ";", "if", "(", "auto", "TS", "=", "getTargetStreamer", "(", ")", ")", "TS", "->", "emitLDS", "(", "GVSym", ",", "Size", ",", "Align", ")", ";", "return", ";", "}", "AsmPrinter", "::", "EmitGlobalVariable", "(", "GV", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter100", "Func": "EmitGlobalVariable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36728, "Length": 224, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "}", "MD", "->", "setScratchSize", "(", "CC", ",", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "", ")", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "MD", "->", "setRsrc2", "(", "CC", ",", "S_00B02C_EXTRA_LDS_ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ")", ";", "MD", "->", "setSpiPsInputEna", "(", "MFI", "->", "getPnputEnable", "(", ")", ")", ";", "MD", "->", "setSpiPsInputAddr", "(", "MFI", "->", "getPnputAddr", "(", ")", ")", ";", "}", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "STM", ".", "isWave32", "(", ")", ")", "MD", "->", "setWave32", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter100", "Func": "EmitPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36729, "Length": 108, "Cover_Rate": 0.3776223776223776} {"Template_token": ["", "OutStreamer", "->", "EmitIntValue", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B860_COMPUTE_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_00B02C_SPI_SHADER_PGM_RSRC2_PS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B02C_EXTRA_LDS_ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ",", "", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "R_0286CC_SPI_PS_INPUT_ENA", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter100", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36730, "Length": 140, "Cover_Rate": 0.445859872611465} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", "->", "begin", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", "->", "readFromIR", "(", "M", ")", ";", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getGlobalSTI", "(", ")", ")", ")", "return", ";"], "ground_truth": ["if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter100", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36731, "Length": 124, "Cover_Rate": 0.5740740740740741} {"Template_token": ["", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "", "(", "Out", ",", "&", "STM", ")", ";", "Out", ".", "compute_pgm_resource_registers", "=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", "|", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", "<<", "", ")", ";", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_ZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "Align", "MaxKernArgAlign", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";", "Out", ".", "wavefront_sgpr_count", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "Out", ".", "workitem_vgpr_count", "=", "CurrentProgramInfo", ".", "NumVGPR", ";"], "ground_truth": ["Out", ".", "workitem_private_segment_byte_size", "=", "CurrentProgramInfo", ".", "ScratchSize", ";"], "File": "AMDGPUAsmPrinter100", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36732, "Length": 228, "Cover_Rate": 0.6972477064220184} {"Template_token": ["", "uint32_t", "FP64Denormals", "=", "Mode", ".", "FP64FP16Denormals", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";", "return", "FP_ROUND_MODE_SP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_ROUND_MODE_DP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_DENORM_MODE_SP", "(", "FP32Denormals", ")", "|", "FP_DENORM_MODE_DP", "(", "FP64Denormals", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter100", "Func": "getFPMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36733, "Length": 33, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "ProgInfo", ".", "NumVGPR", "=", "Info", ".", "getTotalNumVGPRs", "(", "STM", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "Info", ".", "NumExplicitSGPR", ";", "ProgInfo", ".", "ScratchSize", "=", "Info", ".", "PrivateSegmentSize", ";", "ProgInfo", ".", "VCCUsed", "=", "Info", ".", "UsesVCC", ";", "ProgInfo", ".", "FlatUsed", "=", "Info", ".", "UsesFlatScratch", ";", "ProgInfo", ".", "DynamicCallStack", "=", "Info", ".", "HasDynamicallySizedStack", "||", "Info", ".", "HasRecursion", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "ProgInfo", ".", "ScratchSize", ")", ")", "{", "DiagnosticInfoStackSize", "DiagStackSize", "(", "MF", ".", "getFunction", "(", ")", ",", "ProgInfo", ".", "ScratchSize", ",", "DS_Error", ")", ";", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagStackSize", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ExtraSGPRs", "=", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STM", ",", "ProgInfo", ".", "VCCUsed", ",", "ProgInfo", ".", "FlatUsed", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", "&&", "!", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", "-", "", ";", "}", "}", "ProgInfo", ".", "NumSGPR", "+=", "ExtraSGPRs", ";", "unsigned", "WaveDispatchNumSGPR", "=", "", ",", "WaveDispatchNumVGPR", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "MF", ".", "getFunction", "(", ")", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "Arg", ".", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "+", "", ")", "/", "", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "else", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{"], "ground_truth": ["unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";"], "File": "AMDGPUAsmPrinter100", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36734, "Length": 417, "Cover_Rate": 0.37066666666666664} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "UseOp", ":", "MRI", ".", "reg_operands", "(", "Reg", ")", ")", "{", "if", "(", "!", "UseOp", ".", "isImplicit", "(", ")", "||", "!", "TII", ".", "isFLAT", "(", "*", "UseOp", ".", "getParent", "(", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter100", "Func": "hasAnyNonFlatUseOfReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36735, "Length": 45, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "default", ":", "return", "true", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "InstPrinter", "::", "printRegOperand", "(", "MO", ".", "getReg", "(", ")", ",", "O", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmPrinter100", "Func": "PrintAsmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36737, "Length": 55, "Cover_Rate": 0.40145985401459855} {"Template_token": ["", "case", "'r'", ":", "break", ";", "default", ":", "return", "true", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "InstPrinter", "::", "printRegOperand", "(", "MO", ".", "getReg", "(", ")", ",", "O", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter100", "Func": "PrintAsmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36738, "Length": 65, "Cover_Rate": 0.4744525547445255} {"Template_token": ["", "AMDGPUA", "=", "static_cast", "<", "TargetMachine", "*", ">", "(", "&", "TM", ")", "->", "getAS", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter101", "Func": "AMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36739, "Length": 17, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "AMDGPUA", "=", "static_cast", "<", "TargetMachine", "*", ">", "(", "&", "TM", ")", "->", "getAS", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter101", "Func": "AMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36740, "Length": 17, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "assert", "(", "!", "", ".", "contains", "(", "Reg", ")", "&&", "", ")", ";", "IsSGPR", "=", "true", ";", "Width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "IsSGPR", "=", "false", ";", "Width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "assert", "(", "!", "", ".", "contains", "(", "Reg", ")", "&&", "", ")", ";", "IsSGPR", "=", "true", ";", "Width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "IsSGPR", "=", "false", ";", "Width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "assert", "(", "!", "", ".", "contains", "(", "Reg", ")", "&&", "", ")", ";", "IsSGPR", "=", "true", ";", "Width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "IsSGPR", "=", "false", ";", "Width", "=", "", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "HWReg", "=", "TRI", ".", "getHWRegIndex", "(", "Reg", ")", ";", "int", "MaxUsed", "=", "HWReg", "+", "Width", "-", "", ";", "if", "(", "IsSGPR", ")", "{", "MaxSGPR", "=", "MaxUsed", ">", "MaxSGPR", "?", "MaxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "MaxUsed", ">", "MaxVGPR", "?", "MaxUsed", ":", "MaxVGPR", ";", "}", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "MachineOperand", "*", "CalleeOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "callee", ")", ";", "const", "Function", "*", "Callee", "=", "cast", "<", "Function", ">", "(", "CalleeOp", "->", "getGlobal", "(", ")", ")", ";", "if", "(", "Callee", "->", "isDeclaration", "(", ")", ")", "{", "int", "MaxSGPRGuess", "=", "", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "ST", ".", "getFeatureBits", "(", ")", ",", "true", ",", "ST", ".", "hasFlatAddressSpace", "(", ")", ")", ";", "MaxSGPR", "=", "std", "::", "max", "(", "MaxSGPR", ",", "MaxSGPRGuess", ")", ";", "MaxVGPR", "=", "std", "::", "max", "(", "MaxVGPR", ",", "", ")", ";", "CalleeFrameSize", "=", "std", "::", "max", "(", "CalleeFrameSize", ",", "UINT64_C", "(", "", ")", ")", ";", "Info", ".", "UsesVCC", "=", "true", ";", "Info", ".", "UsesFlatScratch", "=", "ST", ".", "hasFlatAddressSpace", "(", ")", ";", "Info", ".", "HasDynamicallySizedStack", "=", "true", ";", "}", "else", "{", "auto", "I", "=", "CallGraphResourceInfo", ".", "find", "(", "Callee", ")", ";", "assert", "(", "I", "!=", "CallGraphResourceInfo", ".", "end", "(", ")", "&&", "", ")", ";", "MaxSGPR", "=", "std", "::", "max", "(", "I", "->", "second", ".", "NumExplicitSGPR", "-", "", ",", "MaxSGPR", ")", ";", "MaxVGPR", "=", "std", "::", "max", "(", "I", "->", "second", ".", "NumVGPR", "-", "", ",", "MaxVGPR", ")", ";", "CalleeFrameSize", "=", "std", "::", "max", "(", "I", "->", "second", ".", "PrivateSegmentSize", ",", "CalleeFrameSize", ")", ";"], "ground_truth": ["Info", ".", "UsesVCC", "|=", "I", "->", "second", ".", "UsesVCC", ";"], "File": "AMDGPUAsmPrinter101", "Func": "analyzeResourceUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36741, "Length": 423, "Cover_Rate": 0.3261372397841172} {"Template_token": ["", "bool", "AsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "CallGraphResourceInfo", ".", "clear", "(", ")", ";", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter101", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36742, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "CallGraphResourceInfo", ".", "clear", "(", ")", ";"], "ground_truth": ["return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36743, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "if", "(", "STI", ".", "dumpCode", "(", ")", "&&", "!", "isBlockOnlyReachableByFallthrough", "(", "&", "MBB", ")", ")", "{", "DisasmLines", ".", "push_back", "(", "(", "Twine", "(", "", ")", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "", "+", "Twine", "(", "MBB", ".", "getNumber", "(", ")", ")", "+", "", ")", ".", "str", "(", ")", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";"], "ground_truth": ["HexLines", ".", "push_back", "(", "", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "EmitBasicBlockStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36744, "Length": 78, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CodeSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "NumSGPR", ")", ",", "false", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "NumVGPR", ")", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "emitCommonFunctionComments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36745, "Length": 42, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "HSAMetadataStream", ".", "end", "(", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitHSAMetadata", "(", "HSAMetadataStream", ".", "getHSAMetadata", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "{", "PALMD", "::", "Metadata", "PALMetadataVector", ";", "for", "(", "auto", "i", ":", "PALMetadataMap", ")", "{", "PALMetadataVector", ".", "push_back", "(", "i", ".", "first", ")", ";", "PALMetadataVector", ".", "push_back", "(", "i", ".", "second", ")", ";", "}", "getTargetStreamer", "(", ")", "->", "EmitPALMetadata", "(", "PALMetadataVector", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter101", "Func": "EmitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36746, "Length": 79, "Cover_Rate": 0.4438202247191011} {"Template_token": ["", "auto", "&", "ReadOnlySection", "=", "*", "ObjectFileInfo", ".", "getReadOnlySection", "(", ")", ";", "Streamer", ".", "PushSection", "(", ")", ";", "Streamer", ".", "SwitchSection", "(", "&", "ReadOnlySection", ")", ";", "Streamer", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "", ")", "ReadOnlySection", ".", "setAlignment", "(", "", ")", ";", "SmallString", "<", "", ">", "KernelName", ";", "getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", "->", "EmitAmdhsaKernelDescriptor", "(", "*", "getSTI", "(", ")", ",", "KernelName", ",", "getAmdhsaKernelDescriptor", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "getSTI", "(", ")", "->", "getFeatureBits", "(", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ",", "hasXNACK", "(", "*", "getSTI", "(", ")", ")", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "EmitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36747, "Length": 140, "Cover_Rate": 0.5809128630705395} {"Template_token": ["", "if", "(", "!", "IsaInfo", "::", "hasCodeObjectV3", "(", "getSTI", "(", ")", ")", "||", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";", "auto", "&", "Streamer", "=", "getTargetStreamer", "(", ")", "->", "getStreamer", "(", ")", ";", "auto", "&", "Context", "=", "Streamer", ".", "getContext", "(", ")", ";", "auto", "&", "ObjectFileInfo", "=", "*", "Context", ".", "getObjectFileInfo", "(", ")", ";", "auto", "&", "ReadOnlySection", "=", "*", "ObjectFileInfo", ".", "getReadOnlySection", "(", ")", ";", "Streamer", ".", "PushSection", "(", ")", ";", "Streamer", ".", "SwitchSection", "(", "&", "ReadOnlySection", ")", ";", "Streamer", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "", ")", "ReadOnlySection", ".", "setAlignment", "(", "", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "EmitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36748, "Length": 116, "Cover_Rate": 0.48132780082987553} {"Template_token": ["", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getSTI", "(", ")", ")", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "return", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "STM", ".", "isAmdCodeObjectV2", "(", "F", ")", "&&", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ")", "{", "amd_kernel_code_t", "KernelCode", ";", "getAmdKernelCode", "(", "KernelCode", ",", "CurrentProgramInfo", ",", "*", "MF", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";", "}"], "ground_truth": ["if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";"], "File": "AMDGPUAsmPrinter101", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36749, "Length": 125, "Cover_Rate": 0.7396449704142012} {"Template_token": ["", "const", "GCNSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter101", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36750, "Length": 67, "Cover_Rate": 0.34183673469387754} {"Template_token": ["", "if", "(", "", "(", "GV", ")", ")", "return", ";"], "ground_truth": ["AsmPrinter", "::", "EmitGlobalVariable", "(", "GV", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "EmitGlobalVariable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36751, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "if", "(", "", "(", "GV", ")", ")", "return", ";"], "ground_truth": ["AsmPrinter", "::", "EmitGlobalVariable", "(", "GV", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "EmitGlobalVariable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36752, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "unsigned", "Rsrc2Reg", "=", "Rsrc1Reg", "+", "", ";", "unsigned", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "CS_SCRATCH_ZE", ";", "switch", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "{", "case", "CallingConv", "::", "_PS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "PS_SCRATCH_ZE", ";", "break", ";", "case", "CallingConv", "::", "_VS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "VS_SCRATCH_ZE", ";", "break", ";", "case", "CallingConv", "::", "_GS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "GS_SCRATCH_ZE", ";", "break", ";", "case", "CallingConv", "::", "_ES", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "ES_SCRATCH_ZE", ";", "break", ";", "case", "CallingConv", "::", "_HS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "HS_SCRATCH_ZE", ";", "break", ";", "case", "CallingConv", "::", "_LS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "LS_SCRATCH_ZE", ";", "break", ";", "}", "unsigned", "NumUsedVgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_VGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_ZE", ";", "unsigned", "NumUsedSgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_SGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_ZE", ";", "PALMetadataMap", "[", "NumUsedVgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ";", "PALMetadataMap", "[", "NumUsedSgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "|=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", ";", "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ";", "PALMetadataMap", "[", "ScratchSizeKey", "]", "|=", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "", ")", ";", "}", "else", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "|=", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ";", "if", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "", ")", "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "S_00B84C_SCRATCH_EN", "(", "", ")", ";", "PALMetadataMap", "[", "ScratchSizeKey", "]", "|=", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter101", "Func": "EmitPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36753, "Length": 275, "Cover_Rate": 0.7198952879581152} {"Template_token": ["", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "ES_SCRATCH_ZE", ";", "break", ";", "case", "CallingConv", "::", "_HS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "HS_SCRATCH_ZE", ";", "break", ";", "case", "CallingConv", "::", "_LS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "LS_SCRATCH_ZE", ";", "break", ";", "}", "unsigned", "NumUsedVgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_VGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_ZE", ";", "unsigned", "NumUsedSgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_SGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_ZE", ";", "PALMetadataMap", "[", "NumUsedVgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ";", "PALMetadataMap", "[", "NumUsedSgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "|=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", ";", "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ";", "PALMetadataMap", "[", "ScratchSizeKey", "]", "|=", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "", ")", ";", "}", "else", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "|=", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ";"], "ground_truth": ["if", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "", ")", "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "S_00B84C_SCRATCH_EN", "(", "", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "EmitPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36754, "Length": 181, "Cover_Rate": 0.4738219895287958} {"Template_token": ["", "if", "(", "STM", ".", "isVGPRSpillingEnabled", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_00B02C_SPI_SHADER_PGM_RSRC2_PS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B02C_EXTRA_LDS_ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286CC_SPI_PS_INPUT_ENA", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputEnable", "(", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286D0_SPI_PS_INPUT_ADDR", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputAddr", "(", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter101", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36755, "Length": 124, "Cover_Rate": 0.36151603498542273} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "IsaInfo", "::", "IsaVersion", "ISA", "=", "IsaInfo", "::", "getIsaVersion", "(", "getSTI", "(", ")", "->", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36756, "Length": 68, "Cover_Rate": 0.37362637362637363} {"Template_token": ["", "if", "(", "MFI", ".", "hasDispatchPtr", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "}", "if", "(", "MFI", ".", "hasQueuePtr", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "}", "if", "(", "MFI", ".", "hasKernargSegmentPtr", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "}", "if", "(", "MFI", ".", "hasDispatchID", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "}", "if", "(", "MFI", ".", "hasFlatScratchInit", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter101", "Func": "getAmdhsaKernelCodeProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36757, "Length": 80, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "", "(", "Out", ",", "STM", ".", "getFeatureBits", "(", ")", ")", ";", "Out", ".", "compute_pgm_resource_registers", "=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", "|", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", "<<", "", ")", ";", "Out", ".", "code_properties", "=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_ZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "debuggerSupported", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DEBUG_SUPPORTED", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";"], "ground_truth": ["unsigned", "MaxKernArgAlign", ";"], "File": "AMDGPUAsmPrinter101", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36758, "Length": 194, "Cover_Rate": 0.5243243243243243} {"Template_token": ["", "uint32_t", "FP64Denormals", "=", "ST", ".", "hasFP64Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";", "return", "FP_ROUND_MODE_SP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_ROUND_MODE_DP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_DENORM_MODE_SP", "(", "FP32Denormals", ")", "|", "FP_DENORM_MODE_DP", "(", "FP64Denormals", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter101", "Func": "getFPMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36759, "Length": 35, "Cover_Rate": 0.4861111111111111} {"Template_token": ["", "static", "uint32_t", "getFPMode", "(", "const", "MachineFunction", "&", "F", ")", "{"], "ground_truth": ["const", "GCNSubtarget", "&", "ST", "=", "F", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "getFPMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36760, "Length": 24, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "MCSubtargetInfo", "*", "AsmPrinter", "::", "getSTI", "(", ")", "const", "{", "return", "TM", ".", "getMCSubtargetInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter101", "Func": "getSTI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36762, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "return", "true", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{"], "ground_truth": ["InstPrinter", "::", "printRegOperand", "(", "MO", ".", "getReg", "(", ")", ",", "O", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "PrintAsmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36763, "Length": 50, "Cover_Rate": 0.352112676056338} {"Template_token": ["", "auto", "NamedMD", "=", "M", ".", "getNamedMetadata", "(", "", ")", ";", "if", "(", "!", "NamedMD", "||", "!", "NamedMD", "->", "getNumOperands", "(", ")", ")", "return", ";", "auto", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "NamedMD", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Tuple", ")", "return", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Tuple", "->", "getNumOperands", "(", ")", "&", "-", "", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "auto", "Key", "=", "mdconst", "::", "dyn_extract", "<", "ConstantInt", ">", "(", "Tuple", "->", "getOperand", "(", "I", ")", ")", ";", "auto", "Val", "=", "mdconst", "::", "dyn_extract", "<", "ConstantInt", ">", "(", "Tuple", "->", "getOperand", "(", "I", "+", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Key", "||", "!", "Val", ")", "continue", ";"], "File": "AMDGPUAsmPrinter101", "Func": "readPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36764, "Length": 122, "Cover_Rate": 0.8187919463087249} {"Template_token": ["", "auto", "Key", "=", "mdconst", "::", "dyn_extract", "<", "ConstantInt", ">", "(", "Tuple", "->", "getOperand", "(", "I", ")", ")", ";", "auto", "Val", "=", "mdconst", "::", "dyn_extract", "<", "ConstantInt", ">", "(", "Tuple", "->", "getOperand", "(", "I", "+", "", ")", ")", ";", "if", "(", "!", "Key", "||", "!", "Val", ")", "continue", ";", "PALMetadataMap", "[", "Key", "->", "getZExtValue", "(", ")", "]", "=", "Val", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter101", "Func": "readPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36765, "Length": 64, "Cover_Rate": 0.42953020134228187} {"Template_token": ["", "EmitProgramInfo", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "CallGraphResourceInfo", "[", "&", "MF", ".", "getFunction", "(", ")", "]", ";", "emitCommonFunctionComments", "(", "Info", ".", "NumVGPR", ",", "Info", ".", "getTotalNumSGPRs", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "Info", ".", "PrivateSegmentSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "return", "false", ";", "}", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "emitCommonFunctionComments", "(", "CurrentProgramInfo", ".", "NumVGPR", ",", "CurrentProgramInfo", ".", "NumSGPR", ",", "CurrentProgramInfo", ".", "ScratchSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "LDSSize", ")", "+", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "MFI", "->", "needsWaveLimiter", "(", ")", ")", ",", "false", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter101", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36766, "Length": 340, "Cover_Rate": 0.4271356783919598} {"Template_token": ["", "std", "::", "string", "ISAVersionString", ";", "raw_string_ostream", "ISAVersionStream", "(", "ISAVersionString", ")", ";", "IsaInfo", "::", "streamIsaVersion", "(", "getGlobalSTI", "(", ")", ",", "ISAVersionStream", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitISAVersion", "(", "ISAVersionStream", ".", "str", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{", "HSAMetadataStream", "->", "end", "(", ")", ";", "bool", "Success", "=", "HSAMetadataStream", "->", "emitTo", "(", "*", "getTargetStreamer", "(", ")", ")", ";"], "ground_truth": ["(", "void", ")", "Success", ";"], "File": "AMDGPUAsmPrinter102", "Func": "EmitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36770, "Length": 77, "Cover_Rate": 0.4031413612565445} {"Template_token": ["", "bool", "Success", "=", "HSAMetadataStream", "->", "emitTo", "(", "*", "getTargetStreamer", "(", ")", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "Success", "&&", "", ")", ";", "}", "if", "(", "!", "IsaInfo", "::", "hasCodeObjectV3", "(", "getGlobalSTI", "(", ")", ")", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "{"], "ground_truth": ["PALMD", "::", "Metadata", "PALMetadataVector", ";"], "File": "AMDGPUAsmPrinter102", "Func": "EmitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36771, "Length": 61, "Cover_Rate": 0.3193717277486911} {"Template_token": ["", "if", "(", "!", "IsaInfo", "::", "hasCodeObjectV3", "(", "getGlobalSTI", "(", ")", ")", "||", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";", "auto", "&", "Streamer", "=", "getTargetStreamer", "(", ")", "->", "getStreamer", "(", ")", ";", "auto", "&", "Context", "=", "Streamer", ".", "getContext", "(", ")", ";", "auto", "&", "ObjectFileInfo", "=", "*", "Context", ".", "getObjectFileInfo", "(", ")", ";", "auto", "&", "ReadOnlySection", "=", "*", "ObjectFileInfo", ".", "getReadOnlySection", "(", ")", ";", "Streamer", ".", "PushSection", "(", ")", ";", "Streamer", ".", "SwitchSection", "(", "&", "ReadOnlySection", ")", ";", "Streamer", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "", ")", "ReadOnlySection", ".", "setAlignment", "(", "", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "MF", "->", "getSubtarget", "(", ")", ";", "SmallString", "<", "", ">", "KernelName", ";"], "ground_truth": ["getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter102", "Func": "EmitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36772, "Length": 145, "Cover_Rate": 0.6016597510373444} {"Template_token": ["", "return", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "SmallString", "<", "", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", "->", "EmitSymbolType", "(", "SymbolName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{"], "ground_truth": ["DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "", ")", ";"], "File": "AMDGPUAsmPrinter102", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36773, "Length": 109, "Cover_Rate": 0.5989010989010989} {"Template_token": ["", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "SmallString", "<", "", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", "->", "EmitSymbolType", "(", "SymbolName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter102", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36774, "Length": 81, "Cover_Rate": 0.44505494505494503} {"Template_token": ["", "IsaInfo", "::", "streamIsaVersion", "(", "getGlobalSTI", "(", ")", ",", "ExpectedTargetOS", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitDirectiveAMDGCNTarget", "(", "ExpectedTarget", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", "->", "begin", "(", "M", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "readPALMetadata", "(", "M", ")", ";"], "File": "AMDGPUAsmPrinter102", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36775, "Length": 97, "Cover_Rate": 0.46634615384615385} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", "->", "begin", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "readPALMetadata", "(", "M", ")", ";", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getGlobalSTI", "(", ")", ")", ")", "return", ";"], "ground_truth": ["if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter102", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36776, "Length": 116, "Cover_Rate": 0.5576923076923077} {"Template_token": ["", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "debuggerSupported", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DEBUG_SUPPORTED", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "unsigned", "MaxKernArgAlign", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";", "Out", ".", "wavefront_sgpr_count", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "Out", ".", "workitem_vgpr_count", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "Out", ".", "workitem_private_segment_byte_size", "=", "CurrentProgramInfo", ".", "ScratchSize", ";", "Out", ".", "workgroup_group_segment_byte_size", "=", "CurrentProgramInfo", ".", "LDSSize", ";", "Out", ".", "kernarg_segment_alignment", "=", "std", "::", "max", "(", "(", "size_t", ")", "", ",", "countTrailingZeros", "(", "MaxKernArgAlign", ")", ")", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "Out", ".", "debug_wavefront_private_segment_offset_sgpr", "=", "CurrentProgramInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ";", "Out", ".", "debug_private_segment_buffer_sgpr", "=", "CurrentProgramInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter102", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36777, "Length": 205, "Cover_Rate": 0.55858310626703} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "STM", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "RI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "ExtraSGPRs", "=", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STM", ",", "ProgInfo", ".", "VCCUsed", ",", "ProgInfo", ".", "FlatUsed", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", "&&", "!", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", "-", "", ";", "}", "}", "ProgInfo", ".", "NumSGPR", "+=", "ExtraSGPRs", ";", "unsigned", "WaveDispatchNumSGPR", "=", "", ",", "WaveDispatchNumVGPR", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "MF", ".", "getFunction", "(", ")", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "Arg", ".", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "+", "", ")", "/", "", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "else", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";"], "ground_truth": ["Ctx", ".", "diagnose", "(", "Diag", ")", ";"], "File": "AMDGPUAsmPrinter102", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36778, "Length": 487, "Cover_Rate": 0.4476102941176471} {"Template_token": ["", "header", ".", "code_properties", "=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "AMD_HSA_BITS_SET", "(", "header", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_ZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasGridWorkgroupCountX", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_X", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountY", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Y", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountZ", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Z", ";", "}"], "ground_truth": ["if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";"], "File": "AMDGPUAsmPrinter103", "Func": "EmitAmdKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36779, "Length": 172, "Cover_Rate": 0.40093240093240096} {"Template_token": ["", "getProgramInfo", "(", "KernelInfo", ",", "*", "MF", ")", ";", "EmitAmdKernelCodeT", "(", "*", "MF", ",", "KernelInfo", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter103", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36780, "Length": 18, "Cover_Rate": 0.33962264150943394} {"Template_token": ["", "const", "Subtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "ProgramInfo", "KernelInfo", ";"], "ground_truth": ["if", "(", "STM", ".", "isAmdCodeObjectV2", "(", "*", "MF", ")", ")", "{"], "File": "AMDGPUAsmPrinter103", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36781, "Length": 28, "Cover_Rate": 0.5283018867924528} {"Template_token": ["", "TargetStreamer", "*", "TS", "=", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "SmallString", "<", "", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "MF", "->", "getFunction", "(", ")", ")", ",", "TS", "->", "EmitSymbolType", "(", "SymbolName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";", "}", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter103", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36782, "Length": 53, "Cover_Rate": 0.5047619047619047} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitProgramInfo", "(", "const", "MachineFunction", "&", "MF", ")", "{", "unsigned", "MaxGPR", "=", "", ";", "bool", "killPixel", "=", "false", ";", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "RI", "=", "STM", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "killPixel", "=", "true", ";", "unsigned", "numOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "op_idx", "=", "", ";", "op_idx", "<", "numOperands", ";", "op_idx", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "op_idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "HWReg", "=", "RI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "&", "", ";", "if", "(", "HWReg", ">", "", ")", "continue", ";", "MaxGPR", "=", "std", "::", "max", "(", "MaxGPR", ",", "HWReg", ")", ";", "}", "}", "}", "unsigned", "RsrcReg", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "EVERGREEN", ")", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_CS", ":", "RsrcReg", "=", "R_0288D4_SQ_PGM_RESOURCES_LS", ";", "break", ";", "case", "CallingConv", "::", "_GS", ":", "RsrcReg", "=", "R_028878_SQ_PGM_RESOURCES_GS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028844_SQ_PGM_RESOURCES_PS", ";", "break", ";"], "ground_truth": ["case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028860_SQ_PGM_RESOURCES_VS", ";", "break", ";"], "File": "AMDGPUAsmPrinter103", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36783, "Length": 256, "Cover_Rate": 0.6139088729016786} {"Template_token": ["", "case", "CallingConv", "::", "_GS", ":", "RsrcReg", "=", "R_028878_SQ_PGM_RESOURCES_GS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028844_SQ_PGM_RESOURCES_PS", ";", "break", ";", "case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028860_SQ_PGM_RESOURCES_VS", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_GS", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_CS", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028868_SQ_PGM_RESOURCES_VS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028850_SQ_PGM_RESOURCES_PS", ";", "break", ";", "}", "}", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_NUM_GPRS", "(", "MaxGPR", "+", "", ")", "|", "S_STACK_ZE", "(", "MFI", "->", "CFStackSize", ")", ",", "", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "R_02880C_DB_SHADER_CONTROL", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter103", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36784, "Length": 131, "Cover_Rate": 0.31414868105515587} {"Template_token": ["", "OutStreamer", "->", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVEZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_00B02C_SPI_SHADER_PGM_RSRC2_PS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B02C_EXTRA_LDS_ZE", "(", "KernelInfo", ".", "LDSBlocks", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286CC_SPI_PS_INPUT_ENA", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "PnputEna", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286D0_SPI_PS_INPUT_ADDR", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputAddr", "(", ")", ",", "", ")", ";", "}", "OutStreamer", "->", "EmitIntValue", "(", "R_SPILLED_SGPRS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getNumSpilledSGPRs", "(", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_SPILLED_VGPRS", ",", "", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getNumSpilledVGPRs", "(", ")", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter103", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36785, "Length": 152, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "const", "MCSubtargetInfo", "*", "STI", "=", "TM", ".", "getMCSubtargetInfo", "(", ")", ";", "", "::", "IsaVersion", "ISA", "=", "", "::", "getIsaVersion", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "", ",", "", ")", ";", "TS", "->", "EmitRuntimeMetadata", "(", "STI", "->", "getFeatureBits", "(", ")", ",", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter103", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36786, "Length": 62, "Cover_Rate": 0.5166666666666667} {"Template_token": ["", "return", "FP_ROUND_MODE_SP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_ROUND_MODE_DP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_DENORM_MODE_SP", "(", "FP32Denormals", ")", "|", "FP_DENORM_MODE_DP", "(", "FP64Denormals", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter103", "Func": "getFPMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36787, "Length": 22, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "F", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "uint32_t", "FP32Denormals", "=", "ST", ".", "hasFP32Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";", "uint32_t", "FP64Denormals", "=", "ST", ".", "hasFP64Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "ground_truth": ["return", "FP_ROUND_MODE_SP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_ROUND_MODE_DP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_DENORM_MODE_SP", "(", "FP32Denormals", ")", "|", "FP_DENORM_MODE_DP", "(", "FP64Denormals", ")", ";"], "File": "AMDGPUAsmPrinter103", "Func": "getFPMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36788, "Length": 61, "Cover_Rate": 0.8472222222222222} {"Template_token": ["", "switch", "(", "CallConv", ")", "{", "default", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_CS", ":", "return", "R_00B848_COMPUTE_PGM_RSRC1", ";", "case", "CallingConv", "::", "_GS", ":", "return", "R_00B228_SPI_SHADER_PGM_RSRC1_GS", ";", "case", "CallingConv", "::", "_PS", ":", "return", "R_00B028_SPI_SHADER_PGM_RSRC1_PS", ";", "case", "CallingConv", "::", "_VS", ":", "return", "R_00B128_SPI_SHADER_PGM_RSRC1_VS", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter103", "Func": "getRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36789, "Length": 43, "Cover_Rate": 0.8113207547169812} {"Template_token": ["", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getTheTarget", "(", ")", ",", "createAsmPrinterPass", ")", ";", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getTheGCNTarget", "(", ")", ",", "createAsmPrinterPass", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter103", "Func": "LLVMInitializeAMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36792, "Length": 23, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "EmitProgramInfo", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "LDSSize", ")", "+", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "VGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ReservedVGPRFirst", ")", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter103", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36793, "Length": 273, "Cover_Rate": 0.3796940194714882} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter11", "Func": "AMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36794, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter11", "Func": "AMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36795, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "case", "ShaderType", "::", "COMPUTE", ":", "RsrcReg", "=", "R_0288D4_SQ_PGM_RESOURCES_LS", ";", "break", ";", "case", "ShaderType", "::", "GEOMETRY", ":", "RsrcReg", "=", "R_028878_SQ_PGM_RESOURCES_GS", ";", "break", ";", "case", "ShaderType", "::", "PIXEL", ":", "RsrcReg", "=", "R_028844_SQ_PGM_RESOURCES_PS", ";", "break", ";", "case", "ShaderType", "::", "VERTEX", ":", "RsrcReg", "=", "R_028860_SQ_PGM_RESOURCES_VS", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "MFI", "->", "getShaderType", "(", ")", ")", "{", "default", ":", "case", "ShaderType", "::", "GEOMETRY", ":", "case", "ShaderType", "::", "COMPUTE", ":", "case", "ShaderType", "::", "VERTEX", ":", "RsrcReg", "=", "R_028868_SQ_PGM_RESOURCES_VS", ";", "break", ";", "case", "ShaderType", "::", "PIXEL", ":", "RsrcReg", "=", "R_028850_SQ_PGM_RESOURCES_PS", ";", "break", ";", "}", "}", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "S_NUM_GPRS", "(", "MaxGPR", "+", "", ")", "|", "S_STACK_ZE", "(", "MFI", "->", "StackSize", ")", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter12", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36796, "Length": 123, "Cover_Rate": 0.30597014925373134} {"Template_token": ["", "break", ";", "}", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "hwReg", "=", "RI", "->", "getEncodingValue", "(", "reg", ")", "&", "", ";", "unsigned", "maxUsed", "=", "hwReg", "+", "width", "-", "", ";", "if", "(", "isSGPR", ")", "{", "MaxSGPR", "=", "maxUsed", ">", "MaxSGPR", "?", "maxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "maxUsed", ">", "MaxVGPR", "?", "maxUsed", ":", "MaxVGPR", ";", "}", "}", "}", "}", "unsigned", "ExtraSGPRs", "=", "", ";", "if", "(", "VCCUsed", ")", "ExtraSGPRs", "=", "", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "FlatUsed", ")", "ExtraSGPRs", "=", "", ";", "}", "else", "{", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "ExtraSGPRs", "=", "", ";", "if", "(", "FlatUsed", ")", "ExtraSGPRs", "=", "", ";", "}", "MaxSGPR", "+=", "ExtraSGPRs", ";", "ProgInfo", ".", "NumVGPR", "=", "MaxVGPR", "+", "", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxSGPR", "+", "", ";", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", ")", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter12", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36797, "Length": 412, "Cover_Rate": 0.3797235023041475} {"Template_token": ["", "VGPRBlocks", "(", "", ")", ",", "SGPRBlocks", "(", "", ")", ",", "Priority", "(", "", ")", ",", "FloatMode", "(", "", ")", ",", "Priv", "(", "", ")", ",", "DX10Clamp", "(", "", ")", ",", "DebugMode", "(", "", ")", ",", "IEEEMode", "(", "", ")", ",", "ScratchSize", "(", "", ")", ",", "ComputePGMRSrc1", "(", "", ")", ",", "LDSBlocks", "(", "", ")", ",", "ScratchBlocks", "(", "", ")", ",", "ComputePGMRSrc2", "(", "", ")", ",", "NumVGPR", "(", "", ")", ",", "NumSGPR", "(", "", ")", ",", "FlatUsed", "(", "false", ")", ",", "ReservedVGPRFirst", "(", "", ")", ",", "ReservedVGPRCount", "(", "", ")", ",", "DebuggerWavefrontPrivateSegmentOffsetSGPR", "(", "(", "uint16_t", ")", "-", "", ")", ",", "DebuggerPrivateSegmentBufferSGPR", "(", "(", "uint16_t", ")", "-", "", ")", ",", "VCCUsed", "(", "false", ")", ",", "CodeLen", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter12", "Func": "SIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36798, "Length": 119, "Cover_Rate": 0.967479674796748} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitBasicBlockStart", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", "&&", "!", "isBlockOnlyReachableByFallthrough", "(", "&", "MBB", ")", ")", "{", "DisasmLines", ".", "push_back", "(", "(", "Twine", "(", "", ")", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "", "+", "Twine", "(", "MBB", ".", "getNumber", "(", ")", ")", "+", "", ")", ".", "str", "(", ")", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";", "}"], "ground_truth": ["AsmPrinter", "::", "EmitBasicBlockStart", "(", "MBB", ")", ";"], "File": "AMDGPUAsmPrinter13", "Func": "EmitBasicBlockStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36800, "Length": 116, "Cover_Rate": 0.9914529914529915} {"Template_token": ["", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "ScratchSize", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter13", "Func": "emitCommonFunctionComments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36801, "Length": 29, "Cover_Rate": 0.38666666666666666} {"Template_token": ["", "raw_string_ostream", "ISAVersionStream", "(", "ISAVersionString", ")", ";", "IsaInfo", "::", "streamIsaVersion", "(", "getSTI", "(", ")", ",", "ISAVersionStream", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitISAVersion", "(", "ISAVersionStream", ".", "str", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{", "HSAMetadataStream", ".", "end", "(", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitHSAMetadata", "(", "HSAMetadataStream", ".", "getHSAMetadata", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "{"], "File": "AMDGPUAsmPrinter13", "Func": "EmitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36802, "Length": 84, "Cover_Rate": 0.4970414201183432} {"Template_token": ["", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";", "HSAMetadataStream", ".", "emitKernel", "(", "MF", "->", "getFunction", "(", ")", ",", "getHSACodeProps", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "getHSADebugProps", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter13", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36803, "Length": 47, "Cover_Rate": 0.3381294964028777} {"Template_token": ["", "const", "MachineFunction", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunction", ">", "(", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "Subtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "amd_kernel_code_t", "KernelCode", ";", "if", "(", "STM", ".", "isAmdCodeObjectV2", "(", "*", "MF", ")", ")", "{", "getAmdKernelCode", "(", "KernelCode", ",", "CurrentProgramInfo", ",", "*", "MF", ")", ";"], "ground_truth": ["OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter13", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36804, "Length": 76, "Cover_Rate": 0.5467625899280576} {"Template_token": ["", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", "&&", "STM", ".", "isAmdCodeObjectV2", "(", "*", "MF", ")", ")", "{", "SmallString", "<", "", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", "->", "EmitSymbolType", "(", "SymbolName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter13", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36805, "Length": 49, "Cover_Rate": 0.310126582278481} {"Template_token": ["", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", "&&", "STM", ".", "isAmdCodeObjectV2", "(", "*", "MF", ")", ")", "{", "SmallString", "<", "", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", "->", "EmitSymbolType", "(", "SymbolName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";", "}", "const", "Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";"], "ground_truth": ["HexLines", ".", "push_back", "(", "", ")", ";"], "File": "AMDGPUAsmPrinter13", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36806, "Length": 115, "Cover_Rate": 0.7278481012658228} {"Template_token": ["", "switch", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "{", "default", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_CS", ":", "RsrcReg", "=", "R_0288D4_SQ_PGM_RESOURCES_LS", ";", "break", ";", "case", "CallingConv", "::", "_GS", ":", "RsrcReg", "=", "R_028878_SQ_PGM_RESOURCES_GS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028844_SQ_PGM_RESOURCES_PS", ";", "break", ";", "case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028860_SQ_PGM_RESOURCES_VS", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "{", "default", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_GS", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_CS", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028868_SQ_PGM_RESOURCES_VS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028850_SQ_PGM_RESOURCES_PS", ";", "break", ";", "}", "}", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_NUM_GPRS", "(", "MaxGPR", "+", "", ")", "|", "S_STACK_ZE", "(", "MFI", "->", "CFStackSize", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_02880C_DB_SHADER_CONTROL", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_02880C_KILL_ENABLE", "(", "killPixel", ")", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0288E8_SQ_LDS_ALLOC", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "alignTo", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "", ")", ">>", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter13", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36807, "Length": 217, "Cover_Rate": 0.5228915662650603} {"Template_token": ["", "OutStreamer", "->", "EmitIntValue", "(", "R_00B860_COMPUTE_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "", ")", ";", "if", "(", "STM", ".", "isVGPRSpillingEnabled", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_00B02C_SPI_SHADER_PGM_RSRC2_PS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B02C_EXTRA_LDS_ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286CC_SPI_PS_INPUT_ENA", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputEnable", "(", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286D0_SPI_PS_INPUT_ADDR", ",", "", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputAddr", "(", ")", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter13", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36808, "Length": 179, "Cover_Rate": 0.521865889212828} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "!=", "Triple", "::", "amdgcn", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", ".", "begin", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "readPALMetadata", "(", "M", ")", ";", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getSTI", "(", ")", "->", "getFeatureBits", "(", ")", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "IsaInfo", "::", "IsaVersion", "ISA", "=", "IsaInfo", "::", "getIsaVersion", "(", "getSTI", "(", ")", "->", "getFeatureBits", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter13", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36809, "Length": 180, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", ".", "begin", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "readPALMetadata", "(", "M", ")", ";"], "ground_truth": ["if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getSTI", "(", ")", "->", "getFeatureBits", "(", ")", ")", ")", "return", ";"], "File": "AMDGPUAsmPrinter13", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36810, "Length": 93, "Cover_Rate": 0.48947368421052634} {"Template_token": ["", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_ZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasGridWorkgroupCountX", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_X", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountY", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Y", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountZ", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Z", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "debuggerSupported", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DEBUG_SUPPORTED", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "MF", ",", "MFI", "->", "getABIArgOffset", "(", ")", ")", ";", "Out", ".", "wavefront_sgpr_count", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "Out", ".", "workitem_vgpr_count", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "Out", ".", "workitem_private_segment_byte_size", "=", "CurrentProgramInfo", ".", "ScratchSize", ";", "Out", ".", "workgroup_group_segment_byte_size", "=", "CurrentProgramInfo", ".", "LDSSize", ";", "Out", ".", "reserved_vgpr_first", "=", "CurrentProgramInfo", ".", "ReservedVGPRFirst", ";", "Out", ".", "reserved_vgpr_count", "=", "CurrentProgramInfo", ".", "ReservedVGPRCount", ";", "Out", ".", "kernarg_segment_alignment", "=", "std", "::", "max", "(", "(", "size_t", ")", "", ",", "countTrailingZeros", "(", "MFI", "->", "getMaxKernArgAlign", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{"], "ground_truth": ["Out", ".", "debug_wavefront_private_segment_offset_sgpr", "=", "CurrentProgramInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ";"], "File": "AMDGPUAsmPrinter13", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36811, "Length": 311, "Cover_Rate": 0.7679012345679013} {"Template_token": ["", "uint64_t", "CodeSize", "=", "", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "CodeSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter13", "Func": "getFunctionCodeSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36812, "Length": 45, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "CodeSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter13", "Func": "getFunctionCodeSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36813, "Length": 41, "Cover_Rate": 0.47126436781609193} {"Template_token": ["", "HSACodeProps", ".", "mKernargSegmentAlign", "=", "std", "::", "max", "(", "uint32_t", "(", "", ")", ",", "MFI", ".", "getMaxKernArgAlign", "(", ")", ")", ";", "HSACodeProps", ".", "mWavefrontSize", "=", "STM", ".", "getWavefrontSize", "(", ")", ";", "HSACodeProps", ".", "mNumSGPRs", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "HSACodeProps", ".", "mNumVGPRs", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "HSACodeProps", ".", "mMaxFlatWorkGroupSize", "=", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ";", "HSACodeProps", ".", "mIsDynamicCallStack", "=", "ProgramInfo", ".", "DynamicCallStack", ";", "HSACodeProps", ".", "mIsXNACKEnabled", "=", "STM", ".", "isXNACKEnabled", "(", ")", ";"], "ground_truth": ["HSACodeProps", ".", "mNumSpilledSGPRs", "=", "MFI", ".", "getNumSpilledSGPRs", "(", ")", ";"], "File": "AMDGPUAsmPrinter13", "Func": "getHSACodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36814, "Length": 84, "Cover_Rate": 0.4329896907216495} {"Template_token": ["", "", "::", "Kernel", "::", "CodeProps", "::", "Metadata", "AsmPrinter", "::", "getHSACodeProps", "(", "const", "MachineFunction", "&", "MF", ",", "const", "ProgramInfo", "&", "ProgramInfo", ")", "const", "{", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "HSAMD", "::", "Kernel", "::", "CodeProps", "::", "Metadata", "HSACodeProps", ";", "HSACodeProps", ".", "mKernargSegmentSize", "=", "STM", ".", "getKernArgSegmentSize", "(", "MF", ",", "MFI", ".", "getABIArgOffset", "(", ")", ")", ";", "HSACodeProps", ".", "mGroupSegmentFixedSize", "=", "ProgramInfo", ".", "LDSSize", ";", "HSACodeProps", ".", "mPrivateSegmentFixedSize", "=", "ProgramInfo", ".", "ScratchSize", ";", "HSACodeProps", ".", "mKernargSegmentAlign", "=", "std", "::", "max", "(", "uint32_t", "(", "", ")", ",", "MFI", ".", "getMaxKernArgAlign", "(", ")", ")", ";", "HSACodeProps", ".", "mWavefrontSize", "=", "STM", ".", "getWavefrontSize", "(", ")", ";", "HSACodeProps", ".", "mNumSGPRs", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "HSACodeProps", ".", "mNumVGPRs", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "HSACodeProps", ".", "mMaxFlatWorkGroupSize", "=", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ";"], "ground_truth": ["HSACodeProps", ".", "mIsDynamicCallStack", "=", "ProgramInfo", ".", "DynamicCallStack", ";"], "File": "AMDGPUAsmPrinter13", "Func": "getHSACodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36815, "Length": 158, "Cover_Rate": 0.8144329896907216} {"Template_token": ["", "HSAMD", "::", "Kernel", "::", "DebugProps", "::", "Metadata", "HSADebugProps", ";", "if", "(", "!", "STM", ".", "debuggerSupported", "(", ")", ")", "return", "HSADebugProps", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "HSADebugProps", ".", "mReservedNumVGPRs", "=", "ProgramInfo", ".", "ReservedVGPRCount", ";", "HSADebugProps", ".", "mReservedFirstVGPR", "=", "ProgramInfo", ".", "ReservedVGPRFirst", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "HSADebugProps", ".", "mPrivateSegmentBufferSGPR", "=", "ProgramInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ";", "HSADebugProps", ".", "mWavefrontPrivateSegmentOffsetSGPR", "=", "ProgramInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter13", "Func": "getHSADebugProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36816, "Length": 81, "Cover_Rate": 0.6532258064516129} {"Template_token": ["", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "HSADebugProps", ".", "mReservedNumVGPRs", "=", "ProgramInfo", ".", "ReservedVGPRCount", ";", "HSADebugProps", ".", "mReservedFirstVGPR", "=", "ProgramInfo", ".", "ReservedVGPRFirst", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "HSADebugProps", ".", "mPrivateSegmentBufferSGPR", "=", "ProgramInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ";", "HSADebugProps", ".", "mWavefrontPrivateSegmentOffsetSGPR", "=", "ProgramInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ";", "}"], "ground_truth": ["return", "HSADebugProps", ";"], "File": "AMDGPUAsmPrinter13", "Func": "getHSADebugProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36817, "Length": 63, "Cover_Rate": 0.5080645161290323} {"Template_token": ["", "if", "(", "VCCUsed", ")", "ExtraSGPRs", "=", "", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "FlatScrUsed", ")", "ExtraSGPRs", "=", "", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmPrinter13", "Func": "getNumExtraSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36818, "Length": 32, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "if", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "FlatScrUsed", ")", "ExtraSGPRs", "=", "", ";", "}", "else", "{"], "ground_truth": ["if", "(", "ST", ".", "isXNACKEnabled", "(", ")", ")", "ExtraSGPRs", "=", "", ";"], "File": "AMDGPUAsmPrinter13", "Func": "getNumExtraSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36819, "Length": 36, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "!", "isUInt", "<", "", ">", "(", "ProgInfo", ".", "ScratchSize", ")", ")", "{", "DiagnosticInfoStackSize", "DiagStackSize", "(", "MF", ".", "getFunction", "(", ")", ",", "ProgInfo", ".", "ScratchSize", ",", "DS_Error", ")", ";", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagStackSize", ")", ";", "}", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "STM", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "RI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "ExtraSGPRs", "=", "getNumExtraSGPRs", "(", "STM", ",", "ProgInfo", ".", "VCCUsed", ",", "ProgInfo", ".", "FlatUsed", ")", ";", "unsigned", "ExtraVGPRs", "=", "STM", ".", "getReservedNumVGPRs", "(", "MF", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", "&&", "!", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", "-", "", ";", "}", "}", "ProgInfo", ".", "NumSGPR", "+=", "ExtraSGPRs", ";", "ProgInfo", ".", "NumVGPR", "+=", "ExtraVGPRs", ";", "unsigned", "WaveDispatchNumSGPR", "=", "", ",", "WaveDispatchNumVGPR", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "MF", ".", "getFunction", "(", ")", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "Arg", ".", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "+", "", ")", "/", "", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "else", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";"], "ground_truth": ["Ctx", ".", "diagnose", "(", "Diag", ")", ";"], "File": "AMDGPUAsmPrinter13", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36820, "Length": 464, "Cover_Rate": 0.4020797227036395} {"Template_token": ["", "ProgramInfo", "(", ")", ":"], "ground_truth": ["VGPRBlocks", "(", "", ")", ",", "SGPRBlocks", "(", "", ")", ",", "Priority", "(", "", ")", ",", "FloatMode", "(", "", ")", ",", "Priv", "(", "", ")", ",", "DX10Clamp", "(", "", ")", ",", "DebugMode", "(", "", ")", ",", "IEEEMode", "(", "", ")", ",", "ScratchSize", "(", "", ")", ",", "ComputePGMRSrc1", "(", "", ")", ",", "LDSBlocks", "(", "", ")", ",", "ScratchBlocks", "(", "", ")", ",", "ComputePGMRSrc2", "(", "", ")", ",", "NumVGPR", "(", "", ")", ",", "NumSGPR", "(", "", ")", ",", "FlatUsed", "(", "false", ")", ",", "NumSGPRsForWavesPerEU", "(", "", ")", ",", "NumVGPRsForWavesPerEU", "(", "", ")", ",", "ReservedVGPRFirst", "(", "", ")", ",", "ReservedVGPRCount", "(", "", ")", ",", "DebuggerWavefrontPrivateSegmentOffsetSGPR", "(", "(", "uint16_t", ")", "-", "", ")", ",", "DebuggerPrivateSegmentBufferSGPR", "(", "(", "uint16_t", ")", "-", "", ")", ",", "VCCUsed", "(", "false", ")", ",", "CodeLen", "(", "", ")", "{"], "File": "AMDGPUAsmPrinter13", "Func": "SIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36822, "Length": 132, "Cover_Rate": 0.9924812030075187} {"Template_token": ["", "ProgramInfo", "(", ")", ":", "VGPRBlocks", "(", "", ")", ",", "SGPRBlocks", "(", "", ")", ",", "Priority", "(", "", ")", ",", "FloatMode", "(", "", ")", ",", "Priv", "(", "", ")", ",", "DX10Clamp", "(", "", ")", ",", "DebugMode", "(", "", ")", ",", "IEEEMode", "(", "", ")", ",", "ScratchSize", "(", "", ")", ",", "ComputePGMRSrc1", "(", "", ")", ",", "LDSBlocks", "(", "", ")", ",", "ScratchBlocks", "(", "", ")", ",", "ComputePGMRSrc2", "(", "", ")", ",", "NumVGPR", "(", "", ")", ",", "NumSGPR", "(", "", ")", ",", "FlatUsed", "(", "false", ")", ",", "NumSGPRsForWavesPerEU", "(", "", ")", ",", "NumVGPRsForWavesPerEU", "(", "", ")", ",", "ReservedVGPRFirst", "(", "", ")", ",", "ReservedVGPRCount", "(", "", ")", ",", "DebuggerWavefrontPrivateSegmentOffsetSGPR", "(", "(", "uint16_t", ")", "-", "", ")", ",", "DebuggerPrivateSegmentBufferSGPR", "(", "(", "uint16_t", ")", "-", "", ")", ",", "VCCUsed", "(", "false", ")", ",", "CodeLen", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter13", "Func": "SIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36823, "Length": 133, "Cover_Rate": 1.0} {"Template_token": ["", "header", ".", "code_properties", "=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "AMD_HSA_BITS_SET", "(", "header", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_ZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasGridWorkgroupCountX", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_X", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountY", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Y", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountZ", "(", ")", ")", "{"], "ground_truth": ["header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Z", ";"], "File": "AMDGPUAsmPrinter15", "Func": "EmitAmdKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36824, "Length": 157, "Cover_Rate": 0.3954659949622166} {"Template_token": ["", "default", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028868_SQ_PGM_RESOURCES_VS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028850_SQ_PGM_RESOURCES_PS", ";", "break", ";", "}", "}", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_NUM_GPRS", "(", "MaxGPR", "+", "", ")", "|", "S_STACK_ZE", "(", "MFI", "->", "StackSize", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_02880C_DB_SHADER_CONTROL", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_02880C_KILL_ENABLE", "(", "killPixel", ")", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0288E8_SQ_LDS_ALLOC", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "alignTo", "(", "MFI", "->", "LDSSize", ",", "", ")", ">>", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter15", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36825, "Length": 131, "Cover_Rate": 0.32186732186732187} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";"], "ground_truth": ["std", "::", "unique_ptr", "<", "MCSubtargetInfo", ">", "STI", "(", "TM", ".", "getTarget", "(", ")", ".", "createMCSubtargetInfo", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "str", "(", ")", ",", "TM", ".", "getTargetCPU", "(", ")", ",", "TM", ".", "getTargetFeatureString", "(", ")", ")", ")", ";"], "File": "AMDGPUAsmPrinter15", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36826, "Length": 58, "Cover_Rate": 0.4393939393939394} {"Template_token": ["", "case", "CallingConv", "::", "_GS", ":", "return", "R_00B228_SPI_SHADER_PGM_RSRC1_GS", ";", "case", "CallingConv", "::", "_PS", ":", "return", "R_00B028_SPI_SHADER_PGM_RSRC1_PS", ";", "case", "CallingConv", "::", "_VS", ":", "return", "R_00B128_SPI_SHADER_PGM_RSRC1_VS", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter15", "Func": "getRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36827, "Length": 25, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "case", "CallingConv", "::", "_CS", ":", "return", "R_00B848_COMPUTE_PGM_RSRC1", ";", "case", "CallingConv", "::", "_GS", ":", "return", "R_00B228_SPI_SHADER_PGM_RSRC1_GS", ";", "case", "CallingConv", "::", "_PS", ":", "return", "R_00B028_SPI_SHADER_PGM_RSRC1_PS", ";", "case", "CallingConv", "::", "_VS", ":", "return", "R_00B128_SPI_SHADER_PGM_RSRC1_VS", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter15", "Func": "getRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36828, "Length": 34, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "setAlignment", "(", "", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(", ")", ".", "getContext", "(", ")", ";", "MCSectionELF", "*", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ConfigSection", ")", ";", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "ProgramInfo", "KernelInfo", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "getProgramInfo", "(", "KernelInfo", ",", "MF", ")", ";", "if", "(", "!", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "EmitProgramInfo", "(", "MF", ",", "KernelInfo", ")", ";", "}", "}", "else", "{", "EmitProgramInfo", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "LDSSize", ")", "+", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ReservedVGPRFirst", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ReservedVGPRCount", ")", ",", "false", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ")", ",", "false", ")", ";", "}"], "ground_truth": ["OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter15", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36829, "Length": 409, "Cover_Rate": 0.6544} {"Template_token": ["", "IsaInfo", "::", "streamIsaVersion", "(", "getGlobalSTI", "(", ")", ",", "ISAVersionStream", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitISAVersion", "(", "ISAVersionStream", ".", "str", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{"], "File": "AMDGPUAsmPrinter17", "Func": "emitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36832, "Length": 42, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "auto", "&", "Streamer", "=", "getTargetStreamer", "(", ")", "->", "getStreamer", "(", ")", ";", "auto", "&", "Context", "=", "Streamer", ".", "getContext", "(", ")", ";", "auto", "&", "ObjectFileInfo", "=", "*", "Context", ".", "getObjectFileInfo", "(", ")", ";", "auto", "&", "ReadOnlySection", "=", "*", "ObjectFileInfo", ".", "getReadOnlySection", "(", ")", ";", "Streamer", ".", "PushSection", "(", ")", ";", "Streamer", ".", "SwitchSection", "(", "&", "ReadOnlySection", ")", ";", "Streamer", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "", ")", "ReadOnlySection", ".", "setAlignment", "(", "Align", "(", "", ")", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "MF", "->", "getSubtarget", "(", ")", ";", "SmallString", "<", "", ">", "KernelName", ";"], "ground_truth": ["getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter17", "Func": "emitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36833, "Length": 120, "Cover_Rate": 0.4918032786885246} {"Template_token": ["", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";"], "ground_truth": ["if", "(", "!", "STM", ".", "hasCodeObjectV3", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "F", ")", "&&", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ")", "{"], "File": "AMDGPUAsmPrinter17", "Func": "emitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36834, "Length": 64, "Cover_Rate": 0.460431654676259} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "!", "STM", ".", "hasCodeObjectV3", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "F", ")", "&&", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ")", "{", "amd_kernel_code_t", "KernelCode", ";"], "ground_truth": ["getAmdKernelCode", "(", "KernelCode", ",", "CurrentProgramInfo", ",", "*", "MF", ")", ";"], "File": "AMDGPUAsmPrinter17", "Func": "emitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36835, "Length": 63, "Cover_Rate": 0.45323741007194246} {"Template_token": ["", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";", "}"], "ground_truth": ["AsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", ";"], "File": "AMDGPUAsmPrinter17", "Func": "emitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36836, "Length": 55, "Cover_Rate": 0.3089887640449438} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getValueType", "(", ")", ")", ";", "unsigned", "Align", "=", "GV", "->", "getAlignment", "(", ")", ";", "if", "(", "!", "Align", ")", "Align", "=", "", ";", "emitVisibility", "(", "GVSym", ",", "GV", "->", "getVisibility", "(", ")", ",", "!", "GV", "->", "isDeclaration", "(", ")", ")", ";", "emitLinkage", "(", "GV", ",", "GVSym", ")", ";", "if", "(", "auto", "TS", "=", "getTargetStreamer", "(", ")", ")", "TS", "->", "emitLDS", "(", "GVSym", ",", "Size", ",", "Align", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUAsmPrinter17", "Func": "emitGlobalVariable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36837, "Length": 94, "Cover_Rate": 0.3790322580645161} {"Template_token": ["", "OutStreamer", "->", "emitInt32", "(", "R_00B860_COMPUTE_TMPRING_ZE", ")", ";", "OutStreamer", "->", "emitInt32", "(", "S_00B860_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ")", ";", "}", "else", "{", "OutStreamer", "->", "emitInt32", "(", "RsrcReg", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "", ")", ";", "OutStreamer", "->", "emitInt32", "(", "R_0286E8_SPI_TMPRING_ZE", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "S_0286E8_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "OutStreamer", "->", "emitInt32", "(", "R_00B02C_SPI_SHADER_PGM_RSRC2_PS", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitInt32", "(", "S_00B02C_EXTRA_LDS_ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ")", ";"], "File": "AMDGPUAsmPrinter17", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36838, "Length": 108, "Cover_Rate": 0.38848920863309355} {"Template_token": ["", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "OutStreamer", "->", "emitInt32", "(", "R_00B848_COMPUTE_PGM_RSRC1", ")", ";", "OutStreamer", "->", "emitInt32", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc1", ")", ";", "OutStreamer", "->", "emitInt32", "(", "R_00B84C_COMPUTE_PGM_RSRC2", ")", ";", "OutStreamer", "->", "emitInt32", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ";", "OutStreamer", "->", "emitInt32", "(", "R_00B860_COMPUTE_TMPRING_ZE", ")", ";", "OutStreamer", "->", "emitInt32", "(", "S_00B860_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ")", ";", "}", "else", "{", "OutStreamer", "->", "emitInt32", "(", "RsrcReg", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "", ")", ";", "OutStreamer", "->", "emitInt32", "(", "R_0286E8_SPI_TMPRING_ZE", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "S_0286E8_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "OutStreamer", "->", "emitInt32", "(", "R_00B02C_SPI_SHADER_PGM_RSRC2_PS", ")", ";", "OutStreamer", "->", "emitInt32", "(", "S_00B02C_EXTRA_LDS_ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ")", ";", "OutStreamer", "->", "emitInt32", "(", "R_0286CC_SPI_PS_INPUT_ENA", ")", ";", "OutStreamer", "->", "emitInt32", "(", "MFI", "->", "getPnputEnable", "(", ")", ")", ";", "OutStreamer", "->", "emitInt32", "(", "R_0286D0_SPI_PS_INPUT_ADDR", ")", ";", "OutStreamer", "->", "emitInt32", "(", "MFI", "->", "getPnputAddr", "(", ")", ")", ";", "}", "OutStreamer", "->", "emitInt32", "(", "R_SPILLED_SGPRS", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitInt32", "(", "MFI", "->", "getNumSpilledSGPRs", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter17", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36839, "Length": 211, "Cover_Rate": 0.7589928057553957} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", "->", "readFromIR", "(", "M", ")", ";", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getGlobalSTI", "(", ")", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";"], "ground_truth": ["IsaVersion", "Version", "=", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter17", "Func": "emitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36840, "Length": 83, "Cover_Rate": 0.38425925925925924} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectISA", "(", "Version", ".", "Major", ",", "Version", ".", "Minor", ",", "Version", ".", "Stepping", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter17", "Func": "emitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36841, "Length": 65, "Cover_Rate": 0.30092592592592593} {"Template_token": ["", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "assert", "(", "Op", ".", "getImm", "(", ")", "==", "", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUAsmPrinter17", "Func": "getCalleeFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36842, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "assert", "(", "Op", ".", "getImm", "(", ")", "==", "", ")", ";", "return", "nullptr", ";", "}", "return", "cast", "<", "Function", ">", "(", "Op", ".", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter17", "Func": "getCalleeFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36843, "Length": 29, "Cover_Rate": 0.58} {"Template_token": ["", "OutStreamer", "->", "setUseAssemblerInfoForParsing", "(", "SaveFlag", ")", ";", "if", "(", "Assembler", ")", "DumpCodeInstEmitter", "=", "Assembler", "->", "getEmitterPtr", "(", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "", ";", "emitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "CallGraphResourceInfo", "[", "&", "MF", ".", "getFunction", "(", ")", "]", ";", "emitCommonFunctionComments", "(", "Info", ".", "NumVGPR", ",", "STM", ".", "hasMAIInsts", "(", ")", "?", "Info", ".", "NumAGPR", ":", "Optional", "<", "uint32_t", ">", "(", ")", ",", "Info", ".", "getTotalNumVGPRs", "(", "STM", ")", ",", "Info", ".", "getTotalNumSGPRs", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "Info", ".", "PrivateSegmentSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "return", "false", ";", "}", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "emitCommonFunctionComments", "(", "CurrentProgramInfo", ".", "NumArchVGPR", ",", "STM", ".", "hasMAIInsts", "(", ")", "?", "CurrentProgramInfo", ".", "NumAccVGPR", ":", "Optional", "<", "uint32_t", ">", "(", ")", ",", "CurrentProgramInfo", ".", "NumVGPR", ",", "CurrentProgramInfo", ".", "NumSGPR", ",", "CurrentProgramInfo", ".", "ScratchSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "LDSSize", ")", "+", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "Occupancy", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "MFI", "->", "needsWaveLimiter", "(", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TRAP_HANDLER", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Y_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter17", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36844, "Length": 440, "Cover_Rate": 0.5063291139240507} {"Template_token": ["", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "Rsrc2Val", "=", "S_00B84C_SCRATCH_EN", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286CC_SPI_PS_INPUT_ENA", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputEnable", "(", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286D0_SPI_PS_INPUT_ADDR", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputAddr", "(", ")", ",", "", ")", ";", "Rsrc2Val", "|=", "S_00B02C_EXTRA_LDS_ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ";", "}", "if", "(", "Rsrc2Val", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", "+", "", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "Rsrc2Val", ",", "", ")", ";", "}", "}", "OutStreamer", "->", "EmitIntValue", "(", "R_SPILLED_SGPRS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getNumSpilledSGPRs", "(", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_SPILLED_VGPRS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getNumSpilledVGPRs", "(", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter18", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36846, "Length": 185, "Cover_Rate": 0.4780361757105943} {"Template_token": ["", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasGridWorkgroupCountX", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_X", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountY", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Y", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountZ", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Z", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";"], "ground_truth": ["header", ".", "kernarg_segment_byte_size", "=", "MFI", "->", "ABIArgOffset", ";"], "File": "AMDGPUAsmPrinter1", "Func": "EmitAmdKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36849, "Length": 140, "Cover_Rate": 0.4268292682926829} {"Template_token": ["", "AsmPrinter", "::", "EmitGlobalVariable", "(", "GV", ")", ";", "return", ";", "}", "if", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "getLinkage", "(", ")", "==", "GlobalValue", "::", "PrivateLinkage", ")", "{", "AsmPrinter", "::", "EmitGlobalVariable", "(", "GV", ")", ";", "return", ";", "}", "if", "(", "", "(", "GV", ")", ")", "return", ";", "TargetStreamer", "*", "TS", "=", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "isModuleLinkage", "(", "GV", ")", ")", "{", "TS", "->", "EmitHsaModuleScopeGlobal", "(", "GV", "->", "getName", "(", ")", ")", ";", "}", "else", "{"], "ground_truth": ["TS", "->", "EmitHsaProgramScopeGlobal", "(", "GV", "->", "getName", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter1", "Func": "EmitGlobalVariable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36850, "Length": 98, "Cover_Rate": 0.4016393442622951} {"Template_token": ["", "}", "if", "(", "", "(", "GV", ")", ")", "return", ";", "TargetStreamer", "*", "TS", "=", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "isModuleLinkage", "(", "GV", ")", ")", "{", "TS", "->", "EmitHsaModuleScopeGlobal", "(", "GV", "->", "getName", "(", ")", ")", ";", "}", "else", "{", "TS", "->", "EmitHsaProgramScopeGlobal", "(", "GV", "->", "getName", "(", ")", ")", ";", "}", "MCSymbolELF", "*", "GVSym", "=", "cast", "<", "MCSymbolELF", ">", "(", "getSymbol", "(", "GV", ")", ")", ";", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "GVSym", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "OutStreamer", "->", "PushSection", "(", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "*", "Mang", ",", "TM", ")", ")", ";", "const", "Constant", "*", "C", "=", "GV", "->", "getInitializer", "(", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitLabel", "(", "GVSym", ")", ";"], "File": "AMDGPUAsmPrinter1", "Func": "EmitGlobalVariable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36851, "Length": 162, "Cover_Rate": 0.6639344262295082} {"Template_token": ["", "TargetStreamer", "*", "TS", "=", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "", "ISA", "=", "", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter1", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36852, "Length": 60, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";"], "ground_truth": ["std", "::", "unique_ptr", "<", "MCSubtargetInfo", ">", "STI", "(", "TM", ".", "getTarget", "(", ")", ".", "createMCSubtargetInfo", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "str", "(", ")", ",", "TM", ".", "getTargetCPU", "(", ")", ",", "TM", ".", "getTargetFeatureString", "(", ")", ")", ")", ";"], "File": "AMDGPUAsmPrinter1", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36853, "Length": 58, "Cover_Rate": 0.4393939393939394} {"Template_token": ["", "case", "", ":", "case", "", ":", "FlatUsed", "=", "true", ";", "continue", ";", "default", ":", "break", ";", "}", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "hwReg", "=", "RI", "->", "getEncodingValue", "(", "reg", ")", "&", "", ";", "unsigned", "maxUsed", "=", "hwReg", "+", "width", "-", "", ";", "if", "(", "isSGPR", ")", "{", "MaxSGPR", "=", "maxUsed", ">", "MaxSGPR", "?", "maxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "maxUsed", ">", "MaxVGPR", "?", "maxUsed", ":", "MaxVGPR", ";", "}", "}", "}", "}", "unsigned", "ExtraSGPRs", "=", "", ";", "if", "(", "VCCUsed", ")", "ExtraSGPRs", "=", "", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "FlatUsed", ")", "ExtraSGPRs", "=", "", ";", "}", "else", "{", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "ExtraSGPRs", "=", "", ";", "if", "(", "FlatUsed", ")", "ExtraSGPRs", "=", "", ";", "}", "MaxSGPR", "+=", "ExtraSGPRs", ";", "ProgInfo", ".", "NumVGPR", "=", "MaxVGPR", "+", "", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxSGPR", "+", "", ";", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";"], "ground_truth": ["Ctx", ".", "emitError", "(", "", ")", ";"], "File": "AMDGPUAsmPrinter1", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36854, "Length": 416, "Cover_Rate": 0.37990867579908677} {"Template_token": ["", "if", "(", "!", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "EmitProgramInfo", "(", "MF", ",", "KernelInfo", ")", ";", "}", "}", "else", "{", "EmitProgramInfo", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Y_EN", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Z_EN", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TIDIG_COMP_CNT", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "}", "else", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";", "}", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_NOTE", ",", "", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";", "Comment", "+=", "", "+", "HexLines", "[", "i", "]", "+", "", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "DisasmLines", "[", "i", "]", ")", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "Comment", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36855, "Length": 427, "Cover_Rate": 0.811787072243346} {"Template_token": ["", "}", "else", "if", "(", "isHsaAbiVersion3", "(", "getGlobalSTI", "(", ")", ")", ")", "{", "HSAMetadataStream", ".", "reset", "(", "new", "HSAMD", "::", "MetadataStreamerV3", "(", ")", ")", ";", "}", "else", "if", "(", "isHsaAbiVersion5", "(", "getGlobalSTI", "(", ")", ")", ")", "{", "HSAMetadataStream", ".", "reset", "(", "new", "HSAMD", "::", "MetadataStreamerV5", "(", ")", ")", ";", "}", "else", "{"], "ground_truth": ["HSAMetadataStream", ".", "reset", "(", "new", "HSAMD", "::", "MetadataStreamerV4", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter22", "Func": "AMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36856, "Length": 63, "Cover_Rate": 0.4701492537313433} {"Template_token": ["", "HSAMetadataStream", ".", "reset", "(", "new", "HSAMD", "::", "MetadataStreamerV2", "(", ")", ")", ";", "}", "else", "if", "(", "isHsaAbiVersion3", "(", "getGlobalSTI", "(", ")", ")", ")", "{", "HSAMetadataStream", ".", "reset", "(", "new", "HSAMD", "::", "MetadataStreamerV3", "(", ")", ")", ";", "}", "else", "if", "(", "isHsaAbiVersion5", "(", "getGlobalSTI", "(", ")", ")", ")", "{"], "ground_truth": ["HSAMetadataStream", ".", "reset", "(", "new", "HSAMD", "::", "MetadataStreamerV5", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter22", "Func": "AMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36857, "Length": 60, "Cover_Rate": 0.44776119402985076} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "&&", "isHsaAbiVersion3AndAbove", "(", "getGlobalSTI", "(", ")", ")", ")", "{", "AsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", ";", "return", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "SmallString", "<", "", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", "->", "EmitSymbolType", "(", "SymbolName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";", "}"], "ground_truth": ["AsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", ";"], "File": "AMDGPUAsmPrinter22", "Func": "emitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36858, "Length": 168, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "SmallString", "<", "", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", "->", "EmitSymbolType", "(", "SymbolName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter22", "Func": "emitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36859, "Length": 81, "Cover_Rate": 0.4602272727272727} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", "->", "begin", "(", "M", ",", "*", "getTargetStreamer", "(", ")", "->", "getTargetID", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", "->", "readFromIR", "(", "M", ")", ";", "if", "(", "isHsaAbiVersion3AndAbove", "(", "getGlobalSTI", "(", ")", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectISAV2", "(", "Version", ".", "Major", ",", "Version", ".", "Minor", ",", "Version", ".", "Stepping", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter22", "Func": "emitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36860, "Length": 137, "Cover_Rate": 0.6342592592592593} {"Template_token": ["", "FunctionResourceInfo", "Info", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "Info", ".", "UsesFlatScratch", "=", "MRI", ".", "isPhysRegUsed", "(", "", ")", "||", "MRI", ".", "isPhysRegUsed", "(", "", ")", ";", "if", "(", "Info", ".", "UsesFlatScratch", "&&", "!", "MFI", "->", "hasFlatScratchInit", "(", ")", "&&", "(", "!", "hasAnyNonFlatUseOfReg", "(", "MRI", ",", "*", "TII", ",", "", ")", "&&", "!", "hasAnyNonFlatUseOfReg", "(", "MRI", ",", "*", "TII", ",", "", ")", "&&", "!", "hasAnyNonFlatUseOfReg", "(", "MRI", ",", "*", "TII", ",", "", ")", ")", ")", "{", "Info", ".", "UsesFlatScratch", "=", "false", ";", "}", "Info", ".", "HasDynamicallySizedStack", "=", "FrameInfo", ".", "hasVarSizedObjects", "(", ")", ";", "Info", ".", "PrivateSegmentSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "Info", ".", "UsesVCC", "=", "MRI", ".", "isPhysRegUsed", "(", "", ")", "||", "MRI", ".", "isPhysRegUsed", "(", "", ")", ";", "MCPhysReg", "HighestVGPRReg", "=", "", ";", "for", "(", "MCPhysReg", "Reg", ":", "reverse", "(", "", ".", "getRegisters", "(", ")", ")", ")", "{", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "HighestVGPRReg", "=", "Reg", ";", "break", ";", "}", "}", "MCPhysReg", "HighestSGPRReg", "=", "", ";", "for", "(", "MCPhysReg", "Reg", ":", "reverse", "(", "", ".", "getRegisters", "(", ")", ")", ")", "{", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "HighestSGPRReg", "=", "Reg", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUAsmPrinter23", "Func": "analyzeResourceUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36861, "Length": 261, "Cover_Rate": 0.7565217391304347} {"Template_token": ["", "Info", ".", "PrivateSegmentSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "Info", ".", "UsesVCC", "=", "MRI", ".", "isPhysRegUsed", "(", "", ")", "||", "MRI", ".", "isPhysRegUsed", "(", "", ")", ";", "MCPhysReg", "HighestVGPRReg", "=", "", ";", "for", "(", "MCPhysReg", "Reg", ":", "reverse", "(", "", ".", "getRegisters", "(", ")", ")", ")", "{", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "HighestVGPRReg", "=", "Reg", ";", "break", ";", "}", "}", "MCPhysReg", "HighestSGPRReg", "=", "", ";", "for", "(", "MCPhysReg", "Reg", ":", "reverse", "(", "", ".", "getRegisters", "(", ")", ")", ")", "{", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "HighestSGPRReg", "=", "Reg", ";", "break", ";", "}", "}", "Info", ".", "NumVGPR", "=", "HighestVGPRReg", "==", "", "?", "", ":", "TRI", ".", "getHWRegIndex", "(", "HighestVGPRReg", ")", "+", "", ";", "Info", ".", "NumExplicitSGPR", "=", "HighestSGPRReg", "==", "", "?", "", ":"], "ground_truth": ["TRI", ".", "getHWRegIndex", "(", "HighestSGPRReg", ")", "+", "", ";"], "File": "AMDGPUAsmPrinter23", "Func": "analyzeResourceUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36862, "Length": 142, "Cover_Rate": 0.4115942028985507} {"Template_token": ["", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "ScratchSize", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter23", "Func": "emitCommonFunctionComments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36863, "Length": 29, "Cover_Rate": 0.38666666666666666} {"Template_token": ["", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "ScratchSize", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter23", "Func": "emitCommonFunctionComments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36864, "Length": 43, "Cover_Rate": 0.5733333333333334} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";", "getTargetStreamer", "(", ")", ".", "EmitEndOfCodeObjectMetadata", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter23", "Func": "EmitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36865, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "const", "MachineFunction", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunction", ">", "(", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "Subtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "amd_kernel_code_t", "KernelCode", ";", "if", "(", "STM", ".", "isAmdCodeObjectV2", "(", "*", "MF", ")", ")", "{", "getAmdKernelCode", "(", "KernelCode", ",", "CurrentProgramInfo", ",", "*", "MF", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter23", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36866, "Length": 93, "Cover_Rate": 0.7265625} {"Template_token": ["", "SmallString", "<", "", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", ".", "EmitSymbolType", "(", "SymbolName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";", "}"], "ground_truth": ["AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";"], "File": "AMDGPUAsmPrinter23", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36867, "Length": 37, "Cover_Rate": 0.4111111111111111} {"Template_token": ["", "if", "(", "", "(", "GV", ",", "AMDGPUA", ")", ")", "return", ";", "AsmPrinter", "::", "EmitGlobalVariable", "(", "GV", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter23", "Func": "EmitGlobalVariable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36868, "Length": 19, "Cover_Rate": 0.59375} {"Template_token": ["", "bool", "killPixel", "=", "false", ";", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "RI", "=", "STM", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "killPixel", "=", "true", ";", "unsigned", "numOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "op_idx", "=", "", ";", "op_idx", "<", "numOperands", ";", "op_idx", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "op_idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "HWReg", "=", "RI", "->", "getHWRegIndex", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "HWReg", ">", "", ")", "continue", ";", "MaxGPR", "=", "std", "::", "max", "(", "MaxGPR", ",", "HWReg", ")", ";", "}", "}", "}", "unsigned", "RsrcReg", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "EVERGREEN", ")", "{"], "ground_truth": ["switch", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{"], "File": "AMDGPUAsmPrinter23", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36870, "Length": 190, "Cover_Rate": 0.4578313253012048} {"Template_token": ["", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "RsrcReg", "=", "getRsrcReg", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_00B848_COMPUTE_PGM_RSRC1", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc1", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B84C_COMPUTE_PGM_RSRC2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B860_COMPUTE_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "", ")", ";", "if", "(", "STM", ".", "isVGPRSpillingEnabled", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_00B02C_SPI_SHADER_PGM_RSRC2_PS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B02C_EXTRA_LDS_ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286CC_SPI_PS_INPUT_ENA", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputEnable", "(", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286D0_SPI_PS_INPUT_ADDR", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputAddr", "(", ")", ",", "", ")", ";", "}", "OutStreamer", "->", "EmitIntValue", "(", "R_SPILLED_SGPRS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getNumSpilledSGPRs", "(", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_SPILLED_VGPRS", ",", "", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getNumSpilledVGPRs", "(", ")", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter23", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36871, "Length": 325, "Cover_Rate": 0.9447674418604651} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";", "", "::", "IsaVersion", "ISA", "=", "", "::", "getIsaVersion", "(", "getSTI", "(", ")", "->", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter23", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36872, "Length": 57, "Cover_Rate": 0.6063829787234043} {"Template_token": ["", "case", "CallingConv", "::", "_HS", ":", "return", "R_00B428_SPI_SHADER_PGM_RSRC1_HS", ";", "case", "CallingConv", "::", "_GS", ":", "return", "R_00B228_SPI_SHADER_PGM_RSRC1_GS", ";"], "ground_truth": ["case", "CallingConv", "::", "_PS", ":", "return", "R_00B028_SPI_SHADER_PGM_RSRC1_PS", ";"], "File": "AMDGPUAsmPrinter23", "Func": "getRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36873, "Length": 24, "Cover_Rate": 0.39344262295081966} {"Template_token": ["", "case", "CallingConv", "::", "_HS", ":", "return", "R_00B428_SPI_SHADER_PGM_RSRC1_HS", ";", "case", "CallingConv", "::", "_GS", ":", "return", "R_00B228_SPI_SHADER_PGM_RSRC1_GS", ";", "case", "CallingConv", "::", "_PS", ":", "return", "R_00B028_SPI_SHADER_PGM_RSRC1_PS", ";", "case", "CallingConv", "::", "_VS", ":", "return", "R_00B128_SPI_SHADER_PGM_RSRC1_VS", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter23", "Func": "getRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36874, "Length": 33, "Cover_Rate": 0.5409836065573771} {"Template_token": ["", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM", ".", "getLocalMemorySize", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getLDSSize", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "ProgInfo", ".", "SGPRBlocks", "=", "alignTo", "(", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ",", "STM", ".", "getSGPREncodingGranule", "(", ")", ")", ";", "ProgInfo", ".", "SGPRBlocks", "=", "ProgInfo", ".", "SGPRBlocks", "/", "STM", ".", "getSGPREncodingGranule", "(", ")", "-", "", ";", "ProgInfo", ".", "VGPRBlocks", "=", "alignTo", "(", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ",", "STM", ".", "getVGPREncodingGranule", "(", ")", ")", ";", "ProgInfo", ".", "VGPRBlocks", "=", "ProgInfo", ".", "VGPRBlocks", "/", "STM", ".", "getVGPREncodingGranule", "(", ")", "-", "", ";", "ProgInfo", ".", "ReservedVGPRFirst", "=", "STM", ".", "debuggerReserveRegs", "(", ")", "?", "ProgInfo", ".", "NumVGPR", ":", "", ";", "ProgInfo", ".", "ReservedVGPRCount", "=", "STM", ".", "getReservedNumVGPRs", "(", "MF", ")", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "ProgInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", "=", "RI", "->", "getHWRegIndex", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "ProgInfo", ".", "DebuggerPrivateSegmentBufferSGPR", "=", "RI", "->", "getHWRegIndex", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "MF", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "STM", ".", "enableIEEEBit", "(", "MF", ")", ";", "ProgInfo", ".", "DX10Clamp", "=", "STM", ".", "enableDX10Clamp", "(", ")", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmPrinter23", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36875, "Length": 334, "Cover_Rate": 0.328740157480315} {"Template_token": ["", "return", "static_cast", "<", "TargetStreamer", "&", ">", "(", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter23", "Func": "getTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36876, "Length": 16, "Cover_Rate": 0.64} {"Template_token": ["", "OutStreamer", "->", "EmitIntValue", "(", "R_00B84C_COMPUTE_PGM_RSRC2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B860_COMPUTE_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "", ")", ";", "unsigned", "Rsrc2Val", "=", "", ";", "if", "(", "STM", ".", "isVGPRSpillingEnabled", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "Rsrc2Val", "=", "S_00B84C_SCRATCH_EN", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "R_0286CC_SPI_PS_INPUT_ENA", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter24", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36879, "Length": 173, "Cover_Rate": 0.44587628865979384} {"Template_token": ["", "OutStreamer", "->", "EmitIntValue", "(", "R_00B84C_COMPUTE_PGM_RSRC2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B860_COMPUTE_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "", ")", ";", "unsigned", "Rsrc2Val", "=", "", ";", "if", "(", "STM", ".", "isVGPRSpillingEnabled", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVEZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "Rsrc2Val", "=", "S_00B84C_SCRATCH_EN", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286CC_SPI_PS_INPUT_ENA", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputEnable", "(", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286D0_SPI_PS_INPUT_ADDR", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputAddr", "(", ")", ",", "", ")", ";", "Rsrc2Val", "|=", "S_00B02C_EXTRA_LDS_ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ";", "}", "if", "(", "Rsrc2Val", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", "+", "", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "Rsrc2Val", ",", "", ")", ";", "}", "}", "OutStreamer", "->", "EmitIntValue", "(", "R_SPILLED_SGPRS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getNumSpilledSGPRs", "(", ")", ",", "", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "R_SPILLED_VGPRS", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter24", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36880, "Length": 276, "Cover_Rate": 0.711340206185567} {"Template_token": ["", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "assert", "(", "!", "", ".", "contains", "(", "Reg", ")", "&&", "", ")", ";", "IsSGPR", "=", "true", ";", "Width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "IsSGPR", "=", "false", ";", "Width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "assert", "(", "!", "", ".", "contains", "(", "Reg", ")", "&&", "", ")", ";", "IsSGPR", "=", "true", ";", "Width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "IsSGPR", "=", "false", ";", "Width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "assert", "(", "!", "", ".", "contains", "(", "Reg", ")", "&&", "", ")", ";", "IsSGPR", "=", "true", ";", "Width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "IsSGPR", "=", "false", ";", "Width", "=", "", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "HWReg", "=", "TRI", ".", "getHWRegIndex", "(", "Reg", ")", ";", "int", "MaxUsed", "=", "HWReg", "+", "Width", "-", "", ";", "if", "(", "IsSGPR", ")", "{", "MaxSGPR", "=", "MaxUsed", ">", "MaxSGPR", "?", "MaxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "MaxUsed", ">", "MaxVGPR", "?", "MaxUsed", ":", "MaxVGPR", ";", "}", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "MachineOperand", "*", "CalleeOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "callee", ")", ";", "const", "Function", "*", "Callee", "=", "cast", "<", "Function", ">", "(", "CalleeOp", "->", "getGlobal", "(", ")", ")", ";", "if", "(", "Callee", "->", "isDeclaration", "(", ")", ")", "{", "int", "MaxSGPRGuess", "=", "", "-", "getNumExtraSGPRs", "(", "ST", ",", "true", ",", "ST", ".", "hasFlatAddressSpace", "(", ")", ")", ";", "MaxSGPR", "=", "std", "::", "max", "(", "MaxSGPR", ",", "MaxSGPRGuess", ")", ";", "MaxVGPR", "=", "std", "::", "max", "(", "MaxVGPR", ",", "", ")", ";", "CalleeFrameSize", "=", "std", "::", "max", "(", "CalleeFrameSize", ",", "UINT64_C", "(", "", ")", ")", ";", "Info", ".", "UsesVCC", "=", "true", ";", "Info", ".", "UsesFlatScratch", "=", "ST", ".", "hasFlatAddressSpace", "(", ")", ";", "Info", ".", "HasDynamicallySizedStack", "=", "true", ";", "}", "else", "{", "auto", "I", "=", "CallGraphResourceInfo", ".", "find", "(", "Callee", ")", ";", "assert", "(", "I", "!=", "CallGraphResourceInfo", ".", "end", "(", ")", "&&", "", ")", ";", "MaxSGPR", "=", "std", "::", "max", "(", "I", "->", "second", ".", "NumExplicitSGPR", "-", "", ",", "MaxSGPR", ")", ";", "MaxVGPR", "=", "std", "::", "max", "(", "I", "->", "second", ".", "NumVGPR", "-", "", ",", "MaxVGPR", ")", ";", "CalleeFrameSize", "=", "std", "::", "max", "(", "I", "->", "second", ".", "PrivateSegmentSize", ",", "CalleeFrameSize", ")", ";", "Info", ".", "UsesVCC", "|=", "I", "->", "second", ".", "UsesVCC", ";", "Info", ".", "UsesFlatScratch", "|=", "I", "->", "second", ".", "UsesFlatScratch", ";", "Info", ".", "HasDynamicallySizedStack", "|=", "I", "->", "second", ".", "HasDynamicallySizedStack", ";", "Info", ".", "HasRecursion", "|=", "I", "->", "second", ".", "HasRecursion", ";", "}", "if", "(", "!", "Callee", "->", "doesNotRecurse", "(", ")", ")", "Info", ".", "HasRecursion", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter25", "Func": "analyzeResourceUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36882, "Length": 477, "Cover_Rate": 0.3694810224632068} {"Template_token": ["", "getAmdKernelCode", "(", "KernelCode", ",", "CurrentProgramInfo", ",", "*", "MF", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";"], "ground_truth": ["HSAMetadataStream", ".", "emitKernel", "(", "MF", "->", "getFunction", "(", ")", ",", "getHSACodeProps", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "getHSADebugProps", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ")", ";"], "File": "AMDGPUAsmPrinter25", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36883, "Length": 65, "Cover_Rate": 0.5158730158730159} {"Template_token": ["", "const", "MachineFunction", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunction", ">", "(", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "Subtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "amd_kernel_code_t", "KernelCode", ";", "if", "(", "STM", ".", "isAmdCodeObjectV2", "(", "*", "MF", ")", ")", "{", "getAmdKernelCode", "(", "KernelCode", ",", "CurrentProgramInfo", ",", "*", "MF", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", "->", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";"], "File": "AMDGPUAsmPrinter25", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36884, "Length": 72, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "uint64_t", "AsmPrinter", "::", "getFunctionCodeSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "STM", ".", "getInstrInfo", "(", ")", ";", "uint64_t", "CodeSize", "=", "", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";"], "ground_truth": ["CodeSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";"], "File": "AMDGPUAsmPrinter25", "Func": "getFunctionCodeSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36885, "Length": 81, "Cover_Rate": 0.9310344827586207} {"Template_token": ["", "uint64_t", "CodeSize", "=", "", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "CodeSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter25", "Func": "getFunctionCodeSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36886, "Length": 46, "Cover_Rate": 0.5287356321839081} {"Template_token": ["", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "", ")", "ReadOnlySection", ".", "setAlignment", "(", "", ")", ";", "SmallString", "<", "", ">", "KernelName", ";", "getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAmdhsaKernelDescriptor", "(", "*", "getSTI", "(", ")", ",", "KernelName", ",", "getAmdhsaKernelDescriptor", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "getSTI", "(", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ",", "hasXNACK", "(", "*", "getSTI", "(", ")", ")", ")", ";"], "ground_truth": ["Streamer", ".", "PopSection", "(", ")", ";"], "File": "AMDGPUAsmPrinter26", "Func": "EmitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36888, "Length": 104, "Cover_Rate": 0.4388185654008439} {"Template_token": ["", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getSTI", "(", ")", ")", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "return", ";"], "ground_truth": ["if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";"], "File": "AMDGPUAsmPrinter26", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36889, "Length": 59, "Cover_Rate": 0.33146067415730335} {"Template_token": ["", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "debuggerSupported", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DEBUG_SUPPORTED", ";"], "ground_truth": ["if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";"], "File": "AMDGPUAsmPrinter26", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36890, "Length": 128, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "debuggerSupported", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DEBUG_SUPPORTED", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "unsigned", "MaxKernArgAlign", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";", "Out", ".", "wavefront_sgpr_count", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "Out", ".", "workitem_vgpr_count", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "Out", ".", "workitem_private_segment_byte_size", "=", "CurrentProgramInfo", ".", "ScratchSize", ";", "Out", ".", "workgroup_group_segment_byte_size", "=", "CurrentProgramInfo", ".", "LDSSize", ";", "Out", ".", "kernarg_segment_alignment", "=", "std", "::", "max", "(", "(", "size_t", ")", "", ",", "countTrailingZeros", "(", "MaxKernArgAlign", ")", ")", ";"], "ground_truth": ["if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{"], "File": "AMDGPUAsmPrinter26", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36891, "Length": 146, "Cover_Rate": 0.3967391304347826} {"Template_token": ["", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{", "HSAMetadataStream", "->", "end", "(", ")", ";", "bool", "Success", "=", "HSAMetadataStream", "->", "emitTo", "(", "*", "getTargetStreamer", "(", ")", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "Success", "&&", "", ")", ";", "}", "if", "(", "!", "IsaInfo", "::", "hasCodeObjectV3", "(", "getSTI", "(", ")", ")", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "{", "PALMD", "::", "Metadata", "PALMetadataVector", ";", "for", "(", "auto", "i", ":", "PALMetadataMap", ")", "{"], "ground_truth": ["PALMetadataVector", ".", "push_back", "(", "i", ".", "first", ")", ";"], "File": "AMDGPUAsmPrinter30", "Func": "EmitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36893, "Length": 102, "Cover_Rate": 0.5340314136125655} {"Template_token": ["", "}", "const", "GCNSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";", "}", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter30", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36894, "Length": 75, "Cover_Rate": 0.3826530612244898} {"Template_token": ["", "const", "GCNSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";", "}"], "ground_truth": ["AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";"], "File": "AMDGPUAsmPrinter30", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36895, "Length": 73, "Cover_Rate": 0.37244897959183676} {"Template_token": ["", "IsaInfo", "::", "streamIsaVersion", "(", "getSTI", "(", ")", ",", "ExpectedTargetOS", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitDirectiveAMDGCNTarget", "(", "ExpectedTarget", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", "->", "begin", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "readPALMetadata", "(", "M", ")", ";", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getSTI", "(", ")", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "getSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectISA", "(", "Version", ".", "Major", ",", "Version", ".", "Minor", ",", "Version", ".", "Stepping", ",", "", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter30", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36896, "Length": 174, "Cover_Rate": 0.8365384615384616} {"Template_token": ["", "getTargetStreamer", "(", ")", "->", "EmitDirectiveAMDGCNTarget", "(", "ExpectedTarget", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", "->", "begin", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "readPALMetadata", "(", "M", ")", ";", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getSTI", "(", ")", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "getSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectISA", "(", "Version", ".", "Major", ",", "Version", ".", "Minor", ",", "Version", ".", "Stepping", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter30", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36897, "Length": 164, "Cover_Rate": 0.7884615384615384} {"Template_token": ["", "else", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM", ".", "getLocalMemorySize", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getLDSSize", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "ProgInfo", ".", "SGPRBlocks", "=", "IsaInfo", "::", "getNumSGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "ProgInfo", ".", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "ProgInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", "=", "RI", "->", "getHWRegIndex", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "ProgInfo", ".", "DebuggerPrivateSegmentBufferSGPR", "=", "RI", "->", "getHWRegIndex", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "MF", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "STM", ".", "enableIEEEBit", "(", "MF", ")", ";", "ProgInfo", ".", "DX10Clamp", "=", "STM", ".", "enableDX10Clamp", "(", ")", ";"], "ground_truth": ["unsigned", "LDSAlignShift", ";"], "File": "AMDGPUAsmPrinter30", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36898, "Length": 443, "Cover_Rate": 0.4067952249770432} {"Template_token": ["", "const", "MCSubtargetInfo", "*", "STI", "=", "TM", ".", "getMCSubtargetInfo", "(", ")", ";", "", "ISA", "=", "", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "", ",", "", ")", ";", "TS", "->", "EmitRuntimeMetadata", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter33", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36899, "Length": 52, "Cover_Rate": 0.4727272727272727} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";", "TargetStreamer", "*", "TS", "=", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";"], "ground_truth": ["TS", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter33", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36900, "Length": 44, "Cover_Rate": 0.4} {"Template_token": ["", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Y_EN", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Z_EN", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TIDIG_COMP_CNT", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "}", "else", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", "+", "Twine", "(", "MFI", "->", "CFStackSize", ")", ")", ")", ";", "}", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_NOTE", ",", "", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";", "Comment", "+=", "", "+", "HexLines", "[", "i", "]", "+", "", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "DisasmLines", "[", "i", "]", ")", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "Comment", ")", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmPrinter33", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36902, "Length": 215, "Cover_Rate": 0.30714285714285716} {"Template_token": ["", "bool", "AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "O", ")", ")", "return", "false", ";", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "{", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "case", "'r'", ":", "break", ";", "default", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter34", "Func": "PrintAsmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36903, "Length": 83, "Cover_Rate": 0.32936507936507936} {"Template_token": ["", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM", ".", "getLocalMemorySize", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getLDSSize", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "ProgInfo", ".", "SGPRBlocks", "=", "IsaInfo", "::", "getNumSGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "ProgInfo", ".", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "MF", ")", ";", "const", "ModeRegisterDefaults", "Mode", "=", "MFI", "->", "getMode", "(", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "Mode", ".", "IEEE", ";", "ProgInfo", ".", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "", ";", "}", "else", "{", "LDSAlignShift", "=", "", ";", "}", "unsigned", "LDSSpillSize", "=", "MFI", "->", "getLDSWaveSpillSize", "(", ")", "*", "MFI", "->", "getMaxFlatWorkGroupSize", "(", ")", ";", "ProgInfo", ".", "LDSSize", "=", "MFI", "->", "getLDSSize", "(", ")", "+", "LDSSpillSize", ";"], "ground_truth": ["ProgInfo", ".", "LDSBlocks", "=", "alignTo", "(", "ProgInfo", ".", "LDSSize", ",", "", "<<", "LDSAlignShift", ")", ">>", "LDSAlignShift", ";"], "File": "AMDGPUAsmPrinter35", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36905, "Length": 351, "Cover_Rate": 0.312} {"Template_token": ["", "ProgramInfo", "(", ")", ":", "VGPRBlocks", "(", "", ")", ",", "SGPRBlocks", "(", "", ")", ",", "Priority", "(", "", ")", ",", "FloatMode", "(", "", ")", ",", "Priv", "(", "", ")", ",", "DX10Clamp", "(", "", ")", ",", "DebugMode", "(", "", ")", ",", "IEEEMode", "(", "", ")", ",", "ScratchSize", "(", "", ")", ",", "ComputePGMRSrc1", "(", "", ")", ",", "LDSBlocks", "(", "", ")", ",", "ScratchBlocks", "(", "", ")", ",", "ComputePGMRSrc2", "(", "", ")", ",", "NumVGPR", "(", "", ")", ",", "NumSGPR", "(", "", ")", ",", "FlatUsed", "(", "false", ")", ",", "ReservedVGPRFirst", "(", "", ")", ",", "ReservedVGPRCount", "(", "", ")", ",", "VCCUsed", "(", "false", ")", ",", "CodeLen", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter35", "Func": "SIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36907, "Length": 105, "Cover_Rate": 1.0} {"Template_token": ["", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "Occupancy", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "MFI", "->", "needsWaveLimiter", "(", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TRAP_HANDLER", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Y_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Z_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TIDIG_COMP_CNT", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_NOTE", ",", "", ")", ")", ";"], "ground_truth": ["for", "(", "size_t", "i", "=", "", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{"], "File": "AMDGPUAsmPrinter36", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36910, "Length": 255, "Cover_Rate": 0.3117359413202934} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCSubtargetInfo", ">", "STI", "(", "TM", ".", "getTarget", "(", ")", ".", "createMCSubtargetInfo", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "str", "(", ")", ",", "TM", ".", "getTargetCPU", "(", ")", ",", "TM", ".", "getTargetFeatureString", "(", ")", ")", ")", ";", "TargetStreamer", "*", "TS", "=", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "", "ISA", "=", "", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "", ",", "", ")", ";"], "ground_truth": ["TS", "->", "EmitRuntimeMetadata", "(", "M", ")", ";"], "File": "AMDGPUAsmPrinter38", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36911, "Length": 106, "Cover_Rate": 0.762589928057554} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCSubtargetInfo", ">", "STI", "(", "TM", ".", "getTarget", "(", ")", ".", "createMCSubtargetInfo", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "str", "(", ")", ",", "TM", ".", "getTargetCPU", "(", ")", ",", "TM", ".", "getTargetFeatureString", "(", ")", ")", ")", ";"], "ground_truth": ["TargetStreamer", "*", "TS", "=", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter38", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36912, "Length": 57, "Cover_Rate": 0.41007194244604317} {"Template_token": ["", "header", ".", "kernarg_segment_byte_size", "=", "MFI", "->", "ABIArgOffset", ";", "header", ".", "wavefront_sgpr_count", "=", "KernelInfo", ".", "NumSGPR", ";", "header", ".", "workitem_vgpr_count", "=", "KernelInfo", ".", "NumVGPR", ";", "TargetStreamer", "*", "TS", "=", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";"], "ground_truth": ["TS", "->", "EmitAMDKernelCodeT", "(", "header", ")", ";"], "File": "AMDGPUAsmPrinter3", "Func": "EmitAmdKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36913, "Length": 48, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "header", ".", "kernarg_segment_byte_size", "=", "MFI", "->", "ABIArgOffset", ";", "header", ".", "wavefront_sgpr_count", "=", "KernelInfo", ".", "NumSGPR", ";", "header", ".", "workitem_vgpr_count", "=", "KernelInfo", ".", "NumVGPR", ";", "TargetStreamer", "*", "TS", "=", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";"], "ground_truth": ["TS", "->", "EmitAMDKernelCodeT", "(", "header", ")", ";"], "File": "AMDGPUAsmPrinter3", "Func": "EmitAmdKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36914, "Length": 48, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "MCSymbol", "*", "EndOfTextLabel", "=", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "(", "END_OF_TEXT_LABEL_NAME", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitLabel", "(", "EndOfTextLabel", ")", ";"], "File": "AMDGPUAsmPrinter3", "Func": "EmitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36915, "Length": 21, "Cover_Rate": 0.40384615384615385} {"Template_token": ["", "if", "(", "reg", "==", "", "||", "reg", "==", "", "||", "reg", "==", "", ")", "{", "VCCUsed", "=", "true", ";", "continue", ";", "}", "else", "if", "(", "reg", "==", "", "||", "reg", "==", "", "||", "reg", "==", "", ")", "{", "FlatUsed", "=", "true", ";", "continue", ";", "}", "switch", "(", "reg", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "continue", ";", "}", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "hwReg", "=", "RI", "->", "getEncodingValue", "(", "reg", ")", "&", "", ";", "unsigned", "maxUsed", "=", "hwReg", "+", "width", "-", "", ";", "if", "(", "isSGPR", ")", "{", "MaxSGPR", "=", "maxUsed", ">", "MaxSGPR", "?", "maxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "maxUsed", ">", "MaxVGPR", "?", "maxUsed", ":", "MaxVGPR", ";", "}", "}", "}", "}", "if", "(", "VCCUsed", ")", "MaxSGPR", "+=", "", ";"], "ground_truth": ["if", "(", "FlatUsed", ")", "MaxSGPR", "+=", "", ";"], "File": "AMDGPUAsmPrinter3", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36916, "Length": 362, "Cover_Rate": 0.3755186721991701} {"Template_token": ["", "MCSectionELF", "*", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ConfigSection", ")", ";", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "ProgramInfo", "KernelInfo", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "getProgramInfo", "(", "KernelInfo", ",", "MF", ")", ";", "EmitProgramInfo", "(", "MF", ",", "KernelInfo", ")", ";", "}", "TargetStreamer", "*", "TS", "=", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "", "ISA", "=", "STM", ".", "getIsaVersion", "(", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "", ",", "", ")", ";", "}", "else", "{", "EmitProgramInfo", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "}", "else", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";", "}", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_NOTE", ",", "", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";"], "ground_truth": ["Comment", "+=", "", "+", "HexLines", "[", "i", "]", "+", "", ";"], "File": "AMDGPUAsmPrinter3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36917, "Length": 424, "Cover_Rate": 0.8670756646216768} {"Template_token": ["", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "}", "else", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";", "}", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_NOTE", ",", "", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";", "Comment", "+=", "", "+", "HexLines", "[", "i", "]", "+", "", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "DisasmLines", "[", "i", "]", ")", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "Comment", ")", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmPrinter3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36918, "Length": 187, "Cover_Rate": 0.3824130879345603} {"Template_token": ["", "if", "(", "(", "", "(", "STI", ")", "||", "", "(", "STI", ")", ")", "&&", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter41", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36920, "Length": 68, "Cover_Rate": 0.6355140186915887} {"Template_token": ["", "const", "MCSubtargetInfo", "&", "STI", "=", "*", "getGlobalSTI", "(", ")", ";", "if", "(", "(", "", "(", "STI", ")", "||", "", "(", "STI", ")", ")", "&&", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter41", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36921, "Length": 78, "Cover_Rate": 0.7289719626168224} {"Template_token": ["", "auto", "*", "MD", "=", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MD", "->", "setFunctionScratchSize", "(", "MF", ",", "MFI", ".", "getStackSize", "(", ")", ")", ";"], "ground_truth": ["MD", "->", "setRsrc1", "(", "CallingConv", "::", "_CS", ",", "CurrentProgramInfo", ".", "getPGMRSrc1", "(", "CallingConv", "::", "_CS", ")", ")", ";"], "File": "AMDGPUAsmPrinter41", "Func": "emitPALFunctionMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36922, "Length": 54, "Cover_Rate": 0.6835443037974683} {"Template_token": ["", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", "-", "", ";", "}", "}", "ProgInfo", ".", "NumSGPR", "+=", "ExtraSGPRs", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "WaveDispatchNumSGPR", "=", "", ",", "WaveDispatchNumVGPR", "=", "", ";", "if", "(", "isShader", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "DL", ".", "getTypeSizeInBits", "(", "Arg", ".", "getType", "(", ")", ")", "+", "", ")", "/", "", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "else", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "}", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM", ".", "getLocalMemorySize", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getLDSSize", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "ProgInfo", ".", "SGPRBlocks", "=", "IsaInfo", "::", "getNumSGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "ProgInfo", ".", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ")", ";"], "ground_truth": ["const", "ModeRegisterDefaults", "Mode", "=", "MFI", "->", "getMode", "(", ")", ";"], "File": "AMDGPUAsmPrinter41", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36923, "Length": 499, "Cover_Rate": 0.4250425894378194} {"Template_token": ["", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";", "}", "AsmPrinter", "::", "EmitBasicBlockStart", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter44", "Func": "EmitBasicBlockStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36926, "Length": 35, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "}", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "getProgramInfo", "(", "CurrentProgramInfo", ",", "MF", ")", ";", "}", "else", "{", "auto", "I", "=", "CallGraphResourceInfo", ".", "insert", "(", "std", "::", "make_pair", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "FunctionResourceInfo", "(", ")", ")", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "I", ".", "first", "->", "second", ";", "assert", "(", "I", ".", "second", "&&", "", ")", ";", "Info", "=", "analyzeResourceUsage", "(", "MF", ")", ";", "}", "if", "(", "STM", ".", "isAmdPalOS", "(", ")", ")", "EmitPALMetadata", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "else", "if", "(", "!", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "EmitProgramInfo", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "}", "DumpCodeInstEmitter", "=", "nullptr", ";", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "bool", "SaveFlag", "=", "OutStreamer", "->", "getUseAssemblerInfoForParsing", "(", ")", ";", "OutStreamer", "->", "setUseAssemblerInfoForParsing", "(", "true", ")", ";", "MCAssembler", "*", "Assembler", "=", "OutStreamer", "->", "getAssemblerPtr", "(", ")", ";", "OutStreamer", "->", "setUseAssemblerInfoForParsing", "(", "SaveFlag", ")", ";", "if", "(", "Assembler", ")", "DumpCodeInstEmitter", "=", "Assembler", "->", "getEmitterPtr", "(", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "CallGraphResourceInfo", "[", "&", "MF", ".", "getFunction", "(", ")", "]", ";", "emitCommonFunctionComments", "(", "Info", ".", "NumVGPR", ",", "Info", ".", "getTotalNumSGPRs", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "Info", ".", "PrivateSegmentSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "return", "false", ";", "}"], "ground_truth": ["OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter44", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36928, "Length": 293, "Cover_Rate": 0.3653366583541147} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "amd_kernel_code_t", "header", ";", "", "(", "header", ",", "STM", ".", "getFeatureBits", "(", ")", ")", ";", "header", ".", "compute_pgm_resource_registers", "=", "KernelInfo", ".", "ComputePGMRSrc1", "|", "(", "KernelInfo", ".", "ComputePGMRSrc2", "<<", "", ")", ";", "header", ".", "code_properties", "=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "AMD_HSA_BITS_SET", "(", "header", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_ZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";"], "ground_truth": ["if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";"], "File": "AMDGPUAsmPrinter45", "Func": "EmitAmdKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36929, "Length": 154, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "unsigned", "MaxGPR", "=", "", ";", "bool", "killPixel", "=", "false", ";", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "RI", "=", "STM", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "killPixel", "=", "true", ";", "unsigned", "numOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "op_idx", "=", "", ";", "op_idx", "<", "numOperands", ";", "op_idx", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "op_idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "HWReg", "=", "RI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "&", "", ";", "if", "(", "HWReg", ">", "", ")", "continue", ";", "MaxGPR", "=", "std", "::", "max", "(", "MaxGPR", ",", "HWReg", ")", ";", "}", "}", "}", "unsigned", "RsrcReg", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "EVERGREEN", ")", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "case", "CallingConv", "::", "_CS", ":", "RsrcReg", "=", "R_0288D4_SQ_PGM_RESOURCES_LS", ";", "break", ";", "case", "CallingConv", "::", "_GS", ":", "RsrcReg", "=", "R_028878_SQ_PGM_RESOURCES_GS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028844_SQ_PGM_RESOURCES_PS", ";", "break", ";", "case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028860_SQ_PGM_RESOURCES_VS", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028868_SQ_PGM_RESOURCES_VS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028850_SQ_PGM_RESOURCES_PS", ";", "break", ";", "}", "}", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "S_NUM_GPRS", "(", "MaxGPR", "+", "", ")", "|", "S_STACK_ZE", "(", "MFI", "->", "CFStackSize", ")", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter45", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36930, "Length": 326, "Cover_Rate": 0.7970660146699267} {"Template_token": ["", "static", "void", "emitRuntimeMDIntValue", "(", "MCStreamer", "&", "Streamer", ",", "RuntimeMD", "::", "Key", "K", ",", "uint64_t", "V", ",", "unsigned", "Size", ")", "{", "Streamer", ".", "EmitIntValue", "(", "K", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "V", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter45", "Func": "emitRuntimeMDIntValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36931, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "Streamer", ".", "EmitIntValue", "(", "K", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "S", ".", "size", "(", ")", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "S", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter45", "Func": "emitRuntimeMDStringValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36932, "Length": 30, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "for", "(", "const", "MDOperand", "&", "Op", ":", "Node", "->", "operands", "(", ")", ")", "{"], "ground_truth": ["const", "ConstantInt", "*", "CI", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op", ")", ";"], "File": "AMDGPUAsmPrinter45", "Func": "emitRuntimeMDThreeIntValues", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36933, "Length": 29, "Cover_Rate": 0.3411764705882353} {"Template_token": ["", "auto", "TypeKind", "=", "StringSwitch", "<", "RuntimeMD", "::", "KernelArg", "::", "TypeKind", ">", "(", "BaseTypeName", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KernelArg", "::", "Sampler", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KernelArg", "::", "Queue", ")", ".", "Cases", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "RuntimeMD", "::", "KernelArg", "::", "Image", ")", ".", "Cases", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "RuntimeMD", "::", "KernelArg", "::", "Image", ")", ".", "Cases", "(", "", ",", "", ",", "RuntimeMD", "::", "KernelArg", "::", "Image", ")", ".", "Default", "(", "isa", "<", "PointerType", ">", "(", "T", ")", "?", "RuntimeMD", "::", "KernelArg", "::", "Pointer", ":", "RuntimeMD", "::", "KernelArg", "::", "Value", ")", ";", "emitRuntimeMDIntValue", "(", "*", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgTypeKind", ",", "TypeKind", ",", "", ")", ";", "emitRuntimeMDIntValue", "(", "*", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgValueType", ",", "getRuntimeMDValueType", "(", "T", ",", "BaseTypeName", ")", ",", "", ")", ";", "auto", "AccQual", "=", "cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "auto", "AQ", "=", "StringSwitch", "<", "RuntimeMD", "::", "KernelArg", "::", "AccessQualifer", ">", "(", "AccQual", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KernelArg", "::", "ReadOnly", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KernelArg", "::", "WriteOnly", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KernelArg", "::", "ReadWrite", ")", ".", "Default", "(", "RuntimeMD", "::", "KernelArg", "::", "None", ")", ";", "emitRuntimeMDIntValue", "(", "*", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgAccQual", ",", "AQ", ",", "", ")", ";", "if", "(", "auto", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "T", ")", ")", "{", "emitRuntimeMDIntValue", "(", "*", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgAddrQual", ",", "PT", "->", "getAddressSpace", "(", ")", ",", "", ")", ";", "}", "OutStreamer", "->", "EmitIntValue", "(", "RuntimeMD", "::", "KeyArgEnd", ",", "", ")", ";", "}"], "ground_truth": ["if", "(", "auto", "RWGS", "=", "F", ".", "getMetadata", "(", "", ")", ")", "{"], "File": "AMDGPUAsmPrinter45", "Func": "emitRuntimeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36934, "Length": 299, "Cover_Rate": 0.3606755126658625} {"Template_token": ["", "TS", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "", "ISA", "=", "", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "", ",", "", ")", ";", "emitStartOfRuntimeMetadata", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter45", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36935, "Length": 48, "Cover_Rate": 0.35036496350364965} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCSubtargetInfo", ">", "STI", "(", "TM", ".", "getTarget", "(", ")", ".", "createMCSubtargetInfo", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "str", "(", ")", ",", "TM", ".", "getTargetCPU", "(", ")", ",", "TM", ".", "getTargetFeatureString", "(", ")", ")", ")", ";", "TargetStreamer", "*", "TS", "=", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";"], "ground_truth": ["", "ISA", "=", "", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter45", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36936, "Length": 78, "Cover_Rate": 0.5693430656934306} {"Template_token": ["", "emitRuntimeMDIntValue", "(", "*", "OutStreamer", ",", "RuntimeMD", "::", "KeyMDVersion", ",", "RuntimeMD", "::", "MDVersion", "<<", "", "|", "RuntimeMD", "::", "MDRevision", ",", "", ")", ";", "if", "(", "auto", "MD", "=", "M", ".", "getNamedMetadata", "(", "", ")", ")", "{", "if", "(", "MD", "->", "getNumOperands", "(", ")", "!=", "", ")", "{", "auto", "Node", "=", "MD", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Node", "->", "getNumOperands", "(", ")", ">", "", ")", "{"], "File": "AMDGPUAsmPrinter45", "Func": "emitStartOfRuntimeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36937, "Length": 67, "Cover_Rate": 0.35638297872340424} {"Template_token": ["", "uint16_t", "Major", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "uint16_t", "Minor", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "emitRuntimeMDIntValue", "(", "*", "OutStreamer", ",", "RuntimeMD", "::", "KeyLanguageVersion", ",", "Major", "*", "", "+", "Minor", "*", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter45", "Func": "emitStartOfRuntimeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36938, "Length": 65, "Cover_Rate": 0.34574468085106386} {"Template_token": ["", "if", "(", "!", "Signed", ")", "return", "(", "Twine", "(", "'u'", ")", "+", "getOCLTypeName", "(", "Ty", ",", "true", ")", ")", ".", "str", "(", ")", ";", "unsigned", "BW", "=", "Ty", "->", "getIntegerBitWidth", "(", ")", ";", "switch", "(", "BW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "return", "(", "Twine", "(", "'i'", ")", "+", "Twine", "(", "BW", ")", ")", ".", "str", "(", ")", ";", "}", "}", "case", "Type", "::", "VectorTyID", ":", "{", "VectorType", "*", "VecTy", "=", "cast", "<", "VectorType", ">", "(", "Ty", ")", ";", "Type", "*", "EleTy", "=", "VecTy", "->", "getElementType", "(", ")", ";"], "ground_truth": ["unsigned", "Size", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";"], "File": "AMDGPUAsmPrinter45", "Func": "getOCLTypeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36939, "Length": 120, "Cover_Rate": 0.5911330049261084} {"Template_token": ["", "const", "char", "*", "AsmPrinter", "::", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUAsmPrinter45", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36941, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "switch", "(", "Ty", "->", "getIntegerBitWidth", "(", ")", ")", "{", "case", "", ":", "return", "Signed", "?", "RuntimeMD", "::", "KernelArg", "::", "I8", ":", "RuntimeMD", "::", "KernelArg", "::", "U8", ";", "case", "", ":", "return", "Signed", "?", "RuntimeMD", "::", "KernelArg", "::", "I16", ":", "RuntimeMD", "::", "KernelArg", "::", "U16", ";", "case", "", ":", "return", "Signed", "?", "RuntimeMD", "::", "KernelArg", "::", "I32", ":", "RuntimeMD", "::", "KernelArg", "::", "U32", ";", "case", "", ":", "return", "Signed", "?", "RuntimeMD", "::", "KernelArg", "::", "I64", ":", "RuntimeMD", "::", "KernelArg", "::", "U64", ";", "default", ":", "return", "RuntimeMD", "::", "KernelArg", "::", "Struct", ";", "}", "}", "case", "Type", "::", "VectorTyID", ":", "return", "getRuntimeMDValueType", "(", "Ty", "->", "getVectorElementType", "(", ")", ",", "TypeName", ")", ";", "case", "Type", "::", "PointerTyID", ":", "return", "getRuntimeMDValueType", "(", "Ty", "->", "getPointerElementType", "(", ")", ",", "TypeName", ")", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUAsmPrinter45", "Func": "getRuntimeMDValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36942, "Length": 128, "Cover_Rate": 0.5953488372093023} {"Template_token": ["", "case", "Type", "::", "FloatTyID", ":", "return", "RuntimeMD", "::", "KernelArg", "::", "F32", ";", "case", "Type", "::", "DoubleTyID", ":", "return", "RuntimeMD", "::", "KernelArg", "::", "F64", ";", "case", "Type", "::", "IntegerTyID", ":", "{", "bool", "Signed", "=", "!", "TypeName", ".", "startswith", "(", "", ")", ";", "switch", "(", "Ty", "->", "getIntegerBitWidth", "(", ")", ")", "{", "case", "", ":", "return", "Signed", "?", "RuntimeMD", "::", "KernelArg", "::", "I8", ":", "RuntimeMD", "::", "KernelArg", "::", "U8", ";", "case", "", ":"], "ground_truth": ["return", "Signed", "?", "RuntimeMD", "::", "KernelArg", "::", "I16", ":", "RuntimeMD", "::", "KernelArg", "::", "U16", ";"], "File": "AMDGPUAsmPrinter45", "Func": "getRuntimeMDValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36943, "Length": 86, "Cover_Rate": 0.4} {"Template_token": ["", "EmitProgramInfo", "(", "MF", ",", "KernelInfo", ")", ";", "}", "}", "else", "{", "EmitProgramInfo", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "LDSSize", ")", "+", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ReservedVGPRFirst", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ReservedVGPRCount", ")", ",", "false", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ")", ",", "false", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ")", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter45", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36944, "Length": 284, "Cover_Rate": 0.44724409448818897} {"Template_token": ["", "if", "(", "isHsaAbiVersion2", "(", "getGlobalSTI", "(", ")", ")", ")", "{", "HSAMetadataStream", ".", "reset", "(", "new", "MetadataStreamerV2", "(", ")", ")", ";", "}", "else", "{", "HSAMetadataStream", ".", "reset", "(", "new", "MetadataStreamerV3", "(", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter50", "Func": "AMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36946, "Length": 36, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "if", "(", "", "(", "STI", ")", "&&", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter50", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36948, "Length": 60, "Cover_Rate": 0.6185567010309279} {"Template_token": ["", "if", "(", "", "(", "STI", ")", "&&", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", ")", ";", "}", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter50", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36949, "Length": 69, "Cover_Rate": 0.711340206185567} {"Template_token": ["", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{", "HSAMetadataStream", "->", "end", "(", ")", ";", "bool", "Success", "=", "HSAMetadataStream", "->", "emitTo", "(", "*", "getTargetStreamer", "(", ")", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "Success", "&&", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter50", "Func": "emitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36950, "Length": 51, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "Streamer", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "", ")", "ReadOnlySection", ".", "setAlignment", "(", "Align", "(", "", ")", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "MF", "->", "getSubtarget", "(", ")", ";", "SmallString", "<", "", ">", "KernelName", ";", "getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAmdhsaKernelDescriptor", "(", "STI", ",", "KernelName", ",", "getAmdhsaKernelDescriptor", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STI", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ",", "hasXNACK", "(", "STI", ")", ")", ";", "Streamer", ".", "PopSection", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter50", "Func": "emitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36951, "Length": 125, "Cover_Rate": 0.5186721991701245} {"Template_token": ["", "auto", "&", "ObjectFileInfo", "=", "*", "Context", ".", "getObjectFileInfo", "(", ")", ";", "auto", "&", "ReadOnlySection", "=", "*", "ObjectFileInfo", ".", "getReadOnlySection", "(", ")", ";", "Streamer", ".", "PushSection", "(", ")", ";", "Streamer", ".", "SwitchSection", "(", "&", "ReadOnlySection", ")", ";", "Streamer", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "", ")", "ReadOnlySection", ".", "setAlignment", "(", "Align", "(", "", ")", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "MF", "->", "getSubtarget", "(", ")", ";", "SmallString", "<", "", ">", "KernelName", ";", "getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", "->", "EmitAmdhsaKernelDescriptor", "(", "STI", ",", "KernelName", ",", "getAmdhsaKernelDescriptor", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STI", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ",", "hasXNACK", "(", "STI", ")", ")", ";"], "File": "AMDGPUAsmPrinter50", "Func": "emitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36952, "Length": 154, "Cover_Rate": 0.6390041493775933} {"Template_token": ["", "void", "AsmPrinter", "::", "emitFunctionBodyStart", "(", ")", "{", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "isEntryFunction", "(", ")", ")", "return", ";"], "ground_truth": ["const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "File": "AMDGPUAsmPrinter50", "Func": "emitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36953, "Length": 47, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "SmallString", "<", "", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", "->", "EmitSymbolType", "(", "SymbolName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";", "}", "AsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter50", "Func": "emitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36954, "Length": 137, "Cover_Rate": 0.7784090909090909} {"Template_token": ["", "return", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "SmallString", "<", "", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", "->", "EmitSymbolType", "(", "SymbolName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";", "}"], "ground_truth": ["AsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", ";"], "File": "AMDGPUAsmPrinter50", "Func": "emitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36955, "Length": 138, "Cover_Rate": 0.7840909090909091} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", "->", "begin", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", "->", "readFromIR", "(", "M", ")", ";", "if", "(", "isHsaAbiVersion3", "(", "getGlobalSTI", "(", ")", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";"], "ground_truth": ["IsaVersion", "Version", "=", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter50", "Func": "emitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36956, "Length": 104, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "getTargetStreamer", "(", ")", "->", "EmitDirectiveAMDGCNTarget", "(", "ExpectedTarget", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", "->", "begin", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", "->", "readFromIR", "(", "M", ")", ";"], "ground_truth": ["if", "(", "isHsaAbiVersion3", "(", "getGlobalSTI", "(", ")", ")", ")", "return", ";"], "File": "AMDGPUAsmPrinter50", "Func": "emitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36957, "Length": 105, "Cover_Rate": 0.49528301886792453} {"Template_token": ["", "assert", "(", "isUInt", "<", "", ">", "(", "PI", ".", "ScratchSize", ")", ")", ";", "assert", "(", "isUInt", "<", "", ">", "(", "PI", ".", "getComputePGMRSrc1", "(", ")", ")", ")", ";", "assert", "(", "isUInt", "<", "", ">", "(", "PI", ".", "ComputePGMRSrc2", ")", ")", ";", "KernelDescriptor", ".", "group_segment_fixed_size", "=", "PI", ".", "LDSSize", ";", "KernelDescriptor", ".", "private_segment_fixed_size", "=", "PI", ".", "ScratchSize", ";"], "ground_truth": ["KernelDescriptor", ".", "compute_pgm_rsrc1", "=", "PI", ".", "getComputePGMRSrc1", "(", ")", ";"], "File": "AMDGPUAsmPrinter50", "Func": "getAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36958, "Length": 67, "Cover_Rate": 0.536} {"Template_token": ["", "ProgInfo", ".", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "const", "ModeRegisterDefaults", "Mode", "=", "MFI", "->", "getMode", "(", ")", ";", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "Mode", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "Mode", ".", "IEEE", ";", "ProgInfo", ".", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "", ";", "}", "else", "{", "LDSAlignShift", "=", "", ";", "}", "unsigned", "LDSSpillSize", "=", "MFI", "->", "getLDSWaveSpillSize", "(", ")", "*", "MFI", "->", "getMaxFlatWorkGroupSize", "(", ")", ";", "ProgInfo", ".", "LDSSize", "=", "MFI", "->", "getLDSSize", "(", ")", "+", "LDSSpillSize", ";", "ProgInfo", ".", "LDSBlocks", "=", "alignTo", "(", "ProgInfo", ".", "LDSSize", ",", "", "<<", "LDSAlignShift", ")", ">>", "LDSAlignShift", ";", "unsigned", "ScratchAlignShift", "=", "", ";", "ProgInfo", ".", "ScratchBlocks", "=", "alignTo", "(", "ProgInfo", ".", "ScratchSize", "*", "STM", ".", "getWavefrontSize", "(", ")", ",", "", "<<", "ScratchAlignShift", ")", ">>", "ScratchAlignShift", ";", "if", "(", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ".", "Major", ">=", "", ")", "{", "ProgInfo", ".", "WgpMode", "=", "STM", ".", "isCuModeEnabled", "(", ")", "?", "", ":", "", ";", "ProgInfo", ".", "MemOrdered", "=", "", ";", "}", "unsigned", "TIDIGCompCnt", "=", "", ";", "if", "(", "MFI", "->", "hasWorkItemIDZ", "(", ")", ")", "TIDIGCompCnt", "=", "", ";", "else", "if", "(", "MFI", "->", "hasWorkItemIDY", "(", ")", ")", "TIDIGCompCnt", "=", "", ";", "ProgInfo", ".", "ComputePGMRSrc2", "=", "S_00B84C_SCRATCH_EN", "(", "ProgInfo", ".", "ScratchBlocks", ">", "", ")", "|", "S_00B84C_USER_SGPR", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ")", "|", "S_00B84C_TRAP_HANDLER", "(", "STM", ".", "isAmdHsaOS", "(", ")", "?", "", ":", "STM", ".", "isTrapHandlerEnabled", "(", ")", ")", "|", "S_00B84C_TGID_X_EN", "(", "MFI", "->", "hasWorkGroupIDX", "(", ")", ")", "|", "S_00B84C_TGID_Y_EN", "(", "MFI", "->", "hasWorkGroupIDY", "(", ")", ")", "|", "S_00B84C_TGID_Z_EN", "(", "MFI", "->", "hasWorkGroupIDZ", "(", ")", ")", "|", "S_00B84C_TG_ZE_EN", "(", "MFI", "->", "hasWorkGroupInfo", "(", ")", ")", "|", "S_00B84C_TIDIG_COMP_CNT", "(", "TIDIGCompCnt", ")", "|", "S_00B84C_EXCP_EN_MSB", "(", "", ")", "|", "S_00B84C_LDS_ZE", "(", "STM", ".", "isAmdHsaOS", "(", ")", "?", "", ":", "ProgInfo", ".", "LDSBlocks", ")", "|", "S_00B84C_EXCP_EN", "(", "", ")", ";"], "ground_truth": ["ProgInfo", ".", "Occupancy", "=", "STM", ".", "computeOccupancy", "(", "MF", ".", "getFunction", "(", ")", ",", "ProgInfo", ".", "LDSSize", ",", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ",", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ")", ";"], "File": "AMDGPUAsmPrinter50", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36959, "Length": 352, "Cover_Rate": 0.32} {"Template_token": ["", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", "-", "", ";", "}", "}", "ProgInfo", ".", "NumSGPR", "+=", "ExtraSGPRs", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "WaveDispatchNumSGPR", "=", "", ",", "WaveDispatchNumVGPR", "=", "", ";", "if", "(", "isShader", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "DL", ".", "getTypeSizeInBits", "(", "Arg", ".", "getType", "(", ")", ")", "+", "", ")", "/", "", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "else", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "}", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}"], "ground_truth": ["if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{"], "File": "AMDGPUAsmPrinter50", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36960, "Length": 374, "Cover_Rate": 0.34} {"Template_token": ["", "if", "(", "!", "getTargetStreamer", "(", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "||", "isHsaAbiVersion2", "(", "getGlobalSTI", "(", ")", ")", ")", "getTargetStreamer", "(", ")", "->", "EmitISAVersion", "(", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{"], "File": "AMDGPUAsmPrinter51", "Func": "emitEndOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36962, "Length": 57, "Cover_Rate": 0.5181818181818182} {"Template_token": ["", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "STM", ".", "hasMAIInsts", "(", ")", ")", "{", "MD", "->", "setNumUsedAgprs", "(", "CC", ",", "CurrentProgramInfo", ".", "NumAccVGPR", ")", ";", "}", "MD", "->", "setNumUsedSgprs", "(", "CC", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "MD", "->", "setRsrc1", "(", "CC", ",", "CurrentProgramInfo", ".", "getPGMRSrc1", "(", "CC", ")", ")", ";", "if", "(", "", "(", "CC", ")", ")", "{", "MD", "->", "setRsrc2", "(", "CC", ",", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "", ")", "MD", "->", "setRsrc2", "(", "CC", ",", "S_00B84C_SCRATCH_EN", "(", "", ")", ")", ";"], "File": "AMDGPUAsmPrinter51", "Func": "EmitPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36963, "Length": 102, "Cover_Rate": 0.36298932384341637} {"Template_token": ["", "IsTargetStreamerInitialized", "=", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter51", "Func": "emitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36964, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "uint16_t", "AsmPrinter", "::", "getAmdhsaKernelCodeProperties", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "uint16_t", "KernelCodeProperties", "=", "", ";", "if", "(", "MFI", ".", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", ".", "hasDispatchPtr", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "}", "if", "(", "MFI", ".", "hasQueuePtr", "(", ")", "&&", "", "(", ")", "<", "", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "}", "if", "(", "MFI", ".", "hasKernargSegmentPtr", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "}", "if", "(", "MFI", ".", "hasDispatchID", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "}", "if", "(", "MFI", ".", "hasFlatScratchInit", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "}", "if", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "isWave32", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_WAVEFRONT_ZE32", ";", "}"], "ground_truth": ["return", "KernelCodeProperties", ";"], "File": "AMDGPUAsmPrinter51", "Func": "getAmdhsaKernelCodeProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36965, "Length": 160, "Cover_Rate": 0.9815950920245399} {"Template_token": ["", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", "&&", "", "(", ")", "<", "", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "Align", "MaxKernArgAlign", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";"], "ground_truth": ["Out", ".", "wavefront_sgpr_count", "=", "CurrentProgramInfo", ".", "NumSGPR", ";"], "File": "AMDGPUAsmPrinter51", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36966, "Length": 144, "Cover_Rate": 0.4260355029585799} {"Template_token": ["", "IsTargetStreamerInitialized", "=", "true", ";", "if", "(", "getTargetStreamer", "(", ")", "&&", "!", "getTargetStreamer", "(", ")", "->", "getTargetID", "(", ")", ")", "initializeTargetID", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "isHsaAbiVersion3AndAbove", "(", "getGlobalSTI", "(", ")", ")", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveAMDGCNTarget", "(", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", "->", "begin", "(", "M", ",", "*", "getTargetStreamer", "(", ")", "->", "getTargetID", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", "->", "readFromIR", "(", "M", ")", ";", "if", "(", "isHsaAbiVersion3AndAbove", "(", "getGlobalSTI", "(", ")", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectISAV2", "(", "Version", ".", "Major", ",", "Version", ".", "Minor", ",", "Version", ".", "Stepping", ",", "", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter51", "Func": "initTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36967, "Length": 209, "Cover_Rate": 0.95} {"Template_token": ["", "}", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "emitCommonFunctionComments", "(", "CurrentProgramInfo", ".", "NumArchVGPR", ",", "STM", ".", "hasMAIInsts", "(", ")", "?", "CurrentProgramInfo", ".", "NumAccVGPR", ":", "Optional", "<", "uint32_t", ">", "(", ")", ",", "CurrentProgramInfo", ".", "NumVGPR", ",", "CurrentProgramInfo", ".", "NumSGPR", ",", "CurrentProgramInfo", ".", "ScratchSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "LDSSize", ")", "+", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";", "if", "(", "STM", ".", "hasGFX90AInsts", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "(", "CurrentProgramInfo", ".", "AccumOffset", "+", "", ")", "*", "", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "Occupancy", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "MFI", "->", "needsWaveLimiter", "(", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_SCRATCH_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TRAP_HANDLER", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter51", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36968, "Length": 307, "Cover_Rate": 0.3076152304609218} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "Info", ".", "UsesFlatScratch", "=", "MRI", ".", "isPhysRegUsed", "(", "", ")", "||", "MRI", ".", "isPhysRegUsed", "(", "", ")", ";", "if", "(", "Info", ".", "UsesFlatScratch", "&&", "!", "MFI", "->", "hasFlatScratchInit", "(", ")", "&&", "(", "!", "hasAnyNonFlatUseOfReg", "(", "MRI", ",", "*", "TII", ",", "", ")", "&&", "!", "hasAnyNonFlatUseOfReg", "(", "MRI", ",", "*", "TII", ",", "", ")", "&&", "!", "hasAnyNonFlatUseOfReg", "(", "MRI", ",", "*", "TII", ",", "", ")", ")", ")", "{", "Info", ".", "UsesFlatScratch", "=", "false", ";", "}", "Info", ".", "HasDynamicallySizedStack", "=", "FrameInfo", ".", "hasVarSizedObjects", "(", ")", ";", "Info", ".", "PrivateSegmentSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "Info", ".", "UsesVCC", "=", "MRI", ".", "isPhysRegUsed", "(", "", ")", "||", "MRI", ".", "isPhysRegUsed", "(", "", ")", ";", "if", "(", "!", "FrameInfo", ".", "hasCalls", "(", ")", "&&", "!", "FrameInfo", ".", "hasTailCall", "(", ")", ")", "{", "MCPhysReg", "HighestVGPRReg", "=", "", ";", "for", "(", "MCPhysReg", "Reg", ":", "reverse", "(", "", ".", "getRegisters", "(", ")", ")", ")", "{", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "HighestVGPRReg", "=", "Reg", ";", "break", ";", "}", "}", "MCPhysReg", "HighestSGPRReg", "=", "", ";", "for", "(", "MCPhysReg", "Reg", ":", "reverse", "(", "", ".", "getRegisters", "(", ")", ")", ")", "{", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "HighestSGPRReg", "=", "Reg", ";", "break", ";", "}", "}", "Info", ".", "NumVGPR", "=", "HighestVGPRReg", "==", "", "?", "", ":", "TRI", ".", "getHWRegIndex", "(", "HighestVGPRReg", ")", "+", "", ";", "Info", ".", "NumExplicitSGPR", "=", "HighestSGPRReg", "==", "", "?", "", ":", "TRI", ".", "getHWRegIndex", "(", "HighestSGPRReg", ")", "+", "", ";", "return", "Info", ";", "}", "int32_t", "MaxVGPR", "=", "-", "", ";", "int32_t", "MaxSGPR", "=", "-", "", ";", "uint64_t", "CalleeFrameSize", "=", "", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "unsigned", "Width", "=", "", ";", "bool", "IsSGPR", "=", "false", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "continue", ";", "case", "", ":", "assert", "(", "MI", ".", "isDebugValue", "(", ")", ")", ";", "continue", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Info", ".", "UsesVCC", "=", "true", ";", "continue", ";", "case", "", ":", "case", "", ":", "case", "", ":", "continue", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUAsmPrinter55", "Func": "analyzeResourceUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36973, "Length": 485, "Cover_Rate": 0.4014900662251656} {"Template_token": ["", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "Subtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "amd_kernel_code_t", "KernelCode", ";", "if", "(", "STM", ".", "isAmdCodeObjectV2", "(", "*", "MF", ")", ")", "{", "getAmdKernelCode", "(", "KernelCode", ",", "CurrentProgramInfo", ",", "*", "MF", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter55", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36974, "Length": 72, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";", "HSAMetadataStream", ".", "emitKernel", "(", "*", "MF", "->", "getFunction", "(", ")", ",", "getHSACodeProps", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "getHSADebugProps", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter55", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36975, "Length": 47, "Cover_Rate": 0.3357142857142857} {"Template_token": ["", "SmallString", "<", "", ">", "SymbolName", ";", "getNameWithPrefix", "(", "SymbolName", ",", "MF", "->", "getFunction", "(", ")", ")", ",", "getTargetStreamer", "(", ")", "->", "EmitSymbolType", "(", "SymbolName", ",", "ELF", "::", "STT__HSA_KERNEL", ")", ";", "}"], "ground_truth": ["AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";"], "File": "AMDGPUAsmPrinter55", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36976, "Length": 37, "Cover_Rate": 0.4111111111111111} {"Template_token": ["", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "GS_SCRATCH_ZE", ";", "break", ";", "case", "CallingConv", "::", "_ES", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "ES_SCRATCH_ZE", ";", "break", ";", "case", "CallingConv", "::", "_HS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "HS_SCRATCH_ZE", ";", "break", ";", "case", "CallingConv", "::", "_LS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "LS_SCRATCH_ZE", ";", "break", ";", "}", "unsigned", "NumUsedVgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_VGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_ZE", ";", "unsigned", "NumUsedSgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_SGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_ZE", ";", "PALMetadataMap", "[", "NumUsedVgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ";", "PALMetadataMap", "[", "NumUsedSgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "|=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", ";", "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ";", "PALMetadataMap", "[", "ScratchSizeKey", "]", "|=", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "", ")", ";", "}", "else", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "|=", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ";", "if", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "", ")", "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "S_00B84C_SCRATCH_EN", "(", "", ")", ";"], "ground_truth": ["PALMetadataMap", "[", "ScratchSizeKey", "]", "|=", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter55", "Func": "EmitPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36977, "Length": 210, "Cover_Rate": 0.5497382198952879} {"Template_token": ["", "HSACodeProps", ".", "mGroupSegmentFixedSize", "=", "ProgramInfo", ".", "LDSSize", ";", "HSACodeProps", ".", "mPrivateSegmentFixedSize", "=", "ProgramInfo", ".", "ScratchSize", ";", "HSACodeProps", ".", "mKernargSegmentAlign", "=", "std", "::", "max", "(", "uint32_t", "(", "", ")", ",", "MFI", ".", "getMaxKernArgAlign", "(", ")", ")", ";", "HSACodeProps", ".", "mWavefrontSize", "=", "STM", ".", "getWavefrontSize", "(", ")", ";", "HSACodeProps", ".", "mNumSGPRs", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "HSACodeProps", ".", "mNumVGPRs", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "HSACodeProps", ".", "mMaxFlatWorkGroupSize", "=", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ";", "HSACodeProps", ".", "mIsDynamicCallStack", "=", "ProgramInfo", ".", "DynamicCallStack", ";", "HSACodeProps", ".", "mIsXNACKEnabled", "=", "STM", ".", "isXNACKEnabled", "(", ")", ";"], "ground_truth": ["return", "HSACodeProps", ";"], "File": "AMDGPUAsmPrinter55", "Func": "getHSACodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36978, "Length": 93, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM", ".", "getLocalMemorySize", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getLDSSize", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "ProgInfo", ".", "SGPRBlocks", "=", "alignTo", "(", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ",", "STM", ".", "getSGPREncodingGranule", "(", ")", ")", ";", "ProgInfo", ".", "SGPRBlocks", "=", "ProgInfo", ".", "SGPRBlocks", "/", "STM", ".", "getSGPREncodingGranule", "(", ")", "-", "", ";", "ProgInfo", ".", "VGPRBlocks", "=", "alignTo", "(", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ",", "STM", ".", "getVGPREncodingGranule", "(", ")", ")", ";", "ProgInfo", ".", "VGPRBlocks", "=", "ProgInfo", ".", "VGPRBlocks", "/", "STM", ".", "getVGPREncodingGranule", "(", ")", "-", "", ";", "ProgInfo", ".", "ReservedVGPRFirst", "=", "STM", ".", "debuggerReserveRegs", "(", ")", "?", "ProgInfo", ".", "NumVGPR", ":", "", ";", "ProgInfo", ".", "ReservedVGPRCount", "=", "STM", ".", "getReservedNumVGPRs", "(", "MF", ")", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "ProgInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", "=", "RI", "->", "getHWRegIndex", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "ProgInfo", ".", "DebuggerPrivateSegmentBufferSGPR", "=", "RI", "->", "getHWRegIndex", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "MF", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "STM", ".", "enableIEEEBit", "(", "MF", ")", ";", "ProgInfo", ".", "DX10Clamp", "=", "STM", ".", "enableDX10Clamp", "(", ")", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmPrinter55", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36979, "Length": 334, "Cover_Rate": 0.3142050799623706} {"Template_token": ["", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM", ".", "getLocalMemorySize", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getLDSSize", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "ProgInfo", ".", "SGPRBlocks", "=", "alignTo", "(", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ",", "STM", ".", "getSGPREncodingGranule", "(", ")", ")", ";", "ProgInfo", ".", "SGPRBlocks", "=", "ProgInfo", ".", "SGPRBlocks", "/", "STM", ".", "getSGPREncodingGranule", "(", ")", "-", "", ";", "ProgInfo", ".", "VGPRBlocks", "=", "alignTo", "(", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ",", "STM", ".", "getVGPREncodingGranule", "(", ")", ")", ";", "ProgInfo", ".", "VGPRBlocks", "=", "ProgInfo", ".", "VGPRBlocks", "/", "STM", ".", "getVGPREncodingGranule", "(", ")", "-", "", ";", "ProgInfo", ".", "ReservedVGPRFirst", "=", "STM", ".", "debuggerReserveRegs", "(", ")", "?", "ProgInfo", ".", "NumVGPR", ":", "", ";", "ProgInfo", ".", "ReservedVGPRCount", "=", "STM", ".", "getReservedNumVGPRs", "(", "MF", ")", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "ProgInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", "=", "RI", "->", "getHWRegIndex", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "ProgInfo", ".", "DebuggerPrivateSegmentBufferSGPR", "=", "RI", "->", "getHWRegIndex", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "MF", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "STM", ".", "enableIEEEBit", "(", "MF", ")", ";", "ProgInfo", ".", "DX10Clamp", "=", "STM", ".", "enableDX10Clamp", "(", ")", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "", ";", "}", "else", "{", "LDSAlignShift", "=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter55", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36980, "Length": 465, "Cover_Rate": 0.4374412041392286} {"Template_token": ["", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "hwReg", "=", "RI", "->", "getEncodingValue", "(", "reg", ")", "&", "", ";", "unsigned", "maxUsed", "=", "hwReg", "+", "width", "-", "", ";", "if", "(", "isSGPR", ")", "{", "MaxSGPR", "=", "maxUsed", ">", "MaxSGPR", "?", "maxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "maxUsed", ">", "MaxVGPR", "?", "maxUsed", ":", "MaxVGPR", ";", "}", "}", "}", "}", "if", "(", "VCCUsed", ")", "MaxSGPR", "+=", "", ";", "if", "(", "FlatUsed", ")", "MaxSGPR", "+=", "", ";", "ProgInfo", ".", "NumVGPR", "=", "MaxVGPR", "+", "", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxSGPR", "+", "", ";", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", ")", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", ";", "}", "ProgInfo", ".", "VGPRBlocks", "=", "(", "ProgInfo", ".", "NumVGPR", "-", "", ")", "/", "", ";", "ProgInfo", ".", "SGPRBlocks", "=", "(", "ProgInfo", ".", "NumSGPR", "-", "", ")", "/", "", ";", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "MF", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "", ";", "ProgInfo", ".", "DX10Clamp", "=", "", ";", "const", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "ProgInfo", ".", "ScratchSize", "=", "FrameInfo", "->", "estimateStackSize", "(", "MF", ")", ";", "ProgInfo", ".", "FlatUsed", "=", "FlatUsed", ";", "ProgInfo", ".", "VCCUsed", "=", "VCCUsed", ";", "ProgInfo", ".", "CodeLen", "=", "CodeSize", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "", ";", "}", "else", "{", "LDSAlignShift", "=", "", ";", "}", "unsigned", "LDSSpillSize", "=", "MFI", "->", "LDSWaveSpillSize", "*", "MFI", "->", "getMaximumWorkGroupSize", "(", "MF", ")", ";", "ProgInfo", ".", "LDSSize", "=", "MFI", "->", "LDSSize", "+", "LDSSpillSize", ";", "ProgInfo", ".", "LDSBlocks", "=", "RoundUpToAlignment", "(", "ProgInfo", ".", "LDSSize", ",", "", "<<", "LDSAlignShift", ")", ">>", "LDSAlignShift", ";", "unsigned", "ScratchAlignShift", "=", "", ";"], "ground_truth": ["ProgInfo", ".", "ScratchBlocks", "=", "RoundUpToAlignment", "(", "ProgInfo", ".", "ScratchSize", "*", "STM", ".", "getWavefrontSize", "(", ")", ",", "", "<<", "ScratchAlignShift", ")", ">>", "ScratchAlignShift", ";"], "File": "AMDGPUAsmPrinter56", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36982, "Length": 419, "Cover_Rate": 0.4424498416050686} {"Template_token": ["", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "}", "else", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";", "}", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_NOTE", ",", "", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";", "Comment", "+=", "", "+", "HexLines", "[", "i", "]", "+", "", ";"], "ground_truth": ["OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "DisasmLines", "[", "i", "]", ")", ")", ";"], "File": "AMDGPUAsmPrinter56", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36983, "Length": 156, "Cover_Rate": 0.31901840490797545} {"Template_token": ["", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "}", "else", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";", "}", "}"], "ground_truth": ["if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{"], "File": "AMDGPUAsmPrinter56", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36984, "Length": 193, "Cover_Rate": 0.3946830265848671} {"Template_token": ["", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM", ".", "getLocalMemorySize", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getLDSSize", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "ProgInfo", ".", "SGPRBlocks", "=", "IsaInfo", "::", "getNumSGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "ProgInfo", ".", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "const", "ModeRegisterDefaults", "Mode", "=", "MFI", "->", "getMode", "(", ")", ";", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "Mode", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "Mode", ".", "IEEE", ";", "ProgInfo", ".", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "", ";", "}", "else", "{", "LDSAlignShift", "=", "", ";", "}", "unsigned", "LDSSpillSize", "=", "MFI", "->", "getLDSWaveSpillSize", "(", ")", "*", "MFI", "->", "getMaxFlatWorkGroupSize", "(", ")", ";", "ProgInfo", ".", "LDSSize", "=", "MFI", "->", "getLDSSize", "(", ")", "+", "LDSSpillSize", ";", "ProgInfo", ".", "LDSBlocks", "=", "alignTo", "(", "ProgInfo", ".", "LDSSize", ",", "", "<<", "LDSAlignShift", ")", ">>", "LDSAlignShift", ";", "unsigned", "ScratchAlignShift", "=", "", ";"], "ground_truth": ["ProgInfo", ".", "ScratchBlocks", "=", "alignTo", "(", "ProgInfo", ".", "ScratchSize", "*", "STM", ".", "getWavefrontSize", "(", ")", ",", "", "<<", "ScratchAlignShift", ")", ">>", "ScratchAlignShift", ";"], "File": "AMDGPUAsmPrinter5", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36986, "Length": 499, "Cover_Rate": 0.4419840566873339} {"Template_token": ["", "ProgInfo", ".", "IEEEMode", "=", "Mode", ".", "IEEE", ";", "ProgInfo", ".", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "", ";", "}", "else", "{", "LDSAlignShift", "=", "", ";", "}", "unsigned", "LDSSpillSize", "=", "MFI", "->", "getLDSWaveSpillSize", "(", ")", "*", "MFI", "->", "getMaxFlatWorkGroupSize", "(", ")", ";", "ProgInfo", ".", "LDSSize", "=", "MFI", "->", "getLDSSize", "(", ")", "+", "LDSSpillSize", ";", "ProgInfo", ".", "LDSBlocks", "=", "alignTo", "(", "ProgInfo", ".", "LDSSize", ",", "", "<<", "LDSAlignShift", ")", ">>", "LDSAlignShift", ";", "unsigned", "ScratchAlignShift", "=", "", ";", "ProgInfo", ".", "ScratchBlocks", "=", "alignTo", "(", "ProgInfo", ".", "ScratchSize", "*", "STM", ".", "getWavefrontSize", "(", ")", ",", "", "<<", "ScratchAlignShift", ")", ">>", "ScratchAlignShift", ";", "if", "(", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ".", "Major", ">=", "", ")", "{", "ProgInfo", ".", "WgpMode", "=", "STM", ".", "isCuModeEnabled", "(", ")", "?", "", ":", "", ";", "ProgInfo", ".", "MemOrdered", "=", "", ";", "}", "ProgInfo", ".", "ComputePGMRSrc1", "=", "S_00B848_VGPRS", "(", "ProgInfo", ".", "VGPRBlocks", ")", "|", "S_00B848_SGPRS", "(", "ProgInfo", ".", "SGPRBlocks", ")", "|", "S_00B848_PRIORITY", "(", "ProgInfo", ".", "Priority", ")", "|", "S_00B848_FLOAT_MODE", "(", "ProgInfo", ".", "FloatMode", ")", "|", "S_00B848_PRIV", "(", "ProgInfo", ".", "Priv", ")", "|", "S_00B848_DX10_CLAMP", "(", "ProgInfo", ".", "DX10Clamp", ")", "|", "S_00B848_DEBUG_MODE", "(", "ProgInfo", ".", "DebugMode", ")", "|", "S_00B848_IEEE_MODE", "(", "ProgInfo", ".", "IEEEMode", ")", "|", "S_00B848_WGP_MODE", "(", "ProgInfo", ".", "WgpMode", ")", "|", "S_00B848_MEM_ORDERED", "(", "ProgInfo", ".", "MemOrdered", ")", ";", "unsigned", "TIDIGCompCnt", "=", "", ";", "if", "(", "MFI", "->", "hasWorkItemIDZ", "(", ")", ")", "TIDIGCompCnt", "=", "", ";", "else", "if", "(", "MFI", "->", "hasWorkItemIDY", "(", ")", ")", "TIDIGCompCnt", "=", "", ";", "ProgInfo", ".", "ComputePGMRSrc2", "=", "S_00B84C_SCRATCH_EN", "(", "ProgInfo", ".", "ScratchBlocks", ">", "", ")", "|", "S_00B84C_USER_SGPR", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ")", "|", "S_00B84C_TRAP_HANDLER", "(", "STM", ".", "isAmdHsaOS", "(", ")", "?", "", ":", "STM", ".", "isTrapHandlerEnabled", "(", ")", ")", "|", "S_00B84C_TGID_X_EN", "(", "MFI", "->", "hasWorkGroupIDX", "(", ")", ")", "|", "S_00B84C_TGID_Y_EN", "(", "MFI", "->", "hasWorkGroupIDY", "(", ")", ")", "|", "S_00B84C_TGID_Z_EN", "(", "MFI", "->", "hasWorkGroupIDZ", "(", ")", ")", "|", "S_00B84C_TG_ZE_EN", "(", "MFI", "->", "hasWorkGroupInfo", "(", ")", ")", "|", "S_00B84C_TIDIG_COMP_CNT", "(", "TIDIGCompCnt", ")", "|", "S_00B84C_EXCP_EN_MSB", "(", "", ")", "|", "S_00B84C_LDS_ZE", "(", "STM", ".", "isAmdHsaOS", "(", ")", "?", "", ":", "ProgInfo", ".", "LDSBlocks", ")", "|", "S_00B84C_EXCP_EN", "(", "", ")", ";"], "ground_truth": ["ProgInfo", ".", "Occupancy", "=", "STM", ".", "computeOccupancy", "(", "MF", ".", "getFunction", "(", ")", ",", "ProgInfo", ".", "LDSSize", ",", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ",", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ")", ";"], "File": "AMDGPUAsmPrinter5", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36987, "Length": 391, "Cover_Rate": 0.3463241806908769} {"Template_token": ["", "}", "}", "}", "unsigned", "RsrcReg", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "EVERGREEN", ")", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "case", "CallingConv", "::", "_CS", ":", "RsrcReg", "=", "R_0288D4_SQ_PGM_RESOURCES_LS", ";", "break", ";", "case", "CallingConv", "::", "_GS", ":", "RsrcReg", "=", "R_028878_SQ_PGM_RESOURCES_GS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028844_SQ_PGM_RESOURCES_PS", ";", "break", ";", "case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028860_SQ_PGM_RESOURCES_VS", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028868_SQ_PGM_RESOURCES_VS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028850_SQ_PGM_RESOURCES_PS", ";", "break", ";", "}", "}", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_NUM_GPRS", "(", "MaxGPR", "+", "", ")", "|", "S_STACK_ZE", "(", "MFI", "->", "StackSize", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_02880C_DB_SHADER_CONTROL", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_02880C_KILL_ENABLE", "(", "killPixel", ")", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0288E8_SQ_LDS_ALLOC", ",", "", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "alignTo", "(", "MFI", "->", "LDSSize", ",", "", ")", ">>", "", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter60", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36988, "Length": 225, "Cover_Rate": 0.5421686746987951} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitProgramInfo", "(", "const", "MachineFunction", "&", "MF", ",", "const", "ProgramInfo", "&", "KernelInfo", ")", "{", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "RsrcReg", "=", "getRsrcReg", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_00B848_COMPUTE_PGM_RSRC1", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "KernelInfo", ".", "ComputePGMRSrc1", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B84C_COMPUTE_PGM_RSRC2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "KernelInfo", ".", "ComputePGMRSrc2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B860_COMPUTE_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVEZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "KernelInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "KernelInfo", ".", "SGPRBlocks", ")", ",", "", ")", ";", "if", "(", "STM", ".", "isVGPRSpillingEnabled", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVEZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_00B02C_SPI_SHADER_PGM_RSRC2_PS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B02C_EXTRA_LDS_ZE", "(", "KernelInfo", ".", "LDSBlocks", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286CC_SPI_PS_INPUT_ENA", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "PnputEna", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286D0_SPI_PS_INPUT_ADDR", ",", "", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputAddr", "(", ")", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter60", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36989, "Length": 294, "Cover_Rate": 0.9865771812080537} {"Template_token": ["", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "hwReg", "=", "RI", "->", "getEncodingValue", "(", "reg", ")", "&", "", ";", "unsigned", "maxUsed", "=", "hwReg", "+", "width", "-", "", ";", "if", "(", "isSGPR", ")", "{", "MaxSGPR", "=", "maxUsed", ">", "MaxSGPR", "?", "maxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "maxUsed", ">", "MaxVGPR", "?", "maxUsed", ":", "MaxVGPR", ";", "}", "}", "}", "}", "unsigned", "ExtraSGPRs", "=", "", ";", "if", "(", "VCCUsed", ")", "ExtraSGPRs", "=", "", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "FlatUsed", ")", "ExtraSGPRs", "=", "", ";", "}", "else", "{", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "ExtraSGPRs", "=", "", ";", "if", "(", "FlatUsed", ")", "ExtraSGPRs", "=", "", ";", "}", "MaxSGPR", "+=", "ExtraSGPRs", ";", "if", "(", "STM", ".", "debuggerReserveRegs", "(", ")", ")", "{", "ProgInfo", ".", "ReservedVGPRFirst", "=", "MaxVGPR", "+", "", ";", "ProgInfo", ".", "ReservedVGPRCount", "=", "MFI", "->", "getDebuggerReservedVGPRCount", "(", ")", ";", "MaxVGPR", "+=", "MFI", "->", "getDebuggerReservedVGPRCount", "(", ")", ";", "}", "ProgInfo", ".", "NumVGPR", "=", "MaxVGPR", "+", "", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxSGPR", "+", "", ";", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter60", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36991, "Length": 382, "Cover_Rate": 0.3068273092369478} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "VCCUsed", "=", "true", ";", "continue", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FlatUsed", "=", "true", ";", "continue", ";", "default", ":", "break", ";", "}", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "hwReg", "=", "RI", "->", "getEncodingValue", "(", "reg", ")", "&", "", ";", "unsigned", "maxUsed", "=", "hwReg", "+", "width", "-", "", ";", "if", "(", "isSGPR", ")", "{", "MaxSGPR", "=", "maxUsed", ">", "MaxSGPR", "?", "maxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "maxUsed", ">", "MaxVGPR", "?", "maxUsed", ":", "MaxVGPR", ";", "}", "}", "}", "}", "unsigned", "ExtraSGPRs", "=", "", ";", "if", "(", "VCCUsed", ")", "ExtraSGPRs", "=", "", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "FlatUsed", ")", "ExtraSGPRs", "=", "", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUAsmPrinter61", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36993, "Length": 352, "Cover_Rate": 0.3241252302025783} {"Template_token": ["", "static", "void", "emitRuntimeMDIntValue", "(", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "&", "Streamer", ",", "RuntimeMD", "::", "Key", "K", ",", "uint64_t", "V", ",", "unsigned", "Size", ")", "{"], "ground_truth": ["Streamer", "->", "EmitIntValue", "(", "K", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter65", "Func": "emitRuntimeMDIntValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36995, "Length": 34, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "Streamer", "->", "EmitIntValue", "(", "S", ".", "size", "(", ")", ",", "", ")", ";", "Streamer", "->", "EmitBytes", "(", "S", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter65", "Func": "emitRuntimeMDStringValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36997, "Length": 21, "Cover_Rate": 0.40384615384615385} {"Template_token": ["", "Streamer", "->", "EmitIntValue", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ",", "Size", ")", ";", "Streamer", "->", "EmitIntValue", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter65", "Func": "emitRuntimeMDThreeIntValues", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36998, "Length": 53, "Cover_Rate": 0.4649122807017544} {"Template_token": ["", "OutStreamer", "->", "EmitIntValue", "(", "RuntimeMD", "::", "KeyKernelBegin", ",", "", ")", ";", "emitRuntimeMDStringValue", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyKernelName", ",", "F", ".", "getName", "(", ")", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "unsigned", "I", "=", "Arg", ".", "getArgNo", "(", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "RuntimeMD", "::", "KeyArgBegin", ",", "", ")", ";", "auto", "T", "=", "Arg", ".", "getType", "(", ")", ";", "auto", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "emitRuntimeMDIntValue", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgSize", ",", "DL", ".", "getTypeAllocSize", "(", "T", ")", ",", "", ")", ";", "emitRuntimeMDIntValue", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgAlign", ",", "DL", ".", "getABITypeAlignment", "(", "T", ")", ",", "", ")", ";", "auto", "TypeName", "=", "dyn_cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "emitRuntimeMDStringValue", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgTypeName", ",", "TypeName", ")", ";", "if", "(", "auto", "ArgNameMD", "=", "F", ".", "getMetadata", "(", "", ")", ")", "{", "auto", "ArgName", "=", "cast", "<", "MDString", ">", "(", "ArgNameMD", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "emitRuntimeMDStringValue", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgName", ",", "ArgName", ")", ";", "}", "auto", "TypeQual", "=", "cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "SmallVector", "<", "StringRef", ",", "", ">", "SplitQ", ";", "TypeQual", ".", "split", "(", "SplitQ", ",", "", ",", "-", "", ",", "false", ")", ";", "for", "(", "auto", "&", "I", ":", "SplitQ", ")", "{", "auto", "Key", "=", "StringSwitch", "<", "RuntimeMD", "::", "Key", ">", "(", "I", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KeyArgIsVolatile", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KeyArgIsRestrict", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KeyArgIsConst", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KeyArgIsPipe", ")", ".", "Default", "(", "RuntimeMD", "::", "KeyNull", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "Key", ",", "", ")", ";", "}", "auto", "BaseTypeName", "=", "cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "auto", "TypeKind", "=", "StringSwitch", "<", "RuntimeMD", "::", "KernelArg", "::", "TypeKind", ">", "(", "BaseTypeName", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KernelArg", "::", "Sampler", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KernelArg", "::", "Queue", ")", ".", "Cases", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "RuntimeMD", "::", "KernelArg", "::", "Image", ")", ".", "Cases", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "RuntimeMD", "::", "KernelArg", "::", "Image", ")", ".", "Cases", "(", "", ",", "", ",", "RuntimeMD", "::", "KernelArg", "::", "Image", ")", ".", "Default", "(", "isa", "<", "PointerType", ">", "(", "T", ")", "?", "RuntimeMD", "::", "KernelArg", "::", "Pointer", ":"], "ground_truth": ["RuntimeMD", "::", "KernelArg", "::", "Value", ")", ";"], "File": "AMDGPUAsmPrinter65", "Func": "emitRuntimeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 36999, "Length": 456, "Cover_Rate": 0.5664596273291925} {"Template_token": ["", "RuntimeMD", "::", "KernelArg", "::", "Value", ")", ";", "emitRuntimeMDIntValue", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgTypeKind", ",", "TypeKind", ",", "", ")", ";", "emitRuntimeMDIntValue", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgValueType", ",", "getRuntimeMDValueType", "(", "T", ",", "BaseTypeName", ")", ",", "", ")", ";", "auto", "AccQual", "=", "cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "auto", "AQ", "=", "StringSwitch", "<", "RuntimeMD", "::", "KernelArg", "::", "AccessQualifer", ">", "(", "AccQual", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KernelArg", "::", "ReadOnly", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KernelArg", "::", "WriteOnly", ")", ".", "Case", "(", "", ",", "RuntimeMD", "::", "KernelArg", "::", "ReadWrite", ")", ".", "Default", "(", "RuntimeMD", "::", "KernelArg", "::", "None", ")", ";", "emitRuntimeMDIntValue", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgAccQual", ",", "AQ", ",", "", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "T", ")", ")", "emitRuntimeMDIntValue", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgAddrQual", ",", "T", "->", "getPointerAddressSpace", "(", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "RuntimeMD", "::", "KeyArgEnd", ",", "", ")", ";", "}", "if", "(", "auto", "RWGS", "=", "F", ".", "getMetadata", "(", "", ")", ")", "emitRuntimeMDThreeIntValues", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyReqdWorkGroupSize", ",", "RWGS", ",", "", ")", ";", "if", "(", "auto", "WGSH", "=", "F", ".", "getMetadata", "(", "", ")", ")", "emitRuntimeMDThreeIntValues", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyWorkGroupSizeHint", ",", "WGSH", ",", "", ")", ";", "if", "(", "auto", "VTH", "=", "F", ".", "getMetadata", "(", "", ")", ")", "{", "auto", "TypeName", "=", "getOCLTypeName", "(", "cast", "<", "ValueAsMetadata", ">", "(", "VTH", "->", "getOperand", "(", "", ")", ")", "->", "getType", "(", ")", ",", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "VTH", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "emitRuntimeMDStringValue", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyVecTypeHint", ",", "TypeName", ")", ";", "}"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "RuntimeMD", "::", "KeyKernelEnd", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter65", "Func": "emitRuntimeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37000, "Length": 300, "Cover_Rate": 0.37267080745341613} {"Template_token": ["", "if", "(", "MD", "->", "getNumOperands", "(", ")", ")", "{", "auto", "Node", "=", "MD", "->", "getOperand", "(", "", ")", ";", "if", "(", "Node", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "emitRuntimeMDIntValue", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyLanguage", ",", "RuntimeMD", "::", "OpenCL_C", ",", "", ")", ";", "uint16_t", "Major", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "uint16_t", "Minor", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "emitRuntimeMDIntValue", "(", "OutStreamer", ",", "RuntimeMD", "::", "KeyLanguageVersion", ",", "Major", "*", "", "+", "Minor", "*", "", ",", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter65", "Func": "emitStartOfRuntimeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37001, "Length": 110, "Cover_Rate": 0.6010928961748634} {"Template_token": ["", "Type", "*", "EleTy", "=", "VecTy", "->", "getElementType", "(", ")", ";", "unsigned", "Size", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "return", "(", "Twine", "(", "getOCLTypeName", "(", "EleTy", ",", "isSigned", ")", ")", "+", "Twine", "(", "Size", ")", ")", ".", "str", "(", ")", ";", "}", "switch", "(", "Ty", "->", "getTypeID", "(", ")", ")", "{", "case", "Type", "::", "HalfTyID", ":", "return", "", ";", "case", "Type", "::", "FloatTyID", ":", "return", "", ";", "case", "Type", "::", "DoubleTyID", ":", "return", "", ";", "case", "Type", "::", "IntegerTyID", ":", "{", "if", "(", "!", "isSigned", ")", "return", "(", "Twine", "(", "'u'", ")", "+", "Twine", "(", "getOCLTypeName", "(", "Ty", ",", "true", ")", ")", ")", ".", "str", "(", ")", ";", "auto", "IntTy", "=", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ";", "auto", "BW", "=", "IntTy", "->", "getIntegerBitWidth", "(", ")", ";", "switch", "(", "BW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "return", "(", "Twine", "(", "'i'", ")", "+", "Twine", "(", "BW", ")", ")", ".", "str", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter65", "Func": "getOCLTypeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37002, "Length": 177, "Cover_Rate": 0.8194444444444444} {"Template_token": ["", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "LDSSize", ")", "+", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ReservedVGPRFirst", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "ReservedVGPRCount", ")", ",", "false", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "KernelInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ")", ",", "false", ")", ";", "}", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Y_EN", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Z_EN", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TIDIG_COMP_CNT", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "}", "else", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter65", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37003, "Length": 371, "Cover_Rate": 0.584251968503937} {"Template_token": ["", "if", "(", "", "(", "*", "getGlobalSTI", "(", ")", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", ")", ";"], "File": "AMDGPUAsmPrinter67", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37006, "Length": 32, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "}", "if", "(", "STM", ".", "isAmdHsaOS", "(", ")", ")", "HSAMetadataStream", "->", "emitKernel", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ";", "DumpCodeInstEmitter", "=", "nullptr", ";", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "bool", "SaveFlag", "=", "OutStreamer", "->", "getUseAssemblerInfoForParsing", "(", ")", ";", "OutStreamer", "->", "setUseAssemblerInfoForParsing", "(", "true", ")", ";", "MCAssembler", "*", "Assembler", "=", "OutStreamer", "->", "getAssemblerPtr", "(", ")", ";", "OutStreamer", "->", "setUseAssemblerInfoForParsing", "(", "SaveFlag", ")", ";", "if", "(", "Assembler", ")", "DumpCodeInstEmitter", "=", "Assembler", "->", "getEmitterPtr", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter67", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37007, "Length": 78, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "auto", "CC", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "auto", "MD", "=", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", ";", "MD", "->", "setEntryPoint", "(", "CC", ",", "MF", ".", "getFunction", "(", ")", ".", "getName", "(", ")", ")", ";", "MD", "->", "setNumUsedVgprs", "(", "CC", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "MD", "->", "setNumUsedSgprs", "(", "CC", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "MD", "->", "setRsrc1", "(", "CC", ",", "CurrentProgramInfo", ".", "ComputePGMRSrc1", ")", ";", "MD", "->", "setRsrc2", "(", "CC", ",", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ";", "}", "else", "{", "MD", "->", "setRsrc1", "(", "CC", ",", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ")", ";", "if", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "", ")", "MD", "->", "setRsrc2", "(", "CC", ",", "S_00B84C_SCRATCH_EN", "(", "", ")", ")", ";", "}", "MD", "->", "setScratchSize", "(", "CC", ",", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "", ")", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "MD", "->", "setRsrc2", "(", "CC", ",", "S_00B02C_EXTRA_LDS_ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ")", ";", "MD", "->", "setSpiPsInputEna", "(", "MFI", "->", "getPnputEnable", "(", ")", ")", ";", "MD", "->", "setSpiPsInputAddr", "(", "MFI", "->", "getPnputAddr", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter67", "Func": "EmitPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37008, "Length": 231, "Cover_Rate": 0.927710843373494} {"Template_token": ["", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "unsigned", "MaxKernArgAlign", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";", "Out", ".", "wavefront_sgpr_count", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "Out", ".", "workitem_vgpr_count", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "Out", ".", "workitem_private_segment_byte_size", "=", "CurrentProgramInfo", ".", "ScratchSize", ";", "Out", ".", "workgroup_group_segment_byte_size", "=", "CurrentProgramInfo", ".", "LDSSize", ";"], "ground_truth": ["Out", ".", "kernarg_segment_alignment", "=", "std", "::", "max", "(", "(", "size_t", ")", "", ",", "countTrailingZeros", "(", "MaxKernArgAlign", ")", ")", ";"], "File": "AMDGPUAsmPrinter67", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37009, "Length": 181, "Cover_Rate": 0.5535168195718655} {"Template_token": ["", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_ZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";"], "ground_truth": ["if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";"], "File": "AMDGPUAsmPrinter67", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37010, "Length": 102, "Cover_Rate": 0.3119266055045872} {"Template_token": ["", "}", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "emitCommonFunctionComments", "(", "CurrentProgramInfo", ".", "NumVGPR", ",", "CurrentProgramInfo", ".", "NumSGPR", ",", "CurrentProgramInfo", ".", "ScratchSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "LDSSize", ")", "+", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "MFI", "->", "needsWaveLimiter", "(", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TRAP_HANDLER", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Y_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Z_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TIDIG_COMP_CNT", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_NOTE", ",", "", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "=", "", ";", "if", "(", "!", "HexLines", "[", "i", "]", ".", "empty", "(", ")", ")", "{", "Comment", "=", "std", "::", "string", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";"], "ground_truth": ["Comment", "+=", "", "+", "HexLines", "[", "i", "]", "+", "", ";"], "File": "AMDGPUAsmPrinter67", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37011, "Length": 372, "Cover_Rate": 0.5006729475100942} {"Template_token": ["", "if", "(", "STM", ".", "isAmdPalOS", "(", ")", ")", "EmitPALMetadata", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "else", "if", "(", "!", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "EmitProgramInfo", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "CallGraphResourceInfo", "[", "&", "MF", ".", "getFunction", "(", ")", "]", ";", "emitCommonFunctionComments", "(", "Info", ".", "NumVGPR", ",", "Info", ".", "getTotalNumSGPRs", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "Info", ".", "PrivateSegmentSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "return", "false", ";", "}", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "emitCommonFunctionComments", "(", "CurrentProgramInfo", ".", "NumVGPR", ",", "CurrentProgramInfo", ".", "NumSGPR", ",", "CurrentProgramInfo", ".", "ScratchSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "IEEEMode", ")", ",", "false", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "LDSSize", ")", "+", "", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter67", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37012, "Length": 235, "Cover_Rate": 0.3162853297442799} {"Template_token": ["", "getTargetStreamer", "(", ")", "->", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";"], "ground_truth": ["HSAMetadataStream", ".", "emitKernel", "(", "MF", "->", "getFunction", "(", ")", ",", "getHSACodeProps", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "getHSADebugProps", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ")", ";"], "File": "AMDGPUAsmPrinter69", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37014, "Length": 55, "Cover_Rate": 0.3503184713375796} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "push_back", "(", "MF", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter69", "Func": "EmitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37015, "Length": 67, "Cover_Rate": 0.34183673469387754} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "_KERNEL", ")", "return", "HSACodeProps", ";", "HSACodeProps", ".", "mKernargSegmentSize", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ")", ";", "HSACodeProps", ".", "mGroupSegmentFixedSize", "=", "ProgramInfo", ".", "LDSSize", ";", "HSACodeProps", ".", "mPrivateSegmentFixedSize", "=", "ProgramInfo", ".", "ScratchSize", ";", "HSACodeProps", ".", "mKernargSegmentAlign", "=", "std", "::", "max", "(", "uint32_t", "(", "", ")", ",", "MFI", ".", "getMaxKernArgAlign", "(", ")", ")", ";", "HSACodeProps", ".", "mWavefrontSize", "=", "STM", ".", "getWavefrontSize", "(", ")", ";", "HSACodeProps", ".", "mNumSGPRs", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "HSACodeProps", ".", "mNumVGPRs", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "HSACodeProps", ".", "mMaxFlatWorkGroupSize", "=", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ";"], "ground_truth": ["HSACodeProps", ".", "mIsDynamicCallStack", "=", "ProgramInfo", ".", "DynamicCallStack", ";"], "File": "AMDGPUAsmPrinter69", "Func": "getHSACodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37016, "Length": 117, "Cover_Rate": 0.5467289719626168} {"Template_token": ["", "if", "(", "!", "STM", ".", "debuggerSupported", "(", ")", ")", "return", "HSADebugProps", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "HSADebugProps", ".", "mPrivateSegmentBufferSGPR", "=", "ProgramInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ";", "HSADebugProps", ".", "mWavefrontPrivateSegmentOffsetSGPR", "=", "ProgramInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter69", "Func": "getHSADebugProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37017, "Length": 56, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "", "::", "Kernel", "::", "DebugProps", "::", "Metadata", "AsmPrinter", "::", "getHSADebugProps", "(", "const", "MachineFunction", "&", "MF", ",", "const", "ProgramInfo", "&", "ProgramInfo", ")", "const", "{", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "HSAMD", "::", "Kernel", "::", "DebugProps", "::", "Metadata", "HSADebugProps", ";", "if", "(", "!", "STM", ".", "debuggerSupported", "(", ")", ")", "return", "HSADebugProps", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "HSADebugProps", ".", "mPrivateSegmentBufferSGPR", "=", "ProgramInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ";", "HSADebugProps", ".", "mWavefrontPrivateSegmentOffsetSGPR", "=", "ProgramInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter69", "Func": "getHSADebugProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37018, "Length": 102, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "CallGraphResourceInfo", "[", "&", "MF", ".", "getFunction", "(", ")", "]", ";", "emitCommonFunctionComments", "(", "Info", ".", "NumVGPR", ",", "Info", ".", "getTotalNumSGPRs", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ",", "Info", ".", "PrivateSegmentSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "return", "false", ";", "}", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "emitCommonFunctionComments", "(", "CurrentProgramInfo", ".", "NumVGPR", ",", "CurrentProgramInfo", ".", "NumSGPR", ",", "CurrentProgramInfo", ".", "ScratchSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "LDSSize", ")", "+", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "MFI", "->", "needsWaveLimiter", "(", ")", ")", ",", "false", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ")", ",", "false", ")", ";", "}", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TRAP_HANDLER", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Y_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter69", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37020, "Length": 402, "Cover_Rate": 0.5050251256281407} {"Template_token": ["", "CurrentProgramInfo", "=", "ProgramInfo", "(", ")", ";", "const", "MachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunction", ">", "(", ")", ";", "MF", ".", "setAlignment", "(", "MFI", "->", "isEntryFunction", "(", ")", "?", "", ":", "", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(", ")", ".", "getContext", "(", ")", ";", "if", "(", "!", "STM", ".", "isAmdHsaOS", "(", ")", "&&", "!", "STM", ".", "isAmdPalOS", "(", ")", ")", "{", "MCSectionELF", "*", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ConfigSection", ")", ";", "}", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "getProgramInfo", "(", "CurrentProgramInfo", ",", "MF", ")", ";", "}", "else", "{", "auto", "I", "=", "CallGraphResourceInfo", ".", "insert", "(", "std", "::", "make_pair", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "FunctionResourceInfo", "(", ")", ")", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "I", ".", "first", "->", "second", ";", "assert", "(", "I", ".", "second", "&&", "", ")", ";", "Info", "=", "analyzeResourceUsage", "(", "MF", ")", ";", "}", "if", "(", "STM", ".", "isAmdPalOS", "(", ")", ")", "EmitPALMetadata", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "else", "if", "(", "!", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "EmitProgramInfo", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "CallGraphResourceInfo", "[", "&", "MF", ".", "getFunction", "(", ")", "]", ";", "emitCommonFunctionComments", "(", "Info", ".", "NumVGPR", ",", "Info", ".", "getTotalNumSGPRs", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ",", "Info", ".", "PrivateSegmentSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "return", "false", ";", "}", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";"], "ground_truth": ["emitCommonFunctionComments", "(", "CurrentProgramInfo", ".", "NumVGPR", ",", "CurrentProgramInfo", ".", "NumSGPR", ",", "CurrentProgramInfo", ".", "ScratchSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";"], "File": "AMDGPUAsmPrinter69", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37021, "Length": 363, "Cover_Rate": 0.45603015075376885} {"Template_token": ["", "return", "", ";", "case", "Type", "::", "FloatTyID", ":", "return", "", ";", "case", "Type", "::", "DoubleTyID", ":", "return", "", ";", "case", "Type", "::", "IntegerTyID", ":", "{", "if", "(", "!", "Signed", ")", "return", "(", "Twine", "(", "'u'", ")", "+", "getOCLTypeName", "(", "Ty", ",", "true", ")", ")", ".", "str", "(", ")", ";", "unsigned", "BW", "=", "Ty", "->", "getIntegerBitWidth", "(", ")", ";", "switch", "(", "BW", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUAsmPrinter6", "Func": "getOCLTypeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37022, "Length": 81, "Cover_Rate": 0.3951219512195122} {"Template_token": ["", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "Occupancy", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "MFI", "->", "needsWaveLimiter", "(", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TRAP_HANDLER", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Y_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Z_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TIDIG_COMP_CNT", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_NOTE", ",", "", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "=", "", ";", "if", "(", "!", "HexLines", "[", "i", "]", ".", "empty", "(", ")", ")", "{", "Comment", "=", "std", "::", "string", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";", "Comment", "+=", "", "+", "HexLines", "[", "i", "]", "+", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter70", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37023, "Length": 275, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "const", "MachineFunction", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunction", ">", "(", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "Subtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "ProgramInfo", "KernelInfo", ";", "amd_kernel_code_t", "KernelCode", ";", "if", "(", "STM", ".", "isAmdCodeObjectV2", "(", "*", "MF", ")", ")", "{"], "ground_truth": ["getProgramInfo", "(", "KernelInfo", ",", "*", "MF", ")", ";"], "File": "AMDGPUAsmPrinter73", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37024, "Length": 64, "Cover_Rate": 0.460431654676259} {"Template_token": ["", "const", "Subtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "ProgramInfo", "KernelInfo", ";", "amd_kernel_code_t", "KernelCode", ";", "if", "(", "STM", ".", "isAmdCodeObjectV2", "(", "*", "MF", ")", ")", "{", "getProgramInfo", "(", "KernelInfo", ",", "*", "MF", ")", ";", "getAmdKernelCode", "(", "KernelCode", ",", "KernelInfo", ",", "*", "MF", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";"], "File": "AMDGPUAsmPrinter73", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37025, "Length": 71, "Cover_Rate": 0.5107913669064749} {"Template_token": ["", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVEZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "KernelInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "KernelInfo", ".", "SGPRBlocks", ")", ",", "", ")", ";", "if", "(", "STM", ".", "isVGPRSpillingEnabled", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVEZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_00B02C_SPI_SHADER_PGM_RSRC2_PS", ",", "", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "S_00B02C_EXTRA_LDS_ZE", "(", "KernelInfo", ".", "LDSBlocks", ")", ",", "", ")", ";"], "File": "AMDGPUAsmPrinter73", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37026, "Length": 127, "Cover_Rate": 0.3691860465116279} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitProgramInfo", "(", "const", "MachineFunction", "&", "MF", ",", "const", "ProgramInfo", "&", "KernelInfo", ")", "{", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "RsrcReg", "=", "getRsrcReg", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_00B848_COMPUTE_PGM_RSRC1", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "KernelInfo", ".", "ComputePGMRSrc1", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B84C_COMPUTE_PGM_RSRC2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "KernelInfo", ".", "ComputePGMRSrc2", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B860_COMPUTE_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVEZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "KernelInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "KernelInfo", ".", "SGPRBlocks", ")", ",", "", ")", ";", "if", "(", "STM", ".", "isVGPRSpillingEnabled", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_0286E8_SPI_TMPRING_ZE", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_0286E8_WAVEZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "", ")", ";", "}", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_00B02C_SPI_SHADER_PGM_RSRC2_PS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B02C_EXTRA_LDS_ZE", "(", "KernelInfo", ".", "LDSBlocks", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286CC_SPI_PS_INPUT_ENA", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputEnable", "(", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_0286D0_SPI_PS_INPUT_ADDR", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getPnputAddr", "(", ")", ",", "", ")", ";", "}", "OutStreamer", "->", "EmitIntValue", "(", "R_SPILLED_SGPRS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getNumSpilledSGPRs", "(", ")", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_SPILLED_VGPRS", ",", "", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "MFI", "->", "getNumSpilledVGPRs", "(", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter73", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37027, "Length": 342, "Cover_Rate": 0.9941860465116279} {"Template_token": ["", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "MF", ",", "MFI", "->", "getABIArgOffset", "(", ")", ")", ";", "Out", ".", "wavefront_sgpr_count", "=", "KernelInfo", ".", "NumSGPR", ";", "Out", ".", "workitem_vgpr_count", "=", "KernelInfo", ".", "NumVGPR", ";", "Out", ".", "workitem_private_segment_byte_size", "=", "KernelInfo", ".", "ScratchSize", ";", "Out", ".", "workgroup_group_segment_byte_size", "=", "KernelInfo", ".", "LDSSize", ";", "Out", ".", "reserved_vgpr_first", "=", "KernelInfo", ".", "ReservedVGPRFirst", ";", "Out", ".", "reserved_vgpr_count", "=", "KernelInfo", ".", "ReservedVGPRCount", ";", "Out", ".", "kernarg_segment_alignment", "=", "std", "::", "max", "(", "(", "size_t", ")", "", ",", "countTrailingZeros", "(", "MFI", "->", "getMaxKernArgAlign", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "Out", ".", "debug_wavefront_private_segment_offset_sgpr", "=", "KernelInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ";", "Out", ".", "debug_private_segment_buffer_sgpr", "=", "KernelInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter73", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37028, "Length": 128, "Cover_Rate": 0.3256997455470738} {"Template_token": ["", "break", ";", "}", "}", "MCPhysReg", "NumSGPRReg", "=", "", ";", "for", "(", "MCPhysReg", "Reg", ":", "reverse", "(", "", ".", "getRegisters", "(", ")", ")", ")", "{", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "NumSGPRReg", "=", "Reg", ";", "break", ";", "}", "}", "ProgInfo", ".", "NumVGPR", "=", "NumVGPRReg", "==", "", "?", "", ":", "RI", "->", "getHWRegIndex", "(", "NumVGPRReg", ")", "+", "", ";", "ProgInfo", ".", "NumSGPR", "=", "NumSGPRReg", "==", "", "?", "", ":", "RI", "->", "getHWRegIndex", "(", "NumSGPRReg", ")", "+", "", ";", "unsigned", "ExtraSGPRs", "=", "", ";", "ProgInfo", ".", "VCCUsed", "=", "MRI", ".", "isPhysRegUsed", "(", "", ")", "||", "MRI", ".", "isPhysRegUsed", "(", "", ")", ";", "if", "(", "ProgInfo", ".", "VCCUsed", ")", "ExtraSGPRs", "=", "", ";", "ProgInfo", ".", "FlatUsed", "=", "MRI", ".", "isPhysRegUsed", "(", "", ")", "||", "MRI", ".", "isPhysRegUsed", "(", "", ")", ";", "if", "(", "ProgInfo", ".", "FlatUsed", "&&", "!", "MFI", "->", "hasFlatScratchInit", "(", ")", "&&", "(", "!", "hasAnyNonFlatUseOfReg", "(", "MRI", ",", "*", "TII", ",", "", ")", "&&", "!", "hasAnyNonFlatUseOfReg", "(", "MRI", ",", "*", "TII", ",", "", ")", "&&", "!", "hasAnyNonFlatUseOfReg", "(", "MRI", ",", "*", "TII", ",", "", ")", ")", ")", "{", "ProgInfo", ".", "FlatUsed", "=", "false", ";", "}", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "ProgInfo", ".", "FlatUsed", ")", "ExtraSGPRs", "=", "", ";", "}", "else", "{", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "ExtraSGPRs", "=", "", ";", "if", "(", "ProgInfo", ".", "FlatUsed", ")", "ExtraSGPRs", "=", "", ";", "}", "unsigned", "ExtraVGPRs", "=", "STM", ".", "getReservedNumVGPRs", "(", "MF", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", "&&", "!", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", "-", "", ";", "}", "}", "ProgInfo", ".", "NumSGPR", "+=", "ExtraSGPRs", ";", "ProgInfo", ".", "NumVGPR", "+=", "ExtraVGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{"], "ground_truth": ["unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";"], "File": "AMDGPUAsmPrinter73", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37029, "Length": 440, "Cover_Rate": 0.34892942109436953} {"Template_token": ["", "getProgramInfo", "(", "KernelInfo", ",", "*", "MF", ")", ";", "getAmdKernelCode", "(", "KernelCode", ",", "KernelInfo", ",", "*", "MF", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "EmitKernelCodeObjectMetadata", "(", "*", "MF", "->", "getFunction", "(", ")", ",", "KernelCode", ")", ";"], "File": "AMDGPUAsmPrinter79", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37031, "Length": 75, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "unsigned", "MaxKernArgAlign", ";"], "ground_truth": ["Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";"], "File": "AMDGPUAsmPrinter85", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37034, "Length": 114, "Cover_Rate": 0.3486238532110092} {"Template_token": ["", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM", ".", "getLocalMemorySize", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getLDSSize", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "ProgInfo", ".", "SGPRBlocks", "=", "IsaInfo", "::", "getNumSGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "ProgInfo", ".", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "MF", ")", ";", "const", "ModeRegisterDefaults", "Mode", "=", "MFI", "->", "getMode", "(", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "Mode", ".", "IEEE", ";"], "ground_truth": ["ProgInfo", ".", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";"], "File": "AMDGPUAsmPrinter85", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37035, "Length": 369, "Cover_Rate": 0.35825242718446604} {"Template_token": ["", "ProgInfo", ".", "ScratchSize", "=", "Info", ".", "PrivateSegmentSize", ";", "ProgInfo", ".", "VCCUsed", "=", "Info", ".", "UsesVCC", ";", "ProgInfo", ".", "FlatUsed", "=", "Info", ".", "UsesFlatScratch", ";", "ProgInfo", ".", "DynamicCallStack", "=", "Info", ".", "HasDynamicallySizedStack", "||", "Info", ".", "HasRecursion", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "ProgInfo", ".", "ScratchSize", ")", ")", "{", "DiagnosticInfoStackSize", "DiagStackSize", "(", "MF", ".", "getFunction", "(", ")", ",", "ProgInfo", ".", "ScratchSize", ",", "DS_Error", ")", ";", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagStackSize", ")", ";", "}", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ExtraSGPRs", "=", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STM", ",", "ProgInfo", ".", "VCCUsed", ",", "ProgInfo", ".", "FlatUsed", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", "&&", "!", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", "-", "", ";", "}", "}", "ProgInfo", ".", "NumSGPR", "+=", "ExtraSGPRs", ";", "unsigned", "WaveDispatchNumSGPR", "=", "", ",", "WaveDispatchNumVGPR", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "MF", ".", "getFunction", "(", ")", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "Arg", ".", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "+", "", ")", "/", "", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "else", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{"], "File": "AMDGPUAsmPrinter85", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37036, "Length": 403, "Cover_Rate": 0.3912621359223301} {"Template_token": ["", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "MFI", "->", "needsWaveLimiter", "(", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TRAP_HANDLER", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Y_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Z_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TIDIG_COMP_CNT", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_NOTE", ",", "", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "=", "", ";", "if", "(", "!", "HexLines", "[", "i", "]", ".", "empty", "(", ")", ")", "{", "Comment", "=", "std", "::", "string", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";", "Comment", "+=", "", "+", "HexLines", "[", "i", "]", "+", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter85", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37037, "Length": 295, "Cover_Rate": 0.3949129852744311} {"Template_token": ["", "auto", "I", "=", "CallGraphResourceInfo", ".", "insert", "(", "std", "::", "make_pair", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "FunctionResourceInfo", "(", ")", ")", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "I", ".", "first", "->", "second", ";", "assert", "(", "I", ".", "second", "&&", "", ")", ";", "Info", "=", "analyzeResourceUsage", "(", "MF", ")", ";", "}", "if", "(", "STM", ".", "isAmdPalOS", "(", ")", ")", "EmitPALMetadata", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "else", "if", "(", "!", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "EmitProgramInfo", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "}", "DumpCodeInstEmitter", "=", "nullptr", ";", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "bool", "SaveFlag", "=", "OutStreamer", "->", "getUseAssemblerInfoForParsing", "(", ")", ";", "OutStreamer", "->", "setUseAssemblerInfoForParsing", "(", "true", ")", ";", "MCAssembler", "*", "Assembler", "=", "OutStreamer", "->", "getAssemblerPtr", "(", ")", ";", "OutStreamer", "->", "setUseAssemblerInfoForParsing", "(", "SaveFlag", ")", ";", "if", "(", "Assembler", ")", "DumpCodeInstEmitter", "=", "Assembler", "->", "getEmitterPtr", "(", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "CallGraphResourceInfo", "[", "&", "MF", ".", "getFunction", "(", ")", "]", ";", "emitCommonFunctionComments", "(", "Info", ".", "NumVGPR", ",", "Info", ".", "getTotalNumSGPRs", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "Info", ".", "PrivateSegmentSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "return", "false", ";", "}", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "emitCommonFunctionComments", "(", "CurrentProgramInfo", ".", "NumVGPR", ",", "CurrentProgramInfo", ".", "NumSGPR", ",", "CurrentProgramInfo", ".", "ScratchSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "LDSSize", ")", "+", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "Occupancy", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "MFI", "->", "needsWaveLimiter", "(", ")", ")", ",", "false", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter8", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37038, "Length": 462, "Cover_Rate": 0.5647921760391198} {"Template_token": ["", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "CallGraphResourceInfo", "[", "&", "MF", ".", "getFunction", "(", ")", "]", ";", "emitCommonFunctionComments", "(", "Info", ".", "NumVGPR", ",", "Info", ".", "getTotalNumSGPRs", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "Info", ".", "PrivateSegmentSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "return", "false", ";", "}", "OutStreamer", "->", "emitRawComment", "(", "", ",", "false", ")", ";", "emitCommonFunctionComments", "(", "CurrentProgramInfo", ".", "NumVGPR", ",", "CurrentProgramInfo", ".", "NumSGPR", ",", "CurrentProgramInfo", ".", "ScratchSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "LDSSize", ")", "+", "", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CurrentProgramInfo", ".", "Occupancy", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "MFI", "->", "needsWaveLimiter", "(", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TRAP_HANDLER", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Y_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Z_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TIDIG_COMP_CNT", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter8", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37039, "Length": 397, "Cover_Rate": 0.48533007334963324} {"Template_token": ["", "getAmdKernelCode", "(", "KernelCode", ",", "CurrentProgramInfo", ",", "*", "MF", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";", "if", "(", "!", "STM", ".", "hasCodeObjectV3", "(", ")", "&&", "STM", ".", "isAmdHsaOS", "(", ")", ")", "HSAMetadataStream", ".", "emitKernel", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter94", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37040, "Length": 64, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "isEntryFunction", "(", ")", ")", "return", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "!", "STM", ".", "hasCodeObjectV3", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "F", ")", "&&", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ")", "{", "amd_kernel_code_t", "KernelCode", ";", "getAmdKernelCode", "(", "KernelCode", ",", "CurrentProgramInfo", ",", "*", "MF", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter94", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37041, "Length": 113, "Cover_Rate": 0.6890243902439024} {"Template_token": ["", "getTargetStreamer", "(", ")", "->", "EmitDirectiveAMDGCNTarget", "(", "ExpectedTarget", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "return", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", ".", "begin", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "readPALMetadata", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "getSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectISA", "(", "Version", ".", "Major", ",", "Version", ".", "Minor", ",", "Version", ".", "Stepping", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter96", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37042, "Length": 169, "Cover_Rate": 0.7934272300469484} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", ".", "begin", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "readPALMetadata", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";"], "ground_truth": ["IsaVersion", "Version", "=", "getIsaVersion", "(", "getSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter96", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37043, "Length": 117, "Cover_Rate": 0.5492957746478874} {"Template_token": ["", "", "(", "Out", ",", "&", "STM", ")", ";", "Out", ".", "compute_pgm_resource_registers", "=", "CurrentProgramInfo", ".", "getComputePGMRSrc1", "(", ")", "|", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", "<<", "", ")", ";", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_ZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "Align", "MaxKernArgAlign", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";"], "ground_truth": ["Out", ".", "wavefront_sgpr_count", "=", "CurrentProgramInfo", ".", "NumSGPR", ";"], "File": "AMDGPUAsmPrinter9", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37047, "Length": 200, "Cover_Rate": 0.60790273556231} {"Template_token": ["", "Out", ".", "compute_pgm_resource_registers", "=", "CurrentProgramInfo", ".", "getComputePGMRSrc1", "(", ")", "|", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", "<<", "", ")", ";", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_ZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "Align", "MaxKernArgAlign", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";", "Out", ".", "wavefront_sgpr_count", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "Out", ".", "workitem_vgpr_count", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "Out", ".", "workitem_private_segment_byte_size", "=", "CurrentProgramInfo", ".", "ScratchSize", ";"], "ground_truth": ["Out", ".", "workgroup_group_segment_byte_size", "=", "CurrentProgramInfo", ".", "LDSSize", ";"], "File": "AMDGPUAsmPrinter9", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37048, "Length": 216, "Cover_Rate": 0.6565349544072948} {"Template_token": ["", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM", ".", "getLocalMemorySize", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getLDSSize", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "ProgInfo", ".", "SGPRBlocks", "=", "IsaInfo", "::", "getNumSGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "ProgInfo", ".", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "const", "ModeRegisterDefaults", "Mode", "=", "MFI", "->", "getMode", "(", ")", ";", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "Mode", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "Mode", ".", "IEEE", ";", "ProgInfo", ".", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "", ";", "}", "else", "{", "LDSAlignShift", "=", "", ";", "}", "unsigned", "LDSSpillSize", "=", "MFI", "->", "getLDSWaveSpillSize", "(", ")", "*", "MFI", "->", "getMaxFlatWorkGroupSize", "(", ")", ";", "ProgInfo", ".", "LDSSize", "=", "MFI", "->", "getLDSSize", "(", ")", "+", "LDSSpillSize", ";", "ProgInfo", ".", "LDSBlocks", "=", "alignTo", "(", "ProgInfo", ".", "LDSSize", ",", "", "<<", "LDSAlignShift", ")", ">>", "LDSAlignShift", ";", "unsigned", "ScratchAlignShift", "=", "", ";", "ProgInfo", ".", "ScratchBlocks", "=", "alignTo", "(", "ProgInfo", ".", "ScratchSize", "*", "STM", ".", "getWavefrontSize", "(", ")", ",", "", "<<", "ScratchAlignShift", ")", ">>", "ScratchAlignShift", ";", "if", "(", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ".", "Major", ">=", "", ")", "{", "ProgInfo", ".", "WgpMode", "=", "STM", ".", "isCuModeEnabled", "(", ")", "?", "", ":", "", ";", "ProgInfo", ".", "MemOrdered", "=", "", ";", "}", "unsigned", "TIDIGCompCnt", "=", "", ";"], "ground_truth": ["if", "(", "MFI", "->", "hasWorkItemIDZ", "(", ")", ")", "TIDIGCompCnt", "=", "", ";"], "File": "AMDGPUAsmPrinter9", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37049, "Length": 390, "Cover_Rate": 0.36654135338345867} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{"], "File": "AMDGPUAsmPrinter", "Func": "AMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37050, "Length": 46, "Cover_Rate": 0.41818181818181815} {"Template_token": ["", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", "STI", ")", ";", "}", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37051, "Length": 32, "Cover_Rate": 0.31683168316831684} {"Template_token": ["", "if", "(", "(", "", "(", "STI", ")", "||", "", "(", "STI", ")", ")", "&&", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", "STI", ")", ";", "}", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37052, "Length": 77, "Cover_Rate": 0.7623762376237624} {"Template_token": ["", "void", "AsmPrinter", "::", "emitBasicBlockStart", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "if", "(", "DumpCodeInstEmitter", "&&", "!", "isBlockOnlyReachableByFallthrough", "(", "&", "MBB", ")", ")", "{", "DisasmLines", ".", "push_back", "(", "(", "Twine", "(", "", ")", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "", "+", "Twine", "(", "MBB", ".", "getNumber", "(", ")", ")", "+", "", ")", ".", "str", "(", ")", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";", "}", "AsmPrinter", "::", "emitBasicBlockStart", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "emitBasicBlockStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37053, "Length": 94, "Cover_Rate": 1.0} {"Template_token": ["", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLines", ".", "back", "(", ")", ".", "size", "(", ")", ")", ";", "HexLines", ".", "push_back", "(", "", ")", ";", "}"], "ground_truth": ["AsmPrinter", "::", "emitBasicBlockStart", "(", "MBB", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "emitBasicBlockStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37054, "Length": 34, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "void", "AsmPrinter", "::", "emitCommonFunctionComments", "(", "uint32_t", "NumVGPR", ",", "Optional", "<", "uint32_t", ">", "NumAGPR", ",", "uint32_t", "TotalNumVGPR", ",", "uint32_t", "NumSGPR", ",", "uint64_t", "ScratchSize", ",", "uint64_t", "CodeSize", ",", "const", "MachineFunction", "*", "MFI", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "CodeSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "NumVGPR", ")", ",", "false", ")", ";", "if", "(", "NumAGPR", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "*", "NumAGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "TotalNumVGPR", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "emitCommonFunctionComments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37055, "Length": 109, "Cover_Rate": 0.7676056338028169} {"Template_token": ["", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "*", "NumAGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "TotalNumVGPR", ")", ",", "false", ")", ";", "}", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "ScratchSize", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "MFI", "->", "isMemoryBound", "(", ")", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "emitCommonFunctionComments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37056, "Length": 63, "Cover_Rate": 0.44366197183098594} {"Template_token": ["", "SmallString", "<", "", ">", "KernelName", ";", "getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAmdhsaKernelDescriptor", "(", "STM", ",", "KernelName", ",", "getAmdhsaKernelDescriptor", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STM", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ";", "Streamer", ".", "PopSection", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "emitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37058, "Length": 76, "Cover_Rate": 0.3179916317991632} {"Template_token": ["", "Streamer", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "", ")", "ReadOnlySection", ".", "setAlignment", "(", "Align", "(", "", ")", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "SmallString", "<", "", ">", "KernelName", ";", "getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAmdhsaKernelDescriptor", "(", "STM", ",", "KernelName", ",", "getAmdhsaKernelDescriptor", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STM", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ";"], "ground_truth": ["Streamer", ".", "PopSection", "(", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "emitFunctionBodyEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37059, "Length": 122, "Cover_Rate": 0.5104602510460251} {"Template_token": ["", "if", "(", "!", "MFI", ".", "isEntryFunction", "(", ")", ")", "return", ";", "if", "(", "(", "STM", ".", "isMesaKernel", "(", "F", ")", "||", "isHsaAbiVersion2", "(", "getGlobalSTI", "(", ")", ")", ")", "&&", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ")", "{", "amd_kernel_code_t", "KernelCode", ";", "getAmdKernelCode", "(", "KernelCode", ",", "CurrentProgramInfo", ",", "*", "MF", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";", "}"], "ground_truth": ["if", "(", "STM", ".", "isAmdHsaOS", "(", ")", ")", "HSAMetadataStream", "->", "emitKernel", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "emitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37060, "Length": 93, "Cover_Rate": 0.3069306930693069} {"Template_token": ["", "}", "if", "(", "FunctionTargetID", ".", "isSramEccSupported", "(", ")", "&&", "FunctionTargetID", ".", "getSramEccSetting", "(", ")", "!=", "IsaInfo", "::", "TargetIDSetting", "::", "Any", "&&", "FunctionTargetID", ".", "getSramEccSetting", "(", ")", "!=", "getTargetStreamer", "(", ")", "->", "getTargetID", "(", ")", "->", "getSramEccSetting", "(", ")", ")", "{", "OutContext", ".", "reportError", "(", "{", "}", ",", "", "+", "Twine", "(", "MF", "->", "getName", "(", ")", ")", "+", "", ")", ";", "return", ";", "}", "if", "(", "!", "MFI", ".", "isEntryFunction", "(", ")", ")", "return", ";", "if", "(", "(", "STM", ".", "isMesaKernel", "(", "F", ")", "||", "isHsaAbiVersion2", "(", "getGlobalSTI", "(", ")", ")", ")", "&&", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ")", "{"], "ground_truth": ["amd_kernel_code_t", "KernelCode", ";"], "File": "AMDGPUAsmPrinter", "Func": "emitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37061, "Length": 119, "Cover_Rate": 0.3927392739273927} {"Template_token": ["", "AsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", ";", "return", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "MFI", "->", "isEntryFunction", "(", ")", "&&", "STM", ".", "isAmdHsaOrMesa", "(", "MF", "->", "getFunction", "(", ")", ")", ")", "{"], "File": "AMDGPUAsmPrinter", "Func": "emitFunctionEntryLabel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37062, "Length": 57, "Cover_Rate": 0.32386363636363635} {"Template_token": ["", "const", "Triple", "::", "OSType", "OS", "=", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", ";", "if", "(", "OS", "==", "Triple", "::", "AMDHSA", "||", "OS", "==", "Triple", "::", "AMDPAL", ")", "return", ";", "MCSymbol", "*", "GVSym", "=", "getSymbol", "(", "GV", ")", ";", "GVSym", "->", "redefineIfPossible", "(", ")", ";", "if", "(", "GVSym", "->", "isDefined", "(", ")", "||", "GVSym", "->", "isVariable", "(", ")", ")", "report_fatal_error", "(", "", "+", "Twine", "(", "GVSym", "->", "getName", "(", ")", ")", "+", "", ")", ";", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getValueType", "(", ")", ")", ";", "Align", "Alignment", "=", "GV", "->", "getAlign", "(", ")", ".", "getValueOr", "(", "Align", "(", "", ")", ")", ";"], "ground_truth": ["emitVisibility", "(", "GVSym", ",", "GV", "->", "getVisibility", "(", ")", ",", "!", "GV", "->", "isDeclaration", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "emitGlobalVariable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37063, "Length": 141, "Cover_Rate": 0.5708502024291497} {"Template_token": ["", "MD", "->", "setRsrc2", "(", "CallingConv", "::", "_CS", ",", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ";", "MD", "->", "setFunctionLdsSize", "(", "MF", ",", "CurrentProgramInfo", ".", "LDSSize", ")", ";", "MD", "->", "setFunctionNumUsedVgprs", "(", "MF", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "MD", "->", "setFunctionNumUsedSgprs", "(", "MF", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "emitPALFunctionMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37064, "Length": 47, "Cover_Rate": 0.41964285714285715} {"Template_token": ["", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MD", "->", "setFunctionScratchSize", "(", "MF", ",", "MFI", ".", "getStackSize", "(", ")", ")", ";", "MD", "->", "setRsrc1", "(", "CallingConv", "::", "_CS", ",", "CurrentProgramInfo", ".", "getPGMRSrc1", "(", "CallingConv", "::", "_CS", ")", ")", ";", "MD", "->", "setRsrc2", "(", "CallingConv", "::", "_CS", ",", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ";", "MD", "->", "setFunctionLdsSize", "(", "MF", ",", "CurrentProgramInfo", ".", "LDSSize", ")", ";"], "ground_truth": ["MD", "->", "setFunctionNumUsedVgprs", "(", "MF", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "emitPALFunctionMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37065, "Length": 77, "Cover_Rate": 0.6875} {"Template_token": ["", "MD", "->", "setScratchSize", "(", "CC", ",", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "", ")", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "MD", "->", "setRsrc2", "(", "CC", ",", "S_00B02C_EXTRA_LDS_ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ")", ";", "MD", "->", "setSpiPsInputEna", "(", "MFI", "->", "getPnputEnable", "(", ")", ")", ";", "MD", "->", "setSpiPsInputAddr", "(", "MFI", "->", "getPnputAddr", "(", ")", ")", ";", "}"], "ground_truth": ["const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "EmitPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37066, "Length": 84, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "OutStreamer", "->", "emitInt32", "(", "R_00B02C_SPI_SHADER_PGM_RSRC2_PS", ")", ";", "OutStreamer", "->", "emitInt32", "(", "S_00B02C_EXTRA_LDS_ZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ")", ";", "OutStreamer", "->", "emitInt32", "(", "R_0286CC_SPI_PS_INPUT_ENA", ")", ";", "OutStreamer", "->", "emitInt32", "(", "MFI", "->", "getPnputEnable", "(", ")", ")", ";", "OutStreamer", "->", "emitInt32", "(", "R_0286D0_SPI_PS_INPUT_ADDR", ")", ";", "OutStreamer", "->", "emitInt32", "(", "MFI", "->", "getPnputAddr", "(", ")", ")", ";", "}", "OutStreamer", "->", "emitInt32", "(", "R_SPILLED_SGPRS", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitInt32", "(", "MFI", "->", "getNumSpilledSGPRs", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "EmitProgramInfoSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37067, "Length": 91, "Cover_Rate": 0.325} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", "->", "readFromIR", "(", "M", ")", ";", "if", "(", "isHsaAbiVersion3Or4", "(", "getGlobalSTI", "(", ")", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";"], "ground_truth": ["IsaVersion", "Version", "=", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "emitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37068, "Length": 81, "Cover_Rate": 0.375} {"Template_token": ["", "void", "AsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "getTargetStreamer", "(", ")", "&&", "!", "getTargetStreamer", "(", ")", "->", "getTargetID", "(", ")", ")", "initializeTargetID", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "isHsaAbiVersion3Or4", "(", "getGlobalSTI", "(", ")", ")", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveAMDGCNTarget", "(", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", "->", "begin", "(", "M", ",", "*", "getTargetStreamer", "(", ")", "->", "getTargetID", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", "->", "readFromIR", "(", "M", ")", ";", "if", "(", "isHsaAbiVersion3Or4", "(", "getGlobalSTI", "(", ")", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "", ",", "", ")", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectISAV2", "(", "Version", ".", "Major", ",", "Version", ".", "Minor", ",", "Version", ".", "Stepping", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "emitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37069, "Length": 216, "Cover_Rate": 1.0} {"Template_token": ["", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "}", "if", "(", "MFI", ".", "hasQueuePtr", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "}", "if", "(", "MFI", ".", "hasKernargSegmentPtr", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "}", "if", "(", "MFI", ".", "hasDispatchID", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "}", "if", "(", "MFI", ".", "hasFlatScratchInit", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "}", "if", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "isWave32", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_WAVEFRONT_ZE32", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "getAmdhsaKernelCodeProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37070, "Length": 94, "Cover_Rate": 0.6064516129032258} {"Template_token": ["", "uint16_t", "AsmPrinter", "::", "getAmdhsaKernelCodeProperties", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "uint16_t", "KernelCodeProperties", "=", "", ";", "if", "(", "MFI", ".", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", ".", "hasDispatchPtr", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "}", "if", "(", "MFI", ".", "hasQueuePtr", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "}", "if", "(", "MFI", ".", "hasKernargSegmentPtr", "(", ")", ")", "{", "KernelCodeProperties", "|=", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "getAmdhsaKernelCodeProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37071, "Length": 96, "Cover_Rate": 0.6193548387096774} {"Template_token": ["", "memset", "(", "&", "KernelDescriptor", ",", "", ",", "sizeof", "(", "KernelDescriptor", ")", ")", ";", "assert", "(", "isUInt", "<", "", ">", "(", "PI", ".", "ScratchSize", ")", ")", ";", "assert", "(", "isUInt", "<", "", ">", "(", "PI", ".", "getComputePGMRSrc1", "(", ")", ")", ")", ";", "assert", "(", "isUInt", "<", "", ">", "(", "PI", ".", "ComputePGMRSrc2", ")", ")", ";", "KernelDescriptor", ".", "group_segment_fixed_size", "=", "PI", ".", "LDSSize", ";", "KernelDescriptor", ".", "private_segment_fixed_size", "=", "PI", ".", "ScratchSize", ";", "Align", "MaxKernArgAlign", ";", "KernelDescriptor", ".", "kernarg_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";", "KernelDescriptor", ".", "compute_pgm_rsrc1", "=", "PI", ".", "getComputePGMRSrc1", "(", ")", ";", "KernelDescriptor", ".", "compute_pgm_rsrc2", "=", "PI", ".", "ComputePGMRSrc2", ";", "KernelDescriptor", ".", "kernel_code_properties", "=", "getAmdhsaKernelCodeProperties", "(", "MF", ")", ";", "assert", "(", "STM", ".", "hasGFX90AInsts", "(", ")", "||", "CurrentProgramInfo", ".", "ComputePGMRSrc3GFX90A", "==", "", ")", ";"], "ground_truth": ["if", "(", "STM", ".", "hasGFX90AInsts", "(", ")", ")", "KernelDescriptor", ".", "compute_pgm_rsrc3", "=", "CurrentProgramInfo", ".", "ComputePGMRSrc3GFX90A", ";"], "File": "AMDGPUAsmPrinter", "Func": "getAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37072, "Length": 144, "Cover_Rate": 0.7309644670050761} {"Template_token": ["", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";"], "ground_truth": ["Align", "MaxKernArgAlign", ";"], "File": "AMDGPUAsmPrinter", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37073, "Length": 101, "Cover_Rate": 0.30606060606060603} {"Template_token": ["", "void", "AsmPrinter", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "ResourceUsageAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "ResourceUsageAnalysis", ">", "(", ")", ";", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37074, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "AU", ".", "addRequired", "<", "ResourceUsageAnalysis", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "ResourceUsageAnalysis", ">", "(", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37075, "Length": 18, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "static", "amd_element_byte_size_t", "getElementByteSizeValue", "(", "unsigned", "Size", ")", "{", "switch", "(", "Size", ")", "{"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAsmPrinter", "Func": "getElementByteSizeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37076, "Length": 16, "Cover_Rate": 0.4} {"Template_token": ["", "return", "FP_ROUND_MODE_SP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_ROUND_MODE_DP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_DENORM_MODE_SP", "(", "Mode", ".", "fpDenormModeSPValue", "(", ")", ")", "|", "FP_DENORM_MODE_DP", "(", "Mode", ".", "fpDenormModeDPValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "getFPMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37077, "Length": 30, "Cover_Rate": 0.75} {"Template_token": ["", "static", "uint32_t", "getFPMode", "(", "", "Mode", ")", "{", "return", "FP_ROUND_MODE_SP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_ROUND_MODE_DP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_DENORM_MODE_SP", "(", "Mode", ".", "fpDenormModeSPValue", "(", ")", ")", "|", "FP_DENORM_MODE_DP", "(", "Mode", ".", "fpDenormModeDPValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "getFPMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37078, "Length": 38, "Cover_Rate": 0.95} {"Template_token": ["", "uint64_t", "AsmPrinter", "::", "getFunctionCodeSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "STM", ".", "getInstrInfo", "(", ")", ";", "uint64_t", "CodeSize", "=", "", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "CodeSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "}", "}"], "ground_truth": ["return", "CodeSize", ";"], "File": "AMDGPUAsmPrinter", "Func": "getFunctionCodeSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37079, "Length": 86, "Cover_Rate": 0.9885057471264368} {"Template_token": ["", "StringRef", "AsmPrinter", "::", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUAsmPrinter", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37082, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "default", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_CS", ":", "return", "R_00B848_COMPUTE_PGM_RSRC1", ";", "case", "CallingConv", "::", "_LS", ":", "return", "R_00B528_SPI_SHADER_PGM_RSRC1_LS", ";", "case", "CallingConv", "::", "_HS", ":", "return", "R_00B428_SPI_SHADER_PGM_RSRC1_HS", ";"], "ground_truth": ["case", "CallingConv", "::", "_ES", ":", "return", "R_00B328_SPI_SHADER_PGM_RSRC1_ES", ";"], "File": "AMDGPUAsmPrinter", "Func": "getRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37083, "Length": 36, "Cover_Rate": 0.4675324675324675} {"Template_token": ["", "case", "CallingConv", "::", "_CS", ":", "return", "R_00B848_COMPUTE_PGM_RSRC1", ";", "case", "CallingConv", "::", "_LS", ":", "return", "R_00B528_SPI_SHADER_PGM_RSRC1_LS", ";", "case", "CallingConv", "::", "_HS", ":", "return", "R_00B428_SPI_SHADER_PGM_RSRC1_HS", ";", "case", "CallingConv", "::", "_ES", ":", "return", "R_00B328_SPI_SHADER_PGM_RSRC1_ES", ";", "case", "CallingConv", "::", "_GS", ":", "return", "R_00B228_SPI_SHADER_PGM_RSRC1_GS", ";", "case", "CallingConv", "::", "_VS", ":", "return", "R_00B128_SPI_SHADER_PGM_RSRC1_VS", ";"], "ground_truth": ["case", "CallingConv", "::", "_PS", ":", "return", "R_00B028_SPI_SHADER_PGM_RSRC1_PS", ";"], "File": "AMDGPUAsmPrinter", "Func": "getRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37084, "Length": 56, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "ProgInfo", ".", "NumSGPR", "=", "Info", ".", "NumExplicitSGPR", ";", "ProgInfo", ".", "ScratchSize", "=", "Info", ".", "PrivateSegmentSize", ";", "ProgInfo", ".", "VCCUsed", "=", "Info", ".", "UsesVCC", ";", "ProgInfo", ".", "FlatUsed", "=", "Info", ".", "UsesFlatScratch", ";", "ProgInfo", ".", "DynamicCallStack", "=", "Info", ".", "HasDynamicallySizedStack", "||", "Info", ".", "HasRecursion", ";", "const", "uint64_t", "MaxScratchPerWorkitem", "=", "GCNSubtarget", "::", "MaxWaveScratchSize", "/", "STM", ".", "getWavefrontSize", "(", ")", ";", "if", "(", "ProgInfo", ".", "ScratchSize", ">", "MaxScratchPerWorkitem", ")", "{", "DiagnosticInfoStackSize", "DiagStackSize", "(", "MF", ".", "getFunction", "(", ")", ",", "ProgInfo", ".", "ScratchSize", ",", "MaxScratchPerWorkitem", ",", "DS_Error", ")", ";", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagStackSize", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ExtraSGPRs", "=", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STM", ",", "ProgInfo", ".", "VCCUsed", ",", "ProgInfo", ".", "FlatUsed", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", "&&", "!", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "MaxAddressableNumSGPRs", ",", "DS_Error", ",", "DK_ResourceLimit", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", "-", "", ";", "}", "}", "ProgInfo", ".", "NumSGPR", "+=", "ExtraSGPRs", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "WaveDispatchNumSGPR", "=", "", ",", "WaveDispatchNumVGPR", "=", "", ";", "if", "(", "isShader", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{", "bool", "IsPixelShader", "=", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", "&&", "!", "STM", ".", "isAmdHsaOS", "(", ")", ";", "uint32_t", "InputEna", "=", "", ";", "uint32_t", "InputAddr", "=", "", ";", "unsigned", "LastEna", "=", "", ";", "if", "(", "IsPixelShader", ")", "{", "InputEna", "=", "MFI", "->", "getPnputEnable", "(", ")", ";", "InputAddr", "=", "MFI", "->", "getPnputAddr", "(", ")", ";", "assert", "(", "(", "InputEna", "||", "InputAddr", ")", "&&", "", "", ")", ";", "LastEna", "=", "InputEna", "?", "findLastSet", "(", "InputEna", ")", "+", "", ":", "", ";", "}", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "PSArgCount", "=", "", ";", "unsigned", "IntermediateVGPR", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "DL", ".", "getTypeSizeInBits", "(", "Arg", ".", "getType", "(", ")", ")", "+", "", ")", "/", "", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "{", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "}", "else", "{"], "ground_truth": ["if", "(", "IsPixelShader", "&&", "PSArgCount", "<", "", ")", "{"], "File": "AMDGPUAsmPrinter", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37085, "Length": 431, "Cover_Rate": 0.31436907366885486} {"Template_token": ["", "}", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumArchVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "Info", ".", "getTotalNumVGPRs", "(", "STM", ",", "Info", ".", "NumAGPR", ",", "ProgInfo", ".", "NumArchVGPR", ")", ";", "}", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "ProgInfo", ".", "NumSGPR", ",", "MaxAddressableNumSGPRs", ",", "DS_Error", ",", "DK_ResourceLimit", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM", ".", "getLocalMemorySize", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "MFI", "->", "getLDSSize", "(", ")", ",", "STM", ".", "getLocalMemorySize", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "ProgInfo", ".", "SGPRBlocks", "=", "IsaInfo", "::", "getNumSGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "ProgInfo", ".", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "const", "ModeRegisterDefaults", "Mode", "=", "MFI", "->", "getMode", "(", ")", ";", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "Mode", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "Mode", ".", "IEEE", ";", "ProgInfo", ".", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "", ";", "}", "else", "{", "LDSAlignShift", "=", "", ";", "}"], "ground_truth": ["unsigned", "LDSSpillSize", "=", "MFI", "->", "getLDSWaveSpillSize", "(", ")", "*", "MFI", "->", "getMaxFlatWorkGroupSize", "(", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37086, "Length": 476, "Cover_Rate": 0.34719183078045224} {"Template_token": ["", "return", "static_cast", "<", "TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "getTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37087, "Length": 15, "Cover_Rate": 0.46875} {"Template_token": ["", "auto", "&", "TSTargetID", "=", "getTargetStreamer", "(", ")", "->", "getTargetID", "(", ")", ";", "if", "(", "(", "!", "TSTargetID", "->", "isXnackSupported", "(", ")", "||", "TSTargetID", "->", "isXnackOnOrOff", "(", ")", ")", "&&", "(", "!", "TSTargetID", "->", "isSramEccSupported", "(", ")", "||", "TSTargetID", "->", "isSramEccOnOrOff", "(", ")", ")", ")", "break", ";", "const", "GCNSubtarget", "&", "STM", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "const", "IsaInfo", "::", "TargetID", "&", "STMTargetID", "=", "STM", ".", "getTargetID", "(", ")", ";"], "ground_truth": ["if", "(", "TSTargetID", "->", "isXnackSupported", "(", ")", ")", "if", "(", "TSTargetID", "->", "getXnackSetting", "(", ")", "==", "IsaInfo", "::", "TargetIDSetting", "::", "Any", ")", "TSTargetID", "->", "setXnackSetting", "(", "STMTargetID", ".", "getXnackSetting", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "initializeTargetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37088, "Length": 107, "Cover_Rate": 0.5572916666666666} {"Template_token": ["", "if", "(", "!", "AsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "MBB", ")", ")", "return", "false", ";", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "(", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "!=", "", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "isBlockOnlyReachableByFallthrough", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37089, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getTheTarget", "(", ")", ",", "llvm", "::", "createAsmPrinterPass", ")", ";", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getTheGCNTarget", "(", ")", ",", "createAsmPrinterPass", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "LLVMInitializeAMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37090, "Length": 25, "Cover_Rate": 0.8064516129032258} {"Template_token": ["", "void", "LLVM_EXTERNAL_VIBILITY", "LLVMInitializeAsmPrinter", "(", ")", "{", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getTheTarget", "(", ")", ",", "llvm", "::", "createAsmPrinterPass", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterAsmPrinter", "(", "getTheGCNTarget", "(", ")", ",", "createAsmPrinterPass", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "LLVMInitializeAMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37091, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "break", ";", "default", ":", "return", "true", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "InstPrinter", "::", "printRegOperand", "(", "MO", ".", "getReg", "(", ")", ",", "O", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "return", "false", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "int64_t", "Val", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "", "(", "Val", ")", ")", "{", "O", "<<", "Val", ";", "}", "else", "if", "(", "isUInt", "<", "", ">", "(", "Val", ")", ")", "{", "O", "<<", "format", "(", "", "PRIx16", ",", "static_cast", "<", "uint16_t", ">", "(", "Val", ")", ")", ";", "}", "else", "if", "(", "isUInt", "<", "", ">", "(", "Val", ")", ")", "{"], "ground_truth": ["O", "<<", "format", "(", "", "PRIx32", ",", "static_cast", "<", "uint32_t", ">", "(", "Val", ")", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "PrintAsmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37092, "Length": 147, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "return", "true", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "InstPrinter", "::", "printRegOperand", "(", "MO", ".", "getReg", "(", ")", ",", "O", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "return", "false", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "int64_t", "Val", "=", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "", "(", "Val", ")", ")", "{"], "File": "AMDGPUAsmPrinter", "Func": "PrintAsmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37093, "Length": 81, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "MFI", "->", "needsWaveLimiter", "(", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_SCRATCH_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_USER_SGPR", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TRAP_HANDLER", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_X_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Y_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TGID_Z_EN", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "G_00B84C_TIDIG_COMP_CNT", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ")", ",", "false", ")", ";", "assert", "(", "STM", ".", "hasGFX90AInsts", "(", ")", "||", "CurrentProgramInfo", ".", "ComputePGMRSrc3GFX90A", "==", "", ")", ";", "if", "(", "STM", ".", "hasGFX90AInsts", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "(", "AMDHSA_BITS_GET", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc3GFX90A", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC3_GFX90A_ACCUM_OFFSET", ")", ")", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "Twine", "(", "(", "AMDHSA_BITS_GET", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc3GFX90A", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC3_GFX90A_TG_SPLIT", ")", ")", ")", ",", "false", ")", ";", "}", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "=", "", ";", "if", "(", "!", "HexLines", "[", "i", "]", ".", "empty", "(", ")", ")", "{", "Comment", "=", "std", "::", "string", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";", "Comment", "+=", "", "+", "HexLines", "[", "i", "]", "+", "", ";", "}", "OutStreamer", "->", "emitBytes", "(", "StringRef", "(", "DisasmLines", "[", "i", "]", ")", ")", ";", "OutStreamer", "->", "emitBytes", "(", "StringRef", "(", "Comment", ")", ")", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37094, "Length": 350, "Cover_Rate": 0.3575076608784474} {"Template_token": ["", "unsigned", "decode", "(", "unsigned", "Code", ")", "const", "{"], "ground_truth": ["return", "(", "Code", ">>", "Shift", ")", "&", "Mask", ";"], "File": "AMDGPUAsmUtils6", "Func": "decode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37096, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "unsigned", "decode", "(", "unsigned", "Code", ")", "const", "{", "return", "(", "Code", ">>", "Shift", ")", "&", "Mask", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmUtils6", "Func": "decode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37097, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "encode", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "(", "Val", "&", "Mask", ")", "<<", "Shift", ";"], "File": "AMDGPUAsmUtils6", "Func": "encode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37098, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "Mask", "<<", "Shift", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmUtils6", "Func": "getMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37100, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isSupported", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "!", "Cond", "||", "Cond", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmUtils6", "Func": "isSupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37103, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Val", "<=", "Max", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmUtils6", "Func": "isValid", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37104, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Function", "*", "UpdateDPP", "=", "", "(", "M", ",", "", ",", "Ty", ")", ";", "Function", "*", "PermLaneX16", "=", "", "(", "M", ",", "", ",", "{", "}", ")", ";", "Function", "*", "ReadLane", "=", "", "(", "M", ",", "", ",", "{", "}", ")", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "", ";", "Idx", "++", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "ROW_SHR0", "|", "", "<<", "Idx", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "if", "(", "ST", "->", "hasDPPBroadcasts", "(", ")", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST15", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST31", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "else", "{", "Value", "*", "const", "PermX", "=", "B", ".", "CreateCall", "(", "PermLaneX16", ",", "{", "V", ",", "V", ",", "B", ".", "getInt32", "(", "-", "", ")", ",", "B", ".", "getInt32", "(", "-", "", ")", ",", "B", ".", "getFalse", "(", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "PermX", ",", "B", ".", "getInt32", "(", "DPP", "::", "QUAD_PERM_ID", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";"], "ground_truth": ["if", "(", "!", "ST", "->", "isWave32", "(", ")", ")", "{"], "File": "AMDGPUAtomicOptimizer10", "Func": "buildScan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37106, "Length": 341, "Cover_Rate": 0.6987704918032787} {"Template_token": ["", "Value", "*", "AtomicOptimizer", "::", "buildScan", "(", "IRBuilder", "<", ">", "&", "B", ",", "AtomicRMWInst", "::", "BinOp", "Op", ",", "Value", "*", "V", ",", "Value", "*", "const", "Identity", ")", "const", "{", "Type", "*", "const", "Ty", "=", "V", "->", "getType", "(", ")", ";", "Module", "*", "M", "=", "B", ".", "GetInsertBlock", "(", ")", "->", "getModule", "(", ")", ";", "Function", "*", "UpdateDPP", "=", "", "(", "M", ",", "", ",", "Ty", ")", ";", "Function", "*", "PermLaneX16", "=", "", "(", "M", ",", "", ",", "{", "}", ")", ";", "Function", "*", "ReadLane", "=", "", "(", "M", ",", "", ",", "{", "}", ")", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "", ";", "Idx", "++", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "ROW_SHR0", "|", "", "<<", "Idx", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "if", "(", "ST", "->", "hasDPPBroadcasts", "(", ")", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST15", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST31", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "else", "{", "Value", "*", "const", "PermX", "=", "B", ".", "CreateCall", "(", "PermLaneX16", ",", "{", "V", ",", "V", ",", "B", ".", "getInt32", "(", "-", "", ")", ",", "B", ".", "getInt32", "(", "-", "", ")", ",", "B", ".", "getFalse", "(", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "PermX", ",", "B", ".", "getInt32", "(", "DPP", "::", "QUAD_PERM_ID", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "if", "(", "!", "ST", "->", "isWave32", "(", ")", ")", "{", "Value", "*", "const", "Lane31", "=", "B", ".", "CreateCall", "(", "ReadLane", ",", "{", "V", ",", "B", ".", "getInt32", "(", "", ")", "}", ")", ";"], "ground_truth": ["V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "Lane31", ",", "B", ".", "getInt32", "(", "DPP", "::", "QUAD_PERM_ID", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";"], "File": "AMDGPUAtomicOptimizer10", "Func": "buildScan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37107, "Length": 470, "Cover_Rate": 0.9631147540983607} {"Template_token": ["", "Value", "*", "Old", "=", "V", ";", "V", "=", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "ROW_SHR0", "+", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ";", "V", "=", "B", ".", "CreateCall", "(", "WriteLane", ",", "{", "B", ".", "CreateCall", "(", "ReadLane", ",", "{", "Old", ",", "B", ".", "getInt32", "(", "", ")", "}", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "V", "}", ")", ";", "if", "(", "!", "ST", "->", "isWave32", "(", ")", ")", "{"], "ground_truth": ["V", "=", "B", ".", "CreateCall", "(", "WriteLane", ",", "{", "B", ".", "CreateCall", "(", "ReadLane", ",", "{", "Old", ",", "B", ".", "getInt32", "(", "", ")", "}", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "V", "}", ")", ";"], "File": "AMDGPUAtomicOptimizer10", "Func": "buildShiftRight", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37108, "Length": 138, "Cover_Rate": 0.40707964601769914} {"Template_token": ["", "DominatorTreeWrapperPass", "*", "const", "DTW", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTW", "?", "&", "DTW", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "const", "TargetPassConfig", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "IsPixelShader", "=", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ";"], "ground_truth": ["visit", "(", "F", ")", ";"], "File": "AMDGPUAtomicOptimizer10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37110, "Length": 81, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "ST", "->", "hasDPP", "(", ")", "||", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "", ")", ")", "{", "return", ";", "}", "const", "ReplacementInfo", "Info", "=", "{", "&", "I", ",", "Op", ",", "ValIdx", ",", "ValDivergent", "}", ";"], "ground_truth": ["ToReplace", ".", "push_back", "(", "Info", ")", ";"], "File": "AMDGPUAtomicOptimizer10", "Func": "visitAtomicRMWInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37111, "Length": 69, "Cover_Rate": 0.33658536585365856} {"Template_token": ["", "break", ";", "}", "const", "unsigned", "PtrIdx", "=", "", ";", "const", "unsigned", "ValIdx", "=", "", ";", "if", "(", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "PtrIdx", ")", ")", ")", "{", "return", ";", "}", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "ST", "->", "hasDPP", "(", ")", "||", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "", ")", ")", "{", "return", ";", "}", "const", "ReplacementInfo", "Info", "=", "{", "&", "I", ",", "Op", ",", "ValIdx", ",", "ValDivergent", "}", ";"], "ground_truth": ["ToReplace", ".", "push_back", "(", "Info", ")", ";"], "File": "AMDGPUAtomicOptimizer10", "Func": "visitAtomicRMWInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37112, "Length": 103, "Cover_Rate": 0.5024390243902439} {"Template_token": ["", "switch", "(", "I", ".", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Add", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Sub", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "And", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Or", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Xor", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Min", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "UMin", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Max", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "UMax", ";", "break", ";", "}", "const", "unsigned", "ValIdx", "=", "", ";", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "ST", "->", "hasDPP", "(", ")", "||", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "", ")", ")", "{", "return", ";", "}", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "I", ".", "getNumOperands", "(", ")", ";", "Idx", "++", ")", "{", "if", "(", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "Idx", ")", ")", ")", "{", "return", ";", "}", "}"], "ground_truth": ["const", "ReplacementInfo", "Info", "=", "{", "&", "I", ",", "Op", ",", "ValIdx", ",", "ValDivergent", "}", ";"], "File": "AMDGPUAtomicOptimizer10", "Func": "visitIntrinsicInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37113, "Length": 274, "Cover_Rate": 0.7806267806267806} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "UMax", ";", "break", ";", "}", "const", "unsigned", "ValIdx", "=", "", ";", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "ST", "->", "hasDPP", "(", ")", "||", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "", ")", ")", "{", "return", ";", "}", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "I", ".", "getNumOperands", "(", ")", ";", "Idx", "++", ")", "{", "if", "(", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "Idx", ")", ")", ")", "{", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer10", "Func": "visitIntrinsicInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37114, "Length": 111, "Cover_Rate": 0.3162393162393162} {"Template_token": ["", "void", "AtomicOptimizer", "::", "setConvergent", "(", "CallInst", "*", "const", "CI", ")", "const", "{"], "ground_truth": ["CI", "->", "addAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "Convergent", ")", ";"], "File": "AMDGPUAtomicOptimizer11", "Func": "setConvergent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37116, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "void", "AtomicOptimizer", "::", "setConvergent", "(", "CallInst", "*", "const", "CI", ")", "const", "{", "CI", "->", "addAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "Convergent", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer11", "Func": "setConvergent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37117, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "break", ";", "}", "const", "unsigned", "PtrIdx", "=", "", ";", "const", "unsigned", "ValIdx", "=", "", ";", "if", "(", "DA", "->", "isDivergent", "(", "I", ".", "getOperand", "(", "PtrIdx", ")", ")", ")", "{", "return", ";", "}", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergent", "(", "I", ".", "getOperand", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "HasDPP", "||", "(", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "", ")", ")", ")", "{", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer11", "Func": "visitAtomicRMWInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37118, "Length": 77, "Cover_Rate": 0.43258426966292135} {"Template_token": ["", "break", ";", "}", "const", "unsigned", "PtrIdx", "=", "", ";", "const", "unsigned", "ValIdx", "=", "", ";", "if", "(", "DA", "->", "isDivergent", "(", "I", ".", "getOperand", "(", "PtrIdx", ")", ")", ")", "{", "return", ";", "}", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergent", "(", "I", ".", "getOperand", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "HasDPP", "||", "(", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "", ")", ")", ")", "{", "return", ";", "}", "const", "ReplacementInfo", "Info", "=", "{", "&", "I", ",", "Op", ",", "ValIdx", ",", "ValDivergent", "}", ";", "ToReplace", ".", "push_back", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer11", "Func": "visitAtomicRMWInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37119, "Length": 100, "Cover_Rate": 0.5617977528089888} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "Instruction", "::", "Add", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "Instruction", "::", "Sub", ";", "break", ";", "}", "const", "unsigned", "ValIdx", "=", "", ";", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergent", "(", "I", ".", "getOperand", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "HasDPP", "||", "(", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "", ")", ")", ")", "{", "return", ";", "}", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "I", ".", "getNumOperands", "(", ")", ";", "Idx", "++", ")", "{"], "ground_truth": ["if", "(", "DA", "->", "isDivergent", "(", "I", ".", "getOperand", "(", "Idx", ")", ")", ")", "{"], "File": "AMDGPUAtomicOptimizer11", "Func": "visitIntrinsicInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37120, "Length": 119, "Cover_Rate": 0.6397849462365591} {"Template_token": ["", "static", "Value", "*", "buildMul", "(", "IRBuilder", "<", ">", "&", "B", ",", "Value", "*", "LHS", ",", "Value", "*", "RHS", ")", "{"], "ground_truth": ["const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "LHS", ")", ";"], "File": "AMDGPUAtomicOptimizer14", "Func": "buildMul", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37123, "Length": 33, "Cover_Rate": 0.5892857142857143} {"Template_token": ["", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "ROW_SHR0", "|", "", "<<", "Idx", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "if", "(", "ST", "->", "hasDPPBroadcasts", "(", ")", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST15", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST31", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "else", "{", "assert", "(", "ST", "->", "hasPermLaneX16", "(", ")", ")", ";", "Value", "*", "const", "PermX", "=", "B", ".", "CreateIntrinsic", "(", "", ",", "{", "}", ",", "{", "V", ",", "V", ",", "B", ".", "getInt32", "(", "-", "", ")", ",", "B", ".", "getInt32", "(", "-", "", ")", ",", "B", ".", "getFalse", "(", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "PermX", ",", "B", ".", "getInt32", "(", "DPP", "::", "QUAD_PERM_ID", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "if", "(", "!", "ST", "->", "isWave32", "(", ")", ")", "{", "Value", "*", "const", "Lane31", "=", "B", ".", "CreateIntrinsic", "(", "", ",", "{", "}", ",", "{", "V", ",", "B", ".", "getInt32", "(", "", ")", "}", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "Lane31", ",", "B", ".", "getInt32", "(", "DPP", "::", "QUAD_PERM_ID", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer14", "Func": "buildScan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37124, "Length": 378, "Cover_Rate": 0.802547770700637} {"Template_token": ["", "Type", "*", "const", "Ty", "=", "V", "->", "getType", "(", ")", ";", "Module", "*", "M", "=", "B", ".", "GetInsertBlock", "(", ")", "->", "getModule", "(", ")", ";", "Function", "*", "UpdateDPP", "=", "", "(", "M", ",", "", ",", "Ty", ")", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "", ";", "Idx", "++", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "ROW_SHR0", "|", "", "<<", "Idx", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "if", "(", "ST", "->", "hasDPPBroadcasts", "(", ")", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST15", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST31", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "else", "{", "assert", "(", "ST", "->", "hasPermLaneX16", "(", ")", ")", ";", "Value", "*", "const", "PermX", "=", "B", ".", "CreateIntrinsic", "(", "", ",", "{", "}", ",", "{", "V", ",", "V", ",", "B", ".", "getInt32", "(", "-", "", ")", ",", "B", ".", "getInt32", "(", "-", "", ")", ",", "B", ".", "getFalse", "(", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ";"], "ground_truth": ["V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "PermX", ",", "B", ".", "getInt32", "(", "DPP", "::", "QUAD_PERM_ID", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";"], "File": "AMDGPUAtomicOptimizer14", "Func": "buildScan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37125, "Length": 340, "Cover_Rate": 0.721868365180467} {"Template_token": ["", "Function", "*", "WriteLane", "=", "", "(", "M", ",", "", ",", "{", "}", ")", ";", "Value", "*", "Old", "=", "V", ";", "V", "=", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "ROW_SHR0", "+", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ";", "V", "=", "B", ".", "CreateCall", "(", "WriteLane", ",", "{", "B", ".", "CreateCall", "(", "ReadLane", ",", "{", "Old", ",", "B", ".", "getInt32", "(", "", ")", "}", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "V", "}", ")", ";"], "ground_truth": ["if", "(", "!", "ST", "->", "isWave32", "(", ")", ")", "{"], "File": "AMDGPUAtomicOptimizer14", "Func": "buildShiftRight", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37126, "Length": 114, "Cover_Rate": 0.336283185840708} {"Template_token": ["", "Value", "*", "AtomicOptimizer", "::", "buildShiftRight", "(", "IRBuilder", "<", ">", "&", "B", ",", "Value", "*", "V", ",", "Value", "*", "const", "Identity", ")", "const", "{", "Type", "*", "const", "Ty", "=", "V", "->", "getType", "(", ")", ";", "Module", "*", "M", "=", "B", ".", "GetInsertBlock", "(", ")", "->", "getModule", "(", ")", ";", "Function", "*", "UpdateDPP", "=", "", "(", "M", ",", "", ",", "Ty", ")", ";", "if", "(", "ST", "->", "hasDPPWavefrontShifts", "(", ")", ")", "{", "V", "=", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "WAVE_SHR1", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ";", "}", "else", "{", "Function", "*", "ReadLane", "=", "", "(", "M", ",", "", ",", "{", "}", ")", ";", "Function", "*", "WriteLane", "=", "", "(", "M", ",", "", ",", "{", "}", ")", ";", "Value", "*", "Old", "=", "V", ";", "V", "=", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "ROW_SHR0", "+", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ";", "V", "=", "B", ".", "CreateCall", "(", "WriteLane", ",", "{", "B", ".", "CreateCall", "(", "ReadLane", ",", "{", "Old", ",", "B", ".", "getInt32", "(", "", ")", "}", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "V", "}", ")", ";", "if", "(", "!", "ST", "->", "isWave32", "(", ")", ")", "{", "V", "=", "B", ".", "CreateCall", "(", "WriteLane", ",", "{", "B", ".", "CreateCall", "(", "ReadLane", ",", "{", "Old", ",", "B", ".", "getInt32", "(", "", ")", "}", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "V", "}", ")", ";", "V", "=", "B", ".", "CreateCall", "(", "WriteLane", ",", "{", "B", ".", "CreateCall", "(", "ReadLane", ",", "{", "Old", ",", "B", ".", "getInt32", "(", "", ")", "}", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "V", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer14", "Func": "buildShiftRight", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37127, "Length": 322, "Cover_Rate": 0.9498525073746312} {"Template_token": ["", "CmpInst", "::", "Predicate", "Pred", ";", "switch", "(", "Op", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicRMWInst", "::", "Add", ":", "return", "B", ".", "CreateBinOp", "(", "Instruction", "::", "Add", ",", "LHS", ",", "RHS", ")", ";", "case", "AtomicRMWInst", "::", "Sub", ":", "return", "B", ".", "CreateBinOp", "(", "Instruction", "::", "Sub", ",", "LHS", ",", "RHS", ")", ";", "case", "AtomicRMWInst", "::", "Max", ":"], "ground_truth": ["Pred", "=", "CmpInst", "::", "ICMP_SGT", ";"], "File": "AMDGPUAtomicOptimizer15", "Func": "buildNonAtomicBinOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37129, "Length": 66, "Cover_Rate": 0.40993788819875776} {"Template_token": ["", "static", "APInt", "getIdentityValueForAtomicOp", "(", "AtomicRMWInst", "::", "BinOp", "Op", ",", "unsigned", "BitWidth", ")", "{", "switch", "(", "Op", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicRMWInst", "::", "Add", ":", "case", "AtomicRMWInst", "::", "Sub", ":"], "ground_truth": ["case", "AtomicRMWInst", "::", "UMax", ":"], "File": "AMDGPUAtomicOptimizer15", "Func": "getIdentityValueForAtomicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37130, "Length": 40, "Cover_Rate": 0.449438202247191} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicRMWInst", "::", "Add", ":", "case", "AtomicRMWInst", "::", "Sub", ":", "case", "AtomicRMWInst", "::", "UMax", ":", "return", "APInt", "::", "getMinValue", "(", "BitWidth", ")", ";", "case", "AtomicRMWInst", "::", "UMin", ":", "return", "APInt", "::", "getMaxValue", "(", "BitWidth", ")", ";", "case", "AtomicRMWInst", "::", "Max", ":", "return", "APInt", "::", "getSignedMinValue", "(", "BitWidth", ")", ";", "case", "AtomicRMWInst", "::", "Min", ":"], "ground_truth": ["return", "APInt", "::", "getSignedMaxValue", "(", "BitWidth", ")", ";"], "File": "AMDGPUAtomicOptimizer15", "Func": "getIdentityValueForAtomicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37131, "Length": 67, "Cover_Rate": 0.7528089887640449} {"Template_token": ["", "AtomicRMWInst", "::", "BinOp", "Op", "=", "I", ".", "getOperation", "(", ")", ";", "switch", "(", "Op", ")", "{", "default", ":", "return", ";", "case", "AtomicRMWInst", "::", "Add", ":", "case", "AtomicRMWInst", "::", "Sub", ":", "case", "AtomicRMWInst", "::", "Max", ":", "case", "AtomicRMWInst", "::", "Min", ":", "case", "AtomicRMWInst", "::", "UMax", ":", "case", "AtomicRMWInst", "::", "UMin", ":", "break", ";", "}", "const", "unsigned", "PtrIdx", "=", "", ";", "const", "unsigned", "ValIdx", "=", "", ";", "if", "(", "DA", "->", "isDivergent", "(", "I", ".", "getOperand", "(", "PtrIdx", ")", ")", ")", "{", "return", ";", "}", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergent", "(", "I", ".", "getOperand", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "HasDPP", "||", "(", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "", ")", ")", ")", "{", "return", ";", "}", "const", "ReplacementInfo", "Info", "=", "{", "&", "I", ",", "Op", ",", "ValIdx", ",", "ValDivergent", "}", ";"], "ground_truth": ["ToReplace", ".", "push_back", "(", "Info", ")", ";"], "File": "AMDGPUAtomicOptimizer15", "Func": "visitAtomicRMWInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37133, "Length": 149, "Cover_Rate": 0.8010752688172043} {"Template_token": ["", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "UMin", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Max", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "UMax", ";", "break", ";", "}", "const", "unsigned", "ValIdx", "=", "", ";", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergent", "(", "I", ".", "getOperand", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "HasDPP", "||", "(", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "", ")", ")", ")", "{", "return", ";", "}", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "I", ".", "getNumOperands", "(", ")", ";", "Idx", "++", ")", "{", "if", "(", "DA", "->", "isDivergent", "(", "I", ".", "getOperand", "(", "Idx", ")", ")", ")", "{", "return", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer15", "Func": "visitIntrinsicInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37134, "Length": 137, "Cover_Rate": 0.49280575539568344} {"Template_token": ["", "void", "AtomicOptimizer", "::", "visitAtomicRMWInst", "(", "AtomicRMWInst", "&", "I", ")", "{", "switch", "(", "I", ".", "getPointerAddressSpace", "(", ")", ")", "{", "default", ":", "return", ";", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "case", "AS", "::", "LOCAL_ADDRESS", ":", "break", ";", "}", "AtomicRMWInst", "::", "BinOp", "Op", "=", "I", ".", "getOperation", "(", ")", ";", "switch", "(", "Op", ")", "{", "default", ":", "return", ";", "case", "AtomicRMWInst", "::", "Add", ":", "case", "AtomicRMWInst", "::", "Sub", ":", "case", "AtomicRMWInst", "::", "And", ":", "case", "AtomicRMWInst", "::", "Or", ":", "case", "AtomicRMWInst", "::", "Xor", ":", "case", "AtomicRMWInst", "::", "Max", ":", "case", "AtomicRMWInst", "::", "Min", ":", "case", "AtomicRMWInst", "::", "UMax", ":", "case", "AtomicRMWInst", "::", "UMin", ":", "break", ";", "}", "const", "unsigned", "PtrIdx", "=", "", ";", "const", "unsigned", "ValIdx", "=", "", ";"], "ground_truth": ["if", "(", "DA", "->", "isDivergent", "(", "I", ".", "getOperand", "(", "PtrIdx", ")", ")", ")", "{"], "File": "AMDGPUAtomicOptimizer1", "Func": "visitAtomicRMWInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37138, "Length": 131, "Cover_Rate": 0.6517412935323383} {"Template_token": ["", "void", "AtomicOptimizer", "::", "visitAtomicRMWInst", "(", "AtomicRMWInst", "&", "I", ")", "{", "switch", "(", "I", ".", "getPointerAddressSpace", "(", ")", ")", "{", "default", ":", "return", ";", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "case", "AS", "::", "LOCAL_ADDRESS", ":", "break", ";", "}", "AtomicRMWInst", "::", "BinOp", "Op", "=", "I", ".", "getOperation", "(", ")", ";", "switch", "(", "Op", ")", "{", "default", ":", "return", ";", "case", "AtomicRMWInst", "::", "Add", ":"], "ground_truth": ["case", "AtomicRMWInst", "::", "Sub", ":"], "File": "AMDGPUAtomicOptimizer1", "Func": "visitAtomicRMWInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37139, "Length": 66, "Cover_Rate": 0.3283582089552239} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Sub", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "And", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Or", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Xor", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Min", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "UMin", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Max", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAtomicOptimizer1", "Func": "visitIntrinsicInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37140, "Length": 124, "Cover_Rate": 0.3573487031700288} {"Template_token": ["", "DT", "=", "DTW", "?", "&", "DTW", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "const", "TargetPassConfig", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "HasDPP", "=", "ST", ".", "hasDPP", "(", ")", ";", "visit", "(", "F", ")", ";"], "ground_truth": ["const", "bool", "Changed", "=", "!", "ToReplace", ".", "empty", "(", ")", ";"], "File": "AMDGPUAtomicOptimizer20", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37142, "Length": 78, "Cover_Rate": 0.44571428571428573} {"Template_token": ["", "DL", "=", "&", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "DominatorTreeWrapperPass", "*", "const", "DTW", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTW", "?", "&", "DTW", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "const", "TargetPassConfig", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";"], "ground_truth": ["HasDPP", "=", "ST", ".", "hasDPP", "(", ")", ";"], "File": "AMDGPUAtomicOptimizer20", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37143, "Length": 87, "Cover_Rate": 0.49714285714285716} {"Template_token": ["", "Instruction", "*", "const", "Ctpop", "=", "B", ".", "CreateUnaryIntrinsic", "(", "", ",", "Ballot", ")", ";", "Value", "*", "const", "CtpopCast", "=", "B", ".", "CreateIntCast", "(", "Ctpop", ",", "Ty", ",", "false", ")", ";", "NewV", "=", "B", ".", "CreateMul", "(", "V", ",", "CtpopCast", ")", ";", "LaneOffset", "=", "B", ".", "CreateMul", "(", "V", ",", "MbcntCast", ")", ";", "}", "Value", "*", "const", "Cond", "=", "B", ".", "CreateICmpEQ", "(", "MbcntCast", ",", "B", ".", "getIntN", "(", "TyBitWidth", ",", "", ")", ")", ";", "BasicBlock", "*", "const", "EntryBB", "=", "I", ".", "getParent", "(", ")", ";", "Instruction", "*", "const", "SingleLaneTerminator", "=", "SplitBlockAndInsertIfThen", "(", "Cond", ",", "&", "I", ",", "false", ",", "nullptr", ",", "DT", ",", "nullptr", ")", ";", "B", ".", "SetInsertPoint", "(", "SingleLaneTerminator", ")", ";", "Instruction", "*", "const", "NewI", "=", "I", ".", "clone", "(", ")", ";", "B", ".", "Insert", "(", "NewI", ")", ";", "NewI", "->", "setOperand", "(", "ValIdx", ",", "NewV", ")", ";", "B", ".", "SetInsertPoint", "(", "&", "I", ")", ";", "PHINode", "*", "const", "PHI", "=", "B", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "PHI", "->", "addIncoming", "(", "UndefValue", "::", "get", "(", "Ty", ")", ",", "EntryBB", ")", ";", "PHI", "->", "addIncoming", "(", "NewI", ",", "SingleLaneTerminator", "->", "getParent", "(", ")", ")", ";", "Value", "*", "BroadcastI", "=", "nullptr", ";", "if", "(", "TyBitWidth", "==", "", ")", "{", "Value", "*", "const", "ExtractLo", "=", "B", ".", "CreateTrunc", "(", "PHI", ",", "B", ".", "getInt32Ty", "(", ")", ")", ";", "Value", "*", "const", "ExtractHi", "=", "B", ".", "CreateTrunc", "(", "B", ".", "CreateLShr", "(", "PHI", ",", "B", ".", "getInt64", "(", "", ")", ")", ",", "B", ".", "getInt32Ty", "(", ")", ")", ";", "CallInst", "*", "const", "ReadFirstLaneLo", "=", "B", ".", "CreateIntrinsic", "(", "", ",", "{", "}", ",", "ExtractLo", ")", ";", "CallInst", "*", "const", "ReadFirstLaneHi", "=", "B", ".", "CreateIntrinsic", "(", "", ",", "{", "}", ",", "ExtractHi", ")", ";", "Value", "*", "const", "PartialInsert", "=", "B", ".", "CreateInsertElement", "(", "UndefValue", "::", "get", "(", "VecTy", ")", ",", "ReadFirstLaneLo", ",", "B", ".", "getInt32", "(", "", ")", ")", ";", "Value", "*", "const", "Insert", "=", "B", ".", "CreateInsertElement", "(", "PartialInsert", ",", "ReadFirstLaneHi", ",", "B", ".", "getInt32", "(", "", ")", ")", ";", "BroadcastI", "=", "B", ".", "CreateBitCast", "(", "Insert", ",", "Ty", ")", ";", "}", "else", "if", "(", "TyBitWidth", "==", "", ")", "{", "BroadcastI", "=", "B", ".", "CreateIntrinsic", "(", "", ",", "{", "}", ",", "PHI", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "Value", "*", "const", "Result", "=", "B", ".", "CreateBinOp", "(", "Op", ",", "BroadcastI", ",", "LaneOffset", ")", ";", "if", "(", "IsPixelShader", ")", "{", "B", ".", "SetInsertPoint", "(", "PixelExitBB", "->", "getFirstNonPHI", "(", ")", ")", ";"], "ground_truth": ["PHINode", "*", "const", "PHI", "=", "B", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";"], "File": "AMDGPUAtomicOptimizer2", "Func": "optimizeAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37146, "Length": 420, "Cover_Rate": 0.3063457330415755} {"Template_token": ["", "const", "unsigned", "RowMask", "[", "Iters", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "BankMask", "[", "Iters", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "Iters", ";", "Idx", "++", ")", "{", "Value", "*", "const", "UpdateValue", "=", "Idx", "<", "", "?", "FirstDPP", ":", "NewV", ";", "CallInst", "*", "const", "DPP", "=", "B", ".", "CreateIntrinsic", "(", "", ",", "Ty", ",", "{", "Identity", ",", "UpdateValue", ",", "B", ".", "getInt32", "(", "DPPCtrl", "[", "Idx", "]", ")", ",", "B", ".", "getInt32", "(", "RowMask", "[", "Idx", "]", ")", ",", "B", ".", "getInt32", "(", "BankMask", "[", "Idx", "]", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ";", "NewV", "=", "B", ".", "CreateBinOp", "(", "Op", ",", "NewV", ",", "DPP", ")", ";", "}", "LaneOffset", "=", "B", ".", "CreateIntrinsic", "(", "", ",", "Ty", ",", "NewV", ")", ";", "NewV", "=", "B", ".", "CreateBinOp", "(", "Op", ",", "SetInactive", ",", "NewV", ")", ";", "if", "(", "TyBitWidth", "==", "", ")", "{", "Value", "*", "const", "ExtractLo", "=", "B", ".", "CreateTrunc", "(", "NewV", ",", "B", ".", "getInt32Ty", "(", ")", ")", ";", "Value", "*", "const", "ExtractHi", "=", "B", ".", "CreateTrunc", "(", "B", ".", "CreateLShr", "(", "NewV", ",", "B", ".", "getInt64", "(", "", ")", ")", ",", "B", ".", "getInt32Ty", "(", ")", ")", ";", "CallInst", "*", "const", "ReadLaneLo", "=", "B", ".", "CreateIntrinsic", "(", "", ",", "{", "}", ",", "{", "ExtractLo", ",", "B", ".", "getInt32", "(", "", ")", "}", ")", ";", "CallInst", "*", "const", "ReadLaneHi", "=", "B", ".", "CreateIntrinsic", "(", "", ",", "{", "}", ",", "{", "ExtractHi", ",", "B", ".", "getInt32", "(", "", ")", "}", ")", ";", "Value", "*", "const", "PartialInsert", "=", "B", ".", "CreateInsertElement", "(", "UndefValue", "::", "get", "(", "VecTy", ")", ",", "ReadLaneLo", ",", "B", ".", "getInt32", "(", "", ")", ")", ";", "Value", "*", "const", "Insert", "=", "B", ".", "CreateInsertElement", "(", "PartialInsert", ",", "ReadLaneHi", ",", "B", ".", "getInt32", "(", "", ")", ")", ";", "NewV", "=", "B", ".", "CreateBitCast", "(", "Insert", ",", "Ty", ")", ";", "}", "else", "if", "(", "TyBitWidth", "==", "", ")", "{", "CallInst", "*", "const", "ReadLane", "=", "B", ".", "CreateIntrinsic", "(", "", ",", "{", "}", ",", "{", "NewV", ",", "B", ".", "getInt32", "(", "", ")", "}", ")", ";", "NewV", "=", "ReadLane", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "NewV", "=", "B", ".", "CreateIntrinsic", "(", "", ",", "Ty", ",", "NewV", ")", ";", "}", "else", "{", "Instruction", "*", "const", "Ctpop", "=", "B", ".", "CreateUnaryIntrinsic", "(", "", ",", "Ballot", ")", ";", "Value", "*", "const", "CtpopCast", "=", "B", ".", "CreateIntCast", "(", "Ctpop", ",", "Ty", ",", "false", ")", ";", "NewV", "=", "B", ".", "CreateMul", "(", "V", ",", "CtpopCast", ")", ";", "LaneOffset", "=", "B", ".", "CreateMul", "(", "V", ",", "MbcntCast", ")", ";", "}"], "ground_truth": ["Value", "*", "const", "Cond", "=", "B", ".", "CreateICmpEQ", "(", "MbcntCast", ",", "B", ".", "getIntN", "(", "TyBitWidth", ",", "", ")", ")", ";"], "File": "AMDGPUAtomicOptimizer2", "Func": "optimizeAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37147, "Length": 473, "Cover_Rate": 0.3450036469730124} {"Template_token": ["", "AtomicOptimizer", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer", "Func": "AMDGPUAtomicOptimizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37148, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "AtomicOptimizer", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer", "Func": "AMDGPUAtomicOptimizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37149, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "static", "Value", "*", "buildNonAtomicBinOp", "(", "IRBuilder", "<", ">", "&", "B", ",", "AtomicRMWInst", "::", "BinOp", "Op", ",", "Value", "*", "LHS", ",", "Value", "*", "RHS", ")", "{", "CmpInst", "::", "Predicate", "Pred", ";", "switch", "(", "Op", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicRMWInst", "::", "Add", ":", "return", "B", ".", "CreateBinOp", "(", "Instruction", "::", "Add", ",", "LHS", ",", "RHS", ")", ";", "case", "AtomicRMWInst", "::", "Sub", ":", "return", "B", ".", "CreateBinOp", "(", "Instruction", "::", "Sub", ",", "LHS", ",", "RHS", ")", ";", "case", "AtomicRMWInst", "::", "And", ":", "return", "B", ".", "CreateBinOp", "(", "Instruction", "::", "And", ",", "LHS", ",", "RHS", ")", ";", "case", "AtomicRMWInst", "::", "Or", ":", "return", "B", ".", "CreateBinOp", "(", "Instruction", "::", "Or", ",", "LHS", ",", "RHS", ")", ";", "case", "AtomicRMWInst", "::", "Xor", ":", "return", "B", ".", "CreateBinOp", "(", "Instruction", "::", "Xor", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["case", "AtomicRMWInst", "::", "Max", ":"], "File": "AMDGPUAtomicOptimizer", "Func": "buildNonAtomicBinOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37150, "Length": 142, "Cover_Rate": 0.6513761467889908} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createAtomicOptimizerPass", "(", ")", "{", "return", "new", "AtomicOptimizer", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer", "Func": "createAMDGPUAtomicOptimizerPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37151, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "AtomicOptimizer", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer", "Func": "createAMDGPUAtomicOptimizerPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37152, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "File": "AMDGPUAtomicOptimizer", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37153, "Length": 27, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicRMWInst", "::", "Add", ":", "case", "AtomicRMWInst", "::", "Sub", ":", "case", "AtomicRMWInst", "::", "Or", ":", "case", "AtomicRMWInst", "::", "Xor", ":", "case", "AtomicRMWInst", "::", "UMax", ":", "return", "APInt", "::", "getMinValue", "(", "BitWidth", ")", ";", "case", "AtomicRMWInst", "::", "And", ":", "case", "AtomicRMWInst", "::", "UMin", ":", "return", "APInt", "::", "getMaxValue", "(", "BitWidth", ")", ";", "case", "AtomicRMWInst", "::", "Max", ":", "return", "APInt", "::", "getSignedMinValue", "(", "BitWidth", ")", ";"], "ground_truth": ["case", "AtomicRMWInst", "::", "Min", ":"], "File": "AMDGPUAtomicOptimizer", "Func": "getIdentityValueForAtomicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37154, "Length": 74, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "HasDPP", "=", "ST", ".", "hasDPP", "(", ")", ";", "IsPixelShader", "=", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ";", "visit", "(", "F", ")", ";", "const", "bool", "Changed", "=", "!", "ToReplace", ".", "empty", "(", ")", ";", "for", "(", "ReplacementInfo", "&", "Info", ":", "ToReplace", ")", "{", "optimizeAtomic", "(", "*", "Info", ".", "I", ",", "Info", ".", "Op", ",", "Info", ".", "ValIdx", ",", "Info", ".", "ValDivergent", ")", ";", "}", "ToReplace", ".", "clear", "(", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37156, "Length": 105, "Cover_Rate": 0.5614973262032086} {"Template_token": ["", "return", "false", ";", "}", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "DL", "=", "&", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "DominatorTreeWrapperPass", "*", "const", "DTW", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTW", "?", "&", "DTW", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "const", "TargetPassConfig", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "HasDPP", "=", "ST", ".", "hasDPP", "(", ")", ";", "IsPixelShader", "=", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ";", "visit", "(", "F", ")", ";", "const", "bool", "Changed", "=", "!", "ToReplace", ".", "empty", "(", ")", ";", "for", "(", "ReplacementInfo", "&", "Info", ":", "ToReplace", ")", "{", "optimizeAtomic", "(", "*", "Info", ".", "I", ",", "Info", ".", "Op", ",", "Info", ".", "ValIdx", ",", "Info", ".", "ValDivergent", ")", ";", "}"], "ground_truth": ["ToReplace", ".", "clear", "(", ")", ";"], "File": "AMDGPUAtomicOptimizer", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37157, "Length": 165, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "case", "AtomicRMWInst", "::", "Add", ":", "case", "AtomicRMWInst", "::", "Sub", ":", "case", "AtomicRMWInst", "::", "And", ":", "case", "AtomicRMWInst", "::", "Or", ":", "case", "AtomicRMWInst", "::", "Xor", ":", "case", "AtomicRMWInst", "::", "Max", ":", "case", "AtomicRMWInst", "::", "Min", ":", "case", "AtomicRMWInst", "::", "UMax", ":", "case", "AtomicRMWInst", "::", "UMin", ":", "break", ";", "}", "const", "unsigned", "PtrIdx", "=", "", ";", "const", "unsigned", "ValIdx", "=", "", ";", "if", "(", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "PtrIdx", ")", ")", ")", "{", "return", ";", "}", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "HasDPP", "||", "(", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "", ")", ")", ")", "{", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer", "Func": "visitAtomicRMWInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37158, "Length": 124, "Cover_Rate": 0.6108374384236454} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Min", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "UMin", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "Max", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Op", "=", "AtomicRMWInst", "::", "UMax", ";", "break", ";", "}", "const", "unsigned", "ValIdx", "=", "", ";", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "HasDPP", "||", "(", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "", ")", ")", ")", "{", "return", ";", "}", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "I", ".", "getNumOperands", "(", ")", ";", "Idx", "++", ")", "{"], "ground_truth": ["if", "(", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "Idx", ")", ")", ")", "{"], "File": "AMDGPUAtomicOptimizer", "Func": "visitIntrinsicInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37159, "Length": 155, "Cover_Rate": 0.44412607449856734} {"Template_token": ["", "bool", "IsNonEntryFunc", "=", "!", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ";", "auto", "&", "InfoCache", "=", "static_cast", "<", "InformationCache", "&", ">", "(", "A", ".", "getInfoCache", "(", ")", ")", ";", "bool", "NeedsQueuePtr", "=", "false", ";", "auto", "CheckAddrSpaceCasts", "=", "[", "&", "]", "(", "Instruction", "&", "I", ")", "{", "unsigned", "SrcAS", "=", "static_cast", "<", "AddrSpaceCastInst", "&", ">", "(", "I", ")", ".", "getSrcAddressSpace", "(", ")", ";", "if", "(", "castRequiresQueuePtr", "(", "SrcAS", ")", ")", "{", "NeedsQueuePtr", "=", "true", ";", "return", "false", ";", "}", "return", "true", ";", "}", ";", "bool", "HasApertureRegs", "=", "InfoCache", ".", "hasApertureRegs", "(", "*", "F", ")", ";", "if", "(", "!", "HasApertureRegs", ")", "{", "bool", "UsedAssumedInformation", "=", "false", ";", "A", ".", "checkForAllInstructions", "(", "CheckAddrSpaceCasts", ",", "*", "this", ",", "{", "Instruction", "::", "AddrSpaceCast", "}", ",", "UsedAssumedInformation", ")", ";", "}", "if", "(", "NeedsQueuePtr", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "IsNonEntryFunc", "&&", "HasApertureRegs", ")", "return", "false", ";"], "File": "AMDGPUAttributor1", "Func": "checkForQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37160, "Length": 142, "Cover_Rate": 0.6120689655172413} {"Template_token": ["", "static", "bool", "funcRequiresHostcallPtr", "(", "const", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "SanitizeAddress", ")", "||", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "SanitizeThread", ")", "||", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "SanitizeMemory", ")", "||", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "SanitizeHWAddress", ")", "||", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "SanitizeMemTag", ")", ";"], "File": "AMDGPUAttributor1", "Func": "funcRequiresHostcallPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37161, "Length": 56, "Cover_Rate": 0.9824561403508771} {"Template_token": ["", "bool", "funcRetrievesHostcallPtr", "(", "Attributor", "&", "A", ")", "{", "auto", "Pos", "=", "llvm", "::", "", "(", ")", ";"], "ground_truth": ["AAPointerInfo", "::", "OffsetAndSize", "OAS", "(", "Pos", ",", "", ")", ";"], "File": "AMDGPUAttributor1", "Func": "funcRetrievesHostcallPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37163, "Length": 27, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "AAPointerInfo", "::", "OffsetAndSize", "OAS", "(", "Pos", ",", "", ")", ";", "return", "funcRetrievesImplicitKernelArg", "(", "A", ",", "OAS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor1", "Func": "funcRetrievesHostcallPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37164, "Length": 19, "Cover_Rate": 0.5} {"Template_token": ["", "return", "PointerInfoAA", ".", "forallInterferingAccesses", "(", "OAS", ",", "[", "]", "(", "const", "AAPointerInfo", "::", "Access", "&", "Acc", ",", "bool", "IsExact", ")", "{", "return", "Acc", ".", "getRemoteInst", "(", ")", "->", "isDroppable", "(", ")", ";", "}", ")", ";", "}", ";", "bool", "UsedAssumedInformation", "=", "false", ";", "return", "!", "A", ".", "checkForAllCallLikeInstructions", "(", "DoesNotLeadToKernelArgLoc", ",", "*", "this", ",", "UsedAssumedInformation", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor1", "Func": "funcRetrievesImplicitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37165, "Length": 57, "Cover_Rate": 0.41911764705882354} {"Template_token": ["", "AAPointerInfo", "::", "OffsetAndSize", "OAS", "(", "", "::", "QUEUE_PTR_OFFSET", ",", "", ")", ";", "return", "funcRetrievesImplicitKernelArg", "(", "A", ",", "OAS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor1", "Func": "funcRetrievesQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37166, "Length": 21, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "bool", "funcRetrievesQueuePtr", "(", "Attributor", "&", "A", ")", "{", "if", "(", "", "(", ")", "!=", "", ")", "return", "false", ";", "AAPointerInfo", "::", "OffsetAndSize", "OAS", "(", "", "::", "QUEUE_PTR_OFFSET", ",", "", ")", ";", "return", "funcRetrievesImplicitKernelArg", "(", "A", ",", "OAS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor1", "Func": "funcRetrievesQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37167, "Length": 40, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "auto", "&", "InfoCache", "=", "static_cast", "<", "InformationCache", "&", ">", "(", "A", ".", "getInfoCache", "(", ")", ")", ";", "unsigned", "MinGroupSize", ",", "MaxGroupSize", ";", "std", "::", "tie", "(", "MinGroupSize", ",", "MaxGroupSize", ")", "=", "InfoCache", ".", "getFlatWorkGroupSizes", "(", "*", "F", ")", ";"], "ground_truth": ["intersectKnown", "(", "ConstantRange", "(", "APInt", "(", "", ",", "MinGroupSize", ")", ",", "APInt", "(", "", ",", "MaxGroupSize", "+", "", ")", ")", ")", ";"], "File": "AMDGPUAttributor1", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37168, "Length": 61, "Cover_Rate": 0.6354166666666666} {"Template_token": ["", "static", "ImplicitArgumentMask", "intrinsicToAttrMask", "(", "", "ID", ",", "bool", "&", "NonKernelOnly", ",", "bool", "&", "NeedsImplicit", ",", "bool", "HasApertureRegs", ",", "bool", "SupportsGetDoorBellID", ")", "{", "unsigned", "CodeObjectVersion", "=", "", "(", ")", ";", "switch", "(", "ID", ")", "{", "case", "", ":", "NonKernelOnly", "=", "true", ";", "return", "WORKITEM_ID_X", ";", "case", "", ":", "NonKernelOnly", "=", "true", ";", "return", "WORKGROUP_ID_X", ";", "case", "", ":", "case", "", ":", "return", "WORKITEM_ID_Y", ";", "case", "", ":", "case", "", ":", "return", "WORKITEM_ID_Z", ";", "case", "", ":", "case", "", ":", "return", "WORKGROUP_ID_Y", ";", "case", "", ":", "case", "", ":", "return", "WORKGROUP_ID_Z", ";", "case", "", ":", "return", "DISPATCH_PTR", ";", "case", "", ":", "return", "DISPATCH_ID", ";", "case", "", ":", "return", "IMPLICIT_ARG_PTR", ";", "case", "", ":", "NeedsImplicit", "=", "(", "CodeObjectVersion", "==", "", ")", ";", "return", "QUEUE_PTR", ";", "case", "", ":", "case", "", ":", "if", "(", "HasApertureRegs", ")", "return", "NOT_IMPLICIT_INPUT", ";", "return", "CodeObjectVersion", "==", "", "?", "IMPLICIT_ARG_PTR", ":", "QUEUE_PTR", ";", "case", "", ":"], "ground_truth": ["if", "(", "SupportsGetDoorBellID", ")", "return", "CodeObjectVersion", ">=", "", "?", "NOT_IMPLICIT_INPUT", ":", "QUEUE_PTR", ";"], "File": "AMDGPUAttributor1", "Func": "intrinsicToAttrMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37169, "Length": 160, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "DenseSet", "<", "const", "char", "*", ">", "Allowed", "(", "{", "&", "AAAMDAttributes", "::", "ID", ",", "&", "AAUniformWorkGroupSize", "::", "ID", ",", "&", "AAAMDFlatWorkGroupSize", "::", "ID", ",", "&", "AACallEdges", "::", "ID", ",", "&", "AAPointerInfo", "::", "ID", "}", ")", ";", "Attributor", "A", "(", "Functions", ",", "InfoCache", ",", "CGUpdater", ",", "&", "Allowed", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "{", "A", ".", "getOrCreateAAFor", "<", "AAAMDAttributes", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "A", ".", "getOrCreateAAFor", "<", "AAUniformWorkGroupSize", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";"], "ground_truth": ["if", "(", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{"], "File": "AMDGPUAttributor1", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37170, "Length": 111, "Cover_Rate": 0.5162790697674419} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";"], "ground_truth": ["return", "ST", ".", "supportsGetDoorbellID", "(", ")", ";"], "File": "AMDGPUAttributor1", "Func": "supportsGetDoorbellID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37171, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "ChangeStatus", "updateImpl", "(", "Attributor", "&", "A", ")", "override", "{", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "auto", "OrigAssumed", "=", "getAssumed", "(", ")", ";", "const", "AACallEdges", "&", "AAEdges", "=", "A", ".", "getAAFor", "<", "AACallEdges", ">", "(", "*", "this", ",", "this", "->", "getIRPosition", "(", ")", ",", "DepClassTy", "::", "REQUIRED", ")", ";", "if", "(", "AAEdges", ".", "hasNonAsmUnknownCallee", "(", ")", ")", "return", "indicatePessimisticFixpoint", "(", ")", ";", "bool", "IsNonEntryFunc", "=", "!", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ";", "bool", "NeedsImplicit", "=", "false", ";", "auto", "&", "InfoCache", "=", "static_cast", "<", "InformationCache", "&", ">", "(", "A", ".", "getInfoCache", "(", ")", ")", ";", "bool", "HasApertureRegs", "=", "InfoCache", ".", "hasApertureRegs", "(", "*", "F", ")", ";", "bool", "SupportsGetDoorbellID", "=", "InfoCache", ".", "supportsGetDoorbellID", "(", "*", "F", ")", ";", "for", "(", "Function", "*", "Callee", ":", "AAEdges", ".", "getOptimisticEdges", "(", ")", ")", "{", "", "IID", "=", "Callee", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IID", "==", "", ")", "{", "const", "AAAMDAttributes", "&", "AAAMD", "=", "A", ".", "getAAFor", "<", "AAAMDAttributes", ">", "(", "*", "this", ",", "IRPosition", "::", "function", "(", "*", "Callee", ")", ",", "DepClassTy", "::", "REQUIRED", ")", ";", "*", "this", "&=", "AAAMD", ";", "continue", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor1", "Func": "updateImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37172, "Length": 185, "Cover_Rate": 0.49333333333333335} {"Template_token": ["", "AAPointerInfo", "::", "OffsetAndSize", "OAS", "(", "Pos", ",", "", ")", ";"], "ground_truth": ["return", "funcRetrievesImplicitKernelArg", "(", "A", ",", "OAS", ")", ";"], "File": "AMDGPUAttributor3", "Func": "funcRetrievesMultigridSyncArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37173, "Length": 18, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "auto", "Pos", "=", "llvm", "::", "", "(", ")", ";", "AAPointerInfo", "::", "OffsetAndSize", "OAS", "(", "Pos", ",", "", ")", ";"], "ground_truth": ["return", "funcRetrievesImplicitKernelArg", "(", "A", ",", "OAS", ")", ";"], "File": "AMDGPUAttributor3", "Func": "funcRetrievesMultigridSyncArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37174, "Length": 27, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "Functions", ".", "insert", "(", "&", "F", ")", ";", "}", "CallGraphUpdater", "CGUpdater", ";", "BumpPtrAllocator", "Allocator", ";", "InformationCache", "InfoCache", "(", "M", ",", "AG", ",", "Allocator", ",", "nullptr", ",", "*", "TM", ")", ";", "DenseSet", "<", "const", "char", "*", ">", "Allowed", "(", "{", "&", "AAAMDAttributes", "::", "ID", ",", "&", "AAUniformWorkGroupSize", "::", "ID", ",", "&", "AAAMDFlatWorkGroupSize", "::", "ID", ",", "&", "AACallEdges", "::", "ID", ",", "&", "AAPointerInfo", "::", "ID", "}", ")", ";", "AttributorConfig", "AC", "(", "CGUpdater", ")", ";", "AC", ".", "Allowed", "=", "&", "Allowed", ";", "AC", ".", "IsModulePass", "=", "true", ";", "AC", ".", "DefaultInitializeLiveInternals", "=", "false", ";", "Attributor", "A", "(", "Functions", ",", "InfoCache", ",", "AC", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "{", "A", ".", "getOrCreateAAFor", "<", "AAAMDAttributes", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "A", ".", "getOrCreateAAFor", "<", "AAUniformWorkGroupSize", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "if", "(", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{"], "ground_truth": ["A", ".", "getOrCreateAAFor", "<", "AAAMDFlatWorkGroupSize", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";"], "File": "AMDGPUAttributor3", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37175, "Length": 196, "Cover_Rate": 0.8270042194092827} {"Template_token": ["", "for", "(", "Function", "*", "Callee", ":", "AAEdges", ".", "getOptimisticEdges", "(", ")", ")", "{", "", "IID", "=", "Callee", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IID", "==", "", ")", "{", "const", "AAAMDAttributes", "&", "AAAMD", "=", "A", ".", "getAAFor", "<", "AAAMDAttributes", ">", "(", "*", "this", ",", "IRPosition", "::", "function", "(", "*", "Callee", ")", ",", "DepClassTy", "::", "REQUIRED", ")", ";", "*", "this", "&=", "AAAMD", ";", "continue", ";", "}", "bool", "NonKernelOnly", "=", "false", ";", "ImplicitArgumentMask", "AttrMask", "=", "intrinsicToAttrMask", "(", "IID", ",", "NonKernelOnly", ",", "NeedsImplicit", ",", "HasApertureRegs", ",", "SupportsGetDoorbellID", ")", ";", "if", "(", "AttrMask", "!=", "NOT_IMPLICIT_INPUT", ")", "{", "if", "(", "(", "IsNonEntryFunc", "||", "!", "NonKernelOnly", ")", ")", "removeAssumedBits", "(", "AttrMask", ")", ";", "}", "}", "if", "(", "NeedsImplicit", ")", "removeAssumedBits", "(", "IMPLICIT_ARG_PTR", ")", ";", "if", "(", "isAssumed", "(", "QUEUE_PTR", ")", "&&", "checkForQueuePtr", "(", "A", ")", ")", "{", "if", "(", "", "(", ")", "==", "", ")", "removeAssumedBits", "(", "IMPLICIT_ARG_PTR", ")", ";", "else", "removeAssumedBits", "(", "QUEUE_PTR", ")", ";", "}", "if", "(", "funcRetrievesMultigridSyncArg", "(", "A", ")", ")", "{", "assert", "(", "!", "isAssumed", "(", "IMPLICIT_ARG_PTR", ")", "&&", "", ")", ";", "removeAssumedBits", "(", "MULTIGRID_SYNC_ARG", ")", ";", "}", "if", "(", "funcRetrievesHostcallPtr", "(", "A", ")", ")", "{", "assert", "(", "!", "isAssumed", "(", "IMPLICIT_ARG_PTR", ")", "&&", "", ")", ";", "removeAssumedBits", "(", "HOSTCALL_PTR", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor3", "Func": "updateImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37176, "Length": 201, "Cover_Rate": 0.5025} {"Template_token": ["", "ChangeStatus", "updateImpl", "(", "Attributor", "&", "A", ")", "override", "{", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "auto", "OrigAssumed", "=", "getAssumed", "(", ")", ";", "const", "AACallEdges", "&", "AAEdges", "=", "A", ".", "getAAFor", "<", "AACallEdges", ">", "(", "*", "this", ",", "this", "->", "getIRPosition", "(", ")", ",", "DepClassTy", "::", "REQUIRED", ")", ";", "if", "(", "AAEdges", ".", "hasNonAsmUnknownCallee", "(", ")", ")", "return", "indicatePessimisticFixpoint", "(", ")", ";", "bool", "IsNonEntryFunc", "=", "!", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ";", "bool", "NeedsImplicit", "=", "false", ";", "auto", "&", "InfoCache", "=", "static_cast", "<", "InformationCache", "&", ">", "(", "A", ".", "getInfoCache", "(", ")", ")", ";", "bool", "HasApertureRegs", "=", "InfoCache", ".", "hasApertureRegs", "(", "*", "F", ")", ";", "bool", "SupportsGetDoorbellID", "=", "InfoCache", ".", "supportsGetDoorbellID", "(", "*", "F", ")", ";", "for", "(", "Function", "*", "Callee", ":", "AAEdges", ".", "getOptimisticEdges", "(", ")", ")", "{", "", "IID", "=", "Callee", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IID", "==", "", ")", "{", "const", "AAAMDAttributes", "&", "AAAMD", "=", "A", ".", "getAAFor", "<", "AAAMDAttributes", ">", "(", "*", "this", ",", "IRPosition", "::", "function", "(", "*", "Callee", ")", ",", "DepClassTy", "::", "REQUIRED", ")", ";", "*", "this", "&=", "AAAMD", ";", "continue", ";", "}", "bool", "NonKernelOnly", "=", "false", ";", "ImplicitArgumentMask", "AttrMask", "=", "intrinsicToAttrMask", "(", "IID", ",", "NonKernelOnly", ",", "NeedsImplicit", ",", "HasApertureRegs", ",", "SupportsGetDoorbellID", ")", ";", "if", "(", "AttrMask", "!=", "NOT_IMPLICIT_INPUT", ")", "{", "if", "(", "(", "IsNonEntryFunc", "||", "!", "NonKernelOnly", ")", ")", "removeAssumedBits", "(", "AttrMask", ")", ";", "}", "}", "if", "(", "NeedsImplicit", ")", "removeAssumedBits", "(", "IMPLICIT_ARG_PTR", ")", ";", "if", "(", "isAssumed", "(", "QUEUE_PTR", ")", "&&", "checkForQueuePtr", "(", "A", ")", ")", "{", "if", "(", "", "(", ")", "==", "", ")", "removeAssumedBits", "(", "IMPLICIT_ARG_PTR", ")", ";", "else", "removeAssumedBits", "(", "QUEUE_PTR", ")", ";", "}", "if", "(", "funcRetrievesMultigridSyncArg", "(", "A", ")", ")", "{", "assert", "(", "!", "isAssumed", "(", "IMPLICIT_ARG_PTR", ")", "&&", "", ")", ";", "removeAssumedBits", "(", "MULTIGRID_SYNC_ARG", ")", ";", "}", "if", "(", "funcRetrievesHostcallPtr", "(", "A", ")", ")", "{", "assert", "(", "!", "isAssumed", "(", "IMPLICIT_ARG_PTR", ")", "&&", "", ")", ";"], "ground_truth": ["removeAssumedBits", "(", "HOSTCALL_PTR", ")", ";"], "File": "AMDGPUAttributor3", "Func": "updateImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37177, "Length": 320, "Cover_Rate": 0.8} {"Template_token": ["", "AAAMDWorkGroupSize", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "Base", "(", "IRP", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor5", "Func": "AAAMDWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37178, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "AAAMDWorkGroupSize", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "Base", "(", "IRP", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor5", "Func": "AAAMDWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37179, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "AAAMDWorkGroupSizeFunction", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "AAAMDWorkGroupSize", "(", "IRP", ",", "A", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor5", "Func": "AAAMDWorkGroupSizeFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37180, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "AAAMDWorkGroupSizeFunction", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "AAAMDWorkGroupSize", "(", "IRP", ",", "A", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor5", "Func": "AAAMDWorkGroupSizeFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37181, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "IRP", ".", "getPositionKind", "(", ")", "==", "IRPosition", "::", "IRP_FUNCTION", ")", "return", "*", "new", "(", "A", ".", "Allocator", ")", "AAAMDWorkGroupSizeFunction", "(", "IRP", ",", "A", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUAttributor5", "Func": "createForPosition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37182, "Length": 32, "Cover_Rate": 0.6530612244897959} {"Template_token": ["", "if", "(", "IRP", ".", "getPositionKind", "(", ")", "==", "IRPosition", "::", "IRP_FUNCTION", ")", "return", "*", "new", "(", "A", ".", "Allocator", ")", "AAAMDWorkGroupSizeFunction", "(", "IRP", ",", "A", ")", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor5", "Func": "createForPosition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37183, "Length": 33, "Cover_Rate": 0.673469387755102} {"Template_token": ["", "return", "", "+", "std", "::", "to_string", "(", "Attributes", ".", "size", "(", ")", ")", "+", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor5", "Func": "getAsStr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37184, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "return", "", "+", "std", "::", "to_string", "(", "Attributes", ".", "size", "(", ")", ")", "+", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor5", "Func": "getAsStr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37185, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "const", "DenseSet", "<", "StringRef", ">", "&", "getAttributes", "(", ")", "const", "override", "{"], "ground_truth": ["return", "Attributes", ";"], "File": "AMDGPUAttributor5", "Func": "getAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37186, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "const", "DenseSet", "<", "StringRef", ">", "&", "getAttributes", "(", ")", "const", "override", "{"], "ground_truth": ["return", "Attributes", ";"], "File": "AMDGPUAttributor5", "Func": "getAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37187, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "const", "std", "::", "string", "getName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUAttributor5", "Func": "getName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37188, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "CallingConvSupportsAllImplicits", "=", "(", "CC", "!=", "CallingConv", "::", "_Gfx", ")", ";", "if", "(", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "indicatePessimisticFixpoint", "(", ")", ";", "return", ";", "}", "for", "(", "StringRef", "Attr", ":", "ImplicitAttrNames", ")", "{", "if", "(", "F", "->", "hasFnAttribute", "(", "Attr", ")", ")", "Attributes", ".", "insert", "(", "Attr", ")", ";", "}", "if", "(", "CallingConvSupportsAllImplicits", "&&", "F", "->", "hasAddressTaken", "(", "nullptr", ",", "true", ",", "true", ",", "true", ")", ")", "{", "for", "(", "StringRef", "AttrName", ":", "ImplicitAttrNames", ")", "{"], "ground_truth": ["Attributes", ".", "insert", "(", "AttrName", ")", ";"], "File": "AMDGPUAttributor5", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37189, "Length": 88, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "for", "(", "StringRef", "Attr", ":", "ImplicitAttrNames", ")", "{", "if", "(", "F", "->", "hasFnAttribute", "(", "Attr", ")", ")", "Attributes", ".", "insert", "(", "Attr", ")", ";", "}", "if", "(", "CallingConvSupportsAllImplicits", "&&", "F", "->", "hasAddressTaken", "(", "nullptr", ",", "true", ",", "true", ",", "true", ")", ")", "{", "for", "(", "StringRef", "AttrName", ":", "ImplicitAttrNames", ")", "{", "Attributes", ".", "insert", "(", "AttrName", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor5", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37190, "Length": 59, "Cover_Rate": 0.48760330578512395} {"Template_token": ["", "ChangeStatus", "manifest", "(", "Attributor", "&", "A", ")", "override", "{", "SmallVector", "<", "Attribute", ",", "", ">", "AttrList", ";", "LLVMContext", "&", "Ctx", "=", "getAssociatedFunction", "(", ")", "->", "getContext", "(", ")", ";"], "ground_truth": ["for", "(", "StringRef", "AttrName", ":", "Attributes", ")", "AttrList", ".", "push_back", "(", "Attribute", "::", "get", "(", "Ctx", ",", "AttrName", ")", ")", ";"], "File": "AMDGPUAttributor5", "Func": "manifest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37191, "Length": 50, "Cover_Rate": 0.746268656716418} {"Template_token": ["", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "{", "A", ".", "getOrCreateAAFor", "<", "AAAMDAttributes", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "A", ".", "getOrCreateAAFor", "<", "AAAMDWorkGroupSize", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "}", "}", "ChangeStatus", "Change", "=", "A", ".", "run", "(", ")", ";", "return", "Change", "==", "ChangeStatus", "::", "CHANGED", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor5", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37192, "Length": 68, "Cover_Rate": 0.4689655172413793} {"Template_token": ["", "if", "(", "IID", "!=", "", ")", "{", "if", "(", "!", "IsNonEntryFunc", "&&", "IID", "==", "", ")", "{", "AddAttribute", "(", "", ")", ";", "continue", ";", "}", "bool", "NonKernelOnly", "=", "false", ";", "StringRef", "AttrName", "=", "intrinsicToAttrName", "(", "IID", ",", "NonKernelOnly", ",", "NeedsQueuePtr", ")", ";", "if", "(", "!", "AttrName", ".", "empty", "(", ")", "&&", "(", "IsNonEntryFunc", "||", "!", "NonKernelOnly", ")", ")", "AddAttribute", "(", "AttrName", ")", ";", "continue", ";", "}", "HasCall", "=", "true", ";", "const", "AAAMDAttributes", "&", "AAAMD", "=", "A", ".", "getAAFor", "<", "AAAMDAttributes", ">", "(", "*", "this", ",", "IRPosition", "::", "function", "(", "*", "Callee", ")", ",", "DepClassTy", "::", "REQUIRED", ")", ";", "const", "DenseSet", "<", "StringRef", ">", "&", "CalleeAttributes", "=", "AAAMD", ".", "getAttributes", "(", ")", ";", "for", "(", "StringRef", "AttrName", ":", "ImplicitAttrNames", ")", "if", "(", "CalleeAttributes", ".", "count", "(", "AttrName", ")", ")", "AddAttribute", "(", "AttrName", ")", ";", "}", "HasCall", "|=", "AAEdges", ".", "hasUnknownCallee", "(", ")", ";", "if", "(", "!", "IsNonEntryFunc", "&&", "HasCall", ")", "AddAttribute", "(", "", ")", ";", "auto", "CheckAlloca", "=", "[", "&", "]", "(", "Instruction", "&", "I", ")", "{", "AddAttribute", "(", "", ")", ";", "return", "false", ";", "}", ";", "bool", "UsedAssumedInformation", "=", "false", ";", "A", ".", "checkForAllInstructions", "(", "CheckAlloca", ",", "*", "this", ",", "{", "Instruction", "::", "Alloca", "}", ",", "UsedAssumedInformation", ")", ";", "if", "(", "NeedsQueuePtr", "||", "Attributes", ".", "count", "(", "", ")", ")", "{", "AddAttribute", "(", "", ")", ";", "return", "Change", ";", "}", "auto", "CheckAddrSpaceCasts", "=", "[", "&", "]", "(", "Instruction", "&", "I", ")", "{", "unsigned", "SrcAS", "=", "static_cast", "<", "AddrSpaceCastInst", "&", ">", "(", "I", ")", ".", "getSrcAddressSpace", "(", ")", ";", "if", "(", "castRequiresQueuePtr", "(", "SrcAS", ")", ")", "{", "NeedsQueuePtr", "=", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAttributor5", "Func": "updateImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37193, "Length": 263, "Cover_Rate": 0.43543046357615894} {"Template_token": ["", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "Functions", ".", "insert", "(", "&", "F", ")", ";", "}", "CallGraphUpdater", "CGUpdater", ";", "BumpPtrAllocator", "Allocator", ";", "InformationCache", "InfoCache", "(", "M", ",", "AG", ",", "Allocator", ",", "nullptr", ",", "*", "TM", ")", ";", "DenseSet", "<", "const", "char", "*", ">", "Allowed", "(", "{", "&", "AAAMDAttributes", "::", "ID", ",", "&", "AAAMDWorkGroupSize", "::", "ID", ",", "&", "AACallEdges", "::", "ID", "}", ")", ";", "Attributor", "A", "(", "Functions", ",", "InfoCache", ",", "CGUpdater", ",", "&", "Allowed", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "{", "A", ".", "getOrCreateAAFor", "<", "AAAMDAttributes", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "A", ".", "getOrCreateAAFor", "<", "AAAMDWorkGroupSize", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "}", "}", "ChangeStatus", "Change", "=", "A", ".", "run", "(", ")", ";"], "ground_truth": ["return", "Change", "==", "ChangeStatus", "::", "CHANGED", ";"], "File": "AMDGPUAttributor6", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37194, "Length": 154, "Cover_Rate": 0.8850574712643678} {"Template_token": ["", "if", "(", "F", "->", "isIntrinsic", "(", ")", ")", "{", "indicatePessimisticFixpoint", "(", ")", ";", "return", ";", "}", "if", "(", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "indicatePessimisticFixpoint", "(", ")", ";", "return", ";", "}", "for", "(", "StringRef", "Attr", ":", "ImplicitAttrNames", ")", "{", "if", "(", "F", "->", "hasFnAttribute", "(", "Attr", ")", ")", "Attributes", ".", "insert", "(", "Attr", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor7", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37195, "Length": 60, "Cover_Rate": 0.43795620437956206} {"Template_token": ["", "indicatePessimisticFixpoint", "(", ")", ";", "return", ";", "}", "if", "(", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "indicatePessimisticFixpoint", "(", ")", ";", "return", ";", "}", "for", "(", "StringRef", "Attr", ":", "ImplicitAttrNames", ")", "{", "if", "(", "F", "->", "hasFnAttribute", "(", "Attr", ")", ")", "Attributes", ".", "insert", "(", "Attr", ")", ";", "}", "if", "(", "CallingConvSupportsAllImplicits", "&&", "F", "->", "hasAddressTaken", "(", "nullptr", ",", "true", ",", "true", ",", "true", ")", ")", "{", "for", "(", "StringRef", "AttrName", ":", "ImplicitAttrNames", ")", "{"], "ground_truth": ["Attributes", ".", "insert", "(", "AttrName", ")", ";"], "File": "AMDGPUAttributor7", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37196, "Length": 84, "Cover_Rate": 0.6131386861313869} {"Template_token": ["", "return", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "SanitizeAddress", ")", "||", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "SanitizeThread", ")", "||", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "SanitizeMemory", ")", "||", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "SanitizeHWAddress", ")", "||", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "SanitizeMemTag", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor8", "Func": "funcRequiresImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37197, "Length": 47, "Cover_Rate": 0.8245614035087719} {"Template_token": ["", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "const", "bool", "NeedsImplicit", "=", "funcRequiresImplicitArgPtr", "(", "*", "F", ")", ";", "if", "(", "NeedsImplicit", ")", "removeAssumedBits", "(", "IMPLICIT_ARG_PTR", ")", ";", "for", "(", "auto", "Attr", ":", "ImplicitAttrs", ")", "{", "if", "(", "NeedsImplicit", "&&", "Attr", ".", "first", "==", "IMPLICIT_ARG_PTR", ")", "continue", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "Attr", ".", "second", ")", ")", "addKnownBits", "(", "Attr", ".", "first", ")", ";", "}", "if", "(", "F", "->", "isDeclaration", "(", ")", ")", "return", ";"], "ground_truth": ["if", "(", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{"], "File": "AMDGPUAttributor8", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37198, "Length": 88, "Cover_Rate": 0.822429906542056} {"Template_token": ["", "DenseSet", "<", "const", "char", "*", ">", "Allowed", "(", "{", "&", "AAAMDAttributes", "::", "ID", ",", "&", "AAUniformWorkGroupSize", "::", "ID", ",", "&", "AACallEdges", "::", "ID", "}", ")", ";", "Attributor", "A", "(", "Functions", ",", "InfoCache", ",", "CGUpdater", ",", "&", "Allowed", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "{", "A", ".", "getOrCreateAAFor", "<", "AAAMDAttributes", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";"], "ground_truth": ["A", ".", "getOrCreateAAFor", "<", "AAUniformWorkGroupSize", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";"], "File": "AMDGPUAttributor9", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37199, "Length": 88, "Cover_Rate": 0.5057471264367817} {"Template_token": ["", "AAAMDAttributes", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "Base", "(", "IRP", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AAAMDAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37200, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "AAAMDAttributes", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "Base", "(", "IRP", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AAAMDAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37201, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "AAAMDAttributesFunction", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "AAAMDAttributes", "(", "IRP", ",", "A", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AAAMDAttributesFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37202, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "AAAMDAttributesFunction", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "AAAMDAttributes", "(", "IRP", ",", "A", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AAAMDAttributesFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37203, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "AAAMDFlatWorkGroupSize", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "Base", "(", "IRP", ",", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AAAMDFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37204, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "AAAMDFlatWorkGroupSize", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "Base", "(", "IRP", ",", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AAAMDFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37205, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "AAUniformWorkGroupSize", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "Base", "(", "IRP", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AAUniformWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37206, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "AAUniformWorkGroupSize", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "Base", "(", "IRP", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AAUniformWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37207, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "AAUniformWorkGroupSizeFunction", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "AAUniformWorkGroupSize", "(", "IRP", ",", "A", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AAUniformWorkGroupSizeFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37208, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "AAUniformWorkGroupSizeFunction", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "AAUniformWorkGroupSize", "(", "IRP", ",", "A", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AAUniformWorkGroupSizeFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37209, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "Attributor", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AMDGPUAttributor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37210, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "Attributor", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AMDGPUAttributor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37211, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "InformationCache", "(", "const", "Module", "&", "M", ",", "AnalysisGetter", "&", "AG", ",", "BumpPtrAllocator", "&", "Allocator", ",", "SetVector", "<", "Function", "*", ">", "*", "CGSCC", ",", "TargetMachine", "&", "TM", ")", ":", "InformationCache", "(", "M", ",", "AG", ",", "Allocator", ",", "CGSCC", ")", ",", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AMDGPUInformationCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37212, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "InformationCache", "(", "const", "Module", "&", "M", ",", "AnalysisGetter", "&", "AG", ",", "BumpPtrAllocator", "&", "Allocator", ",", "SetVector", "<", "Function", "*", ">", "*", "CGSCC", ",", "TargetMachine", "&", "TM", ")", ":", "InformationCache", "(", "M", ",", "AG", ",", "Allocator", ",", "CGSCC", ")", ",", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AMDGPUInformationCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37213, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "classof", "(", "const", "AbstractAttribute", "*", "AA", ")", "{"], "ground_truth": ["return", "(", "AA", "->", "getIdAddr", "(", ")", "==", "&", "ID", ")", ";"], "File": "AMDGPUAttributor", "Func": "classof", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37215, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "Pass", "*", "llvm", "::", "createAttributorPass", "(", ")", "{", "return", "new", "Attributor", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "createAMDGPUAttributorPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37216, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "Pass", "*", "llvm", "::", "createAttributorPass", "(", ")", "{", "return", "new", "Attributor", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "createAMDGPUAttributorPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37217, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "AAAMDFlatWorkGroupSize", "&", "AAAMDFlatWorkGroupSize", "::", "createForPosition", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", "{"], "ground_truth": ["if", "(", "IRP", ".", "getPositionKind", "(", ")", "==", "IRPosition", "::", "IRP_FUNCTION", ")", "return", "*", "new", "(", "A", ".", "Allocator", ")", "AAAMDFlatWorkGroupSize", "(", "IRP", ",", "A", ")", ";"], "File": "AMDGPUAttributor", "Func": "createForPosition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37218, "Length": 43, "Cover_Rate": 0.8775510204081632} {"Template_token": ["", "AAAMDFlatWorkGroupSize", "&", "AAAMDFlatWorkGroupSize", "::", "createForPosition", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", "{", "if", "(", "IRP", ".", "getPositionKind", "(", ")", "==", "IRPosition", "::", "IRP_FUNCTION", ")", "return", "*", "new", "(", "A", ".", "Allocator", ")", "AAAMDFlatWorkGroupSize", "(", "IRP", ",", "A", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUAttributor", "Func": "createForPosition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37219, "Length": 48, "Cover_Rate": 0.9795918367346939} {"Template_token": ["", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "report_fatal_error", "(", "", ")", ";", "TM", "=", "&", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37220, "Length": 37, "Cover_Rate": 0.8222222222222222} {"Template_token": ["", "bool", "doInitialization", "(", "Module", "&", ")", "override", "{"], "ground_truth": ["auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";"], "File": "AMDGPUAttributor", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37221, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "raw_string_ostream", "OS", "(", "Str", ")", ";", "OS", "<<", "", ";", "OS", "<<", "getAssumed", "(", ")", ".", "getLower", "(", ")", "<<", "','", "<<", "getAssumed", "(", ")", ".", "getUpper", "(", ")", "-", "", ";", "OS", "<<", "']'", ";"], "ground_truth": ["return", "OS", ".", "str", "(", ")", ";"], "File": "AMDGPUAttributor", "Func": "getAsStr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37222, "Length": 43, "Cover_Rate": 0.7288135593220338} {"Template_token": ["", "for", "(", "const", "Use", "&", "U", ":", "C", "->", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "Result", "|=", "getConstantAccess", "(", "OpC", ")", ";", "}"], "ground_truth": ["return", "Result", ";"], "File": "AMDGPUAttributor", "Func": "getConstantAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37223, "Length": 45, "Cover_Rate": 0.36885245901639346} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "getFlatWorkGroupSizes", "(", "F", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "getFlatWorkGroupSizes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37224, "Length": 24, "Cover_Rate": 0.6} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "getFlatWorkGroupSizes", "(", "const", "Function", "&", "F", ")", "{"], "ground_truth": ["const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";"], "File": "AMDGPUAttributor", "Func": "getFlatWorkGroupSizes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37225, "Length": 31, "Cover_Rate": 0.775} {"Template_token": ["", "return", "&", "ID", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "getIdAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37226, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "const", "char", "*", "getIdAddr", "(", ")", "const", "override", "{", "return", "&", "ID", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "getIdAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37227, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "getMaximumFlatWorkGroupRange", "(", "const", "Function", "&", "F", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "return", "{", "ST", ".", "getMinFlatWorkGroupSize", "(", ")", ",", "ST", ".", "getMaxFlatWorkGroupSize", "(", ")", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "getMaximumFlatWorkGroupRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37228, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "const", "std", "::", "string", "getName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "getName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37230, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "const", "std", "::", "string", "getName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "getName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37231, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37232, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "getState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37233, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "const", "IntegerRangeState", "&", "getState", "(", ")", "const", "override", "{", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "getState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37234, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "void", "initialize", "(", "Attributor", "&", "A", ")", "override", "{", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "auto", "&", "InfoCache", "=", "static_cast", "<", "InformationCache", "&", ">", "(", "A", ".", "getInfoCache", "(", ")", ")", ";", "unsigned", "MinGroupSize", ",", "MaxGroupSize", ";"], "ground_truth": ["std", "::", "tie", "(", "MinGroupSize", ",", "MaxGroupSize", ")", "=", "InfoCache", ".", "getFlatWorkGroupSizes", "(", "*", "F", ")", ";"], "File": "AMDGPUAttributor", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37236, "Length": 56, "Cover_Rate": 0.7088607594936709} {"Template_token": ["", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "auto", "&", "InfoCache", "=", "static_cast", "<", "InformationCache", "&", ">", "(", "A", ".", "getInfoCache", "(", ")", ")", ";", "unsigned", "MinGroupSize", ",", "MaxGroupSize", ";", "std", "::", "tie", "(", "MinGroupSize", ",", "MaxGroupSize", ")", "=", "InfoCache", ".", "getFlatWorkGroupSizes", "(", "*", "F", ")", ";"], "ground_truth": ["intersectKnown", "(", "ConstantRange", "(", "APInt", "(", "", ",", "MinGroupSize", ")", ",", "APInt", "(", "", ",", "MaxGroupSize", "+", "", ")", ")", ")", ";"], "File": "AMDGPUAttributor", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37237, "Length": 69, "Cover_Rate": 0.8734177215189873} {"Template_token": ["", "return", "WORKITEM_ID_X", ";", "case", "", ":", "NonKernelOnly", "=", "true", ";", "return", "WORKGROUP_ID_X", ";", "case", "", ":", "case", "", ":", "return", "WORKITEM_ID_Y", ";", "case", "", ":", "case", "", ":", "return", "WORKITEM_ID_Z", ";", "case", "", ":", "case", "", ":", "return", "WORKGROUP_ID_Y", ";", "case", "", ":", "case", "", ":", "return", "WORKGROUP_ID_Z", ";", "case", "", ":", "return", "DISPATCH_PTR", ";", "case", "", ":", "return", "DISPATCH_ID", ";", "case", "", ":", "return", "IMPLICIT_ARG_PTR", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAttributor", "Func": "intrinsicToAttrMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37238, "Length": 82, "Cover_Rate": 0.5061728395061729} {"Template_token": ["", "case", "", ":", "NonKernelOnly", "=", "true", ";", "return", "WORKITEM_ID_X", ";", "case", "", ":", "NonKernelOnly", "=", "true", ";", "return", "WORKGROUP_ID_X", ";", "case", "", ":", "case", "", ":", "return", "WORKITEM_ID_Y", ";", "case", "", ":", "case", "", ":", "return", "WORKITEM_ID_Z", ";", "case", "", ":", "case", "", ":", "return", "WORKGROUP_ID_Y", ";", "case", "", ":", "case", "", ":", "return", "WORKGROUP_ID_Z", ";", "case", "", ":", "return", "DISPATCH_PTR", ";", "case", "", ":", "return", "DISPATCH_ID", ";", "case", "", ":", "return", "IMPLICIT_ARG_PTR", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUAttributor", "Func": "intrinsicToAttrMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37239, "Length": 89, "Cover_Rate": 0.5493827160493827} {"Template_token": ["", "bool", "isValidState", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAttributor", "Func": "isValidState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37240, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "isValidState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37241, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "OS", "<<", "getAssumed", "(", ")", ".", "getLower", "(", ")", "<<", "','", "<<", "getAssumed", "(", ")", ".", "getUpper", "(", ")", "-", "", ";", "AttrList", ".", "push_back", "(", "Attribute", "::", "get", "(", "Ctx", ",", "", ",", "OS", ".", "str", "(", ")", ")", ")", ";"], "ground_truth": ["return", "IRAttributeManifest", "::", "manifestAttrs", "(", "A", ",", "getIRPosition", "(", ")", ",", "AttrList", ",", "true", ")", ";"], "File": "AMDGPUAttributor", "Func": "manifest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37242, "Length": 58, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "IsNonEntryFunc", "=", "!", "", "(", "Fn", ".", "getCallingConv", "(", ")", ")", ";", "bool", "HasAperture", "=", "hasApertureRegs", "(", "Fn", ")", ";", "if", "(", "!", "IsNonEntryFunc", "&&", "HasAperture", ")", "return", "false", ";", "uint8_t", "Access", "=", "getConstantAccess", "(", "C", ")", ";", "if", "(", "IsNonEntryFunc", "&&", "(", "Access", "&", "DS_GLOBAL", ")", ")", "return", "true", ";", "return", "!", "HasAperture", "&&", "(", "Access", "&", "ADDR_SPACE_CAST", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "needsQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37243, "Length": 63, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "if", "(", "IsNonEntryFunc", "&&", "(", "Access", "&", "DS_GLOBAL", ")", ")", "return", "true", ";", "return", "!", "HasAperture", "&&", "(", "Access", "&", "ADDR_SPACE_CAST", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "needsQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37244, "Length": 24, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "SetVector", "<", "Function", "*", ">", "Functions", ";", "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "Functions", ".", "insert", "(", "&", "F", ")", ";", "}", "CallGraphUpdater", "CGUpdater", ";", "BumpPtrAllocator", "Allocator", ";", "InformationCache", "InfoCache", "(", "M", ",", "AG", ",", "Allocator", ",", "nullptr", ",", "*", "TM", ")", ";", "DenseSet", "<", "const", "char", "*", ">", "Allowed", "(", "{", "&", "AAAMDAttributes", "::", "ID", ",", "&", "AAUniformWorkGroupSize", "::", "ID", ",", "&", "AAAMDFlatWorkGroupSize", "::", "ID", ",", "&", "AACallEdges", "::", "ID", "}", ")", ";", "Attributor", "A", "(", "Functions", ",", "InfoCache", ",", "CGUpdater", ",", "&", "Allowed", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "{"], "ground_truth": ["A", ".", "getOrCreateAAFor", "<", "AAAMDAttributes", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";"], "File": "AMDGPUAttributor", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37245, "Length": 145, "Cover_Rate": 0.6904761904761905} {"Template_token": ["", "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "Functions", ".", "insert", "(", "&", "F", ")", ";", "}", "CallGraphUpdater", "CGUpdater", ";", "BumpPtrAllocator", "Allocator", ";", "InformationCache", "InfoCache", "(", "M", ",", "AG", ",", "Allocator", ",", "nullptr", ",", "*", "TM", ")", ";", "DenseSet", "<", "const", "char", "*", ">", "Allowed", "(", "{", "&", "AAAMDAttributes", "::", "ID", ",", "&", "AAUniformWorkGroupSize", "::", "ID", ",", "&", "AAAMDFlatWorkGroupSize", "::", "ID", ",", "&", "AACallEdges", "::", "ID", "}", ")", ";", "Attributor", "A", "(", "Functions", ",", "InfoCache", ",", "CGUpdater", ",", "&", "Allowed", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "{", "A", ".", "getOrCreateAAFor", "<", "AAAMDAttributes", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "A", ".", "getOrCreateAAFor", "<", "AAUniformWorkGroupSize", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "if", "(", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{", "A", ".", "getOrCreateAAFor", "<", "AAAMDFlatWorkGroupSize", ">", "(", "IRPosition", "::", "function", "(", "F", ")", ")", ";", "}", "}", "}", "ChangeStatus", "Change", "=", "A", ".", "run", "(", ")", ";", "return", "Change", "==", "ChangeStatus", "::", "CHANGED", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37246, "Length": 192, "Cover_Rate": 0.9142857142857143} {"Template_token": ["", "void", "trackStatistics", "(", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "trackStatistics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37247, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "trackStatistics", "(", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "trackStatistics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37248, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "ChangeStatus", "updateImpl", "(", "Attributor", "&", "A", ")", "override", "{", "ChangeStatus", "Change", "=", "ChangeStatus", "::", "UNCHANGED", ";", "auto", "CheckCallSite", "=", "[", "&", "]", "(", "AbstractCallSite", "CS", ")", "{", "Function", "*", "Caller", "=", "CS", ".", "getInstruction", "(", ")", "->", "getFunction", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Caller", "->", "getName", "(", ")", "<<", "", "<<", "getAssociatedFunction", "(", ")", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["const", "auto", "&", "CallerInfo", "=", "A", ".", "getAAFor", "<", "AAAMDFlatWorkGroupSize", ">", "(", "*", "this", ",", "IRPosition", "::", "function", "(", "*", "Caller", ")", ",", "DepClassTy", "::", "REQUIRED", ")", ";"], "File": "AMDGPUAttributor", "Func": "updateImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37249, "Length": 96, "Cover_Rate": 0.6442953020134228} {"Template_token": ["", "Function", "*", "Caller", "=", "CS", ".", "getInstruction", "(", ")", "->", "getFunction", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Caller", "->", "getName", "(", ")", "<<", "", "<<", "getAssociatedFunction", "(", ")", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";", "const", "auto", "&", "CallerInfo", "=", "A", ".", "getAAFor", "<", "AAAMDFlatWorkGroupSize", ">", "(", "*", "this", ",", "IRPosition", "::", "function", "(", "*", "Caller", ")", ",", "DepClassTy", "::", "REQUIRED", ")", ";", "Change", "|=", "clampStateAndIndicateChange", "(", "this", "->", "getState", "(", ")", ",", "CallerInfo", ".", "getState", "(", ")", ")", ";", "return", "true", ";", "}", ";", "bool", "AllCallSitesKnown", "=", "true", ";"], "ground_truth": ["if", "(", "!", "A", ".", "checkForAllCallSites", "(", "CheckCallSite", ",", "*", "this", ",", "true", ",", "AllCallSitesKnown", ")", ")", "return", "indicatePessimisticFixpoint", "(", ")", ";"], "File": "AMDGPUAttributor", "Func": "updateImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37250, "Length": 118, "Cover_Rate": 0.7919463087248322} {"Template_token": ["", "unsigned", "SrcAS", "=", "CE", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "return", "castRequiresQueuePtr", "(", "SrcAS", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAttributor", "Func": "visitConstExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37251, "Length": 28, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "if", "(", "CE", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "AddrSpaceCast", ")", "{", "unsigned", "SrcAS", "=", "CE", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "return", "castRequiresQueuePtr", "(", "SrcAS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "visitConstExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37252, "Length": 38, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "return", "FP32InputDenormals", "&&", "FP32OutputDenormals", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "allFP32Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37253, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "allFP64FP16Denormals", "(", ")", "const", "{"], "ground_truth": ["return", "FP64FP16InputDenormals", "&&", "FP64FP16OutputDenormals", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "allFP64FP16Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37255, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "static", "Waitcnt", "allZero", "(", "bool", "HasVscnt", ")", "{", "return", "Waitcnt", "(", "", ",", "", ",", "", ",", "HasVscnt", "?", "", ":", "~", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "allZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37257, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Waitcnt", "(", "", ",", "", ",", "", ",", "~", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "allZeroExceptVsCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37259, "Length": 14, "Cover_Rate": 0.7} {"Template_token": ["", "static", "Waitcnt", "allZeroExceptVsCnt", "(", ")", "{"], "ground_truth": ["return", "Waitcnt", "(", "", ",", "", ",", "", ",", "~", "", ")", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "allZeroExceptVsCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37260, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "Waitcnt", "(", "std", "::", "min", "(", "VmCnt", ",", "Other", ".", "VmCnt", ")", ",", "std", "::", "min", "(", "ExpCnt", ",", "Other", ".", "ExpCnt", ")", ",", "std", "::", "min", "(", "LgkmCnt", ",", "Other", ".", "LgkmCnt", ")", ",", "std", "::", "min", "(", "VsCnt", ",", "Other", ".", "VsCnt", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "combined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37261, "Length": 49, "Cover_Rate": 0.8305084745762712} {"Template_token": ["", "bool", "dominates", "(", "const", "Waitcnt", "&", "Other", ")", "const", "{", "return", "VmCnt", "<=", "Other", ".", "VmCnt", "&&", "ExpCnt", "<=", "Other", ".", "ExpCnt", "&&", "LgkmCnt", "<=", "Other", ".", "LgkmCnt", "&&", "VsCnt", "<=", "Other", ".", "VsCnt", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "dominates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37263, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "dominates", "(", "const", "Waitcnt", "&", "Other", ")", "const", "{"], "ground_truth": ["return", "VmCnt", "<=", "Other", ".", "VmCnt", "&&", "ExpCnt", "<=", "Other", ".", "ExpCnt", "&&", "LgkmCnt", "<=", "Other", ".", "LgkmCnt", "&&", "VsCnt", "<=", "Other", ".", "VsCnt", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "dominates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37264, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "uint32_t", "fpDenormModeDPValue", "(", ")", "const", "{"], "ground_truth": ["if", "(", "FP64FP16InputDenormals", "&&", "FP64FP16OutputDenormals", ")", "return", "FP_DENORM_FLUSH_NONE", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "fpDenormModeDPValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37265, "Length": 15, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "FP64FP16InputDenormals", ")", "return", "FP_DENORM_FLUSH_OUT", ";", "if", "(", "FP64FP16OutputDenormals", ")", "return", "FP_DENORM_FLUSH_IN", ";", "return", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "fpDenormModeDPValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37266, "Length": 18, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "if", "(", "FP32InputDenormals", "&&", "FP32OutputDenormals", ")", "return", "FP_DENORM_FLUSH_NONE", ";", "if", "(", "FP32InputDenormals", ")", "return", "FP_DENORM_FLUSH_OUT", ";", "if", "(", "FP32OutputDenormals", ")", "return", "FP_DENORM_FLUSH_IN", ";", "return", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "fpDenormModeSPValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37267, "Length": 27, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "if", "(", "FP32OutputDenormals", ")", "return", "FP_DENORM_FLUSH_IN", ";"], "ground_truth": ["return", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "fpDenormModeSPValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37268, "Length": 10, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "ModeRegisterDefaults", "Mode", ";", "Mode", ".", "IEEE", "=", "!", "", "(", "CC", ")", ";"], "ground_truth": ["return", "Mode", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "getDefaultForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37269, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "return", "getOperandSize", "(", "Desc", ".", "OpInfo", "[", "OpNo", "]", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "getOperandSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37270, "Length": 12, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "return", "getOperandSize", "(", "Desc", ".", "OpInfo", "[", "OpNo", "]", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "getOperandSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37271, "Length": 12, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "TargetIDSetting", "getSramEccSetting", "(", ")", "const", "{"], "ground_truth": ["return", "SramEccSetting", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "getSramEccSetting", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37272, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "SramEccSetting", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "getSramEccSetting", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37273, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "XnackSetting", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "getXnackSetting", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37274, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "TargetIDSetting", "getXnackSetting", "(", ")", "const", "{"], "ground_truth": ["return", "XnackSetting", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "getXnackSetting", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37275, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasWait", "(", ")", "const", "{", "return", "VmCnt", "!=", "~", "", "||", "ExpCnt", "!=", "~", "", "||", "LgkmCnt", "!=", "~", "", "||", "VsCnt", "!=", "~", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "hasWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37276, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "return", "VmCnt", "!=", "~", "", "||", "ExpCnt", "!=", "~", "", "||", "LgkmCnt", "!=", "~", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "hasWaitExceptVsCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37278, "Length": 17, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "return", "VsCnt", "!=", "~", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "hasWaitVsCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37280, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isInlineCompatible", "(", "ModeRegisterDefaults", "CalleeMode", ")", "const", "{", "if", "(", "DX10Clamp", "!=", "CalleeMode", ".", "DX10Clamp", ")", "return", "false", ";", "if", "(", "IEEE", "!=", "CalleeMode", ".", "IEEE", ")", "return", "false", ";"], "ground_truth": ["return", "oneWayCompatible", "(", "FP64FP16InputDenormals", ",", "CalleeMode", ".", "FP64FP16InputDenormals", ")", "&&", "oneWayCompatible", "(", "FP64FP16OutputDenormals", ",", "CalleeMode", ".", "FP64FP16OutputDenormals", ")", "&&", "oneWayCompatible", "(", "FP32InputDenormals", ",", "CalleeMode", ".", "FP32InputDenormals", ")", "&&", "oneWayCompatible", "(", "FP32OutputDenormals", ",", "CalleeMode", ".", "FP32OutputDenormals", ")", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "isInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37283, "Length": 67, "Cover_Rate": 0.9852941176470589} {"Template_token": ["", "LLVM_READNONE", "inline", "bool", "isKernel", "(", "CallingConv", "::", "ID", "CC", ")", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37284, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "return", "DC", ">=", "DPP", "::", "ROW_NEWBCAST_FIRST", "&&", "DC", "<=", "DPP", "::", "ROW_NEWBCAST_LAST", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isLegal64BitDPPControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37285, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "LLVM_READNONE", "inline", "bool", "isLegal64BitDPPControl", "(", "unsigned", "DC", ")", "{", "return", "DC", ">=", "DPP", "::", "ROW_NEWBCAST_FIRST", "&&", "DC", "<=", "DPP", "::", "ROW_NEWBCAST_LAST", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isLegal64BitDPPControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37286, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isSramEccOnOrAny", "(", ")", "const", "{"], "ground_truth": ["return", "SramEccSetting", "==", "TargetIDSetting", "::", "On", "||", "SramEccSetting", "==", "TargetIDSetting", "::", "Any", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "isSramEccOnOrAny", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37287, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "SramEccSetting", "==", "TargetIDSetting", "::", "On", "||", "SramEccSetting", "==", "TargetIDSetting", "::", "Any", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isSramEccOnOrAny", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37288, "Length": 14, "Cover_Rate": 0.7} {"Template_token": ["", "return", "getSramEccSetting", "(", ")", "==", "TargetIDSetting", "::", "On", "||", "getSramEccSetting", "(", ")", "==", "TargetIDSetting", "::", "Off", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isSramEccOnOrOff", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37289, "Length": 18, "Cover_Rate": 0.75} {"Template_token": ["", "return", "getSramEccSetting", "(", ")", "==", "TargetIDSetting", "::", "On", "||", "getSramEccSetting", "(", ")", "==", "TargetIDSetting", "::", "Off", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isSramEccOnOrOff", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37290, "Length": 18, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "isSramEccSupported", "(", ")", "const", "{", "return", "SramEccSetting", "!=", "TargetIDSetting", "::", "Unsupported", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isSramEccSupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37291, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isSramEccSupported", "(", ")", "const", "{", "return", "SramEccSetting", "!=", "TargetIDSetting", "::", "Unsupported", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isSramEccSupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37292, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "XnackSetting", "==", "TargetIDSetting", "::", "On", "||", "XnackSetting", "==", "TargetIDSetting", "::", "Any", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isXnackOnOrAny", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37293, "Length": 14, "Cover_Rate": 0.7} {"Template_token": ["", "return", "getXnackSetting", "(", ")", "==", "TargetIDSetting", "::", "On", "||", "getXnackSetting", "(", ")", "==", "TargetIDSetting", "::", "Off", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isXnackOnOrOff", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37295, "Length": 18, "Cover_Rate": 0.75} {"Template_token": ["", "return", "getXnackSetting", "(", ")", "==", "TargetIDSetting", "::", "On", "||", "getXnackSetting", "(", ")", "==", "TargetIDSetting", "::", "Off", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isXnackOnOrOff", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37296, "Length": 18, "Cover_Rate": 0.75} {"Template_token": ["", "return", "XnackSetting", "!=", "TargetIDSetting", "::", "Unsupported", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isXnackSupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37297, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "SramEccSetting", "=", "NewSramEccSetting", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "setSramEccSetting", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37301, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "SramEccSetting", "=", "NewSramEccSetting", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "setSramEccSetting", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37302, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "setXnackSetting", "(", "TargetIDSetting", "NewXnackSetting", ")", "{"], "ground_truth": ["XnackSetting", "=", "NewXnackSetting", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "setXnackSetting", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37303, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "setXnackSetting", "(", "TargetIDSetting", "NewXnackSetting", ")", "{"], "ground_truth": ["XnackSetting", "=", "NewXnackSetting", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "setXnackSetting", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37304, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "ModeRegisterDefaults", "(", ")", ":", "IEEE", "(", "true", ")", ",", "DX10Clamp", "(", "true", ")", ",", "FP32InputDenormals", "(", "true", ")", ",", "FP32OutputDenormals", "(", "true", ")", ",", "FP64FP16InputDenormals", "(", "true", ")", ",", "FP64FP16OutputDenormals", "(", "true", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37305, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "IEEE", "(", "true", ")", ",", "DX10Clamp", "(", "true", ")", ",", "FP32InputDenormals", "(", "true", ")", ",", "FP32OutputDenormals", "(", "true", ")", ",", "FP64FP16InputDenormals", "(", "true", ")", ",", "FP64FP16OutputDenormals", "(", "true", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37306, "Length": 31, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "Waitcnt", "(", "unsigned", "VmCnt", ",", "unsigned", "ExpCnt", ",", "unsigned", "LgkmCnt", ",", "unsigned", "VsCnt", ")", ":", "VmCnt", "(", "VmCnt", ")", ",", "ExpCnt", "(", "ExpCnt", ")", ",", "LgkmCnt", "(", "LgkmCnt", ")", ",", "VsCnt", "(", "VsCnt", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "Waitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37307, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "Waitcnt", "(", "unsigned", "VmCnt", ",", "unsigned", "ExpCnt", ",", "unsigned", "LgkmCnt", ",", "unsigned", "VsCnt", ")", ":", "VmCnt", "(", "VmCnt", ")", ",", "ExpCnt", "(", "ExpCnt", ")", ",", "LgkmCnt", "(", "LgkmCnt", ")", ",", "VsCnt", "(", "VsCnt", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "Waitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37308, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "MCSection", "*", "getHSADataGlobalAgentSection", "(", "MCContext", "&", "Ctx", ")", "{", "return", "Ctx", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF__HSA_GLOBAL", "|", "ELF", "::", "SHF__HSA_AGENT", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)", "Func": "getHSADataGlobalAgentSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37309, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "MCSection", "*", "getHSADataGlobalAgentSection", "(", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "Ctx", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF__HSA_GLOBAL", "|", "ELF", "::", "SHF__HSA_AGENT", ")", ";"], "File": "AMDGPUBaseInfo (2)", "Func": "getHSADataGlobalAgentSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37310, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "return", "Ctx", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF__HSA_GLOBAL", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)", "Func": "getHSADataGlobalProgramSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37311, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "return", "Ctx", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF__HSA_GLOBAL", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)", "Func": "getHSADataGlobalProgramSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37312, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "MCSection", "*", "getHSATextSection", "(", "MCContext", "&", "Ctx", ")", "{", "return", "Ctx", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_EXECINSTR", "|", "ELF", "::", "SHF__HSA_AGENT", "|", "ELF", "::", "SHF__HSA_CODE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)", "Func": "getHSATextSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37315, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37316, "Length": 28, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37317, "Length": 82, "Cover_Rate": 0.9010989010989011} {"Template_token": ["", "assert", "(", "!", "is", "(", "STI", ")", ")", ";", "return", "isCI", "(", "STI", ")", "?", "", ":", "", ";", "case", "", ":", "assert", "(", "!", "is", "(", "STI", ")", ")", ";", "return", "isCI", "(", "STI", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)", "Func": "getMCReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37318, "Length": 42, "Cover_Rate": 0.38181818181818183} {"Template_token": ["", "unsigned", "ShaderType", "=", "ShaderType", "::", "COMPUTE", ";", "if", "(", "A", ".", "isStringAttribute", "(", ")", ")", "{"], "ground_truth": ["StringRef", "Str", "=", "A", ".", "getValueAsString", "(", ")", ";"], "File": "AMDGPUBaseInfo (2)", "Func": "getShaderType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37319, "Length": 25, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "IsaVersion", "ISA", "=", "getIsaVersion", "(", "Features", ")", ";", "memset", "(", "&", "Header", ",", "", ",", "sizeof", "(", "Header", ")", ")", ";", "Header", ".", "amd_kernel_code_version_major", "=", "", ";", "Header", ".", "amd_kernel_code_version_minor", "=", "", ";", "Header", ".", "amd_machine_kind", "=", "", ";", "Header", ".", "amd_machine_version_major", "=", "ISA", ".", "Major", ";"], "ground_truth": ["Header", ".", "amd_machine_version_minor", "=", "ISA", ".", "Minor", ";"], "File": "AMDGPUBaseInfo (2)", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37320, "Length": 55, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isCI", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUBaseInfo (2)", "Func": "isCI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37322, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "bool", "isGlobalSegment", "(", "const", "GlobalValue", "*", "GV", ")", "{"], "ground_truth": ["return", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", ";"], "File": "AMDGPUBaseInfo (2)", "Func": "isGlobalSegment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37323, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "return", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)", "Func": "isGlobalSegment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37324, "Length": 16, "Cover_Rate": 0.64} {"Template_token": ["", "bool", "isGroupSegment", "(", "const", "GlobalValue", "*", "GV", ")", "{"], "ground_truth": ["return", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ";"], "File": "AMDGPUBaseInfo (2)", "Func": "isGroupSegment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37325, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "return", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)", "Func": "isGroupSegment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37326, "Length": 16, "Cover_Rate": 0.64} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)", "Func": "isSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37330, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)", "Func": "isVI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37331, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isVI", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)", "Func": "isVI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37332, "Length": 20, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "Waitcnt", "(", "", ",", "", ",", "", ",", "Version", ".", "Major", ">=", "", "?", "", ":", "~", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "allZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37334, "Length": 22, "Cover_Rate": 0.6875} {"Template_token": ["", "unsigned", "getAddressableNumVGPRs", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo10", "Func": "getAddressableNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37335, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "unsigned", "getAddressableNumVGPRs", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo10", "Func": "getAddressableNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37336, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "IsaVersion", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "amdhsa", "::", "kernel_descriptor_t", "KD", ";", "memset", "(", "&", "KD", ",", "", ",", "sizeof", "(", "KD", ")", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ",", "amdhsa", "::", "FLOAT_DENORM_MODE_FLUSH_NONE", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ",", "", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_IEEE_MODE", ",", "", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_X", ",", "", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "{", "AMDHSA_BITS_SET", "(", "KD", ".", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_WAVEFRONT_ZE32", ",", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", "?", "", ":", "", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_WGP_MODE", ",", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureCuMode", ")", "?", "", ":", "", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_MEM_ORDERED", ",", "", ")", ";", "}"], "ground_truth": ["return", "KD", ";"], "File": "AMDGPUBaseInfo10", "Func": "getDefaultAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37337, "Length": 162, "Cover_Rate": 0.9310344827586207} {"Template_token": ["", "Mode", ".", "IEEE", "=", "IsCompute", ";", "Mode", ".", "FP32Denormals", "=", "false", ";", "Mode", ".", "FP64FP16Denormals", "=", "true", ";", "return", "Mode", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "getDefaultForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37338, "Length": 22, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "const", "bool", "IsCompute", "=", "", "(", "CC", ")", ";", "ModeRegisterDefaults", "Mode", ";", "Mode", ".", "DX10Clamp", "=", "true", ";", "Mode", ".", "IEEE", "=", "IsCompute", ";", "Mode", ".", "FP32Denormals", "=", "false", ";", "Mode", ".", "FP64FP16Denormals", "=", "true", ";"], "ground_truth": ["return", "Mode", ";"], "File": "AMDGPUBaseInfo10", "Func": "getDefaultForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37339, "Length": 39, "Cover_Rate": 0.75} {"Template_token": ["", "if", "(", "isGFX10", "(", "*", "STI", ")", "&&", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureCuMode", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "getEUsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37340, "Length": 26, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "if", "(", "isGFX10", "(", "*", "STI", ")", "&&", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureCuMode", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "getEUsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37341, "Length": 26, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "return", "isGFX10", "(", "STI", ")", "?", "getGfx10PlusBufferFormatInfo", "(", "Format", ")", ":", "getGfx9BufferFormatInfo", "(", "Format", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "getGcnBufferFormatInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37342, "Length": 17, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "if", "(", "is", "(", "STI", ")", "||", "isCI", "(", "STI", ")", "||", "isVI", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX9_", ";", "else", "if", "(", "isGFX9", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX10_", ";"], "ground_truth": ["else", "return", "ID_SYMBOLIC_LAST_", ";"], "File": "AMDGPUBaseInfo10", "Func": "getLastSymbolicHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37344, "Length": 35, "Cover_Rate": 0.7608695652173914} {"Template_token": ["", "static", "unsigned", "getLastSymbolicHwreg", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "is", "(", "STI", ")", "||", "isCI", "(", "STI", ")", "||", "isVI", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX9_", ";", "else", "if", "(", "isGFX9", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX10_", ";", "else", "return", "ID_SYMBOLIC_LAST_", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "getLastSymbolicHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37345, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isValidMsgId", "(", "MsgId", ")", "?", "IdSymbolic", "[", "MsgId", "]", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "getMsgName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37349, "Length": 14, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "ExtraSGPRs", ";", "if", "(", "Version", ".", "Major", "<", "", ")", "{", "if", "(", "FlatScrUsed", ")", "ExtraSGPRs", "=", "", ";", "}", "else", "{"], "ground_truth": ["if", "(", "XNACKUsed", ")", "ExtraSGPRs", "=", "", ";"], "File": "AMDGPUBaseInfo10", "Func": "getNumExtraSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37350, "Length": 39, "Cover_Rate": 0.4105263157894737} {"Template_token": ["", "if", "(", "VCCUsed", ")", "ExtraSGPRs", "=", "", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "ExtraSGPRs", ";", "if", "(", "Version", ".", "Major", "<", "", ")", "{", "if", "(", "FlatScrUsed", ")", "ExtraSGPRs", "=", "", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUBaseInfo10", "Func": "getNumExtraSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37351, "Length": 51, "Cover_Rate": 0.5368421052631579} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUBaseInfo10", "Func": "getOperandSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37352, "Length": 45, "Cover_Rate": 0.3082191780821918} {"Template_token": ["", "unsigned", "getTotalNumVGPRs", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "if", "(", "!", "isGFX10", "(", "*", "STI", ")", ")", "return", "", ";", "return", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37354, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", ";", "return", "IsWave32", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37355, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "bool", "IsWave32", "=", "EnableWavefrontSize32", "?", "*", "EnableWavefrontSize32", ":", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", ";", "return", "IsWave32", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37356, "Length": 27, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "unsigned", "getVGPREncodingGranule", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "Optional", "<", "bool", ">", "EnableWavefrontSize32", ")", "{", "return", "getVGPRAllocGranule", "(", "STI", ",", "EnableWavefrontSize32", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "getVGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37358, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "hasSMEMByteOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ")", "{"], "ground_truth": ["return", "isGCN3Encoding", "(", "ST", ")", "||", "isGFX10", "(", "ST", ")", ";"], "File": "AMDGPUBaseInfo10", "Func": "hasSMEMByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37360, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "static", "bool", "hasSMRDSignedImmOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ")", "{"], "ground_truth": ["return", "isGFX9", "(", "ST", ")", "||", "isGFX10", "(", "ST", ")", ";"], "File": "AMDGPUBaseInfo10", "Func": "hasSMRDSignedImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37362, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "bool", "isInlineCompatible", "(", "ModeRegisterDefaults", "CalleeMode", ")", "const", "{", "return", "*", "this", "==", "CalleeMode", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "isInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37363, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isInlineCompatible", "(", "ModeRegisterDefaults", "CalleeMode", ")", "const", "{"], "ground_truth": ["return", "*", "this", "==", "CalleeMode", ";"], "File": "AMDGPUBaseInfo10", "Func": "isInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37364, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "static", "bool", "isLegalSMRDEncodedUnsignedOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "EncodedOffset", ")", "{"], "ground_truth": ["return", "hasSMEMByteOffset", "(", "ST", ")", "?", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ":", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ";"], "File": "AMDGPUBaseInfo10", "Func": "isLegalSMRDEncodedUnsignedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37365, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "static", "bool", "isLegalSMRDEncodedUnsignedOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "EncodedOffset", ")", "{"], "ground_truth": ["return", "hasSMEMByteOffset", "(", "ST", ")", "?", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ":", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ";"], "File": "AMDGPUBaseInfo10", "Func": "isLegalSMRDEncodedUnsignedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37366, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "isSISrcFPOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37367, "Length": 37, "Cover_Rate": 0.3135593220338983} {"Template_token": ["", "else", "return", "isValidMsgId", "(", "MsgId", ")", ";", "}", "else", "{", "return", "", "<=", "MsgId", "&&", "isUInt", "<", "ID_WIDTH_", ">", "(", "MsgId", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "isValidMsgId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37370, "Length": 25, "Cover_Rate": 0.3787878787878788} {"Template_token": ["", "return", "(", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ")", "&&", "OpId", "!=", "OP_GS_NOP", ";", "case", "ID_GS_DONE", ":", "return", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ";"], "ground_truth": ["case", "ID_SYSMSG", ":"], "File": "AMDGPUBaseInfo10", "Func": "isValidMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37371, "Length": 30, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "return", "(", "OpId", "==", "OP_GS_NOP", ")", "?", "(", "StreamId", "==", "STREAM_ID_NONE_", ")", ":", "(", "STREAM_ID_FIRST_", "<=", "StreamId", "&&", "StreamId", "<", "STREAM_ID_LAST_", ")", ";", "default", ":", "return", "StreamId", "==", "STREAM_ID_NONE_", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "isValidMsgStream", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37372, "Length": 32, "Cover_Rate": 0.37209302325581395} {"Template_token": ["", "if", "(", "!", "Strict", ")", "return", "", "<=", "StreamId", "&&", "isUInt", "<", "STREAM_ID_WIDTH_", ">", "(", "StreamId", ")", ";", "switch", "(", "MsgId", ")", "{", "case", "ID_GS", ":", "return", "STREAM_ID_FIRST_", "<=", "StreamId", "&&", "StreamId", "<", "STREAM_ID_LAST_", ";", "case", "ID_GS_DONE", ":", "return", "(", "OpId", "==", "OP_GS_NOP", ")", "?", "(", "StreamId", "==", "STREAM_ID_NONE_", ")", ":"], "ground_truth": ["(", "STREAM_ID_FIRST_", "<=", "StreamId", "&&", "StreamId", "<", "STREAM_ID_LAST_", ")", ";"], "File": "AMDGPUBaseInfo10", "Func": "isValidMsgStream", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37373, "Length": 61, "Cover_Rate": 0.7093023255813954} {"Template_token": ["", "ModeRegisterDefaults", "(", ")", ":"], "ground_truth": ["IEEE", "(", "true", ")", ",", "DX10Clamp", "(", "true", ")", ",", "FP32Denormals", "(", "true", ")", ",", "FP64FP16Denormals", "(", "true", ")", "{"], "File": "AMDGPUBaseInfo10", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37376, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "ModeRegisterDefaults", "(", ")", ":", "IEEE", "(", "true", ")", ",", "DX10Clamp", "(", "true", ")", ",", "FP32Denormals", "(", "true", ")", ",", "FP64FP16Denormals", "(", "true", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo10", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37377, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getMaxWavesPerCU", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "return", "getMaxWavesPerEU", "(", "STI", ")", "*", "getEUsPerCU", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo11", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37378, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getMaxWavesPerEU", "(", "STI", ")", "*", "getEUsPerCU", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo11", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37379, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "int64_t", "getSMRDEncodedOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "ByteOffset", ")", "{", "if", "(", "hasSMEMByteOffset", "(", "ST", ")", ")", "return", "ByteOffset", ";"], "ground_truth": ["return", "ByteOffset", ">>", "", ";"], "File": "AMDGPUBaseInfo11", "Func": "getSMRDEncodedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37380, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "if", "(", "hasSMEMByteOffset", "(", "ST", ")", ")", "return", "ByteOffset", ";", "return", "ByteOffset", ">>", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo11", "Func": "getSMRDEncodedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37381, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "isLegalSMRDImmOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "ByteOffset", ")", "{", "int64_t", "EncodedOffset", "=", "getSMRDEncodedOffset", "(", "ST", ",", "ByteOffset", ")", ";"], "ground_truth": ["return", "(", "hasSMEMByteOffset", "(", "ST", ")", ")", "?", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ":", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ";"], "File": "AMDGPUBaseInfo11", "Func": "isLegalSMRDImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37382, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "int64_t", "EncodedOffset", "=", "getSMRDEncodedOffset", "(", "ST", ",", "ByteOffset", ")", ";", "return", "(", "hasSMEMByteOffset", "(", "ST", ")", ")", "?", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ":", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo11", "Func": "isLegalSMRDImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37383, "Length": 35, "Cover_Rate": 0.7446808510638298} {"Template_token": ["", "return", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo11", "Func": "shouldEmitConstantsToTextSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37384, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "shouldEmitConstantsToTextSection", "(", "const", "Triple", "&", "TT", ")", "{"], "ground_truth": ["return", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ";"], "File": "AMDGPUBaseInfo11", "Func": "shouldEmitConstantsToTextSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37385, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "if", "(", "!", "IEEEAttr", ".", "empty", "(", ")", ")", "IEEE", "=", "IEEEAttr", "==", "", ";"], "ground_truth": ["StringRef", "DX10ClampAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";"], "File": "AMDGPUBaseInfo11", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37386, "Length": 29, "Cover_Rate": 0.35802469135802467} {"Template_token": ["", "", "(", "const", "Function", "&", "F", ")", "{", "*", "this", "=", "getDefaultForCallingConv", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "StringRef", "IEEEAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "IEEEAttr", ".", "empty", "(", ")", ")", "IEEE", "=", "IEEEAttr", "==", "", ";", "StringRef", "DX10ClampAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "DX10ClampAttr", ".", "empty", "(", ")", ")", "DX10Clamp", "=", "DX10ClampAttr", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo11", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37387, "Length": 79, "Cover_Rate": 0.9753086419753086} {"Template_token": ["", "unsigned", "decodeExpcnt", "(", "const", "IsaInfo", "::", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ")", "{", "return", "unpackBits", "(", "Waitcnt", ",", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "decodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37389, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "decodeLgkmcnt", "(", "const", "IsaInfo", "::", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ")", "{"], "ground_truth": ["return", "unpackBits", "(", "Waitcnt", ",", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";"], "File": "AMDGPUBaseInfo12", "Func": "decodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37390, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "return", "unpackBits", "(", "Waitcnt", ",", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "decodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37391, "Length": 15, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "unsigned", "VmcntHi", "=", "unpackBits", "(", "Waitcnt", ",", "getVmcntBitShiftHi", "(", ")", ",", "getVmcntBitWidthHi", "(", ")", ")", ";"], "ground_truth": ["VmcntHi", "<<=", "getVmcntBitWidthLo", "(", ")", ";"], "File": "AMDGPUBaseInfo12", "Func": "decodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37392, "Length": 22, "Cover_Rate": 0.3188405797101449} {"Template_token": ["", "unsigned", "VmcntHi", "=", "unpackBits", "(", "Waitcnt", ",", "getVmcntBitShiftHi", "(", ")", ",", "getVmcntBitWidthHi", "(", ")", ")", ";", "VmcntHi", "<<=", "getVmcntBitWidthLo", "(", ")", ";", "return", "VmcntLo", "|", "VmcntHi", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "decodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37393, "Length": 28, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "Expcnt", "=", "decodeExpcnt", "(", "Version", ",", "Waitcnt", ")", ";", "Lgkmcnt", "=", "decodeLgkmcnt", "(", "Version", ",", "Waitcnt", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "decodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37394, "Length": 19, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "unsigned", "encodeExpcnt", "(", "const", "IsaInfo", "::", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "Expcnt", ")", "{", "return", "packBits", "(", "Expcnt", ",", "Waitcnt", ",", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "encodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37395, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "return", "packBits", "(", "Expcnt", ",", "Waitcnt", ",", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "encodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37396, "Length": 17, "Cover_Rate": 0.5} {"Template_token": ["", "return", "packBits", "(", "Lgkmcnt", ",", "Waitcnt", ",", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "encodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37398, "Length": 17, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "Version", ".", "Major", "<", "", ")", "return", "Waitcnt", ";", "Vmcnt", ">>=", "getVmcntBitWidthLo", "(", ")", ";", "return", "packBits", "(", "Vmcnt", ",", "Waitcnt", ",", "getVmcntBitShiftHi", "(", ")", ",", "getVmcntBitWidthHi", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "encodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37399, "Length": 34, "Cover_Rate": 0.5} {"Template_token": ["", "Waitcnt", "=", "encodeExpcnt", "(", "Version", ",", "Waitcnt", ",", "Expcnt", ")", ";", "Waitcnt", "=", "encodeLgkmcnt", "(", "Version", ",", "Waitcnt", ",", "Lgkmcnt", ")", ";", "return", "Waitcnt", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "encodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37400, "Length": 26, "Cover_Rate": 0.4} {"Template_token": ["", "Waitcnt", "=", "encodeVmcnt", "(", "Version", ",", "Waitcnt", ",", "Vmcnt", ")", ";", "Waitcnt", "=", "encodeExpcnt", "(", "Version", ",", "Waitcnt", ",", "Expcnt", ")", ";", "Waitcnt", "=", "encodeLgkmcnt", "(", "Version", ",", "Waitcnt", ",", "Lgkmcnt", ")", ";"], "ground_truth": ["return", "Waitcnt", ";"], "File": "AMDGPUBaseInfo12", "Func": "encodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37401, "Length": 36, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", ")", "return", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "Features", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getAddressableNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37402, "Length": 35, "Cover_Rate": 0.7954545454545454} {"Template_token": ["", "return", "getTotalNumVGPRs", "(", "Features", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getAddressableNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37404, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "unsigned", "getEUsPerCU", "(", "const", "FeatureBitset", "&", "Features", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo12", "Func": "getEUsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37407, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "unsigned", "getExpcntBitMask", "(", "const", "IsaInfo", "::", "IsaVersion", "&", "Version", ")", "{", "return", "(", "", "<<", "getExpcntBitWidth", "(", ")", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getExpcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37409, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "", "<<", "getExpcntBitWidth", "(", ")", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getExpcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37410, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_4", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "!", "Features", ".", "test", "(", "FeatureGCN", ")", "||", "Features", ".", "test", "(", "FeatureSouthernIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37411, "Length": 162, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "unsigned", "getLgkmcntBitMask", "(", "const", "IsaInfo", "::", "IsaVersion", "&", "Version", ")", "{"], "ground_truth": ["return", "(", "", "<<", "getLgkmcntBitWidth", "(", ")", ")", "-", "", ";"], "File": "AMDGPUBaseInfo12", "Func": "getLgkmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37412, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "unsigned", "getLocalMemorySize", "(", "const", "FeatureBitset", "&", "Features", ")", "{", "if", "(", "Features", ".", "test", "(", "FeatureLocalMemorySize32768", ")", ")", "return", "", ";", "if", "(", "Features", ".", "test", "(", "FeatureLocalMemorySize65536", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo12", "Func": "getLocalMemorySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37414, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureLocalMemorySize65536", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getLocalMemorySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37415, "Length": 16, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "unsigned", "getMaxFlatWorkGroupSize", "(", "const", "FeatureBitset", "&", "Features", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getMaxFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37417, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "MaxNumSGPRs", "=", "alignDown", "(", "getTotalNumSGPRs", "(", "Features", ")", "/", "WavesPerEU", ",", "getSGPRAllocGranule", "(", "Features", ")", ")", ";", "unsigned", "AddressableNumSGPRs", "=", "getAddressableNumSGPRs", "(", "Features", ")", ";"], "ground_truth": ["if", "(", "Version", ".", "Major", ">=", "", "&&", "!", "Addressable", ")", "AddressableNumSGPRs", "=", "", ";"], "File": "AMDGPUBaseInfo12", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37418, "Length": 41, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "MaxNumVGPRs", "=", "alignDown", "(", "getTotalNumVGPRs", "(", "Features", ")", "/", "WavesPerEU", ",", "getVGPRAllocGranule", "(", "Features", ")", ")", ";"], "ground_truth": ["unsigned", "AddressableNumVGPRs", "=", "getAddressableNumVGPRs", "(", "Features", ")", ";"], "File": "AMDGPUBaseInfo12", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37419, "Length": 26, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "assert", "(", "WavesPerEU", "!=", "", ")", ";"], "ground_truth": ["unsigned", "MaxNumVGPRs", "=", "alignDown", "(", "getTotalNumVGPRs", "(", "Features", ")", "/", "WavesPerEU", ",", "getVGPRAllocGranule", "(", "Features", ")", ")", ";"], "File": "AMDGPUBaseInfo12", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37420, "Length": 25, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "return", "getWavesPerWorkGroup", "(", "Features", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37422, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "alignTo", "(", "getMaxWavesPerCU", "(", "Features", ",", "FlatWorkGroupSize", ")", ",", "getEUsPerCU", "(", "Features", ")", ")", "/", "getEUsPerCU", "(", "Features", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37424, "Length": 22, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "if", "(", "N", "==", "", ")", "return", "", ";", "N", "=", "", "/", "N", ";"], "ground_truth": ["return", "std", "::", "min", "(", "N", ",", "", ")", ";"], "File": "AMDGPUBaseInfo12", "Func": "getMaxWorkGroupsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37425, "Length": 25, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getMinFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37427, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "MinNumSGPRs", "=", "alignDown", "(", "getTotalNumSGPRs", "(", "Features", ")", "/", "(", "WavesPerEU", "+", "", ")", ",", "getSGPRAllocGranule", "(", "Features", ")", ")", "+", "", ";"], "ground_truth": ["return", "std", "::", "min", "(", "MinNumSGPRs", ",", "getAddressableNumSGPRs", "(", "Features", ")", ")", ";"], "File": "AMDGPUBaseInfo12", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37428, "Length": 37, "Cover_Rate": 0.5362318840579711} {"Template_token": ["", "assert", "(", "WavesPerEU", "!=", "", ")", ";", "if", "(", "WavesPerEU", ">=", "getMaxWavesPerEU", "(", "Features", ")", ")", "return", "", ";", "unsigned", "MinNumVGPRs", "=", "alignDown", "(", "getTotalNumVGPRs", "(", "Features", ")", "/", "(", "WavesPerEU", "+", "", ")", ",", "getVGPRAllocGranule", "(", "Features", ")", ")", "+", "", ";", "return", "std", "::", "min", "(", "MinNumVGPRs", ",", "getAddressableNumVGPRs", "(", "Features", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getMinNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37429, "Length": 57, "Cover_Rate": 0.8260869565217391} {"Template_token": ["", "if", "(", "WavesPerEU", ">=", "getMaxWavesPerEU", "(", "Features", ")", ")", "return", "", ";", "unsigned", "MinNumVGPRs", "=", "alignDown", "(", "getTotalNumVGPRs", "(", "Features", ")", "/", "(", "WavesPerEU", "+", "", ")", ",", "getVGPRAllocGranule", "(", "Features", ")", ")", "+", "", ";", "return", "std", "::", "min", "(", "MinNumVGPRs", ",", "getAddressableNumVGPRs", "(", "Features", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getMinNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37430, "Length": 50, "Cover_Rate": 0.7246376811594203} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo12", "Func": "getRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37432, "Length": 51, "Cover_Rate": 0.4112903225806452} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo12", "Func": "getRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37433, "Length": 39, "Cover_Rate": 0.31451612903225806} {"Template_token": ["", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getSGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37434, "Length": 15, "Cover_Rate": 0.46875} {"Template_token": ["", "unsigned", "getSGPREncodingGranule", "(", "const", "FeatureBitset", "&", "Features", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getSGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37435, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getSGPREncodingGranule", "(", "const", "FeatureBitset", "&", "Features", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getSGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37436, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "int64_t", "getSMRDEncodedOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "ByteOffset", ")", "{", "if", "(", "is", "(", "ST", ")", "||", "isCI", "(", "ST", ")", ")", "return", "ByteOffset", ">>", "", ";"], "ground_truth": ["return", "ByteOffset", ";"], "File": "AMDGPUBaseInfo12", "Func": "getSMRDEncodedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37437, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "if", "(", "is", "(", "ST", ")", "||", "isCI", "(", "ST", ")", ")", "return", "ByteOffset", ">>", "", ";", "return", "ByteOffset", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getSMRDEncodedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37438, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo12", "Func": "getTotalNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37439, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo12", "Func": "getTotalNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37440, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "unsigned", "getTotalNumVGPRs", "(", "const", "FeatureBitset", "&", "Features", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37442, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37443, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37444, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "getVGPRAllocGranule", "(", "Features", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getVGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37445, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "return", "getVGPRAllocGranule", "(", "Features", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getVGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37446, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "unsigned", "VmcntHi", "=", "(", "(", "", "<<", "getVmcntBitWidthHi", "(", ")", ")", "-", "", ")", "<<", "getVmcntBitWidthLo", "(", ")", ";", "return", "VmcntLo", "|", "VmcntHi", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getVmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37447, "Length": 25, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "unsigned", "VmcntLo", "=", "(", "", "<<", "getVmcntBitWidthLo", "(", ")", ")", "-", "", ";", "if", "(", "Version", ".", "Major", "<", "", ")", "return", "VmcntLo", ";", "unsigned", "VmcntHi", "=", "(", "(", "", "<<", "getVmcntBitWidthHi", "(", ")", ")", "-", "", ")", "<<", "getVmcntBitWidthLo", "(", ")", ";"], "ground_truth": ["return", "VmcntLo", "|", "VmcntHi", ";"], "File": "AMDGPUBaseInfo12", "Func": "getVmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37448, "Length": 48, "Cover_Rate": 0.8} {"Template_token": ["", "unsigned", "Expcnt", "=", "getBitMask", "(", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Lgkmcnt", "=", "getBitMask", "(", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";"], "File": "AMDGPUBaseInfo12", "Func": "getWaitcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37449, "Length": 28, "Cover_Rate": 0.3010752688172043} {"Template_token": ["", "unsigned", "VmcntLo", "=", "getBitMask", "(", "getVmcntBitShiftLo", "(", ")", ",", "getVmcntBitWidthLo", "(", ")", ")", ";", "unsigned", "Expcnt", "=", "getBitMask", "(", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";", "unsigned", "Lgkmcnt", "=", "getBitMask", "(", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";", "unsigned", "Waitcnt", "=", "VmcntLo", "|", "Expcnt", "|", "Lgkmcnt", ";", "if", "(", "Version", ".", "Major", "<", "", ")", "return", "Waitcnt", ";", "unsigned", "VmcntHi", "=", "getBitMask", "(", "getVmcntBitShiftHi", "(", ")", ",", "getVmcntBitWidthHi", "(", ")", ")", ";", "return", "Waitcnt", "|", "VmcntHi", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getWaitcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37450, "Length": 82, "Cover_Rate": 0.8817204301075269} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureWavefrontSize32", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo12", "Func": "getWavefrontSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37452, "Length": 15, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "unsigned", "getWavesPerWorkGroup", "(", "const", "FeatureBitset", "&", "Features", ",", "unsigned", "FlatWorkGroupSize", ")", "{", "return", "alignTo", "(", "FlatWorkGroupSize", ",", "getWavefrontSize", "(", "Features", ")", ")", "/", "getWavefrontSize", "(", "Features", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getWavesPerWorkGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37454, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "Header", ".", "amd_machine_version_stepping", "=", "ISA", ".", "Stepping", ";", "Header", ".", "kernel_code_entry_byte_offset", "=", "sizeof", "(", "Header", ")", ";", "Header", ".", "wavefront_size", "=", "", ";", "Header", ".", "call_convention", "=", "-", "", ";", "Header", ".", "kernarg_segment_alignment", "=", "", ";", "Header", ".", "group_segment_alignment", "=", "", ";", "Header", ".", "private_segment_alignment", "=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37455, "Length": 49, "Cover_Rate": 0.4049586776859504} {"Template_token": ["", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":"], "ground_truth": ["case", "CallingConv", "::", "_HS", ":"], "File": "AMDGPUBaseInfo12", "Func": "isEntryFunctionCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37456, "Length": 40, "Cover_Rate": 0.6779661016949152} {"Template_token": ["", "return", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", ".", "LOCAL_ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "isGroupSegment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37460, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "isInlinableLiteralV216", "(", "int32_t", "Literal", ",", "bool", "HasInv2Pi", ")", "{", "assert", "(", "HasInv2Pi", ")", ";", "if", "(", "!", "EnablePackedInlinableLiterals", ")", "return", "false", ";", "int16_t", "Lo16", "=", "static_cast", "<", "int16_t", ">", "(", "Literal", ")", ";", "int16_t", "Hi16", "=", "static_cast", "<", "int16_t", ">", "(", "Literal", ">>", "", ")", ";", "return", "Lo16", "==", "Hi16", "&&", "isInlinableLiteral16", "(", "Lo16", ",", "HasInv2Pi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "isInlinableLiteralV216", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37461, "Length": 60, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isLegalSMRDImmOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "ByteOffset", ")", "{", "int64_t", "EncodedOffset", "=", "getSMRDEncodedOffset", "(", "ST", ",", "ByteOffset", ")", ";"], "ground_truth": ["return", "is", "(", "ST", ")", "||", "isCI", "(", "ST", ")", "?", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ":"], "File": "AMDGPUBaseInfo12", "Func": "isLegalSMRDImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37462, "Length": 41, "Cover_Rate": 0.82} {"Template_token": ["", "bool", "isLegalSMRDImmOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "ByteOffset", ")", "{", "int64_t", "EncodedOffset", "=", "getSMRDEncodedOffset", "(", "ST", ",", "ByteOffset", ")", ";", "return", "is", "(", "ST", ")", "||", "isCI", "(", "ST", ")", "?", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ":", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "isLegalSMRDImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37463, "Length": 50, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isReadOnlySegment", "(", "const", "GlobalValue", "*", "GV", ",", "AS", "AS", ")", "{"], "ground_truth": ["return", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", ".", "CONSTANT_ADDRESS", ";"], "File": "AMDGPUBaseInfo12", "Func": "isReadOnlySegment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37464, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "return", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", ".", "CONSTANT_ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "isReadOnlySegment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37465, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUBaseInfo12", "Func": "isShader", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37466, "Length": 23, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "bool", "isSrcOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{", "assert", "(", "OpNo", "<", "Desc", ".", "NumOperands", ")", ";", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";"], "ground_truth": ["return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "File": "AMDGPUBaseInfo12", "Func": "isSISrcOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37467, "Length": 42, "Cover_Rate": 0.8936170212765957} {"Template_token": ["", "assert", "(", "OpNo", "<", "Desc", ".", "NumOperands", ")", ";", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";"], "ground_truth": ["return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "File": "AMDGPUBaseInfo12", "Func": "isSISrcOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37468, "Length": 30, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "if", "(", "!", "Ptr", "||", "isa", "<", "UndefValue", ">", "(", "Ptr", ")", "||", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "Constant", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "return", "true", ";"], "ground_truth": ["const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";"], "File": "AMDGPUBaseInfo12", "Func": "isUniformMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37469, "Length": 53, "Cover_Rate": 0.6309523809523809} {"Template_token": ["", "bool", "isUniformMMO", "(", "const", "MachineMemOperand", "*", "MMO", ")", "{", "const", "Value", "*", "Ptr", "=", "MMO", "->", "getValue", "(", ")", ";", "if", "(", "!", "Ptr", "||", "isa", "<", "UndefValue", ">", "(", "Ptr", ")", "||", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "Constant", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "return", "true", ";", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";", "return", "I", "&&", "I", "->", "getMetadata", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "isUniformMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37470, "Length": 84, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "mc2PseudoReg", "(", "unsigned", "Reg", ")", "{", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "return", "FLAT_SCR", ";", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUBaseInfo12", "Func": "mc2PseudoReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37471, "Length": 33, "Cover_Rate": 0.532258064516129} {"Template_token": ["", "unsigned", "MinNumSGPRs", "=", "getTotalNumSGPRs", "(", "STI", ")", "/", "(", "WavesPerEU", "+", "", ")", ";", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MinNumSGPRs", "-=", "std", "::", "min", "(", "MinNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MinNumSGPRs", "=", "alignDown", "(", "MinNumSGPRs", ",", "getSGPRAllocGranule", "(", "STI", ")", ")", "+", "", ";", "return", "std", "::", "min", "(", "MinNumSGPRs", ",", "getAddressableNumSGPRs", "(", "STI", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo13", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37472, "Length": 69, "Cover_Rate": 0.5655737704918032} {"Template_token": ["", "unsigned", "getMinNumSGPRs", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "unsigned", "WavesPerEU", ")", "{", "assert", "(", "WavesPerEU", "!=", "", ")", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "", ";", "if", "(", "WavesPerEU", ">=", "getMaxWavesPerEU", "(", ")", ")", "return", "", ";", "unsigned", "MinNumSGPRs", "=", "getTotalNumSGPRs", "(", "STI", ")", "/", "(", "WavesPerEU", "+", "", ")", ";"], "ground_truth": ["if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MinNumSGPRs", "-=", "std", "::", "min", "(", "MinNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";"], "File": "AMDGPUBaseInfo13", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37473, "Length": 94, "Cover_Rate": 0.7704918032786885} {"Template_token": ["", "bool", "isValidMsgId", "(", "int64_t", "MsgId", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "Strict", ")", "{", "return", "Strict", "?", "isValidMsgId", "(", "MsgId", ")", "&&", "(", "MsgId", "!=", "ID_GS_ALLOC_REQ", "||", "isGFX9", "(", "STI", ")", "||", "isGFX10", "(", "STI", ")", ")", ":", "", "<=", "MsgId", "&&", "isUInt", "<", "ID_WIDTH_", ">", "(", "MsgId", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo13", "Func": "isValidMsgId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37474, "Length": 52, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isValidMsgId", "(", "int64_t", "MsgId", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "Strict", ")", "{", "return", "Strict", "?", "isValidMsgId", "(", "MsgId", ")", "&&", "(", "MsgId", "!=", "ID_GS_ALLOC_REQ", "||", "isGFX9", "(", "STI", ")", "||", "isGFX10", "(", "STI", ")", ")", ":"], "ground_truth": ["", "<=", "MsgId", "&&", "isUInt", "<", "ID_WIDTH_", ">", "(", "MsgId", ")", ";"], "File": "AMDGPUBaseInfo13", "Func": "isValidMsgId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37475, "Length": 51, "Cover_Rate": 0.9807692307692307} {"Template_token": ["", "const", "bool", "IsCompute", "=", "", "(", "CC", ")", ";"], "ground_truth": ["ModeRegisterDefaults", "Mode", ";"], "File": "AMDGPUBaseInfo14", "Func": "getDefaultForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37476, "Length": 12, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_4", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "File": "AMDGPUBaseInfo14", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37477, "Length": 126, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "if", "(", "NewChannels", "==", "OrigChannels", ")", "return", "Opc", ";", "switch", "(", "OrigChannels", ")", "{", "case", "", ":", "return", "", "(", "Opc", ",", "Channel", ")", ";", "case", "", ":", "return", "", "(", "Opc", ",", "Channel", ")", ";", "case", "", ":", "return", "", "(", "Opc", ",", "Channel", ")", ";", "case", "", ":", "return", "", "(", "Opc", ",", "Channel", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo14", "Func": "getMaskedMIMGOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37478, "Length": 66, "Cover_Rate": 0.5409836065573771} {"Template_token": ["", "bool", "hasCodeObjectV3", "(", "const", "FeatureBitset", "&", "Features", ")", "{"], "ground_truth": ["return", "Features", ".", "test", "(", "FeatureCodeObjectV3", ")", ";"], "File": "AMDGPUBaseInfo14", "Func": "hasCodeObjectV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37479, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUBaseInfo14", "Func": "indexToChannel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37481, "Length": 19, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "if", "(", "!", "Ptr", "||", "isa", "<", "UndefValue", ">", "(", "Ptr", ")", "||", "isa", "<", "Constant", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "return", "true", ";", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "Ptr", ")", ")", "return", "isArgPassedInSGPR", "(", "Arg", ")", ";", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";", "return", "I", "&&", "I", "->", "getMetadata", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo14", "Func": "isUniformMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37482, "Length": 77, "Cover_Rate": 0.7938144329896907} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUBaseInfo14", "Func": "rcToChannels", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37483, "Length": 21, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "Stream", "<<", "TargetTriple", ".", "getArchName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getVendorName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getOSName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getEnvironmentName", "(", ")", "<<", "'-'", "<<", "", "<<", "ISAVersion", ".", "Major", "<<", "ISAVersion", ".", "Minor", "<<", "ISAVersion", ".", "Stepping", ";"], "ground_truth": ["Stream", ".", "flush", "(", ")", ";"], "File": "AMDGPUBaseInfo14", "Func": "streamIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37484, "Length": 54, "Cover_Rate": 0.5934065934065934} {"Template_token": ["", "void", "streamIsaVersion", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "raw_ostream", "&", "Stream", ")", "{", "auto", "TargetTriple", "=", "STI", "->", "getTargetTriple", "(", ")", ";", "auto", "ISAVersion", "=", "IsaInfo", "::", "getIsaVersion", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["Stream", "<<", "TargetTriple", ".", "getArchName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getVendorName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getOSName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getEnvironmentName", "(", ")", "<<", "'-'", "<<", "", "<<", "ISAVersion", ".", "Major", "<<", "ISAVersion", ".", "Minor", "<<", "ISAVersion", ".", "Stepping", ";"], "File": "AMDGPUBaseInfo14", "Func": "streamIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37485, "Length": 84, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "unsigned", "getMaxWavesPerEU", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{"], "ground_truth": ["if", "(", "!", "isGFX10", "(", "*", "STI", ")", ")", "return", "", ";"], "File": "AMDGPUBaseInfo18", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37486, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "bool", "IsWave32", "=", "EnableWavefrontSize32", "?", "*", "EnableWavefrontSize32", ":", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", ";", "if", "(", "hasGFX10_3Insts", "(", "*", "STI", ")", ")", "return", "IsWave32", "?", "", ":", "", ";", "return", "IsWave32", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo18", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37488, "Length": 42, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "IsWave32", "=", "EnableWavefrontSize32", "?", "*", "EnableWavefrontSize32", ":", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", ";", "return", "IsWave32", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo18", "Func": "getVGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37489, "Length": 27, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", ";"], "ground_truth": ["return", "IsWave32", "?", "", ":", "", ";"], "File": "AMDGPUBaseInfo18", "Func": "getVGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37490, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V4", ";", "case", "", ":", "return", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V5", ";", "default", ":", "report_fatal_error", "(", "Twine", "(", "", ")", "+", "Twine", "(", "AmdhsaCodeObjectVersion", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo19", "Func": "getHsaAbiVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37491, "Length": 29, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "isHsaAbiVersion3", "(", "STI", ")", "||", "isHsaAbiVersion4", "(", "STI", ")", "||", "isHsaAbiVersion5", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo19", "Func": "isHsaAbiVersion3AndAbove", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37492, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "if", "(", "Optional", "<", "uint8_t", ">", "HsaAbiVer", "=", "getHsaAbiVersion", "(", "STI", ")", ")", "return", "*", "HsaAbiVer", "==", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V5", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo19", "Func": "isHsaAbiVersion5", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37495, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "std", "::", "string", "Processor", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "Processor", "=", "STI", ".", "getCPU", "(", ")", ".", "str", "(", ")", ";", "else", "Processor", "=", "(", "Twine", "(", "", ")", "+", "Twine", "(", "Version", ".", "Major", ")", "+", "Twine", "(", "Version", ".", "Minor", ")", "+", "Twine", "(", "Version", ".", "Stepping", ")", ")", ".", "str", "(", ")", ";", "std", "::", "string", "Features", ";", "if", "(", "Optional", "<", "uint8_t", ">", "HsaAbiVersion", "=", "getHsaAbiVersion", "(", "&", "STI", ")", ")", "{", "switch", "(", "*", "HsaAbiVersion", ")", "{", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ":", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "!", "isXnackOnOrAny", "(", ")", ")", "report_fatal_error", "(", "", "+", "Twine", "(", "Processor", ")", "+", "", ")", ";", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "!", "isXnackOnOrAny", "(", ")", ")", "report_fatal_error", "(", "", "+", "Twine", "(", "Processor", ")", "+", "", ")", ";", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "isXnackOnOrAny", "(", ")", ")", "Processor", "=", "", ";", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "isXnackOnOrAny", "(", ")", ")", "Processor", "=", "", ";", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "isXnackOnOrAny", "(", ")", ")", "Processor", "=", "", ";", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "isXnackOnOrAny", "(", ")", ")", "Processor", "=", "", ";", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "isXnackOnOrAny", "(", ")", ")", "report_fatal_error", "(", "", "+", "Twine", "(", "Processor", ")", "+", "", ")", ";", "}", "else", "{", "report_fatal_error", "(", "", "+", "Twine", "(", "Processor", ")", ")", ";", "}", "break", ";", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ":", "if", "(", "isXnackOnOrAny", "(", ")", ")", "Features", "+=", "", ";", "if", "(", "isSramEccOnOrAny", "(", ")", ")", "Features", "+=", "", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUBaseInfo19", "Func": "toString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37496, "Length": 399, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "static", "Waitcnt", "allZero", "(", ")", "{"], "ground_truth": ["return", "Waitcnt", "(", "", ",", "", ",", "", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "allZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37497, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureSupportsXNACK", ")", ")", "XnackSetting", "=", "TargetIDSetting", "::", "Unsupported", ";"], "ground_truth": ["if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureSupportsSRAMECC", ")", ")", "SramEccSetting", "=", "TargetIDSetting", "::", "Unsupported", ";"], "File": "AMDGPUBaseInfo1", "Func": "AMDGPUTargetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37499, "Length": 40, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "Waitcnt", "(", "std", "::", "min", "(", "VmCnt", ",", "Other", ".", "VmCnt", ")", ",", "std", "::", "min", "(", "ExpCnt", ",", "Other", ".", "ExpCnt", ")", ",", "std", "::", "min", "(", "LgkmCnt", ",", "Other", ".", "LgkmCnt", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "combined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37500, "Length": 38, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "int64_t", "Fmt", "=", "encodeDfmtNfmt", "(", "Dfmt", ",", "Nfmt", ")", ";", "for", "(", "int", "Id", "=", "UFMT_FIRST", ";", "Id", "<=", "UFMT_LAST", ";", "++", "Id", ")", "{", "if", "(", "Fmt", "==", "DfmtNfmt2UFmt", "[", "Id", "]", ")", "return", "Id", ";", "}", "return", "UFMT_UNDEF", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "convertDfmtNfmt2Ufmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37502, "Length": 42, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "assert", "(", "isDwordAligned", "(", "ByteOffset", ")", ")", ";", "return", "ByteOffset", ">>", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "convertSMRDOffsetUnits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37503, "Length": 14, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "if", "(", "hasSMEMByteOffset", "(", "ST", ")", ")", "return", "ByteOffset", ";", "assert", "(", "isDwordAligned", "(", "ByteOffset", ")", ")", ";", "return", "ByteOffset", ">>", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "convertSMRDOffsetUnits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37504, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "decodeDfmtNfmt", "(", "unsigned", "Format", ",", "unsigned", "&", "Dfmt", ",", "unsigned", "&", "Nfmt", ")", "{", "Dfmt", "=", "(", "Format", ">>", "DFMT_SHIFT", ")", "&", "DFMT_MASK", ";"], "ground_truth": ["Nfmt", "=", "(", "Format", ">>", "NFMT_SHIFT", ")", "&", "NFMT_MASK", ";"], "File": "AMDGPUBaseInfo1", "Func": "decodeDfmtNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37505, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "Id", "=", "(", "Val", "&", "ID_MASK_", ")", ">>", "ID_SHIFT_", ";"], "ground_truth": ["Offset", "=", "(", "Val", "&", "OFFSET_MASK_", ")", ">>", "OFFSET_SHIFT_", ";"], "File": "AMDGPUBaseInfo1", "Func": "decodeHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37506, "Length": 20, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "return", "unpackBits", "(", "Waitcnt", ",", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "decodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37507, "Length": 18, "Cover_Rate": 0.6} {"Template_token": ["", "OpId", "=", "(", "Val", "&", "OP_MASK_", ")", ">>", "OP_SHIFT_", ";"], "ground_truth": ["StreamId", "=", "(", "Val", "&", "STREAM_ID_MASK_", ")", ">>", "STREAM_ID_SHIFT_", ";"], "File": "AMDGPUBaseInfo1", "Func": "decodeMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37509, "Length": 20, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "bool", "dominates", "(", "const", "Waitcnt", "&", "Other", ")", "const", "{"], "ground_truth": ["return", "VmCnt", "<=", "Other", ".", "VmCnt", "&&", "ExpCnt", "<=", "Other", ".", "ExpCnt", "&&", "LgkmCnt", "<=", "Other", ".", "LgkmCnt", ";"], "File": "AMDGPUBaseInfo1", "Func": "dominates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37511, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "return", "(", "Dfmt", "<<", "DFMT_SHIFT", ")", "|", "(", "Nfmt", "<<", "NFMT_SHIFT", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "encodeDfmtNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37513, "Length": 14, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "return", "(", "Id", "<<", "ID_SHIFT_", ")", "|", "(", "Offset", "<<", "OFFSET_SHIFT_", ")", "|", "(", "(", "Width", "-", "", ")", "<<", "WIDTH_M1_SHIFT_", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "encodeHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37514, "Length": 24, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "return", "(", "Id", "<<", "ID_SHIFT_", ")", "|", "(", "Offset", "<<", "OFFSET_SHIFT_", ")", "|", "(", "(", "Width", "-", "", ")", "<<", "WIDTH_M1_SHIFT_", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "encodeHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37515, "Length": 24, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "unsigned", "encodeLgkmcnt", "(", "const", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "Lgkmcnt", ")", "{"], "ground_truth": ["return", "packBits", "(", "Lgkmcnt", ",", "Waitcnt", ",", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "encodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37517, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "return", "(", "MsgId", "<<", "ID_SHIFT_", ")", "|", "(", "OpId", "<<", "OP_SHIFT_", ")", "|", "(", "StreamId", "<<", "STREAM_ID_SHIFT_", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "encodeMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37518, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "return", "(", "MsgId", "<<", "ID_SHIFT_", ")", "|", "(", "OpId", "<<", "OP_SHIFT_", ")", "|", "(", "StreamId", "<<", "STREAM_ID_SHIFT_", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "encodeMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37519, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "IsaVersion", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getAddressableNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37520, "Length": 38, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "unsigned", "getAddressableNumVGPRs", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureGFX90AInsts", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getAddressableNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37521, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureGFX90AInsts", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getAddressableNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37522, "Length": 20, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "unsigned", "AddrComponents", "=", "(", "BaseOpcode", "->", "Coordinates", "?", "Dim", "->", "NumCoords", ":", "", ")", "+", "(", "BaseOpcode", "->", "LodOrClampOrMip", "?", "", ":", "", ")", ";", "if", "(", "IsA16", ")", "AddrWords", "+=", "divideCeil", "(", "AddrComponents", ",", "", ")", ";", "else", "AddrWords", "+=", "AddrComponents", ";", "if", "(", "BaseOpcode", "->", "Gradients", ")", "{", "if", "(", "(", "IsA16", "&&", "!", "IsG16Supported", ")", "||", "BaseOpcode", "->", "G16", ")", "AddrWords", "+=", "alignTo", "<", "", ">", "(", "Dim", "->", "NumGradients", "/", "", ")", ";"], "ground_truth": ["else", "AddrWords", "+=", "Dim", "->", "NumGradients", ";"], "File": "AMDGPUBaseInfo1", "Func": "getAddrSizeMIMGOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37523, "Length": 84, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "AMDHSA_BITS_SET", "(", "KD", ".", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_WAVEFRONT_ZE32", ",", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", "?", "", ":", "", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_WGP_MODE", ",", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureCuMode", ")", "?", "", ":", "", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_MEM_ORDERED", ",", "", ")", ";", "}", "if", "(", "", "(", "*", "STI", ")", ")", "{"], "ground_truth": ["AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc3", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC3_GFX90A_TG_SPLIT", ",", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTgSplit", ")", "?", "", ":", "", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getDefaultAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37524, "Length": 101, "Cover_Rate": 0.47641509433962265} {"Template_token": ["", "if", "(", "isGFX10Plus", "(", "STI", ")", ")", "return", "UFMT_DEFAULT", ";"], "ground_truth": ["return", "DFMT_NFMT_DEFAULT", ";"], "File": "AMDGPUBaseInfo1", "Func": "getDefaultFormatEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37525, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "int64_t", "getDfmt", "(", "const", "StringRef", "Name", ")", "{", "for", "(", "int", "Id", "=", "DFMT_MIN", ";", "Id", "<=", "DFMT_MAX", ";", "++", "Id", ")", "{"], "ground_truth": ["if", "(", "Name", "==", "DfmtSymbolic", "[", "Id", "]", ")", "return", "Id", ";"], "File": "AMDGPUBaseInfo1", "Func": "getDfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37527, "Length": 35, "Cover_Rate": 0.875} {"Template_token": ["", "assert", "(", "Id", "<=", "DFMT_MAX", ")", ";"], "ground_truth": ["return", "DfmtSymbolic", "[", "Id", "]", ";"], "File": "AMDGPUBaseInfo1", "Func": "getDfmtName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37528, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "assert", "(", "Id", "<=", "DFMT_MAX", ")", ";"], "ground_truth": ["return", "DfmtSymbolic", "[", "Id", "]", ";"], "File": "AMDGPUBaseInfo1", "Func": "getDfmtName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37529, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "if", "(", "isGFX10Plus", "(", "*", "STI", ")", "&&", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureCuMode", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo1", "Func": "getEUsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37530, "Length": 25, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "return", "isGFX10Plus", "(", "STI", ")", "?", "getGfx10PlusBufferFormatInfo", "(", "Format", ")", ":", "getGfx9BufferFormatInfo", "(", "Format", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getGcnBufferFormatInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37531, "Length": 17, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "return", "getIntegerAttribute", "(", "F", ",", "", ",", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", "?", "", ":", "", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getHasColorExport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37534, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "bool", "getHasDepthExport", "(", "const", "Function", "&", "F", ")", "{", "return", "getIntegerAttribute", "(", "F", ",", "", ",", "", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getHasDepthExport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37536, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ";", "case", "", ":", "return", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ";", "case", "", ":", "return", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V4", ";", "default", ":"], "ground_truth": ["report_fatal_error", "(", "Twine", "(", "", ")", "+", "Twine", "(", "AmdhsaCodeObjectVersion", ")", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getHsaAbiVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37537, "Length": 36, "Cover_Rate": 0.45569620253164556} {"Template_token": ["", "return", "isValidHwreg", "(", "Id", ",", "STI", ")", "?", "IdSymbolic", "[", "Id", "]", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37539, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "int64_t", "getHwregId", "(", "const", "StringRef", "Name", ")", "{", "for", "(", "int", "Id", "=", "ID_SYMBOLIC_FIRST_", ";", "Id", "<", "ID_SYMBOLIC_LAST_", ";", "++", "Id", ")", "{"], "ground_truth": ["if", "(", "IdSymbolic", "[", "Id", "]", "&&", "Name", "==", "IdSymbolic", "[", "Id", "]", ")", "return", "Id", ";"], "File": "AMDGPUBaseInfo1", "Func": "getHwregId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37540, "Length": 40, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "if", "(", "IdSymbolic", "[", "Id", "]", "&&", "Name", "==", "IdSymbolic", "[", "Id", "]", ")", "return", "Id", ";", "}", "return", "ID_UNKNOWN_", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getHwregId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37541, "Length": 22, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "else", "if", "(", "isGFX9", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX10_", ";", "else", "if", "(", "isGFX10", "(", "STI", ")", "&&", "!", "isGFX10_BEncoding", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX1030_", ";"], "ground_truth": ["else", "return", "ID_SYMBOLIC_LAST_", ";"], "File": "AMDGPUBaseInfo1", "Func": "getLastSymbolicHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37542, "Length": 32, "Cover_Rate": 0.5079365079365079} {"Template_token": ["", "static", "unsigned", "getLastSymbolicHwreg", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "is", "(", "STI", ")", "||", "isCI", "(", "STI", ")", "||", "isVI", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX9_", ";", "else", "if", "(", "isGFX9", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX10_", ";"], "ground_truth": ["else", "if", "(", "isGFX10", "(", "STI", ")", "&&", "!", "isGFX10_BEncoding", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX1030_", ";"], "File": "AMDGPUBaseInfo1", "Func": "getLastSymbolicHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37543, "Length": 58, "Cover_Rate": 0.9206349206349206} {"Template_token": ["", "unsigned", "getLgkmcntBitMask", "(", "const", "IsaVersion", "&", "Version", ")", "{", "return", "(", "", "<<", "getLgkmcntBitWidth", "(", "Version", ".", "Major", ")", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getLgkmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37544, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getLgkmcntBitMask", "(", "const", "IsaVersion", "&", "Version", ")", "{", "return", "(", "", "<<", "getLgkmcntBitWidth", "(", "Version", ".", "Major", ")", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getLgkmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37545, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "VersionMajor", ">=", "", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getLgkmcntBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37547, "Length": 12, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMaxFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37548, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMaxFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37549, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "assert", "(", "WavesPerEU", "!=", "", ")", ";", "unsigned", "AddressableNumSGPRs", "=", "getAddressableNumSGPRs", "(", "STI", ")", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "Addressable", "?", "AddressableNumSGPRs", ":", "", ";", "if", "(", "Version", ".", "Major", ">=", "", "&&", "!", "Addressable", ")", "AddressableNumSGPRs", "=", "", ";", "unsigned", "MaxNumSGPRs", "=", "getTotalNumSGPRs", "(", "STI", ")", "/", "WavesPerEU", ";", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MaxNumSGPRs", "-=", "std", "::", "min", "(", "MaxNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MaxNumSGPRs", "=", "alignDown", "(", "MaxNumSGPRs", ",", "getSGPRAllocGranule", "(", "STI", ")", ")", ";", "return", "std", "::", "min", "(", "MaxNumSGPRs", ",", "AddressableNumSGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37550, "Length": 117, "Cover_Rate": 0.8863636363636364} {"Template_token": ["", "if", "(", "!", "isGFX10Plus", "(", "*", "STI", ")", ")", "return", "", ";"], "ground_truth": ["return", "hasGFX10_3Insts", "(", "*", "STI", ")", "?", "", ":", "", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37551, "Length": 23, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "if", "(", "STI", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "!=", "Triple", "::", "amdgcn", ")", "return", "", ";"], "ground_truth": ["unsigned", "N", "=", "getWavesPerWorkGroup", "(", "STI", ",", "FlatWorkGroupSize", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMaxWorkGroupsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37552, "Length": 29, "Cover_Rate": 0.3918918918918919} {"Template_token": ["", "if", "(", "STI", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "!=", "Triple", "::", "amdgcn", ")", "return", "", ";", "unsigned", "N", "=", "getWavesPerWorkGroup", "(", "STI", ",", "FlatWorkGroupSize", ")", ";", "if", "(", "N", "==", "", ")", "return", "", ";", "N", "=", "", "/", "N", ";"], "ground_truth": ["return", "std", "::", "min", "(", "N", ",", "", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMaxWorkGroupsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37553, "Length": 54, "Cover_Rate": 0.7297297297297297} {"Template_token": ["", "return", "Info", "?", "getMIMGBaseOpcodeInfo", "(", "Info", "->", "BaseOpcode", ")", ":", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMIMGBaseOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37554, "Length": 13, "Cover_Rate": 0.40625} {"Template_token": ["", "const", "MIMGBaseOpcodeInfo", "*", "getMIMGBaseOpcode", "(", "unsigned", "Opc", ")", "{"], "ground_truth": ["const", "MIMGInfo", "*", "Info", "=", "getMIMGInfo", "(", "Opc", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMIMGBaseOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37555, "Length": 19, "Cover_Rate": 0.59375} {"Template_token": ["", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MinNumSGPRs", "-=", "std", "::", "min", "(", "MinNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MinNumSGPRs", "=", "alignDown", "(", "MinNumSGPRs", ",", "getSGPRAllocGranule", "(", "STI", ")", ")", "+", "", ";", "return", "std", "::", "min", "(", "MinNumSGPRs", ",", "getAddressableNumSGPRs", "(", "STI", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37556, "Length": 55, "Cover_Rate": 0.44715447154471544} {"Template_token": ["", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "", ";", "if", "(", "WavesPerEU", ">=", "getMaxWavesPerEU", "(", "STI", ")", ")", "return", "", ";", "unsigned", "MinNumSGPRs", "=", "getTotalNumSGPRs", "(", "STI", ")", "/", "(", "WavesPerEU", "+", "", ")", ";", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MinNumSGPRs", "-=", "std", "::", "min", "(", "MinNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MinNumSGPRs", "=", "alignDown", "(", "MinNumSGPRs", ",", "getSGPRAllocGranule", "(", "STI", ")", ")", "+", "", ";"], "ground_truth": ["return", "std", "::", "min", "(", "MinNumSGPRs", ",", "getAddressableNumSGPRs", "(", "STI", ")", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37557, "Length": 91, "Cover_Rate": 0.7398373983739838} {"Template_token": ["", "unsigned", "MinNumVGPRs", "=", "alignDown", "(", "getTotalNumVGPRs", "(", "STI", ")", "/", "(", "WavesPerEU", "+", "", ")", ",", "getVGPRAllocGranule", "(", "STI", ")", ")", "+", "", ";"], "ground_truth": ["return", "std", "::", "min", "(", "MinNumVGPRs", ",", "getAddressableNumVGPRs", "(", "STI", ")", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMinNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37559, "Length": 37, "Cover_Rate": 0.5362318840579711} {"Template_token": ["", "for", "(", "int", "i", "=", "ID_GAPS_FIRST_", ";", "i", "<", "ID_GAPS_LAST_", ";", "++", "i", ")", "{", "if", "(", "IdSymbolic", "[", "i", "]", "&&", "Name", "==", "IdSymbolic", "[", "i", "]", ")", "return", "i", ";", "}", "return", "ID_UNKNOWN_", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMsgId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37561, "Length": 37, "Cover_Rate": 0.8222222222222222} {"Template_token": ["", "assert", "(", "", "<=", "MsgId", "&&", "MsgId", "<", "ID_GAPS_LAST_", ")", ";", "return", "IdSymbolic", "[", "MsgId", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMsgName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37562, "Length": 18, "Cover_Rate": 0.72} {"Template_token": ["", "assert", "(", "", "<=", "MsgId", "&&", "MsgId", "<", "ID_GAPS_LAST_", ")", ";"], "ground_truth": ["return", "IdSymbolic", "[", "MsgId", "]", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMsgName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37563, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "for", "(", "int", "i", "=", "F", ";", "i", "<", "L", ";", "++", "i", ")", "{", "if", "(", "Name", "==", "S", "[", "i", "]", ")", "{", "return", "i", ";", "}", "}", "return", "OP_UNKNOWN_", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMsgOpId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37564, "Length": 34, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "assert", "(", "msgRequiresOp", "(", "MsgId", ")", ")", ";", "return", "(", "MsgId", "==", "ID_SYSMSG", ")", "?", "OpSysSymbolic", "[", "OpId", "]", ":", "OpGsSymbolic", "[", "OpId", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMsgOpName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37566, "Length": 26, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "const", "MTBUFInfo", "*", "Info", "=", "getMTBUFOpcodeHelper", "(", "Opc", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "elements", ":", "", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMTBUFElements", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37569, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "bool", "getMTBUFHasSrsrc", "(", "unsigned", "Opc", ")", "{", "const", "MTBUFInfo", "*", "Info", "=", "getMTBUFOpcodeHelper", "(", "Opc", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "has_srsrc", ":", "false", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMTBUFHasSrsrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37573, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "bool", "getMTBUFHasSrsrc", "(", "unsigned", "Opc", ")", "{", "const", "MTBUFInfo", "*", "Info", "=", "getMTBUFOpcodeHelper", "(", "Opc", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "has_srsrc", ":", "false", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMTBUFHasSrsrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37574, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "Info", "?", "Info", "->", "has_vaddr", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMTBUFHasVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37575, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "return", "Info", "?", "Info", "->", "has_vaddr", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMTBUFHasVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37576, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "int", "getMTBUFOpcode", "(", "unsigned", "BaseOpc", ",", "unsigned", "Elements", ")", "{", "const", "MTBUFInfo", "*", "Info", "=", "getMTBUFInfoFromBaseOpcodeAndElements", "(", "BaseOpc", ",", "Elements", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "Opcode", ":", "-", "", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMTBUFOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37577, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "return", "Info", "?", "Info", "->", "Opcode", ":", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMTBUFOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37578, "Length": 11, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "int", "getMUBUFElements", "(", "unsigned", "Opc", ")", "{"], "ground_truth": ["const", "MUBUFInfo", "*", "Info", "=", "getMUBUFOpcodeHelper", "(", "Opc", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMUBUFElements", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37579, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "const", "MUBUFInfo", "*", "Info", "=", "getMUBUFOpcodeHelper", "(", "Opc", ")", ";", "return", "Info", "?", "Info", "->", "elements", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMUBUFElements", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37580, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "const", "MUBUFInfo", "*", "Info", "=", "getMUBUFOpcodeHelper", "(", "Opc", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "IsBufferInv", ":", "false", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMUBUFIsBufferInv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37581, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "return", "Info", "?", "Info", "->", "IsBufferInv", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMUBUFIsBufferInv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37582, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "int", "getMUBUFOpcode", "(", "unsigned", "BaseOpc", ",", "unsigned", "Elements", ")", "{", "const", "MUBUFInfo", "*", "Info", "=", "getMUBUFInfoFromBaseOpcodeAndElements", "(", "BaseOpc", ",", "Elements", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "Opcode", ":", "-", "", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMUBUFOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37584, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "if", "(", "Name", "==", "lookupTable", "[", "Id", "]", ")", "return", "Id", ";", "}", "return", "NFMT_UNDEF", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37585, "Length": 17, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "int64_t", "getNfmt", "(", "const", "StringRef", "Name", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "auto", "lookupTable", "=", "getNfmtLookupTable", "(", "STI", ")", ";", "for", "(", "int", "Id", "=", "NFMT_MIN", ";", "Id", "<=", "NFMT_MAX", ";", "++", "Id", ")", "{", "if", "(", "Name", "==", "lookupTable", "[", "Id", "]", ")", "return", "Id", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37586, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "return", "getNfmtLookupTable", "(", "STI", ")", "[", "Id", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getNfmtName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37588, "Length": 10, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "}", "else", "{", "if", "(", "XNACKUsed", ")", "ExtraSGPRs", "=", "", ";", "if", "(", "FlatScrUsed", "||", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "", ")", ")", "ExtraSGPRs", "=", "", ";", "}", "return", "ExtraSGPRs", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getNumExtraSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37590, "Length": 35, "Cover_Rate": 0.32407407407407407} {"Template_token": ["", "if", "(", "VCCUsed", ")", "ExtraSGPRs", "=", "", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "ExtraSGPRs", ";", "if", "(", "Version", ".", "Major", "<", "", ")", "{", "if", "(", "FlatScrUsed", ")", "ExtraSGPRs", "=", "", ";", "}", "else", "{", "if", "(", "XNACKUsed", ")", "ExtraSGPRs", "=", "", ";", "if", "(", "FlatScrUsed", "||", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "", ")", ")", "ExtraSGPRs", "=", "", ";", "}", "return", "ExtraSGPRs", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getNumExtraSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37591, "Length": 83, "Cover_Rate": 0.7685185185185185} {"Template_token": ["", "if", "(", "", "(", "ST", ")", ")", "return", "Signed", "?", "", ":", "", ";"], "ground_truth": ["return", "Signed", "?", "", ":", "", ";"], "File": "AMDGPUBaseInfo1", "Func": "getNumFlatOffsetBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37593, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "NumVGPRs", "=", "alignTo", "(", "std", "::", "max", "(", "", ",", "NumVGPRs", ")", ",", "getVGPREncodingGranule", "(", "STI", ",", "EnableWavefrontSize32", ")", ")", ";"], "ground_truth": ["return", "NumVGPRs", "/", "getVGPREncodingGranule", "(", "STI", ",", "EnableWavefrontSize32", ")", "-", "", ";"], "File": "AMDGPUBaseInfo1", "Func": "getNumVGPRBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37594, "Length": 33, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUBaseInfo1", "Func": "getRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37596, "Length": 201, "Cover_Rate": 0.4797136038186158} {"Template_token": ["", "IsaVersion", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "getAddressableNumSGPRs", "(", "STI", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getSGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37597, "Length": 41, "Cover_Rate": 0.82} {"Template_token": ["", "const", "SMInfo", "*", "Info", "=", "getSMEMOpcodeHelper", "(", "Opc", ")", ";", "return", "Info", "?", "Info", "->", "IsBuffer", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getSMEMIsBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37599, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "int64_t", "EncodedOffset", "=", "convertSMRDOffsetUnits", "(", "ST", ",", "ByteOffset", ")", ";", "return", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", "?", "Optional", "<", "int64_t", ">", "(", "EncodedOffset", ")", ":", "None", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getSMRDEncodedLiteralOffset32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37600, "Length": 30, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "if", "(", "!", "IsBuffer", "&&", "hasSMRDSignedImmOffset", "(", "ST", ")", ")", "{", "assert", "(", "hasSMEMByteOffset", "(", "ST", ")", ")", ";", "return", "isInt", "<", "", ">", "(", "ByteOffset", ")", "?", "Optional", "<", "int64_t", ">", "(", "ByteOffset", ")", ":", "None", ";", "}", "if", "(", "!", "isDwordAligned", "(", "ByteOffset", ")", "&&", "!", "hasSMEMByteOffset", "(", "ST", ")", ")", "return", "None", ";", "int64_t", "EncodedOffset", "=", "convertSMRDOffsetUnits", "(", "ST", ",", "ByteOffset", ")", ";"], "ground_truth": ["return", "isLegalSMRDEncodedUnsignedOffset", "(", "ST", ",", "EncodedOffset", ")", "?", "Optional", "<", "int64_t", ">", "(", "EncodedOffset", ")", ":", "None", ";"], "File": "AMDGPUBaseInfo1", "Func": "getSMRDEncodedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37601, "Length": 84, "Cover_Rate": 0.8155339805825242} {"Template_token": ["", "static", "TargetIDSetting", "getTargetIDSettingFromFeatureString", "(", "StringRef", "FeatureString", ")", "{", "if", "(", "FeatureString", ".", "endswith", "(", "", ")", ")", "return", "TargetIDSetting", "::", "Off", ";"], "ground_truth": ["if", "(", "FeatureString", ".", "endswith", "(", "", ")", ")", "return", "TargetIDSetting", "::", "On", ";"], "File": "AMDGPUBaseInfo1", "Func": "getTargetIDSettingFromFeatureString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37603, "Length": 36, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "if", "(", "Val", ".", "MaxIndex", "==", "", "&&", "Name", "==", "Val", ".", "Name", ")", "return", "Val", ".", "Tgt", ";", "if", "(", "Val", ".", "MaxIndex", ">", "", "&&", "Name", ".", "startswith", "(", "Val", ".", "Name", ")", ")", "{", "StringRef", "Suffix", "=", "Name", ".", "drop_front", "(", "Val", ".", "Name", ".", "size", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Id", ";"], "File": "AMDGPUBaseInfo1", "Func": "getTgtId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37604, "Length": 56, "Cover_Rate": 0.4409448818897638} {"Template_token": ["", "if", "(", "Val", ".", "MaxIndex", "==", "", "&&", "Name", "==", "Val", ".", "Name", ")", "return", "Val", ".", "Tgt", ";", "if", "(", "Val", ".", "MaxIndex", ">", "", "&&", "Name", ".", "startswith", "(", "Val", ".", "Name", ")", ")", "{", "StringRef", "Suffix", "=", "Name", ".", "drop_front", "(", "Val", ".", "Name", ".", "size", "(", ")", ")", ";", "unsigned", "Id", ";", "if", "(", "Suffix", ".", "getAsInteger", "(", "", ",", "Id", ")", "||", "Id", ">", "Val", ".", "MaxIndex", ")", "return", "ET_INVALID", ";", "if", "(", "Suffix", ".", "size", "(", ")", ">", "", "&&", "Suffix", "[", "", "]", "==", "'0'", ")", "return", "ET_INVALID", ";", "return", "Val", ".", "Tgt", "+", "Id", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getTgtId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37605, "Length": 104, "Cover_Rate": 0.8188976377952756} {"Template_token": ["", "for", "(", "const", "ExpTgt", "&", "Val", ":", "ExpTgtInfo", ")", "{", "if", "(", "Val", ".", "Tgt", "<=", "Id", "&&", "Id", "<=", "Val", ".", "Tgt", "+", "Val", ".", "MaxIndex", ")", "{"], "ground_truth": ["Index", "=", "(", "Val", ".", "MaxIndex", "==", "", ")", "?", "-", "", ":", "(", "Id", "-", "Val", ".", "Tgt", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getTgtName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37606, "Length": 50, "Cover_Rate": 0.625} {"Template_token": ["", "Index", "=", "(", "Val", ".", "MaxIndex", "==", "", ")", "?", "-", "", ":", "(", "Id", "-", "Val", ".", "Tgt", ")", ";", "Name", "=", "Val", ".", "Name", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUBaseInfo1", "Func": "getTgtName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37607, "Length": 30, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "!", "isGFX10Plus", "(", "*", "STI", ")", ")", "return", "", ";"], "ground_truth": ["return", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", "?", "", ":", "", ";"], "File": "AMDGPUBaseInfo1", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37608, "Length": 28, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "int64_t", "getUnifiedFormat", "(", "const", "StringRef", "Name", ")", "{", "for", "(", "int", "Id", "=", "UFMT_FIRST", ";", "Id", "<=", "UFMT_LAST", ";", "++", "Id", ")", "{", "if", "(", "Name", "==", "UfmtSymbolic", "[", "Id", "]", ")", "return", "Id", ";", "}", "return", "UFMT_UNDEF", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getUnifiedFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37609, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isValidUnifiedFormat", "(", "Id", ")", "?", "UfmtSymbolic", "[", "Id", "]", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getUnifiedFormatName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37610, "Length": 14, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "StringRef", "getUnifiedFormatName", "(", "unsigned", "Id", ")", "{"], "ground_truth": ["return", "isValidUnifiedFormat", "(", "Id", ")", "?", "UfmtSymbolic", "[", "Id", "]", ":", "", ";"], "File": "AMDGPUBaseInfo1", "Func": "getUnifiedFormatName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37611, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "if", "(", "hasGFX10_3Insts", "(", "*", "STI", ")", ")", "return", "IsWave32", "?", "", ":", "", ";"], "ground_truth": ["return", "IsWave32", "?", "", ":", "", ";"], "File": "AMDGPUBaseInfo1", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37612, "Length": 22, "Cover_Rate": 0.3013698630136986} {"Template_token": ["", "bool", "IsWave32", "=", "EnableWavefrontSize32", "?", "*", "EnableWavefrontSize32", ":", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", ";", "if", "(", "hasGFX10_3Insts", "(", "*", "STI", ")", ")", "return", "IsWave32", "?", "", ":", "", ";", "return", "IsWave32", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37613, "Length": 42, "Cover_Rate": 0.5753424657534246} {"Template_token": ["", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", ";", "return", "IsWave32", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getVGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37614, "Length": 19, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureGFX90AInsts", ")", ")", "return", "", ";", "bool", "IsWave32", "=", "EnableWavefrontSize32", "?", "*", "EnableWavefrontSize32", ":", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", ";"], "ground_truth": ["return", "IsWave32", "?", "", ":", "", ";"], "File": "AMDGPUBaseInfo1", "Func": "getVGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37615, "Length": 42, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "const", "VOPInfo", "*", "Info", "=", "getVOP1OpcodeHelper", "(", "Opc", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "IsSingle", ":", "false", ";"], "File": "AMDGPUBaseInfo1", "Func": "getVOP1IsSingle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37616, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "return", "Info", "?", "Info", "->", "IsSingle", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getVOP1IsSingle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37617, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "bool", "getVOP2IsSingle", "(", "unsigned", "Opc", ")", "{"], "ground_truth": ["const", "VOPInfo", "*", "Info", "=", "getVOP2OpcodeHelper", "(", "Opc", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getVOP2IsSingle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37618, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "const", "VOPInfo", "*", "Info", "=", "getVOP3OpcodeHelper", "(", "Opc", ")", ";", "return", "Info", "?", "Info", "->", "IsSingle", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getVOP3IsSingle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37620, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "unsigned", "Expcnt", "=", "getBitMask", "(", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";", "unsigned", "Lgkmcnt", "=", "getBitMask", "(", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";", "unsigned", "Waitcnt", "=", "VmcntLo", "|", "Expcnt", "|", "Lgkmcnt", ";", "if", "(", "Version", ".", "Major", "<", "", ")", "return", "Waitcnt", ";"], "ground_truth": ["unsigned", "VmcntHi", "=", "getBitMask", "(", "getVmcntBitShiftHi", "(", ")", ",", "getVmcntBitWidthHi", "(", ")", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getWaitcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37622, "Length": 65, "Cover_Rate": 0.6914893617021277} {"Template_token": ["", "unsigned", "Lgkmcnt", "=", "getBitMask", "(", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";", "unsigned", "Waitcnt", "=", "VmcntLo", "|", "Expcnt", "|", "Lgkmcnt", ";", "if", "(", "Version", ".", "Major", "<", "", ")", "return", "Waitcnt", ";"], "ground_truth": ["unsigned", "VmcntHi", "=", "getBitMask", "(", "getVmcntBitShiftHi", "(", ")", ",", "getVmcntBitWidthHi", "(", ")", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getWaitcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37623, "Length": 51, "Cover_Rate": 0.5425531914893617} {"Template_token": ["", "unsigned", "getWavesPerEUForWorkGroup", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "unsigned", "FlatWorkGroupSize", ")", "{"], "ground_truth": ["return", "divideCeil", "(", "getWavesPerWorkGroup", "(", "STI", ",", "FlatWorkGroupSize", ")", ",", "getEUsPerCU", "(", "STI", ")", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getWavesPerEUForWorkGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37624, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "unsigned", "getWavesPerWorkGroup", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "unsigned", "FlatWorkGroupSize", ")", "{"], "ground_truth": ["return", "divideCeil", "(", "FlatWorkGroupSize", ",", "getWavefrontSize", "(", "STI", ")", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "getWavesPerWorkGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37627, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "hasG16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37630, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "hasG16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37631, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasGFX10_3Insts", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUBaseInfo1", "Func": "hasGFX10_3Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37634, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "bool", "hasGFX10_3Insts", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUBaseInfo1", "Func": "hasGFX10_3Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37635, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "&&", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "hasMIMG_R128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37637, "Length": 21, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "static", "bool", "hasSMEMByteOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ")", "{"], "ground_truth": ["return", "isGCN3Encoding", "(", "ST", ")", "||", "isGFX10Plus", "(", "ST", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "hasSMEMByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37638, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "static", "bool", "hasSMEMByteOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ")", "{"], "ground_truth": ["return", "isGCN3Encoding", "(", "ST", ")", "||", "isGFX10Plus", "(", "ST", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "hasSMEMByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37639, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "static", "bool", "hasSMRDSignedImmOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ")", "{", "return", "isGFX9Plus", "(", "ST", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "hasSMRDSignedImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37640, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "hasSMRDSignedImmOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ")", "{"], "ground_truth": ["return", "isGFX9Plus", "(", "ST", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "hasSMRDSignedImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37641, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "Header", ".", "amd_machine_kind", "=", "", ";", "Header", ".", "amd_machine_version_major", "=", "Version", ".", "Major", ";", "Header", ".", "amd_machine_version_minor", "=", "Version", ".", "Minor", ";", "Header", ".", "amd_machine_version_stepping", "=", "Version", ".", "Stepping", ";", "Header", ".", "kernel_code_entry_byte_offset", "=", "sizeof", "(", "Header", ")", ";", "Header", ".", "wavefront_size", "=", "", ";", "Header", ".", "call_convention", "=", "-", "", ";", "Header", ".", "kernarg_segment_alignment", "=", "", ";", "Header", ".", "group_segment_alignment", "=", "", ";", "Header", ".", "private_segment_alignment", "=", "", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "{", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", ")", "{", "Header", ".", "wavefront_size", "=", "", ";", "Header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_WAVEFRONT_ZE32", ";", "}", "Header", ".", "compute_pgm_resource_registers", "|=", "S_00B848_WGP_MODE", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureCuMode", ")", "?", "", ":", "", ")", "|", "S_00B848_MEM_ORDERED", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37642, "Length": 134, "Cover_Rate": 0.7243243243243244} {"Template_token": ["", "bool", "isArgPassedInSGPR", "(", "const", "Argument", "*", "A", ")", "{", "const", "Function", "*", "F", "=", "A", "->", "getParent", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "true", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_GS", ":"], "ground_truth": ["case", "CallingConv", "::", "_PS", ":"], "File": "AMDGPUBaseInfo1", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37643, "Length": 79, "Cover_Rate": 0.5851851851851851} {"Template_token": ["", "case", "CallingConv", "::", "_Gfx", ":"], "ground_truth": ["return", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttr", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttr", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "ByVal", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37644, "Length": 44, "Cover_Rate": 0.32592592592592595} {"Template_token": ["", "return", "!", "isGraphics", "(", "cc", ")", "||", "cc", "==", "CallingConv", "::", "_CS", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isCompute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37645, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "bool", "isCompute", "(", "CallingConv", "::", "ID", "cc", ")", "{"], "ground_truth": ["return", "!", "isGraphics", "(", "cc", ")", "||", "cc", "==", "CallingConv", "::", "_CS", ";"], "File": "AMDGPUBaseInfo1", "Func": "isCompute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37646, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "int16_t", "Hi16", "=", "static_cast", "<", "int16_t", ">", "(", "Literal", ">>", "", ")", ";", "if", "(", "!", "(", "Literal", "&", "", ")", ")", "return", "true", ";"], "ground_truth": ["return", "Lo16", "==", "Hi16", ";"], "File": "AMDGPUBaseInfo1", "Func": "isFoldableLiteralV216", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37649, "Length": 30, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "bool", "isGFX10", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUBaseInfo1", "Func": "isGFX10", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37650, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "bool", "isGFX10", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUBaseInfo1", "Func": "isGFX10", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37651, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "bool", "isGFX10Plus", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "isGFX10", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isGFX10Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37652, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isGFX10", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isGFX10Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37653, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "bool", "isGFX10_AEncoding", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUBaseInfo1", "Func": "isGFX10_AEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37654, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isGFX10_AEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37655, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isGFX10_BEncoding", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUBaseInfo1", "Func": "isGFX10_BEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37656, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "bool", "isGFX90A", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUBaseInfo1", "Func": "isGFX90A", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37658, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "bool", "isGFX9Plus", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "isGFX9", "(", "STI", ")", "||", "isGFX10Plus", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isGFX9Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37660, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isGFX9Plus", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "isGFX9", "(", "STI", ")", "||", "isGFX10Plus", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "isGFX9Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37661, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "GV", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isGlobalSegment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37663, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "isShader", "(", "cc", ")", "||", "cc", "==", "CallingConv", "::", "_Gfx", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isGraphics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37665, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "bool", "isGroupSegment", "(", "const", "GlobalValue", "*", "GV", ")", "{"], "ground_truth": ["return", "GV", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ";"], "File": "AMDGPUBaseInfo1", "Func": "isGroupSegment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37667, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "bool", "isHsaAbiVersion2", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "if", "(", "Optional", "<", "uint8_t", ">", "HsaAbiVer", "=", "getHsaAbiVersion", "(", "STI", ")", ")", "return", "*", "HsaAbiVer", "==", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isHsaAbiVersion2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37668, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isHsaAbiVersion2", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{"], "ground_truth": ["if", "(", "Optional", "<", "uint8_t", ">", "HsaAbiVer", "=", "getHsaAbiVersion", "(", "STI", ")", ")", "return", "*", "HsaAbiVer", "==", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ";"], "File": "AMDGPUBaseInfo1", "Func": "isHsaAbiVersion2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37669, "Length": 30, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "bool", "isHsaAbiVersion3", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "if", "(", "Optional", "<", "uint8_t", ">", "HsaAbiVer", "=", "getHsaAbiVersion", "(", "STI", ")", ")", "return", "*", "HsaAbiVer", "==", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isHsaAbiVersion3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37670, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isHsaAbiVersion3Or4", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "return", "isHsaAbiVersion3", "(", "STI", ")", "||", "isHsaAbiVersion4", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isHsaAbiVersion3Or4", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37671, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Optional", "<", "uint8_t", ">", "HsaAbiVer", "=", "getHsaAbiVersion", "(", "STI", ")", ")", "return", "*", "HsaAbiVer", "==", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V4", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isHsaAbiVersion4", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37673, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "if", "(", "Optional", "<", "uint8_t", ">", "HsaAbiVer", "=", "getHsaAbiVersion", "(", "STI", ")", ")", "return", "*", "HsaAbiVer", "==", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V4", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isHsaAbiVersion4", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37674, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "bool", "isInlinableIntLiteralV216", "(", "int32_t", "Literal", ")", "{", "int16_t", "Lo16", "=", "static_cast", "<", "int16_t", ">", "(", "Literal", ")", ";", "if", "(", "isInt", "<", "", ">", "(", "Literal", ")", "||", "isUInt", "<", "", ">", "(", "Literal", ")", ")", "return", "isInlinableIntLiteral", "(", "Lo16", ")", ";"], "ground_truth": ["int16_t", "Hi16", "=", "static_cast", "<", "int16_t", ">", "(", "Literal", ">>", "", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "isInlinableIntLiteralV216", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37675, "Length": 55, "Cover_Rate": 0.6790123456790124} {"Template_token": ["", "if", "(", "isInlinableIntLiteral", "(", "Literal", ")", ")", "return", "true", ";", "uint16_t", "Val", "=", "static_cast", "<", "uint16_t", ">", "(", "Literal", ")", ";", "return", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isInlinableLiteral16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37676, "Length": 59, "Cover_Rate": 0.7662337662337663} {"Template_token": ["", "bool", "isInlinableLiteral16", "(", "int16_t", "Literal", ",", "bool", "HasInv2Pi", ")", "{", "if", "(", "!", "HasInv2Pi", ")", "return", "false", ";"], "ground_truth": ["if", "(", "isInlinableIntLiteral", "(", "Literal", ")", ")", "return", "true", ";"], "File": "AMDGPUBaseInfo1", "Func": "isInlinableLiteral16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37677, "Length": 28, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "uint32_t", "Val", "=", "static_cast", "<", "uint32_t", ">", "(", "Literal", ")", ";", "return", "(", "Val", "==", "FloatToBits", "(", "", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "", ")", ")", "||", "(", "Val", "==", "FloatToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "", "&&", "HasInv2Pi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isInlinableLiteral32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37678, "Length": 106, "Cover_Rate": 0.8412698412698413} {"Template_token": ["", "if", "(", "isInlinableIntLiteral", "(", "Literal", ")", ")", "return", "true", ";", "uint64_t", "Val", "=", "static_cast", "<", "uint64_t", ">", "(", "Literal", ")", ";"], "ground_truth": ["return", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "", "&&", "HasInv2Pi", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "isInlinableLiteral64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37679, "Length": 115, "Cover_Rate": 0.9126984126984127} {"Template_token": ["", "return", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "", "&&", "HasInv2Pi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isInlinableLiteral64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37680, "Length": 95, "Cover_Rate": 0.753968253968254} {"Template_token": ["", "if", "(", "!", "(", "Literal", "&", "", ")", ")", "return", "", "(", "Literal", ">>", "", ",", "HasInv2Pi", ")", ";", "int16_t", "Lo16", "=", "static_cast", "<", "int16_t", ">", "(", "Literal", ")", ";", "int16_t", "Hi16", "=", "static_cast", "<", "int16_t", ">", "(", "Literal", ">>", "", ")", ";", "return", "Lo16", "==", "Hi16", "&&", "isInlinableLiteral16", "(", "Lo16", ",", "HasInv2Pi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isInlinableLiteralV216", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37681, "Length": 56, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "assert", "(", "HasInv2Pi", ")", ";", "if", "(", "isInt", "<", "", ">", "(", "Literal", ")", "||", "isUInt", "<", "", ">", "(", "Literal", ")", ")", "{"], "ground_truth": ["int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Literal", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "isInlinableLiteralV216", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37682, "Length": 35, "Cover_Rate": 0.30701754385964913} {"Template_token": ["", "bool", "isLegalSMRDEncodedSignedOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "EncodedOffset", ",", "bool", "IsBuffer", ")", "{", "return", "!", "IsBuffer", "&&", "hasSMRDSignedImmOffset", "(", "ST", ")", "&&", "isInt", "<", "", ">", "(", "EncodedOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isLegalSMRDEncodedSignedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37684, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "return", "hasSMEMByteOffset", "(", "ST", ")", "?", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ":", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isLegalSMRDEncodedUnsignedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37685, "Length": 23, "Cover_Rate": 0.6571428571428571} {"Template_token": ["", "bool", "isLegalSMRDEncodedUnsignedOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "EncodedOffset", ")", "{"], "ground_truth": ["return", "hasSMEMByteOffset", "(", "ST", ")", "?", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ":", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "isLegalSMRDEncodedUnsignedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37686, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "bool", "isModuleEntryFunctionCC", "(", "CallingConv", "::", "ID", "CC", ")", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "_Gfx", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUBaseInfo1", "Func": "isModuleEntryFunctionCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37687, "Length": 24, "Cover_Rate": 0.75} {"Template_token": ["", "return", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isReadOnlySegment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37688, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "bool", "isReadOnlySegment", "(", "const", "GlobalValue", "*", "GV", ")", "{", "unsigned", "AS", "=", "GV", "->", "getAddressSpace", "(", ")", ";", "return", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isReadOnlySegment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37689, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCRegisterClass", "SGPRClass", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "const", "unsigned", "FirstSubReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "return", "SGPRClass", ".", "contains", "(", "FirstSubReg", "!=", "", "?", "FirstSubReg", ":", "Reg", ")", "||", "Reg", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37690, "Length": 43, "Cover_Rate": 0.7049180327868853} {"Template_token": ["", "bool", "isSGPR", "(", "unsigned", "Reg", ",", "const", "MCRegisterInfo", "*", "TRI", ")", "{", "const", "MCRegisterClass", "SGPRClass", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "const", "unsigned", "FirstSubReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "return", "SGPRClass", ".", "contains", "(", "FirstSubReg", "!=", "", "?", "FirstSubReg", ":", "Reg", ")", "||", "Reg", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37691, "Length": 55, "Cover_Rate": 0.9016393442622951} {"Template_token": ["", "return", "(", "Id", "!=", "ET_POS4", "&&", "Id", "!=", "ET_PRIM", ")", "||", "isGFX10Plus", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isSupportedTgtId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37693, "Length": 17, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "decodeDfmtNfmt", "(", "Id", ",", "Dfmt", ",", "Nfmt", ")", ";"], "ground_truth": ["return", "isValidNfmt", "(", "Nfmt", ",", "STI", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "isValidDfmtNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37694, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "bool", "isValidHwreg", "(", "int64_t", "Id", ")", "{"], "ground_truth": ["return", "", "<=", "Id", "&&", "isUInt", "<", "ID_WIDTH_", ">", "(", "Id", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "isValidHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37697, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "bool", "isValidHwreg", "(", "int64_t", "Id", ")", "{"], "ground_truth": ["return", "", "<=", "Id", "&&", "isUInt", "<", "ID_WIDTH_", ">", "(", "Id", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "isValidHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37698, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "bool", "isValidHwregOffset", "(", "int64_t", "Offset", ")", "{"], "ground_truth": ["return", "", "<=", "Offset", "&&", "isUInt", "<", "OFFSET_WIDTH_", ">", "(", "Offset", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "isValidHwregOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37699, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "", "<=", "(", "Width", "-", "", ")", "&&", "isUInt", "<", "WIDTH_M1_WIDTH_", ">", "(", "Width", "-", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isValidHwregWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37701, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "return", "", "<=", "(", "Width", "-", "", ")", "&&", "isUInt", "<", "WIDTH_M1_WIDTH_", ">", "(", "Width", "-", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isValidHwregWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37702, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "return", "isGFX9", "(", "STI", ")", ";", "case", "ID_GET_DDID", ":", "return", "isGFX10Plus", "(", "STI", ")", ";", "default", ":", "return", "", "<=", "MsgId", "&&", "MsgId", "<", "ID_GAPS_LAST_", "&&", "IdSymbolic", "[", "MsgId", "]", ";", "}", "}", "else", "{", "return", "", "<=", "MsgId", "&&", "isUInt", "<", "ID_WIDTH_", ">", "(", "MsgId", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isValidMsgId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37703, "Length": 49, "Cover_Rate": 0.4336283185840708} {"Template_token": ["", "bool", "isValidMsgOp", "(", "int64_t", "MsgId", ",", "int64_t", "OpId", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "Strict", ")", "{", "assert", "(", "isValidMsgId", "(", "MsgId", ",", "STI", ",", "Strict", ")", ")", ";", "if", "(", "!", "Strict", ")", "return", "", "<=", "OpId", "&&", "isUInt", "<", "OP_WIDTH_", ">", "(", "OpId", ")", ";", "switch", "(", "MsgId", ")", "{", "case", "ID_GS", ":", "return", "(", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ")", "&&", "OpId", "!=", "OP_GS_NOP", ";", "case", "ID_GS_DONE", ":", "return", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ";"], "ground_truth": ["case", "ID_SYSMSG", ":"], "File": "AMDGPUBaseInfo1", "Func": "isValidMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37704, "Length": 86, "Cover_Rate": 0.8269230769230769} {"Template_token": ["", "return", "(", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ")", "&&", "OpId", "!=", "OP_GS_NOP", ";", "case", "ID_GS_DONE", ":", "return", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ";", "case", "ID_SYSMSG", ":", "return", "OP_SYS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_SYS_LAST_", ";", "default", ":"], "ground_truth": ["return", "OpId", "==", "OP_NONE_", ";"], "File": "AMDGPUBaseInfo1", "Func": "isValidMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37705, "Length": 46, "Cover_Rate": 0.4423076923076923} {"Template_token": ["", "return", "!", "getNfmtName", "(", "Id", ",", "STI", ")", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isValidNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37706, "Length": 14, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isValidUnifiedFormat", "(", "unsigned", "Id", ")", "{", "return", "Id", "<=", "UFMT_LAST", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "isValidUnifiedFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37709, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "MsgId", "==", "ID_GS", "||", "MsgId", "==", "ID_GS_DONE", "||", "MsgId", "==", "ID_SYSMSG", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "msgRequiresOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37711, "Length": 14, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "msgSupportsStream", "(", "int64_t", "MsgId", ",", "int64_t", "OpId", ")", "{"], "ground_truth": ["return", "(", "MsgId", "==", "ID_GS", "||", "MsgId", "==", "ID_GS_DONE", ")", "&&", "OpId", "!=", "OP_GS_NOP", ";"], "File": "AMDGPUBaseInfo1", "Func": "msgSupportsStream", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37713, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "for", "(", "const", "std", "::", "string", "&", "Feature", ":", "Features", ".", "getFeatures", "(", ")", ")", "{", "if", "(", "Feature", "==", "", ")", "XnackRequested", "=", "true", ";", "else", "if", "(", "Feature", "==", "", ")", "XnackRequested", "=", "false", ";", "else", "if", "(", "Feature", "==", "", ")", "SramEccRequested", "=", "true", ";", "else", "if", "(", "Feature", "==", "", ")", "SramEccRequested", "=", "false", ";", "}", "bool", "XnackSupported", "=", "isXnackSupported", "(", ")", ";", "bool", "SramEccSupported", "=", "isSramEccSupported", "(", ")", ";", "if", "(", "XnackRequested", ")", "{", "if", "(", "XnackSupported", ")", "{", "XnackSetting", "=", "*", "XnackRequested", "?", "TargetIDSetting", "::", "On", ":", "TargetIDSetting", "::", "Off", ";", "}", "else", "{", "if", "(", "*", "XnackRequested", ")", "{", "errs", "(", ")", "<<", "", "", ";", "}", "else", "{", "errs", "(", ")", "<<", "", "", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "setTargetIDFromFeaturesString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37714, "Length": 126, "Cover_Rate": 0.6116504854368932} {"Template_token": ["", "if", "(", "XnackSupported", ")", "{", "XnackSetting", "=", "*", "XnackRequested", "?", "TargetIDSetting", "::", "On", ":", "TargetIDSetting", "::", "Off", ";", "}", "else", "{", "if", "(", "*", "XnackRequested", ")", "{", "errs", "(", ")", "<<", "", "", ";", "}", "else", "{", "errs", "(", ")", "<<", "", "", ";", "}", "}", "}", "if", "(", "SramEccRequested", ")", "{", "if", "(", "SramEccSupported", ")", "{", "SramEccSetting", "=", "*", "SramEccRequested", "?", "TargetIDSetting", "::", "On", ":", "TargetIDSetting", "::", "Off", ";", "}", "else", "{"], "ground_truth": ["if", "(", "*", "SramEccRequested", ")", "{"], "File": "AMDGPUBaseInfo1", "Func": "setTargetIDFromFeaturesString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37715, "Length": 79, "Cover_Rate": 0.38349514563106796} {"Template_token": ["", "SmallVector", "<", "StringRef", ",", "", ">", "TargetIDSplit", ";", "TargetID", ".", "split", "(", "TargetIDSplit", ",", "':'", ")", ";", "for", "(", "const", "auto", "&", "FeatureString", ":", "TargetIDSplit", ")", "{", "if", "(", "FeatureString", ".", "startswith", "(", "", ")", ")", "XnackSetting", "=", "getTargetIDSettingFromFeatureString", "(", "FeatureString", ")", ";"], "ground_truth": ["if", "(", "FeatureString", ".", "startswith", "(", "", ")", ")", "SramEccSetting", "=", "getTargetIDSettingFromFeatureString", "(", "FeatureString", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "setTargetIDFromTargetIDStream", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37716, "Length": 59, "Cover_Rate": 0.8428571428571429} {"Template_token": ["", "void", "TargetID", "::", "setTargetIDFromTargetIDStream", "(", "StringRef", "TargetID", ")", "{", "SmallVector", "<", "StringRef", ",", "", ">", "TargetIDSplit", ";"], "ground_truth": ["TargetID", ".", "split", "(", "TargetIDSplit", ",", "':'", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "setTargetIDFromTargetIDStream", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37717, "Length": 26, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "}", "StringRef", "DenormAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "DenormAttr", ".", "empty", "(", ")", ")", "{", "DenormalMode", "DenormMode", "=", "parseDenormalFPAttribute", "(", "DenormAttr", ")", ";", "if", "(", "DenormF32Attr", ".", "empty", "(", ")", ")", "{", "FP32InputDenormals", "=", "DenormMode", ".", "Input", "==", "DenormalMode", "::", "IEEE", ";", "FP32OutputDenormals", "=", "DenormMode", ".", "Output", "==", "DenormalMode", "::", "IEEE", ";", "}", "FP64FP16InputDenormals", "=", "DenormMode", ".", "Input", "==", "DenormalMode", "::", "IEEE", ";", "FP64FP16OutputDenormals", "=", "DenormMode", ".", "Output", "==", "DenormalMode", "::", "IEEE", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37720, "Length": 85, "Cover_Rate": 0.391705069124424} {"Template_token": ["", "", "(", "const", "Function", "&", "F", ")", "{", "*", "this", "=", "getDefaultForCallingConv", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "StringRef", "IEEEAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "IEEEAttr", ".", "empty", "(", ")", ")", "IEEE", "=", "IEEEAttr", "==", "", ";", "StringRef", "DX10ClampAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "DX10ClampAttr", ".", "empty", "(", ")", ")", "DX10Clamp", "=", "DX10ClampAttr", "==", "", ";", "StringRef", "DenormF32Attr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "DenormF32Attr", ".", "empty", "(", ")", ")", "{", "DenormalMode", "DenormMode", "=", "parseDenormalFPAttribute", "(", "DenormF32Attr", ")", ";", "FP32InputDenormals", "=", "DenormMode", ".", "Input", "==", "DenormalMode", "::", "IEEE", ";", "FP32OutputDenormals", "=", "DenormMode", ".", "Output", "==", "DenormalMode", "::", "IEEE", ";", "}", "StringRef", "DenormAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "DenormAttr", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["DenormalMode", "DenormMode", "=", "parseDenormalFPAttribute", "(", "DenormAttr", ")", ";"], "File": "AMDGPUBaseInfo1", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37721, "Length": 163, "Cover_Rate": 0.7511520737327189} {"Template_token": ["", "if", "(", "Imm", "<=", "MaxImm", "+", "", ")", "{", "Overflow", "=", "Imm", "-", "MaxImm", ";", "Imm", "=", "MaxImm", ";", "}", "else", "{", "uint32_t", "High", "=", "(", "Imm", "+", "Alignment", ".", "value", "(", ")", ")", "&", "~", "", ";", "uint32_t", "Low", "=", "(", "Imm", "+", "Alignment", ".", "value", "(", ")", ")", "&", "", ";", "Imm", "=", "Low", ";", "Overflow", "=", "High", "-", "Alignment", ".", "value", "(", ")", ";", "}", "}", "if", "(", "Overflow", ">", "", "&&", "Subtarget", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", ")", "return", "false", ";", "ImmOffset", "=", "Imm", ";"], "ground_truth": ["SOffset", "=", "Overflow", ";"], "File": "AMDGPUBaseInfo1", "Func": "splitMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37722, "Length": 96, "Cover_Rate": 0.64} {"Template_token": ["", "bool", "splitMUBUFOffset", "(", "uint32_t", "Imm", ",", "uint32_t", "&", "SOffset", ",", "uint32_t", "&", "ImmOffset", ",", "const", "GCNSubtarget", "*", "Subtarget", ",", "Align", "Alignment", ")", "{", "const", "uint32_t", "MaxImm", "=", "alignDown", "(", "", ",", "Alignment", ".", "value", "(", ")", ")", ";", "uint32_t", "Overflow", "=", "", ";", "if", "(", "Imm", ">", "MaxImm", ")", "{", "if", "(", "Imm", "<=", "MaxImm", "+", "", ")", "{", "Overflow", "=", "Imm", "-", "MaxImm", ";", "Imm", "=", "MaxImm", ";", "}", "else", "{", "uint32_t", "High", "=", "(", "Imm", "+", "Alignment", ".", "value", "(", ")", ")", "&", "~", "", ";", "uint32_t", "Low", "=", "(", "Imm", "+", "Alignment", ".", "value", "(", ")", ")", "&", "", ";", "Imm", "=", "Low", ";", "Overflow", "=", "High", "-", "Alignment", ".", "value", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "splitMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37723, "Length": 119, "Cover_Rate": 0.7933333333333333} {"Template_token": ["", "std", "::", "string", "Processor", "=", "", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "Processor", "=", "STI", ".", "getCPU", "(", ")", ".", "str", "(", ")", ";", "else", "Processor", "=", "(", "Twine", "(", "", ")", "+", "Twine", "(", "Version", ".", "Major", ")", "+", "Twine", "(", "Version", ".", "Minor", ")", "+", "Twine", "(", "Version", ".", "Stepping", ")", ")", ".", "str", "(", ")", ";", "std", "::", "string", "Features", "=", "", ";", "if", "(", "Optional", "<", "uint8_t", ">", "HsaAbiVersion", "=", "getHsaAbiVersion", "(", "&", "STI", ")", ")", "{", "switch", "(", "*", "HsaAbiVersion", ")", "{", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ":", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "!", "isXnackOnOrAny", "(", ")", ")", "report_fatal_error", "(", "", "+", "Twine", "(", "Processor", ")", "+", "", ")", ";", "}", "else", "if", "(", "Processor", "==", "", ")", "{"], "ground_truth": ["}", "else", "if", "(", "Processor", "==", "", ")", "{"], "File": "AMDGPUBaseInfo1", "Func": "toString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37724, "Length": 220, "Cover_Rate": 0.3873239436619718} {"Template_token": ["", "Waitcnt", "(", "unsigned", "VmCnt", ",", "unsigned", "ExpCnt", ",", "unsigned", "LgkmCnt", ")", ":", "VmCnt", "(", "VmCnt", ")", ",", "ExpCnt", "(", "ExpCnt", ")", ",", "LgkmCnt", "(", "LgkmCnt", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "Waitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37725, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "Waitcnt", "(", "unsigned", "VmCnt", ",", "unsigned", "ExpCnt", ",", "unsigned", "LgkmCnt", ")", ":", "VmCnt", "(", "VmCnt", ")", ",", "ExpCnt", "(", "ExpCnt", ")", ",", "LgkmCnt", "(", "LgkmCnt", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "Waitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37726, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "switch", "(", "OpInfo", ".", "OperandType", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo20", "Func": "getOperandSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37727, "Length": 52, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["if", "(", "!", "Features", ".", "test", "(", "FeatureGCN", ")", "||", "Features", ".", "test", "(", "FeatureSouthernIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "File": "AMDGPUBaseInfo22", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37728, "Length": 80, "Cover_Rate": 0.3292181069958848} {"Template_token": ["", "AS", "getAS", "(", "Triple", "T", ")", "{"], "ground_truth": ["AS", "AS", ";"], "File": "AMDGPUBaseInfo23", "Func": "getAMDGPUAS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37731, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "AS", ".", "PRIVATE_ADDRESS", "=", "", ";", "AS", ".", "REGION_ADDRESS", "=", "", ";", "return", "AS", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo23", "Func": "getAMDGPUAS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37732, "Length": 16, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureVolcanicIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_4", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_6", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureGFX9", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "!", "Features", ".", "test", "(", "FeatureGCN", ")", "||", "Features", ".", "test", "(", "FeatureSouthernIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo23", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37733, "Length": 198, "Cover_Rate": 0.5365853658536586} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion6_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_4", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureSeaIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureVolcanicIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_4", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_6", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureGFX9", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "!", "Features", ".", "test", "(", "FeatureGCN", ")", "||", "Features", ".", "test", "(", "FeatureSouthernIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo23", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37734, "Length": 342, "Cover_Rate": 0.926829268292683} {"Template_token": ["", "assert", "(", "OrigChannels", "==", "", "||", "OrigChannels", "==", "", "||", "OrigChannels", "==", "", ")", ";", "if", "(", "NewChannels", "==", "OrigChannels", ")", "return", "Opc", ";", "if", "(", "OrigChannels", "<=", "", "&&", "NewChannels", "<=", "", ")", "{", "return", "(", "OrigChannels", "==", "", ")", "?", "", "(", "Opc", ")", ":", "", "(", "Opc", ")", ";", "}", "else", "if", "(", "OrigChannels", ">=", "", "&&", "NewChannels", ">=", "", ")", "{", "return", "(", "OrigChannels", "==", "", ")", "?", "", "(", "Opc", ")", ":", "", "(", "Opc", ")", ";", "}", "else", "{", "return", "-", "", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo23", "Func": "getMaskedMIMGAtomicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37735, "Length": 91, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "unsigned", "AddressableNumSGPRs", "=", "getAddressableNumSGPRs", "(", "Features", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", "&&", "!", "Addressable", ")", "AddressableNumSGPRs", "=", "", ";", "unsigned", "MaxNumSGPRs", "=", "getTotalNumSGPRs", "(", "Features", ")", "/", "WavesPerEU", ";"], "ground_truth": ["if", "(", "Features", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MaxNumSGPRs", "-=", "std", "::", "min", "(", "MaxNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";"], "File": "AMDGPUBaseInfo23", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37736, "Length": 56, "Cover_Rate": 0.5137614678899083} {"Template_token": ["", "if", "(", "WavesPerEU", ">=", "getMaxWavesPerEU", "(", "Features", ")", ")", "return", "", ";", "unsigned", "MinNumSGPRs", "=", "getTotalNumSGPRs", "(", "Features", ")", "/", "(", "WavesPerEU", "+", "", ")", ";", "if", "(", "Features", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MinNumSGPRs", "-=", "std", "::", "min", "(", "MinNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MinNumSGPRs", "=", "alignDown", "(", "MinNumSGPRs", ",", "getSGPRAllocGranule", "(", "Features", ")", ")", "+", "", ";", "return", "std", "::", "min", "(", "MinNumSGPRs", ",", "getAddressableNumSGPRs", "(", "Features", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo23", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37737, "Length": 77, "Cover_Rate": 0.8020833333333334} {"Template_token": ["", "Header", ".", "amd_machine_version_stepping", "=", "ISA", ".", "Stepping", ";", "Header", ".", "kernel_code_entry_byte_offset", "=", "sizeof", "(", "Header", ")", ";", "Header", ".", "wavefront_size", "=", "", ";", "Header", ".", "call_convention", "=", "-", "", ";", "Header", ".", "kernarg_segment_alignment", "=", "", ";", "Header", ".", "group_segment_alignment", "=", "", ";"], "ground_truth": ["Header", ".", "private_segment_alignment", "=", "", ";"], "File": "AMDGPUBaseInfo23", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37738, "Length": 48, "Cover_Rate": 0.39669421487603307} {"Template_token": ["", "IsaInfo", "::", "IsaVersion", "ISA", "=", "IsaInfo", "::", "getIsaVersion", "(", "Features", ")", ";", "memset", "(", "&", "Header", ",", "", ",", "sizeof", "(", "Header", ")", ")", ";", "Header", ".", "amd_kernel_code_version_major", "=", "", ";", "Header", ".", "amd_kernel_code_version_minor", "=", "", ";", "Header", ".", "amd_machine_kind", "=", "", ";", "Header", ".", "amd_machine_version_major", "=", "ISA", ".", "Major", ";", "Header", ".", "amd_machine_version_minor", "=", "ISA", ".", "Minor", ";", "Header", ".", "amd_machine_version_stepping", "=", "ISA", ".", "Stepping", ";", "Header", ".", "kernel_code_entry_byte_offset", "=", "sizeof", "(", "Header", ")", ";", "Header", ".", "wavefront_size", "=", "", ";", "Header", ".", "call_convention", "=", "-", "", ";"], "ground_truth": ["Header", ".", "kernarg_segment_alignment", "=", "", ";"], "File": "AMDGPUBaseInfo23", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37739, "Length": 95, "Cover_Rate": 0.7851239669421488} {"Template_token": ["", "bool", "isIntrinsicSourceOfDivergence", "(", "unsigned", "IntrID", ")", "{"], "ground_truth": ["return", "lookupSourceOfDivergenceByIntr", "(", "IntrID", ")", ";"], "File": "AMDGPUBaseInfo23", "Func": "isIntrinsicSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37740, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "lookupSourceOfDivergenceByIntr", "(", "IntrID", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo23", "Func": "isIntrinsicSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37741, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "IsaVersion", "getIsaVersion", "(", "const", "FeatureBitset", "&", "Features", ")", "{", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "File": "AMDGPUBaseInfo24", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37742, "Length": 63, "Cover_Rate": 0.5779816513761468} {"Template_token": ["", "switch", "(", "OpInfo", ".", "OperandType", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUBaseInfo24", "Func": "getOperandSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37743, "Length": 73, "Cover_Rate": 0.4269005847953216} {"Template_token": ["", "unsigned", "decodeExpcnt", "(", "IsaVersion", "Version", ",", "unsigned", "Waitcnt", ")", "{"], "ground_truth": ["return", "unpackBits", "(", "Waitcnt", ",", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";"], "File": "AMDGPUBaseInfo26", "Func": "decodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37746, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "unsigned", "decodeExpcnt", "(", "IsaVersion", "Version", ",", "unsigned", "Waitcnt", ")", "{"], "ground_truth": ["return", "unpackBits", "(", "Waitcnt", ",", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";"], "File": "AMDGPUBaseInfo26", "Func": "decodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37747, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "return", "unpackBits", "(", "Waitcnt", ",", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "decodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37748, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "decodeLgkmcnt", "(", "IsaVersion", "Version", ",", "unsigned", "Waitcnt", ")", "{", "return", "unpackBits", "(", "Waitcnt", ",", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "decodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37749, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "return", "unpackBits", "(", "Waitcnt", ",", "getVmcntBitShift", "(", ")", ",", "getVmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "decodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37751, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "Vmcnt", "=", "decodeVmcnt", "(", "Version", ",", "Waitcnt", ")", ";", "Expcnt", "=", "decodeExpcnt", "(", "Version", ",", "Waitcnt", ")", ";"], "ground_truth": ["Lgkmcnt", "=", "decodeLgkmcnt", "(", "Version", ",", "Waitcnt", ")", ";"], "File": "AMDGPUBaseInfo26", "Func": "decodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37752, "Length": 27, "Cover_Rate": 0.54} {"Template_token": ["", "void", "decodeWaitcnt", "(", "IsaVersion", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "&", "Vmcnt", ",", "unsigned", "&", "Expcnt", ",", "unsigned", "&", "Lgkmcnt", ")", "{"], "ground_truth": ["Vmcnt", "=", "decodeVmcnt", "(", "Version", ",", "Waitcnt", ")", ";"], "File": "AMDGPUBaseInfo26", "Func": "decodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37753, "Length": 31, "Cover_Rate": 0.62} {"Template_token": ["", "unsigned", "encodeExpcnt", "(", "IsaVersion", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "Expcnt", ")", "{"], "ground_truth": ["return", "packBits", "(", "Expcnt", ",", "Waitcnt", ",", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";"], "File": "AMDGPUBaseInfo26", "Func": "encodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37754, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "unsigned", "encodeLgkmcnt", "(", "IsaVersion", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "Lgkmcnt", ")", "{"], "ground_truth": ["return", "packBits", "(", "Lgkmcnt", ",", "Waitcnt", ",", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";"], "File": "AMDGPUBaseInfo26", "Func": "encodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37757, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "return", "packBits", "(", "Vmcnt", ",", "Waitcnt", ",", "getVmcntBitShift", "(", ")", ",", "getVmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "encodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37758, "Length": 17, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "unsigned", "encodeVmcnt", "(", "IsaVersion", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "Vmcnt", ")", "{"], "ground_truth": ["return", "packBits", "(", "Vmcnt", ",", "Waitcnt", ",", "getVmcntBitShift", "(", ")", ",", "getVmcntBitWidth", "(", ")", ")", ";"], "File": "AMDGPUBaseInfo26", "Func": "encodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37759, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "Waitcnt", "=", "encodeExpcnt", "(", "Version", ",", "Waitcnt", ",", "Expcnt", ")", ";", "Waitcnt", "=", "encodeLgkmcnt", "(", "Version", ",", "Waitcnt", ",", "Lgkmcnt", ")", ";", "return", "Waitcnt", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "encodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37760, "Length": 26, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "unsigned", "Waitcnt", "=", "getWaitcntBitMask", "(", "Version", ")", ";", "Waitcnt", "=", "encodeVmcnt", "(", "Version", ",", "Waitcnt", ",", "Vmcnt", ")", ";", "Waitcnt", "=", "encodeExpcnt", "(", "Version", ",", "Waitcnt", ",", "Expcnt", ")", ";", "Waitcnt", "=", "encodeLgkmcnt", "(", "Version", ",", "Waitcnt", ",", "Lgkmcnt", ")", ";"], "ground_truth": ["return", "Waitcnt", ";"], "File": "AMDGPUBaseInfo26", "Func": "encodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37761, "Length": 44, "Cover_Rate": 0.7213114754098361} {"Template_token": ["", "ModeRegisterDefaults", "Mode", ";", "Mode", ".", "DX10Clamp", "=", "true", ";"], "ground_truth": ["Mode", ".", "IEEE", "=", "", "(", "CC", ")", ";"], "File": "AMDGPUBaseInfo26", "Func": "getDefaultForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37762, "Length": 18, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "if", "(", "Strs", ".", "first", ".", "trim", "(", ")", ".", "getAsInteger", "(", "", ",", "Ints", ".", "first", ")", ")", "{", "Ctx", ".", "emitError", "(", "", "+", "Name", ")", ";", "return", "Default", ";", "}", "if", "(", "Strs", ".", "second", ".", "trim", "(", ")", ".", "getAsInteger", "(", "", ",", "Ints", ".", "second", ")", ")", "{", "if", "(", "!", "OnlyFirstRequired", "||", "Strs", ".", "second", ".", "trim", "(", ")", ".", "size", "(", ")", ")", "{", "Ctx", ".", "emitError", "(", "", "+", "Name", ")", ";", "return", "Default", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "getIntegerPairAttribute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37765, "Length": 85, "Cover_Rate": 0.45698924731182794} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_4", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "File": "AMDGPUBaseInfo26", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37766, "Length": 108, "Cover_Rate": 0.5966850828729282} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_4", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37767, "Length": 118, "Cover_Rate": 0.6519337016574586} {"Template_token": ["", "return", "(", "", "<<", "getLgkmcntBitWidth", "(", ")", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "getLgkmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37768, "Length": 12, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "unsigned", "getLgkmcntBitMask", "(", "IsaVersion", "Version", ")", "{", "return", "(", "", "<<", "getLgkmcntBitWidth", "(", ")", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "getLgkmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37769, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo26", "Func": "getOperandSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37770, "Length": 42, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "unsigned", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";"], "ground_truth": ["return", "getRegBitWidth", "(", "MRI", "->", "getRegClass", "(", "RCID", ")", ")", "/", "", ";"], "File": "AMDGPUBaseInfo26", "Func": "getRegOperandSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37772, "Length": 25, "Cover_Rate": 0.4807692307692308} {"Template_token": ["", "unsigned", "getVmcntBitMask", "(", "IsaVersion", "Version", ")", "{", "return", "(", "", "<<", "getVmcntBitWidth", "(", ")", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "getVmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37773, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getVmcntBitMask", "(", "IsaVersion", "Version", ")", "{", "return", "(", "", "<<", "getVmcntBitWidth", "(", ")", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "getVmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37774, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getVmcntBitShift", "(", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo26", "Func": "getVmcntBitShift", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37775, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "unsigned", "getVmcntBitWidth", "(", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo26", "Func": "getVmcntBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37777, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "unsigned", "Lgkmcnt", "=", "getBitMask", "(", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["return", "Vmcnt", "|", "Expcnt", "|", "Lgkmcnt", ";"], "File": "AMDGPUBaseInfo26", "Func": "getWaitcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37779, "Length": 21, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "IsaVersion", "ISA", "=", "getIsaVersion", "(", "Features", ")", ";", "memset", "(", "&", "Header", ",", "", ",", "sizeof", "(", "Header", ")", ")", ";", "Header", ".", "amd_kernel_code_version_major", "=", "", ";", "Header", ".", "amd_kernel_code_version_minor", "=", "", ";", "Header", ".", "amd_machine_kind", "=", "", ";"], "ground_truth": ["Header", ".", "amd_machine_version_major", "=", "ISA", ".", "Major", ";"], "File": "AMDGPUBaseInfo26", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37780, "Length": 47, "Cover_Rate": 0.4017094017094017} {"Template_token": ["", "Header", ".", "amd_machine_version_stepping", "=", "ISA", ".", "Stepping", ";", "Header", ".", "kernel_code_entry_byte_offset", "=", "sizeof", "(", "Header", ")", ";", "Header", ".", "wavefront_size", "=", "", ";", "Header", ".", "call_convention", "=", "-", "", ";", "Header", ".", "kernarg_segment_alignment", "=", "", ";"], "ground_truth": ["Header", ".", "group_segment_alignment", "=", "", ";"], "File": "AMDGPUBaseInfo26", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37781, "Length": 42, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "bool", "isSrcFPOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{", "assert", "(", "OpNo", "<=", "Desc", ".", "NumOperands", ")", ";", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";", "switch", "(", "OpType", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUBaseInfo26", "Func": "isSISrcFPOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37782, "Length": 64, "Cover_Rate": 0.8205128205128205} {"Template_token": ["", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";", "return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "isSISrcInlinableOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37783, "Length": 22, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "bool", "isSrcInlinableOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{", "assert", "(", "OpNo", "<=", "Desc", ".", "NumOperands", ")", ";", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";"], "ground_truth": ["return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "File": "AMDGPUBaseInfo26", "Func": "isSISrcInlinableOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37784, "Length": 42, "Cover_Rate": 0.8936170212765957} {"Template_token": ["", "bool", "isSrcOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{", "assert", "(", "OpNo", "<=", "Desc", ".", "NumOperands", ")", ";", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";"], "ground_truth": ["return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "File": "AMDGPUBaseInfo26", "Func": "isSISrcOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37785, "Length": 42, "Cover_Rate": 0.8936170212765957} {"Template_token": ["", "ModeRegisterDefaults", "(", ")", ":", "IEEE", "(", "true", ")", ",", "DX10Clamp", "(", "true", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37786, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureVolcanicIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureGFX9", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["if", "(", "!", "Features", ".", "test", "(", "FeatureGCN", ")", "||", "Features", ".", "test", "(", "FeatureSouthernIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "File": "AMDGPUBaseInfo28", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37788, "Length": 170, "Cover_Rate": 0.5105105105105106} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUBaseInfo28", "Func": "isIntrinsicSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37789, "Length": 84, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureSupportsSRAMECC", ")", ")", "SramEccSetting", "=", "TargetIDSetting", "::", "Unsupported", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo29", "Func": "AMDGPUTargetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37791, "Length": 21, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "Optional", "<", "uint8_t", ">", "getHsaAbiVersion", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "if", "(", "STI", "&&", "STI", "->", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", "None", ";", "switch", "(", "AmdhsaCodeObjectVersion", ")", "{", "case", "", ":", "return", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ";", "case", "", ":"], "ground_truth": ["return", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ";"], "File": "AMDGPUBaseInfo29", "Func": "getHsaAbiVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37792, "Length": 54, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "if", "(", "!", "isGFX10Plus", "(", "*", "STI", ")", ")", "return", "", ";"], "ground_truth": ["return", "hasGFX10_3Insts", "(", "*", "STI", ")", "?", "", ":", "", ";"], "File": "AMDGPUBaseInfo29", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37793, "Length": 23, "Cover_Rate": 0.696969696969697} {"Template_token": ["", "return", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo29", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37795, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "return", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo29", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37796, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "const", "Function", "*", "F", "=", "A", "->", "getParent", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "true", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_Gfx", ":", "return", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "ByVal", ")", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo29", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37797, "Length": 125, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "bool", "isArgPassedInSGPR", "(", "const", "Argument", "*", "A", ")", "{", "const", "Function", "*", "F", "=", "A", "->", "getParent", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "true", ";", "case", "CallingConv", "::", "_VS", ":"], "ground_truth": ["case", "CallingConv", "::", "_LS", ":"], "File": "AMDGPUBaseInfo29", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37798, "Length": 59, "Cover_Rate": 0.43703703703703706} {"Template_token": ["", "if", "(", "const", "auto", "&&", "HsaAbiVer", "=", "getHsaAbiVersion", "(", "STI", ")", ")", "return", "HsaAbiVer", ".", "getValue", "(", ")", "==", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo29", "Func": "isHsaAbiVersion3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37800, "Length": 27, "Cover_Rate": 0.75} {"Template_token": ["", "else", "return", "isValidMsgId", "(", "MsgId", ")", ";", "}", "else", "{", "return", "", "<=", "MsgId", "&&", "isUInt", "<", "ID_WIDTH_", ">", "(", "MsgId", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo29", "Func": "isValidMsgId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37802, "Length": 24, "Cover_Rate": 0.39344262295081966} {"Template_token": ["", "Stream", "<<", "TargetTriple", ".", "getArchName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getVendorName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getOSName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getEnvironmentName", "(", ")", "<<", "'-'", "<<", "", "<<", "Version", ".", "Major", "<<", "Version", ".", "Minor", "<<", "Version", ".", "Stepping", ";"], "ground_truth": ["if", "(", "hasXNACK", "(", "*", "STI", ")", ")", "Stream", "<<", "", ";"], "File": "AMDGPUBaseInfo29", "Func": "streamIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37803, "Length": 60, "Cover_Rate": 0.5309734513274337} {"Template_token": ["", "Stream", "<<", "TargetTriple", ".", "getArchName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getVendorName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getOSName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getEnvironmentName", "(", ")", "<<", "'-'", "<<", "", "<<", "Version", ".", "Major", "<<", "Version", ".", "Minor", "<<", "Version", ".", "Stepping", ";", "if", "(", "hasXNACK", "(", "*", "STI", ")", ")", "Stream", "<<", "", ";", "if", "(", "hasSRAMECC", "(", "*", "STI", ")", ")", "Stream", "<<", "", ";"], "ground_truth": ["Stream", ".", "flush", "(", ")", ";"], "File": "AMDGPUBaseInfo29", "Func": "streamIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37804, "Length": 78, "Cover_Rate": 0.6902654867256637} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUBaseInfo30", "Func": "getRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37805, "Length": 123, "Cover_Rate": 0.31865284974093266} {"Template_token": ["", "assert", "(", "OpNo", "<", "Desc", ".", "NumOperands", ")", ";", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";", "switch", "(", "OpType", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUBaseInfo30", "Func": "isSISrcFPOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37806, "Length": 80, "Cover_Rate": 0.6015037593984962} {"Template_token": ["", "auto", "TargetTriple", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "auto", "Version", "=", "getIsaVersion", "(", "STI", ".", "getCPU", "(", ")", ")", ";", "StreamRep", "<<", "TargetTriple", ".", "getArchName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getVendorName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getOSName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getEnvironmentName", "(", ")", "<<", "'-'", ";", "std", "::", "string", "Processor", "=", "", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "Processor", "=", "STI", ".", "getCPU", "(", ")", ".", "str", "(", ")", ";", "else", "Processor", "=", "(", "Twine", "(", "", ")", "+", "Twine", "(", "Version", ".", "Major", ")", "+", "Twine", "(", "Version", ".", "Minor", ")", "+", "Twine", "(", "Version", ".", "Stepping", ")", ")", ".", "str", "(", ")", ";", "std", "::", "string", "Features", "=", "", ";", "if", "(", "Optional", "<", "uint8_t", ">", "HsaAbiVersion", "=", "getHsaAbiVersion", "(", "&", "STI", ")", ")", "{", "switch", "(", "*", "HsaAbiVersion", ")", "{", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ":", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "!", "isXnackOnOrAny", "(", ")", ")", "report_fatal_error", "(", "", "+", "Processor", "+", "", ")", ";", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "!", "isXnackOnOrAny", "(", ")", ")", "report_fatal_error", "(", "", "+", "Processor", "+", "", ")", ";", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "isXnackOnOrAny", "(", ")", ")", "Processor", "=", "", ";", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "isXnackOnOrAny", "(", ")", ")", "Processor", "=", "", ";", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "isXnackOnOrAny", "(", ")", ")", "Processor", "=", "", ";", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "isXnackOnOrAny", "(", ")", ")", "Processor", "=", "", ";", "}", "else", "if", "(", "Processor", "==", "", ")", "{", "if", "(", "isXnackOnOrAny", "(", ")", ")", "report_fatal_error", "(", "", "+", "Processor", "+", "", ")", ";", "}", "else", "{", "report_fatal_error", "(", "", "+", "Processor", ")", ";", "}", "break", ";", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ":", "if", "(", "isXnackOnOrAny", "(", ")", ")", "Features", "+=", "", ";", "if", "(", "isSramEccOnOrAny", "(", ")", ")", "Features", "+=", "", ";", "break", ";", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V4", ":", "if", "(", "getSramEccSetting", "(", ")", "==", "TargetIDSetting", "::", "Off", ")", "Features", "+=", "", ";", "else", "if", "(", "getSramEccSetting", "(", ")", "==", "TargetIDSetting", "::", "On", ")", "Features", "+=", "", ";"], "ground_truth": ["if", "(", "getXnackSetting", "(", ")", "==", "TargetIDSetting", "::", "Off", ")", "Features", "+=", "", ";"], "File": "AMDGPUBaseInfo30", "Func": "toString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37807, "Length": 494, "Cover_Rate": 0.8884892086330936} {"Template_token": ["", "int64_t", "encodeHwreg", "(", "int64_t", "Id", ",", "int64_t", "Offset", ",", "int64_t", "Width", ")", "{"], "ground_truth": ["return", "(", "Id", "<<", "ID_SHIFT_", ")", "|", "(", "Offset", "<<", "OFFSET_SHIFT_", ")", "|", "(", "(", "Width", "-", "", ")", "<<", "WIDTH_M1_SHIFT_", ")", ";"], "File": "AMDGPUBaseInfo32", "Func": "encodeHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37809, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo32", "Func": "getRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37810, "Length": 80, "Cover_Rate": 0.47904191616766467} {"Template_token": ["", "return", "decodeCustomOperand", "(", "DepCtrInfo", ",", "DEP_CTR_ZE", ",", "Code", ",", "Id", ",", "Name", ",", "Val", ",", "IsDefault", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo33", "Func": "decodeDepCtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37812, "Length": 21, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "int", "encodeCustomOperandVal", "(", "const", "CustomOperandVal", "&", "Op", ",", "int64_t", "InputVal", ")", "{"], "ground_truth": ["if", "(", "InputVal", "<", "", "||", "InputVal", ">", "Op", ".", "Max", ")", "return", "OPR_VAL_INVALID", ";"], "File": "AMDGPUBaseInfo33", "Func": "encodeCustomOperandVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37813, "Length": 28, "Cover_Rate": 0.7567567567567568} {"Template_token": ["", "if", "(", "InputVal", "<", "", "||", "InputVal", ">", "Op", ".", "Max", ")", "return", "OPR_VAL_INVALID", ";"], "ground_truth": ["return", "Op", ".", "encode", "(", "InputVal", ")", ";"], "File": "AMDGPUBaseInfo33", "Func": "encodeCustomOperandVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37814, "Length": 23, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "return", "encodeCustomOperand", "(", "DepCtrInfo", ",", "DEP_CTR_ZE", ",", "Name", ",", "Val", ",", "UsedOprMask", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo33", "Func": "encodeDepCtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37815, "Length": 17, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "return", "encodeCustomOperand", "(", "DepCtrInfo", ",", "DEP_CTR_ZE", ",", "Name", ",", "Val", ",", "UsedOprMask", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo33", "Func": "encodeDepCtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37816, "Length": 17, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "if", "(", "Op", ".", "isSupported", "(", "STI", ")", ")", "Enc", "|=", "Op", ".", "encode", "(", "Op", ".", "Default", ")", ";", "}", "return", "Enc", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo33", "Func": "getDefaultCustomOperandEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37817, "Length": 25, "Cover_Rate": 0.3424657534246575} {"Template_token": ["", "static", "int", "Default", "=", "-", "", ";"], "ground_truth": ["if", "(", "Default", "==", "-", "", ")", "Default", "=", "getDefaultCustomOperandEncoding", "(", "DepCtrInfo", ",", "DEP_CTR_ZE", ",", "STI", ")", ";"], "File": "AMDGPUBaseInfo33", "Func": "getDefaultDepCtrEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37818, "Length": 25, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", "::", "MULTIGRID_SYNC_ARG_OFFSET", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUBaseInfo33", "Func": "getMultigridSyncArgImplicitArgPosition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37819, "Length": 16, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "for", "(", "int", "Idx", "=", "", ";", "Idx", "<", "Size", ";", "++", "Idx", ")", "{", "const", "auto", "&", "Op", "=", "Opr", "[", "Idx", "]", ";", "if", "(", "!", "Op", ".", "isSupported", "(", "STI", ")", ")", "continue", ";", "UsedOprMask", "|=", "Op", ".", "getMask", "(", ")", ";", "unsigned", "Val", "=", "Op", ".", "decode", "(", "Code", ")", ";", "if", "(", "!", "Op", ".", "isValid", "(", "Val", ")", ")", "return", "false", ";", "HasNonDefaultVal", "|=", "(", "Val", "!=", "Op", ".", "Default", ")", ";", "}"], "ground_truth": ["return", "(", "Code", "&", "~", "UsedOprMask", ")", "==", "", ";"], "File": "AMDGPUBaseInfo33", "Func": "isSymbolicCustomOperandEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37820, "Length": 89, "Cover_Rate": 0.717741935483871} {"Template_token": ["", "UsedOprMask", "|=", "Op", ".", "getMask", "(", ")", ";", "unsigned", "Val", "=", "Op", ".", "decode", "(", "Code", ")", ";", "if", "(", "!", "Op", ".", "isValid", "(", "Val", ")", ")", "return", "false", ";", "HasNonDefaultVal", "|=", "(", "Val", "!=", "Op", ".", "Default", ")", ";", "}", "return", "(", "Code", "&", "~", "UsedOprMask", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo33", "Func": "isSymbolicCustomOperandEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37821, "Length": 53, "Cover_Rate": 0.4274193548387097} {"Template_token": ["", "bool", "isSymbolicDepCtrEncoding", "(", "unsigned", "Code", ",", "bool", "&", "HasNonDefaultVal", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "isSymbolicCustomOperandEncoding", "(", "DepCtrInfo", ",", "DEP_CTR_ZE", ",", "Code", ",", "HasNonDefaultVal", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo33", "Func": "isSymbolicDepCtrEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37823, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "memset", "(", "&", "Header", ",", "", ",", "sizeof", "(", "Header", ")", ")", ";", "Header", ".", "amd_kernel_code_version_major", "=", "", ";", "Header", ".", "amd_kernel_code_version_minor", "=", "", ";", "Header", ".", "amd_machine_kind", "=", "", ";", "Header", ".", "amd_machine_version_major", "=", "ISA", ".", "Major", ";", "Header", ".", "amd_machine_version_minor", "=", "ISA", ".", "Minor", ";", "Header", ".", "amd_machine_version_stepping", "=", "ISA", ".", "Stepping", ";", "Header", ".", "kernel_code_entry_byte_offset", "=", "sizeof", "(", "Header", ")", ";", "Header", ".", "wavefront_size", "=", "", ";", "Header", ".", "call_convention", "=", "-", "", ";", "Header", ".", "kernarg_segment_alignment", "=", "", ";", "Header", ".", "group_segment_alignment", "=", "", ";", "Header", ".", "private_segment_alignment", "=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo35", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37824, "Length": 96, "Cover_Rate": 0.7933884297520661} {"Template_token": ["", "switch", "(", "OpType", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUBaseInfo35", "Func": "isSISrcFPOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37825, "Length": 26, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "}", "}", "else", "{", "for", "(", "int", "Id", "=", "UfmtGFX10", "::", "UFMT_FIRST", ";", "Id", "<=", "UfmtGFX10", "::", "UFMT_LAST", ";", "++", "Id", ")", "{", "if", "(", "Fmt", "==", "DfmtNfmt2UFmtGFX10", "[", "Id", "]", ")", "return", "Id", ";", "}", "}", "return", "UFMT_UNDEF", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "convertDfmtNfmt2Ufmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37826, "Length": 41, "Cover_Rate": 0.3904761904761905} {"Template_token": ["", "unsigned", "decodeExpcnt", "(", "const", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ")", "{"], "ground_truth": ["return", "unpackBits", "(", "Waitcnt", ",", "getExpcntBitShift", "(", "Version", ".", "Major", ")", ",", "getExpcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "decodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37827, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "return", "unpackBits", "(", "Waitcnt", ",", "getExpcntBitShift", "(", "Version", ".", "Major", ")", ",", "getExpcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "decodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37828, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "unsigned", "decodeLgkmcnt", "(", "const", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ")", "{", "return", "unpackBits", "(", "Waitcnt", ",", "getLgkmcntBitShift", "(", "Version", ".", "Major", ")", ",", "getLgkmcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "decodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37829, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "OpId", "=", "", ";", "StreamId", "=", "", ";", "}", "else", "{", "OpId", "=", "(", "Val", "&", "OP_MASK_", ")", ">>", "OP_SHIFT_", ";", "StreamId", "=", "(", "Val", "&", "STREAM_ID_MASK_", ")", ">>", "STREAM_ID_SHIFT_", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "decodeMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37831, "Length": 33, "Cover_Rate": 0.44594594594594594} {"Template_token": ["", "unsigned", "encodeExpcnt", "(", "const", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "Expcnt", ")", "{", "return", "packBits", "(", "Expcnt", ",", "Waitcnt", ",", "getExpcntBitShift", "(", "Version", ".", "Major", ")", ",", "getExpcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "encodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37834, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "return", "packBits", "(", "Lgkmcnt", ",", "Waitcnt", ",", "getLgkmcntBitShift", "(", "Version", ".", "Major", ")", ",", "getLgkmcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "encodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37835, "Length": 23, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "unsigned", "encodeLgkmcnt", "(", "const", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "Lgkmcnt", ")", "{", "return", "packBits", "(", "Lgkmcnt", ",", "Waitcnt", ",", "getLgkmcntBitShift", "(", "Version", ".", "Major", ")", ",", "getLgkmcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "encodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37836, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "uint64_t", "encodeMsg", "(", "uint64_t", "MsgId", ",", "uint64_t", "OpId", ",", "uint64_t", "StreamId", ")", "{"], "ground_truth": ["return", "MsgId", "|", "(", "OpId", "<<", "OP_SHIFT_", ")", "|", "(", "StreamId", "<<", "STREAM_ID_SHIFT_", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "encodeMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37837, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "Waitcnt", "=", "packBits", "(", "Vmcnt", ",", "Waitcnt", ",", "getVmcntBitShiftLo", "(", "Version", ".", "Major", ")", ",", "getVmcntBitWidthLo", "(", "Version", ".", "Major", ")", ")", ";"], "ground_truth": ["return", "packBits", "(", "Vmcnt", ">>", "getVmcntBitWidthLo", "(", "Version", ".", "Major", ")", ",", "Waitcnt", ",", "getVmcntBitShiftHi", "(", "Version", ".", "Major", ")", ",", "getVmcntBitWidthHi", "(", "Version", ".", "Major", ")", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "encodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37839, "Length": 52, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "encodeVmcnt", "(", "const", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "Vmcnt", ")", "{"], "ground_truth": ["Waitcnt", "=", "packBits", "(", "Vmcnt", ",", "Waitcnt", ",", "getVmcntBitShiftLo", "(", "Version", ".", "Major", ")", ",", "getVmcntBitWidthLo", "(", "Version", ".", "Major", ")", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "encodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37840, "Length": 38, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "unsigned", "getExpcntBitMask", "(", "const", "IsaVersion", "&", "Version", ")", "{"], "ground_truth": ["return", "(", "", "<<", "getExpcntBitWidth", "(", "Version", ".", "Major", ")", ")", "-", "", ";"], "File": "AMDGPUBaseInfo37", "Func": "getExpcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37841, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "return", "VersionMajor", ">=", "", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getExpcntBitShift", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37843, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "unsigned", "getExpcntBitShift", "(", "unsigned", "VersionMajor", ")", "{"], "ground_truth": ["return", "VersionMajor", ">=", "", "?", "", ":", "", ";"], "File": "AMDGPUBaseInfo37", "Func": "getExpcntBitShift", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37844, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getExpcntBitWidth", "(", "unsigned", "VersionMajor", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo37", "Func": "getExpcntBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37845, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getExpcntBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37846, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "const", "GcnBufferFormatInfo", "*", "getGcnBufferFormatInfo", "(", "uint8_t", "Format", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "isGFX11Plus", "(", "STI", ")", "?", "getGfx11PlusBufferFormatInfo", "(", "Format", ")", ":", "isGFX10", "(", "STI", ")", "?", "getGfx10BufferFormatInfo", "(", "Format", ")", ":", "getGfx9BufferFormatInfo", "(", "Format", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getGcnBufferFormatInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37847, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "const", "GcnBufferFormatInfo", "*", "getGcnBufferFormatInfo", "(", "uint8_t", "Format", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "isGFX11Plus", "(", "STI", ")", "?", "getGfx11PlusBufferFormatInfo", "(", "Format", ")", ":", "isGFX10", "(", "STI", ")", "?", "getGfx10BufferFormatInfo", "(", "Format", ")", ":", "getGfx9BufferFormatInfo", "(", "Format", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "getGcnBufferFormatInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37848, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "return", "VersionMajor", ">=", "", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getLgkmcntBitShift", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37849, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "return", "VersionMajor", ">=", "", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getLgkmcntBitShift", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37850, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "return", "VersionMajor", ">=", "", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getLgkmcntBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37851, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "return", "isGFX11Plus", "(", "STI", ")", "?", "ID_MASK_GFX11Plus_", ":", "ID_MASK_PreGFX11_", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getMsgIdMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37853, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "assert", "(", "msgRequiresOp", "(", "MsgId", ",", "STI", ")", ")", ";"], "ground_truth": ["return", "(", "MsgId", "==", "ID_SYSMSG", ")", "?", "OpSysSymbolic", "[", "OpId", "]", ":", "OpGsSymbolic", "[", "OpId", "]", ";"], "File": "AMDGPUBaseInfo37", "Func": "getMsgOpName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37856, "Length": 27, "Cover_Rate": 0.627906976744186} {"Template_token": ["", "for", "(", "int", "Id", "=", "UfmtGFX10", "::", "UFMT_FIRST", ";", "Id", "<=", "UfmtGFX10", "::", "UFMT_LAST", ";", "++", "Id", ")", "{", "if", "(", "Name", "==", "UfmtSymbolicGFX10", "[", "Id", "]", ")", "return", "Id", ";", "}", "}"], "ground_truth": ["return", "UFMT_UNDEF", ";"], "File": "AMDGPUBaseInfo37", "Func": "getUnifiedFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37857, "Length": 36, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "for", "(", "int", "Id", "=", "UfmtGFX11", "::", "UFMT_FIRST", ";", "Id", "<=", "UfmtGFX11", "::", "UFMT_LAST", ";", "++", "Id", ")", "{", "if", "(", "Name", "==", "UfmtSymbolicGFX11", "[", "Id", "]", ")", "return", "Id", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getUnifiedFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37858, "Length": 32, "Cover_Rate": 0.34408602150537637} {"Template_token": ["", "StringRef", "getUnifiedFormatName", "(", "unsigned", "Id", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "isValidUnifiedFormat", "(", "Id", ",", "STI", ")", ")", "return", "isGFX10", "(", "STI", ")", "?", "UfmtSymbolicGFX10", "[", "Id", "]", ":", "UfmtSymbolicGFX11", "[", "Id", "]", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getUnifiedFormatName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37859, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isValidUnifiedFormat", "(", "Id", ",", "STI", ")", ")", "return", "isGFX10", "(", "STI", ")", "?", "UfmtSymbolicGFX10", "[", "Id", "]", ":", "UfmtSymbolicGFX11", "[", "Id", "]", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo37", "Func": "getUnifiedFormatName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37860, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "unsigned", "getVmcntBitMask", "(", "const", "IsaVersion", "&", "Version", ")", "{"], "ground_truth": ["return", "(", "", "<<", "(", "getVmcntBitWidthLo", "(", "Version", ".", "Major", ")", "+", "getVmcntBitWidthHi", "(", "Version", ".", "Major", ")", ")", ")", "-", "", ";"], "File": "AMDGPUBaseInfo37", "Func": "getVmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37862, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "unsigned", "getVmcntBitShiftHi", "(", "unsigned", "VersionMajor", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo37", "Func": "getVmcntBitShiftHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37863, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "unsigned", "getVmcntBitShiftHi", "(", "unsigned", "VersionMajor", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getVmcntBitShiftHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37864, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "return", "VersionMajor", ">=", "", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getVmcntBitShiftLo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37865, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "unsigned", "getVmcntBitShiftLo", "(", "unsigned", "VersionMajor", ")", "{"], "ground_truth": ["return", "VersionMajor", ">=", "", "?", "", ":", "", ";"], "File": "AMDGPUBaseInfo37", "Func": "getVmcntBitShiftLo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37866, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "(", "VersionMajor", "==", "", "||", "VersionMajor", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getVmcntBitWidthHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37867, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "return", "(", "VersionMajor", "==", "", "||", "VersionMajor", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getVmcntBitWidthHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37868, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "unsigned", "getVmcntBitWidthLo", "(", "unsigned", "VersionMajor", ")", "{"], "ground_truth": ["return", "VersionMajor", ">=", "", "?", "", ":", "", ";"], "File": "AMDGPUBaseInfo37", "Func": "getVmcntBitWidthLo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37869, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getVmcntBitWidthLo", "(", "unsigned", "VersionMajor", ")", "{"], "ground_truth": ["return", "VersionMajor", ">=", "", "?", "", ":", "", ";"], "File": "AMDGPUBaseInfo37", "Func": "getVmcntBitWidthLo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37870, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "VmcntLo", "=", "getBitMask", "(", "getVmcntBitShiftLo", "(", "Version", ".", "Major", ")", ",", "getVmcntBitWidthLo", "(", "Version", ".", "Major", ")", ")", ";"], "ground_truth": ["unsigned", "Expcnt", "=", "getBitMask", "(", "getExpcntBitShift", "(", "Version", ".", "Major", ")", ",", "getExpcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "getWaitcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37871, "Length": 40, "Cover_Rate": 0.40404040404040403} {"Template_token": ["", "bool", "hasPackedD16", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "&&", "!", "isCI", "(", "STI", ")", "&&", "!", "is", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "hasPackedD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37872, "Length": 32, "Cover_Rate": 0.9142857142857143} {"Template_token": ["", "bool", "hasPackedD16", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "&&", "!", "isCI", "(", "STI", ")", "&&", "!", "is", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "hasPackedD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37873, "Length": 32, "Cover_Rate": 0.9142857142857143} {"Template_token": ["", "bool", "isGFX10Plus", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "isGFX10", "(", "STI", ")", "||", "isGFX11Plus", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "isGFX10Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37874, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isGFX11", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "isGFX11", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37876, "Length": 20, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "isGFX11", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "isGFX11Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37878, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "return", "isGFX11", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "isGFX11Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37879, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "bool", "isGFX8_GFX9_GFX10", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "isVI", "(", "STI", ")", "||", "isGFX9", "(", "STI", ")", "||", "isGFX10", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "isGFX8_GFX9_GFX10", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37880, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "bool", "isGFX8_GFX9_GFX10", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "isVI", "(", "STI", ")", "||", "isGFX9", "(", "STI", ")", "||", "isGFX10", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "isGFX8_GFX9_GFX10", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37881, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "return", "!", "isGFX11Plus", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "isNotGFX11Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37882, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "switch", "(", "Id", ")", "{", "case", "ET_NULL", ":", "return", "!", "isGFX11Plus", "(", "STI", ")", ";", "case", "ET_POS4", ":", "case", "ET_PRIM", ":", "return", "isGFX10Plus", "(", "STI", ")", ";", "case", "ET_DUAL_SRC_BLEND0", ":", "case", "ET_DUAL_SRC_BLEND1", ":", "return", "isGFX11Plus", "(", "STI", ")", ";", "default", ":"], "ground_truth": ["if", "(", "Id", ">=", "ET_PARAM0", "&&", "Id", "<=", "ET_PARAM31", ")", "return", "!", "isGFX11Plus", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "isSupportedTgtId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37884, "Length": 58, "Cover_Rate": 0.7733333333333333} {"Template_token": ["", "return", "(", "MsgId", "&", "~", "(", "getMsgIdMask", "(", "STI", ")", ")", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "isValidMsgId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37885, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "switch", "(", "MsgId", ")", "{", "case", "ID_GS_PreGFX11", ":", "return", "(", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ")", "&&", "OpId", "!=", "OP_GS_NOP", ";", "case", "ID_GS_DONE_PreGFX11", ":"], "ground_truth": ["return", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ";"], "File": "AMDGPUBaseInfo37", "Func": "isValidMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37887, "Length": 35, "Cover_Rate": 0.30973451327433627} {"Template_token": ["", "bool", "isValidMsgStream", "(", "int64_t", "MsgId", ",", "int64_t", "OpId", ",", "int64_t", "StreamId", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "Strict", ")", "{", "assert", "(", "isValidMsgOp", "(", "MsgId", ",", "OpId", ",", "STI", ",", "Strict", ")", ")", ";", "if", "(", "!", "Strict", ")", "return", "", "<=", "StreamId", "&&", "isUInt", "<", "STREAM_ID_WIDTH_", ">", "(", "StreamId", ")", ";", "if", "(", "!", "isGFX11Plus", "(", "STI", ")", ")", "{", "switch", "(", "MsgId", ")", "{", "case", "ID_GS_PreGFX11", ":", "return", "STREAM_ID_FIRST_", "<=", "StreamId", "&&", "StreamId", "<", "STREAM_ID_LAST_", ";"], "ground_truth": ["case", "ID_GS_DONE_PreGFX11", ":"], "File": "AMDGPUBaseInfo37", "Func": "isValidMsgStream", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37888, "Length": 82, "Cover_Rate": 0.7256637168141593} {"Template_token": ["", "bool", "isValidUnifiedFormat", "(", "unsigned", "Id", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "isGFX10", "(", "STI", ")", "?", "Id", "<=", "UfmtGFX10", "::", "UFMT_LAST", ":", "Id", "<=", "UfmtGFX11", "::", "UFMT_LAST", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "isValidUnifiedFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37890, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "msgRequiresOp", "(", "int64_t", "MsgId", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "MsgId", "==", "ID_SYSMSG", "||", "(", "!", "isGFX11Plus", "(", "STI", ")", "&&", "(", "MsgId", "==", "ID_GS_PreGFX11", "||", "MsgId", "==", "ID_GS_DONE_PreGFX11", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "msgRequiresOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37892, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "packBits", "(", "unsigned", "Src", ",", "unsigned", "Dst", ",", "unsigned", "Shift", ",", "unsigned", "Width", ")", "{", "unsigned", "Mask", "=", "getBitMask", "(", "Shift", ",", "Width", ")", ";", "return", "(", "(", "Src", "<<", "Shift", ")", "&", "Mask", ")", "|", "(", "Dst", "&", "~", "Mask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "packBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37896, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isGFX10", "(", "STI", ")", ")", "return", "UFMT_DEFAULT", ";"], "ground_truth": ["return", "DFMT_NFMT_DEFAULT", ";"], "File": "AMDGPUBaseInfo39", "Func": "getDefaultFormatEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37897, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "unsigned", "getDefaultFormatEncoding", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "isGFX10", "(", "STI", ")", ")", "return", "UFMT_DEFAULT", ";"], "ground_truth": ["return", "DFMT_NFMT_DEFAULT", ";"], "File": "AMDGPUBaseInfo39", "Func": "getDefaultFormatEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37898, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "return", "isGFX10", "(", "STI", ")", "?", "(", "Val", "<=", "UFMT_MAX", ")", ":", "(", "Val", "<=", "DFMT_NFMT_MAX", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo39", "Func": "isValidFormatEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37899, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "return", "", "::", "HOSTCALL_PTR_OFFSET", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo3", "Func": "getHostcallImplicitArgPosition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37903, "Length": 15, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", "::", "HOSTCALL_PTR_OFFSET", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUBaseInfo3", "Func": "getHostcallImplicitArgPosition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37904, "Length": 24, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "int", "Idx", "=", "getOprIdx", "<", "const", "MCSubtargetInfo", "&", ">", "(", "Id", ",", "Opr", ",", "OPR_ZE", ",", "STI", ")", ";"], "ground_truth": ["return", "(", "Idx", "<", "", ")", "?", "", ":", "Opr", "[", "Idx", "]", ".", "Name", ";"], "File": "AMDGPUBaseInfo3", "Func": "getHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37905, "Length": 35, "Cover_Rate": 0.7291666666666666} {"Template_token": ["", "StringRef", "getHwreg", "(", "unsigned", "Id", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["int", "Idx", "=", "getOprIdx", "<", "const", "MCSubtargetInfo", "&", ">", "(", "Id", ",", "Opr", ",", "OPR_ZE", ",", "STI", ")", ";"], "File": "AMDGPUBaseInfo3", "Func": "getHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37906, "Length": 31, "Cover_Rate": 0.6458333333333334} {"Template_token": ["", "return", "(", "Idx", "<", "", ")", "?", "Idx", ":", "Opr", "[", "Idx", "]", ".", "Encoding", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "getHwregId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37907, "Length": 17, "Cover_Rate": 0.3469387755102041} {"Template_token": ["", "int64_t", "getHwregId", "(", "const", "StringRef", "Name", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "int", "Idx", "=", "getOprIdx", "<", "const", "MCSubtargetInfo", "&", ">", "(", "Name", ",", "Opr", ",", "OPR_ZE", ",", "STI", ")", ";", "return", "(", "Idx", "<", "", ")", "?", "Idx", ":", "Opr", "[", "Idx", "]", ".", "Encoding", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "getHwregId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37908, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "getMAIIsDGEMM", "(", "unsigned", "Opc", ")", "{", "const", "MAIInstInfo", "*", "Info", "=", "getMAIInstInfoHelper", "(", "Opc", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "is_dgemm", ":", "false", ";"], "File": "AMDGPUBaseInfo3", "Func": "getMAIIsDGEMM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37909, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "bool", "getMAIIsDGEMM", "(", "unsigned", "Opc", ")", "{"], "ground_truth": ["const", "MAIInstInfo", "*", "Info", "=", "getMAIInstInfoHelper", "(", "Opc", ")", ";"], "File": "AMDGPUBaseInfo3", "Func": "getMAIIsDGEMM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37910, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "const", "MAIInstInfo", "*", "Info", "=", "getMAIInstInfoHelper", "(", "Opc", ")", ";", "return", "Info", "?", "Info", "->", "is_gfx940_xdl", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "getMAIIsGFX940XDL", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37911, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "return", "Info", "?", "Info", "->", "is_gfx940_xdl", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "getMAIIsGFX940XDL", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37912, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "int64_t", "getMsgId", "(", "const", "StringRef", "Name", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "int", "Idx", "=", "getOprIdx", "<", "const", "MCSubtargetInfo", "&", ">", "(", "Name", ",", "Msg", ",", "MSG_ZE", ",", "STI", ")", ";", "return", "(", "Idx", "<", "", ")", "?", "Idx", ":", "Msg", "[", "Idx", "]", ".", "Encoding", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "getMsgId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37913, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "int", "Idx", "=", "getOprIdx", "<", "const", "MCSubtargetInfo", "&", ">", "(", "Name", ",", "Msg", ",", "MSG_ZE", ",", "STI", ")", ";"], "ground_truth": ["return", "(", "Idx", "<", "", ")", "?", "Idx", ":", "Msg", "[", "Idx", "]", ".", "Encoding", ";"], "File": "AMDGPUBaseInfo3", "Func": "getMsgId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37914, "Length": 35, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "int", "Idx", "=", "getOprIdx", "<", "const", "MCSubtargetInfo", "&", ">", "(", "MsgId", ",", "Msg", ",", "MSG_ZE", ",", "STI", ")", ";"], "ground_truth": ["return", "(", "Idx", "<", "", ")", "?", "", ":", "Msg", "[", "Idx", "]", ".", "Name", ";"], "File": "AMDGPUBaseInfo3", "Func": "getMsgName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37915, "Length": 35, "Cover_Rate": 0.7291666666666666} {"Template_token": ["", "return", "(", "Idx", "<", "", ")", "?", "", ":", "Msg", "[", "Idx", "]", ".", "Name", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "getMsgName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37916, "Length": 17, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "static", "int", "getOprIdx", "(", "int", "Id", ",", "const", "CustomOperand", "<", "T", ">", "OpInfo", "[", "]", ",", "int", "OpInfoSize", ",", "T", "Context", ",", "bool", "QuickCheck", "=", "true", ")", "{", "auto", "Test", "=", "[", "=", "]", "(", "const", "CustomOperand", "<", "T", ">", "&", "Op", ")", "{", "return", "Op", ".", "Encoding", "==", "Id", "&&", "!", "Op", ".", "Name", ".", "empty", "(", ")", ";", "}", ";"], "ground_truth": ["if", "(", "QuickCheck", "&&", "isValidOpr", "<", "T", ">", "(", "Id", ",", "OpInfo", ",", "OpInfoSize", ",", "Context", ")", "&&", "OpInfo", "[", "Id", "]", ".", "Encoding", "==", "Id", ")", "{"], "File": "AMDGPUBaseInfo3", "Func": "getOprIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37917, "Length": 90, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "if", "(", "has90AInsts", "&&", "ArgNumAGPR", ")", "return", "alignTo", "(", "ArgNumVGPR", ",", "", ")", "+", "ArgNumAGPR", ";", "return", "std", "::", "max", "(", "ArgNumVGPR", ",", "ArgNumAGPR", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37918, "Length": 27, "Cover_Rate": 0.675} {"Template_token": ["", "bool", "hasMAIInsts", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUBaseInfo3", "Func": "hasMAIInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37920, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "hasMAIInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37921, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isGFX8Plus", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "isVI", "(", "STI", ")", "||", "isGFX9Plus", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo3", "Func": "isGFX8Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37924, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "bool", "isGFX8Plus", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "isVI", "(", "STI", ")", "||", "isGFX9Plus", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo3", "Func": "isGFX8Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37925, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "isGFX940", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37926, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isGFX940", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "isGFX940", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37927, "Length": 20, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "isGFX9", "(", "STI", ")", "||", "isGFX10", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "isGFX9_GFX10", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37928, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "isGFX9", "(", "STI", ")", "||", "isGFX10", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "isGFX9_GFX10", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37929, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "isKernelCC", "(", "const", "Function", "*", "Func", ")", "{", "return", "", "(", "Func", "->", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "isKernelCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37930, "Length": 20, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "is", "(", "STI", ")", "||", "isCI", "(", "STI", ")", "||", "isVI", "(", "STI", ")", "||", "isGFX9", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "isNotGFX10Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37932, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "bool", "isNotGFX10Plus", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "is", "(", "STI", ")", "||", "isCI", "(", "STI", ")", "||", "isVI", "(", "STI", ")", "||", "isGFX9", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo3", "Func": "isNotGFX10Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37933, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "bool", "isValidMsgId", "(", "int64_t", "MsgId", ")", "{", "return", "", "<=", "MsgId", "&&", "isUInt", "<", "ID_WIDTH_", ">", "(", "MsgId", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "isValidMsgId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37934, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", "<=", "MsgId", "&&", "isUInt", "<", "ID_WIDTH_", ">", "(", "MsgId", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "isValidMsgId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37935, "Length": 14, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "!", "Strict", ")", "return", "", "<=", "OpId", "&&", "isUInt", "<", "OP_WIDTH_", ">", "(", "OpId", ")", ";", "switch", "(", "MsgId", ")", "{", "case", "ID_GS", ":", "return", "(", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ")", "&&", "OpId", "!=", "OP_GS_NOP", ";", "case", "ID_GS_DONE", ":", "return", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ";", "case", "ID_SYSMSG", ":"], "ground_truth": ["return", "OP_SYS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_SYS_LAST_", ";"], "File": "AMDGPUBaseInfo3", "Func": "isValidMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37936, "Length": 65, "Cover_Rate": 0.65} {"Template_token": ["", "*", "this", "=", "getDefaultForCallingConv", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "StringRef", "IEEEAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "IEEEAttr", ".", "empty", "(", ")", ")", "IEEE", "=", "IEEEAttr", "==", "", ";", "StringRef", "DX10ClampAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "DX10ClampAttr", ".", "empty", "(", ")", ")", "DX10Clamp", "=", "DX10ClampAttr", "==", "", ";"], "ground_truth": ["FP32Denormals", "=", "ST", ".", "hasFP32Denormals", "(", "F", ")", ";"], "File": "AMDGPUBaseInfo42", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37939, "Length": 79, "Cover_Rate": 0.7596153846153846} {"Template_token": ["", "", "(", "const", "Function", "&", "F", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "*", "this", "=", "getDefaultForCallingConv", "(", "F", ".", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["StringRef", "IEEEAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";"], "File": "AMDGPUBaseInfo42", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37940, "Length": 39, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "DX10Clamp", "!=", "CalleeMode", ".", "DX10Clamp", ")", "return", "false", ";", "if", "(", "IEEE", "!=", "CalleeMode", ".", "IEEE", ")", "return", "false", ";"], "ground_truth": ["return", "oneWayCompatible", "(", "FP64FP16Denormals", ",", "CalleeMode", ".", "FP64FP16Denormals", ")", "&&", "oneWayCompatible", "(", "FP32Denormals", ",", "CalleeMode", ".", "FP32Denormals", ")", ";"], "File": "AMDGPUBaseInfo43", "Func": "isInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37941, "Length": 41, "Cover_Rate": 0.82} {"Template_token": ["", "if", "(", "IEEE", "!=", "CalleeMode", ".", "IEEE", ")", "return", "false", ";"], "ground_truth": ["return", "oneWayCompatible", "(", "FP64FP16Denormals", ",", "CalleeMode", ".", "FP64FP16Denormals", ")", "&&", "oneWayCompatible", "(", "FP32Denormals", ",", "CalleeMode", ".", "FP32Denormals", ")", ";"], "File": "AMDGPUBaseInfo43", "Func": "isInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37942, "Length": 30, "Cover_Rate": 0.6} {"Template_token": ["", "static", "bool", "oneWayCompatible", "(", "bool", "CallerMode", ",", "bool", "CalleeMode", ")", "{", "return", "CallerMode", "==", "CalleeMode", "||", "(", "CallerMode", "&&", "!", "CalleeMode", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo43", "Func": "oneWayCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37943, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "return", "CallerMode", "==", "CalleeMode", "||", "(", "CallerMode", "&&", "!", "CalleeMode", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo43", "Func": "oneWayCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37944, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "ModeRegisterDefaults", "Mode", ";", "Mode", ".", "DX10Clamp", "=", "true", ";", "Mode", ".", "IEEE", "=", "IsCompute", ";", "Mode", ".", "FP32InputDenormals", "=", "false", ";", "Mode", ".", "FP32OutputDenormals", "=", "false", ";"], "ground_truth": ["Mode", ".", "FP64FP16InputDenormals", "=", "true", ";"], "File": "AMDGPUBaseInfo44", "Func": "getDefaultForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37945, "Length": 33, "Cover_Rate": 0.515625} {"Template_token": ["", "ModeRegisterDefaults", "Mode", ";", "Mode", ".", "DX10Clamp", "=", "true", ";", "Mode", ".", "IEEE", "=", "IsCompute", ";", "Mode", ".", "FP32InputDenormals", "=", "false", ";"], "ground_truth": ["Mode", ".", "FP32OutputDenormals", "=", "false", ";"], "File": "AMDGPUBaseInfo44", "Func": "getDefaultForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37946, "Length": 27, "Cover_Rate": 0.421875} {"Template_token": ["", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUBaseInfo46", "Func": "isKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37947, "Length": 15, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "}", "unsigned", "SubReg0", "=", "TRI", "->", "getSubReg", "(", "Reg0", ",", "", ")", ";", "if", "(", "SubReg0", "==", "", ")", "{", "return", "TRI", "->", "getSubRegIndex", "(", "Reg1", ",", "Reg0", ")", ">", "", ";", "}", "for", "(", "unsigned", "Idx", "=", "", ";", "SubReg0", ">", "", ";", "++", "Idx", ")", "{"], "ground_truth": ["if", "(", "isRegIntersect", "(", "Reg1", ",", "SubReg0", ",", "TRI", ")", ")", "{"], "File": "AMDGPUBaseInfo47", "Func": "isRegIntersect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37948, "Length": 60, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "isRegIntersect", "(", "unsigned", "Reg0", ",", "unsigned", "Reg1", ",", "const", "MCRegisterInfo", "*", "TRI", ")", "{", "if", "(", "Reg0", "==", "Reg1", ")", "{", "return", "true", ";", "}", "unsigned", "SubReg0", "=", "TRI", "->", "getSubReg", "(", "Reg0", ",", "", ")", ";", "if", "(", "SubReg0", "==", "", ")", "{", "return", "TRI", "->", "getSubRegIndex", "(", "Reg1", ",", "Reg0", ")", ">", "", ";", "}", "for", "(", "unsigned", "Idx", "=", "", ";", "SubReg0", ">", "", ";", "++", "Idx", ")", "{", "if", "(", "isRegIntersect", "(", "Reg1", ",", "SubReg0", ",", "TRI", ")", ")", "{", "return", "true", ";", "}", "SubReg0", "=", "TRI", "->", "getSubReg", "(", "Reg0", ",", "Idx", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo47", "Func": "isRegIntersect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37949, "Length": 101, "Cover_Rate": 0.9619047619047619} {"Template_token": ["", "amdhsa", "::", "kernel_descriptor_t", "getDefaultAmdhsaKernelDescriptor", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "IsaVersion", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "amdhsa", "::", "kernel_descriptor_t", "KD", ";", "memset", "(", "&", "KD", ",", "", ",", "sizeof", "(", "KD", ")", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ",", "amdhsa", "::", "FLOAT_DENORM_MODE_FLUSH_NONE", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ",", "", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_IEEE_MODE", ",", "", ")", ";"], "ground_truth": ["AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_X", ",", "", ")", ";"], "File": "AMDGPUBaseInfo50", "Func": "getDefaultAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37950, "Length": 95, "Cover_Rate": 0.6418918918918919} {"Template_token": ["", "amdhsa", "::", "kernel_descriptor_t", "KD", ";", "memset", "(", "&", "KD", ",", "", ",", "sizeof", "(", "KD", ")", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ",", "amdhsa", "::", "FLOAT_DENORM_MODE_FLUSH_NONE", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ",", "", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_IEEE_MODE", ",", "", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_X", ",", "", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "{"], "ground_truth": ["AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_WGP_MODE", ",", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureCuMode", ")", "?", "", ":", "", ")", ";"], "File": "AMDGPUBaseInfo50", "Func": "getDefaultAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37951, "Length": 107, "Cover_Rate": 0.722972972972973} {"Template_token": ["", "Header", ".", "amd_kernel_code_version_minor", "=", "", ";", "Header", ".", "amd_machine_kind", "=", "", ";", "Header", ".", "amd_machine_version_major", "=", "Version", ".", "Major", ";", "Header", ".", "amd_machine_version_minor", "=", "Version", ".", "Minor", ";", "Header", ".", "amd_machine_version_stepping", "=", "Version", ".", "Stepping", ";", "Header", ".", "kernel_code_entry_byte_offset", "=", "sizeof", "(", "Header", ")", ";", "Header", ".", "wavefront_size", "=", "", ";", "Header", ".", "call_convention", "=", "-", "", ";"], "ground_truth": ["Header", ".", "kernarg_segment_alignment", "=", "", ";"], "File": "AMDGPUBaseInfo50", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37952, "Length": 64, "Cover_Rate": 0.4050632911392405} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureVolcanicIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_4", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_6", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureGFX9", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureSouthernIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["return", "{", "", ",", "", ",", "", "}", ";"], "File": "AMDGPUBaseInfo51", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37953, "Length": 171, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion6_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion6_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion7_0_4", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureSeaIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureVolcanicIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_4", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_6", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["if", "(", "Features", ".", "test", "(", "FeatureGFX9", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "File": "AMDGPUBaseInfo51", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37954, "Length": 324, "Cover_Rate": 0.8975069252077562} {"Template_token": ["", "if", "(", "WavesPerEU", ">=", "getMaxWavesPerEU", "(", ")", ")", "return", "", ";", "unsigned", "MinNumSGPRs", "=", "getTotalNumSGPRs", "(", "Features", ")", "/", "(", "WavesPerEU", "+", "", ")", ";", "if", "(", "Features", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MinNumSGPRs", "-=", "std", "::", "min", "(", "MinNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";"], "ground_truth": ["MinNumSGPRs", "=", "alignDown", "(", "MinNumSGPRs", ",", "getSGPRAllocGranule", "(", "Features", ")", ")", "+", "", ";"], "File": "AMDGPUBaseInfo51", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37957, "Length": 62, "Cover_Rate": 0.6526315789473685} {"Template_token": ["", "unsigned", "getMinNumVGPRs", "(", "const", "FeatureBitset", "&", "Features", ",", "unsigned", "WavesPerEU", ")", "{", "assert", "(", "WavesPerEU", "!=", "", ")", ";", "if", "(", "WavesPerEU", ">=", "getMaxWavesPerEU", "(", ")", ")", "return", "", ";"], "ground_truth": ["unsigned", "MinNumVGPRs", "=", "alignDown", "(", "getTotalNumVGPRs", "(", "Features", ")", "/", "(", "WavesPerEU", "+", "", ")", ",", "getVGPRAllocGranule", "(", "Features", ")", ")", "+", "", ";"], "File": "AMDGPUBaseInfo51", "Func": "getMinNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37958, "Length": 54, "Cover_Rate": 0.7941176470588235} {"Template_token": ["", "return", "getNumExtraSGPRs", "(", "Features", ",", "VCCUsed", ",", "FlatScrUsed", ",", "Features", "[", "", "]", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo51", "Func": "getNumExtraSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37960, "Length": 16, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "unsigned", "getNumSGPRBlocks", "(", "const", "FeatureBitset", "&", "Features", ",", "unsigned", "NumSGPRs", ")", "{", "NumSGPRs", "=", "alignTo", "(", "std", "::", "max", "(", "", ",", "NumSGPRs", ")", ",", "getSGPREncodingGranule", "(", "Features", ")", ")", ";", "return", "NumSGPRs", "/", "getSGPREncodingGranule", "(", "Features", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo51", "Func": "getNumSGPRBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37961, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "NumVGPRs", "=", "alignTo", "(", "std", "::", "max", "(", "", ",", "NumVGPRs", ")", ",", "getVGPREncodingGranule", "(", "Features", ")", ")", ";", "return", "NumVGPRs", "/", "getVGPREncodingGranule", "(", "Features", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo51", "Func": "getNumVGPRBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37962, "Length": 30, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "return", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureCodeObjectV3", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo51", "Func": "hasCodeObjectV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37964, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "return", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureCodeObjectV3", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo51", "Func": "hasCodeObjectV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37965, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "auto", "TargetTriple", "=", "STI", "->", "getTargetTriple", "(", ")", ";", "auto", "ISAVersion", "=", "IsaInfo", "::", "getIsaVersion", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["Stream", "<<", "TargetTriple", ".", "getArchName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getVendorName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getOSName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getEnvironmentName", "(", ")", "<<", "'-'", "<<", "", "<<", "ISAVersion", ".", "Major", "<<", "ISAVersion", ".", "Minor", "<<", "ISAVersion", ".", "Stepping", ";"], "File": "AMDGPUBaseInfo51", "Func": "streamIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37966, "Length": 71, "Cover_Rate": 0.6893203883495146} {"Template_token": ["", "void", "streamIsaVersion", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "raw_ostream", "&", "Stream", ")", "{", "auto", "TargetTriple", "=", "STI", "->", "getTargetTriple", "(", ")", ";"], "ground_truth": ["auto", "ISAVersion", "=", "IsaInfo", "::", "getIsaVersion", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";"], "File": "AMDGPUBaseInfo51", "Func": "streamIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37967, "Length": 36, "Cover_Rate": 0.34951456310679613} {"Template_token": ["", "return", "getRegBitWidth", "(", "MRI", "->", "getRegClass", "(", "RCID", ")", ")", "/", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo53", "Func": "getRegOperandSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37968, "Length": 14, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "unsigned", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "return", "getRegBitWidth", "(", "MRI", "->", "getRegClass", "(", "RCID", ")", ")", "/", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo53", "Func": "getRegOperandSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37969, "Length": 26, "Cover_Rate": 0.6046511627906976} {"Template_token": ["", "if", "(", "Literal", ">=", "-", "", "&&", "Literal", "<=", "", ")", "return", "true", ";"], "ground_truth": ["uint16_t", "Val", "=", "static_cast", "<", "uint16_t", ">", "(", "Literal", ")", ";"], "File": "AMDGPUBaseInfo53", "Func": "isInlinableLiteral16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37970, "Length": 25, "Cover_Rate": 0.32051282051282054} {"Template_token": ["", "uint16_t", "Val", "=", "static_cast", "<", "uint16_t", ">", "(", "Literal", ")", ";", "return", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo53", "Func": "isInlinableLiteral16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37971, "Length": 49, "Cover_Rate": 0.6282051282051282} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo53", "Func": "isSISrcFPOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37972, "Length": 24, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";", "return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo53", "Func": "isSISrcInlinableOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37973, "Length": 22, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "bool", "isSrcInlinableOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";"], "ground_truth": ["return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "File": "AMDGPUBaseInfo53", "Func": "isSISrcInlinableOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37974, "Length": 33, "Cover_Rate": 0.868421052631579} {"Template_token": ["", "bool", "isSrcOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";"], "ground_truth": ["return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "File": "AMDGPUBaseInfo53", "Func": "isSISrcOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37975, "Length": 33, "Cover_Rate": 0.868421052631579} {"Template_token": ["", "bool", "isSrcOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";"], "ground_truth": ["return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "File": "AMDGPUBaseInfo53", "Func": "isSISrcOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37976, "Length": 33, "Cover_Rate": 0.868421052631579} {"Template_token": ["", "bool", "isGFX9Plus", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "isGFX9", "(", "STI", ")", "||", "isGFX10", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo5", "Func": "isGFX9Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37978, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "else", "{", "AS", ".", "FLAT_ADDRESS", "=", "", ";", "AS", ".", "CONSTANT_ADDRESS", "=", "", ";", "AS", ".", "PRIVATE_ADDRESS", "=", "", ";"], "ground_truth": ["AS", ".", "REGION_ADDRESS", "=", "", ";"], "File": "AMDGPUBaseInfo63", "Func": "getAMDGPUAS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37979, "Length": 26, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "bool", "isInlinableIntLiteral", "(", "int64_t", "Literal", ")", "{", "return", "Literal", ">=", "-", "", "&&", "Literal", "<=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo65", "Func": "isInlinableIntLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37980, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isInlinableIntLiteral", "(", "int64_t", "Literal", ")", "{", "return", "Literal", ">=", "-", "", "&&", "Literal", "<=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo65", "Func": "isInlinableIntLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37981, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "Stream", "<<", "TargetTriple", ".", "getArchName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getVendorName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getOSName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getEnvironmentName", "(", ")", "<<", "'-'", "<<", "", "<<", "Version", ".", "Major", "<<", "Version", ".", "Minor", "<<", "Version", ".", "Stepping", ";"], "ground_truth": ["if", "(", "hasXNACK", "(", "*", "STI", ")", ")", "Stream", "<<", "", ";"], "File": "AMDGPUBaseInfo67", "Func": "streamIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37982, "Length": 60, "Cover_Rate": 0.594059405940594} {"Template_token": ["", "Stream", "<<", "TargetTriple", ".", "getArchName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getVendorName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getOSName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getEnvironmentName", "(", ")", "<<", "'-'", "<<", "", "<<", "Version", ".", "Major", "<<", "Version", ".", "Minor", "<<", "Version", ".", "Stepping", ";"], "ground_truth": ["if", "(", "hasXNACK", "(", "*", "STI", ")", ")", "Stream", "<<", "", ";"], "File": "AMDGPUBaseInfo67", "Func": "streamIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37983, "Length": 60, "Cover_Rate": 0.594059405940594} {"Template_token": ["", "int64_t", "EncodedOffset", "=", "convertSMRDOffsetUnits", "(", "ST", ",", "ByteOffset", ")", ";", "return", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", "?", "Optional", "<", "int64_t", ">", "(", "EncodedOffset", ")", ":", "None", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo70", "Func": "getSMRDEncodedLiteralOffset32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37984, "Length": 30, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "!", "isDwordAligned", "(", "ByteOffset", ")", "&&", "!", "hasSMEMByteOffset", "(", "ST", ")", ")", "return", "None", ";", "assert", "(", "isCI", "(", "ST", ")", ")", ";"], "ground_truth": ["int64_t", "EncodedOffset", "=", "convertSMRDOffsetUnits", "(", "ST", ",", "ByteOffset", ")", ";"], "File": "AMDGPUBaseInfo70", "Func": "getSMRDEncodedLiteralOffset32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37985, "Length": 35, "Cover_Rate": 0.5} {"Template_token": ["", "return", "isLegalSMRDEncodedImmOffset", "(", "ST", ",", "EncodedOffset", ")", "?", "Optional", "<", "int64_t", ">", "(", "EncodedOffset", ")", ":", "None", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo70", "Func": "getSMRDEncodedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37986, "Length": 19, "Cover_Rate": 0.3114754098360656} {"Template_token": ["", "Optional", "<", "int64_t", ">", "getSMRDEncodedOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "ByteOffset", ")", "{"], "ground_truth": ["if", "(", "!", "isDwordAligned", "(", "ByteOffset", ")", "&&", "!", "hasSMEMByteOffset", "(", "ST", ")", ")", "return", "None", ";"], "File": "AMDGPUBaseInfo70", "Func": "getSMRDEncodedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37987, "Length": 32, "Cover_Rate": 0.5245901639344263} {"Template_token": ["", "return", "hasSMEMByteOffset", "(", "ST", ")", "?", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ":", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo70", "Func": "isLegalSMRDEncodedImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37988, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "StringRef", "DX10ClampAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "DX10ClampAttr", ".", "empty", "(", ")", ")", "DX10Clamp", "=", "DX10ClampAttr", "==", "", ";", "FP32InputDenormals", "=", "ST", ".", "hasFP32Denormals", "(", "F", ")", ";"], "ground_truth": ["FP32OutputDenormals", "=", "FP32InputDenormals", ";"], "File": "AMDGPUBaseInfo70", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37990, "Length": 42, "Cover_Rate": 0.375} {"Template_token": ["", "return", "unpackBits", "(", "Waitcnt", ",", "getVmcntBitShift", "(", ")", ",", "getVmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo72", "Func": "decodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37991, "Length": 15, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "unsigned", "decodeVmcnt", "(", "const", "IsaInfo", "::", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ")", "{", "return", "unpackBits", "(", "Waitcnt", ",", "getVmcntBitShift", "(", ")", ",", "getVmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo72", "Func": "decodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37992, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "encodeVmcnt", "(", "const", "IsaInfo", "::", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "Vmcnt", ")", "{", "return", "packBits", "(", "Vmcnt", ",", "Waitcnt", ",", "getVmcntBitShift", "(", ")", ",", "getVmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo72", "Func": "encodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37994, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_1", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_2", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_4", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "File": "AMDGPUBaseInfo72", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37995, "Length": 90, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_4", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["if", "(", "!", "Features", ".", "test", "(", "FeatureGCN", ")", "||", "Features", ".", "test", "(", "FeatureSouthernIslands", ")", ")", "return", "{", "", ",", "", ",", "", "}", ";"], "File": "AMDGPUBaseInfo72", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37996, "Length": 80, "Cover_Rate": 0.3864734299516908} {"Template_token": ["", "unsigned", "getVmcntBitMask", "(", "const", "IsaInfo", "::", "IsaVersion", "&", "Version", ")", "{"], "ground_truth": ["return", "(", "", "<<", "getVmcntBitWidth", "(", ")", ")", "-", "", ";"], "File": "AMDGPUBaseInfo72", "Func": "getVmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37997, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "unsigned", "Lgkmcnt", "=", "getBitMask", "(", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["return", "Vmcnt", "|", "Expcnt", "|", "Lgkmcnt", ";"], "File": "AMDGPUBaseInfo72", "Func": "getWaitcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 37999, "Length": 21, "Cover_Rate": 0.3442622950819672} {"Template_token": ["", "unsigned", "getWaitcntBitMask", "(", "const", "IsaInfo", "::", "IsaVersion", "&", "Version", ")", "{"], "ground_truth": ["unsigned", "Vmcnt", "=", "getBitMask", "(", "getVmcntBitShift", "(", ")", ",", "getVmcntBitWidth", "(", ")", ")", ";"], "File": "AMDGPUBaseInfo72", "Func": "getWaitcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38000, "Length": 25, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "AS", ".", "FLAT_ADDRESS", "=", "", ";", "AS", ".", "PRIVATE_ADDRESS", "=", "", ";", "AS", ".", "REGION_ADDRESS", "=", "", ";", "return", "AS", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo73", "Func": "getAMDGPUAS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38001, "Length": 22, "Cover_Rate": 0.6875} {"Template_token": ["", "AS", ".", "FLAT_ADDRESS", "=", "", ";", "AS", ".", "PRIVATE_ADDRESS", "=", "", ";"], "ground_truth": ["AS", ".", "REGION_ADDRESS", "=", "", ";"], "File": "AMDGPUBaseInfo73", "Func": "getAMDGPUAS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38002, "Length": 18, "Cover_Rate": 0.5625} {"Template_token": ["", "return", "unpackBits", "(", "Waitcnt", ",", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "decodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38005, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "unsigned", "decodeLgkmcnt", "(", "const", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ")", "{", "return", "unpackBits", "(", "Waitcnt", ",", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "decodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38007, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "VmcntLo", "=", "unpackBits", "(", "Waitcnt", ",", "getVmcntBitShiftLo", "(", ")", ",", "getVmcntBitWidthLo", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", "<", "", ")", "return", "VmcntLo", ";", "unsigned", "VmcntHi", "=", "unpackBits", "(", "Waitcnt", ",", "getVmcntBitShiftHi", "(", ")", ",", "getVmcntBitWidthHi", "(", ")", ")", ";", "VmcntHi", "<<=", "getVmcntBitWidthLo", "(", ")", ";"], "ground_truth": ["return", "VmcntLo", "|", "VmcntHi", ";"], "File": "AMDGPUBaseInfo", "Func": "decodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38009, "Length": 54, "Cover_Rate": 0.8059701492537313} {"Template_token": ["", "Decoded", ".", "VmCnt", "=", "decodeVmcnt", "(", "Version", ",", "Encoded", ")", ";", "Decoded", ".", "ExpCnt", "=", "decodeExpcnt", "(", "Version", ",", "Encoded", ")", ";", "Decoded", ".", "LgkmCnt", "=", "decodeLgkmcnt", "(", "Version", ",", "Encoded", ")", ";", "return", "Decoded", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "decodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38010, "Length": 37, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "Waitcnt", "decodeWaitcnt", "(", "const", "IsaVersion", "&", "Version", ",", "unsigned", "Encoded", ")", "{", "Waitcnt", "Decoded", ";", "Decoded", ".", "VmCnt", "=", "decodeVmcnt", "(", "Version", ",", "Encoded", ")", ";", "Decoded", ".", "ExpCnt", "=", "decodeExpcnt", "(", "Version", ",", "Encoded", ")", ";", "Decoded", ".", "LgkmCnt", "=", "decodeLgkmcnt", "(", "Version", ",", "Encoded", ")", ";", "return", "Decoded", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "decodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38011, "Length": 52, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "encodeExpcnt", "(", "const", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "Expcnt", ")", "{", "return", "packBits", "(", "Expcnt", ",", "Waitcnt", ",", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "encodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38012, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "return", "packBits", "(", "Expcnt", ",", "Waitcnt", ",", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "encodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38013, "Length": 17, "Cover_Rate": 0.53125} {"Template_token": ["", "return", "packBits", "(", "Lgkmcnt", ",", "Waitcnt", ",", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "encodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38014, "Length": 17, "Cover_Rate": 0.53125} {"Template_token": ["", "return", "packBits", "(", "Lgkmcnt", ",", "Waitcnt", ",", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "encodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38015, "Length": 17, "Cover_Rate": 0.53125} {"Template_token": ["", "Waitcnt", "=", "packBits", "(", "Vmcnt", ",", "Waitcnt", ",", "getVmcntBitShiftLo", "(", ")", ",", "getVmcntBitWidthLo", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Version", ".", "Major", "<", "", ")", "return", "Waitcnt", ";"], "File": "AMDGPUBaseInfo", "Func": "encodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38016, "Length": 28, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "unsigned", "encodeWaitcnt", "(", "const", "IsaVersion", "&", "Version", ",", "const", "Waitcnt", "&", "Decoded", ")", "{"], "ground_truth": ["return", "encodeWaitcnt", "(", "Version", ",", "Decoded", ".", "VmCnt", ",", "Decoded", ".", "ExpCnt", ",", "Decoded", ".", "LgkmCnt", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "encodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38017, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "unsigned", "encodeWaitcnt", "(", "const", "IsaVersion", "&", "Version", ",", "const", "Waitcnt", "&", "Decoded", ")", "{"], "ground_truth": ["return", "encodeWaitcnt", "(", "Version", ",", "Decoded", ".", "VmCnt", ",", "Decoded", ".", "ExpCnt", ",", "Decoded", ".", "LgkmCnt", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "encodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38018, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureSGPRInitBug", ")", ")", "return", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getAddressableNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38019, "Length": 42, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "return", "getTotalNumVGPRs", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getAddressableNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38020, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "unsigned", "getAddressableNumVGPRs", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{"], "ground_truth": ["return", "getTotalNumVGPRs", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "getAddressableNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38021, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "unsigned", "getBitMask", "(", "unsigned", "Shift", ",", "unsigned", "Width", ")", "{", "return", "(", "(", "", "<<", "Width", ")", "-", "", ")", "<<", "Shift", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38022, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getBitMask", "(", "unsigned", "Shift", ",", "unsigned", "Width", ")", "{"], "ground_truth": ["return", "(", "(", "", "<<", "Width", ")", "-", "", ")", "<<", "Shift", ";"], "File": "AMDGPUBaseInfo", "Func": "getBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38023, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "memset", "(", "&", "KD", ",", "", ",", "sizeof", "(", "KD", ")", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ",", "amdhsa", "::", "FLOAT_DENORM_MODE_FLUSH_NONE", ")", ";"], "ground_truth": ["AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ",", "", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "getDefaultAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38024, "Length": 41, "Cover_Rate": 0.4939759036144578} {"Template_token": ["", "unsigned", "getEUsPerCU", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getEUsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38025, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getEUsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38026, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "(", "", "<<", "getExpcntBitWidth", "(", ")", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getExpcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38027, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getExpcntBitShift", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38029, "Length": 4, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getExpcntBitShift", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38030, "Length": 4, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "unsigned", "getExpcntBitWidth", "(", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getExpcntBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38031, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getExpcntBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38032, "Length": 4, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "unsigned", "getInitialPnputAddr", "(", "const", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "getIntegerAttribute", "(", "F", ",", "", ",", "", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "getInitialPSInputAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38034, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "StringRef", "Str", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "Result", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "F", ".", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "+", "Name", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getIntegerAttribute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38035, "Length": 42, "Cover_Rate": 0.49411764705882355} {"Template_token": ["", "if", "(", "!", "A", ".", "isStringAttribute", "(", ")", ")", "return", "Default", ";", "LLVMContext", "&", "Ctx", "=", "F", ".", "getContext", "(", ")", ";", "std", "::", "pair", "<", "int", ",", "int", ">", "Ints", "=", "Default", ";", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "Strs", "=", "A", ".", "getValueAsString", "(", ")", ".", "split", "(", "','", ")", ";"], "ground_truth": ["if", "(", "Strs", ".", "first", ".", "trim", "(", ")", ".", "getAsInteger", "(", "", ",", "Ints", ".", "first", ")", ")", "{"], "File": "AMDGPUBaseInfo", "Func": "getIntegerPairAttribute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38036, "Length": 75, "Cover_Rate": 0.40106951871657753} {"Template_token": ["", "unsigned", "getLgkmcntBitMask", "(", "const", "IsaVersion", "&", "Version", ")", "{"], "ground_truth": ["return", "(", "", "<<", "getLgkmcntBitWidth", "(", ")", ")", "-", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getLgkmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38037, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "unsigned", "getLgkmcntBitShift", "(", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getLgkmcntBitShift", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38039, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getLgkmcntBitShift", "(", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getLgkmcntBitShift", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38040, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getLgkmcntBitWidth", "(", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getLgkmcntBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38041, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "unsigned", "getLgkmcntBitWidth", "(", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getLgkmcntBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38042, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureLocalMemorySize32768", ")", ")", "return", "", ";", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureLocalMemorySize65536", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getLocalMemorySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38043, "Length": 35, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "const", "MIMGInfo", "*", "NewInfo", "=", "getMIMGOpcodeHelper", "(", "OrigInfo", "->", "BaseOpcode", ",", "OrigInfo", "->", "MIMGEncoding", ",", "NewChannels", ",", "OrigInfo", "->", "VAddrDwords", ")", ";"], "ground_truth": ["return", "NewInfo", "?", "NewInfo", "->", "Opcode", ":", "-", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getMaskedMIMGOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38044, "Length": 32, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "const", "MIMGInfo", "*", "NewInfo", "=", "getMIMGOpcodeHelper", "(", "OrigInfo", "->", "BaseOpcode", ",", "OrigInfo", "->", "MIMGEncoding", ",", "NewChannels", ",", "OrigInfo", "->", "VAddrDwords", ")", ";", "return", "NewInfo", "?", "NewInfo", "->", "Opcode", ":", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMaskedMIMGOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38045, "Length": 33, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMaxFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38047, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MaxNumSGPRs", "-=", "std", "::", "min", "(", "MaxNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MaxNumSGPRs", "=", "alignDown", "(", "MaxNumSGPRs", ",", "getSGPRAllocGranule", "(", "STI", ")", ")", ";", "return", "std", "::", "min", "(", "MaxNumSGPRs", ",", "AddressableNumSGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38048, "Length": 50, "Cover_Rate": 0.42735042735042733} {"Template_token": ["", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MaxNumSGPRs", "-=", "std", "::", "min", "(", "MaxNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MaxNumSGPRs", "=", "alignDown", "(", "MaxNumSGPRs", ",", "getSGPRAllocGranule", "(", "STI", ")", ")", ";", "return", "std", "::", "min", "(", "MaxNumSGPRs", ",", "AddressableNumSGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38049, "Length": 50, "Cover_Rate": 0.42735042735042733} {"Template_token": ["", "unsigned", "MaxNumVGPRs", "=", "alignDown", "(", "getTotalNumVGPRs", "(", "STI", ")", "/", "WavesPerEU", ",", "getVGPRAllocGranule", "(", "STI", ")", ")", ";", "unsigned", "AddressableNumVGPRs", "=", "getAddressableNumVGPRs", "(", "STI", ")", ";", "return", "std", "::", "min", "(", "MaxNumVGPRs", ",", "AddressableNumVGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38050, "Length": 37, "Cover_Rate": 0.6607142857142857} {"Template_token": ["", "unsigned", "getMaxNumVGPRs", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "unsigned", "WavesPerEU", ")", "{", "assert", "(", "WavesPerEU", "!=", "", ")", ";", "unsigned", "MaxNumVGPRs", "=", "alignDown", "(", "getTotalNumVGPRs", "(", "STI", ")", "/", "WavesPerEU", ",", "getVGPRAllocGranule", "(", "STI", ")", ")", ";", "unsigned", "AddressableNumVGPRs", "=", "getAddressableNumVGPRs", "(", "STI", ")", ";"], "ground_truth": ["return", "std", "::", "min", "(", "MaxNumVGPRs", ",", "AddressableNumVGPRs", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38051, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "return", "getWavesPerWorkGroup", "(", "STI", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38052, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "alignTo", "(", "getMaxWavesPerCU", "(", "STI", ",", "FlatWorkGroupSize", ")", ",", "getEUsPerCU", "(", "STI", ")", ")", "/", "getEUsPerCU", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38054, "Length": 22, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "return", "alignTo", "(", "getMaxWavesPerCU", "(", "STI", ",", "FlatWorkGroupSize", ")", ",", "getEUsPerCU", "(", "STI", ")", ")", "/", "getEUsPerCU", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38055, "Length": 22, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "if", "(", "!", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureGCN", ")", ")", "return", "", ";", "unsigned", "N", "=", "getWavesPerWorkGroup", "(", "STI", ",", "FlatWorkGroupSize", ")", ";", "if", "(", "N", "==", "", ")", "return", "", ";", "N", "=", "", "/", "N", ";", "return", "std", "::", "min", "(", "N", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMaxWorkGroupsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38056, "Length": 53, "Cover_Rate": 0.8153846153846154} {"Template_token": ["", "if", "(", "!", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureGCN", ")", ")", "return", "", ";", "unsigned", "N", "=", "getWavesPerWorkGroup", "(", "STI", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["if", "(", "N", "==", "", ")", "return", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getMaxWorkGroupsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38057, "Length": 36, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "return", "getMCOpcodeGen", "(", "Opcode", ",", "static_cast", "<", "Subtarget", ">", "(", "Gen", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38059, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "const", "MIMGInfo", "*", "Info", "=", "getMIMGOpcodeHelper", "(", "BaseOpcode", ",", "MIMGEncoding", ",", "VDataDwords", ",", "VAddrDwords", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "Opcode", ":", "-", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getMIMGOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38060, "Length": 26, "Cover_Rate": 0.6046511627906976} {"Template_token": ["", "int", "getMIMGOpcode", "(", "unsigned", "BaseOpcode", ",", "unsigned", "MIMGEncoding", ",", "unsigned", "VDataDwords", ",", "unsigned", "VAddrDwords", ")", "{"], "ground_truth": ["const", "MIMGInfo", "*", "Info", "=", "getMIMGOpcodeHelper", "(", "BaseOpcode", ",", "MIMGEncoding", ",", "VDataDwords", ",", "VAddrDwords", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "getMIMGOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38061, "Length": 32, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "unsigned", "getMinFlatWorkGroupSize", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMinFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38062, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "MinNumSGPRs", "=", "getTotalNumSGPRs", "(", "STI", ")", "/", "(", "WavesPerEU", "+", "", ")", ";", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MinNumSGPRs", "-=", "std", "::", "min", "(", "MinNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MinNumSGPRs", "=", "alignDown", "(", "MinNumSGPRs", ",", "getSGPRAllocGranule", "(", "STI", ")", ")", "+", "", ";", "return", "std", "::", "min", "(", "MinNumSGPRs", ",", "getAddressableNumSGPRs", "(", "STI", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38063, "Length": 69, "Cover_Rate": 0.696969696969697} {"Template_token": ["", "unsigned", "getMinNumSGPRs", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "unsigned", "WavesPerEU", ")", "{", "assert", "(", "WavesPerEU", "!=", "", ")", ";", "if", "(", "WavesPerEU", ">=", "getMaxWavesPerEU", "(", ")", ")", "return", "", ";", "unsigned", "MinNumSGPRs", "=", "getTotalNumSGPRs", "(", "STI", ")", "/", "(", "WavesPerEU", "+", "", ")", ";"], "ground_truth": ["if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MinNumSGPRs", "-=", "std", "::", "min", "(", "MinNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38064, "Length": 71, "Cover_Rate": 0.7171717171717171} {"Template_token": ["", "unsigned", "MinNumVGPRs", "=", "alignDown", "(", "getTotalNumVGPRs", "(", "STI", ")", "/", "(", "WavesPerEU", "+", "", ")", ",", "getVGPRAllocGranule", "(", "STI", ")", ")", "+", "", ";", "return", "std", "::", "min", "(", "MinNumVGPRs", ",", "getAddressableNumVGPRs", "(", "STI", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMinNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38065, "Length": 38, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "unsigned", "getMinWavesPerEU", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMinWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38066, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getMinWavesPerEU", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMinWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38067, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "int", "getMUBUFBaseOpcode", "(", "unsigned", "Opc", ")", "{", "const", "MUBUFInfo", "*", "Info", "=", "getMUBUFInfoFromOpcode", "(", "Opc", ")", ";", "return", "Info", "?", "Info", "->", "BaseOpcode", ":", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMUBUFBaseOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38068, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MUBUFInfo", "*", "Info", "=", "getMUBUFInfoFromOpcode", "(", "Opc", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "BaseOpcode", ":", "-", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getMUBUFBaseOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38069, "Length": 20, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "const", "MUBUFInfo", "*", "Info", "=", "getMUBUFOpcodeHelper", "(", "Opc", ")", ";", "return", "Info", "?", "Info", "->", "dwords", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMUBUFDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38070, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "return", "Info", "?", "Info", "->", "dwords", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMUBUFDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38071, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "const", "MUBUFInfo", "*", "Info", "=", "getMUBUFOpcodeHelper", "(", "Opc", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "has_soffset", ":", "false", ";"], "File": "AMDGPUBaseInfo", "Func": "getMUBUFHasSoffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38072, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "const", "MUBUFInfo", "*", "Info", "=", "getMUBUFOpcodeHelper", "(", "Opc", ")", ";", "return", "Info", "?", "Info", "->", "has_vaddr", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMUBUFHasVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38076, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "return", "Info", "?", "Info", "->", "has_vaddr", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMUBUFHasVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38077, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "return", "Info", "?", "Info", "->", "Opcode", ":", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMUBUFOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38079, "Length": 11, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "getNumVGPRBlocks", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "unsigned", "NumVGPRs", ")", "{", "NumVGPRs", "=", "alignTo", "(", "std", "::", "max", "(", "", ",", "NumVGPRs", ")", ",", "getVGPREncodingGranule", "(", "STI", ")", ")", ";", "return", "NumVGPRs", "/", "getVGPREncodingGranule", "(", "STI", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getNumVGPRBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38083, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getRegBitWidth", "(", "const", "MCRegisterClass", "&", "RC", ")", "{", "return", "getRegBitWidth", "(", "RC", ".", "getID", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38084, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getRegOperandSize", "(", "const", "MCRegisterInfo", "*", "MRI", ",", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{", "assert", "(", "OpNo", "<", "Desc", ".", "NumOperands", ")", ";", "unsigned", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "return", "getRegBitWidth", "(", "MRI", "->", "getRegClass", "(", "RCID", ")", ")", "/", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getRegOperandSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38086, "Length": 52, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getRegOperandSize", "(", "const", "MCRegisterInfo", "*", "MRI", ",", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["assert", "(", "OpNo", "<", "Desc", ".", "NumOperands", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "getRegOperandSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38087, "Length": 26, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "Version", ".", "Major", ">=", "", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getSGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38088, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getSGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38089, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "getSGPREncodingGranule", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getSGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38090, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "if", "(", "isGCN3Encoding", "(", "ST", ")", ")", "return", "ByteOffset", ";"], "ground_truth": ["return", "ByteOffset", ">>", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getSMRDEncodedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38091, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "unsigned", "getTotalNumVGPRs", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38093, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38094, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "getVGPRAllocGranule", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38095, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getVGPREncodingGranule", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "return", "getVGPRAllocGranule", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getVGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38097, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getVmcntBitMask", "(", "const", "IsaVersion", "&", "Version", ")", "{", "unsigned", "VmcntLo", "=", "(", "", "<<", "getVmcntBitWidthLo", "(", ")", ")", "-", "", ";", "if", "(", "Version", ".", "Major", "<", "", ")", "return", "VmcntLo", ";", "unsigned", "VmcntHi", "=", "(", "(", "", "<<", "getVmcntBitWidthHi", "(", ")", ")", "-", "", ")", "<<", "getVmcntBitWidthLo", "(", ")", ";", "return", "VmcntLo", "|", "VmcntHi", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getVmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38099, "Length": 58, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getVmcntBitMask", "(", "const", "IsaVersion", "&", "Version", ")", "{", "unsigned", "VmcntLo", "=", "(", "", "<<", "getVmcntBitWidthLo", "(", ")", ")", "-", "", ";"], "ground_truth": ["if", "(", "Version", ".", "Major", "<", "", ")", "return", "VmcntLo", ";"], "File": "AMDGPUBaseInfo", "Func": "getVmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38100, "Length": 33, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "unsigned", "getVmcntBitShiftHi", "(", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getVmcntBitShiftHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38101, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getVmcntBitShiftLo", "(", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getVmcntBitShiftLo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38103, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getVmcntBitWidthHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38105, "Length": 4, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "unsigned", "Expcnt", "=", "getBitMask", "(", "getExpcntBitShift", "(", ")", ",", "getExpcntBitWidth", "(", ")", ")", ";", "unsigned", "Lgkmcnt", "=", "getBitMask", "(", "getLgkmcntBitShift", "(", ")", ",", "getLgkmcntBitWidth", "(", ")", ")", ";", "unsigned", "Waitcnt", "=", "VmcntLo", "|", "Expcnt", "|", "Lgkmcnt", ";", "if", "(", "Version", ".", "Major", "<", "", ")", "return", "Waitcnt", ";", "unsigned", "VmcntHi", "=", "getBitMask", "(", "getVmcntBitShiftHi", "(", ")", ",", "getVmcntBitWidthHi", "(", ")", ")", ";"], "ground_truth": ["return", "Waitcnt", "|", "VmcntHi", ";"], "File": "AMDGPUBaseInfo", "Func": "getWaitcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38109, "Length": 67, "Cover_Rate": 0.7362637362637363} {"Template_token": ["", "unsigned", "getWavefrontSize", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize16", ")", ")", "return", "", ";", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUBaseInfo", "Func": "getWavefrontSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38110, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "return", "alignTo", "(", "FlatWorkGroupSize", ",", "getWavefrontSize", "(", "STI", ")", ")", "/", "getWavefrontSize", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getWavesPerWorkGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38111, "Length": 17, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "return", "alignTo", "(", "FlatWorkGroupSize", ",", "getWavefrontSize", "(", "STI", ")", ")", "/", "getWavefrontSize", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getWavesPerWorkGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38112, "Length": 17, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "return", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "hasPackedD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38118, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "bool", "hasSRAMECC", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUBaseInfo", "Func": "hasSRAMECC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38119, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "bool", "hasSRAMECC", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "hasSRAMECC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38120, "Length": 20, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "hasXNACK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38122, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "Header", ".", "amd_machine_version_stepping", "=", "Version", ".", "Stepping", ";", "Header", ".", "kernel_code_entry_byte_offset", "=", "sizeof", "(", "Header", ")", ";", "Header", ".", "wavefront_size", "=", "", ";", "Header", ".", "call_convention", "=", "-", "", ";", "Header", ".", "kernarg_segment_alignment", "=", "", ";", "Header", ".", "group_segment_alignment", "=", "", ";"], "ground_truth": ["Header", ".", "private_segment_alignment", "=", "", ";"], "File": "AMDGPUBaseInfo", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38123, "Length": 48, "Cover_Rate": 0.39669421487603307} {"Template_token": ["", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "return", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "ByVal", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38124, "Length": 56, "Cover_Rate": 0.4307692307692308} {"Template_token": ["", "bool", "isCompute", "(", "CallingConv", "::", "ID", "cc", ")", "{"], "ground_truth": ["return", "!", "isShader", "(", "cc", ")", "||", "cc", "==", "CallingConv", "::", "_CS", ";"], "File": "AMDGPUBaseInfo", "Func": "isCompute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38126, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "bool", "isGCN3Encoding", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUBaseInfo", "Func": "isGCN3Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38127, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "isGCN3Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38128, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "isGFX9", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38129, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "isGFX9", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38130, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isInlinableLiteral16", "(", "int16_t", "Literal", ",", "bool", "HasInv2Pi", ")", "{", "if", "(", "!", "HasInv2Pi", ")", "return", "false", ";", "if", "(", "Literal", ">=", "-", "", "&&", "Literal", "<=", "", ")", "return", "true", ";", "uint16_t", "Val", "=", "static_cast", "<", "uint16_t", ">", "(", "Literal", ")", ";", "return", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "isInlinableLiteral16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38131, "Length": 81, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "HasInv2Pi", ")", "return", "false", ";", "if", "(", "Literal", ">=", "-", "", "&&", "Literal", "<=", "", ")", "return", "true", ";", "uint16_t", "Val", "=", "static_cast", "<", "uint16_t", ">", "(", "Literal", ")", ";", "return", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", "||", "Val", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "isInlinableLiteral16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38132, "Length": 71, "Cover_Rate": 0.8765432098765432} {"Template_token": ["", "if", "(", "Literal", ">=", "-", "", "&&", "Literal", "<=", "", ")", "return", "true", ";", "uint64_t", "Val", "=", "static_cast", "<", "uint64_t", ">", "(", "Literal", ")", ";"], "ground_truth": ["return", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "||", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "||", "(", "Val", "==", "", "&&", "HasInv2Pi", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "isInlinableLiteral64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38134, "Length": 119, "Cover_Rate": 0.9153846153846154} {"Template_token": ["", "bool", "isInlinableLiteralV216", "(", "int32_t", "Literal", ",", "bool", "HasInv2Pi", ")", "{", "assert", "(", "HasInv2Pi", ")", ";", "int16_t", "Lo16", "=", "static_cast", "<", "int16_t", ">", "(", "Literal", ")", ";", "int16_t", "Hi16", "=", "static_cast", "<", "int16_t", ">", "(", "Literal", ">>", "", ")", ";", "return", "Lo16", "==", "Hi16", "&&", "isInlinableLiteral16", "(", "Lo16", ",", "HasInv2Pi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "isInlinableLiteralV216", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38136, "Length": 52, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "HasInv2Pi", ")", ";", "int16_t", "Lo16", "=", "static_cast", "<", "int16_t", ">", "(", "Literal", ")", ";", "int16_t", "Hi16", "=", "static_cast", "<", "int16_t", ">", "(", "Literal", ">>", "", ")", ";", "return", "Lo16", "==", "Hi16", "&&", "isInlinableLiteral16", "(", "Lo16", ",", "HasInv2Pi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "isInlinableLiteralV216", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38137, "Length": 42, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "bool", "isIntrinsicSourceOfDivergence", "(", "unsigned", "IntrID", ")", "{", "return", "lookupSourceOfDivergence", "(", "IntrID", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "isIntrinsicSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38138, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isIntrinsicSourceOfDivergence", "(", "unsigned", "IntrID", ")", "{", "return", "lookupSourceOfDivergence", "(", "IntrID", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "isIntrinsicSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38139, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isLegalSMRDImmOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "ByteOffset", ")", "{", "int64_t", "EncodedOffset", "=", "getSMRDEncodedOffset", "(", "ST", ",", "ByteOffset", ")", ";", "return", "isGCN3Encoding", "(", "ST", ")", "?", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ":", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "isLegalSMRDImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38141, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "return", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "isReadOnlySegment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38142, "Length": 30, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "for", "(", "MCRegAliasIterator", "R", "(", "Reg0", ",", "TRI", ",", "true", ")", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{"], "ground_truth": ["if", "(", "*", "R", "==", "Reg1", ")", "return", "true", ";"], "File": "AMDGPUBaseInfo", "Func": "isRegIntersect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38143, "Length": 32, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "for", "(", "MCRegAliasIterator", "R", "(", "Reg0", ",", "TRI", ",", "true", ")", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{", "if", "(", "*", "R", "==", "Reg1", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUBaseInfo", "Func": "isRegIntersect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38144, "Length": 36, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "switch", "(", "cc", ")", "{", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_LS", ":"], "ground_truth": ["case", "CallingConv", "::", "_HS", ":"], "File": "AMDGPUBaseInfo", "Func": "isShader", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38146, "Length": 20, "Cover_Rate": 0.3389830508474576} {"Template_token": ["", "bool", "isShader", "(", "CallingConv", "::", "ID", "cc", ")", "{", "switch", "(", "cc", ")", "{", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_LS", ":"], "ground_truth": ["case", "CallingConv", "::", "_HS", ":"], "File": "AMDGPUBaseInfo", "Func": "isShader", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38147, "Length": 29, "Cover_Rate": 0.4915254237288136} {"Template_token": ["", "bool", "isSrcInlinableOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["assert", "(", "OpNo", "<", "Desc", ".", "NumOperands", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "isSISrcInlinableOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38148, "Length": 21, "Cover_Rate": 0.44680851063829785} {"Template_token": ["", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";"], "ground_truth": ["return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "File": "AMDGPUBaseInfo", "Func": "isSISrcInlinableOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38149, "Length": 21, "Cover_Rate": 0.44680851063829785} {"Template_token": ["", "Dst", "|=", "(", "Src", "<<", "Shift", ")", "&", "getBitMask", "(", "Shift", ",", "Width", ")", ";", "return", "Dst", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "packBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38150, "Length": 19, "Cover_Rate": 0.36538461538461536} {"Template_token": ["", "return", "TT", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "shouldEmitConstantsToTextSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38151, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Imm", "=", "MaxImm", ";", "}", "else", "{", "uint32_t", "High", "=", "(", "Imm", "+", "Align", ")", "&", "~", "", ";", "uint32_t", "Low", "=", "(", "Imm", "+", "Align", ")", "&", "", ";", "Imm", "=", "Low", ";", "Overflow", "=", "High", "-", "Align", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "splitMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38153, "Length": 41, "Cover_Rate": 0.30597014925373134} {"Template_token": ["", "auto", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "Stream", "<<", "TargetTriple", ".", "getArchName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getVendorName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getOSName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getEnvironmentName", "(", ")", "<<", "'-'", "<<", "", "<<", "Version", ".", "Major", "<<", "Version", ".", "Minor", "<<", "Version", ".", "Stepping", ";"], "ground_truth": ["if", "(", "hasXNACK", "(", "*", "STI", ")", ")", "Stream", "<<", "", ";"], "File": "AMDGPUBaseInfo", "Func": "streamIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38154, "Length": 72, "Cover_Rate": 0.6371681415929203} {"Template_token": ["", "unsigned", "unpackBits", "(", "unsigned", "Src", ",", "unsigned", "Shift", ",", "unsigned", "Width", ")", "{", "return", "(", "Src", "&", "getBitMask", "(", "Shift", ",", "Width", ")", ")", ">>", "Shift", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "unpackBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38155, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "Waitcnt", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "Waitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38157, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "Waitcnt", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "Waitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38158, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "SPReg", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "enableFlatScratch", "(", ")", ")", "{", "SPReg", "=", "MIRBuilder", ".", "buildCopy", "(", "PtrTy", ",", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "{", "SPReg", "=", "MIRBuilder", ".", "buildInstr", "(", "", ",", "{", "PtrTy", "}", ",", "{", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "}", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering10", "Func": "getStackAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38160, "Length": 83, "Cover_Rate": 0.31800766283524906} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "any_of", "(", "CallerF", ".", "args", "(", ")", ",", "[", "]", "(", "const", "Argument", "&", "A", ")", "{", "return", "A", ".", "hasByValAttr", "(", ")", "||", "A", ".", "hasSwiftErrorAttr", "(", ")", ";", "}", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "return", "canGuaranteeTCO", "(", "CalleeCC", ")", "&&", "CalleeCC", "==", "CallerF", ".", "getCallingConv", "(", ")", ";", "if", "(", "!", "doCallerAndCalleePassArgsTheSameWay", "(", "Info", ",", "MF", ",", "InArgs", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "areCalleeOutgoingArgsTailCallable", "(", "Info", ",", "MF", ",", "OutArgs", ")", ")", "return", "false", ";"], "File": "AMDGPUCallLowering10", "Func": "isEligibleForTailCallOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38161, "Length": 121, "Cover_Rate": 0.4245614035087719} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "OutArgs", ";", "for", "(", "auto", "&", "OrigArg", ":", "Info", ".", "OrigArgs", ")", "splitToValueTypes", "(", "OrigArg", ",", "OutArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "InArgs", ";", "if", "(", "Info", ".", "CanLowerReturn", "&&", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "InArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "bool", "CanTailCallOpt", "=", "isEligibleForTailCallOptimization", "(", "MIRBuilder", ",", "Info", ",", "InArgs", ",", "OutArgs", ")", ";", "if", "(", "Info", ".", "IsMustTailCall", "&&", "!", "CanTailCallOpt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "Info", ".", "IsTailCall", "=", "CanTailCallOpt", ";", "if", "(", "CanTailCallOpt", ")", "return", "lowerTailCall", "(", "MIRBuilder", ",", "Info", ",", "OutArgs", ")", ";", "CCAssignFn", "*", "AssignFnFixed", ";", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "Info", ".", "CallConv", ",", "TLI", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "MIB", ".", "addDef", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";"], "ground_truth": ["MIB", ".", "addRegMask", "(", "Mask", ")", ";"], "File": "AMDGPUCallLowering10", "Func": "lowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38162, "Length": 346, "Cover_Rate": 0.4576719576719577} {"Template_token": ["", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "CC", ")", ";", "++", "Idx", ";", "}", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "if", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "||", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "&&", "Info", "->", "isPnputAllocated", "(", "", ")", ")", ")", "{", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "Info", "->", "markPnputAllocated", "(", "", ")", ";", "Info", "->", "markPnputEnabled", "(", "", ")", ";", "}", "if", "(", "Subtarget", ".", "isAmdPalOS", "(", ")", ")", "{", "unsigned", "PsInputBits", "=", "Info", "->", "getPnputAddr", "(", ")", "&", "Info", "->", "getPnputEnable", "(", ")", ";", "if", "(", "(", "PsInputBits", "&", "", ")", "==", "", "||", "(", "(", "PsInputBits", "&", "", ")", "==", "", "&&", "(", "PsInputBits", ">>", "", "&", "", ")", ")", ")", "Info", "->", "markPnputEnabled", "(", "countTrailingZeros", "(", "Info", "->", "getPnputAddr", "(", ")", ",", "ZB_Undefined", ")", ")", ";", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "B", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "IsEntryFunc", "&&", "!", "IsGraphics", ")", "{", "TLI", ".", "allocateSpecialInputVGPRsFixed", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "IncomingValueAssigner", "Assigner", "(", "AssignFn", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "SplitArgs", ",", "CCInfo", ")", ")", "return", "false", ";", "FormalArgHandler", "Handler", "(", "B", ",", "MRI", ")", ";", "if", "(", "!", "handleAssignments", "(", "Handler", ",", "SplitArgs", ",", "CCInfo", ",", "ArgLocs", ",", "B", ")", ")", "return", "false", ";", "uint64_t", "StackOffset", "=", "Assigner", ".", "StackOffset", ";", "if", "(", "IsEntryFunc", ")", "{", "TLI", ".", "allocateSystemSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "Info", ",", "CC", ",", "IsGraphics", ")", ";", "}", "else", "{", "if", "(", "!", "Subtarget", ".", "enableFlatScratch", "(", ")", ")", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "TLI", ".", "allocateSpecialInputSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "Info", "->", "setBytesInStackArgArea", "(", "StackOffset", ")", ";", "B", ".", "setMBB", "(", "MBB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering10", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38163, "Length": 368, "Cover_Rate": 0.38055842812823165} {"Template_token": ["", "MFI", "->", "setIfReturnsVoid", "(", "!", "Val", ")", ";", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "", ")", ";", "CallingConv", "::", "ID", "CC", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "bool", "IsShader", "=", "", "(", "CC", ")", ";", "const", "bool", "IsWaveEnd", "=", "(", "IsShader", "&&", "MFI", "->", "returnsVoid", "(", ")", ")", "||", "", "(", "CC", ")", ";", "if", "(", "IsWaveEnd", ")", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ";", "return", "true", ";", "}", "auto", "const", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "", ";", "if", "(", "IsShader", ")", "ReturnOpc", "=", "", ";", "else", "if", "(", "CC", "==", "CallingConv", "::", "_Gfx", ")", "ReturnOpc", "=", "", ";", "else", "ReturnOpc", "=", "", ";", "auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "else", "if", "(", "ReturnOpc", "==", "", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";"], "File": "AMDGPUCallLowering10", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38164, "Length": 198, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "if", "(", "!", "IsSibCall", ")", "{", "unsigned", "NumReusableBytes", "=", "FuncInfo", "->", "getBytesInStackArgArea", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "OutLocs", ";", "CCState", "OutInfo", "(", "CalleeCC", ",", "false", ",", "MF", ",", "OutLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "OutgoingValueAssigner", "CalleeAssigner", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", ";", "if", "(", "!", "determineAssignments", "(", "CalleeAssigner", ",", "OutArgs", ",", "OutInfo", ")", ")", "return", "false", ";", "NumBytes", "=", "alignTo", "(", "OutInfo", ".", "getNextStackOffset", "(", ")", ",", "ST", ".", "getStackAlignment", "(", ")", ")", ";", "FPDiff", "=", "NumReusableBytes", "-", "NumBytes", ";", "assert", "(", "isAligned", "(", "ST", ".", "getStackAlignment", "(", ")", ",", "FPDiff", ")", "&&", "", ")", ";", "}", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", ",", "", ">", "ImplicitArgRegs", ";", "if", "(", "Info", ".", "CallConv", "!=", "CallingConv", "::", "_Gfx", ")", "{", "if", "(", "!", "passSpecialInputs", "(", "MIRBuilder", ",", "CCInfo", ",", "ImplicitArgRegs", ",", "Info", ")", ")", "return", "false", ";", "}", "OutgoingValueAssigner", "Assigner", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "OutArgs", ",", "CCInfo", ")", ")", "return", "false", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "true", ",", "FPDiff", ")", ";", "if", "(", "!", "handleAssignments", "(", "Handler", ",", "OutArgs", ",", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ")", ")", "return", "false", ";", "handleImplicitCallArguments", "(", "MIRBuilder", ",", "MIB", ",", "ST", ",", "*", "FuncInfo", ",", "ImplicitArgRegs", ")", ";", "if", "(", "!", "IsSibCall", ")", "{", "MIB", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "FPDiff", ")", ";", "CallSeqStart", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "", ")", ";"], "File": "AMDGPUCallLowering10", "Func": "lowerTailCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38165, "Length": 295, "Cover_Rate": 0.45878693623639194} {"Template_token": ["", "CCAssignFn", "*", "AssignFnFixed", ";", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "CalleeCC", ",", "TLI", ")", ";", "MachineInstrBuilder", "CallSeqStart", ";", "if", "(", "!", "IsSibCall", ")", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "true", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "MIB", ".", "addImm", "(", "", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "int", "FPDiff", "=", "", ";", "unsigned", "NumBytes", "=", "", ";", "if", "(", "!", "IsSibCall", ")", "{", "unsigned", "NumReusableBytes", "=", "FuncInfo", "->", "getBytesInStackArgArea", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "OutLocs", ";", "CCState", "OutInfo", "(", "CalleeCC", ",", "false", ",", "MF", ",", "OutLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "OutgoingValueAssigner", "CalleeAssigner", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", ";", "if", "(", "!", "determineAssignments", "(", "CalleeAssigner", ",", "OutArgs", ",", "OutInfo", ")", ")", "return", "false", ";", "NumBytes", "=", "alignTo", "(", "OutInfo", ".", "getNextStackOffset", "(", ")", ",", "ST", ".", "getStackAlignment", "(", ")", ")", ";", "FPDiff", "=", "NumReusableBytes", "-", "NumBytes", ";", "assert", "(", "isAligned", "(", "ST", ".", "getStackAlignment", "(", ")", ",", "FPDiff", ")", "&&", "", ")", ";", "}", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", ",", "", ">", "ImplicitArgRegs", ";", "if", "(", "Info", ".", "CallConv", "!=", "CallingConv", "::", "_Gfx", ")", "{", "if", "(", "!", "passSpecialInputs", "(", "MIRBuilder", ",", "CCInfo", ",", "ImplicitArgRegs", ",", "Info", ")", ")", "return", "false", ";", "}", "OutgoingValueAssigner", "Assigner", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "OutArgs", ",", "CCInfo", ")", ")", "return", "false", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "true", ",", "FPDiff", ")", ";", "if", "(", "!", "handleAssignments", "(", "Handler", ",", "OutArgs", ",", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ")", ")", "return", "false", ";", "handleImplicitCallArguments", "(", "MIRBuilder", ",", "MIB", ",", "ST", ",", "*", "FuncInfo", ",", "ImplicitArgRegs", ")", ";", "if", "(", "!", "IsSibCall", ")", "{", "MIB", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "FPDiff", ")", ";"], "ground_truth": ["CallSeqStart", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "", ")", ";"], "File": "AMDGPUCallLowering10", "Func": "lowerTailCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38166, "Length": 411, "Cover_Rate": 0.6391912908242613} {"Template_token": ["", "}", "if", "(", "IncomingArgY", "&&", "!", "IncomingArgY", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDY", "&&", "NeedWorkItemIDY", "&&", "ST", ".", "getMaxWorkitemID", "(", "MF", ".", "getFunction", "(", ")", ",", "", ")", "!=", "", ")", "{", "Register", "Y", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "LI", "->", "loadInputValue", "(", "Y", ",", "MIRBuilder", ",", "IncomingArgY", ",", "std", "::", "get", "<", "", ">", "(", "WorkitemIDY", ")", ",", "std", "::", "get", "<", "", ">", "(", "WorkitemIDY", ")", ")", ";", "Y", "=", "MIRBuilder", ".", "buildShl", "(", "S32", ",", "Y", ",", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ".", "getReg", "(", "", ")", ";", "InputReg", "=", "InputReg", "?", "MIRBuilder", ".", "buildOr", "(", "S32", ",", "InputReg", ",", "Y", ")", ".", "getReg", "(", "", ")", ":", "Y", ";", "}", "if", "(", "IncomingArgZ", "&&", "!", "IncomingArgZ", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDZ", "&&", "NeedWorkItemIDZ", "&&", "ST", ".", "getMaxWorkitemID", "(", "MF", ".", "getFunction", "(", ")", ",", "", ")", "!=", "", ")", "{", "Register", "Z", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "LI", "->", "loadInputValue", "(", "Z", ",", "MIRBuilder", ",", "IncomingArgZ", ",", "std", "::", "get", "<", "", ">", "(", "WorkitemIDZ", ")", ",", "std", "::", "get", "<", "", ">", "(", "WorkitemIDZ", ")", ")", ";", "Z", "=", "MIRBuilder", ".", "buildShl", "(", "S32", ",", "Z", ",", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ".", "getReg", "(", "", ")", ";", "InputReg", "=", "InputReg", "?", "MIRBuilder", ".", "buildOr", "(", "S32", ",", "InputReg", ",", "Z", ")", ".", "getReg", "(", "", ")", ":", "Z", ";", "}", "if", "(", "!", "InputReg", "&&", "(", "NeedWorkItemIDX", "||", "NeedWorkItemIDY", "||", "NeedWorkItemIDZ", ")", ")", "{", "InputReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "if", "(", "!", "IncomingArgX", "&&", "!", "IncomingArgY", "&&", "!", "IncomingArgZ", ")", "{", "MIRBuilder", ".", "buildUndef", "(", "InputReg", ")", ";", "}", "else", "{", "ArgDescriptor", "IncomingArg", "=", "ArgDescriptor", "::", "createArg", "(", "IncomingArgX", "?", "*", "IncomingArgX", ":", "IncomingArgY", "?", "*", "IncomingArgY", ":", "*", "IncomingArgZ", ",", "~", "", ")", ";", "LI", "->", "loadInputValue", "(", "InputReg", ",", "MIRBuilder", ",", "&", "IncomingArg", ",", "&", "", ",", "S32", ")", ";", "}", "}", "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "if", "(", "InputReg", ")", "ArgRegs", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "if", "(", "!", "CCInfo", ".", "AllocateReg", "(", "OutgoingArg", "->", "getRegister", "(", ")", ")", ")", "report_fatal_error", "(", "", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering10", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38167, "Length": 398, "Cover_Rate": 0.34973637961335674} {"Template_token": ["", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "ArgTy", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "ArgTy", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "return", "false", ";", "auto", "WorkitemIDX", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ";", "auto", "WorkitemIDY", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ";", "auto", "WorkitemIDZ", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgX", "=", "std", "::", "get", "<", "", ">", "(", "WorkitemIDX", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgY", "=", "std", "::", "get", "<", "", ">", "(", "WorkitemIDY", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgZ", "=", "std", "::", "get", "<", "", ">", "(", "WorkitemIDZ", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "bool", "NeedWorkItemIDX", "=", "!", "Info", ".", "CB", "->", "hasFnAttr", "(", "", ")", ";", "const", "bool", "NeedWorkItemIDY", "=", "!", "Info", ".", "CB", "->", "hasFnAttr", "(", "", ")", ";", "const", "bool", "NeedWorkItemIDZ", "=", "!", "Info", ".", "CB", "->", "hasFnAttr", "(", "", ")", ";", "Register", "InputReg", ";", "if", "(", "IncomingArgX", "&&", "!", "IncomingArgX", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDX", "&&", "NeedWorkItemIDX", ")", "{", "InputReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "LI", "->", "loadInputValue", "(", "InputReg", ",", "MIRBuilder", ",", "IncomingArgX", ",", "std", "::", "get", "<", "", ">", "(", "WorkitemIDX", ")", ",", "std", "::", "get", "<", "", ">", "(", "WorkitemIDX", ")", ")", ";", "}", "if", "(", "IncomingArgY", "&&", "!", "IncomingArgY", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDY", "&&", "NeedWorkItemIDY", ")", "{", "Register", "Y", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "LI", "->", "loadInputValue", "(", "Y", ",", "MIRBuilder", ",", "IncomingArgY", ",", "std", "::", "get", "<", "", ">", "(", "WorkitemIDY", ")", ",", "std", "::", "get", "<", "", ">", "(", "WorkitemIDY", ")", ")", ";", "Y", "=", "MIRBuilder", ".", "buildShl", "(", "S32", ",", "Y", ",", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ".", "getReg", "(", "", ")", ";", "InputReg", "=", "InputReg", "?", "MIRBuilder", ".", "buildOr", "(", "S32", ",", "InputReg", ",", "Y", ")", ".", "getReg", "(", "", ")", ":", "Y", ";", "}", "if", "(", "IncomingArgZ", "&&", "!", "IncomingArgZ", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDZ", "&&", "NeedWorkItemIDZ", ")", "{", "Register", "Z", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "LI", "->", "loadInputValue", "(", "Z", ",", "MIRBuilder", ",", "IncomingArgZ", ",", "std", "::", "get", "<", "", ">", "(", "WorkitemIDZ", ")", ",", "std", "::", "get", "<", "", ">", "(", "WorkitemIDZ", ")", ")", ";", "Z", "=", "MIRBuilder", ".", "buildShl", "(", "S32", ",", "Z", ",", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ".", "getReg", "(", "", ")", ";", "InputReg", "=", "InputReg", "?", "MIRBuilder", ".", "buildOr", "(", "S32", ",", "InputReg", ",", "Z", ")", ".", "getReg", "(", "", ")", ":", "Z", ";", "}", "if", "(", "!", "InputReg", "&&", "(", "NeedWorkItemIDX", "||", "NeedWorkItemIDY", "||", "NeedWorkItemIDZ", ")", ")", "{"], "ground_truth": ["InputReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";"], "File": "AMDGPUCallLowering11", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38168, "Length": 481, "Cover_Rate": 0.4633911368015414} {"Template_token": ["", "CallLowering", "::", "CallLowering", "(", "const", "TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", ",", "AMDGPUA", "(", "TLI", ".", "getAS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering12", "Func": "AMDGPUCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38169, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "CallLowering", "::", "CallLowering", "(", "const", "TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", ",", "AMDGPUA", "(", "TLI", ".", "getAS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering12", "Func": "AMDGPUCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38170, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "DispatchIDReg", "=", "Info", "->", "addDispatchID", "(", "*", "TRI", ")", ";", "CCInfo", ".", "AllocateReg", "(", "DispatchIDReg", ")", ";", "}", "if", "(", "Info", "->", "hasFlatScratchInit", "(", ")", ")", "{", "unsigned", "FlatScratchInitReg", "=", "Info", "->", "addFlatScratchInit", "(", "*", "TRI", ")", ";", "CCInfo", ".", "AllocateReg", "(", "FlatScratchInitReg", ")", ";", "}", "unsigned", "NumArgs", "=", "F", ".", "arg_size", "(", ")", ";", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "F", ".", "arg_begin", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "CurOrigArg", ")", "{", "EVT", "ValEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "CurOrigArg", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "ValVT", "=", "ValEVT", ".", "getSimpleVT", "(", ")", ";", "", "Flags", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", ",", "CurOrigArg", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "", ",", "DL", ",", "F", ")", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlignment", "(", "CurOrigArg", "->", "getType", "(", ")", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";", "if", "(", "Res", ")", "return", "false", ";", "}", "Function", "::", "const_arg_iterator", "Arg", "=", "F", ".", "arg_begin", "(", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_VS", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "Arg", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VRegs", "[", "i", "]", ")", ";"], "ground_truth": ["MIRBuilder", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ")", ";"], "File": "AMDGPUCallLowering12", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38171, "Length": 309, "Cover_Rate": 0.42916666666666664} {"Template_token": ["", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "ParamTy", ")", ";", "unsigned", "PtrReg", "=", "lowerParameterPtr", "(", "MIRBuilder", ",", "ParamTy", ",", "Offset", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MOInvariant", ",", "TypeSize", ",", "Align", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "DstReg", ",", "PtrReg", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering12", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38172, "Length": 62, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "=", "getLLTForType", "(", "*", "PtrTy", ",", "DL", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";", "unsigned", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";"], "ground_truth": ["unsigned", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";"], "File": "AMDGPUCallLowering12", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38173, "Length": 108, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "}", "if", "(", "Info", "->", "hasFlatScratchInit", "(", ")", ")", "{", "unsigned", "FlatScratchInitReg", "=", "Info", "->", "addFlatScratchInit", "(", "*", "TRI", ")", ";", "CCInfo", ".", "AllocateReg", "(", "FlatScratchInitReg", ")", ";", "}", "unsigned", "NumArgs", "=", "F", ".", "arg_size", "(", ")", ";", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "F", ".", "arg_begin", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "unsigned", "PnputNum", "=", "", ";", "BitVector", "Skipped", "(", "NumArgs", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "CurOrigArg", ")", "{", "EVT", "ValEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "CurOrigArg", "->", "getType", "(", ")", ")", ";", "", "Flags", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", ",", "CurOrigArg", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "", ",", "DL", ",", "F", ")", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlignment", "(", "CurOrigArg", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", "&&", "!", "OrigArg", ".", "Flags", ".", "isInReg", "(", ")", "&&", "!", "OrigArg", ".", "Flags", ".", "isByVal", "(", ")", "&&", "PnputNum", "<=", "", ")", "{", "if", "(", "CurOrigArg", "->", "use_empty", "(", ")", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ")", "{", "Skipped", ".", "set", "(", "i", ")", ";", "++", "PnputNum", ";", "continue", ";", "}", "Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "!", "CurOrigArg", "->", "use_empty", "(", ")", ")", "Info", "->", "markPnputEnabled", "(", "PnputNum", ")", ";", "++", "PnputNum", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "if", "(", "ValEVT", ".", "isVector", "(", ")", ")", "{", "EVT", "ElemVT", "=", "ValEVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "ValVT", "=", "ElemVT", ".", "getSimpleVT", "(", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";", "if", "(", "!", "Res", ")", "return", "false", ";", "}", "else", "{", "MVT", "ValVT", "=", "ValEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";"], "ground_truth": ["if", "(", "Res", ")", "return", "false", ";"], "File": "AMDGPUCallLowering13", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38175, "Length": 383, "Cover_Rate": 0.39854318418314255} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "ParamTy", ")", ";"], "ground_truth": ["unsigned", "PtrReg", "=", "lowerParameterPtr", "(", "MIRBuilder", ",", "ParamTy", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering13", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38176, "Length": 73, "Cover_Rate": 0.47096774193548385} {"Template_token": ["", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "=", "getLLTForType", "(", "*", "PtrTy", ",", "DL", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";", "unsigned", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "MIRBuilder", ".", "buildGEP", "(", "DstReg", ",", "KernArgSegmentVReg", ",", "OffsetReg", ")", ";"], "ground_truth": ["return", "DstReg", ";"], "File": "AMDGPUCallLowering13", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38177, "Length": 94, "Cover_Rate": 0.5371428571428571} {"Template_token": ["", "unsigned", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "MIRBuilder", ".", "buildGEP", "(", "DstReg", ",", "KernArgSegmentVReg", ",", "OffsetReg", ")", ";", "return", "DstReg", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering13", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38178, "Length": 59, "Cover_Rate": 0.33714285714285713} {"Template_token": ["", "bool", "CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "if", "(", "Val", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "buildInstr", "(", "", ")", ";"], "File": "AMDGPUCallLowering13", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38179, "Length": 33, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";"], "ground_truth": ["unsigned", "PtrReg", "=", "lowerParameterPtr", "(", "MIRBuilder", ",", "ParamTy", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering14", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38182, "Length": 74, "Cover_Rate": 0.5} {"Template_token": ["", "void", "CallLowering", "::", "lowerParameter", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "Type", "*", "ParamTy", ",", "uint64_t", "Offset", ",", "unsigned", "Align", ",", "unsigned", "DstReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "ground_truth": ["const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";"], "File": "AMDGPUCallLowering14", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38183, "Length": 60, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "=", "getLLTForType", "(", "*", "PtrTy", ",", "DL", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";", "unsigned", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";"], "ground_truth": ["unsigned", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";"], "File": "AMDGPUCallLowering14", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38184, "Length": 121, "Cover_Rate": 0.6914285714285714} {"Template_token": ["", "if", "(", "Val", ")", "return", "false", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering14", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38185, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "Val", ")", "return", "false", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCallLowering14", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38186, "Length": 17, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "CurOrigArg", ")", "{", "EVT", "ValEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "CurOrigArg", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "ValVT", "=", "ValEVT", ".", "getSimpleVT", "(", ")", ";", "", "Flags", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", ",", "CurOrigArg", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "", ",", "DL", ",", "F", ")", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlignment", "(", "CurOrigArg", "->", "getType", "(", ")", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";", "if", "(", "Res", ")", "return", "false", ";", "}", "Function", "::", "const_arg_iterator", "Arg", "=", "F", ".", "arg_begin", "(", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_VS", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "Arg", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VRegs", "[", "i", "]", ")", ";", "MIRBuilder", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "VRegs", "[", "i", "]", ",", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "return", "true", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "Arg", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";"], "ground_truth": ["lowerParameter", "(", "MIRBuilder", ",", "Arg", "->", "getType", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", "+", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "MF", ")", ",", "VRegs", "[", "i", "]", ")", ";"], "File": "AMDGPUCallLowering15", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38187, "Length": 306, "Cover_Rate": 0.42382271468144045} {"Template_token": ["", "MIRBuilder", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "InputPtrReg", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "VReg", ",", "InputPtrReg", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrReg", ")", ";", "}", "if", "(", "Info", "->", "hasDispatchID", "(", ")", ")", "{", "unsigned", "DispatchIDReg", "=", "Info", "->", "addDispatchID", "(", "*", "TRI", ")", ";", "CCInfo", ".", "AllocateReg", "(", "DispatchIDReg", ")", ";", "}", "if", "(", "Info", "->", "hasFlatScratchInit", "(", ")", ")", "{", "unsigned", "FlatScratchInitReg", "=", "Info", "->", "addFlatScratchInit", "(", "*", "TRI", ")", ";", "CCInfo", ".", "AllocateReg", "(", "FlatScratchInitReg", ")", ";", "}", "unsigned", "NumArgs", "=", "F", ".", "arg_size", "(", ")", ";", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "F", ".", "arg_begin", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "CurOrigArg", ")", "{", "EVT", "ValEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "CurOrigArg", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "ValVT", "=", "ValEVT", ".", "getSimpleVT", "(", ")", ";", "", "Flags", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", ",", "CurOrigArg", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "", ",", "DL", ",", "F", ")", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlignment", "(", "CurOrigArg", "->", "getType", "(", ")", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";", "if", "(", "Res", ")", "return", "false", ";", "}", "Function", "::", "const_arg_iterator", "Arg", "=", "F", ".", "arg_begin", "(", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_VS", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "Arg", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VRegs", "[", "i", "]", ")", ";", "MIRBuilder", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "VRegs", "[", "i", "]", ",", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "return", "true", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "Arg", ")", "{"], "File": "AMDGPUCallLowering15", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38188, "Length": 385, "Cover_Rate": 0.5332409972299169} {"Template_token": ["", "return", "AssignFn", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Flags", ",", "State", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering16", "Func": "assignArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38190, "Length": 17, "Cover_Rate": 0.3269230769230769} {"Template_token": ["", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{"], "ground_truth": ["MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "assignValueToAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38191, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "Register", "ExtReg", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "<", "", ")", "{"], "ground_truth": ["ExtReg", "=", "MIRBuilder", ".", "buildAnyExt", "(", "LLT", "::", "scalar", "(", "", ")", ",", "ValVReg", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38193, "Length": 54, "Cover_Rate": 0.34838709677419355} {"Template_token": ["", "}", "else", "ExtReg", "=", "extendRegister", "(", "ValVReg", ",", "VA", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "PhysReg", ")", ")", "{", "auto", "ToSGPR", "=", "MIRBuilder", ".", "buildIntrinsic", "(", "", ",", "{", "MRI", ".", "getType", "(", "ExtReg", ")", "}", ",", "false", ")", ".", "addReg", "(", "ExtReg", ")", ";", "ExtReg", "=", "ToSGPR", ".", "getReg", "(", "", ")", ";", "}"], "ground_truth": ["MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ExtReg", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38194, "Length": 87, "Cover_Rate": 0.5612903225806452} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingArgHandler", "(", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering16", "Func": "FormalArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38195, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingArgHandler", "(", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering16", "Func": "FormalArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38196, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "auto", "AddrReg", "=", "MIRBuilder", ".", "buildFrameIndex", "(", "LLT", "::", "pointer", "(", "AS", "::", "PRIVATE_ADDRESS", ",", "", ")", ",", "FI", ")", ";", "StackUsed", "=", "std", "::", "max", "(", "StackUsed", ",", "Size", "+", "Offset", ")", ";", "return", "AddrReg", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering16", "Func": "getStackAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38197, "Length": 86, "Cover_Rate": 0.8514851485148515} {"Template_token": ["", "auto", "AddrReg", "=", "MIRBuilder", ".", "buildFrameIndex", "(", "LLT", "::", "pointer", "(", "AS", "::", "PRIVATE_ADDRESS", ",", "", ")", ",", "FI", ")", ";"], "ground_truth": ["StackUsed", "=", "std", "::", "max", "(", "StackUsed", ",", "Size", "+", "Offset", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "getStackAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38198, "Length": 34, "Cover_Rate": 0.33663366336633666} {"Template_token": ["", "IncomingArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering16", "Func": "IncomingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38199, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "IncomingArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering16", "Func": "IncomingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38200, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isIncomingArgumentHandler", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCallLowering16", "Func": "isIncomingArgumentHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38201, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", "==", "", ")", "continue", ";", "const", "bool", "InReg", "=", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ";", "if", "(", "!", "IsShader", "&&", "InReg", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "if", "(", "CC", "==", "CallingConv", "::", "_PS", "&&", "!", "InReg", "&&", "PnputNum", "<=", "", ")", "{", "const", "bool", "ArgUsed", "=", "!", "Arg", ".", "use_empty", "(", ")", ";", "bool", "SkipArg", "=", "!", "ArgUsed", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "!", "SkipArg", ")", "{", "Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "ArgUsed", ")", "Info", "->", "markPnputEnabled", "(", "PnputNum", ")", ";", "}", "++", "PnputNum", ";", "if", "(", "SkipArg", ")", "{", "for", "(", "int", "I", "=", "", ",", "E", "=", "VRegs", "[", "Idx", "]", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "B", ".", "buildUndef", "(", "VRegs", "[", "Idx", "]", "[", "I", "]", ")", ";", "++", "Idx", ";", "continue", ";", "}", "}", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "const", "unsigned", "OrigArgIdx", "=", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ";", "setArgFlags", "(", "OrigArg", ",", "OrigArgIdx", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "B", ",", "OrigArg", ",", "OrigArgIdx", ",", "SplitArgs", ",", "DL", ",", "CC", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "Register", "DstReg", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{", "assert", "(", "DstReg", "==", "VRegs", "[", "Idx", "]", "[", "VTSplitIdx", "]", ")", ";", "packSplitRegsToOrigType", "(", "B", ",", "VRegs", "[", "Idx", "]", "[", "VTSplitIdx", "]", ",", "Regs", ",", "LLTy", ",", "PartLLT", ")", ";", "}", ")", ";", "++", "Idx", ";", "}", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "if", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "||", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "&&", "Info", "->", "isPnputAllocated", "(", "", ")", ")", ")", "{", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "", ")", ";"], "ground_truth": ["Info", "->", "markPnputAllocated", "(", "", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38202, "Length": 382, "Cover_Rate": 0.41431670281995664} {"Template_token": ["", "const", "Align", "KernArgBaseAlign", "(", "", ")", ";", "const", "unsigned", "BaseOffset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "F", ")", ";", "uint64_t", "ExplicitArgOffset", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "if", "(", "AllocSize", "==", "", ")", "continue", ";", "unsigned", "ABIAlign", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "AllocSize", ";", "ArrayRef", "<", "Register", ">", "OrigArgRegs", "=", "VRegs", "[", "i", "]", ";", "Register", "ArgReg", "=", "OrigArgRegs", ".", "size", "(", ")", "==", "", "?", "OrigArgRegs", "[", "", "]", ":", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "ArgTy", ",", "DL", ")", ")", ";", "Align", "Alignment", "=", "commonAlignment", "(", "KernArgBaseAlign", ",", "ArgOffset", ")", ";", "ArgOffset", "=", "alignTo", "(", "ArgOffset", ",", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ";", "lowerParameter", "(", "B", ",", "ArgTy", ",", "ArgOffset", ",", "Alignment", ",", "ArgReg", ")", ";", "if", "(", "OrigArgRegs", ".", "size", "(", ")", ">", "", ")", "unpackRegs", "(", "OrigArgRegs", ",", "ArgReg", ",", "ArgTy", ",", "B", ")", ";"], "ground_truth": ["++", "i", ";"], "File": "AMDGPUCallLowering16", "Func": "lowerFormalArgumentsKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38203, "Length": 198, "Cover_Rate": 0.4913151364764268} {"Template_token": ["", "const", "Align", "KernArgBaseAlign", "(", "", ")", ";", "const", "unsigned", "BaseOffset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "F", ")", ";", "uint64_t", "ExplicitArgOffset", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "if", "(", "AllocSize", "==", "", ")", "continue", ";", "unsigned", "ABIAlign", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "AllocSize", ";", "ArrayRef", "<", "Register", ">", "OrigArgRegs", "=", "VRegs", "[", "i", "]", ";", "Register", "ArgReg", "=", "OrigArgRegs", ".", "size", "(", ")", "==", "", "?", "OrigArgRegs", "[", "", "]", ":", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "ArgTy", ",", "DL", ")", ")", ";", "Align", "Alignment", "=", "commonAlignment", "(", "KernArgBaseAlign", ",", "ArgOffset", ")", ";", "ArgOffset", "=", "alignTo", "(", "ArgOffset", ",", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ";", "lowerParameter", "(", "B", ",", "ArgTy", ",", "ArgOffset", ",", "Alignment", ",", "ArgReg", ")", ";", "if", "(", "OrigArgRegs", ".", "size", "(", ")", ">", "", ")", "unpackRegs", "(", "OrigArgRegs", ",", "ArgReg", ",", "ArgTy", ",", "B", ")", ";", "++", "i", ";", "}", "TLI", ".", "allocateSpecialEntryInputVGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "TLI", ".", "allocateSystemSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "Info", ",", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCallLowering16", "Func": "lowerFormalArgumentsKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38204, "Length": 237, "Cover_Rate": 0.5880893300248139} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "ground_truth": ["unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38205, "Length": 44, "Cover_Rate": 0.3384615384615385} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "TypeSize", ",", "Alignment", ")", ";", "B", ".", "buildLoad", "(", "DstReg", ",", "PtrReg", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering16", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38206, "Length": 40, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "Register", "CallLowering", "::", "lowerParameterPtr", "(", "MachineIRBuilder", "&", "B", ",", "Type", "*", "ParamTy", ",", "uint64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "=", "getLLTForType", "(", "*", "PtrTy", ",", "DL", ")", ";", "Register", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";", "auto", "OffsetReg", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "Offset", ")", ";"], "ground_truth": ["return", "B", ".", "buildPtrAdd", "(", "PtrType", ",", "KernArgSegmentVReg", ",", "OffsetReg", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38207, "Length": 158, "Cover_Rate": 0.9813664596273292} {"Template_token": ["", "auto", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "B", ".", "getMRI", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "ArgInfo", "OrigRetInfo", "(", "VRegs", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "splitToValueTypes", "(", "B", ",", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "SplitRetInfos", ",", "DL", ",", "CC", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "Register", "SrcReg", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{", "unpackRegsToOrigType", "(", "B", ",", "Regs", ",", "SrcReg", ",", "SplitRetInfos", "[", "VTSplitIdx", "]", ",", "LLTy", ",", "PartLLT", ")", ";", "}", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "B", ",", "*", "MRI", ",", "Ret", ",", "AssignFn", ")", ";"], "ground_truth": ["return", "handleAssignments", "(", "B", ",", "SplitRetInfos", ",", "RetHandler", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "lowerReturnVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38208, "Length": 199, "Cover_Rate": 0.8504273504273504} {"Template_token": ["", "int", "NumDst", "=", "LCMTy", ".", "getSizeInBits", "(", ")", "/", "LLTy", ".", "getSizeInBits", "(", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "PadDstRegs", "(", "NumDst", ")", ";", "std", "::", "copy", "(", "DstRegs", ".", "begin", "(", ")", ",", "DstRegs", ".", "end", "(", ")", ",", "PadDstRegs", ".", "begin", "(", ")", ")", ";", "for", "(", "int", "I", "=", "DstRegs", ".", "size", "(", ")", ";", "I", "!=", "NumDst", ";", "++", "I", ")", "PadDstRegs", "[", "I", "]", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLTy", ")", ";"], "ground_truth": ["return", "B", ".", "buildUnmerge", "(", "PadDstRegs", ",", "Widened", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "mergeVectorRegsToResultRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38209, "Length": 89, "Cover_Rate": 0.3308550185873606} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "B", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering16", "Func": "OutgoingValueHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38210, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "B", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering16", "Func": "OutgoingValueHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38211, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "B", ".", "buildTrunc", "(", "OrigRegs", "[", "", "]", ",", "Widened", ")", ";", "}", "return", ";", "}", "if", "(", "LLTy", ".", "isVector", "(", ")", "&&", "PartLLT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "OrigRegs", ".", "size", "(", ")", "==", "", ")", ";", "assert", "(", "LLTy", ".", "getElementType", "(", ")", "==", "PartLLT", ".", "getElementType", "(", ")", ")", ";", "mergeVectorRegsToResultRegs", "(", "B", ",", "OrigRegs", ",", "Regs", ")", ";", "return", ";", "}", "assert", "(", "LLTy", ".", "isVector", "(", ")", "&&", "!", "PartLLT", ".", "isVector", "(", ")", ")", ";", "LLT", "DstEltTy", "=", "LLTy", ".", "getElementType", "(", ")", ";", "LLT", "RealDstEltTy", "=", "MRI", ".", "getType", "(", "OrigRegs", "[", "", "]", ")", ".", "getElementType", "(", ")", ";", "assert", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", "==", "RealDstEltTy", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "DstEltTy", "==", "PartLLT", ")", "{", "if", "(", "RealDstEltTy", ".", "isPointer", "(", ")", ")", "{", "for", "(", "Register", "Reg", ":", "Regs", ")", "MRI", ".", "setType", "(", "Reg", ",", "RealDstEltTy", ")", ";", "}", "B", ".", "buildBuildVector", "(", "OrigRegs", "[", "", "]", ",", "Regs", ")", ";", "}", "else", "if", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", ">", "PartLLT", ".", "getSizeInBits", "(", ")", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "EltMerges", ";", "int", "PartsPerElt", "=", "DstEltTy", ".", "getSizeInBits", "(", ")", "/", "PartLLT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", "%", "PartLLT", ".", "getSizeInBits", "(", ")", "==", "", ")", ";", "for", "(", "int", "I", "=", "", ",", "NumElts", "=", "LLTy", ".", "getNumElements", "(", ")", ";", "I", "!=", "NumElts", ";", "++", "I", ")", "{", "auto", "Merge", "=", "B", ".", "buildMerge", "(", "RealDstEltTy", ",", "Regs", ".", "take_front", "(", "PartsPerElt", ")", ")", ";", "MRI", ".", "setType", "(", "Merge", ".", "getReg", "(", "", ")", ",", "RealDstEltTy", ")", ";"], "ground_truth": ["EltMerges", ".", "push_back", "(", "Merge", ".", "getReg", "(", "", ")", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "packSplitRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38212, "Length": 294, "Cover_Rate": 0.592741935483871} {"Template_token": ["", "static", "void", "packSplitRegsToOrigType", "(", "MachineIRBuilder", "&", "B", ",", "ArrayRef", "<", "Register", ">", "OrigRegs", ",", "ArrayRef", "<", "Register", ">", "Regs", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "if", "(", "!", "LLTy", ".", "isVector", "(", ")", "&&", "!", "PartLLT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "OrigRegs", ".", "size", "(", ")", "==", "", ")", ";", "LLT", "OrigTy", "=", "MRI", ".", "getType", "(", "OrigRegs", "[", "", "]", ")", ";", "unsigned", "SrcSize", "=", "PartLLT", ".", "getSizeInBits", "(", ")", "*", "Regs", ".", "size", "(", ")", ";", "if", "(", "SrcSize", "==", "OrigTy", ".", "getSizeInBits", "(", ")", ")", "B", ".", "buildMerge", "(", "OrigRegs", "[", "", "]", ",", "Regs", ")", ";", "else", "{", "auto", "Widened", "=", "B", ".", "buildMerge", "(", "LLT", "::", "scalar", "(", "SrcSize", ")", ",", "Regs", ")", ";", "B", ".", "buildTrunc", "(", "OrigRegs", "[", "", "]", ",", "Widened", ")", ";", "}", "return", ";", "}", "if", "(", "LLTy", ".", "isVector", "(", ")", "&&", "PartLLT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "OrigRegs", ".", "size", "(", ")", "==", "", ")", ";", "assert", "(", "LLTy", ".", "getElementType", "(", ")", "==", "PartLLT", ".", "getElementType", "(", ")", ")", ";", "mergeVectorRegsToResultRegs", "(", "B", ",", "OrigRegs", ",", "Regs", ")", ";", "return", ";", "}", "assert", "(", "LLTy", ".", "isVector", "(", ")", "&&", "!", "PartLLT", ".", "isVector", "(", ")", ")", ";", "LLT", "DstEltTy", "=", "LLTy", ".", "getElementType", "(", ")", ";", "LLT", "RealDstEltTy", "=", "MRI", ".", "getType", "(", "OrigRegs", "[", "", "]", ")", ".", "getElementType", "(", ")", ";", "assert", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", "==", "RealDstEltTy", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "DstEltTy", "==", "PartLLT", ")", "{", "if", "(", "RealDstEltTy", ".", "isPointer", "(", ")", ")", "{", "for", "(", "Register", "Reg", ":", "Regs", ")", "MRI", ".", "setType", "(", "Reg", ",", "RealDstEltTy", ")", ";", "}", "B", ".", "buildBuildVector", "(", "OrigRegs", "[", "", "]", ",", "Regs", ")", ";", "}", "else", "if", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", ">", "PartLLT", ".", "getSizeInBits", "(", ")", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "EltMerges", ";", "int", "PartsPerElt", "=", "DstEltTy", ".", "getSizeInBits", "(", ")", "/", "PartLLT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", "%", "PartLLT", ".", "getSizeInBits", "(", ")", "==", "", ")", ";", "for", "(", "int", "I", "=", "", ",", "NumElts", "=", "LLTy", ".", "getNumElements", "(", ")", ";", "I", "!=", "NumElts", ";", "++", "I", ")", "{"], "ground_truth": ["auto", "Merge", "=", "B", ".", "buildMerge", "(", "RealDstEltTy", ",", "Regs", ".", "take_front", "(", "PartsPerElt", ")", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "packSplitRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38213, "Length": 403, "Cover_Rate": 0.8125} {"Template_token": ["", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ")", ";", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", ")", ";", "int", "SplitIdx", "=", "", ";", "for", "(", "EVT", "VT", ":", "SplitVTs", ")", "{", "Register", "Reg", "=", "OrigArg", ".", "Regs", "[", "SplitIdx", "]", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "LLTy", "=", "getLLTForType", "(", "*", "Ty", ",", "DL", ")", ";", "if", "(", "OrigArgIdx", "==", "AttributeList", "::", "ReturnIndex", "&&", "VT", ".", "isScalarInteger", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "TargetOpcode", "::", "G_ANYEXT", ";", "if", "(", "OrigArg", ".", "Flags", "[", "", "]", ".", "isSExt", "(", ")", ")", "{", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_SEXT", ";", "}", "else", "if", "(", "OrigArg", ".", "Flags", "[", "", "]", ".", "isZExt", "(", ")", ")", "{", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_ZEXT", ";", "}", "EVT", "ExtVT", "=", "TLI", ".", "getTypeForExtReturn", "(", "Ctx", ",", "VT", ",", "extOpcodeToISDExtOpcode", "(", "ExtendOp", ")", ")", ";", "if", "(", "ExtVT", "!=", "VT", ")", "{", "VT", "=", "ExtVT", ";", "Ty", "=", "ExtVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLTy", "=", "getLLTForType", "(", "*", "Ty", ",", "DL", ")", ";", "Reg", "=", "B", ".", "buildInstr", "(", "ExtendOp", ",", "{", "LLTy", "}", ",", "{", "Reg", "}", ")", ".", "getReg", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUCallLowering16", "Func": "splitToValueTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38214, "Length": 241, "Cover_Rate": 0.4265486725663717} {"Template_token": ["", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "PartSize", "=", "PartTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "SrcTy", ".", "isVector", "(", ")", "&&", "!", "PartTy", ".", "isVector", "(", ")", "&&", "PartSize", ">", "SrcTy", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "auto", "UnmergeToEltTy", "=", "B", ".", "buildUnmerge", "(", "SrcTy", ".", "getElementType", "(", ")", ",", "SrcReg", ")", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "DstRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "B", ".", "buildAnyExt", "(", "DstRegs", "[", "i", "]", ",", "UnmergeToEltTy", ".", "getReg", "(", "i", ")", ")", ";", "return", ";", "}", "if", "(", "SrcSize", "%", "PartSize", "==", "", ")", "{"], "ground_truth": ["B", ".", "buildUnmerge", "(", "DstRegs", ",", "SrcReg", ")", ";"], "File": "AMDGPUCallLowering16", "Func": "unpackRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38215, "Length": 124, "Cover_Rate": 0.44765342960288806} {"Template_token": ["", "const", "LLT", "P4", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "VReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "P4", ")", ";", "MRI", ".", "addLiveIn", "(", "InputPtrReg", ",", "VReg", ")", ";", "B", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "InputPtrReg", ")", ";", "B", ".", "buildCopy", "(", "VReg", ",", "InputPtrReg", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrReg", ")", ";", "}", "if", "(", "Info", ".", "hasDispatchID", "(", ")", ")", "{", "Register", "DispatchIDReg", "=", "Info", ".", "addDispatchID", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "DispatchIDReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "DispatchIDReg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering19", "Func": "allocateHSAUserSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38218, "Length": 99, "Cover_Rate": 0.308411214953271} {"Template_token": ["", "const", "bool", "IsGraphics", "=", "", "(", "CC", ")", ";", "const", "bool", "IsEntryFunc", "=", "", "(", "CC", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "B", ".", "getMBB", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Info", "->", "allocateModuleLDSGlobal", "(", "F", ".", "getParent", "(", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "Info", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "ImplicitBufferPtrReg", "=", "Info", "->", "addImplicitBufferPtr", "(", "*", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "ImplicitBufferPtrReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ImplicitBufferPtrReg", ")", ";", "}", "if", "(", "Info", "->", "hasFlatScratchInit", "(", ")", "&&", "!", "Subtarget", ".", "isAmdPalOS", "(", ")", ")", "{", "Register", "FlatScratchInitReg", "=", "Info", "->", "addFlatScratchInit", "(", "*", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "FlatScratchInitReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "FlatScratchInitReg", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "", ";", "unsigned", "PnputNum", "=", "", ";", "if", "(", "!", "FLI", ".", "CanLowerReturn", ")", "insertSRetIncomingArgument", "(", "F", ",", "SplitArgs", ",", "FLI", ".", "DemoteRegister", ",", "MRI", ",", "DL", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", "==", "", ")", "continue", ";", "const", "bool", "InReg", "=", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ";", "if", "(", "!", "IsGraphics", "&&", "InReg", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "if", "(", "CC", "==", "CallingConv", "::", "_PS", "&&", "!", "InReg", "&&", "PnputNum", "<=", "", ")", "{", "const", "bool", "ArgUsed", "=", "!", "Arg", ".", "use_empty", "(", ")", ";", "bool", "SkipArg", "=", "!", "ArgUsed", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "!", "SkipArg", ")", "{", "Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "ArgUsed", ")", "Info", "->", "markPnputEnabled", "(", "PnputNum", ")", ";", "}", "++", "PnputNum", ";", "if", "(", "SkipArg", ")", "{", "for", "(", "Register", "R", ":", "VRegs", "[", "Idx", "]", ")", "B", ".", "buildUndef", "(", "R", ")", ";", "++", "Idx", ";", "continue", ";", "}", "}", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ",", "Idx", ")", ";", "const", "unsigned", "OrigArgIdx", "=", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ";", "setArgFlags", "(", "OrigArg", ",", "OrigArgIdx", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "CC", ")", ";", "++", "Idx", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering19", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38219, "Length": 497, "Cover_Rate": 0.5408052230685527} {"Template_token": ["", "CallingConv", "::", "ID", "CC", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "bool", "IsShader", "=", "", "(", "CC", ")", ";", "const", "bool", "IsWaveEnd", "=", "(", "IsShader", "&&", "MFI", "->", "returnsVoid", "(", ")", ")", "||", "", "(", "CC", ")", ";", "if", "(", "IsWaveEnd", ")", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ";", "return", "true", ";", "}", "unsigned", "ReturnOpc", "=", "IsShader", "?", "", ":", "", ";", "auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "if", "(", "!", "FLI", ".", "CanLowerReturn", ")", "insertSRetStores", "(", "B", ",", "Val", "->", "getType", "(", ")", ",", "VRegs", ",", "FLI", ".", "DemoteRegister", ")", ";", "else", "if", "(", "!", "lowerReturnVal", "(", "B", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "B", ".", "insertInstr", "(", "Ret", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCallLowering19", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38221, "Length": 139, "Cover_Rate": 0.6289592760180995} {"Template_token": ["", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "", ")", ";", "CallingConv", "::", "ID", "CC", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "bool", "IsShader", "=", "", "(", "CC", ")", ";", "const", "bool", "IsWaveEnd", "=", "(", "IsShader", "&&", "MFI", "->", "returnsVoid", "(", ")", ")", "||", "", "(", "CC", ")", ";", "if", "(", "IsWaveEnd", ")", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ";", "return", "true", ";", "}", "unsigned", "ReturnOpc", "=", "IsShader", "?", "", ":", "", ";"], "ground_truth": ["auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";"], "File": "AMDGPUCallLowering19", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38222, "Length": 101, "Cover_Rate": 0.45701357466063347} {"Template_token": ["", "bool", "assignArg", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "const", "CallLowering", "::", "ArgInfo", "&", "Info", ",", "CCState", "&", "State", ")", "override", "{", "return", "AssignFn", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Info", ".", "Flags", ",", "State", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "assignArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38223, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "return", "AssignFn", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Info", ".", "Flags", ",", "State", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "assignArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38224, "Length": 19, "Cover_Rate": 0.3877551020408163} {"Template_token": ["", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", ",", "", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "assignValueToAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38225, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "case", "CCValAssign", "::", "LocInfo", "::", "SExt", ":", "case", "CCValAssign", "::", "LocInfo", "::", "ZExt", ":", "case", "CCValAssign", "::", "LocInfo", "::", "AExt", ":", "{", "auto", "Copy", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "{", "VA", ".", "getLocVT", "(", ")", "}", ",", "PhysReg", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "Copy", ")", ";", "break", ";", "}", "default", ":"], "ground_truth": ["MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";"], "File": "AMDGPUCallLowering1", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38226, "Length": 64, "Cover_Rate": 0.45390070921985815} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "FormalArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38227, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "FormalArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38228, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "OrigTy", ".", "isVector", "(", ")", ")", "{", "return", "LLT", "::", "vector", "(", "OrigTy", ".", "getNumElements", "(", ")", "*", "Factor", ",", "OrigTy", ".", "getElementType", "(", ")", ")", ";", "}", "return", "LLT", "::", "scalar", "(", "OrigTy", ".", "getSizeInBits", "(", ")", "*", "Factor", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "getMultipleType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38229, "Length": 45, "Cover_Rate": 0.8035714285714286} {"Template_token": ["", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "PRIVATE_ADDRESS", ",", "", ")", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "AddrReg", ",", "FI", ")", ";"], "ground_truth": ["StackUsed", "=", "std", "::", "max", "(", "StackUsed", ",", "Size", "+", "Offset", ")", ";"], "File": "AMDGPUCallLowering1", "Func": "getStackAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38230, "Length": 56, "Cover_Rate": 0.5436893203883495} {"Template_token": ["", "IncomingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "IncomingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38231, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "IncomingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "IncomingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38232, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isArgumentHandler", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "isArgumentHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38233, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isArgumentHandler", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCallLowering1", "Func": "isArgumentHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38234, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "!", "IsEntryFunc", ")", "{", "Register", "ReturnAddrReg", "=", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "ReturnAddrReg", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "ReturnAddrReg", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "LiveInReturn", ",", "ReturnAddrReg", ")", ";", "}", "if", "(", "Info", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "ImplicitBufferPtrReg", "=", "Info", "->", "addImplicitBufferPtr", "(", "*", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "ImplicitBufferPtrReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ImplicitBufferPtrReg", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "", ";", "unsigned", "PnputNum", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", "==", "", ")", "continue", ";", "const", "bool", "InReg", "=", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ";", "if", "(", "!", "IsShader", "&&", "InReg", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "if", "(", "CC", "==", "CallingConv", "::", "_PS", "&&", "!", "InReg", "&&", "PnputNum", "<=", "", ")", "{", "const", "bool", "ArgUsed", "=", "!", "Arg", ".", "use_empty", "(", ")", ";", "bool", "SkipArg", "=", "!", "ArgUsed", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "!", "SkipArg", ")", "{", "Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "ArgUsed", ")", "Info", "->", "markPnputEnabled", "(", "PnputNum", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38235, "Length": 298, "Cover_Rate": 0.31803628601921025} {"Template_token": ["", "const", "GCNSubtarget", "*", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "allocateHSAUserSGPRs", "(", "CCInfo", ",", "MIRBuilder", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "unsigned", "i", "=", "", ";", "const", "unsigned", "KernArgBaseAlign", "=", "", ";", "const", "unsigned", "BaseOffset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "F", ")", ";", "uint64_t", "ExplicitArgOffset", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "if", "(", "AllocSize", "==", "", ")", "continue", ";", "unsigned", "ABIAlign", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "AllocSize", ";", "ArrayRef", "<", "Register", ">", "OrigArgRegs", "=", "VRegs", "[", "i", "]", ";", "Register", "ArgReg", "=", "OrigArgRegs", ".", "size", "(", ")", "==", "", "?", "OrigArgRegs", "[", "", "]", ":", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "ArgTy", ",", "DL", ")", ")", ";", "unsigned", "Align", "=", "MinAlign", "(", "KernArgBaseAlign", ",", "ArgOffset", ")", ";", "ArgOffset", "=", "alignTo", "(", "ArgOffset", ",", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ";", "lowerParameter", "(", "MIRBuilder", ",", "ArgTy", ",", "ArgOffset", ",", "Align", ",", "ArgReg", ")", ";", "if", "(", "OrigArgRegs", ".", "size", "(", ")", ">", "", ")", "unpackRegs", "(", "OrigArgRegs", ",", "ArgReg", ",", "ArgTy", ",", "MIRBuilder", ")", ";", "++", "i", ";", "}", "TLI", ".", "allocateSpecialEntryInputVGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";"], "ground_truth": ["TLI", ".", "allocateSystemSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "Info", ",", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";"], "File": "AMDGPUCallLowering1", "Func": "lowerFormalArgumentsKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38236, "Length": 364, "Cover_Rate": 0.9054726368159204} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";"], "ground_truth": ["Register", "PtrReg", "=", "lowerParameterPtr", "(", "MIRBuilder", ",", "ParamTy", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering1", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38237, "Length": 63, "Cover_Rate": 0.42567567567567566} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "=", "getLLTForType", "(", "*", "PtrTy", ",", "DL", ")", ";", "Register", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";", "Register", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";"], "ground_truth": ["Register", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";"], "File": "AMDGPUCallLowering1", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38238, "Length": 106, "Cover_Rate": 0.6057142857142858} {"Template_token": ["", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "IsShader", "?", "", ":", "", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "&", "", ")", ";"], "File": "AMDGPUCallLowering1", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38239, "Length": 118, "Cover_Rate": 0.39072847682119205} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "ArgInfo", "OrigRetInfo", "(", "VRegs", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "splitToValueTypes", "(", "OrigRetInfo", ",", "SplitRetInfos", ",", "DL", ",", "MRI", ",", "CC", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{"], "ground_truth": ["unpackRegsToOrigType", "(", "MIRBuilder", ",", "Regs", ",", "VRegs", "[", "VTSplitIdx", "]", ",", "LLTy", ",", "PartLLT", ")", ";"], "File": "AMDGPUCallLowering1", "Func": "lowerReturnVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38240, "Length": 91, "Cover_Rate": 0.3991228070175439} {"Template_token": ["", "splitToValueTypes", "(", "OrigRetInfo", ",", "SplitRetInfos", ",", "DL", ",", "MRI", ",", "CC", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{", "unpackRegsToOrigType", "(", "MIRBuilder", ",", "Regs", ",", "VRegs", "[", "VTSplitIdx", "]", ",", "LLTy", ",", "PartLLT", ")", ";", "}", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";"], "ground_truth": ["return", "handleAssignments", "(", "MIRBuilder", ",", "SplitRetInfos", ",", "RetHandler", ")", ";"], "File": "AMDGPUCallLowering1", "Func": "lowerReturnVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38241, "Length": 94, "Cover_Rate": 0.41228070175438597} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "OutgoingValueHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38242, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "OutgoingValueHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38243, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "EVT", "VT", ":", "SplitVTs", ")", "{", "unsigned", "NumParts", "=", "TLI", ".", "getNumRegistersForCallingConv", "(", "Ctx", ",", "CallConv", ",", "VT", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "if", "(", "NumParts", "==", "", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "SplitIdx", "]", ",", "Ty", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "++", "SplitIdx", ";", "continue", ";", "}", "LLT", "LLTy", "=", "getLLTForType", "(", "*", "Ty", ",", "DL", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "SplitRegs", ";", "EVT", "PartVT", "=", "TLI", ".", "getRegisterTypeForCallingConv", "(", "Ctx", ",", "CallConv", ",", "VT", ")", ";", "Type", "*", "PartTy", "=", "PartVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "PartLLT", "=", "getLLTForType", "(", "*", "PartTy", ",", "DL", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumParts", ";", "++", "i", ")", "{", "Register", "PartReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PartLLT", ")", ";", "SplitRegs", ".", "push_back", "(", "PartReg", ")", ";", "SplitArgs", ".", "emplace_back", "(", "ArrayRef", "<", "Register", ">", "(", "PartReg", ")", ",", "PartTy", ",", "OrigArg", ".", "Flags", ")", ";", "}", "PerformArgSplit", "(", "SplitRegs", ",", "LLTy", ",", "PartLLT", ",", "SplitIdx", ")", ";", "++", "SplitIdx", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "splitToValueTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38244, "Length": 190, "Cover_Rate": 0.6188925081433225} {"Template_token": ["", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "if", "(", "NumParts", "==", "", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "SplitIdx", "]", ",", "Ty", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "++", "SplitIdx", ";", "continue", ";", "}", "LLT", "LLTy", "=", "getLLTForType", "(", "*", "Ty", ",", "DL", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "SplitRegs", ";", "EVT", "PartVT", "=", "TLI", ".", "getRegisterTypeForCallingConv", "(", "Ctx", ",", "CallConv", ",", "VT", ")", ";", "Type", "*", "PartTy", "=", "PartVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "PartLLT", "=", "getLLTForType", "(", "*", "PartTy", ",", "DL", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumParts", ";", "++", "i", ")", "{", "Register", "PartReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PartLLT", ")", ";", "SplitRegs", ".", "push_back", "(", "PartReg", ")", ";", "SplitArgs", ".", "emplace_back", "(", "ArrayRef", "<", "Register", ">", "(", "PartReg", ")", ",", "PartTy", ",", "OrigArg", ".", "Flags", ")", ";", "}", "PerformArgSplit", "(", "SplitRegs", ",", "LLTy", ",", "PartLLT", ",", "SplitIdx", ")", ";", "++", "SplitIdx", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUCallLowering1", "Func": "splitToValueTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38245, "Length": 169, "Cover_Rate": 0.5504885993485342} {"Template_token": ["", "const", "int", "NumRoundedParts", "=", "(", "SrcSize", "+", "PartSize", "-", "", ")", "/", "PartSize", ";", "LLT", "BigTy", "=", "getMultipleType", "(", "PartTy", ",", "NumRoundedParts", ")", ";", "auto", "ImpDef", "=", "MIRBuilder", ".", "buildUndef", "(", "BigTy", ")", ";", "Register", "BigReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "BigTy", ")", ";", "MIRBuilder", ".", "buildInsert", "(", "BigReg", ",", "ImpDef", ".", "getReg", "(", "", ")", ",", "SrcReg", ",", "", ")", ".", "getReg", "(", "", ")", ";", "int64_t", "Offset", "=", "", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DstRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "PartSize", ")", "MIRBuilder", ".", "buildExtract", "(", "DstRegs", "[", "i", "]", ",", "BigReg", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering1", "Func": "unpackRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38246, "Length": 112, "Cover_Rate": 0.3771043771043771} {"Template_token": ["", "IncomingArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "true", ",", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "AMDGPUIncomingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38247, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "IncomingArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "true", ",", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "AMDGPUIncomingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38248, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ",", "CCAssignFn", "*", "AssignFnVarArg", ",", "bool", "IsTailCall", "=", "false", ",", "int", "FPDiff", "=", "", ")", ":", "ValueHandler", "(", "false", ",", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", ",", "AssignFnVarArg", "(", "AssignFnVarArg", ")", ",", "FPDiff", "(", "FPDiff", ")", ",", "IsTailCall", "(", "IsTailCall", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "AMDGPUOutgoingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38249, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ",", "CCAssignFn", "*", "AssignFnVarArg", ",", "bool", "IsTailCall", "=", "false", ",", "int", "FPDiff", "=", "", ")", ":", "ValueHandler", "(", "false", ",", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", ",", "AssignFnVarArg", "(", "AssignFnVarArg", ")", ",", "FPDiff", "(", "FPDiff", ")", ",", "IsTailCall", "(", "IsTailCall", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "AMDGPUOutgoingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38250, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "false", ",", "B", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "AMDGPUOutgoingValueHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38251, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "false", ",", "B", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "AMDGPUOutgoingValueHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38252, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "ValueHandler", "(", "bool", "IsIncoming", ",", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "IsIncoming", ",", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "AMDGPUValueHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38253, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "ValueHandler", "(", "bool", "IsIncoming", ",", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "IsIncoming", ",", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "AMDGPUValueHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38254, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "Register", "Addr", ",", "uint64_t", "MemSize", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{"], "ground_truth": ["Register", "ValVReg", "=", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "LocInfo", "::", "FPExt", "?", "extendRegister", "(", "Arg", ".", "Regs", "[", "", "]", ",", "VA", ")", ":", "Arg", ".", "Regs", "[", "", "]", ";"], "File": "AMDGPUCallLowering21", "Func": "assignValueToAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38255, "Length": 60, "Cover_Rate": 0.5825242718446602} {"Template_token": ["", "Register", "ExtReg", "=", "extendRegisterMin32", "(", "ValVReg", ",", "VA", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ExtReg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38256, "Length": 20, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "Register", "ExtReg", "=", "extendRegisterMin32", "(", "ValVReg", ",", "VA", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ExtReg", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38257, "Length": 19, "Cover_Rate": 0.41304347826086957} {"Template_token": ["", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "CallReturnHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38258, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "CallReturnHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38259, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "return", "MIRBuilder", ".", "buildAnyExt", "(", "LLT", "::", "scalar", "(", "", ")", ",", "ValVReg", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "extendRegisterMin32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38260, "Length": 36, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "<", "", ")", "{"], "ground_truth": ["return", "MIRBuilder", ".", "buildAnyExt", "(", "LLT", "::", "scalar", "(", "", ")", ",", "ValVReg", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "extendRegisterMin32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38261, "Length": 35, "Cover_Rate": 0.625} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingArgHandler", "(", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "FormalArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38262, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingArgHandler", "(", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "FormalArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38263, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "static", "unsigned", "getCallOpcode", "(", "const", "MachineFunction", "&", "CallerF", ",", "bool", "IsIndirect", ",", "bool", "IsTailCall", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUCallLowering21", "Func": "getCallOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38264, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "static", "unsigned", "getCallOpcode", "(", "const", "MachineFunction", "&", "CallerF", ",", "bool", "IsIndirect", ",", "bool", "IsTailCall", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "getCallOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38265, "Length": 20, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "SPReg", ")", "SPReg", "=", "MIRBuilder", ".", "buildCopy", "(", "PtrTy", ",", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "getReg", "(", "", ")", ";", "auto", "OffsetReg", "=", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "Offset", ")", ";", "auto", "AddrReg", "=", "MIRBuilder", ".", "buildPtrAdd", "(", "PtrTy", ",", "SPReg", ",", "OffsetReg", ")", ";"], "ground_truth": ["MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "getStackAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38266, "Length": 77, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "PRIVATE_ADDRESS", ",", "", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "if", "(", "IsTailCall", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "SPReg", ")", "SPReg", "=", "MIRBuilder", ".", "buildCopy", "(", "PtrTy", ",", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "getReg", "(", "", ")", ";", "auto", "OffsetReg", "=", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "Offset", ")", ";", "auto", "AddrReg", "=", "MIRBuilder", ".", "buildPtrAdd", "(", "PtrTy", ",", "SPReg", ",", "OffsetReg", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";"], "ground_truth": ["return", "AddrReg", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "getStackAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38267, "Length": 146, "Cover_Rate": 0.9931972789115646} {"Template_token": ["", "MIRBuilder", ".", "buildCopy", "(", "", ",", "ScratchRSrcReg", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "}", "for", "(", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", "ArgReg", ":", "ImplicitArgRegs", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "(", "Register", ")", "ArgReg", ".", "first", ",", "ArgReg", ".", "second", ")", ";", "MIB", ".", "addReg", "(", "ArgReg", ".", "first", ",", "RegState", "::", "Implicit", ")", ";", "}", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "MIB", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "{", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "ST", ".", "getInstrInfo", "(", ")", ",", "*", "ST", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "MIB", "->", "getOperand", "(", "", ")", ",", "", ")", ")", ";", "}", "auto", "OrigInsertPt", "=", "MIRBuilder", ".", "getInsertPt", "(", ")", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "MachineInstrBuilder", "CallSeqEnd", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "InArgs", ";", "if", "(", "!", "Info", ".", "CanLowerReturn", ")", "{", "insertSRetLoads", "(", "MIRBuilder", ",", "Info", ".", "OrigRet", ".", "Ty", ",", "Info", ".", "OrigRet", ".", "Regs", ",", "Info", ".", "DemoteRegister", ",", "Info", ".", "DemoteStackIndex", ")", ";", "}", "else", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "SmallVector", "<", "ArgInfo", ",", "", ">", "PreSplitRetInfos", ";", "splitToValueTypes", "(", "MIRBuilder", ",", "Info", ".", "OrigRet", ",", "PreSplitRetInfos", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "processSplitArgs", "(", "MIRBuilder", ",", "Info", ".", "OrigRet", ",", "PreSplitRetInfos", ",", "InArgs", ",", "DL", ",", "Info", ".", "CallConv", ",", "false", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "Register", "DstReg", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{", "assert", "(", "DstReg", "==", "Info", ".", "OrigRet", ".", "Regs", "[", "VTSplitIdx", "]", ")", ";", "packSplitRegsToOrigType", "(", "MIRBuilder", ",", "Info", ".", "OrigRet", ".", "Regs", "[", "VTSplitIdx", "]", ",", "Regs", ",", "LLTy", ",", "PartLLT", ")", ";", "}", ")", ";", "}", "MIRBuilder", ".", "setInsertPt", "(", "MIRBuilder", ".", "getMBB", "(", ")", ",", "CallSeqEnd", ")", ";", "if", "(", "Info", ".", "CanLowerReturn", "&&", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "CCAssignFn", "*", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";", "CallReturnHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";"], "ground_truth": ["if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "InArgs", ",", "Handler", ")", ")", "return", "false", ";"], "File": "AMDGPUCallLowering21", "Func": "lowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38268, "Length": 406, "Cover_Rate": 0.3881453154875717} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFnFixed", ";", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "Info", ".", "CallConv", ",", "TLI", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "MIB", ".", "addDef", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", ",", "", ">", "ImplicitArgRegs", ";", "if", "(", "TargetMachine", "::", "EnableFixedFunctionABI", ")", "{", "if", "(", "!", "passSpecialInputs", "(", "MIRBuilder", ",", "CCInfo", ",", "ImplicitArgRegs", ",", "Info", ")", ")", "return", "false", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "PhysRegs", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "AssignFnFixed", ",", "AssignFnVarArg", ",", "false", ")", ";", "if", "(", "!", "handleAssignments", "(", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ",", "OutArgs", ",", "Handler", ")", ")", "return", "false", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "{", "auto", "ScratchRSrcReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "vector", "(", "", ",", "", ")", ",", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "", ",", "ScratchRSrcReg", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "}", "for", "(", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", "ArgReg", ":", "ImplicitArgRegs", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "(", "Register", ")", "ArgReg", ".", "first", ",", "ArgReg", ".", "second", ")", ";", "MIB", ".", "addReg", "(", "ArgReg", ".", "first", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "lowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38269, "Length": 360, "Cover_Rate": 0.3441682600382409} {"Template_token": ["", "uint64_t", "ExplicitArgOffset", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "const", "bool", "IsByRef", "=", "Arg", ".", "hasByRefAttr", "(", ")", ";", "Type", "*", "ArgTy", "=", "IsByRef", "?", "Arg", ".", "getParamByRefType", "(", ")", ":", "Arg", ".", "getType", "(", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "if", "(", "AllocSize", "==", "", ")", "continue", ";", "MaybeAlign", "ABIAlign", "=", "IsByRef", "?", "Arg", ".", "getParamAlign", "(", ")", ":", "None", ";", "if", "(", "!", "ABIAlign", ")", "ABIAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "AllocSize", ";", "if", "(", "Arg", ".", "use_empty", "(", ")", ")", "{", "++", "i", ";", "continue", ";", "}", "Align", "Alignment", "=", "commonAlignment", "(", "KernArgBaseAlign", ",", "ArgOffset", ")", ";", "if", "(", "IsByRef", ")", "{", "unsigned", "ByRefAS", "=", "cast", "<", "PointerType", ">", "(", "Arg", ".", "getType", "(", ")", ")", "->", "getAddressSpace", "(", ")", ";", "assert", "(", "VRegs", "[", "i", "]", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "ByRefAS", "==", "AS", "::", "CONSTANT_ADDRESS", ")", "{", "lowerParameterPtr", "(", "VRegs", "[", "i", "]", "[", "", "]", ",", "B", ",", "ArgTy", ",", "ArgOffset", ")", ";", "}", "else", "{", "const", "LLT", "ConstPtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "PtrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "ConstPtrTy", ")", ";", "lowerParameterPtr", "(", "PtrReg", ",", "B", ",", "ArgTy", ",", "ArgOffset", ")", ";", "B", ".", "buildAddrSpaceCast", "(", "VRegs", "[", "i", "]", "[", "", "]", ",", "PtrReg", ")", ";", "}", "}", "else", "{", "ArrayRef", "<", "Register", ">", "OrigArgRegs", "=", "VRegs", "[", "i", "]", ";"], "ground_truth": ["Register", "ArgReg", "=", "OrigArgRegs", ".", "size", "(", ")", "==", "", "?", "OrigArgRegs", "[", "", "]", ":", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "ArgTy", ",", "DL", ")", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "lowerFormalArgumentsKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38270, "Length": 303, "Cover_Rate": 0.5372340425531915} {"Template_token": ["", "Register", "PtrReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "lowerParameterPtr", "(", "PtrReg", ",", "B", ",", "ParamTy", ",", "Offset", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "TypeSize", ",", "Alignment", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38271, "Length": 52, "Cover_Rate": 0.33121019108280253} {"Template_token": ["", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "PtrReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "lowerParameterPtr", "(", "PtrReg", ",", "B", ",", "ParamTy", ",", "Offset", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "TypeSize", ",", "Alignment", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38272, "Length": 76, "Cover_Rate": 0.4840764331210191} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Register", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";", "auto", "OffsetReg", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "Offset", ")", ";"], "ground_truth": ["B", ".", "buildPtrAdd", "(", "DstReg", ",", "KernArgSegmentVReg", ",", "OffsetReg", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38273, "Length": 82, "Cover_Rate": 0.7735849056603774} {"Template_token": ["", "Register", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";"], "ground_truth": ["auto", "OffsetReg", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38274, "Length": 37, "Cover_Rate": 0.3490566037735849} {"Template_token": ["", "SmallVector", "<", "ArgInfo", ",", "", ">", "PreSplitRetInfos", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SplitEVTs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "EVT", "VT", "=", "SplitEVTs", "[", "i", "]", ";", "Register", "Reg", "=", "VRegs", "[", "i", "]", ";", "ArgInfo", "RetInfo", "(", "Reg", ",", "VT", ".", "getTypeForEVT", "(", "Ctx", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "if", "(", "VT", ".", "isScalarInteger", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "TargetOpcode", "::", "G_ANYEXT", ";", "if", "(", "RetInfo", ".", "Flags", "[", "", "]", ".", "isSExt", "(", ")", ")", "{", "assert", "(", "RetInfo", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_SEXT", ";", "}", "else", "if", "(", "RetInfo", ".", "Flags", "[", "", "]", ".", "isZExt", "(", ")", ")", "{", "assert", "(", "RetInfo", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_ZEXT", ";", "}", "EVT", "ExtVT", "=", "TLI", ".", "getTypeForExtReturn", "(", "Ctx", ",", "VT", ",", "extOpcodeToISDExtOpcode", "(", "ExtendOp", ")", ")", ";", "if", "(", "ExtVT", "!=", "VT", ")", "{", "RetInfo", ".", "Ty", "=", "ExtVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "ExtTy", "=", "getLLTForType", "(", "*", "RetInfo", ".", "Ty", ",", "DL", ")", ";"], "ground_truth": ["Reg", "=", "B", ".", "buildInstr", "(", "ExtendOp", ",", "{", "ExtTy", "}", ",", "{", "Reg", "}", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "lowerReturnVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38275, "Length": 236, "Cover_Rate": 0.4338235294117647} {"Template_token": ["", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SplitEVTs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "EVT", "VT", "=", "SplitEVTs", "[", "i", "]", ";", "Register", "Reg", "=", "VRegs", "[", "i", "]", ";", "ArgInfo", "RetInfo", "(", "Reg", ",", "VT", ".", "getTypeForEVT", "(", "Ctx", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "if", "(", "VT", ".", "isScalarInteger", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "TargetOpcode", "::", "G_ANYEXT", ";", "if", "(", "RetInfo", ".", "Flags", "[", "", "]", ".", "isSExt", "(", ")", ")", "{", "assert", "(", "RetInfo", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_SEXT", ";", "}", "else", "if", "(", "RetInfo", ".", "Flags", "[", "", "]", ".", "isZExt", "(", ")", ")", "{", "assert", "(", "RetInfo", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_ZEXT", ";", "}", "EVT", "ExtVT", "=", "TLI", ".", "getTypeForExtReturn", "(", "Ctx", ",", "VT", ",", "extOpcodeToISDExtOpcode", "(", "ExtendOp", ")", ")", ";", "if", "(", "ExtVT", "!=", "VT", ")", "{", "RetInfo", ".", "Ty", "=", "ExtVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "ExtTy", "=", "getLLTForType", "(", "*", "RetInfo", ".", "Ty", ",", "DL", ")", ";", "Reg", "=", "B", ".", "buildInstr", "(", "ExtendOp", ",", "{", "ExtTy", "}", ",", "{", "Reg", "}", ")", ".", "getReg", "(", "", ")", ";", "}", "}", "if", "(", "Reg", "!=", "RetInfo", ".", "Regs", "[", "", "]", ")", "{", "RetInfo", ".", "Regs", "[", "", "]", "=", "Reg", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "}", "splitToValueTypes", "(", "B", ",", "RetInfo", ",", "PreSplitRetInfos", ",", "DL", ",", "CC", ")", ";", "processSplitArgs", "(", "B", ",", "RetInfo", ",", "PreSplitRetInfos", ",", "SplitRetInfos", ",", "DL", ",", "CC", ",", "true", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "Register", "SrcReg", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{", "unpackRegsToOrigType", "(", "B", ",", "Regs", ",", "SrcReg", ",", "PreSplitRetInfos", "[", "VTSplitIdx", "]", ",", "LLTy", ",", "PartLLT", ")", ";", "}", ")", ";", "PreSplitRetInfos", ".", "clear", "(", ")", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "ground_truth": ["OutgoingValueHandler", "RetHandler", "(", "B", ",", "*", "MRI", ",", "Ret", ",", "AssignFn", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "lowerReturnVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38276, "Length": 375, "Cover_Rate": 0.6893382352941176} {"Template_token": ["", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "for", "(", "int", "SplitIdx", "=", "", ",", "e", "=", "SplitArg", ".", "size", "(", ")", ";", "SplitIdx", "!=", "e", ";", "++", "SplitIdx", ")", "{", "const", "ArgInfo", "&", "CurSplitArg", "=", "SplitArg", "[", "SplitIdx", "]", ";", "Register", "Reg", "=", "OrigArg", ".", "Regs", "[", "SplitIdx", "]", ";", "EVT", "VT", "=", "EVT", "::", "getEVT", "(", "CurSplitArg", ".", "Ty", ")", ";", "LLT", "LLTy", "=", "getLLTForType", "(", "*", "CurSplitArg", ".", "Ty", ",", "DL", ")", ";", "unsigned", "NumParts", "=", "TLI", ".", "getNumRegistersForCallingConv", "(", "Ctx", ",", "CallConv", ",", "VT", ")", ";", "MVT", "RegVT", "=", "TLI", ".", "getRegisterTypeForCallingConv", "(", "Ctx", ",", "CallConv", ",", "VT", ")", ";", "if", "(", "NumParts", "==", "", ")", "{", "SplitArgs", ".", "emplace_back", "(", "Reg", ",", "CurSplitArg", ".", "Ty", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "continue", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "SplitRegs", ";", "Type", "*", "PartTy", "=", "EVT", "(", "RegVT", ")", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "PartLLT", "=", "getLLTForType", "(", "*", "PartTy", ",", "DL", ")", ";"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "processSplitArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38277, "Length": 194, "Cover_Rate": 0.6298701298701299} {"Template_token": ["", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "", "]", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", "[", "", "]", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "", ")", ";", "bool", "NeedsRegBlock", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "OrigArg", ".", "Ty", ",", "CallConv", ",", "false", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Type", "*", "SplitTy", "=", "SplitVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "i", "]", ",", "SplitTy", ",", "OrigArg", ".", "Flags", "[", "", "]", ",", "OrigArg", ".", "IsFixed", ")", ";", "if", "(", "NeedsRegBlock", ")", "SplitArgs", ".", "back", "(", ")", ".", "Flags", "[", "", "]", ".", "setInConsecutiveRegs", "(", ")", ";", "}"], "ground_truth": ["SplitArgs", ".", "back", "(", ")", ".", "Flags", "[", "", "]", ".", "setInConsecutiveRegsLast", "(", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "splitToValueTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38278, "Length": 179, "Cover_Rate": 0.6215277777777778} {"Template_token": ["", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstRegs", "[", "", "]", ")", ";", "LLT", "LCMTy", "=", "getLCMType", "(", "SrcTy", ",", "PartTy", ")", ";", "const", "unsigned", "LCMSize", "=", "LCMTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "Register", "UnmergeSrc", "=", "SrcReg", ";", "if", "(", "LCMSize", "!=", "SrcSize", ")", "{", "Register", "Undef", "=", "B", ".", "buildUndef", "(", "SrcTy", ")", ".", "getReg", "(", "", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "MergeParts", "(", "", ",", "SrcReg", ")", ";", "for", "(", "unsigned", "Size", "=", "SrcSize", ";", "Size", "!=", "LCMSize", ";", "Size", "+=", "SrcSize", ")", "MergeParts", ".", "push_back", "(", "Undef", ")", ";"], "ground_truth": ["UnmergeSrc", "=", "B", ".", "buildMerge", "(", "LCMTy", ",", "MergeParts", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPUCallLowering21", "Func": "unpackRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38279, "Length": 131, "Cover_Rate": 0.34656084656084657} {"Template_token": ["", "const", "LLT", "RegTy", "=", "MRI", ".", "getType", "(", "ValVReg", ")", ";", "MemSize", "=", "std", "::", "min", "(", "MemSize", ",", "(", "uint64_t", ")", "RegTy", ".", "getSizeInBytes", "(", ")", ")", ";", "assignValueToAddress", "(", "ValVReg", ",", "Addr", ",", "MemSize", ",", "MPO", ",", "VA", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering22", "Func": "assignValueToAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38280, "Length": 43, "Cover_Rate": 0.4056603773584906} {"Template_token": ["", "MIB", ".", "addUse", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";", "Register", "ExtReg", "=", "extendRegisterMin32", "(", "*", "this", ",", "ValVReg", ",", "VA", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ExtReg", ")", ";"], "File": "AMDGPUCallLowering22", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38281, "Length": 33, "Cover_Rate": 0.673469387755102} {"Template_token": ["", "void", "CallLowering", "::", "handleImplicitCallArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineInstrBuilder", "&", "CallInst", ",", "const", "GCNSubtarget", "&", "ST", ",", "const", "MachineFunctionInfo", "&", "FuncInfo", ",", "ArrayRef", "<", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">>", "ImplicitArgRegs", ")", "const", "{", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "{", "auto", "ScratchRSrcReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "vector", "(", "", ",", "", ")", ",", "FuncInfo", ".", "getScratchRSrcReg", "(", ")", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildCopy", "(", "", ",", "ScratchRSrcReg", ")", ";"], "File": "AMDGPUCallLowering22", "Func": "handleImplicitCallArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38282, "Length": 79, "Cover_Rate": 0.5602836879432624} {"Template_token": ["", "auto", "ScratchRSrcReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "vector", "(", "", ",", "", ")", ",", "FuncInfo", ".", "getScratchRSrcReg", "(", ")", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "", ",", "ScratchRSrcReg", ")", ";", "CallInst", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "}", "for", "(", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", "ArgReg", ":", "ImplicitArgRegs", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "(", "Register", ")", "ArgReg", ".", "first", ",", "ArgReg", ".", "second", ")", ";", "CallInst", ".", "addReg", "(", "ArgReg", ".", "first", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering22", "Func": "handleImplicitCallArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38283, "Length": 89, "Cover_Rate": 0.6312056737588653} {"Template_token": ["", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "MIB", ".", "addDef", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", ",", "", ">", "ImplicitArgRegs", ";", "if", "(", "TargetMachine", "::", "EnableFixedFunctionABI", "&&", "Info", ".", "CallConv", "!=", "CallingConv", "::", "_Gfx", ")", "{", "if", "(", "!", "passSpecialInputs", "(", "MIRBuilder", ",", "CCInfo", ",", "ImplicitArgRegs", ",", "Info", ")", ")", "return", "false", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "PhysRegs", ";", "OutgoingValueAssigner", "Assigner", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "OutArgs", ",", "CCInfo", ")", ")", "return", "false", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "false", ")", ";", "if", "(", "!", "handleAssignments", "(", "Handler", ",", "OutArgs", ",", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ")", ")", "return", "false", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "handleImplicitCallArguments", "(", "MIRBuilder", ",", "MIB", ",", "ST", ",", "*", "MFI", ",", "ImplicitArgRegs", ")", ";", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "MIB", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "{", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "ST", ".", "getInstrInfo", "(", ")", ",", "*", "ST", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "MIB", "->", "getOperand", "(", "", ")", ",", "", ")", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "Info", ".", "CanLowerReturn", "&&", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{"], "ground_truth": ["CCAssignFn", "*", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";"], "File": "AMDGPUCallLowering22", "Func": "lowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38284, "Length": 381, "Cover_Rate": 0.48659003831417624} {"Template_token": ["", "CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "allocateHSAUserSGPRs", "(", "CCInfo", ",", "B", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "unsigned", "i", "=", "", ";", "const", "Align", "KernArgBaseAlign", "(", "", ")", ";", "const", "unsigned", "BaseOffset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "F", ")", ";", "uint64_t", "ExplicitArgOffset", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "const", "bool", "IsByRef", "=", "Arg", ".", "hasByRefAttr", "(", ")", ";", "Type", "*", "ArgTy", "=", "IsByRef", "?", "Arg", ".", "getParamByRefType", "(", ")", ":", "Arg", ".", "getType", "(", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "if", "(", "AllocSize", "==", "", ")", "continue", ";", "MaybeAlign", "ABIAlign", "=", "IsByRef", "?", "Arg", ".", "getParamAlign", "(", ")", ":", "None", ";", "if", "(", "!", "ABIAlign", ")", "ABIAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "AllocSize", ";", "if", "(", "Arg", ".", "use_empty", "(", ")", ")", "{", "++", "i", ";", "continue", ";", "}", "Align", "Alignment", "=", "commonAlignment", "(", "KernArgBaseAlign", ",", "ArgOffset", ")", ";", "if", "(", "IsByRef", ")", "{", "unsigned", "ByRefAS", "=", "cast", "<", "PointerType", ">", "(", "Arg", ".", "getType", "(", ")", ")", "->", "getAddressSpace", "(", ")", ";", "assert", "(", "VRegs", "[", "i", "]", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "ByRefAS", "==", "AS", "::", "CONSTANT_ADDRESS", ")", "{", "lowerParameterPtr", "(", "VRegs", "[", "i", "]", "[", "", "]", ",", "B", ",", "ArgTy", ",", "ArgOffset", ")", ";", "}", "else", "{", "const", "LLT", "ConstPtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "PtrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "ConstPtrTy", ")", ";", "lowerParameterPtr", "(", "PtrReg", ",", "B", ",", "ArgTy", ",", "ArgOffset", ")", ";", "B", ".", "buildAddrSpaceCast", "(", "VRegs", "[", "i", "]", "[", "", "]", ",", "PtrReg", ")", ";", "}", "}", "else", "{"], "ground_truth": ["ArrayRef", "<", "Register", ">", "OrigArgRegs", "=", "VRegs", "[", "i", "]", ";"], "File": "AMDGPUCallLowering22", "Func": "lowerFormalArgumentsKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38286, "Length": 338, "Cover_Rate": 0.5878260869565217} {"Template_token": ["", "assert", "(", "VRegs", ".", "size", "(", ")", "==", "SplitEVTs", ".", "size", "(", ")", "&&", "", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SplitEVTs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "EVT", "VT", "=", "SplitEVTs", "[", "i", "]", ";", "Register", "Reg", "=", "VRegs", "[", "i", "]", ";", "ArgInfo", "RetInfo", "(", "Reg", ",", "VT", ".", "getTypeForEVT", "(", "Ctx", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "if", "(", "VT", ".", "isScalarInteger", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "TargetOpcode", "::", "G_ANYEXT", ";", "if", "(", "RetInfo", ".", "Flags", "[", "", "]", ".", "isSExt", "(", ")", ")", "{", "assert", "(", "RetInfo", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_SEXT", ";", "}", "else", "if", "(", "RetInfo", ".", "Flags", "[", "", "]", ".", "isZExt", "(", ")", ")", "{", "assert", "(", "RetInfo", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_ZEXT", ";", "}", "EVT", "ExtVT", "=", "TLI", ".", "getTypeForExtReturn", "(", "Ctx", ",", "VT", ",", "extOpcodeToISDExtOpcode", "(", "ExtendOp", ")", ")", ";", "if", "(", "ExtVT", "!=", "VT", ")", "{", "RetInfo", ".", "Ty", "=", "ExtVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "ExtTy", "=", "getLLTForType", "(", "*", "RetInfo", ".", "Ty", ",", "DL", ")", ";", "Reg", "=", "B", ".", "buildInstr", "(", "ExtendOp", ",", "{", "ExtTy", "}", ",", "{", "Reg", "}", ")", ".", "getReg", "(", "", ")", ";", "}", "}", "if", "(", "Reg", "!=", "RetInfo", ".", "Regs", "[", "", "]", ")", "{", "RetInfo", ".", "Regs", "[", "", "]", "=", "Reg", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "}", "splitToValueTypes", "(", "RetInfo", ",", "SplitRetInfos", ",", "DL", ",", "CC", ")", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueAssigner", "Assigner", "(", "AssignFn", ")", ";"], "ground_truth": ["OutgoingValueHandler", "RetHandler", "(", "B", ",", "*", "MRI", ",", "Ret", ")", ";"], "File": "AMDGPUCallLowering22", "Func": "lowerReturnVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38287, "Length": 328, "Cover_Rate": 0.6804979253112033} {"Template_token": ["", "continue", ";", "}", "}", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArg", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "CC", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{", "packSplitRegsToOrigType", "(", "B", ",", "VRegs", "[", "Idx", "]", "[", "VTSplitIdx", "]", ",", "Regs", ",", "LLTy", ",", "PartLLT", ")", ";", "}", ")", ";", "++", "Idx", ";", "}", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "if", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "||", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "&&", "Info", "->", "isPnputAllocated", "(", "", ")", ")", ")", "{", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "Info", "->", "markPnputAllocated", "(", "", ")", ";", "Info", "->", "markPnputEnabled", "(", "", ")", ";", "}", "if", "(", "Subtarget", ".", "isAmdPalOS", "(", ")", ")", "{", "unsigned", "PsInputBits", "=", "Info", "->", "getPnputAddr", "(", ")", "&", "Info", "->", "getPnputEnable", "(", ")", ";", "if", "(", "(", "PsInputBits", "&", "", ")", "==", "", "||", "(", "(", "PsInputBits", "&", "", ")", "==", "", "&&", "(", "PsInputBits", ">>", "", "&", "", ")", ")", ")", "Info", "->", "markPnputEnabled", "(", "countTrailingZeros", "(", "Info", "->", "getPnputAddr", "(", ")", ",", "ZB_Undefined", ")", ")", ";", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "B", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "FormalArgHandler", "Handler", "(", "B", ",", "MRI", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "CCInfo", ",", "ArgLocs", ",", "B", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "if", "(", "!", "IsEntryFunc", ")", "{", "TLI", ".", "allocateSpecialInputVGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "if", "(", "IsEntryFunc", ")", "{", "TLI", ".", "allocateSystemSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "Info", ",", "CC", ",", "IsShader", ")", ";", "}", "else", "{", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "TLI", ".", "allocateSpecialInputSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}"], "ground_truth": ["B", ".", "setMBB", "(", "MBB", ")", ";"], "File": "AMDGPUCallLowering23", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38288, "Length": 418, "Cover_Rate": 0.4543478260869565} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "allocateHSAUserSGPRs", "(", "CCInfo", ",", "B", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "unsigned", "i", "=", "", ";", "const", "unsigned", "KernArgBaseAlign", "=", "", ";", "const", "unsigned", "BaseOffset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "F", ")", ";", "uint64_t", "ExplicitArgOffset", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "if", "(", "AllocSize", "==", "", ")", "continue", ";", "unsigned", "ABIAlign", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "AllocSize", ";", "ArrayRef", "<", "Register", ">", "OrigArgRegs", "=", "VRegs", "[", "i", "]", ";", "Register", "ArgReg", "=", "OrigArgRegs", ".", "size", "(", ")", "==", "", "?", "OrigArgRegs", "[", "", "]", ":", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "ArgTy", ",", "DL", ")", ")", ";"], "ground_truth": ["unsigned", "Align", "=", "MinAlign", "(", "KernArgBaseAlign", ",", "ArgOffset", ")", ";"], "File": "AMDGPUCallLowering23", "Func": "lowerFormalArgumentsKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38289, "Length": 262, "Cover_Rate": 0.6517412935323383} {"Template_token": ["", "void", "CallLowering", "::", "lowerParameter", "(", "MachineIRBuilder", "&", "B", ",", "Type", "*", "ParamTy", ",", "uint64_t", "Offset", ",", "unsigned", "Align", ",", "Register", "DstReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";", "Register", "PtrReg", "=", "lowerParameterPtr", "(", "B", ",", "ParamTy", ",", "Offset", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "TypeSize", ",", "Align", ")", ";"], "ground_truth": ["B", ".", "buildLoad", "(", "DstReg", ",", "PtrReg", ",", "*", "MMO", ")", ";"], "File": "AMDGPUCallLowering23", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38290, "Length": 147, "Cover_Rate": 0.9932432432432432} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";", "Register", "PtrReg", "=", "lowerParameterPtr", "(", "B", ",", "ParamTy", ",", "Offset", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "TypeSize", ",", "Align", ")", ";"], "ground_truth": ["B", ".", "buildLoad", "(", "DstReg", ",", "PtrReg", ",", "*", "MMO", ")", ";"], "File": "AMDGPUCallLowering23", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38291, "Length": 113, "Cover_Rate": 0.7635135135135135} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";"], "ground_truth": ["PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "File": "AMDGPUCallLowering23", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38292, "Length": 75, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "=", "getLLTForType", "(", "*", "PtrTy", ",", "DL", ")", ";", "Register", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";", "Register", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";"], "ground_truth": ["Register", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";"], "File": "AMDGPUCallLowering23", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38293, "Length": 71, "Cover_Rate": 0.4057142857142857} {"Template_token": ["", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ";", "return", "true", ";", "}", "auto", "const", "&", "ST", "=", "B", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "IsShader", "?", "", ":", "", ";", "auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "lowerReturnVal", "(", "B", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "&", "", ")", ";", "B", ".", "buildCopy", "(", "ReturnAddrVReg", ",", "LiveInReturn", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering23", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38294, "Length": 144, "Cover_Rate": 0.4768211920529801} {"Template_token": ["", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "", ")", ";", "CallingConv", "::", "ID", "CC", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "bool", "IsShader", "=", "", "(", "CC", ")", ";", "const", "bool", "IsWaveEnd", "=", "(", "IsShader", "&&", "MFI", "->", "returnsVoid", "(", ")", ")", "||", "", "(", "CC", ")", ";", "if", "(", "IsWaveEnd", ")", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ";", "return", "true", ";", "}", "auto", "const", "&", "ST", "=", "B", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "IsShader", "?", "", ":", "", ";", "auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "lowerReturnVal", "(", "B", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "&", "", ")", ";"], "ground_truth": ["B", ".", "buildCopy", "(", "ReturnAddrVReg", ",", "LiveInReturn", ")", ";"], "File": "AMDGPUCallLowering23", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38295, "Length": 209, "Cover_Rate": 0.6920529801324503} {"Template_token": ["", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "ArgInfo", "OrigRetInfo", "(", "VRegs", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";"], "ground_truth": ["splitToValueTypes", "(", "OrigRetInfo", ",", "SplitRetInfos", ",", "DL", ",", "MRI", ",", "CC", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{"], "File": "AMDGPUCallLowering23", "Func": "lowerReturnVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38296, "Length": 99, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "return", ";", "}", "if", "(", "LLTy", ".", "isVector", "(", ")", "&&", "PartLLT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "LLTy", ".", "getElementType", "(", ")", "==", "PartLLT", ".", "getElementType", "(", ")", ")", ";", "int", "DstElts", "=", "LLTy", ".", "getNumElements", "(", ")", ";", "int", "PartElts", "=", "PartLLT", ".", "getNumElements", "(", ")", ";", "if", "(", "DstElts", "%", "PartElts", "==", "", ")", "B", ".", "buildConcatVectors", "(", "OrigRegs", "[", "", "]", ",", "Regs", ")", ";", "else", "{", "assert", "(", "PartElts", "==", "", "&&", "DstElts", "%", "", "!=", "", ")", ";", "int", "RoundedElts", "=", "PartElts", "*", "(", "(", "DstElts", "+", "PartElts", "-", "", ")", "/", "PartElts", ")", ";", "LLT", "RoundedDestTy", "=", "LLT", "::", "vector", "(", "RoundedElts", ",", "PartLLT", ".", "getElementType", "(", ")", ")", ";", "auto", "RoundedConcat", "=", "B", ".", "buildConcatVectors", "(", "RoundedDestTy", ",", "Regs", ")", ";", "B", ".", "buildExtract", "(", "OrigRegs", "[", "", "]", ",", "RoundedConcat", ",", "", ")", ";", "}", "return", ";", "}", "assert", "(", "LLTy", ".", "isVector", "(", ")", "&&", "!", "PartLLT", ".", "isVector", "(", ")", ")", ";", "LLT", "DstEltTy", "=", "LLTy", ".", "getElementType", "(", ")", ";", "if", "(", "DstEltTy", "==", "PartLLT", ")", "{"], "ground_truth": ["B", ".", "buildBuildVector", "(", "OrigRegs", "[", "", "]", ",", "Regs", ")", ";"], "File": "AMDGPUCallLowering23", "Func": "packSplitRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38297, "Length": 193, "Cover_Rate": 0.4541176470588235} {"Template_token": ["", "}", "if", "(", "SrcSize", "%", "PartSize", "==", "", ")", "{", "B", ".", "buildUnmerge", "(", "DstRegs", ",", "SrcReg", ")", ";", "return", ";", "}", "const", "int", "NumRoundedParts", "=", "(", "SrcSize", "+", "PartSize", "-", "", ")", "/", "PartSize", ";", "LLT", "BigTy", "=", "getMultipleType", "(", "PartTy", ",", "NumRoundedParts", ")", ";", "auto", "ImpDef", "=", "B", ".", "buildUndef", "(", "BigTy", ")", ";", "Register", "BigReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "BigTy", ")", ";", "B", ".", "buildInsert", "(", "BigReg", ",", "ImpDef", ".", "getReg", "(", "", ")", ",", "SrcReg", ",", "", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["int64_t", "Offset", "=", "", ";"], "File": "AMDGPUCallLowering23", "Func": "unpackRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38298, "Length": 94, "Cover_Rate": 0.3164983164983165} {"Template_token": ["", "const", "unsigned", "PartSize", "=", "PartTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "SrcTy", ".", "isVector", "(", ")", "&&", "!", "PartTy", ".", "isVector", "(", ")", "&&", "PartSize", ">", "SrcTy", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "auto", "UnmergeToEltTy", "=", "B", ".", "buildUnmerge", "(", "SrcTy", ".", "getElementType", "(", ")", ",", "SrcReg", ")", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "DstRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "B", ".", "buildAnyExt", "(", "DstRegs", "[", "i", "]", ",", "UnmergeToEltTy", ".", "getReg", "(", "i", ")", ")", ";", "return", ";", "}", "if", "(", "SrcSize", "%", "PartSize", "==", "", ")", "{", "B", ".", "buildUnmerge", "(", "DstRegs", ",", "SrcReg", ")", ";", "return", ";", "}", "const", "int", "NumRoundedParts", "=", "(", "SrcSize", "+", "PartSize", "-", "", ")", "/", "PartSize", ";", "LLT", "BigTy", "=", "getMultipleType", "(", "PartTy", ",", "NumRoundedParts", ")", ";", "auto", "ImpDef", "=", "B", ".", "buildUndef", "(", "BigTy", ")", ";", "Register", "BigReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "BigTy", ")", ";", "B", ".", "buildInsert", "(", "BigReg", ",", "ImpDef", ".", "getReg", "(", "", ")", ",", "SrcReg", ",", "", ")", ".", "getReg", "(", "", ")", ";", "int64_t", "Offset", "=", "", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DstRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "PartSize", ")", "B", ".", "buildExtract", "(", "DstRegs", "[", "i", "]", ",", "BigReg", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering23", "Func": "unpackRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38299, "Length": 229, "Cover_Rate": 0.7710437710437711} {"Template_token": ["", "unsigned", "PrivateSegmentWaveByteOffsetReg", ";", "if", "(", "IsShader", ")", "{", "PrivateSegmentWaveByteOffsetReg", "=", "Info", ".", "getPrivateSegmentWaveByteOffsetSystemSGPR", "(", ")", ";", "if", "(", "PrivateSegmentWaveByteOffsetReg", "==", "", ")", "{", "PrivateSegmentWaveByteOffsetReg", "=", "findFirstFreeSGPR", "(", "CCInfo", ")", ";", "Info", ".", "setPrivateSegmentWaveByteOffset", "(", "PrivateSegmentWaveByteOffsetReg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering24", "Func": "allocateSystemSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38300, "Length": 38, "Cover_Rate": 0.3619047619047619} {"Template_token": ["", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{"], "ground_truth": ["MIB", ".", "addUse", "(", "PhysReg", ")", ";"], "File": "AMDGPUCallLowering24", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38301, "Length": 22, "Cover_Rate": 0.6875} {"Template_token": ["", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "MIB", ".", "addUse", "(", "PhysReg", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ValVReg", ")", ";"], "File": "AMDGPUCallLowering24", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38302, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";", "Register", "PtrReg", "=", "lowerParameterPtr", "(", "MIRBuilder", ",", "ParamTy", ",", "Offset", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MOInvariant", ",", "TypeSize", ",", "Align", ")", ";"], "File": "AMDGPUCallLowering24", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38304, "Length": 75, "Cover_Rate": 0.5067567567567568} {"Template_token": ["", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";"], "ground_truth": ["Register", "PtrReg", "=", "lowerParameterPtr", "(", "MIRBuilder", ",", "ParamTy", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering24", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38305, "Length": 48, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setIfReturnsVoid", "(", "!", "Val", ")", ";", "if", "(", "!", "Val", ")", "{", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ";", "return", "true", ";", "}", "Register", "VReg", "=", "VRegs", "[", "", "]", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "return", "false", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "SmallVector", "<", "EVT", ",", "", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "", ">", "Offsets", ";"], "ground_truth": ["ArgInfo", "OrigArg", "{", "VReg", ",", "Val", "->", "getType", "(", ")", "}", ";"], "File": "AMDGPUCallLowering24", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38306, "Length": 142, "Cover_Rate": 0.41040462427745666} {"Template_token": ["", "OutgoingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering24", "Func": "OutgoingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38307, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering24", "Func": "OutgoingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38308, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "=", "getLLTForType", "(", "*", "PtrTy", ",", "DL", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";", "unsigned", "KernArgSegmentPtr", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "unsigned", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildGEP", "(", "DstReg", ",", "KernArgSegmentVReg", ",", "OffsetReg", ")", ";"], "File": "AMDGPUCallLowering25", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38309, "Length": 132, "Cover_Rate": 0.7252747252747253} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "=", "getLLTForType", "(", "*", "PtrTy", ",", "DL", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";"], "ground_truth": ["unsigned", "KernArgSegmentPtr", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";"], "File": "AMDGPUCallLowering25", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38310, "Length": 105, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "Register", "ValVReg", "=", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "LocInfo", "::", "FPExt", "?", "extendRegister", "(", "Arg", ".", "Regs", "[", "", "]", ",", "VA", ")", ":", "Arg", ".", "Regs", "[", "", "]", ";", "const", "LLT", "RegTy", "=", "MRI", ".", "getType", "(", "ValVReg", ")", ";", "if", "(", "RegTy", ".", "getSizeInBytes", "(", ")", ">", "Size", ")", "Size", "=", "RegTy", ".", "getSizeInBytes", "(", ")", ";", "assignValueToAddress", "(", "ValVReg", ",", "Addr", ",", "Size", ",", "MPO", ",", "VA", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering26", "Func": "assignValueToAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38311, "Length": 103, "Cover_Rate": 1.0} {"Template_token": ["", "Register", "ValVReg", "=", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "LocInfo", "::", "FPExt", "?", "extendRegister", "(", "Arg", ".", "Regs", "[", "", "]", ",", "VA", ")", ":", "Arg", ".", "Regs", "[", "", "]", ";", "const", "LLT", "RegTy", "=", "MRI", ".", "getType", "(", "ValVReg", ")", ";", "if", "(", "RegTy", ".", "getSizeInBytes", "(", ")", ">", "Size", ")", "Size", "=", "RegTy", ".", "getSizeInBytes", "(", ")", ";"], "ground_truth": ["assignValueToAddress", "(", "ValVReg", ",", "Addr", ",", "Size", ",", "MPO", ",", "VA", ")", ";"], "File": "AMDGPUCallLowering26", "Func": "assignValueToAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38312, "Length": 76, "Cover_Rate": 0.7378640776699029} {"Template_token": ["", "for", "(", "int", "I", "=", "", ",", "E", "=", "VRegs", "[", "Idx", "]", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "B", ".", "buildUndef", "(", "VRegs", "[", "Idx", "]", "[", "I", "]", ")", ";", "++", "Idx", ";", "continue", ";", "}", "}", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "const", "unsigned", "OrigArgIdx", "=", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ";", "setArgFlags", "(", "OrigArg", ",", "OrigArgIdx", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "B", ",", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "CC", ",", "false", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "Register", "DstReg", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{", "assert", "(", "DstReg", "==", "VRegs", "[", "Idx", "]", "[", "VTSplitIdx", "]", ")", ";", "packSplitRegsToOrigType", "(", "B", ",", "VRegs", "[", "Idx", "]", "[", "VTSplitIdx", "]", ",", "Regs", ",", "LLTy", ",", "PartLLT", ")", ";", "}", ")", ";", "++", "Idx", ";", "}", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "if", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "||", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "&&", "Info", "->", "isPnputAllocated", "(", "", ")", ")", ")", "{", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "Info", "->", "markPnputAllocated", "(", "", ")", ";", "Info", "->", "markPnputEnabled", "(", "", ")", ";", "}", "if", "(", "Subtarget", ".", "isAmdPalOS", "(", ")", ")", "{", "unsigned", "PsInputBits", "=", "Info", "->", "getPnputAddr", "(", ")", "&", "Info", "->", "getPnputEnable", "(", ")", ";", "if", "(", "(", "PsInputBits", "&", "", ")", "==", "", "||", "(", "(", "PsInputBits", "&", "", ")", "==", "", "&&", "(", "PsInputBits", ">>", "", "&", "", ")", ")", ")", "Info", "->", "markPnputEnabled", "(", "countTrailingZeros", "(", "Info", "->", "getPnputAddr", "(", ")", ",", "ZB_Undefined", ")", ")", ";", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "B", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "IsEntryFunc", ")", "{", "if", "(", "TargetMachine", "::", "EnableFixedFunctionABI", ")", "TLI", ".", "allocateSpecialInputVGPRsFixed", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "FormalArgHandler", "Handler", "(", "B", ",", "MRI", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "CCInfo", ",", "ArgLocs", ",", "B", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "if", "(", "!", "IsEntryFunc", "&&", "!", "TargetMachine", "::", "EnableFixedFunctionABI", ")", "{", "TLI", ".", "allocateSpecialInputVGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "if", "(", "IsEntryFunc", ")", "{"], "ground_truth": ["TLI", ".", "allocateSystemSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "Info", ",", "CC", ",", "IsGraphics", ")", ";"], "File": "AMDGPUCallLowering26", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38314, "Length": 457, "Cover_Rate": 0.47406639004149376} {"Template_token": ["", "++", "Idx", ";", "continue", ";", "}", "}", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "const", "unsigned", "OrigArgIdx", "=", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ";", "setArgFlags", "(", "OrigArg", ",", "OrigArgIdx", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "B", ",", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "CC", ",", "false", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "Register", "DstReg", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{", "assert", "(", "DstReg", "==", "VRegs", "[", "Idx", "]", "[", "VTSplitIdx", "]", ")", ";", "packSplitRegsToOrigType", "(", "B", ",", "VRegs", "[", "Idx", "]", "[", "VTSplitIdx", "]", ",", "Regs", ",", "LLTy", ",", "PartLLT", ")", ";", "}", ")", ";", "++", "Idx", ";", "}", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "if", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "||", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "&&", "Info", "->", "isPnputAllocated", "(", "", ")", ")", ")", "{", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "Info", "->", "markPnputAllocated", "(", "", ")", ";", "Info", "->", "markPnputEnabled", "(", "", ")", ";", "}", "if", "(", "Subtarget", ".", "isAmdPalOS", "(", ")", ")", "{", "unsigned", "PsInputBits", "=", "Info", "->", "getPnputAddr", "(", ")", "&", "Info", "->", "getPnputEnable", "(", ")", ";", "if", "(", "(", "PsInputBits", "&", "", ")", "==", "", "||", "(", "(", "PsInputBits", "&", "", ")", "==", "", "&&", "(", "PsInputBits", ">>", "", "&", "", ")", ")", ")", "Info", "->", "markPnputEnabled", "(", "countTrailingZeros", "(", "Info", "->", "getPnputAddr", "(", ")", ",", "ZB_Undefined", ")", ")", ";", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "B", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "IsEntryFunc", ")", "{", "if", "(", "TargetMachine", "::", "EnableFixedFunctionABI", ")", "TLI", ".", "allocateSpecialInputVGPRsFixed", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "FormalArgHandler", "Handler", "(", "B", ",", "MRI", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "CCInfo", ",", "ArgLocs", ",", "B", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "if", "(", "!", "IsEntryFunc", "&&", "!", "TargetMachine", "::", "EnableFixedFunctionABI", ")", "{", "TLI", ".", "allocateSpecialInputVGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "if", "(", "IsEntryFunc", ")", "{", "TLI", ".", "allocateSystemSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "Info", ",", "CC", ",", "IsGraphics", ")", ";", "}", "else", "{", "if", "(", "!", "Subtarget", ".", "enableFlatScratch", "(", ")", ")", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "TLI", ".", "allocateSpecialInputSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "B", ".", "setMBB", "(", "MBB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering26", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38315, "Length": 469, "Cover_Rate": 0.48651452282157676} {"Template_token": ["", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "splitToValueTypes", "(", "B", ",", "OrigRetInfo", ",", "SplitRetInfos", ",", "DL", ",", "CC", ",", "true", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "Register", "SrcReg", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{", "unpackRegsToOrigType", "(", "B", ",", "Regs", ",", "SrcReg", ",", "SplitRetInfos", "[", "VTSplitIdx", "]", ",", "LLTy", ",", "PartLLT", ")", ";", "}", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "ground_truth": ["OutgoingValueHandler", "RetHandler", "(", "B", ",", "*", "MRI", ",", "Ret", ",", "AssignFn", ")", ";"], "File": "AMDGPUCallLowering26", "Func": "lowerReturnVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38316, "Length": 109, "Cover_Rate": 0.4698275862068966} {"Template_token": ["", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", ")", ";", "int", "SplitIdx", "=", "", ";", "for", "(", "EVT", "VT", ":", "SplitVTs", ")", "{", "Register", "Reg", "=", "OrigArg", ".", "Regs", "[", "SplitIdx", "]", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "LLTy", "=", "getLLTForType", "(", "*", "Ty", ",", "DL", ")", ";", "if", "(", "IsOutgoing", "&&", "VT", ".", "isScalarInteger", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "TargetOpcode", "::", "G_ANYEXT", ";", "if", "(", "OrigArg", ".", "Flags", "[", "", "]", ".", "isSExt", "(", ")", ")", "{", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_SEXT", ";", "}", "else", "if", "(", "OrigArg", ".", "Flags", "[", "", "]", ".", "isZExt", "(", ")", ")", "{", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_ZEXT", ";", "}", "EVT", "ExtVT", "=", "TLI", ".", "getTypeForExtReturn", "(", "Ctx", ",", "VT", ",", "extOpcodeToISDExtOpcode", "(", "ExtendOp", ")", ")", ";", "if", "(", "ExtVT", ".", "getSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "VT", "=", "ExtVT", ";", "Ty", "=", "ExtVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLTy", "=", "getLLTForType", "(", "*", "Ty", ",", "DL", ")", ";", "Reg", "=", "B", ".", "buildInstr", "(", "ExtendOp", ",", "{", "LLTy", "}", ",", "{", "Reg", "}", ")", ".", "getReg", "(", "", ")", ";", "}", "}", "unsigned", "NumParts", "=", "TLI", ".", "getNumRegistersForCallingConv", "(", "Ctx", ",", "CallConv", ",", "VT", ")", ";", "MVT", "RegVT", "=", "TLI", ".", "getRegisterTypeForCallingConv", "(", "Ctx", ",", "CallConv", ",", "VT", ")", ";", "if", "(", "NumParts", "==", "", ")", "{", "SplitArgs", ".", "emplace_back", "(", "Reg", ",", "Ty", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "++", "SplitIdx", ";", "continue", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "SplitRegs", ";", "Type", "*", "PartTy", "=", "EVT", "(", "RegVT", ")", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "PartLLT", "=", "getLLTForType", "(", "*", "PartTy", ",", "DL", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumParts", ";", "++", "i", ")", "{", "Register", "PartReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PartLLT", ")", ";", "SplitRegs", ".", "push_back", "(", "PartReg", ")", ";"], "ground_truth": ["SplitArgs", ".", "emplace_back", "(", "ArrayRef", "<", "Register", ">", "(", "PartReg", ")", ",", "PartTy", ",", "OrigArg", ".", "Flags", ")", ";"], "File": "AMDGPUCallLowering26", "Func": "splitToValueTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38317, "Length": 385, "Cover_Rate": 0.7684630738522954} {"Template_token": ["", "if", "(", "CC", "==", "CallingConv", "::", "_PS", "&&", "!", "InReg", "&&", "PnputNum", "<=", "", ")", "{", "const", "bool", "ArgUsed", "=", "!", "Arg", ".", "use_empty", "(", ")", ";", "bool", "SkipArg", "=", "!", "ArgUsed", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "!", "SkipArg", ")", "{", "Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "ArgUsed", ")", "Info", "->", "markPnputEnabled", "(", "PnputNum", ")", ";", "}", "++", "PnputNum", ";", "if", "(", "SkipArg", ")", "{", "for", "(", "Register", "R", ":", "VRegs", "[", "Idx", "]", ")", "B", ".", "buildUndef", "(", "R", ")", ";", "++", "Idx", ";", "continue", ";", "}", "}", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ",", "Idx", ")", ";", "const", "unsigned", "OrigArgIdx", "=", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ";", "setArgFlags", "(", "OrigArg", ",", "OrigArgIdx", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "CC", ")", ";", "++", "Idx", ";", "}", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "if", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "||", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "&&", "Info", "->", "isPnputAllocated", "(", "", ")", ")", ")", "{", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "Info", "->", "markPnputAllocated", "(", "", ")", ";", "Info", "->", "markPnputEnabled", "(", "", ")", ";", "}", "if", "(", "Subtarget", ".", "isAmdPalOS", "(", ")", ")", "{", "unsigned", "PsInputBits", "=", "Info", "->", "getPnputAddr", "(", ")", "&", "Info", "->", "getPnputEnable", "(", ")", ";", "if", "(", "(", "PsInputBits", "&", "", ")", "==", "", "||", "(", "(", "PsInputBits", "&", "", ")", "==", "", "&&", "(", "PsInputBits", ">>", "", "&", "", ")", ")", ")", "Info", "->", "markPnputEnabled", "(", "countTrailingZeros", "(", "Info", "->", "getPnputAddr", "(", ")", ",", "ZB_Undefined", ")", ")", ";", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "B", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";"], "File": "AMDGPUCallLowering27", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38318, "Length": 342, "Cover_Rate": 0.3737704918032787} {"Template_token": ["", "const", "bool", "InReg", "=", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ";", "if", "(", "!", "IsGraphics", "&&", "InReg", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "if", "(", "CC", "==", "CallingConv", "::", "_PS", "&&", "!", "InReg", "&&", "PnputNum", "<=", "", ")", "{", "const", "bool", "ArgUsed", "=", "!", "Arg", ".", "use_empty", "(", ")", ";", "bool", "SkipArg", "=", "!", "ArgUsed", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "!", "SkipArg", ")", "{", "Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "ArgUsed", ")", "Info", "->", "markPnputEnabled", "(", "PnputNum", ")", ";", "}", "++", "PnputNum", ";", "if", "(", "SkipArg", ")", "{", "for", "(", "Register", "R", ":", "VRegs", "[", "Idx", "]", ")", "B", ".", "buildUndef", "(", "R", ")", ";", "++", "Idx", ";", "continue", ";", "}", "}", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ",", "Idx", ")", ";", "const", "unsigned", "OrigArgIdx", "=", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ";", "setArgFlags", "(", "OrigArg", ",", "OrigArgIdx", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "CC", ")", ";", "++", "Idx", ";", "}", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "if", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "||", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "&&", "Info", "->", "isPnputAllocated", "(", "", ")", ")", ")", "{", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "Info", "->", "markPnputAllocated", "(", "", ")", ";", "Info", "->", "markPnputEnabled", "(", "", ")", ";", "}", "if", "(", "Subtarget", ".", "isAmdPalOS", "(", ")", ")", "{", "unsigned", "PsInputBits", "=", "Info", "->", "getPnputAddr", "(", ")", "&", "Info", "->", "getPnputEnable", "(", ")", ";", "if", "(", "(", "PsInputBits", "&", "", ")", "==", "", "||", "(", "(", "PsInputBits", "&", "", ")", "==", "", "&&", "(", "PsInputBits", ">>", "", "&", "", ")", ")", ")", "Info", "->", "markPnputEnabled", "(", "countTrailingZeros", "(", "Info", "->", "getPnputAddr", "(", ")", ",", "ZB_Undefined", ")", ")", ";", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "B", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "IsEntryFunc", "&&", "!", "IsGraphics", ")", "{", "TLI", ".", "allocateSpecialInputVGPRsFixed", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "IncomingValueAssigner", "Assigner", "(", "AssignFn", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "SplitArgs", ",", "CCInfo", ")", ")", "return", "false", ";"], "ground_truth": ["FormalArgHandler", "Handler", "(", "B", ",", "MRI", ")", ";"], "File": "AMDGPUCallLowering27", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38319, "Length": 451, "Cover_Rate": 0.492896174863388} {"Template_token": ["", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "const", "bool", "IsByRef", "=", "Arg", ".", "hasByRefAttr", "(", ")", ";", "Type", "*", "ArgTy", "=", "IsByRef", "?", "Arg", ".", "getParamByRefType", "(", ")", ":", "Arg", ".", "getType", "(", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "if", "(", "AllocSize", "==", "", ")", "continue", ";", "MaybeAlign", "ABIAlign", "=", "IsByRef", "?", "Arg", ".", "getParamAlign", "(", ")", ":", "None", ";", "if", "(", "!", "ABIAlign", ")", "ABIAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "AllocSize", ";", "if", "(", "Arg", ".", "use_empty", "(", ")", ")", "{", "++", "i", ";", "continue", ";", "}", "Align", "Alignment", "=", "commonAlignment", "(", "KernArgBaseAlign", ",", "ArgOffset", ")", ";", "if", "(", "IsByRef", ")", "{", "unsigned", "ByRefAS", "=", "cast", "<", "PointerType", ">", "(", "Arg", ".", "getType", "(", ")", ")", "->", "getAddressSpace", "(", ")", ";", "assert", "(", "VRegs", "[", "i", "]", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "ByRefAS", "==", "AS", "::", "CONSTANT_ADDRESS", ")", "{", "lowerParameterPtr", "(", "VRegs", "[", "i", "]", "[", "", "]", ",", "B", ",", "ArgOffset", ")", ";", "}", "else", "{", "const", "LLT", "ConstPtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "PtrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "ConstPtrTy", ")", ";", "lowerParameterPtr", "(", "PtrReg", ",", "B", ",", "ArgOffset", ")", ";"], "ground_truth": ["B", ".", "buildAddrSpaceCast", "(", "VRegs", "[", "i", "]", "[", "", "]", ",", "PtrReg", ")", ";"], "File": "AMDGPUCallLowering27", "Func": "lowerFormalArgumentsKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38320, "Length": 250, "Cover_Rate": 0.4646840148698885} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";", "Register", "PtrReg", "=", "lowerParameterPtr", "(", "B", ",", "ParamTy", ",", "Offset", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "TypeSize", ",", "Align", ")", ";"], "File": "AMDGPUCallLowering29", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38322, "Length": 93, "Cover_Rate": 0.7153846153846154} {"Template_token": ["", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";", "Register", "PtrReg", "=", "lowerParameterPtr", "(", "B", ",", "ParamTy", ",", "Offset", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "TypeSize", ",", "Align", ")", ";"], "ground_truth": ["B", ".", "buildLoad", "(", "DstReg", ",", "PtrReg", ",", "*", "MMO", ")", ";"], "File": "AMDGPUCallLowering29", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38323, "Length": 61, "Cover_Rate": 0.46923076923076923} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "=", "getLLTForType", "(", "*", "PtrTy", ",", "DL", ")", ";", "Register", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";", "Register", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";", "Register", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "B", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "B", ".", "buildPtrAdd", "(", "DstReg", ",", "KernArgSegmentVReg", ",", "OffsetReg", ")", ";"], "ground_truth": ["return", "DstReg", ";"], "File": "AMDGPUCallLowering29", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38324, "Length": 154, "Cover_Rate": 0.88} {"Template_token": ["", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "ReturnOpc", "=", "IsShader", "?", "", ":", "", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "&", "", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "ReturnAddrVReg", ",", "LiveInReturn", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCallLowering2", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38325, "Length": 140, "Cover_Rate": 0.4605263157894737} {"Template_token": ["", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", ",", "Align", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering30", "Func": "assignValueToAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38326, "Length": 35, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "unsigned", "Align", "=", "inferAlignmentFromPtrInfo", "(", "MF", ",", "MPO", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", ",", "Align", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "AMDGPUCallLowering30", "Func": "assignValueToAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38327, "Length": 44, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", ")", ";", "int", "SplitIdx", "=", "", ";", "for", "(", "EVT", "VT", ":", "SplitVTs", ")", "{", "Register", "Reg", "=", "OrigArg", ".", "Regs", "[", "SplitIdx", "]", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "LLTy", "=", "getLLTForType", "(", "*", "Ty", ",", "DL", ")", ";", "if", "(", "OrigArgIdx", "==", "AttributeList", "::", "ReturnIndex", "&&", "VT", ".", "isScalarInteger", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "TargetOpcode", "::", "G_ANYEXT", ";", "if", "(", "OrigArg", ".", "Flags", "[", "", "]", ".", "isSExt", "(", ")", ")", "{", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_SEXT", ";", "}", "else", "if", "(", "OrigArg", ".", "Flags", "[", "", "]", ".", "isZExt", "(", ")", ")", "{", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_ZEXT", ";", "}", "EVT", "ExtVT", "=", "TLI", ".", "getTypeForExtReturn", "(", "Ctx", ",", "VT", ",", "extOpcodeToISDExtOpcode", "(", "ExtendOp", ")", ")", ";", "if", "(", "ExtVT", "!=", "VT", ")", "{", "VT", "=", "ExtVT", ";", "Ty", "=", "ExtVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLTy", "=", "getLLTForType", "(", "*", "Ty", ",", "DL", ")", ";", "Reg", "=", "B", ".", "buildInstr", "(", "ExtendOp", ",", "{", "LLTy", "}", ",", "{", "Reg", "}", ")", ".", "getReg", "(", "", ")", ";", "}", "}", "unsigned", "NumParts", "=", "TLI", ".", "getNumRegistersForCallingConv", "(", "Ctx", ",", "CallConv", ",", "VT", ")", ";", "MVT", "RegVT", "=", "TLI", ".", "getRegisterTypeForCallingConv", "(", "Ctx", ",", "CallConv", ",", "VT", ")", ";", "if", "(", "NumParts", "==", "", ")", "{", "SplitArgs", ".", "emplace_back", "(", "Reg", ",", "Ty", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "++", "SplitIdx", ";", "continue", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "SplitRegs", ";", "Type", "*", "PartTy", "=", "EVT", "(", "RegVT", ")", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "PartLLT", "=", "getLLTForType", "(", "*", "PartTy", ",", "DL", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumParts", ";", "++", "i", ")", "{"], "File": "AMDGPUCallLowering30", "Func": "splitToValueTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38328, "Length": 345, "Cover_Rate": 0.6941649899396378} {"Template_token": ["", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "Info", "->", "markPnputAllocated", "(", "", ")", ";", "Info", "->", "markPnputEnabled", "(", "", ")", ";", "}", "if", "(", "Subtarget", ".", "isAmdPalOS", "(", ")", ")", "{", "unsigned", "PsInputBits", "=", "Info", "->", "getPnputAddr", "(", ")", "&", "Info", "->", "getPnputEnable", "(", ")", ";", "if", "(", "(", "PsInputBits", "&", "", ")", "==", "", "||", "(", "(", "PsInputBits", "&", "", ")", "==", "", "&&", "(", "PsInputBits", ">>", "", "&", "", ")", ")", ")", "Info", "->", "markPnputEnabled", "(", "countTrailingZeros", "(", "Info", "->", "getPnputAddr", "(", ")", ",", "ZB_Undefined", ")", ")", ";", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "FormalArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "if", "(", "!", "IsEntryFunc", ")", "{", "TLI", ".", "allocateSpecialInputVGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "if", "(", "IsEntryFunc", ")", "{", "TLI", ".", "allocateSystemSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "Info", ",", "CC", ",", "IsShader", ")", ";", "}", "else", "{", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "TLI", ".", "allocateSpecialInputSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering32", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38329, "Length": 285, "Cover_Rate": 0.30978260869565216} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "CallingConv", "::", "ID", "CallConv", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "!", "TargetMachine", "::", "EnableFixedFunctionABI", "&&", "CallConv", "!=", "CallingConv", "::", "_Gfx", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "", "(", "CallConv", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "OutArgs", ";", "for", "(", "auto", "&", "OrigArg", ":", "Info", ".", "OrigArgs", ")", "splitToValueTypes", "(", "OrigArg", ",", "OutArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "InArgs", ";", "if", "(", "Info", ".", "CanLowerReturn", "&&", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "InArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "bool", "CanTailCallOpt", "=", "isEligibleForTailCallOptimization", "(", "MIRBuilder", ",", "Info", ",", "InArgs", ",", "OutArgs", ")", ";", "if", "(", "Info", ".", "IsMustTailCall", "&&", "!", "CanTailCallOpt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "CanTailCallOpt", ")", "return", "lowerTailCall", "(", "MIRBuilder", ",", "Info", ",", "OutArgs", ")", ";", "CCAssignFn", "*", "AssignFnFixed", ";", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "Info", ".", "CallConv", ",", "TLI", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "MIB", ".", "addDef", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", ",", "", ">", "ImplicitArgRegs", ";", "if", "(", "TargetMachine", "::", "EnableFixedFunctionABI", "&&", "Info", ".", "CallConv", "!=", "CallingConv", "::", "_Gfx", ")", "{", "if", "(", "!", "passSpecialInputs", "(", "MIRBuilder", ",", "CCInfo", ",", "ImplicitArgRegs", ",", "Info", ")", ")", "return", "false", ";", "}"], "ground_truth": ["SmallVector", "<", "Register", ",", "", ">", "PhysRegs", ";"], "File": "AMDGPUCallLowering33", "Func": "lowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38331, "Length": 403, "Cover_Rate": 0.49447852760736194} {"Template_token": ["", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlignment", "(", "CurOrigArg", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", "&&", "!", "OrigArg", ".", "Flags", ".", "isInReg", "(", ")", "&&", "!", "OrigArg", ".", "Flags", ".", "isByVal", "(", ")", "&&", "PnputNum", "<=", "", ")", "{", "if", "(", "CurOrigArg", "->", "use_empty", "(", ")", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ")", "{", "Skipped", ".", "set", "(", "i", ")", ";", "++", "PnputNum", ";", "continue", ";", "}", "Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "!", "CurOrigArg", "->", "use_empty", "(", ")", ")", "Info", "->", "markPnputEnabled", "(", "PnputNum", ")", ";", "++", "PnputNum", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "if", "(", "ValEVT", ".", "isVector", "(", ")", ")", "{", "EVT", "ElemVT", "=", "ValEVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "ValVT", "=", "ElemVT", ".", "getSimpleVT", "(", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";", "if", "(", "!", "Res", ")", "return", "false", ";", "}", "else", "{", "MVT", "ValVT", "=", "ValEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";", "if", "(", "Res", ")", "return", "false", ";", "}", "}", "Function", "::", "const_arg_iterator", "Arg", "=", "F", ".", "arg_begin", "(", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_VS", "||", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "OrigArgIdx", "=", "", ";", "OrigArgIdx", "!=", "NumArgs", "&&", "i", "!=", "ArgLocs", ".", "size", "(", ")", ";", "++", "Arg", ",", "++", "OrigArgIdx", ")", "{", "if", "(", "Skipped", ".", "test", "(", "OrigArgIdx", ")", ")", "continue", ";", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "++", "]", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VRegs", "[", "OrigArgIdx", "]", ")", ";", "MIRBuilder", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildCopy", "(", "VRegs", "[", "OrigArgIdx", "]", ",", "VA", ".", "getLocReg", "(", ")", ")", ";"], "File": "AMDGPUCallLowering35", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38332, "Length": 379, "Cover_Rate": 0.39438085327783556} {"Template_token": ["", "B", ".", "buildMerge", "(", "OrigRegs", "[", "", "]", ",", "Regs", ")", ";", "return", ";", "}", "if", "(", "LLTy", ".", "isVector", "(", ")", "&&", "PartLLT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "LLTy", ".", "getElementType", "(", ")", "==", "PartLLT", ".", "getElementType", "(", ")", ")", ";", "int", "DstElts", "=", "LLTy", ".", "getNumElements", "(", ")", ";", "int", "PartElts", "=", "PartLLT", ".", "getNumElements", "(", ")", ";", "if", "(", "DstElts", "%", "PartElts", "==", "", ")", "B", ".", "buildConcatVectors", "(", "OrigRegs", "[", "", "]", ",", "Regs", ")", ";", "else", "{", "assert", "(", "PartElts", "==", "", "&&", "DstElts", "%", "", "!=", "", ")", ";", "int", "RoundedElts", "=", "PartElts", "*", "(", "(", "DstElts", "+", "PartElts", "-", "", ")", "/", "PartElts", ")", ";", "LLT", "RoundedDestTy", "=", "LLT", "::", "vector", "(", "RoundedElts", ",", "PartLLT", ".", "getElementType", "(", ")", ")", ";", "auto", "RoundedConcat", "=", "B", ".", "buildConcatVectors", "(", "RoundedDestTy", ",", "Regs", ")", ";", "B", ".", "buildExtract", "(", "OrigRegs", "[", "", "]", ",", "RoundedConcat", ",", "", ")", ";", "}", "return", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "assert", "(", "LLTy", ".", "isVector", "(", ")", "&&", "!", "PartLLT", ".", "isVector", "(", ")", ")", ";", "LLT", "DstEltTy", "=", "LLTy", ".", "getElementType", "(", ")", ";", "LLT", "RealDstEltTy", "=", "MRI", ".", "getType", "(", "OrigRegs", "[", "", "]", ")", ".", "getElementType", "(", ")", ";", "assert", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", "==", "RealDstEltTy", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "DstEltTy", "==", "PartLLT", ")", "{", "if", "(", "RealDstEltTy", ".", "isPointer", "(", ")", ")", "{", "for", "(", "Register", "Reg", ":", "Regs", ")", "MRI", ".", "setType", "(", "Reg", ",", "RealDstEltTy", ")", ";", "}", "B", ".", "buildBuildVector", "(", "OrigRegs", "[", "", "]", ",", "Regs", ")", ";", "}", "else", "if", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", ">", "PartLLT", ".", "getSizeInBits", "(", ")", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "EltMerges", ";", "int", "PartsPerElt", "=", "DstEltTy", ".", "getSizeInBits", "(", ")", "/", "PartLLT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "DstEltTy", ".", "getSizeInBits", "(", ")", "%", "PartLLT", ".", "getSizeInBits", "(", ")", "==", "", ")", ";", "for", "(", "int", "I", "=", "", ",", "NumElts", "=", "LLTy", ".", "getNumElements", "(", ")", ";", "I", "!=", "NumElts", ";", "++", "I", ")", "{", "auto", "Merge", "=", "B", ".", "buildMerge", "(", "RealDstEltTy", ",", "Regs", ".", "take_front", "(", "PartsPerElt", ")", ")", ";", "MRI", ".", "setType", "(", "Merge", ".", "getReg", "(", "", ")", ",", "RealDstEltTy", ")", ";", "EltMerges", ".", "push_back", "(", "Merge", ".", "getReg", "(", "", ")", ")", ";", "Regs", "=", "Regs", ".", "drop_front", "(", "PartsPerElt", ")", ";", "}", "B", ".", "buildBuildVector", "(", "OrigRegs", "[", "", "]", ",", "EltMerges", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUCallLowering37", "Func": "packSplitRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38334, "Length": 422, "Cover_Rate": 0.8307086614173228} {"Template_token": ["", "}", "if", "(", "SrcSize", "%", "PartSize", "==", "", ")", "{", "B", ".", "buildUnmerge", "(", "DstRegs", ",", "SrcReg", ")", ";", "return", ";", "}", "const", "int", "NumRoundedParts", "=", "(", "SrcSize", "+", "PartSize", "-", "", ")", "/", "PartSize", ";", "LLT", "BigTy", "=", "getMultipleType", "(", "PartTy", ",", "NumRoundedParts", ")", ";", "auto", "ImpDef", "=", "B", ".", "buildUndef", "(", "BigTy", ")", ";", "auto", "Big", "=", "B", ".", "buildInsert", "(", "BigTy", ",", "ImpDef", ".", "getReg", "(", "", ")", ",", "SrcReg", ",", "", ")", ".", "getReg", "(", "", ")", ";", "int64_t", "Offset", "=", "", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DstRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "PartSize", ")", "B", ".", "buildExtract", "(", "DstRegs", "[", "i", "]", ",", "Big", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering37", "Func": "unpackRegsToOrigType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38335, "Length": 127, "Cover_Rate": 0.4703703703703704} {"Template_token": ["", "LLT", "PtrType", "=", "getLLTForType", "(", "*", "PtrTy", ",", "DL", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";", "unsigned", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";"], "ground_truth": ["unsigned", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";"], "File": "AMDGPUCallLowering39", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38336, "Length": 56, "Cover_Rate": 0.32} {"Template_token": ["", "}", "bool", "CanTailCallOpt", "=", "false", ";", "if", "(", "Info", ".", "IsMustTailCall", "&&", "!", "CanTailCallOpt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFnFixed", ";", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "Info", ".", "CallConv", ",", "TLI", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "MIB", ".", "addDef", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", ",", "", ">", "ImplicitArgRegs", ";", "if", "(", "TargetMachine", "::", "EnableFixedFunctionABI", ")", "{", "if", "(", "!", "passSpecialInputs", "(", "MIRBuilder", ",", "CCInfo", ",", "ImplicitArgRegs", ",", "Info", ")", ")", "return", "false", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "PhysRegs", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "AssignFnFixed", ",", "AssignFnVarArg", ",", "false", ")", ";", "if", "(", "!", "handleAssignments", "(", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ",", "OutArgs", ",", "Handler", ")", ")", "return", "false", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "{", "auto", "ScratchRSrcReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "vector", "(", "", ",", "", ")", ",", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "", ",", "ScratchRSrcReg", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "}", "for", "(", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", "ArgReg", ":", "ImplicitArgRegs", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "(", "Register", ")", "ArgReg", ".", "first", ",", "ArgReg", ".", "second", ")", ";", "MIB", ".", "addReg", "(", "ArgReg", ".", "first", ",", "RegState", "::", "Implicit", ")", ";", "}", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";"], "ground_truth": ["if", "(", "MIB", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "{"], "File": "AMDGPUCallLowering3", "Func": "lowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38338, "Length": 399, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "return", "true", ";", "}", "auto", "const", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "IsShader", "?", "", ":", "", ";", "auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "lowerReturnVal", "(", "B", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "&", "", ")", ";", "B", ".", "buildCopy", "(", "ReturnAddrVReg", ",", "LiveInReturn", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering3", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38340, "Length": 128, "Cover_Rate": 0.423841059602649} {"Template_token": ["", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering40", "Func": "assignValueToAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38342, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ValVReg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering40", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38343, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "void", "assignValueToReg", "(", "unsigned", "ValVReg", ",", "unsigned", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{"], "ground_truth": ["MIB", ".", "addUse", "(", "PhysReg", ")", ";"], "File": "AMDGPUCallLowering40", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38344, "Length": 22, "Cover_Rate": 0.6875} {"Template_token": ["", "static", "unsigned", "findFirstFreeSGPR", "(", "CCState", "&", "CCInfo", ")", "{", "unsigned", "NumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "Reg", "=", "", ";", "Reg", "<", "NumSGPRs", ";", "++", "Reg", ")", "{", "if", "(", "!", "CCInfo", ".", "isAllocated", "(", "", "+", "Reg", ")", ")", "{", "return", "", "+", "Reg", ";", "}", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering40", "Func": "findFirstFreeSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38345, "Length": 59, "Cover_Rate": 0.9076923076923077} {"Template_token": ["", "unsigned", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUCallLowering40", "Func": "getStackAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38346, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "bool", "CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "::", "ArgumentListType", "&", "Args", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCallLowering41", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38348, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "bool", "CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "::", "ArgumentListType", "&", "Args", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCallLowering41", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38349, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCallLowering43", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38350, "Length": 15, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCallLowering43", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38351, "Length": 15, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "Info", ".", "hasWorkItemIDX", "(", ")", ")", "{", "Register", "Reg", "=", "", ";", "MRI", ".", "setType", "(", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ",", "S32", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "Info", ".", "setWorkItemIDX", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "{", "Register", "Reg", "=", "", ";", "MRI", ".", "setType", "(", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ",", "S32", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDZ", "(", ")", ")", "{", "Register", "Reg", "=", "", ";", "MRI", ".", "setType", "(", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ",", "S32", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "Info", ".", "setWorkItemIDZ", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUCallLowering44", "Func": "allocateSpecialEntryInputVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38352, "Length": 175, "Cover_Rate": 0.8373205741626795} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "bool", "IsShader", "=", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "Info", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "unsigned", "ImplicitBufferPtrReg", "=", "Info", "->", "addImplicitBufferPtr", "(", "*", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "ImplicitBufferPtrReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ImplicitBufferPtrReg", ")", ";", "}", "unsigned", "NumArgs", "=", "F", ".", "arg_size", "(", ")", ";", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "F", ".", "arg_begin", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "unsigned", "PnputNum", "=", "", ";", "BitVector", "Skipped", "(", "NumArgs", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "CurOrigArg", ")", "{", "EVT", "ValEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "CurOrigArg", "->", "getType", "(", ")", ")", ";", "", "Flags", ";", "assert", "(", "VRegs", "[", "i", "]", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", "[", "", "]", ",", "CurOrigArg", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "", ",", "DL", ",", "F", ")", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlignment", "(", "CurOrigArg", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", "&&", "!", "OrigArg", ".", "Flags", ".", "isInReg", "(", ")", "&&", "!", "OrigArg", ".", "Flags", ".", "isByVal", "(", ")", "&&", "PnputNum", "<=", "", ")", "{", "if", "(", "CurOrigArg", "->", "use_empty", "(", ")", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ")", "{", "Skipped", ".", "set", "(", "i", ")", ";", "++", "PnputNum", ";", "continue", ";", "}", "Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "!", "CurOrigArg", "->", "use_empty", "(", ")", ")", "Info", "->", "markPnputEnabled", "(", "PnputNum", ")", ";", "++", "PnputNum", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "if", "(", "ValEVT", ".", "isVector", "(", ")", ")", "{", "EVT", "ElemVT", "=", "ValEVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "ValVT", "=", "ElemVT", ".", "getSimpleVT", "(", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";", "if", "(", "!", "Res", ")", "return", "false", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUCallLowering44", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38353, "Length": 473, "Cover_Rate": 0.6040868454661558} {"Template_token": ["", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "AllocSize", ";", "ArrayRef", "<", "Register", ">", "OrigArgRegs", "=", "VRegs", "[", "i", "]", ";", "Register", "ArgReg", "=", "OrigArgRegs", ".", "size", "(", ")", "==", "", "?", "OrigArgRegs", "[", "", "]", ":", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "ArgTy", ",", "DL", ")", ")", ";", "unsigned", "Align", "=", "MinAlign", "(", "KernArgBaseAlign", ",", "ArgOffset", ")", ";", "ArgOffset", "=", "alignTo", "(", "ArgOffset", ",", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ";", "lowerParameter", "(", "MIRBuilder", ",", "ArgTy", ",", "ArgOffset", ",", "Align", ",", "ArgReg", ")", ";"], "ground_truth": ["if", "(", "OrigArgRegs", ".", "size", "(", ")", ">", "", ")", "unpackRegs", "(", "OrigArgRegs", ",", "ArgReg", ",", "ArgTy", ",", "MIRBuilder", ")", ";"], "File": "AMDGPUCallLowering44", "Func": "lowerFormalArgumentsKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38354, "Length": 121, "Cover_Rate": 0.3086734693877551} {"Template_token": ["", "bool", "CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "::", "ArgumentListType", "&", "Args", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "VRegs", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCallLowering47", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38356, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "SkipArg", "=", "!", "ArgUsed", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "!", "SkipArg", ")", "{", "Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "ArgUsed", ")", "Info", "->", "markPnputEnabled", "(", "PnputNum", ")", ";", "}", "++", "PnputNum", ";", "if", "(", "SkipArg", ")", "{", "for", "(", "int", "I", "=", "", ",", "E", "=", "VRegs", "[", "Idx", "]", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "MIRBuilder", ".", "buildUndef", "(", "VRegs", "[", "Idx", "]", "[", "I", "]", ")", ";", "++", "Idx", ";", "continue", ";", "}", "}", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArg", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "CC", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{", "packSplitRegsToOrigType", "(", "MIRBuilder", ",", "VRegs", "[", "Idx", "]", "[", "VTSplitIdx", "]", ",", "Regs", ",", "LLTy", ",", "PartLLT", ")", ";", "}", ")", ";", "++", "Idx", ";", "}", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "if", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "||", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "&&", "Info", "->", "isPnputAllocated", "(", "", ")", ")", ")", "{", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "Info", "->", "markPnputAllocated", "(", "", ")", ";", "Info", "->", "markPnputEnabled", "(", "", ")", ";", "}", "if", "(", "Subtarget", ".", "isAmdPalOS", "(", ")", ")", "{", "unsigned", "PsInputBits", "=", "Info", "->", "getPnputAddr", "(", ")", "&", "Info", "->", "getPnputEnable", "(", ")", ";", "if", "(", "(", "PsInputBits", "&", "", ")", "==", "", "||", "(", "(", "PsInputBits", "&", "", ")", "==", "", "&&", "(", "PsInputBits", ">>", "", "&", "", ")", ")", ")", "Info", "->", "markPnputEnabled", "(", "countTrailingZeros", "(", "Info", "->", "getPnputAddr", "(", ")", ",", "ZB_Undefined", ")", ")", ";", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "FormalArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "if", "(", "!", "IsEntryFunc", ")", "{", "TLI", ".", "allocateSpecialInputVGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "if", "(", "IsEntryFunc", ")", "{", "TLI", ".", "allocateSystemSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "Info", ",", "CC", ",", "IsShader", ")", ";", "}", "else", "{", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";"], "ground_truth": ["CCInfo", ".", "AllocateReg", "(", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";"], "File": "AMDGPUCallLowering49", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38357, "Length": 483, "Cover_Rate": 0.5378619153674833} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "B", ".", "getMBB", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "!", "IsEntryFunc", ")", "{", "Register", "ReturnAddrReg", "=", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "ReturnAddrReg", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "ReturnAddrReg", ")", ";", "B", ".", "buildCopy", "(", "LiveInReturn", ",", "ReturnAddrReg", ")", ";", "}", "if", "(", "Info", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "ImplicitBufferPtrReg", "=", "Info", "->", "addImplicitBufferPtr", "(", "*", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "ImplicitBufferPtrReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ImplicitBufferPtrReg", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "", ";", "unsigned", "PnputNum", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", "==", "", ")", "continue", ";", "const", "bool", "InReg", "=", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ";", "if", "(", "!", "IsShader", "&&", "InReg", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "if", "(", "CC", "==", "CallingConv", "::", "_PS", "&&", "!", "InReg", "&&", "PnputNum", "<=", "", ")", "{", "const", "bool", "ArgUsed", "=", "!", "Arg", ".", "use_empty", "(", ")", ";", "bool", "SkipArg", "=", "!", "ArgUsed", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "!", "SkipArg", ")", "{", "Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "ArgUsed", ")", "Info", "->", "markPnputEnabled", "(", "PnputNum", ")", ";", "}", "++", "PnputNum", ";"], "ground_truth": ["if", "(", "SkipArg", ")", "{"], "File": "AMDGPUCallLowering50", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38358, "Length": 374, "Cover_Rate": 0.39162303664921466} {"Template_token": ["", "MF", ".", "addLiveIn", "(", "ImplicitBufferPtrReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ImplicitBufferPtrReg", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "", ";", "unsigned", "PnputNum", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", "==", "", ")", "continue", ";", "const", "bool", "InReg", "=", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ";", "if", "(", "!", "IsShader", "&&", "InReg", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "if", "(", "CC", "==", "CallingConv", "::", "_PS", "&&", "!", "InReg", "&&", "PnputNum", "<=", "", ")", "{", "const", "bool", "ArgUsed", "=", "!", "Arg", ".", "use_empty", "(", ")", ";", "bool", "SkipArg", "=", "!", "ArgUsed", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "!", "SkipArg", ")", "{", "Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "ArgUsed", ")", "Info", "->", "markPnputEnabled", "(", "PnputNum", ")", ";", "}", "++", "PnputNum", ";", "if", "(", "SkipArg", ")", "{", "for", "(", "int", "I", "=", "", ",", "E", "=", "VRegs", "[", "Idx", "]", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "B", ".", "buildUndef", "(", "VRegs", "[", "Idx", "]", "[", "I", "]", ")", ";", "++", "Idx", ";", "continue", ";", "}", "}", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "const", "unsigned", "OrigArgIdx", "=", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ";", "setArgFlags", "(", "OrigArg", ",", "OrigArgIdx", ",", "DL", ",", "F", ")", ";"], "ground_truth": ["splitToValueTypes", "(", "B", ",", "OrigArg", ",", "OrigArgIdx", ",", "SplitArgs", ",", "DL", ",", "CC", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "Register", "DstReg", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{"], "File": "AMDGPUCallLowering50", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38359, "Length": 313, "Cover_Rate": 0.32774869109947646} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "allocateHSAUserSGPRs", "(", "CCInfo", ",", "B", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "unsigned", "i", "=", "", ";", "const", "Align", "KernArgBaseAlign", "(", "", ")", ";", "const", "unsigned", "BaseOffset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "F", ")", ";", "uint64_t", "ExplicitArgOffset", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "if", "(", "AllocSize", "==", "", ")", "continue", ";", "Align", "ABIAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "AllocSize", ";", "if", "(", "Arg", ".", "use_empty", "(", ")", ")", "{", "++", "i", ";"], "ground_truth": ["continue", ";"], "File": "AMDGPUCallLowering50", "Func": "lowerFormalArgumentsKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38360, "Length": 227, "Cover_Rate": 0.5618811881188119} {"Template_token": ["", "if", "(", "Info", ".", "CanLowerReturn", "&&", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "InArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "bool", "CanTailCallOpt", "=", "isEligibleForTailCallOptimization", "(", "MIRBuilder", ",", "Info", ",", "InArgs", ",", "OutArgs", ")", ";", "if", "(", "Info", ".", "IsMustTailCall", "&&", "!", "CanTailCallOpt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "CanTailCallOpt", ")", "return", "lowerTailCall", "(", "MIRBuilder", ",", "Info", ",", "OutArgs", ")", ";", "CCAssignFn", "*", "AssignFnFixed", ";", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "Info", ".", "CallConv", ",", "TLI", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "MIB", ".", "addDef", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", ",", "", ">", "ImplicitArgRegs", ";", "if", "(", "Info", ".", "CallConv", "!=", "CallingConv", "::", "_Gfx", ")", "{", "if", "(", "!", "passSpecialInputs", "(", "MIRBuilder", ",", "CCInfo", ",", "ImplicitArgRegs", ",", "Info", ")", ")", "return", "false", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "PhysRegs", ";", "OutgoingValueAssigner", "Assigner", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "OutArgs", ",", "CCInfo", ")", ")", "return", "false", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "false", ")", ";", "if", "(", "!", "handleAssignments", "(", "Handler", ",", "OutArgs", ",", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ")", ")", "return", "false", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "handleImplicitCallArguments", "(", "MIRBuilder", ",", "MIB", ",", "ST", ",", "*", "MFI", ",", "ImplicitArgRegs", ")", ";", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";"], "ground_truth": ["if", "(", "MIB", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "{"], "File": "AMDGPUCallLowering51", "Func": "lowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38361, "Length": 391, "Cover_Rate": 0.5213333333333333} {"Template_token": ["", "if", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "||", "(", "(", "Info", "->", "getPnputAddr", "(", ")", "&", "", ")", "==", "", "&&", "Info", "->", "isPnputAllocated", "(", "", ")", ")", ")", "{", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "Info", "->", "markPnputAllocated", "(", "", ")", ";", "Info", "->", "markPnputEnabled", "(", "", ")", ";", "}", "if", "(", "Subtarget", ".", "isAmdPalOS", "(", ")", ")", "{", "unsigned", "PsInputBits", "=", "Info", "->", "getPnputAddr", "(", ")", "&", "Info", "->", "getPnputEnable", "(", ")", ";", "if", "(", "(", "PsInputBits", "&", "", ")", "==", "", "||", "(", "(", "PsInputBits", "&", "", ")", "==", "", "&&", "(", "PsInputBits", ">>", "", "&", "", ")", ")", ")", "Info", "->", "markPnputEnabled", "(", "countTrailingZeros", "(", "Info", "->", "getPnputAddr", "(", ")", ",", "ZB_Undefined", ")", ")", ";", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "B", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "IsEntryFunc", "&&", "!", "IsGraphics", ")", "{", "TLI", ".", "allocateSpecialInputVGPRsFixed", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "IncomingValueAssigner", "Assigner", "(", "AssignFn", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "SplitArgs", ",", "CCInfo", ")", ")", "return", "false", ";", "FormalArgHandler", "Handler", "(", "B", ",", "MRI", ")", ";", "if", "(", "!", "handleAssignments", "(", "Handler", ",", "SplitArgs", ",", "CCInfo", ",", "ArgLocs", ",", "B", ")", ")", "return", "false", ";", "uint64_t", "StackOffset", "=", "Assigner", ".", "StackOffset", ";", "if", "(", "IsEntryFunc", ")", "{", "TLI", ".", "allocateSystemSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "Info", ",", "CC", ",", "IsGraphics", ")", ";", "}", "else", "{", "if", "(", "!", "Subtarget", ".", "enableFlatScratch", "(", ")", ")", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "TLI", ".", "allocateSpecialInputSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering51", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38363, "Length": 326, "Cover_Rate": 0.35434782608695653} {"Template_token": ["", "}", "else", "if", "(", "InputID", "==", "", ")", "{", "LI", "->", "getImplicitArgPtr", "(", "InputReg", ",", "MRI", ",", "MIRBuilder", ")", ";", "}", "else", "{", "MIRBuilder", ".", "buildUndef", "(", "InputReg", ")", ";", "}", "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "ArgRegs", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "if", "(", "!", "CCInfo", ".", "AllocateReg", "(", "OutgoingArg", "->", "getRegister", "(", ")", ")", ")", "report_fatal_error", "(", "", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "ArgTy", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "ArgTy", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "ArgTy", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "return", "false", ";", "auto", "WorkitemIDX", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ";", "auto", "WorkitemIDY", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ";", "auto", "WorkitemIDZ", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgX", "=", "std", "::", "get", "<", "", ">", "(", "WorkitemIDX", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgY", "=", "std", "::", "get", "<", "", ">", "(", "WorkitemIDY", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgZ", "=", "std", "::", "get", "<", "", ">", "(", "WorkitemIDZ", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "bool", "NeedWorkItemIDX", "=", "!", "Info", ".", "CB", "->", "hasFnAttr", "(", "", ")", ";", "const", "bool", "NeedWorkItemIDY", "=", "!", "Info", ".", "CB", "->", "hasFnAttr", "(", "", ")", ";", "const", "bool", "NeedWorkItemIDZ", "=", "!", "Info", ".", "CB", "->", "hasFnAttr", "(", "", ")", ";", "Register", "InputReg", ";", "if", "(", "IncomingArgX", "&&", "!", "IncomingArgX", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDX", "&&", "NeedWorkItemIDX", ")", "{", "InputReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "LI", "->", "loadInputValue", "(", "InputReg", ",", "MIRBuilder", ",", "IncomingArgX", ",", "std", "::", "get", "<", "", ">", "(", "WorkitemIDX", ")", ",", "std", "::", "get", "<", "", ">", "(", "WorkitemIDX", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering51", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38364, "Length": 364, "Cover_Rate": 0.34765998089780326} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "(", "*", "PtrTy", ",", "DL", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";"], "ground_truth": ["unsigned", "KernArgSegmentPtr", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";"], "File": "AMDGPUCallLowering53", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38365, "Length": 63, "Cover_Rate": 0.35} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "(", "*", "PtrTy", ",", "DL", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";", "unsigned", "KernArgSegmentPtr", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "unsigned", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering53", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38366, "Length": 147, "Cover_Rate": 0.8166666666666667} {"Template_token": ["", "CCInfo", ".", "AllocateReg", "(", "ImplicitBufferPtrReg", ")", ";", "}", "unsigned", "NumArgs", "=", "F", ".", "arg_size", "(", ")", ";", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "F", ".", "arg_begin", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "unsigned", "PnputNum", "=", "", ";", "BitVector", "Skipped", "(", "NumArgs", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "CurOrigArg", ")", "{", "EVT", "ValEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "CurOrigArg", "->", "getType", "(", ")", ")", ";", "", "Flags", ";", "assert", "(", "VRegs", "[", "i", "]", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", "[", "", "]", ",", "CurOrigArg", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "", ",", "DL", ",", "F", ")", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlignment", "(", "CurOrigArg", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", "&&", "!", "OrigArg", ".", "Flags", ".", "isInReg", "(", ")", "&&", "!", "OrigArg", ".", "Flags", ".", "isByVal", "(", ")", "&&", "PnputNum", "<=", "", ")", "{", "if", "(", "CurOrigArg", "->", "use_empty", "(", ")", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ")", "{", "Skipped", ".", "set", "(", "i", ")", ";", "++", "PnputNum", ";", "continue", ";", "}", "Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "!", "CurOrigArg", "->", "use_empty", "(", ")", ")", "Info", "->", "markPnputEnabled", "(", "PnputNum", ")", ";", "++", "PnputNum", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "if", "(", "ValEVT", ".", "isVector", "(", ")", ")", "{", "EVT", "ElemVT", "=", "ValEVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "ValVT", "=", "ElemVT", ".", "getSimpleVT", "(", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";", "if", "(", "!", "Res", ")", "return", "false", ";", "}", "else", "{", "MVT", "ValVT", "=", "ValEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "!", "ValEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "OrigArg", ".", "Flags", ",", "CCInfo", ")", ";", "if", "(", "Res", ")", "return", "false", ";", "}", "}", "Function", "::", "const_arg_iterator", "Arg", "=", "F", ".", "arg_begin", "(", ")", ";"], "ground_truth": ["if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_VS", "||", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", "{"], "File": "AMDGPUCallLowering7", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38367, "Length": 417, "Cover_Rate": 0.4001919385796545} {"Template_token": ["", "static", "bool", "addCallTargetOperands", "(", "MachineInstrBuilder", "&", "CallInst", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLowering", "::", "CallLoweringInfo", "&", "Info", ")", "{", "if", "(", "Info", ".", "Callee", ".", "isReg", "(", ")", ")", "{", "CallInst", ".", "addReg", "(", "Info", ".", "Callee", ".", "getReg", "(", ")", ")", ";", "CallInst", ".", "addImm", "(", "", ")", ";", "}", "else", "if", "(", "Info", ".", "Callee", ".", "isGlobal", "(", ")", "&&", "Info", ".", "Callee", ".", "getOffset", "(", ")", "==", "", ")", "{", "const", "GlobalValue", "*", "GV", "=", "Info", ".", "Callee", ".", "getGlobal", "(", ")", ";", "auto", "Ptr", "=", "MIRBuilder", ".", "buildGlobalValue", "(", "LLT", "::", "pointer", "(", "GV", "->", "getAddressSpace", "(", ")", ",", "", ")", ",", "GV", ")", ";", "CallInst", ".", "addReg", "(", "Ptr", ".", "getReg", "(", "", ")", ")", ";", "CallInst", ".", "add", "(", "Info", ".", "Callee", ")", ";", "}", "else", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCallLowering", "Func": "addCallTargetOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38368, "Length": 138, "Cover_Rate": 0.9928057553956835} {"Template_token": ["", "}", "if", "(", "Info", ".", "hasKernargSegmentPtr", "(", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Register", "InputPtrReg", "=", "Info", ".", "addKernargSegmentPtr", "(", "TRI", ")", ";", "const", "LLT", "P4", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "VReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "P4", ")", ";", "MRI", ".", "addLiveIn", "(", "InputPtrReg", ",", "VReg", ")", ";", "B", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "InputPtrReg", ")", ";", "B", ".", "buildCopy", "(", "VReg", ",", "InputPtrReg", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrReg", ")", ";", "}", "if", "(", "Info", ".", "hasDispatchID", "(", ")", ")", "{"], "ground_truth": ["Register", "DispatchIDReg", "=", "Info", ".", "addDispatchID", "(", "TRI", ")", ";"], "File": "AMDGPUCallLowering", "Func": "allocateHSAUserSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38369, "Length": 111, "Cover_Rate": 0.3546325878594249} {"Template_token": ["", "CallLowering", "::", "CallLowering", "(", "const", "TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "AMDGPUCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38370, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "CallLowering", "::", "CallLowering", "(", "const", "TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "AMDGPUCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38371, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "IncomingArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "IncomingValueHandler", "(", "B", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "AMDGPUIncomingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38372, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "IncomingArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "IncomingValueHandler", "(", "B", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "AMDGPUIncomingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38373, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "bool", "IsTailCall", "=", "false", ",", "int", "FPDiff", "=", "", ")", ":", "OutgoingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ",", "FPDiff", "(", "FPDiff", ")", ",", "IsTailCall", "(", "IsTailCall", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "AMDGPUOutgoingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38374, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "bool", "IsTailCall", "=", "false", ",", "int", "FPDiff", "=", "", ")", ":", "OutgoingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ",", "FPDiff", "(", "FPDiff", ")", ",", "IsTailCall", "(", "IsTailCall", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "AMDGPUOutgoingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38375, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ")", ":", "OutgoingValueHandler", "(", "B", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "AMDGPUOutgoingValueHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38376, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "OutgoingValueHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ")", ":", "OutgoingValueHandler", "(", "B", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "AMDGPUOutgoingValueHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38377, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", ".", "getCallingConv", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFnFixed", ";", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "CalleeCC", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "OutLocs", ";", "CCState", "OutInfo", "(", "CalleeCC", ",", "false", ",", "MF", ",", "OutLocs", ",", "CallerF", ".", "getContext", "(", ")", ")", ";", "OutgoingValueAssigner", "Assigner", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "OutArgs", ",", "OutInfo", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "OutInfo", ".", "getNextStackOffset", "(", ")", ">", "FuncInfo", "->", "getBytesInStackArgArea", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "File": "AMDGPUCallLowering", "Func": "areCalleeOutgoingArgsTailCallable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38378, "Length": 164, "Cover_Rate": 0.6188679245283019} {"Template_token": ["", "Register", "ExtReg", "=", "extendRegisterMin32", "(", "*", "this", ",", "ValVReg", ",", "VA", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ExtReg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38381, "Length": 23, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "VA", ")", "override", "{", "MIB", ".", "addUse", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";", "Register", "ExtReg", "=", "extendRegisterMin32", "(", "*", "this", ",", "ValVReg", ",", "VA", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ExtReg", ")", ";"], "File": "AMDGPUCallLowering", "Func": "assignValueToReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38382, "Length": 47, "Cover_Rate": 0.9791666666666666} {"Template_token": ["", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ")", ":", "IncomingArgHandler", "(", "MIRBuilder", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "CallReturnHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38383, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ")", ":", "IncomingArgHandler", "(", "MIRBuilder", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "CallReturnHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38384, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "return", "CC", "==", "CallingConv", "::", "Fast", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "canGuaranteeTCO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38386, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "bool", "CallLowering", "::", "canLowerReturn", "(", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CallConv", ",", "SmallVectorImpl", "<", "BaseArgInfo", ">", "&", "Outs", ",", "bool", "IsVarArg", ")", "const", "{", "if", "(", "", "(", "CallConv", ")", ")", "return", "true", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";"], "ground_truth": ["const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";"], "File": "AMDGPUCallLowering", "Func": "canLowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38387, "Length": 57, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "bool", "CallLowering", "::", "canLowerReturn", "(", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CallConv", ",", "SmallVectorImpl", "<", "BaseArgInfo", ">", "&", "Outs", ",", "bool", "IsVarArg", ")", "const", "{", "if", "(", "", "(", "CallConv", ")", ")", "return", "true", ";"], "ground_truth": ["SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";"], "File": "AMDGPUCallLowering", "Func": "canLowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38388, "Length": 44, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "CalleeAssignFnFixed", ";", "CCAssignFn", "*", "CalleeAssignFnVarArg", ";", "std", "::", "tie", "(", "CalleeAssignFnFixed", ",", "CalleeAssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "CalleeCC", ",", "TLI", ")", ";", "CCAssignFn", "*", "CallerAssignFnFixed", ";", "CCAssignFn", "*", "CallerAssignFnVarArg", ";", "std", "::", "tie", "(", "CallerAssignFnFixed", ",", "CallerAssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "CallerCC", ",", "TLI", ")", ";"], "ground_truth": ["IncomingValueAssigner", "CalleeAssigner", "(", "CalleeAssignFnFixed", ",", "CalleeAssignFnVarArg", ")", ";"], "File": "AMDGPUCallLowering", "Func": "doCallerAndCalleePassArgsTheSameWay", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38389, "Length": 69, "Cover_Rate": 0.31363636363636366} {"Template_token": ["", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "return", "Handler", ".", "MIRBuilder", ".", "buildAnyExt", "(", "LLT", "::", "scalar", "(", "", ")", ",", "ValVReg", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "extendRegisterMin32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38390, "Length": 38, "Cover_Rate": 0.5671641791044776} {"Template_token": ["", "case", "TargetOpcode", "::", "G_ZEXT", ":", "return", "", ";", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "return", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUCallLowering", "Func": "extOpcodeToISDExtOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38391, "Length": 23, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "IncomingArgHandler", "(", "B", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "FormalArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38392, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "FormalArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "IncomingArgHandler", "(", "B", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "FormalArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38393, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "return", "{", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "false", ")", ",", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "true", ")", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "getAssignFnsForCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38394, "Length": 22, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "static", "std", "::", "pair", "<", "CCAssignFn", "*", ",", "CCAssignFn", "*", ">", "getAssignFnsForCC", "(", "CallingConv", "::", "ID", "CC", ",", "const", "TargetLowering", "&", "TLI", ")", "{"], "ground_truth": ["return", "{", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "false", ")", ",", "TLI", ".", "CCAssignFnForCall", "(", "CC", ",", "true", ")", "}", ";"], "File": "AMDGPUCallLowering", "Func": "getAssignFnsForCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38395, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "static", "unsigned", "getCallOpcode", "(", "const", "MachineFunction", "&", "CallerF", ",", "bool", "IsIndirect", ",", "bool", "IsTailCall", ")", "{", "return", "IsTailCall", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "getCallOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38396, "Length": 24, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "SPReg", ")", "SPReg", "=", "MIRBuilder", ".", "buildCopy", "(", "PtrTy", ",", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "getReg", "(", "", ")", ";", "auto", "OffsetReg", "=", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "Offset", ")", ";", "auto", "AddrReg", "=", "MIRBuilder", ".", "buildPtrAdd", "(", "PtrTy", ",", "SPReg", ",", "OffsetReg", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";"], "ground_truth": ["return", "AddrReg", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPUCallLowering", "Func": "getStackAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38397, "Length": 84, "Cover_Rate": 0.42} {"Template_token": ["", "auto", "ScratchRSrcReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", ",", "FuncInfo", ".", "getScratchRSrcReg", "(", ")", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "", ",", "ScratchRSrcReg", ")", ";", "CallInst", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "}", "for", "(", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", "ArgReg", ":", "ImplicitArgRegs", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "(", "Register", ")", "ArgReg", ".", "first", ",", "ArgReg", ".", "second", ")", ";", "CallInst", ".", "addReg", "(", "ArgReg", ".", "first", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "handleImplicitCallArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38398, "Length": 89, "Cover_Rate": 0.6312056737588653} {"Template_token": ["", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "{", "auto", "ScratchRSrcReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", ",", "FuncInfo", ".", "getScratchRSrcReg", "(", ")", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "", ",", "ScratchRSrcReg", ")", ";", "CallInst", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "}", "for", "(", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", "ArgReg", ":", "ImplicitArgRegs", ")", "{"], "ground_truth": ["MIRBuilder", ".", "buildCopy", "(", "(", "Register", ")", "ArgReg", ".", "first", ",", "ArgReg", ".", "second", ")", ";"], "File": "AMDGPUCallLowering", "Func": "handleImplicitCallArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38399, "Length": 85, "Cover_Rate": 0.6028368794326241} {"Template_token": ["", "}", "if", "(", "any_of", "(", "CallerF", ".", "args", "(", ")", ",", "[", "]", "(", "const", "Argument", "&", "A", ")", "{", "return", "A", ".", "hasByValAttr", "(", ")", "||", "A", ".", "hasSwiftErrorAttr", "(", ")", ";", "}", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "return", "canGuaranteeTCO", "(", "CalleeCC", ")", "&&", "CalleeCC", "==", "CallerF", ".", "getCallingConv", "(", ")", ";", "if", "(", "!", "doCallerAndCalleePassArgsTheSameWay", "(", "Info", ",", "MF", ",", "InArgs", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "areCalleeOutgoingArgsTailCallable", "(", "Info", ",", "MF", ",", "OutArgs", ")", ")", "return", "false", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "AMDGPUCallLowering", "Func": "isEligibleForTailCallOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38400, "Length": 127, "Cover_Rate": 0.46691176470588236} {"Template_token": ["", "return", "false", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "OutArgs", ";", "for", "(", "auto", "&", "OrigArg", ":", "Info", ".", "OrigArgs", ")", "splitToValueTypes", "(", "OrigArg", ",", "OutArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "InArgs", ";", "if", "(", "Info", ".", "CanLowerReturn", "&&", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "InArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "bool", "CanTailCallOpt", "=", "isEligibleForTailCallOptimization", "(", "MIRBuilder", ",", "Info", ",", "InArgs", ",", "OutArgs", ")", ";", "if", "(", "Info", ".", "IsMustTailCall", "&&", "!", "CanTailCallOpt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "CanTailCallOpt", ")", "return", "lowerTailCall", "(", "MIRBuilder", ",", "Info", ",", "OutArgs", ")", ";", "CCAssignFn", "*", "AssignFnFixed", ";", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "Info", ".", "CallConv", ",", "TLI", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "MIB", ".", "addDef", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";"], "ground_truth": ["CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";"], "File": "AMDGPUCallLowering", "Func": "lowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38401, "Length": 277, "Cover_Rate": 0.3537675606641124} {"Template_token": ["", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "Info", ".", "CallConv", ",", "TLI", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "MIB", ".", "addDef", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", ",", "", ">", "ImplicitArgRegs", ";", "if", "(", "TargetMachine", "::", "EnableFixedFunctionABI", "&&", "Info", ".", "CallConv", "!=", "CallingConv", "::", "_Gfx", ")", "{", "if", "(", "!", "passSpecialInputs", "(", "MIRBuilder", ",", "CCInfo", ",", "ImplicitArgRegs", ",", "Info", ")", ")", "return", "false", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "PhysRegs", ";", "OutgoingValueAssigner", "Assigner", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "OutArgs", ",", "CCInfo", ")", ")", "return", "false", ";"], "ground_truth": ["OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "false", ")", ";"], "File": "AMDGPUCallLowering", "Func": "lowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38402, "Length": 238, "Cover_Rate": 0.30395913154533843} {"Template_token": ["", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Info", "->", "allocateModuleLDSGlobal", "(", "F", ".", "getParent", "(", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "!", "IsEntryFunc", ")", "{", "Register", "ReturnAddrReg", "=", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "ReturnAddrReg", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "ReturnAddrReg", ")", ";", "B", ".", "buildCopy", "(", "LiveInReturn", ",", "ReturnAddrReg", ")", ";", "}", "if", "(", "Info", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "ImplicitBufferPtrReg", "=", "Info", "->", "addImplicitBufferPtr", "(", "*", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "ImplicitBufferPtrReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ImplicitBufferPtrReg", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "", ";", "unsigned", "PnputNum", "=", "", ";", "if", "(", "!", "FLI", ".", "CanLowerReturn", ")", "insertSRetIncomingArgument", "(", "F", ",", "SplitArgs", ",", "FLI", ".", "DemoteRegister", ",", "MRI", ",", "DL", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", "==", "", ")", "continue", ";", "const", "bool", "InReg", "=", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ";", "if", "(", "!", "IsGraphics", "&&", "InReg", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "if", "(", "CC", "==", "CallingConv", "::", "_PS", "&&", "!", "InReg", "&&", "PnputNum", "<=", "", ")", "{"], "ground_truth": ["const", "bool", "ArgUsed", "=", "!", "Arg", ".", "use_empty", "(", ")", ";"], "File": "AMDGPUCallLowering", "Func": "lowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38403, "Length": 330, "Cover_Rate": 0.33985581874356335} {"Template_token": ["", "LLT", "ArgTy", "=", "getLLTForType", "(", "*", "SplitArg", ".", "Ty", ",", "DL", ")", ";", "if", "(", "SplitArg", ".", "Flags", "[", "", "]", ".", "isPointer", "(", ")", ")", "{", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "SplitArg", ".", "Flags", "[", "", "]", ".", "getPointerAddrSpace", "(", ")", ",", "ArgTy", ".", "getScalarSizeInBits", "(", ")", ")", ";", "ArgTy", "=", "ArgTy", ".", "isVector", "(", ")", "?", "LLT", "::", "vector", "(", "ArgTy", ".", "getElementCount", "(", ")", ",", "PtrTy", ")", ":", "PtrTy", ";", "}", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "ArgTy", ",", "commonAlignment", "(", "Alignment", ",", "FieldOffsets", "[", "Idx", "]", ")", ")", ";", "assert", "(", "SplitArg", ".", "Regs", ".", "size", "(", ")", "==", "", ")", ";"], "ground_truth": ["B", ".", "buildLoad", "(", "SplitArg", ".", "Regs", "[", "", "]", ",", "PtrReg", ",", "*", "MMO", ")", ";"], "File": "AMDGPUCallLowering", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38404, "Length": 141, "Cover_Rate": 0.47157190635451507} {"Template_token": ["", "void", "CallLowering", "::", "lowerParameter", "(", "MachineIRBuilder", "&", "B", ",", "ArgInfo", "&", "OrigArg", ",", "uint64_t", "Offset", ",", "Align", "Alignment", ")", "const", "{", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgs", ";", "SmallVector", "<", "uint64_t", ">", "FieldOffsets", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ",", "&", "FieldOffsets", ")", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "ArgInfo", "&", "SplitArg", ":", "SplitArgs", ")", "{", "Register", "PtrReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "lowerParameterPtr", "(", "PtrReg", ",", "B", ",", "Offset", "+", "FieldOffsets", "[", "Idx", "]", ")", ";", "LLT", "ArgTy", "=", "getLLTForType", "(", "*", "SplitArg", ".", "Ty", ",", "DL", ")", ";", "if", "(", "SplitArg", ".", "Flags", "[", "", "]", ".", "isPointer", "(", ")", ")", "{", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "SplitArg", ".", "Flags", "[", "", "]", ".", "getPointerAddrSpace", "(", ")", ",", "ArgTy", ".", "getScalarSizeInBits", "(", ")", ")", ";", "ArgTy", "=", "ArgTy", ".", "isVector", "(", ")", "?", "LLT", "::", "vector", "(", "ArgTy", ".", "getElementCount", "(", ")", ",", "PtrTy", ")", ":", "PtrTy", ";", "}"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "ArgTy", ",", "commonAlignment", "(", "Alignment", ",", "FieldOffsets", "[", "Idx", "]", ")", ")", ";"], "File": "AMDGPUCallLowering", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38405, "Length": 264, "Cover_Rate": 0.882943143812709} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Register", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";"], "ground_truth": ["auto", "OffsetReg", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38406, "Length": 71, "Cover_Rate": 0.696078431372549} {"Template_token": ["", "void", "CallLowering", "::", "lowerParameterPtr", "(", "Register", "DstReg", ",", "MachineIRBuilder", "&", "B", ",", "uint64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "AMDGPUCallLowering", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38407, "Length": 51, "Cover_Rate": 0.5} {"Template_token": ["", "const", "bool", "IsShader", "=", "", "(", "CC", ")", ";", "const", "bool", "IsWaveEnd", "=", "(", "IsShader", "&&", "MFI", "->", "returnsVoid", "(", ")", ")", "||", "", "(", "CC", ")", ";", "if", "(", "IsWaveEnd", ")", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "", ")", ";", "return", "true", ";", "}", "auto", "const", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "IsShader", "?", "", ":", "", ";", "auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "FLI", ".", "CanLowerReturn", ")", "insertSRetStores", "(", "B", ",", "Val", "->", "getType", "(", ")", ",", "VRegs", ",", "FLI", ".", "DemoteRegister", ")", ";", "else", "if", "(", "!", "lowerReturnVal", "(", "B", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "&", "", ")", ";", "B", ".", "buildCopy", "(", "ReturnAddrVReg", ",", "LiveInReturn", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38408, "Length": 198, "Cover_Rate": 0.6055045871559633} {"Template_token": ["", "if", "(", "!", "Val", ")", "return", "true", ";", "auto", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "B", ".", "getMRI", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "F", ".", "getContext", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "SmallVector", "<", "EVT", ",", "", ">", "SplitEVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Val", "->", "getType", "(", ")", ",", "SplitEVTs", ")", ";", "assert", "(", "VRegs", ".", "size", "(", ")", "==", "SplitEVTs", ".", "size", "(", ")", "&&", "", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SplitEVTs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "EVT", "VT", "=", "SplitEVTs", "[", "i", "]", ";", "Register", "Reg", "=", "VRegs", "[", "i", "]", ";", "ArgInfo", "RetInfo", "(", "Reg", ",", "VT", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "if", "(", "VT", ".", "isScalarInteger", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "TargetOpcode", "::", "G_ANYEXT", ";", "if", "(", "RetInfo", ".", "Flags", "[", "", "]", ".", "isSExt", "(", ")", ")", "{", "assert", "(", "RetInfo", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_SEXT", ";", "}", "else", "if", "(", "RetInfo", ".", "Flags", "[", "", "]", ".", "isZExt", "(", ")", ")", "{", "assert", "(", "RetInfo", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "ExtendOp", "=", "TargetOpcode", "::", "G_ZEXT", ";", "}", "EVT", "ExtVT", "=", "TLI", ".", "getTypeForExtReturn", "(", "Ctx", ",", "VT", ",", "extOpcodeToISDExtOpcode", "(", "ExtendOp", ")", ")", ";", "if", "(", "ExtVT", "!=", "VT", ")", "{", "RetInfo", ".", "Ty", "=", "ExtVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LLT", "ExtTy", "=", "getLLTForType", "(", "*", "RetInfo", ".", "Ty", ",", "DL", ")", ";", "Reg", "=", "B", ".", "buildInstr", "(", "ExtendOp", ",", "{", "ExtTy", "}", ",", "{", "Reg", "}", ")", ".", "getReg", "(", "", ")", ";", "}", "}", "if", "(", "Reg", "!=", "RetInfo", ".", "Regs", "[", "", "]", ")", "{", "RetInfo", ".", "Regs", "[", "", "]", "=", "Reg", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "}", "splitToValueTypes", "(", "RetInfo", ",", "SplitRetInfos", ",", "DL", ",", "CC", ")", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueAssigner", "Assigner", "(", "AssignFn", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "B", ",", "*", "MRI", ",", "Ret", ")", ";", "return", "determineAndHandleAssignments", "(", "RetHandler", ",", "Assigner", ",", "SplitRetInfos", ",", "B", ",", "CC", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "lowerReturnVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38409, "Length": 458, "Cover_Rate": 0.9462809917355371} {"Template_token": ["", "MIB", ".", "addDef", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "markPhysRegUsed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38411, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "_Gfx", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUCallLowering", "Func": "mayTailCallThisCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38412, "Length": 15, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "CodeGenPrepare", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "AMDGPUCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38415, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "CodeGenPrepare", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "AMDGPUCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38416, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "canWidenScalarExtLoad", "(", "LoadInst", "&", "I", ")", "const", "{", "Type", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "int", "TySize", "=", "DL", ".", "getTypeSizeInBits", "(", "Ty", ")", ";", "unsigned", "Align", "=", "I", ".", "getAlignment", "(", ")", "?", "I", ".", "getAlignment", "(", ")", ":", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "return", "I", ".", "isSimple", "(", ")", "&&", "TySize", "<", "", "&&", "Align", ">=", "", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "canWidenScalarExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38417, "Length": 88, "Cover_Rate": 1.0} {"Template_token": ["", "int", "TySize", "=", "DL", ".", "getTypeSizeInBits", "(", "Ty", ")", ";", "unsigned", "Align", "=", "I", ".", "getAlignment", "(", ")", "?", "I", ".", "getAlignment", "(", ")", ":", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "return", "I", ".", "isSimple", "(", ")", "&&", "TySize", "<", "", "&&", "Align", ">=", "", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "canWidenScalarExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38418, "Length": 56, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createCodeGenPreparePass", "(", ")", "{"], "ground_truth": ["return", "new", "CodeGenPrepare", "(", ")", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "createAMDGPUCodeGenPreparePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38419, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mod", "=", "&", "M", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38421, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "doInitialization", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["Mod", "=", "&", "M", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38422, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "if", "(", "RHSSignBits", "<", "", ")", "return", "nullptr", ";", "unsigned", "SignBits", "=", "std", "::", "min", "(", "LHSSignBits", ",", "RHSSignBits", ")", ";", "unsigned", "DivBits", "=", "", "-", "SignBits", ";", "if", "(", "IsSigned", ")", "++", "DivBits", ";", "Type", "*", "Ty", "=", "Num", "->", "getType", "(", ")", ";", "Type", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "Type", "*", "F32Ty", "=", "Builder", ".", "getFloatTy", "(", ")", ";", "ConstantInt", "*", "One", "=", "Builder", ".", "getInt32", "(", "", ")", ";", "Value", "*", "JQ", "=", "One", ";", "if", "(", "IsSigned", ")", "{", "JQ", "=", "Builder", ".", "CreateXor", "(", "Num", ",", "Den", ")", ";", "JQ", "=", "Builder", ".", "CreateAShr", "(", "JQ", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";", "JQ", "=", "Builder", ".", "CreateOr", "(", "JQ", ",", "One", ")", ";", "}", "Value", "*", "IA", "=", "Num", ";", "Value", "*", "IB", "=", "Den", ";", "Value", "*", "FA", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IA", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IA", ",", "F32Ty", ")", ";", "Value", "*", "FB", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IB", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IB", ",", "F32Ty", ")", ";", "Value", "*", "RCP", "=", "Builder", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "F32Ty", ",", "", ")", ",", "FB", ")", ";", "Value", "*", "FQM", "=", "Builder", ".", "CreateFMul", "(", "FA", ",", "RCP", ")", ";", "CallInst", "*", "FQ", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FQM", ")", ";", "FQ", "->", "copyFastMathFlags", "(", "Builder", ".", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "FQNeg", "=", "Builder", ".", "CreateFNeg", "(", "FQ", ")", ";", "Value", "*", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FQNeg", "->", "getType", "(", ")", "}", ",", "{", "FQNeg", ",", "FB", ",", "FA", "}", ",", "FQ", ")", ";", "Value", "*", "IQ", "=", "IsSigned", "?", "Builder", ".", "CreateFPTo", "(", "FQ", ",", "I32Ty", ")", ":", "Builder", ".", "CreateFPToUI", "(", "FQ", ",", "I32Ty", ")", ";", "FR", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FR", ",", "FQ", ")", ";", "FB", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FB", ",", "FQ", ")", ";"], "ground_truth": ["Value", "*", "CV", "=", "Builder", ".", "CreateFCmpOGE", "(", "FR", ",", "FB", ")", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "expandDivRem24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38423, "Length": 346, "Cover_Rate": 0.5834738617200674} {"Template_token": ["", "Num", "=", "Builder", ".", "CreateSExt", "(", "Num", ",", "I32Ty", ")", ";", "Den", "=", "Builder", ".", "CreateSExt", "(", "Den", ",", "I32Ty", ")", ";", "}", "else", "{", "Num", "=", "Builder", ".", "CreateZExt", "(", "Num", ",", "I32Ty", ")", ";", "Den", "=", "Builder", ".", "CreateZExt", "(", "Den", ",", "I32Ty", ")", ";", "}", "}", "if", "(", "Value", "*", "Res", "=", "expandDivRem24", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ",", "IsDiv", ",", "IsSigned", ")", ")", "{", "Res", "=", "Builder", ".", "CreateTrunc", "(", "Res", ",", "Ty", ")", ";", "return", "Res", ";", "}", "ConstantInt", "*", "Zero", "=", "Builder", ".", "getInt32", "(", "", ")", ";", "ConstantInt", "*", "One", "=", "Builder", ".", "getInt32", "(", "", ")", ";", "ConstantInt", "*", "MinusOne", "=", "Builder", ".", "getInt32", "(", "~", "", ")", ";", "Value", "*", "Sign", "=", "nullptr", ";", "if", "(", "IsSigned", ")", "{", "ConstantInt", "*", "K31", "=", "Builder", ".", "getInt32", "(", "", ")", ";", "Value", "*", "LHSign", "=", "Builder", ".", "CreateAShr", "(", "Num", ",", "K31", ")", ";", "Value", "*", "RHSign", "=", "Builder", ".", "CreateAShr", "(", "Den", ",", "K31", ")", ";", "Sign", "=", "IsDiv", "?", "Builder", ".", "CreateXor", "(", "LHSign", ",", "RHSign", ")", ":", "LHSign", ";", "Num", "=", "Builder", ".", "CreateAdd", "(", "Num", ",", "LHSign", ")", ";", "Den", "=", "Builder", ".", "CreateAdd", "(", "Den", ",", "RHSign", ")", ";", "Num", "=", "Builder", ".", "CreateXor", "(", "Num", ",", "LHSign", ")", ";", "Den", "=", "Builder", ".", "CreateXor", "(", "Den", ",", "RHSign", ")", ";", "}", "Value", "*", "DEN_F32", "=", "Builder", ".", "CreateUIToFP", "(", "Den", ",", "F32Ty", ")", ";", "Value", "*", "RCP_F32", "=", "Builder", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "F32Ty", ",", "", ")", ",", "DEN_F32", ")", ";", "Constant", "*", "UINT_MAX_PLUS_1", "=", "ConstantFP", "::", "get", "(", "F32Ty", ",", "BitsToFloat", "(", "", ")", ")", ";", "Value", "*", "RCP_SCALE", "=", "Builder", ".", "CreateFMul", "(", "RCP_F32", ",", "UINT_MAX_PLUS_1", ")", ";"], "ground_truth": ["Value", "*", "RCP", "=", "Builder", ".", "CreateFPToUI", "(", "RCP_SCALE", ",", "I32Ty", ")", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "expandDivRem32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38424, "Length": 303, "Cover_Rate": 0.3462857142857143} {"Template_token": ["", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38426, "Length": 25, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "if", "(", "T", "->", "isIntegerTy", "(", ")", ")", "return", "T", "->", "getIntegerBitWidth", "(", ")", ";", "return", "cast", "<", "VectorType", ">", "(", "T", ")", "->", "getElementType", "(", ")", "->", "getIntegerBitWidth", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "getBaseElementBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38428, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "Type", "*", "CodeGenPrepare", "::", "getI32Ty", "(", "IRBuilder", "<", ">", "&", "B", ",", "const", "Type", "*", "T", ")", "const", "{", "assert", "(", "needsPromotionToI32", "(", "T", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "T", "->", "isIntegerTy", "(", ")", ")", "return", "B", ".", "getInt32Ty", "(", ")", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "getI32Ty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38430, "Length": 44, "Cover_Rate": 0.6376811594202898} {"Template_token": ["", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "MUL64", ",", "I32Ty", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateLShr", "(", "MUL64", ",", "Builder", ".", "getInt64", "(", "", ")", ")", ";", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Hi", ",", "I32Ty", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "Lo", ",", "Hi", ")", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "getMul64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38431, "Length": 52, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "static", "Value", "*", "getMulHu", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "LHS", ",", "Value", "*", "RHS", ")", "{", "return", "getMul64", "(", "Builder", ",", "LHS", ",", "RHS", ")", ".", "second", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "getMulHu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38432, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38434, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "Attr", ".", "getValueAsString", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "hasUnsafeFPMath", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38435, "Length": 10, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "isa", "<", "ICmpInst", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "?", "cast", "<", "ICmpInst", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "isSigned", "(", ")", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "isSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38437, "Length": 34, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "if", "(", "IntTy", "&&", "IntTy", "->", "getBitWidth", "(", ")", ">", "", "&&", "IntTy", "->", "getBitWidth", "(", ")", "<=", "", ")", "return", "true", ";", "if", "(", "const", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "T", ")", ")", "{", "if", "(", "ST", "->", "hasVOP3PInsts", "(", ")", ")", "return", "false", ";", "return", "needsPromotionToI32", "(", "VT", "->", "getElementType", "(", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "needsPromotionToI32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38438, "Length": 65, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "return", "true", ";"], "ground_truth": ["case", "Instruction", "::", "Mul", ":"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "promotedOpIsNSW", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38439, "Length": 18, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "static", "bool", "promotedOpIsNSW", "(", "const", "Instruction", "&", "I", ")", "{", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "return", "true", ";", "case", "Instruction", "::", "Mul", ":", "return", "I", ".", "hasNoUnsignedWrap", "(", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "promotedOpIsNSW", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38440, "Length": 56, "Cover_Rate": 1.0} {"Template_token": ["", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "return", "true", ";", "case", "Instruction", "::", "Sub", ":", "return", "I", ".", "hasNoUnsignedWrap", "(", ")", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "promotedOpIsNUW", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38441, "Length": 45, "Cover_Rate": 0.8035714285714286} {"Template_token": ["", "case", "Instruction", "::", "Mul", ":", "return", "true", ";", "case", "Instruction", "::", "Sub", ":", "return", "I", ".", "hasNoUnsignedWrap", "(", ")", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "promotedOpIsNUW", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38442, "Length": 22, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "Value", "*", "ExtRes", "=", "Builder", ".", "CreateCall", "(", "I32", ",", "{", "ExtOp", "}", ")", ";", "Value", "*", "LShrOp", "=", "Builder", ".", "CreateLShr", "(", "ExtRes", ",", "", "-", "getBaseElementBitWidth", "(", "I", ".", "getType", "(", ")", ")", ")", ";", "Value", "*", "TruncRes", "=", "Builder", ".", "CreateTrunc", "(", "LShrOp", ",", "I", ".", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "TruncRes", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "promoteUniformBitreverseToI32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38443, "Length": 70, "Cover_Rate": 0.3825136612021858} {"Template_token": ["", "Value", "*", "TruncRes", "=", "nullptr", ";", "if", "(", "isSigned", "(", "I", ")", ")", "{", "ExtOp1", "=", "Builder", ".", "CreateSExt", "(", "I", ".", "getOperand", "(", "", ")", ",", "I32Ty", ")", ";", "ExtOp2", "=", "Builder", ".", "CreateSExt", "(", "I", ".", "getOperand", "(", "", ")", ",", "I32Ty", ")", ";", "}", "else", "{", "ExtOp1", "=", "Builder", ".", "CreateZExt", "(", "I", ".", "getOperand", "(", "", ")", ",", "I32Ty", ")", ";", "ExtOp2", "=", "Builder", ".", "CreateZExt", "(", "I", ".", "getOperand", "(", "", ")", ",", "I32Ty", ")", ";", "}", "ExtRes", "=", "Builder", ".", "CreateSelect", "(", "I", ".", "getOperand", "(", "", ")", ",", "ExtOp1", ",", "ExtOp2", ")", ";", "TruncRes", "=", "Builder", ".", "CreateTrunc", "(", "ExtRes", ",", "I", ".", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "TruncRes", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "promoteUniformOpToI32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38444, "Length": 132, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "ExtOp2", "=", "Builder", ".", "CreateZExt", "(", "I", ".", "getOperand", "(", "", ")", ",", "I32Ty", ")", ";", "}", "ExtRes", "=", "Builder", ".", "CreateSelect", "(", "I", ".", "getOperand", "(", "", ")", ",", "ExtOp1", ",", "ExtOp2", ")", ";", "TruncRes", "=", "Builder", ".", "CreateTrunc", "(", "ExtRes", ",", "I", ".", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "TruncRes", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "promoteUniformOpToI32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38445, "Length": 66, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "AC", "=", "&", "getAnalysis", "<", "AssumptionCacheTracker", ">", "(", ")", ".", "getAssumptionCache", "(", "F", ")", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "HasUnsafeFPMath", "=", "hasUnsafeFPMath", "(", "F", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{"], "ground_truth": ["BasicBlock", "::", "iterator", "Next", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38446, "Length": 86, "Cover_Rate": 0.5058823529411764} {"Template_token": ["", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "AC", "=", "&", "getAnalysis", "<", "AssumptionCacheTracker", ">", "(", ")", ".", "getAssumptionCache", "(", "F", ")", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["HasUnsafeFPMath", "=", "hasUnsafeFPMath", "(", "F", ")", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38447, "Length": 78, "Cover_Rate": 0.4588235294117647} {"Template_token": ["", "bool", "IsOne", "=", "CNum", "->", "isExactlyValue", "(", "+", "", ")", "||", "CNum", "->", "isExactlyValue", "(", "-", "", ")", ";", "return", "HasDenormals", "^", "IsOne", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "shouldKeepFDivF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38448, "Length": 25, "Cover_Rate": 0.36764705882352944} {"Template_token": ["", "Value", "*", "NumEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "N", ")", ";", "Value", "*", "DenEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "N", ")", ";", "Value", "*", "NewElt", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "NumEltN", ",", "DenEltN", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateBinOp", "(", "Opc", ",", "NumEltN", ",", "DenEltN", ")", ";", "NewDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewDiv", ",", "NewElt", ",", "N", ")", ";", "}", "}", "else", "{", "NewDiv", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ")", ";", "}", "if", "(", "NewDiv", ")", "{", "I", ".", "replaceAllUsesWith", "(", "NewDiv", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitBinaryOperator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38449, "Length": 117, "Cover_Rate": 0.3667711598746082} {"Template_token": ["", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "Changed", "|=", "promoteUniformBitreverseToI32", "(", "I", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitBitreverseIntrinsicInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38450, "Length": 36, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "Changed", "|=", "promoteUniformBitreverseToI32", "(", "I", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitBitreverseIntrinsicInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38451, "Length": 35, "Cover_Rate": 0.6862745098039216} {"Template_token": ["", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "*", "Decl", "=", "", "(", "Mod", ",", "", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "bool", "HasDenormals", "=", "ST", "->", "hasFP32Denormals", "(", ")", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", ";", "if", "(", "shouldKeepFDivF32", "(", "NumEltI", ",", "UnsafeDiv", ",", "HasDenormals", ")", ")", "{", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";", "}", "else", "{", "NewElt", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "NumEltI", ",", "DenEltI", "}", ")", ";", "}", "NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38452, "Length": 195, "Cover_Rate": 0.46987951807228917} {"Template_token": ["", "Type", "*", "Ty", "=", "FDiv", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "getScalarType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "MDNode", "*", "FPMath", "=", "FDiv", ".", "getMetadata", "(", "LLVMContext", "::", "MD_fpmath", ")", ";", "if", "(", "!", "FPMath", ")", "return", "false", ";", "const", "FPMathOperator", "*", "FPOp", "=", "cast", "<", "const", "FPMathOperator", ">", "(", "&", "FDiv", ")", ";", "float", "ULP", "=", "FPOp", "->", "getFPAccuracy", "(", ")", ";", "if", "(", "ULP", "<", "", ")", "return", "false", ";", "FastMathFlags", "FMF", "=", "FPOp", "->", "getFastMathFlags", "(", ")", ";", "bool", "UnsafeDiv", "=", "HasUnsafeFPMath", "||", "FMF", ".", "isFast", "(", ")", "||", "FMF", ".", "allowReciprocal", "(", ")", ";", "if", "(", "UnsafeDiv", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "FDiv", ".", "getParent", "(", ")", ",", "std", "::", "next", "(", "FDiv", ".", "getIterator", "(", ")", ")", ",", "FPMath", ")", ";", "Builder", ".", "setFastMathFlags", "(", "FMF", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "*", "Decl", "=", "", "(", "Mod", ",", "", ")", ";"], "ground_truth": ["Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38453, "Length": 178, "Cover_Rate": 0.42891566265060244} {"Template_token": ["", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "Changed", "|=", "promoteUniformOpToI32", "(", "I", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitICmpInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38454, "Length": 40, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "bool", "visitInstruction", "(", "Instruction", "&", "I", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38455, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38456, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "visitBitreverseIntrinsicInst", "(", "I", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitIntrinsicInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38457, "Length": 13, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "Metadata", "*", "LowAndHigh", "[", "]", "=", "{", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "I32Ty", ",", "Lower", "->", "getValue", "(", ")", ".", "zext", "(", "", ")", ")", ")", ",", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "I32Ty", ",", "", ")", ")", "}", ";", "WidenLoad", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "LowAndHigh", ")", ")", ";", "}", "}", "int", "TySize", "=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", ";", "Type", "*", "IntNTy", "=", "Builder", ".", "getIntNTy", "(", "TySize", ")", ";", "Value", "*", "ValTrunc", "=", "Builder", ".", "CreateTrunc", "(", "WidenLoad", ",", "IntNTy", ")", ";"], "ground_truth": ["Value", "*", "ValOrig", "=", "Builder", ".", "CreateBitCast", "(", "ValTrunc", ",", "I", ".", "getType", "(", ")", ")", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38458, "Length": 128, "Cover_Rate": 0.375366568914956} {"Template_token": ["", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "Changed", "|=", "promoteUniformOpToI32", "(", "I", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitSelectInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38459, "Length": 35, "Cover_Rate": 0.6862745098039216} {"Template_token": ["", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "Changed", "|=", "promoteUniformOpToI32", "(", "I", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitSelectInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38460, "Length": 36, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "if", "(", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "ExtRes", ")", ")", "{", "if", "(", "promotedOpIsNSW", "(", "cast", "<", "Instruction", ">", "(", "I", ")", ")", ")", "Inst", "->", "setHasNoSignedWrap", "(", ")", ";", "if", "(", "promotedOpIsNUW", "(", "cast", "<", "Instruction", ">", "(", "I", ")", ")", ")", "Inst", "->", "setHasNoUnsignedWrap", "(", ")", ";", "if", "(", "const", "auto", "*", "ExactOp", "=", "dyn_cast", "<", "PossiblyExactOperator", ">", "(", "&", "I", ")", ")", "Inst", "->", "setIsExact", "(", "ExactOp", "->", "isExact", "(", ")", ")", ";", "}", "TruncRes", "=", "Builder", ".", "CreateTrunc", "(", "ExtRes", ",", "I", ".", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "TruncRes", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare10", "Func": "promoteUniformOpToI32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38461, "Length": 113, "Cover_Rate": 0.35873015873015873} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "BasicBlock", "::", "iterator", "Next", ";", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MadeChange", "|=", "visit", "(", "*", "I", ")", ";", "}", "}", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38462, "Length": 72, "Cover_Rate": 0.4645161290322581} {"Template_token": ["", "if", "(", "!", "CNum", ")", "return", "false", ";", "return", "UnsafeDiv", "||", "CNum", "->", "isExactlyValue", "(", "+", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare10", "Func": "shouldKeepFDivF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38463, "Length": 20, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "!", "CNum", ")", "return", "false", ";"], "ground_truth": ["return", "UnsafeDiv", "||", "CNum", "->", "isExactlyValue", "(", "+", "", ")", ";"], "File": "AMDGPUCodeGenPrepare10", "Func": "shouldKeepFDivF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38464, "Length": 19, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "Changed", "|=", "promoteUniformOpToI32", "(", "I", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPUCodeGenPrepare10", "Func": "visitBinaryOperator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38465, "Length": 35, "Cover_Rate": 0.6862745098039216} {"Template_token": ["", "MDNode", "*", "FPMath", "=", "FDiv", ".", "getMetadata", "(", "LLVMContext", "::", "MD_fpmath", ")", ";", "if", "(", "!", "FPMath", ")", "return", "false", ";", "const", "FPMathOperator", "*", "FPOp", "=", "cast", "<", "const", "FPMathOperator", ">", "(", "&", "FDiv", ")", ";", "float", "ULP", "=", "FPOp", "->", "getFPAccuracy", "(", ")", ";", "if", "(", "ULP", "<", "", ")", "return", "false", ";", "FastMathFlags", "FMF", "=", "FPOp", "->", "getFastMathFlags", "(", ")", ";", "bool", "UnsafeDiv", "=", "HasUnsafeFPMath", "||", "FMF", ".", "unsafeAlgebra", "(", ")", "||", "FMF", ".", "allowReciprocal", "(", ")", ";", "if", "(", "ST", "->", "hasFP32Denormals", "(", ")", "&&", "!", "UnsafeDiv", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "FDiv", ".", "getParent", "(", ")", ",", "std", "::", "next", "(", "FDiv", ".", "getIterator", "(", ")", ")", ",", "FPMath", ")", ";", "Builder", ".", "setFastMathFlags", "(", "FMF", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "*", "Decl", "=", "", "(", "Mod", ",", "", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", ";", "if", "(", "shouldKeepFDivF32", "(", "NumEltI", ",", "UnsafeDiv", ")", ")", "{", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";", "}", "else", "{", "NewElt", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "NumEltI", ",", "DenEltI", "}", ")", ";", "}", "NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";", "}", "}", "else", "{", "if", "(", "!", "shouldKeepFDivF32", "(", "Num", ",", "UnsafeDiv", ")", ")", "NewFDiv", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "Num", ",", "Den", "}", ")", ";", "}", "if", "(", "NewFDiv", ")", "{", "FDiv", ".", "replaceAllUsesWith", "(", "NewFDiv", ")", ";", "NewFDiv", "->", "takeName", "(", "&", "FDiv", ")", ";", "FDiv", ".", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCodeGenPrepare10", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38466, "Length": 366, "Cover_Rate": 0.8992628992628993} {"Template_token": ["", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "*", "Decl", "=", "", "(", "Mod", ",", "", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", ";", "if", "(", "shouldKeepFDivF32", "(", "NumEltI", ",", "UnsafeDiv", ")", ")", "{", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";", "}", "else", "{", "NewElt", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "NumEltI", ",", "DenEltI", "}", ")", ";", "}", "NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";", "}", "}", "else", "{", "if", "(", "!", "shouldKeepFDivF32", "(", "Num", ",", "UnsafeDiv", ")", ")", "NewFDiv", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "Num", ",", "Den", "}", ")", ";", "}", "if", "(", "NewFDiv", ")", "{", "FDiv", ".", "replaceAllUsesWith", "(", "NewFDiv", ")", ";", "NewFDiv", "->", "takeName", "(", "&", "FDiv", ")", ";", "FDiv", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare11", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38467, "Length": 237, "Cover_Rate": 0.583743842364532} {"Template_token": ["", "}", "assert", "(", "NumBits", "<=", "", ")", ";", "", "LoID", "=", "IsSigned", "?", "", ":", "", ";", "", "HiID", "=", "IsSigned", "?", "", ":", "", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateIntrinsic", "(", "LoID", ",", "{", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateIntrinsic", "(", "HiID", ",", "{", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ";", "IntegerType", "*", "I64Ty", "=", "Builder", ".", "getInt64Ty", "(", ")", ";", "Lo", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "Lo", ",", "I64Ty", ")", ";", "Hi", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "Hi", ",", "I64Ty", ")", ";"], "ground_truth": ["return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "", ")", ")", ";"], "File": "AMDGPUCodeGenPrepare13", "Func": "getMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38468, "Length": 115, "Cover_Rate": 0.575} {"Template_token": ["", "unsigned", "CodeGenPrepare", "::", "numBitsUnsigned", "(", "Value", "*", "Op", ")", "const", "{", "return", "computeKnownBits", "(", "Op", ",", "*", "DL", ",", "", ",", "AC", ")", ".", "countMaxActiveBits", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare13", "Func": "numBitsUnsigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38472, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "SmallVector", "<", "Value", "*", ",", "", ">", "LHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "RHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "ResultVals", ";", "extractValues", "(", "Builder", ",", "LHSVals", ",", "LHS", ")", ";", "extractValues", "(", "Builder", ",", "RHSVals", ",", "RHS", ")", ";", "IntegerType", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "LHSVals", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "IsSigned", ")", "{", "LHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "else", "{", "LHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}"], "ground_truth": ["Value", "*", "Result", "=", "getMul24", "(", "Builder", ",", "LHS", ",", "RHS", ",", "Size", ",", "LHSBits", "+", "RHSBits", ",", "IsSigned", ")", ";"], "File": "AMDGPUCodeGenPrepare13", "Func": "replaceMulWithMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38473, "Length": 171, "Cover_Rate": 0.36616702355460384} {"Template_token": ["", "unsigned", "CodeGenPrepare", "::", "numBitsSigned", "(", "Value", "*", "Op", ",", "unsigned", "ScalarSize", ")", "const", "{"], "ground_truth": ["return", "ScalarSize", "-", "ComputeNumSignBits", "(", "Op", ",", "*", "DL", ",", "", ",", "AC", ")", "+", "", ";"], "File": "AMDGPUCodeGenPrepare14", "Func": "numBitsSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38474, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "if", "(", "Size", "<=", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "return", "false", ";", "if", "(", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "return", "false", ";", "Value", "*", "LHS", "=", "I", ".", "getOperand", "(", "", ")", ";", "Value", "*", "RHS", "=", "I", ".", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "unsigned", "LHSBits", "=", "", ",", "RHSBits", "=", "", ";", "bool", "IsSigned", "=", "false", ";", "if", "(", "ST", "->", "hasMulU24", "(", ")", "&&", "(", "LHSBits", "=", "numBitsUnsigned", "(", "LHS", ",", "Size", ")", ")", "<=", "", "&&", "(", "RHSBits", "=", "numBitsUnsigned", "(", "RHS", ",", "Size", ")", ")", "<=", "", ")", "{", "IsSigned", "=", "false", ";", "}", "else", "if", "(", "ST", "->", "hasMulI24", "(", ")", "&&", "(", "LHSBits", "=", "numBitsSigned", "(", "LHS", ",", "Size", ")", ")", "<=", "", "&&", "(", "RHSBits", "=", "numBitsSigned", "(", "RHS", ",", "Size", ")", ")", "<=", "", ")", "{", "IsSigned", "=", "true", ";", "}", "else", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "LHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "RHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "ResultVals", ";", "extractValues", "(", "Builder", ",", "LHSVals", ",", "LHS", ")", ";", "extractValues", "(", "Builder", ",", "RHSVals", ",", "RHS", ")", ";", "IntegerType", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "LHSVals", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "IsSigned", ")", "{", "LHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "else", "{", "LHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "Value", "*", "Result", "=", "getMul24", "(", "Builder", ",", "LHS", ",", "RHS", ",", "Size", ",", "LHSBits", "+", "RHSBits", ",", "IsSigned", ")", ";", "if", "(", "IsSigned", ")", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateSExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";", "}", "else", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateZExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";", "}", "}", "Value", "*", "NewVal", "=", "insertValues", "(", "Builder", ",", "Ty", ",", "ResultVals", ")", ";", "NewVal", "->", "takeName", "(", "&", "I", ")", ";"], "ground_truth": ["I", ".", "replaceAllUsesWith", "(", "NewVal", ")", ";"], "File": "AMDGPUCodeGenPrepare14", "Func": "replaceMulWithMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38476, "Length": 420, "Cover_Rate": 0.8842105263157894} {"Template_token": ["", "unsigned", "LHSBits", "=", "", ",", "RHSBits", "=", "", ";", "bool", "IsSigned", "=", "false", ";", "if", "(", "ST", "->", "hasMulU24", "(", ")", "&&", "(", "LHSBits", "=", "numBitsUnsigned", "(", "LHS", ",", "Size", ")", ")", "<=", "", "&&", "(", "RHSBits", "=", "numBitsUnsigned", "(", "RHS", ",", "Size", ")", ")", "<=", "", ")", "{", "IsSigned", "=", "false", ";", "}", "else", "if", "(", "ST", "->", "hasMulI24", "(", ")", "&&", "(", "LHSBits", "=", "numBitsSigned", "(", "LHS", ",", "Size", ")", ")", "<=", "", "&&", "(", "RHSBits", "=", "numBitsSigned", "(", "RHS", ",", "Size", ")", ")", "<=", "", ")", "{", "IsSigned", "=", "true", ";", "}", "else", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "LHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "RHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "ResultVals", ";", "extractValues", "(", "Builder", ",", "LHSVals", ",", "LHS", ")", ";", "extractValues", "(", "Builder", ",", "RHSVals", ",", "RHS", ")", ";", "IntegerType", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "LHSVals", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "IsSigned", ")", "{", "LHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "else", "{", "LHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "Value", "*", "Result", "=", "getMul24", "(", "Builder", ",", "LHS", ",", "RHS", ",", "Size", ",", "LHSBits", "+", "RHSBits", ",", "IsSigned", ")", ";", "if", "(", "IsSigned", ")", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateSExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";", "}", "else", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateZExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare14", "Func": "replaceMulWithMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38477, "Length": 322, "Cover_Rate": 0.6778947368421052} {"Template_token": ["", "if", "(", "I", ".", "getPointerAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "&&", "canWidenScalarExtLoad", "(", "I", ")", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "Type", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "Type", "*", "PT", "=", "PointerType", "::", "get", "(", "I32Ty", ",", "I", ".", "getPointerAddressSpace", "(", ")", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "I", ".", "getPointerOperand", "(", ")", ",", "PT", ")", ";", "Value", "*", "WidenLoad", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "int", "TySize", "=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", ";", "Type", "*", "IntNTy", "=", "Builder", ".", "getIntNTy", "(", "TySize", ")", ";", "Value", "*", "ValTrunc", "=", "Builder", ".", "CreateTrunc", "(", "WidenLoad", ",", "IntNTy", ")", ";", "Value", "*", "ValOrig", "=", "Builder", ".", "CreateBitCast", "(", "ValTrunc", ",", "I", ".", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "ValOrig", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUCodeGenPrepare15", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38478, "Length": 172, "Cover_Rate": 0.9398907103825137} {"Template_token": ["", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "*", "Decl", "=", "", "(", "Mod", ",", "", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", ";", "if", "(", "shouldKeepFDivF32", "(", "NumEltI", ",", "UnsafeDiv", ")", ")", "{", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";", "}", "else", "{", "NewElt", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "NumEltI", ",", "DenEltI", "}", ")", ";", "}"], "ground_truth": ["NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";"], "File": "AMDGPUCodeGenPrepare16", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38479, "Length": 180, "Cover_Rate": 0.4433497536945813} {"Template_token": ["", "FastMathFlags", "FMF", "=", "FPOp", "->", "getFastMathFlags", "(", ")", ";", "bool", "UnsafeDiv", "=", "HasUnsafeFPMath", "||", "FMF", ".", "isFast", "(", ")", "||", "FMF", ".", "allowReciprocal", "(", ")", ";", "if", "(", "ST", "->", "hasFP32Denormals", "(", ")", "||", "UnsafeDiv", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "FDiv", ".", "getParent", "(", ")", ",", "std", "::", "next", "(", "FDiv", ".", "getIterator", "(", ")", ")", ",", "FPMath", ")", ";", "Builder", ".", "setFastMathFlags", "(", "FMF", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "*", "Decl", "=", "", "(", "Mod", ",", "", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";"], "ground_truth": ["Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";"], "File": "AMDGPUCodeGenPrepare16", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38480, "Length": 194, "Cover_Rate": 0.47783251231527096} {"Template_token": ["", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "Type", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "Type", "*", "PT", "=", "PointerType", "::", "get", "(", "I32Ty", ",", "I", ".", "getPointerAddressSpace", "(", ")", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "I", ".", "getPointerOperand", "(", ")", ",", "PT", ")", ";", "Value", "*", "WidenLoad", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "int", "TySize", "=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", ";", "Type", "*", "IntNTy", "=", "Builder", ".", "getIntNTy", "(", "TySize", ")", ";"], "ground_truth": ["Value", "*", "ValTrunc", "=", "Builder", ".", "CreateTrunc", "(", "WidenLoad", ",", "IntNTy", ")", ";"], "File": "AMDGPUCodeGenPrepare16", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38481, "Length": 108, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "return", "ScalarSize", ">=", "", "&&", "numBitsSigned", "(", "V", ",", "ScalarSize", ")", "<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare17", "Func": "isI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38482, "Length": 15, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "isI24", "(", "Value", "*", "V", ",", "unsigned", "ScalarSize", ")", "const", "{", "return", "ScalarSize", ">=", "", "&&", "numBitsSigned", "(", "V", ",", "ScalarSize", ")", "<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare17", "Func": "isI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38483, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "isU24", "(", "Value", "*", "V", ",", "unsigned", "ScalarSize", ")", "const", "{", "return", "numBitsUnsigned", "(", "V", ",", "ScalarSize", ")", "<=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare17", "Func": "isU24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38484, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "int", "I", "=", "", ",", "E", "=", "LHSVals", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "IntrID", "==", "", ")", "{", "LHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "else", "{", "LHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "Value", "*", "Result", "=", "Builder", ".", "CreateCall", "(", "Intrin", ",", "{", "LHS", ",", "RHS", "}", ")", ";", "if", "(", "IntrID", "==", "", ")", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateZExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";", "}", "else", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateSExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare17", "Func": "replaceMulWithMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38486, "Length": 168, "Cover_Rate": 0.3605150214592275} {"Template_token": ["", "const", "FPMathOperator", "*", "FPOp", "=", "cast", "<", "const", "FPMathOperator", ">", "(", "&", "FDiv", ")", ";", "const", "float", "ReqdAccuracy", "=", "FPOp", "->", "getFPAccuracy", "(", ")", ";", "FastMathFlags", "FMF", "=", "FPOp", "->", "getFastMathFlags", "(", ")", ";", "const", "bool", "AllowInaccurateRcp", "=", "HasUnsafeFPMath", "||", "FMF", ".", "approxFunc", "(", ")", ";", "const", "bool", "RcpIsAccurate", "=", "(", "Ty", "->", "isHalfTy", "(", ")", "&&", "ReqdAccuracy", ">=", "", ")", "||", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "!", "HasFP32Denormals", "&&", "ReqdAccuracy", ">=", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "FDiv", ".", "getParent", "(", ")", ",", "std", "::", "next", "(", "FDiv", ".", "getIterator", "(", ")", ")", ")", ";", "Builder", ".", "setFastMathFlags", "(", "FMF", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "auto", "*", "VT", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "FDiv", ".", "getType", "(", ")", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "AMDGPUCodeGenPrepare17", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38487, "Length": 197, "Cover_Rate": 0.4758454106280193} {"Template_token": ["", "WidenLoad", "->", "copyMetadata", "(", "I", ")", ";", "if", "(", "auto", "*", "Range", "=", "WidenLoad", "->", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{", "ConstantInt", "*", "Lower", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Range", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Lower", "->", "getValue", "(", ")", ".", "isNullValue", "(", ")", ")", "{", "WidenLoad", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "nullptr", ")", ";", "}", "else", "{", "Metadata", "*", "LowAndHigh", "[", "]", "=", "{", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "I32Ty", ",", "Lower", "->", "getValue", "(", ")", ".", "zext", "(", "", ")", ")", ")", ",", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "I32Ty", ",", "", ")", ")", "}", ";", "WidenLoad", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "LowAndHigh", ")", ")", ";", "}", "}", "int", "TySize", "=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", ";", "Type", "*", "IntNTy", "=", "Builder", ".", "getIntNTy", "(", "TySize", ")", ";", "Value", "*", "ValTrunc", "=", "Builder", ".", "CreateTrunc", "(", "WidenLoad", ",", "IntNTy", ")", ";", "Value", "*", "ValOrig", "=", "Builder", ".", "CreateBitCast", "(", "ValTrunc", ",", "I", ".", "getType", "(", ")", ")", ";"], "ground_truth": ["I", ".", "replaceAllUsesWith", "(", "ValOrig", ")", ";"], "File": "AMDGPUCodeGenPrepare17", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38488, "Length": 204, "Cover_Rate": 0.5947521865889213} {"Template_token": ["", "CodeGenPrepare", "(", "const", "TargetMachine", "*", "TM", "=", "nullptr", ")", ":"], "ground_truth": ["FunctionPass", "(", "ID", ")", ",", "TM", "(", "static_cast", "<", "const", "GCNTargetMachine", "*", ">", "(", "TM", ")", ")", "{"], "File": "AMDGPUCodeGenPrepare19", "Func": "AMDGPUCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38489, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "FunctionPass", "(", "ID", ")", ",", "TM", "(", "static_cast", "<", "const", "GCNTargetMachine", "*", ">", "(", "TM", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare19", "Func": "AMDGPUCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38490, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "BinOp", "->", "setHasNoSignedWrap", "(", "I", ".", "hasNoSignedWrap", "(", ")", ")", ";", "BinOp", "->", "setHasNoUnsignedWrap", "(", "I", ".", "hasNoUnsignedWrap", "(", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "isa", "<", "PossiblyExactOperator", ">", "(", "BinOp", ")", ")", "BinOp", "->", "setIsExact", "(", "I", ".", "isExact", "(", ")", ")", ";"], "File": "AMDGPUCodeGenPrepare19", "Func": "copyFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38491, "Length": 45, "Cover_Rate": 0.4639175257731959} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createCodeGenPreparePass", "(", "const", "GCNTargetMachine", "*", "TM", ")", "{"], "ground_truth": ["return", "new", "CodeGenPrepare", "(", "TM", ")", ";"], "File": "AMDGPUCodeGenPrepare19", "Func": "createAMDGPUCodeGenPreparePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38492, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "if", "(", "!", "T", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "return", "needsPromotionToI32", "(", "cast", "<", "VectorType", ">", "(", "T", ")", "->", "getElementType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare19", "Func": "needsPromotionToI32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38494, "Length": 29, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "Type", "*", "I32Ty", "=", "getI32Ty", "(", "Builder", ",", "I", ".", "getType", "(", ")", ")", ";", "Value", "*", "ExtOp0", "=", "nullptr", ";", "Value", "*", "ExtOp1", "=", "nullptr", ";", "Value", "*", "ExtRes", "=", "nullptr", ";", "Value", "*", "TruncRes", "=", "nullptr", ";", "if", "(", "isSigned", "(", "I", ")", ")", "{", "ExtOp0", "=", "Builder", ".", "CreateSExt", "(", "I", ".", "getOperand", "(", "", ")", ",", "I32Ty", ")", ";"], "ground_truth": ["ExtOp1", "=", "Builder", ".", "CreateSExt", "(", "I", ".", "getOperand", "(", "", ")", ",", "I32Ty", ")", ";"], "File": "AMDGPUCodeGenPrepare19", "Func": "promoteUniformOpToI32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38495, "Length": 79, "Cover_Rate": 0.3305439330543933} {"Template_token": ["", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "Type", "*", "I32Ty", "=", "getI32Ty", "(", "Builder", ",", "I", ".", "getType", "(", ")", ")", ";", "Value", "*", "ExtOp0", "=", "nullptr", ";", "Value", "*", "ExtOp1", "=", "nullptr", ";", "Value", "*", "ExtRes", "=", "nullptr", ";", "Value", "*", "TruncRes", "=", "nullptr", ";", "if", "(", "isSigned", "(", "I", ")", ")", "{"], "ground_truth": ["ExtOp0", "=", "Builder", ".", "CreateSExt", "(", "I", ".", "getOperand", "(", "", ")", ",", "I32Ty", ")", ";"], "File": "AMDGPUCodeGenPrepare19", "Func": "promoteUniformOpToI32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38496, "Length": 74, "Cover_Rate": 0.30962343096234307} {"Template_token": ["", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";", "HasUnsafeFPMath", "=", "hasUnsafeFPMath", "(", "F", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "BasicBlock", "::", "iterator", "Next", ";"], "ground_truth": ["for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{"], "File": "AMDGPUCodeGenPrepare19", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38497, "Length": 66, "Cover_Rate": 0.528} {"Template_token": ["", "BasicBlock", "::", "iterator", "Next", ";", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";"], "ground_truth": ["MadeChange", "|=", "visit", "(", "*", "I", ")", ";"], "File": "AMDGPUCodeGenPrepare19", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38498, "Length": 52, "Cover_Rate": 0.416} {"Template_token": ["", "const", "FPMathOperator", "*", "FPOp", "=", "cast", "<", "const", "FPMathOperator", ">", "(", "&", "FDiv", ")", ";", "float", "ULP", "=", "FPOp", "->", "getFPAccuracy", "(", ")", ";", "if", "(", "ULP", "<", "", ")", "return", "false", ";", "FastMathFlags", "FMF", "=", "FPOp", "->", "getFastMathFlags", "(", ")", ";", "bool", "UnsafeDiv", "=", "HasUnsafeFPMath", "||", "FMF", ".", "unsafeAlgebra", "(", ")", "||", "FMF", ".", "allowReciprocal", "(", ")", ";", "if", "(", "ST", "->", "hasFP32Denormals", "(", ")", "&&", "!", "UnsafeDiv", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "FDiv", ".", "getParent", "(", ")", ",", "std", "::", "next", "(", "FDiv", ".", "getIterator", "(", ")", ")", ",", "FPMath", ")", ";", "Builder", ".", "setFastMathFlags", "(", "FMF", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "const", "IntrinsicInfo", "*", "II", "=", "TM", "->", "getIntrinsicInfo", "(", ")", ";", "Function", "*", "Decl", "=", "II", "->", "getDeclaration", "(", "Mod", ",", "", ",", "{", "}", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", ";", "if", "(", "shouldKeepFDivF32", "(", "NumEltI", ",", "UnsafeDiv", ")", ")", "{", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUCodeGenPrepare19", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38499, "Length": 272, "Cover_Rate": 0.6460807600950119} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "canWidenScalarExtLoad", "(", "LoadInst", "&", "I", ")", "const", "{", "Type", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";"], "ground_truth": ["int", "TySize", "=", "DL", ".", "getTypeSizeInBits", "(", "Ty", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "canWidenScalarExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38500, "Length": 42, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "canWidenScalarExtLoad", "(", "LoadInst", "&", "I", ")", "const", "{", "Type", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "int", "TySize", "=", "DL", ".", "getTypeSizeInBits", "(", "Ty", ")", ";", "Align", "Alignment", "=", "DL", ".", "getValueOrABITypeAlignment", "(", "I", ".", "getAlign", "(", ")", ",", "Ty", ")", ";"], "ground_truth": ["return", "I", ".", "isSimple", "(", ")", "&&", "TySize", "<", "", "&&", "Alignment", ">=", "", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "canWidenScalarExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38501, "Length": 81, "Cover_Rate": 0.9878048780487805} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "BinaryOperator", "*", "BinOpDen", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "Den", ")", ")", "{"], "ground_truth": ["if", "(", "BinOpDen", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", "&&", "isa", "<", "Constant", ">", "(", "BinOpDen", "->", "getOperand", "(", "", ")", ")", "&&", "isKnownToBeAPowerOfTwo", "(", "BinOpDen", "->", "getOperand", "(", "", ")", ",", "*", "DL", ",", "true", ",", "", ",", "AC", ",", "&", "I", ",", "DT", ")", ")", "{"], "File": "AMDGPUCodeGenPrepare1", "Func": "divHasSpecialOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38502, "Length": 69, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "}", "if", "(", "BinaryOperator", "*", "BinOpDen", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "Den", ")", ")", "{", "if", "(", "BinOpDen", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", "&&", "isa", "<", "Constant", ">", "(", "BinOpDen", "->", "getOperand", "(", "", ")", ")", "&&", "isKnownToBeAPowerOfTwo", "(", "BinOpDen", "->", "getOperand", "(", "", ")", ",", "*", "DL", ",", "true", ",", "", ",", "AC", ",", "&", "I", ",", "DT", ")", ")", "{", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "divHasSpecialOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38503, "Length": 71, "Cover_Rate": 0.46405228758169936} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "doInitialization", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["Mod", "=", "&", "M", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38504, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "doInitialization", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["Mod", "=", "&", "M", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38505, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "Value", "*", "CodeGenPrepare", "::", "expandDivRem24", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "BinaryOperator", "&", "I", ",", "Value", "*", "Num", ",", "Value", "*", "Den", ",", "bool", "IsDiv", ",", "bool", "IsSigned", ")", "const", "{", "int", "DivBits", "=", "getDivNumBits", "(", "I", ",", "Num", ",", "Den", ",", "", ",", "IsSigned", ")", ";"], "ground_truth": ["if", "(", "DivBits", "==", "-", "", ")", "return", "nullptr", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "expandDivRem24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38506, "Length": 58, "Cover_Rate": 0.7532467532467533} {"Template_token": ["", "Value", "*", "IB", "=", "Den", ";", "Value", "*", "FA", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IA", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IA", ",", "F32Ty", ")", ";", "Value", "*", "FB", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IB", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IB", ",", "F32Ty", ")", ";", "Function", "*", "RcpDecl", "=", "", "(", "Mod", ",", "", ",", "Builder", ".", "getFloatTy", "(", ")", ")", ";", "Value", "*", "RCP", "=", "Builder", ".", "CreateCall", "(", "RcpDecl", ",", "{", "FB", "}", ")", ";", "Value", "*", "FQM", "=", "Builder", ".", "CreateFMul", "(", "FA", ",", "RCP", ")", ";", "CallInst", "*", "FQ", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FQM", ")", ";", "FQ", "->", "copyFastMathFlags", "(", "Builder", ".", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "FQNeg", "=", "Builder", ".", "CreateFNeg", "(", "FQ", ")", ";", "auto", "FMAD", "=", "!", "ST", "->", "hasMadMacF32Insts", "(", ")", "?", "", ":", "(", "", ")", "", ";", "Value", "*", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "FMAD", ",", "{", "FQNeg", "->", "getType", "(", ")", "}", ",", "{", "FQNeg", ",", "FB", ",", "FA", "}", ",", "FQ", ")", ";", "Value", "*", "IQ", "=", "IsSigned", "?", "Builder", ".", "CreateFPTo", "(", "FQ", ",", "I32Ty", ")", ":", "Builder", ".", "CreateFPToUI", "(", "FQ", ",", "I32Ty", ")", ";", "FR", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FR", ",", "FQ", ")", ";", "FB", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FB", ",", "FQ", ")", ";", "Value", "*", "CV", "=", "Builder", ".", "CreateFCmpOGE", "(", "FR", ",", "FB", ")", ";", "JQ", "=", "Builder", ".", "CreateSelect", "(", "CV", ",", "JQ", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";", "Value", "*", "Div", "=", "Builder", ".", "CreateAdd", "(", "IQ", ",", "JQ", ")", ";", "Value", "*", "Res", "=", "Div", ";", "if", "(", "!", "IsDiv", ")", "{", "Value", "*", "Rem", "=", "Builder", ".", "CreateMul", "(", "Div", ",", "Den", ")", ";", "Res", "=", "Builder", ".", "CreateSub", "(", "Num", ",", "Rem", ")", ";", "}", "if", "(", "DivBits", "!=", "", "&&", "DivBits", "<", "", ")", "{", "if", "(", "IsSigned", ")", "{", "int", "InRegBits", "=", "", "-", "DivBits", ";", "Res", "=", "Builder", ".", "CreateShl", "(", "Res", ",", "InRegBits", ")", ";", "Res", "=", "Builder", ".", "CreateAShr", "(", "Res", ",", "InRegBits", ")", ";", "}", "else", "{", "ConstantInt", "*", "TruncMask", "=", "Builder", ".", "getInt32", "(", "(", "UINT64_C", "(", "", ")", "<<", "DivBits", ")", "-", "", ")", ";", "Res", "=", "Builder", ".", "CreateAnd", "(", "Res", ",", "TruncMask", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "expandDivRem24Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38507, "Length": 392, "Cover_Rate": 0.7050359712230215} {"Template_token": ["", "X", "=", "Builder", ".", "CreateSExt", "(", "X", ",", "I32Ty", ")", ";", "Y", "=", "Builder", ".", "CreateSExt", "(", "Y", ",", "I32Ty", ")", ";", "}", "else", "{", "X", "=", "Builder", ".", "CreateZExt", "(", "X", ",", "I32Ty", ")", ";", "Y", "=", "Builder", ".", "CreateZExt", "(", "Y", ",", "I32Ty", ")", ";", "}", "}", "if", "(", "Value", "*", "Res", "=", "expandDivRem24", "(", "Builder", ",", "I", ",", "X", ",", "Y", ",", "IsDiv", ",", "IsSigned", ")", ")", "{", "return", "IsSigned", "?", "Builder", ".", "CreateSExtOrTrunc", "(", "Res", ",", "Ty", ")", ":", "Builder", ".", "CreateZExtOrTrunc", "(", "Res", ",", "Ty", ")", ";", "}", "ConstantInt", "*", "Zero", "=", "Builder", ".", "getInt32", "(", "", ")", ";", "ConstantInt", "*", "One", "=", "Builder", ".", "getInt32", "(", "", ")", ";", "Value", "*", "Sign", "=", "nullptr", ";", "if", "(", "IsSigned", ")", "{", "Value", "*", "SignX", "=", "getSign32", "(", "X", ",", "Builder", ",", "DL", ")", ";", "Value", "*", "SignY", "=", "getSign32", "(", "Y", ",", "Builder", ",", "DL", ")", ";", "Sign", "=", "IsDiv", "?", "Builder", ".", "CreateXor", "(", "SignX", ",", "SignY", ")", ":", "SignX", ";", "X", "=", "Builder", ".", "CreateAdd", "(", "X", ",", "SignX", ")", ";", "Y", "=", "Builder", ".", "CreateAdd", "(", "Y", ",", "SignY", ")", ";", "X", "=", "Builder", ".", "CreateXor", "(", "X", ",", "SignX", ")", ";", "Y", "=", "Builder", ".", "CreateXor", "(", "Y", ",", "SignY", ")", ";", "}", "Value", "*", "FloatY", "=", "Builder", ".", "CreateUIToFP", "(", "Y", ",", "F32Ty", ")", ";", "Function", "*", "Rcp", "=", "", "(", "Mod", ",", "", ",", "F32Ty", ")", ";", "Value", "*", "RcpY", "=", "Builder", ".", "CreateCall", "(", "Rcp", ",", "{", "FloatY", "}", ")", ";", "Constant", "*", "Scale", "=", "ConstantFP", "::", "get", "(", "F32Ty", ",", "BitsToFloat", "(", "", ")", ")", ";", "Value", "*", "ScaledY", "=", "Builder", ".", "CreateFMul", "(", "RcpY", ",", "Scale", ")", ";", "Value", "*", "Z", "=", "Builder", ".", "CreateFPToUI", "(", "ScaledY", ",", "I32Ty", ")", ";", "Value", "*", "NegY", "=", "Builder", ".", "CreateSub", "(", "Zero", ",", "Y", ")", ";", "Value", "*", "NegYZ", "=", "Builder", ".", "CreateMul", "(", "NegY", ",", "Z", ")", ";", "Z", "=", "Builder", ".", "CreateAdd", "(", "Z", ",", "getMulHu", "(", "Builder", ",", "Z", ",", "NegYZ", ")", ")", ";"], "ground_truth": ["Value", "*", "Q", "=", "getMulHu", "(", "Builder", ",", "X", ",", "Z", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "expandDivRem32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38508, "Length": 352, "Cover_Rate": 0.4985835694050991} {"Template_token": ["", "Value", "*", "Z", "=", "Builder", ".", "CreateFPToUI", "(", "ScaledY", ",", "I32Ty", ")", ";", "Value", "*", "NegY", "=", "Builder", ".", "CreateSub", "(", "Zero", ",", "Y", ")", ";", "Value", "*", "NegYZ", "=", "Builder", ".", "CreateMul", "(", "NegY", ",", "Z", ")", ";", "Z", "=", "Builder", ".", "CreateAdd", "(", "Z", ",", "getMulHu", "(", "Builder", ",", "Z", ",", "NegYZ", ")", ")", ";", "Value", "*", "Q", "=", "getMulHu", "(", "Builder", ",", "X", ",", "Z", ")", ";", "Value", "*", "R", "=", "Builder", ".", "CreateSub", "(", "X", ",", "Builder", ".", "CreateMul", "(", "Q", ",", "Y", ")", ")", ";", "Value", "*", "Cond", "=", "Builder", ".", "CreateICmpUGE", "(", "R", ",", "Y", ")", ";", "if", "(", "IsDiv", ")", "Q", "=", "Builder", ".", "CreateSelect", "(", "Cond", ",", "Builder", ".", "CreateAdd", "(", "Q", ",", "One", ")", ",", "Q", ")", ";", "R", "=", "Builder", ".", "CreateSelect", "(", "Cond", ",", "Builder", ".", "CreateSub", "(", "R", ",", "Y", ")", ",", "R", ")", ";", "Cond", "=", "Builder", ".", "CreateICmpUGE", "(", "R", ",", "Y", ")", ";", "Value", "*", "Res", ";", "if", "(", "IsDiv", ")", "Res", "=", "Builder", ".", "CreateSelect", "(", "Cond", ",", "Builder", ".", "CreateAdd", "(", "Q", ",", "One", ")", ",", "Q", ")", ";", "else", "Res", "=", "Builder", ".", "CreateSelect", "(", "Cond", ",", "Builder", ".", "CreateSub", "(", "R", ",", "Y", ")", ",", "R", ")", ";", "if", "(", "IsSigned", ")", "{", "Res", "=", "Builder", ".", "CreateXor", "(", "Res", ",", "Sign", ")", ";", "Res", "=", "Builder", ".", "CreateSub", "(", "Res", ",", "Sign", ")", ";", "}", "Res", "=", "Builder", ".", "CreateTrunc", "(", "Res", ",", "Ty", ")", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "expandDivRem32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38509, "Length": 250, "Cover_Rate": 0.35410764872521244} {"Template_token": ["", "if", "(", "Opc", "==", "Instruction", "::", "URem", "||", "Opc", "==", "Instruction", "::", "SRem", ")", "{", "expandRemainderUpTo64Bits", "(", "&", "I", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "expandDivRem64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38510, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "static", "void", "extractValues", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "SmallVectorImpl", "<", "Value", "*", ">", "&", "Values", ",", "Value", "*", "V", ")", "{", "auto", "*", "VT", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "V", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "VT", ")", "{", "Values", ".", "push_back", "(", "V", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "extractValues", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38511, "Length": 54, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "}", "for", "(", "int", "I", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Values", ".", "push_back", "(", "Builder", ".", "CreateExtractElement", "(", "V", ",", "I", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "extractValues", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38512, "Length": 38, "Cover_Rate": 0.41304347826086957} {"Template_token": ["", "if", "(", "SelectInst", "*", "Sel", "=", "dyn_cast", "<", "SelectInst", ">", "(", "V", ")", ")", "return", "Sel", ";", "if", "(", "(", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", ")", "{", "if", "(", "SelectInst", "*", "Sel", "=", "dyn_cast", "<", "SelectInst", ">", "(", "Cast", "->", "getOperand", "(", "", ")", ")", ")", "return", "Sel", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "findSelectThroughCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38513, "Length": 55, "Cover_Rate": 0.7051282051282052} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "foldBinOpIntoSelect", "(", "BinaryOperator", "&", "BO", ")", "const", "{", "int", "SelOpNo", "=", "", ";", "CastInst", "*", "CastOp", ";", "SelectInst", "*", "Sel", "=", "findSelectThroughCast", "(", "BO", ".", "getOperand", "(", "", ")", ",", "CastOp", ")", ";", "if", "(", "!", "Sel", "||", "!", "Sel", "->", "hasOneUse", "(", ")", ")", "{", "SelOpNo", "=", "", ";", "Sel", "=", "findSelectThroughCast", "(", "BO", ".", "getOperand", "(", "", ")", ",", "CastOp", ")", ";", "}", "if", "(", "!", "Sel", "||", "!", "Sel", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "Constant", "*", "CT", "=", "dyn_cast", "<", "Constant", ">", "(", "Sel", "->", "getTrueValue", "(", ")", ")", ";", "Constant", "*", "CF", "=", "dyn_cast", "<", "Constant", ">", "(", "Sel", "->", "getFalseValue", "(", ")", ")", ";", "Constant", "*", "CBO", "=", "dyn_cast", "<", "Constant", ">", "(", "BO", ".", "getOperand", "(", "SelOpNo", "^", "", ")", ")", ";", "if", "(", "!", "CBO", "||", "!", "CT", "||", "!", "CF", ")", "return", "false", ";", "if", "(", "CastOp", ")", "{", "if", "(", "!", "CastOp", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "CT", "=", "ConstantFoldCastOperand", "(", "CastOp", "->", "getOpcode", "(", ")", ",", "CT", ",", "BO", ".", "getType", "(", ")", ",", "*", "DL", ")", ";", "CF", "=", "ConstantFoldCastOperand", "(", "CastOp", "->", "getOpcode", "(", ")", ",", "CF", ",", "BO", ".", "getType", "(", ")", ",", "*", "DL", ")", ";", "}", "Constant", "*", "FoldedT", "=", "SelOpNo", "?", "ConstantFoldBinaryOpOperands", "(", "BO", ".", "getOpcode", "(", ")", ",", "CBO", ",", "CT", ",", "*", "DL", ")", ":", "ConstantFoldBinaryOpOperands", "(", "BO", ".", "getOpcode", "(", ")", ",", "CT", ",", "CBO", ",", "*", "DL", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "FoldedT", ")", ")", "return", "false", ";", "Constant", "*", "FoldedF", "=", "SelOpNo", "?", "ConstantFoldBinaryOpOperands", "(", "BO", ".", "getOpcode", "(", ")", ",", "CBO", ",", "CF", ",", "*", "DL", ")", ":", "ConstantFoldBinaryOpOperands", "(", "BO", ".", "getOpcode", "(", ")", ",", "CF", ",", "CBO", ",", "*", "DL", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "FoldedF", ")", ")", "return", "false", ";"], "ground_truth": ["IRBuilder", "<", ">", "Builder", "(", "&", "BO", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "foldBinOpIntoSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38514, "Length": 321, "Cover_Rate": 0.7642857142857142} {"Template_token": ["", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["if", "(", "!", "ExpandDiv64InIR", ")", "AU", ".", "setPreservesAll", "(", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38515, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["if", "(", "!", "ExpandDiv64InIR", ")", "AU", ".", "setPreservesAll", "(", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38516, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "unsigned", "LHSSignBits", "=", "ComputeNumSignBits", "(", "Num", ",", "DL", ",", "", ",", "AC", ",", "&", "I", ")", ";", "if", "(", "LHSSignBits", "<", "AtLeast", ")", "return", "-", "", ";", "unsigned", "RHSSignBits", "=", "ComputeNumSignBits", "(", "Den", ",", "DL", ",", "", ",", "AC", ",", "&", "I", ")", ";"], "ground_truth": ["if", "(", "RHSSignBits", "<", "AtLeast", ")", "return", "-", "", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "getDivNumBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38517, "Length": 65, "Cover_Rate": 0.5078125} {"Template_token": ["", "Type", "*", "CodeGenPrepare", "::", "getI32Ty", "(", "IRBuilder", "<", ">", "&", "B", ",", "const", "Type", "*", "T", ")", "const", "{", "assert", "(", "needsPromotionToI32", "(", "T", ")", "&&", "", ")", ";", "if", "(", "T", "->", "isIntegerTy", "(", ")", ")", "return", "B", ".", "getInt32Ty", "(", ")", ";"], "ground_truth": ["return", "FixedVectorType", "::", "get", "(", "B", ".", "getInt32Ty", "(", ")", ",", "cast", "<", "FixedVectorType", ">", "(", "T", ")", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "getI32Ty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38518, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "if", "(", "Known", ".", "isNonNegative", "(", ")", ")", "return", "Constant", "::", "getNullValue", "(", "V", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["return", "Builder", ".", "CreateAShr", "(", "V", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "getSign32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38520, "Length": 35, "Cover_Rate": 0.3977272727272727} {"Template_token": ["", "if", "(", "Known", ".", "isNegative", "(", ")", ")", "return", "Constant", "::", "getAllOnesValue", "(", "V", "->", "getType", "(", ")", ")", ";", "if", "(", "Known", ".", "isNonNegative", "(", ")", ")", "return", "Constant", "::", "getNullValue", "(", "V", "->", "getType", "(", ")", ")", ";", "return", "Builder", ".", "CreateAShr", "(", "V", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "getSign32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38521, "Length": 56, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "Values", ".", "size", "(", ")", "==", "", ")", "return", "Values", "[", "", "]", ";", "Value", "*", "NewVal", "=", "UndefValue", "::", "get", "(", "Ty", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "Values", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewVal", "=", "Builder", ".", "CreateInsertElement", "(", "NewVal", ",", "Values", "[", "I", "]", ",", "I", ")", ";", "return", "NewVal", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "insertValues", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38523, "Length": 69, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "if", "(", "IntTy", "&&", "IntTy", "->", "getBitWidth", "(", ")", ">", "", "&&", "IntTy", "->", "getBitWidth", "(", ")", "<=", "", ")", "return", "true", ";", "if", "(", "const", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "T", ")", ")", "{", "if", "(", "ST", "->", "hasVOP3PInsts", "(", ")", ")", "return", "false", ";", "return", "needsPromotionToI32", "(", "VT", "->", "getElementType", "(", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "needsPromotionToI32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38524, "Length": 65, "Cover_Rate": 0.6632653061224489} {"Template_token": ["", "if", "(", "!", "Widen16BitOps", ")", "return", "false", ";", "const", "IntegerType", "*", "IntTy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "T", ")", ";", "if", "(", "IntTy", "&&", "IntTy", "->", "getBitWidth", "(", ")", ">", "", "&&", "IntTy", "->", "getBitWidth", "(", ")", "<=", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "const", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "T", ")", ")", "{"], "File": "AMDGPUCodeGenPrepare1", "Func": "needsPromotionToI32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38525, "Length": 60, "Cover_Rate": 0.6122448979591837} {"Template_token": ["", "unsigned", "CodeGenPrepare", "::", "numBitsSigned", "(", "Value", "*", "Op", ",", "unsigned", "ScalarSize", ")", "const", "{"], "ground_truth": ["return", "ScalarSize", "-", "ComputeNumSignBits", "(", "Op", ",", "*", "DL", ",", "", ",", "AC", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "numBitsSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38527, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "unsigned", "CodeGenPrepare", "::", "numBitsUnsigned", "(", "Value", "*", "Op", ",", "unsigned", "ScalarSize", ")", "const", "{", "KnownBits", "Known", "=", "computeKnownBits", "(", "Op", ",", "*", "DL", ",", "", ",", "AC", ")", ";", "return", "ScalarSize", "-", "Known", ".", "countMinLeadingZeros", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "numBitsUnsigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38529, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "Type", "*", "Ty", "=", "Den", "->", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isFloatTy", "(", ")", ")", "return", "nullptr", ";", "bool", "NumIsOne", "=", "false", ";", "if", "(", "const", "ConstantFP", "*", "CNum", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Num", ")", ")", "{"], "ground_truth": ["if", "(", "CNum", "->", "isExactlyValue", "(", "+", "", ")", "||", "CNum", "->", "isExactlyValue", "(", "-", "", ")", ")", "NumIsOne", "=", "true", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "optimizeWithFDivFast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38530, "Length": 65, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "if", "(", "Size", "<=", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "return", "false", ";", "if", "(", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "return", "false", ";", "Value", "*", "LHS", "=", "I", ".", "getOperand", "(", "", ")", ";", "Value", "*", "RHS", "=", "I", ".", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "", "IntrID", "=", "", ";", "unsigned", "LHSBits", "=", "", ",", "RHSBits", "=", "", ";", "if", "(", "ST", "->", "hasMulU24", "(", ")", "&&", "(", "LHSBits", "=", "numBitsUnsigned", "(", "LHS", ",", "Size", ")", ")", "<=", "", "&&", "(", "RHSBits", "=", "numBitsUnsigned", "(", "RHS", ",", "Size", ")", ")", "<=", "", ")", "{", "if", "(", "Size", ">", "", "&&", "LHSBits", "+", "RHSBits", ">", "", ")", "return", "false", ";", "IntrID", "=", "", ";", "}", "else", "if", "(", "ST", "->", "hasMulI24", "(", ")", "&&", "(", "LHSBits", "=", "numBitsSigned", "(", "LHS", ",", "Size", ")", ")", "<", "", "&&", "(", "RHSBits", "=", "numBitsSigned", "(", "RHS", ",", "Size", ")", ")", "<", "", ")", "{", "if", "(", "Size", ">", "", "&&", "LHSBits", "+", "RHSBits", ">", "", ")", "return", "false", ";", "IntrID", "=", "", ";", "}", "else", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "LHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "RHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "ResultVals", ";", "extractValues", "(", "Builder", ",", "LHSVals", ",", "LHS", ")", ";", "extractValues", "(", "Builder", ",", "RHSVals", ",", "RHS", ")", ";", "IntegerType", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";"], "ground_truth": ["FunctionCallee", "Intrin", "=", "", "(", "Mod", ",", "IntrID", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "replaceMulWithMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38531, "Length": 264, "Cover_Rate": 0.499054820415879} {"Template_token": ["", "if", "(", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "return", "false", ";", "Value", "*", "LHS", "=", "I", ".", "getOperand", "(", "", ")", ";", "Value", "*", "RHS", "=", "I", ".", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "", "IntrID", "=", "", ";", "unsigned", "LHSBits", "=", "", ",", "RHSBits", "=", "", ";", "if", "(", "ST", "->", "hasMulU24", "(", ")", "&&", "(", "LHSBits", "=", "numBitsUnsigned", "(", "LHS", ",", "Size", ")", ")", "<=", "", "&&", "(", "RHSBits", "=", "numBitsUnsigned", "(", "RHS", ",", "Size", ")", ")", "<=", "", ")", "{", "if", "(", "Size", ">", "", "&&", "LHSBits", "+", "RHSBits", ">", "", ")", "return", "false", ";", "IntrID", "=", "", ";", "}", "else", "if", "(", "ST", "->", "hasMulI24", "(", ")", "&&", "(", "LHSBits", "=", "numBitsSigned", "(", "LHS", ",", "Size", ")", ")", "<", "", "&&", "(", "RHSBits", "=", "numBitsSigned", "(", "RHS", ",", "Size", ")", ")", "<", "", ")", "{", "if", "(", "Size", ">", "", "&&", "LHSBits", "+", "RHSBits", ">", "", ")", "return", "false", ";", "IntrID", "=", "", ";", "}", "else", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "LHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "RHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "ResultVals", ";", "extractValues", "(", "Builder", ",", "LHSVals", ",", "LHS", ")", ";", "extractValues", "(", "Builder", ",", "RHSVals", ",", "RHS", ")", ";", "IntegerType", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "FunctionCallee", "Intrin", "=", "", "(", "Mod", ",", "IntrID", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "LHSVals", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "IntrID", "==", "", ")", "{", "LHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "else", "{", "LHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "Value", "*", "Result", "=", "Builder", ".", "CreateCall", "(", "Intrin", ",", "{", "LHS", ",", "RHS", "}", ")", ";", "if", "(", "IntrID", "==", "", ")", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateZExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUCodeGenPrepare1", "Func": "replaceMulWithMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38532, "Length": 394, "Cover_Rate": 0.7448015122873346} {"Template_token": ["", "NextBB", "=", "std", "::", "next", "(", "FI", ")", ";", "BasicBlock", "::", "iterator", "Next", ";", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MadeChange", "|=", "visit", "(", "*", "I", ")", ";", "if", "(", "Next", "!=", "E", ")", "{", "BasicBlock", "*", "NextInstBB", "=", "Next", "->", "getParent", "(", ")", ";", "if", "(", "NextInstBB", "!=", "BB", ")", "{", "BB", "=", "NextInstBB", ";", "E", "=", "BB", "->", "end", "(", ")", ";"], "ground_truth": ["FE", "=", "F", ".", "end", "(", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38533, "Length": 105, "Cover_Rate": 0.3511705685618729} {"Template_token": ["", "int", "NumDivBits", "=", "getDivNumBits", "(", "I", ",", "Num", ",", "Den", ",", "", ",", "IsSigned", ")", ";", "if", "(", "NumDivBits", "==", "-", "", ")", "return", "nullptr", ";", "Value", "*", "Narrowed", "=", "nullptr", ";", "if", "(", "NumDivBits", "<=", "", ")", "{", "Narrowed", "=", "expandDivRem24Impl", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ",", "NumDivBits", ",", "IsDiv", ",", "IsSigned", ")", ";", "}", "else", "if", "(", "NumDivBits", "<=", "", ")", "{", "Narrowed", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ")", ";", "}", "if", "(", "Narrowed", ")", "{", "return", "IsSigned", "?", "Builder", ".", "CreateSExt", "(", "Narrowed", ",", "Num", "->", "getType", "(", ")", ")", ":", "Builder", ".", "CreateZExt", "(", "Narrowed", ",", "Num", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "shrinkDivRem64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38534, "Length": 116, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "NewElt", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "NumEltN", ",", "DenEltN", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateBinOp", "(", "Opc", ",", "NumEltN", ",", "DenEltN", ")", ";", "}", "else", "{", "NewElt", "=", "shrinkDivRem64", "(", "Builder", ",", "I", ",", "NumEltN", ",", "DenEltN", ")", ";", "if", "(", "!", "NewElt", ")", "{", "NewElt", "=", "Builder", ".", "CreateBinOp", "(", "Opc", ",", "NumEltN", ",", "DenEltN", ")", ";", "Div64ToExpand", ".", "push_back", "(", "cast", "<", "BinaryOperator", ">", "(", "NewElt", ")", ")", ";", "}", "}", "NewDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewDiv", ",", "NewElt", ",", "N", ")", ";", "}", "}", "else", "{", "if", "(", "ScalarSize", "<=", "", ")", "NewDiv", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ")", ";", "else", "{", "NewDiv", "=", "shrinkDivRem64", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ")", ";", "if", "(", "!", "NewDiv", ")", "Div64ToExpand", ".", "push_back", "(", "&", "I", ")", ";", "}", "}", "if", "(", "NewDiv", ")", "{", "I", ".", "replaceAllUsesWith", "(", "NewDiv", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "}", "}", "if", "(", "ExpandDiv64InIR", ")", "{", "for", "(", "BinaryOperator", "*", "Div", ":", "Div64ToExpand", ")", "{", "expandDivRem64", "(", "*", "Div", ")", ";", "Changed", "=", "true", ";", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "visitBinaryOperator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38535, "Length": 201, "Cover_Rate": 0.4205020920502092} {"Template_token": ["", "if", "(", "Ty", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "has16BitInsts", "(", ")", ")", "return", "false", ";", "const", "FPMathOperator", "*", "FPOp", "=", "cast", "<", "const", "FPMathOperator", ">", "(", "&", "FDiv", ")", ";", "const", "float", "ReqdAccuracy", "=", "FPOp", "->", "getFPAccuracy", "(", ")", ";", "FastMathFlags", "FMF", "=", "FPOp", "->", "getFastMathFlags", "(", ")", ";", "const", "bool", "AllowInaccurateRcp", "=", "HasUnsafeFPMath", "||", "FMF", ".", "approxFunc", "(", ")", ";", "const", "bool", "RcpIsAccurate", "=", "(", "Ty", "->", "isHalfTy", "(", ")", "&&", "ReqdAccuracy", ">=", "", ")", "||", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "!", "HasFP32Denormals", "&&", "ReqdAccuracy", ">=", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "FDiv", ".", "getParent", "(", ")", ",", "std", "::", "next", "(", "FDiv", ".", "getIterator", "(", ")", ")", ")", ";", "Builder", ".", "setFastMathFlags", "(", "FMF", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "auto", "*", "VT", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "FDiv", ".", "getType", "(", ")", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", "=", "optimizeWithRcp", "(", "NumEltI", ",", "DenEltI", ",", "AllowInaccurateRcp", ",", "RcpIsAccurate", ",", "Builder", ",", "Mod", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "optimizeWithFDivFast", "(", "NumEltI", ",", "DenEltI", ",", "ReqdAccuracy", ",", "HasFP32Denormals", ",", "Builder", ",", "Mod", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";", "NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUCodeGenPrepare1", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38536, "Length": 315, "Cover_Rate": 0.7411764705882353} {"Template_token": ["", "LoadInst", "*", "WidenLoad", "=", "Builder", ".", "CreateLoad", "(", "I32Ty", ",", "BitCast", ")", ";", "WidenLoad", "->", "copyMetadata", "(", "I", ")", ";", "if", "(", "auto", "*", "Range", "=", "WidenLoad", "->", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{", "ConstantInt", "*", "Lower", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Range", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Lower", "->", "isNullValue", "(", ")", ")", "{", "WidenLoad", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "nullptr", ")", ";", "}", "else", "{", "Metadata", "*", "LowAndHigh", "[", "]", "=", "{", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "I32Ty", ",", "Lower", "->", "getValue", "(", ")", ".", "zext", "(", "", ")", ")", ")", ",", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "I32Ty", ",", "", ")", ")", "}", ";", "WidenLoad", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "LowAndHigh", ")", ")", ";", "}", "}", "int", "TySize", "=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", ";", "Type", "*", "IntNTy", "=", "Builder", ".", "getIntNTy", "(", "TySize", ")", ";", "Value", "*", "ValTrunc", "=", "Builder", ".", "CreateTrunc", "(", "WidenLoad", ",", "IntNTy", ")", ";", "Value", "*", "ValOrig", "=", "Builder", ".", "CreateBitCast", "(", "ValTrunc", ",", "I", ".", "getType", "(", ")", ")", ";"], "ground_truth": ["I", ".", "replaceAllUsesWith", "(", "ValOrig", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38537, "Length": 213, "Cover_Rate": 0.6283185840707964} {"Template_token": ["", "ConstantInt", "*", "One", "=", "Builder", ".", "getInt32", "(", "", ")", ";", "Value", "*", "JQ", "=", "One", ";", "if", "(", "IsSigned", ")", "{", "JQ", "=", "Builder", ".", "CreateXor", "(", "Num", ",", "Den", ")", ";", "JQ", "=", "Builder", ".", "CreateAShr", "(", "JQ", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";", "JQ", "=", "Builder", ".", "CreateOr", "(", "JQ", ",", "One", ")", ";", "}", "Value", "*", "IA", "=", "Num", ";", "Value", "*", "IB", "=", "Den", ";", "Value", "*", "FA", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IA", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IA", ",", "F32Ty", ")", ";", "Value", "*", "FB", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IB", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IB", ",", "F32Ty", ")", ";", "Value", "*", "RCP", "=", "Builder", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "F32Ty", ",", "", ")", ",", "FB", ")", ";", "Value", "*", "FQM", "=", "Builder", ".", "CreateFMul", "(", "FA", ",", "RCP", ")", ";", "CallInst", "*", "FQ", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FQM", "}", ")", ";", "FQ", "->", "copyFastMathFlags", "(", "Builder", ".", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "FQNeg", "=", "Builder", ".", "CreateFNeg", "(", "FQ", ")", ";", "Value", "*", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FQNeg", ",", "FB", ",", "FA", "}", ",", "FQ", ")", ";", "Value", "*", "IQ", "=", "IsSigned", "?", "Builder", ".", "CreateFPTo", "(", "FQ", ",", "I32Ty", ")", ":", "Builder", ".", "CreateFPToUI", "(", "FQ", ",", "I32Ty", ")", ";", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FR", "}", ",", "FQ", ")", ";", "FB", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FB", "}", ",", "FQ", ")", ";"], "ground_truth": ["Value", "*", "CV", "=", "Builder", ".", "CreateFCmpOGE", "(", "FR", ",", "FB", ")", ";"], "File": "AMDGPUCodeGenPrepare24", "Func": "expandDivRem24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38538, "Length": 279, "Cover_Rate": 0.4720812182741117} {"Template_token": ["", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "AMDGPUCodeGenPrepare24", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38539, "Length": 24, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "AMDGPUCodeGenPrepare24", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38540, "Length": 24, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "LoadInst", "*", "WidenLoad", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "WidenLoad", "->", "copyMetadata", "(", "I", ")", ";", "if", "(", "auto", "*", "Range", "=", "WidenLoad", "->", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{", "ConstantInt", "*", "Lower", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Range", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Lower", "->", "getValue", "(", ")", ".", "isNullValue", "(", ")", ")", "{", "WidenLoad", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "nullptr", ")", ";", "}", "else", "{", "Metadata", "*", "LowAndHigh", "[", "]", "=", "{", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "I32Ty", ",", "Lower", "->", "getValue", "(", ")", ".", "zext", "(", "", ")", ")", ")", ",", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "I32Ty", ",", "", ")", ")", "}", ";", "WidenLoad", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "LowAndHigh", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare24", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38541, "Length": 148, "Cover_Rate": 0.4340175953079179} {"Template_token": ["", "JQ", "=", "Builder", ".", "CreateAShr", "(", "JQ", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";", "JQ", "=", "Builder", ".", "CreateOr", "(", "JQ", ",", "One", ")", ";", "}", "Value", "*", "IA", "=", "Num", ";", "Value", "*", "IB", "=", "Den", ";", "Value", "*", "FA", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IA", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IA", ",", "F32Ty", ")", ";", "Value", "*", "FB", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IB", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IB", ",", "F32Ty", ")", ";", "Function", "*", "RcpDecl", "=", "", "(", "Mod", ",", "", ",", "Builder", ".", "getFloatTy", "(", ")", ")", ";", "Value", "*", "RCP", "=", "Builder", ".", "CreateCall", "(", "RcpDecl", ",", "{", "FB", "}", ")", ";", "Value", "*", "FQM", "=", "Builder", ".", "CreateFMul", "(", "FA", ",", "RCP", ")", ";", "CallInst", "*", "FQ", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FQM", ")", ";", "FQ", "->", "copyFastMathFlags", "(", "Builder", ".", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "FQNeg", "=", "Builder", ".", "CreateFNeg", "(", "FQ", ")", ";", "Value", "*", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FQNeg", "->", "getType", "(", ")", "}", ",", "{", "FQNeg", ",", "FB", ",", "FA", "}", ",", "FQ", ")", ";", "Value", "*", "IQ", "=", "IsSigned", "?", "Builder", ".", "CreateFPTo", "(", "FQ", ",", "I32Ty", ")", ":", "Builder", ".", "CreateFPToUI", "(", "FQ", ",", "I32Ty", ")", ";", "FR", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FR", ",", "FQ", ")", ";", "FB", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FB", ",", "FQ", ")", ";", "Value", "*", "CV", "=", "Builder", ".", "CreateFCmpOGE", "(", "FR", ",", "FB", ")", ";", "JQ", "=", "Builder", ".", "CreateSelect", "(", "CV", ",", "JQ", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";", "Value", "*", "Div", "=", "Builder", ".", "CreateAdd", "(", "IQ", ",", "JQ", ")", ";", "Value", "*", "Res", "=", "Div", ";", "if", "(", "!", "IsDiv", ")", "{"], "ground_truth": ["Value", "*", "Rem", "=", "Builder", ".", "CreateMul", "(", "Div", ",", "Den", ")", ";"], "File": "AMDGPUCodeGenPrepare26", "Func": "expandDivRem24Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38542, "Length": 316, "Cover_Rate": 0.5906542056074766} {"Template_token": ["", "FQ", "->", "copyFastMathFlags", "(", "Builder", ".", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "FQNeg", "=", "Builder", ".", "CreateFNeg", "(", "FQ", ")", ";", "Value", "*", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FQNeg", "->", "getType", "(", ")", "}", ",", "{", "FQNeg", ",", "FB", ",", "FA", "}", ",", "FQ", ")", ";", "Value", "*", "IQ", "=", "IsSigned", "?", "Builder", ".", "CreateFPTo", "(", "FQ", ",", "I32Ty", ")", ":", "Builder", ".", "CreateFPToUI", "(", "FQ", ",", "I32Ty", ")", ";", "FR", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FR", ",", "FQ", ")", ";", "FB", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FB", ",", "FQ", ")", ";", "Value", "*", "CV", "=", "Builder", ".", "CreateFCmpOGE", "(", "FR", ",", "FB", ")", ";", "JQ", "=", "Builder", ".", "CreateSelect", "(", "CV", ",", "JQ", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";", "Value", "*", "Div", "=", "Builder", ".", "CreateAdd", "(", "IQ", ",", "JQ", ")", ";", "Value", "*", "Res", "=", "Div", ";", "if", "(", "!", "IsDiv", ")", "{", "Value", "*", "Rem", "=", "Builder", ".", "CreateMul", "(", "Div", ",", "Den", ")", ";", "Res", "=", "Builder", ".", "CreateSub", "(", "Num", ",", "Rem", ")", ";", "}", "if", "(", "DivBits", "!=", "", "&&", "DivBits", "<", "", ")", "{", "if", "(", "IsSigned", ")", "{", "int", "InRegBits", "=", "", "-", "DivBits", ";", "Res", "=", "Builder", ".", "CreateShl", "(", "Res", ",", "InRegBits", ")", ";", "Res", "=", "Builder", ".", "CreateAShr", "(", "Res", ",", "InRegBits", ")", ";", "}", "else", "{"], "ground_truth": ["ConstantInt", "*", "TruncMask", "=", "Builder", ".", "getInt32", "(", "(", "UINT64_C", "(", "", ")", "<<", "DivBits", ")", "-", "", ")", ";"], "File": "AMDGPUCodeGenPrepare26", "Func": "expandDivRem24Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38543, "Length": 250, "Cover_Rate": 0.4672897196261682} {"Template_token": ["", "Value", "*", "CodeGenPrepare", "::", "expandDivRem32", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "BinaryOperator", "&", "I", ",", "Value", "*", "Num", ",", "Value", "*", "Den", ")", "const", "{", "Instruction", "::", "BinaryOps", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "assert", "(", "Opc", "==", "Instruction", "::", "URem", "||", "Opc", "==", "Instruction", "::", "UDiv", "||", "Opc", "==", "Instruction", "::", "SRem", "||", "Opc", "==", "Instruction", "::", "SDiv", ")", ";", "FastMathFlags", "FMF", ";", "FMF", ".", "setFast", "(", ")", ";", "Builder", ".", "setFastMathFlags", "(", "FMF", ")", ";", "if", "(", "divHasSpecialOptimization", "(", "I", ",", "Num", ",", "Den", ")", ")", "return", "nullptr", ";", "bool", "IsDiv", "=", "Opc", "==", "Instruction", "::", "UDiv", "||", "Opc", "==", "Instruction", "::", "SDiv", ";", "bool", "IsSigned", "=", "Opc", "==", "Instruction", "::", "SRem", "||", "Opc", "==", "Instruction", "::", "SDiv", ";", "Type", "*", "Ty", "=", "Num", "->", "getType", "(", ")", ";", "Type", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "Type", "*", "F32Ty", "=", "Builder", ".", "getFloatTy", "(", ")", ";", "if", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", "<", "", ")", "{", "if", "(", "IsSigned", ")", "{", "Num", "=", "Builder", ".", "CreateSExt", "(", "Num", ",", "I32Ty", ")", ";", "Den", "=", "Builder", ".", "CreateSExt", "(", "Den", ",", "I32Ty", ")", ";", "}", "else", "{", "Num", "=", "Builder", ".", "CreateZExt", "(", "Num", ",", "I32Ty", ")", ";", "Den", "=", "Builder", ".", "CreateZExt", "(", "Den", ",", "I32Ty", ")", ";", "}", "}", "if", "(", "Value", "*", "Res", "=", "expandDivRem24", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ",", "IsDiv", ",", "IsSigned", ")", ")", "{", "return", "IsSigned", "?", "Builder", ".", "CreateSExtOrTrunc", "(", "Res", ",", "Ty", ")", ":", "Builder", ".", "CreateZExtOrTrunc", "(", "Res", ",", "Ty", ")", ";", "}", "ConstantInt", "*", "Zero", "=", "Builder", ".", "getInt32", "(", "", ")", ";", "ConstantInt", "*", "One", "=", "Builder", ".", "getInt32", "(", "", ")", ";", "Value", "*", "Sign", "=", "nullptr", ";", "if", "(", "IsSigned", ")", "{", "ConstantInt", "*", "K31", "=", "Builder", ".", "getInt32", "(", "", ")", ";", "Value", "*", "LHSign", "=", "Builder", ".", "CreateAShr", "(", "Num", ",", "K31", ")", ";", "Value", "*", "RHSign", "=", "Builder", ".", "CreateAShr", "(", "Den", ",", "K31", ")", ";", "Sign", "=", "IsDiv", "?", "Builder", ".", "CreateXor", "(", "LHSign", ",", "RHSign", ")", ":", "LHSign", ";", "Num", "=", "Builder", ".", "CreateAdd", "(", "Num", ",", "LHSign", ")", ";", "Den", "=", "Builder", ".", "CreateAdd", "(", "Den", ",", "RHSign", ")", ";"], "ground_truth": ["Num", "=", "Builder", ".", "CreateXor", "(", "Num", ",", "LHSign", ")", ";"], "File": "AMDGPUCodeGenPrepare27", "Func": "expandDivRem32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38544, "Length": 381, "Cover_Rate": 0.4514218009478673} {"Template_token": ["", "static", "void", "extractValues", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "SmallVectorImpl", "<", "Value", "*", ">", "&", "Values", ",", "Value", "*", "V", ")", "{"], "ground_truth": ["VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "V", "->", "getType", "(", ")", ")", ";"], "File": "AMDGPUCodeGenPrepare27", "Func": "extractValues", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38546, "Length": 39, "Cover_Rate": 0.42391304347826086} {"Template_token": ["", "DT", "=", "DTWP", "?", "&", "DTWP", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "HasUnsafeFPMath", "=", "hasUnsafeFPMath", "(", "F", ")", ";", "HasFP32Denormals", "=", "ST", "->", "hasFP32Denormals", "(", "F", ")", ";", "bool", "MadeChange", "=", "false", ";", "Function", "::", "iterator", "NextBB", ";", "for", "(", "Function", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";", "FI", "=", "NextBB", ")", "{", "BasicBlock", "*", "BB", "=", "&", "*", "FI", ";", "NextBB", "=", "std", "::", "next", "(", "FI", ")", ";", "BasicBlock", "::", "iterator", "Next", ";"], "ground_truth": ["for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{"], "File": "AMDGPUCodeGenPrepare27", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38547, "Length": 121, "Cover_Rate": 0.4143835616438356} {"Template_token": ["", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "N", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "N", "!=", "E", ";", "++", "N", ")", "{", "Value", "*", "NumEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "N", ")", ";", "Value", "*", "DenEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "N", ")", ";", "Value", "*", "NewElt", ";", "if", "(", "ScalarSize", "<=", "", ")", "{", "NewElt", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "NumEltN", ",", "DenEltN", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateBinOp", "(", "Opc", ",", "NumEltN", ",", "DenEltN", ")", ";", "}", "else", "{", "NewElt", "=", "shrinkDivRem64", "(", "Builder", ",", "I", ",", "NumEltN", ",", "DenEltN", ")", ";", "if", "(", "!", "NewElt", ")", "{", "NewElt", "=", "Builder", ".", "CreateBinOp", "(", "Opc", ",", "NumEltN", ",", "DenEltN", ")", ";", "Div64ToExpand", ".", "push_back", "(", "cast", "<", "BinaryOperator", ">", "(", "NewElt", ")", ")", ";", "}", "}", "NewDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewDiv", ",", "NewElt", ",", "N", ")", ";", "}", "}", "else", "{", "if", "(", "ScalarSize", "<=", "", ")", "NewDiv", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ")", ";", "else", "{", "NewDiv", "=", "shrinkDivRem64", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ")", ";", "if", "(", "!", "NewDiv", ")", "Div64ToExpand", ".", "push_back", "(", "&", "I", ")", ";", "}", "}", "if", "(", "NewDiv", ")", "{"], "ground_truth": ["I", ".", "replaceAllUsesWith", "(", "NewDiv", ")", ";"], "File": "AMDGPUCodeGenPrepare27", "Func": "visitBinaryOperator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38548, "Length": 243, "Cover_Rate": 0.5083682008368201} {"Template_token": ["", "if", "(", "foldBinOpIntoSelect", "(", "I", ")", ")", "return", "true", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", "&&", "promoteUniformOpToI32", "(", "I", ")", ")", "return", "true", ";", "if", "(", "UseMul24Intrin", "&&", "replaceMulWithMul24", "(", "I", ")", ")", "return", "true", ";", "bool", "Changed", "=", "false", ";", "Instruction", "::", "BinaryOps", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "Type", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "Value", "*", "NewDiv", "=", "nullptr", ";", "unsigned", "ScalarSize", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "SmallVector", "<", "BinaryOperator", "*", ",", "", ">", "Div64ToExpand", ";", "if", "(", "(", "Opc", "==", "Instruction", "::", "URem", "||", "Opc", "==", "Instruction", "::", "UDiv", "||", "Opc", "==", "Instruction", "::", "SRem", "||", "Opc", "==", "Instruction", "::", "SDiv", ")", "&&", "ScalarSize", "<=", "", "&&", "!", "DisableIDivExpand", ")", "{", "Value", "*", "Num", "=", "I", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "I", ".", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "N", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "N", "!=", "E", ";", "++", "N", ")", "{", "Value", "*", "NumEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "N", ")", ";"], "ground_truth": ["Value", "*", "DenEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "N", ")", ";"], "File": "AMDGPUCodeGenPrepare27", "Func": "visitBinaryOperator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38549, "Length": 256, "Cover_Rate": 0.5355648535564853} {"Template_token": ["", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", "=", "optimizeWithRcp", "(", "NumEltI", ",", "DenEltI", ",", "AllowInaccurateRcp", ",", "RcpIsAccurate", ",", "Builder", ",", "Mod", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "optimizeWithFDivFast", "(", "NumEltI", ",", "DenEltI", ",", "ReqdAccuracy", ",", "HasFP32Denormals", ",", "Builder", ",", "Mod", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";", "NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";", "}", "}", "else", "{", "NewFDiv", "=", "optimizeWithRcp", "(", "Num", ",", "Den", ",", "AllowInaccurateRcp", ",", "RcpIsAccurate", ",", "Builder", ",", "Mod", ")", ";", "if", "(", "!", "NewFDiv", ")", "{", "NewFDiv", "=", "optimizeWithFDivFast", "(", "Num", ",", "Den", ",", "ReqdAccuracy", ",", "HasFP32Denormals", ",", "Builder", ",", "Mod", ")", ";", "}", "}"], "ground_truth": ["if", "(", "NewFDiv", ")", "{"], "File": "AMDGPUCodeGenPrepare27", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38550, "Length": 134, "Cover_Rate": 0.32367149758454106} {"Template_token": ["", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "FDiv", ".", "getType", "(", ")", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", "=", "optimizeWithRcp", "(", "NumEltI", ",", "DenEltI", ",", "AllowInaccurateRcp", ",", "RcpIsAccurate", ",", "Builder", ",", "Mod", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "optimizeWithFDivFast", "(", "NumEltI", ",", "DenEltI", ",", "ReqdAccuracy", ",", "HasFP32Denormals", ",", "Builder", ",", "Mod", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";", "NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";", "}", "}", "else", "{"], "ground_truth": ["NewFDiv", "=", "optimizeWithRcp", "(", "Num", ",", "Den", ",", "AllowInaccurateRcp", ",", "RcpIsAccurate", ",", "Builder", ",", "Mod", ")", ";"], "File": "AMDGPUCodeGenPrepare27", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38551, "Length": 174, "Cover_Rate": 0.42028985507246375} {"Template_token": ["", "Value", "*", "RCP_F32", "=", "Builder", ".", "CreateCall", "(", "RcpDecl", ",", "{", "DEN_F32", "}", ")", ";", "Constant", "*", "UINT_MAX_PLUS_1", "=", "ConstantFP", "::", "get", "(", "F32Ty", ",", "BitsToFloat", "(", "", ")", ")", ";", "Value", "*", "RCP_SCALE", "=", "Builder", ".", "CreateFMul", "(", "RCP_F32", ",", "UINT_MAX_PLUS_1", ")", ";", "Value", "*", "RCP", "=", "Builder", ".", "CreateFPToUI", "(", "RCP_SCALE", ",", "I32Ty", ")", ";", "Value", "*", "RCP_LO", ",", "*", "RCP_HI", ";", "std", "::", "tie", "(", "RCP_LO", ",", "RCP_HI", ")", "=", "getMul64", "(", "Builder", ",", "RCP", ",", "Den", ")", ";", "Value", "*", "NEG_RCP_LO", "=", "Builder", ".", "CreateNeg", "(", "RCP_LO", ")", ";", "Value", "*", "RCP_HI_0_CC", "=", "Builder", ".", "CreateICmpEQ", "(", "RCP_HI", ",", "Zero", ")", ";", "Value", "*", "ABS_RCP_LO", "=", "Builder", ".", "CreateSelect", "(", "RCP_HI_0_CC", ",", "NEG_RCP_LO", ",", "RCP_LO", ")", ";", "Value", "*", "E", "=", "getMulHu", "(", "Builder", ",", "ABS_RCP_LO", ",", "RCP", ")", ";", "Value", "*", "RCP_A_E", "=", "Builder", ".", "CreateAdd", "(", "RCP", ",", "E", ")", ";", "Value", "*", "RCP_S_E", "=", "Builder", ".", "CreateSub", "(", "RCP", ",", "E", ")", ";", "Value", "*", "Tmp0", "=", "Builder", ".", "CreateSelect", "(", "RCP_HI_0_CC", ",", "RCP_A_E", ",", "RCP_S_E", ")", ";", "Value", "*", "Quotient", "=", "getMulHu", "(", "Builder", ",", "Tmp0", ",", "Num", ")", ";", "Value", "*", "Num_S_Remainder", "=", "Builder", ".", "CreateMul", "(", "Quotient", ",", "Den", ")", ";", "Value", "*", "Remainder", "=", "Builder", ".", "CreateSub", "(", "Num", ",", "Num_S_Remainder", ")", ";", "Value", "*", "Remainder_GE_Den", "=", "Builder", ".", "CreateICmpUGE", "(", "Remainder", ",", "Den", ")", ";", "Value", "*", "Remainder_GE_Zero", "=", "Builder", ".", "CreateICmpUGE", "(", "Num", ",", "Num_S_Remainder", ")", ";", "Value", "*", "Tmp1", "=", "Builder", ".", "CreateAnd", "(", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";", "Value", "*", "Res", ";", "if", "(", "IsDiv", ")", "{", "Value", "*", "Quotient_A_One", "=", "Builder", ".", "CreateAdd", "(", "Quotient", ",", "One", ")", ";", "Value", "*", "Quotient_S_One", "=", "Builder", ".", "CreateSub", "(", "Quotient", ",", "One", ")", ";", "Value", "*", "Div", "=", "Builder", ".", "CreateSelect", "(", "Tmp1", ",", "Quotient_A_One", ",", "Quotient", ")", ";", "Res", "=", "Builder", ".", "CreateSelect", "(", "Remainder_GE_Zero", ",", "Div", ",", "Quotient_S_One", ")", ";", "}", "else", "{", "Value", "*", "Remainder_S_Den", "=", "Builder", ".", "CreateSub", "(", "Remainder", ",", "Den", ")", ";", "Value", "*", "Remainder_A_Den", "=", "Builder", ".", "CreateAdd", "(", "Remainder", ",", "Den", ")", ";", "Value", "*", "Rem", "=", "Builder", ".", "CreateSelect", "(", "Tmp1", ",", "Remainder_S_Den", ",", "Remainder", ")", ";", "Res", "=", "Builder", ".", "CreateSelect", "(", "Remainder_GE_Zero", ",", "Rem", ",", "Remainder_A_Den", ")", ";", "}"], "ground_truth": ["if", "(", "IsSigned", ")", "{"], "File": "AMDGPUCodeGenPrepare2", "Func": "expandDivRem32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38552, "Length": 379, "Cover_Rate": 0.4549819927971189} {"Template_token": ["", "const", "ConstantFP", "*", "CNum", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Num", ")", ";", "if", "(", "!", "CNum", ")", "return", "false", ";", "return", "UnsafeDiv", "&&", "CNum", "->", "isExactlyValue", "(", "+", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare32", "Func": "shouldKeepFDivF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38553, "Length": 33, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "const", "ConstantFP", "*", "CNum", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Num", ")", ";"], "ground_truth": ["if", "(", "!", "CNum", ")", "return", "false", ";"], "File": "AMDGPUCodeGenPrepare32", "Func": "shouldKeepFDivF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38554, "Length": 21, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "ConstantInt", "*", "One", "=", "Builder", ".", "getInt32", "(", "", ")", ";", "Value", "*", "JQ", "=", "One", ";", "if", "(", "IsSigned", ")", "{", "JQ", "=", "Builder", ".", "CreateXor", "(", "Num", ",", "Den", ")", ";", "JQ", "=", "Builder", ".", "CreateAShr", "(", "JQ", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";", "JQ", "=", "Builder", ".", "CreateOr", "(", "JQ", ",", "One", ")", ";", "}", "Value", "*", "IA", "=", "Num", ";", "Value", "*", "IB", "=", "Den", ";", "Value", "*", "FA", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IA", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IA", ",", "F32Ty", ")", ";", "Value", "*", "FB", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IB", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IB", ",", "F32Ty", ")", ";", "Value", "*", "RCP", "=", "Builder", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "F32Ty", ",", "", ")", ",", "FB", ")", ";", "Value", "*", "FQM", "=", "Builder", ".", "CreateFMul", "(", "FA", ",", "RCP", ")", ";", "CallInst", "*", "FQ", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FQM", "}", ")", ";", "FQ", "->", "copyFastMathFlags", "(", "Builder", ".", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "FQNeg", "=", "Builder", ".", "CreateFNeg", "(", "FQ", ")", ";", "Value", "*", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FQNeg", ",", "FB", ",", "FA", "}", ",", "FQ", ")", ";"], "ground_truth": ["Value", "*", "IQ", "=", "IsSigned", "?", "Builder", ".", "CreateFPTo", "(", "FQ", ",", "I32Ty", ")", ":", "Builder", ".", "CreateFPToUI", "(", "FQ", ",", "I32Ty", ")", ";"], "File": "AMDGPUCodeGenPrepare34", "Func": "expandDivRem24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38555, "Length": 236, "Cover_Rate": 0.4118673647469459} {"Template_token": ["", "JQ", "=", "Builder", ".", "CreateOr", "(", "JQ", ",", "One", ")", ";", "}", "Value", "*", "IA", "=", "Num", ";", "Value", "*", "IB", "=", "Den", ";", "Value", "*", "FA", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IA", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IA", ",", "F32Ty", ")", ";", "Value", "*", "FB", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IB", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IB", ",", "F32Ty", ")", ";", "Value", "*", "RCP", "=", "Builder", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "F32Ty", ",", "", ")", ",", "FB", ")", ";", "Value", "*", "FQM", "=", "Builder", ".", "CreateFMul", "(", "FA", ",", "RCP", ")", ";", "CallInst", "*", "FQ", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FQM", "}", ")", ";", "FQ", "->", "copyFastMathFlags", "(", "Builder", ".", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "FQNeg", "=", "Builder", ".", "CreateFNeg", "(", "FQ", ")", ";", "Value", "*", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FQNeg", ",", "FB", ",", "FA", "}", ",", "FQ", ")", ";", "Value", "*", "IQ", "=", "IsSigned", "?", "Builder", ".", "CreateFPTo", "(", "FQ", ",", "I32Ty", ")", ":", "Builder", ".", "CreateFPToUI", "(", "FQ", ",", "I32Ty", ")", ";", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FR", "}", ",", "FQ", ")", ";", "FB", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FB", "}", ",", "FQ", ")", ";", "Value", "*", "CV", "=", "Builder", ".", "CreateFCmpOGE", "(", "FR", ",", "FB", ")", ";", "JQ", "=", "Builder", ".", "CreateSelect", "(", "CV", ",", "JQ", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";", "Value", "*", "Div", "=", "Builder", ".", "CreateAdd", "(", "IQ", ",", "JQ", ")", ";", "Value", "*", "Res", "=", "Div", ";", "if", "(", "!", "IsDiv", ")", "{"], "ground_truth": ["Value", "*", "Rem", "=", "Builder", ".", "CreateMul", "(", "Div", ",", "Den", ")", ";"], "File": "AMDGPUCodeGenPrepare34", "Func": "expandDivRem24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38556, "Length": 286, "Cover_Rate": 0.49912739965095987} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";", "HasUnsafeFPMath", "=", "hasUnsafeFPMath", "(", "F", ")", ";", "AMDGPUA", "=", "TM", ".", "getAS", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "BasicBlock", "::", "iterator", "Next", ";", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{"], "ground_truth": ["Next", "=", "std", "::", "next", "(", "I", ")", ";"], "File": "AMDGPUCodeGenPrepare34", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38559, "Length": 110, "Cover_Rate": 0.6748466257668712} {"Template_token": ["", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", "&&", "promoteUniformOpToI32", "(", "I", ")", ")", "return", "true", ";", "bool", "Changed", "=", "false", ";", "Instruction", "::", "BinaryOps", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "Type", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "Value", "*", "NewDiv", "=", "nullptr", ";", "if", "(", "(", "Opc", "==", "Instruction", "::", "URem", "||", "Opc", "==", "Instruction", "::", "UDiv", "||", "Opc", "==", "Instruction", "::", "SRem", "||", "Opc", "==", "Instruction", "::", "SDiv", ")", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "{", "Value", "*", "Num", "=", "I", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "I", ".", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";"], "ground_truth": ["Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";"], "File": "AMDGPUCodeGenPrepare34", "Func": "visitBinaryOperator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38560, "Length": 144, "Cover_Rate": 0.45141065830721006} {"Template_token": ["", "Instruction", "::", "BinaryOps", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "Type", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "Value", "*", "NewDiv", "=", "nullptr", ";", "if", "(", "(", "Opc", "==", "Instruction", "::", "URem", "||", "Opc", "==", "Instruction", "::", "UDiv", "||", "Opc", "==", "Instruction", "::", "SRem", "||", "Opc", "==", "Instruction", "::", "SDiv", ")", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "{", "Value", "*", "Num", "=", "I", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "I", ".", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", "=", "expandDivRem32", "(", "Builder", ",", "Opc", ",", "NumEltI", ",", "DenEltI", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateBinOp", "(", "Opc", ",", "NumEltI", ",", "DenEltI", ")", ";", "NewDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewDiv", ",", "NewElt", ",", "I", ")", ";", "}", "}", "else", "{", "NewDiv", "=", "expandDivRem32", "(", "Builder", ",", "Opc", ",", "Num", ",", "Den", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare34", "Func": "visitBinaryOperator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38561, "Length": 243, "Cover_Rate": 0.7617554858934169} {"Template_token": ["", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MadeChange", "|=", "visit", "(", "*", "I", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare35", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38562, "Length": 49, "Cover_Rate": 0.3006134969325153} {"Template_token": ["", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "Function", "*", "Decl", "=", "", "(", "Mod", ",", "", ",", "Ty", ")", ";", "Value", "*", "FNeg", "=", "Builder", ".", "CreateFNeg", "(", "Den", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "FNeg", "}", ")", ";", "}", "}", "}", "if", "(", "AllowInaccurateRcp", ")", "{", "Function", "*", "Decl", "=", "", "(", "Mod", ",", "", ",", "Ty", ")", ";"], "ground_truth": ["Value", "*", "Recip", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "Den", "}", ")", ";"], "File": "AMDGPUCodeGenPrepare37", "Func": "optimizeWithRcp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38563, "Length": 84, "Cover_Rate": 0.3835616438356164} {"Template_token": ["", "CodeGenPrepare", "(", "const", "TargetMachine", "*", "TM", "=", "nullptr", ")", ":", "FunctionPass", "(", "ID", ")", ",", "TM", "(", "static_cast", "<", "const", "GCNTargetMachine", "*", ">", "(", "TM", ")", ")", ",", "ST", "(", "nullptr", ")", ",", "DA", "(", "nullptr", ")", ",", "Mod", "(", "nullptr", ")", ",", "HasUnsafeFPMath", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare3", "Func": "AMDGPUCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38564, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare3", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38566, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "Size", "<=", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "return", "false", ";", "if", "(", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "return", "false", ";", "Value", "*", "LHS", "=", "I", ".", "getOperand", "(", "", ")", ";", "Value", "*", "RHS", "=", "I", ".", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "", "IntrID", "=", "", ";", "if", "(", "ST", "->", "hasMulU24", "(", ")", "&&", "isU24", "(", "LHS", ",", "Size", ")", "&&", "isU24", "(", "RHS", ",", "Size", ")", ")", "{", "IntrID", "=", "", ";", "}", "else", "if", "(", "ST", "->", "hasMulI24", "(", ")", "&&", "isI24", "(", "LHS", ",", "Size", ")", "&&", "isI24", "(", "RHS", ",", "Size", ")", ")", "{", "IntrID", "=", "", ";", "}", "else", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "LHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "RHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "ResultVals", ";", "extractValues", "(", "Builder", ",", "LHSVals", ",", "LHS", ")", ";", "extractValues", "(", "Builder", ",", "RHSVals", ",", "RHS", ")", ";", "IntegerType", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "FunctionCallee", "Intrin", "=", "", "(", "Mod", ",", "IntrID", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "LHSVals", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "IntrID", "==", "", ")", "{", "LHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "else", "{", "LHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "Value", "*", "Result", "=", "Builder", ".", "CreateCall", "(", "Intrin", ",", "{", "LHS", ",", "RHS", "}", ")", ";", "if", "(", "IntrID", "==", "", ")", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateZExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";", "}", "else", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateSExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare41", "Func": "replaceMulWithMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38567, "Length": 369, "Cover_Rate": 0.8163716814159292} {"Template_token": ["", "unsigned", "Size", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Size", "<=", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "return", "false", ";", "if", "(", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "return", "false", ";", "Value", "*", "LHS", "=", "I", ".", "getOperand", "(", "", ")", ";", "Value", "*", "RHS", "=", "I", ".", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "", "IntrID", "=", "", ";", "if", "(", "ST", "->", "hasMulU24", "(", ")", "&&", "isU24", "(", "LHS", ",", "Size", ")", "&&", "isU24", "(", "RHS", ",", "Size", ")", ")", "{", "IntrID", "=", "", ";", "}", "else", "if", "(", "ST", "->", "hasMulI24", "(", ")", "&&", "isI24", "(", "LHS", ",", "Size", ")", "&&", "isI24", "(", "RHS", ",", "Size", ")", ")", "{", "IntrID", "=", "", ";", "}", "else", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "LHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "RHSVals", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "ResultVals", ";", "extractValues", "(", "Builder", ",", "LHSVals", ",", "LHS", ")", ";", "extractValues", "(", "Builder", ",", "RHSVals", ",", "RHS", ")", ";", "IntegerType", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "FunctionCallee", "Intrin", "=", "", "(", "Mod", ",", "IntrID", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "LHSVals", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "IntrID", "==", "", ")", "{", "LHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "else", "{", "LHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "Value", "*", "Result", "=", "Builder", ".", "CreateCall", "(", "Intrin", ",", "{", "LHS", ",", "RHS", "}", ")", ";", "if", "(", "IntrID", "==", "", ")", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateZExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";", "}", "else", "{"], "ground_truth": ["ResultVals", ".", "push_back", "(", "Builder", ".", "CreateSExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";"], "File": "AMDGPUCodeGenPrepare41", "Func": "replaceMulWithMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38568, "Length": 376, "Cover_Rate": 0.831858407079646} {"Template_token": ["", "Value", "*", "Den", "=", "I", ".", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "N", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "N", "!=", "E", ";", "++", "N", ")", "{", "Value", "*", "NumEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "N", ")", ";", "Value", "*", "DenEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "N", ")", ";", "Value", "*", "NewElt", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "NumEltN", ",", "DenEltN", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateBinOp", "(", "Opc", ",", "NumEltN", ",", "DenEltN", ")", ";", "NewDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewDiv", ",", "NewElt", ",", "N", ")", ";", "}", "}", "else", "{"], "ground_truth": ["NewDiv", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ")", ";"], "File": "AMDGPUCodeGenPrepare41", "Func": "visitBinaryOperator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38569, "Length": 167, "Cover_Rate": 0.5075987841945289} {"Template_token": ["", "Value", "*", "Num", "=", "I", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "I", ".", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "N", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "N", "!=", "E", ";", "++", "N", ")", "{", "Value", "*", "NumEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "N", ")", ";", "Value", "*", "DenEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "N", ")", ";", "Value", "*", "NewElt", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "NumEltN", ",", "DenEltN", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateBinOp", "(", "Opc", ",", "NumEltN", ",", "DenEltN", ")", ";", "NewDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewDiv", ",", "NewElt", ",", "N", ")", ";", "}", "}", "else", "{", "NewDiv", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ")", ";", "}", "if", "(", "NewDiv", ")", "{"], "ground_truth": ["I", ".", "replaceAllUsesWith", "(", "NewDiv", ")", ";"], "File": "AMDGPUCodeGenPrepare43", "Func": "visitBinaryOperator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38570, "Length": 191, "Cover_Rate": 0.5770392749244713} {"Template_token": ["", "if", "(", "IsSigned", ")", "++", "DivBits", ";", "Type", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "Type", "*", "F32Ty", "=", "Builder", ".", "getFloatTy", "(", ")", ";", "ConstantInt", "*", "One", "=", "Builder", ".", "getInt32", "(", "", ")", ";", "Value", "*", "JQ", "=", "One", ";", "if", "(", "IsSigned", ")", "{", "JQ", "=", "Builder", ".", "CreateXor", "(", "Num", ",", "Den", ")", ";", "JQ", "=", "Builder", ".", "CreateAShr", "(", "JQ", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";", "JQ", "=", "Builder", ".", "CreateOr", "(", "JQ", ",", "One", ")", ";", "}", "Value", "*", "IA", "=", "Num", ";", "Value", "*", "IB", "=", "Den", ";", "Value", "*", "FA", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IA", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IA", ",", "F32Ty", ")", ";", "Value", "*", "FB", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IB", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IB", ",", "F32Ty", ")", ";", "Value", "*", "RCP", "=", "Builder", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "F32Ty", ",", "", ")", ",", "FB", ")", ";", "Value", "*", "FQM", "=", "Builder", ".", "CreateFMul", "(", "FA", ",", "RCP", ")", ";", "CallInst", "*", "FQ", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FQM", ")", ";", "FQ", "->", "copyFastMathFlags", "(", "Builder", ".", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "FQNeg", "=", "Builder", ".", "CreateFNeg", "(", "FQ", ")", ";", "Value", "*", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FQNeg", "->", "getType", "(", ")", "}", ",", "{", "FQNeg", ",", "FB", ",", "FA", "}", ",", "FQ", ")", ";", "Value", "*", "IQ", "=", "IsSigned", "?", "Builder", ".", "CreateFPTo", "(", "FQ", ",", "I32Ty", ")", ":", "Builder", ".", "CreateFPToUI", "(", "FQ", ",", "I32Ty", ")", ";", "FR", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FR", ",", "FQ", ")", ";", "FB", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FB", ",", "FQ", ")", ";", "Value", "*", "CV", "=", "Builder", ".", "CreateFCmpOGE", "(", "FR", ",", "FB", ")", ";", "JQ", "=", "Builder", ".", "CreateSelect", "(", "CV", ",", "JQ", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";", "Value", "*", "Div", "=", "Builder", ".", "CreateAdd", "(", "IQ", ",", "JQ", ")", ";", "Value", "*", "Res", "=", "Div", ";", "if", "(", "!", "IsDiv", ")", "{", "Value", "*", "Rem", "=", "Builder", ".", "CreateMul", "(", "Div", ",", "Den", ")", ";", "Res", "=", "Builder", ".", "CreateSub", "(", "Num", ",", "Rem", ")", ";", "}", "if", "(", "IsSigned", ")", "{", "Res", "=", "Builder", ".", "CreateShl", "(", "Res", ",", "", "-", "DivBits", ")", ";", "Res", "=", "Builder", ".", "CreateAShr", "(", "Res", ",", "", "-", "DivBits", ")", ";", "}", "else", "{", "ConstantInt", "*", "TruncMask", "=", "Builder", ".", "getInt32", "(", "(", "UINT64_C", "(", "", ")", "<<", "DivBits", ")", "-", "", ")", ";", "Res", "=", "Builder", ".", "CreateAnd", "(", "Res", ",", "TruncMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare46", "Func": "expandDivRem24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38571, "Length": 442, "Cover_Rate": 0.7594501718213058} {"Template_token": ["", "Value", "*", "FB", "=", "IsSigned", "?", "Builder", ".", "CreateToFP", "(", "IB", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IB", ",", "F32Ty", ")", ";", "Value", "*", "RCP", "=", "Builder", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "F32Ty", ",", "", ")", ",", "FB", ")", ";", "Value", "*", "FQM", "=", "Builder", ".", "CreateFMul", "(", "FA", ",", "RCP", ")", ";", "CallInst", "*", "FQ", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FQM", ")", ";", "FQ", "->", "copyFastMathFlags", "(", "Builder", ".", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "FQNeg", "=", "Builder", ".", "CreateFNeg", "(", "FQ", ")", ";", "Value", "*", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "FQNeg", "->", "getType", "(", ")", "}", ",", "{", "FQNeg", ",", "FB", ",", "FA", "}", ",", "FQ", ")", ";", "Value", "*", "IQ", "=", "IsSigned", "?", "Builder", ".", "CreateFPTo", "(", "FQ", ",", "I32Ty", ")", ":", "Builder", ".", "CreateFPToUI", "(", "FQ", ",", "I32Ty", ")", ";", "FR", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FR", ",", "FQ", ")", ";", "FB", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "", ",", "FB", ",", "FQ", ")", ";", "Value", "*", "CV", "=", "Builder", ".", "CreateFCmpOGE", "(", "FR", ",", "FB", ")", ";", "JQ", "=", "Builder", ".", "CreateSelect", "(", "CV", ",", "JQ", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";", "Value", "*", "Div", "=", "Builder", ".", "CreateAdd", "(", "IQ", ",", "JQ", ")", ";", "Value", "*", "Res", "=", "Div", ";", "if", "(", "!", "IsDiv", ")", "{", "Value", "*", "Rem", "=", "Builder", ".", "CreateMul", "(", "Div", ",", "Den", ")", ";", "Res", "=", "Builder", ".", "CreateSub", "(", "Num", ",", "Rem", ")", ";", "}", "if", "(", "IsSigned", ")", "{", "Res", "=", "Builder", ".", "CreateShl", "(", "Res", ",", "", "-", "DivBits", ")", ";"], "ground_truth": ["Res", "=", "Builder", ".", "CreateAShr", "(", "Res", ",", "", "-", "DivBits", ")", ";"], "File": "AMDGPUCodeGenPrepare46", "Func": "expandDivRem24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38572, "Length": 283, "Cover_Rate": 0.48625429553264604} {"Template_token": ["", "Type", "*", "Ty", "=", "Den", "->", "getType", "(", ")", ";", "if", "(", "!", "FastUnsafeRcpLegal", "&&", "Ty", "->", "isFloatTy", "(", ")", "&&", "(", "HasDenormals", "||", "NeedHighAccuracy", ")", ")", "return", "nullptr", ";", "Function", "*", "Decl", "=", "", "(", "Mod", ",", "", ",", "Ty", ")", ";", "if", "(", "const", "ConstantFP", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Num", ")", ")", "{", "if", "(", "FastUnsafeRcpLegal", "||", "Ty", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "isHalfTy", "(", ")", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "return", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "Den", "}", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "Value", "*", "FNeg", "=", "Builder", ".", "CreateFNeg", "(", "Den", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "FNeg", "}", ")", ";", "}", "}", "}", "if", "(", "FastUnsafeRcpLegal", ")", "{"], "ground_truth": ["Value", "*", "Recip", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "Den", "}", ")", ";"], "File": "AMDGPUCodeGenPrepare46", "Func": "performRCPOpt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38573, "Length": 156, "Cover_Rate": 0.7255813953488373} {"Template_token": ["", "return", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "Den", "}", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "Value", "*", "FNeg", "=", "Builder", ".", "CreateFNeg", "(", "Den", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "FNeg", "}", ")", ";", "}", "}", "}", "if", "(", "FastUnsafeRcpLegal", ")", "{", "Value", "*", "Recip", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "Den", "}", ")", ";", "return", "Builder", ".", "CreateFMul", "(", "Num", ",", "Recip", ",", "", ",", "FPMath", ")", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUCodeGenPrepare46", "Func": "performRCPOpt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38574, "Length": 88, "Cover_Rate": 0.40930232558139534} {"Template_token": ["", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "AC", "=", "&", "getAnalysis", "<", "AssumptionCacheTracker", ">", "(", ")", ".", "getAssumptionCache", "(", "F", ")", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "HasUnsafeFPMath", "=", "hasUnsafeFPMath", "(", "F", ")", ";", "HasFP32Denormals", "=", "ST", "->", "hasFP32Denormals", "(", "F", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "BasicBlock", "::", "iterator", "Next", ";", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MadeChange", "|=", "visit", "(", "*", "I", ")", ";", "}", "}", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare46", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38575, "Length": 169, "Cover_Rate": 0.9441340782122905} {"Template_token": ["", "AC", "=", "&", "getAnalysis", "<", "AssumptionCacheTracker", ">", "(", ")", ".", "getAssumptionCache", "(", "F", ")", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "HasUnsafeFPMath", "=", "hasUnsafeFPMath", "(", "F", ")", ";", "HasFP32Denormals", "=", "ST", "->", "hasFP32Denormals", "(", "F", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "BasicBlock", "::", "iterator", "Next", ";", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MadeChange", "|=", "visit", "(", "*", "I", ")", ";", "}", "}"], "ground_truth": ["return", "MadeChange", ";"], "File": "AMDGPUCodeGenPrepare46", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38576, "Length": 112, "Cover_Rate": 0.6256983240223464} {"Template_token": ["", "if", "(", "!", "CNum", ")", "return", "HasDenormals", ";", "if", "(", "FastUnsafeRcpLegal", ")", "return", "true", ";", "bool", "IsOne", "=", "CNum", "->", "isExactlyValue", "(", "+", "", ")", "||", "CNum", "->", "isExactlyValue", "(", "-", "", ")", ";", "return", "HasDenormals", "^", "IsOne", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare46", "Func": "shouldKeepFDivF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38577, "Length": 40, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "N", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "N", "!=", "E", ";", "++", "N", ")", "{", "Value", "*", "NumEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "N", ")", ";", "Value", "*", "DenEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "N", ")", ";", "Value", "*", "NewElt", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "NumEltN", ",", "DenEltN", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateBinOp", "(", "Opc", ",", "NumEltN", ",", "DenEltN", ")", ";", "NewDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewDiv", ",", "NewElt", ",", "N", ")", ";", "}", "}", "else", "{", "NewDiv", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ")", ";", "}", "if", "(", "NewDiv", ")", "{", "I", ".", "replaceAllUsesWith", "(", "NewDiv", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "AMDGPUCodeGenPrepare46", "Func": "visitBinaryOperator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38578, "Length": 159, "Cover_Rate": 0.4662756598240469} {"Template_token": ["", "if", "(", "(", "Opc", "==", "Instruction", "::", "URem", "||", "Opc", "==", "Instruction", "::", "UDiv", "||", "Opc", "==", "Instruction", "::", "SRem", "||", "Opc", "==", "Instruction", "::", "SDiv", ")", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "{", "Value", "*", "Num", "=", "I", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "I", ".", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "N", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "N", "!=", "E", ";", "++", "N", ")", "{", "Value", "*", "NumEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "N", ")", ";", "Value", "*", "DenEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "N", ")", ";", "Value", "*", "NewElt", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "NumEltN", ",", "DenEltN", ")", ";"], "ground_truth": ["if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateBinOp", "(", "Opc", ",", "NumEltN", ",", "DenEltN", ")", ";"], "File": "AMDGPUCodeGenPrepare46", "Func": "visitBinaryOperator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38579, "Length": 185, "Cover_Rate": 0.5425219941348973} {"Template_token": ["", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "FDiv", ".", "getType", "(", ")", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", "=", "nullptr", ";", "if", "(", "UseFDivFast", "&&", "!", "shouldKeepFDivF32", "(", "NumEltI", ",", "FastUnsafeRcpLegal", ",", "HasFP32Denormals", ")", ")", "{", "Function", "*", "Decl", "=", "", "(", "Mod", ",", "", ")", ";", "NewElt", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "NumEltI", ",", "DenEltI", "}", ",", "", ",", "FPMath", ")", ";", "}", "if", "(", "!", "NewElt", ")", "NewElt", "=", "performRCPOpt", "(", "NumEltI", ",", "DenEltI", ",", "FastUnsafeRcpLegal", ",", "Builder", ",", "FPMath", ",", "Mod", ",", "HasFP32Denormals", ",", "NeedHighAccuracy", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ",", "", ",", "FPMath", ")", ";", "NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";", "}", "}", "else", "{", "if", "(", "UseFDivFast", "&&", "!", "shouldKeepFDivF32", "(", "Num", ",", "FastUnsafeRcpLegal", ",", "HasFP32Denormals", ")", ")", "{", "Function", "*", "Decl", "=", "", "(", "Mod", ",", "", ")", ";", "NewFDiv", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "Num", ",", "Den", "}", ",", "", ",", "FPMath", ")", ";", "}"], "ground_truth": ["if", "(", "!", "NewFDiv", ")", "{"], "File": "AMDGPUCodeGenPrepare46", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38580, "Length": 250, "Cover_Rate": 0.4780114722753346} {"Template_token": ["", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", ";", "if", "(", "shouldKeepFDivF32", "(", "NumEltI", ",", "UnsafeDiv", ",", "HasFP32Denormals", ")", ")", "{", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";", "}", "else", "{", "NewElt", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "NumEltI", ",", "DenEltI", "}", ")", ";", "}", "NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";", "}", "}", "else", "{", "if", "(", "!", "shouldKeepFDivF32", "(", "Num", ",", "UnsafeDiv", ",", "HasFP32Denormals", ")", ")", "NewFDiv", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "Num", ",", "Den", "}", ")", ";", "}", "if", "(", "NewFDiv", ")", "{"], "ground_truth": ["FDiv", ".", "replaceAllUsesWith", "(", "NewFDiv", ")", ";"], "File": "AMDGPUCodeGenPrepare5", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38581, "Length": 204, "Cover_Rate": 0.5024630541871922} {"Template_token": ["", "CodeGenPrepare", "(", "const", "TargetMachine", "*", "TM", "=", "nullptr", ")", ":", "FunctionPass", "(", "ID", ")", ",", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare6", "Func": "AMDGPUCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38582, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare6", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38587, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{"], "ground_truth": ["if", "(", "!", "TM", "||", "skipFunction", "(", "F", ")", ")", "return", "false", ";"], "File": "AMDGPUCodeGenPrepare6", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38588, "Length": 23, "Cover_Rate": 0.5476190476190477} {"Template_token": ["", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["visit", "(", "F", ")", ";"], "File": "AMDGPUCodeGenPrepare6", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38589, "Length": 15, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "if", "(", "!", "Sel", "||", "!", "Sel", "->", "hasOneUse", "(", ")", ")", "{", "SelOpNo", "=", "", ";", "Sel", "=", "findSelectThroughCast", "(", "BO", ".", "getOperand", "(", "", ")", ",", "CastOp", ")", ";", "}", "if", "(", "!", "Sel", "||", "!", "Sel", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "Constant", "*", "CT", "=", "dyn_cast", "<", "Constant", ">", "(", "Sel", "->", "getTrueValue", "(", ")", ")", ";", "Constant", "*", "CF", "=", "dyn_cast", "<", "Constant", ">", "(", "Sel", "->", "getFalseValue", "(", ")", ")", ";", "Constant", "*", "CBO", "=", "dyn_cast", "<", "Constant", ">", "(", "BO", ".", "getOperand", "(", "SelOpNo", "^", "", ")", ")", ";", "if", "(", "!", "CBO", "||", "!", "CT", "||", "!", "CF", ")", "return", "false", ";", "if", "(", "CastOp", ")", "{", "CT", "=", "ConstantFoldCastOperand", "(", "CastOp", "->", "getOpcode", "(", ")", ",", "CT", ",", "BO", ".", "getType", "(", ")", ",", "*", "DL", ")", ";", "CF", "=", "ConstantFoldCastOperand", "(", "CastOp", "->", "getOpcode", "(", ")", ",", "CF", ",", "BO", ".", "getType", "(", ")", ",", "*", "DL", ")", ";", "}", "Constant", "*", "FoldedT", "=", "SelOpNo", "?", "ConstantFoldBinaryOpOperands", "(", "BO", ".", "getOpcode", "(", ")", ",", "CBO", ",", "CT", ",", "*", "DL", ")", ":", "ConstantFoldBinaryOpOperands", "(", "BO", ".", "getOpcode", "(", ")", ",", "CT", ",", "CBO", ",", "*", "DL", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "FoldedT", ")", ")", "return", "false", ";"], "ground_truth": ["Constant", "*", "FoldedF", "=", "SelOpNo", "?", "ConstantFoldBinaryOpOperands", "(", "BO", ".", "getOpcode", "(", ")", ",", "CBO", ",", "CF", ",", "*", "DL", ")", ":"], "File": "AMDGPUCodeGenPrepare9", "Func": "foldBinOpIntoSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38590, "Length": 235, "Cover_Rate": 0.5759803921568627} {"Template_token": ["", "ConstantFoldBinaryOpOperands", "(", "BO", ".", "getOpcode", "(", ")", ",", "CT", ",", "CBO", ",", "*", "DL", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "FoldedT", ")", ")", "return", "false", ";", "Constant", "*", "FoldedF", "=", "SelOpNo", "?", "ConstantFoldBinaryOpOperands", "(", "BO", ".", "getOpcode", "(", ")", ",", "CBO", ",", "CF", ",", "*", "DL", ")", ":", "ConstantFoldBinaryOpOperands", "(", "BO", ".", "getOpcode", "(", ")", ",", "CF", ",", "CBO", ",", "*", "DL", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "FoldedF", ")", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "BO", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "BO", ".", "getDebugLoc", "(", ")", ")", ";", "if", "(", "const", "FPMathOperator", "*", "FPOp", "=", "dyn_cast", "<", "const", "FPMathOperator", ">", "(", "&", "BO", ")", ")", "Builder", ".", "setFastMathFlags", "(", "FPOp", "->", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "NewSelect", "=", "Builder", ".", "CreateSelect", "(", "Sel", "->", "getCondition", "(", ")", ",", "FoldedT", ",", "FoldedF", ")", ";", "NewSelect", "->", "takeName", "(", "&", "BO", ")", ";"], "ground_truth": ["BO", ".", "replaceAllUsesWith", "(", "NewSelect", ")", ";"], "File": "AMDGPUCodeGenPrepare9", "Func": "foldBinOpIntoSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38591, "Length": 162, "Cover_Rate": 0.39705882352941174} {"Template_token": ["", "YIO", ".", "enumCase", "(", "EN", ",", "", ",", "ValueType", "::", "I8", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "", ",", "ValueType", "::", "U8", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "", ",", "ValueType", "::", "I16", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "", ",", "ValueType", "::", "U16", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "", ",", "ValueType", "::", "F16", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "", ",", "ValueType", "::", "I32", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "", ",", "ValueType", "::", "U32", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "", ",", "ValueType", "::", "F32", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "", ",", "ValueType", "::", "I64", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "", ",", "ValueType", "::", "U64", ")", ";"], "ground_truth": ["YIO", ".", "enumCase", "(", "EN", ",", "", ",", "ValueType", "::", "F64", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer1", "Func": "enumeration", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38592, "Length": 143, "Cover_Rate": 0.8411764705882353} {"Template_token": ["", "if", "(", "TypeQual", ".", "find", "(", "", ")", "!=", "StringRef", "::", "npos", ")", "return", "ValueKind", "::", "Pipe", ";", "return", "StringSwitch", "<", "ValueKind", ">", "(", "BaseTypeName", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Sampler", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Queue", ")", ".", "Cases", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "", "", ",", "", ",", "", ",", "", ",", "ValueKind", "::", "Image", ")", ".", "Default", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", "?", "(", "Ty", "->", "getPointerAddressSpace", "(", ")", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "?", "ValueKind", "::", "DynamicSharedPointer", ":", "ValueKind", "::", "GlobalBuffer", ")", ":"], "ground_truth": ["ValueKind", "::", "ByValue", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer1", "Func": "getValueKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38593, "Length": 109, "Cover_Rate": 0.8582677165354331} {"Template_token": ["", "static", "void", "mapping", "(", "IO", "&", "YIO", ",", "CodeObject", "::", "Metadata", "&", "MD", ")", "{", "YIO", ".", "mapRequired", "(", "Key", "::", "Version", ",", "MD", ".", "mVersion", ")", ";", "YIO", ".", "mapOptional", "(", "Key", "::", "Printf", ",", "MD", ".", "mPrintf", ",", "std", "::", "vector", "<", "std", "::", "string", ">", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "MD", ".", "mKernels", ".", "empty", "(", ")", "||", "!", "YIO", ".", "outputting", "(", ")", ")", "YIO", ".", "mapOptional", "(", "Key", "::", "Kernels", ",", "MD", ".", "mKernels", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer1", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38595, "Length": 83, "Cover_Rate": 0.9880952380952381} {"Template_token": ["", "void", "MetadataStreamer", "::", "emitKernelArg", "(", "const", "Argument", "&", "Arg", ")", "{", "auto", "Func", "=", "Arg", ".", "getParent", "(", ")", ";", "auto", "ArgNo", "=", "Arg", ".", "getArgNo", "(", ")", ";", "const", "MDNode", "*", "Node", ";", "StringRef", "TypeQual", ";", "Node", "=", "Func", "->", "getMetadata", "(", "", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "TypeQual", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "StringRef", "BaseTypeName", ";"], "ground_truth": ["Node", "=", "Func", "->", "getMetadata", "(", "", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer2", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38596, "Length": 89, "Cover_Rate": 0.3047945205479452} {"Template_token": ["", "errs", "(", ")", "<<", "", "<<", "YamlString", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38600, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "auto", "&", "Kernel", "=", "CodeObjectMetadata", ".", "mKernels", ".", "back", "(", ")", ";", "Kernel", ".", "mName", "=", "Func", ".", "getName", "(", ")", ";", "emitKernelLanguage", "(", "Func", ")", ";"], "ground_truth": ["emitKernelAttrs", "(", "Func", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "emitKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38601, "Length": 32, "Cover_Rate": 0.3516483516483517} {"Template_token": ["", "}", "Arg", ".", "mAccQual", "=", "getAccessQualifier", "(", "AccQual", ")", ";", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "Arg", ".", "mAddrSpaceQual", "=", "getAddressSpaceQualifer", "(", "PtrTy", "->", "getAddressSpace", "(", ")", ")", ";", "SmallVector", "<", "StringRef", ",", "", ">", "SplitTypeQuals", ";", "TypeQual", ".", "split", "(", "SplitTypeQuals", ",", "", ",", "-", "", ",", "false", ")", ";", "for", "(", "StringRef", "Key", ":", "SplitTypeQuals", ")", "{"], "ground_truth": ["auto", "P", "=", "StringSwitch", "<", "bool", "*", ">", "(", "Key", ")", ".", "Case", "(", "", ",", "&", "Arg", ".", "mIsConst", ")", ".", "Case", "(", "", ",", "&", "Arg", ".", "mIsPipe", ")", ".", "Case", "(", "", ",", "&", "Arg", ".", "mIsRestrict", ")", ".", "Case", "(", "", ",", "&", "Arg", ".", "mIsVolatile", ")", ".", "Default", "(", "nullptr", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38602, "Length": 123, "Cover_Rate": 0.39805825242718446} {"Template_token": ["", "void", "MetadataStreamer", "::", "emitKernelArgs", "(", "const", "Function", "&", "Func", ")", "{", "for", "(", "auto", "&", "Arg", ":", "Func", ".", "args", "(", ")", ")", "emitKernelArg", "(", "Arg", ")", ";", "if", "(", "!", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "return", ";", "auto", "&", "DL", "=", "Func", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "auto", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "ValueKind", "::", "HiddenGlobalOffsetX", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "emitKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38603, "Length": 83, "Cover_Rate": 0.5496688741721855} {"Template_token": ["", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "Attrs", ".", "mWorkGroupSizeHint", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "{"], "ground_truth": ["Attrs", ".", "mVecTypeHint", "=", "getTypeName", "(", "cast", "<", "ValueAsMetadata", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getType", "(", ")", ",", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "emitKernelAttrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38604, "Length": 77, "Cover_Rate": 0.616} {"Template_token": ["", "CodeProps", ".", "mWorkitemPrivateSegmentSize", "=", "KernelCode", ".", "workitem_private_segment_byte_size", ";", "CodeProps", ".", "mWavefrontNumSGPRs", "=", "KernelCode", ".", "wavefront_sgpr_count", ";", "CodeProps", ".", "mWorkitemNumVGPRs", "=", "KernelCode", ".", "workitem_vgpr_count", ";"], "ground_truth": ["CodeProps", ".", "mKernargSegmentAlign", "=", "KernelCode", ".", "kernarg_segment_alignment", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "emitKernelCodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38605, "Length": 32, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "if", "(", "!", "(", "KernelCode", ".", "code_properties", "&", "AMD_CODE_PROPERTY_IS_DEBUG_SUPPORTED", ")", ")", "return", ";", "auto", "&", "DebugProps", "=", "CodeObjectMetadata", ".", "mKernels", ".", "back", "(", ")", ".", "mDebugProps", ";"], "ground_truth": ["DebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "emitKernelDebugProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38606, "Length": 36, "Cover_Rate": 0.4044943820224719} {"Template_token": ["", "void", "MetadataStreamer", "::", "emitKernelDebugProps", "(", "const", "amd_kernel_code_t", "&", "KernelCode", ")", "{", "if", "(", "!", "(", "KernelCode", ".", "code_properties", "&", "AMD_CODE_PROPERTY_IS_DEBUG_SUPPORTED", ")", ")", "return", ";", "auto", "&", "DebugProps", "=", "CodeObjectMetadata", ".", "mKernels", ".", "back", "(", ")", ".", "mDebugProps", ";", "DebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "DebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "DebugProps", ".", "mReservedNumVGPRs", "=", "KernelCode", ".", "reserved_vgpr_count", ";", "DebugProps", ".", "mReservedFirstVGPR", "=", "KernelCode", ".", "reserved_vgpr_first", ";", "DebugProps", ".", "mPrivateSegmentBufferSGPR", "=", "KernelCode", ".", "debug_private_segment_buffer_sgpr", ";"], "ground_truth": ["DebugProps", ".", "mWavefrontPrivateSegmentOffsetSGPR", "=", "KernelCode", ".", "debug_wavefront_private_segment_offset_sgpr", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "emitKernelDebugProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38607, "Length": 88, "Cover_Rate": 0.9887640449438202} {"Template_token": ["", "if", "(", "Op0", "->", "getNumOperands", "(", ")", "<=", "", ")", "return", ";", "Kernel", ".", "mLanguage", "=", "", ";", "Kernel", ".", "mLanguageVersion", ".", "push_back", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "Kernel", ".", "mLanguageVersion", ".", "push_back", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "emitKernelLanguage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38608, "Length": 71, "Cover_Rate": 0.5378787878787878} {"Template_token": ["", "void", "MetadataStreamer", "::", "emitVersion", "(", ")", "{", "auto", "&", "Version", "=", "CodeObjectMetadata", ".", "mVersion", ";", "Version", ".", "push_back", "(", "MetadataVersionMajor", ")", ";"], "ground_truth": ["Version", ".", "push_back", "(", "MetadataVersionMinor", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "emitVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38611, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "void", "end", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38612, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "void", "end", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38613, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "AccessQualifier", "MetadataStreamer", "::", "getAccessQualifier", "(", "StringRef", "AccQual", ")", "const", "{", "if", "(", "AccQual", ".", "empty", "(", ")", ")", "return", "AccessQualifier", "::", "Unknown", ";", "return", "StringSwitch", "<", "AccessQualifier", ">", "(", "AccQual", ")", ".", "Case", "(", "", ",", "AccessQualifier", "::", "ReadOnly", ")", ".", "Case", "(", "", ",", "AccessQualifier", "::", "WriteOnly", ")", ".", "Case", "(", "", ",", "AccessQualifier", "::", "ReadWrite", ")", ".", "Default", "(", "AccessQualifier", "::", "Default", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "getAccessQualifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38614, "Length": 67, "Cover_Rate": 1.0} {"Template_token": ["", "return", "StringSwitch", "<", "AccessQualifier", ">", "(", "AccQual", ")", ".", "Case", "(", "", ",", "AccessQualifier", "::", "ReadOnly", ")", ".", "Case", "(", "", ",", "AccessQualifier", "::", "WriteOnly", ")", ".", "Case", "(", "", ",", "AccessQualifier", "::", "ReadWrite", ")", ".", "Default", "(", "AccessQualifier", "::", "Default", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "getAccessQualifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38615, "Length": 44, "Cover_Rate": 0.6567164179104478} {"Template_token": ["", "if", "(", "AddressSpace", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "return", "AddressSpaceQualifier", "::", "Private", ";", "if", "(", "AddressSpace", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", ")", "return", "AddressSpaceQualifier", "::", "Global", ";"], "ground_truth": ["if", "(", "AddressSpace", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", "return", "AddressSpaceQualifier", "::", "Constant", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "getAddressSpaceQualifer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38616, "Length": 39, "Cover_Rate": 0.4148936170212766} {"Template_token": ["", "if", "(", "AddressSpace", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "return", "AddressSpaceQualifier", "::", "Private", ";", "if", "(", "AddressSpace", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", ")", "return", "AddressSpaceQualifier", "::", "Global", ";", "if", "(", "AddressSpace", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", "return", "AddressSpaceQualifier", "::", "Constant", ";"], "ground_truth": ["if", "(", "AddressSpace", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", ")", "return", "AddressSpaceQualifier", "::", "Local", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "getAddressSpaceQualifer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38617, "Length": 52, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "return", "(", "Twine", "(", "'i'", ")", "+", "Twine", "(", "BitWidth", ")", ")", ".", "str", "(", ")", ";", "}", "}", "case", "Type", "::", "HalfTyID", ":", "return", "", ";", "case", "Type", "::", "FloatTyID", ":", "return", "", ";", "case", "Type", "::", "DoubleTyID", ":", "return", "", ";", "case", "Type", "::", "VectorTyID", ":", "{", "auto", "VecTy", "=", "cast", "<", "VectorType", ">", "(", "Ty", ")", ";", "auto", "ElTy", "=", "VecTy", "->", "getElementType", "(", ")", ";", "auto", "NumElements", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "return", "(", "Twine", "(", "getTypeName", "(", "ElTy", ",", "Signed", ")", ")", "+", "Twine", "(", "NumElements", ")", ")", ".", "str", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "getTypeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38618, "Length": 118, "Cover_Rate": 0.5812807881773399} {"Template_token": ["", "case", "Type", "::", "DoubleTyID", ":", "return", "", ";", "case", "Type", "::", "VectorTyID", ":", "{", "auto", "VecTy", "=", "cast", "<", "VectorType", ">", "(", "Ty", ")", ";", "auto", "ElTy", "=", "VecTy", "->", "getElementType", "(", ")", ";", "auto", "NumElements", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "return", "(", "Twine", "(", "getTypeName", "(", "ElTy", ",", "Signed", ")", ")", "+", "Twine", "(", "NumElements", ")", ")", ".", "str", "(", ")", ";", "}", "default", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "getTypeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38619, "Length": 71, "Cover_Rate": 0.3497536945812808} {"Template_token": ["", "return", "StringSwitch", "<", "ValueKind", ">", "(", "BaseTypeName", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Sampler", ")", ".", "Case", "(", "", ",", "ValueKind", "::", "Queue", ")", ".", "Default", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", "?", "(", "Ty", "->", "getPointerAddressSpace", "(", ")", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "?", "ValueKind", "::", "DynamicSharedPointer", ":", "ValueKind", "::", "GlobalBuffer", ")", ":", "ValueKind", "::", "ByValue", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "getValueKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38620, "Length": 171, "Cover_Rate": 0.8300970873786407} {"Template_token": ["", "case", "", ":", "return", "Signed", "?", "ValueType", "::", "I8", ":", "ValueType", "::", "U8", ";", "case", "", ":", "return", "Signed", "?", "ValueType", "::", "I16", ":", "ValueType", "::", "U16", ";", "case", "", ":", "return", "Signed", "?", "ValueType", "::", "I32", ":", "ValueType", "::", "U32", ";", "case", "", ":", "return", "Signed", "?", "ValueType", "::", "I64", ":", "ValueType", "::", "U64", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "getValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38622, "Length": 58, "Cover_Rate": 0.31016042780748665} {"Template_token": ["", "if", "(", "auto", "Error", "=", "Metadata", "::", "fromYamlString", "(", "YamlString", ",", "CodeObjectMetadata", ")", ")", "return", "Error", ";", "return", "toYamlString", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "toYamlString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38624, "Length": 23, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "if", "(", "auto", "Error", "=", "Metadata", "::", "fromYamlString", "(", "YamlString", ",", "CodeObjectMetadata", ")", ")", "return", "Error", ";"], "ground_truth": ["return", "toYamlString", "(", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "toYamlString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38625, "Length": 22, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "std", "::", "string", "ToYamlString", ";", "if", "(", "Metadata", "::", "toYamlString", "(", "FromYamlString", ",", "ToYamlString", ")", ")", "{", "errs", "(", ")", "<<", "", ";", "return", ";", "}", "errs", "(", ")", "<<", "(", "YamlString", "==", "ToYamlString", "?", "", ":", "", ")", "<<", "'\\n'", ";", "if", "(", "YamlString", "!=", "ToYamlString", ")", "{"], "ground_truth": ["errs", "(", ")", "<<", "", "<<", "YamlString", "<<", "'\\n'", "<<", "", "<<", "ToYamlString", "<<", "'\\n'", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "verify", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38626, "Length": 65, "Cover_Rate": 0.5963302752293578} {"Template_token": ["", "bool", "empty", "(", ")", "const", "{", "return", "!", "notEmpty", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadata", "Func": "empty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38627, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "empty", "(", ")", "const", "{", "return", "!", "notEmpty", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadata", "Func": "empty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38628, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "!", "mDebuggerABIVersion", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadata", "Func": "notEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38629, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "Builder", ".", "setInstrAndDebugLoc", "(", "*", "MatchInfo", ")", ";", "switch", "(", "MatchInfo", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "Opposite", "=", "inverseMinMax", "(", "MatchInfo", "->", "getOpcode", "(", ")", ")", ";", "replaceOpcodeWith", "(", "*", "MatchInfo", ",", "Opposite", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "MatchInfo", "->", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "MatchInfoDst", "=", "MatchInfo", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "hasOneNonDBGUse", "(", "MatchInfoDst", ")", ")", "{", "replaceRegWith", "(", "MRI", ",", "Dst", ",", "MatchInfoDst", ")", ";", "}", "else", "{", "LLT", "Type", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "Register", "NegatedMatchInfo", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Type", ")", ";", "replaceRegOpWith", "(", "MRI", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "NegatedMatchInfo", ")", ";", "replaceRegWith", "(", "MRI", ",", "Dst", ",", "NegatedMatchInfo", ")", ";", "Builder", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "Builder", ".", "buildFNeg", "(", "MatchInfoDst", ",", "NegatedMatchInfo", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUCombinerHelper1", "Func": "applyFoldableFneg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38631, "Length": 478, "Cover_Rate": 0.6442048517520216} {"Template_token": ["", "}", ";", "Builder", ".", "setInstrAndDebugLoc", "(", "*", "MatchInfo", ")", ";", "switch", "(", "MatchInfo", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "Opposite", "=", "inverseMinMax", "(", "MatchInfo", "->", "getOpcode", "(", ")", ")", ";", "replaceOpcodeWith", "(", "*", "MatchInfo", ",", "Opposite", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "MatchInfo", "->", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUCombinerHelper1", "Func": "applyFoldableFneg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38632, "Length": 307, "Cover_Rate": 0.4137466307277628} {"Template_token": ["", "switch", "(", "MatchInfo", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "Opposite", "=", "inverseMinMax", "(", "MatchInfo", "->", "getOpcode", "(", ")", ")", ";", "replaceOpcodeWith", "(", "*", "MatchInfo", ",", "Opposite", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "MatchInfo", "->", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "break", ";", "}", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUCombinerHelper2", "Func": "applyFoldableFneg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38633, "Length": 344, "Cover_Rate": 0.4580559254327563} {"Template_token": ["", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "const", "MachineInstr", "&", "Use", ":", "MRI", ".", "use_nodbg_instructions", "(", "Dst", ")", ")", "{", "if", "(", "!", "hasSourceMods", "(", "Use", ")", ")", "return", "false", ";", "if", "(", "!", "opMustUseVOP3Encoding", "(", "Use", ",", "MRI", ")", ")", "{", "if", "(", "++", "NumMayIncreaseSize", ">", "CostThreshold", ")", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUCombinerHelper", "Func": "allUsesHaveSourceMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38634, "Length": 67, "Cover_Rate": 0.7444444444444445} {"Template_token": ["", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "Opposite", "=", "inverseMinMax", "(", "MatchInfo", "->", "getOpcode", "(", ")", ")", ";", "replaceOpcodeWith", "(", "*", "MatchInfo", ",", "Opposite", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "MatchInfo", "->", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "NegateEitherOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "NegateOperand", "(", "MatchInfo", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "MatchInfoDst", "=", "MatchInfo", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "hasOneNonDBGUse", "(", "MatchInfoDst", ")", ")", "{", "replaceRegWith", "(", "MRI", ",", "Dst", ",", "MatchInfoDst", ")", ";", "}", "else", "{", "LLT", "Type", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "Register", "NegatedMatchInfo", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Type", ")", ";", "replaceRegOpWith", "(", "MRI", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ",", "NegatedMatchInfo", ")", ";", "replaceRegWith", "(", "MRI", ",", "Dst", ",", "NegatedMatchInfo", ")", ";", "Builder", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "Builder", ".", "buildFNeg", "(", "MatchInfoDst", ",", "NegatedMatchInfo", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCombinerHelper", "Func": "applyFoldableFneg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38635, "Length": 428, "Cover_Rate": 0.5783783783783784} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "MI", ".", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}"], "ground_truth": ["default", ":"], "File": "AMDGPUCombinerHelper", "Func": "fnegFoldsIntoMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38636, "Length": 87, "Cover_Rate": 0.4461538461538462} {"Template_token": ["", "case", "", ":", "return", "false", ";", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "MI", ".", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "}"], "ground_truth": ["default", ":"], "File": "AMDGPUCombinerHelper", "Func": "hasSourceMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38637, "Length": 54, "Cover_Rate": 0.3253012048192771} {"Template_token": ["", "static", "unsigned", "inverseMinMax", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCombinerHelper", "Func": "inverseMinMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38638, "Length": 57, "Cover_Rate": 0.6951219512195121} {"Template_token": ["", "if", "(", "mi_match", "(", "Reg", ",", "MRI", ",", "m_GFCstOrSplat", "(", "FPValReg", ")", ")", ")", "{", "if", "(", "FPValReg", "->", "Value", ".", "isZero", "(", ")", "&&", "!", "FPValReg", "->", "Value", ".", "isNegative", "(", ")", ")", "return", "true", ";", "const", "GCNSubtarget", "&", "ST", "=", "MI", ".", "getMF", "(", ")", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "hasInv2PiInlineImm", "(", ")", "&&", "isInv2Pi", "(", "FPValReg", "->", "Value", ")", ")", "return", "true", ";"], "File": "AMDGPUCombinerHelper", "Func": "isConstantCostlierToNegate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38639, "Length": 73, "Cover_Rate": 0.73} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MI", ".", "getMF", "(", ")", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasInv2PiInlineImm", "(", ")", "&&", "isInv2Pi", "(", "FPValReg", "->", "Value", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUCombinerHelper", "Func": "isConstantCostlierToNegate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38640, "Length": 41, "Cover_Rate": 0.41} {"Template_token": ["", "static", "bool", "isInv2Pi", "(", "const", "APFloat", "&", "APF", ")", "{"], "ground_truth": ["static", "const", "APFloat", "KF16", "(", "APFloat", "::", "IEEEhalf", "(", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";"], "File": "AMDGPUCombinerHelper", "Func": "isInv2Pi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38641, "Length": 29, "Cover_Rate": 0.32222222222222224} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "isConstantCostlierToNegate", "(", "*", "MatchInfo", ",", "MatchInfo", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "mayIgnoreSignedZero", "(", "*", "MatchInfo", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "MatchInfo", "->", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "mayIgnoreSignedZero", "(", "*", "MatchInfo", ")", ";", "default", ":", "return", "false", ";", "}", "}", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUCombinerHelper", "Func": "matchFoldableFneg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38642, "Length": 152, "Cover_Rate": 0.4840764331210191} {"Template_token": ["", "static", "bool", "mayIgnoreSignedZero", "(", "MachineInstr", "&", "MI", ")", "{", "const", "TargetOptions", "&", "Options", "=", "MI", ".", "getMF", "(", ")", "->", "getTarget", "(", ")", ".", "Options", ";", "return", "Options", ".", "NoSignedZerosFPMath", "||", "MI", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNsz", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCombinerHelper", "Func": "mayIgnoreSignedZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38643, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "LLVM_READONLY", "static", "bool", "opMustUseVOP3Encoding", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{"], "ground_truth": ["return", "MI", ".", "getNumOperands", "(", ")", ">", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", "||", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "getScalarSizeInBits", "(", ")", "==", "", ";"], "File": "AMDGPUCombinerHelper", "Func": "opMustUseVOP3Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38645, "Length": 59, "Cover_Rate": 0.9516129032258065} {"Template_token": ["", "if", "(", "!", "GV", ")", "return", "false", ";", "ConstantArray", "*", "GA", "=", "dyn_cast", "<", "ConstantArray", ">", "(", "GV", "->", "getInitializer", "(", ")", ")", ";", "if", "(", "!", "GA", "||", "GA", "->", "getNumOperands", "(", ")", "==", "", ")", "return", "false", ";", "Function", "*", "InitOrFiniKernel", "=", "createInitOrFiniKernelFunction", "(", "M", ",", "IsCtor", ")", ";"], "ground_truth": ["IRBuilder", "<", ">", "IRB", "(", "InitOrFiniKernel", "->", "getEntryBlock", "(", ")", ".", "getTerminator", "(", ")", ")", ";"], "File": "AMDGPUCtorDtorLowering1", "Func": "createInitOrFiniKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38646, "Length": 67, "Cover_Rate": 0.39644970414201186} {"Template_token": ["", "for", "(", "Value", "*", "V", ":", "GA", "->", "operands", "(", ")", ")", "{", "auto", "*", "CS", "=", "cast", "<", "ConstantStruct", ">", "(", "V", ")", ";", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CS", "->", "getOperand", "(", "", ")", ")", ")", "{", "FunctionCallee", "Ctor", "=", "M", ".", "getOrInsertFunction", "(", "F", "->", "getName", "(", ")", ",", "IRB", ".", "getVoidTy", "(", ")", ")", ";", "IRB", ".", "CreateCall", "(", "Ctor", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCtorDtorLowering1", "Func": "createInitOrFiniKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38647, "Length": 73, "Cover_Rate": 0.4319526627218935} {"Template_token": ["", "StringRef", "InitOrFiniKernelName", "=", "", ";", "if", "(", "!", "IsCtor", ")", "InitOrFiniKernelName", "=", "", ";", "Function", "*", "InitOrFiniKernel", "=", "Function", "::", "createWithDefaultAttr", "(", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "false", ")", ",", "GlobalValue", "::", "InternalLinkage", ",", "", ",", "InitOrFiniKernelName", ",", "&", "M", ")", ";", "BasicBlock", "*", "InitOrFiniKernelBB", "=", "BasicBlock", "::", "Create", "(", "M", ".", "getContext", "(", ")", ",", "", ",", "InitOrFiniKernel", ")", ";", "ReturnInst", "::", "Create", "(", "M", ".", "getContext", "(", ")", ",", "InitOrFiniKernelBB", ")", ";"], "ground_truth": ["InitOrFiniKernel", "->", "setCallingConv", "(", "CallingConv", "::", "_KERNEL", ")", ";"], "File": "AMDGPUCtorDtorLowering2", "Func": "createInitOrFiniKernelFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38648, "Length": 93, "Cover_Rate": 0.7265625} {"Template_token": ["", "Function", "*", "createInitOrFiniKernelFunction", "(", "Module", "&", "M", ",", "bool", "IsCtor", ")", "{", "StringRef", "InitOrFiniKernelName", "=", "", ";", "if", "(", "!", "IsCtor", ")", "InitOrFiniKernelName", "=", "", ";", "Function", "*", "InitOrFiniKernel", "=", "Function", "::", "createWithDefaultAttr", "(", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "false", ")", ",", "GlobalValue", "::", "InternalLinkage", ",", "", ",", "InitOrFiniKernelName", ",", "&", "M", ")", ";", "BasicBlock", "*", "InitOrFiniKernelBB", "=", "BasicBlock", "::", "Create", "(", "M", ".", "getContext", "(", ")", ",", "", ",", "InitOrFiniKernel", ")", ";", "ReturnInst", "::", "Create", "(", "M", ".", "getContext", "(", ")", ",", "InitOrFiniKernelBB", ")", ";", "InitOrFiniKernel", "->", "setCallingConv", "(", "CallingConv", "::", "_KERNEL", ")", ";", "if", "(", "IsCtor", ")", "InitOrFiniKernel", "->", "addFnAttr", "(", "", ")", ";", "else", "InitOrFiniKernel", "->", "addFnAttr", "(", "", ")", ";"], "ground_truth": ["return", "InitOrFiniKernel", ";"], "File": "AMDGPUCtorDtorLowering2", "Func": "createInitOrFiniKernelFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38649, "Length": 127, "Cover_Rate": 0.9921875} {"Template_token": ["", "CtorDtorLowering", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCtorDtorLowering", "Func": "AMDGPUCtorDtorLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38650, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "CtorDtorLowering", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCtorDtorLowering", "Func": "AMDGPUCtorDtorLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38651, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "CtorDtorLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCtorDtorLowering", "Func": "createAMDGPUCtorDtorLoweringPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38653, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "for", "(", "Value", "*", "V", ":", "GA", "->", "operands", "(", ")", ")", "{", "auto", "*", "CS", "=", "cast", "<", "ConstantStruct", ">", "(", "V", ")", ";", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CS", "->", "getOperand", "(", "", ")", ")", ")", "{", "FunctionCallee", "Ctor", "=", "M", ".", "getOrInsertFunction", "(", "F", "->", "getName", "(", ")", ",", "IRB", ".", "getVoidTy", "(", ")", ")", ";", "IRB", ".", "CreateCall", "(", "Ctor", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUCtorDtorLowering", "Func": "createInitOrFiniKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38654, "Length": 74, "Cover_Rate": 0.4457831325301205} {"Template_token": ["", "if", "(", "!", "IsCtor", ")", "InitOrFiniKernelName", "=", "", ";", "Function", "*", "InitOrFiniKernel", "=", "Function", "::", "createWithDefaultAttr", "(", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "false", ")", ",", "GlobalValue", "::", "ExternalLinkage", ",", "", ",", "InitOrFiniKernelName", ",", "&", "M", ")", ";", "BasicBlock", "*", "InitOrFiniKernelBB", "=", "BasicBlock", "::", "Create", "(", "M", ".", "getContext", "(", ")", ",", "", ",", "InitOrFiniKernel", ")", ";"], "ground_truth": ["ReturnInst", "::", "Create", "(", "M", ".", "getContext", "(", ")", ",", "InitOrFiniKernelBB", ")", ";"], "File": "AMDGPUCtorDtorLowering", "Func": "createInitOrFiniKernelFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38655, "Length": 79, "Cover_Rate": 0.6171875} {"Template_token": ["", "Function", "*", "createInitOrFiniKernelFunction", "(", "Module", "&", "M", ",", "bool", "IsCtor", ")", "{", "StringRef", "InitOrFiniKernelName", "=", "", ";", "if", "(", "!", "IsCtor", ")", "InitOrFiniKernelName", "=", "", ";", "Function", "*", "InitOrFiniKernel", "=", "Function", "::", "createWithDefaultAttr", "(", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "false", ")", ",", "GlobalValue", "::", "ExternalLinkage", ",", "", ",", "InitOrFiniKernelName", ",", "&", "M", ")", ";", "BasicBlock", "*", "InitOrFiniKernelBB", "=", "BasicBlock", "::", "Create", "(", "M", ".", "getContext", "(", ")", ",", "", ",", "InitOrFiniKernel", ")", ";", "ReturnInst", "::", "Create", "(", "M", ".", "getContext", "(", ")", ",", "InitOrFiniKernelBB", ")", ";", "InitOrFiniKernel", "->", "setCallingConv", "(", "CallingConv", "::", "_KERNEL", ")", ";"], "ground_truth": ["if", "(", "IsCtor", ")", "InitOrFiniKernel", "->", "addFnAttr", "(", "", ")", ";"], "File": "AMDGPUCtorDtorLowering", "Func": "createInitOrFiniKernelFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38656, "Length": 116, "Cover_Rate": 0.90625} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "Modified", "|=", "createInitOrFiniKernel", "(", "M", ",", "M", ".", "getGlobalVariable", "(", "", ")", ",", "true", ")", ";"], "ground_truth": ["Modified", "|=", "createInitOrFiniKernel", "(", "M", ",", "M", ".", "getGlobalVariable", "(", "", ")", ",", "false", ")", ";"], "File": "AMDGPUCtorDtorLowering", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38657, "Length": 37, "Cover_Rate": 0.7254901960784313} {"Template_token": ["", "void", "postProcessInstruction", "(", "std", "::", "unique_ptr", "<", "mca", "::", "Instruction", ">", "&", "Inst", ",", "const", "MCInst", "&", "MCI", ")", "override", "{"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour1", "Func": "postProcessInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38658, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "void", "postProcessInstruction", "(", "std", "::", "unique_ptr", "<", "mca", "::", "Instruction", ">", "&", "Inst", ",", "const", "MCInst", "&", "MCI", ")", "override", "{"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour1", "Func": "postProcessInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38659, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "~", "CustomBehaviour", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour1", "Func": "~AMDGPUCustomBehaviour", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38660, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "CustomBehaviour", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour1", "Func": "~AMDGPUCustomBehaviour", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38661, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "InstrPostProcess", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour1", "Func": "~AMDGPUInstrPostProcess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38662, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "InstrPostProcess", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour1", "Func": "~AMDGPUInstrPostProcess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38663, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "const", "Instruction", "&", "PrevInst", "=", "*", "PrevIR", ".", "getInstruction", "(", ")", ";", "const", "unsigned", "PrevInstIndex", "=", "PrevIR", ".", "getSourceIndex", "(", ")", "%", "SrcMgr", ".", "size", "(", ")", ";", "const", "WaitCntInfo", "&", "PrevInstWaitInfo", "=", "InstrWaitCntInfo", "[", "PrevInstIndex", "]", ";", "const", "int", "CyclesLeft", "=", "PrevInst", ".", "getCyclesLeft", "(", ")", ";", "assert", "(", "CyclesLeft", "!=", "UNKNOWN_CYCLES", "&&", "", ")", ";", "if", "(", "PrevInstWaitInfo", ".", "VmCnt", ")", "{", "CurrVmcnt", "++", ";", "if", "(", "(", "unsigned", ")", "CyclesLeft", "<", "CyclesToWaitVm", ")", "CyclesToWaitVm", "=", "CyclesLeft", ";", "}", "if", "(", "PrevInstWaitInfo", ".", "ExpCnt", ")", "{", "CurrExpcnt", "++", ";", "if", "(", "(", "unsigned", ")", "CyclesLeft", "<", "CyclesToWaitExp", ")", "CyclesToWaitExp", "=", "CyclesLeft", ";", "}", "if", "(", "PrevInstWaitInfo", ".", "LgkmCnt", ")", "{", "CurrLgkmcnt", "++", ";", "if", "(", "(", "unsigned", ")", "CyclesLeft", "<", "CyclesToWaitLgkm", ")", "CyclesToWaitLgkm", "=", "CyclesLeft", ";", "}", "if", "(", "PrevInstWaitInfo", ".", "VsCnt", ")", "{", "CurrVscnt", "++", ";", "if", "(", "(", "unsigned", ")", "CyclesLeft", "<", "CyclesToWaitVs", ")", "CyclesToWaitVs", "=", "CyclesLeft", ";", "}", "}", "unsigned", "CyclesToWait", "=", "~", "", ";", "if", "(", "CurrVmcnt", ">", "Vmcnt", "&&", "CyclesToWaitVm", "<", "CyclesToWait", ")", "CyclesToWait", "=", "CyclesToWaitVm", ";", "if", "(", "CurrExpcnt", ">", "Expcnt", "&&", "CyclesToWaitExp", "<", "CyclesToWait", ")", "CyclesToWait", "=", "CyclesToWaitExp", ";", "if", "(", "CurrLgkmcnt", ">", "Lgkmcnt", "&&", "CyclesToWaitLgkm", "<", "CyclesToWait", ")", "CyclesToWait", "=", "CyclesToWaitLgkm", ";", "if", "(", "CurrVscnt", ">", "Vscnt", "&&", "CyclesToWaitVs", "<", "CyclesToWait", ")", "CyclesToWait", "=", "CyclesToWaitVs", ";", "if", "(", "CyclesToWait", "==", "~", "", ")", "return", "", ";", "return", "CyclesToWait", ";"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour2", "Func": "handleWaitCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38664, "Length": 230, "Cover_Rate": 0.6406685236768802} {"Template_token": ["", "CustomBehaviour", "::", "CustomBehaviour", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "mca", "::", "SourceMgr", "&", "SrcMgr", ",", "const", "MCInstrInfo", "&", "MCII", ")", ":", "CustomBehaviour", "(", "STI", ",", "SrcMgr", ",", "MCII", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour3", "Func": "AMDGPUCustomBehaviour", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38665, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "CustomBehaviour", "::", "CustomBehaviour", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "mca", "::", "SourceMgr", "&", "SrcMgr", ",", "const", "MCInstrInfo", "&", "MCII", ")", ":", "CustomBehaviour", "(", "STI", ",", "SrcMgr", ",", "MCII", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour3", "Func": "AMDGPUCustomBehaviour", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38666, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "CustomBehaviour", "::", "checkCustomHazard", "(", "ArrayRef", "<", "mca", "::", "InstRef", ">", "IssuedInst", ",", "const", "mca", "::", "InstRef", "&", "IR", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour3", "Func": "checkCustomHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38668, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "CustomBehaviour", "::", "CustomBehaviour", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "mca", "::", "SourceMgr", "&", "SrcMgr", ",", "const", "MCInstrInfo", "&", "MCII", ")", ":", "CustomBehaviour", "(", "STI", ",", "SrcMgr", ",", "MCII", ")", "{"], "ground_truth": ["generateWaitCntInfo", "(", ")", ";"], "File": "AMDGPUCustomBehaviour", "Func": "AMDGPUCustomBehaviour", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38670, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "InstrPostProcess", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCInstrInfo", "&", "MCII", ")", ":", "InstrPostProcess", "(", "STI", ",", "MCII", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour", "Func": "AMDGPUInstrPostProcess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38671, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "InstrPostProcess", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCInstrInfo", "&", "MCII", ")", ":", "InstrPostProcess", "(", "STI", ",", "MCII", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour", "Func": "AMDGPUInstrPostProcess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38672, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "handleWaitCnt", "(", "IssuedInst", ",", "IR", ")", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour", "Func": "checkCustomHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38673, "Length": 52, "Cover_Rate": 0.4297520661157025} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MCAOperand", "*", "OpReg", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "const", "MCAOperand", "*", "OpImm", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "assert", "(", "OpReg", "&&", "OpReg", "->", "isReg", "(", ")", "&&", "", ")", ";", "assert", "(", "OpImm", "&&", "OpImm", "->", "isImm", "(", ")", "&&", "", ")", ";", "if", "(", "OpReg", "->", "getReg", "(", ")", "!=", "", ")", "{", "WithColor", "::", "warning", "(", ")", "<<", "", "<<", "MCII", ".", "getName", "(", "Opcode", ")", "<<", "", "<<", "", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "", ":", "Expcnt", "=", "OpImm", "->", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Lgkmcnt", "=", "OpImm", "->", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Vmcnt", "=", "OpImm", "->", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Vscnt", "=", "OpImm", "->", "getImm", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour", "Func": "computeWaitCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38674, "Length": 149, "Cover_Rate": 0.5137931034482759} {"Template_token": ["", "return", "new", "CustomBehaviour", "(", "STI", ",", "SrcMgr", ",", "MCII", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour", "Func": "createAMDGPUCustomBehaviour", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38675, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "if", "(", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "InstrWaitCntInfo", "[", "Index", "]", ".", "VmCnt", "=", "true", ";", "else", "if", "(", "MCID", ".", "mayLoad", "(", ")", "&&", "!", "(", "MCID", ".", "TSFlags", "&", "", ")", ")", "InstrWaitCntInfo", "[", "Index", "]", ".", "VmCnt", "=", "true", ";", "else", "InstrWaitCntInfo", "[", "Index", "]", ".", "VsCnt", "=", "true", ";", "}", "else", "if", "(", "isVMEM", "(", "MCID", ")", "&&", "!", "", "(", "Opcode", ")", ")", "{", "if", "(", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "InstrWaitCntInfo", "[", "Index", "]", ".", "VmCnt", "=", "true", ";", "else", "if", "(", "(", "MCID", ".", "mayLoad", "(", ")", "&&", "!", "(", "MCID", ".", "TSFlags", "&", "", ")", ")", "||", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "&&", "!", "MCID", ".", "mayLoad", "(", ")", "&&", "!", "MCID", ".", "mayStore", "(", ")", ")", ")", "InstrWaitCntInfo", "[", "Index", "]", ".", "VmCnt", "=", "true", ";", "else", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "InstrWaitCntInfo", "[", "Index", "]", ".", "VsCnt", "=", "true", ";", "if", "(", "IV", ".", "Major", "<", "", "&&", "(", "MCID", ".", "mayStore", "(", ")", "||", "(", "MCID", ".", "TSFlags", "&", "", ")", ")", ")", "InstrWaitCntInfo", "[", "Index", "]", ".", "ExpCnt", "=", "true", ";", "}", "else", "if", "(", "MCID", ".", "TSFlags", "&", "", ")", "{", "InstrWaitCntInfo", "[", "Index", "]", ".", "LgkmCnt", "=", "true", ";", "}", "else", "if", "(", "MCID", ".", "TSFlags", "&", "", ")", "{", "InstrWaitCntInfo", "[", "Index", "]", ".", "ExpCnt", "=", "true", ";", "}", "else", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUCustomBehaviour", "Func": "generateWaitCntInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38679, "Length": 255, "Cover_Rate": 0.53125} {"Template_token": ["", "const", "Instruction", "&", "PrevInst", "=", "*", "PrevIR", ".", "getInstruction", "(", ")", ";", "const", "unsigned", "PrevInstIndex", "=", "PrevIR", ".", "getSourceIndex", "(", ")", "%", "SrcMgr", ".", "size", "(", ")", ";", "const", "WaitCntInfo", "&", "PrevInstWaitInfo", "=", "InstrWaitCntInfo", "[", "PrevInstIndex", "]", ";", "const", "int", "CyclesLeft", "=", "PrevInst", ".", "getCyclesLeft", "(", ")", ";", "assert", "(", "CyclesLeft", "!=", "UNKNOWN_CYCLES", "&&", "", ")", ";", "if", "(", "PrevInstWaitInfo", ".", "VmCnt", ")", "{", "CurrVmcnt", "++", ";", "if", "(", "(", "unsigned", ")", "CyclesLeft", "<", "CyclesToWaitVm", ")", "CyclesToWaitVm", "=", "CyclesLeft", ";", "}", "if", "(", "PrevInstWaitInfo", ".", "ExpCnt", ")", "{", "CurrExpcnt", "++", ";", "if", "(", "(", "unsigned", ")", "CyclesLeft", "<", "CyclesToWaitExp", ")", "CyclesToWaitExp", "=", "CyclesLeft", ";", "}", "if", "(", "PrevInstWaitInfo", ".", "LgkmCnt", ")", "{"], "ground_truth": ["CurrLgkmcnt", "++", ";"], "File": "AMDGPUCustomBehaviour", "Func": "handleWaitCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38680, "Length": 115, "Cover_Rate": 0.344311377245509} {"Template_token": ["", "bool", "CustomBehaviour", "::", "hasModifiersSet", "(", "const", "std", "::", "unique_ptr", "<", "Instruction", ">", "&", "Inst", ",", "unsigned", "OpName", ")", "const", "{", "int", "Idx", "=", "", "(", "Inst", "->", "getOpcode", "(", ")", ",", "OpName", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "false", ";", "const", "MCAOperand", "*", "Op", "=", "Inst", "->", "getOperand", "(", "Idx", ")", ";"], "ground_truth": ["if", "(", "Op", "==", "nullptr", "||", "!", "Op", "->", "isImm", "(", ")", "||", "!", "Op", "->", "getImm", "(", ")", ")", "return", "false", ";"], "File": "AMDGPUCustomBehaviour", "Func": "hasModifiersSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38681, "Length": 79, "Cover_Rate": 0.9294117647058824} {"Template_token": ["", "bool", "CustomBehaviour", "::", "isAlwaysGDS", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "File": "AMDGPUCustomBehaviour", "Func": "isAlwaysGDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38682, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "bool", "CustomBehaviour", "::", "isAlwaysGDS", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "File": "AMDGPUCustomBehaviour", "Func": "isAlwaysGDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38683, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "return", "MCID", ".", "TSFlags", "&", "", "||", "MCID", ".", "TSFlags", "&", "", "||", "MCID", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour", "Func": "isVMEM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38684, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "TargetRegistry", "::", "RegisterInstrPostProcess", "(", "getTheTarget", "(", ")", ",", "createInstrPostProcess", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterCustomBehaviour", "(", "getTheGCNTarget", "(", ")", ",", "createCustomBehaviour", ")", ";"], "File": "AMDGPUCustomBehaviour", "Func": "LLVMInitializeAMDGPUTargetMCA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38686, "Length": 22, "Cover_Rate": 0.43137254901960786} {"Template_token": ["", "void", "InstrPostProcess", "::", "postProcessInstruction", "(", "std", "::", "unique_ptr", "<", "Instruction", ">", "&", "Inst", ",", "const", "MCInst", "&", "MCI", ")", "{", "switch", "(", "MCI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUCustomBehaviour", "Func": "postProcessInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38687, "Length": 38, "Cover_Rate": 0.3838383838383838} {"Template_token": ["", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{", "return", "DI", "->", "getKind", "(", ")", "==", "getKindID", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDiagnosticInfoUnsupported", "Func": "classof", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38688, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "return", "DI", "->", "getKind", "(", ")", "==", "getKindID", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDiagnosticInfoUnsupported", "Func": "classof", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38689, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "DiagnosticInfoUnsupported", "::", "DiagnosticInfoUnsupported", "(", "const", "Function", "&", "Fn", ",", "const", "Twine", "&", "Desc", ",", "DiagnosticSeverity", "Severity", ")", ":", "DiagnosticInfo", "(", "getKindID", "(", ")", ",", "Severity", ")", ",", "Description", "(", "Desc", ")", ",", "Fn", "(", "Fn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUDiagnosticInfoUnsupported", "Func": "DiagnosticInfoUnsupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38690, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "DiagnosticInfoUnsupported", "::", "DiagnosticInfoUnsupported", "(", "const", "Function", "&", "Fn", ",", "const", "Twine", "&", "Desc", ",", "DiagnosticSeverity", "Severity", ")", ":", "DiagnosticInfo", "(", "getKindID", "(", ")", ",", "Severity", ")", ",", "Description", "(", "Desc", ")", ",", "Fn", "(", "Fn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUDiagnosticInfoUnsupported", "Func": "DiagnosticInfoUnsupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38691, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "const", "Function", "&", "getFunction", "(", ")", "const", "{", "return", "Fn", ";"], "ground_truth": ["}"], "File": "AMDGPUDiagnosticInfoUnsupported", "Func": "getFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38693, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Fn", ";"], "ground_truth": ["}"], "File": "AMDGPUDiagnosticInfoUnsupported", "Func": "getFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38694, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "KindID", "==", "", ")", "KindID", "=", "llvm", "::", "getNextAvailablePluginDiagnosticKind", "(", ")", ";"], "ground_truth": ["return", "KindID", ";"], "File": "AMDGPUDiagnosticInfoUnsupported", "Func": "getKindID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38696, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "DP", "<<", "", "<<", "getDescription", "(", ")", "<<", "", "<<", "Fn", ".", "getName", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDiagnosticInfoUnsupported", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38698, "Length": 17, "Cover_Rate": 0.6071428571428571} {"Template_token": ["", "Inst", ".", "addOperand", "(", "Opnd", ")", ";", "return", "Opnd", ".", "isValid", "(", ")", "?", "MCDisassembler", "::", "Success", ":"], "ground_truth": ["MCDisassembler", "::", "SoftFail", ";"], "File": "AMDGPUDisassembler (2)", "Func": "addOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38699, "Length": 22, "Cover_Rate": 0.55} {"Template_token": ["", "DecodeStatus", "Disassembler", "::", "convertSDWAInst", "(", "MCInst", "&", "MI", ")", "const", "{", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{"], "ground_truth": ["if", "(", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "sdst", ")", "!=", "-", "", ")", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "clamp", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "convertSDWAInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38700, "Length": 57, "Cover_Rate": 0.36075949367088606} {"Template_token": ["", "const", "auto", "&", "RegCl", "=", "MCRegisterClasses", "[", "RegClassID", "]", ";", "if", "(", "Val", ">=", "RegCl", ".", "getNumRegs", "(", ")", ")", "return", "errOperand", "(", "Val", ",", "Twine", "(", "getRegClassName", "(", "RegClassID", ")", ")", "+", "", "+", "Twine", "(", "Val", ")", ")", ";", "return", "createRegOperand", "(", "RegCl", ".", "getRegister", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "createRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38704, "Length": 53, "Cover_Rate": 0.7910447761194029} {"Template_token": ["", "const", "auto", "&", "RegCl", "=", "MCRegisterClasses", "[", "RegClassID", "]", ";", "if", "(", "Val", ">=", "RegCl", ".", "getNumRegs", "(", ")", ")", "return", "errOperand", "(", "Val", ",", "Twine", "(", "getRegClassName", "(", "RegClassID", ")", ")", "+", "", "+", "Twine", "(", "Val", ")", ")", ";", "return", "createRegOperand", "(", "RegCl", ".", "getRegister", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "createRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38705, "Length": 53, "Cover_Rate": 0.7910447761194029} {"Template_token": ["", "int", "shift", "=", "", ";", "switch", "(", "SRegClassID", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "shift", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "shift", "=", "", ";", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "createSRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38706, "Length": 55, "Cover_Rate": 0.44715447154471544} {"Template_token": ["", "switch", "(", "Width", ")", "{", "case", "OPW32", ":", "return", "MCOperand", "::", "createImm", "(", "getInlineImmVal32", "(", "Imm", ")", ")", ";", "case", "OPW64", ":", "return", "MCOperand", "::", "createImm", "(", "getInlineImmVal64", "(", "Imm", ")", ")", ";", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "MCOperand", "::", "createImm", "(", "getInlineImmVal16", "(", "Imm", ")", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeFPImmed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38707, "Length": 58, "Cover_Rate": 0.6444444444444445} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeIntImmed", "(", "unsigned", "Imm", ")", "{", "using", "namespace", "", ";", "assert", "(", "Imm", ">=", "INLINE_INTEGER_C_MIN", "&&", "Imm", "<=", "INLINE_INTEGER_C_MAX", ")", ";", "return", "MCOperand", "::", "createImm", "(", "(", "Imm", "<=", "INLINE_INTEGER_C_POTIVE_MAX", ")", "?", "(", "static_cast", "<", "int64_t", ">", "(", "Imm", ")", "-", "INLINE_INTEGER_C_MIN", ")", ":"], "ground_truth": ["(", "INLINE_INTEGER_C_POTIVE_MAX", "-", "static_cast", "<", "int64_t", ">", "(", "Imm", ")", ")", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeIntImmed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38708, "Length": 60, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "assert", "(", "Imm", ">=", "INLINE_INTEGER_C_MIN", "&&", "Imm", "<=", "INLINE_INTEGER_C_MAX", ")", ";", "return", "MCOperand", "::", "createImm", "(", "(", "Imm", "<=", "INLINE_INTEGER_C_POTIVE_MAX", ")", "?", "(", "static_cast", "<", "int64_t", ">", "(", "Imm", ")", "-", "INLINE_INTEGER_C_MIN", ")", ":", "(", "INLINE_INTEGER_C_POTIVE_MAX", "-", "static_cast", "<", "int64_t", ">", "(", "Imm", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeIntImmed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38709, "Length": 48, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "HasLiteral", "=", "true", ";", "Literal", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "}"], "ground_truth": ["return", "MCOperand", "::", "createImm", "(", "Literal", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38710, "Length": 23, "Cover_Rate": 0.34328358208955223} {"Template_token": ["", "return", "decodeSrcOp", "(", "OPW128", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_SReg_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38711, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_SReg_128", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "decodeSrcOp", "(", "OPW128", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_SReg_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38712, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_SReg_256", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "createSRegOperand", "(", "", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_SReg_256", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38714, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "decodeOperand_SReg_32", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_SReg_32_XM0_XEXEC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38717, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "return", "decodeOperand_SReg_32", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_SReg_32_XM0_XEXEC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38718, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "return", "decodeSrcOp", "(", "OPW64", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_SReg_64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38721, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "createRegOperand", "(", "", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VGPR_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38725, "Length": 9, "Cover_Rate": 0.36} {"Template_token": ["", "Val", "&=", "", ";"], "ground_truth": ["return", "createRegOperand", "(", "", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VGPR_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38726, "Length": 12, "Cover_Rate": 0.48} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VReg_128", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "createRegOperand", "(", "", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VReg_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38727, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VReg_128", "(", "unsigned", "Val", ")", "const", "{", "return", "createRegOperand", "(", "", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VReg_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38728, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VReg_96", "(", "unsigned", "Val", ")", "const", "{", "return", "createRegOperand", "(", "", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VReg_96", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38732, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "decodeSrcOp", "(", "OPW16", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VSrc16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38733, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VSrc16", "(", "unsigned", "Val", ")", "const", "{", "return", "decodeSrcOp", "(", "OPW16", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VSrc16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38734, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VSrcV216", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "decodeSrcOp", "(", "OPWV216", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VSrcV216", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38735, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VSrcV216", "(", "unsigned", "Val", ")", "const", "{", "return", "decodeSrcOp", "(", "OPWV216", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VSrcV216", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38736, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VS_32", "(", "unsigned", "Val", ")", "const", "{", "return", "decodeSrcOp", "(", "OPW32", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VS_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38739, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VS_32", "(", "unsigned", "Val", ")", "const", "{", "return", "decodeSrcOp", "(", "OPW32", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VS_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38740, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VS_64", "(", "unsigned", "Val", ")", "const", "{", "return", "decodeSrcOp", "(", "OPW64", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VS_64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38741, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "SDWA9EncValues", "::", "SRC_SGPR_MIN", "<=", "Val", "&&", "Val", "<=", "SDWA9EncValues", "::", "SRC_SGPR_MAX", ")", "{", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ")", ";", "}", "return", "decodeSpecialReg32", "(", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ")", ";", "}", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "return", "createRegOperand", "(", "getVgprClassId", "(", "Width", ")", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeSDWASrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38743, "Length": 67, "Cover_Rate": 0.4589041095890411} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeSDWASrc16", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "decodeSDWASrc", "(", "OPW16", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeSDWASrc16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38745, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "decodeSDWASrc", "(", "OPW32", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "decodeSDWASrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38747, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "decodeSpecialReg64", "(", "Val", ")", ";", "}", "else", "{", "return", "createSRegOperand", "(", "getSgprClassId", "(", "OPW64", ")", ",", "Val", ")", ";", "}", "}", "else", "{"], "ground_truth": ["return", "createRegOperand", "(", "", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeSDWAVopcDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38748, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "return", "decodeSpecialReg64", "(", "Val", ")", ";", "}", "else", "{", "return", "createSRegOperand", "(", "getSgprClassId", "(", "OPW64", ")", ",", "Val", ")", ";", "}", "}", "else", "{"], "ground_truth": ["return", "createRegOperand", "(", "", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeSDWAVopcDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38749, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "APInt", "SignedOffset", "(", "", ",", "Imm", "*", "", ",", "true", ")", ";", "int64_t", "Offset", "=", "(", "SignedOffset", ".", "sext", "(", "", ")", "+", "", "+", "Addr", ")", ".", "getSExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "DAsm", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "Offset", ",", "Addr", ",", "true", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Success", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeSoppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38750, "Length": 56, "Cover_Rate": 0.5436893203883495} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_LIMIT", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "break", ";", "case", "", ":", "return", "createRegOperand", "(", "SCC", ")", ";"], "ground_truth": ["default", ":", "break", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38751, "Length": 68, "Cover_Rate": 0.3238095238095238} {"Template_token": ["", "case", "", ":", "break", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TBA_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TBA_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "M0", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";"], "ground_truth": ["case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38752, "Length": 104, "Cover_Rate": 0.49523809523809526} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "getMCReg", "(", "FLAT_SCR", ",", "STI", ")", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TBA", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC", ")", ";"], "ground_truth": ["default", ":", "break", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38753, "Length": 54, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "TBA", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC", ")", ";"], "ground_truth": ["default", ":", "break", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38754, "Length": 31, "Cover_Rate": 0.3522727272727273} {"Template_token": ["", "*", "CommentStream", "<<", "", "+", "ErrMsg", ";", "return", "MCOperand", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "errOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38755, "Length": 13, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "switch", "(", "Imm", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUDisassembler (2)", "Func": "getInlineImmVal16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38756, "Length": 35, "Cover_Rate": 0.4605263157894737} {"Template_token": ["", "case", "", ":", "return", "FloatToBits", "(", "-", "", ")", ";", "case", "", ":", "return", "FloatToBits", "(", "", ")", ";", "case", "", ":", "return", "FloatToBits", "(", "-", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUDisassembler (2)", "Func": "getInlineImmVal32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38757, "Length": 32, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "case", "", ":", "return", "DoubleToBits", "(", "", ")", ";", "case", "", ":", "return", "DoubleToBits", "(", "-", "", ")", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "getInlineImmVal64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38758, "Length": 33, "Cover_Rate": 0.3173076923076923} {"Template_token": ["", "case", "", ":", "return", "DoubleToBits", "(", "-", "", ")", ";", "case", "", ":", "return", "DoubleToBits", "(", "", ")", ";", "case", "", ":", "return", "DoubleToBits", "(", "-", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUDisassembler (2)", "Func": "getInlineImmVal64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38759, "Length": 32, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "if", "(", "Res", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "src2_modifiers", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38760, "Length": 169, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "const", "char", "*", "Disassembler", "::", "getRegClassName", "(", "unsigned", "RegClassID", ")", "const", "{"], "ground_truth": ["return", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getRegClassName", "(", "&", "MCRegisterClasses", "[", "RegClassID", "]", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "getRegClassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38762, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "case", "OPWV216", ":", "return", "SGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "SGPR_64RegClassID", ";", "case", "OPW128", ":", "return", "SGPR_128RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "getSgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38763, "Length": 20, "Cover_Rate": 0.3389830508474576} {"Template_token": ["", "default", ":", "case", "OPW32", ":", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "TTMP_32RegClassID", ";", "case", "OPW64", ":", "return", "TTMP_64RegClassID", ";"], "ground_truth": ["case", "OPW128", ":", "return", "TTMP_128RegClassID", ";"], "File": "AMDGPUDisassembler (2)", "Func": "getTtmpClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38764, "Length": 26, "Cover_Rate": 0.4406779661016949} {"Template_token": ["", "unsigned", "Disassembler", "::", "getVgprClassId", "(", "const", "OpWidthTy", "Width", ")", "const", "{", "using", "namespace", "", ";", "assert", "(", "OPW_FIRST_", "<=", "Width", "&&", "Width", "<", "OPW_LAST_", ")", ";", "switch", "(", "Width", ")", "{", "default", ":", "case", "OPW32", ":", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "VGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "VReg_64RegClassID", ";"], "ground_truth": ["case", "OPW128", ":", "return", "VReg_128RegClassID", ";"], "File": "AMDGPUDisassembler (2)", "Func": "getVgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38765, "Length": 57, "Cover_Rate": 0.9661016949152542} {"Template_token": ["", "static", "int", "insertNamedMCOperand", "(", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "Op", ",", "uint16_t", "NameIdx", ")", "{", "int", "OpIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "NameIdx", ")", ";", "if", "(", "OpIdx", "!=", "-", "", ")", "{", "auto", "I", "=", "MI", ".", "begin", "(", ")", ";", "std", "::", "advance", "(", "I", ",", "OpIdx", ")", ";", "MI", ".", "insert", "(", "I", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "insertNamedMCOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38766, "Length": 67, "Cover_Rate": 0.9178082191780822} {"Template_token": ["", "std", "::", "advance", "(", "I", ",", "OpIdx", ")", ";", "MI", ".", "insert", "(", "I", ",", "Op", ")", ";", "}"], "ground_truth": ["return", "OpIdx", ";"], "File": "AMDGPUDisassembler (2)", "Func": "insertNamedMCOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38767, "Length": 22, "Cover_Rate": 0.3013698630136986} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCSymbolizer", "(", "getTheGCNTarget", "(", ")", ",", "createSymbolizer", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler (2)", "Func": "LLVMInitializeAMDGPUDisassembler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38768, "Length": 12, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "!", "IsBranch", ")", "{", "return", "false", ";", "}", "auto", "*", "Symbols", "=", "static_cast", "<", "SectionSymbolsTy", "*", ">", "(", "DisInfo", ")", ";", "auto", "Result", "=", "std", "::", "find_if", "(", "Symbols", "->", "begin", "(", ")", ",", "Symbols", "->", "end", "(", ")", ",", "[", "Value", "]", "(", "const", "SymbolInfoTy", "&", "Val", ")", "{", "return", "std", "::", "get", "<", "", ">", "(", "Val", ")", "==", "static_cast", "<", "uint64_t", ">", "(", "Value", ")", "&&", "std", "::", "get", "<", "", ">", "(", "Val", ")", "==", "ELF", "::", "STT_NOTYPE", ";", "}", ")", ";", "if", "(", "Result", "!=", "Symbols", "->", "end", "(", ")", ")", "{", "auto", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "std", "::", "get", "<", "", ">", "(", "*", "Result", ")", ")", ";", "const", "auto", "*", "Add", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Add", ")", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "tryAddingSymbolicOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38773, "Length": 145, "Cover_Rate": 0.725} {"Template_token": ["", "typedef", "std", "::", "tuple", "<", "uint64_t", ",", "StringRef", ",", "uint8_t", ">", "SymbolInfoTy", ";", "typedef", "std", "::", "vector", "<", "SymbolInfoTy", ">", "SectionSymbolsTy", ";", "if", "(", "!", "IsBranch", ")", "{", "return", "false", ";", "}", "auto", "*", "Symbols", "=", "static_cast", "<", "SectionSymbolsTy", "*", ">", "(", "DisInfo", ")", ";", "auto", "Result", "=", "std", "::", "find_if", "(", "Symbols", "->", "begin", "(", ")", ",", "Symbols", "->", "end", "(", ")", ",", "[", "Value", "]", "(", "const", "SymbolInfoTy", "&", "Val", ")", "{", "return", "std", "::", "get", "<", "", ">", "(", "Val", ")", "==", "static_cast", "<", "uint64_t", ">", "(", "Value", ")", "&&", "std", "::", "get", "<", "", ">", "(", "Val", ")", "==", "ELF", "::", "STT_NOTYPE", ";", "}", ")", ";", "if", "(", "Result", "!=", "Symbols", "->", "end", "(", ")", ")", "{", "auto", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "std", "::", "get", "<", "", ">", "(", "*", "Result", ")", ")", ";", "const", "auto", "*", "Add", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Add", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUDisassembler (2)", "Func": "tryAddingSymbolicOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38774, "Length": 174, "Cover_Rate": 0.87} {"Template_token": ["", "MCInst", "TmpInst", ";", "HasLiteral", "=", "false", ";", "const", "auto", "SavedBytes", "=", "Bytes", ";"], "ground_truth": ["if", "(", "decodeInstruction", "(", "Table", ",", "TmpInst", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ")", "{"], "File": "AMDGPUDisassembler (2)", "Func": "tryDecodeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38775, "Length": 31, "Cover_Rate": 0.3263157894736842} {"Template_token": ["", "unsigned", "DstSize", "=", "countPopulation", "(", "DMask", ")", ";", "if", "(", "DstSize", "==", "", ")", "return", "MCDisassembler", "::", "Success", ";", "bool", "D16", "=", "MCII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ";", "if", "(", "D16", "&&", "", "(", "STI", ")", ")", "{", "DstSize", "=", "(", "DstSize", "+", "", ")", "/", "", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ")", "return", "MCDisassembler", "::", "Success", ";", "int", "NewOpcode", "=", "-", "", ";", "if", "(", "isAtomic", ")", "{", "if", "(", "DMask", "==", "", "||", "DMask", "==", "", "||", "DMask", "==", "", ")", "{", "NewOpcode", "=", "", "(", "*", "MCII", ",", "MI", ".", "getOpcode", "(", ")", ",", "DstSize", ")", ";", "}", "if", "(", "NewOpcode", "==", "-", "", ")", "return", "MCDisassembler", "::", "Success", ";", "}", "else", "{", "NewOpcode", "=", "", "(", "*", "MCII", ",", "MI", ".", "getOpcode", "(", ")", ",", "DstSize", ")", ";", "assert", "(", "NewOpcode", "!=", "-", "", "&&", "", ")", ";", "}"], "ground_truth": ["auto", "RCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VDataIdx", "]", ".", "RegClass", ";"], "File": "AMDGPUDisassembler11", "Func": "convertMIMGInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38776, "Length": 178, "Cover_Rate": 0.3852813852813853} {"Template_token": ["", "return", "std", "::", "get", "<", "", ">", "(", "Val", ")", "==", "static_cast", "<", "uint64_t", ">", "(", "Value", ")", "&&", "std", "::", "get", "<", "", ">", "(", "Val", ")", "==", "ELF", "::", "STT_NOTYPE", ";", "}", ")", ";", "if", "(", "Result", "!=", "Symbols", "->", "end", "(", ")", ")", "{", "auto", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "std", "::", "get", "<", "", ">", "(", "*", "Result", ")", ")", ";", "const", "auto", "*", "Add", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Add", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUDisassembler11", "Func": "tryAddingSymbolicOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38777, "Length": 96, "Cover_Rate": 0.4752475247524752} {"Template_token": ["", "assert", "(", "Imm", ">=", "", "::", "INLINE_FLOATING_C_MIN", "&&", "Imm", "<=", "", "::", "INLINE_FLOATING_C_MAX", ")", ";", "switch", "(", "Width", ")", "{", "case", "OPW32", ":", "return", "MCOperand", "::", "createImm", "(", "getInlineImmVal32", "(", "Imm", ")", ")", ";", "case", "OPW64", ":", "return", "MCOperand", "::", "createImm", "(", "getInlineImmVal64", "(", "Imm", ")", ")", ";", "case", "OPW16", ":", "return", "MCOperand", "::", "createImm", "(", "getInlineImmVal16", "(", "Imm", ")", ")", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUDisassembler12", "Func": "decodeFPImmed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38778, "Length": 64, "Cover_Rate": 0.735632183908046} {"Template_token": ["", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "return", "errOperand", "(", "", ",", "", "+", "Twine", "(", "Bytes", ".", "size", "(", ")", ")", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "createImm", "(", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ")", ";"], "File": "AMDGPUDisassembler12", "Func": "decodeLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38779, "Length": 41, "Cover_Rate": 0.82} {"Template_token": ["", "case", "", ":", "break", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TBA_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TBA_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "M0", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "break", ";"], "ground_truth": ["case", "", ":", "return", "createRegOperand", "(", "SCC", ")", ";"], "File": "AMDGPUDisassembler12", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38781, "Length": 105, "Cover_Rate": 0.603448275862069} {"Template_token": ["", "assert", "(", "Width", "==", "OPW16", "||", "Width", "==", "OPW32", "||", "Width", "==", "OPW64", ")", ";", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "Val", ")", ";", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "Val", ")", ";", "if", "(", "Val", "==", "LITERAL_CONST", ")", "return", "decodeLiteralConstant", "(", ")", ";", "switch", "(", "Width", ")", "{", "case", "OPW32", ":", "case", "OPW16", ":", "return", "decodeSpecialReg32", "(", "Val", ")", ";", "case", "OPW64", ":", "return", "decodeSpecialReg64", "(", "Val", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUDisassembler12", "Func": "decodeSrcOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38782, "Length": 93, "Cover_Rate": 0.465} {"Template_token": ["", "const", "auto", "Res", "=", "", "::", "read", "<", "T", ",", "", "::", "little", ">", "(", "Bytes", ".", "data", "(", ")", ")", ";"], "ground_truth": ["Bytes", "=", "Bytes", ".", "slice", "(", "sizeof", "(", "T", ")", ")", ";"], "File": "AMDGPUDisassembler12", "Func": "eatBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38783, "Length": 34, "Cover_Rate": 0.4927536231884058} {"Template_token": ["", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "Size", "=", "Res", "?", "(", "MaxInstBytesNum", "-", "Bytes", ".", "size", "(", ")", ")", ":", "", ";"], "ground_truth": ["return", "Res", ";"], "File": "AMDGPUDisassembler12", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38784, "Length": 152, "Cover_Rate": 0.4794952681388013} {"Template_token": ["", "CommentStream", "=", "&", "CS", ";", "assert", "(", "", "(", "STI", ")", "&&", "", ")", ";", "const", "unsigned", "MaxInstBytesNum", "=", "(", "std", "::", "min", ")", "(", "(", "size_t", ")", "", ",", "Bytes_", ".", "size", "(", ")", ")", ";", "Bytes", "=", "Bytes_", ".", "slice", "(", "", ",", "MaxInstBytesNum", ")", ";", "DecodeStatus", "Res", "=", "MCDisassembler", "::", "Fail", ";", "do", "{", "if", "(", "Bytes", ".", "size", "(", ")", ">=", "", ")", "{", "const", "uint64_t", "QW", "=", "eatBytes", "<", "uint64_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable64", ",", "MI", ",", "QW", ",", "Address", ")", ";"], "ground_truth": ["}", "while", "(", "false", ")", ";"], "File": "AMDGPUDisassembler12", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38785, "Length": 263, "Cover_Rate": 0.8296529968454258} {"Template_token": ["", "unsigned", "Disassembler", "::", "getSgprClassId", "(", "const", "OpWidthTy", "Width", ")", "const", "{", "using", "namespace", "", ";", "assert", "(", "OPW_FIRST_", "<=", "Width", "&&", "Width", "<", "OPW_LAST_", ")", ";", "switch", "(", "Width", ")", "{", "default", ":", "case", "OPW32", ":", "case", "OPW16", ":"], "ground_truth": ["return", "SGPR_32RegClassID", ";"], "File": "AMDGPUDisassembler12", "Func": "getSgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38786, "Length": 42, "Cover_Rate": 0.75} {"Template_token": ["", "case", "OPW32", ":", "case", "OPW16", ":", "return", "SGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "SGPR_64RegClassID", ";", "case", "OPW128", ":", "return", "SGPR_128RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler12", "Func": "getSgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38787, "Length": 23, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "assert", "(", "OPW_FIRST_", "<=", "Width", "&&", "Width", "<", "OPW_LAST_", ")", ";", "switch", "(", "Width", ")", "{", "default", ":"], "ground_truth": ["case", "OPW32", ":"], "File": "AMDGPUDisassembler12", "Func": "getTtmpClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38788, "Length": 21, "Cover_Rate": 0.375} {"Template_token": ["", "default", ":", "case", "OPW32", ":", "case", "OPW16", ":", "return", "TTMP_32RegClassID", ";"], "ground_truth": ["case", "OPW64", ":", "return", "TTMP_64RegClassID", ";"], "File": "AMDGPUDisassembler12", "Func": "getTtmpClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38789, "Length": 17, "Cover_Rate": 0.30357142857142855} {"Template_token": ["", "case", "OPW16", ":", "return", "VGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "VReg_64RegClassID", ";", "case", "OPW128", ":", "return", "VReg_128RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler12", "Func": "getVgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38790, "Length": 20, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "const", "auto", "SavedBytes", "=", "Bytes", ";", "if", "(", "decodeInstruction", "(", "Table", ",", "TmpInst", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ")", "{", "MI", "=", "TmpInst", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler12", "Func": "tryDecodeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38791, "Length": 34, "Cover_Rate": 0.37362637362637363} {"Template_token": ["", "if", "(", "D16", "&&", "", "(", "STI", ")", ")", "{", "DstSize", "=", "(", "DstSize", "+", "", ")", "/", "", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ")", "return", "MCDisassembler", "::", "Success", ";", "if", "(", "DstSize", "==", "Info", "->", "VDataDwords", "&&", "AddrSize", "==", "Info", "->", "VAddrDwords", ")", "return", "MCDisassembler", "::", "Success", ";", "int", "NewOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ",", "Info", "->", "MIMGEncoding", ",", "DstSize", ",", "AddrSize", ")", ";", "if", "(", "NewOpcode", "==", "-", "", ")", "return", "MCDisassembler", "::", "Success", ";", "unsigned", "NewVdata", "=", "", ";", "if", "(", "DstSize", "!=", "Info", "->", "VDataDwords", ")", "{", "auto", "DataRCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VDataIdx", "]", ".", "RegClass", ";", "unsigned", "Vdata0", "=", "MI", ".", "getOperand", "(", "VDataIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "VdataSub0", "=", "MRI", ".", "getSubReg", "(", "Vdata0", ",", "", ")", ";", "Vdata0", "=", "(", "VdataSub0", "!=", "", ")", "?", "VdataSub0", ":", "Vdata0", ";", "NewVdata", "=", "MRI", ".", "getMatchingSuperReg", "(", "Vdata0", ",", "", ",", "&", "MRI", ".", "getRegClass", "(", "DataRCID", ")", ")", ";", "if", "(", "NewVdata", "==", "", ")", "{", "return", "MCDisassembler", "::", "Success", ";", "}", "}", "unsigned", "NewVAddr0", "=", "", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "&&", "!", "IsNSA", "&&", "AddrSize", "!=", "Info", "->", "VAddrDwords", ")", "{", "unsigned", "VAddr0", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "getReg", "(", ")", ";", "unsigned", "VAddrSub0", "=", "MRI", ".", "getSubReg", "(", "VAddr0", ",", "", ")", ";", "VAddr0", "=", "(", "VAddrSub0", "!=", "", ")", "?", "VAddrSub0", ":", "VAddr0", ";", "auto", "AddrRCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VAddr0Idx", "]", ".", "RegClass", ";"], "ground_truth": ["NewVAddr0", "=", "MRI", ".", "getMatchingSuperReg", "(", "VAddr0", ",", "", ",", "&", "MRI", ".", "getRegClass", "(", "AddrRCID", ")", ")", ";"], "File": "AMDGPUDisassembler13", "Func": "convertMIMGInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38792, "Length": 290, "Cover_Rate": 0.327313769751693} {"Template_token": ["", "const", "auto", "SavedBytes", "=", "Bytes", ";", "if", "(", "decodeInstruction", "(", "Table", ",", "TmpInst", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ")", "{", "MI", "=", "TmpInst", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "Bytes", "=", "SavedBytes", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "AMDGPUDisassembler13", "Func": "tryDecodeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38794, "Length": 43, "Cover_Rate": 0.46236559139784944} {"Template_token": ["", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ";", "assert", "(", "MI", ".", "getNumOperands", "(", ")", "==", "", ")", ";", "MCInst", "TmpInst", ";", "HasLiteral", "=", "false", ";", "const", "auto", "SavedBytes", "=", "Bytes", ";", "if", "(", "decodeInstruction", "(", "Table", ",", "TmpInst", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ")", "{", "MI", "=", "TmpInst", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "Bytes", "=", "SavedBytes", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "AMDGPUDisassembler13", "Func": "tryDecodeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38795, "Length": 72, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "AMDGPUDisassembler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38796, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "auto", "OpType", "=", "Desc", ".", "OpInfo", "[", "I", "]", ".", "OperandType", ";", "bool", "IsDeferredOp", "=", "(", "OpType", "==", "", "||", "OpType", "==", "", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImm", "(", ")", "==", "", "::", "LITERAL_CONST", "&&", "IsDeferredOp", ")", "Op", ".", "setImm", "(", "Literal", ")", ";", "}"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "AMDGPUDisassembler14", "Func": "convertFMAanyK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38798, "Length": 58, "Cover_Rate": 0.3918918918918919} {"Template_token": ["", "const", "", "*", "BaseOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ")", ";", "assert", "(", "VDataIdx", "!=", "-", "", ")", ";", "if", "(", "BaseOpcode", "->", "BVH", ")", "{", "if", "(", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "a16", ")", ">", "-", "", ")", "{", "addOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "}", "return", "MCDisassembler", "::", "Success", ";", "}", "bool", "IsAtomic", "=", "(", "VDstIdx", "!=", "-", "", ")", ";", "bool", "IsGather4", "=", "MCII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ";", "bool", "IsNSA", "=", "false", ";", "unsigned", "AddrSize", "=", "Info", "->", "VAddrDwords", ";", "if", "(", "isGFX10Plus", "(", ")", ")", "{", "unsigned", "DimIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "dim", ")", ";", "int", "A16Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "a16", ")", ";", "const", "", "*", "Dim", "=", "", "(", "MI", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ")", ";", "const", "bool", "IsA16", "=", "(", "A16Idx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "A16Idx", ")", ".", "getImm", "(", ")", ")", ";", "AddrSize", "=", "", "(", "BaseOpcode", ",", "Dim", ",", "IsA16", ",", "", "(", "STI", ")", ")", ";", "IsNSA", "=", "Info", "->", "MIMGEncoding", "==", "", "||", "Info", "->", "MIMGEncoding", "==", "", ";", "if", "(", "!", "IsNSA", ")", "{", "if", "(", "AddrSize", ">", "", ")", "AddrSize", "=", "", ";", "}", "else", "{", "if", "(", "AddrSize", ">", "Info", "->", "VAddrDwords", ")", "{", "return", "MCDisassembler", "::", "Success", ";", "}", "}", "}", "unsigned", "DMask", "=", "MI", ".", "getOperand", "(", "DMaskIdx", ")", ".", "getImm", "(", ")", "&", "", ";", "unsigned", "DstSize", "=", "IsGather4", "?", "", ":", "std", "::", "max", "(", "countPopulation", "(", "DMask", ")", ",", "", ")", ";", "bool", "D16", "=", "D16Idx", ">=", "", "&&", "MI", ".", "getOperand", "(", "D16Idx", ")", ".", "getImm", "(", ")", ";", "if", "(", "D16", "&&", "", "(", "STI", ")", ")", "{", "DstSize", "=", "(", "DstSize", "+", "", ")", "/", "", ";", "}", "if", "(", "TFEIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ")", "DstSize", "+=", "", ";", "if", "(", "DstSize", "==", "Info", "->", "VDataDwords", "&&", "AddrSize", "==", "Info", "->", "VAddrDwords", ")", "return", "MCDisassembler", "::", "Success", ";", "int", "NewOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ",", "Info", "->", "MIMGEncoding", ",", "DstSize", ",", "AddrSize", ")", ";", "if", "(", "NewOpcode", "==", "-", "", ")", "return", "MCDisassembler", "::", "Success", ";", "unsigned", "NewVdata", "=", "", ";", "if", "(", "DstSize", "!=", "Info", "->", "VDataDwords", ")", "{", "auto", "DataRCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VDataIdx", "]", ".", "RegClass", ";", "unsigned", "Vdata0", "=", "MI", ".", "getOperand", "(", "VDataIdx", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "VdataSub0", "=", "MRI", ".", "getSubReg", "(", "Vdata0", ",", "", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "convertMIMGInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38799, "Length": 453, "Cover_Rate": 0.48814655172413796} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "op_sel", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "convertVINTERPInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38800, "Length": 51, "Cover_Rate": 0.6455696202531646} {"Template_token": ["", "DecodeStatus", "Disassembler", "::", "convertVINTERPInst", "(", "MCInst", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "op_sel", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "convertVINTERPInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38801, "Length": 63, "Cover_Rate": 0.7974683544303798} {"Template_token": ["", "return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW128", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "DecodeAVLdSt_128RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38802, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW128", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "DecodeAVLdSt_128RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38803, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW32", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "DecodeAVLdSt_32RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38805, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "DecodeStatus", "DecodeAVLdSt_64RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW64", ",", "Decoder", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "DecodeAVLdSt_64RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38806, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "static", "DecodeStatus", "DecodeAVLdSt_64RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW64", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "DecodeAVLdSt_64RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38807, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW96", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "DecodeAVLdSt_96RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38808, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "DecodeStatus", "DecodeAVLdSt_96RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW96", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "DecodeAVLdSt_96RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38809, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "static", "DecodeStatus", "decodeBoolReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeBoolReg", "(", "Val", ")", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeBoolReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38811, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeDstOp", "(", "const", "OpWidthTy", "Width", ",", "unsigned", "Val", ")", "const", "{", "using", "namespace", "", ";", "assert", "(", "Val", "<", "", ")", ";", "assert", "(", "Width", "==", "OPW256", "||", "Width", "==", "OPW512", ")", ";", "if", "(", "Val", "<=", "SGPR_MAX", ")", "{", "static_assert", "(", "SGPR_MIN", "==", "", ",", "", ")", ";", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SGPR_MIN", ")", ";", "}", "int", "TTmpIdx", "=", "getTTmpIdx", "(", "Val", ")", ";"], "ground_truth": ["if", "(", "TTmpIdx", ">=", "", ")", "{"], "File": "AMDGPUDisassembler14", "Func": "decodeDstOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38812, "Length": 81, "Cover_Rate": 0.801980198019802} {"Template_token": ["", "assert", "(", "Val", "<", "", ")", ";", "assert", "(", "Width", "==", "OPW256", "||", "Width", "==", "OPW512", ")", ";", "if", "(", "Val", "<=", "SGPR_MAX", ")", "{", "static_assert", "(", "SGPR_MIN", "==", "", ",", "", ")", ";"], "ground_truth": ["return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SGPR_MIN", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeDstOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38813, "Length": 47, "Cover_Rate": 0.46534653465346537} {"Template_token": ["", "case", "OPWV232", ":", "return", "MCOperand", "::", "createImm", "(", "getInlineImmVal32", "(", "Imm", ")", ")", ";", "case", "OPW64", ":", "case", "OPW256", ":", "return", "MCOperand", "::", "createImm", "(", "getInlineImmVal64", "(", "Imm", ")", ")", ";", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "MCOperand", "::", "createImm", "(", "getInlineImmVal16", "(", "Imm", ")", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeFPImmed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38814, "Length": 55, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeMandatoryLiteralConstant", "(", "unsigned", "Val", ")", "const", "{", "if", "(", "HasLiteral", ")", "{"], "ground_truth": ["if", "(", "Literal", "!=", "Val", ")", "return", "errOperand", "(", "Val", ",", "", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeMandatoryLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38815, "Length": 29, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW1024", ",", "Imm", "|", "", ")", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AReg_1024", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38816, "Length": 32, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW1024", ",", "Imm", "|", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AReg_1024", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38817, "Length": 20, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_AReg_256", "(", "unsigned", "Val", ")", "const", "{", "return", "createRegOperand", "(", "", ",", "Val", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AReg_256", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38819, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_AReg_512", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW512", ",", "Imm", "|", "", ")", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AReg_512", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38821, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW512", ",", "Imm", "|", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AReg_512", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38822, "Length": 20, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_AReg_64", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "createRegOperand", "(", "", ",", "Val", "&", "", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AReg_64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38823, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "assert", "(", "(", "Val", "&", "IS_VGPR", ")", "==", "", ")", ";"], "ground_truth": ["return", "decodeSrcOp", "(", "OPW128", ",", "Val", "|", "IS_VGPR", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AVDst_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38825, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "assert", "(", "(", "Val", "&", "IS_VGPR", ")", "==", "", ")", ";"], "ground_truth": ["return", "decodeSrcOp", "(", "OPW128", ",", "Val", "|", "IS_VGPR", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AVDst_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38826, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "using", "namespace", "", ";", "assert", "(", "(", "Val", "&", "IS_VGPR", ")", "==", "", ")", ";"], "ground_truth": ["return", "decodeSrcOp", "(", "OPW512", ",", "Val", "|", "IS_VGPR", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AVDst_512", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38827, "Length": 25, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_AVDst_512", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["using", "namespace", "", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AVDst_512", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38828, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "if", "(", "!", "DAsm", "->", "isGFX90A", "(", ")", ")", "{", "Imm", "&=", "", ";", "}", "else", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "uint64_t", "TSFlags", "=", "DAsm", "->", "getMCII", "(", ")", "->", "get", "(", "Opc", ")", ".", "TSFlags", ";", "uint16_t", "DataNameIdx", "=", "(", "TSFlags", "&", "", ")", "?", "", "::", "data0", ":", "", "::", "vdata", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "DAsm", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "int", "DataIdx", "=", "", "(", "Opc", ",", "DataNameIdx", ")", ";", "if", "(", "(", "int", ")", "Inst", ".", "getNumOperands", "(", ")", "==", "DataIdx", ")", "{", "int", "DstIdx", "=", "", "(", "Opc", ",", "", "::", "vdst", ")", ";"], "ground_truth": ["if", "(", "IsAGPROperand", "(", "Inst", ",", "DstIdx", ",", "MRI", ")", ")", "Imm", "|=", "", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AVLdSt_Any", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38829, "Length": 125, "Cover_Rate": 0.5122950819672131} {"Template_token": ["", "int", "DstIdx", "=", "", "(", "Opc", ",", "", "::", "vdst", ")", ";", "if", "(", "IsAGPROperand", "(", "Inst", ",", "DstIdx", ",", "MRI", ")", ")", "Imm", "|=", "", ";", "}", "if", "(", "TSFlags", "&", "", ")", "{", "int", "Data2Idx", "=", "", "(", "Opc", ",", "", "::", "data1", ")", ";", "if", "(", "(", "int", ")", "Inst", ".", "getNumOperands", "(", ")", "==", "Data2Idx", "&&", "IsAGPROperand", "(", "Inst", ",", "DataIdx", ",", "MRI", ")", ")", "Imm", "|=", "", ";", "}", "}", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Opw", ",", "Imm", "|", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AVLdSt_Any", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38830, "Length": 93, "Cover_Rate": 0.38114754098360654} {"Template_token": ["", "return", "decodeSrcOp", "(", "OPW128", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AV_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38831, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_AV_128", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "decodeSrcOp", "(", "OPW128", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AV_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38832, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_SReg_32", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_SReg_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38836, "Length": 33, "Cover_Rate": 0.7021276595744681} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VReg_1024", "(", "unsigned", "Val", ")", "const", "{", "return", "createRegOperand", "(", "", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_VReg_1024", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38837, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "createRegOperand", "(", "", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_VReg_1024", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38838, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VReg_128", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW128", ",", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_VReg_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38840, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VReg_256", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW256", ",", "Imm", ")", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_VReg_256", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38841, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW64", ",", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_VReg_64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38846, "Length": 31, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VS_16", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeOperand_VSrc16", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_VS_16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38850, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VS_16_Deferred", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["const", "auto", "*", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_VS_16_Deferred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38852, "Length": 35, "Cover_Rate": 0.6140350877192983} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VS_16_Deferred", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "const", "auto", "*", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "llvm", "::", "Disassembler", "::", "OPW16", ",", "Imm", ",", "true", ")", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_VS_16_Deferred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38853, "Length": 56, "Cover_Rate": 0.9824561403508771} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VS_32", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeOperand_VS_32", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_VS_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38854, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VS_32_Deferred", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "const", "auto", "*", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "llvm", "::", "Disassembler", "::", "OPW32", ",", "Imm", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_VS_32_Deferred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38855, "Length": 57, "Cover_Rate": 1.0} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VS_32_Deferred", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["const", "auto", "*", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_VS_32_Deferred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38856, "Length": 35, "Cover_Rate": 0.6140350877192983} {"Template_token": ["", "}", "if", "(", "SDWA9EncValues", "::", "SRC_SGPR_MIN", "<=", "Val", "&&", "Val", "<=", "(", "isGFX10Plus", "(", ")", "?", "SDWA9EncValues", "::", "SRC_SGPR_MAX_GFX10", ":", "SDWA9EncValues", "::", "SRC_SGPR_MAX_", ")", ")", "{", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ")", ";", "}", "if", "(", "SDWA9EncValues", "::", "SRC_TTMP_MIN", "<=", "Val", "&&", "Val", "<=", "SDWA9EncValues", "::", "SRC_TTMP_MAX", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_TTMP_MIN", ")", ";", "}", "const", "unsigned", "SVal", "=", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ";", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "SVal", "&&", "SVal", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "SVal", ")", ";", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "SVal", "&&", "SVal", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "SVal", ")", ";", "return", "decodeSpecialReg32", "(", "SVal", ")", ";"], "ground_truth": ["}", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{"], "File": "AMDGPUDisassembler14", "Func": "decodeSDWASrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38857, "Length": 137, "Cover_Rate": 0.5591836734693878} {"Template_token": ["", "Offset", "=", "SignExtend64", "<", "", ">", "(", "Imm", ")", ";", "}", "return", "addOperand", "(", "Inst", ",", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38858, "Length": 25, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "APInt", "SignedOffset", "(", "", ",", "Imm", "*", "", ",", "true", ")", ";", "int64_t", "Offset", "=", "(", "SignedOffset", ".", "sext", "(", "", ")", "+", "", "+", "Addr", ")", ".", "getSExtValue", "(", ")", ";", "if", "(", "DAsm", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "Offset", ",", "Addr", ",", "true", ",", "", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeSoppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38859, "Length": 71, "Cover_Rate": 0.6761904761904762} {"Template_token": ["", "static", "DecodeStatus", "decodeSoppBrTarget", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "APInt", "SignedOffset", "(", "", ",", "Imm", "*", "", ",", "true", ")", ";", "int64_t", "Offset", "=", "(", "SignedOffset", ".", "sext", "(", "", ")", "+", "", "+", "Addr", ")", ".", "getSExtValue", "(", ")", ";", "if", "(", "DAsm", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "Offset", ",", "Addr", ",", "true", ",", "", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeSoppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38860, "Length": 104, "Cover_Rate": 0.9904761904761905} {"Template_token": ["", "case", "", ":", "return", "isGFX11Plus", "(", ")", "?", "createRegOperand", "(", "SGPR_NULL", ")", ":", "createRegOperand", "(", "M0", ")", ";", "case", "", ":", "return", "isGFX11Plus", "(", ")", "?", "createRegOperand", "(", "M0", ")", ":", "createRegOperand", "(", "SGPR_NULL", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_POPS_EXITING_WAVE_ID", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_VCCZ", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_EXECZ", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SCC", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "LDS_DIRECT", ")", ";", "default", ":", "break", ";", "}", "return", "errOperand", "(", "Val", ",", "", "+", "Twine", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38861, "Length": 154, "Cover_Rate": 0.5855513307984791} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "TBA", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA", ")", ";", "case", "", ":", "if", "(", "isGFX11Plus", "(", ")", ")", "return", "createRegOperand", "(", "SGPR_NULL", ")", ";", "break", ";", "case", "", ":", "if", "(", "!", "isGFX11Plus", "(", ")", ")", "return", "createRegOperand", "(", "SGPR_NULL", ")", ";", "break", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_POPS_EXITING_WAVE_ID", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_VCCZ", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_EXECZ", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SCC", ")", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38862, "Length": 139, "Cover_Rate": 0.6984924623115578} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "XNACK_MASK", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TBA", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA", ")", ";", "case", "", ":", "if", "(", "isGFX11Plus", "(", ")", ")", "return", "createRegOperand", "(", "SGPR_NULL", ")", ";", "break", ";", "case", "", ":", "if", "(", "!", "isGFX11Plus", "(", ")", ")", "return", "createRegOperand", "(", "SGPR_NULL", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38863, "Length": 71, "Cover_Rate": 0.35678391959798994} {"Template_token": ["", "case", "OPW32", ":", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "AGPR_32RegClassID", ";", "case", "OPW64", ":", "case", "OPWV232", ":", "return", "AReg_64RegClassID", ";", "case", "OPW96", ":", "return", "AReg_96RegClassID", ";", "case", "OPW128", ":", "return", "AReg_128RegClassID", ";", "case", "OPW160", ":", "return", "AReg_160RegClassID", ";", "case", "OPW256", ":", "return", "AReg_256RegClassID", ";", "case", "OPW512", ":", "return", "AReg_512RegClassID", ";", "case", "OPW1024", ":", "return", "AReg_1024RegClassID", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "getAgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38864, "Length": 58, "Cover_Rate": 0.6304347826086957} {"Template_token": ["", "case", "OPW128", ":", "return", "AReg_128RegClassID", ";", "case", "OPW160", ":", "return", "AReg_160RegClassID", ";", "case", "OPW256", ":", "return", "AReg_256RegClassID", ";", "case", "OPW512", ":", "return", "AReg_512RegClassID", ";", "case", "OPW1024", ":", "return", "AReg_1024RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "getAgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38865, "Length": 32, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "case", "OPWV232", ":", "return", "SGPR_64RegClassID", ";", "case", "OPW96", ":", "return", "SGPR_96RegClassID", ";", "case", "OPW128", ":", "return", "SGPR_128RegClassID", ";", "case", "OPW160", ":", "return", "SGPR_160RegClassID", ";", "case", "OPW256", ":", "return", "SGPR_256RegClassID", ";", "case", "OPW512", ":", "return", "SGPR_512RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "getSgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38868, "Length": 38, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "case", "OPWV232", ":", "return", "TTMP_64RegClassID", ";", "case", "OPW128", ":", "return", "TTMP_128RegClassID", ";", "case", "OPW256", ":", "return", "TTMP_256RegClassID", ";", "case", "OPW512", ":", "return", "TTMP_512RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "getTtmpClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38869, "Length": 26, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "using", "namespace", "", ";", "unsigned", "TTmpMin", "=", "isGFX9Plus", "(", ")", "?", "TTMP_GFX9PLUS_MIN", ":", "TTMP_VI_MIN", ";"], "ground_truth": ["unsigned", "TTmpMax", "=", "isGFX9Plus", "(", ")", "?", "TTMP_GFX9PLUS_MAX", ":", "TTMP_VI_MAX", ";"], "File": "AMDGPUDisassembler14", "Func": "getTTmpIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38870, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "switch", "(", "Width", ")", "{", "default", ":", "case", "OPW32", ":", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "VGPR_32RegClassID", ";", "case", "OPW64", ":", "case", "OPWV232", ":", "return", "VReg_64RegClassID", ";", "case", "OPW96", ":", "return", "VReg_96RegClassID", ";", "case", "OPW128", ":", "return", "VReg_128RegClassID", ";"], "ground_truth": ["case", "OPW160", ":", "return", "VReg_160RegClassID", ";"], "File": "AMDGPUDisassembler14", "Func": "getVgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38871, "Length": 46, "Cover_Rate": 0.5} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "hasArchitectedFlatScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38872, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "hasArchitectedFlatScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38873, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "unsigned", "Sub", "=", "MRI", "->", "getSubReg", "(", "Op", ".", "getReg", "(", ")", ",", "", ")", ";"], "ground_truth": ["auto", "Reg", "=", "Sub", "?", "Sub", ":", "Op", ".", "getReg", "(", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "IsAGPROperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38874, "Length": 29, "Cover_Rate": 0.3020833333333333} {"Template_token": ["", "return", "", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "isGFX10", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38875, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "bool", "Disassembler", "::", "isGFX10Plus", "(", ")", "const", "{", "return", "", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "isGFX10Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38877, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "bool", "Disassembler", "::", "isGFX10Plus", "(", ")", "const", "{", "return", "", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "isGFX10Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38878, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "bool", "Disassembler", "::", "isGFX11", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUDisassembler14", "Func": "isGFX11", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38879, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "isGFX11", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38880, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "isGFX11Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38881, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "bool", "Disassembler", "::", "isGFX11Plus", "(", ")", "const", "{", "return", "", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "isGFX11Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38882, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "bool", "Disassembler", "::", "isGFX9", "(", ")", "const", "{"], "ground_truth": ["return", "", "(", "STI", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "isGFX9", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38884, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "bool", "Disassembler", "::", "isGFX90A", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "AMDGPUDisassembler14", "Func": "isGFX90A", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38885, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "Disassembler", "::", "isGFX90A", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "isGFX90A", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38886, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "isGFX9Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38887, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "}", "auto", "*", "Symbols", "=", "static_cast", "<", "SectionSymbolsTy", "*", ">", "(", "DisInfo", ")", ";", "if", "(", "!", "Symbols", ")", "return", "false", ";", "auto", "Result", "=", "llvm", "::", "find_if", "(", "*", "Symbols", ",", "[", "Value", "]", "(", "const", "SymbolInfoTy", "&", "Val", ")", "{", "return", "Val", ".", "Addr", "==", "static_cast", "<", "uint64_t", ">", "(", "Value", ")", "&&", "Val", ".", "Type", "==", "ELF", "::", "STT_NOTYPE", ";", "}", ")", ";", "if", "(", "Result", "!=", "Symbols", "->", "end", "(", ")", ")", "{", "auto", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Result", "->", "Name", ")", ";"], "ground_truth": ["const", "auto", "*", "Add", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "tryAddingSymbolicOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38891, "Length": 104, "Cover_Rate": 0.6011560693641619} {"Template_token": ["", "}", "unsigned", "DMask", "=", "MI", ".", "getOperand", "(", "DMaskIdx", ")", ".", "getImm", "(", ")", "&", "", ";", "unsigned", "DstSize", "=", "IsGather4", "?", "", ":", "std", "::", "max", "(", "countPopulation", "(", "DMask", ")", ",", "", ")", ";", "bool", "D16", "=", "D16Idx", ">=", "", "&&", "MI", ".", "getOperand", "(", "D16Idx", ")", ".", "getImm", "(", ")", ";", "if", "(", "D16", "&&", "", "(", "STI", ")", ")", "{", "DstSize", "=", "(", "DstSize", "+", "", ")", "/", "", ";", "}", "if", "(", "TFEIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ")", "DstSize", "+=", "", ";", "if", "(", "DstSize", "==", "Info", "->", "VDataDwords", "&&", "AddrSize", "==", "Info", "->", "VAddrDwords", ")", "return", "MCDisassembler", "::", "Success", ";", "int", "NewOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ",", "Info", "->", "MIMGEncoding", ",", "DstSize", ",", "AddrSize", ")", ";", "if", "(", "NewOpcode", "==", "-", "", ")", "return", "MCDisassembler", "::", "Success", ";", "unsigned", "NewVdata", "=", "", ";", "if", "(", "DstSize", "!=", "Info", "->", "VDataDwords", ")", "{", "auto", "DataRCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VDataIdx", "]", ".", "RegClass", ";", "unsigned", "Vdata0", "=", "MI", ".", "getOperand", "(", "VDataIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "VdataSub0", "=", "MRI", ".", "getSubReg", "(", "Vdata0", ",", "", ")", ";", "Vdata0", "=", "(", "VdataSub0", "!=", "", ")", "?", "VdataSub0", ":", "Vdata0", ";", "NewVdata", "=", "MRI", ".", "getMatchingSuperReg", "(", "Vdata0", ",", "", ",", "&", "MRI", ".", "getRegClass", "(", "DataRCID", ")", ")", ";", "if", "(", "NewVdata", "==", "", ")", "{", "return", "MCDisassembler", "::", "Success", ";", "}", "}", "unsigned", "NewVAddr0", "=", "", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "&&", "!", "IsNSA", "&&", "AddrSize", "!=", "Info", "->", "VAddrDwords", ")", "{", "unsigned", "VAddr0", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "VAddrSub0", "=", "MRI", ".", "getSubReg", "(", "VAddr0", ",", "", ")", ";"], "File": "AMDGPUDisassembler15", "Func": "convertMIMGInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38892, "Length": 300, "Cover_Rate": 0.30181086519114686} {"Template_token": ["", "return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW128", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "DecodeAVLdSt_128RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38893, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "DecodeStatus", "DecodeAVLdSt_128RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW128", ",", "Decoder", ")", ";"], "File": "AMDGPUDisassembler15", "Func": "DecodeAVLdSt_128RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38894, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW32", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "DecodeAVLdSt_32RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38895, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "DecodeStatus", "DecodeAVLdSt_32RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW32", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "DecodeAVLdSt_32RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38896, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "static", "DecodeStatus", "DecodeAVLdSt_64RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW64", ",", "Decoder", ")", ";"], "File": "AMDGPUDisassembler15", "Func": "DecodeAVLdSt_64RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38897, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "static", "DecodeStatus", "DecodeAVLdSt_64RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW64", ",", "Decoder", ")", ";"], "File": "AMDGPUDisassembler15", "Func": "DecodeAVLdSt_64RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38898, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "static", "DecodeStatus", "DecodeAVLdSt_96RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "Disassembler", "::", "OPW96", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "DecodeAVLdSt_96RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38900, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW256", ",", "Imm", "|", "", ")", ")", ";"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_AReg_256", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38901, "Length": 32, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_AReg_64", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW64", ",", "Imm", "|", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_AReg_64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38902, "Length": 53, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW64", ",", "Imm", "|", "", ")", ")", ";"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_AReg_64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38903, "Length": 32, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW1024", ",", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_VReg_1024", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38905, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VReg_128", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW128", ",", "Imm", ")", ")", ";"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_VReg_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38906, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW256", ",", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_VReg_256", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38908, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW256", ",", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_VReg_256", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38909, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VReg_512", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_VReg_512", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38910, "Length": 33, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VReg_512", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW512", ",", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_VReg_512", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38911, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW64", ",", "Imm", ")", ")", ";"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_VReg_64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38912, "Length": 30, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VReg_64", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW64", ",", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_VReg_64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38913, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VSrcV232", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeOperand_VSrcV232", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "decodeOperand_VSrcV232", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38914, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Val", "<=", "SGPR_MAX", ")", "{", "static_assert", "(", "SGPR_MIN", "==", "", ",", "", ")", ";", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SGPR_MIN", ")", ";", "}", "int", "TTmpIdx", "=", "getTTmpIdx", "(", "Val", ")", ";", "if", "(", "TTmpIdx", ">=", "", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "TTmpIdx", ")", ";", "}", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "Val", ")", ";", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "Val", ")", ";", "if", "(", "Val", "==", "LITERAL_CONST", ")", "return", "decodeLiteralConstant", "(", ")", ";", "switch", "(", "Width", ")", "{", "case", "OPW32", ":", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "decodeSpecialReg32", "(", "Val", ")", ";", "case", "OPW64", ":", "case", "OPWV232", ":", "return", "decodeSpecialReg64", "(", "Val", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "decodeSrcOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38915, "Length": 142, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "assert", "(", "Val", "<", "", ")", ";", "bool", "IsAGPR", "=", "Val", "&", "", ";", "Val", "&=", "", ";", "if", "(", "VGPR_MIN", "<=", "Val", "&&", "Val", "<=", "VGPR_MAX", ")", "{", "return", "createRegOperand", "(", "IsAGPR", "?", "getAgprClassId", "(", "Width", ")", ":", "getVgprClassId", "(", "Width", ")", ",", "Val", "-", "VGPR_MIN", ")", ";", "}", "if", "(", "Val", "<=", "SGPR_MAX", ")", "{", "static_assert", "(", "SGPR_MIN", "==", "", ",", "", ")", ";", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SGPR_MIN", ")", ";", "}", "int", "TTmpIdx", "=", "getTTmpIdx", "(", "Val", ")", ";", "if", "(", "TTmpIdx", ">=", "", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "TTmpIdx", ")", ";", "}", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "Val", ")", ";", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "Val", ")", ";", "if", "(", "Val", "==", "LITERAL_CONST", ")", "return", "decodeLiteralConstant", "(", ")", ";", "switch", "(", "Width", ")", "{", "case", "OPW32", ":", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "decodeSpecialReg32", "(", "Val", ")", ";", "case", "OPW64", ":", "case", "OPWV232", ":", "return", "decodeSpecialReg64", "(", "Val", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler15", "Func": "decodeSrcOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38916, "Length": 192, "Cover_Rate": 0.9014084507042254} {"Template_token": ["", "bool", "Symbolizer", "::", "tryAddingSymbolicOperand", "(", "MCInst", "&", "Inst", ",", "raw_ostream", "&", ",", "int64_t", "Value", ",", "uint64_t", ",", "bool", "IsBranch", ",", "uint64_t", ",", "uint64_t", ")", "{", "if", "(", "!", "IsBranch", ")", "{", "return", "false", ";", "}", "auto", "*", "Symbols", "=", "static_cast", "<", "SectionSymbolsTy", "*", ">", "(", "DisInfo", ")", ";", "if", "(", "!", "Symbols", ")", "return", "false", ";", "auto", "Result", "=", "llvm", "::", "find_if", "(", "*", "Symbols", ",", "[", "Value", "]", "(", "const", "SymbolInfoTy", "&", "Val", ")", "{", "return", "Val", ".", "Addr", "==", "static_cast", "<", "uint64_t", ">", "(", "Value", ")", "&&", "Val", ".", "Type", "==", "ELF", "::", "STT_NOTYPE", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUDisassembler15", "Func": "tryAddingSymbolicOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38919, "Length": 100, "Cover_Rate": 0.5847953216374269} {"Template_token": ["", "IsNSA", "=", "Info", "->", "MIMGEncoding", "==", "", ";", "if", "(", "!", "IsNSA", ")", "{", "if", "(", "AddrSize", ">", "", ")", "AddrSize", "=", "", ";", "}", "else", "{", "if", "(", "AddrSize", ">", "Info", "->", "VAddrDwords", ")", "{", "return", "MCDisassembler", "::", "Success", ";", "}", "}", "}", "unsigned", "DMask", "=", "MI", ".", "getOperand", "(", "DMaskIdx", ")", ".", "getImm", "(", ")", "&", "", ";", "unsigned", "DstSize", "=", "IsGather4", "?", "", ":", "std", "::", "max", "(", "countPopulation", "(", "DMask", ")", ",", "", ")", ";", "bool", "D16", "=", "D16Idx", ">=", "", "&&", "MI", ".", "getOperand", "(", "D16Idx", ")", ".", "getImm", "(", ")", ";", "if", "(", "D16", "&&", "", "(", "STI", ")", ")", "{", "DstSize", "=", "(", "DstSize", "+", "", ")", "/", "", ";", "}", "if", "(", "TFEIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ")", "DstSize", "+=", "", ";", "if", "(", "DstSize", "==", "Info", "->", "VDataDwords", "&&", "AddrSize", "==", "Info", "->", "VAddrDwords", ")", "return", "MCDisassembler", "::", "Success", ";", "int", "NewOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ",", "Info", "->", "MIMGEncoding", ",", "DstSize", ",", "AddrSize", ")", ";", "if", "(", "NewOpcode", "==", "-", "", ")", "return", "MCDisassembler", "::", "Success", ";", "unsigned", "NewVdata", "=", "", ";", "if", "(", "DstSize", "!=", "Info", "->", "VDataDwords", ")", "{", "auto", "DataRCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VDataIdx", "]", ".", "RegClass", ";", "unsigned", "Vdata0", "=", "MI", ".", "getOperand", "(", "VDataIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "VdataSub0", "=", "MRI", ".", "getSubReg", "(", "Vdata0", ",", "", ")", ";", "Vdata0", "=", "(", "VdataSub0", "!=", "", ")", "?", "VdataSub0", ":", "Vdata0", ";", "NewVdata", "=", "MRI", ".", "getMatchingSuperReg", "(", "Vdata0", ",", "", ",", "&", "MRI", ".", "getRegClass", "(", "DataRCID", ")", ")", ";", "if", "(", "NewVdata", "==", "", ")", "{", "return", "MCDisassembler", "::", "Success", ";", "}", "}", "unsigned", "NewVAddr0", "=", "", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "&&", "!", "IsNSA", "&&", "AddrSize", "!=", "Info", "->", "VAddrDwords", ")", "{", "unsigned", "VAddr0", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "getReg", "(", ")", ";", "unsigned", "VAddrSub0", "=", "MRI", ".", "getSubReg", "(", "VAddr0", ",", "", ")", ";", "VAddr0", "=", "(", "VAddrSub0", "!=", "", ")", "?", "VAddrSub0", ":", "VAddr0", ";", "auto", "AddrRCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VAddr0Idx", "]", ".", "RegClass", ";", "NewVAddr0", "=", "MRI", ".", "getMatchingSuperReg", "(", "VAddr0", ",", "", ",", "&", "MRI", ".", "getRegClass", "(", "AddrRCID", ")", ")", ";", "if", "(", "NewVAddr0", "==", "", ")", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler16", "Func": "convertMIMGInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38920, "Length": 403, "Cover_Rate": 0.40996948118006105} {"Template_token": ["", "using", "namespace", "", ";", "assert", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "||", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "&&", "", ")", ";", "bool", "IsWave64", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";"], "ground_truth": ["if", "(", "Val", "&", "SDWA9EncValues", "::", "VOPC_DST_VCC_MASK", ")", "{"], "File": "AMDGPUDisassembler17", "Func": "decodeSDWAVopcDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38921, "Length": 50, "Cover_Rate": 0.3125} {"Template_token": ["", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX9_DL64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX832", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX932", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX1032", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX864", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX1064", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "if", "(", "Res", "&&", "(", "MaxInstBytesNum", "-", "Bytes", ".", "size", "(", ")", ")", "==", "", "&&", "(", "!", "HasLiteral", "||", "!", "(", "MCII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", ")", ")", "{", "MaxInstBytesNum", "=", "", ";", "Bytes", "=", "Bytes_", ".", "slice", "(", "", ",", "MaxInstBytesNum", ")", ";", "eatBytes", "<", "uint64_t", ">", "(", "Bytes", ")", ";", "}"], "ground_truth": ["if", "(", "Res", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{"], "File": "AMDGPUDisassembler17", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38923, "Length": 368, "Cover_Rate": 0.33153153153153153} {"Template_token": ["", "Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ",", "MCInstrInfo", "const", "*", "MCII", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", ",", "MCII", "(", "MCII", ")", ",", "MRI", "(", "*", "Ctx", ".", "getRegisterInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUDisassembler18", "Func": "AMDGPUDisassembler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38924, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ",", "MCInstrInfo", "const", "*", "MCII", ")", ":"], "ground_truth": ["MCDisassembler", "(", "STI", ",", "Ctx", ")", ",", "MCII", "(", "MCII", ")", ",", "MRI", "(", "*", "Ctx", ".", "getRegisterInfo", "(", ")", ")", "{"], "File": "AMDGPUDisassembler18", "Func": "AMDGPUDisassembler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38925, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "if", "(", "D16", "&&", "", "(", "STI", ")", ")", "{", "DstSize", "=", "(", "DstSize", "+", "", ")", "/", "", ";", "}", "if", "(", "TFEIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ")", "DstSize", "+=", "", ";", "if", "(", "DstSize", "==", "Info", "->", "VDataDwords", "&&", "AddrSize", "==", "Info", "->", "VAddrDwords", ")", "return", "MCDisassembler", "::", "Success", ";", "int", "NewOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ",", "Info", "->", "MIMGEncoding", ",", "DstSize", ",", "AddrSize", ")", ";", "if", "(", "NewOpcode", "==", "-", "", ")", "return", "MCDisassembler", "::", "Success", ";", "unsigned", "NewVdata", "=", "", ";", "if", "(", "DstSize", "!=", "Info", "->", "VDataDwords", ")", "{", "auto", "DataRCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VDataIdx", "]", ".", "RegClass", ";", "unsigned", "Vdata0", "=", "MI", ".", "getOperand", "(", "VDataIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "VdataSub0", "=", "MRI", ".", "getSubReg", "(", "Vdata0", ",", "", ")", ";", "Vdata0", "=", "(", "VdataSub0", "!=", "", ")", "?", "VdataSub0", ":", "Vdata0", ";", "NewVdata", "=", "MRI", ".", "getMatchingSuperReg", "(", "Vdata0", ",", "", ",", "&", "MRI", ".", "getRegClass", "(", "DataRCID", ")", ")", ";", "if", "(", "NewVdata", "==", "", ")", "{", "return", "MCDisassembler", "::", "Success", ";", "}", "}", "unsigned", "NewVAddr0", "=", "", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "&&", "!", "IsNSA", "&&", "AddrSize", "!=", "Info", "->", "VAddrDwords", ")", "{", "unsigned", "VAddr0", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "getReg", "(", ")", ";", "unsigned", "VAddrSub0", "=", "MRI", ".", "getSubReg", "(", "VAddr0", ",", "", ")", ";", "VAddr0", "=", "(", "VAddrSub0", "!=", "", ")", "?", "VAddrSub0", ":", "VAddr0", ";", "auto", "AddrRCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VAddr0Idx", "]", ".", "RegClass", ";", "NewVAddr0", "=", "MRI", ".", "getMatchingSuperReg", "(", "VAddr0", ",", "", ",", "&", "MRI", ".", "getRegClass", "(", "AddrRCID", ")", ")", ";", "if", "(", "NewVAddr0", "==", "", ")", "return", "MCDisassembler", "::", "Success", ";", "}", "MI", ".", "setOpcode", "(", "NewOpcode", ")", ";", "if", "(", "NewVdata", "!=", "", ")", "{", "MI", ".", "getOperand", "(", "VDataIdx", ")", "=", "MCOperand", "::", "createReg", "(", "NewVdata", ")", ";", "if", "(", "IsAtomic", ")", "{", "MI", ".", "getOperand", "(", "VDstIdx", ")", "=", "MCOperand", "::", "createReg", "(", "NewVdata", ")", ";", "}", "}", "if", "(", "NewVAddr0", "!=", "", ")", "{", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", "=", "MCOperand", "::", "createReg", "(", "NewVAddr0", ")", ";", "}", "else", "if", "(", "IsNSA", ")", "{", "assert", "(", "AddrSize", "<=", "Info", "->", "VAddrDwords", ")", ";", "MI", ".", "erase", "(", "MI", ".", "begin", "(", ")", "+", "VAddr0Idx", "+", "AddrSize", ",", "MI", ".", "begin", "(", ")", "+", "VAddr0Idx", "+", "Info", "->", "VAddrDwords", ")", ";", "}"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "AMDGPUDisassembler18", "Func": "convertMIMGInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38926, "Length": 425, "Cover_Rate": 0.4550321199143469} {"Template_token": ["", "AddrSize", "=", "", "(", "BaseOpcode", ",", "Dim", ",", "IsA16", ",", "", "(", "STI", ")", ")", ";", "IsNSA", "=", "Info", "->", "MIMGEncoding", "==", "", ";", "if", "(", "!", "IsNSA", ")", "{", "if", "(", "AddrSize", ">", "", ")", "AddrSize", "=", "", ";", "}", "else", "{", "if", "(", "AddrSize", ">", "Info", "->", "VAddrDwords", ")", "{", "return", "MCDisassembler", "::", "Success", ";", "}", "}", "}", "unsigned", "DMask", "=", "MI", ".", "getOperand", "(", "DMaskIdx", ")", ".", "getImm", "(", ")", "&", "", ";", "unsigned", "DstSize", "=", "IsGather4", "?", "", ":", "std", "::", "max", "(", "countPopulation", "(", "DMask", ")", ",", "", ")", ";", "bool", "D16", "=", "D16Idx", ">=", "", "&&", "MI", ".", "getOperand", "(", "D16Idx", ")", ".", "getImm", "(", ")", ";", "if", "(", "D16", "&&", "", "(", "STI", ")", ")", "{", "DstSize", "=", "(", "DstSize", "+", "", ")", "/", "", ";", "}", "if", "(", "TFEIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ")", "DstSize", "+=", "", ";", "if", "(", "DstSize", "==", "Info", "->", "VDataDwords", "&&", "AddrSize", "==", "Info", "->", "VAddrDwords", ")", "return", "MCDisassembler", "::", "Success", ";", "int", "NewOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ",", "Info", "->", "MIMGEncoding", ",", "DstSize", ",", "AddrSize", ")", ";", "if", "(", "NewOpcode", "==", "-", "", ")", "return", "MCDisassembler", "::", "Success", ";", "unsigned", "NewVdata", "=", "", ";", "if", "(", "DstSize", "!=", "Info", "->", "VDataDwords", ")", "{", "auto", "DataRCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VDataIdx", "]", ".", "RegClass", ";", "unsigned", "Vdata0", "=", "MI", ".", "getOperand", "(", "VDataIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "VdataSub0", "=", "MRI", ".", "getSubReg", "(", "Vdata0", ",", "", ")", ";", "Vdata0", "=", "(", "VdataSub0", "!=", "", ")", "?", "VdataSub0", ":", "Vdata0", ";", "NewVdata", "=", "MRI", ".", "getMatchingSuperReg", "(", "Vdata0", ",", "", ",", "&", "MRI", ".", "getRegClass", "(", "DataRCID", ")", ")", ";"], "ground_truth": ["if", "(", "NewVdata", "==", "", ")", "{"], "File": "AMDGPUDisassembler18", "Func": "convertMIMGInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38927, "Length": 300, "Cover_Rate": 0.32119914346895073} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_AV_512", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "decodeSrcOp", "(", "OPW512", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler18", "Func": "decodeOperand_AV_512", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38928, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "decodeSrcOp", "(", "OPW512", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler18", "Func": "decodeOperand_AV_512", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38929, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "static", "DecodeStatus", "decodeSoppBrTarget", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "APInt", "SignedOffset", "(", "", ",", "Imm", "*", "", ",", "true", ")", ";", "int64_t", "Offset", "=", "(", "SignedOffset", ".", "sext", "(", "", ")", "+", "", "+", "Addr", ")", ".", "getSExtValue", "(", ")", ";", "if", "(", "DAsm", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "Offset", ",", "Addr", ",", "true", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Success", ";", "return", "addOperand", "(", "Inst", ",", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler18", "Func": "decodeSoppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38930, "Length": 103, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "DAsm", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "Offset", ",", "Addr", ",", "true", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "File": "AMDGPUDisassembler18", "Func": "decodeSoppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38931, "Length": 37, "Cover_Rate": 0.3592233009708738} {"Template_token": ["", "float", "V", "=", "", ";", "switch", "(", "Imm", ")", "{", "case", "", ":", "V", "=", "", ";", "break", ";", "case", "", ":", "V", "=", "-", "", ";", "break", ";", "case", "", ":", "V", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "V", "=", "-", "", ";", "break", ";"], "File": "AMDGPUDisassembler19", "Func": "decodeFPImmed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38934, "Length": 48, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "float", "V", "=", "", ";", "switch", "(", "Imm", ")", "{", "case", "", ":", "V", "=", "", ";", "break", ";", "case", "", ":", "V", "=", "-", "", ";", "break", ";", "case", "", ":", "V", "=", "", ";", "break", ";", "case", "", ":", "V", "=", "-", "", ";", "break", ";", "case", "", ":", "V", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "V", "=", "-", "", ";", "break", ";"], "File": "AMDGPUDisassembler19", "Func": "decodeFPImmed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38935, "Length": 67, "Cover_Rate": 0.42948717948717946} {"Template_token": ["", "return", "decodeOperand_SReg_32", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler19", "Func": "decodeOperand_SReg_32_XM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38936, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "if", "(", "VGPR_MIN", "<=", "Val", "&&", "Val", "<=", "VGPR_MAX", ")", "{", "return", "createRegOperand", "(", "getVgprClassId", "(", "Width", ")", ",", "Val", "-", "VGPR_MIN", ")", ";", "}", "if", "(", "Val", "<=", "SGPR_MAX", ")", "{", "assert", "(", "SGPR_MIN", "==", "", ")", ";", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SGPR_MIN", ")", ";", "}", "if", "(", "TTMP_MIN", "<=", "Val", "&&", "Val", "<=", "TTMP_MAX", ")", "{"], "ground_truth": ["return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "Val", "-", "TTMP_MIN", ")", ";"], "File": "AMDGPUDisassembler19", "Func": "decodeSrcOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38938, "Length": 77, "Cover_Rate": 0.41621621621621624} {"Template_token": ["", "using", "namespace", "", ";", "assert", "(", "OPW_FIRST_", "<=", "Width", "&&", "Width", "<", "OPW_LAST_", ")", ";", "switch", "(", "Width", ")", "{", "default", ":", "case", "OPW32", ":", "return", "SGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "SGPR_64RegClassID", ";", "case", "OPW128", ":", "return", "SGPR_128RegClassID", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler19", "Func": "getSgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38939, "Length": 41, "Cover_Rate": 0.7735849056603774} {"Template_token": ["", "assert", "(", "OPW_FIRST_", "<=", "Width", "&&", "Width", "<", "OPW_LAST_", ")", ";", "switch", "(", "Width", ")", "{", "default", ":", "case", "OPW32", ":", "return", "SGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "SGPR_64RegClassID", ";"], "ground_truth": ["case", "OPW128", ":", "return", "SGPR_128RegClassID", ";"], "File": "AMDGPUDisassembler19", "Func": "getSgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38940, "Length": 36, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "unsigned", "Disassembler", "::", "getTtmpClassId", "(", "const", "OpWidthTy", "Width", ")", "const", "{", "using", "namespace", "", ";"], "ground_truth": ["assert", "(", "OPW_FIRST_", "<=", "Width", "&&", "Width", "<", "OPW_LAST_", ")", ";"], "File": "AMDGPUDisassembler19", "Func": "getTtmpClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38941, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "assert", "(", "OPW_FIRST_", "<=", "Width", "&&", "Width", "<", "OPW_LAST_", ")", ";", "switch", "(", "Width", ")", "{", "default", ":", "case", "OPW32", ":", "return", "TTMP_32RegClassID", ";", "case", "OPW64", ":", "return", "TTMP_64RegClassID", ";"], "ground_truth": ["case", "OPW128", ":", "return", "TTMP_128RegClassID", ";"], "File": "AMDGPUDisassembler19", "Func": "getTtmpClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38942, "Length": 36, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "unsigned", "Disassembler", "::", "getVgprClassId", "(", "const", "OpWidthTy", "Width", ")", "const", "{", "using", "namespace", "", ";", "assert", "(", "OPW_FIRST_", "<=", "Width", "&&", "Width", "<", "OPW_LAST_", ")", ";", "switch", "(", "Width", ")", "{", "default", ":", "case", "OPW32", ":", "return", "VGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "VReg_64RegClassID", ";", "case", "OPW128", ":", "return", "VReg_128RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler19", "Func": "getVgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38943, "Length": 53, "Cover_Rate": 1.0} {"Template_token": ["", "case", "OPW32", ":", "return", "VGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "VReg_64RegClassID", ";", "case", "OPW128", ":", "return", "VReg_128RegClassID", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler19", "Func": "getVgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38944, "Length": 19, "Cover_Rate": 0.3584905660377358} {"Template_token": ["", "~", "Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUDisassembler19", "Func": "~AMDGPUDisassembler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38947, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "~", "Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUDisassembler19", "Func": "~AMDGPUDisassembler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38948, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "Inst", ".", "addOperand", "(", "Opnd", ")", ";"], "ground_truth": ["return", "Opnd", ".", "isValid", "(", ")", "?", "MCDisassembler", "::", "Success", ":"], "File": "AMDGPUDisassembler1", "Func": "addOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38949, "Length": 18, "Cover_Rate": 0.45} {"Template_token": ["", "Disassembler", "::", "Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ",", "MCInstrInfo", "const", "*", "MCII", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", ",", "MCII", "(", "MCII", ")", ",", "MRI", "(", "*", "Ctx", ".", "getRegisterInfo", "(", ")", ")", ",", "TargetMaxInstBytes", "(", "Ctx", ".", "getAsmInfo", "(", ")", "->", "getMaxInstLength", "(", "&", "STI", ")", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "&&", "!", "isGFX10", "(", ")", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "AMDGPUDisassembler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38950, "Length": 79, "Cover_Rate": 0.9753086419753086} {"Template_token": ["", "Disassembler", "::", "Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ",", "MCInstrInfo", "const", "*", "MCII", ")", ":"], "ground_truth": ["MCDisassembler", "(", "STI", ",", "Ctx", ")", ",", "MCII", "(", "MCII", ")", ",", "MRI", "(", "*", "Ctx", ".", "getRegisterInfo", "(", ")", ")", ",", "TargetMaxInstBytes", "(", "Ctx", ".", "getAsmInfo", "(", ")", "->", "getMaxInstLength", "(", "&", "STI", ")", ")", "{"], "File": "AMDGPUDisassembler1", "Func": "AMDGPUDisassembler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38951, "Length": 56, "Cover_Rate": 0.691358024691358} {"Template_token": ["", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "DescNumOps", "=", "MCII", "->", "get", "(", "Opc", ")", ".", "getNumOperands", "(", ")", ";", "if", "(", "MI", ".", "getNumOperands", "(", ")", "<", "DescNumOps", "&&", "", "(", "Opc", ",", "", "::", "src0_modifiers", ")", "!=", "-", "", ")", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "src0_modifiers", ")", ";", "if", "(", "MI", ".", "getNumOperands", "(", ")", "<", "DescNumOps", "&&", "", "(", "Opc", ",", "", "::", "src1_modifiers", ")", "!=", "-", "", ")", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "src1_modifiers", ")", ";", "return", "isValidDPP8", "(", "MI", ")", "?", "MCDisassembler", "::", "Success", ":", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "convertDPP8Inst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38952, "Length": 114, "Cover_Rate": 0.8321167883211679} {"Template_token": ["", "if", "(", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "sdst", ")", "!=", "-", "", ")", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "clamp", ")", ";", "}", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "int", "SDst", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "sdst", ")", ";", "if", "(", "SDst", "!=", "-", "", ")", "{", "insertNamedMCOperand", "(", "MI", ",", "createRegOperand", "(", "", ")", ",", "", "::", "sdst", ")", ";", "}", "else", "{"], "ground_truth": ["insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "omod", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "convertSDWAInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38955, "Length": 105, "Cover_Rate": 0.6287425149700598} {"Template_token": ["", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "||", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "if", "(", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "sdst", ")", "!=", "-", "", ")", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "clamp", ")", ";"], "ground_truth": ["}", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{"], "File": "AMDGPUDisassembler1", "Func": "convertSDWAInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38956, "Length": 69, "Cover_Rate": 0.41317365269461076} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeBoolReg", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "?", "decodeOperand_SReg_64", "(", "Val", ")", ":", "decodeOperand_SReg_32", "(", "Val", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeBoolReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38958, "Length": 30, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "KdStream", "<<", "", "<<", "KdName", "<<", "'\\n'", ";", "DataExtractor", "::", "Cursor", "C", "(", "", ")", ";", "while", "(", "C", "&&", "C", ".", "tell", "(", ")", "<", "Bytes", ".", "size", "(", ")", ")", "{", "MCDisassembler", "::", "DecodeStatus", "Status", "=", "decodeKernelDescriptorDirective", "(", "C", ",", "Bytes", ",", "KdStream", ")", ";", "cantFail", "(", "C", ".", "takeError", "(", ")", ")", ";", "if", "(", "Status", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["KdStream", "<<", "", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38959, "Length": 74, "Cover_Rate": 0.5174825174825175} {"Template_token": ["", "return", "createRegOperand", "(", "", ",", "Val", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_AGPR_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38960, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_AGPR_32", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "createRegOperand", "(", "", ",", "Val", "&", "", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_AGPR_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38961, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_AReg_1024", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "createRegOperand", "(", "", ",", "Val", "&", "", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_AReg_1024", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38962, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "return", "createRegOperand", "(", "", ",", "Val", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_AReg_1024", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38963, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_AReg_128", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "createRegOperand", "(", "", ",", "Val", "&", "", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_AReg_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38964, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_AReg_512", "(", "unsigned", "Val", ")", "const", "{", "return", "createRegOperand", "(", "", ",", "Val", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_AReg_512", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38966, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_AV_64", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "decodeSrcOp", "(", "OPW64", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_AV_64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38971, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "decodeSrcOp", "(", "OPW32", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_SRegOrLds_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38972, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "decodeSrcOp", "(", "OPW32", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_SRegOrLds_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38973, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeOperand_SReg_32", "(", "Imm", ")", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_SReg_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38974, "Length": 26, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW32", ",", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_VGPR_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38975, "Length": 31, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VGPR_32", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "Disassembler", "::", "OPW32", ",", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_VGPR_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38976, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "return", "decodeSrcOp", "(", "OPW32", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_VRegOrLds_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38978, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "createRegOperand", "(", "", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_VReg_256", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38980, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VReg_512", "(", "unsigned", "Val", ")", "const", "{", "return", "createRegOperand", "(", "", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_VReg_512", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38982, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VS_16", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_VS_16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38983, "Length": 33, "Cover_Rate": 0.7021276595744681} {"Template_token": ["", "auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeOperand_VSrc16", "(", "Imm", ")", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_VS_16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38984, "Length": 26, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VS_32", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["auto", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeOperand_VS_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38985, "Length": 33, "Cover_Rate": 0.7021276595744681} {"Template_token": ["", "return", "createRegOperand", "(", "getVgprClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_VGPR_MIN", ")", ";", "}", "if", "(", "SDWA9EncValues", "::", "SRC_SGPR_MIN", "<=", "Val", "&&", "Val", "<=", "(", "isGFX10", "(", ")", "?", "SDWA9EncValues", "::", "SRC_SGPR_MAX_GFX10", ":", "SDWA9EncValues", "::", "SRC_SGPR_MAX_", ")", ")", "{", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ")", ";", "}", "if", "(", "SDWA9EncValues", "::", "SRC_TTMP_MIN", "<=", "Val", "&&", "Val", "<=", "SDWA9EncValues", "::", "SRC_TTMP_MAX", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_TTMP_MIN", ")", ";", "}", "const", "unsigned", "SVal", "=", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ";", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "SVal", "&&", "SVal", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "SVal", ")", ";", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "SVal", "&&", "SVal", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "SVal", ")", ";", "return", "decodeSpecialReg32", "(", "SVal", ")", ";", "}", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "return", "createRegOperand", "(", "getVgprClassId", "(", "Width", ")", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeSDWASrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38986, "Length": 164, "Cover_Rate": 0.6693877551020408} {"Template_token": ["", "using", "namespace", "", ";", "assert", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "||", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "&&", "", ")", ";", "bool", "IsWave64", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";", "if", "(", "Val", "&", "SDWA9EncValues", "::", "VOPC_DST_VCC_MASK", ")", "{", "Val", "&=", "SDWA9EncValues", "::", "VOPC_DST_SGPR_MASK", ";", "int", "TTmpIdx", "=", "getTTmpIdx", "(", "Val", ")", ";", "if", "(", "TTmpIdx", ">=", "", ")", "{", "auto", "TTmpClsId", "=", "getTtmpClassId", "(", "IsWave64", "?", "OPW64", ":", "OPW32", ")", ";", "return", "createSRegOperand", "(", "TTmpClsId", ",", "TTmpIdx", ")", ";", "}", "else", "if", "(", "Val", ">", "SGPR_MAX", ")", "{", "return", "IsWave64", "?", "decodeSpecialReg64", "(", "Val", ")", ":", "decodeSpecialReg32", "(", "Val", ")", ";", "}", "else", "{", "return", "createSRegOperand", "(", "getSgprClassId", "(", "IsWave64", "?", "OPW64", ":", "OPW32", ")", ",", "Val", ")", ";", "}", "}", "else", "{", "return", "createRegOperand", "(", "IsWave64", "?", "", ":", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeSDWAVopcDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38987, "Length": 147, "Cover_Rate": 0.8698224852071006} {"Template_token": ["", "if", "(", "DAsm", "->", "isVI", "(", ")", ")", "{", "Offset", "=", "Imm", "&", "", ";", "}", "else", "{", "Offset", "=", "SignExtend64", "<", "", ">", "(", "Imm", ")", ";", "}", "return", "addOperand", "(", "Inst", ",", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "decodeSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38988, "Length": 43, "Cover_Rate": 0.5443037974683544} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "TBA_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TBA_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "M0", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SGPR_NULL", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_BASE", ")", ";"], "ground_truth": ["case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_LIMIT", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38989, "Length": 108, "Cover_Rate": 0.44081632653061226} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "TMA_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "M0", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SGPR_NULL", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_POPS_EXITING_WAVE_ID", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_VCCZ", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_EXECZ", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SCC", ")", ";"], "ground_truth": ["case", "", ":", "return", "createRegOperand", "(", "LDS_DIRECT", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38990, "Length": 126, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "using", "namespace", "", ";", "switch", "(", "Val", ")", "{", "case", "", ":", "return", "createRegOperand", "(", "FLAT_SCR", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "XNACK_MASK", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TBA", ")", ";"], "ground_truth": ["case", "", ":", "return", "createRegOperand", "(", "TMA", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38991, "Length": 54, "Cover_Rate": 0.31213872832369943} {"Template_token": ["", "return", "createRegOperand", "(", "IsAGPR", "?", "getAgprClassId", "(", "Width", ")", ":", "getVgprClassId", "(", "Width", ")", ",", "Val", "-", "VGPR_MIN", ")", ";", "}", "if", "(", "Val", "<=", "SGPR_MAX", ")", "{", "assert", "(", "SGPR_MIN", "==", "", ")", ";", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SGPR_MIN", ")", ";", "}", "int", "TTmpIdx", "=", "getTTmpIdx", "(", "Val", ")", ";", "if", "(", "TTmpIdx", ">=", "", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "TTmpIdx", ")", ";", "}", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "Val", ")", ";", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "Val", ")", ";"], "ground_truth": ["if", "(", "Val", "==", "LITERAL_CONST", ")", "return", "decodeLiteralConstant", "(", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeSrcOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38992, "Length": 121, "Cover_Rate": 0.5817307692307693} {"Template_token": ["", "assert", "(", "Val", "<", "", ")", ";", "bool", "IsAGPR", "=", "Val", "&", "", ";", "Val", "&=", "", ";", "if", "(", "VGPR_MIN", "<=", "Val", "&&", "Val", "<=", "VGPR_MAX", ")", "{", "return", "createRegOperand", "(", "IsAGPR", "?", "getAgprClassId", "(", "Width", ")", ":", "getVgprClassId", "(", "Width", ")", ",", "Val", "-", "VGPR_MIN", ")", ";", "}", "if", "(", "Val", "<=", "SGPR_MAX", ")", "{", "assert", "(", "SGPR_MIN", "==", "", ")", ";", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SGPR_MIN", ")", ";", "}", "int", "TTmpIdx", "=", "getTTmpIdx", "(", "Val", ")", ";", "if", "(", "TTmpIdx", ">=", "", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "TTmpIdx", ")", ";", "}", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "Val", ")", ";", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "Val", ")", ";", "if", "(", "Val", "==", "LITERAL_CONST", ")", "return", "decodeLiteralConstant", "(", ")", ";", "switch", "(", "Width", ")", "{", "case", "OPW32", ":", "case", "OPW16", ":", "case", "OPWV216", ":"], "ground_truth": ["return", "decodeSpecialReg32", "(", "Val", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeSrcOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38993, "Length": 170, "Cover_Rate": 0.8173076923076923} {"Template_token": ["", "assert", "(", "OPW_FIRST_", "<=", "Width", "&&", "Width", "<", "OPW_LAST_", ")", ";", "switch", "(", "Width", ")", "{", "default", ":", "case", "OPW32", ":", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "AGPR_32RegClassID", ";"], "ground_truth": ["case", "OPW64", ":", "return", "AReg_64RegClassID", ";"], "File": "AMDGPUDisassembler1", "Func": "getAgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38994, "Length": 36, "Cover_Rate": 0.4675324675324675} {"Template_token": ["", "unsigned", "TTmpMin", "=", "(", "isGFX9", "(", ")", "||", "isGFX10", "(", ")", ")", "?", "TTMP_GFX9_GFX10_MIN", ":", "TTMP_VI_MIN", ";", "unsigned", "TTmpMax", "=", "(", "isGFX9", "(", ")", "||", "isGFX10", "(", ")", ")", "?", "TTMP_GFX9_GFX10_MAX", ":", "TTMP_VI_MAX", ";"], "ground_truth": ["return", "(", "TTmpMin", "<=", "Val", "&&", "Val", "<=", "TTmpMax", ")", "?", "Val", "-", "TTmpMin", ":", "-", "", ";"], "File": "AMDGPUDisassembler1", "Func": "getTTmpIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38996, "Length": 52, "Cover_Rate": 0.7536231884057971} {"Template_token": ["", "using", "namespace", "", ";"], "ground_truth": ["unsigned", "TTmpMin", "=", "(", "isGFX9", "(", ")", "||", "isGFX10", "(", ")", ")", "?", "TTMP_GFX9_GFX10_MIN", ":", "TTMP_VI_MIN", ";"], "File": "AMDGPUDisassembler1", "Func": "getTTmpIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 38997, "Length": 21, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "int", "FiIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "fi", ")", ";", "assert", "(", "FiIdx", "!=", "-", "", ")", ";", "if", "(", "(", "unsigned", ")", "FiIdx", ">=", "MI", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "unsigned", "Fi", "=", "MI", ".", "getOperand", "(", "FiIdx", ")", ".", "getImm", "(", ")", ";", "return", "Fi", "==", "DPP8_FI_0", "||", "Fi", "==", "DPP8_FI_1", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "isValidDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39000, "Length": 64, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "LLVM_EXTERNAL_VIBILITY", "void", "LLVMInitializeDisassembler", "(", ")", "{", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheGCNTarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCSymbolizer", "(", "getTheGCNTarget", "(", ")", ",", "createSymbolizer", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "LLVMInitializeAMDGPUDisassembler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39002, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "}", "StringRef", "Name", "=", "Symbol", ".", "Name", ";", "if", "(", "Symbol", ".", "Type", "==", "ELF", "::", "STT_OBJECT", "&&", "Name", ".", "endswith", "(", "StringRef", "(", "", ")", ")", ")", "{", "Size", "=", "", ";"], "ground_truth": ["return", "decodeKernelDescriptor", "(", "Name", ".", "drop_back", "(", "", ")", ",", "Bytes", ",", "Address", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "onSymbolStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39003, "Length": 48, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "return", "MCDisassembler", "::", "Fail", ";", "}", "StringRef", "Name", "=", "Symbol", ".", "Name", ";", "if", "(", "Symbol", ".", "Type", "==", "ELF", "::", "STT_OBJECT", "&&", "Name", ".", "endswith", "(", "StringRef", "(", "", ")", ")", ")", "{", "Size", "=", "", ";", "return", "decodeKernelDescriptor", "(", "Name", ".", "drop_back", "(", "", ")", ",", "Bytes", ",", "Address", ")", ";", "}", "return", "None", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "onSymbolStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39004, "Length": 58, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "auto", "*", "Symbols", "=", "static_cast", "<", "SectionSymbolsTy", "*", ">", "(", "DisInfo", ")", ";", "if", "(", "!", "Symbols", ")", "return", "false", ";", "auto", "Result", "=", "std", "::", "find_if", "(", "Symbols", "->", "begin", "(", ")", ",", "Symbols", "->", "end", "(", ")", ",", "[", "Value", "]", "(", "const", "SymbolInfoTy", "&", "Val", ")", "{", "return", "Val", ".", "Addr", "==", "static_cast", "<", "uint64_t", ">", "(", "Value", ")", "&&", "Val", ".", "Type", "==", "ELF", "::", "STT_NOTYPE", ";", "}", ")", ";", "if", "(", "Result", "!=", "Symbols", "->", "end", "(", ")", ")", "{", "auto", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Result", "->", "Name", ")", ";", "const", "auto", "*", "Add", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Add", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUDisassembler1", "Func": "tryAddingSymbolicOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39005, "Length": 131, "Cover_Rate": 0.7844311377245509} {"Template_token": ["", "switch", "(", "Width", ")", "{", "default", ":", "case", "OPW32", ":", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "AGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "AReg_64RegClassID", ";"], "ground_truth": ["case", "OPW128", ":", "return", "AReg_128RegClassID", ";"], "File": "AMDGPUDisassembler20", "Func": "getAgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39006, "Length": 31, "Cover_Rate": 0.43661971830985913} {"Template_token": ["", "return", "AGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "AReg_64RegClassID", ";", "case", "OPW128", ":", "return", "AReg_128RegClassID", ";", "case", "OPW512", ":", "return", "AReg_512RegClassID", ";", "case", "OPW1024", ":", "return", "AReg_1024RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler20", "Func": "getAgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39007, "Length": 29, "Cover_Rate": 0.4084507042253521} {"Template_token": ["", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "Size", "=", "Res", "?", "(", "MaxInstBytesNum", "-", "Bytes", ".", "size", "(", ")", ")", ":", "", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler21", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39010, "Length": 203, "Cover_Rate": 0.6265432098765432} {"Template_token": ["", "IsSDWA", "=", "true", ";", "break", ";", "}", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX932", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "if", "(", "Res", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "src2_modifiers", ")", ";", "}", "if", "(", "Res", "&&", "IsSDWA", ")", "Res", "=", "convertSDWAInst", "(", "MI", ")", ";", "Size", "=", "Res", "?", "(", "MaxInstBytesNum", "-", "Bytes", ".", "size", "(", ")", ")", ":", "", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler27", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39012, "Length": 271, "Cover_Rate": 0.5802997858672377} {"Template_token": ["", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ")", ";", "}", "return", "decodeSpecialReg32", "(", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ")", ";", "}", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "return", "createRegOperand", "(", "getVgprClassId", "(", "Width", ")", ",", "Val", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler2", "Func": "decodeSDWASrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39013, "Length": 58, "Cover_Rate": 0.4142857142857143} {"Template_token": ["", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "Size", "=", "Res", "?", "(", "MaxInstBytesNum", "-", "Bytes", ".", "size", "(", ")", ")", ":", "", ";"], "ground_truth": ["return", "Res", ";"], "File": "AMDGPUDisassembler30", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39014, "Length": 90, "Cover_Rate": 0.30201342281879195} {"Template_token": ["", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "Size", "=", "Res", "?", "(", "MaxInstBytesNum", "-", "Bytes", ".", "size", "(", ")", ")", ":", "", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler30", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39015, "Length": 97, "Cover_Rate": 0.32550335570469796} {"Template_token": ["", "}", "else", "if", "(", "Val", ">", "SGPR_MAX", ")", "{", "return", "decodeSpecialReg64", "(", "Val", ")", ";", "}", "else", "{", "return", "createSRegOperand", "(", "getSgprClassId", "(", "OPW64", ")", ",", "Val", ")", ";", "}", "}", "else", "{", "return", "createRegOperand", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler34", "Func": "decodeSDWAVopcDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39016, "Length": 41, "Cover_Rate": 0.3178294573643411} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_POPS_EXITING_WAVE_ID", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "break", ";", "case", "", ":", "return", "createRegOperand", "(", "SCC", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "LDS_DIRECT", ")", ";", "default", ":", "break", ";", "}", "return", "errOperand", "(", "Val", ",", "", "+", "Twine", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler34", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39017, "Length": 74, "Cover_Rate": 0.31223628691983124} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "TBA_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "M0", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SGPR_NULL", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_POPS_EXITING_WAVE_ID", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "break", ";"], "ground_truth": ["case", "", ":", "return", "createRegOperand", "(", "SCC", ")", ";"], "File": "AMDGPUDisassembler34", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39018, "Length": 127, "Cover_Rate": 0.5358649789029536} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "VCC", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TBA", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_POPS_EXITING_WAVE_ID", ")", ";", "default", ":", "break", ";", "}", "return", "errOperand", "(", "Val", ",", "", "+", "Twine", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler34", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39019, "Length": 100, "Cover_Rate": 0.7299270072992701} {"Template_token": ["", "assert", "(", "Width", "==", "OPW16", "||", "Width", "==", "OPW32", "||", "Width", "==", "OPW64", ")", ";", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "Val", ")", ";", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "Val", ")", ";", "if", "(", "Val", "==", "LITERAL_CONST", ")", "return", "decodeLiteralConstant", "(", ")", ";", "switch", "(", "Width", ")", "{", "case", "OPW32", ":", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "decodeSpecialReg32", "(", "Val", ")", ";", "case", "OPW64", ":"], "ground_truth": ["return", "decodeSpecialReg64", "(", "Val", ")", ";"], "File": "AMDGPUDisassembler37", "Func": "decodeSrcOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39021, "Length": 89, "Cover_Rate": 0.43842364532019706} {"Template_token": ["", "const", "uint64_t", "QW", "=", "eatBytes", "<", "uint64_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "if", "(", "Res", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{"], "ground_truth": ["int", "Src2ModIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src2_modifiers", ")", ";"], "File": "AMDGPUDisassembler37", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39022, "Length": 242, "Cover_Rate": 0.5845410628019324} {"Template_token": ["", "case", "", ":", "shift", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "shift", "=", "", ";", "break", ";", "default", ":", "assert", "(", "false", ")", ";", "break", ";", "}", "if", "(", "Val", "%", "(", "", "<<", "shift", ")", ")", "*", "CommentStream", "<<", "", "<<", "getRegClassName", "(", "SRegClassID", ")", "<<", "", "<<", "Val", ";", "return", "createRegOperand", "(", "SRegClassID", ",", "Val", ">>", "shift", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler3", "Func": "createSRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39023, "Length": 69, "Cover_Rate": 0.5847457627118644} {"Template_token": ["", "int", "shift", "=", "", ";", "switch", "(", "SRegClassID", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "shift", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUDisassembler3", "Func": "createSRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39024, "Length": 36, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeFPImmed", "(", "bool", "Is32", ",", "unsigned", "Imm", ")", "{", "assert", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", ";", "float", "V", "=", "", ";", "switch", "(", "Imm", ")", "{", "case", "", ":", "V", "=", "", ";", "break", ";", "case", "", ":", "V", "=", "-", "", ";", "break", ";", "case", "", ":", "V", "=", "", ";", "break", ";", "case", "", ":", "V", "=", "-", "", ";", "break", ";", "case", "", ":", "V", "=", "", ";", "break", ";", "case", "", ":", "V", "=", "-", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "V", "=", "", ";", "break", ";"], "File": "AMDGPUDisassembler3", "Func": "decodeFPImmed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39025, "Length": 99, "Cover_Rate": 0.668918918918919} {"Template_token": ["", "return", "MCOperand", "::", "createImm", "(", "(", "Imm", "<=", "", ")", "?", "(", "Imm", "-", "", ")", ":", "(", "", "-", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler3", "Func": "decodeIntImmed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39026, "Length": 25, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "assert", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", ";", "return", "MCOperand", "::", "createImm", "(", "(", "Imm", "<=", "", ")", "?", "(", "Imm", "-", "", ")", ":", "(", "", "-", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler3", "Func": "decodeIntImmed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39027, "Length": 36, "Cover_Rate": 0.8} {"Template_token": ["", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "return", "errOperand", "(", "", ",", "", "+", "Twine", "(", "Bytes", ".", "size", "(", ")", ")", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "createImm", "(", "eatB32", "(", "Bytes", ")", ")", ";"], "File": "AMDGPUDisassembler3", "Func": "decodeLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39028, "Length": 38, "Cover_Rate": 0.8085106382978723} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeLiteralConstant", "(", ")", "const", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "return", "errOperand", "(", "", ",", "", "+", "Twine", "(", "Bytes", ".", "size", "(", ")", ")", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "createImm", "(", "eatB32", "(", "Bytes", ")", ")", ";"], "File": "AMDGPUDisassembler3", "Func": "decodeLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39029, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_SGPR_32", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "createSRegOperand", "(", "", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler3", "Func": "decodeOperand_SGPR_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39031, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "createSRegOperand", "(", "", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler3", "Func": "decodeOperand_SReg_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39032, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_SReg_128", "(", "unsigned", "Val", ")", "const", "{", "return", "createSRegOperand", "(", "", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler3", "Func": "decodeOperand_SReg_128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39033, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_SReg_32", "(", "unsigned", "Val", ")", "const", "{", "return", "decodeSrcOp", "(", "OP32", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler3", "Func": "decodeOperand_SReg_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39034, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VGPR_32", "(", "unsigned", "Val", ")", "const", "{", "return", "createRegOperand", "(", "", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler3", "Func": "decodeOperand_VGPR_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39038, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "decodeSrcOp", "(", "OP32", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler3", "Func": "decodeOperand_VS_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39041, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VS_64", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "decodeSrcOp", "(", "OP64", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler3", "Func": "decodeOperand_VS_64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39042, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_VS_64", "(", "unsigned", "Val", ")", "const", "{", "return", "decodeSrcOp", "(", "OP64", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler3", "Func": "decodeOperand_VS_64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39043, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_HI", ")", ";", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "return", "createRegOperand", "(", "M0", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "break", ";"], "ground_truth": ["case", "", ":", "return", "createRegOperand", "(", "SCC", ")", ";"], "File": "AMDGPUDisassembler3", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39044, "Length": 126, "Cover_Rate": 0.65625} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "return", "createRegOperand", "(", "M0", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "break", ";", "case", "", ":", "return", "createRegOperand", "(", "SCC", ")", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler3", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39045, "Length": 77, "Cover_Rate": 0.4010416666666667} {"Template_token": ["", "switch", "(", "Val", ")", "{", "case", "", ":", "return", "createRegOperand", "(", "getMCReg", "(", "FLAT_SCR", ",", "STI", ")", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC", ")", ";"], "ground_truth": ["case", "", ":", "return", "createRegOperand", "(", "EXEC", ")", ";"], "File": "AMDGPUDisassembler3", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39046, "Length": 37, "Cover_Rate": 0.5285714285714286} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeSpecialReg64", "(", "unsigned", "Val", ")", "const", "{", "using", "namespace", "", ";", "switch", "(", "Val", ")", "{", "case", "", ":", "return", "createRegOperand", "(", "getMCReg", "(", "FLAT_SCR", ",", "STI", ")", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC", ")", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "errOperand", "(", "Val", ",", "", "+", "Twine", "(", "Val", ")", ")", ";"], "File": "AMDGPUDisassembler3", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39047, "Length": 69, "Cover_Rate": 0.9857142857142858} {"Template_token": ["", "using", "namespace", "", ";", "assert", "(", "Val", "<", "", ")", ";", "if", "(", "Val", ">=", "", ")", "return", "createRegOperand", "(", "Is32", "?", "VGPR_32RegClassID", ":", "VReg_64RegClassID", ",", "Val", "-", "", ")", ";", "if", "(", "Val", "<=", "", ")", "return", "createSRegOperand", "(", "Is32", "?", "SGPR_32RegClassID", ":", "SGPR_64RegClassID", ",", "Val", ")", ";"], "ground_truth": ["if", "(", "Val", ">=", "", "&&", "Val", "<=", "", ")", "return", "decodeIntImmed", "(", "Val", ")", ";"], "File": "AMDGPUDisassembler3", "Func": "decodeSrcOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39048, "Length": 65, "Cover_Rate": 0.5371900826446281} {"Template_token": ["", "assert", "(", "Bytes", ".", "size", "(", ")", ">=", "sizeof", "eatB32", "(", "Bytes", ")", ")", ";"], "ground_truth": ["const", "auto", "Res", "=", "", "::", "read32le", "(", "Bytes", ".", "data", "(", ")", ")", ";"], "File": "AMDGPUDisassembler3", "Func": "eatB32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39049, "Length": 30, "Cover_Rate": 0.5084745762711864} {"Template_token": ["", "DecodeStatus", "Disassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "CS", ")", "const", "{", "CommentStream", "=", "&", "CS", ";", "assert", "(", "", "(", "STI", ")", "&&", "", ")", ";", "const", "unsigned", "MaxInstBytesNum", "=", "(", "std", "::", "min", ")", "(", "(", "size_t", ")", "", ",", "Bytes_", ".", "size", "(", ")", ")", ";", "Bytes", "=", "Bytes_", ".", "slice", "(", "", ",", "MaxInstBytesNum", ")", ";", "DecodeStatus", "Res", "=", "MCDisassembler", "::", "Fail", ";", "do", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatB32", "(", "Bytes", ")", ";"], "ground_truth": ["Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";"], "File": "AMDGPUDisassembler3", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39050, "Length": 123, "Cover_Rate": 0.5168067226890757} {"Template_token": ["", "const", "uint64_t", "QW", "=", "eatBytes", "<", "uint64_t", ">", "(", "Bytes", ")", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX10_B64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "if", "(", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "dpp8", ")", "==", "-", "", ")", "break", ";", "if", "(", "convertDPP8Inst", "(", "MI", ")", "==", "MCDisassembler", "::", "Success", ")", "break", ";", "MI", "=", "MCInst", "(", ")", ";", "}", "}", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP864", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", "&&", "convertDPP8Inst", "(", "MI", ")", "==", "MCDisassembler", "::", "Success", ")", "break", ";", "MI", "=", "MCInst", "(", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA1064", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX80_UNPACKED64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX9_DL64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX832", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";"], "ground_truth": ["Res", "=", "tryDecodeInst", "(", "DecoderTableGFX932", ",", "MI", ",", "DW", ",", "Address", ")", ";"], "File": "AMDGPUDisassembler41", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39052, "Length": 362, "Cover_Rate": 0.32408236347359} {"Template_token": ["", "const", "unsigned", "SVal", "=", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ";", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "SVal", "&&", "SVal", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "SVal", ")", ";", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "SVal", "&&", "SVal", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "SVal", ")", ";", "return", "decodeSpecialReg32", "(", "SVal", ")", ";", "}", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "return", "createRegOperand", "(", "getVgprClassId", "(", "Width", ")", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler44", "Func": "decodeSDWASrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39053, "Length": 76, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "FLAT_SCR_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "XNACK_MASK_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "XNACK_MASK_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TBA_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TBA_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "TMA_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "M0", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_LIMIT", ")", ";"], "ground_truth": ["case", "", ":", "return", "createRegOperand", "(", "SRC_POPS_EXITING_WAVE_ID", ")", ";"], "File": "AMDGPUDisassembler44", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39054, "Length": 153, "Cover_Rate": 0.6710526315789473} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_BASE", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_LIMIT", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_POPS_EXITING_WAVE_ID", ")", ";", "case", "", ":", "break", ";"], "ground_truth": ["case", "", ":", "break", ";"], "File": "AMDGPUDisassembler44", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39055, "Length": 73, "Cover_Rate": 0.3201754385964912} {"Template_token": ["", "if", "(", "D16", "&&", "", "(", "STI", ")", ")", "{", "DstSize", "=", "(", "DstSize", "+", "", ")", "/", "", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ")", "DstSize", "+=", "", ";", "if", "(", "DstSize", "==", "Info", "->", "VDataDwords", "&&", "AddrSize", "==", "Info", "->", "VAddrDwords", ")", "return", "MCDisassembler", "::", "Success", ";", "int", "NewOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ",", "Info", "->", "MIMGEncoding", ",", "DstSize", ",", "AddrSize", ")", ";", "if", "(", "NewOpcode", "==", "-", "", ")", "return", "MCDisassembler", "::", "Success", ";", "unsigned", "NewVdata", "=", "", ";", "if", "(", "DstSize", "!=", "Info", "->", "VDataDwords", ")", "{", "auto", "DataRCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VDataIdx", "]", ".", "RegClass", ";", "unsigned", "Vdata0", "=", "MI", ".", "getOperand", "(", "VDataIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "VdataSub0", "=", "MRI", ".", "getSubReg", "(", "Vdata0", ",", "", ")", ";", "Vdata0", "=", "(", "VdataSub0", "!=", "", ")", "?", "VdataSub0", ":", "Vdata0", ";", "NewVdata", "=", "MRI", ".", "getMatchingSuperReg", "(", "Vdata0", ",", "", ",", "&", "MRI", ".", "getRegClass", "(", "DataRCID", ")", ")", ";", "if", "(", "NewVdata", "==", "", ")", "{", "return", "MCDisassembler", "::", "Success", ";", "}", "}", "unsigned", "NewVAddr0", "=", "", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "&&", "!", "IsNSA", "&&", "AddrSize", "!=", "Info", "->", "VAddrDwords", ")", "{", "unsigned", "VAddr0", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "getReg", "(", ")", ";", "unsigned", "VAddrSub0", "=", "MRI", ".", "getSubReg", "(", "VAddr0", ",", "", ")", ";", "VAddr0", "=", "(", "VAddrSub0", "!=", "", ")", "?", "VAddrSub0", ":", "VAddr0", ";", "auto", "AddrRCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VAddr0Idx", "]", ".", "RegClass", ";", "NewVAddr0", "=", "MRI", ".", "getMatchingSuperReg", "(", "VAddr0", ",", "", ",", "&", "MRI", ".", "getRegClass", "(", "AddrRCID", ")", ")", ";", "if", "(", "NewVAddr0", "==", "", ")", "return", "MCDisassembler", "::", "Success", ";", "}", "MI", ".", "setOpcode", "(", "NewOpcode", ")", ";", "if", "(", "NewVdata", "!=", "", ")", "{", "MI", ".", "getOperand", "(", "VDataIdx", ")", "=", "MCOperand", "::", "createReg", "(", "NewVdata", ")", ";", "if", "(", "IsAtomic", ")", "{", "MI", ".", "getOperand", "(", "VDstIdx", ")", "=", "MCOperand", "::", "createReg", "(", "NewVdata", ")", ";", "}", "}", "if", "(", "NewVAddr0", "!=", "", ")", "{", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", "=", "MCOperand", "::", "createReg", "(", "NewVAddr0", ")", ";", "}", "else", "if", "(", "IsNSA", ")", "{", "assert", "(", "AddrSize", "<=", "Info", "->", "VAddrDwords", ")", ";", "MI", ".", "erase", "(", "MI", ".", "begin", "(", ")", "+", "VAddr0Idx", "+", "AddrSize", ",", "MI", ".", "begin", "(", ")", "+", "VAddr0Idx", "+", "Info", "->", "VAddrDwords", ")", ";", "}"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "AMDGPUDisassembler46", "Func": "convertMIMGInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39056, "Length": 420, "Cover_Rate": 0.4343329886246122} {"Template_token": ["", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "Val", ")", ";", "if", "(", "Val", "==", "LITERAL_CONST", ")", "return", "decodeLiteralConstant", "(", ")", ";", "switch", "(", "Width", ")", "{", "case", "OPW32", ":", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "decodeSpecialReg32", "(", "Val", ")", ";", "case", "OPW64", ":", "return", "decodeSpecialReg64", "(", "Val", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler46", "Func": "decodeSrcOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39057, "Length": 67, "Cover_Rate": 0.319047619047619} {"Template_token": ["", "}", "auto", "*", "Symbols", "=", "static_cast", "<", "SectionSymbolsTy", "*", ">", "(", "DisInfo", ")", ";", "if", "(", "!", "Symbols", ")", "return", "false", ";", "auto", "Result", "=", "llvm", "::", "find_if", "(", "*", "Symbols", ",", "[", "Value", "]", "(", "const", "SymbolInfoTy", "&", "Val", ")", "{", "return", "Val", ".", "Addr", "==", "static_cast", "<", "uint64_t", ">", "(", "Value", ")", "&&", "Val", ".", "Type", "==", "ELF", "::", "STT_NOTYPE", ";", "}", ")", ";", "if", "(", "Result", "!=", "Symbols", "->", "end", "(", ")", ")", "{", "auto", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Result", "->", "Name", ")", ";", "const", "auto", "*", "Add", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Add", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler46", "Func": "tryAddingSymbolicOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39058, "Length": 120, "Cover_Rate": 0.759493670886076} {"Template_token": ["", "}", ")", ";", "if", "(", "Result", "!=", "Symbols", "->", "end", "(", ")", ")", "{", "auto", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Result", "->", "Name", ")", ";", "const", "auto", "*", "Add", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Add", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUDisassembler46", "Func": "tryAddingSymbolicOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39059, "Length": 60, "Cover_Rate": 0.379746835443038} {"Template_token": ["", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "if", "(", "Res", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "src2_modifiers", ")", ";", "}", "if", "(", "Res", "&&", "(", "MCII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", ")", "{", "Res", "=", "convertMIMGInst", "(", "MI", ")", ";", "}", "if", "(", "Res", "&&", "IsSDWA", ")", "Res", "=", "convertSDWAInst", "(", "MI", ")", ";", "Size", "=", "Res", "?", "(", "MaxInstBytesNum", "-", "Bytes", ".", "size", "(", ")", ")", ":", "std", "::", "min", "(", "(", "size_t", ")", "", ",", "Bytes_", ".", "size", "(", ")", ")", ";"], "ground_truth": ["return", "Res", ";"], "File": "AMDGPUDisassembler4", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39060, "Length": 220, "Cover_Rate": 0.40219378427787933} {"Template_token": ["", "using", "namespace", "", ";", "unsigned", "TTmpMin", "=", "isGFX9Plus", "(", ")", "?", "TTMP_GFX9_GFX10_MIN", ":", "TTMP_VI_MIN", ";", "unsigned", "TTmpMax", "=", "isGFX9Plus", "(", ")", "?", "TTMP_GFX9_GFX10_MAX", ":", "TTMP_VI_MAX", ";"], "ground_truth": ["return", "(", "TTmpMin", "<=", "Val", "&&", "Val", "<=", "TTmpMax", ")", "?", "Val", "-", "TTmpMin", ":", "-", "", ";"], "File": "AMDGPUDisassembler51", "Func": "getTTmpIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39061, "Length": 44, "Cover_Rate": 0.7719298245614035} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeSDWA9Src", "(", "const", "OpWidthTy", "Width", ",", "unsigned", "Val", ")", "const", "{", "using", "namespace", "", ";", "if", "(", "SDWA9EncValues", "::", "SRC_VGPR_MIN", "<=", "Val", "&&", "Val", "<=", "SDWA9EncValues", "::", "SRC_VGPR_MAX", ")", "{", "return", "createRegOperand", "(", "getVgprClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_VGPR_MIN", ")", ";", "}", "if", "(", "SDWA9EncValues", "::", "SRC_SGPR_MIN", "<=", "Val", "&&", "Val", "<=", "SDWA9EncValues", "::", "SRC_SGPR_MAX", ")", "{"], "ground_truth": ["return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ")", ";"], "File": "AMDGPUDisassembler5", "Func": "decodeSDWA9Src", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39062, "Length": 79, "Cover_Rate": 0.8494623655913979} {"Template_token": ["", "return", "decodeSDWA9Src", "(", "OPW16", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler5", "Func": "decodeSDWA9Src16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39063, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeSDWA9Src32", "(", "unsigned", "Val", ")", "const", "{"], "ground_truth": ["return", "decodeSDWA9Src", "(", "OPW32", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler5", "Func": "decodeSDWA9Src32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39066, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "using", "namespace", "", ";", "if", "(", "Val", "&", "SDWA9EncValues", "::", "VOPC_DST_VCC_MASK", ")", "{", "Val", "&=", "SDWA9EncValues", "::", "VOPC_DST_SGPR_MASK", ";", "if", "(", "Val", ">", "", "::", "SGPR_MAX", ")", "{", "return", "decodeSpecialReg64", "(", "Val", ")", ";", "}", "else", "{", "return", "createSRegOperand", "(", "getSgprClassId", "(", "OPW64", ")", ",", "Val", ")", ";", "}", "}", "else", "{"], "ground_truth": ["return", "createRegOperand", "(", "", ")", ";"], "File": "AMDGPUDisassembler5", "Func": "decodeSDWA9VopcDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39067, "Length": 58, "Cover_Rate": 0.7631578947368421} {"Template_token": ["", "return", "decodeSpecialReg64", "(", "Val", ")", ";", "}", "else", "{", "return", "createSRegOperand", "(", "getSgprClassId", "(", "OPW64", ")", ",", "Val", ")", ";", "}", "}", "else", "{", "return", "createRegOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler5", "Func": "decodeSDWA9VopcDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39068, "Length": 31, "Cover_Rate": 0.40789473684210525} {"Template_token": ["", "if", "(", "Bytes", ".", "size", "(", ")", ">=", "", ")", "{", "const", "uint64_t", "QW", "=", "eatBytes", "<", "uint64_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable32", ",", "MI", ",", "DW", ",", "Address", ")", ";"], "ground_truth": ["if", "(", "Res", ")", "break", ";"], "File": "AMDGPUDisassembler5", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39069, "Length": 154, "Cover_Rate": 0.3556581986143187} {"Template_token": ["", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX932", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "if", "(", "Res", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "src2_modifiers", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler6", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39070, "Length": 182, "Cover_Rate": 0.36472945891783565} {"Template_token": ["", "if", "(", "SDWA9EncValues", "::", "SRC_SGPR_MIN", "<=", "Val", "&&", "Val", "<=", "SDWA9EncValues", "::", "SRC_SGPR_MAX", ")", "{", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ")", ";", "}", "if", "(", "SDWA9EncValues", "::", "SRC_TTMP_MIN", "<=", "Val", "&&", "Val", "<=", "SDWA9EncValues", "::", "SRC_TTMP_MAX", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_TTMP_MIN", ")", ";", "}", "return", "decodeSpecialReg32", "(", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ")", ";", "}", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "return", "createRegOperand", "(", "getVgprClassId", "(", "Width", ")", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler7", "Func": "decodeSDWASrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39071, "Length": 98, "Cover_Rate": 0.5536723163841808} {"Template_token": ["", "using", "namespace", "", ";", "switch", "(", "Val", ")", "{", "case", "", ":", "return", "createRegOperand", "(", "FLAT_SCR_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "FLAT_SCR_HI", ")", ";", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_HI", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TBA_LO", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TBA_HI", ")", ";"], "ground_truth": ["case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TMA_LO", ")", ";"], "File": "AMDGPUDisassembler7", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39072, "Length": 104, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "switch", "(", "Val", ")", "{", "case", "", ":", "return", "createRegOperand", "(", "FLAT_SCR_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "FLAT_SCR_HI", ")", ";", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_HI", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TBA_LO", ")", ";"], "ground_truth": ["case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TBA_HI", ")", ";"], "File": "AMDGPUDisassembler7", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39073, "Length": 83, "Cover_Rate": 0.3577586206896552} {"Template_token": ["", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TMA", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC", ")", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler7", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39074, "Length": 31, "Cover_Rate": 0.31313131313131315} {"Template_token": ["", "switch", "(", "Val", ")", "{", "case", "", ":", "return", "createRegOperand", "(", "FLAT_SCR", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TBA", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TMA", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC", ")", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler7", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39075, "Length": 71, "Cover_Rate": 0.7171717171717171} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_f16kimm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "const", "auto", "*", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeMandatoryLiteralConstant", "(", "Imm", ")", ")", ";"], "File": "AMDGPUDisassembler8", "Func": "decodeOperand_f16kimm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39076, "Length": 48, "Cover_Rate": 0.9795918367346939} {"Template_token": ["", "const", "auto", "*", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeMandatoryLiteralConstant", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler8", "Func": "decodeOperand_f16kimm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39077, "Length": 29, "Cover_Rate": 0.5918367346938775} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VS_16_Deferred", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["const", "auto", "*", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "File": "AMDGPUDisassembler8", "Func": "decodeOperand_VS_16_Deferred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39080, "Length": 35, "Cover_Rate": 0.6140350877192983} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VS_16_Deferred", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "const", "auto", "*", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "llvm", "::", "Disassembler", "::", "OPW16", ",", "Imm", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler8", "Func": "decodeOperand_VS_16_Deferred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39081, "Length": 57, "Cover_Rate": 1.0} {"Template_token": ["", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "llvm", "::", "Disassembler", "::", "OPW32", ",", "Imm", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler8", "Func": "decodeOperand_VS_32_Deferred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39082, "Length": 22, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "static", "DecodeStatus", "decodeOperand_VS_32_Deferred", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["const", "auto", "*", "DAsm", "=", "static_cast", "<", "const", "Disassembler", "*", ">", "(", "Decoder", ")", ";"], "File": "AMDGPUDisassembler8", "Func": "decodeOperand_VS_32_Deferred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39083, "Length": 35, "Cover_Rate": 0.6140350877192983} {"Template_token": ["", "const", "uint64_t", "QW", "=", "eatBytes", "<", "uint64_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";"], "ground_truth": ["if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";"], "File": "AMDGPUDisassembler9", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39084, "Length": 167, "Cover_Rate": 0.37276785714285715} {"Template_token": ["", "Symbolizer", "(", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCRelocationInfo", ">", "&&", "RelInfo", ",", "void", "*", "disInfo", ")", ":", "MCSymbolizer", "(", "Ctx", ",", "std", "::", "move", "(", "RelInfo", ")", ")", ",", "DisInfo", "(", "disInfo", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "AMDGPUSymbolizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39085, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "Symbolizer", "(", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCRelocationInfo", ">", "&&", "RelInfo", ",", "void", "*", "disInfo", ")", ":", "MCSymbolizer", "(", "Ctx", ",", "std", "::", "move", "(", "RelInfo", ")", ")", ",", "DisInfo", "(", "disInfo", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "AMDGPUSymbolizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39086, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "DMask", "=", "MI", ".", "getOperand", "(", "DMaskIdx", ")", ".", "getImm", "(", ")", "&", "", ";", "if", "(", "DMask", "==", "", ")", "return", "MCDisassembler", "::", "Success", ";", "unsigned", "DstSize", "=", "IsGather4", "?", "", ":", "countPopulation", "(", "DMask", ")", ";", "if", "(", "DstSize", "==", "", ")", "return", "MCDisassembler", "::", "Success", ";", "bool", "D16", "=", "D16Idx", ">=", "", "&&", "MI", ".", "getOperand", "(", "D16Idx", ")", ".", "getImm", "(", ")", ";", "if", "(", "D16", "&&", "", "(", "STI", ")", ")", "{", "DstSize", "=", "(", "DstSize", "+", "", ")", "/", "", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ")", "return", "MCDisassembler", "::", "Success", ";", "int", "NewOpcode", "=", "-", "", ";", "if", "(", "IsGather4", ")", "{", "if", "(", "D16", "&&", "", "(", "STI", ")", ")", "NewOpcode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", ")", ";", "else", "return", "MCDisassembler", "::", "Success", ";", "}", "else", "{", "NewOpcode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "DstSize", ")", ";", "if", "(", "NewOpcode", "==", "-", "", ")", "return", "MCDisassembler", "::", "Success", ";", "}", "auto", "RCID", "=", "MCII", "->", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "VDataIdx", "]", ".", "RegClass", ";", "unsigned", "Vdata0", "=", "MI", ".", "getOperand", "(", "VDataIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "VdataSub0", "=", "MRI", ".", "getSubReg", "(", "Vdata0", ",", "", ")", ";", "Vdata0", "=", "(", "VdataSub0", "!=", "", ")", "?", "VdataSub0", ":", "Vdata0", ";", "auto", "NewVdata", "=", "MRI", ".", "getMatchingSuperReg", "(", "Vdata0", ",", "", ",", "&", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "NewVdata", "==", "", ")", "{", "return", "MCDisassembler", "::", "Success", ";", "}", "MI", ".", "setOpcode", "(", "NewOpcode", ")", ";", "MI", ".", "getOperand", "(", "VDataIdx", ")", "=", "MCOperand", "::", "createReg", "(", "NewVdata", ")", ";", "if", "(", "IsAtomic", ")", "{", "MI", ".", "getOperand", "(", "VDstIdx", ")", "=", "MCOperand", "::", "createReg", "(", "NewVdata", ")", ";", "}", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "convertMIMGInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39087, "Length": 310, "Cover_Rate": 0.6339468302658486} {"Template_token": ["", "}", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "int", "SDst", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "sdst", ")", ";", "if", "(", "SDst", "!=", "-", "", ")", "{", "insertNamedMCOperand", "(", "MI", ",", "createRegOperand", "(", "", ")", ",", "", "::", "sdst", ")", ";", "}", "else", "{"], "ground_truth": ["insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "omod", ")", ";"], "File": "AMDGPUDisassembler", "Func": "convertSDWAInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39088, "Length": 71, "Cover_Rate": 0.4551282051282051} {"Template_token": ["", "return", "new", "Disassembler", "(", "STI", ",", "Ctx", ",", "T", ".", "createMCInstrInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "createAMDGPUDisassembler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39089, "Length": 16, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "inline", "MCOperand", "Disassembler", "::", "createRegOperand", "(", "unsigned", "int", "RegId", ")", "const", "{", "return", "MCOperand", "::", "createReg", "(", "", "(", "RegId", ",", "STI", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "createRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39092, "Length": 26, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "shift", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "Val", "%", "(", "", "<<", "shift", ")", ")", "{", "*", "CommentStream", "<<", "", "<<", "getRegClassName", "(", "SRegClassID", ")", "<<", "", "<<", "Val", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "createSRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39093, "Length": 52, "Cover_Rate": 0.39097744360902253} {"Template_token": ["", "assert", "(", "Val", "<", "", ")", ";", "assert", "(", "Width", "==", "OPW256", "||", "Width", "==", "OPW512", ")", ";", "if", "(", "Val", "<=", "SGPR_MAX", ")", "{", "assert", "(", "SGPR_MIN", "==", "", ")", ";", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SGPR_MIN", ")", ";", "}", "int", "TTmpIdx", "=", "getTTmpIdx", "(", "Val", ")", ";", "if", "(", "TTmpIdx", ">=", "", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "TTmpIdx", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "decodeDstOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39094, "Length": 79, "Cover_Rate": 0.797979797979798} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_SReg_256", "(", "unsigned", "Val", ")", "const", "{", "return", "decodeDstOp", "(", "OPW256", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "decodeOperand_SReg_256", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39095, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeOperand_SReg_512", "(", "unsigned", "Val", ")", "const", "{", "return", "decodeDstOp", "(", "OPW512", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "decodeOperand_SReg_512", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39100, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ")", ";", "}", "if", "(", "SDWA9EncValues", "::", "SRC_TTMP_MIN", "<=", "Val", "&&", "Val", "<=", "SDWA9EncValues", "::", "SRC_TTMP_MAX", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "Val", "-", "SDWA9EncValues", "::", "SRC_TTMP_MIN", ")", ";", "}", "const", "unsigned", "SVal", "=", "Val", "-", "SDWA9EncValues", "::", "SRC_SGPR_MIN", ";", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "SVal", "&&", "SVal", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "SVal", ")", ";", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "SVal", "&&", "SVal", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "SVal", ")", ";", "return", "decodeSpecialReg32", "(", "SVal", ")", ";", "}", "else", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{"], "ground_truth": ["return", "createRegOperand", "(", "getVgprClassId", "(", "Width", ")", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler", "Func": "decodeSDWASrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39101, "Length": 122, "Cover_Rate": 0.5446428571428571} {"Template_token": ["", "using", "namespace", "", ";", "switch", "(", "Val", ")", "{", "case", "", ":", "return", "createRegOperand", "(", "FLAT_SCR_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "FLAT_SCR_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "XNACK_MASK_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "XNACK_MASK_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_HI", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TBA_LO", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TBA_HI", ")", ";"], "ground_truth": ["case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TMA_LO", ")", ";"], "File": "AMDGPUDisassembler", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39102, "Length": 114, "Cover_Rate": 0.47107438016528924} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "XNACK_MASK_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "XNACK_MASK_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC_HI", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TBA_LO", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TBA_HI", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TMA_LO", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TMA_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "M0", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";"], "ground_truth": ["case", "", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";"], "File": "AMDGPUDisassembler", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39103, "Length": 149, "Cover_Rate": 0.6157024793388429} {"Template_token": ["", "case", "", ":", "return", "createRegOperand", "(", "VCC", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TBA", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TMA", ")", ";"], "ground_truth": ["case", "", ":", "return", "createRegOperand", "(", "EXEC", ")", ";"], "File": "AMDGPUDisassembler", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39104, "Length": 52, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeSpecialReg64", "(", "unsigned", "Val", ")", "const", "{", "using", "namespace", "", ";", "switch", "(", "Val", ")", "{", "case", "", ":", "return", "createRegOperand", "(", "FLAT_SCR", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "XNACK_MASK", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "VCC", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TBA", ")", ";", "case", "", ":", "assert", "(", "!", "isGFX9", "(", ")", ")", ";", "return", "createRegOperand", "(", "TMA", ")", ";", "case", "", ":", "return", "createRegOperand", "(", "EXEC", ")", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "errOperand", "(", "Val", ",", "", "+", "Twine", "(", "Val", ")", ")", ";"], "File": "AMDGPUDisassembler", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39105, "Length": 107, "Cover_Rate": 0.9907407407407407} {"Template_token": ["", "}", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "Val", ")", ";", "if", "(", "INLINE_FLOATING_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "Val", ")", ";", "if", "(", "Val", "==", "LITERAL_CONST", ")", "return", "decodeLiteralConstant", "(", ")", ";", "switch", "(", "Width", ")", "{", "case", "OPW32", ":", "case", "OPW16", ":"], "ground_truth": ["case", "OPWV216", ":"], "File": "AMDGPUDisassembler", "Func": "decodeSrcOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39106, "Length": 60, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "MCOperand", "Disassembler", "::", "decodeSrcOp", "(", "const", "OpWidthTy", "Width", ",", "unsigned", "Val", ")", "const", "{", "using", "namespace", "", ";", "assert", "(", "Val", "<", "", ")", ";", "if", "(", "VGPR_MIN", "<=", "Val", "&&", "Val", "<=", "VGPR_MAX", ")", "{", "return", "createRegOperand", "(", "getVgprClassId", "(", "Width", ")", ",", "Val", "-", "VGPR_MIN", ")", ";", "}", "if", "(", "Val", "<=", "SGPR_MAX", ")", "{", "assert", "(", "SGPR_MIN", "==", "", ")", ";", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SGPR_MIN", ")", ";", "}", "int", "TTmpIdx", "=", "getTTmpIdx", "(", "Val", ")", ";", "if", "(", "TTmpIdx", ">=", "", ")", "{", "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "TTmpIdx", ")", ";", "}", "if", "(", "INLINE_INTEGER_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_INTEGER_C_MAX", ")", "return", "decodeIntImmed", "(", "Val", ")", ";"], "ground_truth": ["if", "(", "INLINE_FLOATING_C_MIN", "<=", "Val", "&&", "Val", "<=", "INLINE_FLOATING_C_MAX", ")", "return", "decodeFPImmed", "(", "Width", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler", "Func": "decodeSrcOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39107, "Length": 139, "Cover_Rate": 0.7315789473684211} {"Template_token": ["", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX9_DL64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX932", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "if", "(", "Res", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "", ")", ",", "", "::", "src2_modifiers", ")", ";", "}", "if", "(", "Res", "&&", "(", "MCII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", ")", "{", "Res", "=", "convertMIMGInst", "(", "MI", ")", ";", "}", "if", "(", "Res", "&&", "IsSDWA", ")", "Res", "=", "convertSDWAInst", "(", "MI", ")", ";"], "ground_truth": ["Size", "=", "Res", "?", "(", "MaxInstBytesNum", "-", "Bytes", ".", "size", "(", ")", ")", ":", "std", "::", "min", "(", "(", "size_t", ")", "", ",", "Bytes_", ".", "size", "(", ")", ")", ";"], "File": "AMDGPUDisassembler", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39108, "Length": 344, "Cover_Rate": 0.5820642978003384} {"Template_token": ["", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX80_UNPACKED64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX9_DL64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX932", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";"], "ground_truth": ["Res", "=", "tryDecodeInst", "(", "DecoderTable64", ",", "MI", ",", "QW", ",", "Address", ")", ";"], "File": "AMDGPUDisassembler", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39109, "Length": 210, "Cover_Rate": 0.3553299492385787} {"Template_token": ["", "return", "MCII", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "getMCII", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39111, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "Disassembler", "::", "getSgprClassId", "(", "const", "OpWidthTy", "Width", ")", "const", "{", "using", "namespace", "", ";", "assert", "(", "OPW_FIRST_", "<=", "Width", "&&", "Width", "<", "OPW_LAST_", ")", ";", "switch", "(", "Width", ")", "{", "default", ":", "case", "OPW32", ":", "case", "OPW16", ":"], "ground_truth": ["case", "OPWV216", ":"], "File": "AMDGPUDisassembler", "Func": "getSgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39114, "Length": 42, "Cover_Rate": 0.5915492957746479} {"Template_token": ["", "assert", "(", "OPW_FIRST_", "<=", "Width", "&&", "Width", "<", "OPW_LAST_", ")", ";", "switch", "(", "Width", ")", "{", "default", ":", "case", "OPW32", ":", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "TTMP_32RegClassID", ";", "case", "OPW64", ":", "return", "TTMP_64RegClassID", ";", "case", "OPW128", ":", "return", "TTMP_128RegClassID", ";", "case", "OPW256", ":", "return", "TTMP_256RegClassID", ";", "case", "OPW512", ":", "return", "TTMP_512RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "getTtmpClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39115, "Length": 56, "Cover_Rate": 0.7887323943661971} {"Template_token": ["", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "TTMP_32RegClassID", ";", "case", "OPW64", ":", "return", "TTMP_64RegClassID", ";", "case", "OPW128", ":", "return", "TTMP_128RegClassID", ";", "case", "OPW256", ":", "return", "TTMP_256RegClassID", ";", "case", "OPW512", ":", "return", "TTMP_512RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "getTtmpClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39116, "Length": 35, "Cover_Rate": 0.49295774647887325} {"Template_token": ["", "using", "namespace", "", ";", "unsigned", "TTmpMin", "=", "isGFX9", "(", ")", "?", "TTMP_GFX9_MIN", ":", "TTMP_VI_MIN", ";"], "ground_truth": ["unsigned", "TTmpMax", "=", "isGFX9", "(", ")", "?", "TTMP_GFX9_MAX", ":", "TTMP_VI_MAX", ";"], "File": "AMDGPUDisassembler", "Func": "getTTmpIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39117, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "unsigned", "TTmpMin", "=", "isGFX9", "(", ")", "?", "TTMP_GFX9_MIN", ":", "TTMP_VI_MIN", ";", "unsigned", "TTmpMax", "=", "isGFX9", "(", ")", "?", "TTMP_GFX9_MAX", ":", "TTMP_VI_MAX", ";", "return", "(", "TTmpMin", "<=", "Val", "&&", "Val", "<=", "TTmpMax", ")", "?", "Val", "-", "TTmpMin", ":", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "getTTmpIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39118, "Length": 41, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "}", "auto", "*", "Symbols", "=", "static_cast", "<", "SectionSymbolsTy", "*", ">", "(", "DisInfo", ")", ";", "if", "(", "!", "Symbols", ")", "return", "false", ";", "auto", "Result", "=", "std", "::", "find_if", "(", "Symbols", "->", "begin", "(", ")", ",", "Symbols", "->", "end", "(", ")", ",", "[", "Value", "]", "(", "const", "SymbolInfoTy", "&", "Val", ")", "{", "return", "std", "::", "get", "<", "", ">", "(", "Val", ")", "==", "static_cast", "<", "uint64_t", ">", "(", "Value", ")", "&&", "std", "::", "get", "<", "", ">", "(", "Val", ")", "==", "ELF", "::", "STT_NOTYPE", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUDisassembler", "Func": "tryAddingSymbolicOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39123, "Length": 87, "Cover_Rate": 0.4142857142857143} {"Template_token": ["", "}", "auto", "*", "Symbols", "=", "static_cast", "<", "SectionSymbolsTy", "*", ">", "(", "DisInfo", ")", ";", "if", "(", "!", "Symbols", ")", "return", "false", ";", "auto", "Result", "=", "std", "::", "find_if", "(", "Symbols", "->", "begin", "(", ")", ",", "Symbols", "->", "end", "(", ")", ",", "[", "Value", "]", "(", "const", "SymbolInfoTy", "&", "Val", ")", "{", "return", "std", "::", "get", "<", "", ">", "(", "Val", ")", "==", "static_cast", "<", "uint64_t", ">", "(", "Value", ")", "&&", "std", "::", "get", "<", "", ">", "(", "Val", ")", "==", "ELF", "::", "STT_NOTYPE", ";", "}", ")", ";", "if", "(", "Result", "!=", "Symbols", "->", "end", "(", ")", ")", "{", "auto", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "std", "::", "get", "<", "", ">", "(", "*", "Result", ")", ")", ";", "const", "auto", "*", "Add", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Add", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler", "Func": "tryAddingSymbolicOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39124, "Length": 152, "Cover_Rate": 0.7238095238095238} {"Template_token": ["", "ELFObjectWriter", "::", "ELFObjectWriter", "(", "bool", "Is64Bit", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "ELF", "::", "ELFOSABI__HSA", ",", "ELF", "::", "EM_", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter14", "Func": "AMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39125, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "ELFObjectWriter", "::", "ELFObjectWriter", "(", "bool", "Is64Bit", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "ELF", "::", "ELFOSABI__HSA", ",", "ELF", "::", "EM_", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter14", "Func": "AMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39126, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "ELFObjectWriter", "(", "Is64Bit", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter14", "Func": "createAMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39127, "Length": 21, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "override", "{", "return", "Fixup", ".", "getKind", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter14", "Func": "getRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39128, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "override", "{"], "ground_truth": ["return", "Fixup", ".", "getKind", "(", ")", ";"], "File": "AMDGPUELFObjectWriter15", "Func": "GetRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39129, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "unsigned", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "override", "{", "return", "Fixup", ".", "getKind", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter15", "Func": "GetRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39130, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "createELFObjectWriter", "(", "bool", "Is64Bit", ",", "uint8_t", "OSABI", ",", "bool", "HasRelocationAddend", ",", "raw_pwrite_stream", "&", "OS", ")", "{"], "ground_truth": ["auto", "MOTW", "=", "llvm", "::", "make_unique", "<", "ELFObjectWriter", ">", "(", "Is64Bit", ",", "OSABI", ",", "HasRelocationAddend", ")", ";"], "File": "AMDGPUELFObjectWriter16", "Func": "createAMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39131, "Length": 41, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "case", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_LO", ":", "return", "ELF", "::", "R__GOTPCREL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_HI", ":", "return", "ELF", "::", "R__GOTPCREL32_HI", ";", "case", "MCSymbolRefExpr", "::", "VK__REL32_LO", ":", "return", "ELF", "::", "R__REL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK__REL32_HI", ":", "return", "ELF", "::", "R__REL32_HI", ";", "}", "switch", "(", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "FK_PCRel_4", ":"], "ground_truth": ["return", "ELF", "::", "R__REL32", ";"], "File": "AMDGPUELFObjectWriter16", "Func": "getRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39132, "Length": 62, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "ELFObjectWriter", "::", "ELFObjectWriter", "(", "bool", "Is64Bit", ",", "uint8_t", "OSABI", ",", "bool", "HasRelocationAddend", ",", "uint8_t", "ABIVersion", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "OSABI", ",", "ELF", "::", "EM_", ",", "HasRelocationAddend", ",", "ABIVersion", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter17", "Func": "AMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39133, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "ELFObjectWriter", "::", "ELFObjectWriter", "(", "bool", "Is64Bit", ",", "uint8_t", "OSABI", ",", "bool", "HasRelocationAddend", ",", "uint8_t", "ABIVersion", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "OSABI", ",", "ELF", "::", "EM_", ",", "HasRelocationAddend", ",", "ABIVersion", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter17", "Func": "AMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39134, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ELF", "::", "R__GOTPCREL", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_LO", ":", "return", "ELF", "::", "R__GOTPCREL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_HI", ":", "return", "ELF", "::", "R__GOTPCREL32_HI", ";", "case", "MCSymbolRefExpr", "::", "VK__REL32_LO", ":", "return", "ELF", "::", "R__REL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK__REL32_HI", ":", "return", "ELF", "::", "R__REL32_HI", ";", "case", "MCSymbolRefExpr", "::", "VK__REL64", ":", "return", "ELF", "::", "R__REL64", ";", "}", "switch", "(", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "FK_PCRel_4", ":", "return", "ELF", "::", "R__REL32", ";", "case", "FK_Data_4", ":", "case", "FK_SecRel_4", ":"], "ground_truth": ["return", "ELF", "::", "R__ABS32", ";"], "File": "AMDGPUELFObjectWriter17", "Func": "getRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39137, "Length": 88, "Cover_Rate": 0.3464566929133858} {"Template_token": ["", "return", "ELF", "::", "R__GOTPCREL", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_LO", ":", "return", "ELF", "::", "R__GOTPCREL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_HI", ":", "return", "ELF", "::", "R__GOTPCREL32_HI", ";", "case", "MCSymbolRefExpr", "::", "VK__REL32_LO", ":", "return", "ELF", "::", "R__REL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK__REL32_HI", ":", "return", "ELF", "::", "R__REL32_HI", ";", "case", "MCSymbolRefExpr", "::", "VK__REL64", ":", "return", "ELF", "::", "R__REL64", ";", "}", "switch", "(", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "FK_PCRel_4", ":", "return", "ELF", "::", "R__REL32", ";"], "ground_truth": ["case", "FK_Data_4", ":"], "File": "AMDGPUELFObjectWriter18", "Func": "getRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39138, "Length": 80, "Cover_Rate": 0.418848167539267} {"Template_token": ["", "if", "(", "SymA", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "==", "", "||", "SymA", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "==", "", ")", "return", "ELF", "::", "R__ABS32_LO", ";", "}", "switch", "(", "Target", ".", "getAccessVariant", "(", ")", ")", "{", "default", ":", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ":", "return", "ELF", "::", "R__GOTPCREL", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_LO", ":", "return", "ELF", "::", "R__GOTPCREL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_HI", ":", "return", "ELF", "::", "R__GOTPCREL32_HI", ";", "case", "MCSymbolRefExpr", "::", "VK__REL32_LO", ":", "return", "ELF", "::", "R__REL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK__REL32_HI", ":"], "ground_truth": ["return", "ELF", "::", "R__REL32_HI", ";"], "File": "AMDGPUELFObjectWriter18", "Func": "getRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39139, "Length": 95, "Cover_Rate": 0.4973821989528796} {"Template_token": ["", "ELFObjectWriter", "::", "ELFObjectWriter", "(", "bool", "Is64Bit", ",", "bool", "HasRelocationAddend", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "ELF", "::", "ELFOSABI__HSA", ",", "ELF", "::", "EM_", ",", "HasRelocationAddend", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter1", "Func": "AMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39140, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "ELFObjectWriter", "::", "ELFObjectWriter", "(", "bool", "Is64Bit", ",", "bool", "HasRelocationAddend", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "ELF", "::", "ELFOSABI__HSA", ",", "ELF", "::", "EM_", ",", "HasRelocationAddend", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter1", "Func": "AMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39141, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "MCObjectWriter", "*", "llvm", "::", "createELFObjectWriter", "(", "bool", "Is64Bit", ",", "bool", "HasRelocationAddend", ",", "raw_pwrite_stream", "&", "OS", ")", "{", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "ELFObjectWriter", "(", "Is64Bit", ",", "HasRelocationAddend", ")", ";"], "ground_truth": ["return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true", ")", ";"], "File": "AMDGPUELFObjectWriter1", "Func": "createAMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39142, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "ELFObjectWriter", "(", "Is64Bit", ",", "HasRelocationAddend", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter1", "Func": "createAMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39143, "Length": 23, "Cover_Rate": 0.575} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "createELFObjectWriter", "(", "bool", "Is64Bit", ",", "uint8_t", "OSABI", ",", "bool", "HasRelocationAddend", ",", "uint8_t", "ABIVersion", ")", "{"], "ground_truth": ["return", "llvm", "::", "make_unique", "<", "ELFObjectWriter", ">", "(", "Is64Bit", ",", "OSABI", ",", "HasRelocationAddend", ",", "ABIVersion", ")", ";"], "File": "AMDGPUELFObjectWriter2", "Func": "createAMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39145, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "case", "FK_Data_8", ":", "return", "ELF", "::", "R__ABS64", ";", "}", "if", "(", "Fixup", ".", "getTargetKind", "(", ")", "==", "", ")", "{", "const", "auto", "*", "SymA", "=", "Target", ".", "getSymA", "(", ")", ";", "assert", "(", "SymA", ")", ";", "if", "(", "SymA", "->", "getSymbol", "(", ")", ".", "isUndefined", "(", ")", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "Twine", "(", "", ")", "+", "SymA", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "}"], "ground_truth": ["return", "ELF", "::", "R__REL16", ";"], "File": "AMDGPUELFObjectWriter9", "Func": "getRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39146, "Length": 88, "Cover_Rate": 0.32234432234432236} {"Template_token": ["", "ELFObjectWriter", "::", "ELFObjectWriter", "(", "bool", "Is64Bit", ",", "uint8_t", "OSABI", ",", "bool", "HasRelocationAddend", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "OSABI", ",", "ELF", "::", "EM_", ",", "HasRelocationAddend", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter", "Func": "AMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39147, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "ELFObjectWriter", "::", "ELFObjectWriter", "(", "bool", "Is64Bit", ",", "uint8_t", "OSABI", ",", "bool", "HasRelocationAddend", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "OSABI", ",", "ELF", "::", "EM_", ",", "HasRelocationAddend", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter", "Func": "AMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39148, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "return", "llvm", "::", "make_unique", "<", "ELFObjectWriter", ">", "(", "Is64Bit", ",", "OSABI", ",", "HasRelocationAddend", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter", "Func": "createAMDGPUELFObjectWriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39149, "Length": 16, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "unsigned", "ELFObjectWriter", "::", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "const", "auto", "*", "SymA", "=", "Target", ".", "getSymA", "(", ")", ")", "{", "if", "(", "SymA", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "==", "", ")", "return", "ELF", "::", "R__ABS32_LO", ";", "if", "(", "SymA", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "==", "", ")", "return", "ELF", "::", "R__ABS32_HI", ";", "}", "switch", "(", "Target", ".", "getAccessVariant", "(", ")", ")", "{", "default", ":", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ":", "return", "ELF", "::", "R__GOTPCREL", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_LO", ":", "return", "ELF", "::", "R__GOTPCREL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_HI", ":", "return", "ELF", "::", "R__GOTPCREL32_HI", ";", "case", "MCSymbolRefExpr", "::", "VK__REL32_LO", ":", "return", "ELF", "::", "R__REL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK__REL32_HI", ":", "return", "ELF", "::", "R__REL32_HI", ";", "case", "MCSymbolRefExpr", "::", "VK__REL64", ":", "return", "ELF", "::", "R__REL64", ";"], "ground_truth": ["}"], "File": "AMDGPUELFObjectWriter", "Func": "getRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39151, "Length": 151, "Cover_Rate": 0.7626262626262627} {"Template_token": ["", "void", "ELFStreamer", "::", "InitSections", "(", "bool", "NoExecStack", ")", "{"], "ground_truth": ["SwitchSection", "(", "", "(", "getContext", "(", ")", ")", ")", ";"], "File": "AMDGPUELFStreamer (2)", "Func": "InitSections", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39154, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "SwitchSection", "(", "", "(", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUELFStreamer (2)", "Func": "InitSections", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39155, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "MCELFStreamer", "*", "llvm", "::", "createELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "new", "ELFStreamer", "(", "T", ",", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUELFStreamer1", "Func": "createAMDGPUELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39156, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "ELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFStreamer9", "Func": "AMDGPUELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39158, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "ELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFStreamer9", "Func": "AMDGPUELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39159, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "MAB", ",", "OS", ",", "Emitter", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFStreamer", "Func": "AMDGPUELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39160, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "MAB", ",", "OS", ",", "Emitter", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFStreamer", "Func": "AMDGPUELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39161, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isPositionExport", "(", "const", "InstrInfo", "*", "TII", ",", "SUnit", "*", "SU", ")", "{"], "ground_truth": ["const", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";"], "File": "AMDGPUExportClustering1", "Func": "isPositionExport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39164, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "static", "bool", "isExport", "(", "const", "SUnit", "&", "SU", ")", "{", "const", "MachineInstr", "*", "MI", "=", "SU", ".", "getInstr", "(", ")", ";"], "ground_truth": ["return", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";"], "File": "AMDGPUExportClustering4", "Func": "isExport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39165, "Length": 38, "Cover_Rate": 0.8837209302325582} {"Template_token": ["", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUExportClustering4", "Func": "isExport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39166, "Length": 18, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "static", "bool", "isPositionExport", "(", "const", "InstrInfo", "*", "TII", ",", "SUnit", "*", "SU", ")", "{", "const", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";"], "ground_truth": ["int", "Imm", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "tgt", ")", "->", "getImm", "(", ")", ";"], "File": "AMDGPUExportClustering4", "Func": "isPositionExport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39167, "Length": 44, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "if", "(", "isPositionExport", "(", "TII", ",", "&", "SU", ")", ")", "PosCount", "++", ";", "removeExportDependencies", "(", "DAG", ",", "SU", ")", ";", "SmallVector", "<", "SDep", ",", "", ">", "Succs", "(", "SU", ".", "Succs", ")", ";", "for", "(", "SDep", "Succ", ":", "Succs", ")", "removeExportDependencies", "(", "DAG", ",", "*", "Succ", ".", "getSUnit", "(", ")", ")", ";", "}", "if", "(", "Chain", ".", "size", "(", ")", ">", "", ")", "{"], "ground_truth": ["sortChain", "(", "TII", ",", "Chain", ",", "PosCount", ")", ";"], "File": "AMDGPUExportClustering", "Func": "apply", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39168, "Length": 73, "Cover_Rate": 0.48026315789473684} {"Template_token": ["", "SUnit", "*", "ChainHead", "=", "Exports", ".", "front", "(", ")", ";", "for", "(", "unsigned", "Idx", "=", "", ",", "End", "=", "Exports", ".", "size", "(", ")", "-", "", ";", "Idx", "<", "End", ";", "++", "Idx", ")", "{", "SUnit", "*", "SUa", "=", "Exports", "[", "Idx", "]", ";"], "ground_truth": ["SUnit", "*", "SUb", "=", "Exports", "[", "Idx", "+", "", "]", ";"], "File": "AMDGPUExportClustering", "Func": "buildCluster", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39169, "Length": 55, "Cover_Rate": 0.34375} {"Template_token": ["", "if", "(", "!", "isExport", "(", "*", "PredSU", ")", "&&", "!", "Pred", ".", "isWeak", "(", ")", ")", "DAG", "->", "addEdge", "(", "ChainHead", ",", "SDep", "(", "PredSU", ",", "SDep", "::", "Artificial", ")", ")", ";", "}", "DAG", "->", "addEdge", "(", "SUb", ",", "SDep", "(", "SUa", ",", "SDep", "::", "Barrier", ")", ")", ";"], "ground_truth": ["DAG", "->", "addEdge", "(", "SUb", ",", "SDep", "(", "SUa", ",", "SDep", "::", "Cluster", ")", ")", ";"], "File": "AMDGPUExportClustering", "Func": "buildCluster", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39170, "Length": 65, "Cover_Rate": 0.40625} {"Template_token": ["", "return", "std", "::", "make_unique", "<", "ExportClustering", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUExportClustering", "Func": "createAMDGPUExportClusteringDAGMutation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39172, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "ExportClustering", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUExportClustering", "Func": "ExportClustering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39173, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "ExportClustering", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUExportClustering", "Func": "ExportClustering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39174, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "int", "Imm", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "tgt", ")", "->", "getImm", "(", ")", ";", "return", "Imm", ">=", "", "::", "ET_POS0", "&&", "Imm", "<=", "", "::", "ET_POS_LAST", ";"], "ground_truth": ["}"], "File": "AMDGPUExportClustering", "Func": "isPositionExport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39177, "Length": 44, "Cover_Rate": 0.6875} {"Template_token": ["", "for", "(", "const", "SDep", "&", "ExportPred", ":", "PredSU", "->", "Preds", ")", "{", "SUnit", "*", "ExportPredSU", "=", "ExportPred", ".", "getSUnit", "(", ")", ";", "if", "(", "ExportPred", ".", "isBarrier", "(", ")", "&&", "!", "isExport", "(", "*", "ExportPredSU", ")", ")", "ToAdd", ".", "push_back", "(", "SDep", "(", "ExportPredSU", ",", "SDep", "::", "Barrier", ")", ")", ";", "}", "}", "}", "for", "(", "SDep", "Pred", ":", "ToRemove", ")", "SU", ".", "removePred", "(", "Pred", ")", ";", "for", "(", "SDep", "Pred", ":", "ToAdd", ")", "DAG", "->", "addEdge", "(", "&", "SU", ",", "Pred", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUExportClustering", "Func": "removeExportDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39178, "Length": 86, "Cover_Rate": 0.5308641975308642} {"Template_token": ["", "for", "(", "SUnit", "*", "SU", ":", "Copy", ")", "{", "if", "(", "isPositionExport", "(", "TII", ",", "SU", ")", ")", "Chain", "[", "PosIdx", "++", "]", "=", "SU", ";", "else", "Chain", "[", "OtherIdx", "++", "]", "=", "SU", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUExportClustering", "Func": "sortChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39179, "Length": 37, "Cover_Rate": 0.38144329896907214} {"Template_token": ["", "void", "visitCallBase", "(", "CallBase", "&", "CB", ")", "{", "if", "(", "CB", ".", "getCalledFunction", "(", ")", ")", "return", ";", "auto", "*", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "CB", ".", "getCalledOperand", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "Callee", "&&", "isLegalToPromote", "(", "CB", ",", "Callee", ")", ")", "{", "promoteCall", "(", "CB", ",", "Callee", ")", ";"], "ground_truth": ["Modified", "=", "true", ";"], "File": "AMDGPUFixFunctionBitcasts2", "Func": "visitCallBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39180, "Length": 61, "Cover_Rate": 0.9682539682539683} {"Template_token": ["", "if", "(", "CB", ".", "getCalledFunction", "(", ")", ")", "return", ";", "auto", "*", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "CB", ".", "getCalledOperand", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Callee", "&&", "isLegalToPromote", "(", "CB", ",", "Callee", ")", ")", "{"], "File": "AMDGPUFixFunctionBitcasts2", "Func": "visitCallBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39181, "Length": 42, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "CS", ".", "getCalledFunction", "(", ")", ")", "return", ";", "auto", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "CS", ".", "getCalledValue", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "Callee", "&&", "isLegalToPromote", "(", "CS", ",", "Callee", ")", ")", "{"], "ground_truth": ["promoteCall", "(", "CS", ",", "Callee", ")", ";"], "File": "AMDGPUFixFunctionBitcasts5", "Func": "visitCallSite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39182, "Length": 48, "Cover_Rate": 0.7868852459016393} {"Template_token": ["", "FixFunctionBitcasts", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFixFunctionBitcasts", "Func": "AMDGPUFixFunctionBitcasts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39183, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "FixFunctionBitcasts", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFixFunctionBitcasts", "Func": "AMDGPUFixFunctionBitcasts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39184, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "FixFunctionBitcasts", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUFixFunctionBitcasts", "Func": "createAMDGPUFixFunctionBitcastsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39185, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "bool", "FixFunctionBitcasts", "::", "runOnModule", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["Modified", "=", "false", ";"], "File": "AMDGPUFixFunctionBitcasts", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39187, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "bool", "FixFunctionBitcasts", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Modified", "=", "false", ";", "visit", "(", "M", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "AMDGPUFixFunctionBitcasts", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39188, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "if", "(", "Callee", "&&", "isLegalToPromote", "(", "CS", ",", "Callee", ")", ")", "{", "promoteCall", "(", "CS", ",", "Callee", ")", ";"], "ground_truth": ["Modified", "=", "true", ";"], "File": "AMDGPUFixFunctionBitcasts", "Func": "visitCallSite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39189, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "FrameLowering", "::", "FrameLowering", "(", "StackDirection", "D", ",", "unsigned", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", ")", ":", "TargetFrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering (2)", "Func": "AMDGPUFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39190, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "::", "FrameLowering", "(", "StackDirection", "D", ",", "unsigned", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", ")", ":", "TargetFrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering (2)", "Func": "AMDGPUFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39191, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "void", "FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering (2)", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39192, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering (2)", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39193, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering (2)", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39194, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering (2)", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39195, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "NumEntries", "=", "", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering (2)", "Func": "getCalleeSavedSpillSlots", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39197, "Length": 8, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "int", "FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";"], "File": "AMDGPUFrameLowering (2)", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39198, "Length": 54, "Cover_Rate": 0.3176470588235294} {"Template_token": ["", "int", "FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "OffsetBytes", "=", "", "*", "(", "getStackWidth", "(", "MF", ")", "*", "", ")", ";", "int", "UpperBound", "=", "FI", "==", "-", "", "?", "MFI", "->", "getNumObjects", "(", ")", ":", "FI", ";", "for", "(", "int", "i", "=", "MFI", "->", "getObjectIndexBegin", "(", ")", ";", "i", "<", "UpperBound", ";", "++", "i", ")", "{", "OffsetBytes", "=", "RoundUpToAlignment", "(", "OffsetBytes", ",", "MFI", "->", "getObjectAlignment", "(", "i", ")", ")", ";", "OffsetBytes", "+=", "MFI", "->", "getObjectSize", "(", "i", ")", ";", "OffsetBytes", "=", "RoundUpToAlignment", "(", "OffsetBytes", ",", "", ")", ";", "}", "if", "(", "FI", "!=", "-", "", ")", "OffsetBytes", "=", "RoundUpToAlignment", "(", "OffsetBytes", ",", "MFI", "->", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["return", "OffsetBytes", "/", "(", "getStackWidth", "(", "MF", ")", "*", "", ")", ";"], "File": "AMDGPUFrameLowering (2)", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39199, "Length": 169, "Cover_Rate": 0.9941176470588236} {"Template_token": ["", "unsigned", "FrameLowering", "::", "getStackWidth", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUFrameLowering (2)", "Func": "getStackWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39201, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering (2)", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39202, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "::", "~", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering (2)", "Func": "~AMDGPUFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39203, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "::", "~", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering (2)", "Func": "~AMDGPUFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39204, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "OffsetBytes", "=", "", "*", "(", "getStackWidth", "(", "MF", ")", "*", "", ")", ";", "int", "UpperBound", "=", "FI", "==", "-", "", "?", "MFI", "->", "getNumObjects", "(", ")", ":", "FI", ";", "for", "(", "int", "i", "=", "MFI", "->", "getObjectIndexBegin", "(", ")", ";", "i", "<", "UpperBound", ";", "++", "i", ")", "{", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "MFI", "->", "getObjectAlignment", "(", "i", ")", ")", ";"], "ground_truth": ["OffsetBytes", "+=", "MFI", "->", "getObjectSize", "(", "i", ")", ";"], "File": "AMDGPUFrameLowering10", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39205, "Length": 72, "Cover_Rate": 0.4235294117647059} {"Template_token": ["", "unsigned", "OffsetBytes", "=", "", "*", "(", "getStackWidth", "(", "MF", ")", "*", "", ")", ";", "int", "UpperBound", "=", "FI", "==", "-", "", "?", "MFI", "->", "getNumObjects", "(", ")", ":", "FI", ";", "for", "(", "int", "i", "=", "MFI", "->", "getObjectIndexBegin", "(", ")", ";", "i", "<", "UpperBound", ";", "++", "i", ")", "{", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "MFI", "->", "getObjectAlignment", "(", "i", ")", ")", ";", "OffsetBytes", "+=", "MFI", "->", "getObjectSize", "(", "i", ")", ";", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "", ")", ";", "}", "if", "(", "FI", "!=", "-", "", ")", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "MFI", "->", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["return", "OffsetBytes", "/", "(", "getStackWidth", "(", "MF", ")", "*", "", ")", ";"], "File": "AMDGPUFrameLowering10", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39206, "Length": 115, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "unsigned", "OffsetBytes", "=", "", "*", "(", "getStackWidth", "(", "MF", ")", "*", "", ")", ";", "int", "UpperBound", "=", "FI", "==", "-", "", "?", "MFI", "->", "getNumObjects", "(", ")", ":", "FI", ";", "for", "(", "int", "i", "=", "MFI", "->", "getObjectIndexBegin", "(", ")", ";", "i", "<", "UpperBound", ";", "++", "i", ")", "{", "OffsetBytes", "=", "RoundUpToAlignment", "(", "OffsetBytes", ",", "MFI", "->", "getObjectAlignment", "(", "i", ")", ")", ";", "OffsetBytes", "+=", "MFI", "->", "getObjectSize", "(", "i", ")", ";", "OffsetBytes", "=", "RoundUpToAlignment", "(", "OffsetBytes", ",", "", ")", ";", "}", "if", "(", "FI", "!=", "-", "", ")", "OffsetBytes", "=", "RoundUpToAlignment", "(", "OffsetBytes", ",", "MFI", "->", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["return", "OffsetBytes", "/", "(", "getStackWidth", "(", "MF", ")", "*", "", ")", ";"], "File": "AMDGPUFrameLowering11", "Func": "getFrameIndexOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39207, "Length": 115, "Cover_Rate": 0.8098591549295775} {"Template_token": ["", "FrameLowering", "::", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", ")", ":", "TargetFrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering12", "Func": "AMDGPUFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39208, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "::", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", ")", ":", "TargetFrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering12", "Func": "AMDGPUFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39209, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "int", "FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "RegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "OffsetBytes", "=", "", "*", "(", "getStackWidth", "(", "MF", ")", "*", "", ")", ";", "int", "UpperBound", "=", "FI", "==", "-", "", "?", "MFI", ".", "getNumObjects", "(", ")", ":", "FI", ";", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ";", "i", "<", "UpperBound", ";", "++", "i", ")", "{", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "MFI", ".", "getObjectAlignment", "(", "i", ")", ")", ";", "OffsetBytes", "+=", "MFI", ".", "getObjectSize", "(", "i", ")", ";"], "ground_truth": ["OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "", ")", ";"], "File": "AMDGPUFrameLowering1", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39211, "Length": 138, "Cover_Rate": 0.7976878612716763} {"Template_token": ["", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "OffsetBytes", "=", "", "*", "(", "getStackWidth", "(", "MF", ")", "*", "", ")", ";", "int", "UpperBound", "=", "FI", "==", "-", "", "?", "MFI", "->", "getNumObjects", "(", ")", ":", "FI", ";", "for", "(", "int", "i", "=", "MFI", "->", "getObjectIndexBegin", "(", ")", ";", "i", "<", "UpperBound", ";", "++", "i", ")", "{", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "MFI", "->", "getObjectAlignment", "(", "i", ")", ")", ";", "OffsetBytes", "+=", "MFI", "->", "getObjectSize", "(", "i", ")", ";"], "ground_truth": ["OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "", ")", ";"], "File": "AMDGPUFrameLowering3", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39212, "Length": 90, "Cover_Rate": 0.5202312138728323} {"Template_token": ["", "FrameLowering", "::", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", ")", ":", "TargetFrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering9", "Func": "AMDGPUFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39213, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "::", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", ")", ":", "TargetFrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering9", "Func": "AMDGPUFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39214, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "}", "int64_t", "Offset", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ADD", ")", "{", "if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "Offset", ")", ")", ")", "return", "std", "::", "make_tuple", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Offset", ",", "Def", ")", ";", "if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_Copy", "(", "m_ICst", "(", "Offset", ")", ")", ")", ")", "return", "std", "::", "make_tuple", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Offset", ",", "Def", ")", ";", "}"], "ground_truth": ["return", "std", "::", "make_tuple", "(", "Reg", ",", "", ",", "Def", ")", ";"], "File": "AMDGPUGlobalISelUtils1", "Func": "getBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39215, "Length": 121, "Cover_Rate": 0.4959016393442623} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "getDefIgnoringCopies", "(", "Reg", ",", "MRI", ")", ";", "if", "(", "!", "Def", ")", "return", "std", "::", "make_tuple", "(", "Reg", ",", "", ",", "nullptr", ")", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", ")", "{", "unsigned", "Offset", ";", "const", "MachineOperand", "&", "Op", "=", "Def", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Offset", "=", "Op", ".", "getImm", "(", ")", ";", "else", "Offset", "=", "Op", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "return", "std", "::", "make_tuple", "(", "Register", "(", ")", ",", "Offset", ",", "Def", ")", ";", "}", "int64_t", "Offset", ";"], "ground_truth": ["if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ADD", ")", "{"], "File": "AMDGPUGlobalISelUtils1", "Func": "getBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39216, "Length": 116, "Cover_Rate": 0.47540983606557374} {"Template_token": ["", "inline", "int", "getDMaskIdx", "(", "const", "", "*", "BaseOpcode", ",", "int", "NumDefs", ")", "{", "assert", "(", "!", "BaseOpcode", "->", "Atomic", ")", ";"], "ground_truth": ["return", "NumDefs", "+", "", "+", "(", "BaseOpcode", "->", "Store", "?", "", ":", "", ")", ";"], "File": "AMDGPUGlobalISelUtils1", "Func": "getDMaskIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39217, "Length": 36, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "inline", "std", "::", "pair", "<", "int", ",", "int", ">", "getImageNumVAddr", "(", "const", "", "*", "ImageDimIntr", ",", "const", "", "*", "BaseOpcode", ")", "{", "const", "", "*", "DimInfo", "=", "", "(", "ImageDimIntr", "->", "Dim", ")", ";", "int", "NumGradients", "=", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "", ";", "int", "NumCoords", "=", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "", ";", "int", "NumLCM", "=", "BaseOpcode", "->", "LodOrClampOrMip", "?", "", ":", "", ";", "int", "NumVAddr", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "NumGradients", "+", "NumCoords", "+", "NumLCM", ";"], "ground_truth": ["return", "{", "NumVAddr", ",", "NumGradients", "}", ";"], "File": "AMDGPUGlobalISelUtils1", "Func": "getImageNumVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39219, "Length": 91, "Cover_Rate": 0.91} {"Template_token": ["", "int", "NumLCM", "=", "BaseOpcode", "->", "LodOrClampOrMip", "?", "", ":", "", ";", "int", "NumVAddr", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "NumGradients", "+", "NumCoords", "+", "NumLCM", ";", "return", "{", "NumVAddr", ",", "NumGradients", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUGlobalISelUtils1", "Func": "getImageNumVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39220, "Length": 32, "Cover_Rate": 0.32} {"Template_token": ["", "if", "(", "BaseOpcode", "->", "Atomic", ")", "return", "NumDefs", "+", "", "+", "(", "BaseOpcode", "->", "AtomicX2", "?", "", ":", "", ")", ";"], "ground_truth": ["return", "getDMaskIdx", "(", "BaseOpcode", ",", "NumDefs", ")", "+", "", ";"], "File": "AMDGPUGlobalISelUtils1", "Func": "getImageVAddrIdxBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39221, "Length": 31, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "getDefIgnoringCopies", "(", "Reg", ",", "MRI", ")", ";", "if", "(", "!", "Def", ")", "return", "std", "::", "make_pair", "(", "Reg", ",", "", ")", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", ")", "{", "unsigned", "Offset", ";", "const", "MachineOperand", "&", "Op", "=", "Def", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Offset", "=", "Op", ".", "getImm", "(", ")", ";", "else", "Offset", "=", "Op", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "return", "std", "::", "make_pair", "(", "Register", "(", ")", ",", "Offset", ")", ";", "}", "int64_t", "Offset", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ADD", ")", "{", "if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "Offset", ")", ")", ")", "return", "std", "::", "make_pair", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Offset", ")", ";", "if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_Copy", "(", "m_ICst", "(", "Offset", ")", ")", ")", ")", "return", "std", "::", "make_pair", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Offset", ")", ";", "}", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_PTRTOINT", ")", "{", "MachineInstr", "*", "Base", ";", "if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_GPtrAdd", "(", "m_MInstr", "(", "Base", ")", ",", "m_ICst", "(", "Offset", ")", ")", ")", ")", "{", "if", "(", "Base", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_INTTOPTR", ")", "return", "std", "::", "make_pair", "(", "Base", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Offset", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "Base", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Offset", ")", ";"], "File": "AMDGPUGlobalISelUtils4", "Func": "getBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39222, "Length": 299, "Cover_Rate": 0.9006024096385542} {"Template_token": ["", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Offset", "=", "Op", ".", "getImm", "(", ")", ";", "else", "Offset", "=", "Op", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "return", "std", "::", "make_pair", "(", "Register", "(", ")", ",", "Offset", ")", ";", "}", "int64_t", "Offset", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ADD", ")", "{", "if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "Offset", ")", ")", ")", "return", "std", "::", "make_pair", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Offset", ")", ";"], "ground_truth": ["if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_Copy", "(", "m_ICst", "(", "Offset", ")", ")", ")", ")", "return", "std", "::", "make_pair", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Offset", ")", ";"], "File": "AMDGPUGlobalISelUtils", "Func": "getBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39223, "Length": 145, "Cover_Rate": 0.6277056277056277} {"Template_token": ["", "return", "std", "::", "make_pair", "(", "Register", "(", ")", ",", "Offset", ")", ";", "}", "int64_t", "Offset", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ADD", ")", "{", "if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "Offset", ")", ")", ")", "return", "std", "::", "make_pair", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Offset", ")", ";"], "ground_truth": ["if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_Copy", "(", "m_ICst", "(", "Offset", ")", ")", ")", ")", "return", "std", "::", "make_pair", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Offset", ")", ";"], "File": "AMDGPUGlobalISelUtils", "Func": "getBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39224, "Length": 116, "Cover_Rate": 0.5021645021645021} {"Template_token": ["", "assert", "(", "Mask", ".", "size", "(", ")", "==", "", ")", ";", "if", "(", "Mask", "[", "", "]", "==", "-", "", "||", "Mask", "[", "", "]", "==", "-", "", ")", "return", "true", ";"], "ground_truth": ["return", "(", "Mask", "[", "", "]", "&", "", ")", "==", "(", "Mask", "[", "", "]", "&", "", ")", ";"], "File": "AMDGPUGlobalISelUtils", "Func": "isLegalVOP3PShuffleMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39225, "Length": 51, "Cover_Rate": 0.796875} {"Template_token": ["", "assert", "(", "Mask", ".", "size", "(", ")", "==", "", ")", ";", "if", "(", "Mask", "[", "", "]", "==", "-", "", "||", "Mask", "[", "", "]", "==", "-", "", ")", "return", "true", ";", "return", "(", "Mask", "[", "", "]", "&", "", ")", "==", "(", "Mask", "[", "", "]", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUGlobalISelUtils", "Func": "isLegalVOP3PShuffleMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39226, "Length": 52, "Cover_Rate": 0.8125} {"Template_token": ["", "void", "MetadataStreamerV3", "::", "begin", "(", "const", "Module", "&", "Mod", ")", "{", "emitVersion", "(", ")", ";"], "ground_truth": ["emitPrintf", "(", "Mod", ")", ";"], "File": "AMDGPUHSAMetadataStreamer10", "Func": "begin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39228, "Length": 20, "Cover_Rate": 0.625} {"Template_token": ["", "auto", "&", "DL", "=", "Func", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "auto", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "else", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getFunction", "(", "", ")", ")", "{", "assert", "(", "!", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{"], "ground_truth": ["if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{"], "File": "AMDGPUHSAMetadataStreamer10", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39229, "Length": 242, "Cover_Rate": 0.6318537859007833} {"Template_token": ["", "void", "MetadataStreamerV3", "::", "emitKernelAttrs", "(", "const", "Function", "&", "Func", ",", "msgpack", "::", "MapDocNode", "Kern", ")", "{", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "Kern", "[", "", "]", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "Kern", "[", "", "]", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "{", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "getTypeName", "(", "cast", "<", "ValueAsMetadata", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getType", "(", ")", ",", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ",", "true", ")", ";", "}", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{"], "ground_truth": ["Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "Func", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ",", "true", ")", ";"], "File": "AMDGPUHSAMetadataStreamer10", "Func": "emitKernelAttrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39230, "Length": 170, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "Kern", "[", "", "]", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "{", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "getTypeName", "(", "cast", "<", "ValueAsMetadata", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getType", "(", ")", ",", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ",", "true", ")", ";", "}", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "Func", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ",", "true", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer10", "Func": "emitKernelAttrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39231, "Length": 134, "Cover_Rate": 0.7790697674418605} {"Template_token": ["", "Version", ".", "push_back", "(", "Version", ".", "getDocument", "(", ")", "->", "getNode", "(", "VersionMinor", ")", ")", ";", "getRootMetadata", "(", "", ")", "=", "Version", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer10", "Func": "emitVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39232, "Length": 24, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "MetadataStreamerV3", "::", "emitVersion", "(", ")", "{", "auto", "Version", "=", "HSAMetadataDoc", "->", "getArrayNode", "(", ")", ";", "Version", ".", "push_back", "(", "Version", ".", "getDocument", "(", ")", "->", "getNode", "(", "VersionMajor", ")", ")", ";", "Version", ".", "push_back", "(", "Version", ".", "getDocument", "(", ")", "->", "getNode", "(", "VersionMinor", ")", ")", ";"], "ground_truth": ["getRootMetadata", "(", "", ")", "=", "Version", ";"], "File": "AMDGPUHSAMetadataStreamer10", "Func": "emitVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39233, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "if", "(", "TypeQual", ".", "find", "(", "", ")", "!=", "StringRef", "::", "npos", ")", "return", "", ";", "return", "StringSwitch", "<", "StringRef", ">", "(", "BaseTypeName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", "?", "(", "Ty", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", ":", "", ")", ":", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer10", "Func": "getValueKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39234, "Length": 153, "Cover_Rate": 0.9} {"Template_token": ["", "if", "(", "TypeQual", ".", "find", "(", "", ")", "!=", "StringRef", "::", "npos", ")", "return", "", ";", "return", "StringSwitch", "<", "StringRef", ">", "(", "BaseTypeName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", "?", "(", "Ty", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", ":", "", ")", ":", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer10", "Func": "getValueKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39235, "Length": 153, "Cover_Rate": 0.9} {"Template_token": ["", "const", "Module", "*", "M", "=", "Func", ".", "getParent", "(", ")", ";", "auto", "&", "DL", "=", "M", "->", "getDataLayout", "(", ")", ";", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "auto", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "auto", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "auto", "Int16Ty", "=", "Type", "::", "getInt16Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "Offset", "=", "alignTo", "(", "Offset", ",", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ")", ";", "emitKernelArg", "(", "DL", ",", "Int32Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int32Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int32Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "", ";", "Offset", "+=", "", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "M", "->", "getNamedMetadata", "(", "", ")", ")", "{"], "ground_truth": ["emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";"], "File": "AMDGPUHSAMetadataStreamer12", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39236, "Length": 383, "Cover_Rate": 0.5518731988472623} {"Template_token": ["", "void", "MetadataStreamerV2", "::", "verify", "(", "StringRef", "HSAMetadataString", ")", "const", "{", "errs", "(", ")", "<<", "", ";", "HSAMD", "::", "Metadata", "FromHSAMetadataString", ";", "if", "(", "fromString", "(", "std", "::", "string", "(", "HSAMetadataString", ")", ",", "FromHSAMetadataString", ")", ")", "{", "errs", "(", ")", "<<", "", ";", "return", ";", "}", "std", "::", "string", "ToHSAMetadataString", ";", "if", "(", "toString", "(", "FromHSAMetadataString", ",", "ToHSAMetadataString", ")", ")", "{"], "ground_truth": ["errs", "(", ")", "<<", "", ";"], "File": "AMDGPUHSAMetadataStreamer13", "Func": "verify", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39237, "Length": 66, "Cover_Rate": 0.6} {"Template_token": ["", "errs", "(", ")", "<<", "", ";", "return", ";", "}", "std", "::", "string", "ToHSAMetadataString", ";", "if", "(", "toString", "(", "FromHSAMetadataString", ",", "ToHSAMetadataString", ")", ")", "{", "errs", "(", ")", "<<", "", ";", "return", ";", "}", "errs", "(", ")", "<<", "(", "HSAMetadataString", "==", "ToHSAMetadataString", "?", "", ":", "", ")", "<<", "'\\n'", ";", "if", "(", "HSAMetadataString", "!=", "ToHSAMetadataString", ")", "{"], "ground_truth": ["errs", "(", ")", "<<", "", "<<", "HSAMetadataString", "<<", "'\\n'", "<<", "", "<<", "ToHSAMetadataString", "<<", "'\\n'", ";"], "File": "AMDGPUHSAMetadataStreamer13", "Func": "verify", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39238, "Length": 72, "Cover_Rate": 0.6545454545454545} {"Template_token": ["", "void", "MetadataStreamerV3", "::", "emitHiddenKernelArgs", "(", "const", "Function", "&", "Func", ",", "unsigned", "&", "Offset", ",", "msgpack", "::", "ArrayDocNode", "Args", ")", "{", "int", "HiddenArgNumBytes", "=", "getIntegerAttribute", "(", "Func", ",", "", ",", "", ")", ";", "if", "(", "!", "HiddenArgNumBytes", ")", "return", ";", "auto", "&", "DL", "=", "Func", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "auto", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "Args", ")", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "else", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getFunction", "(", "", ")", ")", "{", "assert", "(", "!", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", ";"], "ground_truth": ["emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";"], "File": "AMDGPUHSAMetadataStreamer15", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39239, "Length": 218, "Cover_Rate": 0.6646341463414634} {"Template_token": ["", "default", ":", "return", "", ";", "}", "}", "case", "Type", "::", "HalfTyID", ":", "return", "", ";", "case", "Type", "::", "FloatTyID", ":", "return", "", ";", "case", "Type", "::", "DoubleTyID", ":", "return", "", ";", "case", "Type", "::", "PointerTyID", ":", "return", "getValueType", "(", "Ty", "->", "getPointerElementType", "(", ")", ",", "TypeName", ")", ";"], "ground_truth": ["case", "Type", "::", "FixedVectorTyID", ":"], "File": "AMDGPUHSAMetadataStreamer15", "Func": "getValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39240, "Length": 53, "Cover_Rate": 0.31736526946107785} {"Template_token": ["", "void", "emitHiddenKernelArgs", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "&", "Offset", ",", "msgpack", "::", "ArrayDocNode", "Args", ")", "override", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer16", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39241, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "void", "emitHiddenKernelArgs", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "&", "Offset", ",", "msgpack", "::", "ArrayDocNode", "Args", ")", "override", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUHSAMetadataStreamer16", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39242, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "switch", "(", "Ty", "->", "getTypeID", "(", ")", ")", "{", "case", "Type", "::", "IntegerTyID", ":", "{", "if", "(", "!", "Signed", ")", "return", "(", "Twine", "(", "'u'", ")", "+", "getTypeName", "(", "Ty", ",", "true", ")", ")", ".", "str", "(", ")", ";", "auto", "BitWidth", "=", "Ty", "->", "getIntegerBitWidth", "(", ")", ";", "switch", "(", "BitWidth", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUHSAMetadataStreamer16", "Func": "getTypeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39243, "Length": 79, "Cover_Rate": 0.3891625615763547} {"Template_token": ["", "return", "", ";", "case", "Type", "::", "FloatTyID", ":", "return", "", ";", "case", "Type", "::", "DoubleTyID", ":", "return", "", ";", "case", "Type", "::", "PointerTyID", ":", "return", "getValueType", "(", "Ty", "->", "getPointerElementType", "(", ")", ",", "TypeName", ")", ";", "case", "Type", "::", "VectorTyID", ":", "return", "getValueType", "(", "Ty", "->", "getVectorElementType", "(", ")", ",", "TypeName", ")", ";", "default", ":", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer16", "Func": "getValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39244, "Length": 59, "Cover_Rate": 0.36645962732919257} {"Template_token": ["", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "Args", ")", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{"], "ground_truth": ["emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39245, "Length": 134, "Cover_Rate": 0.47183098591549294} {"Template_token": ["", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";"], "ground_truth": ["emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39246, "Length": 120, "Cover_Rate": 0.4225352112676056} {"Template_token": ["", "HSAMetadata", ".", "mKernels", ".", "push_back", "(", "Kernel", "::", "Metadata", "(", ")", ")", ";", "auto", "&", "Kernel", "=", "HSAMetadata", ".", "mKernels", ".", "back", "(", ")", ";", "Kernel", ".", "mName", "=", "Func", ".", "getName", "(", ")", ";"], "ground_truth": ["Kernel", ".", "mSymbolName", "=", "(", "Twine", "(", "Func", ".", "getName", "(", ")", ")", "+", "Twine", "(", "", ")", ")", ".", "str", "(", ")", ";"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "emitKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39247, "Length": 59, "Cover_Rate": 0.3710691823899371} {"Template_token": ["", "Arg", ".", "mPointeeAlign", "=", "PointeeAlign", ";", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "Arg", ".", "mAddrSpaceQual", "=", "getAddressSpaceQualifier", "(", "PtrTy", "->", "getAddressSpace", "(", ")", ")", ";", "Arg", ".", "mAccQual", "=", "getAccessQualifier", "(", "AccQual", ")", ";", "SmallVector", "<", "StringRef", ",", "", ">", "SplitTypeQuals", ";", "TypeQual", ".", "split", "(", "SplitTypeQuals", ",", "", ",", "-", "", ",", "false", ")", ";", "for", "(", "StringRef", "Key", ":", "SplitTypeQuals", ")", "{", "auto", "P", "=", "StringSwitch", "<", "bool", "*", ">", "(", "Key", ")", ".", "Case", "(", "", ",", "&", "Arg", ".", "mIsConst", ")", ".", "Case", "(", "", ",", "&", "Arg", ".", "mIsRestrict", ")", ".", "Case", "(", "", ",", "&", "Arg", ".", "mIsVolatile", ")", ".", "Case", "(", "", ",", "&", "Arg", ".", "mIsPipe", ")", ".", "Default", "(", "nullptr", ")", ";", "if", "(", "P", ")", "*", "P", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39248, "Length": 138, "Cover_Rate": 0.5207547169811321} {"Template_token": ["", "HSAMetadata", ".", "mKernels", ".", "back", "(", ")", ".", "mArgs", ".", "push_back", "(", "Kernel", "::", "Arg", "::", "Metadata", "(", ")", ")", ";", "auto", "&", "Arg", "=", "HSAMetadata", ".", "mKernels", ".", "back", "(", ")", ".", "mArgs", ".", "back", "(", ")", ";", "Arg", ".", "mName", "=", "Name", ";", "Arg", ".", "mTypeName", "=", "TypeName", ";", "Arg", ".", "mSize", "=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ";", "Arg", ".", "mAlign", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "Arg", ".", "mValueKind", "=", "ValueKind", ";", "Arg", ".", "mValueType", "=", "getValueType", "(", "Ty", ",", "BaseTypeName", ")", ";", "Arg", ".", "mPointeeAlign", "=", "PointeeAlign", ";", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "Arg", ".", "mAddrSpaceQual", "=", "getAddressSpaceQualifier", "(", "PtrTy", "->", "getAddressSpace", "(", ")", ")", ";", "Arg", ".", "mAccQual", "=", "getAccessQualifier", "(", "AccQual", ")", ";", "SmallVector", "<", "StringRef", ",", "", ">", "SplitTypeQuals", ";"], "ground_truth": ["TypeQual", ".", "split", "(", "SplitTypeQuals", ",", "", ",", "-", "", ",", "false", ")", ";"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39249, "Length": 153, "Cover_Rate": 0.5773584905660377} {"Template_token": ["", "if", "(", "!", "Node", ")", "return", ";", "for", "(", "auto", "Op", ":", "Node", "->", "operands", "(", ")", ")", "if", "(", "Op", "->", "getNumOperands", "(", ")", ")", "Printf", ".", "push_back", "(", "cast", "<", "MDString", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", "->", "getString", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "emitPrintf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39250, "Length": 49, "Cover_Rate": 0.6282051282051282} {"Template_token": ["", "std", "::", "shared_ptr", "<", "msgpack", "::", "Node", ">", "&", "getHSAMetadataRoot", "(", ")", "{"], "ground_truth": ["return", "HSAMetadataRoot", ";"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "getHSAMetadataRoot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39251, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "(", "*", "cast", "<", "msgpack", "::", "MapNode", ">", "(", "HSAMetadataRoot", ".", "get", "(", ")", ")", ")", "[", "Key", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "getRootMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39252, "Length": 22, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "std", "::", "shared_ptr", "<", "msgpack", "::", "Node", ">", "&", "getRootMetadata", "(", "StringRef", "Key", ")", "{"], "ground_truth": ["return", "(", "*", "cast", "<", "msgpack", "::", "MapNode", ">", "(", "HSAMetadataRoot", ".", "get", "(", ")", ")", ")", "[", "Key", "]", ";"], "File": "AMDGPUHSAMetadataStreamer18", "Func": "getRootMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39253, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "return", "", ";", "case", "Type", "::", "FloatTyID", ":", "return", "", ";", "case", "Type", "::", "DoubleTyID", ":", "return", "", ";", "case", "Type", "::", "FixedVectorTyID", ":", "{", "auto", "VecTy", "=", "cast", "<", "VectorType", ">", "(", "Ty", ")", ";", "auto", "ElTy", "=", "VecTy", "->", "getElementType", "(", ")", ";", "auto", "NumElements", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "return", "(", "Twine", "(", "getTypeName", "(", "ElTy", ",", "Signed", ")", ")", "+", "Twine", "(", "NumElements", ")", ")", ".", "str", "(", ")", ";", "}"], "ground_truth": ["default", ":"], "File": "AMDGPUHSAMetadataStreamer19", "Func": "getTypeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39254, "Length": 79, "Cover_Rate": 0.3891625615763547} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "return", "(", "Twine", "(", "'i'", ")", "+", "Twine", "(", "BitWidth", ")", ")", ".", "str", "(", ")", ";", "}", "}", "case", "Type", "::", "HalfTyID", ":", "return", "", ";", "case", "Type", "::", "FloatTyID", ":", "return", "", ";", "case", "Type", "::", "DoubleTyID", ":", "return", "", ";", "case", "Type", "::", "FixedVectorTyID", ":", "{", "auto", "VecTy", "=", "cast", "<", "VectorType", ">", "(", "Ty", ")", ";"], "ground_truth": ["auto", "ElTy", "=", "VecTy", "->", "getElementType", "(", ")", ";"], "File": "AMDGPUHSAMetadataStreamer19", "Func": "getTypeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39255, "Length": 95, "Cover_Rate": 0.46798029556650245} {"Template_token": ["", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "", ";", "Offset", "+=", "", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "M", "->", "getNamedMetadata", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "", ";", "if", "(", "!", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";"], "ground_truth": ["}", "else", "Offset", "+=", "", ";"], "File": "AMDGPUHSAMetadataStreamer1", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39256, "Length": 261, "Cover_Rate": 0.40717628705148207} {"Template_token": ["", "Offset", "+=", "", ";", "Offset", "+=", "", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "M", "->", "getNamedMetadata", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "", ";", "if", "(", "!", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";"], "ground_truth": ["if", "(", "!", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";"], "File": "AMDGPUHSAMetadataStreamer1", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39257, "Length": 217, "Cover_Rate": 0.33853354134165364} {"Template_token": ["", "StringRef", "BaseTypeName", ";", "Node", "=", "Func", "->", "getMetadata", "(", "", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "BaseTypeName", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "StringRef", "AccQual", ";", "if", "(", "Arg", ".", "getType", "(", ")", "->", "isPointerTy", "(", ")", "&&", "Arg", ".", "onlyReadsMemory", "(", ")", "&&", "Arg", ".", "hasNoAliasAttr", "(", ")", ")", "{", "AccQual", "=", "", ";", "}", "else", "{", "Node", "=", "Func", "->", "getMetadata", "(", "", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "AccQual", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "}", "StringRef", "TypeQual", ";", "Node", "=", "Func", "->", "getMetadata", "(", "", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "TypeQual", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "MaybeAlign", "PointeeAlign", ";", "Type", "*", "Ty", "=", "Arg", ".", "hasByRefAttr", "(", ")", "?", "Arg", ".", "getParamByRefType", "(", ")", ":", "Arg", ".", "getType", "(", ")", ";", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "{", "if", "(", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ")", "PointeeAlign", "=", "Arg", ".", "getParamAlign", "(", ")", ".", "valueOrOne", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer1", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39258, "Length": 241, "Cover_Rate": 0.5415730337078651} {"Template_token": ["", "unsigned", "Offset", "=", "", ";", "auto", "Args", "=", "HSAMetadataDoc", "->", "getArrayNode", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "Func", ".", "args", "(", ")", ")", "emitKernelArg", "(", "Arg", ",", "Offset", ",", "Args", ")", ";", "emitHiddenKernelArgs", "(", "MF", ",", "Offset", ",", "Args", ")", ";", "Kern", "[", "", "]", "=", "Args", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer1", "Func": "emitKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39259, "Length": 52, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Version", ".", "push_back", "(", "Version", ".", "getDocument", "(", ")", "->", "getNode", "(", "VersionMinorV5", ")", ")", ";"], "ground_truth": ["getRootMetadata", "(", "", ")", "=", "Version", ";"], "File": "AMDGPUHSAMetadataStreamer1", "Func": "emitVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39260, "Length": 23, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "void", "MetadataStreamerV5", "::", "emitVersion", "(", ")", "{", "auto", "Version", "=", "HSAMetadataDoc", "->", "getArrayNode", "(", ")", ";", "Version", ".", "push_back", "(", "Version", ".", "getDocument", "(", ")", "->", "getNode", "(", "VersionMajorV5", ")", ")", ";"], "ground_truth": ["Version", ".", "push_back", "(", "Version", ".", "getDocument", "(", ")", "->", "getNode", "(", "VersionMinorV5", ")", ")", ";"], "File": "AMDGPUHSAMetadataStreamer1", "Func": "emitVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39261, "Length": 48, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "HSACodeProps", ".", "mGroupSegmentFixedSize", "=", "ProgramInfo", ".", "LDSSize", ";", "HSACodeProps", ".", "mPrivateSegmentFixedSize", "=", "ProgramInfo", ".", "ScratchSize", ";", "HSACodeProps", ".", "mWavefrontSize", "=", "STM", ".", "getWavefrontSize", "(", ")", ";", "HSACodeProps", ".", "mNumSGPRs", "=", "ProgramInfo", ".", "NumSGPR", ";", "HSACodeProps", ".", "mNumVGPRs", "=", "ProgramInfo", ".", "NumVGPR", ";", "HSACodeProps", ".", "mMaxFlatWorkGroupSize", "=", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ";", "HSACodeProps", ".", "mIsDynamicCallStack", "=", "ProgramInfo", ".", "DynamicCallStack", ";", "HSACodeProps", ".", "mIsXNACKEnabled", "=", "STM", ".", "isXNACKEnabled", "(", ")", ";"], "ground_truth": ["HSACodeProps", ".", "mNumSpilledSGPRs", "=", "MFI", ".", "getNumSpilledSGPRs", "(", ")", ";"], "File": "AMDGPUHSAMetadataStreamer1", "Func": "getHSACodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39262, "Length": 80, "Cover_Rate": 0.35874439461883406} {"Template_token": ["", "msgpack", "::", "MapDocNode", "MetadataStreamerV3", "::", "getHSAKernelProps", "(", "const", "MachineFunction", "&", "MF", ",", "const", "ProgramInfo", "&", "ProgramInfo", ")", "const", "{", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "Kern", "=", "HSAMetadataDoc", "->", "getMapNode", "(", ")", ";", "Align", "MaxKernArgAlign", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "LDSSize", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "ScratchSize", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "std", "::", "max", "(", "Align", "(", "", ")", ",", "MaxKernArgAlign", ")", ".", "value", "(", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "STM", ".", "getWavefrontSize", "(", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "NumSGPR", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "NumVGPR", ")", ";", "if", "(", "STM", ".", "hasMAIInsts", "(", ")", ")", "{", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "NumAccVGPR", ")", ";", "}", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "MFI", ".", "getNumSpilledSGPRs", "(", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "MFI", ".", "getNumSpilledVGPRs", "(", ")", ")", ";"], "ground_truth": ["return", "Kern", ";"], "File": "AMDGPUHSAMetadataStreamer1", "Func": "getHSAKernelProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39263, "Length": 307, "Cover_Rate": 0.9967532467532467} {"Template_token": ["", "Kernel", ".", "mName", "=", "Func", ".", "getName", "(", ")", ";", "Kernel", ".", "mSymbolName", "=", "(", "Twine", "(", "Func", ".", "getName", "(", ")", ")", "+", "Twine", "(", "", ")", ")", ".", "str", "(", ")", ";", "emitKernelLanguage", "(", "Func", ")", ";", "emitKernelAttrs", "(", "Func", ")", ";", "emitKernelArgs", "(", "Func", ")", ";", "HSAMetadata", ".", "mKernels", ".", "back", "(", ")", ".", "mCodeProps", "=", "CodeProps", ";", "HSAMetadata", ".", "mKernels", ".", "back", "(", ")", ".", "mDebugProps", "=", "DebugProps", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer20", "Func": "emitKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39264, "Length": 74, "Cover_Rate": 0.5211267605633803} {"Template_token": ["", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "{", "auto", "ElTy", "=", "PtrTy", "->", "getElementType", "(", ")", ";", "if", "(", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "&&", "ElTy", "->", "isSized", "(", ")", ")", "Arg", ".", "mPointeeAlign", "=", "DL", ".", "getABITypeAlignment", "(", "ElTy", ")", ";", "}", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "Arg", ".", "mAddrSpaceQual", "=", "getAddressSpaceQualifer", "(", "PtrTy", "->", "getAddressSpace", "(", ")", ")", ";", "Arg", ".", "mAccQual", "=", "getAccessQualifier", "(", "AccQual", ")", ";", "SmallVector", "<", "StringRef", ",", "", ">", "SplitTypeQuals", ";"], "ground_truth": ["TypeQual", ".", "split", "(", "SplitTypeQuals", ",", "", ",", "-", "", ",", "false", ")", ";"], "File": "AMDGPUHSAMetadataStreamer20", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39265, "Length": 110, "Cover_Rate": 0.3559870550161812} {"Template_token": ["", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "ValueKind", "::", "HiddenGlobalOffsetX", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "ValueKind", "::", "HiddenGlobalOffsetY", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "ValueKind", "::", "HiddenGlobalOffsetZ", ")", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AMDGPUA", ".", "GLOBAL_ADDRESS", ")", ";", "auto", "CallsPrintf", "=", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ";", "if", "(", "CallsPrintf", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenPrintfBuffer", ")", ";", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "!", "CallsPrintf", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenNone", ")", ";", "}", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenDefaultQueue", ")", ";"], "ground_truth": ["emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenCompletionAction", ")", ";"], "File": "AMDGPUHSAMetadataStreamer20", "Func": "emitKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39266, "Length": 130, "Cover_Rate": 0.6372549019607843} {"Template_token": ["", "const", "MDNode", "*", "Node", ";", "StringRef", "Name", ";", "Node", "=", "Func", "->", "getMetadata", "(", "", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "Name", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "else", "if", "(", "Arg", ".", "hasName", "(", ")", ")", "Name", "=", "Arg", ".", "getName", "(", ")", ";", "StringRef", "TypeName", ";", "Node", "=", "Func", "->", "getMetadata", "(", "", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "TypeName", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "StringRef", "BaseTypeName", ";", "Node", "=", "Func", "->", "getMetadata", "(", "", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "BaseTypeName", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "StringRef", "AccQual", ";", "if", "(", "Arg", ".", "getType", "(", ")", "->", "isPointerTy", "(", ")", "&&", "Arg", ".", "onlyReadsMemory", "(", ")", "&&", "Arg", ".", "hasNoAliasAttr", "(", ")", ")", "{", "AccQual", "=", "", ";", "}", "else", "{", "Node", "=", "Func", "->", "getMetadata", "(", "", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "AccQual", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "}", "StringRef", "TypeQual", ";", "Node", "=", "Func", "->", "getMetadata", "(", "", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "TypeQual", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "Type", "*", "Ty", "=", "Arg", ".", "getType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "PointeeAlign", "=", "", ";", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "{"], "ground_truth": ["if", "(", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", ")", "{"], "File": "AMDGPUHSAMetadataStreamer22", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39267, "Length": 327, "Cover_Rate": 0.7822966507177034} {"Template_token": ["", "if", "(", "!", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "return", ";", "auto", "&", "DL", "=", "Func", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "auto", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "ValueKind", "::", "HiddenGlobalOffsetX", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "ValueKind", "::", "HiddenGlobalOffsetY", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "ValueKind", "::", "HiddenGlobalOffsetZ", ")", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AMDGPUA", ".", "GLOBAL_ADDRESS", ")", ";", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenPrintfBuffer", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenNone", ")", ";"], "ground_truth": ["if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{"], "File": "AMDGPUHSAMetadataStreamer22", "Func": "emitKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39268, "Length": 141, "Cover_Rate": 0.6467889908256881} {"Template_token": ["", "auto", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "ValueKind", "::", "HiddenGlobalOffsetX", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "ValueKind", "::", "HiddenGlobalOffsetY", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "ValueKind", "::", "HiddenGlobalOffsetZ", ")", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AMDGPUA", ".", "GLOBAL_ADDRESS", ")", ";"], "ground_truth": ["if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenPrintfBuffer", ")", ";"], "File": "AMDGPUHSAMetadataStreamer22", "Func": "emitKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39269, "Length": 89, "Cover_Rate": 0.40825688073394495} {"Template_token": ["", "void", "MetadataStreamerV3", "::", "begin", "(", "const", "Module", "&", "Mod", ")", "{", "emitVersion", "(", ")", ";", "emitPrintf", "(", "Mod", ")", ";"], "ground_truth": ["getRootMetadata", "(", "", ")", ".", "reset", "(", "new", "msgpack", "::", "ArrayNode", "(", ")", ")", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "begin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39270, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "getRootMetadata", "(", "", ")", ".", "reset", "(", "new", "msgpack", "::", "ArrayNode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "begin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39271, "Length": 16, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "Args", ")", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39272, "Length": 197, "Cover_Rate": 0.7406015037593985} {"Template_token": ["", "if", "(", "PointeeAlign", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "PointeeAlign", ")", ";", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "if", "(", "auto", "Qualifier", "=", "getAddressSpaceQualifier", "(", "PtrTy", "->", "getAddressSpace", "(", ")", ")", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "*", "Qualifier", ")", ";", "if", "(", "auto", "AQ", "=", "getAccessQualifier", "(", "AccQual", ")", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "*", "AQ", ")", ";", "SmallVector", "<", "StringRef", ",", "", ">", "SplitTypeQuals", ";", "TypeQual", ".", "split", "(", "SplitTypeQuals", ",", "", ",", "-", "", ",", "false", ")", ";", "for", "(", "StringRef", "Key", ":", "SplitTypeQuals", ")", "{", "if", "(", "Key", "==", "", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "true", ")", ";", "else", "if", "(", "Key", "==", "", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "true", ")", ";", "else", "if", "(", "Key", "==", "", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "true", ")", ";"], "ground_truth": ["else", "if", "(", "Key", "==", "", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "true", ")", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39273, "Length": 219, "Cover_Rate": 0.4781659388646288} {"Template_token": ["", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "ValueKind", ")", ";", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "getValueType", "(", "Ty", ",", "BaseTypeName", ")", ")", ";", "if", "(", "PointeeAlign", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "PointeeAlign", ")", ";", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "if", "(", "auto", "Qualifier", "=", "getAddressSpaceQualifier", "(", "PtrTy", "->", "getAddressSpace", "(", ")", ")", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "*", "Qualifier", ")", ";", "if", "(", "auto", "AQ", "=", "getAccessQualifier", "(", "AccQual", ")", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "*", "AQ", ")", ";", "SmallVector", "<", "StringRef", ",", "", ">", "SplitTypeQuals", ";", "TypeQual", ".", "split", "(", "SplitTypeQuals", ",", "", ",", "-", "", ",", "false", ")", ";", "for", "(", "StringRef", "Key", ":", "SplitTypeQuals", ")", "{", "if", "(", "Key", "==", "", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "true", ")", ";", "else", "if", "(", "Key", "==", "", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "true", ")", ";", "else", "if", "(", "Key", "==", "", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "true", ")", ";", "else", "if", "(", "Key", "==", "", ")", "Arg", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "true", ")", ";", "}"], "ground_truth": ["Args", ".", "push_back", "(", "std", "::", "move", "(", "ArgPtr", ")", ")", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39274, "Length": 271, "Cover_Rate": 0.5917030567685589} {"Template_token": ["", "auto", "Args", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ArrayNode", ">", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "Func", ".", "args", "(", ")", ")", "emitKernelArg", "(", "Arg", ",", "Offset", ",", "*", "Args", ")", ";", "emitHiddenKernelArgs", "(", "Func", ",", "Offset", ",", "*", "Args", ")", ";", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "{", "auto", "&", "DL", "=", "Func", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "auto", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "*", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "*", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "*", "Args", ")", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "*", "Args", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "*", "Args", ")", ";", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "*", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "*", "Args", ")", ";", "}", "else", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "*", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "*", "Args", ")", ";", "}", "}", "Kern", "[", "", "]", "=", "std", "::", "move", "(", "Args", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "emitKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39275, "Length": 274, "Cover_Rate": 0.9256756756756757} {"Template_token": ["", "void", "MetadataStreamerV3", "::", "emitKernelAttrs", "(", "const", "Function", "&", "Func", ",", "msgpack", "::", "MapNode", "&", "Kern", ")", "{", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "Kern", "[", "", "]", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "Kern", "[", "", "]", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "{"], "ground_truth": ["Kern", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "getTypeName", "(", "cast", "<", "ValueAsMetadata", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getType", "(", ")", ",", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ")", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "emitKernelAttrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39276, "Length": 128, "Cover_Rate": 0.7485380116959064} {"Template_token": ["", "auto", "Node", "=", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ";", "if", "(", "!", "Node", "||", "!", "Node", "->", "getNumOperands", "(", ")", ")", "return", ";", "auto", "Op0", "=", "Node", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "->", "getNumOperands", "(", ")", "<=", "", ")", "return", ";", "Kern", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "", ")", ";", "auto", "LanguageVersion", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ArrayNode", ">", "(", ")", ";", "LanguageVersion", "->", "push_back", "(", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ")", ";", "LanguageVersion", "->", "push_back", "(", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ")", ";", "Kern", "[", "", "]", "=", "std", "::", "move", "(", "LanguageVersion", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "emitKernelLanguage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39277, "Length": 162, "Cover_Rate": 0.9050279329608939} {"Template_token": ["", "for", "(", "auto", "Op", ":", "Node", "->", "operands", "(", ")", ")", "if", "(", "Op", "->", "getNumOperands", "(", ")", ")", "Printf", "->", "push_back", "(", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "cast", "<", "MDString", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", "->", "getString", "(", ")", ")", ")", ";"], "ground_truth": ["getRootMetadata", "(", "", ")", "=", "std", "::", "move", "(", "Printf", ")", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "emitPrintf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39278, "Length": 63, "Cover_Rate": 0.5943396226415094} {"Template_token": ["", "bool", "MetadataStreamerV3", "::", "emitTo", "(", "TargetStreamer", "&", "TargetStreamer", ")", "{", "return", "TargetStreamer", ".", "EmitHSAMetadata", "(", "getHSAMetadataRoot", "(", ")", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "emitTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39279, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "return", "TargetStreamer", ".", "EmitHSAMetadata", "(", "getHSAMetadataRoot", "(", ")", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "emitTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39280, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "Version", "->", "push_back", "(", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "V3", "::", "VersionMinor", ")", ")", ";"], "ground_truth": ["getRootMetadata", "(", "", ")", "=", "std", "::", "move", "(", "Version", ")", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "emitVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39281, "Length": 31, "Cover_Rate": 0.4305555555555556} {"Template_token": ["", "Version", "->", "push_back", "(", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "V3", "::", "VersionMajor", ")", ")", ";", "Version", "->", "push_back", "(", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "V3", "::", "VersionMinor", ")", ")", ";", "getRootMetadata", "(", "", ")", "=", "std", "::", "move", "(", "Version", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "emitVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39282, "Length": 51, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "std", "::", "string", "HSAMetadataString", ";", "raw_string_ostream", "StrOS", "(", "HSAMetadataString", ")", ";", "yaml", "::", "Output", "YOut", "(", "StrOS", ")", ";"], "ground_truth": ["YOut", "<<", "HSAMetadataRoot", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39283, "Length": 23, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "std", "::", "string", "HSAMetadataString", ";", "raw_string_ostream", "StrOS", "(", "HSAMetadataString", ")", ";", "yaml", "::", "Output", "YOut", "(", "StrOS", ")", ";", "YOut", "<<", "HSAMetadataRoot", ";", "if", "(", "DumpHSAMetadata", ")", "dump", "(", "StrOS", ".", "str", "(", ")", ")", ";", "if", "(", "VerifyHSAMetadata", ")", "verify", "(", "StrOS", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39284, "Length": 50, "Cover_Rate": 0.8771929824561403} {"Template_token": ["", "HSACodeProps", ".", "mWavefrontSize", "=", "STM", ".", "getWavefrontSize", "(", ")", ";", "HSACodeProps", ".", "mNumSGPRs", "=", "ProgramInfo", ".", "NumSGPR", ";", "HSACodeProps", ".", "mNumVGPRs", "=", "ProgramInfo", ".", "NumVGPR", ";", "HSACodeProps", ".", "mMaxFlatWorkGroupSize", "=", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ";", "HSACodeProps", ".", "mIsDynamicCallStack", "=", "ProgramInfo", ".", "DynamicCallStack", ";", "HSACodeProps", ".", "mIsXNACKEnabled", "=", "STM", ".", "isXNACKEnabled", "(", ")", ";", "HSACodeProps", ".", "mNumSpilledSGPRs", "=", "MFI", ".", "getNumSpilledSGPRs", "(", ")", ";", "HSACodeProps", ".", "mNumSpilledVGPRs", "=", "MFI", ".", "getNumSpilledVGPRs", "(", ")", ";"], "ground_truth": ["return", "HSACodeProps", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "getHSACodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39285, "Length": 77, "Cover_Rate": 0.35648148148148145} {"Template_token": ["", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "HSAMD", "::", "Kernel", "::", "CodeProps", "::", "Metadata", "HSACodeProps", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "assert", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ";", "unsigned", "MaxKernArgAlign", ";", "HSACodeProps", ".", "mKernargSegmentSize", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";", "HSACodeProps", ".", "mGroupSegmentFixedSize", "=", "ProgramInfo", ".", "LDSSize", ";", "HSACodeProps", ".", "mPrivateSegmentFixedSize", "=", "ProgramInfo", ".", "ScratchSize", ";", "HSACodeProps", ".", "mKernargSegmentAlign", "=", "std", "::", "max", "(", "MaxKernArgAlign", ",", "", ")", ";", "HSACodeProps", ".", "mWavefrontSize", "=", "STM", ".", "getWavefrontSize", "(", ")", ";", "HSACodeProps", ".", "mNumSGPRs", "=", "ProgramInfo", ".", "NumSGPR", ";", "HSACodeProps", ".", "mNumVGPRs", "=", "ProgramInfo", ".", "NumVGPR", ";", "HSACodeProps", ".", "mMaxFlatWorkGroupSize", "=", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ";", "HSACodeProps", ".", "mIsDynamicCallStack", "=", "ProgramInfo", ".", "DynamicCallStack", ";"], "ground_truth": ["HSACodeProps", ".", "mIsXNACKEnabled", "=", "STM", ".", "isXNACKEnabled", "(", ")", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "getHSACodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39286, "Length": 171, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "if", "(", "!", "STM", ".", "debuggerSupported", "(", ")", ")", "return", "HSADebugProps", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "HSADebugProps", ".", "mPrivateSegmentBufferSGPR", "=", "ProgramInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ";", "HSADebugProps", ".", "mWavefrontPrivateSegmentOffsetSGPR", "=", "ProgramInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "getHSADebugProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39287, "Length": 56, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "std", "::", "shared_ptr", "<", "msgpack", "::", "MapNode", ">", "MetadataStreamerV3", "::", "getHSAKernelProps", "(", "const", "MachineFunction", "&", "MF", ",", "const", "ProgramInfo", "&", "ProgramInfo", ")", "const", "{", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "HSAKernelProps", "=", "std", "::", "make_shared", "<", "msgpack", "::", "MapNode", ">", "(", ")", ";", "auto", "&", "Kern", "=", "*", "HSAKernelProps", ";", "unsigned", "MaxKernArgAlign", ";", "Kern", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ")", ";", "Kern", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "ProgramInfo", ".", "LDSSize", ")", ";", "Kern", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "ProgramInfo", ".", "ScratchSize", ")", ";", "Kern", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "std", "::", "max", "(", "uint32_t", "(", "", ")", ",", "MaxKernArgAlign", ")", ")", ";"], "ground_truth": ["Kern", "[", "", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "STM", ".", "getWavefrontSize", "(", ")", ")", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "getHSAKernelProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39288, "Length": 198, "Cover_Rate": 0.6534653465346535} {"Template_token": ["", "std", "::", "shared_ptr", "<", "msgpack", "::", "ArrayNode", ">", "MetadataStreamerV3", "::", "getWorkGroupDimensions", "(", "MDNode", "*", "Node", ")", "const", "{", "auto", "Dims", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ArrayNode", ">", "(", ")", ";"], "ground_truth": ["if", "(", "Node", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "Dims", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "getWorkGroupDimensions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39289, "Length": 45, "Cover_Rate": 0.5} {"Template_token": ["", "for", "(", "auto", "&", "Op", ":", "Node", "->", "operands", "(", ")", ")", "Dims", "->", "push_back", "(", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "Dims", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "getWorkGroupDimensions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39290, "Length": 45, "Cover_Rate": 0.5} {"Template_token": ["", "std", "::", "shared_ptr", "<", "msgpack", "::", "Node", ">", "FromHSAMetadataString", "=", "std", "::", "make_shared", "<", "msgpack", "::", "MapNode", ">", "(", ")", ";", "yaml", "::", "Input", "YIn", "(", "HSAMetadataString", ")", ";", "YIn", ">>", "FromHSAMetadataString", ";", "if", "(", "YIn", ".", "error", "(", ")", ")", "{", "errs", "(", ")", "<<", "", ";", "return", ";", "}", "std", "::", "string", "ToHSAMetadataString", ";", "raw_string_ostream", "StrOS", "(", "ToHSAMetadataString", ")", ";", "yaml", "::", "Output", "YOut", "(", "StrOS", ")", ";"], "ground_truth": ["YOut", "<<", "FromHSAMetadataString", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "verify", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39291, "Length": 74, "Cover_Rate": 0.5323741007194245} {"Template_token": ["", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "", ";", "Offset", "+=", "", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "M", "->", "getNamedMetadata", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "", ";", "if", "(", "M", "->", "getModuleFlag", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "", ";", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "", ";", "Offset", "+=", "", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "emitKernelArg", "(", "DL", ",", "Int32Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int32Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "", ";", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["if", "(", "MFI", ".", "hasQueuePtr", "(", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";"], "File": "AMDGPUHSAMetadataStreamer25", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39292, "Length": 416, "Cover_Rate": 0.6775244299674267} {"Template_token": ["", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "M", "->", "getNamedMetadata", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "", ";", "if", "(", "M", "->", "getModuleFlag", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "", ";", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";"], "ground_truth": ["}", "else", "Offset", "+=", "", ";"], "File": "AMDGPUHSAMetadataStreamer25", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39293, "Length": 200, "Cover_Rate": 0.3257328990228013} {"Template_token": ["", "void", "MetadataStreamerV3", "::", "emitHiddenKernelArgs", "(", "const", "Function", "&", "Func", ",", "unsigned", "&", "Offset", ",", "msgpack", "::", "ArrayDocNode", "Args", ")", "{", "int", "HiddenArgNumBytes", "=", "getIntegerAttribute", "(", "Func", ",", "", ",", "", ")", ";", "if", "(", "!", "HiddenArgNumBytes", ")", "return", ";", "auto", "&", "DL", "=", "Func", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "auto", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "", ",", "Offset", ",", "Args", ")", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer26", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39294, "Length": 265, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "Kern", "=", "HSAMetadataDoc", "->", "getMapNode", "(", ")", ";", "unsigned", "MaxKernArgAlign", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "LDSSize", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "ScratchSize", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "std", "::", "max", "(", "uint32_t", "(", "", ")", ",", "MaxKernArgAlign", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "STM", ".", "getWavefrontSize", "(", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "NumSGPR", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "NumVGPR", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "MFI", ".", "getNumSpilledSGPRs", "(", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "MFI", ".", "getNumSpilledVGPRs", "(", ")", ")", ";"], "ground_truth": ["return", "Kern", ";"], "File": "AMDGPUHSAMetadataStreamer26", "Func": "getHSAKernelProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39295, "Length": 242, "Cover_Rate": 0.8768115942028986} {"Template_token": ["", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "}"], "ground_truth": ["Kern", "[", "", "]", "=", "Args", ";"], "File": "AMDGPUHSAMetadataStreamer29", "Func": "emitKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39296, "Length": 114, "Cover_Rate": 0.41605839416058393} {"Template_token": ["", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "}", "Kern", "[", "", "]", "=", "Args", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer29", "Func": "emitKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39297, "Length": 133, "Cover_Rate": 0.4854014598540146} {"Template_token": ["", "emitVersion", "(", ")", ";"], "ground_truth": ["emitPrintf", "(", "Mod", ")", ";"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "begin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39298, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "errs", "(", ")", "<<", "", "<<", "HSAMetadataString", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39299, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "void", "MetadataStreamer", "::", "dump", "(", "StringRef", "HSAMetadataString", ")", "const", "{", "errs", "(", ")", "<<", "", "<<", "HSAMetadataString", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39300, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenPrintfBuffer", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenNone", ")", ";", "}", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenDefaultQueue", ")", ";"], "ground_truth": ["emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenCompletionAction", ")", ";"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39301, "Length": 101, "Cover_Rate": 0.42436974789915966} {"Template_token": ["", "auto", "DebugProps", "=", "getHSADebugProps", "(", "MF", ",", "ProgramInfo", ")", ";", "HSAMetadata", ".", "mKernels", ".", "push_back", "(", "Kernel", "::", "Metadata", "(", ")", ")", ";", "auto", "&", "Kernel", "=", "HSAMetadata", ".", "mKernels", ".", "back", "(", ")", ";", "Kernel", ".", "mName", "=", "Func", ".", "getName", "(", ")", ";", "Kernel", ".", "mSymbolName", "=", "(", "Twine", "(", "Func", ".", "getName", "(", ")", ")", "+", "Twine", "(", "", ")", ")", ".", "str", "(", ")", ";", "emitKernelLanguage", "(", "Func", ")", ";", "emitKernelAttrs", "(", "Func", ")", ";"], "ground_truth": ["emitKernelArgs", "(", "Func", ")", ";"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "emitKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39302, "Length": 84, "Cover_Rate": 0.5283018867924528} {"Template_token": ["", "Arg", ".", "mAccQual", "=", "getAccessQualifier", "(", "AccQual", ")", ";", "SmallVector", "<", "StringRef", ",", "", ">", "SplitTypeQuals", ";", "TypeQual", ".", "split", "(", "SplitTypeQuals", ",", "", ",", "-", "", ",", "false", ")", ";", "for", "(", "StringRef", "Key", ":", "SplitTypeQuals", ")", "{", "auto", "P", "=", "StringSwitch", "<", "bool", "*", ">", "(", "Key", ")", ".", "Case", "(", "", ",", "&", "Arg", ".", "mIsConst", ")", ".", "Case", "(", "", ",", "&", "Arg", ".", "mIsRestrict", ")", ".", "Case", "(", "", ",", "&", "Arg", ".", "mIsVolatile", ")", ".", "Case", "(", "", ",", "&", "Arg", ".", "mIsPipe", ")", ".", "Default", "(", "nullptr", ")", ";", "if", "(", "P", ")", "*", "P", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39303, "Length": 106, "Cover_Rate": 0.4} {"Template_token": ["", "Arg", ".", "mAlign", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "Arg", ".", "mValueKind", "=", "ValueKind", ";", "Arg", ".", "mValueType", "=", "getValueType", "(", "Ty", ",", "BaseTypeName", ")", ";", "Arg", ".", "mPointeeAlign", "=", "PointeeAlign", ";", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "Arg", ".", "mAddrSpaceQual", "=", "getAddressSpaceQualifer", "(", "PtrTy", "->", "getAddressSpace", "(", ")", ")", ";", "Arg", ".", "mAccQual", "=", "getAccessQualifier", "(", "AccQual", ")", ";", "SmallVector", "<", "StringRef", ",", "", ">", "SplitTypeQuals", ";"], "ground_truth": ["TypeQual", ".", "split", "(", "SplitTypeQuals", ",", "", ",", "-", "", ",", "false", ")", ";"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39304, "Length": 91, "Cover_Rate": 0.3433962264150943} {"Template_token": ["", "void", "MetadataStreamer", "::", "emitKernelArgs", "(", "const", "Function", "&", "Func", ")", "{", "for", "(", "auto", "&", "Arg", ":", "Func", ".", "args", "(", ")", ")", "emitKernelArg", "(", "Arg", ")", ";", "emitHiddenKernelArgs", "(", "Func", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "emitKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39305, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "void", "MetadataStreamer", "::", "emitKernelAttrs", "(", "const", "Function", "&", "Func", ")", "{", "auto", "&", "Attrs", "=", "HSAMetadata", ".", "mKernels", ".", "back", "(", ")", ".", "mAttrs", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "Attrs", ".", "mReqdWorkGroupSize", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "Attrs", ".", "mWorkGroupSizeHint", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "{", "Attrs", ".", "mVecTypeHint", "=", "getTypeName", "(", "cast", "<", "ValueAsMetadata", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getType", "(", ")", ",", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "}", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "Attrs", ".", "mRuntimeHandle", "=", "Func", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "emitKernelAttrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39306, "Length": 155, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "Node", "=", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ";", "if", "(", "!", "Node", "||", "!", "Node", "->", "getNumOperands", "(", ")", ")", "return", ";", "auto", "Op0", "=", "Node", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "->", "getNumOperands", "(", ")", "<=", "", ")", "return", ";", "Kernel", ".", "mLanguage", "=", "", ";", "Kernel", ".", "mLanguageVersion", ".", "push_back", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "Kernel", ".", "mLanguageVersion", ".", "push_back", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "emitKernelLanguage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39307, "Length": 109, "Cover_Rate": 0.8257575757575758} {"Template_token": ["", "for", "(", "auto", "Op", ":", "Node", "->", "operands", "(", ")", ")", "if", "(", "Op", "->", "getNumOperands", "(", ")", ")", "Printf", ".", "push_back", "(", "cast", "<", "MDString", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", "->", "getString", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "emitPrintf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39308, "Length": 42, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "auto", "&", "Printf", "=", "HSAMetadata", ".", "mPrintf", ";", "auto", "Node", "=", "Mod", ".", "getNamedMetadata", "(", "", ")", ";", "if", "(", "!", "Node", ")", "return", ";"], "ground_truth": ["for", "(", "auto", "Op", ":", "Node", "->", "operands", "(", ")", ")", "if", "(", "Op", "->", "getNumOperands", "(", ")", ")", "Printf", ".", "push_back", "(", "cast", "<", "MDString", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", "->", "getString", "(", ")", ")", ";"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "emitPrintf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39309, "Length": 66, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "auto", "&", "Version", "=", "HSAMetadata", ".", "mVersion", ";", "Version", ".", "push_back", "(", "VersionMajor", ")", ";"], "ground_truth": ["Version", ".", "push_back", "(", "VersionMinor", ")", ";"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "emitVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39310, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "Version", ".", "push_back", "(", "VersionMajor", ")", ";"], "ground_truth": ["Version", ".", "push_back", "(", "VersionMinor", ")", ";"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "emitVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39311, "Length": 14, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "void", "MetadataStreamer", "::", "end", "(", ")", "{", "std", "::", "string", "HSAMetadataString", ";", "if", "(", "toString", "(", "HSAMetadata", ",", "HSAMetadataString", ")", ")", "return", ";", "if", "(", "DumpHSAMetadata", ")", "dump", "(", "HSAMetadataString", ")", ";"], "ground_truth": ["if", "(", "VerifyHSAMetadata", ")", "verify", "(", "HSAMetadataString", ")", ";"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39312, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "if", "(", "AddressSpace", "==", "AS", "::", "GLOBAL_ADDRESS", ")", "return", "AddressSpaceQualifier", "::", "Global", ";", "if", "(", "AddressSpace", "==", "AS", "::", "CONSTANT_ADDRESS", ")", "return", "AddressSpaceQualifier", "::", "Constant", ";", "if", "(", "AddressSpace", "==", "AS", "::", "LOCAL_ADDRESS", ")", "return", "AddressSpaceQualifier", "::", "Local", ";", "if", "(", "AddressSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "AddressSpaceQualifier", "::", "Generic", ";"], "ground_truth": ["if", "(", "AddressSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "return", "AddressSpaceQualifier", "::", "Region", ";"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "getAddressSpaceQualifer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39313, "Length": 65, "Cover_Rate": 0.6914893617021277} {"Template_token": ["", "HSACodeProps", ".", "mWavefrontSize", "=", "STM", ".", "getWavefrontSize", "(", ")", ";", "HSACodeProps", ".", "mNumSGPRs", "=", "ProgramInfo", ".", "NumSGPR", ";", "HSACodeProps", ".", "mNumVGPRs", "=", "ProgramInfo", ".", "NumVGPR", ";", "HSACodeProps", ".", "mMaxFlatWorkGroupSize", "=", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ";", "HSACodeProps", ".", "mIsDynamicCallStack", "=", "ProgramInfo", ".", "DynamicCallStack", ";", "HSACodeProps", ".", "mIsXNACKEnabled", "=", "STM", ".", "isXNACKEnabled", "(", ")", ";", "HSACodeProps", ".", "mNumSpilledSGPRs", "=", "MFI", ".", "getNumSpilledSGPRs", "(", ")", ";", "HSACodeProps", ".", "mNumSpilledVGPRs", "=", "MFI", ".", "getNumSpilledVGPRs", "(", ")", ";", "return", "HSACodeProps", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "getHSACodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39314, "Length": 78, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "HSACodeProps", ".", "mWavefrontSize", "=", "STM", ".", "getWavefrontSize", "(", ")", ";", "HSACodeProps", ".", "mNumSGPRs", "=", "ProgramInfo", ".", "NumSGPR", ";", "HSACodeProps", ".", "mNumVGPRs", "=", "ProgramInfo", ".", "NumVGPR", ";", "HSACodeProps", ".", "mMaxFlatWorkGroupSize", "=", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ";", "HSACodeProps", ".", "mIsDynamicCallStack", "=", "ProgramInfo", ".", "DynamicCallStack", ";", "HSACodeProps", ".", "mIsXNACKEnabled", "=", "STM", ".", "isXNACKEnabled", "(", ")", ";", "HSACodeProps", ".", "mNumSpilledSGPRs", "=", "MFI", ".", "getNumSpilledSGPRs", "(", ")", ";", "HSACodeProps", ".", "mNumSpilledVGPRs", "=", "MFI", ".", "getNumSpilledVGPRs", "(", ")", ";"], "ground_truth": ["return", "HSACodeProps", ";"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "getHSACodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39315, "Length": 77, "Cover_Rate": 0.35648148148148145} {"Template_token": ["", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "HSAMD", "::", "Kernel", "::", "DebugProps", "::", "Metadata", "HSADebugProps", ";", "if", "(", "!", "STM", ".", "debuggerSupported", "(", ")", ")", "return", "HSADebugProps", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "HSADebugProps", ".", "mDebuggerABIVersion", ".", "push_back", "(", "", ")", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "HSADebugProps", ".", "mPrivateSegmentBufferSGPR", "=", "ProgramInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ";", "HSADebugProps", ".", "mWavefrontPrivateSegmentOffsetSGPR", "=", "ProgramInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "getHSADebugProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39316, "Length": 79, "Cover_Rate": 0.7596153846153846} {"Template_token": ["", "errs", "(", ")", "<<", "", ";", "return", ";", "}", "errs", "(", ")", "<<", "(", "HSAMetadataString", "==", "ToHSAMetadataString", "?", "", ":", "", ")", "<<", "'\\n'", ";", "if", "(", "HSAMetadataString", "!=", "ToHSAMetadataString", ")", "{"], "ground_truth": ["errs", "(", ")", "<<", "", "<<", "HSAMetadataString", "<<", "'\\n'", "<<", "", "<<", "ToHSAMetadataString", "<<", "'\\n'", ";"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "verify", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39318, "Length": 48, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "void", "MetadataStreamer", "::", "verify", "(", "StringRef", "HSAMetadataString", ")", "const", "{", "errs", "(", ")", "<<", "", ";", "HSAMD", "::", "Metadata", "FromHSAMetadataString", ";", "if", "(", "fromString", "(", "HSAMetadataString", ",", "FromHSAMetadataString", ")", ")", "{", "errs", "(", ")", "<<", "", ";", "return", ";", "}", "std", "::", "string", "ToHSAMetadataString", ";", "if", "(", "toString", "(", "FromHSAMetadataString", ",", "ToHSAMetadataString", ")", ")", "{", "errs", "(", ")", "<<", "", ";", "return", ";", "}", "errs", "(", ")", "<<", "(", "HSAMetadataString", "==", "ToHSAMetadataString", "?", "", ":", "", ")", "<<", "'\\n'", ";", "if", "(", "HSAMetadataString", "!=", "ToHSAMetadataString", ")", "{", "errs", "(", ")", "<<", "", "<<", "HSAMetadataString", "<<", "'\\n'", "<<", "", "<<", "ToHSAMetadataString", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer2", "Func": "verify", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39319, "Length": 104, "Cover_Rate": 0.9904761904761905} {"Template_token": ["", "switch", "(", "AddressSpace", ")", "{", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "return", "AddressSpaceQualifier", "::", "Private", ";", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "return", "AddressSpaceQualifier", "::", "Global", ";", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "return", "AddressSpaceQualifier", "::", "Constant", ";", "case", "AS", "::", "LOCAL_ADDRESS", ":", "return", "AddressSpaceQualifier", "::", "Local", ";", "case", "AS", "::", "FLAT_ADDRESS", ":", "return", "AddressSpaceQualifier", "::", "Generic", ";"], "ground_truth": ["case", "AS", "::", "REGION_ADDRESS", ":"], "File": "AMDGPUHSAMetadataStreamer30", "Func": "getAddressSpaceQualifer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39320, "Length": 60, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "else", "if", "(", "M", "->", "getModuleFlag", "(", "", ")", ")", "{", "assert", "(", "!", "M", "->", "getNamedMetadata", "(", "", ")", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUHSAMetadataStreamer31", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39321, "Length": 117, "Cover_Rate": 0.30708661417322836} {"Template_token": ["", "auto", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "M", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "else", "if", "(", "M", "->", "getModuleFlag", "(", "", ")", ")", "{", "assert", "(", "!", "M", "->", "getNamedMetadata", "(", "", ")", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "", ")", ",", "", ",", "Offset", ",", "Args", ")", ";", "}"], "ground_truth": ["if", "(", "HiddenArgNumBytes", ">=", "", ")", "{"], "File": "AMDGPUHSAMetadataStreamer31", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39322, "Length": 206, "Cover_Rate": 0.5406824146981627} {"Template_token": ["", "auto", "&", "Func", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "Kern", "=", "getHSAKernelProps", "(", "MF", ",", "ProgramInfo", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "assert", "(", "Func", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "Func", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ";", "auto", "Kernels", "=", "getRootMetadata", "(", "", ")", ".", "getArray", "(", "true", ")", ";", "{", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "Func", ".", "getName", "(", ")", ")", ";"], "ground_truth": ["Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "(", "Twine", "(", "Func", ".", "getName", "(", ")", ")", "+", "Twine", "(", "", ")", ")", ".", "str", "(", ")", ",", "true", ")", ";"], "File": "AMDGPUHSAMetadataStreamer31", "Func": "emitKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39323, "Length": 127, "Cover_Rate": 0.7257142857142858} {"Template_token": ["", "auto", "Args", "=", "HSAMetadataDoc", "->", "getArrayNode", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "Func", ".", "args", "(", ")", ")", "emitKernelArg", "(", "Arg", ",", "Offset", ",", "Args", ")", ";", "emitHiddenKernelArgs", "(", "Func", ",", "ST", ",", "Offset", ",", "Args", ")", ";"], "ground_truth": ["Kern", "[", "", "]", "=", "Args", ";"], "File": "AMDGPUHSAMetadataStreamer31", "Func": "emitKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39324, "Length": 48, "Cover_Rate": 0.64} {"Template_token": ["", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "AccQual", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "}", "StringRef", "TypeQual", ";", "Node", "=", "Func", "->", "getMetadata", "(", "", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "TypeQual", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";"], "ground_truth": ["emitKernelArg", "(", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ",", "Arg", ".", "getType", "(", ")", ",", "getValueKind", "(", "Arg", ".", "getType", "(", ")", ",", "TypeQual", ",", "BaseTypeName", ")", ",", "Name", ",", "TypeName", ",", "BaseTypeName", ",", "AccQual", ",", "TypeQual", ")", ";"], "File": "AMDGPUHSAMetadataStreamer3", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39325, "Length": 117, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenPrintfBuffer", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenNone", ")", ";", "}", "if", "(", "HiddenArgNumBytes", ">=", "", ")", "{", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenDefaultQueue", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenCompletionAction", ")", ";", "}", "else", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenNone", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "ValueKind", "::", "HiddenNone", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer4", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39326, "Length": 104, "Cover_Rate": 0.4369747899159664} {"Template_token": ["", "void", "MetadataStreamerV3", "::", "emitKernelArg", "(", "const", "DataLayout", "&", "DL", ",", "Type", "*", "Ty", ",", "StringRef", "ValueKind", ",", "unsigned", "&", "Offset", ",", "msgpack", "::", "ArrayDocNode", "Args", ",", "MaybeAlign", "PointeeAlign", ",", "StringRef", "Name", ",", "StringRef", "TypeName", ",", "StringRef", "BaseTypeName", ",", "StringRef", "AccQual", ",", "StringRef", "TypeQual", ")", "{", "auto", "Arg", "=", "Args", ".", "getDocument", "(", ")", "->", "getMapNode", "(", ")", ";", "if", "(", "!", "Name", ".", "empty", "(", ")", ")", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "Name", ",", "true", ")", ";", "if", "(", "!", "TypeName", ".", "empty", "(", ")", ")", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "TypeName", ",", "true", ")", ";", "auto", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ";", "Align", "Alignment", "=", "DL", ".", "getABITypeAlign", "(", "Ty", ")", ";", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "Size", ")", ";", "Offset", "=", "alignTo", "(", "Offset", ",", "Alignment", ")", ";", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "Offset", ")", ";", "Offset", "+=", "Size", ";", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "ValueKind", ",", "true", ")", ";", "if", "(", "PointeeAlign", ")", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "PointeeAlign", "->", "value", "(", ")", ")", ";", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "if", "(", "auto", "Qualifier", "=", "getAddressSpaceQualifier", "(", "PtrTy", "->", "getAddressSpace", "(", ")", ")", ")", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "*", "Qualifier", ",", "true", ")", ";", "if", "(", "auto", "AQ", "=", "getAccessQualifier", "(", "AccQual", ")", ")", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "*", "AQ", ",", "true", ")", ";"], "ground_truth": ["SmallVector", "<", "StringRef", ",", "", ">", "SplitTypeQuals", ";"], "File": "AMDGPUHSAMetadataStreamer8", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39327, "Length": 302, "Cover_Rate": 0.7122641509433962} {"Template_token": ["", "emitVersion", "(", ")", ";", "emitTargetID", "(", "TargetID", ")", ";", "emitPrintf", "(", "Mod", ")", ";", "getRootMetadata", "(", "", ")", "=", "HSAMetadataDoc", "->", "getArrayNode", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "begin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39328, "Length": 26, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "void", "MetadataStreamerV3", "::", "dump", "(", "StringRef", "HSAMetadataString", ")", "const", "{"], "ground_truth": ["errs", "(", ")", "<<", "", "<<", "HSAMetadataString", "<<", "'\\n'", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39330, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "auto", "Kern", "=", "getHSAKernelProps", "(", "MF", ",", "ProgramInfo", ")", ";", "assert", "(", "Func", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "Func", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ";", "auto", "Kernels", "=", "getRootMetadata", "(", "", ")", ".", "getArray", "(", "true", ")", ";", "{", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "Func", ".", "getName", "(", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "(", "Twine", "(", "Func", ".", "getName", "(", ")", ")", "+", "Twine", "(", "", ")", ")", ".", "str", "(", ")", ",", "true", ")", ";", "emitKernelLanguage", "(", "Func", ",", "Kern", ")", ";"], "ground_truth": ["emitKernelAttrs", "(", "Func", ",", "Kern", ")", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39331, "Length": 117, "Cover_Rate": 0.7358490566037735} {"Template_token": ["", "auto", "&", "Func", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "Kern", "=", "getHSAKernelProps", "(", "MF", ",", "ProgramInfo", ")", ";", "assert", "(", "Func", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "Func", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ";", "auto", "Kernels", "=", "getRootMetadata", "(", "", ")", ".", "getArray", "(", "true", ")", ";", "{", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "Func", ".", "getName", "(", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "(", "Twine", "(", "Func", ".", "getName", "(", ")", ")", "+", "Twine", "(", "", ")", ")", ".", "str", "(", ")", ",", "true", ")", ";", "emitKernelLanguage", "(", "Func", ",", "Kern", ")", ";", "emitKernelAttrs", "(", "Func", ",", "Kern", ")", ";"], "ground_truth": ["emitKernelArgs", "(", "Func", ",", "Kern", ")", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39332, "Length": 134, "Cover_Rate": 0.8427672955974843} {"Template_token": ["", "if", "(", "PointeeAlign", ")", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "PointeeAlign", "->", "value", "(", ")", ")", ";", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "if", "(", "auto", "Qualifier", "=", "getAddressSpaceQualifier", "(", "PtrTy", "->", "getAddressSpace", "(", ")", ")", ")", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "*", "Qualifier", ",", "true", ")", ";", "if", "(", "auto", "AQ", "=", "getAccessQualifier", "(", "AccQual", ")", ")", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "*", "AQ", ",", "true", ")", ";", "SmallVector", "<", "StringRef", ",", "", ">", "SplitTypeQuals", ";", "TypeQual", ".", "split", "(", "SplitTypeQuals", ",", "", ",", "-", "", ",", "false", ")", ";", "for", "(", "StringRef", "Key", ":", "SplitTypeQuals", ")", "{", "if", "(", "Key", "==", "", ")", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "true", ")", ";", "else", "if", "(", "Key", "==", "", ")", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "true", ")", ";"], "ground_truth": ["else", "if", "(", "Key", "==", "", ")", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "true", ")", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39333, "Length": 197, "Cover_Rate": 0.4724220623501199} {"Template_token": ["", "if", "(", "!", "Name", ".", "empty", "(", ")", ")", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "Name", ",", "true", ")", ";", "if", "(", "!", "TypeName", ".", "empty", "(", ")", ")", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "TypeName", ",", "true", ")", ";", "auto", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ";", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "Size", ")", ";", "Offset", "=", "alignTo", "(", "Offset", ",", "Alignment", ")", ";", "Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "Offset", ")", ";", "Offset", "+=", "Size", ";"], "ground_truth": ["Arg", "[", "", "]", "=", "Arg", ".", "getDocument", "(", ")", "->", "getNode", "(", "ValueKind", ",", "true", ")", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39334, "Length": 127, "Cover_Rate": 0.30455635491606714} {"Template_token": ["", "void", "MetadataStreamerV3", "::", "emitKernelArgs", "(", "const", "Function", "&", "Func", ",", "msgpack", "::", "MapDocNode", "Kern", ")", "{"], "ground_truth": ["unsigned", "Offset", "=", "", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39335, "Length": 21, "Cover_Rate": 0.3088235294117647} {"Template_token": ["", "void", "MetadataStreamerV3", "::", "emitKernelArgs", "(", "const", "Function", "&", "Func", ",", "msgpack", "::", "MapDocNode", "Kern", ")", "{", "unsigned", "Offset", "=", "", ";", "auto", "Args", "=", "HSAMetadataDoc", "->", "getArrayNode", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "Func", ".", "args", "(", ")", ")", "emitKernelArg", "(", "Arg", ",", "Offset", ",", "Args", ")", ";", "emitHiddenKernelArgs", "(", "Func", ",", "Offset", ",", "Args", ")", ";"], "ground_truth": ["Kern", "[", "", "]", "=", "Args", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39336, "Length": 67, "Cover_Rate": 0.9852941176470589} {"Template_token": ["", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "{", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "getTypeName", "(", "cast", "<", "ValueAsMetadata", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getType", "(", ")", ",", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ",", "true", ")", ";", "}", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "Func", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ",", "true", ")", ";", "}"], "ground_truth": ["if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "", ")", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitKernelAttrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39337, "Length": 136, "Cover_Rate": 0.6098654708520179} {"Template_token": ["", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "Kern", "[", "", "]", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "Kern", "[", "", "]", "=", "getWorkGroupDimensions", "(", "Node", ")", ";", "if", "(", "auto", "Node", "=", "Func", ".", "getMetadata", "(", "", ")", ")", "{", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "getTypeName", "(", "cast", "<", "ValueAsMetadata", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getType", "(", ")", ",", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ",", "true", ")", ";", "}", "if", "(", "Func", ".", "hasFnAttribute", "(", "", ")", ")", "{", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "Func", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitKernelAttrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39338, "Length": 155, "Cover_Rate": 0.695067264573991} {"Template_token": ["", "if", "(", "Op0", "->", "getNumOperands", "(", ")", "<=", "", ")", "return", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "", ")", ";", "auto", "LanguageVersion", "=", "Kern", ".", "getDocument", "(", ")", "->", "getArrayNode", "(", ")", ";"], "ground_truth": ["LanguageVersion", ".", "push_back", "(", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ")", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitKernelLanguage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39339, "Length": 74, "Cover_Rate": 0.4378698224852071} {"Template_token": ["", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "", ")", ";", "auto", "LanguageVersion", "=", "Kern", ".", "getDocument", "(", ")", "->", "getArrayNode", "(", ")", ";", "LanguageVersion", ".", "push_back", "(", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ")", ";", "LanguageVersion", ".", "push_back", "(", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ")", ";"], "ground_truth": ["Kern", "[", "", "]", "=", "LanguageVersion", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitKernelLanguage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39340, "Length": 102, "Cover_Rate": 0.6035502958579881} {"Template_token": ["", "getRootMetadata", "(", "", ")", "=", "HSAMetadataDoc", "->", "getNode", "(", "TargetID", ".", "toString", "(", ")", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitTargetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39342, "Length": 19, "Cover_Rate": 0.59375} {"Template_token": ["", "return", "TargetStreamer", ".", "EmitHSAMetadata", "(", "*", "HSAMetadataDoc", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39344, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "bool", "MetadataStreamerV3", "::", "emitTo", "(", "TargetStreamer", "&", "TargetStreamer", ")", "{", "return", "TargetStreamer", ".", "EmitHSAMetadata", "(", "*", "HSAMetadataDoc", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39345, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "Version", "=", "HSAMetadataDoc", "->", "getArrayNode", "(", ")", ";"], "ground_truth": ["Version", ".", "push_back", "(", "Version", ".", "getDocument", "(", ")", "->", "getNode", "(", "VersionMajorV4", ")", ")", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39346, "Length": 25, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "std", "::", "string", "HSAMetadataString", ";", "raw_string_ostream", "StrOS", "(", "HSAMetadataString", ")", ";", "HSAMetadataDoc", "->", "toYAML", "(", "StrOS", ")", ";", "if", "(", "DumpHSAMetadata", ")", "dump", "(", "StrOS", ".", "str", "(", ")", ")", ";", "if", "(", "VerifyHSAMetadata", ")", "verify", "(", "StrOS", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39347, "Length": 45, "Cover_Rate": 0.8653846153846154} {"Template_token": ["", "Optional", "<", "StringRef", ">", "MetadataStreamerV3", "::", "getAccessQualifier", "(", "StringRef", "AccQual", ")", "const", "{", "return", "StringSwitch", "<", "Optional", "<", "StringRef", ">>", "(", "AccQual", ")", ".", "Case", "(", "", ",", "StringRef", "(", "", ")", ")", ".", "Case", "(", "", ",", "StringRef", "(", "", ")", ")", ".", "Case", "(", "", ",", "StringRef", "(", "", ")", ")", ".", "Default", "(", "None", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getAccessQualifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39348, "Length": 60, "Cover_Rate": 1.0} {"Template_token": ["", "return", "StringSwitch", "<", "Optional", "<", "StringRef", ">>", "(", "AccQual", ")", ".", "Case", "(", "", ",", "StringRef", "(", "", ")", ")", ".", "Case", "(", "", ",", "StringRef", "(", "", ")", ")", ".", "Case", "(", "", ",", "StringRef", "(", "", ")", ")", ".", "Default", "(", "None", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getAccessQualifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39349, "Length": 47, "Cover_Rate": 0.7833333333333333} {"Template_token": ["", "Optional", "<", "StringRef", ">", "MetadataStreamerV3", "::", "getAddressSpaceQualifier", "(", "unsigned", "AddressSpace", ")", "const", "{", "switch", "(", "AddressSpace", ")", "{", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "return", "StringRef", "(", "", ")", ";", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "return", "StringRef", "(", "", ")", ";", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "return", "StringRef", "(", "", ")", ";", "case", "AS", "::", "LOCAL_ADDRESS", ":", "return", "StringRef", "(", "", ")", ";", "case", "AS", "::", "FLAT_ADDRESS", ":", "return", "StringRef", "(", "", ")", ";"], "ground_truth": ["case", "AS", "::", "REGION_ADDRESS", ":"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getAddressSpaceQualifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39350, "Length": 78, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "StringRef", "(", "", ")", ";", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "return", "StringRef", "(", "", ")", ";", "case", "AS", "::", "LOCAL_ADDRESS", ":", "return", "StringRef", "(", "", ")", ";", "case", "AS", "::", "FLAT_ADDRESS", ":", "return", "StringRef", "(", "", ")", ";", "case", "AS", "::", "REGION_ADDRESS", ":", "return", "StringRef", "(", "", ")", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getAddressSpaceQualifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39351, "Length": 52, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "MaybeAlign", "ArgAlign", ";", "if", "(", "Arg", ".", "hasByRefAttr", "(", ")", ")", "{", "Ty", "=", "Arg", ".", "getParamByRefType", "(", ")", ";", "ArgAlign", "=", "Arg", ".", "getParamAlign", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getArgumentTypeAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39352, "Length": 29, "Cover_Rate": 0.32954545454545453} {"Template_token": ["", "HSAMD", "::", "Kernel", "::", "CodeProps", "::", "Metadata", "HSACodeProps", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "assert", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ";", "Align", "MaxKernArgAlign", ";", "HSACodeProps", ".", "mKernargSegmentSize", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";", "HSACodeProps", ".", "mGroupSegmentFixedSize", "=", "ProgramInfo", ".", "LDSSize", ";", "HSACodeProps", ".", "mPrivateSegmentFixedSize", "=", "ProgramInfo", ".", "ScratchSize", ";", "HSACodeProps", ".", "mKernargSegmentAlign", "=", "std", "::", "max", "(", "MaxKernArgAlign", ",", "Align", "(", "", ")", ")", ".", "value", "(", ")", ";", "HSACodeProps", ".", "mWavefrontSize", "=", "STM", ".", "getWavefrontSize", "(", ")", ";", "HSACodeProps", ".", "mNumSGPRs", "=", "ProgramInfo", ".", "NumSGPR", ";", "HSACodeProps", ".", "mNumVGPRs", "=", "ProgramInfo", ".", "NumVGPR", ";", "HSACodeProps", ".", "mMaxFlatWorkGroupSize", "=", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ";", "HSACodeProps", ".", "mIsDynamicCallStack", "=", "ProgramInfo", ".", "DynamicCallStack", ";", "HSACodeProps", ".", "mIsXNACKEnabled", "=", "STM", ".", "isXNACKEnabled", "(", ")", ";", "HSACodeProps", ".", "mNumSpilledSGPRs", "=", "MFI", ".", "getNumSpilledSGPRs", "(", ")", ";", "HSACodeProps", ".", "mNumSpilledVGPRs", "=", "MFI", ".", "getNumSpilledVGPRs", "(", ")", ";"], "ground_truth": ["return", "HSACodeProps", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getHSACodeProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39353, "Length": 172, "Cover_Rate": 0.7713004484304933} {"Template_token": ["", "Kernel", "::", "DebugProps", "::", "Metadata", "MetadataStreamerV2", "::", "getHSADebugProps", "(", "const", "MachineFunction", "&", "MF", ",", "const", "ProgramInfo", "&", "ProgramInfo", ")", "const", "{", "return", "HSAMD", "::", "Kernel", "::", "DebugProps", "::", "Metadata", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getHSADebugProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39355, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "LDSSize", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "ScratchSize", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "std", "::", "max", "(", "Align", "(", "", ")", ",", "MaxKernArgAlign", ")", ".", "value", "(", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "STM", ".", "getWavefrontSize", "(", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "NumSGPR", ")", ";"], "ground_truth": ["Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "NumVGPR", ")", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getHSAKernelProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39356, "Length": 122, "Cover_Rate": 0.4357142857142857} {"Template_token": ["", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "NumSGPR", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "ProgramInfo", ".", "NumVGPR", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "MFI", ".", "getMaxFlatWorkGroupSize", "(", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "MFI", ".", "getNumSpilledSGPRs", "(", ")", ")", ";", "Kern", "[", "", "]", "=", "Kern", ".", "getDocument", "(", ")", "->", "getNode", "(", "MFI", ".", "getNumSpilledVGPRs", "(", ")", ")", ";"], "ground_truth": ["return", "Kern", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getHSAKernelProps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39357, "Length": 99, "Cover_Rate": 0.3535714285714286} {"Template_token": ["", "return", "HSAMetadata", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39358, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "HSAMetadataDoc", "->", "getRoot", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getHSAMetadataRoot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39360, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "msgpack", "::", "DocNode", "&", "getRootMetadata", "(", "StringRef", "Key", ")", "{"], "ground_truth": ["return", "HSAMetadataDoc", "->", "getRoot", "(", ")", ".", "getMap", "(", "true", ")", "[", "Key", "]", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getRootMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39362, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "case", "Type", "::", "IntegerTyID", ":", "{", "if", "(", "!", "Signed", ")", "return", "(", "Twine", "(", "'u'", ")", "+", "getTypeName", "(", "Ty", ",", "true", ")", ")", ".", "str", "(", ")", ";", "auto", "BitWidth", "=", "Ty", "->", "getIntegerBitWidth", "(", ")", ";", "switch", "(", "BitWidth", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getTypeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39363, "Length": 62, "Cover_Rate": 0.3054187192118227} {"Template_token": ["", "if", "(", "TypeQual", ".", "contains", "(", "", ")", ")", "return", "", ";", "return", "StringSwitch", "<", "StringRef", ">", "(", "BaseTypeName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", "?", "(", "Ty", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", ":", "", ")", ":", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getValueKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39364, "Length": 149, "Cover_Rate": 0.8975903614457831} {"Template_token": ["", "return", "StringSwitch", "<", "StringRef", ">", "(", "BaseTypeName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", "?", "(", "Ty", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", ":", "", ")", ":", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getValueKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39365, "Length": 137, "Cover_Rate": 0.8253012048192772} {"Template_token": ["", "auto", "Dims", "=", "HSAMetadataDoc", "->", "getArrayNode", "(", ")", ";", "if", "(", "Node", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "Dims", ";"], "ground_truth": ["for", "(", "auto", "&", "Op", ":", "Node", "->", "operands", "(", ")", ")", "Dims", ".", "push_back", "(", "Dims", ".", "getDocument", "(", ")", "->", "getNode", "(", "uint64_t", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ")", ")", ")", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getWorkGroupDimensions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39366, "Length": 65, "Cover_Rate": 0.7926829268292683} {"Template_token": ["", "for", "(", "auto", "&", "Op", ":", "Node", "->", "operands", "(", ")", ")", "Dims", ".", "push_back", "(", "Dims", ".", "getDocument", "(", ")", "->", "getNode", "(", "uint64_t", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ")", ")", ")", ";", "return", "Dims", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "getWorkGroupDimensions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39367, "Length": 47, "Cover_Rate": 0.573170731707317} {"Template_token": ["", "FromHSAMetadataString", ".", "toYAML", "(", "StrOS", ")", ";", "errs", "(", ")", "<<", "(", "HSAMetadataString", "==", "StrOS", ".", "str", "(", ")", "?", "", ":", "", ")", "<<", "'\\n'", ";", "if", "(", "HSAMetadataString", "!=", "ToHSAMetadataString", ")", "{", "errs", "(", ")", "<<", "", "<<", "HSAMetadataString", "<<", "'\\n'", "<<", "", "<<", "StrOS", ".", "str", "(", ")", "<<", "'\\n'", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "verify", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39368, "Length": 56, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "raw_string_ostream", "StrOS", "(", "ToHSAMetadataString", ")", ";", "FromHSAMetadataString", ".", "toYAML", "(", "StrOS", ")", ";"], "ground_truth": ["errs", "(", ")", "<<", "(", "HSAMetadataString", "==", "StrOS", ".", "str", "(", ")", "?", "", ":", "", ")", "<<", "'\\n'", ";"], "File": "AMDGPUHSAMetadataStreamer", "Func": "verify", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39369, "Length": 33, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";"], "ground_truth": ["InitializeELF", "(", "TM", ".", "Options", ".", "UseInitArray", ")", ";"], "File": "AMDGPUHSATargetObjectFile", "Func": "Initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39372, "Length": 18, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "MCSection", "*", "HSATargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "Kind", ".", "isText", "(", ")", "&&", "!", "GV", "->", "hasComdat", "(", ")", ")", "return", "getTextSection", "(", ")", ";", "return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GV", ",", "Kind", ",", "Mang", ",", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSATargetObjectFile", "Func": "SelectSectionForGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39373, "Length": 60, "Cover_Rate": 1.0} {"Template_token": ["", "MCSection", "*", "HSATargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "Kind", ".", "isText", "(", ")", "&&", "!", "GV", "->", "hasComdat", "(", ")", ")", "return", "getTextSection", "(", ")", ";"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GV", ",", "Kind", ",", "Mang", ",", "TM", ")", ";"], "File": "AMDGPUHSATargetObjectFile", "Func": "SelectSectionForGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39374, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "if", "(", "CS", ".", "isNoInline", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "TargetTransformInfo", "&", "TTI", "=", "TTIWP", "->", "getTTI", "(", "*", "Callee", ")", ";", "if", "(", "!", "TTI", ".", "areInlineCompatible", "(", "Caller", ",", "Callee", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "if", "(", "CS", ".", "hasFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ")", "{", "auto", "IsViable", "=", "isInlineViable", "(", "*", "Callee", ")", ";", "if", "(", "IsViable", ".", "isSuccess", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "", ")", ";", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "IsViable", ".", "getFailureReason", "(", ")", ")", ";", "}", "if", "(", "isWrapperOnlyCall", "(", "CS", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "", ")", ";", "InlineParams", "LocalParams", "=", "Params", ";", "LocalParams", ".", "DefaultThreshold", "=", "(", "int", ")", "getInlineThreshold", "(", "CS", ")", ";", "bool", "RemarksEnabled", "=", "false", ";"], "ground_truth": ["const", "auto", "&", "BBs", "=", "Caller", "->", "getBasicBlockList", "(", ")", ";"], "File": "AMDGPUInline10", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39375, "Length": 156, "Cover_Rate": 0.3949367088607595} {"Template_token": ["", "PtrArg", "=", "GetUnderlyingObject", "(", "PtrArg", ",", "DL", ")", ";", "if", "(", "const", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "PtrArg", ")", ")", "{", "if", "(", "!", "AI", "->", "isStaticAlloca", "(", ")", "||", "!", "AIVisited", ".", "insert", "(", "AI", ")", ".", "second", ")", "continue", ";", "AllocaSize", "+=", "DL", ".", "getTypeAllocSize", "(", "AI", "->", "getAllocatedType", "(", ")", ")", ";", "if", "(", "AllocaSize", ">", "ArgAllocaCutoff", ")", "{", "AllocaSize", "=", "", ";", "break", ";", "}", "}", "}", "if", "(", "AllocaSize", ")", "Thres", "+=", "ArgAllocaCost", ";", "return", "(", "unsigned", ")", "Thres", ";"], "ground_truth": ["}"], "File": "AMDGPUInline10", "Func": "getInlineThreshold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39376, "Length": 90, "Cover_Rate": 0.30716723549488056} {"Template_token": ["", "bool", "RemarksEnabled", "=", "false", ";", "const", "auto", "&", "BBs", "=", "Caller", "->", "getBasicBlockList", "(", ")", ";", "if", "(", "!", "BBs", ".", "empty", "(", ")", ")", "{", "auto", "DI", "=", "OptimizationRemark", "(", "DEBUG_TYPE", ",", "", ",", "DebugLoc", "(", ")", ",", "&", "BBs", ".", "front", "(", ")", ")", ";", "if", "(", "DI", ".", "isEnabled", "(", ")", ")", "RemarksEnabled", "=", "true", ";", "}", "OptimizationRemarkEmitter", "ORE", "(", "Caller", ")", ";", "std", "::", "function", "<", "AssumptionCache", "&", "(", "Function", "&", ")", ">", "GetAssumptionCache", "=", "[", "this", "]", "(", "Function", "&", "F", ")", "->", "AssumptionCache", "&", "{", "return", "ACT", "->", "getAssumptionCache", "(", "F", ")", ";", "}", ";", "auto", "IC", "=", "llvm", "::", "getInlineCost", "(", "CB", ",", "Callee", ",", "LocalParams", ",", "TTI", ",", "GetAssumptionCache", ",", "None", ",", "GetTLI", ",", "P", ",", "RemarksEnabled", "?", "&", "ORE", ":", "nullptr", ")", ";", "if", "(", "IC", "&&", "!", "IC", ".", "isAlways", "(", ")", "&&", "!", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ")", "{", "size_t", "Size", "=", "Caller", "->", "size", "(", ")", "+", "Callee", "->", "size", "(", ")", "-", "", ";", "if", "(", "MaxBB", "&&", "Size", ">", "MaxBB", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "}"], "ground_truth": ["return", "IC", ";"], "File": "AMDGPUInline11", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39377, "Length": 193, "Cover_Rate": 0.5012987012987012} {"Template_token": ["", "Function", "*", "Caller", "=", "CB", ".", "getCaller", "(", ")", ";", "Function", "*", "Callee", "=", "CB", ".", "getCalledFunction", "(", ")", ";", "bool", "InlineHint", "=", "Callee", "&&", "!", "Callee", "->", "isDeclaration", "(", ")", "&&", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ";", "if", "(", "InlineHint", "&&", "Params", ".", "HintThreshold", "&&", "Params", ".", "HintThreshold", ">", "Thres", "&&", "!", "Caller", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ")", "Thres", "=", "Params", ".", "HintThreshold", ".", "getValue", "(", ")", "*", "TTIWP", "->", "getTTI", "(", "*", "Callee", ")", ".", "getInliningThresholdMultiplier", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Caller", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "Callee", ")", "return", "(", "unsigned", ")", "Thres", ";", "uint64_t", "AllocaSize", "=", "", ";", "SmallPtrSet", "<", "const", "AllocaInst", "*", ",", "", ">", "AIVisited", ";", "for", "(", "Value", "*", "PtrArg", ":", "CB", ".", "args", "(", ")", ")", "{", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "PtrArg", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Ty", "||", "(", "Ty", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", "&&", "Ty", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "FLAT_ADDRESS", ")", ")", "continue", ";"], "File": "AMDGPUInline11", "Func": "getInlineThreshold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39378, "Length": 186, "Cover_Rate": 0.6326530612244898} {"Template_token": ["", "Function", "*", "Callee", "=", "CB", ".", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "size", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["const", "BasicBlock", "&", "BB", "=", "Callee", "->", "getEntryBlock", "(", ")", ";"], "File": "AMDGPUInline11", "Func": "isWrapperOnlyCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39379, "Length": 37, "Cover_Rate": 0.3008130081300813} {"Template_token": ["", "Function", "*", "Callee", "=", "CB", ".", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "size", "(", ")", "!=", "", ")", "return", "false", ";", "const", "BasicBlock", "&", "BB", "=", "Callee", "->", "getEntryBlock", "(", ")", ";", "if", "(", "const", "Instruction", "*", "I", "=", "BB", ".", "getFirstNonPHI", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "isa", "<", "CallInst", ">", "(", "I", ")", ")", "{"], "File": "AMDGPUInline11", "Func": "isWrapperOnlyCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39380, "Length": 63, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "Function", "*", "Caller", "=", "CS", ".", "getCaller", "(", ")", ";", "TargetTransformInfo", "&", "TTI", "=", "TTIWP", "->", "getTTI", "(", "*", "Callee", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", "||", "CS", ".", "isNoInline", "(", ")", "||", "!", "TTI", ".", "areInlineCompatible", "(", "Caller", ",", "Callee", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", ")", ";", "if", "(", "CS", ".", "hasFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ")", "{", "if", "(", "isInlineViable", "(", "*", "Callee", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", ")", ";", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", ")", ";", "}", "if", "(", "isWrapperOnlyCall", "(", "CS", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", ")", ";", "InlineParams", "LocalParams", "=", "Params", ";", "LocalParams", ".", "DefaultThreshold", "=", "(", "int", ")", "getInlineThreshold", "(", "CS", ")", ";", "bool", "RemarksEnabled", "=", "false", ";", "const", "auto", "&", "BBs", "=", "Caller", "->", "getBasicBlockList", "(", ")", ";", "if", "(", "!", "BBs", ".", "empty", "(", ")", ")", "{", "auto", "DI", "=", "OptimizationRemark", "(", "DEBUG_TYPE", ",", "", ",", "DebugLoc", "(", ")", ",", "&", "BBs", ".", "front", "(", ")", ")", ";", "if", "(", "DI", ".", "isEnabled", "(", ")", ")", "RemarksEnabled", "=", "true", ";", "}"], "ground_truth": ["OptimizationRemarkEmitter", "ORE", "(", "Caller", ")", ";"], "File": "AMDGPUInline12", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39381, "Length": 206, "Cover_Rate": 0.7410071942446043} {"Template_token": ["", "Function", "*", "Caller", "=", "CS", ".", "getCaller", "(", ")", ";", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "bool", "InlineHint", "=", "Callee", "&&", "!", "Callee", "->", "isDeclaration", "(", ")", "&&", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ";", "if", "(", "InlineHint", "&&", "Params", ".", "HintThreshold", "&&", "Params", ".", "HintThreshold", ">", "Thres", "&&", "!", "Caller", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ")", "Thres", "=", "Params", ".", "HintThreshold", ".", "getValue", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Caller", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "Callee", ")", "return", "(", "unsigned", ")", "Thres", ";"], "ground_truth": ["const", "AS", "AS", "=", "", "(", "*", "Caller", "->", "getParent", "(", ")", ")", ";"], "File": "AMDGPUInline12", "Func": "getInlineThreshold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39382, "Length": 115, "Cover_Rate": 0.40636042402826855} {"Template_token": ["", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "size", "(", ")", "!=", "", ")", "return", "false", ";", "const", "BasicBlock", "&", "BB", "=", "Callee", "->", "getEntryBlock", "(", ")", ";", "if", "(", "const", "Instruction", "*", "I", "=", "BB", ".", "getFirstNonPHI", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "CallInst", ">", "(", "I", ")", ")", "{", "return", "false", ";", "}", "if", "(", "isa", "<", "ReturnInst", ">", "(", "*", "std", "::", "next", "(", "I", "->", "getIterator", "(", ")", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Callee", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInline13", "Func": "isWrapperOnlyCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39383, "Length": 110, "Cover_Rate": 0.9016393442622951} {"Template_token": ["", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "Function", "*", "Caller", "=", "CS", ".", "getCaller", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "if", "(", "CS", ".", "isNoInline", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "TargetTransformInfo", "&", "TTI", "=", "TTIWP", "->", "getTTI", "(", "*", "Callee", ")", ";", "if", "(", "!", "TTI", ".", "areInlineCompatible", "(", "Caller", ",", "Callee", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "if", "(", "CS", ".", "hasFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ")", "{", "auto", "IsViable", "=", "isInlineViable", "(", "*", "Callee", ")", ";", "if", "(", "IsViable", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "", ")", ";", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "IsViable", ".", "message", ")", ";", "}", "if", "(", "isWrapperOnlyCall", "(", "CS", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "", ")", ";", "InlineParams", "LocalParams", "=", "Params", ";", "LocalParams", ".", "DefaultThreshold", "=", "(", "int", ")", "getInlineThreshold", "(", "CS", ")", ";", "bool", "RemarksEnabled", "=", "false", ";", "const", "auto", "&", "BBs", "=", "Caller", "->", "getBasicBlockList", "(", ")", ";"], "ground_truth": ["if", "(", "!", "BBs", ".", "empty", "(", ")", ")", "{"], "File": "AMDGPUInline15", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39384, "Length": 201, "Cover_Rate": 0.5193798449612403} {"Template_token": ["", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "if", "(", "CS", ".", "isNoInline", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "TargetTransformInfo", "&", "TTI", "=", "TTIWP", "->", "getTTI", "(", "*", "Callee", ")", ";", "if", "(", "!", "TTI", ".", "areInlineCompatible", "(", "Caller", ",", "Callee", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "if", "(", "CS", ".", "hasFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ")", "{", "auto", "IsViable", "=", "isInlineViable", "(", "*", "Callee", ")", ";", "if", "(", "IsViable", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "", ")", ";", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "IsViable", ".", "message", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInline15", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39385, "Length": 121, "Cover_Rate": 0.31266149870801035} {"Template_token": ["", "Function", "*", "Caller", "=", "CS", ".", "getCaller", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "if", "(", "CS", ".", "isNoInline", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "TargetTransformInfo", "&", "TTI", "=", "TTIWP", "->", "getTTI", "(", "*", "Callee", ")", ";", "if", "(", "!", "TTI", ".", "areInlineCompatible", "(", "Caller", ",", "Callee", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "if", "(", "CS", ".", "hasFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ")", "{", "auto", "IsViable", "=", "isInlineViable", "(", "*", "Callee", ")", ";", "if", "(", "IsViable", ".", "isSuccess", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "", ")", ";", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "IsViable", ".", "getFailureReason", "(", ")", ")", ";", "}", "if", "(", "isWrapperOnlyCall", "(", "CS", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "", ")", ";"], "ground_truth": ["InlineParams", "LocalParams", "=", "Params", ";"], "File": "AMDGPUInline3", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39386, "Length": 159, "Cover_Rate": 0.40458015267175573} {"Template_token": ["", "InlineParams", "LocalParams", "=", "Params", ";", "LocalParams", ".", "DefaultThreshold", "=", "(", "int", ")", "getInlineThreshold", "(", "CB", ")", ";", "bool", "RemarksEnabled", "=", "false", ";", "const", "auto", "&", "BBs", "=", "Caller", "->", "getBasicBlockList", "(", ")", ";", "if", "(", "!", "BBs", ".", "empty", "(", ")", ")", "{", "auto", "DI", "=", "OptimizationRemark", "(", "DEBUG_TYPE", ",", "", ",", "DebugLoc", "(", ")", ",", "&", "BBs", ".", "front", "(", ")", ")", ";", "if", "(", "DI", ".", "isEnabled", "(", ")", ")", "RemarksEnabled", "=", "true", ";", "}", "OptimizationRemarkEmitter", "ORE", "(", "Caller", ")", ";", "auto", "GetAssumptionCache", "=", "[", "this", "]", "(", "Function", "&", "F", ")", "->", "AssumptionCache", "&", "{", "return", "ACT", "->", "getAssumptionCache", "(", "F", ")", ";", "}", ";", "auto", "IC", "=", "llvm", "::", "getInlineCost", "(", "CB", ",", "Callee", ",", "LocalParams", ",", "TTI", ",", "GetAssumptionCache", ",", "GetTLI", ",", "nullptr", ",", "P", ",", "RemarksEnabled", "?", "&", "ORE", ":", "nullptr", ")", ";", "if", "(", "IC", "&&", "!", "IC", ".", "isAlways", "(", ")", "&&", "!", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ")", "{", "size_t", "Size", "=", "Caller", "->", "size", "(", ")", "+", "Callee", "->", "size", "(", ")", "-", "", ";"], "ground_truth": ["if", "(", "MaxBB", "&&", "Size", ">", "MaxBB", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";"], "File": "AMDGPUInline7", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39387, "Length": 196, "Cover_Rate": 0.5226666666666666} {"Template_token": ["", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "IsViable", ".", "getFailureReason", "(", ")", ")", ";", "}", "if", "(", "isWrapperOnlyCall", "(", "CB", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "", ")", ";", "InlineParams", "LocalParams", "=", "Params", ";", "LocalParams", ".", "DefaultThreshold", "=", "(", "int", ")", "getInlineThreshold", "(", "CB", ")", ";", "bool", "RemarksEnabled", "=", "false", ";", "const", "auto", "&", "BBs", "=", "Caller", "->", "getBasicBlockList", "(", ")", ";", "if", "(", "!", "BBs", ".", "empty", "(", ")", ")", "{", "auto", "DI", "=", "OptimizationRemark", "(", "DEBUG_TYPE", ",", "", ",", "DebugLoc", "(", ")", ",", "&", "BBs", ".", "front", "(", ")", ")", ";", "if", "(", "DI", ".", "isEnabled", "(", ")", ")", "RemarksEnabled", "=", "true", ";", "}", "OptimizationRemarkEmitter", "ORE", "(", "Caller", ")", ";", "auto", "GetAssumptionCache", "=", "[", "this", "]", "(", "Function", "&", "F", ")", "->", "AssumptionCache", "&", "{", "return", "ACT", "->", "getAssumptionCache", "(", "F", ")", ";", "}", ";", "auto", "IC", "=", "llvm", "::", "getInlineCost", "(", "CB", ",", "Callee", ",", "LocalParams", ",", "TTI", ",", "GetAssumptionCache", ",", "GetTLI", ",", "nullptr", ",", "P", ",", "RemarksEnabled", "?", "&", "ORE", ":", "nullptr", ")", ";", "if", "(", "IC", "&&", "!", "IC", ".", "isAlways", "(", ")", "&&", "!", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ")", "{"], "ground_truth": ["size_t", "Size", "=", "Caller", "->", "size", "(", ")", "+", "Callee", "->", "size", "(", ")", "-", "", ";"], "File": "AMDGPUInline7", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39388, "Length": 210, "Cover_Rate": 0.56} {"Template_token": ["", "if", "(", "!", "Callee", ")", "return", "(", "unsigned", ")", "Thres", ";", "uint64_t", "AllocaSize", "=", "", ";", "SmallPtrSet", "<", "const", "AllocaInst", "*", ",", "", ">", "AIVisited", ";", "for", "(", "Value", "*", "PtrArg", ":", "CB", ".", "args", "(", ")", ")", "{", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "PtrArg", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "Ty", "||", "(", "Ty", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", "&&", "Ty", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "FLAT_ADDRESS", ")", ")", "continue", ";", "PtrArg", "=", "getUnderlyingObject", "(", "PtrArg", ")", ";", "if", "(", "const", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "PtrArg", ")", ")", "{", "if", "(", "!", "AI", "->", "isStaticAlloca", "(", ")", "||", "!", "AIVisited", ".", "insert", "(", "AI", ")", ".", "second", ")", "continue", ";", "AllocaSize", "+=", "DL", ".", "getTypeAllocSize", "(", "AI", "->", "getAllocatedType", "(", ")", ")", ";", "if", "(", "AllocaSize", ">", "ArgAllocaCutoff", ")", "{"], "ground_truth": ["AllocaSize", "=", "", ";"], "File": "AMDGPUInline7", "Func": "getInlineThreshold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39389, "Length": 152, "Cover_Rate": 0.5205479452054794} {"Template_token": ["", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "if", "(", "CS", ".", "isNoInline", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "if", "(", "!", "TTI", ".", "areInlineCompatible", "(", "Caller", ",", "Callee", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "if", "(", "CS", ".", "hasFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ")", "{", "auto", "IsViable", "=", "isInlineViable", "(", "*", "Callee", ")", ";", "if", "(", "IsViable", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "", ")", ";", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "IsViable", ".", "message", ")", ";", "}", "if", "(", "isWrapperOnlyCall", "(", "CS", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "", ")", ";", "InlineParams", "LocalParams", "=", "Params", ";", "LocalParams", ".", "DefaultThreshold", "=", "(", "int", ")", "getInlineThreshold", "(", "CS", ")", ";", "bool", "RemarksEnabled", "=", "false", ";", "const", "auto", "&", "BBs", "=", "Caller", "->", "getBasicBlockList", "(", ")", ";"], "ground_truth": ["if", "(", "!", "BBs", ".", "empty", "(", ")", ")", "{"], "File": "AMDGPUInline9", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39390, "Length": 169, "Cover_Rate": 0.5399361022364217} {"Template_token": ["", "LocalParams", ".", "DefaultThreshold", "=", "(", "int", ")", "getInlineThreshold", "(", "CS", ")", ";", "bool", "RemarksEnabled", "=", "false", ";", "const", "auto", "&", "BBs", "=", "Caller", "->", "getBasicBlockList", "(", ")", ";", "if", "(", "!", "BBs", ".", "empty", "(", ")", ")", "{", "auto", "DI", "=", "OptimizationRemark", "(", "DEBUG_TYPE", ",", "", ",", "DebugLoc", "(", ")", ",", "&", "BBs", ".", "front", "(", ")", ")", ";", "if", "(", "DI", ".", "isEnabled", "(", ")", ")", "RemarksEnabled", "=", "true", ";", "}", "OptimizationRemarkEmitter", "ORE", "(", "Caller", ")", ";", "std", "::", "function", "<", "AssumptionCache", "&", "(", "Function", "&", ")", ">", "GetAssumptionCache", "=", "[", "this", "]", "(", "Function", "&", "F", ")", "->", "AssumptionCache", "&", "{", "return", "ACT", "->", "getAssumptionCache", "(", "F", ")", ";"], "ground_truth": ["}", ";"], "File": "AMDGPUInline9", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39391, "Length": 113, "Cover_Rate": 0.3610223642172524} {"Template_token": ["", "Inliner", "(", ")", ":", "LegacyInlinerBase", "(", "ID", ")", "{", "initializeInlinerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "Params", "=", "getInlineParams", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInline", "Func": "AMDGPUInliner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39392, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "initializeInlinerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["Params", "=", "getInlineParams", "(", ")", ";"], "File": "AMDGPUInline", "Func": "AMDGPUInliner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39393, "Length": 16, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "return", "new", "Inliner", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInline", "Func": "createAMDGPUFunctionInliningPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39394, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";", "LegacyInlinerBase", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInline", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39396, "Length": 17, "Cover_Rate": 0.6071428571428571} {"Template_token": ["", "void", "Inliner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["LegacyInlinerBase", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "AMDGPUInline", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39397, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "if", "(", "CS", ".", "isNoInline", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "if", "(", "!", "TTI", ".", "areInlineCompatible", "(", "Caller", ",", "Callee", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";", "if", "(", "CS", ".", "hasFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ")", "{", "if", "(", "isInlineViable", "(", "*", "Callee", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "", ")", ";", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInline", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39398, "Length": 102, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "Caller", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "Callee", ")", "return", "(", "unsigned", ")", "Thres", ";", "uint64_t", "AllocaSize", "=", "", ";", "SmallPtrSet", "<", "const", "AllocaInst", "*", ",", "", ">", "AIVisited", ";", "for", "(", "Value", "*", "PtrArg", ":", "CS", ".", "args", "(", ")", ")", "{", "Type", "*", "Ty", "=", "PtrArg", "->", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isPointerTy", "(", ")", "||", "Ty", "->", "getPointerAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "continue", ";"], "ground_truth": ["PtrArg", "=", "GetUnderlyingObject", "(", "PtrArg", ",", "DL", ")", ";"], "File": "AMDGPUInline", "Func": "getInlineThreshold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39399, "Length": 94, "Cover_Rate": 0.352059925093633} {"Template_token": ["", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "bool", "InlineHint", "=", "Callee", "&&", "!", "Callee", "->", "isDeclaration", "(", ")", "&&", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ";", "if", "(", "InlineHint", "&&", "Params", ".", "HintThreshold", "&&", "Params", ".", "HintThreshold", ">", "Thres", "&&", "!", "Caller", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ")", "Thres", "=", "Params", ".", "HintThreshold", ".", "getValue", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Caller", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "Callee", ")", "return", "(", "unsigned", ")", "Thres", ";", "uint64_t", "AllocaSize", "=", "", ";", "SmallPtrSet", "<", "const", "AllocaInst", "*", ",", "", ">", "AIVisited", ";", "for", "(", "Value", "*", "PtrArg", ":", "CS", ".", "args", "(", ")", ")", "{", "Type", "*", "Ty", "=", "PtrArg", "->", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isPointerTy", "(", ")", "||", "Ty", "->", "getPointerAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "continue", ";", "PtrArg", "=", "GetUnderlyingObject", "(", "PtrArg", ",", "DL", ")", ";", "if", "(", "const", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "PtrArg", ")", ")", "{", "if", "(", "!", "AI", "->", "isStaticAlloca", "(", ")", "||", "!", "AIVisited", ".", "insert", "(", "AI", ")", ".", "second", ")", "continue", ";", "AllocaSize", "+=", "DL", ".", "getTypeAllocSize", "(", "AI", "->", "getAllocatedType", "(", ")", ")", ";", "if", "(", "AllocaSize", ">", "ArgAllocaCutoff", ")", "{", "AllocaSize", "=", "", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUInline", "Func": "getInlineThreshold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39400, "Length": 222, "Cover_Rate": 0.8314606741573034} {"Template_token": ["", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "size", "(", ")", "!=", "", ")", "return", "false", ";", "const", "BasicBlock", "&", "BB", "=", "Callee", "->", "getEntryBlock", "(", ")", ";", "if", "(", "const", "Instruction", "*", "I", "=", "BB", ".", "getFirstNonPHI", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "CallInst", ">", "(", "I", ")", ")", "{", "return", "false", ";", "}", "if", "(", "isa", "<", "ReturnInst", ">", "(", "*", "std", "::", "next", "(", "I", "->", "getIterator", "(", ")", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Callee", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInline", "Func": "isWrapperOnlyCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39401, "Length": 110, "Cover_Rate": 0.9016393442622951} {"Template_token": ["", "TTIWP", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";", "return", "LegacyInlinerBase", "::", "runOnSCC", "(", "SCC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInline", "Func": "runOnSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39402, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "TTIWP", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";", "return", "LegacyInlinerBase", "::", "runOnSCC", "(", "SCC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInline", "Func": "runOnSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39403, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "if", "(", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "&", "V", ")", ")", "{", "APInt", "IntValue", "(", "ConstInt", "->", "getValue", "(", ")", ")", ";", "return", "IntValue", ".", "getActiveBits", "(", ")", "<=", "", ";", "}", "}", "Value", "*", "CastSrc", ";", "bool", "IsExt", "=", "IsFloat", "?", "match", "(", "&", "V", ",", "m_FPExt", "(", "PatternMatch", "::", "m_Value", "(", "CastSrc", ")", ")", ")", ":", "match", "(", "&", "V", ",", "m_ZExt", "(", "PatternMatch", "::", "m_Value", "(", "CastSrc", ")", ")", ")", ";", "if", "(", "IsExt", ")", "{", "Type", "*", "CastSrcTy", "=", "CastSrc", "->", "getType", "(", ")", ";", "if", "(", "CastSrcTy", "->", "isHalfTy", "(", ")", "||", "CastSrcTy", "->", "isIntegerTy", "(", "", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstCombineIntrinsic (2)", "Func": "canSafelyConvertTo16Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39404, "Length": 112, "Cover_Rate": 0.509090909090909} {"Template_token": ["", "}", "}", "else", "{", "if", "(", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "&", "V", ")", ")", "{", "APInt", "IntValue", "(", "ConstInt", "->", "getValue", "(", ")", ")", ";", "return", "IntValue", ".", "getActiveBits", "(", ")", "<=", "", ";", "}", "}", "Value", "*", "CastSrc", ";", "bool", "IsExt", "=", "IsFloat", "?", "match", "(", "&", "V", ",", "m_FPExt", "(", "PatternMatch", "::", "m_Value", "(", "CastSrc", ")", ")", ")", ":", "match", "(", "&", "V", ",", "m_ZExt", "(", "PatternMatch", "::", "m_Value", "(", "CastSrc", ")", ")", ")", ";", "if", "(", "IsExt", ")", "{"], "ground_truth": ["Type", "*", "CastSrcTy", "=", "CastSrc", "->", "getType", "(", ")", ";"], "File": "AMDGPUInstCombineIntrinsic (2)", "Func": "canSafelyConvertTo16Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39405, "Length": 97, "Cover_Rate": 0.4409090909090909} {"Template_token": ["", "return", "true", ";", "}", "auto", "*", "TLI", "=", "&", "IC", ".", "getTargetLibraryInfo", "(", ")", ";", "if", "(", "isKnownNeverInfinity", "(", "Op0", ",", "TLI", ")", "&&", "isKnownNeverNaN", "(", "Op0", ",", "TLI", ")", "&&", "isKnownNeverInfinity", "(", "Op1", ",", "TLI", ")", "&&", "isKnownNeverNaN", "(", "Op1", ",", "TLI", ")", ")", "{", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstCombineIntrinsic (2)", "Func": "canSimplifyLegacyMulToMul", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39406, "Length": 53, "Cover_Rate": 0.53} {"Template_token": ["", "auto", "*", "TLI", "=", "&", "IC", ".", "getTargetLibraryInfo", "(", ")", ";", "if", "(", "isKnownNeverInfinity", "(", "Op0", ",", "TLI", ")", "&&", "isKnownNeverNaN", "(", "Op0", ",", "TLI", ")", "&&", "isKnownNeverInfinity", "(", "Op1", ",", "TLI", ")", "&&", "isKnownNeverNaN", "(", "Op1", ",", "TLI", ")", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstCombineIntrinsic (2)", "Func": "canSimplifyLegacyMulToMul", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39407, "Length": 45, "Cover_Rate": 0.45} {"Template_token": ["", "if", "(", "VTy", "->", "isIntegerTy", "(", ")", ")", "return", "Builder", ".", "CreateIntCast", "(", "&", "V", ",", "Type", "::", "getInt16Ty", "(", "V", ".", "getContext", "(", ")", ")", ",", "false", ")", ";", "if", "(", "VTy", "->", "isFloatingPointTy", "(", ")", ")", "return", "Builder", ".", "CreateFPCast", "(", "&", "V", ",", "Type", "::", "getHalfTy", "(", "V", ".", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUInstCombineIntrinsic (2)", "Func": "convertTo16Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39408, "Length": 63, "Cover_Rate": 0.4701492537313433} {"Template_token": ["", "if", "(", "Cmp0", "==", "APFloat", "::", "cmpEqual", ")", "return", "maxnum", "(", "Src1", ",", "Src2", ")", ";", "APFloat", "::", "cmpResult", "Cmp1", "=", "Max3", ".", "compare", "(", "Src1", ")", ";", "assert", "(", "Cmp1", "!=", "APFloat", "::", "cmpUnordered", "&&", "", ")", ";", "if", "(", "Cmp1", "==", "APFloat", "::", "cmpEqual", ")", "return", "maxnum", "(", "Src0", ",", "Src2", ")", ";", "return", "maxnum", "(", "Src0", ",", "Src1", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstCombineIntrinsic (2)", "Func": "fmed3AMDGCN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39409, "Length": 64, "Cover_Rate": 0.5245901639344263} {"Template_token": ["", "if", "(", "Cmp0", "==", "APFloat", "::", "cmpEqual", ")", "return", "maxnum", "(", "Src1", ",", "Src2", ")", ";", "APFloat", "::", "cmpResult", "Cmp1", "=", "Max3", ".", "compare", "(", "Src1", ")", ";", "assert", "(", "Cmp1", "!=", "APFloat", "::", "cmpUnordered", "&&", "", ")", ";", "if", "(", "Cmp1", "==", "APFloat", "::", "cmpEqual", ")", "return", "maxnum", "(", "Src0", ",", "Src2", ")", ";"], "ground_truth": ["return", "maxnum", "(", "Src0", ",", "Src1", ")", ";"], "File": "AMDGPUInstCombineIntrinsic (2)", "Func": "fmed3AMDGCN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39410, "Length": 63, "Cover_Rate": 0.5163934426229508} {"Template_token": ["", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", "(", "OldIntr", ".", "args", "(", ")", ")", ";", "Func", "(", "Args", ",", "ArgTys", ")", ";", "Function", "*", "I", "=", "", "(", "OldIntr", ".", "getModule", "(", ")", ",", "NewIntr", ",", "ArgTys", ")", ";", "CallInst", "*", "NewCall", "=", "IC", ".", "Builder", ".", "CreateCall", "(", "I", ",", "Args", ")", ";", "NewCall", "->", "takeName", "(", "&", "OldIntr", ")", ";", "NewCall", "->", "copyMetadata", "(", "OldIntr", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "FPMathOperator", ">", "(", "NewCall", ")", ")", "NewCall", "->", "copyFastMathFlags", "(", "&", "OldIntr", ")", ";"], "File": "AMDGPUInstCombineIntrinsic (2)", "Func": "modifyIntrinsicCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39413, "Length": 88, "Cover_Rate": 0.39819004524886875} {"Template_token": ["", "break", ";", "default", ":", "OffsetIdx", "=", "InvalidOffsetIdx", ";", "break", ";", "}", "if", "(", "OffsetIdx", "!=", "InvalidOffsetIdx", ")", "{", "DemandedElts", "&=", "~", "(", "(", "", "<<", "UnusedComponentsAtFront", ")", "-", "", ")", ";", "auto", "*", "Offset", "=", "II", ".", "getArgOperand", "(", "OffsetIdx", ")", ";", "unsigned", "SingleComponentSizeInBits", "=", "IC", ".", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "II", ".", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", ";", "unsigned", "OffsetAdd", "=", "UnusedComponentsAtFront", "*", "SingleComponentSizeInBits", "/", "", ";", "auto", "*", "OffsetAddVal", "=", "ConstantInt", "::", "get", "(", "Offset", "->", "getType", "(", ")", ",", "OffsetAdd", ")", ";", "Args", "[", "OffsetIdx", "]", "=", "IC", ".", "Builder", ".", "CreateAdd", "(", "Offset", ",", "OffsetAddVal", ")", ";", "}", "}", "}", "else", "{", "ConstantInt", "*", "DMask", "=", "cast", "<", "ConstantInt", ">", "(", "II", ".", "getArgOperand", "(", "DMaskIdx", ")", ")", ";", "unsigned", "DMaskVal", "=", "DMask", "->", "getZExtValue", "(", ")", "&", "", ";", "DemandedElts", "&=", "(", "", "<<", "countPopulation", "(", "DMaskVal", ")", ")", "-", "", ";", "unsigned", "NewDMaskVal", "=", "", ";", "unsigned", "OrigLoadIdx", "=", "", ";", "for", "(", "unsigned", "SrcIdx", "=", "", ";", "SrcIdx", "<", "", ";", "++", "SrcIdx", ")", "{", "const", "unsigned", "Bit", "=", "", "<<", "SrcIdx", ";", "if", "(", "!", "!", "(", "DMaskVal", "&", "Bit", ")", ")", "{", "if", "(", "!", "!", "DemandedElts", "[", "OrigLoadIdx", "]", ")", "NewDMaskVal", "|=", "Bit", ";", "OrigLoadIdx", "++", ";", "}", "}", "if", "(", "DMaskVal", "!=", "NewDMaskVal", ")", "Args", "[", "DMaskIdx", "]", "=", "ConstantInt", "::", "get", "(", "DMask", "->", "getType", "(", ")", ",", "NewDMaskVal", ")", ";", "}", "unsigned", "NewNumElts", "=", "DemandedElts", ".", "countPopulation", "(", ")", ";", "if", "(", "!", "NewNumElts", ")", "return", "UndefValue", "::", "get", "(", "II", ".", "getType", "(", ")", ")", ";", "if", "(", "NewNumElts", ">=", "VWidth", "&&", "DemandedElts", ".", "isMask", "(", ")", ")", "{"], "ground_truth": ["if", "(", "DMaskIdx", ">=", "", ")", "II", ".", "setArgOperand", "(", "DMaskIdx", ",", "Args", "[", "DMaskIdx", "]", ")", ";"], "File": "AMDGPUInstCombineIntrinsic (2)", "Func": "simplifyAMDGCNMemoryIntrinsicDemanded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39414, "Length": 296, "Cover_Rate": 0.3983849259757739} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "simplifyAMDGCNMemoryIntrinsicDemanded", "(", "IC", ",", "II", ",", "DemandedElts", ")", ";", "default", ":", "{"], "ground_truth": ["if", "(", "getImageDMaskIntrinsic", "(", "II", ".", "getIntrinsicID", "(", ")", ")", ")", "{"], "File": "AMDGPUInstCombineIntrinsic (2)", "Func": "simplifyDemandedVectorEltsIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39415, "Length": 52, "Cover_Rate": 0.3291139240506329} {"Template_token": ["", "static", "Optional", "<", "Instruction", "*", ">", "simplifyAMDGCNImageIntrinsic", "(", "const", "GCNSubtarget", "*", "ST", ",", "const", "", "*", "ImageDimIntr", ",", "IntrinsicInst", "&", "II", ",", "InstCombiner", "&", "IC", ")", "{", "if", "(", "!", "ST", "->", "hasA16", "(", ")", "&&", "!", "ST", "->", "hasG16", "(", ")", ")", "return", "None", ";", "bool", "FloatCoord", "=", "false", ";", "bool", "OnlyDerivatives", "=", "false", ";", "for", "(", "unsigned", "OperandIndex", "=", "ImageDimIntr", "->", "GradientStart", ";", "OperandIndex", "<", "ImageDimIntr", "->", "VAddrEnd", ";", "OperandIndex", "++", ")", "{", "Value", "*", "Coord", "=", "II", ".", "getOperand", "(", "OperandIndex", ")", ";", "if", "(", "!", "canSafelyConvertTo16Bit", "(", "*", "Coord", ")", ")", "{", "if", "(", "OperandIndex", "<", "ImageDimIntr", "->", "CoordStart", "||", "ImageDimIntr", "->", "GradientStart", "==", "ImageDimIntr", "->", "CoordStart", ")", "{", "return", "None", ";", "}", "OnlyDerivatives", "=", "true", ";", "break", ";", "}", "assert", "(", "OperandIndex", "==", "ImageDimIntr", "->", "GradientStart", "||", "FloatCoord", "==", "Coord", "->", "getType", "(", ")", "->", "isFloatingPointTy", "(", ")", ")", ";", "FloatCoord", "=", "Coord", "->", "getType", "(", ")", "->", "isFloatingPointTy", "(", ")", ";", "}", "if", "(", "OnlyDerivatives", ")", "{", "if", "(", "!", "ST", "->", "hasG16", "(", ")", ")", "return", "None", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUInstCombineIntrinsic10", "Func": "simplifyAMDGCNImageIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39416, "Length": 178, "Cover_Rate": 0.4218009478672986} {"Template_token": ["", "Function", "*", "I", "=", "", "(", "II", ".", "getModule", "(", ")", ",", "NewIntr", ",", "ArgTys", ")", ";", "CallInst", "*", "NewCall", "=", "IC", ".", "Builder", ".", "CreateCall", "(", "I", ",", "Args", ")", ";", "NewCall", "->", "takeName", "(", "&", "II", ")", ";", "NewCall", "->", "copyMetadata", "(", "II", ")", ";", "if", "(", "isa", "<", "FPMathOperator", ">", "(", "NewCall", ")", ")", "NewCall", "->", "copyFastMathFlags", "(", "&", "II", ")", ";", "if", "(", "!", "II", ".", "getType", "(", ")", "->", "isVoidTy", "(", ")", ")", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "NewCall", ")", ";"], "ground_truth": ["return", "IC", ".", "eraseInstFromFunction", "(", "II", ")", ";"], "File": "AMDGPUInstCombineIntrinsic11", "Func": "modifyIntrinsicCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39417, "Length": 95, "Cover_Rate": 0.4947916666666667} {"Template_token": ["", "if", "(", "auto", "*", "ConstantMip", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "II", ".", "getOperand", "(", "ImageDimIntr", "->", "MipIndex", ")", ")", ")", "{", "if", "(", "ConstantMip", "->", "isZero", "(", ")", ")", "{", "const", "", "*", "NewImageDimIntr", "=", "", "(", "MIPMappingInfo", "->", "NONMIP", ",", "ImageDimIntr", "->", "Dim", ")", ";", "return", "modifyIntrinsicCall", "(", "II", ",", "NewImageDimIntr", "->", "Intr", ",", "IC", ",", "[", "&", "]", "(", "auto", "&", "Args", ",", "auto", "&", "ArgTys", ")", "{", "Args", ".", "erase", "(", "Args", ".", "begin", "(", ")", "+", "ImageDimIntr", "->", "MipIndex", ")", ";", "}", ")", ";", "}", "}", "}", "if", "(", "const", "auto", "*", "BiasMappingInfo", "=", "", "(", "ImageDimIntr", "->", "BaseOpcode", ")", ")", "{", "if", "(", "auto", "*", "ConstantBias", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "II", ".", "getOperand", "(", "ImageDimIntr", "->", "BiasIndex", ")", ")", ")", "{", "if", "(", "ConstantBias", "->", "isZero", "(", ")", ")", "{", "const", "", "*", "NewImageDimIntr", "=", "", "(", "BiasMappingInfo", "->", "NoBias", ",", "ImageDimIntr", "->", "Dim", ")", ";", "return", "modifyIntrinsicCall", "(", "II", ",", "NewImageDimIntr", "->", "Intr", ",", "IC", ",", "[", "&", "]", "(", "auto", "&", "Args", ",", "auto", "&", "ArgTys", ")", "{", "Args", ".", "erase", "(", "Args", ".", "begin", "(", ")", "+", "ImageDimIntr", "->", "BiasIndex", ")", ";", "ArgTys", ".", "erase", "(", "ArgTys", ".", "begin", "(", ")", "+", "ImageDimIntr", "->", "BiasTyArg", ")", ";", "}", ")", ";", "}", "}", "}", "if", "(", "const", "auto", "*", "OffsetMappingInfo", "=", "", "(", "ImageDimIntr", "->", "BaseOpcode", ")", ")", "{", "if", "(", "auto", "*", "ConstantOffset", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "II", ".", "getOperand", "(", "ImageDimIntr", "->", "OffsetIndex", ")", ")", ")", "{", "if", "(", "ConstantOffset", "->", "isZero", "(", ")", ")", "{", "const", "", "*", "NewImageDimIntr", "=", "", "(", "OffsetMappingInfo", "->", "NoOffset", ",", "ImageDimIntr", "->", "Dim", ")", ";", "return", "modifyIntrinsicCall", "(", "II", ",", "NewImageDimIntr", "->", "Intr", ",", "IC", ",", "[", "&", "]", "(", "auto", "&", "Args", ",", "auto", "&", "ArgTys", ")", "{", "Args", ".", "erase", "(", "Args", ".", "begin", "(", ")", "+", "ImageDimIntr", "->", "OffsetIndex", ")", ";", "}", ")", ";", "}", "}", "}", "if", "(", "!", "ST", "->", "hasA16", "(", ")", "&&", "!", "ST", "->", "hasG16", "(", ")", ")", "return", "None", ";", "bool", "HasSampler", "=", "", "(", "ImageDimIntr", "->", "BaseOpcode", ")", "->", "Sampler", ";", "bool", "FloatCoord", "=", "false", ";", "bool", "OnlyDerivatives", "=", "false", ";", "for", "(", "unsigned", "OperandIndex", "=", "ImageDimIntr", "->", "GradientStart", ";", "OperandIndex", "<", "ImageDimIntr", "->", "VAddrEnd", ";", "OperandIndex", "++", ")", "{", "Value", "*", "Coord", "=", "II", ".", "getOperand", "(", "OperandIndex", ")", ";", "if", "(", "!", "canSafelyConvertTo16Bit", "(", "*", "Coord", ",", "HasSampler", ")", ")", "{", "if", "(", "OperandIndex", "<", "ImageDimIntr", "->", "CoordStart", "||", "ImageDimIntr", "->", "GradientStart", "==", "ImageDimIntr", "->", "CoordStart", ")", "{", "return", "None", ";", "}", "OnlyDerivatives", "=", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUInstCombineIntrinsic11", "Func": "simplifyAMDGCNImageIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39419, "Length": 432, "Cover_Rate": 0.4595744680851064} {"Template_token": ["", "break", ";", "}", "if", "(", "OffsetIdx", "!=", "InvalidOffsetIdx", ")", "{", "DemandedElts", "&=", "~", "(", "(", "", "<<", "UnusedComponentsAtFront", ")", "-", "", ")", ";", "auto", "*", "Offset", "=", "II", ".", "getArgOperand", "(", "OffsetIdx", ")", ";", "unsigned", "SingleComponentSizeInBits", "=", "IC", ".", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "II", ".", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", ";", "unsigned", "OffsetAdd", "=", "UnusedComponentsAtFront", "*", "SingleComponentSizeInBits", "/", "", ";", "auto", "*", "OffsetAddVal", "=", "ConstantInt", "::", "get", "(", "Offset", "->", "getType", "(", ")", ",", "OffsetAdd", ")", ";", "Args", "[", "OffsetIdx", "]", "=", "IC", ".", "Builder", ".", "CreateAdd", "(", "Offset", ",", "OffsetAddVal", ")", ";", "}", "}", "}", "else", "{", "ConstantInt", "*", "DMask", "=", "cast", "<", "ConstantInt", ">", "(", "II", ".", "getArgOperand", "(", "DMaskIdx", ")", ")", ";", "unsigned", "DMaskVal", "=", "DMask", "->", "getZExtValue", "(", ")", "&", "", ";", "DemandedElts", "&=", "(", "", "<<", "countPopulation", "(", "DMaskVal", ")", ")", "-", "", ";", "unsigned", "NewDMaskVal", "=", "", ";", "unsigned", "OrigLoadIdx", "=", "", ";", "for", "(", "unsigned", "SrcIdx", "=", "", ";", "SrcIdx", "<", "", ";", "++", "SrcIdx", ")", "{", "const", "unsigned", "Bit", "=", "", "<<", "SrcIdx", ";", "if", "(", "!", "!", "(", "DMaskVal", "&", "Bit", ")", ")", "{", "if", "(", "!", "!", "DemandedElts", "[", "OrigLoadIdx", "]", ")", "NewDMaskVal", "|=", "Bit", ";", "OrigLoadIdx", "++", ";", "}", "}", "if", "(", "DMaskVal", "!=", "NewDMaskVal", ")", "Args", "[", "DMaskIdx", "]", "=", "ConstantInt", "::", "get", "(", "DMask", "->", "getType", "(", ")", ",", "NewDMaskVal", ")", ";", "}", "unsigned", "NewNumElts", "=", "DemandedElts", ".", "countPopulation", "(", ")", ";", "if", "(", "!", "NewNumElts", ")", "return", "UndefValue", "::", "get", "(", "II", ".", "getType", "(", ")", ")", ";", "if", "(", "NewNumElts", ">=", "VWidth", "&&", "DemandedElts", ".", "isMask", "(", ")", ")", "{", "if", "(", "DMaskIdx", ">=", "", ")", "II", ".", "setArgOperand", "(", "DMaskIdx", ",", "Args", "[", "DMaskIdx", "]", ")", ";", "return", "nullptr", ";", "}", "SmallVector", "<", "Type", "*", ",", "", ">", "OverloadTys", ";"], "ground_truth": ["if", "(", "!", "", "(", "II", ".", "getCalledFunction", "(", ")", ",", "OverloadTys", ")", ")", "return", "nullptr", ";"], "File": "AMDGPUInstCombineIntrinsic1", "Func": "simplifyAMDGCNMemoryIntrinsicDemanded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39422, "Length": 318, "Cover_Rate": 0.42063492063492064} {"Template_token": ["", "unsigned", "NewDMaskVal", "=", "", ";", "unsigned", "OrigLoadIdx", "=", "", ";", "for", "(", "unsigned", "SrcIdx", "=", "", ";", "SrcIdx", "<", "", ";", "++", "SrcIdx", ")", "{", "const", "unsigned", "Bit", "=", "", "<<", "SrcIdx", ";", "if", "(", "!", "!", "(", "DMaskVal", "&", "Bit", ")", ")", "{", "if", "(", "!", "!", "DemandedElts", "[", "OrigLoadIdx", "]", ")", "NewDMaskVal", "|=", "Bit", ";", "OrigLoadIdx", "++", ";", "}", "}", "if", "(", "DMaskVal", "!=", "NewDMaskVal", ")", "Args", "[", "DMaskIdx", "]", "=", "ConstantInt", "::", "get", "(", "DMask", "->", "getType", "(", ")", ",", "NewDMaskVal", ")", ";", "}", "unsigned", "NewNumElts", "=", "DemandedElts", ".", "countPopulation", "(", ")", ";", "if", "(", "!", "NewNumElts", ")", "return", "UndefValue", "::", "get", "(", "II", ".", "getType", "(", ")", ")", ";", "if", "(", "II", ".", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", "&&", "NewNumElts", "==", "", ")", "return", "nullptr", ";", "if", "(", "NewNumElts", ">=", "VWidth", "&&", "DemandedElts", ".", "isMask", "(", ")", ")", "{", "if", "(", "DMaskIdx", ">=", "", ")", "II", ".", "setArgOperand", "(", "DMaskIdx", ",", "Args", "[", "DMaskIdx", "]", ")", ";", "return", "nullptr", ";", "}", "SmallVector", "<", "Type", "*", ",", "", ">", "OverloadTys", ";", "if", "(", "!", "", "(", "II", ".", "getCalledFunction", "(", ")", ",", "OverloadTys", ")", ")", "return", "nullptr", ";", "Module", "*", "M", "=", "II", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "*", "EltTy", "=", "IIVTy", "->", "getElementType", "(", ")", ";", "Type", "*", "NewTy", "=", "(", "NewNumElts", "==", "", ")", "?", "EltTy", ":", "FixedVectorType", "::", "get", "(", "EltTy", ",", "NewNumElts", ")", ";", "OverloadTys", "[", "", "]", "=", "NewTy", ";"], "ground_truth": ["Function", "*", "NewIntrin", "=", "", "(", "M", ",", "II", ".", "getIntrinsicID", "(", ")", ",", "OverloadTys", ")", ";"], "File": "AMDGPUInstCombineIntrinsic6", "Func": "simplifyAMDGCNMemoryIntrinsicDemanded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39424, "Length": 268, "Cover_Rate": 0.34491634491634493} {"Template_token": ["", "OffsetIdx", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "ActiveBits", "==", "", "&&", "UnusedComponentsAtFront", "==", "", ")", "OffsetIdx", "=", "InvalidOffsetIdx", ";", "else", "OffsetIdx", "=", "", ";", "break", ";", "case", "", ":", "OffsetIdx", "=", "", ";", "break", ";", "default", ":", "OffsetIdx", "=", "InvalidOffsetIdx", ";", "break", ";", "}", "if", "(", "OffsetIdx", "!=", "InvalidOffsetIdx", ")", "{", "DemandedElts", "&=", "~", "(", "(", "", "<<", "UnusedComponentsAtFront", ")", "-", "", ")", ";", "auto", "*", "Offset", "=", "II", ".", "getArgOperand", "(", "OffsetIdx", ")", ";", "unsigned", "SingleComponentSizeInBits", "=", "IC", ".", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "II", ".", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", ";", "unsigned", "OffsetAdd", "=", "UnusedComponentsAtFront", "*", "SingleComponentSizeInBits", "/", "", ";", "auto", "*", "OffsetAddVal", "=", "ConstantInt", "::", "get", "(", "Offset", "->", "getType", "(", ")", ",", "OffsetAdd", ")", ";", "Args", "[", "OffsetIdx", "]", "=", "IC", ".", "Builder", ".", "CreateAdd", "(", "Offset", ",", "OffsetAddVal", ")", ";", "}", "}", "}", "else", "{", "ConstantInt", "*", "DMask", "=", "cast", "<", "ConstantInt", ">", "(", "II", ".", "getArgOperand", "(", "DMaskIdx", ")", ")", ";", "unsigned", "DMaskVal", "=", "DMask", "->", "getZExtValue", "(", ")", "&", "", ";", "DemandedElts", "&=", "(", "", "<<", "countPopulation", "(", "DMaskVal", ")", ")", "-", "", ";", "unsigned", "NewDMaskVal", "=", "", ";", "unsigned", "OrigLoadIdx", "=", "", ";", "for", "(", "unsigned", "SrcIdx", "=", "", ";", "SrcIdx", "<", "", ";", "++", "SrcIdx", ")", "{", "const", "unsigned", "Bit", "=", "", "<<", "SrcIdx", ";", "if", "(", "!", "!", "(", "DMaskVal", "&", "Bit", ")", ")", "{", "if", "(", "!", "!", "DemandedElts", "[", "OrigLoadIdx", "]", ")", "NewDMaskVal", "|=", "Bit", ";", "OrigLoadIdx", "++", ";", "}", "}", "if", "(", "DMaskVal", "!=", "NewDMaskVal", ")", "Args", "[", "DMaskIdx", "]", "=", "ConstantInt", "::", "get", "(", "DMask", "->", "getType", "(", ")", ",", "NewDMaskVal", ")", ";", "}", "unsigned", "NewNumElts", "=", "DemandedElts", ".", "countPopulation", "(", ")", ";", "if", "(", "!", "NewNumElts", ")", "return", "UndefValue", "::", "get", "(", "II", ".", "getType", "(", ")", ")", ";", "if", "(", "II", ".", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", "&&", "NewNumElts", "==", "", ")", "return", "nullptr", ";", "if", "(", "NewNumElts", ">=", "VWidth", "&&", "DemandedElts", ".", "isMask", "(", ")", ")", "{", "if", "(", "DMaskIdx", ">=", "", ")", "II", ".", "setArgOperand", "(", "DMaskIdx", ",", "Args", "[", "DMaskIdx", "]", ")", ";", "return", "nullptr", ";", "}"], "ground_truth": ["SmallVector", "<", "Type", "*", ",", "", ">", "OverloadTys", ";"], "File": "AMDGPUInstCombineIntrinsic6", "Func": "simplifyAMDGCNMemoryIntrinsicDemanded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39425, "Length": 367, "Cover_Rate": 0.4723294723294723} {"Template_token": ["", "Value", "*", "convertTo16Bit", "(", "Value", "&", "V", ",", "InstCombiner", "::", "BuilderTy", "&", "Builder", ")", "{", "Type", "*", "VTy", "=", "V", ".", "getType", "(", ")", ";", "if", "(", "isa", "<", "FPExtInst", ">", "(", "&", "V", ")", "||", "isa", "<", "SExtInst", ">", "(", "&", "V", ")", "||", "isa", "<", "ZExtInst", ">", "(", "&", "V", ")", ")", "return", "cast", "<", "Instruction", ">", "(", "&", "V", ")", "->", "getOperand", "(", "", ")", ";", "if", "(", "VTy", "->", "isIntegerTy", "(", ")", ")", "return", "Builder", ".", "CreateIntCast", "(", "&", "V", ",", "Type", "::", "getInt16Ty", "(", "V", ".", "getContext", "(", ")", ")", ",", "false", ")", ";"], "ground_truth": ["if", "(", "VTy", "->", "isFloatingPointTy", "(", ")", ")", "return", "Builder", ".", "CreateFPCast", "(", "&", "V", ",", "Type", "::", "getHalfTy", "(", "V", ".", "getContext", "(", ")", ")", ")", ";"], "File": "AMDGPUInstCombineIntrinsic8", "Func": "convertTo16Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39426, "Length": 127, "Cover_Rate": 0.9548872180451128} {"Template_token": ["", "if", "(", "VTy", "->", "isIntegerTy", "(", ")", ")", "return", "Builder", ".", "CreateIntCast", "(", "&", "V", ",", "Type", "::", "getInt16Ty", "(", "V", ".", "getContext", "(", ")", ")", ",", "false", ")", ";"], "ground_truth": ["if", "(", "VTy", "->", "isFloatingPointTy", "(", ")", ")", "return", "Builder", ".", "CreateFPCast", "(", "&", "V", ",", "Type", "::", "getHalfTy", "(", "V", ".", "getContext", "(", ")", ")", ")", ";"], "File": "AMDGPUInstCombineIntrinsic8", "Func": "convertTo16Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39427, "Length": 58, "Cover_Rate": 0.43609022556390975} {"Template_token": ["", "}", "Value", "*", "CastSrc", ";", "if", "(", "match", "(", "&", "V", ",", "m_FPExt", "(", "PatternMatch", "::", "m_Value", "(", "CastSrc", ")", ")", ")", "||", "match", "(", "&", "V", ",", "m_SExt", "(", "PatternMatch", "::", "m_Value", "(", "CastSrc", ")", ")", ")", "||", "match", "(", "&", "V", ",", "m_ZExt", "(", "PatternMatch", "::", "m_Value", "(", "CastSrc", ")", ")", ")", ")", "{", "Type", "*", "CastSrcTy", "=", "CastSrc", "->", "getType", "(", ")", ";", "if", "(", "CastSrcTy", "->", "isHalfTy", "(", ")", "||", "CastSrcTy", "->", "isIntegerTy", "(", "", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstCombineIntrinsic", "Func": "canSafelyConvertTo16Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39428, "Length": 89, "Cover_Rate": 0.49171270718232046} {"Template_token": ["", "}", "if", "(", "OnlyDerivatives", ")", "{", "if", "(", "!", "ST", "->", "hasG16", "(", ")", ")", "return", "None", ";", "}", "else", "{", "if", "(", "!", "ST", "->", "hasA16", "(", ")", ")", "OnlyDerivatives", "=", "true", ";", "}", "Type", "*", "CoordType", "=", "FloatCoord", "?", "Type", "::", "getHalfTy", "(", "II", ".", "getContext", "(", ")", ")", ":", "Type", "::", "getInt16Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "Type", "*", ",", "", ">", "ArgTys", ";", "if", "(", "!", "", "(", "II", ".", "getCalledFunction", "(", ")", ",", "ArgTys", ")", ")", "return", "None", ";", "ArgTys", "[", "ImageDimIntr", "->", "GradientTyArg", "]", "=", "CoordType", ";", "if", "(", "!", "OnlyDerivatives", ")", "ArgTys", "[", "ImageDimIntr", "->", "CoordTyArg", "]", "=", "CoordType", ";", "Function", "*", "I", "=", "", "(", "II", ".", "getModule", "(", ")", ",", "II", ".", "getIntrinsicID", "(", ")", ",", "ArgTys", ")", ";"], "ground_truth": ["SmallVector", "<", "Value", "*", ",", "", ">", "Args", "(", "II", ".", "args", "(", ")", ")", ";"], "File": "AMDGPUInstCombineIntrinsic", "Func": "simplifyAMDGCNImageIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39431, "Length": 149, "Cover_Rate": 0.35308056872037913} {"Template_token": ["", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "AMDGPUInstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39432, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "AMDGPUInstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39433, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "printU4ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printBankMaskOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39434, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "void", "InstPrinter", "::", "printBankMaskOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "printU4ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printBankMaskOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39435, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printBoundCtrlOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", ")", "{", "O", "<<", "", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printBoundCtrlOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39436, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter10", "Func": "printDPPCtrlOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39439, "Length": 103, "Cover_Rate": 0.40234375} {"Template_token": ["", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter10", "Func": "printDPPCtrlOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39440, "Length": 181, "Cover_Rate": 0.70703125} {"Template_token": ["", "void", "InstPrinter", "::", "printGLC", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter10", "Func": "printGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39443, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "void", "InstPrinter", "::", "printGLC", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39444, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "int64_t", "mm", "=", "static_cast", "<", "int64_t", ">", "(", "Imm", ")", ";", "if", "(", "mm", ">=", "-", "", "&&", "mm", "<=", "", ")", "{", "O", "<<", "mm", ";", "return", ";", "}", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "{"], "ground_truth": ["assert", "(", "isUInt", "<", "", ">", "(", "Imm", ")", ")", ";"], "File": "AMDGPUInstPrinter10", "Func": "printImmediate64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39445, "Length": 172, "Cover_Rate": 0.86} {"Template_token": ["", "void", "InstPrinter", "::", "printLWE", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printLWE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39446, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "BitName", ";"], "File": "AMDGPUInstPrinter10", "Func": "printNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39448, "Length": 20, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "InstPrinter", "::", "printR128", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39450, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39451, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "O", "<<", "", ";", "printU4ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printRowMaskOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39452, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "O", "<<", "", ";"], "ground_truth": ["printU4ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter10", "Func": "printRowMaskOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39453, "Length": 13, "Cover_Rate": 0.40625} {"Template_token": ["", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39454, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39455, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "void", "InstPrinter", "::", "printTFE", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printTFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39456, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printTFE", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printTFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39457, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printU4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "formatHex", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printU4ImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39458, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "formatHex", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printU4ImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39459, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "void", "InstPrinter", "::", "printUNorm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39460, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39461, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";"], "ground_truth": ["else", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter10", "Func": "printVOPDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39462, "Length": 43, "Cover_Rate": 0.5375} {"Template_token": ["", "void", "InstPrinter", "::", "printVOPDst", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";", "else", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";"], "ground_truth": ["else", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter10", "Func": "printVOPDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39463, "Length": 66, "Cover_Rate": 0.825} {"Template_token": ["", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "R600InstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39464, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "R600InstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39465, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printAbs", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "printAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39466, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "void", "InstPrinter", "::", "printAbs", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printAbs", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39467, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printBankSwizzle", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "printBankSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39469, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "void", "InstPrinter", "::", "printClamp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printClamp", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "printClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39470, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printCT", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printCT", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "printCT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39472, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printDFMT", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{"], "File": "AMDGPUInstPrinter11", "Func": "printDFMT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39474, "Length": 37, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "<=", "", ")", "{", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "Imm", "&", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "']'", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter11", "Func": "printDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39476, "Length": 262, "Cover_Rate": 0.8506493506493507} {"Template_token": ["", "void", "InstPrinter", "::", "printImmediate64", "(", "uint64_t", "Imm", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "int64_t", "mm", "=", "static_cast", "<", "int64_t", ">", "(", "Imm", ")", ";", "if", "(", "mm", ">=", "-", "", "&&", "mm", "<=", "", ")", "{", "O", "<<", "mm", ";", "return", ";", "}", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";"], "ground_truth": ["else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter11", "Func": "printImmediate64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39477, "Length": 162, "Cover_Rate": 0.7012987012987013} {"Template_token": ["", "O", "<<", "mm", ";", "return", ";", "}", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";"], "ground_truth": ["else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter11", "Func": "printImmediate64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39478, "Length": 107, "Cover_Rate": 0.46320346320346323} {"Template_token": ["", "void", "InstPrinter", "::", "printKCache", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printKCache", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "printKCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39480, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printLast", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "printLast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39482, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printLiteral", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "printLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39484, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "printMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39485, "Length": 30, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "return", ";", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";", "O", "<<", "", ";"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39486, "Length": 31, "Cover_Rate": 0.3522727272727273} {"Template_token": ["", "void", "InstPrinter", "::", "printNeg", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printNeg", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printNeg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39487, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printNeg", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "printNeg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39488, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "void", "InstPrinter", "::", "printNFMT", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", ";"], "ground_truth": ["printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printNFMT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39489, "Length": 50, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "void", "InstPrinter", "::", "printOMOD", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printOMOD", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "printOMOD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39490, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printOMOD", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printOMOD", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printOMOD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39491, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "O", "<<", "Op", ".", "getFPImm", "(", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";"], "ground_truth": ["Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39492, "Length": 87, "Cover_Rate": 0.4603174603174603} {"Template_token": ["", "void", "InstPrinter", "::", "printR128", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39493, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "void", "InstPrinter", "::", "printR128", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39494, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "void", "InstPrinter", "::", "printRel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printRel", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printRel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39496, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printRSel", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "printRSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39497, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "", "::", "IsaVersion", "ISA", "=", "", "::", "getIsaVersion", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ";", "unsigned", "mm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "unsigned", "Vmcnt", ",", "Expcnt", ",", "Lgkmcnt", ";", "decodeWaitcnt", "(", "ISA", ",", "mm16", ",", "Vmcnt", ",", "Expcnt", ",", "Lgkmcnt", ")", ";", "bool", "NeedSpace", "=", "false", ";", "if", "(", "Vmcnt", "!=", "getVmcntBitMask", "(", "ISA", ")", ")", "{", "O", "<<", "", "<<", "Vmcnt", "<<", "')'", ";", "NeedSpace", "=", "true", ";", "}", "if", "(", "Expcnt", "!=", "getExpcntBitMask", "(", "ISA", ")", ")", "{", "if", "(", "NeedSpace", ")", "O", "<<", "' '", ";", "O", "<<", "", "<<", "Expcnt", "<<", "')'", ";"], "ground_truth": ["NeedSpace", "=", "true", ";"], "File": "AMDGPUInstPrinter11", "Func": "printWaitFlag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39503, "Length": 108, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "unsigned", "mm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "unsigned", "Vmcnt", ",", "Expcnt", ",", "Lgkmcnt", ";", "decodeWaitcnt", "(", "ISA", ",", "mm16", ",", "Vmcnt", ",", "Expcnt", ",", "Lgkmcnt", ")", ";", "bool", "NeedSpace", "=", "false", ";", "if", "(", "Vmcnt", "!=", "getVmcntBitMask", "(", "ISA", ")", ")", "{", "O", "<<", "", "<<", "Vmcnt", "<<", "')'", ";", "NeedSpace", "=", "true", ";", "}"], "ground_truth": ["if", "(", "Expcnt", "!=", "getExpcntBitMask", "(", "ISA", ")", ")", "{"], "File": "AMDGPUInstPrinter11", "Func": "printWaitFlag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39504, "Length": 72, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "void", "InstPrinter", "::", "printWrite", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printWrite", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39505, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "void", "InstPrinter", "::", "printWrite", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "static_cast", "<", "InstPrinter", "*", ">", "(", "this", ")", "->", "printWrite", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "printWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39506, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "R600InstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39507, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "R600InstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39508, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printABID", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "File": "AMDGPUInstPrinter13", "Func": "printABID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39509, "Length": 37, "Cover_Rate": 0.7254901960784313} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Imm", ")", "return", ";"], "ground_truth": ["O", "<<", "", "<<", "Imm", ";"], "File": "AMDGPUInstPrinter13", "Func": "printABID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39510, "Length": 27, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Imm", ")", "return", ";", "O", "<<", "", "<<", "Imm", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printBLGP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39511, "Length": 28, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Imm", ")", "return", ";"], "ground_truth": ["O", "<<", "", "<<", "Imm", ";"], "File": "AMDGPUInstPrinter13", "Func": "printCBSZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39512, "Length": 27, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "void", "InstPrinter", "::", "printCBSZ", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Imm", ")", "return", ";"], "File": "AMDGPUInstPrinter13", "Func": "printCBSZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39513, "Length": 44, "Cover_Rate": 0.8627450980392157} {"Template_token": ["", "printRegOperand", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "?", "", ":", "", ",", "O", ",", "MRI", ")", ";", "if", "(", "OpNo", "==", "", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printDefaultVccOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39514, "Length": 31, "Cover_Rate": 0.47692307692307695} {"Template_token": ["", "void", "InstPrinter", "::", "printDim", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Dim", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter13", "Func": "printDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39515, "Length": 41, "Cover_Rate": 0.5774647887323944} {"Template_token": ["", "if", "(", "", "(", "STI", ")", ")", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39516, "Length": 19, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "void", "InstPrinter", "::", "printDLC", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["if", "(", "", "(", "STI", ")", ")", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter13", "Func": "printDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39517, "Length": 41, "Cover_Rate": 0.9318181818181818} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "<<", "formatDec", "(", "Imm", "&", "", ")", ";"], "ground_truth": ["for", "(", "size_t", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{"], "File": "AMDGPUInstPrinter13", "Func": "printDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39518, "Length": 40, "Cover_Rate": 0.3883495145631068} {"Template_token": ["", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "Imm", "&", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "']'", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHL_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_SHL_LAST", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHR_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_SHR_LAST", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_ROR_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_ROR_LAST", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHL1", ")", "{", "if", "(", "!", "", "(", "STI", ")", "&&", "!", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROL1", ")", "{", "if", "(", "!", "", "(", "STI", ")", "&&", "!", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHR1", ")", "{", "if", "(", "!", "", "(", "STI", ")", "&&", "!", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROR1", ")", "{", "if", "(", "!", "", "(", "STI", ")", "&&", "!", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "ROW_MIRROR", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "ROW_HALF_MIRROR", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "BCAST15", ")", "{"], "ground_truth": ["if", "(", "!", "", "(", "STI", ")", "&&", "!", "", "(", "STI", ")", ")", "{"], "File": "AMDGPUInstPrinter13", "Func": "printDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39519, "Length": 366, "Cover_Rate": 0.6069651741293532} {"Template_token": ["", "void", "InstPrinter", "::", "printExpTgt", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "uint32_t", "Tgt", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "if", "(", "Tgt", "<=", "", ")", "O", "<<", "", "<<", "Tgt", ";", "else", "if", "(", "Tgt", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Tgt", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Tgt", ">=", "", "&&", "Tgt", "<=", "", ")", "||", "(", "Tgt", "==", "", "&&", "", "(", "STI", ")", ")", ")", "O", "<<", "", "<<", "Tgt", "-", "", ";", "else", "if", "(", "", "(", "STI", ")", "&&", "Tgt", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Tgt", ">=", "", "&&", "Tgt", "<=", "", ")", "O", "<<", "", "<<", "Tgt", "-", "", ";", "else", "{", "O", "<<", "", "<<", "Tgt", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39520, "Length": 158, "Cover_Rate": 0.9753086419753086} {"Template_token": ["", "void", "InstPrinter", "::", "printFI", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "using", "namespace", "llvm", "::", "", ";"], "ground_truth": ["unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "File": "AMDGPUInstPrinter13", "Func": "printFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39521, "Length": 43, "Cover_Rate": 0.6935483870967742} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "DPP_FI_1", "||", "Imm", "==", "DPP8_FI_1", ")", "{", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39522, "Length": 36, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "else", "{", "O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39523, "Length": 56, "Cover_Rate": 0.3373493975903614} {"Template_token": ["", "void", "InstPrinter", "::", "printFORMAT", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "if", "(", "", "(", "STI", ")", ")", "O", "<<", "", "<<", "Val", ";", "else", "{", "O", "<<", "", "<<", "(", "Val", "&", "", ")", ";", "O", "<<", "", "<<", "(", "Val", ">>", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printFORMAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39524, "Length": 76, "Cover_Rate": 0.95} {"Template_token": ["", "O", "<<", "", ";", "if", "(", "!", "HwRegName", ".", "empty", "(", ")", ")", "{", "O", "<<", "HwRegName", ";", "}", "else", "{", "O", "<<", "Id", ";", "}", "if", "(", "Width", "!=", "WIDTH_DEFAULT_", "||", "Offset", "!=", "OFFSET_DEFAULT_", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "Offset", "<<", "", "<<", "Width", ";"], "File": "AMDGPUInstPrinter13", "Func": "printHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39525, "Length": 47, "Cover_Rate": 0.3671875} {"Template_token": ["", "}", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "printRegOperand", "(", "Op", ".", "getReg", "(", ")", ",", "O", ",", "MRI", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "switch", "(", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediate64", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediate16", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "isUInt", "<", "", ">", "(", "Op", ".", "getImm", "(", ")", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediateV216", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{", "O", "<<", "", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "AMDGPUInstPrinter13", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39527, "Length": 447, "Cover_Rate": 0.6322489391796322} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediate64", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediate16", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "isUInt", "<", "", ">", "(", "Op", ".", "getImm", "(", ")", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediateV216", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{", "O", "<<", "", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstPrinter13", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39528, "Length": 354, "Cover_Rate": 0.5007072135785007} {"Template_token": ["", "unsigned", "InputModifiers", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "STI", ",", "O", ")", ";", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "')'", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "(", "int", ")", "OpNo", "+", "", "==", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "src1", ")", ")", "printDefaultVccOperand", "(", "OpNo", ",", "STI", ",", "O", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printOperandAndIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39529, "Length": 107, "Cover_Rate": 0.7328767123287672} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "(", "int", ")", "OpNo", "+", "", "==", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "src1", ")", ")", "printDefaultVccOperand", "(", "OpNo", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUInstPrinter13", "Func": "printOperandAndIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39530, "Length": 45, "Cover_Rate": 0.3082191780821918} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "default", ":", "break", ";", "}"], "ground_truth": ["O", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "File": "AMDGPUInstPrinter13", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39531, "Length": 25, "Cover_Rate": 0.352112676056338} {"Template_token": ["", "if", "(", "msgSupportsStream", "(", "MsgId", ",", "OpId", ")", ")", "{", "O", "<<", "", "<<", "StreamId", ";", "}", "}", "O", "<<", "')'", ";", "}", "else", "if", "(", "encodeMsg", "(", "MsgId", ",", "OpId", ",", "StreamId", ")", "==", "Imm16", ")", "{", "O", "<<", "", "<<", "MsgId", "<<", "", "<<", "OpId", "<<", "", "<<", "StreamId", "<<", "')'", ";", "}", "else", "{", "O", "<<", "Imm16", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39532, "Length": 63, "Cover_Rate": 0.3442622950819672} {"Template_token": ["", "if", "(", "isValidMsgId", "(", "MsgId", ",", "STI", ")", "&&", "isValidMsgOp", "(", "MsgId", ",", "OpId", ")", "&&", "isValidMsgStream", "(", "MsgId", ",", "OpId", ",", "StreamId", ")", ")", "{", "O", "<<", "", "<<", "getMsgName", "(", "MsgId", ")", ";", "if", "(", "msgRequiresOp", "(", "MsgId", ")", ")", "{", "O", "<<", "", "<<", "getMsgOpName", "(", "MsgId", ",", "OpId", ")", ";", "if", "(", "msgSupportsStream", "(", "MsgId", ",", "OpId", ")", ")", "{", "O", "<<", "", "<<", "StreamId", ";", "}", "}", "O", "<<", "')'", ";"], "ground_truth": ["}", "else", "if", "(", "encodeMsg", "(", "MsgId", ",", "OpId", ",", "StreamId", ")", "==", "Imm16", ")", "{"], "File": "AMDGPUInstPrinter13", "Func": "printSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39533, "Length": 92, "Cover_Rate": 0.5027322404371585} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "uint16_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "{", "return", ";", "}", "O", "<<", "", ";", "if", "(", "(", "Imm", "&", "QUAD_PERM_ENC_MASK", ")", "==", "QUAD_PERM_ENC", ")", "{", "O", "<<", "", "<<", "IdSymbolic", "[", "ID_QUAD_PERM", "]", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "LANE_NUM", ";", "++", "I", ")", "{", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "Imm", "&", "LANE_MASK", ")", ";", "Imm", ">>=", "LANE_SHIFT", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "(", "Imm", "&", "BITMASK_PERM_ENC_MASK", ")", "==", "BITMASK_PERM_ENC", ")", "{", "uint16_t", "AndMask", "=", "(", "Imm", ">>", "BITMASK_AND_SHIFT", ")", "&", "BITMASK_MASK", ";", "uint16_t", "OrMask", "=", "(", "Imm", ">>", "BITMASK_OR_SHIFT", ")", "&", "BITMASK_MASK", ";", "uint16_t", "XorMask", "=", "(", "Imm", ">>", "BITMASK_XOR_SHIFT", ")", "&", "BITMASK_MASK", ";", "if", "(", "AndMask", "==", "BITMASK_MAX", "&&", "OrMask", "==", "", "&&", "countPopulation", "(", "XorMask", ")", "==", "", ")", "{", "O", "<<", "", "<<", "IdSymbolic", "[", "ID_SWAP", "]", ";", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "XorMask", ")", ";", "O", "<<", "", ";", "}", "else", "if", "(", "AndMask", "==", "BITMASK_MAX", "&&", "OrMask", "==", "", "&&", "XorMask", ">", "", "&&", "isPowerOf2_64", "(", "XorMask", "+", "", ")", ")", "{", "O", "<<", "", "<<", "IdSymbolic", "[", "ID_REVERSE", "]", ";", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "XorMask", "+", "", ")", ";", "O", "<<", "", ";", "}", "else", "{", "uint16_t", "GroupSize", "=", "BITMASK_MAX", "-", "AndMask", "+", "", ";", "if", "(", "GroupSize", ">", "", "&&", "isPowerOf2_64", "(", "GroupSize", ")", "&&", "OrMask", "<", "GroupSize", "&&", "XorMask", "==", "", ")", "{", "O", "<<", "", "<<", "IdSymbolic", "[", "ID_BROADCAST", "]", ";", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "GroupSize", ")", ";", "O", "<<", "", ";"], "ground_truth": ["O", "<<", "formatDec", "(", "OrMask", ")", ";"], "File": "AMDGPUInstPrinter13", "Func": "printSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39534, "Length": 292, "Cover_Rate": 0.7934782608695652} {"Template_token": ["", "void", "InstPrinter", "::", "printSWZ", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39535, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printSWZ", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39536, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "(", "Val", "&", "~", "ENABLE_MASK", ")", "!=", "", ")", "{", "O", "<<", "", "<<", "formatHex", "(", "static_cast", "<", "uint64_t", ">", "(", "Val", ")", ")", ";", "}", "else", "{", "O", "<<", "", ";", "bool", "NeedComma", "=", "false", ";", "for", "(", "unsigned", "ModeId", "=", "ID_MIN", ";", "ModeId", "<=", "ID_MAX", ";", "++", "ModeId", ")", "{", "if", "(", "Val", "&", "(", "", "<<", "ModeId", ")", ")", "{"], "ground_truth": ["if", "(", "NeedComma", ")", "O", "<<", "','", ";"], "File": "AMDGPUInstPrinter13", "Func": "printVGPRIndexMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39537, "Length": 73, "Cover_Rate": 0.5328467153284672} {"Template_token": ["", "else", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";", "else", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";", "else", "O", "<<", "", ";", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstPrinter13", "Func": "printVOPDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39538, "Length": 86, "Cover_Rate": 0.4215686274509804} {"Template_token": ["", "if", "(", "!", "!", "(", "Ops", "[", "I", "]", "&", "Mod", ")", "!=", "DefaultValue", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "allOpsDefaultValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39539, "Length": 23, "Cover_Rate": 0.35384615384615387} {"Template_token": ["", "if", "(", "!", "!", "(", "Ops", "[", "I", "]", "&", "Mod", ")", "!=", "DefaultValue", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstPrinter14", "Func": "allOpsDefaultValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39540, "Length": 22, "Cover_Rate": 0.3384615384615385} {"Template_token": ["", "void", "InstPrinter", "::", "printAbs", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'|'", ")", ";"], "File": "AMDGPUInstPrinter14", "Func": "printAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39541, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "void", "InstPrinter", "::", "printAbs", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'|'", ")", ";"], "File": "AMDGPUInstPrinter14", "Func": "printAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39542, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter14", "Func": "printBankSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39543, "Length": 31, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "InstPrinter", "::", "printClamp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter14", "Func": "printClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39544, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "void", "InstPrinter", "::", "printClamp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39545, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "unsigned", "mm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "const", "unsigned", "Id", "=", "(", "mm16", "&", "ID_MASK_", ")", ">>", "ID_SHIFT_", ";", "const", "unsigned", "Offset", "=", "(", "mm16", "&", "OFFSET_MASK_", ")", ">>", "OFFSET_SHIFT_", ";", "const", "unsigned", "Width", "=", "(", "(", "mm16", "&", "WIDTH_M1_MASK_", ")", ">>", "WIDTH_M1_SHIFT_", ")", "+", "", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter14", "Func": "printHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39546, "Length": 64, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "unsigned", "mm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "const", "unsigned", "Id", "=", "(", "mm16", "&", "ID_MASK_", ")", ">>", "ID_SHIFT_", ";", "const", "unsigned", "Offset", "=", "(", "mm16", "&", "OFFSET_MASK_", ")", ">>", "OFFSET_SHIFT_", ";", "const", "unsigned", "Width", "=", "(", "(", "mm16", "&", "WIDTH_M1_MASK_", ")", ">>", "WIDTH_M1_SHIFT_", ")", "+", "", ";", "O", "<<", "", ";", "if", "(", "ID_SYMBOLIC_FIRST_", "<=", "Id", "&&", "Id", "<", "ID_SYMBOLIC_LAST_", ")", "{", "O", "<<", "IdSymbolic", "[", "Id", "]", ";", "}", "else", "{", "O", "<<", "Id", ";", "}", "if", "(", "Width", "!=", "WIDTH_M1_DEFAULT_", "+", "", "||", "Offset", "!=", "OFFSET_DEFAULT_", ")", "{", "O", "<<", "", "<<", "Offset", "<<", "", "<<", "Width", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39547, "Length": 114, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "assert", "(", "Lo16", "==", "static_cast", "<", "uint16_t", ">", "(", "Imm", ">>", "", ")", ")", ";", "printImmediate16", "(", "Lo16", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printImmediateV216", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39548, "Length": 25, "Cover_Rate": 0.46296296296296297} {"Template_token": ["", "void", "InstPrinter", "::", "printKCache", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "int", "KCacheMode", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "KCacheMode", ">", "", ")", "{", "int", "KCacheBank", "=", "MI", "->", "getOperand", "(", "OpNo", "-", "", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "<<", "KCacheBank", "<<", "':'", ";", "int", "KCacheAddr", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "", ")", ".", "getImm", "(", ")", ";", "int", "LineSize", "=", "(", "KCacheMode", "==", "", ")", "?", "", ":", "", ";", "O", "<<", "KCacheAddr", "*", "", "<<", "'-'", "<<", "KCacheAddr", "*", "", "+", "LineSize", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printKCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39549, "Length": 113, "Cover_Rate": 1.0} {"Template_token": ["", "int", "KCacheAddr", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "", ")", ".", "getImm", "(", ")", ";", "int", "LineSize", "=", "(", "KCacheMode", "==", "", ")", "?", "", ":", "", ";", "O", "<<", "KCacheAddr", "*", "", "<<", "'-'", "<<", "KCacheAddr", "*", "", "+", "LineSize", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printKCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39550, "Length": 45, "Cover_Rate": 0.39823008849557523} {"Template_token": ["", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printLast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39552, "Length": 14, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "int64_t", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "O", "<<", "Imm", "<<", "'('", "<<", "BitsToFloat", "(", "Imm", ")", "<<", "')'", ";", "}", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "Op", ".", "getExpr", "(", ")", "->", "print", "(", "O", "<<", "'@'", ",", "&", "MAI", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39553, "Length": 59, "Cover_Rate": 0.5412844036697247} {"Template_token": ["", "void", "InstPrinter", "::", "printLiteral", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "File": "AMDGPUInstPrinter14", "Func": "printLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39554, "Length": 35, "Cover_Rate": 0.3211009174311927} {"Template_token": ["", "void", "InstPrinter", "::", "printNeg", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'-'", ")", ";"], "File": "AMDGPUInstPrinter14", "Func": "printNeg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39555, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'-'", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printNeg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39556, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "switch", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "O", "<<", "", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUInstPrinter14", "Func": "printOMOD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39557, "Length": 27, "Cover_Rate": 0.38571428571428573} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediate64", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediate16", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "printImmediateV216", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39558, "Length": 237, "Cover_Rate": 0.49478079331941544} {"Template_token": ["", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "default", ":", "break", ";", "}", "unsigned", "RegIdx", "=", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{"], "ground_truth": ["O", "<<", "'v'", ";"], "File": "AMDGPUInstPrinter14", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39559, "Length": 317, "Cover_Rate": 0.5121163166397416} {"Template_token": ["", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'+'", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printRel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39560, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "void", "InstPrinter", "::", "printRel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'+'", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printRel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39561, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "switch", "(", "Sel", ")", "{", "case", "", ":", "O", "<<", "'X'", ";", "break", ";", "case", "", ":", "O", "<<", "'Y'", ";", "break", ";", "case", "", ":", "O", "<<", "'Z'", ";", "break", ";", "case", "", ":"], "ground_truth": ["O", "<<", "'W'", ";"], "File": "AMDGPUInstPrinter14", "Func": "printRSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39562, "Length": 39, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "void", "InstPrinter", "::", "printUpdateExecMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter14", "Func": "printUpdateExecMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39563, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "void", "InstPrinter", "::", "printUpdateExecMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printUpdateExecMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39564, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printUpdatePred", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printUpdatePred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39565, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Op", ".", "getImm", "(", ")", "==", "", ")", "{", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39567, "Length": 16, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "getImm", "(", ")", "==", "", ")", "{", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter14", "Func": "printWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39568, "Length": 28, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediate64", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediate16", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "isUInt", "<", "", ">", "(", "Op", ".", "getImm", "(", ")", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediateV216", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{", "O", "<<", "", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstPrinter15", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39569, "Length": 410, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "void", "InstPrinter", "::", "printOperandAndIntInputMods", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "InputModifiers", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "STI", ",", "O", ")", ";", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "')'", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "(", "int", ")", "OpNo", "+", "", "==", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "src1", ")", ")", "printDefaultVccOperand", "(", "OpNo", ",", "STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter15", "Func": "printOperandAndIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39570, "Length": 123, "Cover_Rate": 0.8723404255319149} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "(", "int", ")", "OpNo", "+", "", "==", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "src1", ")", ")", "printDefaultVccOperand", "(", "OpNo", ",", "STI", ",", "O", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter15", "Func": "printOperandAndIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39571, "Length": 47, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'a'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'a'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'a'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'a'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'a'", ";", "NumRegs", "=", "", ";", "}", "else", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "return", ";", "}", "if", "(", "NumRegs", "==", "", ")", "{", "O", "<<", "RegIdx", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUInstPrinter15", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39572, "Length": 355, "Cover_Rate": 0.3888280394304491} {"Template_token": ["", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "default", ":", "break", ";", "}", "unsigned", "RegIdx", "=", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";"], "ground_truth": ["}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{"], "File": "AMDGPUInstPrinter16", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39573, "Length": 293, "Cover_Rate": 0.5034364261168385} {"Template_token": ["", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "default", ":", "break", ";", "}", "unsigned", "RegIdx", "=", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";"], "ground_truth": ["NumRegs", "=", "", ";"], "File": "AMDGPUInstPrinter16", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39574, "Length": 262, "Cover_Rate": 0.45017182130584193} {"Template_token": ["", "if", "(", "!", "!", "(", "Ops", "[", "I", "]", "&", "Mod", ")", "!=", "DefaultValue", ")", "return", "false", ";", "}", "if", "(", "HasDstSel", "&&", "(", "Ops", "[", "", "]", "&", "", ")", "!=", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter18", "Func": "allOpsDefaultValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39575, "Length": 41, "Cover_Rate": 0.4659090909090909} {"Template_token": ["", "if", "(", "!", "!", "(", "Ops", "[", "I", "]", "&", "Mod", ")", "!=", "DefaultValue", ")", "return", "false", ";", "}"], "ground_truth": ["if", "(", "HasDstSel", "&&", "(", "Ops", "[", "", "]", "&", "", ")", "!=", "", ")", "return", "false", ";"], "File": "AMDGPUInstPrinter18", "Func": "allOpsDefaultValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39576, "Length": 37, "Cover_Rate": 0.42045454545454547} {"Template_token": ["", "uint16_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "!=", "", ")", "{", "O", "<<", "(", "(", "OpNo", "==", "", ")", "?", "", ":", "", ")", ";", "printS16ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter18", "Func": "printOffsetS13", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39577, "Length": 45, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "Ops", "[", "NumOps", "++", "]", "=", "MI", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", ";", "}", "const", "bool", "HasDstSel", "=", "NumOps", ">", "", "&&", "Mod", "==", "", "&&", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ";", "if", "(", "allOpsDefaultValue", "(", "Ops", ",", "NumOps", ",", "Mod", ",", "HasDstSel", ")", ")", "return", ";", "O", "<<", "Name", ";"], "ground_truth": ["for", "(", "int", "I", "=", "", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{"], "File": "AMDGPUInstPrinter18", "Func": "printPackedModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39578, "Length": 79, "Cover_Rate": 0.3542600896860987} {"Template_token": ["", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "default", ":", "break", ";", "}", "unsigned", "RegIdx", "=", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";"], "ground_truth": ["}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{"], "File": "AMDGPUInstPrinter18", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39579, "Length": 269, "Cover_Rate": 0.41770186335403725} {"Template_token": ["", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "default", ":", "break", ";", "}", "unsigned", "RegIdx", "=", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{"], "ground_truth": ["O", "<<", "'v'", ";"], "File": "AMDGPUInstPrinter18", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39580, "Length": 242, "Cover_Rate": 0.37577639751552794} {"Template_token": ["", "O", "<<", "formatDec", "(", "static_cast", "<", "int16_t", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter18", "Func": "printS16ImmDecOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39582, "Length": 23, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "if", "(", "!", "!", "(", "Ops", "[", "I", "]", "&", "Mod", ")", "!=", "DefaultValue", ")", "return", "false", ";", "}", "if", "(", "HasDstSel", "&&", "(", "Ops", "[", "", "]", "&", "", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstPrinter1", "Func": "allOpsDefaultValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39583, "Length": 40, "Cover_Rate": 0.43010752688172044} {"Template_token": ["", "InstPrinter", "::", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'|'", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39584, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "void", "InstPrinter", "::", "printAbs", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["InstPrinter", "::", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'|'", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39585, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "void", "InstPrinter", "::", "printAddr64", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39586, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "", ";"], "ground_truth": ["printU4ImmOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39588, "Length": 15, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "printU4ImmOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39589, "Length": 12, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "void", "InstPrinter", "::", "printBankSwizzle", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "int", "BankSwizzle", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "switch", "(", "BankSwizzle", ")", "{", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printBankSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39590, "Length": 87, "Cover_Rate": 0.9886363636363636} {"Template_token": ["", "void", "InstPrinter", "::", "printBoundCtrl", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "Imm", ")", "{"], "File": "AMDGPUInstPrinter1", "Func": "printBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39591, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "void", "InstPrinter", "::", "printClamp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["InstPrinter", "::", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39592, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "void", "InstPrinter", "::", "printClamp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["InstPrinter", "::", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39593, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "unsigned", "CT", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "switch", "(", "CT", ")", "{", "case", "", ":", "O", "<<", "'U'", ";", "break", ";", "case", "", ":", "O", "<<", "'N'", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUInstPrinter1", "Func": "printCT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39596, "Length": 37, "Cover_Rate": 0.6065573770491803} {"Template_token": ["", "void", "InstPrinter", "::", "printD16", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39597, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter1", "Func": "printDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39601, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "InstPrinter", "::", "printDMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", ";", "printU16ImmOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39602, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "<=", "DppCtrl", "::", "QUAD_PERM_LAST", ")", "{", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "Imm", "&", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "']'", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHL_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_SHL_LAST", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHR_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_SHR_LAST", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_ROR_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_ROR_LAST", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHL1", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROL1", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHR1", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROR1", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "ROW_MIRROR", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "ROW_HALF_MIRROR", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter1", "Func": "printDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39603, "Length": 275, "Cover_Rate": 0.8017492711370262} {"Template_token": ["", "void", "InstPrinter", "::", "printExpCompr", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printExpCompr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39605, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printExpSrc0", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printExpSrcN", "<", "", ">", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printExpSrc0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39606, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "printExpSrcN", "<", "", ">", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printExpSrc0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39607, "Length": 15, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "void", "InstPrinter", "::", "printExpSrc1", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printExpSrcN", "<", "", ">", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printExpSrc1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39608, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "void", "InstPrinter", "::", "printExpSrc1", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printExpSrcN", "<", "", ">", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printExpSrc1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39609, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printExpSrc2", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printExpSrcN", "<", "", ">", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printExpSrc2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39611, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printExpSrc3", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printExpSrcN", "<", "", ">", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printExpSrc3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39612, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "int", "EnIdx", "=", "", "(", "Opc", ",", "", "::", "en", ")", ";", "unsigned", "En", "=", "MI", "->", "getOperand", "(", "EnIdx", ")", ".", "getImm", "(", ")", ";", "int", "ComprIdx", "=", "", "(", "Opc", ",", "", "::", "compr", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "ComprIdx", ")", ".", "getImm", "(", ")", ")", "{", "if", "(", "N", "==", "", "||", "N", "==", "", ")", "--", "OpNo", ";", "else", "if", "(", "N", "==", "", ")", "OpNo", "-=", "", ";", "}", "if", "(", "En", "&", "(", "", "<<", "N", ")", ")", "printRegOperand", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ",", "O", ",", "MRI", ")", ";", "else", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printExpSrcN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39614, "Length": 111, "Cover_Rate": 0.7350993377483444} {"Template_token": ["", "else", "if", "(", "Tgt", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Tgt", ">=", "", "&&", "Tgt", "<=", "", ")", "O", "<<", "", "<<", "Tgt", "-", "", ";", "else", "if", "(", "Tgt", ">=", "", "&&", "Tgt", "<=", "", ")", "O", "<<", "", "<<", "Tgt", "-", "", ";", "else", "{"], "ground_truth": ["O", "<<", "", "<<", "Tgt", ";"], "File": "AMDGPUInstPrinter1", "Func": "printExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39615, "Length": 57, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "if", "(", "Tgt", "<=", "", ")", "O", "<<", "", "<<", "Tgt", ";", "else", "if", "(", "Tgt", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Tgt", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Tgt", ">=", "", "&&", "Tgt", "<=", "", ")", "O", "<<", "", "<<", "Tgt", "-", "", ";", "else", "if", "(", "Tgt", ">=", "", "&&", "Tgt", "<=", "", ")", "O", "<<", "", "<<", "Tgt", "-", "", ";", "else", "{", "O", "<<", "", "<<", "Tgt", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39616, "Length": 82, "Cover_Rate": 0.6356589147286822} {"Template_token": ["", "void", "InstPrinter", "::", "printGDS", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printGDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39622, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printHigh", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39625, "Length": 18, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "void", "InstPrinter", "::", "printHigh", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter1", "Func": "printHigh", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39626, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "unsigned", "mm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "const", "unsigned", "Id", "=", "(", "mm16", "&", "ID_MASK_", ")", ">>", "ID_SHIFT_", ";", "const", "unsigned", "Offset", "=", "(", "mm16", "&", "OFFSET_MASK_", ")", ">>", "OFFSET_SHIFT_", ";", "const", "unsigned", "Width", "=", "(", "(", "mm16", "&", "WIDTH_M1_MASK_", ")", ">>", "WIDTH_M1_SHIFT_", ")", "+", "", ";", "O", "<<", "", ";", "unsigned", "Last", "=", "ID_SYMBOLIC_LAST_", ";", "if", "(", "", "(", "STI", ")", "||", "", "(", "STI", ")", "||", "", "(", "STI", ")", ")", "Last", "=", "ID_SYMBOLIC_FIRST_GFX9_", ";", "if", "(", "ID_SYMBOLIC_FIRST_", "<=", "Id", "&&", "Id", "<", "Last", "&&", "IdSymbolic", "[", "Id", "]", ")", "{", "O", "<<", "IdSymbolic", "[", "Id", "]", ";", "}", "else", "{", "O", "<<", "Id", ";", "}", "if", "(", "Width", "!=", "WIDTH_M1_DEFAULT_", "+", "", "||", "Offset", "!=", "OFFSET_DEFAULT_", ")", "{", "O", "<<", "", "<<", "Offset", "<<", "", "<<", "Width", ";", "}", "O", "<<", "')'", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39627, "Length": 144, "Cover_Rate": 0.7955801104972375} {"Template_token": ["", "void", "InstPrinter", "::", "printIdxen", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printIdxen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39628, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printIfSet", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "char", "Asm", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["assert", "(", "Op", ".", "isImm", "(", ")", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printIfSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39630, "Length": 42, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";"], "ground_truth": ["else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter1", "Func": "printImmediate16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39631, "Length": 77, "Cover_Rate": 0.4350282485875706} {"Template_token": ["", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "O", "<<", "", ";"], "ground_truth": ["else", "O", "<<", "formatHex", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printImmediate32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39632, "Length": 78, "Cover_Rate": 0.3644859813084112} {"Template_token": ["", "int64_t", "mm", "=", "static_cast", "<", "int64_t", ">", "(", "Imm", ")", ";", "if", "(", "mm", ">=", "-", "", "&&", "mm", "<=", "", ")", "{", "O", "<<", "mm", ";", "return", ";", "}", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";"], "ground_truth": ["else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter1", "Func": "printImmediate64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39633, "Length": 115, "Cover_Rate": 0.49783549783549785} {"Template_token": ["", "void", "InstPrinter", "::", "printImmediateV216", "(", "uint32_t", "Imm", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "uint16_t", "Lo16", "=", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ";", "printImmediate16", "(", "Lo16", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printImmediateV216", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39634, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "O", ".", "flush", "(", ")", ";", "printInstruction", "(", "MI", ",", "O", ")", ";"], "ground_truth": ["printAnnotation", "(", "O", ",", "Annot", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39636, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "unsigned", "Attr", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "<<", "Attr", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printInterpAttr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39637, "Length": 21, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "unsigned", "Chan", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "'.'", "<<", "", "[", "Chan", "&", "", "]", ";"], "File": "AMDGPUInstPrinter1", "Func": "printInterpAttrChan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39639, "Length": 25, "Cover_Rate": 0.5102040816326531} {"Template_token": ["", "void", "InstPrinter", "::", "printInterpAttrChan", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["unsigned", "Chan", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printInterpAttrChan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39640, "Length": 37, "Cover_Rate": 0.7551020408163265} {"Template_token": ["", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "default", ":", "O", "<<", "", "<<", "Imm", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printInterpSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39641, "Length": 25, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "if", "(", "KCacheMode", ">", "", ")", "{", "int", "KCacheBank", "=", "MI", "->", "getOperand", "(", "OpNo", "-", "", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "<<", "KCacheBank", "<<", "':'", ";", "int", "KCacheAddr", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "", ")", ".", "getImm", "(", ")", ";", "int", "LineSize", "=", "(", "KCacheMode", "==", "", ")", "?", "", ":", "", ";", "O", "<<", "KCacheAddr", "*", "", "<<", "'-'", "<<", "KCacheAddr", "*", "", "+", "LineSize", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printKCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39642, "Length": 76, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "int64_t", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "O", "<<", "Imm", "<<", "'('", "<<", "BitsToFloat", "(", "Imm", ")", "<<", "')'", ";", "}"], "ground_truth": ["if", "(", "Op", ".", "isExpr", "(", ")", ")", "{"], "File": "AMDGPUInstPrinter1", "Func": "printLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39645, "Length": 32, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "void", "InstPrinter", "::", "printMemOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39648, "Length": 27, "Cover_Rate": 0.627906976744186} {"Template_token": ["", "void", "InstPrinter", "::", "printNamedBit", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "StringRef", "BitName", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "' '", "<<", "BitName", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39649, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printNamedBit", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "StringRef", "BitName", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{"], "ground_truth": ["O", "<<", "' '", "<<", "BitName", ";"], "File": "AMDGPUInstPrinter1", "Func": "printNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39650, "Length": 41, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "void", "InstPrinter", "::", "printNegHi", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printPackedModifier", "(", "MI", ",", "", ",", "", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printNegHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39653, "Length": 34, "Cover_Rate": 0.918918918918919} {"Template_token": ["", "void", "InstPrinter", "::", "printNegLo", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printPackedModifier", "(", "MI", ",", "", ",", "", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printNegLo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39655, "Length": 35, "Cover_Rate": 0.9459459459459459} {"Template_token": ["", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39656, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "void", "InstPrinter", "::", "printOffset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["uint16_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39658, "Length": 37, "Cover_Rate": 0.5362318840579711} {"Template_token": ["", "void", "InstPrinter", "::", "printOffset0", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", ";", "printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printOffset0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39659, "Length": 51, "Cover_Rate": 0.9807692307692307} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", ";", "printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printOffset0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39660, "Length": 28, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", ";"], "ground_truth": ["printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printOffset1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39661, "Length": 27, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "void", "InstPrinter", "::", "printOffset1", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", ";"], "ground_truth": ["printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printOffset1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39662, "Length": 50, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "O", "<<", "(", "(", "OpNo", "==", "", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["printS13ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printOffsetS13", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39663, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printOMOD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39664, "Length": 21, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "void", "InstPrinter", "::", "printOMod", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "int", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";"], "ground_truth": ["else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter1", "Func": "printOModSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39665, "Length": 58, "Cover_Rate": 0.7631578947368421} {"Template_token": ["", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "switch", "(", "Op", ".", "getReg", "(", ")", ")", "{", "case", "", ":", "break", ";", "default", ":", "O", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ")", ";", "break", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{"], "File": "AMDGPUInstPrinter1", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39666, "Length": 81, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "NegMnemo", "=", "Op", ".", "isImm", "(", ")", "||", "Op", ".", "isFPImm", "(", ")", ";", "}", "if", "(", "NegMnemo", ")", "{", "O", "<<", "", ";", "}", "else", "{", "O", "<<", "'-'", ";", "}", "}", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'|'", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "STI", ",", "O", ")", ";", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'|'", ";"], "ground_truth": ["if", "(", "NegMnemo", ")", "{"], "File": "AMDGPUInstPrinter1", "Func": "printOperandAndFPInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39667, "Length": 71, "Cover_Rate": 0.42011834319526625} {"Template_token": ["", "unsigned", "InputModifiers", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["if", "(", "InputModifiers", "&", "", ")", "O", "<<", "')'", ";"], "File": "AMDGPUInstPrinter1", "Func": "printOperandAndIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39668, "Length": 47, "Cover_Rate": 0.6266666666666667} {"Template_token": ["", "printPackedModifier", "(", "MI", ",", "", ",", "", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printOpSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39669, "Length": 12, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "printPackedModifier", "(", "MI", ",", "", ",", "", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printOpSelHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39671, "Length": 12, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "printPackedModifier", "(", "MI", ",", "", ",", "", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printOpSelHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39672, "Length": 12, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "Ops", "[", "NumOps", "++", "]", "=", "MI", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", ";", "}", "const", "bool", "HasDstSel", "=", "NumOps", ">", "", "&&", "Mod", "==", "", "&&", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ";", "const", "bool", "IsPacked", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ";", "if", "(", "allOpsDefaultValue", "(", "Ops", ",", "NumOps", ",", "Mod", ",", "IsPacked", ",", "HasDstSel", ")", ")", "return", ";", "O", "<<", "Name", ";", "for", "(", "int", "I", "=", "", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "", ")", "O", "<<", "','", ";", "O", "<<", "!", "!", "(", "Ops", "[", "I", "]", "&", "Mod", ")", ";", "}", "if", "(", "HasDstSel", ")", "{", "O", "<<", "','", "<<", "!", "!", "(", "Ops", "[", "", "]", "&", "", ")", ";", "}"], "ground_truth": ["O", "<<", "']'", ";"], "File": "AMDGPUInstPrinter1", "Func": "printPackedModifier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39673, "Length": 149, "Cover_Rate": 0.6056910569105691} {"Template_token": ["", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";", "else", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printR128A16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39675, "Length": 33, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "default", ":", "break", ";", "}", "unsigned", "RegIdx", "=", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "return", ";", "}", "if", "(", "NumRegs", "==", "", ")", "{", "O", "<<", "RegIdx", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUInstPrinter1", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39676, "Length": 395, "Cover_Rate": 0.6422764227642277} {"Template_token": ["", "void", "InstPrinter", "::", "printRel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "InstPrinter", "::", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'+'", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printRel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39678, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "", ";", "printU4ImmOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printRowMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39679, "Length": 16, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "unsigned", "Sel", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "switch", "(", "Sel", ")", "{", "case", "", ":", "O", "<<", "'X'", ";", "break", ";", "case", "", ":", "O", "<<", "'Y'", ";", "break", ";", "case", "", ":", "O", "<<", "'Z'", ";", "break", ";", "case", "", ":", "O", "<<", "'W'", ";", "break", ";", "case", "", ":", "O", "<<", "'0'", ";", "break", ";", "case", "", ":", "O", "<<", "'1'", ";", "break", ";", "case", "", ":", "O", "<<", "'_'", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printRSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39680, "Length": 87, "Cover_Rate": 0.8207547169811321} {"Template_token": ["", "void", "InstPrinter", "::", "printS13ImmDecOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printS13ImmDecOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39681, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "void", "InstPrinter", "::", "printS13ImmDecOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printS13ImmDecOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39682, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printSDWADstSel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter1", "Func": "printSDWADstSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39683, "Length": 27, "Cover_Rate": 0.7297297297297297} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "switch", "(", "Imm", ")", "{"], "ground_truth": ["case", "DstUnused", "::", "UNUSED_PAD", ":", "O", "<<", "", ";", "break", ";"], "File": "AMDGPUInstPrinter1", "Func": "printSDWADstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39684, "Length": 30, "Cover_Rate": 0.3125} {"Template_token": ["", "case", "SdwaSel", "::", "WORD_0", ":", "O", "<<", "", ";", "break", ";", "case", "SdwaSel", "::", "WORD_1", ":", "O", "<<", "", ";", "break", ";", "case", "SdwaSel", "::", "DWORD", ":", "O", "<<", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39685, "Length": 42, "Cover_Rate": 0.32061068702290074} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "switch", "(", "Imm", ")", "{", "case", "SdwaSel", "::", "BYTE_0", ":", "O", "<<", "", ";", "break", ";", "case", "SdwaSel", "::", "BYTE_1", ":", "O", "<<", "", ";", "break", ";"], "ground_truth": ["case", "SdwaSel", "::", "BYTE_2", ":", "O", "<<", "", ";", "break", ";"], "File": "AMDGPUInstPrinter1", "Func": "printSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39686, "Length": 58, "Cover_Rate": 0.44274809160305345} {"Template_token": ["", "O", "<<", "", ";", "printSDWASel", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printSDWASrc0Sel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39687, "Length": 14, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "void", "InstPrinter", "::", "printSDWASrc1Sel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";"], "ground_truth": ["printSDWASel", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printSDWASrc1Sel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39689, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "void", "InstPrinter", "::", "printSDWASrc1Sel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "printSDWASel", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printSDWASrc1Sel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39690, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "(", "mm16", "&", "~", "(", "ID_MASK_", "|", "OP_GS_MASK_", "|", "STREAM_ID_MASK_", ")", ")", "!=", "", ")", "break", ";", "const", "unsigned", "OpGs", "=", "(", "mm16", "&", "OP_GS_MASK_", ")", ">>", "OP_SHIFT_", ";", "const", "unsigned", "StreamId", "=", "(", "mm16", "&", "STREAM_ID_MASK_", ")", ">>", "STREAM_ID_SHIFT_", ";", "if", "(", "OpGs", "==", "OP_GS_NOP", "&&", "Id", "!=", "ID_GS_DONE", ")", "break", ";", "if", "(", "OpGs", "==", "OP_GS_NOP", "&&", "StreamId", "!=", "", ")", "break", ";", "O", "<<", "", "<<", "IdSymbolic", "[", "Id", "]", "<<", "", "<<", "OpGsSymbolic", "[", "OpGs", "]", ";", "if", "(", "OpGs", "!=", "OP_GS_NOP", ")", "{", "O", "<<", "", "<<", "StreamId", ";", "}", "O", "<<", "')'", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39691, "Length": 104, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "do", "{", "if", "(", "Id", "==", "ID_INTERRUPT", ")", "{", "if", "(", "(", "mm16", "&", "~", "ID_MASK_", ")", "!=", "", ")", "break", ";", "O", "<<", "", "<<", "IdSymbolic", "[", "Id", "]", "<<", "')'", ";", "return", ";", "}", "if", "(", "Id", "==", "ID_GS", "||", "Id", "==", "ID_GS_DONE", ")", "{", "if", "(", "(", "mm16", "&", "~", "(", "ID_MASK_", "|", "OP_GS_MASK_", "|", "STREAM_ID_MASK_", ")", ")", "!=", "", ")", "break", ";", "const", "unsigned", "OpGs", "=", "(", "mm16", "&", "OP_GS_MASK_", ")", ">>", "OP_SHIFT_", ";", "const", "unsigned", "StreamId", "=", "(", "mm16", "&", "STREAM_ID_MASK_", ")", ">>", "STREAM_ID_SHIFT_", ";", "if", "(", "OpGs", "==", "OP_GS_NOP", "&&", "Id", "!=", "ID_GS_DONE", ")", "break", ";", "if", "(", "OpGs", "==", "OP_GS_NOP", "&&", "StreamId", "!=", "", ")", "break", ";", "O", "<<", "", "<<", "IdSymbolic", "[", "Id", "]", "<<", "", "<<", "OpGsSymbolic", "[", "OpGs", "]", ";", "if", "(", "OpGs", "!=", "OP_GS_NOP", ")", "{", "O", "<<", "", "<<", "StreamId", ";", "}", "O", "<<", "')'", ";", "return", ";", "}"], "ground_truth": ["if", "(", "Id", "==", "ID_SYSMSG", ")", "{"], "File": "AMDGPUInstPrinter1", "Func": "printSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39692, "Length": 158, "Cover_Rate": 0.5486111111111112} {"Template_token": ["", "void", "InstPrinter", "::", "printSMRDOffset8", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printU32ImmOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printSMRDOffset8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39699, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printSMRDOffset8", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printU32ImmOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printSMRDOffset8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39700, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "uint16_t", "OrMask", "=", "(", "Imm", ">>", "BITMASK_OR_SHIFT", ")", "&", "BITMASK_MASK", ";", "uint16_t", "XorMask", "=", "(", "Imm", ">>", "BITMASK_XOR_SHIFT", ")", "&", "BITMASK_MASK", ";", "if", "(", "AndMask", "==", "BITMASK_MAX", "&&", "OrMask", "==", "", "&&", "countPopulation", "(", "XorMask", ")", "==", "", ")", "{", "O", "<<", "", "<<", "IdSymbolic", "[", "ID_SWAP", "]", ";", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "XorMask", ")", ";", "O", "<<", "", ";", "}", "else", "if", "(", "AndMask", "==", "BITMASK_MAX", "&&", "OrMask", "==", "", "&&", "XorMask", ">", "", "&&", "isPowerOf2_64", "(", "XorMask", "+", "", ")", ")", "{", "O", "<<", "", "<<", "IdSymbolic", "[", "ID_REVERSE", "]", ";", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "XorMask", "+", "", ")", ";", "O", "<<", "", ";", "}", "else", "{", "uint16_t", "GroupSize", "=", "BITMASK_MAX", "-", "AndMask", "+", "", ";", "if", "(", "GroupSize", ">", "", "&&", "isPowerOf2_64", "(", "GroupSize", ")", "&&", "OrMask", "<", "GroupSize", "&&", "XorMask", "==", "", ")", "{", "O", "<<", "", "<<", "IdSymbolic", "[", "ID_BROADCAST", "]", ";", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "GroupSize", ")", ";", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "OrMask", ")", ";", "O", "<<", "", ";", "}", "else", "{", "O", "<<", "", "<<", "IdSymbolic", "[", "ID_BITMASK_PERM", "]", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter1", "Func": "printSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39701, "Length": 197, "Cover_Rate": 0.5353260869565217} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "uint16_t", "Probe0", "=", "(", "(", "", "&", "AndMask", ")", "|", "OrMask", ")", "^", "XorMask", ";", "uint16_t", "Probe1", "=", "(", "(", "BITMASK_MASK", "&", "AndMask", ")", "|", "OrMask", ")", "^", "XorMask", ";", "O", "<<", "", ";", "for", "(", "unsigned", "Mask", "=", "", "<<", "(", "BITMASK_WIDTH", "-", "", ")", ";", "Mask", ">", "", ";", "Mask", ">>=", "", ")", "{", "uint16_t", "p0", "=", "Probe0", "&", "Mask", ";", "uint16_t", "p1", "=", "Probe1", "&", "Mask", ";", "if", "(", "p0", "==", "p1", ")", "{", "if", "(", "p0", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "{", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printSwizzleBitmask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39702, "Length": 102, "Cover_Rate": 0.6623376623376623} {"Template_token": ["", "void", "InstPrinter", "::", "printTFE", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printTFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39703, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printTFE", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printTFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39704, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "void", "InstPrinter", "::", "printU16ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "isInt", "<", "", ">", "(", "Imm", ")", "||", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "O", "<<", "formatHex", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", "&", "", ")", ")", ";"], "ground_truth": ["else", "printU32ImmOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printU16ImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39705, "Length": 82, "Cover_Rate": 0.9879518072289156} {"Template_token": ["", "O", "<<", "formatHex", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printU32ImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39706, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "O", "<<", "formatHex", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printU32ImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39707, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "void", "InstPrinter", "::", "printU4ImmDecOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "formatDec", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printU4ImmDecOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39708, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "formatHex", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printU4ImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39710, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39713, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "void", "InstPrinter", "::", "printUpdateExecMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["InstPrinter", "::", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printUpdateExecMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39714, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "void", "InstPrinter", "::", "printUpdateExecMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "InstPrinter", "::", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printUpdateExecMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39715, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printUpdatePred", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["InstPrinter", "::", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printUpdatePred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39717, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "void", "InstPrinter", "::", "printVGPRIndexMode", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Val", "==", "", ")", "{", "O", "<<", "", ";", "return", ";", "}", "if", "(", "Val", "&", "VGPRIndexMode", "::", "DST_ENABLE", ")", "O", "<<", "", ";", "if", "(", "Val", "&", "VGPRIndexMode", "::", "SRC0_ENABLE", ")", "O", "<<", "", ";", "if", "(", "Val", "&", "VGPRIndexMode", "::", "SRC1_ENABLE", ")", "O", "<<", "", ";", "if", "(", "Val", "&", "VGPRIndexMode", "::", "SRC2_ENABLE", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printVGPRIndexMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39718, "Length": 100, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Val", "==", "", ")", "{", "O", "<<", "", ";", "return", ";", "}", "if", "(", "Val", "&", "VGPRIndexMode", "::", "DST_ENABLE", ")", "O", "<<", "", ";", "if", "(", "Val", "&", "VGPRIndexMode", "::", "SRC0_ENABLE", ")", "O", "<<", "", ";"], "ground_truth": ["if", "(", "Val", "&", "VGPRIndexMode", "::", "SRC1_ENABLE", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter1", "Func": "printVGPRIndexMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39719, "Length": 64, "Cover_Rate": 0.64} {"Template_token": ["", "void", "InstPrinter", "::", "printVOPDst", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";", "else", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";", "else", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";"], "ground_truth": ["else", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter1", "Func": "printVOPDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39721, "Length": 93, "Cover_Rate": 0.8378378378378378} {"Template_token": ["", "", "ISA", "=", "", "(", "STI", ".", "getCPU", "(", ")", ")", ";", "unsigned", "mm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "unsigned", "Vmcnt", ",", "Expcnt", ",", "Lgkmcnt", ";", "decodeWaitcnt", "(", "ISA", ",", "mm16", ",", "Vmcnt", ",", "Expcnt", ",", "Lgkmcnt", ")", ";", "bool", "NeedSpace", "=", "false", ";", "if", "(", "Vmcnt", "!=", "getVmcntBitMask", "(", "ISA", ")", ")", "{", "O", "<<", "", "<<", "Vmcnt", "<<", "')'", ";", "NeedSpace", "=", "true", ";", "}", "if", "(", "Expcnt", "!=", "getExpcntBitMask", "(", "ISA", ")", ")", "{", "if", "(", "NeedSpace", ")", "O", "<<", "' '", ";", "O", "<<", "", "<<", "Expcnt", "<<", "')'", ";", "NeedSpace", "=", "true", ";", "}", "if", "(", "Lgkmcnt", "!=", "getLgkmcntBitMask", "(", "ISA", ")", ")", "{", "if", "(", "NeedSpace", ")", "O", "<<", "' '", ";"], "ground_truth": ["O", "<<", "", "<<", "Lgkmcnt", "<<", "')'", ";"], "File": "AMDGPUInstPrinter1", "Func": "printWaitFlag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39722, "Length": 131, "Cover_Rate": 0.81875} {"Template_token": ["", "unsigned", "Vmcnt", ",", "Expcnt", ",", "Lgkmcnt", ";", "decodeWaitcnt", "(", "ISA", ",", "mm16", ",", "Vmcnt", ",", "Expcnt", ",", "Lgkmcnt", ")", ";", "bool", "NeedSpace", "=", "false", ";", "if", "(", "Vmcnt", "!=", "getVmcntBitMask", "(", "ISA", ")", ")", "{", "O", "<<", "", "<<", "Vmcnt", "<<", "')'", ";", "NeedSpace", "=", "true", ";", "}", "if", "(", "Expcnt", "!=", "getExpcntBitMask", "(", "ISA", ")", ")", "{", "if", "(", "NeedSpace", ")", "O", "<<", "' '", ";", "O", "<<", "", "<<", "Expcnt", "<<", "')'", ";"], "ground_truth": ["NeedSpace", "=", "true", ";"], "File": "AMDGPUInstPrinter1", "Func": "printWaitFlag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39723, "Length": 78, "Cover_Rate": 0.4875} {"Template_token": ["", "void", "InstPrinter", "::", "printWrite", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "getImm", "(", ")", "==", "", ")", "{", "O", "<<", "", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39725, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printGFX10A16", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter23", "Func": "printGFX10A16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39726, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter23", "Func": "printGFX10A16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39727, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "void", "InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "RegNo", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter23", "Func": "printRegName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39728, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{"], "ground_truth": ["OS", "<<", "RegNo", ";"], "File": "AMDGPUInstPrinter23", "Func": "printRegName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39729, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "default", ":", "break", ";", "}", "StringRef", "RegName", "(", "getRegisterName", "(", "RegNo", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Keep16BitSuffixes", ")", "if", "(", "!", "RegName", ".", "consume_back", "(", "", ")", ")", "RegName", ".", "consume_back", "(", "", ")", ";"], "File": "AMDGPUInstPrinter23", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39730, "Length": 52, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Imm", ")", "return", ";", "if", "(", "", "(", "STI", ")", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "O", "<<", "", "<<", "(", "Imm", "&", "", ")", "<<", "','", "<<", "(", "(", "Imm", ">>", "", ")", "&", "", ")", "<<", "','", "<<", "(", "(", "Imm", ">>", "", ")", "&", "", ")", "<<", "']'", ";", "return", ";", "}", "}", "O", "<<", "", "<<", "Imm", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printBLGP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39733, "Length": 97, "Cover_Rate": 0.7461538461538462} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", ")", "{", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39734, "Length": 24, "Cover_Rate": 0.5} {"Template_token": ["", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printClampSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39735, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printClampSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39736, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "O", "<<", "", "<<", "formatDec", "(", "Imm", "&", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "O", "<<", "','", "<<", "formatDec", "(", "(", "Imm", ">>", "(", "", "*", "i", ")", ")", "&", "", ")", ";", "}"], "ground_truth": ["O", "<<", "']'", ";"], "File": "AMDGPUInstPrinter28", "Func": "printDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39737, "Length": 50, "Cover_Rate": 0.4854368932038835} {"Template_token": ["", "void", "InstPrinter", "::", "printDPP8", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "", "(", "STI", ")", ")", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "formatDec", "(", "Imm", "&", "", ")", ";"], "File": "AMDGPUInstPrinter28", "Func": "printDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39738, "Length": 61, "Cover_Rate": 0.5922330097087378} {"Template_token": ["", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROR1", ")", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "ROW_MIRROR", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "ROW_HALF_MIRROR", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "BCAST15", ")", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "BCAST31", ")", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHARE_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_SHARE_LAST", ")", ")", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "}", "else", "{", "O", "<<", "", "", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUInstPrinter28", "Func": "printDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39739, "Length": 196, "Cover_Rate": 0.30625} {"Template_token": ["", "void", "InstPrinter", "::", "printExpCompr", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter28", "Func": "printExpCompr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39740, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printExpCompr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39741, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "void", "InstPrinter", "::", "printExpSrc1", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printExpSrcN", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter28", "Func": "printExpSrc1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39744, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "void", "InstPrinter", "::", "printExpSrc1", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printExpSrcN", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter28", "Func": "printExpSrc1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39745, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "void", "InstPrinter", "::", "printExpSrc3", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printExpSrcN", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printExpSrc3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39749, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "EnIdx", "=", "", "(", "Opc", ",", "", "::", "en", ")", ";", "unsigned", "En", "=", "MI", "->", "getOperand", "(", "EnIdx", ")", ".", "getImm", "(", ")", ";", "int", "ComprIdx", "=", "", "(", "Opc", ",", "", "::", "compr", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "ComprIdx", ")", ".", "getImm", "(", ")", ")", "OpNo", "=", "OpNo", "-", "N", "+", "N", "/", "", ";"], "ground_truth": ["if", "(", "En", "&", "(", "", "<<", "N", ")", ")", "printRegOperand", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ",", "O", ",", "MRI", ")", ";"], "File": "AMDGPUInstPrinter28", "Func": "printExpSrcN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39750, "Length": 98, "Cover_Rate": 0.7101449275362319} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "unsigned", "Id", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "int", "Index", ";", "StringRef", "TgtName", ";", "if", "(", "getTgtName", "(", "Id", ",", "TgtName", ",", "Index", ")", "&&", "isSupportedTgtId", "(", "Id", ",", "STI", ")", ")", "{", "O", "<<", "' '", "<<", "TgtName", ";", "if", "(", "Index", ">=", "", ")", "O", "<<", "Index", ";", "}", "else", "{", "O", "<<", "", "<<", "Id", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39751, "Length": 82, "Cover_Rate": 0.7663551401869159} {"Template_token": ["", "unsigned", "Id", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "int", "Index", ";", "StringRef", "TgtName", ";", "if", "(", "getTgtName", "(", "Id", ",", "TgtName", ",", "Index", ")", "&&", "isSupportedTgtId", "(", "Id", ",", "STI", ")", ")", "{", "O", "<<", "' '", "<<", "TgtName", ";", "if", "(", "Index", ">=", "", ")", "O", "<<", "Index", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUInstPrinter28", "Func": "printExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39752, "Length": 68, "Cover_Rate": 0.6355140186915887} {"Template_token": ["", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printExpVM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39753, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printExpVM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39754, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "if", "(", "IsFlatSeg", ")", "{", "printU16ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "else", "{", "O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39755, "Length": 74, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "void", "InstPrinter", "::", "printFORMAT", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printFORMAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39756, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printFORMAT", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printFORMAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39757, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printHigh", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39758, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "void", "InstPrinter", "::", "printImmediateInt16", "(", "uint32_t", "Imm", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "int16_t", "mm", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "if", "(", "isInlinableIntLiteral", "(", "mm", ")", ")", "{", "O", "<<", "mm", ";", "}", "else", "{"], "ground_truth": ["uint64_t", "Imm16", "=", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ";"], "File": "AMDGPUInstPrinter28", "Func": "printImmediateInt16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39760, "Length": 55, "Cover_Rate": 0.859375} {"Template_token": ["", "if", "(", "isInlinableIntLiteral", "(", "mm", ")", ")", "{", "O", "<<", "mm", ";", "}", "else", "{", "uint64_t", "Imm16", "=", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ";", "O", "<<", "formatHex", "(", "Imm16", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printImmediateInt16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39761, "Length": 35, "Cover_Rate": 0.546875} {"Template_token": ["", "void", "InstPrinter", "::", "printOffset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "uint16_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "Imm", "!=", "", ")", "{"], "File": "AMDGPUInstPrinter28", "Func": "printOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39762, "Length": 44, "Cover_Rate": 0.7457627118644068} {"Template_token": ["", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "", ")", ";", "NegMnemo", "=", "Op", ".", "isImm", "(", ")", "||", "Op", ".", "isDFPImm", "(", ")", ";", "}", "if", "(", "NegMnemo", ")", "{", "O", "<<", "", ";", "}", "else", "{", "O", "<<", "'-'", ";", "}", "}", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'|'", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "STI", ",", "O", ")", ";", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'|'", ";", "if", "(", "NegMnemo", ")", "{", "O", "<<", "')'", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printOperandAndFPInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39763, "Length": 90, "Cover_Rate": 0.5325443786982249} {"Template_token": ["", "if", "(", "InputModifiers", "&", "", ")", "{", "if", "(", "OpNo", "+", "", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "(", "InputModifiers", "&", "", ")", "==", "", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "", ")", ";", "NegMnemo", "=", "Op", ".", "isImm", "(", ")", "||", "Op", ".", "isDFPImm", "(", ")", ";", "}", "if", "(", "NegMnemo", ")", "{", "O", "<<", "", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUInstPrinter28", "Func": "printOperandAndFPInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39764, "Length": 69, "Cover_Rate": 0.40828402366863903} {"Template_token": ["", "if", "(", "!", "MsgName", ".", "empty", "(", ")", "&&", "isValidMsgOp", "(", "MsgId", ",", "OpId", ",", "STI", ")", "&&", "isValidMsgStream", "(", "MsgId", ",", "OpId", ",", "StreamId", ",", "STI", ")", ")", "{", "O", "<<", "", "<<", "MsgName", ";", "if", "(", "msgRequiresOp", "(", "MsgId", ")", ")", "{", "O", "<<", "", "<<", "getMsgOpName", "(", "MsgId", ",", "OpId", ")", ";", "if", "(", "msgSupportsStream", "(", "MsgId", ",", "OpId", ")", ")", "{", "O", "<<", "", "<<", "StreamId", ";", "}", "}", "O", "<<", "')'", ";", "}", "else", "if", "(", "encodeMsg", "(", "MsgId", ",", "OpId", ",", "StreamId", ")", "==", "Imm16", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "MsgId", "<<", "", "<<", "OpId", "<<", "", "<<", "StreamId", "<<", "')'", ";"], "File": "AMDGPUInstPrinter28", "Func": "printSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39765, "Length": 109, "Cover_Rate": 0.5618556701030928} {"Template_token": ["", "void", "InstPrinter", "::", "printSymbolicFormat", "(", "const", "MCInst", "*", "MI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "using", "namespace", "llvm", "::", "", ";", "int", "OpNo", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "format", ")", ";", "assert", "(", "OpNo", "!=", "-", "", ")", ";", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "", "(", "STI", ")", ")", "{", "if", "(", "Val", "==", "UFMT_DEFAULT", ")", "return", ";"], "ground_truth": ["if", "(", "isValidUnifiedFormat", "(", "Val", ")", ")", "{"], "File": "AMDGPUInstPrinter28", "Func": "printSymbolicFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39766, "Length": 88, "Cover_Rate": 0.4055299539170507} {"Template_token": ["", "O", "<<", "", ";", "bool", "NeedComma", "=", "false", ";", "for", "(", "unsigned", "ModeId", "=", "ID_MIN", ";", "ModeId", "<=", "ID_MAX", ";", "++", "ModeId", ")", "{", "if", "(", "Val", "&", "(", "", "<<", "ModeId", ")", ")", "{", "if", "(", "NeedComma", ")", "O", "<<", "','", ";", "O", "<<", "IdSymbolic", "[", "ModeId", "]", ";", "NeedComma", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printVGPRIndexMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39767, "Length": 55, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "unsigned", "mm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "unsigned", "Vmcnt", ",", "Expcnt", ",", "Lgkmcnt", ";", "decodeWaitcnt", "(", "ISA", ",", "mm16", ",", "Vmcnt", ",", "Expcnt", ",", "Lgkmcnt", ")", ";", "bool", "IsDefaultVmcnt", "=", "Vmcnt", "==", "getVmcntBitMask", "(", "ISA", ")", ";", "bool", "IsDefaultExpcnt", "=", "Expcnt", "==", "getExpcntBitMask", "(", "ISA", ")", ";", "bool", "IsDefaultLgkmcnt", "=", "Lgkmcnt", "==", "getLgkmcntBitMask", "(", "ISA", ")", ";", "bool", "PrintAll", "=", "IsDefaultVmcnt", "&&", "IsDefaultExpcnt", "&&", "IsDefaultLgkmcnt", ";", "bool", "NeedSpace", "=", "false", ";", "if", "(", "!", "IsDefaultVmcnt", "||", "PrintAll", ")", "{", "O", "<<", "", "<<", "Vmcnt", "<<", "')'", ";", "NeedSpace", "=", "true", ";", "}", "if", "(", "!", "IsDefaultExpcnt", "||", "PrintAll", ")", "{", "if", "(", "NeedSpace", ")", "O", "<<", "' '", ";", "O", "<<", "", "<<", "Expcnt", "<<", "')'", ";", "NeedSpace", "=", "true", ";", "}", "if", "(", "!", "IsDefaultLgkmcnt", "||", "PrintAll", ")", "{", "if", "(", "NeedSpace", ")", "O", "<<", "' '", ";", "O", "<<", "", "<<", "Lgkmcnt", "<<", "')'", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter28", "Func": "printWaitFlag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39768, "Length": 153, "Cover_Rate": 0.7927461139896373} {"Template_token": ["", "unsigned", "mm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "unsigned", "Vmcnt", ",", "Expcnt", ",", "Lgkmcnt", ";", "decodeWaitcnt", "(", "ISA", ",", "mm16", ",", "Vmcnt", ",", "Expcnt", ",", "Lgkmcnt", ")", ";", "bool", "IsDefaultVmcnt", "=", "Vmcnt", "==", "getVmcntBitMask", "(", "ISA", ")", ";", "bool", "IsDefaultExpcnt", "=", "Expcnt", "==", "getExpcntBitMask", "(", "ISA", ")", ";", "bool", "IsDefaultLgkmcnt", "=", "Lgkmcnt", "==", "getLgkmcntBitMask", "(", "ISA", ")", ";", "bool", "PrintAll", "=", "IsDefaultVmcnt", "&&", "IsDefaultExpcnt", "&&", "IsDefaultLgkmcnt", ";", "bool", "NeedSpace", "=", "false", ";", "if", "(", "!", "IsDefaultVmcnt", "||", "PrintAll", ")", "{"], "ground_truth": ["O", "<<", "", "<<", "Vmcnt", "<<", "')'", ";"], "File": "AMDGPUInstPrinter28", "Func": "printWaitFlag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39769, "Length": 94, "Cover_Rate": 0.48704663212435234} {"Template_token": ["", "if", "(", "(", "Imm", "&", "CPol", "::", "DLC", ")", "&&", "", "(", "STI", ")", ")", "O", "<<", "", ";", "if", "(", "(", "Imm", "&", "CPol", "::", "SCC", ")", "&&", "", "(", "STI", ")", ")", "O", "<<", "", ";"], "ground_truth": ["if", "(", "Imm", "&", "~", "CPol", "::", "ALL", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter29", "Func": "printCPol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39770, "Length": 51, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "if", "(", "(", "Imm", "&", "CPol", "::", "DLC", ")", "&&", "", "(", "STI", ")", ")", "O", "<<", "", ";", "if", "(", "(", "Imm", "&", "CPol", "::", "SCC", ")", "&&", "", "(", "STI", ")", ")", "O", "<<", "", ";", "if", "(", "Imm", "&", "~", "CPol", "::", "ALL", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter29", "Func": "printCPol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39771, "Length": 52, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediate64", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediateInt16", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediate16", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "isUInt", "<", "", ">", "(", "Op", ".", "getImm", "(", ")", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "}", "if", "(", "OpTy", "==", "", ")", "{", "printImmediate16", "(", "static_cast", "<", "uint16_t", ">", "(", "Op", ".", "getImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "printImmediateInt16", "(", "static_cast", "<", "uint16_t", ">", "(", "Op", ".", "getImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "printImmediateV216", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isDFPImm", "(", ")", ")", "{", "double", "Value", "=", "bit_cast", "<", "double", ">", "(", "Op", ".", "getDFPImm", "(", ")", ")", ";", "if", "(", "Value", "==", "", ")", "O", "<<", "", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "", ")", "printImmediate32", "(", "FloatToBits", "(", "Value", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "", ")", "printImmediate64", "(", "DoubleToBits", "(", "Value", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{", "O", "<<", "", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstPrinter29", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39772, "Length": 490, "Cover_Rate": 0.5658198614318707} {"Template_token": ["", "O", "<<", "", "<<", "getMsgName", "(", "MsgId", ")", ";", "if", "(", "msgRequiresOp", "(", "MsgId", ")", ")", "{", "O", "<<", "", "<<", "getMsgOpName", "(", "MsgId", ",", "OpId", ")", ";", "if", "(", "msgSupportsStream", "(", "MsgId", ",", "OpId", ")", ")", "{", "O", "<<", "", "<<", "StreamId", ";", "}", "}", "O", "<<", "')'", ";", "}", "else", "if", "(", "encodeMsg", "(", "MsgId", ",", "OpId", ",", "StreamId", ")", "==", "Imm16", ")", "{", "O", "<<", "", "<<", "MsgId", "<<", "", "<<", "OpId", "<<", "", "<<", "StreamId", "<<", "')'", ";", "}", "else", "{", "O", "<<", "Imm16", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter29", "Func": "printSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39773, "Length": 91, "Cover_Rate": 0.48663101604278075} {"Template_token": ["", "void", "InstPrinter", "::", "printSendMsg", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "using", "namespace", "llvm", "::", "", ";", "const", "unsigned", "Imm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "uint16_t", "MsgId", ";", "uint16_t", "OpId", ";", "uint16_t", "StreamId", ";", "decodeMsg", "(", "Imm16", ",", "MsgId", ",", "OpId", ",", "StreamId", ")", ";", "if", "(", "isValidMsgId", "(", "MsgId", ",", "STI", ")", "&&", "isValidMsgOp", "(", "MsgId", ",", "OpId", ",", "STI", ")", "&&", "isValidMsgStream", "(", "MsgId", ",", "OpId", ",", "StreamId", ",", "STI", ")", ")", "{", "O", "<<", "", "<<", "getMsgName", "(", "MsgId", ")", ";", "if", "(", "msgRequiresOp", "(", "MsgId", ")", ")", "{", "O", "<<", "", "<<", "getMsgOpName", "(", "MsgId", ",", "OpId", ")", ";", "if", "(", "msgSupportsStream", "(", "MsgId", ",", "OpId", ")", ")", "{", "O", "<<", "", "<<", "StreamId", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter29", "Func": "printSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39774, "Length": 140, "Cover_Rate": 0.7486631016042781} {"Template_token": ["", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter2", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39775, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "}", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "switch", "(", "Op", ".", "getReg", "(", ")", ")", "{", "case", "", ":", "break", ";", "default", ":", "O", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ")", ";", "break", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "Op", ".", "isDFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getDFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "O", "<<", "bit_cast", "<", "double", ">", "(", "Op", ".", "getDFPImm", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter31", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39777, "Length": 152, "Cover_Rate": 0.7794871794871795} {"Template_token": ["", "bool", "IsDefault", ";", "bool", "NeedSpace", "=", "false", ";", "while", "(", "decodeDepCtr", "(", "Imm16", ",", "Id", ",", "Name", ",", "Val", ",", "IsDefault", ",", "STI", ")", ")", "{", "if", "(", "!", "IsDefault", "||", "!", "HasNonDefaultVal", ")", "{", "if", "(", "NeedSpace", ")", "O", "<<", "' '", ";", "O", "<<", "Name", "<<", "'('", "<<", "Val", "<<", "')'", ";", "NeedSpace", "=", "true", ";", "}", "}", "}", "else", "{", "O", "<<", "formatHex", "(", "Imm16", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter32", "Func": "printDepCtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39778, "Length": 70, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "default", ":", "printRegOperand", "(", "Op", ".", "getReg", "(", ")", ",", "O", ",", "MRI", ")", ";", "break", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "switch", "(", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediate64", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "printImmediate16", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";"], "ground_truth": ["unsigned", "RCBits", "=", "", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";"], "File": "AMDGPUInstPrinter34", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39779, "Length": 253, "Cover_Rate": 0.5572687224669604} {"Template_token": ["", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'|'", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'|'", ";"], "File": "AMDGPUInstPrinter34", "Func": "printOperandAndFPInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39780, "Length": 33, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'-'", ";", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'|'", ";"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter34", "Func": "printOperandAndFPInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39781, "Length": 33, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "static", "const", "std", "::", "array", "<", "const", "char", "*", ",", "", ">", "InstSkips", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "unsigned", "mm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "const", "char", "*", "Prefix", "=", "", ";", "unsigned", "Value", "=", "mm16", "&", "", ";", "if", "(", "Value", ")", "{", "const", "char", "*", "Name", "=", "Value", "<", "InstIds", ".", "size", "(", ")", "?", "InstIds", "[", "Value", "]", ":", "BadInstId", ";", "O", "<<", "Prefix", "<<", "", "<<", "Name", "<<", "')'", ";", "Prefix", "=", "", ";", "}", "Value", "=", "(", "mm16", ">>", "", ")", "&", "", ";", "if", "(", "Value", ")", "{", "const", "char", "*", "Name", "=", "Value", "<", "InstSkips", ".", "size", "(", ")", "?", "InstSkips", "[", "Value", "]", ":", "BadInstSkip", ";", "O", "<<", "Prefix", "<<", "", "<<", "Name", "<<", "')'", ";", "Prefix", "=", "", ";", "}", "Value", "=", "(", "mm16", ">>", "", ")", "&", "", ";", "if", "(", "Value", ")", "{"], "ground_truth": ["const", "char", "*", "Name", "=", "Value", "<", "InstIds", ".", "size", "(", ")", "?", "InstIds", "[", "Value", "]", ":", "BadInstId", ";"], "File": "AMDGPUInstPrinter37", "Func": "printDelayFlag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39782, "Length": 181, "Cover_Rate": 0.6373239436619719} {"Template_token": ["", "bool", "IsFlatSeg", "=", "!", "(", "Desc", ".", "TSFlags", "&", "(", "", "|", "", ")", ")", ";", "if", "(", "IsFlatSeg", ")", "{", "printU16ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "else", "{", "O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter37", "Func": "printFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39783, "Length": 91, "Cover_Rate": 0.5617283950617284} {"Template_token": ["", "if", "(", "Imm", "!=", "", ")", "{", "O", "<<", "", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "bool", "IsFlatSeg", "=", "!", "(", "Desc", ".", "TSFlags", "&", "(", "", "|", "", ")", ")", ";", "if", "(", "IsFlatSeg", ")", "{", "printU16ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "else", "{", "O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter37", "Func": "printFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39784, "Length": 119, "Cover_Rate": 0.7345679012345679} {"Template_token": ["", "using", "namespace", "llvm", "::", "", ";", "const", "unsigned", "Imm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "uint16_t", "MsgId", ";", "uint16_t", "OpId", ";", "uint16_t", "StreamId", ";", "decodeMsg", "(", "Imm16", ",", "MsgId", ",", "OpId", ",", "StreamId", ",", "STI", ")", ";", "StringRef", "MsgName", "=", "getMsgName", "(", "MsgId", ",", "STI", ")", ";", "if", "(", "!", "MsgName", ".", "empty", "(", ")", "&&", "isValidMsgOp", "(", "MsgId", ",", "OpId", ",", "STI", ")", "&&", "isValidMsgStream", "(", "MsgId", ",", "OpId", ",", "StreamId", ",", "STI", ")", ")", "{", "O", "<<", "", "<<", "MsgName", ";", "if", "(", "msgRequiresOp", "(", "MsgId", ",", "STI", ")", ")", "{", "O", "<<", "", "<<", "getMsgOpName", "(", "MsgId", ",", "OpId", ",", "STI", ")", ";", "if", "(", "msgSupportsStream", "(", "MsgId", ",", "OpId", ",", "STI", ")", ")", "{", "O", "<<", "", "<<", "StreamId", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter37", "Func": "printSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39785, "Length": 131, "Cover_Rate": 0.6485148514851485} {"Template_token": ["", "void", "InstPrinter", "::", "printSMEMOffsetMod", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter37", "Func": "printSMEMOffsetMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39786, "Length": 27, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "}", "else", "{", "if", "(", "Val", "==", "DFMT_NFMT_DEFAULT", ")", "return", ";", "if", "(", "isValidDfmtNfmt", "(", "Val", ",", "STI", ")", ")", "{", "unsigned", "Dfmt", ";", "unsigned", "Nfmt", ";", "decodeDfmtNfmt", "(", "Val", ",", "Dfmt", ",", "Nfmt", ")", ";", "O", "<<", "", ";", "if", "(", "Dfmt", "!=", "DFMT_DEFAULT", ")", "{", "O", "<<", "getDfmtName", "(", "Dfmt", ")", ";", "if", "(", "Nfmt", "!=", "NFMT_DEFAULT", ")", "{", "O", "<<", "','", ";", "}", "}", "if", "(", "Nfmt", "!=", "NFMT_DEFAULT", ")", "{", "O", "<<", "getNfmtName", "(", "Nfmt", ",", "STI", ")", ";", "}", "O", "<<", "']'", ";", "}", "else", "{", "O", "<<", "", "<<", "Val", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter37", "Func": "printSymbolicFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39787, "Length": 98, "Cover_Rate": 0.4434389140271493} {"Template_token": ["", "uint8_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "!=", "", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter37", "Func": "printWaitEXP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39788, "Length": 35, "Cover_Rate": 0.5932203389830508} {"Template_token": ["", "void", "InstPrinter", "::", "printWaitEXP", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "uint8_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "Imm", "!=", "", ")", "{"], "File": "AMDGPUInstPrinter37", "Func": "printWaitEXP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39789, "Length": 44, "Cover_Rate": 0.7457627118644068} {"Template_token": ["", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "default", ":", "break", ";", "}", "unsigned", "RegIdx", "=", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";"], "ground_truth": ["NumRegs", "=", "", ";"], "File": "AMDGPUInstPrinter38", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39790, "Length": 341, "Cover_Rate": 0.5447284345047924} {"Template_token": ["", "unsigned", "RegIdx", "=", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUInstPrinter38", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39791, "Length": 308, "Cover_Rate": 0.49201277955271566} {"Template_token": ["", "void", "InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter40", "Func": "printRegName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39792, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printBankMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "printU4ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39794, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printBankMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter45", "Func": "printBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39795, "Length": 22, "Cover_Rate": 0.6875} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter45", "Func": "printBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39796, "Length": 23, "Cover_Rate": 0.5348837209302325} {"Template_token": ["", "if", "(", "Imm", "<=", "", ")", "{", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "Imm", "&", "", ")", "<<", "", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUInstPrinter45", "Func": "printDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39797, "Length": 264, "Cover_Rate": 0.8712871287128713} {"Template_token": ["", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "Op", ".", "isImm", "(", ")", "||", "Op", ".", "isExpr", "(", ")", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["int64_t", "Imm", "=", "Op", ".", "getImm", "(", ")", ";"], "File": "AMDGPUInstPrinter45", "Func": "printLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39798, "Length": 45, "Cover_Rate": 0.4326923076923077} {"Template_token": ["", "if", "(", "Imm", "!=", "", ")", "{", "O", "<<", "", ";", "printU16ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39799, "Length": 22, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "uint16_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "!=", "", ")", "{", "O", "<<", "", ";", "printU16ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39800, "Length": 35, "Cover_Rate": 0.6481481481481481} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", ";", "printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printOffset1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39802, "Length": 29, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "void", "InstPrinter", "::", "printOffset1", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", ";", "printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printOffset1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39803, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "", ";", "printU4ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printRowMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39804, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "void", "InstPrinter", "::", "printRowMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "printU4ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printRowMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39805, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "printSDWASel", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printSDWADstSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39806, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "O", "<<", "", ";", "printSDWASel", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printSDWADstSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39807, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "void", "InstPrinter", "::", "printSDWADstUnused", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "switch", "(", "Imm", ")", "{"], "ground_truth": ["case", "", ":", "O", "<<", "", ";", "break", ";"], "File": "AMDGPUInstPrinter45", "Func": "printSDWADstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39808, "Length": 50, "Cover_Rate": 0.6493506493506493} {"Template_token": ["", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39809, "Length": 36, "Cover_Rate": 0.3302752293577982} {"Template_token": ["", "O", "<<", "", ";", "printSDWASel", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printSDWASrc0Sel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39810, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "O", "<<", "", ";", "printSDWASel", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printSDWASrc1Sel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39811, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "void", "InstPrinter", "::", "printSDWASrc1Sel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter45", "Func": "printSDWASrc1Sel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39812, "Length": 22, "Cover_Rate": 0.6875} {"Template_token": ["", "if", "(", "Id", "==", "ID_GS", "||", "Id", "==", "ID_GS_DONE", ")", "{", "if", "(", "(", "mm16", "&", "~", "(", "ID_MASK_", "|", "OP_GS_MASK_", "|", "STREAM_ID_MASK_", ")", ")", "!=", "", ")", "break", ";", "const", "unsigned", "OpGs", "=", "(", "mm16", "&", "OP_GS_MASK_", ")", ">>", "OP_SHIFT_", ";", "const", "unsigned", "StreamId", "=", "(", "mm16", "&", "STREAM_ID_MASK_", ")", ">>", "STREAM_ID_SHIFT_", ";", "if", "(", "OpGs", "==", "OP_GS_NOP", "&&", "Id", "!=", "ID_GS_DONE", ")", "break", ";", "if", "(", "OpGs", "==", "OP_GS_NOP", "&&", "StreamId", "!=", "", ")", "break", ";", "O", "<<", "", "<<", "IdSymbolic", "[", "Id", "]", "<<", "", "<<", "OpGsSymbolic", "[", "OpGs", "]", ";", "if", "(", "OpGs", "!=", "OP_GS_NOP", ")", "{", "O", "<<", "", "<<", "StreamId", ";", "}", "O", "<<", "')'", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39813, "Length": 115, "Cover_Rate": 0.40636042402826855} {"Template_token": ["", "printU32ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printSMRDLiteralOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39814, "Length": 10, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "void", "InstPrinter", "::", "printSMRDLiteralOffset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printU32ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter45", "Func": "printSMRDLiteralOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39815, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "void", "InstPrinter", "::", "printSMRDOffset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printU32ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter45", "Func": "printSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39816, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "printU32ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39817, "Length": 10, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "void", "InstPrinter", "::", "printVOPDst", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter45", "Func": "printVOPDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39818, "Length": 39, "Cover_Rate": 0.375} {"Template_token": ["", "else", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";", "else", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printVOPDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39819, "Length": 37, "Cover_Rate": 0.3557692307692308} {"Template_token": ["", "if", "(", "OpNo", ">", "", ")", "O", "<<", "", ";", "printRegOperand", "(", "", ",", "O", ",", "MRI", ")", ";"], "ground_truth": ["if", "(", "OpNo", "==", "", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter49", "Func": "printDefaultVccOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39820, "Length": 29, "Cover_Rate": 0.58} {"Template_token": ["", "uint16_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "{", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter49", "Func": "printEndpgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39821, "Length": 24, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "if", "(", "Imm", "==", "", ")", "{", "return", ";", "}", "O", "<<", "formatDec", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter49", "Func": "printEndpgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39822, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "if", "(", "ID_SYMBOLIC_FIRST_", "<=", "Id", "&&", "Id", "<", "Last", "&&", "IdSymbolic", "[", "Id", "]", ")", "{", "O", "<<", "IdSymbolic", "[", "Id", "]", ";", "}", "else", "{", "O", "<<", "Id", ";", "}", "if", "(", "Width", "!=", "WIDTH_M1_DEFAULT_", "+", "", "||", "Offset", "!=", "OFFSET_DEFAULT_", ")", "{", "O", "<<", "", "<<", "Offset", "<<", "", "<<", "Width", ";", "}", "O", "<<", "')'", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter49", "Func": "printHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39823, "Length": 60, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "O", "<<", "(", "(", "OpNo", "==", "", ")", "?", "", ":", "", ")", ";", "printS13ImmDecOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter49", "Func": "printOffsetS13", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39824, "Length": 26, "Cover_Rate": 0.36619718309859156} {"Template_token": ["", "printImmediateV216", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{", "O", "<<", "", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "(", "int", ")", "OpNo", "==", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "src1", ")", ")", "printDefaultVccOperand", "(", "OpNo", ",", "STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter49", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39825, "Length": 277, "Cover_Rate": 0.434850863422292} {"Template_token": ["", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "printImmediateV216", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{", "O", "<<", "", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstPrinter49", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39826, "Length": 253, "Cover_Rate": 0.39717425431711145} {"Template_token": ["", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "default", ":", "break", ";", "}", "unsigned", "RegIdx", "=", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter49", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39827, "Length": 432, "Cover_Rate": 0.579088471849866} {"Template_token": ["", "if", "(", "", "(", "STI", ")", ")", "{"], "ground_truth": ["O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";"], "File": "AMDGPUInstPrinter49", "Func": "printS13ImmDecOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39828, "Length": 30, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "void", "InstPrinter", "::", "printS13ImmDecOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "", "(", "STI", ")", ")", "{"], "ground_truth": ["O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";"], "File": "AMDGPUInstPrinter49", "Func": "printS13ImmDecOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39829, "Length": 53, "Cover_Rate": 0.6463414634146342} {"Template_token": ["", "const", "unsigned", "Id", "=", "mm16", "&", "ID_MASK_", ";", "do", "{", "if", "(", "Id", "==", "ID_INTERRUPT", "||", "(", "Id", "==", "ID_GS_ALLOC_REQ", "&&", "!", "", "(", "STI", ")", "&&", "!", "", "(", "STI", ")", "&&", "!", "", "(", "STI", ")", ")", ")", "{", "if", "(", "(", "mm16", "&", "~", "ID_MASK_", ")", "!=", "", ")", "break", ";", "O", "<<", "", "<<", "IdSymbolic", "[", "Id", "]", "<<", "')'", ";", "return", ";", "}", "if", "(", "Id", "==", "ID_GS", "||", "Id", "==", "ID_GS_DONE", ")", "{", "if", "(", "(", "mm16", "&", "~", "(", "ID_MASK_", "|", "OP_GS_MASK_", "|", "STREAM_ID_MASK_", ")", ")", "!=", "", ")", "break", ";", "const", "unsigned", "OpGs", "=", "(", "mm16", "&", "OP_GS_MASK_", ")", ">>", "OP_SHIFT_", ";", "const", "unsigned", "StreamId", "=", "(", "mm16", "&", "STREAM_ID_MASK_", ")", ">>", "STREAM_ID_SHIFT_", ";", "if", "(", "OpGs", "==", "OP_GS_NOP", "&&", "Id", "!=", "ID_GS_DONE", ")", "break", ";", "if", "(", "OpGs", "==", "OP_GS_NOP", "&&", "StreamId", "!=", "", ")", "break", ";", "O", "<<", "", "<<", "IdSymbolic", "[", "Id", "]", "<<", "", "<<", "OpGsSymbolic", "[", "OpGs", "]", ";", "if", "(", "OpGs", "!=", "OP_GS_NOP", ")", "{", "O", "<<", "", "<<", "StreamId", ";", "}", "O", "<<", "')'", ";", "return", ";", "}"], "ground_truth": ["if", "(", "Id", "==", "ID_SYSMSG", ")", "{"], "File": "AMDGPUInstPrinter49", "Func": "printSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39830, "Length": 190, "Cover_Rate": 0.5974842767295597} {"Template_token": ["", "void", "InstPrinter", "::", "printVOPDst", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "OpNo", "==", "", ")", "{", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";", "else", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";", "else", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";", "else", "O", "<<", "", ";", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstPrinter49", "Func": "printVOPDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39831, "Length": 128, "Cover_Rate": 0.735632183908046} {"Template_token": ["", "void", "InstPrinter", "::", "printDLC", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "", "(", "STI", ")", ")", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter51", "Func": "printDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39832, "Length": 42, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "void", "InstPrinter", "::", "printDLC", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "", "(", "STI", ")", ")", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter51", "Func": "printDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39833, "Length": 42, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROR1", ")", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "ROW_MIRROR", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "ROW_HALF_MIRROR", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "BCAST15", ")", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "BCAST31", ")", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHARE_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_SHARE_LAST", ")", ")", "{", "if", "(", "!", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_XMASK_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_XMASK_LAST", ")", ")", "{", "if", "(", "!", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "{", "O", "<<", "", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter51", "Func": "printDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39834, "Length": 234, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "']'", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHL_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_SHL_LAST", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHR_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_SHR_LAST", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_ROR_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_ROR_LAST", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHL1", ")", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROL1", ")", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHR1", ")", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter51", "Func": "printDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39835, "Length": 207, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "else", "{", "O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter51", "Func": "printFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39836, "Length": 50, "Cover_Rate": 0.30864197530864196} {"Template_token": ["", "void", "InstPrinter", "::", "printAbs", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'|'", ")", ";"], "File": "AMDGPUInstPrinter52", "Func": "printAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39837, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "Imm", "<=", "", ")", "{", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "Imm", "&", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "']'", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter52", "Func": "printDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39839, "Length": 248, "Cover_Rate": 0.8184818481848185} {"Template_token": ["", "O", "<<", "", ";", "O", "<<", "formatDec", "(", "Imm", "&", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "','", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "", ")", ">>", "", ")", "<<", "']'", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "", ")", "&&", "(", "Imm", "<=", "", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter52", "Func": "printDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39840, "Length": 163, "Cover_Rate": 0.5379537953795379} {"Template_token": ["", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'|'", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "O", ")", ";"], "ground_truth": ["if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'|'", ";"], "File": "AMDGPUInstPrinter52", "Func": "printOperandAndFPInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39844, "Length": 31, "Cover_Rate": 0.3875} {"Template_token": ["", "void", "InstPrinter", "::", "printOperandAndIntInputMods", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["unsigned", "InputModifiers", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "File": "AMDGPUInstPrinter52", "Func": "printOperandAndIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39845, "Length": 32, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "unsigned", "InputModifiers", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "O", ")", ";"], "ground_truth": ["if", "(", "InputModifiers", "&", "", ")", "O", "<<", "')'", ";"], "File": "AMDGPUInstPrinter52", "Func": "printOperandAndIntInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39846, "Length": 45, "Cover_Rate": 0.6617647058823529} {"Template_token": ["", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "default", ":", "break", ";", "}", "unsigned", "RegIdx", "=", "MRI", ".", "getEncodingValue", "(", "reg", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";"], "ground_truth": ["}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{"], "File": "AMDGPUInstPrinter52", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39847, "Length": 274, "Cover_Rate": 0.44264943457189015} {"Template_token": ["", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'v'", ";"], "ground_truth": ["NumRegs", "=", "", ";"], "File": "AMDGPUInstPrinter52", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39848, "Length": 204, "Cover_Rate": 0.3295638126009693} {"Template_token": ["", "int", "EnIdx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "en", ")", ";", "unsigned", "En", "=", "MI", "->", "getOperand", "(", "EnIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "En", "&", "(", "", "<<", "N", ")", ")", "printRegOperand", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ",", "O", ",", "MRI", ")", ";", "else", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter54", "Func": "printExpSrcN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39851, "Length": 64, "Cover_Rate": 0.7032967032967034} {"Template_token": ["", "unsigned", "En", "=", "MI", "->", "getOperand", "(", "EnIdx", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "En", "&", "(", "", "<<", "N", ")", ")", "printRegOperand", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ",", "O", ",", "MRI", ")", ";"], "File": "AMDGPUInstPrinter54", "Func": "printExpSrcN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39852, "Length": 42, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "}", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "switch", "(", "Op", ".", "getReg", "(", ")", ")", "{", "case", "", ":", "break", ";", "default", ":", "printRegOperand", "(", "Op", ".", "getReg", "(", ")", ",", "O", ",", "MRI", ")", ";", "break", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "if", "(", "RCID", "!=", "-", "", ")", "{", "const", "MCRegisterClass", "&", "ImmRC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "", ")", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "O", ")", ";", "else", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "", ")", "printImmediate64", "(", "Op", ".", "getImm", "(", ")", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "else", "if", "(", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_IMMEDIATE", ")", "{", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "O", ")", ";", "}", "else", "{", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCRegisterClass", "&", "ImmRC", "=", "MRI", ".", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ")", ";", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "O", ")", ";", "else", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{"], "File": "AMDGPUInstPrinter59", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39853, "Length": 335, "Cover_Rate": 0.8251231527093597} {"Template_token": ["", "default", ":", "printRegOperand", "(", "Op", ".", "getReg", "(", ")", ",", "O", ",", "MRI", ")", ";", "break", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "if", "(", "RCID", "!=", "-", "", ")", "{", "const", "MCRegisterClass", "&", "ImmRC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "", ")", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "O", ")", ";", "else", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "", ")", "printImmediate64", "(", "Op", ".", "getImm", "(", ")", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_IMMEDIATE", ")", "{"], "File": "AMDGPUInstPrinter59", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39854, "Length": 144, "Cover_Rate": 0.35467980295566504} {"Template_token": ["", "if", "(", "!", "", "(", "STI", ")", ")", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "<<", "formatDec", "(", "Imm", "&", "", ")", ";"], "ground_truth": ["for", "(", "size_t", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{"], "File": "AMDGPUInstPrinter5", "Func": "printDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39855, "Length": 53, "Cover_Rate": 0.5145631067961165} {"Template_token": ["", "if", "(", "!", "", "(", "STI", ")", ")", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "<<", "formatDec", "(", "Imm", "&", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "O", "<<", "','", "<<", "formatDec", "(", "(", "Imm", ">>", "(", "", "*", "i", ")", ")", "&", "", ")", ";", "}", "O", "<<", "']'", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter5", "Func": "printDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39856, "Length": 78, "Cover_Rate": 0.7572815533980582} {"Template_token": ["", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_ROR_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_ROR_LAST", ")", ")", "{", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHL1", ")", "{", "if", "(", "!", "", "(", "STI", ")", "&&", "!", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROL1", ")", "{", "if", "(", "!", "", "(", "STI", ")", "&&", "!", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_SHR1", ")", "{", "if", "(", "!", "", "(", "STI", ")", "&&", "!", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "WAVE_ROR1", ")", "{", "if", "(", "!", "", "(", "STI", ")", "&&", "!", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "ROW_MIRROR", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "ROW_HALF_MIRROR", ")", "{", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "BCAST15", ")", "{", "if", "(", "!", "", "(", "STI", ")", "&&", "!", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "Imm", "==", "DppCtrl", "::", "BCAST31", ")", "{", "if", "(", "!", "", "(", "STI", ")", "&&", "!", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHARE_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_SHARE_LAST", ")", ")", "{", "if", "(", "!", "", "(", "STI", ")", ")", "{", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "DppCtrl", "::", "ROW_XMASK_FIRST", ")", "&&", "(", "Imm", "<=", "DppCtrl", "::", "ROW_XMASK_LAST", ")", ")", "{", "if", "(", "!", "", "(", "STI", ")", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter5", "Func": "printDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39857, "Length": 370, "Cover_Rate": 0.6135986733001658} {"Template_token": ["", "void", "InstPrinter", "::", "printFlatOffset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "uint16_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "!=", "", ")", "{", "O", "<<", "", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "bool", "IsFlatSeg", "=", "!", "(", "Desc", ".", "TSFlags", "&", "(", "", "|", "", ")", ")", ";", "if", "(", "IsFlatSeg", ")", "{", "printU16ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "{", "if", "(", "", "(", "STI", ")", ")", "{", "O", "<<", "formatDec", "(", "SignExtend32", "<", "", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUInstPrinter5", "Func": "printFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39858, "Length": 130, "Cover_Rate": 0.8024691358024691} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "!", "isUInt", "<", "", ">", "(", "Op", ".", "getImm", "(", ")", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "{", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "}", "if", "(", "OpTy", "==", "", ")", "{", "printImmediate16", "(", "static_cast", "<", "uint16_t", ">", "(", "Op", ".", "getImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "printImmediateInt16", "(", "static_cast", "<", "uint16_t", ">", "(", "Op", ".", "getImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "printImmediateV216", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter5", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39859, "Length": 327, "Cover_Rate": 0.3902147971360382} {"Template_token": ["", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "}", "if", "(", "OpTy", "==", "", ")", "{", "printImmediate16", "(", "static_cast", "<", "uint16_t", ">", "(", "Op", ".", "getImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "printImmediateInt16", "(", "static_cast", "<", "uint16_t", ">", "(", "Op", ".", "getImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "printImmediateV216", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{", "O", "<<", "", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "(", "int", ")", "OpNo", "==", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "src1", ")", ")", "printDefaultVccOperand", "(", "OpNo", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUInstPrinter5", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39860, "Length": 383, "Cover_Rate": 0.45704057279236276} {"Template_token": ["", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "AltName", "=", "", ";", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "AltName", "=", "", ";", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "AltName", "=", "", ";", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "AltName", "=", "", ";", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "AltName", "=", "", ";", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "AltName", "=", "", ";"], "ground_truth": ["O", "<<", "getRegisterName", "(", "RegNo", ",", "AltName", ")", ";"], "File": "AMDGPUInstPrinter67", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39861, "Length": 231, "Cover_Rate": 0.5862944162436549} {"Template_token": ["", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "AltName", "=", "", ";", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "AltName", "=", "", ";", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "AltName", "=", "", ";", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "AltName", "=", "", ";"], "ground_truth": ["else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "RegNo", ")", ")", "AltName", "=", "", ";"], "File": "AMDGPUInstPrinter67", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39862, "Length": 179, "Cover_Rate": 0.4543147208121827} {"Template_token": ["", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{", "O", "<<", "", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstPrinter74", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39863, "Length": 221, "Cover_Rate": 0.3313343328335832} {"Template_token": ["", "O", "<<", "mm", ";", "return", ";", "}", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "{", "assert", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", ";"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter75", "Func": "printImmediate16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39864, "Length": 118, "Cover_Rate": 0.6820809248554913} {"Template_token": ["", "if", "(", "isInlinableIntLiteral", "(", "mm", ")", ")", "O", "<<", "mm", ";"], "ground_truth": ["else", "O", "<<", "formatHex", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ")", ";"], "File": "AMDGPUInstPrinter75", "Func": "printImmediateInt16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39865, "Length": 25, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "else", "if", "(", "Tgt", ">=", "Exp", "::", "ET_POS0", "&&", "Tgt", "<=", "uint32_t", "(", "isGFX10Plus", "(", "STI", ")", "?", "Exp", "::", "ET_POS4", ":", "Exp", "::", "ET_POS3", ")", ")", "O", "<<", "", "<<", "Tgt", "-", "Exp", "::", "ET_POS0", ";", "else", "if", "(", "isGFX10Plus", "(", "STI", ")", "&&", "Tgt", "==", "Exp", "::", "ET_PRIM", ")", "O", "<<", "", ";", "else", "if", "(", "Tgt", ">=", "Exp", "::", "ET_PARAM0", "&&", "Tgt", "<=", "Exp", "::", "ET_PARAM31", ")", "O", "<<", "", "<<", "Tgt", "-", "Exp", "::", "ET_PARAM0", ";", "else", "{", "O", "<<", "", "<<", "Tgt", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter8", "Func": "printExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39866, "Length": 89, "Cover_Rate": 0.49171270718232046} {"Template_token": ["", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39867, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39868, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39869, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "void", "InstPrinter", "::", "printBankSwizzle", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "int", "BankSwizzle", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "switch", "(", "BankSwizzle", ")", "{", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUInstPrinter", "Func": "printBankSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39871, "Length": 84, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUInstPrinter", "Func": "printBankSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39872, "Length": 29, "Cover_Rate": 0.32222222222222224} {"Template_token": ["", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39873, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39874, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printClampSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39875, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "void", "InstPrinter", "::", "printClamp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter", "Func": "printClampSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39876, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "unsigned", "CT", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["switch", "(", "CT", ")", "{"], "File": "AMDGPUInstPrinter", "Func": "printCT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39877, "Length": 19, "Cover_Rate": 0.3114754098360656} {"Template_token": ["", "if", "(", "Imm", "!=", "", ")", "{", "O", "<<", "", ";", "printU16ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printDSOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39878, "Length": 22, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "if", "(", "Imm", "!=", "", ")", "{", "O", "<<", "", ";"], "ground_truth": ["printU16ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter", "Func": "printDSOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39879, "Length": 20, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", ";"], "ground_truth": ["printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter", "Func": "printDSOffset0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39880, "Length": 27, "Cover_Rate": 0.574468085106383} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", ";", "printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printDSOffset1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39881, "Length": 29, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "void", "InstPrinter", "::", "printGDS", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printGDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39883, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39885, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "void", "InstPrinter", "::", "printIdxen", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printIdxen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39886, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "int32_t", "mm", "=", "static_cast", "<", "int32_t", ">", "(", "Imm", ")", ";", "if", "(", "mm", ">=", "-", "", "&&", "mm", "<=", "", ")", "{", "O", "<<", "mm", ";", "return", ";", "}", "if", "(", "Imm", "==", "FloatToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "-", "", ")", ")", "O", "<<", "", ";"], "ground_truth": ["else", "if", "(", "Imm", "==", "FloatToBits", "(", "", ")", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter", "Func": "printImmediate32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39889, "Length": 115, "Cover_Rate": 0.6149732620320856} {"Template_token": ["", "return", ";", "}", "if", "(", "Imm", "==", "FloatToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "FloatToBits", "(", "-", "", ")", ")", "O", "<<", "", ";"], "ground_truth": ["else", "O", "<<", "formatHex", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ")", ";"], "File": "AMDGPUInstPrinter", "Func": "printImmediate32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39890, "Length": 146, "Cover_Rate": 0.7807486631016043} {"Template_token": ["", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";"], "ground_truth": ["else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter", "Func": "printImmediate64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39891, "Length": 87, "Cover_Rate": 0.4860335195530726} {"Template_token": ["", "void", "InstPrinter", "::", "printImmediate64", "(", "uint64_t", "Imm", ",", "raw_ostream", "&", "O", ")", "{", "int64_t", "mm", "=", "static_cast", "<", "int64_t", ">", "(", "Imm", ")", ";", "if", "(", "mm", ">=", "-", "", "&&", "mm", "<=", "", ")", "{", "O", "<<", "mm", ";", "return", ";", "}", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "DoubleToBits", "(", "-", "", ")", ")", "O", "<<", "", ";", "else", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printImmediate64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39892, "Length": 179, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "OS", ".", "flush", "(", ")", ";"], "ground_truth": ["printInstruction", "(", "MI", ",", "OS", ")", ";"], "File": "AMDGPUInstPrinter", "Func": "printInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39893, "Length": 36, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39894, "Length": 15, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "{"], "ground_truth": ["O", "<<", "", ";"], "File": "AMDGPUInstPrinter", "Func": "printInterpSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39895, "Length": 25, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "int", "KCacheMode", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "KCacheMode", ">", "", ")", "{", "int", "KCacheBank", "=", "MI", "->", "getOperand", "(", "OpNo", "-", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "", "<<", "KCacheBank", "<<", "':'", ";"], "File": "AMDGPUInstPrinter", "Func": "printKCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39896, "Length": 45, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printLast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39897, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "void", "InstPrinter", "::", "printLast", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ",", "", ")", ";"], "File": "AMDGPUInstPrinter", "Func": "printLast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39898, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "void", "InstPrinter", "::", "printLiteral", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["int32_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "File": "AMDGPUInstPrinter", "Func": "printLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39900, "Length": 32, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "void", "InstPrinter", "::", "printMBUFOffset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", ";", "printU16ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printMBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39901, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "void", "InstPrinter", "::", "printMemOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39902, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39903, "Length": 16, "Cover_Rate": 0.37209302325581395} {"Template_token": ["", "void", "InstPrinter", "::", "printNeg", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "File": "AMDGPUInstPrinter", "Func": "printNeg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39904, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printNeg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39905, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "void", "InstPrinter", "::", "printOffen", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39906, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printOMOD", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "switch", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstPrinter", "Func": "printOMOD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39908, "Length": 48, "Cover_Rate": 0.7384615384615385} {"Template_token": ["", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";"], "ground_truth": ["else", "if", "(", "Imm", "==", "", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter", "Func": "printOModSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39909, "Length": 32, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "void", "InstPrinter", "::", "printOMod", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "int", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "Imm", "==", "", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter", "Func": "printOModSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39910, "Length": 42, "Cover_Rate": 0.5915492957746479} {"Template_token": ["", "printRegOperand", "(", "Op", ".", "getReg", "(", ")", ",", "O", ",", "MRI", ")", ";", "break", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "if", "(", "RCID", "!=", "-", "", ")", "{", "const", "MCRegisterClass", "&", "ImmRC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "", ")", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "O", ")", ";", "else", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "", ")", "printImmediate64", "(", "Op", ".", "getImm", "(", ")", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "else", "if", "(", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_IMMEDIATE", ")", "{", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "O", ")", ";", "}", "else", "{", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCRegisterClass", "&", "ImmRC", "=", "MRI", ".", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ")", ";", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "O", ")", ";", "else", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39911, "Length": 328, "Cover_Rate": 0.8519480519480519} {"Template_token": ["", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'|'", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "O", ")", ";", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'|'", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printOperandAndMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39912, "Length": 32, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'-'", ";", "if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'|'", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "O", ")", ";"], "ground_truth": ["if", "(", "InputModifiers", "&", "", ")", "O", "<<", "'|'", ";"], "File": "AMDGPUInstPrinter", "Func": "printOperandAndMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39913, "Length": 41, "Cover_Rate": 0.5125} {"Template_token": ["", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "default", ":", "break", ";", "}", "char", "Type", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "Type", "=", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "Type", "=", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "Type", "=", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "Type", "=", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "Type", "=", "'v'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{", "Type", "=", "'s'", ";", "NumRegs", "=", "", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "reg", ")", ")", "{"], "ground_truth": ["Type", "=", "'v'", ";"], "File": "AMDGPUInstPrinter", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39914, "Length": 272, "Cover_Rate": 0.5230769230769231} {"Template_token": ["", "break", ";", "case", "", ":", "O", "<<", "'Y'", ";", "break", ";", "case", "", ":", "O", "<<", "'Z'", ";", "break", ";", "case", "", ":", "O", "<<", "'W'", ";", "break", ";", "case", "", ":", "O", "<<", "'0'", ";", "break", ";", "case", "", ":", "O", "<<", "'1'", ";", "break", ";", "case", "", ":", "O", "<<", "'_'", ";", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "AMDGPUInstPrinter", "Func": "printRSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39917, "Length": 60, "Cover_Rate": 0.5660377358490566} {"Template_token": ["", "void", "InstPrinter", "::", "printRSel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Sel", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "switch", "(", "Sel", ")", "{", "case", "", ":", "O", "<<", "'X'", ";", "break", ";", "case", "", ":", "O", "<<", "'Y'", ";", "break", ";", "case", "", ":", "O", "<<", "'Z'", ";", "break", ";", "case", "", ":", "O", "<<", "'W'", ";", "break", ";", "case", "", ":", "O", "<<", "'0'", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUInstPrinter", "Func": "printRSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39918, "Length": 82, "Cover_Rate": 0.7735849056603774} {"Template_token": ["", "void", "InstPrinter", "::", "printSendMsg", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "mm16", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "unsigned", "Msg", "=", "mm16", "&", "", ";", "if", "(", "Msg", "==", "", "||", "Msg", "==", "", ")", "{", "unsigned", "Op", "=", "(", "mm16", ">>", "", ")", "&", "", ";", "if", "(", "Msg", "==", "", ")", "O", "<<", "", ";", "else", "O", "<<", "", ";", "if", "(", "Op", "==", "", ")", "{", "O", "<<", "", ";", "}", "else", "{", "unsigned", "Stream", "=", "(", "mm16", ">>", "", ")", "&", "", ";"], "ground_truth": ["if", "(", "Op", "==", "", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter", "Func": "printSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39919, "Length": 111, "Cover_Rate": 0.6271186440677966} {"Template_token": ["", "void", "InstPrinter", "::", "printSLC", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39920, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39921, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "void", "InstPrinter", "::", "printTFE", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "", ";"], "File": "AMDGPUInstPrinter", "Func": "printTFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39922, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "O", "<<", "formatDec", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printU16ImmDecOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39924, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "O", "<<", "formatHex", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printU16ImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39927, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "void", "InstPrinter", "::", "printU32ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "formatHex", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "File": "AMDGPUInstPrinter", "Func": "printU32ImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39929, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "O", "<<", "formatDec", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printU8ImmDecOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39931, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "void", "InstPrinter", "::", "printU8ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "formatHex", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printU8ImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39933, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printUpdateExecMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printUpdateExecMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39934, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstPrinter", "::", "printUpdateExecMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printUpdateExecMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39935, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "O", "<<", "", ";", "else", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printVOPDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39939, "Length": 36, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "bool", "NeedSpace", "=", "false", ";", "if", "(", "Vmcnt", "!=", "", ")", "{", "O", "<<", "", "<<", "Vmcnt", "<<", "')'", ";", "NeedSpace", "=", "true", ";", "}", "if", "(", "Expcnt", "!=", "", ")", "{", "if", "(", "NeedSpace", ")", "O", "<<", "' '", ";", "O", "<<", "", "<<", "Expcnt", "<<", "')'", ";"], "ground_truth": ["NeedSpace", "=", "true", ";"], "File": "AMDGPUInstPrinter", "Func": "printWaitFlag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39940, "Length": 52, "Cover_Rate": 0.37410071942446044} {"Template_token": ["", "void", "InstPrinter", "::", "printWrite", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "getImm", "(", ")", "==", "", ")", "{", "O", "<<", "", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39941, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "GenInstrInfo", "(", "", ",", "", ")", ",", "ST", "(", "ST", ")", ",", "AMDGPUA", "(", "ST", ".", "getAS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo12", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39942, "Length": 32, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "GenInstrInfo", "(", "", ",", "", ")", ",", "ST", "(", "ST", ")", ",", "AMDGPUA", "(", "ST", ".", "getAS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo12", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39943, "Length": 32, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "Ptr", ")", ")", "return", "", "(", "Arg", ")", ";", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";"], "ground_truth": ["return", "I", "&&", "I", "->", "getMetadata", "(", "", ")", ";"], "File": "AMDGPUInstrInfo12", "Func": "isUniformMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39944, "Length": 44, "Cover_Rate": 0.43564356435643564} {"Template_token": ["", "const", "Value", "*", "Ptr", "=", "MMO", "->", "getValue", "(", ")", ";", "if", "(", "!", "Ptr", "||", "isa", "<", "UndefValue", ">", "(", "Ptr", ")", "||", "isa", "<", "Constant", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "Ptr", ")", ")", "return", "", "(", "Arg", ")", ";"], "File": "AMDGPUInstrInfo12", "Func": "isUniformMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39945, "Length": 64, "Cover_Rate": 0.6336633663366337} {"Template_token": ["", "EncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "!=", "", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", ")", "Gen", "=", "", ";", "if", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "Gen", "=", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "GFX9", "?", "", ":", "", ";", "int", "MCOp", "=", "", "(", "Opcode", ",", "Gen", ")", ";"], "ground_truth": ["if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";"], "File": "AMDGPUInstrInfo12", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39946, "Length": 84, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "!=", "", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", ")", "Gen", "=", "", ";", "if", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "Gen", "=", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "GFX9", "?", "", ":", "", ";", "int", "MCOp", "=", "", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";", "if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "", ")", "return", "-", "", ";"], "ground_truth": ["return", "MCOp", ";"], "File": "AMDGPUInstrInfo12", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39947, "Length": 93, "Cover_Rate": 0.75} {"Template_token": ["", "return", "", ";", "case", "Subtarget", "::", "VOLCANIC_ISLANDS", ":", "case", "Subtarget", "::", "GFX9", ":", "return", "", ";", "case", "Subtarget", "::", "", ":", "case", "Subtarget", "::", "R700", ":", "case", "Subtarget", "::", "EVERGREEN", ":", "case", "Subtarget", "::", "NORTHERN_ISLANDS", ":", "return", "", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUInstrInfo12", "Func": "subtargetEncodingFamily", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39948, "Length": 45, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "GenInstrInfo", "(", "-", "", ",", "-", "", ")", ",", "ST", "(", "ST", ")", ",", "AMDGPUA", "(", "ST", ".", "getAS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo13", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39949, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "GenInstrInfo", "(", "-", "", ",", "-", "", ")", ",", "ST", "(", "ST", ")", ",", "AMDGPUA", "(", "ST", ".", "getAS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo13", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39950, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "static", "int", "getMCOpcode", "(", "uint16_t", "Opcode", ",", "unsigned", "Gen", ")", "{", "return", "getMCOpcodeGen", "(", "Opcode", ",", "static_cast", "<", "Subtarget", ">", "(", "Gen", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo13", "Func": "getMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39951, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "static", "int", "getMCOpcode", "(", "uint16_t", "Opcode", ",", "unsigned", "Gen", ")", "{", "return", "getMCOpcodeGen", "(", "Opcode", ",", "static_cast", "<", "Subtarget", ">", "(", "Gen", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo13", "Func": "getMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39952, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "EncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "Gen", "=", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "GFX9", "?", "", ":", "", ";", "int", "MCOp", "=", "", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";"], "ground_truth": ["if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "", ")", "return", "-", "", ";"], "File": "AMDGPUInstrInfo13", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39953, "Length": 69, "Cover_Rate": 0.7582417582417582} {"Template_token": ["", "if", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "Gen", "=", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "GFX9", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "!=", "", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", ")", "Gen", "=", "", ";"], "File": "AMDGPUInstrInfo14", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39954, "Length": 56, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "if", "(", "!", "Ptr", "||", "isa", "<", "UndefValue", ">", "(", "Ptr", ")", "||", "isa", "<", "Constant", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "MMO", "->", "getAddrSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";"], "File": "AMDGPUInstrInfo15", "Func": "isUniformMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39955, "Length": 47, "Cover_Rate": 0.4051724137931034} {"Template_token": ["", "if", "(", "MMO", "->", "getAddrSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "Ptr", ")", ")", "return", "", "(", "Arg", ")", ";"], "ground_truth": ["const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";"], "File": "AMDGPUInstrInfo15", "Func": "isUniformMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39956, "Length": 49, "Cover_Rate": 0.4224137931034483} {"Template_token": ["", "if", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "Gen", "=", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "GFX9", "?", "", ":", "", ";", "if", "(", "ST", ".", "hasUnpackedD16VMem", "(", ")", "&&", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "&&", "!", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", ")", "Gen", "=", "", ";", "int", "MCOp", "=", "", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";", "if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "", ")", "return", "-", "", ";", "return", "MCOp", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo15", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39957, "Length": 100, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "int", "InstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "EncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "!=", "", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", ")", "Gen", "=", "", ";", "if", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "Gen", "=", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "GFX9", "?", "", ":", "", ";", "if", "(", "ST", ".", "hasUnpackedD16VMem", "(", ")", "&&", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "&&", "!", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", ")", "Gen", "=", "", ";", "int", "MCOp", "=", "", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";", "if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "", ")", "return", "-", "", ";", "return", "MCOp", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo15", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39958, "Length": 147, "Cover_Rate": 0.8909090909090909} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo1", "Func": "getIndirectAddrRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39959, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "GCNSubtarget", "&", "ST", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo21", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39961, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "GCNSubtarget", "&", "ST", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo21", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39962, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "GenInstrInfo", "(", "-", "", ",", "-", "", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo22", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39963, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "GenInstrInfo", "(", "-", "", ",", "-", "", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo22", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39964, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "return", "get", "(", "pseudoToMCOpcode", "(", "Opcode", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo22", "Func": "getMCOpcodeFromPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39965, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "int", "MCOp", "=", "", "(", "Opcode", ",", "subtargetEncodingFamily", "(", "ST", ")", ")", ";", "if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";", "if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "", ")", "return", "-", "", ";", "return", "MCOp", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo22", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39967, "Length": 41, "Cover_Rate": 0.7735849056603774} {"Template_token": ["", "bool", "InstrInfo", "::", "canFoldMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstrInfo2", "Func": "canFoldMemoryOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39969, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "Offset", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getFrameIndexOffset", "(", "MF", ",", "-", "", ")", ";"], "ground_truth": ["return", "getIndirectIndexBegin", "(", "MF", ")", "+", "Offset", ";"], "File": "AMDGPUInstrInfo2", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39970, "Length": 28, "Cover_Rate": 0.3373493975903614} {"Template_token": ["", "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">>", "InstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">", "TargetIndices", "[", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "TargetIndices", ")", ";"], "File": "AMDGPUInstrInfo31", "Func": "getSerializableTargetIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39971, "Length": 73, "Cover_Rate": 0.8690476190476191} {"Template_token": ["", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">", "TargetIndices", "[", "]", "=", "{"], "ground_truth": ["{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";"], "File": "AMDGPUInstrInfo31", "Func": "getSerializableTargetIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39972, "Length": 48, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo34", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39973, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo34", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39974, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "switch", "(", "ST", ".", "getGeneration", "(", ")", ")", "{", "case", "Subtarget", "::", "SOUTHERN_ISLANDS", ":", "case", "Subtarget", "::", "SEA_ISLANDS", ":", "return", "", ";"], "ground_truth": ["case", "Subtarget", "::", "VOLCANIC_ISLANDS", ":"], "File": "AMDGPUInstrInfo3", "Func": "subtargetEncodingFamily", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39975, "Length": 27, "Cover_Rate": 0.35526315789473684} {"Template_token": ["", "case", "Subtarget", "::", "SEA_ISLANDS", ":", "return", "", ";", "case", "Subtarget", "::", "VOLCANIC_ISLANDS", ":", "return", "", ";", "case", "Subtarget", "::", "", ":"], "ground_truth": ["case", "Subtarget", "::", "R700", ":"], "File": "AMDGPUInstrInfo3", "Func": "subtargetEncodingFamily", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39976, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "st", ")", ":", "GenInstrInfo", "(", "-", "", ",", "-", "", ")", ",", "ST", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39977, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "st", ")", ":", "GenInstrInfo", "(", "-", "", ",", "-", "", ")", ",", "ST", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39978, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "switch", "(", "Gen", ")", "{", "default", ":", "return", "", ";", "case", "Subtarget", "::", "VOLCANIC_ISLANDS", ":", "return", "VI", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "AMDGPUSubtargetToSISubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39979, "Length": 20, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "void", "InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "anchor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39980, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "anchor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39981, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "MachineInstr", "*", "InstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MFI", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "LiveVariables", "*", "LV", ")", "const", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUInstrInfo", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39982, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "MachineInstr", "*", "InstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MFI", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "LiveVariables", "*", "LV", ")", "const", "{", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39983, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "InstrInfo", "::", "DefinesPredicate", "(", "MachineInstr", "*", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstrInfo", "Func": "DefinesPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39984, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "bool", "InstrInfo", "::", "DefinesPredicate", "(", "MachineInstr", "*", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstrInfo", "Func": "DefinesPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39985, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "enableClusterLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39986, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "int", "OffsetOpIdx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "addr", ")", ";", "int", "RegOpIdx", "=", "OffsetOpIdx", "+", "", ";", "int", "ChanOpIdx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "chan", ")", ";", "if", "(", "isRegisterLoad", "(", "*", "MI", ")", ")", "{", "int", "DstOpIdx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "dst", ")", ";", "unsigned", "RegIndex", "=", "MI", "->", "getOperand", "(", "RegOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Channel", "=", "MI", "->", "getOperand", "(", "ChanOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Address", "=", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ";", "unsigned", "OffsetReg", "=", "MI", "->", "getOperand", "(", "OffsetOpIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "==", "", ")", "{", "buildMovInstr", "(", "MBB", ",", "MI", ",", "MI", "->", "getOperand", "(", "DstOpIdx", ")", ".", "getReg", "(", ")", ",", "getIndirectAddrRegClass", "(", ")", "->", "getRegister", "(", "Address", ")", ")", ";", "}", "else", "{", "buildIndirectRead", "(", "MBB", ",", "MI", ",", "MI", "->", "getOperand", "(", "DstOpIdx", ")", ".", "getReg", "(", ")", ",", "Address", ",", "OffsetReg", ")", ";", "}", "}", "else", "if", "(", "isRegisterStore", "(", "*", "MI", ")", ")", "{", "int", "ValOpIdx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "val", ")", ";", "unsigned", "RegIndex", "=", "MI", "->", "getOperand", "(", "RegOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Channel", "=", "MI", "->", "getOperand", "(", "ChanOpIdx", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["unsigned", "Address", "=", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ";"], "File": "AMDGPUInstrInfo", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39987, "Length": 241, "Cover_Rate": 0.6342105263157894} {"Template_token": ["", "MachineInstr", "*", "InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "foldMemoryOperandImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39988, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MRI", ".", "livein_empty", "(", ")", ")", "{", "return", "", ";", "}", "const", "TargetRegisterClass", "*", "IndirectRC", "=", "getIndirectAddrRegClass", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "LI", "=", "MRI", ".", "livein_begin", "(", ")", ",", "LE", "=", "MRI", ".", "livein_end", "(", ")", ";", "LI", "!=", "LE", ";", "++", "LI", ")", "{", "unsigned", "Reg", "=", "LI", "->", "first", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "||", "!", "IndirectRC", "->", "contains", "(", "Reg", ")", ")", "continue", ";", "unsigned", "RegIndex", ";", "unsigned", "RegEnd", ";", "for", "(", "RegIndex", "=", "", ",", "RegEnd", "=", "IndirectRC", "->", "getNumRegs", "(", ")", ";", "RegIndex", "!=", "RegEnd", ";", "++", "RegIndex", ")", "{"], "ground_truth": ["if", "(", "IndirectRC", "->", "getRegister", "(", "RegIndex", ")", "==", "Reg", ")", "break", ";"], "File": "AMDGPUInstrInfo", "Func": "getIndirectIndexBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39989, "Length": 118, "Cover_Rate": 0.6020408163265306} {"Template_token": ["", "int", "InstrInfo", "::", "getIndirectIndexBegin", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "Offset", "=", "-", "", ";", "if", "(", "MFI", "->", "getNumObjects", "(", ")", "==", "", ")", "{", "return", "-", "", ";", "}", "if", "(", "MRI", ".", "livein_empty", "(", ")", ")", "{", "return", "", ";", "}", "const", "TargetRegisterClass", "*", "IndirectRC", "=", "getIndirectAddrRegClass", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "LI", "=", "MRI", ".", "livein_begin", "(", ")", ",", "LE", "=", "MRI", ".", "livein_end", "(", ")", ";", "LI", "!=", "LE", ";", "++", "LI", ")", "{", "unsigned", "Reg", "=", "LI", "->", "first", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "||", "!", "IndirectRC", "->", "contains", "(", "Reg", ")", ")", "continue", ";", "unsigned", "RegIndex", ";", "unsigned", "RegEnd", ";", "for", "(", "RegIndex", "=", "", ",", "RegEnd", "=", "IndirectRC", "->", "getNumRegs", "(", ")", ";", "RegIndex", "!=", "RegEnd", ";"], "ground_truth": ["++", "RegIndex", ")", "{"], "File": "AMDGPUInstrInfo", "Func": "getIndirectIndexBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39990, "Length": 161, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "int", "InstrInfo", "::", "getIndirectIndexEnd", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "int", "Offset", "=", "", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", ";", "if", "(", "MFI", "->", "getNumObjects", "(", ")", "==", "", ")", "{", "return", "-", "", ";", "}", "unsigned", "IgnoredFrameReg", ";", "Offset", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getFrameIndexReference", "(", "MF", ",", "-", "", ",", "IgnoredFrameReg", ")", ";"], "ground_truth": ["return", "getIndirectIndexBegin", "(", "MF", ")", "+", "Offset", ";"], "File": "AMDGPUInstrInfo", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39991, "Length": 87, "Cover_Rate": 0.9886363636363636} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", ";", "if", "(", "MFI", "->", "getNumObjects", "(", ")", "==", "", ")", "{", "return", "-", "", ";", "}", "unsigned", "IgnoredFrameReg", ";", "Offset", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getFrameIndexReference", "(", "MF", ",", "-", "", ",", "IgnoredFrameReg", ")", ";"], "ground_truth": ["return", "getIndirectIndexBegin", "(", "MF", ")", "+", "Offset", ";"], "File": "AMDGPUInstrInfo", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39992, "Length": 70, "Cover_Rate": 0.7954545454545454} {"Template_token": ["", "case", "", ":", "return", "", "(", "Opcode", ",", "", ")", ";", "case", "", ":", "return", "", "(", "Opcode", ",", "", ")", ";"], "ground_truth": ["case", "", ":", "return", "", "(", "Opcode", ",", "", ")", ";"], "File": "AMDGPUInstrInfo", "Func": "getMaskedMIMGOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39993, "Length": 33, "Cover_Rate": 0.4714285714285714} {"Template_token": ["", "int", "InstrInfo", "::", "getMaskedMIMGOp", "(", "uint16_t", "Opcode", ",", "unsigned", "Channels", ")", "const", "{", "switch", "(", "Channels", ")", "{"], "ground_truth": ["default", ":", "return", "Opcode", ";"], "File": "AMDGPUInstrInfo", "Func": "getMaskedMIMGOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39994, "Length": 23, "Cover_Rate": 0.32857142857142857} {"Template_token": ["", "static", "int", "getMCOpcode", "(", "uint16_t", "Opcode", ",", "unsigned", "Gen", ")", "{"], "ground_truth": ["return", "getMCOpcodeGen", "(", "Opcode", ",", "(", "enum", "Subtarget", ")", "Gen", ")", ";"], "File": "AMDGPUInstrInfo", "Func": "getMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39995, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "unsigned", "InstrInfo", "::", "getOpcodeAfterMemoryUnfold", "(", "unsigned", "Opc", ",", "bool", "UnfoldLoad", ",", "bool", "UnfoldStore", ",", "unsigned", "*", "LoadRegIndex", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "getOpcodeAfterMemoryUnfold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39998, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "const", "RegisterInfo", "&", "InstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "getRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 39999, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "static", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">", "TargetIndices", "[", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "TargetIndices", ")", ";"], "File": "AMDGPUInstrInfo", "Func": "getSerializableTargetIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40000, "Length": 53, "Cover_Rate": 0.6385542168674698} {"Template_token": ["", "void", "InstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "insertNoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40003, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "insertNoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40004, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "InstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "isCoalescableExtInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40005, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUInstrInfo", "Func": "isLoadFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40006, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "bool", "InstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "isPredicated", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40010, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "InstrInfo", "::", "isRegisterLoad", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "_FLAG_REGISTER_LOAD", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "isRegisterLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40011, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "InstrInfo", "::", "isStoreFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUInstrInfo", "Func": "isStoreFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40015, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUInstrInfo", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40018, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "int", "InstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "int", "MCOp", "=", "", "(", "Opcode", ",", "AMDGPUSubtargetToSubtarget", "(", "ST", ".", "getGeneration", "(", ")", ")", ")", ";", "if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";"], "ground_truth": ["if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "", ")", "return", "-", "", ";"], "File": "AMDGPUInstrInfo", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40019, "Length": 51, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";", "if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "", ")", "return", "-", "", ";", "return", "MCOp", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40020, "Length": 28, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "assert", "(", "Offset1", ">", "Offset0", "&&", "", ")", ";", "return", "(", "NumLoads", "<=", "", "&&", "(", "Offset1", "-", "Offset0", ")", "<", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "shouldScheduleLoadsNear", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40021, "Length": 25, "Cover_Rate": 0.5102040816326531} {"Template_token": ["", "bool", "InstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "*", "Load0", ",", "SDNode", "*", "Load1", ",", "int64_t", "Offset0", ",", "int64_t", "Offset1", ",", "unsigned", "NumLoads", ")", "const", "{", "assert", "(", "Offset1", ">", "Offset0", "&&", "", ")", ";"], "ground_truth": ["return", "(", "NumLoads", "<=", "", "&&", "(", "Offset1", "-", "Offset0", ")", "<", "", ")", ";"], "File": "AMDGPUInstrInfo", "Func": "shouldScheduleLoadsNear", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40022, "Length": 48, "Cover_Rate": 0.9795918367346939} {"Template_token": ["", "void", "InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40023, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUInstrInfo", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40024, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "bool", "InstrInfo", "::", "SubsumesPredicate", "(", "ArrayRef", "<", "MachineOperand", ">", "Pred1", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred2", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstrInfo", "Func": "SubsumesPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40026, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "bool", "InstrInfo", "::", "unfoldMemoryOperand", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "NewNodes", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstrInfo", "Func": "unfoldMemoryOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40027, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "bool", "InstrInfo", "::", "unfoldMemoryOperand", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "NewNodes", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "unfoldMemoryOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40028, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "GEPInfo", "(", "const", "MachineInstr", "&", "GEP", ")", ":", "GEP", "(", "GEP", ")", ",", "Imm", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector (2)", "Func": "GEPInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40029, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "GEPInfo", "(", "const", "MachineInstr", "&", "GEP", ")", ":", "GEP", "(", "GEP", ")", ",", "Imm", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector (2)", "Func": "GEPInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40030, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "tie", "(", "IdxBaseReg", ",", "Offset", ")", "=", "", "(", "MRI", ",", "IdxReg", ")", ";", "if", "(", "IdxBaseReg", "==", "", ")", "{", "assert", "(", "Offset", "==", "", ")", ";", "IdxBaseReg", "=", "IdxReg", ";", "}", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "SuperRC", ",", "EltSize", ")", ";", "if", "(", "static_cast", "<", "unsigned", ">", "(", "Offset", ")", ">=", "SubRegs", ".", "size", "(", ")", ")", "return", "std", "::", "make_pair", "(", "IdxReg", ",", "SubRegs", "[", "", "]", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "IdxBaseReg", ",", "SubRegs", "[", "Offset", "]", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "computeIndirectRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40031, "Length": 92, "Cover_Rate": 0.6814814814814815} {"Template_token": ["", "static", "std", "::", "pair", "<", "Register", ",", "unsigned", ">", "computeIndirectRegIndex", "(", "MachineRegisterInfo", "&", "MRI", ",", "const", "RegisterInfo", "&", "TRI", ",", "const", "TargetRegisterClass", "*", "SuperRC", ",", "Register", "IdxReg", ",", "unsigned", "EltSize", ")", "{", "Register", "IdxBaseReg", ";", "int", "Offset", ";", "std", "::", "tie", "(", "IdxBaseReg", ",", "Offset", ")", "=", "", "(", "MRI", ",", "IdxReg", ")", ";", "if", "(", "IdxBaseReg", "==", "", ")", "{", "assert", "(", "Offset", "==", "", ")", ";"], "ground_truth": ["IdxBaseReg", "=", "IdxReg", ";"], "File": "AMDGPUInstructionSelector10", "Func": "computeIndirectRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40032, "Length": 72, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "Optional", "<", "int64_t", ">", "OffsetVal", "=", "getIConstantVRegSExtVal", "(", "Reg", ",", "MRI", ")", ";"], "ground_truth": ["if", "(", "!", "OffsetVal", "||", "!", "isInt", "<", "", ">", "(", "*", "OffsetVal", ")", ")", "return", "None", ";"], "File": "AMDGPUInstructionSelector10", "Func": "getConstantZext32Val", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40034, "Length": 31, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "MachineOperand", "&", "RHS", "=", "RootI", "->", "getOperand", "(", "", ")", ";", "Optional", "<", "ValueAndVReg", ">", "MaybeOffset", "=", "getIConstantVRegValWithLookThrough", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "MaybeOffset", ")", "return", "{", "Root", ",", "", "}", ";"], "ground_truth": ["return", "{", "RootI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MaybeOffset", "->", "Value", ".", "getSExtValue", "(", ")", "}", ";"], "File": "AMDGPUInstructionSelector10", "Func": "getPtrBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40035, "Length": 62, "Cover_Rate": 0.5391304347826087} {"Template_token": ["", "std", "::", "pair", "<", "Register", ",", "int64_t", ">", "InstructionSelector", "::", "getPtrBaseWithConstantOffset", "(", "Register", "Root", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "MachineInstr", "*", "RootI", "=", "getDefIgnoringCopies", "(", "Root", ",", "MRI", ")", ";", "if", "(", "RootI", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_PTR_ADD", ")", "return", "{", "Root", ",", "", "}", ";"], "ground_truth": ["MachineOperand", "&", "RHS", "=", "RootI", "->", "getOperand", "(", "", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "getPtrBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40036, "Length": 63, "Cover_Rate": 0.5478260869565217} {"Template_token": ["", "bool", "InstructionSelector", "::", "isSGPR", "(", "Register", "Reg", ")", "const", "{"], "ground_truth": ["return", "RBI", ".", "getRegBank", "(", "Reg", ",", "*", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", ";"], "File": "AMDGPUInstructionSelector10", "Func": "isSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40038, "Length": 29, "Cover_Rate": 0.90625} {"Template_token": ["", "if", "(", "!", "RHS", ")", "return", "false", ";", "if", "(", "RHS", "->", "countTrailingOnes", "(", ")", ">=", "ShAmtBits", ")", "return", "true", ";"], "ground_truth": ["const", "APInt", "&", "LHSKnownZeros", "=", "KnownBits", "->", "getKnownZeroes", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "isUnneededShiftMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40039, "Length": 42, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "isVCmpResult", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", "&&", "isVCmpResult", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "Opcode", "==", "TargetOpcode", "::", "G_INTRINC", ")", "return", "MI", ".", "getIntrinsicID", "(", ")", "==", "", ";", "return", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "isVCmpResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40040, "Length": 74, "Cover_Rate": 0.47435897435897434} {"Template_token": ["", "if", "(", "mi_match", "(", "Reg", ",", "MRI", ",", "m_GZExt", "(", "m_Reg", "(", "ZExtSrc", ")", ")", ")", ")", "return", "MRI", ".", "getType", "(", "ZExtSrc", ")", "==", "LLT", "::", "scalar", "(", "", ")", "?", "ZExtSrc", ":", "Register", "(", ")", ";", "const", "MachineInstr", "*", "Def", "=", "getDefIgnoringCopies", "(", "Reg", ",", "MRI", ")", ";"], "ground_truth": ["if", "(", "Def", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector10", "Func": "matchZeroExtendFromS32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40041, "Length": 63, "Cover_Rate": 0.5163934426229508} {"Template_token": ["", "if", "(", "mi_match", "(", "Reg", ",", "MRI", ",", "m_GZExt", "(", "m_Reg", "(", "ZExtSrc", ")", ")", ")", ")", "return", "MRI", ".", "getType", "(", "ZExtSrc", ")", "==", "LLT", "::", "scalar", "(", "", ")", "?", "ZExtSrc", ":", "Register", "(", ")", ";", "const", "MachineInstr", "*", "Def", "=", "getDefIgnoringCopies", "(", "Reg", ",", "MRI", ")", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ZeroInt", "(", ")", ")", ")", "{"], "ground_truth": ["return", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "matchZeroExtendFromS32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40042, "Length": 98, "Cover_Rate": 0.8032786885245902} {"Template_token": ["", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", "&", "", "::", "ALL", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "renderExtractCPol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40044, "Length": 21, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "assert", "(", "OpIdx", ">=", "", "&&", "", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", "|", "", "::", "GLC", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "renderSetGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40045, "Length": 29, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "void", "InstructionSelector", "::", "renderSetGLC", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{"], "ground_truth": ["assert", "(", "OpIdx", ">=", "", "&&", "", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "renderSetGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40046, "Length": 28, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "return", "selectG_BUILD_VECTOR_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FREEZE", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectG_LOAD_STORE_ATOMICRMW", "(", "I", ")", ";", "case", "", ":", "return", "selectG__ATOMIC_CMPXCHG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "case", "TargetOpcode", "::", "G_SEXT_INREG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "selectG_GLOBAL_VALUE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTRMASK", ":", "return", "selectG_PTRMASK", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "selectG_EXTRACT_VECTOR_ELT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "selectG_INSERT_VECTOR_ELT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "selectG_SHUFFLE_VECTOR", "(", "I", ")", ";", "case", "", ":", "case", "", ":", "{", "const", "", "*", "Intr", "=", "", "(", "I", ".", "getIntrinsicID", "(", ")", ")", ";", "assert", "(", "Intr", "&&", "", ")", ";", "return", "selectImageIntrinsic", "(", "I", ",", "Intr", ")", ";", "}", "case", "", ":", "return", "selectBVHIntrinsic", "(", "I", ")", ";", "case", "", ":", "return", "select_BUFFER_ATOMIC_FADD", "(", "I", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstructionSelector10", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40047, "Length": 378, "Cover_Rate": 0.5149863760217984} {"Template_token": ["", "MachineOperand", "&", "SOffset", "=", "MI", ".", "getOperand", "(", "", ")", ";", "int16_t", "Offset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "bool", "HasVOffset", "=", "!", "isOperandImmEqual", "(", "VOffset", ",", "", ",", "*", "MRI", ")", ";", "bool", "HasVIndex", "=", "!", "isOperandImmEqual", "(", "VIndex", ",", "", ",", "*", "MRI", ")", ";", "unsigned", "Opcode", ";", "if", "(", "HasVOffset", ")", "{", "Opcode", "=", "HasVIndex", "?", "", ":", "", ";", "}", "else", "{", "Opcode", "=", "HasVIndex", "?", "", ":", "", ";", "}", "if", "(", "MRI", "->", "getType", "(", "VDataIn", ".", "getReg", "(", ")", ")", ".", "isVector", "(", ")", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "}", "}", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "I", ".", "add", "(", "VDataIn", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "Register", "IdxReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", ".", "getVGPR64Class", "(", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "*", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "IdxReg", ")", ".", "addReg", "(", "VIndex", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "VOffset", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ";", "I", ".", "addReg", "(", "IdxReg", ")", ";", "}", "else", "if", "(", "HasVIndex", ")", "{", "I", ".", "add", "(", "VIndex", ")", ";", "}", "else", "if", "(", "HasVOffset", ")", "{", "I", ".", "add", "(", "VOffset", ")", ";", "}", "I", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "I", ".", "add", "(", "SOffset", ")", ";", "I", ".", "addImm", "(", "Offset", ")", ";", "I", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "I", ".", "cloneMemRefs", "(", "MI", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectAMDGPU_BUFFER_ATOMIC_FADD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40048, "Length": 334, "Cover_Rate": 0.6435452793834296} {"Template_token": ["", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "Size", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "const", "bool", "Is64", "=", "Size", "==", "", ";", "if", "(", "Size", "!=", "STI", ".", "getWavefrontSize", "(", ")", ")", "return", "false", ";", "Optional", "<", "ValueAndVReg", ">", "Arg", "=", "getIConstantVRegValWithLookThrough", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "Arg", ".", "hasValue", "(", ")", ")", "{", "const", "int64_t", "Value", "=", "Arg", ".", "getValue", "(", ")", ".", "Value", ".", "getSExtValue", "(", ")", ";", "if", "(", "Value", "==", "", ")", "{"], "ground_truth": ["unsigned", "Opcode", "=", "Is64", "?", "", ":", "", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectBallot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40049, "Length": 114, "Cover_Rate": 0.4} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "Optional", "<", "ValueAndVReg", ">", "ConstVal", "=", "getIConstantVRegValWithLookThrough", "(", "SrcReg", ",", "*", "MRI", ",", "true", ")", ";", "if", "(", "ConstVal", ")", "{", "unsigned", "MovOpc", "=", "STI", ".", "isWave64", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "DstReg", ")", ".", "addImm", "(", "ConstVal", "->", "Value", ".", "getBoolValue", "(", ")", "?", "-", "", ":", "", ")", ";", "}", "else", "{", "Register", "MaskedReg", "=", "MRI", "->", "createVirtualRegister", "(", "SrcRC", ")", ";", "unsigned", "AndOpc", "=", "TRI", ".", "isSGPRClass", "(", "SrcRC", ")", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "MaskedReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MaskedReg", ")", ";", "}", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "SrcReg", ")", ")", "MRI", "->", "setRegClass", "(", "SrcReg", ",", "SrcRC", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";"], "ground_truth": ["if", "(", "RC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectCOPY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40050, "Length": 238, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "unsigned", "Opc", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", ")", "Opc", "=", "", ";", "else", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "Register", "Numer", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Denom", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "ChooseDenom", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectDivScale", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40051, "Length": 101, "Cover_Rate": 0.39920948616600793} {"Template_token": ["", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "Register", "M0Base", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "M0Base", ")", ".", "addReg", "(", "BaseOffset", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "M0Base", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "gwsIntrinToOpcode", "(", "IID", ")", ")", ")", ";", "if", "(", "HasVSrc", ")", "{", "Register", "VSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "STI", ".", "needsAlignedVGPRs", "(", ")", ")", "{", "Register", "Undef", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "*", "MIB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Undef", ")", ";", "Register", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "*", "MIB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewVR", ")", ".", "addReg", "(", "VSrc", ",", "", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Undef", ")", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "NewVR", ",", "", ",", "", ")", ";", "MIB", ".", "addReg", "(", "NewVR", ",", "RegState", "::", "Implicit", ")", ";", "}", "else", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "VSrc", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectDSGWSIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40052, "Length": 267, "Cover_Rate": 0.4009009009009009} {"Template_token": ["", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrWithOffset", ".", "first", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PtrWithOffset", ".", "second", ")", ";", "}", ",", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40053, "Length": 47, "Cover_Rate": 0.6527777777777778} {"Template_token": ["", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrWithOffset", ".", "first", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PtrWithOffset", ".", "second", ")", ";", "}", ",", "}", "}", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40054, "Length": 46, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "Register", "PtrBase", ";", "int64_t", "ConstOffset", ";", "std", "::", "tie", "(", "PtrBase", ",", "ConstOffset", ")", "=", "getPtrBaseWithConstantOffset", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "ConstOffset", "==", "", ")", "return", "Default", ";", "unsigned", "AddrSpace", "=", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", ";", "if", "(", "!", "TII", ".", "isLegalFLATOffset", "(", "ConstOffset", ",", "AddrSpace", ",", "FlatVariant", ")", ")", "return", "Default", ";", "return", "std", "::", "make_pair", "(", "PtrBase", ",", "ConstOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40055, "Length": 80, "Cover_Rate": 0.5755395683453237} {"Template_token": ["", "return", "false", ";", "}", "auto", "Addr", "=", "selectFlatOffsetImpl", "(", "AddrOp", ",", "", ")", ";", "Register", "Data", "=", "DataOp", ".", "getReg", "(", ")", ";", "const", "unsigned", "Opc", "=", "MRI", "->", "getType", "(", "Data", ")", ".", "isVector", "(", ")", "?", "", ":", "", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Addr", ".", "first", ")", ".", "addReg", "(", "Data", ")", ".", "addImm", "(", "Addr", ".", "second", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectGlobalAtomicFadd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40056, "Length": 111, "Cover_Rate": 0.46638655462184875} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "MRI", "->", "use_nodbg_empty", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Function", "&", "F", "=", "MBB", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "NoFpRet", "(", "F", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Error", ")", ";", "F", ".", "getContext", "(", ")", ".", "diagnose", "(", "NoFpRet", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectGlobalAtomicFadd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40057, "Length": 85, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrWithOffset", ".", "first", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PtrWithOffset", ".", "second", ")", ";", "}", ",", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectGlobalOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40058, "Length": 47, "Cover_Rate": 0.6527777777777778} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectGlobalOffset", "(", "MachineOperand", "&", "Root", ")", "const", "{"], "ground_truth": ["auto", "PtrWithOffset", "=", "selectFlatOffsetImpl", "(", "Root", ",", "", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectGlobalOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40059, "Length": 23, "Cover_Rate": 0.3194444444444444} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "Register", "HighBits", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "HighBits", ")", ".", "addImm", "(", "RemainderOffset", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrBase", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "HighBits", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "SplitImmOffset", ")", ";", "}", ",", "}", "}", ";", "}", "}", "unsigned", "NumLiterals", "=", "!", "TII", ".", "isInlineConstant", "(", "APInt", "(", "", ",", "ConstOffset", "&", "", ")", ")", "+", "!", "TII", ".", "isInlineConstant", "(", "APInt", "(", "", ",", "ConstOffset", ">>", "", ")", ")", ";", "if", "(", "STI", ".", "getConstantBusLimit", "(", "", ")", ">", "NumLiterals", ")", "return", "None", ";", "}", "}", "}", "auto", "AddrDef", "=", "getDefSrcRegIgnoringCopies", "(", "Addr", ",", "*", "MRI", ")", ";", "if", "(", "!", "AddrDef", ")", "return", "None", ";", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Register", "SAddr", "=", "getSrcRegIgnoringCopies", "(", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "SAddr", "&&", "isSGPR", "(", "SAddr", ")", ")", "{", "Register", "PtrBaseOffset", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "VOffset", "=", "matchZeroExtendFromS32", "(", "*", "MRI", ",", "PtrBaseOffset", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "SAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "VOffset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ImmOffset", ")", ";", "}", "}", "}", ";", "}", "}", "}", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "!", "isSGPR", "(", "AddrDef", "->", "Reg", ")", ")", "return", "None", ";", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "Register", "VOffset", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "VOffset", ")", ".", "addImm", "(", "", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectGlobalSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40060, "Length": 419, "Cover_Rate": 0.6358118361153262} {"Template_token": ["", "}", "unsigned", "NumLiterals", "=", "!", "TII", ".", "isInlineConstant", "(", "APInt", "(", "", ",", "ConstOffset", "&", "", ")", ")", "+", "!", "TII", ".", "isInlineConstant", "(", "APInt", "(", "", ",", "ConstOffset", ">>", "", ")", ")", ";", "if", "(", "STI", ".", "getConstantBusLimit", "(", "", ")", ">", "NumLiterals", ")", "return", "None", ";", "}", "}", "}", "auto", "AddrDef", "=", "getDefSrcRegIgnoringCopies", "(", "Addr", ",", "*", "MRI", ")", ";", "if", "(", "!", "AddrDef", ")", "return", "None", ";", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Register", "SAddr", "=", "getSrcRegIgnoringCopies", "(", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "SAddr", "&&", "isSGPR", "(", "SAddr", ")", ")", "{", "Register", "PtrBaseOffset", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "VOffset", "=", "matchZeroExtendFromS32", "(", "*", "MRI", ",", "PtrBaseOffset", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "SAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "VOffset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ImmOffset", ")", ";", "}", "}", "}", ";", "}", "}", "}", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "!", "isSGPR", "(", "AddrDef", "->", "Reg", ")", ")", "return", "None", ";", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "Register", "VOffset", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "VOffset", ")", ".", "addImm", "(", "", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "AddrDef", "->", "Reg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "VOffset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ImmOffset", ")", ";", "}"], "ground_truth": ["}", "}", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectGlobalSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40061, "Length": 360, "Cover_Rate": 0.5462822458270106} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "Register", "VAddr", ",", "RSrcReg", ",", "SOffset", ";", "int64_t", "Offset", "=", "", ";", "unsigned", "Opcode", ";", "if", "(", "selectMUBUFOffsetImpl", "(", "MI", ".", "getOperand", "(", "", ")", ",", "RSrcReg", ",", "SOffset", ",", "Offset", ")", ")", "{", "Opcode", "=", "Is64", "?", "", ":", "", ";", "}", "else", "if", "(", "selectMUBUFAddr64Impl", "(", "MI", ".", "getOperand", "(", "", ")", ",", "VAddr", ",", "RSrcReg", ",", "SOffset", ",", "Offset", ")", ")", "{", "Opcode", "=", "Is64", "?", "", ":", "", ";", "}", "else", "return", "selectImpl", "(", "MI", ",", "*", "CoverageInfo", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "TmpReg", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "VAddr", ")", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "MIB", ".", "addReg", "(", "RSrcReg", ")", ";", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "", "::", "GLC", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_AMDGPU_ATOMIC_CMPXCHG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40062, "Length": 184, "Cover_Rate": 0.44019138755980863} {"Template_token": ["", "Register", "CondPhysReg", ";", "const", "TargetRegisterClass", "*", "ConstrainRC", ";", "if", "(", "!", "isVCC", "(", "CondReg", ",", "*", "MRI", ")", ")", "{", "if", "(", "MRI", "->", "getType", "(", "CondReg", ")", "!=", "LLT", "::", "scalar", "(", "", ")", ")", "return", "false", ";", "CondPhysReg", "=", "", ";", "BrOpcode", "=", "", ";", "ConstrainRC", "=", "&", "", ";", "}", "else", "{", "if", "(", "!", "isVCmpResult", "(", "CondReg", ",", "*", "MRI", ")", ")", "{", "const", "bool", "Is64", "=", "STI", ".", "isWave64", "(", ")", ";", "const", "unsigned", "Opcode", "=", "Is64", "?", "", ":", "", ";", "const", "Register", "Exec", "=", "Is64", "?", "", ":", "", ";", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", ".", "getBoolRC", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "TmpReg", ")", ".", "addReg", "(", "CondReg", ")", ".", "addReg", "(", "Exec", ")", ";", "CondReg", "=", "TmpReg", ";", "}", "CondPhysReg", "=", "TRI", ".", "getVCC", "(", ")", ";", "BrOpcode", "=", "", ";", "ConstrainRC", "=", "TRI", ".", "getBoolRC", "(", ")", ";", "}", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "CondReg", ")", ")", "MRI", "->", "setRegClass", "(", "CondReg", ",", "ConstrainRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondPhysReg", ")", ".", "addReg", "(", "CondReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "BrOpcode", ")", ")", ".", "addMBB", "(", "I", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_BRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40063, "Length": 252, "Cover_Rate": 0.7730061349693251} {"Template_token": ["", "if", "(", "DstBank", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Src0", ")", "!=", "S32", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "auto", "ConstSrc1", "=", "getAnyConstantVRegValWithLookThrough", "(", "Src1", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc1", ")", "{", "auto", "ConstSrc0", "=", "getAnyConstantVRegValWithLookThrough", "(", "Src0", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc0", ")", "{", "const", "int64_t", "K0", "=", "ConstSrc0", "->", "Value", ".", "getSExtValue", "(", ")", ";", "const", "int64_t", "K1", "=", "ConstSrc1", "->", "Value", ".", "getSExtValue", "(", ")", ";", "uint32_t", "Lo16", "=", "static_cast", "<", "uint32_t", ">", "(", "K0", ")", "&", "", ";", "uint32_t", "Hi16", "=", "static_cast", "<", "uint32_t", ">", "(", "K1", ")", "&", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addImm", "(", "Lo16", "|", "(", "Hi16", "<<", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "", ",", "*", "MRI", ")", ";", "}", "}", "MachineInstr", "*", "Src1Def", "=", "getDefIgnoringCopies", "(", "Src1", ",", "*", "MRI", ")", ";", "if", "(", "Src1Def", "&&", "Src1Def", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "", ",", "*", "MRI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "Src0", ",", "", ",", "*", "MRI", ")", ";", "}", "Register", "ShiftSrc0", ";", "Register", "ShiftSrc1", ";", "bool", "Shift0", "=", "mi_match", "(", "Src0", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc0", ")", ",", "m_SpecificICst", "(", "", ")", ")", ")", ")", ";", "bool", "Shift1", "=", "mi_match", "(", "Src1", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc1", ")", ",", "m_SpecificICst", "(", "", ")", ")", ")", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "Shift0", "&&", "Shift1", ")", "{", "Opc", "=", "", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc0", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";", "}", "else", "if", "(", "Shift1", ")", "{", "Opc", "=", "", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";", "}", "else", "if", "(", "Shift0", "&&", "ConstSrc1", "&&", "ConstSrc1", "->", "Value", "==", "", ")", "{", "auto", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "ShiftSrc0", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "MI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_BUILD_VECTOR_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40065, "Length": 504, "Cover_Rate": 0.81421647819063} {"Template_token": ["", "const", "RegisterBank", "*", "IdxRB", "=", "RBI", ".", "getRegBank", "(", "IdxReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "IdxRB", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "SrcTy", ",", "*", "SrcRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "DstTy", ",", "*", "DstRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "SrcRC", "||", "!", "DstRC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "IdxReg", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "bool", "Is64", "=", "DstTy", ".", "getSizeInBits", "(", ")", "==", "", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "SrcRC", ",", "IdxReg", ",", "DstTy", ".", "getSizeInBits", "(", ")", "/", "", ")", ";", "if", "(", "SrcRB", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", "&&", "!", "Is64", ")", "return", "false", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";", "unsigned", "Opc", "=", "Is64", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcRB", "->", "getID", "(", ")", "!=", "", "||", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "!", "STI", ".", "useVGPRIndexMode", "(", ")", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "MCInstrDesc", "&", "GPRIDXDesc", "=", "TII", ".", "getIndirectGPRIDXPseudo", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "SrcRC", ")", ",", "true", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "GPRIDXDesc", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "IdxReg", ")", ".", "addImm", "(", "SubReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_EXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40066, "Length": 459, "Cover_Rate": 0.7792869269949066} {"Template_token": ["", "const", "TargetRegisterClass", "*", "ValRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "ValTy", ",", "*", "ValRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "VecReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "ValReg", ",", "*", "ValRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "IdxReg", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "VecRB", "->", "getID", "(", ")", "==", "", "&&", "ValSize", "!=", "", ")", "return", "false", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "VecRC", ",", "IdxReg", ",", "ValSize", "/", "", ")", ";", "const", "bool", "IndexMode", "=", "VecRB", "->", "getID", "(", ")", "==", "", "&&", "STI", ".", "useVGPRIndexMode", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "IndexMode", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";", "const", "MCInstrDesc", "&", "RegWriteOp", "=", "TII", ".", "getIndirectRegWriteMovRelPseudo", "(", "VecSize", ",", "ValSize", ",", "VecRB", "->", "getID", "(", ")", "==", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "RegWriteOp", ",", "DstReg", ")", ".", "addReg", "(", "VecReg", ")", ".", "addReg", "(", "ValReg", ")", ".", "addImm", "(", "SubReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "MCInstrDesc", "&", "GPRIDXDesc", "=", "TII", ".", "getIndirectGPRIDXPseudo", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "VecRC", ")", ",", "false", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "GPRIDXDesc", ",", "DstReg", ")", ".", "addReg", "(", "VecReg", ")", ".", "addReg", "(", "ValReg", ")", ".", "addReg", "(", "IdxReg", ")", ".", "addImm", "(", "SubReg", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_INSERT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40067, "Length": 308, "Cover_Rate": 0.5811320754716981} {"Template_token": ["", "if", "(", "IdxRB", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "VecTy", ",", "*", "VecRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "ValRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "ValTy", ",", "*", "ValRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "VecReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "ValReg", ",", "*", "ValRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "IdxReg", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "VecRB", "->", "getID", "(", ")", "==", "", "&&", "ValSize", "!=", "", ")", "return", "false", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "VecRC", ",", "IdxReg", ",", "ValSize", "/", "", ")", ";"], "ground_truth": ["const", "bool", "IndexMode", "=", "VecRB", "->", "getID", "(", ")", "==", "", "&&", "STI", ".", "useVGPRIndexMode", "(", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_INSERT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40068, "Length": 172, "Cover_Rate": 0.32452830188679244} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "return", "selectInterpP1F16", "(", "I", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "selectWritelane", "(", "I", ")", ";", "case", "", ":", "return", "selectDivScale", "(", "I", ")", ";", "case", "", ":", "return", "selectIntrinsicIcmp", "(", "I", ")", ";", "case", "", ":", "return", "selectBallot", "(", "I", ")", ";", "case", "", ":", "return", "selectRelocConstant", "(", "I", ")", ";", "case", "", ":", "return", "selectGroupStaticSize", "(", "I", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40069, "Length": 253, "Cover_Rate": 0.7463126843657817} {"Template_token": ["", "case", "", ":", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "return", "selectInterpP1F16", "(", "I", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "selectWritelane", "(", "I", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40070, "Length": 212, "Cover_Rate": 0.6253687315634219} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectDSGWntrinsic", "(", "I", ",", "IntrinsicID", ")", ";", "case", "", ":", "return", "selectDSAppendConsume", "(", "I", ",", "true", ")", ";", "case", "", ":", "return", "selectDSAppendConsume", "(", "I", ",", "false", ")", ";", "case", "", ":", "return", "selectSBarrier", "(", "I", ")", ";", "case", "", ":", "return", "selectGlobalAtomicFadd", "(", "I", ",", "I", ".", "getOperand", "(", "", ")", ",", "I", ".", "getOperand", "(", "", ")", ")", ";", "default", ":", "{", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40071, "Length": 87, "Cover_Rate": 0.514792899408284} {"Template_token": ["", "unsigned", "AS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", ")", "return", "selectGlobalAtomicFadd", "(", "I", ",", "I", ".", "getOperand", "(", "", ")", ",", "I", ".", "getOperand", "(", "", ")", ")", ";", "}", "initM0", "(", "I", ")", ";"], "ground_truth": ["return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_LOAD_STORE_ATOMICRMW", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40072, "Length": 52, "Cover_Rate": 0.5360824742268041} {"Template_token": ["", "const", "LLT", "PtrTy", "=", "MRI", "->", "getType", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "AS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";"], "ground_truth": ["if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", ")", "return", "selectGlobalAtomicFadd", "(", "I", ",", "I", ".", "getOperand", "(", "", ")", ",", "I", ".", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_LOAD_STORE_ATOMICRMW", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40073, "Length": 57, "Cover_Rate": 0.5876288659793815} {"Template_token": ["", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "assert", "(", "Size", "<=", "", "||", "Size", "==", "", ")", ";", "const", "MachineOperand", "&", "CCOp", "=", "I", ".", "getOperand", "(", "", ")", ";", "Register", "CCReg", "=", "CCOp", ".", "getReg", "(", ")", ";", "if", "(", "!", "isVCC", "(", "CCReg", ",", "*", "MRI", ")", ")", "{", "unsigned", "SelectOpcode", "=", "Size", "==", "", "?", "", ":", "", ";", "MachineInstr", "*", "CopySCC", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "CCReg", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "CCReg", ")", ")", "MRI", "->", "setRegClass", "(", "CCReg", ",", "TRI", ".", "getConstrainedRegClassForOperand", "(", "CCOp", ",", "*", "MRI", ")", ")", ";", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "SelectOpcode", ")", ",", "DstReg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "bool", "Ret", "=", "false", ";", "Ret", "|=", "constrainSelectedInstRegOperands", "(", "*", "Select", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "Ret", "|=", "constrainSelectedInstRegOperands", "(", "*", "CopySCC", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";", "}", "if", "(", "Size", ">", "", ")", "return", "false", ";", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Select", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_SELECT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40074, "Length": 324, "Cover_Rate": 0.8526315789473684} {"Template_token": ["", "if", "(", "IsVALU", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcVec", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addImm", "(", "", ")", ";", "}", "}", "else", "if", "(", "Mask", "[", "", "]", "==", "-", "", "&&", "Mask", "[", "", "]", "==", "", ")", "{", "if", "(", "IsVALU", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcVec", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addImm", "(", "", ")", ";", "}", "}", "else", "if", "(", "Mask", "[", "", "]", "==", "", "&&", "Mask", "[", "", "]", "==", "", ")", "{", "if", "(", "IsVALU", ")", "{", "MachineInstr", "*", "MovSDWA", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", "::", "WORD_1", ")", ".", "addImm", "(", "", "::", "UNUSED_PRESERVE", ")", ".", "addImm", "(", "", "::", "WORD_0", ")", ".", "addReg", "(", "SrcVec", ",", "RegState", "::", "Implicit", ")", ";", "MovSDWA", "->", "tieOperands", "(", "", ",", "MovSDWA", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SrcVec", ")", ";", "}"], "ground_truth": ["}", "else", "if", "(", "Mask", "[", "", "]", "==", "", "&&", "Mask", "[", "", "]", "==", "", ")", "{"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_SHUFFLE_VECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40075, "Length": 313, "Cover_Rate": 0.3099009900990099} {"Template_token": ["", "}", "if", "(", "DstTy", "==", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", "&&", "SrcTy", "==", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "HiReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "", ")", ";", "if", "(", "IsVALU", "&&", "STI", ".", "hasSDWA", "(", ")", ")", "{", "MachineInstr", "*", "MovSDWA", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", "::", "WORD_1", ")", ".", "addImm", "(", "", "::", "UNUSED_PRESERVE", ")", ".", "addImm", "(", "", "::", "WORD_0", ")", ".", "addReg", "(", "LoReg", ",", "RegState", "::", "Implicit", ")", ";", "MovSDWA", "->", "tieOperands", "(", "", ",", "MovSDWA", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "}", "else", "{", "Register", "TmpReg0", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "TmpReg1", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "if", "(", "IsVALU", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "TmpReg0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "TmpReg0", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ";", "}", "unsigned", "MovOpc", "=", "IsVALU", "?", "", ":", "", ";", "unsigned", "AndOpc", "=", "IsVALU", "?", "", ":", "", ";", "unsigned", "OrOpc", "=", "IsVALU", "?", "", ":", "", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "TmpReg1", ")", ".", "addReg", "(", "LoReg", ")", ".", "addReg", "(", "ImmReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "OrOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "TmpReg0", ")", ".", "addReg", "(", "TmpReg1", ")", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "DstTy", ".", "isScalar", "(", ")", ")", "return", "false", ";", "if", "(", "SrcSize", ">", "", ")", "{", "int", "SubRegIdx", "=", "sizeToSubRegIndex", "(", "DstSize", ")", ";", "if", "(", "SubRegIdx", "==", "-", "", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcWithSubRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubRegIdx", ")", ";", "if", "(", "!", "SrcWithSubRC", ")", "return", "false", ";", "if", "(", "SrcWithSubRC", "!=", "SrcRC", ")", "{"], "ground_truth": ["if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcWithSubRC", ",", "*", "MRI", ")", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40076, "Length": 522, "Cover_Rate": 0.6214285714285714} {"Template_token": ["", "if", "(", "!", "SrcRC", "||", "!", "DstRC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "DstTy", "==", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", "&&", "SrcTy", "==", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "HiReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "", ")", ";", "if", "(", "IsVALU", "&&", "STI", ".", "hasSDWA", "(", ")", ")", "{", "MachineInstr", "*", "MovSDWA", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", "::", "WORD_1", ")", ".", "addImm", "(", "", "::", "UNUSED_PRESERVE", ")", ".", "addImm", "(", "", "::", "WORD_0", ")", ".", "addReg", "(", "LoReg", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["MovSDWA", "->", "tieOperands", "(", "", ",", "MovSDWA", "->", "getNumOperands", "(", ")", "-", "", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectG_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40077, "Length": 271, "Cover_Rate": 0.32261904761904764} {"Template_token": ["", "int64_t", "Offset", "=", "", ";", "if", "(", "!", "selectMUBUFAddr64Impl", "(", "Root", ",", "VAddr", ",", "RSrcReg", ",", "SOffset", ",", "Offset", ")", ")", "return", "{", "}", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RSrcReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}", ",", "addZeroImm", ",", "addZeroImm", ",", "addZeroImm", "}", "}", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40079, "Length": 120, "Cover_Rate": 0.8391608391608392} {"Template_token": ["", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFAddr64Atomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40080, "Length": 77, "Cover_Rate": 0.48427672955974843} {"Template_token": ["", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", "::", "GLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFAddr64Atomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40081, "Length": 87, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "else", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", ",", "addZeroImm", ",", "addZeroImm", ",", "addZeroImm", ",", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40082, "Length": 38, "Cover_Rate": 0.3140495867768595} {"Template_token": ["", "if", "(", "!", "selectMUBUFOffsetImpl", "(", "Root", ",", "RSrcReg", ",", "SOffset", ",", "Offset", ")", ")", "return", "{", "}", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RSrcReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", "::", "GLC", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFOffsetAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40083, "Length": 110, "Cover_Rate": 0.8088235294117647} {"Template_token": ["", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFOffsetAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40084, "Length": 59, "Cover_Rate": 0.4338235294117647} {"Template_token": ["", "if", "(", "ConstOffset", "!=", "", ")", "{", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "ConstOffset", ")", "&&", "(", "!", "STI", ".", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "KnownBits", "->", "signBitIsZero", "(", "PtrBase", ")", ")", ")", "{", "const", "MachineInstr", "*", "PtrBaseDef", "=", "MRI", "->", "getVRegDef", "(", "PtrBase", ")", ";", "if", "(", "PtrBaseDef", "->", "getOpcode", "(", ")", "==", "", ")", "FI", "=", "PtrBaseDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "else", "VAddr", "=", "PtrBase", ";", "Offset", "=", "ConstOffset", ";", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "FI", "=", "RootDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "}", "}", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "FI", ".", "hasValue", "(", ")", ")", "MIB", ".", "addFrameIndex", "(", "FI", ".", "getValue", "(", ")", ")", ";", "else", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40085, "Length": 208, "Cover_Rate": 0.4126984126984127} {"Template_token": ["", "const", "MachineInstr", "*", "PtrBaseDef", "=", "MRI", "->", "getVRegDef", "(", "PtrBase", ")", ";", "if", "(", "PtrBaseDef", "->", "getOpcode", "(", ")", "==", "", ")", "FI", "=", "PtrBaseDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "else", "VAddr", "=", "PtrBase", ";", "Offset", "=", "ConstOffset", ";", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "FI", "=", "RootDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "}", "}", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "FI", ".", "hasValue", "(", ")", ")", "MIB", ".", "addFrameIndex", "(", "FI", ".", "getValue", "(", ")", ")", ";", "else", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40086, "Length": 163, "Cover_Rate": 0.32341269841269843} {"Template_token": ["", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40087, "Length": 48, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrWithOffset", ".", "first", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PtrWithOffset", ".", "second", ")", ";", "}", ",", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40088, "Length": 47, "Cover_Rate": 0.6527777777777778} {"Template_token": ["", "unsigned", "Mods", "=", "", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Src", ")", ";", "if", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MRI", ".", "getType", "(", "Src", ")", "==", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", ")", "{", "Mods", "^=", "(", "", "|", "", ")", ";", "Src", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["MI", "=", "MRI", ".", "getVRegDef", "(", "Src", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectVOP3PModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40089, "Length": 75, "Cover_Rate": 0.6198347107438017} {"Template_token": ["", "Optional", "<", "ValueAndVReg", ">", "ConstSelect", "=", "getIConstantVRegValWithLookThrough", "(", "LaneSelect", ",", "*", "MRI", ")", ";", "if", "(", "ConstSelect", ")", "{", "MIB", ".", "addReg", "(", "Val", ")", ";", "MIB", ".", "addImm", "(", "ConstSelect", "->", "Value", ".", "getSExtValue", "(", ")", "&", "maskTrailingOnes", "<", "uint64_t", ">", "(", "STI", ".", "getWavefrontSizeLog2", "(", ")", ")", ")", ";", "}", "else", "{", "Optional", "<", "ValueAndVReg", ">", "ConstVal", "=", "getIConstantVRegValWithLookThrough", "(", "Val", ",", "*", "MRI", ")", ";", "if", "(", "ConstVal", "&&", "", "(", "ConstVal", "->", "Value", ".", "getSExtValue", "(", ")", ",", "STI", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "MIB", ".", "addImm", "(", "ConstVal", "->", "Value", ".", "getSExtValue", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "LaneSelect", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Val", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "LaneSelect", ",", "", ",", "*", "MRI", ")", ";", "BuildMI", "(", "*", "MBB", ",", "*", "MIB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "LaneSelect", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectWritelane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40090, "Length": 165, "Cover_Rate": 0.4881656804733728} {"Template_token": ["", "void", "InstructionSelector", "::", "setupMF", "(", "MachineFunction", "&", "MF", ",", "GISelKnownBits", "*", "KB", ",", "CodeGenCoverage", "&", "CoverageInfo", ",", "ProfileSummaryInfo", "*", "P", ",", "BlockFrequencyInfo", "*", "BFI", ")", "{", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "setupMF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40091, "Length": 47, "Cover_Rate": 0.746031746031746} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ",", "const", "TargetMachine", "&", "TM", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "EnableLateStructurizeCFG", "(", "TargetMachine", "::", "EnableLateStructurizeCFG", ")", ",", ",", "AMDGPUA", "(", "STI", ".", "getAS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector11", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40092, "Length": 77, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ",", "const", "TargetMachine", "&", "TM", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "EnableLateStructurizeCFG", "(", "TargetMachine", "::", "EnableLateStructurizeCFG", ")", ",", ",", "AMDGPUA", "(", "STI", ".", "getAS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector11", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40093, "Length": 77, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "PtrMI", ")", ";", "if", "(", "PtrMI", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_GEP", ")", "return", ";", "GEPInfo", "GEPInfo", "(", "*", "PtrMI", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "GEPOp", "=", "PtrMI", "->", "getOperand", "(", "i", ")", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", ".", "getUniqueVRegDef", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";", "assert", "(", "OpDef", ")", ";", "if", "(", "isConstant", "(", "*", "OpDef", ")", ")", "{", "assert", "(", "GEPInfo", ".", "Imm", "==", "", ")", ";", "GEPInfo", ".", "Imm", "=", "OpDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "continue", ";", "}", "const", "RegisterBank", "*", "OpBank", "=", "RBI", ".", "getRegBank", "(", "GEPOp", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "OpBank", "->", "getID", "(", ")", "==", "", ")", "GEPInfo", ".", "SgprParts", ".", "push_back", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";", "else", "GEPInfo", ".", "VgprParts", ".", "push_back", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["AddrInfo", ".", "push_back", "(", "GEPInfo", ")", ";"], "File": "AMDGPUInstructionSelector11", "Func": "getAddrModeInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40094, "Length": 183, "Cover_Rate": 0.7593360995850622} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "switch", "(", "LoadSize", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "switch", "(", "LoadSize", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector11", "Func": "getSmrdOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40095, "Length": 83, "Cover_Rate": 0.49700598802395207} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "ComposedSubIdx", "=", "TRI", ".", "composeSubRegIndices", "(", "MO", ".", "getSubReg", "(", ")", ",", "SubIdx", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "Reg", ",", "", ",", "ComposedSubIdx", ")", ";", "return", "MachineOperand", "::", "CreateReg", "(", "DstReg", ",", "MO", ".", "isDef", "(", ")", ",", "MO", ".", "isImplicit", "(", ")", ",", "MO", ".", "isKill", "(", ")", ",", "MO", ".", "isDead", "(", ")", ",", "MO", ".", "isUndef", "(", ")", ",", "MO", ".", "isEarlyClobber", "(", ")", ",", "", ",", "MO", ".", "isDebug", "(", ")", ",", "MO", ".", "isInternalRead", "(", ")", ")", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", ")", ";", "APInt", "Imm", "(", "", ",", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["switch", "(", "SubIdx", ")", "{"], "File": "AMDGPUInstructionSelector11", "Func": "getSubOperand64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40096, "Length": 182, "Cover_Rate": 0.6570397111913358} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "ComposedSubIdx", "=", "TRI", ".", "composeSubRegIndices", "(", "MO", ".", "getSubReg", "(", ")", ",", "SubIdx", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "Reg", ",", "", ",", "ComposedSubIdx", ")", ";", "return", "MachineOperand", "::", "CreateReg", "(", "DstReg", ",", "MO", ".", "isDef", "(", ")", ",", "MO", ".", "isImplicit", "(", ")", ",", "MO", ".", "isKill", "(", ")", ",", "MO", ".", "isDead", "(", ")", ",", "MO", ".", "isUndef", "(", ")", ",", "MO", ".", "isEarlyClobber", "(", ")", ",", "", ",", "MO", ".", "isDebug", "(", ")", ",", "MO", ".", "isInternalRead", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector11", "Func": "getSubOperand64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40097, "Length": 156, "Cover_Rate": 0.5631768953068592} {"Template_token": ["", "const", "Value", "*", "Ptr", "=", "MMO", "->", "getValue", "(", ")", ";", "if", "(", "!", "Ptr", "||", "isa", "<", "UndefValue", ">", "(", "Ptr", ")", "||", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "Constant", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "MMO", "->", "getAddrSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";"], "File": "AMDGPUInstructionSelector11", "Func": "isInstrUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40098, "Length": 66, "Cover_Rate": 0.532258064516129} {"Template_token": ["", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "case", "TargetOpcode", "::", "G_OR", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "selectG_LOAD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":"], "ground_truth": ["return", "selectG_STORE", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector11", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40099, "Length": 117, "Cover_Rate": 0.8540145985401459} {"Template_token": ["", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "case", "TargetOpcode", "::", "G_OR", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_LOAD", ":"], "File": "AMDGPUInstructionSelector11", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40100, "Length": 100, "Cover_Rate": 0.7299270072992701} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectCOPY", "(", "MachineInstr", "&", "I", ")", "const", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", ".", "operands", "(", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "MRI", ")", ";", "if", "(", "!", "RC", ")", "continue", ";", "RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "*", "RC", ",", "MRI", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector11", "Func": "selectCOPY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40101, "Length": 125, "Cover_Rate": 0.9920634920634921} {"Template_token": ["", "MachineOperand", "Hi2", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "", ")", ",", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstHi", ")", ".", "add", "(", "Hi1", ")", ".", "add", "(", "Hi2", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "DstLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DstHi", ")", ".", "addImm", "(", "", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "I", ".", "explicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "", ",", "MRI", ")", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector11", "Func": "selectG_ADD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40102, "Length": 155, "Cover_Rate": 0.4281767955801105} {"Template_token": ["", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstHi", ")", ".", "add", "(", "Hi1", ")", ".", "add", "(", "Hi2", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "DstLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DstHi", ")", ".", "addImm", "(", "", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "I", ".", "explicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "", ",", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector11", "Func": "selectG_ADD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40103, "Length": 129, "Cover_Rate": 0.356353591160221} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectG_CONSTANT", "(", "MachineInstr", "&", "I", ")", "const", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MachineOperand", "&", "ImmOp", "=", "I", ".", "getOperand", "(", "", ")", ";", "if", "(", "ImmOp", ".", "isFPImm", "(", ")", ")", "{", "const", "APInt", "&", "Imm", "=", "ImmOp", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "ImmOp", ".", "ChangeToImmediate", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ";", "}", "else", "if", "(", "ImmOp", ".", "isCImm", "(", ")", ")", "{", "ImmOp", ".", "ChangeToImmediate", "(", "ImmOp", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ")", ";", "}", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Size", ";", "bool", "IsSgpr", ";", "const", "RegisterBank", "*", "RB", "=", "MRI", ".", "getRegBankOrNull", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "RB", ")", "{", "IsSgpr", "=", "RB", "->", "getID", "(", ")", "==", "", ";", "Size", "=", "MRI", ".", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getRegClassForReg", "(", "MRI", ",", "DstReg", ")", ";", "IsSgpr", "=", "TRI", ".", "isSGPRClass", "(", "RC", ")", ";", "Size", "=", "TRI", ".", "getRegSizeInBits", "(", "*", "RC", ")", ";", "}", "if", "(", "Size", "!=", "", "&&", "Size", "!=", "", ")", "return", "false", ";", "unsigned", "Opcode", "=", "IsSgpr", "?", "", ":", "", ";", "if", "(", "Size", "==", "", ")", "{", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "I", ".", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "DebugLoc", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "IsSgpr", "?", "&", "", ":", "&", "", ";", "unsigned", "LoReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "HiReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "APInt", "&", "Imm", "=", "APInt", "(", "Size", ",", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "LoReg", ")", ".", "addImm", "(", "Imm", ".", "trunc", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "HiReg", ")", ".", "addImm", "(", "Imm", ".", "ashr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "const", "MachineInstr", "*", "RS", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "RS", "->", "getOperand", "(", "", ")", ",", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector11", "Func": "selectG_CONSTANT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40104, "Length": 487, "Cover_Rate": 0.9276190476190476} {"Template_token": ["", "IsSgpr", "=", "TRI", ".", "isSGPRClass", "(", "RC", ")", ";", "Size", "=", "TRI", ".", "getRegSizeInBits", "(", "*", "RC", ")", ";", "}", "if", "(", "Size", "!=", "", "&&", "Size", "!=", "", ")", "return", "false", ";", "unsigned", "Opcode", "=", "IsSgpr", "?", "", ":", "", ";", "if", "(", "Size", "==", "", ")", "{", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "I", ".", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "DebugLoc", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "IsSgpr", "?", "&", "", ":", "&", "", ";", "unsigned", "LoReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "HiReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "APInt", "&", "Imm", "=", "APInt", "(", "Size", ",", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "LoReg", ")", ".", "addImm", "(", "Imm", ".", "trunc", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "HiReg", ")", ".", "addImm", "(", "Imm", ".", "ashr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "const", "MachineInstr", "*", "RS", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "RS", "->", "getOperand", "(", "", ")", ",", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector11", "Func": "selectG_CONSTANT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40105, "Length": 283, "Cover_Rate": 0.539047619047619} {"Template_token": ["", "return", "selectG_ADD", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector11", "Func": "selectG_GEP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40106, "Length": 7, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "DebugLoc", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "PtrReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "LoadSize", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["unsigned", "Opcode", ";"], "File": "AMDGPUInstructionSelector11", "Func": "selectG_LOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40108, "Length": 74, "Cover_Rate": 0.30327868852459017} {"Template_token": ["", "}", "MachineInstr", "*", "Flat", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Flat", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "AMDGPUInstructionSelector11", "Func": "selectG_LOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40109, "Length": 77, "Cover_Rate": 0.3155737704918033} {"Template_token": ["", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "}", "MachineInstr", "*", "Flat", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Flat", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "AMDGPUInstructionSelector11", "Func": "selectG_STORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40110, "Length": 109, "Cover_Rate": 0.5117370892018779} {"Template_token": ["", "DebugLoc", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "unsigned", "StoreSize", "=", "RBI", ".", "getSizeInBits", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";", "unsigned", "Opcode", ";", "switch", "(", "StoreSize", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUInstructionSelector11", "Func": "selectG_STORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40111, "Length": 72, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", ";", "unsigned", "LoadSize", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "!", "AddrInfo", ".", "empty", "(", ")", "&&", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "==", "", ")", "{", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "int64_t", "EncodedImm", "=", "", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "EncodedImm", ")", ".", "addImm", "(", "", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "Subtarget", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", "&&", "isUInt", "<", "", ">", "(", "EncodedImm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "EncodedImm", ")", ".", "addImm", "(", "", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "GEPInfo", ".", "Imm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "GEPInfo", ".", "Imm", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addImm", "(", "", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector11", "Func": "selectSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40112, "Length": 401, "Cover_Rate": 0.6762225969645869} {"Template_token": ["", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", ";", "unsigned", "LoadSize", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "!", "AddrInfo", ".", "empty", "(", ")", "&&", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "==", "", ")", "{", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "int64_t", "EncodedImm", "=", "", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "EncodedImm", ")", ".", "addImm", "(", "", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "Subtarget", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", "&&", "isUInt", "<", "", ">", "(", "EncodedImm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "EncodedImm", ")", ".", "addImm", "(", "", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "GEPInfo", ".", "Imm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "GEPInfo", ".", "Imm", ")", ";"], "File": "AMDGPUInstructionSelector11", "Func": "selectSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40113, "Length": 338, "Cover_Rate": 0.5699831365935919} {"Template_token": ["", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "Root", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector11", "Func": "selectVOP3Mods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40114, "Length": 75, "Cover_Rate": 0.8241758241758241} {"Template_token": ["", "unsigned", "Opcode", "=", "Done", "?", "", ":", "", ";"], "ground_truth": ["return", "BuildMI", "(", "BB", ",", "Insert", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "Tgt", ")", ".", "addReg", "(", "Reg0", ")", ".", "addReg", "(", "Reg1", ")", ".", "addReg", "(", "Reg2", ")", ".", "addReg", "(", "Reg3", ")", ".", "addImm", "(", "VM", ")", ".", "addImm", "(", "Compr", ")", ".", "addImm", "(", "Enabled", ")", ";"], "File": "AMDGPUInstructionSelector12", "Func": "buildEXP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40116, "Length": 66, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "static", "int64_t", "getConstant", "(", "const", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector12", "Func": "getConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40117, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector12", "Func": "getConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40118, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "bool", "InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCOPY", "(", "I", ")", ";", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":"], "ground_truth": ["return", "selectCOPY", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector12", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40119, "Length": 92, "Cover_Rate": 0.5027322404371585} {"Template_token": ["", "bool", "InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCOPY", "(", "I", ")", ";", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ",", "CoverageInfo", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":"], "File": "AMDGPUInstructionSelector12", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40120, "Length": 148, "Cover_Rate": 0.8087431693989071} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "I", ".", "getOperand", "(", "", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "MRI", ")", ";", "if", "(", "RC", ")", "RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "*", "RC", ",", "MRI", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector12", "Func": "selectG_IMPLICIT_DEF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40121, "Length": 73, "Cover_Rate": 0.6952380952380952} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "MRI", ")", ";", "if", "(", "RC", ")", "RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "*", "RC", ",", "MRI", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector12", "Func": "selectG_IMPLICIT_DEF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40122, "Length": 52, "Cover_Rate": 0.49523809523809526} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "", ":", "{", "MachineFunction", "*", "MF", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "InputPtrReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "std", "::", "tie", "(", "InputPtrReg", ",", "RC", ")", "=", "MFI", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "InputPtrReg", ")", "report_fatal_error", "(", "", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", "->", "getRegister", "(", ")", ")", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector12", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40123, "Length": 162, "Cover_Rate": 0.7465437788018433} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "IntrinsicID", "=", "I", ".", "getOperand", "(", "", ")", ".", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "{", "int64_t", "Tgt", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "Enabled", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "Done", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "VM", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "MachineInstr", "*", "Exp", "=", "buildEXP", "(", "TII", ",", "&", "I", ",", "Tgt", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "VM", ",", "false", ",", "Enabled", ",", "Done", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Exp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "", ":", "{", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "int64_t", "Tgt", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "Enabled", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "unsigned", "Reg0", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "Undef", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "AMDGPUInstructionSelector12", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40124, "Length": 305, "Cover_Rate": 0.6531049250535332} {"Template_token": ["", "}", "case", "", ":", "{", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "int64_t", "Tgt", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "Enabled", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "unsigned", "Reg0", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Undef", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "int64_t", "Done", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "VM", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Undef", ")", ";", "MachineInstr", "*", "Exp", "=", "buildEXP", "(", "TII", ",", "&", "I", ",", "Tgt", ",", "Reg0", ",", "Reg1", ",", "Undef", ",", "Undef", ",", "VM", ",", "true", ",", "Enabled", ",", "Done", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Exp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector12", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40125, "Length": 218, "Cover_Rate": 0.4668094218415418} {"Template_token": ["", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "int64_t", "EncodedImm", "=", "", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "EncodedImm", ")", ".", "addImm", "(", "", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "Subtarget", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", "&&", "isUInt", "<", "", ">", "(", "EncodedImm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "EncodedImm", ")", ".", "addImm", "(", "", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "GEPInfo", ".", "Imm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "GEPInfo", ".", "Imm", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addImm", "(", "", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector12", "Func": "selectSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40126, "Length": 293, "Cover_Rate": 0.49409780775716694} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectVOP3Mods", "(", "MachineOperand", "&", "Root", ")", "const", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "Root", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["MIB", ".", "addImm", "(", "", ")", ";"], "File": "AMDGPUInstructionSelector12", "Func": "selectVOP3Mods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40128, "Length": 50, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "AMDGPUA", "(", "STI", ".", "getAS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector13", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40129, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "AMDGPUA", "(", "STI", ".", "getAS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector13", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40130, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "break", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "selectG_LOAD", "(", "I", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_STORE", ":"], "File": "AMDGPUInstructionSelector13", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40131, "Length": 51, "Cover_Rate": 0.49514563106796117} {"Template_token": ["", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "selectG_LOAD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstructionSelector13", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40132, "Length": 37, "Cover_Rate": 0.3592233009708738} {"Template_token": ["", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addImm", "(", "Imm", ".", "trunc", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "HiReg", ")", ".", "addImm", "(", "Imm", ".", "ashr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ";"], "File": "AMDGPUInstructionSelector13", "Func": "selectG_CONSTANT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40133, "Length": 108, "Cover_Rate": 0.35526315789473684} {"Template_token": ["", "unsigned", "LoReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "HiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "APInt", "&", "Imm", "=", "I", ".", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getValue", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addImm", "(", "Imm", ".", "trunc", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "HiReg", ")", ".", "addImm", "(", "Imm", ".", "ashr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector13", "Func": "selectG_CONSTANT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40134, "Length": 169, "Cover_Rate": 0.555921052631579} {"Template_token": ["", "MachineInstr", "*", "Flat", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Flat", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector13", "Func": "selectG_STORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40135, "Length": 72, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "MachineInstr", "*", "Flat", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Flat", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector13", "Func": "selectG_STORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40136, "Length": 82, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "const", "TargetRegisterClass", "&", "RegRC", "=", "IsVGPR", "?", "", ":", "", ";", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "DstRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "SrcRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Mask", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "ImmReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "Register", "MaskLo", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "HiReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "MaskLo", ")", ".", "addReg", "(", "LoReg", ")", ".", "addReg", "(", "ImmReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "MaskLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector14", "Func": "selectG_PTRMASK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40137, "Length": 355, "Cover_Rate": 0.6454545454545455} {"Template_token": ["", "const", "uint64_t", "Mask", "=", "*", "MaskVal", ";", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "SrcRB", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "bool", "IsVGPR", "=", "DstRB", "->", "getID", "(", ")", "==", "", ";", "unsigned", "NewOpc", "=", "IsVGPR", "?", "", ":", "", ";", "unsigned", "MovOpc", "=", "IsVGPR", "?", "", ":", "", ";", "const", "TargetRegisterClass", "&", "RegRC", "=", "IsVGPR", "?", "", ":", "", ";", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "DstRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "SrcRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Mask", ")", ";"], "File": "AMDGPUInstructionSelector14", "Func": "selectG_PTRMASK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40138, "Length": 246, "Cover_Rate": 0.44727272727272727} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "GEPOp", "=", "PtrMI", "->", "getOperand", "(", "i", ")", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", ".", "getUniqueVRegDef", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";", "assert", "(", "OpDef", ")", ";", "if", "(", "i", "==", "", "&&", "isConstant", "(", "*", "OpDef", ")", ")", "{", "assert", "(", "GEPInfo", ".", "Imm", "==", "", ")", ";", "GEPInfo", ".", "Imm", "=", "OpDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "continue", ";", "}", "const", "RegisterBank", "*", "OpBank", "=", "RBI", ".", "getRegBank", "(", "GEPOp", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["if", "(", "OpBank", "->", "getID", "(", ")", "==", "", ")", "GEPInfo", ".", "SgprParts", ".", "push_back", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "getAddrModeInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40139, "Length": 135, "Cover_Rate": 0.5601659751037344} {"Template_token": ["", "assert", "(", "OpDef", ")", ";", "if", "(", "i", "==", "", "&&", "isConstant", "(", "*", "OpDef", ")", ")", "{", "assert", "(", "GEPInfo", ".", "Imm", "==", "", ")", ";", "GEPInfo", ".", "Imm", "=", "OpDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "continue", ";", "}", "const", "RegisterBank", "*", "OpBank", "=", "RBI", ".", "getRegBank", "(", "GEPOp", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "OpBank", "->", "getID", "(", ")", "==", "", ")", "GEPInfo", ".", "SgprParts", ".", "push_back", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["else", "GEPInfo", ".", "VgprParts", ".", "push_back", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "getAddrModeInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40140, "Length": 106, "Cover_Rate": 0.43983402489626555} {"Template_token": ["", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "Reg", ",", "", ",", "ComposedSubIdx", ")", ";", "return", "MachineOperand", "::", "CreateReg", "(", "DstReg", ",", "MO", ".", "isDef", "(", ")", ",", "MO", ".", "isImplicit", "(", ")", ",", "MO", ".", "isKill", "(", ")", ",", "MO", ".", "isDead", "(", ")", ",", "MO", ".", "isUndef", "(", ")", ",", "MO", ".", "isEarlyClobber", "(", ")", ",", "", ",", "MO", ".", "isDebug", "(", ")", ",", "MO", ".", "isInternalRead", "(", ")", ")", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", ")", ";", "APInt", "Imm", "(", "", ",", "MO", ".", "getImm", "(", ")", ")", ";", "switch", "(", "SubIdx", ")", "{", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "getSubOperand64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40141, "Length": 133, "Cover_Rate": 0.475} {"Template_token": ["", "if", "(", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "&&", "STI", ".", "ldsRequiresM0Init", "(", ")", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "-", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "initM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40142, "Length": 55, "Cover_Rate": 0.4263565891472868} {"Template_token": ["", "void", "InstructionSelector", "::", "initM0", "(", "MachineInstr", "&", "I", ")", "const", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "AS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";"], "ground_truth": ["if", "(", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "&&", "STI", ".", "ldsRequiresM0Init", "(", ")", ")", "{"], "File": "AMDGPUInstructionSelector15", "Func": "initM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40143, "Length": 93, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "bool", "InstructionSelector", "::", "isDSOffsetLegal", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineOperand", "&", "Base", ",", "int64_t", "Offset", ",", "unsigned", "OffsetBits", ")", "const", "{", "if", "(", "(", "OffsetBits", "==", "", "&&", "!", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "||", "(", "OffsetBits", "==", "", "&&", "!", "isUInt", "<", "", ">", "(", "Offset", ")", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "STI", ".", "hasUsableDSOffset", "(", ")", "||", "STI", ".", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";"], "File": "AMDGPUInstructionSelector15", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40144, "Length": 75, "Cover_Rate": 0.8928571428571429} {"Template_token": ["", "if", "(", "STI", ".", "hasUsableDSOffset", "(", ")", "||", "STI", ".", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";", "return", "signBitIsZero", "(", "Base", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40145, "Length": 26, "Cover_Rate": 0.30952380952380953} {"Template_token": ["", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "return", "Ty", ".", "isValid", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ";", "}", "const", "RegisterBank", "*", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";", "return", "RB", "->", "getID", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "isSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40146, "Length": 53, "Cover_Rate": 0.40458015267175573} {"Template_token": ["", "int64_t", "ConstAddr", "=", "", ";", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "MRI", ")", ")", "{", "const", "MachineOperand", "&", "LHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", ".", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", ".", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "MRI", ",", "LHS", ",", "PossibleOffset", ",", "", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "LHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PossibleOffset", ")", ";", "}", "}", "}", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "}", "else", "if", "(", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "ConstAddr", ")", ")", ")", "{", "}", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "Root", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector15", "Func": "selectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40147, "Length": 218, "Cover_Rate": 0.6355685131195336} {"Template_token": ["", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "Root", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", "}", "}", ";", "}", "int64_t", "ConstAddr", "=", "", ";", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "MRI", ")", ")", "{", "const", "MachineOperand", "&", "LHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", ".", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", ".", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "MRI", ",", "LHS", ",", "PossibleOffset", ",", "", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "LHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PossibleOffset", ")", ";", "}", "}", "}", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "}", "else", "if", "(", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "ConstAddr", ")", ")", ")", "{", "}", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "Root", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector15", "Func": "selectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40148, "Length": 260, "Cover_Rate": 0.7580174927113703} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "InstructionSelector", "::", "ComplexRendererFns", "Default", "=", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Root", ".", "getReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", "}", "}", ";", "if", "(", "!", "STI", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "Default", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", ".", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "OpDef", "||", "OpDef", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "Default", ";", "Optional", "<", "int64_t", ">", "Offset", "=", "getConstantVRegVal", "(", "OpDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "Offset", ".", "hasValue", "(", ")", ")", "return", "Default", ";"], "ground_truth": ["unsigned", "AddrSpace", "=", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40149, "Length": 195, "Cover_Rate": 0.6310679611650486} {"Template_token": ["", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Add", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "assert", "(", "!", "Sub", "&&", "", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "IsSALU", "?", "", ":", "", ";", "const", "TargetRegisterClass", "&", "HalfRC", "=", "IsSALU", "?", "", ":", "", ";", "MachineOperand", "Lo1", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "", ")", ",", "HalfRC", ",", "", ")", ")", ";", "MachineOperand", "Lo2", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "", ")", ",", "HalfRC", ",", "", ")", ")", ";", "MachineOperand", "Hi1", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "", ")", ",", "HalfRC", ",", "", ")", ")", ";", "MachineOperand", "Hi2", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "", ")", ",", "HalfRC", ",", "", ")", ")", ";", "Register", "DstLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "HalfRC", ")", ";", "Register", "DstHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "HalfRC", ")", ";", "if", "(", "IsSALU", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstLo", ")", ".", "add", "(", "Lo1", ")", ".", "add", "(", "Lo2", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstHi", ")", ".", "add", "(", "Hi1", ")", ".", "add", "(", "Hi2", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "CarryRC", "=", "TRI", ".", "getWaveMaskRegClass", "(", ")", ";", "Register", "CarryReg", "=", "MRI", ".", "createVirtualRegister", "(", "CarryRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstLo", ")", ".", "addDef", "(", "CarryReg", ")", ".", "add", "(", "Lo1", ")", ".", "add", "(", "Lo2", ")", ".", "addImm", "(", "", ")", ";", "MachineInstr", "*", "Addc", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstHi", ")", ".", "addDef", "(", "MRI", ".", "createVirtualRegister", "(", "CarryRC", ")", ",", "RegState", "::", "Dead", ")", ".", "add", "(", "Hi1", ")", ".", "add", "(", "Hi2", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Addc", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DstHi", ")", ".", "addImm", "(", "", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "RC", ",", "MRI", ")", ")", "return", "false", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_ADD_SUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40150, "Length": 421, "Cover_Rate": 0.5041916167664671} {"Template_token": ["", "unsigned", "Size", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getBoolRC", "(", ")", ";", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "RC", "==", "&", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";", "if", "(", "Src0", ".", "isUndef", "(", ")", "&&", "!", "MRI", ".", "getRegClassOrNull", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "MRI", ".", "setRegClass", "(", "Src0", ".", "getReg", "(", ")", ",", "RC", ")", ";", "if", "(", "Src1", ".", "isUndef", "(", ")", "&&", "!", "MRI", ".", "getRegClassOrNull", "(", "Src1", ".", "getReg", "(", ")", ")", ")", "MRI", ".", "setRegClass", "(", "Src1", ".", "getReg", "(", ")", ",", "RC", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ";", "}", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "", ")", "{", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "Size", ">", "", ")", ";"], "ground_truth": ["I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_AND_OR_XOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40151, "Length": 200, "Cover_Rate": 0.6535947712418301} {"Template_token": ["", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "CondReg", ")", ")", "MRI", ".", "setRegClass", "(", "CondReg", ",", "ConstrainRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondPhysReg", ")", ".", "addReg", "(", "CondReg", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "BrOpcode", ")", ")", ".", "addMBB", "(", "I", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_BRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40152, "Length": 76, "Cover_Rate": 0.3179916317991632} {"Template_token": ["", "}", "else", "if", "(", "isVCC", "(", "CondReg", ",", "MRI", ")", ")", "{", "CondPhysReg", "=", "TRI", ".", "getVCC", "(", ")", ";", "BrOpcode", "=", "", ";", "ConstrainRC", "=", "TRI", ".", "getBoolRC", "(", ")", ";", "}", "else", "return", "false", ";", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "CondReg", ")", ")", "MRI", ".", "setRegClass", "(", "CondReg", ",", "ConstrainRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondPhysReg", ")", ".", "addReg", "(", "CondReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "BrOpcode", ")", ")", ".", "addMBB", "(", "I", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_BRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40153, "Length": 119, "Cover_Rate": 0.497907949790795} {"Template_token": ["", "IsSgpr", "=", "TRI", ".", "isSGPRClass", "(", "RC", ")", ";", "Size", "=", "TRI", ".", "getRegSizeInBits", "(", "*", "RC", ")", ";", "}", "if", "(", "Size", "!=", "", "&&", "Size", "!=", "", ")", "return", "false", ";", "unsigned", "Opcode", "=", "IsSgpr", "?", "", ":", "", ";", "if", "(", "Size", "==", "", ")", "{", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "I", ".", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "DebugLoc", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "IsSgpr", "?", "&", "", ":", "&", "", ";", "Register", "LoReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "HiReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "APInt", "&", "Imm", "=", "APInt", "(", "Size", ",", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "LoReg", ")", ".", "addImm", "(", "Imm", ".", "trunc", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "HiReg", ")", ".", "addImm", "(", "Imm", ".", "ashr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "const", "MachineInstr", "*", "RS", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "RS", "->", "getOperand", "(", "", ")", ",", "MRI", ")", ";", "if", "(", "!", "DstRC", ")", "return", "true", ";"], "ground_truth": ["return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_CONSTANT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40154, "Length": 304, "Cover_Rate": 0.579047619047619} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectG_EXTRACT", "(", "MachineInstr", "&", "I", ")", "const", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "assert", "(", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "%", "", "==", "", ")", ";"], "ground_truth": ["unsigned", "SubReg", "=", "TRI", ".", "getSubRegFromChannel", "(", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "/", "", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_EXTRACT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40155, "Length": 80, "Cover_Rate": 0.3883495145631068} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectG_FRAME_INDEX", "(", "MachineInstr", "&", "I", ")", "const", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "bool", "IsVGPR", "=", "DstRB", "->", "getID", "(", ")", "==", "", ";"], "ground_truth": ["I", ".", "setDesc", "(", "TII", ".", "get", "(", "IsVGPR", "?", "", ":", "", ")", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_FRAME_INDEX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40156, "Length": 99, "Cover_Rate": 0.6556291390728477} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectG_FRAME_INDEX", "(", "MachineInstr", "&", "I", ")", "const", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "bool", "IsVGPR", "=", "DstRB", "->", "getID", "(", ")", "==", "", ";"], "ground_truth": ["I", ".", "setDesc", "(", "TII", ".", "get", "(", "IsVGPR", "?", "", ":", "", ")", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_FRAME_INDEX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40157, "Length": 99, "Cover_Rate": 0.6556291390728477} {"Template_token": ["", "int", "Opcode", "=", "getV_CMPOpcode", "(", "Pred", ",", "Size", ")", ";", "if", "(", "Opcode", "==", "-", "", ")", "return", "false", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "ICmp", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "TRI", ".", "getBoolRC", "(", ")", ",", "MRI", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_ICMP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40160, "Length": 122, "Cover_Rate": 0.3253333333333333} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "I", ".", "getOperand", "(", "", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "MRI", ")", ";", "if", "(", "(", "!", "RC", "&&", "!", "MRI", ".", "getRegBankOrNull", "(", "MO", ".", "getReg", "(", ")", ")", ")", "||", "(", "RC", "&&", "RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "*", "RC", ",", "MRI", ")", ")", ")", "{", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_IMPLICIT_DEF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40161, "Length": 97, "Cover_Rate": 0.751937984496124} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Ins", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "MRI", ")", ";", "if", "(", "!", "RC", ")", "continue", ";", "RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "*", "RC", ",", "MRI", ")", ";", "}"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_INSERT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40162, "Length": 84, "Cover_Rate": 0.3652173913043478} {"Template_token": ["", "DebugLoc", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Ins", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ")", ".", "addDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "SubReg", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Ins", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_INSERT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40163, "Length": 120, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40164, "Length": 90, "Cover_Rate": 0.3964757709251101} {"Template_token": ["", "int64_t", "Done", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "VM", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Undef", ")", ";", "MachineInstr", "*", "Exp", "=", "buildEXP", "(", "TII", ",", "&", "I", ",", "Tgt", ",", "Reg0", ",", "Reg1", ",", "Undef", ",", "Undef", ",", "VM", ",", "true", ",", "Enabled", ",", "Done", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Exp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "", ":", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "default", ":", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40165, "Length": 209, "Cover_Rate": 0.37455197132616486} {"Template_token": ["", "int64_t", "Enabled", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "Done", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "VM", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "MachineInstr", "*", "Exp", "=", "buildEXP", "(", "TII", ",", "&", "I", ",", "Tgt", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "VM", ",", "false", ",", "Enabled", ",", "Done", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Exp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "", ":", "{", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "int64_t", "Tgt", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["int64_t", "Enabled", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40166, "Length": 211, "Cover_Rate": 0.3781362007168459} {"Template_token": ["", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "SrcSize", "<", "", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "RegisterBank", "*", "DstBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstBank", ",", "MRI", ")", ";", "if", "(", "!", "DstRC", ")", "return", "false", ";", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "DstRC", ",", "SrcSize", "/", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "DstReg", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "I", "+", "", ")", ";", "MIB", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "Src", ".", "isUndef", "(", ")", ")", ")", ";", "MIB", ".", "addImm", "(", "SubRegs", "[", "I", "]", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "MRI", ")", ";", "if", "(", "SrcRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "Src", ".", "getReg", "(", ")", ",", "*", "SrcRC", ",", "MRI", ")", ")", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "MRI", ")", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_MERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40167, "Length": 248, "Cover_Rate": 0.7251461988304093} {"Template_token": ["", "if", "(", "isSCC", "(", "CCReg", ",", "MRI", ")", ")", "{", "unsigned", "SelectOpcode", "=", "Size", "==", "", "?", "", ":", "", ";", "MachineInstr", "*", "CopySCC", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "CCReg", ")", ";", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "CCReg", ")", ")", "MRI", ".", "setRegClass", "(", "CCReg", ",", "TRI", ".", "getConstrainedRegClassForOperand", "(", "CCOp", ",", "MRI", ")", ")", ";", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "SelectOpcode", ")", ",", "DstReg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Select", ",", "TII", ",", "TRI", ",", "RBI", ")", "|", "constrainSelectedInstRegOperands", "(", "*", "CopySCC", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";", "}", "if", "(", "Size", ">", "", ")", "return", "false", ";", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Select", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_SELECT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40168, "Length": 245, "Cover_Rate": 0.649867374005305} {"Template_token": ["", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "SrcRB", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "SrcRB", "!=", "DstRB", ")", "return", "false", ";", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcRB", ",", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstRB", ",", "MRI", ")", ";", "if", "(", "SrcSize", ">", "", ")", "{", "int", "SubRegIdx", "=", "sizeToSubRegIndex", "(", "DstSize", ")", ";", "if", "(", "SubRegIdx", "==", "-", "", ")", "return", "false", ";", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubRegIdx", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "I", ".", "getOperand", "(", "", ")", ".", "setSubReg", "(", "SubRegIdx", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40170, "Length": 150, "Cover_Rate": 0.4792332268370607} {"Template_token": ["", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg0", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ",", "MRI", ")", ";", "if", "(", "!", "SrcRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "MRI", ")", ")", "return", "false", ";", "const", "unsigned", "SrcFlags", "=", "getUndefRegState", "(", "Src", ".", "isUndef", "(", ")", ")", ";", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "SrcRC", ",", "DstSize", "/", "", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "NumDst", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Dst", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SrcReg", ",", "SrcFlags", ",", "SubRegs", "[", "I", "]", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "MRI", ")", ";"], "ground_truth": ["if", "(", "DstRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "Dst", ".", "getReg", "(", ")", ",", "*", "DstRC", ",", "MRI", ")", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_UNMERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40171, "Length": 241, "Cover_Rate": 0.7109144542772862} {"Template_token": ["", "assert", "(", "Offset", "==", "", ")", ";", "Optional", "<", "int", ">", "FI", ";", "Register", "VAddr", "=", "Root", ".", "getReg", "(", ")", ";", "if", "(", "const", "MachineInstr", "*", "RootDef", "=", "MRI", ".", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "MRI", ")", ")", "{", "const", "MachineOperand", "&", "LHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", ".", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", ".", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "PossibleOffset", ")", "&&", "(", "!", "STI", ".", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "signBitIsZero", "(", "LHS", ",", "MRI", ")", ")", ")", "{", "if", "(", "LHSDef", "->", "getOpcode", "(", ")", "==", "", ")", "FI", "=", "LHSDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "else", "VAddr", "=", "LHS", ".", "getReg", "(", ")", ";", "Offset", "=", "PossibleOffset", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "FI", "=", "RootDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "}", "}", "Register", "SOffset", "=", "FI", ".", "hasValue", "(", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "FI", ".", "hasValue", "(", ")", ")", "MIB", ".", "addFrameIndex", "(", "FI", ".", "getValue", "(", ")", ")", ";", "else", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "selectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40172, "Length": 347, "Cover_Rate": 0.5642276422764227} {"Template_token": ["", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "Register", "SOffsetReg", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "SOffsetReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "selectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40173, "Length": 103, "Cover_Rate": 0.4790697674418605} {"Template_token": ["", "const", "TargetRegisterClass", "*", "DefRC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "!", "DefRC", ")", "{", "if", "(", "!", "DefTy", ".", "isValid", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "const", "RegisterBank", "&", "RB", "=", "*", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";", "if", "(", "RB", ".", "getID", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["DefRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "DefTy", ",", "RB", ",", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40174, "Length": 99, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "if", "(", "!", "", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ")", "return", "None", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "int64_t", "EncodedImm", "=", "", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ";", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector15", "Func": "selectSmrdImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40175, "Length": 77, "Cover_Rate": 0.4425287356321839} {"Template_token": ["", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "if", "(", "!", "", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ")", "return", "None", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "int64_t", "EncodedImm", "=", "", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "EncodedImm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "selectSmrdImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40176, "Length": 85, "Cover_Rate": 0.4885057471264368} {"Template_token": ["", "SmallVector", "<", "GEPInfo", ",", "", ">", "AddrInfo", ";", "getAddrModeInfo", "(", "*", "Root", ".", "getParent", "(", ")", ",", "MRI", ",", "AddrInfo", ")", ";", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "", ")", "return", "None", ";", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "int64_t", "EncodedImm", "=", "", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "EncodedImm", ")", ")", "return", "None", ";"], "ground_truth": ["return", "{", "{"], "File": "AMDGPUInstructionSelector15", "Func": "selectSmrdImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40177, "Length": 95, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "SmallVector", "<", "GEPInfo", ",", "", ">", "AddrInfo", ";", "getAddrModeInfo", "(", "*", "Root", ".", "getParent", "(", ")", ",", "MRI", ",", "AddrInfo", ")", ";", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "", ")", "return", "None", ";", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "int64_t", "EncodedImm", "=", "", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "EncodedImm", ")", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "EncodedImm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "selectSmrdImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40178, "Length": 130, "Cover_Rate": 0.7602339181286549} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectSmrdSgpr", "(", "MachineOperand", "&", "Root", ")", "const", "{", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "SmallVector", "<", "GEPInfo", ",", "", ">", "AddrInfo", ";", "getAddrModeInfo", "(", "*", "MI", ",", "MRI", ",", "AddrInfo", ")", ";", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "", ")", "return", "None", ";", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "if", "(", "!", "GEPInfo", ".", "Imm", "||", "!", "isUInt", "<", "", ">", "(", "GEPInfo", ".", "Imm", ")", ")", "return", "None", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "Register", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "GEPInfo", ".", "Imm", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "OffsetReg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "selectSmrdSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40179, "Length": 209, "Cover_Rate": 0.9631336405529954} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectSmrdSgpr", "(", "MachineOperand", "&", "Root", ")", "const", "{", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "SmallVector", "<", "GEPInfo", ",", "", ">", "AddrInfo", ";", "getAddrModeInfo", "(", "*", "MI", ",", "MRI", ",", "AddrInfo", ")", ";", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "", ")", "return", "None", ";", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "if", "(", "!", "GEPInfo", ".", "Imm", "||", "!", "isUInt", "<", "", ">", "(", "GEPInfo", ".", "Imm", ")", ")", "return", "None", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "Register", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "GEPInfo", ".", "Imm", ")", ";", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector15", "Func": "selectSmrdSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40180, "Length": 201, "Cover_Rate": 0.9262672811059908} {"Template_token": ["", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}"], "ground_truth": ["}", "}", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectVOP3Mods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40181, "Length": 38, "Cover_Rate": 0.36893203883495146} {"Template_token": ["", "unsigned", "Mods", ";", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "selectVOP3Mods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40182, "Length": 65, "Cover_Rate": 0.6310679611650486} {"Template_token": ["", "unsigned", "Mods", ";", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "selectVOP3Mods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40183, "Length": 101, "Cover_Rate": 0.7266187050359713} {"Template_token": ["", "MI", "=", "MRI", ".", "getVRegDef", "(", "Src", ")", ";", "}", "if", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Src", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Mods", "|=", "", ";", "}", "return", "std", "::", "make_pair", "(", "Src", ",", "Mods", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "selectVOP3ModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40184, "Length": 52, "Cover_Rate": 0.40625} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "GCNSubtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ",", "const", "TargetMachine", "&", "TM", ")", ":", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "EnableLateStructurizeCFG", "(", "TargetMachine", "::", "EnableLateStructurizeCFG", ")", ",", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector16", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40186, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "GCNSubtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ",", "const", "TargetMachine", "&", "TM", ")", ":", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "EnableLateStructurizeCFG", "(", "TargetMachine", "::", "EnableLateStructurizeCFG", ")", ",", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector16", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40187, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", "||", "DstRC", "!=", "SrcRC", ")", "return", "false", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ".", "getReg", "(", ")", ",", "*", "DstRC", ",", "*", "MRI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "Src", ".", "getReg", "(", ")", ",", "*", "SrcRC", ",", "*", "MRI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector16", "Func": "constrainCopyLikeIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40188, "Length": 78, "Cover_Rate": 0.4406779661016949} {"Template_token": ["", "MI", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Dst", ".", "getReg", "(", ")", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector16", "Func": "constrainCopyLikeIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40189, "Length": 94, "Cover_Rate": 0.5310734463276836} {"Template_token": ["", "return", "Def", "->", "getOpcode", "(", ")", "==", "", "?", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "Register", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector16", "Func": "getWaveAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40190, "Length": 25, "Cover_Rate": 0.6756756756756757} {"Template_token": ["", "return", "Def", "->", "getOpcode", "(", ")", "==", "", "?", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "Register", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector16", "Func": "getWaveAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40191, "Length": 25, "Cover_Rate": 0.6756756756756757} {"Template_token": ["", "static", "bool", "parseTexFail", "(", "uint64_t", "TexFailCtrl", ",", "bool", "&", "TFE", ",", "bool", "&", "LWE", ",", "bool", "&", "IsTexFail", ")", "{", "if", "(", "TexFailCtrl", ")", "IsTexFail", "=", "true", ";", "TFE", "=", "(", "TexFailCtrl", "&", "", ")", "?", "true", ":", "false", ";", "TexFailCtrl", "&=", "~", "(", "uint64_t", ")", "", ";", "LWE", "=", "(", "TexFailCtrl", "&", "", ")", "?", "true", ":", "false", ";", "TexFailCtrl", "&=", "~", "(", "uint64_t", ")", "", ";"], "ground_truth": ["return", "TexFailCtrl", "==", "", ";"], "File": "AMDGPUInstructionSelector16", "Func": "parseTexFail", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40192, "Length": 73, "Cover_Rate": 0.9864864864864865} {"Template_token": ["", "case", "TargetOpcode", "::", "G_USUBO", ":", "case", "TargetOpcode", "::", "G_UADDE", ":", "case", "TargetOpcode", "::", "G_USUBE", ":", "return", "selectG_UADDO_USUBO_UADDE_USUBE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FABS", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FABS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR_TRUNC", ":", "return", "selectG_BUILD_VECTOR_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FREEZE", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectG_LOAD_STORE_ATOMICRMW", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "case", "TargetOpcode", "::", "G_SEXT_INREG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "selectG_GLOBAL_VALUE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTRMASK", ":", "return", "selectG_PTRMASK", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "selectG_EXTRACT_VECTOR_ELT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "selectG_INSERT_VECTOR_ELT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "selectG_SHUFFLE_VECTOR", "(", "I", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstructionSelector16", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40193, "Length": 471, "Cover_Rate": 0.6330645161290323} {"Template_token": ["", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR_TRUNC", ":", "return", "selectG_BUILD_VECTOR_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FREEZE", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectG_LOAD_STORE_ATOMICRMW", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "case", "TargetOpcode", "::", "G_SEXT_INREG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":"], "File": "AMDGPUInstructionSelector16", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40194, "Length": 288, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectBVHIntrinsic", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", ";", "MI", ".", "removeOperand", "(", "", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector16", "Func": "selectBVHIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40195, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", ";", "MI", ".", "removeOperand", "(", "", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector16", "Func": "selectBVHIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40196, "Length": 47, "Cover_Rate": 0.7966101694915254} {"Template_token": ["", "const", "RegisterBank", "*", "DstBank", "=", "RBI", ".", "getRegBank", "(", "Dst", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "DstBank", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Src0", ")", "!=", "S32", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "auto", "ConstSrc1", "=", "getAnyConstantVRegValWithLookThrough", "(", "Src1", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc1", ")", "{", "auto", "ConstSrc0", "=", "getAnyConstantVRegValWithLookThrough", "(", "Src0", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc0", ")", "{", "const", "int64_t", "K0", "=", "ConstSrc0", "->", "Value", ".", "getSExtValue", "(", ")", ";", "const", "int64_t", "K1", "=", "ConstSrc1", "->", "Value", ".", "getSExtValue", "(", ")", ";", "uint32_t", "Lo16", "=", "static_cast", "<", "uint32_t", ">", "(", "K0", ")", "&", "", ";", "uint32_t", "Hi16", "=", "static_cast", "<", "uint32_t", ">", "(", "K1", ")", "&", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addImm", "(", "Lo16", "|", "(", "Hi16", "<<", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "", ",", "*", "MRI", ")", ";", "}", "}", "MachineInstr", "*", "Src1Def", "=", "getDefIgnoringCopies", "(", "Src1", ",", "*", "MRI", ")", ";", "if", "(", "Src1Def", "&&", "Src1Def", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "removeOperand", "(", "", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "", ",", "*", "MRI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "Src0", ",", "", ",", "*", "MRI", ")", ";", "}", "Register", "ShiftSrc0", ";", "Register", "ShiftSrc1", ";", "bool", "Shift0", "=", "mi_match", "(", "Src0", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc0", ")", ",", "m_SpecificICst", "(", "", ")", ")", ")", ")", ";", "bool", "Shift1", "=", "mi_match", "(", "Src1", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc1", ")", ",", "m_SpecificICst", "(", "", ")", ")", ")", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "Shift0", "&&", "Shift1", ")", "{", "Opc", "=", "", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc0", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";", "}", "else", "if", "(", "Shift1", ")", "{", "Opc", "=", "", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";", "}", "else", "if", "(", "Shift0", "&&", "ConstSrc1", "&&", "ConstSrc1", "->", "Value", "==", "", ")", "{", "auto", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "ShiftSrc0", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";"], "File": "AMDGPUInstructionSelector16", "Func": "selectG_BUILD_VECTOR_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40197, "Length": 508, "Cover_Rate": 0.8206785137318255} {"Template_token": ["", "return", "selectInterpP1F16", "(", "I", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "selectWritelane", "(", "I", ")", ";", "case", "", ":", "return", "selectDivScale", "(", "I", ")", ";", "case", "", ":", "return", "selectIntrinsicIcmp", "(", "I", ")", ";", "case", "", ":", "return", "selectBallot", "(", "I", ")", ";", "case", "", ":", "return", "selectRelocConstant", "(", "I", ")", ";", "case", "", ":", "return", "selectGroupStaticSize", "(", "I", ")", ";", "case", "", ":", "return", "selectReturnAddress", "(", "I", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstructionSelector16", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40198, "Length": 134, "Cover_Rate": 0.35733333333333334} {"Template_token": ["", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "HiReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "", ")", ";", "Register", "MaskedLo", ",", "MaskedHi", ";", "if", "(", "CanCopyLow32", ")", "{", "MaskedLo", "=", "LoReg", ";", "}", "else", "{", "Register", "MaskLo", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "MaskedLo", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MaskLo", ")", ".", "addReg", "(", "MaskReg", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "MaskedLo", ")", ".", "addReg", "(", "LoReg", ")", ".", "addReg", "(", "MaskLo", ")", ";", "}", "if", "(", "CanCopyHi32", ")", "{", "MaskedHi", "=", "HiReg", ";", "}", "else", "{", "Register", "MaskHi", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "MaskedHi", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MaskHi", ")", ".", "addReg", "(", "MaskReg", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "MaskedHi", ")", ".", "addReg", "(", "HiReg", ")", ".", "addReg", "(", "MaskHi", ")", ";", "}", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "MaskedLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MaskedHi", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector16", "Func": "selectG_PTRMASK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40199, "Length": 327, "Cover_Rate": 0.38744075829383884} {"Template_token": ["", "if", "(", "Opcode", "==", "-", "", ")", "return", "false", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "Dst", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "ICmp", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "TRI", ".", "getBoolRC", "(", ")", ",", "*", "MRI", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector16", "Func": "selectIntrinsicIcmp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40201, "Length": 101, "Cover_Rate": 0.3023952095808383} {"Template_token": ["", "return", "true", ";", "}", "int", "Opcode", "=", "getV_CMPOpcode", "(", "Pred", ",", "Size", ")", ";", "if", "(", "Opcode", "==", "-", "", ")", "return", "false", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "Dst", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "ICmp", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "TRI", ".", "getBoolRC", "(", ")", ",", "*", "MRI", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "AMDGPUInstructionSelector16", "Func": "selectIntrinsicIcmp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40202, "Length": 118, "Cover_Rate": 0.3532934131736527} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectMUBUFScratchOffset", "(", "MachineOperand", "&", "Root", ")", "const", "{", "Register", "Reg", "=", "Root", ".", "getReg", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "Register", "WaveBase", "=", "getWaveAddress", "(", "Def", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "WaveBase", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", "}", "}", ";", "}", "int64_t", "Offset", "=", "", ";", "Register", "BasePtr", ";", "if", "(", "mi_match", "(", "Reg", ",", "*", "MRI", ",", "m_GPtrAdd", "(", "m_Reg", "(", "BasePtr", ")", ",", "m_Copy", "(", "m_ICst", "(", "Offset", ")", ")", ")", ")", ")", "{", "if", "(", "!", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "Offset", ")", ")", "return", "{", "}", ";", "const", "MachineInstr", "*", "BasePtrDef", "=", "MRI", "->", "getVRegDef", "(", "BasePtr", ")", ";", "Register", "WaveBase", "=", "getWaveAddress", "(", "BasePtrDef", ")", ";"], "ground_truth": ["if", "(", "!", "WaveBase", ")", "return", "{", "}", ";"], "File": "AMDGPUInstructionSelector16", "Func": "selectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40203, "Length": 201, "Cover_Rate": 0.556786703601108} {"Template_token": ["", "Register", "RHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RBI", ".", "getRegBank", "(", "RHS", ",", "*", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "", ")", "return", "None", ";", "Register", "LHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "LHSDef", "=", "getDefSrcRegIgnoringCopies", "(", "LHS", ",", "*", "MRI", ")", ";", "if", "(", "LHSDef", "&&", "LHSDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "LHSDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector16", "Func": "selectScratchSVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40204, "Length": 145, "Cover_Rate": 0.41786743515850144} {"Template_token": ["", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "auto", "VDst_In", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";"], "File": "AMDGPUInstructionSelector16", "Func": "selectSMFMACIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40205, "Length": 84, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "MI", ".", "removeOperand", "(", "", ")", ";", "MI", ".", "removeOperand", "(", "", ")", ";", "MI", ".", "addOperand", "(", "VDst_In", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector16", "Func": "selectSMFMACIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40206, "Length": 53, "Cover_Rate": 0.3081395348837209} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "Root", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Src", ";", "unsigned", "Mods", ";", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3PModsImpl", "(", "Root", ".", "getReg", "(", ")", ",", "MRI", ",", "true", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}"], "ground_truth": ["}", "}", ";"], "File": "AMDGPUInstructionSelector16", "Func": "selectVOP3PModsDOT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40207, "Length": 91, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectVOP3PModsDOT", "(", "MachineOperand", "&", "Root", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "Root", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Src", ";"], "ground_truth": ["unsigned", "Mods", ";"], "File": "AMDGPUInstructionSelector16", "Func": "selectVOP3PModsDOT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40208, "Length": 41, "Cover_Rate": 0.3904761904761905} {"Template_token": ["", "if", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MRI", ".", "getType", "(", "Src", ")", "==", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", ")", "{", "Mods", "^=", "(", "", "|", "", ")", ";", "Src", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MI", "=", "MRI", ".", "getVRegDef", "(", "Src", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector16", "Func": "selectVOP3PModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40209, "Length": 60, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "const", "bool", "IsVALU", "=", "DstRB", "->", "getID", "(", ")", "==", "", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "IsVALU", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "Subtarget", "->", "getWavefrontSizeLog2", "(", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Subtarget", "->", "getWavefrontSizeLog2", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector16", "Func": "selectWaveAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40210, "Length": 108, "Cover_Rate": 0.5070422535211268} {"Template_token": ["", "if", "(", "IsVALU", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "Subtarget", "->", "getWavefrontSizeLog2", "(", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Subtarget", "->", "getWavefrontSizeLog2", "(", ")", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "IsVALU", "?", "", ":", "", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "RC", ",", "*", "MRI", ")", ")", "return", "false", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector16", "Func": "selectWaveAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40211, "Length": 113, "Cover_Rate": 0.5305164319248826} {"Template_token": ["", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "if", "(", "!", "Ty", ".", "isValid", "(", ")", "||", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "false", ";", "return", "MRI", ".", "getVRegDef", "(", "Reg", ")", "->", "getOpcode", "(", ")", "!=", "", "&&", "RC", "->", "hasSuperClassEq", "(", "TRI", ".", "getBoolRC", "(", ")", ")", ";", "}", "const", "RegisterBank", "*", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";"], "ground_truth": ["return", "RB", "->", "getID", "(", ")", "==", "", ";"], "File": "AMDGPUInstructionSelector17", "Func": "isVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40212, "Length": 82, "Cover_Rate": 0.5655172413793104} {"Template_token": ["", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "if", "(", "!", "Ty", ".", "isValid", "(", ")", "||", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "false", ";", "return", "MRI", ".", "getVRegDef", "(", "Reg", ")", "->", "getOpcode", "(", ")", "!=", "", "&&", "RC", "->", "hasSuperClassEq", "(", "TRI", ".", "getBoolRC", "(", ")", ")", ";", "}", "const", "RegisterBank", "*", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";"], "ground_truth": ["return", "RB", "->", "getID", "(", ")", "==", "", ";"], "File": "AMDGPUInstructionSelector17", "Func": "isVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40213, "Length": 82, "Cover_Rate": 0.5655172413793104} {"Template_token": ["", "assert", "(", "OffsetDef", ")", ";", "unsigned", "ImmOffset", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Readfirstlane", "=", "nullptr", ";", "if", "(", "OffsetDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Readfirstlane", "=", "OffsetDef", ";", "BaseOffset", "=", "OffsetDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetDef", "=", "getDefIgnoringCopies", "(", "BaseOffset", ",", "*", "MRI", ")", ";", "}", "if", "(", "OffsetDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "ImmOffset", "=", "OffsetDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "std", "::", "tie", "(", "BaseOffset", ",", "ImmOffset", ")", "=", "", "(", "*", "MRI", ",", "BaseOffset", ")", ";", "if", "(", "Readfirstlane", ")", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "Readfirstlane", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "BaseOffset", ")", ";", "BaseOffset", "=", "Readfirstlane", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "else", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "Register", "M0Base", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "M0Base", ")", ".", "addReg", "(", "BaseOffset", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "M0Base", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "gwsIntrinToOpcode", "(", "IID", ")", ")", ")", ";", "if", "(", "HasVSrc", ")", "{", "Register", "VSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MIB", ".", "addReg", "(", "VSrc", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "VSrc", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector17", "Func": "selectDSGWSIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40214, "Length": 353, "Cover_Rate": 0.6610486891385767} {"Template_token": ["", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "Readfirstlane", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "BaseOffset", ")", ";", "BaseOffset", "=", "Readfirstlane", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "else", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "Register", "M0Base", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "M0Base", ")", ".", "addReg", "(", "BaseOffset", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "M0Base", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "gwsIntrinToOpcode", "(", "IID", ")", ")", ")", ";", "if", "(", "HasVSrc", ")", "{"], "ground_truth": ["Register", "VSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectDSGWSIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40215, "Length": 175, "Cover_Rate": 0.32771535580524347} {"Template_token": ["", "Addr", "=", "AddrDef", "->", "Reg", ";", "}", "else", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Register", "SAddr", "=", "getSrcRegIgnoringCopies", "(", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "SAddr", "&&", "isSGPR", "(", "SAddr", ")", ")", "{", "Register", "PtrBaseOffset", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "Off", "=", "matchZeroExtendFromS32", "(", "*", "MRI", ",", "PtrBaseOffset", ")", ")", "{", "Addr", "=", "SAddr", ";", "VOffset", "=", "Off", ";", "}", "}", "}", "}", "if", "(", "isSGPR", "(", "Addr", ")", ")", "{", "Opc", "=", "", "(", "Opc", ")", ";", "if", "(", "!", "VOffset", ")", "{", "VOffset", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "VOffset", ")", ".", "addImm", "(", "", ")", ";", "}", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Addr", ")", ";", "if", "(", "isSGPR", "(", "Addr", ")", ")", "MIB", ".", "addReg", "(", "VOffset", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MachineMemOperand", "*", "LoadMMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "MachinePointerInfo", "LoadPtrI", "=", "LoadMMO", "->", "getPointerInfo", "(", ")", ";", "LoadPtrI", ".", "Offset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachinePointerInfo", "StorePtrI", "=", "LoadPtrI", ";", "LoadPtrI", ".", "AddrSpace", "=", "AS", "::", "GLOBAL_ADDRESS", ";", "StorePtrI", ".", "AddrSpace", "=", "AS", "::", "LOCAL_ADDRESS", ";", "auto", "F", "=", "LoadMMO", "->", "getFlags", "(", ")", "&", "~", "(", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOLoad", ")", ";", "LoadMMO", "=", "MF", "->", "getMachineMemOperand", "(", "LoadPtrI", ",", "F", "|", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "LoadMMO", "->", "getBaseAlign", "(", ")", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "StoreMMO", "=", "MF", "->", "getMachineMemOperand", "(", "StorePtrI", ",", "F", "|", "MachineMemOperand", "::", "MOStore", ",", "sizeof", "(", "int32_t", ")", ",", "Align", "(", "", ")", ")", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectGlobalLoadLds", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40216, "Length": 341, "Cover_Rate": 0.6155234657039711} {"Template_token": ["", "auto", "PtrBaseDef", "=", "getDefSrcRegIgnoringCopies", "(", "PtrBase", ",", "*", "MRI", ")", ";", "if", "(", "isSGPR", "(", "PtrBaseDef", "->", "Reg", ")", ")", "{", "if", "(", "ConstOffset", ">", "", ")", "{", "int64_t", "SplitImmOffset", ",", "RemainderOffset", ";", "std", "::", "tie", "(", "SplitImmOffset", ",", "RemainderOffset", ")", "=", "TII", ".", "splitFlatOffset", "(", "ConstOffset", ",", "AS", "::", "GLOBAL_ADDRESS", ",", "", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "RemainderOffset", ")", ")", "{", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "Register", "HighBits", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "HighBits", ")", ".", "addImm", "(", "RemainderOffset", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrBase", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "HighBits", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "SplitImmOffset", ")", ";", "}", ",", "}", "}", ";", "}", "}", "unsigned", "NumLiterals", "=", "!", "TII", ".", "isInlineConstant", "(", "APInt", "(", "", ",", "ConstOffset", "&", "", ")", ")", "+", "!", "TII", ".", "isInlineConstant", "(", "APInt", "(", "", ",", "ConstOffset", ">>", "", ")", ")", ";", "if", "(", "STI", ".", "getConstantBusLimit", "(", "", ")", ">", "NumLiterals", ")", "return", "None", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector17", "Func": "selectGlobalSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40217, "Length": 235, "Cover_Rate": 0.3654743390357698} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "bool", "IsUnsigned", "=", "I", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["I", ".", "setDesc", "(", "TII", ".", "get", "(", "IsUnsigned", "?", "", ":", "", ")", ")", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_AMDGPU_MAD_64_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40219, "Length": 48, "Cover_Rate": 0.4752475247524752} {"Template_token": ["", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Offset", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "%", "", "!=", "", "||", "DstSize", ">", "", ")", "return", "false", ";", "if", "(", "DstSize", "==", "", ")", "DstSize", "=", "", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "I", ".", "getOperand", "(", "", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "unsigned", "SubReg", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "Offset", "/", "", ",", "DstSize", "/", "", ")", ";", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubReg", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "*", "MF", ",", "TRI", ",", "*", "MRI", ",", "TII", ",", "RBI", ",", "I", ",", "*", "SrcRC", ",", "I", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_EXTRACT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40220, "Length": 215, "Cover_Rate": 0.6615384615384615} {"Template_token": ["", "Register", "IdxReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "LLT", "SrcTy", "=", "MRI", "->", "getType", "(", "SrcReg", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "SrcRB", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "IdxRB", "=", "RBI", ".", "getRegBank", "(", "IdxReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "IdxRB", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "SrcTy", ",", "*", "SrcRB", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "DstTy", ",", "*", "DstRB", ")", ";", "if", "(", "!", "SrcRC", "||", "!", "DstRC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "IdxReg", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "bool", "Is64", "=", "DstTy", ".", "getSizeInBits", "(", ")", "==", "", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "SrcRC", ",", "IdxReg", ",", "DstTy", ".", "getSizeInBits", "(", ")", "/", "", ")", ";", "if", "(", "SrcRB", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", "&&", "!", "Is64", ")", "return", "false", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";", "unsigned", "Opc", "=", "Is64", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcRB", "->", "getID", "(", ")", "!=", "", "||", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "!", "STI", ".", "useVGPRIndexMode", "(", ")", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_EXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40221, "Length": 462, "Cover_Rate": 0.7924528301886793} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "Src1Ty", "=", "MRI", "->", "getType", "(", "Src1Reg", ")", ";", "unsigned", "DstSize", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "InsSize", "=", "Src1Ty", ".", "getSizeInBits", "(", ")", ";", "int64_t", "Offset", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "%", "", "!=", "", "||", "InsSize", "%", "", "!=", "", ")", "return", "false", ";", "if", "(", "InsSize", ">", "", ")", "return", "false", ";", "unsigned", "SubReg", "=", "TRI", ".", "getSubRegFromChannel", "(", "Offset", "/", "", ",", "InsSize", "/", "", ")", ";"], "ground_truth": ["if", "(", "SubReg", "==", "", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_INSERT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40222, "Length": 150, "Cover_Rate": 0.38071065989847713} {"Template_token": ["", "unsigned", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "const", "RegisterBank", "*", "VecRB", "=", "RBI", ".", "getRegBank", "(", "VecReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "ValRB", "=", "RBI", ".", "getRegBank", "(", "ValReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "IdxRB", "=", "RBI", ".", "getRegBank", "(", "IdxReg", ",", "*", "MRI", ",", "TRI", ")", ";", "assert", "(", "VecTy", ".", "getElementType", "(", ")", "==", "ValTy", ")", ";", "if", "(", "IdxRB", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "VecTy", ",", "*", "VecRB", ")", ";", "const", "TargetRegisterClass", "*", "ValRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "ValTy", ",", "*", "ValRB", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "VecReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "ValReg", ",", "*", "ValRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "IdxReg", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "VecRB", "->", "getID", "(", ")", "==", "", "&&", "ValSize", "!=", "", ")", "return", "false", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "VecRC", ",", "IdxReg", ",", "ValSize", "/", "", ")", ";", "const", "bool", "IndexMode", "=", "VecRB", "->", "getID", "(", ")", "==", "", "&&", "STI", ".", "useVGPRIndexMode", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "IndexMode", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";", "const", "MCInstrDesc", "&", "RegWriteOp", "=", "TII", ".", "getIndirectRegWriteMovRelPseudo", "(", "VecSize", ",", "ValSize", ",", "VecRB", "->", "getID", "(", ")", "==", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "RegWriteOp", ",", "DstReg", ")", ".", "addReg", "(", "VecReg", ")", ".", "addReg", "(", "ValReg", ")", ".", "addImm", "(", "SubReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "MCInstrDesc", "&", "GPRIDXDesc", "=", "TII", ".", "getIndirectGPRIDXPseudo", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "VecRC", ")", ",", "false", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "GPRIDXDesc", ",", "DstReg", ")", ".", "addReg", "(", "VecReg", ")", ".", "addReg", "(", "ValReg", ")", ".", "addReg", "(", "IdxReg", ")", ".", "addImm", "(", "SubReg", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_INSERT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40223, "Length": 410, "Cover_Rate": 0.7824427480916031} {"Template_token": ["", "return", "selectEndCfIntrinsic", "(", "I", ")", ";", "case", "", ":", "case", "", ":", "return", "selectDSOrderedIntrinsic", "(", "I", ",", "IntrinsicID", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectDSGWntrinsic", "(", "I", ",", "IntrinsicID", ")", ";", "case", "", ":", "return", "selectDSAppendConsume", "(", "I", ",", "true", ")", ";", "case", "", ":", "return", "selectDSAppendConsume", "(", "I", ",", "false", ")", ";", "case", "", ":", "return", "selectSBarrier", "(", "I", ")", ";", "case", "", ":", "return", "selectGlobalAtomicFadd", "(", "I", ",", "I", ".", "getOperand", "(", "", ")", ",", "I", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "case", "", ":", "return", "selectBufferLoadLds", "(", "I", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40224, "Length": 115, "Cover_Rate": 0.5867346938775511} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "RegisterBank", "*", "DstBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstBank", ")", ";", "if", "(", "!", "DstRC", ")", "return", "false", ";", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "DstRC", ",", "SrcSize", "/", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "DstReg", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "I", "+", "", ")", ";", "MIB", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "Src", ".", "isUndef", "(", ")", ")", ")", ";", "MIB", ".", "addImm", "(", "SubRegs", "[", "I", "]", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";"], "ground_truth": ["if", "(", "SrcRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "Src", ".", "getReg", "(", ")", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_MERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40225, "Length": 211, "Cover_Rate": 0.6393939393939394} {"Template_token": ["", "}", "unsigned", "NewOpc", "=", "IsVGPR", "?", "", ":", "", ";", "const", "TargetRegisterClass", "&", "RegRC", "=", "IsVGPR", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "DstRB", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "SrcRB", ")", ";", "const", "TargetRegisterClass", "*", "MaskRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "MaskTy", ",", "*", "MaskRB", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "MaskReg", ",", "*", "MaskRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "assert", "(", "MaskTy", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "MaskReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "HiReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "", ")", ";", "Register", "MaskedLo", ",", "MaskedHi", ";", "if", "(", "CanCopyLow32", ")", "{", "MaskedLo", "=", "LoReg", ";", "}", "else", "{", "Register", "MaskLo", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "MaskedLo", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MaskLo", ")", ".", "addReg", "(", "MaskReg", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "MaskedLo", ")", ".", "addReg", "(", "LoReg", ")", ".", "addReg", "(", "MaskLo", ")", ";", "}", "if", "(", "CanCopyHi32", ")", "{", "MaskedHi", "=", "HiReg", ";", "}", "else", "{", "Register", "MaskHi", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "MaskedHi", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MaskHi", ")", ".", "addReg", "(", "MaskReg", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "MaskedHi", ")", ".", "addReg", "(", "HiReg", ")", ".", "addReg", "(", "MaskHi", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "MaskedLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MaskedHi", ")", ".", "addImm", "(", "", ")", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_PTRMASK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40226, "Length": 488, "Cover_Rate": 0.5844311377245509} {"Template_token": ["", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "ExtI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "SrcBank", "->", "getID", "(", ")", "==", "", "&&", "DstSize", "<=", "", ")", "{", "const", "TargetRegisterClass", "&", "SrcRC", "=", "InReg", "&&", "DstSize", ">", "", "?", "", ":", "", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "Signed", "&&", "DstSize", "==", "", "&&", "(", "SrcSize", "==", "", "||", "SrcSize", "==", "", ")", ")", "{", "const", "unsigned", "SextOpc", "=", "SrcSize", "==", "", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "SextOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", ",", "*", "MRI", ")", ";", "}", "const", "unsigned", "BFE64", "=", "Signed", "?", "", ":", "", ";", "const", "unsigned", "BFE32", "=", "Signed", "?", "", ":", "", ";", "if", "(", "DstSize", ">", "", "&&", "(", "SrcSize", "<=", "", "||", "InReg", ")", ")", "{", "Register", "ExtReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "UndefReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SubReg", "=", "InReg", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "UndefReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ExtReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "UndefReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "BFE64", ")", ",", "DstReg", ")", ".", "addReg", "(", "ExtReg", ")", ".", "addImm", "(", "SrcSize", "<<", "", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", ",", "*", "MRI", ")", ";", "}", "unsigned", "Mask", ";", "if", "(", "!", "Signed", "&&", "shouldUseAndMask", "(", "SrcSize", ",", "Mask", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Mask", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "BFE32", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "SrcSize", "<<", "", ")", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_SZA_EXT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40227, "Length": 415, "Cover_Rate": 0.43274244004171014} {"Template_token": ["", "Register", "DstReg0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", "->", "getType", "(", "DstReg0", ")", ";", "LLT", "SrcTy", "=", "MRI", "->", "getType", "(", "SrcReg", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ")", ";", "if", "(", "!", "SrcRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "SrcRC", ",", "DstSize", "/", "", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "NumDst", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Dst", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubRegs", "[", "I", "]", ")", ";"], "ground_truth": ["SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubRegs", "[", "I", "]", ")", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_UNMERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40230, "Length": 218, "Cover_Rate": 0.6337209302325582} {"Template_token": ["", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "SrcRC", ",", "DstSize", "/", "", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "NumDst", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Dst", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubRegs", "[", "I", "]", ")", ";", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubRegs", "[", "I", "]", ")", ";", "if", "(", "!", "SrcRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "DstRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "Dst", ".", "getReg", "(", ")", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_UNMERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40231, "Length": 172, "Cover_Rate": 0.5} {"Template_token": ["", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "const", "RegClassOrRegBank", "&", "RegClassOrBank", "=", "MRI", "->", "getRegClassOrRegBank", "(", "DefReg", ")", ";", "const", "TargetRegisterClass", "*", "DefRC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "!", "DefRC", ")", "{", "if", "(", "!", "DefTy", ".", "isValid", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector17", "Func": "selectPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40233, "Length": 68, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "DstBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "", ",", "*", "DstBank", ")", ";", "if", "(", "!", "DstRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "return", "false", ";"], "ground_truth": ["const", "bool", "IsVALU", "=", "DstBank", "->", "getID", "(", ")", "==", "", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectRelocConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40234, "Length": 80, "Cover_Rate": 0.34334763948497854} {"Template_token": ["", "ImmOffset", "=", "ConstOffset", ";", "}", "auto", "AddrDef", "=", "getDefSrcRegIgnoringCopies", "(", "Addr", ",", "*", "MRI", ")", ";", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ImmOffset", ")", ";", "}", "}", "}", ";", "}", "Register", "SAddr", "=", "AddrDef", "->", "Reg", ";", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Register", "LHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "LHSDef", "=", "getDefSrcRegIgnoringCopies", "(", "LHS", ",", "*", "MRI", ")", ";", "auto", "RHSDef", "=", "getDefSrcRegIgnoringCopies", "(", "RHS", ",", "*", "MRI", ")", ";", "if", "(", "LHSDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "isSGPR", "(", "RHSDef", "->", "Reg", ")", ")", "{", "int", "FI", "=", "LHSDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "&", "I", "=", "*", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "SAddr", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SAddr", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "RHSDef", "->", "Reg", ")", ";", "}", "}", "if", "(", "!", "isSGPR", "(", "SAddr", ")", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "SAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["MIB", ".", "addImm", "(", "ImmOffset", ")", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectScratchSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40235, "Length": 321, "Cover_Rate": 0.779126213592233} {"Template_token": ["", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ImmOffset", ")", ";", "}", "}", "}", ";", "}", "if", "(", "!", "isSGPR", "(", "LHS", ")", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "LHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ImmOffset", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector17", "Func": "selectScratchSVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40236, "Length": 128, "Cover_Rate": 0.3798219584569733} {"Template_token": ["", "if", "(", "ConstOffset", "!=", "", "&&", "TII", ".", "isLegalFLATOffset", "(", "ConstOffset", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", "{", "Addr", "=", "PtrBase", ";", "ImmOffset", "=", "ConstOffset", ";", "}", "auto", "AddrDef", "=", "getDefSrcRegIgnoringCopies", "(", "Addr", ",", "*", "MRI", ")", ";", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "None", ";", "Register", "RHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RBI", ".", "getRegBank", "(", "RHS", ",", "*", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "", ")", "return", "None", ";", "Register", "LHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "LHSDef", "=", "getDefSrcRegIgnoringCopies", "(", "LHS", ",", "*", "MRI", ")", ";", "if", "(", "LHSDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "LHSDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ImmOffset", ")", ";", "}", "}", "}", ";", "}", "if", "(", "!", "isSGPR", "(", "LHS", ")", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "LHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ImmOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector17", "Func": "selectScratchSVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40237, "Length": 277, "Cover_Rate": 0.8219584569732937} {"Template_token": ["", "if", "(", "!", "OffsetVal", "||", "!", "isInt", "<", "", ">", "(", "*", "OffsetVal", ")", ")", "return", "None", ";"], "ground_truth": ["return", "Lo_32", "(", "*", "OffsetVal", ")", ";"], "File": "AMDGPUInstructionSelector18", "Func": "getConstantZext32Val", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40238, "Length": 25, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "MachineInstr", "*", "RootI", "=", "getDefIgnoringCopies", "(", "Root", ",", "MRI", ")", ";", "if", "(", "RootI", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_PTR_ADD", ")", "return", "{", "Root", ",", "", "}", ";", "MachineOperand", "&", "RHS", "=", "RootI", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["Optional", "<", "ValueAndVReg", ">", "MaybeOffset", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ",", "true", ")", ";"], "File": "AMDGPUInstructionSelector18", "Func": "getPtrBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40239, "Length": 60, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FABS", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FABS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR_TRUNC", ":", "return", "selectG_BUILD_VECTOR_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FREEZE", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectG_LOAD_STORE_ATOMICRMW", "(", "I", ")", ";", "case", "", ":", "return", "selectG__ATOMIC_CMPXCHG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "case", "TargetOpcode", "::", "G_SEXT_INREG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":"], "ground_truth": ["return", "selectG_GLOBAL_VALUE", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector18", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40240, "Length": 409, "Cover_Rate": 0.574438202247191} {"Template_token": ["", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectG_LOAD_STORE_ATOMICRMW", "(", "I", ")", ";", "case", "", ":", "return", "selectG__ATOMIC_CMPXCHG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "case", "TargetOpcode", "::", "G_SEXT_INREG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "selectG_GLOBAL_VALUE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTRMASK", ":", "return", "selectG_PTRMASK", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "selectG_EXTRACT_VECTOR_ELT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "selectG_INSERT_VECTOR_ELT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "selectG_SHUFFLE_VECTOR", "(", "I", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstructionSelector18", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40241, "Length": 257, "Cover_Rate": 0.3609550561797753} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "Size", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "const", "bool", "Is64", "=", "Size", "==", "", ";", "if", "(", "Size", "!=", "STI", ".", "getWavefrontSize", "(", ")", ")", "return", "false", ";", "Optional", "<", "ValueAndVReg", ">", "Arg", "=", "getConstantVRegValWithLookThrough", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ",", "true", ")", ";"], "ground_truth": ["if", "(", "Arg", ".", "hasValue", "(", ")", ")", "{"], "File": "AMDGPUInstructionSelector18", "Func": "selectBallot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40242, "Length": 105, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "!", "RC", ")", "return", "true", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ";", "}", "if", "(", "!", "isVCC", "(", "SrcReg", ",", "*", "MRI", ")", ")", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "TRI", ".", "getBoolRC", "(", ")", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "Optional", "<", "ValueAndVReg", ">", "ConstVal", "=", "getConstantVRegValWithLookThrough", "(", "SrcReg", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstVal", ")", "{", "unsigned", "MovOpc", "=", "STI", ".", "isWave64", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "DstReg", ")", ".", "addImm", "(", "ConstVal", "->", "Value", ".", "getBoolValue", "(", ")", "?", "-", "", ":", "", ")", ";", "}", "else", "{", "Register", "MaskedReg", "=", "MRI", "->", "createVirtualRegister", "(", "SrcRC", ")", ";", "unsigned", "AndOpc", "=", "TRI", ".", "isSGPRClass", "(", "SrcRC", ")", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "MaskedReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MaskedReg", ")", ";", "}", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "SrcReg", ")", ")", "MRI", "->", "setRegClass", "(", "SrcReg", ",", "SrcRC", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "RC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ")", "return", "false", ";", "return", "true", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "*", "MRI", ")", ";", "if", "(", "!", "RC", ")", "continue", ";"], "ground_truth": ["RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "*", "RC", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector18", "Func": "selectCOPY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40243, "Length": 384, "Cover_Rate": 0.758893280632411} {"Template_token": ["", "if", "(", "DstBank", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Src0", ")", "!=", "S32", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "auto", "ConstSrc1", "=", "getConstantVRegValWithLookThrough", "(", "Src1", ",", "*", "MRI", ",", "true", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc1", ")", "{", "auto", "ConstSrc0", "=", "getConstantVRegValWithLookThrough", "(", "Src0", ",", "*", "MRI", ",", "true", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc0", ")", "{", "const", "int64_t", "K0", "=", "ConstSrc0", "->", "Value", ".", "getSExtValue", "(", ")", ";", "const", "int64_t", "K1", "=", "ConstSrc1", "->", "Value", ".", "getSExtValue", "(", ")", ";", "uint32_t", "Lo16", "=", "static_cast", "<", "uint32_t", ">", "(", "K0", ")", "&", "", ";", "uint32_t", "Hi16", "=", "static_cast", "<", "uint32_t", ">", "(", "K1", ")", "&", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addImm", "(", "Lo16", "|", "(", "Hi16", "<<", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "", ",", "*", "MRI", ")", ";", "}", "}", "MachineInstr", "*", "Src1Def", "=", "getDefIgnoringCopies", "(", "Src1", ",", "*", "MRI", ")", ";", "if", "(", "Src1Def", "&&", "Src1Def", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "", ",", "*", "MRI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "Src0", ",", "", ",", "*", "MRI", ")", ";", "}", "Register", "ShiftSrc0", ";", "Register", "ShiftSrc1", ";", "bool", "Shift0", "=", "mi_match", "(", "Src0", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc0", ")", ",", "m_SpecificICst", "(", "", ")", ")", ")", ")", ";", "bool", "Shift1", "=", "mi_match", "(", "Src1", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc1", ")", ",", "m_SpecificICst", "(", "", ")", ")", ")", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "Shift0", "&&", "Shift1", ")", "{", "Opc", "=", "", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc0", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Shift1", ")", "{"], "File": "AMDGPUInstructionSelector18", "Func": "selectG_BUILD_VECTOR_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40244, "Length": 399, "Cover_Rate": 0.6404494382022472} {"Template_token": ["", "Register", "VDstIn", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "VDst", ")", ";", "Optional", "<", "ValueAndVReg", ">", "ConstSelect", "=", "getConstantVRegValWithLookThrough", "(", "LaneSelect", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSelect", ")", "{", "MIB", ".", "addReg", "(", "Val", ")", ";", "MIB", ".", "addImm", "(", "ConstSelect", "->", "Value", ".", "getSExtValue", "(", ")", "&", "maskTrailingOnes", "<", "uint64_t", ">", "(", "STI", ".", "getWavefrontSizeLog2", "(", ")", ")", ")", ";", "}", "else", "{", "Optional", "<", "ValueAndVReg", ">", "ConstVal", "=", "getConstantVRegValWithLookThrough", "(", "Val", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstVal", "&&", "", "(", "ConstVal", "->", "Value", ".", "getSExtValue", "(", ")", ",", "STI", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "MIB", ".", "addImm", "(", "ConstVal", "->", "Value", ".", "getSExtValue", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "LaneSelect", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Val", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "LaneSelect", ",", "", ",", "*", "MRI", ")", ";", "BuildMI", "(", "*", "MBB", ",", "*", "MIB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "LaneSelect", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "}", "}", "MIB", ".", "addReg", "(", "VDstIn", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector18", "Func": "selectWritelane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40245, "Length": 238, "Cover_Rate": 0.6878612716763006} {"Template_token": ["", "case", "CmpInst", "::", "ICMP_SGE", ":", "return", "", ";", "case", "CmpInst", "::", "ICMP_SLT", ":", "return", "", ";", "case", "CmpInst", "::", "ICMP_SLE", ":", "return", "", ";", "case", "CmpInst", "::", "ICMP_UGT", ":", "return", "", ";", "case", "CmpInst", "::", "ICMP_UGE", ":", "return", "", ";", "case", "CmpInst", "::", "ICMP_ULT", ":", "return", "", ";", "case", "CmpInst", "::", "ICMP_ULE", ":", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector19", "Func": "getS_CMPOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40246, "Length": 57, "Cover_Rate": 0.4253731343283582} {"Template_token": ["", "assert", "(", "Size", "==", "", "||", "Size", "==", "", ")", ";", "switch", "(", "P", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CmpInst", "::", "ICMP_NE", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_EQ", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_SGT", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_SGE", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_SLT", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_SLE", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_UGT", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_UGE", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_ULT", ":"], "ground_truth": ["return", "Size", "==", "", "?", "", ":", "", ";"], "File": "AMDGPUInstructionSelector19", "Func": "getV_CMPOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40247, "Length": 149, "Cover_Rate": 0.6834862385321101} {"Template_token": ["", "if", "(", "RC", ")", "return", "RC", "->", "getID", "(", ")", "==", "", "&&", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "==", "", ";", "const", "RegisterBank", "*", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";", "return", "RB", "->", "getID", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector19", "Func": "isSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40248, "Length": 52, "Cover_Rate": 0.4369747899159664} {"Template_token": ["", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":"], "ground_truth": ["return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ",", "CoverageInfo", ")", ";"], "File": "AMDGPUInstructionSelector19", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40249, "Length": 102, "Cover_Rate": 0.35664335664335667} {"Template_token": ["", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":"], "ground_truth": ["return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ",", "CoverageInfo", ")", ";"], "File": "AMDGPUInstructionSelector19", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40250, "Length": 102, "Cover_Rate": 0.35664335664335667} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ";", "const", "MachineOperand", "&", "Src", "=", "I", ".", "getOperand", "(", "", ")", ";", "unsigned", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isSCC", "(", "SrcReg", ",", "MRI", ")", ")", "{", "unsigned", "DstReg", "=", "TRI", ".", "getRegSizeInBits", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "unsigned", "DstSize", "=", "TRI", ".", "getRegSizeInBits", "(", "DstReg", ",", "MRI", ")", ";", "if", "(", "DstSize", "==", "", ")", "{", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectCOPY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40251, "Length": 163, "Cover_Rate": 0.5544217687074829} {"Template_token": ["", "assert", "(", "Size", "==", "", "||", "Size", "==", "", ")", ";", "unsigned", "Opcode", "=", "getV_CMPOpcode", "(", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ",", "Size", ")", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "ICmp", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "MRI", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector19", "Func": "selectG_ICMP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40252, "Length": 133, "Cover_Rate": 0.35278514588859416} {"Template_token": ["", "DebugLoc", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SrcReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "assert", "(", "Size", "==", "", ")", ";", "unsigned", "CCReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "isSCC", "(", "CCReg", ",", "MRI", ")", ")", "{", "unsigned", "Opcode", "=", "getS_CMPOpcode", "(", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ",", "Size", ")", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CCReg", ")", ".", "addReg", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "CCReg", ",", "", ",", "MRI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectG_ICMP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40253, "Length": 194, "Cover_Rate": 0.5145888594164456} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "SubReg", "=", "TRI", ".", "getSubRegFromChannel", "(", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "/", "", ")", ";", "DebugLoc", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Ins", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ")", ".", "addDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "SubReg", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Ins", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "MRI", ")", ";", "if", "(", "!", "RC", ")", "continue", ";", "RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "*", "RC", ",", "MRI", ")", ";", "}"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectG_INSERT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40254, "Length": 215, "Cover_Rate": 0.9347826086956522} {"Template_token": ["", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "", ":", "{", "MachineFunction", "*", "MF", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "InputPtrReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "std", "::", "tie", "(", "InputPtrReg", ",", "RC", ")", "=", "MFI", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "InputPtrReg", ")", "report_fatal_error", "(", "", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", "->", "getRegister", "(", ")", ")", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40255, "Length": 149, "Cover_Rate": 0.6742081447963801} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "std", "::", "tie", "(", "InputPtrReg", ",", "RC", ")", "=", "MFI", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "InputPtrReg", ")", "report_fatal_error", "(", "", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", "->", "getRegister", "(", ")", ")", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40256, "Length": 94, "Cover_Rate": 0.4253393665158371} {"Template_token": ["", "switch", "(", "LoadSize", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "}", "MachineInstr", "*", "Flat", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Flat", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectG_LOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40257, "Length": 109, "Cover_Rate": 0.4759825327510917} {"Template_token": ["", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "}", "MachineInstr", "*", "Flat", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Flat", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector19", "Func": "selectG_LOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40258, "Length": 94, "Cover_Rate": 0.4104803493449782} {"Template_token": ["", "if", "(", "isSCC", "(", "CCReg", ",", "MRI", ")", ")", "{", "unsigned", "SelectOpcode", "=", "Size", "==", "", "?", "", ":", "", ";", "MachineInstr", "*", "CopySCC", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "CCReg", ")", ";", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "CCReg", ")", ")", "MRI", ".", "setRegClass", "(", "CCReg", ",", "TRI", ".", "getConstrainedRegClassForOperand", "(", "CCOp", ",", "MRI", ")", ")", ";"], "ground_truth": ["MachineInstr", "*", "Select", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "SelectOpcode", ")", ",", "DstReg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectG_SELECT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40259, "Length": 120, "Cover_Rate": 0.32} {"Template_token": ["", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "}", "MachineInstr", "*", "Flat", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Flat", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector19", "Func": "selectG_STORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40260, "Length": 115, "Cover_Rate": 0.5275229357798165} {"Template_token": ["", "}", "MachineInstr", "*", "Flat", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Flat", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectG_STORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40261, "Length": 87, "Cover_Rate": 0.39908256880733944} {"Template_token": ["", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "DstTy", ".", "isScalar", "(", ")", ")", "return", "false", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "SrcBank", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "SrcTy", "!=", "S1", "||", "DstSize", ">", "", ")", "return", "false", ";", "unsigned", "Opcode", "=", "DstSize", ">", "", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "DstSize", ">", "", "?", "&", "", ":", "&", "", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "TmpReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Signed", "?", "-", "", ":", "", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "MRI", ")", ";", "}", "if", "(", "SrcBank", "->", "getID", "(", ")", "==", "", "&&", "DstSize", "<=", "", ")", "{", "if", "(", "SrcTy", "!=", "S1", ")", "return", "false", ";", "MachineInstr", "*", "ExtI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Signed", "?", "-", "", ":", "", ")", ".", "addUse", "(", "SrcReg", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "ExtI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "return", "selectCOPY", "(", "I", ")", ";", "if", "(", "SrcBank", "->", "getID", "(", ")", "==", "", "&&", "DstSize", "<=", "", ")", "{", "const", "unsigned", "BFE", "=", "Signed", "?", "", ":", "", ";"], "ground_truth": ["MachineInstr", "*", "ExtI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "BFE", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "SrcSize", ")", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectG_SZA_EXT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40262, "Length": 370, "Cover_Rate": 0.4223744292237443} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectG_TRUNC", "(", "MachineInstr", "&", "I", ")", "const", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "const", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "if", "(", "!", "DstTy", ".", "isScalar", "(", ")", ")", "return", "false", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["const", "RegisterBank", "*", "SrcRB", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectG_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40263, "Length": 135, "Cover_Rate": 0.43130990415335463} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "SmallVector", "<", "GEPInfo", ",", "", ">", "AddrInfo", ";", "getAddrModeInfo", "(", "*", "MI", ",", "MRI", ",", "AddrInfo", ")", ";", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "", ")", "return", "None", ";", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "if", "(", "!", "GEPInfo", ".", "Imm", "||", "!", "isUInt", "<", "", ">", "(", "GEPInfo", ".", "Imm", ")", ")", "return", "None", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "GEPInfo", ".", "Imm", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "OffsetReg", ")", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectSmrdSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40264, "Length": 195, "Cover_Rate": 0.8986175115207373} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "SmallVector", "<", "GEPInfo", ",", "", ">", "AddrInfo", ";", "getAddrModeInfo", "(", "*", "MI", ",", "MRI", ",", "AddrInfo", ")", ";", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "", ")", "return", "None", ";"], "ground_truth": ["const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectSmrdSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40265, "Length": 86, "Cover_Rate": 0.39631336405529954} {"Template_token": ["", "Optional", "<", "ValueAndVReg", ">", "MaybeOffset", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ",", "true", ")", ";", "if", "(", "!", "MaybeOffset", ")", "return", "{", "Root", ",", "", "}", ";", "return", "{", "RootI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MaybeOffset", "->", "Value", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "getPtrBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40266, "Length": 50, "Cover_Rate": 0.4424778761061947} {"Template_token": ["", "if", "(", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "&&", "STI", ".", "ldsRequiresM0Init", "(", ")", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "-", "", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "initM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40267, "Length": 63, "Cover_Rate": 0.5779816513761468} {"Template_token": ["", "const", "LLT", "PtrTy", "=", "MRI", "->", "getType", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "AS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";", "if", "(", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "&&", "STI", ".", "ldsRequiresM0Init", "(", ")", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "-", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "initM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40268, "Length": 94, "Cover_Rate": 0.8623853211009175} {"Template_token": ["", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset0", "/", "Size", ")", "||", "!", "isUInt", "<", "", ">", "(", "Offset1", "/", "Size", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "hasUsableDSOffset", "(", ")", "||", "STI", ".", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "KnownBits", "->", "signBitIsZero", "(", "Base", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "isDSOffset2Legal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40269, "Length": 52, "Cover_Rate": 0.5842696629213483} {"Template_token": ["", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset0", "/", "Size", ")", "||", "!", "isUInt", "<", "", ">", "(", "Offset1", "/", "Size", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "hasUsableDSOffset", "(", ")", "||", "STI", ".", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "KnownBits", "->", "signBitIsZero", "(", "Base", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "isDSOffset2Legal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40270, "Length": 52, "Cover_Rate": 0.5842696629213483} {"Template_token": ["", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "hasUsableDSOffset", "(", ")", "||", "STI", ".", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "KnownBits", "->", "signBitIsZero", "(", "Base", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40272, "Length": 39, "Cover_Rate": 0.7358490566037735} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "RC", ")", "{", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "return", "RC", "->", "hasSuperClassEq", "(", "TRI", ".", "getBoolRC", "(", ")", ")", "&&", "Ty", ".", "isValid", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ";", "}", "const", "RegisterBank", "*", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";", "return", "RB", "->", "getID", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "isVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40273, "Length": 85, "Cover_Rate": 0.6854838709677419} {"Template_token": ["", "bool", "InstructionSelector", "::", "isVCC", "(", "Register", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "return", "false", ";", "auto", "&", "RegClassOrBank", "=", "MRI", ".", "getRegClassOrRegBank", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "RC", ")", "{", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "return", "RC", "->", "hasSuperClassEq", "(", "TRI", ".", "getBoolRC", "(", ")", ")", "&&", "Ty", ".", "isValid", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ";", "}", "const", "RegisterBank", "*", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";"], "ground_truth": ["return", "RB", "->", "getID", "(", ")", "==", "", ";"], "File": "AMDGPUInstructionSelector1", "Func": "isVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40274, "Length": 121, "Cover_Rate": 0.9758064516129032} {"Template_token": ["", "static", "Register", "matchZeroExtendFromS32", "(", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "{", "Register", "ZExtSrc", ";", "if", "(", "mi_match", "(", "Reg", ",", "MRI", ",", "m_GZExt", "(", "m_Reg", "(", "ZExtSrc", ")", ")", ")", ")", "return", "MRI", ".", "getType", "(", "ZExtSrc", ")", "==", "LLT", "::", "scalar", "(", "", ")", "?", "ZExtSrc", ":", "Register", "(", ")", ";", "const", "MachineInstr", "*", "Def", "=", "getDefIgnoringCopies", "(", "Reg", ",", "MRI", ")", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "int64_t", "MergeRHS", ";"], "ground_truth": ["if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "MergeRHS", ")", ")", "&&", "MergeRHS", "==", "", ")", "{"], "File": "AMDGPUInstructionSelector1", "Func": "matchZeroExtendFromS32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40275, "Length": 109, "Cover_Rate": 0.8384615384615385} {"Template_token": ["", "if", "(", "mi_match", "(", "Reg", ",", "MRI", ",", "m_GZExt", "(", "m_Reg", "(", "ZExtSrc", ")", ")", ")", ")", "return", "MRI", ".", "getType", "(", "ZExtSrc", ")", "==", "LLT", "::", "scalar", "(", "", ")", "?", "ZExtSrc", ":", "Register", "(", ")", ";", "const", "MachineInstr", "*", "Def", "=", "getDefIgnoringCopies", "(", "Reg", ",", "MRI", ")", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "int64_t", "MergeRHS", ";", "if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "MergeRHS", ")", ")", "&&", "MergeRHS", "==", "", ")", "{"], "ground_truth": ["return", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "matchZeroExtendFromS32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40276, "Length": 106, "Cover_Rate": 0.8153846153846154} {"Template_token": ["", "void", "InstructionSelector", "::", "renderFrameIndex", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{", "MIB", ".", "addFrameIndex", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "renderFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40277, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "MIB", ".", "addFrameIndex", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "renderFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40278, "Length": 19, "Cover_Rate": 0.5} {"Template_token": ["", "renderTruncTImm", "(", "MIB", ",", "MI", ",", "OpIdx", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "renderTruncTImm16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40282, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "void", "renderTruncTImm32", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{", "renderTruncTImm", "(", "MIB", ",", "MI", ",", "OpIdx", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "renderTruncTImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40283, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "renderTruncTImm", "(", "MIB", ",", "MI", ",", "OpIdx", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "renderTruncTImm8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40285, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "if", "(", "!", "MRI", "->", "use_nodbg_empty", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Function", "&", "F", "=", "MBB", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "NoFpRet", "(", "F", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Error", ")", ";", "F", ".", "getContext", "(", ")", ".", "diagnose", "(", "NoFpRet", ")", ";", "return", "false", ";", "}", "MachineOperand", "&", "VDataIn", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "VIndex", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "VOffset", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "SOffset", "=", "MI", ".", "getOperand", "(", "", ")", ";", "int16_t", "Offset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "bool", "HasVOffset", "=", "!", "isOperandImmEqual", "(", "VOffset", ",", "", ",", "*", "MRI", ")", ";", "bool", "HasVIndex", "=", "!", "isOperandImmEqual", "(", "VIndex", ",", "", ",", "*", "MRI", ")", ";", "unsigned", "Opcode", ";", "if", "(", "HasVOffset", ")", "{", "Opcode", "=", "HasVIndex", "?", "", ":", "", ";", "}", "else", "{", "Opcode", "=", "HasVIndex", "?", "", ":", "", ";", "}", "if", "(", "MRI", "->", "getType", "(", "VDataIn", ".", "getReg", "(", ")", ")", ".", "isVector", "(", ")", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "}", "}", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "I", ".", "add", "(", "VDataIn", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "Register", "IdxReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "*", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "IdxReg", ")", ".", "addReg", "(", "VIndex", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "VOffset", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ";", "I", ".", "addReg", "(", "IdxReg", ")", ";", "}", "else", "if", "(", "HasVIndex", ")", "{", "I", ".", "add", "(", "VIndex", ")", ";", "}", "else", "if", "(", "HasVOffset", ")", "{", "I", ".", "add", "(", "VOffset", ")", ";", "}", "I", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "I", ".", "add", "(", "SOffset", ")", ";", "I", ".", "addImm", "(", "Offset", ")", ";", "renderExtractSLC", "(", "I", ",", "MI", ",", "", ")", ";", "I", ".", "cloneMemRefs", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectAMDGPU_BUFFER_ATOMIC_FADD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40288, "Length": 426, "Cover_Rate": 0.8623481781376519} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "Size", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "const", "bool", "Is64", "=", "Size", "==", "", ";", "if", "(", "Size", "!=", "STI", ".", "getWavefrontSize", "(", ")", ")", "return", "false", ";", "Optional", "<", "ValueAndVReg", ">", "Arg", "=", "getConstantVRegValWithLookThrough", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ",", "true", ")", ";", "if", "(", "Arg", ".", "hasValue", "(", ")", ")", "{", "const", "int64_t", "Value", "=", "Arg", ".", "getValue", "(", ")", ".", "Value", ";", "if", "(", "Value", "==", "", ")", "{", "unsigned", "Opcode", "=", "Is64", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "if", "(", "Value", "==", "-", "", ")", "{", "Register", "SrcReg", "=", "Is64", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "return", "false", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUInstructionSelector1", "Func": "selectBallot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40289, "Length": 200, "Cover_Rate": 0.7067137809187279} {"Template_token": ["", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["MI", ".", "RemoveOperand", "(", "", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectBVHIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40290, "Length": 28, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "TRI", ".", "getBoolRC", "(", ")", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "Register", "MaskedReg", "=", "MRI", "->", "createVirtualRegister", "(", "SrcRC", ")", ";", "unsigned", "AndOpc", "=", "TRI", ".", "isSGPRClass", "(", "SrcRC", ")", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "MaskedReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MaskedReg", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "SrcReg", ")", ")", "MRI", "->", "setRegClass", "(", "SrcReg", ",", "SrcRC", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "RC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ")", "return", "false", ";", "return", "true", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", ".", "operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "MO", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "continue", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectCOPY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40291, "Length": 219, "Cover_Rate": 0.5140845070422535} {"Template_token": ["", "Register", "Src0", "=", "ChooseDenom", "!=", "", "?", "Numer", ":", "Denom", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Dst0", ")", ".", "addDef", "(", "Dst1", ")", ".", "addImm", "(", "", ")", ".", "addUse", "(", "Src0", ")", ".", "addImm", "(", "", ")", ".", "addUse", "(", "Denom", ")", ".", "addImm", "(", "", ")", ".", "addUse", "(", "Numer", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectDivScale", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40292, "Length": 85, "Cover_Rate": 0.3359683794466403} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectDS128Bit8ByteAligned", "(", "MachineOperand", "&", "Root", ")", "const", "{", "return", "selectDSReadWrite2", "(", "Root", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectDS128Bit8ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40293, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectDS128Bit8ByteAligned", "(", "MachineOperand", "&", "Root", ")", "const", "{", "return", "selectDSReadWrite2", "(", "Root", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectDS128Bit8ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40294, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "RootDef", ")", "return", "std", "::", "make_pair", "(", "Root", ".", "getReg", "(", ")", ",", "", ")", ";", "int64_t", "ConstAddr", "=", "", ";", "Register", "PtrBase", ";", "int64_t", "Offset", ";", "std", "::", "tie", "(", "PtrBase", ",", "Offset", ")", "=", "getPtrBaseWithConstantOffset", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "isDSOffsetLegal", "(", "PtrBase", ",", "Offset", ")", ")", "{", "return", "std", "::", "make_pair", "(", "PtrBase", ",", "Offset", ")", ";", "}"], "ground_truth": ["}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "AMDGPUInstructionSelector1", "Func": "selectDS1Addr1OffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40295, "Length": 90, "Cover_Rate": 0.5487804878048781} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectDS64Bit4ByteAligned", "(", "MachineOperand", "&", "Root", ")", "const", "{", "return", "selectDSReadWrite2", "(", "Root", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectDS64Bit4ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40297, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "IsGDS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", ";", "unsigned", "Offset", ";", "std", "::", "tie", "(", "PtrBase", ",", "Offset", ")", "=", "selectDS1Addr1OffsetImpl", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "isDSOffsetLegal", "(", "PtrBase", ",", "Offset", ")", ")", "{", "PtrBase", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Offset", "=", "", ";", "}", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opc", "=", "IsAppend", "?", "", ":", "", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "PtrBase", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "PtrBase", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "IsGDS", "?", "-", "", ":", "", ")", ".", "cloneMemRefs", "(", "MI", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectDSAppendConsume", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40298, "Length": 196, "Cover_Rate": 0.7596899224806202} {"Template_token": ["", "Register", "PtrBase", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "PtrTy", "=", "MRI", "->", "getType", "(", "PtrBase", ")", ";", "bool", "IsGDS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", ";", "unsigned", "Offset", ";", "std", "::", "tie", "(", "PtrBase", ",", "Offset", ")", "=", "selectDS1Addr1OffsetImpl", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "isDSOffsetLegal", "(", "PtrBase", ",", "Offset", ")", ")", "{", "PtrBase", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Offset", "=", "", ";", "}"], "ground_truth": ["MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectDSAppendConsume", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40299, "Length": 98, "Cover_Rate": 0.3798449612403101} {"Template_token": ["", "assert", "(", "HasVSrc", "||", "MI", ".", "getNumOperands", "(", ")", "==", "", ")", ";", "Register", "BaseOffset", "=", "MI", ".", "getOperand", "(", "HasVSrc", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "OffsetRB", "=", "RBI", ".", "getRegBank", "(", "BaseOffset", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "OffsetRB", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "MachineInstr", "*", "OffsetDef", "=", "getDefIgnoringCopies", "(", "BaseOffset", ",", "*", "MRI", ")", ";", "assert", "(", "OffsetDef", ")", ";", "unsigned", "ImmOffset", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Readfirstlane", "=", "nullptr", ";", "if", "(", "OffsetDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Readfirstlane", "=", "OffsetDef", ";", "BaseOffset", "=", "OffsetDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetDef", "=", "getDefIgnoringCopies", "(", "BaseOffset", ",", "*", "MRI", ")", ";", "}", "if", "(", "OffsetDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "ImmOffset", "=", "OffsetDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "std", "::", "tie", "(", "BaseOffset", ",", "ImmOffset", ",", "OffsetDef", ")", "=", "", "(", "*", "MRI", ",", "BaseOffset", ")", ";", "if", "(", "Readfirstlane", ")", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "Readfirstlane", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "BaseOffset", ")", ";", "BaseOffset", "=", "Readfirstlane", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "else", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "Register", "M0Base", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "M0Base", ")", ".", "addReg", "(", "BaseOffset", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "M0Base", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "gwsIntrinToOpcode", "(", "IID", ")", ")", ")", ";", "if", "(", "HasVSrc", ")", "{", "Register", "VSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MIB", ".", "addReg", "(", "VSrc", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "VSrc", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "MIB", ".", "addImm", "(", "ImmOffset", ")", ".", "cloneMemRefs", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectDSGWSIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40300, "Length": 450, "Cover_Rate": 0.8620689655172413} {"Template_token": ["", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "Readfirstlane", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "BaseOffset", ")", ";", "BaseOffset", "=", "Readfirstlane", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "else", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "Register", "M0Base", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "M0Base", ")", ".", "addReg", "(", "BaseOffset", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "M0Base", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "gwsIntrinToOpcode", "(", "IID", ")", ")", ")", ";", "if", "(", "HasVSrc", ")", "{", "Register", "VSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MIB", ".", "addReg", "(", "VSrc", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "VSrc", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "MIB", ".", "addImm", "(", "ImmOffset", ")", ".", "cloneMemRefs", "(", "MI", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectDSGWSIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40301, "Length": 219, "Cover_Rate": 0.41954022988505746} {"Template_token": ["", "}", "if", "(", "IndexOperand", ")", "report_fatal_error", "(", "", ")", ";", "unsigned", "Instruction", "=", "IntrID", "==", "", "?", "", ":", "", ";", "unsigned", "ShaderType", "=", "InstrInfo", "::", "getDSShaderTypeValue", "(", "*", "MF", ")", ";", "unsigned", "Offset0", "=", "OrderedCountIndex", "<<", "", ";", "unsigned", "Offset1", "=", "WaveRelease", "|", "(", "WaveDone", "<<", "", ")", "|", "(", "ShaderType", "<<", "", ")", "|", "(", "Instruction", "<<", "", ")", ";", "if", "(", "STI", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "Offset1", "|=", "(", "CountDw", "-", "", ")", "<<", "", ";", "unsigned", "Offset", "=", "Offset0", "|", "(", "Offset1", "<<", "", ")", ";", "Register", "M0Val", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "M0Val", ")", ";"], "ground_truth": ["Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectDSOrderedIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40302, "Length": 148, "Cover_Rate": 0.3490566037735849} {"Template_token": ["", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", "+", "", ")", ";", "}"], "ground_truth": ["}", "}", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectDSReadWrite2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40303, "Length": 61, "Cover_Rate": 0.61} {"Template_token": ["", "Register", "Reg", ";", "unsigned", "Offset", ";", "std", "::", "tie", "(", "Reg", ",", "Offset", ")", "=", "selectDSReadWrite2Impl", "(", "Root", ",", "Size", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", "+", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectDSReadWrite2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40304, "Length": 80, "Cover_Rate": 0.8} {"Template_token": ["", "const", "MachineInstr", "*", "RootDef", "=", "MRI", "->", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "RootDef", ")", "return", "std", "::", "make_pair", "(", "Root", ".", "getReg", "(", ")", ",", "", ")", ";", "int64_t", "ConstAddr", "=", "", ";", "Register", "PtrBase", ";", "int64_t", "Offset", ";"], "ground_truth": ["std", "::", "tie", "(", "PtrBase", ",", "Offset", ")", "=", "getPtrBaseWithConstantOffset", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectDSReadWrite2Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40305, "Length": 67, "Cover_Rate": 0.3621621621621622} {"Template_token": ["", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrWithOffset", ".", "first", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PtrWithOffset", ".", "second", ")", ";", "}", ",", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40306, "Length": 47, "Cover_Rate": 0.6619718309859155} {"Template_token": ["", "auto", "Default", "=", "std", "::", "make_pair", "(", "Root", ".", "getReg", "(", ")", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "Default", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", "->", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "OpDef", "||", "OpDef", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "Default", ";", "Optional", "<", "int64_t", ">", "Offset", "=", "getConstantVRegVal", "(", "OpDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "Offset", ".", "hasValue", "(", ")", ")", "return", "Default", ";", "unsigned", "AddrSpace", "=", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", ";", "if", "(", "!", "TII", ".", "isLegalFLATOffset", "(", "Offset", ".", "getValue", "(", ")", ",", "AddrSpace", ",", "Signed", ")", ")", "return", "Default", ";", "Register", "BasePtr", "=", "OpDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "BasePtr", ",", "Offset", ".", "getValue", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40307, "Length": 160, "Cover_Rate": 0.837696335078534} {"Template_token": ["", "std", "::", "pair", "<", "Register", ",", "int", ">", "InstructionSelector", "::", "selectFlatOffsetImpl", "(", "MachineOperand", "&", "Root", ")", "const", "{", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "auto", "Default", "=", "std", "::", "make_pair", "(", "Root", ".", "getReg", "(", ")", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "Default", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", "->", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "OpDef", "||", "OpDef", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "Default", ";", "Optional", "<", "int64_t", ">", "Offset", "=", "getConstantVRegVal", "(", "OpDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "Offset", ".", "hasValue", "(", ")", ")", "return", "Default", ";", "unsigned", "AddrSpace", "=", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", ";", "if", "(", "!", "TII", ".", "isLegalFLATOffset", "(", "Offset", ".", "getValue", "(", ")", ",", "AddrSpace", ",", "Signed", ")", ")", "return", "Default", ";", "Register", "BasePtr", "=", "OpDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "return", "std", "::", "make_pair", "(", "BasePtr", ",", "Offset", ".", "getValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40308, "Length": 189, "Cover_Rate": 0.9895287958115183} {"Template_token": ["", "auto", "PtrWithOffset", "=", "selectFlatOffsetImpl", "<", "true", ">", "(", "Root", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrWithOffset", ".", "first", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PtrWithOffset", ".", "second", ")", ";", "}", ",", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectFlatOffsetSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40309, "Length": 58, "Cover_Rate": 0.8169014084507042} {"Template_token": ["", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrWithOffset", ".", "first", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PtrWithOffset", ".", "second", ")", ";", "}", ",", "}", "}", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectFlatOffsetSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40310, "Length": 46, "Cover_Rate": 0.647887323943662} {"Template_token": ["", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Addr", ".", "first", ")", ".", "addReg", "(", "Data", ")", ".", "addImm", "(", "Addr", ".", "second", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectGlobalAtomicFaddIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40311, "Length": 69, "Cover_Rate": 0.31363636363636366} {"Template_token": ["", "Register", "Data", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "Opc", "=", "MRI", "->", "getType", "(", "Data", ")", ".", "isVector", "(", ")", "?", "", ":", "", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Addr", ".", "first", ")", ".", "addReg", "(", "Data", ")", ".", "addImm", "(", "Addr", ".", "second", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectGlobalAtomicFaddIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40312, "Length": 102, "Cover_Rate": 0.4636363636363636} {"Template_token": ["", "const", "MachineInstr", "*", "PtrBaseDef", "=", "getDefIgnoringCopies", "(", "PtrBase", ",", "*", "MRI", ")", ";", "if", "(", "PtrBaseDef", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "None", ";", "Register", "PtrBaseSrc", "=", "getSrcRegIgnoringCopies", "(", "PtrBaseDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "PtrBaseSrc", ")", "return", "None", ";", "const", "RegisterBank", "*", "BaseRB", "=", "RBI", ".", "getRegBank", "(", "PtrBaseSrc", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "BaseRB", "->", "getID", "(", ")", "!=", "", ")", "return", "None", ";", "Register", "SAddr", "=", "PtrBaseSrc", ";"], "ground_truth": ["Register", "PtrBaseOffset", "=", "PtrBaseDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectGlobalSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40313, "Length": 103, "Cover_Rate": 0.39615384615384613} {"Template_token": ["", "const", "unsigned", "Opc", "=", "Sub", "?", "", ":", "", ";", "MachineInstr", "*", "Add", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Add", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "STI", ".", "hasAddNoCarry", "(", ")", ")", "{", "const", "unsigned", "Opc", "=", "Sub", "?", "", ":", "", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "const", "unsigned", "Opc", "=", "Sub", "?", "", ":", "", ";", "Register", "UnusedCarry", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "MachineInstr", "*", "Add", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addDef", "(", "UnusedCarry", ",", "RegState", "::", "Dead", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Add", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "assert", "(", "!", "Sub", "&&", "", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "&", "RC", "=", "IsSALU", "?", "", ":", "", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_ADD_SUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40314, "Length": 273, "Cover_Rate": 0.3238434163701068} {"Template_token": ["", "}", "else", "return", "selectImpl", "(", "MI", ",", "*", "CoverageInfo", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "TmpReg", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "VAddr", ")", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "MIB", ".", "addReg", "(", "RSrcReg", ")", ";", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "cloneMemRefs", "(", "MI", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ",", "SubReg", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_AMDGPU_ATOMIC_CMPXCHG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40315, "Length": 144, "Cover_Rate": 0.342042755344418} {"Template_token": ["", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "Is64", ")", ")", ")", ";", "I", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ",", "true", ",", "false", ",", "true", ")", ")", ";"], "ground_truth": ["return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_AND_OR_XOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40316, "Length": 53, "Cover_Rate": 0.32515337423312884} {"Template_token": ["", "if", "(", "DstRB", "->", "getID", "(", ")", "!=", "", "&&", "DstRB", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "bool", "Is64", "=", "Size", ">", "", "||", "(", "DstRB", "->", "getID", "(", ")", "==", "", "&&", "STI", ".", "isWave64", "(", ")", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "Is64", ")", ")", ")", ";"], "ground_truth": ["I", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ",", "true", ",", "false", ",", "true", ")", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_AND_OR_XOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40317, "Length": 85, "Cover_Rate": 0.5214723926380368} {"Template_token": ["", "ConstrainRC", "=", "TRI", ".", "getBoolRC", "(", ")", ";", "}", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "CondReg", ")", ")", "MRI", "->", "setRegClass", "(", "CondReg", ",", "ConstrainRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondPhysReg", ")", ".", "addReg", "(", "CondReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "BrOpcode", ")", ")", ".", "addMBB", "(", "I", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_BRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40318, "Length": 94, "Cover_Rate": 0.41409691629955947} {"Template_token": ["", "auto", "ConstSrc1", "=", "getConstantVRegValWithLookThrough", "(", "Src1", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc1", ")", "{", "auto", "ConstSrc0", "=", "getConstantVRegValWithLookThrough", "(", "Src0", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc0", ")", "{", "uint32_t", "Lo16", "=", "static_cast", "<", "uint32_t", ">", "(", "ConstSrc0", "->", "Value", ")", "&", "", ";", "uint32_t", "Hi16", "=", "static_cast", "<", "uint32_t", ">", "(", "ConstSrc1", "->", "Value", ")", "&", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addImm", "(", "Lo16", "|", "(", "Hi16", "<<", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "", ",", "*", "MRI", ")", ";", "}", "}", "MachineInstr", "*", "Src1Def", "=", "getDefIgnoringCopies", "(", "Src1", ",", "*", "MRI", ")", ";", "if", "(", "Src1Def", "&&", "Src1Def", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "", ",", "*", "MRI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "Src0", ",", "", ",", "*", "MRI", ")", ";", "}", "Register", "ShiftSrc0", ";", "Register", "ShiftSrc1", ";", "int64_t", "ShiftAmt", ";", "bool", "Shift0", "=", "mi_match", "(", "Src0", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc0", ")", ",", "m_ICst", "(", "ShiftAmt", ")", ")", ")", ")", "&&", "ShiftAmt", "==", "", ";", "bool", "Shift1", "=", "mi_match", "(", "Src1", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc1", ")", ",", "m_ICst", "(", "ShiftAmt", ")", ")", ")", ")", "&&", "ShiftAmt", "==", "", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "Shift0", "&&", "Shift1", ")", "{", "Opc", "=", "", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc0", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";", "}", "else", "if", "(", "Shift1", ")", "{", "Opc", "=", "", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";", "}", "else", "if", "(", "Shift0", "&&", "ConstSrc1", "&&", "ConstSrc1", "->", "Value", "==", "", ")", "{"], "ground_truth": ["auto", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "ShiftSrc0", ")", ".", "addImm", "(", "", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_BUILD_VECTOR_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40319, "Length": 374, "Cover_Rate": 0.6131147540983607} {"Template_token": ["", "MachineInstr", "*", "ResInst", ";", "if", "(", "IsSgpr", "&&", "TII", ".", "isInlineConstant", "(", "Imm", ")", ")", "{", "ResInst", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "IsSgpr", "?", "&", "", ":", "&", "", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "LoReg", ")", ".", "addImm", "(", "Imm", ".", "trunc", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "HiReg", ")", ".", "addImm", "(", "Imm", ".", "ashr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "ResInst", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ";", "}"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_CONSTANT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40320, "Length": 205, "Cover_Rate": 0.37272727272727274} {"Template_token": ["", "const", "APInt", "&", "Imm", "=", "ImmOp", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "ImmOp", ".", "ChangeToImmediate", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ";", "}", "else", "if", "(", "ImmOp", ".", "isCImm", "(", ")", ")", "{", "ImmOp", ".", "ChangeToImmediate", "(", "ImmOp", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "bool", "IsSgpr", "=", "DstRB", "->", "getID", "(", ")", "==", "", ";", "unsigned", "Opcode", ";", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "", ")", "{", "Opcode", "=", "STI", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "}", "else", "{", "Opcode", "=", "IsSgpr", "?", "", ":", "", ";", "if", "(", "Size", "==", "", ")", "return", "false", ";", "}", "if", "(", "Size", "!=", "", ")", "{", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "I", ".", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "APInt", "Imm", "(", "Size", ",", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "MachineInstr", "*", "ResInst", ";", "if", "(", "IsSgpr", "&&", "TII", ".", "isInlineConstant", "(", "Imm", ")", ")", "{", "ResInst", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "IsSgpr", "?", "&", "", ":", "&", "", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "LoReg", ")", ".", "addImm", "(", "Imm", ".", "trunc", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "HiReg", ")", ".", "addImm", "(", "Imm", ".", "ashr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_CONSTANT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40321, "Length": 365, "Cover_Rate": 0.6636363636363637} {"Template_token": ["", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "DstTy", ",", "*", "DstRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "SrcRC", "||", "!", "DstRC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "IdxReg", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "bool", "Is64", "=", "DstTy", ".", "getSizeInBits", "(", ")", "==", "", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "SrcRC", ",", "IdxReg", ",", "DstTy", ".", "getSizeInBits", "(", ")", "/", "", ")", ";", "if", "(", "SrcRB", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", "&&", "!", "Is64", ")", "return", "false", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";"], "ground_truth": ["unsigned", "Opc", "=", "Is64", "?", "", ":", "", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_EXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40322, "Length": 201, "Cover_Rate": 0.3130841121495327} {"Template_token": ["", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "bool", "IsVGPR", "=", "DstRB", "->", "getID", "(", ")", "==", "", ";"], "ground_truth": ["I", ".", "setDesc", "(", "TII", ".", "get", "(", "IsVGPR", "?", "", ":", "", ")", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_GLOBAL_VALUE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40323, "Length": 59, "Cover_Rate": 0.4796747967479675} {"Template_token": ["", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "bool", "IsVGPR", "=", "DstRB", "->", "getID", "(", ")", "==", "", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "IsVGPR", "?", "", ":", "", ")", ")", ";", "if", "(", "IsVGPR", ")", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";"], "ground_truth": ["return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "IsVGPR", "?", "", ":", "", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_GLOBAL_VALUE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40324, "Length": 85, "Cover_Rate": 0.6910569105691057} {"Template_token": ["", "LLT", "Src1Ty", "=", "MRI", "->", "getType", "(", "Src1Reg", ")", ";", "unsigned", "DstSize", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "InsSize", "=", "Src1Ty", ".", "getSizeInBits", "(", ")", ";", "int64_t", "Offset", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "%", "", "!=", "", "||", "InsSize", "%", "", "!=", "", ")", "return", "false", ";", "if", "(", "InsSize", ">", "", ")", "return", "false", ";", "unsigned", "SubReg", "=", "TRI", ".", "getSubRegFromChannel", "(", "Offset", "/", "", ",", "InsSize", "/", "", ")", ";", "if", "(", "SubReg", "==", "", ")", "return", "false", ";", "const", "RegisterBank", "*", "DstBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", ")", "return", "false", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0Reg", ",", "*", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1Reg", ",", "*", "MRI", ",", "TRI", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_INSERT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40325, "Length": 175, "Cover_Rate": 0.43424317617866004} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40326, "Length": 136, "Cover_Rate": 0.4263322884012539} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectG_INTRINC_W_DE_EFFECTS", "(", "MachineInstr", "&", "I", ")", "const", "{", "unsigned", "IntrinsicID", "=", "I", ".", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "return", "selectEndCfIntrinsic", "(", "I", ")", ";", "case", "", ":", "case", "", ":", "return", "selectDSOrderedIntrinsic", "(", "I", ",", "IntrinsicID", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectDSGWntrinsic", "(", "I", ",", "IntrinsicID", ")", ";", "case", "", ":"], "ground_truth": ["return", "selectDSAppendConsume", "(", "I", ",", "true", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40327, "Length": 85, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectG_LOAD_STORE_ATOMICRMW", "(", "MachineInstr", "&", "I", ")", "const", "{", "initM0", "(", "I", ")", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_LOAD_STORE_ATOMICRMW", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40328, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "initM0", "(", "I", ")", ";"], "ground_truth": ["return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_LOAD_STORE_ATOMICRMW", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40329, "Length": 14, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "unsigned", "NoCarryOpc", "=", "IsAdd", "?", "", ":", "", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "HasCarryIn", "?", "CarryOpc", ":", "NoCarryOpc", ")", ",", "Dst0Reg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst1Reg", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Dst1Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Dst1Reg", ",", "&", "", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "Dst0Reg", ",", "", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src0Reg", ",", "", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src1Reg", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "HasCarryIn", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_UADDO_USUBO_UADDE_USUBE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40331, "Length": 225, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "SrcRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "SrcRC", ",", "DstSize", "/", "", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "NumDst", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_UNMERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40332, "Length": 125, "Cover_Rate": 0.36023054755043227} {"Template_token": ["", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "SrcRC", ",", "DstSize", "/", "", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "NumDst", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Dst", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubRegs", "[", "I", "]", ")", ";", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubRegs", "[", "I", "]", ")", ";", "if", "(", "!", "SrcRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "DstRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "Dst", ".", "getReg", "(", ")", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_UNMERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40333, "Length": 171, "Cover_Rate": 0.49279538904899134} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["int", "Opcode", "=", "getV_CMPOpcode", "(", "Pred", ",", "Size", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectIntrinsicIcmp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40336, "Length": 82, "Cover_Rate": 0.3319838056680162} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectIntrinsicIcmp", "(", "MachineInstr", "&", "I", ")", "const", "{", "Register", "Dst", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "isVCC", "(", "Dst", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "MRI", "->", "getType", "(", "Dst", ")", ".", "getSizeInBits", "(", ")", "!=", "STI", ".", "getWavefrontSize", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["int", "Opcode", "=", "getV_CMPOpcode", "(", "Pred", ",", "Size", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectIntrinsicIcmp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40337, "Length": 142, "Cover_Rate": 0.5748987854251012} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectMUBUFOffsetImpl", "(", "MachineOperand", "&", "Root", ",", "Register", "&", "RSrcReg", ",", "Register", "&", "SOffset", ",", "int64_t", "&", "Offset", ")", "const", "{", "if", "(", "STI", ".", "useFlatForGlobal", "(", ")", ")", "return", "false", ";", "MUBUFAddressData", "AddrData", "=", "parseMUBUFAddress", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "shouldUseAddr64", "(", "AddrData", ")", ")", "return", "false", ";", "Register", "SRDPtr", "=", "AddrData", ".", "N0", ";", "Offset", "=", "AddrData", ".", "Offset", ";"], "ground_truth": ["MachineIRBuilder", "B", "(", "*", "Root", ".", "getParent", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectMUBUFOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40338, "Length": 80, "Cover_Rate": 0.7476635514018691} {"Template_token": ["", "const", "MDNode", "*", "Metadata", "=", "I", ".", "getOperand", "(", "", ")", ".", "getMetadata", "(", ")", ";", "auto", "SymbolName", "=", "cast", "<", "MDString", ">", "(", "Metadata", "->", "getOperand", "(", "", ")", ")", "->", "getString", "(", ")", ";", "auto", "RelocSymbol", "=", "cast", "<", "GlobalVariable", ">", "(", "M", "->", "getOrInsertGlobal", "(", "SymbolName", ",", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ")", ")", ";", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "IsVALU", "?", "", ":", "", ")", ",", "DstReg", ")", ".", "addGlobalAddress", "(", "RelocSymbol", ",", "", ",", "InstrInfo", "::", "MO_ABS32_LO", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectRelocConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40339, "Length": 122, "Cover_Rate": 0.5169491525423728} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectRelocConstant", "(", "MachineInstr", "&", "I", ")", "const", "{", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "DstBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "", ",", "*", "DstBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "bool", "IsVALU", "=", "DstBank", "->", "getID", "(", ")", "==", "", ";", "Module", "*", "M", "=", "MF", "->", "getFunction", "(", ")", ".", "getParent", "(", ")", ";", "const", "MDNode", "*", "Metadata", "=", "I", ".", "getOperand", "(", "", ")", ".", "getMetadata", "(", ")", ";"], "ground_truth": ["auto", "SymbolName", "=", "cast", "<", "MDString", ">", "(", "Metadata", "->", "getOperand", "(", "", ")", ")", "->", "getString", "(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectRelocConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40340, "Length": 144, "Cover_Rate": 0.6101694915254238} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dst", "=", "I", ".", "getOperand", "(", "", ")", ";", "Register", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "unsigned", "Depth", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "!", "RC", "->", "hasSubClassEq", "(", "&", "", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Depth", "!=", "", "||", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "isEntryFunction", "(", ")", ")", "{"], "File": "AMDGPUInstructionSelector1", "Func": "selectReturnAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40341, "Length": 119, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "selectImpl", "(", "MI", ",", "*", "CoverageInfo", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectSBarrier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40342, "Length": 59, "Cover_Rate": 0.5221238938053098} {"Template_token": ["", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ",", "false", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectVOP3BMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40343, "Length": 58, "Cover_Rate": 0.7532467532467533} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectVOP3BMods", "(", "MachineOperand", "&", "Root", ")", "const", "{", "Register", "Src", ";", "unsigned", "Mods", ";", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ",", "false", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectVOP3BMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40344, "Length": 77, "Cover_Rate": 1.0} {"Template_token": ["", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectVOP3BMods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40345, "Length": 75, "Cover_Rate": 0.6637168141592921} {"Template_token": ["", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}"], "ground_truth": ["}", "}", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectVOP3BMods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40346, "Length": 74, "Cover_Rate": 0.6548672566371682} {"Template_token": ["", "MI", "=", "getDefIgnoringCopies", "(", "Src", ",", "*", "MRI", ")", ";", "}", "if", "(", "AllowAbs", "&&", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Src", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Mods", "|=", "", ";", "}", "if", "(", "Mods", "!=", "", "&&", "RBI", ".", "getRegBank", "(", "Src", ",", "*", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "", ")", "{", "MachineInstr", "*", "UseMI", "=", "Root", ".", "getParent", "(", ")", ";", "Register", "VGPRSrc", "=", "MRI", "->", "cloneVirtualRegister", "(", "OrigSrc", ")", ";", "BuildMI", "(", "*", "UseMI", "->", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "VGPRSrc", ")", ".", "addReg", "(", "Src", ")", ";", "Src", "=", "VGPRSrc", ";", "}", "return", "std", "::", "make_pair", "(", "Src", ",", "Mods", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectVOP3ModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40347, "Length": 137, "Cover_Rate": 0.5930735930735931} {"Template_token": ["", "if", "(", "Mods", "!=", "", "&&", "RBI", ".", "getRegBank", "(", "Src", ",", "*", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "", ")", "{", "MachineInstr", "*", "UseMI", "=", "Root", ".", "getParent", "(", ")", ";", "Register", "VGPRSrc", "=", "MRI", "->", "cloneVirtualRegister", "(", "OrigSrc", ")", ";", "BuildMI", "(", "*", "UseMI", "->", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "VGPRSrc", ")", ".", "addReg", "(", "Src", ")", ";", "Src", "=", "VGPRSrc", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectVOP3ModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40348, "Length": 82, "Cover_Rate": 0.354978354978355} {"Template_token": ["", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ")", ";", "if", "(", "!", "isKnownNeverNaN", "(", "Src", ",", "*", "MRI", ")", ")", "return", "None", ";"], "ground_truth": ["return", "{", "{"], "File": "AMDGPUInstructionSelector1", "Func": "selectVOP3Mods_nnan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40349, "Length": 31, "Cover_Rate": 0.34831460674157305} {"Template_token": ["", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector1", "Func": "selectVOP3Mods_nnan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40350, "Length": 30, "Cover_Rate": 0.33707865168539325} {"Template_token": ["", "Optional", "<", "ValueAndVReg", ">", "ConstSelect", "=", "getConstantVRegValWithLookThrough", "(", "LaneSelect", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSelect", ")", "{", "MIB", ".", "addReg", "(", "Val", ")", ";", "MIB", ".", "addImm", "(", "ConstSelect", "->", "Value", "&", "maskTrailingOnes", "<", "uint64_t", ">", "(", "STI", ".", "getWavefrontSizeLog2", "(", ")", ")", ")", ";", "}", "else", "{", "Optional", "<", "ValueAndVReg", ">", "ConstVal", "=", "getConstantVRegValWithLookThrough", "(", "Val", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstVal", "&&", "", "(", "ConstVal", "->", "Value", ",", "STI", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "MIB", ".", "addImm", "(", "ConstVal", "->", "Value", ")", ";", "MIB", ".", "addReg", "(", "LaneSelect", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Val", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "LaneSelect", ",", "", ",", "*", "MRI", ")", ";", "BuildMI", "(", "*", "MBB", ",", "*", "MIB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "LaneSelect", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "}", "}", "MIB", ".", "addReg", "(", "VDstIn", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectWritelane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40351, "Length": 175, "Cover_Rate": 0.5239520958083832} {"Template_token": ["", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "InstructionSelector", "::", "setupMF", "(", "MF", ",", "KB", ",", "CoverageInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "setupMF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40352, "Length": 24, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "void", "InstructionSelector", "::", "setupMF", "(", "MachineFunction", "&", "MF", ",", "GISelKnownBits", "&", "KB", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "{", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "setupMF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40353, "Length": 39, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "void", "InstructionSelector", "::", "setupMF", "(", "MachineFunction", "&", "MF", ",", "GISelKnownBits", "*", "KB", ",", "CodeGenCoverage", "&", "CoverageInfo", ",", "ProfileSummaryInfo", "*", "P", ",", "BlockFrequencyInfo", "*", "BFI", ",", "AAResults", "*", "AA", ")", "{"], "ground_truth": ["MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "AMDGPUInstructionSelector20", "Func": "setupMF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40355, "Length": 39, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectDSGWntrinsic", "(", "MachineInstr", "&", "MI", ",", "", "IID", ")", "const", "{", "if", "(", "IID", "==", "", "&&", "!", "STI", ".", "hasGWSSemaReleaseAll", "(", ")", ")", "return", "false", ";", "const", "bool", "HasVSrc", "=", "MI", ".", "getNumOperands", "(", ")", "==", "", ";", "assert", "(", "HasVSrc", "||", "MI", ".", "getNumOperands", "(", ")", "==", "", ")", ";", "Register", "BaseOffset", "=", "MI", ".", "getOperand", "(", "HasVSrc", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "OffsetRB", "=", "RBI", ".", "getRegBank", "(", "BaseOffset", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "OffsetRB", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "MachineInstr", "*", "OffsetDef", "=", "getDefIgnoringCopies", "(", "BaseOffset", ",", "*", "MRI", ")", ";", "assert", "(", "OffsetDef", ")", ";", "unsigned", "ImmOffset", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Readfirstlane", "=", "nullptr", ";", "if", "(", "OffsetDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Readfirstlane", "=", "OffsetDef", ";", "BaseOffset", "=", "OffsetDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetDef", "=", "getDefIgnoringCopies", "(", "BaseOffset", ",", "*", "MRI", ")", ";", "}", "if", "(", "OffsetDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "ImmOffset", "=", "OffsetDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "std", "::", "tie", "(", "BaseOffset", ",", "ImmOffset", ")", "=", "", "(", "*", "MRI", ",", "BaseOffset", ")", ";", "if", "(", "Readfirstlane", ")", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "Readfirstlane", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "BaseOffset", ")", ";", "BaseOffset", "=", "Readfirstlane", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "else", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "BaseOffset", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "}"], "ground_truth": ["Register", "M0Base", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "AMDGPUInstructionSelector21", "Func": "selectDSGWSIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40356, "Length": 343, "Cover_Rate": 0.6596153846153846} {"Template_token": ["", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Src0", ")", "!=", "S32", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "auto", "ConstSrc1", "=", "getConstantVRegValWithLookThrough", "(", "Src1", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc1", ")", "{", "auto", "ConstSrc0", "=", "getConstantVRegValWithLookThrough", "(", "Src0", ",", "*", "MRI", ",", "true", ",", "true", ")", ";", "if", "(", "ConstSrc0", ")", "{", "uint32_t", "Lo16", "=", "static_cast", "<", "uint32_t", ">", "(", "ConstSrc0", "->", "Value", ")", "&", "", ";", "uint32_t", "Hi16", "=", "static_cast", "<", "uint32_t", ">", "(", "ConstSrc1", "->", "Value", ")", "&", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addImm", "(", "Lo16", "|", "(", "Hi16", "<<", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "", ",", "*", "MRI", ")", ";", "}", "}", "MachineInstr", "*", "Src1Def", "=", "getDefIgnoringCopies", "(", "Src1", ",", "*", "MRI", ")", ";"], "ground_truth": ["if", "(", "Src1Def", "&&", "Src1Def", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "AMDGPUInstructionSelector21", "Func": "selectG_BUILD_VECTOR_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40358, "Length": 196, "Cover_Rate": 0.327212020033389} {"Template_token": ["", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "return", "selectG_LOAD_ATOMICRMW", "(", "I", ")", ";", "case", "", ":", "return", "selectG__ATOMIC_CMPXCHG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "case", "TargetOpcode", "::", "G_SEXT_INREG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FRAME_INDEX", ":", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "selectG_FRAME_INDEX_GLOBAL_VALUE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_MASK", ":"], "ground_truth": ["return", "selectG_PTR_MASK", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector23", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40361, "Length": 247, "Cover_Rate": 0.36430678466076694} {"Template_token": ["", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Offset", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "%", "", "!=", "", "||", "DstSize", ">", "", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "I", ".", "getOperand", "(", "", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "unsigned", "SubReg", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "Offset", "/", "", ",", "DstSize", "/", "", ")", ";", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubReg", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "*", "MF", ",", "TRI", ",", "*", "MRI", ",", "TII", ",", "RBI", ",", "I", ",", "*", "SrcRC", ",", "I", ".", "getOperand", "(", "", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector23", "Func": "selectG_EXTRACT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40362, "Length": 249, "Cover_Rate": 0.780564263322884} {"Template_token": ["", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "LLT", "SrcTy", "=", "MRI", "->", "getType", "(", "SrcReg", ")", ";", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Offset", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "%", "", "!=", "", "||", "DstSize", ">", "", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "I", ".", "getOperand", "(", "", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "unsigned", "SubReg", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "Offset", "/", "", ",", "DstSize", "/", "", ")", ";", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubReg", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "*", "MF", ",", "TRI", ",", "*", "MRI", ",", "TII", ",", "RBI", ",", "I", ",", "*", "SrcRC", ",", "I", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";"], "File": "AMDGPUInstructionSelector23", "Func": "selectG_EXTRACT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40363, "Length": 243, "Cover_Rate": 0.7617554858934169} {"Template_token": ["", "if", "(", "SubReg", "==", "", ")", "return", "false", ";", "const", "RegisterBank", "*", "DstBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", ")", "return", "false", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0Reg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1Reg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "Src0Bank", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "InsSize", ",", "*", "Src1Bank", ",", "*", "MRI", ")", ";", "Src0RC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "Src0RC", ",", "SubReg", ")", ";", "if", "(", "!", "Src0RC", "||", "!", "Src1RC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src0Reg", ",", "*", "Src0RC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src1Reg", ",", "*", "Src1RC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "DstReg", ")", ".", "addReg", "(", "Src0Reg", ")", ".", "addReg", "(", "Src1Reg", ")", ".", "addImm", "(", "SubReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector23", "Func": "selectG_INSERT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40364, "Length": 249, "Cover_Rate": 0.6417525773195877} {"Template_token": ["", "const", "bool", "IsVGPR", "=", "DstRB", "->", "getID", "(", ")", "==", "", ";", "unsigned", "NewOpc", "=", "IsVGPR", "?", "", ":", "", ";", "unsigned", "MovOpc", "=", "IsVGPR", "?", "", ":", "", ";", "const", "TargetRegisterClass", "&", "RegRC", "=", "IsVGPR", "?", "", ":", "", ";", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "DstRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "SrcRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Mask", ")", ";"], "File": "AMDGPUInstructionSelector23", "Func": "selectG_PTR_MASK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40365, "Length": 167, "Cover_Rate": 0.31390977443609025} {"Template_token": ["", "unsigned", "MovOpc", "=", "IsVGPR", "?", "", ":", "", ";", "const", "TargetRegisterClass", "&", "RegRC", "=", "IsVGPR", "?", "", ":", "", ";", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "DstRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "SrcRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Mask", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "ImmReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector23", "Func": "selectG_PTR_MASK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40366, "Length": 196, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "HighBits", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "if", "(", "isStackPtrRelative", "(", "PtrInfo", ")", ")", "MIB", ".", "addReg", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", "&", "", ")", ";", "}", "}", "}", ";", "}", "assert", "(", "Offset", "==", "", ")", ";", "Optional", "<", "int", ">", "FI", ";", "Register", "VAddr", "=", "Root", ".", "getReg", "(", ")", ";", "if", "(", "const", "MachineInstr", "*", "RootDef", "=", "MRI", "->", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "*", "MRI", ")", ")", "{", "const", "MachineOperand", "&", "LHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", "->", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", "->", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "PossibleOffset", ")", "&&", "(", "!", "STI", ".", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "KnownBits", "->", "signBitIsZero", "(", "LHS", ".", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "LHSDef", "->", "getOpcode", "(", ")", "==", "", ")", "FI", "=", "LHSDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "else", "VAddr", "=", "LHS", ".", "getReg", "(", ")", ";", "Offset", "=", "PossibleOffset", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "FI", "=", "RootDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "}", "}", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "FI", ".", "hasValue", "(", ")", ")", "MIB", ".", "addFrameIndex", "(", "FI", ".", "getValue", "(", ")", ")", ";", "else", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", "&&", "FI", ".", "hasValue", "(", ")", ")", "MIB", ".", "addReg", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector23", "Func": "selectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40367, "Length": 460, "Cover_Rate": 0.7467532467532467} {"Template_token": ["", "}", "const", "RegisterBank", "&", "RB", "=", "*", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";", "DefRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "DefTy", ",", "RB", ",", "*", "MRI", ")", ";", "if", "(", "!", "DefRC", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "TargetOpcode", "::", "PHI", ")", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DefReg", ",", "*", "DefRC", ",", "*", "MRI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector23", "Func": "selectPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40368, "Length": 81, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "const", "Register", "DefReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "DefTy", "=", "MRI", "->", "getType", "(", "DefReg", ")", ";", "const", "RegClassOrRegBank", "&", "RegClassOrBank", "=", "MRI", "->", "getRegClassOrRegBank", "(", "DefReg", ")", ";", "const", "TargetRegisterClass", "*", "DefRC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "!", "DefRC", ")", "{", "if", "(", "!", "DefTy", ".", "isValid", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "const", "RegisterBank", "&", "RB", "=", "*", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";"], "ground_truth": ["DefRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "DefTy", ",", "RB", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector23", "Func": "selectPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40369, "Length": 114, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FABS", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FABS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR_TRUNC", ":", "return", "selectG_BUILD_VECTOR_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FREEZE", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":"], "ground_truth": ["case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":"], "File": "AMDGPUInstructionSelector24", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40370, "Length": 234, "Cover_Rate": 0.3466666666666667} {"Template_token": ["", "if", "(", "SrcReg", "==", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "!", "RC", ")", "return", "true", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ";", "}", "if", "(", "!", "isVCC", "(", "SrcReg", ",", "*", "MRI", ")", ")", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "TRI", ".", "getBoolRC", "(", ")", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "Register", "MaskedReg", "=", "MRI", "->", "createVirtualRegister", "(", "SrcRC", ")", ";", "unsigned", "AndOpc", "=", "TRI", ".", "isSGPRClass", "(", "SrcRC", ")", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "MaskedReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MaskedReg", ")", ";"], "File": "AMDGPUInstructionSelector24", "Func": "selectCOPY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40371, "Length": 179, "Cover_Rate": 0.41920374707259955} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "PtrBase", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "PtrBase", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "IsGDS", "?", "-", "", ":", "", ")", ".", "cloneMemRefs", "(", "MI", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector24", "Func": "selectDSAppendConsume", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40372, "Length": 101, "Cover_Rate": 0.38846153846153847} {"Template_token": ["", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "LoReg", ")", ".", "addImm", "(", "Imm", ".", "trunc", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "HiReg", ")", ".", "addImm", "(", "Imm", ".", "ashr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "ResInst", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "ResInst", "->", "getOperand", "(", "", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", ")", "return", "true", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector24", "Func": "selectG_CONSTANT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40373, "Length": 170, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "case", "", ":", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector24", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40374, "Length": 114, "Cover_Rate": 0.3838383838383838} {"Template_token": ["", "Register", "DstReg0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", "->", "getType", "(", "DstReg0", ")", ";", "LLT", "SrcTy", "=", "MRI", "->", "getType", "(", "SrcReg", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "SrcRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "unsigned", "SrcFlags", "=", "getUndefRegState", "(", "Src", ".", "isUndef", "(", ")", ")", ";", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "SrcRC", ",", "DstSize", "/", "", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "NumDst", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "I", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Dst", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SrcReg", ",", "SrcFlags", ",", "SubRegs", "[", "I", "]", ")", ";"], "File": "AMDGPUInstructionSelector24", "Func": "selectG_UNMERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40375, "Length": 220, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "SrcRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "unsigned", "SrcFlags", "=", "getUndefRegState", "(", "Src", ".", "isUndef", "(", ")", ")", ";", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "SrcRC", ",", "DstSize", "/", "", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "NumDst", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector24", "Func": "selectG_UNMERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40376, "Length": 117, "Cover_Rate": 0.325} {"Template_token": ["", "static", "unsigned", "extractDLC", "(", "unsigned", "AuxiliaryData", ")", "{"], "ground_truth": ["return", "(", "AuxiliaryData", ">>", "", ")", "&", "", ";"], "File": "AMDGPUInstructionSelector25", "Func": "extractDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40377, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "static", "unsigned", "extractDLC", "(", "unsigned", "AuxiliaryData", ")", "{", "return", "(", "AuxiliaryData", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "extractDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40378, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "static", "unsigned", "extractGLC", "(", "unsigned", "AuxiliaryData", ")", "{", "return", "AuxiliaryData", "&", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "extractGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40380, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "static", "unsigned", "extractSLC", "(", "unsigned", "AuxiliaryData", ")", "{", "return", "(", "AuxiliaryData", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "extractSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40381, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "AuxiliaryData", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "extractSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40383, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "static", "unsigned", "extractSWZ", "(", "unsigned", "AuxiliaryData", ")", "{", "return", "(", "AuxiliaryData", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "extractSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40384, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "}", "int64_t", "Offset", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "Offset", ")", ")", ")", "return", "std", "::", "make_tuple", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Offset", ",", "Def", ")", ";"], "ground_truth": ["if", "(", "mi_match", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_Copy", "(", "m_ICst", "(", "Offset", ")", ")", ")", ")", "return", "std", "::", "make_tuple", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Offset", ",", "Def", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "getBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40385, "Length": 106, "Cover_Rate": 0.43621399176954734} {"Template_token": ["", "static", "unsigned", "getBufferStoreFormatOpcode", "(", "LLT", "Ty", ",", "const", "unsigned", "MemSize", ",", "const", "bool", "Offen", ")", "{", "bool", "IsD16Packed", "=", "Ty", ".", "getScalarSizeInBits", "(", ")", "==", "", ";", "bool", "IsD16Unpacked", "=", "", "*", "MemSize", "<", "Ty", ".", "getSizeInBits", "(", ")", ";", "int", "NumElts", "=", "Ty", ".", "isVector", "(", ")", "?", "Ty", ".", "getNumElements", "(", ")", ":", "", ";", "if", "(", "IsD16Packed", ")", "{", "switch", "(", "NumElts", ")", "{", "case", "", ":", "return", "Offen", "?", "", ":", "", ";", "case", "", ":", "return", "Offen", "?", "", ":", "", ";", "case", "", ":", "return", "Offen", "?", "", ":", "", ";", "case", "", ":", "return", "Offen", "?", "", ":", "", ";", "default", ":", "return", "-", "", ";", "}", "}", "if", "(", "IsD16Unpacked", ")", "{", "switch", "(", "NumElts", ")", "{", "case", "", ":", "return", "Offen", "?", "", ":", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstructionSelector25", "Func": "getBufferStoreFormatOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40386, "Length": 138, "Cover_Rate": 0.4946236559139785} {"Template_token": ["", "", ";", "case", "", ":", "return", "Offen", "?", "", ":", "", ";", "case", "", ":", "return", "Offen", "?", "", ":", "", ";", "default", ":", "return", "-", "", ";", "}", "}", "if", "(", "IsD16Unpacked", ")", "{", "switch", "(", "NumElts", ")", "{", "case", "", ":", "return", "Offen", "?", "", ":", "", ";", "case", "", ":", "return", "Offen", "?", "", ":", "", ";", "case", "", ":", "return", "Offen", "?", "", ":", "", ";", "case", "", ":", "return", "Offen", "?", "", ":", "", ";", "default", ":", "return", "-", "", ";", "}", "}", "switch", "(", "NumElts", ")", "{", "case", "", ":", "return", "Offen", "?", "", ":"], "ground_truth": ["", ";"], "File": "AMDGPUInstructionSelector25", "Func": "getBufferStoreFormatOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40387, "Length": 103, "Cover_Rate": 0.36917562724014336} {"Template_token": ["", "", ";", "default", ":", "unsigned", "Opc", "=", "Offen", "?", "", ":", "", ";", "if", "(", "Size", ">", "", ")", "Opc", "=", "", "(", "Opc", ",", "Size", "/", "", ")", ";", "return", "Opc", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "getBufferStoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40388, "Length": 35, "Cover_Rate": 0.35} {"Template_token": ["", "if", "(", "(", "OffsetBits", "==", "", "&&", "!", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "||", "(", "OffsetBits", "==", "", "&&", "!", "isUInt", "<", "", ">", "(", "Offset", ")", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "hasUsableDSOffset", "(", ")", "||", "STI", ".", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "KnownBits", "->", "signBitIsZero", "(", "Base", ".", "getReg", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40389, "Length": 64, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "if", "(", "STI", ".", "hasUsableDSOffset", "(", ")", "||", "STI", ".", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";", "return", "KnownBits", "->", "signBitIsZero", "(", "Base", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40390, "Length": 30, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "return", "mi_match", "(", "Reg", ",", "MRI", ",", "m_Copy", "(", "m_ICst", "(", "C", ")", ")", ")", "&&", "C", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "isZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40391, "Length": 21, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "if", "(", "mi_match", "(", "Reg", ",", "MRI", ",", "m_ICst", "(", "C", ")", ")", "&&", "C", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "mi_match", "(", "Reg", ",", "MRI", ",", "m_Copy", "(", "m_ICst", "(", "C", ")", ")", ")", "&&", "C", "==", "", ";"], "File": "AMDGPUInstructionSelector25", "Func": "isZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40392, "Length": 41, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "", ")", ";", "Optional", "<", "int64_t", ">", "CstVal", "=", "getConstantVRegVal", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";"], "ground_truth": ["assert", "(", "CstVal", "&&", "", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "renderTruncImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40393, "Length": 44, "Cover_Rate": 0.4835164835164835} {"Template_token": ["", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "SrcReg", ")", ")", "MRI", "->", "setRegClass", "(", "SrcReg", ",", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "RC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "if", "(", "SrcRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", ".", "operands", "(", ")", ")", "{", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "*", "MRI", ")", ";"], "ground_truth": ["if", "(", "!", "RC", ")", "continue", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectCOPY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40394, "Length": 174, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "return", "true", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "RC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "if", "(", "SrcRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", ".", "operands", "(", ")", ")", "{", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "*", "MRI", ")", ";", "if", "(", "!", "RC", ")", "continue", ";", "RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "*", "RC", ",", "*", "MRI", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectCOPY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40395, "Length": 163, "Cover_Rate": 0.39950980392156865} {"Template_token": ["", "if", "(", "isDSOffsetLegal", "(", "*", "MRI", ",", "LHS", ",", "PossibleOffset", ",", "", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "LHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PossibleOffset", ")", ";", "}", "}", "}", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "}", "else", "if", "(", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ",", "m_ICst", "(", "ConstAddr", ")", ")", ")", "{", "}"], "ground_truth": ["return", "{", "{"], "File": "AMDGPUInstructionSelector25", "Func": "selectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40396, "Length": 97, "Cover_Rate": 0.3108974358974359} {"Template_token": ["", "MachineInstr", "*", "Add", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addDef", "(", "UnusedCarry", ",", "RegState", "::", "Dead", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Add", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "assert", "(", "!", "Sub", "&&", "", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "IsSALU", "?", "", ":", "", ";", "const", "TargetRegisterClass", "&", "HalfRC", "=", "IsSALU", "?", "", ":", "", ";", "MachineOperand", "Lo1", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "", ")", ",", "HalfRC", ",", "", ")", ")", ";", "MachineOperand", "Lo2", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "", ")", ",", "HalfRC", ",", "", ")", ")", ";", "MachineOperand", "Hi1", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "", ")", ",", "HalfRC", ",", "", ")", ")", ";", "MachineOperand", "Hi2", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "", ")", ",", "HalfRC", ",", "", ")", ")", ";", "Register", "DstLo", "=", "MRI", "->", "createVirtualRegister", "(", "&", "HalfRC", ")", ";", "Register", "DstHi", "=", "MRI", "->", "createVirtualRegister", "(", "&", "HalfRC", ")", ";", "if", "(", "IsSALU", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstLo", ")", ".", "add", "(", "Lo1", ")", ".", "add", "(", "Lo2", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstHi", ")", ".", "add", "(", "Hi1", ")", ".", "add", "(", "Hi2", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "CarryRC", "=", "TRI", ".", "getWaveMaskRegClass", "(", ")", ";", "Register", "CarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "CarryRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstLo", ")", ".", "addDef", "(", "CarryReg", ")", ".", "add", "(", "Lo1", ")", ".", "add", "(", "Lo2", ")", ".", "addImm", "(", "", ")", ";", "MachineInstr", "*", "Addc", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstHi", ")", ".", "addDef", "(", "MRI", "->", "createVirtualRegister", "(", "CarryRC", ")", ",", "RegState", "::", "Dead", ")", ".", "add", "(", "Hi1", ")", ".", "add", "(", "Hi2", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Addc", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DstHi", ")", ".", "addImm", "(", "", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "RC", ",", "*", "MRI", ")", ")", "return", "false", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_ADD_SUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40397, "Length": 476, "Cover_Rate": 0.5748792270531401} {"Template_token": ["", "MachineOperand", "&", "Src1", "=", "I", ".", "getOperand", "(", "", ")", ";", "Register", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getBoolRC", "(", ")", ";", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "RC", "==", "&", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";", "if", "(", "Src0", ".", "isUndef", "(", ")", "&&", "!", "MRI", "->", "getRegClassOrNull", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "MRI", "->", "setRegClass", "(", "Src0", ".", "getReg", "(", ")", ",", "RC", ")", ";", "if", "(", "Src1", ".", "isUndef", "(", ")", "&&", "!", "MRI", "->", "getRegClassOrNull", "(", "Src1", ".", "getReg", "(", ")", ")", ")", "MRI", "->", "setRegClass", "(", "Src1", ".", "getReg", "(", ")", ",", "RC", ")", ";"], "ground_truth": ["return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_AND_OR_XOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40398, "Length": 183, "Cover_Rate": 0.6079734219269103} {"Template_token": ["", "Register", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getBoolRC", "(", ")", ";", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "RC", "==", "&", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";", "if", "(", "Src0", ".", "isUndef", "(", ")", "&&", "!", "MRI", "->", "getRegClassOrNull", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "MRI", "->", "setRegClass", "(", "Src0", ".", "getReg", "(", ")", ",", "RC", ")", ";", "if", "(", "Src1", ".", "isUndef", "(", ")", "&&", "!", "MRI", "->", "getRegClassOrNull", "(", "Src1", ".", "getReg", "(", ")", ")", ")", "MRI", "->", "setRegClass", "(", "Src1", ".", "getReg", "(", ")", ",", "RC", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ";", "}", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "", ")", "{", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "Size", ">", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";", "I", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ",", "true", ",", "false", ",", "true", ")", ")", ";"], "ground_truth": ["return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_AND_OR_XOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40399, "Length": 244, "Cover_Rate": 0.8106312292358804} {"Template_token": ["", "}", "else", "return", "false", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "CondReg", ")", ")", "MRI", "->", "setRegClass", "(", "CondReg", ",", "ConstrainRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondPhysReg", ")", ".", "addReg", "(", "CondReg", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "BrOpcode", ")", ")", ".", "addMBB", "(", "I", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_BRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40400, "Length": 81, "Cover_Rate": 0.3665158371040724} {"Template_token": ["", "if", "(", "Offset", "%", "", "!=", "", ")", "return", "false", ";", "unsigned", "SubReg", "=", "TRI", ".", "getSubRegFromChannel", "(", "Offset", "/", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "SubReg", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Copy", "->", "operands", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "*", "MRI", ")", ";", "if", "(", "!", "RC", ")", "continue", ";", "RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "*", "RC", ",", "*", "MRI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_EXTRACT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40401, "Length": 141, "Cover_Rate": 0.7580645161290323} {"Template_token": ["", "if", "(", "IsVGPR", ")", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";"], "ground_truth": ["return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "IsVGPR", "?", "", ":", "", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_FRAME_INDEX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40402, "Length": 40, "Cover_Rate": 0.3252032520325203} {"Template_token": ["", "unsigned", "Size", "=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "auto", "Pred", "=", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ";", "Register", "CCReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "isSCC", "(", "CCReg", ",", "*", "MRI", ")", ")", "{", "int", "Opcode", "=", "getS_CMPOpcode", "(", "Pred", ",", "Size", ")", ";", "if", "(", "Opcode", "==", "-", "", ")", "return", "false", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CCReg", ")", ".", "addReg", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "CCReg", ",", "", ",", "*", "MRI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";", "}", "int", "Opcode", "=", "getV_CMPOpcode", "(", "Pred", ",", "Size", ")", ";", "if", "(", "Opcode", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_ICMP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40403, "Length": 256, "Cover_Rate": 0.713091922005571} {"Template_token": ["", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1Reg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "Src0Bank", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "InsSize", ",", "*", "Src1Bank", ",", "*", "MRI", ")", ";", "Src0RC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "Src0RC", ",", "SubReg", ")", ";", "if", "(", "!", "Src0RC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src0Reg", ",", "*", "Src0RC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src1Reg", ",", "*", "Src1RC", ",", "*", "MRI", ")", ")", "return", "false", ";"], "ground_truth": ["const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_INSERT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40404, "Length": 130, "Cover_Rate": 0.33766233766233766} {"Template_token": ["", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "default", ":", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40405, "Length": 162, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "Register", "Undef", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "int64_t", "Done", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int64_t", "VM", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Undef", ")", ";", "MachineInstr", "*", "Exp", "=", "buildEXP", "(", "TII", ",", "&", "I", ",", "Tgt", ",", "Reg0", ",", "Reg1", ",", "Undef", ",", "Undef", ",", "VM", ",", "true", ",", "Enabled", ",", "Done", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Exp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "", ":", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40406, "Length": 192, "Cover_Rate": 0.3878787878787879} {"Template_token": ["", "int64_t", "Enabled", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int64_t", "Done", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int64_t", "VM", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineInstr", "*", "Exp", "=", "buildEXP", "(", "TII", ",", "&", "I", ",", "Tgt", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "VM", ",", "false", ",", "Enabled", ",", "Done", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Exp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "", ":", "{", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "int64_t", "Tgt", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int64_t", "Enabled", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Register", "Reg0", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["Register", "Reg1", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40407, "Length": 199, "Cover_Rate": 0.402020202020202} {"Template_token": ["", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "SrcSize", "<", "", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "RegisterBank", "*", "DstBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", ")", "return", "false", ";", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "DstRC", ",", "SrcSize", "/", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "DstReg", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "I", "+", "", ")", ";", "MIB", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "Src", ".", "isUndef", "(", ")", ")", ")", ";", "MIB", ".", "addImm", "(", "SubRegs", "[", "I", "]", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "if", "(", "SrcRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "Src", ".", "getReg", "(", ")", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_MERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40408, "Length": 263, "Cover_Rate": 0.8042813455657493} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "assert", "(", "Size", "<=", "", "||", "Size", "==", "", ")", ";", "const", "MachineOperand", "&", "CCOp", "=", "I", ".", "getOperand", "(", "", ")", ";", "Register", "CCReg", "=", "CCOp", ".", "getReg", "(", ")", ";", "if", "(", "isSCC", "(", "CCReg", ",", "*", "MRI", ")", ")", "{", "unsigned", "SelectOpcode", "=", "Size", "==", "", "?", "", ":", "", ";", "MachineInstr", "*", "CopySCC", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "CCReg", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "CCReg", ")", ")", "MRI", "->", "setRegClass", "(", "CCReg", ",", "TRI", ".", "getConstrainedRegClassForOperand", "(", "CCOp", ",", "*", "MRI", ")", ")", ";", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "SelectOpcode", ")", ",", "DstReg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Select", ",", "TII", ",", "TRI", ",", "RBI", ")", "|", "constrainSelectedInstRegOperands", "(", "*", "CopySCC", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";", "}", "if", "(", "Size", ">", "", ")", "return", "false", ";"], "ground_truth": ["MachineInstr", "*", "Select", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_SELECT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40409, "Length": 304, "Cover_Rate": 0.8444444444444444} {"Template_token": ["", "bool", "Signed", "=", "I", ".", "getOpcode", "(", ")", "==", "", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "I", ".", "getParent", "(", ")", ";", "const", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "DstTy", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "const", "LLT", "SrcTy", "=", "MRI", "->", "getType", "(", "SrcReg", ")", ";", "const", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "DstTy", ".", "isScalar", "(", ")", ")", "return", "false", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "SrcBank", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "SrcTy", "!=", "S1", "||", "DstSize", ">", "", ")", "return", "false", ";", "unsigned", "Opcode", "=", "DstSize", ">", "", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "DstSize", ">", "", "?", "&", "", ":", "&", "", ";", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "TmpReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Signed", "?", "-", "", ":", "", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_SZA_EXT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40410, "Length": 306, "Cover_Rate": 0.3008849557522124} {"Template_token": ["", "const", "RegisterBank", "*", "SrcRB", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "SrcRB", "!=", "DstRB", ")", "return", "false", ";", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstRB", ",", "*", "MRI", ")", ";", "if", "(", "SrcSize", ">", "", ")", "{", "int", "SubRegIdx", "=", "sizeToSubRegIndex", "(", "DstSize", ")", ";", "if", "(", "SubRegIdx", "==", "-", "", ")", "return", "false", ";", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubRegIdx", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "I", ".", "getOperand", "(", "", ")", ".", "setSubReg", "(", "SubRegIdx", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40411, "Length": 137, "Cover_Rate": 0.4740484429065744} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectG_UADDO_USUBO", "(", "MachineInstr", "&", "I", ")", "const", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "Dst0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Dst1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "bool", "IsAdd", "=", "I", ".", "getOpcode", "(", ")", "==", "", ";", "if", "(", "!", "isSCC", "(", "Dst1Reg", ",", "MRI", ")", ")", "{", "unsigned", "NewOpc", "=", "IsAdd", "?", "", ":", "", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewOpc", "=", "IsAdd", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "Dst0Reg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst1Reg", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "Dst1Reg", ")", ")", "MRI", ".", "setRegClass", "(", "Dst1Reg", ",", "&", "", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "Dst0Reg", ",", "", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src0Reg", ",", "", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src1Reg", ",", "", ",", "MRI", ")", ")", "return", "false", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_UADDO_USUBO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40412, "Length": 344, "Cover_Rate": 0.9347826086956522} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "Dst0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Dst1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "bool", "IsAdd", "=", "I", ".", "getOpcode", "(", ")", "==", "", ";", "if", "(", "!", "isSCC", "(", "Dst1Reg", ",", "MRI", ")", ")", "{", "unsigned", "NewOpc", "=", "IsAdd", "?", "", ":", "", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewOpc", "=", "IsAdd", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "Dst0Reg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst1Reg", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "Dst1Reg", ")", ")", "MRI", ".", "setRegClass", "(", "Dst1Reg", ",", "&", "", ")", ";"], "ground_truth": ["if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "Dst0Reg", ",", "", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src0Reg", ",", "", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src1Reg", ",", "", ",", "MRI", ")", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_UADDO_USUBO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40413, "Length": 323, "Cover_Rate": 0.8777173913043478} {"Template_token": ["", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "*", "MRI", ")", ")", "{", "const", "MachineOperand", "&", "LHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", "->", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", "->", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "PossibleOffset", ")", "&&", "(", "!", "STI", ".", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "KnownBits", "->", "signBitIsZero", "(", "LHS", ".", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "LHSDef", "->", "getOpcode", "(", ")", "==", "", ")", "FI", "=", "LHSDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "else", "VAddr", "=", "LHS", ".", "getReg", "(", ")", ";", "Offset", "=", "PossibleOffset", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "FI", "=", "RootDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40414, "Length": 187, "Cover_Rate": 0.3060556464811784} {"Template_token": ["", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", "->", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", "->", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "PossibleOffset", ")", "&&", "(", "!", "STI", ".", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "KnownBits", "->", "signBitIsZero", "(", "LHS", ".", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "LHSDef", "->", "getOpcode", "(", ")", "==", "", ")", "FI", "=", "LHSDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "else", "VAddr", "=", "LHS", ".", "getReg", "(", ")", ";", "Offset", "=", "PossibleOffset", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "FI", "=", "RootDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "}", "}", "Register", "SOffset", "=", "FI", ".", "hasValue", "(", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";"], "ground_truth": ["return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector25", "Func": "selectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40415, "Length": 198, "Cover_Rate": 0.32405891980360063} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectMUBUFScratchOffset", "(", "MachineOperand", "&", "Root", ")", "const", "{", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "!", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ",", "m_ICst", "(", "Offset", ")", ")", "||", "!", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "Offset", ")", ")", "return", "{", "}", ";", "const", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";"], "ground_truth": ["const", "MachinePointerInfo", "&", "PtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40416, "Length": 118, "Cover_Rate": 0.5841584158415841} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "!", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ",", "m_ICst", "(", "Offset", ")", ")", "||", "!", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "Offset", ")", ")", "return", "{", "}", ";", "const", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "Register", "SOffsetReg", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";"], "ground_truth": ["return", "{", "{"], "File": "AMDGPUInstructionSelector25", "Func": "selectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40417, "Length": 118, "Cover_Rate": 0.5841584158415841} {"Template_token": ["", "const", "TargetRegisterClass", "*", "DefRC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "!", "DefRC", ")", "{", "if", "(", "!", "DefTy", ".", "isValid", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "const", "RegisterBank", "&", "RB", "=", "*", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";", "if", "(", "RB", ".", "getID", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "DefRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "DefTy", ",", "RB", ",", "*", "MRI", ")", ";"], "ground_truth": ["if", "(", "!", "DefRC", ")", "{"], "File": "AMDGPUInstructionSelector25", "Func": "selectPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40418, "Length": 106, "Cover_Rate": 0.53} {"Template_token": ["", "const", "TargetRegisterClass", "*", "DefRC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "!", "DefRC", ")", "{", "if", "(", "!", "DefTy", ".", "isValid", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "const", "RegisterBank", "&", "RB", "=", "*", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";", "if", "(", "RB", ".", "getID", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40419, "Length": 86, "Cover_Rate": 0.43} {"Template_token": ["", "if", "(", "!", "", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ")", "return", "None", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "int64_t", "EncodedImm", "=", "", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "EncodedImm", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectSmrdImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40420, "Length": 79, "Cover_Rate": 0.5163398692810458} {"Template_token": ["", "int64_t", "EncodedImm", "=", "", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "EncodedImm", ")", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["MIB", ".", "addImm", "(", "EncodedImm", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectSmrdImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40421, "Length": 63, "Cover_Rate": 0.42} {"Template_token": ["", "SmallVector", "<", "GEPInfo", ",", "", ">", "AddrInfo", ";", "getAddrModeInfo", "(", "*", "MI", ",", "*", "MRI", ",", "AddrInfo", ")", ";", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "", ")", "return", "None", ";", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "if", "(", "!", "GEPInfo", ".", "Imm", "||", "!", "isUInt", "<", "", ">", "(", "GEPInfo", ".", "Imm", ")", ")", "return", "None", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "Register", "OffsetReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "GEPInfo", ".", "Imm", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "OffsetReg", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectSmrdSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40422, "Length": 162, "Cover_Rate": 0.7941176470588235} {"Template_token": ["", "getBufferStoreOpcode", "(", "Ty", ",", "MemSize", ",", "Offen", ")", ";", "if", "(", "Opc", "==", "-", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addUse", "(", "VData", ")", ";", "if", "(", "Offen", ")", "MIB", ".", "addUse", "(", "VOffset", ")", ";", "MIB", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ".", "addImm", "(", "extractGLC", "(", "AuxiliaryData", ")", ")", ".", "addImm", "(", "extractSLC", "(", "AuxiliaryData", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "extractDLC", "(", "AuxiliaryData", ")", ")", ".", "addImm", "(", "extractSWZ", "(", "AuxiliaryData", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectStoreIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40423, "Length": 123, "Cover_Rate": 0.3565217391304348} {"Template_token": ["", "getBufferStoreOpcode", "(", "Ty", ",", "MemSize", ",", "Offen", ")", ";", "if", "(", "Opc", "==", "-", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addUse", "(", "VData", ")", ";", "if", "(", "Offen", ")", "MIB", ".", "addUse", "(", "VOffset", ")", ";"], "ground_truth": ["MIB", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ".", "addImm", "(", "extractGLC", "(", "AuxiliaryData", ")", ")", ".", "addImm", "(", "extractSLC", "(", "AuxiliaryData", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "extractDLC", "(", "AuxiliaryData", ")", ")", ".", "addImm", "(", "extractSWZ", "(", "AuxiliaryData", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectStoreIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40424, "Length": 104, "Cover_Rate": 0.30144927536231886} {"Template_token": ["", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}"], "ground_truth": ["}", "}", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectVOP3Mods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40426, "Length": 77, "Cover_Rate": 0.6695652173913044} {"Template_token": ["", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ".", "getReg", "(", ")", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectVOP3Mods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40427, "Length": 96, "Cover_Rate": 0.8347826086956521} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectVOP3Mods0Clamp0OMod", "(", "MachineOperand", "&", "Root", ")", "const", "{", "Register", "Src", ";", "unsigned", "Mods", ";", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ".", "getReg", "(", ")", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}"], "ground_truth": ["}", "}", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectVOP3Mods0Clamp0OMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40428, "Length": 114, "Cover_Rate": 0.991304347826087} {"Template_token": ["", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectVOP3Mods0Clamp0OMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40429, "Length": 74, "Cover_Rate": 0.6434782608695652} {"Template_token": ["", "Mods", "|=", "", ";", "MI", "=", "MRI", "->", "getVRegDef", "(", "Src", ")", ";", "}", "if", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["Src", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectVOP3ModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40430, "Length": 40, "Cover_Rate": 0.3252032520325203} {"Template_token": ["", "std", "::", "pair", "<", "Register", ",", "unsigned", ">", "InstructionSelector", "::", "selectVOP3ModsImpl", "(", "Register", "Src", ")", "const", "{", "unsigned", "Mods", "=", "", ";", "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "Src", ")", ";", "if", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Src", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Mods", "|=", "", ";", "MI", "=", "MRI", "->", "getVRegDef", "(", "Src", ")", ";", "}", "if", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Src", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Mods", "|=", "", ";", "}", "return", "std", "::", "make_pair", "(", "Src", ",", "Mods", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "selectVOP3ModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40431, "Length": 115, "Cover_Rate": 0.9349593495934959} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectVOP3OpSelMods0", "(", "MachineOperand", "&", "Root", ")", "const", "{", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Root", ".", "getReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector25", "Func": "selectVOP3OpSelMods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40432, "Length": 65, "Cover_Rate": 0.8441558441558441} {"Template_token": ["", "if", "(", "Overflow", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "OldInsPt", "=", "B", ".", "getInsertPt", "(", ")", ";", "MachineBasicBlock", "&", "OldMBB", "=", "B", ".", "getMBB", "(", ")", ";", "B", ".", "setInstr", "(", "*", "OffsetDef", ")", ";", "if", "(", "!", "BaseReg", ")", "{", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "BaseReg", ")", ".", "addImm", "(", "Overflow", ")", ";", "}", "else", "{", "Register", "OverflowVal", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "OverflowVal", ")", ".", "addImm", "(", "Overflow", ")", ";", "Register", "NewBaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "TII", ".", "getAddNoCarry", "(", "B", ".", "getMBB", "(", ")", ",", "B", ".", "getInsertPt", "(", ")", ",", "B", ".", "getDebugLoc", "(", ")", ",", "NewBaseReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OverflowVal", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "BaseReg", "=", "NewBaseReg", ";", "}", "B", ".", "setInsertPt", "(", "OldMBB", ",", "OldInsPt", ")", ";", "}", "return", "std", "::", "make_tuple", "(", "BaseReg", ",", "ImmOffset", ",", "TotalConstOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40433, "Length": 183, "Cover_Rate": 0.6376306620209059} {"Template_token": ["", "return", "selectG_ADD_SUB", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UADDO", ":", "case", "TargetOpcode", "::", "G_USUBO", ":", "case", "TargetOpcode", "::", "G_UADDE", ":", "case", "TargetOpcode", "::", "G_USUBE", ":", "return", "selectG_UADDO_USUBO_UADDE_USUBE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR_TRUNC", ":", "return", "selectG_BUILD_VECTOR_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":"], "ground_truth": ["case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":"], "File": "AMDGPUInstructionSelector26", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40434, "Length": 276, "Cover_Rate": 0.45320197044334976} {"Template_token": ["", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "SrcRC", ",", "IdxReg", ",", "DstTy", ".", "getSizeInBits", "(", ")", "/", "", ")", ";", "if", "(", "SrcRB", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", "&&", "!", "Is64", ")", "return", "false", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";", "unsigned", "Opc", "=", "Is64", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcRB", "->", "getID", "(", ")", "!=", "", "||", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "!", "STI", ".", "useVGPRIndexMode", "(", ")", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector26", "Func": "selectG_EXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40435, "Length": 246, "Cover_Rate": 0.38740157480314963} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector26", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40436, "Length": 139, "Cover_Rate": 0.5743801652892562} {"Template_token": ["", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "return", "selectInterpP1F16", "(", "I", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "default", ":", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector26", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40437, "Length": 90, "Cover_Rate": 0.371900826446281} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectDSGWntrinsic", "(", "I", ",", "IntrinsicID", ")", ";", "case", "", ":", "return", "selectDSAppendConsume", "(", "I", ",", "true", ")", ";", "case", "", ":", "return", "selectDSAppendConsume", "(", "I", ",", "false", ")", ";", "default", ":", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector26", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40438, "Length": 52, "Cover_Rate": 0.3969465648854962} {"Template_token": ["", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "DstTy", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "const", "LLT", "SrcTy", "=", "MRI", "->", "getType", "(", "SrcReg", ")", ";", "const", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "RegisterBank", "*", "SrcRB", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "DstRB", ";", "if", "(", "DstTy", "==", "S1", ")", "{", "DstRB", "=", "SrcRB", ";", "}", "else", "{", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "SrcRB", "!=", "DstRB", ")", "return", "false", ";", "}", "const", "bool", "IsVALU", "=", "DstRB", "->", "getID", "(", ")", "==", "", ";", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "DstTy", "==", "LLT", "::", "vector", "(", "", ",", "", ")", "&&", "SrcTy", "==", "LLT", "::", "vector", "(", "", ",", "", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "HiReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "", ")", ";", "if", "(", "IsVALU", "&&", "STI", ".", "hasSDWA", "(", ")", ")", "{", "MachineInstr", "*", "MovSDWA", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", "::", "WORD_1", ")", ".", "addImm", "(", "", "::", "UNUSED_PRESERVE", ")", ".", "addImm", "(", "", "::", "WORD_0", ")", ".", "addReg", "(", "LoReg", ",", "RegState", "::", "Implicit", ")", ";", "MovSDWA", "->", "tieOperands", "(", "", ",", "MovSDWA", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "}", "else", "{", "Register", "TmpReg0", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "TmpReg1", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "if", "(", "IsVALU", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "TmpReg0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ";"], "File": "AMDGPUInstructionSelector26", "Func": "selectG_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40439, "Length": 514, "Cover_Rate": 0.6200241254523522} {"Template_token": ["", "Optional", "<", "uint64_t", ">", "OffsetVal", "=", "getConstantZext32Val", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "OffsetVal", ")", "return", "{", "}", ";"], "ground_truth": ["Optional", "<", "int64_t", ">", "EncodedImm", "=", "", "(", "STI", ",", "*", "OffsetVal", ")", ";"], "File": "AMDGPUInstructionSelector26", "Func": "selectSMRDBufferImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40440, "Length": 41, "Cover_Rate": 0.45555555555555555} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectSMRDBufferImm", "(", "MachineOperand", "&", "Root", ")", "const", "{", "Optional", "<", "uint64_t", ">", "OffsetVal", "=", "getConstantZext32Val", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";"], "ground_truth": ["if", "(", "!", "OffsetVal", ")", "return", "{", "}", ";"], "File": "AMDGPUInstructionSelector26", "Func": "selectSMRDBufferImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40441, "Length": 40, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "*", "EncodedImm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector26", "Func": "selectSmrdImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40442, "Length": 49, "Cover_Rate": 0.3310810810810811} {"Template_token": ["", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "", ")", "return", "None", ";", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "Optional", "<", "int64_t", ">", "EncodedImm", "=", "", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "!", "EncodedImm", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["MIB", ".", "addImm", "(", "*", "EncodedImm", ")", ";"], "File": "AMDGPUInstructionSelector26", "Func": "selectSmrdImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40443, "Length": 105, "Cover_Rate": 0.7094594594594594} {"Template_token": ["", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "", ")", "return", "None", ";", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "Optional", "<", "int64_t", ">", "EncodedImm", "=", "", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "!", "EncodedImm", ")", "return", "None", ";", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector26", "Func": "selectSmrdImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40444, "Length": 97, "Cover_Rate": 0.6554054054054054} {"Template_token": ["", "case", "", ":", "return", "Signed", "?", "", ":", "", ";", "case", "", ":", "return", "Signed", "?", "", ":", "", ";", "case", "", ":"], "ground_truth": ["return", "Signed", "?", "", ":", "", ";"], "File": "AMDGPUInstructionSelector29", "Func": "getFPTrueImmVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40445, "Length": 30, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "switch", "(", "Size", ")", "{", "case", "", ":", "return", "Signed", "?", "", ":", "", ";", "case", "", ":", "return", "Signed", "?", "", ":", "", ";", "case", "", ":", "return", "Signed", "?", "", ":", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector29", "Func": "getFPTrueImmVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40446, "Length": 44, "Cover_Rate": 0.8} {"Template_token": ["", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_AND", ":", "case", "TargetOpcode", "::", "G_OR", ":", "case", "TargetOpcode", "::", "G_XOR", ":", "if", "(", "selectG_AND_OR_XOR", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "case", "TargetOpcode", "::", "G_SUB", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_ADD_SUB", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UADDO", ":", "case", "TargetOpcode", "::", "G_USUBO", ":", "return", "selectG_UADDO_USUBO", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":"], "ground_truth": ["case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":"], "File": "AMDGPUInstructionSelector29", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40447, "Length": 307, "Cover_Rate": 0.6007827788649707} {"Template_token": ["", "if", "(", "!", "TII", ".", "isLegalFLATOffset", "(", "Offset", ".", "getValue", "(", ")", ",", "AddrSpace", ",", "Signed", ")", ")", "return", "Default", ";", "Register", "BasePtr", "=", "OpDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "BasePtr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ".", "getValue", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["MIB", ".", "addImm", "(", "", ")", ";"], "File": "AMDGPUInstructionSelector29", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40448, "Length": 94, "Cover_Rate": 0.32867132867132864} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getBoolRC", "(", ")", ";", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "RC", "==", "&", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";", "if", "(", "Src0", ".", "isUndef", "(", ")", "&&", "!", "MRI", "->", "getRegClassOrNull", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "MRI", "->", "setRegClass", "(", "Src0", ".", "getReg", "(", ")", ",", "RC", ")", ";", "if", "(", "Src1", ".", "isUndef", "(", ")", "&&", "!", "MRI", "->", "getRegClassOrNull", "(", "Src1", ".", "getReg", "(", ")", ")", ")", "MRI", "->", "setRegClass", "(", "Src1", ".", "getReg", "(", ")", ",", "RC", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ";", "}", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "", ")", "{", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "Size", ">", "", ")", ";"], "ground_truth": ["I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";"], "File": "AMDGPUInstructionSelector29", "Func": "selectG_AND_OR_XOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40449, "Length": 160, "Cover_Rate": 0.5734767025089605} {"Template_token": ["", "Register", "CondReg", "=", "CondOp", ".", "getReg", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "unsigned", "BrOpcode", ";", "Register", "CondPhysReg", ";", "const", "TargetRegisterClass", "*", "ConstrainRC", ";", "if", "(", "isSCC", "(", "CondReg", ",", "*", "MRI", ")", ")", "{", "CondPhysReg", "=", "", ";", "BrOpcode", "=", "", ";", "ConstrainRC", "=", "&", "", ";", "}", "else", "if", "(", "isVCC", "(", "CondReg", ",", "*", "MRI", ")", ")", "{", "CondPhysReg", "=", "TRI", ".", "getVCC", "(", ")", ";", "BrOpcode", "=", "", ";", "ConstrainRC", "=", "TRI", ".", "getBoolRC", "(", ")", ";", "}", "else", "return", "false", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "CondReg", ")", ")", "MRI", "->", "setRegClass", "(", "CondReg", ",", "ConstrainRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondPhysReg", ")", ".", "addReg", "(", "CondReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "BrOpcode", ")", ")", ".", "addMBB", "(", "I", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector29", "Func": "selectG_BRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40450, "Length": 179, "Cover_Rate": 0.8099547511312217} {"Template_token": ["", "Size", "=", "TRI", ".", "getRegSizeInBits", "(", "*", "RC", ")", ";", "}", "if", "(", "Size", "!=", "", "&&", "Size", "!=", "", ")", "return", "false", ";", "unsigned", "Opcode", "=", "IsSgpr", "?", "", ":", "", ";", "if", "(", "Size", "==", "", ")", "{", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "I", ".", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "APInt", "Imm", "(", "Size", ",", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "MachineInstr", "*", "ResInst", ";", "if", "(", "IsSgpr", "&&", "TII", ".", "isInlineConstant", "(", "Imm", ")", ")", "{", "ResInst", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "IsSgpr", "?", "&", "", ":", "&", "", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "LoReg", ")", ".", "addImm", "(", "Imm", ".", "trunc", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "HiReg", ")", ".", "addImm", "(", "Imm", ".", "ashr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "ResInst", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector29", "Func": "selectG_CONSTANT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40451, "Length": 300, "Cover_Rate": 0.5347593582887701} {"Template_token": ["", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "{", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector29", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40452, "Length": 90, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "{", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "}", "return", "true", ";", "}", "default", ":"], "ground_truth": ["return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";"], "File": "AMDGPUInstructionSelector29", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40453, "Length": 163, "Cover_Rate": 0.8232323232323232} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectG_TOFP_UITOFP", "(", "MachineInstr", "&", "I", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Src", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isSCC", "(", "Src", ",", "MRI", ")", ")", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "bool", "Signed", "=", "I", ".", "getOpcode", "(", ")", "==", "", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";"], "File": "AMDGPUInstructionSelector29", "Func": "selectG_SITOFP_UITOFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40454, "Length": 110, "Cover_Rate": 0.45643153526970953} {"Template_token": ["", "bool", "Signed", "=", "I", ".", "getOpcode", "(", ")", "==", "", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Src", ")", ";", "unsigned", "NewOpc", "=", "DstSize", ">", "", "?", "", ":", "", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "NewOpc", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "getFPTrueImmVal", "(", "DstSize", ",", "Signed", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector29", "Func": "selectG_SITOFP_UITOFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40455, "Length": 156, "Cover_Rate": 0.6473029045643154} {"Template_token": ["", "getAddrModeInfo", "(", "*", "MI", ",", "*", "MRI", ",", "AddrInfo", ")", ";", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "", ")", "return", "None", ";", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "if", "(", "!", "GEPInfo", ".", "Imm", "||", "!", "isUInt", "<", "", ">", "(", "GEPInfo", ".", "Imm", ")", ")", "return", "None", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "Register", "OffsetReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "GEPInfo", ".", "Imm", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "OffsetReg", ")", ";"], "File": "AMDGPUInstructionSelector29", "Func": "selectSmrdSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40456, "Length": 154, "Cover_Rate": 0.7549019607843137} {"Template_token": ["", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":"], "ground_truth": ["return", "selectG_INTRINC", "(", "I", ",", "CoverageInfo", ")", ";"], "File": "AMDGPUInstructionSelector2", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40457, "Length": 83, "Cover_Rate": 0.46629213483146065} {"Template_token": ["", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FREEZE", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectG_LOAD_STORE_ATOMICRMW", "(", "I", ")", ";", "case", "", ":", "return", "selectG__ATOMIC_CMPXCHG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "case", "TargetOpcode", "::", "G_SEXT_INREG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "selectG_GLOBAL_VALUE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTRMASK", ":", "return", "selectG_PTRMASK", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "selectG_EXTRACT_VECTOR_ELT", "(", "I", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":"], "File": "AMDGPUInstructionSelector30", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40458, "Length": 281, "Cover_Rate": 0.41021897810218977} {"Template_token": ["", "case", "TargetOpcode", "::", "G_UADDE", ":", "case", "TargetOpcode", "::", "G_USUBE", ":", "return", "selectG_UADDO_USUBO_UADDE_USUBE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FABS", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FABS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR_TRUNC", ":", "return", "selectG_BUILD_VECTOR_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FREEZE", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectG_LOAD_STORE_ATOMICRMW", "(", "I", ")", ";", "case", "", ":", "return", "selectG__ATOMIC_CMPXCHG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":"], "ground_truth": ["return", "selectG_SELECT", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector30", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40459, "Length": 353, "Cover_Rate": 0.5153284671532846} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectDS128Bit8ByteAligned", "(", "MachineOperand", "&", "Root", ")", "const", "{"], "ground_truth": ["return", "selectDSReadWrite2", "(", "Root", ",", "true", ")", ";"], "File": "AMDGPUInstructionSelector30", "Func": "selectDS128Bit8ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40460, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectDS128Bit8ByteAligned", "(", "MachineOperand", "&", "Root", ")", "const", "{"], "ground_truth": ["return", "selectDSReadWrite2", "(", "Root", ",", "true", ")", ";"], "File": "AMDGPUInstructionSelector30", "Func": "selectDS128Bit8ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40461, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectDS64Bit4ByteAligned", "(", "MachineOperand", "&", "Root", ")", "const", "{"], "ground_truth": ["return", "selectDSReadWrite2", "(", "Root", ",", "false", ")", ";"], "File": "AMDGPUInstructionSelector30", "Func": "selectDS64Bit4ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40462, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", "+", "", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector30", "Func": "selectDSReadWrite2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40465, "Length": 59, "Cover_Rate": 0.59} {"Template_token": ["", "int64_t", "OffsetValue0", "=", "Offset", "/", "(", "IsDS128", "?", "", ":", "", ")", ";", "int64_t", "OffsetValue1", "=", "OffsetValue0", "+", "", ";", "if", "(", "isDSOffsetLegal", "(", "PtrBase", ",", "OffsetValue1", ",", "(", "IsDS128", "?", "", ":", "", ")", ")", ")", "{", "return", "std", "::", "make_pair", "(", "PtrBase", ",", "OffsetValue0", ")", ";", "}"], "ground_truth": ["}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "AMDGPUInstructionSelector30", "Func": "selectDSReadWrite2Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40466, "Length": 62, "Cover_Rate": 0.31794871794871793} {"Template_token": ["", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "const", "Value", "*", "Ptr", "=", "MMO", "->", "getValue", "(", ")", ";", "if", "(", "!", "Ptr", "||", "isa", "<", "UndefValue", ">", "(", "Ptr", ")", "||", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "Constant", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "return", "true", ";", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";", "return", "I", "&&", "I", "->", "getMetadata", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector31", "Func": "isInstrUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40467, "Length": 99, "Cover_Rate": 0.908256880733945} {"Template_token": ["", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", ";", "unsigned", "LoadSize", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "!", "AddrInfo", ".", "empty", "(", ")", "&&", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "==", "", ")", "{", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "int64_t", "EncodedImm", "=", "", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "EncodedImm", ")", ".", "addImm", "(", "", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "Subtarget", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", "&&", "isUInt", "<", "", ">", "(", "EncodedImm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "EncodedImm", ")", ".", "addImm", "(", "", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "GEPInfo", ".", "Imm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "GEPInfo", ".", "Imm", ")", ";"], "ground_truth": ["MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addImm", "(", "", ")", ";"], "File": "AMDGPUInstructionSelector31", "Func": "selectSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40468, "Length": 377, "Cover_Rate": 0.6545138888888888} {"Template_token": ["", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":"], "ground_truth": ["return", "selectG_GEP", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector34", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40469, "Length": 61, "Cover_Rate": 0.6161616161616161} {"Template_token": ["", "bool", "InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCOPY", "(", "I", ")", ";", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":"], "ground_truth": ["case", "TargetOpcode", "::", "G_BITCAST", ":"], "File": "AMDGPUInstructionSelector35", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40470, "Length": 86, "Cover_Rate": 0.39631336405529954} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SrcVec", ")", ";", "}", "}", "else", "if", "(", "Mask", "[", "", "]", "==", "", "&&", "Mask", "[", "", "]", "==", "", ")", "{", "if", "(", "IsVALU", ")", "{", "MachineInstr", "*", "MovSDWA", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", "::", "WORD_0", ")", ".", "addImm", "(", "", "::", "UNUSED_PRESERVE", ")", ".", "addImm", "(", "", "::", "WORD_1", ")", ".", "addReg", "(", "SrcVec", ",", "RegState", "::", "Implicit", ")", ";", "MovSDWA", "->", "tieOperands", "(", "", ",", "MovSDWA", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SrcVec", ")", ";", "}", "}", "else", "if", "(", "Mask", "[", "", "]", "==", "", "&&", "Mask", "[", "", "]", "==", "", ")", "{", "if", "(", "IsVALU", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addReg", "(", "SrcVec", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector36", "Func": "selectG_SHUFFLE_VECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40472, "Length": 318, "Cover_Rate": 0.31485148514851485} {"Template_token": ["", "Register", "LHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "LHSDef", "=", "getDefSrcRegIgnoringCopies", "(", "LHS", ",", "*", "MRI", ")", ";", "auto", "RHSDef", "=", "getDefSrcRegIgnoringCopies", "(", "RHS", ",", "*", "MRI", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", "&&", "LHSDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "isSGPR", "(", "RHSDef", "->", "Reg", ")", ")", "{", "int", "FI", "=", "LHSDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "&", "I", "=", "*", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "SAddr", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SAddr", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "RHSDef", "->", "Reg", ")", ";", "}", "}", "if", "(", "!", "isSGPR", "(", "SAddr", ")", ")", "return", "None", ";"], "ground_truth": ["return", "{", "{"], "File": "AMDGPUInstructionSelector36", "Func": "selectScratchSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40473, "Length": 184, "Cover_Rate": 0.4339622641509434} {"Template_token": ["", "void", "InstructionSelector", "::", "renderTruncImm32", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{"], "ground_truth": ["assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "OpIdx", "==", "-", "", "&&", "", ")", ";"], "File": "AMDGPUInstructionSelector37", "Func": "renderTruncImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40474, "Length": 39, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "return", "selectG_LOAD_ATOMICRMW", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FRAME_INDEX", ":"], "ground_truth": ["return", "selectG_FRAME_INDEX", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector37", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40475, "Length": 261, "Cover_Rate": 0.514792899408284} {"Template_token": ["", "LLT", "SrcTy", "=", "MRI", "->", "getType", "(", "SrcReg", ")", ";", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Offset", "=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "%", "DstSize", "!=", "", ")", "return", "false", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ",", "*", "MRI", ")", ";"], "ground_truth": ["if", "(", "!", "SrcRC", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector37", "Func": "selectG_EXTRACT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40476, "Length": 98, "Cover_Rate": 0.3391003460207612} {"Template_token": ["", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "CCReg", ")", ")", "MRI", "->", "setRegClass", "(", "CCReg", ",", "TRI", ".", "getConstrainedRegClassForOperand", "(", "CCOp", ",", "*", "MRI", ")", ")", ";", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "SelectOpcode", ")", ",", "DstReg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Select", ",", "TII", ",", "TRI", ",", "RBI", ")", "|", "constrainSelectedInstRegOperands", "(", "*", "CopySCC", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";", "}", "if", "(", "Size", ">", "", ")", "return", "false", ";", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Select", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector37", "Func": "selectG_SELECT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40478, "Length": 196, "Cover_Rate": 0.5429362880886427} {"Template_token": ["", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "return", "selectCOPY", "(", "I", ")", ";", "const", "RegisterBank", "*", "SrcBank", "=", "getArtifactRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "SrcBank", "->", "getID", "(", ")", "==", "", "&&", "DstSize", "<=", "", ")", "{", "unsigned", "Mask", ";", "if", "(", "!", "Signed", "&&", "shouldUseAndMask", "(", "SrcSize", ",", "Mask", ")", ")", "{", "MachineInstr", "*", "ExtI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "Mask", ")", ".", "addReg", "(", "SrcReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "ExtI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "const", "unsigned", "BFE", "=", "Signed", "?", "", ":", "", ";", "MachineInstr", "*", "ExtI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "BFE", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "SrcSize", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "ExtI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "SrcBank", "->", "getID", "(", ")", "==", "", "&&", "DstSize", "<=", "", ")", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "Signed", "&&", "DstSize", "==", "", "&&", "(", "SrcSize", "==", "", "||", "SrcSize", "==", "", ")", ")", "{", "const", "unsigned", "SextOpc", "=", "SrcSize", "==", "", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "SextOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", ",", "*", "MRI", ")", ";", "}", "const", "unsigned", "BFE64", "=", "Signed", "?", "", ":", "", ";", "const", "unsigned", "BFE32", "=", "Signed", "?", "", ":", "", ";", "if", "(", "DstSize", ">", "", "&&", "SrcSize", "<=", "", ")", "{", "Register", "ExtReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "UndefReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "UndefReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ExtReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "UndefReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "BFE64", ")", ",", "DstReg", ")", ".", "addReg", "(", "ExtReg", ")", ".", "addImm", "(", "SrcSize", "<<", "", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", ",", "*", "MRI", ")", ";", "}", "unsigned", "Mask", ";", "if", "(", "!", "Signed", "&&", "shouldUseAndMask", "(", "SrcSize", ",", "Mask", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Mask", ")", ";"], "File": "AMDGPUInstructionSelector37", "Func": "selectG_SZA_EXT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40479, "Length": 491, "Cover_Rate": 0.6772413793103448} {"Template_token": ["", "}", "else", "{", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "SrcRB", "!=", "DstRB", ")", "return", "false", ";", "}", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstRB", ",", "*", "MRI", ")", ";", "if", "(", "SrcSize", ">", "", ")", "{", "int", "SubRegIdx", "=", "sizeToSubRegIndex", "(", "DstSize", ")", ";", "if", "(", "SubRegIdx", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubRegIdx", ")", ";"], "File": "AMDGPUInstructionSelector37", "Func": "selectG_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40480, "Length": 117, "Cover_Rate": 0.36908517350157727} {"Template_token": ["", "if", "(", "!", "TM", ".", "Options", ".", "NoNaNsFPMath", "&&", "!", "isKnownNeverNaN", "(", "Src", ",", "*", "MRI", ")", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector37", "Func": "selectVOP3Mods_nnan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40481, "Length": 63, "Cover_Rate": 0.63} {"Template_token": ["", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector37", "Func": "selectVOP3Mods_nnan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40482, "Length": 39, "Cover_Rate": 0.39} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "OldInsPt", "=", "B", ".", "getInsertPt", "(", ")", ";", "MachineBasicBlock", "&", "OldMBB", "=", "B", ".", "getMBB", "(", ")", ";", "B", ".", "setInstr", "(", "*", "OffsetDef", ")", ";", "if", "(", "!", "BaseReg", ")", "{", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "BaseReg", ")", ".", "addImm", "(", "Overflow", ")", ";", "}", "else", "{", "Register", "OverflowVal", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "OverflowVal", ")", ".", "addImm", "(", "Overflow", ")", ";", "Register", "NewBaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "TII", ".", "getAddNoCarry", "(", "B", ".", "getMBB", "(", ")", ",", "B", ".", "getInsertPt", "(", ")", ",", "B", ".", "getDebugLoc", "(", ")", ",", "NewBaseReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OverflowVal", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "BaseReg", "=", "NewBaseReg", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector37", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40483, "Length": 153, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "SubRC", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "ComposedSubIdx", "=", "TRI", ".", "composeSubRegIndices", "(", "MO", ".", "getSubReg", "(", ")", ",", "SubIdx", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "Reg", ",", "", ",", "ComposedSubIdx", ")", ";", "return", "MachineOperand", "::", "CreateReg", "(", "DstReg", ",", "MO", ".", "isDef", "(", ")", ",", "MO", ".", "isImplicit", "(", ")", ",", "MO", ".", "isKill", "(", ")", ",", "MO", ".", "isDead", "(", ")", ",", "MO", ".", "isUndef", "(", ")", ",", "MO", ".", "isEarlyClobber", "(", ")", ",", "", ",", "MO", ".", "isDebug", "(", ")", ",", "MO", ".", "isInternalRead", "(", ")", ")", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", ")", ";", "APInt", "Imm", "(", "", ",", "MO", ".", "getImm", "(", ")", ")", ";", "switch", "(", "SubIdx", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstructionSelector3", "Func": "getSubOperand64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40484, "Length": 192, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "return", "Ty", ".", "isValid", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ";", "}", "const", "RegisterBank", "*", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";"], "ground_truth": ["return", "RB", "->", "getID", "(", ")", "==", "", ";"], "File": "AMDGPUInstructionSelector3", "Func": "isSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40485, "Length": 52, "Cover_Rate": 0.3969465648854962} {"Template_token": ["", "auto", "&", "RegClassOrBank", "=", "MRI", ".", "getRegClassOrRegBank", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "RC", ")", "{", "if", "(", "RC", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "return", "Ty", ".", "isValid", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ";", "}", "const", "RegisterBank", "*", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";"], "ground_truth": ["return", "RB", "->", "getID", "(", ")", "==", "", ";"], "File": "AMDGPUInstructionSelector3", "Func": "isSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40486, "Length": 97, "Cover_Rate": 0.7404580152671756} {"Template_token": ["", "auto", "&", "RegClassOrBank", "=", "MRI", ".", "getRegClassOrRegBank", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "RC", ")", "{", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "return", "RC", "->", "hasSuperClassEq", "(", "TRI", ".", "getBoolRC", "(", ")", ")", "&&", "Ty", ".", "isValid", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ";", "}"], "ground_truth": ["const", "RegisterBank", "*", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";"], "File": "AMDGPUInstructionSelector3", "Func": "isVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40487, "Length": 86, "Cover_Rate": 0.6564885496183206} {"Template_token": ["", "case", "TargetOpcode", "::", "G_AND", ":", "case", "TargetOpcode", "::", "G_OR", ":", "case", "TargetOpcode", "::", "G_XOR", ":", "if", "(", "selectG_AND_OR_XOR", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "case", "TargetOpcode", "::", "G_SUB", ":", "if", "(", "selectG_ADD_SUB", "(", "I", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_INTRINC", ":"], "File": "AMDGPUInstructionSelector3", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40488, "Length": 178, "Cover_Rate": 0.41013824884792627} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ";", "const", "MachineOperand", "&", "Src", "=", "I", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Dst", "=", "I", ".", "getOperand", "(", "", ")", ";", "Register", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "isVCC", "(", "DstReg", ",", "MRI", ")", ")", "{", "if", "(", "SrcReg", "==", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "MRI", ")", ";", "if", "(", "!", "RC", ")", "return", "true", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ";", "}", "if", "(", "!", "isVCC", "(", "SrcReg", ",", "MRI", ")", ")", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "TRI", ".", "getBoolRC", "(", ")", ",", "MRI", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ")", ";", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "SrcReg", ")", ")", "MRI", ".", "setRegClass", "(", "SrcReg", ",", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "MRI", ")", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector3", "Func": "selectCOPY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40489, "Length": 227, "Cover_Rate": 0.5456730769230769} {"Template_token": ["", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";", "if", "(", "Src0", ".", "isUndef", "(", ")", "&&", "!", "MRI", ".", "getRegClassOrNull", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "MRI", ".", "setRegClass", "(", "Src0", ".", "getReg", "(", ")", ",", "RC", ")", ";", "if", "(", "Src1", ".", "isUndef", "(", ")", "&&", "!", "MRI", ".", "getRegClassOrNull", "(", "Src1", ".", "getReg", "(", ")", ")", ")", "MRI", ".", "setRegClass", "(", "Src1", ".", "getReg", "(", ")", ",", "RC", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ";", "}", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "", ")", "{", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "Size", ">", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector3", "Func": "selectG_AND_OR_XOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40490, "Length": 145, "Cover_Rate": 0.40166204986149584} {"Template_token": ["", "if", "(", "isSCC", "(", "CCReg", ",", "MRI", ")", ")", "{", "int", "Opcode", "=", "getS_CMPOpcode", "(", "Pred", ",", "Size", ")", ";", "if", "(", "Opcode", "==", "-", "", ")", "return", "false", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CCReg", ")", ".", "addReg", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "CCReg", ",", "", ",", "MRI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "AMDGPUInstructionSelector3", "Func": "selectG_ICMP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40491, "Length": 132, "Cover_Rate": 0.352} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "{", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "}", "return", "true", ";", "}", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector3", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40492, "Length": 183, "Cover_Rate": 0.7233201581027668} {"Template_token": ["", "int64_t", "Tgt", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "Enabled", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "Done", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "VM", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "MachineInstr", "*", "Exp", "=", "buildEXP", "(", "TII", ",", "&", "I", ",", "Tgt", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "VM", ",", "false", ",", "Enabled", ",", "Done", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Exp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "", ":", "{", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "int64_t", "Tgt", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "Enabled", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "unsigned", "Reg0", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Undef", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "int64_t", "Done", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "VM", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Undef", ")", ";", "MachineInstr", "*", "Exp", "=", "buildEXP", "(", "TII", ",", "&", "I", ",", "Tgt", ",", "Reg0", ",", "Reg1", ",", "Undef", ",", "Undef", ",", "VM", ",", "true", ",", "Enabled", ",", "Done", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Exp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "", ":", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector3", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40493, "Length": 481, "Cover_Rate": 0.857397504456328} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectG_LOAD", "(", "MachineInstr", "&", "I", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstructionSelector3", "Func": "selectG_LOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40494, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Select", ",", "TII", ",", "TRI", ",", "RBI", ")", "|", "constrainSelectedInstRegOperands", "(", "*", "CopySCC", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";", "}", "if", "(", "Size", ">", "", ")", "return", "false", ";", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Select", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector3", "Func": "selectG_SELECT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40495, "Length": 131, "Cover_Rate": 0.34748010610079577} {"Template_token": ["", "unsigned", "PtrSize", "=", "RBI", ".", "getSizeInBits", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "PtrSize", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "unsigned", "StoreSize", "=", "RBI", ".", "getSizeInBits", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";", "unsigned", "Opcode", ";", "switch", "(", "StoreSize", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector3", "Func": "selectG_STORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40496, "Length": 116, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "}", "MachineInstr", "*", "Flat", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Flat", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "AMDGPUInstructionSelector3", "Func": "selectG_STORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40497, "Length": 111, "Cover_Rate": 0.42528735632183906} {"Template_token": ["", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "", ",", "MRI", ")", ")", "return", "false", ";", "if", "(", "Signed", "&&", "DstSize", "==", "", "&&", "(", "SrcSize", "==", "", "||", "SrcSize", "==", "", ")", ")", "{", "const", "unsigned", "SextOpc", "=", "SrcSize", "==", "", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "SextOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", ",", "MRI", ")", ";", "}", "const", "unsigned", "BFE64", "=", "Signed", "?", "", ":", "", ";", "const", "unsigned", "BFE32", "=", "Signed", "?", "", ":", "", ";", "if", "(", "DstSize", ">", "", "&&", "SrcSize", "<=", "", ")", "{", "unsigned", "ExtReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "UndefReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "UndefReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ExtReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "UndefReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "BFE64", ")", ",", "DstReg", ")", ".", "addReg", "(", "ExtReg", ")", ".", "addImm", "(", "SrcSize", "<<", "", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", ",", "MRI", ")", ";", "}", "unsigned", "Mask", ";", "if", "(", "!", "Signed", "&&", "shouldUseAndMask", "(", "SrcSize", ",", "Mask", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Mask", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "BFE32", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "SrcSize", "<<", "", ")", ";", "}", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", ",", "MRI", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector3", "Func": "selectG_SZA_EXT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40498, "Length": 331, "Cover_Rate": 0.33434343434343433} {"Template_token": ["", "std", "::", "tie", "(", "PtrBase", ",", "ConstOffset", ")", "=", "getPtrBaseWithConstantOffset", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "ConstOffset", "==", "", ")", "return", "Default", ";", "unsigned", "AddrSpace", "=", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", ";", "if", "(", "!", "TII", ".", "isLegalFLATOffset", "(", "ConstOffset", ",", "AddrSpace", ",", "Signed", ")", ")", "return", "Default", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "PtrBase", ",", "ConstOffset", ")", ";"], "File": "AMDGPUInstructionSelector40", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40499, "Length": 73, "Cover_Rate": 0.5367647058823529} {"Template_token": ["", "unsigned", "AddrSpace", "=", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", ";", "if", "(", "!", "TII", ".", "isLegalFLATOffset", "(", "ConstOffset", ",", "AddrSpace", ",", "Signed", ")", ")", "return", "Default", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "PtrBase", ",", "ConstOffset", ")", ";"], "File": "AMDGPUInstructionSelector40", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40500, "Length": 43, "Cover_Rate": 0.3161764705882353} {"Template_token": ["", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ImmOffset", ")", ";", "}", "}", "}", ";", "}", "Register", "SAddr", "=", "AddrDef", "->", "Reg", ";", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Register", "LHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "LHSDef", "=", "getDefSrcRegIgnoringCopies", "(", "LHS", ",", "*", "MRI", ")", ";", "auto", "RHSDef", "=", "getDefSrcRegIgnoringCopies", "(", "RHS", ",", "*", "MRI", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", "&&", "LHSDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "isSGPR", "(", "RHSDef", "->", "Reg", ")", ")", "{", "int", "FI", "=", "LHSDef", "->", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "&", "I", "=", "*", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "SAddr", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SAddr", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "RHSDef", "->", "Reg", ")", ";", "}", "}", "if", "(", "!", "isSGPR", "(", "SAddr", ")", ")", "return", "None", ";"], "ground_truth": ["return", "{", "{"], "File": "AMDGPUInstructionSelector40", "Func": "selectScratchSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40502, "Length": 275, "Cover_Rate": 0.6516587677725119} {"Template_token": ["", "return", "selectG_AND_OR_XOR", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "case", "TargetOpcode", "::", "G_SUB", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_ADD_SUB", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UADDO", ":", "case", "TargetOpcode", "::", "G_USUBO", ":", "case", "TargetOpcode", "::", "G_UADDE", ":", "case", "TargetOpcode", "::", "G_USUBE", ":", "return", "selectG_UADDO_USUBO_UADDE_USUBE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FABS", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FABS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR_TRUNC", ":", "return", "selectG_BUILD_VECTOR_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FREEZE", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectG_LOAD_STORE_ATOMICRMW", "(", "I", ")", ";", "case", "", ":"], "ground_truth": ["return", "selectG__ATOMIC_CMPXCHG", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector42", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40503, "Length": 387, "Cover_Rate": 0.5125827814569537} {"Template_token": ["", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FABS", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FABS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR_TRUNC", ":", "return", "selectG_BUILD_VECTOR_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FREEZE", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "selectG_LOAD_STORE_ATOMICRMW", "(", "I", ")", ";", "case", "", ":", "return", "selectG__ATOMIC_CMPXCHG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "case", "TargetOpcode", "::", "G_SEXT_INREG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "selectG_GLOBAL_VALUE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTRMASK", ":", "return", "selectG_PTRMASK", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "selectG_EXTRACT_VECTOR_ELT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "selectG_INSERT_VECTOR_ELT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "selectG_SHUFFLE_VECTOR", "(", "I", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "", "*", "Intr", "=", "", "(", "I", ".", "getIntrinsicID", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "Intr", "&&", "", ")", ";"], "File": "AMDGPUInstructionSelector42", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40504, "Length": 450, "Cover_Rate": 0.5960264900662252} {"Template_token": ["", "MachineInstr", "*", "Flat", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Flat", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "AMDGPUInstructionSelector48", "Func": "selectG_LOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40505, "Length": 76, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "if", "(", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_STORE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FRAME_INDEX", ":", "return", "selectG_FRAME_INDEX", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FENCE", ":"], "ground_truth": ["I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";"], "File": "AMDGPUInstructionSelector51", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40506, "Length": 154, "Cover_Rate": 0.36754176610978523} {"Template_token": ["", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "{", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "}", "return", "true", ";", "}", "default", ":"], "ground_truth": ["return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";"], "File": "AMDGPUInstructionSelector51", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40507, "Length": 100, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "bool", "Signed", "=", "I", ".", "getOpcode", "(", ")", "==", "", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SrcReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "const", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "const", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "DstTy", ".", "isScalar", "(", ")", ")", "return", "false", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "SrcBank", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "SrcTy", "!=", "S1", "||", "DstSize", ">", "", ")", "return", "false", ";", "unsigned", "Opcode", "=", "DstSize", ">", "", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "DstSize", ">", "", "?", "&", "", ":", "&", "", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "TmpReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Signed", "?", "-", "", ":", "", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "MRI", ")", ";", "}", "if", "(", "SrcBank", "->", "getID", "(", ")", "==", "", "&&", "DstSize", "<=", "", ")", "{", "if", "(", "SrcTy", "!=", "S1", ")", "return", "false", ";", "MachineInstr", "*", "ExtI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Signed", "?", "-", "", ":", "", ")", ".", "addUse", "(", "SrcReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "ExtI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "return", "selectCOPY", "(", "I", ")", ";", "if", "(", "SrcBank", "->", "getID", "(", ")", "==", "", "&&", "DstSize", "<=", "", ")", "{", "unsigned", "Mask", ";", "if", "(", "!", "Signed", "&&", "shouldUseAndMask", "(", "SrcSize", ",", "Mask", ")", ")", "{", "MachineInstr", "*", "ExtI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "Mask", ")", ".", "addReg", "(", "SrcReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "constrainSelectedInstRegOperands", "(", "*", "ExtI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector51", "Func": "selectG_SZA_EXT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40508, "Length": 519, "Cover_Rate": 0.502906976744186} {"Template_token": ["", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":"], "ground_truth": ["return", "selectG_ICMP", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector52", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40509, "Length": 103, "Cover_Rate": 0.4309623430962343} {"Template_token": ["", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_INTRINC", ":"], "File": "AMDGPUInstructionSelector52", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40510, "Length": 102, "Cover_Rate": 0.42677824267782427} {"Template_token": ["", "assert", "(", "Size", "==", "", ")", ";", "unsigned", "CCReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "isSCC", "(", "CCReg", ",", "MRI", ")", ")", "{", "unsigned", "Opcode", "=", "getS_CMPOpcode", "(", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ",", "Size", ")", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CCReg", ")", ".", "addReg", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", "|", "constrainSelectedInstRegOperands", "(", "*", "Copy", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";", "}", "assert", "(", "Size", "==", "", "||", "Size", "==", "", ")", ";", "unsigned", "Opcode", "=", "getV_CMPOpcode", "(", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ",", "Size", ")", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "ICmp", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "MRI", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector52", "Func": "selectG_ICMP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40511, "Length": 292, "Cover_Rate": 0.7684210526315789} {"Template_token": ["", "void", "InstructionSelector", "::", "renderTruncImm32", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "", ")", ";", "Optional", "<", "int64_t", ">", "CstVal", "=", "getConstantVRegVal", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "assert", "(", "CstVal", "&&", "", ")", ";", "MIB", ".", "addImm", "(", "CstVal", ".", "getValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector53", "Func": "renderTruncImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40512, "Length": 73, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstructionSelector", "::", "renderTruncImm32", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "", ")", ";", "Optional", "<", "int64_t", ">", "CstVal", "=", "getConstantVRegVal", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";"], "ground_truth": ["assert", "(", "CstVal", "&&", "", ")", ";"], "File": "AMDGPUInstructionSelector53", "Func": "renderTruncImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40513, "Length": 61, "Cover_Rate": 0.8356164383561644} {"Template_token": ["", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "return", "selectG_LOAD_ATOMICRMW", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_FRAME_INDEX", ":"], "File": "AMDGPUInstructionSelector53", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40514, "Length": 252, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "return", "selectG_UADDO_USUBO_UADDE_USUBE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "return", "selectG_LOAD_ATOMICRMW", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "return", "selectG_SZA_EXT", "(", "I", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_BRCOND", ":"], "File": "AMDGPUInstructionSelector53", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40515, "Length": 295, "Cover_Rate": 0.6107660455486542} {"Template_token": ["", "unsigned", "IntrinsicID", "=", "I", ".", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector54", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40516, "Length": 122, "Cover_Rate": 0.44363636363636366} {"Template_token": ["", "case", "", ":", "{", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "return", "selectInterpP1F16", "(", "I", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":"], "ground_truth": ["return", "selectDivScale", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector54", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40517, "Length": 195, "Cover_Rate": 0.7090909090909091} {"Template_token": ["", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "", ",", "*", "MRI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "Src0", ",", "", ",", "*", "MRI", ")", ";", "}", "Register", "ShiftSrc0", ";", "Register", "ShiftSrc1", ";", "bool", "Shift0", "=", "mi_match", "(", "Src0", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc0", ")", ",", "m_SpecificICst", "(", "", ")", ")", ")", ")", ";", "bool", "Shift1", "=", "mi_match", "(", "Src1", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc1", ")", ",", "m_SpecificICst", "(", "", ")", ")", ")", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "Shift0", "&&", "Shift1", ")", "{", "Opc", "=", "", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc0", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";", "}", "else", "if", "(", "Shift1", ")", "{", "Opc", "=", "", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc1", ")", ";", "}", "else", "if", "(", "Shift0", "&&", "ConstSrc1", "&&", "ConstSrc1", "->", "Value", "==", "", ")", "{", "auto", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "ShiftSrc0", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "MI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector55", "Func": "selectG_BUILD_VECTOR_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40518, "Length": 242, "Cover_Rate": 0.39095315024232635} {"Template_token": ["", "case", "TargetOpcode", "::", "G_USUBE", ":", "return", "selectG_UADDO_USUBO_UADDE_USUBE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":"], "ground_truth": ["case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":"], "File": "AMDGPUInstructionSelector56", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40519, "Length": 209, "Cover_Rate": 0.3628472222222222} {"Template_token": ["", "unsigned", "Mods", "=", "", ";", "MachineInstr", "*", "MI", "=", "getDefIgnoringCopies", "(", "Src", ",", "*", "MRI", ")", ";", "if", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["Src", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector56", "Func": "selectVOP3ModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40520, "Length": 43, "Cover_Rate": 0.344} {"Template_token": ["", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "return", "selectG_LOAD_ATOMICRMW", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_BRCOND", ":"], "File": "AMDGPUInstructionSelector57", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40521, "Length": 292, "Cover_Rate": 0.5387453874538746} {"Template_token": ["", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector57", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40522, "Length": 78, "Cover_Rate": 0.39593908629441626} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "GCNSubtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ",", "const", "TargetMachine", "&", "TM", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "EnableLateStructurizeCFG", "(", "TargetMachine", "::", "EnableLateStructurizeCFG", ")", ",", ",", "AMDGPUA", "(", "STI", ".", "getAS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector58", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40523, "Length": 77, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "GCNSubtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ",", "const", "TargetMachine", "&", "TM", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "EnableLateStructurizeCFG", "(", "TargetMachine", "::", "EnableLateStructurizeCFG", ")", ",", ",", "AMDGPUA", "(", "STI", ".", "getAS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector58", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40524, "Length": 77, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", ";", "unsigned", "LoadSize", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "!", "AddrInfo", ".", "empty", "(", ")", "&&", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "==", "", ")", "{", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "int64_t", "EncodedImm", "=", "", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "EncodedImm", ")", ".", "addImm", "(", "", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}"], "ground_truth": ["if", "(", "Subtarget", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", "&&", "isUInt", "<", "", ">", "(", "EncodedImm", ")", ")", "{"], "File": "AMDGPUInstructionSelector58", "Func": "selectSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40525, "Length": 236, "Cover_Rate": 0.3979763912310287} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector59", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40526, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "Subtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector59", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40527, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "isInstrUniform", "(", "I", ")", ")", "return", "false", ";", "if", "(", "hasVgprParts", "(", "AddrInfo", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", ";", "unsigned", "LoadSize", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "!", "AddrInfo", ".", "empty", "(", ")", "&&", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "==", "", ")", "{", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "int64_t", "EncodedImm", "=", "", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "", "(", "Subtarget", ",", "GEPInfo", ".", "Imm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "EncodedImm", ")", ".", "addImm", "(", "", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "Subtarget", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", "&&", "isUInt", "<", "", ">", "(", "EncodedImm", ")", ")", "{", "Opcode", "=", "getSmrdOpcode", "(", "", ",", "LoadSize", ")", ";", "MachineInstr", "*", "SMRD", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "EncodedImm", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["return", "constrainSelectedInstRegOperands", "(", "*", "SMRD", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector59", "Func": "selectSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40528, "Length": 318, "Cover_Rate": 0.5520833333333334} {"Template_token": ["", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "SuperRC", ",", "EltSize", ")", ";", "if", "(", "static_cast", "<", "unsigned", ">", "(", "Offset", ")", ">=", "SubRegs", ".", "size", "(", ")", ")", "return", "std", "::", "make_pair", "(", "IdxReg", ",", "SubRegs", "[", "", "]", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "IdxBaseReg", ",", "SubRegs", "[", "Offset", "]", ")", ";"], "File": "AMDGPUInstructionSelector5", "Func": "computeIndirectRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40529, "Length": 57, "Cover_Rate": 0.475} {"Template_token": ["", "if", "(", "static_cast", "<", "unsigned", ">", "(", "Offset", ")", ">=", "SubRegs", ".", "size", "(", ")", ")", "return", "std", "::", "make_pair", "(", "IdxReg", ",", "SubRegs", "[", "", "]", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "IdxBaseReg", ",", "SubRegs", "[", "Offset", "]", ")", ";"], "File": "AMDGPUInstructionSelector5", "Func": "computeIndirectRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40530, "Length": 42, "Cover_Rate": 0.35} {"Template_token": ["", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector5", "Func": "renderTruncTImm1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40531, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "if", "(", "I", ".", "isPHI", "(", ")", ")", "return", "selectPHI", "(", "I", ")", ";", "if", "(", "!", "I", ".", "isPreISelOpcode", "(", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCOPY", "(", "I", ")", ";", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_AND", ":", "case", "TargetOpcode", "::", "G_OR", ":", "case", "TargetOpcode", "::", "G_XOR", ":", "if", "(", "selectG_AND_OR_XOR", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "case", "TargetOpcode", "::", "G_SUB", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_ADD_SUB", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UADDO", ":", "case", "TargetOpcode", "::", "G_USUBO", ":", "case", "TargetOpcode", "::", "G_UADDE", ":", "case", "TargetOpcode", "::", "G_USUBE", ":", "return", "selectG_UADDO_USUBO_UADDE_USUBE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":"], "File": "AMDGPUInstructionSelector5", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40537, "Length": 269, "Cover_Rate": 0.5065913370998116} {"Template_token": ["", "if", "(", "!", "RootDef", ")", "return", "std", "::", "make_pair", "(", "Root", ".", "getReg", "(", ")", ",", "", ")", ";", "int64_t", "ConstAddr", "=", "", ";", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "*", "MRI", ")", ")", "{", "const", "MachineOperand", "&", "LHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", "->", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", "->", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "LHS", ".", "getReg", "(", ")", ",", "PossibleOffset", ",", "", ")", ")", "{", "return", "std", "::", "make_pair", "(", "LHS", ".", "getReg", "(", ")", ",", "PossibleOffset", ")", ";", "}", "}"], "ground_truth": ["}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "AMDGPUInstructionSelector5", "Func": "selectDS1Addr1OffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40538, "Length": 161, "Cover_Rate": 0.6851063829787234} {"Template_token": ["", "case", "", ":", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "return", "selectStoreIntrinsic", "(", "I", ",", "false", ")", ";", "case", "", ":", "return", "selectStoreIntrinsic", "(", "I", ",", "true", ")", ";", "case", "", ":", "case", "", ":", "return", "selectDSOrderedIntrinsic", "(", "I", ",", "IntrinsicID", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUInstructionSelector5", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40539, "Length": 134, "Cover_Rate": 0.551440329218107} {"Template_token": ["", "bool", "InstructionSelector", "::", "isVCC", "(", "Register", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "Reg", "==", "TRI", ".", "getVCC", "(", ")", ";", "auto", "&", "RegClassOrBank", "=", "MRI", ".", "getRegClassOrRegBank", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "RC", ")", "{", "return", "RC", "->", "hasSuperClassEq", "(", "TRI", ".", "getBoolRC", "(", ")", ")", "&&", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector6", "Func": "isVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40540, "Length": 91, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC", ":", "return", "selectG_INTRINC", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_W_DE_EFFECTS", ":", "return", "selectG_INTRINC_W_DE_EFFECTS", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":"], "ground_truth": ["if", "(", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ")", "return", "true", ";"], "File": "AMDGPUInstructionSelector6", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40541, "Length": 177, "Cover_Rate": 0.44923857868020306} {"Template_token": ["", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "isVCC", "(", "DstReg", ",", "MRI", ")", ")", "{", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ")", ";", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "SrcReg", ")", ")", "MRI", ".", "setRegClass", "(", "SrcReg", ",", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "MRI", ")", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", ".", "operands", "(", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector6", "Func": "selectCOPY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40542, "Length": 145, "Cover_Rate": 0.5390334572490706} {"Template_token": ["", "return", "Ret", ";", "}", "int", "Opcode", "=", "getV_CMPOpcode", "(", "Pred", ",", "Size", ")", ";", "if", "(", "Opcode", "==", "-", "", ")", "return", "false", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "ICmp", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "MRI", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector6", "Func": "selectG_ICMP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40543, "Length": 118, "Cover_Rate": 0.31891891891891894} {"Template_token": ["", "case", "", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector6", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40544, "Length": 22, "Cover_Rate": 0.3013698630136986} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "int64_t", "Tgt", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "Enabled", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "unsigned", "Reg0", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Undef", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "int64_t", "Done", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "VM", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Undef", ")", ";", "MachineInstr", "*", "Exp", "=", "buildEXP", "(", "TII", ",", "&", "I", ",", "Tgt", ",", "Reg0", ",", "Reg1", ",", "Undef", ",", "Undef", ",", "VM", ",", "true", ",", "Enabled", ",", "Done", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Exp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector6", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40545, "Length": 208, "Cover_Rate": 0.4388185654008439} {"Template_token": ["", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Exp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "", ":", "{", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "int64_t", "Tgt", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "Enabled", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "unsigned", "Reg0", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Undef", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "int64_t", "Done", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "VM", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Undef", ")", ";", "MachineInstr", "*", "Exp", "=", "buildEXP", "(", "TII", ",", "&", "I", ",", "Tgt", ",", "Reg0", ",", "Reg1", ",", "Undef", ",", "Undef", ",", "VM", ",", "true", ",", "Enabled", ",", "Done", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Exp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector6", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40546, "Length": 244, "Cover_Rate": 0.5147679324894515} {"Template_token": ["", "break", ";", "default", ":", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "Flat", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "PtrReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "Flat", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector6", "Func": "selectG_LOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40547, "Length": 99, "Cover_Rate": 0.358695652173913} {"Template_token": ["", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstBank", ",", "MRI", ")", ";", "if", "(", "!", "DstRC", ")", "return", "false", ";", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "DstRC", ",", "SrcSize", "/", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "DstReg", ")", ";"], "ground_truth": ["for", "(", "int", "I", "=", "", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "AMDGPUInstructionSelector6", "Func": "selectG_MERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40548, "Length": 102, "Cover_Rate": 0.3063063063063063} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "GCNSubtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ",", "const", "TargetMachine", "&", "TM", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "EnableLateStructurizeCFG", "(", "TargetMachine", "::", "EnableLateStructurizeCFG", ")", ",", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40551, "Length": 68, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionSelector", "::", "InstructionSelector", "(", "const", "GCNSubtarget", "&", "STI", ",", "const", "RegisterBankInfo", "&", "RBI", ",", "const", "TargetMachine", "&", "TM", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "EnableLateStructurizeCFG", "(", "TargetMachine", "::", "EnableLateStructurizeCFG", ")", ",", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40552, "Length": 68, "Cover_Rate": 1.0} {"Template_token": ["", "return", "buildRSRC", "(", "B", ",", "MRI", ",", "", ",", "Hi_32", "(", "DefaultFormat", ")", ",", "BasePtr", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "buildAddr64RSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40553, "Length": 18, "Cover_Rate": 0.375} {"Template_token": ["", "static", "Register", "buildAddr64RSrc", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "InstrInfo", "&", "TII", ",", "Register", "BasePtr", ")", "{"], "ground_truth": ["uint64_t", "DefaultFormat", "=", "TII", ".", "getDefaultRsrcDataFormat", "(", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "buildAddr64RSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40554, "Length": 30, "Cover_Rate": 0.625} {"Template_token": ["", "static", "Register", "buildOffsetSrc", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "InstrInfo", "&", "TII", ",", "Register", "BasePtr", ")", "{", "uint64_t", "DefaultFormat", "=", "TII", ".", "getDefaultRsrcDataFormat", "(", ")", ";", "return", "buildRSRC", "(", "B", ",", "MRI", ",", "-", "", ",", "Hi_32", "(", "DefaultFormat", ")", ",", "BasePtr", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "buildOffsetSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40555, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "RSrcHi", ")", ".", "addReg", "(", "RSrc2", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "RSrc3", ")", ".", "addImm", "(", "", ")", ";", "Register", "RSrcLo", "=", "BasePtr", ";", "if", "(", "!", "BasePtr", ")", "{", "RSrcLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "RSrcLo", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "buildRSRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40557, "Length": 71, "Cover_Rate": 0.3021276595744681} {"Template_token": ["", "if", "(", "IdxBaseReg", "==", "", ")", "{", "assert", "(", "Offset", "==", "", ")", ";", "IdxBaseReg", "=", "IdxReg", ";", "}", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "SuperRC", ",", "EltSize", ")", ";", "if", "(", "static_cast", "<", "unsigned", ">", "(", "Offset", ")", ">=", "SubRegs", ".", "size", "(", ")", ")", "return", "std", "::", "make_pair", "(", "IdxReg", ",", "SubRegs", "[", "", "]", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "IdxBaseReg", ",", "SubRegs", "[", "Offset", "]", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "computeIndirectRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40558, "Length": 76, "Cover_Rate": 0.5390070921985816} {"Template_token": ["", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Dst", ".", "getReg", "(", ")", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "constrainCopyLikeIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40559, "Length": 75, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Dst", ".", "getReg", "(", ")", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", "return", "false", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "constrainCopyLikeIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40560, "Length": 60, "Cover_Rate": 0.3389830508474576} {"Template_token": ["", "GEPInfo", "GEPInfo", "(", "*", "PtrMI", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "GEPOp", "=", "PtrMI", "->", "getOperand", "(", "i", ")", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", ".", "getUniqueVRegDef", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";", "assert", "(", "OpDef", ")", ";", "if", "(", "i", "==", "", "&&", "isConstant", "(", "*", "OpDef", ")", ")", "{", "assert", "(", "GEPInfo", ".", "Imm", "==", "", ")", ";", "GEPInfo", ".", "Imm", "=", "OpDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "continue", ";", "}", "const", "RegisterBank", "*", "OpBank", "=", "RBI", ".", "getRegBank", "(", "GEPOp", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "OpBank", "->", "getID", "(", ")", "==", "", ")", "GEPInfo", ".", "SgprParts", ".", "push_back", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["else", "GEPInfo", ".", "VgprParts", ".", "push_back", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "getAddrModeInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40561, "Length": 156, "Cover_Rate": 0.6473029045643154} {"Template_token": ["", "const", "RegClassOrRegBank", "&", "RegClassOrBank", "=", "MRI", ".", "getRegClassOrRegBank", "(", "Reg", ")", ";", "if", "(", "auto", "*", "RB", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "RegisterBank", "*", ">", "(", ")", ")", "return", "RB", ";"], "ground_truth": ["if", "(", "auto", "*", "RC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ")", "return", "&", "RBI", ".", "getRegBankFromRegClass", "(", "*", "RC", ",", "LLT", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "getArtifactRegBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40562, "Length": 63, "Cover_Rate": 0.7078651685393258} {"Template_token": ["", "if", "(", "auto", "*", "RC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ")", "return", "&", "RBI", ".", "getRegBankFromRegClass", "(", "*", "RC", ",", "LLT", "(", ")", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUInstructionSelector", "Func": "getArtifactRegBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40563, "Length": 34, "Cover_Rate": 0.38202247191011235} {"Template_token": ["", "Optional", "<", "int64_t", ">", "OffsetVal", "=", "getConstantVRegVal", "(", "Reg", ",", "MRI", ")", ";", "if", "(", "!", "OffsetVal", "||", "!", "isInt", "<", "", ">", "(", "*", "OffsetVal", ")", ")", "return", "None", ";", "return", "Lo_32", "(", "*", "OffsetVal", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "getConstantZext32Val", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40564, "Length": 39, "Cover_Rate": 0.7090909090909091} {"Template_token": ["", "Optional", "<", "int64_t", ">", "OffsetVal", "=", "getConstantVRegVal", "(", "Reg", ",", "MRI", ")", ";", "if", "(", "!", "OffsetVal", "||", "!", "isInt", "<", "", ">", "(", "*", "OffsetVal", ")", ")", "return", "None", ";"], "ground_truth": ["return", "Lo_32", "(", "*", "OffsetVal", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "getConstantZext32Val", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40565, "Length": 38, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "switch", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "{", "case", "CallingConv", "::", "_PS", ":", "return", "", ";", "case", "CallingConv", "::", "_VS", ":", "return", "", ";", "case", "CallingConv", "::", "_GS", ":", "return", "", ";", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_ES", ":", "report_fatal_error", "(", "", ")", ";", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":"], "ground_truth": ["case", "CallingConv", "::", "C", ":"], "File": "AMDGPUInstructionSelector", "Func": "getDSShaderTypeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40566, "Length": 72, "Cover_Rate": 0.7659574468085106} {"Template_token": ["", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_ES", ":", "report_fatal_error", "(", "", ")", ";", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":"], "ground_truth": ["case", "CallingConv", "::", "C", ":"], "File": "AMDGPUInstructionSelector", "Func": "getDSShaderTypeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40567, "Length": 30, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "static", "unsigned", "getLogicalBitOpcode", "(", "unsigned", "Opc", ",", "bool", "Is64", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "Is64", "?", "", ":", "", ";", "case", "", ":", "return", "Is64", "?", "", ":", "", ";", "case", "", ":"], "ground_truth": ["return", "Is64", "?", "", ":", "", ";"], "File": "AMDGPUInstructionSelector", "Func": "getLogicalBitOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40568, "Length": 46, "Cover_Rate": 0.6301369863013698} {"Template_token": ["", "return", "DEBUG_TYPE", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "getName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40569, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "MachineOperand", "&", "RHS", "=", "RootI", "->", "getOperand", "(", "", ")", ";", "Optional", "<", "ValueAndVReg", ">", "MaybeOffset", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ",", "true", ")", ";", "if", "(", "!", "MaybeOffset", ")", "return", "{", "Root", ",", "", "}", ";"], "ground_truth": ["return", "{", "RootI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MaybeOffset", "->", "Value", "}", ";"], "File": "AMDGPUInstructionSelector", "Func": "getPtrBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40570, "Length": 60, "Cover_Rate": 0.5309734513274337} {"Template_token": ["", "Register", "DstReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "SubRC", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "ComposedSubIdx", "=", "TRI", ".", "composeSubRegIndices", "(", "MO", ".", "getSubReg", "(", ")", ",", "SubIdx", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "Reg", ",", "", ",", "ComposedSubIdx", ")", ";", "return", "MachineOperand", "::", "CreateReg", "(", "DstReg", ",", "MO", ".", "isDef", "(", ")", ",", "MO", ".", "isImplicit", "(", ")", ",", "MO", ".", "isKill", "(", ")", ",", "MO", ".", "isDead", "(", ")", ",", "MO", ".", "isUndef", "(", ")", ",", "MO", ".", "isEarlyClobber", "(", ")", ",", "", ",", "MO", ".", "isDebug", "(", ")", ",", "MO", ".", "isInternalRead", "(", ")", ")", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", ")", ";", "APInt", "Imm", "(", "", ",", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["switch", "(", "SubIdx", ")", "{"], "File": "AMDGPUInstructionSelector", "Func": "getSubOperand64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40571, "Length": 162, "Cover_Rate": 0.6230769230769231} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Register", "DstReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "SubRC", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "ComposedSubIdx", "=", "TRI", ".", "composeSubRegIndices", "(", "MO", ".", "getSubReg", "(", ")", ",", "SubIdx", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "Reg", ",", "", ",", "ComposedSubIdx", ")", ";", "return", "MachineOperand", "::", "CreateReg", "(", "DstReg", ",", "MO", ".", "isDef", "(", ")", ",", "MO", ".", "isImplicit", "(", ")", ",", "MO", ".", "isKill", "(", ")", ",", "MO", ".", "isDead", "(", ")", ",", "MO", ".", "isUndef", "(", ")", ",", "MO", ".", "isEarlyClobber", "(", ")", ",", "", ",", "MO", ".", "isDebug", "(", ")", ",", "MO", ".", "isInternalRead", "(", ")", ")", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", ")", ";", "APInt", "Imm", "(", "", ",", "MO", ".", "getImm", "(", ")", ")", ";", "switch", "(", "SubIdx", ")", "{"], "ground_truth": ["default", ":"], "File": "AMDGPUInstructionSelector", "Func": "getSubOperand64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40572, "Length": 178, "Cover_Rate": 0.6846153846153846} {"Template_token": ["", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_EQ", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_SGT", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_SGE", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_SLT", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_SLE", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_UGT", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_UGE", ":", "return", "Size", "==", "", "?", "", ":", "", ";", "case", "CmpInst", "::", "ICMP_ULT", ":"], "ground_truth": ["return", "Size", "==", "", "?", "", ":", "", ";"], "File": "AMDGPUInstructionSelector", "Func": "getV_CMPOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40573, "Length": 121, "Cover_Rate": 0.5475113122171946} {"Template_token": ["", "if", "(", "!", "GEPInfo", ".", "VgprParts", ".", "empty", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "hasVgprParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40574, "Length": 15, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "unsigned", "AS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";", "if", "(", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "&&", "STI", ".", "ldsRequiresM0Init", "(", ")", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "-", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "initM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40576, "Length": 64, "Cover_Rate": 0.5871559633027523} {"Template_token": ["", "return", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "isConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40577, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "return", "TII", ".", "isInlineConstant", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "isInlineImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40581, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "", "(", "Imm", ",", "STI", ".", "hasInv2PiInlineImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "isInlineImmediate16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40582, "Length": 13, "Cover_Rate": 0.52} {"Template_token": ["", "bool", "InstructionSelector", "::", "isInlineImmediate16", "(", "int64_t", "Imm", ")", "const", "{", "return", "", "(", "Imm", ",", "STI", ".", "hasInv2PiInlineImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "isInlineImmediate16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40583, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "return", "", "(", "Imm", ",", "STI", ".", "hasInv2PiInlineImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "isInlineImmediate32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40584, "Length": 13, "Cover_Rate": 0.52} {"Template_token": ["", "return", "", "(", "Imm", ",", "STI", ".", "hasInv2PiInlineImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "isInlineImmediate64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40587, "Length": 13, "Cover_Rate": 0.52} {"Template_token": ["", "if", "(", "MMO", "->", "getAddrSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";", "return", "I", "&&", "I", "->", "getMetadata", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "isInstrUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40588, "Length": 39, "Cover_Rate": 0.30952380952380953} {"Template_token": ["", "return", "X", "==", "", "||", "X", "==", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "isOneOrUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40589, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "auto", "PSV", "=", "PtrInfo", ".", "V", ".", "dyn_cast", "<", "const", "PseudoSourceValue", "*", ">", "(", ")", ";"], "ground_truth": ["return", "PSV", "&&", "PSV", "->", "isStack", "(", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "isStackPtrRelative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40591, "Length": 25, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "static", "bool", "isStackPtrRelative", "(", "const", "MachinePointerInfo", "&", "PtrInfo", ")", "{", "auto", "PSV", "=", "PtrInfo", ".", "V", ".", "dyn_cast", "<", "const", "PseudoSourceValue", "*", ">", "(", ")", ";"], "ground_truth": ["return", "PSV", "&&", "PSV", "->", "isStack", "(", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "isStackPtrRelative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40592, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "if", "(", "RC", ")", "{", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "return", "RC", "->", "hasSuperClassEq", "(", "TRI", ".", "getBoolRC", "(", ")", ")", "&&", "Ty", ".", "isValid", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ";", "}"], "ground_truth": ["const", "RegisterBank", "*", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "isVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40593, "Length": 59, "Cover_Rate": 0.45038167938931295} {"Template_token": ["", "static", "bool", "isZero", "(", "Register", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "int64_t", "Val", ";"], "ground_truth": ["return", "mi_match", "(", "Reg", ",", "MRI", ",", "m_ICst", "(", "Val", ")", ")", "&&", "Val", "==", "", ";"], "File": "AMDGPUInstructionSelector", "Func": "isZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40594, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "static", "bool", "isZero", "(", "Register", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "int64_t", "Val", ";"], "ground_truth": ["return", "mi_match", "(", "Reg", ",", "MRI", ",", "m_ICst", "(", "Val", ")", ")", "&&", "Val", "==", "", ";"], "File": "AMDGPUInstructionSelector", "Func": "isZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40595, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "static", "bool", "isZeroOrOneOrUndef", "(", "int", "X", ")", "{"], "ground_truth": ["return", "X", "==", "", "||", "X", "==", "", "||", "X", "==", "-", "", ";"], "File": "AMDGPUInstructionSelector", "Func": "isZeroOrOneOrUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40596, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "return", "X", "==", "", "||", "X", "==", "", "||", "X", "==", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "isZeroOrOneOrUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40597, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "NewMask", "[", "", "]", "=", "Mask", "[", "", "]", ";", "NewMask", "[", "", "]", "=", "Mask", "[", "", "]", ";", "if", "(", "isZeroOrOneOrUndef", "(", "Mask", "[", "", "]", ")", "&&", "isZeroOrOneOrUndef", "(", "Mask", "[", "", "]", ")", ")", "return", "Src0", ";", "assert", "(", "NewMask", "[", "", "]", "==", "", "||", "NewMask", "[", "", "]", "==", "", "||", "NewMask", "[", "", "]", "==", "-", "", ")", ";", "assert", "(", "NewMask", "[", "", "]", "==", "", "||", "NewMask", "[", "", "]", "==", "", "||", "NewMask", "[", "", "]", "==", "-", "", ")", ";", "NewMask", "[", "", "]", "=", "NewMask", "[", "", "]", "==", "-", "", "?", "-", "", ":", "NewMask", "[", "", "]", "-", "", ";"], "ground_truth": ["NewMask", "[", "", "]", "=", "NewMask", "[", "", "]", "==", "-", "", "?", "-", "", ":", "NewMask", "[", "", "]", "-", "", ";"], "File": "AMDGPUInstructionSelector", "Func": "normalizeVOP3PMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40600, "Length": 137, "Cover_Rate": 0.8353658536585366} {"Template_token": ["", "static", "Register", "normalizeVOP3PMask", "(", "int", "NewMask", "[", "", "]", ",", "Register", "Src0", ",", "Register", "Src1", ",", "ArrayRef", "<", "int", ">", "Mask", ")", "{", "NewMask", "[", "", "]", "=", "Mask", "[", "", "]", ";", "NewMask", "[", "", "]", "=", "Mask", "[", "", "]", ";", "if", "(", "isZeroOrOneOrUndef", "(", "Mask", "[", "", "]", ")", "&&", "isZeroOrOneOrUndef", "(", "Mask", "[", "", "]", ")", ")", "return", "Src0", ";", "assert", "(", "NewMask", "[", "", "]", "==", "", "||", "NewMask", "[", "", "]", "==", "", "||", "NewMask", "[", "", "]", "==", "-", "", ")", ";", "assert", "(", "NewMask", "[", "", "]", "==", "", "||", "NewMask", "[", "", "]", "==", "", "||", "NewMask", "[", "", "]", "==", "-", "", ")", ";", "NewMask", "[", "", "]", "=", "NewMask", "[", "", "]", "==", "-", "", "?", "-", "", ":", "NewMask", "[", "", "]", "-", "", ";", "NewMask", "[", "", "]", "=", "NewMask", "[", "", "]", "==", "-", "", "?", "-", "", ":", "NewMask", "[", "", "]", "-", "", ";", "return", "Src1", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "normalizeVOP3PMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40601, "Length": 164, "Cover_Rate": 1.0} {"Template_token": ["", "}", "if", "(", "SLC", ")", "{", "*", "SLC", "=", "(", "Value", "&", "", ")", "?", "", ":", "", ";", "Value", "&=", "~", "(", "uint64_t", ")", "", ";", "}", "if", "(", "DLC", ")", "{", "*", "DLC", "=", "(", "Value", "&", "", ")", "?", "", ":", "", ";", "Value", "&=", "~", "(", "uint64_t", ")", "", ";", "}", "return", "Value", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "parseCachePolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40602, "Length": 61, "Cover_Rate": 0.5700934579439252} {"Template_token": ["", "if", "(", "MachineInstr", "*", "InputAdd", "=", "getOpcodeDef", "(", "TargetOpcode", "::", "G_PTR_ADD", ",", "Data", ".", "N0", ",", "*", "MRI", ")", ")", "{", "Data", ".", "N2", "=", "InputAdd", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Data", ".", "N3", "=", "InputAdd", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Data", ".", "N2", "=", "getDefIgnoringCopies", "(", "Data", ".", "N2", ",", "*", "MRI", ")", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Data", ".", "N3", "=", "getDefIgnoringCopies", "(", "Data", ".", "N3", ",", "*", "MRI", ")", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "parseMUBUFAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40603, "Length": 98, "Cover_Rate": 0.5764705882352941} {"Template_token": ["", "Data", ".", "Offset", "=", "Offset", ";", "}", "if", "(", "MachineInstr", "*", "InputAdd", "=", "getOpcodeDef", "(", "TargetOpcode", "::", "G_PTR_ADD", ",", "Data", ".", "N0", ",", "*", "MRI", ")", ")", "{", "Data", ".", "N2", "=", "InputAdd", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Data", ".", "N3", "=", "InputAdd", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["Data", ".", "N2", "=", "getDefIgnoringCopies", "(", "Data", ".", "N2", ",", "*", "MRI", ")", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "parseMUBUFAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40604, "Length": 81, "Cover_Rate": 0.4764705882352941} {"Template_token": ["", "static", "bool", "parseTexFail", "(", "uint64_t", "TexFailCtrl", ",", "bool", "&", "TFE", ",", "bool", "&", "LWE", ",", "bool", "&", "IsTexFail", ")", "{", "if", "(", "TexFailCtrl", ")", "IsTexFail", "=", "true", ";", "TFE", "=", "(", "TexFailCtrl", "&", "", ")", "?", "", ":", "", ";", "TexFailCtrl", "&=", "~", "(", "uint64_t", ")", "", ";", "LWE", "=", "(", "TexFailCtrl", "&", "", ")", "?", "", ":", "", ";", "TexFailCtrl", "&=", "~", "(", "uint64_t", ")", "", ";"], "ground_truth": ["return", "TexFailCtrl", "==", "", ";"], "File": "AMDGPUInstructionSelector", "Func": "parseTexFail", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40605, "Length": 73, "Cover_Rate": 0.9864864864864865} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", ")", "MIB", ".", "addImm", "(", "Op", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "", ")", ";", "MIB", ".", "addImm", "(", "Op", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "renderBitcastImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40606, "Length": 69, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "assert", "(", "OpIdx", "==", "-", "", ")", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", ")", "MIB", ".", "addImm", "(", "Op", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{"], "ground_truth": ["assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "renderBitcastImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40607, "Length": 72, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "MIB", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ">>", "", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "renderExtractDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40608, "Length": 23, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "assert", "(", "OpIdx", ">=", "", "&&", "", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ">>", "", ")", "&", "", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "renderExtractDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40609, "Length": 31, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "renderExtractGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40610, "Length": 19, "Cover_Rate": 0.40425531914893614} {"Template_token": ["", "void", "InstructionSelector", "::", "renderExtractGLC", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{"], "ground_truth": ["assert", "(", "OpIdx", ">=", "", "&&", "", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "renderExtractGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40611, "Length": 28, "Cover_Rate": 0.5957446808510638} {"Template_token": ["", "MIB", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ">>", "", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "renderExtractSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40612, "Length": 23, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "MIB", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ">>", "", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "renderExtractSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40613, "Length": 23, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "assert", "(", "OpIdx", ">=", "", "&&", "", ")", ";", "MIB", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ">>", "", ")", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "renderExtractSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40614, "Length": 32, "Cover_Rate": 0.6274509803921569} {"Template_token": ["", "void", "InstructionSelector", "::", "renderExtractSWZ", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "OpIdx", ">=", "", "&&", "", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ">>", "", ")", "&", "", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "renderExtractSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40615, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "void", "InstructionSelector", "::", "renderNegateImm", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{"], "ground_truth": ["assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "OpIdx", "==", "-", "", "&&", "", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "renderNegateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40616, "Length": 39, "Cover_Rate": 0.639344262295082} {"Template_token": ["", "void", "InstructionSelector", "::", "renderNegateImm", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "OpIdx", "==", "-", "", "&&", "", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "-", "MI", ".", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "renderNegateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40617, "Length": 60, "Cover_Rate": 0.9836065573770492} {"Template_token": ["", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getValue", "(", ")", ".", "countPopulation", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "renderPopcntImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40618, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "void", "InstructionSelector", "::", "renderPopcntImm", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "OpIdx", "==", "-", "", "&&", "", ")", ";", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getValue", "(", ")", ".", "countPopulation", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "renderPopcntImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40619, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "OpIdx", "==", "-", "", "&&", "", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "renderTruncImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40621, "Length": 40, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "renderTruncTImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40623, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "Register", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "isVCC", "(", "DstReg", ",", "*", "MRI", ")", ")", "{", "if", "(", "SrcReg", "==", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "!", "RC", ")", "return", "true", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ";", "}", "if", "(", "!", "isVCC", "(", "SrcReg", ",", "*", "MRI", ")", ")", "{", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "TRI", ".", "getBoolRC", "(", ")", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "Register", "MaskedReg", "=", "MRI", "->", "createVirtualRegister", "(", "SrcRC", ")", ";", "unsigned", "AndOpc", "=", "TRI", ".", "isSGPRClass", "(", "SrcRC", ")", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "MaskedReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MaskedReg", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "SrcReg", ")", ")", "MRI", "->", "setRegClass", "(", "SrcReg", ",", "SrcRC", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "RC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "if", "(", "SrcRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", ".", "operands", "(", ")", ")", "{", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "*", "MRI", ")", ";", "if", "(", "!", "RC", ")", "continue", ";"], "ground_truth": ["RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "*", "RC", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectCOPY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40625, "Length": 391, "Cover_Rate": 0.8266384778012685} {"Template_token": ["", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "RC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "if", "(", "SrcRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", ".", "operands", "(", ")", ")", "{", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "MO", ",", "*", "MRI", ")", ";"], "ground_truth": ["if", "(", "!", "RC", ")", "continue", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectCOPY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40626, "Length": 147, "Cover_Rate": 0.3107822410147992} {"Template_token": ["", "unsigned", "Opc", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", ")", "Opc", "=", "", ";", "else", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "Register", "Numer", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Denom", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "ChooseDenom", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Register", "Src0", "=", "ChooseDenom", "!=", "", "?", "Numer", ":", "Denom", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Dst0", ")", ".", "addDef", "(", "Dst1", ")", ".", "addUse", "(", "Src0", ")", ".", "addUse", "(", "Denom", ")", ".", "addUse", "(", "Numer", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectDivScale", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40627, "Length": 175, "Cover_Rate": 0.7675438596491229} {"Template_token": ["", "Register", "Dst1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "Dst0", ")", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", ")", "Opc", "=", "", ";", "else", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "Register", "Numer", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Denom", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "ChooseDenom", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["Register", "Src0", "=", "ChooseDenom", "!=", "", "?", "Numer", ":", "Denom", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectDivScale", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40628, "Length": 136, "Cover_Rate": 0.5964912280701754} {"Template_token": ["", "int64_t", "Offset", ";", "std", "::", "tie", "(", "PtrBase", ",", "Offset", ")", "=", "getPtrBaseWithConstantOffset", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "isDSOffsetLegal", "(", "PtrBase", ",", "Offset", ",", "", ")", ")", "{", "return", "std", "::", "make_pair", "(", "PtrBase", ",", "Offset", ")", ";", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["}", "else", "if", "(", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ",", "m_ICst", "(", "ConstAddr", ")", ")", ")", "{"], "File": "AMDGPUInstructionSelector", "Func": "selectDS1Addr1OffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40629, "Length": 87, "Cover_Rate": 0.5240963855421686} {"Template_token": ["", "int64_t", "ConstAddr", "=", "", ";", "Register", "PtrBase", ";", "int64_t", "Offset", ";", "std", "::", "tie", "(", "PtrBase", ",", "Offset", ")", "=", "getPtrBaseWithConstantOffset", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "isDSOffsetLegal", "(", "PtrBase", ",", "Offset", ",", "", ")", ")", "{", "return", "std", "::", "make_pair", "(", "PtrBase", ",", "Offset", ")", ";", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["}", "else", "if", "(", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ",", "m_ICst", "(", "ConstAddr", ")", ")", ")", "{"], "File": "AMDGPUInstructionSelector", "Func": "selectDS1Addr1OffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40630, "Length": 95, "Cover_Rate": 0.572289156626506} {"Template_token": ["", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", "+", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectDS64Bit4ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40631, "Length": 58, "Cover_Rate": 0.6105263157894737} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectDS64Bit4ByteAligned", "(", "MachineOperand", "&", "Root", ")", "const", "{", "Register", "Reg", ";", "unsigned", "Offset", ";", "std", "::", "tie", "(", "Reg", ",", "Offset", ")", "=", "selectDS64Bit4ByteAlignedImpl", "(", "Root", ")", ";"], "ground_truth": ["return", "{", "{"], "File": "AMDGPUInstructionSelector", "Func": "selectDS64Bit4ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40632, "Length": 36, "Cover_Rate": 0.37894736842105264} {"Template_token": ["", "std", "::", "pair", "<", "Register", ",", "unsigned", ">", "InstructionSelector", "::", "selectDS64Bit4ByteAlignedImpl", "(", "MachineOperand", "&", "Root", ")", "const", "{", "const", "MachineInstr", "*", "RootDef", "=", "MRI", "->", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "RootDef", ")", "return", "std", "::", "make_pair", "(", "Root", ".", "getReg", "(", ")", ",", "", ")", ";", "int64_t", "ConstAddr", "=", "", ";", "Register", "PtrBase", ";", "int64_t", "Offset", ";", "std", "::", "tie", "(", "PtrBase", ",", "Offset", ")", "=", "getPtrBaseWithConstantOffset", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "Offset", ")", "{", "int64_t", "DWordOffset0", "=", "Offset", "/", "", ";", "int64_t", "DWordOffset1", "=", "DWordOffset0", "+", "", ";", "if", "(", "isDSOffsetLegal", "(", "PtrBase", ",", "DWordOffset1", ",", "", ")", ")", "{", "return", "std", "::", "make_pair", "(", "PtrBase", ",", "DWordOffset0", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectDS64Bit4ByteAlignedImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40633, "Length": 127, "Cover_Rate": 0.7055555555555556} {"Template_token": ["", "bool", "IsGDS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", ";", "unsigned", "Offset", ";", "std", "::", "tie", "(", "PtrBase", ",", "Offset", ")", "=", "selectDS1Addr1OffsetImpl", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "isDSOffsetLegal", "(", "PtrBase", ",", "Offset", ",", "", ")", ")", "{", "PtrBase", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Offset", "=", "", ";", "}", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opc", "=", "IsAppend", "?", "", ":", "", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "PtrBase", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "IsGDS", "?", "-", "", ":", "", ")", ".", "cloneMemRefs", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectDSAppendConsume", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40634, "Length": 181, "Cover_Rate": 0.7973568281938326} {"Template_token": ["", "PtrBase", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Offset", "=", "", ";", "}", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opc", "=", "IsAppend", "?", "", ":", "", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "PtrBase", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "IsGDS", "?", "-", "", ":", "", ")", ".", "cloneMemRefs", "(", "MI", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectDSAppendConsume", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40635, "Length": 123, "Cover_Rate": 0.5418502202643172} {"Template_token": ["", "if", "(", "OffsetRB", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "MachineInstr", "*", "OffsetDef", "=", "getDefIgnoringCopies", "(", "BaseOffset", ",", "*", "MRI", ")", ";", "assert", "(", "OffsetDef", ")", ";", "unsigned", "ImmOffset", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Readfirstlane", "=", "nullptr", ";", "if", "(", "OffsetDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Readfirstlane", "=", "OffsetDef", ";", "BaseOffset", "=", "OffsetDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetDef", "=", "getDefIgnoringCopies", "(", "BaseOffset", ",", "*", "MRI", ")", ";", "}", "if", "(", "OffsetDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "ImmOffset", "=", "OffsetDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{"], "ground_truth": ["std", "::", "tie", "(", "BaseOffset", ",", "ImmOffset", ",", "OffsetDef", ")", "=", "", "(", "*", "MRI", ",", "BaseOffset", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectDSGWSIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40636, "Length": 174, "Cover_Rate": 0.32954545454545453} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "IndexOperand", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "bool", "WaveRelease", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ";", "bool", "WaveDone", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ";", "if", "(", "WaveDone", "&&", "!", "WaveRelease", ")", "report_fatal_error", "(", "", ")", ";", "unsigned", "OrderedCountIndex", "=", "IndexOperand", "&", "", ";", "IndexOperand", "&=", "~", "", ";", "unsigned", "CountDw", "=", "", ";", "if", "(", "STI", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "CountDw", "=", "(", "IndexOperand", ">>", "", ")", "&", "", ";", "IndexOperand", "&=", "~", "(", "", "<<", "", ")", ";", "if", "(", "CountDw", "<", "", "||", "CountDw", ">", "", ")", "{", "report_fatal_error", "(", "", ")", ";", "}", "}", "if", "(", "IndexOperand", ")", "report_fatal_error", "(", "", ")", ";", "unsigned", "Instruction", "=", "IntrID", "==", "", "?", "", ":", "", ";", "unsigned", "ShaderType", "=", "getDSShaderTypeValue", "(", "*", "MF", ")", ";", "unsigned", "Offset0", "=", "OrderedCountIndex", "<<", "", ";", "unsigned", "Offset1", "=", "WaveRelease", "|", "(", "WaveDone", "<<", "", ")", "|", "(", "ShaderType", "<<", "", ")", "|", "(", "Instruction", "<<", "", ")", ";", "if", "(", "STI", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "Offset1", "|=", "(", "CountDw", "-", "", ")", "<<", "", ";", "unsigned", "Offset", "=", "Offset0", "|", "(", "Offset1", "<<", "", ")", ";", "Register", "M0Val", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "M0Val", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "ValReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "DS", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "ValReg", ")", ".", "addImm", "(", "Offset", ")", ".", "cloneMemRefs", "(", "MI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "M0Val", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";"], "ground_truth": ["bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "DS", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectDSOrderedIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40637, "Length": 376, "Cover_Rate": 0.8909952606635071} {"Template_token": ["", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectEndCfIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40638, "Length": 43, "Cover_Rate": 0.4215686274509804} {"Template_token": ["", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectEndCfIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40639, "Length": 78, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectFlatOffset", "(", "MachineOperand", "&", "Root", ")", "const", "{"], "ground_truth": ["return", "selectFlatOffsetImpl", "<", "false", ">", "(", "Root", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40641, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "}", "}", ";", "if", "(", "!", "STI", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "Default", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", "->", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "OpDef", "||", "OpDef", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "Default", ";", "Optional", "<", "int64_t", ">", "Offset", "=", "getConstantVRegVal", "(", "OpDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "Offset", ".", "hasValue", "(", ")", ")", "return", "Default", ";", "unsigned", "AddrSpace", "=", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", ";"], "ground_truth": ["if", "(", "!", "TII", ".", "isLegalFLATOffset", "(", "Offset", ".", "getValue", "(", ")", ",", "AddrSpace", ",", "Signed", ")", ")", "return", "Default", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40642, "Length": 119, "Cover_Rate": 0.4160839160839161} {"Template_token": ["", "", ";", "}", "else", "return", "selectImpl", "(", "MI", ",", "*", "CoverageInfo", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "TmpReg", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "VAddr", ")", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "MIB", ".", "addReg", "(", "RSrcReg", ")", ";", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "cloneMemRefs", "(", "MI", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ",", "SubReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "Is64", "?", "&", "", ":", "&", "", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_AMDGPU_ATOMIC_CMPXCHG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40645, "Length": 174, "Cover_Rate": 0.42028985507246375} {"Template_token": ["", "MachineOperand", "&", "Src0", "=", "I", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "I", ".", "getOperand", "(", "", ")", ";", "Register", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getBoolRC", "(", ")", ";", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "RC", "==", "&", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";", "I", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ",", "true", ",", "false", ",", "true", ")", ")", ";", "if", "(", "Src0", ".", "isUndef", "(", ")", "&&", "!", "MRI", "->", "getRegClassOrNull", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "MRI", "->", "setRegClass", "(", "Src0", ".", "getReg", "(", ")", ",", "RC", ")", ";", "if", "(", "Src1", ".", "isUndef", "(", ")", "&&", "!", "MRI", "->", "getRegClassOrNull", "(", "Src1", ".", "getReg", "(", ")", ")", ")", "MRI", "->", "setRegClass", "(", "Src1", ".", "getReg", "(", ")", ",", "RC", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ";", "}", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "", ")", "{", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "Size", ">", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";", "I", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ",", "true", ",", "false", ",", "true", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_AND_OR_XOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40646, "Length": 287, "Cover_Rate": 0.8885448916408669} {"Template_token": ["", "MachineOperand", "&", "Src1", "=", "I", ".", "getOperand", "(", "", ")", ";", "Register", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getBoolRC", "(", ")", ";", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "RC", "==", "&", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";", "I", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ",", "true", ",", "false", ",", "true", ")", ")", ";", "if", "(", "Src0", ".", "isUndef", "(", ")", "&&", "!", "MRI", "->", "getRegClassOrNull", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "MRI", "->", "setRegClass", "(", "Src0", ".", "getReg", "(", ")", ",", "RC", ")", ";", "if", "(", "Src1", ".", "isUndef", "(", ")", "&&", "!", "MRI", "->", "getRegClassOrNull", "(", "Src1", ".", "getReg", "(", ")", ")", ")", "MRI", "->", "setRegClass", "(", "Src1", ".", "getReg", "(", ")", ",", "RC", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "*", "MRI", ")", ";", "}", "if", "(", "DstRB", "->", "getID", "(", ")", "==", "", ")", "{", "unsigned", "InstOpc", "=", "getLogicalBitOpcode", "(", "I", ".", "getOpcode", "(", ")", ",", "Size", ">", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "InstOpc", ")", ")", ";", "I", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ",", "true", ",", "false", ",", "true", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_AND_OR_XOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40647, "Length": 280, "Cover_Rate": 0.8668730650154799} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "MachineOperand", "&", "CondOp", "=", "I", ".", "getOperand", "(", "", ")", ";", "Register", "CondReg", "=", "CondOp", ".", "getReg", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "unsigned", "BrOpcode", ";", "Register", "CondPhysReg", ";", "const", "TargetRegisterClass", "*", "ConstrainRC", ";", "if", "(", "!", "isVCC", "(", "CondReg", ",", "*", "MRI", ")", ")", "{", "if", "(", "MRI", "->", "getType", "(", "CondReg", ")", "!=", "LLT", "::", "scalar", "(", "", ")", ")", "return", "false", ";", "CondPhysReg", "=", "", ";", "BrOpcode", "=", "", ";", "ConstrainRC", "=", "&", "", ";", "}", "else", "{", "CondPhysReg", "=", "TRI", ".", "getVCC", "(", ")", ";", "BrOpcode", "=", "", ";", "ConstrainRC", "=", "TRI", ".", "getBoolRC", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_BRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40648, "Length": 120, "Cover_Rate": 0.5286343612334802} {"Template_token": ["", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Src0", ")", "!=", "S32", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineInstr", "*", "Src1Def", "=", "getDefIgnoringCopies", "(", "Src1", ",", "*", "MRI", ")", ";", "if", "(", "Src1Def", "&&", "Src1Def", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "", ",", "*", "MRI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "Src0", ",", "", ",", "*", "MRI", ")", ";", "}", "Register", "ShiftSrc0", ";", "Register", "ShiftSrc1", ";", "int64_t", "ShiftAmt", ";", "bool", "Shift0", "=", "mi_match", "(", "Src0", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc0", ")", ",", "m_ICst", "(", "ShiftAmt", ")", ")", ")", ")", "&&", "ShiftAmt", "==", "", ";", "bool", "Shift1", "=", "mi_match", "(", "Src1", ",", "*", "MRI", ",", "m_OneUse", "(", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc1", ")", ",", "m_ICst", "(", "ShiftAmt", ")", ")", ")", ")", "&&", "ShiftAmt", "==", "", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "Shift0", "&&", "Shift1", ")", "{", "Opc", "=", "", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ShiftSrc0", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_BUILD_VECTOR_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40649, "Length": 218, "Cover_Rate": 0.45041322314049587} {"Template_token": ["", "if", "(", "RB", ")", "{", "IsSgpr", "=", "RB", "->", "getID", "(", ")", "==", "", ";", "Size", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getRegClassForReg", "(", "*", "MRI", ",", "DstReg", ")", ";", "IsSgpr", "=", "TRI", ".", "isSGPRClass", "(", "RC", ")", ";", "Size", "=", "TRI", ".", "getRegSizeInBits", "(", "*", "RC", ")", ";", "}", "if", "(", "Size", "!=", "", "&&", "Size", "!=", "", ")", "return", "false", ";", "unsigned", "Opcode", "=", "IsSgpr", "?", "", ":", "", ";", "if", "(", "Size", "==", "", ")", "{", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "I", ".", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "APInt", "Imm", "(", "Size", ",", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "MachineInstr", "*", "ResInst", ";", "if", "(", "IsSgpr", "&&", "TII", ".", "isInlineConstant", "(", "Imm", ")", ")", "{", "ResInst", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "IsSgpr", "?", "&", "", ":", "&", "", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "LoReg", ")", ".", "addImm", "(", "Imm", ".", "trunc", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "HiReg", ")", ".", "addImm", "(", "Imm", ".", "ashr", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "ResInst", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "ResInst", "->", "getOperand", "(", "", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", ")", "return", "true", ";"], "ground_truth": ["return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_CONSTANT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40650, "Length": 403, "Cover_Rate": 0.7183600713012478} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "unsigned", "SubReg", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "Offset", "/", "", ",", "DstSize", "/", "", ")", ";", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubReg", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "*", "MF", ",", "TRI", ",", "*", "MRI", ",", "TII", ",", "RBI", ",", "I", ",", "*", "SrcRC", ",", "I", ".", "getOperand", "(", "", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_EXTRACT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40651, "Length": 142, "Cover_Rate": 0.4329268292682927} {"Template_token": ["", "const", "bool", "Is64", "=", "DstTy", ".", "getSizeInBits", "(", ")", "==", "", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "SrcRC", ",", "IdxReg", ",", "DstTy", ".", "getSizeInBits", "(", ")", "/", "", ")", ";", "if", "(", "SrcRB", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", "&&", "!", "Is64", ")", "return", "false", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";", "unsigned", "Opc", "=", "Is64", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcRB", "->", "getID", "(", ")", "!=", "", "||", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "!", "STI", ".", "useVGPRIndexMode", "(", ")", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "IdxReg", ")", ".", "addImm", "(", "", "::", "SRC0_ENABLE", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_EXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40652, "Length": 288, "Cover_Rate": 0.4458204334365325} {"Template_token": ["", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "IdxReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "LLT", "SrcTy", "=", "MRI", "->", "getType", "(", "SrcReg", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "SrcRB", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "IdxRB", "=", "RBI", ".", "getRegBank", "(", "IdxReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "IdxRB", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "SrcTy", ",", "*", "SrcRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "DstTy", ",", "*", "DstRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "SrcRC", "||", "!", "DstRC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "IdxReg", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "bool", "Is64", "=", "DstTy", ".", "getSizeInBits", "(", ")", "==", "", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "SrcRC", ",", "IdxReg", ",", "DstTy", ".", "getSizeInBits", "(", ")", "/", "", ")", ";", "if", "(", "SrcRB", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", "&&", "!", "Is64", ")", "return", "false", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";", "unsigned", "Opc", "=", "Is64", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcRB", "->", "getID", "(", ")", "!=", "", "||", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "!", "STI", ".", "useVGPRIndexMode", "(", ")", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_EXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40653, "Length": 475, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "Register", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "ConstReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "OpReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "Src", ",", "", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Dst", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addReg", "(", "Src", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "HiReg", ")", ".", "addReg", "(", "Src", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ConstReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "OpReg", ")", ".", "addReg", "(", "HiReg", ")", ".", "addReg", "(", "ConstReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_FABS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40654, "Length": 269, "Cover_Rate": 0.7192513368983957} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "ConstReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "OpReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addReg", "(", "Src", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "HiReg", ")", ".", "addReg", "(", "Src", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ConstReg", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Opc", "=", "Fabs", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "OpReg", ")", ".", "addReg", "(", "HiReg", ")", ".", "addReg", "(", "ConstReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_FNEG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40655, "Length": 237, "Cover_Rate": 0.5669856459330144} {"Template_token": ["", "Register", "OpReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "LoReg", ")", ".", "addReg", "(", "Src", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "HiReg", ")", ".", "addReg", "(", "Src", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ConstReg", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Opc", "=", "Fabs", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "OpReg", ")", ".", "addReg", "(", "HiReg", ")", ".", "addReg", "(", "ConstReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_FNEG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40656, "Length": 183, "Cover_Rate": 0.43779904306220097} {"Template_token": ["", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "IsVGPR", "?", "", ":", "", ")", ")", ";", "if", "(", "IsVGPR", ")", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";"], "ground_truth": ["return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "IsVGPR", "?", "", ":", "", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_FRAME_INDEX_GLOBAL_VALUE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40657, "Length": 56, "Cover_Rate": 0.45528455284552843} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "auto", "Pred", "=", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ";", "Register", "CCReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isVCC", "(", "CCReg", ",", "*", "MRI", ")", ")", "{", "int", "Opcode", "=", "getS_CMPOpcode", "(", "Pred", ",", "Size", ")", ";", "if", "(", "Opcode", "==", "-", "", ")", "return", "false", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CCReg", ")", ".", "addReg", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "CCReg", ",", "", ",", "*", "MRI", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_ICMP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40658, "Length": 205, "Cover_Rate": 0.5694444444444444} {"Template_token": ["", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CCReg", ")", ".", "addReg", "(", "", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", "&&", "RBI", ".", "constrainGenericRegister", "(", "CCReg", ",", "", ",", "*", "MRI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";", "}", "int", "Opcode", "=", "getV_CMPOpcode", "(", "Pred", ",", "Size", ")", ";", "if", "(", "Opcode", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_ICMP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40659, "Length": 135, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "(", "!", "RC", "&&", "!", "MRI", "->", "getRegBankOrNull", "(", "MO", ".", "getReg", "(", ")", ")", ")", "||", "(", "RC", "&&", "RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "*", "RC", ",", "*", "MRI", ")", ")", ")", "{", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_IMPLICIT_DEF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40660, "Length": 63, "Cover_Rate": 0.6237623762376238} {"Template_token": ["", "const", "RegisterBank", "*", "DstBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", ")", "return", "false", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0Reg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1Reg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "Src0Bank", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "InsSize", ",", "*", "Src1Bank", ",", "*", "MRI", ")", ";", "Src0RC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "Src0RC", ",", "SubReg", ")", ";"], "ground_truth": ["if", "(", "!", "Src0RC", "||", "!", "Src1RC", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_INSERT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40661, "Length": 135, "Cover_Rate": 0.3426395939086294} {"Template_token": ["", "if", "(", "!", "DstRC", ")", "return", "false", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0Reg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1Reg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "Src0Bank", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "InsSize", ",", "*", "Src1Bank", ",", "*", "MRI", ")", ";", "Src0RC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "Src0RC", ",", "SubReg", ")", ";", "if", "(", "!", "Src0RC", "||", "!", "Src1RC", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src0Reg", ",", "*", "Src0RC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src1Reg", ",", "*", "Src1RC", ",", "*", "MRI", ")", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_INSERT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40662, "Length": 147, "Cover_Rate": 0.3730964467005076} {"Template_token": ["", "const", "TargetRegisterClass", "*", "VecRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "VecTy", ",", "*", "VecRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "ValRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "ValTy", ",", "*", "ValRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "VecReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "ValReg", ",", "*", "ValRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "IdxReg", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "VecRB", "->", "getID", "(", ")", "==", "", "&&", "ValSize", "!=", "", ")", "return", "false", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "VecRC", ",", "IdxReg", ",", "ValSize", "/", "", ")", ";", "const", "bool", "IndexMode", "=", "VecRB", "->", "getID", "(", ")", "==", "", "&&", "STI", ".", "useVGPRIndexMode", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["if", "(", "IndexMode", ")", "{"], "File": "AMDGPUInstructionSelector", "Func": "selectG_INSERT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40663, "Length": 185, "Cover_Rate": 0.3523809523809524} {"Template_token": ["", "LLT", "ValTy", "=", "MRI", "->", "getType", "(", "ValReg", ")", ";", "unsigned", "VecSize", "=", "VecTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "const", "RegisterBank", "*", "VecRB", "=", "RBI", ".", "getRegBank", "(", "VecReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "ValRB", "=", "RBI", ".", "getRegBank", "(", "ValReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "IdxRB", "=", "RBI", ".", "getRegBank", "(", "IdxReg", ",", "*", "MRI", ",", "TRI", ")", ";", "assert", "(", "VecTy", ".", "getElementType", "(", ")", "==", "ValTy", ")", ";", "if", "(", "IdxRB", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "VecTy", ",", "*", "VecRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "ValRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "ValTy", ",", "*", "ValRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "VecReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "ValReg", ",", "*", "ValRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "IdxReg", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "VecRB", "->", "getID", "(", ")", "==", "", "&&", "ValSize", "!=", "", ")", "return", "false", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "VecRC", ",", "IdxReg", ",", "ValSize", "/", "", ")", ";", "const", "bool", "IndexMode", "=", "VecRB", "->", "getID", "(", ")", "==", "", "&&", "STI", ".", "useVGPRIndexMode", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "IndexMode", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "IdxReg", ")", ".", "addImm", "(", "", "::", "DST_ENABLE", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "IdxReg", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_INSERT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40664, "Length": 345, "Cover_Rate": 0.6571428571428571} {"Template_token": ["", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "return", "selectInterpP1F16", "(", "I", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "", ")", ";", "case", "", ":", "return", "selectDivScale", "(", "I", ")", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUInstructionSelector", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40665, "Length": 183, "Cover_Rate": 0.7233201581027668} {"Template_token": ["", "initM0", "(", "I", ")", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_LOAD_ATOMICRMW", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40666, "Length": 15, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "if", "(", "!", "DstRC", ")", "return", "false", ";", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "DstRC", ",", "SrcSize", "/", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "DstReg", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "I", "+", "", ")", ";", "MIB", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "Src", ".", "isUndef", "(", ")", ")", ")", ";", "MIB", ".", "addImm", "(", "SubRegs", "[", "I", "]", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "if", "(", "SrcRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "Src", ".", "getReg", "(", ")", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_MERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40667, "Length": 188, "Cover_Rate": 0.5645645645645646} {"Template_token": ["", "return", "selectG_ADD_SUB", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_PTR_ADD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40669, "Length": 7, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "if", "(", "IsVALU", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcVec", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addImm", "(", "", ")", ";", "}", "}", "else", "if", "(", "Mask", "[", "", "]", "==", "", "&&", "Mask", "[", "", "]", "==", "", ")", "{", "if", "(", "IsVALU", ")", "{", "MachineInstr", "*", "MovSDWA", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", "::", "WORD_1", ")", ".", "addImm", "(", "", "::", "UNUSED_PRESERVE", ")", ".", "addImm", "(", "", "::", "WORD_0", ")", ".", "addReg", "(", "SrcVec", ",", "RegState", "::", "Implicit", ")", ";", "MovSDWA", "->", "tieOperands", "(", "", ",", "MovSDWA", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SrcVec", ")", ";", "}", "}", "else", "if", "(", "Mask", "[", "", "]", "==", "", "&&", "Mask", "[", "", "]", "==", "", ")", "{", "if", "(", "IsVALU", ")", "{", "MachineInstr", "*", "MovSDWA", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", "::", "WORD_0", ")", ".", "addImm", "(", "", "::", "UNUSED_PRESERVE", ")", ".", "addImm", "(", "", "::", "WORD_1", ")", ".", "addReg", "(", "SrcVec", ",", "RegState", "::", "Implicit", ")", ";", "MovSDWA", "->", "tieOperands", "(", "", ",", "MovSDWA", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SrcVec", ")", ";", "}", "}", "else", "if", "(", "Mask", "[", "", "]", "==", "", "&&", "Mask", "[", "", "]", "==", "", ")", "{", "if", "(", "IsVALU", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUInstructionSelector", "Func": "selectG_SHUFFLE_VECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40670, "Length": 408, "Cover_Rate": 0.403960396039604} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectG_STORE", "(", "MachineInstr", "&", "I", ")", "const", "{", "initM0", "(", "I", ")", ";"], "ground_truth": ["return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_STORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40671, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "MachineInstr", "*", "ExtI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "BFE", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "SrcSize", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "ExtI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "SrcBank", "->", "getID", "(", ")", "==", "", "&&", "DstSize", "<=", "", ")", "{", "const", "TargetRegisterClass", "&", "SrcRC", "=", "InReg", "&&", "DstSize", ">", "", "?", "", ":", "", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "Signed", "&&", "DstSize", "==", "", "&&", "(", "SrcSize", "==", "", "||", "SrcSize", "==", "", ")", ")", "{", "const", "unsigned", "SextOpc", "=", "SrcSize", "==", "", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "SextOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", ",", "*", "MRI", ")", ";", "}", "const", "unsigned", "BFE64", "=", "Signed", "?", "", ":", "", ";", "const", "unsigned", "BFE32", "=", "Signed", "?", "", ":", "", ";", "if", "(", "DstSize", ">", "", "&&", "(", "SrcSize", "<=", "", "||", "InReg", ")", ")", "{", "Register", "ExtReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "UndefReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SubReg", "=", "InReg", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "UndefReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ExtReg", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "UndefReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "BFE64", ")", ",", "DstReg", ")", ".", "addReg", "(", "ExtReg", ")", ".", "addImm", "(", "SrcSize", "<<", "", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", ",", "*", "MRI", ")", ";", "}", "unsigned", "Mask", ";", "if", "(", "!", "Signed", "&&", "shouldUseAndMask", "(", "SrcSize", ",", "Mask", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Mask", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "BFE32", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "SrcSize", "<<", "", ")", ";", "}"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_SZA_EXT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40673, "Length": 439, "Cover_Rate": 0.5508155583437893} {"Template_token": ["", "MachineInstr", "*", "MovSDWA", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", "::", "WORD_1", ")", ".", "addImm", "(", "", "::", "UNUSED_PRESERVE", ")", ".", "addImm", "(", "", "::", "WORD_0", ")", ".", "addReg", "(", "LoReg", ",", "RegState", "::", "Implicit", ")", ";", "MovSDWA", "->", "tieOperands", "(", "", ",", "MovSDWA", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "}", "else", "{", "Register", "TmpReg0", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "TmpReg1", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "if", "(", "IsVALU", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "TmpReg0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiReg", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "TmpReg0", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "", ")", ";", "}", "unsigned", "MovOpc", "=", "IsVALU", "?", "", ":", "", ";", "unsigned", "AndOpc", "=", "IsVALU", "?", "", ":", "", ";", "unsigned", "OrOpc", "=", "IsVALU", "?", "", ":", "", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "TmpReg1", ")", ".", "addReg", "(", "LoReg", ")", ".", "addReg", "(", "ImmReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "OrOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "TmpReg0", ")", ".", "addReg", "(", "TmpReg1", ")", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "DstTy", ".", "isScalar", "(", ")", ")", "return", "false", ";", "if", "(", "SrcSize", ">", "", ")", "{", "int", "SubRegIdx", "=", "sizeToSubRegIndex", "(", "DstSize", ")", ";", "if", "(", "SubRegIdx", "==", "-", "", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcWithSubRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubRegIdx", ")", ";", "if", "(", "!", "SrcWithSubRC", ")", "return", "false", ";"], "ground_truth": ["if", "(", "SrcWithSubRC", "!=", "SrcRC", ")", "{"], "File": "AMDGPUInstructionSelector", "Func": "selectG_TRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40674, "Length": 369, "Cover_Rate": 0.4392857142857143} {"Template_token": ["", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "HasCarryIn", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "unsigned", "NoCarryOpc", "=", "IsAdd", "?", "", ":", "", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "HasCarryIn", "?", "CarryOpc", ":", "NoCarryOpc", ")", ",", "Dst0Reg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst1Reg", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Dst1Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Dst1Reg", ",", "&", "", ")", ";"], "ground_truth": ["if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "Dst0Reg", ",", "", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src0Reg", ",", "", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src1Reg", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_UADDO_USUBO_UADDE_USUBE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40675, "Length": 247, "Cover_Rate": 0.49007936507936506} {"Template_token": ["", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "HasCarryIn", "?", "CarryOpc", ":", "NoCarryOpc", ")", ")", ";", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "HasCarryIn", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "unsigned", "NoCarryOpc", "=", "IsAdd", "?", "", ":", "", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "", ":", "", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "HasCarryIn", "?", "CarryOpc", ":", "NoCarryOpc", ")", ",", "Dst0Reg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst1Reg", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Dst1Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Dst1Reg", ",", "&", "", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "Dst0Reg", ",", "", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src0Reg", ",", "", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src1Reg", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "HasCarryIn", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "*", "MRI", ")", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_UADDO_USUBO_UADDE_USUBE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40676, "Length": 311, "Cover_Rate": 0.6170634920634921} {"Template_token": ["", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "SrcRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "unsigned", "SrcFlags", "=", "getUndefRegState", "(", "Src", ".", "isUndef", "(", ")", ")", ";", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "SrcRC", ",", "DstSize", "/", "", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "NumDst", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Dst", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SrcReg", ",", "SrcFlags", ",", "SubRegs", "[", "I", "]", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";", "if", "(", "DstRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "Dst", ".", "getReg", "(", ")", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_UNMERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40677, "Length": 227, "Cover_Rate": 0.7006172839506173} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "int", "NumDst", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "NumDst", ")", ";", "Register", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "Register", "DstReg0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", "->", "getType", "(", "DstReg0", ")", ";", "LLT", "SrcTy", "=", "MRI", "->", "getType", "(", "SrcReg", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_UNMERGE_VALUES", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40678, "Length": 124, "Cover_Rate": 0.38271604938271603} {"Template_token": ["", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "VDataIn", ")", ";", "const", "bool", "Is64Bit", "=", "BaseOpcode", "->", "AtomicX2", "?", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ":", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ";", "if", "(", "BaseOpcode", "->", "AtomicX2", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "DMask", "=", "Is64Bit", "?", "", ":", "", ";", "NumVDataDwords", "=", "Is64Bit", "?", "", ":", "", ";", "}", "else", "{", "DMask", "=", "Is64Bit", "?", "", ":", "", ";", "NumVDataDwords", "=", "Is64Bit", "?", "", ":", "", ";", "}", "}", "else", "{", "const", "int", "DMaskIdx", "=", "", ";", "DMask", "=", "MI", ".", "getOperand", "(", "DMaskIdx", ")", ".", "getImm", "(", ")", ";", "DMaskLanes", "=", "BaseOpcode", "->", "Gather4", "?", "", ":", "countPopulation", "(", "DMask", ")", ";", "if", "(", "BaseOpcode", "->", "Store", ")", "{", "VDataIn", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "VDataTy", "=", "MRI", "->", "getType", "(", "VDataIn", ")", ";", "NumVDataDwords", "=", "(", "VDataTy", ".", "getSizeInBits", "(", ")", "+", "", ")", "/", "", ";", "}", "else", "{", "VDataOut", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "VDataTy", "=", "MRI", "->", "getType", "(", "VDataOut", ")", ";", "NumVDataDwords", "=", "DMaskLanes", ";", "if", "(", "!", "MI", ".", "memoperands_empty", "(", ")", ")", "{", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "IsD16", "=", "(", "(", "", "*", "MMO", "->", "getSize", "(", ")", ")", "/", "DMaskLanes", ")", "<", "", ";", "if", "(", "IsD16", "&&", "!", "STI", ".", "hasUnpackedD16VMem", "(", ")", ")", "NumVDataDwords", "=", "(", "DMaskLanes", "+", "", ")", "/", "", ";", "}", "}", "}", "if", "(", "LZMappingInfo", ")", "{", "const", "MachineOperand", "&", "Lod", "=", "MI", ".", "getOperand", "(", "VAddrIdx", "+", "NumVAddr", "-", "", ")", ";", "if", "(", "Lod", ".", "isImm", "(", ")", ")", "{", "assert", "(", "Lod", ".", "getImm", "(", ")", "==", "", ")", ";", "IntrOpcode", "=", "LZMappingInfo", "->", "LZ", ";", "}", "}", "if", "(", "MIPMappingInfo", ")", "{", "const", "MachineOperand", "&", "Lod", "=", "MI", ".", "getOperand", "(", "VAddrIdx", "+", "NumVAddr", "-", "", ")", ";", "if", "(", "Lod", ".", "isImm", "(", ")", ")", "{", "assert", "(", "Lod", ".", "getImm", "(", ")", "==", "", ")", ";", "IntrOpcode", "=", "MIPMappingInfo", "->", "NONMIP", ";", "}", "}", "if", "(", "IsG16", "&&", "!", "IsA16", ")", "{", "const", "", "*", "G16MappingInfo", "=", "", "(", "Intr", "->", "BaseOpcode", ")", ";", "assert", "(", "G16MappingInfo", ")", ";", "IntrOpcode", "=", "G16MappingInfo", "->", "G16", ";", "}", "assert", "(", "(", "!", "IsTexFail", "||", "DMaskLanes", ">=", "", ")", "&&", "", ")", ";", "bool", "GLC", "=", "false", ";", "bool", "SLC", "=", "false", ";", "bool", "DLC", "=", "false", ";", "if", "(", "BaseOpcode", "->", "Atomic", ")", "{", "GLC", "=", "true", ";", "if", "(", "!", "parseCachePolicy", "(", "MI", ".", "getOperand", "(", "CtrlIdx", "+", "", ")", ".", "getImm", "(", ")", ",", "nullptr", ",", "&", "SLC", ",", "IsGFX10", "?", "&", "DLC", ":", "nullptr", ")", ")", "return", "false", ";", "}", "else", "{"], "ground_truth": ["if", "(", "!", "parseCachePolicy", "(", "MI", ".", "getOperand", "(", "CtrlIdx", "+", "", ")", ".", "getImm", "(", ")", ",", "&", "GLC", ",", "&", "SLC", ",", "IsGFX10", "?", "&", "DLC", ":", "nullptr", ")", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectImageIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40679, "Length": 506, "Cover_Rate": 0.330718954248366} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "InterpMov", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src0", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "InterpMov", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectInterpP1F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40680, "Length": 154, "Cover_Rate": 0.4476744186046512} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "M0Val", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "InterpMov", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Dst", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src0", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "InterpMov", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectInterpP1F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40681, "Length": 186, "Cover_Rate": 0.5406976744186046} {"Template_token": ["", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RSrcReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector", "Func": "selectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40682, "Length": 78, "Cover_Rate": 0.5306122448979592} {"Template_token": ["", "if", "(", "!", "STI", ".", "hasAddr64", "(", ")", "||", "STI", ".", "useFlatForGlobal", "(", ")", ")", "return", "false", ";", "MUBUFAddressData", "AddrData", "=", "parseMUBUFAddress", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "shouldUseAddr64", "(", "AddrData", ")", ")", "return", "false", ";", "Register", "N0", "=", "AddrData", ".", "N0", ";", "Register", "N2", "=", "AddrData", ".", "N2", ";", "Register", "N3", "=", "AddrData", ".", "N3", ";", "Offset", "=", "AddrData", ".", "Offset", ";", "Register", "SRDPtr", ";", "if", "(", "N2", ")", "{", "if", "(", "RBI", ".", "getRegBank", "(", "N2", ",", "*", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", ")", "{", "assert", "(", "N3", ")", ";", "if", "(", "RBI", ".", "getRegBank", "(", "N3", ",", "*", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", ")", "{", "VAddr", "=", "N0", ";", "}", "else", "{", "SRDPtr", "=", "N3", ";", "VAddr", "=", "N2", ";", "}", "}", "else", "{", "SRDPtr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "}", "else", "if", "(", "RBI", ".", "getRegBank", "(", "N0", ",", "*", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", ")", "{", "VAddr", "=", "N0", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUInstructionSelector", "Func": "selectMUBUFAddr64Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40683, "Length": 181, "Cover_Rate": 0.7042801556420234} {"Template_token": ["", "Offset", "=", "AddrData", ".", "Offset", ";", "Register", "SRDPtr", ";", "if", "(", "N2", ")", "{", "if", "(", "RBI", ".", "getRegBank", "(", "N2", ",", "*", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", ")", "{", "assert", "(", "N3", ")", ";", "if", "(", "RBI", ".", "getRegBank", "(", "N3", ",", "*", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", ")", "{", "VAddr", "=", "N0", ";", "}", "else", "{", "SRDPtr", "=", "N3", ";", "VAddr", "=", "N2", ";", "}", "}", "else", "{"], "ground_truth": ["SRDPtr", "=", "N2", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectMUBUFAddr64Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40684, "Length": 84, "Cover_Rate": 0.32684824902723736} {"Template_token": ["", "Register", "SOffset", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "!", "selectMUBUFOffsetImpl", "(", "Root", ",", "RSrcReg", ",", "SOffset", ",", "Offset", ")", ")", "return", "{", "}", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RSrcReg", ")", ";"], "ground_truth": ["}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector", "Func": "selectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40685, "Length": 56, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RSrcReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", ",", "addZeroImm", ",", "addZeroImm", ",", "addZeroImm", ",", "addZeroImm", ",", "addZeroImm", "}", "}", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40686, "Length": 81, "Cover_Rate": 0.6532258064516129} {"Template_token": ["", "if", "(", "!", "selectMUBUFOffsetImpl", "(", "Root", ",", "RSrcReg", ",", "SOffset", ",", "Offset", ")", ")", "return", "{", "}", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RSrcReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectMUBUFOffsetAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40687, "Length": 59, "Cover_Rate": 0.5086206896551724} {"Template_token": ["", "Offset", "=", "AddrData", ".", "Offset", ";", "MachineIRBuilder", "B", "(", "*", "Root", ".", "getParent", "(", ")", ")", ";", "RSrcReg", "=", "buildOffsetSrc", "(", "B", ",", "*", "MRI", ",", "TII", ",", "SRDPtr", ")", ";"], "ground_truth": ["splitIllegalMUBUFOffset", "(", "B", ",", "SOffset", ",", "Offset", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectMUBUFOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40688, "Length": 40, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectMUBUFOffsetImpl", "(", "MachineOperand", "&", "Root", ",", "Register", "&", "RSrcReg", ",", "Register", "&", "SOffset", ",", "int64_t", "&", "Offset", ")", "const", "{", "MUBUFAddressData", "AddrData", "=", "parseMUBUFAddress", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "shouldUseAddr64", "(", "AddrData", ")", ")", "return", "false", ";"], "ground_truth": ["Register", "SRDPtr", "=", "AddrData", ".", "N0", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectMUBUFOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40689, "Length": 52, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "if", "(", "isStackPtrRelative", "(", "PtrInfo", ")", ")", "MIB", ".", "addReg", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", "&", "", ")", ";", "}", "}", "}", ";", "}", "assert", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", ";", "Optional", "<", "int", ">", "FI", ";", "Register", "VAddr", "=", "Root", ".", "getReg", "(", ")", ";", "if", "(", "const", "MachineInstr", "*", "RootDef", "=", "MRI", "->", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "*", "MRI", ")", ")", "{", "const", "MachineOperand", "&", "LHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", "->", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", "->", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "PossibleOffset", ")", "&&", "(", "!", "STI", ".", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "KnownBits", "->", "signBitIsZero", "(", "LHS", ".", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "LHSDef", "->", "getOpcode", "(", ")", "==", "", ")", "FI", "=", "LHSDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "else", "VAddr", "=", "LHS", ".", "getReg", "(", ")", ";", "Offset", "=", "PossibleOffset", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "FI", "=", "RootDef", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "}", "}", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["if", "(", "FI", ".", "hasValue", "(", ")", ")", "MIB", ".", "addFrameIndex", "(", "FI", ".", "getValue", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40690, "Length": 372, "Cover_Rate": 0.5886075949367089} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "!", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ",", "m_ICst", "(", "Offset", ")", ")", "||", "!", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "Offset", ")", ")", "return", "{", "}", ";", "const", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "isStackPtrRelative", "(", "PtrInfo", ")", ")", "MIB", ".", "addReg", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}"], "ground_truth": ["}", "}", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40691, "Length": 177, "Cover_Rate": 0.8805970149253731} {"Template_token": ["", "if", "(", "DefTy", "==", "LLT", "::", "scalar", "(", "", ")", ")", "{", "if", "(", "!", "AllowRiskySelect", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "const", "RegClassOrRegBank", "&", "RegClassOrBank", "=", "MRI", "->", "getRegClassOrRegBank", "(", "DefReg", ")", ";", "const", "TargetRegisterClass", "*", "DefRC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "!", "DefRC", ")", "{", "if", "(", "!", "DefTy", ".", "isValid", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["const", "RegisterBank", "&", "RB", "=", "*", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40692, "Length": 115, "Cover_Rate": 0.5348837209302325} {"Template_token": ["", "if", "(", "!", "EncodedImm", ")", "return", "{", "}", ";"], "ground_truth": ["return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "*", "EncodedImm", ")", ";", "}", "}", "}", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectSMRDBufferImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40693, "Length": 33, "Cover_Rate": 0.358695652173913} {"Template_token": ["", "Optional", "<", "uint64_t", ">", "OffsetVal", "=", "getConstantZext32Val", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "OffsetVal", ")", "return", "{", "}", ";", "Optional", "<", "int64_t", ">", "EncodedImm", "=", "", "(", "STI", ",", "*", "OffsetVal", ",", "true", ")", ";", "if", "(", "!", "EncodedImm", ")", "return", "{", "}", ";"], "ground_truth": ["return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "*", "EncodedImm", ")", ";", "}", "}", "}", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectSMRDBufferImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40694, "Length": 76, "Cover_Rate": 0.8260869565217391} {"Template_token": ["", "Optional", "<", "int64_t", ">", "EncodedImm", "=", "", "(", "STI", ",", "*", "OffsetVal", ")", ";", "if", "(", "!", "EncodedImm", ")", "return", "{", "}", ";"], "ground_truth": ["return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "*", "EncodedImm", ")", ";", "}", "}", "}", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectSMRDBufferImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40695, "Length": 47, "Cover_Rate": 0.4563106796116505} {"Template_token": ["", "if", "(", "!", "EncodedImm", ")", "return", "{", "}", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "*", "EncodedImm", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectSMRDBufferImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40696, "Length": 34, "Cover_Rate": 0.3300970873786408} {"Template_token": ["", "Optional", "<", "int64_t", ">", "EncodedImm", "=", "", "(", "STI", ",", "GEPInfo", ".", "Imm", ",", "false", ")", ";", "if", "(", "!", "EncodedImm", ")", "return", "None", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "*", "EncodedImm", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectSmrdImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40697, "Length": 78, "Cover_Rate": 0.52} {"Template_token": ["", "if", "(", "!", "EncodedImm", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "*", "EncodedImm", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectSmrdImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40698, "Length": 51, "Cover_Rate": 0.34459459459459457} {"Template_token": ["", "Register", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "Register", "OffsetReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "GEPInfo", ".", "Imm", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "OffsetReg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectSmrdSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40699, "Length": 89, "Cover_Rate": 0.4238095238095238} {"Template_token": ["", "getAddrModeInfo", "(", "*", "MI", ",", "*", "MRI", ",", "AddrInfo", ")", ";", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "", ")", "return", "None", ";", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "", "]", ";", "if", "(", "!", "GEPInfo", ".", "Imm", "||", "GEPInfo", ".", "Imm", "<", "", "||", "!", "isUInt", "<", "", ">", "(", "GEPInfo", ".", "Imm", ")", ")", "return", "None", ";", "Register", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "", "]", ";", "Register", "OffsetReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "GEPInfo", ".", "Imm", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "OffsetReg", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectSmrdSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40700, "Length": 160, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "Root", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectVCSRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40701, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "unsigned", "Mods", ";", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ")", ";", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector", "Func": "selectVOP3Mods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40702, "Length": 47, "Cover_Rate": 0.6266666666666667} {"Template_token": ["", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectVOP3Mods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40703, "Length": 75, "Cover_Rate": 0.6756756756756757} {"Template_token": ["", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}"], "ground_truth": ["}", "}", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectVOP3Mods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40704, "Length": 74, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "Mods", "=", "", ";", "MachineInstr", "*", "MI", "=", "getDefIgnoringCopies", "(", "Src", ",", "*", "MRI", ")", ";", "if", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Src", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Mods", "|=", "", ";", "MI", "=", "getDefIgnoringCopies", "(", "Src", ",", "*", "MRI", ")", ";", "}", "if", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Src", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Mods", "|=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectVOP3ModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40705, "Length": 89, "Cover_Rate": 0.3938053097345133} {"Template_token": ["", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ")", ";", "if", "(", "!", "TM", ".", "Options", ".", "NoNaNsFPMath", "&&", "!", "isKnownNeverNaN", "(", "Src", ",", "*", "MRI", ")", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["MIB", ".", "addImm", "(", "Mods", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectVOP3Mods_nnan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40706, "Length": 72, "Cover_Rate": 0.75} {"Template_token": ["", "Register", "Reg", "=", "Root", ".", "getReg", "(", ")", ";", "const", "MachineInstr", "*", "Def", "=", "getDefIgnoringCopies", "(", "Reg", ",", "*", "MRI", ")", ";"], "ground_truth": ["if", "(", "Def", "&&", "(", "Def", "->", "getOpcode", "(", ")", "==", "", "||", "Def", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "{", "}", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectVOP3NoMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40707, "Length": 48, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "Register", "Reg", "=", "Root", ".", "getReg", "(", ")", ";", "const", "MachineInstr", "*", "Def", "=", "getDefIgnoringCopies", "(", "Reg", ",", "*", "MRI", ")", ";", "if", "(", "Def", "&&", "(", "Def", "->", "getOpcode", "(", ")", "==", "", "||", "Def", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "{", "}", ";", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", ",", "}", "}", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectVOP3NoMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40708, "Length": 72, "Cover_Rate": 0.8} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectVOP3OMods", "(", "MachineOperand", "&", "Root", ")", "const", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "Root", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectVOP3OMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40709, "Length": 69, "Cover_Rate": 0.9452054794520548} {"Template_token": ["", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Root", ".", "getReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector", "Func": "selectVOP3OpSelMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40710, "Length": 34, "Cover_Rate": 0.576271186440678} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectVOP3PMods", "(", "MachineOperand", "&", "Root", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "Root", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Src", ";", "unsigned", "Mods", ";"], "ground_truth": ["std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3PModsImpl", "(", "Root", ".", "getReg", "(", ")", ",", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectVOP3PMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40711, "Length": 61, "Cover_Rate": 0.5922330097087378} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "Root", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Src", ";", "unsigned", "Mods", ";", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3PModsImpl", "(", "Root", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectVOP3PMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40712, "Length": 86, "Cover_Rate": 0.8349514563106796} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Src", ")", ";", "if", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MRI", ".", "getType", "(", "Src", ")", "==", "LLT", "::", "vector", "(", "", ",", "", ")", ")", "{"], "ground_truth": ["Mods", "^=", "(", "", "|", "", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectVOP3PModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40713, "Length": 48, "Cover_Rate": 0.39669421487603307} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Src", ")", ";", "if", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MRI", ".", "getType", "(", "Src", ")", "==", "LLT", "::", "vector", "(", "", ",", "", ")", ")", "{", "Mods", "^=", "(", "", "|", "", ")", ";"], "ground_truth": ["Src", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectVOP3PModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40714, "Length": 61, "Cover_Rate": 0.5041322314049587} {"Template_token": ["", "InstructionSelector", "::", "ComplexRendererFns", "InstructionSelector", "::", "selectVSRC0", "(", "MachineOperand", "&", "Root", ")", "const", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["MIB", ".", "add", "(", "Root", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectVSRC0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40715, "Length": 32, "Cover_Rate": 0.8648648648648649} {"Template_token": ["", "MIB", ".", "add", "(", "Root", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectVSRC0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40716, "Length": 12, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "void", "InstructionSelector", "::", "setupMF", "(", "MachineFunction", "&", "MF", ",", "GISelKnownBits", "&", "KB", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "{", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "InstructionSelector", "::", "setupMF", "(", "MF", ",", "KB", ",", "CoverageInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "setupMF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40717, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionSelector", "::", "setupMF", "(", "MF", ",", "KB", ",", "CoverageInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "setupMF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40718, "Length": 12, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "Mask", "=", "maskTrailingOnes", "<", "unsigned", ">", "(", "Size", ")", ";", "int", "SignedMask", "=", "static_cast", "<", "int", ">", "(", "Mask", ")", ";", "return", "SignedMask", ">=", "-", "", "&&", "SignedMask", "<=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "shouldUseAndMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40720, "Length": 32, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "if", "(", "Size", "<", "", ")", "return", "", ";", "if", "(", "Size", ">", "", ")", "return", "-", "", ";", "return", "sizeToSubRegIndex", "(", "PowerOf2Ceil", "(", "Size", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "sizeToSubRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40721, "Length": 58, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUInstructionSelector", "Func": "sizeToSubRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40722, "Length": 30, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "SOffset", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";"], "ground_truth": ["ImmOffset", "=", "", ";"], "File": "AMDGPUInstructionSelector", "Func": "splitIllegalMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40723, "Length": 31, "Cover_Rate": 0.4696969696969697} {"Template_token": ["", "Function", "*", "IntrinsicInfo", "::", "getDeclaration", "(", "Module", "*", "M", ",", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "numTys", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUIntrinsicInfo1", "Func": "getDeclaration", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40724, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "Function", "*", "IntrinsicInfo", "::", "getDeclaration", "(", "Module", "*", "M", ",", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo1", "Func": "getDeclaration", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40725, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "return", "nullptr", ";", "}", "assert", "(", "IntrID", "<", "", "&&", "", ")", ";", "std", "::", "string", "Result", "(", "IntrinsicNameTable", "[", "IntrID", "-", "", "]", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo1", "Func": "getName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40726, "Length": 30, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";", "if", "(", "IntrID", "<", "", ")", "{", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo2", "Func": "getName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40727, "Length": 23, "Cover_Rate": 0.30666666666666664} {"Template_token": ["", "Function", "*", "IntrinsicInfo", "::", "getDeclaration", "(", "Module", "*", "M", ",", "unsigned", "IntrID", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "const", "{"], "ground_truth": ["FunctionType", "*", "FTy", "=", "getType", "(", "M", "->", "getContext", "(", ")", ",", "IntrID", ",", "Tys", ")", ";"], "File": "AMDGPUIntrinsicInfo7", "Func": "getDeclaration", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40728, "Length": 39, "Cover_Rate": 0.40625} {"Template_token": ["", "switch", "(", "ID", ")", "{", "case", "", ":", "{", "Type", "*", "F32Ty", "=", "Type", "::", "getFloatTy", "(", "Context", ")", ";", "return", "FunctionType", "::", "get", "(", "F32Ty", ",", "{", "F32Ty", ",", "F32Ty", "}", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo7", "Func": "getType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40729, "Length": 37, "Cover_Rate": 0.5285714285714286} {"Template_token": ["", "FunctionType", "*", "FTy", "=", "getType", "(", "M", "->", "getContext", "(", ")", ",", "IntrID", ",", "Tys", ")", ";", "Function", "*", "F", "=", "cast", "<", "Function", ">", "(", "M", "->", "getOrInsertFunction", "(", "getName", "(", "IntrID", ",", "Tys", ")", ",", "FTy", ")", ")", ";", "AttributeList", "AS", "=", "getAttributes", "(", "M", "->", "getContext", "(", ")", ",", "static_cast", "<", "", ">", "(", "IntrID", ")", ")", ";", "F", "->", "setAttributes", "(", "AS", ")", ";", "return", "F", ";"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo8", "Func": "getDeclaration", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40730, "Length": 72, "Cover_Rate": 0.75} {"Template_token": ["", "StringRef", "IntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "const", "{", "if", "(", "IntrID", "<", "", ")", "return", "StringRef", "(", ")", ";"], "ground_truth": ["assert", "(", "IntrID", "<", "", "&&", "", ")", ";"], "File": "AMDGPUIntrinsicInfo8", "Func": "getName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40731, "Length": 37, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "IntrinsicInfo", "::", "IntrinsicInfo", "(", ")", ":", "TargetIntrinsicInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo", "Func": "AMDGPUIntrinsicInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40733, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "IntrinsicInfo", "::", "IntrinsicInfo", "(", ")", ":", "TargetIntrinsicInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo", "Func": "AMDGPUIntrinsicInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40734, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "Function", "*", "IntrinsicInfo", "::", "getDeclaration", "(", "Module", "*", "M", ",", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "NumTys", ")", "const", "{"], "ground_truth": ["return", "getDeclaration", "(", "M", ",", "IntrID", ",", "makeArrayRef", "(", "Tys", ",", "NumTys", ")", ")", ";"], "File": "AMDGPUIntrinsicInfo", "Func": "getDeclaration", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40735, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "return", "getDeclaration", "(", "M", ",", "IntrID", ",", "makeArrayRef", "(", "Tys", ",", "NumTys", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo", "Func": "getDeclaration", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40736, "Length": 16, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "FunctionType", "*", "IntrinsicInfo", "::", "getType", "(", "LLVMContext", "&", "Context", ",", "unsigned", "ID", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "const", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo", "Func": "getType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40739, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "IntrinsicInfo", "::", "isOverloaded", "(", "unsigned", "id", ")", "const", "{"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo", "Func": "isOverloaded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40741, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "IntrinsicInfo", "::", "isOverloaded", "(", "unsigned", "id", ")", "const", "{"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo", "Func": "isOverloaded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40742, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "StringRef", "Name", "(", "NameData", ",", "Len", ")", ";", "if", "(", "!", "Name", ".", "startswith", "(", "", ")", ")", "return", "", ";", "int", "Idx", "=", "", "(", "IntrinsicNameTable", ",", "Name", ")", ";", "if", "(", "Idx", ">=", "", ")", "{", "bool", "IsPrefixMatch", "=", "Name", ".", "size", "(", ")", ">", "strlen", "(", "IntrinsicNameTable", "[", "Idx", "]", ")", ";", "return", "IsPrefixMatch", "==", "isOverloaded", "(", "Idx", "+", "", ")", "?", "", "+", "Idx", ":", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo", "Func": "lookupName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40743, "Length": 76, "Cover_Rate": 0.8} {"Template_token": ["", "DAGToDAGISel", "::", "DAGToDAGISel", "(", "TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40744, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "DAGToDAGISel", "::", "DAGToDAGISel", "(", "TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40745, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "Op", "->", "getValue", "(", ")", "->", "getType", "(", ")", ")", ")", "return", "PT", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "checkPrivateAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40746, "Length": 37, "Cover_Rate": 0.6271186440677966} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "checkPrivateAddress", "(", "const", "MachineMemOperand", "*", "Op", ")", "{", "if", "(", "Op", "->", "getPseudoValue", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "Op", "->", "getValue", "(", ")", "->", "getType", "(", ")", ")", ")", "return", "PT", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "checkPrivateAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40747, "Length": 55, "Cover_Rate": 0.9322033898305084} {"Template_token": ["", "assert", "(", "AS", "!=", "", "&&", "", ")", ";", "if", "(", "!", "Ptr", ")", "return", "false", ";"], "ground_truth": ["return", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "==", "AS", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "checkType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40748, "Length": 30, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "!", "Ptr", ")", "return", "false", ";", "return", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "==", "AS", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "checkType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40749, "Length": 22, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "return", "new", "DAGToDAGISel", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "createAMDGPUISelDag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40751, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "switch", "(", "N", "->", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "{", "const", "MCInstrDesc", "&", "Desc", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "unsigned", "OpIdx", "=", "Desc", ".", "getNumDefs", "(", ")", "+", "OpNo", ";", "if", "(", "OpIdx", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "nullptr", ";", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "if", "(", "RegClass", "==", "-", "", ")", "return", "nullptr", ";", "return", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RegClass", ")", ";", "}", "case", "", ":", "{", "unsigned", "RCID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RCID", ")", ";", "SDValue", "SubRegOp", "=", "N", "->", "getOperand", "(", "OpNo", "+", "", ")", ";", "unsigned", "SubRegIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "SubRegOp", ")", "->", "getZExtValue", "(", ")", ";", "return", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getSubClassWithSubReg", "(", "SuperRC", ",", "SubRegIdx", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "getOperandRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40752, "Length": 173, "Cover_Rate": 0.8439024390243902} {"Template_token": ["", "const", "char", "*", "DAGToDAGISel", "::", "getPassName", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40753, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "const", "char", "*", "DAGToDAGISel", "::", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40754, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "getS_BFE", "(", "unsigned", "Opcode", ",", "SDLoc", "DL", ",", "SDValue", "Val", ",", "uint32_t", "Offset", ",", "uint32_t", "Width", ")", "{", "uint32_t", "PackedVal", "=", "Offset", "|", "(", "Width", "<<", "", ")", ";", "SDValue", "PackedConst", "=", "CurDAG", "->", "getTargetConstant", "(", "PackedVal", ",", "DL", ",", "", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Val", ",", "PackedConst", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "getS_BFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40755, "Length": 63, "Cover_Rate": 0.9264705882352942} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "getS_BFE", "(", "unsigned", "Opcode", ",", "SDLoc", "DL", ",", "SDValue", "Val", ",", "uint32_t", "Offset", ",", "uint32_t", "Width", ")", "{", "uint32_t", "PackedVal", "=", "Offset", "|", "(", "Width", "<<", "", ")", ";"], "ground_truth": ["SDValue", "PackedConst", "=", "CurDAG", "->", "getTargetConstant", "(", "PackedVal", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "getS_BFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40756, "Length": 47, "Cover_Rate": 0.6911764705882353} {"Template_token": ["", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "SDValue", "M0", "=", "Lowering", ".", "copyToM0", "(", "*", "CurDAG", ",", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";", "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Glue", ")", ";", "CurDAG", "->", "MorphNodeTo", "(", "N", ",", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "ground_truth": ["return", "N", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40757, "Length": 140, "Cover_Rate": 0.7216494845360825} {"Template_token": ["", "if", "(", "CbId", "==", "-", "", ")", "return", "checkType", "(", "MemVal", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "return", "checkType", "(", "MemVal", ",", "AS", "::", "CONSTANT_BUFFER_0", "+", "CbId", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isConstantLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40758, "Length": 30, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isConstantLoad", "(", "const", "LoadSDNode", "*", "N", ",", "int", "CbId", ")", "const", "{", "const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "CbId", "==", "-", "", ")", "return", "checkType", "(", "MemVal", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "ground_truth": ["return", "checkType", "(", "MemVal", ",", "AS", "::", "CONSTANT_BUFFER_0", "+", "CbId", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isConstantLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40759, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "if", "(", "MMO", ")", "{", "const", "PseudoSourceValue", "*", "PSV", "=", "MMO", "->", "getPseudoValue", "(", ")", ";", "if", "(", "PSV", "&&", "PSV", "->", "isConstantPool", "(", ")", ")", "{", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isCPLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40760, "Length": 32, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SEA_ISLANDS", "||", "Subtarget", "->", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";", "return", "CurDAG", "->", "SignBitIsZero", "(", "Base", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40761, "Length": 30, "Cover_Rate": 0.3614457831325301} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isFlatLoad", "(", "const", "LoadSDNode", "*", "N", ")", "const", "{"], "ground_truth": ["return", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "AS", "::", "FLAT_ADDRESS", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isFlatLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40764, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isGlobalStore", "(", "const", "StoreSDNode", "*", "N", ")", "{"], "ground_truth": ["return", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isGlobalStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40769, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "const", "TargetLowering", "*", "TL", "=", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";"], "ground_truth": ["return", "TL", "->", "analyzeImmediate", "(", "N", ")", "==", "", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isInlineImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40771, "Length": 27, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isLocalStore", "(", "const", "StoreSDNode", "*", "N", ")", "{", "return", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isLocalStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40778, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "return", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "AS", "::", "PARAM_I_ADDRESS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isParamLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40781, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "if", "(", "isCPLoad", "(", "N", ")", "||", "isConstantLoad", "(", "N", ",", "-", "", ")", ")", "{", "return", "false", ";", "}", "}", "const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "checkType", "(", "MemVal", ",", "AS", "::", "LOCAL_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "GLOBAL_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "FLAT_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "REGION_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "CONSTANT_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "PARAM_D_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "PARAM_I_ADDRESS", ")", ")", "{", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isPrivateLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40782, "Length": 116, "Cover_Rate": 0.8226950354609929} {"Template_token": ["", "}", "}", "const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "checkType", "(", "MemVal", ",", "AS", "::", "LOCAL_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "GLOBAL_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "FLAT_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "REGION_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "CONSTANT_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "PARAM_D_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "PARAM_I_ADDRESS", ")", ")", "{", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isPrivateLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40783, "Length": 98, "Cover_Rate": 0.6950354609929078} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isPrivateStore", "(", "const", "StoreSDNode", "*", "N", ")", "{"], "ground_truth": ["const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isPrivateStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40784, "Length": 26, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isPrivateStore", "(", "const", "StoreSDNode", "*", "N", ")", "{"], "ground_truth": ["const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isPrivateStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40785, "Length": 26, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "return", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "AS", "::", "REGION_ADDRESS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isRegionLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40787, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "return", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "AS", "::", "REGION_ADDRESS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isRegionStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40789, "Length": 19, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "for", "(", "SDNode", "&", "Node", ":", "CurDAG", "->", "allnodes", "(", ")", ")", "{", "MachineSDNode", "*", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "&", "Node", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "*", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(", "MachineNode", ",", "*", "CurDAG", ")", ";"], "ground_truth": ["if", "(", "ResNode", "!=", "&", "Node", ")", "{"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "PostprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40790, "Length": 55, "Cover_Rate": 0.4661016949152542} {"Template_token": ["", "LoadsToReplace", ".", "push_back", "(", "LD", ")", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "&", "Node", ")", ")", "{", "SDValue", "Value", "=", "ST", "->", "getValue", "(", ")", ";", "if", "(", "Value", ".", "getValueType", "(", ")", "!=", "", "||", "ST", "->", "isTruncatingStore", "(", ")", ")", "continue", ";", "StoresToReplace", ".", "push_back", "(", "ST", ")", ";", "}", "}", "for", "(", "LoadSDNode", "*", "LD", ":", "LoadsToReplace", ")", "{", "SDLoc", "SL", "(", "LD", ")", ";", "SDValue", "NewLoad", "=", "CurDAG", "->", "getLoad", "(", "", ",", "SL", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BitCast", "=", "CurDAG", "->", "getNode", "(", "", ",", "SL", ",", "", ",", "NewLoad", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLoad", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "BitCast", ")", ";", "Modified", "=", "true", ";", "}"], "ground_truth": ["for", "(", "StoreSDNode", "*", "ST", ":", "StoresToReplace", ")", "{"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "PreprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40791, "Length": 169, "Cover_Rate": 0.4884393063583815} {"Template_token": ["", "for", "(", "LoadSDNode", "*", "LD", ":", "LoadsToReplace", ")", "{", "SDLoc", "SL", "(", "LD", ")", ";", "SDValue", "NewLoad", "=", "CurDAG", "->", "getLoad", "(", "", ",", "SL", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BitCast", "=", "CurDAG", "->", "getNode", "(", "", ",", "SL", ",", "", ",", "NewLoad", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLoad", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "BitCast", ")", ";", "Modified", "=", "true", ";", "}", "for", "(", "StoreSDNode", "*", "ST", ":", "StoresToReplace", ")", "{", "SDValue", "NewValue", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "ST", ")", ",", "", ",", "ST", "->", "getValue", "(", ")", ")", ";", "const", "SDValue", "StoreOps", "[", "]", "=", "{", "ST", "->", "getChain", "(", ")", ",", "NewValue", ",", "ST", "->", "getBasePtr", "(", ")", ",", "ST", "->", "getOffset", "(", ")", "}", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "ST", ",", "StoreOps", ")", ";", "Modified", "=", "true", ";", "}", "if", "(", "Modified", ")", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "PreprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40792, "Length": 184, "Cover_Rate": 0.5317919075144508} {"Template_token": ["", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", "||", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectADDR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40795, "Length": 22, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectADDR", "(", "SDValue", "Addr", ",", "SDValue", "&", "R1", ",", "SDValue", "&", "R2", ")", "{"], "ground_truth": ["if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", "||", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectADDR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40796, "Length": 36, "Cover_Rate": 0.6545454545454545} {"Template_token": ["", "}", "else", "{", "R1", "=", "Addr", ";", "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";", "}", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "R1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "R2", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "R1", "=", "Addr", ";", "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectADDR64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40797, "Length": 83, "Cover_Rate": 0.42346938775510207} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectADDRIndirect", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "ConstantSDNode", "*", "C", ";", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "(", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", "||", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "}", "else", "{", "Base", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectADDRIndirect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40798, "Length": 161, "Cover_Rate": 0.92} {"Template_token": ["", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "R1", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "", ")", ";", "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";", "}", "else", "{", "R1", "=", "Addr", ";", "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";", "}", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "R1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "R2", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "R1", "=", "Addr", ";", "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectADDRParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40799, "Length": 128, "Cover_Rate": 0.757396449704142} {"Template_token": ["", "unsigned", "SrcSize", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "DestSize", "=", "DestVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "SrcSize", ">", "DestSize", ")", "{", "assert", "(", "SrcSize", "==", "", "&&", "DestSize", "==", "", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "DestVT", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "DestSize", ">", "SrcSize", ")", "{", "assert", "(", "SrcSize", "==", "", "&&", "DestSize", "==", "", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40800, "Length": 179, "Cover_Rate": 0.49175824175824173} {"Template_token": ["", "if", "(", "SrcSize", ">", "DestSize", ")", "{", "assert", "(", "SrcSize", "==", "", "&&", "DestSize", "==", "", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "DestVT", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "DestSize", ">", "SrcSize", ")", "{", "assert", "(", "SrcSize", "==", "", "&&", "DestSize", "==", "", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ";", "}", "assert", "(", "SrcSize", "==", "", "&&", "DestSize", "==", "", ")", ";", "return", "CurDAG", "->", "getNode", "(", "", ",", "DL", ",", "DestVT", ",", "Src", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40801, "Length": 191, "Cover_Rate": 0.5247252747252747} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";", "return", "true", ";", "}", "else", "if", "(", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "&&", "isInt", "<", "", ">", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "CurDAG", "->", "getEntryNode", "(", ")", ")", ",", "", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "Addr", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectADDRVTX_READ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40802, "Length": 122, "Cover_Rate": 0.5865384615384616} {"Template_token": ["", "}", "else", "if", "(", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "&&", "isInt", "<", "", ">", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "CurDAG", "->", "getEntryNode", "(", ")", ")", ",", "", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectADDRVTX_READ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40803, "Length": 102, "Cover_Rate": 0.49038461538461536} {"Template_token": ["", "unsigned", "Opc", "=", "IsAdd", "?", "", ":", "", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "", ":", "", ";", "SDNode", "*", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "AddLoArgs", ")", ";", "SDValue", "Carry", "(", "AddLo", ",", "", ")", ";", "SDNode", "*", "AddHi", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "", ",", "SDValue", "(", "Hi0", ",", "", ")", ",", "SDValue", "(", "Hi1", ",", "", ")", ",", "Carry", ")", ";", "SDValue", "Args", "[", "", "]", "=", "{"], "ground_truth": ["CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "AddLo", ",", "", ")", ",", "Sub0", ",", "SDValue", "(", "AddHi", ",", "", ")", ",", "Sub1", ",", "}", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40804, "Length": 112, "Cover_Rate": 0.30939226519337015} {"Template_token": ["", "SDValue", "Ops", "[", "", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "ground_truth": ["SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40805, "Length": 56, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "VT", "==", "", "||", "VT", "==", "", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Ops", "[", "", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "ground_truth": ["SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40806, "Length": 90, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "}", "}", "}", "}", "else", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "MachineSDNode", "*", "MovZero", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Zero", ")", ";", "Base", "=", "SDValue", "(", "MovZero", ",", "", ")", ";", "Offset", "=", "Addr", ";", "return", "true", ";", "}", "}", "Base", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40807, "Length": 114, "Cover_Rate": 0.30238726790450926} {"Template_token": ["", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "unsigned", "DWordOffset0", "=", "C1", "->", "getZExtValue", "(", ")", "/", "", ";", "unsigned", "DWordOffset1", "=", "DWordOffset0", "+", "", ";", "if", "(", "isDSOffsetLegal", "(", "N0", ",", "DWordOffset1", ",", "", ")", ")", "{", "Base", "=", "N0", ";", "Offset0", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset0", ",", "DL", ",", "", ")", ";", "Offset1", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset1", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ")", "{", "unsigned", "DWordOffset0", "=", "C", "->", "getZExtValue", "(", ")", "/", "", ";", "unsigned", "DWordOffset1", "=", "DWordOffset0", "+", "", ";", "if", "(", "isUInt", "<", "", ">", "(", "DWordOffset0", ")", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub", "=", "CurDAG", "->", "getNode", "(", "", ",", "DL", ",", "", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "isDSOffsetLegal", "(", "Sub", ",", "DWordOffset1", ",", "", ")", ")", "{", "MachineSDNode", "*", "MachineSub", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "Base", "=", "SDValue", "(", "MachineSub", ",", "", ")", ";", "Offset0", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset0", ",", "DL", ",", "", ")", ";", "Offset1", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset1", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "}", "else", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "unsigned", "DWordOffset0", "=", "CAddr", "->", "getZExtValue", "(", ")", "/", "", ";", "unsigned", "DWordOffset1", "=", "DWordOffset0", "+", "", ";", "assert", "(", "", "*", "DWordOffset0", "==", "CAddr", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "DWordOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "DWordOffset1", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "MachineSDNode", "*", "MovZero", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Zero", ")", ";", "Base", "=", "SDValue", "(", "MovZero", ",", "", ")", ";", "Offset0", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset0", ",", "DL", ",", "", ")", ";", "Offset1", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset1", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "Addr", ";"], "ground_truth": ["Offset0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectDS64Bit4ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40808, "Length": 435, "Cover_Rate": 0.8301526717557252} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "IntPtr", "=", "CurDAG", "->", "getIntPtrConstant", "(", "Cst", "->", "getZExtValue", "(", ")", "/", "", ",", "SDLoc", "(", "Addr", ")", ",", "true", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectGlobalValueConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40809, "Length": 45, "Cover_Rate": 0.7758620689655172} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getIntPtrConstant", "(", "", ",", "SDLoc", "(", "Addr", ")", ",", "true", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectGlobalValueVariableOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40811, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectGlobalValueVariableOffset", "(", "SDValue", "Addr", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Offset", ")", "{"], "ground_truth": ["if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectGlobalValueVariableOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40812, "Length": 29, "Cover_Rate": 0.5087719298245614} {"Template_token": ["", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "else", "if", "(", "isUInt", "<", "", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N0", ";", "VAddr", "=", "N1", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40813, "Length": 161, "Cover_Rate": 0.314453125} {"Template_token": ["", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "TFE", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Idxen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Offen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "else", "{", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N0", ";", "}", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "else", "if", "(", "isUInt", "<", "", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40814, "Length": 346, "Cover_Rate": 0.67578125} {"Template_token": ["", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";", "SDValue", "GLC", ",", "TFE", ";"], "ground_truth": ["return", "SelectMUBUFAddr64", "(", "Addr", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "TFE", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40815, "Length": 41, "Cover_Rate": 0.5540540540540541} {"Template_token": ["", "SDValue", "GLC", ",", "TFE", ";"], "ground_truth": ["return", "SelectMUBUFAddr64", "(", "Addr", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "TFE", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40816, "Length": 25, "Cover_Rate": 0.33783783783783783} {"Template_token": ["", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ",", "", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "if", "(", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", ")", "{", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "VAddr", "=", "N0", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectMUBUFScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40818, "Length": 100, "Cover_Rate": 0.49504950495049505} {"Template_token": ["", "switch", "(", "NumVectorElts", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "selectSGPRVectorRegClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40819, "Length": 20, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "SelectSMRDOffset", "(", "Addr", ",", "Offset", ",", "Imm", ")", "&&", "Imm", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectSMRDBufferImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40821, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "!=", "Subtarget", "::", "SEA_ISLANDS", ")", "return", "false", ";", "bool", "Imm", ";", "if", "(", "!", "SelectSMRDOffset", "(", "Addr", ",", "Offset", ",", "Imm", ")", ")", "return", "false", ";", "return", "!", "Imm", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectSMRDBufferImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40822, "Length": 46, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectSMRDBufferImm32", "(", "SDValue", "Addr", ",", "SDValue", "&", "Offset", ")", "const", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "getGeneration", "(", ")", "!=", "Subtarget", "::", "SEA_ISLANDS", ")", "return", "false", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectSMRDBufferImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40823, "Length": 29, "Cover_Rate": 0.48333333333333334} {"Template_token": ["", "bool", "Imm", ";"], "ground_truth": ["return", "SelectSMRDOffset", "(", "Addr", ",", "Offset", ",", "Imm", ")", "&&", "!", "Imm", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectSMRDBufferSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40824, "Length": 25, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "Imm", ";", "return", "SelectSMRD", "(", "Addr", ",", "SBase", ",", "Offset", ",", "Imm", ")", "&&", "Imm", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectSMRDImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40826, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "return", "SelectSMRD", "(", "Addr", ",", "SBase", ",", "Offset", ",", "Imm", ")", "&&", "Imm", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectSMRDImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40827, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "!=", "Subtarget", "::", "SEA_ISLANDS", ")", "return", "false", ";", "bool", "Imm", ";", "if", "(", "!", "SelectSMRD", "(", "Addr", ",", "SBase", ",", "Offset", ",", "Imm", ")", ")", "return", "false", ";"], "ground_truth": ["return", "!", "Imm", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectSMRDImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40828, "Length": 47, "Cover_Rate": 0.7121212121212122} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectSMRDOffset", "(", "SDValue", "ByteOffsetNode", ",", "SDValue", "&", "Offset", ",", "bool", "&", "Imm", ")", "const", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ByteOffsetNode", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "SDLoc", "SL", "(", "ByteOffsetNode", ")", ";", "Subtarget", "::", "Generation", "Gen", "=", "Subtarget", "->", "getGeneration", "(", ")", ";", "int64_t", "ByteOffset", "=", "C", "->", "getSExtValue", "(", ")", ";", "int64_t", "EncodedOffset", "=", "Gen", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", "?", "ByteOffset", ">>", "", ":", "ByteOffset", ";", "if", "(", "isLegalSMRDImmOffset", "(", "Subtarget", ",", "EncodedOffset", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "EncodedOffset", ",", "SL", ",", "", ")", ";", "Imm", "=", "true", ";", "return", "true", ";", "}", "if", "(", "!", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", "||", "!", "isUInt", "<", "", ">", "(", "ByteOffset", ")", ")", "return", "false", ";", "if", "(", "Gen", "==", "Subtarget", "::", "SEA_ISLANDS", "&&", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ")", "{"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "EncodedOffset", ",", "SL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40829, "Length": 163, "Cover_Rate": 0.7442922374429224} {"Template_token": ["", "if", "(", "isLegalSMRDImmOffset", "(", "Subtarget", ",", "EncodedOffset", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "EncodedOffset", ",", "SL", ",", "", ")", ";", "Imm", "=", "true", ";", "return", "true", ";", "}", "if", "(", "!", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", "||", "!", "isUInt", "<", "", ">", "(", "ByteOffset", ")", ")", "return", "false", ";", "if", "(", "Gen", "==", "Subtarget", "::", "SEA_ISLANDS", "&&", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "EncodedOffset", ",", "SL", ",", "", ")", ";", "}", "else", "{", "SDValue", "C32Bit", "=", "CurDAG", "->", "getTargetConstant", "(", "ByteOffset", ",", "SL", ",", "", ")", ";", "Offset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "C32Bit", ")", ",", "", ")", ";", "}"], "ground_truth": ["Imm", "=", "false", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40830, "Length": 126, "Cover_Rate": 0.5753424657534246} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectSMRDSgpr", "(", "SDValue", "Addr", ",", "SDValue", "&", "SBase", ",", "SDValue", "&", "Offset", ")", "const", "{"], "ground_truth": ["bool", "Imm", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectSMRDSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40831, "Length": 21, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectSMRDSgpr", "(", "SDValue", "Addr", ",", "SDValue", "&", "SBase", ",", "SDValue", "&", "Offset", ")", "const", "{", "bool", "Imm", ";"], "ground_truth": ["return", "SelectSMRD", "(", "Addr", ",", "SBase", ",", "Offset", ",", "Imm", ")", "&&", "!", "Imm", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectSMRDSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40832, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "uint32_t", "WidthVal", "=", "countPopulation", "(", "MaskVal", ")", ";", "return", "getS_BFE", "(", "", ",", "SDLoc", "(", "N", ")", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "ShiftVal", ",", "WidthVal", ")", ";", "}", "}", "}", "break", ";", "case", "", ":", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "SDValue", "&", "And", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "Shift", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Shift", "&&", "Mask", ")", "{", "uint32_t", "ShiftVal", "=", "Shift", "->", "getZExtValue", "(", ")", ";", "uint32_t", "MaskVal", "=", "Mask", "->", "getZExtValue", "(", ")", ">>", "ShiftVal", ";", "if", "(", "isMask_32", "(", "MaskVal", ")", ")", "{", "uint32_t", "WidthVal", "=", "countPopulation", "(", "MaskVal", ")", ";", "return", "getS_BFE", "(", "", ",", "SDLoc", "(", "N", ")", ",", "And", ".", "getOperand", "(", "", ")", ",", "ShiftVal", ",", "WidthVal", ")", ";", "}", "}", "}", "else", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SelectS_BFEFromShifts", "(", "N", ")", ";", "break", ";", "case", "", ":", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SelectS_BFEFromShifts", "(", "N", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectS_BFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40833, "Length": 218, "Cover_Rate": 0.6022099447513812} {"Template_token": ["", "ConstantSDNode", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Shift", "&&", "Mask", ")", "{", "uint32_t", "ShiftVal", "=", "Shift", "->", "getZExtValue", "(", ")", ";", "uint32_t", "MaskVal", "=", "Mask", "->", "getZExtValue", "(", ")", ";", "if", "(", "isMask_32", "(", "MaskVal", ")", ")", "{", "uint32_t", "WidthVal", "=", "countPopulation", "(", "MaskVal", ")", ";", "return", "getS_BFE", "(", "", ",", "SDLoc", "(", "N", ")", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "ShiftVal", ",", "WidthVal", ")", ";", "}", "}", "}", "break", ";", "case", "", ":", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "SDValue", "&", "And", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "Shift", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Shift", "&&", "Mask", ")", "{", "uint32_t", "ShiftVal", "=", "Shift", "->", "getZExtValue", "(", ")", ";", "uint32_t", "MaskVal", "=", "Mask", "->", "getZExtValue", "(", ")", ">>", "ShiftVal", ";", "if", "(", "isMask_32", "(", "MaskVal", ")", ")", "{", "uint32_t", "WidthVal", "=", "countPopulation", "(", "MaskVal", ")", ";", "return", "getS_BFE", "(", "", ",", "SDLoc", "(", "N", ")", ",", "And", ".", "getOperand", "(", "", ")", ",", "ShiftVal", ",", "WidthVal", ")", ";", "}", "}", "}", "else", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SelectS_BFEFromShifts", "(", "N", ")", ";", "break", ";", "case", "", ":", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SelectS_BFEFromShifts", "(", "N", ")", ";", "break", ";", "}"], "ground_truth": ["return", "SelectCode", "(", "N", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectS_BFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40834, "Length": 275, "Cover_Rate": 0.7596685082872928} {"Template_token": ["", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "Opcode", "=", "Signed", "?", "", ":", "", ";", "return", "getS_BFE", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "Shl", ".", "getOperand", "(", "", ")", ",", "CVal", "-", "BVal", ",", "", "-", "CVal", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectS_BFEFromShifts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40835, "Length": 48, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Mods", "|=", "", ";", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "}", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Mods", "|=", "", ";", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectVOP3Mods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40836, "Length": 50, "Cover_Rate": 0.4672897196261682} {"Template_token": ["", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "return", "SelectVOP3Mods", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectVOP3Mods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40837, "Length": 37, "Cover_Rate": 0.5068493150684932} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectVOP3Mods0", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ",", "SDValue", "&", "Clamp", ",", "SDValue", "&", "Omod", ")", "const", "{", "SDLoc", "DL", "(", "In", ")", ";", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["return", "SelectVOP3Mods", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectVOP3Mods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40838, "Length": 68, "Cover_Rate": 0.9315068493150684} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectVOP3Mods0Clamp0OMod", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ",", "SDValue", "&", "Clamp", ",", "SDValue", "&", "Omod", ")", "const", "{"], "ground_truth": ["Clamp", "=", "Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "In", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectVOP3Mods0Clamp0OMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40842, "Length": 44, "Cover_Rate": 0.7719298245614035} {"Template_token": ["", "bool", "Res", "=", "SelectVOP3Mods0", "(", "In", ",", "Src", ",", "SrcMods", ",", "Clamp", ",", "Omod", ")", ";", "return", "Res", "&&", "cast", "<", "ConstantSDNode", ">", "(", "SrcMods", ")", "->", "isNullValue", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Clamp", ")", "->", "isNullValue", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Omod", ")", "->", "isNullValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectVOP3NoMods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40844, "Length": 56, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "bool", "Res", "=", "SelectVOP3Mods0", "(", "In", ",", "Src", ",", "SrcMods", ",", "Clamp", ",", "Omod", ")", ";"], "ground_truth": ["return", "Res", "&&", "cast", "<", "ConstantSDNode", ">", "(", "SrcMods", ")", "->", "isNullValue", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Clamp", ")", "->", "isNullValue", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Omod", ")", "->", "isNullValue", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectVOP3NoMods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40845, "Length": 55, "Cover_Rate": 0.6707317073170732} {"Template_token": ["", "DAGToDAGISel", "::", "~", "DAGToDAGISel", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "~AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40846, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "DAGToDAGISel", "::", "~", "DAGToDAGISel", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "~AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40847, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "", ")", "Cond", "=", "Cond", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "isCBranchSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40848, "Length": 52, "Cover_Rate": 0.5252525252525253} {"Template_token": ["", "if", "(", "!", "N", "->", "readMem", "(", ")", ")", "return", "false", ";", "if", "(", "CbId", "==", "-", "", ")", "return", "N", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", ";", "return", "N", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_BUFFER_0", "+", "CbId", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG100", "Func": "isConstantLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40849, "Length": 44, "Cover_Rate": 0.7457627118644068} {"Template_token": ["", "if", "(", "It", "->", "getOpcode", "(", ")", "==", "", "&&", "FI", "->", "hasOneUse", "(", ")", ")", "{", "EffectiveFI", "=", "SDValue", "(", "*", "It", ",", "", ")", ";", "It", "=", "EffectiveFI", "->", "use_begin", "(", ")", ";", "}", "for", "(", "auto", "It", "=", "EffectiveFI", "->", "use_begin", "(", ")", ";", "!", "It", ".", "atEnd", "(", ")", ";", ")", "{", "SDUse", "&", "Use", "=", "It", ".", "getUse", "(", ")", ";", "SDNode", "*", "User", "=", "Use", ".", "getUser", "(", ")", ";", "unsigned", "OpIdx", "=", "It", ".", "getOperandNo", "(", ")", ";", "++", "It", ";", "if", "(", "MemSDNode", "*", "M", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "User", ")", ")", "{", "unsigned", "PtrIdx", "=", "M", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "if", "(", "OpIdx", "==", "PtrIdx", ")", "continue", ";", "unsigned", "OpN", "=", "M", "->", "getNumOperands", "(", ")", ";", "SDValue", "NewOps", "[", "", "]", ";", "assert", "(", "OpN", "<", "array_lengthof", "(", "NewOps", ")", ")", ";", "for", "(", "unsigned", "Op", "=", "", ";", "Op", "!=", "OpN", ";", "++", "Op", ")", "{", "if", "(", "Op", "!=", "OpIdx", ")", "{", "NewOps", "[", "Op", "]", "=", "M", "->", "getOperand", "(", "Op", ")", ";", "continue", ";", "}", "MachineSDNode", "*", "Mov", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "M", ")", ",", "", ",", "FI", ")", ";", "NewOps", "[", "Op", "]", "=", "SDValue", "(", "Mov", ",", "", ")", ";", "}"], "ground_truth": ["CurDAG", "->", "UpdateNodeOperands", "(", "M", ",", "makeArrayRef", "(", "NewOps", ",", "OpN", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "PreprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40850, "Length": 235, "Cover_Rate": 0.7057057057057057} {"Template_token": ["", "}", "for", "(", "auto", "It", "=", "EffectiveFI", "->", "use_begin", "(", ")", ";", "!", "It", ".", "atEnd", "(", ")", ";", ")", "{", "SDUse", "&", "Use", "=", "It", ".", "getUse", "(", ")", ";", "SDNode", "*", "User", "=", "Use", ".", "getUser", "(", ")", ";", "unsigned", "OpIdx", "=", "It", ".", "getOperandNo", "(", ")", ";", "++", "It", ";", "if", "(", "MemSDNode", "*", "M", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "User", ")", ")", "{", "unsigned", "PtrIdx", "=", "M", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "if", "(", "OpIdx", "==", "PtrIdx", ")", "continue", ";", "unsigned", "OpN", "=", "M", "->", "getNumOperands", "(", ")", ";", "SDValue", "NewOps", "[", "", "]", ";", "assert", "(", "OpN", "<", "array_lengthof", "(", "NewOps", ")", ")", ";", "for", "(", "unsigned", "Op", "=", "", ";", "Op", "!=", "OpN", ";", "++", "Op", ")", "{", "if", "(", "Op", "!=", "OpIdx", ")", "{", "NewOps", "[", "Op", "]", "=", "M", "->", "getOperand", "(", "Op", ")", ";", "continue", ";", "}", "MachineSDNode", "*", "Mov", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "M", ")", ",", "", ",", "FI", ")", ";", "NewOps", "[", "Op", "]", "=", "SDValue", "(", "Mov", ",", "", ")", ";", "}", "CurDAG", "->", "UpdateNodeOperands", "(", "M", ",", "makeArrayRef", "(", "NewOps", ",", "OpN", ")", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG100", "Func": "PreprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40851, "Length": 204, "Cover_Rate": 0.6126126126126126} {"Template_token": ["", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "IsAdd", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDNode", "*", "Lo0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "LHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "LHS", ",", "Sub1", ")", ";", "SDNode", "*", "Lo1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "RHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "RHS", ",", "Sub1", ")", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "AddLoArgs", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", "}", ";", "unsigned", "Opc", "=", "IsAdd", "?", "", ":", "", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "", ":", "", ";", "SDNode", "*", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "AddLoArgs", ")", ";", "SDValue", "Carry", "(", "AddLo", ",", "", ")", ";", "SDNode", "*", "AddHi", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "", ",", "SDValue", "(", "Hi0", ",", "", ")", ",", "SDValue", "(", "Hi1", ",", "", ")", ",", "Carry", ")", ";"], "ground_truth": ["SDValue", "Args", "[", "", "]", "=", "{"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40853, "Length": 259, "Cover_Rate": 0.7194444444444444} {"Template_token": ["", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40854, "Length": 138, "Cover_Rate": 0.3341404358353511} {"Template_token": ["", "if", "(", "isCBranchSCC", "(", "N", ")", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "SDLoc", "SL", "(", "N", ")", ";", "SDNode", "*", "MaskedCond", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Cond", ")", ";", "SDValue", "VCC", "=", "CurDAG", "->", "getCopyToReg", "(", "N", "->", "getOperand", "(", "", ")", ",", "SL", ",", "", ",", "SDValue", "(", "MaskedCond", ",", "", ")", ",", "SDValue", "(", ")", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "VCC", ".", "getValue", "(", "", ")", ",", "VCC", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40855, "Length": 112, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "VT", "==", "", "||", "VT", "==", "", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Ops", "[", "", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "ground_truth": ["SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40856, "Length": 90, "Cover_Rate": 0.5844155844155844} {"Template_token": ["", "assert", "(", "VT", "==", "", "||", "VT", "==", "", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Ops", "[", "", "]", ";"], "ground_truth": ["SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40857, "Length": 60, "Cover_Rate": 0.38961038961038963} {"Template_token": ["", "return", "true", ";", "}", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ")", "{", "int64_t", "ByteOffset", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "ByteOffset", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub", "=", "CurDAG", "->", "getNode", "(", "", ",", "DL", ",", "", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "isDSOffsetLegal", "(", "Sub", ",", "ByteOffset", ",", "", ")", ")", "{", "MachineSDNode", "*", "MachineSub", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["Base", "=", "SDValue", "(", "MachineSub", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40858, "Length": 140, "Cover_Rate": 0.3389830508474576} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "selectMOVRELDOffset", "(", "SDValue", "Index", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "const", "{", "return", "selectMOVRELOffsetImpl", "(", "Index", ",", "Base", ",", "Offset", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG100", "Func": "selectMOVRELDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40860, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "selectMOVRELDOffset", "(", "SDValue", "Index", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "const", "{"], "ground_truth": ["return", "selectMOVRELOffsetImpl", "(", "Index", ",", "Base", ",", "Offset", ",", "true", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "selectMOVRELDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40861, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "SDLoc", "DL", "(", "Index", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Index", ")", ")", "{", "SDValue", "N0", "=", "Index", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Index", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "Base", "=", "N0", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "IsInsert", ")", "{", "if", "(", "ConstantSDNode", "*", "CBase", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Index", ")", ")", "{"], "ground_truth": ["Base", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "selectMOVRELOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40862, "Length": 104, "Cover_Rate": 0.5360824742268041} {"Template_token": ["", "SDLoc", "DL", "(", "Index", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Index", ")", ")", "{", "SDValue", "N0", "=", "Index", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Index", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "Base", "=", "N0", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "IsInsert", ")", "{", "if", "(", "ConstantSDNode", "*", "CBase", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Index", ")", ")", "{", "Base", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CBase", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "else", "{", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Index", ")", ")", "return", "false", ";", "}", "Base", "=", "Index", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "selectMOVRELOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40863, "Length": 159, "Cover_Rate": 0.8195876288659794} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "selectMOVRELSOffset", "(", "SDValue", "Index", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "const", "{"], "ground_truth": ["return", "selectMOVRELOffsetImpl", "(", "Index", ",", "Base", ",", "Offset", ",", "false", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "selectMOVRELSOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40865, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "Idxen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Offen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "else", "{", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N0", ";", "}", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40866, "Length": 257, "Cover_Rate": 0.48582230623818523} {"Template_token": ["", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "!", "GLC", ".", "getNode", "(", ")", ")", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "!", "SLC", ".", "getNode", "(", ")", ")", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "TFE", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Idxen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Offen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "else", "{", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N0", ";", "}", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N0", ";"], "ground_truth": ["VAddr", "=", "N1", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40867, "Length": 377, "Cover_Rate": 0.7126654064272212} {"Template_token": ["", "}", "if", "(", "Overflow", ">", "", "&&", "Subtarget", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", ")", "return", "false", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "", ")", ";", "if", "(", "Overflow", "<=", "", ")", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "", ")", ";"], "ground_truth": ["else", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "", ")", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectMUBUFConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40868, "Length": 82, "Cover_Rate": 0.4039408866995074} {"Template_token": ["", "}", "else", "{", "uint32_t", "High", "=", "(", "Imm", "+", "", ")", "&", "~", "", ";", "uint32_t", "Low", "=", "(", "Imm", "+", "", ")", "&", "", ";", "Imm", "=", "Low", ";", "Overflow", "=", "High", "-", "", ";", "}", "}", "if", "(", "Overflow", ">", "", "&&", "Subtarget", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", ")", "return", "false", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "", ")", ";", "if", "(", "Overflow", "<=", "", ")", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "", ")", ";", "else", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "", ")", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectMUBUFConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40869, "Length": 122, "Cover_Rate": 0.6009852216748769} {"Template_token": ["", "SDLoc", "DL", "(", "Addr", ")", ";", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Rsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ",", "", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";"], "ground_truth": ["if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectMUBUFScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40870, "Length": 110, "Cover_Rate": 0.5759162303664922} {"Template_token": ["", "auto", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "return", "Ld", "->", "getAlignment", "(", ")", ">=", "", "&&", "(", "(", "(", "Ld", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "Ld", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "&&", "!", "N", "->", "isDivergent", "(", ")", ")", "||", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "Ld", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "&&", "!", "Ld", "->", "isVolatile", "(", ")", "&&", "!", "N", "->", "isDivergent", "(", ")", "&&", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", "->", "isMemOpHasNoClobberedMemOperand", "(", "N", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG101", "Func": "isUniformLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40871, "Length": 103, "Cover_Rate": 0.8956521739130435} {"Template_token": ["", "AllUsesAcceptSReg", "=", "false", ";", "SDNode", "*", "User", "=", "*", "U", ";", "if", "(", "User", "->", "isMachineOpcode", "(", ")", ")", "{", "unsigned", "Opc", "=", "User", "->", "getMachineOpcode", "(", ")", ";", "MCInstrDesc", "Desc", "=", "I", "->", "get", "(", "Opc", ")", ";", "if", "(", "Desc", ".", "isCommutable", "(", ")", ")", "{", "unsigned", "OpIdx", "=", "Desc", ".", "getNumDefs", "(", ")", "+", "U", ".", "getOperandNo", "(", ")", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "if", "(", "I", "->", "findCommutedOpIndices", "(", "Desc", ",", "OpIdx", ",", "CommuteIdx1", ")", ")", "{", "unsigned", "CommutedOpNo", "=", "CommuteIdx1", "-", "Desc", ".", "getNumDefs", "(", ")", ";", "const", "TargetRegisterClass", "*", "CommutedRC", "=", "getOperandRegClass", "(", "*", "U", ",", "CommutedOpNo", ")", ";", "if", "(", "CommutedRC", "==", "&", "", ")", "AllUsesAcceptSReg", "=", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG101", "Func": "isVGPRImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40872, "Length": 122, "Cover_Rate": 0.4080267558528428} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "auto", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", ")", "{"], "ground_truth": ["SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "foldFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40873, "Length": 60, "Cover_Rate": 0.48} {"Template_token": ["", "if", "(", "auto", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", ")", "{", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ";", "return", "std", "::", "make_pair", "(", "TFI", ",", "CurDAG", "->", "getRegister", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ",", "", ")", ")", ";", "}"], "ground_truth": ["return", "std", "::", "make_pair", "(", "N", ",", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ",", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "foldFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40874, "Length": 78, "Cover_Rate": 0.624} {"Template_token": ["", "SDValue", "DAGToDAGISel", "::", "getHi16Elt", "(", "SDValue", "In", ")", "const", "{", "if", "(", "In", ".", "isUndef", "(", ")", ")", "return", "CurDAG", "->", "getUNDEF", "(", "", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "In", ")", ")", "{", "SDLoc", "SL", "(", "In", ")", ";", "return", "CurDAG", "->", "getConstant", "(", "C", "->", "getZExtValue", "(", ")", "<<", "", ",", "SL", ",", "", ")", ";", "}", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "In", ")", ")", "{", "SDLoc", "SL", "(", "In", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getConstant", "(", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "<<", "", ",", "SL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "getHi16Elt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40875, "Length": 113, "Cover_Rate": 0.8014184397163121} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "glueCopyToM0", "(", "SDNode", "*", "N", ",", "SDValue", "Val", ")", "const", "{", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "assert", "(", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "SDValue", "M0", "=", "Lowering", ".", "copyToM0", "(", "*", "CurDAG", ",", "N", "->", "getOperand", "(", "", ")", ",", "SDLoc", "(", "N", ")", ",", "Val", ")", ";", "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "M0", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40876, "Length": 101, "Cover_Rate": 0.6047904191616766} {"Template_token": ["", "if", "(", "(", "OffsetBits", "==", "", "&&", "!", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "||", "(", "OffsetBits", "==", "", "&&", "!", "isUInt", "<", "", ">", "(", "Offset", ")", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SEA_ISLANDS", "||", "Subtarget", "->", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "CurDAG", "->", "SignBitIsZero", "(", "Base", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40879, "Length": 64, "Cover_Rate": 0.7901234567901234} {"Template_token": ["", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SEA_ISLANDS", "||", "Subtarget", "->", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "CurDAG", "->", "SignBitIsZero", "(", "Base", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40880, "Length": 29, "Cover_Rate": 0.35802469135802467} {"Template_token": ["", "SDValue", "Ops", "[", "]", "=", "{", "LdHi", "->", "getChain", "(", ")", ",", "LdHi", "->", "getBasePtr", "(", ")", ",", "TiedIn", "}", ";", "unsigned", "LoadOp", "=", "", ";", "if", "(", "LdHi", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "LoadOp", "=", "LdHi", "->", "getExtensionType", "(", ")", "==", "", "?", "", ":", "", ";", "}", "else", "{", "assert", "(", "LdHi", "->", "getMemoryVT", "(", ")", "==", "", ")", ";", "}", "SDValue", "NewLoadHi", "=", "CurDAG", "->", "getMemIntrinsicNode", "(", "LoadOp", ",", "SDLoc", "(", "LdHi", ")", ",", "VTList", ",", "Ops", ",", "LdHi", "->", "getMemoryVT", "(", ")", ",", "LdHi", "->", "getMemOperand", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "NewLoadHi", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LdHi", ",", "", ")", ",", "NewLoadHi", ".", "getValue", "(", "", ")", ")", ";", "return", "true", ";", "}", "LoadSDNode", "*", "LdLo", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "stripBitcast", "(", "Lo", ")", ")", ";", "if", "(", "LdLo", "&&", "Lo", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "TiedIn", "=", "getHi16Elt", "(", "Hi", ")", ";", "if", "(", "!", "TiedIn", "||", "LdLo", "->", "isPredecessorOf", "(", "TiedIn", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "VT", ",", "", ")", ";", "unsigned", "LoadOp", "=", "", ";", "if", "(", "LdLo", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "LoadOp", "=", "LdLo", "->", "getExtensionType", "(", ")", "==", "", "?", "", ":", "", ";", "}", "else", "{", "assert", "(", "LdLo", "->", "getMemoryVT", "(", ")", "==", "", ")", ";", "}", "TiedIn", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "TiedIn", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LdLo", "->", "getChain", "(", ")", ",", "LdLo", "->", "getBasePtr", "(", ")", ",", "TiedIn", "}", ";", "SDValue", "NewLoadLo", "=", "CurDAG", "->", "getMemIntrinsicNode", "(", "LoadOp", ",", "SDLoc", "(", "LdLo", ")", ",", "VTList", ",", "Ops", ",", "LdLo", "->", "getMemoryVT", "(", ")", ",", "LdLo", "->", "getMemOperand", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "NewLoadLo", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LdLo", ",", "", ")", ",", "NewLoadLo", ".", "getValue", "(", "", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG105", "Func": "matchLoadD16FromBuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40881, "Length": 355, "Cover_Rate": 0.6736242884250474} {"Template_token": ["", "LoadSDNode", "*", "LdHi", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "stripBitcast", "(", "Hi", ")", ")", ";", "if", "(", "LdHi", "&&", "Hi", ".", "hasOneUse", "(", ")", "&&", "!", "LdHi", "->", "isPredecessorOf", "(", "Lo", ".", "getNode", "(", ")", ")", ")", "{", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "VT", ",", "", ")", ";", "SDValue", "TiedIn", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Lo", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LdHi", "->", "getChain", "(", ")", ",", "LdHi", "->", "getBasePtr", "(", ")", ",", "TiedIn", "}", ";", "unsigned", "LoadOp", "=", "", ";", "if", "(", "LdHi", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "LoadOp", "=", "LdHi", "->", "getExtensionType", "(", ")", "==", "", "?", "", ":", "", ";", "}", "else", "{", "assert", "(", "LdHi", "->", "getMemoryVT", "(", ")", "==", "", ")", ";", "}", "SDValue", "NewLoadHi", "=", "CurDAG", "->", "getMemIntrinsicNode", "(", "LoadOp", ",", "SDLoc", "(", "LdHi", ")", ",", "VTList", ",", "Ops", ",", "LdHi", "->", "getMemoryVT", "(", ")", ",", "LdHi", "->", "getMemOperand", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "NewLoadHi", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LdHi", ",", "", ")", ",", "NewLoadHi", ".", "getValue", "(", "", ")", ")", ";", "return", "true", ";", "}", "LoadSDNode", "*", "LdLo", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "stripBitcast", "(", "Lo", ")", ")", ";", "if", "(", "LdLo", "&&", "Lo", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "TiedIn", "=", "getHi16Elt", "(", "Hi", ")", ";", "if", "(", "!", "TiedIn", "||", "LdLo", "->", "isPredecessorOf", "(", "TiedIn", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "VT", ",", "", ")", ";", "unsigned", "LoadOp", "=", "", ";", "if", "(", "LdLo", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "LoadOp", "=", "LdLo", "->", "getExtensionType", "(", ")", "==", "", "?", "", ":", "", ";", "}", "else", "{", "assert", "(", "LdLo", "->", "getMemoryVT", "(", ")", "==", "", ")", ";", "}", "TiedIn", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "TiedIn", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LdLo", "->", "getChain", "(", ")", ",", "LdLo", "->", "getBasePtr", "(", ")", ",", "TiedIn", "}", ";", "SDValue", "NewLoadLo", "=", "CurDAG", "->", "getMemIntrinsicNode", "(", "LoadOp", ",", "SDLoc", "(", "LdLo", ")", ",", "VTList", ",", "Ops", ",", "LdLo", "->", "getMemoryVT", "(", ")", ",", "LdLo", "->", "getMemOperand", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "NewLoadLo", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LdLo", ",", "", ")", ",", "NewLoadLo", ".", "getValue", "(", "", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG105", "Func": "matchLoadD16FromBuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40882, "Length": 424, "Cover_Rate": 0.8045540796963947} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "while", "(", "Position", "!=", "CurDAG", "->", "allnodes_begin", "(", ")", ")", "{", "SDNode", "*", "N", "=", "&", "*", "--", "Position", ";", "if", "(", "N", "->", "use_empty", "(", ")", ")", "continue", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelDAGToDAG105", "Func": "PreprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40883, "Length": 47, "Cover_Rate": 0.38524590163934425} {"Template_token": ["", "if", "(", "Cond", ".", "isUndef", "(", ")", ")", "{", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "return", ";", "}", "const", "GCNSubtarget", "*", "ST", "=", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "Subtarget", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "bool", "UseSCCBr", "=", "isCBranchSCC", "(", "N", ")", "&&", "isUniformBr", "(", "N", ")", ";", "unsigned", "BrOp", "=", "UseSCCBr", "?", "", ":", "", ";", "unsigned", "CondReg", "=", "UseSCCBr", "?", "(", "unsigned", ")", "", ":", "TRI", "->", "getVCC", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "!", "UseSCCBr", ")", "{", "Cond", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ",", "SL", ",", "", ",", "CurDAG", "->", "getRegister", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ",", "", ")", ",", "Cond", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40885, "Length": 159, "Cover_Rate": 0.636} {"Template_token": ["", "Opnds", ".", "push_back", "(", "Zero", ")", ";", "Opnds", ".", "push_back", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "SubOp", "=", "", ";", "if", "(", "Subtarget", "->", "hasAddNoCarry", "(", ")", ")", "{", "SubOp", "=", "", ";", "Opnds", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "", ",", "{", "}", ",", "", ")", ")", ";", "}", "MachineSDNode", "*", "MachineSub", "=", "CurDAG", "->", "getMachineNode", "(", "SubOp", ",", "DL", ",", "", ",", "Opnds", ")", ";", "Base", "=", "SDValue", "(", "MachineSub", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "ByteOffset", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "}", "else", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "MachineSDNode", "*", "MovZero", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Zero", ")", ";", "Base", "=", "SDValue", "(", "MovZero", ",", "", ")", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40886, "Length": 196, "Cover_Rate": 0.4143763213530655} {"Template_token": ["", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ptr", "=", "N", "->", "getOperand", "(", "", ")", ";", "MemIntrinsicSDNode", "*", "M", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "MachineMemOperand", "*", "MMO", "=", "M", "->", "getMemOperand", "(", ")", ";", "bool", "IsGDS", "=", "M", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", ";", "SDValue", "Offset", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Ptr", ")", ")", "{", "SDValue", "PtrBase", "=", "Ptr", ".", "getOperand", "(", "", ")", ";", "SDValue", "PtrOffset", "=", "Ptr", ".", "getOperand", "(", "", ")", ";", "const", "APInt", "&", "OffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "PtrOffset", ")", "->", "getAPIntValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "PtrBase", ",", "OffsetVal", ".", "getZExtValue", "(", ")", ",", "", ")", ")", "{", "N", "=", "glueCopyToM0", "(", "N", ",", "PtrBase", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectDSAppendConsume", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40887, "Length": 146, "Cover_Rate": 0.503448275862069} {"Template_token": ["", "SDNode", "*", "CopyToM0", ";", "MemIntrinsicSDNode", "*", "M", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "MachineMemOperand", "*", "MMO", "=", "M", "->", "getMemOperand", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "ConstOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BaseOffset", ")", ")", "{", "CopyToM0", "=", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "", ",", "SL", ",", "", ")", ")", ";", "ImmOffset", "=", "ConstOffset", "->", "getZExtValue", "(", ")", "+", "", ";", "}", "else", "{", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "BaseOffset", ")", ")", "{", "ImmOffset", "=", "BaseOffset", ".", "getConstantOperandVal", "(", "", ")", ";", "BaseOffset", "=", "BaseOffset", ".", "getOperand", "(", "", ")", ";", "}", "SDNode", "*", "SGPROffset", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "BaseOffset", ")", ";", "SDNode", "*", "M0Base", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "SDValue", "(", "SGPROffset", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "CopyToM0", "=", "glueCopyToM0", "(", "N", ",", "SDValue", "(", "M0Base", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectDS_GWS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40888, "Length": 167, "Cover_Rate": 0.4360313315926893} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectFlatOffset", "(", "SDNode", "*", "N", ",", "SDValue", "Addr", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "SLC", ")", "const", "{"], "ground_truth": ["return", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", "->", "SelectFlatOffset", "(", "IsSigned", ",", "*", "CurDAG", ",", "N", ",", "Addr", ",", "VAddr", ",", "Offset", ",", "SLC", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40894, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectINTRINC_VOID", "(", "SDNode", "*", "N", ")", "{", "unsigned", "IntrID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrID", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40895, "Length": 41, "Cover_Rate": 0.6307692307692307} {"Template_token": ["", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "break", ";", "SelectDSAppendConsume", "(", "N", ",", "IntrID", ")", ";", "return", ";", "}", "}", "SelectCode", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40896, "Length": 30, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "SDValue", "N0", "=", "Index", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Index", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "C1", "->", "getSExtValue", "(", ")", "<=", "", "||", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", ")", "{", "Base", "=", "N0", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Index", ")", ")", "return", "false", ";", "Base", "=", "Index", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectMOVRELOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40897, "Length": 106, "Cover_Rate": 0.7162162162162162} {"Template_token": ["", "if", "(", "!", "SLC", ".", "getNode", "(", ")", ")", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "TFE", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "DLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Idxen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Offen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "nullptr", ";", "SDValue", "N0", "=", "Addr", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "else", "C1", "=", "nullptr", ";", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "N2", "->", "isDivergent", "(", ")", ")", "{", "if", "(", "N3", "->", "isDivergent", "(", ")", ")", "{", "Ptr", "=", "SDValue", "(", "buildSMovImm64", "(", "DL", ",", "", ",", "", ")", ",", "", ")", ";", "VAddr", "=", "N0", ";", "}", "else", "{", "Ptr", "=", "N3", ";", "VAddr", "=", "N2", ";", "}", "}", "else", "{", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "N0", "->", "isDivergent", "(", ")", ")", "{"], "ground_truth": ["Ptr", "=", "SDValue", "(", "buildSMovImm64", "(", "DL", ",", "", ",", "", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40898, "Length": 311, "Cover_Rate": 0.5253378378378378} {"Template_token": ["", "SDValue", "GLC", ",", "TFE", ",", "DLC", ";"], "ground_truth": ["return", "SelectMUBUFOffset", "(", "Addr", ",", "SRsrc", ",", "Soffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "TFE", ",", "DLC", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40899, "Length": 27, "Cover_Rate": 0.5} {"Template_token": ["", "static", "unsigned", "selectSGPRVectorRegClassID", "(", "unsigned", "NumVectorElts", ")", "{", "switch", "(", "NumVectorElts", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "selectSGPRVectorRegClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40901, "Length": 49, "Cover_Rate": 0.6447368421052632} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "Lo", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "Hi", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "VT", ",", "Ops", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "buildSMovImm64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40903, "Length": 71, "Cover_Rate": 0.4176470588235294} {"Template_token": ["", "SDNode", "*", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "", ",", "DL", ",", "", ")", ")", ";", "SDNode", "*", "Hi", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "Imm", ">>", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["const", "SDValue", "Ops", "[", "]", "=", "{"], "File": "AMDGPUISelDAGToDAG106", "Func": "buildSMovImm64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40904, "Length": 63, "Cover_Rate": 0.37058823529411766} {"Template_token": ["", "static", "MemSDNode", "*", "findMemSDNode", "(", "SDNode", "*", "N", ")", "{", "N", "=", "TargetLowering", "::", "stripBitcast", "(", "SDValue", "(", "N", ",", "", ")", ")", ".", "getNode", "(", ")", ";", "if", "(", "MemSDNode", "*", "MN", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "N", ")", ")", "return", "MN", ";"], "ground_truth": ["assert", "(", "isa", "<", "BuildVectorSDNode", ">", "(", "N", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "findMemSDNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40905, "Length": 56, "Cover_Rate": 0.5894736842105263} {"Template_token": ["", "for", "(", "SDValue", "V", ":", "N", "->", "op_values", "(", ")", ")", "if", "(", "MemSDNode", "*", "MN", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "TargetLowering", "::", "stripBitcast", "(", "V", ")", ")", ")", "return", "MN", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "findMemSDNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40906, "Length": 38, "Cover_Rate": 0.4} {"Template_token": ["", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "SelectionDAGISel", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40907, "Length": 17, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40908, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "Out", "=", "C", "->", "getAPIntValue", "(", ")", ".", "getSExtValue", "(", ")", ";", "return", "true", ";", "}", "if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "{", "Out", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "getConstantValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40909, "Length": 71, "Cover_Rate": 0.7029702970297029} {"Template_token": ["", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "Out", "=", "C", "->", "getAPIntValue", "(", ")", ".", "getSExtValue", "(", ")", ";", "return", "true", ";", "}", "if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "{", "Out", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "getConstantValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40910, "Length": 71, "Cover_Rate": 0.7029702970297029} {"Template_token": ["", "SDValue", "DAGToDAGISel", "::", "getMaterializedScalarImm32", "(", "int64_t", "Val", ",", "const", "SDLoc", "&", "DL", ")", "const", "{", "SDNode", "*", "Mov", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", "Mov", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "getMaterializedScalarImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40911, "Length": 49, "Cover_Rate": 0.875} {"Template_token": ["", "SDNode", "*", "Mov", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "DL", ",", "", ")", ")", ";", "return", "SDValue", "(", "Mov", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "getMaterializedScalarImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40912, "Length": 35, "Cover_Rate": 0.625} {"Template_token": ["", "switch", "(", "N", "->", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "{", "const", "MCInstrDesc", "&", "Desc", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "unsigned", "OpIdx", "=", "Desc", ".", "getNumDefs", "(", ")", "+", "OpNo", ";", "if", "(", "OpIdx", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "nullptr", ";", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "if", "(", "RegClass", "==", "-", "", ")", "return", "nullptr", ";", "return", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RegClass", ")", ";", "}", "case", "", ":", "{", "unsigned", "RCID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RCID", ")", ";", "SDValue", "SubRegOp", "=", "N", "->", "getOperand", "(", "OpNo", "+", "", ")", ";"], "ground_truth": ["unsigned", "SubRegIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "SubRegOp", ")", "->", "getZExtValue", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "getOperandRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40913, "Length": 158, "Cover_Rate": 0.5249169435215947} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "}", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "Subtarget", ")", "->", "getRegisterInfo", "(", ")", ";", "return", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "}", "return", "nullptr", ";", "}"], "ground_truth": ["switch", "(", "N", "->", "getMachineOpcode", "(", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG106", "Func": "getOperandRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40914, "Length": 105, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "SDValue", "M0", "=", "Lowering", ".", "copyToM0", "(", "*", "CurDAG", ",", "N", "->", "getOperand", "(", "", ")", ",", "SDLoc", "(", "N", ")", ",", "Val", ")", ";", "return", "glueCopyToOp", "(", "N", ",", "M0", ",", "M0", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40915, "Length": 41, "Cover_Rate": 0.43617021276595747} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "glueCopyToM0LDnit", "(", "SDNode", "*", "N", ")", "const", "{", "unsigned", "AS", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "ldsRequiresM0Init", "(", ")", ")", "return", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "unsigned", "Value", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getGDSSize", "(", ")", ";", "return", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "Value", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";", "}"], "ground_truth": ["return", "N", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "glueCopyToM0LDSInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40916, "Length": 126, "Cover_Rate": 0.9618320610687023} {"Template_token": ["", "if", "(", "Subtarget", "->", "ldsRequiresM0Init", "(", ")", ")", "return", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "unsigned", "Value", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getGDSSize", "(", ")", ";", "return", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "Value", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";", "}"], "ground_truth": ["return", "N", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "glueCopyToM0LDSInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40917, "Length": 90, "Cover_Rate": 0.6870229007633588} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "glueCopyToOp", "(", "SDNode", "*", "N", ",", "SDValue", "NewChain", ",", "SDValue", "Glue", ")", "const", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "NewChain", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Glue", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "glueCopyToOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40918, "Length": 74, "Cover_Rate": 0.7628865979381443} {"Template_token": ["", "Ops", ".", "push_back", "(", "NewChain", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "Glue", ")", ";", "return", "CurDAG", "->", "MorphNodeTo", "(", "N", ",", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "glueCopyToOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40919, "Length": 71, "Cover_Rate": 0.7319587628865979} {"Template_token": ["", "if", "(", "(", "OffsetBits", "==", "", "&&", "!", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "||", "(", "OffsetBits", "==", "", "&&", "!", "isUInt", "<", "", ">", "(", "Offset", ")", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasUsableDSOffset", "(", ")", "||", "Subtarget", "->", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40920, "Length": 52, "Cover_Rate": 0.6753246753246753} {"Template_token": ["", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "return", "TII", "->", "isInlineConstant", "(", "C", "->", "getAPIntValue", "(", ")", ")", ";"], "ground_truth": ["if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "return", "TII", "->", "isInlineConstant", "(", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "isInlineImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40921, "Length": 58, "Cover_Rate": 0.34523809523809523} {"Template_token": ["", "if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "return", "TII", "->", "isInlineConstant", "(", "-", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ")", ";", "}", "else", "{", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "return", "TII", "->", "isInlineConstant", "(", "C", "->", "getAPIntValue", "(", ")", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "return", "TII", "->", "isInlineConstant", "(", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "isInlineImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40922, "Length": 97, "Cover_Rate": 0.5773809523809523} {"Template_token": ["", "static", "bool", "isNullConstantOrUndef", "(", "SDValue", "V", ")", "{"], "ground_truth": ["if", "(", "V", ".", "isUndef", "(", ")", ")", "return", "true", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "isNullConstantOrUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40923, "Length": 19, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "if", "(", "V", ".", "isUndef", "(", ")", ")", "return", "true", ";", "ConstantSDNode", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ")", ";"], "ground_truth": ["return", "Const", "!=", "nullptr", "&&", "Const", "->", "isNullValue", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "isNullConstantOrUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40924, "Length": 34, "Cover_Rate": 0.7906976744186046} {"Template_token": ["", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "N", "->", "getNumOperands", "(", ")", "==", "", ")", ";", "uint32_t", "LHSVal", ",", "RHSVal", ";", "if", "(", "getConstantValue", "(", "N", "->", "getOperand", "(", "", ")", ",", "LHSVal", ")", "&&", "getConstantValue", "(", "N", "->", "getOperand", "(", "", ")", ",", "RHSVal", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "uint32_t", "K", "=", "Negate", "?", "(", "-", "LHSVal", "&", "", ")", "|", "(", "-", "RHSVal", "<<", "", ")", ":", "(", "LHSVal", "&", "", ")", "|", "(", "RHSVal", "<<", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMachineNode", "(", "", ",", "SL", ",", "N", "->", "getValueType", "(", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "K", ",", "SL", ",", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "packConstantV2I16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40925, "Length": 116, "Cover_Rate": 0.7891156462585034} {"Template_token": ["", "if", "(", "getConstantValue", "(", "N", "->", "getOperand", "(", "", ")", ",", "LHSVal", ")", "&&", "getConstantValue", "(", "N", "->", "getOperand", "(", "", ")", ",", "RHSVal", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "uint32_t", "K", "=", "Negate", "?", "(", "-", "LHSVal", "&", "", ")", "|", "(", "-", "RHSVal", "<<", "", ")", ":", "(", "LHSVal", "&", "", ")", "|", "(", "RHSVal", "<<", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMachineNode", "(", "", ",", "SL", ",", "N", "->", "getValueType", "(", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "K", ",", "SL", ",", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "packConstantV2I16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40926, "Length": 92, "Cover_Rate": 0.6258503401360545} {"Template_token": ["", "static", "SDNode", "*", "packNegConstantV2I16", "(", "const", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{"], "ground_truth": ["return", "packConstantV2I16", "(", "N", ",", "DAG", ",", "true", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "packNegConstantV2I16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40927, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "return", "packConstantV2I16", "(", "N", ",", "DAG", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "packNegConstantV2I16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40928, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "assert", "(", "L", "->", "isLCSSAForm", "(", "DT", ")", ")", ";", "}", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "Mode", "=", "", "(", "MF", ".", "getFunction", "(", ")", ",", "*", "Subtarget", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40929, "Length": 46, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "case", "", ":", "{", "SelectFMA_W_CHAIN", "(", "N", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "NumVectorElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{", "if", "(", "Opc", "==", "", "&&", "NumVectorElts", "==", "", ")", "{", "if", "(", "SDNode", "*", "Packed", "=", "packConstantV2I16", "(", "N", ",", "*", "CurDAG", ")", ")", "{", "ReplaceNode", "(", "N", ",", "Packed", ")", ";", "return", ";", "}", "}", "break", ";", "}", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "bitsEq", "(", "", ")", ")", ";", "unsigned", "RegClassID", "=", "selectSGPRVectorRegClassID", "(", "NumVectorElts", ")", ";", "SelectBuildVector", "(", "N", ",", "RegClassID", ")", ";", "return", ";", "}", "case", "", ":", "{", "SDValue", "RC", ",", "SubReg0", ",", "SubReg1", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg0", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg1", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", "!=", "", "||", "isInlineImmediate", "(", "N", ")", ")", "break", ";", "uint64_t", "Imm", ";", "if", "(", "ConstantFPSDNode", "*", "FP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", "=", "FP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "else", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40930, "Length": 392, "Cover_Rate": 0.34416154521510095} {"Template_token": ["", "assert", "(", "HasVSrc", "||", "N", "->", "getNumOperands", "(", ")", "==", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BaseOffset", "=", "N", "->", "getOperand", "(", "HasVSrc", "?", "", ":", "", ")", ";", "int", "ImmOffset", "=", "", ";", "MemIntrinsicSDNode", "*", "M", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "MachineMemOperand", "*", "MMO", "=", "M", "->", "getMemOperand", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "ConstOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BaseOffset", ")", ")", "{", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "ImmOffset", "=", "ConstOffset", "->", "getZExtValue", "(", ")", ";", "}", "else", "{", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "BaseOffset", ")", ")", "{", "ImmOffset", "=", "BaseOffset", ".", "getConstantOperandVal", "(", "", ")", ";", "BaseOffset", "=", "BaseOffset", ".", "getOperand", "(", "", ")", ";", "}", "SDNode", "*", "SGPROffset", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "BaseOffset", ")", ";", "SDNode", "*", "M0Base", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "SDValue", "(", "SGPROffset", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "glueCopyToM0", "(", "N", ",", "SDValue", "(", "M0Base", ",", "", ")", ")", ";", "}", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "OffsetField", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmOffset", ",", "SL", ",", "", ")", ";"], "ground_truth": ["SDValue", "GDS", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectDS_GWS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40931, "Length": 232, "Cover_Rate": 0.5948717948717949} {"Template_token": ["", "return", ";", "}", "const", "bool", "HasVSrc", "=", "N", "->", "getNumOperands", "(", ")", "==", "", ";", "assert", "(", "HasVSrc", "||", "N", "->", "getNumOperands", "(", ")", "==", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BaseOffset", "=", "N", "->", "getOperand", "(", "HasVSrc", "?", "", ":", "", ")", ";", "int", "ImmOffset", "=", "", ";", "MemIntrinsicSDNode", "*", "M", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "MachineMemOperand", "*", "MMO", "=", "M", "->", "getMemOperand", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "ConstOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BaseOffset", ")", ")", "{", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "ImmOffset", "=", "ConstOffset", "->", "getZExtValue", "(", ")", ";", "}", "else", "{", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "BaseOffset", ")", ")", "{", "ImmOffset", "=", "BaseOffset", ".", "getConstantOperandVal", "(", "", ")", ";", "BaseOffset", "=", "BaseOffset", ".", "getOperand", "(", "", ")", ";", "}", "SDNode", "*", "SGPROffset", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "BaseOffset", ")", ";", "SDNode", "*", "M0Base", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "SDValue", "(", "SGPROffset", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ")", ";"], "ground_truth": ["glueCopyToM0", "(", "N", ",", "SDValue", "(", "M0Base", ",", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectDS_GWS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40932, "Length": 208, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDNode", "*", "N0Lo", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "N0", ",", "Sub0", ")", ";", "SDNode", "*", "N0Hi", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "N0", ",", "Sub1", ")", ";", "SDValue", "AddOffsetLo", "=", "getMaterializedScalarImm32", "(", "Lo_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";", "SDValue", "AddOffsetHi", "=", "getMaterializedScalarImm32", "(", "Hi_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDNode", "*", "Add", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "VTs", ",", "{", "AddOffsetLo", ",", "SDValue", "(", "N0Lo", ",", "", ")", ",", "Clamp", "}", ")", ";", "SDNode", "*", "Addc", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "VTs", ",", "{", "AddOffsetHi", ",", "SDValue", "(", "N0Hi", ",", "", ")", ",", "SDValue", "(", "Add", ",", "", ")", ",", "Clamp", "}", ")", ";", "SDValue", "RegSequenceArgs", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "Add", ",", "", ")", ",", "Sub0", ",", "SDValue", "(", "Addc", ",", "", ")", ",", "Sub1", "}", ";", "Addr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "RegSequenceArgs", ")", ",", "", ")", ";", "}", "}"], "ground_truth": ["VAddr", "=", "Addr", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40933, "Length": 233, "Cover_Rate": 0.38385502471169686} {"Template_token": ["", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "Src0Mods", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Src0", ",", "CurDAG", "->", "getTargetConstant", "(", "Src1Mods", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Src1", ",", "CurDAG", "->", "getTargetConstant", "(", "Src2Mods", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Src2", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Zero", ",", "Zero", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "IsFMA", "?", "", ":", "", ",", "", ",", "Ops", ")", ";", "}", "else", "{", "SelectCode", "(", "N", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectFMAD_FMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40934, "Length": 96, "Cover_Rate": 0.3047619047619048} {"Template_token": ["", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "ToM0", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "DL", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "SDValue", "(", ")", ")", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ";", "SDNode", "*", "InterpMov", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "VTs", ",", "{", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "ToM0", ".", "getValue", "(", "", ")", "}", ")", ";", "SDNode", "*", "InterpP1LV", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "{"], "ground_truth": ["CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "InterpMov", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "InterpMov", ",", "", ")", "}", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectInterpP1F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40935, "Length": 199, "Cover_Rate": 0.737037037037037} {"Template_token": ["", "return", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "ToM0", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "DL", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "SDValue", "(", ")", ")", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ";", "SDNode", "*", "InterpMov", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "VTs", ",", "{", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "ToM0", ".", "getValue", "(", "", ")", "}", ")", ";", "SDNode", "*", "InterpP1LV", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "{", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "InterpMov", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "InterpMov", ",", "", ")", "}", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "InterpP1LV", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectInterpP1F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40936, "Length": 222, "Cover_Rate": 0.8222222222222222} {"Template_token": ["", "unsigned", "IntrID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "SelectDS_GWS", "(", "N", ",", "IntrID", ")", ";", "return", ";", "default", ":", "break", ";", "}", "SelectCode", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40937, "Length": 63, "Cover_Rate": 0.7411764705882353} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "SelectDS_GWS", "(", "N", ",", "IntrID", ")", ";", "return", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40938, "Length": 26, "Cover_Rate": 0.3058823529411765} {"Template_token": ["", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "nullptr", ";", "SDValue", "N0", "=", "Addr", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "else", "C1", "=", "nullptr", ";", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "N2", "->", "isDivergent", "(", ")", ")", "{", "if", "(", "N3", "->", "isDivergent", "(", ")", ")", "{", "Ptr", "=", "SDValue", "(", "buildSMovImm64", "(", "DL", ",", "", ",", "", ")", ",", "", ")", ";", "VAddr", "=", "N0", ";", "}", "else", "{", "Ptr", "=", "N3", ";", "VAddr", "=", "N2", ";", "}", "}", "else", "{", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "N0", "->", "isDivergent", "(", ")", ")", "{", "Ptr", "=", "SDValue", "(", "buildSMovImm64", "(", "DL", ",", "", ",", "", ")", ",", "", ")", ";"], "ground_truth": ["VAddr", "=", "N0", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40939, "Length": 228, "Cover_Rate": 0.37315875613747956} {"Template_token": ["", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "else", "C1", "=", "nullptr", ";", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "N2", "->", "isDivergent", "(", ")", ")", "{", "if", "(", "N3", "->", "isDivergent", "(", ")", ")", "{", "Ptr", "=", "SDValue", "(", "buildSMovImm64", "(", "DL", ",", "", ",", "", ")", ",", "", ")", ";", "VAddr", "=", "N0", ";", "}", "else", "{", "Ptr", "=", "N3", ";", "VAddr", "=", "N2", ";", "}", "}", "else", "{", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "N0", "->", "isDivergent", "(", ")", ")", "{", "Ptr", "=", "SDValue", "(", "buildSMovImm64", "(", "DL", ",", "", ",", "", ")", ",", "", ")", ";", "VAddr", "=", "N0", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N0", ";", "}", "if", "(", "!", "C1", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40940, "Length": 335, "Cover_Rate": 0.5482815057283142} {"Template_token": ["", "SDValue", "GLC", ",", "TFE", ",", "DLC", ",", "SWZ", ";", "return", "SelectMUBUFAddr64", "(", "Addr", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "TFE", ",", "DLC", ",", "SWZ", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40941, "Length": 34, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "SDValue", "GLC", ",", "TFE", ",", "DLC", ",", "SWZ", ";"], "ground_truth": ["return", "SelectMUBUFAddr64", "(", "Addr", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "TFE", ",", "DLC", ",", "SWZ", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40942, "Length": 33, "Cover_Rate": 0.4024390243902439} {"Template_token": ["", "SDValue", "GLC", ",", "TFE", ",", "DLC", ",", "SWZ", ";", "return", "SelectMUBUFOffset", "(", "Addr", ",", "SRsrc", ",", "Soffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "TFE", ",", "DLC", ",", "SWZ", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40943, "Length": 32, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "switch", "(", "NumVectorElts", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelDAGToDAG106", "Func": "selectSGPRVectorRegClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40945, "Length": 50, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "selectSGPRVectorRegClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40946, "Length": 49, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectSMRDBufferImm32", "(", "SDValue", "Addr", ",", "SDValue", "&", "Offset", ")", "const", "{", "assert", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "if", "(", "auto", "Imm", "=", "", "(", "*", "Subtarget", ",", "C", "->", "getZExtValue", "(", ")", ")", ")", "{"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "*", "Imm", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectSMRDBufferImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40947, "Length": 77, "Cover_Rate": 0.8555555555555555} {"Template_token": ["", "bool", "Imm", "=", "false", ";", "return", "SelectSMRD", "(", "Addr", ",", "SBase", ",", "Offset", ",", "Imm", ")", "&&", "Imm", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectSMRDImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40948, "Length": 20, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "bool", "Imm", "=", "false", ";"], "ground_truth": ["return", "SelectSMRD", "(", "Addr", ",", "SBase", ",", "Offset", ",", "Imm", ")", "&&", "Imm", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectSMRDImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40949, "Length": 19, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "Imm", "=", "false", ";"], "ground_truth": ["if", "(", "!", "SelectSMRD", "(", "Addr", ",", "SBase", ",", "Offset", ",", "Imm", ")", ")", "return", "false", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectSMRDImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40950, "Length": 22, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "SelectSMRD", "(", "Addr", ",", "SBase", ",", "Offset", ",", "Imm", ")", ")", "return", "false", ";", "return", "!", "Imm", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectSMRDImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40951, "Length": 30, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "!", "C", ")", "return", "false", ";", "SDLoc", "SL", "(", "ByteOffsetNode", ")", ";", "GCNSubtarget", "::", "Generation", "Gen", "=", "Subtarget", "->", "getGeneration", "(", ")", ";", "uint64_t", "ByteOffset", "=", "C", "->", "getZExtValue", "(", ")", ";", "Optional", "<", "int64_t", ">", "EncodedOffset", "=", "", "(", "*", "Subtarget", ",", "ByteOffset", ")", ";", "if", "(", "EncodedOffset", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "*", "EncodedOffset", ",", "SL", ",", "", ")", ";", "Imm", "=", "true", ";", "return", "true", ";", "}", "if", "(", "Gen", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "EncodedOffset", "=", "", "(", "*", "Subtarget", ",", "ByteOffset", ")", ";", "if", "(", "EncodedOffset", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "*", "EncodedOffset", ",", "SL", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40952, "Length": 118, "Cover_Rate": 0.5291479820627802} {"Template_token": ["", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ByteOffsetNode", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "SDLoc", "SL", "(", "ByteOffsetNode", ")", ";", "GCNSubtarget", "::", "Generation", "Gen", "=", "Subtarget", "->", "getGeneration", "(", ")", ";", "uint64_t", "ByteOffset", "=", "C", "->", "getZExtValue", "(", ")", ";", "Optional", "<", "int64_t", ">", "EncodedOffset", "=", "", "(", "*", "Subtarget", ",", "ByteOffset", ")", ";", "if", "(", "EncodedOffset", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "*", "EncodedOffset", ",", "SL", ",", "", ")", ";", "Imm", "=", "true", ";", "return", "true", ";", "}", "if", "(", "Gen", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "EncodedOffset", "=", "", "(", "*", "Subtarget", ",", "ByteOffset", ")", ";", "if", "(", "EncodedOffset", ")", "{"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "*", "EncodedOffset", ",", "SL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40953, "Length": 125, "Cover_Rate": 0.5605381165919282} {"Template_token": ["", "bool", "Imm", "=", "false", ";"], "ground_truth": ["return", "SelectSMRD", "(", "Addr", ",", "SBase", ",", "Offset", ",", "Imm", ")", "&&", "!", "Imm", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectSMRDSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40955, "Length": 29, "Cover_Rate": 0.6041666666666666} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG107", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40956, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG107", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40957, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createISelDag", "(", "TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "return", "new", "DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG107", "Func": "createAMDGPUISelDag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40958, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "SDValue", "DAGToDAGISel", "::", "foldFrameIndex", "(", "SDValue", "N", ")", "const", "{", "if", "(", "auto", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", ")", "return", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ";", "return", "N", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG107", "Func": "foldFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40961, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "}", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "Subtarget", ")", "->", "getRegisterInfo", "(", ")", ";", "return", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "}", "return", "nullptr", ";", "}"], "ground_truth": ["switch", "(", "N", "->", "getMachineOpcode", "(", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG107", "Func": "getOperandRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40962, "Length": 105, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "true", ";", "if", "(", "VT", "==", "", ")", "{", "auto", "ST", "=", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "Subtarget", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "return", "(", "CC", "==", "", "||", "CC", "==", "", ")", "&&", "ST", "->", "hasScalarCompareEq64", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG107", "Func": "isCBranchSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40963, "Length": 70, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "", ")", "Cond", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "Cond", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "MVT", "VT", "=", "Cond", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", "==", "", ")", "return", "true", ";", "if", "(", "VT", "==", "", ")", "{", "auto", "ST", "=", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "Subtarget", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "return", "(", "CC", "==", "", "||", "CC", "==", "", ")", "&&", "ST", "->", "hasScalarCompareEq64", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG107", "Func": "isCBranchSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40964, "Length": 134, "Cover_Rate": 0.7243243243243244} {"Template_token": ["", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "return", "TII", "->", "isInlineConstant", "(", "C", "->", "getAPIntValue", "(", ")", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "return", "TII", "->", "isInlineConstant", "(", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG107", "Func": "isInlineImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40965, "Length": 62, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "return", "TII", "->", "isInlineConstant", "(", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG107", "Func": "isInlineImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40966, "Length": 34, "Cover_Rate": 0.3655913978494624} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isNoNanSrc", "(", "SDValue", "N", ")", "const", "{", "if", "(", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "BO", "=", "dyn_cast", "<", "BinaryWithFlagsSDNode", ">", "(", "N", ")", ")", "return", "BO", "->", "Flags", ".", "hasNoNaNs", "(", ")", ";", "return", "CurDAG", "->", "isKnownNeverNaN", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG107", "Func": "isNoNanSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40967, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "}", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg0", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg1", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<", "Subtarget", "::", "SOUTHERN_ISLANDS", "||", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", "!=", "", "||", "isInlineImmediate", "(", "N", ")", ")", "break", ";", "uint64_t", "Imm", ";", "if", "(", "ConstantFPSDNode", "*", "FP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", "=", "FP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "else", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDNode", "*", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getConstant", "(", "Imm", "&", "", ",", "DL", ",", "", ")", ")", ";", "SDNode", "*", "Hi", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getConstant", "(", "Imm", ">>", "", ",", "DL", ",", "", ")", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "Lo", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "Hi", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "N", "=", "glueCopyToM0", "(", "N", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "break", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "bool", "Signed", "=", "Opc", "==", "", ";"], "ground_truth": ["uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG107", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40968, "Length": 518, "Cover_Rate": 0.3543091655266758} {"Template_token": ["", "unsigned", "Opc", "=", "IsAdd", "?", "", ":", "", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "", ":", "", ";", "SDNode", "*", "AddLo", ";", "if", "(", "!", "ConsumeCarry", ")", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "else", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "SDValue", "AddHiArgs", "[", "]", "=", "{", "SDValue", "(", "Hi0", ",", "", ")", ",", "SDValue", "(", "Hi1", ",", "", ")", ",", "SDValue", "(", "AddLo", ",", "", ")", "}", ";"], "ground_truth": ["SDNode", "*", "AddHi", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ",", "AddHiArgs", ")", ";"], "File": "AMDGPUISelDAGToDAG107", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40970, "Length": 156, "Cover_Rate": 0.3035019455252918} {"Template_token": ["", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "bool", "ConsumeCarry", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "ProduceCarry", "=", "ConsumeCarry", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "IsAdd", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDNode", "*", "Lo0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "LHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "LHS", ",", "Sub1", ")", ";", "SDNode", "*", "Lo1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "RHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "RHS", ",", "Sub1", ")", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ";", "unsigned", "Opc", "=", "IsAdd", "?", "", ":", "", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "", ":", "", ";", "SDNode", "*", "AddLo", ";", "if", "(", "!", "ConsumeCarry", ")", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "else", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}"], "ground_truth": ["SDValue", "AddHiArgs", "[", "]", "=", "{"], "File": "AMDGPUISelDAGToDAG107", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40971, "Length": 293, "Cover_Rate": 0.5700389105058365} {"Template_token": ["", "}", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "VCC", "=", "CurDAG", "->", "getCopyToReg", "(", "N", "->", "getOperand", "(", "", ")", ",", "SL", ",", "", ",", "Cond", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "VCC", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG107", "Func": "SelectBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40972, "Length": 54, "Cover_Rate": 0.39705882352941174} {"Template_token": ["", "}", "if", "(", "isCBranchSCC", "(", "N", ")", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "SDLoc", "SL", "(", "N", ")", ";"], "ground_truth": ["SDValue", "VCC", "=", "CurDAG", "->", "getCopyToReg", "(", "N", "->", "getOperand", "(", "", ")", ",", "SL", ",", "", ",", "Cond", ")", ";"], "File": "AMDGPUISelDAGToDAG107", "Func": "SelectBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40973, "Length": 44, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "SDLoc", "DL", "(", "Addr", ")", ";", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Rsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ",", "", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";"], "ground_truth": ["if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG107", "Func": "SelectMUBUFScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40974, "Length": 110, "Cover_Rate": 0.5583756345177665} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "EncodedOffset", ",", "SL", ",", "", ")", ";", "Imm", "=", "true", ";", "return", "true", ";", "}", "if", "(", "!", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", "||", "!", "isUInt", "<", "", ">", "(", "ByteOffset", ")", ")", "return", "false", ";", "if", "(", "Gen", "==", "Subtarget", "::", "SEA_ISLANDS", "&&", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "EncodedOffset", ",", "SL", ",", "", ")", ";", "}", "else", "{", "SDValue", "C32Bit", "=", "CurDAG", "->", "getTargetConstant", "(", "ByteOffset", ",", "SL", ",", "", ")", ";", "Offset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "C32Bit", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG107", "Func": "SelectSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40975, "Length": 112, "Cover_Rate": 0.509090909090909} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isConstantLoad", "(", "const", "MemSDNode", "*", "N", ",", "int", "CbId", ")", "const", "{"], "ground_truth": ["if", "(", "!", "N", "->", "readMem", "(", ")", ")", "return", "false", ";"], "File": "AMDGPUISelDAGToDAG108", "Func": "isConstantLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40977, "Length": 27, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "if", "(", "!", "N", "->", "readMem", "(", ")", ")", "return", "false", ";", "if", "(", "CbId", "==", "-", "", ")", "return", "N", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "N", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ";", "return", "N", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_BUFFER_0", "+", "CbId", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG108", "Func": "isConstantLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40978, "Length": 54, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "NumVectorElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "RegClassID", ";", "switch", "(", "NumVectorElts", ")", "{", "case", "", ":", "RegClassID", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "Opc", "==", "", ")", "RegClassID", "=", "", ";", "else", "RegClassID", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG108", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40979, "Length": 83, "Cover_Rate": 0.538961038961039} {"Template_token": ["", "case", "", ":", "RegClassID", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "Opc", "==", "", ")", "RegClassID", "=", "", ";", "else", "RegClassID", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "SelectBuildVector", "(", "N", ",", "RegClassID", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG108", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40980, "Length": 47, "Cover_Rate": 0.3051948051948052} {"Template_token": ["", "if", "(", "(", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", "||", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUISelDAGToDAG108", "Func": "SelectADDRIndirect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40981, "Length": 172, "Cover_Rate": 0.7078189300411523} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", "||", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG108", "Func": "SelectADDRIndirect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40982, "Length": 83, "Cover_Rate": 0.34156378600823045} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectADDRVTX_READ", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "ConstantSDNode", "*", "IMMOffset", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", "&&", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ")", "&&", "isInt", "<", "", ">", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG108", "Func": "SelectADDRVTX_READ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40983, "Length": 90, "Cover_Rate": 0.4326923076923077} {"Template_token": ["", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDNode", "*", "Lo0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "LHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "LHS", ",", "Sub1", ")", ";", "SDNode", "*", "Lo1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "RHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "RHS", ",", "Sub1", ")", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ";", "unsigned", "Opc", "=", "IsAdd", "?", "", ":", "", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "", ":", "", ";", "SDNode", "*", "AddLo", ";", "if", "(", "!", "ConsumeCarry", ")", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", "}", ";"], "ground_truth": ["AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Args", ")", ";"], "File": "AMDGPUISelDAGToDAG108", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40984, "Length": 188, "Cover_Rate": 0.3671875} {"Template_token": ["", "break", ";", "}", "RegSeqArgs", "[", "", "+", "(", "", "*", "i", ")", "]", "=", "N", "->", "getOperand", "(", "i", ")", ";", "RegSeqArgs", "[", "", "+", "(", "", "*", "i", ")", "+", "", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "TRI", "->", "getSubRegFromChannel", "(", "i", ")", ",", "DL", ",", "", ")", ";", "}", "if", "(", "NOps", "!=", "NumVectorElts", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "NOps", "<", "NumVectorElts", ")", ";", "MachineSDNode", "*", "ImpDef", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "DL", ",", "EltVT", ")", ";", "for", "(", "unsigned", "i", "=", "NOps", ";", "i", "<", "NumVectorElts", ";", "++", "i", ")", "{"], "ground_truth": ["RegSeqArgs", "[", "", "+", "(", "", "*", "i", ")", "]", "=", "SDValue", "(", "ImpDef", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG108", "Func": "SelectBuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40985, "Length": 123, "Cover_Rate": 0.3137755102040816} {"Template_token": ["", "unsigned", "Src0Mods", ",", "Src1Mods", ",", "Src2Mods", ";", "bool", "Sel0", "=", "SelectVOP3PMadMixModsImpl", "(", "Src0", ",", "Src0", ",", "Src0Mods", ")", ";", "bool", "Sel1", "=", "SelectVOP3PMadMixModsImpl", "(", "Src1", ",", "Src1", ",", "Src1Mods", ")", ";", "bool", "Sel2", "=", "SelectVOP3PMadMixModsImpl", "(", "Src2", ",", "Src2", ",", "Src2Mods", ")", ";", "assert", "(", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "", ")", ";", "if", "(", "Sel0", "||", "Sel1", "||", "Sel2", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "Src0Mods", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Src0", ",", "CurDAG", "->", "getTargetConstant", "(", "Src1Mods", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Src1", ",", "CurDAG", "->", "getTargetConstant", "(", "Src2Mods", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Src2", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Zero", ",", "Zero", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ")", ";", "}", "else", "{", "SelectCode", "(", "N", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG108", "Func": "SelectFMAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40986, "Length": 172, "Cover_Rate": 0.6615384615384615} {"Template_token": ["", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src2", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Src0Mods", ",", "Src1Mods", ",", "Src2Mods", ";", "bool", "Sel0", "=", "SelectVOP3PMadMixModsImpl", "(", "Src0", ",", "Src0", ",", "Src0Mods", ")", ";", "bool", "Sel1", "=", "SelectVOP3PMadMixModsImpl", "(", "Src1", ",", "Src1", ",", "Src1Mods", ")", ";", "bool", "Sel2", "=", "SelectVOP3PMadMixModsImpl", "(", "Src2", ",", "Src2", ",", "Src2Mods", ")", ";", "assert", "(", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "", ")", ";", "if", "(", "Sel0", "||", "Sel1", "||", "Sel2", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "Src0Mods", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Src0", ",", "CurDAG", "->", "getTargetConstant", "(", "Src1Mods", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Src1", ",", "CurDAG", "->", "getTargetConstant", "(", "Src2Mods", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Src2", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Zero", ",", "Zero", "}", ";"], "ground_truth": ["CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ")", ";"], "File": "AMDGPUISelDAGToDAG108", "Func": "SelectFMAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40987, "Length": 182, "Cover_Rate": 0.7} {"Template_token": ["", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "else", "{", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N0", ";", "}", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelDAGToDAG108", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40988, "Length": 217, "Cover_Rate": 0.405607476635514} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "TargetMachine", "*", "TM", "=", "nullptr", ",", "CodeGenOpt", "::", "Level", "OptLevel", "=", "CodeGenOpt", "::", "Default", ")", ":", "SelectionDAGISel", "(", "*", "TM", ",", "OptLevel", ")", "{"], "ground_truth": ["EnableLateStructurizeCFG", "=", "TargetMachine", "::", "EnableLateStructurizeCFG", ";"], "File": "AMDGPUISelDAGToDAG10", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40989, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "TargetMachine", "*", "TM", "=", "nullptr", ",", "CodeGenOpt", "::", "Level", "OptLevel", "=", "CodeGenOpt", "::", "Default", ")", ":", "SelectionDAGISel", "(", "*", "TM", ",", "OptLevel", ")", "{", "EnableLateStructurizeCFG", "=", "TargetMachine", "::", "EnableLateStructurizeCFG", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG10", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40990, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "AU", ".", "addRequired", "<", "PerfHintAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["SelectionDAGISel", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "AMDGPUISelDAGToDAG10", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40991, "Length": 25, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "AU", ".", "addRequired", "<", "PerfHintAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["SelectionDAGISel", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "AMDGPUISelDAGToDAG10", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40992, "Length": 25, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", "||", "!", "Subtarget", "->", "ldsRequiresM0Init", "(", ")", ")", "return", "N", ";", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "SDValue", "M0", "=", "Lowering", ".", "copyToM0", "(", "*", "CurDAG", ",", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";", "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "File": "AMDGPUISelDAGToDAG10", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40993, "Length": 101, "Cover_Rate": 0.5580110497237569} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isConstantLoad", "(", "const", "MemSDNode", "*", "N", ",", "int", "CbId", ")", "const", "{"], "ground_truth": ["if", "(", "!", "N", "->", "readMem", "(", ")", ")", "return", "false", ";"], "File": "AMDGPUISelDAGToDAG10", "Func": "isConstantLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40994, "Length": 27, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "TargetMachine", "*", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":"], "ground_truth": ["DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", "{"], "File": "AMDGPUISelDAGToDAG10", "Func": "R600DAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40996, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{"], "ground_truth": ["SelectCode", "(", "N", ")", ";"], "File": "AMDGPUISelDAGToDAG10", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40997, "Length": 165, "Cover_Rate": 0.4125} {"Template_token": ["", "if", "(", "(", "Addr", ".", "getValueType", "(", ")", "!=", "", "||", "Addr", "->", "getFlags", "(", ")", ".", "hasNoUnsignedWrap", "(", ")", ")", "&&", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "if", "(", "SelectSMRDOffset", "(", "N1", ",", "Offset", ",", "Imm", ")", ")", "{", "SBase", "=", "Expand32BitAddress", "(", "N0", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG10", "Func": "SelectSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40998, "Length": 73, "Cover_Rate": 0.5447761194029851} {"Template_token": ["", "}", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "", ")", ";", "bool", "Is32", "=", "(", "VT", "==", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "MachineSDNode", "*", "CmpSwap", "=", "nullptr", ";", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "{", "SDValue", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFAddr64", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG11", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 40999, "Length": 237, "Cover_Rate": 0.5925} {"Template_token": ["", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG11", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41000, "Length": 154, "Cover_Rate": 0.385} {"Template_token": ["", "return", "false", ";", "}", "}", "const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "return", "!", "checkType", "(", "MemVal", ",", "AS", "::", "LOCAL_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "GLOBAL_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "FLAT_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "REGION_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "CONSTANT_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "PARAM_D_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AS", "::", "PARAM_I_ADDRESS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG12", "Func": "isPrivateLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41001, "Length": 92, "Cover_Rate": 0.696969696969697} {"Template_token": ["", "const", "BasicBlock", "*", "BB", "=", "FuncInfo", "->", "MBB", "->", "getBasicBlock", "(", ")", ";"], "ground_truth": ["return", "BB", "->", "getTerminator", "(", ")", "->", "getMetadata", "(", "", ")", ";"], "File": "AMDGPUISelDAGToDAG12", "Func": "isUniformBr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41003, "Length": 25, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "if", "(", "SrcSize", ">", "DestSize", ")", "{", "assert", "(", "SrcSize", "==", "", "&&", "DestSize", "==", "", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "DestVT", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "DestSize", ">", "SrcSize", ")", "{", "assert", "(", "SrcSize", "==", "", "&&", "DestSize", "==", "", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ";", "}", "assert", "(", "SrcSize", "==", "", "&&", "DestSize", "==", "", ")", ";", "return", "CurDAG", "->", "getNode", "(", "", ",", "DL", ",", "DestVT", ",", "Src", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG12", "Func": "SelectAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41006, "Length": 191, "Cover_Rate": 0.5162162162162162} {"Template_token": ["", "assert", "(", "Subtarget", "->", "hasFlatAddressSpace", "(", ")", "&&", "", ")", ";", "assert", "(", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", "||", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", "&&", "", ")", ";", "SDValue", "Src", "=", "ASC", "->", "getOperand", "(", "", ")", ";", "EVT", "DestVT", "=", "ASC", "->", "getValueType", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "unsigned", "SrcSize", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "DestSize", "=", "DestVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "SrcSize", ">", "DestSize", ")", "{", "assert", "(", "SrcSize", "==", "", "&&", "DestSize", "==", "", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "DestVT", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG12", "Func": "SelectAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41007, "Length": 131, "Cover_Rate": 0.35405405405405405} {"Template_token": ["", "SDNode", "*", "MaskedCond", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Cond", ")", ";"], "ground_truth": ["SDValue", "VCC", "=", "CurDAG", "->", "getCopyToReg", "(", "N", "->", "getOperand", "(", "", ")", ",", "SL", ",", "", ",", "SDValue", "(", "MaskedCond", ",", "", ")", ",", "SDValue", "(", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG12", "Func": "SelectBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41008, "Length": 56, "Cover_Rate": 0.3835616438356164} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Rsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ",", "", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelDAGToDAG12", "Func": "SelectMUBUFScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41009, "Length": 74, "Cover_Rate": 0.37373737373737376} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "auto", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", ")", "{", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "TFI", ",", "CurDAG", "->", "getRegister", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ",", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG15", "Func": "foldFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41010, "Length": 81, "Cover_Rate": 0.627906976744186} {"Template_token": ["", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "DAGToDAGISel", "::", "foldFrameIndex", "(", "SDValue", "N", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "const", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "auto", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", ")", "{", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ";", "return", "std", "::", "make_pair", "(", "TFI", ",", "CurDAG", "->", "getRegister", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ",", "", ")", ")", ";", "}"], "ground_truth": ["return", "std", "::", "make_pair", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG15", "Func": "foldFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41011, "Length": 124, "Cover_Rate": 0.9612403100775194} {"Template_token": ["", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "Mode", "=", "", "(", "MF", ".", "getFunction", "(", ")", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG15", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41012, "Length": 32, "Cover_Rate": 0.32323232323232326} {"Template_token": ["", "bool", "IsAdd", "=", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDNode", "*", "Lo0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "LHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "LHS", ",", "Sub1", ")", ";", "SDNode", "*", "Lo1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "RHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "RHS", ",", "Sub1", ")", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ";", "static", "const", "unsigned", "OpcMap", "[", "", "]", "[", "", "]", "[", "", "]", "=", "{", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", "}", ";", "unsigned", "Opc", "=", "OpcMap", "[", "", "]", "[", "N", "->", "isDivergent", "(", ")", "]", "[", "IsAdd", "]", ";", "unsigned", "CarryOpc", "=", "OpcMap", "[", "", "]", "[", "N", "->", "isDivergent", "(", ")", "]", "[", "IsAdd", "]", ";", "SDNode", "*", "AddLo", ";", "if", "(", "!", "ConsumeCarry", ")", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "else", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "SDValue", "AddHiArgs", "[", "]", "=", "{", "SDValue", "(", "Hi0", ",", "", ")", ",", "SDValue", "(", "Hi1", ",", "", ")", ",", "SDValue", "(", "AddLo", ",", "", ")", "}", ";", "SDNode", "*", "AddHi", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ",", "AddHiArgs", ")", ";"], "ground_truth": ["SDValue", "RegSequenceArgs", "[", "]", "=", "{"], "File": "AMDGPUISelDAGToDAG15", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41014, "Length": 363, "Cover_Rate": 0.6357267950963222} {"Template_token": ["", "bool", "ProduceCarry", "=", "ConsumeCarry", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "IsAdd", "=", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDNode", "*", "Lo0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "LHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "LHS", ",", "Sub1", ")", ";", "SDNode", "*", "Lo1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "RHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "RHS", ",", "Sub1", ")", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ";", "static", "const", "unsigned", "OpcMap", "[", "", "]", "[", "", "]", "[", "", "]", "=", "{", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", "}", ";", "unsigned", "Opc", "=", "OpcMap", "[", "", "]", "[", "N", "->", "isDivergent", "(", ")", "]", "[", "IsAdd", "]", ";", "unsigned", "CarryOpc", "=", "OpcMap", "[", "", "]", "[", "N", "->", "isDivergent", "(", ")", "]", "[", "IsAdd", "]", ";", "SDNode", "*", "AddLo", ";", "if", "(", "!", "ConsumeCarry", ")", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Args", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUISelDAGToDAG15", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41015, "Length": 281, "Cover_Rate": 0.4921190893169877} {"Template_token": ["", "}", "const", "GCNSubtarget", "*", "ST", "=", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "Subtarget", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "bool", "UseSCCBr", "=", "isCBranchSCC", "(", "N", ")", "&&", "isUniformBr", "(", "N", ")", ";", "unsigned", "BrOp", "=", "UseSCCBr", "?", "", ":", "", ";", "Register", "CondReg", "=", "UseSCCBr", "?", "", ":", "TRI", "->", "getVCC", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "!", "UseSCCBr", ")", "{"], "ground_truth": ["Cond", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ",", "SL", ",", "", ",", "CurDAG", "->", "getRegister", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ",", "", ")", ",", "Cond", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG15", "Func": "SelectBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41016, "Length": 119, "Cover_Rate": 0.4817813765182186} {"Template_token": ["", "bool", "UseSCCBr", "=", "isCBranchSCC", "(", "N", ")", "&&", "isUniformBr", "(", "N", ")", ";", "unsigned", "BrOp", "=", "UseSCCBr", "?", "", ":", "", ";", "Register", "CondReg", "=", "UseSCCBr", "?", "", ":", "TRI", "->", "getVCC", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "!", "UseSCCBr", ")", "{", "Cond", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ",", "SL", ",", "", ",", "CurDAG", "->", "getRegister", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ",", "", ")", ",", "Cond", ")", ",", "", ")", ";", "}"], "ground_truth": ["SDValue", "VCC", "=", "CurDAG", "->", "getCopyToReg", "(", "N", "->", "getOperand", "(", "", ")", ",", "SL", ",", "CondReg", ",", "Cond", ")", ";"], "File": "AMDGPUISelDAGToDAG15", "Func": "SelectBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41017, "Length": 114, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "MachineSDNode", "*", "MovHighBits", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "HighBits", ")", ";", "VAddr", "=", "SDValue", "(", "MovHighBits", ",", "", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ";", "SOffset", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "CurDAG", "->", "getRegister", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "C1", "->", "getZExtValue", "(", ")", ")", "&&", "(", "!", "Subtarget", "->", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", ")", ")", "{", "std", "::", "tie", "(", "VAddr", ",", "SOffset", ")", "=", "foldFrameIndex", "(", "N0", ")", ";"], "ground_truth": ["ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG15", "Func": "SelectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41018, "Length": 196, "Cover_Rate": 0.5355191256830601} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "C1", "->", "getZExtValue", "(", ")", ")", "&&", "(", "!", "Subtarget", "->", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", ")", ")", "{", "std", "::", "tie", "(", "VAddr", ",", "SOffset", ")", "=", "foldFrameIndex", "(", "N0", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG15", "Func": "SelectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41019, "Length": 111, "Cover_Rate": 0.30327868852459017} {"Template_token": ["", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ";", "SOffset", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "CurDAG", "->", "getRegister", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG15", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41020, "Length": 65, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "SRsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ";", "SOffset", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "CurDAG", "->", "getRegister", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG15", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41021, "Length": 107, "Cover_Rate": 0.5944444444444444} {"Template_token": ["", "if", "(", "auto", "Imm", "=", "", "(", "*", "Subtarget", ",", "C", "->", "getZExtValue", "(", ")", ",", "true", ")", ")", "{"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "*", "Imm", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG15", "Func": "SelectSMRDBufferImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41022, "Length": 37, "Cover_Rate": 0.46835443037974683} {"Template_token": ["", "Offset", "=", "ByteOffsetNode", ";", "Imm", "=", "false", ";", "return", "true", ";", "}", "if", "(", "ByteOffsetNode", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ByteOffsetNode", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "Offset", "=", "ByteOffsetNode", ".", "getOperand", "(", "", ")", ";", "Imm", "=", "false", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "SDLoc", "SL", "(", "ByteOffsetNode", ")", ";", "int64_t", "ByteOffset", "=", "C", "->", "getSExtValue", "(", ")", ";", "Optional", "<", "int64_t", ">", "EncodedOffset", "=", "", "(", "*", "Subtarget", ",", "ByteOffset", ",", "false", ")", ";", "if", "(", "EncodedOffset", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "*", "EncodedOffset", ",", "SL", ",", "", ")", ";", "Imm", "=", "true", ";", "return", "true", ";", "}", "if", "(", "ByteOffset", "<", "", ")", "return", "false", ";", "EncodedOffset", "=", "", "(", "*", "Subtarget", ",", "ByteOffset", ")", ";", "if", "(", "EncodedOffset", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "*", "EncodedOffset", ",", "SL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "isUInt", "<", "", ">", "(", "ByteOffset", ")", "&&", "!", "isInt", "<", "", ">", "(", "ByteOffset", ")", ")", "return", "false", ";", "SDValue", "C32Bit", "=", "CurDAG", "->", "getTargetConstant", "(", "ByteOffset", ",", "SL", ",", "", ")", ";"], "ground_truth": ["Offset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "C32Bit", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG15", "Func": "SelectSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41023, "Length": 222, "Cover_Rate": 0.7326732673267327} {"Template_token": ["", "if", "(", "ByteOffsetNode", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "Offset", "=", "ByteOffsetNode", ".", "getOperand", "(", "", ")", ";", "Imm", "=", "false", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "SDLoc", "SL", "(", "ByteOffsetNode", ")", ";", "int64_t", "ByteOffset", "=", "C", "->", "getSExtValue", "(", ")", ";", "Optional", "<", "int64_t", ">", "EncodedOffset", "=", "", "(", "*", "Subtarget", ",", "ByteOffset", ",", "false", ")", ";", "if", "(", "EncodedOffset", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "*", "EncodedOffset", ",", "SL", ",", "", ")", ";", "Imm", "=", "true", ";", "return", "true", ";", "}", "if", "(", "ByteOffset", "<", "", ")", "return", "false", ";", "EncodedOffset", "=", "", "(", "*", "Subtarget", ",", "ByteOffset", ")", ";", "if", "(", "EncodedOffset", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "*", "EncodedOffset", ",", "SL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "isUInt", "<", "", ">", "(", "ByteOffset", ")", "&&", "!", "isInt", "<", "", ">", "(", "ByteOffset", ")", ")", "return", "false", ";", "SDValue", "C32Bit", "=", "CurDAG", "->", "getTargetConstant", "(", "ByteOffset", ",", "SL", ",", "", ")", ";", "Offset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "C32Bit", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG15", "Func": "SelectSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41024, "Length": 202, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "LoopInfo", "*", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "for", "(", "auto", "&", "L", ":", "LI", "->", "getLoopsInPreorder", "(", ")", ")", "{", "assert", "(", "L", "->", "isLCSSAForm", "(", "DT", ")", ")", ";", "}", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "ground_truth": ["return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "AMDGPUISelDAGToDAG16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41025, "Length": 60, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "for", "(", "auto", "&", "L", ":", "LI", "->", "getLoopsInPreorder", "(", ")", ")", "{", "assert", "(", "L", "->", "isLCSSAForm", "(", "DT", ")", ")", ";", "}", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "ground_truth": ["return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "AMDGPUISelDAGToDAG16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41026, "Length": 44, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "MemIntrinsicSDNode", "*", "M", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "MachineMemOperand", "*", "MMO", "=", "M", "->", "getMemOperand", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "ConstOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BaseOffset", ")", ")", "{", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "", ",", "SL", ",", "", ")", ")", ";", "ImmOffset", "=", "ConstOffset", "->", "getZExtValue", "(", ")", "+", "", ";", "}", "else", "{", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "BaseOffset", ")", ")", "{", "ImmOffset", "=", "BaseOffset", ".", "getConstantOperandVal", "(", "", ")", ";", "BaseOffset", "=", "BaseOffset", ".", "getOperand", "(", "", ")", ";", "}", "SDNode", "*", "SGPROffset", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "BaseOffset", ")", ";", "SDNode", "*", "M0Base", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "SDValue", "(", "SGPROffset", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "glueCopyToM0", "(", "N", ",", "SDValue", "(", "M0Base", ",", "", ")", ")", ";", "}", "SDValue", "V0", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Glue", ";", "if", "(", "HasVSrc", ")", "{", "SDValue", "VSrc0", "=", "N", "->", "getOperand", "(", "", ")", ";", "V0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "CopyToV0", "=", "CurDAG", "->", "getCopyToReg", "(", "N", "->", "getOperand", "(", "", ")", ",", "SL", ",", "V0", ",", "VSrc0", ",", "N", "->", "getOperand", "(", "N", "->", "getNumOperands", "(", ")", "-", "", ")", ")", ";", "Chain", "=", "CopyToV0", ";", "Glue", "=", "CopyToV0", ".", "getValue", "(", "", ")", ";", "}", "SDValue", "OffsetField", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmOffset", ",", "SL", ",", "", ")", ";", "SDValue", "GDS", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "const", "unsigned", "Opc", "=", "gwsIntrinToOpcode", "(", "IntrID", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "File": "AMDGPUISelDAGToDAG16", "Func": "SelectDS_GWS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41028, "Length": 294, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr64", ")", ";", "if", "(", "C", "->", "getSExtValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "SRsrc", "=", "SDValue", "(", "Lowering", ".", "wrapAddr64Rsrc", "(", "*", "CurDAG", ",", "DL", ",", "Ptr", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG16", "Func": "SelectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41029, "Length": 71, "Cover_Rate": 0.4226190476190476} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isConstantLoad", "(", "const", "MemSDNode", "*", "N", ",", "int", "CbId", ")", "const", "{", "if", "(", "!", "N", "->", "readMem", "(", ")", ")", "return", "false", ";", "if", "(", "CbId", "==", "-", "", ")", "return", "N", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", ";", "return", "N", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_BUFFER_0", "+", "CbId", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG18", "Func": "isConstantLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41030, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "DAGToDAGISel", "::", "DAGToDAGISel", "(", "TargetMachine", "*", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "*", "TM", ",", "OptLevel", ")", "{"], "ground_truth": ["EnableLateStructurizeCFG", "=", "TargetMachine", "::", "EnableLateStructurizeCFG", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41031, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "SDValue", "TFI", "=", "FI", "?", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ":", "N", ";", "return", "std", "::", "make_pair", "(", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "foldFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41033, "Length": 45, "Cover_Rate": 0.5487804878048781} {"Template_token": ["", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "SelectionDAGISel", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41034, "Length": 17, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "void", "DAGToDAGISel", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "ArgumentUsageInfo", ">", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41035, "Length": 20, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "SDValue", "BaseLo", "=", "Lo", ".", "getOperand", "(", "", ")", ";", "SDValue", "BaseHi", "=", "Addr", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "if", "(", "BaseLo", ".", "getOpcode", "(", ")", "==", "", "&&", "BaseHi", ".", "getOpcode", "(", ")", "==", "", "&&", "BaseLo", ".", "getOperand", "(", "", ")", "==", "BaseHi", ".", "getOperand", "(", "", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "BaseLo", ".", "getOperand", "(", "", ")", ")", "&&", "BaseLo", ".", "getConstantOperandVal", "(", "", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "BaseHi", ".", "getOperand", "(", "", ")", ")", "&&", "BaseHi", ".", "getConstantOperandVal", "(", "", ")", "==", "", ")", "{", "N0", "=", "BaseLo", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "N1", "=", "Lo", ".", "getOperand", "(", "", ")", ";", "return", "true", ";", "}", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "getBaseWithOffsetUsingSplitOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41036, "Length": 134, "Cover_Rate": 0.5775862068965517} {"Template_token": ["", "unsigned", "Opcode", "=", "IsSigned", "?", "", ":", "", ";", "uint32_t", "PackedVal", "=", "Offset", "|", "(", "Width", "<<", "", ")", ";", "SDValue", "PackedConst", "=", "CurDAG", "->", "getTargetConstant", "(", "PackedVal", ",", "DL", ",", "", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Val", ",", "PackedConst", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "getBFE32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41037, "Length": 51, "Cover_Rate": 0.3227848101265823} {"Template_token": ["", "return", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "}", "return", "nullptr", ";", "}", "switch", "(", "N", "->", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "{", "const", "MCInstrDesc", "&", "Desc", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "unsigned", "OpIdx", "=", "Desc", ".", "getNumDefs", "(", ")", "+", "OpNo", ";", "if", "(", "OpIdx", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "nullptr", ";", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "if", "(", "RegClass", "==", "-", "", ")", "return", "nullptr", ";", "return", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RegClass", ")", ";", "}", "case", "", ":", "{"], "ground_truth": ["unsigned", "RCID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "getOperandRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41038, "Length": 128, "Cover_Rate": 0.4266666666666667} {"Template_token": ["", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "}", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "Subtarget", ")", "->", "getRegisterInfo", "(", ")", ";", "return", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "}", "return", "nullptr", ";", "}", "switch", "(", "N", "->", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "{", "const", "MCInstrDesc", "&", "Desc", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "unsigned", "OpIdx", "=", "Desc", ".", "getNumDefs", "(", ")", "+", "OpNo", ";", "if", "(", "OpIdx", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "nullptr", ";"], "ground_truth": ["int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "getOperandRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41039, "Length": 109, "Cover_Rate": 0.36333333333333334} {"Template_token": ["", "RHS", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "getBaseWithOffsetUsingSplitOR", "(", "*", "CurDAG", ",", "Addr", ",", "LHS", ",", "RHS", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG19", "Func": "isBaseWithConstantOffset64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41040, "Length": 28, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "auto", "RC", "=", "TRI", ".", "getPhysRegClass", "(", "cast", "<", "RegisterSDNode", ">", "(", "Val", ".", "getOperand", "(", "", ")", ")", "->", "getReg", "(", ")", ")", ";", "return", "RC", "&&", "TRI", ".", "isSGPRClass", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "IsCopyFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41041, "Length": 36, "Cover_Rate": 0.5625} {"Template_token": ["", "if", "(", "Offset0", "%", "Size", "!=", "", "||", "Offset1", "%", "Size", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "isUInt", "<", "", ">", "(", "Offset0", "/", "Size", ")", "||", "!", "isUInt", "<", "", ">", "(", "Offset1", "/", "Size", ")", ")", "return", "false", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "isDSOffset2Legal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41042, "Length": 44, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isDSOffsetLegal", "(", "SDValue", "Base", ",", "unsigned", "Offset", ")", "const", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Base", "||", "Subtarget", "->", "hasUsableDSOffset", "(", ")", "||", "Subtarget", "->", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41043, "Length": 47, "Cover_Rate": 0.8392857142857143} {"Template_token": ["", "if", "(", "!", "Base", "||", "Subtarget", "->", "hasUsableDSOffset", "(", ")", "||", "Subtarget", "->", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "CurDAG", "->", "SignBitIsZero", "(", "Base", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41044, "Length": 28, "Cover_Rate": 0.5} {"Template_token": ["", "}", "}", "if", "(", "In", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "Srl", "=", "In", ".", "getOperand", "(", "", ")", ";", "if", "(", "Srl", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "ShiftAmt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Srl", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "ShiftAmt", "->", "getZExtValue", "(", ")", "==", "", ")", "{", "Out", "=", "stripBitcast", "(", "Srl", ".", "getOperand", "(", "", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "isExtractHiElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41045, "Length": 84, "Cover_Rate": 0.4970414201183432} {"Template_token": ["", "Out", "=", "In", ".", "getOperand", "(", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "In", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "Srl", "=", "In", ".", "getOperand", "(", "", ")", ";", "if", "(", "Srl", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "ShiftAmt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Srl", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "ShiftAmt", "->", "getZExtValue", "(", ")", "==", "", ")", "{"], "ground_truth": ["Out", "=", "stripBitcast", "(", "Srl", ".", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "isExtractHiElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41046, "Length": 91, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isNoNanSrc", "(", "SDValue", "N", ")", "const", "{", "if", "(", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "return", "true", ";"], "ground_truth": ["if", "(", "N", "->", "getFlags", "(", ")", ".", "hasNoNaNs", "(", ")", ")", "return", "true", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "isNoNanSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41047, "Length": 36, "Cover_Rate": 0.8} {"Template_token": ["", "auto", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "return", "Ld", "->", "getAlignment", "(", ")", ">=", "", "&&", "(", "(", "(", "Ld", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "Ld", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "&&", "!", "N", "->", "isDivergent", "(", ")", ")", "||", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "Ld", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "&&", "Ld", "->", "isSimple", "(", ")", "&&", "!", "N", "->", "isDivergent", "(", ")", "&&", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", "->", "isMemOpHasNoClobberedMemOperand", "(", "N", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "isUniformLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41048, "Length": 102, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "auto", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "return", "Ld", "->", "getAlignment", "(", ")", ">=", "", "&&", "(", "(", "(", "Ld", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "Ld", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "&&", "!", "N", "->", "isDivergent", "(", ")", ")", "||", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "Ld", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "&&", "Ld", "->", "isSimple", "(", ")", "&&", "!", "N", "->", "isDivergent", "(", ")", "&&", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", "->", "isMemOpHasNoClobberedMemOperand", "(", "N", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "isUniformLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41049, "Length": 102, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "static", "SDValue", "matchZExtFromI32", "(", "SDValue", "Op", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ExtSrc", "=", "Op", ".", "getOperand", "(", "", ")", ";", "return", "(", "ExtSrc", ".", "getValueType", "(", ")", "==", "", ")", "?", "ExtSrc", ":", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "matchZExtFromI32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41050, "Length": 51, "Cover_Rate": 0.9272727272727272} {"Template_token": ["", "if", "(", "N", "->", "isDivergent", "(", ")", ")", "{", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "LHS", ",", "RHS", ",", "CI", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "{", "}", ",", "", ")", "}", ")", ";", "}", "else", "{", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "LHS", ",", "RHS", ",", "CI", "}", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectAddcSubb", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41052, "Length": 102, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "CI", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N", "->", "isDivergent", "(", ")", ")", "{", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "LHS", ",", "RHS", ",", "CI", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "{", "}", ",", "", ")", "}", ")", ";", "}", "else", "{", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "LHS", ",", "RHS", ",", "CI", "}", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectAddcSubb", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41053, "Length": 132, "Cover_Rate": 0.8148148148148148} {"Template_token": ["", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "bool", "ConsumeCarry", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "ProduceCarry", "=", "ConsumeCarry", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "IsAdd", "=", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDNode", "*", "Lo0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "LHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "LHS", ",", "Sub1", ")", ";", "SDNode", "*", "Lo1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "RHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "RHS", ",", "Sub1", ")", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ";", "static", "const", "unsigned", "OpcMap", "[", "", "]", "[", "", "]", "[", "", "]", "=", "{", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", "}", ";", "unsigned", "Opc", "=", "OpcMap", "[", "", "]", "[", "N", "->", "isDivergent", "(", ")", "]", "[", "IsAdd", "]", ";"], "ground_truth": ["unsigned", "CarryOpc", "=", "OpcMap", "[", "", "]", "[", "N", "->", "isDivergent", "(", ")", "]", "[", "IsAdd", "]", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41054, "Length": 280, "Cover_Rate": 0.4903677758318739} {"Template_token": ["", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ";", "static", "const", "unsigned", "OpcMap", "[", "", "]", "[", "", "]", "[", "", "]", "=", "{", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", "}", ";", "unsigned", "Opc", "=", "OpcMap", "[", "", "]", "[", "N", "->", "isDivergent", "(", ")", "]", "[", "IsAdd", "]", ";", "unsigned", "CarryOpc", "=", "OpcMap", "[", "", "]", "[", "N", "->", "isDivergent", "(", ")", "]", "[", "IsAdd", "]", ";", "SDNode", "*", "AddLo", ";", "if", "(", "!", "ConsumeCarry", ")", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "else", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ",", "Args", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41055, "Length": 185, "Cover_Rate": 0.3239929947460595} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "MachineSDNode", "*", "CmpSwap", "=", "nullptr", ";", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "{", "SDValue", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ";", "if", "(", "SelectMUBUFAddr64", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "CPol", "=", "CurDAG", "->", "getTargetConstant", "(", "", "::", "GLC", ",", "SL", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "CPol", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "CPol", "=", "CurDAG", "->", "getTargetConstant", "(", "", "::", "GLC", ",", "SL", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "CPol", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "MachineMemOperand", "*", "MMO", "=", "Mem", "->", "getMemOperand", "(", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "CmpSwap", ",", "{", "MMO", "}", ")", ";", "unsigned", "SubReg", "=", "Is32", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "Extract", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubReg", ",", "SL", ",", "VT", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41056, "Length": 306, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectDIV_SCALE", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "VT", "==", "", "||", "VT", "==", "", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Ops", "[", "", "]", ";", "SelectVOP3BMods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "ground_truth": ["SelectVOP3BMods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41057, "Length": 106, "Cover_Rate": 0.6883116883116883} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Opnds", ";", "Opnds", ".", "push_back", "(", "Zero", ")", ";", "Opnds", ".", "push_back", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "SubOp", "=", "", ";", "if", "(", "Subtarget", "->", "hasAddNoCarry", "(", ")", ")", "{", "SubOp", "=", "", ";", "Opnds", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "", ",", "{", "}", ",", "", ")", ")", ";", "}", "MachineSDNode", "*", "MachineSub", "=", "CurDAG", "->", "getMachineNode", "(", "SubOp", ",", "DL", ",", "", ",", "Opnds", ")", ";", "Base", "=", "SDValue", "(", "MachineSub", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "ByteOffset", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "}", "else", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "isDSOffsetLegal", "(", "SDValue", "(", ")", ",", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "MachineSDNode", "*", "MovZero", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Zero", ")", ";", "Base", "=", "SDValue", "(", "MovZero", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["Base", "=", "Addr", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41060, "Length": 214, "Cover_Rate": 0.4543524416135881} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectDS64Bit4ByteAligned", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset0", ",", "SDValue", "&", "Offset1", ")", "const", "{"], "ground_truth": ["return", "SelectDSReadWrite2", "(", "Addr", ",", "Base", ",", "Offset0", ",", "Offset1", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectDS64Bit4ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41062, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectDSAppendConsume", "(", "SDNode", "*", "N", ",", "unsigned", "IntrID", ")", "{", "unsigned", "Opc", "=", "IntrID", "==", "", "?", "", ":", "", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ptr", "=", "N", "->", "getOperand", "(", "", ")", ";", "MemIntrinsicSDNode", "*", "M", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "MachineMemOperand", "*", "MMO", "=", "M", "->", "getMemOperand", "(", ")", ";", "bool", "IsGDS", "=", "M", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", ";", "SDValue", "Offset", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Ptr", ")", ")", "{", "SDValue", "PtrBase", "=", "Ptr", ".", "getOperand", "(", "", ")", ";", "SDValue", "PtrOffset", "=", "Ptr", ".", "getOperand", "(", "", ")", ";", "const", "APInt", "&", "OffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "PtrOffset", ")", "->", "getAPIntValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "PtrBase", ",", "OffsetVal", ".", "getZExtValue", "(", ")", ")", ")", "{", "N", "=", "glueCopyToM0", "(", "N", ",", "PtrBase", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "", ")", ";", "}", "}", "if", "(", "!", "Offset", ")", "{"], "ground_truth": ["N", "=", "glueCopyToM0", "(", "N", ",", "Ptr", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectDSAppendConsume", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41063, "Length": 184, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "N", "=", "glueCopyToM0", "(", "N", ",", "Ptr", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Offset", ",", "CurDAG", "->", "getTargetConstant", "(", "IsGDS", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Chain", ",", "N", "->", "getOperand", "(", "N", "->", "getNumOperands", "(", ")", "-", "", ")", "}", ";", "SDNode", "*", "Selected", "=", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "Selected", ")", ",", "{", "MMO", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectDSAppendConsume", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41064, "Length": 101, "Cover_Rate": 0.3506944444444444} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectDSReadWrite2", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset0", ",", "SDValue", "&", "Offset1", ",", "unsigned", "Size", ")", "const", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "unsigned", "OffsetValue0", "=", "C1", "->", "getZExtValue", "(", ")", ";", "unsigned", "OffsetValue1", "=", "OffsetValue0", "+", "Size", ";", "if", "(", "isDSOffset2Legal", "(", "N0", ",", "OffsetValue0", ",", "OffsetValue1", ",", "Size", ")", ")", "{", "Base", "=", "N0", ";", "Offset0", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetValue0", "/", "Size", ",", "DL", ",", "", ")", ";", "Offset1", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetValue1", "/", "Size", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ")", "{", "unsigned", "OffsetValue0", "=", "C", "->", "getZExtValue", "(", ")", ";", "unsigned", "OffsetValue1", "=", "OffsetValue0", "+", "Size", ";", "if", "(", "isDSOffset2Legal", "(", "SDValue", "(", ")", ",", "OffsetValue0", ",", "OffsetValue1", ",", "Size", ")", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";"], "ground_truth": ["SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectDSReadWrite2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41065, "Length": 227, "Cover_Rate": 0.3840947546531303} {"Template_token": ["", "return", ";", "}", "const", "bool", "HasVSrc", "=", "N", "->", "getNumOperands", "(", ")", "==", "", ";", "assert", "(", "HasVSrc", "||", "N", "->", "getNumOperands", "(", ")", "==", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BaseOffset", "=", "N", "->", "getOperand", "(", "HasVSrc", "?", "", ":", "", ")", ";", "int", "ImmOffset", "=", "", ";", "MemIntrinsicSDNode", "*", "M", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "MachineMemOperand", "*", "MMO", "=", "M", "->", "getMemOperand", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "ConstOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BaseOffset", ")", ")", "{", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "ImmOffset", "=", "ConstOffset", "->", "getZExtValue", "(", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "BaseOffset", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectDS_GWS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41066, "Length": 127, "Cover_Rate": 0.3460490463215259} {"Template_token": ["", "BaseOffset", "=", "BaseOffset", ".", "getOperand", "(", "", ")", ";", "}", "SDNode", "*", "SGPROffset", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "BaseOffset", ")", ";", "SDNode", "*", "M0Base", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "SDValue", "(", "SGPROffset", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "glueCopyToM0", "(", "N", ",", "SDValue", "(", "M0Base", ",", "", ")", ")", ";", "}", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "OffsetField", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmOffset", ",", "SL", ",", "", ")", ";", "const", "unsigned", "Opc", "=", "gwsIntrinToOpcode", "(", "IntrID", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "HasVSrc", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "OffsetField", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";"], "ground_truth": ["SDNode", "*", "Selected", "=", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectDS_GWS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41067, "Length": 165, "Cover_Rate": 0.44959128065395093} {"Template_token": ["", "Opnds", ".", "push_back", "(", "N0", ")", ";", "Opnds", ".", "push_back", "(", "AddOffsetLo", ")", ";", "unsigned", "AddOp", "=", "", ";", "if", "(", "Subtarget", "->", "hasAddNoCarry", "(", ")", ")", "{", "AddOp", "=", "", ";", "Opnds", ".", "push_back", "(", "Clamp", ")", ";", "}", "Addr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "AddOp", ",", "DL", ",", "", ",", "Opnds", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDNode", "*", "N0Lo", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "N0", ",", "Sub0", ")", ";", "SDNode", "*", "N0Hi", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "N0", ",", "Sub1", ")", ";", "SDValue", "AddOffsetHi", "=", "getMaterializedScalarImm32", "(", "Hi_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ";", "SDNode", "*", "Add", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "VTs", ",", "{", "AddOffsetLo", ",", "SDValue", "(", "N0Lo", ",", "", ")", ",", "Clamp", "}", ")", ";", "SDNode", "*", "Addc", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "VTs", ",", "{", "AddOffsetHi", ",", "SDValue", "(", "N0Hi", ",", "", ")", ",", "SDValue", "(", "Add", ",", "", ")", ",", "Clamp", "}", ")", ";", "SDValue", "RegSequenceArgs", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "Add", ",", "", ")", ",", "Sub0", ",", "SDValue", "(", "Addc", ",", "", ")", ",", "Sub1", "}", ";", "Addr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "RegSequenceArgs", ")", ",", "", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41070, "Length": 280, "Cover_Rate": 0.48951048951048953} {"Template_token": ["", "bool", "UseFMAC", "=", "Subtarget", "->", "hasDLInsts", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "", "]", ")", "->", "isZero", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "", "]", ")", "->", "isZero", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "", "]", ")", "->", "isZero", "(", ")", ";", "unsigned", "Opcode", "=", "UseFMAC", "?", "", ":", "", ";"], "ground_truth": ["CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectFMA_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41071, "Length": 80, "Cover_Rate": 0.39800995024875624} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Ops", "[", "", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";", "Ops", "[", "", "]", "=", "N", "->", "getOperand", "(", "", ")", ";", "Ops", "[", "", "]", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["bool", "UseFMAC", "=", "Subtarget", "->", "hasDLInsts", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "", "]", ")", "->", "isZero", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "", "]", ")", "->", "isZero", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "", "]", ")", "->", "isZero", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectFMA_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41072, "Length": 160, "Cover_Rate": 0.7960199004975125} {"Template_token": ["", "return", "SelectFlatOffsetImpl", "(", "N", ",", "Addr", ",", "VAddr", ",", "Offset", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectGlobalOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41074, "Length": 15, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "unsigned", "Opc", "=", "Signed", "?", "", ":", "", ";", "SDValue", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "Clamp", "}", ";"], "ground_truth": ["CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectMAD_64_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41075, "Length": 70, "Cover_Rate": 0.660377358490566} {"Template_token": ["", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "Opc", "=", "Signed", "?", "", ":", "", ";", "SDValue", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "Clamp", "}", ";"], "ground_truth": ["CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectMAD_64_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41076, "Length": 81, "Cover_Rate": 0.7641509433962265} {"Template_token": ["", "SDLoc", "DL", "(", "Index", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Index", ")", ")", "{", "SDValue", "N0", "=", "Index", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Index", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "C1", "->", "getSExtValue", "(", ")", "<=", "", "||", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", "||", "(", "Index", "->", "getOpcode", "(", ")", "==", "", "&&", "C1", "->", "getSExtValue", "(", ")", ">=", "", ")", ")", "{", "Base", "=", "N0", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Index", ")", ")", "return", "false", ";"], "ground_truth": ["Base", "=", "Index", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectMOVRELOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41077, "Length": 127, "Cover_Rate": 0.7559523809523809} {"Template_token": ["", "SDLoc", "DL", "(", "Addr", ")", ";", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "SRsrc", "=", "SDValue", "(", "Lowering", ".", "wrapAddr64Rsrc", "(", "*", "CurDAG", ",", "DL", ",", "Ptr", ")", ",", "", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41078, "Length": 51, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "if", "(", "!", "SelectMUBUF", "(", "Addr", ",", "Ptr", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "Offen", ",", "Idxen", ",", "Addr64", ")", ")", "return", "false", ";", "if", "(", "!", "cast", "<", "ConstantSDNode", ">", "(", "Offen", ")", "->", "getSExtValue", "(", ")", "&&", "!", "cast", "<", "ConstantSDNode", ">", "(", "Idxen", ")", "->", "getSExtValue", "(", ")", "&&", "!", "cast", "<", "ConstantSDNode", ">", "(", "Addr64", ")", "->", "getSExtValue", "(", ")", ")", "{", "uint64_t", "Rsrc", "=", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", "|", "APInt", "::", "getAllOnes", "(", "", ")", ".", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "Addr", ")", ";", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "SRsrc", "=", "SDValue", "(", "Lowering", ".", "buildRSRC", "(", "*", "CurDAG", ",", "DL", ",", "Ptr", ",", "", ",", "Rsrc", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41079, "Length": 141, "Cover_Rate": 0.7268041237113402} {"Template_token": ["", "SDValue", "HighBits", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "~", "", ",", "DL", ",", "", ")", ";", "MachineSDNode", "*", "MovHighBits", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "HighBits", ")", ";", "VAddr", "=", "SDValue", "(", "MovHighBits", ",", "", ")", ";", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "C1", "->", "getZExtValue", "(", ")", ")", "&&", "(", "!", "Subtarget", "->", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", ")", ")", "{", "std", "::", "tie", "(", "VAddr", ",", "SOffset", ")", "=", "foldFrameIndex", "(", "N0", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "std", "::", "tie", "(", "VAddr", ",", "SOffset", ")", "=", "foldFrameIndex", "(", "Addr", ")", ";"], "ground_truth": ["ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41080, "Length": 211, "Cover_Rate": 0.6028571428571429} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Rsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "int64_t", "Imm", "=", "CAddr", "->", "getSExtValue", "(", ")", ";", "const", "int64_t", "NullPtr", "=", "TargetMachine", "::", "getNullPointerValue", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "if", "(", "Imm", "!=", "NullPtr", ")", "{", "SDValue", "HighBits", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "~", "", ",", "DL", ",", "", ")", ";", "MachineSDNode", "*", "MovHighBits", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "HighBits", ")", ";", "VAddr", "=", "SDValue", "(", "MovHighBits", ",", "", ")", ";", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "", ",", "DL", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41081, "Length": 158, "Cover_Rate": 0.4514285714285714} {"Template_token": ["", "ConstantSDNode", "*", "CAddr", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CAddr", "||", "!", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "IsCopyFromSGPR", "(", "*", "TRI", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "SOffset", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "(", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "&&", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "return", "false", ";", "}"], "ground_truth": ["SRsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41082, "Length": 141, "Cover_Rate": 0.47635135135135137} {"Template_token": ["", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CAddr", "||", "!", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "IsCopyFromSGPR", "(", "*", "TRI", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "SOffset", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "(", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "&&", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "return", "false", ";", "}", "SRsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41083, "Length": 143, "Cover_Rate": 0.4831081081081081} {"Template_token": ["", "}", "else", "if", "(", "SAddr", ".", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "FrameIndexSDNode", ">", "(", "SAddr", ".", "getOperand", "(", "", ")", ")", ")", "{", "auto", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "SAddr", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ";", "SAddr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "SAddr", ")", ",", "", ",", "TFI", ",", "SAddr", ".", "getOperand", "(", "", ")", ")", ",", "", ")", ";", "}", "return", "SAddr", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectSAddrFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41084, "Length": 98, "Cover_Rate": 0.6533333333333333} {"Template_token": ["", "int64_t", "SplitImmOffset", ",", "RemainderOffset", ";", "std", "::", "tie", "(", "SplitImmOffset", ",", "RemainderOffset", ")", "=", "TII", "->", "splitFlatOffset", "(", "COffsetVal", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "", ")", ";", "COffsetVal", "=", "SplitImmOffset", ";", "SDValue", "AddOffset", "=", "SAddr", ".", "getOpcode", "(", ")", "==", "", "?", "getMaterializedScalarImm32", "(", "Lo_32", "(", "RemainderOffset", ")", ",", "DL", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "RemainderOffset", ",", "DL", ",", "", ")", ";", "SAddr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "SAddr", ",", "AddOffset", ")", ",", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "COffsetVal", ",", "DL", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectScratchSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41087, "Length": 103, "Cover_Rate": 0.42213114754098363} {"Template_token": ["", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", "||", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "getBaseWithOffsetUsingSplitOR", "(", "*", "CurDAG", ",", "Addr", ",", "N0", ",", "N1", ")", ")", "{", "assert", "(", "N0", "&&", "N1", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N1", ")", ")", ";", "}", "if", "(", "N0", "&&", "N1", ")", "{", "if", "(", "SelectSMRDOffset", "(", "N1", ",", "Offset", ",", "Imm", ")", ")", "{", "SBase", "=", "Expand32BitAddress", "(", "N0", ")", ";", "return", "true", ";", "}", "}", "}"], "ground_truth": ["SBase", "=", "Expand32BitAddress", "(", "Addr", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41088, "Length": 108, "Cover_Rate": 0.5654450261780105} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "SDValue", "&", "And", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "Shift", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Shift", "&&", "Mask", ")", "{", "uint32_t", "ShiftVal", "=", "Shift", "->", "getZExtValue", "(", ")", ";", "uint32_t", "MaskVal", "=", "Mask", "->", "getZExtValue", "(", ")", ">>", "ShiftVal", ";", "if", "(", "isMask_32", "(", "MaskVal", ")", ")", "{", "uint32_t", "WidthVal", "=", "countPopulation", "(", "MaskVal", ")", ";", "ReplaceNode", "(", "N", ",", "getBFE32", "(", "false", ",", "SDLoc", "(", "N", ")", ",", "And", ".", "getOperand", "(", "", ")", ",", "ShiftVal", ",", "WidthVal", ")", ")", ";", "return", ";", "}", "}", "}", "else", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SelectS_BFEFromShifts", "(", "N", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectS_BFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41089, "Length": 166, "Cover_Rate": 0.34156378600823045} {"Template_token": ["", "uint32_t", "BVal", "=", "B", "->", "getZExtValue", "(", ")", ";", "uint32_t", "CVal", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "", "<", "BVal", "&&", "BVal", "<=", "CVal", "&&", "CVal", "<", "", ")", "{", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "ReplaceNode", "(", "N", ",", "getBFE32", "(", "Signed", ",", "SDLoc", "(", "N", ")", ",", "Shl", ".", "getOperand", "(", "", ")", ",", "CVal", "-", "BVal", ",", "", "-", "CVal", ")", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectS_BFEFromShifts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41090, "Length": 78, "Cover_Rate": 0.5234899328859061} {"Template_token": ["", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "{", "}", ",", "", ")", "}", ")", ";", "}", "else", "{", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectUADDO_USUBO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41091, "Length": 93, "Cover_Rate": 0.3891213389121339} {"Template_token": ["", "bool", "IsAdd", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "bool", "IsVALU", "=", "N", "->", "isDivergent", "(", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "N", "->", "use_begin", "(", ")", ",", "E", "=", "N", "->", "use_end", "(", ")", ";", "UI", "!=", "E", ";", "++", "UI", ")", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "", ")", "{", "if", "(", "(", "IsAdd", "&&", "(", "UI", "->", "getOpcode", "(", ")", "!=", "", ")", ")", "||", "(", "!", "IsAdd", "&&", "(", "UI", "->", "getOpcode", "(", ")", "!=", "", ")", ")", ")", "{", "IsVALU", "=", "true", ";", "break", ";", "}", "}", "if", "(", "IsVALU", ")", "{", "unsigned", "Opc", "=", "IsAdd", "?", "", ":", "", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "{", "}", ",", "", ")", "}", ")", ";", "}", "else", "{", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectUADDO_USUBO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41092, "Length": 210, "Cover_Rate": 0.8786610878661087} {"Template_token": ["", "if", "(", "SelectVOP3ModsImpl", "(", "In", ",", "Src", ",", "Mods", ",", "false", ")", ")", "{", "SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "Mods", ",", "SDLoc", "(", "In", ")", ",", "", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectVOP3BMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41093, "Length": 38, "Cover_Rate": 0.6229508196721312} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectVOP3BMods", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ")", "const", "{", "unsigned", "Mods", ";", "if", "(", "SelectVOP3ModsImpl", "(", "In", ",", "Src", ",", "Mods", ",", "false", ")", ")", "{", "SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "Mods", ",", "SDLoc", "(", "In", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectVOP3BMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41094, "Length": 58, "Cover_Rate": 0.9508196721311475} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectVOP3BMods0", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ",", "SDValue", "&", "Clamp", ",", "SDValue", "&", "Omod", ")", "const", "{", "SDLoc", "DL", "(", "In", ")", ";", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "return", "SelectVOP3BMods", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectVOP3BMods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41095, "Length": 69, "Cover_Rate": 0.9452054794520548} {"Template_token": ["", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectVOP3BMods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41096, "Length": 26, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "if", "(", "AllowAbs", "&&", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Mods", "|=", "", ";", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectVOP3ModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41097, "Length": 30, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "Mods", "=", "", ";", "Src", "=", "In", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Mods", "|=", "", ";", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "}"], "ground_truth": ["if", "(", "AllowAbs", "&&", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectVOP3ModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41098, "Length": 46, "Cover_Rate": 0.4946236559139785} {"Template_token": ["", "Mods", "^=", "", ";", "}", "if", "(", "isExtractHiElt", "(", "Lo", ",", "Lo", ")", ")", "Mods", "|=", "", ";", "if", "(", "isExtractHiElt", "(", "Hi", ",", "Hi", ")", ")", "Mods", "|=", "", ";", "unsigned", "VecSize", "=", "Src", ".", "getValueSizeInBits", "(", ")", ";", "Lo", "=", "stripExtractLoElt", "(", "Lo", ")", ";", "Hi", "=", "stripExtractLoElt", "(", "Hi", ")", ";", "if", "(", "Lo", ".", "getValueSizeInBits", "(", ")", ">", "VecSize", ")", "{", "Lo", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "(", "VecSize", ">", "", ")", "?", "", ":", "", ",", "SDLoc", "(", "In", ")", ",", "", "(", "VecSize", ")", ",", "Lo", ")", ";", "}", "if", "(", "Hi", ".", "getValueSizeInBits", "(", ")", ">", "VecSize", ")", "{", "Hi", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "(", "VecSize", ">", "", ")", "?", "", ":", "", ",", "SDLoc", "(", "In", ")", ",", "", "(", "VecSize", ")", ",", "Hi", ")", ";", "}", "assert", "(", "Lo", ".", "getValueSizeInBits", "(", ")", "<=", "VecSize", "&&", "Hi", ".", "getValueSizeInBits", "(", ")", "<=", "VecSize", ")", ";", "if", "(", "Lo", "==", "Hi", "&&", "!", "isInlineImmediate", "(", "Lo", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "VecSize", "==", "", "||", "VecSize", "==", "Lo", ".", "getValueSizeInBits", "(", ")", ")", "{", "Src", "=", "Lo", ";", "}", "else", "{", "assert", "(", "Lo", ".", "getValueSizeInBits", "(", ")", "==", "", "&&", "VecSize", "==", "", ")", ";", "SDLoc", "SL", "(", "In", ")", ";", "SDValue", "Undef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "SL", ",", "Lo", ".", "getValueType", "(", ")", ")", ",", "", ")", ";", "auto", "RC", "=", "Lo", "->", "isDivergent", "(", ")", "?", "", ":", "", ";", "const", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["CurDAG", "->", "getTargetConstant", "(", "RC", ",", "SL", ",", "", ")", ",", "Lo", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ",", "Undef", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", "}", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectVOP3PMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41099, "Length": 298, "Cover_Rate": 0.4414814814814815} {"Template_token": ["", "Lo", "=", "stripBitcast", "(", "Lo", ".", "getOperand", "(", "", ")", ")", ";", "Mods", "^=", "", ";", "}", "if", "(", "Hi", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Hi", "=", "stripBitcast", "(", "Hi", ".", "getOperand", "(", "", ")", ")", ";", "Mods", "^=", "", ";", "}", "if", "(", "isExtractHiElt", "(", "Lo", ",", "Lo", ")", ")", "Mods", "|=", "", ";", "if", "(", "isExtractHiElt", "(", "Hi", ",", "Hi", ")", ")", "Mods", "|=", "", ";", "unsigned", "VecSize", "=", "Src", ".", "getValueSizeInBits", "(", ")", ";", "Lo", "=", "stripExtractLoElt", "(", "Lo", ")", ";", "Hi", "=", "stripExtractLoElt", "(", "Hi", ")", ";", "if", "(", "Lo", ".", "getValueSizeInBits", "(", ")", ">", "VecSize", ")", "{", "Lo", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "(", "VecSize", ">", "", ")", "?", "", ":", "", ",", "SDLoc", "(", "In", ")", ",", "", "(", "VecSize", ")", ",", "Lo", ")", ";", "}", "if", "(", "Hi", ".", "getValueSizeInBits", "(", ")", ">", "VecSize", ")", "{", "Hi", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "(", "VecSize", ">", "", ")", "?", "", ":", "", ",", "SDLoc", "(", "In", ")", ",", "", "(", "VecSize", ")", ",", "Hi", ")", ";", "}", "assert", "(", "Lo", ".", "getValueSizeInBits", "(", ")", "<=", "VecSize", "&&", "Hi", ".", "getValueSizeInBits", "(", ")", "<=", "VecSize", ")", ";", "if", "(", "Lo", "==", "Hi", "&&", "!", "isInlineImmediate", "(", "Lo", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "VecSize", "==", "", "||", "VecSize", "==", "Lo", ".", "getValueSizeInBits", "(", ")", ")", "{", "Src", "=", "Lo", ";", "}", "else", "{", "assert", "(", "Lo", ".", "getValueSizeInBits", "(", ")", "==", "", "&&", "VecSize", "==", "", ")", ";", "SDLoc", "SL", "(", "In", ")", ";", "SDValue", "Undef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "SL", ",", "Lo", ".", "getValueType", "(", ")", ")", ",", "", ")", ";", "auto", "RC", "=", "Lo", "->", "isDivergent", "(", ")", "?", "", ":", "", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "RC", ",", "SL", ",", "", ")", ",", "Lo", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ",", "Undef", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", "}", ";", "Src", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "SL", ",", "Src", ".", "getValueType", "(", ")", ",", "Ops", ")", ",", "", ")", ";", "}", "SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "Mods", ",", "SDLoc", "(", "In", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "VecSize", "==", "", "&&", "Lo", "==", "Hi", "&&", "isa", "<", "ConstantFPSDNode", ">", "(", "Lo", ")", ")", "{", "uint64_t", "Lit", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Lo", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "", "(", "Lit", ",", "Subtarget", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectVOP3PMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41100, "Length": 441, "Cover_Rate": 0.6533333333333333} {"Template_token": ["", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "In", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "Idx", "->", "isZero", "(", ")", "&&", "In", ".", "getValueSizeInBits", "(", ")", "<=", "", ")", "return", "In", ".", "getOperand", "(", "", ")", ";", "}", "}", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Src", "=", "In", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "stripBitcast", "(", "Src", ")", ";", "}", "return", "In", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "stripExtractLoElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41101, "Length": 103, "Cover_Rate": 0.8956521739130435} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "In", ".", "getOperand", "(", "", ")", ")", ")", "{"], "ground_truth": ["if", "(", "Idx", "->", "isZero", "(", ")", "&&", "In", ".", "getValueSizeInBits", "(", ")", "<=", "", ")", "return", "In", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "stripExtractLoElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41102, "Length": 44, "Cover_Rate": 0.3826086956521739} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "SelectAddrSpaceCast", "(", "SDNode", "*", "N", ")", "{", "AddrSpaceCastSDNode", "*", "ASC", "=", "cast", "<", "AddrSpaceCastSDNode", ">", "(", "N", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "assert", "(", "Subtarget", "->", "hasFlatAddressSpace", "(", ")", "&&", "", ")", ";", "assert", "(", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", "&&", "ASC", "->", "getDestAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", ")", "&&", "", ")", ";", "assert", "(", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", "||", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", "&&", "", ")", ";", "SDValue", "Src", "=", "ASC", "->", "getOperand", "(", "", ")", ";", "EVT", "DestVT", "=", "ASC", "->", "getValueType", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "unsigned", "SrcSize", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "DestSize", "=", "DestVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "SrcSize", ">", "DestSize", ")", "{", "assert", "(", "SrcSize", "==", "", "&&", "DestSize", "==", "", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "DestVT", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "DestSize", ">", "SrcSize", ")", "{", "assert", "(", "SrcSize", "==", "", "&&", "DestSize", "==", "", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ";", "}", "assert", "(", "SrcSize", "==", "", "&&", "DestSize", "==", "", ")", ";", "return", "CurDAG", "->", "getNode", "(", "", ",", "DL", ",", "DestVT", ",", "Src", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG1", "Func": "SelectAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41104, "Length": 332, "Cover_Rate": 0.9325842696629213} {"Template_token": ["", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "else", "{", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N0", ";", "}", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", ";", "}", "else", "if", "(", "isUInt", "<", "", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ")", ",", "", ")", ";", "return", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG1", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41105, "Length": 253, "Cover_Rate": 0.5111111111111111} {"Template_token": ["", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "TFE", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Idxen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Offen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N2", ";"], "ground_truth": ["VAddr", "=", "N3", ";"], "File": "AMDGPUISelDAGToDAG1", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41106, "Length": 185, "Cover_Rate": 0.37373737373737376} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectMUBUFAddr64", "(", "SDValue", "Addr", ",", "SDValue", "&", "SRsrc", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "SOffset", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "GLC", ",", "SDValue", "&", "SLC", ",", "SDValue", "&", "TFE", ")", "const", "{", "SDValue", "Ptr", ",", "Offen", ",", "Idxen", ",", "Addr64", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "false", ";"], "File": "AMDGPUISelDAGToDAG1", "Func": "SelectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41107, "Length": 62, "Cover_Rate": 0.389937106918239} {"Template_token": ["", "SDLoc", "DL", "(", "Addr", ")", ";", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "SRsrc", "=", "SDValue", "(", "Lowering", ".", "wrapAddr64Rsrc", "(", "*", "CurDAG", ",", "DL", ",", "Ptr", ")", ",", "", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG1", "Func": "SelectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41108, "Length": 51, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "SelectMUBUF", "(", "Addr", ",", "Ptr", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "Offen", ",", "Idxen", ",", "Addr64", ",", "GLC", ",", "SLC", ",", "TFE", ")", ";"], "ground_truth": ["if", "(", "!", "cast", "<", "ConstantSDNode", ">", "(", "Offen", ")", "->", "getSExtValue", "(", ")", "&&", "!", "cast", "<", "ConstantSDNode", ">", "(", "Idxen", ")", "->", "getSExtValue", "(", ")", "&&", "!", "cast", "<", "ConstantSDNode", ">", "(", "Addr64", ")", "->", "getSExtValue", "(", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG1", "Func": "SelectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41109, "Length": 67, "Cover_Rate": 0.32524271844660196} {"Template_token": ["", "uint64_t", "Rsrc", "=", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", "|", "APInt", "::", "getAllOnesValue", "(", "", ")", ".", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "Addr", ")", ";", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";"], "ground_truth": ["SRsrc", "=", "SDValue", "(", "Lowering", ".", "buildRSRC", "(", "*", "CurDAG", ",", "DL", ",", "Ptr", ",", "", ",", "Rsrc", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG1", "Func": "SelectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41110, "Length": 67, "Cover_Rate": 0.32524271844660196} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "TargetMachine", "*", "TM", "=", "nullptr", ",", "CodeGenOpt", "::", "Level", "OptLevel", "=", "CodeGenOpt", "::", "Default", ")", ":", "SelectionDAGISel", "(", "*", "TM", ",", "OptLevel", ")", "{", "AMDGPUA", "=", "", "(", "*", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG21", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41111, "Length": 36, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "TargetMachine", "*", "TM", "=", "nullptr", ",", "CodeGenOpt", "::", "Level", "OptLevel", "=", "CodeGenOpt", "::", "Default", ")", ":", "SelectionDAGISel", "(", "*", "TM", ",", "OptLevel", ")", "{", "AMDGPUA", "=", "", "(", "*", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG21", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41112, "Length": 36, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "SDValue", "M0", "=", "Lowering", ".", "copyToM0", "(", "*", "CurDAG", ",", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";", "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Glue", ")", ";", "CurDAG", "->", "MorphNodeTo", "(", "N", ",", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "ground_truth": ["return", "N", ";"], "File": "AMDGPUISelDAGToDAG21", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41113, "Length": 122, "Cover_Rate": 0.6931818181818182} {"Template_token": ["", "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}"], "ground_truth": ["Ops", ".", "push_back", "(", "Glue", ")", ";"], "File": "AMDGPUISelDAGToDAG21", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41114, "Length": 61, "Cover_Rate": 0.3465909090909091} {"Template_token": ["", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "MachineSDNode", "::", "mmo_iterator", "MMOs", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "*", "MMOs", "=", "Mem", "->", "getMemOperand", "(", ")", ";", "CmpSwap", "->", "setMemRefs", "(", "MMOs", ",", "MMOs", "+", "", ")", ";", "unsigned", "SubReg", "=", "Is32", "?", "", ":", "", ";", "SDValue", "Extract", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubReg", ",", "SL", ",", "VT", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "Extract", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";"], "File": "AMDGPUISelDAGToDAG21", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41117, "Length": 250, "Cover_Rate": 0.6053268765133172} {"Template_token": ["", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "", ")", ";", "bool", "Is32", "=", "(", "VT", "==", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "MachineSDNode", "*", "CmpSwap", "=", "nullptr", ";", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "{", "SDValue", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ";", "if", "(", "SelectMUBUFAddr64", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "MachineSDNode", "::", "mmo_iterator", "MMOs", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "*", "MMOs", "=", "Mem", "->", "getMemOperand", "(", ")", ";", "CmpSwap", "->", "setMemRefs", "(", "MMOs", ",", "MMOs", "+", "", ")", ";", "unsigned", "SubReg", "=", "Is32", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "Extract", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubReg", ",", "SL", ",", "VT", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG21", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41118, "Length": 322, "Cover_Rate": 0.7796610169491526} {"Template_token": ["", "unsigned", "Imm", "=", "CAddr", "->", "getZExtValue", "(", ")", ";", "assert", "(", "!", "isLegalMUBUFImmOffset", "(", "Imm", ")", "&&", "", ")", ";", "SDValue", "HighBits", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "~", "", ",", "DL", ",", "", ")", ";", "MachineSDNode", "*", "MovHighBits", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "HighBits", ")", ";", "VAddr", "=", "SDValue", "(", "MovHighBits", ",", "", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "SOffsetReg", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "SOffsetReg", ",", "", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";"], "File": "AMDGPUISelDAGToDAG21", "Func": "SelectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41119, "Length": 172, "Cover_Rate": 0.48725212464589235} {"Template_token": ["", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ";", "if", "(", "!", "CAddr", "||", "!", "isLegalMUBUFImmOffset", "(", "CAddr", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Addr", ")", ";", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "SRsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "SOffsetReg", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "SOffsetReg", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG21", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41120, "Length": 140, "Cover_Rate": 0.813953488372093} {"Template_token": ["", "SDLoc", "DL", "(", "Addr", ")", ";", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "SRsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "SOffsetReg", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "SOffsetReg", ",", "", ")", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG21", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41121, "Length": 110, "Cover_Rate": 0.6395348837209303} {"Template_token": ["", "Mods", "=", "", ";", "SelectVOP3ModsImpl", "(", "In", ",", "Src", ",", "Mods", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["Src", "=", "Src", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelDAGToDAG21", "Func": "SelectVOP3PMadMixModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41122, "Length": 33, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "assert", "(", "Src", ".", "getValueType", "(", ")", "==", "", ")", ";", "Src", "=", "stripBitcast", "(", "Src", ")", ";", "Mods", "|=", "", ";", "if", "(", "isExtractHiElt", "(", "Src", ",", "Src", ")", ")", "Mods", "|=", "", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG21", "Func": "SelectVOP3PMadMixModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41123, "Length": 42, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", "{", "AMDGPUA", "=", "", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG22", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41124, "Length": 28, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", "{", "AMDGPUA", "=", "", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG22", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41125, "Length": 28, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "SDValue", "M0", "=", "Lowering", ".", "copyToM0", "(", "*", "CurDAG", ",", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "Glue", "=", "M0", ".", "getValue", "(", "", ")", ";"], "File": "AMDGPUISelDAGToDAG22", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41126, "Length": 65, "Cover_Rate": 0.34946236559139787} {"Template_token": ["", "MemSDNode", "*", "Mem", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "Mem", "->", "getAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "", ")", ";", "bool", "Is32", "=", "(", "VT", "==", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "MachineSDNode", "*", "CmpSwap", "=", "nullptr", ";", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "{", "SDValue", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ";", "if", "(", "SelectMUBUFAddr64", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG22", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41128, "Length": 178, "Cover_Rate": 0.43099273607748184} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "SRsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";"], "ground_truth": ["SOffset", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG22", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41129, "Length": 54, "Cover_Rate": 0.4} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "SRsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ",", "", ")", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG22", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41130, "Length": 71, "Cover_Rate": 0.5259259259259259} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectVOP3OMods", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "Clamp", ",", "SDValue", "&", "Omod", ")", "const", "{", "Src", "=", "In", ";", "SDLoc", "DL", "(", "In", ")", ";", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG22", "Func": "SelectVOP3OMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41131, "Length": 58, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectVOP3OMods", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "Clamp", ",", "SDValue", "&", "Omod", ")", "const", "{"], "ground_truth": ["Src", "=", "In", ";"], "File": "AMDGPUISelDAGToDAG22", "Func": "SelectVOP3OMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41132, "Length": 26, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "}", "Mods", "|=", "", ";", "SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "Mods", ",", "SDLoc", "(", "In", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG22", "Func": "SelectVOP3PMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41133, "Length": 34, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "AU", ".", "addRequired", "<", "ArgumentUsageInfo", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG23", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41134, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "AU", ".", "addRequired", "<", "ArgumentUsageInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";", "SelectionDAGISel", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG23", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41135, "Length": 26, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", "!=", "", "||", "isInlineImmediate", "(", "N", ")", ")", "break", ";", "uint64_t", "Imm", ";", "if", "(", "ConstantFPSDNode", "*", "FP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", "=", "FP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "else", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDNode", "*", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getConstant", "(", "Imm", "&", "", ",", "DL", ",", "", ")", ")", ";", "SDNode", "*", "Hi", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getConstant", "(", "Imm", ">>", "", ",", "DL", ",", "", ")", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "Lo", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "Hi", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "N", "=", "glueCopyToM0", "(", "N", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "bool", "Signed", "=", "Opc", "==", "", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", ";", "ReplaceNode", "(", "N", ",", "getS_BFE", "(", "Signed", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "OffsetVal", ",", "WidthVal", ")", ")", ";", "return", ";", "}", "case", "", ":", "{", "SelectDIV_SCALE", "(", "N", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "SelectMAD_64_32", "(", "N", ")", ";", "return", ";", "}", "case", "", ":", "{", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "N", "=", "Lowering", ".", "legalizeTargetIndependentNode", "(", "N", ",", "*", "CurDAG", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "break", ";", "SelectS_BFE", "(", "N", ")", ";", "return", ";", "case", "", ":", "SelectBRCOND", "(", "N", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "SelectFMAD_FMA", "(", "N", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUISelDAGToDAG23", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41136, "Length": 507, "Cover_Rate": 0.44630281690140844} {"Template_token": ["", "}", "case", "", ":", "{", "SelectFMA_W_CHAIN", "(", "N", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "NumVectorElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "Opc", "==", "", ")", "{", "uint32_t", "LHSVal", ",", "RHSVal", ";", "if", "(", "getConstantValue", "(", "N", "->", "getOperand", "(", "", ")", ",", "LHSVal", ")", "&&", "getConstantValue", "(", "N", "->", "getOperand", "(", "", ")", ",", "RHSVal", ")", ")", "{", "uint32_t", "K", "=", "LHSVal", "|", "(", "RHSVal", "<<", "", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "CurDAG", "->", "getTargetConstant", "(", "K", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";", "return", ";", "}", "}", "break", ";", "}", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "bitsEq", "(", "", ")", ")", ";", "unsigned", "RegClassID", "=", "selectSGPRVectorRegClassID", "(", "NumVectorElts", ")", ";", "SelectBuildVector", "(", "N", ",", "RegClassID", ")", ";", "return", ";", "}", "case", "", ":", "{", "SDValue", "RC", ",", "SubReg0", ",", "SubReg1", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg0", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg1", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUISelDAGToDAG23", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41137, "Length": 349, "Cover_Rate": 0.30721830985915494} {"Template_token": ["", "unsigned", "AS", "=", "findMemSDNode", "(", "N", ")", "->", "getAddressSpace", "(", ")", ";", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", ",", "IsSigned", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "else", "{", "SDLoc", "DL", "(", "N", ")", ";", "uint64_t", "ImmField", ";", "const", "unsigned", "NumBits", "=", "TII", "->", "getNumFlatOffsetBits", "(", "AS", ",", "IsSigned", ")", ";", "if", "(", "IsSigned", ")", "{", "ImmField", "=", "SignExtend64", "(", "COffsetVal", ",", "NumBits", ")", ";", "if", "(", "static_cast", "<", "int64_t", ">", "(", "COffsetVal", ")", ">", "", ")", "{", "if", "(", "static_cast", "<", "int64_t", ">", "(", "ImmField", ")", "<", "", ")", "{", "const", "uint64_t", "OffsetMask", "=", "maskTrailingOnes", "<", "uint64_t", ">", "(", "NumBits", "-", "", ")", ";", "ImmField", "=", "COffsetVal", "&", "OffsetMask", ";", "}", "}", "}", "else", "{", "const", "uint64_t", "OffsetMask", "=", "maskTrailingOnes", "<", "uint64_t", ">", "(", "NumBits", ")", ";", "ImmField", "=", "COffsetVal", "&", "OffsetMask", ";", "}", "uint64_t", "RemainderOffset", "=", "COffsetVal", "-", "ImmField", ";", "assert", "(", "TII", "->", "isLegalFLATOffset", "(", "ImmField", ",", "AS", ",", "IsSigned", ")", ")", ";", "assert", "(", "RemainderOffset", "+", "ImmField", "==", "COffsetVal", ")", ";", "OffsetVal", "=", "ImmField", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG29", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41140, "Length": 205, "Cover_Rate": 0.31345565749235477} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Rsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "int64_t", "Imm", "=", "CAddr", "->", "getSExtValue", "(", ")", ";", "const", "int64_t", "NullPtr", "=", "TargetMachine", "::", "getNullPointerValue", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "if", "(", "Imm", "!=", "NullPtr", ")", "{", "SDValue", "HighBits", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "~", "", ",", "DL", ",", "", ")", ";", "MachineSDNode", "*", "MovHighBits", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "HighBits", ")", ";", "VAddr", "=", "SDValue", "(", "MovHighBits", ",", "", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ";", "SOffset", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "CurDAG", "->", "getRegister", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "C1", "->", "getZExtValue", "(", ")", ")", "&&", "(", "!", "Subtarget", "->", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", ")", ")", "{", "std", "::", "tie", "(", "VAddr", ",", "SOffset", ")", "=", "foldFrameIndex", "(", "N0", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG29", "Func": "SelectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41141, "Length": 301, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "}", "if", "(", "IsVALU", ")", "{", "unsigned", "Opc", "=", "IsAdd", "?", "", ":", "", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "{", "}", ",", "", ")", "}", ")", ";", "}", "else", "{"], "ground_truth": ["unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";"], "File": "AMDGPUISelDAGToDAG29", "Func": "SelectUADDO_USUBO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41142, "Length": 76, "Cover_Rate": 0.3179916317991632} {"Template_token": ["", "}", "case", "", ":", "{", "SelectFMUL_W_CHAIN", "(", "N", ")", ";", "return", ";", "}", "case", "", ":", "{", "SelectFMA_W_CHAIN", "(", "N", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "NumVectorElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{", "if", "(", "Opc", "==", "", "&&", "NumVectorElts", "==", "", ")", "{", "if", "(", "SDNode", "*", "Packed", "=", "packConstantV2I16", "(", "N", ",", "*", "CurDAG", ")", ")", "{", "ReplaceNode", "(", "N", ",", "Packed", ")", ";", "return", ";", "}", "}", "break", ";", "}", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "bitsEq", "(", "", ")", ")", ";", "unsigned", "RegClassID", "=", "RegisterInfo", "::", "getSGPRClassForBitWidth", "(", "NumVectorElts", "*", "", ")", "->", "getID", "(", ")", ";", "SelectBuildVector", "(", "N", ",", "RegClassID", ")", ";", "return", ";", "}", "case", "", ":", "{", "SDValue", "RC", ",", "SubReg0", ",", "SubReg1", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg0", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg1", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", "!=", "", "||", "isInlineImmediate", "(", "N", ")", ")", "break", ";", "uint64_t", "Imm", ";", "if", "(", "ConstantFPSDNode", "*", "FP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", "=", "FP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "else", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "ReplaceNode", "(", "N", ",", "buildSMovImm64", "(", "DL", ",", "Imm", ",", "N", "->", "getValueType", "(", "", ")", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG33", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41145, "Length": 465, "Cover_Rate": 0.41041482789055606} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "NumVectorElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{", "if", "(", "Opc", "==", "", "&&", "NumVectorElts", "==", "", ")", "{", "if", "(", "SDNode", "*", "Packed", "=", "packConstantV2I16", "(", "N", ",", "*", "CurDAG", ")", ")", "{", "ReplaceNode", "(", "N", ",", "Packed", ")", ";", "return", ";", "}", "}", "break", ";", "}", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "bitsEq", "(", "", ")", ")", ";", "unsigned", "RegClassID", "=", "selectSGPRVectorRegClassID", "(", "NumVectorElts", ")", ";", "SelectBuildVector", "(", "N", ",", "RegClassID", ")", ";", "return", ";", "}", "case", "", ":", "{", "SDValue", "RC", ",", "SubReg0", ",", "SubReg1", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg0", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg1", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", "!=", "", "||", "isInlineImmediate", "(", "N", ")", ")", "break", ";", "uint64_t", "Imm", ";", "if", "(", "ConstantFPSDNode", "*", "FP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", "=", "FP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "else", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "ReplaceNode", "(", "N", ",", "buildSMovImm64", "(", "DL", ",", "Imm", ",", "N", "->", "getValueType", "(", "", ")", ")", ")", ";", "return", ";", "}"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelDAGToDAG34", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41146, "Length": 404, "Cover_Rate": 0.3516100957354221} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NOps", ";", "i", "++", ")", "{", "if", "(", "isa", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ")", "{", "IsRegSeq", "=", "false", ";", "break", ";", "}", "unsigned", "Sub", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "i", ")", ";", "RegSeqArgs", "[", "", "+", "(", "", "*", "i", ")", "]", "=", "N", "->", "getOperand", "(", "i", ")", ";", "RegSeqArgs", "[", "", "+", "(", "", "*", "i", ")", "+", "", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Sub", ",", "DL", ",", "", ")", ";", "}", "if", "(", "NOps", "!=", "NumVectorElts", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "NOps", "<", "NumVectorElts", ")", ";", "MachineSDNode", "*", "ImpDef", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "DL", ",", "EltVT", ")", ";", "for", "(", "unsigned", "i", "=", "NOps", ";", "i", "<", "NumVectorElts", ";", "++", "i", ")", "{", "unsigned", "Sub", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "i", ")", ";", "RegSeqArgs", "[", "", "+", "(", "", "*", "i", ")", "]", "=", "SDValue", "(", "ImpDef", ",", "", ")", ";", "RegSeqArgs", "[", "", "+", "(", "", "*", "i", ")", "+", "", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Sub", ",", "DL", ",", "", ")", ";", "}", "}", "if", "(", "!", "IsRegSeq", ")", "SelectCode", "(", "N", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "N", "->", "getVTList", "(", ")", ",", "RegSeqArgs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG34", "Func": "SelectBuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41148, "Length": 227, "Cover_Rate": 0.5805626598465473} {"Template_token": ["", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "default", ":", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "N", "->", "getVTList", "(", ")", ",", "{", "Src", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG34", "Func": "SelectINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41149, "Length": 49, "Cover_Rate": 0.4188034188034188} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUISelDAGToDAG34", "Func": "selectSGPRVectorRegClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41150, "Length": 33, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "if", "(", "In", ".", "getValueType", "(", ")", "==", "", ")", "return", "SelectVOP3Mods", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "ground_truth": ["Src", "=", "In", ";"], "File": "AMDGPUISelDAGToDAG34", "Func": "SelectVOP3Mods_f32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41151, "Length": 24, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "const", "APInt", "&", "LHSKnownZeros", "=", "CurDAG", "->", "computeKnownBits", "(", "N", "->", "getOperand", "(", "", ")", ")", ".", "Zero", ";", "return", "(", "LHSKnownZeros", "|", "RHS", ")", ".", "countTrailingOnes", "(", ")", ">=", "ShAmtBits", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG37", "Func": "isUnneededShiftMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41152, "Length": 33, "Cover_Rate": 0.34375} {"Template_token": ["", "const", "APInt", "&", "LHSKnownZeros", "=", "CurDAG", "->", "computeKnownBits", "(", "N", "->", "getOperand", "(", "", ")", ")", ".", "Zero", ";"], "ground_truth": ["return", "(", "LHSKnownZeros", "|", "RHS", ")", ".", "countTrailingOnes", "(", ")", ">=", "ShAmtBits", ";"], "File": "AMDGPUISelDAGToDAG37", "Func": "isUnneededShiftMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41153, "Length": 32, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg0", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg1", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", "!=", "", "||", "isInlineImmediate", "(", "N", ")", ")", "break", ";", "uint64_t", "Imm", ";", "if", "(", "ConstantFPSDNode", "*", "FP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", "=", "FP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "else", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "ReplaceNode", "(", "N", ",", "buildSMovImm64", "(", "DL", ",", "Imm", ",", "N", "->", "getValueType", "(", "", ")", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "bool", "Signed", "=", "Opc", "==", "", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", ";", "ReplaceNode", "(", "N", ",", "getBFE32", "(", "Signed", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "OffsetVal", ",", "WidthVal", ")", ")", ";", "return", ";", "}", "case", "", ":", "{", "SelectDIV_SCALE", "(", "N", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "SelectMAD_64_32", "(", "N", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "return", "SelectMUL_LOHI", "(", "N", ")", ";", "case", "", ":", "{", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "N", "=", "Lowering", ".", "legalizeTargetIndependentNode", "(", "N", ",", "*", "CurDAG", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "break", ";", "SelectS_BFE", "(", "N", ")", ";", "return", ";", "case", "", ":", "SelectBRCOND", "(", "N", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "SelectFMAD_FMA", "(", "N", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelDAGToDAG37", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41154, "Length": 496, "Cover_Rate": 0.43932683790965454} {"Template_token": ["", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "Opc", "=", "Signed", "?", "", ":", "", ";", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "Zero", ",", "Clamp", "}", ";", "SDNode", "*", "Mad", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SL", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "if", "(", "!", "SDValue", "(", "N", ",", "", ")", ".", "use_empty", "(", ")", ")", "{", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDNode", "*", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "SL", ",", "", ",", "SDValue", "(", "Mad", ",", "", ")", ",", "Sub0", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "Lo", ",", "", ")", ")", ";", "}", "if", "(", "!", "SDValue", "(", "N", ",", "", ")", ".", "use_empty", "(", ")", ")", "{", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDNode", "*", "Hi", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "SL", ",", "", ",", "SDValue", "(", "Mad", ",", "", ")", ",", "Sub1", ")", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "Hi", ",", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG37", "Func": "SelectMUL_LOHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41156, "Length": 239, "Cover_Rate": 0.8356643356643356} {"Template_token": ["", "SDValue", "LHS", ",", "RHS", ";", "if", "(", "isBaseWithConstantOffset64", "(", "Addr", ",", "LHS", ",", "RHS", ")", ")", "{", "int64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getSExtValue", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", "{", "Addr", "=", "LHS", ";", "ImmOffset", "=", "COffsetVal", ";", "}", "else", "if", "(", "!", "LHS", "->", "isDivergent", "(", ")", "&&", "COffsetVal", ">", "", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "int64_t", "SplitImmOffset", ",", "RemainderOffset", ";", "std", "::", "tie", "(", "SplitImmOffset", ",", "RemainderOffset", ")", "=", "TII", "->", "splitFlatOffset", "(", "COffsetVal", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "RemainderOffset", ")", ")", "{"], "ground_truth": ["SDNode", "*", "VMov", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "RemainderOffset", ",", "SDLoc", "(", ")", ",", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG37", "Func": "SelectScratchSVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41157, "Length": 155, "Cover_Rate": 0.4454022988505747} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", "{", "Addr", "=", "LHS", ";", "ImmOffset", "=", "COffsetVal", ";", "}", "else", "if", "(", "!", "LHS", "->", "isDivergent", "(", ")", "&&", "COffsetVal", ">", "", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "int64_t", "SplitImmOffset", ",", "RemainderOffset", ";", "std", "::", "tie", "(", "SplitImmOffset", ",", "RemainderOffset", ")", "=", "TII", "->", "splitFlatOffset", "(", "COffsetVal", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "RemainderOffset", ")", ")", "{", "SDNode", "*", "VMov", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "RemainderOffset", ",", "SDLoc", "(", ")", ",", "", ")", ")", ";"], "ground_truth": ["VAddr", "=", "SDValue", "(", "VMov", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG37", "Func": "SelectScratchSVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41158, "Length": 132, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "Lo", "=", "stripExtractLoElt", "(", "Lo", ")", ";", "Hi", "=", "stripExtractLoElt", "(", "Hi", ")", ";", "if", "(", "Lo", ".", "getValueSizeInBits", "(", ")", ">", "VecSize", ")", "{", "Lo", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "(", "VecSize", ">", "", ")", "?", "", ":", "", ",", "SDLoc", "(", "In", ")", ",", "", "(", "VecSize", ")", ",", "Lo", ")", ";", "}", "if", "(", "Hi", ".", "getValueSizeInBits", "(", ")", ">", "VecSize", ")", "{", "Hi", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "(", "VecSize", ">", "", ")", "?", "", ":", "", ",", "SDLoc", "(", "In", ")", ",", "", "(", "VecSize", ")", ",", "Hi", ")", ";", "}", "assert", "(", "Lo", ".", "getValueSizeInBits", "(", ")", "<=", "VecSize", "&&", "Hi", ".", "getValueSizeInBits", "(", ")", "<=", "VecSize", ")", ";", "if", "(", "Lo", "==", "Hi", "&&", "!", "isInlineImmediate", "(", "Lo", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "VecSize", "==", "", "||", "VecSize", "==", "Lo", ".", "getValueSizeInBits", "(", ")", ")", "{", "Src", "=", "Lo", ";", "}", "else", "{", "assert", "(", "Lo", ".", "getValueSizeInBits", "(", ")", "==", "", "&&", "VecSize", "==", "", ")", ";", "SDLoc", "SL", "(", "In", ")", ";", "SDValue", "Undef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "SL", ",", "Lo", ".", "getValueType", "(", ")", ")", ",", "", ")", ";", "auto", "RC", "=", "Lo", "->", "isDivergent", "(", ")", "?", "", ":", "", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "RC", ",", "SL", ",", "", ")", ",", "Lo", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ",", "Undef", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", "}", ";", "Src", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "SL", ",", "Src", ".", "getValueType", "(", ")", ",", "Ops", ")", ",", "", ")", ";", "}", "SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "Mods", ",", "SDLoc", "(", "In", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "VecSize", "==", "", "&&", "Lo", "==", "Hi", "&&", "isa", "<", "ConstantFPSDNode", ">", "(", "Lo", ")", ")", "{", "uint64_t", "Lit", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Lo", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "", "(", "Lit", ",", "Subtarget", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Src", "=", "CurDAG", "->", "getTargetConstant", "(", "Lit", ",", "SDLoc", "(", "In", ")", ",", "", ")", ";", ";", "SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "Mods", ",", "SDLoc", "(", "In", ")", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG37", "Func": "SelectVOP3PMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41159, "Length": 399, "Cover_Rate": 0.5782608695652174} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "{", "SDValue", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFAddr64", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}"], "ground_truth": ["if", "(", "!", "CmpSwap", ")", "{"], "File": "AMDGPUISelDAGToDAG40", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41162, "Length": 243, "Cover_Rate": 0.5573394495412844} {"Template_token": ["", "bool", "Is32", "=", "(", "VT", "==", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "MachineSDNode", "*", "CmpSwap", "=", "nullptr", ";", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "{", "SDValue", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFAddr64", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "MachineMemOperand", "*", "MMO", "=", "Mem", "->", "getMemOperand", "(", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "CmpSwap", ",", "{", "MMO", "}", ")", ";", "unsigned", "SubReg", "=", "Is32", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "Extract", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubReg", ",", "SL", ",", "VT", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG40", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41163, "Length": 323, "Cover_Rate": 0.7408256880733946} {"Template_token": ["", "if", "(", "Addr", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Opnds", ";", "Opnds", ".", "push_back", "(", "N0", ")", ";", "Opnds", ".", "push_back", "(", "AddOffsetLo", ")", ";", "unsigned", "AddOp", "=", "", ";", "if", "(", "Subtarget", "->", "hasAddNoCarry", "(", ")", ")", "{", "AddOp", "=", "", ";", "Opnds", ".", "push_back", "(", "Clamp", ")", ";", "}", "Addr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "AddOp", ",", "DL", ",", "", ",", "Opnds", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDNode", "*", "N0Lo", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "N0", ",", "Sub0", ")", ";", "SDNode", "*", "N0Hi", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "N0", ",", "Sub1", ")", ";", "SDValue", "AddOffsetHi", "=", "getMaterializedScalarImm32", "(", "Hi_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ";", "SDNode", "*", "Add", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "VTs", ",", "{", "AddOffsetLo", ",", "SDValue", "(", "N0Lo", ",", "", ")", ",", "Clamp", "}", ")", ";", "SDNode", "*", "Addc", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "VTs", ",", "{", "AddOffsetHi", ",", "SDValue", "(", "N0Hi", ",", "", ")", ",", "SDValue", "(", "Add", ",", "", ")", ",", "Clamp", "}", ")", ";", "SDValue", "RegSequenceArgs", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "Add", ",", "", ")", ",", "Sub0", ",", "SDValue", "(", "Addc", ",", "", ")", ",", "Sub1", "}", ";", "Addr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "RegSequenceArgs", ")", ",", "", ")", ";", "}", "}", "}", "}"], "ground_truth": ["VAddr", "=", "Addr", ";"], "File": "AMDGPUISelDAGToDAG40", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41164, "Length": 308, "Cover_Rate": 0.5579710144927537} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectFMA_W_CHAIN", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Ops", "[", "", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "ground_truth": ["Ops", "[", "", "]", "=", "N", "->", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelDAGToDAG40", "Func": "SelectFMA_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41165, "Length": 104, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectFMA_W_CHAIN", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Ops", "[", "", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";", "Ops", "[", "", "]", "=", "N", "->", "getOperand", "(", "", ")", ";", "Ops", "[", "", "]", "=", "N", "->", "getOperand", "(", "", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG40", "Func": "SelectFMA_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41166, "Length": 134, "Cover_Rate": 0.9852941176470589} {"Template_token": ["", "}", "else", "if", "(", "!", "LHS", "->", "isDivergent", "(", ")", "&&", "COffsetVal", ">", "", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "int64_t", "SplitImmOffset", ",", "RemainderOffset", ";", "std", "::", "tie", "(", "SplitImmOffset", ",", "RemainderOffset", ")", "=", "TII", "->", "splitFlatOffset", "(", "COffsetVal", ",", "AS", "::", "GLOBAL_ADDRESS", ",", "true", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "RemainderOffset", ")", ")", "{", "SDNode", "*", "VMov", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "RemainderOffset", ",", "SDLoc", "(", ")", ",", "", ")", ")", ";", "VOffset", "=", "SDValue", "(", "VMov", ",", "", ")", ";", "SAddr", "=", "LHS", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "SplitImmOffset", ",", "SDLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "Addr", "->", "isDivergent", "(", ")", "||", "Addr", ".", "getOpcode", "(", ")", "==", "", "||", "isa", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "return", "false", ";", "SAddr", "=", "Addr", ";", "SDNode", "*", "VMov", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "Addr", ")", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ")", ";", "VOffset", "=", "SDValue", "(", "VMov", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmOffset", ",", "SDLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "LHS", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "RHS", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "LHS", "->", "isDivergent", "(", ")", ")", "{", "if", "(", "SDValue", "ZextRHS", "=", "matchZExtFromI32", "(", "RHS", ")", ")", "{", "SAddr", "=", "LHS", ";", "VOffset", "=", "ZextRHS", ";", "}", "}", "if", "(", "!", "SAddr", "&&", "!", "RHS", "->", "isDivergent", "(", ")", ")", "{", "if", "(", "SDValue", "ZextLHS", "=", "matchZExtFromI32", "(", "LHS", ")", ")", "{"], "ground_truth": ["SAddr", "=", "RHS", ";"], "File": "AMDGPUISelDAGToDAG40", "Func": "SelectGlobalSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41167, "Length": 300, "Cover_Rate": 0.6622516556291391} {"Template_token": ["", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", "::", "GLOBAL_ADDRESS", ",", "true", ")", ")", "{", "Addr", "=", "LHS", ";", "ImmOffset", "=", "COffsetVal", ";", "}", "else", "if", "(", "!", "LHS", "->", "isDivergent", "(", ")", "&&", "COffsetVal", ">", "", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "int64_t", "SplitImmOffset", ",", "RemainderOffset", ";", "std", "::", "tie", "(", "SplitImmOffset", ",", "RemainderOffset", ")", "=", "TII", "->", "splitFlatOffset", "(", "COffsetVal", ",", "AS", "::", "GLOBAL_ADDRESS", ",", "true", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "RemainderOffset", ")", ")", "{", "SDNode", "*", "VMov", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "RemainderOffset", ",", "SDLoc", "(", ")", ",", "", ")", ")", ";", "VOffset", "=", "SDValue", "(", "VMov", ",", "", ")", ";", "SAddr", "=", "LHS", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "SplitImmOffset", ",", "SDLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG40", "Func": "SelectGlobalSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41168, "Length": 143, "Cover_Rate": 0.31567328918322296} {"Template_token": ["", "SAddr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "SAddr", ")", ",", "", ",", "TFI", ",", "SAddr", ".", "getOperand", "(", "", ")", ")", ",", "", ")", ";", "}", "const", "InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "if", "(", "!", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", "{", "int64_t", "RemainderOffset", "=", "COffsetVal", ";", "int64_t", "ImmField", "=", "", ";", "const", "unsigned", "NumBits", "=", "", "(", "*", "Subtarget", ",", "true", ")", ";", "int64_t", "D", "=", "", "<<", "(", "NumBits", "-", "", ")", ";", "RemainderOffset", "=", "(", "COffsetVal", "/", "D", ")", "*", "D", ";", "ImmField", "=", "COffsetVal", "-", "RemainderOffset", ";", "assert", "(", "TII", "->", "isLegalFLATOffset", "(", "ImmField", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", ";", "assert", "(", "RemainderOffset", "+", "ImmField", "==", "COffsetVal", ")", ";", "COffsetVal", "=", "ImmField", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "AddOffset", "=", "getMaterializedScalarImm32", "(", "Lo_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";", "SAddr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "SAddr", ",", "AddOffset", ")", ",", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "COffsetVal", ",", "SDLoc", "(", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG40", "Func": "SelectScratchSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41169, "Length": 198, "Cover_Rate": 0.5076923076923077} {"Template_token": ["", "uint64_t", "Rsrc", "=", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", "|", "APInt", "::", "getAllOnesValue", "(", "", ")", ".", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "Addr", ")", ";", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "SRsrc", "=", "SDValue", "(", "Lowering", ".", "buildRSRC", "(", "*", "CurDAG", ",", "DL", ",", "Ptr", ",", "", ",", "Rsrc", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG41", "Func": "SelectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41170, "Length": 70, "Cover_Rate": 0.36082474226804123} {"Template_token": ["", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "In", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "Idx", "->", "isNullValue", "(", ")", "&&", "In", ".", "getValueSizeInBits", "(", ")", "<=", "", ")", "return", "In", ".", "getOperand", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG41", "Func": "stripExtractLoElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41171, "Length": 57, "Cover_Rate": 0.4956521739130435} {"Template_token": ["", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "In", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "Idx", "->", "isNullValue", "(", ")", "&&", "In", ".", "getValueSizeInBits", "(", ")", "<=", "", ")", "return", "In", ".", "getOperand", "(", "", ")", ";", "}", "}", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Src", "=", "In", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "stripBitcast", "(", "Src", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG41", "Func": "stripExtractLoElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41172, "Length": 99, "Cover_Rate": 0.8608695652173913} {"Template_token": ["", "bool", "Sel2", "=", "SelectVOP3PMadMixModsImpl", "(", "Src2", ",", "Src2", ",", "Src2Mods", ")", ";", "assert", "(", "(", "IsFMA", "||", "!", "Mode", ".", "FP32Denormals", ")", "&&", "", ")", ";", "if", "(", "Sel0", "||", "Sel1", "||", "Sel2", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "Src0Mods", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Src0", ",", "CurDAG", "->", "getTargetConstant", "(", "Src1Mods", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Src1", ",", "CurDAG", "->", "getTargetConstant", "(", "Src2Mods", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Src2", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ",", "Zero", ",", "Zero", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "IsFMA", "?", "", ":", "", ",", "", ",", "Ops", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUISelDAGToDAG44", "Func": "SelectFMAD_FMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41173, "Length": 140, "Cover_Rate": 0.4472843450479233} {"Template_token": ["", "Base", "=", "N0", ";", "Offset0", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset0", ",", "DL", ",", "", ")", ";", "Offset1", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset1", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ")", "{", "unsigned", "DWordOffset0", "=", "C", "->", "getZExtValue", "(", ")", "/", "", ";", "unsigned", "DWordOffset1", "=", "DWordOffset0", "+", "", ";", "if", "(", "isUInt", "<", "", ">", "(", "DWordOffset0", ")", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub", "=", "CurDAG", "->", "getNode", "(", "", ",", "DL", ",", "", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "isDSOffsetLegal", "(", "Sub", ",", "DWordOffset1", ",", "", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Opnds", ";", "Opnds", ".", "push_back", "(", "Zero", ")", ";", "Opnds", ".", "push_back", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "SubOp", "=", "", ";", "if", "(", "Subtarget", "->", "hasAddNoCarry", "(", ")", ")", "{", "SubOp", "=", "", ";", "Opnds", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "", ",", "{", "}", ",", "", ")", ")", ";", "}", "MachineSDNode", "*", "MachineSub", "=", "CurDAG", "->", "getMachineNode", "(", "SubOp", ",", "DL", ",", "", ",", "Opnds", ")", ";", "Base", "=", "SDValue", "(", "MachineSub", ",", "", ")", ";", "Offset0", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset0", ",", "DL", ",", "", ")", ";", "Offset1", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset1", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG48", "Func": "SelectDS64Bit4ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41174, "Length": 272, "Cover_Rate": 0.4657534246575342} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectFlatOffset", "(", "SDNode", "*", "N", ",", "SDValue", "Addr", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "SLC", ")", "const", "{", "int64_t", "OffsetVal", "=", "", ";", "if", "(", "Subtarget", "->", "hasFlatInstOffsets", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasFlatSegmentOffsetBug", "(", ")", "||", "findMemSDNode", "(", "N", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "FLAT_ADDRESS", ")", "&&", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "int64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "findMemSDNode", "(", "N", ")", "->", "getAddressSpace", "(", ")", ",", "IsSigned", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "VAddr", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "", ")", ";", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG51", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41175, "Length": 184, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasFlatInstOffsets", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasFlatSegmentOffsetBug", "(", ")", "||", "findMemSDNode", "(", "N", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "FLAT_ADDRESS", ")", "&&", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "int64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "findMemSDNode", "(", "N", ")", "->", "getAddressSpace", "(", ")", ",", "IsSigned", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}"], "ground_truth": ["VAddr", "=", "Addr", ";"], "File": "AMDGPUISelDAGToDAG51", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41176, "Length": 119, "Cover_Rate": 0.6329787234042553} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG51", "Func": "selectSGPRVectorRegClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41177, "Length": 52, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUISelDAGToDAG51", "Func": "selectSGPRVectorRegClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41178, "Length": 36, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectDS128Bit8ByteAligned", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset0", ",", "SDValue", "&", "Offset1", ")", "const", "{"], "ground_truth": ["return", "SelectDSReadWrite2", "(", "Addr", ",", "Base", ",", "Offset0", ",", "Offset1", ",", "true", ")", ";"], "File": "AMDGPUISelDAGToDAG52", "Func": "SelectDS128Bit8ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41180, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectDS64Bit4ByteAligned", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset0", ",", "SDValue", "&", "Offset1", ")", "const", "{", "return", "SelectDSReadWrite2", "(", "Addr", ",", "Base", ",", "Offset0", ",", "Offset1", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG52", "Func": "SelectDS64Bit4ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41181, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", "::", "GLOBAL_ADDRESS", ",", "true", ")", ")", "{", "Addr", "=", "LHS", ";", "ImmOffset", "=", "COffsetVal", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "LHS", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "LHS", "->", "isDivergent", "(", ")", ")", "{", "if", "(", "SDValue", "ZextRHS", "=", "matchZExtFromI32", "(", "RHS", ")", ")", "{", "SAddr", "=", "LHS", ";", "VOffset", "=", "ZextRHS", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG52", "Func": "SelectGlobalSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41183, "Length": 89, "Cover_Rate": 0.3677685950413223} {"Template_token": ["", "ImmOffset", "=", "COffsetVal", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "LHS", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "LHS", "->", "isDivergent", "(", ")", ")", "{", "if", "(", "SDValue", "ZextRHS", "=", "matchZExtFromI32", "(", "RHS", ")", ")", "{", "SAddr", "=", "LHS", ";", "VOffset", "=", "ZextRHS", ";", "}", "}", "if", "(", "!", "SAddr", "&&", "!", "RHS", "->", "isDivergent", "(", ")", ")", "{", "if", "(", "SDValue", "ZextLHS", "=", "matchZExtFromI32", "(", "LHS", ")", ")", "{", "SAddr", "=", "RHS", ";", "VOffset", "=", "ZextLHS", ";", "}", "}", "if", "(", "!", "SAddr", ")", "return", "false", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmOffset", ",", "SDLoc", "(", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG52", "Func": "SelectGlobalSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41184, "Length": 131, "Cover_Rate": 0.5413223140495868} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "SelectUADDO_USUBO", "(", "N", ")", ";", "return", ";", "}", "case", "", ":", "{", "SelectFMUL_W_CHAIN", "(", "N", ")", ";", "return", ";", "}", "case", "", ":", "{", "SelectFMA_W_CHAIN", "(", "N", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "NumVectorElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "{", "if", "(", "Opc", "==", "", "&&", "NumVectorElts", "==", "", ")", "{", "uint32_t", "LHSVal", ",", "RHSVal", ";", "if", "(", "getConstantValue", "(", "N", "->", "getOperand", "(", "", ")", ",", "LHSVal", ")", "&&", "getConstantValue", "(", "N", "->", "getOperand", "(", "", ")", ",", "RHSVal", ")", ")", "{", "uint32_t", "K", "=", "LHSVal", "|", "(", "RHSVal", "<<", "", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "CurDAG", "->", "getTargetConstant", "(", "K", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";", "return", ";", "}", "}", "break", ";", "}", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "bitsEq", "(", "", ")", ")", ";", "unsigned", "RegClassID", "=", "selectSGPRVectorRegClassID", "(", "NumVectorElts", ")", ";", "SelectBuildVector", "(", "N", ",", "RegClassID", ")", ";", "return", ";", "}", "case", "", ":", "{", "SDValue", "RC", ",", "SubReg0", ",", "SubReg1", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg0", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg1", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["if", "(", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", "!=", "", "||", "isInlineImmediate", "(", "N", ")", ")", "break", ";"], "File": "AMDGPUISelDAGToDAG54", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41185, "Length": 409, "Cover_Rate": 0.3568935427574171} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectBRCOND", "(", "SDNode", "*", "N", ")", "{", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Cond", ".", "isUndef", "(", ")", ")", "{", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "return", ";", "}", "bool", "UseSCCBr", "=", "isCBranchSCC", "(", "N", ")", "&&", "isUniformBr", "(", "N", ")", ";", "unsigned", "BrOp", "=", "UseSCCBr", "?", "", ":", "", ";", "unsigned", "CondReg", "=", "UseSCCBr", "?", "", ":", "", ";", "SDLoc", "SL", "(", "N", ")", ";"], "ground_truth": ["SDValue", "VCC", "=", "CurDAG", "->", "getCopyToReg", "(", "N", "->", "getOperand", "(", "", ")", ",", "SL", ",", "CondReg", ",", "Cond", ")", ";"], "File": "AMDGPUISelDAGToDAG55", "Func": "SelectBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41187, "Length": 115, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "unsigned", "Imm", "=", "CAddr", "->", "getZExtValue", "(", ")", ";", "SDValue", "HighBits", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "~", "", ",", "DL", ",", "", ")", ";", "MachineSDNode", "*", "MovHighBits", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "HighBits", ")", ";", "VAddr", "=", "SDValue", "(", "MovHighBits", ",", "", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "SOffsetReg", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "SOffsetReg", ",", "", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";"], "ground_truth": ["if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "C1", "->", "getZExtValue", "(", ")", ")", "&&", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG55", "Func": "SelectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41188, "Length": 182, "Cover_Rate": 0.5126760563380282} {"Template_token": ["", "return", "SelectFlatOffset", "(", "Addr", ",", "VAddr", ",", "Offset", ",", "SLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG58", "Func": "SelectFlatAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41190, "Length": 13, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "uint64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "COffsetVal", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "VAddr", "=", "Addr", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG58", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41191, "Length": 65, "Cover_Rate": 0.46099290780141844} {"Template_token": ["", "uint64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "COffsetVal", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "VAddr", "=", "Addr", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG58", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41192, "Length": 55, "Cover_Rate": 0.3900709219858156} {"Template_token": ["", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "SOffsetReg", ",", "", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "std", "::", "tie", "(", "VAddr", ",", "SOffset", ")", "=", "foldFrameIndex", "(", "N0", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG58", "Func": "SelectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41193, "Length": 114, "Cover_Rate": 0.32294617563739375} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectMUBUFScratchOffset", "(", "SDNode", "*", "Root", ",", "SDValue", "Addr", ",", "SDValue", "&", "SRsrc", ",", "SDValue", "&", "SOffset", ",", "SDValue", "&", "Offset", ")", "const", "{", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ";", "if", "(", "!", "CAddr", "||", "!", "isLegalMUBUFImmOffset", "(", "CAddr", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Addr", ")", ";"], "ground_truth": ["MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG58", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41194, "Length": 68, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "if", "(", "!", "N", "->", "readMem", "(", ")", ")", "return", "false", ";", "const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["if", "(", "CbId", "==", "-", "", ")", "return", "checkType", "(", "MemVal", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "File": "AMDGPUISelDAGToDAG59", "Func": "isConstantLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41195, "Length": 44, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isConstantLoad", "(", "const", "MemSDNode", "*", "N", ",", "int", "CbId", ")", "const", "{", "if", "(", "!", "N", "->", "readMem", "(", ")", ")", "return", "false", ";", "const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "CbId", "==", "-", "", ")", "return", "checkType", "(", "MemVal", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "ground_truth": ["return", "checkType", "(", "MemVal", ",", "AS", "::", "CONSTANT_BUFFER_0", "+", "CbId", ")", ";"], "File": "AMDGPUISelDAGToDAG59", "Func": "isConstantLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41196, "Length": 71, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "return", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "AS", "::", "FLAT_ADDRESS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG59", "Func": "isFlatLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41197, "Length": 19, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "return", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "AS", "::", "FLAT_ADDRESS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG59", "Func": "isFlatStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41198, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "isFlatStore", "(", "const", "MemSDNode", "*", "N", ")", "{"], "ground_truth": ["if", "(", "!", "N", "->", "writeMem", "(", ")", ")", "return", "false", ";"], "File": "AMDGPUISelDAGToDAG59", "Func": "isFlatStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41199, "Length": 23, "Cover_Rate": 0.5476190476190477} {"Template_token": ["", "if", "(", "N", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", ")", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "!", "isa", "<", "GlobalValue", ">", "(", "GetUnderlyingObject", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG59", "Func": "isGlobalLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41200, "Length": 52, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "if", "(", "!", "N", "->", "writeMem", "(", ")", ")", "return", "false", ";", "return", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG59", "Func": "isGlobalStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41201, "Length": 31, "Cover_Rate": 0.7380952380952381} {"Template_token": ["", "if", "(", "!", "N", "->", "writeMem", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";"], "File": "AMDGPUISelDAGToDAG59", "Func": "isGlobalStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41202, "Length": 30, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "int64_t", "ByteOffset", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "ByteOffset", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub", "=", "CurDAG", "->", "getNode", "(", "", ",", "DL", ",", "", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "isDSOffsetLegal", "(", "Sub", ",", "ByteOffset", ",", "", ")", ")", "{", "MachineSDNode", "*", "MachineSub", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "Base", "=", "SDValue", "(", "MachineSub", ",", "", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "return", "true", ";", "}", "}", "}"], "ground_truth": ["}", "else", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG59", "Func": "SelectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41204, "Length": 135, "Cover_Rate": 0.34438775510204084} {"Template_token": ["", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "isDSOffsetLegal", "(", "N0", ",", "C1", "->", "getSExtValue", "(", ")", ",", "", ")", ")", "{", "Base", "=", "N0", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ")", "{", "int64_t", "ByteOffset", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "ByteOffset", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub", "=", "CurDAG", "->", "getNode", "(", "", ",", "DL", ",", "", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "isDSOffsetLegal", "(", "Sub", ",", "ByteOffset", ",", "", ")", ")", "{", "MachineSDNode", "*", "MachineSub", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "Base", "=", "SDValue", "(", "MachineSub", ",", "", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "return", "true", ";", "}", "}", "}", "}", "else", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{"], "ground_truth": ["SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG59", "Func": "SelectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41205, "Length": 287, "Cover_Rate": 0.7321428571428571} {"Template_token": ["", "Idxen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Offen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "else", "{", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N0", ";", "}", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "else", "if", "(", "isUInt", "<", "", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "N0", ";", "VAddr", "=", "N1", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Ptr", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG59", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41206, "Length": 365, "Cover_Rate": 0.6886792452830188} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectMUBUF", "(", "SDValue", "Addr", ",", "SDValue", "&", "Ptr", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "SOffset", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Offen", ",", "SDValue", "&", "Idxen", ",", "SDValue", "&", "Addr64", ",", "SDValue", "&", "GLC", ",", "SDValue", "&", "SLC", ",", "SDValue", "&", "TFE", ")", "const", "{", "if", "(", "Subtarget", "->", "useFlatForGlobal", "(", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "!", "GLC", ".", "getNode", "(", ")", ")", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "!", "SLC", ".", "getNode", "(", ")", ")", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "TFE", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Idxen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Offen", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["SDValue", "N2", "=", "N0", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelDAGToDAG59", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41207, "Length": 239, "Cover_Rate": 0.4509433962264151} {"Template_token": ["", "if", "(", "Imm", ">=", "", ")", "{", "if", "(", "Imm", "<=", "", "+", "", ")", "{", "Overflow", "=", "Imm", "-", "", ";", "Imm", "=", "", ";", "}", "else", "{", "uint32_t", "High", "=", "(", "Imm", "+", "", ")", "&", "~", "", ";", "uint32_t", "Low", "=", "(", "Imm", "+", "", ")", "&", "", ";", "Imm", "=", "Low", ";", "Overflow", "=", "High", "-", "", ";", "}", "}"], "ground_truth": ["ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG59", "Func": "SelectMUBUFConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41208, "Length": 77, "Cover_Rate": 0.425414364640884} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectMUBUFIntrinsicOffset", "(", "SDValue", "Offset", ",", "SDValue", "&", "SOffset", ",", "SDValue", "&", "ImmOffset", ")", "const", "{"], "ground_truth": ["SDLoc", "DL", "(", "Offset", ")", ";"], "File": "AMDGPUISelDAGToDAG59", "Func": "SelectMUBUFIntrinsicOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41209, "Length": 24, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "SDLoc", "DL", "(", "Offset", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "return", "false", ";", "SelectMUBUFConstant", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG59", "Func": "SelectMUBUFIntrinsicOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41210, "Length": 33, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectMUBUFIntrinsicVOffset", "(", "SDValue", "Offset", ",", "SDValue", "&", "SOffset", ",", "SDValue", "&", "ImmOffset", ",", "SDValue", "&", "VOffset", ")", "const", "{", "SDLoc", "DL", "(", "Offset", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "return", "false", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Offset", ")", ")", "{"], "ground_truth": ["SDValue", "N0", "=", "Offset", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelDAGToDAG59", "Func": "SelectMUBUFIntrinsicVOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41211, "Length": 61, "Cover_Rate": 0.48412698412698413} {"Template_token": ["", "}", "else", "{", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "VOffset", "=", "Offset", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG59", "Func": "SelectMUBUFIntrinsicVOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41212, "Length": 38, "Cover_Rate": 0.30158730158730157} {"Template_token": ["", "if", "(", "checkPrivateAddress", "(", "N", "->", "getMemOperand", "(", ")", ")", ")", "{", "if", "(", "MMO", ")", "{", "const", "PseudoSourceValue", "*", "PSV", "=", "MMO", "->", "getPseudoValue", "(", ")", ";", "if", "(", "PSV", "&&", "PSV", "==", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ")", "{", "return", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG63", "Func": "isCPLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41213, "Length": 47, "Cover_Rate": 0.6438356164383562} {"Template_token": ["", "}", "}", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "if", "(", "isUInt", "<", "", ">", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "MachineSDNode", "*", "MovZero", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Zero", ")", ";", "Base", "=", "SDValue", "(", "MovZero", ",", "", ")", ";", "Offset", "=", "Addr", ";", "return", "true", ";", "}", "}", "Base", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG63", "Func": "SelectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41214, "Length": 108, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "if", "(", "isUInt", "<", "", ">", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["MachineSDNode", "*", "MovZero", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Zero", ")", ";"], "File": "AMDGPUISelDAGToDAG63", "Func": "SelectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41215, "Length": 68, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Glue", ")", ";"], "File": "AMDGPUISelDAGToDAG65", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41216, "Length": 49, "Cover_Rate": 0.35251798561151076} {"Template_token": ["", "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG65", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41217, "Length": 52, "Cover_Rate": 0.37410071942446044} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "VT", "==", "", "||", "VT", "==", "", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "CarryIn", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "VCC", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SL", ",", "", ",", "CarryIn", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "", "]", ";"], "ground_truth": ["SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG65", "Func": "SelectDIV_FMAS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41218, "Length": 104, "Cover_Rate": 0.49760765550239233} {"Template_token": ["", "assert", "(", "VT", "==", "", "||", "VT", "==", "", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "CarryIn", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "VCC", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SL", ",", "", ",", "CarryIn", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "", "]", ";"], "ground_truth": ["SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG65", "Func": "SelectDIV_FMAS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41219, "Length": 94, "Cover_Rate": 0.44976076555023925} {"Template_token": ["", "return", ";", "}", "unsigned", "Opc", "=", "IntrID", "==", "", "?", "", ":", "", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ptr", "=", "N", "->", "getOperand", "(", "", ")", ";", "MemIntrinsicSDNode", "*", "M", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "bool", "IsGDS", "=", "M", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", ";", "SDValue", "Offset", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Ptr", ")", ")", "{", "SDValue", "PtrBase", "=", "Ptr", ".", "getOperand", "(", "", ")", ";", "SDValue", "PtrOffset", "=", "Ptr", ".", "getOperand", "(", "", ")", ";", "const", "APInt", "&", "OffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "PtrOffset", ")", "->", "getAPIntValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "PtrBase", ",", "OffsetVal", ".", "getZExtValue", "(", ")", ",", "", ")", ")", "{", "N", "=", "glueCopyToM0", "(", "N", ",", "PtrBase", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "", ")", ";", "}", "}", "if", "(", "!", "Offset", ")", "{", "N", "=", "glueCopyToM0", "(", "N", ",", "Ptr", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG65", "Func": "SelectINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41220, "Length": 182, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "bool", "IsGDS", "=", "M", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", ";", "SDValue", "Offset", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Ptr", ")", ")", "{", "SDValue", "PtrBase", "=", "Ptr", ".", "getOperand", "(", "", ")", ";", "SDValue", "PtrOffset", "=", "Ptr", ".", "getOperand", "(", "", ")", ";", "const", "APInt", "&", "OffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "PtrOffset", ")", "->", "getAPIntValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "PtrBase", ",", "OffsetVal", ".", "getZExtValue", "(", ")", ",", "", ")", ")", "{", "N", "=", "glueCopyToM0", "(", "N", ",", "PtrBase", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "", ")", ";", "}", "}"], "ground_truth": ["if", "(", "!", "Offset", ")", "{"], "File": "AMDGPUISelDAGToDAG65", "Func": "SelectINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41221, "Length": 111, "Cover_Rate": 0.3557692307692308} {"Template_token": ["", "auto", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "SAddr", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ";", "SAddr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "SAddr", ")", ",", "", ",", "TFI", ",", "SAddr", ".", "getOperand", "(", "", ")", ")", ",", "", ")", ";", "}", "return", "SAddr", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG66", "Func": "SelectSAddrFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41222, "Length": 72, "Cover_Rate": 0.48} {"Template_token": ["", "SAddr", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ";", "}", "else", "if", "(", "SAddr", ".", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "FrameIndexSDNode", ">", "(", "SAddr", ".", "getOperand", "(", "", ")", ")", ")", "{", "auto", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "SAddr", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ";", "SAddr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "SAddr", ")", ",", "", ",", "TFI", ",", "SAddr", ".", "getOperand", "(", "", ")", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG66", "Func": "SelectSAddrFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41223, "Length": 114, "Cover_Rate": 0.76} {"Template_token": ["", "SAddr", "=", "SelectSAddrFI", "(", "CurDAG", ",", "SAddr", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "if", "(", "!", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "", ")", ")", "{", "int64_t", "SplitImmOffset", ",", "RemainderOffset", ";", "std", "::", "tie", "(", "SplitImmOffset", ",", "RemainderOffset", ")", "=", "TII", "->", "splitFlatOffset", "(", "COffsetVal", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "", ")", ";"], "ground_truth": ["COffsetVal", "=", "SplitImmOffset", ";"], "File": "AMDGPUISelDAGToDAG66", "Func": "SelectScratchSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41224, "Length": 68, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "if", "(", "!", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "", ")", ")", "{", "int64_t", "SplitImmOffset", ",", "RemainderOffset", ";", "std", "::", "tie", "(", "SplitImmOffset", ",", "RemainderOffset", ")", "=", "TII", "->", "splitFlatOffset", "(", "COffsetVal", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "", ")", ";", "COffsetVal", "=", "SplitImmOffset", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "AddOffset", "=", "getMaterializedScalarImm32", "(", "Lo_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";", "SAddr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "SAddr", ",", "AddOffset", ")", ",", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "COffsetVal", ",", "SDLoc", "(", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG66", "Func": "SelectScratchSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41225, "Length": 109, "Cover_Rate": 0.4954545454545455} {"Template_token": ["", "SelectVOP3BMods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";", "SelectVOP3BMods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "ground_truth": ["SelectVOP3BMods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG6", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41226, "Length": 70, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "assert", "(", "VT", "==", "", "||", "VT", "==", "", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Ops", "[", "", "]", ";"], "ground_truth": ["SelectVOP3BMods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG6", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41227, "Length": 60, "Cover_Rate": 0.38961038961038963} {"Template_token": ["", "SAddr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "SAddr", ")", ",", "", ",", "TFI", ",", "SAddr", ".", "getOperand", "(", "", ")", ")", ",", "", ")", ";", "}", "const", "InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "if", "(", "!", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", "{", "int64_t", "RemainderOffset", "=", "COffsetVal", ";", "int64_t", "ImmField", "=", "", ";", "const", "unsigned", "NumBits", "=", "TII", "->", "getNumFlatOffsetBits", "(", "true", ")", ";", "int64_t", "D", "=", "", "<<", "(", "NumBits", "-", "", ")", ";", "RemainderOffset", "=", "(", "COffsetVal", "/", "D", ")", "*", "D", ";", "ImmField", "=", "COffsetVal", "-", "RemainderOffset", ";", "assert", "(", "TII", "->", "isLegalFLATOffset", "(", "ImmField", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", ";", "assert", "(", "RemainderOffset", "+", "ImmField", "==", "COffsetVal", ")", ";", "COffsetVal", "=", "ImmField", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "AddOffset", "=", "getMaterializedScalarImm32", "(", "Lo_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";"], "ground_truth": ["SAddr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "SAddr", ",", "AddOffset", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG6", "Func": "SelectScratchSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41228, "Length": 177, "Cover_Rate": 0.4573643410852713} {"Template_token": ["", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";", "SAddr", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "}", "if", "(", "auto", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "SAddr", ")", ")", "{", "SAddr", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ";", "}", "else", "if", "(", "SAddr", ".", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "FrameIndexSDNode", ">", "(", "SAddr", ".", "getOperand", "(", "", ")", ")", ")", "{", "auto", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "SAddr", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ";", "SAddr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "SAddr", ")", ",", "", ",", "TFI", ",", "SAddr", ".", "getOperand", "(", "", ")", ")", ",", "", ")", ";", "}", "const", "InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "if", "(", "!", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", "{", "int64_t", "RemainderOffset", "=", "COffsetVal", ";", "int64_t", "ImmField", "=", "", ";", "const", "unsigned", "NumBits", "=", "TII", "->", "getNumFlatOffsetBits", "(", "true", ")", ";", "int64_t", "D", "=", "", "<<", "(", "NumBits", "-", "", ")", ";", "RemainderOffset", "=", "(", "COffsetVal", "/", "D", ")", "*", "D", ";", "ImmField", "=", "COffsetVal", "-", "RemainderOffset", ";", "assert", "(", "TII", "->", "isLegalFLATOffset", "(", "ImmField", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", ";"], "ground_truth": ["assert", "(", "RemainderOffset", "+", "ImmField", "==", "COffsetVal", ")", ";"], "File": "AMDGPUISelDAGToDAG6", "Func": "SelectScratchSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41229, "Length": 258, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "static", "bool", "isNullConstantOrUndef", "(", "SDValue", "V", ")", "{", "if", "(", "V", ".", "isUndef", "(", ")", ")", "return", "true", ";", "ConstantSDNode", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ")", ";"], "ground_truth": ["return", "Const", "!=", "nullptr", "&&", "Const", "->", "isZero", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG71", "Func": "isNullConstantOrUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41231, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "ConstantSDNode", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ")", ";"], "ground_truth": ["return", "Const", "!=", "nullptr", "&&", "Const", "->", "isZero", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG71", "Func": "isNullConstantOrUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41232, "Length": 23, "Cover_Rate": 0.5348837209302325} {"Template_token": ["", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg0", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg1", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", "!=", "", "||", "isInlineImmediate", "(", "N", ")", ")", "break", ";", "uint64_t", "Imm", ";", "if", "(", "ConstantFPSDNode", "*", "FP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", "=", "FP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "else", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "ReplaceNode", "(", "N", ",", "buildSMovImm64", "(", "DL", ",", "Imm", ",", "N", "->", "getValueType", "(", "", ")", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "bool", "Signed", "=", "Opc", "==", "", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", ";", "ReplaceNode", "(", "N", ",", "getBFE32", "(", "Signed", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "OffsetVal", ",", "WidthVal", ")", ")", ";", "return", ";", "}", "case", "", ":", "{", "SelectDIV_SCALE", "(", "N", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "SelectMAD_64_32", "(", "N", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "return", "SelectMUL_LOHI", "(", "N", ")", ";", "case", "", ":", "{", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "N", "=", "Lowering", ".", "legalizeTargetIndependentNode", "(", "N", ",", "*", "CurDAG", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "break", ";", "SelectS_BFE", "(", "N", ")", ";", "return", ";", "case", "", ":", "SelectBRCOND", "(", "N", ")", ";", "return", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["SelectFMAD_FMA", "(", "N", ")", ";"], "File": "AMDGPUISelDAGToDAG77", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41233, "Length": 455, "Cover_Rate": 0.3987730061349693} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectINTRINC_W_CHAIN", "(", "SDNode", "*", "N", ")", "{", "unsigned", "IntrID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["switch", "(", "IntrID", ")", "{"], "File": "AMDGPUISelDAGToDAG80", "Func": "SelectINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41234, "Length": 35, "Cover_Rate": 0.4268292682926829} {"Template_token": ["", "unsigned", "PtrIdx", "=", "M", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "if", "(", "OpIdx", "==", "PtrIdx", ")", "continue", ";", "unsigned", "OpN", "=", "M", "->", "getNumOperands", "(", ")", ";", "SDValue", "NewOps", "[", "", "]", ";", "assert", "(", "OpN", "<", "array_lengthof", "(", "NewOps", ")", ")", ";", "for", "(", "unsigned", "Op", "=", "", ";", "Op", "!=", "OpN", ";", "++", "Op", ")", "{", "if", "(", "Op", "!=", "OpIdx", ")", "{", "NewOps", "[", "Op", "]", "=", "M", "->", "getOperand", "(", "Op", ")", ";", "continue", ";", "}", "MachineSDNode", "*", "Mov", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "M", ")", ",", "", ",", "FI", ")", ";", "NewOps", "[", "Op", "]", "=", "SDValue", "(", "Mov", ",", "", ")", ";", "}"], "ground_truth": ["CurDAG", "->", "UpdateNodeOperands", "(", "M", ",", "makeArrayRef", "(", "NewOps", ",", "OpN", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG82", "Func": "PreprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41235, "Length": 132, "Cover_Rate": 0.3963963963963964} {"Template_token": ["", "break", ";", "}", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "bitsEq", "(", "", ")", ")", ";", "unsigned", "RegClassID", "=", "selectSGPRVectorRegClassID", "(", "NumVectorElts", ")", ";", "SelectBuildVector", "(", "N", ",", "RegClassID", ")", ";", "return", ";", "}", "case", "", ":", "{", "SDValue", "RC", ",", "SubReg0", ",", "SubReg1", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "const", "SDValue", "Ops", "[", "]", "=", "{", "RC", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg0", ",", "N", "->", "getOperand", "(", "", ")", ",", "SubReg1", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", "!=", "", "||", "isInlineImmediate", "(", "N", ")", ")", "break", ";", "uint64_t", "Imm", ";", "if", "(", "ConstantFPSDNode", "*", "FP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", "=", "FP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "else", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDNode", "*", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getConstant", "(", "Imm", "&", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["SDNode", "*", "Hi", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getConstant", "(", "Imm", ">>", "", ",", "DL", ",", "", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG8", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41236, "Length": 368, "Cover_Rate": 0.3306379155435759} {"Template_token": ["", "uint64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "unsigned", "AS", "=", "findMemSDNode", "(", "N", ")", "->", "getAddressSpace", "(", ")", ";", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", ",", "IsSigned", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "else", "{", "SDLoc", "DL", "(", "N", ")", ";", "uint64_t", "RemainderOffset", "=", "COffsetVal", ";", "uint64_t", "ImmField", "=", "", ";", "const", "unsigned", "NumBits", "=", "TII", "->", "getNumFlatOffsetBits", "(", "IsSigned", ")", ";", "if", "(", "IsSigned", ")", "{", "int64_t", "D", "=", "", "<<", "(", "NumBits", "-", "", ")", ";", "RemainderOffset", "=", "(", "static_cast", "<", "int64_t", ">", "(", "COffsetVal", ")", "/", "D", ")", "*", "D", ";", "ImmField", "=", "COffsetVal", "-", "RemainderOffset", ";", "}", "else", "if", "(", "static_cast", "<", "int64_t", ">", "(", "COffsetVal", ")", ">=", "", ")", "{", "ImmField", "=", "COffsetVal", "&", "maskTrailingOnes", "<", "uint64_t", ">", "(", "NumBits", ")", ";", "RemainderOffset", "=", "COffsetVal", "-", "ImmField", ";", "}", "assert", "(", "TII", "->", "isLegalFLATOffset", "(", "ImmField", ",", "AS", ",", "IsSigned", ")", ")", ";", "assert", "(", "RemainderOffset", "+", "ImmField", "==", "COffsetVal", ")", ";", "OffsetVal", "=", "ImmField", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG92", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41238, "Length": 217, "Cover_Rate": 0.3505654281098546} {"Template_token": ["", "}", "else", "if", "(", "getBaseWithOffsetUsingSplitOR", "(", "*", "CurDAG", ",", "Addr", ",", "N0", ",", "N1", ")", ")", "{", "assert", "(", "N0", "&&", "N1", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N1", ")", ")", ";", "}", "if", "(", "N0", "&&", "N1", ")", "{", "uint64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "unsigned", "AS", "=", "findMemSDNode", "(", "N", ")", "->", "getAddressSpace", "(", ")", ";", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "AS", ",", "IsSigned", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "else", "{", "SDLoc", "DL", "(", "N", ")", ";", "uint64_t", "RemainderOffset", "=", "COffsetVal", ";", "uint64_t", "ImmField", "=", "", ";", "const", "unsigned", "NumBits", "=", "TII", "->", "getNumFlatOffsetBits", "(", "IsSigned", ")", ";", "if", "(", "IsSigned", ")", "{", "int64_t", "D", "=", "", "<<", "(", "NumBits", "-", "", ")", ";", "RemainderOffset", "=", "(", "static_cast", "<", "int64_t", ">", "(", "COffsetVal", ")", "/", "D", ")", "*", "D", ";", "ImmField", "=", "COffsetVal", "-", "RemainderOffset", ";", "}", "else", "if", "(", "static_cast", "<", "int64_t", ">", "(", "COffsetVal", ")", ">=", "", ")", "{", "ImmField", "=", "COffsetVal", "&", "maskTrailingOnes", "<", "uint64_t", ">", "(", "NumBits", ")", ";", "RemainderOffset", "=", "COffsetVal", "-", "ImmField", ";", "}", "assert", "(", "TII", "->", "isLegalFLATOffset", "(", "ImmField", ",", "AS", ",", "IsSigned", ")", ")", ";", "assert", "(", "RemainderOffset", "+", "ImmField", "==", "COffsetVal", ")", ";", "OffsetVal", "=", "ImmField", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDNode", "*", "N0Lo", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "N0", ",", "Sub0", ")", ";", "SDNode", "*", "N0Hi", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "", ",", "N0", ",", "Sub1", ")", ";", "SDValue", "AddOffsetLo", "=", "getMaterializedScalarImm32", "(", "Lo_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";", "SDValue", "AddOffsetHi", "=", "getMaterializedScalarImm32", "(", "Hi_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDNode", "*", "Add", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "VTs", ",", "{", "AddOffsetLo", ",", "SDValue", "(", "N0Lo", ",", "", ")", ",", "Clamp", "}", ")", ";", "SDNode", "*", "Addc", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "VTs", ",", "{", "AddOffsetHi", ",", "SDValue", "(", "N0Hi", ",", "", ")", ",", "SDValue", "(", "Add", ",", "", ")", ",", "Clamp", "}", ")", ";", "SDValue", "RegSequenceArgs", "[", "]", "=", "{"], "ground_truth": ["CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "Add", ",", "", ")", ",", "Sub0", ",", "SDValue", "(", "Addc", ",", "", ")", ",", "Sub1", "}", ";"], "File": "AMDGPUISelDAGToDAG92", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41239, "Length": 450, "Cover_Rate": 0.7269789983844911} {"Template_token": ["", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "!", "isa", "<", "GlobalValue", ">", "(", "GetUnderlyingObject", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "if", "(", "N", "->", "getMemoryVT", "(", ")", ".", "bitsLT", "(", "", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG95", "Func": "isGlobalLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41242, "Length": 56, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "AMDGPUA", "=", "", "(", "*", "TM", ")", ";", "EnableLateStructurizeCFG", "=", "TargetMachine", "::", "EnableLateStructurizeCFG", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41243, "Length": 15, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "MachineSDNode", "*", "DAGToDAGISel", "::", "buildSMovImm64", "(", "SDLoc", "&", "DL", ",", "uint64_t", "Imm", ",", "EVT", "VT", ")", "const", "{", "SDNode", "*", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getConstant", "(", "Imm", "&", "", ",", "DL", ",", "", ")", ")", ";", "SDNode", "*", "Hi", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getConstant", "(", "Imm", ">>", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["const", "SDValue", "Ops", "[", "]", "=", "{"], "File": "AMDGPUISelDAGToDAG", "Func": "buildSMovImm64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41244, "Length": 81, "Cover_Rate": 0.4764705882352941} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createISelDag", "(", "TargetMachine", "*", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{"], "ground_truth": ["return", "new", "DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "createR600ISelDag", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41248, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ",", "Addr", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ",", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "AddrHi", ")", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ",", "}", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "Expand32BitAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41249, "Length": 62, "Cover_Rate": 0.33879781420765026} {"Template_token": ["", "SDValue", "AddrHi", "=", "CurDAG", "->", "getTargetConstant", "(", "AddrHiVal", ",", "SL", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ",", "Addr", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ",", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "AddrHi", ")", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ",", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "Ops", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "Expand32BitAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41250, "Length": 96, "Cover_Rate": 0.5245901639344263} {"Template_token": ["", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ";", "return", "std", "::", "make_pair", "(", "TFI", ",", "CurDAG", "->", "getRegister", "(", "Info", "->", "getFrameOffsetReg", "(", ")", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "foldFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41251, "Length": 43, "Cover_Rate": 0.344} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "auto", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", ")", "{", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "", ")", ")", ";", "return", "std", "::", "make_pair", "(", "TFI", ",", "CurDAG", "->", "getRegister", "(", "Info", "->", "getFrameOffsetReg", "(", ")", ",", "", ")", ")", ";", "}", "return", "std", "::", "make_pair", "(", "N", ",", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "foldFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41252, "Length": 104, "Cover_Rate": 0.832} {"Template_token": ["", "AU", ".", "addRequired", "<", "ArgumentUsageInfo", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "PerfHintAnalysis", ">", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41253, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "AU", ".", "addRequired", "<", "ArgumentUsageInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "PerfHintAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["SelectionDAGISel", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41254, "Length": 34, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "}", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "Out", "=", "C", "->", "getAPIntValue", "(", ")", ".", "getSExtValue", "(", ")", ";", "return", "true", ";", "}", "if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "{", "Out", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "getConstantValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41255, "Length": 73, "Cover_Rate": 0.7156862745098039} {"Template_token": ["", "Out", "=", "C", "->", "getAPIntValue", "(", ")", ".", "getSExtValue", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG", "Func": "getConstantValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41256, "Length": 32, "Cover_Rate": 0.3137254901960784} {"Template_token": ["", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "}", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "Subtarget", ")", "->", "getRegisterInfo", "(", ")", ";", "return", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "}", "return", "nullptr", ";", "}", "switch", "(", "N", "->", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "{", "const", "MCInstrDesc", "&", "Desc", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "unsigned", "OpIdx", "=", "Desc", ".", "getNumDefs", "(", ")", "+", "OpNo", ";", "if", "(", "OpIdx", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "nullptr", ";", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "if", "(", "RegClass", "==", "-", "", ")", "return", "nullptr", ";", "return", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RegClass", ")", ";", "}", "case", "", ":", "{", "unsigned", "RCID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "SuperRC", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RCID", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "getOperandRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41257, "Length": 172, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "}", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "Subtarget", ")", "->", "getRegisterInfo", "(", ")", ";", "return", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "}", "return", "nullptr", ";", "}", "switch", "(", "N", "->", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "{", "const", "MCInstrDesc", "&", "Desc", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "unsigned", "OpIdx", "=", "Desc", ".", "getNumDefs", "(", ")", "+", "OpNo", ";", "if", "(", "OpIdx", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "nullptr", ";", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "if", "(", "RegClass", "==", "-", "", ")", "return", "nullptr", ";", "return", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RegClass", ")", ";", "}", "case", "", ":", "{", "unsigned", "RCID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RCID", ")", ";", "SDValue", "SubRegOp", "=", "N", "->", "getOperand", "(", "OpNo", "+", "", ")", ";", "unsigned", "SubRegIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "SubRegOp", ")", "->", "getZExtValue", "(", ")", ";", "return", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getSubClassWithSubReg", "(", "SuperRC", ",", "SubRegIdx", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "getOperandRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41258, "Length": 280, "Cover_Rate": 0.9302325581395349} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41259, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "uint32_t", "PackedVal", "=", "Offset", "|", "(", "Width", "<<", "", ")", ";", "SDValue", "PackedConst", "=", "CurDAG", "->", "getTargetConstant", "(", "PackedVal", ",", "DL", ",", "", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Val", ",", "PackedConst", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "getS_BFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41260, "Length": 41, "Cover_Rate": 0.5857142857142857} {"Template_token": ["", "SDValue", "M0", "=", "Lowering", ".", "copyToM0", "(", "*", "CurDAG", ",", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";", "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Glue", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "MorphNodeTo", "(", "N", ",", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41261, "Length": 120, "Cover_Rate": 0.6629834254143646} {"Template_token": ["", "SDValue", "M0", "=", "Lowering", ".", "copyToM0", "(", "*", "CurDAG", ",", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";", "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41262, "Length": 90, "Cover_Rate": 0.4972375690607735} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "{", "auto", "ST", "=", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "Subtarget", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "return", "(", "CC", "==", "", "||", "CC", "==", "", ")", "&&", "ST", "->", "hasScalarCompareEq64", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "isCBranchSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41263, "Length": 61, "Cover_Rate": 0.32972972972972975} {"Template_token": ["", "MVT", "VT", "=", "Cond", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", "==", "", ")", "return", "true", ";", "if", "(", "VT", "==", "", ")", "{", "auto", "ST", "=", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "Subtarget", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "return", "(", "CC", "==", "", "||", "CC", "==", "", ")", "&&", "ST", "->", "hasScalarCompareEq64", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "isCBranchSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41264, "Length": 85, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "if", "(", "!", "N", "->", "readMem", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "CbId", "==", "-", "", ")", "return", "N", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "N", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "isConstantLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41265, "Length": 40, "Cover_Rate": 0.5797101449275363} {"Template_token": ["", "In", "=", "stripBitcast", "(", "In", ")", ";", "if", "(", "In", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "Srl", "=", "In", ".", "getOperand", "(", "", ")", ";", "if", "(", "Srl", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "ShiftAmt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Srl", ".", "getOperand", "(", "", ")", ")", ")", "{"], "ground_truth": ["if", "(", "ShiftAmt", "->", "getZExtValue", "(", ")", "==", "", ")", "{"], "File": "AMDGPUISelDAGToDAG", "Func": "isExtractHiElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41267, "Length": 72, "Cover_Rate": 0.6545454545454545} {"Template_token": ["", "if", "(", "In", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "Srl", "=", "In", ".", "getOperand", "(", "", ")", ";", "if", "(", "Srl", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "ShiftAmt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Srl", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "ShiftAmt", "->", "getZExtValue", "(", ")", "==", "", ")", "{", "Out", "=", "stripBitcast", "(", "Srl", ".", "getOperand", "(", "", ")", ")", ";", "return", "true", ";", "}", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "isExtractHiElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41268, "Length": 86, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "return", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "isInlineConstant", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "isInlineImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41269, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "bool", "isInlineImmediate", "(", "const", "APFloat", "&", "Imm", ")", "const", "{", "return", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "isInlineConstant", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "isInlineImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41270, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isInlineImmediate16", "(", "int64_t", "Imm", ")", "const", "{"], "ground_truth": ["return", "", "(", "Imm", ",", "Subtarget", "->", "hasInv2PiInlineImm", "(", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "isInlineImmediate16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41272, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "bool", "isInlineImmediate32", "(", "int64_t", "Imm", ")", "const", "{", "return", "", "(", "Imm", ",", "Subtarget", "->", "hasInv2PiInlineImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "isInlineImmediate32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41273, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "if", "(", "N", "->", "getFlags", "(", ")", ".", "isDefined", "(", ")", ")", "return", "N", "->", "getFlags", "(", ")", ".", "hasNoNaNs", "(", ")", ";", "return", "CurDAG", "->", "isKnownNeverNaN", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "isNoNanSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41279, "Length": 32, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "if", "(", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "return", "true", ";", "if", "(", "N", "->", "getFlags", "(", ")", ".", "isDefined", "(", ")", ")", "return", "N", "->", "getFlags", "(", ")", ".", "hasNoNaNs", "(", ")", ";", "return", "CurDAG", "->", "isKnownNeverNaN", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "isNoNanSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41280, "Length": 43, "Cover_Rate": 0.8113207547169812} {"Template_token": ["", "static", "inline", "bool", "isNullConstantOrUndef", "(", "SDValue", "V", ")", "{"], "ground_truth": ["if", "(", "V", ".", "isUndef", "(", ")", ")", "return", "true", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "isNullConstantOrUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41281, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "const", "BasicBlock", "*", "BB", "=", "FuncInfo", "->", "MBB", "->", "getBasicBlock", "(", ")", ";", "const", "Instruction", "*", "Term", "=", "BB", "->", "getTerminator", "(", ")", ";", "return", "Term", "->", "getMetadata", "(", "", ")", "||", "Term", "->", "getMetadata", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "isUniformBr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41282, "Length": 40, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "const", "BasicBlock", "*", "BB", "=", "FuncInfo", "->", "MBB", "->", "getBasicBlock", "(", ")", ";", "const", "Instruction", "*", "Term", "=", "BB", "->", "getTerminator", "(", ")", ";", "return", "Term", "->", "getMetadata", "(", "", ")", "||", "Term", "->", "getMetadata", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "isUniformBr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41283, "Length": 40, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "static", "inline", "SDNode", "*", "packConstantV2I16", "(", "const", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "bool", "Negate", "=", "false", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "N", "->", "getNumOperands", "(", ")", "==", "", ")", ";", "uint32_t", "LHSVal", ",", "RHSVal", ";", "if", "(", "getConstantValue", "(", "N", "->", "getOperand", "(", "", ")", ",", "LHSVal", ")", "&&", "getConstantValue", "(", "N", "->", "getOperand", "(", "", ")", ",", "RHSVal", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "uint32_t", "K", "=", "Negate", "?", "(", "-", "LHSVal", "&", "", ")", "|", "(", "-", "RHSVal", "<<", "", ")", ":", "(", "LHSVal", "&", "", ")", "|", "(", "RHSVal", "<<", "", ")", ";", "return", "DAG", ".", "getMachineNode", "(", "", ",", "SL", ",", "N", "->", "getValueType", "(", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "K", ",", "SL", ",", "", ")", ")", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "packConstantV2I16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41284, "Length": 142, "Cover_Rate": 0.9594594594594594} {"Template_token": ["", "bool", "IsModified", "=", "false", ";", "do", "{", "IsModified", "=", "false", ";", "SelectionDAG", "::", "allnodes_iterator", "Position", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ";", "while", "(", "Position", "!=", "CurDAG", "->", "allnodes_end", "(", ")", ")", "{", "SDNode", "*", "Node", "=", "&", "*", "Position", "++", ";", "MachineSDNode", "*", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "Node", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "*", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(", "MachineNode", ",", "*", "CurDAG", ")", ";", "if", "(", "ResNode", "!=", "Node", ")", "{", "if", "(", "ResNode", ")", "ReplaceUses", "(", "Node", ",", "ResNode", ")", ";", "IsModified", "=", "true", ";", "}", "}", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";"], "ground_truth": ["}", "while", "(", "IsModified", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "PostprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41287, "Length": 111, "Cover_Rate": 0.8102189781021898} {"Template_token": ["", "void", "DAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "const", "TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "bool", "IsModified", "=", "false", ";", "do", "{", "IsModified", "=", "false", ";"], "ground_truth": ["SelectionDAG", "::", "allnodes_iterator", "Position", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "PostprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41288, "Length": 47, "Cover_Rate": 0.34306569343065696} {"Template_token": ["", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41290, "Length": 21, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "NumVectorElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "RegClassID", ";", "switch", "(", "NumVectorElts", ")", "{", "case", "", ":", "RegClassID", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelDAGToDAG", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41291, "Length": 49, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", "&&", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ")", "&&", "isInt", "<", "", ">", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Addr", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}", "else", "if", "(", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "&&", "isInt", "<", "", ">", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectADDRVTX_READ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41292, "Length": 101, "Cover_Rate": 0.4855769230769231} {"Template_token": ["", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "else", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "SDValue", "AddHiArgs", "[", "]", "=", "{", "SDValue", "(", "Hi0", ",", "", ")", ",", "SDValue", "(", "Hi1", ",", "", ")", ",", "SDValue", "(", "AddLo", ",", "", ")", "}", ";", "SDNode", "*", "AddHi", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ",", "AddHiArgs", ")", ";", "SDValue", "RegSequenceArgs", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "AddLo", ",", "", ")", ",", "Sub0", ",", "SDValue", "(", "AddHi", ",", "", ")", ",", "Sub1", ",", "}", ";", "SDNode", "*", "RegSequence", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "RegSequenceArgs", ")", ";", "if", "(", "ProduceCarry", ")", "{", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "AddHi", ",", "", ")", ")", ";", "}"], "ground_truth": ["ReplaceNode", "(", "N", ",", "RegSequence", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41293, "Length": 191, "Cover_Rate": 0.3812375249500998} {"Template_token": ["", "unsigned", "Opc", "=", "IsAdd", "?", "", ":", "", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "", ":", "", ";", "SDNode", "*", "AddLo", ";", "if", "(", "!", "ConsumeCarry", ")", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "else", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "", ")", ",", "SDValue", "(", "Lo1", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "SDValue", "AddHiArgs", "[", "]", "=", "{", "SDValue", "(", "Hi0", ",", "", ")", ",", "SDValue", "(", "Hi1", ",", "", ")", ",", "SDValue", "(", "AddLo", ",", "", ")", "}", ";", "SDNode", "*", "AddHi", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ",", "AddHiArgs", ")", ";", "SDValue", "RegSequenceArgs", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "AddLo", ",", "", ")", ",", "Sub0", ",", "SDValue", "(", "AddHi", ",", "", ")", ",", "Sub1", ",", "}", ";", "SDNode", "*", "RegSequence", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "RegSequenceArgs", ")", ";", "if", "(", "ProduceCarry", ")", "{", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "AddHi", ",", "", ")", ")", ";", "}", "ReplaceNode", "(", "N", ",", "RegSequence", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41294, "Length": 241, "Cover_Rate": 0.4810379241516966} {"Template_token": ["", "bool", "Is32", "=", "(", "VT", "==", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "MachineSDNode", "*", "CmpSwap", "=", "nullptr", ";", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "{", "SDValue", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFAddr64", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "", ":", "", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SelectCode", "(", "N", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41295, "Length": 239, "Cover_Rate": 0.5815085158150851} {"Template_token": ["", "if", "(", "Cond", ".", "isUndef", "(", ")", ")", "{", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "return", ";", "}", "bool", "UseSCCBr", "=", "isCBranchSCC", "(", "N", ")", "&&", "isUniformBr", "(", "N", ")", ";", "unsigned", "BrOp", "=", "UseSCCBr", "?", "", ":", "", ";", "unsigned", "CondReg", "=", "UseSCCBr", "?", "", ":", "", ";"], "ground_truth": ["SDLoc", "SL", "(", "N", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41296, "Length": 74, "Cover_Rate": 0.37185929648241206} {"Template_token": ["", "assert", "(", "NumVectorElts", "<=", "", "&&", "", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", "*", "", "+", "", ">", "RegSeqArgs", "(", "NumVectorElts", "*", "", "+", "", ")", ";", "RegSeqArgs", "[", "", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "RegClassID", ",", "DL", ",", "", ")", ";", "bool", "IsRegSeq", "=", "true", ";", "unsigned", "NOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NOps", ";", "i", "++", ")", "{", "if", "(", "isa", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ")", "{", "IsRegSeq", "=", "false", ";", "break", ";", "}", "unsigned", "Sub", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "i", ")", ";", "RegSeqArgs", "[", "", "+", "(", "", "*", "i", ")", "]", "=", "N", "->", "getOperand", "(", "i", ")", ";", "RegSeqArgs", "[", "", "+", "(", "", "*", "i", ")", "+", "", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Sub", ",", "DL", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectBuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41297, "Length": 150, "Cover_Rate": 0.3836317135549872} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectDIV_SCALE", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "VT", "==", "", "||", "VT", "==", "", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41298, "Length": 78, "Cover_Rate": 0.7358490566037735} {"Template_token": ["", "unsigned", "Opc", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";"], "ground_truth": ["CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41299, "Length": 58, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "int64_t", "ByteOffset", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "ByteOffset", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub", "=", "CurDAG", "->", "getNode", "(", "", ",", "DL", ",", "", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "isDSOffsetLegal", "(", "Sub", ",", "ByteOffset", ",", "", ")", ")", "{", "unsigned", "SubOp", "=", "Subtarget", "->", "hasAddNoCarry", "(", ")", "?", "", ":", "", ";", "MachineSDNode", "*", "MachineSub", "=", "CurDAG", "->", "getMachineNode", "(", "SubOp", ",", "DL", ",", "", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "Base", "=", "SDValue", "(", "MachineSub", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "ByteOffset", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "}", "else", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "MachineSDNode", "*", "MovZero", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Zero", ")", ";", "Base", "=", "SDValue", "(", "MovZero", ",", "", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41300, "Length": 235, "Cover_Rate": 0.5490654205607477} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectDS64Bit4ByteAligned", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset0", ",", "SDValue", "&", "Offset1", ")", "const", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "unsigned", "DWordOffset0", "=", "C1", "->", "getZExtValue", "(", ")", "/", "", ";", "unsigned", "DWordOffset1", "=", "DWordOffset0", "+", "", ";", "if", "(", "isDSOffsetLegal", "(", "N0", ",", "DWordOffset1", ",", "", ")", ")", "{", "Base", "=", "N0", ";", "Offset0", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset0", ",", "DL", ",", "", ")", ";", "Offset1", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset1", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "", ")", ")", ")", "{", "unsigned", "DWordOffset0", "=", "C", "->", "getZExtValue", "(", ")", "/", "", ";", "unsigned", "DWordOffset1", "=", "DWordOffset0", "+", "", ";", "if", "(", "isUInt", "<", "", ">", "(", "DWordOffset0", ")", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "Sub", "=", "CurDAG", "->", "getNode", "(", "", ",", "DL", ",", "", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "isDSOffsetLegal", "(", "Sub", ",", "DWordOffset1", ",", "", ")", ")", "{", "unsigned", "SubOp", "=", "Subtarget", "->", "hasAddNoCarry", "(", ")", "?", "", ":", "", ";", "MachineSDNode", "*", "MachineSub", "=", "CurDAG", "->", "getMachineNode", "(", "SubOp", ",", "DL", ",", "", ",", "Zero", ",", "Addr", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["Base", "=", "SDValue", "(", "MachineSub", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectDS64Bit4ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41301, "Length": 298, "Cover_Rate": 0.5528756957328386} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectFlatAtomic", "(", "SDValue", "Addr", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "SLC", ")", "const", "{", "return", "SelectFlatOffset", "<", "false", ">", "(", "Addr", ",", "VAddr", ",", "Offset", ",", "SLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectFlatAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41302, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectFlatAtomic", "(", "SDValue", "Addr", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "SLC", ")", "const", "{"], "ground_truth": ["return", "SelectFlatOffset", "<", "false", ">", "(", "Addr", ",", "VAddr", ",", "Offset", ",", "SLC", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectFlatAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41303, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "return", "SelectFlatOffset", "<", "true", ">", "(", "Addr", ",", "VAddr", ",", "Offset", ",", "SLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectFlatAtomicSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41304, "Length": 16, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectFlatAtomicSigned", "(", "SDValue", "Addr", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "SLC", ")", "const", "{", "return", "SelectFlatOffset", "<", "true", ">", "(", "Addr", ",", "VAddr", ",", "Offset", ",", "SLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectFlatAtomicSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41305, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "int64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "IsSigned", "&&", "isInt", "<", "", ">", "(", "COffsetVal", ")", ")", "||", "(", "!", "IsSigned", "&&", "isUInt", "<", "", ">", "(", "COffsetVal", ")", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "VAddr", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "", ")", ";", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41306, "Length": 91, "Cover_Rate": 0.5759493670886076} {"Template_token": ["", "int64_t", "OffsetVal", "=", "", ";", "if", "(", "Subtarget", "->", "hasFlatInstOffsets", "(", ")", "&&", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "int64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "IsSigned", "&&", "isInt", "<", "", ">", "(", "COffsetVal", ")", ")", "||", "(", "!", "IsSigned", "&&", "isUInt", "<", "", ">", "(", "COffsetVal", ")", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "VAddr", "=", "Addr", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41307, "Length": 113, "Cover_Rate": 0.7151898734177216} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectFMAD_FMA", "(", "SDNode", "*", "N", ")", "{", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "", ")", ";", "bool", "IsFMA", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "VT", "!=", "", "||", "(", "!", "Subtarget", "->", "hasMadMixInsts", "(", ")", "&&", "!", "Subtarget", "->", "hasFmaMixInsts", "(", ")", ")", "||", "(", "(", "IsFMA", "&&", "Subtarget", "->", "hasMadMixInsts", "(", ")", ")", "||", "(", "!", "IsFMA", "&&", "Subtarget", "->", "hasFmaMixInsts", "(", ")", ")", ")", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src2", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Src0Mods", ",", "Src1Mods", ",", "Src2Mods", ";", "bool", "Sel0", "=", "SelectVOP3PMadMixModsImpl", "(", "Src0", ",", "Src0", ",", "Src0Mods", ")", ";", "bool", "Sel1", "=", "SelectVOP3PMadMixModsImpl", "(", "Src1", ",", "Src1", ",", "Src1Mods", ")", ";"], "ground_truth": ["bool", "Sel2", "=", "SelectVOP3PMadMixModsImpl", "(", "Src2", ",", "Src2", ",", "Src2Mods", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectFMAD_FMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41308, "Length": 158, "Cover_Rate": 0.5015873015873016} {"Template_token": ["", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src2", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Src0Mods", ",", "Src1Mods", ",", "Src2Mods", ";", "bool", "Sel0", "=", "SelectVOP3PMadMixModsImpl", "(", "Src0", ",", "Src0", ",", "Src0Mods", ")", ";", "bool", "Sel1", "=", "SelectVOP3PMadMixModsImpl", "(", "Src1", ",", "Src1", ",", "Src1Mods", ")", ";", "bool", "Sel2", "=", "SelectVOP3PMadMixModsImpl", "(", "Src2", ",", "Src2", ",", "Src2Mods", ")", ";"], "ground_truth": ["assert", "(", "(", "IsFMA", "||", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "&&", "", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectFMAD_FMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41309, "Length": 97, "Cover_Rate": 0.30793650793650795} {"Template_token": ["", "Ops", "[", "", "]", "=", "N", "->", "getOperand", "(", "", ")", ";", "Ops", "[", "", "]", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectFMA_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41310, "Length": 41, "Cover_Rate": 0.3014705882352941} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Ops", "[", "", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "ground_truth": ["SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectFMUL_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41311, "Length": 62, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectFMUL_W_CHAIN", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Ops", "[", "", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "ground_truth": ["SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectFMUL_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41312, "Length": 72, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectGlobalValueConstantOffset", "(", "SDValue", "Addr", ",", "SDValue", "&", "IntPtr", ")", "{", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "IntPtr", "=", "CurDAG", "->", "getIntPtrConstant", "(", "Cst", "->", "getZExtValue", "(", ")", "/", "", ",", "SDLoc", "(", "Addr", ")", ",", "true", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectGlobalValueConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41313, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectGlobalValueConstantOffset", "(", "SDValue", "Addr", ",", "SDValue", "&", "IntPtr", ")", "{", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "IntPtr", "=", "CurDAG", "->", "getIntPtrConstant", "(", "Cst", "->", "getZExtValue", "(", ")", "/", "", ",", "SDLoc", "(", "Addr", ")", ",", "true", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectGlobalValueConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41314, "Length": 53, "Cover_Rate": 0.9137931034482759} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getIntPtrConstant", "(", "", ",", "SDLoc", "(", "Addr", ")", ",", "true", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectGlobalValueVariableOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41315, "Length": 24, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "SDValue", "K", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "<<", "", ",", "SL", ",", "", ")", ";", "MachineSDNode", "*", "MovK", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "K", ")", ";", "Src", "=", "SDValue", "(", "MovK", ",", "", ")", ";", "return", "true", ";", "}", "return", "isExtractHiElt", "(", "In", ",", "Src", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectHi16Elt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41316, "Length": 67, "Cover_Rate": 0.3316831683168317} {"Template_token": ["", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "Opc", "=", "Signed", "?", "", ":", "", ";", "SDValue", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "Clamp", "}", ";"], "ground_truth": ["CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMAD_64_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41317, "Length": 81, "Cover_Rate": 0.7641509433962265} {"Template_token": ["", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "Opc", "=", "Signed", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMAD_64_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41318, "Length": 34, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Index", ")", ")", "{", "SDValue", "N0", "=", "Index", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Index", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMOVRELOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41319, "Length": 42, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "Base", "=", "N0", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Index", ")", ")", "return", "false", ";", "Base", "=", "Index", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMOVRELOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41320, "Length": 59, "Cover_Rate": 0.4573643410852713} {"Template_token": ["", "}", "else", "{", "uint32_t", "High", "=", "(", "Imm", "+", "Align", ")", "&", "~", "", ";", "uint32_t", "Low", "=", "(", "Imm", "+", "Align", ")", "&", "", ";", "Imm", "=", "Low", ";", "Overflow", "=", "High", "-", "Align", ";", "}", "}", "if", "(", "Overflow", ">", "", "&&", "Subtarget", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", ")", "return", "false", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "", ")", ";", "if", "(", "Overflow", "<=", "", ")", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "", ")", ";"], "ground_truth": ["else", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "", ")", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMUBUFConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41321, "Length": 119, "Cover_Rate": 0.5409090909090909} {"Template_token": ["", "SDLoc", "DL", "(", "Constant", ")", ";", "const", "uint32_t", "Align", "=", "", ";", "const", "uint32_t", "MaxImm", "=", "alignDown", "(", "", ",", "Align", ")", ";", "uint32_t", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Constant", ")", "->", "getZExtValue", "(", ")", ";", "uint32_t", "Overflow", "=", "", ";", "if", "(", "Imm", ">", "MaxImm", ")", "{", "if", "(", "Imm", "<=", "MaxImm", "+", "", ")", "{", "Overflow", "=", "Imm", "-", "MaxImm", ";", "Imm", "=", "MaxImm", ";", "}", "else", "{", "uint32_t", "High", "=", "(", "Imm", "+", "Align", ")", "&", "~", "", ";", "uint32_t", "Low", "=", "(", "Imm", "+", "Align", ")", "&", "", ";", "Imm", "=", "Low", ";", "Overflow", "=", "High", "-", "Align", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMUBUFConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41322, "Length": 106, "Cover_Rate": 0.4818181818181818} {"Template_token": ["", "SDLoc", "DL", "(", "Offset", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "return", "false", ";", "return", "SelectMUBUFConstant", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMUBUFIntrinsicOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41324, "Length": 31, "Cover_Rate": 0.6326530612244898} {"Template_token": ["", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ">=", "", "&&", "SelectMUBUFConstant", "(", "N1", ",", "SOffset", ",", "ImmOffset", ")", ")", "{", "VOffset", "=", "N0", ";", "return", "true", ";", "}", "}", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["VOffset", "=", "Offset", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMUBUFIntrinsicVOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41325, "Length": 65, "Cover_Rate": 0.37790697674418605} {"Template_token": ["", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "{", "SDValue", "Tmp1", ",", "Tmp2", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">", "Subtarget", "::", "SEA_ISLANDS", "||", "SelectMUBUFConstant", "(", "Offset", ",", "Tmp1", ",", "Tmp2", ")", ")", "return", "false", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Offset", ")", ")", "{", "SDValue", "N0", "=", "Offset", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["SDValue", "N1", "=", "Offset", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMUBUFIntrinsicVOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41326, "Length": 71, "Cover_Rate": 0.4127906976744186} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectMUBUFOffset", "(", "SDValue", "Addr", ",", "SDValue", "&", "SRsrc", ",", "SDValue", "&", "Soffset", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "SLC", ")", "const", "{", "SDValue", "GLC", ",", "TFE", ";"], "ground_truth": ["return", "SelectMUBUFOffset", "(", "Addr", ",", "SRsrc", ",", "Soffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "TFE", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41328, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "SOffsetReg", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "SOffsetReg", ",", "", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "C1", "->", "getZExtValue", "(", ")", ")", "&&", "(", "!", "Subtarget", "->", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", ")", ")", "{", "std", "::", "tie", "(", "VAddr", ",", "SOffset", ")", "=", "foldFrameIndex", "(", "N0", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";", "return", "true", ";", "}", "}", "std", "::", "tie", "(", "VAddr", ",", "SOffset", ")", "=", "foldFrameIndex", "(", "Addr", ")", ";"], "ground_truth": ["ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41329, "Length": 202, "Cover_Rate": 0.554945054945055} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "SRsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ";"], "ground_truth": ["unsigned", "SOffsetReg", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41330, "Length": 66, "Cover_Rate": 0.3707865168539326} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "SRsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "SOffsetReg", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "SOffsetReg", ",", "", ")", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41331, "Length": 94, "Cover_Rate": 0.5280898876404494} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "selectSGPRVectorRegClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41332, "Length": 25, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "selectSGPRVectorRegClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41333, "Length": 25, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectSMRD", "(", "SDValue", "Addr", ",", "SDValue", "&", "SBase", ",", "SDValue", "&", "Offset", ",", "bool", "&", "Imm", ")", "const", "{", "SDLoc", "SL", "(", "Addr", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "if", "(", "SelectSMRDOffset", "(", "N1", ",", "Offset", ",", "Imm", ")", ")", "{", "SBase", "=", "Expand32BitAddress", "(", "N0", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41334, "Length": 81, "Cover_Rate": 0.7232142857142857} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectSMRD", "(", "SDValue", "Addr", ",", "SDValue", "&", "SBase", ",", "SDValue", "&", "Offset", ",", "bool", "&", "Imm", ")", "const", "{", "SDLoc", "SL", "(", "Addr", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "if", "(", "SelectSMRDOffset", "(", "N1", ",", "Offset", ",", "Imm", ")", ")", "{", "SBase", "=", "Expand32BitAddress", "(", "N0", ")", ";", "return", "true", ";", "}", "}", "SBase", "=", "Expand32BitAddress", "(", "Addr", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "Imm", "=", "true", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41335, "Length": 110, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "Imm", "=", "true", ";", "return", "true", ";", "}", "if", "(", "!", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", "||", "!", "isUInt", "<", "", ">", "(", "ByteOffset", ")", ")", "return", "false", ";", "if", "(", "Gen", "==", "Subtarget", "::", "SEA_ISLANDS", "&&", "isUInt", "<", "", ">", "(", "EncodedOffset", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "EncodedOffset", ",", "SL", ",", "", ")", ";", "}", "else", "{", "SDValue", "C32Bit", "=", "CurDAG", "->", "getTargetConstant", "(", "ByteOffset", ",", "SL", ",", "", ")", ";", "Offset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "SL", ",", "", ",", "C32Bit", ")", ",", "", ")", ";", "}"], "ground_truth": ["Imm", "=", "false", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41336, "Length": 103, "Cover_Rate": 0.4681818181818182} {"Template_token": ["", "uint32_t", "MaskVal", "=", "Mask", "->", "getZExtValue", "(", ")", ";", "if", "(", "isMask_32", "(", "MaskVal", ")", ")", "{", "uint32_t", "WidthVal", "=", "countPopulation", "(", "MaskVal", ")", ";", "ReplaceNode", "(", "N", ",", "getS_BFE", "(", "", ",", "SDLoc", "(", "N", ")", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "ShiftVal", ",", "WidthVal", ")", ")", ";", "return", ";", "}", "}", "}", "break", ";", "case", "", ":", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "SDValue", "&", "And", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "Shift", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Shift", "&&", "Mask", ")", "{", "uint32_t", "ShiftVal", "=", "Shift", "->", "getZExtValue", "(", ")", ";", "uint32_t", "MaskVal", "=", "Mask", "->", "getZExtValue", "(", ")", ">>", "ShiftVal", ";", "if", "(", "isMask_32", "(", "MaskVal", ")", ")", "{", "uint32_t", "WidthVal", "=", "countPopulation", "(", "MaskVal", ")", ";", "ReplaceNode", "(", "N", ",", "getS_BFE", "(", "", ",", "SDLoc", "(", "N", ")", ",", "And", ".", "getOperand", "(", "", ")", ",", "ShiftVal", ",", "WidthVal", ")", ")", ";", "return", ";", "}", "}", "}", "else", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SelectS_BFEFromShifts", "(", "N", ")", ";", "return", ";", "}", "break", ";", "case", "", ":", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SelectS_BFEFromShifts", "(", "N", ")", ";", "return", ";", "}", "break", ";"], "ground_truth": ["case", "", ":", "{"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectS_BFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41337, "Length": 257, "Cover_Rate": 0.5223577235772358} {"Template_token": ["", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "B", "&&", "C", ")", "{", "uint32_t", "BVal", "=", "B", "->", "getZExtValue", "(", ")", ";", "uint32_t", "CVal", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "", "<", "BVal", "&&", "BVal", "<=", "CVal", "&&", "CVal", "<", "", ")", "{", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["unsigned", "Opcode", "=", "Signed", "?", "", ":", "", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectS_BFEFromShifts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41338, "Length": 77, "Cover_Rate": 0.47530864197530864} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectUADDO_USUBO", "(", "SDNode", "*", "N", ")", "{", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectUADDO_USUBO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41339, "Length": 57, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectUADDO_USUBO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41340, "Length": 32, "Cover_Rate": 0.5079365079365079} {"Template_token": ["", "SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "Mods", ",", "SDLoc", "(", "In", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3Mods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41341, "Length": 19, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "if", "(", "SelectVOP3ModsImpl", "(", "In", ",", "Src", ",", "Mods", ")", ")", "{", "SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "Mods", ",", "SDLoc", "(", "In", ")", ",", "", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3Mods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41342, "Length": 36, "Cover_Rate": 0.6101694915254238} {"Template_token": ["", "Mods", "=", "", ";", "Src", "=", "In", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Mods", "|=", "", ";", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "}", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Mods", "|=", "", ";", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3ModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41344, "Length": 61, "Cover_Rate": 0.6931818181818182} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectVOP3NoMods", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ")", "const", "{", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "", "||", "In", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";"], "ground_truth": ["Src", "=", "In", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3NoMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41346, "Length": 39, "Cover_Rate": 0.8297872340425532} {"Template_token": ["", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "", "||", "In", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";"], "ground_truth": ["Src", "=", "In", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3NoMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41347, "Length": 25, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "SDLoc", "DL", "(", "In", ")", ";", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3OMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41348, "Length": 36, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "SDLoc", "DL", "(", "In", ")", ";", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3OMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41349, "Length": 32, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectVOP3OpSel", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ")", "const", "{", "Src", "=", "In", ";"], "ground_truth": ["SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "In", ")", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3OpSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41350, "Length": 38, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectVOP3OpSel0", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ",", "SDValue", "&", "Clamp", ")", "const", "{", "SDLoc", "SL", "(", "In", ")", ";", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";"], "ground_truth": ["return", "SelectVOP3OpSel", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3OpSel0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41351, "Length": 51, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectVOP3OpSel0", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ",", "SDValue", "&", "Clamp", ")", "const", "{", "SDLoc", "SL", "(", "In", ")", ";", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";"], "ground_truth": ["return", "SelectVOP3OpSel", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3OpSel0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41352, "Length": 51, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectVOP3OpSelMods", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ")", "const", "{"], "ground_truth": ["return", "SelectVOP3Mods", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3OpSelMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41353, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "return", "SelectVOP3Mods", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3OpSelMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41354, "Length": 11, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "SDLoc", "SL", "(", "In", ")", ";", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";", "return", "SelectVOP3OpSelMods", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3OpSelMods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41355, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "unsigned", "Mods", "=", "", ";", "SelectVOP3PMadMixModsImpl", "(", "In", ",", "Src", ",", "Mods", ")", ";", "SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "Mods", ",", "SDLoc", "(", "In", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3PMadMixMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41356, "Length": 33, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectVOP3PMadMixMods", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ")", "const", "{", "unsigned", "Mods", "=", "", ";", "SelectVOP3PMadMixModsImpl", "(", "In", ",", "Src", ",", "Mods", ")", ";", "SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "Mods", ",", "SDLoc", "(", "In", ")", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3PMadMixMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41357, "Length": 51, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "assert", "(", "Src", ".", "getValueType", "(", ")", "==", "", ")", ";", "Src", "=", "stripBitcast", "(", "Src", ")", ";", "if", "(", "(", "Mods", "&", "", ")", "==", "", ")", "{", "unsigned", "ModsTmp", ";", "SelectVOP3ModsImpl", "(", "Src", ",", "Src", ",", "ModsTmp", ")", ";", "if", "(", "(", "ModsTmp", "&", "", ")", "!=", "", ")", "Mods", "^=", "", ";", "if", "(", "(", "ModsTmp", "&", "", ")", "!=", "", ")", "Mods", "|=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3PMadMixModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41358, "Length": 79, "Cover_Rate": 0.4759036144578313} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectVOP3PMods0", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "SrcMods", ",", "SDValue", "&", "Clamp", ")", "const", "{", "SDLoc", "SL", "(", "In", ")", ";"], "ground_truth": ["Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3PMods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41359, "Length": 41, "Cover_Rate": 0.7592592592592593} {"Template_token": ["", "return", "Val", ".", "getOpcode", "(", ")", "==", "", "?", "Val", ".", "getOperand", "(", "", ")", ":", "Val", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG", "Func": "stripBitcast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41360, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "stripBitcast", "(", "Src", ")", ";", "}"], "ground_truth": ["return", "In", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "stripExtractLoElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41361, "Length": 24, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "SDValue", "stripExtractLoElt", "(", "SDValue", "In", ")", "{", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["SDValue", "Src", "=", "In", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "stripExtractLoElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41362, "Length": 29, "Cover_Rate": 0.5178571428571429} {"Template_token": ["", "for", "(", "SDNode", "*", "U", ":", "DAG", ".", "getEntryNode", "(", ")", ".", "getNode", "(", ")", "->", "uses", "(", ")", ")", "{", "if", "(", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "U", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "L", "->", "getBasePtr", "(", ")", ")", ")", "{", "if", "(", "FI", "->", "getIndex", "(", ")", "<", "", ")", "{", "int64_t", "InFirstByte", "=", "MFI", ".", "getObjectOffset", "(", "FI", "->", "getIndex", "(", ")", ")", ";", "int64_t", "InLastByte", "=", "InFirstByte", ";"], "ground_truth": ["InLastByte", "+=", "MFI", ".", "getObjectSize", "(", "FI", "->", "getIndex", "(", ")", ")", "-", "", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "addTokenForArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41363, "Length": 100, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "!", "hasSourceMods", "(", "U", ")", ")", "return", "false", ";", "if", "(", "!", "opMustUseVOP3Encoding", "(", "U", ",", "VT", ")", ")", "{", "if", "(", "++", "NumMayIncreaseSize", ">", "CostThreshold", ")", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "allUsesHaveSourceMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41364, "Length": 37, "Cover_Rate": 0.4157303370786517} {"Template_token": ["", "Align", "MaxAlign", "=", "Align", "(", "", ")", ";", "uint64_t", "ExplicitArgOffset", "=", "", ";", "const", "DataLayout", "&", "DL", "=", "Fn", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "InIndex", "=", "", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "Fn", ".", "args", "(", ")", ")", "{", "const", "bool", "IsByRef", "=", "Arg", ".", "hasByRefAttr", "(", ")", ";", "Type", "*", "BaseArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "Type", "*", "MemArgTy", "=", "IsByRef", "?", "Arg", ".", "getParamByRefType", "(", ")", ":", "BaseArgTy", ";", "MaybeAlign", "Alignment", "=", "IsByRef", "?", "Arg", ".", "getParamAlign", "(", ")", ":", "None", ";", "if", "(", "!", "Alignment", ")", "Alignment", "=", "DL", ".", "getABITypeAlign", "(", "MemArgTy", ")", ";", "MaxAlign", "=", "max", "(", "Alignment", ",", "MaxAlign", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "MemArgTy", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "Alignment", ")", "+", "ExplicitOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "Alignment", ")", "+", "AllocSize", ";", "SmallVector", "<", "EVT", ",", "", ">", "ValueVTs", ";", "SmallVector", "<", "uint64_t", ",", "", ">", "Offsets", ";", "ComputeValueVTs", "(", "*", "this", ",", "DL", ",", "BaseArgTy", ",", "ValueVTs", ",", "&", "Offsets", ",", "ArgOffset", ")", ";", "for", "(", "unsigned", "Value", "=", "", ",", "NumValues", "=", "ValueVTs", ".", "size", "(", ")", ";", "Value", "!=", "NumValues", ";", "++", "Value", ")", "{", "uint64_t", "BasePartOffset", "=", "Offsets", "[", "Value", "]", ";", "EVT", "ArgVT", "=", "ValueVTs", "[", "Value", "]", ";", "EVT", "MemVT", "=", "ArgVT", ";", "MVT", "RegisterVT", "=", "getRegisterTypeForCallingConv", "(", "Ctx", ",", "CC", ",", "ArgVT", ")", ";", "unsigned", "NumRegs", "=", "getNumRegistersForCallingConv", "(", "Ctx", ",", "CC", ",", "ArgVT", ")", ";", "if", "(", "NumRegs", "==", "", ")", "{", "if", "(", "ArgVT", ".", "isExtended", "(", ")", ")", "{", "MemVT", "=", "RegisterVT", ";", "}", "else", "{", "MemVT", "=", "ArgVT", ";", "}", "}", "else", "if", "(", "ArgVT", ".", "isVector", "(", ")", "&&", "RegisterVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getScalarType", "(", ")", "==", "RegisterVT", ".", "getScalarType", "(", ")", ")", "{", "assert", "(", "ArgVT", ".", "getVectorNumElements", "(", ")", ">", "RegisterVT", ".", "getVectorNumElements", "(", ")", ")", ";", "MemVT", "=", "RegisterVT", ";", "}", "else", "if", "(", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getVectorNumElements", "(", ")", "==", "NumRegs", ")", "{", "MemVT", "=", "ArgVT", ".", "getScalarType", "(", ")", ";", "}", "else", "if", "(", "ArgVT", ".", "isExtended", "(", ")", ")", "{", "MemVT", "=", "RegisterVT", ";", "}", "else", "{", "unsigned", "MemoryBits", "=", "ArgVT", ".", "getStoreSizeInBits", "(", ")", "/", "NumRegs", ";", "assert", "(", "ArgVT", ".", "getStoreSizeInBits", "(", ")", "%", "NumRegs", "==", "", ")", ";", "if", "(", "RegisterVT", ".", "isInteger", "(", ")", ")", "{", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "State", ".", "getContext", "(", ")", ",", "MemoryBits", ")", ";", "}", "else", "if", "(", "RegisterVT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "!", "RegisterVT", ".", "getScalarType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", ";", "unsigned", "NumElements", "=", "RegisterVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "MemoryBits", "%", "NumElements", "==", "", ")", ";", "EVT", "ScalarVT", "=", "EVT", "::", "getIntegerVT", "(", "State", ".", "getContext", "(", ")", ",", "MemoryBits", "/", "NumElements", ")", ";", "MemVT", "=", "EVT", "::", "getVectorVT", "(", "State", ".", "getContext", "(", ")", ",", "ScalarVT", ",", "NumElements", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUISelLowering (2)1", "Func": "analyzeFormalArgumentsCompute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41367, "Length": 501, "Cover_Rate": 0.6549019607843137} {"Template_token": ["", "return", "CallLowering", "::", "CCAssignFnForCall", "(", "CC", ",", "IsVarArg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41369, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "if", "(", "LHS", "==", "True", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RHS", ",", "LHS", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "LHS", "==", "True", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RHS", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", "&&", "!", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "LHS", "==", "True", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "combineFMinMaxLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41372, "Length": 142, "Cover_Rate": 0.3141592920353982} {"Template_token": ["", "case", "", ":", "{", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "Width", "?", "", "-", "(", "Width", "->", "getZExtValue", "(", ")", "&", "", ")", ":", "", ";", "}", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "ComputeNumSignBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41374, "Length": 83, "Cover_Rate": 0.3721973094170404} {"Template_token": ["", "static", "SDValue", "constantFoldBFE", "(", "SelectionDAG", "&", "DAG", ",", "IntTy", "Src0", ",", "uint32_t", "Offset", ",", "uint32_t", "Width", ",", "const", "SDLoc", "&", "DL", ")", "{", "if", "(", "Width", "+", "Offset", "<", "", ")", "{", "uint32_t", "Shl", "=", "static_cast", "<", "uint32_t", ">", "(", "Src0", ")", "<<", "(", "", "-", "Offset", "-", "Width", ")", ";", "IntTy", "Result", "=", "static_cast", "<", "IntTy", ">", "(", "Shl", ")", ">>", "(", "", "-", "Width", ")", ";", "return", "DAG", ".", "getConstant", "(", "Result", ",", "DL", ",", "", ")", ";", "}", "return", "DAG", ".", "getConstant", "(", "Src0", ">>", "Offset", ",", "DL", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "constantFoldBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41375, "Length": 96, "Cover_Rate": 0.96} {"Template_token": ["", "SDValue", "TargetLowering", "::", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "Register", "Reg", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "SL", ",", "bool", "RawReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "CreateLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41376, "Length": 50, "Cover_Rate": 0.390625} {"Template_token": ["", "EVT", "VT", "=", "N1", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDValue", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Cond", ",", "N1", ".", "getOperand", "(", "", ")", ",", "N2", ".", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "distributeOpThroughSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41377, "Length": 39, "Cover_Rate": 0.3786407766990291} {"Template_token": ["", "static", "SDValue", "extractF64Exponent", "(", "SDValue", "Hi", ",", "const", "SDLoc", "&", "SL", ",", "SelectionDAG", "&", "DAG", ")", "{", "const", "unsigned", "FractBits", "=", "", ";", "const", "unsigned", "ExpBits", "=", "", ";", "SDValue", "ExpPart", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "FractBits", "-", "", ",", "SL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "ExpBits", ",", "SL", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "Exp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "ExpPart", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "extractF64Exponent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41378, "Length": 96, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "fnegFoldsIntoOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41379, "Length": 50, "Cover_Rate": 0.373134328358209} {"Template_token": ["", "if", "(", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "||", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "return", "distributeOpThroughSelect", "(", "DCI", ",", "LHS", ".", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "Cond", ",", "LHS", ",", "RHS", ")", ";", "}", "bool", "Inv", "=", "false", ";", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", "||", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "Inv", "=", "true", ";", "}", "ConstantFPSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ")", ";", "if", "(", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "||", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "CRHS", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "NewLHS", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "NewRHS", "=", "RHS", ";", "bool", "ShouldFoldNeg", "=", "true", ";", "if", "(", "NewLHS", ".", "hasOneUse", "(", ")", ")", "{", "unsigned", "Opc", "=", "NewLHS", ".", "getOpcode", "(", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "fnegFoldsIntoOp", "(", "Opc", ")", ")", "ShouldFoldNeg", "=", "false", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "Opc", "==", "", ")", "ShouldFoldNeg", "=", "false", ";", "}", "if", "(", "ShouldFoldNeg", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "NewRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "else", "if", "(", "CRHS", "->", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Inv", ")", "std", "::", "swap", "(", "NewLHS", ",", "NewRHS", ")", ";", "SDValue", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Cond", ",", "NewLHS", ",", "NewRHS", ")", ";", "DCI", ".", "AddToWorklist", "(", "NewSelect", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "LHS", ".", "getOpcode", "(", ")", ",", "SL", ",", "VT", ",", "NewSelect", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "foldFreeOpFromSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41380, "Length": 326, "Cover_Rate": 0.7743467933491687} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getFFBX_U32", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Op", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "Opc", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "LegalVT", "=", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "if", "(", "LegalVT", "!=", "", "&&", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "LegalVT", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "VT", "!=", "", ")", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "getFFBX_U32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41381, "Length": 90, "Cover_Rate": 0.6122448979591837} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getHiHalf64", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "getHiHalf64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41382, "Length": 36, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getLoHalf64", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ")", ";"], "ground_truth": ["const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "getLoHalf64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41383, "Length": 51, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ",", "Zero", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "getLoHalf64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41384, "Length": 47, "Cover_Rate": 0.6025641025641025} {"Template_token": ["", "if", "(", "Size", "<=", "", ")", "{", "unsigned", "MulOpc", "=", "Signed", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "MulOpc", ",", "SL", ",", "", ",", "N0", ",", "N1", ")", ";", "}", "unsigned", "MulLoOpc", "=", "Signed", "?", "", ":", "", ";", "unsigned", "MulHiOpc", "=", "Signed", "?", "", ":", "", ";", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "MulLoOpc", ",", "SL", ",", "", ",", "N0", ",", "N1", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "MulHiOpc", ",", "SL", ",", "", ",", "N0", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulLo", ",", "MulHi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "getMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41385, "Length": 104, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "static", "SDValue", "getMul24", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ",", "SDValue", "N0", ",", "SDValue", "N1", ",", "unsigned", "Size", ",", "bool", "Signed", ")", "{", "if", "(", "Size", "<=", "", ")", "{", "unsigned", "MulOpc", "=", "Signed", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "MulOpc", ",", "SL", ",", "", ",", "N0", ",", "N1", ")", ";", "}", "unsigned", "MulLoOpc", "=", "Signed", "?", "", ":", "", ";", "unsigned", "MulHiOpc", "=", "Signed", "?", "", ":", "", ";", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "MulLoOpc", ",", "SL", ",", "", ",", "N0", ",", "N1", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "MulHiOpc", ",", "SL", ",", "", ",", "N0", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulLo", ",", "MulHi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "getMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41386, "Length": 130, "Cover_Rate": 0.8552631578947368} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getNegatedExpression", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "LegalOperations", ",", "bool", "ForCodeSize", ",", "NegatibleCost", "&", "Cost", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "allUsesHaveSourceMods", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}"], "ground_truth": ["return", "TargetLowering", "::", "getNegatedExpression", "(", "Op", ",", "DAG", ",", "LegalOperations", ",", "ForCodeSize", ",", "Cost", ",", "Depth", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "getNegatedExpression", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41387, "Length": 86, "Cover_Rate": 0.945054945054945} {"Template_token": ["", "static", "int", "getOrCreateFixedStackObject", "(", "MachineFrameInfo", "&", "MFI", ",", "unsigned", "Size", ",", "int64_t", "Offset", ")", "{", "for", "(", "int", "I", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ";", "I", "<", "", ";", "++", "I", ")", "{", "if", "(", "MFI", ".", "getObjectOffset", "(", "I", ")", "==", "Offset", ")", "{", "assert", "(", "MFI", ".", "getObjectSize", "(", "I", ")", "==", "Size", ")", ";", "return", "I", ";", "}", "}", "return", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "getOrCreateFixedStackObject", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41388, "Length": 76, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MFI", ".", "getObjectOffset", "(", "I", ")", "==", "Offset", ")", "{"], "ground_truth": ["assert", "(", "MFI", ".", "getObjectSize", "(", "I", ")", "==", "Size", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "getOrCreateFixedStackObject", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41389, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "RefinementSteps", "=", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "getRecipEstimate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41390, "Length": 28, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "LoNumElts", "=", "PowerOf2Ceil", "(", "(", "NumElts", "+", "", ")", "/", "", ")", ";", "LoVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "LoNumElts", ")", ";", "HiVT", "=", "NumElts", "-", "LoNumElts", "==", "", "?", "EltVT", ":", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", "-", "LoNumElts", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "LoVT", ",", "HiVT", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "getSplitDestVTs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41391, "Length": 93, "Cover_Rate": 0.7948717948717948} {"Template_token": ["", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "", ")", "{", "RefinementSteps", "=", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "getSqrtEstimate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41392, "Length": 44, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "if", "(", "Size", "<=", "", ")", "return", "", ";", "return", "EVT", "::", "getIntegerVT", "(", "Context", ",", "", "*", "(", "(", "Size", "+", "", ")", "/", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "getTypeForExtReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41394, "Length": 30, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "Size", "<=", "", ")", "return", "", ";"], "ground_truth": ["return", "EVT", "::", "getIntegerVT", "(", "Context", ",", "", "*", "(", "(", "Size", "+", "", ")", "/", "", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "getTypeForExtReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41395, "Length": 29, "Cover_Rate": 0.4027777777777778} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "hasSourceMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41396, "Length": 75, "Cover_Rate": 0.5033557046979866} {"Template_token": ["", "if", "(", "M", "->", "isVolatile", "(", ")", ")", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "hasVolatileUser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41397, "Length": 17, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "for", "(", "SDNode", "*", "U", ":", "Val", "->", "uses", "(", ")", ")", "{", "if", "(", "MemSDNode", "*", "M", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "U", ")", ")", "{", "if", "(", "M", "->", "isVolatile", "(", ")", ")", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "hasVolatileUser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41398, "Length": 45, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "inverseMinMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41399, "Length": 35, "Cover_Rate": 0.4268292682926829} {"Template_token": ["", "if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "isConstOrConstSplatFP", "(", "N", ")", ")", "{", "if", "(", "C", "->", "isZero", "(", ")", "&&", "!", "C", "->", "isNegative", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasInv2PiInlineImm", "(", ")", "&&", "isInv2Pi", "(", "C", "->", "getValueAPF", "(", ")", ")", ")", "return", "true", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "isConstantCostlierToNegate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41400, "Length": 51, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "bool", "TargetLowering", "::", "isConstantUnsignedBitfieldExtractLegal", "(", "unsigned", "Opc", ",", "LLT", "Ty1", ",", "LLT", "Ty2", ")", "const", "{", "return", "(", "Ty1", "==", "LLT", "::", "scalar", "(", "", ")", "||", "Ty1", "==", "LLT", "::", "scalar", "(", "", ")", ")", "&&", "Ty2", "==", "LLT", "::", "scalar", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "isConstantUnsignedBitfieldExtractLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41402, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "TargetLowering", "::", "isFAbsFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "VT", "==", "", "||", "VT", "==", "", "||", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "VT", "==", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "isFAbsFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41407, "Length": 41, "Cover_Rate": 0.8723404255319149} {"Template_token": ["", "return", "VT", "==", "", "||", "VT", "==", "", "||", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "VT", "==", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "isFAbsFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41408, "Length": 22, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "bool", "TargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";"], "ground_truth": ["return", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "isFNegFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41409, "Length": 40, "Cover_Rate": 0.851063829787234} {"Template_token": ["", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "==", "", "||", "ScalarVT", "==", "", "||", "(", "ScalarVT", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "isFPImmLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41410, "Length": 33, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "static", "bool", "isI24", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["return", "VT", ".", "getSizeInBits", "(", ")", ">=", "", "&&", "TargetLowering", "::", "numBitsSigned", "(", "Op", ",", "DAG", ")", "<=", "", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "isI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41412, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "return", "SNaN", ";", "case", "", ":", "case", "", ":", "{", "return", "SNaN", ";", "}", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "return", "true", ";", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "return", "SNaN", ";", "case", "", ":", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "isKnownNeverNaNForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41414, "Length": 394, "Cover_Rate": 0.682842287694974} {"Template_token": ["", "assert", "(", "LoadTy", ".", "getSizeInBits", "(", ")", "==", "CastTy", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "LoadTy", ".", "getScalarType", "(", ")", "==", "", ")", "return", "false", ";", "unsigned", "LScalarSize", "=", "LoadTy", ".", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["unsigned", "CastScalarSize", "=", "CastTy", ".", "getScalarSizeInBits", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "isLoadBitCastBeneficial", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41415, "Length": 46, "Cover_Rate": 0.38333333333333336} {"Template_token": ["", "static", "bool", "isNegativeOne", "(", "SDValue", "Val", ")", "{"], "ground_truth": ["if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ")", ")", "return", "C", "->", "isAllOnes", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "isNegativeOne", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41416, "Length": 29, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "static", "bool", "isNegativeOne", "(", "SDValue", "Val", ")", "{"], "ground_truth": ["if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ")", ")", "return", "C", "->", "isAllOnes", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "isNegativeOne", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41417, "Length": 29, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":"], "ground_truth": ["if", "(", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "isSDNodeAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41418, "Length": 42, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "if", "(", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering (2)1", "Func": "isSDNodeAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41419, "Length": 42, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "if", "(", "DestSize", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "return", "SrcSize", ">=", "", ";"], "ground_truth": ["return", "DestSize", "<", "SrcSize", "&&", "DestSize", "%", "", "==", "", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "isTruncateFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41420, "Length": 28, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "unsigned", "SrcSize", "=", "Source", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "DestSize", "=", "Dest", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "DestSize", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "return", "SrcSize", ">=", "", ";", "return", "DestSize", "<", "SrcSize", "&&", "DestSize", "%", "", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "isTruncateFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41421, "Length": 47, "Cover_Rate": 0.7580645161290323} {"Template_token": ["", "return", "TargetLowering", "::", "numBitsUnsigned", "(", "Op", ",", "DAG", ")", "<=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "isU24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41422, "Length": 13, "Cover_Rate": 0.52} {"Template_token": ["", "return", "TargetLowering", "::", "numBitsUnsigned", "(", "Op", ",", "DAG", ")", "<=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "isU24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41423, "Length": 13, "Cover_Rate": 0.52} {"Template_token": ["", "if", "(", "Src", "==", "", ")", "return", "Dest", "==", "", "||", "Dest", "==", "", ";"], "ground_truth": ["return", "Src", "==", "", "&&", "Dest", "==", "", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "isZExtFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41424, "Length": 24, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "TargetLowering", "::", "isZExtFree", "(", "EVT", "Src", ",", "EVT", "Dest", ")", "const", "{", "if", "(", "Src", "==", "", ")", "return", "Dest", "==", "", "||", "Dest", "==", "", ";"], "ground_truth": ["return", "Src", "==", "", "&&", "Dest", "==", "", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "isZExtFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41425, "Length": 37, "Cover_Rate": 0.7708333333333334} {"Template_token": ["", "SDValue", "V", "=", "Arg", ".", "isRegister", "(", ")", "?", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Arg", ".", "getRegister", "(", ")", ",", "VT", ",", "SL", ")", ":", "loadStackInputValue", "(", "DAG", ",", "VT", ",", "SL", ",", "Arg", ".", "getStackOffset", "(", ")", ")", ";", "if", "(", "!", "Arg", ".", "isMasked", "(", ")", ")", "return", "V", ";", "unsigned", "Mask", "=", "Arg", ".", "getMask", "(", ")", ";", "unsigned", "Shift", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "Mask", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "V", ",", "DAG", ".", "getShiftAmountConstant", "(", "Shift", ",", "VT", ",", "SL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Mask", ">>", "Shift", ",", "SL", ",", "VT", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41426, "Length": 127, "Cover_Rate": 0.7604790419161677} {"Template_token": ["", "SDValue", "V", "=", "Arg", ".", "isRegister", "(", ")", "?", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Arg", ".", "getRegister", "(", ")", ",", "VT", ",", "SL", ")", ":", "loadStackInputValue", "(", "DAG", ",", "VT", ",", "SL", ",", "Arg", ".", "getStackOffset", "(", ")", ")", ";", "if", "(", "!", "Arg", ".", "isMasked", "(", ")", ")", "return", "V", ";", "unsigned", "Mask", "=", "Arg", ".", "getMask", "(", ")", ";"], "ground_truth": ["unsigned", "Shift", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "Mask", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41427, "Length": 73, "Cover_Rate": 0.437125748502994} {"Template_token": ["", "SDValue", "TargetLowering", "::", "loadStackInputValue", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "SL", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["int", "FI", "=", "getOrCreateFixedStackObject", "(", "MFI", ",", "VT", ".", "getStoreSize", "(", ")", ",", "Offset", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "loadStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41428, "Length": 58, "Cover_Rate": 0.4915254237288136} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerCall", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "return", "lowerUnhandledCall", "(", "CLI", ",", "InVals", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41430, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Lo", ",", "Hi", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "BV", ")", ";", "}", "for", "(", "const", "SDUse", "&", "U", ":", "Op", "->", "ops", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "U", ".", "get", "(", ")", ",", "Args", ")", ";"], "ground_truth": ["return", "DAG", ".", "getBuildVector", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Args", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerCONCAT_VECTORS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41431, "Length": 120, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Lo", ",", "Hi", "}", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "BV", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerCONCAT_VECTORS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41432, "Length": 80, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "unsigned", "NewOpc", "=", "Ctlz", "?", "", ":", "", ";", "bool", "ZeroUndef", "=", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "NewOpr", "=", "DAG", ".", "getNode", "(", "NewOpc", ",", "SL", ",", "", ",", "Src", ")", ";", "if", "(", "!", "ZeroUndef", ")", "{", "const", "SDValue", "Const32", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "NewOpr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NewOpr", ",", "Const32", ")", ";", "}", "return", "NewOpr", ";", "}", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "split64BitValue", "(", "Src", ",", "DAG", ")", ";", "SDValue", "OprLo", "=", "DAG", ".", "getNode", "(", "NewOpc", ",", "SL", ",", "", ",", "Lo", ")", ";", "SDValue", "OprHi", "=", "DAG", ".", "getNode", "(", "NewOpc", ",", "SL", ",", "", ",", "Hi", ")", ";", "unsigned", "AddOpc", "=", "ZeroUndef", "?", "", ":", "", ";", "const", "SDValue", "Const32", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "if", "(", "Ctlz", ")", "OprLo", "=", "DAG", ".", "getNode", "(", "AddOpc", ",", "SL", ",", "", ",", "OprLo", ",", "Const32", ")", ";", "else", "OprHi", "=", "DAG", ".", "getNode", "(", "AddOpc", ",", "SL", ",", "", ",", "OprHi", ",", "Const32", ")", ";", "SDValue", "NewOpr", ";", "NewOpr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "OprLo", ",", "OprHi", ")", ";"], "ground_truth": ["if", "(", "!", "ZeroUndef", ")", "{"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerCTLZ_CTTZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41433, "Length": 240, "Cover_Rate": 0.6045340050377834} {"Template_token": ["", "SDValue", "ia", "=", "LHS", ";", "SDValue", "ib", "=", "RHS", ";", "SDValue", "fa", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ia", ")", ";", "SDValue", "fb", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ib", ")", ";", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "MachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunction", ">", "(", ")", ";", "unsigned", "OpCode", "=", "!", "Subtarget", "->", "hasMadMacF32Insts", "(", ")", "?", "(", "unsigned", ")", "", ":", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP32Denormals", "(", ")", "?", "(", "unsigned", ")", "", ":", "(", "unsigned", ")", "", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "OpCode", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";", "fr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fr", ")", ";", "fb", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "cv", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCVT", ",", "fr", ",", "fb", ",", "", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "cv", ",", "jq", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "iq", ",", "jq", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "RHS", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "Rem", ")", ";", "if", "(", "Sign", ")", "{", "SDValue", "InRegSize", "=", "DAG", ".", "getValueType", "(", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DivBits", ")", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "InRegSize", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Rem", ",", "InRegSize", ")", ";", "}", "else", "{", "SDValue", "TruncMask", "=", "DAG", ".", "getConstant", "(", "(", "UINT64_C", "(", "", ")", "<<", "DivBits", ")", "-", "", ",", "DL", ",", "VT", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "TruncMask", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Rem", ",", "TruncMask", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Div", ",", "Rem", "}", ",", "DL", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41434, "Length": 484, "Cover_Rate": 0.6118836915297092} {"Template_token": ["", "auto", "Ops", "=", "{", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41435, "Length": 42, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Args", ";", "unsigned", "Start", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "(", "(", "SrcVT", "==", "", "&&", "VT", "==", "", ")", "||", "(", "SrcVT", "==", "", "&&", "VT", "==", "", ")", ")", "&&", "Start", "!=", "", ")", "return", "Op", ";", "if", "(", "(", "(", "SrcVT", "==", "", "&&", "VT", "==", "", ")", "||", "(", "SrcVT", "==", "", "&&", "VT", "==", "", ")", ")", "&&", "(", "Start", "==", "", "||", "Start", "==", "", ")", ")", "return", "Op", ";", "DAG", ".", "ExtractVectorElements", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Args", ",", "Start", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getBuildVector", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Args", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41436, "Length": 160, "Cover_Rate": 0.837696335078534} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Args", ";", "unsigned", "Start", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "(", "(", "SrcVT", "==", "", "&&", "VT", "==", "", ")", "||", "(", "SrcVT", "==", "", "&&", "VT", "==", "", ")", ")", "&&", "Start", "!=", "", ")", "return", "Op", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41437, "Length": 82, "Cover_Rate": 0.4293193717277487} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "const", "SDValue", "K", "=", "DAG", ".", "getConstantFP", "(", "numbers", "::", "log2e", ",", "SL", ",", "VT", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Src", ",", "K", ",", "Op", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Mul", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "lowerFEXP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41438, "Length": 78, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFLOG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "double", "Log2BaseInverted", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDLoc", "SL", "(", "Op", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerFLOG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41439, "Length": 32, "Cover_Rate": 0.34408602150537637} {"Template_token": ["", "M", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "M", ",", "Lo40Set", ")", ";", "SDValue", "I", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getSelectCC", "(", "DL", ",", "M", ",", "Zero", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Zero", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "N", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "M", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "E", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ")", ";", "SDValue", "OneSubExp", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "One", ",", "E", ")", ";", "SDValue", "B", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "OneSubExp", ",", "Zero", ")", ";", "B", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "B", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "SigSetHigh", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "M", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "D", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SigSetHigh", ",", "B", ")", ";", "SDValue", "D0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "D", ",", "B", ")", ";", "SDValue", "D1", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "D0", ",", "SigSetHigh", ",", "One", ",", "Zero", ",", "", ")", ";", "D", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "D", ",", "D1", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "E", ",", "One", ",", "D", ",", "N", ",", "", ")", ";", "SDValue", "VLow3", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "V0", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "VLow3", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "One", ",", "Zero", ",", "", ")", ";", "SDValue", "V1", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "VLow3", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "One", ",", "Zero", ",", "", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V0", ",", "V1", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V", ",", "V1", ")", ";"], "ground_truth": ["V", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "E", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "V", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerFP_TO_FP16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41440, "Length": 472, "Cover_Rate": 0.40445586975149955} {"Template_token": ["", "}", "if", "(", "SrcVT", "==", "", "||", "(", "SrcVT", "==", "", "&&", "Src", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FpToInt32", "=", "DAG", ".", "getNode", "(", "OpOpcode", ",", "DL", ",", "", ",", "Src", ")", ";", "unsigned", "Ext", "=", "OpOpcode", "==", "", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Ext", ",", "DL", ",", "", ",", "FpToInt32", ")", ";", "}", "if", "(", "DestVT", "==", "", "&&", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", ")", "return", "LowerFP_TO_INT64", "(", "Op", ",", "DAG", ",", "OpOpcode", "==", "", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerFP_TO_INT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41441, "Length": 103, "Cover_Rate": 0.3946360153256705} {"Template_token": ["", "if", "(", "DestVT", "==", "", "&&", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FpToInt32", "=", "DAG", ".", "getNode", "(", "OpOpcode", ",", "DL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FpToInt32", ")", ";", "}", "if", "(", "SrcVT", "==", "", "||", "(", "SrcVT", "==", "", "&&", "Src", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "FpToInt32", "=", "DAG", ".", "getNode", "(", "OpOpcode", ",", "DL", ",", "", ",", "Src", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerFP_TO_INT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41442, "Length": 97, "Cover_Rate": 0.3716475095785441} {"Template_token": ["", "K0", "=", "DAG", ".", "getConstantFP", "(", "BitsToFloat", "(", "UINT32_C", "(", "", ")", ")", ",", "SL", ",", "SrcVT", ")", ";", "K1", "=", "DAG", ".", "getConstantFP", "(", "BitsToFloat", "(", "UINT32_C", "(", "", ")", ")", ",", "SL", ",", "SrcVT", ")", ";", "}", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SrcVT", ",", "Trunc", ",", "K0", ")", ";", "SDValue", "FloorMul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SrcVT", ",", "Mul", ")", ";", "SDValue", "Fma", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SrcVT", ",", "FloorMul", ",", "K1", ",", "Trunc", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "(", "Signed", "&&", "SrcVT", "==", "", ")", "?", "", ":", "", ",", "SL", ",", "", ",", "FloorMul", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Lo", ",", "Hi", "}", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerFP_TO_INT64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41443, "Length": 164, "Cover_Rate": 0.3346938775510204} {"Template_token": ["", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "X", ",", "Y", ",", "Flags", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Div", ",", "Flags", ")", ";"], "ground_truth": ["SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Trunc", ",", "Flags", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerFREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41444, "Length": 56, "Cover_Rate": 0.3916083916083916} {"Template_token": ["", "SDValue", "CopySign", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "C1", ",", "Src", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ",", "CopySign", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Tmp1", ",", "CopySign", ")", ";", "SDValue", "Fabs", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "APFloat", "C2Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "", ")", ";", "SDValue", "C2", "=", "DAG", ".", "getConstantFP", "(", "C2Val", ",", "SL", ",", "", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Fabs", ",", "C2", ",", "", ")", ";", "return", "DAG", ".", "getSelect", "(", "SL", ",", "", ",", "Cond", ",", "Src", ",", "Tmp2", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerFRINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41445, "Length": 152, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "SDValue", "Fabs", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "APFloat", "C2Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "", ")", ";", "SDValue", "C2", "=", "DAG", ".", "getConstantFP", "(", "C2Val", ",", "SL", ",", "", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";"], "ground_truth": ["SDValue", "Cond", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Fabs", ",", "C2", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerFRINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41446, "Length": 81, "Cover_Rate": 0.32793522267206476} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFROUND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "X", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "T", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "X", ")", ";", "SDValue", "Diff", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "X", ",", "T", ")", ";", "SDValue", "AbsDiff", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Diff", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "const", "SDValue", "Half", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "SDValue", "SignOne", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "One", ",", "X", ")", ";"], "ground_truth": ["EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerFROUND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41447, "Length": 173, "Cover_Rate": 0.7148760330578512} {"Template_token": ["", "const", "SDValue", "FractMask", "=", "DAG", ".", "getConstant", "(", "(", "UINT64_C", "(", "", ")", "<<", "FractBits", ")", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "Shr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "FractMask", ",", "Exp", ")", ";", "SDValue", "Not", "=", "DAG", ".", "getNOT", "(", "SL", ",", "Shr", ",", "", ")", ";", "SDValue", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BcInt", ",", "Not", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "const", "SDValue", "FiftyOne", "=", "DAG", ".", "getConstant", "(", "FractBits", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "ExpLt0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Exp", ",", "Zero", ",", "", ")", ";", "SDValue", "ExpGt51", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Exp", ",", "FiftyOne", ",", "", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "ExpLt0", ",", "SignBit64", ",", "Tmp0", ")", ";"], "ground_truth": ["SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "ExpGt51", ",", "BcInt", ",", "Tmp1", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerFTRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41448, "Length": 188, "Cover_Rate": 0.4413145539906103} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddress", "(", "MachineFunction", "*", "MFI", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "GlobalAddressSDNode", "*", "G", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "if", "(", "G", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "||", "G", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "MFI", "->", "isModuleEntryFunction", "(", ")", "&&", "!", "GV", "->", "getName", "(", ")", ".", "equals", "(", "", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["const", "Function", "&", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41449, "Length": 118, "Cover_Rate": 0.43223443223443225} {"Template_token": ["", "if", "(", "!", "MFI", "->", "isModuleEntryFunction", "(", ")", "&&", "!", "GV", "->", "getName", "(", ")", ".", "equals", "(", "", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "const", "Function", "&", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "", ",", "DL", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadLDSDecl", ")", ";", "SDValue", "Trap", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getEntryNode", "(", ")", ")", ";", "SDValue", "OutputChain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Trap", ",", "DAG", ".", "getRoot", "(", ")", ")", ";", "DAG", ".", "setRoot", "(", "OutputChain", ")", ";", "return", "DAG", ".", "getUNDEF", "(", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "assert", "(", "G", "->", "getOffset", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["unsigned", "Offset", "=", "MFI", "->", "allocateLDSGlobal", "(", "DL", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41450, "Length": 164, "Cover_Rate": 0.6007326007326007} {"Template_token": ["", "if", "(", "Signed", ")", "{", "Sign", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "Abs", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ",", "Sign", ")", ",", "Sign", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "split64BitValue", "(", "Abs", ",", "DAG", ")", ";", "}", "ShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ")", ";", "}", "SDValue", "Norm", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ",", "ShAmt", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "split64BitValue", "(", "Norm", ",", "DAG", ")", ";", "SDValue", "Adjust", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "Lo", ")", ";", "Norm", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "Adjust", ")", ";", "unsigned", "Opc", "=", "(", "Signed", "&&", "Subtarget", "->", "isGCN", "(", ")", ")", "?", "", ":", "", ";", "SDValue", "FVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "", ",", "Norm", ")", ";", "ShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "ShAmt", ")", ";", "if", "(", "Subtarget", "->", "isGCN", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "FVal", ",", "ShAmt", ")", ";", "SDValue", "Exp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "IVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "FVal", ")", ",", "Exp", ")", ";", "if", "(", "Signed", ")", "{", "Sign", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Sign", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "IVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "IVal", ",", "Sign", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "IVal", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerINT_TO_FP32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41451, "Length": 386, "Cover_Rate": 0.5545977011494253} {"Template_token": ["", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "split64BitValue", "(", "Norm", ",", "DAG", ")", ";", "SDValue", "Adjust", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "Lo", ")", ";", "Norm", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "Adjust", ")", ";", "unsigned", "Opc", "=", "(", "Signed", "&&", "Subtarget", "->", "isGCN", "(", ")", ")", "?", "", ":", "", ";", "SDValue", "FVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "", ",", "Norm", ")", ";", "ShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "ShAmt", ")", ";", "if", "(", "Subtarget", "->", "isGCN", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "FVal", ",", "ShAmt", ")", ";", "SDValue", "Exp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "IVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "FVal", ")", ",", "Exp", ")", ";", "if", "(", "Signed", ")", "{", "Sign", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Sign", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";"], "ground_truth": ["IVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "IVal", ",", "Sign", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerINT_TO_FP32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41452, "Length": 258, "Cover_Rate": 0.3706896551724138} {"Template_token": ["", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "split64BitValue", "(", "Src", ",", "DAG", ")", ";", "SDValue", "CvtHi", "=", "DAG", ".", "getNode", "(", "Signed", "?", "", ":", "", ",", "SL", ",", "", ",", "Hi", ")", ";", "SDValue", "CvtLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ")", ";", "SDValue", "LdExp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "CvtHi", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LdExp", ",", "CvtLo", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerINT_TO_FP64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41453, "Length": 95, "Cover_Rate": 0.6168831168831169} {"Template_token": ["", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "numbers", "::", "ln2f", ")", ";", "case", "", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "", ":", "return", "lowerFEXP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerCTLZ_CTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41454, "Length": 183, "Cover_Rate": 0.5154929577464789} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41455, "Length": 57, "Cover_Rate": 0.890625} {"Template_token": ["", "SDValue", "LHS_Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "LHS", ",", "Zero", ")", ";", "SDValue", "RHS_Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "RHS", ",", "Zero", ")", ";", "SDValue", "DIVREM", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "HalfVT", ",", "HalfVT", ")", ",", "LHS_Lo", ",", "RHS_Lo", ")", ";", "SDValue", "Res", "[", "", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DIVREM", ".", "getValue", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DIVREM", ".", "getValue", "(", "", ")", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Res", ",", "DL", ")", ";", "}", "SDValue", "LHSign", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "LHS", ",", "Zero", ",", "NegOne", ",", "Zero", ",", "", ")", ";", "SDValue", "RHSign", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RHS", ",", "Zero", ",", "NegOne", ",", "Zero", ",", "", ")", ";", "SDValue", "DSign", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHSign", ",", "RHSign", ")", ";", "SDValue", "RSign", "=", "LHSign", ";", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "LHSign", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RHS", ",", "RHSign", ")", ";", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "LHSign", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RHS", ",", "RHSign", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "Rem", "=", "Div", ".", "getValue", "(", "", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "DSign", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Rem", ",", "RSign", ")", ";"], "ground_truth": ["Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "DSign", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerSDIVREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41456, "Length": 333, "Cover_Rate": 0.6010830324909747} {"Template_token": ["", "SDValue", "VTOp", "=", "DAG", ".", "getValueType", "(", "ExtraVT", ".", "getScalarType", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NElts", ";", "++", "I", ")", "Args", "[", "I", "]", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ScalarVT", ",", "Args", "[", "I", "]", ",", "VTOp", ")", ";"], "ground_truth": ["return", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "Args", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerSIGN_EXTEND_INREG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41457, "Length": 63, "Cover_Rate": 0.36416184971098264} {"Template_token": ["", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "assert", "(", "VT", ".", "isVector", "(", ")", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "NElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Args", ";"], "ground_truth": ["DAG", ".", "ExtractVectorElements", "(", "Src", ",", "Args", ",", "", ",", "NElts", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerSIGN_EXTEND_INREG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41458, "Length": 73, "Cover_Rate": 0.42196531791907516} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DestVT", ",", "Ext", ")", ";", "}", "assert", "(", "SrcVT", "==", "", "&&", "", ")", ";", "if", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "DestVT", "==", "", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "IntToFp32", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "", ",", "Src", ")", ";", "SDValue", "FPRoundFlag", "=", "DAG", ".", "getIntPtrConstant", "(", "", ",", "SDLoc", "(", "Op", ")", ")", ";", "SDValue", "FPRound", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "IntToFp32", ",", "FPRoundFlag", ")", ";", "return", "FPRound", ";", "}", "if", "(", "DestVT", "==", "", ")", "return", "LowerINT_TO_FP32", "(", "Op", ",", "DAG", ",", "true", ")", ";"], "ground_truth": ["assert", "(", "DestVT", "==", "", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerSINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41459, "Length": 155, "Cover_Rate": 0.625} {"Template_token": ["", "SDValue", "Cond", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CCVT", ",", "R", ",", "Y", ",", "", ")", ";", "Q", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Cond", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Q", ",", "One", ")", ",", "Q", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Cond", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "R", ",", "Y", ")", ",", "R", ")", ";", "Cond", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CCVT", ",", "R", ",", "Y", ",", "", ")", ";", "Q", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Cond", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Q", ",", "One", ")", ",", "Q", ")", ";"], "ground_truth": ["R", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Cond", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "R", ",", "Y", ")", ",", "R", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerUDIVREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41460, "Length": 163, "Cover_Rate": 0.3247011952191235} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Results", ";", "LowerUDIVREM64", "(", "Op", ",", "DAG", ",", "Results", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Results", ",", "DL", ")", ";", "}", "if", "(", "VT", "==", "", ")", "{", "if", "(", "SDValue", "Res", "=", "LowerDIVREM24", "(", "Op", ",", "DAG", ",", "false", ")", ")", "return", "Res", ";", "}", "SDValue", "X", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Y", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Z", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Y", ")", ";", "SDValue", "NegY", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "Y", ")", ";", "SDValue", "NegYZ", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NegY", ",", "Z", ")", ";", "Z", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Z", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Z", ",", "NegYZ", ")", ")", ";", "SDValue", "Q", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "X", ",", "Z", ")", ";", "SDValue", "R", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "X", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Q", ",", "Y", ")", ")", ";", "EVT", "CCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CCVT", ",", "R", ",", "Y", ",", "", ")", ";", "Q", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Cond", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Q", ",", "One", ")", ",", "Q", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Cond", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "R", ",", "Y", ")", ",", "R", ")", ";", "Cond", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CCVT", ",", "R", ",", "Y", ",", "", ")", ";", "Q", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Cond", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Q", ",", "One", ")", ",", "Q", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Cond", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "R", ",", "Y", ")", ",", "R", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Q", ",", "R", "}", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerUDIVREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41461, "Length": 442, "Cover_Rate": 0.8804780876494024} {"Template_token": ["", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", "==", "", ")", "{", "if", "(", "DestVT", "==", "", ")", "return", "Op", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DestVT", ",", "Ext", ")", ";", "}", "assert", "(", "SrcVT", "==", "", "&&", "", ")", ";", "if", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "DestVT", "==", "", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "IntToFp32", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "", ",", "Src", ")", ";", "SDValue", "FPRoundFlag", "=", "DAG", ".", "getIntPtrConstant", "(", "", ",", "SDLoc", "(", "Op", ")", ")", ";", "SDValue", "FPRound", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "IntToFp32", ",", "FPRoundFlag", ")", ";", "return", "FPRound", ";", "}", "if", "(", "DestVT", "==", "", ")", "return", "LowerINT_TO_FP32", "(", "Op", ",", "DAG", ",", "false", ")", ";", "assert", "(", "DestVT", "==", "", ")", ";"], "ground_truth": ["return", "LowerINT_TO_FP64", "(", "Op", ",", "DAG", ",", "false", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerUINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41463, "Length": 180, "Cover_Rate": 0.7563025210084033} {"Template_token": ["", "EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", "==", "", ")", "{", "if", "(", "DestVT", "==", "", ")", "return", "Op", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DestVT", ",", "Ext", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerUINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41464, "Length": 80, "Cover_Rate": 0.33613445378151263} {"Template_token": ["", "StringRef", "FuncName", "(", "", ")", ";", "if", "(", "const", "ExternalSymbolSDNode", "*", "G", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getSymbol", "(", ")", ";", "else", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "DiagnosticInfoUnsupported", "NoCalls", "(", "Fn", ",", "Reason", "+", "FuncName", ",", "CLI", ".", "DL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoCalls", ")", ";"], "ground_truth": ["if", "(", "!", "CLI", ".", "IsTailCall", ")", "{"], "File": "AMDGPUISelLowering (2)1", "Func": "lowerUnhandledCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41465, "Length": 94, "Cover_Rate": 0.47715736040609136} {"Template_token": ["", "const", "auto", "Flags", "=", "Op", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ";"], "ground_truth": ["if", "(", "Flags", ".", "hasNoSignedZeros", "(", ")", ")", "return", "true", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "mayIgnoreSignedZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41466, "Length": 25, "Cover_Rate": 0.4807692307692308} {"Template_token": ["", "return", "DAG", ".", "ComputeMaxSignificantBits", "(", "Op", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "numBitsSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41467, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "unsigned", "TargetLowering", "::", "numBitsSigned", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "return", "DAG", ".", "ComputeMaxSignificantBits", "(", "Op", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "numBitsSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41468, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "TargetLowering", "::", "numBitsUnsigned", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{"], "ground_truth": ["return", "DAG", ".", "computeKnownBits", "(", "Op", ")", ".", "countMaxActiveBits", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "numBitsUnsigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41470, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "return", "N", "->", "getNumOperands", "(", ")", ">", "", "||", "VT", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "opMustUseVOP3Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41471, "Length": 14, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "LLVM_READONLY", "static", "bool", "opMustUseVOP3Encoding", "(", "const", "SDNode", "*", "N", ",", "MVT", "VT", ")", "{", "return", "N", "->", "getNumOperands", "(", ")", ">", "", "||", "VT", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "opMustUseVOP3Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41472, "Length": 28, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performAssertSZExtCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "ExtVT", "=", "cast", "<", "VTSDNode", ">", "(", "N1", ")", "->", "getVT", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Src", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "bitsGE", "(", "ExtVT", ")", ")", "{", "SDValue", "NewInReg", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SL", ",", "SrcVT", ",", "Src", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "N", "->", "getValueType", "(", "", ")", ",", "NewInReg", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performAssertSZExtCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41473, "Length": 152, "Cover_Rate": 0.9681528662420382} {"Template_token": ["", "if", "(", "!", "CmpRhs", "||", "!", "CmpRhs", "->", "isZero", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "CmpLHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "if", "(", "CCOpcode", "==", "", "&&", "(", "isCtlzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "||", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", ")", "&&", "RHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "LHS", ")", ")", "{", "unsigned", "Opc", "=", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "?", "", ":", "", ";", "return", "getFFBX_U32", "(", "DAG", ",", "CmpLHS", ",", "SL", ",", "Opc", ")", ";", "}"], "ground_truth": ["if", "(", "CCOpcode", "==", "", "&&", "(", "isCtlzOpc", "(", "LHS", ".", "getOpcode", "(", ")", ")", "||", "isCttzOpc", "(", "LHS", ".", "getOpcode", "(", ")", ")", ")", "&&", "LHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "RHS", ")", ")", "{"], "File": "AMDGPUISelLowering (2)1", "Func": "performCtlz_CttzCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41474, "Length": 166, "Cover_Rate": 0.6459143968871596} {"Template_token": ["", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "N0", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "assert", "(", "!", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Src", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "SDValue", "IntFAbs", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SrcVT", ",", "Src", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "SrcVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "N", "->", "getValueType", "(", "", ")", ",", "IntFAbs", ")", ";", "}"], "ground_truth": ["default", ":"], "File": "AMDGPUISelLowering (2)1", "Func": "performFAbsCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41476, "Length": 113, "Cover_Rate": 0.710691823899371} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Src", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDValue", "IntFAbs", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SrcVT", ",", "Src", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "SrcVT", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performFAbsCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41477, "Length": 52, "Cover_Rate": 0.3270440251572327} {"Template_token": ["", "EVT", "VT", "=", "LN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "Align", "Alignment", "=", "LN", "->", "getAlign", "(", ")", ";", "if", "(", "Alignment", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "LN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Alignment", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "SplitVectorLoad", "(", "SDValue", "(", "LN", ",", "", ")", ",", "DAG", ")", ";", "SDValue", "Ops", "[", "", "]", ";"], "ground_truth": ["std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41478, "Length": 126, "Cover_Rate": 0.3772455089820359} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasMulI24", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasSMulHi", "(", ")", "&&", "!", "N", "->", "isDivergent", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performMulhsCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41479, "Length": 64, "Cover_Rate": 0.32323232323232326} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasSMulHi", "(", ")", "&&", "!", "N", "->", "isDivergent", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "isI24", "(", "N0", ",", "DAG", ")", "||", "!", "isI24", "(", "N1", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performMulhsCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41480, "Length": 77, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasMulU24", "(", ")", "||", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasSMulHi", "(", ")", "&&", "!", "N", "->", "isDivergent", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performMulhuCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41481, "Length": 62, "Cover_Rate": 0.30097087378640774} {"Template_token": ["", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "N1", "=", "N1", ".", "getOperand", "(", "", ")", ";", "unsigned", "LoOpcode", ",", "HiOpcode", ";", "if", "(", "Subtarget", "->", "hasMulU24", "(", ")", "&&", "isU24", "(", "N0", ",", "DAG", ")", "&&", "isU24", "(", "N1", ",", "DAG", ")", ")", "{", "N0", "=", "DAG", ".", "getZExtOrTrunc", "(", "N0", ",", "DL", ",", "", ")", ";", "N1", "=", "DAG", ".", "getZExtOrTrunc", "(", "N1", ",", "DL", ",", "", ")", ";", "LoOpcode", "=", "", ";", "HiOpcode", "=", "", ";", "}", "else", "if", "(", "Subtarget", "->", "hasMulI24", "(", ")", "&&", "isI24", "(", "N0", ",", "DAG", ")", "&&", "isI24", "(", "N1", ",", "DAG", ")", ")", "{"], "ground_truth": ["N0", "=", "DAG", ".", "getSExtOrTrunc", "(", "N0", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performMulLoHiCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41482, "Length": 119, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "APFloat", "One", "(", "Val", ".", "getSemantics", "(", ")", ",", "", ")", ";"], "ground_truth": ["return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "One", "/", "Val", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performRcpCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41483, "Length": 36, "Cover_Rate": 0.3956043956043956} {"Template_token": ["", "const", "auto", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CFP", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["const", "APFloat", "&", "Val", "=", "CFP", "->", "getValueAPF", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performRcpCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41484, "Length": 39, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "RHSVal", "==", "", "&&", "X", ".", "getValueType", "(", ")", "==", "", "&&", "isOperationLegal", "(", "", ",", "", ")", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";", "}", "if", "(", "VT", "!=", "", ")", "break", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "X", ")", ";", "unsigned", "LZ", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "LZ", "<", "RHSVal", ")", "break", ";", "EVT", "XVT", "=", "X", ".", "getValueType", "(", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "XVT", ",", "X", ",", "SDValue", "(", "RHS", ",", "", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Shl", ",", "SL", ",", "VT", ")", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RHSVal", "<", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "RHSVal", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "ShiftAmt", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Zero", ",", "NewShift", "}", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41485, "Length": 273, "Cover_Rate": 0.6121076233183856} {"Template_token": ["", "if", "(", "!", "RHS", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "RHSVal", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSVal", "==", "", ")", "{", "SDValue", "Hi", "=", "getHiHalf64", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "BuildVec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Hi", ",", "NewShift", "}", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performSraCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41486, "Length": 100, "Cover_Rate": 0.3597122302158273} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "ShiftAmt", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "auto", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ")", "{", "unsigned", "MaskIdx", ",", "MaskLen", ";", "if", "(", "Mask", "->", "getAPIntValue", "(", ")", ".", "isShiftedMask", "(", "MaskIdx", ",", "MaskLen", ")", "&&", "MaskIdx", "==", "ShiftAmt", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "performSrlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41487, "Length": 162, "Cover_Rate": 0.47230320699708456} {"Template_token": ["", "if", "(", "auto", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ")", "{", "unsigned", "MaskIdx", ",", "MaskLen", ";", "if", "(", "Mask", "->", "getAPIntValue", "(", ")", ".", "isShiftedMask", "(", "MaskIdx", ",", "MaskLen", ")", "&&", "MaskIdx", "==", "ShiftAmt", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ")", ";", "}", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShiftAmt", "<", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Hi", "=", "getHiHalf64", "(", "LHS", ",", "DAG", ")", ";", "SDValue", "NewConst", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "NewConst", ")", ";", "SDValue", "BuildPair", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "NewShift", ",", "Zero", "}", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BuildPair", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performSrlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41488, "Length": 222, "Cover_Rate": 0.6472303206997084} {"Template_token": ["", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "Val", "=", "SN", "->", "getValue", "(", ")", ";", "bool", "OtherUses", "=", "!", "Val", ".", "hasOneUse", "(", ")", ";", "SDValue", "CastVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "Val", ")", ";", "if", "(", "OtherUses", ")", "{", "SDValue", "CastBack", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "CastVal", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Val", ",", "CastBack", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "SN", "->", "getChain", "(", ")", ",", "SL", ",", "CastVal", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getMemOperand", "(", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41489, "Length": 109, "Cover_Rate": 0.3385093167701863} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performStoreCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "StoreSDNode", "*", "SN", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "SN", "->", "isSimple", "(", ")", "||", "!", "", "(", "SN", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "SN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "Align", "Alignment", "=", "SN", "->", "getAlign", "(", ")", ";", "if", "(", "Alignment", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "SN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Alignment", ",", "SN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "SplitVectorStore", "(", "SDValue", "(", "SN", ",", "", ")", ",", "DAG", ")", ";", "return", "expandUnalignedStore", "(", "SN", ",", "DAG", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41490, "Length": 206, "Cover_Rate": 0.639751552795031} {"Template_token": ["", "SDValue", "Vec", "=", "Src", ".", "getOperand", "(", "", ")", ";", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Elt0", "=", "Vec", ".", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Elt0", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", "<=", "EltVT", ".", "getFixedSizeInBits", "(", ")", ")", "{", "if", "(", "EltVT", ".", "isFloatingPoint", "(", ")", ")", "{", "Elt0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ".", "changeTypeToInteger", "(", ")", ",", "Elt0", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Elt0", ")", ";", "}", "}", "}", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "auto", "K", "=", "isConstOrConstSplat", "(", "Src", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "", "*", "K", "->", "getZExtValue", "(", ")", "==", "Src", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", ")", "{", "SDValue", "BV", "=", "stripBitcast", "(", "Src", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "BV", ".", "getOpcode", "(", ")", "==", "", "&&", "BV", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "", ")", "{", "SDValue", "SrcElt", "=", "BV", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcEltVT", "=", "SrcElt", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "SrcEltVT", ".", "isFloatingPoint", "(", ")", ")", "{"], "File": "AMDGPUISelLowering (2)1", "Func": "performTruncateCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41491, "Length": 220, "Cover_Rate": 0.3470031545741325} {"Template_token": ["", "if", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "Size", "==", "", "||", "(", "Size", ">", "", "&&", "(", "Size", "%", "", "!=", "", ")", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "shouldCombineMemoryType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41492, "Length": 53, "Cover_Rate": 0.5096153846153846} {"Template_token": ["", "if", "(", "!", "VT", ".", "isByteSized", "(", ")", ")", "return", "false", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "if", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "Size", "==", "", "||", "(", "Size", ">", "", "&&", "(", "Size", "%", "", "!=", "", ")", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "shouldCombineMemoryType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41493, "Length": 74, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "case", "AtomicRMWInst", "::", "FSub", ":", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "default", ":"], "ground_truth": ["return", "AtomicExpansionKind", "::", "None", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41494, "Length": 17, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MemSDNode", "*", "MN", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "MN", "->", "getAddressSpace", "(", ")", ";"], "ground_truth": ["if", "(", "OldSize", ">=", "", "&&", "NewSize", "<", "", "&&", "MN", "->", "getAlignment", "(", ")", ">=", "", "&&", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "(", "isa", "<", "LoadSDNode", ">", "(", "N", ")", "&&", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "&&", "MN", "->", "isInvariant", "(", ")", ")", ")", "&&", "InstrInfo", "::", "isUniformMMO", "(", "MN", "->", "getMemOperand", "(", ")", ")", ")", "return", "false", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "shouldReduceLoadWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41495, "Length": 89, "Cover_Rate": 0.5235294117647059} {"Template_token": ["", "switch", "(", "IID", ")", "{", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "APInt", "Demanded", "=", "APInt", "::", "getLowBitsSet", "(", "LHS", ".", "getValueSizeInBits", "(", ")", ",", "", ")", ";", "SDValue", "DemandedLHS", "=", "TLI", ".", "SimplifyMultipleUseDemandedBits", "(", "LHS", ",", "Demanded", ",", "DAG", ")", ";", "SDValue", "DemandedRHS", "=", "TLI", ".", "SimplifyMultipleUseDemandedBits", "(", "RHS", ",", "Demanded", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "DemandedLHS", "||", "DemandedRHS", ")", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "SDLoc", "(", "Node24", ")", ",", "Node24", "->", "getVTList", "(", ")", ",", "DemandedLHS", "?", "DemandedLHS", ":", "LHS", ",", "DemandedRHS", "?", "DemandedRHS", ":", "RHS", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "simplifyMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41496, "Length": 131, "Cover_Rate": 0.4171974522292994} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "split64BitValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41497, "Length": 52, "Cover_Rate": 0.38235294117647056} {"Template_token": ["", "SDValue", "HiRHS", "=", "DAG", ".", "getConstant", "(", "ValHi", ",", "SL", ",", "", ")", ";", "SDValue", "LoAnd", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "", ",", "Lo", ",", "LoRHS", ")", ";", "SDValue", "HiAnd", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "", ",", "Hi", ",", "HiRHS", ")", ";", "DCI", ".", "AddToWorklist", "(", "Lo", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Hi", ".", "getNode", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "LoAnd", ",", "HiAnd", "}", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "splitBinaryBitConstantOpImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41498, "Length": 104, "Cover_Rate": 0.5473684210526316} {"Template_token": ["", "assert", "(", "LoVT", ".", "getVectorNumElements", "(", ")", "+", "(", "HiVT", ".", "isVector", "(", ")", "?", "HiVT", ".", "getVectorNumElements", "(", ")", ":", "", ")", "<=", "N", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "&&", "", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LoVT", ",", "N", ",", "DAG", ".", "getVectorIdxConstant", "(", "", ",", "DL", ")", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "HiVT", ".", "isVector", "(", ")", "?", "", ":", "", ",", "DL", ",", "HiVT", ",", "N", ",", "DAG", ".", "getVectorIdxConstant", "(", "LoVT", ".", "getVectorNumElements", "(", ")", ",", "DL", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "splitVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41499, "Length": 99, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "TargetLowering", "::", "splitVector", "(", "const", "SDValue", "&", "N", ",", "const", "SDLoc", "&", "DL", ",", "const", "EVT", "&", "LoVT", ",", "const", "EVT", "&", "HiVT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "LoVT", ".", "getVectorNumElements", "(", ")", "+", "(", "HiVT", ".", "isVector", "(", ")", "?", "HiVT", ".", "getVectorNumElements", "(", ")", ":", "", ")", "<=", "N", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "&&", "", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LoVT", ",", "N", ",", "DAG", ".", "getVectorIdxConstant", "(", "", ",", "DL", ")", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "HiVT", ".", "isVector", "(", ")", "?", "", ":", "", ",", "DL", ",", "HiVT", ",", "N", ",", "DAG", ".", "getVectorIdxConstant", "(", "LoVT", ".", "getVectorNumElements", "(", ")", ",", "DL", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "splitVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41500, "Length": 137, "Cover_Rate": 0.8896103896103896} {"Template_token": ["", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "getSplitDestVTs", "(", "VT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "getSplitDestVTs", "(", "MemVT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "splitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ",", "DAG", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "Size", ")", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "HiAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Join", ";", "if", "(", "LoVT", "==", "HiVT", ")", "{", "Join", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LoLoad", ",", "HiLoad", ")", ";", "}", "else", "{", "Join", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "LoLoad", ",", "DAG", ".", "getVectorIdxConstant", "(", "", ",", "SL", ")", ")", ";", "Join", "=", "DAG", ".", "getNode", "(", "HiVT", ".", "isVector", "(", ")", "?", "", ":", "", ",", "SL", ",", "VT", ",", "Join", ",", "HiLoad", ",", "DAG", ".", "getVectorIdxConstant", "(", "LoVT", ".", "getVectorNumElements", "(", ")", ",", "SL", ")", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Join", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LoLoad", ".", "getValue", "(", "", ")", ",", "HiLoad", ".", "getValue", "(", "", ")", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41501, "Length": 426, "Cover_Rate": 0.8676171079429735} {"Template_token": ["", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "getSplitDestVTs", "(", "VT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "getSplitDestVTs", "(", "MemVT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "splitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ",", "DAG", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";"], "ground_truth": ["unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41502, "Length": 180, "Cover_Rate": 0.3665987780040733} {"Template_token": ["", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "splitVector", "(", "Val", ",", "SL", ",", "LoVT", ",", "HiVT", ",", "DAG", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "BaseAlign", "=", "Store", "->", "getAlignment", "(", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Lo", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["SDValue", "HiStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Hi", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "Size", ")", ",", "HiMemVT", ",", "HiAlign", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "SplitVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41503, "Length": 152, "Cover_Rate": 0.48253968253968255} {"Template_token": ["", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ",", "", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "SP", ",", "Ptr", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "SL", ",", "ArgVal", ",", "Ptr", ",", "DstInfo", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MODereferenceable", ")", ";", "return", "Store", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "storeStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41504, "Length": 68, "Cover_Rate": 0.4503311258278146} {"Template_token": ["", "SDValue", "TargetLowering", "::", "WidenOrSplitVectorLoad", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElements", "!=", "", "||", "(", "BaseAlign", "<", "", "&&", "!", "SrcValue", ".", "isDereferenceable", "(", "", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "NumElements", "==", "", ")", ";", "EVT", "WideVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";", "EVT", "WideMemVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";"], "ground_truth": ["SDValue", "WideLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "WideVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "WideMemVT", ",", "BaseAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "WidenOrSplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41505, "Length": 228, "Cover_Rate": 0.8444444444444444} {"Template_token": ["", "switch", "(", "ID", ")", "{", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering (2)1", "Func": "workitemIntrinsicDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41506, "Length": 14, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "int64_t", "LastByte", "=", "FirstByte", "+", "MFI", ".", "getObjectSize", "(", "ClobberedFI", ")", "-", "", ";", "ArgChains", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "U", "=", "DAG", ".", "getEntryNode", "(", ")", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "DAG", ".", "getEntryNode", "(", ")", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "U", "!=", "UE", ";", "++", "U", ")", "{", "if", "(", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "*", "U", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "L", "->", "getBasePtr", "(", ")", ")", ")", "{", "if", "(", "FI", "->", "getIndex", "(", ")", "<", "", ")", "{", "int64_t", "InFirstByte", "=", "MFI", ".", "getObjectOffset", "(", "FI", "->", "getIndex", "(", ")", ")", ";", "int64_t", "InLastByte", "=", "InFirstByte", ";", "InLastByte", "+=", "MFI", ".", "getObjectSize", "(", "FI", "->", "getIndex", "(", ")", ")", "-", "", ";", "if", "(", "(", "InFirstByte", "<=", "FirstByte", "&&", "FirstByte", "<=", "InLastByte", ")", "||", "(", "FirstByte", "<=", "InFirstByte", "&&", "InFirstByte", "<=", "LastByte", ")", ")", "ArgChains", ".", "push_back", "(", "SDValue", "(", "L", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "addTokenForArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41507, "Length": 181, "Cover_Rate": 0.7387755102040816} {"Template_token": ["", "ComputeValueVTs", "(", "*", "this", ",", "DL", ",", "BaseArgTy", ",", "ValueVTs", ",", "&", "Offsets", ",", "ArgOffset", ")", ";", "for", "(", "unsigned", "Value", "=", "", ",", "NumValues", "=", "ValueVTs", ".", "size", "(", ")", ";", "Value", "!=", "NumValues", ";", "++", "Value", ")", "{", "uint64_t", "BasePartOffset", "=", "Offsets", "[", "Value", "]", ";", "EVT", "ArgVT", "=", "ValueVTs", "[", "Value", "]", ";", "EVT", "MemVT", "=", "ArgVT", ";", "MVT", "RegisterVT", "=", "getRegisterTypeForCallingConv", "(", "Ctx", ",", "CC", ",", "ArgVT", ")", ";", "unsigned", "NumRegs", "=", "getNumRegistersForCallingConv", "(", "Ctx", ",", "CC", ",", "ArgVT", ")", ";", "if", "(", "NumRegs", "==", "", ")", "{", "if", "(", "ArgVT", ".", "isExtended", "(", ")", ")", "{", "MemVT", "=", "RegisterVT", ";", "}", "else", "{", "MemVT", "=", "ArgVT", ";", "}", "}", "else", "if", "(", "ArgVT", ".", "isVector", "(", ")", "&&", "RegisterVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getScalarType", "(", ")", "==", "RegisterVT", ".", "getScalarType", "(", ")", ")", "{", "assert", "(", "ArgVT", ".", "getVectorNumElements", "(", ")", ">", "RegisterVT", ".", "getVectorNumElements", "(", ")", ")", ";", "MemVT", "=", "RegisterVT", ";", "}", "else", "if", "(", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getVectorNumElements", "(", ")", "==", "NumRegs", ")", "{", "MemVT", "=", "ArgVT", ".", "getScalarType", "(", ")", ";", "}", "else", "if", "(", "ArgVT", ".", "isExtended", "(", ")", ")", "{", "MemVT", "=", "RegisterVT", ";", "}", "else", "{", "unsigned", "MemoryBits", "=", "ArgVT", ".", "getStoreSizeInBits", "(", ")", "/", "NumRegs", ";", "assert", "(", "ArgVT", ".", "getStoreSizeInBits", "(", ")", "%", "NumRegs", "==", "", ")", ";", "if", "(", "RegisterVT", ".", "isInteger", "(", ")", ")", "{", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "State", ".", "getContext", "(", ")", ",", "MemoryBits", ")", ";", "}", "else", "if", "(", "RegisterVT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "!", "RegisterVT", ".", "getScalarType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", ";", "unsigned", "NumElements", "=", "RegisterVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "MemoryBits", "%", "NumElements", "==", "", ")", ";", "EVT", "ScalarVT", "=", "EVT", "::", "getIntegerVT", "(", "State", ".", "getContext", "(", ")", ",", "MemoryBits", "/", "NumElements", ")", ";", "MemVT", "=", "EVT", "::", "getVectorVT", "(", "State", ".", "getContext", "(", ")", ",", "ScalarVT", ",", "NumElements", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "analyzeFormalArgumentsCompute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41509, "Length": 342, "Cover_Rate": 0.49493487698986977} {"Template_token": ["", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_LS", ":", "return", "RetCC__Shader", ";", "case", "CallingConv", "::", "C", ":"], "ground_truth": ["case", "CallingConv", "::", "Fast", ":"], "File": "AMDGPUISelLowering (2)2", "Func": "CCAssignFnForReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41510, "Length": 43, "Cover_Rate": 0.43} {"Template_token": ["", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MRI", ".", "addLiveIn", "(", "Reg", ",", "VReg", ")", ";", "}", "else", "{", "VReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "CreateLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41512, "Length": 42, "Cover_Rate": 0.328125} {"Template_token": ["", "uint32_t", "TargetLowering", "::", "getImplicitParameterOffset", "(", "const", "MachineFunction", "&", "MF", ",", "const", "ImplicitParameter", "Param", ")", "const", "{", "const", "MachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunction", ">", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "getTargetMachine", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ";", "unsigned", "ExplicitArgOffset", "=", "ST", ".", "getExplicitKernelArgOffset", "(", "MF", ".", "getFunction", "(", ")", ")", ";", "unsigned", "Alignment", "=", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "MFI", "->", "getExplicitKernArgSize", "(", ")", ",", "Alignment", ")", "+", "ExplicitArgOffset", ";"], "ground_truth": ["switch", "(", "Param", ")", "{"], "File": "AMDGPUISelLowering (2)2", "Func": "getImplicitParameterOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41513, "Length": 94, "Cover_Rate": 0.8173913043478261} {"Template_token": ["", "unsigned", "ExplicitArgOffset", "=", "ST", ".", "getExplicitKernelArgOffset", "(", "MF", ".", "getFunction", "(", ")", ")", ";", "unsigned", "Alignment", "=", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "MFI", "->", "getExplicitKernArgSize", "(", ")", ",", "Alignment", ")", "+", "ExplicitArgOffset", ";"], "ground_truth": ["switch", "(", "Param", ")", "{"], "File": "AMDGPUISelLowering (2)2", "Func": "getImplicitParameterOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41514, "Length": 44, "Cover_Rate": 0.3826086956521739} {"Template_token": ["", "unsigned", "MulOpc", "=", "Signed", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "MulOpc", ",", "SL", ",", "", ",", "N0", ",", "N1", ")", ";", "}", "unsigned", "MulOpc", "=", "Signed", "?", "", ":", "", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "MulOpc", ",", "SL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "N0", ",", "N1", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Mul", ".", "getValue", "(", "", ")", ",", "Mul", ".", "getValue", "(", "", ")", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "getMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41515, "Length": 86, "Cover_Rate": 0.6231884057971014} {"Template_token": ["", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVar", "||", "!", "GVar", "->", "hasInitializer", "(", ")", ")", "return", "false", ";", "return", "!", "isa", "<", "UndefValue", ">", "(", "GVar", "->", "getInitializer", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "hasDefinedInitializer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41517, "Length": 43, "Cover_Rate": 0.7962962962962963} {"Template_token": ["", "if", "(", "isa", "<", "MemSDNode", ">", "(", "N", ")", ")", "return", "false", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "hasSourceMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41518, "Length": 55, "Cover_Rate": 0.5913978494623656} {"Template_token": ["", "bool", "TargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{"], "ground_truth": ["assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "isFNegFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41520, "Length": 19, "Cover_Rate": 0.3114754098360656} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["return", "VT", ".", "getSizeInBits", "(", ")", ">=", "", "&&", "TargetLowering", "::", "numBitsSigned", "(", "Op", ",", "DAG", ")", "<", "", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "isI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41521, "Length": 29, "Cover_Rate": 0.6904761904761905} {"Template_token": ["", "static", "bool", "isI24", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["return", "VT", ".", "getSizeInBits", "(", ")", ">=", "", "&&", "TargetLowering", "::", "numBitsSigned", "(", "Op", ",", "DAG", ")", "<", "", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "isI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41522, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "SNaN", ";", "case", "", ":", "case", "", ":", "{", "return", "SNaN", ";", "}", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "return", "true", ";", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "{"], "ground_truth": ["if", "(", "SNaN", ")", "return", "true", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "isKnownNeverNaNForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41523, "Length": 158, "Cover_Rate": 0.3305439330543933} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ")", ")", "return", "C", "->", "isAllOnesValue", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "isNegativeOne", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41524, "Length": 24, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "return", "true", ";", "}", "}", "break", ";", "case", "", ":", "{", "if", "(", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";", "return", "false", ";", "}", "break", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "isSDNodeAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41526, "Length": 44, "Cover_Rate": 0.33587786259541985} {"Template_token": ["", "int", "FI", "=", "getOrCreateFixedStackObject", "(", "MFI", ",", "VT", ".", "getStoreSize", "(", ")", ",", "Offset", ")", ";", "auto", "SrcPtrInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";"], "ground_truth": ["SDValue", "Ptr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "loadStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41527, "Length": 40, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "auto", "SrcPtrInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "SL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "SrcPtrInfo", ",", "", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "loadStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41528, "Length": 55, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "NewOpc", "=", "", ";", "}", "else", "if", "(", "isCttzOpc", "(", "Op", ".", "getOpcode", "(", ")", ")", ")", "{", "ISDOpc", "=", "", ";", "NewOpc", "=", "", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "ZeroUndef", "&&", "Src", ".", "getValueType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SL", ",", "", ",", "Src", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ",", "Zero", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ",", "One", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "SDValue", "HiOrLo", "=", "isCtlzOpc", "(", "Op", ".", "getOpcode", "(", ")", ")", "?", "Hi", ":", "Lo", ";", "SDValue", "Hi0orLo0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "HiOrLo", ",", "Zero", ",", "", ")", ";", "SDValue", "OprLo", "=", "DAG", ".", "getNode", "(", "ISDOpc", ",", "SL", ",", "", ",", "Lo", ")", ";", "SDValue", "OprHi", "=", "DAG", ".", "getNode", "(", "ISDOpc", ",", "SL", ",", "", ",", "Hi", ")", ";"], "ground_truth": ["const", "SDValue", "Bits32", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerCTLZ_CTTZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41529, "Length": 243, "Cover_Rate": 0.41467576791808874} {"Template_token": ["", "SDValue", "fa", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ia", ")", ";", "SDValue", "fb", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ib", ")", ";", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "unsigned", "OpCode", "=", "Subtarget", "->", "hasFP32Denormals", "(", ")", "?", "(", "unsigned", ")", "", ":", "(", "unsigned", ")", "", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "OpCode", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";", "fr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fr", ")", ";", "fb", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "cv", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCVT", ",", "fr", ",", "fb", ",", "", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "cv", ",", "jq", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "iq", ",", "jq", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "RHS", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "Rem", ")", ";", "if", "(", "Sign", ")", "{", "SDValue", "InRegSize", "=", "DAG", ".", "getValueType", "(", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DivBits", ")", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "InRegSize", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Rem", ",", "InRegSize", ")", ";", "}", "else", "{", "SDValue", "TruncMask", "=", "DAG", ".", "getConstant", "(", "(", "UINT64_C", "(", "", ")", "<<", "DivBits", ")", "-", "", ",", "DL", ",", "VT", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "TruncMask", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Rem", ",", "TruncMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41530, "Length": 419, "Cover_Rate": 0.5601604278074866} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "MVT", "IntVT", "=", "", ";", "MVT", "FltVT", "=", "", ";", "unsigned", "LHSSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "LHS", ")", ";", "if", "(", "LHSSignBits", "<", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "RHSSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "RHS", ")", ";", "if", "(", "RHSSignBits", "<", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "BitSize", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SignBits", "=", "std", "::", "min", "(", "LHSSignBits", ",", "RHSSignBits", ")", ";", "unsigned", "DivBits", "=", "BitSize", "-", "SignBits", ";", "if", "(", "Sign", ")", "++", "DivBits", ";", "", "ToFp", "=", "Sign", "?", "", ":", "", ";", "", "ToInt", "=", "Sign", "?", "", ":", "", ";", "SDValue", "jq", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "IntVT", ")", ";", "if", "(", "Sign", ")", "{", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "jq", ",", "DAG", ".", "getConstant", "(", "BitSize", "-", "", ",", "DL", ",", "VT", ")", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "jq", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "}", "SDValue", "ia", "=", "LHS", ";", "SDValue", "ib", "=", "RHS", ";", "SDValue", "fa", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ia", ")", ";", "SDValue", "fb", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ib", ")", ";", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";"], "ground_truth": ["SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41531, "Length": 327, "Cover_Rate": 0.43716577540106955} {"Template_token": ["", "DAG", ".", "ExtractVectorElements", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Args", ",", "Start", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "return", "DAG", ".", "getBuildVector", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Args", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41532, "Length": 42, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerEXTRACT_SUBVECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Args", ";", "unsigned", "Start", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DAG", ".", "ExtractVectorElements", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Args", ",", "Start", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "return", "DAG", ".", "getBuildVector", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Args", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41533, "Length": 93, "Cover_Rate": 1.0} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "SDValue", "K0", "=", "DAG", ".", "getConstantFP", "(", "BitsToDouble", "(", "UINT64_C", "(", "", ")", ")", ",", "SL", ",", "", ")", ";", "SDValue", "K1", "=", "DAG", ".", "getConstantFP", "(", "BitsToDouble", "(", "UINT64_C", "(", "", ")", ")", ",", "SL", ",", "", ")", ";"], "ground_truth": ["SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Trunc", ",", "K0", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerFP64_TO_INT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41534, "Length": 90, "Cover_Rate": 0.3629032258064516} {"Template_token": ["", "SDValue", "FpToInt32", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "", ",", "FPExtend", ")", ";", "return", "FpToInt32", ";", "}", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Src", ".", "getValueType", "(", ")", "==", "", ")", "return", "LowerFP64_TO_INT", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerFP_TO_SINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41535, "Length": 58, "Cover_Rate": 0.42028985507246375} {"Template_token": ["", "if", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "SrcVT", "==", "", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FPExtend", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ")", ";", "SDValue", "FpToInt32", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "", ",", "FPExtend", ")", ";", "return", "FpToInt32", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerFP_TO_UINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41536, "Length": 59, "Cover_Rate": 0.427536231884058} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFROUND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "return", "LowerFROUND32_16", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "", ")", "return", "LowerFROUND64", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerFROUND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41537, "Length": 55, "Cover_Rate": 0.8208955223880597} {"Template_token": ["", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "return", "LowerFROUND32_16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "return", "LowerFROUND64", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerFROUND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41538, "Length": 37, "Cover_Rate": 0.5522388059701493} {"Template_token": ["", "const", "SDValue", "Half", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "SDValue", "SignOne", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "One", ",", "X", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "AbsDiff", ",", "Half", ",", "", ")", ";", "SDValue", "Sel", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Cmp", ",", "SignOne", ",", "Zero", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "T", ",", "Sel", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerFROUND32_16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41539, "Length": 109, "Cover_Rate": 0.45041322314049587} {"Template_token": ["", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "VecSrc", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "VecSrc", ",", "One", ")", ";", "SDValue", "Exp", "=", "extractF64Exponent", "(", "Hi", ",", "SL", ",", "DAG", ")", ";", "const", "unsigned", "FractBits", "=", "", ";", "const", "SDValue", "SignBitMask", "=", "DAG", ".", "getConstant", "(", "UINT32_C", "(", "", ")", "<<", "", ",", "SL", ",", "", ")", ";", "SDValue", "SignBit", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "SignBitMask", ")", ";", "SDValue", "SignBit64", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Zero", ",", "SignBit", "}", ")", ";", "SignBit64", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "SignBit64", ")", ";", "SDValue", "BcInt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "const", "SDValue", "FractMask", "=", "DAG", ".", "getConstant", "(", "(", "UINT64_C", "(", "", ")", "<<", "FractBits", ")", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "Shr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "FractMask", ",", "Exp", ")", ";"], "ground_truth": ["SDValue", "Not", "=", "DAG", ".", "getNOT", "(", "SL", ",", "Shr", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerFTRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41540, "Length": 225, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "VecSrc", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "VecSrc", ",", "One", ")", ";", "SDValue", "Exp", "=", "extractF64Exponent", "(", "Hi", ",", "SL", ",", "DAG", ")", ";", "const", "unsigned", "FractBits", "=", "", ";", "const", "SDValue", "SignBitMask", "=", "DAG", ".", "getConstant", "(", "UINT32_C", "(", "", ")", "<<", "", ",", "SL", ",", "", ")", ";", "SDValue", "SignBit", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "SignBitMask", ")", ";", "SDValue", "SignBit64", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Zero", ",", "SignBit", "}", ")", ";", "SignBit64", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "SignBit64", ")", ";", "SDValue", "BcInt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "const", "SDValue", "FractMask", "=", "DAG", ".", "getConstant", "(", "(", "UINT64_C", "(", "", ")", "<<", "FractBits", ")", "-", "", ",", "SL", ",", "", ")", ";"], "ground_truth": ["SDValue", "Shr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "FractMask", ",", "Exp", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerFTRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41541, "Length": 222, "Cover_Rate": 0.4673684210526316} {"Template_token": ["", "GlobalAddressSDNode", "*", "G", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "if", "(", "G", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "||", "G", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "const", "Function", "&", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadLDSDecl", ")", ";", "}", "assert", "(", "G", "->", "getOffset", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "!", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "unsigned", "Offset", "=", "MFI", "->", "allocateLDSGlobal", "(", "DL", ",", "*", "GV", ")", ";"], "ground_truth": ["return", "DAG", ".", "getConstant", "(", "Offset", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41542, "Length": 154, "Cover_Rate": 0.6581196581196581} {"Template_token": ["", "SDValue", "LZ", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "L", ")", ";", "LZ", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LZ", ")", ";", "SDValue", "K", "=", "DAG", ".", "getConstant", "(", "", "+", "", ",", "SL", ",", "", ")", ";", "SDValue", "E", "=", "DAG", ".", "getSelect", "(", "SL", ",", "", ",", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "L", ",", "ZeroI64", ",", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "K", ",", "LZ", ")", ",", "ZeroI32", ")", ";", "SDValue", "U", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "L", ",", "LZ", ")", ",", "DAG", ".", "getConstant", "(", "(", "-", "", ")", ">>", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "T", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "U", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "UShl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "U", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "E", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "UShl", ")", ")", ";", "SDValue", "C", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "RCmp", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "T", ",", "C", ",", "", ")", ";", "SDValue", "TCmp", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "T", ",", "C", ",", "", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "VTrunc1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "V", ",", "One", ")", ";", "SDValue", "R", "=", "DAG", ".", "getSelect", "(", "SL", ",", "", ",", "RCmp", ",", "One", ",", "DAG", ".", "getSelect", "(", "SL", ",", "", ",", "TCmp", ",", "VTrunc1", ",", "ZeroI32", ")", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "V", ",", "R", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "R", ")", ";"], "ground_truth": ["if", "(", "!", "Signed", ")", "return", "R", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerINT_TO_FP32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41543, "Length": 394, "Cover_Rate": 0.5604551920341394} {"Template_token": ["", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "", "/", "numbers", "::", "log2ef", ")", ";", "case", "", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "", ":", "return", "lowerFEXP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_NT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "LowerCTLZ_CTTZ", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41544, "Length": 188, "Cover_Rate": 0.5150684931506849} {"Template_token": ["", "case", "", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "", "/", "numbers", "::", "log2ef", ")", ";", "case", "", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "", ":", "return", "lowerFEXP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_NT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerCTLZ_CTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}"], "ground_truth": ["return", "Op", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41545, "Length": 236, "Cover_Rate": 0.6465753424657534} {"Template_token": ["", "SDValue", "FPRoundFlag", "=", "DAG", ".", "getIntPtrConstant", "(", "", ",", "SDLoc", "(", "Op", ")", ")", ";", "SDValue", "FPRound", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "IntToFp32", ",", "FPRoundFlag", ")", ";", "return", "FPRound", ";", "}"], "ground_truth": ["if", "(", "DestVT", "==", "", ")", "return", "LowerINT_TO_FP32", "(", "Op", ",", "DAG", ",", "true", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerSINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41546, "Length": 53, "Cover_Rate": 0.3028571428571429} {"Template_token": ["", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";", "SDValue", "Quotient_A_One", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Quotient_S_One", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "Quotient", ",", "Quotient_A_One", ",", "", ")", ";", "Div", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Remainder_GE_Zero", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "Quotient_S_One", ",", "Div", ",", "", ")", ";", "SDValue", "Remainder_S_Den", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Remainder", ",", "Den", ")", ";", "SDValue", "Remainder_A_Den", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Remainder", ",", "Den", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "Remainder", ",", "Remainder_S_Den", ",", "", ")", ";", "Rem", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Remainder_GE_Zero", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "Remainder_A_Den", ",", "Rem", ",", "", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{"], "ground_truth": ["Div", ",", "Rem", "}", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerUDIVREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41547, "Length": 234, "Cover_Rate": 0.3218707015130674} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerUINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "DestVT", "==", "", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "IntToFp32", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "", ",", "Src", ")", ";", "SDValue", "FPRoundFlag", "=", "DAG", ".", "getIntPtrConstant", "(", "", ",", "SDLoc", "(", "Op", ")", ")", ";"], "ground_truth": ["SDValue", "FPRound", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "IntToFp32", ",", "FPRoundFlag", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerUINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41549, "Length": 123, "Cover_Rate": 0.7028571428571428} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "return", "VT", ".", "getSizeInBits", "(", ")", "-", "DAG", ".", "ComputeNumSignBits", "(", "Op", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "numBitsSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41550, "Length": 24, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "unsigned", "TargetLowering", "::", "numBitsUnsigned", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "numBitsUnsigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41552, "Length": 32, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "unsigned", "TargetLowering", "::", "numBitsUnsigned", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ")", ";"], "ground_truth": ["return", "VT", ".", "getSizeInBits", "(", ")", "-", "Known", ".", "countMinLeadingZeros", "(", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "numBitsUnsigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41553, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "ConstantSDNode", "*", "CmpRhs", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CmpRhs", "||", "!", "CmpRhs", "->", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "CmpLHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "unsigned", "Opc", "=", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "?", "", ":", "", ";", "if", "(", "CCOpcode", "==", "", "&&", "(", "isCtlzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "||", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", ")", "&&", "RHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "LHS", ")", ")", "{", "return", "getFFBX_U32", "(", "DAG", ",", "CmpLHS", ",", "SL", ",", "Opc", ")", ";", "}", "if", "(", "CCOpcode", "==", "", "&&", "(", "isCtlzOpc", "(", "LHS", ".", "getOpcode", "(", ")", ")", "||", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", ")", "&&", "LHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "RHS", ")", ")", "{", "return", "getFFBX_U32", "(", "DAG", ",", "CmpLHS", ",", "SL", ",", "Opc", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "performCtlz_CttzCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41554, "Length": 202, "Cover_Rate": 0.8523206751054853} {"Template_token": ["", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "OffsetVal", "==", "", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "", "-", "WidthVal", "+", "", ")", ":", "(", "", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";", "}", "return", "DAG", ".", "getZeroExtendInReg", "(", "BitsFrom", ",", "DL", ",", "SmallVT", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BitsFrom", ")", ")", "{", "if", "(", "Signed", ")", "{", "return", "constantFoldBFE", "<", "int32_t", ">", "(", "DAG", ",", "CVal", "->", "getSExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "return", "constantFoldBFE", "<", "uint32_t", ">", "(", "DAG", ",", "CVal", "->", "getZExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "if", "(", "(", "OffsetVal", "+", "WidthVal", ")", ">=", "", "&&", "!", "(", "Subtarget", "->", "hasSDWA", "(", ")", "&&", "OffsetVal", "==", "", "&&", "WidthVal", "==", "", ")", ")", "{", "SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "OffsetVal", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "Signed", "?", "", ":", "", ",", "DL", ",", "", ",", "BitsFrom", ",", "ShiftVal", ")", ";", "}", "if", "(", "BitsFrom", ".", "hasOneUse", "(", ")", ")", "{", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "", ",", "OffsetVal", ",", "OffsetVal", "+", "WidthVal", ")", ";", "KnownBits", "Known", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "ShrinkDemandedConstant", "(", "BitsFrom", ",", "Demanded", ",", "TLO", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "BitsFrom", ",", "Demanded", ",", "Known", ",", "TLO", ")", ")", "{", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "return", "performLoadCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performStoreCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "performRcpCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "performAssertSZExtCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performIntrinsicWOChainCombine", "(", "N", ",", "DCI", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41555, "Length": 408, "Cover_Rate": 0.3232963549920761} {"Template_token": ["", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IID", ")", "{", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "simplifyI24", "(", "N", ",", "DCI", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "performIntrinsicWOChainCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41558, "Length": 39, "Cover_Rate": 0.582089552238806} {"Template_token": ["", "EVT", "VT", "=", "LN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "unsigned", "Align", "=", "LN", "->", "getAlignment", "(", ")", ";", "if", "(", "Align", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "LN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Align", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "scalarizeVectorLoad", "(", "LN", ",", "DAG", ")", ";", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "NewVT", ",", "SL", ",", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewLoad", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "BC", ",", "NewLoad", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", "N", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41559, "Length": 244, "Cover_Rate": 0.7439024390243902} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "scalarizeVectorLoad", "(", "LN", ",", "DAG", ")", ";", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "NewVT", ",", "SL", ",", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewLoad", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "BC", ",", "NewLoad", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", "N", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41560, "Length": 167, "Cover_Rate": 0.5091463414634146} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", "||", "Size", ">", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "VT", ".", "getScalarType", "(", ")", ".", "bitsLE", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "N0", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "N1", "=", "N1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Mul", ";", "if", "(", "Subtarget", "->", "hasMulU24", "(", ")", "&&", "isU24", "(", "N0", ",", "DAG", ")", "&&", "isU24", "(", "N1", ",", "DAG", ")", ")", "{", "N0", "=", "DAG", ".", "getZExtOrTrunc", "(", "N0", ",", "DL", ",", "", ")", ";", "N1", "=", "DAG", ".", "getZExtOrTrunc", "(", "N1", ",", "DL", ",", "", ")", ";", "Mul", "=", "getMul24", "(", "DAG", ",", "DL", ",", "N0", ",", "N1", ",", "Size", ",", "false", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasMulI24", "(", ")", "&&", "isI24", "(", "N0", ",", "DAG", ")", "&&", "isI24", "(", "N1", ",", "DAG", ")", ")", "{", "N0", "=", "DAG", ".", "getSExtOrTrunc", "(", "N0", ",", "DL", ",", "", ")", ";", "N1", "=", "DAG", ".", "getSExtOrTrunc", "(", "N1", ",", "DL", ",", "", ")", ";", "Mul", "=", "getMul24", "(", "DAG", ",", "DL", ",", "N0", ",", "N1", ",", "Size", ",", "true", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUISelLowering (2)2", "Func": "performMulCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41561, "Length": 253, "Cover_Rate": 0.790625} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasMulI24", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isI24", "(", "N0", ",", "DAG", ")", "||", "!", "isI24", "(", "N1", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "N0", "=", "DAG", ".", "getSExtOrTrunc", "(", "N0", ",", "DL", ",", "", ")", ";", "N1", "=", "DAG", ".", "getSExtOrTrunc", "(", "N1", ",", "DL", ",", "", ")", ";", "SDValue", "Mulhi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", ",", "N1", ")", ";", "DCI", ".", "AddToWorklist", "(", "Mulhi", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getSExtOrTrunc", "(", "Mulhi", ",", "DL", ",", "VT", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "performMulhsCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41562, "Length": 144, "Cover_Rate": 0.8089887640449438} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isI24", "(", "N0", ",", "DAG", ")", "||", "!", "isI24", "(", "N1", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["N0", "=", "DAG", ".", "getSExtOrTrunc", "(", "N0", ",", "DL", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "performMulhsCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41563, "Length": 56, "Cover_Rate": 0.3146067415730337} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "hasMulU24", "(", ")", "||", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "isU24", "(", "N0", ",", "DAG", ")", "||", "!", "isU24", "(", "N1", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "performMulhuCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41564, "Length": 95, "Cover_Rate": 0.510752688172043} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isU24", "(", "N0", ",", "DAG", ")", "||", "!", "isU24", "(", "N1", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "N0", "=", "DAG", ".", "getZExtOrTrunc", "(", "N0", ",", "DL", ",", "", ")", ";", "N1", "=", "DAG", ".", "getZExtOrTrunc", "(", "N1", ",", "DL", ",", "", ")", ";", "SDValue", "Mulhi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", ",", "N1", ")", ";", "DCI", ".", "AddToWorklist", "(", "Mulhi", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getZExtOrTrunc", "(", "Mulhi", ",", "DL", ",", "VT", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "performMulhuCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41565, "Length": 124, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performMulLoHi24Combine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "SDValue", "V", "=", "simplifyI24", "(", "N", ",", "DCI", ")", ")", "return", "V", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "Signed", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "unsigned", "MulLoOpc", "=", "Signed", "?", "", ":", "", ";", "unsigned", "MulHiOpc", "=", "Signed", "?", "", ":", "", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "MulLoOpc", ",", "SL", ",", "", ",", "N0", ",", "N1", ")", ";"], "ground_truth": ["SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "MulHiOpc", ",", "SL", ",", "", ",", "N0", ",", "N1", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "performMulLoHi24Combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41566, "Length": 131, "Cover_Rate": 0.81875} {"Template_token": ["", "SDValue", "CC", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "True", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "False", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "DAG", ".", "isConstantValueOfAnyType", "(", "True", ")", "&&", "!", "DAG", ".", "isConstantValueOfAnyType", "(", "False", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "", "NewCC", "=", "getSetCCInverse", "(", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ",", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", ";", "SDValue", "NewCond", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "Cond", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "NewCC", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewCond", ",", "False", ",", "True", ")", ";", "}"], "ground_truth": ["if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFminFmaxLegacy", "(", ")", ")", "{"], "File": "AMDGPUISelLowering (2)2", "Func": "performSelectCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41567, "Length": 153, "Cover_Rate": 0.5117056856187291} {"Template_token": ["", "bool", "IsFast", ";", "unsigned", "AS", "=", "SN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Align", ",", "SN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "scalarizeVectorStore", "(", "SN", ",", "DAG", ")", ";", "return", "expandUnalignedStore", "(", "SN", ",", "DAG", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "Val", "=", "SN", "->", "getValue", "(", ")", ";", "bool", "OtherUses", "=", "!", "Val", ".", "hasOneUse", "(", ")", ";"], "ground_truth": ["SDValue", "CastVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "Val", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41568, "Length": 137, "Cover_Rate": 0.43354430379746833} {"Template_token": ["", "bool", "TargetLowering", "::", "SelectFlatOffset", "(", "bool", "IsSigned", ",", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ",", "SDValue", "Addr", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "SLC", ")", "const", "{", "const", "GCNSubtarget", "&", "ST", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "int64_t", "OffsetVal", "=", "", ";", "if", "(", "ST", ".", "hasFlatInstOffsets", "(", ")", "&&", "(", "!", "ST", ".", "hasFlatSegmentOffsetBug", "(", ")", "||", "findMemSDNode", "(", "N", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "FLAT_ADDRESS", ")", "&&", "DAG", ".", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{"], "ground_truth": ["SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41569, "Length": 104, "Cover_Rate": 0.48826291079812206} {"Template_token": ["", "int64_t", "OffsetVal", "=", "", ";", "if", "(", "ST", ".", "hasFlatInstOffsets", "(", ")", "&&", "(", "!", "ST", ".", "hasFlatSegmentOffsetBug", "(", ")", "||", "findMemSDNode", "(", "N", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "FLAT_ADDRESS", ")", "&&", "DAG", ".", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "int64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "findMemSDNode", "(", "N", ")", "->", "getAddressSpace", "(", ")", ",", "IsSigned", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}"], "ground_truth": ["VAddr", "=", "Addr", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41570, "Length": 124, "Cover_Rate": 0.5821596244131455} {"Template_token": ["", "if", "(", "!", "TargetLoweringBase", "::", "shouldReduceLoadWidth", "(", "N", ",", "ExtTy", ",", "NewVT", ")", ")", "return", "false", ";", "unsigned", "NewSize", "=", "NewVT", ".", "getStoreSizeInBits", "(", ")", ";", "if", "(", "NewSize", "==", "", ")", "return", "true", ";", "EVT", "OldVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "OldSize", "=", "OldVT", ".", "getStoreSizeInBits", "(", ")", ";", "MemSDNode", "*", "MN", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";"], "ground_truth": ["unsigned", "AS", "=", "MN", "->", "getAddressSpace", "(", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "shouldReduceLoadWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41571, "Length": 75, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "N", ",", "", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "if", "(", "!", "TargetLoweringBase", "::", "shouldReduceLoadWidth", "(", "N", ",", "ExtTy", ",", "NewVT", ")", ")", "return", "false", ";", "unsigned", "NewSize", "=", "NewVT", ".", "getStoreSizeInBits", "(", ")", ";", "if", "(", "NewSize", "==", "", ")", "return", "true", ";", "EVT", "OldVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "OldSize", "=", "OldVT", ".", "getStoreSizeInBits", "(", ")", ";"], "ground_truth": ["MemSDNode", "*", "MN", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "shouldReduceLoadWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41572, "Length": 83, "Cover_Rate": 0.48823529411764705} {"Template_token": ["", "bool", "IsIntrin", "=", "Node24", "->", "getOpcode", "(", ")", "==", "", ";", "SDValue", "LHS", "=", "IsIntrin", "?", "Node24", "->", "getOperand", "(", "", ")", ":", "Node24", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "IsIntrin", "?", "Node24", "->", "getOperand", "(", "", ")", ":", "Node24", "->", "getOperand", "(", "", ")", ";", "unsigned", "NewOpcode", "=", "Node24", "->", "getOpcode", "(", ")", ";", "if", "(", "IsIntrin", ")", "{", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node24", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "NewOpcode", "=", "IID", "==", "", "?", "", ":", "", ";", "}", "APInt", "Demanded", "=", "APInt", "::", "getLowBitsSet", "(", "LHS", ".", "getValueSizeInBits", "(", ")", ",", "", ")", ";", "SDValue", "DemandedLHS", "=", "DAG", ".", "GetDemandedBits", "(", "LHS", ",", "Demanded", ")", ";", "SDValue", "DemandedRHS", "=", "DAG", ".", "GetDemandedBits", "(", "RHS", ",", "Demanded", ")", ";"], "ground_truth": ["if", "(", "DemandedLHS", "||", "DemandedRHS", ")", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "SDLoc", "(", "Node24", ")", ",", "Node24", "->", "getVTList", "(", ")", ",", "DemandedLHS", "?", "DemandedLHS", ":", "LHS", ",", "DemandedRHS", "?", "DemandedRHS", ":", "RHS", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "simplifyI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41573, "Length": 171, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "assert", "(", "LoVT", ".", "getVectorNumElements", "(", ")", "+", "(", "HiVT", ".", "isVector", "(", ")", "?", "HiVT", ".", "getVectorNumElements", "(", ")", ":", "", ")", "<=", "N", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "&&", "", ")", ";", "auto", "IdxTy", "=", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LoVT", ",", "N", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "IdxTy", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "HiVT", ".", "isVector", "(", ")", "?", "", ":", "", ",", "DL", ",", "HiVT", ",", "N", ",", "DAG", ".", "getConstant", "(", "LoVT", ".", "getVectorNumElements", "(", ")", ",", "DL", ",", "IdxTy", ")", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "Lo", ",", "Hi", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "splitVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41574, "Length": 125, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "getSplitDestVTs", "(", "VT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "getSplitDestVTs", "(", "MemVT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "splitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ",", "DAG", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "Size", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "HiAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["auto", "IdxTy", "=", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41575, "Length": 231, "Cover_Rate": 0.49148936170212765} {"Template_token": ["", "SDValue", "TargetLowering", "::", "storeStackInputValue", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ",", "SDValue", "Chain", ",", "SDValue", "ArgVal", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachinePointerInfo", "DstInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "", ")", ";"], "ground_truth": ["SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "SL", ",", "ArgVal", ",", "Ptr", ",", "DstInfo", ",", "", ",", "MachineMemOperand", "::", "MODereferenceable", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "storeStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41576, "Length": 85, "Cover_Rate": 0.9340659340659341} {"Template_token": ["", "SDValue", "Ptr", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "", ")", ";"], "ground_truth": ["SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "SL", ",", "ArgVal", ",", "Ptr", ",", "DstInfo", ",", "", ",", "MachineMemOperand", "::", "MODereferenceable", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "storeStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41577, "Length": 38, "Cover_Rate": 0.4175824175824176} {"Template_token": ["", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "EVT", "WideVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";"], "ground_truth": ["EVT", "WideMemVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "WidenVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41578, "Length": 70, "Cover_Rate": 0.30042918454935624} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "EVT", "WideVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";"], "ground_truth": ["EVT", "WideMemVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "WidenVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41579, "Length": 76, "Cover_Rate": 0.3261802575107296} {"Template_token": ["", "bool", "TargetLowering", "::", "aggressivelyPreferBuildVectorSources", "(", "EVT", "VecVT", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering (2)", "Func": "aggressivelyPreferBuildVectorSources", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41580, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "TargetLowering", "::", "aggressivelyPreferBuildVectorSources", "(", "EVT", "VecVT", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering (2)", "Func": "aggressivelyPreferBuildVectorSources", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41581, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "ValVT", ".", "getStoreSize", "(", ")", ",", "ArgFlags", ".", "getOrigAlign", "(", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "allocateStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41582, "Length": 44, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "static", "bool", "allocateStack", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "ValVT", ".", "getStoreSize", "(", ")", ",", "ArgFlags", ".", "getOrigAlign", "(", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering (2)", "Func": "allocateStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41583, "Length": 69, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "void", "TargetLowering", "::", "AnalyzeFormalArguments", "(", "CCState", "&", "State", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Ins", ")", "const", "{"], "ground_truth": ["State", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "AnalyzeFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41585, "Length": 28, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "void", "TargetLowering", "::", "AnalyzeFormalArguments", "(", "CCState", "&", "State", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Ins", ")", "const", "{", "State", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "AnalyzeFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41586, "Length": 29, "Cover_Rate": 0.9354838709677419} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", "&&", "!", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHS", "==", "True", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RHS", ",", "LHS", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "LHS", "==", "True", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RHS", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", "&&", "!", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "CombineFMinMaxLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41587, "Length": 149, "Cover_Rate": 0.31905781584582443} {"Template_token": ["", "static", "void", "computeKnownBitsForMinMax", "(", "const", "SDValue", "Op0", ",", "const", "SDValue", "Op1", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "{", "APInt", "Op0Zero", ",", "Op0One", ";", "APInt", "Op1Zero", ",", "Op1One", ";", "DAG", ".", "computeKnownBits", "(", "Op0", ",", "Op0Zero", ",", "Op0One", ",", "Depth", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op1", ",", "Op1Zero", ",", "Op1One", ",", "Depth", ")", ";"], "ground_truth": ["KnownZero", "=", "Op0Zero", "&", "Op1Zero", ";"], "File": "AMDGPUISelLowering (2)", "Func": "computeKnownBitsForMinMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41588, "Length": 71, "Cover_Rate": 0.9102564102564102} {"Template_token": ["", "computeKnownBitsForMinMax", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ",", "DAG", ",", "Depth", ")", ";", "break", ";", "default", ":", "break", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "ConstantSDNode", "*", "CWidth", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CWidth", ")", "return", ";", "unsigned", "BitWidth", "=", "", ";", "uint32_t", "Width", "=", "CWidth", "->", "getZExtValue", "(", ")", "&", "", ";"], "ground_truth": ["if", "(", "Opc", "==", "", ")", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "Width", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41589, "Length": 122, "Cover_Rate": 0.4899598393574297} {"Template_token": ["", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "KnownOne", ".", "getBitWidth", "(", ")", ",", "", ")", ";", "APInt", "KnownZero2", ";", "APInt", "KnownOne2", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "computeKnownBitsForMinMax", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ",", "DAG", ",", "Depth", ")", ";", "break", ";", "default", ":", "break", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUISelLowering (2)", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41590, "Length": 130, "Cover_Rate": 0.5220883534136547} {"Template_token": ["", "case", "", ":", "{", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Width", ")", "return", "", ";", "unsigned", "SignBits", "=", "", "-", "Width", "->", "getZExtValue", "(", ")", "+", "", ";", "if", "(", "!", "isNullConstant", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "return", "SignBits", ";", "unsigned", "Op0SignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "return", "std", "::", "max", "(", "SignBits", ",", "Op0SignBits", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "ComputeNumSignBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41591, "Length": 88, "Cover_Rate": 0.4943820224719101} {"Template_token": ["", "if", "(", "Width", "+", "Offset", "<", "", ")", "{", "uint32_t", "Shl", "=", "static_cast", "<", "uint32_t", ">", "(", "Src0", ")", "<<", "(", "", "-", "Offset", "-", "Width", ")", ";", "IntTy", "Result", "=", "static_cast", "<", "IntTy", ">", "(", "Shl", ")", ">>", "(", "", "-", "Width", ")", ";", "return", "DAG", ".", "getConstant", "(", "Result", ",", "DL", ",", "", ")", ";", "}", "return", "DAG", ".", "getConstant", "(", "Src0", ">>", "Offset", ",", "DL", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "constantFoldBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41592, "Length": 73, "Cover_Rate": 0.7448979591836735} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "VirtualRegister", ";", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "VirtualRegister", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MRI", ".", "addLiveIn", "(", "Reg", ",", "VirtualRegister", ")", ";", "}", "else", "{", "VirtualRegister", "=", "MRI", ".", "getLiveInVirtReg", "(", "Reg", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getRegister", "(", "VirtualRegister", ",", "VT", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "CreateLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41593, "Length": 75, "Cover_Rate": 0.7653061224489796} {"Template_token": ["", "const", "unsigned", "FractBits", "=", "", ";", "const", "unsigned", "ExpBits", "=", "", ";", "SDValue", "ExpPart", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "FractBits", "-", "", ",", "SL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "ExpBits", ",", "SL", ",", "", ")", ")", ";", "SDValue", "Exp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "ExpPart", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";"], "ground_truth": ["return", "Exp", ";"], "File": "AMDGPUISelLowering (2)", "Func": "extractF64Exponent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41594, "Length": 82, "Cover_Rate": 0.7321428571428571} {"Template_token": ["", "SDValue", "ExpPart", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "FractBits", "-", "", ",", "SL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "ExpBits", ",", "SL", ",", "", ")", ")", ";", "SDValue", "Exp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "ExpPart", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";"], "ground_truth": ["return", "Exp", ";"], "File": "AMDGPUISelLowering (2)", "Func": "extractF64Exponent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41595, "Length": 70, "Cover_Rate": 0.625} {"Template_token": ["", "if", "(", "StoreSize", "<=", "", ")", "return", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "", ")", ";"], "ground_truth": ["return", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "", ",", "StoreSize", "/", "", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "getEquivalentLoadRegType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41596, "Length": 30, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "unsigned", "StoreSize", "=", "VT", ".", "getStoreSizeInBits", "(", ")", ";", "if", "(", "StoreSize", "<=", "", ")", "return", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "", ")", ";", "return", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "", ",", "StoreSize", "/", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "getEquivalentLoadRegType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41597, "Length": 40, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "unsigned", "StoreSize", "=", "VT", ".", "getStoreSizeInBits", "(", ")", ";", "if", "(", "StoreSize", "<=", "", ")", "return", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "StoreSize", ")", ";", "assert", "(", "StoreSize", "%", "", "==", "", "&&", "", ")", ";"], "ground_truth": ["return", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "", ",", "StoreSize", "/", "", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "getEquivalentMemType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41598, "Length": 50, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "uint32_t", "TargetLowering", "::", "getImplicitParameterOffset", "(", "const", "MachineFunction", "*", "MFI", ",", "const", "ImplicitParameter", "Param", ")", "const", "{", "uint64_t", "ArgOffset", "=", "MFI", "->", "ABIArgOffset", ";", "switch", "(", "Param", ")", "{", "case", "GRID_DIM", ":", "return", "ArgOffset", ";", "case", "GRID_OFFSET", ":"], "ground_truth": ["return", "ArgOffset", "+", "", ";"], "File": "AMDGPUISelLowering (2)", "Func": "getImplicitParameterOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41599, "Length": 42, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "void", "TargetLowering", "::", "getOriginalFunctionArgs", "(", "SelectionDAG", "&", "DAG", ",", "const", "Function", "*", "F", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Ins", ",", "SmallVectorImpl", "<", "", ">", "&", "OrigIns", ")", "const", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "Ins", "[", "i", "]", ".", "ArgVT", "==", "Ins", "[", "i", "]", ".", "VT", ")", "{", "OrigIns", ".", "push_back", "(", "Ins", "[", "i", "]", ")", ";", "continue", ";", "}", "EVT", "VT", ";", "if", "(", "Ins", "[", "i", "]", ".", "ArgVT", ".", "isVector", "(", ")", "&&", "!", "Ins", "[", "i", "]", ".", "VT", ".", "isVector", "(", ")", ")", "{", "VT", "=", "Ins", "[", "i", "]", ".", "ArgVT", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Ins", "[", "i", "]", ".", "VT", ".", "isVector", "(", ")", "&&", "Ins", "[", "i", "]", ".", "ArgVT", ".", "isVector", "(", ")", "&&", "Ins", "[", "i", "]", ".", "ArgVT", ".", "getVectorElementType", "(", ")", "!=", "Ins", "[", "i", "]", ".", "VT", ".", "getVectorElementType", "(", ")", ")", "{"], "File": "AMDGPUISelLowering (2)", "Func": "getOriginalFunctionArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41600, "Length": 175, "Cover_Rate": 0.7056451612903226} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "DAGCombinerInfo", "&", "DCI", ",", "unsigned", "&", "RefinementSteps", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "", ")", "{"], "File": "AMDGPUISelLowering (2)", "Func": "getRecipEstimate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41601, "Length": 42, "Cover_Rate": 0.5675675675675675} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "{", "RefinementSteps", "=", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "getRsqrtEstimate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41602, "Length": 28, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMPED", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "case", "", ":", "break", ";"], "ground_truth": ["NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "case", "", ":", "break", ";"], "File": "AMDGPUISelLowering (2)", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41603, "Length": 252, "Cover_Rate": 0.84} {"Template_token": ["", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMPED", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "case", "", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41604, "Length": 243, "Cover_Rate": 0.81} {"Template_token": ["", "MVT", "TargetLowering", "::", "getVectorIdxTy", "(", "const", "DataLayout", "&", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "getVectorIdxTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41605, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";"], "ground_truth": ["if", "(", "!", "GVar", "||", "!", "GVar", "->", "hasInitializer", "(", ")", ")", "return", "false", ";"], "File": "AMDGPUISelLowering (2)", "Func": "hasDefinedInitializer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41607, "Length": 28, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isCheapToSpeculateCtlz", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41608, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "TargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering (2)", "Func": "isCheapToSpeculateCtlz", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41609, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "TargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isCheapToSpeculateCttz", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41610, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "TargetLowering", "::", "isFAbsFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";"], "ground_truth": ["return", "VT", "==", "", "||", "VT", "==", "", ";"], "File": "AMDGPUISelLowering (2)", "Func": "isFAbsFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41612, "Length": 28, "Cover_Rate": 0.8484848484848485} {"Template_token": ["", "bool", "TargetLowering", "::", "isFAbsFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";"], "ground_truth": ["return", "VT", "==", "", "||", "VT", "==", "", ";"], "File": "AMDGPUISelLowering (2)", "Func": "isFAbsFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41613, "Length": 28, "Cover_Rate": 0.8484848484848485} {"Template_token": ["", "bool", "TargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "VT", "==", "", "||", "VT", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isFNegFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41614, "Length": 29, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "bool", "TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";"], "ground_truth": ["return", "(", "ScalarVT", "==", "", "||", "ScalarVT", "==", "", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "isFPImmLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41616, "Length": 35, "Cover_Rate": 0.875} {"Template_token": ["", "bool", "TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "==", "", "||", "ScalarVT", "==", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isFPImmLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41617, "Length": 36, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "TargetLowering", "::", "isHWFalseValue", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")", ";", "}", "return", "isNullConstant", "(", "Op", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isHWFalseValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41618, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "TargetLowering", "::", "isHWFalseValue", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isHWFalseValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41619, "Length": 37, "Cover_Rate": 0.8409090909090909} {"Template_token": ["", "bool", "TargetLowering", "::", "isHWTrueValue", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{"], "ground_truth": ["return", "CFP", "->", "isExactlyValue", "(", "", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "isHWTrueValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41620, "Length": 33, "Cover_Rate": 0.8048780487804879} {"Template_token": ["", "return", "CFP", "->", "isExactlyValue", "(", "", ")", ";", "}"], "ground_truth": ["return", "isAllOnesConstant", "(", "Op", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "isHWTrueValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41621, "Length": 15, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "static", "bool", "isI24", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "return", "VT", ".", "getSizeInBits", "(", ")", ">=", "", "&&", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "DAG", ".", "ComputeNumSignBits", "(", "Op", ")", ")", "<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41622, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["return", "VT", ".", "getSizeInBits", "(", ")", ">=", "", "&&", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "DAG", ".", "ComputeNumSignBits", "(", "Op", ")", ")", "<", "", ";"], "File": "AMDGPUISelLowering (2)", "Func": "isI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41623, "Length": 35, "Cover_Rate": 0.7291666666666666} {"Template_token": ["", "if", "(", "LoadTy", ".", "getSizeInBits", "(", ")", "!=", "CastTy", ".", "getSizeInBits", "(", ")", ")", "return", "true", ";", "unsigned", "LScalarSize", "=", "LoadTy", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "CastScalarSize", "=", "CastTy", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "return", "(", "(", "LScalarSize", "<=", "CastScalarSize", ")", "||", "(", "CastScalarSize", ">=", "", ")", "||", "(", "LScalarSize", "<", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isLoadBitCastBeneficial", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41624, "Length": 65, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "return", "SrcVT", ".", "getSizeInBits", "(", ")", ">", "", "&&", "DestVT", ".", "getSizeInBits", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isNarrowingProfitable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41625, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "return", "SrcVT", ".", "getSizeInBits", "(", ")", ">", "", "&&", "DestVT", ".", "getSizeInBits", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isNarrowingProfitable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41626, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "bool", "TargetLowering", "::", "isSelectSupported", "(", "SelectSupportKind", "SelType", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isSelectSupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41627, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "TargetLowering", "::", "isSelectSupported", "(", "SelectSupportKind", "SelType", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isSelectSupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41628, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Dest", "->", "getPrimitiveSizeInBits", "(", ")", "<", "Source", "->", "getPrimitiveSizeInBits", "(", ")", "&&", "(", "Dest", "->", "getPrimitiveSizeInBits", "(", ")", "%", "", "==", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isTruncateFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41630, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "DAG", ".", "computeKnownBits", "(", "Op", ",", "KnownZero", ",", "KnownOne", ")", ";", "return", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "KnownZero", ".", "countLeadingOnes", "(", ")", ")", "<=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isU24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41631, "Length": 29, "Cover_Rate": 0.5272727272727272} {"Template_token": ["", "bool", "TargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "return", "isZExtFree", "(", "Val", ".", "getValueType", "(", ")", ",", "VT2", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isZExtFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41633, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "else", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "DiagnosticInfoUnsupported", "NoCalls", "(", "Fn", ",", "", "+", "FuncName", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoCalls", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41634, "Length": 54, "Cover_Rate": 0.40601503759398494} {"Template_token": ["", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "StringRef", "FuncName", "(", "", ")", ";", "if", "(", "const", "ExternalSymbolSDNode", "*", "G", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getSymbol", "(", ")", ";", "else", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";"], "ground_truth": ["DiagnosticInfoUnsupported", "NoCalls", "(", "Fn", ",", "", "+", "FuncName", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41635, "Length": 83, "Cover_Rate": 0.6240601503759399} {"Template_token": ["", "for", "(", "const", "SDUse", "&", "U", ":", "Op", "->", "ops", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "U", ".", "get", "(", ")", ",", "Args", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Args", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerCONCAT_VECTORS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41636, "Length": 48, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerCONCAT_VECTORS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Args", ";"], "ground_truth": ["for", "(", "const", "SDUse", "&", "U", ":", "Op", "->", "ops", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "U", ".", "get", "(", ")", ",", "Args", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerCONCAT_VECTORS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41637, "Length": 48, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "}", "if", "(", "SequentialType", "*", "SeqTy", "=", "dyn_cast", "<", "SequentialType", ">", "(", "InitTy", ")", ")", "{", "EVT", "PtrVT", "=", "InitPtr", ".", "getValueType", "(", ")", ";", "unsigned", "NumElements", ";", "if", "(", "ArrayType", "*", "AT", "=", "dyn_cast", "<", "ArrayType", ">", "(", "SeqTy", ")", ")", "NumElements", "=", "AT", "->", "getNumElements", "(", ")", ";", "else", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "SeqTy", ")", ")", "NumElements", "=", "VT", "->", "getNumElements", "(", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "EltSize", "=", "TD", ".", "getTypeAllocSize", "(", "SeqTy", "->", "getElementType", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElements", ";", "++", "i", ")", "{", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "i", "*", "EltSize", ",", "DL", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "InitPtr", ",", "Offset", ")", ";", "Constant", "*", "Elt", "=", "Init", "->", "getAggregateElement", "(", "i", ")", ";", "Chains", ".", "push_back", "(", "LowerConstantInitializer", "(", "Elt", ",", "GV", ",", "Ptr", ",", "Chain", ",", "DAG", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chains", ")", ";", "}", "if", "(", "isa", "<", "UndefValue", ">", "(", "Init", ")", ")", "{"], "ground_truth": ["EVT", "VT", "=", "EVT", "::", "getEVT", "(", "InitTy", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerConstantInitializer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41638, "Length": 216, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "ArrayType", "*", "AT", "=", "dyn_cast", "<", "ArrayType", ">", "(", "SeqTy", ")", ")", "NumElements", "=", "AT", "->", "getNumElements", "(", ")", ";", "else", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "SeqTy", ")", ")", "NumElements", "=", "VT", "->", "getNumElements", "(", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "EltSize", "=", "TD", ".", "getTypeAllocSize", "(", "SeqTy", "->", "getElementType", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElements", ";", "++", "i", ")", "{", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "i", "*", "EltSize", ",", "DL", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "InitPtr", ",", "Offset", ")", ";", "Constant", "*", "Elt", "=", "Init", "->", "getAggregateElement", "(", "i", ")", ";", "Chains", ".", "push_back", "(", "LowerConstantInitializer", "(", "Elt", ",", "GV", ",", "Ptr", ",", "Chain", ",", "DAG", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chains", ")", ";", "}", "if", "(", "isa", "<", "UndefValue", ">", "(", "Init", ")", ")", "{", "EVT", "VT", "=", "EVT", "::", "getEVT", "(", "InitTy", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "InitTy", ",", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "InitPtr", ",", "MachinePointerInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ",", "false", ",", "false", ",", "TD", ".", "getPrefTypeAlignment", "(", "InitTy", ")", ")", ";", "}", "Init", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerConstantInitializer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41639, "Length": 256, "Cover_Rate": 0.3742690058479532} {"Template_token": ["", "SDValue", "ib", "=", "sign", "?", "DAG", ".", "getSExtOrTrunc", "(", "RHS", ",", "DL", ",", "IntVT", ")", ":", "DAG", ".", "getZExtOrTrunc", "(", "RHS", ",", "DL", ",", "IntVT", ")", ";", "SDValue", "fa", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ia", ")", ";", "SDValue", "fb", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ib", ")", ";", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ")", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";", "fr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fr", ")", ";", "fb", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "cv", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCVT", ",", "fr", ",", "fb", ",", "", ")", ";"], "ground_truth": ["jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "cv", ",", "jq", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41640, "Length": 263, "Cover_Rate": 0.38563049853372433} {"Template_token": ["", "if", "(", "sign", ")", "{", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "jq", ",", "DAG", ".", "getConstant", "(", "BitSize", "-", "", ",", "DL", ",", "VT", ")", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "jq", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "jq", "=", "DAG", ".", "getSExtOrTrunc", "(", "jq", ",", "DL", ",", "IntVT", ")", ";", "}", "SDValue", "ia", "=", "sign", "?", "DAG", ".", "getSExtOrTrunc", "(", "LHS", ",", "DL", ",", "IntVT", ")", ":", "DAG", ".", "getZExtOrTrunc", "(", "LHS", ",", "DL", ",", "IntVT", ")", ";", "SDValue", "ib", "=", "sign", "?", "DAG", ".", "getSExtOrTrunc", "(", "RHS", ",", "DL", ",", "IntVT", ")", ":", "DAG", ".", "getZExtOrTrunc", "(", "RHS", ",", "DL", ",", "IntVT", ")", ";", "SDValue", "fa", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ia", ")", ";", "SDValue", "fb", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ib", ")", ";", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ")", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";", "fr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fr", ")", ";", "fb", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "cv", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCVT", ",", "fr", ",", "fb", ",", "", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "cv", ",", "jq", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";"], "ground_truth": ["iq", "=", "sign", "?", "DAG", ".", "getSExtOrTrunc", "(", "iq", ",", "DL", ",", "VT", ")", ":", "DAG", ".", "getZExtOrTrunc", "(", "iq", ",", "DL", ",", "VT", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41641, "Length": 406, "Cover_Rate": 0.5953079178885631} {"Template_token": ["", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "NoDynamicAlloca", "(", "Fn", ",", "", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoDynamicAlloca", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41642, "Length": 41, "Cover_Rate": 0.7454545454545455} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Args", ";", "unsigned", "Start", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["DAG", ".", "ExtractVectorElements", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Args", ",", "Start", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41643, "Length": 59, "Cover_Rate": 0.6082474226804123} {"Template_token": ["", "SDValue", "Lt0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Zero", ",", "", ")", ";", "SDValue", "NeTrunc", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Trunc", ",", "", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SetCCVT", ",", "Lt0", ",", "NeTrunc", ")", ";"], "ground_truth": ["SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "And", ",", "One", ",", "Zero", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFCEIL", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41644, "Length": 74, "Cover_Rate": 0.3490566037735849} {"Template_token": ["", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "SDValue", "Lt0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Zero", ",", "", ")", ";", "SDValue", "NeTrunc", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Trunc", ",", "", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SetCCVT", ",", "Lt0", ",", "NeTrunc", ")", ";"], "ground_truth": ["SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "And", ",", "One", ",", "Zero", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFCEIL", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41645, "Length": 110, "Cover_Rate": 0.5188679245283019} {"Template_token": ["", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "const", "SDValue", "NegOne", "=", "DAG", ".", "getConstantFP", "(", "-", "", ",", "SL", ",", "", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "SDValue", "Lt0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Zero", ",", "", ")", ";", "SDValue", "NeTrunc", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Trunc", ",", "", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SetCCVT", ",", "Lt0", ",", "NeTrunc", ")", ";"], "ground_truth": ["SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "And", ",", "NegOne", ",", "Zero", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFFLOOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41646, "Length": 126, "Cover_Rate": 0.5915492957746479} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "const", "SDValue", "NegOne", "=", "DAG", ".", "getConstantFP", "(", "-", "", ",", "SL", ",", "", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "SDValue", "Lt0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Zero", ",", "", ")", ";", "SDValue", "NeTrunc", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Trunc", ",", "", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SetCCVT", ",", "Lt0", ",", "NeTrunc", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "And", ",", "NegOne", ",", "Zero", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Trunc", ",", "Add", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFFLOOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41647, "Length": 174, "Cover_Rate": 0.8169014084507042} {"Template_token": ["", "SDValue", "K1", "=", "DAG", ".", "getConstantFP", "(", "BitsToDouble", "(", "UINT64_C", "(", "", ")", ")", ",", "SL", ",", "", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Trunc", ",", "K0", ")", ";", "SDValue", "FloorMul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Mul", ")", ";", "SDValue", "Fma", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "FloorMul", ",", "K1", ",", "Trunc", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Signed", "?", "", ":", "", ",", "SL", ",", "", ",", "FloorMul", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Result", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFP64_TO_INT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41650, "Length": 142, "Cover_Rate": 0.568} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFP64_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "Signed", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "SDValue", "K0", "=", "DAG", ".", "getConstantFP", "(", "BitsToDouble", "(", "UINT64_C", "(", "", ")", ")", ",", "SL", ",", "", ")", ";", "SDValue", "K1", "=", "DAG", ".", "getConstantFP", "(", "BitsToDouble", "(", "UINT64_C", "(", "", ")", ")", ",", "SL", ",", "", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Trunc", ",", "K0", ")", ";", "SDValue", "FloorMul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Mul", ")", ";", "SDValue", "Fma", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "FloorMul", ",", "K1", ",", "Trunc", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Signed", "?", "", ":", "", ",", "SL", ",", "", ",", "FloorMul", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Result", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFP64_TO_INT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41651, "Length": 211, "Cover_Rate": 0.844} {"Template_token": ["", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Src", ".", "getValueType", "(", ")", "==", "", ")", "return", "LowerFP64_TO_INT", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFP_TO_SINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41652, "Length": 34, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFP_TO_NT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Src", ".", "getValueType", "(", ")", "==", "", ")", "return", "LowerFP64_TO_INT", "(", "Op", ",", "DAG", ",", "true", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFP_TO_SINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41653, "Length": 57, "Cover_Rate": 0.9193548387096774} {"Template_token": ["", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Src", ".", "getValueType", "(", ")", "==", "", ")", "return", "LowerFP64_TO_INT", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFP_TO_UINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41654, "Length": 34, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "unsigned", "IgnoredFrameReg", ";", "unsigned", "Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "IgnoredFrameReg", ")", ";", "return", "DAG", ".", "getConstant", "(", "Offset", "*", "", "*", "TFL", "->", "getStackWidth", "(", "MF", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41655, "Length": 46, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFrameIndex", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "Subtarget", "->", "getFrameLowering", "(", ")", ";", "FrameIndexSDNode", "*", "FIN", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Op", ")", ";", "unsigned", "FrameIndex", "=", "FIN", "->", "getIndex", "(", ")", ";", "unsigned", "IgnoredFrameReg", ";", "unsigned", "Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "IgnoredFrameReg", ")", ";"], "ground_truth": ["return", "DAG", ".", "getConstant", "(", "Offset", "*", "", "*", "TFL", "->", "getStackWidth", "(", "MF", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41656, "Length": 101, "Cover_Rate": 0.9901960784313726} {"Template_token": ["", "SDValue", "Floor", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Div", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Floor", ",", "Y", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "X", ",", "Mul", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41657, "Length": 50, "Cover_Rate": 0.3968253968253968} {"Template_token": ["", "SDValue", "X", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Y", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "X", ",", "Y", ")", ";", "SDValue", "Floor", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Div", ")", ";"], "ground_truth": ["SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Floor", ",", "Y", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41658, "Length": 72, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "SDValue", "C1", "=", "DAG", ".", "getConstantFP", "(", "C1Val", ",", "SL", ",", "", ")", ";", "SDValue", "CopySign", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "C1", ",", "Src", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ",", "CopySign", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Tmp1", ",", "CopySign", ")", ";", "SDValue", "Fabs", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "APFloat", "C2Val", "(", "APFloat", "::", "IEEEdouble", ",", "", ")", ";", "SDValue", "C2", "=", "DAG", ".", "getConstantFP", "(", "C2Val", ",", "SL", ",", "", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Fabs", ",", "C2", ",", "", ")", ";", "return", "DAG", ".", "getSelect", "(", "SL", ",", "", ",", "Cond", ",", "Src", ",", "Tmp2", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFRINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41659, "Length": 164, "Cover_Rate": 0.6748971193415638} {"Template_token": ["", "SDValue", "C1", "=", "DAG", ".", "getConstantFP", "(", "C1Val", ",", "SL", ",", "", ")", ";", "SDValue", "CopySign", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "C1", ",", "Src", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ",", "CopySign", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Tmp1", ",", "CopySign", ")", ";", "SDValue", "Fabs", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "APFloat", "C2Val", "(", "APFloat", "::", "IEEEdouble", ",", "", ")", ";", "SDValue", "C2", "=", "DAG", ".", "getConstantFP", "(", "C2Val", ",", "SL", ",", "", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";"], "ground_truth": ["SDValue", "Cond", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Fabs", ",", "C2", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFRINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41660, "Length": 147, "Cover_Rate": 0.6049382716049383} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "LowerFROUND32", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "", ")", "return", "LowerFROUND64", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFROUND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41661, "Length": 28, "Cover_Rate": 0.45901639344262296} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "", ")", "return", "LowerFROUND32", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "return", "LowerFROUND64", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFROUND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41662, "Length": 42, "Cover_Rate": 0.6885245901639344} {"Template_token": ["", "const", "SDValue", "Half", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "SignOne", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "One", ",", "X", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "AbsDiff", ",", "Half", ",", "", ")", ";", "SDValue", "Sel", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cmp", ",", "SignOne", ",", "Zero", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "T", ",", "Sel", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFROUND32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41663, "Length": 109, "Cover_Rate": 0.4308300395256917} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFROUND64", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "X", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "L", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "X", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "const", "SDValue", "NegOne", "=", "DAG", ".", "getConstant", "(", "-", "", ",", "SL", ",", "", ")", ";", "const", "SDValue", "FiftyOne", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "X", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BC", ",", "One", ")", ";", "SDValue", "Exp", "=", "extractF64Exponent", "(", "Hi", ",", "SL", ",", "DAG", ")", ";", "const", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "INT64_C", "(", "", ")", ",", "SL", ",", "", ")", ";", "SDValue", "M", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Mask", ",", "Exp", ")", ";", "SDValue", "D", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getConstant", "(", "INT64_C", "(", "", ")", ",", "SL", ",", "", ")", ",", "Exp", ")", ";", "SDValue", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "L", ",", "M", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "Tmp0", ",", "", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Tmp1", ",", "D", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "K", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "L", ",", "Tmp2", ")", ";", "K", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "K", ",", "DAG", ".", "getNOT", "(", "SL", ",", "M", ",", "", ")", ")", ";", "K", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "K", ")", ";", "SDValue", "ExpLt0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Exp", ",", "Zero", ",", "", ")", ";", "SDValue", "ExpGt51", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Exp", ",", "FiftyOne", ",", "", ")", ";", "SDValue", "ExpEqNegOne", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "NegOne", ",", "Exp", ",", "", ")", ";", "SDValue", "Mag", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "ExpEqNegOne", ",", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ",", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "S", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Mag", ",", "X", ")", ";", "K", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "ExpLt0", ",", "S", ",", "K", ")", ";"], "ground_truth": ["K", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "ExpGt51", ",", "X", ",", "K", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFROUND64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41664, "Length": 521, "Cover_Rate": 0.8499184339314845} {"Template_token": ["", "SDValue", "K", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "L", ",", "Tmp2", ")", ";", "K", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "K", ",", "DAG", ".", "getNOT", "(", "SL", ",", "M", ",", "", ")", ")", ";", "K", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "K", ")", ";", "SDValue", "ExpLt0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Exp", ",", "Zero", ",", "", ")", ";", "SDValue", "ExpGt51", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Exp", ",", "FiftyOne", ",", "", ")", ";", "SDValue", "ExpEqNegOne", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "NegOne", ",", "Exp", ",", "", ")", ";", "SDValue", "Mag", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "ExpEqNegOne", ",", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ",", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "S", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Mag", ",", "X", ")", ";"], "ground_truth": ["K", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "ExpLt0", ",", "S", ",", "K", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFROUND64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41665, "Length": 188, "Cover_Rate": 0.3066884176182708} {"Template_token": ["", "SignBit64", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "SignBit64", ")", ";", "SDValue", "BcInt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "const", "SDValue", "FractMask", "=", "DAG", ".", "getConstant", "(", "(", "UINT64_C", "(", "", ")", "<<", "FractBits", ")", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "Shr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "FractMask", ",", "Exp", ")", ";", "SDValue", "Not", "=", "DAG", ".", "getNOT", "(", "SL", ",", "Shr", ",", "", ")", ";", "SDValue", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BcInt", ",", "Not", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "const", "SDValue", "FiftyOne", "=", "DAG", ".", "getConstant", "(", "FractBits", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "ExpLt0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Exp", ",", "Zero", ",", "", ")", ";"], "ground_truth": ["SDValue", "ExpGt51", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Exp", ",", "FiftyOne", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerFTRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41666, "Length": 179, "Cover_Rate": 0.3752620545073375} {"Template_token": ["", "WorkList", ".", "push_back", "(", "*", "I", ")", ";", "}", "SDValue", "Chain", "=", "LowerConstantInitializer", "(", "Init", ",", "GV", ",", "InitPtr", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ")", ";", "for", "(", "SmallVector", "<", "SDNode", "*", ",", "", ">", "::", "iterator", "I", "=", "WorkList", ".", "begin", "(", ")", ",", "E", "=", "WorkList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "*", "I", ")", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "(", "*", "I", ")", "->", "getOperand", "(", "i", ")", ")", ";", "}", "DAG", ".", "UpdateNodeOperands", "(", "*", "I", ",", "Ops", ")", ";", "}", "return", "DAG", ".", "getZExtOrTrunc", "(", "InitPtr", ",", "SDLoc", "(", "Op", ")", ",", "ConstPtrVT", ")", ";", "}", "}", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadInit", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41667, "Length": 186, "Cover_Rate": 0.3147208121827411} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerIntrinsicIABS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Neg", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerIntrinsicIABS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41668, "Length": 83, "Cover_Rate": 0.9540229885057471} {"Template_token": ["", "SDValue", "OneSubAC", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OneSubA", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ",", "OneSubAC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerIntrinsicLRP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41669, "Length": 63, "Cover_Rate": 0.4701492537313433} {"Template_token": ["", "SDValue", "OneSubAC", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OneSubA", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ",", "OneSubAC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerIntrinsicLRP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41670, "Length": 63, "Cover_Rate": 0.4701492537313433} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BC", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BC", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "CvtHi", "=", "DAG", ".", "getNode", "(", "Signed", "?", "", ":", "", ",", "SL", ",", "", ",", "Hi", ")", ";", "SDValue", "CvtLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ")", ";", "SDValue", "LdExp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "CvtHi", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LdExp", ",", "CvtLo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerINT_TO_FP64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41672, "Length": 134, "Cover_Rate": 0.6118721461187214} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "if", "(", "ExtType", "==", "", "&&", "VT", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "assert", "(", "VT", "==", "", "&&", "", ")", ";", "SDValue", "Chain", "=", "Load", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "Load", "->", "getMemOperand", "(", ")", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "BasePtr", ",", "", ",", "MMO", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", "||", "Load", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", "||", "ExtType", "==", "", "||", "Load", "->", "getMemoryVT", "(", ")", ".", "bitsGE", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Ret", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "Ret", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ret", ",", "ShiftAmt", ")", ";", "EVT", "MemEltVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";"], "ground_truth": ["if", "(", "ExtType", "==", "", ")", "{"], "File": "AMDGPUISelLowering (2)", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41673, "Length": 338, "Cover_Rate": 0.6588693957115009} {"Template_token": ["", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", "||", "Load", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", "||", "ExtType", "==", "", "||", "Load", "->", "getMemoryVT", "(", ")", ".", "bitsGE", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Ret", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "Ret", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ret", ",", "ShiftAmt", ")", ";", "EVT", "MemEltVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";"], "ground_truth": ["if", "(", "ExtType", "==", "", ")", "{"], "File": "AMDGPUISelLowering (2)", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41674, "Length": 246, "Cover_Rate": 0.47953216374269003} {"Template_token": ["", "Op", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", "", ")", ";", "break", ";", "case", "", ":", "return", "LowerGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFrameIndex", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41675, "Length": 139, "Cover_Rate": 0.4711864406779661} {"Template_token": ["", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_NT", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41676, "Length": 154, "Cover_Rate": 0.5220338983050847} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41677, "Length": 56, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "SDValue", "DIVREM", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "HalfVT", ",", "HalfVT", ")", ",", "LHS_Lo", ",", "RHS_Lo", ")", ";", "SDValue", "Res", "[", "", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DIVREM", ".", "getValue", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DIVREM", ".", "getValue", "(", "", ")", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Res", ",", "DL", ")", ";", "}", "SDValue", "LHSign", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "LHS", ",", "Zero", ",", "NegOne", ",", "Zero", ",", "", ")", ";", "SDValue", "RHSign", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RHS", ",", "Zero", ",", "NegOne", ",", "Zero", ",", "", ")", ";", "SDValue", "DSign", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHSign", ",", "RHSign", ")", ";", "SDValue", "RSign", "=", "LHSign", ";", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "LHSign", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RHS", ",", "RHSign", ")", ";", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "LHSign", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RHS", ",", "RHSign", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "Rem", "=", "Div", ".", "getValue", "(", "", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "DSign", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Rem", ",", "RSign", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "DSign", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Rem", ",", "RSign", ")", ";"], "ground_truth": ["SDValue", "Res", "[", "", "]", "=", "{"], "File": "AMDGPUISelLowering (2)", "Func": "LowerSDIVREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41679, "Length": 321, "Cover_Rate": 0.5681415929203539} {"Template_token": ["", "}", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "Store", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", "&&", "MemVT", ".", "bitsLT", "(", "", ")", ")", "{", "unsigned", "Mask", "=", "", ";", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "Mask", "=", "", ";", "}", "else", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "Mask", "=", "", ";", "}", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "SExtValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Store", "->", "getValue", "(", ")", ")", ";", "SDValue", "MaskedValue", "=", "DAG", ".", "getZeroExtendInReg", "(", "SExtValue", ",", "DL", ",", "MemVT", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "MaskedValue", ",", "ShiftAmt", ")", ";", "SDValue", "DstMask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ",", "ShiftAmt", ")", ";", "DstMask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DstMask", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Dst", ",", "DstMask", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Dst", ",", "ShiftedValue", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Value", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41682, "Length": 357, "Cover_Rate": 0.6611111111111111} {"Template_token": ["", "if", "(", "(", "Store", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "||", "Store", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "Store", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", "&&", "MemVT", ".", "bitsLT", "(", "", ")", ")", "{", "unsigned", "Mask", "=", "", ";", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "Mask", "=", "", ";", "}", "else", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "Mask", "=", "", ";", "}", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41683, "Length": 207, "Cover_Rate": 0.38333333333333336} {"Template_token": ["", "SDValue", "Num", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Den", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", ")", "{", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "Num", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", "&&", "DAG", ".", "MaskedValueIsZero", "(", "Den", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ")", "{", "return", "LowerDIVREM24", "(", "Op", ",", "DAG", ",", "false", ")", ";", "}", "}", "SDValue", "RCP", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Den", ")", ";", "SDValue", "RCP_LO", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RCP", ",", "Den", ")", ";", "SDValue", "RCP_HI", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RCP", ",", "Den", ")", ";", "SDValue", "NEG_RCP_LO", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "RCP_LO", ")", ";", "SDValue", "ABS_RCP_LO", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RCP_HI", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "NEG_RCP_LO", ",", "RCP_LO", ",", "", ")", ";", "SDValue", "E", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "ABS_RCP_LO", ",", "RCP", ")", ";", "SDValue", "RCP_A_E", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RCP", ",", "E", ")", ";", "SDValue", "RCP_S_E", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RCP", ",", "E", ")", ";", "SDValue", "Tmp0", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RCP_HI", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "RCP_A_E", ",", "RCP_S_E", ",", "", ")", ";", "SDValue", "Quotient", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Tmp0", ",", "Num", ")", ";", "SDValue", "Num_S_Remainder", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Quotient", ",", "Den", ")", ";", "SDValue", "Remainder", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Num", ",", "Num_S_Remainder", ")", ";", "SDValue", "Remainder_GE_Den", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Remainder", ",", "Den", ",", "DAG", ".", "getConstant", "(", "-", "", ",", "DL", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "", ")", ";", "SDValue", "Remainder_GE_Zero", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Num", ",", "Num_S_Remainder", ",", "DAG", ".", "getConstant", "(", "-", "", ",", "DL", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";", "SDValue", "Quotient_A_One", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Quotient_S_One", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "Quotient", ",", "Quotient_A_One", ",", "", ")", ";"], "ground_truth": ["Div", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Remainder_GE_Zero", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "Quotient_S_One", ",", "Div", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerUDIVREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41684, "Length": 526, "Cover_Rate": 0.6957671957671958} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "HalfVT", "=", "VT", ".", "getHalfSizedIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "one", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "HalfVT", ")", ";", "SDValue", "zero", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "HalfVT", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "LHS_Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "LHS", ",", "zero", ")", ";", "SDValue", "LHS_Hi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "LHS", ",", "one", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS_Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "RHS", ",", "zero", ")", ";", "SDValue", "RHS_Hi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "RHS", ",", "one", ")", ";", "if", "(", "VT", "==", "", "&&", "DAG", ".", "MaskedValueIsZero", "(", "RHS", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", "&&", "DAG", ".", "MaskedValueIsZero", "(", "LHS", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "HalfVT", ",", "HalfVT", ")", ",", "LHS_Lo", ",", "RHS_Lo", ")", ";", "SDValue", "DIV", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Res", ".", "getValue", "(", "", ")", ",", "zero", ")", ";", "SDValue", "REM", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Res", ".", "getValue", "(", "", ")", ",", "zero", ")", ";", "Results", ".", "push_back", "(", "DIV", ")", ";", "Results", ".", "push_back", "(", "REM", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerUDIVREM64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41685, "Length": 271, "Cover_Rate": 0.37534626038781166} {"Template_token": ["", "Results", ".", "push_back", "(", "REM", ")", ";", "return", ";", "}", "SDValue", "DIV_Part", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "LHS_Hi", ",", "RHS_Lo", ")", ";", "SDValue", "REM_Part", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "LHS_Hi", ",", "RHS_Lo", ")", ";", "SDValue", "REM_Lo", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RHS_Hi", ",", "zero", ",", "REM_Part", ",", "LHS_Hi", ",", "", ")", ";", "SDValue", "REM", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "REM_Lo", ",", "zero", ")", ";", "SDValue", "DIV_Hi", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RHS_Hi", ",", "zero", ",", "DIV_Part", ",", "zero", ",", "", ")", ";", "SDValue", "DIV_Lo", "=", "zero", ";", "const", "unsigned", "halfBitWidth", "=", "HalfVT", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "halfBitWidth", ";", "++", "i", ")", "{", "const", "unsigned", "bitPos", "=", "halfBitWidth", "-", "i", "-", "", ";", "SDValue", "POS", "=", "DAG", ".", "getConstant", "(", "bitPos", ",", "DL", ",", "HalfVT", ")", ";", "SDValue", "HBit", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "LHS_Lo", ",", "POS", ")", ";", "HBit", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "HBit", ",", "one", ")", ";", "HBit", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "HBit", ")", ";", "REM", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "REM", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "REM", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "REM", ",", "HBit", ")", ";", "SDValue", "BIT", "=", "DAG", ".", "getConstant", "(", "", "<<", "bitPos", ",", "DL", ",", "HalfVT", ")", ";", "SDValue", "realBIT", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "REM", ",", "RHS", ",", "BIT", ",", "zero", ",", "", ")", ";", "DIV_Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "DIV_Lo", ",", "realBIT", ")", ";", "SDValue", "REM_sub", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "REM", ",", "RHS", ")", ";", "REM", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "REM", ",", "RHS", ",", "REM_sub", ",", "REM", ",", "", ")", ";", "}"], "ground_truth": ["SDValue", "DIV", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DIV_Lo", ",", "DIV_Hi", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerUDIVREM64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41686, "Length": 360, "Cover_Rate": 0.4986149584487535} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerUINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "S0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "S0", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "DestVT", "==", "", ")", "return", "LowerINT_TO_FP64", "(", "Op", ",", "DAG", ",", "false", ")", ";", "assert", "(", "DestVT", "==", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "S0", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "FloatLo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Lo", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "S0", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "FloatHi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Hi", ")", ";"], "ground_truth": ["FloatHi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FloatHi", ",", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerUINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41687, "Length": 189, "Cover_Rate": 0.78099173553719} {"Template_token": ["", "unsigned", "MemEltBits", "=", "MemEltVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "MemNumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "PackedSize", "=", "MemVT", ".", "getStoreSizeInBits", "(", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "(", "", "<<", "MemEltBits", ")", "-", "", ",", "DL", ",", "", ")", ";", "assert", "(", "Value", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", ">=", "", ")", ";", "SDValue", "PackedValue", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MemNumElements", ";", "++", "i", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ElemVT", ",", "Value", ",", "DAG", ".", "getConstant", "(", "i", ",", "DL", ",", "", ")", ")", ";", "Elt", "=", "DAG", ".", "getZExtOrTrunc", "(", "Elt", ",", "DL", ",", "", ")", ";", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Elt", ",", "Mask", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getConstant", "(", "MemEltBits", "*", "i", ",", "DL", ",", "", ")", ";", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Elt", ",", "Shift", ")", ";", "if", "(", "i", "==", "", ")", "{"], "ground_truth": ["PackedValue", "=", "Elt", ";"], "File": "AMDGPUISelLowering (2)", "Func": "MergeVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41688, "Length": 181, "Cover_Rate": 0.3917748917748918} {"Template_token": ["", "unsigned", "SignBits", "=", "Signed", "?", "(", "", "-", "WidthVal", "+", "", ")", ":", "(", "", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";", "}", "return", "DAG", ".", "getZeroExtendInReg", "(", "BitsFrom", ",", "DL", ",", "SmallVT", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BitsFrom", ")", ")", "{", "if", "(", "Signed", ")", "{", "return", "constantFoldBFE", "<", "int32_t", ">", "(", "DAG", ",", "CVal", "->", "getSExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "return", "constantFoldBFE", "<", "uint32_t", ">", "(", "DAG", ",", "CVal", "->", "getZExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "if", "(", "(", "OffsetVal", "+", "WidthVal", ")", ">=", "", ")", "{", "SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "OffsetVal", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "Signed", "?", "", ":", "", ",", "DL", ",", "", ",", "BitsFrom", ",", "ShiftVal", ")", ";", "}", "if", "(", "BitsFrom", ".", "hasOneUse", "(", ")", ")", "{", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "", ",", "OffsetVal", ",", "OffsetVal", "+", "WidthVal", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLO", ".", "ShrinkDemandedConstant", "(", "BitsFrom", ",", "Demanded", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "BitsFrom", ",", "Demanded", ",", "KnownZero", ",", "KnownOne", ",", "TLO", ")", ")", "{", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "return", "performStoreCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41690, "Length": 319, "Cover_Rate": 0.42704149933065594} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performMulCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Mul", ";", "if", "(", "Subtarget", "->", "hasMulU24", "(", ")", "&&", "isU24", "(", "N0", ",", "DAG", ")", "&&", "isU24", "(", "N1", ",", "DAG", ")", ")", "{", "N0", "=", "DAG", ".", "getZExtOrTrunc", "(", "N0", ",", "DL", ",", "", ")", ";", "N1", "=", "DAG", ".", "getZExtOrTrunc", "(", "N1", ",", "DL", ",", "", ")", ";", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", ",", "N1", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasMulI24", "(", ")", "&&", "isI24", "(", "N0", ",", "DAG", ")", "&&", "isI24", "(", "N1", ",", "DAG", ")", ")", "{", "N0", "=", "DAG", ".", "getSExtOrTrunc", "(", "N0", ",", "DL", ",", "", ")", ";", "N1", "=", "DAG", ".", "getSExtOrTrunc", "(", "N1", ",", "DL", ",", "", ")", ";", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", ",", "N1", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUISelLowering (2)", "Func": "performMulCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41691, "Length": 220, "Cover_Rate": 0.8627450980392157} {"Template_token": ["", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";"], "ground_truth": ["const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41692, "Length": 55, "Cover_Rate": 0.36423841059602646} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performShlCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", "||", "RHS", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";"], "ground_truth": ["const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41693, "Length": 122, "Cover_Rate": 0.8079470198675497} {"Template_token": ["", "EVT", "LoadVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "", ",", "", ",", "LoadVT", ",", "SL", ",", "LoadVal", "->", "getChain", "(", ")", ",", "LoadVal", "->", "getBasePtr", "(", ")", ",", "LoadVal", "->", "getOffset", "(", ")", ",", "LoadVT", ",", "LoadVal", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "CastLoad", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewLoad", ".", "getValue", "(", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "LoadVal", ",", "CastLoad", ",", "NewLoad", ".", "getValue", "(", "", ")", ",", "false", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "SN", "->", "getChain", "(", ")", ",", "SL", ",", "NewLoad", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getMemOperand", "(", ")", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41694, "Length": 124, "Cover_Rate": 0.4397163120567376} {"Template_token": ["", "virtual", "SDNode", "*", "PostISelFolding", "(", "MachineSDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "N", ";"], "File": "AMDGPUISelLowering (2)", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41695, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "virtual", "SDNode", "*", "PostISelFolding", "(", "MachineSDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "N", ";"], "File": "AMDGPUISelLowering (2)", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41696, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", ";", "case", "", ":", "{", "SDNode", "*", "Node", "=", "LowerLOAD", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "Node", ")", "return", ";", "Results", ".", "push_back", "(", "SDValue", "(", "Node", ",", "", ")", ")", ";", "Results", ".", "push_back", "(", "SDValue", "(", "Node", ",", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "Node", ",", "", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41697, "Length": 91, "Cover_Rate": 0.5617283950617284} {"Template_token": ["", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "EltVT", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "SrcValue", ".", "getWithOffset", "(", "i", "*", "MemEltSize", ")", ",", "MemEltVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "Load", "->", "getAlignment", "(", ")", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ".", "getValue", "(", "", ")", ")", ";", "Chains", ".", "push_back", "(", "NewLoad", ".", "getValue", "(", "", ")", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "LoadVT", ",", "Loads", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Chains", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "ScalarizeVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41698, "Length": 129, "Cover_Rate": 0.403125} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "unsigned", "EltSize", "=", "MemEltVT", ".", "getStoreSize", "(", ")", ";", "MachinePointerInfo", "SrcValue", "(", "Store", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Store", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", ",", "SL", ",", "", ")", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "i", "*", "MemEltVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "Store", "->", "getBasePtr", "(", ")", ",", "Offset", ")", ";", "SDValue", "NewStore", "=", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "SL", ",", "Val", ",", "Ptr", ",", "SrcValue", ".", "getWithOffset", "(", "i", "*", "EltSize", ")", ",", "MemEltVT", ",", "Store", "->", "isNonTemporal", "(", ")", ",", "Store", "->", "isVolatile", "(", ")", ",", "Store", "->", "getAlignment", "(", ")", ")", ";", "Chains", ".", "push_back", "(", "NewStore", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Chains", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "ScalarizeVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41699, "Length": 200, "Cover_Rate": 0.6825938566552902} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Store", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", ",", "SL", ",", "", ")", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "i", "*", "MemEltVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ";"], "ground_truth": ["SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "Store", "->", "getBasePtr", "(", ")", ",", "Offset", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "ScalarizeVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41700, "Length": 92, "Cover_Rate": 0.31399317406143346} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "N", ",", "", ",", "EVT", "NewVT", ")", "const", "{"], "ground_truth": ["unsigned", "NewSize", "=", "NewVT", ".", "getStoreSizeInBits", "(", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "shouldReduceLoadWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41701, "Length": 25, "Cover_Rate": 0.3968253968253968} {"Template_token": ["", "APInt", "Demanded", "=", "APInt", "::", "getLowBitsSet", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "true", ",", "true", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Op", ",", "Demanded", ",", "KnownZero", ",", "KnownOne", ",", "TLO", ")", ")", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "simplifyI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41704, "Length": 58, "Cover_Rate": 0.58} {"Template_token": ["", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "return", "ScalarizeVectorLoad", "(", "Op", ",", "DAG", ")", ";", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "EVT", "PtrVT", "=", "BasePtr", ".", "getValueType", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "BaseAlign", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Size", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "HiAlign", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LoLoad", ",", "HiLoad", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LoLoad", ".", "getValue", "(", "", ")", ",", "HiLoad", ".", "getValue", "(", "", ")", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41705, "Length": 368, "Cover_Rate": 0.9177057356608479} {"Template_token": ["", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "SDValue", "Chain", "=", "Store", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Val", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "EVT", "PtrVT", "=", "BasePtr", ".", "getValueType", "(", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["const", "MachinePointerInfo", "&", "SrcValue", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "SplitVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41706, "Length": 157, "Cover_Rate": 0.4577259475218659} {"Template_token": ["", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "return", "ScalarizeVectorStore", "(", "Op", ",", "DAG", ")", ";", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "SDValue", "Chain", "=", "Store", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Val", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "EVT", "PtrVT", "=", "BasePtr", ".", "getValueType", "(", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["const", "MachinePointerInfo", "&", "SrcValue", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "SplitVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41707, "Length": 175, "Cover_Rate": 0.5102040816326531} {"Template_token": ["", "bool", "TargetLowering", "::", "storeOfVectorConstantIsCheap", "(", "EVT", "MemVT", ",", "unsigned", "NumElem", ",", "unsigned", "AS", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "storeOfVectorConstantIsCheap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41708, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "SDNode", "::", "use_iterator", "I", "=", "LoadVal", "->", "use_begin", "(", ")", ";", "!", "I", ".", "atEnd", "(", ")", ";", "++", "I", ")", "{"], "ground_truth": ["if", "(", "!", "", "(", "*", "I", ")", ")", "return", "false", ";"], "File": "AMDGPUISelLowering (2)", "Func": "usesAllNormalStores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41709, "Length": 36, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "bool", "mayIgnoreSignedZero", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", "return", "true", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "BO", "=", "dyn_cast", "<", "BinaryWithFlagsSDNode", ">", "(", "Op", ")", ")", "return", "BO", "->", "Flags", ".", "hasNoSignedZeros", "(", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "mayIgnoreSignedZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41710, "Length": 45, "Cover_Rate": 0.9183673469387755} {"Template_token": ["", "if", "(", "const", "auto", "*", "BO", "=", "dyn_cast", "<", "BinaryWithFlagsSDNode", ">", "(", "Op", ")", ")", "return", "BO", "->", "Flags", ".", "hasNoSignedZeros", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering100", "Func": "mayIgnoreSignedZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41711, "Length": 27, "Cover_Rate": 0.5510204081632653} {"Template_token": ["", "case", "", ":", "{", "return", "allocateCCRegs", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ",", "&", "", ",", "", ")", ";", "}", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering101", "Func": "allocateSGPRTuple", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41712, "Length": 31, "Cover_Rate": 0.31958762886597936} {"Template_token": ["", "}", "break", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CMask", ")", "return", ";", "KnownBits", "LHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "unsigned", "Sel", "=", "CMask", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "I", "+=", "", ")", "{", "unsigned", "SelBits", "=", "Sel", "&", "", ";", "if", "(", "SelBits", "<", "", ")", "{", "SelBits", "*=", "", ";", "Known", ".", "One", "|=", "(", "(", "RHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "Known", ".", "Zero", "|=", "(", "(", "RHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "<", "", ")", "{", "SelBits", "=", "(", "SelBits", "&", "", ")", "*", "", ";", "Known", ".", "One", "|=", "(", "(", "LHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "Known", ".", "Zero", "|=", "(", "(", "LHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "==", "", ")", "{", "Known", ".", "Zero", "|=", "", "<<", "I", ";", "}", "else", "if", "(", "SelBits", ">", "", ")", "{", "Known", ".", "One", "|=", "", "<<", "I", ";", "}", "Sel", ">>=", "", ";", "}", "break", ";", "}", "case", "", ":", "{", "Known", ".", "Zero", ".", "setHighBits", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "Known", ".", "Zero", ".", "setHighBits", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IID", ")", "{", "case", "", ":", "case", "", ":", "{", "const", "GCNSubtarget", "&", "ST", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "Size", "=", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "Known", ".", "Zero", ".", "setHighBits", "(", "Size", "-", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelLowering101", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41713, "Length": 386, "Cover_Rate": 0.4288888888888889} {"Template_token": ["", "NODE_NAME_CASE", "(", "INIT_EXEC", ")", "NODE_NAME_CASE", "(", "INIT_EXEC_FROM_INPUT", ")", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "INTERP_P1LL_F16", ")", "NODE_NAME_CASE", "(", "INTERP_P1LV_F16", ")", "NODE_NAME_CASE", "(", "INTERP_P2_F16", ")", "NODE_NAME_CASE", "(", "LOAD_D16_HI", ")", "NODE_NAME_CASE", "(", "LOAD_D16_LO", ")", "NODE_NAME_CASE", "(", "LOAD_D16_HI_I8", ")", "NODE_NAME_CASE", "(", "LOAD_D16_HI_U8", ")", "NODE_NAME_CASE", "(", "LOAD_D16_LO_I8", ")", "NODE_NAME_CASE", "(", "LOAD_D16_LO_U8", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "TBUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "TBUFFER_LOAD_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "DS_ORDERED_COUNT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "ATOMIC_LOAD_FMIN", ")", "NODE_NAME_CASE", "(", "ATOMIC_LOAD_FMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_UBYTE", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_USHORT", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_BYTE", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_SHORT", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "SBUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_BYTE", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_SHORT", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SWAP", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_ADD", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SUB", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SMIN", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_UMIN", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_UMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_AND", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_OR", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_XOR", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_CMPSWAP", ")", "case", "", ":", "break", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUISelLowering101", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41715, "Length": 217, "Cover_Rate": 0.3401253918495298} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "int64_t", "OffsetVal", "=", "", ";", "if", "(", "ST", ".", "hasFlatInstOffsets", "(", ")", "&&", "(", "!", "ST", ".", "hasFlatSegmentOffsetBug", "(", ")", "||", "findMemSDNode", "(", "N", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "FLAT_ADDRESS", ")", "&&", "DAG", ".", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "", ")", ";", "int64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "if", "(", "(", "IsSigned", "&&", "isInt", "<", "", ">", "(", "COffsetVal", ")", ")", "||", "(", "!", "IsSigned", "&&", "isUInt", "<", "", ">", "(", "COffsetVal", ")", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "else", "{", "if", "(", "(", "IsSigned", "&&", "isInt", "<", "", ">", "(", "COffsetVal", ")", ")", "||", "(", "!", "IsSigned", "&&", "isUInt", "<", "", ">", "(", "COffsetVal", ")", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "}", "VAddr", "=", "Addr", ";", "Offset", "=", "DAG", ".", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "", ")", ";"], "ground_truth": ["SLC", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ";"], "File": "AMDGPUISelLowering101", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41717, "Length": 222, "Cover_Rate": 0.844106463878327} {"Template_token": ["", "MachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunction", ">", "(", ")", ";", "uint64_t", "Offset", "=", "MFI", "->", "allocateKernArg", "(", "ValVT", ".", "getStoreSize", "(", ")", ",", "ArgFlags", ".", "getOrigAlign", "(", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering102", "Func": "allocateKernArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41718, "Length": 57, "Cover_Rate": 0.6} {"Template_token": ["", "uint64_t", "Offset", "=", "MFI", "->", "allocateKernArg", "(", "ValVT", ".", "getStoreSize", "(", ")", ",", "ArgFlags", ".", "getOrigAlign", "(", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering102", "Func": "allocateKernArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41719, "Length": 43, "Cover_Rate": 0.45263157894736844} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "{", "ConstantSDNode", "*", "CWidth", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CWidth", ")", "return", ";", "unsigned", "BitWidth", "=", "", ";", "uint32_t", "Width", "=", "CWidth", "->", "getZExtValue", "(", ")", "&", "", ";"], "ground_truth": ["if", "(", "Opc", "==", "", ")", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "Width", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41723, "Length": 67, "Cover_Rate": 0.39880952380952384} {"Template_token": ["", "if", "(", "VT", "!=", "", ")", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ")", ";", "SDValue", "FFBH", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ")", ";", "if", "(", "VT", "!=", "", ")", "FFBH", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "FFBH", ")", ";", "return", "FFBH", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering102", "Func": "getFFBH_U32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41724, "Length": 62, "Cover_Rate": 0.45255474452554745} {"Template_token": ["", "static", "SDValue", "getFFBH_U32", "(", "const", "TargetLowering", "&", "TLI", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ",", "SDValue", "Op", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "LegalVT", "=", "TLI", ".", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";"], "ground_truth": ["if", "(", "LegalVT", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "getFFBH_U32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41725, "Length": 59, "Cover_Rate": 0.4306569343065693} {"Template_token": ["", "uint64_t", "ArgOffset", "=", "MFI", "->", "getABIArgOffset", "(", ")", ";", "switch", "(", "Param", ")", "{", "case", "GRID_DIM", ":", "return", "ArgOffset", ";", "case", "GRID_OFFSET", ":", "return", "ArgOffset", "+", "", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering102", "Func": "getImplicitParameterOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41726, "Length": 35, "Cover_Rate": 0.6862745098039216} {"Template_token": ["", "return", "ArgOffset", ";", "case", "GRID_OFFSET", ":", "return", "ArgOffset", "+", "", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering102", "Func": "getImplicitParameterOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41727, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "RETURN", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "case", "", ":", "break", ";"], "ground_truth": ["NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "case", "", ":", "break", ";"], "File": "AMDGPUISelLowering102", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41728, "Length": 307, "Cover_Rate": 0.8647887323943662} {"Template_token": ["", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "RETURN", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "case", "", ":", "break", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUISelLowering102", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41729, "Length": 306, "Cover_Rate": 0.8619718309859155} {"Template_token": ["", "else", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "DiagnosticInfoUnsupported", "NoCalls", "(", "Fn", ",", "", "+", "FuncName", ",", "CLI", ".", "DL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoCalls", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ",", "E", "=", "CLI", ".", "Ins", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "InVals", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "CLI", ".", "Ins", "[", "I", "]", ".", "VT", ")", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41730, "Length": 100, "Cover_Rate": 0.5376344086021505} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "StringRef", "FuncName", "(", "", ")", ";", "if", "(", "const", "ExternalSymbolSDNode", "*", "G", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getSymbol", "(", ")", ";", "else", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "DiagnosticInfoUnsupported", "NoCalls", "(", "Fn", ",", "", "+", "FuncName", ",", "CLI", ".", "DL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoCalls", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ",", "E", "=", "CLI", ".", "Ins", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "InVals", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "CLI", ".", "Ins", "[", "I", "]", ".", "VT", ")", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41731, "Length": 153, "Cover_Rate": 0.8225806451612904} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Args", ";"], "ground_truth": ["for", "(", "const", "SDUse", "&", "U", ":", "Op", "->", "ops", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "U", ".", "get", "(", ")", ",", "Args", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerCONCAT_VECTORS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41732, "Length": 34, "Cover_Rate": 0.5} {"Template_token": ["", "for", "(", "const", "SDUse", "&", "U", ":", "Op", "->", "ops", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "U", ".", "get", "(", ")", ",", "Args", ")", ";"], "ground_truth": ["return", "DAG", ".", "getBuildVector", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Args", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerCONCAT_VECTORS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41733, "Length": 45, "Cover_Rate": 0.6617647058823529} {"Template_token": ["", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "SDValue", "Hi0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Hi", ",", "Zero", ",", "", ")", ";", "SDValue", "CtlzLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ")", ";", "SDValue", "CtlzHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ")", ";", "const", "SDValue", "Bits32", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "CtlzLo", ",", "Bits32", ")", ";", "SDValue", "NewCtlz", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi0", ",", "Add", ",", "CtlzHi", ")", ";", "if", "(", "!", "ZeroUndef", ")", "{", "SDValue", "Lo0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Lo", ",", "Zero", ",", "", ")", ";"], "ground_truth": ["SDValue", "SrcIsZero", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SetCCVT", ",", "Lo0", ",", "Hi0", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerCTLZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41734, "Length": 166, "Cover_Rate": 0.3905882352941176} {"Template_token": ["", "SDValue", "jq", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "IntVT", ")", ";", "if", "(", "Sign", ")", "{", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "jq", ",", "DAG", ".", "getConstant", "(", "BitSize", "-", "", ",", "DL", ",", "VT", ")", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "jq", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "}", "SDValue", "ia", "=", "LHS", ";", "SDValue", "ib", "=", "RHS", ";", "SDValue", "fa", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ia", ")", ";", "SDValue", "fb", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ib", ")", ";", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";", "fr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fr", ")", ";"], "ground_truth": ["fb", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41735, "Length": 259, "Cover_Rate": 0.3562585969738652} {"Template_token": ["", "fb", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "cv", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCVT", ",", "fr", ",", "fb", ",", "", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "cv", ",", "jq", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "iq", ",", "jq", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "RHS", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "Rem", ")", ";", "if", "(", "Sign", ")", "{", "SDValue", "InRegSize", "=", "DAG", ".", "getValueType", "(", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DivBits", ")", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "InRegSize", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Rem", ",", "InRegSize", ")", ";", "}", "else", "{", "SDValue", "TruncMask", "=", "DAG", ".", "getConstant", "(", "(", "UINT64_C", "(", "", ")", "<<", "DivBits", ")", "-", "", ",", "DL", ",", "VT", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "TruncMask", ")", ";"], "ground_truth": ["Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Rem", ",", "TruncMask", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41736, "Length": 256, "Cover_Rate": 0.35213204951856947} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerDYNAMIC_STACKALLOC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "NoDynamicAlloca", "(", "Fn", ",", "", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoDynamicAlloca", ")", ";", "auto", "Ops", "=", "{", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering102", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41737, "Length": 100, "Cover_Rate": 1.0} {"Template_token": ["", "return", "DAG", ".", "getConstant", "(", "Offset", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "}", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadInit", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41738, "Length": 65, "Cover_Rate": 0.37572254335260113} {"Template_token": ["", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "return", "Op", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering102", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41739, "Length": 119, "Cover_Rate": 0.6574585635359116} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "dump", "(", "&", "DAG", ")", ";", "llvm_unreachable", "(", "", "", ")", ";", "break", ";", "case", "", ":", "return", "LowerGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_NT", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41740, "Length": 228, "Cover_Rate": 0.7651006711409396} {"Template_token": ["", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "DestVT", "==", "", ")", "return", "LowerINT_TO_FP32", "(", "Op", ",", "DAG", ",", "true", ")", ";", "assert", "(", "DestVT", "==", "", ")", ";", "return", "LowerINT_TO_FP64", "(", "Op", ",", "DAG", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering102", "Func": "LowerSINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41741, "Length": 61, "Cover_Rate": 0.7530864197530864} {"Template_token": ["", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "DestVT", "==", "", ")", "return", "LowerINT_TO_FP32", "(", "Op", ",", "DAG", ",", "true", ")", ";"], "ground_truth": ["assert", "(", "DestVT", "==", "", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerSINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41742, "Length": 50, "Cover_Rate": 0.6172839506172839} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "halfBitWidth", ";", "++", "i", ")", "{", "const", "unsigned", "bitPos", "=", "halfBitWidth", "-", "i", "-", "", ";", "SDValue", "POS", "=", "DAG", ".", "getConstant", "(", "bitPos", ",", "DL", ",", "HalfVT", ")", ";", "SDValue", "HBit", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "LHS_Lo", ",", "POS", ")", ";", "HBit", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "HBit", ",", "one", ")", ";", "HBit", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "HBit", ")", ";", "REM", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "REM", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "REM", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "REM", ",", "HBit", ")", ";", "SDValue", "BIT", "=", "DAG", ".", "getConstant", "(", "", "<<", "bitPos", ",", "DL", ",", "HalfVT", ")", ";", "SDValue", "realBIT", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "REM", ",", "RHS", ",", "BIT", ",", "zero", ",", "", ")", ";", "DIV_Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "DIV_Lo", ",", "realBIT", ")", ";", "SDValue", "REM_sub", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "REM", ",", "RHS", ")", ";", "REM", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "REM", ",", "RHS", ",", "REM_sub", ",", "REM", ",", "", ")", ";", "}", "SDValue", "DIV", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "{", "DIV_Lo", ",", "DIV_Hi", "}", ")", ";"], "ground_truth": ["DIV", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DIV", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerUDIVREM64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41743, "Length": 256, "Cover_Rate": 0.3240506329113924} {"Template_token": ["", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerUINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41744, "Length": 27, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerUINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerUINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41745, "Length": 32, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Value", "=", "Store", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "Value", ".", "getValueType", "(", ")", ";", "EVT", "ElemVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Ptr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "EVT", "MemEltVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "MemEltBits", "=", "MemEltVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "MemNumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "PackedSize", "=", "MemVT", ".", "getStoreSizeInBits", "(", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "(", "", "<<", "MemEltBits", ")", "-", "", ",", "DL", ",", "", ")", ";", "assert", "(", "Value", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", ">=", "", ")", ";", "SDValue", "PackedValue", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MemNumElements", ";", "++", "i", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ElemVT", ",", "Value", ",", "DAG", ".", "getConstant", "(", "i", ",", "DL", ",", "", ")", ")", ";", "Elt", "=", "DAG", ".", "getZExtOrTrunc", "(", "Elt", ",", "DL", ",", "", ")", ";", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Elt", ",", "Mask", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getConstant", "(", "MemEltBits", "*", "i", ",", "DL", ",", "", ")", ";", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Elt", ",", "Shift", ")", ";", "if", "(", "i", "==", "", ")", "{", "PackedValue", "=", "Elt", ";", "}", "else", "{", "PackedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "PackedValue", ",", "Elt", ")", ";", "}", "}", "if", "(", "PackedSize", "<", "", ")", "{", "EVT", "PackedVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "PackedSize", ")", ";", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "PackedValue", ",", "Ptr", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ",", "PackedVT", ",", "Store", "->", "getAlignment", "(", ")", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "return", "DAG", ".", "getStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "PackedValue", ",", "Ptr", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ",", "Store", "->", "getAlignment", "(", ")", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering102", "Func": "MergeVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41746, "Length": 370, "Cover_Rate": 0.8078602620087336} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "split64BitValue", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "SDValue", "LoRHS", "=", "DAG", ".", "getConstant", "(", "Lo_32", "(", "Val", ")", ",", "SL", ",", "", ")", ";", "SDValue", "HiRHS", "=", "DAG", ".", "getConstant", "(", "Hi_32", "(", "Val", ")", ",", "SL", ",", "", ")", ";"], "ground_truth": ["SDValue", "LoAnd", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "LoRHS", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41747, "Length": 92, "Cover_Rate": 0.3250883392226148} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performCtlzCombine", "(", "const", "SDLoc", "&", "SL", ",", "SDValue", "Cond", ",", "SDValue", "LHS", ",", "SDValue", "RHS", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "ConstantSDNode", "*", "CmpRhs", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CmpRhs", "||", "!", "CmpRhs", "->", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "CmpLHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "if", "(", "CCOpcode", "==", "", "&&", "isCtlzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "&&", "RHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "LHS", ")", ")", "{", "return", "getFFBH_U32", "(", "*", "this", ",", "DAG", ",", "SL", ",", "CmpLHS", ")", ";", "}"], "ground_truth": ["if", "(", "CCOpcode", "==", "", "&&", "isCtlzOpc", "(", "LHS", ".", "getOpcode", "(", ")", ")", "&&", "LHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "RHS", ")", ")", "{"], "File": "AMDGPUISelLowering102", "Func": "performCtlzCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41748, "Length": 171, "Cover_Rate": 0.868020304568528} {"Template_token": ["", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "unsigned", "Align", "=", "LN", "->", "getAlignment", "(", ")", ";", "if", "(", "Align", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "LN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Align", ",", "&", "IsFast", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "NewVT", ",", "SL", ",", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewLoad", ")", ";"], "ground_truth": ["DCI", ".", "CombineTo", "(", "N", ",", "BC", ",", "NewLoad", ".", "getValue", "(", "", ")", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41749, "Length": 201, "Cover_Rate": 0.6655629139072847} {"Template_token": ["", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LN", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "LN", "->", "isVolatile", "(", ")", "||", "!", "", "(", "LN", ")", "||", "hasVolatileUser", "(", "LN", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "LN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "unsigned", "Align", "=", "LN", "->", "getAlignment", "(", ")", ";"], "ground_truth": ["if", "(", "Align", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{"], "File": "AMDGPUISelLowering102", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41750, "Length": 103, "Cover_Rate": 0.34105960264900664} {"Template_token": ["", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "LHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CC", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "True", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "False", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "MinMax", "=", "CombineFMinMaxLegacy", "(", "SDLoc", "(", "N", ")", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ",", "DCI", ")", ";", "return", "MinMax", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering102", "Func": "performSelectCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41751, "Length": 127, "Cover_Rate": 0.774390243902439} {"Template_token": ["", "SDValue", "RHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CC", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "True", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "False", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "MinMax", "=", "CombineFMinMaxLegacy", "(", "SDLoc", "(", "N", ")", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ",", "DCI", ")", ";", "return", "MinMax", ";", "}"], "ground_truth": ["return", "performCtlzCombine", "(", "SDLoc", "(", "N", ")", ",", "Cond", ",", "True", ",", "False", ",", "DCI", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "performSelectCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41752, "Length": 99, "Cover_Rate": 0.6036585365853658} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "RHSVal", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "ShiftAmt", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Zero", ",", "NewShift", "}", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41753, "Length": 105, "Cover_Rate": 0.4751131221719457} {"Template_token": ["", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Align", ",", "&", "IsFast", ")", ")", "return", "expandUnalignedStore", "(", "SN", ",", "DAG", ")", ";", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "Val", "=", "SN", "->", "getValue", "(", ")", ";", "bool", "OtherUses", "=", "!", "Val", ".", "hasOneUse", "(", ")", ";", "SDValue", "CastVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "Val", ")", ";", "if", "(", "OtherUses", ")", "{", "SDValue", "CastBack", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "CastVal", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Val", ",", "CastBack", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41754, "Length": 127, "Cover_Rate": 0.4409722222222222} {"Template_token": ["", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Size", ",", "SL", ",", "PtrVT", ")", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41755, "Length": 135, "Cover_Rate": 0.35064935064935066} {"Template_token": ["", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Val", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "EVT", "PtrVT", "=", "BasePtr", ".", "getValueType", "(", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "BaseAlign", "=", "Store", "->", "getAlignment", "(", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Lo", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["SDValue", "HiStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Hi", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "Size", ")", ",", "HiMemVT", ",", "HiAlign", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "SplitVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41756, "Length": 221, "Cover_Rate": 0.6519174041297935} {"Template_token": ["", "uint64_t", "Offset", "=", "MFI", "->", "allocateKernArg", "(", "LocVT", ".", "getStoreSize", "(", ")", ",", "ArgFlags", ".", "getOrigAlign", "(", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering103", "Func": "allocateKernArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41757, "Length": 43, "Cover_Rate": 0.45263157894736844} {"Template_token": ["", "MachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunction", ">", "(", ")", ";", "uint64_t", "Offset", "=", "MFI", "->", "allocateKernArg", "(", "LocVT", ".", "getStoreSize", "(", ")", ",", "ArgFlags", ".", "getOrigAlign", "(", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering103", "Func": "allocateKernArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41758, "Length": 56, "Cover_Rate": 0.5894736842105263} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "return", "allocateCCRegs", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ",", "&", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering103", "Func": "allocateSGPRTuple", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41759, "Length": 32, "Cover_Rate": 0.367816091954023} {"Template_token": ["", "unsigned", "NumMayIncreaseSize", "=", "", ";", "MVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";"], "ground_truth": ["for", "(", "const", "SDNode", "*", "U", ":", "N", "->", "uses", "(", ")", ")", "{"], "File": "AMDGPUISelLowering103", "Func": "allUsesHaveSourceMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41760, "Length": 37, "Cover_Rate": 0.4111111111111111} {"Template_token": ["", "}", "else", "{", "unsigned", "MemoryBits", "=", "In", ".", "ArgVT", ".", "getStoreSizeInBits", "(", ")", "/", "NumRegs", ";", "assert", "(", "In", ".", "ArgVT", ".", "getStoreSizeInBits", "(", ")", "%", "NumRegs", "==", "", ")", ";", "if", "(", "In", ".", "VT", ".", "isInteger", "(", ")", ")", "{", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "State", ".", "getContext", "(", ")", ",", "MemoryBits", ")", ";", "}", "else", "if", "(", "In", ".", "VT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "!", "In", ".", "VT", ".", "getScalarType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", ";", "unsigned", "NumElements", "=", "In", ".", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "MemoryBits", "%", "NumElements", "==", "", ")", ";", "EVT", "ScalarVT", "=", "EVT", "::", "getIntegerVT", "(", "State", ".", "getContext", "(", ")", ",", "MemoryBits", "/", "NumElements", ")", ";", "MemVT", "=", "EVT", "::", "getVectorVT", "(", "State", ".", "getContext", "(", ")", ",", "ScalarVT", ",", "NumElements", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "MemVT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "MemVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";", "if", "(", "MemVT", ".", "isExtended", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "MemVT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", ";"], "File": "AMDGPUISelLowering103", "Func": "analyzeFormalArgumentsCompute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41762, "Length": 201, "Cover_Rate": 0.37084870848708484} {"Template_token": ["", "CCAssignFn", "*", "CallLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{"], "ground_truth": ["return", "CC_", ";"], "File": "AMDGPUISelLowering103", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41763, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "unsigned", "BitWidth", "=", "KnownZero", ".", "getBitWidth", "(", ")", ";", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "BitWidth", ",", "", ")", ";", "APInt", "KnownZero2", ";", "APInt", "KnownOne2", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "ConstantSDNode", "*", "CWidth", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CWidth", ")", "return", ";", "uint32_t", "Width", "=", "CWidth", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "Opc", "==", "", ")", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "", ",", "", "-", "Width", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering103", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41764, "Length": 129, "Cover_Rate": 0.6172248803827751} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "LegalVT", "=", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "if", "(", "LegalVT", "!=", "", "&&", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "LegalVT", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ")", ";", "SDValue", "FFBH", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ")", ";", "if", "(", "VT", "!=", "", ")", "FFBH", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "FFBH", ")", ";", "return", "FFBH", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering103", "Func": "getFFBH_U32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41765, "Length": 109, "Cover_Rate": 0.7465753424657534} {"Template_token": ["", "if", "(", "LegalVT", "!=", "", "&&", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "LegalVT", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ")", ";", "SDValue", "FFBH", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ")", ";", "if", "(", "VT", "!=", "", ")", "FFBH", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "FFBH", ")", ";"], "ground_truth": ["return", "FFBH", ";"], "File": "AMDGPUISelLowering103", "Func": "getFFBH_U32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41766, "Length": 84, "Cover_Rate": 0.5753424657534246} {"Template_token": ["", "unsigned", "Alignment", "=", "Subtarget", "->", "getAlignmentForImplicitArgPtr", "(", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "MFI", "->", "getABIArgOffset", "(", ")", ",", "Alignment", ")", ";", "switch", "(", "Param", ")", "{", "case", "GRID_DIM", ":", "return", "ArgOffset", ";"], "ground_truth": ["case", "GRID_OFFSET", ":"], "File": "AMDGPUISelLowering103", "Func": "getImplicitParameterOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41767, "Length": 37, "Cover_Rate": 0.5692307692307692} {"Template_token": ["", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "case", "", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering103", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41768, "Length": 402, "Cover_Rate": 0.9262672811059908} {"Template_token": ["", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "case", "", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering103", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41769, "Length": 402, "Cover_Rate": 0.9262672811059908} {"Template_token": ["", "if", "(", "isa", "<", "MemSDNode", ">", "(", "N", ")", ")", "return", "false", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering103", "Func": "hasSourceMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41770, "Length": 46, "Cover_Rate": 0.5542168674698795} {"Template_token": ["", "return", "DAG", ".", "getConstant", "(", "Offset", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "}", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";"], "ground_truth": ["DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";"], "File": "AMDGPUISelLowering103", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41771, "Length": 54, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "assert", "(", "G", "->", "getOffset", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "!", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "unsigned", "Offset", "=", "MFI", "->", "allocateLDSGlobal", "(", "DL", ",", "*", "GV", ")", ";", "return", "DAG", ".", "getConstant", "(", "Offset", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "}", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadInit", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering103", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41772, "Length": 105, "Cover_Rate": 0.6140350877192983} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "print", "(", "errs", "(", ")", ",", "&", "DAG", ")", ";", "llvm_unreachable", "(", "", "", ")", ";", "break", ";", "case", "", ":", "return", "LowerGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNT_TO_FP", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering103", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41773, "Length": 199, "Cover_Rate": 0.6589403973509934} {"Template_token": ["", "ConstantFPSDNode", "*", "CSrc", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CSrc", ")", "return", "SDValue", "(", ")", ";", "const", "APFloat", "&", "F", "=", "CSrc", "->", "getValueAPF", "(", ")", ";", "APFloat", "Zero", "=", "APFloat", "::", "getZero", "(", "F", ".", "getSemantics", "(", ")", ")", ";", "APFloat", "::", "cmpResult", "Cmp0", "=", "F", ".", "compare", "(", "Zero", ")", ";", "if", "(", "Cmp0", "==", "APFloat", "::", "cmpLessThan", "||", "(", "Cmp0", "==", "APFloat", "::", "cmpUnordered", "&&", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", ")", "{", "return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "Zero", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering103", "Func": "performClampCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41774, "Length": 110, "Cover_Rate": 0.5851063829787234} {"Template_token": ["", "SDValue", "CmpLHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "if", "(", "CCOpcode", "==", "", "&&", "isCtlzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "&&", "RHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "LHS", ")", ")", "{", "return", "getFFBH_U32", "(", "DAG", ",", "CmpLHS", ",", "SL", ")", ";", "}"], "ground_truth": ["if", "(", "CCOpcode", "==", "", "&&", "isCtlzOpc", "(", "LHS", ".", "getOpcode", "(", ")", ")", "&&", "LHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "RHS", ")", ")", "{"], "File": "AMDGPUISelLowering103", "Func": "performCtlzCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41775, "Length": 81, "Cover_Rate": 0.42408376963350786} {"Template_token": ["", "Mul", "=", "getMul24", "(", "DAG", ",", "DL", ",", "N0", ",", "N1", ",", "Size", ",", "false", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasMulI24", "(", ")", "&&", "isI24", "(", "N0", ",", "DAG", ")", "&&", "isI24", "(", "N1", ",", "DAG", ")", ")", "{", "N0", "=", "DAG", ".", "getSExtOrTrunc", "(", "N0", ",", "DL", ",", "", ")", ";", "N1", "=", "DAG", ".", "getSExtOrTrunc", "(", "N1", ",", "DL", ",", "", ")", ";", "Mul", "=", "getMul24", "(", "DAG", ",", "DL", ",", "N0", ",", "N1", ",", "Size", ",", "true", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering103", "Func": "performMulCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41778, "Length": 94, "Cover_Rate": 0.3381294964028777} {"Template_token": ["", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Mul", ";", "if", "(", "Subtarget", "->", "hasMulU24", "(", ")", "&&", "isU24", "(", "N0", ",", "DAG", ")", "&&", "isU24", "(", "N1", ",", "DAG", ")", ")", "{", "N0", "=", "DAG", ".", "getZExtOrTrunc", "(", "N0", ",", "DL", ",", "", ")", ";", "N1", "=", "DAG", ".", "getZExtOrTrunc", "(", "N1", ",", "DL", ",", "", ")", ";", "Mul", "=", "getMul24", "(", "DAG", ",", "DL", ",", "N0", ",", "N1", ",", "Size", ",", "false", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasMulI24", "(", ")", "&&", "isI24", "(", "N0", ",", "DAG", ")", "&&", "isI24", "(", "N1", ",", "DAG", ")", ")", "{", "N0", "=", "DAG", ".", "getSExtOrTrunc", "(", "N0", ",", "DL", ",", "", ")", ";", "N1", "=", "DAG", ".", "getSExtOrTrunc", "(", "N1", ",", "DL", ",", "", ")", ";", "Mul", "=", "getMul24", "(", "DAG", ",", "DL", ",", "N0", ",", "N1", ",", "Size", ",", "true", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering103", "Func": "performMulCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41779, "Length": 172, "Cover_Rate": 0.6187050359712231} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "", "NewCC", "=", "getSetCCInverse", "(", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ",", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", ";", "SDValue", "NewCond", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "Cond", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "NewCC", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewCond", ",", "False", ",", "True", ")", ";", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFminFmaxLegacy", "(", ")", ")", "{", "SDValue", "MinMax", "=", "combineFMinMaxLegacy", "(", "SDLoc", "(", "N", ")", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ",", "DCI", ")", ";", "return", "MinMax", ";", "}", "}", "return", "performCtlzCombine", "(", "SDLoc", "(", "N", ")", ",", "Cond", ",", "True", ",", "False", ",", "DCI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering103", "Func": "performSelectCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41780, "Length": 136, "Cover_Rate": 0.4276729559748428} {"Template_token": ["", "static", "bool", "simplifyI24", "(", "SDNode", "*", "Node24", ",", "unsigned", "OpIdx", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op", "=", "Node24", "->", "getOperand", "(", "OpIdx", ")", ";"], "ground_truth": ["EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "File": "AMDGPUISelLowering103", "Func": "simplifyI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41781, "Length": 45, "Cover_Rate": 0.45} {"Template_token": ["", "uint64_t", "ArgOffset", "=", "alignTo", "(", "MFI", "->", "getExplicitKernArgSize", "(", ")", ",", "Alignment", ")", "+", "ExplicitArgOffset", ";", "switch", "(", "Param", ")", "{", "case", "GRID_DIM", ":", "return", "ArgOffset", ";", "case", "GRID_OFFSET", ":"], "ground_truth": ["return", "ArgOffset", "+", "", ";"], "File": "AMDGPUISelLowering105", "Func": "getImplicitParameterOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41782, "Length": 35, "Cover_Rate": 0.3017241379310345} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "KnownBits", "LHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "unsigned", "TrailZ", "=", "LHSKnown", ".", "countMinTrailingZeros", "(", ")", "+", "RHSKnown", ".", "countMinTrailingZeros", "(", ")", ";", "Known", ".", "Zero", ".", "setLowBits", "(", "std", "::", "min", "(", "TrailZ", ",", "", ")", ")", ";", "unsigned", "LHSValBits", "=", "", "-", "std", "::", "max", "(", "LHSKnown", ".", "countMinSignBits", "(", ")", ",", "", ")", ";", "unsigned", "RHSValBits", "=", "", "-", "std", "::", "max", "(", "RHSKnown", ".", "countMinSignBits", "(", ")", ",", "", ")", ";", "unsigned", "MaxValBits", "=", "std", "::", "min", "(", "LHSValBits", "+", "RHSValBits", ",", "", ")", ";", "if", "(", "MaxValBits", ">=", "", ")", "break", ";", "bool", "Negative", "=", "false", ";", "if", "(", "Opc", "==", "", ")", "{", "bool", "LHSNegative", "=", "!", "!", "(", "LHSKnown", ".", "One", "&", "(", "", "<<", "", ")", ")", ";", "bool", "LHSPositive", "=", "!", "!", "(", "LHSKnown", ".", "Zero", "&", "(", "", "<<", "", ")", ")", ";", "bool", "RHSNegative", "=", "!", "!", "(", "RHSKnown", ".", "One", "&", "(", "", "<<", "", ")", ")", ";", "bool", "RHSPositive", "=", "!", "!", "(", "RHSKnown", ".", "Zero", "&", "(", "", "<<", "", ")", ")", ";", "if", "(", "(", "!", "LHSNegative", "&&", "!", "LHSPositive", ")", "||", "(", "!", "RHSNegative", "&&", "!", "RHSPositive", ")", ")", "break", ";", "Negative", "=", "(", "LHSNegative", "&&", "RHSPositive", ")", "||", "(", "LHSPositive", "&&", "RHSNegative", ")", ";", "}", "if", "(", "Negative", ")", "Known", ".", "One", ".", "setHighBits", "(", "", "-", "MaxValBits", ")", ";", "else", "Known", ".", "Zero", ".", "setHighBits", "(", "", "-", "MaxValBits", ")", ";", "break", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CMask", ")", "return", ";", "KnownBits", "LHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "unsigned", "Sel", "=", "CMask", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "I", "+=", "", ")", "{", "unsigned", "SelBits", "=", "Sel", "&", "", ";", "if", "(", "SelBits", "<", "", ")", "{"], "ground_truth": ["SelBits", "*=", "", ";"], "File": "AMDGPUISelLowering106", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41785, "Length": 388, "Cover_Rate": 0.46522781774580335} {"Template_token": ["", "SDValue", "LHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "isConstantCostlierToNegate", "(", "RHS", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NegLHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ")", ";", "SDValue", "NegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "unsigned", "Opposite", "=", "inverseMinMax", "(", "Opc", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opposite", ",", "SL", ",", "VT", ",", "NegLHS", ",", "NegRHS", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "DAG", ".", "ReplaceAllUsesWith", "(", "N0", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Res", ")", ")", ";", "return", "Res", ";", "}", "case", "", ":", "{", "SDValue", "Ops", "[", "", "]", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "++", "I", ")", "Ops", "[", "I", "]", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "N0", "->", "getOperand", "(", "I", ")", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Ops", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "DAG", ".", "ReplaceAllUsesWith", "(", "N0", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Res", ")", ")", ";", "return", "Res", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "CvtSrc", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "CvtSrc", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "CvtSrc", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "CvtSrc", ".", "getValueType", "(", ")", ",", "CvtSrc", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "Neg", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "}", "case", "", ":", "{", "SDValue", "CvtSrc", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "CvtSrc", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "CvtSrc", ".", "getOperand", "(", "", ")", ",", "N0", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "CvtSrc", ".", "getValueType", "(", ")", ",", "CvtSrc", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Neg", ",", "N0", ".", "getOperand", "(", "", ")", ")", ";", "}"], "ground_truth": ["case", "", ":", "{"], "File": "AMDGPUISelLowering106", "Func": "performFNegCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41789, "Length": 476, "Cover_Rate": 0.36643571978444955} {"Template_token": ["", "unsigned", "Size", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "Known", ".", "isConstant", "(", ")", "&&", "Known", ".", "getConstant", "(", ")", ".", "ule", "(", "Size", ")", ")", "||", "(", "Known", ".", "getBitWidth", "(", ")", "-", "Known", ".", "countMinLeadingZeros", "(", ")", "<=", "Log2_32", "(", "Size", ")", ")", ")", "{", "EVT", "MidVT", "=", "VT", ".", "isVector", "(", ")", "?", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ":", "", ";", "EVT", "NewShiftVT", "=", "getShiftAmountTy", "(", "MidVT", ",", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "MidVT", ",", "Src", ".", "getOperand", "(", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Trunc", ".", "getNode", "(", ")", ")", ";", "if", "(", "Amt", ".", "getValueType", "(", ")", "!=", "NewShiftVT", ")", "{", "Amt", "=", "DAG", ".", "getZExtOrTrunc", "(", "Amt", ",", "SL", ",", "NewShiftVT", ")", ";", "DCI", ".", "AddToWorklist", "(", "Amt", ".", "getNode", "(", ")", ")", ";", "}", "SDValue", "ShrunkShift", "=", "DAG", ".", "getNode", "(", "Src", ".", "getOpcode", "(", ")", ",", "SL", ",", "MidVT", ",", "Trunc", ",", "Amt", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "ShrunkShift", ")", ";", "}", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering106", "Func": "performTruncateCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41790, "Length": 207, "Cover_Rate": 0.32701421800947866} {"Template_token": ["", "TargetLowering", "::", "AtomicExpansionKind", "TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "RMW", ")", "const", "{", "if", "(", "RMW", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "Nand", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";"], "ground_truth": ["return", "AtomicExpansionKind", "::", "None", ";"], "File": "AMDGPUISelLowering106", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41791, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "case", "", ":", "return", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "APFloat", "::", "IEEEhalf", "(", ")", ",", "", ")", ",", "SL", ",", "VT", ")", ";", "case", "", ":", "return", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "", ")", ",", "SL", ",", "VT", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelLowering10", "Func": "getLog2EVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41793, "Length": 69, "Cover_Rate": 0.6272727272727273} {"Template_token": ["", "case", "", ":", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "case", "", ":", "return", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "APFloat", "::", "IEEEhalf", "(", ")", ",", "", ")", ",", "SL", ",", "VT", ")", ";", "case", "", ":", "return", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "", ")", ",", "SL", ",", "VT", ")", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUISelLowering10", "Func": "getLog2EVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41794, "Length": 65, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "unsigned", "IntrID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrID", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "break", ";", "case", "", ":", "{"], "ground_truth": ["const", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";"], "File": "AMDGPUISelLowering10", "Func": "isSDNodeAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41796, "Length": 60, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Src", ",", "K", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Mul", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "File": "AMDGPUISelLowering10", "Func": "lowerFEXP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41797, "Length": 44, "Cover_Rate": 0.43564356435643564} {"Template_token": ["", "case", "", ":", "return", "LowerGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "", "/", "_LOG2E_F", ")", ";", "case", "", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "_LN2_F", "/", "_LN10_F", ")", ";", "case", "", ":", "return", "lowerFEXP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_NT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering10", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41798, "Length": 234, "Cover_Rate": 0.6518105849582173} {"Template_token": ["", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering10", "Func": "mergeStoresAfterLegalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41799, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "mergeStoresAfterLegalization", "(", "EVT", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering10", "Func": "mergeStoresAfterLegalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41800, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "uint64_t", "CVal", "=", "Val", ".", "getZExtValue", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getConstant", "(", "Lo_32", "(", "CVal", ")", ",", "SL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Hi_32", "(", "CVal", ")", ",", "SL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "DestVT", ",", "Vec", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performShlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSrlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSraCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "return", "performTruncateCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulhsCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulhuCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SDValue", "V", "=", "simplifyI24", "(", "N", ",", "DCI", ")", ")", "return", "V", ";", "return", "SDValue", "(", ")", ";", "}", "case", "", ":", "case", "", ":", "return", "performMulLoHi24Combine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFNegCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFAbsCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "{", "assert", "(", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "&&", "", ")", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "WidthVal", "==", "", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "OffsetVal", "==", "", ")", "{"], "ground_truth": ["unsigned", "SignBits", "=", "Signed", "?", "(", "", "-", "WidthVal", "+", "", ")", ":", "(", "", "-", "WidthVal", ")", ";"], "File": "AMDGPUISelLowering10", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41801, "Length": 428, "Cover_Rate": 0.34267413931144913} {"Template_token": ["", "static", "SDValue", "simplifyI24", "(", "SDNode", "*", "Node24", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "LHS", "=", "Node24", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Node24", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["APInt", "Demanded", "=", "APInt", "::", "getLowBitsSet", "(", "LHS", ".", "getValueSizeInBits", "(", ")", ",", "", ")", ";"], "File": "AMDGPUISelLowering10", "Func": "simplifyI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41803, "Length": 59, "Cover_Rate": 0.3224043715846995} {"Template_token": ["", "bool", "TargetLowering", "::", "isConstantUnsignedBitfieldExtactLegal", "(", "unsigned", "Opc", ",", "LLT", "Ty1", ",", "LLT", "Ty2", ")", "const", "{", "return", "Ty1", "==", "Ty2", "&&", "(", "Ty1", "==", "LLT", "::", "scalar", "(", "", ")", "||", "Ty1", "==", "LLT", "::", "scalar", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering111", "Func": "isConstantUnsignedBitfieldExtactLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41810, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "(", "(", "SrcVT", "==", "", "&&", "VT", "==", "", ")", "||", "(", "SrcVT", "==", "", "&&", "VT", "==", "", ")", ")", "&&", "Start", "!=", "", ")", "return", "Op", ";"], "File": "AMDGPUISelLowering111", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41811, "Length": 54, "Cover_Rate": 0.3698630136986301} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "CastedElts", ";", "SDLoc", "SL", "(", "N", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDValue", "Elt", "=", "Src", ".", "getOperand", "(", "I", ")", ";", "CastedElts", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DestEltVT", ",", "Elt", ")", ")", ";", "}", "return", "DAG", ".", "getBuildVector", "(", "DestVT", ",", "SL", ",", "CastedElts", ")", ";", "}", "}", "}", "if", "(", "DestVT", ".", "getSizeInBits", "(", ")", "!=", "", "||", "!", "DestVT", ".", "isVector", "(", ")", ")", "break", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "uint64_t", "CVal", "=", "C", "->", "getZExtValue", "(", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getConstant", "(", "Lo_32", "(", "CVal", ")", ",", "SL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Hi_32", "(", "CVal", ")", ",", "SL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "DestVT", ",", "BV", ")", ";", "}", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Src", ")", ")", "{", "const", "APInt", "&", "Val", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "uint64_t", "CVal", "=", "Val", ".", "getZExtValue", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getConstant", "(", "Lo_32", "(", "CVal", ")", ",", "SL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Hi_32", "(", "CVal", ")", ",", "SL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "DestVT", ",", "Vec", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performShlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSrlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSraCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "return", "performTruncateCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulhsCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulhuCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "simplifyMul24", "(", "N", ",", "DCI", ")", ";"], "File": "AMDGPUISelLowering111", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41812, "Length": 441, "Cover_Rate": 0.3626644736842105} {"Template_token": ["", "unsigned", "AS", "=", "LN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Alignment", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "scalarizeVectorLoad", "(", "LN", ",", "DAG", ")", ";", "else", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", "N", ")", ")", ";", "}"], "ground_truth": ["if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering111", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41813, "Length": 118, "Cover_Rate": 0.3430232558139535} {"Template_token": ["", "unsigned", "ShiftAmt", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "auto", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "Mask", "->", "getAPIntValue", "(", ")", ".", "isShiftedMask", "(", ")", "&&", "Mask", "->", "getAPIntValue", "(", ")", ".", "countTrailingZeros", "(", ")", "==", "ShiftAmt", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ")", ";", "}", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShiftAmt", "<", "", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";"], "File": "AMDGPUISelLowering111", "Func": "performSrlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41814, "Length": 180, "Cover_Rate": 0.5247813411078717} {"Template_token": ["", "StoreSDNode", "*", "SN", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "SN", "->", "isSimple", "(", ")", "||", "!", "", "(", "SN", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "SN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "Align", "Alignment", "=", "SN", "->", "getAlign", "(", ")", ";", "if", "(", "Alignment", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "SN", "->", "getAddressSpace", "(", ")", ";"], "ground_truth": ["if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Alignment", ",", "SN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{"], "File": "AMDGPUISelLowering111", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41815, "Length": 123, "Cover_Rate": 0.38801261829652994} {"Template_token": ["", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "Val", "=", "SN", "->", "getValue", "(", ")", ";", "bool", "OtherUses", "=", "!", "Val", ".", "hasOneUse", "(", ")", ";", "SDValue", "CastVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "Val", ")", ";", "if", "(", "OtherUses", ")", "{", "SDValue", "CastBack", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "CastVal", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Val", ",", "CastBack", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "SN", "->", "getChain", "(", ")", ",", "SL", ",", "CastVal", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getMemOperand", "(", ")", ")", ";"], "File": "AMDGPUISelLowering111", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41816, "Length": 134, "Cover_Rate": 0.4227129337539432} {"Template_token": ["", "CCAssignFn", "*", "CallLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "_KERNEL", ":"], "ground_truth": ["case", "CallingConv", "::", "SPIR_KERNEL", ":"], "File": "AMDGPUISelLowering112", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41818, "Length": 30, "Cover_Rate": 0.3614457831325301} {"Template_token": ["", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "CC__Kernel", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_HS", ":", "return", "RetCC__Shader", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "RetCC__Func", ";", "default", ":"], "ground_truth": ["report_fatal_error", "(", "", ")", ";"], "File": "AMDGPUISelLowering112", "Func": "CCAssignFnForReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41819, "Length": 66, "Cover_Rate": 0.7951807228915663} {"Template_token": ["", "Known", ".", "Zero", "=", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "ConstantSDNode", "*", "CWidth", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CWidth", ")", "return", ";", "uint32_t", "Width", "=", "CWidth", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "Opc", "==", "", ")", "Known", ".", "Zero", "=", "APInt", "::", "getHighBitsSet", "(", "", ",", "", "-", "Width", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "Known", ".", "Zero", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelLowering112", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41820, "Length": 117, "Cover_Rate": 0.6030927835051546} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "Known", ".", "Zero", "=", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "ConstantSDNode", "*", "CWidth", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CWidth", ")", "return", ";", "uint32_t", "Width", "=", "CWidth", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "Opc", "==", "", ")", "Known", ".", "Zero", "=", "APInt", "::", "getHighBitsSet", "(", "", ",", "", "-", "Width", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "Known", ".", "Zero", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUISelLowering112", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41821, "Length": 125, "Cover_Rate": 0.6443298969072165} {"Template_token": ["", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "TRAP", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "", ":", "break", ";"], "ground_truth": ["NODE_NAME_CASE", "(", "INIT_EXEC", ")", "NODE_NAME_CASE", "(", "INIT_EXEC_FROM_INPUT", ")", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT_X3", ")", "NODE_NAME_CASE", "(", "TBUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "case", "", ":", "break", ";"], "File": "AMDGPUISelLowering112", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41822, "Length": 421, "Cover_Rate": 0.9273127753303965} {"Template_token": ["", "SDValue", "N0", "=", "Op", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Op", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N0", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "{", "KnownBits", "LHSKnown", ",", "RHSKnown", ";", "DAG", ".", "computeKnownBits", "(", "N0", ",", "LHSKnown", ")", ";", "if", "(", "LHSKnown", ".", "Zero", ".", "getBoolValue", "(", ")", ")", "{", "DAG", ".", "computeKnownBits", "(", "N1", ",", "RHSKnown", ")", ";", "if", "(", "!", "(", "~", "RHSKnown", ".", "Zero", "&", "~", "LHSKnown", ".", "Zero", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering112", "Func": "isOrEquivalentToAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41823, "Length": 102, "Cover_Rate": 0.7906976744186046} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", ",", "Known", ")", ";", "return", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "Known", ".", "countMinLeadingZeros", "(", ")", ")", "<=", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering112", "Func": "isU24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41824, "Length": 36, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "static", "bool", "isU24", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "KnownBits", "Known", ";"], "ground_truth": ["EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "File": "AMDGPUISelLowering112", "Func": "isU24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41825, "Length": 24, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "uint64_t", "CVal", "=", "C", "->", "getZExtValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "DestVT", ",", "DAG", ".", "getConstant", "(", "Lo_32", "(", "CVal", ")", ",", "SL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Hi_32", "(", "CVal", ")", ",", "SL", ",", "", ")", ")", ";", "}", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Src", ")", ")", "{", "const", "APInt", "&", "Val", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "uint64_t", "CVal", "=", "Val", ".", "getZExtValue", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getConstant", "(", "Lo_32", "(", "CVal", ")", ",", "SL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Hi_32", "(", "CVal", ")", ",", "SL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "DestVT", ",", "Vec", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performShlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSrlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSraCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "return", "performMulCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulhsCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulhuCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "simplifyI24", "(", "N", ",", "", ",", "DCI", ")", "||", "simplifyI24", "(", "N", ",", "", ",", "DCI", ")", ";", "return", "SDValue", "(", ")", ";", "}", "case", "", ":", "case", "", ":", "return", "performMulLoHi24Combine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFNegCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFAbsCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "{", "assert", "(", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "&&", "", ")", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "WidthVal", "==", "", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Offset", ")", "break", ";"], "File": "AMDGPUISelLowering112", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41826, "Length": 454, "Cover_Rate": 0.352211016291699} {"Template_token": ["", "DAG", ".", "computeKnownBits", "(", "X", ",", "Known", ")", ";", "unsigned", "LZ", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "LZ", "<", "RHSVal", ")", "break", ";", "EVT", "XVT", "=", "X", ".", "getValueType", "(", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "XVT", ",", "X", ",", "SDValue", "(", "RHS", ",", "", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Shl", ",", "SL", ",", "VT", ")", ";", "}", "case", "", ":", "if", "(", "!", "isOrEquivalentToAdd", "(", "DAG", ",", "LHS", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "{", "if", "(", "ConstantSDNode", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ")", "{", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "SDValue", "(", "RHS", ",", "", ")", ")", ";", "SDValue", "C2V", "=", "DAG", ".", "getConstant", "(", "C2", "->", "getAPIntValue", "(", ")", "<<", "RHSVal", ",", "SDLoc", "(", "C2", ")", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "LHS", "->", "getOpcode", "(", ")", ",", "SL", ",", "VT", ",", "Shl", ",", "C2V", ")", ";", "}", "break", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RHSVal", "<", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "RHSVal", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "ShiftAmt", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";"], "ground_truth": ["SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Zero", ",", "NewShift", "}", ")", ";"], "File": "AMDGPUISelLowering112", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41827, "Length": 293, "Cover_Rate": 0.6091476091476091} {"Template_token": ["", "EVT", "XVT", "=", "X", ".", "getValueType", "(", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "XVT", ",", "X", ",", "SDValue", "(", "RHS", ",", "", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Shl", ",", "SL", ",", "VT", ")", ";", "}", "case", "", ":", "if", "(", "!", "isOrEquivalentToAdd", "(", "DAG", ",", "LHS", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "{", "if", "(", "ConstantSDNode", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ")", "{", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "SDValue", "(", "RHS", ",", "", ")", ")", ";", "SDValue", "C2V", "=", "DAG", ".", "getConstant", "(", "C2", "->", "getAPIntValue", "(", ")", "<<", "RHSVal", ",", "SDLoc", "(", "C2", ")", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "LHS", "->", "getOpcode", "(", ")", ",", "SL", ",", "VT", ",", "Shl", ",", "C2V", ")", ";", "}", "break", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RHSVal", "<", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "RHSVal", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "ShiftAmt", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";"], "ground_truth": ["SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Zero", ",", "NewShift", "}", ")", ";"], "File": "AMDGPUISelLowering112", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41828, "Length": 267, "Cover_Rate": 0.5550935550935551} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "return", "SNaN", ";", "case", "", ":", "case", "", ":", "{", "return", "SNaN", ";", "}", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "return", "true", ";", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "return", "SNaN", ";", "default", ":", "return", "false", ";", "}", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering114", "Func": "isKnownNeverNaNForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41831, "Length": 245, "Cover_Rate": 0.4803921568627451} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "EVT", "WideVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";"], "ground_truth": ["EVT", "WideMemVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";"], "File": "AMDGPUISelLowering114", "Func": "WidenVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41834, "Length": 114, "Cover_Rate": 0.5089285714285714} {"Template_token": ["", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "EVT", "WideVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";"], "ground_truth": ["EVT", "WideMemVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";"], "File": "AMDGPUISelLowering114", "Func": "WidenVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41835, "Length": 105, "Cover_Rate": 0.46875} {"Template_token": ["", "if", "(", "!", "CMask", ")", "return", ";", "KnownBits", "LHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "unsigned", "Sel", "=", "CMask", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "I", "+=", "", ")", "{", "unsigned", "SelBits", "=", "Sel", "&", "", ";", "if", "(", "SelBits", "<", "", ")", "{", "SelBits", "*=", "", ";", "Known", ".", "One", "|=", "(", "(", "RHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "Known", ".", "Zero", "|=", "(", "(", "RHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "<", "", ")", "{", "SelBits", "=", "(", "SelBits", "&", "", ")", "*", "", ";", "Known", ".", "One", "|=", "(", "(", "LHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "Known", ".", "Zero", "|=", "(", "(", "LHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "==", "", ")", "{", "Known", ".", "Zero", "|=", "", "<<", "I", ";", "}", "else", "if", "(", "SelBits", ">", "", ")", "{", "Known", ".", "One", "|=", "", "<<", "I", ";", "}", "Sel", ">>=", "", ";", "}", "break", ";", "}", "case", "", ":", "{", "Known", ".", "Zero", ".", "setHighBits", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "Known", ".", "Zero", ".", "setHighBits", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "auto", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", ";", "unsigned", "Align", "=", "GA", "->", "getGlobal", "(", ")", "->", "getAlignment", "(", ")", ";", "Known", ".", "Zero", ".", "setHighBits", "(", "", ")", ";", "if", "(", "Align", ")", "Known", ".", "Zero", ".", "setLowBits", "(", "Log2_32", "(", "Align", ")", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IID", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "AMDGPUISelLowering115", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41836, "Length": 371, "Cover_Rate": 0.38366080661840746} {"Template_token": ["", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "case", "", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering119", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41837, "Length": 295, "Cover_Rate": 0.8885542168674698} {"Template_token": ["", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "NoDynamicAlloca", "(", "Fn", ",", "", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoDynamicAlloca", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering119", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41839, "Length": 50, "Cover_Rate": 0.78125} {"Template_token": ["", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "NoDynamicAlloca", "(", "Fn", ",", "", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoDynamicAlloca", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering119", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41840, "Length": 49, "Cover_Rate": 0.765625} {"Template_token": ["", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "return", "Op", ";", "case", "", ":", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering119", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41841, "Length": 195, "Cover_Rate": 0.7195571955719557} {"Template_token": ["", "default", ":", "return", "Op", ";", "case", "", ":", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUISelLowering119", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41842, "Length": 109, "Cover_Rate": 0.4022140221402214} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ")", ";"], "File": "AMDGPUISelLowering119", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41844, "Length": 57, "Cover_Rate": 0.890625} {"Template_token": ["", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "DestVT", "==", "", ")", "return", "LowerINT_TO_FP32", "(", "Op", ",", "DAG", ",", "true", ")", ";"], "ground_truth": ["if", "(", "DestVT", "==", "", ")", "return", "LowerINT_TO_FP64", "(", "Op", ",", "DAG", ",", "true", ")", ";"], "File": "AMDGPUISelLowering119", "Func": "LowerSINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41845, "Length": 59, "Cover_Rate": 0.6941176470588235} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerNT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";"], "File": "AMDGPUISelLowering119", "Func": "LowerSINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41846, "Length": 32, "Cover_Rate": 0.3764705882352941} {"Template_token": ["", "if", "(", "DestVT", "==", "", ")", "return", "LowerINT_TO_FP64", "(", "Op", ",", "DAG", ",", "false", ")", ";", "if", "(", "DestVT", "==", "", ")", "return", "LowerINT_TO_FP32", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering119", "Func": "LowerUINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41847, "Length": 38, "Cover_Rate": 0.4470588235294118} {"Template_token": ["", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "DestVT", "==", "", ")", "return", "LowerINT_TO_FP64", "(", "Op", ",", "DAG", ",", "false", ")", ";"], "ground_truth": ["if", "(", "DestVT", "==", "", ")", "return", "LowerINT_TO_FP32", "(", "Op", ",", "DAG", ",", "false", ")", ";"], "File": "AMDGPUISelLowering119", "Func": "LowerUINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41848, "Length": 59, "Cover_Rate": 0.6941176470588235} {"Template_token": ["", "EVT", "VT", "=", "Value", ".", "getValueType", "(", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", "||", "SN", "->", "isVolatile", "(", ")", "||", "!", "", "(", "Value", ".", "getNode", "(", ")", ")", "||", "VT", ".", "getSizeInBits", "(", ")", "<", "", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LoadVal", "=", "cast", "<", "LoadSDNode", ">", "(", "Value", ")", ";", "if", "(", "LoadVal", "->", "isVolatile", "(", ")", "||", "!", "usesAllNormalStores", "(", "LoadVal", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "MemVT", "=", "LoadVal", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "MemVT", ".", "isRound", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "LoadVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "", ",", "", ",", "LoadVT", ",", "SL", ",", "LoadVal", "->", "getChain", "(", ")", ",", "LoadVal", "->", "getBasePtr", "(", ")", ",", "LoadVal", "->", "getOffset", "(", ")", ",", "LoadVT", ",", "LoadVal", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["SDValue", "CastLoad", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewLoad", ".", "getValue", "(", "", ")", ")", ";"], "File": "AMDGPUISelLowering119", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41851, "Length": 191, "Cover_Rate": 0.6452702702702703} {"Template_token": ["", "EVT", "VT", "=", "Value", ".", "getValueType", "(", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", "||", "SN", "->", "isVolatile", "(", ")", "||", "!", "", "(", "Value", ".", "getNode", "(", ")", ")", "||", "VT", ".", "getSizeInBits", "(", ")", "<", "", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LoadVal", "=", "cast", "<", "LoadSDNode", ">", "(", "Value", ")", ";", "if", "(", "LoadVal", "->", "isVolatile", "(", ")", "||", "!", "usesAllNormalStores", "(", "LoadVal", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "MemVT", "=", "LoadVal", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "MemVT", ".", "isRound", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDLoc", "SL", "(", "N", ")", ";"], "File": "AMDGPUISelLowering119", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41852, "Length": 105, "Cover_Rate": 0.3547297297297297} {"Template_token": ["", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "BaseAlign", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Size", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "HiAlign", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LoLoad", ",", "HiLoad", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LoLoad", ".", "getValue", "(", "", ")", ",", "HiLoad", ".", "getValue", "(", "", ")", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";"], "File": "AMDGPUISelLowering119", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41853, "Length": 212, "Cover_Rate": 0.5286783042394015} {"Template_token": ["", "EVT", "PtrVT", "=", "BasePtr", ".", "getValueType", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "BaseAlign", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Size", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "HiAlign", ")", ";", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LoLoad", ",", "HiLoad", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LoLoad", ".", "getValue", "(", "", ")", ",", "HiLoad", ".", "getValue", "(", "", ")", ")", "}", ";"], "File": "AMDGPUISelLowering119", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41854, "Length": 319, "Cover_Rate": 0.7955112219451371} {"Template_token": ["", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "BaseAlign", "=", "Store", "->", "getAlignment", "(", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Lo", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "Store", "->", "isNonTemporal", "(", ")", ",", "Store", "->", "isVolatile", "(", ")", ",", "BaseAlign", ")", ";", "SDValue", "HiStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Hi", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "Size", ")", ",", "HiMemVT", ",", "Store", "->", "isNonTemporal", "(", ")", ",", "Store", "->", "isVolatile", "(", ")", ",", "HiAlign", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LoStore", ",", "HiStore", ")", ";"], "File": "AMDGPUISelLowering119", "Func": "SplitVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41855, "Length": 132, "Cover_Rate": 0.3848396501457726} {"Template_token": ["", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Val", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "EVT", "PtrVT", "=", "BasePtr", ".", "getValueType", "(", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "BaseAlign", "=", "Store", "->", "getAlignment", "(", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";"], "ground_truth": ["unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";"], "File": "AMDGPUISelLowering119", "Func": "SplitVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41856, "Length": 147, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "NODE_NAME_CASE", "(", "LOAD_D16_HI", ")", "NODE_NAME_CASE", "(", "LOAD_D16_LO", ")", "NODE_NAME_CASE", "(", "LOAD_D16_HI_I8", ")", "NODE_NAME_CASE", "(", "LOAD_D16_HI_U8", ")", "NODE_NAME_CASE", "(", "LOAD_D16_LO_I8", ")", "NODE_NAME_CASE", "(", "LOAD_D16_LO_U8", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "TBUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "TBUFFER_LOAD_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "DS_ORDERED_COUNT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "ATOMIC_LOAD_FMIN", ")", "NODE_NAME_CASE", "(", "ATOMIC_LOAD_FMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_UBYTE", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_USHORT", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_BYTE", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_SHORT", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "SBUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_BYTE", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_SHORT", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SWAP", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_ADD", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SUB", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SMIN", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_UMIN", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_UMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_AND", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_OR", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_XOR", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_CMPSWAP", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_CSUB", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_FADD", ")", "case", "", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering11", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41858, "Length": 190, "Cover_Rate": 0.31986531986531985} {"Template_token": ["", "case", "", ":", "{", "unsigned", "IntrID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrID", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering11", "Func": "isSDNodeAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41859, "Length": 43, "Cover_Rate": 0.35537190082644626} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "if", "(", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";", "return", "false", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering11", "Func": "isSDNodeAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41860, "Length": 50, "Cover_Rate": 0.4132231404958678} {"Template_token": ["", "if", "(", "SrcVT", "==", "", "||", "(", "SrcVT", "==", "", "&&", "Src", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "FpToInt32", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "", ",", "Src", ")", ";"], "File": "AMDGPUISelLowering11", "Func": "LowerFP_TO_SINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41861, "Length": 47, "Cover_Rate": 0.32413793103448274} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FpToUInt32", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FpToUInt32", ")", ";", "}"], "ground_truth": ["if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Src", ".", "getValueType", "(", ")", "==", "", ")", "return", "LowerFP64_TO_INT", "(", "Op", ",", "DAG", ",", "false", ")", ";"], "File": "AMDGPUISelLowering11", "Func": "LowerFP_TO_UINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41862, "Length": 69, "Cover_Rate": 0.47586206896551725} {"Template_token": ["", "return", "DAG", ".", "getUNDEF", "(", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "assert", "(", "G", "->", "getOffset", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "!", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "unsigned", "Offset", "=", "MFI", "->", "allocateLDSGlobal", "(", "DL", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ";", "return", "DAG", ".", "getConstant", "(", "Offset", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "}", "const", "Function", "&", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadInit", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering11", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41863, "Length": 123, "Cover_Rate": 0.39171974522292996} {"Template_token": ["", "if", "(", "CCOpcode", "==", "", "&&", "(", "isCtlzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "||", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", ")", "&&", "RHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "LHS", ")", ")", "{", "unsigned", "Opc", "=", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "?", "", ":", "", ";", "return", "getFFBX_U32", "(", "DAG", ",", "CmpLHS", ",", "SL", ",", "Opc", ")", ";", "}", "if", "(", "CCOpcode", "==", "", "&&", "(", "isCtlzOpc", "(", "LHS", ".", "getOpcode", "(", ")", ")", "||", "isCttzOpc", "(", "LHS", ".", "getOpcode", "(", ")", ")", ")", "&&", "LHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "RHS", ")", ")", "{", "unsigned", "Opc", "=", "isCttzOpc", "(", "LHS", ".", "getOpcode", "(", ")", ")", "?", "", ":", "", ";", "return", "getFFBX_U32", "(", "DAG", ",", "CmpLHS", ",", "SL", ",", "Opc", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering11", "Func": "performCtlz_CttzCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41865, "Length": 146, "Cover_Rate": 0.5680933852140078} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "CmpLHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "if", "(", "CCOpcode", "==", "", "&&", "(", "isCtlzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "||", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", ")", "&&", "RHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "LHS", ")", ")", "{"], "ground_truth": ["unsigned", "Opc", "=", "isCttzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "?", "", ":", "", ";"], "File": "AMDGPUISelLowering11", "Func": "performCtlz_CttzCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41866, "Length": 95, "Cover_Rate": 0.36964980544747084} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "uint64_t", "CVal", "=", "Val", ".", "getZExtValue", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DAG", ".", "getConstant", "(", "Lo_32", "(", "CVal", ")", ",", "SL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Hi_32", "(", "CVal", ")", ",", "SL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "DestVT", ",", "Vec", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performShlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSrlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSraCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "return", "performTruncateCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulhsCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulhuCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SDValue", "V", "=", "simplifyI24", "(", "N", ",", "DCI", ")", ")", "return", "V", ";", "return", "SDValue", "(", ")", ";", "}", "case", "", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFNegCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFAbsCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "{", "assert", "(", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "&&", "", ")", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "WidthVal", "==", "", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "OffsetVal", "==", "", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "", "-", "WidthVal", "+", "", ")", ":", "(", "", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";"], "File": "AMDGPUISelLowering11", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41867, "Length": 482, "Cover_Rate": 0.39186991869918697} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performIntrinsicWOChainCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IID", ")", "{"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering11", "Func": "performIntrinsicWOChainCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41869, "Length": 43, "Cover_Rate": 0.3524590163934426} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "LN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "Align", "Alignment", "=", "LN", "->", "getAlign", "(", ")", ";", "if", "(", "Alignment", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "LN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Alignment", ".", "value", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "scalarizeVectorLoad", "(", "LN", ",", "DAG", ")", ";", "else", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", "N", ")", ")", ";"], "File": "AMDGPUISelLowering11", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41870, "Length": 161, "Cover_Rate": 0.46264367816091956} {"Template_token": ["", "if", "(", "Alignment", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "SN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Alignment", ".", "value", "(", ")", ",", "SN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "scalarizeVectorStore", "(", "SN", ",", "DAG", ")", ";", "return", "expandUnalignedStore", "(", "SN", ",", "DAG", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "Val", "=", "SN", "->", "getValue", "(", ")", ";", "bool", "OtherUses", "=", "!", "Val", ".", "hasOneUse", "(", ")", ";", "SDValue", "CastVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "Val", ")", ";", "if", "(", "OtherUses", ")", "{", "SDValue", "CastBack", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "CastVal", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Val", ",", "CastBack", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering11", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41871, "Length": 184, "Cover_Rate": 0.573208722741433} {"Template_token": ["", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "{", "SDValue", "Vec", "=", "Src", ".", "getOperand", "(", "", ")", ";", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Elt0", "=", "Vec", ".", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Elt0", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", "<=", "EltVT", ".", "getFixedSizeInBits", "(", ")", ")", "{", "if", "(", "EltVT", ".", "isFloatingPoint", "(", ")", ")", "{", "Elt0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ".", "changeTypeToInteger", "(", ")", ",", "Elt0", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Elt0", ")", ";", "}", "}", "}", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "auto", "K", "=", "isConstOrConstSplat", "(", "Src", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "", "*", "K", "->", "getZExtValue", "(", ")", "==", "Src", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", ")", "{", "SDValue", "BV", "=", "stripBitcast", "(", "Src", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "BV", ".", "getOpcode", "(", ")", "==", "", "&&", "BV", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "", ")", "{", "SDValue", "SrcElt", "=", "BV", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcEltVT", "=", "SrcElt", ".", "getValueType", "(", ")", ";", "if", "(", "SrcEltVT", ".", "isFloatingPoint", "(", ")", ")", "{", "SrcElt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SrcEltVT", ".", "changeTypeToInteger", "(", ")", ",", "SrcElt", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "SrcElt", ")", ";", "}", "}", "}", "}", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ">", "", "&&", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{"], "ground_truth": ["SDValue", "Amt", "=", "Src", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelLowering11", "Func": "performTruncateCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41872, "Length": 353, "Cover_Rate": 0.5515625} {"Template_token": ["", "}", "APInt", "Demanded", "=", "APInt", "::", "getLowBitsSet", "(", "LHS", ".", "getValueSizeInBits", "(", ")", ",", "", ")", ";", "SDValue", "DemandedLHS", "=", "TLI", ".", "SimplifyMultipleUseDemandedBits", "(", "LHS", ",", "Demanded", ",", "DAG", ")", ";", "SDValue", "DemandedRHS", "=", "TLI", ".", "SimplifyMultipleUseDemandedBits", "(", "RHS", ",", "Demanded", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "DemandedLHS", "||", "DemandedRHS", ")", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "SDLoc", "(", "Node24", ")", ",", "Node24", "->", "getVTList", "(", ")", ",", "DemandedLHS", "?", "DemandedLHS", ":", "LHS", ",", "DemandedRHS", "?", "DemandedRHS", ":", "RHS", ")", ";"], "File": "AMDGPUISelLowering11", "Func": "simplifyI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41874, "Length": 82, "Cover_Rate": 0.30943396226415093} {"Template_token": ["", "SDValue", "Ptr", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "SL", ",", "ArgVal", ",", "Ptr", ",", "DstInfo", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MODereferenceable", ")", ";", "return", "Store", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering11", "Func": "storeStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41875, "Length": 45, "Cover_Rate": 0.4787234042553192} {"Template_token": ["", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "SL", ",", "ArgVal", ",", "Ptr", ",", "DstInfo", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MODereferenceable", ")", ";"], "ground_truth": ["return", "Store", ";"], "File": "AMDGPUISelLowering11", "Func": "storeStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41876, "Length": 30, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "Fn", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "InIndex", "=", "", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "Fn", ".", "args", "(", ")", ")", "{", "Type", "*", "BaseArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "BaseArgTy", ")", ";", "MaxAlign", "=", "std", "::", "max", "(", "Align", ",", "MaxAlign", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "BaseArgTy", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "Align", ")", "+", "ExplicitOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "Align", ")", "+", "AllocSize", ";", "SmallVector", "<", "EVT", ",", "", ">", "ValueVTs", ";", "SmallVector", "<", "uint64_t", ",", "", ">", "Offsets", ";", "ComputeValueVTs", "(", "*", "this", ",", "DL", ",", "BaseArgTy", ",", "ValueVTs", ",", "&", "Offsets", ",", "ArgOffset", ")", ";", "for", "(", "unsigned", "Value", "=", "", ",", "NumValues", "=", "ValueVTs", ".", "size", "(", ")", ";", "Value", "!=", "NumValues", ";", "++", "Value", ")", "{", "uint64_t", "BasePartOffset", "=", "Offsets", "[", "Value", "]", ";", "EVT", "ArgVT", "=", "ValueVTs", "[", "Value", "]", ";", "EVT", "MemVT", "=", "ArgVT", ";", "MVT", "RegisterVT", "=", "getRegisterTypeForCallingConv", "(", "Ctx", ",", "CC", ",", "ArgVT", ")", ";", "unsigned", "NumRegs", "=", "getNumRegistersForCallingConv", "(", "Ctx", ",", "CC", ",", "ArgVT", ")", ";", "if", "(", "NumRegs", "==", "", ")", "{", "if", "(", "ArgVT", ".", "isExtended", "(", ")", ")", "{", "MemVT", "=", "RegisterVT", ";", "}", "else", "{", "MemVT", "=", "ArgVT", ";", "}", "}", "else", "if", "(", "ArgVT", ".", "isVector", "(", ")", "&&", "RegisterVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getScalarType", "(", ")", "==", "RegisterVT", ".", "getScalarType", "(", ")", ")", "{", "assert", "(", "ArgVT", ".", "getVectorNumElements", "(", ")", ">", "RegisterVT", ".", "getVectorNumElements", "(", ")", ")", ";", "MemVT", "=", "RegisterVT", ";"], "ground_truth": ["}", "else", "if", "(", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getVectorNumElements", "(", ")", "==", "NumRegs", ")", "{"], "File": "AMDGPUISelLowering121", "Func": "analyzeFormalArgumentsCompute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41879, "Length": 294, "Cover_Rate": 0.4066390041493776} {"Template_token": ["", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "unsigned", "Sel", "=", "CMask", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "I", "+=", "", ")", "{", "unsigned", "SelBits", "=", "Sel", "&", "", ";", "if", "(", "SelBits", "<", "", ")", "{", "SelBits", "*=", "", ";", "Known", ".", "One", "|=", "(", "(", "RHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "Known", ".", "Zero", "|=", "(", "(", "RHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "<", "", ")", "{", "SelBits", "=", "(", "SelBits", "&", "", ")", "*", "", ";", "Known", ".", "One", "|=", "(", "(", "LHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "Known", ".", "Zero", "|=", "(", "(", "LHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "==", "", ")", "{", "Known", ".", "Zero", "|=", "", "<<", "I", ";", "}", "else", "if", "(", "SelBits", ">", "", ")", "{", "Known", ".", "One", "|=", "", "<<", "I", ";", "}", "Sel", ">>=", "", ";", "}", "break", ";", "}", "case", "", ":", "{", "Known", ".", "Zero", ".", "setHighBits", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "Known", ".", "Zero", ".", "setHighBits", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "auto", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", ";", "unsigned", "Align", "=", "GA", "->", "getGlobal", "(", ")", "->", "getAlignment", "(", ")", ";", "Known", ".", "Zero", ".", "setHighBits", "(", "", ")", ";", "if", "(", "Align", ")", "Known", ".", "Zero", ".", "setLowBits", "(", "Log2_32", "(", "Align", ")", ")", ";", "break", ";", "}"], "ground_truth": ["case", "", ":", "{"], "File": "AMDGPUISelLowering121", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41880, "Length": 313, "Cover_Rate": 0.32004089979550104} {"Template_token": ["", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "SNaN", ";", "case", "", ":", "case", "", ":", "{", "return", "SNaN", ";", "}", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "return", "true", ";", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "false", ";", "}", "case", "", ":", "return", "SNaN", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelLowering121", "Func": "isKnownNeverNaNForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41883, "Length": 230, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "if", "(", "SNaN", ")", "return", "true", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "SNaN", ";", "case", "", ":", "case", "", ":", "{", "return", "SNaN", ";", "}", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "return", "true", ";", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "false", ";", "}", "case", "", ":", "return", "SNaN", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering121", "Func": "isKnownNeverNaNForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41884, "Length": 391, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "(", "unsigned", ")", "", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "OpCode", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";", "fr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fr", ")", ";", "fb", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "cv", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCVT", ",", "fr", ",", "fb", ",", "", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "cv", ",", "jq", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "iq", ",", "jq", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "RHS", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "Rem", ")", ";", "if", "(", "Sign", ")", "{", "SDValue", "InRegSize", "=", "DAG", ".", "getValueType", "(", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DivBits", ")", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "InRegSize", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Rem", ",", "InRegSize", ")", ";", "}", "else", "{", "SDValue", "TruncMask", "=", "DAG", ".", "getConstant", "(", "(", "UINT64_C", "(", "", ")", "<<", "DivBits", ")", "-", "", ",", "DL", ",", "VT", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "TruncMask", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Rem", ",", "TruncMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering121", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41885, "Length": 313, "Cover_Rate": 0.40283140283140284} {"Template_token": ["", "GlobalAddressSDNode", "*", "G", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "if", "(", "G", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "||", "G", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "const", "Function", "&", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "", ",", "DL", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadLDSDecl", ")", ";", "SDValue", "Trap", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getEntryNode", "(", ")", ")", ";", "SDValue", "OutputChain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Trap", ",", "DAG", ".", "getRoot", "(", ")", ")", ";", "DAG", ".", "setRoot", "(", "OutputChain", ")", ";", "return", "DAG", ".", "getUNDEF", "(", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering121", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41886, "Length": 166, "Cover_Rate": 0.538961038961039} {"Template_token": ["", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "const", "Function", "&", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "", ",", "DL", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadLDSDecl", ")", ";", "SDValue", "Trap", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getEntryNode", "(", ")", ")", ";"], "ground_truth": ["SDValue", "OutputChain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Trap", ",", "DAG", ".", "getRoot", "(", ")", ")", ";"], "File": "AMDGPUISelLowering121", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41887, "Length": 100, "Cover_Rate": 0.3246753246753247} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "LN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "unsigned", "Align", "=", "LN", "->", "getAlignment", "(", ")", ";", "if", "(", "Align", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "LN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Align", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "scalarizeVectorLoad", "(", "LN", ",", "DAG", ")", ";"], "ground_truth": ["else", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering121", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41890, "Length": 144, "Cover_Rate": 0.4198250728862974} {"Template_token": ["", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "getSplitDestVTs", "(", "VT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "getSplitDestVTs", "(", "MemVT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "splitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ",", "DAG", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "Size", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "HiAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Join", ";"], "ground_truth": ["if", "(", "LoVT", "==", "HiVT", ")", "{"], "File": "AMDGPUISelLowering121", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41891, "Length": 286, "Cover_Rate": 0.588477366255144} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering124", "Func": "fnegFoldsIntoOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41895, "Length": 51, "Cover_Rate": 0.4112903225806452} {"Template_token": ["", "return", "Res", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "mayIgnoreSignedZero", "(", "N0", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "MHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "LHS", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "else", "if", "(", "MHS", ".", "getOpcode", "(", ")", "==", "", ")", "MHS", "=", "MHS", ".", "getOperand", "(", "", ")", ";", "else", "MHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "MHS", ")", ";", "if", "(", "RHS", ".", "getOpcode", "(", ")", "!=", "", ")", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "else", "RHS", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "LHS", ",", "MHS", ",", "RHS", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "DAG", ".", "ReplaceAllUsesWith", "(", "N0", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Res", ")", ")", ";", "return", "Res", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "LHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "isConstantCostlierToNegate", "(", "RHS", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NegLHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ")", ";", "SDValue", "NegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "unsigned", "Opposite", "=", "inverseMinMax", "(", "Opc", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opposite", ",", "SL", ",", "VT", ",", "NegLHS", ",", "NegRHS", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "DAG", ".", "ReplaceAllUsesWith", "(", "N0", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Res", ")", ")", ";", "return", "Res", ";", "}", "case", "", ":", "{", "SDValue", "Ops", "[", "", "]", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "++", "I", ")", "Ops", "[", "I", "]", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "N0", "->", "getOperand", "(", "I", ")", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Ops", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "DAG", ".", "ReplaceAllUsesWith", "(", "N0", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Res", ")", ")", ";", "return", "Res", ";", "}"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering124", "Func": "performFNegCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41896, "Length": 450, "Cover_Rate": 0.3491078355314197} {"Template_token": ["", "EVT", "OldVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "OldSize", "=", "OldVT", ".", "getStoreSizeInBits", "(", ")", ";", "MemSDNode", "*", "MN", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "MN", "->", "getAddressSpace", "(", ")", ";"], "ground_truth": ["if", "(", "OldSize", ">=", "", "&&", "NewSize", "<", "", "&&", "MN", "->", "getAlignment", "(", ")", ">=", "", "&&", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "(", "isa", "<", "LoadSDNode", ">", "(", "N", ")", "&&", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "&&", "MN", "->", "isInvariant", "(", ")", ")", ")", "&&", "InstrInfo", "::", "isUniformMMO", "(", "MN", "->", "getMemOperand", "(", ")", ")", ")", "return", "false", ";"], "File": "AMDGPUISelLowering126", "Func": "shouldReduceLoadWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41898, "Length": 108, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "EVT", "OldVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "OldSize", "=", "OldVT", ".", "getStoreSizeInBits", "(", ")", ";", "MemSDNode", "*", "MN", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "MN", "->", "getAddressSpace", "(", ")", ";"], "ground_truth": ["if", "(", "OldSize", ">=", "", "&&", "NewSize", "<", "", "&&", "MN", "->", "getAlignment", "(", ")", ">=", "", "&&", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "(", "isa", "<", "LoadSDNode", ">", "(", "N", ")", "&&", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "&&", "MN", "->", "isInvariant", "(", ")", ")", ")", "&&", "InstrInfo", "::", "isUniformMMO", "(", "MN", "->", "getMemOperand", "(", ")", ")", ")", "return", "false", ";"], "File": "AMDGPUISelLowering126", "Func": "shouldReduceLoadWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41899, "Length": 108, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "EVT", "TargetLowering", "::", "getEquivalentBitType", "(", "LLVMContext", "&", "Ctx", ",", "EVT", "VT", ")", "{"], "ground_truth": ["unsigned", "StoreSize", "=", "VT", ".", "getStoreSizeInBits", "(", ")", ";"], "File": "AMDGPUISelLowering127", "Func": "getEquivalentBitType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41900, "Length": 22, "Cover_Rate": 0.4} {"Template_token": ["", "EVT", "TargetLowering", "::", "getEquivalentBitType", "(", "LLVMContext", "&", "Ctx", ",", "EVT", "VT", ")", "{", "unsigned", "StoreSize", "=", "VT", ".", "getStoreSizeInBits", "(", ")", ";", "if", "(", "StoreSize", "<=", "", ")", "return", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "StoreSize", ")", ";"], "ground_truth": ["return", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "", ",", "StoreSize", "/", "", ")", ";"], "File": "AMDGPUISelLowering127", "Func": "getEquivalentBitType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41901, "Length": 52, "Cover_Rate": 0.9454545454545454} {"Template_token": ["", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "RETURN", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "case", "", ":", "break", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUISelLowering127", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41902, "Length": 286, "Cover_Rate": 0.8537313432835821} {"Template_token": ["", "switch", "(", "(", "", ")", "Opcode", ")", "{", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "RETURN", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "case", "", ":", "break", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering127", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41903, "Length": 315, "Cover_Rate": 0.9402985074626866} {"Template_token": ["", "return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "*", "CI", ",", "DL", ",", "VT", ")", ",", "InitPtr", ",", "MachinePointerInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ",", "TD", ".", "getPrefTypeAlignment", "(", "InitTy", ")", ")", ";", "}", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Init", ")", ")", "{", "EVT", "VT", "=", "EVT", "::", "getEVT", "(", "CFP", "->", "getType", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "CFP", "->", "getType", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstantFP", "(", "*", "CFP", ",", "DL", ",", "VT", ")", ",", "InitPtr", ",", "MachinePointerInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ",", "TD", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ")", ";", "}", "if", "(", "StructType", "*", "ST", "=", "dyn_cast", "<", "StructType", ">", "(", "InitTy", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "TD", ".", "getStructLayout", "(", "ST", ")", ";", "EVT", "PtrVT", "=", "InitPtr", ".", "getValueType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "ST", "->", "getNumElements", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "{"], "ground_truth": ["SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "SL", "->", "getElementOffset", "(", "I", ")", ",", "DL", ",", "PtrVT", ")", ";"], "File": "AMDGPUISelLowering127", "Func": "LowerConstantInitializer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41904, "Length": 221, "Cover_Rate": 0.3288690476190476} {"Template_token": ["", "TargetLowering", "::", "NegatibleCost", "TargetLowering", "::", "getNegatibleCost", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "LegalOperations", ",", "bool", "ForCodeSize", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering129", "Func": "getNegatibleCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41906, "Length": 37, "Cover_Rate": 0.42528735632183906} {"Template_token": ["", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "jq", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "}", "SDValue", "ia", "=", "LHS", ";", "SDValue", "ib", "=", "RHS", ";", "SDValue", "fa", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ia", ")", ";", "SDValue", "fb", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ib", ")", ";", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "MachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunction", ">", "(", ")", ";", "unsigned", "OpCode", "=", "MFI", "->", "getMode", "(", ")", ".", "allFP32Denormals", "(", ")", "?", "(", "unsigned", ")", "", ":", "(", "unsigned", ")", "", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "OpCode", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";", "fr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fr", ")", ";", "fb", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "cv", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCVT", ",", "fr", ",", "fb", ",", "", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "cv", ",", "jq", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "iq", ",", "jq", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Div", ",", "RHS", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "Rem", ")", ";", "if", "(", "Sign", ")", "{"], "ground_truth": ["SDValue", "InRegSize", "=", "DAG", ".", "getValueType", "(", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DivBits", ")", ")", ";"], "File": "AMDGPUISelLowering129", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41909, "Length": 389, "Cover_Rate": 0.5012886597938144} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "MVT", "IntVT", "=", "", ";", "MVT", "FltVT", "=", "", ";", "unsigned", "LHSSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "LHS", ")", ";", "if", "(", "LHSSignBits", "<", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "RHSSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "RHS", ")", ";", "if", "(", "RHSSignBits", "<", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "BitSize", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SignBits", "=", "std", "::", "min", "(", "LHSSignBits", ",", "RHSSignBits", ")", ";", "unsigned", "DivBits", "=", "BitSize", "-", "SignBits", ";", "if", "(", "Sign", ")", "++", "DivBits", ";", "", "ToFp", "=", "Sign", "?", "", ":", "", ";", "", "ToInt", "=", "Sign", "?", "", ":", "", ";", "SDValue", "jq", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "IntVT", ")", ";", "if", "(", "Sign", ")", "{", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "jq", ",", "DAG", ".", "getConstant", "(", "BitSize", "-", "", ",", "DL", ",", "VT", ")", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "jq", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "}", "SDValue", "ia", "=", "LHS", ";", "SDValue", "ib", "=", "RHS", ";", "SDValue", "fa", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ia", ")", ";", "SDValue", "fb", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ib", ")", ";", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "MachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunction", ">", "(", ")", ";", "unsigned", "OpCode", "=", "MFI", "->", "getMode", "(", ")", ".", "allFP32Denormals", "(", ")", "?", "(", "unsigned", ")", "", ":", "(", "unsigned", ")", "", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "OpCode", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";"], "ground_truth": ["fr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fr", ")", ";"], "File": "AMDGPUISelLowering129", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41910, "Length": 425, "Cover_Rate": 0.5476804123711341} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFROUND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "isOperationLegal", "(", "", ",", "VT", ")", ")", "return", "LowerFROUND_LegalFTRUNC", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "return", "LowerFROUND64", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUISelLowering129", "Func": "LowerFROUND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41911, "Length": 59, "Cover_Rate": 0.921875} {"Template_token": ["", "SDValue", "X", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "T", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "X", ")", ";", "SDValue", "Diff", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "X", ",", "T", ")", ";", "SDValue", "AbsDiff", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Diff", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "const", "SDValue", "Half", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "SDValue", "SignOne", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "One", ",", "X", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";"], "ground_truth": ["SDValue", "Cmp", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "AbsDiff", ",", "Half", ",", "", ")", ";"], "File": "AMDGPUISelLowering129", "Func": "LowerFROUND_LegalFTRUNC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41912, "Length": 171, "Cover_Rate": 0.7066115702479339} {"Template_token": ["", "if", "(", "!", "RHS", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "RHSVal", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "RHSVal", ")", "return", "LHS", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "LHS", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "VT", "!=", "", ")", "break", ";", "KnownBits", "Known", ";", "SDValue", "X", "=", "LHS", "->", "getOperand", "(", "", ")", ";", "DAG", ".", "computeKnownBits", "(", "X", ",", "Known", ")", ";", "unsigned", "LZ", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "LZ", "<", "RHSVal", ")", "break", ";", "EVT", "XVT", "=", "X", ".", "getValueType", "(", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "XVT", ",", "X", ",", "SDValue", "(", "RHS", ",", "", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Shl", ",", "SL", ",", "VT", ")", ";", "}", "case", "", ":", "if", "(", "!", "isOrEquivalentToAdd", "(", "DAG", ",", "LHS", ")", ")", "break", ";", "case", "", ":", "{", "if", "(", "ConstantSDNode", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ")", "{", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "SDValue", "(", "RHS", ",", "", ")", ")", ";", "SDValue", "C2V", "=", "DAG", ".", "getConstant", "(", "C2", "->", "getAPIntValue", "(", ")", "<<", "RHSVal", ",", "SDLoc", "(", "C2", ")", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "LHS", "->", "getOpcode", "(", ")", ",", "SL", ",", "VT", ",", "Shl", ",", "C2V", ")", ";", "}", "break", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RHSVal", "<", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "RHSVal", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "ShiftAmt", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Zero", ",", "NewShift", "}", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";"], "File": "AMDGPUISelLowering12", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41915, "Length": 400, "Cover_Rate": 0.8350730688935282} {"Template_token": ["", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "MachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunction", ">", "(", ")", ";", "unsigned", "OpCode", "=", "MFI", "->", "getMode", "(", ")", ".", "FP32Denormals", "?", "(", "unsigned", ")", "", ":", "(", "unsigned", ")", "", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "OpCode", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";", "fr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fr", ")", ";", "fb", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FltVT", ",", "fb", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "cv", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCVT", ",", "fr", ",", "fb", ",", "", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "cv", ",", "jq", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";"], "ground_truth": ["SDValue", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "iq", ",", "jq", ")", ";"], "File": "AMDGPUISelLowering130", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41918, "Length": 256, "Cover_Rate": 0.330749354005168} {"Template_token": ["", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "RETURN", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "case", "", ":", "break", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUISelLowering134", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41922, "Length": 358, "Cover_Rate": 0.8796068796068796} {"Template_token": ["", "bool", "TargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "return", "isFAbsFree", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering134", "Func": "isFNegFree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41924, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "SDValue", "U", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", ")", ";", "SDValue", "UH", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "U", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "UH", "=", "DAG", ".", "getZExtOrTrunc", "(", "UH", ",", "DL", ",", "", ")", ";", "U", "=", "DAG", ".", "getZExtOrTrunc", "(", "U", ",", "DL", ",", "", ")", ";", "SDValue", "E", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "UH", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "E", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "E", ",", "DAG", ".", "getConstant", "(", "ExpMask", ",", "DL", ",", "", ")", ")", ";", "E", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "E", ",", "DAG", ".", "getConstant", "(", "-", "ExpBiasf64", "+", "ExpBiasf16", ",", "DL", ",", "", ")", ")", ";", "SDValue", "M", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "UH", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "M", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "MaskedSig", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "UH", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "MaskedSig", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "MaskedSig", ",", "U", ")", ";", "SDValue", "Lo40Set", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "MaskedSig", ",", "Zero", ",", "Zero", ",", "One", ",", "", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "M", ",", "Lo40Set", ")", ";", "SDValue", "I", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getSelectCC", "(", "DL", ",", "M", ",", "Zero", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Zero", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "N", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "M", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "E", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ")", ";"], "ground_truth": ["SDValue", "OneSubExp", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "One", ",", "E", ")", ";"], "File": "AMDGPUISelLowering134", "Func": "LowerFP_TO_FP16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41925, "Length": 394, "Cover_Rate": 0.347136563876652} {"Template_token": ["", "Op", "->", "print", "(", "errs", "(", ")", ",", "&", "DAG", ")", ";", "llvm_unreachable", "(", "", "", ")", ";", "break", ";", "case", "", ":", "return", "LowerGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering134", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41927, "Length": 163, "Cover_Rate": 0.5174603174603175} {"Template_token": ["", "return", "CC__Kernel", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_HS", ":"], "ground_truth": ["case", "CallingConv", "::", "_ES", ":"], "File": "AMDGPUISelLowering135", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41930, "Length": 33, "Cover_Rate": 0.336734693877551} {"Template_token": ["", "return", "CC__Kernel", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_LS", ":", "return", "RetCC__Shader", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":"], "ground_truth": ["case", "CallingConv", "::", "Cold", ":"], "File": "AMDGPUISelLowering135", "Func": "CCAssignFnForReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41931, "Length": 56, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "KnownBits", "LHSKnown", ",", "RHSKnown", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "LHSKnown", ",", "Depth", "+", "", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "RHSKnown", ",", "Depth", "+", "", ")", ";", "unsigned", "TrailZ", "=", "LHSKnown", ".", "countMinTrailingZeros", "(", ")", "+", "RHSKnown", ".", "countMinTrailingZeros", "(", ")", ";", "Known", ".", "Zero", ".", "setLowBits", "(", "std", "::", "min", "(", "TrailZ", ",", "", ")", ")", ";", "unsigned", "LHSValBits", "=", "", "-", "std", "::", "max", "(", "LHSKnown", ".", "countMinSignBits", "(", ")", ",", "", ")", ";", "unsigned", "RHSValBits", "=", "", "-", "std", "::", "max", "(", "RHSKnown", ".", "countMinSignBits", "(", ")", ",", "", ")", ";", "unsigned", "MaxValBits", "=", "std", "::", "min", "(", "LHSValBits", "+", "RHSValBits", ",", "", ")", ";", "if", "(", "MaxValBits", ">=", "", ")", "break", ";", "bool", "Negative", "=", "false", ";", "if", "(", "Opc", "==", "", ")", "{", "bool", "LHSNegative", "=", "!", "!", "(", "LHSKnown", ".", "One", "&", "(", "", "<<", "", ")", ")", ";", "bool", "LHSPositive", "=", "!", "!", "(", "LHSKnown", ".", "Zero", "&", "(", "", "<<", "", ")", ")", ";", "bool", "RHSNegative", "=", "!", "!", "(", "RHSKnown", ".", "One", "&", "(", "", "<<", "", ")", ")", ";", "bool", "RHSPositive", "=", "!", "!", "(", "RHSKnown", ".", "Zero", "&", "(", "", "<<", "", ")", ")", ";", "if", "(", "(", "!", "LHSNegative", "&&", "!", "LHSPositive", ")", "||", "(", "!", "RHSNegative", "&&", "!", "RHSPositive", ")", ")", "break", ";", "Negative", "=", "(", "LHSNegative", "&&", "RHSPositive", ")", "||", "(", "LHSPositive", "&&", "RHSNegative", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering135", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41932, "Length": 252, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "bool", "TargetLowering", "::", "isFPExtFoldable", "(", "unsigned", "Opcode", ",", "EVT", "DestVT", ",", "EVT", "SrcVT", ")", "const", "{", "return", "Opcode", "==", "", "&&", "Subtarget", "->", "hasMadMixInsts", "(", ")", "&&", "DestVT", ".", "getScalarType", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "SrcVT", ".", "getScalarType", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering135", "Func": "isFPExtFoldable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41935, "Length": 51, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "bool", "TargetLowering", "::", "isFPExtFoldable", "(", "unsigned", "Opcode", ",", "EVT", "DestVT", ",", "EVT", "SrcVT", ")", "const", "{"], "ground_truth": ["return", "Opcode", "==", "", "&&", "Subtarget", "->", "hasMadMixInsts", "(", ")", "&&", "DestVT", ".", "getScalarType", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "SrcVT", ".", "getScalarType", "(", ")", "==", "", ";"], "File": "AMDGPUISelLowering135", "Func": "isFPExtFoldable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41936, "Length": 50, "Cover_Rate": 0.8771929824561403} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddress", "(", "MachineFunction", "*", "MFI", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "GlobalAddressSDNode", "*", "G", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "if", "(", "G", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", ")", "{", "assert", "(", "G", "->", "getOffset", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "!", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "unsigned", "Offset", "=", "MFI", "->", "allocateLDSGlobal", "(", "DL", ",", "*", "GV", ")", ";", "return", "DAG", ".", "getConstant", "(", "Offset", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "}", "const", "Function", "&", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadInit", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering135", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41937, "Length": 170, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "LZ", "<", "RHSVal", ")", "break", ";", "EVT", "XVT", "=", "X", ".", "getValueType", "(", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "XVT", ",", "X", ",", "SDValue", "(", "RHS", ",", "", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Shl", ",", "SL", ",", "VT", ")", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RHSVal", "<", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "RHSVal", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "ShiftAmt", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Zero", ",", "NewShift", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering135", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41938, "Length": 174, "Cover_Rate": 0.3918918918918919} {"Template_token": ["", "}", "assert", "(", "G", "->", "getOffset", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "!", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "unsigned", "Offset", "=", "MFI", "->", "allocateLDSGlobal", "(", "DL", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ";", "return", "DAG", ".", "getConstant", "(", "Offset", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "}", "const", "Function", "&", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadInit", ")", ";"], "File": "AMDGPUISelLowering14", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41939, "Length": 106, "Cover_Rate": 0.3375796178343949} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "LegalVT", "=", "TLI", ".", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "if", "(", "LegalVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ")", ";", "SDValue", "FFBH", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ")", ";"], "ground_truth": ["if", "(", "VT", "!=", "", ")", "FFBH", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "FFBH", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "getFFBH_U32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41942, "Length": 95, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "static", "SDValue", "getFFBH_U32", "(", "const", "TargetLowering", "&", "TLI", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "SL", ",", "SDValue", "Op", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["EVT", "LegalVT", "=", "TLI", ".", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "getFFBH_U32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41943, "Length": 46, "Cover_Rate": 0.34074074074074073} {"Template_token": ["", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "case", "", ":", "break", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering16", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41944, "Length": 283, "Cover_Rate": 0.8955696202531646} {"Template_token": ["", "if", "(", "const", "ExternalSymbolSDNode", "*", "G", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getSymbol", "(", ")", ";", "else", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "DiagnosticInfoUnsupported", "NoCalls", "(", "Fn", ",", "", "+", "FuncName", ",", "CLI", ".", "DL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoCalls", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering16", "Func": "LowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41946, "Length": 86, "Cover_Rate": 0.6099290780141844} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "StringRef", "FuncName", "(", "", ")", ";"], "ground_truth": ["if", "(", "const", "ExternalSymbolSDNode", "*", "G", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getSymbol", "(", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "LowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41947, "Length": 53, "Cover_Rate": 0.375886524822695} {"Template_token": ["", "break", ";", "case", "", ":", "return", "LowerGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_NT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering16", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41948, "Length": 192, "Cover_Rate": 0.64} {"Template_token": ["", "case", "", ":", "return", "LowerGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41949, "Length": 132, "Cover_Rate": 0.44} {"Template_token": ["", "SDValue", "REM", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Res", ".", "getValue", "(", "", ")", ",", "zero", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DIV", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "REM", ")", ")", ";", "return", ";", "}", "SDValue", "DIV_Part", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "LHS_Hi", ",", "RHS_Lo", ")", ";", "SDValue", "REM_Part", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "LHS_Hi", ",", "RHS_Lo", ")", ";", "SDValue", "REM_Lo", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RHS_Hi", ",", "zero", ",", "REM_Part", ",", "LHS_Hi", ",", "", ")", ";", "SDValue", "REM", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "REM_Lo", ",", "zero", ")", ";", "REM", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "REM", ")", ";", "SDValue", "DIV_Hi", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RHS_Hi", ",", "zero", ",", "DIV_Part", ",", "zero", ",", "", ")", ";", "SDValue", "DIV_Lo", "=", "zero", ";", "const", "unsigned", "halfBitWidth", "=", "HalfVT", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "halfBitWidth", ";", "++", "i", ")", "{", "const", "unsigned", "bitPos", "=", "halfBitWidth", "-", "i", "-", "", ";", "SDValue", "POS", "=", "DAG", ".", "getConstant", "(", "bitPos", ",", "DL", ",", "HalfVT", ")", ";"], "ground_truth": ["SDValue", "HBit", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "LHS_Lo", ",", "POS", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "LowerUDIVREM64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41950, "Length": 243, "Cover_Rate": 0.30451127819548873} {"Template_token": ["", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "split64BitValue", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "SDValue", "LoRHS", "=", "DAG", ".", "getConstant", "(", "Lo_32", "(", "Val", ")", ",", "SL", ",", "", ")", ";", "SDValue", "HiRHS", "=", "DAG", ".", "getConstant", "(", "Hi_32", "(", "Val", ")", ",", "SL", ",", "", ")", ";", "SDValue", "LoAnd", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "LoRHS", ")", ";", "SDValue", "HiAnd", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "HiRHS", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LoAnd", ",", "HiAnd", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41951, "Length": 148, "Cover_Rate": 0.5627376425855514} {"Template_token": ["", "const", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "Val", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "Lo_32", "(", "Val", ")", "!=", "", "&&", "Hi_32", "(", "Val", ")", "!=", "", "&&", "!", "RHS", "->", "hasOneUse", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "split64BitValue", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "LoRHS", "=", "DAG", ".", "getConstant", "(", "Lo_32", "(", "Val", ")", ",", "SL", ",", "", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41952, "Length": 124, "Cover_Rate": 0.4714828897338403} {"Template_token": ["", "SDValue", "CmpLHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "if", "(", "CCOpcode", "==", "", "&&", "isCtlzOpc", "(", "RHS", ".", "getOpcode", "(", ")", ")", "&&", "RHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "LHS", ")", ")", "{", "return", "getFFBH_U32", "(", "*", "this", ",", "DAG", ",", "SL", ",", "CmpLHS", ")", ";", "}", "if", "(", "CCOpcode", "==", "", "&&", "isCtlzOpc", "(", "LHS", ".", "getOpcode", "(", ")", ")", "&&", "LHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "RHS", ")", ")", "{", "return", "getFFBH_U32", "(", "*", "this", ",", "DAG", ",", "SL", ",", "CmpLHS", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering16", "Func": "performCtlzCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41953, "Length": 104, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "return", "getFFBH_U32", "(", "*", "this", ",", "DAG", ",", "SL", ",", "CmpLHS", ")", ";", "}", "if", "(", "CCOpcode", "==", "", "&&", "isCtlzOpc", "(", "LHS", ".", "getOpcode", "(", ")", ")", "&&", "LHS", ".", "getOperand", "(", "", ")", "==", "CmpLHS", "&&", "isNegativeOne", "(", "RHS", ")", ")", "{", "return", "getFFBH_U32", "(", "*", "this", ",", "DAG", ",", "SL", ",", "CmpLHS", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "performCtlzCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41954, "Length": 63, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "RHSVal", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "ShiftAmt", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";"], "ground_truth": ["SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Zero", ",", "NewShift", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41955, "Length": 97, "Cover_Rate": 0.4349775784753363} {"Template_token": ["", "if", "(", "!", "RHS", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "RHSVal", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSVal", "==", "", ")", "{", "SDValue", "Hi", "=", "getHiHalf64", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "BuildVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "NewShift", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BuildVec", ")", ";", "}", "if", "(", "RHSVal", "==", "", ")", "{", "SDValue", "Hi", "=", "getHiHalf64", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "BuildVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NewShift", ",", "NewShift", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BuildVec", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering16", "Func": "performSraCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41956, "Length": 203, "Cover_Rate": 0.7198581560283688} {"Template_token": ["", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "RHSVal", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSVal", "==", "", ")", "{", "SDValue", "Hi", "=", "getHiHalf64", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "BuildVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "NewShift", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BuildVec", ")", ";", "}"], "ground_truth": ["if", "(", "RHSVal", "==", "", ")", "{"], "File": "AMDGPUISelLowering16", "Func": "performSraCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41957, "Length": 156, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "SDValue", "VecOp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "VecOp", ",", "One", ")", ";", "SDValue", "NewConst", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "NewConst", ")", ";"], "ground_truth": ["SDValue", "BuildPair", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NewShift", ",", "Zero", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "performSrlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41958, "Length": 91, "Cover_Rate": 0.3568627450980392} {"Template_token": ["", "const", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShiftAmt", "<", "", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "VecOp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "VecOp", ",", "One", ")", ";", "SDValue", "NewConst", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "NewConst", ")", ";", "SDValue", "BuildPair", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NewShift", ",", "Zero", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BuildPair", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "performSrlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41959, "Length": 195, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "EVT", "PtrVT", "=", "Load", "->", "getBasePtr", "(", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumElts", "=", "Load", "->", "getMemoryVT", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDLoc", "SL", "(", "Op", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "MemEltSize", "=", "MemEltVT", ".", "getStoreSize", "(", ")", ";", "MachinePointerInfo", "SrcValue", "(", "Load", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "MemEltSize", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "EltVT", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "SrcValue", ".", "getWithOffset", "(", "i", "*", "MemEltSize", ")", ",", "MemEltVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "MinAlign", "(", "BaseAlign", ",", "i", "*", "MemEltSize", ")", ")", ";"], "ground_truth": ["Loads", ".", "push_back", "(", "NewLoad", ".", "getValue", "(", "", ")", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "ScalarizeVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41960, "Length": 204, "Cover_Rate": 0.6144578313253012} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDLoc", "SL", "(", "Op", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "MemEltSize", "=", "MemEltVT", ".", "getStoreSize", "(", ")", ";", "MachinePointerInfo", "SrcValue", "(", "Load", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "MemEltSize", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "EltVT", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "SrcValue", ".", "getWithOffset", "(", "i", "*", "MemEltSize", ")", ",", "MemEltVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "MinAlign", "(", "BaseAlign", ",", "i", "*", "MemEltSize", ")", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ".", "getValue", "(", "", ")", ")", ";", "Chains", ".", "push_back", "(", "NewLoad", ".", "getValue", "(", "", ")", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "LoadVT", ",", "Loads", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Chains", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering16", "Func": "ScalarizeVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41961, "Length": 235, "Cover_Rate": 0.7078313253012049} {"Template_token": ["", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "i", "*", "MemEltVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "Store", "->", "getBasePtr", "(", ")", ",", "Offset", ")", ";", "SDValue", "NewStore", "=", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "SL", ",", "Val", ",", "Ptr", ",", "SrcValue", ".", "getWithOffset", "(", "i", "*", "EltSize", ")", ",", "MemEltVT", ",", "Store", "->", "isNonTemporal", "(", ")", ",", "Store", "->", "isVolatile", "(", ")", ",", "MinAlign", "(", "BaseAlign", ",", "i", "*", "EltSize", ")", ")", ";"], "ground_truth": ["Chains", ".", "push_back", "(", "NewStore", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "ScalarizeVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41962, "Length": 101, "Cover_Rate": 0.33114754098360655} {"Template_token": ["", "unsigned", "NumElts", "=", "Store", "->", "getMemoryVT", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "unsigned", "BaseAlign", "=", "Store", "->", "getAlignment", "(", ")", ";", "unsigned", "EltSize", "=", "MemEltVT", ".", "getStoreSize", "(", ")", ";", "MachinePointerInfo", "SrcValue", "(", "Store", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Store", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", ",", "SL", ",", "", ")", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "i", "*", "MemEltVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ";"], "ground_truth": ["SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "Store", "->", "getBasePtr", "(", ")", ",", "Offset", ")", ";"], "File": "AMDGPUISelLowering16", "Func": "ScalarizeVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41963, "Length": 151, "Cover_Rate": 0.49508196721311476} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerINTRINC_WO_CHAIN", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "return", "Op", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering18", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41964, "Length": 199, "Cover_Rate": 0.8291666666666667} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "return", "Op", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering18", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41965, "Length": 93, "Cover_Rate": 0.3875} {"Template_token": ["", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Width", ")", "return", "", ";", "unsigned", "SignBits", "=", "", "-", "Width", "->", "getZExtValue", "(", ")", "+", "", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Offset", "||", "!", "Offset", "->", "isNullValue", "(", ")", ")", "return", "SignBits", ";", "unsigned", "Op0SignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "return", "std", "::", "max", "(", "SignBits", ",", "Op0SignBits", ")", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "Width", "?", "", "-", "(", "Width", "->", "getZExtValue", "(", ")", "&", "", ")", ":", "", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering1", "Func": "ComputeNumSignBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41967, "Length": 158, "Cover_Rate": 0.8144329896907216} {"Template_token": ["", "DiagnosticInfoUnsupported", "(", "const", "Function", "&", "Fn", ",", "const", "Twine", "&", "Desc", ",", "DiagnosticSeverity", "Severity", "=", "DS_Error", ")", ":", "DiagnosticInfo", "(", "getKindID", "(", ")", ",", "Severity", ")", ",", "Description", "(", "Desc", ")", ",", "Fn", "(", "Fn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUISelLowering1", "Func": "DiagnosticInfoUnsupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41968, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "DiagnosticInfoUnsupported", "(", "const", "Function", "&", "Fn", ",", "const", "Twine", "&", "Desc", ",", "DiagnosticSeverity", "Severity", "=", "DS_Error", ")", ":", "DiagnosticInfo", "(", "getKindID", "(", ")", ",", "Severity", ")", ",", "Description", "(", "Desc", ")", ",", "Fn", "(", "Fn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUISelLowering1", "Func": "DiagnosticInfoUnsupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41969, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMPED", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "BREV", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "case", "", ":", "break", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering1", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41970, "Length": 251, "Cover_Rate": 0.8256578947368421} {"Template_token": ["", "bool", "TargetLowering", "::", "isHWFalseValue", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")", ";", "}"], "ground_truth": ["if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{"], "File": "AMDGPUISelLowering1", "Func": "isHWFalseValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41972, "Length": 52, "Cover_Rate": 0.8125} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "return", "C", "->", "isNullValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering1", "Func": "isHWFalseValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41973, "Length": 23, "Cover_Rate": 0.359375} {"Template_token": ["", "return", "CFP", "->", "isExactlyValue", "(", "", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "return", "C", "->", "isAllOnesValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering1", "Func": "isHWTrueValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41974, "Length": 32, "Cover_Rate": 0.5245901639344263} {"Template_token": ["", "bool", "TargetLowering", "::", "isHWTrueValue", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{"], "ground_truth": ["return", "CFP", "->", "isExactlyValue", "(", "", ")", ";"], "File": "AMDGPUISelLowering1", "Func": "isHWTrueValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41975, "Length": 33, "Cover_Rate": 0.5409836065573771} {"Template_token": ["", "}", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "SExtValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Store", "->", "getValue", "(", ")", ")", ";", "SDValue", "MaskedValue", "=", "DAG", ".", "getZeroExtendInReg", "(", "SExtValue", ",", "DL", ",", "MemVT", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "MaskedValue", ",", "ShiftAmt", ")", ";", "SDValue", "DstMask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ",", "ShiftAmt", ")", ";", "DstMask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DstMask", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Dst", ",", "DstMask", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Dst", ",", "ShiftedValue", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Value", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering1", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41978, "Length": 296, "Cover_Rate": 0.5481481481481482} {"Template_token": ["", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "Store", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", "&&", "MemVT", ".", "bitsLT", "(", "", ")", ")", "{", "unsigned", "Mask", "=", "", ";", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "Mask", "=", "", ";", "}", "else", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "Mask", "=", "", ";", "}", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "SExtValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Store", "->", "getValue", "(", ")", ")", ";", "SDValue", "MaskedValue", "=", "DAG", ".", "getZeroExtendInReg", "(", "SExtValue", ",", "DL", ",", "MemVT", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "MaskedValue", ",", "ShiftAmt", ")", ";"], "ground_truth": ["SDValue", "DstMask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ",", "ShiftAmt", ")", ";"], "File": "AMDGPUISelLowering1", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41979, "Length": 265, "Cover_Rate": 0.49074074074074076} {"Template_token": ["", "DP", "<<", "", "<<", "getDescription", "(", ")", "<<", "", "<<", "Fn", ".", "getName", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering1", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41980, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "Load", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "Load", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LoLoad", ",", "HiLoad", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LoLoad", ".", "getValue", "(", "", ")", ",", "HiLoad", ".", "getValue", "(", "", ")", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering1", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41982, "Length": 244, "Cover_Rate": 0.6354166666666666} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Val", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "EVT", "PtrVT", "=", "BasePtr", ".", "getValueType", "(", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ")", ";", "MachinePointerInfo", "SrcValue", "(", "Store", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", ";", "SDValue", "LoStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Lo", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "Store", "->", "isNonTemporal", "(", ")", ",", "Store", "->", "isVolatile", "(", ")", ",", "Store", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["SDValue", "HiStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Hi", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "Store", "->", "isNonTemporal", "(", ")", ",", "Store", "->", "isVolatile", "(", ")", ",", "Store", "->", "getAlignment", "(", ")", ")", ";"], "File": "AMDGPUISelLowering1", "Func": "SplitVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41983, "Length": 214, "Cover_Rate": 0.656441717791411} {"Template_token": ["", "return", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", ",", "VT", ",", "SDLoc", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering21", "Func": "CreateLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41985, "Length": 22, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "SDValue", "CreateLiveInRegisterRaw", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "Register", "Reg", ",", "EVT", "VT", ")", "const", "{", "return", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", ",", "VT", ",", "SDLoc", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering21", "Func": "CreateLiveInRegisterRaw", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41986, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "TRAP", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "", ":", "break", ";"], "ground_truth": ["NODE_NAME_CASE", "(", "INIT_EXEC", ")", "NODE_NAME_CASE", "(", "INIT_EXEC_FROM_INPUT", ")", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "case", "", ":", "break", ";"], "File": "AMDGPUISelLowering23", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41990, "Length": 398, "Cover_Rate": 0.8923766816143498} {"Template_token": ["", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "TC_RETURN", ")", "NODE_NAME_CASE", "(", "TRAP", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "FFBL_B32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "MAD_I64_I32", ")", "NODE_NAME_CASE", "(", "MAD_U64_U32", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "INIT_EXEC", ")", "NODE_NAME_CASE", "(", "INIT_EXEC_FROM_INPUT", ")", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT_X3", ")", "NODE_NAME_CASE", "(", "TBUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SWAP", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_ADD", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SUB", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SMIN", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_UMIN", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_UMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_AND", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_OR", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_XOR", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_CMPSWAP", ")", "case", "", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering27", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41994, "Length": 480, "Cover_Rate": 0.9195402298850575} {"Template_token": ["", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "TC_RETURN", ")", "NODE_NAME_CASE", "(", "TRAP", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "FFBL_B32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "MAD_I64_I32", ")", "NODE_NAME_CASE", "(", "MAD_U64_U32", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "INIT_EXEC", ")", "NODE_NAME_CASE", "(", "INIT_EXEC_FROM_INPUT", ")", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT_X3", ")", "NODE_NAME_CASE", "(", "TBUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SWAP", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_ADD", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SUB", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SMIN", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_UMIN", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_UMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_AND", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_OR", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_XOR", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_CMPSWAP", ")", "case", "", ":", "break", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUISelLowering27", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41995, "Length": 478, "Cover_Rate": 0.9157088122605364} {"Template_token": ["", "NODE_NAME_CASE", "(", "LOAD_D16_HI", ")", "NODE_NAME_CASE", "(", "LOAD_D16_LO", ")", "NODE_NAME_CASE", "(", "LOAD_D16_HI_I8", ")", "NODE_NAME_CASE", "(", "LOAD_D16_HI_U8", ")", "NODE_NAME_CASE", "(", "LOAD_D16_LO_I8", ")", "NODE_NAME_CASE", "(", "LOAD_D16_LO_U8", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "TBUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "TBUFFER_LOAD_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "DS_ORDERED_COUNT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "ATOMIC_LOAD_FMIN", ")", "NODE_NAME_CASE", "(", "ATOMIC_LOAD_FMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_UBYTE", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_USHORT", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_BYTE", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_SHORT", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "SBUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_BYTE", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_SHORT", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "BUFFER_STORE_FORMAT_D16", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SWAP", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_ADD", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SUB", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SMIN", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_UMIN", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_SMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_UMAX", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_AND", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_OR", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_XOR", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_CMPSWAP", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_CSUB", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_FADD", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_FMIN", ")", "NODE_NAME_CASE", "(", "BUFFER_ATOMIC_FMAX", ")", "case", "", ":", "break", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUISelLowering29", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41997, "Length": 201, "Cover_Rate": 0.3338870431893688} {"Template_token": ["", "return", "DAG", ".", "ComputeMinSignedBits", "(", "Op", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering29", "Func": "numBitsSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 41998, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "numbers", "::", "ln2f", ")", ";", "case", "", ":"], "ground_truth": ["return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";"], "File": "AMDGPUISelLowering31", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42002, "Length": 144, "Cover_Rate": 0.39669421487603307} {"Template_token": ["", "if", "(", "Opc", "==", "", ")", "Known", ".", "Zero", "=", "APInt", "::", "getHighBitsSet", "(", "", ",", "", "-", "Width", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "Known", ".", "Zero", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "KnownBits", "LHSKnown", ",", "RHSKnown", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "LHSKnown", ",", "Depth", "+", "", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "RHSKnown", ",", "Depth", "+", "", ")", ";", "unsigned", "TrailZ", "=", "LHSKnown", ".", "countMinTrailingZeros", "(", ")", "+", "RHSKnown", ".", "countMinTrailingZeros", "(", ")", ";", "Known", ".", "Zero", ".", "setLowBits", "(", "std", "::", "min", "(", "TrailZ", ",", "", ")", ")", ";", "unsigned", "LHSValBits", "=", "", "-", "std", "::", "max", "(", "LHSKnown", ".", "countMinSignBits", "(", ")", ",", "", ")", ";", "unsigned", "RHSValBits", "=", "", "-", "std", "::", "max", "(", "RHSKnown", ".", "countMinSignBits", "(", ")", ",", "", ")", ";"], "ground_truth": ["unsigned", "MaxValBits", "=", "std", "::", "min", "(", "LHSValBits", "+", "RHSValBits", ",", "", ")", ";"], "File": "AMDGPUISelLowering37", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42008, "Length": 187, "Cover_Rate": 0.3903966597077244} {"Template_token": ["", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "Known", ".", "Zero", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "KnownBits", "LHSKnown", ",", "RHSKnown", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "LHSKnown", ",", "Depth", "+", "", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "RHSKnown", ",", "Depth", "+", "", ")", ";", "unsigned", "TrailZ", "=", "LHSKnown", ".", "countMinTrailingZeros", "(", ")", "+", "RHSKnown", ".", "countMinTrailingZeros", "(", ")", ";", "Known", ".", "Zero", ".", "setLowBits", "(", "std", "::", "min", "(", "TrailZ", ",", "", ")", ")", ";", "unsigned", "LHSValBits", "=", "", "-", "std", "::", "max", "(", "LHSKnown", ".", "countMinSignBits", "(", ")", ",", "", ")", ";", "unsigned", "RHSValBits", "=", "", "-", "std", "::", "max", "(", "RHSKnown", ".", "countMinSignBits", "(", ")", ",", "", ")", ";", "unsigned", "MaxValBits", "=", "std", "::", "min", "(", "LHSValBits", "+", "RHSValBits", ",", "", ")", ";", "if", "(", "MaxValBits", ">=", "", ")", "break", ";", "bool", "Negative", "=", "false", ";", "if", "(", "Opc", "==", "", ")", "{", "bool", "LHSNegative", "=", "!", "!", "(", "LHSKnown", ".", "One", "&", "(", "", "<<", "", ")", ")", ";", "bool", "LHSPositive", "=", "!", "!", "(", "LHSKnown", ".", "Zero", "&", "(", "", "<<", "", ")", ")", ";", "bool", "RHSNegative", "=", "!", "!", "(", "RHSKnown", ".", "One", "&", "(", "", "<<", "", ")", ")", ";", "bool", "RHSPositive", "=", "!", "!", "(", "RHSKnown", ".", "Zero", "&", "(", "", "<<", "", ")", ")", ";", "if", "(", "(", "!", "LHSNegative", "&&", "!", "LHSPositive", ")", "||", "(", "!", "RHSNegative", "&&", "!", "RHSPositive", ")", ")", "break", ";", "Negative", "=", "(", "LHSNegative", "&&", "RHSPositive", ")", "||", "(", "LHSPositive", "&&", "RHSNegative", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering37", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42009, "Length": 279, "Cover_Rate": 0.5824634655532359} {"Template_token": ["", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "TC_RETURN", ")", "NODE_NAME_CASE", "(", "TRAP", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "", ":", "break", ";"], "ground_truth": ["NODE_NAME_CASE", "(", "INIT_EXEC", ")", "NODE_NAME_CASE", "(", "INIT_EXEC_FROM_INPUT", ")", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT_X3", ")", "NODE_NAME_CASE", "(", "TBUFFER_LOAD_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "case", "", ":", "break", ";"], "File": "AMDGPUISelLowering37", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42010, "Length": 425, "Cover_Rate": 0.9279475982532751} {"Template_token": ["", "if", "(", "const", "ExternalSymbolSDNode", "*", "G", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getSymbol", "(", ")", ";", "else", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "FuncName", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "DiagnosticInfoUnsupported", "NoCalls", "(", "Fn", ",", "Reason", "+", "FuncName", ",", "CLI", ".", "DL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoCalls", ")", ";", "if", "(", "!", "CLI", ".", "IsTailCall", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "CLI", ".", "Ins", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "InVals", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "CLI", ".", "Ins", "[", "I", "]", ".", "VT", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getEntryNode", "(", ")", ";"], "File": "AMDGPUISelLowering37", "Func": "lowerUnhandledCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42011, "Length": 139, "Cover_Rate": 0.702020202020202} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "SDValue", "X", "=", "LHS", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "RHSVal", "==", "", "&&", "X", ".", "getValueType", "(", ")", "==", "", "&&", "isTypeLegal", "(", "", ")", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";", "}", "if", "(", "VT", "!=", "", ")", "break", ";", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "X", ",", "Known", ")", ";", "unsigned", "LZ", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "LZ", "<", "RHSVal", ")", "break", ";", "EVT", "XVT", "=", "X", ".", "getValueType", "(", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "XVT", ",", "X", ",", "SDValue", "(", "RHS", ",", "", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Shl", ",", "SL", ",", "VT", ")", ";", "}", "case", "", ":", "if", "(", "!", "isOrEquivalentToAdd", "(", "DAG", ",", "LHS", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "{", "if", "(", "ConstantSDNode", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ")", "{", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "SDValue", "(", "RHS", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "C2V", "=", "DAG", ".", "getConstant", "(", "C2", "->", "getAPIntValue", "(", ")", "<<", "RHSVal", ",", "SDLoc", "(", "C2", ")", ",", "VT", ")", ";"], "File": "AMDGPUISelLowering37", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42012, "Length": 262, "Cover_Rate": 0.4628975265017668} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "LHS", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "X", "=", "LHS", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "RHSVal", "==", "", "&&", "X", ".", "getValueType", "(", ")", "==", "", "&&", "isTypeLegal", "(", "", ")", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";", "}", "if", "(", "VT", "!=", "", ")", "break", ";", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "X", ",", "Known", ")", ";", "unsigned", "LZ", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "LZ", "<", "RHSVal", ")", "break", ";", "EVT", "XVT", "=", "X", ".", "getValueType", "(", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "XVT", ",", "X", ",", "SDValue", "(", "RHS", ",", "", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Shl", ",", "SL", ",", "VT", ")", ";", "}", "case", "", ":"], "ground_truth": ["if", "(", "!", "isOrEquivalentToAdd", "(", "DAG", ",", "LHS", ")", ")", "break", ";"], "File": "AMDGPUISelLowering37", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42013, "Length": 215, "Cover_Rate": 0.37985865724381623} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachinePointerInfo", "DstInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "StackPtr", ",", "PtrOffset", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "SL", ",", "ArgVal", ",", "Ptr", ",", "DstInfo", ",", "", ",", "MachineMemOperand", "::", "MODereferenceable", ")", ";", "return", "Store", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering37", "Func": "storeStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42014, "Length": 82, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "CC__Kernel", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "return", "CC_", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUISelLowering38", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42015, "Length": 33, "Cover_Rate": 0.4714285714285714} {"Template_token": ["", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "TRAP", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "case", "", ":", "break", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering38", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42016, "Length": 400, "Cover_Rate": 0.91324200913242} {"Template_token": ["", "switch", "(", "(", "", ")", "Opcode", ")", "{", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "TRAP", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "", ":", "break", ";"], "ground_truth": ["NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "case", "", ":", "break", ";"], "File": "AMDGPUISelLowering38", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42017, "Length": 413, "Cover_Rate": 0.9429223744292238} {"Template_token": ["", "case", "", ":", "{", "assert", "(", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "&&", "", ")", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "WidthVal", "==", "", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "OffsetVal", "==", "", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "", "-", "WidthVal", "+", "", ")", ":", "(", "", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";", "}", "return", "DAG", ".", "getZeroExtendInReg", "(", "BitsFrom", ",", "DL", ",", "SmallVT", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BitsFrom", ")", ")", "{", "if", "(", "Signed", ")", "{", "return", "constantFoldBFE", "<", "int32_t", ">", "(", "DAG", ",", "CVal", "->", "getSExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "return", "constantFoldBFE", "<", "uint32_t", ">", "(", "DAG", ",", "CVal", "->", "getZExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "if", "(", "(", "OffsetVal", "+", "WidthVal", ")", ">=", "", ")", "{", "SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "OffsetVal", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "Signed", "?", "", ":", "", ",", "DL", ",", "", ",", "BitsFrom", ",", "ShiftVal", ")", ";", "}", "if", "(", "BitsFrom", ".", "hasOneUse", "(", ")", ")", "{", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "", ",", "OffsetVal", ",", "OffsetVal", "+", "WidthVal", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "ShrinkDemandedConstant", "(", "BitsFrom", ",", "Demanded", ",", "TLO", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "BitsFrom", ",", "Demanded", ",", "KnownZero", ",", "KnownOne", ",", "TLO", ")", ")", "{", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "return", "performLoadCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performStoreCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering38", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42019, "Length": 471, "Cover_Rate": 0.3744038155802862} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "break", ";", "case", "", ":", "{", "const", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "L", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "Subtarget", "->", "getAS", "(", ")", ".", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";", "return", "false", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering39", "Func": "isSDNodeAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42021, "Length": 65, "Cover_Rate": 0.45774647887323944} {"Template_token": ["", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "{", "unsigned", "IntrID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrID", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering39", "Func": "isSDNodeAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42022, "Length": 67, "Cover_Rate": 0.47183098591549294} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "const", "RegisterSDNode", "*", "R", "=", "nullptr", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ")", ";", "}", "else", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "R", ")", "{", "const", "MachineFunction", "*", "MF", "=", "FLI", "->", "MF", ";", "const", "Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "TRI", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", ")", "return", "true", ";", "else", "if", "(", "!", "", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "}", "return", "!", "DA", "||", "DA", "->", "isDivergent", "(", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ")", ";", "}", "}", "break", ";", "case", "", ":", "{", "const", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "L", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "Subtarget", "->", "getAS", "(", ")", ".", "PRIVATE_ADDRESS", ")", "return", "true", ";", "}", "break", ";", "case", "", ":", "return", "true", ";", "break", ";", "case", "", ":", "{", "}", "return", "", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "", ":", "return", "", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering39", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42023, "Length": 348, "Cover_Rate": 0.8426150121065376} {"Template_token": ["", "case", "", ":", "{", "const", "RegisterSDNode", "*", "R", "=", "nullptr", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ")", ";", "}", "else", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "R", ")", "{", "const", "MachineFunction", "*", "MF", "=", "FLI", "->", "MF", ";", "const", "Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "TRI", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", ")", "return", "true", ";", "else", "if", "(", "!", "", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "}", "return", "!", "DA", "||", "DA", "->", "isDivergent", "(", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ")", ";", "}", "}", "break", ";", "case", "", ":", "{", "const", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "L", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "Subtarget", "->", "getAS", "(", ")", ".", "PRIVATE_ADDRESS", ")", "return", "true", ";", "}", "break", ";", "case", "", ":", "return", "true", ";", "break", ";", "case", "", ":", "{"], "ground_truth": ["}"], "File": "AMDGPUISelLowering39", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42024, "Length": 287, "Cover_Rate": 0.6949152542372882} {"Template_token": ["", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "return", "true", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "BO", "=", "dyn_cast", "<", "BinaryWithFlagsSDNode", ">", "(", "Op", ")", ")", "return", "BO", "->", "Flags", ".", "hasNoSignedZeros", "(", ")", ";"], "File": "AMDGPUISelLowering39", "Func": "mayIgnoreSignedZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42025, "Length": 37, "Cover_Rate": 0.7551020408163265} {"Template_token": ["", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "OffsetVal", "==", "", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "", "-", "WidthVal", "+", "", ")", ":", "(", "", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";", "}", "return", "DAG", ".", "getZeroExtendInReg", "(", "BitsFrom", ",", "DL", ",", "SmallVT", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BitsFrom", ")", ")", "{", "if", "(", "Signed", ")", "{", "return", "constantFoldBFE", "<", "int32_t", ">", "(", "DAG", ",", "CVal", "->", "getSExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "return", "constantFoldBFE", "<", "uint32_t", ">", "(", "DAG", ",", "CVal", "->", "getZExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "if", "(", "(", "OffsetVal", "+", "WidthVal", ")", ">=", "", "&&", "!", "(", "Subtarget", "->", "hasSDWA", "(", ")", "&&", "OffsetVal", "==", "", "&&", "WidthVal", "==", "", ")", ")", "{", "SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "OffsetVal", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "Signed", "?", "", ":", "", ",", "DL", ",", "", ",", "BitsFrom", ",", "ShiftVal", ")", ";", "}", "if", "(", "BitsFrom", ".", "hasOneUse", "(", ")", ")", "{", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "", ",", "OffsetVal", ",", "OffsetVal", "+", "WidthVal", ")", ";", "KnownBits", "Known", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "ShrinkDemandedConstant", "(", "BitsFrom", ",", "Demanded", ",", "TLO", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "BitsFrom", ",", "Demanded", ",", "Known", ",", "TLO", ")", ")", "{", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "return", "performLoadCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performStoreCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClampCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "if", "(", "const", "auto", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "{", "const", "APFloat", "&", "Val", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "APFloat", "One", "(", "Val", ".", "getSemantics", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getConstantFP", "(", "One", "/", "Val", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering39", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42026, "Length": 492, "Cover_Rate": 0.3775901765157329} {"Template_token": ["", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Elt0", "=", "Vec", ".", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Elt0", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<=", "EltVT", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "EltVT", ".", "isFloatingPoint", "(", ")", ")", "{", "Elt0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ".", "changeTypeToInteger", "(", ")", ",", "Elt0", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Elt0", ")", ";", "}", "}", "}", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "auto", "K", "=", "isConstOrConstSplat", "(", "Src", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "", "*", "K", "->", "getZExtValue", "(", ")", "==", "Src", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", ")", "{", "SDValue", "BV", "=", "stripBitcast", "(", "Src", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "BV", ".", "getOpcode", "(", ")", "==", "", "&&", "BV", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "", ")", "{", "SDValue", "SrcElt", "=", "BV", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcEltVT", "=", "SrcElt", ".", "getValueType", "(", ")", ";", "if", "(", "SrcEltVT", ".", "isFloatingPoint", "(", ")", ")", "{", "SrcElt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SrcEltVT", ".", "changeTypeToInteger", "(", ")", ",", "SrcElt", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "SrcElt", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUISelLowering39", "Func": "performTruncateCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42028, "Length": 241, "Cover_Rate": 0.3837579617834395} {"Template_token": ["", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMPED", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "case", "", ":", "break", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUISelLowering45", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42032, "Length": 275, "Cover_Rate": 0.9046052631578947} {"Template_token": ["", "Op", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", "", ")", ";", "break", ";", "case", "", ":", "return", "LowerGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFrameIndex", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_NT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTLZ", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering45", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42033, "Length": 241, "Cover_Rate": 0.7699680511182109} {"Template_token": ["", "SDValue", "False", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "return", "CombineFMinMaxLegacy", "(", "SDLoc", "(", "N", ")", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ",", "DCI", ")", ";", "return", "performCtlzCombine", "(", "SDLoc", "(", "N", ")", ",", "Cond", ",", "True", ",", "False", ",", "DCI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering45", "Func": "performSelectCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42034, "Length": 63, "Cover_Rate": 0.4012738853503185} {"Template_token": ["", "SDValue", "LHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CC", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "True", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["SDValue", "False", "=", "N", "->", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelLowering45", "Func": "performSelectCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42035, "Length": 50, "Cover_Rate": 0.3184713375796178} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering48", "Func": "fnegFoldsIntoOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42038, "Length": 33, "Cover_Rate": 0.375} {"Template_token": ["", "return", "performMulLoHi24Combine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFNegCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "{", "assert", "(", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "&&", "", ")", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "WidthVal", "==", "", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "OffsetVal", "==", "", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "", "-", "WidthVal", "+", "", ")", ":", "(", "", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";", "}", "return", "DAG", ".", "getZeroExtendInReg", "(", "BitsFrom", ",", "DL", ",", "SmallVT", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BitsFrom", ")", ")", "{", "if", "(", "Signed", ")", "{", "return", "constantFoldBFE", "<", "int32_t", ">", "(", "DAG", ",", "CVal", "->", "getSExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "return", "constantFoldBFE", "<", "uint32_t", ">", "(", "DAG", ",", "CVal", "->", "getZExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "if", "(", "(", "OffsetVal", "+", "WidthVal", ")", ">=", "", ")", "{", "SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "OffsetVal", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "Signed", "?", "", ":", "", ",", "DL", ",", "", ",", "BitsFrom", ",", "ShiftVal", ")", ";", "}", "if", "(", "BitsFrom", ".", "hasOneUse", "(", ")", ")", "{", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "", ",", "OffsetVal", ",", "OffsetVal", "+", "WidthVal", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";"], "ground_truth": ["TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";"], "File": "AMDGPUISelLowering48", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42039, "Length": 427, "Cover_Rate": 0.3700173310225303} {"Template_token": ["", "SDValue", "RHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "", ")", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ")", ";", "else", "LHS", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "RHS", ".", "getOpcode", "(", ")", "!=", "", ")", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "else", "RHS", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ",", "RHS", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "DAG", ".", "ReplaceAllUsesWith", "(", "N0", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Res", ")", ")", ";", "return", "Res", ";", "}", "case", "", ":", "case", "", ":", "{", "SDValue", "LHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "LHS", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "else", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "RHS", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "else", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "LHS", ",", "RHS", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "DAG", ".", "ReplaceAllUsesWith", "(", "N0", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Res", ")", ")", ";", "return", "Res", ";", "}", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["if", "(", "!", "mayIgnoreSignedZero", "(", "N0", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering48", "Func": "performFNegCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42040, "Length": 296, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "SDValue", "Folded", "=", "foldFreeOpFromSelect", "(", "DCI", ",", "SDValue", "(", "N", ",", "", ")", ")", ")", "return", "Folded", ";", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "LHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CC", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "True", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "False", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "(", "DAG", ".", "isConstantValueOfAnyType", "(", "True", ")", "||", "DAG", ".", "isConstantValueOfAnyType", "(", "True", ")", ")", "&&", "(", "!", "DAG", ".", "isConstantValueOfAnyType", "(", "False", ")", "&&", "!", "DAG", ".", "isConstantValueOfAnyType", "(", "False", ")", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "", "NewCC", "=", "getSetCCInverse", "(", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ",", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", ";", "SDValue", "NewCond", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "Cond", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "NewCC", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewCond", ",", "False", ",", "True", ")", ";", "}", "}"], "ground_truth": ["if", "(", "VT", "==", "", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{"], "File": "AMDGPUISelLowering48", "Func": "performSelectCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42041, "Length": 248, "Cover_Rate": 0.779874213836478} {"Template_token": ["", "else", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "NewVT", ",", "SL", ",", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewLoad", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "BC", ",", "NewLoad", ".", "getValue", "(", "", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", "N", ",", "", ")", ";"], "File": "AMDGPUISelLowering49", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42042, "Length": 146, "Cover_Rate": 0.42441860465116277} {"Template_token": ["", "if", "(", "!", "SN", "->", "isSimple", "(", ")", "||", "!", "", "(", "SN", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "SN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Align", "=", "SN", "->", "getAlignment", "(", ")", ";", "if", "(", "Align", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "SN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Align", ",", "SN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "scalarizeVectorStore", "(", "SN", ",", "DAG", ")", ";", "return", "expandUnalignedStore", "(", "SN", ",", "DAG", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering49", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42043, "Length": 160, "Cover_Rate": 0.5047318611987381} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ")", ";", "}", "else", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "R", ")", "{", "const", "MachineFunction", "*", "MF", "=", "FLI", "->", "MF", ";", "const", "Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "TRI", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", ")", "return", "true", ";", "else", "if", "(", "!", "", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "}", "return", "!", "DA", "||", "DA", "->", "isDivergent", "(", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ")", ";", "}", "}", "break", ";", "case", "", ":", "{", "const", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "L", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "Subtarget", "->", "getAS", "(", ")", ".", "PRIVATE_ADDRESS", ")", "return", "true", ";", "}", "break", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering57", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42044, "Length": 288, "Cover_Rate": 0.6808510638297872} {"Template_token": ["", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "", ")", ")", "return", "true", ";", "else", "if", "(", "!", "", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "}", "return", "!", "DA", "||", "DA", "->", "isDivergent", "(", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ")", ";", "}", "}", "break", ";", "case", "", ":", "{"], "ground_truth": ["const", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";"], "File": "AMDGPUISelLowering57", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42045, "Length": 137, "Cover_Rate": 0.32387706855791965} {"Template_token": ["", "if", "(", "DestVT", "==", "", "&&", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FpToInt32", "=", "DAG", ".", "getNode", "(", "OpOpcode", ",", "DL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FpToInt32", ")", ";", "}", "if", "(", "SrcVT", "==", "", "||", "(", "SrcVT", "==", "", "&&", "Src", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{"], "ground_truth": ["SDLoc", "DL", "(", "Op", ")", ";"], "File": "AMDGPUISelLowering60", "Func": "LowerFP_TO_INT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42048, "Length": 81, "Cover_Rate": 0.3201581027667984} {"Template_token": ["", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "RETURN", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "", ":", "break", ";"], "ground_truth": ["NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "case", "", ":", "break", ";"], "File": "AMDGPUISelLowering66", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42051, "Length": 377, "Cover_Rate": 0.908433734939759} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerINTRINC_WO_CHAIN", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "return", "Op", ";", "case", "", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUISelLowering66", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42052, "Length": 95, "Cover_Rate": 0.6737588652482269} {"Template_token": ["", "default", ":", "return", "Op", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering66", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42053, "Length": 44, "Cover_Rate": 0.3120567375886525} {"Template_token": ["", "SDValue", "NEG_RCP_LO", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ",", "RCP_LO", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ";", "const", "EVT", "CCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "CmpRcpHiZero", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CCVT", ",", "RCP_HI", ",", "Zero", ",", "", ")", ";", "SDValue", "ABS_RCP_LO", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "CmpRcpHiZero", ",", "NEG_RCP_LO", ",", "RCP_LO", ")", ";", "SDValue", "E", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "ABS_RCP_LO", ",", "RCP", ")", ";", "SDValue", "RCP_A_E", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RCP", ",", "E", ")", ";", "SDValue", "RCP_S_E", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RCP", ",", "E", ")", ";", "SDValue", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "CmpRcpHiZero", ",", "RCP_A_E", ",", "RCP_S_E", ")", ";", "SDValue", "Quotient", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Tmp0", ",", "Num", ")", ";", "SDValue", "Num_S_Remainder", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Quotient", ",", "Den", ")", ";", "SDValue", "Remainder", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Num", ",", "Num_S_Remainder", ")", ";", "SDValue", "Remainder_GE_Den", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CCVT", ",", "Remainder", ",", "Den", ",", "", ")", ";", "SDValue", "Remainder_GE_Zero", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CCVT", ",", "Num", ",", "Num_S_Remainder", ",", "", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CCVT", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";", "SDValue", "Quotient_A_One", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Quotient_S_One", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";"], "ground_truth": ["SDValue", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Tmp1", ",", "Quotient_A_One", ",", "Quotient", ")", ";"], "File": "AMDGPUISelLowering6", "Func": "LowerUDIVREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42055, "Length": 358, "Cover_Rate": 0.5203488372093024} {"Template_token": ["", "SDValue", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "CmpRcpHiZero", ",", "RCP_A_E", ",", "RCP_S_E", ")", ";", "SDValue", "Quotient", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Tmp0", ",", "Num", ")", ";", "SDValue", "Num_S_Remainder", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Quotient", ",", "Den", ")", ";", "SDValue", "Remainder", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Num", ",", "Num_S_Remainder", ")", ";", "SDValue", "Remainder_GE_Den", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CCVT", ",", "Remainder", ",", "Den", ",", "", ")", ";", "SDValue", "Remainder_GE_Zero", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CCVT", ",", "Num", ",", "Num_S_Remainder", ",", "", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CCVT", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";", "SDValue", "Quotient_A_One", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Quotient_S_One", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Tmp1", ",", "Quotient_A_One", ",", "Quotient", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Remainder_GE_Zero", ",", "Div", ",", "Quotient_S_One", ")", ";", "SDValue", "Remainder_S_Den", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Remainder", ",", "Den", ")", ";", "SDValue", "Remainder_A_Den", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Remainder", ",", "Den", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Tmp1", ",", "Remainder_S_Den", ",", "Remainder", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Remainder_GE_Zero", ",", "Rem", ",", "Remainder_A_Den", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "Div", ",", "Rem", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering6", "Func": "LowerUDIVREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42056, "Length": 319, "Cover_Rate": 0.4636627906976744} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelLowering77", "Func": "fnegFoldsIntoOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42057, "Length": 46, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "LHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "isConstantFPZero", "(", "RHS", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NegLHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ")", ";", "SDValue", "NegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "unsigned", "Opposite", "=", "inverseMinMax", "(", "Opc", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opposite", ",", "SL", ",", "VT", ",", "NegLHS", ",", "NegRHS", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "DAG", ".", "ReplaceAllUsesWith", "(", "N0", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Res", ")", ")", ";", "return", "Res", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "CvtSrc", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "CvtSrc", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "CvtSrc", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "CvtSrc", ".", "getValueType", "(", ")", ",", "CvtSrc", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "Neg", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "}", "case", "", ":", "{", "SDValue", "CvtSrc", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "CvtSrc", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "CvtSrc", ".", "getOperand", "(", "", ")", ",", "N0", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "CvtSrc", ".", "getValueType", "(", ")", ",", "CvtSrc", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Neg", ",", "N0", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "{", "SDLoc", "SL", "(", "N", ")", ";"], "ground_truth": ["SDValue", "Src", "=", "N0", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelLowering77", "Func": "performFNegCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42058, "Length": 391, "Cover_Rate": 0.3347602739726027} {"Template_token": ["", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "case", "", ":", "break", ";"], "ground_truth": ["NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "case", "", ":", "break", ";"], "File": "AMDGPUISelLowering83", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42060, "Length": 290, "Cover_Rate": 0.8841463414634146} {"Template_token": ["", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "Type", "*", "EltType", "=", "GV", "->", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "EltType", ")", ";", "unsigned", "Alignment", "=", "DL", ".", "getPrefTypeAlignment", "(", "EltType", ")", ";", "MVT", "PrivPtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "MVT", "ConstPtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "int", "FI", "=", "FrameInfo", "->", "CreateStackObject", "(", "Size", ",", "Alignment", ",", "false", ")", ";", "SDValue", "InitPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PrivPtrVT", ")", ";", "const", "GlobalVariable", "*", "Var", "=", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "Var", "->", "hasInitializer", "(", ")", ")", "{", "return", "DAG", ".", "getZExtOrTrunc", "(", "InitPtr", ",", "SDLoc", "(", "Op", ")", ",", "ConstPtrVT", ")", ";", "}", "const", "Constant", "*", "Init", "=", "Var", "->", "getInitializer", "(", ")", ";", "SmallVector", "<", "SDNode", "*", ",", "", ">", "WorkList", ";", "for", "(", "SDNode", "::", "use_iterator", "I", "=", "DAG", ".", "getEntryNode", "(", ")", "->", "use_begin", "(", ")", ",", "E", "=", "DAG", ".", "getEntryNode", "(", ")", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", "&&", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "WorkList", ".", "push_back", "(", "*", "I", ")", ";", "}", "SDValue", "Chain", "=", "LowerConstantInitializer", "(", "Init", ",", "GV", ",", "InitPtr", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ")", ";", "for", "(", "SmallVector", "<", "SDNode", "*", ",", "", ">", "::", "iterator", "I", "=", "WorkList", ".", "begin", "(", ")", ",", "E", "=", "WorkList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "*", "I", ")", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "(", "*", "I", ")", "->", "getOperand", "(", "i", ")", ")", ";", "}", "DAG", ".", "UpdateNodeOperands", "(", "*", "I", ",", "Ops", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getZExtOrTrunc", "(", "InitPtr", ",", "SDLoc", "(", "Op", ")", ",", "ConstPtrVT", ")", ";"], "File": "AMDGPUISelLowering84", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42063, "Length": 353, "Cover_Rate": 0.6054888507718696} {"Template_token": ["", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUISelLowering84", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42064, "Length": 253, "Cover_Rate": 0.5163265306122449} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering84", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42065, "Length": 354, "Cover_Rate": 0.7224489795918367} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "unsigned", "Opc", "=", "(", "LHS", "==", "True", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "Opc", "=", "(", "LHS", "==", "True", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "Opc", "=", "(", "LHS", "==", "True", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "Opc", "=", "(", "LHS", "==", "True", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "}", "default", ":"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering86", "Func": "CombineIMinMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42067, "Length": 155, "Cover_Rate": 0.5698529411764706} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFrameIndex", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "Subtarget", "->", "getFrameLowering", "(", ")", ";", "FrameIndexSDNode", "*", "FIN", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Op", ")", ";", "unsigned", "FrameIndex", "=", "FIN", "->", "getIndex", "(", ")", ";"], "ground_truth": ["unsigned", "Offset", "=", "TFL", "->", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", ";"], "File": "AMDGPUISelLowering86", "Func": "LowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42068, "Length": 68, "Cover_Rate": 0.7010309278350515} {"Template_token": ["", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "WidthVal", "==", "", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "OffsetVal", "==", "", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "", "-", "WidthVal", "+", "", ")", ":", "(", "", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";", "}", "return", "DAG", ".", "getZeroExtendInReg", "(", "BitsFrom", ",", "DL", ",", "SmallVT", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BitsFrom", ")", ")", "{", "if", "(", "Signed", ")", "{", "return", "constantFoldBFE", "<", "int32_t", ">", "(", "DAG", ",", "CVal", "->", "getSExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "return", "constantFoldBFE", "<", "uint32_t", ">", "(", "DAG", ",", "CVal", "->", "getZExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ",", "DL", ")", ";", "}", "if", "(", "(", "OffsetVal", "+", "WidthVal", ")", ">=", "", ")", "{", "SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "OffsetVal", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "Signed", "?", "", ":", "", ",", "DL", ",", "", ",", "BitsFrom", ",", "ShiftVal", ")", ";", "}", "if", "(", "BitsFrom", ".", "hasOneUse", "(", ")", ")", "{", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "", ",", "OffsetVal", ",", "OffsetVal", "+", "WidthVal", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLO", ".", "ShrinkDemandedConstant", "(", "BitsFrom", ",", "Demanded", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "BitsFrom", ",", "Demanded", ",", "KnownZero", ",", "KnownOne", ",", "TLO", ")", ")", "{", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUISelLowering86", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42069, "Length": 396, "Cover_Rate": 0.5031766200762389} {"Template_token": ["", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "RETURN", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "case", "", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "case", "", ":", "break", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUISelLowering87", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42070, "Length": 294, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", "return", "true", ";", "const", "auto", "Flags", "=", "Op", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ";", "if", "(", "Flags", ".", "hasNoSignedZeros", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering88", "Func": "mayIgnoreSignedZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42071, "Length": 42, "Cover_Rate": 0.84} {"Template_token": ["", "if", "(", "RegisterVT", ".", "isInteger", "(", ")", ")", "{", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "State", ".", "getContext", "(", ")", ",", "MemoryBits", ")", ";", "}", "else", "if", "(", "RegisterVT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "!", "RegisterVT", ".", "getScalarType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", ";", "unsigned", "NumElements", "=", "RegisterVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "MemoryBits", "%", "NumElements", "==", "", ")", ";", "EVT", "ScalarVT", "=", "EVT", "::", "getIntegerVT", "(", "State", ".", "getContext", "(", ")", ",", "MemoryBits", "/", "NumElements", ")", ";", "MemVT", "=", "EVT", "::", "getVectorVT", "(", "State", ".", "getContext", "(", ")", ",", "ScalarVT", ",", "NumElements", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "MemVT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "MemVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";", "if", "(", "MemVT", ".", "isExtended", "(", ")", ")", "{", "assert", "(", "MemVT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", ";", "MemVT", "=", "MemVT", ".", "getPow2VectorType", "(", "State", ".", "getContext", "(", ")", ")", ";", "}", "unsigned", "PartOffset", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumRegs", ";", "++", "i", ")", "{"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "InIndex", "++", ",", "RegisterVT", ",", "BasePartOffset", "+", "PartOffset", ",", "MemVT", ".", "getSimpleVT", "(", ")", ",", "CCValAssign", "::", "Full", ")", ")", ";"], "File": "AMDGPUISelLowering91", "Func": "analyzeFormalArgumentsCompute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42072, "Length": 225, "Cover_Rate": 0.3146853146853147} {"Template_token": ["", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "Align", ")", "+", "AllocSize", ";", "SmallVector", "<", "EVT", ",", "", ">", "ValueVTs", ";", "SmallVector", "<", "uint64_t", ",", "", ">", "Offsets", ";", "ComputeValueVTs", "(", "*", "this", ",", "DL", ",", "BaseArgTy", ",", "ValueVTs", ",", "&", "Offsets", ",", "ArgOffset", ")", ";", "for", "(", "unsigned", "Value", "=", "", ",", "NumValues", "=", "ValueVTs", ".", "size", "(", ")", ";", "Value", "!=", "NumValues", ";", "++", "Value", ")", "{", "uint64_t", "BasePartOffset", "=", "Offsets", "[", "Value", "]", ";", "EVT", "ArgVT", "=", "ValueVTs", "[", "Value", "]", ";", "EVT", "MemVT", "=", "ArgVT", ";", "MVT", "RegisterVT", "=", "getRegisterTypeForCallingConv", "(", "Ctx", ",", "ArgVT", ")", ";", "unsigned", "NumRegs", "=", "getNumRegistersForCallingConv", "(", "Ctx", ",", "ArgVT", ")", ";", "if", "(", "!", "Subtarget", "->", "isAmdHsaOS", "(", ")", "&&", "(", "ArgVT", "==", "", "||", "ArgVT", "==", "", "||", "ArgVT", "==", "", ")", ")", "{", "MemVT", "=", "ArgVT", ".", "isInteger", "(", ")", "?", "", ":", "", ";", "}", "else", "if", "(", "NumRegs", "==", "", ")", "{", "if", "(", "ArgVT", ".", "isExtended", "(", ")", ")", "{", "MemVT", "=", "RegisterVT", ";", "}", "else", "{", "MemVT", "=", "ArgVT", ";", "}", "}", "else", "if", "(", "ArgVT", ".", "isVector", "(", ")", "&&", "RegisterVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getScalarType", "(", ")", "==", "RegisterVT", ".", "getScalarType", "(", ")", ")", "{", "assert", "(", "ArgVT", ".", "getVectorNumElements", "(", ")", ">", "RegisterVT", ".", "getVectorNumElements", "(", ")", ")", ";", "MemVT", "=", "RegisterVT", ";", "}", "else", "if", "(", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getVectorNumElements", "(", ")", "==", "NumRegs", ")", "{", "MemVT", "=", "ArgVT", ".", "getScalarType", "(", ")", ";", "}", "else", "if", "(", "ArgVT", ".", "isExtended", "(", ")", ")", "{", "MemVT", "=", "RegisterVT", ";", "}", "else", "{", "unsigned", "MemoryBits", "=", "ArgVT", ".", "getStoreSizeInBits", "(", ")", "/", "NumRegs", ";", "assert", "(", "ArgVT", ".", "getStoreSizeInBits", "(", ")", "%", "NumRegs", "==", "", ")", ";", "if", "(", "RegisterVT", ".", "isInteger", "(", ")", ")", "{", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "State", ".", "getContext", "(", ")", ",", "MemoryBits", ")", ";", "}", "else", "if", "(", "RegisterVT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "!", "RegisterVT", ".", "getScalarType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", ";", "unsigned", "NumElements", "=", "RegisterVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "MemoryBits", "%", "NumElements", "==", "", ")", ";"], "ground_truth": ["EVT", "ScalarVT", "=", "EVT", "::", "getIntegerVT", "(", "State", ".", "getContext", "(", ")", ",", "MemoryBits", "/", "NumElements", ")", ";"], "File": "AMDGPUISelLowering91", "Func": "analyzeFormalArgumentsCompute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42073, "Length": 376, "Cover_Rate": 0.5258741258741259} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "ExplicitArgOffset", "=", "ST", ".", "getExplicitKernelArgOffset", "(", "MF", ".", "getFunction", "(", ")", ")", ";", "unsigned", "Alignment", "=", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ";"], "ground_truth": ["uint64_t", "ArgOffset", "=", "alignTo", "(", "MFI", "->", "getExplicitKernArgSize", "(", ")", ",", "Alignment", ")", "+", "ExplicitArgOffset", ";"], "File": "AMDGPUISelLowering93", "Func": "getImplicitParameterOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42075, "Length": 53, "Cover_Rate": 0.48623853211009177} {"Template_token": ["", "uint32_t", "TargetLowering", "::", "getImplicitParameterOffset", "(", "const", "MachineFunction", "&", "MF", ",", "const", "ImplicitParameter", "Param", ")", "const", "{", "const", "MachineFunction", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunction", ">", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["unsigned", "ExplicitArgOffset", "=", "ST", ".", "getExplicitKernelArgOffset", "(", "MF", ".", "getFunction", "(", ")", ")", ";"], "File": "AMDGPUISelLowering93", "Func": "getImplicitParameterOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42076, "Length": 58, "Cover_Rate": 0.5321100917431193} {"Template_token": ["", "if", "(", "In", ".", "VT", ".", "isInteger", "(", ")", ")", "{", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "State", ".", "getContext", "(", ")", ",", "MemoryBits", ")", ";", "}", "else", "if", "(", "In", ".", "VT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "!", "In", ".", "VT", ".", "getScalarType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", ";", "unsigned", "NumElements", "=", "In", ".", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "MemoryBits", "%", "NumElements", "==", "", ")", ";", "EVT", "ScalarVT", "=", "EVT", "::", "getIntegerVT", "(", "State", ".", "getContext", "(", ")", ",", "MemoryBits", "/", "NumElements", ")", ";", "MemVT", "=", "EVT", "::", "getVectorVT", "(", "State", ".", "getContext", "(", ")", ",", "ScalarVT", ",", "NumElements", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "MemVT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "MemVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";", "if", "(", "MemVT", ".", "isExtended", "(", ")", ")", "{", "assert", "(", "MemVT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", ";"], "ground_truth": ["MemVT", "=", "MemVT", ".", "getPow2VectorType", "(", "State", ".", "getContext", "(", ")", ")", ";"], "File": "AMDGPUISelLowering94", "Func": "analyzeFormalArgumentsCompute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42080, "Length": 183, "Cover_Rate": 0.3376383763837638} {"Template_token": ["", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_NT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerCTLZ_CTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering94", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42081, "Length": 157, "Cover_Rate": 0.5032051282051282} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering99", "Func": "fnegFoldsIntoOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42082, "Length": 24, "Cover_Rate": 0.3287671232876712} {"Template_token": ["", "case", "", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerFP_TO_NT", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering99", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42083, "Length": 143, "Cover_Rate": 0.45980707395498394} {"Template_token": ["", "Op", "->", "dump", "(", "&", "DAG", ")", ";", "llvm_unreachable", "(", "", "", ")", ";", "break", ";", "case", "", ":", "return", "LowerGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering99", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42084, "Length": 192, "Cover_Rate": 0.617363344051447} {"Template_token": ["", "static", "bool", "allocateCCRegs", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "", "ArgFlags", ",", "CCState", "&", "State", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "NumRegs", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "RegList", "=", "makeArrayRef", "(", "RC", "->", "begin", "(", ")", ",", "NumRegs", ")", ";", "unsigned", "RegResult", "=", "State", ".", "AllocateReg", "(", "RegList", ")", ";", "if", "(", "RegResult", "==", "", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "RegResult", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering", "Func": "allocateCCRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42086, "Length": 93, "Cover_Rate": 0.9489795918367347} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "return", "allocateCCRegs", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ",", "&", "", ",", "", ")", ";", "}", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering", "Func": "allocateSGPRTuple", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42087, "Length": 40, "Cover_Rate": 0.41237113402061853} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["return", "allocateCCRegs", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ",", "&", "", ",", "", ")", ";"], "File": "AMDGPUISelLowering", "Func": "allocateSGPRTuple", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42088, "Length": 40, "Cover_Rate": 0.41237113402061853} {"Template_token": ["", "for", "(", "const", "Argument", "&", "Arg", ":", "Fn", ".", "args", "(", ")", ")", "{", "Type", "*", "BaseArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "BaseArgTy", ")", ";", "MaxAlign", "=", "std", "::", "max", "(", "Align", ",", "MaxAlign", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "BaseArgTy", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "Align", ")", "+", "ExplicitOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "Align", ")", "+", "AllocSize", ";", "SmallVector", "<", "EVT", ",", "", ">", "ValueVTs", ";", "SmallVector", "<", "uint64_t", ",", "", ">", "Offsets", ";", "ComputeValueVTs", "(", "*", "this", ",", "DL", ",", "BaseArgTy", ",", "ValueVTs", ",", "&", "Offsets", ",", "ArgOffset", ")", ";", "for", "(", "unsigned", "Value", "=", "", ",", "NumValues", "=", "ValueVTs", ".", "size", "(", ")", ";", "Value", "!=", "NumValues", ";", "++", "Value", ")", "{", "uint64_t", "BasePartOffset", "=", "Offsets", "[", "Value", "]", ";", "EVT", "ArgVT", "=", "ValueVTs", "[", "Value", "]", ";", "EVT", "MemVT", "=", "ArgVT", ";", "MVT", "RegisterVT", "=", "getRegisterTypeForCallingConv", "(", "Ctx", ",", "CC", ",", "ArgVT", ")", ";", "unsigned", "NumRegs", "=", "getNumRegistersForCallingConv", "(", "Ctx", ",", "CC", ",", "ArgVT", ")", ";", "if", "(", "NumRegs", "==", "", ")", "{", "if", "(", "ArgVT", ".", "isExtended", "(", ")", ")", "{", "MemVT", "=", "RegisterVT", ";", "}", "else", "{", "MemVT", "=", "ArgVT", ";", "}", "}", "else", "if", "(", "ArgVT", ".", "isVector", "(", ")", "&&", "RegisterVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getScalarType", "(", ")", "==", "RegisterVT", ".", "getScalarType", "(", ")", ")", "{", "assert", "(", "ArgVT", ".", "getVectorNumElements", "(", ")", ">", "RegisterVT", ".", "getVectorNumElements", "(", ")", ")", ";", "MemVT", "=", "RegisterVT", ";", "}", "else", "if", "(", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getVectorNumElements", "(", ")", "==", "NumRegs", ")", "{", "MemVT", "=", "ArgVT", ".", "getScalarType", "(", ")", ";", "}", "else", "if", "(", "ArgVT", ".", "isExtended", "(", ")", ")", "{", "MemVT", "=", "RegisterVT", ";", "}", "else", "{", "unsigned", "MemoryBits", "=", "ArgVT", ".", "getStoreSizeInBits", "(", ")", "/", "NumRegs", ";", "assert", "(", "ArgVT", ".", "getStoreSizeInBits", "(", ")", "%", "NumRegs", "==", "", ")", ";", "if", "(", "RegisterVT", ".", "isInteger", "(", ")", ")", "{", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "State", ".", "getContext", "(", ")", ",", "MemoryBits", ")", ";"], "ground_truth": ["}", "else", "if", "(", "RegisterVT", ".", "isVector", "(", ")", ")", "{"], "File": "AMDGPUISelLowering", "Func": "analyzeFormalArgumentsCompute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42090, "Length": 359, "Cover_Rate": 0.5263929618768328} {"Template_token": ["", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_LS", ":", "return", "CC_", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "return", "CC__Func", ";", "default", ":"], "ground_truth": ["report_fatal_error", "(", "", ")", ";"], "File": "AMDGPUISelLowering", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42091, "Length": 58, "Cover_Rate": 0.58} {"Template_token": ["", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_LS", ":", "return", "CC_", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "return", "CC__Func", ";", "default", ":"], "ground_truth": ["report_fatal_error", "(", "", ")", ";"], "File": "AMDGPUISelLowering", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42092, "Length": 58, "Cover_Rate": 0.58} {"Template_token": ["", "bool", "LHSPositive", "=", "!", "!", "(", "LHSKnown", ".", "Zero", "&", "(", "", "<<", "", ")", ")", ";", "bool", "RHSNegative", "=", "!", "!", "(", "RHSKnown", ".", "One", "&", "(", "", "<<", "", ")", ")", ";", "bool", "RHSPositive", "=", "!", "!", "(", "RHSKnown", ".", "Zero", "&", "(", "", "<<", "", ")", ")", ";", "if", "(", "(", "!", "LHSNegative", "&&", "!", "LHSPositive", ")", "||", "(", "!", "RHSNegative", "&&", "!", "RHSPositive", ")", ")", "break", ";", "Negative", "=", "(", "LHSNegative", "&&", "RHSPositive", ")", "||", "(", "LHSPositive", "&&", "RHSNegative", ")", ";", "}", "if", "(", "Negative", ")", "Known", ".", "One", ".", "setHighBits", "(", "", "-", "MaxValBits", ")", ";", "else", "Known", ".", "Zero", ".", "setHighBits", "(", "", "-", "MaxValBits", ")", ";", "break", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CMask", ")", "return", ";", "KnownBits", "LHSKnown", ",", "RHSKnown", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "LHSKnown", ",", "Depth", "+", "", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "RHSKnown", ",", "Depth", "+", "", ")", ";", "unsigned", "Sel", "=", "CMask", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "I", "+=", "", ")", "{", "unsigned", "SelBits", "=", "Sel", "&", "", ";", "if", "(", "SelBits", "<", "", ")", "{", "SelBits", "*=", "", ";", "Known", ".", "One", "|=", "(", "(", "RHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "Known", ".", "Zero", "|=", "(", "(", "RHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "<", "", ")", "{", "SelBits", "=", "(", "SelBits", "&", "", ")", "*", "", ";", "Known", ".", "One", "|=", "(", "(", "LHSKnown", ".", "One", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "Known", ".", "Zero", "|=", "(", "(", "LHSKnown", ".", "Zero", ".", "getZExtValue", "(", ")", ">>", "SelBits", ")", "&", "", ")", "<<", "I", ";", "}", "else", "if", "(", "SelBits", "==", "", ")", "{", "Known", ".", "Zero", "|=", "", "<<", "I", ";"], "ground_truth": ["}", "else", "if", "(", "SelBits", ">", "", ")", "{"], "File": "AMDGPUISelLowering", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42093, "Length": 361, "Cover_Rate": 0.4297619047619048} {"Template_token": ["", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Width", ")", "return", "", ";", "unsigned", "SignBits", "=", "", "-", "Width", "->", "getZExtValue", "(", ")", "+", "", ";", "if", "(", "!", "isNullConstant", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "return", "SignBits", ";", "unsigned", "Op0SignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "return", "std", "::", "max", "(", "SignBits", ",", "Op0SignBits", ")", ";", "}", "case", "", ":", "{"], "ground_truth": ["ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUISelLowering", "Func": "ComputeNumSignBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42094, "Length": 118, "Cover_Rate": 0.6020408163265306} {"Template_token": ["", "SDValue", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["return", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", ",", "VT", ",", "SDLoc", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ")", ";"], "File": "AMDGPUISelLowering", "Func": "CreateLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42095, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "SDValue", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["return", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", ",", "VT", ",", "SDLoc", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ")", ";"], "File": "AMDGPUISelLowering", "Func": "CreateLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42096, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "return", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", ",", "VT", ",", "SDLoc", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "CreateLiveInRegisterRaw", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42098, "Length": 24, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "LLVM_READNONE", "static", "bool", "fnegFoldsIntoOp", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUISelLowering", "Func": "fnegFoldsIntoOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42099, "Length": 44, "Cover_Rate": 0.3697478991596639} {"Template_token": ["", "MVT", "getFenceOperandTy", "(", "const", "DataLayout", "&", "DL", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "getFenceOperandTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42101, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "MVT", "getFenceOperandTy", "(", "const", "DataLayout", "&", "DL", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUISelLowering", "Func": "getFenceOperandTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42102, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "if", "(", "!", "GVar", "||", "!", "GVar", "->", "hasInitializer", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "!", "isa", "<", "UndefValue", ">", "(", "GVar", "->", "getInitializer", "(", ")", ")", ";"], "File": "AMDGPUISelLowering", "Func": "hasDefinedInitializer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42104, "Length": 29, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "hasSourceMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42105, "Length": 45, "Cover_Rate": 0.5113636363636364} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUISelLowering", "Func": "inverseMinMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42106, "Length": 29, "Cover_Rate": 0.46774193548387094} {"Template_token": ["", "static", "bool", "isConstantFPZero", "(", "SDValue", "N", ")", "{"], "ground_truth": ["if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "isConstOrConstSplatFP", "(", "N", ")", ")", "return", "C", "->", "isZero", "(", ")", "&&", "!", "C", "->", "isNegative", "(", ")", ";"], "File": "AMDGPUISelLowering", "Func": "isConstantFPZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42107, "Length": 34, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "SNaN", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "SNaN", ";", "case", "", ":", "case", "", ":", "{", "return", "SNaN", ";", "}", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering", "Func": "isKnownNeverNaNForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42110, "Length": 283, "Cover_Rate": 0.6786570743405276} {"Template_token": ["", "assert", "(", "LoadTy", ".", "getSizeInBits", "(", ")", "==", "CastTy", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "LoadTy", ".", "getScalarType", "(", ")", "==", "", ")", "return", "false", ";", "unsigned", "LScalarSize", "=", "LoadTy", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "CastScalarSize", "=", "CastTy", ".", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["return", "(", "LScalarSize", "<", "CastScalarSize", ")", "||", "(", "CastScalarSize", ">=", "", ")", ";"], "File": "AMDGPUISelLowering", "Func": "isLoadBitCastBeneficial", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42111, "Length": 59, "Cover_Rate": 0.7866666666666666} {"Template_token": ["", "return", "true", ";", "case", "", ":", "{", "unsigned", "IntrID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrID", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "break", ";", "case", "", ":", "{", "const", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";"], "ground_truth": ["if", "(", "L", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";"], "File": "AMDGPUISelLowering", "Func": "isSDNodeAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42112, "Length": 86, "Cover_Rate": 0.6231884057971014} {"Template_token": ["", "auto", "SrcPtrInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "VT", ",", "SL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "SrcPtrInfo", ",", "", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "AMDGPUISelLowering", "Func": "loadStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42114, "Length": 54, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "SDValue", "TargetLowering", "::", "loadStackInputValue", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "SL", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "VT", ".", "getStoreSize", "(", ")", ",", "Offset", ",", "true", ")", ";"], "ground_truth": ["auto", "SrcPtrInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";"], "File": "AMDGPUISelLowering", "Func": "loadStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42115, "Length": 72, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadLDSDecl", ")", ";", "}", "assert", "(", "G", "->", "getOffset", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "!", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "unsigned", "Offset", "=", "MFI", "->", "allocateLDSGlobal", "(", "DL", ",", "*", "GV", ")", ";", "return", "DAG", ".", "getConstant", "(", "Offset", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "}", "const", "Function", "&", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadInit", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42116, "Length": 133, "Cover_Rate": 0.5683760683760684} {"Template_token": ["", "case", "", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "", "/", "_LOG2E_F", ")", ";", "case", "", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "_LN2_F", "/", "_LN10_F", ")", ";", "case", "", ":", "return", "LowerNT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_NT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerCTLZ_CTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42117, "Length": 121, "Cover_Rate": 0.34971098265895956} {"Template_token": ["", "if", "(", "Flags", ".", "isDefined", "(", ")", ")", "return", "Flags", ".", "hasNoSignedZeros", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering", "Func": "mayIgnoreSignedZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42118, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "auto", "Flags", "=", "Op", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ";", "if", "(", "Flags", ".", "isDefined", "(", ")", ")", "return", "Flags", ".", "hasNoSignedZeros", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "mayIgnoreSignedZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42119, "Length": 33, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "bool", "mergeStoresAfterLegalization", "(", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "mergeStoresAfterLegalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42120, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "mergeStoresAfterLegalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42121, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "KnownBits", "Known", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", ",", "Known", ")", ";", "return", "VT", ".", "getSizeInBits", "(", ")", "-", "Known", ".", "countMinLeadingZeros", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "numBitsUnsigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42122, "Length": 35, "Cover_Rate": 0.7291666666666666} {"Template_token": ["", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performShlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSrlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSraCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "", ":", "return", "performTruncateCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulhsCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performMulhuCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "simplifyI24", "(", "N", ",", "", ",", "DCI", ")", "||", "simplifyI24", "(", "N", ",", "", ",", "DCI", ")", ";", "return", "SDValue", "(", ")", ";", "}", "case", "", ":", "case", "", ":", "return", "performMulLoHi24Combine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFNegCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFAbsCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "{", "assert", "(", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "&&", "", ")", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "WidthVal", "==", "", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "OffsetVal", "==", "", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "", "-", "WidthVal", "+", "", ")", ":", "(", "", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";"], "ground_truth": ["if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";"], "File": "AMDGPUISelLowering", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42123, "Length": 381, "Cover_Rate": 0.3092532467532468} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "mayIgnoreSignedZero", "(", "N0", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "MHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "LHS", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "else", "if", "(", "MHS", ".", "getOpcode", "(", ")", "==", "", ")", "MHS", "=", "MHS", ".", "getOperand", "(", "", ")", ";", "else", "MHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "MHS", ")", ";", "if", "(", "RHS", ".", "getOpcode", "(", ")", "!=", "", ")", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "else", "RHS", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "LHS", ",", "MHS", ",", "RHS", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "DAG", ".", "ReplaceAllUsesWith", "(", "N0", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Res", ")", ")", ";", "return", "Res", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "LHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "isConstantFPZero", "(", "RHS", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NegLHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ")", ";", "SDValue", "NegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "unsigned", "Opposite", "=", "inverseMinMax", "(", "Opc", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opposite", ",", "SL", ",", "VT", ",", "NegLHS", ",", "NegRHS", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "DAG", ".", "ReplaceAllUsesWith", "(", "N0", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Res", ")", ")", ";", "return", "Res", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "CvtSrc", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "CvtSrc", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "CvtSrc", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "CvtSrc", ".", "getValueType", "(", ")", ",", "CvtSrc", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "Neg", ",", "N0", "->", "getFlags", "(", ")", ")", ";", "}", "case", "", ":", "{", "SDValue", "CvtSrc", "=", "N0", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "CvtSrc", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "AMDGPUISelLowering", "Func": "performFNegCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42124, "Length": 488, "Cover_Rate": 0.41602728047740833} {"Template_token": ["", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "NewVT", ",", "SL", ",", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewLoad", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42126, "Length": 121, "Cover_Rate": 0.3805031446540881} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "MulLoOpc", ",", "SL", ",", "", ",", "N0", ",", "N1", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "MulHiOpc", ",", "SL", ",", "", ",", "N0", ",", "N1", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "MulLo", ",", "MulHi", "}", ",", "SL", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performMulLoHi24Combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42127, "Length": 56, "Cover_Rate": 0.32941176470588235} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performMulLoHi24Combine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "simplifyI24", "(", "N", ",", "", ",", "DCI", ")", "||", "simplifyI24", "(", "N", ",", "", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "Signed", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "unsigned", "MulLoOpc", "=", "Signed", "?", "", ":", "", ";", "unsigned", "MulHiOpc", "=", "Signed", "?", "", ":", "", ";"], "ground_truth": ["SDLoc", "SL", "(", "N", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performMulLoHi24Combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42128, "Length": 105, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "if", "(", "Cond", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "LHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CC", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "True", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "False", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "(", "DAG", ".", "isConstantValueOfAnyType", "(", "True", ")", "||", "DAG", ".", "isConstantValueOfAnyType", "(", "True", ")", ")", "&&", "(", "!", "DAG", ".", "isConstantValueOfAnyType", "(", "False", ")", "&&", "!", "DAG", ".", "isConstantValueOfAnyType", "(", "False", ")", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "", "NewCC", "=", "getSetCCInverse", "(", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ",", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", ";", "SDValue", "NewCond", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "Cond", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "NewCC", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewCond", ",", "False", ",", "True", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "performSelectCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42129, "Length": 204, "Cover_Rate": 0.6415094339622641} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "RHSVal", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "RHSVal", ")", "return", "LHS", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "LHS", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "X", "=", "LHS", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "RHSVal", "==", "", "&&", "X", ".", "getValueType", "(", ")", "==", "", "&&", "isOperationLegal", "(", "", ",", "", ")", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";", "}", "if", "(", "VT", "!=", "", ")", "break", ";", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "X", ",", "Known", ")", ";", "unsigned", "LZ", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "LZ", "<", "RHSVal", ")", "break", ";", "EVT", "XVT", "=", "X", ".", "getValueType", "(", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "XVT", ",", "X", ",", "SDValue", "(", "RHS", ",", "", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Shl", ",", "SL", ",", "VT", ")", ";", "}", "}"], "ground_truth": ["if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42130, "Length": 278, "Cover_Rate": 0.6205357142857143} {"Template_token": ["", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "RHSVal", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "RHSVal", ")", "return", "LHS", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "LHS", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "X", "=", "LHS", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "RHSVal", "==", "", "&&", "X", ".", "getValueType", "(", ")", "==", "", "&&", "isOperationLegal", "(", "", ",", "", ")", ")", "{"], "ground_truth": ["SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", "}", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42131, "Length": 159, "Cover_Rate": 0.3549107142857143} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performSrlCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShiftAmt", "<", "", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "VecOp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "VecOp", ",", "One", ")", ";", "SDValue", "NewConst", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "NewConst", ")", ";", "SDValue", "BuildPair", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "NewShift", ",", "Zero", "}", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BuildPair", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performSrlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42132, "Length": 226, "Cover_Rate": 0.8932806324110671} {"Template_token": ["", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "VecOp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "VecOp", ",", "One", ")", ";", "SDValue", "NewConst", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "-", "", ",", "SL", ",", "", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "NewConst", ")", ";", "SDValue", "BuildPair", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "NewShift", ",", "Zero", "}", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BuildPair", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performSrlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42133, "Length": 133, "Cover_Rate": 0.525691699604743} {"Template_token": ["", "if", "(", "SN", "->", "isVolatile", "(", ")", "||", "!", "", "(", "SN", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "SN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Align", "=", "SN", "->", "getAlignment", "(", ")", ";", "if", "(", "Align", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "SN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Align", ",", "&", "IsFast", ")", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "scalarizeVectorStore", "(", "SN", ",", "DAG", ")", ";"], "ground_truth": ["return", "expandUnalignedStore", "(", "SN", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42134, "Length": 124, "Cover_Rate": 0.40522875816993464} {"Template_token": ["", "unsigned", "AS", "=", "SN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Align", ",", "&", "IsFast", ")", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "scalarizeVectorStore", "(", "SN", ",", "DAG", ")", ";", "return", "expandUnalignedStore", "(", "SN", ",", "DAG", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";"], "ground_truth": ["SDValue", "Val", "=", "SN", "->", "getValue", "(", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performStoreCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42135, "Length": 98, "Cover_Rate": 0.3202614379084967} {"Template_token": ["", "}", "}", "}", "}", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ">", "", "&&", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "SDValue", "Amt", "=", "Src", ".", "getOperand", "(", "", ")", ";", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "Amt", ",", "Known", ")", ";", "unsigned", "Size", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "Known", ".", "isConstant", "(", ")", "&&", "Known", ".", "getConstant", "(", ")", ".", "ule", "(", "Size", ")", ")", "||", "(", "Known", ".", "getBitWidth", "(", ")", "-", "Known", ".", "countMinLeadingZeros", "(", ")", "<=", "Log2_32", "(", "Size", ")", ")", ")", "{", "EVT", "MidVT", "=", "VT", ".", "isVector", "(", ")", "?", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ":", "", ";", "EVT", "NewShiftVT", "=", "getShiftAmountTy", "(", "MidVT", ",", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "MidVT", ",", "Src", ".", "getOperand", "(", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Trunc", ".", "getNode", "(", ")", ")", ";", "if", "(", "Amt", ".", "getValueType", "(", ")", "!=", "NewShiftVT", ")", "{", "Amt", "=", "DAG", ".", "getZExtOrTrunc", "(", "Amt", ",", "SL", ",", "NewShiftVT", ")", ";", "DCI", ".", "AddToWorklist", "(", "Amt", ".", "getNode", "(", ")", ")", ";", "}", "SDValue", "ShrunkShift", "=", "DAG", ".", "getNode", "(", "Src", ".", "getOpcode", "(", ")", ",", "SL", ",", "MidVT", ",", "Trunc", ",", "Amt", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "ShrunkShift", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "performTruncateCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42136, "Length": 283, "Cover_Rate": 0.4456692913385827} {"Template_token": ["", "SDValue", "Vec", "=", "Src", ".", "getOperand", "(", "", ")", ";", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Elt0", "=", "Vec", ".", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Elt0", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<=", "EltVT", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "EltVT", ".", "isFloatingPoint", "(", ")", ")", "{", "Elt0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ".", "changeTypeToInteger", "(", ")", ",", "Elt0", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Elt0", ")", ";", "}", "}", "}", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "auto", "K", "=", "isConstOrConstSplat", "(", "Src", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "", "*", "K", "->", "getZExtValue", "(", ")", "==", "Src", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", ")", "{", "SDValue", "BV", "=", "stripBitcast", "(", "Src", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "BV", ".", "getOpcode", "(", ")", "==", "", "&&", "BV", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "", ")", "{"], "ground_truth": ["SDValue", "SrcElt", "=", "BV", ".", "getOperand", "(", "", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performTruncateCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42137, "Length": 202, "Cover_Rate": 0.31811023622047246} {"Template_token": ["", "APInt", "Demanded", "=", "APInt", "::", "getLowBitsSet", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "true", ",", "true", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Node24", ",", "OpIdx", ",", "Demanded", ",", "DCI", ",", "TLO", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "simplifyI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42138, "Length": 57, "Cover_Rate": 0.504424778761062} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "APInt", "Demanded", "=", "APInt", "::", "getLowBitsSet", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "true", ",", "true", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Node24", ",", "OpIdx", ",", "Demanded", ",", "DCI", ",", "TLO", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering", "Func": "simplifyI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42139, "Length": 65, "Cover_Rate": 0.5752212389380531} {"Template_token": ["", "SDValue", "TargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";"], "ground_truth": ["std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";"], "File": "AMDGPUISelLowering", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42140, "Length": 162, "Cover_Rate": 0.4487534626038781} {"Template_token": ["", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "Size", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "HiAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LoLoad", ",", "HiLoad", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LoLoad", ".", "getValue", "(", "", ")", ",", "HiLoad", ".", "getValue", "(", "", ")", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";"], "File": "AMDGPUISelLowering", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42141, "Length": 192, "Cover_Rate": 0.5318559556786704} {"Template_token": ["", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Val", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "BaseAlign", "=", "Store", "->", "getAlignment", "(", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Lo", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["SDValue", "HiStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Hi", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "Size", ")", ",", "HiMemVT", ",", "HiAlign", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "AMDGPUISelLowering", "Func": "SplitVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42142, "Length": 184, "Cover_Rate": 0.5841269841269842} {"Template_token": ["", "return", "Val", ".", "getOpcode", "(", ")", "==", "", "?", "Val", ".", "getOperand", "(", "", ")", ":", "Val", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "stripBitcast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42144, "Length": 19, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "static", "inline", "SDValue", "stripBitcast", "(", "SDValue", "Val", ")", "{"], "ground_truth": ["return", "Val", ".", "getOpcode", "(", ")", "==", "", "?", "Val", ".", "getOperand", "(", "", ")", ":", "Val", ";"], "File": "AMDGPUISelLowering", "Func": "stripBitcast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42145, "Length": 27, "Cover_Rate": 0.9} {"Template_token": ["", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Stack", ";", "Stack", ".", "push_back", "(", "A", ")", ";", "do", "{", "MachineBasicBlock", "*", "MBB", "=", "Stack", ".", "back", "(", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "MBB", "->", "successors", "(", ")", ")", "{", "if", "(", "Succ", "==", "A", ")", "return", "false", ";", "if", "(", "Succ", "!=", "B", "&&", "Reachable", ".", "insert", "(", "Succ", ")", ".", "second", ")", "Stack", ".", "push_back", "(", "Succ", ")", ";", "}"], "ground_truth": ["}", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", ";"], "File": "AMDGPULaneDominator", "Func": "laneDominates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42146, "Length": 90, "Cover_Rate": 0.7964601769911505} {"Template_token": ["", "bool", "LateCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";"], "ground_truth": ["AC", "=", "&", "getAnalysis", "<", "AssumptionCacheTracker", ">", "(", ")", ".", "getAssumptionCache", "(", "F", ")", ";"], "File": "AMDGPULateCodeGenPrepare2", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42147, "Length": 35, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "PointerType", "*", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "auto", "*", "NewPtr", "=", "IRB", ".", "CreateBitCast", "(", "IRB", ".", "CreateConstGEP1_64", "(", "IRB", ".", "CreatePointerBitCastOrAddrSpaceCast", "(", "Base", ",", "Int8PtrTy", ")", ",", "Offset", "-", "Adjust", ")", ",", "Int32PtrTy", ")", ";", "LoadInst", "*", "NewLd", "=", "IRB", ".", "CreateAlignedLoad", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "NewPtr", ",", "Align", "(", "", ")", ")", ";", "NewLd", "->", "copyMetadata", "(", "LI", ")", ";", "NewLd", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "nullptr", ")", ";", "unsigned", "ShAmt", "=", "Adjust", "*", "", ";", "auto", "*", "NewVal", "=", "IRB", ".", "CreateBitCast", "(", "IRB", ".", "CreateTrunc", "(", "IRB", ".", "CreateLShr", "(", "NewLd", ",", "ShAmt", ")", ",", "IntNTy", ")", ",", "LI", ".", "getType", "(", ")", ")", ";", "LI", ".", "replaceAllUsesWith", "(", "NewVal", ")", ";"], "ground_truth": ["RecursivelyDeleteTriviallyDeadInstructions", "(", "&", "LI", ")", ";"], "File": "AMDGPULateCodeGenPrepare2", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42148, "Length": 137, "Cover_Rate": 0.4241486068111455} {"Template_token": ["", "}", "IRBuilder", "<", ">", "IRB", "(", "&", "LI", ")", ";", "IRB", ".", "SetCurrentDebugLocation", "(", "LI", ".", "getDebugLoc", "(", ")", ")", ";", "unsigned", "AS", "=", "LI", ".", "getPointerAddressSpace", "(", ")", ";", "unsigned", "LdBits", "=", "DL", "->", "getTypeStoreSize", "(", "LI", ".", "getType", "(", ")", ")", "*", "", ";", "auto", "IntNTy", "=", "Type", "::", "getIntNTy", "(", "LI", ".", "getContext", "(", ")", ",", "LdBits", ")", ";", "PointerType", "*", "Int32PtrTy", "=", "Type", "::", "getInt32PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "PointerType", "*", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "auto", "*", "NewPtr", "=", "IRB", ".", "CreateBitCast", "(", "IRB", ".", "CreateConstGEP1_64", "(", "IRB", ".", "CreatePointerBitCastOrAddrSpaceCast", "(", "Base", ",", "Int8PtrTy", ")", ",", "Offset", "-", "Adjust", ")", ",", "Int32PtrTy", ")", ";", "LoadInst", "*", "NewLd", "=", "IRB", ".", "CreateAlignedLoad", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "NewPtr", ",", "Align", "(", "", ")", ")", ";", "NewLd", "->", "copyMetadata", "(", "LI", ")", ";"], "ground_truth": ["NewLd", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "nullptr", ")", ";"], "File": "AMDGPULateCodeGenPrepare2", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42149, "Length": 165, "Cover_Rate": 0.5108359133126935} {"Template_token": ["", "if", "(", "LI", ".", "getAlign", "(", ")", ">=", "", ")", "return", "false", ";", "if", "(", "!", "canWidenScalarExtLoad", "(", "LI", ")", ")", "return", "false", ";", "int64_t", "Offset", "=", "", ";", "auto", "*", "Base", "=", "GetPointerBaseWithConstantOffset", "(", "LI", ".", "getPointerOperand", "(", ")", ",", "Offset", ",", "*", "DL", ")", ";", "if", "(", "!", "isDWORDAligned", "(", "Base", ")", ")", "return", "false", ";", "int64_t", "Adjust", "=", "Offset", "&", "", ";", "if", "(", "Adjust", "==", "", ")", "{", "LI", ".", "setAlignment", "(", "Align", "(", "", ")", ")", ";", "return", "true", ";", "}", "IRBuilder", "<", ">", "IRB", "(", "&", "LI", ")", ";", "IRB", ".", "SetCurrentDebugLocation", "(", "LI", ".", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["unsigned", "AS", "=", "LI", ".", "getPointerAddressSpace", "(", ")", ";"], "File": "AMDGPULateCodeGenPrepare4", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42150, "Length": 115, "Cover_Rate": 0.3627760252365931} {"Template_token": ["", "LateCodeGenPrepare", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULateCodeGenPrepare", "Func": "AMDGPULateCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42151, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "LateCodeGenPrepare", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULateCodeGenPrepare", "Func": "AMDGPULateCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42152, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "AS", "!=", "AS", "::", "CONSTANT_ADDRESS", "&&", "AS", "!=", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "false", ";", "if", "(", "!", "LI", ".", "isSimple", "(", ")", ")", "return", "false", ";", "auto", "*", "Ty", "=", "LI", ".", "getType", "(", ")", ";", "if", "(", "Ty", "->", "isAggregateType", "(", ")", ")", "return", "false", ";", "unsigned", "TySize", "=", "DL", "->", "getTypeStoreSize", "(", "Ty", ")", ";"], "ground_truth": ["if", "(", "TySize", ">=", "", ")", "return", "false", ";"], "File": "AMDGPULateCodeGenPrepare", "Func": "canWidenScalarExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42153, "Length": 69, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createLateCodeGenPreparePass", "(", ")", "{", "return", "new", "LateCodeGenPrepare", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULateCodeGenPrepare", "Func": "createAMDGPULateCodeGenPreparePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42154, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "LateCodeGenPrepare", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULateCodeGenPrepare", "Func": "createAMDGPULateCodeGenPreparePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42155, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "Mod", "=", "&", "M", ";"], "ground_truth": ["DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";"], "File": "AMDGPULateCodeGenPrepare", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42156, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPULateCodeGenPrepare", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42157, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPULateCodeGenPrepare", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42158, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "KnownBits", "Known", "=", "computeKnownBits", "(", "V", ",", "*", "DL", ",", "", ",", "AC", ")", ";", "return", "Known", ".", "countMinTrailingZeros", "(", ")", ">=", "", ";"], "ground_truth": ["}"], "File": "AMDGPULateCodeGenPrepare", "Func": "isDWORDAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42159, "Length": 25, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "KnownBits", "Known", "=", "computeKnownBits", "(", "V", ",", "*", "DL", ",", "", ",", "AC", ")", ";", "return", "Known", ".", "countMinTrailingZeros", "(", ")", ">=", "", ";"], "ground_truth": ["}"], "File": "AMDGPULateCodeGenPrepare", "Func": "isDWORDAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42160, "Length": 25, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "AC", "=", "&", "getAnalysis", "<", "AssumptionCacheTracker", ">", "(", ")", ".", "getAssumptionCache", "(", "F", ")", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "for", "(", "Instruction", "&", "I", ":", "llvm", "::", "make_early_inc_range", "(", "BB", ")", ")", "Changed", "|=", "visit", "(", "I", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPULateCodeGenPrepare", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42161, "Length": 71, "Cover_Rate": 0.8658536585365854} {"Template_token": ["", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "AC", "=", "&", "getAnalysis", "<", "AssumptionCacheTracker", ">", "(", ")", ".", "getAssumptionCache", "(", "F", ")", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "for", "(", "Instruction", "&", "I", ":", "llvm", "::", "make_early_inc_range", "(", "BB", ")", ")", "Changed", "|=", "visit", "(", "I", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPULateCodeGenPrepare", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42162, "Length": 71, "Cover_Rate": 0.8658536585365854} {"Template_token": ["", "auto", "*", "Base", "=", "GetPointerBaseWithConstantOffset", "(", "LI", ".", "getPointerOperand", "(", ")", ",", "Offset", ",", "*", "DL", ")", ";", "if", "(", "!", "isDWORDAligned", "(", "Base", ")", ")", "return", "false", ";", "int64_t", "Adjust", "=", "Offset", "&", "", ";", "if", "(", "Adjust", "==", "", ")", "{", "LI", ".", "setAlignment", "(", "Align", "(", "", ")", ")", ";", "return", "true", ";", "}", "IRBuilder", "<", ">", "IRB", "(", "&", "LI", ")", ";", "IRB", ".", "SetCurrentDebugLocation", "(", "LI", ".", "getDebugLoc", "(", ")", ")", ";", "unsigned", "AS", "=", "LI", ".", "getPointerAddressSpace", "(", ")", ";", "unsigned", "LdBits", "=", "DL", "->", "getTypeStoreSize", "(", "LI", ".", "getType", "(", ")", ")", "*", "", ";", "auto", "IntNTy", "=", "Type", "::", "getIntNTy", "(", "LI", ".", "getContext", "(", ")", ",", "LdBits", ")", ";", "PointerType", "*", "Int32PtrTy", "=", "Type", "::", "getInt32PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "PointerType", "*", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "auto", "*", "NewPtr", "=", "IRB", ".", "CreateBitCast", "(", "IRB", ".", "CreateConstGEP1_64", "(", "IRB", ".", "getInt8Ty", "(", ")", ",", "IRB", ".", "CreatePointerBitCastOrAddrSpaceCast", "(", "Base", ",", "Int8PtrTy", ")", ",", "Offset", "-", "Adjust", ")", ",", "Int32PtrTy", ")", ";", "LoadInst", "*", "NewLd", "=", "IRB", ".", "CreateAlignedLoad", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "NewPtr", ",", "Align", "(", "", ")", ")", ";", "NewLd", "->", "copyMetadata", "(", "LI", ")", ";", "NewLd", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "nullptr", ")", ";", "unsigned", "ShAmt", "=", "Adjust", "*", "", ";", "auto", "*", "NewVal", "=", "IRB", ".", "CreateBitCast", "(", "IRB", ".", "CreateTrunc", "(", "IRB", ".", "CreateLShr", "(", "NewLd", ",", "ShAmt", ")", ",", "IntNTy", ")", ",", "LI", ".", "getType", "(", ")", ")", ";"], "ground_truth": ["LI", ".", "replaceAllUsesWith", "(", "NewVal", ")", ";"], "File": "AMDGPULateCodeGenPrepare", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42164, "Length": 272, "Cover_Rate": 0.8267477203647416} {"Template_token": ["", "if", "(", "!", "canWidenScalarExtLoad", "(", "LI", ")", ")", "return", "false", ";", "int64_t", "Offset", "=", "", ";", "auto", "*", "Base", "=", "GetPointerBaseWithConstantOffset", "(", "LI", ".", "getPointerOperand", "(", ")", ",", "Offset", ",", "*", "DL", ")", ";", "if", "(", "!", "isDWORDAligned", "(", "Base", ")", ")", "return", "false", ";", "int64_t", "Adjust", "=", "Offset", "&", "", ";", "if", "(", "Adjust", "==", "", ")", "{", "LI", ".", "setAlignment", "(", "Align", "(", "", ")", ")", ";", "return", "true", ";", "}", "IRBuilder", "<", ">", "IRB", "(", "&", "LI", ")", ";", "IRB", ".", "SetCurrentDebugLocation", "(", "LI", ".", "getDebugLoc", "(", ")", ")", ";", "unsigned", "AS", "=", "LI", ".", "getPointerAddressSpace", "(", ")", ";", "unsigned", "LdBits", "=", "DL", "->", "getTypeStoreSize", "(", "LI", ".", "getType", "(", ")", ")", "*", "", ";", "auto", "IntNTy", "=", "Type", "::", "getIntNTy", "(", "LI", ".", "getContext", "(", ")", ",", "LdBits", ")", ";", "PointerType", "*", "Int32PtrTy", "=", "Type", "::", "getInt32PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "PointerType", "*", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "auto", "*", "NewPtr", "=", "IRB", ".", "CreateBitCast", "(", "IRB", ".", "CreateConstGEP1_64", "(", "IRB", ".", "getInt8Ty", "(", ")", ",", "IRB", ".", "CreatePointerBitCastOrAddrSpaceCast", "(", "Base", ",", "Int8PtrTy", ")", ",", "Offset", "-", "Adjust", ")", ",", "Int32PtrTy", ")", ";", "LoadInst", "*", "NewLd", "=", "IRB", ".", "CreateAlignedLoad", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "NewPtr", ",", "Align", "(", "", ")", ")", ";", "NewLd", "->", "copyMetadata", "(", "LI", ")", ";", "NewLd", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "nullptr", ")", ";", "unsigned", "ShAmt", "=", "Adjust", "*", "", ";", "auto", "*", "NewVal", "=", "IRB", ".", "CreateBitCast", "(", "IRB", ".", "CreateTrunc", "(", "IRB", ".", "CreateLShr", "(", "NewLd", ",", "ShAmt", ")", ",", "IntNTy", ")", ",", "LI", ".", "getType", "(", ")", ")", ";", "LI", ".", "replaceAllUsesWith", "(", "NewVal", ")", ";"], "ground_truth": ["RecursivelyDeleteTriviallyDeadInstructions", "(", "&", "LI", ")", ";"], "File": "AMDGPULateCodeGenPrepare", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42165, "Length": 294, "Cover_Rate": 0.8936170212765957} {"Template_token": ["", "}", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "const", "Function", "*", "UF", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "UF", "==", "F", ")", "{", "Ret", "=", "true", ";", "}", "else", "if", "(", "!", "F", ")", "{", "Ret", "|=", "!", "isKernelCC", "(", "UF", ")", ";", "}", "continue", ";", "}", "assert", "(", "isa", "<", "Constant", ">", "(", "V", ")", "&&", "", ")", ";"], "ground_truth": ["append_range", "(", "Stack", ",", "V", "->", "users", "(", ")", ")", ";"], "File": "AMDGPULDSUtils1", "Func": "shouldLowerLDSToStruct", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42166, "Length": 82, "Cover_Rate": 0.4079601990049751} {"Template_token": ["", "if", "(", "!", "GV", ".", "hasInitializer", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "GV", ".", "getInitializer", "(", ")", ")", ")", "{", "continue", ";", "}", "if", "(", "GV", ".", "isConstant", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "shouldLowerLDSToStruct", "(", "UsedList", ",", "GV", ",", "F", ")", ")", "{", "continue", ";", "}"], "ground_truth": ["LocalVars", ".", "push_back", "(", "&", "GV", ")", ";"], "File": "AMDGPULDSUtils3", "Func": "findVariablesToLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42167, "Length": 68, "Cover_Rate": 0.4689655172413793} {"Template_token": ["", "if", "(", "!", "GV", ".", "hasInitializer", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "GV", ".", "getInitializer", "(", ")", ")", ")", "{", "continue", ";", "}", "if", "(", "GV", ".", "isConstant", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "shouldLowerLDSToStruct", "(", "UsedList", ",", "GV", ",", "F", ")", ")", "{", "continue", ";", "}", "LocalVars", ".", "push_back", "(", "&", "GV", ")", ";", "}"], "ground_truth": ["return", "LocalVars", ";"], "File": "AMDGPULDSUtils3", "Func": "findVariablesToLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42168, "Length": 72, "Cover_Rate": 0.496551724137931} {"Template_token": ["", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{", "return", "I", "->", "getFunction", "(", ")", "==", "F", ";", "}"], "ground_truth": ["if", "(", "isa", "<", "ConstantExpr", ">", "(", "U", ")", ")", "{"], "File": "AMDGPULDSUtils3", "Func": "isUsedOnlyFromFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42169, "Length": 36, "Cover_Rate": 0.4235294117647059} {"Template_token": ["", "Ret", "=", "true", ";", "}", "else", "if", "(", "!", "F", ")", "{", "Ret", "|=", "!", "isKernelCC", "(", "UF", ")", ";", "}", "continue", ";", "}", "if", "(", "auto", "*", "E", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "V", ")", ")", "{", "if", "(", "F", ")", "{", "if", "(", "!", "isUsedOnlyFromFunction", "(", "E", ",", "F", ")", ")", "return", "false", ";", "}", "for", "(", "const", "User", "*", "U", ":", "E", "->", "users", "(", ")", ")", "{", "if", "(", "Visited", ".", "insert", "(", "U", ")", ".", "second", ")", "{", "Stack", ".", "push_back", "(", "U", ")", ";", "}", "}", "continue", ";", "}", "return", "!", "F", ";"], "ground_truth": ["}"], "File": "AMDGPULDSUtils3", "Func": "shouldLowerLDSToStruct", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42170, "Length": 101, "Cover_Rate": 0.38113207547169814} {"Template_token": ["", "assert", "(", "!", "F", "||", "isKernelCC", "(", "F", ")", ")", ";", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "const", "User", "*", "V", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "Visited", ".", "insert", "(", "V", ")", ";", "if", "(", "auto", "*", "G", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", "->", "stripPointerCasts", "(", ")", ")", ")", "{", "if", "(", "UsedList", ".", "contains", "(", "G", ")", ")", "{", "continue", ";", "}", "}", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "const", "Function", "*", "UF", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "UF", "==", "F", ")", "{", "Ret", "=", "true", ";", "}", "else", "if", "(", "!", "F", ")", "{", "Ret", "|=", "!", "isKernelCC", "(", "UF", ")", ";", "}", "continue", ";", "}", "if", "(", "auto", "*", "E", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "V", ")", ")", "{", "if", "(", "F", ")", "{", "if", "(", "!", "isUsedOnlyFromFunction", "(", "E", ",", "F", ")", ")", "return", "false", ";", "}", "for", "(", "const", "User", "*", "U", ":", "E", "->", "users", "(", ")", ")", "{", "if", "(", "Visited", ".", "insert", "(", "U", ")", ".", "second", ")", "{", "Stack", ".", "push_back", "(", "U", ")", ";", "}", "}", "continue", ";", "}"], "ground_truth": ["return", "!", "F", ";"], "File": "AMDGPULDSUtils3", "Func": "shouldLowerLDSToStruct", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42171, "Length": 205, "Cover_Rate": 0.7735849056603774} {"Template_token": ["", "SmallVector", "<", "CallGraphNode", "*", ",", "", ">", "CGNStack", "(", "df_begin", "(", "KCGN", ")", ",", "df_end", "(", "KCGN", ")", ")", ";", "SmallPtrSet", "<", "CallGraphNode", "*", ",", "", ">", "VisitedCGNodes", ";", "while", "(", "!", "CGNStack", ".", "empty", "(", ")", ")", "{", "auto", "*", "CGN", "=", "CGNStack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "VisitedCGNodes", ".", "insert", "(", "CGN", ")", ".", "second", ")", "continue", ";", "for", "(", "auto", "GI", "=", "CGN", "->", "begin", "(", ")", ",", "GE", "=", "CGN", "->", "end", "(", ")", ";", "GI", "!=", "GE", ";", "++", "GI", ")", "{", "auto", "*", "RCB", "=", "cast", "<", "CallBase", ">", "(", "GI", "->", "first", ".", "getValue", "(", ")", ")", ";", "auto", "*", "RCGN", "=", "GI", "->", "second", ";", "if", "(", "auto", "*", "DCallee", "=", "RCGN", "->", "getFunction", "(", ")", ")", "{", "ReachableCallees", ".", "insert", "(", "DCallee", ")", ";", "}", "else", "if", "(", "RCB", "->", "isIndirectCall", "(", ")", ")", "{", "auto", "*", "RCBFTy", "=", "RCB", "->", "getFunctionType", "(", ")", ";", "for", "(", "auto", "*", "ACGN", ":", "AddressTakenFunctions", ")", "{", "auto", "*", "ACallee", "=", "ACGN", "->", "getFunction", "(", ")", ";", "if", "(", "ACallee", "->", "getFunctionType", "(", ")", "==", "RCBFTy", ")", "{", "ReachableCallees", ".", "insert", "(", "ACallee", ")", ";", "CGNStack", ".", "append", "(", "df_begin", "(", "ACGN", ")", ",", "df_end", "(", "ACGN", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULDSUtils4", "Func": "collectReachableCallees", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42172, "Length": 211, "Cover_Rate": 0.844} {"Template_token": ["", "for", "(", "auto", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "{", "continue", ";", "}", "if", "(", "!", "GV", ".", "hasInitializer", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "GV", ".", "getInitializer", "(", ")", ")", ")", "{", "continue", ";", "}", "if", "(", "GV", ".", "isConstant", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "std", "::", "none_of", "(", "GV", ".", "user_begin", "(", ")", ",", "GV", ".", "user_end", "(", ")", ",", "[", "&", "]", "(", "User", "*", "U", ")", "{", "return", "userRequiresLowering", "(", "UsedList", ",", "U", ")", ";", "}", ")", ")", "{"], "ground_truth": ["continue", ";"], "File": "AMDGPULDSUtils5", "Func": "findVariablesToLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42173, "Length": 118, "Cover_Rate": 0.7108433734939759} {"Template_token": ["", "continue", ";", "}", "if", "(", "std", "::", "none_of", "(", "GV", ".", "user_begin", "(", ")", ",", "GV", ".", "user_end", "(", ")", ",", "[", "&", "]", "(", "User", "*", "U", ")", "{", "return", "userRequiresLowering", "(", "UsedList", ",", "U", ")", ";", "}", ")", ")", "{", "continue", ";", "}", "LocalVars", ".", "push_back", "(", "&", "GV", ")", ";", "}"], "ground_truth": ["return", "LocalVars", ";"], "File": "AMDGPULDSUtils5", "Func": "findVariablesToLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42174, "Length": 57, "Cover_Rate": 0.3433734939759036} {"Template_token": ["", "bool", "isKernelCC", "(", "Function", "*", "Func", ")", "{"], "ground_truth": ["return", "", "(", "Func", "->", "getCallingConv", "(", ")", ")", ";"], "File": "AMDGPULDSUtils5", "Func": "isKernelCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42175, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "isKernelCC", "(", "Function", "*", "Func", ")", "{", "return", "", "(", "Func", "->", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULDSUtils5", "Func": "isKernelCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42176, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "User", "*", "V", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "Visited", ".", "insert", "(", "V", ")", ";", "if", "(", "auto", "*", "G", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", "->", "stripPointerCasts", "(", ")", ")", ")", "{", "if", "(", "UsedList", ".", "contains", "(", "G", ")", ")", "{", "continue", ";", "}", "}", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "if", "(", "isKernelCC", "(", "I", "->", "getFunction", "(", ")", ")", ")", "{", "continue", ";", "}", "}", "if", "(", "auto", "*", "E", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "V", ")", ")", "{", "for", "(", "Value", "::", "user_iterator", "EU", "=", "E", "->", "user_begin", "(", ")", ";", "EU", "!=", "E", "->", "user_end", "(", ")", ";", "++", "EU", ")", "{", "if", "(", "Visited", ".", "insert", "(", "*", "EU", ")", ".", "second", ")", "{", "Stack", ".", "push_back", "(", "*", "EU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULDSUtils5", "Func": "userRequiresLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42177, "Length": 143, "Cover_Rate": 0.6908212560386473} {"Template_token": ["", "if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", "||", "", "(", "F", ")", ")", "continue", ";", "AddressTakenFunctions", ".", "insert", "(", "CGN", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULDSUtils", "Func": "collectAddressTakenFunctions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42178, "Length": 27, "Cover_Rate": 0.30337078651685395} {"Template_token": ["", "auto", "*", "F", "=", "CGN", "->", "getFunction", "(", ")", ";", "if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", "||", "", "(", "F", ")", ")", "continue", ";", "AddressTakenFunctions", ".", "insert", "(", "CGN", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULDSUtils", "Func": "collectAddressTakenFunctions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42179, "Length": 36, "Cover_Rate": 0.4044943820224719} {"Template_token": ["", "static", "void", "collectFunctionUses", "(", "User", "*", "U", ",", "const", "Function", "*", "F", ",", "SetVector", "<", "Instruction", "*", ">", "&", "InstUsers", ")", "{", "SmallVector", "<", "User", "*", ">", "Stack", "{", "U", "}", ";", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "U", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{", "if", "(", "I", "->", "getFunction", "(", ")", "==", "F", ")", "InstUsers", ".", "insert", "(", "I", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "AMDGPULDSUtils", "Func": "collectFunctionUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42180, "Length": 85, "Cover_Rate": 0.7657657657657657} {"Template_token": ["", "auto", "*", "U", "=", "UserStack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "VisitedUsers", ".", "insert", "(", "U", ")", ".", "second", ")", "continue", ";", "if", "(", "isa", "<", "GlobalValue", ">", "(", "U", ")", ")", "return", "SmallPtrSet", "<", "Function", "*", ",", "", ">", "(", ")", ";", "if", "(", "isa", "<", "Constant", ">", "(", "U", ")", ")", "{", "append_range", "(", "UserStack", ",", "U", "->", "users", "(", ")", ")", ";"], "ground_truth": ["continue", ";"], "File": "AMDGPULDSUtils", "Func": "collectNonKernelAccessorsOfLDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42181, "Length": 69, "Cover_Rate": 0.41566265060240964} {"Template_token": ["", "void", "collectReachableCallees", "(", "Module", "&", "M", ",", "DenseMap", "<", "Function", "*", ",", "SmallPtrSet", "<", "Function", "*", ",", "", ">>", "&", "KernelToCallees", ")", "{", "CollectReachableCallees", "CRC", "{", "M", "}", ";"], "ground_truth": ["CRC", ".", "collectReachableCallees", "(", "KernelToCallees", ")", ";"], "File": "AMDGPULDSUtils", "Func": "collectReachableCallees", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42182, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "void", "collectReachableCallees", "(", "Module", "&", "M", ",", "DenseMap", "<", "Function", "*", ",", "SmallPtrSet", "<", "Function", "*", ",", "", ">>", "&", "KernelToCallees", ")", "{"], "ground_truth": ["CollectReachableCallees", "CRC", "{", "M", "}", ";"], "File": "AMDGPULDSUtils", "Func": "collectReachableCallees", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42183, "Length": 29, "Cover_Rate": 0.7837837837837838} {"Template_token": ["", "return", "DL", ".", "getValueOrABITypeAlignment", "(", "GV", "->", "getPointerAlignment", "(", "DL", ")", ",", "GV", "->", "getValueType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULDSUtils", "Func": "getAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42184, "Length": 20, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "SmallVector", "<", "GlobalValue", "*", ",", "", ">", "TmpVec", ";", "collectUsedGlobalVariables", "(", "M", ",", "TmpVec", ",", "true", ")", ";", "UsedList", ".", "insert", "(", "TmpVec", ".", "begin", "(", ")", ",", "TmpVec", ".", "end", "(", ")", ")", ";", "TmpVec", ".", "clear", "(", ")", ";", "collectUsedGlobalVariables", "(", "M", ",", "TmpVec", ",", "false", ")", ";", "UsedList", ".", "insert", "(", "TmpVec", ".", "begin", "(", ")", ",", "TmpVec", ".", "end", "(", ")", ")", ";"], "ground_truth": ["return", "UsedList", ";"], "File": "AMDGPULDSUtils", "Func": "getUsedList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42186, "Length": 70, "Cover_Rate": 0.7446808510638298} {"Template_token": ["", "SmallVector", "<", "const", "User", "*", ",", "", ">", "Stack", "(", "GV", "->", "users", "(", ")", ")", ";", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["const", "User", "*", "U", "=", "Stack", ".", "pop_back_val", "(", ")", ";"], "File": "AMDGPULDSUtils", "Func": "hasUserInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42187, "Length": 38, "Cover_Rate": 0.38} {"Template_token": ["", "for", "(", "Instruction", "*", "I", ":", "InstUsers", ")", "{"], "ground_truth": ["convertConstantExprsToInstructions", "(", "I", ",", "C", ")", ";"], "File": "AMDGPULDSUtils", "Func": "replaceConstantUsesInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42188, "Length": 16, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "void", "replaceConstantUsesInFunction", "(", "ConstantExpr", "*", "C", ",", "const", "Function", "*", "F", ")", "{"], "ground_truth": ["SetVector", "<", "Instruction", "*", ">", "InstUsers", ";"], "File": "AMDGPULDSUtils", "Func": "replaceConstantUsesInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42189, "Length": 20, "Cover_Rate": 0.425531914893617} {"Template_token": ["", "SmallPtrSet", "<", "const", "User", "*", ",", "", ">", "Visited", ";", "SmallVector", "<", "const", "User", "*", ",", "", ">", "Stack", "(", "GV", ".", "users", "(", ")", ")", ";", "SmallPtrSet", "<", "const", "GlobalValue", "*", ",", "", ">", "GlobalUsers", ";", "assert", "(", "!", "F", "||", "isKernelCC", "(", "F", ")", ")", ";", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "const", "User", "*", "V", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "Visited", ".", "insert", "(", "V", ")", ";", "if", "(", "auto", "*", "G", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", ")", ")", "{", "StringRef", "GName", "=", "G", "->", "getName", "(", ")", ";", "if", "(", "F", "&&", "GName", "!=", "", "&&", "GName", "!=", "", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPULDSUtils", "Func": "shouldLowerLDSToStruct", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42190, "Length": 116, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "if", "(", "auto", "*", "G", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", ")", ")", "{", "StringRef", "GName", "=", "G", "->", "getName", "(", ")", ";", "if", "(", "F", "&&", "GName", "!=", "", "&&", "GName", "!=", "", ")", "{", "return", "false", ";", "}", "GlobalUsers", ".", "insert", "(", "G", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "const", "Function", "*", "UF", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "UF", "==", "F", ")", "{", "Ret", "=", "true", ";", "}", "else", "if", "(", "!", "F", ")", "{"], "ground_truth": ["Ret", "|=", "!", "isKernelCC", "(", "UF", ")", ";"], "File": "AMDGPULDSUtils", "Func": "shouldLowerLDSToStruct", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42191, "Length": 104, "Cover_Rate": 0.38235294117647056} {"Template_token": ["", "static", "Register", "buildDivRCP", "(", "MachineIRBuilder", "&", "B", ",", "Register", "Src", ")", "{", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Cvt0", "=", "B", ".", "buildUITOFP", "(", "S32", ",", "Src", ")", ";"], "ground_truth": ["auto", "RcpIFlag", "=", "B", ".", "buildInstr", "(", "", ",", "{", "S32", "}", ",", "{", "Cvt0", "}", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "buildDivRCP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42194, "Length": 53, "Cover_Rate": 0.53} {"Template_token": ["", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Cvt0", "=", "B", ".", "buildUITOFP", "(", "S32", ",", "Src", ")", ";", "auto", "RcpIFlag", "=", "B", ".", "buildInstr", "(", "", ",", "{", "S32", "}", ",", "{", "Cvt0", "}", ")", ";"], "ground_truth": ["auto", "FPUIntMaxPlus1", "=", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "buildDivRCP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42195, "Length": 56, "Cover_Rate": 0.56} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "PCReg", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "Offset", "+", "", ",", "GAFlags", ")", ";", "if", "(", "GAFlags", "==", "InstrInfo", "::", "MO_NONE", ")", "MIB", ".", "addImm", "(", "", ")", ";", "else", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "Offset", "+", "", ",", "GAFlags", "+", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegClass", "(", "PCReg", ",", "&", "", ")", ";"], "ground_truth": ["if", "(", "PtrTy", ".", "getSizeInBits", "(", ")", "==", "", ")", "B", ".", "buildExtract", "(", "DstReg", ",", "PCReg", ",", "", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42196, "Length": 94, "Cover_Rate": 0.5595238095238095} {"Template_token": ["", "assert", "(", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "SrcOp", ".", "getReg", "(", ")", ")", "==", "S32", ")", ";", "}", "}", "int", "NumAddrRegs", "=", "AddrRegs", ".", "size", "(", ")", ";", "if", "(", "NumAddrRegs", "!=", "", ")", "{", "if", "(", "NumAddrRegs", ">", "", "&&", "!", "isPowerOf2_32", "(", "NumAddrRegs", ")", ")", "{", "const", "int", "RoundedNumRegs", "=", "NextPowerOf2", "(", "NumAddrRegs", ")", ";", "auto", "Undef", "=", "B", ".", "buildUndef", "(", "S32", ")", ";", "AddrRegs", ".", "append", "(", "RoundedNumRegs", "-", "NumAddrRegs", ",", "Undef", ".", "getReg", "(", "", ")", ")", ";", "NumAddrRegs", "=", "RoundedNumRegs", ";", "}", "auto", "VAddr", "=", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "NumAddrRegs", ",", "", ")", ",", "AddrRegs", ")", ";", "MI", ".", "getOperand", "(", "DimIdx", ")", ".", "setReg", "(", "VAddr", ".", "getReg", "(", "", ")", ")", ";", "}", "for", "(", "int", "I", "=", "", ";", "I", "!=", "NumVAddrs", ";", "++", "I", ")", "{", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "DimIdx", "+", "I", ")", ";"], "ground_truth": ["if", "(", "SrcOp", ".", "isReg", "(", ")", ")", "MI", ".", "getOperand", "(", "DimIdx", "+", "I", ")", ".", "setReg", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "convertImageAddrToPacked", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42197, "Length": 178, "Cover_Rate": 0.664179104477612} {"Template_token": ["", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "QueryTy", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "return", "QueryTy", ".", "isVector", "(", ")", "&&", "QueryTy", ".", "getElementType", "(", ")", "==", "Type", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "elementTypeIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42198, "Length": 40, "Cover_Rate": 0.7843137254901961} {"Template_token": ["", "static", "MachineInstrBuilder", "extractF64Exponent", "(", "unsigned", "Hi", ",", "MachineIRBuilder", "&", "B", ")", "{", "const", "unsigned", "FractBits", "=", "", ";", "const", "unsigned", "ExpBits", "=", "", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Const0", "=", "B", ".", "buildConstant", "(", "S32", ",", "FractBits", "-", "", ")", ";", "auto", "Const1", "=", "B", ".", "buildConstant", "(", "S32", ",", "ExpBits", ")", ";", "auto", "ExpPart", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Const0", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Const1", ".", "getReg", "(", "", ")", ")", ";", "return", "B", ".", "buildSub", "(", "S32", ",", "ExpPart", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "extractF64Exponent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42199, "Length": 116, "Cover_Rate": 0.9830508474576272} {"Template_token": ["", "const", "unsigned", "ExpBits", "=", "", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Const0", "=", "B", ".", "buildConstant", "(", "S32", ",", "FractBits", "-", "", ")", ";", "auto", "Const1", "=", "B", ".", "buildConstant", "(", "S32", ",", "ExpBits", ")", ";", "auto", "ExpPart", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Const0", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Const1", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["return", "B", ".", "buildSub", "(", "S32", ",", "ExpPart", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "extractF64Exponent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42200, "Length": 97, "Cover_Rate": 0.8220338983050848} {"Template_token": ["", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Pieces", "=", "(", "Size", "+", "", ")", "/", "", ";", "unsigned", "NewNumElts", "=", "(", "Ty", ".", "getNumElements", "(", ")", "+", "", ")", "/", "Pieces", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "scalarOrVector", "(", "NewNumElts", ",", "EltTy", ")", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "fewerEltsToSize64Vector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42201, "Length": 52, "Cover_Rate": 0.5473684210526316} {"Template_token": ["", "const", "ArgDescriptor", "*", "LegalizerInfo", "::", "getArgDescriptor", "(", "MachineIRBuilder", "&", "B", ",", "", "ArgType", ")", "const", "{", "const", "MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "RC", ";"], "ground_truth": ["std", "::", "tie", "(", "Arg", ",", "RC", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "getArgDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42202, "Length": 60, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPULegalizerInfo11", "Func": "getBufferAtomicPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42203, "Length": 93, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "Register", "LiveIn", "=", "MRI", ".", "getLiveInVirtReg", "(", "PhyReg", ")", ";", "if", "(", "!", "LiveIn", ")", "{", "LiveIn", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "MRI", ".", "addLiveIn", "(", "PhyReg", ",", "LiveIn", ")", ";", "}"], "ground_truth": ["if", "(", "!", "InsertLiveInCopy", ")", "return", "LiveIn", ";"], "File": "AMDGPULegalizerInfo11", "Func": "getLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42204, "Length": 43, "Cover_Rate": 0.4725274725274725} {"Template_token": ["", "unsigned", "Pow2NElts", "=", "", "<<", "Log2_32_Ceil", "(", "NElts", ")", ";", "return", "Ty", ".", "changeNumElements", "(", "Pow2NElts", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "getPow2VectorType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42205, "Length": 19, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "unsigned", "Pow2NElts", "=", "", "<<", "Log2_32_Ceil", "(", "NElts", ")", ";", "return", "Ty", ".", "changeNumElements", "(", "Pow2NElts", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "getPow2VectorType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42206, "Length": 19, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "assert", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "if", "(", "ST", ".", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "OFFSET_SRC_SHARED_BASE", ":", "", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "Register", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "", ")", ";", "return", "B", ".", "buildShl", "(", "S32", ",", "GetReg", ",", "ShiftAmt", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42207, "Length": 185, "Cover_Rate": 0.4894179894179894} {"Template_token": ["", "return", "Query", ".", "Types", "[", "TypeIdx0", "]", ".", "getSizeInBits", "(", ")", ">", "Query", ".", "Types", "[", "TypeIdx1", "]", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo11", "Func": "greaterThan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42208, "Length": 25, "Cover_Rate": 0.5208333333333334} {"Template_token": ["", "SmallVector", "<", "Register", ",", "", ">", "WideRegs", ";"], "ground_truth": ["for", "(", "int", "I", "=", "", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "WideRegs", ".", "push_back", "(", "B", ".", "buildAnyExt", "(", "S32", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42209, "Length": 56, "Cover_Rate": 0.3128491620111732} {"Template_token": ["", "assert", "(", "StoreVT", ".", "isVector", "(", ")", "&&", "StoreVT", ".", "getElementType", "(", ")", "==", "S16", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S16", ",", "Reg", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "WideRegs", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "WideRegs", ".", "push_back", "(", "B", ".", "buildAnyExt", "(", "S32", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["int", "NumElts", "=", "StoreVT", ".", "getNumElements", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42210, "Length": 94, "Cover_Rate": 0.5251396648044693} {"Template_token": ["", "if", "(", "!", "MRI", ".", "getVRegDef", "(", "LiveIn", ")", ")", "{", "MachineBasicBlock", "&", "OrigInsBB", "=", "B", ".", "getMBB", "(", ")", ";", "auto", "OrigInsPt", "=", "B", ".", "getInsertPt", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "&", "EntryMBB", "=", "B", ".", "getMF", "(", ")", ".", "front", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "insertLiveInCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42211, "Length": 44, "Cover_Rate": 0.3697478991596639} {"Template_token": ["", "Register", "LegalizerInfo", "::", "insertLiveInCopy", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "Register", "LiveIn", ",", "Register", "PhyReg", ")", "const", "{", "assert", "(", "PhyReg", ".", "isPhysical", "(", ")", "&&", "", ")", ";", "if", "(", "!", "MRI", ".", "getVRegDef", "(", "LiveIn", ")", ")", "{", "MachineBasicBlock", "&", "OrigInsBB", "=", "B", ".", "getMBB", "(", ")", ";", "auto", "OrigInsPt", "=", "B", ".", "getInsertPt", "(", ")", ";", "MachineBasicBlock", "&", "EntryMBB", "=", "B", ".", "getMF", "(", ")", ".", "front", "(", ")", ";", "EntryMBB", ".", "addLiveIn", "(", "PhyReg", ")", ";", "B", ".", "setInsertPt", "(", "EntryMBB", ",", "EntryMBB", ".", "begin", "(", ")", ")", ";", "B", ".", "buildCopy", "(", "LiveIn", ",", "PhyReg", ")", ";"], "ground_truth": ["B", ".", "setInsertPt", "(", "OrigInsBB", ",", "OrigInsPt", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "insertLiveInCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42212, "Length": 114, "Cover_Rate": 0.957983193277311} {"Template_token": ["", "return", "Ty", ".", "getSizeInBits", "(", ")", "<=", "MaxSize", "&&", "EltTy", ".", "getSizeInBits", "(", ")", "%", "", "==", "", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "isMultiple32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42213, "Length": 22, "Cover_Rate": 0.3283582089552239} {"Template_token": ["", "const", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";"], "ground_truth": ["return", "Ty", ".", "getSizeInBits", "(", ")", "<=", "MaxSize", "&&", "EltTy", ".", "getSizeInBits", "(", ")", "%", "", "==", "", ";"], "File": "AMDGPULegalizerInfo11", "Func": "isMultiple32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42214, "Length": 29, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "{", "const", "int", "EltSize", "=", "Ty", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "return", "EltSize", "==", "", "||", "EltSize", "==", "", "||", "(", "EltSize", "==", "", "&&", "Ty", ".", "getNumElements", "(", ")", "%", "", "==", "", ")", "||", "EltSize", "==", "", "||", "EltSize", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "isRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42215, "Length": 57, "Cover_Rate": 0.5229357798165137} {"Template_token": ["", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "return", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "getNumElements", "(", ")", "%", "", "!=", "", "&&", "Ty", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "", "&&", "Ty", ".", "getSizeInBits", "(", ")", "%", "", "!=", "", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo11", "Func": "isSmallOddVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42216, "Length": 63, "Cover_Rate": 0.875} {"Template_token": ["", "static", "LegalityPredicate", "isSmallOddVector", "(", "unsigned", "TypeIdx", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "return", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "getNumElements", "(", ")", "%", "", "!=", "", "&&", "Ty", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "", "&&", "Ty", ".", "getSizeInBits", "(", ")", "%", "", "!=", "", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo11", "Func": "isSmallOddVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42217, "Length": 71, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "return", "!", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", ">", "", "&&", "Query", ".", "MMODescrs", "[", "", "]", ".", "SizeInBits", "<", "Ty", ".", "getSizeInBits", "(", ")", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "isWideScalarTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42218, "Length": 45, "Cover_Rate": 0.703125} {"Template_token": ["", "B", ".", "setInstr", "(", "MI", ")", ";", "Register", "PackedVal", "=", "B", ".", "buildBuildVector", "(", "VecTy", ",", "{", "NewVal", ",", "CmpVal", "}", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "DstReg", ")", ".", "addUse", "(", "PtrReg", ")", ".", "addUse", "(", "PackedVal", ")", ".", "setMemRefs", "(", "MI", ".", "memoperands", "(", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeAtomicCmpXChg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42219, "Length": 65, "Cover_Rate": 0.3439153439153439} {"Template_token": ["", "unsigned", "Opc", "=", "IsInc", "?", "", ":", "", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "cloneMemRefs", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeAtomicIncDec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42220, "Length": 72, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "cloneMemRefs", "(", "MI", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeAtomicIncDec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42221, "Length": 62, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "const", "unsigned", "NumVIndexOps", "=", "IsCmpSwap", "?", "", ":", "", ";", "const", "bool", "HasVIndex", "=", "MI", ".", "getNumOperands", "(", ")", "==", "NumVIndexOps", ";", "Register", "VIndex", ";", "if", "(", "HasVIndex", ")", "{", "VIndex", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "++", "OpOffset", ";", "}", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "ImmOffset", ";", "unsigned", "TotalOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ",", "TotalOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "if", "(", "TotalOffset", "!=", "", ")", "MMO", "=", "B", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MMO", ",", "TotalOffset", ",", "MMO", "->", "getSize", "(", ")", ")", ";", "if", "(", "!", "VIndex", ")", "VIndex", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "", ")", ".", "getReg", "(", "", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "getBufferAtomicPseudo", "(", "IID", ")", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "VData", ")", ";"], "ground_truth": ["if", "(", "IsCmpSwap", ")", "MIB", ".", "addReg", "(", "CmpVal", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeBufferAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42222, "Length": 219, "Cover_Rate": 0.5544303797468354} {"Template_token": ["", "", ";", "}", "else", "if", "(", "IsFormat", ")", "{", "Opc", "=", "IsD16", "?", "", ":", "", ";", "}", "else", "{", "switch", "(", "MemSize", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "default", ":", "Opc", "=", "", ";", "break", ";", "}", "}", "Register", "LoadDstReg", ";", "bool", "IsExtLoad", "=", "(", "!", "IsD16", "&&", "MemSize", "<", "", ")", "||", "(", "IsD16", "&&", "!", "Ty", ".", "isVector", "(", ")", ")", ";", "LLT", "UnpackedTy", "=", "Ty", ".", "changeElementSize", "(", "", ")", ";", "if", "(", "IsExtLoad", ")", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "else", "if", "(", "Unpacked", "&&", "IsD16", "&&", "Ty", ".", "isVector", "(", ")", ")", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "UnpackedTy", ")", ";", "else", "LoadDstReg", "=", "Dst", ";", "if", "(", "!", "VIndex", ")", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "LoadDstReg", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "if", "(", "IsTyped", ")", "MIB", ".", "addImm", "(", "Format", ")", ";", "MIB", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "", ":", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "LoadDstReg", "!=", "Dst", ")", "{", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "if", "(", "IsExtLoad", ")", "B", ".", "buildTrunc", "(", "Dst", ",", "LoadDstReg", ")", ";", "else", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LoadDstReg", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Repack", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "N", ";", "++", "I", ")", "Repack", ".", "push_back", "(", "B", ".", "buildTrunc", "(", "EltTy", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["B", ".", "buildMerge", "(", "Dst", ",", "Repack", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42223, "Length": 348, "Cover_Rate": 0.49572649572649574} {"Template_token": ["", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "Format", "=", "", ";", "if", "(", "IsTyped", ")", "{", "Format", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "++", "OpOffset", ";", "}", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ",", "TotalOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "if", "(", "TotalOffset", "!=", "", ")", "MMO", "=", "B", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MMO", ",", "TotalOffset", ",", "MemSize", ")", ";", "unsigned", "Opc", ";", "if", "(", "IsTyped", ")", "{", "Opc", "=", "IsD16", "?", "", ":", "", ";", "}", "else", "if", "(", "IsFormat", ")", "{", "Opc", "=", "IsD16", "?", "", ":", "", ";", "}", "else", "{", "switch", "(", "MemSize", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "default", ":"], "ground_truth": ["Opc", "=", "", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeBufferStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42224, "Length": 181, "Cover_Rate": 0.362} {"Template_token": ["", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src0", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "auto", "Merge", "=", "B", ".", "buildMerge", "(", "S32", ",", "{", "Src0", ",", "Src1", "}", ")", ";", "B", ".", "buildBitcast", "(", "Dst", ",", "Merge", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeBuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42225, "Length": 86, "Cover_Rate": 0.5733333333333334} {"Template_token": ["", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "legalizeLoad", "(", "MI", ",", "MRI", ",", "B", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "return", "legalizeUDIV_UREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "return", "legalizeSDIV_SREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "", "/", "numbers", "::", "log2ef", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_FPOW", ":"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42226, "Length": 270, "Cover_Rate": 0.5625} {"Template_token": ["", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "legalizeLoad", "(", "MI", ",", "MRI", ",", "B", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "return", "legalizeUDIV_UREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "return", "legalizeSDIV_SREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "", "/", "numbers", "::", "log2ef", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FPOW", ":", "return", "legalizeFPow", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FFLOOR", ":"], "ground_truth": ["return", "legalizeFFloor", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42227, "Length": 243, "Cover_Rate": 0.50625} {"Template_token": ["", "if", "(", "ST", ".", "getTrapHandlerAbi", "(", ")", "!=", "GCNSubtarget", "::", "TrapHandlerAbiHsa", "||", "!", "ST", ".", "isTrapHandlerEnabled", "(", ")", ")", "{", "DiagnosticInfoUnsupported", "NoTrap", "(", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "Ctx", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";"], "ground_truth": ["Ctx", ".", "diagnose", "(", "NoTrap", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeDebugTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42228, "Length": 69, "Cover_Rate": 0.552} {"Template_token": ["", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Dst", ")", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "if", "(", "IdxVal", "->", "Value", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildExtract", "(", "Dst", ",", "Vec", ",", "IdxVal", "->", "Value", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeExtractVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42229, "Length": 73, "Cover_Rate": 0.4451219512195122} {"Template_token": ["", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Dst", ")", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "if", "(", "IdxVal", "->", "Value", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildExtract", "(", "Dst", ",", "Vec", ",", "IdxVal", "->", "Value", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeExtractVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42230, "Length": 76, "Cover_Rate": 0.4634146341463415} {"Template_token": ["", "LLT", "ResTy", "=", "MRI", ".", "getType", "(", "Res", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "bool", "Unsafe", "=", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", "||", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmArcp", ")", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "ResTy", "==", "S64", ")", "return", "false", ";", "if", "(", "!", "Unsafe", "&&", "ResTy", "==", "S32", "&&", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getMode", "(", ")", ".", "allFP32Denormals", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "auto", "CLHS", "=", "getConstantFPVRegVal", "(", "LHS", ",", "MRI", ")", ")", "{"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42231, "Length": 125, "Cover_Rate": 0.3453038674033149} {"Template_token": ["", "B", ".", "setInstr", "(", "MI", ")", ";", "const", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src", ")", "==", "S64", ")", ";", "auto", "Trunc", "=", "B", ".", "buildIntrinsicTrunc", "(", "S64", ",", "Src", ")", ";", "const", "auto", "Zero", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "const", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "auto", "Lt0", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Src", ",", "Zero", ")", ";", "auto", "NeTrunc", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_ONE", ",", "S1", ",", "Src", ",", "Trunc", ")", ";"], "ground_truth": ["auto", "And", "=", "B", ".", "buildAnd", "(", "S1", ",", "Lt0", ",", "NeTrunc", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFceil", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42232, "Length": 143, "Cover_Rate": 0.7079207920792079} {"Template_token": ["", "const", "auto", "Zero", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "const", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "auto", "Lt0", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Src", ",", "Zero", ")", ";", "auto", "NeTrunc", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_ONE", ",", "S1", ",", "Src", ",", "Trunc", ")", ";", "auto", "And", "=", "B", ".", "buildAnd", "(", "S1", ",", "Lt0", ",", "NeTrunc", ")", ";", "auto", "Add", "=", "B", ".", "buildSelect", "(", "S64", ",", "And", ",", "One", ",", "Zero", ")", ";", "B", ".", "buildFAdd", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Trunc", ",", "Add", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFceil", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42233, "Length": 116, "Cover_Rate": 0.5742574257425742} {"Template_token": ["", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "if", "(", "legalizeFastUnsafeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ")", "return", "true", ";", "if", "(", "DstTy", "==", "S16", ")", "return", "legalizeFDIV16", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "ground_truth": ["if", "(", "DstTy", "==", "S32", ")", "return", "legalizeFDIV32", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42234, "Length": 100, "Cover_Rate": 0.684931506849315} {"Template_token": ["", "auto", "LHSExt", "=", "B", ".", "buildFPExt", "(", "S32", ",", "LHS", ",", "Flags", ")", ";", "auto", "RHSExt", "=", "B", ".", "buildFPExt", "(", "S32", ",", "RHS", ",", "Flags", ")", ";", "auto", "RCP", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "RHSExt", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "QUOT", "=", "B", ".", "buildFMul", "(", "S32", ",", "LHSExt", ",", "RCP", ",", "Flags", ")", ";", "auto", "RDst", "=", "B", ".", "buildFPTrunc", "(", "S16", ",", "QUOT", ",", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "RDst", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFDIV16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42235, "Length": 135, "Cover_Rate": 0.5720338983050848} {"Template_token": ["", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "LHSExt", "=", "B", ".", "buildFPExt", "(", "S32", ",", "LHS", ",", "Flags", ")", ";", "auto", "RHSExt", "=", "B", ".", "buildFPExt", "(", "S32", ",", "RHS", ",", "Flags", ")", ";", "auto", "RCP", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "RHSExt", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "QUOT", "=", "B", ".", "buildFMul", "(", "S32", ",", "LHSExt", ",", "RCP", ",", "Flags", ")", ";", "auto", "RDst", "=", "B", ".", "buildFPTrunc", "(", "S16", ",", "QUOT", ",", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "RDst", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFDIV16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42236, "Length": 141, "Cover_Rate": 0.597457627118644} {"Template_token": ["", "auto", "NumeratorScaled", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "ApproxRcp", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "DenominatorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S32", ",", "DenominatorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "true", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "false", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma1", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "NumeratorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "Fmas", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42237, "Length": 332, "Cover_Rate": 0.6360153256704981} {"Template_token": ["", "auto", "NumeratorScaled", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "ApproxRcp", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "DenominatorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S32", ",", "DenominatorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "true", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";"], "ground_truth": ["auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42238, "Length": 191, "Cover_Rate": 0.36590038314176243} {"Template_token": ["", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "", ")", ")", ";", "Scale", "=", "B", ".", "buildXor", "(", "S1", ",", "CmpNum", ",", "CmpDen", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "{", "Scale", "=", "DivScale1", ".", "getReg", "(", "", ")", ";", "}"], "ground_truth": ["auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Mul", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Scale", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42239, "Length": 191, "Cover_Rate": 0.3060897435897436} {"Template_token": ["", "auto", "Abs", "=", "B", ".", "buildFAbs", "(", "S32", ",", "RHS", ",", "Flags", ")", ";", "const", "APFloat", "C0Val", "(", "", ")", ";", "auto", "C0", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "C1", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "C2", "=", "B", ".", "buildConstant", "(", "S32", ",", "FloatToBits", "(", "", ")", ")", ";", "auto", "CmpRes", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Abs", ",", "C0", ",", "Flags", ")", ";", "auto", "Sel", "=", "B", ".", "buildSelect", "(", "S32", ",", "CmpRes", ",", "C1", ",", "C2", ",", "Flags", ")", ";", "auto", "Mul0", "=", "B", ".", "buildFMul", "(", "S32", ",", "RHS", ",", "Sel", ",", "Flags", ")", ";", "auto", "RCP", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Mul0", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Mul1", "=", "B", ".", "buildFMul", "(", "S32", ",", "LHS", ",", "RCP", ",", "Flags", ")", ";", "B", ".", "buildFMul", "(", "Res", ",", "Sel", ",", "Mul1", ",", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFDIVFastIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42240, "Length": 184, "Cover_Rate": 0.6501766784452296} {"Template_token": ["", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "Dst", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "auto", "K", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "numbers", "::", "log2e", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "Ty", ",", "Src", ",", "K", ",", "Flags", ")", ";", "B", ".", "buildFExp2", "(", "Dst", ",", "Mul", ",", "Flags", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFExp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42241, "Length": 77, "Cover_Rate": 0.6209677419354839} {"Template_token": ["", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "Dst", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "auto", "K", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "numbers", "::", "log2e", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "Ty", ",", "Src", ",", "K", ",", "Flags", ")", ";", "B", ".", "buildFExp2", "(", "Dst", ",", "Mul", ",", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFExp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42242, "Length": 81, "Cover_Rate": 0.6532258064516129} {"Template_token": ["", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "OrigSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "assert", "(", "ST", ".", "hasFractBug", "(", ")", "&&", "MRI", ".", "getType", "(", "Dst", ")", "==", "S64", "&&", "", ")", ";", "auto", "Fract", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "OrigSrc", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "Register", "ModSrc", "=", "stripAnySourceMods", "(", "OrigSrc", ",", "MRI", ")", ";", "auto", "Const", "=", "B", ".", "buildFConstant", "(", "S64", ",", "BitsToDouble", "(", "", ")", ")", ";", "Register", "Min", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S64", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ")", "B", ".", "buildFMinNumIEEE", "(", "Min", ",", "Fract", ",", "Const", ",", "Flags", ")", ";", "else", "B", ".", "buildFMinNum", "(", "Min", ",", "Fract", ",", "Const", ",", "Flags", ")", ";", "Register", "CorrectedFract", "=", "Min", ";", "if", "(", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNoNans", ")", ")", "{", "auto", "IsNan", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_ORD", ",", "S1", ",", "ModSrc", ",", "ModSrc", ",", "Flags", ")", ";", "CorrectedFract", "=", "B", ".", "buildSelect", "(", "S64", ",", "IsNan", ",", "ModSrc", ",", "Min", ",", "Flags", ")", ".", "getReg", "(", "", ")", ";", "}", "auto", "NegFract", "=", "B", ".", "buildFNeg", "(", "S64", ",", "CorrectedFract", ",", "Flags", ")", ";", "B", ".", "buildFAdd", "(", "Dst", ",", "OrigSrc", ",", "NegFract", ",", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFFloor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42243, "Length": 281, "Cover_Rate": 0.8753894080996885} {"Template_token": ["", "Register", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "Dst", ")", ";", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "auto", "Log2Operand", "=", "B", ".", "buildFLog2", "(", "Ty", ",", "Src", ",", "Flags", ")", ";", "auto", "Log2BaseInvertedOperand", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "Log2BaseInverted", ")", ";"], "ground_truth": ["B", ".", "buildFMul", "(", "Dst", ",", "Log2Operand", ",", "Log2BaseInvertedOperand", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFlog", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42244, "Length": 83, "Cover_Rate": 0.664} {"Template_token": ["", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP32Denormals", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP64FP16Denormals", "(", ")", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";"], "ground_truth": ["GISelObserverWrapper", "DummyObserver", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42245, "Length": 59, "Cover_Rate": 0.36875} {"Template_token": ["", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "Dst", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "const", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "if", "(", "Ty", "==", "S32", ")", "{", "auto", "Log", "=", "B", ".", "buildFLog2", "(", "S32", ",", "Src0", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Log", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Src1", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "ground_truth": ["B", ".", "buildFExp2", "(", "Dst", ",", "Mul", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFPow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42246, "Length": 120, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src", ")", "==", "S64", "&&", "MRI", ".", "getType", "(", "Dst", ")", "==", "S64", ")", ";", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "auto", "Trunc", "=", "B", ".", "buildIntrinsicTrunc", "(", "S64", ",", "Src", ",", "Flags", ")", ";", "auto", "K0", "=", "B", ".", "buildFConstant", "(", "S64", ",", "BitsToDouble", "(", "UINT64_C", "(", "", ")", ")", ")", ";", "auto", "K1", "=", "B", ".", "buildFConstant", "(", "S64", ",", "BitsToDouble", "(", "UINT64_C", "(", "", ")", ")", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S64", ",", "Trunc", ",", "K0", ",", "Flags", ")", ";", "auto", "FloorMul", "=", "B", ".", "buildFFloor", "(", "S64", ",", "Mul", ",", "Flags", ")", ";"], "ground_truth": ["auto", "Fma", "=", "B", ".", "buildFMA", "(", "S64", ",", "FloorMul", ",", "K1", ",", "Trunc", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFPTOI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42247, "Length": 139, "Cover_Rate": 0.5245283018867924} {"Template_token": ["", "auto", "CopySign", "=", "B", ".", "buildFCopysign", "(", "Ty", ",", "C1", ",", "Src", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildFAdd", "(", "Ty", ",", "Src", ",", "CopySign", ")", ";", "auto", "Tmp2", "=", "B", ".", "buildFSub", "(", "Ty", ",", "Tmp1", ",", "CopySign", ")", ";", "auto", "C2", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "C2Val", ")", ";", "auto", "Fabs", "=", "B", ".", "buildFAbs", "(", "Ty", ",", "Src", ")", ";", "auto", "Cond", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "LLT", "::", "scalar", "(", "", ")", ",", "Fabs", ",", "C2", ")", ";", "B", ".", "buildSelect", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Cond", ",", "Src", ",", "Tmp2", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeFrint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42248, "Length": 114, "Cover_Rate": 0.5229357798165137} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadLDSDecl", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "ArrayRef", "<", "Register", ">", "(", ")", ",", "true", ")", ";", "B", ".", "buildUndef", "(", "DstReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "TargetLowering", "::", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "!", "TLI", "->", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "InstrInfo", "::", "MO_ABS32_LO", ")", ";", "return", "true", ";", "}", "B", ".", "buildConstant", "(", "DstReg", ",", "MFI", "->", "allocateLDSGlobal", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "GV", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadInit", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42249, "Length": 237, "Cover_Rate": 0.44216417910447764} {"Template_token": ["", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "LLT", "IdxTy", "=", "LLT", "::", "scalar", "(", "DstTy", ".", "getSizeInBits", "(", ")", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "Arg", ",", "RC", ")", "=", "MFI", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "Arg", ")", "return", "false", ";", "Register", "KernargPtrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "if", "(", "!", "loadInputValue", "(", "KernargPtrReg", ",", "B", ",", "Arg", ")", ")", "return", "false", ";"], "ground_truth": ["B", ".", "buildPtrAdd", "(", "DstReg", ",", "KernargPtrReg", ",", "B", ".", "buildConstant", "(", "IdxTy", ",", "Offset", ")", ".", "getReg", "(", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42251, "Length": 120, "Cover_Rate": 0.5381165919282511} {"Template_token": ["", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "}", "B", ".", "setInstr", "(", "MI", ")", ";", "uint64_t", "Offset", "=", "ST", ".", "getTargetLowering", "(", ")", "->", "getImplicitParameterOffset", "(", "B", ".", "getMF", "(", ")", ",", "TargetLowering", "::", "FIRST_IMPLICIT", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "LLT", "IdxTy", "=", "LLT", "::", "scalar", "(", "DstTy", ".", "getSizeInBits", "(", ")", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "Arg", ",", "RC", ")", "=", "MFI", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "Arg", ")", "return", "false", ";", "Register", "KernargPtrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "if", "(", "!", "loadInputValue", "(", "KernargPtrReg", ",", "B", ",", "Arg", ")", ")", "return", "false", ";", "B", ".", "buildPtrAdd", "(", "DstReg", ",", "KernargPtrReg", ",", "B", ".", "buildConstant", "(", "IdxTy", ",", "Offset", ")", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42252, "Length": 178, "Cover_Rate": 0.7982062780269058} {"Template_token": ["", "Optional", "<", "ValueAndVReg", ">", "IdxVal", "=", "getConstantVRegValWithLookThrough", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "IdxVal", ")", "return", "true", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Ins", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Ins", ")", ")", ";"], "ground_truth": ["B", ".", "setInstr", "(", "MI", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeInsertVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42253, "Length": 110, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "auto", "Shr", "=", "B", ".", "buildAShr", "(", "S64", ",", "FractMask", ",", "Exp", ")", ";", "auto", "Not", "=", "B", ".", "buildNot", "(", "S64", ",", "Shr", ")", ";", "auto", "Tmp0", "=", "B", ".", "buildAnd", "(", "S64", ",", "Src", ",", "Not", ")", ";", "auto", "FiftyOne", "=", "B", ".", "buildConstant", "(", "S32", ",", "FractBits", "-", "", ")", ";", "auto", "ExpLt0", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SLT", ",", "S1", ",", "Exp", ",", "Zero32", ")", ";", "auto", "ExpGt51", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SGT", ",", "S1", ",", "Exp", ",", "FiftyOne", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildSelect", "(", "S64", ",", "ExpLt0", ",", "SignBit64", ",", "Tmp0", ")", ";", "B", ".", "buildSelect", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ExpGt51", ",", "Src", ",", "Tmp1", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeIntrinsicTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42254, "Length": 131, "Cover_Rate": 0.3830409356725146} {"Template_token": ["", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src", ")", "==", "S64", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "Src", ")", ";", "Register", "Hi", "=", "Unmerge", ".", "getReg", "(", "", ")", ";", "auto", "Exp", "=", "extractF64Exponent", "(", "Hi", ",", "B", ")", ";", "const", "unsigned", "FractBits", "=", "", ";", "const", "auto", "SignBitMask", "=", "B", ".", "buildConstant", "(", "S32", ",", "UINT32_C", "(", "", ")", "<<", "", ")", ";", "auto", "SignBit", "=", "B", ".", "buildAnd", "(", "S32", ",", "Hi", ",", "SignBitMask", ")", ";", "const", "auto", "FractMask", "=", "B", ".", "buildConstant", "(", "S64", ",", "(", "UINT64_C", "(", "", ")", "<<", "FractBits", ")", "-", "", ")", ";", "const", "auto", "Zero32", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "SignBit64", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Zero32", ",", "SignBit", "}", ")", ";", "auto", "Shr", "=", "B", ".", "buildAShr", "(", "S64", ",", "FractMask", ",", "Exp", ")", ";", "auto", "Not", "=", "B", ".", "buildNot", "(", "S64", ",", "Shr", ")", ";", "auto", "Tmp0", "=", "B", ".", "buildAnd", "(", "S64", ",", "Src", ",", "Not", ")", ";", "auto", "FiftyOne", "=", "B", ".", "buildConstant", "(", "S32", ",", "FractBits", "-", "", ")", ";", "auto", "ExpLt0", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SLT", ",", "S1", ",", "Exp", ",", "Zero32", ")", ";", "auto", "ExpGt51", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SGT", ",", "S1", ",", "Exp", ",", "FiftyOne", ")", ";"], "ground_truth": ["auto", "Tmp1", "=", "B", ".", "buildSelect", "(", "S64", ",", "ExpLt0", ",", "SignBit64", ",", "Tmp0", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeIntrinsicTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42255, "Length": 268, "Cover_Rate": 0.783625730994152} {"Template_token": ["", "auto", "Hi32", "=", "B", ".", "buildExtract", "(", "LLT", "::", "scalar", "(", "", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ")", ";", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "MI", ".", "getOperand", "(", "", ")", ",", "Hi32", ",", "ApertureReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeIsAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42256, "Length": 58, "Cover_Rate": 0.5858585858585859} {"Template_token": ["", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src", ")", "==", "S64", "&&", "MRI", ".", "getType", "(", "Dst", ")", "==", "S64", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "Src", ")", ";", "auto", "CvtHi", "=", "Signed", "?", "B", ".", "buildTOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "", ")", ")", ":", "B", ".", "buildUITOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "CvtLo", "=", "B", ".", "buildUITOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["auto", "ThirtyTwo", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeITOFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42257, "Length": 110, "Cover_Rate": 0.4641350210970464} {"Template_token": ["", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "Src", ")", ";", "auto", "CvtHi", "=", "Signed", "?", "B", ".", "buildTOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "", ")", ")", ":", "B", ".", "buildUITOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "CvtLo", "=", "B", ".", "buildUITOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["auto", "ThirtyTwo", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeITOFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42258, "Length": 78, "Cover_Rate": 0.3291139240506329} {"Template_token": ["", "LLT", "ConstPtr", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";"], "ground_truth": ["auto", "Cast", "=", "B", ".", "buildAddrSpaceCast", "(", "ConstPtr", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42259, "Length": 35, "Cover_Rate": 0.35} {"Template_token": ["", "if", "(", "IsIEEEOp", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";", "GISelObserverWrapper", "DummyObserver", ";", "LegalizerHelper", "Helper", "(", "MF", ",", "DummyObserver", ",", "HelperBuilder", ")", ";", "HelperBuilder", ".", "setInstr", "(", "MI", ")", ";", "return", "Helper", ".", "lowerFMinNumMaxNum", "(", "MI", ")", "==", "LegalizerHelper", "::", "Legalized", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeMinNumMaxNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42260, "Length": 46, "Cover_Rate": 0.359375} {"Template_token": ["", "if", "(", "!", "loadInputValue", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "B", ",", "Arg", ")", ")", "return", "false", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizePreloadedArgIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42261, "Length": 30, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "B", ".", "setInstr", "(", "MI", ")", ";", "const", "ArgDescriptor", "*", "Arg", "=", "getArgDescriptor", "(", "B", ",", "ArgType", ")", ";"], "ground_truth": ["if", "(", "!", "Arg", ")", "return", "false", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizePreloadedArgIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42262, "Length": 27, "Cover_Rate": 0.3176470588235294} {"Template_token": ["", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "Dst", ")", ";", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "setDesc", "(", "B", ".", "getTII", "(", ")", ".", "get", "(", "", ")", ")", ";"], "ground_truth": ["MI", ".", "RemoveOperand", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42263, "Length": 77, "Cover_Rate": 0.33047210300429186} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeSDIV_SREM", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "if", "(", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", "return", "legalizeSDIV_SREM32", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeSDIV_SREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42264, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "LHS", "=", "B", ".", "buildAdd", "(", "S32", ",", "LHS", ",", "LHSign", ")", ".", "getReg", "(", "", ")", ";", "RHS", "=", "B", ".", "buildAdd", "(", "S32", ",", "RHS", ",", "RHSign", ")", ".", "getReg", "(", "", ")", ";", "LHS", "=", "B", ".", "buildXor", "(", "S32", ",", "LHS", ",", "LHSign", ")", ".", "getReg", "(", "", ")", ";", "RHS", "=", "B", ".", "buildXor", "(", "S32", ",", "RHS", ",", "RHSign", ")", ".", "getReg", "(", "", ")", ";", "Register", "UDivRem", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "legalizeUDIV_UREM32Impl", "(", "B", ",", "UDivRem", ",", "LHS", ",", "RHS", ",", "IsRem", ")", ";", "if", "(", "IsRem", ")", "{"], "ground_truth": ["auto", "RSign", "=", "LHSign", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeSDIV_SREM32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42265, "Length": 105, "Cover_Rate": 0.32407407407407407} {"Template_token": ["", "auto", "LHSign", "=", "B", ".", "buildAShr", "(", "S32", ",", "LHS", ",", "ThirtyOne", ")", ";", "auto", "RHSign", "=", "B", ".", "buildAShr", "(", "S32", ",", "LHS", ",", "ThirtyOne", ")", ";", "LHS", "=", "B", ".", "buildAdd", "(", "S32", ",", "LHS", ",", "LHSign", ")", ".", "getReg", "(", "", ")", ";", "RHS", "=", "B", ".", "buildAdd", "(", "S32", ",", "RHS", ",", "RHSign", ")", ".", "getReg", "(", "", ")", ";", "LHS", "=", "B", ".", "buildXor", "(", "S32", ",", "LHS", ",", "LHSign", ")", ".", "getReg", "(", "", ")", ";", "RHS", "=", "B", ".", "buildXor", "(", "S32", ",", "RHS", ",", "RHSign", ")", ".", "getReg", "(", "", ")", ";", "Register", "UDivRem", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "legalizeUDIV_UREM32Impl", "(", "B", ",", "UDivRem", ",", "LHS", ",", "RHS", ",", "IsRem", ")", ";", "if", "(", "IsRem", ")", "{", "auto", "RSign", "=", "LHSign", ";", "UDivRem", "=", "B", ".", "buildXor", "(", "S32", ",", "UDivRem", ",", "RSign", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildSub", "(", "DstReg", ",", "UDivRem", ",", "RSign", ")", ";", "}", "else", "{", "auto", "DSign", "=", "B", ".", "buildXor", "(", "S32", ",", "LHSign", ",", "RHSign", ")", ";"], "ground_truth": ["UDivRem", "=", "B", ".", "buildXor", "(", "S32", ",", "UDivRem", ",", "DSign", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeSDIV_SREM32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42266, "Length": 197, "Cover_Rate": 0.6080246913580247} {"Template_token": ["", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "Register", "TrigVal", ";", "auto", "OneOver2Pi", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "", "/", "M_PI", ")", ";", "if", "(", "ST", ".", "hasTrigReducedRange", "(", ")", ")", "{", "auto", "MulVal", "=", "B", ".", "buildFMul", "(", "Ty", ",", "SrcReg", ",", "OneOver2Pi", ",", "Flags", ")", ";", "TrigVal", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "Ty", "}", ",", "false", ")", ".", "addUse", "(", "MulVal", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "TrigVal", "=", "B", ".", "buildFMul", "(", "Ty", ",", "SrcReg", ",", "OneOver2Pi", ",", "Flags", ")", ".", "getReg", "(", "", ")", ";", "", "TrigIntrin", "=", "MI", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "B", ".", "buildIntrinsic", "(", "TrigIntrin", ",", "makeArrayRef", "<", "Register", ">", "(", "DstReg", ")", ",", "false", ")", ".", "addUse", "(", "TrigVal", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeSinCos", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42267, "Length": 170, "Cover_Rate": 0.7264957264957265} {"Template_token": ["", "Register", "LiveIn", "=", "getLiveInRegister", "(", "B", ",", "MRI", ",", "SGPR01", ",", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ",", "false", ")", ";", "if", "(", "!", "loadInputValue", "(", "LiveIn", ",", "B", ",", "Arg", ")", ")", "return", "false", ";", "B", ".", "buildCopy", "(", "SGPR01", ",", "LiveIn", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "GCNSubtarget", "::", "TrapIDLLVMTrap", ")", ".", "addReg", "(", "SGPR01", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42268, "Length": 83, "Cover_Rate": 0.43915343915343913} {"Template_token": ["", "if", "(", "!", "Arg", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "Register", "SGPR01", "(", "", ")", ";", "Register", "LiveIn", "=", "getLiveInRegister", "(", "B", ",", "MRI", ",", "SGPR01", ",", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ",", "false", ")", ";", "if", "(", "!", "loadInputValue", "(", "LiveIn", ",", "B", ",", "Arg", ")", ")", "return", "false", ";", "B", ".", "buildCopy", "(", "SGPR01", ",", "LiveIn", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "GCNSubtarget", "::", "TrapIDLLVMTrap", ")", ".", "addReg", "(", "SGPR01", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42269, "Length": 98, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", ")", "return", "legalizeUDIV_UREM32", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeUDIV_UREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42270, "Length": 40, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeUDIV_UREM", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", ")", "return", "legalizeUDIV_UREM32", "(", "MI", ",", "MRI", ",", "B", ")", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", ")", "return", "legalizeUDIV_UREM64", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeUDIV_UREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42271, "Length": 83, "Cover_Rate": 0.9880952380952381} {"Template_token": ["", "B", ".", "setInstr", "(", "MI", ")", ";", "const", "bool", "IsRem", "=", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Num", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Den", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "legalizeUDIV_UREM32Impl", "(", "B", ",", "DstReg", ",", "Num", ",", "Den", ",", "IsRem", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeUDIV_UREM32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42272, "Length": 80, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "Register", "Num", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Den", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "legalizeUDIV_UREM32Impl", "(", "B", ",", "DstReg", ",", "Num", ",", "Den", ",", "IsRem", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeUDIV_UREM32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42273, "Length": 47, "Cover_Rate": 0.44761904761904764} {"Template_token": ["", "auto", "RCP_S_E", "=", "B", ".", "buildSub", "(", "S32", ",", "RCP", ",", "E", ")", ";", "auto", "Tmp0", "=", "B", ".", "buildSelect", "(", "S32", ",", "CmpRcpHiZero", ",", "RCP_A_E", ",", "RCP_S_E", ")", ";", "auto", "Quotient", "=", "B", ".", "buildUMulH", "(", "S32", ",", "Tmp0", ",", "Num", ")", ";", "auto", "Num_S_Remainder", "=", "B", ".", "buildMul", "(", "S32", ",", "Quotient", ",", "Den", ")", ";", "auto", "Remainder", "=", "B", ".", "buildSub", "(", "S32", ",", "Num", ",", "Num_S_Remainder", ")", ";", "auto", "Remainder_GE_Den", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Remainder", ",", "Den", ")", ";", "auto", "Remainder_GE_Zero", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Num", ",", "Num_S_Remainder", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildAnd", "(", "S1", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";", "auto", "One", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "Quotient_A_One", "=", "B", ".", "buildAdd", "(", "S32", ",", "Quotient", ",", "One", ")", ";", "auto", "Quotient_S_One", "=", "B", ".", "buildSub", "(", "S32", ",", "Quotient", ",", "One", ")", ";", "auto", "Div", "=", "B", ".", "buildSelect", "(", "S32", ",", "Tmp1", ",", "Quotient", ",", "Quotient_A_One", ")", ";"], "ground_truth": ["if", "(", "IsRem", ")", "{"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeUDIV_UREM32Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42274, "Length": 183, "Cover_Rate": 0.41216216216216217} {"Template_token": ["", "auto", "NEG_RCP_LO", "=", "B", ".", "buildSub", "(", "S32", ",", "Zero", ",", "RCP_LO", ")", ";", "auto", "CmpRcpHiZero", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_EQ", ",", "S1", ",", "RCP_HI", ",", "Zero", ")", ";", "auto", "ABS_RCP_LO", "=", "B", ".", "buildSelect", "(", "S32", ",", "CmpRcpHiZero", ",", "NEG_RCP_LO", ",", "RCP_LO", ")", ";", "auto", "E", "=", "B", ".", "buildUMulH", "(", "S32", ",", "ABS_RCP_LO", ",", "RCP", ")", ";", "auto", "RCP_A_E", "=", "B", ".", "buildAdd", "(", "S32", ",", "RCP", ",", "E", ")", ";", "auto", "RCP_S_E", "=", "B", ".", "buildSub", "(", "S32", ",", "RCP", ",", "E", ")", ";", "auto", "Tmp0", "=", "B", ".", "buildSelect", "(", "S32", ",", "CmpRcpHiZero", ",", "RCP_A_E", ",", "RCP_S_E", ")", ";", "auto", "Quotient", "=", "B", ".", "buildUMulH", "(", "S32", ",", "Tmp0", ",", "Num", ")", ";", "auto", "Num_S_Remainder", "=", "B", ".", "buildMul", "(", "S32", ",", "Quotient", ",", "Den", ")", ";", "auto", "Remainder", "=", "B", ".", "buildSub", "(", "S32", ",", "Num", ",", "Num_S_Remainder", ")", ";", "auto", "Remainder_GE_Den", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Remainder", ",", "Den", ")", ";", "auto", "Remainder_GE_Zero", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Num", ",", "Num_S_Remainder", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildAnd", "(", "S1", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";", "auto", "One", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "Quotient_A_One", "=", "B", ".", "buildAdd", "(", "S32", ",", "Quotient", ",", "One", ")", ";", "auto", "Quotient_S_One", "=", "B", ".", "buildSub", "(", "S32", ",", "Quotient", ",", "One", ")", ";", "auto", "Div", "=", "B", ".", "buildSelect", "(", "S32", ",", "Tmp1", ",", "Quotient", ",", "Quotient_A_One", ")", ";", "if", "(", "IsRem", ")", "{", "Div", "=", "B", ".", "buildSelect", "(", "S32", ",", "Remainder_GE_Zero", ",", "Div", ",", "Quotient_S_One", ")", ";", "auto", "Remainder_S_Den", "=", "B", ".", "buildSub", "(", "S32", ",", "Remainder", ",", "Den", ")", ";", "auto", "Remainder_A_Den", "=", "B", ".", "buildAdd", "(", "S32", ",", "Remainder", ",", "Den", ")", ";", "auto", "Rem", "=", "B", ".", "buildSelect", "(", "S32", ",", "Tmp1", ",", "Remainder_S_Den", ",", "Remainder", ")", ";", "B", ".", "buildSelect", "(", "DstReg", ",", "Remainder_GE_Zero", ",", "Rem", ",", "Remainder_A_Den", ")", ";", "}", "else", "{", "B", ".", "buildSelect", "(", "DstReg", ",", "Remainder_GE_Zero", ",", "Div", ",", "Quotient_S_One", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeUDIV_UREM32Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42275, "Length": 349, "Cover_Rate": 0.786036036036036} {"Template_token": ["", "if", "(", "!", "Arg", "->", "isRegister", "(", ")", "||", "!", "Arg", "->", "getRegister", "(", ")", ".", "isValid", "(", ")", ")", "return", "false", ";", "Register", "SrcReg", "=", "Arg", "->", "getRegister", "(", ")", ";", "assert", "(", "SrcReg", ".", "isPhysical", "(", ")", "&&", "", ")", ";", "assert", "(", "DstReg", ".", "isVirtual", "(", ")", "&&", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "Register", "LiveIn", "=", "getLiveInRegister", "(", "B", ",", "MRI", ",", "SrcReg", ",", "Ty", ")", ";", "if", "(", "Arg", "->", "isMasked", "(", ")", ")", "{", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "unsigned", "Mask", "=", "Arg", "->", "getMask", "(", ")", ";", "const", "unsigned", "Shift", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "Mask", ")", ";", "Register", "AndMaskSrc", "=", "LiveIn", ";", "if", "(", "Shift", "!=", "", ")", "{"], "ground_truth": ["auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "Shift", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42278, "Length": 155, "Cover_Rate": 0.6739130434782609} {"Template_token": ["", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "const", "LLT", "EltTy", "=", "Ty", ".", "getElementType", "(", ")", ";", "const", "int", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "const", "int", "EltSize", "=", "EltTy", ".", "getSizeInBits", "(", ")", ";", "const", "int", "NextMul32", "=", "(", "Size", "+", "", ")", "/", "", ";", "assert", "(", "EltSize", "<", "", ")", ";", "const", "int", "NewNumElts", "=", "(", "", "*", "NextMul32", "+", "EltSize", "-", "", ")", "/", "EltSize", ";", "return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "vector", "(", "NewNumElts", ",", "EltTy", ")", ")", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "moreEltsToNext32Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42279, "Length": 107, "Cover_Rate": 0.9304347826086956} {"Template_token": ["", "static", "LegalizeMutation", "oneMoreElement", "(", "unsigned", "TypeIdx", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "const", "LLT", "EltTy", "=", "Ty", ".", "getElementType", "(", ")", ";", "return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "vector", "(", "Ty", ".", "getNumElements", "(", ")", "+", "", ",", "EltTy", ")", ")", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "oneMoreElement", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42280, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "else", "{", "if", "(", "(", "(", "I", "+", "", ")", ">=", "(", "AddrIdx", "+", "NumVAddrs", ")", ")", "||", "(", "(", "NumGradients", "/", "", ")", "%", "", "==", "", "&&", "(", "I", "==", "DimIdx", "+", "(", "NumGradients", "/", "", ")", "-", "", "||", "I", "==", "DimIdx", "+", "NumGradients", "-", "", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "I", "+", "", ")", ".", "isReg", "(", ")", ")", "{"], "ground_truth": ["PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "packImageA16AddressToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42281, "Length": 124, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "return", "Query", ".", "Types", "[", "TypeIdx", "]", ".", "getSizeInBits", "(", ")", "==", "Size", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "sizeIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42282, "Length": 28, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "static", "LegalityPredicate", "smallerThan", "(", "unsigned", "TypeIdx0", ",", "unsigned", "TypeIdx1", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "return", "Query", ".", "Types", "[", "TypeIdx0", "]", ".", "getSizeInBits", "(", ")", "<", "Query", ".", "Types", "[", "TypeIdx1", "]", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo11", "Func": "smallerThan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42283, "Length": 47, "Cover_Rate": 0.9791666666666666} {"Template_token": ["", "std", "::", "tie", "(", "BaseReg", ",", "TotalConstOffset", ",", "OffsetDef", ")", "=", "", "(", "*", "B", ".", "getMRI", "(", ")", ",", "OrigOffset", ")", ";", "unsigned", "ImmOffset", "=", "TotalConstOffset", ";", "unsigned", "Overflow", "=", "ImmOffset", "&", "~", "MaxImm", ";", "ImmOffset", "-=", "Overflow", ";", "if", "(", "(", "int32_t", ")", "Overflow", "<", "", ")", "{", "Overflow", "+=", "ImmOffset", ";", "ImmOffset", "=", "", ";", "}", "if", "(", "Overflow", "!=", "", ")", "{", "if", "(", "!", "BaseReg", ")", "{", "BaseReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "{", "auto", "OverflowVal", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ";", "BaseReg", "=", "B", ".", "buildAdd", "(", "S32", ",", "BaseReg", ",", "OverflowVal", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42284, "Length": 122, "Cover_Rate": 0.583732057416268} {"Template_token": ["", "ImmOffset", "-=", "Overflow", ";", "if", "(", "(", "int32_t", ")", "Overflow", "<", "", ")", "{", "Overflow", "+=", "ImmOffset", ";", "ImmOffset", "=", "", ";", "}", "if", "(", "Overflow", "!=", "", ")", "{", "if", "(", "!", "BaseReg", ")", "{", "BaseReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "{", "auto", "OverflowVal", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ";", "BaseReg", "=", "B", ".", "buildAdd", "(", "S32", ",", "BaseReg", ",", "OverflowVal", ")", ".", "getReg", "(", "", ")", ";", "}", "}", "if", "(", "!", "BaseReg", ")", "BaseReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "return", "std", "::", "make_tuple", "(", "BaseReg", ",", "ImmOffset", ",", "TotalConstOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo11", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42285, "Length": 121, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "UseMI", ".", "getIterator", "(", ")", ")", ";", "if", "(", "Next", "!=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", "{", "if", "(", "Next", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Br", "=", "&", "*", "Next", ";", "}"], "ground_truth": ["return", "&", "UseMI", ";"], "File": "AMDGPULegalizerInfo11", "Func": "verifyCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42286, "Length": 55, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "static", "MachineInstr", "*", "verifyCFIntrinsic", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstr", "*", "&", "Br", ")", "{", "Register", "CondDef", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "CondDef", ")", ")", "return", "nullptr", ";", "MachineInstr", "&", "UseMI", "=", "*", "MRI", ".", "use_instr_nodbg_begin", "(", "CondDef", ")", ";"], "ground_truth": ["if", "(", "UseMI", ".", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "UseMI", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "nullptr", ";"], "File": "AMDGPULegalizerInfo11", "Func": "verifyCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42287, "Length": 83, "Cover_Rate": 0.5804195804195804} {"Template_token": ["", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{"], "ground_truth": ["return", "Query", ".", "Types", "[", "TypeIdx", "]", ".", "getElementType", "(", ")", "==", "Type", ";"], "File": "AMDGPULegalizerInfo12", "Func": "elementTypeIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42289, "Length": 25, "Cover_Rate": 0.6410256410256411} {"Template_token": ["", "Register", "LiveIn", "=", "MRI", ".", "getLiveInVirtReg", "(", "Reg", ")", ";", "if", "(", "LiveIn", ")", "return", "LiveIn", ";", "Register", "NewReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";"], "ground_truth": ["MRI", ".", "addLiveIn", "(", "Reg", ",", "NewReg", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "getLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42290, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "Register", "NewReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";"], "ground_truth": ["MRI", ".", "addLiveIn", "(", "Reg", ",", "NewReg", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "getLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42291, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "", ")", ";", "B", ".", "buildInstr", "(", "TargetOpcode", "::", "G_SHL", ")", ".", "addDef", "(", "ApertureReg", ")", ".", "addUse", "(", "GetReg", ")", ".", "addUse", "(", "ShiftAmt", ".", "getReg", "(", "", ")", ")", ";", "return", "ApertureReg", ";", "}", "Register", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "loadInputValue", "(", "QueuePtr", ",", "B", ",", "&", "MFI", "->", "getArgInfo", "(", ")", ".", "QueuePtr", ")", ")", "return", "Register", "(", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";"], "ground_truth": ["MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42292, "Length": 169, "Cover_Rate": 0.3840909090909091} {"Template_token": ["", "B", ".", "setInstr", "(", "MI", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "unsigned", "DestAS", "=", "DstTy", ".", "getAddressSpace", "(", ")", ";", "unsigned", "SrcAS", "=", "SrcTy", ".", "getAddressSpace", "(", ")", ";", "assert", "(", "!", "DstTy", ".", "isVector", "(", ")", ")", ";", "const", "TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getTargetLowering", "(", ")", "->", "isNoopAddrSpaceCast", "(", "SrcAS", ",", "DestAS", ")", ")", "{", "MI", ".", "setDesc", "(", "B", ".", "getTII", "(", ")", ".", "get", "(", "TargetOpcode", "::", "G_BITCAST", ")", ")", ";", "return", "true", ";", "}", "if", "(", "DestAS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "B", ".", "buildExtract", "(", "Dst", ",", "Src", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{"], "ground_truth": ["const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42293, "Length": 218, "Cover_Rate": 0.3359013867488444} {"Template_token": ["", "auto", "FlatNull", "=", "B", ".", "buildConstant", "(", "SrcTy", ",", "", ")", ";", "Register", "PtrLo32", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "B", ".", "buildExtract", "(", "PtrLo32", ",", "Src", ",", "", ")", ";", "Register", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "FlatNull", ".", "getReg", "(", "", ")", ")", ";", "B", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "PtrLo32", ",", "SegmentNull", ".", "getReg", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "!=", "AS", "::", "LOCAL_ADDRESS", "&&", "SrcAS", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasFlatAddressSpace", "(", ")", ")", "return", "false", ";", "auto", "SegmentNull", "=", "B", ".", "buildConstant", "(", "SrcTy", ",", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ")", ";", "auto", "FlatNull", "=", "B", ".", "buildConstant", "(", "DstTy", ",", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ")", ";", "Register", "ApertureReg", "=", "getSegmentAperture", "(", "SrcAS", ",", "MRI", ",", "B", ")", ";", "if", "(", "!", "ApertureReg", ".", "isValid", "(", ")", ")", "return", "false", ";", "Register", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "SegmentNull", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["Register", "BuildPtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42294, "Length": 228, "Cover_Rate": 0.35130970724191063} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":"], "ground_truth": ["case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42295, "Length": 123, "Cover_Rate": 0.41694915254237286} {"Template_token": ["", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Dst", ")", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "if", "(", "IdxVal", ".", "getValue", "(", ")", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildExtract", "(", "Dst", ",", "Vec", ",", "IdxVal", ".", "getValue", "(", ")", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeExtractVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42296, "Length": 68, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "if", "(", "IdxVal", ".", "getValue", "(", ")", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildExtract", "(", "Dst", ",", "Vec", ",", "IdxVal", ".", "getValue", "(", ")", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeExtractVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42297, "Length": 52, "Cover_Rate": 0.30952380952380953} {"Template_token": ["", "if", "(", "!", "Unsafe", "&&", "ResTy", "==", "S32", "&&", "ST", ".", "hasFP32Denormals", "(", ")", ")", "return", "false", ";", "if", "(", "auto", "CLHS", "=", "getConstantFPVRegVal", "(", "LHS", ",", "MRI", ")", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "RHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "auto", "FNeg", "=", "B", ".", "buildFNeg", "(", "ResTy", ",", "RHS", ",", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "FNeg", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Unsafe", ")", "{"], "ground_truth": ["auto", "RCP", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "ResTy", "}", ",", "false", ")", ".", "addUse", "(", "RHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42298, "Length": 165, "Cover_Rate": 0.4700854700854701} {"Template_token": ["", "const", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "auto", "Lt0", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Src", ",", "Zero", ")", ";", "auto", "NeTrunc", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_ONE", ",", "S1", ",", "Src", ",", "Trunc", ")", ";", "auto", "And", "=", "B", ".", "buildAnd", "(", "S1", ",", "Lt0", ",", "NeTrunc", ")", ";"], "ground_truth": ["auto", "Add", "=", "B", ".", "buildSelect", "(", "S64", ",", "And", ",", "One", ",", "Zero", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeFceil", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42299, "Length": 79, "Cover_Rate": 0.3761904761904762} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeFDIV", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "B", ".", "setInstr", "(", "MI", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "if", "(", "legalizeFastUnsafeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ")", "return", "true", ";", "if", "(", "DstTy", "==", "S16", ")", "return", "legalizeFDIV16", "(", "MI", ",", "MRI", ",", "B", ")", ";", "if", "(", "DstTy", "==", "S32", ")", "return", "legalizeFDIV32", "(", "MI", ",", "MRI", ",", "B", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42300, "Length": 120, "Cover_Rate": 1.0} {"Template_token": ["", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "if", "(", "legalizeFastUnsafeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "DstTy", "==", "S16", ")", "return", "legalizeFDIV16", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42301, "Length": 60, "Cover_Rate": 0.5} {"Template_token": ["", "Register", "RHS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "uint16_t", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S32", ",", "", ")", ";", "auto", "DenominatorScaled", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NumeratorScaled", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "ApproxRcp", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "DenominatorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S32", ",", "DenominatorScaled", ",", "Flags", ")", ";", "if", "(", "!", "ST", ".", "hasFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "true", ",", "ST", ",", "B", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";"], "ground_truth": ["auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42302, "Length": 246, "Cover_Rate": 0.5030674846625767} {"Template_token": ["", "Register", "Res", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "LHS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "uint16_t", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S32", ",", "", ")", ";", "auto", "DenominatorScaled", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NumeratorScaled", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "ground_truth": ["auto", "ApproxRcp", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "DenominatorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42303, "Length": 190, "Cover_Rate": 0.3885480572597137} {"Template_token": ["", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "ST", ".", "hasFP32Denormals", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "ST", ".", "hasFP16Denormals", "(", ")", ")", "return", "true", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";", "GISelObserverWrapper", "DummyObserver", ";", "LegalizerHelper", "Helper", "(", "MF", ",", "DummyObserver", ",", "HelperBuilder", ")", ";", "HelperBuilder", ".", "setMBB", "(", "*", "MI", ".", "getParent", "(", ")", ")", ";"], "ground_truth": ["return", "Helper", ".", "lowerFMad", "(", "MI", ")", "==", "LegalizerHelper", "::", "Legalized", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeFMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42304, "Length": 95, "Cover_Rate": 0.6643356643356644} {"Template_token": ["", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "Ty", ".", "isScalar", "(", ")", ")", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "ST", ".", "hasFP32Denormals", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "ST", ".", "hasFP16Denormals", "(", ")", ")", "return", "true", ";"], "ground_truth": ["MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeFMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42305, "Length": 80, "Cover_Rate": 0.5594405594405595} {"Template_token": ["", "if", "(", "TLI", "->", "shouldEmitPCReloc", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "GOTAddr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MachineMemOperand", "*", "GOTMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "", ",", "", ")", ";", "buildPCRelGlobalAddress", "(", "GOTAddr", ",", "PtrTy", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "auto", "Load", "=", "B", ".", "buildLoad", "(", "PtrTy", ",", "GOTAddr", ",", "*", "GOTMMO", ")", ";", "B", ".", "buildExtract", "(", "DstReg", ",", "Load", ",", "", ")", ";", "}", "else", "B", ".", "buildLoad", "(", "DstReg", ",", "GOTAddr", ",", "*", "GOTMMO", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42306, "Length": 167, "Cover_Rate": 0.36542669584245074} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "}", "B", ".", "setInstr", "(", "MI", ")", ";", "uint64_t", "Offset", "=", "ST", ".", "getTargetLowering", "(", ")", "->", "getImplicitParameterOffset", "(", "B", ".", "getMF", "(", ")", ",", "TargetLowering", "::", "FIRST_IMPLICIT", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42307, "Length": 94, "Cover_Rate": 0.42152466367713004} {"Template_token": ["", "Register", "Ins", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Ins", ")", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "if", "(", "IdxVal", ".", "getValue", "(", ")", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildInsert", "(", "Dst", ",", "Vec", ",", "Ins", ",", "IdxVal", ".", "getValue", "(", ")", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeInsertVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42308, "Length": 106, "Cover_Rate": 0.5760869565217391} {"Template_token": ["", "const", "auto", "SignBitMask", "=", "B", ".", "buildConstant", "(", "S32", ",", "UINT32_C", "(", "", ")", "<<", "", ")", ";", "auto", "SignBit", "=", "B", ".", "buildAnd", "(", "S32", ",", "Hi", ",", "SignBitMask", ")", ";", "const", "auto", "FractMask", "=", "B", ".", "buildConstant", "(", "S64", ",", "(", "UINT64_C", "(", "", ")", "<<", "FractBits", ")", "-", "", ")", ";", "const", "auto", "Zero32", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "SignBit64", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Zero32", ".", "getReg", "(", "", ")", ",", "SignBit", ".", "getReg", "(", "", ")", "}", ")", ";", "auto", "Shr", "=", "B", ".", "buildAShr", "(", "S64", ",", "FractMask", ",", "Exp", ")", ";", "auto", "Not", "=", "B", ".", "buildNot", "(", "S64", ",", "Shr", ")", ";"], "ground_truth": ["auto", "Tmp0", "=", "B", ".", "buildAnd", "(", "S64", ",", "Src", ",", "Not", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeIntrinsicTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42309, "Length": 133, "Cover_Rate": 0.3778409090909091} {"Template_token": ["", "const", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src", ")", "==", "S64", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "Src", ")", ";", "Register", "Hi", "=", "Unmerge", ".", "getReg", "(", "", ")", ";", "auto", "Exp", "=", "extractF64Exponent", "(", "Hi", ",", "B", ")", ";", "const", "unsigned", "FractBits", "=", "", ";", "const", "auto", "SignBitMask", "=", "B", ".", "buildConstant", "(", "S32", ",", "UINT32_C", "(", "", ")", "<<", "", ")", ";", "auto", "SignBit", "=", "B", ".", "buildAnd", "(", "S32", ",", "Hi", ",", "SignBitMask", ")", ";", "const", "auto", "FractMask", "=", "B", ".", "buildConstant", "(", "S64", ",", "(", "UINT64_C", "(", "", ")", "<<", "FractBits", ")", "-", "", ")", ";", "const", "auto", "Zero32", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";"], "ground_truth": ["auto", "SignBit64", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Zero32", ".", "getReg", "(", "", ")", ",", "SignBit", ".", "getReg", "(", "", ")", "}", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeIntrinsicTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42310, "Length": 194, "Cover_Rate": 0.5511363636363636} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizePreloadedArgIntrin", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ",", "", "ArgType", ")", "const", "{", "B", ".", "setInstr", "(", "MI", ")", ";"], "ground_truth": ["const", "MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizePreloadedArgIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42311, "Length": 47, "Cover_Rate": 0.3643410852713178} {"Template_token": ["", "}", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "{", "if", "(", "Ty", ".", "getElementType", "(", ")", "==", "S16", "&&", "Ty", ".", "getNumElements", "(", ")", "<=", "", ")", "{", "if", "(", "IsFormat", ")", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "handleD16VData", "(", "B", ",", "MRI", ",", "VData", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "Ty", ".", "getElementType", "(", ")", "==", "S32", "&&", "Ty", ".", "getNumElements", "(", ")", "<=", "", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeRawBufferStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42312, "Length": 73, "Cover_Rate": 0.35096153846153844} {"Template_token": ["", "assert", "(", "Arg", "->", "getRegister", "(", ")", ".", "isPhysical", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "Register", "LiveIn", "=", "getLiveInRegister", "(", "MRI", ",", "Arg", "->", "getRegister", "(", ")", ",", "Ty", ")", ";", "if", "(", "Arg", "->", "isMasked", "(", ")", ")", "{", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "unsigned", "Mask", "=", "Arg", "->", "getMask", "(", ")", ";", "const", "unsigned", "Shift", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "Mask", ")", ";", "Register", "AndMaskSrc", "=", "LiveIn", ";", "if", "(", "Shift", "!=", "", ")", "{", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "Shift", ")", ";", "AndMaskSrc", "=", "B", ".", "buildLShr", "(", "S32", ",", "LiveIn", ",", "ShiftAmt", ")", ".", "getReg", "(", "", ")", ";", "}", "B", ".", "buildAnd", "(", "DstReg", ",", "AndMaskSrc", ",", "B", ".", "buildConstant", "(", "S32", ",", "Mask", ">>", "Shift", ")", ")", ";", "}", "else", "B", ".", "buildCopy", "(", "DstReg", ",", "LiveIn", ")", ";", "if", "(", "!", "MRI", ".", "getVRegDef", "(", "LiveIn", ")", ")", "{", "MachineBasicBlock", "&", "OrigInsBB", "=", "B", ".", "getMBB", "(", ")", ";", "auto", "OrigInsPt", "=", "B", ".", "getInsertPt", "(", ")", ";", "MachineBasicBlock", "&", "EntryMBB", "=", "B", ".", "getMF", "(", ")", ".", "front", "(", ")", ";", "EntryMBB", ".", "addLiveIn", "(", "Arg", "->", "getRegister", "(", ")", ")", ";", "B", ".", "setInsertPt", "(", "EntryMBB", ",", "EntryMBB", ".", "begin", "(", ")", ")", ";", "B", ".", "buildCopy", "(", "LiveIn", ",", "Arg", "->", "getRegister", "(", ")", ")", ";", "B", ".", "setInsertPt", "(", "OrigInsBB", ",", "OrigInsPt", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo12", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42313, "Length": 260, "Cover_Rate": 0.858085808580858} {"Template_token": ["", "if", "(", "ST", ".", "hasDenormModeInst", "(", ")", ")", "{", "unsigned", "DPDenormModeDefault", "=", "ST", ".", "hasFP64Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";", "unsigned", "NewDenormModeValue", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault", "<<", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "NewDenormModeValue", ")", ";", "}", "else", "{", "unsigned", "SPDenormModeBitField", "=", "", "::", "ID_MODE", "|", "(", "", "<<", "", "::", "OFFSET_SHIFT_", ")", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "SPDenormMode", ")", ".", "addImm", "(", "SPDenormModeBitField", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo12", "Func": "toggleSPDenormMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42314, "Length": 89, "Cover_Rate": 0.7063492063492064} {"Template_token": ["", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "NewDenormModeValue", ")", ";", "}", "else", "{", "unsigned", "SPDenormModeBitField", "=", "", "::", "ID_MODE", "|", "(", "", "<<", "", "::", "OFFSET_SHIFT_", ")", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "SPDenormMode", ")", ".", "addImm", "(", "SPDenormModeBitField", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo12", "Func": "toggleSPDenormMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42315, "Length": 56, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "MachineInstr", "&", "UseMI", "=", "*", "MRI", ".", "use_instr_nodbg_begin", "(", "CondDef", ")", ";", "return", "UseMI", ".", "getParent", "(", ")", "==", "MI", ".", "getParent", "(", ")", "&&", "UseMI", ".", "getOpcode", "(", ")", "==", "", "?", "&", "UseMI", ":", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo12", "Func": "verifyCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42316, "Length": 39, "Cover_Rate": 0.47560975609756095} {"Template_token": ["", "MachineInstr", "&", "UseMI", "=", "*", "MRI", ".", "use_instr_nodbg_begin", "(", "CondDef", ")", ";", "return", "UseMI", ".", "getParent", "(", ")", "==", "MI", ".", "getParent", "(", ")", "&&", "UseMI", ".", "getOpcode", "(", ")", "==", "", "?", "&", "UseMI", ":", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo12", "Func": "verifyCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42317, "Length": 39, "Cover_Rate": 0.47560975609756095} {"Template_token": ["", "", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "Register", "ApertureReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "", ")", ";", "B", ".", "buildInstr", "(", "TargetOpcode", "::", "G_SHL", ")", ".", "addDef", "(", "ApertureReg", ")", ".", "addUse", "(", "GetReg", ")", ".", "addUse", "(", "ShiftAmt", ".", "getReg", "(", "", ")", ")", ";", "return", "ApertureReg", ";", "}", "Register", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "loadInputValue", "(", "QueuePtr", ",", "B", ",", "&", "MFI", "->", "getArgInfo", "(", ")", ".", "QueuePtr", ")", ")", "return", "Register", "(", ")", ";"], "ground_truth": ["uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";"], "File": "AMDGPULegalizerInfo13", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42319, "Length": 210, "Cover_Rate": 0.515970515970516} {"Template_token": ["", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "RHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "auto", "FNeg", "=", "B", ".", "buildFNeg", "(", "ResTy", ",", "RHS", ",", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "FNeg", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Unsafe", ")", "{", "auto", "RCP", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "ResTy", "}", ",", "false", ")", ".", "addUse", "(", "RHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "B", ".", "buildFMul", "(", "Res", ",", "LHS", ",", "RCP", ",", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo13", "Func": "legalizeFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42320, "Length": 146, "Cover_Rate": 0.40555555555555556} {"Template_token": ["", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "bool", "Unsafe", "=", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", "||", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmArcp", ")", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "ResTy", "==", "S64", ")", "return", "false", ";", "if", "(", "!", "Unsafe", "&&", "ResTy", "==", "S32", "&&", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getMode", "(", ")", ".", "FP32Denormals", ")", "return", "false", ";", "if", "(", "auto", "CLHS", "=", "getConstantFPVRegVal", "(", "LHS", ",", "MRI", ")", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "RHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "auto", "FNeg", "=", "B", ".", "buildFNeg", "(", "ResTy", ",", "RHS", ",", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "FNeg", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Unsafe", ")", "{", "auto", "RCP", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "ResTy", "}", ",", "false", ")", ".", "addUse", "(", "RHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "B", ".", "buildFMul", "(", "Res", ",", "LHS", ",", "RCP", ",", "Flags", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo13", "Func": "legalizeFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42321, "Length": 256, "Cover_Rate": 0.7111111111111111} {"Template_token": ["", "", "Mode", "=", "MFI", "->", "getMode", "(", ")", ";", "uint16_t", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S32", ",", "", ")", ";", "auto", "DenominatorScaled", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NumeratorScaled", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "ApproxRcp", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "DenominatorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S32", ",", "DenominatorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "FP32Denormals", ")", "toggleSPDenormMode", "(", "true", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "FP32Denormals", ")", "toggleSPDenormMode", "(", "false", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma1", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "NumeratorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "Fmas", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo13", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42322, "Length": 419, "Cover_Rate": 0.8088803088803089} {"Template_token": ["", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Fma1", ",", "One", ",", "Flags", ")", ";", "auto", "DivScale1", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S64", ",", "Fma1", ",", "Fma2", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildMul", "(", "S64", ",", "DivScale1", ".", "getReg", "(", "", ")", ",", "Fma3", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ".", "getReg", "(", "", ")", ",", "Flags", ")", ";", "Register", "Scale", ";", "if", "(", "!", "ST", ".", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "Scale", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "", ")", ")", ";", "B", ".", "buildXor", "(", "Scale", ",", "CmpNum", ",", "CmpDen", ")", ";", "}", "else", "{", "Scale", "=", "DivScale1", ".", "getReg", "(", "", ")", ";", "}", "auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Mul", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Scale", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "makeArrayRef", "(", "Res", ")", ",", "false", ")", ".", "addUse", "(", "Fmas", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo13", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42323, "Length": 379, "Cover_Rate": 0.6054313099041534} {"Template_token": ["", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ".", "getReg", "(", "", ")", ",", "Flags", ")", ";", "Register", "Scale", ";", "if", "(", "!", "ST", ".", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "Scale", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "", ")", ")", ";", "B", ".", "buildXor", "(", "Scale", ",", "CmpNum", ",", "CmpDen", ")", ";", "}", "else", "{", "Scale", "=", "DivScale1", ".", "getReg", "(", "", ")", ";", "}"], "ground_truth": ["auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Mul", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Scale", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo13", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42324, "Length": 239, "Cover_Rate": 0.3817891373801917} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeFMad", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "Ty", ".", "isScalar", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "FP32Denormals", ")", "return", "true", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "FP64FP16Denormals", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";"], "ground_truth": ["GISelObserverWrapper", "DummyObserver", ";"], "File": "AMDGPULegalizerInfo13", "Func": "legalizeFMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42325, "Length": 126, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "FP32Denormals", ")", "return", "true", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "FP64FP16Denormals", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";", "GISelObserverWrapper", "DummyObserver", ";", "LegalizerHelper", "Helper", "(", "MF", ",", "DummyObserver", ",", "HelperBuilder", ")", ";", "HelperBuilder", ".", "setMBB", "(", "*", "MI", ".", "getParent", "(", ")", ")", ";"], "ground_truth": ["return", "Helper", ".", "lowerFMad", "(", "MI", ")", "==", "LegalizerHelper", "::", "Legalized", ";"], "File": "AMDGPULegalizerInfo13", "Func": "legalizeFMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42326, "Length": 89, "Cover_Rate": 0.5527950310559007} {"Template_token": ["", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeFDIVFastIntrin", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";", "case", "", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "case", "", ":", "{", "B", ".", "setInstr", "(", "MI", ")", ";", "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "", ")", ",", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "", ":", "return", "legalizeRawBufferStore", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "", ":", "return", "legalizeRawBufferStore", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "", ":", "return", "legalizeAtomicIncDec", "(", "MI", ",", "B", ",", "true", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPULegalizerInfo13", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42327, "Length": 318, "Cover_Rate": 0.3916256157635468} {"Template_token": ["", "return", "false", ";", "}", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeFDIVFastIntrin", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";", "case", "", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "case", "", ":", "{", "B", ".", "setInstr", "(", "MI", ")", ";", "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "", ")", ",", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo13", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42328, "Length": 267, "Cover_Rate": 0.3288177339901478} {"Template_token": ["", "unsigned", "SPDenormModeBitField", "=", "", "::", "ID_MODE", "|", "(", "", "<<", "", "::", "OFFSET_SHIFT_", ")", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "SPDenormMode", ")", ".", "addImm", "(", "SPDenormModeBitField", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo13", "Func": "toggleSPDenormMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42329, "Length": 41, "Cover_Rate": 0.3178294573643411} {"Template_token": ["", "unsigned", "DPDenormModeDefault", "=", "Mode", ".", "FP64FP16Denormals", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";", "unsigned", "NewDenormModeValue", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault", "<<", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "NewDenormModeValue", ")", ";", "}", "else", "{"], "ground_truth": ["unsigned", "SPDenormModeBitField", "=", "", "::", "ID_MODE", "|", "(", "", "<<", "", "::", "OFFSET_SHIFT_", ")", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ";"], "File": "AMDGPULegalizerInfo13", "Func": "toggleSPDenormMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42330, "Length": 60, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "setAction", "(", "{", "G_GEP", ",", "", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "", ",", "S64", "}", ",", "Legal", ")", ";"], "ground_truth": ["computeTables", "(", ")", ";"], "File": "AMDGPULegalizerInfo14", "Func": "AMDGPULegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42331, "Length": 185, "Cover_Rate": 0.5572289156626506} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "if", "(", "ST", ".", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "OFFSET_SRC_SHARED_BASE", ":", "", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "Register", "ApertureReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "G_SHL", ")", ".", "addDef", "(", "ApertureReg", ")", ".", "addUse", "(", "GetReg", ")", ".", "addUse", "(", "ShiftAmt", ".", "getReg", "(", "", ")", ")", ";", "return", "ApertureReg", ";", "}", "Register", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "QueuePtr", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ")", ";", "Register", "LoadResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "LoadAddr", ";", "MIRBuilder", ".", "materializeGEP", "(", "LoadAddr", ",", "QueuePtr", ",", "LLT", "::", "scalar", "(", "", ")", ",", "StructOffset", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "LoadResult", ",", "LoadAddr", ",", "*", "MMO", ")", ";", "return", "LoadResult", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo15", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42334, "Length": 358, "Cover_Rate": 0.9040404040404041} {"Template_token": ["", "const", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";", "return", "Ty", ".", "getSizeInBits", "(", ")", "<=", "MaxSize", "&&", "EltTy", ".", "getSizeInBits", "(", ")", "%", "", "==", "", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo15", "Func": "isMultiple32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42335, "Length": 31, "Cover_Rate": 0.4626865671641791} {"Template_token": ["", "static", "LegalityPredicate", "isRegisterType", "(", "unsigned", "TypeIdx", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "{", "const", "int", "EltSize", "=", "Ty", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "return", "EltSize", "==", "", "||", "EltSize", "==", "", "||", "(", "EltSize", "==", "", "&&", "Ty", ".", "getNumElements", "(", ")", "%", "", "==", "", ")", "||", "EltSize", "==", "", "||", "EltSize", "==", "", ";", "}", "return", "Ty", ".", "getSizeInBits", "(", ")", "%", "", "==", "", "&&", "Ty", ".", "getSizeInBits", "(", ")", "<=", "", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo15", "Func": "isRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42336, "Length": 109, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "getNumElements", "(", ")", "%", "", "!=", "", "&&", "Ty", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo15", "Func": "isSmallOddVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42337, "Length": 32, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "auto", "FlatNull", "=", "MIRBuilder", ".", "buildConstant", "(", "SrcTy", ",", "", ")", ";", "Register", "PtrLo32", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "MIRBuilder", ".", "buildExtract", "(", "PtrLo32", ",", "Src", ",", "", ")", ";", "Register", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "FlatNull", ".", "getReg", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "PtrLo32", ",", "SegmentNull", ".", "getReg", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "SrcAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "SrcAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "auto", "SegmentNull", "=", "MIRBuilder", ".", "buildConstant", "(", "SrcTy", ",", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ")", ";", "auto", "FlatNull", "=", "MIRBuilder", ".", "buildConstant", "(", "DstTy", ",", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ")", ";", "Register", "ApertureReg", "=", "getSegmentAperture", "(", "DestAS", ",", "MRI", ",", "MIRBuilder", ")", ";", "Register", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "SegmentNull", ".", "getReg", "(", "", ")", ")", ";", "Register", "BuildPtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "Register", "SrcAsInt", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "G_PTRTOINT", ")", ".", "addDef", "(", "SrcAsInt", ")", ".", "addUse", "(", "Src", ")", ";", "MIRBuilder", ".", "buildMerge", "(", "BuildPtr", ",", "{", "SrcAsInt", ",", "ApertureReg", "}", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "BuildPtr", ",", "FlatNull", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo15", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42338, "Length": 273, "Cover_Rate": 0.5395256916996047} {"Template_token": ["", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":"], "ground_truth": ["return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";"], "File": "AMDGPULegalizerInfo15", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42339, "Length": 45, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "assert", "(", "Ty", ".", "isScalar", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", ";", "APFloat", "C1Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "", ")", ";", "APFloat", "C2Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "", ")", ";", "auto", "C1", "=", "MIRBuilder", ".", "buildFConstant", "(", "Ty", ",", "C1Val", ")", ";", "auto", "CopySign", "=", "MIRBuilder", ".", "buildFCopysign", "(", "Ty", ",", "C1", ",", "Src", ")", ";", "auto", "Tmp1", "=", "MIRBuilder", ".", "buildFAdd", "(", "Ty", ",", "Src", ",", "CopySign", ")", ";", "auto", "Tmp2", "=", "MIRBuilder", ".", "buildFSub", "(", "Ty", ",", "Tmp1", ",", "CopySign", ")", ";", "auto", "C2", "=", "MIRBuilder", ".", "buildFConstant", "(", "Ty", ",", "C2Val", ")", ";", "auto", "Fabs", "=", "MIRBuilder", ".", "buildFAbs", "(", "Ty", ",", "Src", ")", ";", "auto", "Cond", "=", "MIRBuilder", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "LLT", "::", "scalar", "(", "", ")", ",", "Fabs", ",", "C2", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Cond", ",", "Src", ",", "Tmp2", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo15", "Func": "legalizeFrint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42340, "Length": 177, "Cover_Rate": 0.8119266055045872} {"Template_token": ["", "BrCond", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "{", "if", "(", "MachineInstr", "*", "BrCond", "=", "verifyCFIntrinsic", "(", "MI", ",", "MRI", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "B", ".", "setInstr", "(", "*", "BrCond", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addUse", "(", "Reg", ")", ".", "addMBB", "(", "BrCond", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPULegalizerInfo15", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42341, "Length": 268, "Cover_Rate": 0.489945155393053} {"Template_token": ["", "Register", "LiveIn", "=", "getLiveInRegister", "(", "MRI", ",", "Arg", "->", "getRegister", "(", ")", ",", "Ty", ")", ";", "if", "(", "Arg", "->", "isMasked", "(", ")", ")", "{", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "unsigned", "Mask", "=", "Arg", "->", "getMask", "(", ")", ";", "const", "unsigned", "Shift", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "Mask", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "Shift", ")", ";", "auto", "LShr", "=", "B", ".", "buildLShr", "(", "S32", ",", "LiveIn", ",", "ShiftAmt", ")", ";", "B", ".", "buildAnd", "(", "DstReg", ",", "LShr", ",", "B", ".", "buildConstant", "(", "S32", ",", "Mask", ">>", "Shift", ")", ")", ";", "}", "else", "B", ".", "buildCopy", "(", "DstReg", ",", "LiveIn", ")", ";", "if", "(", "!", "MRI", ".", "getVRegDef", "(", "LiveIn", ")", ")", "{", "MachineBasicBlock", "&", "EntryMBB", "=", "B", ".", "getMF", "(", ")", ".", "front", "(", ")", ";", "EntryMBB", ".", "addLiveIn", "(", "Arg", "->", "getRegister", "(", ")", ")", ";", "B", ".", "setInsertPt", "(", "EntryMBB", ",", "EntryMBB", ".", "begin", "(", ")", ")", ";", "B", ".", "buildCopy", "(", "LiveIn", ",", "Arg", "->", "getRegister", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo15", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42342, "Length": 178, "Cover_Rate": 0.689922480620155} {"Template_token": ["", "const", "unsigned", "Shift", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "Mask", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "Shift", ")", ";", "auto", "LShr", "=", "B", ".", "buildLShr", "(", "S32", ",", "LiveIn", ",", "ShiftAmt", ")", ";", "B", ".", "buildAnd", "(", "DstReg", ",", "LShr", ",", "B", ".", "buildConstant", "(", "S32", ",", "Mask", ">>", "Shift", ")", ")", ";", "}", "else", "B", ".", "buildCopy", "(", "DstReg", ",", "LiveIn", ")", ";"], "ground_truth": ["if", "(", "!", "MRI", ".", "getVRegDef", "(", "LiveIn", ")", ")", "{"], "File": "AMDGPULegalizerInfo15", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42343, "Length": 80, "Cover_Rate": 0.31007751937984496} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "legalizeLoad", "(", "MI", ",", "MRI", ",", "B", ",", "Observer", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_FMAD", ":"], "File": "AMDGPULegalizerInfo16", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42345, "Length": 220, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "legalizeLoad", "(", "MI", ",", "MRI", ",", "B", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo16", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42346, "Length": 103, "Cover_Rate": 0.3678571428571429} {"Template_token": ["", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "LLT", "CoercedTy", ";", "if", "(", "Size", "<=", "", ")", "{", "CoercedTy", "=", "LLT", "::", "scalar", "(", "Size", ")", ";", "}", "else", "CoercedTy", "=", "LLT", "::", "scalarOrVector", "(", "Size", "/", "", ",", "", ")", ";", "return", "std", "::", "make_pair", "(", "TypeIdx", ",", "CoercedTy", ")", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "bitcastToRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42350, "Length": 67, "Cover_Rate": 0.7790697674418605} {"Template_token": ["", "static", "LegalizeMutation", "bitcastToRegisterType", "(", "unsigned", "TypeIdx", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["LLT", "CoercedTy", ";"], "File": "AMDGPULegalizerInfo17", "Func": "bitcastToRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42351, "Length": 42, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "bool", "LegalizerInfo", "::", "buildPCRelGlobalAddress", "(", "Register", "DstReg", ",", "LLT", "PtrTy", ",", "MachineIRBuilder", "&", "B", ",", "const", "GlobalValue", "*", "GV", ",", "int64_t", "Offset", ",", "unsigned", "GAFlags", ")", "const", "{", "assert", "(", "isInt", "<", "", ">", "(", "Offset", "+", "", ")", "&&", "", ")", ";", "LLT", "ConstPtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "PCReg", "=", "PtrTy", ".", "getSizeInBits", "(", ")", "!=", "", "?", "DstReg", ":", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "ConstPtrTy", ")", ";", "MachineInstrBuilder", "MIB", "=", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "PCReg", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "Offset", "+", "", ",", "GAFlags", ")", ";", "if", "(", "GAFlags", "==", "InstrInfo", "::", "MO_NONE", ")", "MIB", ".", "addImm", "(", "", ")", ";", "else", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "Offset", "+", "", ",", "GAFlags", "+", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegClass", "(", "PCReg", ",", "&", "", ")", ";", "if", "(", "PtrTy", ".", "getSizeInBits", "(", ")", "==", "", ")", "B", ".", "buildExtract", "(", "DstReg", ",", "PCReg", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42352, "Length": 179, "Cover_Rate": 0.9781420765027322} {"Template_token": ["", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "RC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "if", "(", "!", "Arg", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPULegalizerInfo17", "Func": "getArgDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42353, "Length": 49, "Cover_Rate": 0.5444444444444444} {"Template_token": ["", "const", "ArgDescriptor", "*", "LegalizerInfo", "::", "getArgDescriptor", "(", "MachineIRBuilder", "&", "B", ",", "", "ArgType", ")", "const", "{", "const", "MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "RC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "if", "(", "!", "Arg", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "getArgDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42354, "Length": 80, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "return", "isRegisterType", "(", "Ty", ")", "&&", "isLoadStoreSizeLegal", "(", "ST", ",", "Query", ",", "Opcode", ")", "&&", "!", "loadStoreBitcastWorkaround", "(", "Ty", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "isLoadStoreLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42355, "Length": 22, "Cover_Rate": 0.43137254901960786} {"Template_token": ["", "static", "bool", "isLoadStoreLegal", "(", "const", "GCNSubtarget", "&", "ST", ",", "const", "LegalityQuery", "&", "Query", ",", "unsigned", "Opcode", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "", "]", ";"], "ground_truth": ["return", "isRegisterType", "(", "Ty", ")", "&&", "isLoadStoreSizeLegal", "(", "ST", ",", "Query", ",", "Opcode", ")", "&&", "!", "loadStoreBitcastWorkaround", "(", "Ty", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "isLoadStoreLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42356, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "unsigned", "RegSize", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "unsigned", "MemSize", "=", "Query", ".", "MMODescrs", "[", "", "]", ".", "SizeInBits", ";", "unsigned", "Align", "=", "Query", ".", "MMODescrs", "[", "", "]", ".", "AlignInBits", ";", "unsigned", "AS", "=", "Query", ".", "Types", "[", "", "]", ".", "getAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "false", ";", "if", "(", "IsLoad", "&&", "MemSize", "<", "Size", ")", "MemSize", "=", "std", "::", "max", "(", "MemSize", ",", "Align", ")", ";", "if", "(", "MemSize", "!=", "RegSize", "&&", "RegSize", "!=", "", ")", "return", "false", ";", "if", "(", "MemSize", ">", "maxSizeForAddrSpace", "(", "ST", ",", "AS", ",", "IsLoad", ")", ")", "return", "false", ";", "switch", "(", "MemSize", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPULegalizerInfo17", "Func": "isLoadStoreSizeLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42357, "Length": 123, "Cover_Rate": 0.4979757085020243} {"Template_token": ["", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "assert", "(", "DestAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "auto", "SegmentNull", "=", "B", ".", "buildConstant", "(", "DstTy", ",", "NullVal", ")", ";", "auto", "FlatNull", "=", "B", ".", "buildConstant", "(", "SrcTy", ",", "", ")", ";", "auto", "PtrLo32", "=", "B", ".", "buildExtract", "(", "DstTy", ",", "Src", ",", "", ")", ";", "auto", "CmpRes", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "LLT", "::", "scalar", "(", "", ")", ",", "Src", ",", "FlatNull", ".", "getReg", "(", "", ")", ")", ";", "B", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "PtrLo32", ",", "SegmentNull", ".", "getReg", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "!=", "AS", "::", "LOCAL_ADDRESS", "&&", "SrcAS", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasFlatAddressSpace", "(", ")", ")", "return", "false", ";"], "ground_truth": ["auto", "SegmentNull", "=", "B", ".", "buildConstant", "(", "SrcTy", ",", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42358, "Length": 184, "Cover_Rate": 0.3108108108108108} {"Template_token": ["", "LLT", "VecTy", "=", "LLT", "::", "vector", "(", "", ",", "ValTy", ")", ";", "Register", "PackedVal", "=", "B", ".", "buildBuildVector", "(", "VecTy", ",", "{", "NewVal", ",", "CmpVal", "}", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "DstReg", ")", ".", "addUse", "(", "PtrReg", ")", ".", "addUse", "(", "PackedVal", ")", ".", "setMemRefs", "(", "MI", ".", "memoperands", "(", ")", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeAtomicCmpXChg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42359, "Length": 64, "Cover_Rate": 0.3516483516483517} {"Template_token": ["", "LLT", "VecTy", "=", "LLT", "::", "vector", "(", "", ",", "ValTy", ")", ";", "Register", "PackedVal", "=", "B", ".", "buildBuildVector", "(", "VecTy", ",", "{", "NewVal", ",", "CmpVal", "}", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "DstReg", ")", ".", "addUse", "(", "PtrReg", ")", ".", "addUse", "(", "PackedVal", ")", ".", "setMemRefs", "(", "MI", ".", "memoperands", "(", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeAtomicCmpXChg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42360, "Length": 70, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "Register", "VIndex", ";", "if", "(", "HasVIndex", ")", "{", "VIndex", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "++", "OpOffset", ";", "}", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "ImmOffset", ";", "unsigned", "TotalOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ",", "TotalOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "if", "(", "TotalOffset", "!=", "", ")", "MMO", "=", "B", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MMO", ",", "TotalOffset", ",", "MMO", "->", "getSize", "(", ")", ")", ";", "if", "(", "!", "VIndex", ")", "VIndex", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "", ")", ".", "getReg", "(", "", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "getBufferAtomicPseudo", "(", "IID", ")", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "VData", ")", ";", "if", "(", "IsCmpSwap", ")", "MIB", ".", "addReg", "(", "CmpVal", ")", ";", "MIB", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "", ":", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeBufferAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42361, "Length": 250, "Cover_Rate": 0.6443298969072165} {"Template_token": ["", "++", "OpOffset", ";", "}", "Register", "RSrc", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "NumVIndexOps", "=", "IsCmpSwap", "?", "", ":", "", ";", "const", "bool", "HasVIndex", "=", "MI", ".", "getNumOperands", "(", ")", "==", "NumVIndexOps", ";", "Register", "VIndex", ";", "if", "(", "HasVIndex", ")", "{", "VIndex", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "++", "OpOffset", ";", "}", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "ImmOffset", ";", "unsigned", "TotalOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ",", "TotalOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";"], "ground_truth": ["if", "(", "TotalOffset", "!=", "", ")", "MMO", "=", "B", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MMO", ",", "TotalOffset", ",", "MMO", "->", "getSize", "(", ")", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeBufferAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42362, "Length": 179, "Cover_Rate": 0.46134020618556704} {"Template_token": ["", "}", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "unsigned", "ImmOffset", ";", "unsigned", "TotalOffset", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";", "const", "bool", "IsD16", "=", "IsFormat", "&&", "(", "EltTy", ".", "getSizeInBits", "(", ")", "==", "", ")", ";", "const", "bool", "Unpacked", "=", "ST", ".", "hasUnpackedD16VMem", "(", ")", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ",", "TotalOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "if", "(", "TotalOffset", "!=", "", ")", "MMO", "=", "B", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MMO", ",", "TotalOffset", ",", "MemSize", ")", ";", "unsigned", "Opc", ";", "if", "(", "IsTyped", ")", "{", "Opc", "=", "IsD16", "?", "", ":", "", ";", "}", "else", "if", "(", "IsFormat", ")", "{", "Opc", "=", "IsD16", "?", "", ":", "", ";", "}", "else", "{", "switch", "(", "MemSize", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "default", ":", "Opc", "=", "", ";", "break", ";", "}", "}", "Register", "LoadDstReg", ";", "bool", "IsExtLoad", "=", "(", "!", "IsD16", "&&", "MemSize", "<", "", ")", "||", "(", "IsD16", "&&", "!", "Ty", ".", "isVector", "(", ")", ")", ";", "LLT", "UnpackedTy", "=", "Ty", ".", "changeElementSize", "(", "", ")", ";", "if", "(", "IsExtLoad", ")", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "else", "if", "(", "Unpacked", "&&", "IsD16", "&&", "Ty", ".", "isVector", "(", ")", ")", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "UnpackedTy", ")", ";", "else", "LoadDstReg", "=", "Dst", ";", "if", "(", "!", "VIndex", ")", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "LoadDstReg", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "if", "(", "IsTyped", ")", "MIB", ".", "addImm", "(", "Format", ")", ";", "MIB", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "", ":", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "LoadDstReg", "!=", "Dst", ")", "{", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "if", "(", "IsExtLoad", ")", "B", ".", "buildTrunc", "(", "Dst", ",", "LoadDstReg", ")", ";", "else", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LoadDstReg", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Repack", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "N", ";", "++", "I", ")", "Repack", ".", "push_back", "(", "B", ".", "buildTrunc", "(", "EltTy", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["B", ".", "buildMerge", "(", "Dst", ",", "Repack", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42363, "Length": 471, "Cover_Rate": 0.6776978417266187} {"Template_token": ["", "else", "if", "(", "Unpacked", "&&", "IsD16", "&&", "Ty", ".", "isVector", "(", ")", ")", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "UnpackedTy", ")", ";", "else", "LoadDstReg", "=", "Dst", ";", "if", "(", "!", "VIndex", ")", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "LoadDstReg", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "if", "(", "IsTyped", ")", "MIB", ".", "addImm", "(", "Format", ")", ";", "MIB", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "", ":", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "LoadDstReg", "!=", "Dst", ")", "{", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "if", "(", "IsExtLoad", ")", "B", ".", "buildTrunc", "(", "Dst", ",", "LoadDstReg", ")", ";", "else", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LoadDstReg", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Repack", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "N", ";", "++", "I", ")", "Repack", ".", "push_back", "(", "B", ".", "buildTrunc", "(", "EltTy", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "", ")", ")", ";", "B", ".", "buildMerge", "(", "Dst", ",", "Repack", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42364, "Length": 243, "Cover_Rate": 0.3496402877697842} {"Template_token": ["", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ",", "TotalOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "if", "(", "TotalOffset", "!=", "", ")", "MMO", "=", "B", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MMO", ",", "TotalOffset", ",", "MemSize", ")", ";", "unsigned", "Opc", ";", "if", "(", "IsTyped", ")", "{", "Opc", "=", "IsD16", "?", "", ":", "", ";", "}", "else", "if", "(", "IsFormat", ")", "{", "Opc", "=", "IsD16", "?", "", ":", "", ";", "}", "else", "{", "switch", "(", "MemSize", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "default", ":", "Opc", "=", "", ";", "break", ";", "}", "}", "if", "(", "!", "VIndex", ")", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addUse", "(", "VData", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "if", "(", "IsTyped", ")", "MIB", ".", "addImm", "(", "Format", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "", ":", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeBufferStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42365, "Length": 218, "Cover_Rate": 0.4421906693711968} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeBuildVector", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Dst", ")", "==", "LLT", "::", "vector", "(", "", ",", "", ")", ")", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeBuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42366, "Length": 91, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "legalizeLoad", "(", "MI", ",", "MRI", ",", "B", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "return", "legalizeUDIV_UREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "return", "legalizeSDIV_SREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FPOW", ":", "return", "legalizeFPow", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FFLOOR", ":", "return", "legalizeFFloor", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "return", "legalizeBuildVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42367, "Length": 327, "Cover_Rate": 0.6606060606060606} {"Template_token": ["", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "legalizeLoad", "(", "MI", ",", "MRI", ",", "B", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "return", "legalizeUDIV_UREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "return", "legalizeSDIV_SREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FPOW", ":", "return", "legalizeFPow", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FFLOOR", ":", "return", "legalizeFFloor", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":"], "ground_truth": ["return", "legalizeBuildVector", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42368, "Length": 276, "Cover_Rate": 0.5575757575757576} {"Template_token": ["", "if", "(", "ST", ".", "getTrapHandlerAbi", "(", ")", "!=", "GCNSubtarget", "::", "TrapHandlerAbiHsa", "||", "!", "ST", ".", "isTrapHandlerEnabled", "(", ")", ")", "{", "DiagnosticInfoUnsupported", "NoTrap", "(", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "Ctx", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "diagnose", "(", "NoTrap", ")", ";", "}", "else", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "GCNSubtarget", "::", "TrapIDLLVMDebugTrap", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeDebugTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42369, "Length": 96, "Cover_Rate": 0.8135593220338984} {"Template_token": ["", "Optional", "<", "ValueAndVReg", ">", "IdxVal", "=", "getConstantVRegValWithLookThrough", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "IdxVal", ")", "return", "true", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Dst", ")", ")", ";"], "ground_truth": ["if", "(", "IdxVal", "->", "Value", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildExtract", "(", "Dst", ",", "Vec", ",", "IdxVal", "->", "Value", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeExtractVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42370, "Length": 120, "Cover_Rate": 0.7643312101910829} {"Template_token": ["", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Dst", ")", ")", ";", "if", "(", "IdxVal", "->", "Value", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildExtract", "(", "Dst", ",", "Vec", ",", "IdxVal", "->", "Value", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeExtractVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42371, "Length": 70, "Cover_Rate": 0.445859872611465} {"Template_token": ["", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "if", "(", "legalizeFastUnsafeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ")", "return", "true", ";", "if", "(", "DstTy", "==", "S16", ")", "return", "legalizeFDIV16", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "ground_truth": ["if", "(", "DstTy", "==", "S32", ")", "return", "legalizeFDIV32", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42372, "Length": 56, "Cover_Rate": 0.4028776978417266} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeFDIV", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "if", "(", "legalizeFastUnsafeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "DstTy", "==", "S16", ")", "return", "legalizeFDIV16", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42373, "Length": 103, "Cover_Rate": 0.7410071942446043} {"Template_token": ["", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "LHSExt", "=", "B", ".", "buildFPExt", "(", "S32", ",", "LHS", ",", "Flags", ")", ";", "auto", "RHSExt", "=", "B", ".", "buildFPExt", "(", "S32", ",", "RHS", ",", "Flags", ")", ";", "auto", "RCP", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "RHSExt", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "ground_truth": ["auto", "QUOT", "=", "B", ".", "buildFMul", "(", "S32", ",", "LHSExt", ",", "RCP", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeFDIV16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42374, "Length": 85, "Cover_Rate": 0.37117903930131} {"Template_token": ["", "auto", "RHSExt", "=", "B", ".", "buildFPExt", "(", "S32", ",", "RHS", ",", "Flags", ")", ";", "auto", "RCP", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "RHSExt", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "QUOT", "=", "B", ".", "buildFMul", "(", "S32", ",", "LHSExt", ",", "RCP", ",", "Flags", ")", ";", "auto", "RDst", "=", "B", ".", "buildFPTrunc", "(", "S16", ",", "QUOT", ",", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "RDst", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeFDIV16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42375, "Length": 121, "Cover_Rate": 0.5283842794759825} {"Template_token": ["", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S32", ",", "", ")", ";", "auto", "DenominatorScaled", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NumeratorScaled", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "ApproxRcp", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "DenominatorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S32", ",", "DenominatorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "true", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";"], "ground_truth": ["auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42376, "Length": 205, "Cover_Rate": 0.39805825242718446} {"Template_token": ["", "auto", "DenominatorScaled", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NumeratorScaled", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "ApproxRcp", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "DenominatorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S32", ",", "DenominatorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "true", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "false", ",", "B", ",", "ST", ",", "Mode", ")", ";"], "ground_truth": ["auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma1", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "NumeratorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42377, "Length": 328, "Cover_Rate": 0.6368932038834951} {"Template_token": ["", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "", ")", ")", ";", "Scale", "=", "B", ".", "buildXor", "(", "S1", ",", "CmpNum", ",", "CmpDen", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "{", "Scale", "=", "DivScale1", ".", "getReg", "(", "", ")", ";", "}", "auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Mul", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Scale", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "makeArrayRef", "(", "Res", ")", ",", "false", ")", ".", "addUse", "(", "Fmas", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42378, "Length": 240, "Cover_Rate": 0.3889789303079417} {"Template_token": ["", "auto", "K1", "=", "B", ".", "buildFConstant", "(", "S64", ",", "BitsToDouble", "(", "UINT64_C", "(", "", ")", ")", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S64", ",", "Trunc", ",", "K0", ",", "Flags", ")", ";", "auto", "FloorMul", "=", "B", ".", "buildFFloor", "(", "S64", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma", "=", "B", ".", "buildFMA", "(", "S64", ",", "FloorMul", ",", "K1", ",", "Trunc", ",", "Flags", ")", ";", "auto", "Hi", "=", "Signed", "?", "B", ".", "buildFPTO", "(", "S32", ",", "FloorMul", ")", ":", "B", ".", "buildFPTOUI", "(", "S32", ",", "FloorMul", ")", ";", "auto", "Lo", "=", "B", ".", "buildFPTOUI", "(", "S32", ",", "Fma", ")", ";"], "ground_truth": ["B", ".", "buildMerge", "(", "Dst", ",", "{", "Lo", ",", "Hi", "}", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeFPTOI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42379, "Length": 114, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "auto", "CopySign", "=", "B", ".", "buildFCopysign", "(", "Ty", ",", "C1", ",", "Src", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildFAdd", "(", "Ty", ",", "Src", ",", "CopySign", ")", ";", "auto", "Tmp2", "=", "B", ".", "buildFSub", "(", "Ty", ",", "Tmp1", ",", "CopySign", ")", ";", "auto", "C2", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "C2Val", ")", ";"], "ground_truth": ["auto", "Fabs", "=", "B", ".", "buildFAbs", "(", "Ty", ",", "Src", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeFrint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42380, "Length": 66, "Cover_Rate": 0.3127962085308057} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeFrint", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "Register", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "assert", "(", "Ty", ".", "isScalar", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", ";", "APFloat", "C1Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "", ")", ";", "APFloat", "C2Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "", ")", ";", "auto", "C1", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "C1Val", ")", ";", "auto", "CopySign", "=", "B", ".", "buildFCopysign", "(", "Ty", ",", "C1", ",", "Src", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildFAdd", "(", "Ty", ",", "Src", ",", "CopySign", ")", ";", "auto", "Tmp2", "=", "B", ".", "buildFSub", "(", "Ty", ",", "Tmp1", ",", "CopySign", ")", ";", "auto", "C2", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "C2Val", ")", ";", "auto", "Fabs", "=", "B", ".", "buildFAbs", "(", "Ty", ",", "Src", ")", ";", "auto", "Cond", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "LLT", "::", "scalar", "(", "", ")", ",", "Fabs", ",", "C2", ")", ";"], "ground_truth": ["B", ".", "buildSelect", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Cond", ",", "Src", ",", "Tmp2", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeFrint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42381, "Length": 207, "Cover_Rate": 0.981042654028436} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadLDSDecl", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "ArrayRef", "<", "Register", ">", "(", ")", ",", "true", ")", ";", "B", ".", "buildUndef", "(", "DstReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "TargetLowering", "::", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "!", "TLI", "->", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "InstrInfo", "::", "MO_ABS32_LO", ")", ";", "return", "true", ";", "}", "B", ".", "buildConstant", "(", "DstReg", ",", "MFI", "->", "allocateLDSGlobal", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadInit", ")", ";", "return", "true", ";", "}", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "shouldEmitFixup", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "TLI", "->", "shouldEmitPCReloc", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "GOTAddr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MachineMemOperand", "*", "GOTMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "", ",", "Align", "(", "", ")", ")", ";", "buildPCRelGlobalAddress", "(", "GOTAddr", ",", "PtrTy", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "{"], "ground_truth": ["auto", "Load", "=", "B", ".", "buildLoad", "(", "PtrTy", ",", "GOTAddr", ",", "*", "GOTMMO", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42382, "Length": 430, "Cover_Rate": 0.8037383177570093} {"Template_token": ["", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "}", "uint64_t", "Offset", "=", "ST", ".", "getTargetLowering", "(", ")", "->", "getImplicitParameterOffset", "(", "B", ".", "getMF", "(", ")", ",", "TargetLowering", "::", "FIRST_IMPLICIT", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "LLT", "IdxTy", "=", "LLT", "::", "scalar", "(", "DstTy", ".", "getSizeInBits", "(", ")", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42385, "Length": 93, "Cover_Rate": 0.42081447963800905} {"Template_token": ["", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "RC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "Arg", ")", "return", "false", ";", "Register", "KernargPtrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "if", "(", "!", "loadInputValue", "(", "KernargPtrReg", ",", "B", ",", "Arg", ")", ")", "return", "false", ";", "B", ".", "buildPtrAdd", "(", "DstReg", ",", "KernargPtrReg", ",", "B", ".", "buildConstant", "(", "IdxTy", ",", "Offset", ")", ".", "getReg", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42386, "Length": 97, "Cover_Rate": 0.43891402714932126} {"Template_token": ["", "if", "(", "!", "IdxVal", ")", "return", "true", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Ins", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";"], "ground_truth": ["assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Ins", ")", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeInsertVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42387, "Length": 81, "Cover_Rate": 0.4682080924855491} {"Template_token": ["", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Ins", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Ins", ")", ")", ";", "if", "(", "IdxVal", "->", "Value", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildInsert", "(", "Dst", ",", "Vec", ",", "Ins", ",", "IdxVal", "->", "Value", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeInsertVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42388, "Length": 106, "Cover_Rate": 0.6127167630057804} {"Template_token": ["", "Register", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Use", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "CondBrTarget", "=", "BrCond", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "BrCond", "->", "getIterator", "(", ")", ")", ";", "if", "(", "IntrID", "==", "", ")", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "Def", ")", ".", "addUse", "(", "Use", ")", ".", "addMBB", "(", "UncondBrTarget", ")", ";", "}", "else", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "Def", ")", ".", "addUse", "(", "Use", ")", ".", "addMBB", "(", "UncondBrTarget", ")", ".", "addImm", "(", "", ")", ";", "}", "if", "(", "Br", ")", "{", "Br", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "CondBrTarget", ")", ";", "}", "else", "{", "B", ".", "buildBr", "(", "*", "CondBrTarget", ")", ";", "}", "MRI", ".", "setRegClass", "(", "Def", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "MRI", ".", "setRegClass", "(", "Use", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "{", "MachineInstr", "*", "Br", "=", "nullptr", ";", "MachineBasicBlock", "*", "UncondBrTarget", "=", "nullptr", ";", "if", "(", "MachineInstr", "*", "BrCond", "=", "verifyCFIntrinsic", "(", "MI", ",", "MRI", ",", "Br", ",", "UncondBrTarget", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "MachineBasicBlock", "*", "CondBrTarget", "=", "BrCond", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "BrCond", "->", "getIterator", "(", ")", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addUse", "(", "Reg", ")", ".", "addMBB", "(", "UncondBrTarget", ")", ";", "if", "(", "Br", ")", "Br", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "CondBrTarget", ")", ";", "else", "B", ".", "buildBr", "(", "*", "CondBrTarget", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "if", "(", "!", "", "(", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":"], "ground_truth": ["return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42389, "Length": 446, "Cover_Rate": 0.3562300319488818} {"Template_token": ["", "auto", "Not", "=", "B", ".", "buildNot", "(", "S64", ",", "Shr", ")", ";", "auto", "Tmp0", "=", "B", ".", "buildAnd", "(", "S64", ",", "Src", ",", "Not", ")", ";", "auto", "FiftyOne", "=", "B", ".", "buildConstant", "(", "S32", ",", "FractBits", "-", "", ")", ";", "auto", "ExpLt0", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SLT", ",", "S1", ",", "Exp", ",", "Zero32", ")", ";", "auto", "ExpGt51", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SGT", ",", "S1", ",", "Exp", ",", "FiftyOne", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildSelect", "(", "S64", ",", "ExpLt0", ",", "SignBit64", ",", "Tmp0", ")", ";"], "ground_truth": ["B", ".", "buildSelect", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ExpGt51", ",", "Src", ",", "Tmp1", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeIntrinsicTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42390, "Length": 114, "Cover_Rate": 0.3402985074626866} {"Template_token": ["", "auto", "Exp", "=", "extractF64Exponent", "(", "Hi", ",", "B", ")", ";", "const", "unsigned", "FractBits", "=", "", ";", "const", "auto", "SignBitMask", "=", "B", ".", "buildConstant", "(", "S32", ",", "UINT32_C", "(", "", ")", "<<", "", ")", ";", "auto", "SignBit", "=", "B", ".", "buildAnd", "(", "S32", ",", "Hi", ",", "SignBitMask", ")", ";", "const", "auto", "FractMask", "=", "B", ".", "buildConstant", "(", "S64", ",", "(", "UINT64_C", "(", "", ")", "<<", "FractBits", ")", "-", "", ")", ";", "const", "auto", "Zero32", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "SignBit64", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Zero32", ",", "SignBit", "}", ")", ";", "auto", "Shr", "=", "B", ".", "buildAShr", "(", "S64", ",", "FractMask", ",", "Exp", ")", ";", "auto", "Not", "=", "B", ".", "buildNot", "(", "S64", ",", "Shr", ")", ";", "auto", "Tmp0", "=", "B", ".", "buildAnd", "(", "S64", ",", "Src", ",", "Not", ")", ";", "auto", "FiftyOne", "=", "B", ".", "buildConstant", "(", "S32", ",", "FractBits", "-", "", ")", ";", "auto", "ExpLt0", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SLT", ",", "S1", ",", "Exp", ",", "Zero32", ")", ";", "auto", "ExpGt51", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SGT", ",", "S1", ",", "Exp", ",", "FiftyOne", ")", ";"], "ground_truth": ["auto", "Tmp1", "=", "B", ".", "buildSelect", "(", "S64", ",", "ExpLt0", ",", "SignBit64", ",", "Tmp0", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeIntrinsicTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42391, "Length": 205, "Cover_Rate": 0.6119402985074627} {"Template_token": ["", "auto", "Hi32", "=", "B", ".", "buildExtract", "(", "LLT", "::", "scalar", "(", "", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ")", ";", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "MI", ".", "getOperand", "(", "", ")", ",", "Hi32", ",", "ApertureReg", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeIsAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42392, "Length": 54, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "Register", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src", ")", "==", "S64", "&&", "MRI", ".", "getType", "(", "Dst", ")", "==", "S64", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "Src", ")", ";"], "ground_truth": ["auto", "CvtHi", "=", "Signed", "?", "B", ".", "buildTOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "", ")", ")", ":"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeITOFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42393, "Length": 92, "Cover_Rate": 0.4} {"Template_token": ["", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "Cast", ".", "getReg", "(", "", ")", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42394, "Length": 35, "Cover_Rate": 0.3763440860215054} {"Template_token": ["", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "Cast", ".", "getReg", "(", "", ")", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42395, "Length": 34, "Cover_Rate": 0.3655913978494624} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizePreloadedArgIntrin", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ",", "", "ArgType", ")", "const", "{"], "ground_truth": ["const", "ArgDescriptor", "*", "Arg", "=", "getArgDescriptor", "(", "B", ",", "ArgType", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizePreloadedArgIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42396, "Length": 34, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "const", "ArgDescriptor", "*", "Arg", "=", "getArgDescriptor", "(", "B", ",", "ArgType", ")", ";", "if", "(", "!", "Arg", ")", "return", "false", ";", "if", "(", "!", "loadInputValue", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "B", ",", "Arg", ")", ")", "return", "false", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "legalizePreloadedArgIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42397, "Length": 54, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "MI", ".", "setDesc", "(", "B", ".", "getTII", "(", ")", ".", "get", "(", "", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "const", "unsigned", "MemSize", "=", "(", "Size", "+", "", ")", "/", "", ";", "const", "Align", "MemAlign", "(", "", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "MI", ".", "addMemOperand", "(", "MF", ",", "MMO", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "Size", ")", ")", "{", "LegalizerHelper", "Helper", "(", "MF", ",", "*", "this", ",", "Observer", ",", "B", ")", ";", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "Helper", ".", "moreElementsVectorDst", "(", "MI", ",", "getPow2VectorType", "(", "Ty", ")", ",", "", ")", ";", "else", "Helper", ".", "widenScalarDst", "(", "MI", ",", "getPow2ScalarType", "(", "Ty", ")", ",", "", ")", ";", "}", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42398, "Length": 151, "Cover_Rate": 0.668141592920354} {"Template_token": ["", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "if", "(", "Ty", "!=", "S32", "&&", "Ty", "!=", "S64", ")", "return", "false", ";", "const", "bool", "IsDiv", "=", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "Register", "LHS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "SignBitOffset", "=", "B", ".", "buildConstant", "(", "S32", ",", "Ty", ".", "getSizeInBits", "(", ")", "-", "", ")", ";", "auto", "LHSign", "=", "B", ".", "buildAShr", "(", "Ty", ",", "LHS", ",", "SignBitOffset", ")", ";", "auto", "RHSign", "=", "B", ".", "buildAShr", "(", "Ty", ",", "RHS", ",", "SignBitOffset", ")", ";", "LHS", "=", "B", ".", "buildAdd", "(", "Ty", ",", "LHS", ",", "LHSign", ")", ".", "getReg", "(", "", ")", ";", "RHS", "=", "B", ".", "buildAdd", "(", "Ty", ",", "RHS", ",", "RHSign", ")", ".", "getReg", "(", "", ")", ";", "LHS", "=", "B", ".", "buildXor", "(", "Ty", ",", "LHS", ",", "LHSign", ")", ".", "getReg", "(", "", ")", ";", "RHS", "=", "B", ".", "buildXor", "(", "Ty", ",", "RHS", ",", "RHSign", ")", ".", "getReg", "(", "", ")", ";", "Register", "UDivRem", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "if", "(", "Ty", "==", "S32", ")", "legalizeUDIV_UREM32Impl", "(", "B", ",", "UDivRem", ",", "LHS", ",", "RHS", ",", "IsDiv", ")", ";", "else", "legalizeUDIV_UREM64Impl", "(", "B", ",", "UDivRem", ",", "LHS", ",", "RHS", ",", "IsDiv", ")", ";", "Register", "Sign", ";", "if", "(", "IsDiv", ")", "Sign", "=", "B", ".", "buildXor", "(", "Ty", ",", "LHSign", ",", "RHSign", ")", ".", "getReg", "(", "", ")", ";", "else", "Sign", "=", "LHSign", ".", "getReg", "(", "", ")", ";", "UDivRem", "=", "B", ".", "buildXor", "(", "Ty", ",", "UDivRem", ",", "Sign", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildSub", "(", "DstReg", ",", "UDivRem", ",", "Sign", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeSDIV_SREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42399, "Length": 313, "Cover_Rate": 0.8792134831460674} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeShuffleVector", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "const", "LLT", "V2S16", "=", "LLT", "::", "vector", "(", "", ",", "", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src0", ")", ";"], "ground_truth": ["if", "(", "SrcTy", "==", "V2S16", "&&", "DstTy", "==", "V2S16", "&&", "", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getShuffleMask", "(", ")", ")", ")", "return", "true", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeShuffleVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42400, "Length": 107, "Cover_Rate": 0.7379310344827587} {"Template_token": ["", "const", "ArgDescriptor", "*", "Arg", "=", "getArgDescriptor", "(", "B", ",", "", ")", ";", "if", "(", "!", "Arg", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "Register", "SGPR01", "(", "", ")", ";", "Register", "LiveIn", "=", "getLiveInRegister", "(", "B", ",", "MRI", ",", "SGPR01", ",", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ",", "false", ")", ";", "if", "(", "!", "loadInputValue", "(", "LiveIn", ",", "B", ",", "Arg", ")", ")", "return", "false", ";"], "ground_truth": ["B", ".", "buildCopy", "(", "SGPR01", ",", "LiveIn", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42401, "Length": 86, "Cover_Rate": 0.4725274725274725} {"Template_token": ["", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "bool", "IsDiv", "=", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Num", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Den", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "if", "(", "Ty", "==", "S32", ")", "legalizeUDIV_UREM32Impl", "(", "B", ",", "DstReg", ",", "Num", ",", "Den", ",", "IsDiv", ")", ";", "else", "if", "(", "Ty", "==", "S64", ")", "legalizeUDIV_UREM64Impl", "(", "B", ",", "DstReg", ",", "Num", ",", "Den", ",", "IsDiv", ")", ";", "else", "return", "false", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeUDIV_UREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42402, "Length": 138, "Cover_Rate": 0.8625} {"Template_token": ["", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "bool", "IsDiv", "=", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Num", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Den", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "if", "(", "Ty", "==", "S32", ")", "legalizeUDIV_UREM32Impl", "(", "B", ",", "DstReg", ",", "Num", ",", "Den", ",", "IsDiv", ")", ";"], "ground_truth": ["else", "if", "(", "Ty", "==", "S64", ")", "legalizeUDIV_UREM64Impl", "(", "B", ",", "DstReg", ",", "Num", ",", "Den", ",", "IsDiv", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeUDIV_UREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42403, "Length": 125, "Cover_Rate": 0.78125} {"Template_token": ["", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Num", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Den", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "legalizeUDIV_UREM32Impl", "(", "B", ",", "DstReg", ",", "Num", ",", "Den", ",", "IsDiv", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeUDIV_UREM32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42404, "Length": 65, "Cover_Rate": 0.6632653061224489} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeUDIV_UREM32", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "const", "bool", "IsDiv", "=", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Num", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Den", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "legalizeUDIV_UREM32Impl", "(", "B", ",", "DstReg", ",", "Num", ",", "Den", ",", "IsDiv", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeUDIV_UREM32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42405, "Length": 95, "Cover_Rate": 0.9693877551020408} {"Template_token": ["", "auto", "One", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "Cond", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "R", ",", "Y", ")", ";", "if", "(", "IsDiv", ")", "Q", "=", "B", ".", "buildSelect", "(", "S32", ",", "Cond", ",", "B", ".", "buildAdd", "(", "S32", ",", "Q", ",", "One", ")", ",", "Q", ")", ";", "R", "=", "B", ".", "buildSelect", "(", "S32", ",", "Cond", ",", "B", ".", "buildSub", "(", "S32", ",", "R", ",", "Y", ")", ",", "R", ")", ";", "Cond", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "R", ",", "Y", ")", ";"], "ground_truth": ["if", "(", "IsDiv", ")", "B", ".", "buildSelect", "(", "DstReg", ",", "Cond", ",", "B", ".", "buildAdd", "(", "S32", ",", "Q", ",", "One", ")", ",", "Q", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeUDIV_UREM32Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42406, "Length": 125, "Cover_Rate": 0.3462603878116344} {"Template_token": ["", "auto", "FloatY", "=", "B", ".", "buildUITOFP", "(", "S32", ",", "Y", ")", ";", "auto", "RcpIFlag", "=", "B", ".", "buildInstr", "(", "", ",", "{", "S32", "}", ",", "{", "FloatY", "}", ")", ";", "auto", "Scale", "=", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "", ")", ")", ";", "auto", "ScaledY", "=", "B", ".", "buildFMul", "(", "S32", ",", "RcpIFlag", ",", "Scale", ")", ";", "auto", "Z", "=", "B", ".", "buildFPTOUI", "(", "S32", ",", "ScaledY", ")", ";", "auto", "NegY", "=", "B", ".", "buildSub", "(", "S32", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ",", "Y", ")", ";", "auto", "NegYZ", "=", "B", ".", "buildMul", "(", "S32", ",", "NegY", ",", "Z", ")", ";", "Z", "=", "B", ".", "buildAdd", "(", "S32", ",", "Z", ",", "B", ".", "buildUMulH", "(", "S32", ",", "Z", ",", "NegYZ", ")", ")", ";", "auto", "Q", "=", "B", ".", "buildUMulH", "(", "S32", ",", "X", ",", "Z", ")", ";", "auto", "R", "=", "B", ".", "buildSub", "(", "S32", ",", "X", ",", "B", ".", "buildMul", "(", "S32", ",", "Q", ",", "Y", ")", ")", ";", "auto", "One", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "Cond", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "R", ",", "Y", ")", ";", "if", "(", "IsDiv", ")", "Q", "=", "B", ".", "buildSelect", "(", "S32", ",", "Cond", ",", "B", ".", "buildAdd", "(", "S32", ",", "Q", ",", "One", ")", ",", "Q", ")", ";", "R", "=", "B", ".", "buildSelect", "(", "S32", ",", "Cond", ",", "B", ".", "buildSub", "(", "S32", ",", "R", ",", "Y", ")", ",", "R", ")", ";", "Cond", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "R", ",", "Y", ")", ";"], "ground_truth": ["if", "(", "IsDiv", ")", "B", ".", "buildSelect", "(", "DstReg", ",", "Cond", ",", "B", ".", "buildAdd", "(", "S32", ",", "Q", ",", "One", ")", ",", "Q", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeUDIV_UREM32Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42407, "Length": 290, "Cover_Rate": 0.8033240997229917} {"Template_token": ["", "auto", "CmpHi", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Sub1_Hi", ",", "DenomHi", ")", ";", "auto", "C1", "=", "B", ".", "buildSExt", "(", "S32", ",", "CmpHi", ")", ";", "auto", "CmpLo", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Sub1_Lo", ",", "DenomLo", ")", ";", "auto", "C2", "=", "B", ".", "buildSExt", "(", "S32", ",", "CmpLo", ")", ";", "auto", "CmpEq", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_EQ", ",", "S1", ",", "Sub1_Hi", ",", "DenomHi", ")", ";", "auto", "C3", "=", "B", ".", "buildSelect", "(", "S32", ",", "CmpEq", ",", "C2", ",", "C1", ")", ";", "auto", "Sub2_Lo", "=", "B", ".", "buildUSubo", "(", "S32", ",", "S1", ",", "Sub1_Lo", ",", "DenomLo", ")", ";", "auto", "Sub2_Mi", "=", "B", ".", "buildUSube", "(", "S32", ",", "S1", ",", "Sub1_Mi", ",", "DenomHi", ",", "Sub1_Lo", ".", "getReg", "(", "", ")", ")", ";", "auto", "Sub2_Hi", "=", "B", ".", "buildUSube", "(", "S32", ",", "S1", ",", "Sub2_Mi", ",", "Zero32", ",", "Sub2_Lo", ".", "getReg", "(", "", ")", ")", ";", "auto", "Sub2", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Sub2_Lo", ",", "Sub2_Hi", "}", ")", ";", "auto", "One64", "=", "B", ".", "buildConstant", "(", "S64", ",", "", ")", ";", "auto", "Add3", "=", "B", ".", "buildAdd", "(", "S64", ",", "MulHi3", ",", "One64", ")", ";", "auto", "C4", "=", "B", ".", "buildSExt", "(", "S32", ",", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Sub2_Hi", ",", "DenomHi", ")", ")", ";", "auto", "C5", "=", "B", ".", "buildSExt", "(", "S32", ",", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Sub2_Lo", ",", "DenomLo", ")", ")", ";", "auto", "C6", "=", "B", ".", "buildSelect", "(", "S32", ",", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_EQ", ",", "S1", ",", "Sub2_Hi", ",", "DenomHi", ")", ",", "C5", ",", "C4", ")", ";", "auto", "Add4", "=", "B", ".", "buildAdd", "(", "S64", ",", "Add3", ",", "One64", ")", ";", "auto", "Sub3_Lo", "=", "B", ".", "buildUSubo", "(", "S32", ",", "S1", ",", "Sub2_Lo", ",", "DenomLo", ")", ";", "auto", "Sub3_Mi", "=", "B", ".", "buildUSube", "(", "S32", ",", "S1", ",", "Sub2_Mi", ",", "DenomHi", ",", "Sub2_Lo", ".", "getReg", "(", "", ")", ")", ";", "auto", "Sub3_Hi", "=", "B", ".", "buildUSube", "(", "S32", ",", "S1", ",", "Sub3_Mi", ",", "Zero32", ",", "Sub3_Lo", ".", "getReg", "(", "", ")", ")", ";", "auto", "Sub3", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Sub3_Lo", ",", "Sub3_Hi", "}", ")", ";", "if", "(", "IsDiv", ")", "{", "auto", "Sel1", "=", "B", ".", "buildSelect", "(", "S64", ",", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "S1", ",", "C6", ",", "Zero32", ")", ",", "Add4", ",", "Add3", ")", ";", "B", ".", "buildSelect", "(", "DstReg", ",", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "S1", ",", "C3", ",", "Zero32", ")", ",", "Sel1", ",", "MulHi3", ")", ";", "}", "else", "{"], "ground_truth": ["auto", "Sel2", "=", "B", ".", "buildSelect", "(", "S64", ",", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "S1", ",", "C6", ",", "Zero32", ")", ",", "Sub3", ",", "Sub2", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeUDIV_UREM64Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42409, "Length": 461, "Cover_Rate": 0.42685185185185187} {"Template_token": ["", "if", "(", "EnableNewLegality", ")", "return", "false", ";", "const", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "<=", "", ")", "return", "false", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "return", "true", ";", "unsigned", "EltSize", "=", "Ty", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "return", "EltSize", "!=", "", "&&", "EltSize", "!=", "", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "loadStoreBitcastWorkaround", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42410, "Length": 61, "Cover_Rate": 0.8714285714285714} {"Template_token": ["", "switch", "(", "AS", ")", "{", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "return", "", ";", "case", "AS", "::", "LOCAL_ADDRESS", ":", "return", "ST", ".", "useDS128", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["case", "AS", "::", "GLOBAL_ADDRESS", ":"], "File": "AMDGPULegalizerInfo17", "Func": "maxSizeForAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42411, "Length": 34, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "static", "unsigned", "maxSizeForAddrSpace", "(", "const", "GCNSubtarget", "&", "ST", ",", "unsigned", "AS", ",", "bool", "IsLoad", ")", "{", "switch", "(", "AS", ")", "{", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "return", "", ";", "case", "AS", "::", "LOCAL_ADDRESS", ":", "return", "ST", ".", "useDS128", "(", ")", "?", "", ":", "", ";", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "case", "AS", "::", "CONSTANT_ADDRESS_32BIT", ":", "return", "IsLoad", "?", "", ":", "", ";", "default", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPULegalizerInfo17", "Func": "maxSizeForAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42412, "Length": 72, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "else", "{", "if", "(", "(", "(", "I", "+", "", ")", ">=", "EndIdx", ")", "||", "(", "(", "NumGradients", "/", "", ")", "%", "", "==", "", "&&", "(", "I", "==", "DimIdx", "+", "(", "NumGradients", "/", "", ")", "-", "", "||", "I", "==", "DimIdx", "+", "NumGradients", "-", "", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "I", "+", "", ")", ".", "isReg", "(", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPULegalizerInfo17", "Func": "packImageA16AddressToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42413, "Length": 123, "Cover_Rate": 0.45054945054945056} {"Template_token": ["", "if", "(", "(", "(", "I", "+", "", ")", ">=", "EndIdx", ")", "||", "(", "(", "NumGradients", "/", "", ")", "%", "", "==", "", "&&", "(", "I", "==", "DimIdx", "+", "(", "NumGradients", "/", "", ")", "-", "", "||", "I", "==", "DimIdx", "+", "NumGradients", "-", "", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "I", "+", "", ")", ".", "isReg", "(", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPULegalizerInfo17", "Func": "packImageA16AddressToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42414, "Length": 97, "Cover_Rate": 0.3553113553113553} {"Template_token": ["", "static", "MachineInstr", "*", "verifyCFIntrinsic", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstr", "*", "&", "Br", ",", "MachineBasicBlock", "*", "&", "UncondBrTarget", ")", "{", "Register", "CondDef", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "CondDef", ")", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "Parent", "=", "MI", ".", "getParent", "(", ")", ";"], "ground_truth": ["MachineInstr", "&", "UseMI", "=", "*", "MRI", ".", "use_instr_nodbg_begin", "(", "CondDef", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "verifyCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42415, "Length": 73, "Cover_Rate": 0.35609756097560974} {"Template_token": ["", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "ArgRC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "if", "(", "!", "Arg", ")", "{", "if", "(", "ArgType", "==", "", ")", "{", "B", ".", "buildConstant", "(", "DstReg", ",", "", ")", ";", "return", "true", ";", "}", "B", ".", "buildUndef", "(", "DstReg", ")", ";", "return", "true", ";", "}", "if", "(", "!", "Arg", "->", "isRegister", "(", ")", "||", "!", "Arg", "->", "getRegister", "(", ")", ".", "isValid", "(", ")", ")", "return", "false", ";", "return", "loadInputValue", "(", "DstReg", ",", "B", ",", "Arg", ",", "ArgRC", ",", "ArgTy", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo18", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42419, "Length": 96, "Cover_Rate": 0.6620689655172414} {"Template_token": ["", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "P1", "=", "LLT", "::", "pointer", "(", "", ",", "", ")", ";", "const", "LLT", "P2", "=", "LLT", "::", "pointer", "(", "", ",", "", ")", ";", "setAction", "(", "{", "G_ADD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_AND", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "V2S16", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "", ",", "V2S16", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCONSTANT", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FMUL", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "S64", "}", ",", "Legal", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_ICMP", ",", "S1", "}", ",", "Legal", ")", ";"], "File": "AMDGPULegalizerInfo19", "Func": "AMDGPULegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42420, "Length": 219, "Cover_Rate": 0.5011441647597255} {"Template_token": ["", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "return", "std", "::", "make_pair", "(", "TypeIdx", ",", "getBitcastRegisterType", "(", "Ty", ")", ")", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "bitcastToRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42422, "Length": 38, "Cover_Rate": 0.8260869565217391} {"Template_token": ["", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "Size", "%", "", "==", "", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "scalarOrVector", "(", "ElementCount", "::", "getFixed", "(", "Size", "/", "", ")", ",", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "bitcastToVectorElement32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42423, "Length": 53, "Cover_Rate": 0.7066666666666667} {"Template_token": ["", "return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "scalarOrVector", "(", "ElementCount", "::", "getFixed", "(", "Size", "/", "", ")", ",", "", ")", ")", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo1", "Func": "bitcastToVectorElement32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42424, "Length": 26, "Cover_Rate": 0.3466666666666667} {"Template_token": ["", "Register", "PCReg", "=", "PtrTy", ".", "getSizeInBits", "(", ")", "!=", "", "?", "DstReg", ":", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "ConstPtrTy", ")", ";", "MachineInstrBuilder", "MIB", "=", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "PCReg", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "Offset", "+", "", ",", "GAFlags", ")", ";", "if", "(", "GAFlags", "==", "InstrInfo", "::", "MO_NONE", ")", "MIB", ".", "addImm", "(", "", ")", ";", "else", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "Offset", "+", "", ",", "GAFlags", "+", "", ")", ";"], "ground_truth": ["B", ".", "getMRI", "(", ")", "->", "setRegClass", "(", "PCReg", ",", "&", "", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42425, "Length": 97, "Cover_Rate": 0.5300546448087432} {"Template_token": ["", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "AddrRegs", ";", "for", "(", "int", "I", "=", "", ";", "I", "!=", "NumVAddrs", ";", "++", "I", ")", "{", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "DimIdx", "+", "I", ")", ";", "if", "(", "SrcOp", ".", "isReg", "(", ")", ")", "{", "AddrRegs", ".", "push_back", "(", "SrcOp", ".", "getReg", "(", ")", ")", ";", "assert", "(", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "SrcOp", ".", "getReg", "(", ")", ")", "==", "S32", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "convertImageAddrToPacked", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42426, "Length": 88, "Cover_Rate": 0.3283582089552239} {"Template_token": ["", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "QueryTy", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";"], "ground_truth": ["if", "(", "!", "QueryTy", ".", "isVector", "(", ")", ")", "return", "false", ";"], "File": "AMDGPULegalizerInfo1", "Func": "elementTypeIsLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42427, "Length": 34, "Cover_Rate": 0.4657534246575342} {"Template_token": ["", "const", "LLT", "QueryTy", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "if", "(", "!", "QueryTy", ".", "isVector", "(", ")", ")", "return", "false", ";", "const", "LLT", "EltTy", "=", "QueryTy", ".", "getElementType", "(", ")", ";"], "ground_truth": ["return", "EltTy", "==", "LLT", "::", "scalar", "(", "", ")", "||", "EltTy", ".", "getSizeInBits", "(", ")", ">=", "", ";"], "File": "AMDGPULegalizerInfo1", "Func": "elementTypeIsLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42428, "Length": 51, "Cover_Rate": 0.6986301369863014} {"Template_token": ["", "auto", "Mul1", "=", "B", ".", "buildFMul", "(", "S32", ",", "Rcp", ",", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "", ")", ")", ")", ";", "auto", "Mul2", "=", "B", ".", "buildFMul", "(", "S32", ",", "Mul1", ",", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "", ")", ")", ")", ";", "auto", "Trunc", "=", "B", ".", "buildIntrinsicTrunc", "(", "S32", ",", "Mul2", ")", ";", "auto", "Mad2", "=", "B", ".", "buildFMAD", "(", "S32", ",", "Trunc", ",", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "", ")", ")", ",", "Mul1", ")", ";", "auto", "ResultLo", "=", "B", ".", "buildFPTOUI", "(", "S32", ",", "Mad2", ")", ";", "auto", "ResultHi", "=", "B", ".", "buildFPTOUI", "(", "S32", ",", "Trunc", ")", ";"], "ground_truth": ["return", "{", "ResultLo", ".", "getReg", "(", "", ")", ",", "ResultHi", ".", "getReg", "(", "", ")", "}", ";"], "File": "AMDGPULegalizerInfo1", "Func": "emitReciprocalU64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42429, "Length": 127, "Cover_Rate": 0.508} {"Template_token": ["", "auto", "Mad", "=", "B", ".", "buildFMAD", "(", "S32", ",", "CvtHi", ",", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "", ")", ")", ",", "CvtLo", ")", ";", "auto", "Rcp", "=", "B", ".", "buildInstr", "(", "", ",", "{", "S32", "}", ",", "{", "Mad", "}", ")", ";", "auto", "Mul1", "=", "B", ".", "buildFMul", "(", "S32", ",", "Rcp", ",", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "", ")", ")", ")", ";", "auto", "Mul2", "=", "B", ".", "buildFMul", "(", "S32", ",", "Mul1", ",", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "", ")", ")", ")", ";", "auto", "Trunc", "=", "B", ".", "buildIntrinsicTrunc", "(", "S32", ",", "Mul2", ")", ";", "auto", "Mad2", "=", "B", ".", "buildFMAD", "(", "S32", ",", "Trunc", ",", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "", ")", ")", ",", "Mul1", ")", ";"], "ground_truth": ["auto", "ResultLo", "=", "B", ".", "buildFPTOUI", "(", "S32", ",", "Mad2", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "emitReciprocalU64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42430, "Length": 142, "Cover_Rate": 0.568} {"Template_token": ["", "const", "unsigned", "FractBits", "=", "", ";", "const", "unsigned", "ExpBits", "=", "", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Const0", "=", "B", ".", "buildConstant", "(", "S32", ",", "FractBits", "-", "", ")", ";", "auto", "Const1", "=", "B", ".", "buildConstant", "(", "S32", ",", "ExpBits", ")", ";", "auto", "ExpPart", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Hi", ")", ".", "addUse", "(", "Const0", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Const1", ".", "getReg", "(", "", ")", ")", ";", "return", "B", ".", "buildSub", "(", "S32", ",", "ExpPart", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "extractF64Exponent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42431, "Length": 109, "Cover_Rate": 0.8861788617886179} {"Template_token": ["", "auto", "Const0", "=", "B", ".", "buildConstant", "(", "S32", ",", "FractBits", "-", "", ")", ";", "auto", "Const1", "=", "B", ".", "buildConstant", "(", "S32", ",", "ExpBits", ")", ";", "auto", "ExpPart", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Hi", ")", ".", "addUse", "(", "Const0", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Const1", ".", "getReg", "(", "", ")", ")", ";", "return", "B", ".", "buildSub", "(", "S32", ",", "ExpPart", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "extractF64Exponent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42432, "Length": 87, "Cover_Rate": 0.7073170731707317} {"Template_token": ["", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Pieces", "=", "(", "Size", "+", "", ")", "/", "", ";", "unsigned", "NewNumElts", "=", "(", "Ty", ".", "getNumElements", "(", ")", "+", "", ")", "/", "Pieces", ";", "return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "scalarOrVector", "(", "ElementCount", "::", "getFixed", "(", "NewNumElts", ")", ",", "EltTy", ")", ")", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "fewerEltsToSize64Vector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42433, "Length": 60, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "||", "Ty", "==", "S16", ")", "{", "Register", "AnyExt", "=", "B", ".", "buildAnyExt", "(", "LLT", "::", "scalar", "(", "", ")", ",", "VData", ")", ".", "getReg", "(", "", ")", ";", "return", "AnyExt", ";", "}", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "{", "if", "(", "Ty", ".", "getElementType", "(", ")", "==", "S16", "&&", "Ty", ".", "getNumElements", "(", ")", "<=", "", ")", "{", "if", "(", "IsFormat", ")", "return", "handleD16VData", "(", "B", ",", "*", "MRI", ",", "VData", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "fixStoreSourceType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42434, "Length": 86, "Cover_Rate": 0.6187050359712231} {"Template_token": ["", "}"], "ground_truth": ["return", "LLT", "::", "scalarOrVector", "(", "ElementCount", "::", "getFixed", "(", "Size", "/", "", ")", ",", "", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "getBitcastRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42435, "Length": 18, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPULegalizerInfo1", "Func": "getBufferAtomicPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42437, "Length": 105, "Cover_Rate": 0.3903345724907063} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPULegalizerInfo1", "Func": "getBufferAtomicPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42438, "Length": 117, "Cover_Rate": 0.4349442379182156} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "getDSFPAtomicOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42439, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "unsigned", "getDSFPAtomicOpcode", "(", "", "IID", ")", "{", "switch", "(", "IID", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPULegalizerInfo1", "Func": "getDSFPAtomicOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42440, "Length": 25, "Cover_Rate": 0.46296296296296297} {"Template_token": ["", "unsigned", "Bits", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Pow2Bits", "=", "", "<<", "Log2_32_Ceil", "(", "Bits", ")", ";"], "ground_truth": ["return", "LLT", "::", "scalar", "(", "Pow2Bits", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "getPow2ScalarType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42441, "Length": 27, "Cover_Rate": 0.75} {"Template_token": ["", "unsigned", "Bits", "=", "Ty", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["unsigned", "Pow2Bits", "=", "", "<<", "Log2_32_Ceil", "(", "Bits", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "getPow2ScalarType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42442, "Length": 19, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "static", "LLT", "getPow2VectorType", "(", "LLT", "Ty", ")", "{"], "ground_truth": ["unsigned", "NElts", "=", "Ty", ".", "getNumElements", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "getPow2VectorType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42443, "Length": 17, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "unsigned", "NElts", "=", "Ty", ".", "getNumElements", "(", ")", ";", "unsigned", "Pow2NElts", "=", "", "<<", "Log2_32_Ceil", "(", "NElts", ")", ";"], "ground_truth": ["return", "Ty", ".", "changeElementCount", "(", "ElementCount", "::", "getFixed", "(", "Pow2NElts", ")", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "getPow2VectorType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42444, "Length": 32, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "if", "(", "ST", ".", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "OFFSET_SRC_SHARED_BASE", ":", "", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "Register", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "", ")", ";", "return", "B", ".", "buildShl", "(", "S32", ",", "GetReg", ",", "ShiftAmt", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42445, "Length": 135, "Cover_Rate": 0.3708791208791209} {"Template_token": ["", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "fixed_vector", "(", "", ",", "S32", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "", ")", ";", "}", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "PackedRegs", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S16", ",", "Reg", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "PackedRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";", "PackedRegs", ".", "resize", "(", "", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", ")", ";", "Reg", "=", "B", ".", "buildBuildVector", "(", "LLT", "::", "fixed_vector", "(", "", ",", "S16", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "", ")", ";", "return", "B", ".", "buildBitcast", "(", "LLT", "::", "fixed_vector", "(", "", ",", "S32", ")", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "}", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "PackedRegs", ";", "Reg", "=", "B", ".", "buildBitcast", "(", "LLT", "::", "fixed_vector", "(", "", ",", "S32", ")", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "Reg", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "PackedRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";", "PackedRegs", ".", "resize", "(", "", ",", "B", ".", "buildUndef", "(", "S32", ")", ".", "getReg", "(", "", ")", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "fixed_vector", "(", "", ",", "S32", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42446, "Length": 292, "Cover_Rate": 0.5328467153284672} {"Template_token": ["", "return", "B", ".", "buildBitcast", "(", "LLT", "::", "fixed_vector", "(", "", ",", "S32", ")", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "}", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "PackedRegs", ";", "Reg", "=", "B", ".", "buildBitcast", "(", "LLT", "::", "fixed_vector", "(", "", ",", "S32", ")", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "Reg", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "PackedRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";", "PackedRegs", ".", "resize", "(", "", ",", "B", ".", "buildUndef", "(", "S32", ")", ".", "getReg", "(", "", ")", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "fixed_vector", "(", "", ",", "S32", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";", "}", "return", "Reg", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42447, "Length": 165, "Cover_Rate": 0.3010948905109489} {"Template_token": ["", "static", "bool", "isLoadStoreLegal", "(", "const", "GCNSubtarget", "&", "ST", ",", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "", "]", ";", "return", "isRegisterType", "(", "Ty", ")", "&&", "isLoadStoreSizeLegal", "(", "ST", ",", "Query", ")", "&&", "!", "loadStoreBitcastWorkaround", "(", "Ty", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "isLoadStoreLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42448, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isRegisterType", "(", "Ty", ")", "&&", "isLoadStoreSizeLegal", "(", "ST", ",", "Query", ")", "&&", "!", "loadStoreBitcastWorkaround", "(", "Ty", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "isLoadStoreLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42449, "Length": 20, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "unsigned", "RegSize", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "unsigned", "MemSize", "=", "Query", ".", "MMODescrs", "[", "", "]", ".", "MemoryTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "AlignBits", "=", "Query", ".", "MMODescrs", "[", "", "]", ".", "AlignInBits", ";", "unsigned", "AS", "=", "Query", ".", "Types", "[", "", "]", ".", "getAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "false", ";", "if", "(", "Ty", ".", "isVector", "(", ")", "&&", "MemSize", "!=", "RegSize", ")", "return", "false", ";", "if", "(", "IsLoad", "&&", "MemSize", "<", "Size", ")", "MemSize", "=", "std", "::", "max", "(", "MemSize", ",", "Align", ")", ";", "if", "(", "MemSize", "!=", "RegSize", "&&", "RegSize", "!=", "", ")", "return", "false", ";", "if", "(", "MemSize", ">", "maxSizeForAddrSpace", "(", "ST", ",", "AS", ",", "IsLoad", ")", ")", "return", "false", ";", "switch", "(", "MemSize", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "ST", ".", "hasDwordx3LoadStores", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "assert", "(", "RegSize", ">=", "MemSize", ")", ";", "if", "(", "AlignBits", "<", "MemSize", ")", "{", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "!", "TLI", "->", "allowsMisalignedMemoryAccessesImpl", "(", "MemSize", ",", "AS", ",", "Align", "(", "AlignBits", "/", "", ")", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "isLoadStoreSizeLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42450, "Length": 226, "Cover_Rate": 0.8432835820895522} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_XOR", ")", "return", "false", ";"], "ground_truth": ["auto", "ConstVal", "=", "getIConstantVRegSExtVal", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "isNot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42451, "Length": 34, "Cover_Rate": 0.576271186440678} {"Template_token": ["", "return", "isRegisterType", "(", "Query", ".", "Types", "[", "TypeIdx", "]", ")", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo1", "Func": "isRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42454, "Length": 13, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "return", "isRegisterType", "(", "Query", ".", "Types", "[", "TypeIdx", "]", ")", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo1", "Func": "isRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42455, "Length": 13, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "return", "EltSize", "==", "", "||", "EltSize", "%", "", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "isRegisterVectorElementType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42456, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "static", "bool", "isRegisterVectorType", "(", "LLT", "Ty", ")", "{"], "ground_truth": ["const", "int", "EltSize", "=", "Ty", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "isRegisterVectorType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42458, "Length": 22, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "static", "LegalityPredicate", "isSmallOddVector", "(", "unsigned", "TypeIdx", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{"], "ground_truth": ["const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";"], "File": "AMDGPULegalizerInfo1", "Func": "isSmallOddVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42459, "Length": 30, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "return", "!", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", ">", "", "&&", "Query", ".", "MMODescrs", "[", "", "]", ".", "MemoryTy", ".", "getSizeInBits", "(", ")", "<", "Ty", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo1", "Func": "isWideScalarExtLoadTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42460, "Length": 59, "Cover_Rate": 0.8676470588235294} {"Template_token": ["", "return", "EltTy", ".", "getSizeInBits", "(", ")", "==", "", "&&", "Ty", ".", "getNumElements", "(", ")", ">", "", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "isWideVec16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42461, "Length": 20, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "const", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";"], "ground_truth": ["return", "EltTy", ".", "getSizeInBits", "(", ")", "==", "", "&&", "Ty", ".", "getNumElements", "(", ")", ">", "", ";"], "File": "AMDGPULegalizerInfo1", "Func": "isWideVec16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42462, "Length": 49, "Cover_Rate": 0.8166666666666667} {"Template_token": ["", "auto", "HighAddr", "=", "B", ".", "buildConstant", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS_32BIT", ",", "", ")", ",", "AddrHiVal", ")", ";", "B", ".", "buildMerge", "(", "Dst", ",", "{", "Src", ",", "HighAddr", "}", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "assert", "(", "DestAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "auto", "SegmentNull", "=", "B", ".", "buildConstant", "(", "DstTy", ",", "NullVal", ")", ";", "auto", "FlatNull", "=", "B", ".", "buildConstant", "(", "SrcTy", ",", "", ")", ";", "auto", "PtrLo32", "=", "B", ".", "buildExtract", "(", "DstTy", ",", "Src", ",", "", ")", ";", "auto", "CmpRes", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "LLT", "::", "scalar", "(", "", ")", ",", "Src", ",", "FlatNull", ".", "getReg", "(", "", ")", ")", ";", "B", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "PtrLo32", ",", "SegmentNull", ".", "getReg", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "SrcAS", "!=", "AS", "::", "LOCAL_ADDRESS", "&&", "SrcAS", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "false", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42463, "Length": 189, "Cover_Rate": 0.32926829268292684} {"Template_token": ["", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "CmpVal", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "NewVal", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "", "(", "MRI", ".", "getType", "(", "PtrReg", ")", ".", "getAddressSpace", "(", ")", ")", "&&", "", ")", ";", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "CmpVal", ")", ";", "LLT", "VecTy", "=", "LLT", "::", "fixed_vector", "(", "", ",", "ValTy", ")", ";", "Register", "PackedVal", "=", "B", ".", "buildBuildVector", "(", "VecTy", ",", "{", "NewVal", ",", "CmpVal", "}", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "DstReg", ")", ".", "addUse", "(", "PtrReg", ")", ".", "addUse", "(", "PackedVal", ")", ".", "setMemRefs", "(", "MI", ".", "memoperands", "(", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeAtomicCmpXChg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42464, "Length": 155, "Cover_Rate": 0.8516483516483516} {"Template_token": ["", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "CmpVal", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "NewVal", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "", "(", "MRI", ".", "getType", "(", "PtrReg", ")", ".", "getAddressSpace", "(", ")", ")", "&&", "", ")", ";"], "ground_truth": ["LLT", "ValTy", "=", "MRI", ".", "getType", "(", "CmpVal", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeAtomicCmpXChg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42465, "Length": 71, "Cover_Rate": 0.3901098901098901} {"Template_token": ["", "unsigned", "Opc", "=", "IsInc", "?", "", ":", "", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "cloneMemRefs", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeAtomicIncDec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42466, "Length": 73, "Cover_Rate": 0.7684210526315789} {"Template_token": ["", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "ImmOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "updateBufferMMO", "(", "MMO", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "VIndex", ",", "*", "B", ".", "getMRI", "(", ")", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "getBufferAtomicPseudo", "(", "IID", ")", ")", ";", "if", "(", "HasReturn", ")", "MIB", ".", "addDef", "(", "Dst", ")", ";", "MIB", ".", "addUse", "(", "VData", ")", ";", "if", "(", "IsCmpSwap", ")", "MIB", ".", "addReg", "(", "CmpVal", ")", ";"], "ground_truth": ["MIB", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "", ":", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeBufferAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42467, "Length": 187, "Cover_Rate": 0.4495192307692308} {"Template_token": ["", "Opc", "=", "IsD16", "?", "", ":", "", ";", "}", "else", "if", "(", "IsFormat", ")", "{", "Opc", "=", "IsD16", "?", "", ":", "", ";", "}", "else", "{", "switch", "(", "MemTy", ".", "getSizeInBits", "(", ")", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "default", ":", "Opc", "=", "", ";", "break", ";", "}", "}", "Register", "LoadDstReg", ";", "bool", "IsExtLoad", "=", "(", "!", "IsD16", "&&", "MemTy", ".", "getSizeInBits", "(", ")", "<", "", ")", "||", "(", "IsD16", "&&", "!", "Ty", ".", "isVector", "(", ")", ")", ";", "LLT", "UnpackedTy", "=", "Ty", ".", "changeElementSize", "(", "", ")", ";", "if", "(", "IsExtLoad", ")", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "else", "if", "(", "Unpacked", "&&", "IsD16", "&&", "Ty", ".", "isVector", "(", ")", ")", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "UnpackedTy", ")", ";", "else", "LoadDstReg", "=", "Dst", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "LoadDstReg", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "if", "(", "IsTyped", ")", "MIB", ".", "addImm", "(", "Format", ")", ";", "MIB", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "", ":", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "LoadDstReg", "!=", "Dst", ")", "{", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "if", "(", "IsExtLoad", ")", "B", ".", "buildTrunc", "(", "Dst", ",", "LoadDstReg", ")", ";", "else", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LoadDstReg", ")", ";"], "ground_truth": ["SmallVector", "<", "Register", ",", "", ">", "Repack", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42468, "Length": 284, "Cover_Rate": 0.4127906976744186} {"Template_token": ["", "}", "else", "{", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "}", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "Format", "=", "", ";", "if", "(", "IsTyped", ")", "{", "Format", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "++", "OpOffset", ";", "}", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "updateBufferMMO", "(", "MMO", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "VIndex", ",", "MRI", ")", ";", "unsigned", "Opc", ";", "if", "(", "IsTyped", ")", "{", "Opc", "=", "IsD16", "?", "", ":", "", ";", "}", "else", "if", "(", "IsFormat", ")", "{", "Opc", "=", "IsD16", "?", "", ":", "", ";", "}", "else", "{", "switch", "(", "MemSize", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "default", ":"], "ground_truth": ["Opc", "=", "", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeBufferStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42469, "Length": 191, "Cover_Rate": 0.399581589958159} {"Template_token": ["", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "Src0", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeBuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42470, "Length": 45, "Cover_Rate": 0.3146853146853147} {"Template_token": ["", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src0", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Merge", "=", "B", ".", "buildMerge", "(", "S32", ",", "{", "Src0", ",", "Src1", "}", ")", ";", "B", ".", "buildBitcast", "(", "Dst", ",", "Merge", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeBuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42471, "Length": 66, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "Opcode", "=", "", "(", "BaseOpcodes", "[", "Is64", "]", "[", "IsA16", "]", ",", "", ",", "NumVDataDwords", ",", "PowerOf2Ceil", "(", "NumVAddrDwords", ")", ")", ";", "}", "assert", "(", "Opcode", "!=", "-", "", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Ops", ";", "if", "(", "Is64", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "NodePtr", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "NodePtr", ")", ";", "}", "Ops", ".", "push_back", "(", "RayExtent", ")", ";", "auto", "packLanes", "=", "[", "&", "Ops", ",", "&", "S32", ",", "&", "B", "]", "(", "Register", "Src", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", ",", "S32", ",", "S32", "}", ",", "Src", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "}", ";", "packLanes", "(", "RayOrigin", ")", ";", "if", "(", "IsA16", ")", "{", "auto", "UnmergeRayDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", ",", "S16", "}", ",", "RayDir", ")", ";", "auto", "UnmergeRayInvDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", ",", "S16", "}", ",", "RayInvDir", ")", ";", "Register", "R1", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R2", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R3", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildMerge", "(", "R1", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "", ")", ",", "UnmergeRayDir", ".", "getReg", "(", "", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R2", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R3", ",", "{", "UnmergeRayInvDir", ".", "getReg", "(", "", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "", ")", "}", ")", ";", "Ops", ".", "push_back", "(", "R1", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "R2", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeBVHIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42472, "Length": 341, "Cover_Rate": 0.4064362336114422} {"Template_token": ["", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "unsigned", "NewOpc", "=", "MI", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "auto", "Tmp", "=", "B", ".", "buildInstr", "(", "NewOpc", ",", "{", "DstTy", "}", ",", "{", "Src", "}", ")", ";"], "ground_truth": ["B", ".", "buildUMin", "(", "Dst", ",", "Tmp", ",", "B", ".", "buildConstant", "(", "DstTy", ",", "SrcTy", ".", "getSizeInBits", "(", ")", ")", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeCTLZ_CTTZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42473, "Length": 65, "Cover_Rate": 0.47101449275362317} {"Template_token": ["", "MachineIRBuilder", "&", "B", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FREM", ":", "return", "legalizeFrem", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FPTO", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "return", "legalizeLoad", "(", "Helper", ",", "MI", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_FMAD", ":"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42474, "Length": 307, "Cover_Rate": 0.570631970260223} {"Template_token": ["", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "return", "legalizeLoad", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "case", "TargetOpcode", "::", "G_UDIVREM", ":", "return", "legalizeUnsignedDIV_REM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "case", "TargetOpcode", "::", "G_SDIVREM", ":", "return", "legalizeSignedDIV_REM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FPOW", ":", "return", "legalizeFPow", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FFLOOR", ":", "return", "legalizeFFloor", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":"], "ground_truth": ["return", "legalizeBuildVector", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42475, "Length": 310, "Cover_Rate": 0.5762081784386617} {"Template_token": ["", "DiagnosticInfoUnsupported", "NoTrap", "(", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "Ctx", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "diagnose", "(", "NoTrap", ")", ";", "}", "else", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "static_cast", "<", "unsigned", ">", "(", "GCNSubtarget", "::", "TrapID", "::", "LLVMAMDHSADebugTrap", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeDebugTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42476, "Length": 84, "Cover_Rate": 0.65625} {"Template_token": ["", "if", "(", "!", "ST", ".", "isTrapHandlerEnabled", "(", ")", "||", "ST", ".", "getTrapHandlerAbi", "(", ")", "!=", "GCNSubtarget", "::", "TrapHandlerAbi", "::", "AMDHSA", ")", "{", "DiagnosticInfoUnsupported", "NoTrap", "(", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "Ctx", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "diagnose", "(", "NoTrap", ")", ";", "}", "else", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "static_cast", "<", "unsigned", ">", "(", "GCNSubtarget", "::", "TrapID", "::", "LLVMAMDHSADebugTrap", ")", ")", ";", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeDebugTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42477, "Length": 103, "Cover_Rate": 0.8046875} {"Template_token": ["", "GISelChangeObserver", "&", "Observer", "=", "Helper", ".", "Observer", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "setDesc", "(", "ST", ".", "getInstrInfo", "(", ")", "->", "get", "(", "getDSFPAtomicOpcode", "(", "IID", ")", ")", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", ">", "", ";", "--", "I", ")", "MI", ".", "RemoveOperand", "(", "I", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeDSAtomicFPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42478, "Length": 73, "Cover_Rate": 0.7849462365591398} {"Template_token": ["", "for", "(", "int", "I", "=", "", ";", "I", ">", "", ";", "--", "I", ")", "MI", ".", "RemoveOperand", "(", "I", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";"], "ground_truth": ["Observer", ".", "changedInstr", "(", "MI", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeDSAtomicFPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42479, "Length": 35, "Cover_Rate": 0.3763440860215054} {"Template_token": ["", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Dst", ")", ")", ";", "if", "(", "IdxVal", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildExtract", "(", "Dst", ",", "Vec", ",", "IdxVal", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeExtractVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42480, "Length": 75, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "auto", "FNeg", "=", "B", ".", "buildFNeg", "(", "ResTy", ",", "RHS", ",", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "FNeg", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "auto", "RCP", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "ResTy", "}", ",", "false", ")", ".", "addUse", "(", "RHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "B", ".", "buildFMul", "(", "Res", ",", "LHS", ",", "RCP", ",", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42481, "Length": 120, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "Register", "Res", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "X", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Y", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "uint16_t", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "ResTy", "=", "MRI", ".", "getType", "(", "Res", ")", ";", "const", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "bool", "AllowInaccurateRcp", "=", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", "||", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmAfn", ")", ";", "if", "(", "!", "AllowInaccurateRcp", ")", "return", "false", ";", "auto", "NegY", "=", "B", ".", "buildFNeg", "(", "ResTy", ",", "Y", ")", ";", "auto", "One", "=", "B", ".", "buildFConstant", "(", "ResTy", ",", "", ")", ";"], "ground_truth": ["auto", "R", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "ResTy", "}", ",", "false", ")", ".", "addUse", "(", "Y", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFastUnsafeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42482, "Length": 152, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "auto", "Tmp0", "=", "B", ".", "buildFMA", "(", "ResTy", ",", "NegY", ",", "R", ",", "One", ")", ";", "R", "=", "B", ".", "buildFMA", "(", "ResTy", ",", "Tmp0", ",", "R", ",", "R", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildFMA", "(", "ResTy", ",", "NegY", ",", "R", ",", "One", ")", ";", "R", "=", "B", ".", "buildFMA", "(", "ResTy", ",", "Tmp1", ",", "R", ",", "R", ")", ";", "auto", "Ret", "=", "B", ".", "buildFMul", "(", "ResTy", ",", "X", ",", "R", ")", ";", "auto", "Tmp2", "=", "B", ".", "buildFMA", "(", "ResTy", ",", "NegY", ",", "Ret", ",", "X", ")", ";"], "ground_truth": ["B", ".", "buildFMA", "(", "Res", ",", "Tmp2", ",", "R", ",", "Ret", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFastUnsafeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42483, "Length": 105, "Cover_Rate": 0.3645833333333333} {"Template_token": ["", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src", ")", "==", "S64", ")", ";", "auto", "Trunc", "=", "B", ".", "buildIntrinsicTrunc", "(", "S64", ",", "Src", ")", ";", "const", "auto", "Zero", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "const", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "auto", "Lt0", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Src", ",", "Zero", ")", ";", "auto", "NeTrunc", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_ONE", ",", "S1", ",", "Src", ",", "Trunc", ")", ";", "auto", "And", "=", "B", ".", "buildAnd", "(", "S1", ",", "Lt0", ",", "NeTrunc", ")", ";"], "ground_truth": ["auto", "Add", "=", "B", ".", "buildSelect", "(", "S64", ",", "And", ",", "One", ",", "Zero", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFceil", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42484, "Length": 141, "Cover_Rate": 0.7230769230769231} {"Template_token": ["", "const", "auto", "Zero", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "const", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "auto", "Lt0", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Src", ",", "Zero", ")", ";", "auto", "NeTrunc", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_ONE", ",", "S1", ",", "Src", ",", "Trunc", ")", ";"], "ground_truth": ["auto", "And", "=", "B", ".", "buildAnd", "(", "S1", ",", "Lt0", ",", "NeTrunc", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFceil", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42485, "Length": 76, "Cover_Rate": 0.38974358974358975} {"Template_token": ["", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "if", "(", "DstTy", "==", "S16", ")", "return", "legalizeFDIV16", "(", "MI", ",", "MRI", ",", "B", ")", ";", "if", "(", "DstTy", "==", "S32", ")", "return", "legalizeFDIV32", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "ground_truth": ["if", "(", "DstTy", "==", "S64", ")", "return", "legalizeFDIV64", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42486, "Length": 58, "Cover_Rate": 0.464} {"Template_token": ["", "if", "(", "legalizeFastUnsafeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ")", "return", "true", ";", "Register", "Res", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "LHS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "uint16_t", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";"], "ground_truth": ["auto", "LHSExt", "=", "B", ".", "buildFPExt", "(", "S32", ",", "LHS", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFDIV16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42487, "Length": 99, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "auto", "LHSExt", "=", "B", ".", "buildFPExt", "(", "S32", ",", "LHS", ",", "Flags", ")", ";", "auto", "RHSExt", "=", "B", ".", "buildFPExt", "(", "S32", ",", "RHS", ",", "Flags", ")", ";", "auto", "RCP", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "RHSExt", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "QUOT", "=", "B", ".", "buildFMul", "(", "S32", ",", "LHSExt", ",", "RCP", ",", "Flags", ")", ";", "auto", "RDst", "=", "B", ".", "buildFPTrunc", "(", "S16", ",", "QUOT", ",", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "RDst", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFDIV16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42488, "Length": 131, "Cover_Rate": 0.5390946502057613} {"Template_token": ["", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "false", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma1", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "NumeratorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "Fmas", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42489, "Length": 229, "Cover_Rate": 0.43289224952741023} {"Template_token": ["", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Fma1", ",", "One", ",", "Flags", ")", ";", "auto", "DivScale1", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S64", ",", "Fma1", ",", "Fma2", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S64", ",", "DivScale1", ".", "getReg", "(", "", ")", ",", "Fma3", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ".", "getReg", "(", "", ")", ",", "Flags", ")", ";", "Register", "Scale", ";", "if", "(", "!", "ST", ".", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "", ")", ")", ";", "Scale", "=", "B", ".", "buildXor", "(", "S1", ",", "CmpNum", ",", "CmpDen", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "{"], "ground_truth": ["Scale", "=", "DivScale1", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42490, "Length": 275, "Cover_Rate": 0.4358161648177496} {"Template_token": ["", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "auto", "DivScale0", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S64", ",", "DivScale0", ".", "getReg", "(", "", ")", ",", "Flags", ")", ";", "auto", "Rcp", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "DivScale0", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Rcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S64", ",", "Rcp", ",", "Fma0", ",", "Rcp", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Fma1", ",", "One", ",", "Flags", ")", ";"], "ground_truth": ["auto", "DivScale1", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42491, "Length": 192, "Cover_Rate": 0.30427892234548337} {"Template_token": ["", "Register", "RHS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "uint16_t", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Abs", "=", "B", ".", "buildFAbs", "(", "S32", ",", "RHS", ",", "Flags", ")", ";", "const", "APFloat", "C0Val", "(", "", ")", ";", "auto", "C0", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "C1", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "C2", "=", "B", ".", "buildConstant", "(", "S32", ",", "FloatToBits", "(", "", ")", ")", ";"], "ground_truth": ["auto", "CmpRes", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Abs", ",", "C0", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFDIVFastIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42492, "Length": 123, "Cover_Rate": 0.44565217391304346} {"Template_token": ["", "auto", "CmpRes", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Abs", ",", "C0", ",", "Flags", ")", ";", "auto", "Sel", "=", "B", ".", "buildSelect", "(", "S32", ",", "CmpRes", ",", "C1", ",", "C2", ",", "Flags", ")", ";", "auto", "Mul0", "=", "B", ".", "buildFMul", "(", "S32", ",", "RHS", ",", "Sel", ",", "Flags", ")", ";", "auto", "RCP", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Mul0", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "ground_truth": ["auto", "Mul1", "=", "B", ".", "buildFMul", "(", "S32", ",", "LHS", ",", "RCP", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFDIVFastIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42493, "Length": 101, "Cover_Rate": 0.36594202898550726} {"Template_token": ["", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "Dst", ")", ";", "auto", "K", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "numbers", "::", "log2e", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "Ty", ",", "Src", ",", "K", ",", "Flags", ")", ";"], "ground_truth": ["B", ".", "buildFExp2", "(", "Dst", ",", "Mul", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFExp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42494, "Length": 92, "Cover_Rate": 0.7863247863247863} {"Template_token": ["", "Register", "ModSrc", "=", "stripAnySourceMods", "(", "OrigSrc", ",", "MRI", ")", ";", "auto", "Const", "=", "B", ".", "buildFConstant", "(", "S64", ",", "BitsToDouble", "(", "", ")", ")", ";", "Register", "Min", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S64", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ")", "B", ".", "buildFMinNumIEEE", "(", "Min", ",", "Fract", ",", "Const", ",", "Flags", ")", ";", "else", "B", ".", "buildFMinNum", "(", "Min", ",", "Fract", ",", "Const", ",", "Flags", ")", ";", "Register", "CorrectedFract", "=", "Min", ";", "if", "(", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNoNans", ")", ")", "{", "auto", "IsNan", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_ORD", ",", "S1", ",", "ModSrc", ",", "ModSrc", ",", "Flags", ")", ";", "CorrectedFract", "=", "B", ".", "buildSelect", "(", "S64", ",", "IsNan", ",", "ModSrc", ",", "Min", ",", "Flags", ")", ".", "getReg", "(", "", ")", ";", "}", "auto", "NegFract", "=", "B", ".", "buildFNeg", "(", "S64", ",", "CorrectedFract", ",", "Flags", ")", ";"], "ground_truth": ["B", ".", "buildFAdd", "(", "Dst", ",", "OrigSrc", ",", "NegFract", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFFloor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42495, "Length": 178, "Cover_Rate": 0.5668789808917197} {"Template_token": ["", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "Dst", ")", ";", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";"], "ground_truth": ["auto", "Log2Operand", "=", "B", ".", "buildFLog2", "(", "Ty", ",", "Src", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFlog", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42496, "Length": 65, "Cover_Rate": 0.5508474576271186} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeFMad", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "Ty", ".", "isScalar", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP32Denormals", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP64FP16Denormals", "(", ")", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";"], "ground_truth": ["GISelObserverWrapper", "DummyObserver", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42497, "Length": 130, "Cover_Rate": 0.8496732026143791} {"Template_token": ["", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "Ty", ".", "isScalar", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP32Denormals", "(", ")", ")", "return", "true", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42498, "Length": 77, "Cover_Rate": 0.5032679738562091} {"Template_token": ["", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "Dst", ")", ";", "const", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "if", "(", "Ty", "==", "S32", ")", "{", "auto", "Log", "=", "B", ".", "buildFLog2", "(", "S32", ",", "Src0", ",", "Flags", ")", ";"], "ground_truth": ["auto", "Mul", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Log", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Src1", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFPow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42499, "Length": 130, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "SrcLT", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "assert", "(", "(", "SrcLT", "==", "S32", "||", "SrcLT", "==", "S64", ")", "&&", "MRI", ".", "getType", "(", "Dst", ")", "==", "S64", ")", ";", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "auto", "Trunc", "=", "B", ".", "buildIntrinsicTrunc", "(", "SrcLT", ",", "Src", ",", "Flags", ")", ";", "MachineInstrBuilder", "Sign", ";", "if", "(", "Signed", "&&", "SrcLT", "==", "S32", ")", "{", "Sign", "=", "B", ".", "buildAShr", "(", "S32", ",", "Src", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ";", "Trunc", "=", "B", ".", "buildFAbs", "(", "S32", ",", "Trunc", ",", "Flags", ")", ";", "}", "MachineInstrBuilder", "K0", ",", "K1", ";", "if", "(", "SrcLT", "==", "S64", ")", "{", "K0", "=", "B", ".", "buildFConstant", "(", "S64", ",", "BitsToDouble", "(", "UINT64_C", "(", "", ")", ")", ")", ";", "K1", "=", "B", ".", "buildFConstant", "(", "S64", ",", "BitsToDouble", "(", "UINT64_C", "(", "", ")", ")", ")", ";", "}", "else", "{", "K0", "=", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "UINT32_C", "(", "", ")", ")", ")", ";", "K1", "=", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "UINT32_C", "(", "", ")", ")", ")", ";", "}", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "SrcLT", ",", "Trunc", ",", "K0", ",", "Flags", ")", ";", "auto", "FloorMul", "=", "B", ".", "buildFFloor", "(", "SrcLT", ",", "Mul", ",", "Flags", ")", ";"], "ground_truth": ["auto", "Fma", "=", "B", ".", "buildFMA", "(", "SrcLT", ",", "FloorMul", ",", "K1", ",", "Trunc", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFPTOI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42500, "Length": 256, "Cover_Rate": 0.5995316159250585} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeFrem", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "auto", "Div", "=", "B", ".", "buildFDiv", "(", "Ty", ",", "Src0Reg", ",", "Src1Reg", ",", "Flags", ")", ";", "auto", "Trunc", "=", "B", ".", "buildIntrinsicTrunc", "(", "Ty", ",", "Div", ",", "Flags", ")", ";", "auto", "Neg", "=", "B", ".", "buildFNeg", "(", "Ty", ",", "Trunc", ",", "Flags", ")", ";", "B", ".", "buildFMA", "(", "DstReg", ",", "Neg", ",", "Src1Reg", ",", "Src0Reg", ",", "Flags", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFrem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42501, "Length": 145, "Cover_Rate": 0.9731543624161074} {"Template_token": ["", "assert", "(", "Ty", ".", "isScalar", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", ";", "APFloat", "C1Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "", ")", ";", "APFloat", "C2Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "", ")", ";", "auto", "C1", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "C1Val", ")", ";"], "ground_truth": ["auto", "CopySign", "=", "B", ".", "buildFCopysign", "(", "Ty", ",", "C1", ",", "Src", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFrint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42502, "Length": 67, "Cover_Rate": 0.3087557603686636} {"Template_token": ["", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "shouldEmitFixup", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "TLI", "->", "shouldEmitPCReloc", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "GOTAddr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "LLT", "LoadTy", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "PtrTy", ":", "Ty", ";", "MachineMemOperand", "*", "GOTMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "LoadTy", ",", "Align", "(", "", ")", ")", ";", "buildPCRelGlobalAddress", "(", "GOTAddr", ",", "PtrTy", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "{"], "ground_truth": ["auto", "Load", "=", "B", ".", "buildLoad", "(", "PtrTy", ",", "GOTAddr", ",", "*", "GOTMMO", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42503, "Length": 208, "Cover_Rate": 0.33440514469453375} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "}", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "getImplicitArgPtr", "(", "DstReg", ",", "MRI", ",", "B", ")", ")", "return", "false", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42506, "Length": 79, "Cover_Rate": 0.7821782178217822} {"Template_token": ["", "int64_t", "IdxVal", "=", "MaybeIdxVal", "->", "Value", ".", "getSExtValue", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Ins", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Ins", ")", ")", ";", "if", "(", "IdxVal", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildInsert", "(", "Dst", ",", "Vec", ",", "Ins", ",", "IdxVal", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";"], "ground_truth": ["else", "B", ".", "buildUndef", "(", "Dst", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeInsertVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42507, "Length": 121, "Cover_Rate": 0.6722222222222223} {"Template_token": ["", "if", "(", "!", "MaybeIdxVal", ")", "return", "true", ";", "int64_t", "IdxVal", "=", "MaybeIdxVal", "->", "Value", ".", "getSExtValue", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Ins", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Ins", ")", ")", ";", "if", "(", "IdxVal", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildInsert", "(", "Dst", ",", "Vec", ",", "Ins", ",", "IdxVal", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeInsertVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42508, "Length": 135, "Cover_Rate": 0.75} {"Template_token": ["", "auto", "SignBit64", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Zero32", ",", "SignBit", "}", ")", ";", "auto", "Shr", "=", "B", ".", "buildAShr", "(", "S64", ",", "FractMask", ",", "Exp", ")", ";", "auto", "Not", "=", "B", ".", "buildNot", "(", "S64", ",", "Shr", ")", ";", "auto", "Tmp0", "=", "B", ".", "buildAnd", "(", "S64", ",", "Src", ",", "Not", ")", ";", "auto", "FiftyOne", "=", "B", ".", "buildConstant", "(", "S32", ",", "FractBits", "-", "", ")", ";", "auto", "ExpLt0", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SLT", ",", "S1", ",", "Exp", ",", "Zero32", ")", ";", "auto", "ExpGt51", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SGT", ",", "S1", ",", "Exp", ",", "FiftyOne", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildSelect", "(", "S64", ",", "ExpLt0", ",", "SignBit64", ",", "Tmp0", ")", ";"], "ground_truth": ["B", ".", "buildSelect", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ExpGt51", ",", "Src", ",", "Tmp1", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeIntrinsicTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42510, "Length": 144, "Cover_Rate": 0.4222873900293255} {"Template_token": ["", "Register", "ApertureReg", "=", "getSegmentAperture", "(", "AddrSpace", ",", "MRI", ",", "B", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "LLT", "::", "scalar", "(", "", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Register", "Hi32", "=", "Unmerge", ".", "getReg", "(", "", ")", ";", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "MI", ".", "getOperand", "(", "", ")", ",", "Hi32", ",", "ApertureReg", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeIsAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42511, "Length": 74, "Cover_Rate": 0.74} {"Template_token": ["", "auto", "OppositeSign", "=", "B", ".", "buildAShr", "(", "S32", ",", "X", ",", "ThirtyOne", ")", ";", "auto", "MaxShAmt", "=", "B", ".", "buildAdd", "(", "S32", ",", "ThirtyTwo", ",", "OppositeSign", ")", ";", "auto", "LS", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "LS2", "=", "B", ".", "buildSub", "(", "S32", ",", "LS", ",", "One", ")", ";", "ShAmt", "=", "B", ".", "buildUMin", "(", "S32", ",", "LS2", ",", "MaxShAmt", ")", ";", "}", "else", "ShAmt", "=", "B", ".", "buildCTLZ", "(", "S32", ",", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "Norm", "=", "B", ".", "buildShl", "(", "S64", ",", "Src", ",", "ShAmt", ")", ";", "auto", "Unmerge2", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "Norm", ")", ";", "auto", "Adjust", "=", "B", ".", "buildUMin", "(", "S32", ",", "One", ",", "Unmerge2", ".", "getReg", "(", "", ")", ")", ";", "auto", "Norm2", "=", "B", ".", "buildOr", "(", "S32", ",", "Unmerge2", ".", "getReg", "(", "", ")", ",", "Adjust", ")", ";", "auto", "FVal", "=", "Signed", "?", "B", ".", "buildTOFP", "(", "S32", ",", "Norm2", ")", ":", "B", ".", "buildUITOFP", "(", "S32", ",", "Norm2", ")", ";", "auto", "Scale", "=", "B", ".", "buildSub", "(", "S32", ",", "ThirtyTwo", ",", "ShAmt", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "ArrayRef", "<", "Register", ">", "{", "Dst", "}", ",", "false", ")", ".", "addUse", "(", "FVal", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Scale", ".", "getReg", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeITOFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42512, "Length": 251, "Cover_Rate": 0.45143884892086333} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "GISelChangeObserver", "&", "Observer", "=", "Helper", ".", "Observer", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "PtrReg", ")", ";", "unsigned", "AddrSpace", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";", "if", "(", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "LLT", "ConstPtr", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "auto", "Cast", "=", "B", ".", "buildAddrSpaceCast", "(", "ConstPtr", ",", "PtrReg", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "Cast", ".", "getReg", "(", "", ")", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Register", "ValReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "ValReg", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42513, "Length": 170, "Cover_Rate": 0.3231939163498099} {"Template_token": ["", "const", "bool", "IsIEEEOp", "=", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["if", "(", "!", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ")", "return", "!", "IsIEEEOp", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeMinNumMaxNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42514, "Length": 35, "Cover_Rate": 0.35} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "IsIEEEOp", "=", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "if", "(", "!", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ")", "return", "!", "IsIEEEOp", ";", "if", "(", "IsIEEEOp", ")", "return", "true", ";", "return", "Helper", ".", "lowerFMinNumMaxNum", "(", "MI", ")", "==", "LegalizerHelper", "::", "Legalized", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeMinNumMaxNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42515, "Length": 69, "Cover_Rate": 0.69} {"Template_token": ["", "else", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", ")", "FltSemantics", "=", "&", "APFloat", "::", "IEEEdouble", "(", ")", ";", "else", "return", "false", ";", "auto", "Rsq", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "Ty", "}", ",", "false", ")", ".", "addUse", "(", "Src", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "UseIEEE", "=", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ";", "auto", "MaxFlt", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "APFloat", "::", "getLargest", "(", "*", "FltSemantics", ")", ")", ";", "auto", "ClampMax", "=", "UseIEEE", "?", "B", ".", "buildFMinNumIEEE", "(", "Ty", ",", "Rsq", ",", "MaxFlt", ",", "Flags", ")", ":"], "ground_truth": ["B", ".", "buildFMinNum", "(", "Ty", ",", "Rsq", ",", "MaxFlt", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeRsqClampIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42517, "Length": 130, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeShuffleVector", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "const", "LLT", "V2S16", "=", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src0", ")", ";", "if", "(", "SrcTy", "==", "V2S16", "&&", "DstTy", "==", "V2S16", "&&", "", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getShuffleMask", "(", ")", ")", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";", "GISelObserverWrapper", "DummyObserver", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "DummyObserver", ",", "HelperBuilder", ")", ";"], "ground_truth": ["return", "Helper", ".", "lowerShuffleVector", "(", "MI", ")", "==", "LegalizerHelper", "::", "Legalized", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeShuffleVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42518, "Length": 142, "Cover_Rate": 0.9793103448275862} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "{", "DstDivReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "TmpDivReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "break", ";", "}", "case", "", ":", "{", "DstRemReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "TmpRemReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "break", ";", "}", "case", "", ":", "{", "DstDivReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstRemReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "TmpDivReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "TmpRemReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "break", ";", "}", "}", "if", "(", "Ty", "==", "S32", ")", "legalizeUnsignedDIV_REM32Impl", "(", "B", ",", "TmpDivReg", ",", "TmpRemReg", ",", "LHS", ",", "RHS", ")", ";", "else", "legalizeUnsignedDIV_REM64Impl", "(", "B", ",", "TmpDivReg", ",", "TmpRemReg", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "DstDivReg", ")", "{", "auto", "Sign", "=", "B", ".", "buildXor", "(", "Ty", ",", "LHSign", ",", "RHSign", ")", ".", "getReg", "(", "", ")", ";", "auto", "SignXor", "=", "B", ".", "buildXor", "(", "Ty", ",", "TmpDivReg", ",", "Sign", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildSub", "(", "DstDivReg", ",", "SignXor", ",", "Sign", ")", ";", "}", "if", "(", "DstRemReg", ")", "{", "auto", "Sign", "=", "LHSign", ".", "getReg", "(", "", ")", ";", "auto", "SignXor", "=", "B", ".", "buildXor", "(", "Ty", ",", "TmpRemReg", ",", "Sign", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildSub", "(", "DstRemReg", ",", "SignXor", ",", "Sign", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeSignedDIV_REM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42519, "Length": 269, "Cover_Rate": 0.5213178294573644} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "{", "DstDivReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "TmpDivReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "break", ";", "}", "case", "", ":", "{", "DstRemReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "TmpRemReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "break", ";", "}", "case", "", ":", "{", "DstDivReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstRemReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "TmpDivReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "TmpRemReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "break", ";", "}", "}", "if", "(", "Ty", "==", "S32", ")", "legalizeUnsignedDIV_REM32Impl", "(", "B", ",", "TmpDivReg", ",", "TmpRemReg", ",", "LHS", ",", "RHS", ")", ";", "else", "legalizeUnsignedDIV_REM64Impl", "(", "B", ",", "TmpDivReg", ",", "TmpRemReg", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "DstDivReg", ")", "{", "auto", "Sign", "=", "B", ".", "buildXor", "(", "Ty", ",", "LHSign", ",", "RHSign", ")", ".", "getReg", "(", "", ")", ";", "auto", "SignXor", "=", "B", ".", "buildXor", "(", "Ty", ",", "TmpDivReg", ",", "Sign", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["B", ".", "buildSub", "(", "DstDivReg", ",", "SignXor", ",", "Sign", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeSignedDIV_REM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42520, "Length": 202, "Cover_Rate": 0.39147286821705424} {"Template_token": ["", "if", "(", "ST", ".", "hasTrigReducedRange", "(", ")", ")", "{", "auto", "MulVal", "=", "B", ".", "buildFMul", "(", "Ty", ",", "SrcReg", ",", "OneOver2Pi", ",", "Flags", ")", ";", "TrigVal", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "Ty", "}", ",", "false", ")", ".", "addUse", "(", "MulVal", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "TrigVal", "=", "B", ".", "buildFMul", "(", "Ty", ",", "SrcReg", ",", "OneOver2Pi", ",", "Flags", ")", ".", "getReg", "(", "", ")", ";", "", "TrigIntrin", "=", "MI", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "B", ".", "buildIntrinsic", "(", "TrigIntrin", ",", "makeArrayRef", "<", "Register", ">", "(", "DstReg", ")", ",", "false", ")", ".", "addUse", "(", "TrigVal", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeSinCos", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42521, "Length": 134, "Cover_Rate": 0.5851528384279476} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeSinCos", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "unsigned", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "Register", "TrigVal", ";", "auto", "OneOver2Pi", "=", "B", ".", "buildFConstant", "(", "Ty", ",", "", "*", "numbers", "::", "inv_pi", ")", ";", "if", "(", "ST", ".", "hasTrigReducedRange", "(", ")", ")", "{", "auto", "MulVal", "=", "B", ".", "buildFMul", "(", "Ty", ",", "SrcReg", ",", "OneOver2Pi", ",", "Flags", ")", ";", "TrigVal", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "Ty", "}", ",", "false", ")", ".", "addUse", "(", "MulVal", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "TrigVal", "=", "B", ".", "buildFMul", "(", "Ty", ",", "SrcReg", ",", "OneOver2Pi", ",", "Flags", ")", ".", "getReg", "(", "", ")", ";", "", "TrigIntrin", "=", "MI", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "B", ".", "buildIntrinsic", "(", "TrigIntrin", ",", "makeArrayRef", "<", "Register", ">", "(", "DstReg", ")", ",", "false", ")", ".", "addUse", "(", "TrigVal", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeSinCos", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42522, "Length": 215, "Cover_Rate": 0.9388646288209607} {"Template_token": ["", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "static_cast", "<", "unsigned", ">", "(", "GCNSubtarget", "::", "TrapID", "::", "LLVMAMDHSATrap", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeTrapHsa", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42524, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "Register", "LiveIn", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "if", "(", "!", "loadInputValue", "(", "LiveIn", ",", "B", ",", "", ")", ")", "return", "false", ";", "Register", "SGPR01", "(", "", ")", ";"], "ground_truth": ["B", ".", "buildCopy", "(", "SGPR01", ",", "LiveIn", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeTrapHsaQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42525, "Length": 49, "Cover_Rate": 0.4260869565217391} {"Template_token": ["", "switch", "(", "*", "HsaAbiVer", ")", "{", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ":", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ":", "return", "legalizeTrapHsaQueuePtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V4", ":", "return", "ST", ".", "supportsGetDoorbellID", "(", ")", "?", "legalizeTrapHsa", "(", "MI", ",", "MRI", ",", "B", ")", ":", "legalizeTrapHsaQueuePtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42526, "Length": 58, "Cover_Rate": 0.44274809160305345} {"Template_token": ["", "break", ";", "}", "case", "", ":", "{", "DstDivReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstRemReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "}", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "unsigned", "FirstSrcOpIdx", "=", "MI", ".", "getNumExplicitDefs", "(", ")", ";", "Register", "Num", "=", "MI", ".", "getOperand", "(", "FirstSrcOpIdx", ")", ".", "getReg", "(", ")", ";", "Register", "Den", "=", "MI", ".", "getOperand", "(", "FirstSrcOpIdx", "+", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeUnsignedDIV_REM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42527, "Length": 118, "Cover_Rate": 0.4645669291338583} {"Template_token": ["", "auto", "ScaledY", "=", "B", ".", "buildFMul", "(", "S32", ",", "RcpIFlag", ",", "Scale", ")", ";", "auto", "Z", "=", "B", ".", "buildFPTOUI", "(", "S32", ",", "ScaledY", ")", ";", "auto", "NegY", "=", "B", ".", "buildSub", "(", "S32", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ",", "Y", ")", ";", "auto", "NegYZ", "=", "B", ".", "buildMul", "(", "S32", ",", "NegY", ",", "Z", ")", ";", "Z", "=", "B", ".", "buildAdd", "(", "S32", ",", "Z", ",", "B", ".", "buildUMulH", "(", "S32", ",", "Z", ",", "NegYZ", ")", ")", ";", "auto", "Q", "=", "B", ".", "buildUMulH", "(", "S32", ",", "X", ",", "Z", ")", ";", "auto", "R", "=", "B", ".", "buildSub", "(", "S32", ",", "X", ",", "B", ".", "buildMul", "(", "S32", ",", "Q", ",", "Y", ")", ")", ";", "auto", "One", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "Cond", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "R", ",", "Y", ")", ";", "if", "(", "DstDivReg", ")", "Q", "=", "B", ".", "buildSelect", "(", "S32", ",", "Cond", ",", "B", ".", "buildAdd", "(", "S32", ",", "Q", ",", "One", ")", ",", "Q", ")", ";", "R", "=", "B", ".", "buildSelect", "(", "S32", ",", "Cond", ",", "B", ".", "buildSub", "(", "S32", ",", "R", ",", "Y", ")", ",", "R", ")", ";", "Cond", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "R", ",", "Y", ")", ";", "if", "(", "DstDivReg", ")", "B", ".", "buildSelect", "(", "DstDivReg", ",", "Cond", ",", "B", ".", "buildAdd", "(", "S32", ",", "Q", ",", "One", ")", ",", "Q", ")", ";"], "ground_truth": ["if", "(", "DstRemReg", ")", "B", ".", "buildSelect", "(", "DstRemReg", ",", "Cond", ",", "B", ".", "buildSub", "(", "S32", ",", "R", ",", "Y", ")", ",", "R", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeUnsignedDIV_REM32Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42528, "Length": 271, "Cover_Rate": 0.7445054945054945} {"Template_token": ["", "Register", "Mul3_Hi", "=", "UnmergeMul3", ".", "getReg", "(", "", ")", ";", "auto", "Sub1_Lo", "=", "B", ".", "buildUSubo", "(", "S32", ",", "S1", ",", "NumerLo", ",", "Mul3_Lo", ")", ";", "auto", "Sub1_Hi", "=", "B", ".", "buildUSube", "(", "S32", ",", "S1", ",", "NumerHi", ",", "Mul3_Hi", ",", "Sub1_Lo", ".", "getReg", "(", "", ")", ")", ";", "auto", "Sub1_Mi", "=", "B", ".", "buildSub", "(", "S32", ",", "NumerHi", ",", "Mul3_Hi", ")", ";", "auto", "Sub1", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Sub1_Lo", ",", "Sub1_Hi", "}", ")", ";", "auto", "UnmergeDenom", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "Denom", ")", ";", "Register", "DenomLo", "=", "UnmergeDenom", ".", "getReg", "(", "", ")", ";", "Register", "DenomHi", "=", "UnmergeDenom", ".", "getReg", "(", "", ")", ";", "auto", "CmpHi", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Sub1_Hi", ",", "DenomHi", ")", ";", "auto", "C1", "=", "B", ".", "buildSExt", "(", "S32", ",", "CmpHi", ")", ";", "auto", "CmpLo", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Sub1_Lo", ",", "DenomLo", ")", ";", "auto", "C2", "=", "B", ".", "buildSExt", "(", "S32", ",", "CmpLo", ")", ";", "auto", "CmpEq", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_EQ", ",", "S1", ",", "Sub1_Hi", ",", "DenomHi", ")", ";", "auto", "C3", "=", "B", ".", "buildSelect", "(", "S32", ",", "CmpEq", ",", "C2", ",", "C1", ")", ";", "auto", "Sub2_Lo", "=", "B", ".", "buildUSubo", "(", "S32", ",", "S1", ",", "Sub1_Lo", ",", "DenomLo", ")", ";", "auto", "Sub2_Mi", "=", "B", ".", "buildUSube", "(", "S32", ",", "S1", ",", "Sub1_Mi", ",", "DenomHi", ",", "Sub1_Lo", ".", "getReg", "(", "", ")", ")", ";", "auto", "Sub2_Hi", "=", "B", ".", "buildUSube", "(", "S32", ",", "S1", ",", "Sub2_Mi", ",", "Zero32", ",", "Sub2_Lo", ".", "getReg", "(", "", ")", ")", ";", "auto", "Sub2", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Sub2_Lo", ",", "Sub2_Hi", "}", ")", ";", "auto", "One64", "=", "B", ".", "buildConstant", "(", "S64", ",", "", ")", ";", "auto", "Add3", "=", "B", ".", "buildAdd", "(", "S64", ",", "MulHi3", ",", "One64", ")", ";", "auto", "C4", "=", "B", ".", "buildSExt", "(", "S32", ",", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Sub2_Hi", ",", "DenomHi", ")", ")", ";", "auto", "C5", "=", "B", ".", "buildSExt", "(", "S32", ",", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Sub2_Lo", ",", "DenomLo", ")", ")", ";", "auto", "C6", "=", "B", ".", "buildSelect", "(", "S32", ",", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_EQ", ",", "S1", ",", "Sub2_Hi", ",", "DenomHi", ")", ",", "C5", ",", "C4", ")", ";", "auto", "Add4", "=", "B", ".", "buildAdd", "(", "S64", ",", "Add3", ",", "One64", ")", ";", "auto", "Sub3_Lo", "=", "B", ".", "buildUSubo", "(", "S32", ",", "S1", ",", "Sub2_Lo", ",", "DenomLo", ")", ";", "auto", "Sub3_Mi", "=", "B", ".", "buildUSube", "(", "S32", ",", "S1", ",", "Sub2_Mi", ",", "DenomHi", ",", "Sub2_Lo", ".", "getReg", "(", "", ")", ")", ";", "auto", "Sub3_Hi", "=", "B", ".", "buildUSube", "(", "S32", ",", "S1", ",", "Sub3_Mi", ",", "Zero32", ",", "Sub3_Lo", ".", "getReg", "(", "", ")", ")", ";", "auto", "Sub3", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Sub3_Lo", ",", "Sub3_Hi", "}", ")", ";", "if", "(", "DstDivReg", ")", "{"], "ground_truth": ["auto", "Sel1", "=", "B", ".", "buildSelect", "(", "S64", ",", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "S1", ",", "C6", ",", "Zero32", ")", ",", "Add4", ",", "Add3", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeUnsignedDIV_REM64Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42529, "Length": 514, "Cover_Rate": 0.47460757156048017} {"Template_token": ["", "bool", "LegalizerInfo", "::", "loadInputValue", "(", "Register", "DstReg", ",", "MachineIRBuilder", "&", "B", ",", "", "ArgType", ")", "const", "{", "const", "MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "ArgRC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "if", "(", "!", "Arg", ")", "{", "assert", "(", "ArgType", "==", "", ")", ";"], "ground_truth": ["B", ".", "buildConstant", "(", "DstReg", ",", "", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42530, "Length": 88, "Cover_Rate": 0.6567164179104478} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "ArgRC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "if", "(", "!", "Arg", ")", "{", "assert", "(", "ArgType", "==", "", ")", ";"], "ground_truth": ["B", ".", "buildConstant", "(", "DstReg", ",", "", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42531, "Length": 71, "Cover_Rate": 0.5298507462686567} {"Template_token": ["", "if", "(", "Size", "<=", "", ")", "return", "false", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "return", "true", ";", "LLT", "EltTy", "=", "Ty", ".", "getElementType", "(", ")", ";", "if", "(", "EltTy", ".", "isPointer", "(", ")", ")", "return", "true", ";", "unsigned", "EltSize", "=", "EltTy", ".", "getSizeInBits", "(", ")", ";", "return", "EltSize", "!=", "", "&&", "EltSize", "!=", "", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "loadStoreBitcastWorkaround", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42532, "Length": 60, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "if", "(", "EltTy", ".", "isPointer", "(", ")", ")", "return", "true", ";", "unsigned", "EltSize", "=", "EltTy", ".", "getSizeInBits", "(", ")", ";", "return", "EltSize", "!=", "", "&&", "EltSize", "!=", "", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "loadStoreBitcastWorkaround", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42533, "Length": 30, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "return", "ST", ".", "enableFlatScratch", "(", ")", "?", "", ":", "", ";", "case", "AS", "::", "LOCAL_ADDRESS", ":"], "ground_truth": ["return", "ST", ".", "useDS128", "(", ")", "?", "", ":", "", ";"], "File": "AMDGPULegalizerInfo1", "Func": "maxSizeForAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42534, "Length": 27, "Cover_Rate": 0.32926829268292684} {"Template_token": ["", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "const", "LLT", "EltTy", "=", "Ty", ".", "getElementType", "(", ")", ";", "const", "int", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["const", "int", "EltSize", "=", "EltTy", ".", "getSizeInBits", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "moreEltsToNext32Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42535, "Length": 41, "Cover_Rate": 0.3565217391304348} {"Template_token": ["", "assert", "(", "EltSize", "<", "", ")", ";", "const", "int", "NewNumElts", "=", "(", "", "*", "NextMul32", "+", "EltSize", "-", "", ")", "/", "EltSize", ";", "return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "fixed_vector", "(", "NewNumElts", ",", "EltTy", ")", ")", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo1", "Func": "moreEltsToNext32Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42536, "Length": 42, "Cover_Rate": 0.3652173913043478} {"Template_token": ["", "static", "LegalityPredicate", "numElementsNotEven", "(", "unsigned", "TypeIdx", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{"], "ground_truth": ["const", "LLT", "QueryTy", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";"], "File": "AMDGPULegalizerInfo1", "Func": "numElementsNotEven", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42537, "Length": 30, "Cover_Rate": 0.6} {"Template_token": ["", "return", "QueryTy", ".", "isVector", "(", ")", "&&", "QueryTy", ".", "getNumElements", "(", ")", "%", "", "!=", "", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "numElementsNotEven", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42538, "Length": 20, "Cover_Rate": 0.4} {"Template_token": ["", "static", "LegalizeMutation", "oneMoreElement", "(", "unsigned", "TypeIdx", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";"], "ground_truth": ["const", "LLT", "EltTy", "=", "Ty", ".", "getElementType", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "oneMoreElement", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42539, "Length": 40, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "static", "LegalizeMutation", "oneMoreElement", "(", "unsigned", "TypeIdx", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{"], "ground_truth": ["const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";"], "File": "AMDGPULegalizerInfo1", "Func": "oneMoreElement", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42540, "Length": 30, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "auto", "EndIdx", "=", "Intr", "->", "VAddrEnd", ";", "for", "(", "unsigned", "I", "=", "Intr", "->", "VAddrStart", ";", "I", "<", "EndIdx", ";", "I", "++", ")", "{", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", ")", ";", "if", "(", "!", "SrcOp", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "AddrReg", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "||", "(", "I", ">=", "Intr", "->", "GradientStart", "&&", "I", "<", "Intr", "->", "CoordStart", "&&", "!", "IsG16", ")", "||", "(", "I", ">=", "Intr", "->", "CoordStart", "&&", "!", "IsA16", ")", ")", "{", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "else", "{", "if", "(", "(", "(", "I", "+", "", ")", ">=", "EndIdx", ")", "||", "(", "(", "Intr", "->", "NumGradients", "/", "", ")", "%", "", "==", "", "&&", "(", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "(", "Intr", "->", "NumGradients", "/", "", ")", "-", "", ")", "||", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "Intr", "->", "NumGradients", "-", "", ")", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "", ")", ".", "isReg", "(", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "}", "else", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "", ")", ".", "getReg", "(", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "++", "I", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "packImage16bitOpsToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42541, "Length": 284, "Cover_Rate": 0.8208092485549133} {"Template_token": ["", "const", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "V2S16", "=", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", ";", "auto", "EndIdx", "=", "Intr", "->", "VAddrEnd", ";", "for", "(", "unsigned", "I", "=", "Intr", "->", "VAddrStart", ";", "I", "<", "EndIdx", ";", "I", "++", ")", "{", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", ")", ";", "if", "(", "!", "SrcOp", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "AddrReg", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "||", "(", "I", ">=", "Intr", "->", "GradientStart", "&&", "I", "<", "Intr", "->", "CoordStart", "&&", "!", "IsG16", ")", "||", "(", "I", ">=", "Intr", "->", "CoordStart", "&&", "!", "IsA16", ")", ")", "{", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "else", "{", "if", "(", "(", "(", "I", "+", "", ")", ">=", "EndIdx", ")", "||", "(", "(", "Intr", "->", "NumGradients", "/", "", ")", "%", "", "==", "", "&&", "(", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "(", "Intr", "->", "NumGradients", "/", "", ")", "-", "", ")", "||", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "Intr", "->", "NumGradients", "-", "", ")", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "", ")", ".", "isReg", "(", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "}", "else", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "", ")", ".", "getReg", "(", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "++", "I", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "packImage16bitOpsToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42542, "Length": 307, "Cover_Rate": 0.8872832369942196} {"Template_token": ["", "if", "(", "Size", "!=", "MemSizeInBits", ")", "return", "Size", "<=", "", "&&", "Ty", ".", "isVector", "(", ")", ";", "if", "(", "loadStoreBitcastWorkaround", "(", "Ty", ")", "&&", "isRegisterType", "(", "Ty", ")", ")", "return", "true", ";"], "ground_truth": ["return", "Ty", ".", "isVector", "(", ")", "&&", "(", "!", "MemTy", ".", "isVector", "(", ")", "||", "MemTy", "==", "Ty", ")", "&&", "(", "Size", "<=", "", "||", "isRegisterSize", "(", "Size", ")", ")", "&&", "!", "isRegisterVectorElementType", "(", "Ty", ".", "getElementType", "(", ")", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "shouldBitcastLoadStoreType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42543, "Length": 73, "Cover_Rate": 0.6517857142857143} {"Template_token": ["", "if", "(", "loadStoreBitcastWorkaround", "(", "Ty", ")", "&&", "isRegisterType", "(", "Ty", ")", ")", "return", "true", ";"], "ground_truth": ["return", "Ty", ".", "isVector", "(", ")", "&&", "(", "!", "MemTy", ".", "isVector", "(", ")", "||", "MemTy", "==", "Ty", ")", "&&", "(", "Size", "<=", "", "||", "isRegisterSize", "(", "Size", ")", ")", "&&", "!", "isRegisterVectorElementType", "(", "Ty", ".", "getElementType", "(", ")", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "shouldBitcastLoadStoreType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42544, "Length": 56, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "Query", ".", "MMODescrs", "[", "", "]", ".", "Ordering", "!=", "AtomicOrdering", "::", "NotAtomic", ")", "return", "false", ";", "return", "shouldWidenLoad", "(", "ST", ",", "Query", ".", "MMODescrs", "[", "", "]", ".", "MemoryTy", ",", "Query", ".", "MMODescrs", "[", "", "]", ".", "AlignInBits", ",", "Query", ".", "Types", "[", "", "]", ".", "getAddressSpace", "(", ")", ",", "Opcode", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "shouldWidenLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42545, "Length": 56, "Cover_Rate": 0.7567567567567568} {"Template_token": ["", "static", "bool", "shouldWidenLoad", "(", "const", "GCNSubtarget", "&", "ST", ",", "const", "LegalityQuery", "&", "Query", ",", "unsigned", "Opcode", ")", "{"], "ground_truth": ["if", "(", "Query", ".", "MMODescrs", "[", "", "]", ".", "Ordering", "!=", "AtomicOrdering", "::", "NotAtomic", ")", "return", "false", ";"], "File": "AMDGPULegalizerInfo1", "Func": "shouldWidenLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42546, "Length": 36, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "return", "Ty", ".", "getSizeInBits", "(", ")", "%", "", "==", "", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "sizeIsMultipleOf32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42547, "Length": 14, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "std", "::", "tie", "(", "BaseReg", ",", "ImmOffset", ")", "=", "", "(", "MRI", ",", "OrigOffset", ")", ";", "if", "(", "MRI", ".", "getType", "(", "BaseReg", ")", ".", "isPointer", "(", ")", ")", "BaseReg", "=", "B", ".", "buildPtrToInt", "(", "MRI", ".", "getType", "(", "OrigOffset", ")", ",", "BaseReg", ")", ".", "getReg", "(", "", ")", ";", "unsigned", "Overflow", "=", "ImmOffset", "&", "~", "MaxImm", ";", "ImmOffset", "-=", "Overflow", ";", "if", "(", "(", "int32_t", ")", "Overflow", "<", "", ")", "{", "Overflow", "+=", "ImmOffset", ";", "ImmOffset", "=", "", ";", "}", "if", "(", "Overflow", "!=", "", ")", "{", "if", "(", "!", "BaseReg", ")", "{", "BaseReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "{"], "ground_truth": ["auto", "OverflowVal", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42548, "Length": 136, "Cover_Rate": 0.5811965811965812} {"Template_token": ["", "if", "(", "MachineInstr", "*", "SrcFNeg", "=", "getOpcodeDef", "(", "", ",", "ModSrc", ",", "MRI", ")", ")", "{", "ModSrc", "=", "SrcFNeg", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "MachineInstr", "*", "SrcFAbs", "=", "getOpcodeDef", "(", "", ",", "ModSrc", ",", "MRI", ")", ")", "ModSrc", "=", "SrcFAbs", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "stripAnySourceMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42549, "Length": 57, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "SPDenormMode", "=", "Enable", "?", "FP_DENORM_FLUSH_NONE", ":", "Mode", ".", "fpDenormModeSPValue", "(", ")", ";", "if", "(", "ST", ".", "hasDenormModeInst", "(", ")", ")", "{", "uint32_t", "DPDenormModeDefault", "=", "Mode", ".", "fpDenormModeDPValue", "(", ")", ";", "uint32_t", "NewDenormModeValue", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault", "<<", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "NewDenormModeValue", ")", ";", "}", "else", "{", "unsigned", "SPDenormModeBitField", "=", "", "::", "ID_MODE", "|", "(", "", "<<", "", "::", "OFFSET_SHIFT_", ")", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "SPDenormMode", ")", ".", "addImm", "(", "SPDenormModeBitField", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "toggleSPDenormMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42550, "Length": 97, "Cover_Rate": 0.7404580152671756} {"Template_token": ["", "static", "void", "toggleSPDenormMode", "(", "bool", "Enable", ",", "MachineIRBuilder", "&", "B", ",", "const", "GCNSubtarget", "&", "ST", ",", "", "Mode", ")", "{", "unsigned", "SPDenormMode", "=", "Enable", "?", "FP_DENORM_FLUSH_NONE", ":", "Mode", ".", "fpDenormModeSPValue", "(", ")", ";", "if", "(", "ST", ".", "hasDenormModeInst", "(", ")", ")", "{", "uint32_t", "DPDenormModeDefault", "=", "Mode", ".", "fpDenormModeDPValue", "(", ")", ";", "uint32_t", "NewDenormModeValue", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault", "<<", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "NewDenormModeValue", ")", ";", "}", "else", "{", "unsigned", "SPDenormModeBitField", "=", "", "::", "ID_MODE", "|", "(", "", "<<", "", "::", "OFFSET_SHIFT_", ")", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "SPDenormMode", ")", ".", "addImm", "(", "SPDenormModeBitField", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "toggleSPDenormMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42551, "Length": 117, "Cover_Rate": 0.8931297709923665} {"Template_token": ["", "if", "(", "MaybeVOffsetVal", "&&", "MaybeSOffsetVal", "&&", "MaybeVIndexVal", "&&", "MaybeVIndexVal", "->", "Value", "==", "", ")", "{", "uint64_t", "TotalOffset", "=", "MaybeVOffsetVal", "->", "Value", ".", "getZExtValue", "(", ")", "+", "MaybeSOffsetVal", "->", "Value", ".", "getZExtValue", "(", ")", "+", "ImmOffset", ";"], "ground_truth": ["MMO", "->", "setOffset", "(", "TotalOffset", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "updateBufferMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42552, "Length": 43, "Cover_Rate": 0.344} {"Template_token": ["", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "QueryTy", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "return", "QueryTy", ".", "isVector", "(", ")", "&&", "QueryTy", ".", "getSizeInBits", "(", ")", "<", "Size", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "vectorSmallerThan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42553, "Length": 40, "Cover_Rate": 0.7843137254901961} {"Template_token": ["", "return", "QueryTy", ".", "isVector", "(", ")", "&&", "QueryTy", ".", "getSizeInBits", "(", ")", ">", "Size", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo1", "Func": "vectorWiderThan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42554, "Length": 17, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "LegalityPredicate", "vectorWiderThan", "(", "unsigned", "TypeIdx", ",", "unsigned", "Size", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{"], "ground_truth": ["const", "LLT", "QueryTy", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";"], "File": "AMDGPULegalizerInfo1", "Func": "vectorWiderThan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42555, "Length": 33, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "Register", "NegatedCond", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "NegatedCond", ")", ")", "return", "nullptr", ";", "eraseInstr", "(", "*", "UseMI", ",", "MRI", ")", ";", "UseMI", "=", "&", "*", "MRI", ".", "use_instr_nodbg_begin", "(", "NegatedCond", ")", ";", "Negated", "=", "true", ";", "}", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "Parent", "||", "UseMI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "nullptr", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "UseMI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "Next", "==", "Parent", "->", "end", "(", ")", ")", "{", "MachineFunction", "::", "iterator", "NextMBB", "=", "std", "::", "next", "(", "Parent", "->", "getIterator", "(", ")", ")", ";", "if", "(", "NextMBB", "==", "Parent", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "nullptr", ";", "UncondBrTarget", "=", "&", "*", "NextMBB", ";", "}", "else", "{", "if", "(", "Next", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "nullptr", ";"], "ground_truth": ["Br", "=", "&", "*", "Next", ";"], "File": "AMDGPULegalizerInfo1", "Func": "verifyCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42556, "Length": 160, "Cover_Rate": 0.5904059040590406} {"Template_token": ["", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "return", "Ty", ".", "changeElementCount", "(", "ElementCount", "::", "getFixed", "(", "PowerOf2Ceil", "(", "Ty", ".", "getNumElements", "(", ")", ")", ")", ")", ";"], "ground_truth": ["return", "LLT", "::", "scalar", "(", "PowerOf2Ceil", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "widenToNextPowerOf2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42557, "Length": 43, "Cover_Rate": 0.8269230769230769} {"Template_token": ["", "return", "LLT", "::", "scalar", "(", "PowerOf2Ceil", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "widenToNextPowerOf2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42558, "Length": 16, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "setAction", "(", "{", "G_CONSTANT", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCONSTANT", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FMUL", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTOUI", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTOUI", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_OR", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "S1", "}", ",", "Legal", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_SHL", ",", "S32", "}", ",", "Legal", ")", ";"], "File": "AMDGPULegalizerInfo21", "Func": "AMDGPULegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42560, "Length": 254, "Cover_Rate": 0.5336134453781513} {"Template_token": ["", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "return", "legalizeUDIV_UREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "return", "legalizeSDIV_SREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FPOW", ":", "return", "legalizeFPow", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FFLOOR", ":", "return", "legalizeFFloor", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "return", "legalizeBuildVector", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "ground_truth": ["default", ":"], "File": "AMDGPULegalizerInfo22", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42561, "Length": 166, "Cover_Rate": 0.3472803347280335} {"Template_token": ["", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "false", ",", "B", ",", "ST", ",", "Mode", ")", ";"], "ground_truth": ["auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma1", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "NumeratorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo22", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42562, "Length": 187, "Cover_Rate": 0.35823754789272033} {"Template_token": ["", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "true", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "false", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma1", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "NumeratorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "ground_truth": ["B", ".", "buildIntrinsic", "(", "", ",", "Res", ",", "false", ")", ".", "addUse", "(", "Fmas", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo22", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42563, "Length": 243, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "Register", "RHS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "uint16_t", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "auto", "DivScale0", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S64", ",", "DivScale0", ".", "getReg", "(", "", ")", ",", "Flags", ")", ";", "auto", "Rcp", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "DivScale0", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Rcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S64", ",", "Rcp", ",", "Fma0", ",", "Rcp", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Fma1", ",", "One", ",", "Flags", ")", ";", "auto", "DivScale1", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S64", ",", "Fma1", ",", "Fma2", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S64", ",", "DivScale1", ".", "getReg", "(", "", ")", ",", "Fma3", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ".", "getReg", "(", "", ")", ",", "Flags", ")", ";", "Register", "Scale", ";", "if", "(", "!", "ST", ".", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";"], "ground_truth": ["auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";"], "File": "AMDGPULegalizerInfo22", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42564, "Length": 356, "Cover_Rate": 0.5705128205128205} {"Template_token": ["", "if", "(", "ST", ".", "hasTrigReducedRange", "(", ")", ")", "{", "auto", "MulVal", "=", "B", ".", "buildFMul", "(", "Ty", ",", "SrcReg", ",", "OneOver2Pi", ",", "Flags", ")", ";", "TrigVal", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "Ty", "}", ",", "false", ")", ".", "addUse", "(", "MulVal", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "TrigVal", "=", "B", ".", "buildFMul", "(", "Ty", ",", "SrcReg", ",", "OneOver2Pi", ",", "Flags", ")", ".", "getReg", "(", "", ")", ";", "", "TrigIntrin", "=", "MI", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "B", ".", "buildIntrinsic", "(", "TrigIntrin", ",", "makeArrayRef", "<", "Register", ">", "(", "DstReg", ")", ",", "false", ")", ".", "addUse", "(", "TrigVal", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo22", "Func": "legalizeSinCos", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42565, "Length": 133, "Cover_Rate": 0.5635593220338984} {"Template_token": ["", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":"], "ground_truth": ["return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo23", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42568, "Length": 139, "Cover_Rate": 0.5245283018867924} {"Template_token": ["", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Abs", "=", "B", ".", "buildFAbs", "(", "S32", ",", "RHS", ",", "Flags", ")", ";", "const", "APFloat", "C0Val", "(", "", ")", ";", "auto", "C0", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "C1", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "C2", "=", "B", ".", "buildConstant", "(", "S32", ",", "FloatToBits", "(", "", ")", ")", ";", "auto", "CmpRes", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Abs", ",", "C0", ",", "Flags", ")", ";", "auto", "Sel", "=", "B", ".", "buildSelect", "(", "S32", ",", "CmpRes", ",", "C1", ",", "C2", ",", "Flags", ")", ";"], "ground_truth": ["auto", "Mul0", "=", "B", ".", "buildFMul", "(", "S32", ",", "RHS", ",", "Sel", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo23", "Func": "legalizeFDIVFast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42569, "Length": 134, "Cover_Rate": 0.4734982332155477} {"Template_token": ["", "}", "return", "false", ";", "}", "case", "", ":", "{", "if", "(", "MachineInstr", "*", "BrCond", "=", "verifyCFIntrinsic", "(", "MI", ",", "MRI", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "B", ".", "setInstr", "(", "*", "BrCond", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addUse", "(", "Reg", ")", ".", "addMBB", "(", "BrCond", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":"], "ground_truth": ["return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";"], "File": "AMDGPULegalizerInfo23", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42570, "Length": 241, "Cover_Rate": 0.36186186186186187} {"Template_token": ["", "return", "LLT", "::", "scalar", "(", "Size", ")", ";", "}", "return", "LLT", "::", "scalarOrVector", "(", "ElementCount", "::", "getFixed", "(", "Size", "/", "", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo25", "Func": "getBitcastRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42573, "Length": 27, "Cover_Rate": 0.5094339622641509} {"Template_token": ["", "const", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "<=", "", ")", "{", "return", "LLT", "::", "scalar", "(", "Size", ")", ";", "}", "return", "LLT", "::", "scalarOrVector", "(", "ElementCount", "::", "getFixed", "(", "Size", "/", "", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo25", "Func": "getBitcastRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42574, "Length": 44, "Cover_Rate": 0.8301886792452831} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "assert", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "if", "(", "ST", ".", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "OFFSET_SRC_SHARED_BASE", ":", "", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "Register", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "", ")", ";", "return", "B", ".", "buildShl", "(", "S32", ",", "GetReg", ",", "ShiftAmt", ")", ".", "getReg", "(", "", ")", ";", "}", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "Register", "LoadAddr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";"], "ground_truth": ["if", "(", "", "(", ")", "==", "", ")", "{"], "File": "AMDGPULegalizerInfo25", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42575, "Length": 211, "Cover_Rate": 0.3734513274336283} {"Template_token": ["", "Register", "KernargPtrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "if", "(", "!", "loadInputValue", "(", "KernargPtrReg", ",", "B", ",", "", ")", ")", "return", "Register", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "LLT", "::", "scalar", "(", "", ")", ",", "commonAlignment", "(", "Align", "(", "", ")", ",", "Offset", ")", ")", ";", "B", ".", "buildPtrAdd", "(", "LoadAddr", ",", "KernargPtrReg", ",", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "Offset", ")", ".", "getReg", "(", "", ")", ")", ";", "return", "B", ".", "buildLoad", "(", "S32", ",", "LoadAddr", ",", "*", "MMO", ")", ".", "getReg", "(", "", ")", ";", "}", "Register", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "if", "(", "!", "loadInputValue", "(", "QueuePtr", ",", "B", ",", "", ")", ")", "return", "Register", "(", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "LLT", "::", "scalar", "(", "", ")", ",", "commonAlignment", "(", "Align", "(", "", ")", ",", "StructOffset", ")", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42576, "Length": 214, "Cover_Rate": 0.3787610619469027} {"Template_token": ["", "case", "", ":", "{", "const", "ConstantInt", "*", "CI", "=", "Def", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", ";", "return", "CI", "->", "getSExtValue", "(", ")", "!=", "TM", ".", "getNullPointerValue", "(", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo25", "Func": "isKnownNonNull", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42577, "Length": 35, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "RegSize", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "uint64_t", "MemSize", "=", "Query", ".", "MMODescrs", "[", "", "]", ".", "MemoryTy", ".", "getSizeInBits", "(", ")", ";", "uint64_t", "AlignBits", "=", "Query", ".", "MMODescrs", "[", "", "]", ".", "AlignInBits", ";", "unsigned", "AS", "=", "Query", ".", "Types", "[", "", "]", ".", "getAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "false", ";", "if", "(", "Ty", ".", "isVector", "(", ")", "&&", "MemSize", "!=", "RegSize", ")", "return", "false", ";", "if", "(", "IsLoad", "&&", "MemSize", "<", "Size", ")", "MemSize", "=", "std", "::", "max", "(", "MemSize", ",", "Align", ")", ";", "if", "(", "MemSize", "!=", "RegSize", "&&", "RegSize", "!=", "", ")", "return", "false", ";", "if", "(", "MemSize", ">", "maxSizeForAddrSpace", "(", "ST", ",", "AS", ",", "IsLoad", ")", ")", "return", "false", ";", "switch", "(", "MemSize", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "ST", ".", "hasDwordx3LoadStores", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["assert", "(", "RegSize", ">=", "MemSize", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "isLoadStoreSizeLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42578, "Length": 185, "Cover_Rate": 0.6902985074626866} {"Template_token": ["", "auto", "BuildPtr", "=", "B", ".", "buildMerge", "(", "DstTy", ",", "{", "SrcAsInt", ",", "ApertureReg", "}", ")", ";", "if", "(", "isKnownNonNull", "(", "Src", ",", "MRI", ",", "TM", ",", "SrcAS", ")", ")", "{", "B", ".", "buildCopy", "(", "Dst", ",", "BuildPtr", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "SegmentNull", "=", "B", ".", "buildConstant", "(", "SrcTy", ",", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ")", ";", "auto", "FlatNull", "=", "B", ".", "buildConstant", "(", "DstTy", ",", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ")", ";", "auto", "CmpRes", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "LLT", "::", "scalar", "(", "", ")", ",", "Src", ",", "SegmentNull", ".", "getReg", "(", "", ")", ")", ";", "B", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "BuildPtr", ",", "FlatNull", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "DestAS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "&&", "SrcTy", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "B", ".", "buildExtract", "(", "Dst", ",", "Src", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "&&", "DstTy", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "uint32_t", "AddrHiVal", "=", "Info", "->", "get32BitAddressHighBits", "(", ")", ";", "auto", "HighAddr", "=", "B", ".", "buildConstant", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS_32BIT", ",", "", ")", ",", "AddrHiVal", ")", ";"], "ground_truth": ["B", ".", "buildMerge", "(", "Dst", ",", "{", "Src", ",", "HighAddr", "}", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42579, "Length": 246, "Cover_Rate": 0.34214186369958277} {"Template_token": ["", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FPTO", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "return", "legalizeLoad", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_FDIV", ":"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42582, "Length": 197, "Cover_Rate": 0.35753176043557167} {"Template_token": ["", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FREM", ":", "return", "legalizeFrem", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FPTO", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "return", "legalizeLoad", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "case", "TargetOpcode", "::", "G_UDIVREM", ":", "return", "legalizeUnsignedDIV_REM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "case", "TargetOpcode", "::", "G_SDIVREM", ":", "return", "legalizeSignedDIV_REM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FPOW", ":", "return", "legalizeFPow", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FFLOOR", ":", "return", "legalizeFFloor", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":"], "ground_truth": ["return", "legalizeBuildVector", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42583, "Length": 463, "Cover_Rate": 0.8402903811252269} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeDSAtomicFPIntrinsic", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ",", "", "IID", ")", "const", "{", "GISelChangeObserver", "&", "Observer", "=", "Helper", ".", "Observer", ";"], "ground_truth": ["Observer", ".", "changingInstr", "(", "MI", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeDSAtomicFPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42584, "Length": 33, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "setDesc", "(", "ST", ".", "getInstrInfo", "(", ")", "->", "get", "(", "getDSFPAtomicOpcode", "(", "IID", ")", ")", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", ">", "", ";", "--", "I", ")", "MI", ".", "removeOperand", "(", "I", ")", ";", "MI", ".", "removeOperand", "(", "", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeDSAtomicFPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42585, "Length": 65, "Cover_Rate": 0.6989247311827957} {"Template_token": ["", "Optional", "<", "ValueAndVReg", ">", "MaybeIdxVal", "=", "getIConstantVRegValWithLookThrough", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "MaybeIdxVal", ")", "return", "true", ";", "const", "int64_t", "IdxVal", "=", "MaybeIdxVal", "->", "Value", ".", "getSExtValue", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Dst", ")", ")", ";", "if", "(", "IdxVal", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "EltTy", ",", "Vec", ")", ";", "B", ".", "buildCopy", "(", "Dst", ",", "Unmerge", ".", "getReg", "(", "IdxVal", ")", ")", ";", "}", "else", "{", "B", ".", "buildUndef", "(", "Dst", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeExtractVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42586, "Length": 158, "Cover_Rate": 0.8876404494382022} {"Template_token": ["", "const", "int64_t", "IdxVal", "=", "MaybeIdxVal", "->", "Value", ".", "getSExtValue", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Dst", ")", ")", ";", "if", "(", "IdxVal", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "EltTy", ",", "Vec", ")", ";", "B", ".", "buildCopy", "(", "Dst", ",", "Unmerge", ".", "getReg", "(", "IdxVal", ")", ")", ";", "}", "else", "{", "B", ".", "buildUndef", "(", "Dst", ")", ";", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeExtractVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42587, "Length": 125, "Cover_Rate": 0.702247191011236} {"Template_token": ["", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src", ")", "==", "S64", ")", ";", "auto", "Trunc", "=", "B", ".", "buildIntrinsicTrunc", "(", "S64", ",", "Src", ")", ";", "const", "auto", "Zero", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "const", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "auto", "Lt0", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Src", ",", "Zero", ")", ";", "auto", "NeTrunc", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_ONE", ",", "S1", ",", "Src", ",", "Trunc", ")", ";", "auto", "And", "=", "B", ".", "buildAnd", "(", "S1", ",", "Lt0", ",", "NeTrunc", ")", ";", "auto", "Add", "=", "B", ".", "buildSelect", "(", "S64", ",", "And", ",", "One", ",", "Zero", ")", ";", "B", ".", "buildFAdd", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Trunc", ",", "Add", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeFceil", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42588, "Length": 167, "Cover_Rate": 0.8308457711442786} {"Template_token": ["", "int", "RoundMode", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "RoundMode", "==", "(", "int", ")", "RoundingMode", "::", "TowardPositive", ")", "Opc", "=", "", ";", "else", "if", "(", "RoundMode", "==", "(", "int", ")", "RoundingMode", "::", "TowardNegative", ")", "Opc", "=", "", ";", "else", "return", "false", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeFPTruncRound", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42589, "Length": 94, "Cover_Rate": 0.8103448275862069} {"Template_token": ["", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Ins", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Ins", ")", ")", ";", "(", "void", ")", "Ins", ";", "unsigned", "NumElts", "=", "VecTy", ".", "getNumElements", "(", ")", ";", "if", "(", "IdxVal", "<", "NumElts", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "SrcRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "SrcRegs", ".", "push_back", "(", "MRI", ".", "createGenericVirtualRegister", "(", "EltTy", ")", ")", ";", "B", ".", "buildUnmerge", "(", "SrcRegs", ",", "Vec", ")", ";", "SrcRegs", "[", "IdxVal", "]", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "B", ".", "buildMerge", "(", "Dst", ",", "SrcRegs", ")", ";", "}", "else", "{", "B", ".", "buildUndef", "(", "Dst", ")", ";", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeInsertVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42592, "Length": 165, "Cover_Rate": 0.6790123456790124} {"Template_token": ["", "if", "(", "IdxVal", "<", "NumElts", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "SrcRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "SrcRegs", ".", "push_back", "(", "MRI", ".", "createGenericVirtualRegister", "(", "EltTy", ")", ")", ";", "B", ".", "buildUnmerge", "(", "SrcRegs", ",", "Vec", ")", ";", "SrcRegs", "[", "IdxVal", "]", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "B", ".", "buildMerge", "(", "Dst", ",", "SrcRegs", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeInsertVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42593, "Length": 78, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "PtrReg", ")", ";", "unsigned", "AddrSpace", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";", "if", "(", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "LLT", "ConstPtr", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "auto", "Cast", "=", "B", ".", "buildAddrSpaceCast", "(", "ConstPtr", ",", "PtrReg", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "Cast", ".", "getReg", "(", "", ")", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Register", "ValReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "ValReg", ")", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "const", "unsigned", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "MemTy", "=", "MMO", "->", "getMemoryType", "(", ")", ";", "const", "Align", "MemAlign", "=", "MMO", "->", "getAlign", "(", ")", ";", "const", "unsigned", "MemSize", "=", "MemTy", ".", "getSizeInBits", "(", ")", ";", "const", "uint64_t", "AlignInBits", "=", "", "*", "MemAlign", ".", "value", "(", ")", ";", "if", "(", "shouldWidenLoad", "(", "ST", ",", "MemTy", ",", "AlignInBits", ",", "AddrSpace", ",", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "const", "unsigned", "WideMemSize", "=", "PowerOf2Ceil", "(", "MemSize", ")", ";", "if", "(", "WideMemSize", "==", "ValSize", ")", "{", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "MachineMemOperand", "*", "WideMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MMO", ",", "", ",", "WideMemSize", "/", "", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "setMemRefs", "(", "MF", ",", "{", "WideMMO", "}", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "ValSize", ">", "WideMemSize", ")", "return", "false", ";", "LLT", "WideTy", "=", "widenToNextPowerOf2", "(", "ValTy", ")", ";", "Register", "WideLoad", ";", "if", "(", "!", "WideTy", ".", "isVector", "(", ")", ")", "{", "WideLoad", "=", "B", ".", "buildLoadFromOffset", "(", "WideTy", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildTrunc", "(", "ValReg", ",", "WideLoad", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "{", "if", "(", "isRegisterType", "(", "ValTy", ")", ")", "{", "WideLoad", "=", "B", ".", "buildLoadFromOffset", "(", "WideTy", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildExtract", "(", "ValReg", ",", "WideLoad", ",", "", ")", ";", "}", "else", "{", "WideLoad", "=", "B", ".", "buildLoadFromOffset", "(", "WideTy", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildDeleteTrailingVectorElements", "(", "ValReg", ",", "WideLoad", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42596, "Length": 424, "Cover_Rate": 0.8548387096774194} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "MI", ".", "addMemOperand", "(", "MF", ",", "MMO", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "Size", ")", ")", "{", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "Helper", ".", "moreElementsVectorDst", "(", "MI", ",", "getPow2VectorType", "(", "Ty", ")", ",", "", ")", ";", "else", "Helper", ".", "widenScalarDst", "(", "MI", ",", "getPow2ScalarType", "(", "Ty", ")", ",", "", ")", ";", "}", "Observer", ".", "changedInstr", "(", "MI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42597, "Length": 95, "Cover_Rate": 0.3310104529616725} {"Template_token": ["", "Register", "KernargPtrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "if", "(", "!", "loadInputValue", "(", "KernargPtrReg", ",", "B", ",", "", ")", ")", "return", "false", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "LLT", "::", "scalar", "(", "", ")", ",", "commonAlignment", "(", "Align", "(", "", ")", ",", "Offset", ")", ")", ";", "Register", "LoadAddr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "B", ".", "buildPtrAdd", "(", "LoadAddr", ",", "KernargPtrReg", ",", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "Offset", ")", ".", "getReg", "(", "", ")", ")", ";", "Register", "Temp", "=", "B", ".", "buildLoad", "(", "S64", ",", "LoadAddr", ",", "*", "MMO", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildCopy", "(", "SGPR01", ",", "Temp", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "static_cast", "<", "unsigned", ">", "(", "GCNSubtarget", "::", "TrapID", "::", "LLVMAMDHSATrap", ")", ")", ".", "addReg", "(", "SGPR01", ",", "RegState", "::", "Implicit", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeTrapHsaQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42598, "Length": 189, "Cover_Rate": 0.49868073878627966} {"Template_token": ["", "if", "(", "Optional", "<", "uint8_t", ">", "HsaAbiVer", "=", "", "(", "&", "ST", ")", ")", "{", "switch", "(", "*", "HsaAbiVer", ")", "{", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ":", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ":", "return", "legalizeTrapHsaQueuePtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V4", ":"], "ground_truth": ["case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V5", ":"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42599, "Length": 51, "Cover_Rate": 0.375} {"Template_token": ["", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "unsigned", "Mask", "=", "Arg", "->", "getMask", "(", ")", ";", "const", "unsigned", "Shift", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "Mask", ")", ";", "Register", "AndMaskSrc", "=", "LiveIn", ";", "if", "(", "Shift", "!=", "", ")", "{", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "Shift", ")", ";", "AndMaskSrc", "=", "B", ".", "buildLShr", "(", "S32", ",", "LiveIn", ",", "ShiftAmt", ")", ".", "getReg", "(", "", ")", ";", "}"], "ground_truth": ["B", ".", "buildAnd", "(", "DstReg", ",", "AndMaskSrc", ",", "B", ".", "buildConstant", "(", "S32", ",", "Mask", ">>", "Shift", ")", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42600, "Length": 96, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "Intr", "->", "VAddrStart", ";", "I", "<", "EndIdx", ";", "I", "++", ")", "{", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", ")", ";", "if", "(", "!", "SrcOp", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "AddrReg", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "||", "(", "I", ">=", "Intr", "->", "GradientStart", "&&", "I", "<", "Intr", "->", "CoordStart", "&&", "!", "IsG16", ")", "||", "(", "I", ">=", "Intr", "->", "CoordStart", "&&", "!", "IsA16", ")", ")", "{", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "&&", "IsA16", "&&", "(", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "AddrReg", ")", "==", "S16", ")", ")", "{", "assert", "(", "I", "==", "Intr", "->", "BiasIndex", "&&", "", ")", ";", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "!", "IsA16", "||", "Intr", "->", "NumBiasArgs", "==", "", "||", "I", "!=", "Intr", "->", "BiasIndex", ")", "&&", "", ")", ";"], "ground_truth": ["AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "packImage16bitOpsToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42601, "Length": 202, "Cover_Rate": 0.45495495495495497} {"Template_token": ["", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "&&", "IsA16", "&&", "(", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "AddrReg", ")", "==", "S16", ")", ")", "{", "assert", "(", "I", "==", "Intr", "->", "BiasIndex", "&&", "", ")", ";", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "!", "IsA16", "||", "Intr", "->", "NumBiasArgs", "==", "", "||", "I", "!=", "Intr", "->", "BiasIndex", ")", "&&", "", ")", ";", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "}", "else", "{", "if", "(", "(", "(", "I", "+", "", ")", ">=", "EndIdx", ")", "||", "(", "(", "Intr", "->", "NumGradients", "/", "", ")", "%", "", "==", "", "&&", "(", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "(", "Intr", "->", "NumGradients", "/", "", ")", "-", "", ")", "||", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "Intr", "->", "NumGradients", "-", "", ")", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "", ")", ".", "isReg", "(", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "}", "else", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "", ")", ".", "getReg", "(", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "++", "I", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo25", "Func": "packImage16bitOpsToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42602, "Length": 287, "Cover_Rate": 0.6463963963963963} {"Template_token": ["", "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "C", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo25", "Func": "replaceWithConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42603, "Length": 27, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "C", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "replaceWithConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42604, "Length": 24, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "unsigned", "SizeInBits", "=", "MemoryTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "isPowerOf2_32", "(", "SizeInBits", ")", ")", "return", "false", ";", "if", "(", "SizeInBits", "==", "", "&&", "ST", ".", "hasDwordx3LoadStores", "(", ")", ")", "return", "false", ";", "if", "(", "SizeInBits", ">=", "maxSizeForAddrSpace", "(", "ST", ",", "AddrSpace", ",", "Opcode", ")", ")", "return", "false", ";", "unsigned", "RoundedSize", "=", "NextPowerOf2", "(", "SizeInBits", ")", ";", "if", "(", "AlignInBits", "<", "RoundedSize", ")", "return", "false", ";", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "bool", "Fast", "=", "false", ";", "return", "TLI", "->", "allowsMisalignedMemoryAccessesImpl", "(", "RoundedSize", ",", "AddrSpace", ",", "Align", "(", "AlignInBits", "/", "", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "&", "Fast", ")", "&&", "Fast", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo25", "Func": "shouldWidenLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42605, "Length": 110, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "if", "(", "isPowerOf2_32", "(", "SizeInBits", ")", ")", "return", "false", ";", "if", "(", "SizeInBits", "==", "", "&&", "ST", ".", "hasDwordx3LoadStores", "(", ")", ")", "return", "false", ";", "if", "(", "SizeInBits", ">=", "maxSizeForAddrSpace", "(", "ST", ",", "AddrSpace", ",", "Opcode", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "RoundedSize", "=", "NextPowerOf2", "(", "SizeInBits", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "shouldWidenLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42606, "Length": 49, "Cover_Rate": 0.3712121212121212} {"Template_token": ["", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "Size", "%", "", "==", "", ")", ";", "return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "scalarOrVector", "(", "Size", "/", "", ",", "", ")", ")", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo26", "Func": "bitcastToVectorElement32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42607, "Length": 40, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "Size", "%", "", "==", "", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "scalarOrVector", "(", "Size", "/", "", ",", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "bitcastToVectorElement32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42608, "Length": 59, "Cover_Rate": 0.8428571428571429} {"Template_token": ["", "return", "LLT", "::", "scalar", "(", "Size", ")", ";", "}", "return", "LLT", "::", "scalarOrVector", "(", "Size", "/", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo26", "Func": "getBitcastRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42609, "Length": 22, "Cover_Rate": 0.43137254901960786} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPULegalizerInfo26", "Func": "getBufferAtomicPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42610, "Length": 99, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "Register", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "", ")", ";", "return", "B", ".", "buildShl", "(", "S32", ",", "GetReg", ",", "ShiftAmt", ")", ".", "getReg", "(", "", ")", ";", "}"], "ground_truth": ["Register", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42611, "Length": 111, "Cover_Rate": 0.30919220055710306} {"Template_token": ["", "Register", "LegalizerInfo", "::", "handleD16VData", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ",", "bool", "ImageStore", ")", "const", "{", "const", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "StoreVT", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "assert", "(", "StoreVT", ".", "isVector", "(", ")", "&&", "StoreVT", ".", "getElementType", "(", ")", "==", "S16", ")", ";", "if", "(", "ST", ".", "hasUnpackedD16VMem", "(", ")", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S16", ",", "Reg", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "WideRegs", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "WideRegs", ".", "push_back", "(", "B", ".", "buildAnyExt", "(", "S32", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "", ")", ")", ";", "int", "NumElts", "=", "StoreVT", ".", "getNumElements", "(", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "NumElts", ",", "S32", ")", ",", "WideRegs", ")", ".", "getReg", "(", "", ")", ";", "}", "if", "(", "ImageStore", "&&", "ST", ".", "hasImageStoreD16Bug", "(", ")", ")", "{", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "PackedRegs", ";", "Reg", "=", "B", ".", "buildBitcast", "(", "S32", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "PackedRegs", ".", "push_back", "(", "Reg", ")", ";"], "ground_truth": ["PackedRegs", ".", "resize", "(", "", ",", "B", ".", "buildUndef", "(", "S32", ")", ".", "getReg", "(", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42612, "Length": 251, "Cover_Rate": 0.458029197080292} {"Template_token": ["", "SmallVector", "<", "Register", ",", "", ">", "WideRegs", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "WideRegs", ".", "push_back", "(", "B", ".", "buildAnyExt", "(", "S32", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "", ")", ")", ";", "int", "NumElts", "=", "StoreVT", ".", "getNumElements", "(", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "NumElts", ",", "S32", ")", ",", "WideRegs", ")", ".", "getReg", "(", "", ")", ";", "}", "if", "(", "ImageStore", "&&", "ST", ".", "hasImageStoreD16Bug", "(", ")", ")", "{", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "PackedRegs", ";", "Reg", "=", "B", ".", "buildBitcast", "(", "S32", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "PackedRegs", ".", "push_back", "(", "Reg", ")", ";", "PackedRegs", ".", "resize", "(", "", ",", "B", ".", "buildUndef", "(", "S32", ")", ".", "getReg", "(", "", ")", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "", ",", "S32", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "", ")", ";", "}", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "PackedRegs", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S16", ",", "Reg", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "PackedRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";", "PackedRegs", ".", "resize", "(", "", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", ")", ";", "Reg", "=", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "", ",", "S16", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "", ")", ";", "return", "B", ".", "buildBitcast", "(", "LLT", "::", "vector", "(", "", ",", "S32", ")", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "}", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "PackedRegs", ";", "Reg", "=", "B", ".", "buildBitcast", "(", "LLT", "::", "vector", "(", "", ",", "S32", ")", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "Reg", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "PackedRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";"], "ground_truth": ["PackedRegs", ".", "resize", "(", "", ",", "B", ".", "buildUndef", "(", "S32", ")", ".", "getReg", "(", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42613, "Length": 424, "Cover_Rate": 0.7737226277372263} {"Template_token": ["", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "CmpVal", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "NewVal", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["assert", "(", "", "(", "MRI", ".", "getType", "(", "PtrReg", ")", ".", "getAddressSpace", "(", ")", ")", "&&", "", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeAtomicCmpXChg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42615, "Length": 75, "Cover_Rate": 0.41208791208791207} {"Template_token": ["", "LLT", "VecTy", "=", "LLT", "::", "vector", "(", "", ",", "ValTy", ")", ";", "Register", "PackedVal", "=", "B", ".", "buildBuildVector", "(", "VecTy", ",", "{", "NewVal", ",", "CmpVal", "}", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "DstReg", ")", ".", "addUse", "(", "PtrReg", ")", ".", "addUse", "(", "PackedVal", ")", ".", "setMemRefs", "(", "MI", ".", "memoperands", "(", ")", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeAtomicCmpXChg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42616, "Length": 64, "Cover_Rate": 0.3516483516483517} {"Template_token": ["", "const", "bool", "HasVIndex", "=", "MI", ".", "getNumOperands", "(", ")", "==", "NumVIndexOps", ";", "Register", "VIndex", ";", "if", "(", "HasVIndex", ")", "{", "VIndex", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "++", "OpOffset", ";", "}", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "ImmOffset", ";", "unsigned", "TotalOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ",", "TotalOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "if", "(", "TotalOffset", "!=", "", ")", "MMO", "=", "B", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MMO", ",", "TotalOffset", ",", "MMO", "->", "getSize", "(", ")", ")", ";", "if", "(", "!", "VIndex", ")", "VIndex", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "", ")", ".", "getReg", "(", "", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "getBufferAtomicPseudo", "(", "IID", ")", ")", ";"], "ground_truth": ["if", "(", "HasReturn", ")", "MIB", ".", "addDef", "(", "Dst", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeBufferAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42617, "Length": 199, "Cover_Rate": 0.4627906976744186} {"Template_token": ["", "}", "Register", "VData", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "CmpVal", ";", "if", "(", "IsCmpSwap", ")", "{", "CmpVal", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "++", "OpOffset", ";", "}", "Register", "RSrc", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "NumVIndexOps", "=", "(", "IsCmpSwap", "?", "", ":", "", ")", "+", "HasReturn", ";", "const", "bool", "HasVIndex", "=", "MI", ".", "getNumOperands", "(", ")", "==", "NumVIndexOps", ";", "Register", "VIndex", ";", "if", "(", "HasVIndex", ")", "{", "VIndex", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "++", "OpOffset", ";", "}", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "ImmOffset", ";", "unsigned", "TotalOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ",", "TotalOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "if", "(", "TotalOffset", "!=", "", ")", "MMO", "=", "B", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MMO", ",", "TotalOffset", ",", "MMO", "->", "getSize", "(", ")", ")", ";", "if", "(", "!", "VIndex", ")", "VIndex", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "", ")", ".", "getReg", "(", "", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "getBufferAtomicPseudo", "(", "IID", ")", ")", ";"], "ground_truth": ["if", "(", "HasReturn", ")", "MIB", ".", "addDef", "(", "Dst", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeBufferAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42618, "Length": 273, "Cover_Rate": 0.6348837209302326} {"Template_token": ["", "}", ";", "packLanes", "(", "RayOrigin", ")", ";", "if", "(", "IsA16", ")", "{", "auto", "UnmergeRayDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", ",", "S16", "}", ",", "RayDir", ")", ";", "auto", "UnmergeRayInvDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", ",", "S16", "}", ",", "RayInvDir", ")", ";", "Register", "R1", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R2", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R3", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildMerge", "(", "R1", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "", ")", ",", "UnmergeRayDir", ".", "getReg", "(", "", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R2", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R3", ",", "{", "UnmergeRayInvDir", ".", "getReg", "(", "", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "", ")", "}", ")", ";", "Ops", ".", "push_back", "(", "R1", ")", ";", "Ops", ".", "push_back", "(", "R2", ")", ";", "Ops", ".", "push_back", "(", "R3", ")", ";", "}", "else", "{", "packLanes", "(", "RayDir", ")", ";", "packLanes", "(", "RayInvDir", ")", ";", "}"], "ground_truth": ["auto", "MIB", "=", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "DstReg", ")", ".", "addImm", "(", "Opcode", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeBVHIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42619, "Length": 206, "Cover_Rate": 0.3393739703459638} {"Template_token": ["", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "legalizeLoad", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "return", "legalizeUDIV_UREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "return", "legalizeSDIV_SREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FPOW", ":", "return", "legalizeFPow", "(", "MI", ",", "B", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_FFLOOR", ":"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42620, "Length": 242, "Cover_Rate": 0.4859437751004016} {"Template_token": ["", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "return", "legalizeUDIV_UREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "return", "legalizeSDIV_SREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FPOW", ":", "return", "legalizeFPow", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FFLOOR", ":", "return", "legalizeFFloor", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42621, "Length": 169, "Cover_Rate": 0.3393574297188755} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeExtractVectorElt", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "Optional", "<", "ValueAndVReg", ">", "MaybeIdxVal", "=", "getConstantVRegValWithLookThrough", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "MaybeIdxVal", ")", "return", "true", ";", "const", "int64_t", "IdxVal", "=", "MaybeIdxVal", "->", "Value", ".", "getSExtValue", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";"], "ground_truth": ["LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeExtractVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42622, "Length": 108, "Cover_Rate": 0.6545454545454545} {"Template_token": ["", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Dst", ")", ")", ";", "if", "(", "IdxVal", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildExtract", "(", "Dst", ",", "Vec", ",", "IdxVal", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeExtractVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42623, "Length": 56, "Cover_Rate": 0.3393939393939394} {"Template_token": ["", "unsigned", "AS", "=", "Ty", ".", "getAddressSpace", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getGlobal", "(", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "MFI", "->", "isModuleEntryFunction", "(", ")", ")", "{", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadLDSDecl", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "ArrayRef", "<", "Register", ">", "(", ")", ",", "true", ")", ";", "B", ".", "buildUndef", "(", "DstReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "TargetLowering", "::", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "!", "TLI", "->", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "InstrInfo", "::", "MO_ABS32_LO", ")", ";", "return", "true", ";", "}", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "GV", "->", "hasExternalLinkage", "(", ")", ")", "{", "Type", "*", "Ty", "=", "GV", "->", "getValueType", "(", ")", ";", "if", "(", "B", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Ty", ")", ".", "isZero", "(", ")", ")", "{", "MFI", "->", "setDynLDSAlign", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Sz", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ";", "B", ".", "buildIntToPtr", "(", "DstReg", ",", "Sz", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "B", ".", "buildConstant", "(", "DstReg", ",", "MFI", "->", "allocateLDSGlobal", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadInit", ")", ";", "return", "true", ";", "}", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "shouldEmitFixup", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "TLI", "->", "shouldEmitPCReloc", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42624, "Length": 462, "Cover_Rate": 0.7151702786377709} {"Template_token": ["", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Ins", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Ins", ")", ")", ";", "if", "(", "IdxVal", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildInsert", "(", "Dst", ",", "Vec", ",", "Ins", ",", "IdxVal", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeInsertVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42627, "Length": 119, "Cover_Rate": 0.6611111111111111} {"Template_token": ["", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "Cast", ".", "getReg", "(", "", ")", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";", "}", "Register", "ValReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "ValReg", ")", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "const", "unsigned", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "MemSize", "=", "", "*", "MMO", "->", "getSize", "(", ")", ";", "const", "Align", "MemAlign", "=", "MMO", "->", "getAlign", "(", ")", ";", "const", "unsigned", "AlignInBits", "=", "", "*", "MemAlign", ".", "value", "(", ")", ";", "if", "(", "shouldWidenLoad", "(", "ST", ",", "MemSize", ",", "AlignInBits", ",", "AddrSpace", ",", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "const", "unsigned", "WideMemSize", "=", "PowerOf2Ceil", "(", "MemSize", ")", ";", "if", "(", "WideMemSize", "==", "ValSize", ")", "{", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "MachineMemOperand", "*", "WideMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MMO", ",", "", ",", "WideMemSize", "/", "", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "setMemRefs", "(", "MF", ",", "{", "WideMMO", "}", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "ValSize", ">", "WideMemSize", ")", "return", "false", ";", "LLT", "WideTy", "=", "widenToNextPowerOf2", "(", "ValTy", ")", ";", "Register", "WideLoad", ";", "if", "(", "!", "WideTy", ".", "isVector", "(", ")", ")", "{", "WideLoad", "=", "B", ".", "buildLoadFromOffset", "(", "WideTy", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["B", ".", "buildTrunc", "(", "ValReg", ",", "WideLoad", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42630, "Length": 264, "Cover_Rate": 0.5248508946322068} {"Template_token": ["", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "setMemRefs", "(", "MF", ",", "{", "WideMMO", "}", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "ValSize", ">", "WideMemSize", ")", "return", "false", ";", "LLT", "WideTy", "=", "widenToNextPowerOf2", "(", "ValTy", ")", ";", "Register", "WideLoad", ";", "if", "(", "!", "WideTy", ".", "isVector", "(", ")", ")", "{", "WideLoad", "=", "B", ".", "buildLoadFromOffset", "(", "WideTy", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildTrunc", "(", "ValReg", ",", "WideLoad", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "{", "if", "(", "isRegisterType", "(", "ValTy", ")", ")", "{", "WideLoad", "=", "B", ".", "buildLoadFromOffset", "(", "WideTy", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildExtract", "(", "ValReg", ",", "WideLoad", ",", "", ")", ";", "}", "else", "{", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "WideLoad", "=", "Helper", ".", "widenWithUnmerge", "(", "WideTy", ",", "ValReg", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ")", ";", "B", ".", "buildLoadFromOffset", "(", "WideLoad", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ";", "}", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42631, "Length": 212, "Cover_Rate": 0.42147117296222664} {"Template_token": ["", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "MI", ")", ";", "}", "MI", ".", "setDesc", "(", "B", ".", "getTII", "(", ")", ".", "get", "(", "", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "const", "unsigned", "MemSize", "=", "(", "Size", "+", "", ")", "/", "", ";", "const", "Align", "MemAlign", "(", "", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "MI", ".", "addMemOperand", "(", "MF", ",", "MMO", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "Size", ")", ")", "{"], "ground_truth": ["if", "(", "Ty", ".", "isVector", "(", ")", ")", "Helper", ".", "moreElementsVectorDst", "(", "MI", ",", "getPow2VectorType", "(", "Ty", ")", ",", "", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42632, "Length": 125, "Cover_Rate": 0.4432624113475177} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "if", "(", "shouldBitcastLoadStoreType", "(", "ST", ",", "Ty", ",", "Size", ")", ")", "{", "Ty", "=", "getBitcastRegisterType", "(", "Ty", ")", ";", "Helper", ".", "bitcastDst", "(", "MI", ",", "Ty", ",", "", ")", ";", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "MI", ")", ";", "}", "MI", ".", "setDesc", "(", "B", ".", "getTII", "(", ")", ".", "get", "(", "", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "const", "unsigned", "MemSize", "=", "(", "Size", "+", "", ")", "/", "", ";", "const", "Align", "MemAlign", "(", "", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "MI", ".", "addMemOperand", "(", "MF", ",", "MMO", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "Size", ")", ")", "{", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "Helper", ".", "moreElementsVectorDst", "(", "MI", ",", "getPow2VectorType", "(", "Ty", ")", ",", "", ")", ";", "else", "Helper", ".", "widenScalarDst", "(", "MI", ",", "getPow2ScalarType", "(", "Ty", ")", ",", "", ")", ";", "}", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42633, "Length": 212, "Cover_Rate": 0.75177304964539} {"Template_token": ["", "}", "else", "{", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "Register", "LiveIn", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "loadInputValue", "(", "LiveIn", ",", "B", ",", "", ")", ")", "return", "false", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42634, "Length": 48, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "Register", "LiveIn", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "if", "(", "!", "loadInputValue", "(", "LiveIn", ",", "B", ",", "", ")", ")", "return", "false", ";", "Register", "SGPR01", "(", "", ")", ";", "B", ".", "buildCopy", "(", "SGPR01", ",", "LiveIn", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "GCNSubtarget", "::", "TrapIDLLVMTrap", ")", ".", "addReg", "(", "SGPR01", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42635, "Length": 94, "Cover_Rate": 0.6025641025641025} {"Template_token": ["", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "ArgRC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";"], "ground_truth": ["if", "(", "!", "Arg", "->", "isRegister", "(", ")", "||", "!", "Arg", "->", "getRegister", "(", ")", ".", "isValid", "(", ")", ")", "return", "false", ";"], "File": "AMDGPULegalizerInfo26", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42636, "Length": 54, "Cover_Rate": 0.5094339622641509} {"Template_token": ["", "Register", "AddrReg", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "I", "<", "Intr", "->", "GradientStart", ")", "{", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "else", "{", "if", "(", "(", "(", "I", "+", "", ")", ">=", "EndIdx", ")", "||", "(", "(", "Intr", "->", "NumGradients", "/", "", ")", "%", "", "==", "", "&&", "(", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "(", "Intr", "->", "NumGradients", "/", "", ")", "-", "", ")", "||", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "Intr", "->", "NumGradients", "-", "", ")", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "", ")", ".", "isReg", "(", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "}", "else", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "", ")", ".", "getReg", "(", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "++", "I", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo26", "Func": "packImageA16AddressToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42637, "Length": 206, "Cover_Rate": 0.673202614379085} {"Template_token": ["", "static", "bool", "shouldBitcastLoadStoreType", "(", "const", "GCNSubtarget", "&", "ST", ",", "const", "LLT", "Ty", ",", "const", "unsigned", "MemSizeInBits", ")", "{", "const", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "!=", "MemSizeInBits", ")", "return", "Size", "<=", "", "&&", "Ty", ".", "isVector", "(", ")", ";", "if", "(", "loadStoreBitcastWorkaround", "(", "Ty", ")", "&&", "isRegisterType", "(", "Ty", ")", ")", "return", "true", ";"], "ground_truth": ["return", "Ty", ".", "isVector", "(", ")", "&&", "(", "Size", "<=", "", "||", "isRegisterSize", "(", "Size", ")", ")", "&&", "!", "isRegisterVectorElementType", "(", "Ty", ".", "getElementType", "(", ")", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "shouldBitcastLoadStoreType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42638, "Length": 88, "Cover_Rate": 0.9887640449438202} {"Template_token": ["", "if", "(", "Size", "!=", "MemSizeInBits", ")", "return", "Size", "<=", "", "&&", "Ty", ".", "isVector", "(", ")", ";", "if", "(", "loadStoreBitcastWorkaround", "(", "Ty", ")", "&&", "isRegisterType", "(", "Ty", ")", ")", "return", "true", ";", "return", "Ty", ".", "isVector", "(", ")", "&&", "(", "Size", "<=", "", "||", "isRegisterSize", "(", "Size", ")", ")", "&&", "!", "isRegisterVectorElementType", "(", "Ty", ".", "getElementType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo26", "Func": "shouldBitcastLoadStoreType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42639, "Length": 61, "Cover_Rate": 0.6853932584269663} {"Template_token": ["", "return", "shouldWidenLoad", "(", "ST", ",", "Query", ".", "MMODescrs", "[", "", "]", ".", "SizeInBits", ",", "Query", ".", "MMODescrs", "[", "", "]", ".", "AlignInBits", ",", "Query", ".", "Types", "[", "", "]", ".", "getAddressSpace", "(", ")", ",", "Opcode", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo26", "Func": "shouldWidenLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42640, "Length": 38, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "return", "shouldWidenLoad", "(", "ST", ",", "Query", ".", "MMODescrs", "[", "", "]", ".", "SizeInBits", ",", "Query", ".", "MMODescrs", "[", "", "]", ".", "AlignInBits", ",", "Query", ".", "Types", "[", "", "]", ".", "getAddressSpace", "(", ")", ",", "Opcode", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo26", "Func": "shouldWidenLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42641, "Length": 38, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "UseMI", "=", "&", "*", "MRI", ".", "use_instr_nodbg_begin", "(", "NegatedCond", ")", ";", "Negated", "=", "true", ";", "}", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "Parent", "||", "UseMI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "nullptr", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "UseMI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "Next", "==", "Parent", "->", "end", "(", ")", ")", "{", "MachineFunction", "::", "iterator", "NextMBB", "=", "std", "::", "next", "(", "Parent", "->", "getIterator", "(", ")", ")", ";"], "ground_truth": ["if", "(", "NextMBB", "==", "Parent", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "nullptr", ";"], "File": "AMDGPULegalizerInfo26", "Func": "verifyCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42642, "Length": 97, "Cover_Rate": 0.36059479553903345} {"Template_token": ["", "return", "LLT", "::", "scalar", "(", "PowerOf2Ceil", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo26", "Func": "widenToNextPowerOf2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42643, "Length": 16, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "static", "LLT", "widenToNextPowerOf2", "(", "LLT", "Ty", ")", "{", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "return", "Ty", ".", "changeNumElements", "(", "PowerOf2Ceil", "(", "Ty", ".", "getNumElements", "(", ")", ")", ")", ";"], "ground_truth": ["return", "LLT", "::", "scalar", "(", "PowerOf2Ceil", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "widenToNextPowerOf2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42644, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadLDSDecl", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "ArrayRef", "<", "Register", ">", "(", ")", ",", "true", ")", ";", "B", ".", "buildUndef", "(", "DstReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "TargetLowering", "::", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "!", "TLI", "->", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "InstrInfo", "::", "MO_ABS32_LO", ")", ";", "return", "true", ";", "}", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "GV", "->", "hasExternalLinkage", "(", ")", ")", "{", "Type", "*", "Ty", "=", "GV", "->", "getValueType", "(", ")", ";", "if", "(", "B", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Ty", ")", ".", "isZero", "(", ")", ")", "{", "MFI", "->", "setDynLDSAlign", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Sz", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ";", "B", ".", "buildIntToPtr", "(", "DstReg", ",", "Sz", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "B", ".", "buildConstant", "(", "DstReg", ",", "MFI", "->", "allocateLDSGlobal", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadInit", ")", ";"], "File": "AMDGPULegalizerInfo27", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42646, "Length": 304, "Cover_Rate": 0.45170876671619614} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "MFI", "->", "isModuleEntryFunction", "(", ")", "&&", "!", "GV", "->", "getName", "(", ")", ".", "equals", "(", "", ")", ")", "{", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadLDSDecl", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "ArrayRef", "<", "Register", ">", "(", ")", ",", "true", ")", ";", "B", ".", "buildUndef", "(", "DstReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "TargetLowering", "::", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "!", "TLI", "->", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "InstrInfo", "::", "MO_ABS32_LO", ")", ";", "return", "true", ";", "}", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "GV", "->", "hasExternalLinkage", "(", ")", ")", "{", "Type", "*", "Ty", "=", "GV", "->", "getValueType", "(", ")", ";", "if", "(", "B", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Ty", ")", ".", "isZero", "(", ")", ")", "{", "MFI", "->", "setDynLDSAlign", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Sz", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ";", "B", ".", "buildIntToPtr", "(", "DstReg", ",", "Sz", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "B", ".", "buildConstant", "(", "DstReg", ",", "MFI", "->", "allocateLDSGlobal", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadInit", ")", ";", "return", "true", ";", "}", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "shouldEmitFixup", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "TLI", "->", "shouldEmitPCReloc", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_REL32", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo27", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42647, "Length": 435, "Cover_Rate": 0.6463595839524517} {"Template_token": ["", "Optional", "<", "ValueAndVReg", ">", "MaybeSOffsetVal", "=", "getConstantVRegValWithLookThrough", "(", "SOffset", ",", "MRI", ")", ";", "Optional", "<", "ValueAndVReg", ">", "MaybeVIndexVal", "=", "getConstantVRegValWithLookThrough", "(", "VIndex", ",", "MRI", ")", ";", "if", "(", "MaybeVOffsetVal", "&&", "MaybeSOffsetVal", "&&", "MaybeVIndexVal", "&&", "MaybeVIndexVal", "->", "Value", "==", "", ")", "{", "uint64_t", "TotalOffset", "=", "MaybeVOffsetVal", "->", "Value", ".", "getZExtValue", "(", ")", "+", "MaybeSOffsetVal", "->", "Value", ".", "getZExtValue", "(", ")", "+", "ImmOffset", ";", "MMO", "->", "setOffset", "(", "TotalOffset", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPULegalizerInfo27", "Func": "updateBufferMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42648, "Length": 72, "Cover_Rate": 0.576} {"Template_token": ["", "Register", "KernArgReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "if", "(", "!", "loadInputValue", "(", "KernArgReg", ",", "B", ",", "", ")", ")", "llvm_unreachable", "(", "", ")", ";", "auto", "COffset", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "Offset", ")", ";", "return", "B", ".", "buildPtrAdd", "(", "PtrTy", ",", "KernArgReg", ",", "COffset", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo28", "Func": "getKernargParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42649, "Length": 66, "Cover_Rate": 0.6875} {"Template_token": ["", "Register", "LegalizerInfo", "::", "getKernargParameterPtr", "(", "MachineIRBuilder", "&", "B", ",", "int64_t", "Offset", ")", "const", "{", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "KernArgReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "if", "(", "!", "loadInputValue", "(", "KernArgReg", ",", "B", ",", "", ")", ")", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["auto", "COffset", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "Offset", ")", ";"], "File": "AMDGPULegalizerInfo28", "Func": "getKernargParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42650, "Length": 76, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "Register", "Ptr", "=", "getKernargParameterPtr", "(", "B", ",", "Offset", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "B", ".", "buildLoad", "(", "DstReg", ",", "Ptr", ",", "PtrInfo", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo28", "Func": "legalizeKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42652, "Length": 52, "Cover_Rate": 0.4727272727272727} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeWorkitemIDIntrinsic", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ",", "unsigned", "Dim", ",", "", "ArgType", ")", "const", "{", "unsigned", "MaxID", "=", "ST", ".", "getMaxWorkitemID", "(", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ",", "Dim", ")", ";", "if", "(", "MaxID", "==", "", ")", "return", "replaceWithConstant", "(", "B", ",", "MI", ",", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "ArgRC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Arg", ")", "{", "B", ".", "buildUndef", "(", "DstReg", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo28", "Func": "legalizeWorkitemIDIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42653, "Length": 143, "Cover_Rate": 0.6137339055793991} {"Template_token": ["", "unsigned", "MaxID", "=", "ST", ".", "getMaxWorkitemID", "(", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ",", "Dim", ")", ";", "if", "(", "MaxID", "==", "", ")", "return", "replaceWithConstant", "(", "B", ",", "MI", ",", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "Arg", ",", "ArgRC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Arg", ")", "{"], "File": "AMDGPULegalizerInfo28", "Func": "legalizeWorkitemIDIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42654, "Length": 105, "Cover_Rate": 0.45064377682403434} {"Template_token": ["", "}", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "GV", "->", "hasExternalLinkage", "(", ")", ")", "{", "Type", "*", "Ty", "=", "GV", "->", "getValueType", "(", ")", ";", "if", "(", "B", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Ty", ")", ".", "isZero", "(", ")", ")", "{", "MFI", "->", "setDynLDSAlign", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Sz", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ";", "B", ".", "buildIntToPtr", "(", "DstReg", ",", "Sz", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "B", ".", "buildConstant", "(", "DstReg", ",", "MFI", "->", "allocateLDSGlobal", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadInit", ")", ";", "return", "true", ";", "}"], "ground_truth": ["const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";"], "File": "AMDGPULegalizerInfo29", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42656, "Length": 198, "Cover_Rate": 0.3009118541033435} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "MFI", "->", "isModuleEntryFunction", "(", ")", "&&", "!", "GV", "->", "getName", "(", ")", ".", "equals", "(", "", ")", ")", "{", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadLDSDecl", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "ArrayRef", "<", "Register", ">", "(", ")", ",", "true", ")", ";", "B", ".", "buildUndef", "(", "DstReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "TargetLowering", "::", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "!", "TLI", "->", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "InstrInfo", "::", "MO_ABS32_LO", ")", ";", "return", "true", ";", "}", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "GV", "->", "hasExternalLinkage", "(", ")", ")", "{", "Type", "*", "Ty", "=", "GV", "->", "getValueType", "(", ")", ";", "if", "(", "B", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Ty", ")", ".", "isZero", "(", ")", ")", "{", "MFI", "->", "setDynLDSAlign", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Sz", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ";", "B", ".", "buildIntToPtr", "(", "DstReg", ",", "Sz", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "B", ".", "buildConstant", "(", "DstReg", ",", "MFI", "->", "allocateLDSGlobal", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";"], "File": "AMDGPULegalizerInfo29", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42657, "Length": 339, "Cover_Rate": 0.5151975683890577} {"Template_token": ["", "unsigned", "Overflow", "=", "ImmOffset", "&", "~", "MaxImm", ";", "ImmOffset", "-=", "Overflow", ";", "if", "(", "(", "int32_t", ")", "Overflow", "<", "", ")", "{", "Overflow", "+=", "ImmOffset", ";", "ImmOffset", "=", "", ";", "}", "if", "(", "Overflow", "!=", "", ")", "{", "if", "(", "!", "BaseReg", ")", "{", "BaseReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "{", "auto", "OverflowVal", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ";", "BaseReg", "=", "B", ".", "buildAdd", "(", "S32", ",", "BaseReg", ",", "OverflowVal", ")", ".", "getReg", "(", "", ")", ";", "}", "}"], "ground_truth": ["if", "(", "!", "BaseReg", ")", "BaseReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo29", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42658, "Length": 116, "Cover_Rate": 0.4773662551440329} {"Template_token": ["", "SmallVector", "<", "Register", ",", "", ">", "Ops", ";", "if", "(", "Is64", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "NodePtr", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "NodePtr", ")", ";", "}", "Ops", ".", "push_back", "(", "RayExtent", ")", ";", "auto", "packLanes", "=", "[", "&", "Ops", ",", "&", "S32", ",", "&", "B", "]", "(", "Register", "Src", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", ",", "S32", ",", "S32", "}", ",", "Src", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "}", ";", "packLanes", "(", "RayOrigin", ")", ";", "if", "(", "IsA16", ")", "{", "auto", "UnmergeRayDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", ",", "S16", "}", ",", "RayDir", ")", ";", "auto", "UnmergeRayInvDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", ",", "S16", "}", ",", "RayInvDir", ")", ";", "Register", "R1", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R2", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R3", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildMerge", "(", "R1", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "", ")", ",", "UnmergeRayDir", ".", "getReg", "(", "", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R2", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R3", ",", "{", "UnmergeRayInvDir", ".", "getReg", "(", "", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "", ")", "}", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "R1", ")", ";"], "File": "AMDGPULegalizerInfo30", "Func": "legalizeBVHIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42660, "Length": 303, "Cover_Rate": 0.45770392749244715} {"Template_token": ["", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "return", "legalizeLoad", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "case", "TargetOpcode", "::", "G_UDIVREM", ":", "return", "legalizeUnsignedDIV_REM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "case", "TargetOpcode", "::", "G_SDIVREM", ":", "return", "legalizeSignedDIV_REM", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":"], "File": "AMDGPULegalizerInfo30", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42661, "Length": 188, "Cover_Rate": 0.36293436293436293} {"Template_token": ["", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FREM", ":", "return", "legalizeFrem", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FPTO", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "return", "legalizeLoad", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "case", "TargetOpcode", "::", "G_UDIVREM", ":", "return", "legalizeUnsignedDIV_REM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "case", "TargetOpcode", "::", "G_SDIVREM", ":", "return", "legalizeSignedDIV_REM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_FLOG", ":"], "File": "AMDGPULegalizerInfo30", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42662, "Length": 344, "Cover_Rate": 0.6640926640926641} {"Template_token": ["", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "if", "(", "ST", ".", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "OFFSET_SRC_SHARED_BASE", ":", "", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "unsigned", "ApertureReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "unsigned", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "G_SHL", ")", ".", "addDef", "(", "ApertureReg", ")", ".", "addUse", "(", "GetReg", ")", ".", "addUse", "(", "ShiftAmt", ".", "getReg", "(", "", ")", ")", ";", "return", "ApertureReg", ";", "}", "unsigned", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "QueuePtr", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ")", ";", "Register", "LoadResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "LoadAddr", ";", "MIRBuilder", ".", "materializeGEP", "(", "LoadAddr", ",", "QueuePtr", ",", "LLT", "::", "scalar", "(", "", ")", ",", "StructOffset", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "LoadResult", ",", "LoadAddr", ",", "*", "MMO", ")", ";", "return", "LoadResult", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo31", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42665, "Length": 334, "Cover_Rate": 0.8434343434343434} {"Template_token": ["", "}", "unsigned", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "QueuePtr", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ")", ";"], "ground_truth": ["Register", "LoadResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";"], "File": "AMDGPULegalizerInfo31", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42666, "Length": 127, "Cover_Rate": 0.3207070707070707} {"Template_token": ["", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "", ")", ";", "B", ".", "buildInstr", "(", "TargetOpcode", "::", "G_SHL", ")", ".", "addDef", "(", "ApertureReg", ")", ".", "addUse", "(", "GetReg", ")", ".", "addUse", "(", "ShiftAmt", ".", "getReg", "(", "", ")", ")", ";", "return", "ApertureReg", ";", "}", "Register", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "loadInputValue", "(", "QueuePtr", ",", "B", ",", "&", "MFI", "->", "getArgInfo", "(", ")", ".", "QueuePtr", ")", ")", "return", "Register", "(", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ")", ";"], "File": "AMDGPULegalizerInfo33", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42671, "Length": 201, "Cover_Rate": 0.45681818181818185} {"Template_token": ["", "auto", "NumeratorScaled", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "ApproxRcp", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "DenominatorScaled", ".", "getReg", "(", "", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S32", ",", "DenominatorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "FP32Denormals", ")", "toggleSPDenormMode", "(", "true", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Flags", ")", ";"], "ground_truth": ["if", "(", "!", "Mode", ".", "FP32Denormals", ")", "toggleSPDenormMode", "(", "false", ",", "B", ",", "ST", ",", "Mode", ")", ";"], "File": "AMDGPULegalizerInfo33", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42672, "Length": 225, "Cover_Rate": 0.4343629343629344} {"Template_token": ["", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Rcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S64", ",", "Rcp", ",", "Fma0", ",", "Rcp", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Fma1", ",", "One", ",", "Flags", ")", ";", "auto", "DivScale1", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S64", ",", "Fma1", ",", "Fma2", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildMul", "(", "S64", ",", "DivScale1", ".", "getReg", "(", "", ")", ",", "Fma3", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ".", "getReg", "(", "", ")", ",", "Flags", ")", ";", "Register", "Scale", ";", "if", "(", "!", "ST", ".", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "Scale", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "", ")", ")", ";", "B", ".", "buildXor", "(", "Scale", ",", "CmpNum", ",", "CmpDen", ")", ";", "}", "else", "{", "Scale", "=", "DivScale1", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo33", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42673, "Length": 314, "Cover_Rate": 0.4984126984126984} {"Template_token": ["", "const", "LLT", "P2", "=", "LLT", "::", "pointer", "(", "", ",", "", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "", ",", "P1", "}", ",", "Legal", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_GEP", ",", "S64", "}", ",", "Legal", ")", ";"], "File": "AMDGPULegalizerInfo34", "Func": "AMDGPULegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42674, "Length": 153, "Cover_Rate": 0.6681222707423581} {"Template_token": ["", "const", "LLT", "P2", "=", "LLT", "::", "pointer", "(", "", ",", "", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "", ",", "P1", "}", ",", "Legal", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_GEP", ",", "S64", "}", ",", "Legal", ")", ";"], "File": "AMDGPULegalizerInfo34", "Func": "AMDGPULegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42675, "Length": 153, "Cover_Rate": 0.6681222707423581} {"Template_token": ["", "static", "bool", "isNot", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_XOR", ")", "return", "false", ";"], "ground_truth": ["auto", "ConstVal", "=", "getConstantVRegVal", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";"], "File": "AMDGPULegalizerInfo35", "Func": "isNot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42676, "Length": 49, "Cover_Rate": 0.8305084745762712} {"Template_token": ["", "assert", "(", "DstReg", ".", "isVirtual", "(", ")", "&&", "", ")", ";", "Register", "LiveIn", "=", "getFunctionLiveInPhysReg", "(", "B", ".", "getMF", "(", ")", ",", "B", ".", "getTII", "(", ")", ",", "SrcReg", ",", "*", "ArgRC", ",", "ArgTy", ")", ";", "if", "(", "Arg", "->", "isMasked", "(", ")", ")", "{", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "unsigned", "Mask", "=", "Arg", "->", "getMask", "(", ")", ";", "const", "unsigned", "Shift", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "Mask", ")", ";", "Register", "AndMaskSrc", "=", "LiveIn", ";", "if", "(", "Shift", "!=", "", ")", "{", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "Shift", ")", ";"], "ground_truth": ["AndMaskSrc", "=", "B", ".", "buildLShr", "(", "S32", ",", "LiveIn", ",", "ShiftAmt", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo37", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42680, "Length": 120, "Cover_Rate": 0.5853658536585366} {"Template_token": ["", "Register", "AndMaskSrc", "=", "LiveIn", ";", "if", "(", "Shift", "!=", "", ")", "{", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "Shift", ")", ";", "AndMaskSrc", "=", "B", ".", "buildLShr", "(", "S32", ",", "LiveIn", ",", "ShiftAmt", ")", ".", "getReg", "(", "", ")", ";", "}", "B", ".", "buildAnd", "(", "DstReg", ",", "AndMaskSrc", ",", "B", ".", "buildConstant", "(", "S32", ",", "Mask", ">>", "Shift", ")", ")", ";", "}", "else", "{", "B", ".", "buildCopy", "(", "DstReg", ",", "LiveIn", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo37", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42681, "Length": 79, "Cover_Rate": 0.3853658536585366} {"Template_token": ["", "auto", "Mul", "=", "B", ".", "buildMul", "(", "S64", ",", "DivScale1", ".", "getReg", "(", "", ")", ",", "Fma3", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ".", "getReg", "(", "", ")", ",", "Flags", ")", ";", "Register", "Scale", ";", "if", "(", "!", "ST", ".", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "Scale", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["B", ".", "buildXor", "(", "Scale", ",", "CmpNum", ",", "CmpDen", ")", ";"], "File": "AMDGPULegalizerInfo38", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42683, "Length": 191, "Cover_Rate": 0.30317460317460315} {"Template_token": ["", "Scale", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "", ")", ")", ";", "B", ".", "buildXor", "(", "Scale", ",", "CmpNum", ",", "CmpDen", ")", ";", "}", "else", "{", "Scale", "=", "DivScale1", ".", "getReg", "(", "", ")", ";", "}", "auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Mul", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Scale", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", "}", ",", "false", ")", ".", "addDef", "(", "Res", ")", ".", "addUse", "(", "Fmas", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo38", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42684, "Length": 256, "Cover_Rate": 0.40634920634920635} {"Template_token": ["", "}", "else", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "Def", ")", ".", "addUse", "(", "Use", ")", ".", "addMBB", "(", "BrCond", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ".", "addImm", "(", "", ")", ";", "}", "MRI", ".", "setRegClass", "(", "Def", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "MRI", ".", "setRegClass", "(", "Use", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "{", "if", "(", "MachineInstr", "*", "BrCond", "=", "verifyCFIntrinsic", "(", "MI", ",", "MRI", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "B", ".", "setInstr", "(", "*", "BrCond", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addUse", "(", "Reg", ")", ".", "addMBB", "(", "BrCond", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeFDIVFastIntrin", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";", "case", "", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "case", "", ":", "{", "B", ".", "setInstr", "(", "MI", ")", ";", "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "", ")", ",", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "", ":", "return", "legalizeRawBufferStore", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "", ":"], "ground_truth": ["return", "legalizeRawBufferStore", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";"], "File": "AMDGPULegalizerInfo38", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42685, "Length": 498, "Cover_Rate": 0.6850068775790922} {"Template_token": ["", "if", "(", "ST", ".", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "OFFSET_SRC_SHARED_BASE", ":", "", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "unsigned", "ShiftAmt", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "unsigned", "ApertureReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "unsigned", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "ShiftAmt", ",", "WidthM1", "+", "", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "G_SHL", ")", ".", "addDef", "(", "ApertureReg", ")", ".", "addUse", "(", "GetReg", ")", ".", "addUse", "(", "ShiftAmt", ")", ";", "return", "ApertureReg", ";", "}", "unsigned", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "QueuePtr", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";"], "ground_truth": ["Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";"], "File": "AMDGPULegalizerInfo39", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42686, "Length": 238, "Cover_Rate": 0.5920398009950248} {"Template_token": ["", "MIRBuilder", ".", "setInstr", "(", "MI", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "unsigned", "DestAS", "=", "DstTy", ".", "getAddressSpace", "(", ")", ";", "unsigned", "SrcAS", "=", "SrcTy", ".", "getAddressSpace", "(", ")", ";", "assert", "(", "!", "DstTy", ".", "isVector", "(", ")", ")", ";", "const", "TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getTargetLowering", "(", ")", "->", "isNoopAddrSpaceCast", "(", "SrcAS", ",", "DestAS", ")", ")", "{", "MI", ".", "setDesc", "(", "MIRBuilder", ".", "getTII", "(", ")", ".", "get", "(", "TargetOpcode", "::", "G_BITCAST", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "assert", "(", "DestAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "unsigned", "SegmentNullReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "unsigned", "FlatNullReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "SrcTy", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "SegmentNullReg", ",", "NullVal", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "FlatNullReg", ",", "", ")", ";", "unsigned", "PtrLo32", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "MIRBuilder", ".", "buildExtract", "(", "PtrLo32", ",", "Src", ",", "", ")", ";", "unsigned", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "FlatNullReg", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "PtrLo32", ",", "SegmentNullReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "SrcAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "SrcAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "unsigned", "FlatNullReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "unsigned", "SegmentNullReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "SrcTy", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "SegmentNullReg", ",", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "FlatNullReg", ",", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ")", ";", "unsigned", "ApertureReg", "=", "getSegmentAperture", "(", "DestAS", ",", "MRI", ",", "MIRBuilder", ")", ";", "unsigned", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "SegmentNullReg", ")", ";"], "File": "AMDGPULegalizerInfo39", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42687, "Length": 405, "Cover_Rate": 0.7879377431906615} {"Template_token": ["", "unsigned", "SegmentNullReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "SrcTy", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "SegmentNullReg", ",", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "FlatNullReg", ",", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ")", ";", "unsigned", "ApertureReg", "=", "getSegmentAperture", "(", "DestAS", ",", "MRI", ",", "MIRBuilder", ")", ";", "unsigned", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "SegmentNullReg", ")", ";", "unsigned", "BuildPtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "unsigned", "SrcAsInt", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "G_PTRTOINT", ")", ".", "addDef", "(", "SrcAsInt", ")", ".", "addUse", "(", "Src", ")", ";", "MIRBuilder", ".", "buildMerge", "(", "BuildPtr", ",", "{", "SrcAsInt", ",", "ApertureReg", "}", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "BuildPtr", ",", "FlatNullReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo39", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42688, "Length": 159, "Cover_Rate": 0.3093385214007782} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "default", ":", "return", "false", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo39", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42689, "Length": 36, "Cover_Rate": 0.6101694915254238} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo39", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42690, "Length": 35, "Cover_Rate": 0.5932203389830508} {"Template_token": ["", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "LLT", "CoercedTy", ";", "if", "(", "Size", "<", "", ")", "{", "assert", "(", "Size", "==", "", ")", ";", "CoercedTy", "=", "LLT", "::", "scalar", "(", "", ")", ";", "}", "else", "CoercedTy", "=", "LLT", "::", "scalarOrVector", "(", "Size", "/", "", ",", "", ")", ";", "return", "std", "::", "make_pair", "(", "TypeIdx", ",", "CoercedTy", ")", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo3", "Func": "bitcastToRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42692, "Length": 74, "Cover_Rate": 0.7956989247311828} {"Template_token": ["", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";"], "ground_truth": ["unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";"], "File": "AMDGPULegalizerInfo3", "Func": "bitcastToRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42693, "Length": 31, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadInit", ")", ";", "return", "true", ";", "}", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "shouldEmitFixup", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "TLI", "->", "shouldEmitPCReloc", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "GOTAddr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MachineMemOperand", "*", "GOTMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "", ",", "Align", "(", "", ")", ")", ";", "buildPCRelGlobalAddress", "(", "GOTAddr", ",", "PtrTy", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "auto", "Load", "=", "B", ".", "buildLoad", "(", "PtrTy", ",", "GOTAddr", ",", "*", "GOTMMO", ")", ";", "B", ".", "buildExtract", "(", "DstReg", ",", "Load", ",", "", ")", ";", "}", "else", "B", ".", "buildLoad", "(", "DstReg", ",", "GOTAddr", ",", "*", "GOTMMO", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo3", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42694, "Length": 254, "Cover_Rate": 0.48015122873345933} {"Template_token": ["", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadLDSDecl", ")", ";", "B", ".", "buildIntrinsic", "(", "", ",", "ArrayRef", "<", "Register", ">", "(", ")", ",", "true", ")", ";", "B", ".", "buildUndef", "(", "DstReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "TargetLowering", "::", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "!", "TLI", "->", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "InstrInfo", "::", "MO_ABS32_LO", ")", ";", "return", "true", ";", "}", "B", ".", "buildConstant", "(", "DstReg", ",", "MFI", "->", "allocateLDSGlobal", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "GV", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadInit", ")", ";", "return", "true", ";", "}", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "shouldEmitFixup", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "TLI", "->", "shouldEmitPCReloc", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "GOTAddr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MachineMemOperand", "*", "GOTMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "", ",", "Align", "(", "", ")", ")", ";", "buildPCRelGlobalAddress", "(", "GOTAddr", ",", "PtrTy", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "auto", "Load", "=", "B", ".", "buildLoad", "(", "PtrTy", ",", "GOTAddr", ",", "*", "GOTMMO", ")", ";", "B", ".", "buildExtract", "(", "DstReg", ",", "Load", ",", "", ")", ";"], "ground_truth": ["}", "else", "B", ".", "buildLoad", "(", "DstReg", ",", "GOTAddr", ",", "*", "GOTMMO", ")", ";"], "File": "AMDGPULegalizerInfo3", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42695, "Length": 401, "Cover_Rate": 0.7580340264650284} {"Template_token": ["", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "}", "uint64_t", "Offset", "=", "ST", ".", "getTargetLowering", "(", ")", "->", "getImplicitParameterOffset", "(", "B", ".", "getMF", "(", ")", ",", "TargetLowering", "::", "FIRST_IMPLICIT", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "LLT", "IdxTy", "=", "LLT", "::", "scalar", "(", "DstTy", ".", "getSizeInBits", "(", ")", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "Arg", ",", "RC", ")", "=", "MFI", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "Arg", ")", "return", "false", ";", "Register", "KernargPtrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "if", "(", "!", "loadInputValue", "(", "KernargPtrReg", ",", "B", ",", "Arg", ")", ")", "return", "false", ";", "B", ".", "buildPtrAdd", "(", "DstReg", ",", "KernargPtrReg", ",", "B", ".", "buildConstant", "(", "IdxTy", ",", "Offset", ")", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo3", "Func": "legalizeImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42696, "Length": 171, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "uint64_t", "Offset", "=", "ST", ".", "getTargetLowering", "(", ")", "->", "getImplicitParameterOffset", "(", "B", ".", "getMF", "(", ")", ",", "TargetLowering", "::", "FIRST_IMPLICIT", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "LLT", "IdxTy", "=", "LLT", "::", "scalar", "(", "DstTy", ".", "getSizeInBits", "(", ")", ")", ";", "const", "ArgDescriptor", "*", "Arg", ";", "const", "TargetRegisterClass", "*", "RC", ";"], "ground_truth": ["std", "::", "tie", "(", "Arg", ",", "RC", ")", "=", "MFI", "->", "getPreloadedValue", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo3", "Func": "legalizeImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42697, "Length": 86, "Cover_Rate": 0.39814814814814814} {"Template_token": ["", "Register", "Den", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "legalizeUDIV_UREM32Impl", "(", "B", ",", "DstReg", ",", "Num", ",", "Den", ",", "IsRem", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo3", "Func": "legalizeUDIV_UREM32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42698, "Length": 37, "Cover_Rate": 0.37755102040816324} {"Template_token": ["", "auto", "Remainder_GE_Den", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Remainder", ",", "Den", ")", ";", "auto", "Remainder_GE_Zero", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_UGE", ",", "S1", ",", "Num", ",", "Num_S_Remainder", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildAnd", "(", "S1", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";", "auto", "One", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "Quotient_A_One", "=", "B", ".", "buildAdd", "(", "S32", ",", "Quotient", ",", "One", ")", ";", "auto", "Quotient_S_One", "=", "B", ".", "buildSub", "(", "S32", ",", "Quotient", ",", "One", ")", ";", "auto", "Div", "=", "B", ".", "buildSelect", "(", "S32", ",", "Tmp1", ",", "Quotient_A_One", ",", "Quotient", ")", ";", "if", "(", "IsRem", ")", "{", "Div", "=", "B", ".", "buildSelect", "(", "S32", ",", "Remainder_GE_Zero", ",", "Div", ",", "Quotient_S_One", ")", ";", "auto", "Remainder_S_Den", "=", "B", ".", "buildSub", "(", "S32", ",", "Remainder", ",", "Den", ")", ";", "auto", "Remainder_A_Den", "=", "B", ".", "buildAdd", "(", "S32", ",", "Remainder", ",", "Den", ")", ";", "auto", "Rem", "=", "B", ".", "buildSelect", "(", "S32", ",", "Tmp1", ",", "Remainder_S_Den", ",", "Remainder", ")", ";", "B", ".", "buildSelect", "(", "DstReg", ",", "Remainder_GE_Zero", ",", "Rem", ",", "Remainder_A_Den", ")", ";", "}", "else", "{", "B", ".", "buildSelect", "(", "DstReg", ",", "Remainder_GE_Zero", ",", "Div", ",", "Quotient_S_One", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo3", "Func": "legalizeUDIV_UREM32Impl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42699, "Length": 200, "Cover_Rate": 0.45045045045045046} {"Template_token": ["", "AddrRegs", "[", "I", "]", "=", "MI", ".", "getOperand", "(", "DimIdx", "+", "I", ")", ".", "getReg", "(", ")", ";", "assert", "(", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "AddrRegs", "[", "I", "]", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", ";", "}"], "ground_truth": ["auto", "VAddr", "=", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "NumVAddrs", ",", "", ")", ",", "AddrRegs", ")", ";"], "File": "AMDGPULegalizerInfo40", "Func": "convertImageAddrToPacked", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42701, "Length": 62, "Cover_Rate": 0.4} {"Template_token": ["", "assert", "(", "!", "BaseOpcode", "->", "Atomic", ")", ";"], "ground_truth": ["return", "NumDefs", "+", "", "+", "(", "BaseOpcode", "->", "Store", "?", "", ":", "", ")", ";"], "File": "AMDGPULegalizerInfo40", "Func": "getDMaskIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42702, "Length": 23, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "assert", "(", "!", "BaseOpcode", "->", "Atomic", ")", ";", "return", "NumDefs", "+", "", "+", "(", "BaseOpcode", "->", "Store", "?", "", ":", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo40", "Func": "getDMaskIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42703, "Length": 24, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "const", "", "*", "DimInfo", "=", "", "(", "ImageDimIntr", "->", "Dim", ")", ";", "int", "NumGradients", "=", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "", ";"], "ground_truth": ["int", "NumCoords", "=", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "", ";"], "File": "AMDGPULegalizerInfo40", "Func": "getImageNumVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42704, "Length": 38, "Cover_Rate": 0.38} {"Template_token": ["", "int", "NumGradients", "=", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "", ";", "int", "NumCoords", "=", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "", ";", "int", "NumLCM", "=", "BaseOpcode", "->", "LodOrClampOrMip", "?", "", ":", "", ";", "int", "NumVAddr", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "NumGradients", "+", "NumCoords", "+", "NumLCM", ";"], "ground_truth": ["return", "{", "NumVAddr", ",", "NumGradients", "}", ";"], "File": "AMDGPULegalizerInfo40", "Func": "getImageNumVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42705, "Length": 57, "Cover_Rate": 0.57} {"Template_token": ["", "static", "int", "getImageVAddrIdxBegin", "(", "const", "", "*", "BaseOpcode", ",", "int", "NumDefs", ")", "{", "if", "(", "BaseOpcode", "->", "Atomic", ")", "return", "NumDefs", "+", "", "+", "(", "BaseOpcode", "->", "AtomicX2", "?", "", ":", "", ")", ";"], "ground_truth": ["return", "getDMaskIdx", "(", "BaseOpcode", ",", "NumDefs", ")", "+", "", ";"], "File": "AMDGPULegalizerInfo40", "Func": "getImageVAddrIdxBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42706, "Length": 44, "Cover_Rate": 0.9361702127659575} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "assert", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "if", "(", "ST", ".", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "OFFSET_SRC_SHARED_BASE", ":", "", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "Register", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "", ")", ";", "return", "B", ".", "buildShl", "(", "S32", ",", "GetReg", ",", "ShiftAmt", ")", ".", "getReg", "(", "", ")", ";", "}", "Register", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "loadInputValue", "(", "QueuePtr", ",", "B", ",", "&", "MFI", "->", "getArgInfo", "(", ")", ".", "QueuePtr", ")", ")", "return", "Register", "(", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ")", ";", "Register", "LoadAddr", ";", "B", ".", "materializePtrAdd", "(", "LoadAddr", ",", "QueuePtr", ",", "LLT", "::", "scalar", "(", "", ")", ",", "StructOffset", ")", ";", "return", "B", ".", "buildLoad", "(", "S32", ",", "LoadAddr", ",", "*", "MMO", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo40", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42707, "Length": 327, "Cover_Rate": 0.872} {"Template_token": ["", "assert", "(", "MRI", ".", "getType", "(", "Src0", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "auto", "Merge", "=", "B", ".", "buildMerge", "(", "S32", ",", "{", "Src0", ",", "Src1", "}", ")", ";", "B", ".", "buildBitcast", "(", "Dst", ",", "Merge", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo40", "Func": "legalizeBuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42708, "Length": 59, "Cover_Rate": 0.34502923976608185} {"Template_token": ["", "assert", "(", "DstTy", "==", "V2S16", ")", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src0", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", ";"], "ground_truth": ["B", ".", "setInstr", "(", "MI", ")", ";"], "File": "AMDGPULegalizerInfo40", "Func": "legalizeBuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42709, "Length": 59, "Cover_Rate": 0.34502923976608185} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP32Denormals", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP64FP16Denormals", "(", ")", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";", "GISelObserverWrapper", "DummyObserver", ";", "LegalizerHelper", "Helper", "(", "MF", ",", "DummyObserver", ",", "HelperBuilder", ")", ";", "HelperBuilder", ".", "setMBB", "(", "*", "MI", ".", "getParent", "(", ")", ")", ";", "return", "Helper", ".", "lowerFMad", "(", "MI", ")", "==", "LegalizerHelper", "::", "Legalized", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo40", "Func": "legalizeFMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42710, "Length": 108, "Cover_Rate": 0.6545454545454545} {"Template_token": ["", "assert", "(", "Ty", ".", "isScalar", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP32Denormals", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP64FP16Denormals", "(", ")", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";", "GISelObserverWrapper", "DummyObserver", ";", "LegalizerHelper", "Helper", "(", "MF", ",", "DummyObserver", ",", "HelperBuilder", ")", ";", "HelperBuilder", ".", "setMBB", "(", "*", "MI", ".", "getParent", "(", ")", ")", ";"], "ground_truth": ["return", "Helper", ".", "lowerFMad", "(", "MI", ")", "==", "LegalizerHelper", "::", "Legalized", ";"], "File": "AMDGPULegalizerInfo40", "Func": "legalizeFMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42711, "Length": 126, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "return", "true", ";", "}", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "shouldEmitFixup", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "TLI", "->", "shouldEmitPCReloc", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ";", "Register", "GOTAddr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MachineMemOperand", "*", "GOTMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "", ",", "", ")", ";", "buildPCRelGlobalAddress", "(", "GOTAddr", ",", "PtrTy", ",", "B", ",", "GV", ",", "", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "auto", "Load", "=", "B", ".", "buildLoad", "(", "PtrTy", ",", "GOTAddr", ",", "*", "GOTMMO", ")", ";", "B", ".", "buildExtract", "(", "DstReg", ",", "Load", ",", "", ")", ";"], "ground_truth": ["}", "else", "B", ".", "buildLoad", "(", "DstReg", ",", "GOTAddr", ",", "*", "GOTMMO", ")", ";"], "File": "AMDGPULegalizerInfo40", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42712, "Length": 209, "Cover_Rate": 0.3921200750469043} {"Template_token": ["", "MI", ".", "setDesc", "(", "B", ".", "getTII", "(", ")", ".", "get", "(", "", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "const", "unsigned", "MemSize", "=", "(", "Size", "+", "", ")", "/", "", ";", "const", "unsigned", "MemAlign", "=", "", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "MI", ".", "addMemOperand", "(", "MF", ",", "MMO", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "Size", ")", ")", "{"], "ground_truth": ["LegalizerHelper", "Helper", "(", "MF", ",", "*", "this", ",", "Observer", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo40", "Func": "legalizeSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42713, "Length": 101, "Cover_Rate": 0.4353448275862069} {"Template_token": ["", "}", "else", "{", "if", "(", "(", "(", "I", "+", "", ")", ">=", "(", "AddrIdx", "+", "NumVAddrs", ")", ")", "||", "(", "(", "NumGradients", "/", "", ")", "%", "", "==", "", "&&", "(", "I", "==", "DimIdx", "+", "(", "NumGradients", "/", "", ")", "-", "", "||", "I", "==", "DimIdx", "+", "NumGradients", "-", "", ")", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "}", "else", "{"], "ground_truth": ["PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "MI", ".", "getOperand", "(", "I", "+", "", ")", ".", "getReg", "(", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo40", "Func": "packImageA16AddressToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42714, "Length": 124, "Cover_Rate": 0.5} {"Template_token": ["", "static", "void", "packImageA16AddressToDwords", "(", "MachineIRBuilder", "&", "B", ",", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "Register", ">", "&", "PackedAddrs", ",", "int", "AddrIdx", ",", "int", "DimIdx", ",", "int", "NumVAddrs", ",", "int", "NumGradients", ")", "{", "const", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "V2S16", "=", "LLT", "::", "vector", "(", "", ",", "", ")", ";", "for", "(", "int", "I", "=", "AddrIdx", ";", "I", "<", "AddrIdx", "+", "NumVAddrs", ";", "++", "I", ")", "{", "Register", "AddrReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "I", "<", "DimIdx", ")", "{", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "else", "{", "if", "(", "(", "(", "I", "+", "", ")", ">=", "(", "AddrIdx", "+", "NumVAddrs", ")", ")", "||", "(", "(", "NumGradients", "/", "", ")", "%", "", "==", "", "&&", "(", "I", "==", "DimIdx", "+", "(", "NumGradients", "/", "", ")", "-", "", "||", "I", "==", "DimIdx", "+", "NumGradients", "-", "", ")", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPULegalizerInfo40", "Func": "packImageA16AddressToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42715, "Length": 207, "Cover_Rate": 0.8346774193548387} {"Template_token": ["", "static", "void", "bitcastToS16Vector", "(", "MachineIRBuilder", "&", "B", ",", "Register", "DstReg", ",", "ArrayRef", "<", "Register", ">", "UnmergeParts", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "const", "LLT", "V2S16", "=", "LLT", "::", "vector", "(", "", ",", "", ")", ";", "LLT", "TargetTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "int", "NumElts", "=", "UnmergeParts", ".", "size", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "assert", "(", "TargetTy", "==", "V2S16", ")", ";", "B", ".", "buildBitcast", "(", "DstReg", ",", "UnmergeParts", "[", "", "]", ")", ";", "return", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "RemergeParts", "(", "NumElts", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "!=", "NumElts", ";", "++", "I", ")", "RemergeParts", "[", "I", "]", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "UnmergeParts", "[", "I", "]", ")", ".", "getReg", "(", "", ")", ";", "if", "(", "TargetTy", ".", "getSizeInBits", "(", ")", "==", "", "*", "NumElts", ")", "{", "B", ".", "buildConcatVectors", "(", "DstReg", ",", "RemergeParts", ")", ";", "return", ";", "}", "const", "LLT", "V3S16", "=", "LLT", "::", "vector", "(", "", ",", "", ")", ";"], "ground_truth": ["const", "LLT", "V6S16", "=", "LLT", "::", "vector", "(", "", ",", "", ")", ";"], "File": "AMDGPULegalizerInfo41", "Func": "bitcastToS16Vector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42717, "Length": 188, "Cover_Rate": 0.7736625514403292} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadLDSDecl", ")", ";", "}", "if", "(", "!", "TargetLowering", "::", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "!", "TLI", "->", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "InstrInfo", "::", "MO_ABS32_LO", ")", ";", "return", "true", ";", "}", "B", ".", "buildConstant", "(", "DstReg", ",", "MFI", "->", "allocateLDSGlobal", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "GV", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadInit", ")", ";"], "File": "AMDGPULegalizerInfo41", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42718, "Length": 210, "Cover_Rate": 0.4225352112676056} {"Template_token": ["", "MRI", ".", "setRegClass", "(", "Def", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "MRI", ".", "setRegClass", "(", "Use", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "{", "MachineInstr", "*", "Br", "=", "nullptr", ";", "if", "(", "MachineInstr", "*", "BrCond", "=", "verifyCFIntrinsic", "(", "MI", ",", "MRI", ",", "Br", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "B", ".", "setInstr", "(", "*", "BrCond", ")", ";", "MachineBasicBlock", "*", "BrTarget", "=", "BrCond", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "Br", ")", "BrTarget", "=", "Br", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addUse", "(", "Reg", ")", ".", "addMBB", "(", "BrTarget", ")", ";", "if", "(", "Br", ")", "Br", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "BrCond", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeFDIVFastIntrin", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";", "case", "", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "case", "", ":", "{", "B", ".", "setInstr", "(", "MI", ")", ";", "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "", ")", ",", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "", ":", "return", "legalizeSBufferLoad", "(", "MI", ",", "B", ",", "Observer", ")", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "legalizeBufferStore", "(", "MI", ",", "MRI", ",", "B", ",", "false", ",", "false", ")", ";"], "File": "AMDGPULegalizerInfo41", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42719, "Length": 517, "Cover_Rate": 0.44339622641509435} {"Template_token": ["", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "WideDstReg", ")", ";", "int", "NumOps", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "SmallVector", "<", "Register", ",", "", ">", "RemergeParts", "(", "NumOps", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "!=", "NumOps", ";", "++", "I", ")", "RemergeParts", "[", "I", "]", "=", "B", ".", "buildTrunc", "(", "S16", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["B", ".", "buildBuildVector", "(", "DstReg", ",", "RemergeParts", ")", ";"], "File": "AMDGPULegalizerInfo41", "Func": "repackUnpackedD16Load", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42720, "Length": 81, "Cover_Rate": 0.680672268907563} {"Template_token": ["", "static", "void", "truncToS16Vector", "(", "MachineIRBuilder", "&", "B", ",", "Register", "DstReg", ",", "ArrayRef", "<", "Register", ">", "UnmergeParts", ")", "{", "const", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "RemergeParts", "(", "UnmergeParts", ".", "size", "(", ")", ")", ";"], "ground_truth": ["for", "(", "int", "I", "=", "", ",", "E", "=", "UnmergeParts", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RemergeParts", "[", "I", "]", "=", "B", ".", "buildTrunc", "(", "S16", ",", "UnmergeParts", "[", "I", "]", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPULegalizerInfo41", "Func": "truncToS16Vector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42721, "Length": 88, "Cover_Rate": 0.8979591836734694} {"Template_token": ["", "SmallVector", "<", "Register", ",", "", ">", "RemergeParts", "(", "UnmergeParts", ".", "size", "(", ")", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "UnmergeParts", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RemergeParts", "[", "I", "]", "=", "B", ".", "buildTrunc", "(", "S16", ",", "UnmergeParts", "[", "I", "]", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildBuildVector", "(", "DstReg", ",", "RemergeParts", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo41", "Func": "truncToS16Vector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42722, "Length": 69, "Cover_Rate": 0.7040816326530612} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "!", "TargetLowering", "::", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "!", "TLI", "->", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "InstrInfo", "::", "MO_ABS32_LO", ")", ";", "return", "true", ";", "}", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "GV", "->", "hasExternalLinkage", "(", ")", ")", "{", "Type", "*", "Ty", "=", "GV", "->", "getValueType", "(", ")", ";", "if", "(", "B", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Ty", ")", ".", "isZero", "(", ")", ")", "{", "MFI", "->", "setDynLDSAlign", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Sz", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S32", "}", ",", "false", ")", ";", "B", ".", "buildIntToPtr", "(", "DstReg", ",", "Sz", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "B", ".", "buildConstant", "(", "DstReg", ",", "MFI", "->", "allocateLDSGlobal", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadInit", ")", ";", "return", "true", ";", "}"], "ground_truth": ["const", "TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";"], "File": "AMDGPULegalizerInfo45", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42728, "Length": 252, "Cover_Rate": 0.39009287925696595} {"Template_token": ["", "MachineIRBuilder", "&", "B", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "auto", "IntrID", "=", "MI", ".", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrID", ")", "{", "case", "", ":", "case", "", ":", "{", "MachineInstr", "*", "Br", "=", "nullptr", ";", "MachineBasicBlock", "*", "UncondBrTarget", "=", "nullptr", ";", "bool", "Negated", "=", "false", ";", "if", "(", "MachineInstr", "*", "BrCond", "=", "verifyCFIntrinsic", "(", "MI", ",", "MRI", ",", "Br", ",", "UncondBrTarget", ",", "Negated", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "Register", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Use", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "CondBrTarget", "=", "BrCond", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "Negated", ")", "std", "::", "swap", "(", "CondBrTarget", ",", "UncondBrTarget", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "BrCond", "->", "getIterator", "(", ")", ")", ";", "if", "(", "IntrID", "==", "", ")", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "Def", ")", ".", "addUse", "(", "Use", ")", ".", "addMBB", "(", "UncondBrTarget", ")", ";", "}", "else", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "Def", ")", ".", "addUse", "(", "Use", ")", ".", "addMBB", "(", "UncondBrTarget", ")", ".", "addImm", "(", "", ")", ";", "}", "if", "(", "Br", ")", "{", "Br", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "CondBrTarget", ")", ";", "}", "else", "{", "B", ".", "buildBr", "(", "*", "CondBrTarget", ")", ";", "}", "MRI", ".", "setRegClass", "(", "Def", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "MRI", ".", "setRegClass", "(", "Use", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "{", "MachineInstr", "*", "Br", "=", "nullptr", ";", "MachineBasicBlock", "*", "UncondBrTarget", "=", "nullptr", ";", "bool", "Negated", "=", "false", ";", "if", "(", "MachineInstr", "*", "BrCond", "=", "verifyCFIntrinsic", "(", "MI", ",", "MRI", ",", "Br", ",", "UncondBrTarget", ",", "Negated", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "MachineBasicBlock", "*", "CondBrTarget", "=", "BrCond", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Negated", ")", "std", "::", "swap", "(", "CondBrTarget", ",", "UncondBrTarget", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "BrCond", "->", "getIterator", "(", ")", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addUse", "(", "Reg", ")", ".", "addMBB", "(", "UncondBrTarget", ")", ";", "if", "(", "Br", ")", "Br", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "CondBrTarget", ")", ";", "else", "B", ".", "buildBr", "(", "*", "CondBrTarget", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo45", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42730, "Length": 471, "Cover_Rate": 0.35201793721973096} {"Template_token": ["", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "", ")", ")", ";", "Scale", "=", "B", ".", "buildXor", "(", "S1", ",", "CmpNum", ",", "CmpDen", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "{", "Scale", "=", "DivScale1", ".", "getReg", "(", "", ")", ";", "}"], "ground_truth": ["auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Mul", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "Scale", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo46", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42732, "Length": 201, "Cover_Rate": 0.32211538461538464} {"Template_token": ["", "auto", "Mul", "=", "B", ".", "buildMul", "(", "S64", ",", "DivScale1", ".", "getReg", "(", "", ")", ",", "Fma3", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ".", "getReg", "(", "", ")", ",", "Flags", ")", ";", "Register", "Scale", ";", "if", "(", "!", "ST", ".", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "", ")", ")", ";", "Scale", "=", "B", ".", "buildXor", "(", "S1", ",", "CmpNum", ",", "CmpDen", ")", ".", "getReg", "(", "", ")", ";", "}", "else", "{", "Scale", "=", "DivScale1", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo46", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42733, "Length": 202, "Cover_Rate": 0.32371794871794873} {"Template_token": ["", "}", "Register", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "loadInputValue", "(", "QueuePtr", ",", "MIRBuilder", ",", "&", "MFI", "->", "getArgInfo", "(", ")", ".", "QueuePtr", ")", ")", "return", "Register", "(", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ")", ";"], "File": "AMDGPULegalizerInfo51", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42737, "Length": 146, "Cover_Rate": 0.34352941176470586} {"Template_token": ["", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "unsigned", "DestAS", "=", "DstTy", ".", "getAddressSpace", "(", ")", ";", "unsigned", "SrcAS", "=", "SrcTy", ".", "getAddressSpace", "(", ")", ";", "assert", "(", "!", "DstTy", ".", "isVector", "(", ")", ")", ";", "const", "TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getTargetLowering", "(", ")", "->", "isNoopAddrSpaceCast", "(", "SrcAS", ",", "DestAS", ")", ")", "{", "MI", ".", "setDesc", "(", "MIRBuilder", ".", "getTII", "(", ")", ".", "get", "(", "TargetOpcode", "::", "G_BITCAST", ")", ")", ";", "return", "true", ";", "}", "if", "(", "DestAS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "MIRBuilder", ".", "buildExtract", "(", "Dst", ",", "Src", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "uint32_t", "AddrHiVal", "=", "Info", "->", "get32BitAddressHighBits", "(", ")", ";", "auto", "HighAddr", "=", "MIRBuilder", ".", "buildConstant", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS_32BIT", ",", "", ")", ",", "AddrHiVal", ")", ";", "MIRBuilder", ".", "buildMerge", "(", "Dst", ",", "{", "Src", ",", "HighAddr", ".", "getReg", "(", "", ")", "}", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo51", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42738, "Length": 257, "Cover_Rate": 0.39599383667180277} {"Template_token": ["", "}", "if", "(", "SrcAS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "uint32_t", "AddrHiVal", "=", "Info", "->", "get32BitAddressHighBits", "(", ")", ";", "auto", "HighAddr", "=", "MIRBuilder", ".", "buildConstant", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS_32BIT", ",", "", ")", ",", "AddrHiVal", ")", ";", "MIRBuilder", ".", "buildMerge", "(", "Dst", ",", "{", "Src", ",", "HighAddr", ".", "getReg", "(", "", ")", "}", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "assert", "(", "DestAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "auto", "SegmentNull", "=", "MIRBuilder", ".", "buildConstant", "(", "DstTy", ",", "NullVal", ")", ";", "auto", "FlatNull", "=", "MIRBuilder", ".", "buildConstant", "(", "SrcTy", ",", "", ")", ";", "Register", "PtrLo32", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "MIRBuilder", ".", "buildExtract", "(", "PtrLo32", ",", "Src", ",", "", ")", ";", "Register", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "FlatNull", ".", "getReg", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "PtrLo32", ",", "SegmentNull", ".", "getReg", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "SrcAS", "!=", "AS", "::", "LOCAL_ADDRESS", "&&", "SrcAS", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "false", ";"], "File": "AMDGPULegalizerInfo51", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42739, "Length": 241, "Cover_Rate": 0.3713405238828968} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":"], "ground_truth": ["return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";"], "File": "AMDGPULegalizerInfo51", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42740, "Length": 171, "Cover_Rate": 0.7844036697247706} {"Template_token": ["", "return", "false", ";", "}", "case", "", ":", "{", "if", "(", "MachineInstr", "*", "BrCond", "=", "verifyCFIntrinsic", "(", "MI", ",", "MRI", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "B", ".", "setInstr", "(", "*", "BrCond", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addUse", "(", "Reg", ")", ".", "addMBB", "(", "BrCond", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":"], "ground_truth": ["return", "legalizeFDIVFast", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo51", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42741, "Length": 313, "Cover_Rate": 0.5216666666666666} {"Template_token": ["", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "Register", "LiveIn", "=", "getLiveInRegister", "(", "MRI", ",", "Arg", "->", "getRegister", "(", ")", ",", "Ty", ")", ";", "if", "(", "Arg", "->", "isMasked", "(", ")", ")", "{", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "unsigned", "Mask", "=", "Arg", "->", "getMask", "(", ")", ";", "const", "unsigned", "Shift", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "Mask", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "Shift", ")", ";", "auto", "LShr", "=", "B", ".", "buildLShr", "(", "S32", ",", "LiveIn", ",", "ShiftAmt", ")", ";", "B", ".", "buildAnd", "(", "DstReg", ",", "LShr", ",", "B", ".", "buildConstant", "(", "S32", ",", "Mask", ">>", "Shift", ")", ")", ";", "}", "else", "B", ".", "buildCopy", "(", "DstReg", ",", "LiveIn", ")", ";", "if", "(", "!", "MRI", ".", "getVRegDef", "(", "LiveIn", ")", ")", "{", "MachineBasicBlock", "&", "OrigInsBB", "=", "B", ".", "getMBB", "(", ")", ";"], "ground_truth": ["auto", "OrigInsPt", "=", "B", ".", "getInsertPt", "(", ")", ";"], "File": "AMDGPULegalizerInfo51", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42742, "Length": 155, "Cover_Rate": 0.541958041958042} {"Template_token": ["", "bool", "LegalizerInfo", "::", "loadInputValue", "(", "Register", "DstReg", ",", "MachineIRBuilder", "&", "B", ",", "const", "ArgDescriptor", "*", "Arg", ")", "const", "{", "if", "(", "!", "Arg", "->", "isRegister", "(", ")", "||", "!", "Arg", "->", "getRegister", "(", ")", ".", "isValid", "(", ")", ")", "return", "false", ";", "assert", "(", "Arg", "->", "getRegister", "(", ")", ".", "isPhysical", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "Register", "LiveIn", "=", "getLiveInRegister", "(", "MRI", ",", "Arg", "->", "getRegister", "(", ")", ",", "Ty", ")", ";", "if", "(", "Arg", "->", "isMasked", "(", ")", ")", "{", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "unsigned", "Mask", "=", "Arg", "->", "getMask", "(", ")", ";", "const", "unsigned", "Shift", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "Mask", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "Shift", ")", ";", "auto", "LShr", "=", "B", ".", "buildLShr", "(", "S32", ",", "LiveIn", ",", "ShiftAmt", ")", ";", "B", ".", "buildAnd", "(", "DstReg", ",", "LShr", ",", "B", ".", "buildConstant", "(", "S32", ",", "Mask", ">>", "Shift", ")", ")", ";", "}", "else", "B", ".", "buildCopy", "(", "DstReg", ",", "LiveIn", ")", ";", "if", "(", "!", "MRI", ".", "getVRegDef", "(", "LiveIn", ")", ")", "{", "MachineBasicBlock", "&", "OrigInsBB", "=", "B", ".", "getMBB", "(", ")", ";", "auto", "OrigInsPt", "=", "B", ".", "getInsertPt", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "&", "EntryMBB", "=", "B", ".", "getMF", "(", ")", ".", "front", "(", ")", ";"], "File": "AMDGPULegalizerInfo51", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42743, "Length": 235, "Cover_Rate": 0.8216783216783217} {"Template_token": ["", "setAction", "(", "{", "G_CONSTANT", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FMUL", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ZEXT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ZEXT", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTO", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTO", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTOUI", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTOUI", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "for", "(", "LLT", "PtrTy", ":", "AddrSpaces", ")", "{", "LLT", "IdxTy", "=", "LLT", "::", "scalar", "(", "PtrTy", ".", "getSizeInBits", "(", ")", ")", ";", "setAction", "(", "{", "G_GEP", ",", "PtrTy", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "IdxTy", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_ICMP", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalIf", "(", "[", "=", ",", "&", "ST", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "&", "Ty0", "=", "Query", ".", "Types", "[", "", "]", ";", "switch", "(", "Ty0", ".", "getSizeInBits", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SEA_ISLANDS", ")", ";", "case", "", ":", "case", "", ":", "default", ":", "return", "false", ";", "}", "}", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SHL", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "S64", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_EXTRACT_VECTOR_ELT", ",", "G_INSERT_VECTOR_ELT", "}", ")", "{", "getActionDefinitionsBuilder", "(", "Op", ")", ".", "legalIf", "(", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "&", "VecTy", "=", "Query", ".", "Types", "[", "", "]", ";", "const", "LLT", "&", "IdxTy", "=", "Query", ".", "Types", "[", "", "]", ";"], "ground_truth": ["return", "VecTy", ".", "getSizeInBits", "(", ")", "%", "", "==", "", "&&", "VecTy", ".", "getSizeInBits", "(", ")", "<=", "", "&&", "IdxTy", ".", "getSizeInBits", "(", ")", "==", "", ";"], "File": "AMDGPULegalizerInfo52", "Func": "AMDGPULegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42744, "Length": 427, "Cover_Rate": 0.39943872778297473} {"Template_token": ["", "case", "", ":", "return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeFDIVFastIntrin", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";", "case", "", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "case", "", ":", "{", "B", ".", "setInstr", "(", "MI", ")", ";", "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "", ")", ",", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo55", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42749, "Length": 248, "Cover_Rate": 0.3171355498721228} {"Template_token": ["", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S512", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "GlobalPtr", "=", "GetAddrSpacePtr", "(", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "const", "LLT", "ConstantPtr", "=", "GetAddrSpacePtr", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "LLT", "LocalPtr", "=", "GetAddrSpacePtr", "(", "AS", "::", "LOCAL_ADDRESS", ")", ";", "const", "LLT", "FlatPtr", "=", "GetAddrSpacePtr", "(", "AS", ".", "FLAT_ADDRESS", ")", ";", "const", "LLT", "PrivatePtr", "=", "GetAddrSpacePtr", "(", "AS", ".", "PRIVATE_ADDRESS", ")", ";", "const", "LLT", "AddrSpaces", "[", "]", "=", "{", "GlobalPtr", ",", "ConstantPtr", ",", "LocalPtr", ",", "FlatPtr", ",", "PrivatePtr", "}", ";", "setAction", "(", "{", "G_ADD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ASHR", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SUB", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MUL", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_AND", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_OR", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_XOR", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "V2S16", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "", ",", "V2S16", "}", ",", "Legal", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "legalFor", "(", "{", "S32", ",", "S64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_IMPLICIT_DEF", ")", ".", "legalIf", "(", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "return", "Query", ".", "Types", "[", "", "]", ".", "getSizeInBits", "(", ")", "<=", "", ";", "}", ")", ".", "clampScalar", "(", "", ",", "S1", ",", "S512", ")", ";", "getActionDefinitionsBuilder", "(", "G_CONSTANT", ")", ".", "legalFor", "(", "{", "S1", ",", "S32", ",", "S64", "}", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FMUL", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ZEXT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ZEXT", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTO", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTO", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_TOFP", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_TOFP", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTOUI", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTOUI", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "for", "(", "LLT", "PtrTy", ":", "AddrSpaces", ")", "{", "LLT", "IdxTy", "=", "LLT", "::", "scalar", "(", "PtrTy", ".", "getSizeInBits", "(", ")", ")", ";", "setAction", "(", "{", "G_GEP", ",", "PtrTy", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "IdxTy", "}", ",", "Legal", ")", ";", "}"], "ground_truth": ["setAction", "(", "{", "G_ICMP", ",", "S1", "}", ",", "Legal", ")", ";"], "File": "AMDGPULegalizerInfo56", "Func": "AMDGPULegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42750, "Length": 517, "Cover_Rate": 0.44415807560137455} {"Template_token": ["", "static", "bool", "isLegalVOP3PShuffleMask", "(", "ArrayRef", "<", "int", ">", "Mask", ")", "{", "assert", "(", "Mask", ".", "size", "(", ")", "==", "", ")", ";", "if", "(", "Mask", "[", "", "]", "==", "-", "", "||", "Mask", "[", "", "]", "==", "-", "", ")", "return", "true", ";"], "ground_truth": ["return", "(", "(", "Mask", "[", "", "]", "==", "", "||", "Mask", "[", "", "]", "==", "", ")", "&&", "(", "Mask", "[", "", "]", "==", "", "||", "Mask", "[", "", "]", "==", "", ")", ")", "||", "(", "(", "Mask", "[", "", "]", "==", "", "||", "Mask", "[", "", "]", "==", "", ")", "&&", "(", "Mask", "[", "", "]", "==", "", "||", "Mask", "[", "", "]", "==", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo59", "Func": "isLegalVOP3PShuffleMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42756, "Length": 112, "Cover_Rate": 0.9911504424778761} {"Template_token": ["", "assert", "(", "Mask", ".", "size", "(", ")", "==", "", ")", ";", "if", "(", "Mask", "[", "", "]", "==", "-", "", "||", "Mask", "[", "", "]", "==", "-", "", ")", "return", "true", ";", "return", "(", "(", "Mask", "[", "", "]", "==", "", "||", "Mask", "[", "", "]", "==", "", ")", "&&", "(", "Mask", "[", "", "]", "==", "", "||", "Mask", "[", "", "]", "==", "", ")", ")", "||", "(", "(", "Mask", "[", "", "]", "==", "", "||", "Mask", "[", "", "]", "==", "", ")", "&&", "(", "Mask", "[", "", "]", "==", "", "||", "Mask", "[", "", "]", "==", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo59", "Func": "isLegalVOP3PShuffleMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42757, "Length": 102, "Cover_Rate": 0.9026548672566371} {"Template_token": ["", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRINC_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FPTO", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":"], "File": "AMDGPULegalizerInfo59", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42758, "Length": 178, "Cover_Rate": 0.4168618266978923} {"Template_token": ["", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeFDIVFastIntrin", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";", "case", "", ":", "return", "legalizeIsAddrSpace", "(", "MI", ",", "MRI", ",", "B", ",", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "case", "", ":", "{", "B", ".", "setInstr", "(", "MI", ")", ";", "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "", ")", ",", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "", ":", "return", "legalizeSBufferLoad", "(", "MI", ",", "B", ",", "Observer", ")", ";", "case", "", ":", "case", "", ":", "return", "legalizeBufferStore", "(", "MI", ",", "MRI", ",", "B", ",", "false", ",", "false", ")", ";", "case", "", ":", "case", "", ":", "return", "legalizeBufferStore", "(", "MI", ",", "MRI", ",", "B", ",", "false", ",", "true", ")", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "legalizeBufferStore", "(", "MI", ",", "MRI", ",", "B", ",", "true", ",", "true", ")", ";"], "File": "AMDGPULegalizerInfo59", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42759, "Length": 370, "Cover_Rate": 0.33094812164579607} {"Template_token": ["", "if", "(", "SrcTy", "==", "V2S16", "&&", "DstTy", "==", "V2S16", "&&", "isLegalVOP3PShuffleMask", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getShuffleMask", "(", ")", ")", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";", "GISelObserverWrapper", "DummyObserver", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "DummyObserver", ",", "HelperBuilder", ")", ";"], "ground_truth": ["HelperBuilder", ".", "setInstr", "(", "MI", ")", ";"], "File": "AMDGPULegalizerInfo59", "Func": "legalizeShuffleVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42760, "Length": 57, "Cover_Rate": 0.38} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeIntrinsic", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "switch", "(", "MI", ".", "getOperand", "(", "MI", ".", "getNumExplicitDefs", "(", ")", ")", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "{", "if", "(", "MachineInstr", "*", "BrCond", "=", "verifyCFIntrinsic", "(", "MI", ",", "MRI", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "B", ".", "setInstr", "(", "*", "BrCond", ")", ";", "Register", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Use", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "Def", ")", ".", "addUse", "(", "Use", ")", ".", "addMBB", "(", "BrCond", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MRI", ".", "setRegClass", "(", "Def", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "MRI", ".", "setRegClass", "(", "Use", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "{", "if", "(", "MachineInstr", "*", "BrCond", "=", "verifyCFIntrinsic", "(", "MI", ",", "MRI", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "B", ".", "setInstr", "(", "*", "BrCond", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addUse", "(", "Reg", ")", ".", "addMBB", "(", "BrCond", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";", "case", "", ":"], "ground_truth": ["return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "", ")", ";"], "File": "AMDGPULegalizerInfo5", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42763, "Length": 438, "Cover_Rate": 0.7793594306049823} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "IsIEEEOp", "=", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "if", "(", "!", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ")", "return", "!", "IsIEEEOp", ";", "if", "(", "IsIEEEOp", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";", "GISelObserverWrapper", "DummyObserver", ";", "LegalizerHelper", "Helper", "(", "MF", ",", "DummyObserver", ",", "HelperBuilder", ")", ";", "HelperBuilder", ".", "setMBB", "(", "*", "MI", ".", "getParent", "(", ")", ")", ";", "return", "Helper", ".", "lowerFMinNumMaxNum", "(", "MI", ")", "==", "LegalizerHelper", "::", "Legalized", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo5", "Func": "legalizeMinNumMaxNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42764, "Length": 110, "Cover_Rate": 0.8270676691729323} {"Template_token": ["", "bool", "LegalizerInfo", "::", "legalizeMinNumMaxNum", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "IsIEEEOp", "=", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "if", "(", "!", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ")", "return", "!", "IsIEEEOp", ";", "if", "(", "IsIEEEOp", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";"], "ground_truth": ["GISelObserverWrapper", "DummyObserver", ";"], "File": "AMDGPULegalizerInfo5", "Func": "legalizeMinNumMaxNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42765, "Length": 94, "Cover_Rate": 0.706766917293233} {"Template_token": ["", "}", "if", "(", "DestAS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "B", ".", "buildExtract", "(", "Dst", ",", "Src", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "uint32_t", "AddrHiVal", "=", "Info", "->", "get32BitAddressHighBits", "(", ")", ";", "auto", "HighAddr", "=", "B", ".", "buildConstant", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS_32BIT", ",", "", ")", ",", "AddrHiVal", ")", ";", "B", ".", "buildMerge", "(", "Dst", ",", "{", "Src", ",", "HighAddr", "}", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "assert", "(", "DestAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "if", "(", "isKnownNonNull", "(", "Src", ",", "MRI", ",", "TM", ",", "SrcAS", ")", ")", "{", "B", ".", "buildExtract", "(", "Dst", ",", "Src", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "auto", "SegmentNull", "=", "B", ".", "buildConstant", "(", "DstTy", ",", "NullVal", ")", ";", "auto", "FlatNull", "=", "B", ".", "buildConstant", "(", "SrcTy", ",", "", ")", ";", "auto", "PtrLo32", "=", "B", ".", "buildExtract", "(", "DstTy", ",", "Src", ",", "", ")", ";", "auto", "CmpRes", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "LLT", "::", "scalar", "(", "", ")", ",", "Src", ",", "FlatNull", ".", "getReg", "(", "", ")", ")", ";", "B", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "PtrLo32", ",", "SegmentNull", ".", "getReg", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "!=", "AS", "::", "LOCAL_ADDRESS", "&&", "SrcAS", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasFlatAddressSpace", "(", ")", ")", "return", "false", ";", "Register", "ApertureReg", "=", "getSegmentAperture", "(", "SrcAS", ",", "MRI", ",", "B", ")", ";", "if", "(", "!", "ApertureReg", ".", "isValid", "(", ")", ")", "return", "false", ";", "Register", "SrcAsInt", "=", "B", ".", "buildPtrToInt", "(", "S32", ",", "Src", ")", ".", "getReg", "(", "", ")", ";", "auto", "BuildPtr", "=", "B", ".", "buildMerge", "(", "DstTy", ",", "{", "SrcAsInt", ",", "ApertureReg", "}", ")", ";", "if", "(", "isKnownNonNull", "(", "Src", ",", "MRI", ",", "TM", ",", "SrcAS", ")", ")", "{", "B", ".", "buildCopy", "(", "Dst", ",", "BuildPtr", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["auto", "SegmentNull", "=", "B", ".", "buildConstant", "(", "SrcTy", ",", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ")", ";"], "File": "AMDGPULegalizerInfo61", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42768, "Length": 406, "Cover_Rate": 0.632398753894081} {"Template_token": ["", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "unsigned", "ApertureReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "unsigned", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "G_SHL", ")", ".", "addDef", "(", "ApertureReg", ")", ".", "addUse", "(", "GetReg", ")", ".", "addUse", "(", "ShiftAmt", ".", "getReg", "(", "", ")", ")", ";", "return", "ApertureReg", ";", "}", "unsigned", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "QueuePtr", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ")", ";", "unsigned", "LoadResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "unsigned", "LoadAddr", "=", "", ";", "MIRBuilder", ".", "materializeGEP", "(", "LoadAddr", ",", "QueuePtr", ",", "LLT", "::", "scalar", "(", "", ")", ",", "StructOffset", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildLoad", "(", "LoadResult", ",", "LoadAddr", ",", "*", "MMO", ")", ";"], "File": "AMDGPULegalizerInfo62", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42772, "Length": 295, "Cover_Rate": 0.7375} {"Template_token": ["", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "unsigned", "DestAS", "=", "DstTy", ".", "getAddressSpace", "(", ")", ";", "unsigned", "SrcAS", "=", "SrcTy", ".", "getAddressSpace", "(", ")", ";", "assert", "(", "!", "DstTy", ".", "isVector", "(", ")", ")", ";", "const", "TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getTargetLowering", "(", ")", "->", "isNoopAddrSpaceCast", "(", "SrcAS", ",", "DestAS", ")", ")", "{", "MI", ".", "setDesc", "(", "MIRBuilder", ".", "getTII", "(", ")", ".", "get", "(", "TargetOpcode", "::", "G_BITCAST", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "assert", "(", "DestAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "auto", "SegmentNull", "=", "MIRBuilder", ".", "buildConstant", "(", "DstTy", ",", "NullVal", ")", ";", "auto", "FlatNull", "=", "MIRBuilder", ".", "buildConstant", "(", "SrcTy", ",", "", ")", ";", "unsigned", "PtrLo32", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "MIRBuilder", ".", "buildExtract", "(", "PtrLo32", ",", "Src", ",", "", ")", ";", "unsigned", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "FlatNull", ".", "getReg", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "PtrLo32", ",", "SegmentNull", ".", "getReg", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "SrcAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "SrcAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "auto", "SegmentNull", "=", "MIRBuilder", ".", "buildConstant", "(", "SrcTy", ",", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ")", ";", "auto", "FlatNull", "=", "MIRBuilder", ".", "buildConstant", "(", "DstTy", ",", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ")", ";", "unsigned", "ApertureReg", "=", "getSegmentAperture", "(", "DestAS", ",", "MRI", ",", "MIRBuilder", ")", ";", "unsigned", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "SegmentNull", ".", "getReg", "(", "", ")", ")", ";", "unsigned", "BuildPtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "unsigned", "SrcAsInt", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "G_PTRTOINT", ")", ".", "addDef", "(", "SrcAsInt", ")", ".", "addUse", "(", "Src", ")", ";", "MIRBuilder", ".", "buildMerge", "(", "BuildPtr", ",", "{", "SrcAsInt", ",", "ApertureReg", "}", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "BuildPtr", ",", "FlatNull", ".", "getReg", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo62", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42773, "Length": 456, "Cover_Rate": 0.9011857707509882} {"Template_token": ["", "const", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "", ")", ";", "auto", "Lt0", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Src", ",", "Zero", ")", ";", "auto", "NeTrunc", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_ONE", ",", "S1", ",", "Src", ",", "Trunc", ")", ";", "auto", "And", "=", "B", ".", "buildAnd", "(", "S1", ",", "Lt0", ",", "NeTrunc", ")", ";", "auto", "Add", "=", "B", ".", "buildSelect", "(", "S64", ",", "And", ",", "One", ",", "Zero", ")", ";", "B", ".", "buildFAdd", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Trunc", ",", "Add", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo62", "Func": "legalizeFceil", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42774, "Length": 102, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "assert", "(", "Ty", ".", "isScalar", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", ";", "APFloat", "C1Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "", ")", ";", "APFloat", "C2Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "", ")", ";", "auto", "C1", "=", "MIRBuilder", ".", "buildFConstant", "(", "Ty", ",", "C1Val", ")", ";", "auto", "CopySign", "=", "MIRBuilder", ".", "buildFCopysign", "(", "Ty", ",", "C1", ",", "Src", ")", ";", "auto", "Tmp1", "=", "MIRBuilder", ".", "buildFAdd", "(", "Ty", ",", "Src", ",", "CopySign", ")", ";", "auto", "Tmp2", "=", "MIRBuilder", ".", "buildFSub", "(", "Ty", ",", "Tmp1", ",", "CopySign", ")", ";", "auto", "C2", "=", "MIRBuilder", ".", "buildFConstant", "(", "Ty", ",", "C2Val", ")", ";"], "ground_truth": ["auto", "Fabs", "=", "MIRBuilder", ".", "buildFAbs", "(", "Ty", ",", "Src", ")", ";"], "File": "AMDGPULegalizerInfo62", "Func": "legalizeFrint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42775, "Length": 129, "Cover_Rate": 0.591743119266055} {"Template_token": ["", "APFloat", "C2Val", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "", ")", ";", "auto", "C1", "=", "MIRBuilder", ".", "buildFConstant", "(", "Ty", ",", "C1Val", ")", ";", "auto", "CopySign", "=", "MIRBuilder", ".", "buildFCopysign", "(", "Ty", ",", "C1", ",", "Src", ")", ";", "auto", "Tmp1", "=", "MIRBuilder", ".", "buildFAdd", "(", "Ty", ",", "Src", ",", "CopySign", ")", ";", "auto", "Tmp2", "=", "MIRBuilder", ".", "buildFSub", "(", "Ty", ",", "Tmp1", ",", "CopySign", ")", ";", "auto", "C2", "=", "MIRBuilder", ".", "buildFConstant", "(", "Ty", ",", "C2Val", ")", ";", "auto", "Fabs", "=", "MIRBuilder", ".", "buildFAbs", "(", "Ty", ",", "Src", ")", ";", "auto", "Cond", "=", "MIRBuilder", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "LLT", "::", "scalar", "(", "", ")", ",", "Fabs", ",", "C2", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Cond", ",", "Src", ",", "Tmp2", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo62", "Func": "legalizeFrint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42776, "Length": 138, "Cover_Rate": 0.6330275229357798} {"Template_token": ["", "assert", "(", "MRI", ".", "getType", "(", "Src", ")", "==", "S64", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "Src", ")", ";", "unsigned", "Hi", "=", "Unmerge", ".", "getReg", "(", "", ")", ";", "auto", "Exp", "=", "extractF64Exponent", "(", "Hi", ",", "B", ")", ";", "const", "unsigned", "FractBits", "=", "", ";", "const", "auto", "SignBitMask", "=", "B", ".", "buildConstant", "(", "S32", ",", "UINT32_C", "(", "", ")", "<<", "", ")", ";", "auto", "SignBit", "=", "B", ".", "buildAnd", "(", "S32", ",", "Hi", ",", "SignBitMask", ")", ";", "const", "auto", "FractMask", "=", "B", ".", "buildConstant", "(", "S64", ",", "(", "UINT64_C", "(", "", ")", "<<", "FractBits", ")", "-", "", ")", ";", "const", "auto", "Zero32", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "SignBit64", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Zero32", ".", "getReg", "(", "", ")", ",", "SignBit", ".", "getReg", "(", "", ")", "}", ")", ";"], "ground_truth": ["auto", "Shr", "=", "B", ".", "buildAShr", "(", "S64", ",", "FractMask", ",", "Exp", ")", ";"], "File": "AMDGPULegalizerInfo62", "Func": "legalizeIntrinsicTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42777, "Length": 161, "Cover_Rate": 0.45738636363636365} {"Template_token": ["", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "Src", ")", "==", "S64", "&&", "MRI", ".", "getType", "(", "Dst", ")", "==", "S64", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "Src", ")", ";", "auto", "CvtHi", "=", "Signed", "?", "B", ".", "buildTOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "", ")", ")", ":", "B", ".", "buildUITOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "CvtLo", "=", "B", ".", "buildUITOFP", "(", "S64", ",", "Unmerge", ".", "getReg", "(", "", ")", ")", ";", "auto", "ThirtyTwo", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "LdExp", "=", "B", ".", "buildIntrinsic", "(", "", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "CvtHi", ".", "getReg", "(", "", ")", ")", ".", "addUse", "(", "ThirtyTwo", ".", "getReg", "(", "", ")", ")", ";", "B", ".", "buildFAdd", "(", "Dst", ",", "LdExp", ",", "CvtLo", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo62", "Func": "legalizeITOFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42778, "Length": 202, "Cover_Rate": 0.8523206751054853} {"Template_token": ["", "LLT", "StoreVT", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "assert", "(", "StoreVT", ".", "isVector", "(", ")", "&&", "StoreVT", ".", "getElementType", "(", ")", "==", "S16", ")", ";", "if", "(", "ST", ".", "hasUnpackedD16VMem", "(", ")", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S16", ",", "Reg", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "WideRegs", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "WideRegs", ".", "push_back", "(", "B", ".", "buildAnyExt", "(", "S32", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "", ")", ")", ";", "int", "NumElts", "=", "StoreVT", ".", "getNumElements", "(", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "NumElts", ",", "S32", ")", ",", "WideRegs", ")", ".", "getReg", "(", "", ")", ";", "}", "if", "(", "ImageStore", "&&", "ST", ".", "hasImageStoreD16Bug", "(", ")", ")", "{", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "PackedRegs", ";", "Reg", "=", "B", ".", "buildBitcast", "(", "S32", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "PackedRegs", ".", "push_back", "(", "Reg", ")", ";", "PackedRegs", ".", "resize", "(", "", ",", "B", ".", "buildUndef", "(", "S32", ")", ".", "getReg", "(", "", ")", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "", ",", "S32", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo6", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42784, "Length": 231, "Cover_Rate": 0.4215328467153285} {"Template_token": ["", "}", "if", "(", "ImageStore", "&&", "ST", ".", "hasImageStoreD16Bug", "(", ")", ")", "{", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "PackedRegs", ";", "Reg", "=", "B", ".", "buildBitcast", "(", "S32", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "PackedRegs", ".", "push_back", "(", "Reg", ")", ";", "PackedRegs", ".", "resize", "(", "", ",", "B", ".", "buildUndef", "(", "S32", ")", ".", "getReg", "(", "", ")", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "", ",", "S32", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "", ")", ";", "}", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "PackedRegs", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S16", ",", "Reg", ")", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "PackedRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";", "PackedRegs", ".", "resize", "(", "", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", ")", ";", "Reg", "=", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "", ",", "S16", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "", ")", ";", "return", "B", ".", "buildBitcast", "(", "LLT", "::", "vector", "(", "", ",", "S32", ")", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "}"], "ground_truth": ["if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "", ")", "{"], "File": "AMDGPULegalizerInfo6", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42785, "Length": 239, "Cover_Rate": 0.43613138686131386} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getTargetLowering", "(", ")", "->", "isNoopAddrSpaceCast", "(", "SrcAS", ",", "DestAS", ")", ")", "{", "MI", ".", "setDesc", "(", "MIRBuilder", ".", "getTII", "(", ")", ".", "get", "(", "TargetOpcode", "::", "G_BITCAST", ")", ")", ";", "return", "true", ";", "}", "if", "(", "DestAS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "MIRBuilder", ".", "buildExtract", "(", "Dst", ",", "Src", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "uint32_t", "AddrHiVal", "=", "Info", "->", "get32BitAddressHighBits", "(", ")", ";", "auto", "HighAddr", "=", "MIRBuilder", ".", "buildConstant", "(", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS_32BIT", ",", "", ")", ",", "AddrHiVal", ")", ";", "MIRBuilder", ".", "buildMerge", "(", "Dst", ",", "{", "Src", ",", "HighAddr", ".", "getReg", "(", "", ")", "}", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "assert", "(", "DestAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "auto", "SegmentNull", "=", "MIRBuilder", ".", "buildConstant", "(", "DstTy", ",", "NullVal", ")", ";", "auto", "FlatNull", "=", "MIRBuilder", ".", "buildConstant", "(", "SrcTy", ",", "", ")", ";", "Register", "PtrLo32", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "MIRBuilder", ".", "buildExtract", "(", "PtrLo32", ",", "Src", ",", "", ")", ";", "Register", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "FlatNull", ".", "getReg", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "PtrLo32", ",", "SegmentNull", ".", "getReg", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "!=", "AS", "::", "LOCAL_ADDRESS", "&&", "SrcAS", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasFlatAddressSpace", "(", ")", ")", "return", "false", ";", "auto", "SegmentNull", "=", "MIRBuilder", ".", "buildConstant", "(", "SrcTy", ",", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ")", ";", "auto", "FlatNull", "=", "MIRBuilder", ".", "buildConstant", "(", "DstTy", ",", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ")", ";", "Register", "ApertureReg", "=", "getSegmentAperture", "(", "DestAS", ",", "MRI", ",", "MIRBuilder", ")", ";"], "ground_truth": ["Register", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";"], "File": "AMDGPULegalizerInfo72", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42789, "Length": 395, "Cover_Rate": 0.6200941915227629} {"Template_token": ["", "setAction", "(", "{", "G_GEP", ",", "S64", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_EXTRACT_VECTOR_ELT", ",", "G_INSERT_VECTOR_ELT", "}", ")", "{", "getActionDefinitionsBuilder", "(", "Op", ")", ".", "legalIf", "(", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "&", "VecTy", "=", "Query", ".", "Types", "[", "", "]", ";", "const", "LLT", "&", "IdxTy", "=", "Query", ".", "Types", "[", "", "]", ";", "return", "VecTy", ".", "getSizeInBits", "(", ")", "%", "", "==", "", "&&", "VecTy", ".", "getSizeInBits", "(", ")", "<=", "", "&&", "IdxTy", ".", "getSizeInBits", "(", ")", "==", "", ";", "}", ")", ";", "}", "getActionDefinitionsBuilder", "(", "{", "G_EXTRACT", ",", "G_INSERT", "}", ")", ".", "legalIf", "(", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "&", "Ty0", "=", "Query", ".", "Types", "[", "", "]", ";", "const", "LLT", "&", "Ty1", "=", "Query", ".", "Types", "[", "", "]", ";", "return", "(", "Ty0", ".", "getSizeInBits", "(", ")", "%", "", "==", "", ")", "&&", "(", "Ty1", ".", "getSizeInBits", "(", ")", "%", "", "==", "", ")", ";", "}", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_MERGE_VALUES", ",", "G_UNMERGE_VALUES", "}", ")", "{", "unsigned", "BigTyIdx", "=", "Op", "==", "G_MERGE_VALUES", "?", "", ":", "", ";", "unsigned", "LitTyIdx", "=", "Op", "==", "G_MERGE_VALUES", "?", "", ":", "", ";", "getActionDefinitionsBuilder", "(", "Op", ")", ".", "legalIf", "(", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "&", "BigTy", "=", "Query", ".", "Types", "[", "BigTyIdx", "]", ";", "const", "LLT", "&", "LitTy", "=", "Query", ".", "Types", "[", "LitTyIdx", "]", ";", "return", "BigTy", ".", "getSizeInBits", "(", ")", "%", "", "==", "", "&&", "LitTy", ".", "getSizeInBits", "(", ")", "%", "", "==", "", "&&", "BigTy", ".", "getSizeInBits", "(", ")", "<=", "", ";", "}", ")", ".", "fewerElementsIf", "(", "[", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "return", "true", ";", "}", ",", "[", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "return", "std", "::", "make_pair", "(", "", ",", "Query", ".", "Types", "[", "", "]", ".", "getElementType", "(", ")", ")", ";", "}", ")", ".", "fewerElementsIf", "(", "[", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "return", "true", ";", "}", ",", "[", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "return", "std", "::", "make_pair", "(", "", ",", "Query", ".", "Types", "[", "", "]", ".", "getElementType", "(", ")", ")", ";", "}", ")", ";", "}", "computeTables", "(", ")", ";", "verify", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo74", "Func": "AMDGPULegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42791, "Length": 385, "Cover_Rate": 0.336832895888014} {"Template_token": ["", "const", "unsigned", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "MemTy", "=", "MMO", "->", "getMemoryType", "(", ")", ";", "const", "Align", "MemAlign", "=", "MMO", "->", "getAlign", "(", ")", ";", "const", "unsigned", "MemSize", "=", "MemTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "AlignInBits", "=", "", "*", "MemAlign", ".", "value", "(", ")", ";", "if", "(", "shouldWidenLoad", "(", "ST", ",", "MemTy", ",", "AlignInBits", ",", "AddrSpace", ",", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "const", "unsigned", "WideMemSize", "=", "PowerOf2Ceil", "(", "MemSize", ")", ";", "if", "(", "WideMemSize", "==", "ValSize", ")", "{", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "MachineMemOperand", "*", "WideMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MMO", ",", "", ",", "WideMemSize", "/", "", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "setMemRefs", "(", "MF", ",", "{", "WideMMO", "}", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "ValSize", ">", "WideMemSize", ")", "return", "false", ";", "LLT", "WideTy", "=", "widenToNextPowerOf2", "(", "ValTy", ")", ";", "Register", "WideLoad", ";", "if", "(", "!", "WideTy", ".", "isVector", "(", ")", ")", "{", "WideLoad", "=", "B", ".", "buildLoadFromOffset", "(", "WideTy", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "buildTrunc", "(", "ValReg", ",", "WideLoad", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPULegalizerInfo76", "Func": "legalizeLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42796, "Length": 212, "Cover_Rate": 0.4274193548387097} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "Intr", "->", "VAddrStart", ";", "I", "<", "EndIdx", ";", "I", "++", ")", "{", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", ")", ";", "if", "(", "!", "SrcOp", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "AddrReg", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "||", "(", "I", ">=", "Intr", "->", "GradientStart", "&&", "I", "<", "Intr", "->", "CoordStart", "&&", "!", "IsG16", ")", "||", "(", "I", ">=", "Intr", "->", "CoordStart", "&&", "!", "IsA16", ")", ")", "{", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "&&", "IsA16", "&&", "(", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "AddrReg", ")", "==", "S16", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "}", "else", "{", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "}", "else", "{", "if", "(", "(", "(", "I", "+", "", ")", ">=", "EndIdx", ")", "||", "(", "(", "Intr", "->", "NumGradients", "/", "", ")", "%", "", "==", "", "&&", "(", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "(", "Intr", "->", "NumGradients", "/", "", ")", "-", "", ")", "||", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "Intr", "->", "NumGradients", "-", "", ")", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "", ")", ".", "isReg", "(", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "}", "else", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "", ")", ".", "getReg", "(", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["++", "I", ";"], "File": "AMDGPULegalizerInfo76", "Func": "packImage16bitOpsToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42797, "Length": 340, "Cover_Rate": 0.8272506082725061} {"Template_token": ["", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", ")", ";", "if", "(", "!", "SrcOp", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "AddrReg", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "||", "(", "I", ">=", "Intr", "->", "GradientStart", "&&", "I", "<", "Intr", "->", "CoordStart", "&&", "!", "IsG16", ")", "||", "(", "I", ">=", "Intr", "->", "CoordStart", "&&", "!", "IsA16", ")", ")", "{", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "&&", "IsA16", "&&", "(", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "AddrReg", ")", "==", "S16", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "", ")", "}", ")", ".", "getReg", "(", "", ")", ")", ";", "}", "else", "{", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "}", "else", "{"], "ground_truth": ["if", "(", "(", "(", "I", "+", "", ")", ">=", "EndIdx", ")", "||", "(", "(", "Intr", "->", "NumGradients", "/", "", ")", "%", "", "==", "", "&&", "(", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "(", "Intr", "->", "NumGradients", "/", "", ")", "-", "", ")", "||", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "Intr", "->", "NumGradients", "-", "", ")", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "", ")", ".", "isReg", "(", ")", ")", "{"], "File": "AMDGPULegalizerInfo76", "Func": "packImage16bitOpsToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42798, "Length": 248, "Cover_Rate": 0.6034063260340633} {"Template_token": ["", "using", "namespace", "TargetOpcode", ";", "const", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "V2S16", "=", "LLT", "::", "vector", "(", "", ",", "", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "P1", "=", "LLT", "::", "pointer", "(", "", ",", "", ")", ";", "const", "LLT", "P2", "=", "LLT", "::", "pointer", "(", "", ",", "", ")", ";", "setAction", "(", "{", "G_ADD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_AND", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "V2S16", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "", ",", "V2S16", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S32", "}", ",", "Legal", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_CONSTANT", ",", "S64", "}", ",", "Legal", ")", ";"], "File": "AMDGPULegalizerInfo79", "Func": "AMDGPULegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42802, "Length": 179, "Cover_Rate": 0.3792372881355932} {"Template_token": ["", "SimplifyLibCalls", "(", "const", "TargetOptions", "&", "Opt", "=", "TargetOptions", "(", ")", ")", ":", "FunctionPass", "(", "ID", ")", ",", "Options", "(", "Opt", ")", "{"], "ground_truth": ["initializeSimplifyLibCallsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "AMDGPULibCalls10", "Func": "AMDGPUSimplifyLibCalls", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42806, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createSimplifyLibCallsPass", "(", "const", "TargetOptions", "&", "Opt", ")", "{"], "ground_truth": ["return", "new", "SimplifyLibCalls", "(", "Opt", ")", ";"], "File": "AMDGPULibCalls10", "Func": "createAMDGPUSimplifyLibCallsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42807, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createSimplifyLibCallsPass", "(", "const", "TargetOptions", "&", "Opt", ")", "{"], "ground_truth": ["return", "new", "SimplifyLibCalls", "(", "Opt", ")", ";"], "File": "AMDGPULibCalls10", "Func": "createAMDGPUSimplifyLibCallsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42808, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "CallInst", "*", "CreateCallEx", "(", "IRB", "&", "B", ",", "Value", "*", "Callee", ",", "Value", "*", "Arg", ",", "const", "Twine", "&", "Name", "=", "", ")", "{", "CallInst", "*", "R", "=", "B", ".", "CreateCall", "(", "Callee", ",", "Arg", ",", "Name", ")", ";"], "ground_truth": ["if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ")", ")", "R", "->", "setCallingConv", "(", "F", "->", "getCallingConv", "(", ")", ")", ";"], "File": "AMDGPULibCalls10", "Func": "CreateCallEx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42809, "Length": 64, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "CallInst", "*", "R", "=", "B", ".", "CreateCall", "(", "Callee", ",", "{", "Arg1", ",", "Arg2", "}", ",", "Name", ")", ";"], "ground_truth": ["if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ")", ")", "R", "->", "setCallingConv", "(", "F", "->", "getCallingConv", "(", ")", ")", ";"], "File": "AMDGPULibCalls10", "Func": "CreateCallEx2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42810, "Length": 44, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_recip", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_DIVIDE", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "HALF", ")", "&&", "", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_divide", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_POW", ":", "case", "LibFunc", "::", "EI_POWR", ":", "case", "LibFunc", "::", "EI_POWN", ":", "return", "fold_pow", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_ROOTN", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_rootn", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_FMA", ":", "case", "LibFunc", "::", "EI_MAD", ":", "case", "LibFunc", "::", "EI_NFMA", ":"], "ground_truth": ["return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_fma_mad", "(", "CI", ",", "B", ",", "FInfo", ")", ";"], "File": "AMDGPULibCalls10", "Func": "fold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42811, "Length": 161, "Cover_Rate": 0.32525252525252524} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "auto", "*", "F", "=", "LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "Args", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", ")", ";"], "File": "AMDGPULibCalls10", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42813, "Length": 153, "Cover_Rate": 0.3005893909626719} {"Template_token": ["", "auto", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "std", "::", "string", "Name", "=", "Callee", "->", "getName", "(", ")", ";", "auto", "NumArg", "=", "CI", "->", "getNumArgOperands", "(", ")", ";", "if", "(", "NumArg", "!=", "", "&&", "NumArg", "!=", "", ")", "return", "false", ";", "auto", "*", "PacketSize", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "", ")", ";", "auto", "*", "PacketAlign", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "PacketSize", ")", "||", "!", "isa", "<", "ConstantInt", ">", "(", "PacketAlign", ")", ")", "return", "false", ";", "unsigned", "Size", "=", "cast", "<", "ConstantInt", ">", "(", "PacketSize", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "PacketAlign", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Size", "!=", "Align", "||", "!", "isPowerOf2_32", "(", "Size", ")", ")", "return", "false", ";", "Type", "*", "PtrElemTy", ";", "if", "(", "Size", "<=", "", ")", "PtrElemTy", "=", "Type", "::", "getIntNTy", "(", "Ctx", ",", "Size", "*", "", ")", ";", "else", "PtrElemTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "Size", "/", "", ")", ";", "unsigned", "PtrArgLoc", "=", "CI", "->", "getNumArgOperands", "(", ")", "-", "", ";", "auto", "PtrArg", "=", "CI", "->", "getArgOperand", "(", "PtrArgLoc", ")", ";", "unsigned", "PtrArgAS", "=", "PtrArg", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "auto", "*", "PtrTy", "=", "llvm", "::", "PointerType", "::", "get", "(", "PtrElemTy", ",", "PtrArgAS", ")", ";", "SmallVector", "<", "llvm", "::", "Type", "*", ",", "", ">", "ArgTys", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "auto", "*", "F", "=", "LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "Args", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", ")", ";", "Args", ".", "push_back", "(", "BCast", ")", ";"], "ground_truth": ["auto", "*", "NCI", "=", "B", ".", "CreateCall", "(", "F", ",", "Args", ")", ";"], "File": "AMDGPULibCalls10", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42814, "Length": 412, "Cover_Rate": 0.8094302554027505} {"Template_token": ["", "Value", "*", "opr0", "=", "CI", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "ConstantFP", "*", "CF", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr0", ")", ")", "{", "Value", "*", "nval", "=", "B", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "CF", "->", "getType", "(", ")", ",", "", ")", ",", "opr0", ",", "", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "nval", "<<", "", ")", ";"], "ground_truth": ["replaceCall", "(", "nval", ")", ";"], "File": "AMDGPULibCalls10", "Func": "fold_recip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42815, "Length": 76, "Cover_Rate": 0.7238095238095238} {"Template_token": ["", "bool", "LibCalls", "::", "fold_recip", "(", "CallInst", "*", "CI", ",", "IRBuilder", "<", ">", "&", "B", ",", "const", "FuncInfo", "&", "FInfo", ")", "{", "Value", "*", "opr0", "=", "CI", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "ConstantFP", "*", "CF", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr0", ")", ")", "{", "Value", "*", "nval", "=", "B", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "CF", "->", "getType", "(", ")", ",", "", ")", ",", "opr0", ",", "", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "nval", "<<", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls10", "Func": "fold_recip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42816, "Length": 105, "Cover_Rate": 1.0} {"Template_token": ["", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "replaceCall", "(", "opr0", ")", ";", "return", "true", ";", "}", "if", "(", "ci_opr1", "==", "", ")", "{", "std", "::", "vector", "<", "const", "Type", "*", ">", "ParamsTys", ";", "ParamsTys", ".", "push_back", "(", "opr0", "->", "getType", "(", ")", ")", ";", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "Constant", "*", "FPExpr", "=", "getFunction", "(", "M", ",", "LibFunc", "(", "LibFunc", "::", "EI_SQRT", ",", "FInfo", ")", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ci_opr1", "==", "", ")", "{"], "ground_truth": ["Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";"], "File": "AMDGPULibCalls10", "Func": "fold_rootn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42817, "Length": 149, "Cover_Rate": 0.3170212765957447} {"Template_token": ["", "int", "ci_opr1", "=", "(", "int", ")", "CINT", "->", "getSExtValue", "(", ")", ";", "if", "(", "ci_opr1", "==", "", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "replaceCall", "(", "opr0", ")", ";", "return", "true", ";", "}", "if", "(", "ci_opr1", "==", "", ")", "{", "std", "::", "vector", "<", "const", "Type", "*", ">", "ParamsTys", ";", "ParamsTys", ".", "push_back", "(", "opr0", "->", "getType", "(", ")", ")", ";", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "Constant", "*", "FPExpr", "=", "getFunction", "(", "M", ",", "LibFunc", "(", "LibFunc", "::", "EI_SQRT", ",", "FInfo", ")", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ci_opr1", "==", "", ")", "{", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "Constant", "*", "FPExpr", "=", "getFunction", "(", "M", ",", "LibFunc", "(", "LibFunc", "::", "EI_CBRT", ",", "FInfo", ")", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";"], "ground_truth": ["Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";"], "File": "AMDGPULibCalls10", "Func": "fold_rootn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42818, "Length": 223, "Cover_Rate": 0.474468085106383} {"Template_token": ["", "CArgVal", "->", "replaceAllUsesWith", "(", "AvailableVal", ")", ";", "if", "(", "CArgVal", "->", "getNumUses", "(", ")", "==", "", ")", "LI", "->", "eraseFromParent", "(", ")", ";", "CArgVal", "=", "CI", "->", "getArgOperand", "(", "", ")", ";", "}", "}", "}", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "fInfo", ".", "setId", "(", "isSin", "?", "LibFunc", "::", "EI_COS", ":", "LibFunc", "::", "EI_N", ")", ";", "std", "::", "string", "const", "PairName", "=", "fInfo", ".", "mangle", "(", ")", ";", "CallInst", "*", "UI", "=", "nullptr", ";", "for", "(", "User", "*", "U", ":", "CArgVal", "->", "users", "(", ")", ")", "{", "CallInst", "*", "XI", "=", "dyn_cast_or_null", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "!", "XI", "||", "XI", "==", "CI", "||", "XI", "->", "getParent", "(", ")", "!=", "CBB", ")", "continue", ";", "Function", "*", "UCallee", "=", "XI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "UCallee", "||", "!", "UCallee", "->", "getName", "(", ")", ".", "equals", "(", "PairName", ")", ")", "continue", ";", "BasicBlock", "::", "iterator", "BBI", "=", "CI", "->", "getIterator", "(", ")", ";", "if", "(", "BBI", "==", "CI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "break", ";", "--", "BBI", ";", "for", "(", "int", "I", "=", "MaxScan", ";", "I", ">", "", "&&", "BBI", "!=", "CBB", "->", "begin", "(", ")", ";", "--", "BBI", ",", "--", "I", ")", "{", "if", "(", "cast", "<", "Instruction", ">", "(", "BBI", ")", "==", "XI", ")", "{", "UI", "=", "XI", ";", "break", ";", "}", "}", "if", "(", "UI", ")", "break", ";", "}", "if", "(", "!", "UI", ")", "return", "false", ";", "LibFunc", "nf", "(", "LibFunc", "::", "EI_NCOS", ",", "fInfo", ")", ";", "nf", ".", "getLeads", "(", ")", "[", "", "]", ".", "PtrKind", "=", "LibFunc", "::", "GENERIC", ";", "Function", "*", "Fsincos", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "getFunction", "(", "M", ",", "nf", ")", ")", ";", "if", "(", "!", "Fsincos", ")", "return", "false", ";", "BasicBlock", "::", "iterator", "ItOld", "=", "B", ".", "GetInsertPoint", "(", ")", ";", "AllocaInst", "*", "Alloc", "=", "insertAlloca", "(", "UI", ",", "B", ",", "", ")", ";", "B", ".", "SetInsertPoint", "(", "UI", ")", ";", "Value", "*", "P", "=", "Alloc", ";", "Type", "*", "PTy", "=", "Fsincos", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "", ")", ";"], "ground_truth": ["const", "AS", "AS", "=", "", "(", "*", "M", ")", ";"], "File": "AMDGPULibCalls10", "Func": "fold_sincos", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42820, "Length": 355, "Cover_Rate": 0.5122655122655123} {"Template_token": ["", "if", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F32", "&&", "(", "getVecSize", "(", "FInfo", ")", "==", "", ")", "&&", "(", "FInfo", ".", "getPrefix", "(", ")", "!=", "LibFunc", "::", "NATIVE", ")", ")", "{", "if", "(", "Constant", "*", "FPExpr", "=", "getNativeFunction", "(", "CI", "->", "getModule", "(", ")", ",", "LibFunc", "(", "LibFunc", "::", "EI_SQRT", ",", "FInfo", ")", ")", ")", "{", "Value", "*", "opr0", "=", "CI", "->", "getArgOperand", "(", "", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULibCalls10", "Func": "fold_sqrt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42821, "Length": 115, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "Constant", "*", "LibCalls", "::", "getFunction", "(", "Module", "*", "M", ",", "const", "FuncInfo", "&", "fInfo", ")", "{", "return", "EnablePreLink", "?", "LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "fInfo", ")", ":", "LibFunc", "::", "getFunction", "(", "M", ",", "fInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls10", "Func": "getFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42822, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "return", "EnablePreLink", "?", "LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "fInfo", ")", ":", "LibFunc", "::", "getFunction", "(", "M", ",", "fInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls10", "Func": "getFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42823, "Length": 22, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "if", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F64", "||", "!", "HasNative", "(", "FInfo", ".", "getId", "(", ")", ")", ")", "return", "nullptr", ";", "FuncInfo", "nf", "=", "FInfo", ";", "nf", ".", "setPrefix", "(", "LibFunc", "::", "NATIVE", ")", ";", "return", "getFunction", "(", "M", ",", "nf", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls10", "Func": "getNativeFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42824, "Length": 47, "Cover_Rate": 0.746031746031746} {"Template_token": ["", "AllocaInst", "*", "Alloc", "=", "B", ".", "CreateAlloca", "(", "RetType", ",", "", ",", "std", "::", "string", "(", "prefix", ")", "+", "UI", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["Alloc", "->", "setAlignment", "(", "UCallee", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "RetType", ")", ")", ";"], "File": "AMDGPULibCalls10", "Func": "insertAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42825, "Length": 46, "Cover_Rate": 0.4144144144144144} {"Template_token": ["", "AllocaInst", "*", "Alloc", "=", "B", ".", "CreateAlloca", "(", "RetType", ",", "", ",", "std", "::", "string", "(", "prefix", ")", "+", "UI", "->", "getName", "(", ")", ")", ";", "Alloc", "->", "setAlignment", "(", "UCallee", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "RetType", ")", ")", ";", "return", "Alloc", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls10", "Func": "insertAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42826, "Length": 50, "Cover_Rate": 0.45045045045045046} {"Template_token": ["", "bool", "LibCalls", "::", "isUnsafeMath", "(", "const", "CallInst", "*", "CI", ")", "const", "{"], "ground_truth": ["if", "(", "auto", "Op", "=", "dyn_cast", "<", "FPMathOperator", ">", "(", "CI", ")", ")", "if", "(", "Op", "->", "hasUnsafeAlgebra", "(", ")", ")", "return", "true", ";"], "File": "AMDGPULibCalls10", "Func": "isUnsafeMath", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42827, "Length": 36, "Cover_Rate": 0.5070422535211268} {"Template_token": ["", "if", "(", "auto", "Op", "=", "dyn_cast", "<", "FPMathOperator", ">", "(", "CI", ")", ")", "if", "(", "Op", "->", "hasUnsafeAlgebra", "(", ")", ")", "return", "true", ";", "const", "Function", "*", "F", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Attribute", "Attr", "=", "F", "->", "getFnAttribute", "(", "", ")", ";"], "ground_truth": ["return", "Attr", ".", "getValueAsString", "(", ")", "==", "", ";"], "File": "AMDGPULibCalls10", "Func": "isUnsafeMath", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42828, "Length": 58, "Cover_Rate": 0.8169014084507042} {"Template_token": ["", "static", "double", "log2", "(", "double", "V", ")", "{", "return", "::", "log2", "(", "V", ")", ";", "return", "log", "(", "V", ")", "/", "", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls10", "Func": "log2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42829, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "static", "double", "log2", "(", "double", "V", ")", "{"], "ground_truth": ["return", "::", "log2", "(", "V", ")", ";"], "File": "AMDGPULibCalls10", "Func": "log2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42830, "Length": 15, "Cover_Rate": 0.625} {"Template_token": ["", "LibFunc", "nf", "=", "FInfo", ";", "nf", ".", "setPrefix", "(", "LibFunc", "::", "NATIVE", ")", ";", "if", "(", "Constant", "*", "FPExpr", "=", "getFunction", "(", "M", ",", "nf", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", ")", ";"], "ground_truth": ["CI", "->", "setCalledFunction", "(", "FPExpr", ")", ";"], "File": "AMDGPULibCalls10", "Func": "replaceWithNative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42831, "Length": 49, "Cover_Rate": 0.3828125} {"Template_token": ["", "if", "(", "!", "EnablePreLink", ")", "Changed", "|=", "setFastFlags", "(", "F", ",", "Options", ")", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ";", "++", "I", ";"], "ground_truth": ["if", "(", "!", "CI", ")", "continue", ";"], "File": "AMDGPULibCalls10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42832, "Length": 72, "Cover_Rate": 0.34951456310679613} {"Template_token": ["", "B", ".", "addAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "B", ".", "hasAttributes", "(", ")", ")", "return", "false", ";", "F", ".", "addAttributes", "(", "AttributeList", "::", "FunctionIndex", ",", "B", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULibCalls10", "Func": "setFastFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42833, "Length": 36, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "B", ".", "addAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "B", ".", "hasAttributes", "(", ")", ")", "return", "false", ";", "F", ".", "addAttributes", "(", "AttributeList", "::", "FunctionIndex", ",", "B", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULibCalls10", "Func": "setFastFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42834, "Length": 36, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "nf", ".", "getLeads", "(", ")", "[", "", "]", ".", "ArgType", "=", "FInfo", ".", "getLeads", "(", ")", "[", "", "]", ".", "ArgType", ";", "nf", ".", "getLeads", "(", ")", "[", "", "]", ".", "VectorSize", "=", "FInfo", ".", "getLeads", "(", ")", "[", "", "]", ".", "VectorSize", ";", "nf", ".", "setPrefix", "(", "LibFunc", "::", "NATIVE", ")", ";", "nf", ".", "setId", "(", "LibFunc", "::", "EI_N", ")", ";", "Constant", "*", "sinExpr", "=", "getFunction", "(", "M", ",", "nf", ")", ";", "nf", ".", "setPrefix", "(", "LibFunc", "::", "NATIVE", ")", ";", "nf", ".", "setId", "(", "LibFunc", "::", "EI_COS", ")", ";", "Constant", "*", "cosExpr", "=", "getFunction", "(", "M", ",", "nf", ")", ";", "if", "(", "sinExpr", "&&", "cosExpr", ")", "{", "Value", "*", "sinval", "=", "CallInst", "::", "Create", "(", "sinExpr", ",", "opr0", ",", "", ",", "aCI", ")", ";", "Value", "*", "cosval", "=", "CallInst", "::", "Create", "(", "cosExpr", ",", "opr0", ",", "", ",", "aCI", ")", ";", "new", "StoreInst", "(", "cosval", ",", "aCI", "->", "getArgOperand", "(", "", ")", ",", "aCI", ")", ";", "DEBUG_WITH_TYPE", "(", "", ",", "dbgs", "(", ")", "<<", "", "<<", "*", "aCI", "<<", "", ")", ";", "replaceCall", "(", "sinval", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPULibCalls10", "Func": "sincosUseNative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42835, "Length": 187, "Cover_Rate": 0.748} {"Template_token": ["", "assert", "(", "eltval", "&&", "", ")", ";", "bool", "found", "=", "false", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "sz", ";", "++", "i", ")", "{", "if", "(", "eltval", "->", "isExactlyValue", "(", "ftbl", "[", "i", "]", ".", "input", ")", ")", "{", "DVal", ".", "push_back", "(", "ftbl", "[", "i", "]", ".", "result", ")", ";", "found", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "found", ")", "{", "return", "false", ";", "}", "}", "LLVMContext", "&", "context", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "Constant", "*", "nval", ";", "if", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F32", ")", "{", "SmallVector", "<", "float", ",", "", ">", "FVal", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "DVal", ".", "size", "(", ")", ";", "++", "i", ")", "{", "FVal", ".", "push_back", "(", "(", "float", ")", "DVal", "[", "i", "]", ")", ";", "}", "ArrayRef", "<", "float", ">", "tmp", "(", "FVal", ")", ";", "nval", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp", ")", ";", "}", "else", "{", "ArrayRef", "<", "double", ">", "tmp", "(", "DVal", ")", ";", "nval", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp", ")", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "nval", "<<", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "{", "if", "(", "ConstantFP", "*", "CF", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr0", ")", ")", "{", "for", "(", "int", "i", "=", "", ";", "i", "<", "sz", ";", "++", "i", ")", "{", "if", "(", "CF", "->", "isExactlyValue", "(", "ftbl", "[", "i", "]", ".", "input", ")", ")", "{", "Value", "*", "nval", "=", "ConstantFP", "::", "get", "(", "CF", "->", "getType", "(", ")", ",", "ftbl", "[", "i", "]", ".", "result", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "nval", "<<", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls10", "Func": "TDOFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42836, "Length": 318, "Cover_Rate": 0.6809421841541756} {"Template_token": ["", "Function", "*", "Callee", "=", "aCI", "->", "getCalledFunction", "(", ")", ";", "FuncInfo", "FInfo", ";", "if", "(", "!", "parseFunctionName", "(", "Callee", "->", "getName", "(", ")", ",", "&", "FInfo", ")", "||", "!", "FInfo", ".", "isMangled", "(", ")", "||", "FInfo", ".", "getPrefix", "(", ")", "!=", "LibFunc", "::", "NOPFX", "||", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F64", "||", "!", "HasNative", "(", "FInfo", ".", "getId", "(", ")", ")", "||", "!", "(", "AllNative", "||", "useNativeFunc", "(", "FInfo", ".", "getName", "(", ")", ")", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPULibCalls10", "Func": "useNative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42837, "Length": 82, "Cover_Rate": 0.4659090909090909} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "FInfo", ".", "getId", "(", ")", "==", "LibFunc", "::", "EI_NCOS", ")", "return", "sincosUseNative", "(", "aCI", ",", "FInfo", ")", ";", "FInfo", ".", "setPrefix", "(", "LibFunc", "::", "NATIVE", ")", ";", "Constant", "*", "F", "=", "getFunction", "(", "aCI", "->", "getModule", "(", ")", ",", "FInfo", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "aCI", "->", "setCalledFunction", "(", "F", ")", ";"], "ground_truth": ["DEBUG_WITH_TYPE", "(", "", ",", "dbgs", "(", ")", "<<", "", "<<", "*", "aCI", "<<", "", ")", ";"], "File": "AMDGPULibCalls10", "Func": "useNative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42838, "Length": 79, "Cover_Rate": 0.44886363636363635} {"Template_token": ["", "CallInst", "*", "R", "=", "B", ".", "CreateCall", "(", "Callee", ",", "Arg", ",", "Name", ")", ";", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ")", ")", "R", "->", "setCallingConv", "(", "F", "->", "getCallingConv", "(", ")", ")", ";", "return", "R", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls11", "Func": "CreateCallEx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42839, "Length": 44, "Cover_Rate": 0.6376811594202898} {"Template_token": ["", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ")", ")", "R", "->", "setCallingConv", "(", "F", "->", "getCallingConv", "(", ")", ")", ";", "return", "R", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls11", "Func": "CreateCallEx2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42841, "Length": 29, "Cover_Rate": 0.37662337662337664} {"Template_token": ["", "CallInst", "*", "R", "=", "B", ".", "CreateCall", "(", "Callee", ",", "{", "Arg1", ",", "Arg2", "}", ",", "Name", ")", ";"], "ground_truth": ["if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ")", ")", "R", "->", "setCallingConv", "(", "F", "->", "getCallingConv", "(", ")", ")", ";"], "File": "AMDGPULibCalls11", "Func": "CreateCallEx2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42842, "Length": 44, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "}", "if", "(", "ci_opr1", "==", "", ")", "{", "std", "::", "vector", "<", "const", "Type", "*", ">", "ParamsTys", ";", "ParamsTys", ".", "push_back", "(", "opr0", "->", "getType", "(", ")", ")", ";", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "Constant", "*", "FPExpr", "=", "getFunction", "(", "M", ",", "LibFunc", "(", "LibFunc", "::", "EI_SQRT", ",", "FInfo", ")", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ci_opr1", "==", "", ")", "{", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "Constant", "*", "FPExpr", "=", "getFunction", "(", "M", ",", "LibFunc", "(", "LibFunc", "::", "EI_CBRT", ",", "FInfo", ")", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ci_opr1", "==", "-", "", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";"], "File": "AMDGPULibCalls11", "Func": "fold_rootn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42844, "Length": 215, "Cover_Rate": 0.4574468085106383} {"Template_token": ["", "nf", ".", "getLeads", "(", ")", "[", "", "]", ".", "PtrKind", "=", "LibFunc", "::", "getEPtrKindFromAddrSpace", "(", "AS", "::", "FLAT_ADDRESS", ")", ";", "Function", "*", "Fsincos", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "getFunction", "(", "M", ",", "nf", ")", ")", ";", "if", "(", "!", "Fsincos", ")", "return", "false", ";", "BasicBlock", "::", "iterator", "ItOld", "=", "B", ".", "GetInsertPoint", "(", ")", ";", "AllocaInst", "*", "Alloc", "=", "insertAlloca", "(", "UI", ",", "B", ",", "", ")", ";", "B", ".", "SetInsertPoint", "(", "UI", ")", ";", "Value", "*", "P", "=", "Alloc", ";", "Type", "*", "PTy", "=", "Fsincos", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "", ")", ";", "if", "(", "PTy", "->", "getPointerAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "P", "=", "B", ".", "CreateAddrSpaceCast", "(", "Alloc", ",", "PTy", ")", ";", "CallInst", "*", "Call", "=", "CreateCallEx2", "(", "B", ",", "Fsincos", ",", "UI", "->", "getArgOperand", "(", "", ")", ",", "P", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "UI", "<<", "", "<<", "*", "Call", "<<", "", ")", ";", "if", "(", "!", "isSin", ")", "{", "B", ".", "SetInsertPoint", "(", "&", "*", "ItOld", ")", ";", "UI", "->", "replaceAllUsesWith", "(", "&", "*", "Call", ")", ";", "Instruction", "*", "Reload", "=", "B", ".", "CreateLoad", "(", "Alloc", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "Reload", ")", ";", "UI", "->", "eraseFromParent", "(", ")", ";", "CI", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "Instruction", "*", "Reload", "=", "B", ".", "CreateLoad", "(", "Alloc", ")", ";", "UI", "->", "replaceAllUsesWith", "(", "Reload", ")", ";"], "ground_truth": ["CI", "->", "replaceAllUsesWith", "(", "Call", ")", ";"], "File": "AMDGPULibCalls11", "Func": "fold_sincos", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42845, "Length": 246, "Cover_Rate": 0.358600583090379} {"Template_token": ["", "if", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F32", "&&", "(", "getVecSize", "(", "FInfo", ")", "==", "", ")", "&&", "(", "FInfo", ".", "getPrefix", "(", ")", "!=", "LibFunc", "::", "NATIVE", ")", ")", "{", "if", "(", "Constant", "*", "FPExpr", "=", "getNativeFunction", "(", "CI", "->", "getModule", "(", ")", ",", "LibFunc", "(", "LibFunc", "::", "EI_SQRT", ",", "FInfo", ")", ")", ")", "{", "Value", "*", "opr0", "=", "CI", "->", "getArgOperand", "(", "", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";"], "ground_truth": ["Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";"], "File": "AMDGPULibCalls11", "Func": "fold_sqrt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42847, "Length": 105, "Cover_Rate": 0.75} {"Template_token": ["", "if", "(", "getArgType", "(", "FInfo", ")", "!=", "LibFunc", "::", "F32", "||", "FInfo", ".", "getPrefix", "(", ")", "!=", "LibFunc", "::", "NOPFX", "||", "!", "HasNative", "(", "FInfo", ".", "getId", "(", ")", ")", ")", "return", "false", ";", "LibFunc", "nf", "=", "FInfo", ";", "nf", ".", "setPrefix", "(", "LibFunc", "::", "NATIVE", ")", ";"], "ground_truth": ["if", "(", "Constant", "*", "FPExpr", "=", "getFunction", "(", "M", ",", "nf", ")", ")", "{"], "File": "AMDGPULibCalls11", "Func": "replaceWithNative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42848, "Length": 62, "Cover_Rate": 0.484375} {"Template_token": ["", "if", "(", "getArgType", "(", "FInfo", ")", "!=", "LibFunc", "::", "F32", "||", "FInfo", ".", "getPrefix", "(", ")", "!=", "LibFunc", "::", "NOPFX", "||", "!", "HasNative", "(", "FInfo", ".", "getId", "(", ")", ")", ")", "return", "false", ";", "LibFunc", "nf", "=", "FInfo", ";", "nf", ".", "setPrefix", "(", "LibFunc", "::", "NATIVE", ")", ";", "if", "(", "Constant", "*", "FPExpr", "=", "getFunction", "(", "M", ",", "nf", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", ")", ";", "CI", "->", "setCalledFunction", "(", "FPExpr", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "CI", "<<", "'\\n'", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls11", "Func": "replaceWithNative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42849, "Length": 99, "Cover_Rate": 0.7734375} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "auto", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "F", ".", "printAsOperand", "(", "dbgs", "(", ")", ",", "false", ",", "F", ".", "getParent", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "if", "(", "!", "EnablePreLink", ")", "Changed", "|=", "setFastFlags", "(", "F", ",", "Options", ")", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ";", "++", "I", ";", "if", "(", "!", "CI", ")", "continue", ";", "Function", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "Callee", "==", "", ")", "continue", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", ";"], "File": "AMDGPULibCalls11", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42850, "Length": 156, "Cover_Rate": 0.7572815533980582} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "F", ".", "printAsOperand", "(", "dbgs", "(", ")", ",", "false", ",", "F", ".", "getParent", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "if", "(", "!", "EnablePreLink", ")", "Changed", "|=", "setFastFlags", "(", "F", ",", "Options", ")", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ";", "++", "I", ";", "if", "(", "!", "CI", ")", "continue", ";", "Function", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "Callee", "==", "", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", ";", "dbgs", "(", ")", ".", "flush", "(", ")", ")", ";", "if", "(", "Simplifier", ".", "fold", "(", "CI", ",", "AA", ")", ")", "Changed", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls11", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42851, "Length": 161, "Cover_Rate": 0.7815533980582524} {"Template_token": ["", "return", "new", "SimplifyLibCalls", "(", "Opt", ",", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls13", "Func": "createAMDGPUSimplifyLibCallsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42854, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "unsigned", "PtrArgAS", "=", "PtrArg", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "auto", "*", "PtrTy", "=", "llvm", "::", "PointerType", "::", "get", "(", "PtrElemTy", ",", "PtrArgAS", ")", ";", "SmallVector", "<", "llvm", "::", "Type", "*", ",", "", ">", "ArgTys", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "FunctionCallee", "F", "=", "LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "Args", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", ")", ";"], "File": "AMDGPULibCalls13", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42857, "Length": 191, "Cover_Rate": 0.37598425196850394} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "FunctionCallee", "F", "=", "LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "Args", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", ")", ";", "Args", ".", "push_back", "(", "BCast", ")", ";", "auto", "*", "NCI", "=", "B", ".", "CreateCall", "(", "F", ",", "Args", ")", ";", "NCI", "->", "setAttributes", "(", "CI", "->", "getAttributes", "(", ")", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "NCI", ")", ";", "CI", "->", "dropAllReferences", "(", ")", ";"], "ground_truth": ["CI", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULibCalls13", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42858, "Length": 202, "Cover_Rate": 0.39763779527559057} {"Template_token": ["", "replaceCall", "(", "opr0", ")", ";", "return", "true", ";", "}", "if", "(", "ci_opr1", "==", "", ")", "{", "std", "::", "vector", "<", "const", "Type", "*", ">", "ParamsTys", ";", "ParamsTys", ".", "push_back", "(", "opr0", "->", "getType", "(", ")", ")", ";", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "FunctionCallee", "FPExpr", "=", "getFunction", "(", "M", ",", "LibFunc", "(", "LibFunc", "::", "EI_SQRT", ",", "FInfo", ")", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ci_opr1", "==", "", ")", "{", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";"], "ground_truth": ["if", "(", "FunctionCallee", "FPExpr", "=", "getFunction", "(", "M", ",", "LibFunc", "(", "LibFunc", "::", "EI_CBRT", ",", "FInfo", ")", ")", ")", "{"], "File": "AMDGPULibCalls13", "Func": "fold_rootn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42859, "Length": 149, "Cover_Rate": 0.31905781584582443} {"Template_token": ["", "if", "(", "!", "CINT", ")", "{", "return", "false", ";", "}", "int", "ci_opr1", "=", "(", "int", ")", "CINT", "->", "getSExtValue", "(", ")", ";", "if", "(", "ci_opr1", "==", "", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "replaceCall", "(", "opr0", ")", ";", "return", "true", ";", "}", "if", "(", "ci_opr1", "==", "", ")", "{", "std", "::", "vector", "<", "const", "Type", "*", ">", "ParamsTys", ";", "ParamsTys", ".", "push_back", "(", "opr0", "->", "getType", "(", ")", ")", ";", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "FunctionCallee", "FPExpr", "=", "getFunction", "(", "M", ",", "LibFunc", "(", "LibFunc", "::", "EI_SQRT", ",", "FInfo", ")", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ci_opr1", "==", "", ")", "{", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "FunctionCallee", "FPExpr", "=", "getFunction", "(", "M", ",", "LibFunc", "(", "LibFunc", "::", "EI_CBRT", ",", "FInfo", ")", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ci_opr1", "==", "-", "", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "B", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "opr0", "->", "getType", "(", ")", ",", "", ")", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "else", "if", "(", "ci_opr1", "==", "-", "", ")", "{", "std", "::", "vector", "<", "const", "Type", "*", ">", "ParamsTys", ";", "ParamsTys", ".", "push_back", "(", "opr0", "->", "getType", "(", ")", ")", ";", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "FunctionCallee", "FPExpr", "=", "getFunction", "(", "M", ",", "LibFunc", "(", "LibFunc", "::", "EI_RSQRT", ",", "FInfo", ")", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULibCalls13", "Func": "fold_rootn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42860, "Length": 406, "Cover_Rate": 0.8693790149892934} {"Template_token": ["", "AllocaInst", "*", "Alloc", "=", "B", ".", "CreateAlloca", "(", "RetType", ",", "", ",", "std", "::", "string", "(", "prefix", ")", "+", "UI", "->", "getName", "(", ")", ")", ";", "Alloc", "->", "setAlignment", "(", "MaybeAlign", "(", "UCallee", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "RetType", ")", ")", ")", ";"], "ground_truth": ["return", "Alloc", ";"], "File": "AMDGPULibCalls13", "Func": "insertAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42861, "Length": 52, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "BasicBlock", "::", "iterator", "ItNew", "=", "getEntryIns", "(", "UI", ")", ";", "Function", "*", "UCallee", "=", "UI", "->", "getCalledFunction", "(", ")", ";", "Type", "*", "RetType", "=", "UCallee", "->", "getReturnType", "(", ")", ";", "B", ".", "SetInsertPoint", "(", "&", "*", "ItNew", ")", ";"], "ground_truth": ["AllocaInst", "*", "Alloc", "=", "B", ".", "CreateAlloca", "(", "RetType", ",", "", ",", "std", "::", "string", "(", "prefix", ")", "+", "UI", "->", "getName", "(", ")", ")", ";"], "File": "AMDGPULibCalls13", "Func": "insertAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42862, "Length": 65, "Cover_Rate": 0.5701754385964912} {"Template_token": ["", "auto", "*", "M", "=", "Callee", "->", "getParent", "(", ")", ";", "auto", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "std", "::", "string", "Name", "=", "std", "::", "string", "(", "Callee", "->", "getName", "(", ")", ")", ";", "auto", "NumArg", "=", "CI", "->", "getNumArgOperands", "(", ")", ";", "if", "(", "NumArg", "!=", "", "&&", "NumArg", "!=", "", ")", "return", "false", ";", "auto", "*", "PacketSize", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "", ")", ";", "auto", "*", "PacketAlign", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "PacketSize", ")", "||", "!", "isa", "<", "ConstantInt", ">", "(", "PacketAlign", ")", ")", "return", "false", ";", "unsigned", "Size", "=", "cast", "<", "ConstantInt", ">", "(", "PacketSize", ")", "->", "getZExtValue", "(", ")", ";", "Align", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "PacketAlign", ")", "->", "getAlignValue", "(", ")", ";", "if", "(", "Alignment", "!=", "Size", ")", "return", "false", ";", "Type", "*", "PtrElemTy", ";", "if", "(", "Size", "<=", "", ")", "PtrElemTy", "=", "Type", "::", "getIntNTy", "(", "Ctx", ",", "Size", "*", "", ")", ";", "else", "PtrElemTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "Size", "/", "", ")", ";", "unsigned", "PtrArgLoc", "=", "CI", "->", "getNumArgOperands", "(", ")", "-", "", ";", "auto", "PtrArg", "=", "CI", "->", "getArgOperand", "(", "PtrArgLoc", ")", ";", "unsigned", "PtrArgAS", "=", "PtrArg", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "auto", "*", "PtrTy", "=", "llvm", "::", "PointerType", "::", "get", "(", "PtrElemTy", ",", "PtrArgAS", ")", ";", "SmallVector", "<", "llvm", "::", "Type", "*", ",", "", ">", "ArgTys", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "FunctionCallee", "F", "=", "LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "Args", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", ")", ";", "Args", ".", "push_back", "(", "BCast", ")", ";", "auto", "*", "NCI", "=", "B", ".", "CreateCall", "(", "F", ",", "Args", ")", ";", "NCI", "->", "setAttributes", "(", "CI", "->", "getAttributes", "(", ")", ")", ";"], "ground_truth": ["CI", "->", "replaceAllUsesWith", "(", "NCI", ")", ";"], "File": "AMDGPULibCalls15", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42863, "Length": 438, "Cover_Rate": 0.863905325443787} {"Template_token": ["", "Function", "*", "F", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", "*", "F", ")", ";", "unsigned", "N", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "N", "<<", "", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "ConstantInt", "::", "get", "(", "B", ".", "getInt32Ty", "(", ")", ",", "N", ")", ")", ";"], "ground_truth": ["CI", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULibCalls15", "Func": "fold_wavefrontsize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42864, "Length": 81, "Cover_Rate": 0.4879518072289157} {"Template_token": ["", "StringRef", "Features", "=", "TM", "->", "getTargetFeatureString", "(", ")", ";", "if", "(", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", ".", "equals_insensitive", "(", "", ")", ")", "&&", "(", "Features", ".", "empty", "(", ")", "||", "Features", ".", "find_insensitive", "(", "", ")", "==", "StringRef", "::", "npos", ")", ")", "return", "false", ";", "Function", "*", "F", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", "*", "F", ")", ";", "unsigned", "N", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "N", "<<", "", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "ConstantInt", "::", "get", "(", "B", ".", "getInt32Ty", "(", ")", ",", "N", ")", ")", ";"], "ground_truth": ["CI", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULibCalls15", "Func": "fold_wavefrontsize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42865, "Length": 129, "Cover_Rate": 0.7771084337349398} {"Template_token": ["", "unsigned", "PtrArgAS", "=", "PtrArg", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "auto", "*", "PtrTy", "=", "llvm", "::", "PointerType", "::", "get", "(", "PtrElemTy", ",", "PtrArgAS", ")", ";", "SmallVector", "<", "llvm", "::", "Type", "*", ",", "", ">", "ArgTys", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "FunctionCallee", "F", "=", "LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "Args", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", ")", ";", "Args", ".", "push_back", "(", "BCast", ")", ";", "auto", "*", "NCI", "=", "B", ".", "CreateCall", "(", "F", ",", "Args", ")", ";", "NCI", "->", "setAttributes", "(", "CI", "->", "getAttributes", "(", ")", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "NCI", ")", ";", "CI", "->", "dropAllReferences", "(", ")", ";", "CI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULibCalls19", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42866, "Length": 244, "Cover_Rate": 0.4756335282651072} {"Template_token": ["", "if", "(", "NumArg", "!=", "", "&&", "NumArg", "!=", "", ")", "return", "false", ";", "auto", "*", "PacketSize", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "", ")", ";", "auto", "*", "PacketAlign", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "PacketSize", ")", "||", "!", "isa", "<", "ConstantInt", ">", "(", "PacketAlign", ")", ")", "return", "false", ";", "unsigned", "Size", "=", "cast", "<", "ConstantInt", ">", "(", "PacketSize", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "PacketAlign", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Size", "!=", "Align", "||", "!", "isPowerOf2_32", "(", "Size", ")", ")", "return", "false", ";", "Type", "*", "PtrElemTy", ";", "if", "(", "Size", "<=", "", ")", "PtrElemTy", "=", "Type", "::", "getIntNTy", "(", "Ctx", ",", "Size", "*", "", ")", ";", "else", "PtrElemTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "Size", "/", "", ")", ";", "unsigned", "PtrArgLoc", "=", "CI", "->", "getNumArgOperands", "(", ")", "-", "", ";", "auto", "PtrArg", "=", "CI", "->", "getArgOperand", "(", "PtrArgLoc", ")", ";", "unsigned", "PtrArgAS", "=", "PtrArg", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "auto", "*", "PtrTy", "=", "llvm", "::", "PointerType", "::", "get", "(", "PtrElemTy", ",", "PtrArgAS", ")", ";", "SmallVector", "<", "llvm", "::", "Type", "*", ",", "", ">", "ArgTys", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "FunctionCallee", "F", "=", "LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "Args", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", ")", ";"], "ground_truth": ["Args", ".", "push_back", "(", "BCast", ")", ";"], "File": "AMDGPULibCalls19", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42867, "Length": 368, "Cover_Rate": 0.7173489278752436} {"Template_token": ["", "int", "numArgs", "=", "(", "int", ")", "aCI", "->", "getNumArgOperands", "(", ")", ";", "if", "(", "numArgs", ">", "", ")", "return", "false", ";", "Constant", "*", "copr0", "=", "nullptr", ";", "Constant", "*", "copr1", "=", "nullptr", ";", "Constant", "*", "copr2", "=", "nullptr", ";", "if", "(", "numArgs", ">", "", ")", "{", "if", "(", "(", "copr0", "=", "dyn_cast", "<", "Constant", ">", "(", "aCI", "->", "getArgOperand", "(", "", ")", ")", ")", "==", "nullptr", ")", "return", "false", ";", "}", "if", "(", "numArgs", ">", "", ")", "{", "if", "(", "(", "copr1", "=", "dyn_cast", "<", "Constant", ">", "(", "aCI", "->", "getArgOperand", "(", "", ")", ")", ")", "==", "nullptr", ")", "{", "if", "(", "FInfo", ".", "getId", "(", ")", "!=", "LibFunc", "::", "EI_NCOS", ")", "return", "false", ";", "}", "}", "if", "(", "numArgs", ">", "", ")", "{", "if", "(", "(", "copr2", "=", "dyn_cast", "<", "Constant", ">", "(", "aCI", "->", "getArgOperand", "(", "", ")", ")", ")", "==", "nullptr", ")", "return", "false", ";", "}", "double", "DVal0", "[", "", "]", ",", "DVal1", "[", "", "]", ";", "bool", "hasTwoResults", "=", "(", "FInfo", ".", "getId", "(", ")", "==", "LibFunc", "::", "EI_NCOS", ")", ";", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "", ")", "{", "if", "(", "!", "evaluateScalarMathFunc", "(", "FInfo", ",", "DVal0", "[", "", "]", ",", "DVal1", "[", "", "]", ",", "copr0", ",", "copr1", ",", "copr2", ")", ")", "{", "return", "false", ";", "}", "}", "else", "{", "ConstantDataVector", "*", "CDV0", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr0", ")", ";", "ConstantDataVector", "*", "CDV1", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr1", ")", ";", "ConstantDataVector", "*", "CDV2", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr2", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "{", "Constant", "*", "celt0", "=", "CDV0", "?", "CDV0", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "*", "celt1", "=", "CDV1", "?", "CDV1", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "*", "celt2", "=", "CDV2", "?", "CDV2", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "if", "(", "!", "evaluateScalarMathFunc", "(", "FInfo", ",", "DVal0", "[", "i", "]", ",", "DVal1", "[", "i", "]", ",", "celt0", ",", "celt1", ",", "celt2", ")", ")", "{", "return", "false", ";", "}", "}", "}", "LLVMContext", "&", "context", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "Constant", "*", "nval0", ",", "*", "nval1", ";", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "", ")", "{", "nval0", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal0", "[", "", "]", ")", ";", "if", "(", "hasTwoResults", ")", "nval1", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal1", "[", "", "]", ")", ";", "}", "else", "{", "if", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F32", ")", "{", "SmallVector", "<", "float", ",", "", ">", "FVal0", ",", "FVal1", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "FVal0", ".", "push_back", "(", "(", "float", ")", "DVal0", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp0", "(", "FVal0", ")", ";"], "ground_truth": ["nval0", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp0", ")", ";"], "File": "AMDGPULibCalls1", "Func": "evaluateCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42868, "Length": 497, "Cover_Rate": 0.7496229260935143} {"Template_token": ["", "return", "!", "EnablePreLink", "&&", "fold_wavefrontsize", "(", "CI", ",", "B", ")", ";", "}", "FuncInfo", "FInfo", ";", "if", "(", "!", "parseFunctionName", "(", "Callee", "->", "getName", "(", ")", ",", "&", "FInfo", ")", ")", "return", "false", ";", "if", "(", "CI", "->", "getNumArgOperands", "(", ")", "!=", "FInfo", ".", "getNumArgs", "(", ")", ")", "return", "false", ";", "if", "(", "TDOFold", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "if", "(", "isUnsafeMath", "(", "CI", ")", "&&", "evaluateCall", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "switch", "(", "FInfo", ".", "getId", "(", ")", ")", "{", "case", "LibFunc", "::", "EI_RECIP", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "HALF", ")", "&&", "", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_recip", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_DIVIDE", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "HALF", ")", "&&", "", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_divide", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_POW", ":", "case", "LibFunc", "::", "EI_POWR", ":", "case", "LibFunc", "::", "EI_POWN", ":", "return", "fold_pow", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_ROOTN", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_rootn", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_FMA", ":", "case", "LibFunc", "::", "EI_MAD", ":", "case", "LibFunc", "::", "EI_NFMA", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_fma_mad", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_SQRT", ":", "return", "isUnsafeMath", "(", "CI", ")", "&&", "fold_sqrt", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_COS", ":", "case", "LibFunc", "::", "EI_N", ":", "if", "(", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F32", "||", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F64", ")", "&&", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "NOPFX", ")", ")", "return", "fold_sincos", "(", "CI", ",", "B", ",", "AA", ")", ";", "break", ";", "case", "LibFunc", "::", "EI_READ_PIPE_2", ":", "case", "LibFunc", "::", "EI_READ_PIPE_4", ":"], "ground_truth": ["case", "LibFunc", "::", "EI_WRITE_PIPE_2", ":"], "File": "AMDGPULibCalls1", "Func": "fold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42869, "Length": 372, "Cover_Rate": 0.7085714285714285} {"Template_token": ["", "bool", "LibCalls", "::", "fold_read_write_pipe", "(", "CallInst", "*", "CI", ",", "IRBuilder", "<", ">", "&", "B", ",", "FuncInfo", "&", "FInfo", ")", "{", "auto", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "->", "isDeclaration", "(", ")", ")", "return", "false", ";", "assert", "(", "Callee", "->", "hasName", "(", ")", "&&", "", ")", ";", "auto", "*", "M", "=", "Callee", "->", "getParent", "(", ")", ";", "auto", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "std", "::", "string", "Name", "=", "std", "::", "string", "(", "Callee", "->", "getName", "(", ")", ")", ";", "auto", "NumArg", "=", "CI", "->", "getNumArgOperands", "(", ")", ";", "if", "(", "NumArg", "!=", "", "&&", "NumArg", "!=", "", ")", "return", "false", ";", "auto", "*", "PacketSize", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "", ")", ";", "auto", "*", "PacketAlign", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "PacketSize", ")", "||", "!", "isa", "<", "ConstantInt", ">", "(", "PacketAlign", ")", ")", "return", "false", ";", "unsigned", "Size", "=", "cast", "<", "ConstantInt", ">", "(", "PacketSize", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "PacketAlign", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Size", "!=", "Align", "||", "!", "isPowerOf2_32", "(", "Size", ")", ")", "return", "false", ";", "Type", "*", "PtrElemTy", ";"], "ground_truth": ["if", "(", "Size", "<=", "", ")", "PtrElemTy", "=", "Type", "::", "getIntNTy", "(", "Ctx", ",", "Size", "*", "", ")", ";"], "File": "AMDGPULibCalls1", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42870, "Length": 228, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "cast", "<", "Instruction", ">", "(", "BBI", ")", "==", "XI", ")", "{", "UI", "=", "XI", ";", "break", ";", "}", "}", "if", "(", "UI", ")", "break", ";", "}", "if", "(", "!", "UI", ")", "return", "false", ";", "LibFunc", "nf", "(", "LibFunc", "::", "EI_NCOS", ",", "fInfo", ")", ";", "nf", ".", "getLeads", "(", ")", "[", "", "]", ".", "PtrKind", "=", "LibFunc", "::", "getEPtrKindFromAddrSpace", "(", "AS", "::", "FLAT_ADDRESS", ")", ";", "FunctionCallee", "Fsincos", "=", "getFunction", "(", "M", ",", "nf", ")", ";", "if", "(", "!", "Fsincos", ")", "return", "false", ";", "BasicBlock", "::", "iterator", "ItOld", "=", "B", ".", "GetInsertPoint", "(", ")", ";", "AllocaInst", "*", "Alloc", "=", "insertAlloca", "(", "UI", ",", "B", ",", "", ")", ";", "B", ".", "SetInsertPoint", "(", "UI", ")", ";", "Value", "*", "P", "=", "Alloc", ";", "Type", "*", "PTy", "=", "Fsincos", ".", "getFunctionType", "(", ")", "->", "getParamType", "(", "", ")", ";", "if", "(", "PTy", "->", "getPointerAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "P", "=", "B", ".", "CreateAddrSpaceCast", "(", "Alloc", ",", "PTy", ")", ";", "CallInst", "*", "Call", "=", "CreateCallEx2", "(", "B", ",", "Fsincos", ",", "UI", "->", "getArgOperand", "(", "", ")", ",", "P", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "UI", "<<", "", "<<", "*", "Call", "<<", "", ")", ";", "if", "(", "!", "isSin", ")", "{", "B", ".", "SetInsertPoint", "(", "&", "*", "ItOld", ")", ";", "UI", "->", "replaceAllUsesWith", "(", "&", "*", "Call", ")", ";"], "ground_truth": ["Instruction", "*", "Reload", "=", "B", ".", "CreateLoad", "(", "Alloc", "->", "getAllocatedType", "(", ")", ",", "Alloc", ")", ";"], "File": "AMDGPULibCalls1", "Func": "fold_sincos", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42871, "Length": 244, "Cover_Rate": 0.35311143270622286} {"Template_token": ["", "Function", "*", "F", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", "*", "F", ")", ";", "unsigned", "N", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "N", "<<", "", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "ConstantInt", "::", "get", "(", "B", ".", "getInt32Ty", "(", ")", ",", "N", ")", ")", ";", "CI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls1", "Func": "fold_wavefrontsize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42872, "Length": 85, "Cover_Rate": 0.5120481927710844} {"Template_token": ["", "StringRef", "Features", "=", "TM", "->", "getTargetFeatureString", "(", ")", ";", "if", "(", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", ".", "equals_lower", "(", "", ")", ")", "&&", "(", "Features", ".", "empty", "(", ")", "||", "Features", ".", "find_lower", "(", "", ")", "==", "StringRef", "::", "npos", ")", ")", "return", "false", ";", "Function", "*", "F", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", "*", "F", ")", ";", "unsigned", "N", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "N", "<<", "", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "ConstantInt", "::", "get", "(", "B", ".", "getInt32Ty", "(", ")", ",", "N", ")", ")", ";"], "ground_truth": ["CI", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULibCalls1", "Func": "fold_wavefrontsize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42873, "Length": 129, "Cover_Rate": 0.7771084337349398} {"Template_token": ["", "bool", "LibCalls", "::", "isUnsafeMath", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "auto", "Op", "=", "dyn_cast", "<", "FPMathOperator", ">", "(", "CI", ")", ")", "if", "(", "Op", "->", "isFast", "(", ")", ")", "return", "true", ";", "const", "Function", "*", "F", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["Attribute", "Attr", "=", "F", "->", "getFnAttribute", "(", "", ")", ";"], "File": "AMDGPULibCalls1", "Func": "isUnsafeMath", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42874, "Length": 61, "Cover_Rate": 0.8591549295774648} {"Template_token": ["", "const", "Function", "*", "F", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Attribute", "Attr", "=", "F", "->", "getFnAttribute", "(", "", ")", ";"], "ground_truth": ["return", "Attr", ".", "getValueAsString", "(", ")", "==", "", ";"], "File": "AMDGPULibCalls1", "Func": "isUnsafeMath", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42875, "Length": 34, "Cover_Rate": 0.4788732394366197} {"Template_token": ["", "return", "LibFunc", "::", "parse", "(", "FMangledName", ",", "*", "FInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls1", "Func": "parseFunctionName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42876, "Length": 12, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "FInfo", ".", "setPrefix", "(", "LibFunc", "::", "NATIVE", ")", ";", "FunctionCallee", "F", "=", "getFunction", "(", "aCI", "->", "getModule", "(", ")", ",", "FInfo", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "aCI", "->", "setCalledFunction", "(", "F", ")", ";", "DEBUG_WITH_TYPE", "(", "", ",", "dbgs", "(", ")", "<<", "", "<<", "*", "aCI", "<<", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULibCalls1", "Func": "useNative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42878, "Length": 57, "Cover_Rate": 0.32571428571428573} {"Template_token": ["", "return", "AllNative", "||", "std", "::", "find", "(", "UseNative", ".", "begin", "(", ")", ",", "UseNative", ".", "end", "(", ")", ",", "F", ")", "!=", "UseNative", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls1", "Func": "useNativeFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42879, "Length": 29, "Cover_Rate": 0.725} {"Template_token": ["", "}", "if", "(", "numArgs", ">", "", ")", "{", "if", "(", "(", "copr2", "=", "dyn_cast", "<", "Constant", ">", "(", "aCI", "->", "getArgOperand", "(", "", ")", ")", ")", "==", "nullptr", ")", "return", "false", ";", "}", "double", "DVal0", "[", "", "]", ",", "DVal1", "[", "", "]", ";", "bool", "hasTwoResults", "=", "(", "FInfo", ".", "getId", "(", ")", "==", "LibFunc", "::", "EI_NCOS", ")", ";", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "", ")", "{", "if", "(", "!", "evaluateScalarMathFunc", "(", "FInfo", ",", "DVal0", "[", "", "]", ",", "DVal1", "[", "", "]", ",", "copr0", ",", "copr1", ",", "copr2", ")", ")", "{", "return", "false", ";", "}", "}", "else", "{", "ConstantDataVector", "*", "CDV0", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr0", ")", ";", "ConstantDataVector", "*", "CDV1", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr1", ")", ";", "ConstantDataVector", "*", "CDV2", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr2", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "{", "Constant", "*", "celt0", "=", "CDV0", "?", "CDV0", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "*", "celt1", "=", "CDV1", "?", "CDV1", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "*", "celt2", "=", "CDV2", "?", "CDV2", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "if", "(", "!", "evaluateScalarMathFunc", "(", "FInfo", ",", "DVal0", "[", "i", "]", ",", "DVal1", "[", "i", "]", ",", "celt0", ",", "celt1", ",", "celt2", ")", ")", "{", "return", "false", ";", "}", "}", "}", "LLVMContext", "&", "context", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "Constant", "*", "nval0", ",", "*", "nval1", ";", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "", ")", "{", "nval0", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal0", "[", "", "]", ")", ";", "if", "(", "hasTwoResults", ")", "nval1", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal1", "[", "", "]", ")", ";", "}", "else", "{", "if", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F32", ")", "{", "SmallVector", "<", "float", ",", "", ">", "FVal0", ",", "FVal1", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "FVal0", ".", "push_back", "(", "(", "float", ")", "DVal0", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp0", "(", "FVal0", ")", ";", "nval0", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp0", ")", ";", "if", "(", "hasTwoResults", ")", "{", "for", "(", "int", "i", "=", "", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "FVal1", ".", "push_back", "(", "(", "float", ")", "DVal1", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp1", "(", "FVal1", ")", ";", "nval1", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp1", ")", ";", "}", "}", "else", "{", "ArrayRef", "<", "double", ">", "tmp0", "(", "DVal0", ")", ";"], "ground_truth": ["nval0", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp0", ")", ";"], "File": "AMDGPULibCalls27", "Func": "evaluateCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42880, "Length": 460, "Cover_Rate": 0.693815987933635} {"Template_token": ["", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_recip", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_DIVIDE", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "HALF", ")", "&&", "", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_divide", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_POW", ":", "case", "LibFunc", "::", "EI_POWR", ":", "case", "LibFunc", "::", "EI_POWN", ":", "return", "fold_pow", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_ROOTN", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_rootn", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_FMA", ":", "case", "LibFunc", "::", "EI_MAD", ":", "case", "LibFunc", "::", "EI_NFMA", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_fma_mad", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_SQRT", ":", "return", "isUnsafeMath", "(", "CI", ")", "&&", "fold_sqrt", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_COS", ":", "case", "LibFunc", "::", "EI_N", ":", "if", "(", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F32", "||", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F64", ")", "&&", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "NOPFX", ")", ")", "return", "fold_sincos", "(", "CI", ",", "B", ",", "AA", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPULibCalls27", "Func": "fold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42881, "Length": 237, "Cover_Rate": 0.4514285714285714} {"Template_token": ["", "auto", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "->", "isDeclaration", "(", ")", ")", "return", "false", ";", "assert", "(", "Callee", "->", "hasName", "(", ")", "&&", "", ")", ";", "auto", "*", "M", "=", "Callee", "->", "getParent", "(", ")", ";", "auto", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "std", "::", "string", "Name", "=", "std", "::", "string", "(", "Callee", "->", "getName", "(", ")", ")", ";", "auto", "NumArg", "=", "CI", "->", "arg_size", "(", ")", ";", "if", "(", "NumArg", "!=", "", "&&", "NumArg", "!=", "", ")", "return", "false", ";", "auto", "*", "PacketSize", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "", ")", ";", "auto", "*", "PacketAlign", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "PacketSize", ")", "||", "!", "isa", "<", "ConstantInt", ">", "(", "PacketAlign", ")", ")", "return", "false", ";", "unsigned", "Size", "=", "cast", "<", "ConstantInt", ">", "(", "PacketSize", ")", "->", "getZExtValue", "(", ")", ";", "Align", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "PacketAlign", ")", "->", "getAlignValue", "(", ")", ";", "if", "(", "Alignment", "!=", "Size", ")", "return", "false", ";", "Type", "*", "PtrElemTy", ";", "if", "(", "Size", "<=", "", ")", "PtrElemTy", "=", "Type", "::", "getIntNTy", "(", "Ctx", ",", "Size", "*", "", ")", ";", "else", "PtrElemTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "Size", "/", "", ")", ";", "unsigned", "PtrArgLoc", "=", "CI", "->", "arg_size", "(", ")", "-", "", ";", "auto", "PtrArg", "=", "CI", "->", "getArgOperand", "(", "PtrArgLoc", ")", ";", "unsigned", "PtrArgAS", "=", "PtrArg", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "auto", "*", "PtrTy", "=", "llvm", "::", "PointerType", "::", "get", "(", "PtrElemTy", ",", "PtrArgAS", ")", ";", "SmallVector", "<", "llvm", "::", "Type", "*", ",", "", ">", "ArgTys", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "FunctionCallee", "F", "=", "LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "Args", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", ")", ";", "Args", ".", "push_back", "(", "BCast", ")", ";", "auto", "*", "NCI", "=", "B", ".", "CreateCall", "(", "F", ",", "Args", ")", ";"], "ground_truth": ["NCI", "->", "setAttributes", "(", "CI", "->", "getAttributes", "(", ")", ")", ";"], "File": "AMDGPULibCalls27", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42882, "Length": 464, "Cover_Rate": 0.9151873767258383} {"Template_token": ["", "return", "false", ";", "}", "}", "}", "LLVMContext", "&", "context", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "Constant", "*", "nval0", ",", "*", "nval1", ";", "if", "(", "FuncVecSize", "==", "", ")", "{", "nval0", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal0", "[", "", "]", ")", ";", "if", "(", "hasTwoResults", ")", "nval1", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal1", "[", "", "]", ")", ";", "}", "else", "{", "if", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F32", ")", "{", "SmallVector", "<", "float", ",", "", ">", "FVal0", ",", "FVal1", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "FuncVecSize", ";", "++", "i", ")", "FVal0", ".", "push_back", "(", "(", "float", ")", "DVal0", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp0", "(", "FVal0", ")", ";", "nval0", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp0", ")", ";", "if", "(", "hasTwoResults", ")", "{", "for", "(", "int", "i", "=", "", ";", "i", "<", "FuncVecSize", ";", "++", "i", ")", "FVal1", ".", "push_back", "(", "(", "float", ")", "DVal1", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp1", "(", "FVal1", ")", ";", "nval1", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp1", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "AMDGPULibCalls2", "Func": "evaluateCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42883, "Length": 206, "Cover_Rate": 0.3135464231354642} {"Template_token": ["", "LLVMContext", "&", "Context", "=", "CI", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "B", "(", "Context", ")", ";", "B", ".", "SetInsertPoint", "(", "BB", ",", "CI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "const", "FPMathOperator", "*", "FPOp", "=", "dyn_cast", "<", "const", "FPMathOperator", ">", "(", "CI", ")", ")", "B", ".", "setFastMathFlags", "(", "FPOp", "->", "getFastMathFlags", "(", ")", ")", ";", "switch", "(", "Callee", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "return", "!", "EnablePreLink", "&&", "fold_wavefrontsize", "(", "CI", ",", "B", ")", ";", "}", "FuncInfo", "FInfo", ";", "if", "(", "!", "parseFunctionName", "(", "Callee", "->", "getName", "(", ")", ",", "FInfo", ")", ")", "return", "false", ";", "if", "(", "CI", "->", "arg_size", "(", ")", "!=", "FInfo", ".", "getNumArgs", "(", ")", ")", "return", "false", ";", "if", "(", "TDOFold", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "if", "(", "isUnsafeMath", "(", "CI", ")", "&&", "evaluateCall", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "switch", "(", "FInfo", ".", "getId", "(", ")", ")", "{", "case", "LibFunc", "::", "EI_RECIP", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "HALF", ")", "&&", "", ")", ";"], "ground_truth": ["return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_recip", "(", "CI", ",", "B", ",", "FInfo", ")", ";"], "File": "AMDGPULibCalls2", "Func": "fold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42884, "Length": 218, "Cover_Rate": 0.41603053435114506} {"Template_token": ["", "if", "(", "Callee", "==", "nullptr", ")", "return", "false", ";", "BasicBlock", "*", "BB", "=", "CI", "->", "getParent", "(", ")", ";", "LLVMContext", "&", "Context", "=", "CI", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "B", "(", "Context", ")", ";", "B", ".", "SetInsertPoint", "(", "BB", ",", "CI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "const", "FPMathOperator", "*", "FPOp", "=", "dyn_cast", "<", "const", "FPMathOperator", ">", "(", "CI", ")", ")", "B", ".", "setFastMathFlags", "(", "FPOp", "->", "getFastMathFlags", "(", ")", ")", ";", "switch", "(", "Callee", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "return", "!", "EnablePreLink", "&&", "fold_wavefrontsize", "(", "CI", ",", "B", ")", ";", "}", "FuncInfo", "FInfo", ";", "if", "(", "!", "parseFunctionName", "(", "Callee", "->", "getName", "(", ")", ",", "FInfo", ")", ")", "return", "false", ";", "if", "(", "CI", "->", "arg_size", "(", ")", "!=", "FInfo", ".", "getNumArgs", "(", ")", ")", "return", "false", ";", "if", "(", "TDOFold", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "if", "(", "isUnsafeMath", "(", "CI", ")", "&&", "evaluateCall", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "switch", "(", "FInfo", ".", "getId", "(", ")", ")", "{", "case", "LibFunc", "::", "EI_RECIP", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "HALF", ")", "&&", "", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_recip", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_DIVIDE", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "HALF", ")", "&&", "", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_divide", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_POW", ":", "case", "LibFunc", "::", "EI_POWR", ":", "case", "LibFunc", "::", "EI_POWN", ":", "return", "fold_pow", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_ROOTN", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_rootn", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_FMA", ":", "case", "LibFunc", "::", "EI_MAD", ":"], "ground_truth": ["case", "LibFunc", "::", "EI_NFMA", ":"], "File": "AMDGPULibCalls2", "Func": "fold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42885, "Length": 356, "Cover_Rate": 0.6793893129770993} {"Template_token": ["", "AllocaInst", "*", "LibCalls", "::", "insertAlloca", "(", "CallInst", "*", "UI", ",", "IRBuilder", "<", ">", "&", "B", ",", "const", "char", "*", "prefix", ")", "{", "BasicBlock", "::", "iterator", "ItNew", "=", "getEntryIns", "(", "UI", ")", ";", "Function", "*", "UCallee", "=", "UI", "->", "getCalledFunction", "(", ")", ";", "Type", "*", "RetType", "=", "UCallee", "->", "getReturnType", "(", ")", ";", "B", ".", "SetInsertPoint", "(", "&", "*", "ItNew", ")", ";", "AllocaInst", "*", "Alloc", "=", "B", ".", "CreateAlloca", "(", "RetType", ",", "nullptr", ",", "std", "::", "string", "(", "prefix", ")", "+", "UI", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["Alloc", "->", "setAlignment", "(", "Align", "(", "UCallee", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "RetType", ")", ")", ")", ";"], "File": "AMDGPULibCalls2", "Func": "insertAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42886, "Length": 110, "Cover_Rate": 0.9649122807017544} {"Template_token": ["", "Type", "*", "RetType", "=", "UCallee", "->", "getReturnType", "(", ")", ";", "B", ".", "SetInsertPoint", "(", "&", "*", "ItNew", ")", ";"], "ground_truth": ["AllocaInst", "*", "Alloc", "=", "B", ".", "CreateAlloca", "(", "RetType", ",", "nullptr", ",", "std", "::", "string", "(", "prefix", ")", "+", "UI", "->", "getName", "(", ")", ")", ";"], "File": "AMDGPULibCalls2", "Func": "insertAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42887, "Length": 45, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ";", "++", "I", ";", "if", "(", "!", "CI", ")", "continue", ";", "Function", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";"], "ground_truth": ["if", "(", "Callee", "==", "nullptr", ")", "continue", ";"], "File": "AMDGPULibCalls2", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42888, "Length": 81, "Cover_Rate": 0.54} {"Template_token": ["", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ";", "++", "I", ";", "if", "(", "!", "CI", ")", "continue", ";", "Function", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";"], "ground_truth": ["if", "(", "Callee", "==", "nullptr", ")", "continue", ";"], "File": "AMDGPULibCalls2", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42889, "Length": 67, "Cover_Rate": 0.5317460317460317} {"Template_token": ["", "Function", "*", "UCallee", "=", "XI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "UCallee", "||", "!", "UCallee", "->", "getName", "(", ")", ".", "equals", "(", "PairName", ")", ")", "continue", ";", "BasicBlock", "::", "iterator", "BBI", "=", "CI", "->", "getIterator", "(", ")", ";", "if", "(", "BBI", "==", "CI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "break", ";", "--", "BBI", ";", "for", "(", "int", "I", "=", "MaxScan", ";", "I", ">", "", "&&", "BBI", "!=", "CBB", "->", "begin", "(", ")", ";", "--", "BBI", ",", "--", "I", ")", "{", "if", "(", "cast", "<", "Instruction", ">", "(", "BBI", ")", "==", "XI", ")", "{", "UI", "=", "XI", ";", "break", ";", "}", "}", "if", "(", "UI", ")", "break", ";", "}", "if", "(", "!", "UI", ")", "return", "false", ";", "LibFunc", "nf", "(", "LibFunc", "::", "EI_NCOS", ",", "fInfo", ")", ";", "const", "AS", "AS", "=", "", "(", "*", "M", ")", ";", "nf", ".", "getLeads", "(", ")", "[", "", "]", ".", "PtrKind", "=", "LibFunc", "::", "getEPtrKindFromAddrSpace", "(", "AS", ".", "FLAT_ADDRESS", ")", ";", "Function", "*", "Fsincos", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "getFunction", "(", "M", ",", "nf", ")", ")", ";", "if", "(", "!", "Fsincos", ")", "return", "false", ";", "BasicBlock", "::", "iterator", "ItOld", "=", "B", ".", "GetInsertPoint", "(", ")", ";", "AllocaInst", "*", "Alloc", "=", "insertAlloca", "(", "UI", ",", "B", ",", "", ")", ";", "B", ".", "SetInsertPoint", "(", "UI", ")", ";", "Value", "*", "P", "=", "Alloc", ";", "Type", "*", "PTy", "=", "Fsincos", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "", ")", ";", "if", "(", "PTy", "->", "getPointerAddressSpace", "(", ")", "!=", "AS", ".", "PRIVATE_ADDRESS", ")", "P", "=", "B", ".", "CreateAddrSpaceCast", "(", "Alloc", ",", "PTy", ")", ";", "CallInst", "*", "Call", "=", "CreateCallEx2", "(", "B", ",", "Fsincos", ",", "UI", "->", "getArgOperand", "(", "", ")", ",", "P", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "UI", "<<", "", "<<", "*", "Call", "<<", "", ")", ";", "if", "(", "!", "isSin", ")", "{", "B", ".", "SetInsertPoint", "(", "&", "*", "ItOld", ")", ";", "UI", "->", "replaceAllUsesWith", "(", "&", "*", "Call", ")", ";", "Instruction", "*", "Reload", "=", "B", ".", "CreateLoad", "(", "Alloc", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "Reload", ")", ";", "UI", "->", "eraseFromParent", "(", ")", ";", "CI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPULibCalls3", "Func": "fold_sincos", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42890, "Length": 362, "Cover_Rate": 0.5186246418338109} {"Template_token": ["", "if", "(", "!", "UI", ")", "return", "false", ";", "LibFunc", "nf", "(", "LibFunc", "::", "EI_NCOS", ",", "fInfo", ")", ";", "const", "AS", "AS", "=", "", "(", "*", "M", ")", ";", "nf", ".", "getLeads", "(", ")", "[", "", "]", ".", "PtrKind", "=", "LibFunc", "::", "getEPtrKindFromAddrSpace", "(", "AS", ".", "FLAT_ADDRESS", ")", ";", "Function", "*", "Fsincos", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "getFunction", "(", "M", ",", "nf", ")", ")", ";", "if", "(", "!", "Fsincos", ")", "return", "false", ";", "BasicBlock", "::", "iterator", "ItOld", "=", "B", ".", "GetInsertPoint", "(", ")", ";", "AllocaInst", "*", "Alloc", "=", "insertAlloca", "(", "UI", ",", "B", ",", "", ")", ";", "B", ".", "SetInsertPoint", "(", "UI", ")", ";", "Value", "*", "P", "=", "Alloc", ";", "Type", "*", "PTy", "=", "Fsincos", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "", ")", ";", "if", "(", "PTy", "->", "getPointerAddressSpace", "(", ")", "!=", "AS", ".", "PRIVATE_ADDRESS", ")", "P", "=", "B", ".", "CreateAddrSpaceCast", "(", "Alloc", ",", "PTy", ")", ";", "CallInst", "*", "Call", "=", "CreateCallEx2", "(", "B", ",", "Fsincos", ",", "UI", "->", "getArgOperand", "(", "", ")", ",", "P", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "UI", "<<", "", "<<", "*", "Call", "<<", "", ")", ";", "if", "(", "!", "isSin", ")", "{", "B", ".", "SetInsertPoint", "(", "&", "*", "ItOld", ")", ";", "UI", "->", "replaceAllUsesWith", "(", "&", "*", "Call", ")", ";", "Instruction", "*", "Reload", "=", "B", ".", "CreateLoad", "(", "Alloc", ")", ";"], "ground_truth": ["CI", "->", "replaceAllUsesWith", "(", "Reload", ")", ";"], "File": "AMDGPULibCalls5", "Func": "fold_sincos", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42891, "Length": 234, "Cover_Rate": 0.335243553008596} {"Template_token": ["", "LibCalls", "(", "const", "TargetMachine", "*", "TM_", "=", "nullptr", ")", ":", "TM", "(", "TM_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "AMDGPULibCalls", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42892, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "LibCalls", "(", "const", "TargetMachine", "*", "TM_", "=", "nullptr", ")", ":", "TM", "(", "TM_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "AMDGPULibCalls", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42893, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "initializeSimplifyLibCallsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "AMDGPUSimplifyLibCalls", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42895, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "UseNativeCalls", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{", "initializeUseNativeCallsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["Simplifier", ".", "initNativeFuncs", "(", ")", ";"], "File": "AMDGPULibCalls", "Func": "AMDGPUUseNativeCalls", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42896, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "return", "new", "SimplifyLibCalls", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "createAMDGPUSimplifyLibCallsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42898, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createSimplifyLibCallsPass", "(", "const", "TargetMachine", "*", "TM", ")", "{", "return", "new", "SimplifyLibCalls", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "createAMDGPUSimplifyLibCallsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42899, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createUseNativeCallsPass", "(", ")", "{"], "ground_truth": ["return", "new", "UseNativeCalls", "(", ")", ";"], "File": "AMDGPULibCalls", "Func": "createAMDGPUUseNativeCallsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42900, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ".", "getCallee", "(", ")", ")", ")", "R", "->", "setCallingConv", "(", "F", "->", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["return", "R", ";"], "File": "AMDGPULibCalls", "Func": "CreateCallEx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42902, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "static", "CallInst", "*", "CreateCallEx", "(", "IRB", "&", "B", ",", "FunctionCallee", "Callee", ",", "Value", "*", "Arg", ",", "const", "Twine", "&", "Name", "=", "", ")", "{", "CallInst", "*", "R", "=", "B", ".", "CreateCall", "(", "Callee", ",", "Arg", ",", "Name", ")", ";", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ".", "getCallee", "(", ")", ")", ")", "R", "->", "setCallingConv", "(", "F", "->", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["return", "R", ";"], "File": "AMDGPULibCalls", "Func": "CreateCallEx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42903, "Length": 71, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "static", "CallInst", "*", "CreateCallEx2", "(", "IRB", "&", "B", ",", "FunctionCallee", "Callee", ",", "Value", "*", "Arg1", ",", "Value", "*", "Arg2", ",", "const", "Twine", "&", "Name", "=", "", ")", "{", "CallInst", "*", "R", "=", "B", ".", "CreateCall", "(", "Callee", ",", "{", "Arg1", ",", "Arg2", "}", ",", "Name", ")", ";"], "ground_truth": ["if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ".", "getCallee", "(", ")", ")", ")", "R", "->", "setCallingConv", "(", "F", "->", "getCallingConv", "(", ")", ")", ";"], "File": "AMDGPULibCalls", "Func": "CreateCallEx2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42904, "Length": 76, "Cover_Rate": 0.95} {"Template_token": ["", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ".", "getCallee", "(", ")", ")", ")", "R", "->", "setCallingConv", "(", "F", "->", "getCallingConv", "(", ")", ")", ";", "return", "R", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "CreateCallEx2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42905, "Length": 33, "Cover_Rate": 0.4125} {"Template_token": ["", "return", "false", ";", "}", "}", "else", "{", "ConstantDataVector", "*", "CDV0", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr0", ")", ";", "ConstantDataVector", "*", "CDV1", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr1", ")", ";", "ConstantDataVector", "*", "CDV2", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr2", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "{", "Constant", "*", "celt0", "=", "CDV0", "?", "CDV0", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "*", "celt1", "=", "CDV1", "?", "CDV1", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "*", "celt2", "=", "CDV2", "?", "CDV2", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "if", "(", "!", "evaluateScalarMathFunc", "(", "FInfo", ",", "DVal0", "[", "i", "]", ",", "DVal1", "[", "i", "]", ",", "celt0", ",", "celt1", ",", "celt2", ")", ")", "{", "return", "false", ";", "}", "}", "}", "LLVMContext", "&", "context", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "Constant", "*", "nval0", ",", "*", "nval1", ";", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "", ")", "{", "nval0", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal0", "[", "", "]", ")", ";", "if", "(", "hasTwoResults", ")", "nval1", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal1", "[", "", "]", ")", ";", "}", "else", "{", "if", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F32", ")", "{", "SmallVector", "<", "float", ",", "", ">", "FVal0", ",", "FVal1", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "FVal0", ".", "push_back", "(", "(", "float", ")", "DVal0", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp0", "(", "FVal0", ")", ";", "nval0", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp0", ")", ";", "if", "(", "hasTwoResults", ")", "{", "for", "(", "int", "i", "=", "", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "FVal1", ".", "push_back", "(", "(", "float", ")", "DVal1", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp1", "(", "FVal1", ")", ";", "nval1", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp1", ")", ";", "}", "}", "else", "{", "ArrayRef", "<", "double", ">", "tmp0", "(", "DVal0", ")", ";", "nval0", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp0", ")", ";", "if", "(", "hasTwoResults", ")", "{", "ArrayRef", "<", "double", ">", "tmp1", "(", "DVal1", ")", ";", "nval1", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp1", ")", ";", "}", "}", "}", "if", "(", "hasTwoResults", ")", "{", "assert", "(", "FInfo", ".", "getId", "(", ")", "==", "LibFunc", "::", "EI_NCOS", "&&", "", ")", ";", "new", "StoreInst", "(", "nval1", ",", "aCI", "->", "getArgOperand", "(", "", ")", ",", "aCI", ")", ";", "}", "replaceCall", "(", "nval0", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "evaluateCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42907, "Length": 439, "Cover_Rate": 0.661144578313253} {"Template_token": ["", "return", "true", ";", "case", "LibFunc", "::", "EI_ATAN", ":", "Res0", "=", "atan", "(", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_ATANH", ":", "Res0", "=", "(", "log", "(", "opr0", "+", "", ")", "-", "log", "(", "opr0", "-", "", ")", ")", "/", "", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_ATANPI", ":", "Res0", "=", "atan", "(", "opr0", ")", "/", "MATH_PI", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_CBRT", ":", "Res0", "=", "(", "opr0", "<", "", ")", "?", "-", "pow", "(", "-", "opr0", ",", "", "/", "", ")", ":", "pow", "(", "opr0", ",", "", "/", "", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_COS", ":", "Res0", "=", "cos", "(", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_COSH", ":", "Res0", "=", "cosh", "(", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_COSPI", ":", "Res0", "=", "cos", "(", "MATH_PI", "*", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_EXP", ":", "Res0", "=", "exp", "(", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_EXP2", ":", "Res0", "=", "pow", "(", "", ",", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_EXP10", ":", "Res0", "=", "pow", "(", "", ",", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_EXPM1", ":", "Res0", "=", "exp", "(", "opr0", ")", "-", "", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_LOG", ":", "Res0", "=", "log", "(", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_LOG2", ":", "Res0", "=", "log", "(", "opr0", ")", "/", "log", "(", "", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_LOG10", ":", "Res0", "=", "log", "(", "opr0", ")", "/", "log", "(", "", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_RSQRT", ":", "Res0", "=", "", "/", "sqrt", "(", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_N", ":", "Res0", "=", "sin", "(", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_NH", ":", "Res0", "=", "sinh", "(", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_NPI", ":", "Res0", "=", "sin", "(", "MATH_PI", "*", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_SQRT", ":", "Res0", "=", "sqrt", "(", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_TAN", ":", "Res0", "=", "tan", "(", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_TANH", ":", "Res0", "=", "tanh", "(", "opr0", ")", ";", "return", "true", ";", "case", "LibFunc", "::", "EI_TANPI", ":", "Res0", "=", "tan", "(", "MATH_PI", "*", "opr0", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULibCalls", "Func": "evaluateScalarMathFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42909, "Length": 393, "Cover_Rate": 0.4262472885032538} {"Template_token": ["", "if", "(", "const", "FPMathOperator", "*", "FPOp", "=", "dyn_cast", "<", "const", "FPMathOperator", ">", "(", "CI", ")", ")", "B", ".", "setFastMathFlags", "(", "FPOp", "->", "getFastMathFlags", "(", ")", ")", ";", "switch", "(", "Callee", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "return", "!", "EnablePreLink", "&&", "fold_wavefrontsize", "(", "CI", ",", "B", ")", ";", "}", "FuncInfo", "FInfo", ";", "if", "(", "!", "parseFunctionName", "(", "Callee", "->", "getName", "(", ")", ",", "FInfo", ")", ")", "return", "false", ";", "if", "(", "CI", "->", "arg_size", "(", ")", "!=", "FInfo", ".", "getNumArgs", "(", ")", ")", "return", "false", ";", "if", "(", "TDOFold", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "if", "(", "isUnsafeMath", "(", "CI", ")", "&&", "evaluateCall", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "switch", "(", "FInfo", ".", "getId", "(", ")", ")", "{", "case", "LibFunc", "::", "EI_RECIP", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "HALF", ")", "&&", "", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_recip", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_DIVIDE", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "HALF", ")", "&&", "", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_divide", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_POW", ":", "case", "LibFunc", "::", "EI_POWR", ":", "case", "LibFunc", "::", "EI_POWN", ":", "return", "fold_pow", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_ROOTN", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_rootn", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_FMA", ":", "case", "LibFunc", "::", "EI_MAD", ":"], "ground_truth": ["case", "LibFunc", "::", "EI_NFMA", ":"], "File": "AMDGPULibCalls", "Func": "fold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42910, "Length": 302, "Cover_Rate": 0.5763358778625954} {"Template_token": ["", "if", "(", "Callee", "==", "", ")", "return", "false", ";", "BasicBlock", "*", "BB", "=", "CI", "->", "getParent", "(", ")", ";", "LLVMContext", "&", "Context", "=", "CI", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "B", "(", "Context", ")", ";", "B", ".", "SetInsertPoint", "(", "BB", ",", "CI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "const", "FPMathOperator", "*", "FPOp", "=", "dyn_cast", "<", "const", "FPMathOperator", ">", "(", "CI", ")", ")", "B", ".", "setFastMathFlags", "(", "FPOp", "->", "getFastMathFlags", "(", ")", ")", ";", "switch", "(", "Callee", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "return", "!", "EnablePreLink", "&&", "fold_wavefrontsize", "(", "CI", ",", "B", ")", ";", "}", "FuncInfo", "FInfo", ";", "if", "(", "!", "parseFunctionName", "(", "Callee", "->", "getName", "(", ")", ",", "FInfo", ")", ")", "return", "false", ";", "if", "(", "CI", "->", "arg_size", "(", ")", "!=", "FInfo", ".", "getNumArgs", "(", ")", ")", "return", "false", ";", "if", "(", "TDOFold", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "if", "(", "isUnsafeMath", "(", "CI", ")", "&&", "evaluateCall", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "switch", "(", "FInfo", ".", "getId", "(", ")", ")", "{", "case", "LibFunc", "::", "EI_RECIP", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "HALF", ")", "&&", "", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_recip", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_DIVIDE", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "LibFunc", "::", "HALF", ")", "&&", "", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_divide", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_POW", ":", "case", "LibFunc", "::", "EI_POWR", ":", "case", "LibFunc", "::", "EI_POWN", ":", "return", "fold_pow", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_ROOTN", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_rootn", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "LibFunc", "::", "EI_FMA", ":", "case", "LibFunc", "::", "EI_MAD", ":", "case", "LibFunc", "::", "EI_NFMA", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "", ")", "?", "false", ":", "fold_fma_mad", "(", "CI", ",", "B", ",", "FInfo", ")", ";"], "ground_truth": ["case", "LibFunc", "::", "EI_SQRT", ":"], "File": "AMDGPULibCalls", "Func": "fold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42911, "Length": 382, "Cover_Rate": 0.7290076335877863} {"Template_token": ["", "if", "(", "(", "CF0", "&&", "CF1", ")", "||", "(", "CF1", "&&", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F32", ")", ")", ")", "{"], "ground_truth": ["Value", "*", "nval1", "=", "B", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "opr1", "->", "getType", "(", ")", ",", "", ")", ",", "opr1", ",", "", ")", ";"], "File": "AMDGPULibCalls", "Func": "fold_divide", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42912, "Length": 50, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "Value", "*", "opr1", "=", "CI", "->", "getArgOperand", "(", "", ")", ";", "ConstantFP", "*", "CF0", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr0", ")", ";", "ConstantFP", "*", "CF1", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr1", ")", ";", "if", "(", "(", "CF0", "&&", "CF1", ")", "||", "(", "CF1", "&&", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F32", ")", ")", ")", "{", "Value", "*", "nval1", "=", "B", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "opr1", "->", "getType", "(", ")", ",", "", ")", ",", "opr1", ",", "", ")", ";", "Value", "*", "nval", "=", "B", ".", "CreateFMul", "(", "opr0", ",", "nval1", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPULibCalls", "Func": "fold_divide", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42913, "Length": 112, "Cover_Rate": 0.7724137931034483} {"Template_token": ["", "if", "(", "CF1", "&&", "CF1", "->", "isExactlyValue", "(", "", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", "<<", "*", "opr2", "<<", "", ")", ";", "Value", "*", "nval", "=", "B", ".", "CreateFAdd", "(", "opr0", ",", "opr2", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantFP", "*", "CF", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr2", ")", ")", "{", "if", "(", "CF", "->", "isZero", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", "<<", "*", "opr1", "<<", "", ")", ";", "Value", "*", "nval", "=", "B", ".", "CreateFMul", "(", "opr0", ",", "opr1", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "fold_fma_mad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42914, "Length": 132, "Cover_Rate": 0.4049079754601227} {"Template_token": ["", "auto", "*", "M", "=", "Callee", "->", "getParent", "(", ")", ";", "auto", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "std", "::", "string", "Name", "=", "std", "::", "string", "(", "Callee", "->", "getName", "(", ")", ")", ";", "auto", "NumArg", "=", "CI", "->", "arg_size", "(", ")", ";", "if", "(", "NumArg", "!=", "", "&&", "NumArg", "!=", "", ")", "return", "false", ";", "auto", "*", "PacketSize", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "", ")", ";", "auto", "*", "PacketAlign", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "PacketSize", ")", "||", "!", "isa", "<", "ConstantInt", ">", "(", "PacketAlign", ")", ")", "return", "false", ";", "unsigned", "Size", "=", "cast", "<", "ConstantInt", ">", "(", "PacketSize", ")", "->", "getZExtValue", "(", ")", ";", "Align", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "PacketAlign", ")", "->", "getAlignValue", "(", ")", ";", "if", "(", "Alignment", "!=", "Size", ")", "return", "false", ";", "Type", "*", "PtrElemTy", ";", "if", "(", "Size", "<=", "", ")", "PtrElemTy", "=", "Type", "::", "getIntNTy", "(", "Ctx", ",", "Size", "*", "", ")", ";", "else", "PtrElemTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "Size", "/", "", ")", ";", "unsigned", "PtrArgLoc", "=", "CI", "->", "arg_size", "(", ")", "-", "", ";", "auto", "PtrArg", "=", "CI", "->", "getArgOperand", "(", "PtrArgLoc", ")", ";", "unsigned", "PtrArgAS", "=", "PtrArg", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "auto", "*", "PtrTy", "=", "llvm", "::", "PointerType", "::", "get", "(", "PtrElemTy", ",", "PtrArgAS", ")", ";", "SmallVector", "<", "llvm", "::", "Type", "*", ",", "", ">", "ArgTys", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "FunctionCallee", "F", "=", "LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";"], "ground_truth": ["SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";"], "File": "AMDGPULibCalls", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42917, "Length": 374, "Cover_Rate": 0.7362204724409449} {"Template_token": ["", "Value", "*", "opr0", "=", "CI", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "opr1", "=", "CI", "->", "getArgOperand", "(", "", ")", ";", "ConstantInt", "*", "CINT", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "opr1", ")", ";", "if", "(", "!", "CINT", ")", "{", "return", "false", ";", "}", "int", "ci_opr1", "=", "(", "int", ")", "CINT", "->", "getSExtValue", "(", ")", ";", "if", "(", "ci_opr1", "==", "", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "replaceCall", "(", "opr0", ")", ";", "return", "true", ";", "}", "if", "(", "ci_opr1", "==", "", ")", "{", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "FunctionCallee", "FPExpr", "=", "getFunction", "(", "M", ",", "LibFunc", "(", "LibFunc", "::", "EI_SQRT", ",", "FInfo", ")", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ci_opr1", "==", "", ")", "{", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "FunctionCallee", "FPExpr", "=", "getFunction", "(", "M", ",", "LibFunc", "(", "LibFunc", "::", "EI_CBRT", ",", "FInfo", ")", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ci_opr1", "==", "-", "", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "B", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "opr0", "->", "getType", "(", ")", ",", "", ")", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "else", "if", "(", "ci_opr1", "==", "-", "", ")", "{", "Module", "*", "M", "=", "CI", "->", "getModule", "(", ")", ";", "if", "(", "FunctionCallee", "FPExpr", "=", "getFunction", "(", "M", ",", "LibFunc", "(", "LibFunc", "::", "EI_RSQRT", ",", "FInfo", ")", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPULibCalls", "Func": "fold_rootn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42918, "Length": 403, "Cover_Rate": 0.9482352941176471} {"Template_token": ["", "if", "(", "FunctionCallee", "FPExpr", "=", "getNativeFunction", "(", "CI", "->", "getModule", "(", ")", ",", "LibFunc", "(", "LibFunc", "::", "EI_SQRT", ",", "FInfo", ")", ")", ")", "{", "Value", "*", "opr0", "=", "CI", "->", "getArgOperand", "(", "", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "", "<<", "*", "opr0", "<<", "", ")", ";"], "ground_truth": ["Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "", ")", ";"], "File": "AMDGPULibCalls", "Func": "fold_sqrt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42920, "Length": 71, "Cover_Rate": 0.5107913669064749} {"Template_token": ["", "if", "(", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", ".", "equals_insensitive", "(", "", ")", ")", "&&", "(", "Features", ".", "empty", "(", ")", "||", "!", "Features", ".", "contains_insensitive", "(", "", ")", ")", ")", "return", "false", ";"], "ground_truth": ["Function", "*", "F", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "AMDGPULibCalls", "Func": "fold_wavefrontsize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42921, "Length": 50, "Cover_Rate": 0.3067484662576687} {"Template_token": ["", "Function", "*", "F", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", "*", "F", ")", ";", "unsigned", "N", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "N", "<<", "", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "ConstantInt", "::", "get", "(", "B", ".", "getInt32Ty", "(", ")", ",", "N", ")", ")", ";", "CI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULibCalls", "Func": "fold_wavefrontsize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42922, "Length": 84, "Cover_Rate": 0.5153374233128835} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";"], "File": "AMDGPULibCalls", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42923, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42924, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "LibFunc", "::", "EType", "getArgType", "(", "const", "LibFunc", "&", "FInfo", ")", "{"], "ground_truth": ["return", "(", "LibFunc", "::", "EType", ")", "FInfo", ".", "getLeads", "(", ")", "[", "", "]", ".", "ArgType", ";"], "File": "AMDGPULibCalls", "Func": "getArgType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42925, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "static", "inline", "LibFunc", "::", "EType", "getArgType", "(", "const", "LibFunc", "&", "FInfo", ")", "{", "return", "(", "LibFunc", "::", "EType", ")", "FInfo", ".", "getLeads", "(", ")", "[", "", "]", ".", "ArgType", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "getArgType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42926, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "BB", "&&", "", ")", ";", "BasicBlock", "::", "iterator", "ItNew", "=", "BB", "->", "begin", "(", ")", ";"], "ground_truth": ["return", "ItNew", ";"], "File": "AMDGPULibCalls", "Func": "getEntryIns", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42927, "Length": 21, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "BasicBlock", "::", "iterator", "LibCalls", "::", "getEntryIns", "(", "CallInst", "*", "UI", ")", "{"], "ground_truth": ["Function", "*", "Func", "=", "UI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "AMDGPULibCalls", "Func": "getEntryIns", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42928, "Length": 26, "Cover_Rate": 0.4406779661016949} {"Template_token": ["", "FunctionCallee", "LibCalls", "::", "getFunction", "(", "Module", "*", "M", ",", "const", "FuncInfo", "&", "fInfo", ")", "{", "return", "EnablePreLink", "?", "LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "fInfo", ")", ":", "LibFunc", "::", "getFunction", "(", "M", ",", "fInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "getFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42930, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionCallee", "LibCalls", "::", "getNativeFunction", "(", "Module", "*", "M", ",", "const", "FuncInfo", "&", "FInfo", ")", "{", "if", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F64", "||", "!", "HasNative", "(", "FInfo", ".", "getId", "(", ")", ")", ")", "return", "nullptr", ";", "FuncInfo", "nf", "=", "FInfo", ";", "nf", ".", "setPrefix", "(", "LibFunc", "::", "NATIVE", ")", ";"], "ground_truth": ["return", "getFunction", "(", "M", ",", "nf", ")", ";"], "File": "AMDGPULibCalls", "Func": "getNativeFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42931, "Length": 61, "Cover_Rate": 0.9838709677419355} {"Template_token": ["", "case", "LibFunc", "::", "EI_ATAN", ":", "return", "TableRef", "(", "tbl_atan", ")", ";", "case", "LibFunc", "::", "EI_ATANH", ":", "return", "TableRef", "(", "tbl_atanh", ")", ";", "case", "LibFunc", "::", "EI_ATANPI", ":", "return", "TableRef", "(", "tbl_atanpi", ")", ";", "case", "LibFunc", "::", "EI_CBRT", ":", "return", "TableRef", "(", "tbl_cbrt", ")", ";", "case", "LibFunc", "::", "EI_NCOS", ":", "case", "LibFunc", "::", "EI_COS", ":", "return", "TableRef", "(", "tbl_cos", ")", ";", "case", "LibFunc", "::", "EI_COSH", ":", "return", "TableRef", "(", "tbl_cosh", ")", ";", "case", "LibFunc", "::", "EI_COSPI", ":", "return", "TableRef", "(", "tbl_cospi", ")", ";", "case", "LibFunc", "::", "EI_ERFC", ":", "return", "TableRef", "(", "tbl_erfc", ")", ";", "case", "LibFunc", "::", "EI_ERF", ":", "return", "TableRef", "(", "tbl_erf", ")", ";", "case", "LibFunc", "::", "EI_EXP", ":", "return", "TableRef", "(", "tbl_exp", ")", ";", "case", "LibFunc", "::", "EI_NEXP2", ":"], "ground_truth": ["case", "LibFunc", "::", "EI_EXP2", ":", "return", "TableRef", "(", "tbl_exp2", ")", ";"], "File": "AMDGPULibCalls", "Func": "getOptTable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42932, "Length": 131, "Cover_Rate": 0.33080808080808083} {"Template_token": ["", "return", "FInfo", ".", "getLeads", "(", ")", "[", "", "]", ".", "VectorSize", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "getVecSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42933, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "AllNative", "=", "useNativeFunc", "(", "", ")", "||", "(", "UseNative", ".", "getNumOccurrences", "(", ")", "&&", "UseNative", ".", "size", "(", ")", "==", "", "&&", "UseNative", ".", "begin", "(", ")", "->", "empty", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "initNativeFuncs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42935, "Length": 34, "Cover_Rate": 0.8292682926829268} {"Template_token": ["", "AllNative", "=", "useNativeFunc", "(", "", ")", "||", "(", "UseNative", ".", "getNumOccurrences", "(", ")", "&&", "UseNative", ".", "size", "(", ")", "==", "", "&&", "UseNative", ".", "begin", "(", ")", "->", "empty", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "initNativeFuncs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42936, "Length": 34, "Cover_Rate": 0.8292682926829268} {"Template_token": ["", "BasicBlock", "::", "iterator", "ItNew", "=", "getEntryIns", "(", "UI", ")", ";", "Function", "*", "UCallee", "=", "UI", "->", "getCalledFunction", "(", ")", ";", "Type", "*", "RetType", "=", "UCallee", "->", "getReturnType", "(", ")", ";"], "ground_truth": ["B", ".", "SetInsertPoint", "(", "&", "*", "ItNew", ")", ";"], "File": "AMDGPULibCalls", "Func": "insertAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42937, "Length": 39, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "AllocaInst", "*", "LibCalls", "::", "insertAlloca", "(", "CallInst", "*", "UI", ",", "IRBuilder", "<", ">", "&", "B", ",", "const", "char", "*", "prefix", ")", "{", "BasicBlock", "::", "iterator", "ItNew", "=", "getEntryIns", "(", "UI", ")", ";", "Function", "*", "UCallee", "=", "UI", "->", "getCalledFunction", "(", ")", ";"], "ground_truth": ["Type", "*", "RetType", "=", "UCallee", "->", "getReturnType", "(", ")", ";"], "File": "AMDGPULibCalls", "Func": "insertAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42938, "Length": 52, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "bool", "LibCalls", "::", "isUnsafeMath", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "auto", "Op", "=", "dyn_cast", "<", "FPMathOperator", ">", "(", "CI", ")", ")", "if", "(", "Op", "->", "isFast", "(", ")", ")", "return", "true", ";", "const", "Function", "*", "F", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["Attribute", "Attr", "=", "F", "->", "getFnAttribute", "(", "", ")", ";"], "File": "AMDGPULibCalls", "Func": "isUnsafeMath", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42939, "Length": 61, "Cover_Rate": 0.8840579710144928} {"Template_token": ["", "return", "::", "log2", "(", "V", ")", ";"], "ground_truth": ["return", "log", "(", "V", ")", "/", "numbers", "::", "ln2", ";"], "File": "AMDGPULibCalls", "Func": "log2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42940, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "static", "double", "log2", "(", "double", "V", ")", "{"], "ground_truth": ["return", "::", "log2", "(", "V", ")", ";"], "File": "AMDGPULibCalls", "Func": "log2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42941, "Length": 15, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "return", "LibFunc", "::", "parse", "(", "FMangledName", ",", "FInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "parseFunctionName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42943, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "CI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "replaceCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42944, "Length": 7, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "CI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "replaceCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42945, "Length": 7, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "if", "(", "getArgType", "(", "FInfo", ")", "!=", "LibFunc", "::", "F32", "||", "FInfo", ".", "getPrefix", "(", ")", "!=", "LibFunc", "::", "NOPFX", "||", "!", "HasNative", "(", "FInfo", ".", "getId", "(", ")", ")", ")", "return", "false", ";", "LibFunc", "nf", "=", "FInfo", ";", "nf", ".", "setPrefix", "(", "LibFunc", "::", "NATIVE", ")", ";", "if", "(", "FunctionCallee", "FPExpr", "=", "getFunction", "(", "M", ",", "nf", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", ")", ";", "CI", "->", "setCalledFunction", "(", "FPExpr", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "CI", "<<", "'\\n'", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "replaceWithNative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42946, "Length": 102, "Cover_Rate": 0.8031496062992126} {"Template_token": ["", "Function", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "Callee", "==", "", ")", "continue", ";", "if", "(", "Simplifier", ".", "useNative", "(", "CI", ")", ")", "Changed", "=", "true", ";", "}", "}", "return", "Changed", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses", "::", "all", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42947, "Length": 49, "Cover_Rate": 0.32666666666666666} {"Template_token": ["", "if", "(", "UseNative", ".", "empty", "(", ")", ")", "return", "PreservedAnalyses", "::", "all", "(", ")", ";", "LibCalls", "Simplifier", ";", "Simplifier", ".", "initNativeFuncs", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ";", "++", "I", ";", "if", "(", "!", "CI", ")", "continue", ";", "Function", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "Callee", "==", "", ")", "continue", ";", "if", "(", "Simplifier", ".", "useNative", "(", "CI", ")", ")", "Changed", "=", "true", ";", "}", "}"], "ground_truth": ["return", "Changed", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses", "::", "all", "(", ")", ";"], "File": "AMDGPULibCalls", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42948, "Length": 135, "Cover_Rate": 0.9} {"Template_token": ["", "++", "I", ";", "if", "(", "!", "CI", ")", "continue", ";", "Function", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "Callee", "==", "", ")", "continue", ";", "if", "(", "Simplifier", ".", "useNative", "(", "CI", ")", ")", "Changed", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42949, "Length": 43, "Cover_Rate": 0.3412698412698413} {"Template_token": ["", "bool", "LibCalls", "::", "sincosUseNative", "(", "CallInst", "*", "aCI", ",", "const", "FuncInfo", "&", "FInfo", ")", "{", "bool", "native_sin", "=", "useNativeFunc", "(", "", ")", ";", "bool", "native_cos", "=", "useNativeFunc", "(", "", ")", ";", "if", "(", "native_sin", "&&", "native_cos", ")", "{", "Module", "*", "M", "=", "aCI", "->", "getModule", "(", ")", ";", "Value", "*", "opr0", "=", "aCI", "->", "getArgOperand", "(", "", ")", ";", "LibFunc", "nf", ";", "nf", ".", "getLeads", "(", ")", "[", "", "]", ".", "ArgType", "=", "FInfo", ".", "getLeads", "(", ")", "[", "", "]", ".", "ArgType", ";", "nf", ".", "getLeads", "(", ")", "[", "", "]", ".", "VectorSize", "=", "FInfo", ".", "getLeads", "(", ")", "[", "", "]", ".", "VectorSize", ";", "nf", ".", "setPrefix", "(", "LibFunc", "::", "NATIVE", ")", ";", "nf", ".", "setId", "(", "LibFunc", "::", "EI_N", ")", ";", "FunctionCallee", "sinExpr", "=", "getFunction", "(", "M", ",", "nf", ")", ";", "nf", ".", "setPrefix", "(", "LibFunc", "::", "NATIVE", ")", ";"], "ground_truth": ["nf", ".", "setId", "(", "LibFunc", "::", "EI_COS", ")", ";"], "File": "AMDGPULibCalls", "Func": "sincosUseNative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42950, "Length": 152, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "TableRef", "(", "const", "TableEntry", "(", "&", "tbl", ")", "[", "N", "]", ")", ":", "size", "(", "N", ")", ",", "table", "(", "&", "tbl", "[", "", "]", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "TableRef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42951, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "TableRef", "(", "const", "TableEntry", "(", "&", "tbl", ")", "[", "N", "]", ")", ":", "size", "(", "N", ")", ",", "table", "(", "&", "tbl", "[", "", "]", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "TableRef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42952, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "SmallVector", "<", "double", ",", "", ">", "DVal", ";", "for", "(", "int", "eltNo", "=", "", ";", "eltNo", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "eltNo", ")", "{", "ConstantFP", "*", "eltval", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", "->", "getElementAsConstant", "(", "(", "unsigned", ")", "eltNo", ")", ")", ";", "assert", "(", "eltval", "&&", "", ")", ";", "bool", "found", "=", "false", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "sz", ";", "++", "i", ")", "{", "if", "(", "eltval", "->", "isExactlyValue", "(", "ftbl", "[", "i", "]", ".", "input", ")", ")", "{", "DVal", ".", "push_back", "(", "ftbl", "[", "i", "]", ".", "result", ")", ";", "found", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "found", ")", "{", "return", "false", ";", "}", "}", "LLVMContext", "&", "context", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "Constant", "*", "nval", ";", "if", "(", "getArgType", "(", "FInfo", ")", "==", "LibFunc", "::", "F32", ")", "{", "SmallVector", "<", "float", ",", "", ">", "FVal", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "DVal", ".", "size", "(", ")", ";", "++", "i", ")", "{", "FVal", ".", "push_back", "(", "(", "float", ")", "DVal", "[", "i", "]", ")", ";", "}", "ArrayRef", "<", "float", ">", "tmp", "(", "FVal", ")", ";", "nval", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp", ")", ";", "}", "else", "{", "ArrayRef", "<", "double", ">", "tmp", "(", "DVal", ")", ";", "nval", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp", ")", ";", "}", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "nval", "<<", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "else", "{", "if", "(", "ConstantFP", "*", "CF", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr0", ")", ")", "{", "for", "(", "int", "i", "=", "", ";", "i", "<", "sz", ";", "++", "i", ")", "{", "if", "(", "CF", "->", "isExactlyValue", "(", "ftbl", "[", "i", "]", ".", "input", ")", ")", "{", "Value", "*", "nval", "=", "ConstantFP", "::", "get", "(", "CF", "->", "getType", "(", ")", ",", "ftbl", "[", "i", "]", ".", "result", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "CI", "<<", "", "<<", "*", "nval", "<<", "", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "TDOFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42953, "Length": 367, "Cover_Rate": 0.7858672376873662} {"Template_token": ["", "}", "if", "(", "FInfo", ".", "getId", "(", ")", "==", "LibFunc", "::", "EI_NCOS", ")", "return", "sincosUseNative", "(", "aCI", ",", "FInfo", ")", ";", "FInfo", ".", "setPrefix", "(", "LibFunc", "::", "NATIVE", ")", ";", "FunctionCallee", "F", "=", "getFunction", "(", "aCI", "->", "getModule", "(", ")", ",", "FInfo", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "aCI", "->", "setCalledFunction", "(", "F", ")", ";", "DEBUG_WITH_TYPE", "(", "", ",", "dbgs", "(", ")", "<<", "", "<<", "*", "aCI", "<<", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "useNative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42954, "Length": 79, "Cover_Rate": 0.4540229885057471} {"Template_token": ["", "bool", "LibCalls", "::", "useNativeFunc", "(", "const", "StringRef", "F", ")", "const", "{"], "ground_truth": ["return", "AllNative", "||", "llvm", "::", "is_contained", "(", "UseNative", ",", "F", ")", ";"], "File": "AMDGPULibCalls", "Func": "useNativeFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42955, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "explicit", "LibFunc", "(", ")", ":", "Impl", "(", "std", "::", "unique_ptr", "<", "LibFuncImpl", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "AMDGPULibFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42957, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "LibFunc", "(", ")", ":", "Impl", "(", "std", "::", "unique_ptr", "<", "LibFuncImpl", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "AMDGPULibFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42958, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "LibFuncImpl", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "AMDGPULibFuncImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42959, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "LibFuncImpl", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "AMDGPULibFuncImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42960, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "MangledLibFunc", "::", "MangledLibFunc", "(", "EFuncId", "id", ",", "const", "MangledLibFunc", "&", "copyFrom", ")", "{", "FuncId", "=", "id", ";", "FKind", "=", "copyFrom", ".", "FKind", ";", "Leads", "[", "", "]", "=", "copyFrom", ".", "Leads", "[", "", "]", ";", "Leads", "[", "", "]", "=", "copyFrom", ".", "Leads", "[", "", "]", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "AMDGPUMangledLibFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42961, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "Name", "=", "FName", ";", "FuncTy", "=", "FT", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "AMDGPUUnmangledLibFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42962, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "Name", "=", "FName", ";"], "ground_truth": ["FuncTy", "=", "FT", ";"], "File": "AMDGPULibFunc (2)", "Func": "AMDGPUUnmangledLibFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42963, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "StringMap", "<", "int", ">", "Map", "(", "array_lengthof", "(", "manglingRules", ")", ")", ";", "int", "Id", "=", "", ";", "for", "(", "auto", "Rule", ":", "manglingRules", ")", "Map", ".", "insert", "(", "{", "Rule", ".", "Name", ",", "Id", "++", "}", ")", ";"], "ground_truth": ["return", "Map", ";"], "File": "AMDGPULibFunc (2)", "Func": "buildManglingRulesMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42965, "Length": 41, "Cover_Rate": 0.7884615384615384} {"Template_token": ["", "StringMap", "<", "unsigned", ">", "Map", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "TableSize", ";", "++", "I", ")", "Map", "[", "Table", "[", "I", "]", ".", "Name", "]", "=", "I", ";"], "File": "AMDGPULibFunc (2)", "Func": "buildNameMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42966, "Length": 32, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "inline", "static", "void", "drop_front", "(", "StringRef", "&", "str", ",", "size_t", "n", "=", "", ")", "{", "str", "=", "str", ".", "drop_front", "(", "n", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "drop_front", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42970, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "StringRef", "Res", "=", "mangledName", ".", "substr", "(", "", ",", "Len", ")", ";", "drop_front", "(", "mangledName", ",", "Len", ")", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "eatLengthPrefixedName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42971, "Length": 23, "Cover_Rate": 0.3484848484848485} {"Template_token": ["", "static", "StringRef", "eatLengthPrefixedName", "(", "StringRef", "&", "mangledName", ")", "{", "int", "const", "Len", "=", "eatNumber", "(", "mangledName", ")", ";", "if", "(", "Len", "<=", "", "||", "static_cast", "<", "size_t", ">", "(", "Len", ")", ">", "mangledName", ".", "size", "(", ")", ")", "return", "StringRef", "(", ")", ";", "StringRef", "Res", "=", "mangledName", ".", "substr", "(", "", ",", "Len", ")", ";", "drop_front", "(", "mangledName", ",", "Len", ")", ";"], "ground_truth": ["return", "Res", ";"], "File": "AMDGPULibFunc (2)", "Func": "eatLengthPrefixedName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42972, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "int", "n", "=", "", ";", "while", "(", "!", "s", ".", "empty", "(", ")", "&&", "isDigit", "(", "s", ".", "front", "(", ")", ")", ")", "{", "n", "=", "n", "*", "", "+", "s", ".", "front", "(", ")", "-", "'0'", ";", "drop_front", "(", "s", ")", ";", "}"], "ground_truth": ["return", "s", ".", "size", "(", ")", "<", "savedSize", "?", "n", ":", "-", "", ";"], "File": "AMDGPULibFunc (2)", "Func": "eatNumber", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42973, "Length": 58, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "drop_front", "(", "mangledName", ",", "N", "-", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPULibFunc (2)", "Func": "eatTerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42975, "Length": 16, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "int", "findSubst", "(", "const", "LibFunc", "::", "Param", "&", "P", ")", "const", "{"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Str", ".", "size", "(", ")", ";", "++", "I", ")", "{"], "File": "AMDGPULibFunc (2)", "Func": "findSubst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42976, "Length": 31, "Cover_Rate": 0.3875} {"Template_token": ["", "Kind", "=", "Kind", "&", "ADDR_SPACE", ";", "assert", "(", "Kind", ">=", "", ")", ";"], "ground_truth": ["return", "Kind", "-", "", ";"], "File": "AMDGPULibFunc (2)", "Func": "getAddrSpaceFromEPtrKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42977, "Length": 18, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "static", "unsigned", "getAddrSpaceFromEPtrKind", "(", "unsigned", "Kind", ")", "{", "Kind", "=", "Kind", "&", "ADDR_SPACE", ";", "assert", "(", "Kind", ">=", "", ")", ";"], "ground_truth": ["return", "Kind", "-", "", ";"], "File": "AMDGPULibFunc (2)", "Func": "getAddrSpaceFromEPtrKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42978, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "assert", "(", "(", "(", "AS", "+", "", ")", "&", "~", "ADDR_SPACE", ")", "==", "", ")", ";"], "ground_truth": ["return", "AS", "+", "", ";"], "File": "AMDGPULibFunc (2)", "Func": "getEPtrKindFromAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42979, "Length": 21, "Cover_Rate": 0.7} {"Template_token": ["", "static", "unsigned", "getEPtrKindFromAddrSpace", "(", "unsigned", "AS", ")", "{"], "ground_truth": ["assert", "(", "(", "(", "AS", "+", "", ")", "&", "~", "ADDR_SPACE", ")", "==", "", ")", ";"], "File": "AMDGPULibFunc (2)", "Func": "getEPtrKindFromAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42980, "Length": 24, "Cover_Rate": 0.8} {"Template_token": ["", "std", "::", "string", "FuncName", "=", "fInfo", ".", "mangle", "(", ")", ";", "Function", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "M", "->", "getValueSymbolTable", "(", ")", ".", "lookup", "(", "FuncName", ")", ")", ";", "if", "(", "F", "&&", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "isVarArg", "(", ")", "&&", "F", "->", "arg_size", "(", ")", "==", "fInfo", ".", "getNumArgs", "(", ")", ")", "{"], "ground_truth": ["return", "F", ";"], "File": "AMDGPULibFunc (2)", "Func": "getFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42981, "Length": 66, "Cover_Rate": 0.7586206896551724} {"Template_token": ["", "EFuncId", "getId", "(", ")", "const", "{"], "ground_truth": ["return", "Impl", "->", "getId", "(", ")", ";"], "File": "AMDGPULibFunc (2)", "Func": "getId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42985, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "case", "LibFunc", "::", "F32", ":", "T", "=", "Type", "::", "getFloatTy", "(", "C", ")", ";", "break", ";", "case", "LibFunc", "::", "F64", ":", "T", "=", "Type", "::", "getDoubleTy", "(", "C", ")", ";", "break", ";", "case", "LibFunc", "::", "IMG1DA", ":", "case", "LibFunc", "::", "IMG1DB", ":", "case", "LibFunc", "::", "IMG2DA", ":", "case", "LibFunc", "::", "IMG1D", ":", "case", "LibFunc", "::", "IMG2D", ":", "case", "LibFunc", "::", "IMG3D", ":", "T", "=", "StructType", "::", "create", "(", "C", ",", "", ")", "->", "getPointerTo", "(", ")", ";", "break", ";", "case", "LibFunc", "::", "SAMPLER", ":", "T", "=", "StructType", "::", "create", "(", "C", ",", "", ")", "->", "getPointerTo", "(", ")", ";", "break", ";"], "ground_truth": ["case", "LibFunc", "::", "EVENT", ":"], "File": "AMDGPULibFunc (2)", "Func": "getIntrinsicParamType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42986, "Length": 106, "Cover_Rate": 0.3221884498480243} {"Template_token": ["", "case", "LibFunc", "::", "I16", ":", "return", "", ";", "case", "LibFunc", "::", "I32", ":", "return", "", ";", "case", "LibFunc", "::", "I64", ":", "return", "", ";", "case", "LibFunc", "::", "F16", ":", "return", "", ";", "case", "LibFunc", "::", "F32", ":", "return", "", ";", "case", "LibFunc", "::", "F64", ":", "return", "", ";"], "ground_truth": ["case", "LibFunc", "::", "IMG1DA", ":", "return", "", ";"], "File": "AMDGPULibFunc (2)", "Func": "getItaniumTypeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42987, "Length": 56, "Cover_Rate": 0.30939226519337015} {"Template_token": ["", "const", "LibFunc", "::", "Param", "*", "LibFunc", "::", "getLeads", "(", ")", "const", "{", "return", "cast", "<", "const", "MangledLibFunc", ">", "(", "Impl", ".", "get", "(", ")", ")", "->", "Leads", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "getLeads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42988, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "const", "LibFunc", "::", "Param", "*", "LibFunc", "::", "getLeads", "(", ")", "const", "{"], "ground_truth": ["return", "cast", "<", "const", "MangledLibFunc", ">", "(", "Impl", ".", "get", "(", ")", ")", "->", "Leads", ";"], "File": "AMDGPULibFunc (2)", "Func": "getLeads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42989, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "case", "EX_FLOAT4", ":", "P", ".", "ArgType", "=", "LibFunc", "::", "F32", ";", "P", ".", "VectorSize", "=", "", ";", "break", ";", "case", "EX_ZET", ":", "P", ".", "ArgType", "=", "LibFunc", "::", "U64", ";", "break", ";", "case", "EX_EVENT", ":", "P", ".", "ArgType", "=", "LibFunc", "::", "EVENT", ";", "break", ";", "case", "EX_SAMPLER", ":", "P", ".", "ArgType", "=", "LibFunc", "::", "SAMPLER", ";", "break", ";", "case", "EX_RESERVEDID", ":", "break", ";", "default", ":", "if", "(", "Index", "==", "(", "Rule", ".", "Lead", "[", "", "]", "-", "", ")", ")", "P", "=", "Leads", "[", "", "]", ";", "else", "P", "=", "Leads", "[", "", "]", ";", "switch", "(", "R", ")", "{", "case", "E_ANY", ":", "case", "E_COPY", ":", "break", ";", "case", "E_POINTEE", ":", "P", ".", "PtrKind", "=", "LibFunc", "::", "BYVALUE", ";", "break", ";", "case", "E_V2_OF_POINTEE", ":", "P", ".", "VectorSize", "=", "", ";", "P", ".", "PtrKind", "=", "LibFunc", "::", "BYVALUE", ";", "break", ";", "case", "E_V3_OF_POINTEE", ":", "P", ".", "VectorSize", "=", "", ";", "P", ".", "PtrKind", "=", "LibFunc", "::", "BYVALUE", ";", "break", ";", "case", "E_V4_OF_POINTEE", ":", "P", ".", "VectorSize", "=", "", ";", "P", ".", "PtrKind", "=", "LibFunc", "::", "BYVALUE", ";", "break", ";", "case", "E_V8_OF_POINTEE", ":", "P", ".", "VectorSize", "=", "", ";", "P", ".", "PtrKind", "=", "LibFunc", "::", "BYVALUE", ";", "break", ";", "case", "E_V16_OF_POINTEE", ":", "P", ".", "VectorSize", "=", "", ";", "P", ".", "PtrKind", "=", "LibFunc", "::", "BYVALUE", ";", "break", ";", "case", "E_CONSTPTR_ANY", ":", "P", ".", "PtrKind", "|=", "LibFunc", "::", "CONST", ";", "break", ";", "case", "E_VLTLPTR_ANY", ":", "P", ".", "PtrKind", "|=", "LibFunc", "::", "VOLATILE", ";", "break", ";", "case", "E_SETBASE_I32", ":", "P", ".", "ArgType", "=", "LibFunc", "::", "I32", ";", "break", ";", "case", "E_SETBASE_U32", ":"], "ground_truth": ["P", ".", "ArgType", "=", "LibFunc", "::", "U32", ";", "break", ";"], "File": "AMDGPULibFunc (2)", "Func": "getNextParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42992, "Length": 268, "Cover_Rate": 0.4527027027027027} {"Template_token": ["", "unsigned", "getNumArgs", "(", ")", "const", "{", "return", "Impl", "->", "getNumArgs", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "getNumArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42993, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Impl", "->", "getNumArgs", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "getNumArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42994, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "int", "getNumLeads", "(", ")", "const", "{"], "ground_truth": ["return", "(", "Lead", "[", "", "]", "?", "", ":", "", ")", "+", "(", "Lead", "[", "", "]", "?", "", ":", "", ")", ";"], "File": "AMDGPULibFunc (2)", "Func": "getNumLeads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42995, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "int", "getNumLeads", "(", ")", "const", "{", "return", "(", "Lead", "[", "", "]", "?", "", ":", "", ")", "+", "(", "Lead", "[", "", "]", "?", "", ":", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "getNumLeads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42996, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "Function", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "M", "->", "getValueSymbolTable", "(", ")", ".", "lookup", "(", "FuncName", ")", ")", ";", "if", "(", "F", "&&", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "isVarArg", "(", ")", "&&", "F", "->", "arg_size", "(", ")", "==", "fInfo", ".", "getNumArgs", "(", ")", ")", "{", "return", "F", ";", "}", "FunctionType", "*", "FuncTy", "=", "fInfo", ".", "getFunctionType", "(", "*", "M", ")", ";"], "ground_truth": ["bool", "hasPtr", "=", "false", ";"], "File": "AMDGPULibFunc (2)", "Func": "getOrInsertFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 42997, "Length": 73, "Cover_Rate": 0.3029045643153527} {"Template_token": ["", "if", "(", "eatTerm", "(", "S", ",", "", ")", ")", "return", "eatLengthPrefixedName", "(", "S", ")", ";", "return", "StringRef", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "getUnmangledName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43000, "Length": 21, "Cover_Rate": 0.6} {"Template_token": ["", "StringRef", "S", "=", "mangledName", ";", "if", "(", "eatTerm", "(", "S", ",", "", ")", ")", "return", "eatLengthPrefixedName", "(", "S", ")", ";", "return", "StringRef", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "getUnmangledName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43001, "Length": 26, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "bool", "isMangled", "(", ")", "const", "{", "return", "Impl", "->", "isMangled", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "isMangled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43004, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "ItaniumMangler", "(", "bool", "useAddrSpace", ")", ":", "UseAddrSpace", "(", "useAddrSpace", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "ItaniumMangler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43006, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "ItaniumMangler", "(", "bool", "useAddrSpace", ")", ":", "UseAddrSpace", "(", "useAddrSpace", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "ItaniumMangler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43007, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Loc", "!=", "Map", ".", "end", "(", ")", ")", "{", "Id", "=", "toFuncId", "(", "Loc", "->", "second", ")", ";", "return", "true", ";", "}", "Id", "=", "LibFunc", "::", "EI_NONE", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "lookup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43008, "Length": 34, "Cover_Rate": 0.4927536231884058} {"Template_token": ["", "return", "Name", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "mangle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43009, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "std", "::", "string", "mangle", "(", ")", "const", "override", "{"], "ground_truth": ["return", "Name", ";"], "File": "AMDGPULibFunc (2)", "Func": "mangle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43010, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "ParamIterator", "I", "(", "Leads", ",", "manglingRules", "[", "FuncId", "]", ")", ";", "Param", "P", ";", "while", "(", "(", "P", "=", "I", ".", "getNextParam", "(", ")", ")", ".", "ArgType", "!=", "", ")", "Mangler", "(", "S", ",", "P", ")", ";", "return", "std", "::", "string", "(", "S", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "mangleNameItanium", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43011, "Length": 50, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "return", "(", "std", "::", "max", ")", "(", "Lead", "[", "", "]", ",", "Lead", "[", "", "]", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "maxLeadIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43012, "Length": 19, "Cover_Rate": 0.76} {"Template_token": ["", "int", "maxLeadIndex", "(", ")", "const", "{"], "ground_truth": ["return", "(", "std", "::", "max", ")", "(", "Lead", "[", "", "]", ",", "Lead", "[", "", "]", ")", ";"], "File": "AMDGPULibFunc (2)", "Func": "maxLeadIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43013, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "reset", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "Param", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43014, "Length": 5, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "Param", "(", ")", "{", "reset", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "Param", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43015, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "ParamIterator", "(", "const", "LibFunc", "::", "Param", "(", "&", "leads", ")", "[", "", "]", ",", "const", "ManglingRule", "&", "rule", ")", ":", "Leads", "(", "leads", ")", ",", "Rule", "(", "rule", ")", ",", "Index", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "ParamIterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43016, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "ParamIterator", "(", "const", "LibFunc", "::", "Param", "(", "&", "leads", ")", "[", "", "]", ",", "const", "ManglingRule", "&", "rule", ")", ":", "Leads", "(", "leads", ")", ",", "Rule", "(", "rule", ")", ",", "Index", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "ParamIterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43017, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "eatTerm", "(", "FuncName", ",", "", ")", ")", "F", ".", "Impl", "=", "std", "::", "make_unique", "<", "MangledLibFunc", ">", "(", ")", ";"], "ground_truth": ["else", "F", ".", "Impl", "=", "std", "::", "make_unique", "<", "UnmangledLibFunc", ">", "(", ")", ";"], "File": "AMDGPULibFunc (2)", "Func": "parse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43018, "Length": 40, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "F", ".", "Impl", "=", "std", "::", "unique_ptr", "<", "LibFuncImpl", ">", "(", ")", ";", "return", "false", ";", "}", "if", "(", "eatTerm", "(", "FuncName", ",", "", ")", ")", "F", ".", "Impl", "=", "std", "::", "make_unique", "<", "MangledLibFunc", ">", "(", ")", ";"], "ground_truth": ["else", "F", ".", "Impl", "=", "std", "::", "make_unique", "<", "UnmangledLibFunc", ">", "(", ")", ";"], "File": "AMDGPULibFunc (2)", "Func": "parse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43019, "Length": 53, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Impl", "->", "parseFuncName", "(", "MangledName", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "parseFuncName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43020, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "res", ".", "VectorSize", "=", "parseVecSize", "(", "param", ")", ";", "if", "(", "res", ".", "VectorSize", "==", "", "||", "!", "eatTerm", "(", "param", ",", "'_'", ")", ")", "return", "false", ";", "}", "char", "const", "TC", "=", "param", ".", "front", "(", ")", ";", "if", "(", "isDigit", "(", "TC", ")", ")", "{", "res", ".", "ArgType", "=", "StringSwitch", "<", "LibFunc", "::", "EType", ">", "(", "eatLengthPrefixedName", "(", "param", ")", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1DA", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1DB", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG2DA", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG2D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG3D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "DUMMY", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "DUMMY", ")", ".", "Default", "(", "LibFunc", "::", "DUMMY", ")", ";", "}", "else", "{", "drop_front", "(", "param", ")", ";", "switch", "(", "TC", ")", "{", "case", "'h'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U8", ";", "break", ";", "case", "'t'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U16", ";", "break", ";", "case", "'j'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U32", ";", "break", ";", "case", "'m'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U64", ";", "break", ";", "case", "'c'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I8", ";", "break", ";", "case", "'s'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I16", ";", "break", ";", "case", "'i'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I32", ";", "break", ";", "case", "'l'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I64", ";", "break", ";", "case", "'f'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "F32", ";", "break", ";", "case", "'d'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "F64", ";", "break", ";", "case", "'D'", ":", "if", "(", "!", "eatTerm", "(", "param", ",", "'h'", ")", ")", "return", "false", ";", "res", ".", "ArgType", "=", "LibFunc", "::", "F16", ";", "break", ";", "case", "'S'", ":", "if", "(", "!", "eatTerm", "(", "param", ",", "'_'", ")", ")", "{", "eatNumber", "(", "param", ")", ";", "if", "(", "!", "eatTerm", "(", "param", ",", "'_'", ")", ")", "return", "false", ";", "}", "res", ".", "VectorSize", "=", "Prev", ".", "VectorSize", ";", "res", ".", "ArgType", "=", "Prev", ".", "ArgType", ";", "break", ";", "default", ":", ";", "}", "}"], "ground_truth": ["if", "(", "res", ".", "ArgType", "==", "", ")", "return", "false", ";"], "File": "AMDGPULibFunc (2)", "Func": "parseItaniumParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43022, "Length": 379, "Cover_Rate": 0.6916058394160584} {"Template_token": ["", "static", "LibFunc", "::", "ENamePrefix", "parseNamePrefix", "(", "StringRef", "&", "mangledName", ")", "{", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "const", "P", "=", "mangledName", ".", "split", "(", "'_'", ")", ";"], "ground_truth": ["LibFunc", "::", "ENamePrefix", "Pfx", "=", "StringSwitch", "<", "LibFunc", "::", "ENamePrefix", ">", "(", "P", ".", "first", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "NATIVE", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "HALF", ")", ".", "Default", "(", "LibFunc", "::", "NOPFX", ")", ";"], "File": "AMDGPULibFunc (2)", "Func": "parseNamePrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43023, "Length": 71, "Cover_Rate": 0.797752808988764} {"Template_token": ["", "FuncId", "=", "static_cast", "<", "EFuncId", ">", "(", "manglingRulesMap", ".", "lookup", "(", "FullName", ")", ")", ";", "return", "FuncId", "!=", "EI_NONE", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "parseUnmangledName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43024, "Length": 21, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "FuncId", "=", "static_cast", "<", "EFuncId", ">", "(", "manglingRulesMap", ".", "lookup", "(", "FullName", ")", ")", ";", "return", "FuncId", "!=", "EI_NONE", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "parseUnmangledName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43025, "Length": 21, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "switch", "(", "Len", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Len", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "parseVecSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43026, "Length": 28, "Cover_Rate": 0.56} {"Template_token": ["", "ArgType", "=", "", ";"], "ground_truth": ["VectorSize", "=", "", ";"], "File": "AMDGPULibFunc (2)", "Func": "reset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43027, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "setFunctionType", "(", "FunctionType", "*", "FT", ")", "{", "FuncTy", "=", "FT", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "setFunctionType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43028, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "FuncTy", "=", "FT", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "setFunctionType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43029, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "void", "setId", "(", "EFuncId", "Id", ")", "{", "Impl", "->", "setId", "(", "Id", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "setId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43030, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "Impl", "->", "setId", "(", "Id", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "setId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43031, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "Impl", "->", "setName", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "setName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43032, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "void", "setName", "(", "StringRef", "N", ")", "{", "Impl", "->", "setName", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "setName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43033, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "void", "setPrefix", "(", "ENamePrefix", "PFX", ")", "{", "Impl", "->", "setPrefix", "(", "PFX", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "setPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43035, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "static", "ID", "toFuncId", "(", "unsigned", "Index", ")", "{", "assert", "(", "Index", "<", "TableSize", "&&", "", ")", ";"], "ground_truth": ["return", "static_cast", "<", "ID", ">", "(", "Index", "+", "", "+", "static_cast", "<", "unsigned", ">", "(", "LibFunc", "::", "EI_LAST_MANGLED", ")", ")", ";"], "File": "AMDGPULibFunc (2)", "Func": "toFuncId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43036, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "return", "static_cast", "<", "ID", ">", "(", "Index", "+", "", "+", "static_cast", "<", "unsigned", ">", "(", "LibFunc", "::", "EI_LAST_MANGLED", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "toFuncId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43037, "Length": 22, "Cover_Rate": 0.5641025641025641} {"Template_token": ["", "return", "static_cast", "<", "unsigned", ">", "(", "Id", ")", "-", "", "-", "static_cast", "<", "unsigned", ">", "(", "LibFunc", "::", "EI_LAST_MANGLED", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "toIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43038, "Length": 22, "Cover_Rate": 0.41509433962264153} {"Template_token": ["", "static", "unsigned", "toIndex", "(", "ID", "Id", ")", "{"], "ground_truth": ["assert", "(", "static_cast", "<", "unsigned", ">", "(", "Id", ")", ">", "static_cast", "<", "unsigned", ">", "(", "LibFunc", "::", "EI_LAST_MANGLED", ")", "&&", "", ")", ";"], "File": "AMDGPULibFunc (2)", "Func": "toIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43039, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "bool", "trySubst", "(", "Stream", "&", "os", ",", "const", "LibFunc", "::", "Param", "&", "p", ")", "{", "int", "const", "subst", "=", "findSubst", "(", "p", ")", ";", "if", "(", "subst", "<", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "subst", "==", "", ")", "os", "<<", "", ";"], "File": "AMDGPULibFunc (2)", "Func": "trySubst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43040, "Length": 43, "Cover_Rate": 0.7166666666666667} {"Template_token": ["", "if", "(", "subst", "<", "", ")", "return", "false", ";", "if", "(", "subst", "==", "", ")", "os", "<<", "", ";", "else", "os", "<<", "'S'", "<<", "(", "subst", "-", "", ")", "<<", "'_'", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "trySubst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43041, "Length": 36, "Cover_Rate": 0.6} {"Template_token": ["", "constexpr", "UnmangledFuncInfo", "(", "const", "char", "*", "_Name", ",", "unsigned", "_NumArgs", ")", ":", "Name", "(", "_Name", ")", ",", "NumArgs", "(", "_NumArgs", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "UnmangledFuncInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43042, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "constexpr", "UnmangledFuncInfo", "(", "const", "char", "*", "_Name", ",", "unsigned", "_NumArgs", ")", ":", "Name", "(", "_Name", ")", ",", "NumArgs", "(", "_NumArgs", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "UnmangledFuncInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43043, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "const", "char", "*", "Pfx", "=", "", ";", "switch", "(", "FKind", ")", "{", "case", "NATIVE", ":", "Pfx", "=", "", ";", "break", ";", "case", "HALF", ":", "Pfx", "=", "", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Name", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["OS", "<<", "Pfx", "<<", "Name", ";"], "File": "AMDGPULibFunc (2)", "Func": "writeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43044, "Length": 51, "Cover_Rate": 0.4811320754716981} {"Template_token": ["", "const", "char", "*", "Pfx", "=", "", ";", "switch", "(", "FKind", ")", "{", "case", "NATIVE", ":", "Pfx", "=", "", ";", "break", ";", "case", "HALF", ":", "Pfx", "=", "", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Name", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["OS", "<<", "Pfx", "<<", "Name", ";"], "File": "AMDGPULibFunc (2)", "Func": "writeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43045, "Length": 51, "Cover_Rate": 0.4811320754716981} {"Template_token": ["", "virtual", "~", "LibFuncImpl", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "~AMDGPULibFuncImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43046, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "~", "LibFuncImpl", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "~AMDGPULibFuncImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43047, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "case", "LibFunc", "::", "IMG2D", ":", "case", "LibFunc", "::", "IMG3D", ":", "T", "=", "StructType", "::", "create", "(", "C", ",", "", ")", "->", "getPointerTo", "(", ")", ";", "break", ";", "case", "LibFunc", "::", "SAMPLER", ":", "T", "=", "StructType", "::", "create", "(", "C", ",", "", ")", "->", "getPointerTo", "(", ")", ";", "break", ";", "case", "LibFunc", "::", "EVENT", ":", "T", "=", "StructType", "::", "create", "(", "C", ",", "", ")", "->", "getPointerTo", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "return", "nullptr", ";", "}", "if", "(", "P", ".", "VectorSize", ">", "", ")", "T", "=", "FixedVectorType", "::", "get", "(", "T", ",", "P", ".", "VectorSize", ")", ";"], "ground_truth": ["if", "(", "P", ".", "PtrKind", "!=", "LibFunc", "::", "BYVALUE", ")", "T", "=", "useAddrSpace", "?", "T", "->", "getPointerTo", "(", "(", "P", ".", "PtrKind", "&", "LibFunc", "::", "ADDR_SPACE", ")", "-", "", ")", ":", "T", "->", "getPointerTo", "(", ")", ";"], "File": "AMDGPULibFunc11", "Func": "getIntrinsicParamType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43048, "Length": 140, "Cover_Rate": 0.425531914893617} {"Template_token": ["", "C", "=", "M", "->", "getOrInsertFunction", "(", "FuncName", ",", "FuncTy", ")", ";", "}", "else", "{", "AttributeList", "Attr", ";", "LLVMContext", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "ReadOnly", ")", ";", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "NoUnwind", ")", ";", "C", "=", "M", "->", "getOrInsertFunction", "(", "FuncName", ",", "FuncTy", ",", "Attr", ")", ";", "}"], "ground_truth": ["return", "cast", "<", "Function", ">", "(", "C", ")", ";"], "File": "AMDGPULibFunc14", "Func": "getOrInsertFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43049, "Length": 80, "Cover_Rate": 0.3137254901960784} {"Template_token": ["", "}", "}", "Constant", "*", "C", "=", "nullptr", ";", "if", "(", "hasPtr", ")", "{", "C", "=", "M", "->", "getOrInsertFunction", "(", "FuncName", ",", "FuncTy", ")", ";", "}", "else", "{", "AttributeList", "Attr", ";", "LLVMContext", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "ReadOnly", ")", ";", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "NoUnwind", ")", ";", "C", "=", "M", "->", "getOrInsertFunction", "(", "FuncName", ",", "FuncTy", ",", "Attr", ")", ";", "}"], "ground_truth": ["return", "cast", "<", "Function", ">", "(", "C", ")", ";"], "File": "AMDGPULibFunc14", "Func": "getOrInsertFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43050, "Length": 93, "Cover_Rate": 0.36470588235294116} {"Template_token": ["", "std", "::", "string", "const", "FuncName", "=", "fInfo", ".", "mangle", "(", ")", ";", "Function", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "M", "->", "getValueSymbolTable", "(", ")", ".", "lookup", "(", "FuncName", ")", ")", ";", "if", "(", "F", "&&", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "isVarArg", "(", ")", "&&", "F", "->", "arg_size", "(", ")", "==", "fInfo", ".", "getNumArgs", "(", ")", ")", "{", "return", "F", ";", "}", "FunctionType", "*", "FuncTy", "=", "fInfo", ".", "getFunctionType", "(", "*", "M", ")", ";", "bool", "hasPtr", "=", "false", ";", "for", "(", "FunctionType", "::", "param_iterator", "PI", "=", "FuncTy", "->", "param_begin", "(", ")", ",", "PE", "=", "FuncTy", "->", "param_end", "(", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "const", "Type", "*", "argTy", "=", "static_cast", "<", "const", "Type", "*", ">", "(", "*", "PI", ")", ";", "if", "(", "argTy", "->", "isPointerTy", "(", ")", ")", "{", "hasPtr", "=", "true", ";", "break", ";", "}", "}", "Constant", "*", "C", "=", "nullptr", ";", "if", "(", "hasPtr", ")", "{", "C", "=", "M", "->", "getOrInsertFunction", "(", "FuncName", ",", "FuncTy", ")", ";", "}", "else", "{", "AttributeList", "Attr", ";", "LLVMContext", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "Attr", "=", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "ReadOnly", ")", ";"], "ground_truth": ["Attr", "=", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "NoUnwind", ")", ";"], "File": "AMDGPULibFunc1", "Func": "getOrInsertFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43051, "Length": 219, "Cover_Rate": 0.8455598455598455} {"Template_token": ["", "auto", "Loc", "=", "Map", ".", "find", "(", "Name", ")", ";", "if", "(", "Loc", "!=", "Map", ".", "end", "(", ")", ")", "{", "Id", "=", "toFuncId", "(", "Loc", "->", "second", ")", ";", "return", "true", ";", "}", "Id", "=", "LibFunc", "::", "EI_NONE", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPULibFunc1", "Func": "lookup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43052, "Length": 43, "Cover_Rate": 0.7543859649122807} {"Template_token": ["", "for", "(", "auto", "Rule", ":", "manglingRules", ")", "insert", "(", "{", "Rule", ".", "Name", ",", "Id", "++", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc1", "Func": "ManglingRulesMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43053, "Length": 20, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "ManglingRulesMap", "(", ")", ":", "StringMap", "<", "int", ">", "(", "sizeof", "(", "manglingRules", ")", "/", "sizeof", "(", "manglingRules", "[", "", "]", ")", ")", "{"], "ground_truth": ["int", "Id", "=", "", ";"], "File": "AMDGPULibFunc1", "Func": "ManglingRulesMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43054, "Length": 28, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "TableSize", ";", "++", "I", ")", "(", "*", "this", ")", "[", "Table", "[", "I", "]", ".", "Name", "]", "=", "I", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc1", "Func": "NameMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43055, "Length": 30, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "FuncId", "=", "static_cast", "<", "EFuncId", ">", "(", "manglingRulesMap", ".", "lookup", "(", "FullName", ")", ")", ";"], "ground_truth": ["return", "FuncId", "!=", "EI_NONE", ";"], "File": "AMDGPULibFunc1", "Func": "parseUnmangledName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43057, "Length": 20, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "explicit", "UnmangledLibFunc", "(", "StringRef", "FName", ",", "FunctionType", "*", "FT", ")", "{", "Name", "=", "std", "::", "string", "(", "FName", ")", ";", "FuncTy", "=", "FT", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc2", "Func": "AMDGPUUnmangledLibFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43059, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "UnmangledLibFunc", "(", "StringRef", "FName", ",", "FunctionType", "*", "FT", ")", "{", "Name", "=", "std", "::", "string", "(", "FName", ")", ";", "FuncTy", "=", "FT", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc2", "Func": "AMDGPUUnmangledLibFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43060, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "P", ".", "VectorSize", "=", "", ";", "P", ".", "PtrKind", "=", "LibFunc", "::", "BYVALUE", ";", "break", ";", "case", "E_CONSTPTR_ANY", ":", "P", ".", "PtrKind", "|=", "LibFunc", "::", "CONST", ";", "break", ";", "case", "E_VLTLPTR_ANY", ":", "P", ".", "PtrKind", "|=", "LibFunc", "::", "VOLATILE", ";", "break", ";", "case", "E_SETBASE_I32", ":", "P", ".", "ArgType", "=", "LibFunc", "::", "I32", ";", "break", ";", "case", "E_SETBASE_U32", ":", "P", ".", "ArgType", "=", "LibFunc", "::", "U32", ";", "break", ";", "case", "E_MAKEBASE_UNS", ":", "P", ".", "ArgType", "&=", "~", "LibFunc", "::", "BASE_TYPE_MASK", ";", "P", ".", "ArgType", "|=", "LibFunc", "::", "UINT", ";", "break", ";", "case", "E_IMAGECOORDS", ":", "switch", "(", "P", ".", "ArgType", ")", "{", "case", "LibFunc", "::", "IMG1DA", ":", "P", ".", "VectorSize", "=", "", ";", "break", ";", "case", "LibFunc", "::", "IMG1DB", ":", "P", ".", "VectorSize", "=", "", ";", "break", ";", "case", "LibFunc", "::", "IMG2DA", ":", "P", ".", "VectorSize", "=", "", ";", "break", ";", "case", "LibFunc", "::", "IMG1D", ":", "P", ".", "VectorSize", "=", "", ";", "break", ";", "case", "LibFunc", "::", "IMG2D", ":", "P", ".", "VectorSize", "=", "", ";", "break", ";", "case", "LibFunc", "::", "IMG3D", ":", "P", ".", "VectorSize", "=", "", ";", "break", ";", "}", "P", ".", "PtrKind", "=", "LibFunc", "::", "BYVALUE", ";", "P", ".", "ArgType", "=", "LibFunc", "::", "I32", ";", "break", ";", "case", "E_CONSTPTR_SWAPGL", ":", "switch", "(", "P", ".", "PtrKind", "&", "LibFunc", "::", "ADDR_SPACE", ")", "{", "case", "LibFunc", "::", "GLOBAL", ":", "P", ".", "PtrKind", "=", "LibFunc", "::", "LOCAL", ";", "break", ";", "case", "LibFunc", "::", "LOCAL", ":", "P", ".", "PtrKind", "=", "LibFunc", "::", "GLOBAL", ";", "break", ";", "}", "P", ".", "PtrKind", "|=", "LibFunc", "::", "CONST", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc2", "Func": "getNextParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43061, "Length": 260, "Cover_Rate": 0.4506065857885615} {"Template_token": ["", "}", "else", "{", "switch", "(", "param", ".", "front", "(", ")", ")", "{", "case", "'1'", ":", "res", ".", "PtrKind", "|=", "LibFunc", "::", "GLOBAL", ";", "break", ";", "case", "'2'", ":", "res", ".", "PtrKind", "|=", "LibFunc", "::", "READONLY", ";", "break", ";", "case", "'3'", ":", "res", ".", "PtrKind", "|=", "LibFunc", "::", "LOCAL", ";", "break", ";", "case", "'4'", ":", "res", ".", "PtrKind", "|=", "LibFunc", "::", "GENERIC", ";", "break", ";", "case", "'5'", ":", "res", ".", "PtrKind", "|=", "LibFunc", "::", "OTHER", ";", "break", ";", "default", ":", "return", "false", ";", "}", "drop_front", "(", "param", ",", "", ")", ";", "}", "}", "else", "{", "res", ".", "PtrKind", "=", "LibFunc", "::", "BYVALUE", ";", "}", "if", "(", "eatTerm", "(", "param", ",", "", ")", ")", "{", "res", ".", "VectorSize", "=", "parseVecSize", "(", "param", ")", ";", "if", "(", "res", ".", "VectorSize", "==", "", "||", "!", "eatTerm", "(", "param", ",", "'_'", ")", ")", "return", "false", ";", "}", "char", "const", "TC", "=", "param", ".", "front", "(", ")", ";", "if", "(", "::", "isDigit", "(", "TC", ")", ")", "{", "res", ".", "ArgType", "=", "StringSwitch", "<", "LibFunc", "::", "EType", ">", "(", "eatLengthPrefixedName", "(", "param", ")", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1DA", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1DB", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG2DA", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG2D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG3D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "DUMMY", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "DUMMY", ")", ".", "Default", "(", "LibFunc", "::", "DUMMY", ")", ";", "}", "else", "{", "drop_front", "(", "param", ")", ";", "switch", "(", "TC", ")", "{", "case", "'h'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U8", ";", "break", ";", "case", "'t'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U16", ";", "break", ";", "case", "'j'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U32", ";", "break", ";", "case", "'m'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U64", ";", "break", ";", "case", "'c'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I8", ";", "break", ";", "case", "'s'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I16", ";", "break", ";", "case", "'i'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I32", ";", "break", ";", "case", "'l'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I64", ";", "break", ";", "case", "'f'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "F32", ";", "break", ";"], "ground_truth": ["case", "'d'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "F64", ";", "break", ";"], "File": "AMDGPULibFunc2", "Func": "parseItaniumParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43062, "Length": 400, "Cover_Rate": 0.6568144499178982} {"Template_token": ["", "case", "'2'", ":", "res", ".", "PtrKind", "|=", "LibFunc", "::", "READONLY", ";", "break", ";", "case", "'3'", ":", "res", ".", "PtrKind", "|=", "LibFunc", "::", "LOCAL", ";", "break", ";", "case", "'4'", ":", "res", ".", "PtrKind", "|=", "LibFunc", "::", "GENERIC", ";", "break", ";", "case", "'5'", ":", "res", ".", "PtrKind", "|=", "LibFunc", "::", "OTHER", ";", "break", ";", "default", ":", "return", "false", ";", "}", "drop_front", "(", "param", ",", "", ")", ";", "}", "}", "else", "{", "res", ".", "PtrKind", "=", "LibFunc", "::", "BYVALUE", ";", "}", "if", "(", "eatTerm", "(", "param", ",", "", ")", ")", "{", "res", ".", "VectorSize", "=", "parseVecSize", "(", "param", ")", ";", "if", "(", "res", ".", "VectorSize", "==", "", "||", "!", "eatTerm", "(", "param", ",", "'_'", ")", ")", "return", "false", ";", "}", "char", "const", "TC", "=", "param", ".", "front", "(", ")", ";", "if", "(", "::", "isDigit", "(", "TC", ")", ")", "{", "res", ".", "ArgType", "=", "StringSwitch", "<", "LibFunc", "::", "EType", ">", "(", "eatLengthPrefixedName", "(", "param", ")", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1DA", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1DB", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG2DA", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG2D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG3D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "DUMMY", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "DUMMY", ")", ".", "Default", "(", "LibFunc", "::", "DUMMY", ")", ";", "}", "else", "{", "drop_front", "(", "param", ")", ";", "switch", "(", "TC", ")", "{", "case", "'h'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U8", ";", "break", ";", "case", "'t'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U16", ";", "break", ";", "case", "'j'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U32", ";", "break", ";", "case", "'m'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U64", ";", "break", ";", "case", "'c'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I8", ";", "break", ";", "case", "'s'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I16", ";", "break", ";", "case", "'i'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I32", ";", "break", ";", "case", "'l'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I64", ";", "break", ";", "case", "'f'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "F32", ";", "break", ";", "case", "'d'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "F64", ";", "break", ";", "case", "'D'", ":", "if", "(", "!", "eatTerm", "(", "param", ",", "'h'", ")", ")", "return", "false", ";", "res", ".", "ArgType", "=", "LibFunc", "::", "F16", ";", "break", ";", "case", "'S'", ":", "if", "(", "!", "eatTerm", "(", "param", ",", "'_'", ")", ")", "{", "eatNumber", "(", "param", ")", ";", "if", "(", "!", "eatTerm", "(", "param", ",", "'_'", ")", ")", "return", "false", ";", "}", "res", ".", "VectorSize", "=", "Prev", ".", "VectorSize", ";", "res", ".", "ArgType", "=", "Prev", ".", "ArgType", ";", "break", ";", "default", ":", ";", "}", "}", "if", "(", "res", ".", "ArgType", "==", "", ")", "return", "false", ";", "Prev", ".", "VectorSize", "=", "res", ".", "VectorSize", ";", "Prev", ".", "ArgType", "=", "res", ".", "ArgType", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc2", "Func": "parseItaniumParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43063, "Length": 488, "Cover_Rate": 0.8013136288998358} {"Template_token": ["", "void", "setName", "(", "StringRef", "N", ")", "{"], "ground_truth": ["Name", "=", "std", "::", "string", "(", "N", ")", ";"], "File": "AMDGPULibFunc2", "Func": "setName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43064, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "case", "LibFunc", "::", "U16", ":", "case", "LibFunc", "::", "I16", ":", "T", "=", "Type", "::", "getInt16Ty", "(", "C", ")", ";", "break", ";", "case", "LibFunc", "::", "U32", ":", "case", "LibFunc", "::", "I32", ":", "T", "=", "Type", "::", "getInt32Ty", "(", "C", ")", ";", "break", ";", "case", "LibFunc", "::", "U64", ":", "case", "LibFunc", "::", "I64", ":", "T", "=", "Type", "::", "getInt64Ty", "(", "C", ")", ";", "break", ";", "case", "LibFunc", "::", "F16", ":", "T", "=", "Type", "::", "getHalfTy", "(", "C", ")", ";", "break", ";", "case", "LibFunc", "::", "F32", ":", "T", "=", "Type", "::", "getFloatTy", "(", "C", ")", ";", "break", ";", "case", "LibFunc", "::", "F64", ":", "T", "=", "Type", "::", "getDoubleTy", "(", "C", ")", ";", "break", ";", "case", "LibFunc", "::", "IMG1DA", ":", "case", "LibFunc", "::", "IMG1DB", ":", "case", "LibFunc", "::", "IMG2DA", ":", "case", "LibFunc", "::", "IMG1D", ":", "case", "LibFunc", "::", "IMG2D", ":", "case", "LibFunc", "::", "IMG3D", ":", "T", "=", "StructType", "::", "create", "(", "C", ",", "", ")", "->", "getPointerTo", "(", ")", ";", "break", ";", "case", "LibFunc", "::", "SAMPLER", ":", "T", "=", "StructType", "::", "create", "(", "C", ",", "", ")", "->", "getPointerTo", "(", ")", ";", "break", ";", "case", "LibFunc", "::", "EVENT", ":", "T", "=", "StructType", "::", "create", "(", "C", ",", "", ")", "->", "getPointerTo", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "return", "nullptr", ";", "}", "if", "(", "P", ".", "VectorSize", ">", "", ")", "T", "=", "VectorType", "::", "get", "(", "T", ",", "P", ".", "VectorSize", ")", ";", "if", "(", "P", ".", "PtrKind", "!=", "LibFunc", "::", "BYVALUE", ")", "T", "=", "useAddrSpace", "?", "T", "->", "getPointerTo", "(", "(", "P", ".", "PtrKind", "&", "LibFunc", "::", "ADDR_SPACE", ")", "-", "", ")", ":", "T", "->", "getPointerTo", "(", ")", ";"], "ground_truth": ["return", "T", ";"], "File": "AMDGPULibFunc", "Func": "getIntrinsicParamType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43066, "Length": 274, "Cover_Rate": 0.8328267477203647} {"Template_token": ["", "switch", "(", "T", ")", "{", "case", "LibFunc", "::", "U8", ":", "return", "", ";", "case", "LibFunc", "::", "U16", ":", "return", "", ";", "case", "LibFunc", "::", "U32", ":", "return", "", ";", "case", "LibFunc", "::", "U64", ":", "return", "", ";", "case", "LibFunc", "::", "I8", ":", "return", "", ";", "case", "LibFunc", "::", "I16", ":", "return", "", ";", "case", "LibFunc", "::", "I32", ":", "return", "", ";", "case", "LibFunc", "::", "I64", ":", "return", "", ";", "case", "LibFunc", "::", "F16", ":", "return", "", ";", "case", "LibFunc", "::", "F32", ":", "return", "", ";", "case", "LibFunc", "::", "F64", ":", "return", "", ";", "case", "LibFunc", "::", "IMG1DA", ":", "return", "", ";"], "ground_truth": ["case", "LibFunc", "::", "IMG1DB", ":", "return", "", ";"], "File": "AMDGPULibFunc", "Func": "getItaniumTypeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43067, "Length": 109, "Cover_Rate": 0.6022099447513812} {"Template_token": ["", "std", "::", "string", "MangledLibFunc", "::", "getName", "(", ")", "const", "{"], "ground_truth": ["SmallString", "<", "", ">", "Buf", ";"], "File": "AMDGPULibFunc", "Func": "getName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43068, "Length": 16, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "raw_svector_ostream", "OS", "(", "Buf", ")", ";", "writeName", "(", "OS", ")", ";", "return", "OS", ".", "str", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc", "Func": "getName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43069, "Length": 19, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "break", ";", "}", "}", "FunctionCallee", "C", ";", "if", "(", "hasPtr", ")", "{", "C", "=", "M", "->", "getOrInsertFunction", "(", "FuncName", ",", "FuncTy", ")", ";", "}", "else", "{", "AttributeList", "Attr", ";", "LLVMContext", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "Attr", "=", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "ReadOnly", ")", ";", "Attr", "=", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "NoUnwind", ")", ";", "C", "=", "M", "->", "getOrInsertFunction", "(", "FuncName", ",", "FuncTy", ",", "Attr", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc", "Func": "getOrInsertFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43070, "Length": 87, "Cover_Rate": 0.3493975903614458} {"Template_token": ["", "}", "FunctionCallee", "C", ";", "if", "(", "hasPtr", ")", "{", "C", "=", "M", "->", "getOrInsertFunction", "(", "FuncName", ",", "FuncTy", ")", ";", "}", "else", "{", "AttributeList", "Attr", ";", "LLVMContext", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "Attr", "=", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "ReadOnly", ")", ";", "Attr", "=", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "NoUnwind", ")", ";"], "ground_truth": ["C", "=", "M", "->", "getOrInsertFunction", "(", "FuncName", ",", "FuncTy", ",", "Attr", ")", ";"], "File": "AMDGPULibFunc", "Func": "getOrInsertFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43071, "Length": 83, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "c", ">=", "'0'", "&&", "c", "<=", "'9'", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc", "Func": "isDigit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43073, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "ItaniumMangler", "Mangler", "(", "true", ")", ";", "ParamIterator", "I", "(", "Leads", ",", "manglingRules", "[", "FuncId", "]", ")", ";", "Param", "P", ";", "while", "(", "(", "P", "=", "I", ".", "getNextParam", "(", ")", ")", ".", "ArgType", "!=", "", ")", "Mangler", "(", "S", ",", "P", ")", ";"], "ground_truth": ["return", "S", ".", "str", "(", ")", ";"], "File": "AMDGPULibFunc", "Func": "mangleNameItanium", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43074, "Length": 50, "Cover_Rate": 0.42016806722689076} {"Template_token": ["", "if", "(", "eatTerm", "(", "FuncName", ",", "", ")", ")", "F", ".", "Impl", "=", "make_unique", "<", "MangledLibFunc", ">", "(", ")", ";", "else", "F", ".", "Impl", "=", "make_unique", "<", "UnmangledLibFunc", ">", "(", ")", ";"], "ground_truth": ["if", "(", "F", ".", "Impl", "->", "parseFuncName", "(", "FuncName", ")", ")", "return", "true", ";"], "File": "AMDGPULibFunc", "Func": "parse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43075, "Length": 46, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "if", "(", "eatTerm", "(", "param", ",", "'K'", ")", ")", "res", ".", "PtrKind", "|=", "LibFunc", "::", "CONST", ";", "if", "(", "eatTerm", "(", "param", ",", "'V'", ")", ")", "res", ".", "PtrKind", "|=", "LibFunc", "::", "VOLATILE", ";", "unsigned", "AS", ";", "if", "(", "!", "eatTerm", "(", "param", ",", "", ")", ")", "{", "AS", "=", "", ";", "}", "else", "{", "AS", "=", "param", ".", "front", "(", ")", "-", "'0'", ";", "drop_front", "(", "param", ",", "", ")", ";", "}", "res", ".", "PtrKind", "|=", "", "(", "AS", ")", ";", "}", "else", "{", "res", ".", "PtrKind", "=", "LibFunc", "::", "BYVALUE", ";", "}", "if", "(", "eatTerm", "(", "param", ",", "", ")", ")", "{", "res", ".", "VectorSize", "=", "parseVecSize", "(", "param", ")", ";", "if", "(", "res", ".", "VectorSize", "==", "", "||", "!", "eatTerm", "(", "param", ",", "'_'", ")", ")", "return", "false", ";", "}", "char", "const", "TC", "=", "param", ".", "front", "(", ")", ";", "if", "(", "::", "isDigit", "(", "TC", ")", ")", "{", "res", ".", "ArgType", "=", "StringSwitch", "<", "LibFunc", "::", "EType", ">", "(", "eatLengthPrefixedName", "(", "param", ")", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1DA", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1DB", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG2DA", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG2D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG3D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "DUMMY", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "DUMMY", ")", ".", "Default", "(", "LibFunc", "::", "DUMMY", ")", ";", "}", "else", "{", "drop_front", "(", "param", ")", ";", "switch", "(", "TC", ")", "{", "case", "'h'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U8", ";", "break", ";"], "ground_truth": ["case", "'t'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U16", ";", "break", ";"], "File": "AMDGPULibFunc", "Func": "parseItaniumParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43076, "Length": 287, "Cover_Rate": 0.5227686703096539} {"Template_token": ["", "if", "(", "eatTerm", "(", "param", ",", "'V'", ")", ")", "res", ".", "PtrKind", "|=", "LibFunc", "::", "VOLATILE", ";", "unsigned", "AS", ";", "if", "(", "!", "eatTerm", "(", "param", ",", "", ")", ")", "{", "AS", "=", "", ";", "}", "else", "{", "AS", "=", "param", ".", "front", "(", ")", "-", "'0'", ";", "drop_front", "(", "param", ",", "", ")", ";", "}", "res", ".", "PtrKind", "|=", "", "(", "AS", ")", ";", "}", "else", "{", "res", ".", "PtrKind", "=", "LibFunc", "::", "BYVALUE", ";", "}", "if", "(", "eatTerm", "(", "param", ",", "", ")", ")", "{", "res", ".", "VectorSize", "=", "parseVecSize", "(", "param", ")", ";", "if", "(", "res", ".", "VectorSize", "==", "", "||", "!", "eatTerm", "(", "param", ",", "'_'", ")", ")", "return", "false", ";", "}", "char", "const", "TC", "=", "param", ".", "front", "(", ")", ";", "if", "(", "::", "isDigit", "(", "TC", ")", ")", "{", "res", ".", "ArgType", "=", "StringSwitch", "<", "LibFunc", "::", "EType", ">", "(", "eatLengthPrefixedName", "(", "param", ")", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1DA", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1DB", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG2DA", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG1D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG2D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "IMG3D", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "DUMMY", ")", ".", "Case", "(", "", ",", "LibFunc", "::", "DUMMY", ")", ".", "Default", "(", "LibFunc", "::", "DUMMY", ")", ";", "}", "else", "{", "drop_front", "(", "param", ")", ";", "switch", "(", "TC", ")", "{", "case", "'h'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U8", ";", "break", ";", "case", "'t'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U16", ";", "break", ";", "case", "'j'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U32", ";", "break", ";", "case", "'m'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "U64", ";", "break", ";", "case", "'c'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I8", ";", "break", ";", "case", "'s'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I16", ";", "break", ";", "case", "'i'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I32", ";", "break", ";", "case", "'l'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "I64", ";", "break", ";", "case", "'f'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "F32", ";", "break", ";", "case", "'d'", ":", "res", ".", "ArgType", "=", "LibFunc", "::", "F64", ";", "break", ";", "case", "'D'", ":", "if", "(", "!", "eatTerm", "(", "param", ",", "'h'", ")", ")", "return", "false", ";", "res", ".", "ArgType", "=", "LibFunc", "::", "F16", ";", "break", ";", "case", "'S'", ":", "if", "(", "!", "eatTerm", "(", "param", ",", "'_'", ")", ")", "{", "eatNumber", "(", "param", ")", ";", "if", "(", "!", "eatTerm", "(", "param", ",", "'_'", ")", ")", "return", "false", ";", "}", "res", ".", "VectorSize", "=", "Prev", ".", "VectorSize", ";", "res", ".", "ArgType", "=", "Prev", ".", "ArgType", ";", "break", ";", "default", ":", ";", "}", "}", "if", "(", "res", ".", "ArgType", "==", "", ")", "return", "false", ";", "Prev", ".", "VectorSize", "=", "res", ".", "VectorSize", ";"], "ground_truth": ["Prev", ".", "ArgType", "=", "res", ".", "ArgType", ";"], "File": "AMDGPULibFunc", "Func": "parseItaniumParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43077, "Length": 483, "Cover_Rate": 0.8797814207650273} {"Template_token": ["", "UnmangledFuncInfo", "(", "StringRef", "_Name", ",", "unsigned", "_NumArgs", ")", ":", "Name", "(", "_Name", ")", ",", "NumArgs", "(", "_NumArgs", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc", "Func": "UnmangledFuncInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43078, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "UnmangledFuncInfo", "(", "StringRef", "_Name", ",", "unsigned", "_NumArgs", ")", ":", "Name", "(", "_Name", ")", ",", "NumArgs", "(", "_NumArgs", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc", "Func": "UnmangledFuncInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43079, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "Function", "*", "ParentFunc", "=", "Memcpy", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetTransformInfo", "&", "TTI", "=", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "*", "ParentFunc", ")", ";", "expandMemCpyAsLoop", "(", "Memcpy", ",", "TTI", ")", ";", "Changed", "=", "true", ";", "Memcpy", "->", "eraseFromParent", "(", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "auto", "*", "Memmove", "=", "cast", "<", "MemMoveInst", ">", "(", "Inst", ")", ";", "if", "(", "shouldExpandOperationWithSize", "(", "Memmove", "->", "getLength", "(", ")", ")", ")", "{", "expandMemMoveAsLoop", "(", "Memmove", ")", ";", "Changed", "=", "true", ";"], "ground_truth": ["Memmove", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULowerIntrinsics11", "Func": "expandMemIntrinsicUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43080, "Length": 96, "Cover_Rate": 0.3650190114068441} {"Template_token": ["", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics11", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43082, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "U", ":", "F", ".", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "Changed", "|=", "CommonSubtarget", "::", "get", "(", "TM", ",", "F", ")", ".", "makeLIDRangeMetadata", "(", "CI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics11", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43083, "Length": 54, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "LowerIntrinsics", "(", "const", "TargetMachine", "*", "TM", "=", "nullptr", ")", ":", "ModulePass", "(", "ID", ")", ",", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics12", "Func": "AMDGPULowerIntrinsics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43084, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "LowerIntrinsics", "(", "const", "TargetMachine", "*", "TM", "=", "nullptr", ")", ":", "ModulePass", "(", "ID", ")", ",", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics12", "Func": "AMDGPULowerIntrinsics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43085, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "const", "Subtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "for", "(", "auto", "*", "U", ":", "F", ".", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "Changed", "|=", "ST", ".", "makeLIDRangeMetadata", "(", "CI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics12", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43088, "Length": 62, "Cover_Rate": 0.7294117647058823} {"Template_token": ["", "bool", "LowerIntrinsics", "::", "makeLIDRangeMetadata", "(", "Function", "&", "F", ")", "const", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "U", ":", "F", ".", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "Changed", "|=", "Subtarget", "::", "get", "(", "TM", ",", "F", ")", ".", "makeLIDRangeMetadata", "(", "CI", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPULowerIntrinsics13", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43089, "Length": 101, "Cover_Rate": 0.9901960784313726} {"Template_token": ["", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "Changed", "|=", "Subtarget", "::", "get", "(", "TM", ",", "F", ")", ".", "makeLIDRangeMetadata", "(", "CI", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics13", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43090, "Length": 40, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "U", ":", "F", ".", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "Function", "*", "Caller", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "TM", ",", "*", "Caller", ")", ";", "Changed", "|=", "ST", ".", "makeLIDRangeMetadata", "(", "CI", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPULowerIntrinsics15", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43091, "Length": 101, "Cover_Rate": 0.8145161290322581} {"Template_token": ["", "const", "TargetTransformInfo", "&", "TTI", "=", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "*", "ParentFunc", ")", ";", "expandMemCpyAsLoop", "(", "Memcpy", ",", "TTI", ")", ";", "Changed", "=", "true", ";", "Memcpy", "->", "eraseFromParent", "(", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "auto", "*", "Memmove", "=", "cast", "<", "MemMoveInst", ">", "(", "Inst", ")", ";", "if", "(", "shouldExpandOperationWithSize", "(", "Memmove", "->", "getLength", "(", ")", ")", ")", "{", "expandMemMoveAsLoop", "(", "Memmove", ")", ";", "Changed", "=", "true", ";", "Memmove", "->", "eraseFromParent", "(", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "auto", "*", "Memset", "=", "cast", "<", "MemSetInst", ">", "(", "Inst", ")", ";", "if", "(", "shouldExpandOperationWithSize", "(", "Memset", "->", "getLength", "(", ")", ")", ")", "{", "expandMemSetAsLoop", "(", "Memset", ")", ";", "Changed", "=", "true", ";", "Memset", "->", "eraseFromParent", "(", ")", ";", "}", "break", ";", "}"], "ground_truth": ["default", ":"], "File": "AMDGPULowerIntrinsics2", "Func": "expandMemIntrinsicUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43093, "Length": 135, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "switch", "(", "F", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "expandMemIntrinsicUses", "(", "F", ")", ")", "Changed", "=", "true", ";", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "AMDGPULowerIntrinsics6", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43094, "Length": 55, "Cover_Rate": 0.6707317073170732} {"Template_token": ["", "switch", "(", "F", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "expandMemIntrinsicUses", "(", "F", ")", ")", "Changed", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPULowerIntrinsics7", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43095, "Length": 40, "Cover_Rate": 0.3305785123966942} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "switch", "(", "F", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "expandMemIntrinsicUses", "(", "F", ")", ")", "Changed", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Changed", "|=", "makeLIDRangeMetadata", "(", "F", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPULowerIntrinsics7", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43096, "Length": 83, "Cover_Rate": 0.6859504132231405} {"Template_token": ["", "LowerIntrinsics", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics", "Func": "AMDGPULowerIntrinsics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43097, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "LowerIntrinsics", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics", "Func": "AMDGPULowerIntrinsics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43098, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createLowerIntrinsicsPass", "(", ")", "{"], "ground_truth": ["return", "new", "LowerIntrinsics", "(", ")", ";"], "File": "AMDGPULowerIntrinsics", "Func": "createAMDGPULowerIntrinsicsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43099, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createLowerIntrinsicsPass", "(", ")", "{"], "ground_truth": ["return", "new", "LowerIntrinsics", "(", ")", ";"], "File": "AMDGPULowerIntrinsics", "Func": "createAMDGPULowerIntrinsicsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43100, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "auto", "*", "Memcpy", "=", "cast", "<", "MemCpyInst", ">", "(", "Inst", ")", ";", "if", "(", "shouldExpandOperationWithSize", "(", "Memcpy", "->", "getLength", "(", ")", ")", ")", "{", "expandMemCpyAsLoop", "(", "Memcpy", ")", ";", "Changed", "=", "true", ";", "Memcpy", "->", "eraseFromParent", "(", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "auto", "*", "Memmove", "=", "cast", "<", "MemMoveInst", ">", "(", "Inst", ")", ";", "if", "(", "shouldExpandOperationWithSize", "(", "Memmove", "->", "getLength", "(", ")", ")", ")", "{", "expandMemMoveAsLoop", "(", "Memmove", ")", ";", "Changed", "=", "true", ";", "Memmove", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics", "Func": "expandMemIntrinsicUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43101, "Length": 87, "Cover_Rate": 0.3815789473684211} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43102, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43103, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "U", ":", "F", ".", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "Changed", "|=", "ST", ".", "makeLIDRangeMetadata", "(", "CI", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPULowerIntrinsics", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43104, "Length": 50, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "switch", "(", "F", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "expandMemIntrinsicUses", "(", "F", ")", ")", "Changed", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Changed", "|=", "makeLIDRangeMetadata", "(", "F", ")", ";", "break", ";", "default", ":", "break", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43105, "Length": 98, "Cover_Rate": 0.7205882352941176} {"Template_token": ["", "AdjustedArgTy", "=", "V4Ty", ";", "}", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "AdjustedArgTy", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "", ")", ";", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "AdjustedArgTy", ",", "ArgPtr", ",", "AdjustedAlign", ".", "value", "(", ")", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";", "}", "unsigned", "ParamAlign", "=", "Arg", ".", "getParamAlignment", "(", ")", ";", "if", "(", "ParamAlign", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_align", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "ParamAlign", ")", ")", ")", ")", ";", "}", "}", "if", "(", "DoShiftOpt", ")", "{", "Value", "*", "ExtractBits", "=", "OffsetDiff", "==", "", "?", "Load", ":", "Builder", ".", "CreateLShr", "(", "Load", ",", "OffsetDiff", "*", "", ")", ";", "IntegerType", "*", "ArgIntTy", "=", "Builder", ".", "getIntNTy", "(", "Size", ")", ";", "Value", "*", "Trunc", "=", "Builder", ".", "CreateTrunc", "(", "ExtractBits", ",", "ArgIntTy", ")", ";", "Value", "*", "NewVal", "=", "Builder", ".", "CreateBitCast", "(", "Trunc", ",", "ArgTy", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "Arg", ".", "replaceAllUsesWith", "(", "NewVal", ")", ";", "}", "else", "if", "(", "IsV3", ")", "{", "Value", "*", "Shuf", "=", "Builder", ".", "CreateShuffleVector", "(", "Load", ",", "UndefValue", "::", "get", "(", "V4Ty", ")", ",", "{", "", ",", "", ",", "", "}", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";"], "ground_truth": ["Arg", ".", "replaceAllUsesWith", "(", "Shuf", ")", ";"], "File": "AMDGPULowerKernelArguments11", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43110, "Length": 391, "Cover_Rate": 0.38258317025440314} {"Template_token": ["", "if", "(", "CC", "!=", "CallingConv", "::", "_KERNEL", "||", "F", ".", "arg_empty", "(", ")", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "LLVMContext", "&", "Ctx", "=", "F", ".", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "BasicBlock", "&", "EntryBlock", "=", "*", "F", ".", "begin", "(", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "*", "EntryBlock", ".", "begin", "(", ")", ")", ";", "const", "unsigned", "KernArgBaseAlign", "=", "", ";", "const", "uint64_t", "BaseOffset", "=", "ST", ".", "getExplicitKernelArgOffset", "(", "F", ")", ";", "unsigned", "MaxAlign", ";", "const", "uint64_t", "TotalKernArgSize", "=", "ST", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxAlign", ")", ";", "if", "(", "TotalKernArgSize", "==", "", ")", "return", "false", ";", "CallInst", "*", "KernArgSegment", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "nullptr", ",", "F", ".", "getName", "(", ")", "+", "", ")", ";", "KernArgSegment", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "KernArgSegment", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "getWithDereferenceableBytes", "(", "Ctx", ",", "TotalKernArgSize", ")", ")", ";", "unsigned", "AS", "=", "KernArgSegment", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "uint64_t", "ExplicitArgOffset", "=", "", ";", "for", "(", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "unsigned", "Size", "=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "bool", "IsExtArg", "=", "AllocSize", "<", "", "&&", "(", "Arg", ".", "hasZExtAttr", "(", ")", "||", "Arg", ".", "hasSExtAttr", "(", ")", ")", "&&", "!", "ST", ".", "isAmdHsaOS", "(", ")", ";", "if", "(", "IsExtArg", ")", "AllocSize", "=", "", ";", "uint64_t", "EltOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "Align", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "Align", ")", "+", "AllocSize", ";", "if", "(", "Arg", ".", "use_empty", "(", ")", ")", "continue", ";", "if", "(", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "PT", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "continue", ";", "if", "(", "Arg", ".", "hasNoAliasAttr", "(", ")", ")", "continue", ";", "}", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "ArgTy", ")", ";"], "ground_truth": ["bool", "IsV3", "=", "VT", "&&", "VT", "->", "getNumElements", "(", ")", "==", "", ";"], "File": "AMDGPULowerKernelArguments15", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43113, "Length": 420, "Cover_Rate": 0.3605150214592275} {"Template_token": ["", "if", "(", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "PT", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "continue", ";", "if", "(", "Arg", ".", "hasNoAliasAttr", "(", ")", ")", "continue", ";", "}", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "ArgTy", ")", ";", "bool", "IsV3", "=", "VT", "&&", "VT", "->", "getNumElements", "(", ")", "==", "", ";", "VectorType", "*", "V4Ty", "=", "nullptr", ";", "int64_t", "AlignDownOffset", "=", "alignDown", "(", "EltOffset", ",", "", ")", ";", "int64_t", "OffsetDiff", "=", "EltOffset", "-", "AlignDownOffset", ";", "unsigned", "AdjustedAlign", "=", "MinAlign", "(", "KernArgBaseAlign", ",", "AlignDownOffset", ")", ";", "Value", "*", "ArgPtr", ";", "if", "(", "Size", "<", "", "&&", "!", "ArgTy", "->", "isAggregateType", "(", ")", ")", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "KernArgSegment", ",", "AlignDownOffset", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "Builder", ".", "getInt32Ty", "(", ")", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "", ")", ";", "}", "else", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "KernArgSegment", ",", "AlignDownOffset", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "ArgTy", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "", ")", ";", "}", "assert", "(", "(", "!", "IsExtArg", "||", "!", "IsV3", ")", "&&", "", ")", ";", "if", "(", "IsV3", "&&", "Size", ">=", "", ")", "{", "V4Ty", "=", "VectorType", "::", "get", "(", "VT", "->", "getVectorElementType", "(", ")", ",", "", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "V4Ty", "->", "getPointerTo", "(", "AS", ")", ")", ";", "}", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "ArgPtr", ",", "AdjustedAlign", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelArguments15", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43114, "Length": 452, "Cover_Rate": 0.38798283261802574} {"Template_token": ["", "int64_t", "OffsetDiff", "=", "EltOffset", "-", "AlignDownOffset", ";", "unsigned", "AdjustedAlign", "=", "MinAlign", "(", "KernArgBaseAlign", ",", "AlignDownOffset", ")", ";", "Value", "*", "ArgPtr", ";", "if", "(", "Size", "<", "", "&&", "!", "ArgTy", "->", "isAggregateType", "(", ")", ")", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "KernArgSegment", ",", "AlignDownOffset", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "Builder", ".", "getInt32Ty", "(", ")", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "", ")", ";", "}", "else", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "KernArgSegment", ",", "AlignDownOffset", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "ArgTy", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "", ")", ";", "}", "assert", "(", "(", "!", "IsExtArg", "||", "!", "IsV3", ")", "&&", "", ")", ";", "if", "(", "IsV3", "&&", "Size", ">=", "", ")", "{", "V4Ty", "=", "VectorType", "::", "get", "(", "VT", "->", "getVectorElementType", "(", ")", ",", "", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "V4Ty", "->", "getPointerTo", "(", "AS", ")", ")", ";", "}", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "ArgPtr", ",", "AdjustedAlign", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";", "}", "unsigned", "ParamAlign", "=", "Arg", ".", "getParamAlignment", "(", ")", ";", "if", "(", "ParamAlign", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_align", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "ParamAlign", ")", ")", ")", ")", ";", "}", "}", "if", "(", "Size", "<", "", "&&", "!", "ArgTy", "->", "isAggregateType", "(", ")", ")", "{", "if", "(", "IsExtArg", "&&", "OffsetDiff", "==", "", ")", "{", "Type", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "bool", "IsSext", "=", "Arg", ".", "hasSExtAttr", "(", ")", ";", "Metadata", "*", "LowAndHigh", "[", "]", "=", "{"], "ground_truth": ["ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "I32Ty", ",", "IsSext", "?", "minIntN", "(", "Size", ")", ":", "", ")", ")", ",", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "I32Ty", ",", "IsSext", "?", "maxIntN", "(", "Size", ")", "+", "", ":", "maxUIntN", "(", "Size", ")", "+", "", ")", ")", "}", ";"], "File": "AMDGPULowerKernelArguments16", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43115, "Length": 512, "Cover_Rate": 0.43537414965986393} {"Template_token": ["", "if", "(", "Arg", ".", "hasNoAliasAttr", "(", ")", ")", "continue", ";", "}", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "ArgTy", ")", ";", "bool", "IsV3", "=", "VT", "&&", "VT", "->", "getNumElements", "(", ")", "==", "", ";", "bool", "DoShiftOpt", "=", "Size", "<", "", "&&", "!", "ArgTy", "->", "isAggregateType", "(", ")", ";", "VectorType", "*", "V4Ty", "=", "nullptr", ";", "int64_t", "AlignDownOffset", "=", "alignDown", "(", "EltOffset", ",", "", ")", ";", "int64_t", "OffsetDiff", "=", "EltOffset", "-", "AlignDownOffset", ";", "Align", "AdjustedAlign", "=", "commonAlignment", "(", "KernArgBaseAlign", ",", "DoShiftOpt", "?", "AlignDownOffset", ":", "EltOffset", ")", ";", "Value", "*", "ArgPtr", ";", "Type", "*", "AdjustedArgTy", ";", "if", "(", "DoShiftOpt", ")", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "Builder", ".", "getInt8Ty", "(", ")", ",", "KernArgSegment", ",", "AlignDownOffset", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "AdjustedArgTy", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "}", "else", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "Builder", ".", "getInt8Ty", "(", ")", ",", "KernArgSegment", ",", "EltOffset", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "AdjustedArgTy", "=", "ArgTy", ";", "}", "if", "(", "IsV3", "&&", "Size", ">=", "", ")", "{", "V4Ty", "=", "VectorType", "::", "get", "(", "VT", "->", "getVectorElementType", "(", ")", ",", "", ")", ";", "AdjustedArgTy", "=", "V4Ty", ";", "}", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "AdjustedArgTy", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "", ")", ";", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "AdjustedArgTy", ",", "ArgPtr", ",", "AdjustedAlign", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";"], "ground_truth": ["if", "(", "DerefOrNullBytes", "!=", "", ")", "{"], "File": "AMDGPULowerKernelArguments17", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43116, "Length": 364, "Cover_Rate": 0.3575638506876228} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "(", "&", "*", "getInsertPt", "(", "EntryBlock", ")", ")", ";", "const", "Align", "KernArgBaseAlign", "(", "", ")", ";", "const", "uint64_t", "BaseOffset", "=", "ST", ".", "getExplicitKernelArgOffset", "(", "F", ")", ";", "Align", "MaxAlign", ";", "const", "uint64_t", "TotalKernArgSize", "=", "ST", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxAlign", ")", ";", "if", "(", "TotalKernArgSize", "==", "", ")", "return", "false", ";", "CallInst", "*", "KernArgSegment", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "}", ",", "{", "}", ",", "nullptr", ",", "F", ".", "getName", "(", ")", "+", "", ")", ";", "KernArgSegment", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "KernArgSegment", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "getWithDereferenceableBytes", "(", "Ctx", ",", "TotalKernArgSize", ")", ")", ";", "unsigned", "AS", "=", "KernArgSegment", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "uint64_t", "ExplicitArgOffset", "=", "", ";", "for", "(", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "const", "bool", "IsByRef", "=", "Arg", ".", "hasByRefAttr", "(", ")", ";", "Type", "*", "ArgTy", "=", "IsByRef", "?", "Arg", ".", "getParamByRefType", "(", ")", ":", "Arg", ".", "getType", "(", ")", ";", "MaybeAlign", "ABITypeAlign", "=", "IsByRef", "?", "Arg", ".", "getParamAlign", "(", ")", ":", "None", ";", "if", "(", "!", "ABITypeAlign", ")", "ABITypeAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "uint64_t", "EltOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABITypeAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABITypeAlign", ")", "+", "AllocSize", ";", "if", "(", "Arg", ".", "use_empty", "(", ")", ")", "continue", ";", "if", "(", "IsByRef", ")", "{", "Value", "*", "ArgOffsetPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "Builder", ".", "getInt8Ty", "(", ")", ",", "KernArgSegment", ",", "EltOffset", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "Value", "*", "CastOffsetPtr", "=", "Builder", ".", "CreatePointerBitCastOrAddrSpaceCast", "(", "ArgOffsetPtr", ",", "Arg", ".", "getType", "(", ")", ")", ";", "Arg", ".", "replaceAllUsesWith", "(", "CastOffsetPtr", ")", ";", "continue", ";", "}", "if", "(", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "(", "PT", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "||", "PT", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", ")", "&&", "!", "ST", ".", "hasUsableDSOffset", "(", ")", ")", "continue", ";", "if", "(", "Arg", ".", "hasNoAliasAttr", "(", ")", ")", "continue", ";", "}", "auto", "*", "VT", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "ArgTy", ")", ";", "bool", "IsV3", "=", "VT", "&&", "VT", "->", "getNumElements", "(", ")", "==", "", ";", "bool", "DoShiftOpt", "=", "Size", "<", "", "&&", "!", "ArgTy", "->", "isAggregateType", "(", ")", ";", "VectorType", "*", "V4Ty", "=", "nullptr", ";", "int64_t", "AlignDownOffset", "=", "alignDown", "(", "EltOffset", ",", "", ")", ";", "int64_t", "OffsetDiff", "=", "EltOffset", "-", "AlignDownOffset", ";", "Align", "AdjustedAlign", "=", "commonAlignment", "(", "KernArgBaseAlign", ",", "DoShiftOpt", "?", "AlignDownOffset", ":", "EltOffset", ")", ";"], "ground_truth": ["Value", "*", "ArgPtr", ";"], "File": "AMDGPULowerKernelArguments18", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43118, "Length": 451, "Cover_Rate": 0.40703971119133575} {"Template_token": ["", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "&", "*", "InsPt", ")", ";", "if", "(", "!", "AI", "||", "!", "AI", "->", "isStaticAlloca", "(", ")", ")", "break", ";", "}"], "ground_truth": ["return", "InsPt", ";"], "File": "AMDGPULowerKernelArguments1", "Func": "getInsertPt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43119, "Length": 32, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";", "}", "unsigned", "ParamAlign", "=", "Arg", ".", "getParamAlignment", "(", ")", ";", "if", "(", "ParamAlign", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_align", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "ParamAlign", ")", ")", ")", ")", ";", "}", "}", "if", "(", "DoShiftOpt", ")", "{", "Value", "*", "ExtractBits", "=", "OffsetDiff", "==", "", "?", "Load", ":", "Builder", ".", "CreateLShr", "(", "Load", ",", "OffsetDiff", "*", "", ")", ";", "IntegerType", "*", "ArgIntTy", "=", "Builder", ".", "getIntNTy", "(", "Size", ")", ";", "Value", "*", "Trunc", "=", "Builder", ".", "CreateTrunc", "(", "ExtractBits", ",", "ArgIntTy", ")", ";", "Value", "*", "NewVal", "=", "Builder", ".", "CreateBitCast", "(", "Trunc", ",", "ArgTy", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "Arg", ".", "replaceAllUsesWith", "(", "NewVal", ")", ";", "}", "else", "if", "(", "IsV3", ")", "{", "Value", "*", "Shuf", "=", "Builder", ".", "CreateShuffleVector", "(", "Load", ",", "UndefValue", "::", "get", "(", "V4Ty", ")", ",", "ArrayRef", "<", "int", ">", "{", "", ",", "", ",", "", "}", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "Arg", ".", "replaceAllUsesWith", "(", "Shuf", ")", ";", "}", "else", "{", "Load", "->", "setName", "(", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "Arg", ".", "replaceAllUsesWith", "(", "Load", ")", ";", "}", "}", "KernArgSegment", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "getWithAlignment", "(", "Ctx", ",", "std", "::", "max", "(", "KernArgBaseAlign", ",", "MaxAlign", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelArguments1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43120, "Length": 382, "Cover_Rate": 0.37414299706170423} {"Template_token": ["", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";", "}", "unsigned", "ParamAlign", "=", "Arg", ".", "getParamAlignment", "(", ")", ";", "if", "(", "ParamAlign", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_align", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "ParamAlign", ")", ")", ")", ")", ";", "}", "}", "if", "(", "DoShiftOpt", ")", "{", "Value", "*", "ExtractBits", "=", "OffsetDiff", "==", "", "?", "Load", ":", "Builder", ".", "CreateLShr", "(", "Load", ",", "OffsetDiff", "*", "", ")", ";", "IntegerType", "*", "ArgIntTy", "=", "Builder", ".", "getIntNTy", "(", "Size", ")", ";", "Value", "*", "Trunc", "=", "Builder", ".", "CreateTrunc", "(", "ExtractBits", ",", "ArgIntTy", ")", ";", "Value", "*", "NewVal", "=", "Builder", ".", "CreateBitCast", "(", "Trunc", ",", "ArgTy", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "Arg", ".", "replaceAllUsesWith", "(", "NewVal", ")", ";", "}", "else", "if", "(", "IsV3", ")", "{", "Value", "*", "Shuf", "=", "Builder", ".", "CreateShuffleVector", "(", "Load", ",", "UndefValue", "::", "get", "(", "V4Ty", ")", ",", "ArrayRef", "<", "int", ">", "{", "", ",", "", ",", "", "}", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "Arg", ".", "replaceAllUsesWith", "(", "Shuf", ")", ";", "}", "else", "{", "Load", "->", "setName", "(", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "Arg", ".", "replaceAllUsesWith", "(", "Load", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelArguments21", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43123, "Length": 335, "Cover_Rate": 0.3004484304932735} {"Template_token": ["", "}", "if", "(", "IsV3", "&&", "Size", ">=", "", ")", "{", "V4Ty", "=", "VectorType", "::", "get", "(", "VT", "->", "getVectorElementType", "(", ")", ",", "", ")", ";", "AdjustedArgTy", "=", "V4Ty", ";", "}", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "AdjustedArgTy", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "", ")", ";", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "AdjustedArgTy", ",", "ArgPtr", ",", "AdjustedAlign", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";", "}", "unsigned", "ParamAlign", "=", "Arg", ".", "getParamAlignment", "(", ")", ";", "if", "(", "ParamAlign", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_align", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "ParamAlign", ")", ")", ")", ")", ";", "}", "}", "if", "(", "DoShiftOpt", ")", "{", "Value", "*", "ExtractBits", "=", "OffsetDiff", "==", "", "?", "Load", ":", "Builder", ".", "CreateLShr", "(", "Load", ",", "OffsetDiff", "*", "", ")", ";", "IntegerType", "*", "ArgIntTy", "=", "Builder", ".", "getIntNTy", "(", "Size", ")", ";", "Value", "*", "Trunc", "=", "Builder", ".", "CreateTrunc", "(", "ExtractBits", ",", "ArgIntTy", ")", ";"], "ground_truth": ["Value", "*", "NewVal", "=", "Builder", ".", "CreateBitCast", "(", "Trunc", ",", "ArgTy", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";"], "File": "AMDGPULowerKernelArguments22", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43124, "Length": 357, "Cover_Rate": 0.35103244837758113} {"Template_token": ["", "if", "(", "IsV3", "&&", "Size", ">=", "", ")", "{", "V4Ty", "=", "VectorType", "::", "get", "(", "VT", "->", "getVectorElementType", "(", ")", ",", "", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "V4Ty", "->", "getPointerTo", "(", "AS", ")", ")", ";", "}", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "ArgPtr", ",", "AdjustedAlign", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";", "}", "unsigned", "ParamAlign", "=", "Arg", ".", "getParamAlignment", "(", ")", ";", "if", "(", "ParamAlign", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_align", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "ParamAlign", ")", ")", ")", ")", ";", "}", "}", "if", "(", "Size", "<", "", "&&", "!", "ArgTy", "->", "isAggregateType", "(", ")", ")", "{", "Value", "*", "ExtractBits", "=", "OffsetDiff", "==", "", "?", "Load", ":", "Builder", ".", "CreateLShr", "(", "Load", ",", "OffsetDiff", "*", "", ")", ";", "IntegerType", "*", "ArgIntTy", "=", "Builder", ".", "getIntNTy", "(", "Size", ")", ";", "Value", "*", "Trunc", "=", "Builder", ".", "CreateTrunc", "(", "ExtractBits", ",", "ArgIntTy", ")", ";", "Value", "*", "NewVal", "=", "Builder", ".", "CreateBitCast", "(", "Trunc", ",", "ArgTy", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "Arg", ".", "replaceAllUsesWith", "(", "NewVal", ")", ";", "}", "else", "if", "(", "IsV3", ")", "{"], "ground_truth": ["Value", "*", "Shuf", "=", "Builder", ".", "CreateShuffleVector", "(", "Load", ",", "UndefValue", "::", "get", "(", "V4Ty", ")", ",", "{", "", ",", "", ",", "", "}", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";"], "File": "AMDGPULowerKernelArguments23", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43125, "Length": 399, "Cover_Rate": 0.3942687747035573} {"Template_token": ["", "}", "else", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "Builder", ".", "getInt8Ty", "(", ")", ",", "KernArgSegment", ",", "EltOffset", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "AdjustedArgTy", "=", "ArgTy", ";", "}", "if", "(", "IsV3", "&&", "Size", ">=", "", ")", "{", "V4Ty", "=", "VectorType", "::", "get", "(", "VT", "->", "getVectorElementType", "(", ")", ",", "", ")", ";", "AdjustedArgTy", "=", "V4Ty", ";", "}", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "AdjustedArgTy", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "", ")", ";", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "AdjustedArgTy", ",", "ArgPtr", ",", "AdjustedAlign", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";", "}", "unsigned", "ParamAlign", "=", "Arg", ".", "getParamAlignment", "(", ")", ";", "if", "(", "ParamAlign", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_align", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "ParamAlign", ")", ")", ")", ")", ";", "}", "}", "if", "(", "DoShiftOpt", ")", "{", "Value", "*", "ExtractBits", "=", "OffsetDiff", "==", "", "?", "Load", ":", "Builder", ".", "CreateLShr", "(", "Load", ",", "OffsetDiff", "*", "", ")", ";", "IntegerType", "*", "ArgIntTy", "=", "Builder", ".", "getIntNTy", "(", "Size", ")", ";", "Value", "*", "Trunc", "=", "Builder", ".", "CreateTrunc", "(", "ExtractBits", ",", "ArgIntTy", ")", ";", "Value", "*", "NewVal", "=", "Builder", ".", "CreateBitCast", "(", "Trunc", ",", "ArgTy", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "Arg", ".", "replaceAllUsesWith", "(", "NewVal", ")", ";"], "ground_truth": ["}", "else", "if", "(", "IsV3", ")", "{"], "File": "AMDGPULowerKernelArguments3", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43127, "Length": 403, "Cover_Rate": 0.3943248532289628} {"Template_token": ["", "for", "(", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "Align", "ABITypeAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "unsigned", "Size", "=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "uint64_t", "EltOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABITypeAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABITypeAlign", ")", "+", "AllocSize", ";", "if", "(", "Arg", ".", "use_empty", "(", ")", ")", "continue", ";", "if", "(", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "(", "PT", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "||", "PT", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", ")", "&&", "!", "ST", ".", "hasUsableDSOffset", "(", ")", ")", "continue", ";", "if", "(", "Arg", ".", "hasNoAliasAttr", "(", ")", ")", "continue", ";", "}", "auto", "*", "VT", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "ArgTy", ")", ";", "bool", "IsV3", "=", "VT", "&&", "VT", "->", "getNumElements", "(", ")", "==", "", ";", "bool", "DoShiftOpt", "=", "Size", "<", "", "&&", "!", "ArgTy", "->", "isAggregateType", "(", ")", ";", "VectorType", "*", "V4Ty", "=", "nullptr", ";", "int64_t", "AlignDownOffset", "=", "alignDown", "(", "EltOffset", ",", "", ")", ";", "int64_t", "OffsetDiff", "=", "EltOffset", "-", "AlignDownOffset", ";", "Align", "AdjustedAlign", "=", "commonAlignment", "(", "KernArgBaseAlign", ",", "DoShiftOpt", "?", "AlignDownOffset", ":", "EltOffset", ")", ";", "Value", "*", "ArgPtr", ";", "Type", "*", "AdjustedArgTy", ";", "if", "(", "DoShiftOpt", ")", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "Builder", ".", "getInt8Ty", "(", ")", ",", "KernArgSegment", ",", "AlignDownOffset", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "AdjustedArgTy", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "}", "else", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "Builder", ".", "getInt8Ty", "(", ")", ",", "KernArgSegment", ",", "EltOffset", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "AdjustedArgTy", "=", "ArgTy", ";", "}", "if", "(", "IsV3", "&&", "Size", ">=", "", ")", "{", "V4Ty", "=", "FixedVectorType", "::", "get", "(", "VT", "->", "getElementType", "(", ")", ",", "", ")", ";", "AdjustedArgTy", "=", "V4Ty", ";", "}", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "AdjustedArgTy", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "", ")", ";", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "AdjustedArgTy", ",", "ArgPtr", ",", "AdjustedAlign", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";"], "ground_truth": ["if", "(", "DerefOrNullBytes", "!=", "", ")", "{"], "File": "AMDGPULowerKernelArguments5", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43129, "Length": 498, "Cover_Rate": 0.4877571008814887} {"Template_token": ["", "LowerKernelArguments", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULowerKernelArguments", "Func": "AMDGPULowerKernelArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43130, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "LowerKernelArguments", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULowerKernelArguments", "Func": "AMDGPULowerKernelArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43131, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createLowerKernelArgumentsPass", "(", ")", "{"], "ground_truth": ["return", "new", "LowerKernelArguments", "(", ")", ";"], "File": "AMDGPULowerKernelArguments", "Func": "createAMDGPULowerKernelArgumentsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43133, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "AMDGPULowerKernelArguments", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43134, "Length": 15, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "Value", "*", "ArgPtr", ";", "if", "(", "DoShiftOpt", ")", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "KernArgSegment", ",", "AlignDownOffset", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "Builder", ".", "getInt32Ty", "(", ")", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "", ")", ";", "}", "else", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "KernArgSegment", ",", "EltOffset", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "ArgTy", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "", ")", ";", "}", "if", "(", "IsV3", "&&", "Size", ">=", "", ")", "{", "V4Ty", "=", "VectorType", "::", "get", "(", "VT", "->", "getVectorElementType", "(", ")", ",", "", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "V4Ty", "->", "getPointerTo", "(", "AS", ")", ")", ";", "}", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "ArgPtr", ",", "AdjustedAlign", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";", "}", "unsigned", "ParamAlign", "=", "Arg", ".", "getParamAlignment", "(", ")", ";", "if", "(", "ParamAlign", "!=", "", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_align", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "ParamAlign", ")", ")", ")", ")", ";", "}", "}", "if", "(", "DoShiftOpt", ")", "{", "Value", "*", "ExtractBits", "=", "OffsetDiff", "==", "", "?", "Load", ":", "Builder", ".", "CreateLShr", "(", "Load", ",", "OffsetDiff", "*", "", ")", ";", "IntegerType", "*", "ArgIntTy", "=", "Builder", ".", "getIntNTy", "(", "Size", ")", ";", "Value", "*", "Trunc", "=", "Builder", ".", "CreateTrunc", "(", "ExtractBits", ",", "ArgIntTy", ")", ";", "Value", "*", "NewVal", "=", "Builder", ".", "CreateBitCast", "(", "Trunc", ",", "ArgTy", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";", "Arg", ".", "replaceAllUsesWith", "(", "NewVal", ")", ";", "}", "else", "if", "(", "IsV3", ")", "{", "Value", "*", "Shuf", "=", "Builder", ".", "CreateShuffleVector", "(", "Load", ",", "UndefValue", "::", "get", "(", "V4Ty", ")", ",", "{", "", ",", "", ",", "", "}", ",", "Arg", ".", "getName", "(", ")", "+", "", ")", ";"], "ground_truth": ["Arg", ".", "replaceAllUsesWith", "(", "Shuf", ")", ";"], "File": "AMDGPULowerKernelArguments", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43135, "Length": 500, "Cover_Rate": 0.4911591355599214} {"Template_token": ["", "StringRef", "DispatchPtrName", "=", "", "(", "", ")", ";", "Function", "*", "DispatchPtr", "=", "F", ".", "getParent", "(", ")", "->", "getFunction", "(", "DispatchPtrName", ")", ";", "if", "(", "!", "DispatchPtr", ")", "return", "PreservedAnalyses", "::", "all", "(", ")", ";", "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "F", ")", ")", "{", "if", "(", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "CI", "->", "getCalledFunction", "(", ")", "==", "DispatchPtr", ")", "processUse", "(", "CI", ")", ";", "}", "}", "return", "PreservedAnalyses", "::", "all", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelAttributes2", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43139, "Length": 88, "Cover_Rate": 0.8301886792452831} {"Template_token": ["", "Function", "*", "DispatchPtr", "=", "M", ".", "getFunction", "(", "DispatchPtrName", ")", ";", "if", "(", "!", "DispatchPtr", ")", "return", "false", ";", "bool", "MadeChange", "=", "false", ";", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "HandledUses", ";", "for", "(", "auto", "*", "U", ":", "DispatchPtr", "->", "users", "(", ")", ")", "{"], "ground_truth": ["CallInst", "*", "CI", "=", "cast", "<", "CallInst", ">", "(", "U", ")", ";"], "File": "AMDGPULowerKernelAttributes2", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43140, "Length": 58, "Cover_Rate": 0.5321100917431193} {"Template_token": ["", "CallInst", "*", "CI", "=", "cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "HandledUses", ".", "insert", "(", "CI", ")", ".", "second", ")", "{"], "ground_truth": ["if", "(", "processUse", "(", "CI", ")", ")", "MadeChange", "=", "true", ";"], "File": "AMDGPULowerKernelAttributes2", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43141, "Length": 35, "Cover_Rate": 0.3211009174311927} {"Template_token": ["", "case", "GRID_ZE_Y", ":", "if", "(", "LoadSize", "==", "", ")", "GridSizeY", "=", "Load", ";", "break", ";", "case", "GRID_ZE_Z", ":", "if", "(", "LoadSize", "==", "", ")", "GridSizeZ", "=", "Load", ";", "break", ";", "default", ":", "break", ";", "}", "}", "bool", "MadeChange", "=", "false", ";", "Value", "*", "WorkGroupSizes", "[", "", "]", "=", "{", "WorkGroupSizeX", ",", "WorkGroupSizeY", ",", "WorkGroupSizeZ", "}", ";", "Value", "*", "GridSizes", "[", "", "]", "=", "{", "GridSizeX", ",", "GridSizeY", ",", "GridSizeZ", "}", ";", "for", "(", "int", "I", "=", "", ";", "HasUniformWorkGroupSize", "&&", "I", "<", "", ";", "++", "I", ")", "{", "Value", "*", "GroupSize", "=", "WorkGroupSizes", "[", "I", "]", ";", "Value", "*", "GridSize", "=", "GridSizes", "[", "I", "]", ";", "if", "(", "!", "GroupSize", "||", "!", "GridSize", ")", "continue", ";", "using", "namespace", "llvm", "::", "PatternMatch", ";", "auto", "GroupIDIntrin", "=", "I", "==", "", "?", "m_Intrinsic", "<", "", ">", "(", ")", ":", "(", "I", "==", "", "?", "m_Intrinsic", "<", "", ">", "(", ")", ":", "m_Intrinsic", "<", "", ">", "(", ")", ")", ";", "for", "(", "User", "*", "U", ":", "GroupSize", "->", "users", "(", ")", ")", "{", "auto", "*", "ZextGroupSize", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "U", ")", ";", "if", "(", "!", "ZextGroupSize", ")", "continue", ";", "for", "(", "User", "*", "UMin", ":", "ZextGroupSize", "->", "users", "(", ")", ")", "{", "if", "(", "match", "(", "UMin", ",", "m_UMin", "(", "m_Sub", "(", "m_Specific", "(", "GridSize", ")", ",", "m_Mul", "(", "GroupIDIntrin", ",", "m_Specific", "(", "ZextGroupSize", ")", ")", ")", ",", "m_Specific", "(", "ZextGroupSize", ")", ")", ")", ")", "{", "if", "(", "HasReqdWorkGroupSize", ")", "{", "ConstantInt", "*", "KnownSize", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "MD", "->", "getOperand", "(", "I", ")", ")", ";", "UMin", "->", "replaceAllUsesWith", "(", "ConstantExpr", "::", "getIntegerCast", "(", "KnownSize", ",", "UMin", "->", "getType", "(", ")", ",", "false", ")", ")", ";", "}", "else", "{", "UMin", "->", "replaceAllUsesWith", "(", "ZextGroupSize", ")", ";", "}", "MadeChange", "=", "true", ";", "}", "}", "}", "}", "if", "(", "!", "HasReqdWorkGroupSize", ")", "return", "MadeChange", ";", "for", "(", "int", "I", "=", "", ";", "I", "<", "", ";", "++", "I", ")", "{", "Value", "*", "GroupSize", "=", "WorkGroupSizes", "[", "I", "]", ";", "if", "(", "!", "GroupSize", ")", "continue", ";", "ConstantInt", "*", "KnownSize", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "MD", "->", "getOperand", "(", "I", ")", ")", ";", "GroupSize", "->", "replaceAllUsesWith", "(", "ConstantExpr", "::", "getIntegerCast", "(", "KnownSize", ",", "GroupSize", "->", "getType", "(", ")", ",", "false", ")", ")", ";", "MadeChange", "=", "true", ";", "}", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelAttributes4", "Func": "processUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43142, "Length": 385, "Cover_Rate": 0.55} {"Template_token": ["", "const", "bool", "HasReqdWorkGroupSize", "=", "MD", "&&", "MD", "->", "getNumOperands", "(", ")", "==", "", ";", "const", "bool", "HasUniformWorkGroupSize", "=", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsBool", "(", ")", ";", "if", "(", "!", "HasReqdWorkGroupSize", "&&", "!", "HasUniformWorkGroupSize", ")", "return", "false", ";", "Value", "*", "WorkGroupSizeX", "=", "nullptr", ";", "Value", "*", "WorkGroupSizeY", "=", "nullptr", ";", "Value", "*", "WorkGroupSizeZ", "=", "nullptr", ";", "Value", "*", "GridSizeX", "=", "nullptr", ";", "Value", "*", "GridSizeY", "=", "nullptr", ";", "Value", "*", "GridSizeZ", "=", "nullptr", ";", "const", "DataLayout", "&", "DL", "=", "F", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "for", "(", "User", "*", "U", ":", "CI", "->", "users", "(", ")", ")", "{", "if", "(", "!", "U", "->", "hasOneUse", "(", ")", ")", "continue", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "GetPointerBaseWithConstantOffset", "(", "U", ",", "Offset", ",", "DL", ")", "!=", "CI", ")", "continue", ";", "auto", "*", "BCI", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "*", "U", "->", "user_begin", "(", ")", ")", ";", "if", "(", "!", "BCI", "||", "!", "BCI", "->", "hasOneUse", "(", ")", ")", "continue", ";", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "*", "BCI", "->", "user_begin", "(", ")", ")", ";", "if", "(", "!", "Load", "||", "!", "Load", "->", "isSimple", "(", ")", ")", "continue", ";", "unsigned", "LoadSize", "=", "DL", ".", "getTypeStoreSize", "(", "Load", "->", "getType", "(", ")", ")", ";", "switch", "(", "Offset", ")", "{", "case", "WORKGROUP_ZE_X", ":", "if", "(", "LoadSize", "==", "", ")", "WorkGroupSizeX", "=", "Load", ";", "break", ";", "case", "WORKGROUP_ZE_Y", ":", "if", "(", "LoadSize", "==", "", ")", "WorkGroupSizeY", "=", "Load", ";", "break", ";", "case", "WORKGROUP_ZE_Z", ":", "if", "(", "LoadSize", "==", "", ")", "WorkGroupSizeZ", "=", "Load", ";", "break", ";", "case", "GRID_ZE_X", ":", "if", "(", "LoadSize", "==", "", ")", "GridSizeX", "=", "Load", ";", "break", ";", "case", "GRID_ZE_Y", ":"], "ground_truth": ["if", "(", "LoadSize", "==", "", ")", "GridSizeY", "=", "Load", ";"], "File": "AMDGPULowerKernelAttributes4", "Func": "processUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43143, "Length": 289, "Cover_Rate": 0.41285714285714287} {"Template_token": ["", "switch", "(", "Offset", ")", "{", "case", "WORKGROUP_ZE_X", ":", "if", "(", "LoadSize", "==", "", ")", "WorkGroupSizeX", "=", "Load", ";", "break", ";", "case", "WORKGROUP_ZE_Y", ":", "if", "(", "LoadSize", "==", "", ")", "WorkGroupSizeY", "=", "Load", ";", "break", ";", "case", "WORKGROUP_ZE_Z", ":", "if", "(", "LoadSize", "==", "", ")", "WorkGroupSizeZ", "=", "Load", ";", "break", ";", "case", "GRID_ZE_X", ":", "if", "(", "LoadSize", "==", "", ")", "GridSizeX", "=", "Load", ";", "break", ";", "case", "GRID_ZE_Y", ":", "if", "(", "LoadSize", "==", "", ")", "GridSizeY", "=", "Load", ";", "break", ";", "case", "GRID_ZE_Z", ":", "if", "(", "LoadSize", "==", "", ")", "GridSizeZ", "=", "Load", ";", "break", ";", "default", ":", "break", ";", "}", "}", "bool", "MadeChange", "=", "false", ";", "Value", "*", "WorkGroupSizes", "[", "", "]", "=", "{", "WorkGroupSizeX", ",", "WorkGroupSizeY", ",", "WorkGroupSizeZ", "}", ";", "Value", "*", "GridSizes", "[", "", "]", "=", "{", "GridSizeX", ",", "GridSizeY", ",", "GridSizeZ", "}", ";", "for", "(", "int", "I", "=", "", ";", "HasUniformWorkGroupSize", "&&", "I", "<", "", ";", "++", "I", ")", "{", "Value", "*", "GroupSize", "=", "WorkGroupSizes", "[", "I", "]", ";", "Value", "*", "GridSize", "=", "GridSizes", "[", "I", "]", ";", "if", "(", "!", "GroupSize", "||", "!", "GridSize", ")", "continue", ";", "for", "(", "User", "*", "U", ":", "GroupSize", "->", "users", "(", ")", ")", "{", "auto", "*", "ZextGroupSize", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "U", ")", ";", "if", "(", "!", "ZextGroupSize", ")", "continue", ";", "for", "(", "User", "*", "ZextUser", ":", "ZextGroupSize", "->", "users", "(", ")", ")", "{", "auto", "*", "", "=", "dyn_cast", "<", "SelectInst", ">", "(", "ZextUser", ")", ";", "if", "(", "!", "", ")", "continue", ";", "using", "namespace", "llvm", "::", "PatternMatch", ";", "auto", "GroupIDIntrin", "=", "I", "==", "", "?", "m_Intrinsic", "<", "", ">", "(", ")", ":", "(", "I", "==", "", "?", "m_Intrinsic", "<", "", ">", "(", ")", ":", "m_Intrinsic", "<", "", ">", "(", ")", ")", ";", "auto", "SubExpr", "=", "m_Sub", "(", "m_Specific", "(", "GridSize", ")", ",", "m_Mul", "(", "GroupIDIntrin", ",", "m_Specific", "(", "ZextGroupSize", ")", ")", ")", ";", "ICmpInst", "::", "Predicate", "Pred", ";", "if", "(", "match", "(", "", ",", "m_Select", "(", "m_ICmp", "(", "Pred", ",", "SubExpr", ",", "m_Specific", "(", "ZextGroupSize", ")", ")", ",", "SubExpr", ",", "m_Specific", "(", "ZextGroupSize", ")", ")", ")", "&&", "Pred", "==", "ICmpInst", "::", "ICMP_ULT", ")", "{", "if", "(", "HasReqdWorkGroupSize", ")", "{", "ConstantInt", "*", "KnownSize", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "MD", "->", "getOperand", "(", "I", ")", ")", ";", "", "->", "replaceAllUsesWith", "(", "ConstantExpr", "::", "getIntegerCast", "(", "KnownSize", ",", "", "->", "getType", "(", ")", ",", "false", ")", ")", ";", "}", "else", "{", "", "->", "replaceAllUsesWith", "(", "ZextGroupSize", ")", ";", "}", "MadeChange", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULowerKernelAttributes5", "Func": "processUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43144, "Length": 408, "Cover_Rate": 0.5461847389558233} {"Template_token": ["", "if", "(", "LoadSize", "==", "", ")", "GridSizeX", "=", "Load", ";", "break", ";", "case", "GRID_ZE_Y", ":", "if", "(", "LoadSize", "==", "", ")", "GridSizeY", "=", "Load", ";", "break", ";", "case", "GRID_ZE_Z", ":", "if", "(", "LoadSize", "==", "", ")", "GridSizeZ", "=", "Load", ";", "break", ";", "default", ":", "break", ";", "}", "}", "bool", "MadeChange", "=", "false", ";", "Value", "*", "WorkGroupSizes", "[", "", "]", "=", "{", "WorkGroupSizeX", ",", "WorkGroupSizeY", ",", "WorkGroupSizeZ", "}", ";", "Value", "*", "GridSizes", "[", "", "]", "=", "{", "GridSizeX", ",", "GridSizeY", ",", "GridSizeZ", "}", ";", "for", "(", "int", "I", "=", "", ";", "HasUniformWorkGroupSize", "&&", "I", "<", "", ";", "++", "I", ")", "{", "Value", "*", "GroupSize", "=", "WorkGroupSizes", "[", "I", "]", ";", "Value", "*", "GridSize", "=", "GridSizes", "[", "I", "]", ";", "if", "(", "!", "GroupSize", "||", "!", "GridSize", ")", "continue", ";", "for", "(", "User", "*", "U", ":", "GroupSize", "->", "users", "(", ")", ")", "{", "auto", "*", "ZextGroupSize", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "U", ")", ";", "if", "(", "!", "ZextGroupSize", ")", "continue", ";", "for", "(", "User", "*", "ZextUser", ":", "ZextGroupSize", "->", "users", "(", ")", ")", "{", "auto", "*", "", "=", "dyn_cast", "<", "SelectInst", ">", "(", "ZextUser", ")", ";", "if", "(", "!", "", ")", "continue", ";", "using", "namespace", "llvm", "::", "PatternMatch", ";", "auto", "GroupIDIntrin", "=", "I", "==", "", "?", "m_Intrinsic", "<", "", ">", "(", ")", ":", "(", "I", "==", "", "?", "m_Intrinsic", "<", "", ">", "(", ")", ":", "m_Intrinsic", "<", "", ">", "(", ")", ")", ";", "auto", "SubExpr", "=", "m_Sub", "(", "m_Specific", "(", "GridSize", ")", ",", "m_Mul", "(", "GroupIDIntrin", ",", "m_Specific", "(", "ZextGroupSize", ")", ")", ")", ";", "ICmpInst", "::", "Predicate", "Pred", ";", "if", "(", "match", "(", "", ",", "m_Select", "(", "m_ICmp", "(", "Pred", ",", "SubExpr", ",", "m_Specific", "(", "ZextGroupSize", ")", ")", ",", "SubExpr", ",", "m_Specific", "(", "ZextGroupSize", ")", ")", ")", "&&", "Pred", "==", "ICmpInst", "::", "ICMP_ULT", ")", "{", "if", "(", "HasReqdWorkGroupSize", ")", "{", "ConstantInt", "*", "KnownSize", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "MD", "->", "getOperand", "(", "I", ")", ")", ";", "", "->", "replaceAllUsesWith", "(", "ConstantExpr", "::", "getIntegerCast", "(", "KnownSize", ",", "", "->", "getType", "(", ")", ",", "false", ")", ")", ";", "}", "else", "{"], "ground_truth": ["", "->", "replaceAllUsesWith", "(", "ZextGroupSize", ")", ";"], "File": "AMDGPULowerKernelAttributes5", "Func": "processUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43145, "Length": 348, "Cover_Rate": 0.46586345381526106} {"Template_token": ["", "LowerKernelAttributes", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULowerKernelAttributes", "Func": "AMDGPULowerKernelAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43146, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "LowerKernelAttributes", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULowerKernelAttributes", "Func": "AMDGPULowerKernelAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43147, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createLowerKernelAttributesPass", "(", ")", "{", "return", "new", "LowerKernelAttributes", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelAttributes", "Func": "createAMDGPULowerKernelAttributesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43148, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createLowerKernelAttributesPass", "(", ")", "{", "return", "new", "LowerKernelAttributes", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelAttributes", "Func": "createAMDGPULowerKernelAttributesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43149, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "Mod", "=", "&", "M", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPULowerKernelAttributes", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43151, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelAttributes", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43152, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "!", "U", "->", "hasOneUse", "(", ")", ")", "continue", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "GetPointerBaseWithConstantOffset", "(", "U", ",", "Offset", ",", "DL", ")", "!=", "CI", ")", "continue", ";", "auto", "*", "BCI", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "*", "U", "->", "user_begin", "(", ")", ")", ";", "if", "(", "!", "BCI", "||", "!", "BCI", "->", "hasOneUse", "(", ")", ")", "continue", ";", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "*", "BCI", "->", "user_begin", "(", ")", ")", ";", "if", "(", "!", "Load", "||", "!", "Load", "->", "isSimple", "(", ")", ")", "continue", ";", "unsigned", "LoadSize", "=", "DL", ".", "getTypeStoreSize", "(", "Load", "->", "getType", "(", ")", ")", ";", "switch", "(", "Offset", ")", "{", "case", "WORKGROUP_ZE_X", ":", "if", "(", "LoadSize", "==", "", ")", "WorkGroupSizeX", "=", "Load", ";", "break", ";", "case", "WORKGROUP_ZE_Y", ":", "if", "(", "LoadSize", "==", "", ")", "WorkGroupSizeY", "=", "Load", ";", "break", ";", "case", "WORKGROUP_ZE_Z", ":", "if", "(", "LoadSize", "==", "", ")", "WorkGroupSizeZ", "=", "Load", ";", "break", ";", "case", "GRID_ZE_X", ":", "if", "(", "LoadSize", "==", "", ")", "GridSizeX", "=", "Load", ";", "break", ";", "case", "GRID_ZE_Y", ":", "if", "(", "LoadSize", "==", "", ")", "GridSizeY", "=", "Load", ";", "break", ";", "case", "GRID_ZE_Z", ":", "if", "(", "LoadSize", "==", "", ")", "GridSizeZ", "=", "Load", ";", "break", ";", "default", ":", "break", ";", "}", "}", "bool", "MadeChange", "=", "false", ";", "Value", "*", "WorkGroupSizes", "[", "", "]", "=", "{", "WorkGroupSizeX", ",", "WorkGroupSizeY", ",", "WorkGroupSizeZ", "}", ";", "Value", "*", "GridSizes", "[", "", "]", "=", "{", "GridSizeX", ",", "GridSizeY", ",", "GridSizeZ", "}", ";", "for", "(", "int", "I", "=", "", ";", "HasUniformWorkGroupSize", "&&", "I", "<", "", ";", "++", "I", ")", "{", "Value", "*", "GroupSize", "=", "WorkGroupSizes", "[", "I", "]", ";", "Value", "*", "GridSize", "=", "GridSizes", "[", "I", "]", ";", "if", "(", "!", "GroupSize", "||", "!", "GridSize", ")", "continue", ";", "for", "(", "User", "*", "U", ":", "GroupSize", "->", "users", "(", ")", ")", "{", "auto", "*", "ZextGroupSize", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "U", ")", ";", "if", "(", "!", "ZextGroupSize", ")", "continue", ";", "for", "(", "User", "*", "ZextUser", ":", "ZextGroupSize", "->", "users", "(", ")", ")", "{", "auto", "*", "", "=", "dyn_cast", "<", "SelectInst", ">", "(", "ZextUser", ")", ";"], "ground_truth": ["if", "(", "!", "", ")", "continue", ";"], "File": "AMDGPULowerKernelAttributes", "Func": "processUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43154, "Length": 352, "Cover_Rate": 0.4718498659517426} {"Template_token": ["", "bool", "LowerKernelAttributes", "::", "processUse", "(", "CallInst", "*", "CI", ")", "{", "Function", "*", "F", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "MD", "=", "F", "->", "getMetadata", "(", "", ")", ";", "const", "bool", "HasReqdWorkGroupSize", "=", "MD", "&&", "MD", "->", "getNumOperands", "(", ")", "==", "", ";", "const", "bool", "HasUniformWorkGroupSize", "=", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "!", "HasReqdWorkGroupSize", "&&", "!", "HasUniformWorkGroupSize", ")", "return", "false", ";", "Value", "*", "WorkGroupSizeX", "=", "nullptr", ";", "Value", "*", "WorkGroupSizeY", "=", "nullptr", ";", "Value", "*", "WorkGroupSizeZ", "=", "nullptr", ";", "Value", "*", "GridSizeX", "=", "nullptr", ";", "Value", "*", "GridSizeY", "=", "nullptr", ";", "Value", "*", "GridSizeZ", "=", "nullptr", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "for", "(", "User", "*", "U", ":", "CI", "->", "users", "(", ")", ")", "{", "if", "(", "!", "U", "->", "hasOneUse", "(", ")", ")", "continue", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "GetPointerBaseWithConstantOffset", "(", "U", ",", "Offset", ",", "DL", ")", "!=", "CI", ")", "continue", ";", "auto", "*", "BCI", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "*", "U", "->", "user_begin", "(", ")", ")", ";", "if", "(", "!", "BCI", "||", "!", "BCI", "->", "hasOneUse", "(", ")", ")", "continue", ";", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "*", "BCI", "->", "user_begin", "(", ")", ")", ";", "if", "(", "!", "Load", "||", "!", "Load", "->", "isSimple", "(", ")", ")", "continue", ";", "unsigned", "LoadSize", "=", "DL", ".", "getTypeStoreSize", "(", "Load", "->", "getType", "(", ")", ")", ";", "switch", "(", "Offset", ")", "{", "case", "WORKGROUP_ZE_X", ":", "if", "(", "LoadSize", "==", "", ")", "WorkGroupSizeX", "=", "Load", ";", "break", ";", "case", "WORKGROUP_ZE_Y", ":", "if", "(", "LoadSize", "==", "", ")", "WorkGroupSizeY", "=", "Load", ";", "break", ";", "case", "WORKGROUP_ZE_Z", ":", "if", "(", "LoadSize", "==", "", ")", "WorkGroupSizeZ", "=", "Load", ";", "break", ";", "case", "GRID_ZE_X", ":", "if", "(", "LoadSize", "==", "", ")", "GridSizeX", "=", "Load", ";", "break", ";"], "ground_truth": ["case", "GRID_ZE_Y", ":"], "File": "AMDGPULowerKernelAttributes", "Func": "processUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43155, "Length": 311, "Cover_Rate": 0.4168900804289544} {"Template_token": ["", "CallInst", "*", "CI", "=", "cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "HandledUses", ".", "insert", "(", "CI", ")", ".", "second", ")", "{", "if", "(", "processUse", "(", "CI", ")", ")", "MadeChange", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULowerKernelAttributes", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43156, "Length": 37, "Cover_Rate": 0.3394495412844037} {"Template_token": ["", "initializeLowerKernelCallsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelCalls", "Func": "AMDGPULowerKernelCalls", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43157, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "initializeLowerKernelCallsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelCalls", "Func": "AMDGPULowerKernelCalls", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43158, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "ValueToValueMapTy", "ignored", ";", "Function", "*", "NewF", "=", "F", ".", "empty", "(", ")", "?", "Function", "::", "Create", "(", "F", ".", "getFunctionType", "(", ")", ",", "Function", "::", "ExternalLinkage", ",", "", ",", "F", ".", "getParent", "(", ")", ")", ":", "CloneFunction", "(", "&", "F", ",", "ignored", ")", ";", "NewF", "->", "setCallingConv", "(", "CallingConv", "::", "C", ")", ";", "if", "(", "!", "NewF", "->", "isDeclaration", "(", ")", ")", "{", "NewF", "->", "setVisibility", "(", "GlobalValue", "::", "DefaultVisibility", ")", ";"], "ground_truth": ["NewF", "->", "setLinkage", "(", "GlobalValue", "::", "InternalLinkage", ")", ";"], "File": "AMDGPULowerKernelCalls", "Func": "cloneKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43159, "Length": 81, "Cover_Rate": 0.7864077669902912} {"Template_token": ["", "if", "(", "!", "NewF", "->", "isDeclaration", "(", ")", ")", "{", "NewF", "->", "setVisibility", "(", "GlobalValue", "::", "DefaultVisibility", ")", ";", "NewF", "->", "setLinkage", "(", "GlobalValue", "::", "InternalLinkage", ")", ";", "}"], "ground_truth": ["setNameForBody", "(", "NewF", ",", "F", ")", ";"], "File": "AMDGPULowerKernelCalls", "Func": "cloneKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43160, "Length": 36, "Cover_Rate": 0.34951456310679613} {"Template_token": ["", "ModulePass", "*", "createLowerKernelCallsPass", "(", ")", "{"], "ground_truth": ["return", "new", "LowerKernelCalls", "(", ")", ";"], "File": "AMDGPULowerKernelCalls", "Func": "createAMDGPULowerKernelCallsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43161, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "new", "LowerKernelCalls", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelCalls", "Func": "createAMDGPULowerKernelCallsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43162, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPULowerKernelCalls", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43163, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "*", "UI", "++", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "if", "(", "!", "FBody", ")", "FBody", "=", "cloneKernel", "(", "F", ")", ";"], "ground_truth": ["CI", "->", "setCalledFunction", "(", "FBody", ")", ";"], "File": "AMDGPULowerKernelCalls", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43164, "Length": 40, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "UI", "!=", "UE", ";", ")", "{", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "*", "UI", "++", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "if", "(", "!", "FBody", ")", "FBody", "=", "cloneKernel", "(", "F", ")", ";"], "ground_truth": ["CI", "->", "setCalledFunction", "(", "FBody", ")", ";"], "File": "AMDGPULowerKernelCalls", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43165, "Length": 46, "Cover_Rate": 0.35384615384615387} {"Template_token": ["", "static", "void", "setNameForBody", "(", "Function", "*", "FBody", ",", "const", "Function", "&", "FKernel", ")", "{", "StringRef", "Name", "=", "FKernel", ".", "getName", "(", ")", ";", "SmallString", "<", "", ">", "NewName", "(", "", ")", ";", "NewName", "+=", "Name", ";", "NewName", "+=", "", ";", "FBody", "->", "setName", "(", "NewName", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelCalls", "Func": "setNameForBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43166, "Length": 52, "Cover_Rate": 1.0} {"Template_token": ["", "SmallString", "<", "", ">", "NewName", "(", "", ")", ";", "NewName", "+=", "Name", ";", "NewName", "+=", "", ";"], "ground_truth": ["FBody", "->", "setName", "(", "NewName", ".", "str", "(", ")", ")", ";"], "File": "AMDGPULowerKernelCalls", "Func": "setNameForBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43167, "Length": 28, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "continue", ";", "}", "if", "(", "auto", "*", "", "=", "dyn_cast", "<", "StoreInst", ">", "(", "U", ")", ")", "{", "if", "(", "", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "AI", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "U", ")", ")", "{", "if", "(", "AI", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "AI", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "AI", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "AI", "=", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "U", ")", ")", "{", "if", "(", "AI", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "AI", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "AI", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "U", ")", ")", "{", "unsigned", "BitWidth", "=", "DL", ".", "getIndexTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", ";", "APInt", "Off", "(", "BitWidth", ",", "", ")", ";", "if", "(", "GEP", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "{", "Align", "GA", ";", "if", "(", "GEP", "->", "accumulateConstantOffset", "(", "DL", ",", "Off", ")", ")", "GA", "=", "commonAlignment", "(", "A", ",", "Off", ".", "getLimitedValue", "(", ")", ")", ";", "refineUsesAlignmentAndAA", "(", "GEP", ",", "GA", ",", "DL", ",", "AliasScope", ",", "NoAlias", ",", "MaxDepth", "-", "", ")", ";", "}"], "ground_truth": ["continue", ";"], "File": "AMDGPULowerModuleLDSPass1", "Func": "refineUsesAlignmentAndAA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43170, "Length": 236, "Cover_Rate": 0.4886128364389234} {"Template_token": ["", "static", "void", "removeFromUsedLists", "(", "Module", "&", "M", ",", "const", "std", "::", "vector", "<", "GlobalVariable", "*", ">", "&", "LocalVars", ")", "{", "SmallPtrSet", "<", "Constant", "*", ",", "", ">", "LocalVarsSet", ";", "for", "(", "size_t", "I", "=", "", ";", "I", "<", "LocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{", "if", "(", "Constant", "*", "C", "=", "dyn_cast", "<", "Constant", ">", "(", "LocalVars", "[", "I", "]", "->", "stripPointerCasts", "(", ")", ")", ")", "{", "LocalVarsSet", ".", "insert", "(", "C", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass1", "Func": "removeFromUsedLists", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43171, "Length": 78, "Cover_Rate": 0.7959183673469388} {"Template_token": ["", "UsedList", "=", "", "(", "M", ")", ";", "bool", "Changed", "=", "processUsedLDS", "(", "M", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "if", "(", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "continue", ";", "Changed", "|=", "processUsedLDS", "(", "M", ",", "&", "F", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass1", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43172, "Length": 63, "Cover_Rate": 0.7325581395348837} {"Template_token": ["", "for", "(", "Function", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "if", "(", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "continue", ";", "Changed", "|=", "processUsedLDS", "(", "M", ",", "&", "F", ")", ";", "}"], "ground_truth": ["UsedList", ".", "clear", "(", ")", ";"], "File": "AMDGPULowerModuleLDSPass1", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43173, "Length": 54, "Cover_Rate": 0.627906976744186} {"Template_token": ["", "for", "(", "size_t", "I", "=", "", ";", "I", "<", "LocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{", "GlobalVariable", "*", "GV", "=", "LocalVars", "[", "I", "]", ";", "Constant", "*", "GEPIdx", "[", "]", "=", "{", "ConstantInt", "::", "get", "(", "I32", ",", "", ")", ",", "ConstantInt", "::", "get", "(", "I32", ",", "I", ")", "}", ";", "Constant", "*", "GEP", "=", "ConstantExpr", "::", "getGetElementPtr", "(", "LDSTy", ",", "SGV", ",", "GEPIdx", ")", ";", "if", "(", "F", ")", "{", "for", "(", "User", "*", "U", ":", "make_early_inc_range", "(", "GV", "->", "users", "(", ")", ")", ")", "{", "if", "(", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "U", ")", ")", "", "(", "C", ",", "F", ")", ";", "}", "GV", "->", "removeDeadConstantUsers", "(", ")", ";", "GV", "->", "replaceUsesWithIf", "(", "GEP", ",", "[", "F", "]", "(", "Use", "&", "U", ")", "{", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "return", "I", "&&", "I", "->", "getFunction", "(", ")", "==", "F", ";", "}", ")", ";", "}", "else", "{", "GV", "->", "replaceAllUsesWith", "(", "GEP", ")", ";", "}", "if", "(", "GV", "->", "use_empty", "(", ")", ")", "{", "UsedList", ".", "erase", "(", "GV", ")", ";", "GV", "->", "eraseFromParent", "(", ")", ";", "}", "uint64_t", "Off", "=", "DL", ".", "getStructLayout", "(", "LDSTy", ")", "->", "getElementOffset", "(", "I", ")", ";", "Align", "A", "=", "commonAlignment", "(", "StructAlign", ",", "Off", ")", ";", "if", "(", "I", ")", "NoAliasList", "[", "I", "-", "", "]", "=", "AliasScopes", "[", "I", "-", "", "]", ";", "MDNode", "*", "NoAlias", "=", "NoAliasList", ".", "empty", "(", ")", "?", "nullptr", ":", "MDNode", "::", "get", "(", "Ctx", ",", "NoAliasList", ")", ";", "MDNode", "*", "AliasScope", "=", "AliasScopes", ".", "empty", "(", ")", "?", "nullptr", ":", "MDNode", "::", "get", "(", "Ctx", ",", "{", "AliasScopes", "[", "I", "]", "}", ")", ";", "refineUsesAlignmentAndAA", "(", "GEP", ",", "A", ",", "DL", ",", "AliasScope", ",", "NoAlias", ")", ";", "}", "if", "(", "!", "F", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "Ctx", ")", ";"], "ground_truth": ["for", "(", "Function", "&", "Func", ":", "M", ".", "functions", "(", ")", ")", "{"], "File": "AMDGPULowerModuleLDSPass2", "Func": "processUsedLDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43175, "Length": 328, "Cover_Rate": 0.30711610486891383} {"Template_token": ["", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "CallGraph", "CG", "=", "CallGraph", "(", "M", ")", ";", "UsedList", "=", "getUsedList", "(", "M", ")", ";", "bool", "Changed", "=", "superAlignLDSGlobals", "(", "M", ")", ";", "Changed", "|=", "processUsedLDS", "(", "CG", ",", "M", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "if", "(", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "continue", ";", "Changed", "|=", "processUsedLDS", "(", "CG", ",", "M", ",", "&", "F", ")", ";", "}", "UsedList", ".", "clear", "(", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPULowerModuleLDSPass2", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43176, "Length": 100, "Cover_Rate": 0.970873786407767} {"Template_token": ["", "for", "(", "size_t", "I", "=", "", ";", "I", "<", "FoundLocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{", "GlobalVariable", "*", "FGV", "=", "FoundLocalVars", "[", "I", "]", ";", "Align", "DataAlign", "=", "", "(", "DL", ",", "FGV", ")", ";", "uint64_t", "DataAlignV", "=", "DataAlign", ".", "value", "(", ")", ";", "if", "(", "uint64_t", "Rem", "=", "CurrentOffset", "%", "DataAlignV", ")", "{", "uint64_t", "Padding", "=", "DataAlignV", "-", "Rem", ";", "Type", "*", "ATy", "=", "ArrayType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "Ctx", ")", ",", "Padding", ")", ";", "LocalVars", ".", "push_back", "(", "new", "GlobalVariable", "(", "M", ",", "ATy", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "ATy", ")", ",", "", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "AS", "::", "LOCAL_ADDRESS", ",", "false", ")", ")", ";", "CurrentOffset", "+=", "Padding", ";", "}", "LocalVars", ".", "push_back", "(", "FGV", ")", ";", "CurrentOffset", "+=", "DL", ".", "getTypeAllocSize", "(", "FGV", "->", "getValueType", "(", ")", ")", ";", "}", "}", "std", "::", "vector", "<", "Type", "*", ">", "LocalVarTypes", ";", "LocalVarTypes", ".", "reserve", "(", "LocalVars", ".", "size", "(", ")", ")", ";", "std", "::", "transform", "(", "LocalVars", ".", "cbegin", "(", ")", ",", "LocalVars", ".", "cend", "(", ")", ",", "std", "::", "back_inserter", "(", "LocalVarTypes", ")", ",", "[", "]", "(", "const", "GlobalVariable", "*", "V", ")", "->", "Type", "*", "{", "return", "V", "->", "getValueType", "(", ")", ";", "}", ")", ";", "std", "::", "string", "VarName", "(", "F", "?", "(", "Twine", "(", "", ")", "+", "F", "->", "getName", "(", ")", "+", "", ")", ".", "str", "(", ")", ":", "", ")", ";", "StructType", "*", "LDSTy", "=", "StructType", "::", "create", "(", "Ctx", ",", "LocalVarTypes", ",", "VarName", "+", "", ")", ";", "Align", "MaxAlign", "=", "", "(", "DL", ",", "LocalVars", "[", "", "]", ")", ";", "GlobalVariable", "*", "SGV", "=", "new", "GlobalVariable", "(", "M", ",", "LDSTy", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "LDSTy", ")", ",", "VarName", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "AS", "::", "LOCAL_ADDRESS", ",", "false", ")", ";", "SGV", "->", "setAlignment", "(", "MaxAlign", ")", ";", "if", "(", "!", "F", ")", "{", "appendToCompilerUsed", "(", "M", ",", "{", "static_cast", "<", "GlobalValue", "*", ">", "(", "ConstantExpr", "::", "getPointerBitCastOrAddrSpaceCast", "(", "cast", "<", "Constant", ">", "(", "SGV", ")", ",", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ")", ")", "}", ")", ";", "}", "removeFromUsedLists", "(", "M", ",", "LocalVars", ")", ";", "Type", "*", "I32", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "for", "(", "size_t", "I", "=", "", ";", "I", "<", "LocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{", "GlobalVariable", "*", "GV", "=", "LocalVars", "[", "I", "]", ";", "Constant", "*", "GEPIdx", "[", "]", "=", "{", "ConstantInt", "::", "get", "(", "I32", ",", "", ")", ",", "ConstantInt", "::", "get", "(", "I32", ",", "I", ")", "}", ";", "Constant", "*", "GEP", "=", "ConstantExpr", "::", "getGetElementPtr", "(", "LDSTy", ",", "SGV", ",", "GEPIdx", ")", ";", "if", "(", "F", ")", "{", "GV", "->", "replaceUsesWithIf", "(", "GEP", ",", "[", "F", "]", "(", "Use", "&", "U", ")", "{", "return", "", "(", "U", ".", "getUser", "(", ")", ",", "F", ")", ";", "}", ")", ";", "}", "else", "{"], "ground_truth": ["GV", "->", "replaceAllUsesWith", "(", "GEP", ")", ";"], "File": "AMDGPULowerModuleLDSPass3", "Func": "processUsedLDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43177, "Length": 492, "Cover_Rate": 0.6014669926650367} {"Template_token": ["", "UsedList", "=", "", "(", "M", ")", ";", "bool", "Changed", "=", "processUsedLDS", "(", "M", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "!", "", "(", "&", "F", ")", ")", "continue", ";"], "ground_truth": ["Changed", "|=", "processUsedLDS", "(", "M", ",", "&", "F", ")", ";"], "File": "AMDGPULowerModuleLDSPass3", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43178, "Length": 49, "Cover_Rate": 0.6712328767123288} {"Template_token": ["", "if", "(", "!", "", "(", "&", "F", ")", ")", "continue", ";", "Changed", "|=", "processUsedLDS", "(", "M", ",", "&", "F", ")", ";", "}", "UsedList", ".", "clear", "(", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass3", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43179, "Length": 32, "Cover_Rate": 0.4383561643835616} {"Template_token": ["", "LocalVars", ".", "push_back", "(", "FGV", ")", ";", "CurrentOffset", "+=", "LayoutFields", "[", "I", "]", ".", "Size", ";", "}", "}", "std", "::", "vector", "<", "Type", "*", ">", "LocalVarTypes", ";", "LocalVarTypes", ".", "reserve", "(", "LocalVars", ".", "size", "(", ")", ")", ";", "std", "::", "transform", "(", "LocalVars", ".", "cbegin", "(", ")", ",", "LocalVars", ".", "cend", "(", ")", ",", "std", "::", "back_inserter", "(", "LocalVarTypes", ")", ",", "[", "]", "(", "const", "GlobalVariable", "*", "V", ")", "->", "Type", "*", "{", "return", "V", "->", "getValueType", "(", ")", ";", "}", ")", ";", "std", "::", "string", "VarName", "(", "F", "?", "(", "Twine", "(", "", ")", "+", "F", "->", "getName", "(", ")", "+", "", ")", ".", "str", "(", ")", ":", "", ")", ";", "StructType", "*", "LDSTy", "=", "StructType", "::", "create", "(", "Ctx", ",", "LocalVarTypes", ",", "VarName", "+", "", ")", ";", "Align", "StructAlign", "=", "", "(", "DL", ",", "LocalVars", "[", "", "]", ")", ";", "GlobalVariable", "*", "SGV", "=", "new", "GlobalVariable", "(", "M", ",", "LDSTy", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "LDSTy", ")", ",", "VarName", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "AS", "::", "LOCAL_ADDRESS", ",", "false", ")", ";", "SGV", "->", "setAlignment", "(", "StructAlign", ")", ";", "if", "(", "!", "F", ")", "{", "appendToCompilerUsed", "(", "M", ",", "{", "static_cast", "<", "GlobalValue", "*", ">", "(", "ConstantExpr", "::", "getPointerBitCastOrAddrSpaceCast", "(", "cast", "<", "Constant", ">", "(", "SGV", ")", ",", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ")", ")", "}", ")", ";", "}", "removeFromUsedLists", "(", "M", ",", "LocalVars", ")", ";", "SmallVector", "<", "MDNode", "*", ">", "AliasScopes", ";", "SmallVector", "<", "Metadata", "*", ">", "NoAliasList", ";", "if", "(", "LocalVars", ".", "size", "(", ")", ">", "", ")", "{", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "AliasScopes", ".", "reserve", "(", "LocalVars", ".", "size", "(", ")", ")", ";", "MDNode", "*", "Domain", "=", "MDB", ".", "createAnonymousAliasScopeDomain", "(", ")", ";", "for", "(", "size_t", "I", "=", "", ";", "I", "<", "LocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{", "MDNode", "*", "Scope", "=", "MDB", ".", "createAnonymousAliasScope", "(", "Domain", ")", ";", "AliasScopes", ".", "push_back", "(", "Scope", ")", ";", "}", "NoAliasList", ".", "append", "(", "&", "AliasScopes", "[", "", "]", ",", "AliasScopes", ".", "end", "(", ")", ")", ";", "}", "Type", "*", "I32", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "for", "(", "size_t", "I", "=", "", ";", "I", "<", "LocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{"], "ground_truth": ["GlobalVariable", "*", "GV", "=", "LocalVars", "[", "I", "]", ";"], "File": "AMDGPULowerModuleLDSPass4", "Func": "processUsedLDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43180, "Length": 383, "Cover_Rate": 0.32293423271500843} {"Template_token": ["", "bool", "Changed", "=", "processUsedLDS", "(", "M", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "continue", ";"], "File": "AMDGPULowerModuleLDSPass4", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43181, "Length": 35, "Cover_Rate": 0.4605263157894737} {"Template_token": ["", "return", ";", "}", "SmallVector", "<", "Constant", "*", ",", "", ">", "Init", ";", "auto", "*", "CA", "=", "cast", "<", "ConstantArray", ">", "(", "GV", "->", "getInitializer", "(", ")", ")", ";", "for", "(", "auto", "&", "Op", ":", "CA", "->", "operands", "(", ")", ")", "{", "Constant", "*", "C", "=", "cast", "<", "Constant", ">", "(", "Op", ")", ";", "if", "(", "!", "ToRemove", ".", "contains", "(", "C", "->", "stripPointerCasts", "(", ")", ")", ")", "{", "Init", ".", "push_back", "(", "C", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass6", "Func": "removeFromUsedList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43183, "Length": 77, "Cover_Rate": 0.3532110091743119} {"Template_token": ["", "}", "SmallVector", "<", "Constant", "*", ",", "", ">", "Init", ";", "auto", "*", "CA", "=", "cast", "<", "ConstantArray", ">", "(", "GV", "->", "getInitializer", "(", ")", ")", ";", "for", "(", "auto", "&", "Op", ":", "CA", "->", "operands", "(", ")", ")", "{", "Constant", "*", "C", "=", "cast", "<", "Constant", ">", "(", "Op", ")", ";", "if", "(", "!", "ToRemove", ".", "contains", "(", "C", "->", "stripPointerCasts", "(", ")", ")", ")", "{", "Init", ".", "push_back", "(", "C", ")", ";", "}", "}", "if", "(", "Init", ".", "size", "(", ")", "==", "CA", "->", "getNumOperands", "(", ")", ")", "{", "return", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass6", "Func": "removeFromUsedList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43184, "Length": 93, "Cover_Rate": 0.42660550458715596} {"Template_token": ["", "std", "::", "vector", "<", "Type", "*", ">", "LocalVarTypes", ";", "LocalVarTypes", ".", "reserve", "(", "LocalVars", ".", "size", "(", ")", ")", ";", "std", "::", "transform", "(", "LocalVars", ".", "cbegin", "(", ")", ",", "LocalVars", ".", "cend", "(", ")", ",", "std", "::", "back_inserter", "(", "LocalVarTypes", ")", ",", "[", "]", "(", "const", "GlobalVariable", "*", "V", ")", "->", "Type", "*", "{", "return", "V", "->", "getValueType", "(", ")", ";", "}", ")", ";", "StructType", "*", "LDSTy", "=", "StructType", "::", "create", "(", "Ctx", ",", "LocalVarTypes", ",", "llvm", "::", "StringRef", "(", "", ")", ")", ";", "Align", "MaxAlign", "=", "", "(", "DL", ",", "LocalVars", "[", "", "]", ")", ";", "Constant", "*", "InstanceAddress", "=", "Constant", "::", "getIntegerValue", "(", "PointerType", "::", "get", "(", "LDSTy", ",", "AS", "::", "LOCAL_ADDRESS", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";", "GlobalVariable", "*", "SGV", "=", "new", "GlobalVariable", "(", "M", ",", "LDSTy", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "LDSTy", ")", ",", "", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "AS", "::", "LOCAL_ADDRESS", ",", "false", ")", ";", "SGV", "->", "setAlignment", "(", "MaxAlign", ")", ";", "appendToCompilerUsed", "(", "M", ",", "{", "static_cast", "<", "GlobalValue", "*", ">", "(", "ConstantExpr", "::", "getPointerBitCastOrAddrSpaceCast", "(", "cast", "<", "Constant", ">", "(", "SGV", ")", ",", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ")", ")", "}", ")", ";", "removeFromUsedLists", "(", "M", ",", "LocalVars", ")", ";", "Type", "*", "I32", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "for", "(", "size_t", "I", "=", "", ";", "I", "<", "LocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{", "GlobalVariable", "*", "GV", "=", "LocalVars", "[", "I", "]", ";", "Constant", "*", "GEPIdx", "[", "]", "=", "{", "ConstantInt", "::", "get", "(", "I32", ",", "", ")", ",", "ConstantInt", "::", "get", "(", "I32", ",", "I", ")", "}", ";", "GV", "->", "replaceAllUsesWith", "(", "ConstantExpr", "::", "getGetElementPtr", "(", "LDSTy", ",", "InstanceAddress", ",", "GEPIdx", ")", ")", ";", "GV", "->", "eraseFromParent", "(", ")", ";", "}", "{", "IRBuilder", "<", ">", "Builder", "(", "Ctx", ")", ";", "SmallPtrSet", "<", "Function", "*", ",", "", ">", "Kernels", ";"], "ground_truth": ["for", "(", "auto", "&", "I", ":", "M", ".", "functions", "(", ")", ")", "{"], "File": "AMDGPULowerModuleLDSPass6", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43185, "Length": 331, "Cover_Rate": 0.4401595744680851} {"Template_token": ["", "LowerModuleLDS", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "initializeLowerModuleLDSPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "AMDGPULowerModuleLDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43186, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "LowerModuleLDS", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "initializeLowerModuleLDSPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "AMDGPULowerModuleLDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43187, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createLowerModuleLDSPass", "(", ")", "{", "return", "new", "LowerModuleLDS", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "createAMDGPULowerModuleLDSPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43188, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "LowerModuleLDS", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "createAMDGPULowerModuleLDSPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43189, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "FunctionType", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "Ctx", ")", ",", "{", "}", ")", ";", "Function", "*", "Decl", "=", "", "(", "Func", "->", "getParent", "(", ")", ",", "", ",", "{", "}", ")", ";", "Value", "*", "UseInstance", "[", "", "]", "=", "{", "Builder", ".", "CreateInBoundsGEP", "(", "SGV", "->", "getValueType", "(", ")", ",", "SGV", ",", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ",", "", ")", ")", "}", ";", "Builder", ".", "CreateCall", "(", "FTy", ",", "Decl", ",", "{", "}", ",", "{", "OperandBundleDefT", "<", "Value", "*", ">", "(", "", ",", "UseInstance", ")", "}", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "markUsedByKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43190, "Length": 101, "Cover_Rate": 0.6778523489932886} {"Template_token": ["", "}", "}", "if", "(", "auto", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "U", ")", ")", "{", "LI", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "LI", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "", "=", "dyn_cast", "<", "StoreInst", ">", "(", "U", ")", ")", "{", "if", "(", "", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "AI", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "U", ")", ")", "{", "if", "(", "AI", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "AI", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "AI", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "AI", "=", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "U", ")", ")", "{", "if", "(", "AI", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "AI", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "AI", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "U", ")", ")", "{", "unsigned", "BitWidth", "=", "DL", ".", "getIndexTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", ";", "APInt", "Off", "(", "BitWidth", ",", "", ")", ";", "if", "(", "GEP", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "{", "Align", "GA", ";", "if", "(", "GEP", "->", "accumulateConstantOffset", "(", "DL", ",", "Off", ")", ")", "GA", "=", "commonAlignment", "(", "A", ",", "Off", ".", "getLimitedValue", "(", ")", ")", ";", "refineUsesAlignmentAndAA", "(", "GEP", ",", "GA", ",", "DL", ",", "AliasScope", ",", "NoAlias", ",", "MaxDepth", "-", "", ")", ";", "}", "continue", ";", "}", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "BitCast", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "AddrSpaceCast", ")", "refineUsesAlignmentAndAA", "(", "I", ",", "A", ",", "DL", ",", "AliasScope", ",", "NoAlias", ",", "MaxDepth", "-", "", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "refineUsesAlignmentAndAA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43192, "Length": 329, "Cover_Rate": 0.6646464646464646} {"Template_token": ["", "GV", "->", "eraseFromParent", "(", ")", ";", "for", "(", "Constant", "*", "C", ":", "ToRemove", ")", "{", "C", "->", "removeDeadConstantUsers", "(", ")", ";", "}", "if", "(", "!", "Init", ".", "empty", "(", ")", ")", "{", "ArrayType", "*", "ATy", "=", "ArrayType", "::", "get", "(", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "Init", ".", "size", "(", ")", ")", ";", "GV", "=", "new", "llvm", "::", "GlobalVariable", "(", "M", ",", "ATy", ",", "false", ",", "GlobalValue", "::", "AppendingLinkage", ",", "ConstantArray", "::", "get", "(", "ATy", ",", "Init", ")", ",", "Name", ")", ";", "GV", "->", "setSection", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "removeFromUsedList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43193, "Length": 96, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "return", ";", "}", "SmallVector", "<", "Constant", "*", ",", "", ">", "Init", ";", "auto", "*", "CA", "=", "cast", "<", "ConstantArray", ">", "(", "GV", "->", "getInitializer", "(", ")", ")", ";", "for", "(", "auto", "&", "Op", ":", "CA", "->", "operands", "(", ")", ")", "{", "Constant", "*", "C", "=", "cast", "<", "Constant", ">", "(", "Op", ")", ";", "if", "(", "!", "ToRemove", ".", "contains", "(", "C", "->", "stripPointerCasts", "(", ")", ")", ")", "{", "Init", ".", "push_back", "(", "C", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "removeFromUsedList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43194, "Length": 76, "Cover_Rate": 0.3247863247863248} {"Template_token": ["", "static", "void", "removeFromUsedLists", "(", "Module", "&", "M", ",", "const", "std", "::", "vector", "<", "GlobalVariable", "*", ">", "&", "LocalVars", ")", "{", "SmallPtrSet", "<", "Constant", "*", ",", "", ">", "LocalVarsSet", ";", "for", "(", "GlobalVariable", "*", "LocalVar", ":", "LocalVars", ")", "if", "(", "Constant", "*", "C", "=", "dyn_cast", "<", "Constant", ">", "(", "LocalVar", "->", "stripPointerCasts", "(", ")", ")", ")", "LocalVarsSet", ".", "insert", "(", "C", ")", ";", "removeFromUsedList", "(", "M", ",", "", ",", "LocalVarsSet", ")", ";"], "ground_truth": ["removeFromUsedList", "(", "M", ",", "", ",", "LocalVarsSet", ")", ";"], "File": "AMDGPULowerModuleLDSPass", "Func": "removeFromUsedLists", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43195, "Length": 80, "Cover_Rate": 0.9876543209876543} {"Template_token": ["", "static", "void", "removeFromUsedLists", "(", "Module", "&", "M", ",", "const", "std", "::", "vector", "<", "GlobalVariable", "*", ">", "&", "LocalVars", ")", "{", "SmallPtrSet", "<", "Constant", "*", ",", "", ">", "LocalVarsSet", ";", "for", "(", "GlobalVariable", "*", "LocalVar", ":", "LocalVars", ")", "if", "(", "Constant", "*", "C", "=", "dyn_cast", "<", "Constant", ">", "(", "LocalVar", "->", "stripPointerCasts", "(", ")", ")", ")", "LocalVarsSet", ".", "insert", "(", "C", ")", ";", "removeFromUsedList", "(", "M", ",", "", ",", "LocalVarsSet", ")", ";"], "ground_truth": ["removeFromUsedList", "(", "M", ",", "", ",", "LocalVarsSet", ")", ";"], "File": "AMDGPULowerModuleLDSPass", "Func": "removeFromUsedLists", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43196, "Length": 80, "Cover_Rate": 0.9876543209876543} {"Template_token": ["", "PreservedAnalyses", "LowerModuleLDSPass", "::", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager", "&", ")", "{"], "ground_truth": ["return", "LowerModuleLDS", "(", ")", ".", "runOnModule", "(", "M", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses", "::", "all", "(", ")", ";"], "File": "AMDGPULowerModuleLDSPass", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43197, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "PreservedAnalyses", "LowerModuleLDSPass", "::", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager", "&", ")", "{", "return", "LowerModuleLDS", "(", ")", ".", "runOnModule", "(", "M", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses", "::", "all", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43198, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "M", ".", "getDataLayout", "(", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "!", "SuperAlignLDSGlobals", ")", "{", "return", "Changed", ";", "}", "for", "(", "auto", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "{", "continue", ";", "}", "if", "(", "!", "GV", ".", "hasInitializer", "(", ")", ")", "{", "continue", ";", "}", "Align", "Alignment", "=", "", "(", "DL", ",", "&", "GV", ")", ";", "TypeSize", "GVSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "if", "(", "GVSize", ">", "", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "", ")", ")", ";", "}", "else", "if", "(", "GVSize", ">", "", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "", ")", ")", ";", "}", "else", "if", "(", "GVSize", ">", "", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "", ")", ")", ";", "}", "else", "if", "(", "GVSize", ">", "", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "", ")", ")", ";", "}", "if", "(", "Alignment", "!=", "", "(", "DL", ",", "&", "GV", ")", ")", "{", "Changed", "=", "true", ";", "GV", ".", "setAlignment", "(", "Alignment", ")", ";", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "superAlignLDSGlobals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43199, "Length": 218, "Cover_Rate": 0.9437229437229437} {"Template_token": ["", "}", "if", "(", "!", "GV", ".", "hasInitializer", "(", ")", ")", "{", "continue", ";", "}", "Align", "Alignment", "=", "", "(", "DL", ",", "&", "GV", ")", ";", "TypeSize", "GVSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "if", "(", "GVSize", ">", "", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "", ")", ")", ";", "}", "else", "if", "(", "GVSize", ">", "", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "", ")", ")", ";", "}", "else", "if", "(", "GVSize", ">", "", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "", ")", ")", ";", "}", "else", "if", "(", "GVSize", ">", "", ")", "{"], "ground_truth": ["Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "", ")", ")", ";"], "File": "AMDGPULowerModuleLDSPass", "Func": "superAlignLDSGlobals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43200, "Length": 129, "Cover_Rate": 0.5584415584415584} {"Template_token": ["", "createEntryPHIs", "(", "CurrentRegion", ")", ";", "removeExternalCFGSuccessors", "(", "CodeBB", ")", ";", "CodeBB", "->", "addSuccessor", "(", "MergeBB", ")", ";", "CurrentRegion", "->", "addMBB", "(", "CodeBB", ")", ";", "return", "nullptr", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "BBSelectRegIn", ")", ";", "Register", "CodeBBSelectReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "rewriteCodeBBTerminator", "(", "CodeBB", ",", "MergeBB", ",", "CodeBBSelectReg", ")", ";", "bool", "IsRegionEntryBB", "=", "CurrentRegion", "->", "getEntry", "(", ")", "==", "CodeBB", ";", "MachineBasicBlock", "*", "IfBB", "=", "createIfBlock", "(", "MergeBB", ",", "CodeBB", ",", "CodeBB", ",", "CodeBB", ",", "BBSelectRegIn", ",", "IsRegionEntryBB", ")", ";", "CurrentRegion", "->", "addMBB", "(", "IfBB", ")", ";", "if", "(", "IsRegionEntryBB", ")", "{", "CurrentRegion", "->", "setEntry", "(", "IfBB", ")", ";", "if", "(", "CurrentRegion", "->", "getHasLoop", "(", ")", ")", "{", "MachineBasicBlock", "*", "RegionExit", "=", "CurrentRegion", "->", "getExit", "(", ")", ";", "MachineBasicBlock", "*", "ETrueBB", "=", "nullptr", ";", "MachineBasicBlock", "*", "EFalseBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "ECond", ";", "const", "DebugLoc", "&", "DL", "=", "DebugLoc", "(", ")", ";", "TII", "->", "analyzeBranch", "(", "*", "RegionExit", ",", "ETrueBB", ",", "EFalseBB", ",", "ECond", ")", ";"], "ground_truth": ["TII", "->", "removeBranch", "(", "*", "RegionExit", ")", ";"], "File": "AMDGPUMachineCFGStructurizer13", "Func": "createIfRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43203, "Length": 180, "Cover_Rate": 0.30456852791878175} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "}", "assert", "(", "MRI", "->", "hasOneDef", "(", "Reg", ")", "&&", "", ")", ";", "MachineOperand", "*", "Def", "=", "&", "(", "*", "(", "MRI", "->", "def_begin", "(", "Reg", ")", ")", ")", ";", "MachineOperand", "*", "UseOperand", "=", "&", "(", "RI", ")", ";", "bool", "UseIsOutsideDefMBB", "=", "Def", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ";", "if", "(", "UseIsOutsideDefMBB", "&&", "UseOperand", "->", "isKill", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";"], "ground_truth": ["UseOperand", "->", "setIsKill", "(", "false", ")", ";"], "File": "AMDGPUMachineCFGStructurizer13", "Func": "removeFalseRegisterKills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43204, "Length": 112, "Cover_Rate": 0.35331230283911674} {"Template_token": ["", "}", "for", "(", "MachineRegisterInfo", "::", "reg_iterator", "I", "=", "MRI", "->", "reg_begin", "(", "Register", ")", ",", "E", "=", "MRI", "->", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "if", "(", "O", ".", "isDef", "(", ")", ")", "continue", ";", "bool", "IsInside", "=", "contains", "(", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "bool", "IsLoopPHI", "=", "IsInside", "&&", "(", "O", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", "&&", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "getEntry", "(", ")", ")", ";", "bool", "ShouldReplace", "=", "(", "IsInside", "&&", "ReplaceInside", ")", "||", "(", "!", "IsInside", "&&", "ReplaceOutside", ")", "||", "(", "IncludeLoopPHI", "&&", "IsLoopPHI", ")", ";", "if", "(", "ShouldReplace", ")", "{", "if", "(", "Register", "::", "isPhysicalRegister", "(", "NewRegister", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "O", ".", "setReg", "(", "NewRegister", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer13", "Func": "replaceRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43205, "Length": 209, "Cover_Rate": 0.5304568527918782} {"Template_token": ["", "MachineInstr", "*", "UseInstr", "=", "UI", ".", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "UseInstr", "->", "getIterator", "(", ")", ",", "MIE", "=", "UseInstr", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "MII", "!=", "MIE", ";", "++", "MII", ")", "{", "if", "(", "(", "&", "(", "*", "MII", ")", ")", "==", "DefInstr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "}", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer13", "Func": "storeLiveOutReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43206, "Length": 86, "Cover_Rate": 0.3524590163934426} {"Template_token": ["", "if", "(", "!", "Region", "->", "contains", "(", "UI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "void", "*", ")", "Region", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer13", "Func": "storeLiveOutRegRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43207, "Length": 53, "Cover_Rate": 0.41732283464566927} {"Template_token": ["", "PHIInfoElementT", "*", "NewElement", "=", "new", "PHIInfoElementT", "(", ")", ";", "NewElement", "->", "DestReg", "=", "DestReg", ";", "NewElement", "->", "DL", "=", "DL", ";"], "ground_truth": ["NewElement", "->", "Sources", "=", "EmptySet", ";"], "File": "AMDGPUMachineCFGStructurizer14", "Func": "addDest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43208, "Length": 27, "Cover_Rate": 0.421875} {"Template_token": ["", "assert", "(", "findPHIInfoElement", "(", "DestReg", ")", "==", "nullptr", "&&", "", ")", ";", "PHISourcesT", "EmptySet", ";", "PHIInfoElementT", "*", "NewElement", "=", "new", "PHIInfoElementT", "(", ")", ";", "NewElement", "->", "DestReg", "=", "DestReg", ";", "NewElement", "->", "DL", "=", "DL", ";", "NewElement", "->", "Sources", "=", "EmptySet", ";"], "ground_truth": ["PHIInfo", ".", "insert", "(", "NewElement", ")", ";"], "File": "AMDGPUMachineCFGStructurizer14", "Func": "addDest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43209, "Length": 49, "Cover_Rate": 0.765625} {"Template_token": ["", "if", "(", "Instr", ".", "isPHI", "(", ")", ")", "{", "unsigned", "PHIDestReg", "=", "getPHIDestReg", "(", "Instr", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "Instr", ".", "dump", "(", ")", ")", ";"], "ground_truth": ["PHIs", ".", "insert", "(", "&", "Instr", ")", ";"], "File": "AMDGPUMachineCFGStructurizer14", "Func": "extractKilledPHIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43210, "Length": 43, "Cover_Rate": 0.3161764705882353} {"Template_token": ["", "if", "(", "Instr", ".", "isPHI", "(", ")", ")", "{", "unsigned", "PHIDestReg", "=", "getPHIDestReg", "(", "Instr", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "Instr", ".", "dump", "(", ")", ")", ";", "PHIs", ".", "insert", "(", "&", "Instr", ")", ";", "PHIInfo", ".", "addDest", "(", "PHIDestReg", ",", "Instr", ".", "getDebugLoc", "(", ")", ")", ";", "storePHILinearizationInfoDest", "(", "PHIDestReg", ",", "Instr", ")", ";", "}", "}", "for", "(", "auto", "PI", ":", "PHIs", ")", "{", "PI", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer14", "Func": "extractKilledPHIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43211, "Length": 81, "Cover_Rate": 0.5955882352941176} {"Template_token": ["", "MachineBasicBlock", "*", "result", "=", "nullptr", ";", "for", "(", "auto", "&", "MFI", ":", "MF", ")", "{", "if", "(", "MFI", ".", "succ_empty", "(", ")", ")", "{", "if", "(", "result", "==", "nullptr", ")", "{", "result", "=", "&", "MFI", ";", "}", "else", "{", "return", "nullptr", ";", "}", "}", "}"], "ground_truth": ["return", "result", ";"], "File": "AMDGPUMachineCFGStructurizer14", "Func": "getSingleExitNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43212, "Length": 48, "Cover_Rate": 0.8135593220338984} {"Template_token": ["", "MachineBasicBlock", "*", "MRT", "::", "initializeMRT", "(", "MachineFunction", "&", "MF", ",", "const", "MachineRegionInfo", "*", "RegionInfo", ",", "DenseMap", "<", "MachineRegion", "*", ",", "RegionMRT", "*", ">", "&", "RegionMap", ")", "{", "for", "(", "auto", "&", "MFI", ":", "MF", ")", "{", "MachineBasicBlock", "*", "ExitMBB", "=", "&", "MFI", ";", "if", "(", "ExitMBB", "->", "succ_empty", "(", ")", ")", "{"], "ground_truth": ["return", "ExitMBB", ";"], "File": "AMDGPUMachineCFGStructurizer14", "Func": "initializeMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43213, "Length": 55, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "MachineBasicBlock", "*", "MRT", "::", "initializeMRT", "(", "MachineFunction", "&", "MF", ",", "const", "MachineRegionInfo", "*", "RegionInfo", ",", "DenseMap", "<", "MachineRegion", "*", ",", "RegionMRT", "*", ">", "&", "RegionMap", ")", "{", "for", "(", "auto", "&", "MFI", ":", "MF", ")", "{", "MachineBasicBlock", "*", "ExitMBB", "=", "&", "MFI", ";", "if", "(", "ExitMBB", "->", "succ_empty", "(", ")", ")", "{", "return", "ExitMBB", ";", "}", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUMachineCFGStructurizer14", "Func": "initializeMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43214, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "if", "(", "ReplaceOutside", "&&", "(", "isLiveOut", "(", "Register", ")", "||", "this", "->", "getParent", "(", ")", "->", "isLiveOut", "(", "Register", ")", ")", ")", "{", "LinearizedRegion", "*", "Current", "=", "this", ";", "while", "(", "Current", "!=", "nullptr", "&&", "Current", "->", "getEntry", "(", ")", "!=", "nullptr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "=", "Current", "->", "getParent", "(", ")", ";", "}", "}", "for", "(", "MachineRegisterInfo", "::", "reg_iterator", "I", "=", "MRI", "->", "reg_begin", "(", "Register", ")", ",", "E", "=", "MRI", "->", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";"], "ground_truth": ["++", "I", ";"], "File": "AMDGPUMachineCFGStructurizer14", "Func": "replaceRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43215, "Length": 155, "Cover_Rate": 0.3934010152284264} {"Template_token": ["", "RegionMRT", "*", "MRT", "::", "buildMRT", "(", "MachineFunction", "&", "MF", ",", "const", "MachineRegionInfo", "*", "RegionInfo", ",", "const", "InstrInfo", "*", "TII", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "SmallPtrSet", "<", "MachineRegion", "*", ",", "", ">", "PlacedRegions", ";", "DenseMap", "<", "MachineRegion", "*", ",", "RegionMRT", "*", ">", "RegionMap", ";", "MachineRegion", "*", "TopLevelRegion", "=", "RegionInfo", "->", "getTopLevelRegion", "(", ")", ";", "RegionMRT", "*", "Result", "=", "new", "RegionMRT", "(", "TopLevelRegion", ")", ";", "RegionMap", "[", "TopLevelRegion", "]", "=", "Result", ";", "MachineBasicBlock", "*", "Exit", "=", "initializeMRT", "(", "MF", ",", "RegionInfo", ",", "RegionMap", ")", ";", "unsigned", "BBSelectRegIn", "=", "createBBSelectReg", "(", "TII", ",", "MRI", ")", ";", "MBBMRT", "*", "ExitMRT", "=", "new", "MBBMRT", "(", "Exit", ")", ";", "RegionMap", "[", "RegionInfo", "->", "getRegionFor", "(", "Exit", ")", "]", "->", "addChild", "(", "ExitMRT", ")", ";", "ExitMRT", "->", "setBBSelectRegIn", "(", "BBSelectRegIn", ")", ";", "for", "(", "auto", "MBBI", ":", "post_order", "(", "&", "(", "MF", ".", "front", "(", ")", ")", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "(", "*", "MBBI", ")", ";", "if", "(", "MBB", "==", "Exit", ")", "{", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "MBBMRT", "*", "NewMBB", "=", "new", "MBBMRT", "(", "MBB", ")", ";", "MachineRegion", "*", "Region", "=", "RegionInfo", "->", "getRegionFor", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "RegionMap", ".", "count", "(", "Region", ")", "==", "", ")", "{"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "buildMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43216, "Length": 214, "Cover_Rate": 0.5994397759103641} {"Template_token": ["", "if", "(", "RegionMap", ".", "count", "(", "Region", ")", "==", "", ")", "{", "RegionMRT", "*", "NewMRTRegion", "=", "new", "RegionMRT", "(", "Region", ")", ";", "RegionMap", "[", "Region", "]", "=", "NewMRTRegion", ";", "MachineRegion", "*", "Parent", "=", "Region", "->", "getParent", "(", ")", ";", "while", "(", "RegionMap", ".", "count", "(", "Parent", ")", "==", "", ")", "{", "RegionMRT", "*", "NewMRTParent", "=", "new", "RegionMRT", "(", "Parent", ")", ";", "NewMRTParent", "->", "addChild", "(", "NewMRTRegion", ")", ";", "NewMRTRegion", "->", "setParent", "(", "NewMRTParent", ")", ";", "RegionMap", "[", "Parent", "]", "=", "NewMRTParent", ";", "NewMRTRegion", "=", "NewMRTParent", ";", "Parent", "=", "Parent", "->", "getParent", "(", ")", ";", "}", "RegionMap", "[", "Parent", "]", "->", "addChild", "(", "NewMRTRegion", ")", ";", "NewMRTRegion", "->", "setParent", "(", "RegionMap", "[", "Parent", "]", ")", ";", "}", "RegionMap", "[", "Region", "]", "->", "addChild", "(", "NewMBB", ")", ";", "NewMBB", "->", "setParent", "(", "RegionMap", "[", "Region", "]", ")", ";", "RegionMap", "[", "Region", "]", "->", "setSucc", "(", "Region", "->", "getExit", "(", ")", ")", ";", "}", "return", "Result", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "buildMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43217, "Length": 155, "Cover_Rate": 0.4341736694677871} {"Template_token": ["", "}", "else", "{", "MachineInstr", "*", "PHIDefInstr", "=", "getDefInstr", "(", "SourceReg", ")", ";", "MachineBasicBlock", "*", "PHIDefMBB", "=", "PHIDefInstr", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "CurrentBackedgeReg", ")", ";", "unsigned", "NewBackedgeReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "MachineInstrBuilder", "BackedgePHI", "=", "BuildMI", "(", "*", "PHIDefMBB", ",", "PHIDefMBB", "->", "instr_begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "NewBackedgeReg", ")", ";", "BackedgePHI", ".", "addReg", "(", "CurrentBackedgeReg", ")", ";", "BackedgePHI", ".", "addMBB", "(", "getPHIPred", "(", "*", "PHIDefInstr", ",", "", ")", ")", ";", "BackedgePHI", ".", "addReg", "(", "getPHISourceReg", "(", "*", "PHIDefInstr", ",", "", ")", ")", ";", "BackedgePHI", ".", "addMBB", "(", "(", "*", "SRI", ")", ".", "second", ")", ";", "CurrentBackedgeReg", "=", "NewBackedgeReg", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "NewBackedgeReg", ",", "TRI", ")", "<<", "", "<<", "PrintReg", "(", "CurrentBackedgeReg", ",", "TRI", ")", "<<", "", "<<", "getPHIPred", "(", "*", "PHIDefInstr", ",", "", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "PrintReg", "(", "getPHISourceReg", "(", "*", "PHIDefInstr", ",", "", ")", ",", "TRI", ")", "<<", "", "<<", "(", "*", "SRI", ")", ".", "second", "->", "getNumber", "(", ")", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "createEntryPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43218, "Length": 192, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "for", "(", "auto", "DRI", "=", "PHIInfo", ".", "dests_begin", "(", ")", ",", "DE", "=", "PHIInfo", ".", "dests_end", "(", ")", ";", "DRI", "!=", "DE", ";", "++", "DRI", ")", "{", "unsigned", "DestReg", "=", "*", "DRI", ";", "createEntryPHI", "(", "CurrentRegion", ",", "DestReg", ")", ";", "}", "PHIInfo", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "createEntryPHIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43219, "Length": 48, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "CodeBBStart", "->", "pred_begin", "(", ")", ",", "E", "=", "CodeBBStart", "->", "pred_end", "(", ")", ";", "PI", "!=", "E", ";", "++", "PI", ")", "{", "if", "(", "(", "*", "PI", ")", "!=", "CodeBBEnd", ")", "{", "MachineBasicBlock", "*", "Pred", "=", "(", "*", "PI", ")", ";", "Pred", "->", "addSuccessor", "(", "IfBB", ")", ";", "}", "}", "}", "removeExternalCFGEdges", "(", "CodeBBStart", ",", "CodeBBEnd", ")", ";", "auto", "CodeBBStartI", "=", "CodeBBStart", "->", "getIterator", "(", ")", ";", "auto", "CodeBBEndI", "=", "CodeBBEnd", "->", "getIterator", "(", ")", ";", "auto", "MergeIter", "=", "MergeBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MergeIter", ",", "IfBB", ")", ";", "MF", "->", "splice", "(", "MergeIter", ",", "CodeBBStartI", ",", "++", "CodeBBEndI", ")", ";", "IfBB", "->", "addSuccessor", "(", "MergeBB", ")", ";", "IfBB", "->", "addSuccessor", "(", "CodeBBStart", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "IfBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "if", "(", "!", "CodeBBEnd", "->", "isSuccessor", "(", "MergeBB", ")", ")", "CodeBBEnd", "->", "addSuccessor", "(", "MergeBB", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CodeBBStart", "->", "getNumber", "(", ")", "<<", "", "<<", "CodeBBEnd", "->", "getNumber", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "SinglePred", "=", "CodeBBStart", "->", "pred_size", "(", ")", "==", "", "?", "*", "(", "CodeBBStart", "->", "pred_begin", "(", ")", ")", ":", "nullptr", ";", "const", "DebugLoc", "&", "DL", "=", "SinglePred", "?", "SinglePred", "->", "findDebugLoc", "(", "SinglePred", "->", "getFirstTerminator", "(", ")", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "TII", "->", "insertEQ", "(", "IfBB", ",", "IfBB", "->", "begin", "(", ")", ",", "DL", ",", "IfReg", ",", "SelectBB", "->", "getNumber", "(", ")", ")", ";"], "ground_truth": ["if", "(", "&", "(", "*", "(", "IfBB", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", ")", "==", "IfBB", ")", "{"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "createIfBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43220, "Length": 278, "Cover_Rate": 0.6915422885572139} {"Template_token": ["", "}", "}", "removeExternalCFGEdges", "(", "CodeBBStart", ",", "CodeBBEnd", ")", ";", "auto", "CodeBBStartI", "=", "CodeBBStart", "->", "getIterator", "(", ")", ";", "auto", "CodeBBEndI", "=", "CodeBBEnd", "->", "getIterator", "(", ")", ";", "auto", "MergeIter", "=", "MergeBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MergeIter", ",", "IfBB", ")", ";", "MF", "->", "splice", "(", "MergeIter", ",", "CodeBBStartI", ",", "++", "CodeBBEndI", ")", ";", "IfBB", "->", "addSuccessor", "(", "MergeBB", ")", ";", "IfBB", "->", "addSuccessor", "(", "CodeBBStart", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "IfBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "if", "(", "!", "CodeBBEnd", "->", "isSuccessor", "(", "MergeBB", ")", ")", "CodeBBEnd", "->", "addSuccessor", "(", "MergeBB", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CodeBBStart", "->", "getNumber", "(", ")", "<<", "", "<<", "CodeBBEnd", "->", "getNumber", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "SinglePred", "=", "CodeBBStart", "->", "pred_size", "(", ")", "==", "", "?", "*", "(", "CodeBBStart", "->", "pred_begin", "(", ")", ")", ":", "nullptr", ";", "const", "DebugLoc", "&", "DL", "=", "SinglePred", "?", "SinglePred", "->", "findDebugLoc", "(", "SinglePred", "->", "getFirstTerminator", "(", ")", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "TII", "->", "insertEQ", "(", "IfBB", ",", "IfBB", "->", "begin", "(", ")", ",", "DL", ",", "IfReg", ",", "SelectBB", "->", "getNumber", "(", ")", ")", ";", "if", "(", "&", "(", "*", "(", "IfBB", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", ")", "==", "IfBB", ")", "{"], "ground_truth": ["TII", "->", "materializeImmediate", "(", "*", "IfBB", ",", "IfBB", "->", "begin", "(", ")", ",", "DL", ",", "IfReg", ",", "CodeBBStart", "->", "getNumber", "(", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "createIfBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43221, "Length": 246, "Cover_Rate": 0.6119402985074627} {"Template_token": ["", "unsigned", "CodeBBSelectReg", "=", "InnerRegion", "->", "getRegionMRT", "(", ")", "->", "getInnerOutputRegister", "(", ")", ";", "MachineBasicBlock", "*", "CodeEntryBB", "=", "InnerRegion", "->", "getEntry", "(", ")", ";", "MachineBasicBlock", "*", "CodeExitBB", "=", "InnerRegion", "->", "getExit", "(", ")", ";", "MachineBasicBlock", "*", "IfBB", "=", "createIfBlock", "(", "MergeBB", ",", "CodeEntryBB", ",", "CodeExitBB", ",", "SelectBB", ",", "BBSelectRegIn", ",", "true", ")", ";", "CurrentRegion", "->", "addMBB", "(", "IfBB", ")", ";", "bool", "isEntry", "=", "CurrentRegion", "->", "getEntry", "(", ")", "==", "InnerRegion", "->", "getEntry", "(", ")", ";", "if", "(", "isEntry", ")", "{", "if", "(", "CurrentRegion", "->", "getHasLoop", "(", ")", ")", "{", "MachineBasicBlock", "*", "RegionExit", "=", "CurrentRegion", "->", "getExit", "(", ")", ";", "MachineBasicBlock", "*", "ETrueBB", "=", "nullptr", ";", "MachineBasicBlock", "*", "EFalseBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "ECond", ";", "const", "DebugLoc", "&", "DL", "=", "DebugLoc", "(", ")", ";", "TII", "->", "analyzeBranch", "(", "*", "RegionExit", ",", "ETrueBB", ",", "EFalseBB", ",", "ECond", ")", ";", "TII", "->", "removeBranch", "(", "*", "RegionExit", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "TII", "->", "insertNE", "(", "RegionExit", ",", "RegionExit", "->", "instr_end", "(", ")", ",", "DL", ",", "CurrentRegion", "->", "getRegionMRT", "(", ")", "->", "getInnerOutputRegister", "(", ")", ",", "CurrentRegion", "->", "getRegionMRT", "(", ")", "->", "getEntry", "(", ")", "->", "getNumber", "(", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "createIfRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43222, "Length": 191, "Cover_Rate": 0.4897435897435897} {"Template_token": ["", "if", "(", "Exit", "==", "nullptr", "&&", "hasOneExitNode", "(", "*", "MF", ")", ")", "{", "return", "&", "(", "*", "(", "--", "(", "Region", "->", "getEntry", "(", ")", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", ")", ";", "}", "MachineBasicBlock", "*", "LastMerge", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "if", "(", "Exit", "==", "nullptr", ")", "{", "MachineFunction", "::", "iterator", "ExitIter", "=", "MF", "->", "end", "(", ")", ";", "MF", "->", "insert", "(", "ExitIter", ",", "LastMerge", ")", ";", "}", "else", "{", "MachineFunction", "::", "iterator", "ExitIter", "=", "Exit", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "ExitIter", ",", "LastMerge", ")", ";", "LastMerge", "->", "addSuccessor", "(", "Exit", ")", ";", "insertUnconditionalBranch", "(", "LastMerge", ",", "Exit", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "LastMerge", "->", "getNumber", "(", ")", "<<", "", ")", ";", "}"], "ground_truth": ["return", "LastMerge", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "createLinearizedExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43223, "Length": 133, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "LRegion", "->", "setRegionMRT", "(", "Region", ")", ";", "Region", "->", "setLinearizedRegion", "(", "LRegion", ")", ";"], "ground_truth": ["LRegion", "->", "setParent", "(", "Region", "->", "getParent", "(", ")", "?", "Region", "->", "getParent", "(", ")", "->", "getLinearizedRegion", "(", ")", ":", "nullptr", ")", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "createLinearizedRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43224, "Length": 37, "Cover_Rate": 0.4065934065934066} {"Template_token": ["", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "getBBSelectRegIn", "(", ")", ",", "TRI", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "getBBSelectRegOut", "(", ")", ",", "TRI", ")", "<<", "", ";", "dumpDepth", "(", "depth", ")", ";", "if", "(", "getSucc", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "getSucc", "(", ")", "->", "getNumber", "(", ")", "<<", "", ";", "else", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "MRTI", ":", "Children", ")", "{"], "ground_truth": ["MRTI", "->", "dump", "(", "TRI", ",", "depth", "+", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43225, "Length": 85, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "if", "(", "MRI", "->", "def_begin", "(", "Reg", ")", "==", "MRI", "->", "def_end", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "}", "else", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["for", "(", "auto", "DI", "=", "MRI", "->", "def_begin", "(", "Reg", ")", ",", "DE", "=", "MRI", "->", "def_end", "(", ")", ";", "DI", "!=", "DE", ";", "++", "DI", ")", "{"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "getDefInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43226, "Length": 110, "Cover_Rate": 0.632183908045977} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBBI", ".", "getNumber", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "}"], "ground_truth": ["FallthroughMap", "[", "&", "MBBI", "]", "=", "MBB", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "initFallthroughMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43227, "Length": 34, "Cover_Rate": 0.41975308641975306} {"Template_token": ["", "if", "(", "IsSingleBB", "&&", "DefInstr", "->", "getParent", "(", ")", "==", "InnerRegion", "->", "getEntry", "(", ")", ")", "{", "InnerRegion", "->", "replaceRegisterOutsideRegion", "(", "SourceReg", ",", "DestReg", ",", "false", ",", "MRI", ")", ";", "}", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "DestReg", ")", ";", "unsigned", "NextDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "bool", "IsLastDef", "=", "PHIInfo", ".", "getNumSources", "(", "DestReg", ")", "==", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "insertMergePHI", "(", "IfBB", ",", "InnerRegion", "->", "getExit", "(", ")", ",", "MergeBB", ",", "DestReg", ",", "NextDestReg", ",", "SourceReg", ",", "IsLastDef", ")", ";", "PHIInfo", ".", "removeSource", "(", "DestReg", ",", "SourceReg", ",", "CodeBB", ")", ";", "if", "(", "IsLastDef", ")", "{", "const", "DebugLoc", "&", "DL", "=", "IfBB", "->", "findDebugLoc", "(", "IfBB", "->", "getFirstTerminator", "(", ")", ")", ";", "TII", "->", "materializeImmediate", "(", "*", "IfBB", ",", "IfBB", "->", "getFirstTerminator", "(", ")", ",", "DL", ",", "NextDestReg", ",", "", ")", ";", "PHIInfo", ".", "deleteDef", "(", "DestReg", ")", ";", "}", "else", "{", "PHIInfo", ".", "replaceDef", "(", "DestReg", ",", "NextDestReg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "insertChainedPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43228, "Length": 169, "Cover_Rate": 0.6014234875444839} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MergeBB", ",", "MergeBB", "->", "instr_begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "DestRegister", ")", ";", "if", "(", "IsUndefIfSource", "&&", "false", ")", "{", "MIB", ".", "addReg", "(", "IfSourceRegister", ",", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "IfSourceRegister", ")", ";", "}"], "ground_truth": ["MIB", ".", "addMBB", "(", "IfBB", ")", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "insertMergePHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43229, "Length": 64, "Cover_Rate": 0.31840796019900497} {"Template_token": ["", "}", "OS", "<<", "", "<<", "Entry", "->", "getNumber", "(", ")", "<<", "", "<<", "(", "Exit", "==", "nullptr", "?", "-", "", ":", "Exit", "->", "getNumber", "(", ")", ")", "<<", "", "<<", "PrintReg", "(", "getBBSelectRegIn", "(", ")", ",", "TRI", ")", "<<", "", "<<", "PrintReg", "(", "getBBSelectRegOut", "(", ")", ",", "TRI", ")", "<<", "", ";", "for", "(", "auto", "&", "LI", ":", "LiveOuts", ")", "{"], "ground_truth": ["OS", "<<", "PrintReg", "(", "LI", ",", "TRI", ")", "<<", "", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43230, "Length": 72, "Cover_Rate": 0.5255474452554745} {"Template_token": ["", "if", "(", "MBBContainsPHISource", ")", "{", "for", "(", "auto", "SRI", "=", "PHIInfo", ".", "sources_begin", "(", "DestReg", ")", ";", "SRI", "!=", "SE", ";", "++", "SRI", ")", "{", "PHILinearize", "::", "PHISourceT", "Source", "=", "*", "SRI", ";", "unsigned", "SourceReg", "=", "Source", ".", "first", ";", "MachineBasicBlock", "*", "SourceMBB", "=", "Source", ".", "second", ";", "MachineOperand", "*", "Def", "=", "&", "(", "*", "(", "MRI", "->", "def_begin", "(", "SourceReg", ")", ")", ")", ";", "if", "(", "Def", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "ElimiatedSources", ".", "push_back", "(", "std", "::", "make_tuple", "(", "DestReg", ",", "SourceReg", ",", "SourceMBB", ")", ")", ";", "}", "}", "}", "}", "for", "(", "auto", "&", "SourceInfo", ":", "ElimiatedSources", ")", "{", "PHIInfo", ".", "removeSource", "(", "std", "::", "get", "<", "", ">", "(", "SourceInfo", ")", ",", "std", "::", "get", "<", "", ">", "(", "SourceInfo", ")", ",", "std", "::", "get", "<", "", ">", "(", "SourceInfo", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "prunePHIInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43231, "Length": 145, "Cover_Rate": 0.4420731707317073} {"Template_token": ["", "unsigned", "SuccSize", "=", "StartMBB", "->", "succ_size", "(", ")", ";", "if", "(", "SuccSize", ">", "", ")", "{", "MachineBasicBlock", "*", "StartMBBSucc", "=", "*", "(", "StartMBB", "->", "succ_begin", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "PI", "=", "EndMBB", "->", "succ_begin", "(", ")", ",", "E", "=", "EndMBB", "->", "succ_end", "(", ")", ";", "PI", "!=", "E", ";", "++", "PI", ")", "{", "if", "(", "(", "*", "PI", ")", "!=", "StartMBB", "&&", "!", "(", "(", "*", "PI", ")", "==", "StartMBBSucc", "&&", "StartMBB", "!=", "EndMBB", "&&", "SuccSize", "==", "", ")", ")", "{", "Succs", ".", "insert", "(", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "(", "EndMBB", ",", "*", "PI", ")", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "StartMBB", "->", "pred_begin", "(", ")", ",", "E", "=", "StartMBB", "->", "pred_end", "(", ")", ";"], "ground_truth": ["PI", "!=", "E", ";", "++", "PI", ")", "{"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "removeExternalCFGEdges", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43232, "Length": 140, "Cover_Rate": 0.5283018867924528} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "}", "assert", "(", "MRI", "->", "hasOneDef", "(", "Reg", ")", "&&", "", ")", ";", "MachineOperand", "*", "Def", "=", "&", "(", "*", "(", "MRI", "->", "def_begin", "(", "Reg", ")", ")", ")", ";", "MachineOperand", "*", "UseOperand", "=", "&", "(", "RI", ")", ";", "bool", "UseIsOutsideDefMBB", "=", "Def", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ";", "if", "(", "UseIsOutsideDefMBB", "&&", "UseOperand", "->", "isKill", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "UseOperand", "->", "setIsKill", "(", "false", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "removeFalseRegisterKills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43233, "Length": 115, "Cover_Rate": 0.3685897435897436} {"Template_token": ["", "assert", "(", "MRI", "->", "hasOneDef", "(", "Reg", ")", "&&", "", ")", ";", "MachineOperand", "*", "Def", "=", "&", "(", "*", "(", "MRI", "->", "def_begin", "(", "Reg", ")", ")", ")", ";", "MachineOperand", "*", "UseOperand", "=", "&", "(", "RI", ")", ";", "bool", "UseIsOutsideDefMBB", "=", "Def", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ";", "if", "(", "UseIsOutsideDefMBB", "&&", "UseOperand", "->", "isKill", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "UseOperand", "->", "setIsKill", "(", "false", ")", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "removeFalseRegisterKills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43234, "Length": 94, "Cover_Rate": 0.30128205128205127} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{", "if", "(", "isPHIRegionIndex", "(", "PHIRegionIndices", ",", "i", ")", ")", "{", "NumNonRegionInputs", "--", ";", "}", "}", "if", "(", "NumNonRegionInputs", "==", "", ")", "{", "auto", "DestReg", "=", "getPHIDestReg", "(", "PHI", ")", ";", "replaceRegisterWith", "(", "DestReg", ",", "CombinedSourceReg", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "CombinedSourceReg", ",", "TRI", ")", "<<", "", ")", ";", "PHI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "getPHIDestReg", "(", "PHI", ")", ",", "TRI", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "PHI", ".", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "PHI", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "getPHIDestReg", "(", "PHI", ")", ")", ";", "MIB", ".", "addReg", "(", "CombinedSourceReg", ")", ";", "MIB", ".", "addMBB", "(", "IfMBB", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "CombinedSourceReg", ",", "TRI", ")", "<<", "", "<<", "IfMBB", "->", "getNumber", "(", ")", ")", ";", "unsigned", "NumInputs", "=", "getPHINumInputs", "(", "PHI", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "replaceEntryPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43235, "Length": 198, "Cover_Rate": 0.5625} {"Template_token": ["", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "TRI", ")", "<<", "", "<<", "(", "IsDead", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "IsDead", ")", "{", "LRegion", "->", "removeLiveOut", "(", "Reg", ")", ";", "}", "WasLiveOut", "=", "true", ";", "}", "}", "if", "(", "WasLiveOut", ")", "LRegion", "->", "addLiveOut", "(", "CombinedSourceReg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "replaceLiveOutRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43236, "Length": 60, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "PHI", ".", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "getPHIDestReg", "(", "PHI", ")", ",", "TRI", ")", "<<", "", ")", ";", "bool", "HasExternalEdge", "=", "false", ";", "unsigned", "NumInputs", "=", "getPHINumInputs", "(", "PHI", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{", "if", "(", "!", "isPHIRegionIndex", "(", "PHIRegionIndices", ",", "i", ")", ")", "{", "HasExternalEdge", "=", "true", ";", "}", "}", "if", "(", "HasExternalEdge", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "PHI", ".", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "PHI", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "getPHIDestReg", "(", "PHI", ")", ")", ";", "MIB", ".", "addReg", "(", "CombinedSourceReg", ")", ";", "MIB", ".", "addMBB", "(", "LastMerge", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "CombinedSourceReg", ",", "TRI", ")", "<<", "", "<<", "LastMerge", "->", "getNumber", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{", "if", "(", "isPHIRegionIndex", "(", "PHIRegionIndices", ",", "i", ")", ")", "{", "continue", ";", "}", "unsigned", "SourceReg", "=", "getPHISourceReg", "(", "PHI", ",", "i", ")", ";", "MachineBasicBlock", "*", "SourcePred", "=", "getPHIPred", "(", "PHI", ",", "i", ")", ";", "MIB", ".", "addReg", "(", "SourceReg", ")", ";", "MIB", ".", "addMBB", "(", "SourcePred", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "SourceReg", ",", "TRI", ")", "<<", "", "<<", "SourcePred", "->", "getNumber", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "replacePHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43237, "Length": 252, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "Current", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "=", "Current", "->", "getParent", "(", ")", ";", "}", "}", "for", "(", "MachineRegisterInfo", "::", "reg_iterator", "I", "=", "MRI", "->", "reg_begin", "(", "Register", ")", ",", "E", "=", "MRI", "->", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "if", "(", "O", ".", "isDef", "(", ")", ")", "continue", ";", "bool", "IsInside", "=", "contains", "(", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "bool", "IsLoopPHI", "=", "IsInside", "&&", "(", "O", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", "&&", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "getEntry", "(", ")", ")", ";", "bool", "ShouldReplace", "=", "(", "IsInside", "&&", "ReplaceInside", ")", "||", "(", "!", "IsInside", "&&", "ReplaceOutside", ")", "||", "(", "IncludeLoopPHI", "&&", "IsLoopPHI", ")", ";", "if", "(", "ShouldReplace", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "NewRegister", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", "<<", "PrintReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "replaceRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43238, "Length": 243, "Cover_Rate": 0.616751269035533} {"Template_token": ["", "DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "=", "Current", "->", "getParent", "(", ")", ";", "}", "}", "for", "(", "MachineRegisterInfo", "::", "reg_iterator", "I", "=", "MRI", "->", "reg_begin", "(", "Register", ")", ",", "E", "=", "MRI", "->", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "if", "(", "O", ".", "isDef", "(", ")", ")", "continue", ";", "bool", "IsInside", "=", "contains", "(", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "bool", "IsLoopPHI", "=", "IsInside", "&&", "(", "O", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", "&&", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "getEntry", "(", ")", ")", ";", "bool", "ShouldReplace", "=", "(", "IsInside", "&&", "ReplaceInside", ")", "||", "(", "!", "IsInside", "&&", "ReplaceOutside", ")", "||", "(", "IncludeLoopPHI", "&&", "IsLoopPHI", ")", ";", "if", "(", "ShouldReplace", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "NewRegister", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", "<<", "PrintReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "O", ".", "setReg", "(", "NewRegister", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "replaceRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43239, "Length": 271, "Cover_Rate": 0.6878172588832487} {"Template_token": ["", "++", "I", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "NewRegister", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", "<<", "PrintReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "O", ".", "setReg", "(", "NewRegister", ")", ";", "}", "}", "PHIInfo", ".", "deleteDef", "(", "Register", ")", ";", "getRegionMRT", "(", ")", "->", "replaceLiveOutReg", "(", "Register", ",", "NewRegister", ")", ";"], "ground_truth": ["DEBUG", "(", "PHIInfo", ".", "dump", "(", "MRI", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "replaceRegisterWith", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43240, "Length": 115, "Cover_Rate": 0.6686046511627907} {"Template_token": ["", "auto", "SRI", "=", "PHIInfo", ".", "sources_begin", "(", "DestReg", ")", ";", "unsigned", "SourceReg", "=", "(", "*", "SRI", ")", ".", "first", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "DestReg", ",", "TRI", ")", "<<", "", "<<", "PrintReg", "(", "SourceReg", ",", "TRI", ")", "<<", "", ")", ";"], "ground_truth": ["assert", "(", "PHIInfo", ".", "sources_end", "(", "DestReg", ")", "==", "++", "SRI", "&&", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "resolvePHIInfos", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43241, "Length": 62, "Cover_Rate": 0.4105960264900662} {"Template_token": ["", "DenseSet", "<", "unsigned", ">", "*", "LiveOuts", "=", "InnerRegion", "->", "getLiveOuts", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "OldLiveOuts", ";", "bool", "IsSingleBB", "=", "InnerRegion", "->", "getEntry", "(", ")", "==", "InnerRegion", "->", "getExit", "(", ")", ";", "for", "(", "auto", "OLI", ":", "*", "LiveOuts", ")", "{", "OldLiveOuts", ".", "push_back", "(", "OLI", ")", ";", "}", "for", "(", "auto", "LI", ":", "OldLiveOuts", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "LI", ",", "TRI", ")", ")", ";", "if", "(", "!", "containsDef", "(", "CodeBB", ",", "InnerRegion", ",", "LI", ")", "||", "(", "!", "IsSingleBB", "&&", "(", "getDefInstr", "(", "LI", ")", "->", "getParent", "(", ")", "==", "LRegion", "->", "getExit", "(", ")", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "unsigned", "Reg", "=", "LI", ";"], "ground_truth": ["if", "(", "Reg", "!=", "InnerRegion", "->", "getBBSelectRegOut", "(", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "rewriteLiveOutRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43242, "Length": 149, "Cover_Rate": 0.3860103626943005} {"Template_token": ["", "Regions", "=", "&", "(", "getAnalysis", "<", "MachineRegionInfoPass", ">", "(", ")", ".", "getRegionInfo", "(", ")", ")", ";", "DEBUG", "(", "Regions", "->", "dump", "(", ")", ")", ";", "RegionMRT", "*", "RTree", "=", "MRT", "::", "buildMRT", "(", "MF", ",", "Regions", ",", "TII", ",", "MRI", ")", ";", "setRegionMRT", "(", "RTree", ")", ";", "initializeSelectRegisters", "(", "RTree", ",", "", ",", "MRI", ",", "TII", ")", ";", "DEBUG", "(", "RTree", "->", "dump", "(", "TRI", ")", ")", ";", "bool", "result", "=", "structurizeRegions", "(", "RTree", ",", "true", ")", ";", "delete", "RTree", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["initFallthroughMap", "(", "MF", ")", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43243, "Length": 95, "Cover_Rate": 0.5248618784530387} {"Template_token": ["", "bool", "MachineCFGStructurizer", "::", "shrinkPHI", "(", "MachineInstr", "&", "PHI", ",", "unsigned", "CombinedSourceReg", ",", "MachineBasicBlock", "*", "SourceMBB", ",", "SmallVector", "<", "unsigned", ",", "", ">", "&", "PHIIndices", ",", "unsigned", "*", "ReplaceReg", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "PHI", ".", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "getPHIDestReg", "(", "PHI", ")", ",", "TRI", ")", "<<", "", ")", ";", "bool", "Replaced", "=", "false", ";", "unsigned", "NumInputs", "=", "getPHINumInputs", "(", "PHI", ")", ";", "int", "SingleExternalEntryIndex", "=", "-", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{", "if", "(", "!", "isPHIRegionIndex", "(", "PHIIndices", ",", "i", ")", ")", "{", "if", "(", "SingleExternalEntryIndex", "==", "-", "", ")", "{", "SingleExternalEntryIndex", "=", "i", ";", "}", "else", "{", "SingleExternalEntryIndex", "=", "-", "", ";", "}", "}", "}", "if", "(", "SingleExternalEntryIndex", ">", "-", "", ")", "{", "*", "ReplaceReg", "=", "getPHISourceReg", "(", "PHI", ",", "SingleExternalEntryIndex", ")", ";", "Replaced", "=", "true", ";", "}", "else", "{", "MachineBasicBlock", "*", "MBB", "=", "PHI", ".", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "PHI", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "getPHIDestReg", "(", "PHI", ")", ")", ";", "if", "(", "SourceMBB", ")", "{", "MIB", ".", "addReg", "(", "CombinedSourceReg", ")", ";", "MIB", ".", "addMBB", "(", "SourceMBB", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "CombinedSourceReg", ",", "TRI", ")", "<<", "", "<<", "SourceMBB", "->", "getNumber", "(", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{", "if", "(", "isPHIRegionIndex", "(", "PHIIndices", ",", "i", ")", ")", "{", "continue", ";", "}", "unsigned", "SourceReg", "=", "getPHISourceReg", "(", "PHI", ",", "i", ")", ";", "MachineBasicBlock", "*", "SourcePred", "=", "getPHIPred", "(", "PHI", ",", "i", ")", ";", "MIB", ".", "addReg", "(", "SourceReg", ")", ";", "MIB", ".", "addMBB", "(", "SourcePred", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "SourceReg", ",", "TRI", ")", "<<", "", "<<", "SourcePred", "->", "getNumber", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "shrinkPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43244, "Length": 331, "Cover_Rate": 0.9430199430199431} {"Template_token": ["", "MachineBasicBlock", "*", "EntrySucc", "=", "split", "(", "Entry", "->", "getFirstNonPHI", "(", ")", ")", ";", "MachineBasicBlock", "*", "Exit", "=", "LRegion", "->", "getExit", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Entry", "->", "getNumber", "(", ")", "<<", "", "<<", "Entry", "->", "getNumber", "(", ")", "<<", "", "<<", "EntrySucc", "->", "getNumber", "(", ")", "<<", "", ")", ";", "LRegion", "->", "addMBB", "(", "EntrySucc", ")", ";", "if", "(", "Exit", "->", "isSuccessor", "(", "Entry", ")", ")", "{", "Exit", "->", "removeSuccessor", "(", "Entry", ")", ";", "}", "Exit", "->", "addSuccessor", "(", "EntrySucc", ")", ";", "MachineInstr", "&", "Branch", "=", "*", "(", "Exit", "->", "instr_rbegin", "(", ")", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "UI", ":", "Branch", ".", "uses", "(", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "splitEntry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43245, "Length": 114, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "Exit", "->", "addSuccessor", "(", "EntrySucc", ")", ";", "MachineInstr", "&", "Branch", "=", "*", "(", "Exit", "->", "instr_rbegin", "(", ")", ")", ";", "for", "(", "auto", "&", "UI", ":", "Branch", ".", "uses", "(", ")", ")", "{", "if", "(", "UI", ".", "isMBB", "(", ")", "&&", "UI", ".", "getMBB", "(", ")", "==", "Entry", ")", "{", "UI", ".", "setMBB", "(", "EntrySucc", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "splitEntry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43246, "Length": 58, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MachineInstr", "&", "Instr", "=", "II", ";", "if", "(", "!", "Instr", ".", "isPHI", "(", ")", ")", "break", ";", "int", "numPreds", "=", "getPHINumInputs", "(", "Instr", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "numPreds", ";", "++", "i", ")", "{", "auto", "Pred", "=", "getPHIPred", "(", "Instr", ",", "i", ")", ";", "if", "(", "Pred", "==", "Exit", ")", "{", "setPhiPred", "(", "Instr", ",", "i", ",", "NewExit", ")", ";", "}", "}", "}", "return", "NewExit", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "splitExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43247, "Length": 73, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MachineInstr", "&", "Instr", "=", "II", ";", "if", "(", "!", "Instr", ".", "isPHI", "(", ")", ")", "break", ";", "int", "numPreds", "=", "getPHINumInputs", "(", "Instr", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "numPreds", ";", "++", "i", ")", "{", "auto", "Pred", "=", "getPHIPred", "(", "Instr", ",", "i", ")", ";", "if", "(", "Pred", "==", "Exit", ")", "{", "setPhiPred", "(", "Instr", ",", "i", ",", "NewExit", ")", ";", "}", "}", "}", "return", "NewExit", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "splitExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43248, "Length": 73, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "}", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "PHIDest", ")", ";", "unsigned", "NewDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "LRegion", "->", "replaceRegisterInsideRegion", "(", "PHIDest", ",", "NewDestReg", ",", "false", ",", "MRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "EntrySucc", ",", "EntrySucc", "->", "instr_begin", "(", ")", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "NewDestReg", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "NewDestReg", ",", "TRI", ")", "<<", "", ")", ";", "MIB", ".", "addReg", "(", "PHISource", ")", ";", "MIB", ".", "addMBB", "(", "Entry", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "PHISource", ",", "TRI", ")", "<<", "", "<<", "Entry", "->", "getNumber", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "RegionSourceReg", ")", ";"], "ground_truth": ["MIB", ".", "addMBB", "(", "RegionSourceMBB", ")", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "splitLoopPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43249, "Length": 136, "Cover_Rate": 0.49454545454545457} {"Template_token": ["", "PHISource", "=", "ReplaceReg", ";", "}", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "PHIDest", ")", ";", "unsigned", "NewDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "LRegion", "->", "replaceRegisterInsideRegion", "(", "PHIDest", ",", "NewDestReg", ",", "false", ",", "MRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "EntrySucc", ",", "EntrySucc", "->", "instr_begin", "(", ")", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "NewDestReg", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "NewDestReg", ",", "TRI", ")", "<<", "", ")", ";", "MIB", ".", "addReg", "(", "PHISource", ")", ";", "MIB", ".", "addMBB", "(", "Entry", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "PHISource", ",", "TRI", ")", "<<", "", "<<", "Entry", "->", "getNumber", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "RegionSourceReg", ")", ";", "MIB", ".", "addMBB", "(", "RegionSourceMBB", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "RegionSourceReg", ",", "TRI", ")", "<<", "", "<<", "RegionSourceMBB", "->", "getNumber", "(", ")", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "splitLoopPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43250, "Length": 167, "Cover_Rate": 0.6072727272727273} {"Template_token": ["", "}", "else", "{", "MachineInstr", "*", "UseInstr", "=", "UI", ".", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "UseInstr", "->", "getIterator", "(", ")", ",", "MIE", "=", "UseInstr", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "MII", "!=", "MIE", ";", "++", "MII", ")", "{", "if", "(", "(", "&", "(", "*", "MII", ")", ")", "==", "DefInstr", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "storeLiveOutReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43251, "Length": 84, "Cover_Rate": 0.3442622950819672} {"Template_token": ["", "for", "(", "auto", "&", "UI", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "if", "(", "UI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "else", "{", "MachineInstr", "*", "UseInstr", "=", "UI", ".", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "UseInstr", "->", "getIterator", "(", ")", ",", "MIE", "=", "UseInstr", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "MII", "!=", "MIE", ";", "++", "MII", ")", "{", "if", "(", "(", "&", "(", "*", "MII", ")", ")", "==", "DefInstr", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "storeLiveOutReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43252, "Length": 145, "Cover_Rate": 0.5942622950819673} {"Template_token": ["", "for", "(", "auto", "&", "UI", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "if", "(", "!", "Region", "->", "contains", "(", "UI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "void", "*", ")", "Region", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "storeLiveOutRegRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43253, "Length": 65, "Cover_Rate": 0.5118110236220472} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "for", "(", "auto", "&", "UI", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "if", "(", "!", "Region", "->", "contains", "(", "UI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "void", "*", ")", "Region", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "storeLiveOutRegRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43254, "Length": 86, "Cover_Rate": 0.6771653543307087} {"Template_token": ["", "MachineBasicBlock", "*", "Exit", "=", "Region", "->", "getSucc", "(", ")", ";", "RegionMRT", "*", "TopRegion", "=", "CurrentTopRegion", "==", "nullptr", "?", "Region", ":", "CurrentTopRegion", ";", "if", "(", "Exit", "==", "nullptr", ")", "return", ";", "auto", "Children", "=", "Region", "->", "getChildren", "(", ")", ";", "for", "(", "auto", "CI", ":", "*", "Children", ")", "{", "if", "(", "CI", "->", "isMBB", "(", ")", ")", "{", "auto", "MBB", "=", "CI", "->", "getMBBMRT", "(", ")", "->", "getMBB", "(", ")", ";", "storeMBBLiveOuts", "(", "MBB", ",", "MRI", ",", "TRI", ",", "PHIInfo", ",", "TopRegion", ")", ";", "}", "else", "{", "LinearizedRegion", "*", "SubRegion", "=", "CI", "->", "getRegionMRT", "(", ")", "->", "getLinearizedRegion", "(", ")", ";", "for", "(", "auto", "MBBI", ":", "SubRegion", "->", "MBBs", ")", "{", "storeMBBLiveOuts", "(", "MBBI", ",", "MRI", ",", "TRI", ",", "PHIInfo", ",", "TopRegion", ")", ";", "}", "}", "}", "if", "(", "CurrentTopRegion", "==", "nullptr", ")", "{", "auto", "Succ", "=", "Region", "->", "getSucc", "(", ")", ";", "for", "(", "auto", "&", "II", ":", "*", "Succ", ")", "{", "if", "(", "II", ".", "isPHI", "(", ")", ")", "{", "MachineInstr", "&", "PHI", "=", "II", ";", "int", "numPreds", "=", "getPHINumInputs", "(", "PHI", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "", ";", "i", "<", "numPreds", ";", "++", "i", ")", "{"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "storeLiveOuts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43255, "Length": 190, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "LRegion", "->", "print", "(", "dbgs", "(", ")", ",", "TRI", ")", ")", ";", "auto", "CNI", "=", "CI", ";", "++", "CNI", ";", "MRT", "*", "Child", "=", "(", "*", "CI", ")", ";", "if", "(", "Child", "->", "isRegion", "(", ")", ")", "{", "LinearizedRegion", "*", "InnerLRegion", "=", "Child", "->", "getRegionMRT", "(", ")", "->", "getLinearizedRegion", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "InnerLRegion", "->", "print", "(", "dbgs", "(", ")", ",", "TRI", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "InnerEntry", "=", "InnerLRegion", "->", "getEntry", "(", ")", ";", "if", "(", "(", "&", "(", "*", "(", "InnerEntry", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", ")", ")", "==", "InnerEntry", ")", "{", "unsigned", "OuterSelect", "=", "InnerLRegion", "->", "getBBSelectRegOut", "(", ")", ";", "unsigned", "InnerSelectReg", "=", "InnerLRegion", "->", "getRegionMRT", "(", ")", "->", "getInnerOutputRegister", "(", ")", ";", "replaceRegisterWith", "(", "InnerSelectReg", ",", "OuterSelect", ")", ",", "resolvePHIInfos", "(", "InnerEntry", ")", ";", "if", "(", "!", "InnerLRegion", "->", "getExit", "(", ")", "->", "isSuccessor", "(", "CurrentMerge", ")", ")", "InnerLRegion", "->", "getExit", "(", ")", "->", "addSuccessor", "(", "CurrentMerge", ")", ";", "continue", ";", "}", "BBSelectRegOut", "=", "Child", "->", "getBBSelectRegOut", "(", ")", ";", "BBSelectRegIn", "=", "Child", "->", "getBBSelectRegIn", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "BBSelectRegIn", ",", "TRI", ")", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "BBSelectRegOut", ",", "TRI", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "IfEnd", "=", "CurrentMerge", ";", "CurrentMerge", "=", "createIfRegion", "(", "CurrentMerge", ",", "InnerLRegion", ",", "LRegion", ",", "Child", "->", "getRegionMRT", "(", ")", "->", "getEntry", "(", ")", ",", "BBSelectRegIn", ",", "BBSelectRegOut", ")", ";", "TII", "->", "convertNonUniformIfRegion", "(", "CurrentMerge", ",", "IfEnd", ")", ";", "}", "else", "{", "MachineBasicBlock", "*", "MBB", "=", "Child", "->", "getMBBMRT", "(", ")", "->", "getMBB", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "if", "(", "MBB", "==", "getSingleExitNode", "(", "*", "(", "MBB", "->", "getParent", "(", ")", ")", ")", ")", "{"], "ground_truth": ["continue", ";"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "structurizeComplexRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43256, "Length": 335, "Cover_Rate": 0.3755605381165919} {"Template_token": ["", "auto", "CNI", "=", "CI", ";", "++", "CNI", ";", "MRT", "*", "Child", "=", "(", "*", "CI", ")", ";", "if", "(", "Child", "->", "isRegion", "(", ")", ")", "{", "LinearizedRegion", "*", "InnerLRegion", "=", "Child", "->", "getRegionMRT", "(", ")", "->", "getLinearizedRegion", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "InnerLRegion", "->", "print", "(", "dbgs", "(", ")", ",", "TRI", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "InnerEntry", "=", "InnerLRegion", "->", "getEntry", "(", ")", ";", "if", "(", "(", "&", "(", "*", "(", "InnerEntry", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", ")", ")", "==", "InnerEntry", ")", "{", "unsigned", "OuterSelect", "=", "InnerLRegion", "->", "getBBSelectRegOut", "(", ")", ";", "unsigned", "InnerSelectReg", "=", "InnerLRegion", "->", "getRegionMRT", "(", ")", "->", "getInnerOutputRegister", "(", ")", ";", "replaceRegisterWith", "(", "InnerSelectReg", ",", "OuterSelect", ")", ",", "resolvePHIInfos", "(", "InnerEntry", ")", ";", "if", "(", "!", "InnerLRegion", "->", "getExit", "(", ")", "->", "isSuccessor", "(", "CurrentMerge", ")", ")", "InnerLRegion", "->", "getExit", "(", ")", "->", "addSuccessor", "(", "CurrentMerge", ")", ";", "continue", ";", "}", "BBSelectRegOut", "=", "Child", "->", "getBBSelectRegOut", "(", ")", ";", "BBSelectRegIn", "=", "Child", "->", "getBBSelectRegIn", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "BBSelectRegIn", ",", "TRI", ")", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "BBSelectRegOut", ",", "TRI", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "IfEnd", "=", "CurrentMerge", ";", "CurrentMerge", "=", "createIfRegion", "(", "CurrentMerge", ",", "InnerLRegion", ",", "LRegion", ",", "Child", "->", "getRegionMRT", "(", ")", "->", "getEntry", "(", ")", ",", "BBSelectRegIn", ",", "BBSelectRegOut", ")", ";", "TII", "->", "convertNonUniformIfRegion", "(", "CurrentMerge", ",", "IfEnd", ")", ";", "}", "else", "{", "MachineBasicBlock", "*", "MBB", "=", "Child", "->", "getMBBMRT", "(", ")", "->", "getMBB", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "if", "(", "MBB", "==", "getSingleExitNode", "(", "*", "(", "MBB", "->", "getParent", "(", ")", ")", ")", ")", "{", "continue", ";", "}", "BBSelectRegOut", "=", "Child", "->", "getBBSelectRegOut", "(", ")", ";", "BBSelectRegIn", "=", "Child", "->", "getBBSelectRegIn", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "BBSelectRegIn", ",", "TRI", ")", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "BBSelectRegOut", ",", "TRI", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "IfEnd", "=", "CurrentMerge", ";", "CurrentMerge", "=", "createIfRegion", "(", "CurrentMerge", ",", "MBB", ",", "LRegion", ",", "BBSelectRegIn", ",", "BBSelectRegOut", ")", ";", "if", "(", "CurrentMerge", ")", "{", "TII", "->", "convertNonUniformIfRegion", "(", "CurrentMerge", ",", "IfEnd", ")", ";", "}", "DEBUG", "(", "PHIInfo", ".", "dump", "(", "MRI", ")", ")", ";", "}", "}", "LRegion", "->", "removeFalseRegisterKills", "(", "MRI", ")", ";", "if", "(", "LRegion", "->", "getHasLoop", "(", ")", ")", "{", "MachineBasicBlock", "*", "NewSucc", "=", "splitEntry", "(", "LRegion", ")", ";"], "ground_truth": ["if", "(", "isFunctionEntryBlock", "(", "LRegion", "->", "getEntry", "(", ")", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "structurizeComplexRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43257, "Length": 450, "Cover_Rate": 0.5044843049327354} {"Template_token": ["", "LLVM_DEBUG", "(", "Regions", "->", "dump", "(", ")", ")", ";", "RegionMRT", "*", "RTree", "=", "MRT", "::", "buildMRT", "(", "MF", ",", "Regions", ",", "TII", ",", "MRI", ")", ";", "setRegionMRT", "(", "RTree", ")", ";", "initializeSelectRegisters", "(", "RTree", ",", "", ",", "MRI", ",", "TII", ")", ";", "LLVM_DEBUG", "(", "RTree", "->", "dump", "(", "TRI", ")", ")", ";", "bool", "result", "=", "structurizeRegions", "(", "RTree", ",", "true", ")", ";"], "ground_truth": ["delete", "RTree", ";"], "File": "AMDGPUMachineCFGStructurizer16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43258, "Length": 65, "Cover_Rate": 0.35911602209944754} {"Template_token": ["", "MachineRegion", "*", "Parent", "=", "Region", "->", "getParent", "(", ")", ";", "while", "(", "RegionMap", ".", "count", "(", "Parent", ")", "==", "", ")", "{", "RegionMRT", "*", "NewMRTParent", "=", "new", "RegionMRT", "(", "Parent", ")", ";", "NewMRTParent", "->", "addChild", "(", "NewMRTRegion", ")", ";", "NewMRTRegion", "->", "setParent", "(", "NewMRTParent", ")", ";", "RegionMap", "[", "Parent", "]", "=", "NewMRTParent", ";", "NewMRTRegion", "=", "NewMRTParent", ";", "Parent", "=", "Parent", "->", "getParent", "(", ")", ";", "}", "RegionMap", "[", "Parent", "]", "->", "addChild", "(", "NewMRTRegion", ")", ";", "NewMRTRegion", "->", "setParent", "(", "RegionMap", "[", "Parent", "]", ")", ";", "}", "RegionMap", "[", "Region", "]", "->", "addChild", "(", "NewMBB", ")", ";", "NewMBB", "->", "setParent", "(", "RegionMap", "[", "Region", "]", ")", ";", "RegionMap", "[", "Region", "]", "->", "setSucc", "(", "Region", "->", "getExit", "(", ")", ")", ";", "}", "return", "Result", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "buildMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43259, "Length": 126, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "auto", "CodeBBStartI", "=", "CodeBBStart", "->", "getIterator", "(", ")", ";", "auto", "CodeBBEndI", "=", "CodeBBEnd", "->", "getIterator", "(", ")", ";", "auto", "MergeIter", "=", "MergeBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MergeIter", ",", "IfBB", ")", ";", "MF", "->", "splice", "(", "MergeIter", ",", "CodeBBStartI", ",", "++", "CodeBBEndI", ")", ";", "IfBB", "->", "addSuccessor", "(", "MergeBB", ")", ";", "IfBB", "->", "addSuccessor", "(", "CodeBBStart", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "IfBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "if", "(", "!", "CodeBBEnd", "->", "isSuccessor", "(", "MergeBB", ")", ")", "CodeBBEnd", "->", "addSuccessor", "(", "MergeBB", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBBStart", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBBEnd", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "SinglePred", "=", "CodeBBStart", "->", "pred_size", "(", ")", "==", "", "?", "*", "(", "CodeBBStart", "->", "pred_begin", "(", ")", ")", ":", "nullptr", ";", "const", "DebugLoc", "&", "DL", "=", "SinglePred", "?", "SinglePred", "->", "findDebugLoc", "(", "SinglePred", "->", "getFirstTerminator", "(", ")", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "TII", "->", "insertEQ", "(", "IfBB", ",", "IfBB", "->", "begin", "(", ")", ",", "DL", ",", "IfReg", ",", "SelectBB", "->", "getNumber", "(", ")", ")", ";", "if", "(", "&", "(", "*", "(", "IfBB", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", ")", "==", "IfBB", ")", "{", "TII", "->", "materializeImmediate", "(", "*", "IfBB", ",", "IfBB", "->", "begin", "(", ")", ",", "DL", ",", "IfReg", ",", "CodeBBStart", "->", "getNumber", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "createIfBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43261, "Length": 238, "Cover_Rate": 0.5920398009950248} {"Template_token": ["", "}", "LRegion", "->", "setRegionMRT", "(", "Region", ")", ";", "Region", "->", "setLinearizedRegion", "(", "LRegion", ")", ";", "LRegion", "->", "setParent", "(", "Region", "->", "getParent", "(", ")", "?", "Region", "->", "getParent", "(", ")", "->", "getLinearizedRegion", "(", ")", ":", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "createLinearizedRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43262, "Length": 39, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "MRI", "->", "def_begin", "(", "Reg", ")", "==", "MRI", "->", "def_end", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "}", "else", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "DI", "=", "MRI", "->", "def_begin", "(", "Reg", ")", ",", "DE", "=", "MRI", "->", "def_end", "(", ")", ";", "DI", "!=", "DE", ";", "++", "DI", ")", "{"], "ground_truth": ["DEBUG", "(", "DI", "->", "getParent", "(", ")", "->", "dump", "(", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "getDefInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43263, "Length": 123, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "PI", "!=", "E", ";", "++", "PI", ")", "{", "if", "(", "(", "*", "PI", ")", "!=", "EndMBB", ")", "{", "Succs", ".", "insert", "(", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "(", "*", "PI", ",", "StartMBB", ")", ")", ";", "}", "}", "for", "(", "auto", "", ":", "Succs", ")", "{", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "Edge", "=", "", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Edge", ".", "first", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Edge", ".", "second", ")", "<<", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "removeExternalCFGEdges", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43264, "Length": 93, "Cover_Rate": 0.35094339622641507} {"Template_token": ["", "PI", "!=", "E", ";", "++", "PI", ")", "{", "if", "(", "(", "*", "PI", ")", "!=", "EndMBB", ")", "{", "Succs", ".", "insert", "(", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "(", "*", "PI", ",", "StartMBB", ")", ")", ";", "}", "}", "for", "(", "auto", "", ":", "Succs", ")", "{", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "Edge", "=", "", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Edge", ".", "first", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Edge", ".", "second", ")", "<<", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "removeExternalCFGEdges", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43265, "Length": 93, "Cover_Rate": 0.35094339622641507} {"Template_token": ["", "if", "(", "MRI", "->", "def_begin", "(", "Reg", ")", "==", "MRI", "->", "def_end", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "}", "else", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "}", "assert", "(", "MRI", "->", "hasOneDef", "(", "Reg", ")", "&&", "", ")", ";"], "ground_truth": ["MachineOperand", "*", "Def", "=", "&", "(", "*", "(", "MRI", "->", "def_begin", "(", "Reg", ")", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "removeFalseRegisterKills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43266, "Length": 103, "Cover_Rate": 0.3301282051282051} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "}", "if", "(", "MRI", "->", "def_begin", "(", "Reg", ")", "==", "MRI", "->", "def_end", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "}", "else", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "}", "assert", "(", "MRI", "->", "hasOneDef", "(", "Reg", ")", "&&", "", ")", ";", "MachineOperand", "*", "Def", "=", "&", "(", "*", "(", "MRI", "->", "def_begin", "(", "Reg", ")", ")", ")", ";", "MachineOperand", "*", "UseOperand", "=", "&", "(", "RI", ")", ";", "bool", "UseIsOutsideDefMBB", "=", "Def", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ";", "if", "(", "UseIsOutsideDefMBB", "&&", "UseOperand", "->", "isKill", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";"], "ground_truth": ["UseOperand", "->", "setIsKill", "(", "false", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "removeFalseRegisterKills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43267, "Length": 180, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "IsDead", "=", "false", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", "<<", "(", "IsDead", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "IsDead", ")", "{", "LRegion", "->", "removeLiveOut", "(", "Reg", ")", ";", "}", "WasLiveOut", "=", "true", ";", "}", "}", "if", "(", "WasLiveOut", ")", "LRegion", "->", "addLiveOut", "(", "CombinedSourceReg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "replaceLiveOutRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43268, "Length": 65, "Cover_Rate": 0.34574468085106386} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "PHI", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "getPHIDestReg", "(", "PHI", ")", ")", ";", "MIB", ".", "addReg", "(", "CombinedSourceReg", ")", ";", "MIB", ".", "addMBB", "(", "LastMerge", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "CombinedSourceReg", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "LastMerge", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{", "if", "(", "isPHIRegionIndex", "(", "PHIRegionIndices", ",", "i", ")", ")", "{", "continue", ";", "}", "unsigned", "SourceReg", "=", "getPHISourceReg", "(", "PHI", ",", "i", ")", ";", "MachineBasicBlock", "*", "SourcePred", "=", "getPHIPred", "(", "PHI", ",", "i", ")", ";", "MIB", ".", "addReg", "(", "SourceReg", ")", ";", "MIB", ".", "addMBB", "(", "SourcePred", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "SourceReg", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "SourcePred", ")", ")", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "replacePHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43269, "Length": 162, "Cover_Rate": 0.525974025974026} {"Template_token": ["", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "if", "(", "O", ".", "isDef", "(", ")", ")", "continue", ";", "bool", "IsInside", "=", "contains", "(", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "bool", "IsLoopPHI", "=", "IsInside", "&&", "(", "O", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", "&&", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "getEntry", "(", ")", ")", ";", "bool", "ShouldReplace", "=", "(", "IsInside", "&&", "ReplaceInside", ")", "||", "(", "!", "IsInside", "&&", "ReplaceOutside", ")", "||", "(", "IncludeLoopPHI", "&&", "IsLoopPHI", ")", ";", "if", "(", "ShouldReplace", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "NewRegister", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "O", ".", "setReg", "(", "NewRegister", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "replaceRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43270, "Length": 177, "Cover_Rate": 0.44923857868020306} {"Template_token": ["", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "O", ".", "setReg", "(", "NewRegister", ")", ";", "}", "}", "PHIInfo", ".", "deleteDef", "(", "Register", ")", ";"], "ground_truth": ["getRegionMRT", "(", ")", "->", "replaceLiveOutReg", "(", "Register", ",", "NewRegister", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "replaceRegisterWith", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43271, "Length": 65, "Cover_Rate": 0.37790697674418605} {"Template_token": ["", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "NewRegister", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "O", ".", "setReg", "(", "NewRegister", ")", ";", "}", "}"], "ground_truth": ["PHIInfo", ".", "deleteDef", "(", "Register", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "replaceRegisterWith", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43272, "Length": 107, "Cover_Rate": 0.622093023255814} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "PHIInfo", ".", "dump", "(", "MRI", ")", ")", ";", "for", "(", "auto", "DRI", "=", "PHIInfo", ".", "dests_begin", "(", ")", ",", "DE", "=", "PHIInfo", ".", "dests_end", "(", ")", ";", "DRI", "!=", "DE", ";", "++", "DRI", ")", "{", "unsigned", "DestReg", "=", "*", "DRI", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "DestReg", ",", "TRI", ")", "<<", "", ")", ";"], "ground_truth": ["auto", "SRI", "=", "PHIInfo", ".", "sources_begin", "(", "DestReg", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "resolvePHIInfos", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43273, "Length": 80, "Cover_Rate": 0.5298013245033113} {"Template_token": ["", "DEBUG", "(", "PHIInfo", ".", "dump", "(", "MRI", ")", ")", ";", "for", "(", "auto", "DRI", "=", "PHIInfo", ".", "dests_begin", "(", ")", ",", "DE", "=", "PHIInfo", ".", "dests_end", "(", ")", ";", "DRI", "!=", "DE", ";", "++", "DRI", ")", "{", "unsigned", "DestReg", "=", "*", "DRI", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "DestReg", ",", "TRI", ")", "<<", "", ")", ";", "auto", "SRI", "=", "PHIInfo", ".", "sources_begin", "(", "DestReg", ")", ";", "unsigned", "SourceReg", "=", "(", "*", "SRI", ")", ".", "first", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "DestReg", ",", "TRI", ")", "<<", "", "<<", "printReg", "(", "SourceReg", ",", "TRI", ")", "<<", "", ")", ";", "assert", "(", "PHIInfo", ".", "sources_end", "(", "DestReg", ")", "==", "++", "SRI", "&&", "", ")", ";", "replaceRegisterWith", "(", "DestReg", ",", "SourceReg", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "resolvePHIInfos", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43274, "Length": 132, "Cover_Rate": 0.8741721854304636} {"Template_token": ["", "if", "(", "!", "containsDef", "(", "CodeBB", ",", "InnerRegion", ",", "LI", ")", "||", "(", "!", "IsSingleBB", "&&", "(", "getDefInstr", "(", "LI", ")", "->", "getParent", "(", ")", "==", "LRegion", "->", "getExit", "(", ")", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "unsigned", "Reg", "=", "LI", ";", "if", "(", "Reg", "!=", "InnerRegion", "->", "getBBSelectRegOut", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "unsigned", "PHIDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "unsigned", "IfSourceReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ")", "<<", "", ")", ";", "TII", "->", "materializeImmediate", "(", "*", "IfBB", ",", "IfBB", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "IfSourceReg", ",", "", ")", ";", "InnerRegion", "->", "replaceRegisterOutsideRegion", "(", "Reg", ",", "PHIDestReg", ",", "true", ",", "MRI", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "rewriteLiveOutRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43275, "Length": 164, "Cover_Rate": 0.42487046632124353} {"Template_token": ["", "unsigned", "NumInputs", "=", "getPHINumInputs", "(", "PHI", ")", ";", "int", "SingleExternalEntryIndex", "=", "-", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{", "if", "(", "!", "isPHIRegionIndex", "(", "PHIIndices", ",", "i", ")", ")", "{", "if", "(", "SingleExternalEntryIndex", "==", "-", "", ")", "{", "SingleExternalEntryIndex", "=", "i", ";", "}", "else", "{", "SingleExternalEntryIndex", "=", "-", "", ";", "}", "}", "}", "if", "(", "SingleExternalEntryIndex", ">", "-", "", ")", "{", "*", "ReplaceReg", "=", "getPHISourceReg", "(", "PHI", ",", "SingleExternalEntryIndex", ")", ";", "Replaced", "=", "true", ";", "}", "else", "{", "MachineBasicBlock", "*", "MBB", "=", "PHI", ".", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "PHI", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "getPHIDestReg", "(", "PHI", ")", ")", ";", "if", "(", "SourceMBB", ")", "{", "MIB", ".", "addReg", "(", "CombinedSourceReg", ")", ";", "MIB", ".", "addMBB", "(", "SourceMBB", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "CombinedSourceReg", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "SourceMBB", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "shrinkPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43276, "Length": 171, "Cover_Rate": 0.48717948717948717} {"Template_token": ["", "MachineBasicBlock", "*", "MachineCFGStructurizer", "::", "splitEntry", "(", "LinearizedRegion", "*", "LRegion", ")", "{", "MachineBasicBlock", "*", "Entry", "=", "LRegion", "->", "getEntry", "(", ")", ";", "MachineBasicBlock", "*", "EntrySucc", "=", "split", "(", "Entry", "->", "getFirstNonPHI", "(", ")", ")", ";", "MachineBasicBlock", "*", "Exit", "=", "LRegion", "->", "getExit", "(", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Entry", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Entry", ")", "<<", "", "<<", "printMBBReference", "(", "*", "EntrySucc", ")", "<<", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "splitEntry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43277, "Length": 77, "Cover_Rate": 0.4425287356321839} {"Template_token": ["", "LRegion", "->", "addMBB", "(", "EntrySucc", ")", ";", "if", "(", "Exit", "->", "isSuccessor", "(", "Entry", ")", ")", "{", "Exit", "->", "removeSuccessor", "(", "Entry", ")", ";", "}", "Exit", "->", "addSuccessor", "(", "EntrySucc", ")", ";", "MachineInstr", "&", "Branch", "=", "*", "(", "Exit", "->", "instr_rbegin", "(", ")", ")", ";", "for", "(", "auto", "&", "UI", ":", "Branch", ".", "uses", "(", ")", ")", "{", "if", "(", "UI", ".", "isMBB", "(", ")", "&&", "UI", ".", "getMBB", "(", ")", "==", "Entry", ")", "{", "UI", ".", "setMBB", "(", "EntrySucc", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "splitEntry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43278, "Length": 84, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "unsigned", "RegionIndex", "=", "PHIRegionIndices", "[", "", "]", ";", "unsigned", "RegionSourceReg", "=", "getPHISourceReg", "(", "PHI", ",", "RegionIndex", ")", ";", "MachineBasicBlock", "*", "RegionSourceMBB", "=", "getPHIPred", "(", "PHI", ",", "RegionIndex", ")", ";", "unsigned", "PHIDest", "=", "getPHIDestReg", "(", "PHI", ")", ";", "unsigned", "PHISource", "=", "PHIDest", ";", "unsigned", "ReplaceReg", ";", "if", "(", "shrinkPHI", "(", "PHI", ",", "PHIRegionIndices", ",", "&", "ReplaceReg", ")", ")", "{", "PHISource", "=", "ReplaceReg", ";", "}", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "PHIDest", ")", ";", "unsigned", "NewDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "LRegion", "->", "replaceRegisterInsideRegion", "(", "PHIDest", ",", "NewDestReg", ",", "false", ",", "MRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "EntrySucc", ",", "EntrySucc", "->", "instr_begin", "(", ")", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "NewDestReg", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "NewDestReg", ",", "TRI", ")", "<<", "", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "PHISource", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "splitLoopPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43279, "Length": 155, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "MachineBasicBlock", "*", "RegionSourceMBB", "=", "getPHIPred", "(", "PHI", ",", "RegionIndex", ")", ";", "unsigned", "PHIDest", "=", "getPHIDestReg", "(", "PHI", ")", ";", "unsigned", "PHISource", "=", "PHIDest", ";", "unsigned", "ReplaceReg", ";", "if", "(", "shrinkPHI", "(", "PHI", ",", "PHIRegionIndices", ",", "&", "ReplaceReg", ")", ")", "{", "PHISource", "=", "ReplaceReg", ";", "}", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "PHIDest", ")", ";", "unsigned", "NewDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "LRegion", "->", "replaceRegisterInsideRegion", "(", "PHIDest", ",", "NewDestReg", ",", "false", ",", "MRI", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "EntrySucc", ",", "EntrySucc", "->", "instr_begin", "(", ")", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "NewDestReg", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "splitLoopPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43280, "Length": 112, "Cover_Rate": 0.4072727272727273} {"Template_token": ["", "if", "(", "PHIInfo", ".", "isSource", "(", "Reg", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "else", "{", "for", "(", "auto", "&", "UI", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "if", "(", "UI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "else", "{"], "ground_truth": ["MachineInstr", "*", "UseInstr", "=", "UI", ".", "getParent", "(", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "storeLiveOutReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43281, "Length": 109, "Cover_Rate": 0.44672131147540983} {"Template_token": ["", "if", "(", "!", "Region", "->", "contains", "(", "UI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "void", "*", ")", "Region", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "storeLiveOutRegRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43282, "Length": 54, "Cover_Rate": 0.4251968503937008} {"Template_token": ["", "RegionMRT", "*", "TopRegion", "=", "CurrentTopRegion", "==", "nullptr", "?", "Region", ":", "CurrentTopRegion", ";", "if", "(", "Exit", "==", "nullptr", ")", "return", ";", "auto", "Children", "=", "Region", "->", "getChildren", "(", ")", ";", "for", "(", "auto", "CI", ":", "*", "Children", ")", "{", "if", "(", "CI", "->", "isMBB", "(", ")", ")", "{", "auto", "MBB", "=", "CI", "->", "getMBBMRT", "(", ")", "->", "getMBB", "(", ")", ";", "storeMBBLiveOuts", "(", "MBB", ",", "MRI", ",", "TRI", ",", "PHIInfo", ",", "TopRegion", ")", ";", "}", "else", "{", "LinearizedRegion", "*", "SubRegion", "=", "CI", "->", "getRegionMRT", "(", ")", "->", "getLinearizedRegion", "(", ")", ";", "for", "(", "auto", "MBBI", ":", "SubRegion", "->", "MBBs", ")", "{", "storeMBBLiveOuts", "(", "MBBI", ",", "MRI", ",", "TRI", ",", "PHIInfo", ",", "TopRegion", ")", ";", "}", "}", "}", "if", "(", "CurrentTopRegion", "==", "nullptr", ")", "{", "auto", "Succ", "=", "Region", "->", "getSucc", "(", ")", ";", "for", "(", "auto", "&", "II", ":", "*", "Succ", ")", "{", "if", "(", "II", ".", "isPHI", "(", ")", ")", "{", "MachineInstr", "&", "PHI", "=", "II", ";", "int", "numPreds", "=", "getPHINumInputs", "(", "PHI", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "numPreds", ";", "++", "i", ")", "{", "if", "(", "Region", "->", "contains", "(", "getPHIPred", "(", "PHI", ",", "i", ")", ")", ")", "{", "unsigned", "PHIReg", "=", "getPHISourceReg", "(", "PHI", ",", "i", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "void", "*", ")", "Region", "<<", "", "<<", "printReg", "(", "PHIReg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "PHIReg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "storeLiveOuts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43283, "Length": 239, "Cover_Rate": 0.8535714285714285} {"Template_token": ["", "TII", "->", "convertNonUniformIfRegion", "(", "CurrentMerge", ",", "IfEnd", ")", ";", "}", "DEBUG", "(", "PHIInfo", ".", "dump", "(", "MRI", ")", ")", ";", "}", "}", "LRegion", "->", "removeFalseRegisterKills", "(", "MRI", ")", ";", "if", "(", "LRegion", "->", "getHasLoop", "(", ")", ")", "{", "MachineBasicBlock", "*", "NewSucc", "=", "splitEntry", "(", "LRegion", ")", ";", "if", "(", "isFunctionEntryBlock", "(", "LRegion", "->", "getEntry", "(", ")", ")", ")", "{", "resolvePHIInfos", "(", "LRegion", "->", "getEntry", "(", ")", ")", ";", "}", "const", "DebugLoc", "&", "DL", "=", "NewSucc", "->", "findDebugLoc", "(", "NewSucc", "->", "getFirstNonPHI", "(", ")", ")", ";", "unsigned", "InReg", "=", "LRegion", "->", "getBBSelectRegIn", "(", ")", ";", "unsigned", "InnerSelectReg", "=", "MRI", "->", "createVirtualRegister", "(", "MRI", "->", "getRegClass", "(", "InReg", ")", ")", ";", "unsigned", "NewInReg", "=", "MRI", "->", "createVirtualRegister", "(", "MRI", "->", "getRegClass", "(", "InReg", ")", ")", ";", "TII", "->", "materializeImmediate", "(", "*", "(", "LRegion", "->", "getEntry", "(", ")", ")", ",", "LRegion", "->", "getEntry", "(", ")", "->", "getFirstTerminator", "(", ")", ",", "DL", ",", "NewInReg", ",", "Region", "->", "getEntry", "(", ")", "->", "getNumber", "(", ")", ")", ";", "LRegion", "->", "replaceRegisterInsideRegion", "(", "InReg", ",", "InnerSelectReg", ",", "false", ",", "MRI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "insertMergePHI", "(", "LRegion", "->", "getEntry", "(", ")", ",", "LRegion", "->", "getExit", "(", ")", ",", "NewSucc", ",", "InnerSelectReg", ",", "NewInReg", ",", "LRegion", "->", "getRegionMRT", "(", ")", "->", "getInnerOutputRegister", "(", ")", ")", ";", "splitExit", "(", "LRegion", ")", ";", "TII", "->", "convertNonUniformLoopRegion", "(", "NewSucc", ",", "LastMerge", ")", ";", "}", "if", "(", "Region", "->", "isRoot", "(", ")", ")", "{", "TII", "->", "insertReturn", "(", "*", "LastMerge", ")", ";", "}", "DEBUG", "(", "Region", "->", "getEntry", "(", ")", "->", "getParent", "(", ")", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "LRegion", "->", "print", "(", "dbgs", "(", ")", ",", "TRI", ")", ")", ";", "DEBUG", "(", "PHIInfo", ".", "dump", "(", "MRI", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["Region", "->", "setLinearizedRegion", "(", "LRegion", ")", ";"], "File": "AMDGPUMachineCFGStructurizer17", "Func": "structurizeComplexRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43284, "Length": 305, "Cover_Rate": 0.3419282511210762} {"Template_token": ["", "}", "else", "{", "RegionMRT", "*", "Region", "=", "Tree", "->", "getRegionMRT", "(", ")", ";", "for", "(", "MRT", "*", "C", ":", "llvm", "::", "reverse", "(", "*", "Region", "->", "getChildren", "(", ")", ")", ")", "if", "(", "containsNewBackedge", "(", "C", ",", "MBBs", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "containsNewBackedge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43285, "Length": 47, "Cover_Rate": 0.39166666666666666} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBBStart", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBBEnd", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "SinglePred", "=", "CodeBBStart", "->", "pred_size", "(", ")", "==", "", "?", "*", "(", "CodeBBStart", "->", "pred_begin", "(", ")", ")", ":", "nullptr", ";", "const", "DebugLoc", "&", "DL", "=", "SinglePred", "?", "SinglePred", "->", "findDebugLoc", "(", "SinglePred", "->", "getFirstTerminator", "(", ")", ")", ":", "DebugLoc", "(", ")", ";", "Register", "Reg", "=", "TII", "->", "insertEQ", "(", "IfBB", ",", "IfBB", "->", "begin", "(", ")", ",", "DL", ",", "IfReg", ",", "SelectBB", "->", "getNumber", "(", ")", ")", ";", "if", "(", "&", "(", "*", "(", "IfBB", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", ")", "==", "IfBB", ")", "{", "TII", "->", "materializeImmediate", "(", "*", "IfBB", ",", "IfBB", "->", "begin", "(", ")", ",", "DL", ",", "IfReg", ",", "CodeBBStart", "->", "getNumber", "(", ")", ")", ";", "}", "MachineOperand", "RegOp", "=", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "false", ",", "true", ")", ";", "ArrayRef", "<", "MachineOperand", ">", "Cond", "(", "RegOp", ")", ";"], "ground_truth": ["TII", "->", "insertBranch", "(", "*", "IfBB", ",", "MergeBB", ",", "CodeBBStart", ",", "Cond", ",", "DL", ")", ";"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "createIfBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43286, "Length": 183, "Cover_Rate": 0.4945945945945946} {"Template_token": ["", "if", "(", "!", "Cond", "[", "", "]", ".", "isReg", "(", ")", ")", "return", ";"], "ground_truth": ["Register", "CondReg", "=", "Cond", "[", "", "]", ".", "getReg", "(", ")", ";"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "ensureCondIsNotKilled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43287, "Length": 26, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "if", "(", "!", "Cond", "[", "", "]", ".", "isReg", "(", ")", ")", "return", ";", "Register", "CondReg", "=", "Cond", "[", "", "]", ".", "getReg", "(", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "MRI", "->", "use_operands", "(", "CondReg", ")", ")", "MO", ".", "setIsKill", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "ensureCondIsNotKilled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43288, "Length": 47, "Cover_Rate": 0.6438356164383562} {"Template_token": ["", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "Successors", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "Exit", "->", "successors", "(", ")", ")", "{", "if", "(", "LRegion", "->", "contains", "(", "Succ", ")", ")", "{", "assert", "(", "InternalSucc", "==", "nullptr", ")", ";", "InternalSucc", "=", "Succ", ";", "}", "else", "{", "assert", "(", "ExternalSucc", "==", "nullptr", ")", ";", "ExternalSucc", "=", "Succ", ";", "}", "}", "for", "(", "auto", "&", "TI", ":", "Exit", "->", "terminators", "(", ")", ")", "{", "for", "(", "auto", "&", "UI", ":", "TI", ".", "uses", "(", ")", ")", "{", "if", "(", "UI", ".", "isMBB", "(", ")", ")", "{", "auto", "Target", "=", "UI", ".", "getMBB", "(", ")", ";"], "ground_truth": ["if", "(", "Target", "!=", "InternalSucc", "&&", "Target", "!=", "ExternalSucc", ")", "{"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "fixRegionTerminator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43289, "Length": 114, "Cover_Rate": 0.6867469879518072} {"Template_token": ["", "ExternalSucc", "=", "Succ", ";", "}", "}", "for", "(", "auto", "&", "TI", ":", "Exit", "->", "terminators", "(", ")", ")", "{", "for", "(", "auto", "&", "UI", ":", "TI", ".", "uses", "(", ")", ")", "{", "if", "(", "UI", ".", "isMBB", "(", ")", ")", "{", "auto", "Target", "=", "UI", ".", "getMBB", "(", ")", ";", "if", "(", "Target", "!=", "InternalSucc", "&&", "Target", "!=", "ExternalSucc", ")", "{", "UI", ".", "setMBB", "(", "ExternalSucc", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "fixRegionTerminator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43290, "Length": 70, "Cover_Rate": 0.42168674698795183} {"Template_token": ["", "MRT", "->", "setBBSelectRegIn", "(", "InnerSelectOut", ")", ";", "return", "InnerSelectOut", ";", "}", "else", "{", "MRT", "->", "setBBSelectRegOut", "(", "SelectOut", ")", ";", "unsigned", "NewSelectIn", "=", "createBBSelectReg", "(", "TII", ",", "MRI", ")", ";", "MRT", "->", "setBBSelectRegIn", "(", "NewSelectIn", ")", ";", "return", "NewSelectIn", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "initializeSelectRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43291, "Length": 41, "Cover_Rate": 0.3082706766917293} {"Template_token": ["", "static", "bool", "mbbHasBackEdge", "(", "MachineBasicBlock", "*", "MBB", ",", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "&", "MBBs", ")", "{", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "MBB", "->", "successors", "(", ")", ")", "if", "(", "MBBs", ".", "contains", "(", "Succ", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "mbbHasBackEdge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43292, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "MBB", "->", "successors", "(", ")", ")", "if", "(", "MBBs", ".", "contains", "(", "Succ", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "mbbHasBackEdge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43293, "Length": 27, "Cover_Rate": 0.574468085106383} {"Template_token": ["", "}", "else", "if", "(", "(", "Current", "->", "succ_size", "(", ")", "==", "", ")", "&&", "*", "(", "Current", "->", "succ_begin", "(", ")", ")", "==", "Succ", ")", "{", "FoundIf", "=", "true", ";", "}", "}", "return", "FoundIf", "&&", "FoundBypass", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "regionIsSimpleIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43294, "Length": 38, "Cover_Rate": 0.3247863247863248} {"Template_token": ["", "for", "(", "MachineBasicBlock", "*", "Pred", ":", "StartMBB", "->", "predecessors", "(", ")", ")", "if", "(", "Pred", "!=", "EndMBB", ")", "Succs", ".", "insert", "(", "std", "::", "make_pair", "(", "Pred", ",", "StartMBB", ")", ")", ";", "for", "(", "auto", "", ":", "Succs", ")", "{", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "Edge", "=", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Edge", ".", "first", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Edge", ".", "second", ")", "<<", "", ")", ";"], "ground_truth": ["Edge", ".", "first", "->", "removeSuccessor", "(", "Edge", ".", "second", ")", ";"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "removeExternalCFGEdges", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43295, "Length": 94, "Cover_Rate": 0.44549763033175355} {"Template_token": ["", "bool", "IsDead", "=", "true", ";", "MachineBasicBlock", "*", "DefMBB", "=", "getDefInstr", "(", "Reg", ")", "->", "getParent", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "if", "(", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "DefMBB", ")", "IsDead", "=", "false", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", "<<", "(", "IsDead", "?", "", ":", "", ")", "<<", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "replaceLiveOutRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43296, "Length": 78, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "}", "}", "}", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "MBB", "->", "successors", "(", ")", ")", "{", "for", "(", "auto", "&", "II", ":", "*", "Succ", ")", "{", "if", "(", "II", ".", "isPHI", "(", ")", ")", "{", "MachineInstr", "&", "PHI", "=", "II", ";", "int", "numPreds", "=", "getPHINumInputs", "(", "PHI", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "numPreds", ";", "++", "i", ")", "{", "if", "(", "getPHIPred", "(", "PHI", ",", "i", ")", "==", "MBB", ")", "{", "unsigned", "PHIReg", "=", "getPHISourceReg", "(", "PHI", ",", "i", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Succ", ")", "<<", "", "<<", "printReg", "(", "PHIReg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "PHIReg", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer18", "Func": "storeLiveOuts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43297, "Length": 127, "Cover_Rate": 0.4652014652014652} {"Template_token": ["", "for", "(", "auto", "MBB", ":", "InnerRegion", "->", "MBBs", ")", "{"], "ground_truth": ["addMBB", "(", "MBB", ")", ";"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "addMBBs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43298, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "bool", "LinearizedRegion", "::", "contains", "(", "MachineBasicBlock", "*", "MBB", ")", "{"], "ground_truth": ["return", "MBBs", ".", "contains", "(", "MBB", ")", ";"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "contains", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43299, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "bool", "LinearizedRegion", "::", "contains", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "return", "MBBs", ".", "contains", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "contains", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43300, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "NumSources", "++", ";", "}", "if", "(", "NumSources", "==", "", ")", "{", "auto", "SRI", "=", "PHIInfo", ".", "sources_begin", "(", "DestReg", ")", ";", "unsigned", "SourceReg", "=", "(", "*", "SRI", ")", ".", "first", ";", "replaceRegisterWith", "(", "DestReg", ",", "SourceReg", ")", ";", "}", "else", "{", "const", "DebugLoc", "&", "DL", "=", "Entry", "->", "findDebugLoc", "(", "Entry", "->", "begin", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Entry", ",", "Entry", "->", "instr_begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "DestReg", ",", "TRI", ")", "<<", "", ")", ";", "unsigned", "CurrentBackedgeReg", "=", "", ";", "for", "(", "auto", "SRI", "=", "PHIInfo", ".", "sources_begin", "(", "DestReg", ")", ";", "SRI", "!=", "SE", ";", "++", "SRI", ")", "{", "unsigned", "SourceReg", "=", "(", "*", "SRI", ")", ".", "first", ";", "if", "(", "CurrentRegion", "->", "contains", "(", "(", "*", "SRI", ")", ".", "second", ")", ")", "{", "if", "(", "CurrentBackedgeReg", "==", "", ")", "{", "CurrentBackedgeReg", "=", "SourceReg", ";", "}", "else", "{", "MachineInstr", "*", "PHIDefInstr", "=", "getDefInstr", "(", "SourceReg", ")", ";", "MachineBasicBlock", "*", "PHIDefMBB", "=", "PHIDefInstr", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "CurrentBackedgeReg", ")", ";", "Register", "NewBackedgeReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "MachineInstrBuilder", "BackedgePHI", "=", "BuildMI", "(", "*", "PHIDefMBB", ",", "PHIDefMBB", "->", "instr_begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "NewBackedgeReg", ")", ";", "BackedgePHI", ".", "addReg", "(", "CurrentBackedgeReg", ")", ";", "BackedgePHI", ".", "addMBB", "(", "getPHIPred", "(", "*", "PHIDefInstr", ",", "", ")", ")", ";", "BackedgePHI", ".", "addReg", "(", "getPHISourceReg", "(", "*", "PHIDefInstr", ",", "", ")", ")", ";", "BackedgePHI", ".", "addMBB", "(", "(", "*", "SRI", ")", ".", "second", ")", ";", "CurrentBackedgeReg", "=", "NewBackedgeReg", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "NewBackedgeReg", ",", "TRI", ")", "<<", "", "<<", "printReg", "(", "CurrentBackedgeReg", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "getPHIPred", "(", "*", "PHIDefInstr", ",", "", ")", ")", "<<", "", "<<", "printReg", "(", "getPHISourceReg", "(", "*", "PHIDefInstr", ",", "", ")", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "(", "*", "SRI", ")", ".", "second", ")", ")", ";", "}", "}", "else", "{", "MIB", ".", "addReg", "(", "SourceReg", ")", ";"], "ground_truth": ["MIB", ".", "addMBB", "(", "(", "*", "SRI", ")", ".", "second", ")", ";"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "createEntryPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43301, "Length": 375, "Cover_Rate": 0.6602112676056338} {"Template_token": ["", "MF", "->", "splice", "(", "MergeIter", ",", "CodeBBStartI", ",", "++", "CodeBBEndI", ")", ";", "IfBB", "->", "addSuccessor", "(", "MergeBB", ")", ";", "IfBB", "->", "addSuccessor", "(", "CodeBBStart", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "IfBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "if", "(", "!", "CodeBBEnd", "->", "isSuccessor", "(", "MergeBB", ")", ")", "CodeBBEnd", "->", "addSuccessor", "(", "MergeBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBBStart", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBBEnd", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "SinglePred", "=", "CodeBBStart", "->", "pred_size", "(", ")", "==", "", "?", "*", "(", "CodeBBStart", "->", "pred_begin", "(", ")", ")", ":", "nullptr", ";", "const", "DebugLoc", "&", "DL", "=", "SinglePred", "?", "SinglePred", "->", "findDebugLoc", "(", "SinglePred", "->", "getFirstTerminator", "(", ")", ")", ":", "DebugLoc", "(", ")", ";", "Register", "Reg", "=", "TII", "->", "insertEQ", "(", "IfBB", ",", "IfBB", "->", "begin", "(", ")", ",", "DL", ",", "IfReg", ",", "SelectBB", "->", "getNumber", "(", ")", ")", ";", "if", "(", "&", "(", "*", "(", "IfBB", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", ")", "==", "IfBB", ")", "{", "TII", "->", "materializeImmediate", "(", "*", "IfBB", ",", "IfBB", "->", "begin", "(", ")", ",", "DL", ",", "IfReg", ",", "CodeBBStart", "->", "getNumber", "(", ")", ")", ";", "}"], "ground_truth": ["MachineOperand", "RegOp", "=", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "false", ",", "true", ")", ";"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "createIfBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43302, "Length": 218, "Cover_Rate": 0.5422885572139303} {"Template_token": ["", "Pred", "->", "addSuccessor", "(", "IfBB", ")", ";", "}", "}", "}", "removeExternalCFGEdges", "(", "CodeBBStart", ",", "CodeBBEnd", ")", ";", "auto", "CodeBBStartI", "=", "CodeBBStart", "->", "getIterator", "(", ")", ";", "auto", "CodeBBEndI", "=", "CodeBBEnd", "->", "getIterator", "(", ")", ";", "auto", "MergeIter", "=", "MergeBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MergeIter", ",", "IfBB", ")", ";", "MF", "->", "splice", "(", "MergeIter", ",", "CodeBBStartI", ",", "++", "CodeBBEndI", ")", ";", "IfBB", "->", "addSuccessor", "(", "MergeBB", ")", ";", "IfBB", "->", "addSuccessor", "(", "CodeBBStart", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "IfBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "if", "(", "!", "CodeBBEnd", "->", "isSuccessor", "(", "MergeBB", ")", ")", "CodeBBEnd", "->", "addSuccessor", "(", "MergeBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBBStart", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBBEnd", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "SinglePred", "=", "CodeBBStart", "->", "pred_size", "(", ")", "==", "", "?", "*", "(", "CodeBBStart", "->", "pred_begin", "(", ")", ")", ":", "nullptr", ";", "const", "DebugLoc", "&", "DL", "=", "SinglePred", "?", "SinglePred", "->", "findDebugLoc", "(", "SinglePred", "->", "getFirstTerminator", "(", ")", ")", ":", "DebugLoc", "(", ")", ";", "Register", "Reg", "=", "TII", "->", "insertEQ", "(", "IfBB", ",", "IfBB", "->", "begin", "(", ")", ",", "DL", ",", "IfReg", ",", "SelectBB", "->", "getNumber", "(", ")", ")", ";", "if", "(", "&", "(", "*", "(", "IfBB", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", ")", "==", "IfBB", ")", "{", "TII", "->", "materializeImmediate", "(", "*", "IfBB", ",", "IfBB", "->", "begin", "(", ")", ",", "DL", ",", "IfReg", ",", "CodeBBStart", "->", "getNumber", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "createIfBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43303, "Length": 255, "Cover_Rate": 0.6343283582089553} {"Template_token": ["", "void", "MachineCFGStructurizer", "::", "ensureCondIsNotKilled", "(", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ")", "{", "if", "(", "Cond", ".", "size", "(", ")", "!=", "", ")", "return", ";", "if", "(", "!", "Cond", "[", "", "]", ".", "isReg", "(", ")", ")", "return", ";", "Register", "CondReg", "=", "Cond", "[", "", "]", ".", "getReg", "(", ")", ";", "for", "(", "auto", "UI", "=", "MRI", "->", "use_begin", "(", "CondReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "UI", "!=", "E", ";", "++", "UI", ")", "{"], "ground_truth": ["(", "*", "UI", ")", ".", "setIsKill", "(", "false", ")", ";"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "ensureCondIsNotKilled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43304, "Length": 90, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "for", "(", "auto", "UI", "=", "MRI", "->", "use_begin", "(", "CondReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "UI", "!=", "E", ";", "++", "UI", ")", "{", "(", "*", "UI", ")", ".", "setIsKill", "(", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "ensureCondIsNotKilled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43305, "Length": 40, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "return", "LiveOuts", ".", "contains", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "isLiveOut", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43306, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "LinearizedRegion", "::", "isLiveOut", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["return", "LiveOuts", ".", "contains", "(", "Reg", ")", ";"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "isLiveOut", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43307, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "}", "OS", "<<", "MBB", "->", "getNumber", "(", ")", ";", "}", "OS", "<<", "", "<<", "Entry", "->", "getNumber", "(", ")", "<<", "", "<<", "(", "Exit", "==", "nullptr", "?", "-", "", ":", "Exit", "->", "getNumber", "(", ")", ")", "<<", "", "<<", "printReg", "(", "getBBSelectRegIn", "(", ")", ",", "TRI", ")", "<<", "", "<<", "printReg", "(", "getBBSelectRegOut", "(", ")", ",", "TRI", ")", "<<", "", ";", "for", "(", "auto", "&", "LI", ":", "LiveOuts", ")", "{", "OS", "<<", "printReg", "(", "LI", ",", "TRI", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43308, "Length": 82, "Cover_Rate": 0.6074074074074074} {"Template_token": ["", "}", "if", "(", "MRI", "->", "def_begin", "(", "Reg", ")", "==", "MRI", "->", "def_end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "}", "else", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "}", "assert", "(", "MRI", "->", "hasOneDef", "(", "Reg", ")", "&&", "", ")", ";", "MachineOperand", "*", "Def", "=", "&", "(", "*", "(", "MRI", "->", "def_begin", "(", "Reg", ")", ")", ")", ";"], "ground_truth": ["MachineOperand", "*", "UseOperand", "=", "&", "(", "RI", ")", ";"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "removeFalseRegisterKills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43309, "Length": 113, "Cover_Rate": 0.3575949367088608} {"Template_token": ["", "}", "else", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "}", "assert", "(", "MRI", "->", "hasOneDef", "(", "Reg", ")", "&&", "", ")", ";", "MachineOperand", "*", "Def", "=", "&", "(", "*", "(", "MRI", "->", "def_begin", "(", "Reg", ")", ")", ")", ";", "MachineOperand", "*", "UseOperand", "=", "&", "(", "RI", ")", ";", "bool", "UseIsOutsideDefMBB", "=", "Def", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ";"], "ground_truth": ["if", "(", "UseIsOutsideDefMBB", "&&", "UseOperand", "->", "isKill", "(", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "removeFalseRegisterKills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43310, "Length": 100, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "=", "Current", "->", "getParent", "(", ")", ";", "}", "}", "for", "(", "MachineRegisterInfo", "::", "reg_iterator", "I", "=", "MRI", "->", "reg_begin", "(", "Register", ")", ",", "E", "=", "MRI", "->", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "if", "(", "O", ".", "isDef", "(", ")", ")", "continue", ";", "bool", "IsInside", "=", "contains", "(", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "bool", "IsLoopPHI", "=", "IsInside", "&&", "(", "O", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", "&&", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "getEntry", "(", ")", ")", ";", "bool", "ShouldReplace", "=", "(", "IsInside", "&&", "ReplaceInside", ")", "||", "(", "!", "IsInside", "&&", "ReplaceOutside", ")", "||", "(", "IncludeLoopPHI", "&&", "IsLoopPHI", ")", ";", "if", "(", "ShouldReplace", ")", "{", "if", "(", "NewRegister", ".", "isPhysical", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "O", ".", "setReg", "(", "NewRegister", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "replaceRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43311, "Length": 278, "Cover_Rate": 0.7055837563451777} {"Template_token": ["", "TII", "->", "materializeImmediate", "(", "*", "CodeBB", ",", "CodeBB", "->", "getFirstTerminator", "(", ")", ",", "DL", ",", "BBSelectReg", ",", "TrueBB", "->", "getNumber", "(", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "BBSelectReg", ")", ";", "Register", "TrueBBReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "Register", "FalseBBReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "TII", "->", "materializeImmediate", "(", "*", "CodeBB", ",", "CodeBB", "->", "getFirstTerminator", "(", ")", ",", "DL", ",", "TrueBBReg", ",", "TrueBB", "->", "getNumber", "(", ")", ")", ";"], "ground_truth": ["TII", "->", "materializeImmediate", "(", "*", "CodeBB", ",", "CodeBB", "->", "getFirstTerminator", "(", ")", ",", "DL", ",", "FalseBBReg", ",", "FalseBB", "->", "getNumber", "(", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "rewriteCodeBBTerminator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43312, "Length": 107, "Cover_Rate": 0.3128654970760234} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "Register", "PHIDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "Register", "IfSourceReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ")", "<<", "", ")", ";", "TII", "->", "materializeImmediate", "(", "*", "IfBB", ",", "IfBB", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "IfSourceReg", ",", "", ")", ";", "InnerRegion", "->", "replaceRegisterOutsideRegion", "(", "Reg", ",", "PHIDestReg", ",", "true", ",", "MRI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "insertMergePHI", "(", "IfBB", ",", "InnerRegion", "->", "getExit", "(", ")", ",", "MergeBB", ",", "PHIDestReg", ",", "IfSourceReg", ",", "Reg", ",", "true", ")", ";", "}", "}", "SmallVector", "<", "unsigned", ",", "", ">", "Sources", ";", "if", "(", "PHIInfo", ".", "findSourcesFromMBB", "(", "CodeBB", ",", "Sources", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBB", ")", "<<", "", ")", ";", "for", "(", "auto", "", ":", "Sources", ")", "{"], "ground_truth": ["unsigned", "DestReg", ";"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "rewriteLiveOutRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43313, "Length": 163, "Cover_Rate": 0.422279792746114} {"Template_token": ["", "MachineBasicBlock", "*", "RegionSourceMBB", "=", "getPHIPred", "(", "PHI", ",", "RegionIndex", ")", ";", "unsigned", "PHIDest", "=", "getPHIDestReg", "(", "PHI", ")", ";", "unsigned", "PHISource", "=", "PHIDest", ";", "unsigned", "ReplaceReg", ";", "if", "(", "shrinkPHI", "(", "PHI", ",", "PHIRegionIndices", ",", "&", "ReplaceReg", ")", ")", "{", "PHISource", "=", "ReplaceReg", ";", "}", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "PHIDest", ")", ";", "Register", "NewDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "LRegion", "->", "replaceRegisterInsideRegion", "(", "PHIDest", ",", "NewDestReg", ",", "false", ",", "MRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "EntrySucc", ",", "EntrySucc", "->", "instr_begin", "(", ")", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "NewDestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "NewDestReg", ",", "TRI", ")", "<<", "", ")", ";", "MIB", ".", "addReg", "(", "PHISource", ")", ";", "MIB", ".", "addMBB", "(", "Entry", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "PHISource", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Entry", ")", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "RegionSourceReg", ")", ";"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "splitLoopPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43314, "Length": 173, "Cover_Rate": 0.6290909090909091} {"Template_token": ["", "void", "LinearizedRegion", "::", "storeLiveOutReg", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "Reg", ",", "MachineInstr", "*", "DefInstr", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "PHILinearize", "&", "PHIInfo", ")", "{", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "if", "(", "PHIInfo", ".", "isSource", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "else", "{", "for", "(", "auto", "&", "UI", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "if", "(", "UI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "else", "{", "MachineInstr", "*", "UseInstr", "=", "UI", ".", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "UseInstr", "->", "getIterator", "(", ")", ",", "MIE", "=", "UseInstr", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "MII", "!=", "MIE", ";", "++", "MII", ")", "{", "if", "(", "(", "&", "(", "*", "MII", ")", ")", "==", "DefInstr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "storeLiveOutReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43315, "Length": 241, "Cover_Rate": 0.9917695473251029} {"Template_token": ["", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "if", "(", "PHIInfo", ".", "isSource", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "else", "{"], "ground_truth": ["for", "(", "auto", "&", "UI", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "storeLiveOutReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43316, "Length": 77, "Cover_Rate": 0.3168724279835391} {"Template_token": ["", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "for", "(", "auto", "&", "UI", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "if", "(", "!", "Region", "->", "contains", "(", "UI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "void", "*", ")", "Region", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "storeLiveOutRegRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43317, "Length": 95, "Cover_Rate": 0.753968253968254} {"Template_token": ["", "unsigned", "MachineCFGStructurizer", "::", "storePHILinearizationInfo", "(", "MachineInstr", "&", "PHI", ",", "SmallVector", "<", "unsigned", ",", "", ">", "*", "RegionIndices", ")", "{", "unsigned", "DestReg", "=", "getPHIDestReg", "(", "PHI", ")", ";"], "ground_truth": ["Register", "LinearizeDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "MRI", "->", "getRegClass", "(", "DestReg", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "storePHILinearizationInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43318, "Length": 42, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "PHIInfo", ".", "addDest", "(", "LinearizeDestReg", ",", "PHI", ".", "getDebugLoc", "(", ")", ")", ";", "storePHILinearizationInfoDest", "(", "LinearizeDestReg", ",", "PHI", ",", "RegionIndices", ")", ";"], "ground_truth": ["return", "LinearizeDestReg", ";"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "storePHILinearizationInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43319, "Length": 25, "Cover_Rate": 0.36764705882352944} {"Template_token": ["", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "getBBSelectRegOut", "(", ")", ",", "TRI", ")", "<<", "", ";", "dumpDepth", "(", "depth", ")", ";"], "ground_truth": ["if", "(", "getSucc", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "getSucc", "(", ")", "->", "getNumber", "(", ")", "<<", "", ";"], "File": "AMDGPUMachineCFGStructurizer3", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43321, "Length": 44, "Cover_Rate": 0.3697478991596639} {"Template_token": ["", "virtual", "MBBMRT", "*", "getMBBMRT", "(", ")", "{", "return", "this", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer3", "Func": "getMBBMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43322, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "MBBMRT", "*", "getMBBMRT", "(", ")", "{"], "ground_truth": ["return", "this", ";"], "File": "AMDGPUMachineCFGStructurizer3", "Func": "getMBBMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43323, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "this", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer3", "Func": "getRegionMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43324, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "this", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer3", "Func": "getRegionMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43325, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "RegionMRT", "(", "MachineRegion", "*", "MachineRegion", ")", ":", "Region", "(", "MachineRegion", ")", ",", "LRegion", "(", "nullptr", ")", ",", "Succ", "(", "nullptr", ")", "{", "setParent", "(", "nullptr", ")", ";", "setBBSelectRegOut", "(", "", ")", ";", "setBBSelectRegIn", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer3", "Func": "RegionMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43326, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "LinearizedRegion", "::", "~", "LinearizedRegion", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer3", "Func": "~LinearizedRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43327, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "LinearizedRegion", "::", "~", "LinearizedRegion", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer3", "Func": "~LinearizedRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43328, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "~", "MRT", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer3", "Func": "~MRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43329, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "~", "MRT", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer3", "Func": "~MRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43330, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "}", "for", "(", "auto", "CI", ":", "Children", ")", "{", "delete", "&", "(", "*", "CI", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer3", "Func": "~RegionMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43331, "Length": 18, "Cover_Rate": 0.5625} {"Template_token": ["", "void", "addChild", "(", "MRT", "*", "Tree", ")", "{", "Children", ".", "insert", "(", "Tree", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "addChild", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43333, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "NewElement", "->", "DestReg", "=", "DestReg", ";", "NewElement", "->", "DL", "=", "DL", ";", "NewElement", "->", "Sources", "=", "EmptySet", ";", "PHIInfo", ".", "insert", "(", "NewElement", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "addDest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43334, "Length": 26, "Cover_Rate": 0.40625} {"Template_token": ["", "NewElement", "->", "DL", "=", "DL", ";", "NewElement", "->", "Sources", "=", "EmptySet", ";", "PHIInfo", ".", "insert", "(", "NewElement", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "addDest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43335, "Length": 20, "Cover_Rate": 0.3125} {"Template_token": ["", "LiveOuts", ".", "insert", "(", "VReg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "addLiveOut", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43336, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "LiveOuts", ".", "insert", "(", "VReg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "addLiveOut", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43337, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "void", "LinearizedRegion", "::", "addMBBs", "(", "LinearizedRegion", "*", "InnerRegion", ")", "{", "for", "(", "const", "auto", "&", "MBB", ":", "InnerRegion", "->", "MBBs", ")", "{", "addMBB", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "addMBBs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43340, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "void", "LinearizedRegion", "::", "addMBBs", "(", "LinearizedRegion", "*", "InnerRegion", ")", "{", "for", "(", "const", "auto", "&", "MBB", ":", "InnerRegion", "->", "MBBs", ")", "{"], "ground_truth": ["addMBB", "(", "MBB", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "addMBBs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43341, "Length": 27, "Cover_Rate": 0.9310344827586207} {"Template_token": ["", "phiInfoElementAddSource", "(", "findPHIInfoElement", "(", "DestReg", ")", ",", "SourceReg", ",", "SourceMBB", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "addSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43343, "Length": 13, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "initializeMachineCFGStructurizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "AMDGPUMachineCFGStructurizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43345, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "for", "(", "auto", "MBBI", ":", "post_order", "(", "&", "(", "MF", ".", "front", "(", ")", ")", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "(", "*", "MBBI", ")", ";", "if", "(", "MBB", "==", "Exit", ")", "{", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", ")", ";", "MBBMRT", "*", "NewMBB", "=", "new", "MBBMRT", "(", "MBB", ")", ";", "MachineRegion", "*", "Region", "=", "RegionInfo", "->", "getRegionFor", "(", "MBB", ")", ";", "if", "(", "RegionMap", ".", "count", "(", "Region", ")", "==", "", ")", "{", "RegionMRT", "*", "NewMRTRegion", "=", "new", "RegionMRT", "(", "Region", ")", ";", "RegionMap", "[", "Region", "]", "=", "NewMRTRegion", ";", "MachineRegion", "*", "Parent", "=", "Region", "->", "getParent", "(", ")", ";", "while", "(", "RegionMap", ".", "count", "(", "Parent", ")", "==", "", ")", "{", "RegionMRT", "*", "NewMRTParent", "=", "new", "RegionMRT", "(", "Parent", ")", ";", "NewMRTParent", "->", "addChild", "(", "NewMRTRegion", ")", ";", "NewMRTRegion", "->", "setParent", "(", "NewMRTParent", ")", ";", "RegionMap", "[", "Parent", "]", "=", "NewMRTParent", ";", "NewMRTRegion", "=", "NewMRTParent", ";", "Parent", "=", "Parent", "->", "getParent", "(", ")", ";", "}"], "ground_truth": ["RegionMap", "[", "Parent", "]", "->", "addChild", "(", "NewMRTRegion", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "buildMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43346, "Length": 181, "Cover_Rate": 0.5070028011204482} {"Template_token": ["", "static", "void", "checkRegOnlyPHIInputs", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "auto", "&", "MBBI", ":", "MF", ")", "{", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "MBBI", ".", "instr_begin", "(", ")", ",", "E", "=", "MBBI", ".", "instr_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "if", "(", "Instr", ".", "isPHI", "(", ")", ")", "{", "int", "numPreds", "=", "getPHINumInputs", "(", "Instr", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "numPreds", ";", "++", "i", ")", "{", "assert", "(", "Instr", ".", "getOperand", "(", "i", "*", "", "+", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "checkRegOnlyPHIInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43347, "Length": 109, "Cover_Rate": 0.9819819819819819} {"Template_token": ["", "int", "numPreds", "=", "getPHINumInputs", "(", "Instr", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "numPreds", ";", "++", "i", ")", "{", "assert", "(", "Instr", ".", "getOperand", "(", "i", "*", "", "+", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "checkRegOnlyPHIInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43348, "Length": 48, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "if", "(", "BBI", ".", "isPHI", "(", ")", ")", "{", "PHIs", ".", "push_back", "(", "&", "BBI", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "collectPHIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43351, "Length": 19, "Cover_Rate": 0.3877551020408163} {"Template_token": ["", "bool", "LinearizedRegion", "::", "contains", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "return", "MBBs", ".", "count", "(", "MBB", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "contains", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43353, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "MachineCFGStructurizer", "::", "containsDef", "(", "MachineBasicBlock", "*", "MBB", ",", "LinearizedRegion", "*", "InnerRegion", ",", "unsigned", "Register", ")", "{"], "ground_truth": ["return", "getDefInstr", "(", "Register", ")", "->", "getParent", "(", ")", "==", "MBB", "||", "InnerRegion", "->", "contains", "(", "getDefInstr", "(", "Register", ")", "->", "getParent", "(", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "containsDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43355, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "return", "containsNewBackedge", "(", "Region", ",", "MBBs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "containsNewBackedge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43357, "Length": 9, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Exit", "->", "getNumber", "(", ")", "<<", "", "<<", "(", "*", "(", "Entry", "->", "pred_begin", "(", ")", ")", ")", "->", "getNumber", "(", ")", "<<", "", ")", ";", "int", "NumSources", "=", "", ";", "auto", "SE", "=", "PHIInfo", ".", "sources_end", "(", "DestReg", ")", ";", "for", "(", "auto", "SRI", "=", "PHIInfo", ".", "sources_begin", "(", "DestReg", ")", ";", "SRI", "!=", "SE", ";", "++", "SRI", ")", "{", "NumSources", "++", ";", "}", "if", "(", "NumSources", "==", "", ")", "{", "auto", "SRI", "=", "PHIInfo", ".", "sources_begin", "(", "DestReg", ")", ";", "unsigned", "SourceReg", "=", "(", "*", "SRI", ")", ".", "first", ";", "replaceRegisterWith", "(", "DestReg", ",", "SourceReg", ")", ";", "}", "else", "{", "const", "DebugLoc", "&", "DL", "=", "Entry", "->", "findDebugLoc", "(", "Entry", "->", "begin", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Entry", ",", "Entry", "->", "instr_begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "DestReg", ",", "TRI", ")", "<<", "", ")", ";", "unsigned", "CurrentBackedgeReg", "=", "", ";", "for", "(", "auto", "SRI", "=", "PHIInfo", ".", "sources_begin", "(", "DestReg", ")", ";", "SRI", "!=", "SE", ";", "++", "SRI", ")", "{", "unsigned", "SourceReg", "=", "(", "*", "SRI", ")", ".", "first", ";", "if", "(", "CurrentRegion", "->", "contains", "(", "(", "*", "SRI", ")", ".", "second", ")", ")", "{", "if", "(", "CurrentBackedgeReg", "==", "", ")", "{", "CurrentBackedgeReg", "=", "SourceReg", ";", "}", "else", "{", "MachineInstr", "*", "PHIDefInstr", "=", "getDefInstr", "(", "SourceReg", ")", ";", "MachineBasicBlock", "*", "PHIDefMBB", "=", "PHIDefInstr", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "CurrentBackedgeReg", ")", ";", "unsigned", "NewBackedgeReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "MachineInstrBuilder", "BackedgePHI", "=", "BuildMI", "(", "*", "PHIDefMBB", ",", "PHIDefMBB", "->", "instr_begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "NewBackedgeReg", ")", ";"], "ground_truth": ["BackedgePHI", ".", "addReg", "(", "CurrentBackedgeReg", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "createEntryPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43362, "Length": 312, "Cover_Rate": 0.5492957746478874} {"Template_token": ["", "++", "DRI", ")", "{", "unsigned", "DestReg", "=", "*", "DRI", ";", "createEntryPHI", "(", "CurrentRegion", ",", "DestReg", ")", ";", "}", "PHIInfo", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "createEntryPHIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43363, "Length": 25, "Cover_Rate": 0.36764705882352944} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "IfBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "if", "(", "!", "CodeBBEnd", "->", "isSuccessor", "(", "MergeBB", ")", ")", "CodeBBEnd", "->", "addSuccessor", "(", "MergeBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBBStart", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBBEnd", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "SinglePred", "=", "CodeBBStart", "->", "pred_size", "(", ")", "==", "", "?", "*", "(", "CodeBBStart", "->", "pred_begin", "(", ")", ")", ":", "nullptr", ";", "const", "DebugLoc", "&", "DL", "=", "SinglePred", "?", "SinglePred", "->", "findDebugLoc", "(", "SinglePred", "->", "getFirstTerminator", "(", ")", ")", ":", "DebugLoc", "(", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "TII", "->", "insertEQ", "(", "IfBB", ",", "IfBB", "->", "begin", "(", ")", ",", "DL", ",", "IfReg", ",", "SelectBB", "->", "getNumber", "(", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "createIfBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43364, "Length": 130, "Cover_Rate": 0.32338308457711445} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "Region", "->", "getEntry", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "Exit", "==", "nullptr", "&&", "hasOneExitNode", "(", "*", "MF", ")", ")", "{", "return", "&", "(", "*", "(", "--", "(", "Region", "->", "getEntry", "(", ")", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", ")", ";", "}", "MachineBasicBlock", "*", "LastMerge", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "if", "(", "Exit", "==", "nullptr", ")", "{", "MachineFunction", "::", "iterator", "ExitIter", "=", "MF", "->", "end", "(", ")", ";", "MF", "->", "insert", "(", "ExitIter", ",", "LastMerge", ")", ";", "}", "else", "{"], "ground_truth": ["MachineFunction", "::", "iterator", "ExitIter", "=", "Exit", "->", "getIterator", "(", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "createLinearizedExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43365, "Length": 103, "Cover_Rate": 0.6130952380952381} {"Template_token": ["", "void", "MachineCFGStructurizer", "::", "createLinearizedRegion", "(", "RegionMRT", "*", "Region", ",", "unsigned", "SelectOut", ")", "{", "LinearizedRegion", "*", "LRegion", "=", "new", "LinearizedRegion", "(", ")", ";", "if", "(", "SelectOut", ")", "{"], "ground_truth": ["LRegion", "->", "addLiveOut", "(", "SelectOut", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "createLinearizedRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43366, "Length": 34, "Cover_Rate": 0.37362637362637363} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "SelectOut", ",", "TRI", ")", "<<", "", ")", ";", "}", "LRegion", "->", "setRegionMRT", "(", "Region", ")", ";", "Region", "->", "setLinearizedRegion", "(", "LRegion", ")", ";", "LRegion", "->", "setParent", "(", "Region", "->", "getParent", "(", ")", "?", "Region", "->", "getParent", "(", ")", "->", "getLinearizedRegion", "(", ")", ":", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "createLinearizedRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43367, "Length": 57, "Cover_Rate": 0.6263736263736264} {"Template_token": ["", "PHIInfo", ".", "erase", "(", "InfoElement", ")", ";"], "ground_truth": ["delete", "InfoElement", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "deleteDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43368, "Length": 10, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "PHILinearize", "::", "dest_iterator", "PHILinearize", "::", "dests_begin", "(", ")", "{"], "ground_truth": ["return", "PHILinearizeDestIterator", "(", "PHIInfo", ".", "begin", "(", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "dests_begin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43370, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "PHILinearizeDestIterator", "(", "PHIInfo", ".", "begin", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "dests_begin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43371, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "PHILinearize", "::", "dest_iterator", "PHILinearize", "::", "dests_end", "(", ")", "{"], "ground_truth": ["return", "PHILinearizeDestIterator", "(", "PHIInfo", ".", "end", "(", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "dests_end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43372, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "PHILinearize", "::", "dest_iterator", "PHILinearize", "::", "dests_end", "(", ")", "{"], "ground_truth": ["return", "PHILinearizeDestIterator", "(", "PHIInfo", ".", "end", "(", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "dests_end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43373, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "dbgs", "(", ")", "<<", "", "<<", "(", "void", "*", ")", "Region", ";", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "getBBSelectRegIn", "(", ")", ",", "TRI", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "getBBSelectRegOut", "(", ")", ",", "TRI", ")", "<<", "", ";", "dumpDepth", "(", "depth", ")", ";", "if", "(", "getSucc", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "getSucc", "(", ")", "->", "getNumber", "(", ")", "<<", "", ";", "else", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "MRTI", ":", "Children", ")", "{", "MRTI", "->", "dump", "(", "TRI", ",", "depth", "+", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43374, "Length": 99, "Cover_Rate": 0.8319327731092437} {"Template_token": ["", "void", "dumpDepth", "(", "int", "depth", ")", "{", "for", "(", "int", "i", "=", "depth", ";", "i", ">", "", ";", "--", "i", ")", "{", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "dumpDepth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43375, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "void", "dumpDepth", "(", "int", "depth", ")", "{", "for", "(", "int", "i", "=", "depth", ";", "i", ">", "", ";", "--", "i", ")", "{", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "dumpDepth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43376, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "Cond", ".", "size", "(", ")", "!=", "", ")", "return", ";", "if", "(", "!", "Cond", "[", "", "]", ".", "isReg", "(", ")", ")", "return", ";", "unsigned", "CondReg", "=", "Cond", "[", "", "]", ".", "getReg", "(", ")", ";"], "ground_truth": ["for", "(", "auto", "UI", "=", "MRI", "->", "use_begin", "(", "CondReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "UI", "!=", "E", ";", "++", "UI", ")", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "ensureCondIsNotKilled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43377, "Length": 66, "Cover_Rate": 0.717391304347826} {"Template_token": ["", "bool", "PHILinearize", "::", "findDest", "(", "unsigned", "SourceReg", ",", "MachineBasicBlock", "*", "SourceMBB", ",", "unsigned", "&", "DestReg", ")", "{", "PHIInfoElementT", "*", "InfoElement", "=", "findPHIInfoElementFromSource", "(", "SourceReg", ",", "SourceMBB", ")", ";", "if", "(", "InfoElement", "!=", "nullptr", ")", "{", "DestReg", "=", "phiInfoElementGetDest", "(", "InfoElement", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "findDest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43378, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "for", "(", "auto", "I", ":", "PHIInfo", ")", "{", "if", "(", "phiInfoElementGetDest", "(", "I", ")", "==", "DestReg", ")", "{"], "ground_truth": ["return", "I", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "findPHIInfoElement", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43379, "Length": 21, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "PHILinearize", "::", "PHIInfoElementT", "*", "PHILinearize", "::", "findPHIInfoElementFromSource", "(", "unsigned", "SourceReg", ",", "MachineBasicBlock", "*", "SourceMBB", ")", "{", "for", "(", "auto", "I", ":", "PHIInfo", ")", "{", "for", "(", "auto", "", ":", "phiInfoElementGetSources", "(", "I", ")", ")", "{", "if", "(", "", ".", "first", "==", "SourceReg", "&&", "(", "", ".", "second", "==", "nullptr", "||", "", ".", "second", "==", "SourceMBB", ")", ")", "{"], "ground_truth": ["return", "I", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "findPHIInfoElementFromSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43380, "Length": 61, "Cover_Rate": 0.8970588235294118} {"Template_token": ["", "if", "(", "", ".", "first", "==", "SourceReg", "&&", "(", "", ".", "second", "==", "nullptr", "||", "", ".", "second", "==", "SourceMBB", ")", ")", "{", "return", "I", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "findPHIInfoElementFromSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43381, "Length": 29, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "for", "(", "auto", "I", ":", "PHIInfo", ")", "{", "for", "(", "auto", "", ":", "phiInfoElementGetSources", "(", "I", ")", ")", "{", "if", "(", "", ".", "second", "==", "SourceMBB", ")", "{", "FoundSource", "=", "true", ";"], "ground_truth": ["Sources", ".", "push_back", "(", "", ".", "first", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "findSourcesFromMBB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43382, "Length": 41, "Cover_Rate": 0.5694444444444444} {"Template_token": ["", "for", "(", "auto", "&", "TI", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "for", "(", "auto", "&", "UI", ":", "TI", ".", "uses", "(", ")", ")", "{", "if", "(", "UI", ".", "isMBB", "(", ")", "&&", "UI", ".", "getMBB", "(", ")", "!=", "Succ", ")", "{"], "ground_truth": ["UI", ".", "setMBB", "(", "Succ", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "fixMBBTerminator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43383, "Length": 50, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "auto", "Exit", "=", "LRegion", "->", "getExit", "(", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "Successors", ";", "for", "(", "MachineBasicBlock", "::", "const_succ_iterator", "", "=", "Exit", "->", "succ_begin", "(", ")", ",", "SE", "=", "Exit", "->", "succ_end", "(", ")", ";", "", "!=", "SE", ";", "++", "", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "", ";", "if", "(", "LRegion", "->", "contains", "(", "Succ", ")", ")", "{", "assert", "(", "InternalSucc", "==", "nullptr", ")", ";", "InternalSucc", "=", "Succ", ";", "}", "else", "{", "assert", "(", "ExternalSucc", "==", "nullptr", ")", ";"], "ground_truth": ["ExternalSucc", "=", "Succ", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "fixRegionTerminator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43384, "Length": 89, "Cover_Rate": 0.4708994708994709} {"Template_token": ["", "void", "fixupRegionExits", "(", "RegionMRT", "*", "Region", ")", "{", "auto", "Children", "=", "Region", "->", "getChildren", "(", ")", ";", "for", "(", "auto", "CI", ":", "*", "Children", ")", "{", "if", "(", "!", "CI", "->", "isRegion", "(", ")", ")", "{", "fixMBBTerminator", "(", "CI", "->", "getMBBMRT", "(", ")", "->", "getMBB", "(", ")", ")", ";", "}", "else", "{", "fixRegionTerminator", "(", "CI", "->", "getRegionMRT", "(", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "fixupRegionExits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43385, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineRegionInfoPass", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43386, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineRegionInfoPass", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43387, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "return", "getRegionMRT", "(", ")", "->", "getBBSelectRegIn", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getBBSelectRegIn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43388, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "unsigned", "LinearizedRegion", "::", "getBBSelectRegOut", "(", ")", "{"], "ground_truth": ["return", "getRegionMRT", "(", ")", "->", "getBBSelectRegOut", "(", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getBBSelectRegOut", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43391, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "&", "Children", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getChildren", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43392, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "&", "Children", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getChildren", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43393, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "}", "else", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "DI", "=", "MRI", "->", "def_begin", "(", "Reg", ")", ",", "DE", "=", "MRI", "->", "def_end", "(", ")", ";", "DI", "!=", "DE", ";", "++", "DI", ")", "{", "LLVM_DEBUG", "(", "DI", "->", "getParent", "(", ")", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getDefInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43394, "Length": 86, "Cover_Rate": 0.4942528735632184} {"Template_token": ["", "MachineBasicBlock", "*", "LinearizedRegion", "::", "getEntry", "(", ")", "{"], "ground_truth": ["return", "Entry", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getEntry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43395, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "Children", ".", "back", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getEntryTree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43396, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "MRT", "*", "getEntryTree", "(", ")", "{"], "ground_truth": ["return", "Children", ".", "back", "(", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getEntryTree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43397, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "MachineBasicBlock", "*", "LinearizedRegion", "::", "getExit", "(", ")", "{"], "ground_truth": ["return", "Exit", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43398, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "Children", ".", "front", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getExitTree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43400, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "Children", ".", "front", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getExitTree", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43401, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "HasLoop", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getHasLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43403, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "unsigned", "getInnerOutputRegister", "(", ")", "{"], "ground_truth": ["return", "(", "*", "(", "Children", ".", "begin", "(", ")", ")", ")", "->", "getBBSelectRegOut", "(", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getInnerOutputRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43405, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "LinearizedRegion", "*", "getLinearizedRegion", "(", ")", "{", "return", "LRegion", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getLinearizedRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43406, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "LinearizedRegion", "*", "getLinearizedRegion", "(", ")", "{"], "ground_truth": ["return", "LRegion", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getLinearizedRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43407, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "DenseSet", "<", "unsigned", ">", "*", "LinearizedRegion", "::", "getLiveOuts", "(", ")", "{", "return", "&", "LiveOuts", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getLiveOuts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43409, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "MachineRegion", "*", "getMachineRegion", "(", ")", "{"], "ground_truth": ["return", "Region", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getMachineRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43411, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "MachineBasicBlock", "*", "getMBB", "(", ")", "{", "return", "MBB", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getMBB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43412, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "MBB", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getMBB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43413, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "MBBMRT", "*", "getMBBMRT", "(", ")", "override", "{"], "ground_truth": ["return", "this", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getMBBMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43415, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "unsigned", "PHILinearize", "::", "getNumSources", "(", "unsigned", "DestReg", ")", "{", "return", "phiInfoElementGetSources", "(", "findPHIInfoElement", "(", "DestReg", ")", ")", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getNumSources", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43416, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "PHILinearize", "::", "getNumSources", "(", "unsigned", "DestReg", ")", "{", "return", "phiInfoElementGetSources", "(", "findPHIInfoElement", "(", "DestReg", ")", ")", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getNumSources", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43417, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "PHI", ".", "isPHI", "(", ")", ")", ";", "return", "PHI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHIDestReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43419, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "MachineBasicBlock", "*", "Pred", "=", "getPHIPred", "(", "PHI", ",", "i", ")", ";", "if", "(", "!", "Region", "->", "contains", "(", "Pred", ")", ")", "{", "PHINonRegionIndices", ".", "push_back", "(", "i", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHINonRegionIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43421, "Length": 31, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "unsigned", "NumInputs", "=", "getPHINumInputs", "(", "PHI", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "Pred", "=", "getPHIPred", "(", "PHI", ",", "i", ")", ";", "if", "(", "!", "Region", "->", "contains", "(", "Pred", ")", ")", "{", "PHINonRegionIndices", ".", "push_back", "(", "i", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHINonRegionIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43422, "Length": 54, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "return", "(", "PHI", ".", "getNumOperands", "(", ")", "-", "", ")", "/", "", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHINumInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43423, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "return", "(", "PHI", ".", "getNumOperands", "(", ")", "-", "", ")", "/", "", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHINumInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43424, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "assert", "(", "PHI", ".", "isPHI", "(", ")", ")", ";", "return", "PHI", ".", "getOperand", "(", "Index", "*", "", "+", "", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHIPred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43425, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "static", "MachineBasicBlock", "*", "getPHIPred", "(", "MachineInstr", "&", "PHI", ",", "unsigned", "Index", ")", "{"], "ground_truth": ["assert", "(", "PHI", ".", "isPHI", "(", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHIPred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43426, "Length": 22, "Cover_Rate": 0.5641025641025641} {"Template_token": ["", "unsigned", "NumInputs", "=", "getPHINumInputs", "(", "PHI", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "Pred", "=", "getPHIPred", "(", "PHI", ",", "i", ")", ";", "if", "(", "Region", "->", "contains", "(", "Pred", ")", ")", "{", "PHIRegionIndices", ".", "push_back", "(", "i", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHIRegionIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43427, "Length": 54, "Cover_Rate": 0.7012987012987013} {"Template_token": ["", "static", "unsigned", "getPHISourceReg", "(", "MachineInstr", "&", "PHI", ",", "unsigned", "Index", ")", "{", "assert", "(", "PHI", ".", "isPHI", "(", ")", ")", ";", "return", "PHI", ".", "getOperand", "(", "Index", "*", "", "+", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHISourceReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43429, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "RegionMRT", "*", "getRegionMRT", "(", ")", "override", "{", "return", "this", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getRegionMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43430, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "*", "getSucc", "(", ")", "{", "return", "Succ", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43431, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "MRI", "->", "def_begin", "(", "Reg", ")", "==", "MRI", "->", "def_end", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "hasNoDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43432, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "bool", "LinearizedRegion", "::", "hasNoDef", "(", "unsigned", "Reg", ",", "MachineRegisterInfo", "*", "MRI", ")", "{"], "ground_truth": ["return", "MRI", "->", "def_begin", "(", "Reg", ")", "==", "MRI", "->", "def_end", "(", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "hasNoDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43433, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "return", "getSingleExitNode", "(", "MF", ")", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "hasOneExitNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43434, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "MBB", "!=", "nullptr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBBI", ".", "getNumber", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "}", "FallthroughMap", "[", "&", "MBBI", "]", "=", "MBB", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "initFallthroughMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43436, "Length": 42, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBBI", ".", "getNumber", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "}"], "ground_truth": ["FallthroughMap", "[", "&", "MBBI", "]", "=", "MBB", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "initFallthroughMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43437, "Length": 34, "Cover_Rate": 0.41975308641975306} {"Template_token": ["", "MachineBasicBlock", "*", "ExitMBB", "=", "&", "MFI", ";", "if", "(", "ExitMBB", "->", "succ_size", "(", ")", "==", "", ")", "{", "return", "ExitMBB", ";", "}", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "initializeMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43438, "Length": 28, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "MachineBasicBlock", "*", "ExitMBB", "=", "&", "MFI", ";", "if", "(", "ExitMBB", "->", "succ_size", "(", ")", "==", "", ")", "{", "return", "ExitMBB", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "initializeMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43439, "Length": 23, "Cover_Rate": 0.3382352941176471} {"Template_token": ["", "LinearizedRegion", "*", "MachineCFGStructurizer", "::", "initLinearizedRegion", "(", "RegionMRT", "*", "Region", ")", "{"], "ground_truth": ["LinearizedRegion", "*", "LRegion", "=", "Region", "->", "getLinearizedRegion", "(", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "initLinearizedRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43440, "Length": 21, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "LinearizedRegion", "::", "initLiveOut", "(", "RegionMRT", "*", "Region", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "PHILinearize", "&", "PHIInfo", ")", "{"], "ground_truth": ["storeLiveOuts", "(", "Region", ",", "MRI", ",", "TRI", ",", "PHIInfo", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "initLiveOut", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43442, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "InnerRegion", "->", "replaceRegisterInsideRegion", "(", "SourceReg", ",", "DestReg", ",", "true", ",", "MRI", ")", ";", "storePHILinearizationInfoDest", "(", "DestReg", ",", "*", "DefInstr", ")", ";", "PHIInfo", ".", "removeSource", "(", "DestReg", ",", "SourceReg", ",", "CodeBB", ")", ";", "DefInstr", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "if", "(", "IsSingleBB", "&&", "DefInstr", "->", "getParent", "(", ")", "==", "InnerRegion", "->", "getEntry", "(", ")", ")", "{", "InnerRegion", "->", "replaceRegisterOutsideRegion", "(", "SourceReg", ",", "DestReg", ",", "false", ",", "MRI", ")", ";", "}", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "DestReg", ")", ";", "unsigned", "NextDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "bool", "IsLastDef", "=", "PHIInfo", ".", "getNumSources", "(", "DestReg", ")", "==", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "insertMergePHI", "(", "IfBB", ",", "InnerRegion", "->", "getExit", "(", ")", ",", "MergeBB", ",", "DestReg", ",", "NextDestReg", ",", "SourceReg", ",", "IsLastDef", ")", ";", "PHIInfo", ".", "removeSource", "(", "DestReg", ",", "SourceReg", ",", "CodeBB", ")", ";", "if", "(", "IsLastDef", ")", "{", "const", "DebugLoc", "&", "DL", "=", "IfBB", "->", "findDebugLoc", "(", "IfBB", "->", "getFirstTerminator", "(", ")", ")", ";", "TII", "->", "materializeImmediate", "(", "*", "IfBB", ",", "IfBB", "->", "getFirstTerminator", "(", ")", ",", "DL", ",", "NextDestReg", ",", "", ")", ";", "PHIInfo", ".", "deleteDef", "(", "DestReg", ")", ";", "}", "else", "{", "PHIInfo", ".", "replaceDef", "(", "DestReg", ",", "NextDestReg", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "insertChainedPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43443, "Length": 209, "Cover_Rate": 0.7437722419928826} {"Template_token": ["", "return", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MergeBB", ")", "<<", "", "<<", "printReg", "(", "DestRegister", ",", "TRI", ")", "<<", "", "<<", "printReg", "(", "IfSourceRegister", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "IfBB", ")", "<<", "printReg", "(", "CodeSourceRegister", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBB", ")", "<<", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MergeBB", "->", "findDebugLoc", "(", "MergeBB", "->", "begin", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MergeBB", ",", "MergeBB", "->", "instr_begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "DestRegister", ")", ";", "if", "(", "IsUndefIfSource", "&&", "false", ")", "{", "MIB", ".", "addReg", "(", "IfSourceRegister", ",", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "IfSourceRegister", ")", ";", "}"], "ground_truth": ["MIB", ".", "addMBB", "(", "IfBB", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "insertMergePHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43444, "Length": 141, "Cover_Rate": 0.7014925373134329} {"Template_token": ["", "if", "(", "MergeBB", "->", "succ_begin", "(", ")", "==", "MergeBB", "->", "succ_end", "(", ")", ")", "{", "return", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MergeBB", ")", "<<", "", "<<", "printReg", "(", "DestRegister", ",", "TRI", ")", "<<", "", "<<", "printReg", "(", "IfSourceRegister", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "IfBB", ")", "<<", "printReg", "(", "CodeSourceRegister", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBB", ")", "<<", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MergeBB", "->", "findDebugLoc", "(", "MergeBB", "->", "begin", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MergeBB", ",", "MergeBB", "->", "instr_begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "DestRegister", ")", ";", "if", "(", "IsUndefIfSource", "&&", "false", ")", "{", "MIB", ".", "addReg", "(", "IfSourceRegister", ",", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "IfSourceRegister", ")", ";", "}"], "ground_truth": ["MIB", ".", "addMBB", "(", "IfBB", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "insertMergePHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43445, "Length": 156, "Cover_Rate": 0.7761194029850746} {"Template_token": ["", "static", "bool", "isFunctionEntryBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "return", "(", "(", "&", "(", "*", "(", "MBB", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", ")", ")", "==", "MBB", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "isFunctionEntryBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43446, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "return", "LiveOuts", ".", "count", "(", "Reg", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "isLiveOut", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43449, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "return", "getMBBMRT", "(", ")", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "isMBB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43451, "Length": 8, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "bool", "isRegion", "(", ")", "{", "return", "getRegionMRT", "(", ")", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "isRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43453, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isRoot", "(", ")", "{"], "ground_truth": ["return", "Parent", "==", "nullptr", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "isRoot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43455, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "bool", "PHILinearize", "::", "isSource", "(", "unsigned", "Reg", ",", "MachineBasicBlock", "*", "SourceMBB", ")", "{", "unsigned", "DestReg", ";", "return", "findDest", "(", "Reg", ",", "SourceMBB", ",", "DestReg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "isSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43457, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "setEntry", "(", "nullptr", ")", ";", "setExit", "(", "nullptr", ")", ";", "Parent", "=", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "LinearizedRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43458, "Length": 15, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "LinearizedRegion", "::", "LinearizedRegion", "(", ")", "{"], "ground_truth": ["setEntry", "(", "nullptr", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "LinearizedRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43459, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "static", "bool", "mbbHasBackEdge", "(", "MachineBasicBlock", "*", "MBB", ",", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "&", "MBBs", ")", "{", "for", "(", "auto", "", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "", "!=", "SE", ";", "++", "", ")", "{", "if", "(", "MBBs", ".", "count", "(", "*", "", ")", "!=", "", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "mbbHasBackEdge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43460, "Length": 63, "Cover_Rate": 0.9264705882352942} {"Template_token": ["", "setParent", "(", "nullptr", ")", ";"], "ground_truth": ["setBBSelectRegOut", "(", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "MBBMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43461, "Length": 10, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "for", "(", "auto", "", ":", "phiInfoElementGetSources", "(", "Info", ")", ")", "{", "assert", "(", "(", "", ".", "second", "!=", "SourceMBB", "||", "SourceReg", "==", "", ".", "first", ")", ")", ";", "}"], "ground_truth": ["phiInfoElementGetSources", "(", "Info", ")", ".", "insert", "(", "PHISourceT", "(", "SourceReg", ",", "SourceMBB", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "phiInfoElementAddSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43462, "Length": 44, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "return", "Info", "->", "DestReg", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "phiInfoElementGetDest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43463, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "return", "Info", "->", "Sources", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "phiInfoElementGetSources", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43465, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "SmallVector", "<", "PHISourceT", ",", "", ">", "ElimiatedSources", ";", "for", "(", "auto", "", ":", "Sources", ")", "{"], "ground_truth": ["if", "(", "", ".", "first", "==", "SourceReg", "&&", "(", "", ".", "second", "==", "nullptr", "||", "", ".", "second", "==", "SourceMBB", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "phiInfoElementRemoveSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43467, "Length": 39, "Cover_Rate": 0.38613861386138615} {"Template_token": ["", "SmallVector", "<", "PHISourceT", ",", "", ">", "ElimiatedSources", ";", "for", "(", "auto", "", ":", "Sources", ")", "{", "if", "(", "", ".", "first", "==", "SourceReg", "&&", "(", "", ".", "second", "==", "nullptr", "||", "", ".", "second", "==", "SourceMBB", ")", ")", "{", "ElimiatedSources", ".", "push_back", "(", "PHISourceT", "(", "", ".", "first", ",", "", ".", "second", ")", ")", ";", "}", "}", "for", "(", "auto", "&", "Source", ":", "ElimiatedSources", ")", "{"], "ground_truth": ["Sources", ".", "erase", "(", "Source", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "phiInfoElementRemoveSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43468, "Length": 73, "Cover_Rate": 0.7227722772277227} {"Template_token": ["", "void", "PHILinearize", "::", "phiInfoElementSetDef", "(", "PHIInfoElementT", "*", "Info", ",", "unsigned", "NewDef", ")", "{"], "ground_truth": ["Info", "->", "DestReg", "=", "NewDef", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "phiInfoElementSetDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43469, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "PHILinearize", "::", "phiInfoElementSetDef", "(", "PHIInfoElementT", "*", "Info", ",", "unsigned", "NewDef", ")", "{"], "ground_truth": ["Info", "->", "DestReg", "=", "NewDef", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "phiInfoElementSetDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43470, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "PHILinearizeDestIterator", "(", "PHILinearize", "::", "PHIInfoT", "::", "iterator", "I", ")", ":", "Iter", "(", "I", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "PHILinearizeDestIterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43471, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "PHILinearizeDestIterator", "(", "PHILinearize", "::", "PHIInfoT", "::", "iterator", "I", ")", ":", "Iter", "(", "I", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "PHILinearizeDestIterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43472, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "IsFirst", ")", "{", "IsFirst", "=", "false", ";", "}", "else", "{", "OS", "<<", "", ";", "}", "OS", "<<", "MBB", "->", "getNumber", "(", ")", ";", "}", "OS", "<<", "", "<<", "Entry", "->", "getNumber", "(", ")", "<<", "", "<<", "(", "Exit", "==", "nullptr", "?", "-", "", ":", "Exit", "->", "getNumber", "(", ")", ")", "<<", "", "<<", "printReg", "(", "getBBSelectRegIn", "(", ")", ",", "TRI", ")", "<<", "", "<<", "printReg", "(", "getBBSelectRegOut", "(", ")", ",", "TRI", ")", "<<", "", ";", "for", "(", "auto", "&", "LI", ":", "LiveOuts", ")", "{", "OS", "<<", "printReg", "(", "LI", ",", "TRI", ")", "<<", "", ";", "}"], "ground_truth": ["OS", "<<", "", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43473, "Length": 102, "Cover_Rate": 0.7445255474452555} {"Template_token": ["", "auto", "Children", "=", "Region", "->", "getChildren", "(", ")", ";", "for", "(", "auto", "CI", ":", "*", "Children", ")", "{", "if", "(", "!", "CI", "->", "isRegion", "(", ")", ")", "{", "if", "(", "CI", "->", "getMBBMRT", "(", ")", "->", "getMBB", "(", ")", "->", "succ_size", "(", ")", ">", "", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "regionIsSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43474, "Length": 50, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "}", "for", "(", "MachineBasicBlock", "::", "const_succ_iterator", "", "=", "Entry", "->", "succ_begin", "(", ")", ",", "E", "=", "Entry", "->", "succ_end", "(", ")", ";", "", "!=", "E", ";", "++", "", ")", "{", "MachineBasicBlock", "*", "Current", "=", "*", "", ";", "if", "(", "Current", "==", "Succ", ")", "{", "FoundBypass", "=", "true", ";", "}", "else", "if", "(", "(", "Current", "->", "succ_size", "(", ")", "==", "", ")", "&&", "*", "(", "Current", "->", "succ_begin", "(", ")", ")", "==", "Succ", ")", "{", "FoundIf", "=", "true", ";", "}", "}", "return", "FoundIf", "&&", "FoundBypass", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "regionIsSimpleIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43475, "Length": 86, "Cover_Rate": 0.6142857142857143} {"Template_token": ["", "if", "(", "Entry", "->", "succ_size", "(", ")", "!=", "", ")", "{", "return", "false", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_succ_iterator", "", "=", "Entry", "->", "succ_begin", "(", ")", ",", "E", "=", "Entry", "->", "succ_end", "(", ")", ";", "", "!=", "E", ";", "++", "", ")", "{", "MachineBasicBlock", "*", "Current", "=", "*", "", ";"], "ground_truth": ["if", "(", "Current", "==", "Succ", ")", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "regionIsSimpleIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43476, "Length": 58, "Cover_Rate": 0.4142857142857143} {"Template_token": ["", "setParent", "(", "nullptr", ")", ";"], "ground_truth": ["setBBSelectRegOut", "(", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "RegionMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43477, "Length": 10, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "RegionMRT", "(", "MachineRegion", "*", "MachineRegion", ")", ":", "Region", "(", "MachineRegion", ")", "{", "setParent", "(", "nullptr", ")", ";", "setBBSelectRegOut", "(", "", ")", ";", "setBBSelectRegIn", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "RegionMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43478, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "PI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "E", "=", "MBB", "->", "succ_end", "(", ")", ";", "PI", "!=", "E", ";", "++", "PI", ")", "{"], "ground_truth": ["if", "(", "(", "*", "PI", ")", "!=", "MBB", ")", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "removeExternalCFGSuccessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43479, "Length": 39, "Cover_Rate": 0.639344262295082} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "TRI", "=", "MRI", "->", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "auto", "MBBI", ":", "MBBs", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MBBI", ";", "for", "(", "auto", "&", "II", ":", "*", "MBB", ")", "{", "for", "(", "auto", "&", "RI", ":", "II", ".", "uses", "(", ")", ")", "{", "if", "(", "RI", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "RI", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "hasNoDef", "(", "Reg", ",", "MRI", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "removeFalseRegisterKills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43480, "Length": 98, "Cover_Rate": 0.3141025641025641} {"Template_token": ["", "if", "(", "RI", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "RI", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "hasNoDef", "(", "Reg", ",", "MRI", ")", ")", "continue", ";", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "this", "->", "getEntry", "(", ")", "->", "getParent", "(", ")", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "}", "if", "(", "MRI", "->", "def_begin", "(", "Reg", ")", "==", "MRI", "->", "def_end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "}", "else", "if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "}", "assert", "(", "MRI", "->", "hasOneDef", "(", "Reg", ")", "&&", "", ")", ";", "MachineOperand", "*", "Def", "=", "&", "(", "*", "(", "MRI", "->", "def_begin", "(", "Reg", ")", ")", ")", ";", "MachineOperand", "*", "UseOperand", "=", "&", "(", "RI", ")", ";", "bool", "UseIsOutsideDefMBB", "=", "Def", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ";", "if", "(", "UseIsOutsideDefMBB", "&&", "UseOperand", "->", "isKill", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "UseOperand", "->", "setIsKill", "(", "false", ")", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "removeFalseRegisterKills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43481, "Length": 252, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "void", "LinearizedRegion", "::", "removeLiveOut", "(", "unsigned", "Reg", ")", "{", "if", "(", "isLiveOut", "(", "Reg", ")", ")", "LiveOuts", ".", "erase", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "removeLiveOut", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43482, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "*", "Exit", "=", "Region", "->", "getSucc", "(", ")", ";", "if", "(", "Exit", "==", "nullptr", ")", "{", "return", ";", "}", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "Exit", "->", "pred_begin", "(", ")", ",", "E", "=", "Exit", "->", "pred_end", "(", ")", ";"], "ground_truth": ["PI", "!=", "E", ";", "++", "PI", ")", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "removeOldExitPreds", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43484, "Length": 49, "Cover_Rate": 0.5975609756097561} {"Template_token": ["", "void", "PHILinearize", "::", "removeSource", "(", "unsigned", "DestReg", ",", "unsigned", "SourceReg", ",", "MachineBasicBlock", "*", "SourceMBB", ")", "{"], "ground_truth": ["phiInfoElementRemoveSource", "(", "findPHIInfoElement", "(", "DestReg", ")", ",", "SourceReg", ",", "SourceMBB", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "removeSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43486, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "CombinedSourceReg", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "IfMBB", ")", ")", ";", "unsigned", "NumInputs", "=", "getPHINumInputs", "(", "PHI", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{", "if", "(", "isPHIRegionIndex", "(", "PHIRegionIndices", ",", "i", ")", ")", "{", "continue", ";", "}", "unsigned", "SourceReg", "=", "getPHISourceReg", "(", "PHI", ",", "i", ")", ";", "MachineBasicBlock", "*", "SourcePred", "=", "getPHIPred", "(", "PHI", ",", "i", ")", ";", "MIB", ".", "addReg", "(", "SourceReg", ")", ";", "MIB", ".", "addMBB", "(", "SourcePred", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "SourceReg", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "SourcePred", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["PHI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceEntryPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43489, "Length": 131, "Cover_Rate": 0.3721590909090909} {"Template_token": ["", "replaceRegisterWith", "(", "DestReg", ",", "CombinedSourceReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "CombinedSourceReg", ",", "TRI", ")", "<<", "", ")", ";", "PHI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "getPHIDestReg", "(", "PHI", ")", ",", "TRI", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "PHI", ".", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "PHI", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "getPHIDestReg", "(", "PHI", ")", ")", ";", "MIB", ".", "addReg", "(", "CombinedSourceReg", ")", ";", "MIB", ".", "addMBB", "(", "IfMBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "CombinedSourceReg", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "IfMBB", ")", ")", ";", "unsigned", "NumInputs", "=", "getPHINumInputs", "(", "PHI", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceEntryPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43490, "Length": 153, "Cover_Rate": 0.4346590909090909} {"Template_token": ["", "void", "LinearizedRegion", "::", "replaceLiveOut", "(", "unsigned", "OldReg", ",", "unsigned", "NewReg", ")", "{", "if", "(", "isLiveOut", "(", "OldReg", ")", ")", "{"], "ground_truth": ["removeLiveOut", "(", "OldReg", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceLiveOut", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43491, "Length": 25, "Cover_Rate": 0.78125} {"Template_token": ["", "void", "LinearizedRegion", "::", "replaceLiveOut", "(", "unsigned", "OldReg", ",", "unsigned", "NewReg", ")", "{", "if", "(", "isLiveOut", "(", "OldReg", ")", ")", "{", "removeLiveOut", "(", "OldReg", ")", ";"], "ground_truth": ["addLiveOut", "(", "NewReg", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceLiveOut", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43492, "Length": 30, "Cover_Rate": 0.9375} {"Template_token": ["", "LRegion", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "for", "(", "auto", "&", "CI", ":", "Children", ")", "{", "if", "(", "CI", "->", "isRegion", "(", ")", ")", "{", "CI", "->", "getRegionMRT", "(", ")", "->", "replaceLiveOutReg", "(", "Register", ",", "NewRegister", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceLiveOutReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43493, "Length": 42, "Cover_Rate": 0.6885245901639344} {"Template_token": ["", "IsDead", "=", "false", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", "<<", "(", "IsDead", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "IsDead", ")", "{", "LRegion", "->", "removeLiveOut", "(", "Reg", ")", ";", "}", "WasLiveOut", "=", "true", ";", "}", "}"], "ground_truth": ["if", "(", "WasLiveOut", ")", "LRegion", "->", "addLiveOut", "(", "CombinedSourceReg", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceLiveOutRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43494, "Length": 64, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "void", "LinearizedRegion", "::", "replaceRegister", "(", "unsigned", "Register", ",", "unsigned", "NewRegister", ",", "MachineRegisterInfo", "*", "MRI", ",", "bool", "ReplaceInside", ",", "bool", "ReplaceOutside", ",", "bool", "IncludeLoopPHI", ")", "{", "assert", "(", "Register", "!=", "NewRegister", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "if", "(", "ReplaceOutside", "&&", "(", "isLiveOut", "(", "Register", ")", "||", "this", "->", "getParent", "(", ")", "->", "isLiveOut", "(", "Register", ")", ")", ")", "{", "LinearizedRegion", "*", "Current", "=", "this", ";", "while", "(", "Current", "!=", "nullptr", "&&", "Current", "->", "getEntry", "(", ")", "!=", "nullptr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "=", "Current", "->", "getParent", "(", ")", ";", "}", "}", "for", "(", "MachineRegisterInfo", "::", "reg_iterator", "I", "=", "MRI", "->", "reg_begin", "(", "Register", ")", ",", "E", "=", "MRI", "->", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "if", "(", "O", ".", "isDef", "(", ")", ")", "continue", ";", "bool", "IsInside", "=", "contains", "(", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "bool", "IsLoopPHI", "=", "IsInside", "&&", "(", "O", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", "&&", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "getEntry", "(", ")", ")", ";", "bool", "ShouldReplace", "=", "(", "IsInside", "&&", "ReplaceInside", ")", "||", "(", "!", "IsInside", "&&", "ReplaceOutside", ")", "||", "(", "IncludeLoopPHI", "&&", "IsLoopPHI", ")", ";", "if", "(", "ShouldReplace", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "NewRegister", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43495, "Length": 383, "Cover_Rate": 0.9720812182741116} {"Template_token": ["", "if", "(", "ReplaceOutside", "&&", "(", "isLiveOut", "(", "Register", ")", "||", "this", "->", "getParent", "(", ")", "->", "isLiveOut", "(", "Register", ")", ")", ")", "{", "LinearizedRegion", "*", "Current", "=", "this", ";", "while", "(", "Current", "!=", "nullptr", "&&", "Current", "->", "getEntry", "(", ")", "!=", "nullptr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "=", "Current", "->", "getParent", "(", ")", ";", "}", "}", "for", "(", "MachineRegisterInfo", "::", "reg_iterator", "I", "=", "MRI", "->", "reg_begin", "(", "Register", ")", ",", "E", "=", "MRI", "->", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "if", "(", "O", ".", "isDef", "(", ")", ")", "continue", ";", "bool", "IsInside", "=", "contains", "(", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "bool", "IsLoopPHI", "=", "IsInside", "&&", "(", "O", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", "&&", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "getEntry", "(", ")", ")", ";", "bool", "ShouldReplace", "=", "(", "IsInside", "&&", "ReplaceInside", ")", "||", "(", "!", "IsInside", "&&", "ReplaceOutside", ")", "||", "(", "IncludeLoopPHI", "&&", "IsLoopPHI", ")", ";", "if", "(", "ShouldReplace", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "NewRegister", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43496, "Length": 276, "Cover_Rate": 0.700507614213198} {"Template_token": ["", "void", "LinearizedRegion", "::", "replaceRegisterInsideRegion", "(", "unsigned", "Register", ",", "unsigned", "NewRegister", ",", "bool", "IncludeLoopPHIs", ",", "MachineRegisterInfo", "*", "MRI", ")", "{"], "ground_truth": ["replaceRegister", "(", "Register", ",", "NewRegister", ",", "MRI", ",", "true", ",", "false", ",", "IncludeLoopPHIs", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceRegisterInsideRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43498, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "void", "LinearizedRegion", "::", "replaceRegisterOutsideRegion", "(", "unsigned", "Register", ",", "unsigned", "NewRegister", ",", "bool", "IncludeLoopPHIs", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "replaceRegister", "(", "Register", ",", "NewRegister", ",", "MRI", ",", "false", ",", "true", ",", "IncludeLoopPHIs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceRegisterOutsideRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43500, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "SourceReg", "=", "(", "*", "SRI", ")", ".", "first", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "DestReg", ",", "TRI", ")", "<<", "", "<<", "printReg", "(", "SourceReg", ",", "TRI", ")", "<<", "", ")", ";", "assert", "(", "PHIInfo", ".", "sources_end", "(", "DestReg", ")", "==", "++", "SRI", "&&", "", ")", ";", "replaceRegisterWith", "(", "DestReg", ",", "SourceReg", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "resolvePHIInfos", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43501, "Length": 61, "Cover_Rate": 0.40397350993377484} {"Template_token": ["", "MachineBasicBlock", "*", "FalseBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "MachineBasicBlock", "*", "FallthroughBB", "=", "FallthroughMap", "[", "CodeBB", "]", ";", "TII", "->", "analyzeBranch", "(", "*", "CodeBB", ",", "TrueBB", ",", "FalseBB", ",", "Cond", ")", ";", "const", "DebugLoc", "&", "DL", "=", "CodeBB", "->", "findDebugLoc", "(", "CodeBB", "->", "getFirstTerminator", "(", ")", ")", ";", "if", "(", "FalseBB", "==", "nullptr", "&&", "TrueBB", "==", "nullptr", "&&", "FallthroughBB", "==", "nullptr", ")", "{", "TII", "->", "materializeImmediate", "(", "*", "CodeBB", ",", "CodeBB", "->", "getFirstTerminator", "(", ")", ",", "DL", ",", "BBSelectReg", ",", "CodeBB", "->", "getParent", "(", ")", "->", "begin", "(", ")", "->", "getNumber", "(", ")", ")", ";", "insertUnconditionalBranch", "(", "CodeBB", ",", "MergeBB", ",", "DL", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "rewriteCodeBBTerminator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43502, "Length": 111, "Cover_Rate": 0.32456140350877194} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "unsigned", "Reg", "=", "LI", ";", "if", "(", "Reg", "!=", "InnerRegion", "->", "getBBSelectRegOut", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "unsigned", "PHIDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "unsigned", "IfSourceReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ")", "<<", "", ")", ";", "TII", "->", "materializeImmediate", "(", "*", "IfBB", ",", "IfBB", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "IfSourceReg", ",", "", ")", ";", "InnerRegion", "->", "replaceRegisterOutsideRegion", "(", "Reg", ",", "PHIDestReg", ",", "true", ",", "MRI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "insertMergePHI", "(", "IfBB", ",", "InnerRegion", "->", "getExit", "(", ")", ",", "MergeBB", ",", "PHIDestReg", ",", "IfSourceReg", ",", "Reg", ",", "true", ")", ";", "}", "}", "SmallVector", "<", "unsigned", ",", "", ">", "Sources", ";", "if", "(", "PHIInfo", ".", "findSourcesFromMBB", "(", "CodeBB", ",", "Sources", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "CodeBB", ")", "<<", "", ")", ";", "for", "(", "auto", "", ":", "Sources", ")", "{", "unsigned", "DestReg", ";", "PHIInfo", ".", "findDest", "(", "", ",", "CodeBB", ",", "DestReg", ")", ";", "insertChainedPHI", "(", "IfBB", ",", "CodeBB", ",", "MergeBB", ",", "InnerRegion", ",", "DestReg", ",", "", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "PHIInfo", ".", "dump", "(", "MRI", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "rewriteLiveOutRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43503, "Length": 235, "Cover_Rate": 0.6088082901554405} {"Template_token": ["", "void", "MachineCFGStructurizer", "::", "rewriteRegionEntryPHI", "(", "LinearizedRegion", "*", "Region", ",", "MachineBasicBlock", "*", "IfMBB", ",", "MachineInstr", "&", "PHI", ")", "{"], "ground_truth": ["SmallVector", "<", "unsigned", ",", "", ">", "PHINonRegionIndices", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "rewriteRegionEntryPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43504, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "unsigned", "LinearizedSourceReg", "=", "storePHILinearizationInfo", "(", "PHI", ",", "&", "PHINonRegionIndices", ")", ";"], "ground_truth": ["replaceEntryPHI", "(", "PHI", ",", "LinearizedSourceReg", ",", "IfMBB", ",", "PHINonRegionIndices", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "rewriteRegionEntryPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43505, "Length": 22, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "for", "(", "auto", "PHII", ":", "PHIs", ")", "{", "rewriteRegionEntryPHI", "(", "Region", ",", "IfMBB", ",", "*", "PHII", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "rewriteRegionEntryPHIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43506, "Length": 19, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "void", "MachineCFGStructurizer", "::", "rewriteRegionEntryPHIs", "(", "LinearizedRegion", "*", "Region", ",", "MachineBasicBlock", "*", "IfMBB", ")", "{"], "ground_truth": ["SmallVector", "<", "MachineInstr", "*", ",", "", ">", "PHIs", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "rewriteRegionEntryPHIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43507, "Length": 23, "Cover_Rate": 0.3898305084745763} {"Template_token": ["", "replacePHI", "(", "PHI", ",", "LinearizedSourceReg", ",", "LastMerge", ",", "PHIRegionIndices", ")", ";", "replaceLiveOutRegs", "(", "PHI", ",", "PHIRegionIndices", ",", "LinearizedSourceReg", ",", "LRegion", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "rewriteRegionExitPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43508, "Length": 23, "Cover_Rate": 0.3150684931506849} {"Template_token": ["", "if", "(", "Exit", "==", "nullptr", ")", "return", ";", "collectPHIs", "(", "Exit", ",", "PHIs", ")", ";", "for", "(", "auto", "PHII", ":", "PHIs", ")", "{", "rewriteRegionExitPHI", "(", "Region", ",", "LastMerge", ",", "*", "PHII", ",", "LRegion", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "rewriteRegionExitPHIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43509, "Length": 37, "Cover_Rate": 0.5068493150684932} {"Template_token": ["", "void", "MachineCFGStructurizer", "::", "rewriteRegionExitPHIs", "(", "RegionMRT", "*", "Region", ",", "MachineBasicBlock", "*", "LastMerge", ",", "LinearizedRegion", "*", "LRegion", ")", "{"], "ground_truth": ["SmallVector", "<", "MachineInstr", "*", ",", "", ">", "PHIs", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "rewriteRegionExitPHIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43510, "Length": 27, "Cover_Rate": 0.3698630136986301} {"Template_token": ["", "bool", "MachineCFGStructurizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "(", "MF", ".", "getRegInfo", "(", ")", ")", ";", "initFallthroughMap", "(", "MF", ")", ";", "checkRegOnlyPHIInputs", "(", "MF", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "MF", ".", "dump", "(", ")", ")", ";", "Regions", "=", "&", "(", "getAnalysis", "<", "MachineRegionInfoPass", ">", "(", ")", ".", "getRegionInfo", "(", ")", ")", ";", "LLVM_DEBUG", "(", "Regions", "->", "dump", "(", ")", ")", ";", "RegionMRT", "*", "RTree", "=", "MRT", "::", "buildMRT", "(", "MF", ",", "Regions", ",", "TII", ",", "MRI", ")", ";", "setRegionMRT", "(", "RTree", ")", ";", "initializeSelectRegisters", "(", "RTree", ",", "", ",", "MRI", ",", "TII", ")", ";", "LLVM_DEBUG", "(", "RTree", "->", "dump", "(", "TRI", ")", ")", ";"], "ground_truth": ["bool", "result", "=", "structurizeRegions", "(", "RTree", ",", "true", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43511, "Length": 160, "Cover_Rate": 0.8839779005524862} {"Template_token": ["", "BBSelectRegIn", "=", "Reg", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setBBSelectRegIn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43512, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "Entry", "=", "NewEntry", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setEntry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43516, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Exit", "=", "NewExit", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43517, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "LinearizedRegion", "::", "setHasLoop", "(", "bool", "Value", ")", "{", "HasLoop", "=", "Value", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setHasLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43519, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "void", "LinearizedRegion", "::", "setHasLoop", "(", "bool", "Value", ")", "{"], "ground_truth": ["HasLoop", "=", "Value", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setHasLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43520, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "void", "setLinearizedRegion", "(", "LinearizedRegion", "*", "LinearizeRegion", ")", "{", "LRegion", "=", "LinearizeRegion", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setLinearizedRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43522, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "Parent", "=", "Region", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setParent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43523, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "void", "setParent", "(", "RegionMRT", "*", "Region", ")", "{", "Parent", "=", "Region", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setParent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43524, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "static", "void", "setPhiPred", "(", "MachineInstr", "&", "PHI", ",", "unsigned", "Index", ",", "MachineBasicBlock", "*", "NewPred", ")", "{", "PHI", ".", "getOperand", "(", "Index", "*", "", "+", "", ")", ".", "setMBB", "(", "NewPred", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setPhiPred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43525, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "RMRT", "=", "RegionTree", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setRegionMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43528, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "Succ", "=", "MBB", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43529, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "Succ", "=", "MBB", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43530, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "}", "else", "{", "SingleExternalEntryIndex", "=", "-", "", ";", "}", "}", "}", "if", "(", "SingleExternalEntryIndex", ">", "-", "", ")", "{", "*", "ReplaceReg", "=", "getPHISourceReg", "(", "PHI", ",", "SingleExternalEntryIndex", ")", ";", "Replaced", "=", "true", ";", "}", "else", "{", "MachineBasicBlock", "*", "MBB", "=", "PHI", ".", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "PHI", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "getPHIDestReg", "(", "PHI", ")", ")", ";", "if", "(", "SourceMBB", ")", "{", "MIB", ".", "addReg", "(", "CombinedSourceReg", ")", ";", "MIB", ".", "addMBB", "(", "SourceMBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "CombinedSourceReg", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "SourceMBB", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumInputs", ";", "++", "i", ")", "{", "if", "(", "isPHIRegionIndex", "(", "PHIIndices", ",", "i", ")", ")", "{", "continue", ";", "}", "unsigned", "SourceReg", "=", "getPHISourceReg", "(", "PHI", ",", "i", ")", ";", "MachineBasicBlock", "*", "SourcePred", "=", "getPHIPred", "(", "PHI", ",", "i", ")", ";", "MIB", ".", "addReg", "(", "SourceReg", ")", ";", "MIB", ".", "addMBB", "(", "SourcePred", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "SourceReg", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "SourcePred", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "shrinkPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43531, "Length": 215, "Cover_Rate": 0.6125356125356125} {"Template_token": ["", "PHILinearize", "::", "source_iterator", "PHILinearize", "::", "sources_begin", "(", "unsigned", "Reg", ")", "{", "auto", "InfoElement", "=", "findPHIInfoElement", "(", "Reg", ")", ";", "return", "phiInfoElementGetSources", "(", "InfoElement", ")", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "sources_begin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43532, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "return", "phiInfoElementGetSources", "(", "InfoElement", ")", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "sources_end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43534, "Length": 11, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "auto", "InfoElement", "=", "findPHIInfoElement", "(", "Reg", ")", ";"], "ground_truth": ["return", "phiInfoElementGetSources", "(", "InfoElement", ")", ".", "end", "(", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "sources_end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43535, "Length": 18, "Cover_Rate": 0.6} {"Template_token": ["", "static", "MachineBasicBlock", "*", "split", "(", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "(", "*", "I", ")", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "SuccMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";"], "ground_truth": ["auto", "MBBIter", "=", "++", "(", "MBB", "->", "getIterator", "(", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "split", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43536, "Length": 56, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "MachineBasicBlock", "*", "EntrySucc", "=", "split", "(", "Entry", "->", "getFirstNonPHI", "(", ")", ")", ";", "MachineBasicBlock", "*", "Exit", "=", "LRegion", "->", "getExit", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Entry", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Entry", ")", "<<", "", "<<", "printMBBReference", "(", "*", "EntrySucc", ")", "<<", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "splitEntry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43537, "Length": 56, "Cover_Rate": 0.3218390804597701} {"Template_token": ["", "auto", "MRTRegion", "=", "LRegion", "->", "getRegionMRT", "(", ")", ";", "auto", "Exit", "=", "LRegion", "->", "getExit", "(", ")", ";", "auto", "MF", "=", "Exit", "->", "getParent", "(", ")", ";", "auto", "Succ", "=", "MRTRegion", "->", "getSucc", "(", ")", ";", "auto", "NewExit", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "auto", "AfterExitIter", "=", "Exit", "->", "getIterator", "(", ")", ";", "AfterExitIter", "++", ";", "MF", "->", "insert", "(", "AfterExitIter", ",", "NewExit", ")", ";", "Exit", "->", "removeSuccessor", "(", "Succ", ")", ";", "Exit", "->", "addSuccessor", "(", "NewExit", ")", ";", "NewExit", "->", "addSuccessor", "(", "Succ", ")", ";", "insertUnconditionalBranch", "(", "NewExit", ",", "Succ", ")", ";", "LRegion", "->", "addMBB", "(", "NewExit", ")", ";", "LRegion", "->", "setExit", "(", "NewExit", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NewExit", "->", "getNumber", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "&", "II", ":", "*", "Succ", ")", "{"], "ground_truth": ["MachineInstr", "&", "Instr", "=", "II", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "splitExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43538, "Length": 141, "Cover_Rate": 0.6438356164383562} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "PHIRegionIndices", ";", "getPHIRegionIndices", "(", "LRegion", ",", "PHI", ",", "PHIRegionIndices", ")", ";", "assert", "(", "PHIRegionIndices", ".", "size", "(", ")", "==", "", ")", ";", "unsigned", "RegionIndex", "=", "PHIRegionIndices", "[", "", "]", ";", "unsigned", "RegionSourceReg", "=", "getPHISourceReg", "(", "PHI", ",", "RegionIndex", ")", ";", "MachineBasicBlock", "*", "RegionSourceMBB", "=", "getPHIPred", "(", "PHI", ",", "RegionIndex", ")", ";", "unsigned", "PHIDest", "=", "getPHIDestReg", "(", "PHI", ")", ";", "unsigned", "PHISource", "=", "PHIDest", ";", "unsigned", "ReplaceReg", ";", "if", "(", "shrinkPHI", "(", "PHI", ",", "PHIRegionIndices", ",", "&", "ReplaceReg", ")", ")", "{", "PHISource", "=", "ReplaceReg", ";", "}", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "PHIDest", ")", ";", "unsigned", "NewDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "LRegion", "->", "replaceRegisterInsideRegion", "(", "PHIDest", ",", "NewDestReg", ",", "false", ",", "MRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "EntrySucc", ",", "EntrySucc", "->", "instr_begin", "(", ")", ",", "PHI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "NewDestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "NewDestReg", ",", "TRI", ")", "<<", "", ")", ";", "MIB", ".", "addReg", "(", "PHISource", ")", ";", "MIB", ".", "addMBB", "(", "Entry", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "PHISource", ",", "TRI", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Entry", ")", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "RegionSourceReg", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "splitLoopPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43539, "Length": 219, "Cover_Rate": 0.7963636363636364} {"Template_token": ["", "void", "MachineCFGStructurizer", "::", "splitLoopPHIs", "(", "MachineBasicBlock", "*", "Entry", ",", "MachineBasicBlock", "*", "EntrySucc", ",", "LinearizedRegion", "*", "LRegion", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "PHIs", ";", "collectPHIs", "(", "Entry", ",", "PHIs", ")", ";", "for", "(", "auto", "PHII", ":", "PHIs", ")", "{", "splitLoopPHI", "(", "*", "PHII", ",", "Entry", ",", "EntrySucc", ",", "LRegion", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "splitLoopPHIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43540, "Length": 56, "Cover_Rate": 1.0} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "PHIs", ";", "collectPHIs", "(", "Entry", ",", "PHIs", ")", ";", "for", "(", "auto", "PHII", ":", "PHIs", ")", "{", "splitLoopPHI", "(", "*", "PHII", ",", "Entry", ",", "EntrySucc", ",", "LRegion", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "splitLoopPHIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43541, "Length": 38, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "if", "(", "PHIInfo", ".", "isSource", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "else", "{", "for", "(", "auto", "&", "UI", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "if", "(", "UI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "else", "{", "MachineInstr", "*", "UseInstr", "=", "UI", ".", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "UseInstr", "->", "getIterator", "(", ")", ",", "MIE", "=", "UseInstr", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "MII", "!=", "MIE", ";", "++", "MII", ")", "{", "if", "(", "(", "&", "(", "*", "MII", ")", ")", "==", "DefInstr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";"], "ground_truth": ["addLiveOut", "(", "Reg", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storeLiveOutReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43542, "Length": 178, "Cover_Rate": 0.7295081967213115} {"Template_token": ["", "if", "(", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "if", "(", "PHIInfo", ".", "isSource", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "else", "{", "for", "(", "auto", "&", "UI", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "if", "(", "UI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "else", "{", "MachineInstr", "*", "UseInstr", "=", "UI", ".", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "UseInstr", "->", "getIterator", "(", ")", ",", "MIE", "=", "UseInstr", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "MII", "!=", "MIE", ";", "++", "MII", ")", "{", "if", "(", "(", "&", "(", "*", "MII", ")", ")", "==", "DefInstr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "addLiveOut", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storeLiveOutReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43543, "Length": 207, "Cover_Rate": 0.8483606557377049} {"Template_token": ["", "void", "LinearizedRegion", "::", "storeLiveOutRegRegion", "(", "RegionMRT", "*", "Region", ",", "unsigned", "Reg", ",", "MachineInstr", "*", "DefInstr", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "PHILinearize", "&", "PHIInfo", ")", "{", "if", "(", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storeLiveOutRegRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43544, "Length": 59, "Cover_Rate": 0.4645669291338583} {"Template_token": ["", "void", "LinearizedRegion", "::", "storeLiveOutRegRegion", "(", "RegionMRT", "*", "Region", ",", "unsigned", "Reg", ",", "MachineInstr", "*", "DefInstr", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "PHILinearize", "&", "PHIInfo", ")", "{", "if", "(", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "for", "(", "auto", "&", "UI", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "if", "(", "!", "Region", "->", "contains", "(", "UI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "void", "*", ")", "Region", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storeLiveOutRegRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43545, "Length": 118, "Cover_Rate": 0.9291338582677166} {"Template_token": ["", "for", "(", "auto", "CI", ":", "*", "Children", ")", "{", "if", "(", "CI", "->", "isMBB", "(", ")", ")", "{", "auto", "MBB", "=", "CI", "->", "getMBBMRT", "(", ")", "->", "getMBB", "(", ")", ";", "storeMBBLiveOuts", "(", "MBB", ",", "MRI", ",", "TRI", ",", "PHIInfo", ",", "TopRegion", ")", ";", "}", "else", "{", "LinearizedRegion", "*", "SubRegion", "=", "CI", "->", "getRegionMRT", "(", ")", "->", "getLinearizedRegion", "(", ")", ";", "for", "(", "auto", "MBBI", ":", "SubRegion", "->", "MBBs", ")", "{", "storeMBBLiveOuts", "(", "MBBI", ",", "MRI", ",", "TRI", ",", "PHIInfo", ",", "TopRegion", ")", ";", "}", "}", "}", "if", "(", "CurrentTopRegion", "==", "nullptr", ")", "{", "auto", "Succ", "=", "Region", "->", "getSucc", "(", ")", ";", "for", "(", "auto", "&", "II", ":", "*", "Succ", ")", "{"], "ground_truth": ["if", "(", "II", ".", "isPHI", "(", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storeLiveOuts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43546, "Length": 122, "Cover_Rate": 0.4357142857142857} {"Template_token": ["", "}", "else", "{", "LinearizedRegion", "*", "SubRegion", "=", "CI", "->", "getRegionMRT", "(", ")", "->", "getLinearizedRegion", "(", ")", ";", "for", "(", "auto", "MBBI", ":", "SubRegion", "->", "MBBs", ")", "{", "storeMBBLiveOuts", "(", "MBBI", ",", "MRI", ",", "TRI", ",", "PHIInfo", ",", "TopRegion", ")", ";", "}", "}", "}", "if", "(", "CurrentTopRegion", "==", "nullptr", ")", "{", "auto", "Succ", "=", "Region", "->", "getSucc", "(", ")", ";", "for", "(", "auto", "&", "II", ":", "*", "Succ", ")", "{", "if", "(", "II", ".", "isPHI", "(", ")", ")", "{", "MachineInstr", "&", "PHI", "=", "II", ";"], "ground_truth": ["int", "numPreds", "=", "getPHINumInputs", "(", "PHI", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storeLiveOuts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43547, "Length": 92, "Cover_Rate": 0.32857142857142857} {"Template_token": ["", "void", "LinearizedRegion", "::", "storeMBBLiveOuts", "(", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "PHILinearize", "&", "PHIInfo", ",", "RegionMRT", "*", "TopRegion", ")", "{", "for", "(", "auto", "&", "II", ":", "*", "MBB", ")", "{", "for", "(", "auto", "&", "RI", ":", "II", ".", "defs", "(", ")", ")", "{", "storeLiveOutRegRegion", "(", "TopRegion", ",", "RI", ".", "getReg", "(", ")", ",", "RI", ".", "getParent", "(", ")", ",", "MRI", ",", "TRI", ",", "PHIInfo", ")", ";", "}", "for", "(", "auto", "&", "IRI", ":", "II", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "IRI", ".", "isDef", "(", ")", ")", "{"], "ground_truth": ["storeLiveOutRegRegion", "(", "TopRegion", ",", "IRI", ".", "getReg", "(", ")", ",", "IRI", ".", "getParent", "(", ")", ",", "MRI", ",", "TRI", ",", "PHIInfo", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storeMBBLiveOuts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43548, "Length": 120, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "void", "LinearizedRegion", "::", "storeMBBLiveOuts", "(", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "PHILinearize", "&", "PHIInfo", ",", "RegionMRT", "*", "TopRegion", ")", "{", "for", "(", "auto", "&", "II", ":", "*", "MBB", ")", "{", "for", "(", "auto", "&", "RI", ":", "II", ".", "defs", "(", ")", ")", "{", "storeLiveOutRegRegion", "(", "TopRegion", ",", "RI", ".", "getReg", "(", ")", ",", "RI", ".", "getParent", "(", ")", ",", "MRI", ",", "TRI", ",", "PHIInfo", ")", ";", "}", "for", "(", "auto", "&", "IRI", ":", "II", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "IRI", ".", "isDef", "(", ")", ")", "{", "storeLiveOutRegRegion", "(", "TopRegion", ",", "IRI", ".", "getReg", "(", ")", ",", "IRI", ".", "getParent", "(", ")", ",", "MRI", ",", "TRI", ",", "PHIInfo", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storeMBBLiveOuts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43549, "Length": 122, "Cover_Rate": 0.9838709677419355} {"Template_token": ["", "unsigned", "MachineCFGStructurizer", "::", "storePHILinearizationInfo", "(", "MachineInstr", "&", "PHI", ",", "SmallVector", "<", "unsigned", ",", "", ">", "*", "RegionIndices", ")", "{", "unsigned", "DestReg", "=", "getPHIDestReg", "(", "PHI", ")", ";", "unsigned", "LinearizeDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "MRI", "->", "getRegClass", "(", "DestReg", ")", ")", ";", "PHIInfo", ".", "addDest", "(", "LinearizeDestReg", ",", "PHI", ".", "getDebugLoc", "(", ")", ")", ";", "storePHILinearizationInfoDest", "(", "LinearizeDestReg", ",", "PHI", ",", "RegionIndices", ")", ";"], "ground_truth": ["return", "LinearizeDestReg", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storePHILinearizationInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43550, "Length": 67, "Cover_Rate": 0.9852941176470589} {"Template_token": ["", "unsigned", "LinearizeDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "MRI", "->", "getRegClass", "(", "DestReg", ")", ")", ";", "PHIInfo", ".", "addDest", "(", "LinearizeDestReg", ",", "PHI", ".", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["storePHILinearizationInfoDest", "(", "LinearizeDestReg", ",", "PHI", ",", "RegionIndices", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storePHILinearizationInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43551, "Length": 37, "Cover_Rate": 0.5441176470588235} {"Template_token": ["", "for", "(", "auto", "i", ":", "*", "RegionIndices", ")", "{", "PHIInfo", ".", "addSource", "(", "LDestReg", ",", "getPHISourceReg", "(", "PHI", ",", "i", ")", ",", "getPHIPred", "(", "PHI", ",", "i", ")", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storePHILinearizationInfoDest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43552, "Length": 34, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "for", "(", "auto", "i", ":", "*", "RegionIndices", ")", "{", "PHIInfo", ".", "addSource", "(", "LDestReg", ",", "getPHISourceReg", "(", "PHI", ",", "i", ")", ",", "getPHIPred", "(", "PHI", ",", "i", ")", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storePHILinearizationInfoDest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43553, "Length": 34, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "unsigned", "BBSelectRegIn", ";", "unsigned", "BBSelectRegOut", ";", "for", "(", "auto", "CI", "=", "Children", "->", "begin", "(", ")", ",", "CE", "=", "Children", "->", "end", "(", ")", ";", "CI", "!=", "CE", ";", "++", "CI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "LRegion", "->", "print", "(", "dbgs", "(", ")", ",", "TRI", ")", ")", ";", "auto", "CNI", "=", "CI", ";", "++", "CNI", ";", "MRT", "*", "Child", "=", "(", "*", "CI", ")", ";", "if", "(", "Child", "->", "isRegion", "(", ")", ")", "{", "LinearizedRegion", "*", "InnerLRegion", "=", "Child", "->", "getRegionMRT", "(", ")", "->", "getLinearizedRegion", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "InnerLRegion", "->", "print", "(", "dbgs", "(", ")", ",", "TRI", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "InnerEntry", "=", "InnerLRegion", "->", "getEntry", "(", ")", ";", "if", "(", "(", "&", "(", "*", "(", "InnerEntry", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", ")", ")", "==", "InnerEntry", ")", "{", "unsigned", "OuterSelect", "=", "InnerLRegion", "->", "getBBSelectRegOut", "(", ")", ";", "unsigned", "InnerSelectReg", "=", "InnerLRegion", "->", "getRegionMRT", "(", ")", "->", "getInnerOutputRegister", "(", ")", ";", "replaceRegisterWith", "(", "InnerSelectReg", ",", "OuterSelect", ")", ",", "resolvePHIInfos", "(", "InnerEntry", ")", ";", "if", "(", "!", "InnerLRegion", "->", "getExit", "(", ")", "->", "isSuccessor", "(", "CurrentMerge", ")", ")", "InnerLRegion", "->", "getExit", "(", ")", "->", "addSuccessor", "(", "CurrentMerge", ")", ";", "continue", ";", "}", "BBSelectRegOut", "=", "Child", "->", "getBBSelectRegOut", "(", ")", ";", "BBSelectRegIn", "=", "Child", "->", "getBBSelectRegIn", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "BBSelectRegIn", ",", "TRI", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "BBSelectRegOut", ",", "TRI", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "IfEnd", "=", "CurrentMerge", ";", "CurrentMerge", "=", "createIfRegion", "(", "CurrentMerge", ",", "InnerLRegion", ",", "LRegion", ",", "Child", "->", "getRegionMRT", "(", ")", "->", "getEntry", "(", ")", ",", "BBSelectRegIn", ",", "BBSelectRegOut", ")", ";", "TII", "->", "convertNonUniformIfRegion", "(", "CurrentMerge", ",", "IfEnd", ")", ";", "}", "else", "{", "MachineBasicBlock", "*", "MBB", "=", "Child", "->", "getMBBMRT", "(", ")", "->", "getMBB", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "if", "(", "MBB", "==", "getSingleExitNode", "(", "*", "(", "MBB", "->", "getParent", "(", ")", ")", ")", ")", "{", "continue", ";", "}", "BBSelectRegOut", "=", "Child", "->", "getBBSelectRegOut", "(", ")", ";", "BBSelectRegIn", "=", "Child", "->", "getBBSelectRegIn", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "BBSelectRegIn", ",", "TRI", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "BBSelectRegOut", ",", "TRI", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "IfEnd", "=", "CurrentMerge", ";", "CurrentMerge", "=", "createIfRegion", "(", "CurrentMerge", ",", "MBB", ",", "LRegion", ",", "BBSelectRegIn", ",", "BBSelectRegOut", ")", ";", "if", "(", "CurrentMerge", ")", "{", "TII", "->", "convertNonUniformIfRegion", "(", "CurrentMerge", ",", "IfEnd", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "structurizeComplexRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43554, "Length": 479, "Cover_Rate": 0.5369955156950673} {"Template_token": ["", "return", "true", ";", "}", "else", "if", "(", "regionIsSequence", "(", "Region", ")", ")", "{", "fixupRegionExits", "(", "Region", ")", ";", "return", "false", ";", "}", "else", "{"], "ground_truth": ["structurizeComplexRegion", "(", "Region", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "structurizeRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43555, "Length": 29, "Cover_Rate": 0.4915254237288136} {"Template_token": ["", "for", "(", "auto", "CI", ":", "*", "Children", ")", "{", "if", "(", "CI", "->", "isRegion", "(", ")", ")", "{", "Changed", "|=", "structurizeRegions", "(", "CI", "->", "getRegionMRT", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "structurizeRegions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43556, "Length": 32, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "auto", "Children", "=", "Region", "->", "getChildren", "(", ")", ";", "for", "(", "auto", "CI", ":", "*", "Children", ")", "{"], "ground_truth": ["if", "(", "CI", "->", "isRegion", "(", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "structurizeRegions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43557, "Length": 32, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "MachineBasicBlock", "*", "Entry", "=", "Region", "->", "getEntry", "(", ")", ";", "MachineBasicBlock", "*", "Exit", "=", "Region", "->", "getExit", "(", ")", ";", "TII", "->", "convertNonUniformIfRegion", "(", "Entry", ",", "Exit", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "transformSimpleIfRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43558, "Length": 30, "Cover_Rate": 0.75} {"Template_token": ["", "}", "for", "(", "auto", "CI", ":", "Children", ")", "{"], "ground_truth": ["delete", "&", "(", "*", "CI", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "~RegionMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43559, "Length": 16, "Cover_Rate": 0.5} {"Template_token": ["", "for", "(", "auto", "CI", ":", "Children", ")", "{"], "ground_truth": ["delete", "&", "(", "*", "CI", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "~RegionMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43560, "Length": 15, "Cover_Rate": 0.46875} {"Template_token": ["", "MachineFunction", "::", "MachineFunction", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunctionInfo", "(", ")", ",", "ShaderType", "(", "ShaderType", "::", "COMPUTE", ")", ",", "LDSSize", "(", "", ")", ",", "ABIArgOffset", "(", "", ")", ",", "ScratchSize", "(", "", ")", ",", "IsKernel", "(", "true", ")", "{", "ShaderType", "=", "", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction (2)", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43562, "Length": 54, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "void", "MachineFunction", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction (2)", "Func": "anchor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43563, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "MachineFunction", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction (2)", "Func": "anchor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43564, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getShaderType", "(", ")", "const", "{", "return", "ShaderType", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction (2)", "Func": "getShaderType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43565, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getShaderType", "(", ")", "const", "{"], "ground_truth": ["return", "ShaderType", ";"], "File": "AMDGPUMachineFunction (2)", "Func": "getShaderType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43566, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isKernel", "(", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction (2)", "Func": "isKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43567, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction (2)", "Func": "isKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43568, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "auto", "Entry", "=", "LocalMemoryObjects", ".", "insert", "(", "std", "::", "make_pair", "(", "&", "GV", ",", "", ")", ")", ";", "if", "(", "!", "Entry", ".", "second", ")", "return", "Entry", ".", "first", "->", "second", ";", "Align", "Alignment", "=", "DL", ".", "getValueOrABITypeAlignment", "(", "GV", ".", "getAlign", "(", ")", ",", "GV", ".", "getValueType", "(", ")", ")", ";", "unsigned", "Offset", ";", "if", "(", "GV", ".", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "Offset", "=", "StaticLDSSize", "=", "alignTo", "(", "StaticLDSSize", ",", "Alignment", ")", ";", "StaticLDSSize", "+=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "LDSSize", "=", "alignTo", "(", "StaticLDSSize", ",", "DynLDSAlign", ")", ";", "}", "else", "{", "assert", "(", "GV", ".", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", "&&", "", ")", ";", "Offset", "=", "StaticGDSSize", "=", "alignTo", "(", "StaticGDSSize", ",", "Alignment", ")", ";", "StaticGDSSize", "+=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "GDSSize", "=", "StaticGDSSize", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction10", "Func": "allocateLDSGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43569, "Length": 148, "Cover_Rate": 0.8409090909090909} {"Template_token": ["", "const", "Module", "*", "M", "=", "F", ".", "getParent", "(", ")", ";", "if", "(", "isModuleEntryFunction", "(", ")", ")", "{", "const", "GlobalVariable", "*", "GV", "=", "M", "->", "getNamedGlobal", "(", "", ")", ";", "if", "(", "GV", "&&", "!", "canElideModuleLDS", "(", "F", ")", ")", "{", "unsigned", "Offset", "=", "allocateLDSGlobal", "(", "M", "->", "getDataLayout", "(", ")", ",", "*", "GV", ")", ";", "(", "void", ")", "Offset", ";", "assert", "(", "Offset", "==", "", "&&", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction10", "Func": "allocateModuleLDSGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43570, "Length": 72, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "F", ".", "hasFnAttribute", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction10", "Func": "canElideModuleLDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43572, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "Align", "Alignment", "=", "DL", ".", "getValueOrABITypeAlignment", "(", "GV", ".", "getAlign", "(", ")", ",", "GV", ".", "getValueType", "(", ")", ")", ";", "if", "(", "Alignment", "<=", "DynLDSAlign", ")", "return", ";", "LDSSize", "=", "alignTo", "(", "StaticLDSSize", ",", "Alignment", ")", ";"], "ground_truth": ["DynLDSAlign", "=", "Alignment", ";"], "File": "AMDGPUMachineFunction10", "Func": "setDynLDSAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43574, "Length": 41, "Cover_Rate": 0.5394736842105263} {"Template_token": ["", "uint64_t", "allocateKernArg", "(", "uint64_t", "Size", ",", "unsigned", "Align", ")", "{", "assert", "(", "isPowerOf2_32", "(", "Align", ")", ")", ";"], "ground_truth": ["KernArgSize", "=", "alignTo", "(", "KernArgSize", ",", "Align", ")", ";"], "File": "AMDGPUMachineFunction13", "Func": "allocateKernArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43575, "Length": 27, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "assert", "(", "isPowerOf2_32", "(", "Align", ")", ")", ";", "KernArgSize", "=", "alignTo", "(", "KernArgSize", ",", "Align", ")", ";", "uint64_t", "Result", "=", "KernArgSize", ";", "KernArgSize", "+=", "Size", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "Align", ",", "MaxKernArgAlign", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "AMDGPUMachineFunction13", "Func": "allocateKernArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43576, "Length": 40, "Cover_Rate": 0.7843137254901961} {"Template_token": ["", "unsigned", "MachineFunction", "::", "allocateLDSGlobal", "(", "const", "DataLayout", "&", "DL", ",", "const", "GlobalVariable", "&", "GV", ")", "{", "auto", "Entry", "=", "LocalMemoryObjects", ".", "insert", "(", "std", "::", "make_pair", "(", "&", "GV", ",", "", ")", ")", ";", "if", "(", "!", "Entry", ".", "second", ")", "return", "Entry", ".", "first", "->", "second", ";", "Align", "Alignment", "=", "DL", ".", "getValueOrABITypeAlignment", "(", "GV", ".", "getAlign", "(", ")", ",", "GV", ".", "getValueType", "(", ")", ")", ";", "unsigned", "Offset", "=", "StaticLDSSize", "=", "alignTo", "(", "StaticLDSSize", ",", "Alignment", ")", ";", "Entry", ".", "first", "->", "second", "=", "Offset", ";", "StaticLDSSize", "+=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "LDSSize", "=", "alignTo", "(", "StaticLDSSize", ",", "DynLDSAlign", ")", ";", "return", "Offset", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction13", "Func": "allocateLDSGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43577, "Length": 114, "Cover_Rate": 1.0} {"Template_token": ["", "const", "GlobalVariable", "*", "GV", "=", "M", "->", "getNamedGlobal", "(", "", ")", ";", "if", "(", "GV", ")", "{", "unsigned", "Offset", "=", "allocateLDSGlobal", "(", "M", "->", "getDataLayout", "(", ")", ",", "*", "GV", ")", ";"], "ground_truth": ["(", "void", ")", "Offset", ";"], "File": "AMDGPUMachineFunction13", "Func": "allocateModuleLDSGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43578, "Length": 37, "Cover_Rate": 0.5522388059701493} {"Template_token": ["", "MachineFunction", "::", "MachineFunction", "(", "const", "MachineFunction", "&", "MF", ")", ":", "Mode", "(", "MF", ".", "getFunction", "(", ")", ")", ",", "IsEntryFunction", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "IsModuleEntryFunction", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", "{", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "MF", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "Attribute", "MemBoundAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "MemoryBound", "=", "MemBoundAttr", ".", "getValueAsBool", "(", ")", ";", "Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";"], "ground_truth": ["WaveLimiter", "=", "WaveLimitAttr", ".", "getValueAsBool", "(", ")", ";"], "File": "AMDGPUMachineFunction13", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43579, "Length": 123, "Cover_Rate": 0.75} {"Template_token": ["", "return", "ABIArgOffset", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction13", "Func": "getABIArgOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43580, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "KernArgSize", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction13", "Func": "getKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43581, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "uint64_t", "getKernArgSize", "(", ")", "const", "{"], "ground_truth": ["return", "KernArgSize", ";"], "File": "AMDGPUMachineFunction13", "Func": "getKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43582, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getLDSSize", "(", ")", "const", "{"], "ground_truth": ["return", "LDSSize", ";"], "File": "AMDGPUMachineFunction13", "Func": "getLDSSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43583, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "MaxKernArgAlign", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction13", "Func": "getMaxKernArgAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43585, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isKernel", "(", ")", "const", "{", "return", "IsKernel", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction13", "Func": "isKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43586, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "IsKernel", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction13", "Func": "isKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43587, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "void", "setABIArgOffset", "(", "unsigned", "NewOffset", ")", "{"], "ground_truth": ["ABIArgOffset", "=", "NewOffset", ";"], "File": "AMDGPUMachineFunction13", "Func": "setABIArgOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43588, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "unsigned", "Offset", "=", "LDSSize", "=", "alignTo", "(", "LDSSize", ",", "Align", ")", ";", "Entry", ".", "first", "->", "second", "=", "Offset", ";"], "ground_truth": ["LDSSize", "+=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";"], "File": "AMDGPUMachineFunction14", "Func": "allocateLDSGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43590, "Length": 61, "Cover_Rate": 0.5398230088495575} {"Template_token": ["", "unsigned", "Offset", "=", "LDSSize", "=", "alignTo", "(", "LDSSize", ",", "Align", ")", ";", "Entry", ".", "first", "->", "second", "=", "Offset", ";", "LDSSize", "+=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "return", "Offset", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction14", "Func": "allocateLDSGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43591, "Length": 37, "Cover_Rate": 0.3274336283185841} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "auto", "*", "Resolver", "=", "MF", ".", "getMMI", "(", ")", ".", "getResolver", "(", ")", ")", "{", "if", "(", "PerfHintAnalysis", "*", "PHA", "=", "static_cast", "<", "PerfHintAnalysis", "*", ">", "(", "Resolver", "->", "getAnalysisIfAvailable", "(", "&", "PerfHintAnalysisID", ",", "true", ")", ")", ")", "{"], "ground_truth": ["MemoryBound", "=", "PHA", "->", "isMemoryBound", "(", "&", "F", ")", ";"], "File": "AMDGPUMachineFunction14", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43592, "Length": 62, "Cover_Rate": 0.3147208121827411} {"Template_token": ["", "MachineFunctionInfo", "(", ")", ",", "LocalMemoryObjects", "(", ")", ",", "ExplicitKernArgSize", "(", "", ")", ",", "MaxKernArgAlign", "(", "", ")", ",", "LDSSize", "(", "", ")", ",", "IsEntryFunction", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", ",", "MemoryBound", "(", "false", ")", ",", "WaveLimiter", "(", "false", ")", "{", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "MF", ")", ";"], "ground_truth": ["const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "File": "AMDGPUMachineFunction14", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43593, "Length": 85, "Cover_Rate": 0.43147208121827413} {"Template_token": ["", "MachineFunctionInfo", "(", ")", ",", "LocalMemoryObjects", "(", ")", ",", "KernArgSize", "(", "", ")", ",", "MaxKernArgAlign", "(", "", ")", ",", "LDSSize", "(", "", ")", ",", "ABIArgOffset", "(", "", ")", ",", "IsKernel", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction15", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43595, "Length": 60, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "DynLDSAlign", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction15", "Func": "getDynLDSAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43596, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "uint32_t", "getLDSSize", "(", ")", "const", "{"], "ground_truth": ["return", "LDSSize", ";"], "File": "AMDGPUMachineFunction15", "Func": "getLDSSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43600, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "MaxKernArgAlign", ".", "value", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction15", "Func": "getMaxKernArgAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43601, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "MaxKernArgAlign", ".", "value", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction15", "Func": "getMaxKernArgAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43602, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "", "getMode", "(", ")", "const", "{", "return", "Mode", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction15", "Func": "getMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43603, "Length": 10, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "bool", "hasNoSignedZerosFPMath", "(", ")", "const", "{"], "ground_truth": ["return", "NoSignedZerosFPMath", ";"], "File": "AMDGPUMachineFunction15", "Func": "hasNoSignedZerosFPMath", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43605, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasNoSignedZerosFPMath", "(", ")", "const", "{"], "ground_truth": ["return", "NoSignedZerosFPMath", ";"], "File": "AMDGPUMachineFunction15", "Func": "hasNoSignedZerosFPMath", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43606, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isMemoryBound", "(", ")", "const", "{"], "ground_truth": ["return", "MemoryBound", ";"], "File": "AMDGPUMachineFunction15", "Func": "isMemoryBound", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43608, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "MemoryBound", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction15", "Func": "isMemoryBound", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43609, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "WaveLimiter", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction15", "Func": "needsWaveLimiter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43611, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "WaveLimiter", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction15", "Func": "needsWaveLimiter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43612, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "MachineFunction", "::", "MachineFunction", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunctionInfo", "(", ")", ",", "Mode", "(", "MF", ".", "getFunction", "(", ")", ")", ",", "IsEntryFunction", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "IsModuleEntryFunction", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", "{", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "MF", ")", ";"], "ground_truth": ["const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "File": "AMDGPUMachineFunction16", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43613, "Length": 91, "Cover_Rate": 0.4945652173913043} {"Template_token": ["", "Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "WaveLimiter", "=", "WaveLimitAttr", ".", "isStringAttribute", "(", ")", "&&", "WaveLimitAttr", ".", "getValueAsString", "(", ")", "==", "", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";"], "ground_truth": ["if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "ExplicitKernArgSize", "=", "ST", ".", "getExplicitKernArgSize", "(", "F", ",", "MaxKernArgAlign", ")", ";"], "File": "AMDGPUMachineFunction16", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43614, "Length": 62, "Cover_Rate": 0.33695652173913043} {"Template_token": ["", "MachineFunctionInfo", "(", ")", ",", "LocalMemoryObjects", "(", ")", ",", "ExplicitKernArgSize", "(", "", ")", ",", "LDSSize", "(", "", ")", ",", "Mode", "(", "MF", ".", "getFunction", "(", ")", ",", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "IsEntryFunction", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", ",", "MemoryBound", "(", "false", ")", ",", "WaveLimiter", "(", "false", ")", "{", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "MF", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "Attribute", "MemBoundAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "MemoryBound", "=", "MemBoundAttr", ".", "isStringAttribute", "(", ")", "&&", "MemBoundAttr", ".", "getValueAsString", "(", ")", "==", "", ";", "Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "WaveLimiter", "=", "WaveLimitAttr", ".", "isStringAttribute", "(", ")", "&&", "WaveLimitAttr", ".", "getValueAsString", "(", ")", "==", "", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";"], "ground_truth": ["if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "ExplicitKernArgSize", "=", "ST", ".", "getExplicitKernArgSize", "(", "F", ",", "MaxKernArgAlign", ")", ";"], "File": "AMDGPUMachineFunction19", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43615, "Length": 186, "Cover_Rate": 0.9346733668341709} {"Template_token": ["", "MachineFunction", "::", "MachineFunction", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunctionInfo", "(", ")", ",", "LocalMemoryObjects", "(", ")", ",", "ExplicitKernArgSize", "(", "", ")", ",", "LDSSize", "(", "", ")", ",", "Mode", "(", "MF", ".", "getFunction", "(", ")", ",", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "IsEntryFunction", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", ",", "MemoryBound", "(", "false", ")", ",", "WaveLimiter", "(", "false", ")", "{"], "ground_truth": ["const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "MF", ")", ";"], "File": "AMDGPUMachineFunction19", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43616, "Length": 97, "Cover_Rate": 0.48743718592964824} {"Template_token": ["", "Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "WaveLimiter", "=", "WaveLimitAttr", ".", "isStringAttribute", "(", ")", "&&", "WaveLimitAttr", ".", "getValueAsString", "(", ")", "==", "", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "ExplicitKernArgSize", "=", "ST", ".", "getExplicitKernArgSize", "(", "F", ",", "MaxKernArgAlign", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction20", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43617, "Length": 63, "Cover_Rate": 0.34806629834254144} {"Template_token": ["", "MemoryBound", "=", "MemBoundAttr", ".", "getValueAsBool", "(", ")", ";", "Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "WaveLimiter", "=", "WaveLimitAttr", ".", "getValueAsBool", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";"], "ground_truth": ["if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "ExplicitKernArgSize", "=", "ST", ".", "getExplicitKernArgSize", "(", "F", ",", "MaxKernArgAlign", ")", ";"], "File": "AMDGPUMachineFunction21", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43618, "Length": 62, "Cover_Rate": 0.36904761904761907} {"Template_token": ["", "Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "WaveLimiter", "=", "WaveLimitAttr", ".", "getValueAsBool", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "ExplicitKernArgSize", "=", "ST", ".", "getExplicitKernArgSize", "(", "F", ",", "MaxKernArgAlign", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction21", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43619, "Length": 55, "Cover_Rate": 0.3273809523809524} {"Template_token": ["", "MachineFunctionInfo", "(", ")", ",", "LocalMemoryObjects", "(", ")", ",", "KernArgSize", "(", "", ")", ",", "MaxKernArgAlign", "(", "", ")", ",", "LDSSize", "(", "", ")", ",", "ABIArgOffset", "(", "", ")", ",", "IsEntryFunction", "(", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction22", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43620, "Length": 58, "Cover_Rate": 0.8285714285714286} {"Template_token": ["", "uint64_t", "Result", "=", "ExplicitKernArgSize", ";", "ExplicitKernArgSize", "+=", "Size", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "Align", ",", "MaxKernArgAlign", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction24", "Func": "allocateKernArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43623, "Length": 24, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "unsigned", "Offset", "=", "allocateLDSGlobal", "(", "M", "->", "getDataLayout", "(", ")", ",", "*", "GV", ")", ";", "(", "void", ")", "Offset", ";", "assert", "(", "Offset", "==", "", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction24", "Func": "allocateModuleLDSGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43624, "Length": 30, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "MachineFunction", "::", "MachineFunction", "(", "const", "MachineFunction", "&", "MF", ")", ":"], "ground_truth": ["MachineFunctionInfo", "(", ")", ",", "LocalMemoryObjects", "(", ")", ",", "KernArgSize", "(", "", ")", ",", "MaxKernArgAlign", "(", "", ")", ",", "LDSSize", "(", "", ")", ",", "ABIArgOffset", "(", "", ")", ",", "IsEntryFunction", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", "{"], "File": "AMDGPUMachineFunction27", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43625, "Length": 67, "Cover_Rate": 0.9571428571428572} {"Template_token": ["", "if", "(", "A", ".", "isStringAttribute", "(", ")", ")", "{", "StringRef", "Str", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "ShaderType", ")", ")", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction29", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43626, "Length": 36, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "Attribute", "A", "=", "MF", ".", "getFunction", "(", ")", "->", "getFnAttribute", "(", "ShaderTypeAttribute", ")", ";", "if", "(", "A", ".", "isStringAttribute", "(", ")", ")", "{", "StringRef", "Str", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "", ",", "ShaderType", ")", ")", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction29", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43627, "Length": 50, "Cover_Rate": 0.5813953488372093} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "Attribute", "MemBoundAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "MemoryBound", "=", "MemBoundAttr", ".", "isStringAttribute", "(", ")", "&&", "MemBoundAttr", ".", "getValueAsString", "(", ")", "==", "", ";", "Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "WaveLimiter", "=", "WaveLimitAttr", ".", "isStringAttribute", "(", ")", "&&", "WaveLimitAttr", ".", "getValueAsString", "(", ")", "==", "", ";"], "ground_truth": ["CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";"], "File": "AMDGPUMachineFunction2", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43628, "Length": 74, "Cover_Rate": 0.3894736842105263} {"Template_token": ["", "MachineFunctionInfo", "(", ")", ",", "LocalMemoryObjects", "(", ")", ",", "ExplicitKernArgSize", "(", "", ")", ",", "LDSSize", "(", "", ")", ",", "Mode", "(", "MF", ".", "getFunction", "(", ")", ")", ",", "IsEntryFunction", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", ",", "MemoryBound", "(", "false", ")", ",", "WaveLimiter", "(", "false", ")", "{"], "ground_truth": ["const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "MF", ")", ";"], "File": "AMDGPUMachineFunction2", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43629, "Length": 78, "Cover_Rate": 0.4105263157894737} {"Template_token": ["", "MachineFunction", "::", "MachineFunction", "(", "const", "MachineFunction", "&", "MF", ")", ":"], "ground_truth": ["MachineFunctionInfo", "(", ")", ",", "LocalMemoryObjects", "(", ")", ",", "KernArgSize", "(", "", ")", ",", "MaxKernArgAlign", "(", "", ")", ",", "LDSSize", "(", "", ")", ",", "ABIArgOffset", "(", "", ")", ",", "IsEntryFunction", "(", "isEntryFunctionCC", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", "{"], "File": "AMDGPUMachineFunction30", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43631, "Length": 67, "Cover_Rate": 0.9852941176470589} {"Template_token": ["", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction30", "Func": "isEntryFunctionCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43632, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "auto", "Entry", "=", "LocalMemoryObjects", ".", "insert", "(", "std", "::", "make_pair", "(", "&", "GV", ",", "", ")", ")", ";", "if", "(", "!", "Entry", ".", "second", ")", "return", "Entry", ".", "first", "->", "second", ";", "Align", "Alignment", "=", "DL", ".", "getValueOrABITypeAlignment", "(", "GV", ".", "getAlign", "(", ")", ",", "GV", ".", "getValueType", "(", ")", ")", ";", "unsigned", "Offset", "=", "LDSSize", "=", "alignTo", "(", "LDSSize", ",", "Alignment", ")", ";"], "ground_truth": ["Entry", ".", "first", "->", "second", "=", "Offset", ";"], "File": "AMDGPUMachineFunction31", "Func": "allocateLDSGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43633, "Length": 72, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "MachineFunction", "::", "MachineFunction", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunctionInfo", "(", ")", ",", "Mode", "(", "MF", ".", "getFunction", "(", ")", ")", ",", "IsEntryFunction", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", "{", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "MF", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "Attribute", "MemBoundAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "MemoryBound", "=", "MemBoundAttr", ".", "isStringAttribute", "(", ")", "&&", "MemBoundAttr", ".", "getValueAsString", "(", ")", "==", "", ";"], "ground_truth": ["Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";"], "File": "AMDGPUMachineFunction31", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43634, "Length": 111, "Cover_Rate": 0.6686746987951807} {"Template_token": ["", "MachineFunctionInfo", "(", ")", ",", "Mode", "(", "MF", ".", "getFunction", "(", ")", ")", ",", "IsEntryFunction", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", "{", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "MF", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "Attribute", "MemBoundAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "MemoryBound", "=", "MemBoundAttr", ".", "isStringAttribute", "(", ")", "&&", "MemBoundAttr", ".", "getValueAsString", "(", ")", "==", "", ";"], "ground_truth": ["Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";"], "File": "AMDGPUMachineFunction31", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43635, "Length": 101, "Cover_Rate": 0.608433734939759} {"Template_token": ["", "MachineFunctionInfo", "(", ")", ",", "LocalMemoryObjects", "(", ")", ",", "ExplicitKernArgSize", "(", "", ")", ",", "MaxKernArgAlign", "(", "", ")", ",", "LDSSize", "(", "", ")", ",", "IsEntryFunction", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", ",", "MemoryBound", "(", "false", ")", ",", "WaveLimiter", "(", "false", ")", "{", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "MF", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "Attribute", "MemBoundAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "MemoryBound", "=", "MemBoundAttr", ".", "isStringAttribute", "(", ")", "&&", "MemBoundAttr", ".", "getValueAsString", "(", ")", "==", "", ";", "Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";"], "ground_truth": ["WaveLimiter", "=", "WaveLimitAttr", ".", "isStringAttribute", "(", ")", "&&", "WaveLimitAttr", ".", "getValueAsString", "(", ")", "==", "", ";"], "File": "AMDGPUMachineFunction33", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43636, "Length": 137, "Cover_Rate": 0.7365591397849462} {"Template_token": ["", "MachineFunction", "::", "MachineFunction", "(", "const", "MachineFunction", "&", "MF", ")", ":"], "ground_truth": ["MachineFunctionInfo", "(", ")", ",", "KernArgSize", "(", "", ")", ",", "MaxKernArgAlign", "(", "", ")", ",", "LDSSize", "(", "", ")", ",", "ABIArgOffset", "(", "", ")", ",", "ScratchSize", "(", "", ")", ",", "IsKernel", "(", "true", ")", "{"], "File": "AMDGPUMachineFunction34", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43637, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "MachineFunction", "::", "MachineFunction", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunctionInfo", "(", ")", ",", "KernArgSize", "(", "", ")", ",", "MaxKernArgAlign", "(", "", ")", ",", "LDSSize", "(", "", ")", ",", "ABIArgOffset", "(", "", ")", ",", "ScratchSize", "(", "", ")", ",", "IsKernel", "(", "true", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction34", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43638, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "MachineFunction", "::", "MachineFunction", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunctionInfo", "(", ")", ",", "KernArgSize", "(", "", ")", ",", "MaxKernArgAlign", "(", "", ")", ",", "LDSSize", "(", "", ")", ",", "ABIArgOffset", "(", "", ")", ",", "ScratchSize", "(", "", ")", ",", "IsKernel", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "llvm", "::", "CallingConv", "::", "_KERNEL", "||", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "llvm", "::", "CallingConv", "::", "SPIR_KERNEL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43639, "Length": 75, "Cover_Rate": 1.0} {"Template_token": ["", "MachineFunctionInfo", "(", ")", ",", "KernArgSize", "(", "", ")", ",", "MaxKernArgAlign", "(", "", ")", ",", "LDSSize", "(", "", ")", ",", "ABIArgOffset", "(", "", ")", ",", "ScratchSize", "(", "", ")", ",", "IsKernel", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "llvm", "::", "CallingConv", "::", "_KERNEL", "||", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "llvm", "::", "CallingConv", "::", "SPIR_KERNEL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43640, "Length": 65, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "bool", "MachineFunction", "::", "isKernel", "(", ")", "const", "{"], "ground_truth": ["return", "IsKernel", ";"], "File": "AMDGPUMachineFunction", "Func": "isKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43641, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "IsKernel", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction", "Func": "isKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43642, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "AgentSD", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "", ")", ";", "WorkgroupSD", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "", ")", ";", "WavefrontSD", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "", ")", ";", "SystemOneAddressSpaceSD", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "", ")", ";"], "ground_truth": ["AgentOneAddressSpaceSD", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "", ")", ";"], "File": "AMDGPUMachineModuleInfo2", "Func": "AMDGPUMachineModuleInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43643, "Length": 45, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "return", "AgentOneAddressSpaceSD", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo3", "Func": "getAgentOneAddressSpaceSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43644, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SyncScope", "::", "ID", "getAgentOneAddressSpaceSD", "(", ")", "const", "{"], "ground_truth": ["return", "AgentOneAddressSpaceSD", ";"], "File": "AMDGPUMachineModuleInfo3", "Func": "getAgentOneAddressSpaceSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43645, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "SyncScope", "::", "ID", "getSingleThreadOneAddressSpaceSD", "(", ")", "const", "{"], "ground_truth": ["return", "SingleThreadOneAddressSpaceSD", ";"], "File": "AMDGPUMachineModuleInfo3", "Func": "getSingleThreadOneAddressSpaceSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43646, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "if", "(", "SD", "==", "SyncScope", "::", "SingleThread", "||", "SD", "==", "getSingleThreadOneAddressSpaceSD", "(", ")", ")", "return", "", ";", "else", "if", "(", "SD", "==", "getWavefrontSD", "(", ")", "||", "SD", "==", "getWavefrontOneAddressSpaceSD", "(", ")", ")", "return", "", ";", "else", "if", "(", "SD", "==", "getWorkgroupSD", "(", ")", "||", "SD", "==", "getWorkgroupOneAddressSpaceSD", "(", ")", ")", "return", "", ";", "else", "if", "(", "SD", "==", "getAgentSD", "(", ")", "||", "SD", "==", "getAgentOneAddressSpaceSD", "(", ")", ")", "return", "", ";"], "ground_truth": ["else", "if", "(", "SD", "==", "SyncScope", "::", "System", "||", "SD", "==", "getSystemOneAddressSpaceSD", "(", ")", ")", "return", "", ";"], "File": "AMDGPUMachineModuleInfo3", "Func": "getSyncScopeInclusionOrdering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43647, "Length": 89, "Cover_Rate": 0.839622641509434} {"Template_token": ["", "SyncScope", "::", "ID", "getSystemOneAddressSpaceSD", "(", ")", "const", "{", "return", "SystemOneAddressSpaceSD", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo3", "Func": "getSystemOneAddressSpaceSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43648, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "SyncScope", "::", "ID", "getSystemOneAddressSpaceSD", "(", ")", "const", "{", "return", "SystemOneAddressSpaceSD", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo3", "Func": "getSystemOneAddressSpaceSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43649, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "SyncScope", "::", "ID", "getWavefrontOneAddressSpaceSD", "(", ")", "const", "{", "return", "WavefrontOneAddressSpaceSD", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo3", "Func": "getWavefrontOneAddressSpaceSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43650, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "SyncScope", "::", "ID", "getWorkgroupOneAddressSpaceSD", "(", ")", "const", "{", "return", "WorkgroupOneAddressSpaceSD", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo3", "Func": "getWorkgroupOneAddressSpaceSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43652, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "SD", "==", "getSingleThreadOneAddressSpaceSD", "(", ")", "||", "SD", "==", "getWavefrontOneAddressSpaceSD", "(", ")", "||", "SD", "==", "getWorkgroupOneAddressSpaceSD", "(", ")", "||", "SD", "==", "getAgentOneAddressSpaceSD", "(", ")", "||", "SD", "==", "getSystemOneAddressSpaceSD", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo3", "Func": "isOneAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43653, "Length": 32, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "Optional", "<", "bool", ">", "isSyncScopeInclusion", "(", "SyncScope", "::", "ID", "A", ",", "SyncScope", "::", "ID", "B", ")", "const", "{", "const", "auto", "&", "AIO", "=", "getSyncScopeInclusionOrdering", "(", "A", ")", ";", "const", "auto", "&", "BIO", "=", "getSyncScopeInclusionOrdering", "(", "B", ")", ";", "if", "(", "!", "AIO", "||", "!", "BIO", ")", "return", "None", ";"], "ground_truth": ["bool", "IsAOneAddressSpace", "=", "isOneAddressSpace", "(", "A", ")", ";"], "File": "AMDGPUMachineModuleInfo3", "Func": "isSyncScopeInclusion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43654, "Length": 57, "Cover_Rate": 0.6477272727272727} {"Template_token": ["", "WorkgroupSD", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "", ")", ";"], "ground_truth": ["WavefrontSD", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "", ")", ";"], "File": "AMDGPUMachineModuleInfo", "Func": "AMDGPUMachineModuleInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43655, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "AgentSD", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "", ")", ";", "WorkgroupSD", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "", ")", ";"], "ground_truth": ["WavefrontSD", "=", "CTX", ".", "getOrInsertSyncScopeID", "(", "", ")", ";"], "File": "AMDGPUMachineModuleInfo", "Func": "AMDGPUMachineModuleInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43656, "Length": 27, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "AgentSD", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo", "Func": "getAgentSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43657, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SyncScope", "::", "ID", "getAgentSD", "(", ")", "const", "{"], "ground_truth": ["return", "AgentSD", ";"], "File": "AMDGPUMachineModuleInfo", "Func": "getAgentSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43658, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "else", "if", "(", "SD", "==", "getAgentSD", "(", ")", ")", "return", "", ";"], "ground_truth": ["else", "if", "(", "SD", "==", "SyncScope", "::", "System", ")", "return", "", ";"], "File": "AMDGPUMachineModuleInfo", "Func": "getSyncScopeInclusionOrdering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43659, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "return", "WavefrontSD", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo", "Func": "getWavefrontSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43661, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "WorkgroupSD", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo", "Func": "getWorkgroupSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43662, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "auto", "&", "AIO", "=", "getSyncScopeInclusionOrdering", "(", "A", ")", ";", "const", "auto", "&", "BIO", "=", "getSyncScopeInclusionOrdering", "(", "B", ")", ";"], "ground_truth": ["if", "(", "!", "AIO", "||", "!", "BIO", ")", "return", "None", ";"], "File": "AMDGPUMachineModuleInfo", "Func": "isSyncScopeInclusion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43664, "Length": 31, "Cover_Rate": 0.49206349206349204} {"Template_token": ["", "const", "auto", "&", "AIO", "=", "getSyncScopeInclusionOrdering", "(", "A", ")", ";", "const", "auto", "&", "BIO", "=", "getSyncScopeInclusionOrdering", "(", "B", ")", ";", "if", "(", "!", "AIO", "||", "!", "BIO", ")", "return", "None", ";", "return", "AIO", ".", "getValue", "(", ")", ">", "BIO", ".", "getValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo", "Func": "isSyncScopeInclusion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43665, "Length": 45, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "FirstMI", ")", "return", "true", ";", "const", "MachineOperand", "*", "Src2", "=", "TII", ".", "getNamedOperand", "(", "SecondMI", ",", "", "::", "src2", ")", ";"], "ground_truth": ["return", "FirstMI", "->", "definesRegister", "(", "Src2", "->", "getReg", "(", ")", ")", ";"], "File": "AMDGPUMacroFusion1", "Func": "shouldScheduleAdjacent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43666, "Length": 46, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "if", "(", "!", "FirstMI", ")", "return", "true", ";", "const", "MachineOperand", "*", "Src2", "=", "TII", ".", "getNamedOperand", "(", "SecondMI", ",", "", "::", "src2", ")", ";", "return", "FirstMI", "->", "definesRegister", "(", "Src2", "->", "getReg", "(", ")", ")", ";", "}", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUMacroFusion1", "Func": "shouldScheduleAdjacent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43667, "Length": 42, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "FirstMI", ")", "return", "true", ";", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "FirstMI", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "TII", ".", "getNamedOperand", "(", "SecondMI", ",", "", "::", "src2", ")", ";", "return", "FirstMI", "->", "definesRegister", "(", "Src2", "->", "getReg", "(", ")", ",", "TRI", ")", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUMacroFusion3", "Func": "shouldScheduleAdjacent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43668, "Length": 93, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "return", "createMacroFusionDAGMutation", "(", "shouldScheduleAdjacent", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMacroFusion", "Func": "createAMDGPUMacroFusionDAGMutation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43670, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "PrivateLabelPrefix", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasDotTypeDotSizeDirective", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "WeakRefDirective", "=", "", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUMCAsmInfo (2)", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43671, "Length": 45, "Cover_Rate": 0.6} {"Template_token": ["", "StackGrowsUp", "=", "true", ";", "HasSingleParameterDotFile", "=", "false", ";", "MinInstAlignment", "=", "", ";", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "SeparatorString", "=", "", ";", "CommentString", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";"], "ground_truth": ["COMMDirectiveAlignmentIsInBytes", "=", "false", ";"], "File": "AMDGPUMCAsmInfo12", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43674, "Length": 66, "Cover_Rate": 0.55} {"Template_token": ["", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "SeparatorString", "=", "", ";", "CommentString", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "UsesCFIForDebug", "=", "true", ";", "DwarfRegNumForCFI", "=", "true", ";"], "ground_truth": ["UseIntegratedAssembler", "=", "false", ";"], "File": "AMDGPUMCAsmInfo15", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43675, "Length": 70, "Cover_Rate": 0.603448275862069} {"Template_token": ["", "InlineAsmEnd", "=", "", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "WeakRefDirective", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "DwarfRegNumForCFI", "=", "true", ";", "UseIntegratedAssembler", "=", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUMCAsmInfo16", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43676, "Length": 41, "Cover_Rate": 0.33064516129032256} {"Template_token": ["", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasDotTypeDotSizeDirective", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "WeakRefDirective", "=", "", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "AMDGPUMCAsmInfo17", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43677, "Length": 32, "Cover_Rate": 0.3106796116504854} {"Template_token": ["", "return", "SectionName", "==", "", "||", "MCAsmInfo", "::", "shouldOmitSectionDirective", "(", "SectionName", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCAsmInfo17", "Func": "shouldOmitSectionDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43678, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "return", "SectionName", "==", "", "||", "MCAsmInfo", "::", "shouldOmitSectionDirective", "(", "SectionName", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCAsmInfo17", "Func": "shouldOmitSectionDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43679, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "PrivateLabelPrefix", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "UsesCFIForDebug", "=", "true", ";", "DwarfRegNumForCFI", "=", "true", ";", "UseIntegratedAssembler", "=", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUMCAsmInfo18", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43680, "Length": 49, "Cover_Rate": 0.3951612903225806} {"Template_token": ["", "StackGrowsUp", "=", "true", ";", "HasSingleParameterDotFile", "=", "false", ";", "MinInstAlignment", "=", "", ";", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "SeparatorString", "=", "", ";", "CommentString", "=", "", ";", "PrivateLabelPrefix", "=", "", ";"], "ground_truth": ["InlineAsmStart", "=", "", ";"], "File": "AMDGPUMCAsmInfo19", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43681, "Length": 46, "Cover_Rate": 0.4144144144144144} {"Template_token": ["", "MCAsmInfo", "::", "MCAsmInfo", "(", "const", "Triple", "&", "TT", ")", ":", "MCAsmInfoELF", "(", ")", "{", "CodePointerSize", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "HasSingleParameterDotFile", "=", "false", ";", "MinInstAlignment", "=", "", ";", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "SeparatorString", "=", "", ";", "CommentString", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";"], "ground_truth": ["COMMDirectiveAlignmentIsInBytes", "=", "false", ";"], "File": "AMDGPUMCAsmInfo22", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43682, "Length": 94, "Cover_Rate": 0.8785046728971962} {"Template_token": ["", "CommentString", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";"], "ground_truth": ["COMMDirectiveAlignmentIsInBytes", "=", "false", ";"], "File": "AMDGPUMCAsmInfo28", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43683, "Length": 32, "Cover_Rate": 0.3764705882352941} {"Template_token": ["", "MinInstAlignment", "=", "", ";", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "SeparatorString", "=", "", ";", "CommentString", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "WeakRefDirective", "=", "", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUMCAsmInfo29", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43684, "Length": 71, "Cover_Rate": 0.797752808988764} {"Template_token": ["", "HasSingleParameterDotFile", "=", "false", ";", "MinInstAlignment", "=", "", ";", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "SeparatorString", "=", "", ";", "CommentString", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "WeakRefDirective", "=", "", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "AMDGPUMCAsmInfo29", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43685, "Length": 74, "Cover_Rate": 0.8314606741573034} {"Template_token": ["", "CodePointerSize", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "StackGrowsUp", "=", "true", ";", "HasSingleParameterDotFile", "=", "false", ";", "MinInstAlignment", "=", "", ";", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "SeparatorString", "=", "", ";", "CommentString", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";"], "ground_truth": ["SunStyleELFSectionSwitchSyntax", "=", "true", ";"], "File": "AMDGPUMCAsmInfo30", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43686, "Length": 72, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "StackGrowsUp", "=", "true", ";", "HasSingleParameterDotFile", "=", "false", ";", "MinInstAlignment", "=", "", ";", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "SeparatorString", "=", "", ";", "CommentString", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";"], "ground_truth": ["UsesELFSectionDirectiveForBSS", "=", "true", ";"], "File": "AMDGPUMCAsmInfo33", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43687, "Length": 54, "Cover_Rate": 0.45} {"Template_token": ["", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "SeparatorString", "=", "", ";", "CommentString", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "InlineAsmStart", "=", "", ";"], "ground_truth": ["InlineAsmEnd", "=", "", ";"], "File": "AMDGPUMCAsmInfo34", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43688, "Length": 38, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "WeakRefDirective", "=", "", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "AMDGPUMCAsmInfo36", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43689, "Length": 36, "Cover_Rate": 0.3364485981308411} {"Template_token": ["", "MaxInstLength", "=", "", ";", "SeparatorString", "=", "", ";", "CommentString", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";"], "ground_truth": ["COMMDirectiveAlignmentIsInBytes", "=", "false", ";"], "File": "AMDGPUMCAsmInfo4", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43690, "Length": 40, "Cover_Rate": 0.5633802816901409} {"Template_token": ["", "CommentString", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";"], "ground_truth": ["HasAggressiveSymbolFolding", "=", "true", ";"], "File": "AMDGPUMCAsmInfo4", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43691, "Length": 28, "Cover_Rate": 0.39436619718309857} {"Template_token": ["", "MCAsmInfo", "::", "MCAsmInfo", "(", "const", "Triple", "&", "TT", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCAsmInfoELF", "(", ")", "{", "CodePointerSize", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "StackGrowsUp", "=", "true", ";", "HasSingleParameterDotFile", "=", "false", ";", "MinInstAlignment", "=", "", ";", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "SeparatorString", "=", "", ";", "CommentString", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";"], "ground_truth": ["SunStyleELFSectionSwitchSyntax", "=", "true", ";"], "File": "AMDGPUMCAsmInfo5", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43692, "Length": 91, "Cover_Rate": 0.7583333333333333} {"Template_token": ["", "HasSingleParameterDotFile", "=", "false", ";", "MinInstAlignment", "=", "", ";", "MaxInstLength", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "?", "", ":", "", ";", "SeparatorString", "=", "", ";", "CommentString", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "InlineAsmStart", "=", "", ";", "InlineAsmEnd", "=", "", ";"], "ground_truth": ["SunStyleELFSectionSwitchSyntax", "=", "true", ";"], "File": "AMDGPUMCAsmInfo", "Func": "AMDGPUMCAsmInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43693, "Length": 50, "Cover_Rate": 0.390625} {"Template_token": ["", "unsigned", "MCAsmInfo", "::", "getMaxInstLength", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "if", "(", "!", "STI", "||", "STI", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", "MaxInstLength", ";", "if", "(", "STI", "->", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "", ";"], "ground_truth": ["if", "(", "STI", "->", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "", ";"], "File": "AMDGPUMCAsmInfo", "Func": "getMaxInstLength", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43694, "Length": 62, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "if", "(", "!", "STI", "||", "STI", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", "MaxInstLength", ";"], "ground_truth": ["if", "(", "STI", "->", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "", ";"], "File": "AMDGPUMCAsmInfo", "Func": "getMaxInstLength", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43695, "Length": 36, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "virtual", "unsigned", "getAVOperandEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUMCCodeEmitter10", "Func": "getAVOperandEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43696, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "unsigned", "getSMEMOffsetEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUMCCodeEmitter10", "Func": "getSMEMOffsetEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43697, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "unsigned", "getSDWA9SrcEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUMCCodeEmitter4", "Func": "getSDWA9SrcEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43699, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ")", ":", "MCII", "(", "mcii", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMCCodeEmitter", "Func": "AMDGPUMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43700, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ")", ":", "MCII", "(", "mcii", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMCCodeEmitter", "Func": "AMDGPUMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43701, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "void", "MCCodeEmitter", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMCCodeEmitter", "Func": "anchor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43702, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "MCCodeEmitter", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMCCodeEmitter", "Func": "anchor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43703, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "uint64_t", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUMCCodeEmitter", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43704, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "virtual", "unsigned", "getSOPPBrEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUMCCodeEmitter", "Func": "getSOPPBrEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43709, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "MCInstLower", "::", "MCInstLower", "(", "MCContext", "&", "ctx", ",", "const", "Subtarget", "&", "st", ")", ":"], "ground_truth": ["Ctx", "(", "ctx", ")", ",", "ST", "(", "st", ")", "{"], "File": "AMDGPUMCInstLower (2)", "Func": "AMDGPUMCInstLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43712, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "MF", "->", "getSubtarget", "(", ")", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";", "InstEmitter", ".", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";", "raw_string_ostream", "HexStream", "(", "HexLine", ")", ";"], "ground_truth": ["for", "(", "size_t", "i", "=", "", ";", "i", "<", "CodeBytes", ".", "size", "(", ")", ";", "i", "+=", "", ")", "{"], "File": "AMDGPUMCInstLower (2)", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43713, "Length": 298, "Cover_Rate": 0.6978922716627635} {"Template_token": ["", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "MCOp", "=", "MCOperand", "::", "createReg", "(", "", "(", "MO", ".", "getReg", "(", ")", ",", "ST", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "GV", "->", "getName", "(", ")", ")", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "}"], "ground_truth": ["OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "File": "AMDGPUMCInstLower (2)", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43714, "Length": 170, "Cover_Rate": 0.5414012738853503} {"Template_token": ["", "void", "MCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "int", "MCOpcode", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "pseudoToMCOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "MCOpcode", "==", "-", "", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}", "OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "MCOp", "=", "MCOperand", "::", "createReg", "(", "", "(", "MO", ".", "getReg", "(", ")", ",", "ST", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "GV", "->", "getName", "(", ")", ")", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUMCInstLower (2)", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43715, "Length": 251, "Cover_Rate": 0.7993630573248408} {"Template_token": ["", "Ctx", "(", "ctx", ")", ",", "ST", "(", "st", ")", ",", "AP", "(", "ap", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower10", "Func": "AMDGPUMCInstLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43716, "Length": 16, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "STI", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";", "InstEmitter", ".", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";", "raw_string_ostream", "HexStream", "(", "HexLine", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "CodeBytes", ".", "size", "(", ")", ";", "i", "+=", "", ")", "{", "unsigned", "int", "CodeDWord", "=", "*", "(", "unsigned", "int", "*", ")", "&", "CodeBytes", "[", "i", "]", ";"], "ground_truth": ["HexStream", "<<", "format", "(", "", ",", "(", "i", ">", "", "?", "", ":", "", ")", ",", "CodeDWord", ")", ";"], "File": "AMDGPUMCInstLower10", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43718, "Length": 245, "Cover_Rate": 0.4083333333333333} {"Template_token": ["", "const", "MCExpr", "*", "MCInstLower", "::", "getLongBranchBlockExpr", "(", "const", "MachineBasicBlock", "&", "SrcBB", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "MCExpr", "*", "DestBBSym", "=", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ";", "const", "MCExpr", "*", "SrcBBSym", "=", "MCSymbolRefExpr", "::", "create", "(", "SrcBB", ".", "getSymbol", "(", ")", ",", "Ctx", ")", ";", "assert", "(", "SrcBB", ".", "front", "(", ")", ".", "getOpcode", "(", ")", "==", "", "&&", "ST", ".", "getInstrInfo", "(", ")", "->", "get", "(", "", ")", ".", "Size", "==", "", ")", ";", "const", "MCConstantExpr", "*", "One", "=", "MCConstantExpr", "::", "create", "(", "", ",", "Ctx", ")", ";", "SrcBBSym", "=", "MCBinaryExpr", "::", "createAdd", "(", "SrcBBSym", ",", "One", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "", ")", "return", "MCBinaryExpr", "::", "createSub", "(", "DestBBSym", ",", "SrcBBSym", ",", "Ctx", ")", ";", "assert", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "", ")", ";", "return", "MCBinaryExpr", "::", "createSub", "(", "SrcBBSym", ",", "DestBBSym", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower10", "Func": "getLongBranchBlockExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43719, "Length": 162, "Cover_Rate": 0.9529411764705882} {"Template_token": ["", "case", "InstrInfo", "::", "MO_GOTPCREL", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ";", "case", "InstrInfo", "::", "MO_GOTPCREL32_LO", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_LO", ";", "case", "InstrInfo", "::", "MO_GOTPCREL32_HI", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_HI", ";", "case", "InstrInfo", "::", "MO_REL32_LO", ":", "return", "MCSymbolRefExpr", "::", "VK__REL32_LO", ";", "case", "InstrInfo", "::", "MO_REL32_HI", ":", "return", "MCSymbolRefExpr", "::", "VK__REL32_HI", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower10", "Func": "getVariantKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43720, "Length": 51, "Cover_Rate": 0.6891891891891891} {"Template_token": ["", "case", "InstrInfo", "::", "MO_GOTPCREL", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ";", "case", "InstrInfo", "::", "MO_GOTPCREL32_LO", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_LO", ";", "case", "InstrInfo", "::", "MO_GOTPCREL32_HI", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_HI", ";", "case", "InstrInfo", "::", "MO_REL32_LO", ":"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "VK__REL32_LO", ";"], "File": "AMDGPUMCInstLower10", "Func": "getVariantKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43721, "Length": 40, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "int", "MCOpcode", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "pseudoToMCOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "MCOpcode", "==", "-", "", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower10", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43722, "Length": 66, "Cover_Rate": 0.5409836065573771} {"Template_token": ["", "if", "(", "MCOpcode", "==", "-", "", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}", "OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";"], "ground_truth": ["lowerOperand", "(", "MO", ",", "MCOp", ")", ";"], "File": "AMDGPUMCInstLower10", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43723, "Length": 79, "Cover_Rate": 0.6475409836065574} {"Template_token": ["", "bool", "AsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCInstLower", "MCInstLowering", "(", "OutContext", ",", "STI", ",", "*", "this", ")", ";"], "ground_truth": ["return", "MCInstLowering", ".", "lowerOperand", "(", "MO", ",", "MCOp", ")", ";"], "File": "AMDGPUMCInstLower10", "Func": "lowerOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43724, "Length": 51, "Cover_Rate": 0.9807692307692307} {"Template_token": ["", "MCInstLower", "MCInstLowering", "(", "OutContext", ",", "STI", ",", "*", "this", ")", ";"], "ground_truth": ["return", "MCInstLowering", ".", "lowerOperand", "(", "MO", ",", "MCOp", ")", ";"], "File": "AMDGPUMCInstLower10", "Func": "lowerOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43725, "Length": 21, "Cover_Rate": 0.40384615384615385} {"Template_token": ["", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "STI", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";", "InstEmitter", ".", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";", "raw_string_ostream", "HexStream", "(", "HexLine", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "CodeBytes", ".", "size", "(", ")", ";", "i", "+=", "", ")", "{"], "ground_truth": ["unsigned", "int", "CodeDWord", "=", "*", "(", "unsigned", "int", "*", ")", "&", "CodeBytes", "[", "i", "]", ";"], "File": "AMDGPUMCInstLower11", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43726, "Length": 241, "Cover_Rate": 0.3813291139240506} {"Template_token": ["", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "const", "Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCInstLower", "MCInstLowering", "(", "OutContext", ",", "STI", ",", "*", "this", ")", ";", "StringRef", "Err", ";", "if", "(", "!", "STI", ".", "getInstrInfo", "(", ")", "->", "verifyInstruction", "(", "*", "MI", ",", "Err", ")", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "+", "Err", ")", ";", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "AMDGPUMCInstLower11", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43727, "Length": 315, "Cover_Rate": 0.49841772151898733} {"Template_token": ["", "lowerOperand", "(", "MI", "->", "getOperand", "(", "", ")", ",", "Dest", ")", ";", "lowerOperand", "(", "MI", "->", "getOperand", "(", "", ")", ",", "Src", ")", ";", "OutMI", ".", "addOperand", "(", "Dest", ")", ";", "OutMI", ".", "addOperand", "(", "Src", ")", ";", "return", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Opcode", "=", "", ";", "}", "int", "MCOpcode", "=", "TII", "->", "pseudoToMCOpcode", "(", "Opcode", ")", ";", "if", "(", "MCOpcode", "==", "-", "", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}", "OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{"], "File": "AMDGPUMCInstLower11", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43728, "Length": 133, "Cover_Rate": 0.5659574468085107} {"Template_token": ["", "if", "(", "CE", "&&", "CE", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "AddrSpaceCast", ")", "{", "auto", "Op", "=", "CE", "->", "getOperand", "(", "", ")", ";", "auto", "SrcAddr", "=", "Op", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "Op", "->", "isNullValue", "(", ")", "&&", "AT", "->", "getNullPointerValue", "(", "SrcAddr", ")", "==", "", ")", "{", "auto", "DstAddr", "=", "CE", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "return", "MCConstantExpr", "::", "create", "(", "AT", "->", "getNullPointerValue", "(", "DstAddr", ")", ",", "OutContext", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower11", "Func": "lowerConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43729, "Length": 86, "Cover_Rate": 0.6417910447761194} {"Template_token": ["", "return", "true", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "{", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "!=", "", ")", "{", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "getLongBranchBlockExpr", "(", "*", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MO", ")", ")", ";", "}", "else", "{", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "}", "return", "true", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "SmallString", "<", "", ">", "SymbolName", ";", "AP", ".", "getNameWithPrefix", "(", "SymbolName", ",", "GV", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "SymbolName", ")", ";", "const", "MCExpr", "*", "SymExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "getVariantKind", "(", "MO", ".", "getTargetFlags", "(", ")", ")", ",", "Ctx", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "SymExpr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "return", "true", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "Sym", "->", "setExternal", "(", "true", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "return", "true", ";", "}", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower11", "Func": "lowerOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43730, "Length": 249, "Cover_Rate": 0.7614678899082569} {"Template_token": ["", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", ")", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "STI", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";"], "ground_truth": ["MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";"], "File": "AMDGPUMCInstLower13", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43731, "Length": 387, "Cover_Rate": 0.6094488188976378} {"Template_token": ["", "OutMI", ".", "addOperand", "(", "Dest", ")", ";", "OutMI", ".", "addOperand", "(", "Src", ")", ";", "return", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Opcode", "=", "", ";", "}", "int", "MCOpcode", "=", "TII", "->", "pseudoToMCOpcode", "(", "Opcode", ")", ";", "if", "(", "MCOpcode", "==", "-", "", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}", "OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";"], "ground_truth": ["lowerOperand", "(", "MO", ",", "MCOp", ")", ";"], "File": "AMDGPUMCInstLower13", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43732, "Length": 119, "Cover_Rate": 0.5063829787234042} {"Template_token": ["", "const", "auto", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Opcode", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "Opcode", "==", "", ")", "{", "OutMI", ".", "setOpcode", "(", "TII", "->", "pseudoToMCOpcode", "(", "", ")", ")", ";", "MCOperand", "Dest", ",", "Src", ";", "lowerOperand", "(", "MI", "->", "getOperand", "(", "", ")", ",", "Dest", ")", ";", "lowerOperand", "(", "MI", "->", "getOperand", "(", "", ")", ",", "Src", ")", ";", "OutMI", ".", "addOperand", "(", "Dest", ")", ";", "OutMI", ".", "addOperand", "(", "Src", ")", ";", "return", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Opcode", "=", "", ";", "}"], "ground_truth": ["int", "MCOpcode", "=", "TII", "->", "pseudoToMCOpcode", "(", "Opcode", ")", ";"], "File": "AMDGPUMCInstLower13", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43733, "Length": 110, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "STI", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";", "InstEmitter", ".", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";", "raw_string_ostream", "HexStream", "(", "HexLine", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "CodeBytes", ".", "size", "(", ")", ";", "i", "+=", "", ")", "{"], "ground_truth": ["unsigned", "int", "CodeDWord", "=", "*", "(", "unsigned", "int", "*", ")", "&", "CodeBytes", "[", "i", "]", ";"], "File": "AMDGPUMCInstLower15", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43734, "Length": 238, "Cover_Rate": 0.3946932006633499} {"Template_token": ["", "Ctx", "(", "ctx", ")", ",", "ST", "(", "st", ")", ",", "AP", "(", "ap", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower18", "Func": "AMDGPUMCInstLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43735, "Length": 16, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "MCInstLower", "::", "MCInstLower", "(", "MCContext", "&", "ctx", ",", "const", "TargetSubtargetInfo", "&", "st", ",", "const", "AsmPrinter", "&", "ap", ")", ":", "Ctx", "(", "ctx", ")", ",", "ST", "(", "st", ")", ",", "AP", "(", "ap", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower18", "Func": "AMDGPUMCInstLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43736, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "emitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "isMetaInstruction", "(", ")", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "!", "MI", "->", "isPseudo", "(", ")", "&&", "STI", ".", "isCPUStringValid", "(", "STI", ".", "getCPU", "(", ")", ")", "&&", "(", "!", "STI", ".", "hasOffset3fBug", "(", ")", "||", "!", "MI", "->", "isBranch", "(", ")", ")", ")", "{", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "InstEmitter", "(", "createMCCodeEmitter", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "OutContext", ")", ")", ";", "InstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "CodeBytes", ".", "size", "(", ")", "==", "STI", ".", "getInstrInfo", "(", ")", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "", ",", "StringRef", "(", ")", ",", "STI", ",", "DisasmStream", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "DumpCodeInstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";", "raw_string_ostream", "HexStream", "(", "HexLine", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "CodeBytes", ".", "size", "(", ")", ";", "i", "+=", "", ")", "{", "unsigned", "int", "CodeDWord", "=", "*", "(", "unsigned", "int", "*", ")", "&", "CodeBytes", "[", "i", "]", ";", "HexStream", "<<", "format", "(", "", ",", "(", "i", ">", "", "?", "", ":", "", ")", ",", "CodeDWord", ")", ";", "}", "DisasmStream", ".", "flush", "(", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLine", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower18", "Func": "emitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43737, "Length": 485, "Cover_Rate": 0.7438650306748467} {"Template_token": ["", "switch", "(", "MOFlags", ")", "{", "default", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "InstrInfo", "::", "MO_GOTPCREL", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ";", "case", "InstrInfo", "::", "MO_GOTPCREL32_LO", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_LO", ";", "case", "InstrInfo", "::", "MO_GOTPCREL32_HI", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTPCREL32_HI", ";", "case", "InstrInfo", "::", "MO_REL32_LO", ":", "return", "MCSymbolRefExpr", "::", "VK__REL32_LO", ";", "case", "InstrInfo", "::", "MO_REL32_HI", ":", "return", "MCSymbolRefExpr", "::", "VK__REL32_HI", ";", "case", "InstrInfo", "::", "MO_ABS32_LO", ":", "return", "MCSymbolRefExpr", "::", "VK__ABS32_LO", ";"], "ground_truth": ["case", "InstrInfo", "::", "MO_ABS32_HI", ":"], "File": "AMDGPUMCInstLower18", "Func": "getVariantKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43738, "Length": 77, "Cover_Rate": 0.8191489361702128} {"Template_token": ["", "case", "InstrInfo", "::", "MO_REL32_HI", ":", "return", "MCSymbolRefExpr", "::", "VK__REL32_HI", ";", "case", "InstrInfo", "::", "MO_ABS32_LO", ":", "return", "MCSymbolRefExpr", "::", "VK__ABS32_LO", ";", "case", "InstrInfo", "::", "MO_ABS32_HI", ":"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "VK__ABS32_HI", ";"], "File": "AMDGPUMCInstLower18", "Func": "getVariantKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43739, "Length": 30, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "else", "if", "(", "Opcode", "==", "", ")", "{", "OutMI", ".", "setOpcode", "(", "TII", "->", "pseudoToMCOpcode", "(", "", ")", ")", ";", "MCOperand", "Dest", ",", "Src", ";", "lowerOperand", "(", "MI", "->", "getOperand", "(", "", ")", ",", "Dest", ")", ";", "lowerOperand", "(", "MI", "->", "getOperand", "(", "", ")", ",", "Src", ")", ";", "OutMI", ".", "addOperand", "(", "Dest", ")", ";", "OutMI", ".", "addOperand", "(", "Src", ")", ";", "return", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Opcode", "=", "", ";", "}", "int", "MCOpcode", "=", "TII", "->", "pseudoToMCOpcode", "(", "Opcode", ")", ";", "if", "(", "MCOpcode", "==", "-", "", ")", "{"], "ground_truth": ["LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";"], "File": "AMDGPUMCInstLower18", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43740, "Length": 119, "Cover_Rate": 0.41901408450704225} {"Template_token": ["", "if", "(", "const", "MCExpr", "*", "E", "=", "lowerAddrSpaceCast", "(", "TM", ",", "CV", ",", "OutContext", ")", ")", "return", "E", ";"], "ground_truth": ["return", "AsmPrinter", "::", "lowerConstant", "(", "CV", ")", ";"], "File": "AMDGPUMCInstLower18", "Func": "lowerConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43741, "Length": 27, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "const", "MCExpr", "*", "AsmPrinter", "::", "lowerConstant", "(", "const", "Constant", "*", "CV", ")", "{", "if", "(", "const", "MCExpr", "*", "E", "=", "lowerAddrSpaceCast", "(", "TM", ",", "CV", ",", "OutContext", ")", ")", "return", "E", ";", "return", "AsmPrinter", "::", "lowerConstant", "(", "CV", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower18", "Func": "lowerConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43742, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "AsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "const", "GCNSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MCInstLower", "MCInstLowering", "(", "OutContext", ",", "STI", ",", "*", "this", ")", ";"], "ground_truth": ["return", "MCInstLowering", ".", "lowerOperand", "(", "MO", ",", "MCOp", ")", ";"], "File": "AMDGPUMCInstLower18", "Func": "lowerOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43743, "Length": 51, "Cover_Rate": 0.9807692307692307} {"Template_token": ["", "const", "GCNSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MCInstLower", "MCInstLowering", "(", "OutContext", ",", "STI", ",", "*", "this", ")", ";"], "ground_truth": ["return", "MCInstLowering", ".", "lowerOperand", "(", "MO", ",", "MCOp", ")", ";"], "File": "AMDGPUMCInstLower18", "Func": "lowerOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43744, "Length": 35, "Cover_Rate": 0.6730769230769231} {"Template_token": ["", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "MF", "->", "getSubtarget", "(", ")", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";"], "ground_truth": ["MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";"], "File": "AMDGPUMCInstLower1", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43745, "Length": 206, "Cover_Rate": 0.45982142857142855} {"Template_token": ["", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "MF", "->", "getSubtarget", "(", ")", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";", "InstEmitter", ".", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "", ")", ";"], "ground_truth": ["std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";"], "File": "AMDGPUMCInstLower1", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43746, "Length": 148, "Cover_Rate": 0.33035714285714285} {"Template_token": ["", "MCOperand", "MCOp", ";", "lowerOperand", "(", "MO", ",", "MCOp", ")", ";", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower20", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43747, "Length": 19, "Cover_Rate": 0.31666666666666665} {"Template_token": ["", "const", "MCExpr", "*", "AsmPrinter", "::", "lowerConstant", "(", "const", "Constant", "*", "CV", ")", "{", "if", "(", "const", "MCExpr", "*", "E", "=", "lowerAddrSpaceCast", "(", "TM", ",", "CV", ",", "OutContext", ")", ")", "return", "E", ";"], "ground_truth": ["return", "AsmPrinter", "::", "lowerConstant", "(", "CV", ")", ";"], "File": "AMDGPUMCInstLower20", "Func": "lowerConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43748, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "MCInstLower", "::", "MCInstLower", "(", "MCContext", "&", "Ctx", ",", "const", "Subtarget", "&", "ST", ",", "const", "AsmPrinter", "&", "AP", ")", ":", "MCInstLower", "(", "Ctx", ",", "ST", ",", "AP", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower20", "Func": "R600MCInstLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43749, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "SrcBBSym", "=", "MCBinaryExpr", "::", "createAdd", "(", "SrcBBSym", ",", "One", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "InstrInfo", "::", "MO_LONG_BRANCH_FORWARD", ")", "return", "MCBinaryExpr", "::", "createSub", "(", "DestBBSym", ",", "SrcBBSym", ",", "Ctx", ")", ";", "assert", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "InstrInfo", "::", "MO_LONG_BRANCH_BACKWARD", ")", ";", "return", "MCBinaryExpr", "::", "createSub", "(", "SrcBBSym", ",", "DestBBSym", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower22", "Func": "getLongBranchBlockExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43751, "Length": 63, "Cover_Rate": 0.35195530726256985} {"Template_token": ["", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_Register", ":", "MCOp", "=", "MCOperand", "::", "createReg", "(", "", "(", "MO", ".", "getReg", "(", ")", ",", "ST", ")", ")", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "{", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "!=", "", ")", "{", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "getLongBranchBlockExpr", "(", "*", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MO", ")", ")", ";", "}", "else", "{", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "}", "return", "true", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "SmallString", "<", "", ">", "SymbolName", ";", "AP", ".", "getNameWithPrefix", "(", "SymbolName", ",", "GV", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "SymbolName", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "getVariantKind", "(", "MO", ".", "getTargetFlags", "(", ")", ")", ",", "Ctx", ")", ";", "int64_t", "Offset", "=", "MO", ".", "getOffset", "(", ")", ";", "if", "(", "Offset", "!=", "", ")", "{", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "Offset", ",", "Ctx", ")", ",", "Ctx", ")", ";", "}"], "ground_truth": ["MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";"], "File": "AMDGPUMCInstLower22", "Func": "lowerOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43752, "Length": 231, "Cover_Rate": 0.685459940652819} {"Template_token": ["", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "getLongBranchBlockExpr", "(", "*", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MO", ")", ")", ";", "}", "else", "{", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "}", "return", "true", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "SmallString", "<", "", ">", "SymbolName", ";", "AP", ".", "getNameWithPrefix", "(", "SymbolName", ",", "GV", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "SymbolName", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "getVariantKind", "(", "MO", ".", "getTargetFlags", "(", ")", ")", ",", "Ctx", ")", ";", "int64_t", "Offset", "=", "MO", ".", "getOffset", "(", ")", ";", "if", "(", "Offset", "!=", "", ")", "{", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "Offset", ",", "Ctx", ")", ",", "Ctx", ")", ";", "}", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "return", "true", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "Sym", "->", "setExternal", "(", "true", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "return", "true", ";", "}", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower22", "Func": "lowerOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43753, "Length": 238, "Cover_Rate": 0.7062314540059347} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCInstLower", "MCInstLowering", "(", "OutContext", ",", "STI", ",", "*", "this", ")", ";", "StringRef", "Err", ";", "if", "(", "!", "STI", ".", "getInstrInfo", "(", ")", "->", "verifyInstruction", "(", "*", "MI", ",", "Err", ")", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "+", "Err", ")", ";", "MI", "->", "print", "(", "errs", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower25", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43754, "Length": 87, "Cover_Rate": 0.47540983606557374} {"Template_token": ["", "if", "(", "!", "STI", ".", "getInstrInfo", "(", ")", "->", "verifyInstruction", "(", "*", "MI", ",", "Err", ")", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "+", "Err", ")", ";", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower25", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43755, "Length": 144, "Cover_Rate": 0.7868852459016393} {"Template_token": ["", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "!", "MI", "->", "isPseudo", "(", ")", "&&", "STI", ".", "isCPUStringValid", "(", "STI", ".", "getCPU", "(", ")", ")", "&&", "(", "!", "STI", ".", "hasOffset3fBug", "(", ")", "||", "!", "MI", "->", "isBranch", "(", ")", ")", ")", "{", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "InstEmitter", "(", "createMCCodeEmitter", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "OutContext", ".", "getRegisterInfo", "(", ")", ",", "OutContext", ")", ")", ";", "InstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "CodeBytes", ".", "size", "(", ")", "==", "STI", ".", "getInstrInfo", "(", ")", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "", ",", "StringRef", "(", ")", ",", "STI", ",", "DisasmStream", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "DumpCodeInstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";", "raw_string_ostream", "HexStream", "(", "HexLine", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "CodeBytes", ".", "size", "(", ")", ";", "i", "+=", "", ")", "{", "unsigned", "int", "CodeDWord", "=", "*", "(", "unsigned", "int", "*", ")", "&", "CodeBytes", "[", "i", "]", ";", "HexStream", "<<", "format", "(", "", ",", "(", "i", ">", "", "?", "", ":", "", ")", ",", "CodeDWord", ")", ";", "}", "DisasmStream", ".", "flush", "(", ")", ";"], "ground_truth": ["DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLine", ".", "size", "(", ")", ")", ";"], "File": "AMDGPUMCInstLower26", "Func": "emitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43756, "Length": 426, "Cover_Rate": 0.5859697386519945} {"Template_token": ["", "const", "GCNSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MCInstLower", "MCInstLowering", "(", "OutContext", ",", "STI", ",", "*", "this", ")", ";", "StringRef", "Err", ";", "if", "(", "!", "STI", ".", "getInstrInfo", "(", ")", "->", "verifyInstruction", "(", "*", "MI", ",", "Err", ")", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "+", "Err", ")", ";", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "emitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", ")", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";"], "File": "AMDGPUMCInstLower26", "Func": "emitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43757, "Length": 319, "Cover_Rate": 0.43878954607977994} {"Template_token": ["", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "isMetaInstruction", "(", ")", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "!", "MI", "->", "isPseudo", "(", ")", "&&", "STI", ".", "isCPUStringValid", "(", "STI", ".", "getCPU", "(", ")", ")", "&&", "(", "!", "STI", ".", "hasOffset3fBug", "(", ")", "||", "!", "MI", "->", "isBranch", "(", ")", ")", ")", "{", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "InstEmitter", "(", "createMCCodeEmitter", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "OutContext", ")", ")", ";", "InstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "CodeBytes", ".", "size", "(", ")", "==", "STI", ".", "getInstrInfo", "(", ")", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "", ",", "StringRef", "(", ")", ",", "STI", ",", "DisasmStream", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";"], "ground_truth": ["raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";"], "File": "AMDGPUMCInstLower29", "Func": "emitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43758, "Length": 289, "Cover_Rate": 0.4025069637883008} {"Template_token": ["", "C", ".", "emitError", "(", "", "+", "Err", ")", ";", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "emitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", ")", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "!", "MI", "->", "isPseudo", "(", ")", "&&", "STI", ".", "isCPUStringValid", "(", "STI", ".", "getCPU", "(", ")", ")", ")", "{"], "ground_truth": ["SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";"], "File": "AMDGPUMCInstLower30", "Func": "emitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43759, "Length": 303, "Cover_Rate": 0.42616033755274263} {"Template_token": ["", "emitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", ")", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "!", "MI", "->", "isPseudo", "(", ")", "&&", "STI", ".", "isCPUStringValid", "(", "STI", ".", "getCPU", "(", ")", ")", ")", "{", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "InstEmitter", "(", "createMCCodeEmitter", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "OutContext", ".", "getRegisterInfo", "(", ")", ",", "OutContext", ")", ")", ";", "InstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "CodeBytes", ".", "size", "(", ")", "==", "STI", ".", "getInstrInfo", "(", ")", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "", ",", "StringRef", "(", ")", ",", "STI", ",", "DisasmStream", ")", ";"], "ground_truth": ["SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";"], "File": "AMDGPUMCInstLower30", "Func": "emitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43760, "Length": 399, "Cover_Rate": 0.5611814345991561} {"Template_token": ["", "MCInstLower", "MCInstLowering", "(", "OutContext", ",", "STI", ",", "*", "this", ")", ";", "StringRef", "Err", ";", "if", "(", "!", "STI", ".", "getInstrInfo", "(", ")", "->", "verifyInstruction", "(", "*", "MI", ",", "Err", ")", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "+", "Err", ")", ";", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", ")", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "STI", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";"], "ground_truth": ["InstEmitter", ".", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";"], "File": "AMDGPUMCInstLower31", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43761, "Length": 479, "Cover_Rate": 0.7543307086614173} {"Template_token": ["", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", ")", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";"], "ground_truth": ["raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";"], "File": "AMDGPUMCInstLower31", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43762, "Length": 305, "Cover_Rate": 0.48031496062992124} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", ")", "Opcode", "=", "", ";", "int", "MCOpcode", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "pseudoToMCOpcode", "(", "Opcode", ")", ";", "if", "(", "MCOpcode", "==", "-", "", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}", "OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{"], "ground_truth": ["MCOperand", "MCOp", ";"], "File": "AMDGPUMCInstLower34", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43763, "Length": 105, "Cover_Rate": 0.7446808510638298} {"Template_token": ["", "if", "(", "Opcode", "==", "", ")", "Opcode", "=", "", ";", "int", "MCOpcode", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "pseudoToMCOpcode", "(", "Opcode", ")", ";", "if", "(", "MCOpcode", "==", "-", "", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}", "OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";", "lowerOperand", "(", "MO", ",", "MCOp", ")", ";"], "ground_truth": ["OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "File": "AMDGPUMCInstLower34", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43764, "Length": 110, "Cover_Rate": 0.7801418439716312} {"Template_token": ["", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "MF", "->", "getSubtarget", "(", ")", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";"], "ground_truth": ["MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";"], "File": "AMDGPUMCInstLower36", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43765, "Length": 160, "Cover_Rate": 0.372960372960373} {"Template_token": ["", "const", "MCConstantExpr", "*", "One", "=", "MCConstantExpr", "::", "create", "(", "", ",", "Ctx", ")", ";", "SrcBBSym", "=", "MCBinaryExpr", "::", "createAdd", "(", "SrcBBSym", ",", "One", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "", ")", "return", "MCBinaryExpr", "::", "createSub", "(", "DestBBSym", ",", "SrcBBSym", ",", "Ctx", ")", ";", "assert", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "", ")", ";"], "ground_truth": ["return", "MCBinaryExpr", "::", "createSub", "(", "SrcBBSym", ",", "DestBBSym", ",", "Ctx", ")", ";"], "File": "AMDGPUMCInstLower37", "Func": "getLongBranchBlockExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43766, "Length": 72, "Cover_Rate": 0.4022346368715084} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "auto", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "Opcode", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "Opcode", "==", "", ")", "{", "OutMI", ".", "setOpcode", "(", "TII", "->", "pseudoToMCOpcode", "(", "", ")", ")", ";", "MCOperand", "Dest", ",", "Src", ";", "lowerOperand", "(", "MI", "->", "getOperand", "(", "", ")", ",", "Dest", ")", ";", "lowerOperand", "(", "MI", "->", "getOperand", "(", "", ")", ",", "Src", ")", ";", "OutMI", ".", "addOperand", "(", "Dest", ")", ";", "OutMI", ".", "addOperand", "(", "Src", ")", ";", "return", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Opcode", "=", "", ";", "}", "int", "MCOpcode", "=", "TII", "->", "pseudoToMCOpcode", "(", "Opcode", ")", ";", "if", "(", "MCOpcode", "==", "-", "", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower37", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43767, "Length": 175, "Cover_Rate": 0.720164609053498} {"Template_token": ["", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Opcode", "=", "", ";", "}", "int", "MCOpcode", "=", "TII", "->", "pseudoToMCOpcode", "(", "Opcode", ")", ";", "if", "(", "MCOpcode", "==", "-", "", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}"], "ground_truth": ["OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";"], "File": "AMDGPUMCInstLower37", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43768, "Length": 79, "Cover_Rate": 0.32510288065843623} {"Template_token": ["", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "emitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "isMetaInstruction", "(", ")", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "!", "MI", "->", "isPseudo", "(", ")", "&&", "STI", ".", "isCPUStringValid", "(", "STI", ".", "getCPU", "(", ")", ")", "&&", "(", "!", "STI", ".", "hasOffset3fBug", "(", ")", "||", "!", "MI", "->", "isBranch", "(", ")", ")", ")", "{", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "InstEmitter", "(", "createMCCodeEmitter", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "OutContext", ".", "getRegisterInfo", "(", ")", ",", "OutContext", ")", ")", ";", "InstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["assert", "(", "CodeBytes", ".", "size", "(", ")", "==", "STI", ".", "getInstrInfo", "(", ")", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ")", ";"], "File": "AMDGPUMCInstLower41", "Func": "emitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43769, "Length": 310, "Cover_Rate": 0.47040971168437024} {"Template_token": ["", "StringRef", "Err", ";", "if", "(", "!", "STI", ".", "getInstrInfo", "(", ")", "->", "verifyInstruction", "(", "*", "MI", ",", "Err", ")", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "+", "Err", ")", ";", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "emitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "isMetaInstruction", "(", ")", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "!", "MI", "->", "isPseudo", "(", ")", "&&", "STI", ".", "isCPUStringValid", "(", "STI", ".", "getCPU", "(", ")", ")", "&&", "(", "!", "STI", ".", "hasOffset3fBug", "(", ")", "||", "!", "MI", "->", "isBranch", "(", ")", ")", ")", "{", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "InstEmitter", "(", "createMCCodeEmitter", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "OutContext", ".", "getRegisterInfo", "(", ")", ",", "OutContext", ")", ")", ";", "InstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "CodeBytes", ".", "size", "(", ")", "==", "STI", ".", "getInstrInfo", "(", ")", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower41", "Func": "emitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43770, "Length": 373, "Cover_Rate": 0.5660091047040972} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "Opcode", "==", "", ")", "{", "OutMI", ".", "setOpcode", "(", "TII", "->", "pseudoToMCOpcode", "(", "", ")", ")", ";", "MCOperand", "Dest", ",", "Src", ";", "lowerOperand", "(", "MI", "->", "getOperand", "(", "", ")", ",", "Dest", ")", ";", "lowerOperand", "(", "MI", "->", "getOperand", "(", "", ")", ",", "Src", ")", ";", "OutMI", ".", "addOperand", "(", "Dest", ")", ";", "OutMI", ".", "addOperand", "(", "Src", ")", ";", "return", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Opcode", "=", "", ";", "}", "int", "MCOpcode", "=", "TII", "->", "pseudoToMCOpcode", "(", "Opcode", ")", ";", "if", "(", "MCOpcode", "==", "-", "", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}", "OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";", "lowerOperand", "(", "MO", ",", "MCOp", ")", ";", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";", "}"], "ground_truth": ["int", "FIIdx", "=", "", "(", "MCOpcode", ",", "", "::", "fi", ")", ";"], "File": "AMDGPUMCInstLower41", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43771, "Length": 202, "Cover_Rate": 0.696551724137931} {"Template_token": ["", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "STI", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";", "InstEmitter", ".", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";", "raw_string_ostream", "HexStream", "(", "HexLine", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "CodeBytes", ".", "size", "(", ")", ";", "i", "+=", "", ")", "{", "unsigned", "int", "CodeDWord", "=", "*", "(", "unsigned", "int", "*", ")", "&", "CodeBytes", "[", "i", "]", ";"], "ground_truth": ["HexStream", "<<", "format", "(", "", ",", "(", "i", ">", "", "?", "", ":", "", ")", ",", "CodeDWord", ")", ";"], "File": "AMDGPUMCInstLower45", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43772, "Length": 287, "Cover_Rate": 0.4759535655058043} {"Template_token": ["", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "GV", "->", "getName", "(", ")", ")", ")", ";", "const", "MCExpr", "*", "SymExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "SymExpr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "Sym", "->", "setExternal", "(", "true", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "}"], "ground_truth": ["OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "File": "AMDGPUMCInstLower49", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43773, "Length": 186, "Cover_Rate": 0.523943661971831} {"Template_token": ["", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "STI", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";", "InstEmitter", ".", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "", ")", ";"], "ground_truth": ["std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";"], "File": "AMDGPUMCInstLower4", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43774, "Length": 167, "Cover_Rate": 0.30035971223021585} {"Template_token": ["", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";"], "ground_truth": ["if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{"], "File": "AMDGPUMCInstLower4", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43775, "Length": 175, "Cover_Rate": 0.3147482014388489} {"Template_token": ["", "default", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "InstrInfo", "::", "MO_GOTPCREL", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower4", "Func": "getVariantKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43776, "Length": 18, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "switch", "(", "MOFlags", ")", "{", "default", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";"], "ground_truth": ["case", "InstrInfo", "::", "MO_GOTPCREL", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ";"], "File": "AMDGPUMCInstLower4", "Func": "getVariantKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43777, "Length": 22, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "void", "MCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "int", "MCOpcode", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "pseudoToMCOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "MCOpcode", "==", "-", "", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}", "OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "MCOp", "=", "MCOperand", "::", "createReg", "(", "", "(", "MO", ".", "getReg", "(", ")", ",", "ST", ")", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_MachineBasicBlock", ":"], "File": "AMDGPUMCInstLower4", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43778, "Length": 172, "Cover_Rate": 0.4725274725274725} {"Template_token": ["", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", ")", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";"], "File": "AMDGPUMCInstLower50", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43779, "Length": 212, "Cover_Rate": 0.33385826771653543} {"Template_token": ["", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "+", "Err", ")", ";", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", ")", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";"], "ground_truth": ["EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";"], "File": "AMDGPUMCInstLower8", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43782, "Length": 296, "Cover_Rate": 0.41631504922644164} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "const", "GCNSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MCInstLower", "MCInstLowering", "(", "OutContext", ",", "STI", ",", "*", "this", ")", ";", "StringRef", "Err", ";", "if", "(", "!", "STI", ".", "getInstrInfo", "(", ")", "->", "verifyInstruction", "(", "*", "MI", ",", "Err", ")", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "", "+", "Err", ")", ";", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";"], "File": "AMDGPUMCInstLower8", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43783, "Length": 239, "Cover_Rate": 0.3361462728551336} {"Template_token": ["", "auto", "SrcAddr", "=", "Op", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "Op", "->", "isNullValue", "(", ")", "&&", "AT", ".", "getNullPointerValue", "(", "SrcAddr", ")", "==", "", ")", "{", "auto", "DstAddr", "=", "CE", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "return", "MCConstantExpr", "::", "create", "(", "AT", ".", "getNullPointerValue", "(", "DstAddr", ")", ",", "OutContext", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower9", "Func": "lowerAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43784, "Length": 60, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "while", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "MF", "->", "getSubtarget", "(", ")", ")", ";", "SmallVector", "<", "MCFixup", ",", "", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "", ">", "CodeBytes", ";"], "ground_truth": ["raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";"], "File": "AMDGPUMCInstLower", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43785, "Length": 164, "Cover_Rate": 0.3877068557919622} {"Template_token": ["", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "GV", "->", "getName", "(", ")", ")", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUMCInstLower", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43786, "Length": 119, "Cover_Rate": 0.3251366120218579} {"Template_token": ["", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "GV", "->", "getName", "(", ")", ")", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "{", "assert", "(", "MO", ".", "getIndex", "(", ")", "==", "", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "END_OF_TEXT_LABEL_NAME", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";"], "ground_truth": ["MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";"], "File": "AMDGPUMCInstLower", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43787, "Length": 211, "Cover_Rate": 0.5765027322404371} {"Template_token": ["", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "InitMCRegisterInfo", "(", "X", ",", "", ")", ";", "else", "InitMCRegisterInfo", "(", "X", ",", "", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "AMDGPUMCTargetDesc12", "Func": "createAMDGPUMCRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43788, "Length": 30, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "InitMCRegisterInfo", "(", "X", ",", "", ")", ";"], "ground_truth": ["else", "InitMCRegisterInfo", "(", "X", ",", "", ")", ";"], "File": "AMDGPUMCTargetDesc12", "Func": "createAMDGPUMCRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43789, "Length": 36, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";", "return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc12", "Func": "createAMDGPUMCSubtargetInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43790, "Length": 33, "Cover_Rate": 0.66} {"Template_token": ["", "static", "MCSubtargetInfo", "*", "createMCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";", "return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc12", "Func": "createAMDGPUMCSubtargetInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43791, "Length": 50, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterMCAsmInfo", "<", "MCAsmInfo", ">", "X", "(", "*", "T", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createMCStreamer", ")", ";", "}", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheTarget", "(", ")", ",", "createMCCodeEmitter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "getTheTarget", "(", ")", ",", "createObjectTargetStreamer", ")", ";"], "File": "AMDGPUMCTargetDesc12", "Func": "LLVMInitializeAMDGPUTargetMC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43792, "Length": 83, "Cover_Rate": 0.50920245398773} {"Template_token": ["", "}", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheTarget", "(", ")", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "getTheTarget", "(", ")", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheGCNTarget", "(", ")", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "getTheGCNTarget", "(", ")", ",", "createAsmTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "getTheGCNTarget", "(", ")", ",", "createObjectTargetStreamer", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc12", "Func": "LLVMInitializeAMDGPUTargetMC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43793, "Length": 57, "Cover_Rate": 0.3496932515337423} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createMCStreamer", ")", ";", "}", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheTarget", "(", ")", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "getTheTarget", "(", ")", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheGCNTarget", "(", ")", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "getTheGCNTarget", "(", ")", ",", "createAsmTargetStreamer", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "getTheGCNTarget", "(", ")", ",", "createObjectTargetStreamer", ")", ";"], "File": "AMDGPUMCTargetDesc13", "Func": "LLVMInitializeAMDGPUTargetMC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43794, "Length": 76, "Cover_Rate": 0.4393063583815029} {"Template_token": ["", "static", "MCTargetStreamer", "*", "createAsmTargetStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "*", "InstPrint", ",", "bool", "isVerboseAsm", ")", "{"], "ground_truth": ["return", "new", "TargetAsmStreamer", "(", "S", ",", "OS", ")", ";"], "File": "AMDGPUMCTargetDesc16", "Func": "createAMDGPUAsmTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43795, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "InitMCRegisterInfo", "(", "X", ",", "", ")", ";", "else", "InitMCRegisterInfo", "(", "X", ",", "", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "AMDGPUMCTargetDesc16", "Func": "createAMDGPUMCRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43796, "Length": 30, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "return", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc19", "Func": "createAMDGPUMCInstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43797, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitMCRegisterInfo", "(", "X", ",", "", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "AMDGPUMCTargetDesc19", "Func": "createAMDGPUMCRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43799, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "static", "MCSubtargetInfo", "*", "createMCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{"], "ground_truth": ["return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";"], "File": "AMDGPUMCTargetDesc19", "Func": "createAMDGPUMCSubtargetInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43801, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "return", "new", "TargetELFStreamer", "(", "S", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc19", "Func": "createAMDGPUObjectTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43802, "Length": 8, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "return", "new", "TargetELFStreamer", "(", "S", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc19", "Func": "createAMDGPUObjectTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43803, "Length": 8, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ")", "{"], "ground_truth": ["if", "(", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "return", "createELFStreamer", "(", "Context", ",", "MAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ")", ";"], "File": "AMDGPUMCTargetDesc19", "Func": "createMCStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43805, "Length": 56, "Cover_Rate": 0.7887323943661971} {"Template_token": ["", "RegisterMCAsmInfo", "<", "MCAsmInfo", ">", "X", "(", "*", "T", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createMCStreamer", ")", ";", "}"], "ground_truth": ["TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheTarget", "(", ")", ",", "createMCCodeEmitter", ")", ";"], "File": "AMDGPUMCTargetDesc19", "Func": "LLVMInitializeAMDGPUTargetMC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43806, "Length": 82, "Cover_Rate": 0.5857142857142857} {"Template_token": ["", "explicit", "MCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc1", "Func": "AMDGPUMCInstrAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43807, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "MCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc1", "Func": "AMDGPUMCInstrAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43808, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "TargetAsmStreamer", "(", "S", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUAsmTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43809, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "static", "MCTargetStreamer", "*", "createAsmTargetStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "*", "InstPrint", ",", "bool", "isVerboseAsm", ")", "{", "return", "new", "TargetAsmStreamer", "(", "S", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUAsmTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43810, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "ground_truth": ["else", "return", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUMCInstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43811, "Length": 35, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "if", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "ground_truth": ["else", "return", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUMCInstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43812, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "static", "MCInstrAnalysis", "*", "createMCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", "{", "return", "new", "MCInstrAnalysis", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUMCInstrAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43813, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "MCInstrAnalysis", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUMCInstrAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43814, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "InitMCInstrInfo", "(", "X", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUMCInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43815, "Length": 9, "Cover_Rate": 0.36} {"Template_token": ["", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitMCInstrInfo", "(", "X", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUMCInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43816, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "InitMCRegisterInfo", "(", "X", ",", "", ")", ";", "else", "InitMCRegisterInfo", "(", "X", ",", "", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUMCRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43817, "Length": 39, "Cover_Rate": 0.7358490566037735} {"Template_token": ["", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "InitMCRegisterInfo", "(", "X", ",", "", ")", ";", "else", "InitMCRegisterInfo", "(", "X", ",", "", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUMCRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43818, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "static", "MCSubtargetInfo", "*", "createMCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ";"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUMCSubtargetInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43819, "Length": 53, "Cover_Rate": 0.9814814814814815} {"Template_token": ["", "static", "MCTargetStreamer", "*", "createObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "new", "TargetELFStreamer", "(", "S", ",", "STI", ")", ";"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUObjectTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43820, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "static", "MCTargetStreamer", "*", "createObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "new", "TargetELFStreamer", "(", "S", ",", "STI", ")", ";"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUObjectTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43821, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitMCRegisterInfo", "(", "X", ",", "", ",", "DwarfFlavour", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc1", "Func": "createGCNMCRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43822, "Length": 22, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "&&", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "createELFStreamer", "(", "T", ",", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "RelaxAll", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc1", "Func": "createMCStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43824, "Length": 77, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "", "||", "!", "Inst", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "||", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "AMDGPUMCTargetDesc1", "Func": "evaluateBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43825, "Length": 82, "Cover_Rate": 0.7008547008547008} {"Template_token": ["", "LLVM_EXTERNAL_VIBILITY", "void", "LLVMInitializeTargetMC", "(", ")", "{", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getTheGCNTarget", "(", ")", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getTheTarget", "(", ")", ",", "createMCInstrInfo", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheTarget", "(", ")", ",", "&", "getTheGCNTarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfo", "<", "MCAsmInfo", ">", "X", "(", "*", "T", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createMCStreamer", ")", ";", "}"], "ground_truth": ["TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheTarget", "(", ")", ",", "createMCCodeEmitter", ")", ";"], "File": "AMDGPUMCTargetDesc1", "Func": "LLVMInitializeAMDGPUTargetMC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43826, "Length": 129, "Cover_Rate": 0.7413793103448276} {"Template_token": ["", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc20", "Func": "createAMDGPUMCCodeGenInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43827, "Length": 24, "Cover_Rate": 0.48} {"Template_token": ["", "for", "(", "Target", "*", "T", ":", "{", "&", "TheTarget", ",", "&", "TheGCNTarget", "}", ")", "{", "RegisterMCAsmInfo", "<", "MCAsmInfo", ">", "X", "(", "*", "T", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "*", "T", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";"], "File": "AMDGPUMCTargetDesc20", "Func": "LLVMInitializeAMDGPUTargetMC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43829, "Length": 55, "Cover_Rate": 0.4296875} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createAsmBackend", ")", ";"], "File": "AMDGPUMCTargetDesc20", "Func": "LLVMInitializeAMDGPUTargetMC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43830, "Length": 50, "Cover_Rate": 0.390625} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createMCStreamer", ")", ";", "}", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheTarget", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheGCNTarget", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "TheGCNTarget", ",", "createAsmTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "TheGCNTarget", ",", "createObjectTargetStreamer", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc22", "Func": "LLVMInitializeAMDGPUTargetMC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43831, "Length": 78, "Cover_Rate": 0.609375} {"Template_token": ["", "for", "(", "Target", "*", "T", ":", "{", "&", "TheTarget", ",", "&", "TheGCNTarget", "}", ")", "{", "RegisterMCAsmInfo", "<", "MCAsmInfo", ">", "X", "(", "*", "T", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createMCStreamer", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc22", "Func": "LLVMInitializeAMDGPUTargetMC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43832, "Length": 86, "Cover_Rate": 0.671875} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "return", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", "?", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ":"], "ground_truth": ["new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "File": "AMDGPUMCTargetDesc29", "Func": "createAMDGPUMCInstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43833, "Length": 60, "Cover_Rate": 0.9836065573770492} {"Template_token": ["", "return", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", "?", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ":", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc29", "Func": "createAMDGPUMCInstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43834, "Length": 32, "Cover_Rate": 0.5245901639344263} {"Template_token": ["", "return", "createELFStreamer", "(", "T", ",", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ",", "RelaxAll", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc29", "Func": "createMCStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43836, "Length": 27, "Cover_Rate": 0.40298507462686567} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createAsmBackend", ")", ";"], "File": "AMDGPUMCTargetDesc6", "Func": "LLVMInitializeAMDGPUTargetMC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43837, "Length": 50, "Cover_Rate": 0.33112582781456956} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createMCStreamer", ")", ";", "}"], "ground_truth": ["TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheTarget", "(", ")", ",", "createMCCodeEmitter", ")", ";"], "File": "AMDGPUMCTargetDesc6", "Func": "LLVMInitializeAMDGPUTargetMC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43838, "Length": 62, "Cover_Rate": 0.4105960264900662} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "*", "T", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createMCSubtargetInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";"], "File": "AMDGPUMCTargetDesc8", "Func": "LLVMInitializeAMDGPUTargetMC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43839, "Length": 50, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "return", "false", ";", "default", ":", "break", ";", "}", "}", "const", "auto", "checkNoAlias", "=", "[", "AA", ",", "Ptr", "]", "(", "auto", "I", ")", "->", "bool", "{", "return", "I", "&&", "AA", "->", "isNoAlias", "(", "I", "->", "getPointerOperand", "(", ")", ",", "Ptr", ")", ";", "}", ";"], "ground_truth": ["if", "(", "checkNoAlias", "(", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "DefInst", ")", ")", "||", "checkNoAlias", "(", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "DefInst", ")", ")", ")", "return", "false", ";"], "File": "AMDGPUMemoryUtils1", "Func": "isReallyAClobber", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43840, "Length": 70, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "break", ";", "}", "}", "const", "auto", "checkNoAlias", "=", "[", "AA", ",", "Ptr", "]", "(", "auto", "I", ")", "->", "bool", "{", "return", "I", "&&", "AA", "->", "isNoAlias", "(", "I", "->", "getPointerOperand", "(", ")", ",", "Ptr", ")", ";"], "ground_truth": ["}", ";"], "File": "AMDGPUMemoryUtils1", "Func": "isReallyAClobber", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43841, "Length": 49, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "MemoryAccess", "*", "MA", "=", "WorkList", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "MA", ")", ".", "second", ")", "continue", ";", "if", "(", "MSSA", "->", "isLiveOnEntryDef", "(", "MA", ")", ")", "continue", ";", "if", "(", "MemoryDef", "*", "Def", "=", "dyn_cast", "<", "MemoryDef", ">", "(", "MA", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Def", "->", "getMemoryInst", "(", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["if", "(", "isReallyAClobber", "(", "Load", "->", "getPointerOperand", "(", ")", ",", "Def", ",", "AA", ")", ")", "{"], "File": "AMDGPUMemoryUtils", "Func": "isClobberedInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43842, "Length": 84, "Cover_Rate": 0.32684824902723736} {"Template_token": ["", "default", ":", "break", ";", "}", "}", "const", "auto", "checkNoAlias", "=", "[", "AA", ",", "Ptr", "]", "(", "auto", "I", ")", "->", "bool", "{", "return", "I", "&&", "AA", "->", "isNoAlias", "(", "I", "->", "getPointerOperand", "(", ")", ",", "Ptr", ")", ";", "}", ";", "if", "(", "checkNoAlias", "(", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "DefInst", ")", ")", "||", "checkNoAlias", "(", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "DefInst", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUMemoryUtils", "Func": "isReallyAClobber", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43843, "Length": 70, "Cover_Rate": 0.4697986577181208} {"Template_token": ["", "auto", "StageB", "=", "PipelineOrder", "[", "j", "]", ";", "for", "(", "auto", "SUnitA", ":", "StageA", "->", "Collection", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "DAG", "->", "dumpNode", "(", "*", "SUnitA", ")", ";", ")", ";", "for", "(", "auto", "SUnitB", ":", "StageB", "->", "Collection", ")", "{", "if", "(", "DAG", "->", "canAddEdge", "(", "SUnitB", ",", "SUnitA", ")", ")", "{", "DAG", "->", "addEdge", "(", "SUnitB", ",", "SDep", "(", "SUnitA", ",", "SDep", "::", "Artificial", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "DAG", "->", "dumpNode", "(", "*", "SUnitB", ")", ";", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "DAG", "->", "dumpNode", "(", "*", "SUnitB", ")", ";", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMFMAIGroupLP", "Func": "addPipelineEdges", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43844, "Length": 117, "Cover_Rate": 0.6030927835051546} {"Template_token": ["", "static", "void", "addPipelineEdges", "(", "const", "llvm", "::", "ArrayRef", "<", "InstructionClass", "*", ">", "PipelineOrder", ",", "ScheduleDAGInstrs", "*", "DAG", ")", "{", "for", "(", "int", "i", "=", "", ";", "i", "<", "(", "int", ")", "PipelineOrder", ".", "size", "(", ")", "-", "", ";", "i", "++", ")", "{", "auto", "StageA", "=", "PipelineOrder", "[", "i", "]", ";", "for", "(", "int", "j", "=", "i", "+", "", ";", "j", "<", "(", "int", ")", "PipelineOrder", ".", "size", "(", ")", ";", "j", "++", ")", "{", "auto", "StageB", "=", "PipelineOrder", "[", "j", "]", ";", "for", "(", "auto", "SUnitA", ":", "StageA", "->", "Collection", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "DAG", "->", "dumpNode", "(", "*", "SUnitA", ")", ";", ")", ";", "for", "(", "auto", "SUnitB", ":", "StageB", "->", "Collection", ")", "{", "if", "(", "DAG", "->", "canAddEdge", "(", "SUnitB", ",", "SUnitA", ")", ")", "{", "DAG", "->", "addEdge", "(", "SUnitB", ",", "SDep", "(", "SUnitA", ",", "SDep", "::", "Artificial", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "DAG", "->", "dumpNode", "(", "*", "SUnitB", ")", ";", ")", ";", "}", "else", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";"], "File": "AMDGPUMFMAIGroupLP", "Func": "addPipelineEdges", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43845, "Length": 178, "Cover_Rate": 0.9175257731958762} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "DAGInstrs", "->", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "return", ";", "DAG", "=", "static_cast", "<", "ScheduleDAGMI", "*", ">", "(", "DAGInstrs", ")", ";", "const", "TargetSchedModel", "*", "TSchedModel", "=", "DAGInstrs", "->", "getSchedModel", "(", ")", ";", "if", "(", "!", "TSchedModel", "||", "DAG", "->", "SUnits", ".", "empty", "(", ")", ")", "return", ";", "const", "IsInstructionType", "isMFMAFn", "=", "[", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "TII", "->", "isMAI", "(", "MI", ")", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "InstructionClass", "MFMASUnits", "(", "isMFMAFn", ",", "MFMAGroupMaxSize", ")", ";", "const", "IsInstructionType", "isVMEMReadFn", "=", "[", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "(", "(", "TII", "->", "isFLAT", "(", "MI", ")", "&&", "!", "TII", "->", "isDS", "(", "MI", ")", ")", "||", "TII", "->", "isVMEM", "(", "MI", ")", ")", "&&", "MI", ".", "mayLoad", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "InstructionClass", "VMEMReadSUnits", "(", "isVMEMReadFn", ",", "VMEMGroupMaxSize", ")", ";", "const", "IsInstructionType", "isDSWriteFn", "=", "[", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "TII", "->", "isDS", "(", "MI", ")", "&&", "MI", ".", "mayStore", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "InstructionClass", "DSWriteSUnits", "(", "isDSWriteFn", ",", "LDWGroupMaxSize", ")", ";"], "ground_truth": ["const", "IsInstructionType", "isDSReadFn", "=", "[", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "File": "AMDGPUMFMAIGroupLP", "Func": "apply", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43846, "Length": 286, "Cover_Rate": 0.7467362924281984} {"Template_token": ["", "InstructionClass", "MFMASUnits", "(", "isMFMAFn", ",", "MFMAGroupMaxSize", ")", ";", "const", "IsInstructionType", "isVMEMReadFn", "=", "[", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "(", "(", "TII", "->", "isFLAT", "(", "MI", ")", "&&", "!", "TII", "->", "isDS", "(", "MI", ")", ")", "||", "TII", "->", "isVMEM", "(", "MI", ")", ")", "&&", "MI", ".", "mayLoad", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "InstructionClass", "VMEMReadSUnits", "(", "isVMEMReadFn", ",", "VMEMGroupMaxSize", ")", ";", "const", "IsInstructionType", "isDSWriteFn", "=", "[", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "TII", "->", "isDS", "(", "MI", ")", "&&", "MI", ".", "mayStore", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "InstructionClass", "DSWriteSUnits", "(", "isDSWriteFn", ",", "LDWGroupMaxSize", ")", ";", "const", "IsInstructionType", "isDSReadFn", "=", "[", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "TII", "->", "isDS", "(", "MI", ")", "&&", "MI", ".", "mayLoad", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "InstructionClass", "DSReadSUnits", "(", "isDSReadFn", ",", "LDRGroupMaxSize", ")", ";", "SmallVector", "<", "InstructionClass", "*", ",", "", ">", "PipelineOrder", "=", "{", "&", "VMEMReadSUnits", ",", "&", "DSReadSUnits", ",", "&", "MFMASUnits", ",", "&", "DSWriteSUnits", "}", ";"], "ground_truth": ["collectSUnits", "(", "PipelineOrder", ",", "TII", ",", "DAG", ")", ";"], "File": "AMDGPUMFMAIGroupLP", "Func": "apply", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43847, "Length": 230, "Cover_Rate": 0.6005221932114883} {"Template_token": ["", "bool", "IsFull", "(", ")", "{"], "ground_truth": ["return", "!", "(", "MaxSize", "<=", "", ")", "&&", "(", "int", ")", "Collection", ".", "size", "(", ")", ">=", "MaxSize", ";"], "File": "AMDGPUMFMAIGroupLP", "Func": "IsFull", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43853, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "if", "(", "Src", "==", "", ")", "{", "PSV", "=", "MFI", "->", "getImagePSV", "(", "TM", ")", ";", "return", "false", ";", "}", "if", "(", "Src", "==", "", ")", "{", "PSV", "=", "MFI", "->", "getGWSPSV", "(", "TM", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUMIRFormatter2", "Func": "parseCustomPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43854, "Length": 40, "Cover_Rate": 0.32} {"Template_token": ["", "MIRFormatter", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMIRFormatter", "Func": "AMDGPUMIRFormatter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43855, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "MIRFormatter", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMIRFormatter", "Func": "AMDGPUMIRFormatter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43856, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "}", "if", "(", "Src", "==", "", ")", "{", "PSV", "=", "MFI", "->", "getImagePSV", "(", "TII", ")", ";", "return", "false", ";", "}", "if", "(", "Src", "==", "", ")", "{", "PSV", "=", "MFI", "->", "getGWSPSV", "(", "TII", ")", ";", "return", "false", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMIRFormatter", "Func": "parseCustomPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43857, "Length": 47, "Cover_Rate": 0.376} {"Template_token": ["", "explicit", "OpenCLEnqueuedBlockLowering", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUOpenCLEnqueuedBlockLowering (2)1", "Func": "AMDGPUOpenCLEnqueuedBlockLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43858, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "OpenCLEnqueuedBlockLowering", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUOpenCLEnqueuedBlockLowering (2)1", "Func": "AMDGPUOpenCLEnqueuedBlockLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43859, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "*", "U", ")", ")", "{", "auto", "*", "Caller", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "Callers", ".", "insert", "(", "Caller", ")", ".", "second", ")", "collectCallers", "(", "Caller", ",", "Callers", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLEnqueuedBlockLowering (2)1", "Func": "collectCallers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43860, "Length": 50, "Cover_Rate": 0.6172839506172839} {"Template_token": ["", "for", "(", "auto", "U", ":", "F", "->", "users", "(", ")", ")", "{", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "*", "U", ")", ")", "{", "auto", "*", "Caller", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "Callers", ".", "insert", "(", "Caller", ")", ".", "second", ")", "collectCallers", "(", "Caller", ",", "Callers", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLEnqueuedBlockLowering (2)1", "Func": "collectCallers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43861, "Length": 62, "Cover_Rate": 0.7654320987654321} {"Template_token": ["", "static", "void", "collectFunctionUsers", "(", "User", "*", "U", ",", "DenseSet", "<", "Function", "*", ">", "&", "Funcs", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{", "auto", "*", "F", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "Funcs", ".", "insert", "(", "F", ")", ".", "second", ")", "collectCallers", "(", "F", ",", "Funcs", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "!", "isa", "<", "Constant", ">", "(", "U", ")", ")", "return", ";"], "File": "AMDGPUOpenCLEnqueuedBlockLowering (2)1", "Func": "collectFunctionUsers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43862, "Length": 80, "Cover_Rate": 0.7920792079207921} {"Template_token": ["", "static", "void", "collectFunctionUsers", "(", "User", "*", "U", ",", "DenseSet", "<", "Function", "*", ">", "&", "Funcs", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{", "auto", "*", "F", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "Funcs", ".", "insert", "(", "F", ")", ".", "second", ")", "collectCallers", "(", "F", ",", "Funcs", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLEnqueuedBlockLowering (2)1", "Func": "collectFunctionUsers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43863, "Length": 67, "Cover_Rate": 0.6633663366336634} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", "{"], "ground_truth": ["return", "new", "OpenCLEnqueuedBlockLowering", "(", ")", ";"], "File": "AMDGPUOpenCLEnqueuedBlockLowering (2)1", "Func": "createAMDGPUOpenCLEnqueuedBlockLoweringPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43864, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "new", "OpenCLEnqueuedBlockLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLEnqueuedBlockLowering (2)1", "Func": "createAMDGPUOpenCLEnqueuedBlockLoweringPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43865, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "*", "U", ")", ")", "{"], "ground_truth": ["auto", "*", "Caller", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "AMDGPUOpenCLEnqueuedBlockLowering12", "Func": "collectCallers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43866, "Length": 31, "Cover_Rate": 0.3522727272727273} {"Template_token": ["", "auto", "*", "Caller", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "Callers", ".", "count", "(", "Caller", ")", ")", "continue", ";", "Callers", ".", "insert", "(", "Caller", ")", ";", "collectCallers", "(", "Caller", ",", "Callers", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUOpenCLEnqueuedBlockLowering12", "Func": "collectCallers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43867, "Length": 41, "Cover_Rate": 0.4659090909090909} {"Template_token": ["", "}", "auto", "RuntimeHandle", "=", "(", "F", ".", "getName", "(", ")", "+", "", ")", ".", "str", "(", ")", ";", "auto", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt8Ty", "(", "C", ")", "->", "getPointerTo", "(", "AS", "::", "GLOBAL_ADDRESS", ")", ",", "true", ",", "GlobalValue", "::", "ExternalLinkage", ",", "nullptr", ",", "RuntimeHandle", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "AS", "::", "GLOBAL_ADDRESS", ",", "true", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GV", "<<", "'\\n'", ")", ";", "for", "(", "auto", "U", ":", "F", ".", "users", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "ConstantExpr", ">", "(", "&", "*", "U", ")", ")", "continue", ";", "auto", "*", "BitCast", "=", "cast", "<", "ConstantExpr", ">", "(", "&", "*", "U", ")", ";", "auto", "*", "NewPtr", "=", "ConstantExpr", "::", "getPointerCast", "(", "GV", ",", "BitCast", "->", "getType", "(", ")", ")", ";", "BitCast", "->", "replaceAllUsesWith", "(", "NewPtr", ")", ";", "F", ".", "addFnAttr", "(", "", ",", "RuntimeHandle", ")", ";", "F", ".", "setLinkage", "(", "GlobalValue", "::", "ExternalLinkage", ")", ";", "for", "(", "auto", "U", ":", "NewPtr", "->", "users", "(", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "&", "*", "U", ")", ")", "{", "auto", "*", "F", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Callers", ".", "insert", "(", "F", ")", ";", "collectCallers", "(", "F", ",", "Callers", ")", ";", "}", "}"], "ground_truth": ["Changed", "=", "true", ";"], "File": "AMDGPUOpenCLEnqueuedBlockLowering12", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43868, "Length": 224, "Cover_Rate": 0.632768361581921} {"Template_token": ["", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "!", "F", ".", "hasOneUse", "(", ")", "||", "!", "F", ".", "user_begin", "(", ")", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "ConstantExpr", ">", "(", "*", "F", ".", "user_begin", "(", ")", ")", "||", "!", "isa", "<", "ConstantExpr", ">", "(", "*", "F", ".", "user_begin", "(", ")", "->", "user_begin", "(", ")", ")", ")", "{", "continue", ";", "}", "auto", "*", "BitCast", "=", "cast", "<", "ConstantExpr", ">", "(", "*", "F", ".", "user_begin", "(", ")", ")", ";", "auto", "*", "AddrCast", "=", "cast", "<", "ConstantExpr", ">", "(", "*", "BitCast", "->", "user_begin", "(", ")", ")", ";", "auto", "RuntimeHandle", "=", "(", "F", ".", "getName", "(", ")", "+", "", ")", ".", "str", "(", ")", ";", "auto", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt8Ty", "(", "C", ")", "->", "getPointerTo", "(", "AS", "::", "GLOBAL_ADDRESS", ")", ",", "true", ",", "GlobalValue", "::", "ExternalLinkage", ",", "nullptr", ",", "RuntimeHandle", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "AS", "::", "GLOBAL_ADDRESS", ",", "true", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GV", "<<", "'\\n'", ")", ";"], "File": "AMDGPUOpenCLEnqueuedBlockLowering5", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43869, "Length": 177, "Cover_Rate": 0.48760330578512395} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GV", "<<", "'\\n'", ")", ";", "auto", "*", "NewPtr", "=", "ConstantExpr", "::", "getPointerCast", "(", "GV", ",", "AddrCast", "->", "getType", "(", ")", ")", ";", "AddrCast", "->", "replaceAllUsesWith", "(", "NewPtr", ")", ";", "F", ".", "addFnAttr", "(", "", ",", "RuntimeHandle", ")", ";", "F", ".", "setLinkage", "(", "GlobalValue", "::", "ExternalLinkage", ")", ";", "for", "(", "auto", "U", ":", "NewPtr", "->", "users", "(", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "&", "*", "U", ")", ")", "{", "auto", "*", "F", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Callers", ".", "insert", "(", "F", ")", ";", "collectCallers", "(", "F", ",", "Callers", ")", ";", "}", "}", "Changed", "=", "true", ";", "}", "}", "for", "(", "auto", "F", ":", "Callers", ")", "{"], "ground_truth": ["if", "(", "F", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "_KERNEL", ")", "continue", ";"], "File": "AMDGPUOpenCLEnqueuedBlockLowering5", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43870, "Length": 143, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "bool", "OpenCLEnqueuedBlockLowering", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "DenseSet", "<", "Function", "*", ">", "Callers", ";", "auto", "&", "C", "=", "M", ".", "getContext", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "!", "F", ".", "hasName", "(", ")", ")", "{", "SmallString", "<", "", ">", "Name", ";", "Mangler", "::", "getNameWithPrefix", "(", "Name", ",", "", ",", "M", ".", "getDataLayout", "(", ")", ")", ";", "F", ".", "setName", "(", "Name", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "auto", "RuntimeHandle", "=", "(", "F", ".", "getName", "(", ")", "+", "", ")", ".", "str", "(", ")", ";"], "ground_truth": ["auto", "T", "=", "Type", "::", "getInt8Ty", "(", "C", ")", "->", "getPointerTo", "(", "AS", "::", "GLOBAL_ADDRESS", ")", ";"], "File": "AMDGPUOpenCLEnqueuedBlockLowering", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43871, "Length": 145, "Cover_Rate": 0.4142857142857143} {"Template_token": ["", "FunctionType", "*", "FT", "=", "F", "->", "getFunctionType", "(", ")", ";", "SmallVector", "<", "Type", "*", ",", "", ">", "ArgTypes", ";", "KernelArgMD", "NewArgMDs", ";", "PushArgMD", "(", "NewArgMDs", ",", "GetArgMD", "(", "KernelMDNode", ",", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FT", "->", "getNumParams", "(", ")", ";", "++", "i", ")", "{", "ArgTypes", ".", "push_back", "(", "FT", "->", "getParamType", "(", "i", ")", ")", ";", "MDVector", "ArgMD", "=", "GetArgMD", "(", "KernelMDNode", ",", "i", "+", "", ")", ";", "PushArgMD", "(", "NewArgMDs", ",", "ArgMD", ")", ";", "if", "(", "!", "IsImageType", "(", "ArgTypeFromMD", "(", "KernelMDNode", ",", "i", ")", ")", ")", "continue", ";", "ArgTypes", ".", "push_back", "(", "ImageSizeType", ")", ";", "ArgMD", "[", "", "]", "=", "ArgMD", "[", "", "]", "=", "MDString", "::", "get", "(", "*", "Context", ",", "ImageSizeArgMDType", ")", ";", "PushArgMD", "(", "NewArgMDs", ",", "ArgMD", ")", ";", "ArgTypes", ".", "push_back", "(", "ImageFormatType", ")", ";", "ArgMD", "[", "", "]", "=", "ArgMD", "[", "", "]", "=", "MDString", "::", "get", "(", "*", "Context", ",", "ImageFormatArgMDType", ")", ";", "PushArgMD", "(", "NewArgMDs", ",", "ArgMD", ")", ";", "Modified", "=", "true", ";", "}", "if", "(", "!", "Modified", ")", "{", "return", "std", "::", "make_tuple", "(", "nullptr", ",", "nullptr", ")", ";", "}", "auto", "NewFT", "=", "FunctionType", "::", "get", "(", "FT", "->", "getReturnType", "(", ")", ",", "ArgTypes", ",", "false", ")", ";", "auto", "NewF", "=", "Function", "::", "Create", "(", "NewFT", ",", "F", "->", "getLinkage", "(", ")", ",", "F", "->", "getName", "(", ")", ")", ";", "ValueToValueMapTy", "VMap", ";", "auto", "NewFArgIt", "=", "NewF", "->", "arg_begin", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "auto", "ArgName", "=", "Arg", ".", "getName", "(", ")", ";", "NewFArgIt", "->", "setName", "(", "ArgName", ")", ";", "VMap", "[", "&", "Arg", "]", "=", "&", "(", "*", "NewFArgIt", "++", ")", ";", "if", "(", "IsImageType", "(", "ArgTypeFromMD", "(", "KernelMDNode", ",", "Arg", ".", "getArgNo", "(", ")", ")", ")", ")", "{", "(", "NewFArgIt", "++", ")", "->", "setName", "(", "Twine", "(", "", ")", "+", "ArgName", ")", ";", "(", "NewFArgIt", "++", ")", "->", "setName", "(", "Twine", "(", "", ")", "+", "ArgName", ")", ";", "}", "}"], "ground_truth": ["SmallVector", "<", "ReturnInst", "*", ",", "", ">", "Returns", ";"], "File": "AMDGPUOpenCLImageTypeLoweringPass3", "Func": "addImplicitArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43873, "Length": 341, "Cover_Rate": 0.741304347826087} {"Template_token": ["", "auto", "F", "=", "mdconst", "::", "dyn_extract", "<", "Function", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "F", ")", "return", "nullptr", ";", "size_t", "ExpectNumArgNodeOps", "=", "F", "->", "arg_size", "(", ")", "+", "", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "NumKernelArgMDNodes", ";", "++", "i", ")", "{", "MDNode", "*", "ArgNode", "=", "dyn_cast_or_null", "<", "MDNode", ">", "(", "Node", "->", "getOperand", "(", "i", "+", "", ")", ")", ";", "if", "(", "ArgNode", "->", "getNumOperands", "(", ")", "!=", "ExpectNumArgNodeOps", ")", "return", "nullptr", ";", "if", "(", "!", "ArgNode", "->", "getOperand", "(", "", ")", ")", "return", "nullptr", ";"], "ground_truth": ["assert", "(", "cast", "<", "MDString", ">", "(", "ArgNode", "->", "getOperand", "(", "", ")", ")", "->", "getString", "(", ")", "==", "KernelArgMDNodeNames", "[", "i", "]", "&&", "", ")", ";"], "File": "AMDGPUOpenCLImageTypeLoweringPass4", "Func": "GetFunctionFromMDNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43874, "Length": 124, "Cover_Rate": 0.7425149700598802} {"Template_token": ["", "return", "cast", "<", "MDString", ">", "(", "ArgAQNode", "->", "getOperand", "(", "ArgIdx", "+", "", ")", ")", "->", "getString", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "AccessQualFromMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43875, "Length": 21, "Cover_Rate": 0.42} {"Template_token": ["", "MDNode", "*", "ArgAQNode", "=", "cast", "<", "MDNode", ">", "(", "KernelMDNode", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "cast", "<", "MDString", ">", "(", "ArgAQNode", "->", "getOperand", "(", "ArgIdx", "+", "", ")", ")", "->", "getString", "(", ")", ";"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "AccessQualFromMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43876, "Length": 37, "Cover_Rate": 0.74} {"Template_token": ["", "FunctionType", "*", "FT", "=", "F", "->", "getFunctionType", "(", ")", ";", "SmallVector", "<", "Type", "*", ",", "", ">", "ArgTypes", ";", "KernelArgMD", "NewArgMDs", ";", "PushArgMD", "(", "NewArgMDs", ",", "GetArgMD", "(", "KernelMDNode", ",", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FT", "->", "getNumParams", "(", ")", ";", "++", "i", ")", "{", "ArgTypes", ".", "push_back", "(", "FT", "->", "getParamType", "(", "i", ")", ")", ";", "MDVector", "ArgMD", "=", "GetArgMD", "(", "KernelMDNode", ",", "i", "+", "", ")", ";", "PushArgMD", "(", "NewArgMDs", ",", "ArgMD", ")", ";", "if", "(", "!", "IsImageType", "(", "ArgTypeFromMD", "(", "KernelMDNode", ",", "i", ")", ")", ")", "continue", ";", "ArgTypes", ".", "push_back", "(", "ImageSizeType", ")", ";", "ArgMD", "[", "", "]", "=", "ArgMD", "[", "", "]", "=", "MDString", "::", "get", "(", "*", "Context", ",", "ImageSizeArgMDType", ")", ";", "PushArgMD", "(", "NewArgMDs", ",", "ArgMD", ")", ";", "ArgTypes", ".", "push_back", "(", "ImageFormatType", ")", ";", "ArgMD", "[", "", "]", "=", "ArgMD", "[", "", "]", "=", "MDString", "::", "get", "(", "*", "Context", ",", "ImageFormatArgMDType", ")", ";", "PushArgMD", "(", "NewArgMDs", ",", "ArgMD", ")", ";", "Modified", "=", "true", ";", "}", "if", "(", "!", "Modified", ")", "{", "return", "std", "::", "make_tuple", "(", "nullptr", ",", "nullptr", ")", ";", "}", "auto", "NewFT", "=", "FunctionType", "::", "get", "(", "FT", "->", "getReturnType", "(", ")", ",", "ArgTypes", ",", "false", ")", ";", "auto", "NewF", "=", "Function", "::", "Create", "(", "NewFT", ",", "F", "->", "getLinkage", "(", ")", ",", "F", "->", "getName", "(", ")", ")", ";", "ValueToValueMapTy", "VMap", ";", "auto", "NewFArgIt", "=", "NewF", "->", "arg_begin", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "auto", "ArgName", "=", "Arg", ".", "getName", "(", ")", ";", "NewFArgIt", "->", "setName", "(", "ArgName", ")", ";", "VMap", "[", "&", "Arg", "]", "=", "&", "(", "*", "NewFArgIt", "++", ")", ";", "if", "(", "IsImageType", "(", "ArgTypeFromMD", "(", "KernelMDNode", ",", "Arg", ".", "getArgNo", "(", ")", ")", ")", ")", "{", "(", "NewFArgIt", "++", ")", "->", "setName", "(", "Twine", "(", "", ")", "+", "ArgName", ")", ";", "(", "NewFArgIt", "++", ")", "->", "setName", "(", "Twine", "(", "", ")", "+", "ArgName", ")", ";", "}", "}", "SmallVector", "<", "ReturnInst", "*", ",", "", ">", "Returns", ";"], "ground_truth": ["CloneFunctionInto", "(", "NewF", ",", "F", ",", "VMap", ",", "false", ",", "Returns", ")", ";"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "addImplicitArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43877, "Length": 354, "Cover_Rate": 0.7662337662337663} {"Template_token": ["", "OpenCLImageTypeLoweringPass", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "AMDGPUOpenCLImageTypeLoweringPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43878, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "OpenCLImageTypeLoweringPass", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "AMDGPUOpenCLImageTypeLoweringPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43879, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "MDNode", "*", "ArgTypeNode", "=", "cast", "<", "MDNode", ">", "(", "KernelMDNode", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "cast", "<", "MDString", ">", "(", "ArgTypeNode", "->", "getOperand", "(", "ArgIdx", "+", "", ")", ")", "->", "getString", "(", ")", ";"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "ArgTypeFromMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43880, "Length": 37, "Cover_Rate": 0.74} {"Template_token": ["", "static", "StringRef", "ArgTypeFromMD", "(", "MDNode", "*", "KernelMDNode", ",", "unsigned", "ArgIdx", ")", "{", "MDNode", "*", "ArgTypeNode", "=", "cast", "<", "MDNode", ">", "(", "KernelMDNode", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "cast", "<", "MDString", ">", "(", "ArgTypeNode", "->", "getOperand", "(", "ArgIdx", "+", "", ")", ")", "->", "getString", "(", ")", ";"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "ArgTypeFromMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43881, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createOpenCLImageTypeLoweringPass", "(", ")", "{", "return", "new", "OpenCLImageTypeLoweringPass", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "createAMDGPUOpenCLImageTypeLoweringPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43882, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "OpenCLImageTypeLoweringPass", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "createAMDGPUOpenCLImageTypeLoweringPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43883, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "static", "MDVector", "GetArgMD", "(", "MDNode", "*", "KernelMDNode", ",", "unsigned", "OpIdx", ")", "{", "MDVector", "Res", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumKernelArgMDNodes", ";", "++", "i", ")", "{"], "ground_truth": ["MDNode", "*", "Node", "=", "cast", "<", "MDNode", ">", "(", "KernelMDNode", "->", "getOperand", "(", "i", "+", "", ")", ")", ";"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "GetArgMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43884, "Length": 49, "Cover_Rate": 0.7424242424242424} {"Template_token": ["", "MDNode", "*", "Node", "=", "cast", "<", "MDNode", ">", "(", "KernelMDNode", "->", "getOperand", "(", "i", "+", "", ")", ")", ";", "Res", ".", "push_back", "(", "Node", "->", "getOperand", "(", "OpIdx", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "GetArgMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43885, "Length": 32, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "NumKernelArgMDNodes", ";", "++", "i", ")", "{", "MDNode", "*", "ArgNode", "=", "dyn_cast_or_null", "<", "MDNode", ">", "(", "Node", "->", "getOperand", "(", "i", "+", "", ")", ")", ";", "if", "(", "ArgNode", "->", "getNumOperands", "(", ")", "!=", "ExpectNumArgNodeOps", ")", "return", "nullptr", ";", "if", "(", "!", "ArgNode", "->", "getOperand", "(", "", ")", ")", "return", "nullptr", ";", "MDString", "*", "StringNode", "=", "dyn_cast", "<", "MDString", ">", "(", "ArgNode", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "StringNode", "||", "StringNode", "->", "getString", "(", ")", "!=", "KernelArgMDNodeNames", "[", "i", "]", ")", "return", "nullptr", ";"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "GetFunctionFromMDNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43886, "Length": 96, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43887, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43888, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "TypeString", "==", "", "||", "TypeString", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "IsImageType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43889, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "static", "inline", "bool", "IsImageType", "(", "StringRef", "TypeString", ")", "{", "return", "TypeString", "==", "", "||", "TypeString", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "IsImageType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43890, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "return", "TypeString", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "IsSamplerType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43891, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumKernelArgMDNodes", ";", "++", "i", ")", "{", "MD", ".", "ArgVector", "[", "i", "]", ".", "push_back", "(", "V", "[", "i", "]", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "PushArgMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43893, "Length": 32, "Cover_Rate": 0.5614035087719298} {"Template_token": ["", "uint32_t", "ResourceID", ";", "if", "(", "AccessQual", "==", "", ")", "{", "ResourceID", "=", "NumReadOnlyImageArgs", "++", ";", "}", "else", "if", "(", "AccessQual", "==", "", ")", "{", "ResourceID", "=", "NumWriteOnlyImageArgs", "++", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "Argument", "&", "SizeArg", "=", "*", "(", "++", "ArgI", ")", ";", "Argument", "&", "FormatArg", "=", "*", "(", "++", "ArgI", ")", ";", "Modified", "|=", "replaceImageUses", "(", "Arg", ",", "ResourceID", ",", "SizeArg", ",", "FormatArg", ")", ";", "}", "else", "if", "(", "IsSamplerType", "(", "Type", ")", ")", "{", "uint32_t", "ResourceID", "=", "NumSamplerArgs", "++", ";", "Modified", "|=", "replaceSamplerUses", "(", "Arg", ",", "ResourceID", ")", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "InstsToErase", ".", "size", "(", ")", ";", "++", "i", ")", "{"], "ground_truth": ["InstsToErase", "[", "i", "]", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "replaceImageAndSamplerUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43894, "Length": 126, "Cover_Rate": 0.5361702127659574} {"Template_token": ["", "auto", "Inst", "=", "dyn_cast", "<", "CallInst", ">", "(", "Use", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "Inst", ")", "{", "continue", ";", "}", "Function", "*", "F", "=", "Inst", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "F", ")", "continue", ";", "Value", "*", "Replacement", "=", "nullptr", ";", "StringRef", "Name", "=", "F", "->", "getName", "(", ")", ";", "if", "(", "Name", ".", "startswith", "(", "GetImageResourceIDFunc", ")", ")", "{", "Replacement", "=", "ConstantInt", "::", "get", "(", "Int32Type", ",", "ResourceID", ")", ";", "}", "else", "if", "(", "Name", ".", "startswith", "(", "GetImageSizeFunc", ")", ")", "{", "Replacement", "=", "&", "ImageSizeArg", ";", "}", "else", "if", "(", "Name", ".", "startswith", "(", "GetImageFormatFunc", ")", ")", "{", "Replacement", "=", "&", "ImageFormatArg", ";", "}", "else", "{", "continue", ";", "}"], "ground_truth": ["Inst", "->", "replaceAllUsesWith", "(", "Replacement", ")", ";"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "replaceImageUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43895, "Length": 124, "Cover_Rate": 0.7005649717514124} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "const", "auto", "&", "Use", ":", "SamplerArg", ".", "uses", "(", ")", ")", "{", "auto", "Inst", "=", "dyn_cast", "<", "CallInst", ">", "(", "Use", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "Inst", ")", "{", "continue", ";", "}", "Function", "*", "F", "=", "Inst", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "F", ")", "continue", ";", "Value", "*", "Replacement", "=", "nullptr", ";", "StringRef", "Name", "=", "F", "->", "getName", "(", ")", ";", "if", "(", "Name", "==", "GetSamplerResourceIDFunc", ")", "{", "Replacement", "=", "ConstantInt", "::", "get", "(", "Int32Type", ",", "ResourceID", ")", ";", "}", "else", "{", "continue", ";", "}", "Inst", "->", "replaceAllUsesWith", "(", "Replacement", ")", ";", "InstsToErase", ".", "push_back", "(", "Inst", ")", ";", "Modified", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "replaceSamplerUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43896, "Length": 118, "Cover_Rate": 0.8872180451127819} {"Template_token": ["", "if", "(", "Name", "==", "GetSamplerResourceIDFunc", ")", "{", "Replacement", "=", "ConstantInt", "::", "get", "(", "Int32Type", ",", "ResourceID", ")", ";", "}", "else", "{", "continue", ";", "}", "Inst", "->", "replaceAllUsesWith", "(", "Replacement", ")", ";", "InstsToErase", ".", "push_back", "(", "Inst", ")", ";", "Modified", "=", "true", ";", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "replaceSamplerUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43897, "Length": 47, "Cover_Rate": 0.3533834586466165} {"Template_token": ["", "Context", "=", "&", "M", ".", "getContext", "(", ")", ";", "Int32Type", "=", "Type", "::", "getInt32Ty", "(", "M", ".", "getContext", "(", ")", ")", ";", "ImageSizeType", "=", "ArrayType", "::", "get", "(", "Int32Type", ",", "", ")", ";", "ImageFormatType", "=", "ArrayType", "::", "get", "(", "Int32Type", ",", "", ")", ";"], "ground_truth": ["return", "transformKernels", "(", "M", ")", ";"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43898, "Length": 50, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "Function", "*", "NewF", ";", "MDNode", "*", "NewMDNode", ";", "std", "::", "tie", "(", "NewF", ",", "NewMDNode", ")", "=", "addImplicitArgs", "(", "F", ",", "KernelMDNode", ")", ";", "if", "(", "NewF", ")", "{", "F", "->", "eraseFromParent", "(", ")", ";", "M", ".", "getFunctionList", "(", ")", ".", "push_back", "(", "NewF", ")", ";", "M", ".", "getOrInsertFunction", "(", "NewF", "->", "getName", "(", ")", ",", "NewF", "->", "getFunctionType", "(", ")", ",", "NewF", "->", "getAttributes", "(", ")", ")", ";", "KernelsMDNode", "->", "setOperand", "(", "i", ",", "NewMDNode", ")", ";", "F", "=", "NewF", ";", "KernelMDNode", "=", "NewMDNode", ";", "Modified", "=", "true", ";", "}", "Modified", "|=", "replaceImageAndSamplerUses", "(", "F", ",", "KernelMDNode", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "transformKernels", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43899, "Length": 101, "Cover_Rate": 0.5519125683060109} {"Template_token": ["", "msgpack", "::", "MapDocNode", "PALMetadata", "::", "getShaderFunction", "(", "StringRef", "Name", ")", "{", "auto", "Functions", "=", "getShaderFunctions", "(", ")", ";", "return", "Functions", "[", "Name", "]", ".", "getMap", "(", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata12", "Func": "getShaderFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43901, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "msgpack", "::", "MapDocNode", "PALMetadata", "::", "getShaderFunction", "(", "StringRef", "Name", ")", "{"], "ground_truth": ["auto", "Functions", "=", "getShaderFunctions", "(", ")", ";"], "File": "AMDGPUPALMetadata12", "Func": "getShaderFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43902, "Length": 18, "Cover_Rate": 0.6} {"Template_token": ["", "msgpack", "::", "MapDocNode", "PALMetadata", "::", "getShaderFunctions", "(", ")", "{", "if", "(", "ShaderFunctions", ".", "isEmpty", "(", ")", ")", "ShaderFunctions", "=", "refShaderFunctions", "(", ")", ";"], "ground_truth": ["return", "ShaderFunctions", ".", "getMap", "(", ")", ";"], "File": "AMDGPUPALMetadata12", "Func": "getShaderFunctions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43904, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "case", "CallingConv", "::", "_PS", ":", "return", "", ";", "case", "CallingConv", "::", "_VS", ":", "return", "", ";", "case", "CallingConv", "::", "_GS", ":", "return", "", ";", "case", "CallingConv", "::", "_ES", ":", "return", "", ";", "case", "CallingConv", "::", "_HS", ":", "return", "", ";", "case", "CallingConv", "::", "_LS", ":", "return", "", ";", "case", "CallingConv", "::", "_Gfx", ":", "llvm_unreachable", "(", "", ")", ";", "default", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata12", "Func": "getStageName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43905, "Length": 65, "Cover_Rate": 0.7926829268292683} {"Template_token": ["", "case", "CallingConv", "::", "_PS", ":", "return", "", ";", "case", "CallingConv", "::", "_VS", ":", "return", "", ";", "case", "CallingConv", "::", "_GS", ":", "return", "", ";", "case", "CallingConv", "::", "_ES", ":", "return", "", ";", "case", "CallingConv", "::", "_HS", ":", "return", "", ";", "case", "CallingConv", "::", "_LS", ":", "return", "", ";", "case", "CallingConv", "::", "_Gfx", ":", "llvm_unreachable", "(", "", ")", ";", "default", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUPALMetadata12", "Func": "getStageName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43906, "Length": 63, "Cover_Rate": 0.7682926829268293} {"Template_token": ["", "Node", "[", "", "]", "=", "MsgPackDoc", ".", "getNode", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata12", "Func": "setFunctionScratchSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43908, "Length": 13, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "auto", "Node", "=", "getShaderFunction", "(", "MF", ".", "getFunction", "(", ")", ".", "getName", "(", ")", ")", ";", "Node", "[", "", "]", "=", "MsgPackDoc", ".", "getNode", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata12", "Func": "setFunctionScratchSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43909, "Length": 29, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "void", "PALMetadata", "::", "readFromIR", "(", "Module", "&", "M", ")", "{", "auto", "NamedMD", "=", "M", ".", "getNamedMetadata", "(", "", ")", ";", "if", "(", "NamedMD", "&&", "NamedMD", "->", "getNumOperands", "(", ")", ")", "{", "BlobType", "=", "ELF", "::", "NT__METADATA", ";", "auto", "MDN", "=", "dyn_cast", "<", "MDTuple", ">", "(", "NamedMD", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "MDN", "&&", "MDN", "->", "getNumOperands", "(", ")", ")", "{", "if", "(", "auto", "MDS", "=", "dyn_cast", "<", "MDString", ">", "(", "MDN", "->", "getOperand", "(", "", ")", ")", ")", "setFromMsgPackBlob", "(", "MDS", "->", "getString", "(", ")", ")", ";", "}", "return", ";", "}", "BlobType", "=", "ELF", "::", "NT_AMD__PAL_METADATA", ";", "NamedMD", "=", "M", ".", "getNamedMetadata", "(", "", ")", ";", "if", "(", "!", "NamedMD", "||", "!", "NamedMD", "->", "getNumOperands", "(", ")", ")", "return", ";"], "ground_truth": ["auto", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "NamedMD", "->", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUPALMetadata1", "Func": "readFromIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43912, "Length": 140, "Cover_Rate": 0.5857740585774058} {"Template_token": ["", "if", "(", "NamedMD", "&&", "NamedMD", "->", "getNumOperands", "(", ")", ")", "{", "BlobType", "=", "ELF", "::", "NT__METADATA", ";", "auto", "MDN", "=", "dyn_cast", "<", "MDTuple", ">", "(", "NamedMD", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "MDN", "&&", "MDN", "->", "getNumOperands", "(", ")", ")", "{", "if", "(", "auto", "MDS", "=", "dyn_cast", "<", "MDString", ">", "(", "MDN", "->", "getOperand", "(", "", ")", ")", ")", "setFromMsgPackBlob", "(", "MDS", "->", "getString", "(", ")", ")", ";", "}", "return", ";", "}", "BlobType", "=", "ELF", "::", "NT_AMD__PAL_METADATA", ";", "NamedMD", "=", "M", ".", "getNamedMetadata", "(", "", ")", ";", "if", "(", "!", "NamedMD", "||", "!", "NamedMD", "->", "getNumOperands", "(", ")", ")", "return", ";", "auto", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "NamedMD", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Tuple", ")", "return", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Tuple", "->", "getNumOperands", "(", ")", "&", "-", "", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{"], "ground_truth": ["auto", "Key", "=", "mdconst", "::", "dyn_extract", "<", "ConstantInt", ">", "(", "Tuple", "->", "getOperand", "(", "I", ")", ")", ";"], "File": "AMDGPUPALMetadata1", "Func": "readFromIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43913, "Length": 172, "Cover_Rate": 0.7196652719665272} {"Template_token": ["", "bool", "PALMetadata", "::", "isLegacy", "(", ")", "const", "{", "return", "BlobType", "==", "ELF", "::", "NT_AMD_PAL_METADATA", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata3", "Func": "isLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43916, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "NamedMD", "||", "!", "NamedMD", "->", "getNumOperands", "(", ")", ")", "{", "BlobType", "=", "ELF", "::", "NT__METADATA", ";", "return", ";", "}", "auto", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "NamedMD", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Tuple", ")", "return", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Tuple", "->", "getNumOperands", "(", ")", "&", "-", "", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "auto", "Key", "=", "mdconst", "::", "dyn_extract", "<", "ConstantInt", ">", "(", "Tuple", "->", "getOperand", "(", "I", ")", ")", ";", "auto", "Val", "=", "mdconst", "::", "dyn_extract", "<", "ConstantInt", ">", "(", "Tuple", "->", "getOperand", "(", "I", "+", "", ")", ")", ";", "if", "(", "!", "Key", "||", "!", "Val", ")", "continue", ";", "setRegister", "(", "Key", "->", "getZExtValue", "(", ")", ",", "Val", "->", "getZExtValue", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata3", "Func": "readFromIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43917, "Length": 137, "Cover_Rate": 0.5546558704453441} {"Template_token": ["", "auto", "Node", "=", "getShaderFunction", "(", "MF", ".", "getFunction", "(", ")", ".", "getName", "(", ")", ")", ";"], "ground_truth": ["Node", "[", "", "]", "=", "MsgPackDoc", ".", "getNode", "(", "Val", ")", ";"], "File": "AMDGPUPALMetadata3", "Func": "setFunctionLdsSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43920, "Length": 28, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "Node", "[", "", "]", "=", "MsgPackDoc", ".", "getNode", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata3", "Func": "setFunctionLdsSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43921, "Length": 13, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "Node", "[", "", "]", "=", "MsgPackDoc", ".", "getNode", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata3", "Func": "setFunctionNumUsedSgprs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43923, "Length": 13, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "auto", "Node", "=", "getShaderFunction", "(", "MF", ".", "getFunction", "(", ")", ".", "getName", "(", ")", ")", ";"], "ground_truth": ["Node", "[", "", "]", "=", "MsgPackDoc", ".", "getNode", "(", "Val", ")", ";"], "File": "AMDGPUPALMetadata3", "Func": "setFunctionNumUsedVgprs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43925, "Length": 28, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "void", "PALMetadata", "::", "setLegacy", "(", ")", "{", "BlobType", "=", "ELF", "::", "NT_AMD_PAL_METADATA", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata3", "Func": "setLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43926, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "BlobType", "=", "ELF", "::", "NT_AMD_PAL_METADATA", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata3", "Func": "setLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43927, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "void", "PALMetadata", "::", "setNumUsedAgprs", "(", "CallingConv", "::", "ID", "CC", ",", "unsigned", "Val", ")", "{", "getHwStage", "(", "CC", ")", "[", "", "]", "=", "Val", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata3", "Func": "setNumUsedAgprs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43928, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "getHwStage", "(", "CC", ")", "[", "", "]", "=", "Val", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata3", "Func": "setNumUsedAgprs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43929, "Length": 11, "Cover_Rate": 0.44} {"Template_token": ["", "if", "(", "Type", "==", "ELF", "::", "NT_AMD_PAL_METADATA", ")", "toLegacyBlob", "(", "Blob", ")", ";"], "ground_truth": ["else", "if", "(", "Type", ")", "toMsgPackBlob", "(", "Blob", ")", ";"], "File": "AMDGPUPALMetadata3", "Func": "toBlob", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43930, "Length": 23, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "msgpack", "::", "MapDocNode", "PALMetadata", "::", "getHwStage", "(", "unsigned", "CC", ")", "{"], "ground_truth": ["if", "(", "HwStages", ".", "isEmpty", "(", ")", ")", "HwStages", "=", "MsgPackDoc", ".", "getRoot", "(", ")", ".", "getMap", "(", "true", ")", "[", "", "]", ".", "getArray", "(", "true", ")", "[", "", "]", ".", "getMap", "(", "true", ")", "[", "", "]", ".", "getMap", "(", "true", ")", ";"], "File": "AMDGPUPALMetadata", "Func": "getHwStage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43931, "Length": 56, "Cover_Rate": 0.7466666666666667} {"Template_token": ["", "msgpack", "::", "MapDocNode", "PALMetadata", "::", "getHwStage", "(", "unsigned", "CC", ")", "{", "if", "(", "HwStages", ".", "isEmpty", "(", ")", ")", "HwStages", "=", "MsgPackDoc", ".", "getRoot", "(", ")", ".", "getMap", "(", "true", ")", "[", "", "]", ".", "getArray", "(", "true", ")", "[", "", "]", ".", "getMap", "(", "true", ")", "[", "", "]", ".", "getMap", "(", "true", ")", ";"], "ground_truth": ["return", "HwStages", ".", "getMap", "(", ")", "[", "getStageName", "(", "CC", ")", "]", ".", "getMap", "(", "true", ")", ";"], "File": "AMDGPUPALMetadata", "Func": "getHwStage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43932, "Length": 74, "Cover_Rate": 0.9866666666666667} {"Template_token": ["", "msgpack", "::", "Document", "*", "getMsgPackDoc", "(", ")", "{", "return", "&", "MsgPackDoc", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "getMsgPackDoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43934, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "N", "=", "It", "->", "second", ";"], "ground_truth": ["if", "(", "N", ".", "getKind", "(", ")", "!=", "msgpack", "::", "Type", "::", "UInt", ")", "return", "", ";"], "File": "AMDGPUPALMetadata", "Func": "getRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43935, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "msgpack", "::", "MapDocNode", "PALMetadata", "::", "getRegisters", "(", ")", "{", "if", "(", "Registers", ".", "isEmpty", "(", ")", ")", "Registers", "=", "refRegisters", "(", ")", ";"], "ground_truth": ["return", "Registers", ".", "getMap", "(", ")", ";"], "File": "AMDGPUPALMetadata", "Func": "getRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43937, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "case", "CallingConv", "::", "_ES", ":", "return", "PALMD", "::", "R_2CCA_SPI_SHADER_PGM_RSRC1_ES", ";", "case", "CallingConv", "::", "_GS", ":", "return", "PALMD", "::", "R_2C8A_SPI_SHADER_PGM_RSRC1_GS", ";", "case", "CallingConv", "::", "_VS", ":"], "ground_truth": ["return", "PALMD", "::", "R_2C4A_SPI_SHADER_PGM_RSRC1_VS", ";"], "File": "AMDGPUPALMetadata", "Func": "getRsrc1Reg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43938, "Length": 30, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "return", "PALMD", "::", "Key", "::", "VS_SCRATCH_ZE", ";", "case", "CallingConv", "::", "_GS", ":", "return", "PALMD", "::", "Key", "::", "GS_SCRATCH_ZE", ";", "case", "CallingConv", "::", "_ES", ":", "return", "PALMD", "::", "Key", "::", "ES_SCRATCH_ZE", ";", "case", "CallingConv", "::", "_HS", ":", "return", "PALMD", "::", "Key", "::", "HS_SCRATCH_ZE", ";", "case", "CallingConv", "::", "_LS", ":", "return", "PALMD", "::", "Key", "::", "LS_SCRATCH_ZE", ";", "default", ":", "return", "PALMD", "::", "Key", "::", "CS_SCRATCH_ZE", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "getScratchSizeKey", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43939, "Length": 65, "Cover_Rate": 0.6632653061224489} {"Template_token": ["", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "_PS", ":", "return", "", ";", "case", "CallingConv", "::", "_VS", ":", "return", "", ";", "case", "CallingConv", "::", "_GS", ":", "return", "", ";", "case", "CallingConv", "::", "_ES", ":", "return", "", ";", "case", "CallingConv", "::", "_HS", ":", "return", "", ";", "case", "CallingConv", "::", "_LS", ":", "return", "", ";", "default", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUPALMetadata", "Func": "getStageName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43940, "Length": 58, "Cover_Rate": 0.8055555555555556} {"Template_token": ["", "unsigned", "PALMetadata", "::", "getType", "(", ")", "const", "{"], "ground_truth": ["return", "BlobType", ";"], "File": "AMDGPUPALMetadata", "Func": "getType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43941, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "char", "*", "PALMetadata", "::", "getVendor", "(", ")", "const", "{", "return", "isLegacy", "(", ")", "?", "ElfNote", "::", "NoteNameV2", ":", "ElfNote", "::", "NoteNameV3", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "getVendor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43943, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isLegacy", "(", ")", "?", "ElfNote", "::", "NoteNameV2", ":", "ElfNote", "::", "NoteNameV3", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "getVendor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43944, "Length": 14, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "return", "BlobType", "==", "ELF", "::", "NT_AMD__PAL_METADATA", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "isLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43945, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "void", "PALMetadata", "::", "readFromIR", "(", "Module", "&", "M", ")", "{", "auto", "NamedMD", "=", "M", ".", "getNamedMetadata", "(", "", ")", ";", "if", "(", "NamedMD", "&&", "NamedMD", "->", "getNumOperands", "(", ")", ")", "{", "BlobType", "=", "ELF", "::", "NT__METADATA", ";", "auto", "MDN", "=", "dyn_cast", "<", "MDTuple", ">", "(", "NamedMD", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "MDN", "&&", "MDN", "->", "getNumOperands", "(", ")", ")", "{", "if", "(", "auto", "MDS", "=", "dyn_cast", "<", "MDString", ">", "(", "MDN", "->", "getOperand", "(", "", ")", ")", ")", "setFromMsgPackBlob", "(", "MDS", "->", "getString", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "readFromIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43947, "Length": 92, "Cover_Rate": 0.3724696356275304} {"Template_token": ["", "if", "(", "NamedMD", "&&", "NamedMD", "->", "getNumOperands", "(", ")", ")", "{", "BlobType", "=", "ELF", "::", "NT__METADATA", ";", "auto", "MDN", "=", "dyn_cast", "<", "MDTuple", ">", "(", "NamedMD", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "MDN", "&&", "MDN", "->", "getNumOperands", "(", ")", ")", "{", "if", "(", "auto", "MDS", "=", "dyn_cast", "<", "MDString", ">", "(", "MDN", "->", "getOperand", "(", "", ")", ")", ")", "setFromMsgPackBlob", "(", "MDS", "->", "getString", "(", ")", ")", ";", "}", "return", ";", "}", "BlobType", "=", "ELF", "::", "NT_AMD__PAL_METADATA", ";", "NamedMD", "=", "M", ".", "getNamedMetadata", "(", "", ")", ";", "if", "(", "!", "NamedMD", "||", "!", "NamedMD", "->", "getNumOperands", "(", ")", ")", "{", "BlobType", "=", "ELF", "::", "NT__METADATA", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "readFromIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43948, "Length": 112, "Cover_Rate": 0.4534412955465587} {"Template_token": ["", "void", "PALMetadata", "::", "reset", "(", ")", "{", "MsgPackDoc", ".", "clear", "(", ")", ";", "Registers", "=", "MsgPackDoc", ".", "getEmptyNode", "(", ")", ";", "HwStages", "=", "MsgPackDoc", ".", "getEmptyNode", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "reset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43949, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "MsgPackDoc", ".", "clear", "(", ")", ";", "Registers", "=", "MsgPackDoc", ".", "getEmptyNode", "(", ")", ";", "HwStages", "=", "MsgPackDoc", ".", "getEmptyNode", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "reset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43950, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "if", "(", "isLegacy", "(", ")", ")", "return", ";", "getHwStage", "(", "CC", ")", "[", "", "]", "=", "MsgPackDoc", ".", "getNode", "(", "Name", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "setEntryPoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43952, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "if", "(", "Type", "==", "ELF", "::", "NT_AMD__PAL_METADATA", ")", "return", "setFromLegacyBlob", "(", "Blob", ")", ";", "return", "setFromMsgPackBlob", "(", "Blob", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "setFromBlob", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43953, "Length": 21, "Cover_Rate": 0.5675675675675675} {"Template_token": ["", "msgpack", "::", "Reader", "Reader", "(", "Blob", ")", ";", "return", "MsgPackDoc", ".", "readFromBlob", "(", "Blob", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "setFromMsgPackBlob", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43957, "Length": 19, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "bool", "PALMetadata", "::", "setFromString", "(", "StringRef", "S", ")", "{", "BlobType", "=", "ELF", "::", "NT__METADATA", ";", "if", "(", "!", "MsgPackDoc", ".", "fromYAML", "(", "S", ")", ")", "return", "false", ";", "auto", "&", "RegsObj", "=", "refRegisters", "(", ")", ";", "auto", "OrigRegs", "=", "RegsObj", ";", "RegsObj", "=", "MsgPackDoc", ".", "getMapNode", "(", ")", ";", "Registers", "=", "RegsObj", ".", "getMap", "(", ")", ";", "bool", "Ok", "=", "true", ";", "for", "(", "auto", "I", ":", "OrigRegs", ".", "getMap", "(", ")", ")", "{", "auto", "Key", "=", "I", ".", "first", ";", "if", "(", "Key", ".", "getKind", "(", ")", "==", "msgpack", "::", "Type", "::", "String", ")", "{", "StringRef", "S", "=", "Key", ".", "getString", "(", ")", ";", "uint64_t", "Val", ";"], "ground_truth": ["if", "(", "S", ".", "consumeInteger", "(", "", ",", "Val", ")", ")", "{"], "File": "AMDGPUPALMetadata", "Func": "setFromString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43958, "Length": 120, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "void", "PALMetadata", "::", "setLegacy", "(", ")", "{"], "ground_truth": ["BlobType", "=", "ELF", "::", "NT_AMD__PAL_METADATA", ";"], "File": "AMDGPUPALMetadata", "Func": "setLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43960, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "unsigned", "NumUsedSgprsKey", "=", "getScratchSizeKey", "(", "CC", ")", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_SGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_ZE", ";", "setRegister", "(", "NumUsedSgprsKey", ",", "Val", ")", ";", "return", ";", "}"], "ground_truth": ["getHwStage", "(", "CC", ")", "[", "", "]", "=", "MsgPackDoc", ".", "getNode", "(", "Val", ")", ";"], "File": "AMDGPUPALMetadata", "Func": "setNumUsedSgprs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43961, "Length": 45, "Cover_Rate": 0.6716417910447762} {"Template_token": ["", "unsigned", "NumUsedVgprsKey", "=", "getScratchSizeKey", "(", "CC", ")", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_VGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_ZE", ";", "setRegister", "(", "NumUsedVgprsKey", ",", "Val", ")", ";", "return", ";", "}"], "ground_truth": ["getHwStage", "(", "CC", ")", "[", "", "]", "=", "MsgPackDoc", ".", "getNode", "(", "Val", ")", ";"], "File": "AMDGPUPALMetadata", "Func": "setNumUsedVgprs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43962, "Length": 45, "Cover_Rate": 0.6716417910447762} {"Template_token": ["", "unsigned", "NumUsedVgprsKey", "=", "getScratchSizeKey", "(", "CC", ")", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_VGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_ZE", ";", "setRegister", "(", "NumUsedVgprsKey", ",", "Val", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "setNumUsedVgprs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43963, "Length": 30, "Cover_Rate": 0.44776119402985076} {"Template_token": ["", "auto", "&", "N", "=", "getRegisters", "(", ")", "[", "MsgPackDoc", ".", "getNode", "(", "Reg", ")", "]", ";", "if", "(", "N", ".", "getKind", "(", ")", "==", "msgpack", "::", "Type", "::", "UInt", ")", "Val", "|=", "N", ".", "getUInt", "(", ")", ";"], "ground_truth": ["N", "=", "N", ".", "getDocument", "(", ")", "->", "getNode", "(", "Val", ")", ";"], "File": "AMDGPUPALMetadata", "Func": "setRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43964, "Length": 51, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "void", "PALMetadata", "::", "setRsrc1", "(", "CallingConv", "::", "ID", "CC", ",", "unsigned", "Val", ")", "{", "setRegister", "(", "getRsrc1Reg", "(", "CC", ")", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "setRsrc1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43965, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "void", "PALMetadata", "::", "setRsrc2", "(", "CallingConv", "::", "ID", "CC", ",", "unsigned", "Val", ")", "{", "setRegister", "(", "getRsrc1Reg", "(", "CC", ")", "+", "", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "setRsrc2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43967, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "setRegister", "(", "PALMD", "::", "R_A1B4_SPI_PS_INPUT_ADDR", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "setSpiPsInputAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43970, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "void", "PALMetadata", "::", "setSpiPsInputEna", "(", "unsigned", "Val", ")", "{"], "ground_truth": ["setRegister", "(", "PALMD", "::", "R_A1B3_SPI_PS_INPUT_ENA", ",", "Val", ")", ";"], "File": "AMDGPUPALMetadata", "Func": "setSpiPsInputEna", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43971, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "setRegister", "(", "PALMD", "::", "R_A1B3_SPI_PS_INPUT_ENA", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "setSpiPsInputEna", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43972, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "setRegister", "(", "PALMD", "::", "R_A2D5_VGT_SHADER_STAGES_EN", ",", "S_028B54_HS_W32_EN", "(", "", ")", ")", ";", "break", ";", "case", "CallingConv", "::", "_GS", ":", "setRegister", "(", "PALMD", "::", "R_A2D5_VGT_SHADER_STAGES_EN", ",", "S_028B54_GS_W32_EN", "(", "", ")", ")", ";", "break", ";", "case", "CallingConv", "::", "_VS", ":", "setRegister", "(", "PALMD", "::", "R_A2D5_VGT_SHADER_STAGES_EN", ",", "S_028B54_VS_W32_EN", "(", "", ")", ")", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "setRegister", "(", "PALMD", "::", "R_A1B6_SPI_PS_IN_CONTROL", ",", "S_0286D8_PS_W32_EN", "(", "", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUPALMetadata", "Func": "setWave32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43973, "Length": 71, "Cover_Rate": 0.6396396396396397} {"Template_token": ["", "if", "(", "Type", "==", "ELF", "::", "NT_AMD__PAL_METADATA", ")", "toLegacyBlob", "(", "Blob", ")", ";"], "ground_truth": ["else", "if", "(", "Type", ")", "toMsgPackBlob", "(", "Blob", ")", ";"], "File": "AMDGPUPALMetadata", "Func": "toBlob", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43975, "Length": 23, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "auto", "Registers", "=", "getRegisters", "(", ")", ";", "if", "(", "Registers", ".", "getMap", "(", ")", ".", "empty", "(", ")", ")", "return", ";", "raw_string_ostream", "OS", "(", "Blob", ")", ";", "", "::", "Writer", "EW", "(", "OS", ",", "", "::", "little", ")", ";", "for", "(", "auto", "I", ":", "Registers", ".", "getMap", "(", ")", ")", "{", "EW", ".", "write", "(", "uint32_t", "(", "I", ".", "first", ".", "getUInt", "(", ")", ")", ")", ";", "EW", ".", "write", "(", "uint32_t", "(", "I", ".", "second", ".", "getUInt", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "toLegacyBlob", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43976, "Length": 84, "Cover_Rate": 0.7850467289719626} {"Template_token": ["", "raw_string_ostream", "OS", "(", "Blob", ")", ";", "", "::", "Writer", "EW", "(", "OS", ",", "", "::", "little", ")", ";", "for", "(", "auto", "I", ":", "Registers", ".", "getMap", "(", ")", ")", "{"], "ground_truth": ["EW", ".", "write", "(", "uint32_t", "(", "I", ".", "first", ".", "getUInt", "(", ")", ")", ")", ";"], "File": "AMDGPUPALMetadata", "Func": "toLegacyBlob", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43977, "Length": 46, "Cover_Rate": 0.42990654205607476} {"Template_token": ["", "MsgPackDoc", ".", "writeToBlob", "(", "Blob", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "toMsgPackBlob", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43978, "Length": 8, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "raw_string_ostream", "Stream", "(", "String", ")", ";", "if", "(", "isLegacy", "(", ")", ")", "{", "if", "(", "MsgPackDoc", ".", "getRoot", "(", ")", ".", "getKind", "(", ")", "==", "msgpack", "::", "Type", "::", "Nil", ")", "return", ";", "Stream", "<<", "'\\t'", "<<", "", "::", "AssemblerDirective", "<<", "' '", ";", "auto", "Regs", "=", "getRegisters", "(", ")", ";", "for", "(", "auto", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "Regs", ".", "begin", "(", ")", ")", "Stream", "<<", "','", ";", "unsigned", "Reg", "=", "I", "->", "first", ".", "getUInt", "(", ")", ";", "unsigned", "Val", "=", "I", "->", "second", ".", "getUInt", "(", ")", ";", "Stream", "<<", "", "<<", "Twine", "::", "utohexstr", "(", "Reg", ")", "<<", "", "<<", "Twine", "::", "utohexstr", "(", "Val", ")", ";", "}", "Stream", "<<", "'\\n'", ";", "return", ";", "}", "MsgPackDoc", ".", "setHexMode", "(", ")", ";"], "ground_truth": ["auto", "&", "RegsObj", "=", "refRegisters", "(", ")", ";"], "File": "AMDGPUPALMetadata", "Func": "toString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43979, "Length": 155, "Cover_Rate": 0.49050632911392406} {"Template_token": ["", "for", "(", "auto", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "Regs", ".", "begin", "(", ")", ")", "Stream", "<<", "','", ";", "unsigned", "Reg", "=", "I", "->", "first", ".", "getUInt", "(", ")", ";", "unsigned", "Val", "=", "I", "->", "second", ".", "getUInt", "(", ")", ";", "Stream", "<<", "", "<<", "Twine", "::", "utohexstr", "(", "Reg", ")", "<<", "", "<<", "Twine", "::", "utohexstr", "(", "Val", ")", ";", "}", "Stream", "<<", "'\\n'", ";", "return", ";", "}", "MsgPackDoc", ".", "setHexMode", "(", ")", ";", "auto", "&", "RegsObj", "=", "refRegisters", "(", ")", ";", "auto", "OrigRegs", "=", "RegsObj", ".", "getMap", "(", ")", ";", "RegsObj", "=", "MsgPackDoc", ".", "getMapNode", "(", ")", ";", "for", "(", "auto", "I", ":", "OrigRegs", ")", "{", "auto", "Key", "=", "I", ".", "first", ";", "if", "(", "const", "char", "*", "RegName", "=", "getRegisterName", "(", "Key", ".", "getUInt", "(", ")", ")", ")", "{", "std", "::", "string", "KeyName", "=", "Key", ".", "toString", "(", ")", ";", "KeyName", "+=", "", ";", "KeyName", "+=", "RegName", ";", "KeyName", "+=", "')'", ";", "Key", "=", "MsgPackDoc", ".", "getNode", "(", "KeyName", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "toString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43980, "Length": 189, "Cover_Rate": 0.5981012658227848} {"Template_token": ["", "PerfHint", "(", "PerfHintAnalysis", "::", "FuncInfoMap", "&", "FIM_", ",", "const", "TargetLowering", "*", "TLI_", ")", ":", "FIM", "(", "FIM_", ")", ",", "DL", "(", "nullptr", ")", ",", "TLI", "(", "TLI_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "AMDGPUPerfHint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43981, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "PerfHint", "(", "PerfHintAnalysis", "::", "FuncInfoMap", "&", "FIM_", ",", "const", "TargetLowering", "*", "TLI_", ")", ":", "FIM", "(", "FIM_", ")", ",", "DL", "(", "nullptr", ")", ",", "TLI", "(", "TLI_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "AMDGPUPerfHint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43982, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "static", "std", "::", "pair", "<", "const", "Value", "*", ",", "const", "Type", "*", ">", "getMemoryInstrPtrAndType", "(", "const", "Instruction", "*", "Inst", ")", "{", "if", "(", "auto", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Inst", ")", ")", "return", "{", "LI", "->", "getPointerOperand", "(", ")", ",", "LI", "->", "getType", "(", ")", "}", ";", "if", "(", "auto", "", "=", "dyn_cast", "<", "StoreInst", ">", "(", "Inst", ")", ")", "return", "{", "", "->", "getPointerOperand", "(", ")", ",", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "}", ";", "if", "(", "auto", "AI", "=", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "Inst", ")", ")", "return", "{", "AI", "->", "getPointerOperand", "(", ")", ",", "AI", "->", "getCompareOperand", "(", ")", "->", "getType", "(", ")", "}", ";", "if", "(", "auto", "AI", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "Inst", ")", ")", "return", "{", "AI", "->", "getPointerOperand", "(", ")", ",", "AI", "->", "getValOperand", "(", ")", "->", "getType", "(", ")", "}", ";", "if", "(", "auto", "MI", "=", "dyn_cast", "<", "AnyMemIntrinsic", ">", "(", "Inst", ")", ")", "return", "{", "MI", "->", "getRawDest", "(", ")", ",", "Type", "::", "getInt8Ty", "(", "MI", "->", "getContext", "(", ")", ")", "}", ";"], "ground_truth": ["return", "{", "nullptr", ",", "nullptr", "}", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "getMemoryInstrPtrAndType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43983, "Length": 185, "Cover_Rate": 0.9946236559139785} {"Template_token": ["", "if", "(", "auto", "AI", "=", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "Inst", ")", ")", "return", "{", "AI", "->", "getPointerOperand", "(", ")", ",", "AI", "->", "getCompareOperand", "(", ")", "->", "getType", "(", ")", "}", ";", "if", "(", "auto", "AI", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "Inst", ")", ")", "return", "{", "AI", "->", "getPointerOperand", "(", ")", ",", "AI", "->", "getValOperand", "(", ")", "->", "getType", "(", ")", "}", ";", "if", "(", "auto", "MI", "=", "dyn_cast", "<", "AnyMemIntrinsic", ">", "(", "Inst", ")", ")", "return", "{", "MI", "->", "getRawDest", "(", ")", ",", "Type", "::", "getInt8Ty", "(", "MI", "->", "getContext", "(", ")", ")", "}", ";", "return", "{", "nullptr", ",", "nullptr", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "getMemoryInstrPtrAndType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43984, "Length": 105, "Cover_Rate": 0.5645161290322581} {"Template_token": ["", "if", "(", "auto", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "{", "unsigned", "As", "=", "PT", "->", "getAddressSpace", "(", ")", ";", "return", "As", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "As", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isConstantAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43985, "Length": 45, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "if", "(", "auto", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "{"], "ground_truth": ["unsigned", "As", "=", "PT", "->", "getAddressSpace", "(", ")", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isConstantAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43986, "Length": 27, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "As", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "As", "==", "AS", "::", "FLAT_ADDRESS", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isGlobalAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43988, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "PerfHint", "::", "isIndirectAccess", "(", "const", "Instruction", "*", "Inst", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Inst", "<<", "'\\n'", ")", ";", "SmallSet", "<", "const", "Value", "*", ",", "", ">", "WorkSet", ";", "SmallSet", "<", "const", "Value", "*", ",", "", ">", "Visited", ";", "if", "(", "const", "Value", "*", "MO", "=", "getMemoryInstrPtrAndType", "(", "Inst", ")", ".", "first", ")", "{", "if", "(", "isGlobalAddr", "(", "MO", ")", ")", "WorkSet", ".", "insert", "(", "MO", ")", ";", "}", "while", "(", "!", "WorkSet", ".", "empty", "(", ")", ")", "{", "const", "Value", "*", "V", "=", "*", "WorkSet", ".", "begin", "(", ")", ";", "WorkSet", ".", "erase", "(", "*", "WorkSet", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "V", ")", ".", "second", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "'\\n'", ")", ";", "if", "(", "auto", "LD", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "{", "auto", "M", "=", "LD", "->", "getPointerOperand", "(", ")", ";", "if", "(", "isGlobalAddr", "(", "M", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "true", ";", "}", "continue", ";", "}", "if", "(", "auto", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "{", "auto", "P", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "WorkSet", ".", "insert", "(", "P", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "GEP", "->", "getNumIndices", "(", ")", "+", "", ";", "I", "!=", "E", ";", "++", "I", ")", "WorkSet", ".", "insert", "(", "GEP", "->", "getOperand", "(", "I", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "U", "=", "dyn_cast", "<", "UnaryInstruction", ">", "(", "V", ")", ")", "{", "WorkSet", ".", "insert", "(", "U", "->", "getOperand", "(", "", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "BO", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "V", ")", ")", "{", "WorkSet", ".", "insert", "(", "BO", "->", "getOperand", "(", "", ")", ")", ";", "WorkSet", ".", "insert", "(", "BO", "->", "getOperand", "(", "", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "S", "=", "dyn_cast", "<", "SelectInst", ">", "(", "V", ")", ")", "{", "WorkSet", ".", "insert", "(", "S", "->", "getFalseValue", "(", ")", ")", ";", "WorkSet", ".", "insert", "(", "S", "->", "getTrueValue", "(", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "E", "=", "dyn_cast", "<", "ExtractElementInst", ">", "(", "V", ")", ")", "{", "WorkSet", ".", "insert", "(", "E", "->", "getVectorOperand", "(", ")", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isIndirectAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43989, "Length": 410, "Cover_Rate": 0.9903381642512077} {"Template_token": ["", "}", "if", "(", "auto", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "{", "auto", "P", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "WorkSet", ".", "insert", "(", "P", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "GEP", "->", "getNumIndices", "(", ")", "+", "", ";", "I", "!=", "E", ";", "++", "I", ")", "WorkSet", ".", "insert", "(", "GEP", "->", "getOperand", "(", "I", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "U", "=", "dyn_cast", "<", "UnaryInstruction", ">", "(", "V", ")", ")", "{", "WorkSet", ".", "insert", "(", "U", "->", "getOperand", "(", "", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "BO", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "V", ")", ")", "{", "WorkSet", ".", "insert", "(", "BO", "->", "getOperand", "(", "", ")", ")", ";", "WorkSet", ".", "insert", "(", "BO", "->", "getOperand", "(", "", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "S", "=", "dyn_cast", "<", "SelectInst", ">", "(", "V", ")", ")", "{", "WorkSet", ".", "insert", "(", "S", "->", "getFalseValue", "(", ")", ")", ";"], "ground_truth": ["WorkSet", ".", "insert", "(", "S", "->", "getTrueValue", "(", ")", ")", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isIndirectAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43990, "Length": 176, "Cover_Rate": 0.4251207729468599} {"Template_token": ["", "MemAccessInfo", "MAI", "=", "makeMemAccessInfo", "(", "const_cast", "<", "Instruction", "*", ">", "(", "Inst", ")", ")", ";", "bool", "IsLargeStride", "=", "MAI", ".", "isLargeStride", "(", "LastAccess", ")", ";", "if", "(", "MAI", ".", "Base", ")", "LastAccess", "=", "std", "::", "move", "(", "MAI", ")", ";", "return", "IsLargeStride", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isLargeStride", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43991, "Length": 44, "Cover_Rate": 0.6376811594202898} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Inst", "<<", "'\\n'", ")", ";", "MemAccessInfo", "MAI", "=", "makeMemAccessInfo", "(", "const_cast", "<", "Instruction", "*", ">", "(", "Inst", ")", ")", ";"], "ground_truth": ["bool", "IsLargeStride", "=", "MAI", ".", "isLargeStride", "(", "LastAccess", ")", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isLargeStride", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43992, "Length": 39, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "bool", "PerfHint", "::", "isLocalAddr", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "auto", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "return", "PT", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isLocalAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43993, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "bool", "PerfHint", "::", "isLocalAddr", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "auto", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "return", "PT", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isLocalAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43994, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "bool", "PerfHint", "::", "isMemBound", "(", "const", "PerfHintAnalysis", "::", "FuncInfo", "&", "FI", ")", "{"], "ground_truth": ["return", "FI", ".", "MemInstCost", "*", "", "/", "FI", ".", "InstCost", ">", "MemBoundThresh", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isMemBound", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43995, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "FI", ".", "MemInstCost", "*", "", "/", "FI", ".", "InstCost", ">", "MemBoundThresh", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isMemBound", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43996, "Length": 14, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "auto", "FI", "=", "FIM", ".", "find", "(", "F", ")", ";", "if", "(", "FI", "==", "FIM", ".", "end", "(", ")", ")", "return", "false", ";", "return", "PerfHint", "::", "isMemBound", "(", "FI", "->", "second", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isMemoryBound", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43997, "Length": 34, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "bool", "PerfHintAnalysis", "::", "isMemoryBound", "(", "const", "Function", "*", "F", ")", "const", "{", "auto", "FI", "=", "FIM", ".", "find", "(", "F", ")", ";", "if", "(", "FI", "==", "FIM", ".", "end", "(", ")", ")", "return", "false", ";", "return", "PerfHint", "::", "isMemBound", "(", "FI", "->", "second", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "isMemoryBound", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43998, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "PerfHint", "::", "MemAccessInfo", "PerfHint", "::", "makeMemAccessInfo", "(", "Instruction", "*", "Inst", ")", "const", "{", "MemAccessInfo", "MAI", ";"], "ground_truth": ["const", "Value", "*", "MO", "=", "getMemoryInstrPtrAndType", "(", "Inst", ")", ".", "first", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "makeMemAccessInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 43999, "Length": 28, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "PerfHint", "::", "MemAccessInfo", "PerfHint", "::", "makeMemAccessInfo", "(", "Instruction", "*", "Inst", ")", "const", "{", "MemAccessInfo", "MAI", ";", "const", "Value", "*", "MO", "=", "getMemoryInstrPtrAndType", "(", "Inst", ")", ".", "first", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MO", "<<", "'\\n'", ")", ";", "if", "(", "isLocalAddr", "(", "MO", ")", ")", "return", "MAI", ";", "MAI", ".", "V", "=", "MO", ";"], "ground_truth": ["MAI", ".", "Base", "=", "GetPointerBaseWithConstantOffset", "(", "MO", ",", "MAI", ".", "Offset", ",", "*", "DL", ")", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "makeMemAccessInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44000, "Length": 74, "Cover_Rate": 0.9487179487179487} {"Template_token": ["", "MemAccessInfo", "(", ")", ":", "V", "(", "nullptr", ")", ",", "Base", "(", "nullptr", ")", ",", "Offset", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "MemAccessInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44001, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "MemAccessInfo", "(", ")", ":", "V", "(", "nullptr", ")", ",", "Base", "(", "nullptr", ")", ",", "Offset", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "MemAccessInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44002, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "PerfHint", "::", "needLimitWave", "(", "const", "PerfHintAnalysis", "::", "FuncInfo", "&", "FI", ")", "{"], "ground_truth": ["return", "(", "(", "FI", ".", "MemInstCost", "+", "FI", ".", "IAMInstCost", "*", "IAWeight", "+", "FI", ".", "LSMInstCost", "*", "LSWeight", ")", "*", "", "/", "FI", ".", "InstCost", ")", ">", "LimitWaveThresh", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "needLimitWave", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44003, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "bool", "PerfHint", "::", "needLimitWave", "(", "const", "PerfHintAnalysis", "::", "FuncInfo", "&", "FI", ")", "{"], "ground_truth": ["return", "(", "(", "FI", ".", "MemInstCost", "+", "FI", ".", "IAMInstCost", "*", "IAWeight", "+", "FI", ".", "LSMInstCost", "*", "LSWeight", ")", "*", "", "/", "FI", ".", "InstCost", ")", ">", "LimitWaveThresh", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "needLimitWave", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44004, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "auto", "FI", "=", "FIM", ".", "find", "(", "F", ")", ";"], "ground_truth": ["if", "(", "FI", "==", "FIM", ".", "end", "(", ")", ")", "return", "false", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "needsWaveLimiter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44005, "Length": 23, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Printable", "(", "[", "this", "]", "(", "raw_ostream", "&", "OS", ")", "{"], "ground_truth": ["OS", "<<", "", "<<", "*", "V", "<<", "'\\n'", "<<", "", "<<", "*", "Base", "<<", "", "<<", "Offset", "<<", "'\\n'", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44006, "Length": 32, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "OS", "<<", "", "<<", "*", "V", "<<", "'\\n'", "<<", "", "<<", "*", "Base", "<<", "", "<<", "Offset", "<<", "'\\n'", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44007, "Length": 24, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "DL", "=", "&", "M", ".", "getDataLayout", "(", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", "&&", "F", ".", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "const", "PerfHintAnalysis", "::", "FuncInfo", "*", "Info", "=", "visit", "(", "F", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", "<<", "Info", "->", "MemInstCost", "<<", "'\\n'", "<<", "", "<<", "Info", "->", "IAMInstCost", "<<", "'\\n'", "<<", "", "<<", "Info", "->", "LSMInstCost", "<<", "'\\n'", "<<", "", "<<", "Info", "->", "InstCost", "<<", "'\\n'", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "isMemBound", "(", "*", "Info", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "NumMemBound", "++", ";", "F", ".", "addFnAttr", "(", "", ",", "", ")", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["if", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", "&&", "needLimitWave", "(", "*", "Info", ")", ")", "{"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44008, "Length": 149, "Cover_Rate": 0.7129186602870813} {"Template_token": ["", "if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", ")", "continue", ";", "const", "TargetSubtargetInfo", "*", "ST", "=", "TM", ".", "getSubtargetImpl", "(", "*", "F", ")", ";"], "ground_truth": ["PerfHint", "Analyzer", "(", "FIM", ",", "ST", "->", "getTargetLowering", "(", ")", ")", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "runOnSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44009, "Length": 38, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "if", "(", "isIndirectAccess", "(", "&", "I", ")", ")", "FI", ".", "IAMInstCost", "+=", "Size", ";", "if", "(", "isLargeStride", "(", "&", "I", ")", ")", "FI", ".", "LSMInstCost", "+=", "Size", ";", "FI", ".", "MemInstCost", "+=", "Size", ";", "FI", ".", "InstCost", "+=", "Size", ";", "continue", ";", "}", "if", "(", "auto", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ")", "{", "Function", "*", "Callee", "=", "CB", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "{", "++", "FI", ".", "InstCost", ";", "continue", ";", "}", "if", "(", "&", "F", "==", "Callee", ")", "continue", ";", "auto", "Loc", "=", "FIM", ".", "find", "(", "Callee", ")", ";", "if", "(", "Loc", "==", "FIM", ".", "end", "(", ")", ")", "continue", ";", "FI", ".", "MemInstCost", "+=", "Loc", "->", "second", ".", "MemInstCost", ";", "FI", ".", "InstCost", "+=", "Loc", "->", "second", ".", "InstCost", ";", "FI", ".", "IAMInstCost", "+=", "Loc", "->", "second", ".", "IAMInstCost", ";", "FI", ".", "LSMInstCost", "+=", "Loc", "->", "second", ".", "LSMInstCost", ";", "}", "else", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ")", "{", "TargetLoweringBase", "::", "AddrMode", "AM", ";", "auto", "*", "Ptr", "=", "GetPointerBaseWithConstantOffset", "(", "GEP", ",", "AM", ".", "BaseOffs", ",", "*", "DL", ")", ";"], "ground_truth": ["AM", ".", "BaseGV", "=", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "const_cast", "<", "Value", "*", ">", "(", "Ptr", ")", ")", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "visit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44010, "Length": 218, "Cover_Rate": 0.5876010781671159} {"Template_token": ["", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "{", "++", "FI", ".", "InstCost", ";", "continue", ";", "}", "if", "(", "&", "F", "==", "Callee", ")", "continue", ";", "auto", "Loc", "=", "FIM", ".", "find", "(", "Callee", ")", ";", "if", "(", "Loc", "==", "FIM", ".", "end", "(", ")", ")", "continue", ";", "FI", ".", "MemInstCost", "+=", "Loc", "->", "second", ".", "MemInstCost", ";", "FI", ".", "InstCost", "+=", "Loc", "->", "second", ".", "InstCost", ";", "FI", ".", "IAMInstCost", "+=", "Loc", "->", "second", ".", "IAMInstCost", ";", "FI", ".", "LSMInstCost", "+=", "Loc", "->", "second", ".", "LSMInstCost", ";", "}", "else", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ")", "{", "TargetLoweringBase", "::", "AddrMode", "AM", ";", "auto", "*", "Ptr", "=", "GetPointerBaseWithConstantOffset", "(", "GEP", ",", "AM", ".", "BaseOffs", ",", "*", "DL", ")", ";", "AM", ".", "BaseGV", "=", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "const_cast", "<", "Value", "*", ">", "(", "Ptr", ")", ")", ";", "AM", ".", "HasBaseReg", "=", "!", "AM", ".", "BaseGV", ";", "if", "(", "TLI", "->", "isLegalAddressingMode", "(", "*", "DL", ",", "AM", ",", "GEP", "->", "getResultElementType", "(", ")", ",", "GEP", "->", "getPointerAddressSpace", "(", ")", ")", ")", "continue", ";", "++", "FI", ".", "InstCost", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "visit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44011, "Length": 192, "Cover_Rate": 0.5175202156334232} {"Template_token": ["", "bool", "PerfHint", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "const", "Module", "&", "M", "=", "*", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", ".", "getDataLayout", "(", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", "&&", "F", ".", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "const", "PerfHintAnalysis", "::", "FuncInfo", "*", "Info", "=", "visit", "(", "F", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", "<<", "Info", "->", "MemInstCost", "<<", "'\\n'", "<<", "", "<<", "Info", "->", "IAMInstCost", "<<", "'\\n'", "<<", "", "<<", "Info", "->", "LSMInstCost", "<<", "'\\n'", "<<", "", "<<", "Info", "->", "InstCost", "<<", "'\\n'", ")", ";", "if", "(", "isMemBound", "(", "*", "Info", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "NumMemBound", "++", ";", "F", ".", "addFnAttr", "(", "", ",", "", ")", ";", "}", "if", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", "&&", "needLimitWave", "(", "*", "Info", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";"], "ground_truth": ["NumLimitWave", "++", ";"], "File": "AMDGPUPerfHintAnalysis10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44012, "Length": 180, "Cover_Rate": 0.9183673469387755} {"Template_token": ["", "NumMemBound", "++", ";", "F", ".", "addFnAttr", "(", "", ",", "", ")", ";", "}", "if", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", "&&", "needLimitWave", "(", "*", "Info", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "NumLimitWave", "++", ";", "F", ".", "addFnAttr", "(", "", ",", "", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44013, "Length": 63, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "for", "(", "auto", "&", "I", ":", "B", ")", "{", "if", "(", "const", "Value", "*", "Ptr", "=", "getMemoryInstrPtr", "(", "&", "I", ")", ")", "{", "unsigned", "Size", "=", "divideCeil", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "", ")", ";", "if", "(", "isIndirectAccess", "(", "&", "I", ")", ")", "FI", ".", "IAMInstCost", "+=", "Size", ";", "if", "(", "isLargeStride", "(", "&", "I", ")", ")", "FI", ".", "LSMInstCost", "+=", "Size", ";", "FI", ".", "MemInstCost", "+=", "Size", ";", "FI", ".", "InstCost", "+=", "Size", ";", "continue", ";", "}", "if", "(", "auto", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ")", "{", "Function", "*", "Callee", "=", "CB", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "{", "++", "FI", ".", "InstCost", ";", "continue", ";", "}", "if", "(", "&", "F", "==", "Callee", ")", "continue", ";", "auto", "Loc", "=", "FIM", ".", "find", "(", "Callee", ")", ";", "if", "(", "Loc", "==", "FIM", ".", "end", "(", ")", ")", "continue", ";", "FI", ".", "MemInstCost", "+=", "Loc", "->", "second", ".", "MemInstCost", ";", "FI", ".", "InstCost", "+=", "Loc", "->", "second", ".", "InstCost", ";", "FI", ".", "IAMInstCost", "+=", "Loc", "->", "second", ".", "IAMInstCost", ";", "FI", ".", "LSMInstCost", "+=", "Loc", "->", "second", ".", "LSMInstCost", ";", "}", "else", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ")", "{", "TargetLoweringBase", "::", "AddrMode", "AM", ";", "auto", "*", "Ptr", "=", "GetPointerBaseWithConstantOffset", "(", "GEP", ",", "AM", ".", "BaseOffs", ",", "*", "DL", ")", ";", "AM", ".", "BaseGV", "=", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "const_cast", "<", "Value", "*", ">", "(", "Ptr", ")", ")", ";", "AM", ".", "HasBaseReg", "=", "!", "AM", ".", "BaseGV", ";", "if", "(", "TLI", "->", "isLegalAddressingMode", "(", "*", "DL", ",", "AM", ",", "GEP", "->", "getResultElementType", "(", ")", ",", "GEP", "->", "getPointerAddressSpace", "(", ")", ")", ")", "continue", ";", "++", "FI", ".", "InstCost", ";", "}", "else", "{", "++", "FI", ".", "InstCost", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis10", "Func": "visit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44014, "Length": 314, "Cover_Rate": 0.8328912466843501} {"Template_token": ["", "NumMemBound", "++", ";", "F", ".", "addFnAttr", "(", "", ",", "", ")", ";", "}", "if", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", "&&", "needLimitWave", "(", "*", "Info", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "NumLimitWave", "++", ";", "F", ".", "addFnAttr", "(", "", ",", "", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUPerfHintAnalysis13", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44015, "Length": 62, "Cover_Rate": 0.3163265306122449} {"Template_token": ["", "if", "(", "isMemBound", "(", "*", "Info", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "NumMemBound", "++", ";", "F", ".", "addFnAttr", "(", "", ",", "", ")", ";", "}", "if", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", "&&", "needLimitWave", "(", "*", "Info", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "NumLimitWave", "++", ";", "F", ".", "addFnAttr", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis13", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44016, "Length": 83, "Cover_Rate": 0.42346938775510207} {"Template_token": ["", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "{", "++", "FI", ".", "InstCount", ";", "continue", ";", "}", "if", "(", "&", "F", "==", "Callee", ")", "continue", ";", "auto", "Loc", "=", "FIM", ".", "find", "(", "Callee", ")", ";", "if", "(", "Loc", "==", "FIM", ".", "end", "(", ")", ")", "continue", ";", "FI", ".", "MemInstCount", "+=", "Loc", "->", "second", ".", "MemInstCount", ";", "FI", ".", "InstCount", "+=", "Loc", "->", "second", ".", "InstCount", ";", "FI", ".", "IAMInstCount", "+=", "Loc", "->", "second", ".", "IAMInstCount", ";", "FI", ".", "LSMInstCount", "+=", "Loc", "->", "second", ".", "LSMInstCount", ";", "}", "else", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ")", "{", "TargetLoweringBase", "::", "AddrMode", "AM", ";", "auto", "*", "Ptr", "=", "GetPointerBaseWithConstantOffset", "(", "GEP", ",", "AM", ".", "BaseOffs", ",", "*", "DL", ")", ";", "AM", ".", "BaseGV", "=", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "const_cast", "<", "Value", "*", ">", "(", "Ptr", ")", ")", ";", "AM", ".", "HasBaseReg", "=", "!", "AM", ".", "BaseGV", ";", "if", "(", "TLI", "->", "isLegalAddressingMode", "(", "*", "DL", ",", "AM", ",", "GEP", "->", "getResultElementType", "(", ")", ",", "GEP", "->", "getPointerAddressSpace", "(", ")", ")", ")", "continue", ";", "++", "FI", ".", "InstCount", ";", "}", "else", "{"], "ground_truth": ["++", "FI", ".", "InstCount", ";"], "File": "AMDGPUPerfHintAnalysis13", "Func": "visit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44017, "Length": 207, "Cover_Rate": 0.5931232091690545} {"Template_token": ["", "assert", "(", "Loc", "!=", "FIM", ".", "end", "(", ")", "&&", "", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", "<<", "Loc", "->", "second", ".", "MemInstCount", "<<", "'\\n'", "<<", "", "<<", "Loc", "->", "second", ".", "IAMInstCount", "<<", "'\\n'", "<<", "", "<<", "Loc", "->", "second", ".", "LSMInstCount", "<<", "'\\n'", "<<", "", "<<", "Loc", "->", "second", ".", "InstCount", "<<", "'\\n'", ")", ";"], "File": "AMDGPUPerfHintAnalysis14", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44018, "Length": 66, "Cover_Rate": 0.32195121951219513} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", "<<", "Loc", "->", "second", ".", "MemInstCount", "<<", "'\\n'", "<<", "", "<<", "Loc", "->", "second", ".", "IAMInstCount", "<<", "'\\n'", "<<", "", "<<", "Loc", "->", "second", ".", "LSMInstCount", "<<", "'\\n'", "<<", "", "<<", "Loc", "->", "second", ".", "InstCount", "<<", "'\\n'", ")", ";", "auto", "&", "FI", "=", "Loc", "->", "second", ";", "if", "(", "isMemBound", "(", "FI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";"], "ground_truth": ["NumMemBound", "++", ";"], "File": "AMDGPUPerfHintAnalysis14", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44019, "Length": 87, "Cover_Rate": 0.424390243902439} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "for", "(", "auto", "&", "B", ":", "F", ")", "{", "LastAccess", "=", "MemAccessInfo", "(", ")", ";", "for", "(", "auto", "&", "I", ":", "B", ")", "{", "if", "(", "getMemoryInstrPtr", "(", "&", "I", ")", ")", "{", "if", "(", "isIndirectAccess", "(", "&", "I", ")", ")", "++", "FI", ".", "IAMInstCount", ";", "if", "(", "isLargeStride", "(", "&", "I", ")", ")", "++", "FI", ".", "LSMInstCount", ";", "++", "FI", ".", "MemInstCount", ";", "++", "FI", ".", "InstCount", ";", "continue", ";", "}", "if", "(", "auto", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "&", "I", ")", ")", "{", "Function", "*", "Callee", "=", "CB", "->", "getCalledFunction", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "{"], "File": "AMDGPUPerfHintAnalysis15", "Func": "visit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44020, "Length": 127, "Cover_Rate": 0.3670520231213873} {"Template_token": ["", "if", "(", "Loc", "==", "FIM", ".", "end", "(", ")", ")", "continue", ";", "FI", ".", "MemInstCount", "+=", "Loc", "->", "second", ".", "MemInstCount", ";", "FI", ".", "InstCount", "+=", "Loc", "->", "second", ".", "InstCount", ";", "FI", ".", "IAMInstCount", "+=", "Loc", "->", "second", ".", "IAMInstCount", ";", "FI", ".", "LSMInstCount", "+=", "Loc", "->", "second", ".", "LSMInstCount", ";", "}", "else", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ")", "{", "TargetLoweringBase", "::", "AddrMode", "AM", ";", "auto", "*", "Ptr", "=", "GetPointerBaseWithConstantOffset", "(", "GEP", ",", "AM", ".", "BaseOffs", ",", "*", "DL", ")", ";", "AM", ".", "BaseGV", "=", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "const_cast", "<", "Value", "*", ">", "(", "Ptr", ")", ")", ";", "AM", ".", "HasBaseReg", "=", "!", "AM", ".", "BaseGV", ";", "if", "(", "TLI", "->", "isLegalAddressingMode", "(", "*", "DL", ",", "AM", ",", "GEP", "->", "getResultElementType", "(", ")", ",", "GEP", "->", "getPointerAddressSpace", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["++", "FI", ".", "InstCount", ";"], "File": "AMDGPUPerfHintAnalysis15", "Func": "visit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44021, "Length": 150, "Cover_Rate": 0.43352601156069365} {"Template_token": ["", "}", "while", "(", "!", "WorkSet", ".", "empty", "(", ")", ")", "{", "const", "Value", "*", "V", "=", "*", "WorkSet", ".", "begin", "(", ")", ";", "WorkSet", ".", "erase", "(", "*", "WorkSet", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "V", ")", ".", "second", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "'\\n'", ")", ";", "if", "(", "auto", "LD", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "{", "auto", "M", "=", "LD", "->", "getPointerOperand", "(", ")", ";", "if", "(", "isGlobalAddr", "(", "M", ")", "||", "isLocalAddr", "(", "M", ")", "||", "isConstantAddr", "(", "M", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "true", ";", "}", "continue", ";", "}", "if", "(", "auto", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "{", "auto", "P", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "WorkSet", ".", "insert", "(", "P", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "GEP", "->", "getNumIndices", "(", ")", "+", "", ";", "I", "!=", "E", ";", "++", "I", ")", "WorkSet", ".", "insert", "(", "GEP", "->", "getOperand", "(", "I", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "U", "=", "dyn_cast", "<", "UnaryInstruction", ">", "(", "V", ")", ")", "{", "WorkSet", ".", "insert", "(", "U", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["continue", ";"], "File": "AMDGPUPerfHintAnalysis1", "Func": "isIndirectAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44022, "Length": 217, "Cover_Rate": 0.5117924528301887} {"Template_token": ["", "PerfHintAnalysis", "(", ")", ":", "CallGraphSCCPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis2", "Func": "AMDGPUPerfHintAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44023, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "PerfHintAnalysis", "(", ")", ":", "CallGraphSCCPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis2", "Func": "AMDGPUPerfHintAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44024, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "FuncInfo", "(", ")", ":", "MemInstCost", "(", "", ")", ",", "InstCost", "(", "", ")", ",", "IAMInstCost", "(", "", ")", ",", "LSMInstCost", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis3", "Func": "FuncInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44025, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "FuncInfo", "(", ")", ":", "MemInstCost", "(", "", ")", ",", "InstCost", "(", "", ")", ",", "IAMInstCost", "(", "", ")", ",", "LSMInstCost", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis3", "Func": "FuncInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44026, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "PerfHintAnalysis", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis", "Func": "AMDGPUPerfHintAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44027, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "PerfHintAnalysis", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis", "Func": "AMDGPUPerfHintAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44028, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "FuncInfo", "(", ")", ":", "MemInstCount", "(", "", ")", ",", "InstCount", "(", "", ")", ",", "IAMInstCount", "(", "", ")", ",", "LSMInstCount", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis", "Func": "FuncInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44029, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "FuncInfo", "(", ")", ":", "MemInstCount", "(", "", ")", ",", "InstCount", "(", "", ")", ",", "IAMInstCount", "(", "", ")", ",", "LSMInstCount", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis", "Func": "FuncInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44030, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "auto", "AI", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "Inst", ")", ")", "{", "return", "AI", "->", "getPointerOperand", "(", ")", ";", "}", "if", "(", "auto", "MI", "=", "dyn_cast", "<", "AnyMemIntrinsic", ">", "(", "Inst", ")", ")", "{", "return", "MI", "->", "getRawDest", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis", "Func": "getMemoryInstrPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44031, "Length": 44, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "return", "As", "==", "AS", ".", "CONSTANT_ADDRESS", "||", "As", "==", "AS", ".", "CONSTANT_ADDRESS_32BIT", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis", "Func": "isConstantAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44032, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "auto", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "{", "unsigned", "As", "=", "PT", "->", "getAddressSpace", "(", ")", ";", "return", "As", "==", "AS", ".", "CONSTANT_ADDRESS", "||", "As", "==", "AS", ".", "CONSTANT_ADDRESS_32BIT", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis", "Func": "isConstantAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44033, "Length": 45, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "if", "(", "auto", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "{", "unsigned", "As", "=", "PT", "->", "getAddressSpace", "(", ")", ";", "return", "As", "==", "AS", ".", "GLOBAL_ADDRESS", "||", "As", "==", "AS", ".", "FLAT_ADDRESS", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis", "Func": "isGlobalAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44034, "Length": 45, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "PerfHint", "::", "isGlobalAddr", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "auto", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "{"], "ground_truth": ["unsigned", "As", "=", "PT", "->", "getAddressSpace", "(", ")", ";"], "File": "AMDGPUPerfHintAnalysis", "Func": "isGlobalAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44035, "Length": 39, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "return", "FI", ".", "MemInstCount", "*", "", "/", "FI", ".", "InstCount", ">", "MemBoundThresh", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis", "Func": "isMemBound", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44038, "Length": 14, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "const", "Value", "*", "MO", "=", "getMemoryInstrPtr", "(", "Inst", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MO", "<<", "'\\n'", ")", ";"], "ground_truth": ["if", "(", "isLocalAddr", "(", "MO", ")", ")", "return", "MAI", ";"], "File": "AMDGPUPerfHintAnalysis", "Func": "makeMemAccessInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44039, "Length": 34, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "return", "(", "(", "FI", ".", "MemInstCount", "+", "FI", ".", "IAMInstCount", "*", "IAWeight", "+", "FI", ".", "LSMInstCount", "*", "LSWeight", ")", "*", "", "/", "FI", ".", "InstCount", ")", ">", "LimitWaveThresh", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis", "Func": "needLimitWave", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44040, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "return", "(", "(", "FI", ".", "MemInstCount", "+", "FI", ".", "IAMInstCount", "*", "IAWeight", "+", "FI", ".", "LSMInstCount", "*", "LSWeight", ")", "*", "", "/", "FI", ".", "InstCount", ")", ">", "LimitWaveThresh", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis", "Func": "needLimitWave", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44041, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "bool", "PerfHintAnalysis", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";"], "ground_truth": ["const", "TargetSubtargetInfo", "*", "ST", "=", "TM", ".", "getSubtargetImpl", "(", "F", ")", ";"], "File": "AMDGPUPerfHintAnalysis", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44042, "Length": 55, "Cover_Rate": 0.7051282051282052} {"Template_token": ["", "FI", ".", "IAMInstCount", "+=", "Loc", "->", "second", ".", "IAMInstCount", ";", "FI", ".", "LSMInstCount", "+=", "Loc", "->", "second", ".", "LSMInstCount", ";", "}", "else", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ")", "{", "TargetLoweringBase", "::", "AddrMode", "AM", ";", "auto", "*", "Ptr", "=", "GetPointerBaseWithConstantOffset", "(", "GEP", ",", "AM", ".", "BaseOffs", ",", "*", "DL", ")", ";", "AM", ".", "BaseGV", "=", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "const_cast", "<", "Value", "*", ">", "(", "Ptr", ")", ")", ";", "AM", ".", "HasBaseReg", "=", "!", "AM", ".", "BaseGV", ";", "if", "(", "TLI", "->", "isLegalAddressingMode", "(", "*", "DL", ",", "AM", ",", "GEP", "->", "getResultElementType", "(", ")", ",", "GEP", "->", "getPointerAddressSpace", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["++", "FI", ".", "InstCount", ";"], "File": "AMDGPUPerfHintAnalysis", "Func": "visit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44043, "Length": 118, "Cover_Rate": 0.3105263157894737} {"Template_token": ["", "++", "FI", ".", "MemInstCount", ";", "++", "FI", ".", "InstCount", ";", "continue", ";", "}", "CallSite", "CS", "(", "const_cast", "<", "Instruction", "*", ">", "(", "&", "I", ")", ")", ";", "if", "(", "CS", ")", "{", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "{", "++", "FI", ".", "InstCount", ";", "continue", ";", "}", "if", "(", "&", "F", "==", "Callee", ")", "continue", ";", "visit", "(", "*", "Callee", ")", ";", "auto", "Loc", "=", "FIM", ".", "find", "(", "Callee", ")", ";", "assert", "(", "Loc", "!=", "FIM", ".", "end", "(", ")", "&&", "", ")", ";", "FI", ".", "MemInstCount", "+=", "Loc", "->", "second", ".", "MemInstCount", ";", "FI", ".", "InstCount", "+=", "Loc", "->", "second", ".", "InstCount", ";", "FI", ".", "IAMInstCount", "+=", "Loc", "->", "second", ".", "IAMInstCount", ";", "FI", ".", "LSMInstCount", "+=", "Loc", "->", "second", ".", "LSMInstCount", ";", "}", "else", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ")", "{", "TargetLoweringBase", "::", "AddrMode", "AM", ";", "auto", "*", "Ptr", "=", "GetPointerBaseWithConstantOffset", "(", "GEP", ",", "AM", ".", "BaseOffs", ",", "*", "DL", ")", ";", "AM", ".", "BaseGV", "=", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "const_cast", "<", "Value", "*", ">", "(", "Ptr", ")", ")", ";", "AM", ".", "HasBaseReg", "=", "!", "AM", ".", "BaseGV", ";", "if", "(", "TLI", "->", "isLegalAddressingMode", "(", "*", "DL", ",", "AM", ",", "GEP", "->", "getResultElementType", "(", ")", ",", "GEP", "->", "getPointerAddressSpace", "(", ")", ")", ")", "continue", ";", "++", "FI", ".", "InstCount", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUPerfHintAnalysis", "Func": "visit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44044, "Length": 241, "Cover_Rate": 0.6342105263157894} {"Template_token": ["", "if", "(", "Ty", "==", "S32", ")", "{", "B", ".", "buildInstr", "(", "", ",", "{", "DstReg", "}", ",", "{", "SrcReg", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "}", "else", "{", "auto", "Cvt0", "=", "B", ".", "buildInstr", "(", "", ",", "{", "S32", "}", ",", "{", "SrcReg", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "B", ".", "buildFPTrunc", "(", "DstReg", ",", "Cvt0", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUPostLegalizerCombiner11", "Func": "applyUCharToFloat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44045, "Length": 77, "Cover_Rate": 0.41397849462365593} {"Template_token": ["", "MachineIRBuilder", "B", "(", "MI", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "DstReg", ")", ";"], "File": "AMDGPUPostLegalizerCombiner11", "Func": "applyUCharToFloat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44046, "Length": 59, "Cover_Rate": 0.3172043010752688} {"Template_token": ["", "assert", "(", "SrcSize", "==", "", "||", "SrcSize", "==", "", "||", "SrcSize", "==", "", ")", ";", "const", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "SrcSize", ",", "SrcSize", "-", "", ")", ";", "return", "Helper", ".", "getKnownBits", "(", ")", "->", "maskedValueIsZero", "(", "SrcReg", ",", "Mask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner11", "Func": "matchUCharToFloat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44047, "Length": 45, "Cover_Rate": 0.3146853146853147} {"Template_token": ["", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_LSHR", ":"], "ground_truth": ["case", "TargetOpcode", "::", "G_ASHR", ":"], "File": "AMDGPUPostLegalizerCombiner12", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44048, "Length": 42, "Cover_Rate": 0.4375} {"Template_token": ["", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ",", "KB", ",", "MDT", ",", "LInfo", ")", ";", "GenPostLegalizerCombinerHelper", "Generated", "(", "GeneratedRuleCfg", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "TargetOpcode", "::", "G_SHL", ":"], "File": "AMDGPUPostLegalizerCombiner12", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44049, "Length": 52, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "PostLegalizerCombinerHelperState", "(", "CombinerHelper", "&", "Helper", ",", "PostLegalizerCombinerHelper", "&", "PostLegalizerHelper", ")", ":", "Helper", "(", "Helper", ")", ",", "PostLegalizerHelper", "(", "PostLegalizerHelper", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "AMDGPUPostLegalizerCombinerHelperState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44052, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "PostLegalizerCombinerHelperState", "(", "CombinerHelper", "&", "Helper", ",", "PostLegalizerCombinerHelper", "&", "PostLegalizerHelper", ")", ":", "Helper", "(", "Helper", ")", ",", "PostLegalizerHelper", "(", "PostLegalizerHelper", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "AMDGPUPostLegalizerCombinerHelperState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44053, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "NewOpc", "=", "", "+", "MatchInfo", ".", "ShiftOffset", "/", "", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "Register", "CvtSrc", "=", "MatchInfo", ".", "CvtVal", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "MatchInfo", ".", "CvtVal", ")", ";", "if", "(", "SrcTy", "!=", "S32", ")", "{", "assert", "(", "SrcTy", ".", "isScalar", "(", ")", "&&", "SrcTy", ".", "getSizeInBits", "(", ")", ">=", "", ")", ";", "CvtSrc", "=", "B", ".", "buildAnyExt", "(", "S32", ",", "CvtSrc", ")", ".", "getReg", "(", "", ")", ";", "}", "assert", "(", "MI", ".", "getOpcode", "(", ")", "!=", "NewOpc", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "NewOpc", ",", "{", "MI", ".", "getOperand", "(", "", ")", "}", ",", "{", "CvtSrc", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "applyCvtF32UByteN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44054, "Length": 119, "Cover_Rate": 0.7933333333333333} {"Template_token": ["", "B", ".", "buildInstr", "(", "Opc", ",", "{", "MI", ".", "getOperand", "(", "", ")", "}", ",", "{", "X", ",", "Y", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "}", ";", "switch", "(", "Info", ".", "Pred", ")", "{", "case", "CmpInst", "::", "FCMP_ULT", ":", "case", "CmpInst", "::", "FCMP_ULE", ":", "if", "(", "Info", ".", "LHS", "==", "Info", ".", "True", ")", "buildNewInst", "(", "", ",", "Info", ".", "RHS", ",", "Info", ".", "LHS", ")", ";", "else", "buildNewInst", "(", "", ",", "Info", ".", "LHS", ",", "Info", ".", "RHS", ")", ";", "break", ";", "case", "CmpInst", "::", "FCMP_OLE", ":"], "ground_truth": ["case", "CmpInst", "::", "FCMP_OLT", ":", "{"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "applySelectFCmpToFMinToFMaxLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44055, "Length": 97, "Cover_Rate": 0.3108974358974359} {"Template_token": ["", "if", "(", "Ty", "==", "S32", ")", "{", "B", ".", "buildInstr", "(", "", ",", "{", "DstReg", "}", ",", "{", "SrcReg", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "}", "else", "{", "auto", "Cvt0", "=", "B", ".", "buildInstr", "(", "", ",", "{", "S32", "}", ",", "{", "SrcReg", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "B", ".", "buildFPTrunc", "(", "DstReg", ",", "Cvt0", ",", "MI", ".", "getFlags", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "applyUCharToFloat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44056, "Length": 71, "Cover_Rate": 0.39444444444444443} {"Template_token": ["", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "if", "(", "SrcTy", "!=", "S32", ")", "SrcReg", "=", "B", ".", "buildAnyExtOrTrunc", "(", "S32", ",", "SrcReg", ")", ".", "getReg", "(", "", ")", ";", "if", "(", "Ty", "==", "S32", ")", "{", "B", ".", "buildInstr", "(", "", ",", "{", "DstReg", "}", ",", "{", "SrcReg", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "}", "else", "{", "auto", "Cvt0", "=", "B", ".", "buildInstr", "(", "", ",", "{", "S32", "}", ",", "{", "SrcReg", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "B", ".", "buildFPTrunc", "(", "DstReg", ",", "Cvt0", ",", "MI", ".", "getFlags", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "applyUCharToFloat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44057, "Length": 103, "Cover_Rate": 0.5722222222222222} {"Template_token": ["", "PostLegalizerCombinerHelper", "PostLegalizerHelper", "(", "B", ",", "Helper", ")", ";", "GenPostLegalizerCombinerHelper", "Generated", "(", "GeneratedRuleCfg", ",", "Helper", ",", "PostLegalizerHelper", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ")", ")", "return", "true", ";"], "ground_truth": ["switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44058, "Length": 43, "Cover_Rate": 0.4056603773584906} {"Template_token": ["", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ",", "KB", ",", "MDT", ",", "LInfo", ")", ";", "PostLegalizerCombinerHelper", "PostLegalizerHelper", "(", "B", ",", "Helper", ")", ";", "GenPostLegalizerCombinerHelper", "Generated", "(", "GeneratedRuleCfg", ",", "Helper", ",", "PostLegalizerHelper", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_LSHR", ":", "case", "TargetOpcode", "::", "G_ASHR", ":", "return", "Helper", ".", "tryCombineShiftToUnmerge", "(", "MI", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44059, "Length": 83, "Cover_Rate": 0.7830188679245284} {"Template_token": ["", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "mi_match", "(", "SrcReg", ",", "MRI", ",", "m_GZExt", "(", "m_Reg", "(", "SrcReg", ")", ")", ")", ";", "Register", "Src0", ";", "int64_t", "ShiftAmt", ";", "bool", "IsShr", "=", "mi_match", "(", "SrcReg", ",", "MRI", ",", "m_GLShr", "(", "m_Reg", "(", "Src0", ")", ",", "m_ICst", "(", "ShiftAmt", ")", ")", ")", ";", "if", "(", "IsShr", "||", "mi_match", "(", "SrcReg", ",", "MRI", ",", "m_GShl", "(", "m_Reg", "(", "Src0", ")", ",", "m_ICst", "(", "ShiftAmt", ")", ")", ")", ")", "{"], "ground_truth": ["const", "unsigned", "Offset", "=", "MI", ".", "getOpcode", "(", ")", "-", "", ";"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "matchCvtF32UByteN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44060, "Length": 95, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "const", "unsigned", "Offset", "=", "MI", ".", "getOpcode", "(", ")", "-", "", ";", "unsigned", "ShiftOffset", "=", "", "*", "Offset", ";", "if", "(", "IsShr", ")", "ShiftOffset", "+=", "ShiftAmt", ";", "else", "ShiftOffset", "-=", "ShiftAmt", ";", "MatchInfo", ".", "CvtVal", "=", "Src0", ";", "MatchInfo", ".", "ShiftOffset", "=", "ShiftOffset", ";", "return", "ShiftOffset", "<", "", "&&", "ShiftOffset", ">=", "", "&&", "(", "ShiftOffset", "%", "", ")", "==", "", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "matchCvtF32UByteN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44061, "Length": 66, "Cover_Rate": 0.4} {"Template_token": ["", "Info", ".", "True", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Info", ".", "False", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Info", ".", "LHS", "==", "Info", ".", "True", "&&", "Info", ".", "RHS", "==", "Info", ".", "False", ")", "&&", "!", "(", "Info", ".", "LHS", "==", "Info", ".", "False", "&&", "Info", ".", "RHS", "==", "Info", ".", "True", ")", ")", "return", "false", ";", "switch", "(", "Info", ".", "Pred", ")", "{", "case", "CmpInst", "::", "FCMP_FALSE", ":"], "ground_truth": ["case", "CmpInst", "::", "FCMP_OEQ", ":"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "matchFMinFMaxLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44062, "Length": 90, "Cover_Rate": 0.36} {"Template_token": ["", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcSize", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "SrcSize", "==", "", "||", "SrcSize", "==", "", "||", "SrcSize", "==", "", ")", ";", "const", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "SrcSize", ",", "SrcSize", "-", "", ")", ";", "return", "Helper", ".", "getKnownBits", "(", ")", "->", "maskedValueIsZero", "(", "SrcReg", ",", "Mask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner13", "Func": "matchUCharToFloat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44063, "Length": 73, "Cover_Rate": 0.553030303030303} {"Template_token": ["", "PostLegalizerCombinerInfo", "(", "bool", "EnableOpt", ",", "bool", "OptSize", ",", "bool", "MinSize", ",", "const", "LegalizerInfo", "*", "LI", ",", "GISelKnownBits", "*", "KB", ",", "MachineDominatorTree", "*", "MDT", ")", ":", "CombinerInfo", "(", "false", ",", "true", ",", "LI", ",", "EnableOpt", ",", "OptSize", ",", "MinSize", ")", ",", "KB", "(", "KB", ")", ",", "MDT", "(", "MDT", ")", "{", "if", "(", "!", "Generated", ".", "parseCommandLineOption", "(", ")", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner2", "Func": "AMDGPUPostLegalizerCombinerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44064, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "PostLegalizerCombinerInfo", "(", "bool", "EnableOpt", ",", "bool", "OptSize", ",", "bool", "MinSize", ",", "const", "LegalizerInfo", "*", "LI", ",", "GISelKnownBits", "*", "KB", ",", "MachineDominatorTree", "*", "MDT", ")", ":", "CombinerInfo", "(", "false", ",", "true", ",", "LI", ",", "EnableOpt", ",", "OptSize", ",", "MinSize", ")", ",", "KB", "(", "KB", ")", ",", "MDT", "(", "MDT", ")", "{", "if", "(", "!", "Generated", ".", "parseCommandLineOption", "(", ")", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner2", "Func": "AMDGPUPostLegalizerCombinerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44065, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_LSHR", ":", "case", "TargetOpcode", "::", "G_ASHR", ":", "return", "Helper", ".", "tryCombineShiftToUnmerge", "(", "MI", ",", "", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUPostLegalizerCombiner2", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44066, "Length": 29, "Cover_Rate": 0.32954545454545453} {"Template_token": ["", "PostLegalizerCombinerHelperState", "(", "CombinerHelper", "&", "Helper", ",", "PostLegalizerCombinerHelper", "&", "PostLegalizerHelper", ")", ":", "Helper", "(", "Helper", ")", ",", "PostLegalizerHelper", "(", "PostLegalizerHelper", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner3", "Func": "AMDGPUPostLegalizerCombinerHelperState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44069, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "PostLegalizerCombinerHelperState", "(", "CombinerHelper", "&", "Helper", ",", "PostLegalizerCombinerHelper", "&", "PostLegalizerHelper", ")", ":", "Helper", "(", "Helper", ")", ",", "PostLegalizerHelper", "(", "PostLegalizerHelper", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner3", "Func": "AMDGPUPostLegalizerCombinerHelperState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44070, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ",", "KB", ",", "MDT", ",", "LInfo", ")", ";", "PostLegalizerCombinerHelper", "PostLegalizerHelper", "(", "B", ",", "Helper", ")", ";", "GenPostLegalizerCombinerHelper", "Generated", "(", "GeneratedRuleCfg", ",", "Helper", ",", "PostLegalizerHelper", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_LSHR", ":", "case", "TargetOpcode", "::", "G_ASHR", ":", "return", "Helper", ".", "tryCombineShiftToUnmerge", "(", "MI", ",", "", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner3", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44071, "Length": 87, "Cover_Rate": 0.8207547169811321} {"Template_token": ["", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ",", "KB", ",", "MDT", ",", "LInfo", ")", ";", "PostLegalizerCombinerHelper", "PostLegalizerHelper", "(", "B", ",", "Helper", ")", ";", "GenPostLegalizerCombinerHelper", "Generated", "(", "GeneratedRuleCfg", ",", "Helper", ",", "PostLegalizerHelper", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_LSHR", ":", "case", "TargetOpcode", "::", "G_ASHR", ":", "return", "Helper", ".", "tryCombineShiftToUnmerge", "(", "MI", ",", "", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner3", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44072, "Length": 87, "Cover_Rate": 0.8207547169811321} {"Template_token": ["", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "return", "TLI", "->", "isCanonicalized", "(", "Reg", ",", "MF", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner3", "Func": "matchRemoveFcanonicalize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44073, "Length": 24, "Cover_Rate": 0.39344262295081966} {"Template_token": ["", "MachineInstr", "*", "ResMI", "=", "nullptr", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_INTRINC", "&&", "MI", ".", "getIntrinsicID", "(", ")", "==", "", ")", "ResMI", "=", "MRI", ".", "getVRegDef", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "return", "ResMI", ";", "}", ";", "auto", "getSqrtSrc", "=", "[", "=", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "MachineInstr", "*", "SqrtSrcMI", "=", "nullptr", ";", "mi_match", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_GFSqrt", "(", "m_MInstr", "(", "SqrtSrcMI", ")", ")", ")", ";", "return", "SqrtSrcMI", ";", "}", ";", "MachineInstr", "*", "RcpSrcMI", "=", "nullptr", ",", "*", "SqrtSrcMI", "=", "nullptr", ";", "if", "(", "(", "RcpSrcMI", "=", "getRcpSrc", "(", "MI", ")", ")", "&&", "(", "SqrtSrcMI", "=", "getSqrtSrc", "(", "*", "RcpSrcMI", ")", ")", ")", "{", "MatchInfo", "=", "[", "SqrtSrcMI", ",", "&", "MI", "]", "(", "MachineIRBuilder", "&", "B", ")", "{", "B", ".", "buildIntrinsic", "(", "", ",", "{", "MI", ".", "getOperand", "(", "", ")", "}", ",", "false", ")", ".", "addUse", "(", "SqrtSrcMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "setMIFlags", "(", "MI", ".", "getFlags", "(", ")", ")", ";"], "ground_truth": ["}", ";"], "File": "AMDGPUPostLegalizerCombiner4", "Func": "matchRcpSqrtToRsq", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44074, "Length": 187, "Cover_Rate": 0.584375} {"Template_token": ["", "PostLegalizerCombiner", "::", "PostLegalizerCombiner", "(", "bool", "IsOptNone", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "IsOptNone", "(", "IsOptNone", ")", "{"], "ground_truth": ["initializePostLegalizerCombinerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "AMDGPUPostLegalizerCombiner", "Func": "AMDGPUPostLegalizerCombiner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44075, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "PostLegalizerCombinerInfo", "(", "bool", "EnableOpt", ",", "bool", "OptSize", ",", "bool", "MinSize", ",", "const", "LegalizerInfo", "*", "LI", ",", "GISelKnownBits", "*", "KB", ",", "MachineDominatorTree", "*", "MDT", ")", ":", "CombinerInfo", "(", "false", ",", "true", ",", "LI", ",", "EnableOpt", ",", "OptSize", ",", "MinSize", ")", ",", "KB", "(", "KB", ")", ",", "MDT", "(", "MDT", ")", "{", "if", "(", "!", "GeneratedRuleCfg", ".", "parseCommandLineOption", "(", ")", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner", "Func": "AMDGPUPostLegalizerCombinerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44077, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "NewOpc", "=", "", "+", "MatchInfo", ".", "ShiftOffset", "/", "", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "Register", "CvtSrc", "=", "MatchInfo", ".", "CvtVal", ";", "LLT", "SrcTy", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "MatchInfo", ".", "CvtVal", ")", ";", "if", "(", "SrcTy", "!=", "S32", ")", "{", "assert", "(", "SrcTy", ".", "isScalar", "(", ")", "&&", "SrcTy", ".", "getSizeInBits", "(", ")", ">=", "", ")", ";", "CvtSrc", "=", "B", ".", "buildAnyExt", "(", "S32", ",", "CvtSrc", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner", "Func": "applyCvtF32UByteN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44078, "Length": 86, "Cover_Rate": 0.5657894736842105} {"Template_token": ["", "}", "case", "CmpInst", "::", "FCMP_UGE", ":", "case", "CmpInst", "::", "FCMP_UGT", ":", "{", "if", "(", "Info", ".", "LHS", "==", "Info", ".", "True", ")", "buildNewInst", "(", "", ",", "Info", ".", "RHS", ",", "Info", ".", "LHS", ")", ";", "else", "buildNewInst", "(", "", ",", "Info", ".", "LHS", ",", "Info", ".", "RHS", ")", ";", "break", ";", "}", "case", "CmpInst", "::", "FCMP_OGT", ":", "case", "CmpInst", "::", "FCMP_OGE", ":", "{", "if", "(", "Info", ".", "LHS", "==", "Info", ".", "True", ")", "buildNewInst", "(", "", ",", "Info", ".", "LHS", ",", "Info", ".", "RHS", ")", ";", "else", "buildNewInst", "(", "", ",", "Info", ".", "RHS", ",", "Info", ".", "LHS", ")", ";", "break", ";", "}", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUPostLegalizerCombiner", "Func": "applySelectFCmpToFMinToFMaxLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44079, "Length": 110, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "LLT", "Ty", "=", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "DstReg", ")", ";", "if", "(", "Ty", "==", "S32", ")", "{", "B", ".", "buildInstr", "(", "", ",", "{", "DstReg", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "}", "else", "{", "auto", "Cvt0", "=", "B", ".", "buildInstr", "(", "", ",", "{", "S32", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "B", ".", "buildFPTrunc", "(", "DstReg", ",", "Cvt0", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUPostLegalizerCombiner", "Func": "applyUCharToFloat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44080, "Length": 101, "Cover_Rate": 0.6917808219178082} {"Template_token": ["", "}", "else", "{", "auto", "Cvt0", "=", "B", ".", "buildInstr", "(", "", ",", "{", "S32", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";"], "ground_truth": ["B", ".", "buildFPTrunc", "(", "DstReg", ",", "Cvt0", ",", "MI", ".", "getFlags", "(", ")", ")", ";"], "File": "AMDGPUPostLegalizerCombiner", "Func": "applyUCharToFloat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44081, "Length": 47, "Cover_Rate": 0.3219178082191781} {"Template_token": ["", "bool", "PostLegalizerCombinerInfo", "::", "combine", "(", "GISelChangeObserver", "&", "Observer", ",", "MachineInstr", "&", "MI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ",", "KB", ",", "MDT", ")", ";", "GenPostLegalizerCombinerHelper", "Generated", "(", "GeneratedRuleCfg", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_LSHR", ":", "case", "TargetOpcode", "::", "G_ASHR", ":", "return", "Helper", ".", "tryCombineShiftToUnmerge", "(", "MI", ",", "", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44082, "Length": 94, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "createPostLegalizeCombiner", "(", "bool", "IsOptNone", ")", "{"], "ground_truth": ["return", "new", "PostLegalizerCombiner", "(", "IsOptNone", ")", ";"], "File": "AMDGPUPostLegalizerCombiner", "Func": "createAMDGPUPostLegalizeCombiner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44084, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "mi_match", "(", "SrcReg", ",", "MRI", ",", "m_GZExt", "(", "m_Reg", "(", "SrcReg", ")", ")", ")", ";", "Register", "Src0", ";", "int64_t", "ShiftAmt", ";", "bool", "IsShr", "=", "mi_match", "(", "SrcReg", ",", "MRI", ",", "m_GLShr", "(", "m_Reg", "(", "Src0", ")", ",", "m_ICst", "(", "ShiftAmt", ")", ")", ")", ";", "if", "(", "IsShr", "||", "mi_match", "(", "SrcReg", ",", "MRI", ",", "m_GShl", "(", "m_Reg", "(", "Src0", ")", ",", "m_ICst", "(", "ShiftAmt", ")", ")", ")", ")", "{", "const", "unsigned", "Offset", "=", "MI", ".", "getOpcode", "(", ")", "-", "", ";", "unsigned", "ShiftOffset", "=", "", "*", "Offset", ";", "if", "(", "IsShr", ")", "ShiftOffset", "+=", "ShiftAmt", ";"], "ground_truth": ["else", "ShiftOffset", "-=", "ShiftAmt", ";"], "File": "AMDGPUPostLegalizerCombiner", "Func": "matchCvtF32UByteN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44086, "Length": 115, "Cover_Rate": 0.6686046511627907} {"Template_token": ["", "Info", ".", "True", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Info", ".", "False", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Info", ".", "LHS", "==", "Info", ".", "True", "&&", "Info", ".", "RHS", "==", "Info", ".", "False", ")", "&&", "!", "(", "Info", ".", "LHS", "==", "Info", ".", "False", "&&", "Info", ".", "RHS", "==", "Info", ".", "True", ")", ")", "return", "false", ";", "switch", "(", "Info", ".", "Pred", ")", "{", "case", "CmpInst", "::", "FCMP_FALSE", ":", "case", "CmpInst", "::", "FCMP_OEQ", ":", "case", "CmpInst", "::", "FCMP_ONE", ":", "case", "CmpInst", "::", "FCMP_ORD", ":", "case", "CmpInst", "::", "FCMP_UNO", ":", "case", "CmpInst", "::", "FCMP_UEQ", ":", "case", "CmpInst", "::", "FCMP_UNE", ":", "case", "CmpInst", "::", "FCMP_TRUE", ":", "return", "false", ";", "default", ":"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUPostLegalizerCombiner", "Func": "matchFMinFMaxLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44087, "Length": 128, "Cover_Rate": 0.4980544747081712} {"Template_token": ["", "static", "bool", "matchUCharToFloat", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineFunction", "&", "MF", ",", "CombinerHelper", "&", "Helper", ")", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "||", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", ")", "{"], "ground_truth": ["const", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ";"], "File": "AMDGPUPostLegalizerCombiner", "Func": "matchUCharToFloat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44088, "Length": 79, "Cover_Rate": 0.7383177570093458} {"Template_token": ["", "const", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ";", "return", "Helper", ".", "getKnownBits", "(", ")", "->", "maskedValueIsZero", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Mask", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner", "Func": "matchUCharToFloat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44089, "Length": 41, "Cover_Rate": 0.38317757009345793} {"Template_token": ["", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "EnableOpt", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "skipFunction", "(", "F", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "LegalizerInfo", "*", "LI", "=", "static_cast", "<", "const", "LegalizerInfo", "*", ">", "(", "ST", ".", "getLegalizerInfo", "(", ")", ")", ";", "GISelKnownBits", "*", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "IsOptNone", "?", "nullptr", ":", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "PostLegalizerCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "LI", ",", "KB", ",", "MDT", ")", ";", "Combiner", "C", "(", "PCInfo", ",", "TPC", ")", ";"], "ground_truth": ["return", "C", ".", "combineMachineInstrs", "(", "MF", ",", "nullptr", ")", ";"], "File": "AMDGPUPostLegalizerCombiner", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44090, "Length": 174, "Cover_Rate": 0.9405405405405406} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "LegalizerInfo", "*", "LI", "=", "static_cast", "<", "const", "LegalizerInfo", "*", ">", "(", "ST", ".", "getLegalizerInfo", "(", ")", ")", ";", "GISelKnownBits", "*", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "IsOptNone", "?", "nullptr", ":", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "PostLegalizerCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "LI", ",", "KB", ",", "MDT", ")", ";", "Combiner", "C", "(", "PCInfo", ",", "TPC", ")", ";"], "ground_truth": ["return", "C", ".", "combineMachineInstrs", "(", "MF", ",", "nullptr", ")", ";"], "File": "AMDGPUPostLegalizerCombiner", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44091, "Length": 108, "Cover_Rate": 0.5837837837837838} {"Template_token": ["", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "Helper", ".", "tryCombineConcatVectors", "(", "MI", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":"], "File": "AMDGPUPreLegalizerCombiner10", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44092, "Length": 45, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "Helper", ".", "tryCombineConcatVectors", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "Helper", ".", "tryCombineShuffleVector", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner11", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44093, "Length": 36, "Cover_Rate": 0.3364485981308411} {"Template_token": ["", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "Helper", ".", "tryCombineConcatVectors", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "Helper", ".", "tryCombineShuffleVector", "(", "MI", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUPreLegalizerCombiner11", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44094, "Length": 57, "Cover_Rate": 0.5327102803738317} {"Template_token": ["", "PreLegalizerCombinerHelperState", "(", "CombinerHelper", "&", "Helper", ",", "PreLegalizerCombinerHelper", "&", "PreLegalizerHelper", ")", ":", "Helper", "(", "Helper", ")", ",", "PreLegalizerHelper", "(", "PreLegalizerHelper", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner1", "Func": "AMDGPUPreLegalizerCombinerHelperState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44097, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "PreLegalizerCombinerHelperState", "(", "CombinerHelper", "&", "Helper", ",", "PreLegalizerCombinerHelper", "&", "PreLegalizerHelper", ")", ":", "Helper", "(", "Helper", ")", ",", "PreLegalizerHelper", "(", "PreLegalizerHelper", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner1", "Func": "AMDGPUPreLegalizerCombinerHelperState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44098, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "void", "PreLegalizerCombinerHelper", "::", "applyClampI64ToI16", "(", "MachineInstr", "&", "MI", ",", "const", "ClampI64ToI16MatchInfo", "&", "MatchInfo", ")", "{", "Register", "Src", "=", "MatchInfo", ".", "Origin", ";", "assert", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "getType", "(", "Src", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "B", ".", "setMBB", "(", "*", "MI", ".", "getParent", "(", ")", ")", ";", "B", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "Src", ")", ";", "assert", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", ";", "const", "LLT", "V2S16", "=", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", ";", "auto", "CvtPk", "=", "B", ".", "buildInstr", "(", "", ",", "{", "V2S16", "}", ",", "{", "Unmerge", ".", "getReg", "(", "", ")", ",", "Unmerge", ".", "getReg", "(", "", ")", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "auto", "MinBoundary", "=", "std", "::", "min", "(", "MatchInfo", ".", "Cmp1", ",", "MatchInfo", ".", "Cmp2", ")", ";", "auto", "MaxBoundary", "=", "std", "::", "max", "(", "MatchInfo", ".", "Cmp1", ",", "MatchInfo", ".", "Cmp2", ")", ";", "auto", "MinBoundaryDst", "=", "B", ".", "buildConstant", "(", "S32", ",", "MinBoundary", ")", ";", "auto", "MaxBoundaryDst", "=", "B", ".", "buildConstant", "(", "S32", ",", "MaxBoundary", ")", ";", "auto", "Bitcast", "=", "B", ".", "buildBitcast", "(", "{", "S32", "}", ",", "CvtPk", ")", ";", "auto", "Med3", "=", "B", ".", "buildInstr", "(", "", ",", "{", "S32", "}", ",", "{", "MinBoundaryDst", ".", "getReg", "(", "", ")", ",", "Bitcast", ".", "getReg", "(", "", ")", ",", "MaxBoundaryDst", ".", "getReg", "(", "", ")", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";"], "ground_truth": ["B", ".", "buildTrunc", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Med3", ")", ";"], "File": "AMDGPUPreLegalizerCombiner1", "Func": "applyClampI64ToI16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44100, "Length": 284, "Cover_Rate": 0.9562289562289562} {"Template_token": ["", "Register", "Src", "=", "MatchInfo", ".", "Origin", ";", "assert", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "getType", "(", "Src", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "B", ".", "setMBB", "(", "*", "MI", ".", "getParent", "(", ")", ")", ";", "B", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "Src", ")", ";", "assert", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", ";", "const", "LLT", "V2S16", "=", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", ";", "auto", "CvtPk", "=", "B", ".", "buildInstr", "(", "", ",", "{", "V2S16", "}", ",", "{", "Unmerge", ".", "getReg", "(", "", ")", ",", "Unmerge", ".", "getReg", "(", "", ")", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "auto", "MinBoundary", "=", "std", "::", "min", "(", "MatchInfo", ".", "Cmp1", ",", "MatchInfo", ".", "Cmp2", ")", ";", "auto", "MaxBoundary", "=", "std", "::", "max", "(", "MatchInfo", ".", "Cmp1", ",", "MatchInfo", ".", "Cmp2", ")", ";", "auto", "MinBoundaryDst", "=", "B", ".", "buildConstant", "(", "S32", ",", "MinBoundary", ")", ";", "auto", "MaxBoundaryDst", "=", "B", ".", "buildConstant", "(", "S32", ",", "MaxBoundary", ")", ";", "auto", "Bitcast", "=", "B", ".", "buildBitcast", "(", "{", "S32", "}", ",", "CvtPk", ")", ";", "auto", "Med3", "=", "B", ".", "buildInstr", "(", "", ",", "{", "S32", "}", ",", "{", "MinBoundaryDst", ".", "getReg", "(", "", ")", ",", "Bitcast", ".", "getReg", "(", "", ")", ",", "MaxBoundaryDst", ".", "getReg", "(", "", ")", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "B", ".", "buildTrunc", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Med3", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUPreLegalizerCombiner1", "Func": "applyClampI64ToI16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44101, "Length": 275, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "PreLegalizerCombinerHelper", "PreLegalizerHelper", "(", "B", ",", "Helper", ")", ";", "GenPreLegalizerCombinerHelper", "Generated", "(", "GeneratedRuleCfg", ",", "Helper", ",", "PreLegalizerHelper", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_MEMCPY_INLINE", ":", "return", "Helper", ".", "tryEmitMemcpyInline", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "Helper", ".", "tryCombineConcatVectors", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "Helper", ".", "tryCombineShuffleVector", "(", "MI", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUPreLegalizerCombiner1", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44102, "Length": 88, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_MEMCPY_INLINE", ":", "return", "Helper", ".", "tryEmitMemcpyInline", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "Helper", ".", "tryCombineConcatVectors", "(", "MI", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":"], "File": "AMDGPUPreLegalizerCombiner1", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44103, "Length": 58, "Cover_Rate": 0.48333333333333334} {"Template_token": ["", "if", "(", "!", "IsOptNone", ")", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "}", "AU", ".", "addRequired", "<", "GISelCSEAnalysisWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "GISelCSEAnalysisWrapperPass", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "AMDGPUPreLegalizerCombiner1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44104, "Length": 50, "Cover_Rate": 0.5} {"Template_token": ["", "GISelKnownBits", "*", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "IsOptNone", "?", "nullptr", ":", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "PreLegalizerCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "KB", ",", "MDT", ")", ";"], "ground_truth": ["GISelCSEAnalysisWrapper", "&", "Wrapper", "=", "getAnalysis", "<", "GISelCSEAnalysisWrapperPass", ">", "(", ")", ".", "getCSEWrapper", "(", ")", ";"], "File": "AMDGPUPreLegalizerCombiner1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44105, "Length": 70, "Cover_Rate": 0.3867403314917127} {"Template_token": ["", "GISelKnownBits", "*", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "IsOptNone", "?", "nullptr", ":", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "PreLegalizerCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "KB", ",", "MDT", ")", ";", "GISelCSEAnalysisWrapper", "&", "Wrapper", "=", "getAnalysis", "<", "GISelCSEAnalysisWrapperPass", ">", "(", ")", ".", "getCSEWrapper", "(", ")", ";", "auto", "*", "CSEInfo", "=", "&", "Wrapper", ".", "get", "(", "TPC", "->", "getCSEConfig", "(", ")", ")", ";"], "ground_truth": ["Combiner", "C", "(", "PCInfo", ",", "TPC", ")", ";"], "File": "AMDGPUPreLegalizerCombiner1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44106, "Length": 94, "Cover_Rate": 0.5193370165745856} {"Template_token": ["", "PreLegalizerCombinerHelperState", "(", "CombinerHelper", "&", "Helper", ",", "PreLegalizerCombinerHelper", "&", "PreLegalizerHelper", ")", ":", "Helper", "(", "Helper", ")", ",", "PreLegalizerHelper", "(", "PreLegalizerHelper", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner3", "Func": "AMDGPUPreLegalizerCombinerHelperState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44109, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "PreLegalizerCombinerHelperState", "(", "CombinerHelper", "&", "Helper", ",", "PreLegalizerCombinerHelper", "&", "PreLegalizerHelper", ")", ":", "Helper", "(", "Helper", ")", ",", "PreLegalizerHelper", "(", "PreLegalizerHelper", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner3", "Func": "AMDGPUPreLegalizerCombinerHelperState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44110, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "Helper", ".", "tryCombineConcatVectors", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "Helper", ".", "tryCombineShuffleVector", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner3", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44111, "Length": 36, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "B", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "Src", ")", ";", "assert", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", ";", "const", "LLT", "V2S16", "=", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", ";", "auto", "CvtPk", "=", "B", ".", "buildInstr", "(", "", ",", "{", "V2S16", "}", ",", "{", "Unmerge", ".", "getReg", "(", "", ")", ",", "Unmerge", ".", "getReg", "(", "", ")", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "auto", "MinBoundary", "=", "std", "::", "min", "(", "MatchInfo", ".", "Cmp1", ",", "MatchInfo", ".", "Cmp2", ")", ";", "auto", "MaxBoundary", "=", "std", "::", "max", "(", "MatchInfo", ".", "Cmp1", ",", "MatchInfo", ".", "Cmp2", ")", ";", "auto", "MinBoundaryDst", "=", "B", ".", "buildConstant", "(", "S32", ",", "MinBoundary", ")", ";"], "ground_truth": ["auto", "MaxBoundaryDst", "=", "B", ".", "buildConstant", "(", "S32", ",", "MaxBoundary", ")", ";"], "File": "AMDGPUPreLegalizerCombiner5", "Func": "applyClampI64ToI16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44112, "Length": 135, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "void", "PreLegalizerCombinerHelper", "::", "applyClampI64ToI16", "(", "MachineInstr", "&", "MI", ",", "const", "ClampI64ToI16MatchInfo", "&", "MatchInfo", ")", "{", "Register", "Src", "=", "MatchInfo", ".", "Origin", ";", "assert", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "getType", "(", "Src", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "B", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "Src", ")", ";", "assert", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", ";", "const", "LLT", "V2S16", "=", "LLT", "::", "fixed_vector", "(", "", ",", "", ")", ";", "auto", "CvtPk", "=", "B", ".", "buildInstr", "(", "", ",", "{", "V2S16", "}", ",", "{", "Unmerge", ".", "getReg", "(", "", ")", ",", "Unmerge", ".", "getReg", "(", "", ")", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "auto", "MinBoundary", "=", "std", "::", "min", "(", "MatchInfo", ".", "Cmp1", ",", "MatchInfo", ".", "Cmp2", ")", ";", "auto", "MaxBoundary", "=", "std", "::", "max", "(", "MatchInfo", ".", "Cmp1", ",", "MatchInfo", ".", "Cmp2", ")", ";", "auto", "MinBoundaryDst", "=", "B", ".", "buildConstant", "(", "S32", ",", "MinBoundary", ")", ";"], "ground_truth": ["auto", "MaxBoundaryDst", "=", "B", ".", "buildConstant", "(", "S32", ",", "MaxBoundary", ")", ";"], "File": "AMDGPUPreLegalizerCombiner5", "Func": "applyClampI64ToI16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44113, "Length": 197, "Cover_Rate": 0.6912280701754386} {"Template_token": ["", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "Src", ")", ";", "assert", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", ";", "const", "LLT", "V2S16", "=", "LLT", "::", "vector", "(", "", ",", "", ")", ";", "auto", "CvtPk", "=", "B", ".", "buildInstr", "(", "", ",", "{", "V2S16", "}", ",", "{", "Unmerge", ".", "getReg", "(", "", ")", ",", "Unmerge", ".", "getReg", "(", "", ")", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";", "auto", "MinBoundary", "=", "std", "::", "min", "(", "MatchInfo", ".", "Cmp1", ",", "MatchInfo", ".", "Cmp2", ")", ";", "auto", "MaxBoundary", "=", "std", "::", "max", "(", "MatchInfo", ".", "Cmp1", ",", "MatchInfo", ".", "Cmp2", ")", ";", "auto", "MinBoundaryDst", "=", "B", ".", "buildConstant", "(", "S32", ",", "MinBoundary", ")", ";"], "ground_truth": ["auto", "MaxBoundaryDst", "=", "B", ".", "buildConstant", "(", "S32", ",", "MaxBoundary", ")", ";"], "File": "AMDGPUPreLegalizerCombiner7", "Func": "applyClampI64ToI16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44114, "Length": 128, "Cover_Rate": 0.43097643097643096} {"Template_token": ["", "PreLegalizerCombiner", "::", "PreLegalizerCombiner", "(", "bool", "IsOptNone", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "IsOptNone", "(", "IsOptNone", ")", "{", "initializePreLegalizerCombinerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner", "Func": "AMDGPUPreLegalizerCombiner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44116, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ",", "KB", ",", "MDT", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "Helper", ".", "tryCombineConcatVectors", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "Helper", ".", "tryCombineShuffleVector", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44118, "Length": 66, "Cover_Rate": 0.7415730337078652} {"Template_token": ["", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ",", "KB", ",", "MDT", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":"], "File": "AMDGPUPreLegalizerCombiner", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44119, "Length": 44, "Cover_Rate": 0.4943820224719101} {"Template_token": ["", "return", "new", "PreLegalizerCombiner", "(", "IsOptNone", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner", "Func": "createAMDGPUPreLegalizeCombiner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44120, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "AU", ".", "addPreserved", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";", "if", "(", "!", "IsOptNone", ")", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44122, "Length": 34, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "AU", ".", "addRequired", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";", "if", "(", "!", "IsOptNone", ")", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "File": "AMDGPUPreLegalizerCombiner", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44123, "Length": 33, "Cover_Rate": 0.4024390243902439} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44125, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "MachineDominatorTree", "*", "MDT", "=", "IsOptNone", "?", "nullptr", ":", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "PreLegalizerCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "KB", ",", "MDT", ")", ";", "Combiner", "C", "(", "PCInfo", ",", "TPC", ")", ";", "return", "C", ".", "combineMachineInstrs", "(", "MF", ",", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44126, "Length": 57, "Cover_Rate": 0.38} {"Template_token": ["", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "EnableOpt", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "skipFunction", "(", "F", ")", ";", "GISelKnownBits", "*", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "IsOptNone", "?", "nullptr", ":", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["PreLegalizerCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "KB", ",", "MDT", ")", ";"], "File": "AMDGPUPreLegalizerCombiner", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44127, "Length": 101, "Cover_Rate": 0.6733333333333333} {"Template_token": ["", "PrintfRuntimeBinding", "::", "PrintfRuntimeBinding", "(", ")", ":", "ModulePass", "(", "ID", ")", ",", "TD", "(", "nullptr", ")", ",", "DT", "(", "nullptr", ")", "{", "initializePrintfRuntimeBindingPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPrintfRuntimeBinding10", "Func": "AMDGPUPrintfRuntimeBinding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44129, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "size_t", "CurFmtSpecifierIdx", "=", "", ";", "size_t", "PrevFmtSpecifierIdx", "=", "", ";", "while", "(", "(", "CurFmtSpecifierIdx", "=", "Fmt", ".", "find_first_of", "(", "ConvSpecifiers", ",", "CurFmtSpecifierIdx", ")", ")", "!=", "StringRef", "::", "npos", ")", "{", "bool", "ArgDump", "=", "false", ";", "StringRef", "CurFmt", "=", "Fmt", ".", "substr", "(", "PrevFmtSpecifierIdx", ",", "CurFmtSpecifierIdx", "-", "PrevFmtSpecifierIdx", ")", ";", "size_t", "pTag", "=", "CurFmt", ".", "find_last_of", "(", "", ")", ";", "if", "(", "pTag", "!=", "StringRef", "::", "npos", ")", "{", "ArgDump", "=", "true", ";", "while", "(", "pTag", "&&", "CurFmt", "[", "--", "pTag", "]", "==", "'%'", ")", "{", "ArgDump", "=", "!", "ArgDump", ";", "}", "}", "if", "(", "ArgDump", ")", "OpConvSpecifiers", ".", "push_back", "(", "Fmt", "[", "CurFmtSpecifierIdx", "]", ")", ";", "PrevFmtSpecifierIdx", "=", "++", "CurFmtSpecifierIdx", ";"], "ground_truth": ["}"], "File": "AMDGPUPrintfRuntimeBinding10", "Func": "getConversionSpecifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44130, "Length": 112, "Cover_Rate": 0.7887323943661971} {"Template_token": ["", "size_t", "CurFmtSpecifierIdx", "=", "", ";", "size_t", "PrevFmtSpecifierIdx", "=", "", ";", "while", "(", "(", "CurFmtSpecifierIdx", "=", "Fmt", ".", "find_first_of", "(", "ConvSpecifiers", ",", "CurFmtSpecifierIdx", ")", ")", "!=", "StringRef", "::", "npos", ")", "{", "bool", "ArgDump", "=", "false", ";", "StringRef", "CurFmt", "=", "Fmt", ".", "substr", "(", "PrevFmtSpecifierIdx", ",", "CurFmtSpecifierIdx", "-", "PrevFmtSpecifierIdx", ")", ";", "size_t", "pTag", "=", "CurFmt", ".", "find_last_of", "(", "", ")", ";", "if", "(", "pTag", "!=", "StringRef", "::", "npos", ")", "{", "ArgDump", "=", "true", ";", "while", "(", "pTag", "&&", "CurFmt", "[", "--", "pTag", "]", "==", "'%'", ")", "{", "ArgDump", "=", "!", "ArgDump", ";", "}", "}", "if", "(", "ArgDump", ")", "OpConvSpecifiers", ".", "push_back", "(", "Fmt", "[", "CurFmtSpecifierIdx", "]", ")", ";"], "ground_truth": ["PrevFmtSpecifierIdx", "=", "++", "CurFmtSpecifierIdx", ";"], "File": "AMDGPUPrintfRuntimeBinding10", "Func": "getConversionSpecifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44131, "Length": 111, "Cover_Rate": 0.7816901408450704} {"Template_token": ["", "if", "(", "CI", "->", "isCallee", "(", "&", "U", ")", ")", "Printfs", ".", "push_back", "(", "CI", ")", ";", "}", "}", "if", "(", "Printfs", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "auto", "HostcallFunction", "=", "M", ".", "getFunction", "(", "", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "HostcallFunction", "->", "uses", "(", ")", ")", "{", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "{", "M", ".", "getContext", "(", ")", ".", "emitError", "(", "CI", ",", "", ")", ";", "}", "}", "}", "TD", "=", "&", "M", ".", "getDataLayout", "(", ")", ";", "auto", "DTWP", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTWP", "?", "&", "DTWP", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "auto", "GetTLI", "=", "[", "this", "]", "(", "Function", "&", "F", ")", "->", "TargetLibraryInfo", "&", "{"], "ground_truth": ["return", "this", "->", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", "F", ")", ";"], "File": "AMDGPUPrintfRuntimeBinding10", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44134, "Length": 153, "Cover_Rate": 0.6144578313253012} {"Template_token": ["", "if", "(", "Specifier", "!=", "'s'", ")", "return", "false", ";", "const", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "OpType", ")", ";", "if", "(", "!", "PT", "||", "PT", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", ")", "return", "false", ";"], "ground_truth": ["Type", "*", "ElemType", "=", "PT", "->", "getContainedType", "(", "", ")", ";"], "File": "AMDGPUPrintfRuntimeBinding10", "Func": "shouldPrintAsStr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44135, "Length": 51, "Cover_Rate": 0.5} {"Template_token": ["", "PrintfRuntimeBinding", "::", "PrintfRuntimeBinding", "(", ")", ":", "ModulePass", "(", "ID", ")", ",", "TD", "(", "nullptr", ")", ",", "DT", "(", "nullptr", ")", ",", "TLI", "(", "nullptr", ")", "{", "initializePrintfRuntimeBindingPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPrintfRuntimeBinding11", "Func": "AMDGPUPrintfRuntimeBinding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44138, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "PrintfRuntimeBinding", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", "false", ";", "visit", "(", "M", ")", ";", "if", "(", "Printfs", ".", "empty", "(", ")", ")", "return", "false", ";", "TD", "=", "&", "M", ".", "getDataLayout", "(", ")", ";", "auto", "DTWP", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTWP", "?", "&", "DTWP", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "TLI", "=", "&", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", ")", ";"], "ground_truth": ["return", "lowerPrintfForGpu", "(", "M", ")", ";"], "File": "AMDGPUPrintfRuntimeBinding11", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44139, "Length": 103, "Cover_Rate": 0.9903846153846154} {"Template_token": ["", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", "false", ";", "visit", "(", "M", ")", ";", "if", "(", "Printfs", ".", "empty", "(", ")", ")", "return", "false", ";", "TD", "=", "&", "M", ".", "getDataLayout", "(", ")", ";", "auto", "DTWP", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTWP", "?", "&", "DTWP", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "TLI", "=", "&", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", ")", ";", "return", "lowerPrintfForGpu", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPrintfRuntimeBinding11", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44140, "Length": 94, "Cover_Rate": 0.9038461538461539} {"Template_token": ["", "Value", "*", "simplify", "(", "Instruction", "*", "I", ")", "{"], "ground_truth": ["return", "SimplifyInstruction", "(", "I", ",", "{", "*", "TD", ",", "TLI", ",", "DT", "}", ")", ";"], "File": "AMDGPUPrintfRuntimeBinding11", "Func": "simplify", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44142, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "if", "(", "F", "&&", "F", "->", "hasName", "(", ")", "&&", "F", "->", "getName", "(", ")", "==", "", ")", "Printfs", ".", "push_back", "(", "CS", ".", "getInstruction", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPrintfRuntimeBinding11", "Func": "visitCallSite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44143, "Length": 40, "Cover_Rate": 0.851063829787234} {"Template_token": ["", "if", "(", "F", "&&", "F", "->", "hasName", "(", ")", "&&", "F", "->", "getName", "(", ")", "==", "", ")", "Printfs", ".", "push_back", "(", "CS", ".", "getInstruction", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPrintfRuntimeBinding11", "Func": "visitCallSite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44144, "Length": 30, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "auto", "DTWP", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTWP", "?", "&", "DTWP", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "auto", "GetTLI", "=", "[", "this", "]", "(", "Function", "&", "F", ")", "->", "TargetLibraryInfo", "&", "{", "return", "this", "->", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", "F", ")", ";", "}", ";", "return", "lowerPrintfForGpu", "(", "M", ",", "GetTLI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPrintfRuntimeBinding17", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44149, "Length": 64, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "auto", "PrintfFunction", "=", "M", ".", "getFunction", "(", "", ")", ";", "if", "(", "!", "PrintfFunction", ")", "return", "false", ";", "for", "(", "auto", "&", "U", ":", "PrintfFunction", "->", "uses", "(", ")", ")", "{", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "{", "if", "(", "CI", "->", "isCallee", "(", "&", "U", ")", ")", "Printfs", ".", "push_back", "(", "CI", ")", ";", "}", "}"], "ground_truth": ["if", "(", "Printfs", ".", "empty", "(", ")", ")", "return", "false", ";"], "File": "AMDGPUPrintfRuntimeBinding8", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44157, "Length": 80, "Cover_Rate": 0.6106870229007634} {"Template_token": ["", "PrintfRuntimeBinding", "::", "PrintfRuntimeBinding", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["initializePrintfRuntimeBindingPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "AMDGPUPrintfRuntimeBinding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44159, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "PrintfRuntimeBinding", "::", "PrintfRuntimeBinding", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["initializePrintfRuntimeBindingPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "AMDGPUPrintfRuntimeBinding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44160, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "PrintfRuntimeBindingImpl", "(", "function_ref", "<", "const", "DominatorTree", "&", "(", "Function", "&", ")", ">", "GetDT", ",", "function_ref", "<", "const", "TargetLibraryInfo", "&", "(", "Function", "&", ")", ">", "GetTLI", ")", ":", "GetDT", "(", "GetDT", ")", ",", "GetTLI", "(", "GetTLI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "AMDGPUPrintfRuntimeBindingImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44161, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "PrintfRuntimeBindingImpl", "(", "function_ref", "<", "const", "DominatorTree", "&", "(", "Function", "&", ")", ">", "GetDT", ",", "function_ref", "<", "const", "TargetLibraryInfo", "&", "(", "Function", "&", ")", ">", "GetTLI", ")", ":", "GetDT", "(", "GetDT", ")", ",", "GetTLI", "(", "GetTLI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "AMDGPUPrintfRuntimeBindingImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44162, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "ModulePass", "*", "createPrintfRuntimeBinding", "(", ")", "{"], "ground_truth": ["return", "new", "PrintfRuntimeBinding", "(", ")", ";"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "createAMDGPUPrintfRuntimeBinding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44163, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "ModulePass", "*", "createPrintfRuntimeBinding", "(", ")", "{", "return", "new", "PrintfRuntimeBinding", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "createAMDGPUPrintfRuntimeBinding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44164, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44165, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44166, "Length": 18, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "void", "PrintfRuntimeBindingImpl", "::", "getConversionSpecifiers", "(", "SmallVectorImpl", "<", "char", ">", "&", "OpConvSpecifiers", ",", "StringRef", "Fmt", ",", "size_t", "NumOps", ")", "const", "{", "static", "const", "char", "ConvSpecifiers", "[", "]", "=", "", ";", "size_t", "CurFmtSpecifierIdx", "=", "", ";", "size_t", "PrevFmtSpecifierIdx", "=", "", ";", "while", "(", "(", "CurFmtSpecifierIdx", "=", "Fmt", ".", "find_first_of", "(", "ConvSpecifiers", ",", "CurFmtSpecifierIdx", ")", ")", "!=", "StringRef", "::", "npos", ")", "{"], "ground_truth": ["bool", "ArgDump", "=", "false", ";"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "getConversionSpecifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44167, "Length": 64, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "ArgDump", "=", "true", ";", "while", "(", "pTag", "&&", "CurFmt", "[", "--", "pTag", "]", "==", "'%'", ")", "{", "ArgDump", "=", "!", "ArgDump", ";", "}", "}", "if", "(", "ArgDump", ")", "OpConvSpecifiers", ".", "push_back", "(", "Fmt", "[", "CurFmtSpecifierIdx", "]", ")", ";", "PrevFmtSpecifierIdx", "=", "++", "CurFmtSpecifierIdx", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "getConversionSpecifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44168, "Length": 45, "Cover_Rate": 0.31690140845070425} {"Template_token": ["", "}", ";", "auto", "GetTLI", "=", "[", "&", "FAM", "]", "(", "Function", "&", "F", ")", "->", "TargetLibraryInfo", "&", "{", "return", "FAM", ".", "getResult", "<", "TargetLibraryAnalysis", ">", "(", "F", ")", ";", "}", ";", "bool", "Changed", "=", "PrintfRuntimeBindingImpl", "(", "GetDT", ",", "GetTLI", ")", ".", "run", "(", "M", ")", ";"], "ground_truth": ["return", "Changed", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses", "::", "all", "(", ")", ";"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44171, "Length": 61, "Cover_Rate": 0.5041322314049587} {"Template_token": ["", "return", "this", "->", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", "F", ")", ".", "getDomTree", "(", ")", ";", "}", ";"], "ground_truth": ["auto", "GetTLI", "=", "[", "this", "]", "(", "Function", "&", "F", ")", "->", "TargetLibraryInfo", "&", "{"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44172, "Length": 32, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "Specifier", "!=", "'s'", ")", "return", "false", ";", "const", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "OpType", ")", ";", "if", "(", "!", "PT", "||", "PT", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", ")", "return", "false", ";", "Type", "*", "ElemType", "=", "PT", "->", "getContainedType", "(", "", ")", ";"], "ground_truth": ["if", "(", "ElemType", "->", "getTypeID", "(", ")", "!=", "Type", "::", "IntegerTyID", ")", "return", "false", ";"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "shouldPrintAsStr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44173, "Length": 66, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "if", "(", "Specifier", "!=", "'s'", ")", "return", "false", ";", "const", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "OpType", ")", ";"], "ground_truth": ["if", "(", "!", "PT", "||", "PT", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", ")", "return", "false", ";"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "shouldPrintAsStr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44174, "Length": 40, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "Value", "*", "simplify", "(", "Instruction", "*", "I", ",", "const", "TargetLibraryInfo", "*", "TLI", ",", "const", "DominatorTree", "*", "DT", ")", "{"], "ground_truth": ["return", "SimplifyInstruction", "(", "I", ",", "{", "*", "TD", ",", "TLI", ",", "DT", "}", ")", ";"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "simplify", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44175, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "return", "SimplifyInstruction", "(", "I", ",", "{", "*", "TD", ",", "TLI", ",", "DT", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPrintfRuntimeBinding", "Func": "simplify", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44176, "Length": 16, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "PromoteAlloca", "(", "const", "Subtarget", "&", "st", ")", ":", "FunctionPass", "(", "ID", ")", ",", "ST", "(", "st", ")", ",", "LocalMemAvailable", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca (2)", "Func": "AMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44177, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "PromoteAlloca", "(", "const", "Subtarget", "&", "st", ")", ":", "FunctionPass", "(", "ID", ")", ",", "ST", "(", "st", ")", ",", "LocalMemAvailable", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca (2)", "Func": "AMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44178, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "static", "VectorType", "*", "arrayTypeToVecType", "(", "Type", "*", "ArrayTy", ")", "{", "return", "VectorType", "::", "get", "(", "ArrayTy", "->", "getArrayElementType", "(", ")", ",", "ArrayTy", "->", "getArrayNumElements", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca (2)", "Func": "arrayTypeToVecType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44179, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "static", "Value", "*", "calculateVectorIndex", "(", "Value", "*", "Ptr", ",", "const", "std", "::", "map", "<", "GetElementPtrInst", "*", ",", "Value", "*", ">", "&", "GEPIdx", ")", "{"], "ground_truth": ["if", "(", "isa", "<", "AllocaInst", ">", "(", "Ptr", ")", ")", "return", "Constant", "::", "getNullValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ")", ";"], "File": "AMDGPUPromoteAlloca (2)", "Func": "calculateVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44181, "Length": 51, "Cover_Rate": 0.5730337078651685} {"Template_token": ["", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "return", "true", ";", "case", "Instruction", "::", "Store", ":", "{"], "ground_truth": ["StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";"], "File": "AMDGPUPromoteAlloca (2)", "Func": "canVectorizeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44182, "Length": 45, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "User", ")", ")", "{", "if", "(", "!", "CI", "->", "getCalledFunction", "(", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "User", ")", ";", "continue", ";", "}", "Instruction", "*", "UseInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "User", ")", ";"], "ground_truth": ["if", "(", "UseInst", "&&", "UseInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "PtrToInt", ")", "return", "false", ";"], "File": "AMDGPUPromoteAlloca (2)", "Func": "collectUsesWithPtrTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44183, "Length": 66, "Cover_Rate": 0.3350253807106599} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createPromoteAlloca", "(", "const", "Subtarget", "&", "ST", ")", "{", "return", "new", "PromoteAlloca", "(", "ST", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca (2)", "Func": "createAMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44184, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "I0", "||", "!", "I0", "->", "isZero", "(", ")", ")", "return", "NULL", ";"], "ground_truth": ["return", "GEP", "->", "getOperand", "(", "", ")", ";"], "File": "AMDGPUPromoteAlloca (2)", "Func": "GEPToVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44186, "Length": 23, "Cover_Rate": 0.359375} {"Template_token": ["", "static", "Value", "*", "GEPToVectorIndex", "(", "GetElementPtrInst", "*", "GEP", ")", "{"], "ground_truth": ["if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "NULL", ";"], "File": "AMDGPUPromoteAlloca (2)", "Func": "GEPToVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44187, "Length": 23, "Cover_Rate": 0.359375} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUPromoteAlloca (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44188, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "PointerType", "*", "GVTy", "=", "GV", "->", "getType", "(", ")", ";", "if", "(", "GVTy", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "Value", "::", "use_iterator", "U", "=", "GV", "->", "use_begin", "(", ")", ",", "UE", "=", "GV", "->", "use_end", "(", ")", ";", "U", "!=", "UE", ";", "++", "U", ")", "{", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "*", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "LocalMemAvailable", "-=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "GVTy", "->", "getElementType", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca (2)", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44189, "Length": 107, "Cover_Rate": 0.37943262411347517} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "std", "::", "vector", "<", "Value", "*", ">", "::", "iterator", "I", "=", "WorkList", ".", "begin", "(", ")", ",", "E", "=", "WorkList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "*", "I", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Value", "*", "Ptr", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VectorTy", "->", "getPointerTo", "(", "", ")", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "Value", "*", "Ptr", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VectorTy", "->", "getPointerTo", "(", "", ")", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "Inst", "->", "getOperand", "(", "", ")", ",", "Index", ")", ";", "Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "break", ";", "default", ":", "Inst", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca (2)", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44190, "Length": 292, "Cover_Rate": 0.5447761194029851} {"Template_token": ["", "Value", "*", "TIdZ", "=", "Builder", ".", "CreateCall", "(", "ReadTIDIGZ", ",", "{", "}", ")", ";", "Value", "*", "Tmp0", "=", "Builder", ".", "CreateMul", "(", "TCntY", ",", "TCntZ", ")", ";", "Tmp0", "=", "Builder", ".", "CreateMul", "(", "Tmp0", ",", "TIdX", ")", ";", "Value", "*", "Tmp1", "=", "Builder", ".", "CreateMul", "(", "TIdY", ",", "TCntZ", ")", ";", "Value", "*", "TID", "=", "Builder", ".", "CreateAdd", "(", "Tmp0", ",", "Tmp1", ")", ";", "TID", "=", "Builder", ".", "CreateAdd", "(", "TID", ",", "TIdZ", ")", ";", "std", "::", "vector", "<", "Value", "*", ">", "Indices", ";", "Indices", ".", "push_back", "(", "Constant", "::", "getNullValue", "(", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ")", ")", ";", "Indices", ".", "push_back", "(", "TID", ")", ";", "Value", "*", "Offset", "=", "Builder", ".", "CreateGEP", "(", "GVTy", ",", "GV", ",", "Indices", ")", ";", "I", ".", "mutateType", "(", "Offset", "->", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "Offset", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "Value", "*", ">", "::", "iterator", "i", "=", "WorkList", ".", "begin", "(", ")", ",", "e", "=", "WorkList", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "V", "=", "*", "i", ";", "CallInst", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ";", "if", "(", "!", "Call", ")", "{", "Type", "*", "EltTy", "=", "V", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "PointerType", "*", "NewTy", "=", "PointerType", "::", "get", "(", "EltTy", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";", "if", "(", "isa", "<", "AddrSpaceCastInst", ">", "(", "V", ")", ")", "continue", ";", "V", "->", "mutateType", "(", "NewTy", ")", ";", "continue", ";", "}", "IntrinsicInst", "*", "Intr", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Call", ")", ";", "if", "(", "!", "Intr", ")", "{", "std", "::", "vector", "<", "Type", "*", ">", "ArgTypes", ";", "for", "(", "unsigned", "ArgIdx", "=", "", ",", "ArgEnd", "=", "Call", "->", "getNumArgOperands", "(", ")", ";", "ArgIdx", "!=", "ArgEnd", ";", "++", "ArgIdx", ")", "{", "ArgTypes", ".", "push_back", "(", "Call", "->", "getArgOperand", "(", "ArgIdx", ")", "->", "getType", "(", ")", ")", ";", "}", "Function", "*", "F", "=", "Call", "->", "getCalledFunction", "(", ")", ";", "FunctionType", "*", "NewType", "=", "FunctionType", "::", "get", "(", "Call", "->", "getType", "(", ")", ",", "ArgTypes", ",", "F", "->", "isVarArg", "(", ")", ")", ";", "Constant", "*", "C", "=", "Mod", "->", "getOrInsertFunction", "(", "(", "F", "->", "getName", "(", ")", "+", "", ")", ".", "str", "(", ")", ",", "NewType", ",", "F", "->", "getAttributes", "(", ")", ")", ";"], "ground_truth": ["Function", "*", "NewF", "=", "cast", "<", "Function", ">", "(", "C", ")", ";"], "File": "AMDGPUPromoteAlloca (2)", "Func": "visitAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44191, "Length": 405, "Cover_Rate": 0.41581108829568786} {"Template_token": ["", "PromoteAllocaImpl", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca10", "Func": "AMDGPUPromoteAllocaImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44192, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "PromoteAllocaImpl", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca10", "Func": "AMDGPUPromoteAllocaImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44193, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Val", "==", "OtherOp", ")", "OtherOp", "=", "Inst", "->", "getOperand", "(", "OpIdx1", ")", ";", "if", "(", "isa", "<", "ConstantPointerNull", ">", "(", "OtherOp", ")", ")", "return", "true", ";", "Value", "*", "OtherObj", "=", "getUnderlyingObject", "(", "OtherOp", ")", ";", "if", "(", "!", "isa", "<", "AllocaInst", ">", "(", "OtherObj", ")", ")", "return", "false", ";", "if", "(", "OtherObj", "!=", "BaseAlloca", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca10", "Func": "binaryOpIsDerivedFromSameAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44194, "Length": 71, "Cover_Rate": 0.6396396396396397} {"Template_token": ["", "if", "(", "Val", "==", "OtherOp", ")", "OtherOp", "=", "Inst", "->", "getOperand", "(", "OpIdx1", ")", ";", "if", "(", "isa", "<", "ConstantPointerNull", ">", "(", "OtherOp", ")", ")", "return", "true", ";"], "ground_truth": ["Value", "*", "OtherObj", "=", "getUnderlyingObject", "(", "OtherOp", ")", ";"], "File": "AMDGPUPromoteAlloca10", "Func": "binaryOpIsDerivedFromSameAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44195, "Length": 37, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NonNull", ")", ";", "F", ".", "removeFnAttr", "(", "", ")", ";", "DispatchPtr", "->", "addDereferenceableRetAttr", "(", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPXY", ",", "Align", "(", "", ")", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPZU", ",", "Align", "(", "", ")", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";", "LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LoadZU", ")", ";", "Value", "*", "Y", "=", "Builder", ".", "CreateLShr", "(", "LoadXY", ",", "", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "Y", ",", "LoadZU", ")", ";"], "File": "AMDGPUPromoteAlloca10", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44196, "Length": 218, "Cover_Rate": 0.5767195767195767} {"Template_token": ["", "AttrName", "=", "", ";", "break", ";", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "(", "", ")", "", ":", "(", "", ")", "", ";", "AttrName", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Function", "*", "WorkitemIdFn", "=", "", "(", "Mod", ",", "IntrID", ")", ";", "CallInst", "*", "CI", "=", "Builder", ".", "CreateCall", "(", "WorkitemIdFn", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "CI", ")", ";", "F", "->", "removeFnAttr", "(", "AttrName", ")", ";", "return", "CI", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca10", "Func": "getWorkitemID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44197, "Length": 77, "Cover_Rate": 0.375609756097561} {"Template_token": ["", "Value", "*", "TCntY", ",", "*", "TCntZ", ";", "std", "::", "tie", "(", "TCntY", ",", "TCntZ", ")", "=", "getLocalSizeYZ", "(", "Builder", ")", ";", "Value", "*", "TIdX", "=", "getWorkitemID", "(", "Builder", ",", "", ")", ";", "Value", "*", "TIdY", "=", "getWorkitemID", "(", "Builder", ",", "", ")", ";", "Value", "*", "TIdZ", "=", "getWorkitemID", "(", "Builder", ",", "", ")", ";", "Value", "*", "Tmp0", "=", "Builder", ".", "CreateMul", "(", "TCntY", ",", "TCntZ", ",", "", ",", "true", ",", "true", ")", ";", "Tmp0", "=", "Builder", ".", "CreateMul", "(", "Tmp0", ",", "TIdX", ")", ";", "Value", "*", "Tmp1", "=", "Builder", ".", "CreateMul", "(", "TIdY", ",", "TCntZ", ",", "", ",", "true", ",", "true", ")", ";", "Value", "*", "TID", "=", "Builder", ".", "CreateAdd", "(", "Tmp0", ",", "Tmp1", ")", ";", "TID", "=", "Builder", ".", "CreateAdd", "(", "TID", ",", "TIdZ", ")", ";", "Value", "*", "Indices", "[", "]", "=", "{", "Constant", "::", "getNullValue", "(", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ")", ",", "TID", "}", ";", "Value", "*", "Offset", "=", "Builder", ".", "CreateInBoundsGEP", "(", "GVTy", ",", "GV", ",", "Indices", ")", ";", "I", ".", "mutateType", "(", "Offset", "->", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "Offset", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ">", "DeferredIntrs", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "CallInst", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ";", "if", "(", "!", "Call", ")", "{", "if", "(", "ICmpInst", "*", "CI", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "V", ")", ")", "{", "Value", "*", "Src0", "=", "CI", "->", "getOperand", "(", "", ")", ";", "PointerType", "*", "NewTy", "=", "PointerType", "::", "getWithSamePointeeType", "(", "cast", "<", "PointerType", ">", "(", "Src0", "->", "getType", "(", ")", ")", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";", "if", "(", "isa", "<", "ConstantPointerNull", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "CI", "->", "setOperand", "(", "", ",", "ConstantPointerNull", "::", "get", "(", "NewTy", ")", ")", ";", "if", "(", "isa", "<", "ConstantPointerNull", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "CI", "->", "setOperand", "(", "", ",", "ConstantPointerNull", "::", "get", "(", "NewTy", ")", ")", ";", "continue", ";", "}", "if", "(", "isa", "<", "AddrSpaceCastInst", ">", "(", "V", ")", ")", "continue", ";", "PointerType", "*", "NewTy", "=", "PointerType", "::", "getWithSamePointeeType", "(", "cast", "<", "PointerType", ">", "(", "V", "->", "getType", "(", ")", ")", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";", "V", "->", "mutateType", "(", "NewTy", ")", ";", "if", "(", "SelectInst", "*", "", "=", "dyn_cast", "<", "SelectInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "ConstantPointerNull", ">", "(", "", "->", "getOperand", "(", "", ")", ")", ")", "", "->", "setOperand", "(", "", ",", "ConstantPointerNull", "::", "get", "(", "NewTy", ")", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "ConstantPointerNull", ">", "(", "", "->", "getOperand", "(", "", ")", ")", ")", "", "->", "setOperand", "(", "", ",", "ConstantPointerNull", "::", "get", "(", "NewTy", ")", ")", ";"], "File": "AMDGPUPromoteAlloca10", "Func": "handleAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44198, "Length": 455, "Cover_Rate": 0.3273381294964029} {"Template_token": ["", "bool", "handlePromoteAllocaToVector", "(", "AllocaInst", "&", "I", ",", "unsigned", "MaxVGPRs", ")", "{", "if", "(", "!", "I", ".", "isStaticAlloca", "(", ")", "||", "I", ".", "isArrayAllocation", "(", ")", ")", "return", "false", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "I", "<<", "'\\n'", ")", ";"], "File": "AMDGPUPromoteAlloca10", "Func": "handlePromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44199, "Length": 42, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "bool", "PromoteAllocaImpl", "::", "hasSufficientLocalMem", "(", "const", "Function", "&", "F", ")", "{", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "TM", ",", "F", ")", ";", "for", "(", "Type", "*", "ParamTy", ":", "FTy", "->", "params", "(", ")", ")", "{", "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "ParamTy", ")", ";", "if", "(", "PtrTy", "&&", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "LocalMemLimit", "=", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "}", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "", ")", "return", "false", ";", "SmallVector", "<", "const", "Constant", "*", ",", "", ">", "Stack", ";", "SmallPtrSet", "<", "const", "Constant", "*", ",", "", ">", "VisitedConstants", ";", "SmallPtrSet", "<", "const", "GlobalVariable", "*", ",", "", ">", "UsedLDS", ";", "auto", "visitUsers", "=", "[", "&", "]", "(", "const", "GlobalVariable", "*", "GV", ",", "const", "Constant", "*", "Val", ")", "->", "bool", "{", "for", "(", "const", "User", "*", "U", ":", "Val", "->", "users", "(", ")", ")", "{", "if", "(", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "return", "true", ";", "}", "else", "{", "const", "Constant", "*", "C", "=", "cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "VisitedConstants", ".", "insert", "(", "C", ")", ".", "second", ")", "Stack", ".", "push_back", "(", "C", ")", ";", "}", "}", "return", "false", ";", "}", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "if", "(", "visitUsers", "(", "&", "GV", ",", "&", "GV", ")", ")", "{", "UsedLDS", ".", "insert", "(", "&", "GV", ")", ";", "Stack", ".", "clear", "(", ")", ";"], "ground_truth": ["continue", ";"], "File": "AMDGPUPromoteAlloca10", "Func": "hasSufficientLocalMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44200, "Length": 305, "Cover_Rate": 0.470679012345679} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "MaxVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "first", ")", ";", "if", "(", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "MaxVGPRs", "=", "std", "::", "min", "(", "MaxVGPRs", ",", "", ")", ";", "}", "else", "{", "MaxVGPRs", "=", "", ";", "}", "bool", "Changed", "=", "false", ";", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";"], "ground_truth": ["SmallVector", "<", "AllocaInst", "*", ",", "", ">", "Allocas", ";"], "File": "AMDGPUPromoteAlloca10", "Func": "promoteAllocasToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44201, "Length": 87, "Cover_Rate": 0.40654205607476634} {"Template_token": ["", "bool", "Changed", "=", "promoteAllocasToVector", "(", "F", ",", "TM", ")", ";", "if", "(", "Changed", ")", "{", "PreservedAnalyses", "PA", ";", "PA", ".", "preserveSet", "<", "CFGAnalyses", ">", "(", ")", ";", "return", "PA", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca10", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44202, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "PA", ".", "preserveSet", "<", "CFGAnalyses", ">", "(", ")", ";", "return", "PA", ";", "}", "return", "PreservedAnalyses", "::", "all", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca10", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44203, "Length": 21, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ")", "{"], "ground_truth": ["return", "promoteAllocasToVector", "(", "F", ",", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ")", ";"], "File": "AMDGPUPromoteAlloca10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44204, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "if", "(", "Inst", "->", "getType", "(", ")", "==", "AllocaTy", "||", "Inst", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "break", ";", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "if", "(", "!", "Index", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "if", "(", "Inst", "->", "getType", "(", ")", "!=", "VecEltTy", ")", "ExtractElement", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "ExtractElement", ",", "Inst", "->", "getType", "(", ")", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "if", "(", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "==", "AllocaTy", "||", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "break", ";", "Value", "*", "Ptr", "=", "", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "if", "(", "!", "Index", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "Elt", "=", "", "->", "getValueOperand", "(", ")", ";", "if", "(", "Elt", "->", "getType", "(", ")", "!=", "VecEltTy", ")", "Elt", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "Elt", ",", "VecEltTy", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "Elt", ",", "Index", ")", ";", "Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUPromoteAlloca10", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44205, "Length": 403, "Cover_Rate": 0.42963752665245203} {"Template_token": ["", "GetElementPtrInst", "*", "GEP", "=", "cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "auto", "I", "=", "GEPIdx", ".", "find", "(", "GEP", ")", ";"], "ground_truth": ["return", "I", "==", "GEPIdx", ".", "end", "(", ")", "?", "nullptr", ":", "I", "->", "second", ";"], "File": "AMDGPUPromoteAlloca11", "Func": "calculateVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44209, "Length": 37, "Cover_Rate": 0.5967741935483871} {"Template_token": ["", "auto", "I", "=", "GEPIdx", ".", "find", "(", "GEP", ")", ";", "return", "I", "==", "GEPIdx", ".", "end", "(", ")", "?", "nullptr", ":", "I", "->", "second", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca11", "Func": "calculateVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44210, "Length": 26, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "static", "bool", "canVectorizeInst", "(", "Instruction", "*", "Inst", ",", "User", "*", "User", ")", "{", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "LoadInst", "*", "LI", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", ";", "if", "(", "isa", "<", "AllocaInst", ">", "(", "User", ")", "&&", "LI", "->", "getPointerOperandType", "(", ")", "==", "User", "->", "getType", "(", ")", "&&", "isa", "<", "VectorType", ">", "(", "LI", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "return", "isa", "<", "GetElementPtrInst", ">", "(", "LI", "->", "getPointerOperand", "(", ")", ")", "&&", "LI", "->", "isSimple", "(", ")", ";", "}", "case", "Instruction", "::", "BitCast", ":", "return", "true", ";", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "if", "(", "isa", "<", "AllocaInst", ">", "(", "User", ")", "&&", "", "->", "getPointerOperandType", "(", ")", "==", "User", "->", "getType", "(", ")", "&&", "isa", "<", "VectorType", ">", "(", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "return", "(", "", "->", "getPointerOperand", "(", ")", "==", "User", ")", "&&", "isa", "<", "GetElementPtrInst", ">", "(", "User", ")", "&&", "", "->", "isSimple", "(", ")", ";", "}", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca11", "Func": "canVectorizeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44211, "Length": 197, "Cover_Rate": 1.0} {"Template_token": ["", "}", "case", "Instruction", "::", "BitCast", ":", "return", "true", ";", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "if", "(", "isa", "<", "AllocaInst", ">", "(", "User", ")", "&&", "", "->", "getPointerOperandType", "(", ")", "==", "User", "->", "getType", "(", ")", "&&", "isa", "<", "VectorType", ">", "(", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "return", "(", "", "->", "getPointerOperand", "(", ")", "==", "User", ")", "&&", "isa", "<", "GetElementPtrInst", ">", "(", "User", ")", "&&", "", "->", "isSimple", "(", ")", ";", "}", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUPromoteAlloca11", "Func": "canVectorizeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44212, "Length": 99, "Cover_Rate": 0.5025380710659898} {"Template_token": ["", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";"], "ground_truth": ["LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "", ")", ";"], "File": "AMDGPUPromoteAlloca11", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44213, "Length": 131, "Cover_Rate": 0.353099730458221} {"Template_token": ["", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPZU", ",", "", ")", ";"], "ground_truth": ["MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";"], "File": "AMDGPUPromoteAlloca11", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44214, "Length": 130, "Cover_Rate": 0.3504043126684636} {"Template_token": ["", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "", ":", "", ";", "break", ";", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "", ":", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Function", "*", "WorkitemIdFn", "=", "", "(", "Mod", ",", "IntrID", ")", ";"], "ground_truth": ["CallInst", "*", "CI", "=", "Builder", ".", "CreateCall", "(", "WorkitemIdFn", ")", ";"], "File": "AMDGPUPromoteAlloca11", "Func": "getWorkitemID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44215, "Length": 56, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ",", "F", ")", ";", "unsigned", "OccupancyHint", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "second", ";", "if", "(", "OccupancyHint", "==", "", ")", "OccupancyHint", "=", "", ";", "OccupancyHint", "=", "std", "::", "min", "(", "OccupancyHint", ",", "ST", ".", "getMaxWavesPerEU", "(", ")", ")", ";", "MaxOccupancy", "=", "std", "::", "min", "(", "OccupancyHint", ",", "MaxOccupancy", ")", ";"], "ground_truth": ["unsigned", "MaxSizeWithWaveCount", "=", "ST", ".", "getMaxLocalMemSizeWithWaveCount", "(", "MaxOccupancy", ",", "F", ")", ";"], "File": "AMDGPUPromoteAlloca11", "Func": "hasSufficientLocalMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44217, "Length": 213, "Cover_Rate": 0.5378787878787878} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";", "for", "(", "auto", "I", "=", "EntryBB", ".", "begin", "(", ")", ",", "E", "=", "EntryBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "I", ")", ";", "++", "I", ";", "if", "(", "AI", ")", "Changed", "|=", "handleAlloca", "(", "*", "AI", ",", "SufficientLDS", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPUPromoteAlloca11", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44218, "Length": 74, "Cover_Rate": 0.38144329896907214} {"Template_token": ["", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";", "for", "(", "auto", "I", "=", "EntryBB", ".", "begin", "(", ")", ",", "E", "=", "EntryBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "I", ")", ";", "++", "I", ";"], "ground_truth": ["if", "(", "AI", ")", "Changed", "|=", "handleAlloca", "(", "*", "AI", ",", "SufficientLDS", ")", ";"], "File": "AMDGPUPromoteAlloca11", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44219, "Length": 65, "Cover_Rate": 0.33505154639175255} {"Template_token": ["", "case", "Instruction", "::", "Load", ":", "{", "if", "(", "Inst", "->", "getType", "(", ")", "==", "AT", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "if", "(", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "==", "AT", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "", "->", "getValueOperand", "(", ")", ",", "Index", ")", ";", "Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca11", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44220, "Length": 265, "Cover_Rate": 0.4281098546042003} {"Template_token": ["", "return", "false", ";", "}", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "if", "(", "visitUsers", "(", "&", "GV", ",", "&", "GV", ")", ")", "{", "UsedLDS", ".", "insert", "(", "&", "GV", ")", ";", "Stack", ".", "clear", "(", ")", ";", "continue", ";", "}", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "const", "Constant", "*", "C", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "visitUsers", "(", "&", "GV", ",", "C", ")", ")", "{", "UsedLDS", ".", "insert", "(", "&", "GV", ")", ";", "Stack", ".", "clear", "(", ")", ";", "break", ";", "}", "}", "}", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "uint64_t", ",", "Align", ">", ",", "", ">", "AllocatedSizes", ";", "AllocatedSizes", ".", "reserve", "(", "UsedLDS", ".", "size", "(", ")", ")", ";", "for", "(", "const", "GlobalVariable", "*", "GV", ":", "UsedLDS", ")", "{", "Align", "Alignment", "=", "DL", ".", "getValueOrABITypeAlignment", "(", "GV", "->", "getAlign", "(", ")", ",", "GV", "->", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getValueType", "(", ")", ")", ";", "if", "(", "GV", "->", "hasExternalLinkage", "(", ")", "&&", "AllocSize", "==", "", ")", "{", "LocalMemLimit", "=", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "", ")", ";", "return", "false", ";", "}", "AllocatedSizes", ".", "emplace_back", "(", "AllocSize", ",", "Alignment", ")", ";", "}", "llvm", "::", "sort", "(", "AllocatedSizes", ",", "[", "]", "(", "std", "::", "pair", "<", "uint64_t", ",", "Align", ">", "LHS", ",", "std", "::", "pair", "<", "uint64_t", ",", "Align", ">", "RHS", ")", "{", "return", "LHS", ".", "second", "<", "RHS", ".", "second", ";", "}", ")", ";"], "ground_truth": ["CurrentLocalMemUsage", "=", "", ";"], "File": "AMDGPUPromoteAlloca12", "Func": "hasSufficientLocalMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44222, "Length": 281, "Cover_Rate": 0.41323529411764703} {"Template_token": ["", "PromoteAlloca", "(", "const", "TargetMachine", "*", "TM_", "=", "nullptr", ")", ":", "FunctionPass", "(", "ID", ")", ",", "TM", "(", "TM_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca13", "Func": "AMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44223, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "isa", "<", "AllocaInst", ">", "(", "OtherObj", ")", ")", "return", "false", ";", "if", "(", "OtherObj", "!=", "BaseAlloca", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca13", "Func": "binaryOpIsDerivedFromSameAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44225, "Length": 38, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Value", "*", "OtherObj", "=", "GetUnderlyingObject", "(", "OtherOp", ",", "*", "DL", ")", ";", "if", "(", "!", "isa", "<", "AllocaInst", ">", "(", "OtherObj", ")", ")", "return", "false", ";", "if", "(", "OtherObj", "!=", "BaseAlloca", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUPromoteAlloca13", "Func": "binaryOpIsDerivedFromSameAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44226, "Length": 45, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "return", "new", "PromoteAlloca", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca13", "Func": "createAMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44227, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createPromoteAlloca", "(", "const", "TargetMachine", "*", "TM", ")", "{", "return", "new", "PromoteAlloca", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca13", "Func": "createAMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44228, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "TM", ")", "return", "false", ";", "Mod", "=", "&", "M", ";", "DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";"], "ground_truth": ["const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";"], "File": "AMDGPUPromoteAlloca13", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44229, "Length": 33, "Cover_Rate": 0.4647887323943662} {"Template_token": ["", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "IsAMDGCN", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ";", "IsAMDHSA", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca13", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44230, "Length": 39, "Cover_Rate": 0.5492957746478874} {"Template_token": ["", "Function", "*", "LocalSizeYFn", "=", "", "(", "Mod", ",", "", ")", ";", "Function", "*", "LocalSizeZFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "LocalSizeY", "=", "Builder", ".", "CreateCall", "(", "LocalSizeYFn", ",", "{", "}", ")", ";", "CallInst", "*", "LocalSizeZ", "=", "Builder", ".", "CreateCall", "(", "LocalSizeZFn", ",", "{", "}", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeY", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeZ", ")", ";", "return", "std", "::", "make_pair", "(", "LocalSizeY", ",", "LocalSizeZ", ")", ";", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", ".", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPZU", ",", "", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";", "LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LoadZU", ")", ";"], "ground_truth": ["Value", "*", "Y", "=", "Builder", ".", "CreateLShr", "(", "LoadXY", ",", "", ")", ";"], "File": "AMDGPUPromoteAlloca13", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44231, "Length": 290, "Cover_Rate": 0.7967032967032966} {"Template_token": ["", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", ".", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPZU", ",", "", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";", "LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LoadZU", ")", ";", "Value", "*", "Y", "=", "Builder", ".", "CreateLShr", "(", "LoadXY", ",", "", ")", ";", "return", "std", "::", "make_pair", "(", "Y", ",", "LoadZU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca13", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44232, "Length": 227, "Cover_Rate": 0.6236263736263736} {"Template_token": ["", "switch", "(", "N", ")", "{", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "", ":", "", ";", "break", ";", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "", ":", "", ";", "break", ";", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "", ":", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Function", "*", "WorkitemIdFn", "=", "", "(", "Mod", ",", "IntrID", ")", ";", "CallInst", "*", "CI", "=", "Builder", ".", "CreateCall", "(", "WorkitemIdFn", ")", ";"], "ground_truth": ["ST", ".", "makeLIDRangeMetadata", "(", "CI", ")", ";"], "File": "AMDGPUPromoteAlloca13", "Func": "getWorkitemID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44233, "Length": 81, "Cover_Rate": 0.54} {"Template_token": ["", "uint32_t", "AllocSize", "=", "WorkGroupSize", "*", "DL", ".", "getTypeAllocSize", "(", "AllocaTy", ")", ";", "NewSize", "+=", "AllocSize", ";", "if", "(", "NewSize", ">", "LocalMemLimit", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "AllocSize", "<<", "", ")", ";", "return", ";", "}", "CurrentLocalMemUsage", "=", "NewSize", ";", "std", "::", "vector", "<", "Value", "*", ">", "WorkList", ";", "if", "(", "!", "collectUsesWithPtrTypes", "(", "&", "I", ",", "&", "I", ",", "WorkList", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "*", "GVTy", "=", "ArrayType", "::", "get", "(", "I", ".", "getAllocatedType", "(", ")", ",", "WorkGroupSize", ")", ";", "GlobalVariable", "*", "GV", "=", "new", "GlobalVariable", "(", "*", "Mod", ",", "GVTy", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "GVTy", ")", ",", "Twine", "(", "F", "->", "getName", "(", ")", ")", "+", "Twine", "(", "'.'", ")", "+", "I", ".", "getName", "(", ")", ",", "nullptr", ",", "GlobalVariable", "::", "NotThreadLocal", ",", "AS", ".", "LOCAL_ADDRESS", ")", ";", "GV", "->", "setUnnamedAddr", "(", "GlobalValue", "::", "UnnamedAddr", "::", "Global", ")", ";", "GV", "->", "setAlignment", "(", "I", ".", "getAlignment", "(", ")", ")", ";", "Value", "*", "TCntY", ",", "*", "TCntZ", ";", "std", "::", "tie", "(", "TCntY", ",", "TCntZ", ")", "=", "getLocalSizeYZ", "(", "Builder", ")", ";", "Value", "*", "TIdX", "=", "getWorkitemID", "(", "Builder", ",", "", ")", ";", "Value", "*", "TIdY", "=", "getWorkitemID", "(", "Builder", ",", "", ")", ";", "Value", "*", "TIdZ", "=", "getWorkitemID", "(", "Builder", ",", "", ")", ";", "Value", "*", "Tmp0", "=", "Builder", ".", "CreateMul", "(", "TCntY", ",", "TCntZ", ",", "", ",", "true", ",", "true", ")", ";", "Tmp0", "=", "Builder", ".", "CreateMul", "(", "Tmp0", ",", "TIdX", ")", ";", "Value", "*", "Tmp1", "=", "Builder", ".", "CreateMul", "(", "TIdY", ",", "TCntZ", ",", "", ",", "true", ",", "true", ")", ";", "Value", "*", "TID", "=", "Builder", ".", "CreateAdd", "(", "Tmp0", ",", "Tmp1", ")", ";", "TID", "=", "Builder", ".", "CreateAdd", "(", "TID", ",", "TIdZ", ")", ";", "Value", "*", "Indices", "[", "]", "=", "{", "Constant", "::", "getNullValue", "(", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ")", ",", "TID", "}", ";", "Value", "*", "Offset", "=", "Builder", ".", "CreateInBoundsGEP", "(", "GVTy", ",", "GV", ",", "Indices", ")", ";", "I", ".", "mutateType", "(", "Offset", "->", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "Offset", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "CallInst", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ";", "if", "(", "!", "Call", ")", "{", "if", "(", "ICmpInst", "*", "CI", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "V", ")", ")", "{", "Value", "*", "Src0", "=", "CI", "->", "getOperand", "(", "", ")", ";", "Type", "*", "EltTy", "=", "Src0", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "PointerType", "*", "NewTy", "=", "PointerType", "::", "get", "(", "EltTy", ",", "AS", ".", "LOCAL_ADDRESS", ")", ";", "if", "(", "isa", "<", "ConstantPointerNull", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "CI", "->", "setOperand", "(", "", ",", "ConstantPointerNull", "::", "get", "(", "NewTy", ")", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "ConstantPointerNull", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "CI", "->", "setOperand", "(", "", ",", "ConstantPointerNull", "::", "get", "(", "NewTy", ")", ")", ";"], "File": "AMDGPUPromoteAlloca13", "Func": "handleAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44235, "Length": 529, "Cover_Rate": 0.40692307692307694} {"Template_token": ["", "CurrentLocalMemUsage", "=", "", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", ".", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ",", "F", ")", ";", "unsigned", "OccupancyHint", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "second", ";", "if", "(", "OccupancyHint", "==", "", ")", "OccupancyHint", "=", "", ";", "OccupancyHint", "=", "std", "::", "min", "(", "OccupancyHint", ",", "ST", ".", "getMaxWavesPerEU", "(", ")", ")", ";", "MaxOccupancy", "=", "std", "::", "min", "(", "OccupancyHint", ",", "MaxOccupancy", ")", ";", "unsigned", "MaxSizeWithWaveCount", "=", "ST", ".", "getMaxLocalMemSizeWithWaveCount", "(", "MaxOccupancy", ",", "F", ")", ";", "if", "(", "CurrentLocalMemUsage", ">", "MaxSizeWithWaveCount", ")", "return", "false", ";"], "ground_truth": ["LocalMemLimit", "=", "MaxSizeWithWaveCount", ";"], "File": "AMDGPUPromoteAlloca13", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44236, "Length": 230, "Cover_Rate": 0.4637096774193548} {"Template_token": ["", "if", "(", "Align", "==", "", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ",", "F", ")", ";", "unsigned", "OccupancyHint", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "second", ";", "if", "(", "OccupancyHint", "==", "", ")", "OccupancyHint", "=", "", ";", "OccupancyHint", "=", "std", "::", "min", "(", "OccupancyHint", ",", "ST", ".", "getMaxWavesPerEU", "(", ")", ")", ";", "MaxOccupancy", "=", "std", "::", "min", "(", "OccupancyHint", ",", "MaxOccupancy", ")", ";", "unsigned", "MaxSizeWithWaveCount", "=", "ST", ".", "getMaxLocalMemSizeWithWaveCount", "(", "MaxOccupancy", ",", "F", ")", ";", "if", "(", "CurrentLocalMemUsage", ">", "MaxSizeWithWaveCount", ")", "return", "false", ";", "LocalMemLimit", "=", "MaxSizeWithWaveCount", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", "<<", "CurrentLocalMemUsage", "<<", "", "<<", "", "<<", "MaxSizeWithWaveCount", "<<", "", "<<", "MaxOccupancy", "<<", "'\\n'", "<<", "", "<<", "(", "LocalMemLimit", "-", "CurrentLocalMemUsage", ")", "<<", "", ")", ";", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";", "for", "(", "auto", "I", "=", "EntryBB", ".", "begin", "(", ")", ",", "E", "=", "EntryBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "I", ")", ";", "++", "I", ";", "if", "(", "AI", ")", "handleAlloca", "(", "*", "AI", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUPromoteAlloca13", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44237, "Length": 240, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", ".", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", ".", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "Inst", "->", "getOperand", "(", "", ")", ",", "Index", ")", ";", "Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUPromoteAlloca13", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44238, "Length": 259, "Cover_Rate": 0.4868421052631579} {"Template_token": ["", "return", "isa", "<", "GetElementPtrInst", ">", "(", "LI", "->", "getPointerOperand", "(", ")", ")", "&&", "LI", "->", "isSimple", "(", ")", ";", "}", "case", "Instruction", "::", "BitCast", ":", "return", "true", ";", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "return", "(", "", "->", "getPointerOperand", "(", ")", "==", "User", ")", "&&", "isa", "<", "GetElementPtrInst", ">", "(", "User", ")", "&&", "", "->", "isSimple", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca14", "Func": "canVectorizeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44239, "Length": 72, "Cover_Rate": 0.6050420168067226} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca14", "Func": "isCallPromotable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44241, "Length": 33, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "return", "false", ";", "AS", "=", "", "(", "*", "F", ".", "getParent", "(", ")", ")", ";", "bool", "SufficientLDS", "=", "hasSufficientLocalMem", "(", "F", ")", ";", "bool", "Changed", "=", "false", ";", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";", "for", "(", "auto", "I", "=", "EntryBB", ".", "begin", "(", ")", ",", "E", "=", "EntryBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{"], "ground_truth": ["AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "I", ")", ";"], "File": "AMDGPUPromoteAlloca14", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44242, "Length": 100, "Cover_Rate": 0.4807692307692308} {"Template_token": ["", "if", "(", "!", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "return", "false", ";", "AS", "=", "", "(", "*", "F", ".", "getParent", "(", ")", ")", ";", "bool", "SufficientLDS", "=", "hasSufficientLocalMem", "(", "F", ")", ";", "bool", "Changed", "=", "false", ";", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";", "for", "(", "auto", "I", "=", "EntryBB", ".", "begin", "(", ")", ",", "E", "=", "EntryBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "I", ")", ";", "++", "I", ";", "if", "(", "AI", ")", "Changed", "|=", "handleAlloca", "(", "*", "AI", ",", "SufficientLDS", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca14", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44243, "Length": 107, "Cover_Rate": 0.5144230769230769} {"Template_token": ["", "bool", "PromoteAlloca", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "TM", ")", "return", "false", ";", "Mod", "=", "&", "M", ";", "DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";", "MDBuilder", "MDB", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "MaxWorkGroupSizeRange", "=", "MDB", ".", "createRange", "(", "APInt", "(", "", ",", "", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "IsAMDGCN", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ";", "IsAMDHSA", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUPromoteAlloca17", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44245, "Length": 101, "Cover_Rate": 0.9901960784313726} {"Template_token": ["", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPZU", ",", "", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";", "LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MaxWorkGroupSizeRange", ")", ";", "Value", "*", "Y", "=", "Builder", ".", "CreateLShr", "(", "LoadXY", ",", "", ")", ";", "return", "std", "::", "make_pair", "(", "Y", ",", "LoadZU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca17", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44246, "Length": 113, "Cover_Rate": 0.3210227272727273} {"Template_token": ["", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPZU", ",", "", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";", "LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MaxWorkGroupSizeRange", ")", ";", "Value", "*", "Y", "=", "Builder", ".", "CreateLShr", "(", "LoadXY", ",", "", ")", ";", "return", "std", "::", "make_pair", "(", "Y", ",", "LoadZU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca17", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44247, "Length": 163, "Cover_Rate": 0.4630681818181818} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "}", "Function", "*", "WorkitemIdFn", "=", "", "(", "Mod", ",", "IntrID", ")", ";", "CallInst", "*", "CI", "=", "Builder", ".", "CreateCall", "(", "WorkitemIdFn", ")", ";", "CI", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MaxWorkGroupSizeRange", ")", ";", "return", "CI", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca17", "Func": "getWorkitemID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44248, "Length": 43, "Cover_Rate": 0.33076923076923076} {"Template_token": ["", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ")", ";", "unsigned", "OccupancyHint", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "second", ";", "if", "(", "OccupancyHint", "==", "", ")", "OccupancyHint", "=", "", ";", "OccupancyHint", "=", "std", "::", "min", "(", "OccupancyHint", ",", "ST", ".", "getMaxWavesPerEU", "(", ")", ")", ";", "MaxOccupancy", "=", "std", "::", "min", "(", "OccupancyHint", ",", "MaxOccupancy", ")", ";", "unsigned", "MaxSizeWithWaveCount", "=", "ST", ".", "getMaxLocalMemSizeWithWaveCount", "(", "MaxOccupancy", ")", ";", "if", "(", "CurrentLocalMemUsage", ">", "MaxSizeWithWaveCount", ")", "return", "false", ";", "LocalMemLimit", "=", "MaxSizeWithWaveCount", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", "<<", "CurrentLocalMemUsage", "<<", "", "<<", "", "<<", "MaxSizeWithWaveCount", "<<", "", "<<", "MaxOccupancy", "<<", "'\\n'", "<<", "", "<<", "(", "LocalMemLimit", "-", "CurrentLocalMemUsage", ")", "<<", "", ")", ";", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";", "for", "(", "auto", "I", "=", "EntryBB", ".", "begin", "(", ")", ",", "E", "=", "EntryBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{"], "ground_truth": ["AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "I", ")", ";"], "File": "AMDGPUPromoteAlloca17", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44251, "Length": 244, "Cover_Rate": 0.5104602510460251} {"Template_token": ["", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "AllocaUser", ")", ";", "if", "(", "!", "GEP", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "AllocaUser", ")", ",", "Alloca", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "AllocaUser", ")", ";", "continue", ";", "}", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ")", ";", "if", "(", "!", "Index", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "User", "*", "GEPUser", ":", "AllocaUser", "->", "users", "(", ")", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "GEPUser", ")", ",", "AllocaUser", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "GEPUser", ")", ";", "}", "}", "VectorType", "*", "VectorTy", "=", "arrayTypeToVecType", "(", "AllocaTy", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";"], "ground_truth": ["switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{"], "File": "AMDGPUPromoteAlloca17", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44252, "Length": 194, "Cover_Rate": 0.3667296786389414} {"Template_token": ["", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "AllocaUser", ")", ",", "Alloca", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "AllocaUser", ")", ";", "continue", ";", "}", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ")", ";", "if", "(", "!", "Index", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "User", "*", "GEPUser", ":", "AllocaUser", "->", "users", "(", ")", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "GEPUser", ")", ",", "AllocaUser", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "GEPUser", ")", ";", "}", "}", "VectorType", "*", "VectorTy", "=", "arrayTypeToVecType", "(", "AllocaTy", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{"], "ground_truth": ["Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";"], "File": "AMDGPUPromoteAlloca17", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44253, "Length": 289, "Cover_Rate": 0.5463137996219282} {"Template_token": ["", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "AllocaUser", ")", ";", "if", "(", "!", "GEP", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "Inst", ",", "UseUser", ",", "DL", ")", ")", "return", "false", ";", "if", "(", "Inst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "BitCast", ")", "{", "Type", "*", "FromTy", "=", "Inst", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "Type", "*", "ToTy", "=", "Inst", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "if", "(", "FromTy", "->", "isAggregateType", "(", ")", "||", "ToTy", "->", "isAggregateType", "(", ")", "||", "DL", ".", "getTypeSizeInBits", "(", "FromTy", ")", "!=", "DL", ".", "getTypeSizeInBits", "(", "ToTy", ")", ")", "continue", ";", "for", "(", "User", "*", "CastUser", ":", "Inst", "->", "users", "(", ")", ")", "{", "if", "(", "isAssumeLikeIntrinsic", "(", "cast", "<", "Instruction", ">", "(", "CastUser", ")", ")", ")", "continue", ";", "Users", ".", "push_back", "(", "CastUser", ")", ";", "UseUsers", ".", "push_back", "(", "Inst", ")", ";", "}", "continue", ";", "}", "WorkList", ".", "push_back", "(", "AllocaUser", ")", ";", "continue", ";", "}", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ")", ";", "if", "(", "!", "Index", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "Users", ".", "append", "(", "GEP", "->", "user_begin", "(", ")", ",", "GEP", "->", "user_end", "(", ")", ")", ";", "UseUsers", ".", "append", "(", "GEP", "->", "getNumUses", "(", ")", ",", "GEP", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "if", "(", "Inst", "->", "getType", "(", ")", "==", "AllocaTy", "||", "Inst", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "break", ";", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "if", "(", "!", "Index", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "if", "(", "Inst", "->", "getType", "(", ")", "!=", "VecEltTy", ")", "ExtractElement", "=", "Builder", ".", "CreateBitCast", "(", "ExtractElement", ",", "Inst", "->", "getType", "(", ")", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "if", "(", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "==", "AllocaTy", "||", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "break", ";"], "ground_truth": ["Value", "*", "Ptr", "=", "", "->", "getPointerOperand", "(", ")", ";"], "File": "AMDGPUPromoteAlloca18", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44254, "Length": 506, "Cover_Rate": 0.5691788526434196} {"Template_token": ["", "PromoteAlloca", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca1", "Func": "AMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44255, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "PromoteAlloca", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca1", "Func": "AMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44256, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "PromoteAllocaToVector", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca1", "Func": "AMDGPUPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44257, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "PromoteAllocaToVector", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca1", "Func": "AMDGPUPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44258, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "FixedVectorType", "::", "get", "(", "ArrayTy", "->", "getElementType", "(", ")", ",", "ArrayTy", "->", "getNumElements", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca1", "Func": "arrayTypeToVecType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44260, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "static", "Value", "*", "calculateVectorIndex", "(", "Value", "*", "Ptr", ",", "const", "std", "::", "map", "<", "GetElementPtrInst", "*", ",", "Value", "*", ">", "&", "GEPIdx", ")", "{"], "ground_truth": ["GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "stripBitcasts", "(", "Ptr", ")", ")", ";"], "File": "AMDGPUPromoteAlloca1", "Func": "calculateVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44261, "Length": 39, "Cover_Rate": 0.5342465753424658} {"Template_token": ["", "static", "Value", "*", "calculateVectorIndex", "(", "Value", "*", "Ptr", ",", "const", "std", "::", "map", "<", "GetElementPtrInst", "*", ",", "Value", "*", ">", "&", "GEPIdx", ")", "{", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "stripBitcasts", "(", "Ptr", ")", ")", ";"], "ground_truth": ["if", "(", "!", "GEP", ")", "return", "nullptr", ";"], "File": "AMDGPUPromoteAlloca1", "Func": "calculateVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44262, "Length": 47, "Cover_Rate": 0.6438356164383562} {"Template_token": ["", "static", "bool", "canVectorizeInst", "(", "Instruction", "*", "Inst", ",", "User", "*", "User", ",", "const", "DataLayout", "&", "DL", ")", "{", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "LoadInst", "*", "LI", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", ";", "if", "(", "isa", "<", "AllocaInst", ">", "(", "User", ")", "&&", "LI", "->", "getPointerOperandType", "(", ")", "==", "User", "->", "getType", "(", ")", "&&", "isa", "<", "VectorType", ">", "(", "LI", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "Instruction", "*", "PtrInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "LI", "->", "getPointerOperand", "(", ")", ")", ";", "if", "(", "!", "PtrInst", ")", "return", "false", ";", "return", "(", "PtrInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "GetElementPtr", "||", "PtrInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "BitCast", ")", "&&", "LI", "->", "isSimple", "(", ")", ";", "}", "case", "Instruction", "::", "BitCast", ":", "return", "true", ";", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "if", "(", "isa", "<", "AllocaInst", ">", "(", "User", ")", "&&", "", "->", "getPointerOperandType", "(", ")", "==", "User", "->", "getType", "(", ")", "&&", "isa", "<", "VectorType", ">", "(", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "Instruction", "*", "UserInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "User", ")", ";", "if", "(", "!", "UserInst", ")", "return", "false", ";", "return", "(", "", "->", "getPointerOperand", "(", ")", "==", "User", ")", "&&", "(", "UserInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "GetElementPtr", "||", "UserInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "BitCast", ")", "&&", "", "->", "isSimple", "(", ")", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca1", "Func": "canVectorizeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44263, "Length": 269, "Cover_Rate": 0.9962962962962963} {"Template_token": ["", "LoadInst", "*", "LI", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", ";", "if", "(", "isa", "<", "AllocaInst", ">", "(", "User", ")", "&&", "LI", "->", "getPointerOperandType", "(", ")", "==", "User", "->", "getType", "(", ")", "&&", "isa", "<", "VectorType", ">", "(", "LI", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "Instruction", "*", "PtrInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "LI", "->", "getPointerOperand", "(", ")", ")", ";", "if", "(", "!", "PtrInst", ")", "return", "false", ";", "return", "(", "PtrInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "GetElementPtr", "||", "PtrInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "BitCast", ")", "&&", "LI", "->", "isSimple", "(", ")", ";", "}", "case", "Instruction", "::", "BitCast", ":", "return", "true", ";", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "if", "(", "isa", "<", "AllocaInst", ">", "(", "User", ")", "&&", "", "->", "getPointerOperandType", "(", ")", "==", "User", "->", "getType", "(", ")", "&&", "isa", "<", "VectorType", ">", "(", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "Instruction", "*", "UserInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "User", ")", ";", "if", "(", "!", "UserInst", ")", "return", "false", ";", "return", "(", "", "->", "getPointerOperand", "(", ")", "==", "User", ")", "&&", "(", "UserInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "GetElementPtr", "||", "UserInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "BitCast", ")", "&&", "", "->", "isSimple", "(", ")", ";", "}"], "ground_truth": ["default", ":"], "File": "AMDGPUPromoteAlloca1", "Func": "canVectorizeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44264, "Length": 232, "Cover_Rate": 0.8592592592592593} {"Template_token": ["", "return", "new", "PromoteAllocaToVector", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca1", "Func": "createAMDGPUPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44267, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createPromoteAllocaToVector", "(", ")", "{"], "ground_truth": ["return", "new", "PromoteAllocaToVector", "(", ")", ";"], "File": "AMDGPUPromoteAlloca1", "Func": "createAMDGPUPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44268, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "Mod", "=", "&", "M", ";"], "ground_truth": ["DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";"], "File": "AMDGPUPromoteAlloca1", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44269, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "Mod", "=", "&", "M", ";"], "ground_truth": ["DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";"], "File": "AMDGPUPromoteAlloca1", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44270, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "nullptr", ";"], "ground_truth": ["ConstantInt", "*", "I0", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "GEP", "->", "getOperand", "(", "", ")", ")", ";"], "File": "AMDGPUPromoteAlloca1", "Func": "GEPToVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44271, "Length": 30, "Cover_Rate": 0.46875} {"Template_token": ["", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "AMDGPUPromoteAlloca1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44272, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "AMDGPUPromoteAlloca1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44273, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44274, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "*", "TM", ",", "*", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", ")", ";", "", "IntrID", "=", "", ";", "switch", "(", "N", ")", "{", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "(", "", ")", "", ":", "(", "", ")", "", ";", "break", ";", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "(", "", ")", "", ":", "(", "", ")", "", ";", "break", ";", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "(", "", ")", "", ":", "(", "", ")", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Function", "*", "WorkitemIdFn", "=", "", "(", "Mod", ",", "IntrID", ")", ";", "CallInst", "*", "CI", "=", "Builder", ".", "CreateCall", "(", "WorkitemIdFn", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "CI", ")", ";"], "ground_truth": ["return", "CI", ";"], "File": "AMDGPUPromoteAlloca1", "Func": "getWorkitemID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44276, "Length": 131, "Cover_Rate": 0.7359550561797753} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "I", "<<", "'\\n'", ")", ";", "Module", "*", "Mod", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "return", "tryPromoteAllocaToVector", "(", "&", "I", ",", "Mod", "->", "getDataLayout", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca1", "Func": "handleAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44277, "Length": 45, "Cover_Rate": 0.6164383561643836} {"Template_token": ["", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ",", "F", ")", ";", "unsigned", "OccupancyHint", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "second", ";", "if", "(", "OccupancyHint", "==", "", ")", "OccupancyHint", "=", "", ";", "OccupancyHint", "=", "std", "::", "min", "(", "OccupancyHint", ",", "ST", ".", "getMaxWavesPerEU", "(", ")", ")", ";", "MaxOccupancy", "=", "std", "::", "min", "(", "OccupancyHint", ",", "MaxOccupancy", ")", ";", "unsigned", "MaxSizeWithWaveCount", "=", "ST", ".", "getMaxLocalMemSizeWithWaveCount", "(", "MaxOccupancy", ",", "F", ")", ";", "if", "(", "CurrentLocalMemUsage", ">", "MaxSizeWithWaveCount", ")", "return", "false", ";", "LocalMemLimit", "=", "MaxSizeWithWaveCount", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", "<<", "CurrentLocalMemUsage", "<<", "", "<<", "", "<<", "MaxSizeWithWaveCount", "<<", "", "<<", "MaxOccupancy", "<<", "'\\n'", "<<", "", "<<", "(", "LocalMemLimit", "-", "CurrentLocalMemUsage", ")", "<<", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca1", "Func": "hasSufficientLocalMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44278, "Length": 160, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "CI", ")", ";", "if", "(", "!", "II", ")", "return", "false", ";", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "AMDGPUPromoteAlloca1", "Func": "isCallPromotable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44279, "Length": 32, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";", "SmallVector", "<", "AllocaInst", "*", ",", "", ">", "Allocas", ";"], "ground_truth": ["for", "(", "Instruction", "&", "I", ":", "EntryBB", ")", "{"], "File": "AMDGPUPromoteAlloca1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44280, "Length": 34, "Cover_Rate": 0.3238095238095238} {"Template_token": ["", "SmallVector", "<", "AllocaInst", "*", ",", "", ">", "Allocas", ";", "for", "(", "Instruction", "&", "I", ":", "EntryBB", ")", "{", "if", "(", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "&", "I", ")", ")", "Allocas", ".", "push_back", "(", "AI", ")", ";", "}"], "ground_truth": ["for", "(", "AllocaInst", "*", "AI", ":", "Allocas", ")", "{"], "File": "AMDGPUPromoteAlloca1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44281, "Length": 50, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "if", "(", "!", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "return", "false", ";", "unsigned", "MaxVGPRs", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "MaxVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "first", ")", ";", "}", "else", "{", "MaxVGPRs", "=", "", ";", "}", "bool", "Changed", "=", "false", ";", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";", "SmallVector", "<", "AllocaInst", "*", ",", "", ">", "Allocas", ";", "for", "(", "Instruction", "&", "I", ":", "EntryBB", ")", "{", "if", "(", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "&", "I", ")", ")", "Allocas", ".", "push_back", "(", "AI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca20", "Func": "promoteAllocasToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44283, "Length": 128, "Cover_Rate": 0.6772486772486772} {"Template_token": ["", "DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "IsAMDGCN", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ";", "IsAMDHSA", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ";", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "TM", ",", "F", ")", ";", "if", "(", "!", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "return", "false", ";", "if", "(", "IsAMDGCN", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "MaxVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "first", ")", ";", "}", "else", "{", "MaxVGPRs", "=", "", ";", "}"], "ground_truth": ["bool", "SufficientLDS", "=", "hasSufficientLocalMem", "(", "F", ")", ";"], "File": "AMDGPUPromoteAlloca20", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44284, "Length": 122, "Cover_Rate": 0.5422222222222223} {"Template_token": ["", "if", "(", "CAS", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "if", "(", "ICmpInst", "*", "ICmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "!", "binaryOpIsDerivedFromSameAlloca", "(", "BaseAlloca", ",", "Val", ",", "ICmp", ",", "", ",", "", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "ICmp", ")", ";", "}", "if", "(", "UseInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "AddrSpaceCast", ")", "{", "if", "(", "PointerMayBeCaptured", "(", "UseInst", ",", "true", ",", "true", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "User", ")", ";", "continue", ";", "}", "if", "(", "!", "User", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", ")", "continue", ";", "if", "(", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "!", "GEP", "->", "isInBounds", "(", ")", ")", "return", "false", ";", "}", "if", "(", "SelectInst", "*", "", "=", "dyn_cast", "<", "SelectInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "!", "binaryOpIsDerivedFromSameAlloca", "(", "BaseAlloca", ",", "Val", ",", "", ",", "", ",", "", ")", ")", "return", "false", ";", "}", "if", "(", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "UseInst", ")", ")", "{", "switch", "(", "Phi", "->", "getNumIncomingValues", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "binaryOpIsDerivedFromSameAlloca", "(", "BaseAlloca", ",", "Val", ",", "Phi", ",", "", ",", "", ")", ")", "return", "false", ";", "break", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca21", "Func": "collectUsesWithPtrTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44285, "Length": 229, "Cover_Rate": 0.4760914760914761} {"Template_token": ["", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPXY", ",", "Align", "(", "", ")", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPZU", ",", "Align", "(", "", ")", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";"], "ground_truth": ["LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";"], "File": "AMDGPUPromoteAlloca21", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44286, "Length": 142, "Cover_Rate": 0.3697916666666667} {"Template_token": ["", "IntrID", "=", "IsAMDGCN", "?", "(", "", ")", "", ":", "(", "", ")", "", ";", "break", ";", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "(", "", ")", "", ":", "(", "", ")", "", ";", "break", ";", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "(", "", ")", "", ":", "(", "", ")", "", ";", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUPromoteAlloca21", "Func": "getWorkitemID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44287, "Length": 61, "Cover_Rate": 0.3446327683615819} {"Template_token": ["", "if", "(", "!", "TM", "||", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "return", "false", ";", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ")", ";", "for", "(", "Type", "*", "ParamTy", ":", "FTy", "->", "params", "(", ")", ")", "{", "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "ParamTy", ")", ";", "if", "(", "PtrTy", "&&", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "LocalMemLimit", "=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "}", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "CurrentLocalMemUsage", "=", "", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ",", "F", ")", ";", "unsigned", "OccupancyHint", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "second", ";"], "ground_truth": ["if", "(", "OccupancyHint", "==", "", ")", "OccupancyHint", "=", "", ";"], "File": "AMDGPUPromoteAlloca25", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44289, "Length": 316, "Cover_Rate": 0.6556016597510373} {"Template_token": ["", "bool", "PromoteAlloca", "::", "binaryOpIsDerivedFromSameAlloca", "(", "Value", "*", "BaseAlloca", ",", "Value", "*", "Val", ",", "Instruction", "*", "Inst", ",", "int", "OpIdx0", ",", "int", "OpIdx1", ")", "const", "{", "Value", "*", "OtherOp", "=", "Inst", "->", "getOperand", "(", "OpIdx0", ")", ";", "if", "(", "Val", "==", "OtherOp", ")", "OtherOp", "=", "Inst", "->", "getOperand", "(", "OpIdx1", ")", ";", "if", "(", "isa", "<", "ConstantPointerNull", ">", "(", "OtherOp", ")", ")", "return", "true", ";", "Value", "*", "OtherObj", "=", "getUnderlyingObject", "(", "OtherOp", ")", ";"], "ground_truth": ["if", "(", "!", "isa", "<", "AllocaInst", ">", "(", "OtherObj", ")", ")", "return", "false", ";"], "File": "AMDGPUPromoteAlloca26", "Func": "binaryOpIsDerivedFromSameAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44290, "Length": 87, "Cover_Rate": 0.7837837837837838} {"Template_token": ["", "bool", "PromoteAllocaToVector", "::", "handleAlloca", "(", "AllocaInst", "&", "I", ")", "{", "if", "(", "!", "I", ".", "isStaticAlloca", "(", ")", "||", "I", ".", "isArrayAllocation", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "I", "<<", "'\\n'", ")", ";", "Module", "*", "Mod", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "return", "tryPromoteAllocaToVector", "(", "&", "I", ",", "Mod", "->", "getDataLayout", "(", ")", ",", "MaxVGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca26", "Func": "handleAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44291, "Length": 75, "Cover_Rate": 1.0} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "uint64_t", ",", "Align", ">", ",", "", ">", "AllocatedSizes", ";", "AllocatedSizes", ".", "reserve", "(", "UsedLDS", ".", "size", "(", ")", ")", ";", "for", "(", "const", "GlobalVariable", "*", "GV", ":", "UsedLDS", ")", "{", "Align", "Alignment", "=", "DL", ".", "getValueOrABITypeAlignment", "(", "GV", "->", "getAlign", "(", ")", ",", "GV", "->", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getValueType", "(", ")", ")", ";", "AllocatedSizes", ".", "emplace_back", "(", "AllocSize", ",", "Alignment", ")", ";", "}", "llvm", "::", "sort", "(", "AllocatedSizes", ".", "begin", "(", ")", ",", "AllocatedSizes", ".", "end", "(", ")", ",", "[", "]", "(", "std", "::", "pair", "<", "uint64_t", ",", "Align", ">", "LHS", ",", "std", "::", "pair", "<", "uint64_t", ",", "Align", ">", "RHS", ")", "{", "return", "LHS", ".", "second", "<", "RHS", ".", "second", ";", "}", ")", ";", "CurrentLocalMemUsage", "=", "", ";", "for", "(", "auto", "Alloc", ":", "AllocatedSizes", ")", "{", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Alloc", ".", "second", ")", ";", "CurrentLocalMemUsage", "+=", "Alloc", ".", "first", ";", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ",", "F", ")", ";", "unsigned", "OccupancyHint", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "second", ";", "if", "(", "OccupancyHint", "==", "", ")", "OccupancyHint", "=", "", ";", "OccupancyHint", "=", "std", "::", "min", "(", "OccupancyHint", ",", "ST", ".", "getMaxWavesPerEU", "(", ")", ")", ";", "MaxOccupancy", "=", "std", "::", "min", "(", "OccupancyHint", ",", "MaxOccupancy", ")", ";", "unsigned", "MaxSizeWithWaveCount", "=", "ST", ".", "getMaxLocalMemSizeWithWaveCount", "(", "MaxOccupancy", ",", "F", ")", ";", "if", "(", "CurrentLocalMemUsage", ">", "MaxSizeWithWaveCount", ")", "return", "false", ";", "LocalMemLimit", "=", "MaxSizeWithWaveCount", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", "<<", "CurrentLocalMemUsage", "<<", "", "<<", "", "<<", "MaxSizeWithWaveCount", "<<", "", "<<", "MaxOccupancy", "<<", "'\\n'", "<<", "", "<<", "(", "LocalMemLimit", "-", "CurrentLocalMemUsage", ")", "<<", "", ")", ";"], "File": "AMDGPUPromoteAlloca26", "Func": "hasSufficientLocalMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44292, "Length": 297, "Cover_Rate": 0.45068285280728376} {"Template_token": ["", "MaxVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "first", ")", ";", "}", "else", "{", "MaxVGPRs", "=", "", ";", "}", "bool", "Changed", "=", "false", ";", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";", "SmallVector", "<", "AllocaInst", "*", ",", "", ">", "Allocas", ";", "for", "(", "Instruction", "&", "I", ":", "EntryBB", ")", "{", "if", "(", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "&", "I", ")", ")", "Allocas", ".", "push_back", "(", "AI", ")", ";", "}", "for", "(", "AllocaInst", "*", "AI", ":", "Allocas", ")", "{"], "ground_truth": ["if", "(", "handleAlloca", "(", "*", "AI", ")", ")", "Changed", "=", "true", ";"], "File": "AMDGPUPromoteAlloca26", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44293, "Length": 102, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "static", "Value", "*", "calculateVectorIndex", "(", "Value", "*", "Ptr", ",", "const", "std", "::", "map", "<", "GetElementPtrInst", "*", ",", "Value", "*", ">", "&", "GEPIdx", ")", "{", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "GEP", ")", "return", "ConstantInt", "::", "getNullValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["auto", "I", "=", "GEPIdx", ".", "find", "(", "GEP", ")", ";"], "File": "AMDGPUPromoteAlloca27", "Func": "calculateVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44294, "Length": 72, "Cover_Rate": 0.7912087912087912} {"Template_token": ["", "if", "(", "!", "GEP", ")", "return", "ConstantInt", "::", "getNullValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ")", ";", "auto", "I", "=", "GEPIdx", ".", "find", "(", "GEP", ")", ";"], "ground_truth": ["assert", "(", "I", "!=", "GEPIdx", ".", "end", "(", ")", "&&", "", ")", ";"], "File": "AMDGPUPromoteAlloca27", "Func": "calculateVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44295, "Length": 45, "Cover_Rate": 0.4945054945054945} {"Template_token": ["", "static", "Value", "*", "GEPToVectorIndex", "(", "GetElementPtrInst", "*", "GEP", ",", "AllocaInst", "*", "Alloca", ",", "Type", "*", "VecElemTy", ",", "const", "DataLayout", "&", "DL", ")", "{", "unsigned", "BW", "=", "DL", ".", "getIndexTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", ";", "MapVector", "<", "Value", "*", ",", "APInt", ">", "VarOffsets", ";", "APInt", "ConstOffset", "(", "BW", ",", "", ")", ";", "if", "(", "GEP", "->", "getPointerOperand", "(", ")", "->", "stripPointerCasts", "(", ")", "!=", "Alloca", "||", "!", "GEP", "->", "collectOffset", "(", "DL", ",", "BW", ",", "VarOffsets", ",", "ConstOffset", ")", ")", "return", "nullptr", ";", "unsigned", "VecElemSize", "=", "DL", ".", "getTypeAllocSize", "(", "VecElemTy", ")", ";", "if", "(", "VarOffsets", ".", "size", "(", ")", ">", "", ")", "return", "nullptr", ";", "if", "(", "VarOffsets", ".", "size", "(", ")", "==", "", ")", "{", "const", "auto", "&", "VarOffset", "=", "VarOffsets", ".", "front", "(", ")", ";", "if", "(", "!", "ConstOffset", ".", "isZero", "(", ")", "||", "VarOffset", ".", "second", "!=", "VecElemSize", ")", "return", "nullptr", ";", "return", "VarOffset", ".", "first", ";", "}", "APInt", "Quot", ";", "uint64_t", "Rem", ";", "APInt", "::", "udivrem", "(", "ConstOffset", ",", "VecElemSize", ",", "Quot", ",", "Rem", ")", ";", "if", "(", "Rem", "!=", "", ")", "return", "nullptr", ";"], "ground_truth": ["return", "ConstantInt", "::", "get", "(", "GEP", "->", "getContext", "(", ")", ",", "Quot", ")", ";"], "File": "AMDGPUPromoteAlloca27", "Func": "GEPToVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44296, "Length": 196, "Cover_Rate": 0.9949238578680203} {"Template_token": ["", "if", "(", "isa", "<", "BitCastInst", ">", "(", "Inst", ")", ")", "{", "for", "(", "Use", "&", "U", ":", "Inst", "->", "uses", "(", ")", ")", "Uses", ".", "push_back", "(", "&", "U", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Inst", ")", ")", "{", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ",", "Alloca", ",", "VecEltTy", ",", "DL", ")", ";", "if", "(", "!", "Index", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "Use", "&", "U", ":", "Inst", "->", "uses", "(", ")", ")", "Uses", ".", "push_back", "(", "&", "U", ")", ";", "continue", ";", "}", "if", "(", "isAssumeLikeIntrinsic", "(", "Inst", ")", ")", "continue", ";", "if", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "all_of", "(", "Inst", "->", "users", "(", ")", ",", "[", "]", "(", "User", "*", "U", ")", "{", "return", "isAssumeLikeIntrinsic", "(", "cast", "<", "Instruction", ">", "(", "U", ")", ")", ";", "}", ")", ")", "continue", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Instruction", "*", "Inst", ":", "WorkList", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "Alloca", "->", "getAddressSpace", "(", ")", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "if", "(", "Inst", "->", "getType", "(", ")", "!=", "VecEltTy", ")", "ExtractElement", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "ExtractElement", ",", "Inst", "->", "getType", "(", ")", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "Value", "*", "Ptr", "=", "", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "Alloca", "->", "getAddressSpace", "(", ")", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "Elt", "=", "", "->", "getValueOperand", "(", ")", ";", "if", "(", "Elt", "->", "getType", "(", ")", "!=", "VecEltTy", ")", "Elt", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "Elt", ",", "VecEltTy", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "Elt", ",", "Index", ")", ";", "Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca27", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44298, "Length": 491, "Cover_Rate": 0.525695931477516} {"Template_token": ["", "GetElementPtrInst", "*", "GEP", "=", "cast", "<", "GetElementPtrInst", ">", "(", "stripBitcasts", "(", "Ptr", ")", ")", ";", "auto", "I", "=", "GEPIdx", ".", "find", "(", "GEP", ")", ";"], "ground_truth": ["return", "I", "==", "GEPIdx", ".", "end", "(", ")", "?", "nullptr", ":", "I", "->", "second", ";"], "File": "AMDGPUPromoteAlloca29", "Func": "calculateVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44299, "Length": 40, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "if", "(", "Inst", "->", "getType", "(", ")", "==", "AllocaTy", "||", "Inst", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "if", "(", "Inst", "->", "getType", "(", ")", "!=", "VecEltTy", ")", "ExtractElement", "=", "Builder", ".", "CreateBitCast", "(", "ExtractElement", ",", "Inst", "->", "getType", "(", ")", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "if", "(", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "==", "AllocaTy", "||", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "Elt", "=", "", "->", "getValueOperand", "(", ")", ";", "if", "(", "Elt", "->", "getType", "(", ")", "!=", "VecEltTy", ")", "Elt", "=", "Builder", ".", "CreateBitCast", "(", "Elt", ",", "VecEltTy", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "Elt", ",", "Index", ")", ";"], "ground_truth": ["Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";"], "File": "AMDGPUPromoteAlloca29", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44300, "Length": 369, "Cover_Rate": 0.4217142857142857} {"Template_token": ["", "PromoteAlloca", "(", "const", "TargetMachine", "*", "TM_", "=", "nullptr", ")", ":"], "ground_truth": ["FunctionPass", "(", "ID", ")", ",", "TM", "(", "TM_", ")", ",", "Mod", "(", "nullptr", ")", ",", "DL", "(", "nullptr", ")", ",", "MaxWorkGroupSizeRange", "(", "nullptr", ")", ",", "LocalMemLimit", "(", "", ")", ",", "CurrentLocalMemUsage", "(", "", ")", ",", "IsAMDGCN", "(", "false", ")", ",", "IsAMDHSA", "(", "false", ")", "{"], "File": "AMDGPUPromoteAlloca2", "Func": "AMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44301, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "if", "(", "std", "::", "find", "(", "WorkList", ".", "begin", "(", ")", ",", "WorkList", ".", "end", "(", ")", ",", "User", ")", "!=", "WorkList", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "User", ")", ")", "{", "if", "(", "!", "isCallPromotable", "(", "CI", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "User", ")", ";", "continue", ";", "}", "Instruction", "*", "UseInst", "=", "cast", "<", "Instruction", ">", "(", "User", ")", ";", "if", "(", "UseInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "PtrToInt", ")", "return", "false", ";", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "LI", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "continue", ";", "}", "if", "(", "StoreInst", "*", "", "=", "dyn_cast", "<", "StoreInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "", "->", "getPointerOperand", "(", ")", "!=", "Val", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicRMWInst", "*", "RMW", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "RMW", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicCmpXchgInst", "*", "CAS", "=", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "CAS", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "if", "(", "ICmpInst", "*", "ICmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "!", "binaryOpIsDerivedFromSameAlloca", "(", "BaseAlloca", ",", "Val", ",", "ICmp", ",", "", ",", "", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "ICmp", ")", ";", "}", "if", "(", "!", "User", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", ")", "continue", ";", "if", "(", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "!", "GEP", "->", "isInBounds", "(", ")", ")", "return", "false", ";", "}", "if", "(", "SelectInst", "*", "", "=", "dyn_cast", "<", "SelectInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "!", "binaryOpIsDerivedFromSameAlloca", "(", "BaseAlloca", ",", "Val", ",", "", ",", "", ",", "", ")", ")", "return", "false", ";", "}", "if", "(", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "UseInst", ")", ")", "{", "switch", "(", "Phi", "->", "getNumIncomingValues", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "binaryOpIsDerivedFromSameAlloca", "(", "BaseAlloca", ",", "Val", ",", "Phi", ",", "", ",", "", ")", ")", "return", "false", ";", "break", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca2", "Func": "collectUsesWithPtrTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44302, "Length": 397, "Cover_Rate": 0.8593073593073594} {"Template_token": ["", "Function", "*", "LocalSizeZFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "LocalSizeY", "=", "Builder", ".", "CreateCall", "(", "LocalSizeYFn", ",", "{", "}", ")", ";", "CallInst", "*", "LocalSizeZ", "=", "Builder", ".", "CreateCall", "(", "LocalSizeZFn", ",", "{", "}", ")", ";", "LocalSizeY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MaxWorkGroupSizeRange", ")", ";", "LocalSizeZ", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MaxWorkGroupSizeRange", ")", ";", "return", "std", "::", "make_pair", "(", "LocalSizeY", ",", "LocalSizeZ", ")", ";", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeSet", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeSet", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeSet", "::", "ReturnIndex", ",", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPZU", ",", "", ")", ";", "MDNode", "*", "MD", "=", "llvm", "::", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";", "LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";"], "ground_truth": ["LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MaxWorkGroupSizeRange", ")", ";"], "File": "AMDGPUPromoteAlloca2", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44303, "Length": 280, "Cover_Rate": 0.7909604519774012} {"Template_token": ["", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeSet", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeSet", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeSet", "::", "ReturnIndex", ",", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPZU", ",", "", ")", ";"], "ground_truth": ["MDNode", "*", "MD", "=", "llvm", "::", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";"], "File": "AMDGPUPromoteAlloca2", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44304, "Length": 176, "Cover_Rate": 0.4971751412429379} {"Template_token": ["", "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "ParamTy", ")", ";", "if", "(", "PtrTy", "&&", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "LocalMemLimit", "=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "}", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "CurrentLocalMemUsage", "=", "", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ")", ";", "unsigned", "OccupancyHint", "=", "", "(", "F", ",", "", ",", "", ")", ";", "if", "(", "OccupancyHint", "==", "", ")", "OccupancyHint", "=", "", ";", "OccupancyHint", "=", "std", "::", "min", "(", "OccupancyHint", ",", "ST", ".", "getMaxWavesPerCU", "(", ")", ")", ";"], "ground_truth": ["MaxOccupancy", "=", "std", "::", "min", "(", "OccupancyHint", ",", "MaxOccupancy", ")", ";"], "File": "AMDGPUPromoteAlloca2", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44306, "Length": 277, "Cover_Rate": 0.5770833333333333} {"Template_token": ["", "std", "::", "pair", "<", "Value", "*", ",", "Value", "*", ">", "PromoteAllocaImpl", "::", "getLocalSizeYZ", "(", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "const", "Function", "&", "F", "=", "*", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "TM", ",", "F", ")", ";", "if", "(", "!", "IsAMDHSA", ")", "{", "Function", "*", "LocalSizeYFn", "=", "", "(", "Mod", ",", "", ")", ";", "Function", "*", "LocalSizeZFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "LocalSizeY", "=", "Builder", ".", "CreateCall", "(", "LocalSizeYFn", ",", "{", "}", ")", ";", "CallInst", "*", "LocalSizeZ", "=", "Builder", ".", "CreateCall", "(", "LocalSizeZFn", ",", "{", "}", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeY", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeZ", ")", ";", "return", "std", "::", "make_pair", "(", "LocalSizeY", ",", "LocalSizeZ", ")", ";", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableRetAttr", "(", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPXY", ",", "Align", "(", "", ")", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPZU", ",", "Align", "(", "", ")", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";", "LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";"], "ground_truth": ["LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";"], "File": "AMDGPUPromoteAlloca30", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44307, "Length": 329, "Cover_Rate": 0.8844086021505376} {"Template_token": ["", "if", "(", "!", "IsAMDHSA", ")", "{", "Function", "*", "LocalSizeYFn", "=", "", "(", "Mod", ",", "", ")", ";", "Function", "*", "LocalSizeZFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "LocalSizeY", "=", "Builder", ".", "CreateCall", "(", "LocalSizeYFn", ",", "{", "}", ")", ";", "CallInst", "*", "LocalSizeZ", "=", "Builder", ".", "CreateCall", "(", "LocalSizeZFn", ",", "{", "}", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeY", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeZ", ")", ";", "return", "std", "::", "make_pair", "(", "LocalSizeY", ",", "LocalSizeZ", ")", ";", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableRetAttr", "(", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPXY", ",", "Align", "(", "", ")", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPZU", ",", "Align", "(", "", ")", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";"], "ground_truth": ["LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";"], "File": "AMDGPUPromoteAlloca30", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44308, "Length": 267, "Cover_Rate": 0.717741935483871} {"Template_token": ["", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "GEPUser", ")", ",", "AllocaUser", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "GEPUser", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "if", "(", "Inst", "->", "getType", "(", ")", "==", "AllocaTy", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "if", "(", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "==", "AllocaTy", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";"], "ground_truth": ["Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";"], "File": "AMDGPUPromoteAlloca31", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44310, "Length": 292, "Cover_Rate": 0.4672} {"Template_token": ["", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "AllocaUser", ")", ",", "Alloca", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "AllocaUser", ")", ";", "continue", ";", "}", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ")", ";", "if", "(", "!", "Index", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "User", "*", "GEPUser", ":", "AllocaUser", "->", "users", "(", ")", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "GEPUser", ")", ",", "AllocaUser", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "GEPUser", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "if", "(", "Inst", "->", "getType", "(", ")", "==", "AllocaTy", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "if", "(", "", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "==", "AllocaTy", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "", "->", "getValueOperand", "(", ")", ",", "Index", ")", ";", "Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca31", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44311, "Length": 436, "Cover_Rate": 0.6976} {"Template_token": ["", "std", "::", "pair", "<", "Value", "*", ",", "Value", "*", ">", "PromoteAllocaImpl", "::", "getLocalSizeYZ", "(", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "Function", "&", "F", "=", "*", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "TM", ",", "F", ")", ";", "if", "(", "!", "IsAMDHSA", ")", "{", "Function", "*", "LocalSizeYFn", "=", "", "(", "Mod", ",", "", ")", ";", "Function", "*", "LocalSizeZFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "LocalSizeY", "=", "Builder", ".", "CreateCall", "(", "LocalSizeYFn", ",", "{", "}", ")", ";", "CallInst", "*", "LocalSizeZ", "=", "Builder", ".", "CreateCall", "(", "LocalSizeZFn", ",", "{", "}", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeY", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeZ", ")", ";", "return", "std", "::", "make_pair", "(", "LocalSizeY", ",", "LocalSizeZ", ")", ";", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";"], "ground_truth": ["F", ".", "removeFnAttr", "(", "", ")", ";"], "File": "AMDGPUPromoteAlloca33", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44313, "Length": 212, "Cover_Rate": 0.5247524752475248} {"Template_token": ["", "Function", "*", "LocalSizeYFn", "=", "", "(", "Mod", ",", "", ")", ";", "Function", "*", "LocalSizeZFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "LocalSizeY", "=", "Builder", ".", "CreateCall", "(", "LocalSizeYFn", ",", "{", "}", ")", ";", "CallInst", "*", "LocalSizeZ", "=", "Builder", ".", "CreateCall", "(", "LocalSizeZFn", ",", "{", "}", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeY", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeZ", ")", ";", "return", "std", "::", "make_pair", "(", "LocalSizeY", ",", "LocalSizeZ", ")", ";", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addRetAttr", "(", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "F", ".", "removeFnAttr", "(", "", ")", ";", "DispatchPtr", "->", "addDereferenceableRetAttr", "(", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPXY", ",", "Align", "(", "", ")", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "I32Ty", ",", "GEPZU", ",", "Align", "(", "", ")", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";", "LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";"], "ground_truth": ["ST", ".", "makeLIDRangeMetadata", "(", "LoadZU", ")", ";"], "File": "AMDGPUPromoteAlloca33", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44314, "Length": 312, "Cover_Rate": 0.7722772277227723} {"Template_token": ["", "if", "(", "", "->", "getPointerOperand", "(", ")", "!=", "Val", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicRMWInst", "*", "RMW", "=", "dyn_cast_or_null", "<", "AtomicRMWInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "RMW", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicCmpXchgInst", "*", "CAS", "=", "dyn_cast_or_null", "<", "AtomicCmpXchgInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "CAS", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "if", "(", "ICmpInst", "*", "ICmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "!", "binaryOpIsDerivedFromSameAlloca", "(", "BaseAlloca", ",", "Val", ",", "ICmp", ",", "", ",", "", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "ICmp", ")", ";", "}", "if", "(", "!", "User", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", ")", "continue", ";", "if", "(", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "!", "GEP", "->", "isInBounds", "(", ")", ")", "return", "false", ";", "}", "if", "(", "SelectInst", "*", "", "=", "dyn_cast", "<", "SelectInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "!", "binaryOpIsDerivedFromSameAlloca", "(", "BaseAlloca", ",", "Val", ",", "", ",", "", ",", "", ")", ")", "return", "false", ";", "}", "if", "(", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "UseInst", ")", ")", "{", "switch", "(", "Phi", "->", "getNumIncomingValues", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "binaryOpIsDerivedFromSameAlloca", "(", "BaseAlloca", ",", "Val", ",", "Phi", ",", "", ",", "", ")", ")", "return", "false", ";", "break", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUPromoteAlloca34", "Func": "collectUsesWithPtrTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44315, "Length": 248, "Cover_Rate": 0.5367965367965368} {"Template_token": ["", "if", "(", "isa", "<", "ConstantPointerNull", ">", "(", "Phi", "->", "getIncomingValue", "(", "I", ")", ")", ")", "Phi", "->", "setIncomingValue", "(", "I", ",", "ConstantPointerNull", "::", "get", "(", "NewTy", ")", ")", ";", "}", "}", "continue", ";", "}", "IntrinsicInst", "*", "Intr", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Call", ")", ";", "if", "(", "!", "Intr", ")", "{", "std", "::", "vector", "<", "Type", "*", ">", "ArgTypes", ";", "for", "(", "unsigned", "ArgIdx", "=", "", ",", "ArgEnd", "=", "Call", "->", "getNumArgOperands", "(", ")", ";", "ArgIdx", "!=", "ArgEnd", ";", "++", "ArgIdx", ")", "{", "ArgTypes", ".", "push_back", "(", "Call", "->", "getArgOperand", "(", "ArgIdx", ")", "->", "getType", "(", ")", ")", ";", "}", "Function", "*", "F", "=", "Call", "->", "getCalledFunction", "(", ")", ";", "FunctionType", "*", "NewType", "=", "FunctionType", "::", "get", "(", "Call", "->", "getType", "(", ")", ",", "ArgTypes", ",", "F", "->", "isVarArg", "(", ")", ")", ";", "Constant", "*", "C", "=", "Mod", "->", "getOrInsertFunction", "(", "(", "F", "->", "getName", "(", ")", "+", "", ")", ".", "str", "(", ")", ",", "NewType", ",", "F", "->", "getAttributes", "(", ")", ")", ";", "Function", "*", "NewF", "=", "cast", "<", "Function", ">", "(", "C", ")", ";", "Call", "->", "setCalledFunction", "(", "NewF", ")", ";", "continue", ";", "}", "Builder", ".", "SetInsertPoint", "(", "Intr", ")", ";", "switch", "(", "Intr", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "{", "MemCpyInst", "*", "MemCpy", "=", "cast", "<", "MemCpyInst", ">", "(", "Intr", ")", ";", "Builder", ".", "CreateMemCpy", "(", "MemCpy", "->", "getRawDest", "(", ")", ",", "MemCpy", "->", "getRawSource", "(", ")", ",", "MemCpy", "->", "getLength", "(", ")", ",", "MemCpy", "->", "getAlignment", "(", ")", ",", "MemCpy", "->", "isVolatile", "(", ")", ")", ";", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "case", "", ":", "{", "MemMoveInst", "*", "MemMove", "=", "cast", "<", "MemMoveInst", ">", "(", "Intr", ")", ";", "Builder", ".", "CreateMemMove", "(", "MemMove", "->", "getRawDest", "(", ")", ",", "MemMove", "->", "getRawSource", "(", ")", ",", "MemMove", "->", "getLength", "(", ")", ",", "MemMove", "->", "getAlignment", "(", ")", ",", "MemMove", "->", "isVolatile", "(", ")", ")", ";", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "case", "", ":", "{", "MemSetInst", "*", "MemSet", "=", "cast", "<", "MemSetInst", ">", "(", "Intr", ")", ";", "Builder", ".", "CreateMemSet", "(", "MemSet", "->", "getRawDest", "(", ")", ",", "MemSet", "->", "getValue", "(", ")", ",", "MemSet", "->", "getLength", "(", ")", ",", "MemSet", "->", "getAlignment", "(", ")", ",", "MemSet", "->", "isVolatile", "(", ")", ")", ";", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "{"], "ground_truth": ["Value", "*", "Src", "=", "Intr", "->", "getOperand", "(", "", ")", ";"], "File": "AMDGPUPromoteAlloca34", "Func": "handleAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44316, "Length": 429, "Cover_Rate": 0.3079684134960517} {"Template_token": ["", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ")", ";", "unsigned", "OccupancyHint", "=", "", "(", "F", ",", "", ",", "", ")", ";", "if", "(", "OccupancyHint", "==", "", ")", "OccupancyHint", "=", "", ";", "OccupancyHint", "=", "std", "::", "min", "(", "OccupancyHint", ",", "ST", ".", "getMaxWavesPerCU", "(", ")", ")", ";", "MaxOccupancy", "=", "std", "::", "min", "(", "OccupancyHint", ",", "MaxOccupancy", ")", ";", "unsigned", "MaxSizeWithWaveCount", "=", "ST", ".", "getMaxLocalMemSizeWithWaveCount", "(", "MaxOccupancy", ")", ";", "if", "(", "CurrentLocalMemUsage", ">", "MaxSizeWithWaveCount", ")", "return", "false", ";", "LocalMemLimit", "=", "MaxSizeWithWaveCount", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "F", ".", "getName", "(", ")", "<<", "", "<<", "CurrentLocalMemUsage", "<<", "", "<<", "", "<<", "MaxSizeWithWaveCount", "<<", "", "<<", "MaxOccupancy", "<<", "'\\n'", "<<", "", "<<", "(", "LocalMemLimit", "-", "CurrentLocalMemUsage", ")", "<<", "", ")", ";", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";", "for", "(", "auto", "I", "=", "EntryBB", ".", "begin", "(", ")", ",", "E", "=", "EntryBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "I", ")", ";", "++", "I", ";", "if", "(", "AI", ")", "handleAlloca", "(", "*", "AI", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca34", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44317, "Length": 296, "Cover_Rate": 0.6324786324786325} {"Template_token": ["", "bool", "PromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ")", ";", "LocalMemAvailable", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "FTy", "->", "getNumParams", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Type", "*", "ParamTy", "=", "FTy", "->", "getParamType", "(", "i", ")", ";", "if", "(", "ParamTy", "->", "isPointerTy", "(", ")", "&&", "ParamTy", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "LocalMemAvailable", "=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "break", ";", "}", "}", "if", "(", "LocalMemAvailable", ">", "", ")", "{", "for", "(", "Module", "::", "global_iterator", "I", "=", "Mod", "->", "global_begin", "(", ")", ",", "E", "=", "Mod", "->", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "GlobalVariable", "*", "GV", "=", "&", "*", "I", ";", "if", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "Value", "::", "use_iterator", "U", "=", "GV", "->", "use_begin", "(", ")", ",", "UE", "=", "GV", "->", "use_end", "(", ")", ";", "U", "!=", "UE", ";", "++", "U", ")", "{", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "*", "U", ")", ";"], "ground_truth": ["if", "(", "!", "Use", ")", "continue", ";"], "File": "AMDGPUPromoteAlloca35", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44318, "Length": 210, "Cover_Rate": 0.7608695652173914} {"Template_token": ["", "Value", "*", "TIdY", "=", "Builder", ".", "CreateCall", "(", "ReadTIDIGY", ",", "{", "}", ")", ";", "Value", "*", "TIdZ", "=", "Builder", ".", "CreateCall", "(", "ReadTIDIGZ", ",", "{", "}", ")", ";", "Value", "*", "Tmp0", "=", "Builder", ".", "CreateMul", "(", "TCntY", ",", "TCntZ", ")", ";", "Tmp0", "=", "Builder", ".", "CreateMul", "(", "Tmp0", ",", "TIdX", ")", ";", "Value", "*", "Tmp1", "=", "Builder", ".", "CreateMul", "(", "TIdY", ",", "TCntZ", ")", ";", "Value", "*", "TID", "=", "Builder", ".", "CreateAdd", "(", "Tmp0", ",", "Tmp1", ")", ";", "TID", "=", "Builder", ".", "CreateAdd", "(", "TID", ",", "TIdZ", ")", ";", "std", "::", "vector", "<", "Value", "*", ">", "Indices", ";", "Indices", ".", "push_back", "(", "Constant", "::", "getNullValue", "(", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ")", ")", ";", "Indices", ".", "push_back", "(", "TID", ")", ";", "Value", "*", "Offset", "=", "Builder", ".", "CreateGEP", "(", "GVTy", ",", "GV", ",", "Indices", ")", ";", "I", ".", "mutateType", "(", "Offset", "->", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "Offset", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "Value", "*", ">", "::", "iterator", "i", "=", "WorkList", ".", "begin", "(", ")", ",", "e", "=", "WorkList", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "V", "=", "*", "i", ";", "CallInst", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ";", "if", "(", "!", "Call", ")", "{", "Type", "*", "EltTy", "=", "V", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "PointerType", "*", "NewTy", "=", "PointerType", "::", "get", "(", "EltTy", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";", "if", "(", "isa", "<", "AddrSpaceCastInst", ">", "(", "V", ")", ")", "continue", ";", "V", "->", "mutateType", "(", "NewTy", ")", ";", "continue", ";", "}", "IntrinsicInst", "*", "Intr", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Call", ")", ";", "if", "(", "!", "Intr", ")", "{", "std", "::", "vector", "<", "Type", "*", ">", "ArgTypes", ";", "for", "(", "unsigned", "ArgIdx", "=", "", ",", "ArgEnd", "=", "Call", "->", "getNumArgOperands", "(", ")", ";", "ArgIdx", "!=", "ArgEnd", ";", "++", "ArgIdx", ")", "{", "ArgTypes", ".", "push_back", "(", "Call", "->", "getArgOperand", "(", "ArgIdx", ")", "->", "getType", "(", ")", ")", ";", "}", "Function", "*", "F", "=", "Call", "->", "getCalledFunction", "(", ")", ";", "FunctionType", "*", "NewType", "=", "FunctionType", "::", "get", "(", "Call", "->", "getType", "(", ")", ",", "ArgTypes", ",", "F", "->", "isVarArg", "(", ")", ")", ";", "Constant", "*", "C", "=", "Mod", "->", "getOrInsertFunction", "(", "(", "F", "->", "getName", "(", ")", "+", "", ")", ".", "str", "(", ")", ",", "NewType", ",", "F", "->", "getAttributes", "(", ")", ")", ";", "Function", "*", "NewF", "=", "cast", "<", "Function", ">", "(", "C", ")", ";", "Call", "->", "setCalledFunction", "(", "NewF", ")", ";", "continue", ";", "}", "Builder", ".", "SetInsertPoint", "(", "Intr", ")", ";", "switch", "(", "Intr", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "{"], "ground_truth": ["MemCpyInst", "*", "MemCpy", "=", "cast", "<", "MemCpyInst", ">", "(", "Intr", ")", ";"], "File": "AMDGPUPromoteAlloca35", "Func": "visitAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44319, "Length": 475, "Cover_Rate": 0.4764292878635908} {"Template_token": ["", "return", "VectorType", "::", "get", "(", "ArrayTy", "->", "getArrayElementType", "(", ")", ",", "ArrayTy", "->", "getArrayNumElements", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca36", "Func": "arrayTypeToVecType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44320, "Length": 19, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "}", "}", "if", "(", "LocalMemAvailable", ">", "", ")", "{", "for", "(", "Module", "::", "global_iterator", "I", "=", "Mod", "->", "global_begin", "(", ")", ",", "E", "=", "Mod", "->", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "GlobalVariable", "*", "GV", "=", "I", ";", "PointerType", "*", "GVTy", "=", "GV", "->", "getType", "(", ")", ";", "if", "(", "GVTy", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "continue", ";"], "ground_truth": ["for", "(", "Value", "::", "use_iterator", "U", "=", "GV", "->", "use_begin", "(", ")", ",", "UE", "=", "GV", "->", "use_end", "(", ")", ";", "U", "!=", "UE", ";", "++", "U", ")", "{"], "File": "AMDGPUPromoteAlloca36", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44322, "Length": 97, "Cover_Rate": 0.34397163120567376} {"Template_token": ["", "if", "(", "GVTy", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "Value", "::", "use_iterator", "U", "=", "GV", "->", "use_begin", "(", ")", ",", "UE", "=", "GV", "->", "use_end", "(", ")", ";", "U", "!=", "UE", ";", "++", "U", ")", "{", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "*", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";"], "ground_truth": ["if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "LocalMemAvailable", "-=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "GVTy", "->", "getElementType", "(", ")", ")", ";"], "File": "AMDGPUPromoteAlloca36", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44323, "Length": 95, "Cover_Rate": 0.33687943262411346} {"Template_token": ["", "for", "(", "std", "::", "vector", "<", "Value", "*", ">", "::", "iterator", "i", "=", "WorkList", ".", "begin", "(", ")", ",", "e", "=", "WorkList", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "V", "=", "*", "i", ";", "CallInst", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ";", "if", "(", "!", "Call", ")", "{", "Type", "*", "EltTy", "=", "V", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "PointerType", "*", "NewTy", "=", "PointerType", "::", "get", "(", "EltTy", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";", "if", "(", "isa", "<", "AddrSpaceCastInst", ">", "(", "V", ")", ")", "continue", ";", "V", "->", "mutateType", "(", "NewTy", ")", ";", "continue", ";", "}", "IntrinsicInst", "*", "Intr", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Call", ")", ";", "if", "(", "!", "Intr", ")", "{", "std", "::", "vector", "<", "Type", "*", ">", "ArgTypes", ";", "for", "(", "unsigned", "ArgIdx", "=", "", ",", "ArgEnd", "=", "Call", "->", "getNumArgOperands", "(", ")", ";", "ArgIdx", "!=", "ArgEnd", ";", "++", "ArgIdx", ")", "{", "ArgTypes", ".", "push_back", "(", "Call", "->", "getArgOperand", "(", "ArgIdx", ")", "->", "getType", "(", ")", ")", ";", "}", "Function", "*", "F", "=", "Call", "->", "getCalledFunction", "(", ")", ";", "FunctionType", "*", "NewType", "=", "FunctionType", "::", "get", "(", "Call", "->", "getType", "(", ")", ",", "ArgTypes", ",", "F", "->", "isVarArg", "(", ")", ")", ";", "Constant", "*", "C", "=", "Mod", "->", "getOrInsertFunction", "(", "(", "F", "->", "getName", "(", ")", "+", "", ")", ".", "str", "(", ")", ",", "NewType", ",", "F", "->", "getAttributes", "(", ")", ")", ";", "Function", "*", "NewF", "=", "cast", "<", "Function", ">", "(", "C", ")", ";", "Call", "->", "setCalledFunction", "(", "NewF", ")", ";", "continue", ";", "}", "Builder", ".", "SetInsertPoint", "(", "Intr", ")", ";", "switch", "(", "Intr", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "{", "MemCpyInst", "*", "MemCpy", "=", "cast", "<", "MemCpyInst", ">", "(", "Intr", ")", ";", "Builder", ".", "CreateMemCpy", "(", "MemCpy", "->", "getRawDest", "(", ")", ",", "MemCpy", "->", "getRawSource", "(", ")", ",", "MemCpy", "->", "getLength", "(", ")", ",", "MemCpy", "->", "getAlignment", "(", ")", ",", "MemCpy", "->", "isVolatile", "(", ")", ")", ";", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "case", "", ":", "{", "MemSetInst", "*", "MemSet", "=", "cast", "<", "MemSetInst", ">", "(", "Intr", ")", ";", "Builder", ".", "CreateMemSet", "(", "MemSet", "->", "getRawDest", "(", ")", ",", "MemSet", "->", "getValue", "(", ")", ",", "MemSet", "->", "getLength", "(", ")", ",", "MemSet", "->", "getAlignment", "(", ")", ",", "MemSet", "->", "isVolatile", "(", ")", ")", ";", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "default", ":", "Intr", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca36", "Func": "visitAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44325, "Length": 429, "Cover_Rate": 0.4454828660436137} {"Template_token": ["", "}", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "return", "true", ";", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "return", "(", "", "->", "getPointerOperand", "(", ")", "==", "User", ")", "&&", "isa", "<", "GetElementPtrInst", ">", "(", "User", ")", "&&", "!", "", "->", "isVolatile", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca37", "Func": "canVectorizeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44326, "Length": 59, "Cover_Rate": 0.46825396825396826} {"Template_token": ["", "return", "true", ";", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "return", "(", "", "->", "getPointerOperand", "(", ")", "==", "User", ")", "&&", "isa", "<", "GetElementPtrInst", ">", "(", "User", ")", "&&", "!", "", "->", "isVolatile", "(", ")", ";", "}", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca37", "Func": "canVectorizeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44327, "Length": 55, "Cover_Rate": 0.4365079365079365} {"Template_token": ["", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "CurrentLocalMemUsage", "=", "", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", ".", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca37", "Func": "hasSufficientLocalMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44329, "Length": 173, "Cover_Rate": 0.43686868686868685} {"Template_token": ["", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ")", ";", "if", "(", "!", "Index", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "User", "*", "GEPUser", ":", "AllocaUser", "->", "users", "(", ")", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "GEPUser", ")", ",", "AllocaUser", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "GEPUser", ")", ";", "}", "}", "VectorType", "*", "VectorTy", "=", "arrayTypeToVecType", "(", "AllocaTy", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", ".", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUPromoteAlloca37", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44330, "Length": 245, "Cover_Rate": 0.44626593806921677} {"Template_token": ["", "Function", "*", "LocalSizeYFn", "=", "", "(", "Mod", ",", "", ")", ";", "Function", "*", "LocalSizeZFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "LocalSizeY", "=", "Builder", ".", "CreateCall", "(", "LocalSizeYFn", ",", "{", "}", ")", ";", "CallInst", "*", "LocalSizeZ", "=", "Builder", ".", "CreateCall", "(", "LocalSizeZFn", ",", "{", "}", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeY", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeZ", ")", ";", "return", "std", "::", "make_pair", "(", "LocalSizeY", ",", "LocalSizeZ", ")", ";", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "", ")", ";"], "ground_truth": ["Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";"], "File": "AMDGPUPromoteAlloca38", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44331, "Length": 157, "Cover_Rate": 0.41424802110817943} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "*", "TM", ",", "F", ")", ";", "if", "(", "!", "IsAMDHSA", ")", "{", "Function", "*", "LocalSizeYFn", "=", "", "(", "Mod", ",", "", ")", ";", "Function", "*", "LocalSizeZFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "LocalSizeY", "=", "Builder", ".", "CreateCall", "(", "LocalSizeYFn", ",", "{", "}", ")", ";", "CallInst", "*", "LocalSizeZ", "=", "Builder", ".", "CreateCall", "(", "LocalSizeZFn", ",", "{", "}", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeY", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeZ", ")", ";", "return", "std", "::", "make_pair", "(", "LocalSizeY", ",", "LocalSizeZ", ")", ";", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";"], "ground_truth": ["Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "I32Ty", ",", "CastDispatchPtr", ",", "", ")", ";"], "File": "AMDGPUPromoteAlloca38", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44332, "Length": 215, "Cover_Rate": 0.5672823218997362} {"Template_token": ["", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "AllocaUser", ")", ";", "if", "(", "!", "GEP", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "AllocaUser", ")", ",", "Alloca", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "AllocaUser", ")", ";", "continue", ";", "}", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ")", ";", "if", "(", "!", "Index", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "User", "*", "GEPUser", ":", "AllocaUser", "->", "users", "(", ")", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "GEPUser", ")", ",", "AllocaUser", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "GEPUser", ")", ";", "}", "}", "VectorType", "*", "VectorTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "AllocaTy", ")", ";", "if", "(", "!", "VectorTy", ")", "VectorTy", "=", "arrayTypeToVecType", "(", "cast", "<", "ArrayType", ">", "(", "AllocaTy", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "if", "(", "Inst", "->", "getType", "(", ")", "==", "AT", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}"], "ground_truth": ["case", "Instruction", "::", "Store", ":", "{"], "File": "AMDGPUPromoteAlloca38", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44334, "Length": 334, "Cover_Rate": 0.536115569823435} {"Template_token": ["", "return", "std", "::", "make_pair", "(", "LocalSizeY", ",", "LocalSizeZ", ")", ";", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", ".", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPZU", ",", "", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";", "LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";"], "ground_truth": ["ST", ".", "makeLIDRangeMetadata", "(", "LoadZU", ")", ";"], "File": "AMDGPUPromoteAlloca39", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44335, "Length": 213, "Cover_Rate": 0.5741239892183289} {"Template_token": ["", "", "IntrID", "=", "", "::", "not_intrinsic", ";", "switch", "(", "N", ")", "{", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "", ":", "", ";", "break", ";", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "", ":", "", ";", "break", ";", "case", "", ":", "IntrID", "=", "IsAMDGCN", "?", "", ":", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Function", "*", "WorkitemIdFn", "=", "", "(", "Mod", ",", "IntrID", ")", ";"], "ground_truth": ["CallInst", "*", "CI", "=", "Builder", ".", "CreateCall", "(", "WorkitemIdFn", ")", ";"], "File": "AMDGPUPromoteAlloca39", "Func": "getWorkitemID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44336, "Length": 81, "Cover_Rate": 0.54} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "}", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "CurrentLocalMemUsage", "=", "", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", ".", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{"], "ground_truth": ["unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";"], "File": "AMDGPUPromoteAlloca39", "Func": "hasSufficientLocalMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44338, "Length": 137, "Cover_Rate": 0.34595959595959597} {"Template_token": ["", "IsAMDGCN", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ";", "IsAMDHSA", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ";", "const", "CommonSubtarget", "&", "ST", "=", "CommonSubtarget", "::", "get", "(", "*", "TM", ",", "F", ")", ";", "if", "(", "!", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "return", "false", ";", "AS", "=", "", "(", "*", "F", ".", "getParent", "(", ")", ")", ";", "bool", "SufficientLDS", "=", "hasSufficientLocalMem", "(", "F", ")", ";", "bool", "Changed", "=", "false", ";", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "EntryBB", ".", "begin", "(", ")", ",", "E", "=", "EntryBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{"], "File": "AMDGPUPromoteAlloca39", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44339, "Length": 112, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "FunctionPass", "(", "ID", ")", ",", "TM", "(", "TM_", ")", ",", "Mod", "(", "nullptr", ")", ",", "MaxWorkGroupSizeRange", "(", "nullptr", ")", ",", "LocalMemAvailable", "(", "", ")", ",", "IsAMDGCN", "(", "false", ")", ",", "IsAMDHSA", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca3", "Func": "AMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44340, "Length": 36, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "FunctionPass", "(", "ID", ")", ",", "TM", "(", "TM_", ")", ",", "Mod", "(", "nullptr", ")", ",", "MaxWorkGroupSizeRange", "(", "nullptr", ")", ",", "LocalMemAvailable", "(", "", ")", ",", "IsAMDGCN", "(", "false", ")", ",", "IsAMDHSA", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca3", "Func": "AMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44341, "Length": 36, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "if", "(", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "User", ")", ")", "{", "if", "(", "!", "isCallPromotable", "(", "CI", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "User", ")", ";", "continue", ";", "}", "Instruction", "*", "UseInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "User", ")", ";", "if", "(", "UseInst", "&&", "UseInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "PtrToInt", ")", "return", "false", ";", "if", "(", "StoreInst", "*", "", "=", "dyn_cast_or_null", "<", "StoreInst", ">", "(", "UseInst", ")", ")", "{"], "ground_truth": ["if", "(", "", "->", "getPointerOperand", "(", ")", "!=", "Val", ")", "return", "false", ";"], "File": "AMDGPUPromoteAlloca3", "Func": "collectUsesWithPtrTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44342, "Length": 93, "Cover_Rate": 0.4170403587443946} {"Template_token": ["", "MaxWorkGroupSizeRange", "=", "MDB", ".", "createRange", "(", "APInt", "(", "", ",", "", ")", ",", "APInt", "(", "", ",", "", ")", ")", ";", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "IsAMDGCN", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ";"], "ground_truth": ["IsAMDHSA", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ";"], "File": "AMDGPUPromoteAlloca3", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44343, "Length": 56, "Cover_Rate": 0.6021505376344086} {"Template_token": ["", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "CallInst", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ";", "if", "(", "!", "Call", ")", "{", "Type", "*", "EltTy", "=", "V", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "PointerType", "*", "NewTy", "=", "PointerType", "::", "get", "(", "EltTy", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";", "if", "(", "isa", "<", "AddrSpaceCastInst", ">", "(", "V", ")", ")", "continue", ";", "V", "->", "mutateType", "(", "NewTy", ")", ";", "continue", ";", "}", "IntrinsicInst", "*", "Intr", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Call", ")", ";", "if", "(", "!", "Intr", ")", "{", "std", "::", "vector", "<", "Type", "*", ">", "ArgTypes", ";", "for", "(", "unsigned", "ArgIdx", "=", "", ",", "ArgEnd", "=", "Call", "->", "getNumArgOperands", "(", ")", ";", "ArgIdx", "!=", "ArgEnd", ";", "++", "ArgIdx", ")", "{", "ArgTypes", ".", "push_back", "(", "Call", "->", "getArgOperand", "(", "ArgIdx", ")", "->", "getType", "(", ")", ")", ";", "}", "Function", "*", "F", "=", "Call", "->", "getCalledFunction", "(", ")", ";", "FunctionType", "*", "NewType", "=", "FunctionType", "::", "get", "(", "Call", "->", "getType", "(", ")", ",", "ArgTypes", ",", "F", "->", "isVarArg", "(", ")", ")", ";", "Constant", "*", "C", "=", "Mod", "->", "getOrInsertFunction", "(", "(", "F", "->", "getName", "(", ")", "+", "", ")", ".", "str", "(", ")", ",", "NewType", ",", "F", "->", "getAttributes", "(", ")", ")", ";", "Function", "*", "NewF", "=", "cast", "<", "Function", ">", "(", "C", ")", ";", "Call", "->", "setCalledFunction", "(", "NewF", ")", ";", "continue", ";", "}", "Builder", ".", "SetInsertPoint", "(", "Intr", ")", ";", "switch", "(", "Intr", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "{", "MemCpyInst", "*", "MemCpy", "=", "cast", "<", "MemCpyInst", ">", "(", "Intr", ")", ";", "Builder", ".", "CreateMemCpy", "(", "MemCpy", "->", "getRawDest", "(", ")", ",", "MemCpy", "->", "getRawSource", "(", ")", ",", "MemCpy", "->", "getLength", "(", ")", ",", "MemCpy", "->", "getAlignment", "(", ")", ",", "MemCpy", "->", "isVolatile", "(", ")", ")", ";", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "case", "", ":", "{", "MemMoveInst", "*", "MemMove", "=", "cast", "<", "MemMoveInst", ">", "(", "Intr", ")", ";", "Builder", ".", "CreateMemMove", "(", "MemMove", "->", "getRawDest", "(", ")", ",", "MemMove", "->", "getRawSource", "(", ")", ",", "MemMove", "->", "getLength", "(", ")", ",", "MemMove", "->", "getAlignment", "(", ")", ",", "MemMove", "->", "isVolatile", "(", ")", ")", ";", "Intr", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["continue", ";"], "File": "AMDGPUPromoteAlloca3", "Func": "handleAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44344, "Length": 380, "Cover_Rate": 0.36259541984732824} {"Template_token": ["", "if", "(", "!", "CI", "->", "getCalledFunction", "(", ")", ")", "return", "false", ";", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "CI", ")", ";", "if", "(", "!", "II", ")", "return", "false", ";", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "AMDGPUPromoteAlloca3", "Func": "isCallPromotable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44345, "Length": 44, "Cover_Rate": 0.41904761904761906} {"Template_token": ["", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "CI", ")", ";", "if", "(", "!", "II", ")", "return", "false", ";", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUPromoteAlloca3", "Func": "isCallPromotable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44346, "Length": 38, "Cover_Rate": 0.3619047619047619} {"Template_token": ["", "return", "false", ";", "}", "}", "const", "Subtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "LocalMemAvailable", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemAvailable", "==", "", ")", "return", "false", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "Use", "&", "U", ":", "GV", ".", "uses", "(", ")", ")", "{", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "LocalMemAvailable", "-=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "}", "}", "LocalMemAvailable", "=", "std", "::", "max", "(", "", ",", "LocalMemAvailable", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "LocalMemAvailable", "<<", "", ")", ";"], "File": "AMDGPUPromoteAlloca3", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44347, "Length": 156, "Cover_Rate": 0.4984025559105431} {"Template_token": ["", "return", "false", ";", "}", "}", "const", "Subtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "LocalMemAvailable", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemAvailable", "==", "", ")", "return", "false", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "Use", "&", "U", ":", "GV", ".", "uses", "(", ")", ")", "{", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "LocalMemAvailable", "-=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "}", "}", "LocalMemAvailable", "=", "std", "::", "max", "(", "", ",", "LocalMemAvailable", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "LocalMemAvailable", "<<", "", ")", ";"], "ground_truth": ["BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";"], "File": "AMDGPUPromoteAlloca3", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44348, "Length": 167, "Cover_Rate": 0.5335463258785943} {"Template_token": ["", "if", "(", "!", "Index", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "User", "*", "GEPUser", ":", "AllocaUser", "->", "users", "(", ")", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "GEPUser", ")", ",", "AllocaUser", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "GEPUser", ")", ";", "}", "}", "VectorType", "*", "VectorTy", "=", "arrayTypeToVecType", "(", "AllocaTy", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Value", "*", "Ptr", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VectorTy", "->", "getPointerTo", "(", "", ")", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "Value", "*", "Ptr", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VectorTy", "->", "getPointerTo", "(", "", ")", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "Inst", "->", "getOperand", "(", "", ")", ",", "Index", ")", ";", "Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca3", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44349, "Length": 319, "Cover_Rate": 0.62426614481409} {"Template_token": ["", "if", "(", "std", "::", "find", "(", "WorkList", ".", "begin", "(", ")", ",", "WorkList", ".", "end", "(", ")", ",", "User", ")", "!=", "WorkList", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "User", ")", ")", "{", "WorkList", ".", "push_back", "(", "User", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca41", "Func": "collectUsesWithPtrTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44350, "Length": 50, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "std", "::", "map", "<", "GetElementPtrInst", "*", ",", "Value", "*", ">", "GEPVectorIdx", ";", "std", "::", "vector", "<", "Value", "*", ">", "WorkList", ";", "for", "(", "User", "*", "AllocaUser", ":", "Alloca", "->", "users", "(", ")", ")", "{", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "AllocaUser", ")", ";", "if", "(", "!", "GEP", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "AllocaUser", ")", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "AllocaUser", ")", ";", "continue", ";", "}", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ")", ";", "if", "(", "!", "Index", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "User", "*", "GEPUser", ":", "AllocaUser", "->", "users", "(", ")", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "GEPUser", ")", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "GEPUser", ")", ";", "}", "}", "VectorType", "*", "VectorTy", "=", "arrayTypeToVecType", "(", "AllocaTy", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "std", "::", "vector", "<", "Value", "*", ">", "::", "iterator", "I", "=", "WorkList", ".", "begin", "(", ")", ",", "E", "=", "WorkList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "*", "I", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Value", "*", "Ptr", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VectorTy", "->", "getPointerTo", "(", "", ")", ")", ";"], "ground_truth": ["Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";"], "File": "AMDGPUPromoteAlloca41", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44351, "Length": 308, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "if", "(", "UseInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "PtrToInt", ")", "return", "false", ";", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "LI", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "continue", ";", "}", "if", "(", "StoreInst", "*", "", "=", "dyn_cast", "<", "StoreInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "", "->", "getPointerOperand", "(", ")", "!=", "Val", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicRMWInst", "*", "RMW", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "RMW", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicCmpXchgInst", "*", "CAS", "=", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "CAS", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "if", "(", "ICmpInst", "*", "ICmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "UseInst", ")", ")", "{"], "ground_truth": ["if", "(", "!", "binaryOpIsDerivedFromSameAlloca", "(", "BaseAlloca", ",", "Val", ",", "ICmp", ",", "", ",", "", ")", ")", "return", "false", ";"], "File": "AMDGPUPromoteAlloca42", "Func": "collectUsesWithPtrTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44352, "Length": 174, "Cover_Rate": 0.37259100642398285} {"Template_token": ["", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", ".", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", ".", "PRIVATE_ADDRESS", ")", ";", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "Value", "*", "Ptr", "=", "", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "", "->", "getValueOperand", "(", ")", ",", "Index", ")", ";", "Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca43", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44355, "Length": 242, "Cover_Rate": 0.42680776014109345} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "FTy", "->", "getNumParams", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Type", "*", "ParamTy", "=", "FTy", "->", "getParamType", "(", "i", ")", ";", "if", "(", "ParamTy", "->", "isPointerTy", "(", ")", "&&", "ParamTy", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "LocalMemAvailable", "=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "break", ";", "}", "}", "if", "(", "LocalMemAvailable", ">", "", ")", "{", "for", "(", "Module", "::", "global_iterator", "I", "=", "Mod", "->", "global_begin", "(", ")", ",", "E", "=", "Mod", "->", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "GlobalVariable", "*", "GV", "=", "I", ";", "PointerType", "*", "GVTy", "=", "GV", "->", "getType", "(", ")", ";", "if", "(", "GVTy", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "Value", "::", "use_iterator", "U", "=", "GV", "->", "use_begin", "(", ")", ",", "UE", "=", "GV", "->", "use_end", "(", ")", ";", "U", "!=", "UE", ";", "++", "U", ")", "{", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "*", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "LocalMemAvailable", "-=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "GVTy", "->", "getElementType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca45", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44356, "Length": 219, "Cover_Rate": 0.7821428571428571} {"Template_token": ["", "if", "(", "", "->", "getPointerOperand", "(", ")", "!=", "Val", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicRMWInst", "*", "RMW", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "RMW", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicCmpXchgInst", "*", "CAS", "=", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "CAS", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "if", "(", "ICmpInst", "*", "ICmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "!", "binaryOpIsDerivedFromSameAlloca", "(", "BaseAlloca", ",", "Val", ",", "ICmp", ",", "", ",", "", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "ICmp", ")", ";", "}", "if", "(", "!", "User", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", ")", "continue", ";", "if", "(", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "!", "GEP", "->", "isInBounds", "(", ")", ")", "return", "false", ";", "}", "if", "(", "SelectInst", "*", "", "=", "dyn_cast", "<", "SelectInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "!", "binaryOpIsDerivedFromSameAlloca", "(", "BaseAlloca", ",", "Val", ",", "", ",", "", ",", "", ")", ")", "return", "false", ";", "}"], "ground_truth": ["if", "(", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "UseInst", ")", ")", "{"], "File": "AMDGPUPromoteAlloca47", "Func": "collectUsesWithPtrTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44357, "Length": 205, "Cover_Rate": 0.4617117117117117} {"Template_token": ["", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", ".", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPZU", ",", "", ")", ";"], "ground_truth": ["MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";"], "File": "AMDGPUPromoteAlloca48", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44358, "Length": 157, "Cover_Rate": 0.4460227272727273} {"Template_token": ["", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", ".", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPZU", ",", "", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";"], "ground_truth": ["LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";"], "File": "AMDGPUPromoteAlloca48", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44359, "Length": 128, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "Function", "*", "LocalSizeZFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "LocalSizeY", "=", "Builder", ".", "CreateCall", "(", "LocalSizeYFn", ",", "{", "}", ")", ";", "CallInst", "*", "LocalSizeZ", "=", "Builder", ".", "CreateCall", "(", "LocalSizeZFn", ",", "{", "}", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeY", ")", ";", "ST", ".", "makeLIDRangeMetadata", "(", "LocalSizeZ", ")", ";", "return", "std", "::", "make_pair", "(", "LocalSizeY", ",", "LocalSizeZ", ")", ";", "}", "assert", "(", "IsAMDGCN", ")", ";", "Function", "*", "DispatchPtrFn", "=", "", "(", "Mod", ",", "", ")", ";", "CallInst", "*", "DispatchPtr", "=", "Builder", ".", "CreateCall", "(", "DispatchPtrFn", ",", "{", "}", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NoAlias", ")", ";", "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "", ")", ";", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CastDispatchPtr", "=", "Builder", ".", "CreateBitCast", "(", "DispatchPtr", ",", "PointerType", "::", "get", "(", "I32Ty", ",", "AS", ".", "CONSTANT_ADDRESS", ")", ")", ";", "Value", "*", "GEPXY", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadXY", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPXY", ",", "", ")", ";", "Value", "*", "GEPZU", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "CastDispatchPtr", ",", "", ")", ";", "LoadInst", "*", "LoadZU", "=", "Builder", ".", "CreateAlignedLoad", "(", "GEPZU", ",", "", ")", ";", "MDNode", "*", "MD", "=", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "None", ")", ";", "LoadXY", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";", "LoadZU", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MD", ")", ";"], "ground_truth": ["ST", ".", "makeLIDRangeMetadata", "(", "LoadZU", ")", ";"], "File": "AMDGPUPromoteAlloca55", "Func": "getLocalSizeYZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44363, "Length": 266, "Cover_Rate": 0.7169811320754716} {"Template_token": ["", "IsAMDHSA", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ";", "const", "Subtarget", "&", "ST", "=", "Subtarget", "::", "get", "(", "*", "TM", ",", "F", ")", ";", "if", "(", "!", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "return", "false", ";", "AS", "=", "", "(", "*", "F", ".", "getParent", "(", ")", ")", ";", "bool", "SufficientLDS", "=", "hasSufficientLocalMem", "(", "F", ")", ";", "bool", "Changed", "=", "false", ";", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";", "for", "(", "auto", "I", "=", "EntryBB", ".", "begin", "(", ")", ",", "E", "=", "EntryBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "I", ")", ";", "++", "I", ";"], "ground_truth": ["if", "(", "AI", ")", "Changed", "|=", "handleAlloca", "(", "*", "AI", ",", "SufficientLDS", ")", ";"], "File": "AMDGPUPromoteAlloca55", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44365, "Length": 129, "Cover_Rate": 0.6201923076923077} {"Template_token": ["", "if", "(", "!", "GEP", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "AllocaUser", ")", ",", "Alloca", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "AllocaUser", ")", ";", "continue", ";", "}", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ")", ";", "if", "(", "!", "Index", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "User", "*", "GEPUser", ":", "AllocaUser", "->", "users", "(", ")", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "GEPUser", ")", ",", "AllocaUser", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "GEPUser", ")", ";", "}", "}", "VectorType", "*", "VectorTy", "=", "arrayTypeToVecType", "(", "AllocaTy", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "StoreInst", "*", "", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "Value", "*", "Ptr", "=", "", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "", "->", "getValueOperand", "(", ")", ",", "Index", ")", ";", "Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUPromoteAlloca56", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44367, "Length": 413, "Cover_Rate": 0.7322695035460993} {"Template_token": ["", "PromoteAlloca", "(", "const", "TargetMachine", "*", "TM_", "=", "nullptr", ")", ":"], "ground_truth": ["FunctionPass", "(", "ID", ")", ",", "TM", "(", "TM_", ")", ",", "Mod", "(", "nullptr", ")", ",", "LocalMemAvailable", "(", "", ")", "{"], "File": "AMDGPUPromoteAlloca5", "Func": "AMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44369, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "FunctionPass", "(", "ID", ")", ",", "TM", "(", "TM_", ")", ",", "Mod", "(", "nullptr", ")", ",", "LocalMemAvailable", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca5", "Func": "AMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44370, "Length": 21, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "}", "Instruction", "*", "UseInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "User", ")", ";", "if", "(", "UseInst", "&&", "UseInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "PtrToInt", ")", "return", "false", ";", "if", "(", "StoreInst", "*", "", "=", "dyn_cast_or_null", "<", "StoreInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "", "->", "getPointerOperand", "(", ")", "!=", "Val", ")", "return", "false", ";", "}", "else", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast_or_null", "<", "LoadInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "LI", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicRMWInst", "*", "RMW", "=", "dyn_cast_or_null", "<", "AtomicRMWInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "RMW", "->", "isVolatile", "(", ")", ")", "return", "false", ";"], "ground_truth": ["}", "else", "if", "(", "AtomicCmpXchgInst", "*", "CAS", "=", "dyn_cast_or_null", "<", "AtomicCmpXchgInst", ">", "(", "UseInst", ")", ")", "{"], "File": "AMDGPUPromoteAlloca5", "Func": "collectUsesWithPtrTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44371, "Length": 142, "Cover_Rate": 0.4896551724137931} {"Template_token": ["", "WorkList", ".", "push_back", "(", "User", ")", ";", "continue", ";", "}", "Instruction", "*", "UseInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "User", ")", ";", "if", "(", "UseInst", "&&", "UseInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "PtrToInt", ")", "return", "false", ";", "if", "(", "StoreInst", "*", "", "=", "dyn_cast_or_null", "<", "StoreInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "", "->", "getPointerOperand", "(", ")", "!=", "Val", ")", "return", "false", ";", "}", "else", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast_or_null", "<", "LoadInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "LI", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicRMWInst", "*", "RMW", "=", "dyn_cast_or_null", "<", "AtomicRMWInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "RMW", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicCmpXchgInst", "*", "CAS", "=", "dyn_cast_or_null", "<", "AtomicCmpXchgInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "CAS", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "if", "(", "!", "User", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", ")", "continue", ";", "WorkList", ".", "push_back", "(", "User", ")", ";", "if", "(", "!", "collectUsesWithPtrTypes", "(", "User", ",", "WorkList", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca5", "Func": "collectUsesWithPtrTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44372, "Length": 203, "Cover_Rate": 0.7} {"Template_token": ["", "bool", "PromoteAlloca", "::", "doInitialization", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["if", "(", "!", "TM", ")", "return", "false", ";"], "File": "AMDGPUPromoteAlloca5", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44373, "Length": 18, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "break", ";", "}", "}", "if", "(", "LocalMemAvailable", ">", "", ")", "{", "for", "(", "Module", "::", "global_iterator", "I", "=", "Mod", "->", "global_begin", "(", ")", ",", "E", "=", "Mod", "->", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "GlobalVariable", "*", "GV", "=", "&", "*", "I", ";", "PointerType", "*", "GVTy", "=", "GV", "->", "getType", "(", ")", ";", "if", "(", "GVTy", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "Value", "::", "use_iterator", "U", "=", "GV", "->", "use_begin", "(", ")", ",", "UE", "=", "GV", "->", "use_end", "(", ")", ";", "U", "!=", "UE", ";", "++", "U", ")", "{", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "*", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";"], "ground_truth": ["if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "LocalMemAvailable", "-=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "GVTy", "->", "getElementType", "(", ")", ")", ";"], "File": "AMDGPUPromoteAlloca5", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44375, "Length": 163, "Cover_Rate": 0.5344262295081967} {"Template_token": ["", "for", "(", "User", "*", "AllocaUser", ":", "Alloca", "->", "users", "(", ")", ")", "{", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "AllocaUser", ")", ";", "if", "(", "!", "GEP", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "AllocaUser", ")", ",", "Alloca", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "AllocaUser", ")", ";", "continue", ";", "}", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ")", ";", "if", "(", "!", "Index", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "User", "*", "GEPUser", ":", "AllocaUser", "->", "users", "(", ")", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "GEPUser", ")", ",", "AllocaUser", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "GEPUser", ")", ";", "}", "}", "VectorType", "*", "VectorTy", "=", "arrayTypeToVecType", "(", "AllocaTy", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "AllocaTy", "<<", "", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{"], "ground_truth": ["Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";"], "File": "AMDGPUPromoteAlloca8", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44377, "Length": 190, "Cover_Rate": 0.34111310592459604} {"Template_token": ["", "while", "(", "!", "PtrUsers", ".", "empty", "(", ")", ")", "{", "Instruction", "*", "U", "=", "dyn_cast", "<", "Instruction", ">", "(", "PtrUsers", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "U", ")", "continue", ";", "switch", "(", "U", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "{", "LoadInst", "*", "LD", "=", "cast", "<", "LoadInst", ">", "(", "U", ")", ";", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "LD", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "PT", "||", "(", "PT", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "FLAT_ADDRESS", "&&", "PT", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "GLOBAL_ADDRESS", "&&", "PT", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", ")", "||", "LD", "->", "getPointerOperand", "(", ")", "->", "stripInBoundsOffsets", "(", ")", "!=", "Ptr", ")", "break", ";", "const", "MemoryAccess", "*", "MA", "=", "MSSA", "->", "getWalker", "(", ")", "->", "getClobberingMemoryAccess", "(", "LD", ")", ";", "if", "(", "MSSA", "->", "isLiveOnEntryDef", "(", "MA", ")", ")", "Ptrs", ".", "push_back", "(", "LD", ")", ";", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "case", "Instruction", "::", "BitCast", ":", "if", "(", "U", "->", "getOperand", "(", "", ")", "->", "stripInBoundsOffsets", "(", ")", "==", "Ptr", ")", "PtrUsers", ".", "append", "(", "U", "->", "user_begin", "(", ")", ",", "U", "->", "user_end", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUPromoteKernelArguments1", "Func": "enqueueUsers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44378, "Length": 215, "Cover_Rate": 0.8884297520661157} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "MemorySSAWrapperPass", ">", "(", ")", ";"], "File": "AMDGPUPromoteKernelArguments1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44379, "Length": 19, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "AU", ".", "addRequired", "<", "MemorySSAWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteKernelArguments1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44380, "Length": 16, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "bool", "IsArg", "=", "isa", "<", "Argument", ">", "(", "Ptr", ")", ";", "IRBuilder", "<", ">", "B", "(", "IsArg", "?", "ArgCastInsertPt", ":", "&", "*", "std", "::", "next", "(", "cast", "<", "Instruction", ">", "(", "Ptr", ")", "->", "getIterator", "(", ")", ")", ")", ";", "PointerType", "*", "NewPT", "=", "PointerType", "::", "getWithSamePointeeType", "(", "PT", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "Value", "*", "Cast", "=", "B", ".", "CreateAddrSpaceCast", "(", "Ptr", ",", "NewPT", ",", "Twine", "(", "Ptr", "->", "getName", "(", ")", ",", "", ")", ")", ";", "Value", "*", "CastBack", "=", "B", ".", "CreateAddrSpaceCast", "(", "Cast", ",", "PT", ",", "Twine", "(", "Ptr", "->", "getName", "(", ")", ",", "", ")", ")", ";", "Ptr", "->", "replaceUsesWithIf", "(", "CastBack", ",", "[", "Cast", "]", "(", "Use", "&", "U", ")", "{", "return", "U", ".", "getUser", "(", ")", "!=", "Cast", ";", "}", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUPromoteKernelArguments1", "Func": "promotePointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44381, "Length": 133, "Cover_Rate": 0.7388888888888889} {"Template_token": ["", "bool", "PromoteKernelArguments", "::", "promotePointer", "(", "Value", "*", "Ptr", ")", "{", "enqueueUsers", "(", "Ptr", ")", ";", "PointerType", "*", "PT", "=", "cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", ";", "if", "(", "PT", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "FLAT_ADDRESS", ")", "return", "false", ";", "bool", "IsArg", "=", "isa", "<", "Argument", ">", "(", "Ptr", ")", ";", "IRBuilder", "<", ">", "B", "(", "IsArg", "?", "ArgCastInsertPt", ":", "&", "*", "std", "::", "next", "(", "cast", "<", "Instruction", ">", "(", "Ptr", ")", "->", "getIterator", "(", ")", ")", ")", ";", "PointerType", "*", "NewPT", "=", "PointerType", "::", "getWithSamePointeeType", "(", "PT", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "Value", "*", "Cast", "=", "B", ".", "CreateAddrSpaceCast", "(", "Ptr", ",", "NewPT", ",", "Twine", "(", "Ptr", "->", "getName", "(", ")", ",", "", ")", ")", ";", "Value", "*", "CastBack", "=", "B", ".", "CreateAddrSpaceCast", "(", "Cast", ",", "PT", ",", "Twine", "(", "Ptr", "->", "getName", "(", ")", ",", "", ")", ")", ";"], "ground_truth": ["Ptr", "->", "replaceUsesWithIf", "(", "CastBack", ",", "[", "Cast", "]", "(", "Use", "&", "U", ")", "{", "return", "U", ".", "getUser", "(", ")", "!=", "Cast", ";", "}", ")", ";"], "File": "AMDGPUPromoteKernelArguments1", "Func": "promotePointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44382, "Length": 176, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "PreservedAnalyses", "PA", ";", "PA", ".", "preserveSet", "<", "CFGAnalyses", ">", "(", ")", ";", "PA", ".", "preserve", "<", "MemorySSAAnalysis", ">", "(", ")", ";", "return", "PA", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteKernelArguments1", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44383, "Length": 25, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "bool", "PromoteKernelArguments", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{"], "ground_truth": ["MemorySSA", "&", "MSSA", "=", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";"], "File": "AMDGPUPromoteKernelArguments1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44384, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "PromoteKernelArguments", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteKernelArguments", "Func": "AMDGPUPromoteKernelArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44385, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "PromoteKernelArguments", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUPromoteKernelArguments", "Func": "AMDGPUPromoteKernelArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44386, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createPromoteKernelArgumentsPass", "(", ")", "{"], "ground_truth": ["return", "new", "PromoteKernelArguments", "(", ")", ";"], "File": "AMDGPUPromoteKernelArguments", "Func": "createAMDGPUPromoteKernelArgumentsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44387, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createPromoteKernelArgumentsPass", "(", ")", "{", "return", "new", "PromoteKernelArguments", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteKernelArguments", "Func": "createAMDGPUPromoteKernelArgumentsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44388, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "LD", "->", "getPointerOperand", "(", ")", "->", "stripInBoundsOffsets", "(", ")", "==", "Ptr", "&&", "!", "", "(", "LD", ",", "MSSA", ",", "AA", ")", ")", "Ptrs", ".", "push_back", "(", "LD", ")", ";", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "case", "Instruction", "::", "BitCast", ":", "if", "(", "U", "->", "getOperand", "(", "", ")", "->", "stripInBoundsOffsets", "(", ")", "==", "Ptr", ")", "PtrUsers", ".", "append", "(", "U", "->", "user_begin", "(", ")", ",", "U", "->", "user_end", "(", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteKernelArguments", "Func": "enqueueUsers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44389, "Length": 84, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "while", "(", "!", "PtrUsers", ".", "empty", "(", ")", ")", "{", "Instruction", "*", "U", "=", "dyn_cast", "<", "Instruction", ">", "(", "PtrUsers", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "U", ")", "continue", ";", "switch", "(", "U", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "{", "LoadInst", "*", "LD", "=", "cast", "<", "LoadInst", ">", "(", "U", ")", ";", "if", "(", "LD", "->", "getPointerOperand", "(", ")", "->", "stripInBoundsOffsets", "(", ")", "==", "Ptr", "&&", "!", "", "(", "LD", ",", "MSSA", ",", "AA", ")", ")", "Ptrs", ".", "push_back", "(", "LD", ")", ";", "break", ";", "}"], "ground_truth": ["case", "Instruction", "::", "GetElementPtr", ":"], "File": "AMDGPUPromoteKernelArguments", "Func": "enqueueUsers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44390, "Length": 103, "Cover_Rate": 0.5852272727272727} {"Template_token": ["", "AU", ".", "addRequired", "<", "MemorySSAWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "AMDGPUPromoteKernelArguments", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44391, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "LI", "->", "setMetadata", "(", "", ",", "MDNode", "::", "get", "(", "LI", "->", "getContext", "(", ")", ",", "{", "}", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteKernelArguments", "Func": "promoteLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44392, "Length": 25, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "IRBuilder", "<", ">", "B", "(", "LI", "?", "&", "*", "std", "::", "next", "(", "cast", "<", "Instruction", ">", "(", "Ptr", ")", "->", "getIterator", "(", ")", ")", ":", "ArgCastInsertPt", ")", ";", "PointerType", "*", "NewPT", "=", "PointerType", "::", "getWithSamePointeeType", "(", "PT", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "Value", "*", "Cast", "=", "B", ".", "CreateAddrSpaceCast", "(", "Ptr", ",", "NewPT", ",", "Twine", "(", "Ptr", "->", "getName", "(", ")", ",", "", ")", ")", ";", "Value", "*", "CastBack", "=", "B", ".", "CreateAddrSpaceCast", "(", "Cast", ",", "PT", ",", "Twine", "(", "Ptr", "->", "getName", "(", ")", ",", "", ")", ")", ";", "Ptr", "->", "replaceUsesWithIf", "(", "CastBack", ",", "[", "Cast", "]", "(", "Use", "&", "U", ")", "{", "return", "U", ".", "getUser", "(", ")", "!=", "Cast", ";", "}", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUPromoteKernelArguments", "Func": "promotePointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44393, "Length": 122, "Cover_Rate": 0.5147679324894515} {"Template_token": ["", "MemorySSA", "&", "MSSA", "=", "AM", ".", "getResult", "<", "MemorySSAAnalysis", ">", "(", "F", ")", ".", "getMSSA", "(", ")", ";", "AliasAnalysis", "&", "AA", "=", "AM", ".", "getResult", "<", "AAManager", ">", "(", "F", ")", ";", "if", "(", "PromoteKernelArguments", "(", ")", ".", "run", "(", "F", ",", "MSSA", ",", "AA", ")", ")", "{", "PreservedAnalyses", "PA", ";", "PA", ".", "preserveSet", "<", "CFGAnalyses", ">", "(", ")", ";", "PA", ".", "preserve", "<", "MemorySSAAnalysis", ">", "(", ")", ";", "return", "PA", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteKernelArguments", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44394, "Length": 73, "Cover_Rate": 0.7684210526315789} {"Template_token": ["", "MemorySSA", "&", "MSSA", "=", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";", "AliasAnalysis", "&", "AA", "=", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "return", "run", "(", "F", ",", "MSSA", ",", "AA", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteKernelArguments", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44395, "Length": 41, "Cover_Rate": 0.803921568627451} {"Template_token": ["", "bool", "PromoteKernelArguments", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{"], "ground_truth": ["MemorySSA", "&", "MSSA", "=", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";"], "File": "AMDGPUPromoteKernelArguments", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44396, "Length": 25, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "NewRoots", ".", "clear", "(", ")", ";", "for", "(", "auto", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "const", "FnProperties", "CalleeProps", "(", "*", "TM", ",", "F", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "CallBase", "*", ",", "Function", "*", ">", ",", "", ">", "ToReplace", ";", "SmallSet", "<", "CallBase", "*", ",", "", ">", "Visited", ";", "for", "(", "User", "*", "U", ":", "F", ".", "users", "(", ")", ")", "{", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "I", ")", "continue", ";", "CallBase", "*", "CI", "=", "dyn_cast", "<", "CallBase", ">", "(", "I", ")", ";", "if", "(", "!", "CI", "||", "CI", "->", "getCalledOperand", "(", ")", "!=", "&", "F", ")", "continue", ";", "Function", "*", "Caller", "=", "CI", "->", "getCaller", "(", ")", ";", "if", "(", "!", "Caller", "||", "!", "Visited", ".", "insert", "(", "CI", ")", ".", "second", ")", "continue", ";", "if", "(", "!", "Roots", ".", "count", "(", "Caller", ")", "&&", "!", "NewRoots", ".", "count", "(", "Caller", ")", ")", "continue", ";", "const", "FnProperties", "CallerProps", "(", "*", "TM", ",", "*", "Caller", ")", ";", "if", "(", "CalleeProps", "==", "CallerProps", ")", "{", "if", "(", "!", "Roots", ".", "count", "(", "&", "F", ")", ")", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "continue", ";", "}", "Function", "*", "NewF", "=", "findFunction", "(", "CallerProps", ",", "&", "F", ")", ";", "if", "(", "!", "NewF", ")", "{", "const", "FnProperties", "NewProps", "=", "CalleeProps", ".", "adjustToCaller", "(", "CallerProps", ")", ";", "if", "(", "!", "AllowClone", ")", "{", "setFeatures", "(", "F", ",", "NewProps", ".", "Features", ")", ";", "setAttributes", "(", "F", ",", "NewProps", ".", "Attributes", ")", ";", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "NewF", "=", "cloneWithProperties", "(", "F", ",", "NewProps", ")", ";", "Clones", ".", "push_back", "(", "Clone", "(", "CallerProps", ",", "&", "F", ",", "NewF", ")", ")", ";", "NewRoots", ".", "insert", "(", "NewF", ")", ";", "}", "ToReplace", ".", "push_back", "(", "std", "::", "make_pair", "(", "CI", ",", "NewF", ")", ")", ";", "Replaced", ".", "insert", "(", "&", "F", ")", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "AMDGPUPropagateAttributes10", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44397, "Length": 338, "Cover_Rate": 0.6773547094188377} {"Template_token": ["", "TM", "=", "&", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "}", "if", "(", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "PropagateAttributes", "(", "TM", ",", "false", ")", ".", "process", "(", "F", ")", ";"], "File": "AMDGPUPropagateAttributes10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44398, "Length": 41, "Cover_Rate": 0.5189873417721519} {"Template_token": ["", "bool", "PropagateAttributesEarly", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", ")", "{"], "ground_truth": ["auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";"], "File": "AMDGPUPropagateAttributes10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44399, "Length": 27, "Cover_Rate": 0.34177215189873417} {"Template_token": ["", "Function", "*", "NewF", "=", "CloneFunction", "(", "&", "F", ",", "dummy", ")", ";", "setFeatures", "(", "*", "NewF", ",", "NewFeatures", ")", ";", "if", "(", "F", ".", "hasName", "(", ")", ")", "{", "std", "::", "string", "NewName", "=", "NewF", "->", "getName", "(", ")", ";", "NewF", "->", "takeName", "(", "&", "F", ")", ";", "F", ".", "setName", "(", "NewName", ")", ";", "F", ".", "setVisibility", "(", "GlobalValue", "::", "DefaultVisibility", ")", ";", "F", ".", "setLinkage", "(", "GlobalValue", "::", "InternalLinkage", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes12", "Func": "cloneWithFeatures", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44402, "Length": 74, "Cover_Rate": 0.6491228070175439} {"Template_token": ["", "setFeatures", "(", "*", "NewF", ",", "NewFeatures", ")", ";", "if", "(", "F", ".", "hasName", "(", ")", ")", "{", "std", "::", "string", "NewName", "=", "NewF", "->", "getName", "(", ")", ";"], "ground_truth": ["NewF", "->", "takeName", "(", "&", "F", ")", ";"], "File": "AMDGPUPropagateAttributes12", "Func": "cloneWithFeatures", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44403, "Length": 36, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "Function", "*", "PropagateAttributes", "::", "findFunction", "(", "const", "FeatureBitset", "&", "FeaturesNeeded", ",", "Function", "*", "OrigF", ")", "{", "for", "(", "Clone", "&", "C", ":", "Clones", ")", "if", "(", "C", ".", "OrigF", "==", "OrigF", "&&", "FeaturesNeeded", "==", "C", ".", "FeatureMask", ")", "return", "C", ".", "NewF", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUPropagateAttributes12", "Func": "findFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44404, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "for", "(", "Clone", "&", "C", ":", "Clones", ")", "if", "(", "C", ".", "OrigF", "==", "OrigF", "&&", "FeaturesNeeded", "==", "C", ".", "FeatureMask", ")", "return", "C", ".", "NewF", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes12", "Func": "findFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44405, "Length": 31, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "}", "Function", "*", "NewF", "=", "findFunction", "(", "CallerBits", ",", "&", "F", ")", ";", "if", "(", "!", "NewF", ")", "{", "FeatureBitset", "NewFeatures", "(", "(", "CalleeBits", "&", "~", "TargetFeatures", ")", "|", "CallerBits", ")", ";", "if", "(", "!", "AllowClone", ")", "{", "setFeatures", "(", "F", ",", "NewFeatures", ")", ";", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "NewF", "=", "cloneWithFeatures", "(", "F", ",", "NewFeatures", ")", ";", "Clones", ".", "push_back", "(", "Clone", "(", "CallerBits", ",", "&", "F", ",", "NewF", ")", ")", ";", "NewRoots", ".", "insert", "(", "NewF", ")", ";", "}", "ToReplace", ".", "push_back", "(", "std", "::", "make_pair", "(", "CI", ",", "NewF", ")", ")", ";", "Replaced", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "}", "while", "(", "!", "ToReplace", ".", "empty", "(", ")", ")", "{", "auto", "R", "=", "ToReplace", ".", "pop_back_val", "(", ")", ";", "R", ".", "first", "->", "setCalledFunction", "(", "R", ".", "second", ")", ";", "}", "}", "}", "while", "(", "!", "NewRoots", ".", "empty", "(", ")", ")", ";"], "ground_truth": ["for", "(", "Function", "*", "F", ":", "Replaced", ")", "{"], "File": "AMDGPUPropagateAttributes12", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44406, "Length": 171, "Cover_Rate": 0.3669527896995708} {"Template_token": ["", "if", "(", "CallerBits", "==", "(", "CalleeBits", "&", "TargetFeatures", ")", ")", "{", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "continue", ";", "}", "Function", "*", "NewF", "=", "findFunction", "(", "CallerBits", ",", "&", "F", ")", ";", "if", "(", "!", "NewF", ")", "{", "FeatureBitset", "NewFeatures", "(", "(", "CalleeBits", "&", "~", "TargetFeatures", ")", "|", "CallerBits", ")", ";", "if", "(", "!", "AllowClone", ")", "{", "setFeatures", "(", "F", ",", "NewFeatures", ")", ";", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "NewF", "=", "cloneWithFeatures", "(", "F", ",", "NewFeatures", ")", ";", "Clones", ".", "push_back", "(", "Clone", "(", "CallerBits", ",", "&", "F", ",", "NewF", ")", ")", ";", "NewRoots", ".", "insert", "(", "NewF", ")", ";", "}", "ToReplace", ".", "push_back", "(", "std", "::", "make_pair", "(", "CI", ",", "NewF", ")", ")", ";", "Replaced", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "}", "while", "(", "!", "ToReplace", ".", "empty", "(", ")", ")", "{", "auto", "R", "=", "ToReplace", ".", "pop_back_val", "(", ")", ";", "R", ".", "first", "->", "setCalledFunction", "(", "R", ".", "second", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes12", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44407, "Length": 172, "Cover_Rate": 0.36909871244635195} {"Template_token": ["", "bool", "PropagateAttributesEarly", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", "||", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "PropagateAttributes", "(", "TM", ",", "false", ")", ".", "process", "(", "F", ")", ";"], "File": "AMDGPUPropagateAttributes12", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44408, "Length": 41, "Cover_Rate": 0.9318181818181818} {"Template_token": ["", "bool", "PropagateAttributesEarly", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", "||", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "PropagateAttributes", "(", "TM", ",", "false", ")", ".", "process", "(", "F", ")", ";"], "File": "AMDGPUPropagateAttributes12", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44409, "Length": 41, "Cover_Rate": 0.9318181818181818} {"Template_token": ["", "if", "(", "!", "TM", ")", "return", "false", ";"], "ground_truth": ["return", "PropagateAttributes", "(", "TM", ",", "true", ")", ".", "process", "(", "M", ")", ";"], "File": "AMDGPUPropagateAttributes12", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44410, "Length": 21, "Cover_Rate": 0.65625} {"Template_token": ["", "return", "PropagateAttributes", "(", "TM", ",", "true", ")", ".", "process", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes12", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44411, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "return", "PropagateAttributes", "(", "&", "TM", ",", "true", ")", ".", "process", "(", "M", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses", "::", "all", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes1", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44412, "Length": 27, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "return", "PropagateAttributes", "(", "&", "TM", ",", "true", ")", ".", "process", "(", "M", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses", "::", "all", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes1", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44413, "Length": 27, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "Roots", ".", "insert", "(", "NewRoots", ".", "begin", "(", ")", ",", "NewRoots", ".", "end", "(", ")", ")", ";", "NewRoots", ".", "clear", "(", ")", ";", "for", "(", "auto", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "const", "FnProperties", "CalleeProps", "(", "*", "TM", ",", "F", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "CallBase", "*", ",", "Function", "*", ">", ",", "", ">", "ToReplace", ";", "SmallSet", "<", "CallBase", "*", ",", "", ">", "Visited", ";", "for", "(", "User", "*", "U", ":", "F", ".", "users", "(", ")", ")", "{", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "I", ")", "continue", ";", "CallBase", "*", "CI", "=", "dyn_cast", "<", "CallBase", ">", "(", "I", ")", ";", "if", "(", "!", "CI", "||", "CI", "->", "getCalledOperand", "(", ")", "!=", "&", "F", ")", "continue", ";", "Function", "*", "Caller", "=", "CI", "->", "getCaller", "(", ")", ";", "if", "(", "!", "Caller", "||", "!", "Visited", ".", "insert", "(", "CI", ")", ".", "second", ")", "continue", ";", "if", "(", "!", "Roots", ".", "count", "(", "Caller", ")", "&&", "!", "NewRoots", ".", "count", "(", "Caller", ")", ")", "continue", ";", "const", "FnProperties", "CallerProps", "(", "*", "TM", ",", "*", "Caller", ")", ";", "if", "(", "CalleeProps", "==", "CallerProps", ")", "{", "if", "(", "!", "Roots", ".", "count", "(", "&", "F", ")", ")", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "continue", ";", "}", "Function", "*", "NewF", "=", "findFunction", "(", "CallerProps", ",", "&", "F", ")", ";", "if", "(", "!", "NewF", ")", "{", "const", "FnProperties", "NewProps", "=", "CalleeProps", ".", "adjustToCaller", "(", "CallerProps", ")", ";", "if", "(", "!", "AllowClone", ")", "{", "setFeatures", "(", "F", ",", "NewProps", ".", "Features", ")", ";", "setAttributes", "(", "F", ",", "NewProps", ".", "Attributes", ")", ";", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "NewF", "=", "cloneWithProperties", "(", "F", ",", "NewProps", ")", ";", "Clones", ".", "push_back", "(", "Clone", "(", "CallerProps", ",", "&", "F", ",", "NewF", ")", ")", ";", "NewRoots", ".", "insert", "(", "NewF", ")", ";", "}", "ToReplace", ".", "push_back", "(", "std", "::", "make_pair", "(", "CI", ",", "NewF", ")", ")", ";", "Replaced", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["while", "(", "!", "ToReplace", ".", "empty", "(", ")", ")", "{"], "File": "AMDGPUPropagateAttributes4", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44414, "Length": 366, "Cover_Rate": 0.732} {"Template_token": ["", "setFeatures", "(", "*", "NewF", ",", "NewFeatures", ")", ";", "if", "(", "F", ".", "hasName", "(", ")", ")", "{", "std", "::", "string", "NewName", "=", "std", "::", "string", "(", "NewF", "->", "getName", "(", ")", ")", ";", "NewF", "->", "takeName", "(", "&", "F", ")", ";"], "ground_truth": ["F", ".", "setName", "(", "NewName", ")", ";"], "File": "AMDGPUPropagateAttributes6", "Func": "cloneWithFeatures", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44415, "Length": 48, "Cover_Rate": 0.40336134453781514} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "ValueToValueMapTy", "dummy", ";", "Function", "*", "NewF", "=", "CloneFunction", "(", "&", "F", ",", "dummy", ")", ";", "setFeatures", "(", "*", "NewF", ",", "NewFeatures", ")", ";"], "ground_truth": ["if", "(", "F", ".", "hasName", "(", ")", ")", "{"], "File": "AMDGPUPropagateAttributes6", "Func": "cloneWithFeatures", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44416, "Length": 49, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "FnProperties", "adjustToCaller", "(", "const", "FnProperties", "&", "CallerProps", ")", "const", "{"], "ground_truth": ["FnProperties", "New", "(", "(", "Features", "&", "~", "TargetFeatures", ")", "|", "CallerProps", ".", "Features", ")", ";"], "File": "AMDGPUPropagateAttributes", "Func": "adjustToCaller", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44417, "Length": 25, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "FnProperties", "adjustToCaller", "(", "const", "FnProperties", "&", "CallerProps", ")", "const", "{"], "ground_truth": ["FnProperties", "New", "(", "(", "Features", "&", "~", "TargetFeatures", ")", "|", "CallerProps", ".", "Features", ")", ";"], "File": "AMDGPUPropagateAttributes", "Func": "adjustToCaller", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44418, "Length": 25, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "PropagateAttributes", "(", "const", "TargetMachine", "*", "TM", ",", "bool", "AllowClone", ")", ":"], "ground_truth": ["TM", "(", "TM", ")", ",", "AllowClone", "(", "AllowClone", ")", "{"], "File": "AMDGPUPropagateAttributes", "Func": "AMDGPUPropagateAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44419, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "PropagateAttributesEarly", "(", "const", "TargetMachine", "*", "TM", "=", "nullptr", ")", ":"], "ground_truth": ["FunctionPass", "(", "ID", ")", ",", "TM", "(", "TM", ")", "{"], "File": "AMDGPUPropagateAttributes", "Func": "AMDGPUPropagateAttributesEarly", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44422, "Length": 20, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "PropagateAttributesLate", "(", "const", "TargetMachine", "*", "TM", "=", "nullptr", ")", ":", "ModulePass", "(", "ID", ")", ",", "TM", "(", "TM", ")", "{", "initializePropagateAttributesLatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes", "Func": "AMDGPUPropagateAttributesLate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44423, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "Clone", "(", "const", "FnProperties", "&", "Props", ",", "Function", "*", "OrigF", ",", "Function", "*", "NewF", ")", ":"], "ground_truth": ["Properties", "(", "Props", ")", ",", "OrigF", "(", "OrigF", ")", ",", "NewF", "(", "NewF", ")", "{"], "File": "AMDGPUPropagateAttributes", "Func": "Clone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44426, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "NewF", "->", "setLinkage", "(", "GlobalValue", "::", "InternalLinkage", ")", ";", "if", "(", "F", ".", "hasName", "(", ")", "&&", "F", ".", "hasLocalLinkage", "(", ")", ")", "{", "std", "::", "string", "NewName", "=", "std", "::", "string", "(", "NewF", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["NewF", "->", "takeName", "(", "&", "F", ")", ";"], "File": "AMDGPUPropagateAttributes", "Func": "cloneWithProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44427, "Length": 48, "Cover_Rate": 0.35036496350364965} {"Template_token": ["", "setAttributes", "(", "*", "NewF", ",", "NewProps", ".", "Attributes", ")", ";", "NewF", "->", "setVisibility", "(", "GlobalValue", "::", "DefaultVisibility", ")", ";", "NewF", "->", "setLinkage", "(", "GlobalValue", "::", "InternalLinkage", ")", ";", "if", "(", "F", ".", "hasName", "(", ")", "&&", "F", ".", "hasLocalLinkage", "(", ")", ")", "{"], "ground_truth": ["std", "::", "string", "NewName", "=", "std", "::", "string", "(", "NewF", "->", "getName", "(", ")", ")", ";"], "File": "AMDGPUPropagateAttributes", "Func": "cloneWithProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44428, "Length": 59, "Cover_Rate": 0.4306569343065693} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createPropagateAttributesLatePass", "(", "const", "TargetMachine", "*", "TM", ")", "{", "return", "new", "PropagateAttributesLate", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes", "Func": "createAMDGPUPropagateAttributesLatePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44431, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createPropagateAttributesLatePass", "(", "const", "TargetMachine", "*", "TM", ")", "{", "return", "new", "PropagateAttributesLate", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes", "Func": "createAMDGPUPropagateAttributesLatePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44432, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "Function", "*", "PropagateAttributes", "::", "findFunction", "(", "const", "FnProperties", "&", "PropsNeeded", ",", "Function", "*", "OrigF", ")", "{", "for", "(", "Clone", "&", "C", ":", "Clones", ")", "if", "(", "C", ".", "OrigF", "==", "OrigF", "&&", "PropsNeeded", "==", "C", ".", "Properties", ")", "return", "C", ".", "NewF", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes", "Func": "findFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44433, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "Features", "=", "TM", ".", "getSubtargetImpl", "(", "F", ")", "->", "getFeatureBits", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumAttr", ";", "++", "I", ")", "if", "(", "F", ".", "hasFnAttribute", "(", "AttributeNames", "[", "I", "]", ")", ")", "Attributes", "[", "I", "]", "=", "F", ".", "getFnAttribute", "(", "AttributeNames", "[", "I", "]", ")", ";"], "File": "AMDGPUPropagateAttributes", "Func": "FnProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44435, "Length": 54, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "Features", "=", "TM", ".", "getSubtargetImpl", "(", "F", ")", "->", "getFeatureBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumAttr", ";", "++", "I", ")", "if", "(", "F", ".", "hasFnAttribute", "(", "AttributeNames", "[", "I", "]", ")", ")", "Attributes", "[", "I", "]", "=", "F", ".", "getFnAttribute", "(", "AttributeNames", "[", "I", "]", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes", "Func": "FnProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44436, "Length": 55, "Cover_Rate": 0.7971014492753623} {"Template_token": ["", "if", "(", "Features", "[", "KV", ".", "Value", "]", ")", "Ret", "+=", "(", "StringRef", "(", "", ")", "+", "KV", ".", "Key", "+", "", ")", ".", "str", "(", ")", ";", "else", "if", "(", "TargetFeatures", "[", "KV", ".", "Value", "]", ")", "Ret", "+=", "(", "StringRef", "(", "", ")", "+", "KV", ".", "Key", "+", "", ")", ".", "str", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes", "Func": "getFeatureString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44437, "Length": 58, "Cover_Rate": 0.5979381443298969} {"Template_token": ["", "const", "FnProperties", "CalleeProps", "(", "*", "TM", ",", "F", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "CallBase", "*", ",", "Function", "*", ">", ",", "", ">", "ToReplace", ";", "SmallSet", "<", "CallBase", "*", ",", "", ">", "Visited", ";", "for", "(", "User", "*", "U", ":", "F", ".", "users", "(", ")", ")", "{", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "I", ")", "continue", ";", "CallBase", "*", "CI", "=", "dyn_cast", "<", "CallBase", ">", "(", "I", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "Function", "*", "Caller", "=", "CI", "->", "getCaller", "(", ")", ";", "if", "(", "!", "Caller", "||", "!", "Visited", ".", "insert", "(", "CI", ")", ".", "second", ")", "continue", ";", "if", "(", "!", "Roots", ".", "count", "(", "Caller", ")", "&&", "!", "NewRoots", ".", "count", "(", "Caller", ")", ")", "continue", ";", "const", "FnProperties", "CallerProps", "(", "*", "TM", ",", "*", "Caller", ")", ";", "if", "(", "CalleeProps", "==", "CallerProps", ")", "{", "if", "(", "!", "Roots", ".", "count", "(", "&", "F", ")", ")", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "continue", ";", "}", "Function", "*", "NewF", "=", "findFunction", "(", "CallerProps", ",", "&", "F", ")", ";", "if", "(", "!", "NewF", ")", "{", "const", "FnProperties", "NewProps", "=", "CalleeProps", ".", "adjustToCaller", "(", "CallerProps", ")", ";", "if", "(", "!", "AllowClone", ")", "{", "setFeatures", "(", "F", ",", "NewProps", ".", "Features", ")", ";", "setAttributes", "(", "F", ",", "NewProps", ".", "Attributes", ")", ";", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44438, "Length": 242, "Cover_Rate": 0.49287169042769857} {"Template_token": ["", "SmallVector", "<", "std", "::", "pair", "<", "CallBase", "*", ",", "Function", "*", ">", ",", "", ">", "ToReplace", ";", "SmallSet", "<", "CallBase", "*", ",", "", ">", "Visited", ";", "for", "(", "User", "*", "U", ":", "F", ".", "users", "(", ")", ")", "{", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "I", ")", "continue", ";", "CallBase", "*", "CI", "=", "dyn_cast", "<", "CallBase", ">", "(", "I", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "Function", "*", "Caller", "=", "CI", "->", "getCaller", "(", ")", ";", "if", "(", "!", "Caller", "||", "!", "Visited", ".", "insert", "(", "CI", ")", ".", "second", ")", "continue", ";", "if", "(", "!", "Roots", ".", "count", "(", "Caller", ")", "&&", "!", "NewRoots", ".", "count", "(", "Caller", ")", ")", "continue", ";", "const", "FnProperties", "CallerProps", "(", "*", "TM", ",", "*", "Caller", ")", ";", "if", "(", "CalleeProps", "==", "CallerProps", ")", "{", "if", "(", "!", "Roots", ".", "count", "(", "&", "F", ")", ")", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "continue", ";", "}", "Function", "*", "NewF", "=", "findFunction", "(", "CallerProps", ",", "&", "F", ")", ";", "if", "(", "!", "NewF", ")", "{", "const", "FnProperties", "NewProps", "=", "CalleeProps", ".", "adjustToCaller", "(", "CallerProps", ")", ";", "if", "(", "!", "AllowClone", ")", "{", "setFeatures", "(", "F", ",", "NewProps", ".", "Features", ")", ";", "setAttributes", "(", "F", ",", "NewProps", ".", "Attributes", ")", ";", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "NewF", "=", "cloneWithProperties", "(", "F", ",", "NewProps", ")", ";", "Clones", ".", "push_back", "(", "Clone", "(", "CallerProps", ",", "&", "F", ",", "NewF", ")", ")", ";", "NewRoots", ".", "insert", "(", "NewF", ")", ";", "}", "ToReplace", ".", "push_back", "(", "std", "::", "make_pair", "(", "CI", ",", "NewF", ")", ")", ";", "Replaced", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "}", "while", "(", "!", "ToReplace", ".", "empty", "(", ")", ")", "{", "auto", "R", "=", "ToReplace", ".", "pop_back_val", "(", ")", ";", "R", ".", "first", "->", "setCalledFunction", "(", "R", ".", "second", ")", ";", "}", "}", "}", "while", "(", "!", "NewRoots", ".", "empty", "(", ")", ")", ";", "for", "(", "Function", "*", "F", ":", "Replaced", ")", "{", "if", "(", "F", "->", "use_empty", "(", ")", ")", "F", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44439, "Length": 358, "Cover_Rate": 0.7291242362525459} {"Template_token": ["", "}", "if", "(", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "PropagateAttributes", "(", "TM", ",", "false", ")", ".", "process", "(", "F", ")", ";"], "File": "AMDGPUPropagateAttributes", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44440, "Length": 29, "Cover_Rate": 0.3670886075949367} {"Template_token": ["", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";"], "ground_truth": ["if", "(", "!", "TPC", ")", "return", "false", ";"], "File": "AMDGPUPropagateAttributes", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44441, "Length": 19, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumAttr", ";", "++", "I", ")", "{", "F", ".", "removeFnAttr", "(", "AttributeNames", "[", "I", "]", ")", ";", "if", "(", "NewAttrs", "[", "I", "]", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\t'", "<<", "NewAttrs", "[", "I", "]", "->", "getAsString", "(", ")", "<<", "'\\n'", ")", ";"], "File": "AMDGPUPropagateAttributes", "Func": "setAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44442, "Length": 53, "Cover_Rate": 0.5145631067961165} {"Template_token": ["", "void", "PropagateAttributes", "::", "setFeatures", "(", "Function", "&", "F", ",", "const", "FeatureBitset", "&", "NewFeatures", ")", "{", "std", "::", "string", "NewFeatureStr", "=", "getFeatureString", "(", "NewFeatures", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getFeatureString", "(", "NewFeatures", "&", "TargetFeatures", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["F", ".", "removeFnAttr", "(", "", ")", ";"], "File": "AMDGPUPropagateAttributes", "Func": "setFeatures", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44443, "Length": 58, "Cover_Rate": 0.8529411764705882} {"Template_token": ["", "RegBankCombinerInfo", "(", "bool", "EnableOpt", ",", "bool", "OptSize", ",", "bool", "MinSize", ",", "const", "LegalizerInfo", "*", "LI", ",", "GISelKnownBits", "*", "KB", ",", "MachineDominatorTree", "*", "MDT", ")", ":", "CombinerInfo", "(", "false", ",", "true", ",", "LI", ",", "EnableOpt", ",", "OptSize", ",", "MinSize", ")", ",", "KB", "(", "KB", ")", ",", "MDT", "(", "MDT", ")", "{", "if", "(", "!", "Generated", ".", "parseCommandLineOption", "(", ")", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner1", "Func": "AMDGPURegBankCombinerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44445, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "RegBankCombinerInfo", "(", "bool", "EnableOpt", ",", "bool", "OptSize", ",", "bool", "MinSize", ",", "const", "LegalizerInfo", "*", "LI", ",", "GISelKnownBits", "*", "KB", ",", "MachineDominatorTree", "*", "MDT", ")", ":", "CombinerInfo", "(", "false", ",", "true", ",", "LI", ",", "EnableOpt", ",", "OptSize", ",", "MinSize", ")", ",", "KB", "(", "KB", ")", ",", "MDT", "(", "MDT", ")", "{"], "ground_truth": ["if", "(", "!", "Generated", ".", "parseCommandLineOption", "(", ")", ")", "report_fatal_error", "(", "", ")", ";"], "File": "AMDGPURegBankCombiner1", "Func": "AMDGPURegBankCombinerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44446, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner1", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44447, "Length": 22, "Cover_Rate": 0.41509433962264153} {"Template_token": ["", "RegBankCombinerHelperState", "(", "CombinerHelper", "&", "Helper", ",", "RegBankCombinerHelper", "&", "RegBankHelper", ")", ":", "Helper", "(", "Helper", ")", ",", "RegBankHelper", "(", "RegBankHelper", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner4", "Func": "AMDGPURegBankCombinerHelperState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44450, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "RegBankCombinerHelperState", "(", "CombinerHelper", "&", "Helper", ",", "RegBankCombinerHelper", "&", "RegBankHelper", ")", ":", "Helper", "(", "Helper", ")", ",", "RegBankHelper", "(", "RegBankHelper", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner4", "Func": "AMDGPURegBankCombinerHelperState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44451, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "B", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "B", ".", "buildInstr", "(", "MatchInfo", ".", "Opc", ",", "{", "MI", ".", "getOperand", "(", "", ")", "}", ",", "{", "MatchInfo", ".", "Val0", ",", "MatchInfo", ".", "Val1", ",", "MatchInfo", ".", "Val2", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPURegBankCombiner4", "Func": "applyMed3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44452, "Length": 51, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "void", "RegBankCombinerHelper", "::", "applyMed3", "(", "MachineInstr", "&", "MI", ",", "Med3MatchInfo", "&", "MatchInfo", ")", "{", "B", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "MatchInfo", ".", "Opc", ",", "{", "MI", ".", "getOperand", "(", "", ")", "}", ",", "{", "MatchInfo", ".", "Val0", ",", "MatchInfo", ".", "Val1", ",", "MatchInfo", ".", "Val2", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";"], "File": "AMDGPURegBankCombiner4", "Func": "applyMed3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44453, "Length": 59, "Cover_Rate": 0.8939393939393939} {"Template_token": ["", "return", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner4", "Func": "isVgprRegBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44454, "Length": 19, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "return", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner4", "Func": "isVgprRegBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44455, "Length": 19, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "bool", "RegBankCombinerHelper", "::", "matchIntMinMaxToMed3", "(", "MachineInstr", "&", "MI", ",", "Med3MatchInfo", "&", "MatchInfo", ")", "{", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isVgprRegBank", "(", "Dst", ")", ")", "return", "false", ";", "if", "(", "MRI", ".", "getType", "(", "Dst", ")", ".", "isVector", "(", ")", ")", "return", "false", ";", "MinMaxMedOpc", "OpcodeTriple", "=", "getMinMaxPair", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Register", "Val", ";"], "ground_truth": ["Optional", "<", "ValueAndVReg", ">", "K0", ",", "K1", ";"], "File": "AMDGPURegBankCombiner4", "Func": "matchIntMinMaxToMed3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44456, "Length": 78, "Cover_Rate": 0.45348837209302323} {"Template_token": ["", "bool", "RegBankCombinerHelper", "::", "matchMed", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MinMaxMedOpc", "MMMOpc", ",", "Register", "&", "Val", ",", "CstTy", "&", "K0", ",", "CstTy", "&", "K1", ")", "{"], "ground_truth": ["return", "mi_match", "(", "MI", ",", "MRI", ",", "m_any_of", "(", "m_CommutativeBinOp", "(", "MMMOpc", ".", "Min", ",", "m_CommutativeBinOp", "(", "MMMOpc", ".", "Max", ",", "m_Reg", "(", "Val", ")", ",", "m_Cst", "(", "K0", ")", ")", ",", "m_Cst", "(", "K1", ")", ")", ",", "m_CommutativeBinOp", "(", "MMMOpc", ".", "Max", ",", "m_CommutativeBinOp", "(", "MMMOpc", ".", "Min", ",", "m_Reg", "(", "Val", ")", ",", "m_Cst", "(", "K1", ")", ")", ",", "m_Cst", "(", "K0", ")", ")", ")", ")", ";"], "File": "AMDGPURegBankCombiner4", "Func": "matchMed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44457, "Length": 98, "Cover_Rate": 0.98989898989899} {"Template_token": ["", "if", "(", "!", "isVgprRegBank", "(", "Dst", ")", ")", "return", "false", ";", "if", "(", "MRI", ".", "getType", "(", "Dst", ")", ".", "isVector", "(", ")", ")", "return", "false", ";", "MinMaxMedOpc", "OpcodeTriple", "=", "getMinMaxPair", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Register", "Val", ",", "K0", ",", "K1", ";", "if", "(", "!", "matchMed", "<", "ICstRegMatch", ">", "(", "MI", ",", "MRI", ",", "OpcodeTriple", ",", "Val", ",", "K0", ",", "K1", ")", ")", "return", "false", ";", "const", "APInt", "&", "K0_Imm", "=", "getConstantIntVRegVal", "(", "K0", ",", "MRI", ")", "->", "getValue", "(", ")", ";", "const", "APInt", "&", "K1_Imm", "=", "getConstantIntVRegVal", "(", "K1", ",", "MRI", ")", "->", "getValue", "(", ")", ";", "if", "(", "OpcodeTriple", ".", "Med", "==", "", "&&", "K0_Imm", ".", "sgt", "(", "K1_Imm", ")", ")", "return", "false", ";", "if", "(", "OpcodeTriple", ".", "Med", "==", "", "&&", "K0_Imm", ".", "ugt", "(", "K1_Imm", ")", ")", "return", "false", ";", "MatchInfo", "=", "{", "OpcodeTriple", ".", "Med", ",", "Val", ",", "K0", ",", "K1", "}", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner5", "Func": "matchIntMinMaxToMed3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44459, "Length": 156, "Cover_Rate": 0.8297872340425532} {"Template_token": ["", "if", "(", "!", "matchMed", "<", "ICstRegMatch", ">", "(", "MI", ",", "MRI", ",", "OpcodeTriple", ",", "Val", ",", "K0", ",", "K1", ")", ")", "return", "false", ";", "const", "APInt", "&", "K0_Imm", "=", "getConstantIntVRegVal", "(", "K0", ",", "MRI", ")", "->", "getValue", "(", ")", ";", "const", "APInt", "&", "K1_Imm", "=", "getConstantIntVRegVal", "(", "K1", ",", "MRI", ")", "->", "getValue", "(", ")", ";", "if", "(", "OpcodeTriple", ".", "Med", "==", "", "&&", "K0_Imm", ".", "sgt", "(", "K1_Imm", ")", ")", "return", "false", ";", "if", "(", "OpcodeTriple", ".", "Med", "==", "", "&&", "K0_Imm", ".", "ugt", "(", "K1_Imm", ")", ")", "return", "false", ";", "MatchInfo", "=", "{", "OpcodeTriple", ".", "Med", ",", "Val", ",", "K0", ",", "K1", "}", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner5", "Func": "matchIntMinMaxToMed3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44460, "Length": 110, "Cover_Rate": 0.5851063829787234} {"Template_token": ["", "bool", "RegBankCombinerHelper", "::", "matchMed", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MinMaxMedOpc", "MMMOpc", ",", "Register", "&", "Val", ",", "Register", "&", "K0", ",", "Register", "&", "K1", ")", "{", "return", "mi_match", "(", "MI", ",", "MRI", ",", "m_any_of", "(", "m_CommutativeBinOp", "(", "MMMOpc", ".", "Min", ",", "m_CommutativeBinOp", "(", "MMMOpc", ".", "Max", ",", "m_Reg", "(", "Val", ")", ",", "m_Cst", "(", "K0", ")", ")", ",", "m_Cst", "(", "K1", ")", ")", ",", "m_CommutativeBinOp", "(", "MMMOpc", ".", "Max", ",", "m_CommutativeBinOp", "(", "MMMOpc", ".", "Min", ",", "m_Reg", "(", "Val", ")", ",", "m_Cst", "(", "K1", ")", ")", ",", "m_Cst", "(", "K0", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner5", "Func": "matchMed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44461, "Length": 99, "Cover_Rate": 1.0} {"Template_token": ["", "B", ".", "buildInstr", "(", "", ",", "{", "MI", ".", "getOperand", "(", "", ")", "}", ",", "{", "Reg", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPURegBankCombiner6", "Func": "applyClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44465, "Length": 32, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "B", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "B", ".", "buildInstr", "(", "MatchInfo", ".", "Opc", ",", "{", "MI", ".", "getOperand", "(", "", ")", "}", ",", "{", "getAsVgpr", "(", "MatchInfo", ".", "Val0", ")", ",", "getAsVgpr", "(", "MatchInfo", ".", "Val1", ")", ",", "getAsVgpr", "(", "MatchInfo", ".", "Val2", ")", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPURegBankCombiner6", "Func": "applyMed3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44466, "Length": 60, "Cover_Rate": 0.8} {"Template_token": ["", "Register", "Def", "=", "Use", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Use", ".", "getOpcode", "(", ")", "==", "", "&&", "isVgprRegBank", "(", "Def", ")", ")", "return", "Def", ";", "}"], "ground_truth": ["Register", "VgprReg", "=", "B", ".", "buildCopy", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPURegBankCombiner6", "Func": "getAsVgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44467, "Length": 55, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "Use", ".", "getOpcode", "(", ")", "==", "", "&&", "isVgprRegBank", "(", "Def", ")", ")", "return", "Def", ";", "}", "Register", "VgprReg", "=", "B", ".", "buildCopy", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["MRI", ".", "setRegBank", "(", "VgprReg", ",", "RBI", ".", "getRegBank", "(", "", ")", ")", ";"], "File": "AMDGPURegBankCombiner6", "Func": "getAsVgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44468, "Length": 55, "Cover_Rate": 0.5} {"Template_token": ["", "return", "getMode", "(", ")", ".", "IEEE", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner6", "Func": "getIEEE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44471, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "RegBankCombinerHelper", "::", "getIEEE", "(", ")", "{"], "ground_truth": ["return", "getMode", "(", ")", ".", "IEEE", ";"], "File": "AMDGPURegBankCombiner6", "Func": "getIEEE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44472, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "RegBankCombinerHelper", "::", "MinMaxMedOpc", "RegBankCombinerHelper", "::", "getMinMaxPair", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "return", "{", "", ",", "", ",", "", "}", ";", "case", "", ":", "case", "", ":", "return", "{", "", ",", "", ",", "", "}", ";", "case", "", ":", "case", "", ":", "return", "{", "", ",", "", ",", "", "}", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPURegBankCombiner6", "Func": "getMinMaxPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44473, "Length": 71, "Cover_Rate": 0.568} {"Template_token": ["", "", "RegBankCombinerHelper", "::", "getMode", "(", ")", "{"], "ground_truth": ["return", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getMode", "(", ")", ";"], "File": "AMDGPURegBankCombiner6", "Func": "getMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44474, "Length": 21, "Cover_Rate": 0.875} {"Template_token": ["", "return", "(", "KO_FPImm", "->", "isExactlyValue", "(", "", ")", "&&", "K1_FPImm", "->", "isExactlyValue", "(", "", ")", ")", "||", "(", "KO_FPImm", "->", "isExactlyValue", "(", "", ")", "&&", "K1_FPImm", "->", "isExactlyValue", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner6", "Func": "isClampZeroToOne", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44476, "Length": 34, "Cover_Rate": 0.35051546391752575} {"Template_token": ["", "return", "MI", "->", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner6", "Func": "isFCst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44477, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "return", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner6", "Func": "isFminnumIeee", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44479, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "bool", "RegBankCombinerHelper", "::", "isFminnumIeee", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner6", "Func": "isFminnumIeee", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44480, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "MachineInstr", "*", "Op3", "=", "getDefIgnoringCopies", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "Op3", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", ")", "return", "Op3", "->", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "", ")", ";", "return", "false", ";", "}", ";", "if", "(", "isKnownNeverNaN", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "(", "getIEEE", "(", ")", "&&", "getDX10Clamp", "(", ")", "&&", "(", "isKnownNeverSNaN", "(", "Val", ",", "MRI", ")", "||", "isOp3Zero", "(", ")", ")", ")", ")", "{", "Reg", "=", "Val", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner6", "Func": "matchFPMed3ToClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44481, "Length": 108, "Cover_Rate": 0.3612040133779264} {"Template_token": ["", "if", "(", "(", "getIEEE", "(", ")", "&&", "getDX10Clamp", "(", ")", "&&", "isFminnumIeee", "(", "MI", ")", "&&", "isKnownNeverSNaN", "(", "Val", ",", "MRI", ")", ")", "||", "isKnownNeverNaN", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "{", "Reg", "=", "Val", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPURegBankCombiner6", "Func": "matchFPMinMaxToClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44482, "Length": 52, "Cover_Rate": 0.37410071942446044} {"Template_token": ["", "auto", "OpcodeTriple", "=", "getMinMaxPair", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Register", "Val", ";", "Optional", "<", "FPValueAndVReg", ">", "K0", ",", "K1", ";", "if", "(", "!", "matchMed", "<", "GFCstOrSplatGFCstMatch", ">", "(", "MI", ",", "MRI", ",", "OpcodeTriple", ",", "Val", ",", "K0", ",", "K1", ")", ")", "return", "false", ";", "if", "(", "!", "K0", "->", "Value", ".", "isExactlyValue", "(", "", ")", "||", "!", "K1", "->", "Value", ".", "isExactlyValue", "(", "", ")", ")", "return", "false", ";", "if", "(", "(", "getIEEE", "(", ")", "&&", "getDX10Clamp", "(", ")", "&&", "isFminnumIeee", "(", "MI", ")", "&&", "isKnownNeverSNaN", "(", "Val", ",", "MRI", ")", ")", "||", "isKnownNeverNaN", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "{", "Reg", "=", "Val", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner6", "Func": "matchFPMinMaxToClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44483, "Length": 121, "Cover_Rate": 0.8705035971223022} {"Template_token": ["", "if", "(", "!", "matchMed", "<", "GFCstAndRegMatch", ">", "(", "MI", ",", "MRI", ",", "OpcodeTriple", ",", "Val", ",", "K0", ",", "K1", ")", ")", "return", "false", ";", "if", "(", "K0", "->", "Value", ">", "K1", "->", "Value", ")", "return", "false", ";", "if", "(", "(", "getIEEE", "(", ")", "&&", "isFminnumIeee", "(", "MI", ")", ")", "||", "isKnownNeverNaN", "(", "Dst", ",", "MRI", ")", ")", "{", "if", "(", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "K0", "->", "VReg", ")", "||", "TII", ".", "isInlineConstant", "(", "K0", "->", "Value", ")", ")", "&&", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "K1", "->", "VReg", ")", "||", "TII", ".", "isInlineConstant", "(", "K1", "->", "Value", ")", ")", ")", "{", "MatchInfo", "=", "{", "OpcodeTriple", ".", "Med", ",", "Val", ",", "K0", "->", "VReg", ",", "K1", "->", "VReg", "}", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPURegBankCombiner6", "Func": "matchFPMinMaxToMed3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44484, "Length": 124, "Cover_Rate": 0.5560538116591929} {"Template_token": ["", "Register", "Val", ";", "Optional", "<", "FPValueAndVReg", ">", "K0", ",", "K1", ";", "if", "(", "!", "matchMed", "<", "GFCstAndRegMatch", ">", "(", "MI", ",", "MRI", ",", "OpcodeTriple", ",", "Val", ",", "K0", ",", "K1", ")", ")", "return", "false", ";", "if", "(", "K0", "->", "Value", ">", "K1", "->", "Value", ")", "return", "false", ";", "if", "(", "(", "getIEEE", "(", ")", "&&", "isFminnumIeee", "(", "MI", ")", ")", "||", "isKnownNeverNaN", "(", "Dst", ",", "MRI", ")", ")", "{", "if", "(", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "K0", "->", "VReg", ")", "||", "TII", ".", "isInlineConstant", "(", "K0", "->", "Value", ")", ")", "&&", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "K1", "->", "VReg", ")", "||", "TII", ".", "isInlineConstant", "(", "K1", "->", "Value", ")", ")", ")", "{", "MatchInfo", "=", "{", "OpcodeTriple", ".", "Med", ",", "Val", ",", "K0", "->", "VReg", ",", "K1", "->", "VReg", "}", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPURegBankCombiner6", "Func": "matchFPMinMaxToMed3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44485, "Length": 140, "Cover_Rate": 0.6278026905829597} {"Template_token": ["", "if", "(", "(", "getIEEE", "(", ")", "&&", "isFminnumIeee", "(", "MI", ")", ")", "||", "isKnownNeverNaN", "(", "Dst", ",", "MRI", ")", ")", "{", "if", "(", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "K0", "->", "VReg", ")", "||", "TII", ".", "isInlineConstant", "(", "K0", "->", "Value", ")", ")", "&&", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "K1", "->", "VReg", ")", "||", "TII", ".", "isInlineConstant", "(", "K1", "->", "Value", ")", ")", ")", "{", "MatchInfo", "=", "{", "OpcodeTriple", ".", "Med", ",", "Val", ",", "K0", "->", "VReg", ",", "K1", "->", "VReg", "}", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner8", "Func": "matchFPMinMaxToMed3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44488, "Length": 89, "Cover_Rate": 0.4158878504672897} {"Template_token": ["", "RegBankCombiner", "::", "RegBankCombiner", "(", "bool", "IsOptNone", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "IsOptNone", "(", "IsOptNone", ")", "{"], "ground_truth": ["initializeRegBankCombinerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "AMDGPURegBankCombiner", "Func": "AMDGPURegBankCombiner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44489, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "RegBankCombiner", "::", "RegBankCombiner", "(", "bool", "IsOptNone", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "IsOptNone", "(", "IsOptNone", ")", "{"], "ground_truth": ["initializeRegBankCombinerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "AMDGPURegBankCombiner", "Func": "AMDGPURegBankCombiner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44490, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "RegBankCombinerInfo", "(", "bool", "EnableOpt", ",", "bool", "OptSize", ",", "bool", "MinSize", ",", "const", "LegalizerInfo", "*", "LI", ",", "GISelKnownBits", "*", "KB", ",", "MachineDominatorTree", "*", "MDT", ")", ":", "CombinerInfo", "(", "false", ",", "true", ",", "LI", ",", "EnableOpt", ",", "OptSize", ",", "MinSize", ")", ",", "KB", "(", "KB", ")", ",", "MDT", "(", "MDT", ")", "{"], "ground_truth": ["if", "(", "!", "GeneratedRuleCfg", ".", "parseCommandLineOption", "(", ")", ")", "report_fatal_error", "(", "", ")", ";"], "File": "AMDGPURegBankCombiner", "Func": "AMDGPURegBankCombinerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44492, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "bool", "RegBankCombinerInfo", "::", "combine", "(", "GISelChangeObserver", "&", "Observer", ",", "MachineInstr", "&", "MI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ",", "KB", ",", "MDT", ")", ";"], "ground_truth": ["GenRegBankCombinerHelper", "Generated", "(", "GeneratedRuleCfg", ")", ";"], "File": "AMDGPURegBankCombiner", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44493, "Length": 37, "Cover_Rate": 0.6271186440677966} {"Template_token": ["", "FunctionPass", "*", "createRegBankCombiner", "(", "bool", "IsOptNone", ")", "{", "return", "new", "RegBankCombiner", "(", "IsOptNone", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner", "Func": "createAMDGPURegBankCombiner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44495, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "RegBankCombiner", "(", "IsOptNone", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner", "Func": "createAMDGPURegBankCombiner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44496, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "AU", ".", "addPreserved", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";", "if", "(", "!", "IsOptNone", ")", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "}", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44497, "Length": 42, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallbackAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";", "if", "(", "!", "IsOptNone", ")", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";"], "File": "AMDGPURegBankCombiner", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44498, "Length": 62, "Cover_Rate": 0.7560975609756098} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44499, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44500, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "LegalizerInfo", "*", "LI", "=", "static_cast", "<", "const", "LegalizerInfo", "*", ">", "(", "ST", ".", "getLegalizerInfo", "(", ")", ")", ";", "GISelKnownBits", "*", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "IsOptNone", "?", "nullptr", ":", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "RegBankCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "LI", ",", "KB", ",", "MDT", ")", ";"], "ground_truth": ["Combiner", "C", "(", "PCInfo", ",", "TPC", ")", ";"], "File": "AMDGPURegBankCombiner", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44501, "Length": 98, "Cover_Rate": 0.5297297297297298} {"Template_token": ["", "GISelKnownBits", "*", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "IsOptNone", "?", "nullptr", ":", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["RegBankCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "LI", ",", "KB", ",", "MDT", ")", ";"], "File": "AMDGPURegBankCombiner", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44502, "Length": 57, "Cover_Rate": 0.3081081081081081} {"Template_token": ["", "unsigned", "Sizes", "[", "NumOps", "]", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "RegSrcOpIdx", "[", "I", "]", ")", ".", "getReg", "(", ")", ";", "Sizes", "[", "I", "]", "=", "getSizeInBits", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ";", "}", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", ".", "getNumExplicitDefs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "SizeI", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "Operands", "[", "I", "]", "=", "", "(", "", ",", "SizeI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "addMappingFromTable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44503, "Length": 112, "Cover_Rate": 0.41947565543071164} {"Template_token": ["", "RegisterBankInfo", "::", "RegisterBankInfo", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "GenRegisterBankInfo", "(", ")", ",", "Subtarget", "(", "ST", ")", ",", "TRI", "(", "Subtarget", ".", "getRegisterInfo", "(", ")", ")", ",", "TII", "(", "Subtarget", ".", "getInstrInfo", "(", ")", ")", "{", "static", "bool", "AlreadyInit", "=", "false", ";", "if", "(", "AlreadyInit", ")", "return", ";", "AlreadyInit", "=", "true", ";", "const", "RegisterBank", "&", "RBSGPR", "=", "getRegBank", "(", "", ")", ";", "(", "void", ")", "RBSGPR", ";", "assert", "(", "&", "RBSGPR", "==", "&", "", ")", ";", "const", "RegisterBank", "&", "RBVGPR", "=", "getRegBank", "(", "", ")", ";"], "ground_truth": ["(", "void", ")", "RBVGPR", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "AMDGPURegisterBankInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44504, "Length": 92, "Cover_Rate": 0.8363636363636363} {"Template_token": ["", "if", "(", "AlreadyInit", ")", "return", ";", "AlreadyInit", "=", "true", ";", "const", "RegisterBank", "&", "RBSGPR", "=", "getRegBank", "(", "", ")", ";", "(", "void", ")", "RBSGPR", ";", "assert", "(", "&", "RBSGPR", "==", "&", "", ")", ";", "const", "RegisterBank", "&", "RBVGPR", "=", "getRegBank", "(", "", ")", ";", "(", "void", ")", "RBVGPR", ";", "assert", "(", "&", "RBVGPR", "==", "&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "AMDGPURegisterBankInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44505, "Length": 59, "Cover_Rate": 0.5363636363636364} {"Template_token": ["", "void", "applyBank", "(", "MachineInstr", "&", "MI", ")", "{", "for", "(", "MachineOperand", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "MRI", ".", "getRegClassOrRegBank", "(", "Reg", ")", ")", "continue", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "applyBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44506, "Length": 52, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getRegClassOrRegBank", "(", "Reg", ")", ")", "continue", ";", "const", "RegisterBank", "*", "RB", "=", "NewBank", ";"], "ground_truth": ["if", "(", "MRI", ".", "getType", "(", "Reg", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", "RB", "=", "(", "NewBank", "==", "&", "", "?", "&", "", ":", "&", "", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "applyBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44507, "Length": 69, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "SGPRIndexes", ";", "for", "(", "int", "I", "=", "NumDefs", ",", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "NumOps", ";", "++", "I", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "I", "==", "RsrcIdx", "||", "I", "==", "RsrcIdx", "+", "", ")", "SGPRIndexes", ".", "push_back", "(", "I", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "applyMappingImage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44508, "Length": 66, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "", ")", ";", "MachineInstr", "*", "RepairInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "MI", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "unsigned", "SplitElts", "=", "MaxNonSmrdLoadSize", "/", "LoadTy", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "LoadSplitTy", "=", "LLT", "::", "vector", "(", "SplitElts", ",", "LoadTy", ".", "getScalarType", "(", ")", ")", ";", "ApplyRegBankMapping", "O", "(", "MRI", ",", "&", "", ")", ";", "GISelObserverWrapper", "Observer", "(", "&", "O", ")", ";", "B", ".", "setChangeObserver", "(", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";", "if", "(", "Helper", ".", "fewerElementsVector", "(", "MI", ",", "", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";"], "ground_truth": ["MachineInstr", "*", "LegalizedInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "*", "RepairInst", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "applyMappingWideLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44510, "Length": 167, "Cover_Rate": 0.35913978494623655} {"Template_token": ["", "ApplyRegBankMapping", "(", "MachineRegisterInfo", "&", "MRI_", ",", "const", "RegisterBank", "*", "RB", ")", ":", "MRI", "(", "MRI_", ")", ",", "NewBank", "(", "RB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "ApplyRegBankMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44511, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "ApplyRegBankMapping", "(", "MachineRegisterInfo", "&", "MRI_", ",", "const", "RegisterBank", "*", "RB", ")", ":", "MRI", "(", "MRI_", ")", ",", "NewBank", "(", "RB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "ApplyRegBankMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44512, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "void", "changedInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "changedInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44513, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "changedInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "changedInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44514, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "changingInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "changingInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44515, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "changingInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "changingInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44516, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "const", "RegisterBank", "*", "OpBank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "OpBank", "->", "getID", "(", ")", "==", "", ")", "SGPROperandRegs", ".", "insert", "(", "Reg", ")", ";", "}", "return", "!", "SGPROperandRegs", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "collectWaterfallOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44517, "Length": 42, "Cover_Rate": 0.38181818181818183} {"Template_token": ["", "void", "RegisterBankInfo", "::", "constrainOpWithReadfirstlane", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "OpIdx", ")", "const", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "Bank", "!=", "&", "", ")", "return", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";"], "ground_truth": ["Register", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "constrainOpWithReadfirstlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44518, "Length": 73, "Cover_Rate": 0.5328467153284672} {"Template_token": ["", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "SGPR", ")", ".", "addReg", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "Constrained", "=", "constrainGenericRegister", "(", "Reg", ",", "", ",", "MRI", ")", ";", "(", "void", ")", "Constrained", ";", "assert", "(", "Constrained", "&&", "", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "OpIdx", ")", ".", "setReg", "(", "SGPR", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "constrainOpWithReadfirstlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44519, "Length": 55, "Cover_Rate": 0.40145985401459855} {"Template_token": ["", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "}", "if", "(", "Size", "==", "", "&&", "(", "Dst", ".", "getID", "(", ")", "==", "", "||", "Dst", ".", "getID", "(", ")", "==", "", ")", "&&", "(", "Src", ".", "getID", "(", ")", "==", "", "||", "Src", ".", "getID", "(", ")", "==", "", "||", "Src", ".", "getID", "(", ")", "==", "", ")", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "if", "(", "Dst", ".", "getID", "(", ")", "==", "", "&&", "Src", ".", "getID", "(", ")", "==", "", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "return", "RegisterBankInfo", "::", "copyCost", "(", "Dst", ",", "Src", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "copyCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44520, "Length": 118, "Cover_Rate": 0.6742857142857143} {"Template_token": ["", "void", "createdInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{"], "ground_truth": ["NewInsts", ".", "push_back", "(", "&", "MI", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "createdInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44522, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "void", "erasingInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "erasingInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44523, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "erasingInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "erasingInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44524, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "RegisterBankInfo", "::", "executeInWaterfallLoop", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "ArrayRef", "<", "unsigned", ">", "OpIndices", ")", "const", "{"], "ground_truth": ["MachineIRBuilder", "B", "(", "MI", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "executeInWaterfallLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44525, "Length": 27, "Cover_Rate": 0.675} {"Template_token": ["", "return", "executeInWaterfallLoop", "(", "B", ",", "MI", ",", "MRI", ",", "OpIndices", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "executeInWaterfallLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44526, "Length": 13, "Cover_Rate": 0.325} {"Template_token": ["", "static", "unsigned", "extractDLC", "(", "unsigned", "CachePolicy", ")", "{", "return", "(", "CachePolicy", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "extractDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44528, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "return", "CachePolicy", "&", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "extractGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44529, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "CachePolicy", "&", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "extractGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44530, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "(", "CachePolicy", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "extractSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44532, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "mi_match", "(", "Reg", ",", "MRI", ",", "m_ICst", "(", "Const", ")", ")", ")", "return", "std", "::", "make_pair", "(", "Register", "(", ")", ",", "Const", ")", ";", "Register", "Base", ";"], "ground_truth": ["if", "(", "mi_match", "(", "Reg", ",", "MRI", ",", "m_GAdd", "(", "m_Reg", "(", "Base", ")", ",", "m_ICst", "(", "Const", ")", ")", ")", ")", "return", "std", "::", "make_pair", "(", "Base", ",", "Const", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44534, "Length": 61, "Cover_Rate": 0.648936170212766} {"Template_token": ["", "if", "(", "ValMapping", ".", "NumBreakDowns", ">=", "", "||", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "Length", ">=", "", ")", "return", "", ";"], "ground_truth": ["assert", "(", "ValMapping", ".", "NumBreakDowns", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "Length", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "StartIdx", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "Length", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "StartIdx", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "RegBank", "==", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "RegBank", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getBreakDownCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44535, "Length": 93, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "Op", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "OpdsMapping", "[", "I", "]", "=", "", "(", "", ",", "Size", ")", ";", "}", "return", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getDefaultMappingAllVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44536, "Length": 61, "Cover_Rate": 0.38125} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "unsigned", "BankID", "=", "Size", "==", "", "?", "", ":", "", ";", "OpdsMapping", "[", "i", "]", "=", "", "(", "BankID", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getDefaultMappingSOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44537, "Length": 69, "Cover_Rate": 0.44516129032258067} {"Template_token": ["", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "RegisterBankInfo", "::", "getDefaultMappingSOP", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "", ">", "OpdsMapping", "(", "MI", ".", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "unsigned", "BankID", "=", "Size", "==", "", "?", "", ":", "", ";", "OpdsMapping", "[", "i", "]", "=", "", "(", "BankID", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getDefaultMappingSOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44538, "Length": 129, "Cover_Rate": 0.832258064516129} {"Template_token": ["", "Register", "Reg1", "=", "MI", ".", "getOperand", "(", "OpdIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Size1", "=", "getSizeInBits", "(", "Reg1", ",", "MRI", ",", "*", "TRI", ")", ";", "unsigned", "DefaultBankID", "=", "Size1", "==", "", "?", "", ":", "", ";", "unsigned", "Bank1", "=", "getRegBankID", "(", "Reg1", ",", "MRI", ",", "*", "TRI", ",", "DefaultBankID", ")", ";", "OpdsMapping", "[", "OpdIdx", "++", "]", "=", "", "(", "Bank1", ",", "Size1", ")", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpdIdx", "!=", "e", ";", "++", "OpdIdx", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpdIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "MO", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "unsigned", "BankID", "=", "Size", "==", "", "?", "", ":", "", ";", "OpdsMapping", "[", "OpdIdx", "]", "=", "", "(", "BankID", ",", "Size", ")", ";", "}", "return", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getDefaultMappingVOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44539, "Length": 169, "Cover_Rate": 0.5522875816993464} {"Template_token": ["", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "{", "assert", "(", "Ty", ".", "getNumElements", "(", ")", "%", "", "==", "", ")", ";", "return", "LLT", "::", "scalarOrVector", "(", "Ty", ".", "getNumElements", "(", ")", "/", "", ",", "Ty", ".", "getElementType", "(", ")", ")", ";", "}"], "ground_truth": ["assert", "(", "Ty", ".", "getSizeInBits", "(", ")", "%", "", "==", "", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getHalfSizedType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44540, "Length": 56, "Cover_Rate": 0.7088607594936709} {"Template_token": ["", "return", "LLT", "::", "scalarOrVector", "(", "Ty", ".", "getNumElements", "(", ")", "/", "", ",", "Ty", ".", "getElementType", "(", ")", ")", ";", "}", "assert", "(", "Ty", ".", "getSizeInBits", "(", ")", "%", "", "==", "", ")", ";", "return", "LLT", "::", "scalar", "(", "Ty", ".", "getSizeInBits", "(", ")", "/", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getHalfSizedType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44541, "Length": 49, "Cover_Rate": 0.620253164556962} {"Template_token": ["", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "case", "", ":", "{", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", ",", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", ",", "", ",", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "default", ":", "return", "RegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getInstrAlternativeMappingsIntrinsicWSideEffects", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44543, "Length": 278, "Cover_Rate": 0.6043478260869565} {"Template_token": ["", "unsigned", "PtrSize", "=", "PtrTy", ".", "getSizeInBits", "(", ")", ";", "const", "ValueMapping", "*", "ValMapping", ";", "const", "ValueMapping", "*", "PtrMapping", ";", "const", "RegisterBank", "*", "PtrBank", "=", "getRegBank", "(", "PtrReg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "PtrBank", "==", "&", "", "&&", "(", "AS", "!=", "AS", "::", "LOCAL_ADDRESS", "&&", "AS", "!=", "AS", "::", "REGION_ADDRESS", "&&", "AS", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "&&", "isInstrUniformNonExtLoadAlign4", "(", "MI", ")", ")", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "else", "{", "ValMapping", "=", "", "(", "", ",", "LoadTy", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44544, "Length": 107, "Cover_Rate": 0.35906040268456374} {"Template_token": ["", "for", "(", "MachineInstr", "&", "Other", ":", "MRI", ".", "def_instructions", "(", "Reg", ")", ")", "{"], "ground_truth": ["if", "(", "&", "Other", "!=", "&", "MI", ")", "return", "&", "Other", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getOtherVRegDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44545, "Length": 26, "Cover_Rate": 0.52} {"Template_token": ["", "for", "(", "MachineInstr", "&", "Other", ":", "MRI", ".", "def_instructions", "(", "Reg", ")", ")", "{", "if", "(", "&", "Other", "!=", "&", "MI", ")", "return", "&", "Other", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getOtherVRegDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44546, "Length": 31, "Cover_Rate": 0.62} {"Template_token": ["", "if", "(", "&", "RC", "==", "&", "", ")", "return", "", ";"], "ground_truth": ["return", "TRI", "->", "isSGPRClass", "(", "&", "RC", ")", "?", "", ":", "", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getRegBankFromRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44547, "Length": 24, "Cover_Rate": 0.5106382978723404} {"Template_token": ["", "const", "RegisterBank", "&", "RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "if", "(", "&", "RC", "==", "&", "", ")", "return", "", ";", "return", "TRI", "->", "isSGPRClass", "(", "&", "RC", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getRegBankFromRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44548, "Length": 39, "Cover_Rate": 0.8297872340425532} {"Template_token": ["", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";", "return", "Bank", "?", "Bank", "->", "getID", "(", ")", ":", "Default", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getRegBankID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44549, "Length": 26, "Cover_Rate": 0.5306122448979592} {"Template_token": ["", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";", "return", "Bank", "?", "Bank", "->", "getID", "(", ")", ":", "Default", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getRegBankID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44550, "Length": 26, "Cover_Rate": 0.5306122448979592} {"Template_token": ["", "unsigned", "Size", "=", "getSizeInBits", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["return", "", "(", "Bank", ",", "Size", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getSGPROpMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44551, "Length": 20, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "const", "RegisterBankInfo", "::", "ValueMapping", "*", "RegisterBankInfo", "::", "getSGPROpMapping", "(", "Register", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "unsigned", "Bank", "=", "getRegBankID", "(", "Reg", ",", "MRI", ",", "TRI", ",", "", ")", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["return", "", "(", "Bank", ",", "Size", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getSGPROpMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44552, "Length": 58, "Cover_Rate": 0.9206349206349206} {"Template_token": ["", "unsigned", "Size", "=", "getSizeInBits", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";", "return", "", "(", "", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getVGPROpMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44553, "Length": 21, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "LLT", "StoreVT", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "if", "(", "!", "StoreVT", ".", "isVector", "(", ")", "||", "StoreVT", ".", "getElementType", "(", ")", "!=", "S16", ")", "return", "Reg", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S16", ",", "Reg", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "WideRegs", ";"], "ground_truth": ["for", "(", "int", "I", "=", "", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "WideRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44554, "Length": 86, "Cover_Rate": 0.5058823529411764} {"Template_token": ["", "const", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "LLT", "StoreVT", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "if", "(", "!", "StoreVT", ".", "isVector", "(", ")", "||", "StoreVT", ".", "getElementType", "(", ")", "!=", "S16", ")", "return", "Reg", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S16", ",", "Reg", ")", ";"], "ground_truth": ["SmallVector", "<", "Register", ",", "", ">", "WideRegs", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44555, "Length": 61, "Cover_Rate": 0.3588235294117647} {"Template_token": ["", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "isInstrUniformNonExtLoadAlign4", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44556, "Length": 24, "Cover_Rate": 0.4067796610169492} {"Template_token": ["", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "isInstrUniformNonExtLoadAlign4", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44557, "Length": 24, "Cover_Rate": 0.4067796610169492} {"Template_token": ["", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ")", "{", "if", "(", "Bank", "->", "getID", "(", ")", "==", "", ")", "return", "false", ";", "assert", "(", "Bank", "->", "getID", "(", ")", "==", "", "||", "Bank", "->", "getID", "(", ")", "==", "", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "isSALUMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44558, "Length": 69, "Cover_Rate": 0.44805194805194803} {"Template_token": ["", "bool", "RegisterBankInfo", "::", "isSALUMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ")", "{"], "ground_truth": ["if", "(", "Bank", "->", "getID", "(", ")", "==", "", ")", "return", "false", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "isSALUMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44559, "Length": 123, "Cover_Rate": 0.7987012987012987} {"Template_token": ["", "static", "bool", "isZero", "(", "Register", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "int64_t", "C", ";"], "ground_truth": ["return", "mi_match", "(", "Reg", ",", "MRI", ",", "m_ICst", "(", "C", ")", ")", "&&", "C", "==", "", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "isZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44560, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "return", "(", "RB0", "==", "", "&&", "RB1", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "regBankUnion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44562, "Length": 16, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "static", "unsigned", "regBankUnion", "(", "unsigned", "RB0", ",", "unsigned", "RB1", ")", "{"], "ground_truth": ["return", "(", "RB0", "==", "", "&&", "RB1", "==", "", ")", "?", "", ":", "", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "regBankUnion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44563, "Length": 26, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "for", "(", "Register", "Reg", ":", "Regs", ")", "{"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "==", "NewTy", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "setRegsToType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44564, "Length": 28, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "*", "MRI", ",", "*", "TRI", ")", ";", "MRI", "->", "setRegBank", "(", "LoLHS", ",", "*", "Bank", ")", ";", "MRI", "->", "setRegBank", "(", "HiLHS", ",", "*", "Bank", ")", ";", "Regs", ".", "push_back", "(", "LoLHS", ")", ";", "Regs", ".", "push_back", "(", "HiLHS", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "LoLHS", ")", ".", "addDef", "(", "HiLHS", ")", ".", "addUse", "(", "Reg", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "split64BitValueForMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44565, "Length": 72, "Cover_Rate": 0.5070422535211268} {"Template_token": ["", "MachineRegisterInfo", "*", "MRI", "=", "B", ".", "getMRI", "(", ")", ";", "Register", "LoLHS", "=", "MRI", "->", "createGenericVirtualRegister", "(", "HalfTy", ")", ";", "Register", "HiLHS", "=", "MRI", "->", "createGenericVirtualRegister", "(", "HalfTy", ")", ";", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "*", "MRI", ",", "*", "TRI", ")", ";", "MRI", "->", "setRegBank", "(", "LoLHS", ",", "*", "Bank", ")", ";", "MRI", "->", "setRegBank", "(", "HiLHS", ",", "*", "Bank", ")", ";", "Regs", ".", "push_back", "(", "LoLHS", ")", ";", "Regs", ".", "push_back", "(", "HiLHS", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "LoLHS", ")", ".", "addDef", "(", "HiLHS", ")", ".", "addUse", "(", "Reg", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "split64BitValueForMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44566, "Length": 102, "Cover_Rate": 0.7183098591549296} {"Template_token": ["", "std", "::", "tie", "(", "BaseReg", ",", "ImmOffset", ")", "=", "getBaseWithConstantOffset", "(", "*", "B", ".", "getMRI", "(", ")", ",", "OrigOffset", ")", ";", "unsigned", "C1", "=", "", ";", "if", "(", "ImmOffset", "!=", "", ")", "{", "unsigned", "Overflow", "=", "ImmOffset", "&", "~", "MaxImm", ";", "ImmOffset", "-=", "Overflow", ";", "if", "(", "(", "int32_t", ")", "Overflow", "<", "", ")", "{", "Overflow", "+=", "ImmOffset", ";", "ImmOffset", "=", "", ";", "}", "C1", "=", "ImmOffset", ";", "if", "(", "Overflow", "!=", "", ")", "{", "if", "(", "!", "BaseReg", ")", "BaseReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ".", "getReg", "(", "", ")", ";", "else", "{", "auto", "OverflowVal", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ";", "BaseReg", "=", "B", ".", "buildAdd", "(", "S32", ",", "BaseReg", ",", "OverflowVal", ")", ".", "getReg", "(", "", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44567, "Length": 131, "Cover_Rate": 0.6421568627450981} {"Template_token": ["", "if", "(", "(", "int32_t", ")", "Overflow", "<", "", ")", "{", "Overflow", "+=", "ImmOffset", ";", "ImmOffset", "=", "", ";", "}", "C1", "=", "ImmOffset", ";", "if", "(", "Overflow", "!=", "", ")", "{", "if", "(", "!", "BaseReg", ")", "BaseReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ".", "getReg", "(", "", ")", ";", "else", "{", "auto", "OverflowVal", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ";", "BaseReg", "=", "B", ".", "buildAdd", "(", "S32", ",", "BaseReg", ",", "OverflowVal", ")", ".", "getReg", "(", "", ")", ";", "}", "}", "}"], "ground_truth": ["if", "(", "!", "BaseReg", ")", "BaseReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44568, "Length": 107, "Cover_Rate": 0.5245098039215687} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "SrcReg", "(", "OpdMapper", ".", "getVRegs", "(", "OpIdx", ")", ")", ";", "if", "(", "!", "SrcReg", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "SrcReg", ".", "size", "(", ")", "==", "", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "substituteSimpleCopyRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44569, "Length": 37, "Cover_Rate": 0.5068493150684932} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "NewInsts", ")", "applyBank", "(", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "~ApplyRegBankMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44571, "Length": 15, "Cover_Rate": 0.75} {"Template_token": ["", "static", "auto", "InitializeRegisterBankOnce", "=", "[", "this", "]", "(", ")", "{", "assert", "(", "&", "getRegBank", "(", "", ")", "==", "&", "", "&&", "&", "getRegBank", "(", "", ")", "==", "&", "", "&&", "&", "getRegBank", "(", "", ")", "==", "&", "", ")", ";"], "ground_truth": ["(", "void", ")", "this", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "AMDGPURegisterBankInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44572, "Length": 45, "Cover_Rate": 0.4017857142857143} {"Template_token": ["", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "assert", "(", "!", "MRI", ".", "getRegClassOrRegBank", "(", "DstReg", ")", ")", ";", "MRI", ".", "setRegBank", "(", "DstReg", ",", "*", "NewBank", ")", ";", "return", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "DstBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "assert", "(", "DstBank", "!=", "&", "", ")", ";", "}", "for", "(", "MachineOperand", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", "||", "MRI", ".", "getRegClassOrRegBank", "(", "Reg", ")", ")", "continue", ";", "const", "RegisterBank", "*", "RB", "=", "NewBank", ";", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", "==", "LLT", "::", "scalar", "(", "", ")", ")", "{"], "ground_truth": ["assert", "(", "NewBank", "==", "&", "", "&&", "", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "applyBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44573, "Length": 164, "Cover_Rate": 0.3685393258426966} {"Template_token": ["", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "RegisterBank", "*", "DstBank", "=", "OpdMapper", ".", "getInstrMapping", "(", ")", ".", "getOperandMapping", "(", "", ")", ".", "BreakDown", "[", "", "]", ".", "RegBank", ";", "if", "(", "DstBank", "==", "&", "", ")", "{", "if", "(", "Ty", "==", "S32", ")", "return", "true", ";", "return", "false", ";", "}", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "OffsetReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "WidthReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "ApplyRegBankMapping", "ApplyBank", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";", "GISelObserverWrapper", "Observer", "(", "&", "ApplyBank", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "B", ".", "setChangeObserver", "(", "Observer", ")", ";", "auto", "OffsetMask", "=", "B", ".", "buildConstant", "(", "S32", ",", "maskTrailingOnes", "<", "unsigned", ">", "(", "", ")", ")", ";"], "ground_truth": ["auto", "ClampOffset", "=", "B", ".", "buildAnd", "(", "S32", ",", "OffsetReg", ",", "OffsetMask", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "applyMappingBFEIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44574, "Length": 161, "Cover_Rate": 0.46264367816091956} {"Template_token": ["", "const", "unsigned", "MemSize", "=", "(", "Ty", ".", "getSizeInBits", "(", ")", "+", "", ")", "/", "", ";", "const", "Align", "MemAlign", "(", "", ")", ";", "MachineMemOperand", "*", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "if", "(", "MMOOffset", "!=", "", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", ",", "MemSize", ")", ";", "Register", "RSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VIndex", ",", "", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "LoadParts", "(", "NumLoads", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ".", "getIterator", "(", ")", ";", "MachineInstrSpan", "Span", "(", "MII", ",", "&", "B", ".", "getMBB", "(", ")", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "if", "(", "NumLoads", "==", "", ")", "{", "LoadParts", "[", "i", "]", "=", "Dst", ";", "}", "else", "{", "LoadParts", "[", "i", "]", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "MRI", ".", "setRegBank", "(", "LoadParts", "[", "i", "]", ",", "", ")", ";", "}", "MachineMemOperand", "*", "MMO", "=", "BaseMMO", ";", "if", "(", "i", "!=", "", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", "+", "", "*", "i", ",", "MemSize", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "LoadParts", "[", "i", "]", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", "+", "", "*", "i", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "applyMappingSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44576, "Length": 296, "Cover_Rate": 0.4431137724550898} {"Template_token": ["", "NumLoads", "=", "LoadSize", "/", "", ";", "Ty", "=", "divideLLT", "(", "Ty", ",", "NumLoads", ")", ";", "}", "const", "unsigned", "Alignment", "=", "NumLoads", ">", "", "?", "", "*", "NumLoads", ":", "", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "Register", "SOffset", ";", "Register", "VOffset", ";", "int64_t", "ImmOffset", "=", "", ";", "unsigned", "MMOOffset", "=", "setBufferOffsets", "(", "B", ",", "*", "this", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Alignment", ")", ";", "const", "unsigned", "MemSize", "=", "(", "Ty", ".", "getSizeInBits", "(", ")", "+", "", ")", "/", "", ";", "const", "Align", "MemAlign", "(", "", ")", ";", "MachineMemOperand", "*", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "if", "(", "MMOOffset", "!=", "", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", ",", "MemSize", ")", ";", "Register", "RSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VIndex", ",", "", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "LoadParts", "(", "NumLoads", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ".", "getIterator", "(", ")", ";", "MachineInstrSpan", "Span", "(", "MII", ",", "&", "B", ".", "getMBB", "(", ")", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "if", "(", "NumLoads", "==", "", ")", "{"], "ground_truth": ["LoadParts", "[", "i", "]", "=", "Dst", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "applyMappingSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44577, "Length": 266, "Cover_Rate": 0.39820359281437123} {"Template_token": ["", "}", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "", ")", ";", "MachineInstr", "*", "RepairInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "MI", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "unsigned", "SplitElts", "=", "MaxNonSmrdLoadSize", "/", "LoadTy", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "LoadSplitTy", "=", "LLT", "::", "vector", "(", "SplitElts", ",", "LoadTy", ".", "getScalarType", "(", ")", ")", ";", "ApplyRegBankMapping", "O", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";", "GISelObserverWrapper", "Observer", "(", "&", "O", ")", ";", "B", ".", "setChangeObserver", "(", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";", "if", "(", "Helper", ".", "fewerElementsVector", "(", "MI", ",", "", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "MachineInstr", "*", "LegalizedInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "*", "RepairInst", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "DstReg", ")", ")", ";", "LegalizedInst", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "B", ".", "setInsertPt", "(", "*", "RepairInst", "->", "getParent", "(", ")", ",", "RepairInst", ")", ";", "for", "(", "unsigned", "DefIdx", "=", "", ",", "e", "=", "DefRegs", ".", "size", "(", ")", ";", "DefIdx", "!=", "e", ";", "++", "DefIdx", ")", "{", "Register", "IdxReg", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "DefIdx", ")", ".", "getReg", "(", "", ")", ";", "MRI", ".", "setRegBank", "(", "IdxReg", ",", "", ")", ";", "B", ".", "buildExtractVectorElement", "(", "DefRegs", "[", "DefIdx", "]", ",", "TmpReg", ",", "IdxReg", ")", ";", "}", "MRI", ".", "setRegBank", "(", "DstReg", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "applyMappingWideLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44578, "Length": 294, "Cover_Rate": 0.6349892008639308} {"Template_token": ["", "ApplyRegBankMapping", "(", "const", "RegisterBankInfo", "&", "RBI_", ",", "MachineRegisterInfo", "&", "MRI_", ",", "const", "RegisterBank", "*", "RB", ")", ":", "RBI", "(", "RBI_", ")", ",", "MRI", "(", "MRI_", ")", ",", "NewBank", "(", "RB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "ApplyRegBankMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44579, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "ApplyRegBankMapping", "(", "const", "RegisterBankInfo", "&", "RBI_", ",", "MachineRegisterInfo", "&", "MRI_", ",", "const", "RegisterBank", "*", "RB", ")", ":", "RBI", "(", "RBI_", ")", ",", "MRI", "(", "MRI_", ")", ",", "NewBank", "(", "RB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "ApplyRegBankMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44580, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "static", "MachineInstr", "*", "buildExpandedScalarMinMax", "(", "MachineIRBuilder", "&", "B", ",", "CmpInst", "::", "Predicate", "Pred", ",", "Register", "Dst", ",", "Register", "Src0", ",", "Register", "Src1", ")", "{", "const", "LLT", "CmpType", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Cmp", "=", "B", ".", "buildICmp", "(", "Pred", ",", "CmpType", ",", "Src0", ",", "Src1", ")", ";", "return", "B", ".", "buildSelect", "(", "Dst", ",", "Cmp", ",", "Src0", ",", "Src1", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "buildExpandedScalarMinMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44581, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "TmpReg0", ")", ".", "addUse", "(", "SrcReg", ",", "", ",", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "TmpReg1", ")", ".", "addUse", "(", "SrcReg", ",", "", ",", "", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "DstReg", ")", ".", "addUse", "(", "TmpReg0", ")", ".", "addImm", "(", "", ")", ".", "addUse", "(", "TmpReg1", ")", ".", "addImm", "(", "", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "buildVCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44582, "Length": 74, "Cover_Rate": 0.3217391304347826} {"Template_token": ["", "if", "(", "SrcTy", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "DstReg", ")", ".", "addUse", "(", "SrcReg", ")", ";", "return", "constrainGenericRegister", "(", "DstReg", ",", "", ",", "MRI", ")", "&&", "constrainGenericRegister", "(", "SrcReg", ",", "", ",", "MRI", ")", ";", "}", "Register", "TmpReg0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "TmpReg1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "TmpReg0", ")", ".", "addUse", "(", "SrcReg", ",", "", ",", "", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "buildVCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44583, "Length": 91, "Cover_Rate": 0.39565217391304347} {"Template_token": ["", "void", "RegisterBankInfo", "::", "constrainOpWithReadfirstlane", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "OpIdx", ")", "const", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "Bank", "!=", "&", "", ")", "return", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "Register", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "SGPR", ")", ".", "addReg", "(", "Reg", ")", ";"], "ground_truth": ["MRI", ".", "setType", "(", "SGPR", ",", "MRI", ".", "getType", "(", "Reg", ")", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "constrainOpWithReadfirstlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44584, "Length": 104, "Cover_Rate": 0.6887417218543046} {"Template_token": ["", "if", "(", "Size", "==", "", "&&", "(", "Dst", ".", "getID", "(", ")", "==", "", ")", "&&", "(", "isVectorRegisterBank", "(", "Src", ")", "||", "Src", ".", "getID", "(", ")", "==", "", "||", "Src", ".", "getID", "(", ")", "==", "", ")", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";"], "ground_truth": ["if", "(", "Dst", ".", "getID", "(", ")", "==", "", "&&", "Src", ".", "getID", "(", ")", "==", "", ")", "return", "", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "copyCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44585, "Length": 72, "Cover_Rate": 0.45569620253164556} {"Template_token": ["", "static", "LLT", "divideLLT", "(", "LLT", "Ty", ",", "int", "Factor", ")", "{", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "return", "LLT", "::", "vector", "(", "Ty", ".", "getNumElements", "(", ")", "/", "Factor", ",", "Ty", ".", "getElementType", "(", ")", ")", ";"], "ground_truth": ["return", "LLT", "::", "scalar", "(", "Ty", ".", "getSizeInBits", "(", ")", "/", "Factor", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "divideLLT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44586, "Length": 53, "Cover_Rate": 0.9814814814814815} {"Template_token": ["", "unsigned", "Size", "=", "getSizeInBits", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["return", "", "(", "", ",", "Size", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "getAGPROpMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44589, "Length": 20, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "", ">", "OpdsMapping", "(", "MI", ".", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "SrcOp", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "SrcOp", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "OpdsMapping", "[", "i", "]", "=", "", "(", "", ",", "Size", ")", ";", "}"], "ground_truth": ["return", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "getDefaultMappingSOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44590, "Length": 123, "Cover_Rate": 0.76875} {"Template_token": ["", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "RegisterBankInfo", "::", "getDefaultMappingSOP", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "", ">", "OpdsMapping", "(", "MI", ".", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "getDefaultMappingSOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44591, "Length": 95, "Cover_Rate": 0.59375} {"Template_token": ["", "const", "int", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "", ">", "OpdsMapping", "(", "NumOps", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "!=", "NumOps", ";", "++", "I", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "OpReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "OpReg", ")", "continue", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "OpReg", ",", "MRI", ",", "*", "TRI", ")", ";", "const", "bool", "MustBeSGPR", "=", "I", "==", "RsrcIdx", "||", "I", "==", "RsrcIdx", "+", "", ";", "if", "(", "MustBeSGPR", ")", "{", "unsigned", "NewBank", "=", "getRegBankID", "(", "OpReg", ",", "MRI", ",", "*", "TRI", ",", "", ")", ";", "OpdsMapping", "[", "I", "]", "=", "", "(", "NewBank", ",", "Size", ")", ";", "}", "else", "{"], "ground_truth": ["OpdsMapping", "[", "I", "]", "=", "", "(", "", ",", "Size", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "getImageMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44592, "Length": 149, "Cover_Rate": 0.7129186602870813} {"Template_token": ["", "const", "int", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "", ">", "OpdsMapping", "(", "NumOps", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "!=", "NumOps", ";", "++", "I", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["Register", "OpReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "getImageMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44593, "Length": 68, "Cover_Rate": 0.3253588516746411} {"Template_token": ["", "case", "", ":", "{", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", ",", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", ",", "", ",", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "getInstrAlternativeMappingsIntrinsicWSideEffects", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44595, "Length": 177, "Cover_Rate": 0.5363636363636364} {"Template_token": ["", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "else", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "unsigned", "PtrBankID", "=", "Subtarget", ".", "useFlatForGlobal", "(", ")", "?", "", ":", "", ";", "PtrMapping", "=", "", "(", "PtrBankID", ",", "PtrSize", ")", ";", "ValMapping", "=", "", "(", "", ",", "LoadTy", ")", ";", "}", "}", "else", "{", "ValMapping", "=", "", "(", "", ",", "LoadTy", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "OpdsMapping", "[", "", "]", "=", "ValMapping", ";", "OpdsMapping", "[", "", "]", "=", "PtrMapping", ";", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "Mapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";", "return", "Mapping", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44597, "Length": 127, "Cover_Rate": 0.3670520231213873} {"Template_token": ["", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "LLT", "LoadTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "PtrReg", ")", ";", "unsigned", "AS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";", "unsigned", "PtrSize", "=", "PtrTy", ".", "getSizeInBits", "(", ")", ";", "const", "ValueMapping", "*", "ValMapping", ";", "const", "ValueMapping", "*", "PtrMapping", ";", "const", "RegisterBank", "*", "PtrBank", "=", "getRegBank", "(", "PtrReg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "PtrBank", "==", "&", "", "&&", "TargetLowering", "::", "isFlatGlobalAddrSpace", "(", "AS", ")", ")", "{", "if", "(", "isScalarLoadLegal", "(", "MI", ")", ")", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "else", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "unsigned", "PtrBankID", "=", "Subtarget", ".", "useFlatForGlobal", "(", ")", "?", "", ":", "", ";", "PtrMapping", "=", "", "(", "PtrBankID", ",", "PtrSize", ")", ";", "ValMapping", "=", "", "(", "", ",", "LoadTy", ")", ";", "}", "}", "else", "{", "ValMapping", "=", "", "(", "", ",", "LoadTy", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "OpdsMapping", "[", "", "]", "=", "ValMapping", ";", "OpdsMapping", "[", "", "]", "=", "PtrMapping", ";", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "Mapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";"], "ground_truth": ["return", "Mapping", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44598, "Length": 257, "Cover_Rate": 0.7427745664739884} {"Template_token": ["", "if", "(", "!", "Ty", ".", "isValid", "(", ")", ")", "return", "", ";", "return", "Ty", "==", "LLT", "::", "scalar", "(", "", ")", "?", "", ":", "", ";", "}", "return", "TRI", "->", "isAGPRClass", "(", "&", "RC", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "getRegBankFromRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44599, "Length": 41, "Cover_Rate": 0.43617021276595747} {"Template_token": ["", "const", "RegisterBank", "&", "RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", "Ty", ")", "const", "{", "if", "(", "&", "RC", "==", "&", "", ")", "return", "", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "&", "RC", ")", ")", "{"], "ground_truth": ["if", "(", "!", "Ty", ".", "isValid", "(", ")", ")", "return", "", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "getRegBankFromRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44600, "Length": 51, "Cover_Rate": 0.5425531914893617} {"Template_token": ["", "if", "(", "!", "Def", ")", "return", "Reg", ";"], "ground_truth": ["return", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "getSrcRegIgnoringCopies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44601, "Length": 20, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "getDefIgnoringCopies", "(", "Reg", ",", "MRI", ")", ";", "if", "(", "!", "Def", ")", "return", "Reg", ";", "return", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "getSrcRegIgnoringCopies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44602, "Length": 32, "Cover_Rate": 0.7111111111111111} {"Template_token": ["", "unsigned", "Size", "=", "PtrTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Subtarget", ".", "useFlatForGlobal", "(", ")", "||", "!", "TargetLowering", "::", "isFlatGlobalAddrSpace", "(", "PtrTy", ".", "getAddressSpace", "(", ")", ")", ")", "return", "", "(", "", ",", "Size", ")", ";", "const", "RegisterBank", "*", "PtrBank", "=", "getRegBank", "(", "PtrReg", ",", "MRI", ",", "*", "TRI", ")", ";", "return", "", "(", "PtrBank", "->", "getID", "(", ")", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "getValueMappingForPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44603, "Length": 65, "Cover_Rate": 0.65} {"Template_token": ["", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ")", "{", "if", "(", "Bank", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "isSALUMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44604, "Length": 46, "Cover_Rate": 0.3511450381679389} {"Template_token": ["", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ")", "{", "if", "(", "Bank", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "isSALUMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44605, "Length": 67, "Cover_Rate": 0.5114503816793893} {"Template_token": ["", "const", "unsigned", "AS", "=", "MMO", "->", "getAddrSpace", "(", ")", ";", "const", "bool", "IsConst", "=", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ";", "return", "MMO", "->", "getSize", "(", ")", ">=", "", "&&", "MMO", "->", "getAlign", "(", ")", ">=", "Align", "(", "", ")", "&&", "!", "MMO", "->", "isAtomic", "(", ")", "&&", "(", "IsConst", "||", "!", "MMO", "->", "isVolatile", "(", ")", ")", "&&", "(", "IsConst", "||", "MMO", "->", "isInvariant", "(", ")", "||", "memOpHasNoClobbered", "(", "MMO", ")", ")", "&&", "InstrInfo", "::", "isUniformMMO", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "isScalarLoadLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44606, "Length": 87, "Cover_Rate": 0.71900826446281} {"Template_token": ["", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "CmpInst", "::", "Predicate", "Pred", "=", "minMaxToCompare", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "MachineInstr", "*", "Sel", "=", "buildExpandedScalarMinMax", "(", "B", ",", "Pred", ",", "Dst", ",", "Src0", ",", "Src1", ")", ";"], "ground_truth": ["Register", "CmpReg", "=", "Sel", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "lowerScalarMinMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44608, "Length": 88, "Cover_Rate": 0.704} {"Template_token": ["", "MachineInstr", "*", "Sel", "=", "buildExpandedScalarMinMax", "(", "B", ",", "Pred", ",", "Dst", ",", "Src0", ",", "Src1", ")", ";", "Register", "CmpReg", "=", "Sel", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "CmpReg", ",", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "lowerScalarMinMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44609, "Length": 51, "Cover_Rate": 0.408} {"Template_token": ["", "static", "bool", "memOpHasNoClobbered", "(", "const", "MachineMemOperand", "*", "MMO", ")", "{", "const", "Instruction", "*", "I", "=", "dyn_cast_or_null", "<", "Instruction", ">", "(", "MMO", "->", "getValue", "(", ")", ")", ";", "return", "I", "&&", "I", "->", "getMetadata", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "memOpHasNoClobbered", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44610, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "memOpHasNoClobbered", "(", "const", "MachineMemOperand", "*", "MMO", ")", "{", "const", "Instruction", "*", "I", "=", "dyn_cast_or_null", "<", "Instruction", ">", "(", "MMO", "->", "getValue", "(", ")", ")", ";", "return", "I", "&&", "I", "->", "getMetadata", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "memOpHasNoClobbered", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44611, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "return", "CmpInst", "::", "ICMP_SLT", ";", "case", "TargetOpcode", "::", "G_SMAX", ":", "return", "CmpInst", "::", "ICMP_SGT", ";", "case", "TargetOpcode", "::", "G_UMIN", ":"], "ground_truth": ["return", "CmpInst", "::", "ICMP_ULT", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "minMaxToCompare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44612, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_SMIN", ":", "case", "TargetOpcode", "::", "G_SMAX", ":", "return", "TargetOpcode", "::", "G_SEXT", ";", "case", "TargetOpcode", "::", "G_UMIN", ":"], "ground_truth": ["case", "TargetOpcode", "::", "G_UMAX", ":"], "File": "AMDGPURegisterBankInfo10", "Func": "minMaxToExtend", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44613, "Length": 30, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "if", "(", "RB0", "==", "-", "", ")", "return", "RB1", ";", "if", "(", "RB1", "==", "-", "", ")", "return", "RB0", ";", "if", "(", "RB0", "==", "", "||", "RB1", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "regBankUnion", "(", "RB0", ",", "RB1", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "regBankBoolUnion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44614, "Length": 41, "Cover_Rate": 0.6949152542372882} {"Template_token": ["", "if", "(", "RB0", "==", "-", "", ")", "return", "RB1", ";"], "ground_truth": ["if", "(", "RB1", "==", "-", "", ")", "return", "RB0", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "regBankBoolUnion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44615, "Length": 20, "Cover_Rate": 0.3389830508474576} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "Register", "WaterfallIdx", "=", "IdxUseInstr", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "B", ".", "setInsertPt", "(", "*", "IdxUseInstr", ".", "getParent", "(", ")", ",", "IdxUseInstr", ".", "getIterator", "(", ")", ")", ";"], "ground_truth": ["auto", "MaterializedOffset", "=", "B", ".", "buildConstant", "(", "S32", ",", "ConstOffset", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "reinsertVectorIndexAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44616, "Length": 66, "Cover_Rate": 0.4429530201342282} {"Template_token": ["", "}", "}", "Register", "Base", ";", "unsigned", "Offset", ";", "MachineInstr", "*", "Unused", ";", "std", "::", "tie", "(", "Base", ",", "Offset", ",", "Unused", ")", "=", "", "(", "*", "MRI", ",", "CombinedOffset", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "if", "(", "Offset", ">", "", "&&", "", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "&", "RBI", ".", "Subtarget", ",", "Align", ")", ")", "{", "if", "(", "RBI", ".", "getRegBank", "(", "Base", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "", ")", "{", "VOffsetReg", "=", "Base", ";", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "SOffset", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "", ")", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "if", "(", "SOffset", "==", "", ")", "{", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "SOffsetReg", "=", "Base", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "}", "if", "(", "MachineInstr", "*", "Add", "=", "getOpcodeDef", "(", "", ",", "CombinedOffset", ",", "*", "MRI", ")", ")", "{", "Register", "Src0", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Register", "Src1", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src0", ";", "SOffsetReg", "=", "Src1", ";", "return", "", ";", "}", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src1", ";", "SOffsetReg", "=", "Src0", ";", "return", "", ";", "}", "}", "if", "(", "RBI", ".", "getRegBank", "(", "CombinedOffset", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "", ")", "{", "VOffsetReg", "=", "CombinedOffset", ";", "}", "else", "{", "VOffsetReg", "=", "B", ".", "buildCopy", "(", "S32", ",", "CombinedOffset", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44617, "Length": 376, "Cover_Rate": 0.6235489220563848} {"Template_token": ["", "}", "}", "if", "(", "MachineInstr", "*", "Add", "=", "getOpcodeDef", "(", "", ",", "CombinedOffset", ",", "*", "MRI", ")", ")", "{", "Register", "Src0", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Register", "Src1", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src0", ";", "SOffsetReg", "=", "Src1", ";", "return", "", ";", "}", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src1", ";", "SOffsetReg", "=", "Src0", ";", "return", "", ";", "}", "}", "if", "(", "RBI", ".", "getRegBank", "(", "CombinedOffset", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "", ")", "{", "VOffsetReg", "=", "CombinedOffset", ";", "}", "else", "{", "VOffsetReg", "=", "B", ".", "buildCopy", "(", "S32", ",", "CombinedOffset", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "}", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44618, "Length": 241, "Cover_Rate": 0.3996683250414594} {"Template_token": ["", "OpdMapper", ".", "getMI", "(", ")", ".", "getOperand", "(", "OpIdx", ")", ".", "setReg", "(", "SrcReg", "[", "", "]", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "substituteSimpleCopyRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44619, "Length": 26, "Cover_Rate": 0.3291139240506329} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "SrcReg", "(", "OpdMapper", ".", "getVRegs", "(", "OpIdx", ")", ")", ";", "if", "(", "!", "SrcReg", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "SrcReg", ".", "size", "(", ")", "==", "", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "substituteSimpleCopyRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44620, "Length": 37, "Cover_Rate": 0.46835443037974683} {"Template_token": ["", "return", "std", "::", "make_pair", "(", "ExtLo", ".", "getReg", "(", "", ")", ",", "ShiftHi", ".", "getReg", "(", "", ")", ")", ";", "}", "auto", "ShiftHi", "=", "B", ".", "buildLShr", "(", "S32", ",", "Bitcast", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ";", "if", "(", "ExtOpcode", "==", "TargetOpcode", "::", "G_ZEXT", ")", "{", "auto", "ExtLo", "=", "B", ".", "buildAnd", "(", "S32", ",", "Bitcast", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ";", "return", "std", "::", "make_pair", "(", "ExtLo", ".", "getReg", "(", "", ")", ",", "ShiftHi", ".", "getReg", "(", "", ")", ")", ";", "}"], "ground_truth": ["assert", "(", "ExtOpcode", "==", "TargetOpcode", "::", "G_ANYEXT", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "unpackV2S16ToS32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44621, "Length": 102, "Cover_Rate": 0.4811320754716981} {"Template_token": ["", "auto", "ExtLo", "=", "B", ".", "buildSExtInReg", "(", "S32", ",", "Bitcast", ",", "", ")", ";", "auto", "ShiftHi", "=", "B", ".", "buildAShr", "(", "S32", ",", "Bitcast", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ";", "return", "std", "::", "make_pair", "(", "ExtLo", ".", "getReg", "(", "", ")", ",", "ShiftHi", ".", "getReg", "(", "", ")", ")", ";", "}", "auto", "ShiftHi", "=", "B", ".", "buildLShr", "(", "S32", ",", "Bitcast", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ";", "if", "(", "ExtOpcode", "==", "TargetOpcode", "::", "G_ZEXT", ")", "{", "auto", "ExtLo", "=", "B", ".", "buildAnd", "(", "S32", ",", "Bitcast", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ";", "return", "std", "::", "make_pair", "(", "ExtLo", ".", "getReg", "(", "", ")", ",", "ShiftHi", ".", "getReg", "(", "", ")", ")", ";", "}", "assert", "(", "ExtOpcode", "==", "TargetOpcode", "::", "G_ANYEXT", ")", ";", "return", "std", "::", "make_pair", "(", "Bitcast", ".", "getReg", "(", "", ")", ",", "ShiftHi", ".", "getReg", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "unpackV2S16ToS32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44622, "Length": 158, "Cover_Rate": 0.7452830188679245} {"Template_token": ["", "if", "(", "LoadSize", "<=", "MaxNonSmrdLoadSize", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SrcRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "if", "(", "SrcRegs", ".", "empty", "(", ")", ")", "{", "const", "RegisterBank", "*", "PtrBank", "=", "OpdMapper", ".", "getInstrMapping", "(", ")", ".", "getOperandMapping", "(", "", ")", ".", "BreakDown", "[", "", "]", ".", "RegBank", ";", "if", "(", "PtrBank", "==", "&", "", ")", "return", "false", ";", "SrcRegs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "", ")", ";", "MachineInstr", "*", "RepairInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "MI", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "", "]", ";"], "ground_truth": ["LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "AMDGPURegisterBankInfo12", "Func": "applyMappingWideLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44627, "Length": 149, "Cover_Rate": 0.3204301075268817} {"Template_token": ["", "if", "(", "Dst", ".", "getID", "(", ")", "==", "", "&&", "isVectorRegisterBank", "(", "Src", ")", ")", "{", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "}", "if", "(", "Size", "==", "", "&&", "(", "Dst", ".", "getID", "(", ")", "==", "", ")", "&&", "(", "isVectorRegisterBank", "(", "Src", ")", "||", "Src", ".", "getID", "(", ")", "==", "", "||", "Src", ".", "getID", "(", ")", "==", "", ")", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "if", "(", "Src", ".", "getID", "(", ")", "==", "", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "if", "(", "Dst", ".", "getID", "(", ")", "==", "", "&&", "Src", ".", "getID", "(", ")", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "RegisterBankInfo", "::", "copyCost", "(", "Dst", ",", "Src", ",", "Size", ")", ";"], "File": "AMDGPURegisterBankInfo12", "Func": "copyCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44628, "Length": 135, "Cover_Rate": 0.7941176470588235} {"Template_token": ["", "if", "(", "Dst", ".", "getID", "(", ")", "==", "", "&&", "isVectorRegisterBank", "(", "Src", ")", ")", "{", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "}", "if", "(", "Size", "==", "", "&&", "(", "Dst", ".", "getID", "(", ")", "==", "", ")", "&&", "(", "isVectorRegisterBank", "(", "Src", ")", "||", "Src", ".", "getID", "(", ")", "==", "", "||", "Src", ".", "getID", "(", ")", "==", "", ")", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "if", "(", "Src", ".", "getID", "(", ")", "==", "", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "if", "(", "Dst", ".", "getID", "(", ")", "==", "", "&&", "Src", ".", "getID", "(", ")", "==", "", ")", "return", "", ";", "return", "RegisterBankInfo", "::", "copyCost", "(", "Dst", ",", "Src", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo12", "Func": "copyCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44629, "Length": 136, "Cover_Rate": 0.8} {"Template_token": ["", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "const", "unsigned", "AS", "=", "MMO", "->", "getAddrSpace", "(", ")", ";", "const", "bool", "IsConst", "=", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ";", "return", "MMO", "->", "getSize", "(", ")", ">=", "", "&&", "MMO", "->", "getAlignment", "(", ")", ">=", "", "&&", "!", "MMO", "->", "isAtomic", "(", ")", "&&", "(", "IsConst", "||", "!", "MMO", "->", "isVolatile", "(", ")", ")", "&&", "(", "IsConst", "||", "MMO", "->", "isInvariant", "(", ")", "||", "memOpHasNoClobbered", "(", "MMO", ")", ")", "&&", "InstrInfo", "::", "isUniformMMO", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo12", "Func": "isScalarLoadLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44633, "Length": 108, "Cover_Rate": 0.9152542372881356} {"Template_token": ["", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "const", "unsigned", "AS", "=", "MMO", "->", "getAddrSpace", "(", ")", ";"], "ground_truth": ["const", "bool", "IsConst", "=", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ";"], "File": "AMDGPURegisterBankInfo12", "Func": "isScalarLoadLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44634, "Length": 50, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "CmpInst", "::", "Predicate", "Pred", "=", "minMaxToCompare", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "LLT", "CmpType", "=", "LLT", "::", "scalar", "(", "", ")", ";", "auto", "Cmp", "=", "B", ".", "buildICmp", "(", "Pred", ",", "CmpType", ",", "Src0", ",", "Src1", ")", ";", "B", ".", "buildSelect", "(", "Dst", ",", "Cmp", ",", "Src0", ",", "Src1", ")", ";"], "ground_truth": ["B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "Cmp", ".", "getReg", "(", "", ")", ",", "", ")", ";"], "File": "AMDGPURegisterBankInfo12", "Func": "lowerScalarMinMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44635, "Length": 86, "Cover_Rate": 0.6231884057971014} {"Template_token": ["", "unsigned", "RegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "A", ",", "const", "RegisterBank", "&", "B", ",", "unsigned", "Size", ")", "const", "{"], "ground_truth": ["return", "RegisterBankInfo", "::", "copyCost", "(", "A", ",", "B", ",", "Size", ")", ";"], "File": "AMDGPURegisterBankInfo13", "Func": "copyCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44636, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "return", "RegisterBankInfo", "::", "copyCost", "(", "A", ",", "B", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo13", "Func": "copyCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44637, "Length": 13, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "const", "InstructionMapping", "&", "SSMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "SSMapping", ")", ";", "const", "InstructionMapping", "&", "VVMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VVMapping", ")", ";", "const", "InstructionMapping", "&", "VSMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VSMapping", ")", ";", "return", "AltMappings", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo13", "Func": "getInstrAlternativeMappings", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44638, "Length": 132, "Cover_Rate": 0.5365853658536586} {"Template_token": ["", "RegisterBankInfo", "::", "InstructionMappings", "RegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "InstructionMappings", "AltMappings", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_LOAD", ":", "{", "const", "InstructionMapping", "&", "SSMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "SSMapping", ")", ";", "const", "InstructionMapping", "&", "VVMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VVMapping", ")", ";", "const", "InstructionMapping", "&", "VSMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VSMapping", ")", ";", "return", "AltMappings", ";", "}", "default", ":", "break", ";", "}"], "ground_truth": ["return", "RegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "MI", ")", ";"], "File": "AMDGPURegisterBankInfo13", "Func": "getInstrAlternativeMappings", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44639, "Length": 221, "Cover_Rate": 0.8983739837398373} {"Template_token": ["", "break", ";", "case", "", ":", "{", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OpdsMapping", "[", "", "]", "=", "", "(", "", ",", "Size", ")", ";", "break", ";", "}", "case", "", ":", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OpdsMapping", "[", "i", "]", "=", "", "(", "", ",", "Size", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", ";", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "const", "ValueMapping", "*", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "const", "ValueMapping", "*", "PtrMapping", "=", "", "(", "", ",", "", ")", ";", "OpdsMapping", "[", "", "]", "=", "ValMapping", ";", "OpdsMapping", "[", "", "]", "=", "PtrMapping", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo13", "Func": "getInstrMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44640, "Length": 208, "Cover_Rate": 0.46017699115044247} {"Template_token": ["", "static", "bool", "isInstrUniform", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";"], "File": "AMDGPURegisterBankInfo13", "Func": "isInstrUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44641, "Length": 22, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "return", "", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo13", "Func": "isInstrUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44642, "Length": 19, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "RegisterBankInfo", "::", "InstructionMappings", "RegisterBankInfo", "::", "addMappingFromTable", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "std", "::", "array", "<", "unsigned", ",", "NumOps", ">", "RegSrcOpIdx", ",", "ArrayRef", "<", "OpRegBankEntry", "<", "NumOps", ">>", "Table", ")", "const", "{", "InstructionMappings", "AltMappings", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "", ">", "Operands", "(", "MI", ".", "getNumOperands", "(", ")", ")", ";", "unsigned", "Sizes", "[", "NumOps", "]", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "RegSrcOpIdx", "[", "I", "]", ")", ".", "getReg", "(", ")", ";", "Sizes", "[", "I", "]", "=", "getSizeInBits", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ";", "}", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", ".", "getNumExplicitDefs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "SizeI", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "Operands", "[", "I", "]", "=", "", "(", "", ",", "SizeI", ")", ";", "}", "unsigned", "MappingID", "=", "", ";", "for", "(", "const", "auto", "&", "Entry", ":", "Table", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "int", "OpIdx", "=", "RegSrcOpIdx", "[", "I", "]", ";", "Operands", "[", "OpIdx", "]", "=", "", "(", "Entry", ".", "RegBanks", "[", "I", "]", ",", "Sizes", "[", "I", "]", ")", ";", "}", "AltMappings", ".", "push_back", "(", "&", "getInstructionMapping", "(", "MappingID", "++", ",", "Entry", ".", "Cost", ",", "getOperandsMapping", "(", "Operands", ")", ",", "Operands", ".", "size", "(", ")", ")", ")", ";", "}"], "ground_truth": ["return", "AltMappings", ";"], "File": "AMDGPURegisterBankInfo14", "Func": "addMappingFromTable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44643, "Length": 260, "Cover_Rate": 0.9737827715355806} {"Template_token": ["", "const", "LLT", "LoadTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "unsigned", "LoadSize", "=", "LoadTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "MaxNonSmrdLoadSize", "=", "", ";", "if", "(", "LoadSize", "<=", "MaxNonSmrdLoadSize", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SrcRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "if", "(", "SrcRegs", ".", "empty", "(", ")", ")", "return", "false", ";", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "", ")", ";", "MachineInstr", "*", "RepairInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "MI", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "unsigned", "SplitElts", "=", "MaxNonSmrdLoadSize", "/", "LoadTy", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "LoadSplitTy", "=", "LLT", "::", "vector", "(", "SplitElts", ",", "LoadTy", ".", "getScalarType", "(", ")", ")", ";", "ApplyRegBankMapping", "O", "(", "MRI", ",", "&", "", ")", ";", "GISelObserverWrapper", "Observer", "(", "&", "O", ")", ";", "B", ".", "setChangeObserver", "(", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";"], "ground_truth": ["if", "(", "Helper", ".", "fewerElementsVector", "(", "MI", ",", "", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";"], "File": "AMDGPURegisterBankInfo14", "Func": "applyMappingWideLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44644, "Length": 231, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "LoadTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "unsigned", "LoadSize", "=", "LoadTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "MaxNonSmrdLoadSize", "=", "", ";", "if", "(", "LoadSize", "<=", "MaxNonSmrdLoadSize", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SrcRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "if", "(", "SrcRegs", ".", "empty", "(", ")", ")", "return", "false", ";", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "", ")", ";", "MachineInstr", "*", "RepairInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "MI", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "unsigned", "SplitElts", "=", "MaxNonSmrdLoadSize", "/", "LoadTy", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "LoadSplitTy", "=", "LLT", "::", "vector", "(", "SplitElts", ",", "LoadTy", ".", "getScalarType", "(", ")", ")", ";", "ApplyRegBankMapping", "O", "(", "MRI", ",", "&", "", ")", ";", "GISelObserverWrapper", "Observer", "(", "&", "O", ")", ";", "B", ".", "setChangeObserver", "(", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";", "if", "(", "Helper", ".", "fewerElementsVector", "(", "MI", ",", "", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "MachineInstr", "*", "LegalizedInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "*", "RepairInst", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "DstReg", ")", ")", ";", "LegalizedInst", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "B", ".", "setInsertPt", "(", "*", "RepairInst", "->", "getParent", "(", ")", ",", "RepairInst", ")", ";", "for", "(", "unsigned", "DefIdx", "=", "", ",", "e", "=", "DefRegs", ".", "size", "(", ")", ";", "DefIdx", "!=", "e", ";", "++", "DefIdx", ")", "{", "Register", "IdxReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "B", ".", "buildConstant", "(", "IdxReg", ",", "DefIdx", ")", ";", "MRI", ".", "setRegBank", "(", "IdxReg", ",", "getRegBank", "(", "", ")", ")", ";", "B", ".", "buildExtractVectorElement", "(", "DefRegs", "[", "DefIdx", "]", ",", "TmpReg", ",", "IdxReg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo14", "Func": "applyMappingWideLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44645, "Length": 374, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "}", "if", "(", "Size", "==", "", "&&", "Dst", ".", "getID", "(", ")", "==", "", "&&", "(", "Src", ".", "getID", "(", ")", "==", "", "||", "Src", ".", "getID", "(", ")", "==", "", "||", "Src", ".", "getID", "(", ")", "==", "", ")", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";"], "ground_truth": ["if", "(", "Dst", ".", "getID", "(", ")", "==", "", "&&", "Src", ".", "getID", "(", ")", "==", "", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";"], "File": "AMDGPURegisterBankInfo14", "Func": "copyCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44646, "Length": 95, "Cover_Rate": 0.5828220858895705} {"Template_token": ["", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", ",", "", ",", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "case", "", ":", "{", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", ",", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", ",", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}"], "ground_truth": ["default", ":"], "File": "AMDGPURegisterBankInfo14", "Func": "getInstrAlternativeMappingsIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44649, "Length": 192, "Cover_Rate": 0.6597938144329897} {"Template_token": ["", "{", "", ",", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", ",", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", ",", "", ",", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", "}", ",", "", "}", ",", "{", "{", "", ",", ""], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo14", "Func": "getInstrAlternativeMappingsIntrinsicWSideEffects", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44650, "Length": 163, "Cover_Rate": 0.34754797441364604} {"Template_token": ["", "LLT", "LoadTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "PtrSize", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "const", "ValueMapping", "*", "ValMapping", ";", "const", "ValueMapping", "*", "PtrMapping", ";", "if", "(", "isInstrUniform", "(", "MI", ")", ")", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "else", "{"], "ground_truth": ["ValMapping", "=", "", "(", "", ",", "LoadTy", ")", ";"], "File": "AMDGPURegisterBankInfo14", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44652, "Length": 89, "Cover_Rate": 0.37083333333333335} {"Template_token": ["", "auto", "Extract", "=", "Signed", "?", "B", ".", "buildSbfx", "(", "S32", ",", "UnmergeSOffset", ".", "getReg", "(", "", ")", ",", "Zero", ",", "UpperWidth", ")", ":", "B", ".", "buildUbfx", "(", "S32", ",", "UnmergeSOffset", ".", "getReg", "(", "", ")", ",", "Zero", ",", "UpperWidth", ")", ";", "B", ".", "buildMerge", "(", "DstReg", ",", "{", "UnmergeSOffset", ".", "getReg", "(", "", ")", ",", "Extract", "}", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "ExtShift", "=", "B", ".", "buildSub", "(", "S32", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ",", "WidthReg", ")", ";", "auto", "SignBit", "=", "B", ".", "buildShl", "(", "S64", ",", "ShiftOffset", ",", "ExtShift", ")", ";", "if", "(", "Signed", ")", "B", ".", "buildAShr", "(", "S64", ",", "SignBit", ",", "ExtShift", ")", ";", "else", "B", ".", "buildLShr", "(", "S64", ",", "SignBit", ",", "ExtShift", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "ApplyRegBankMapping", "ApplyBank", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";", "MachineIRBuilder", "B", "(", "MI", ",", "ApplyBank", ")", ";", "auto", "OffsetMask", "=", "B", ".", "buildConstant", "(", "S32", ",", "maskTrailingOnes", "<", "unsigned", ">", "(", "", ")", ")", ";", "auto", "ClampOffset", "=", "B", ".", "buildAnd", "(", "S32", ",", "OffsetReg", ",", "OffsetMask", ")", ";", "auto", "ShiftWidth", "=", "B", ".", "buildShl", "(", "S32", ",", "WidthReg", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ";", "auto", "MergedInputs", "=", "B", ".", "buildOr", "(", "S32", ",", "ClampOffset", ",", "ShiftWidth", ")", ";", "unsigned", "Opc", "=", "Ty", "==", "S32", "?", "(", "Signed", "?", "", ":", "", ")", ":", "(", "Signed", "?", "", ":", "", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ",", "{", "DstReg", "}", ",", "{", "SrcReg", ",", "MergedInputs", "}", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "*", "TII", ",", "*", "TRI", ",", "*", "this", ")", ")", "llvm_unreachable", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "applyMappingBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44653, "Length": 304, "Cover_Rate": 0.428169014084507} {"Template_token": ["", "Align", "Alignment", "=", "assumeAligned", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "const", "RegisterBank", "*", "SizeBank", "=", "getRegBank", "(", "AllocSize", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "SizeBank", "!=", "&", "", ")", "return", "false", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "IntPtrTy", "=", "LLT", "::", "scalar", "(", "PtrTy", ".", "getSizeInBits", "(", ")", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "SPReg", "=", "Info", "->", "getStackPtrOffsetReg", "(", ")", ";", "ApplyRegBankMapping", "ApplyBank", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";", "MachineIRBuilder", "B", "(", "MI", ",", "ApplyBank", ")", ";", "auto", "WaveSize", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ";", "auto", "ScaledSize", "=", "B", ".", "buildShl", "(", "IntPtrTy", ",", "AllocSize", ",", "WaveSize", ")", ";", "auto", "SPCopy", "=", "B", ".", "buildCopy", "(", "PtrTy", ",", "SPReg", ")", ";", "if", "(", "Alignment", ">", "TFI", ".", "getStackAlign", "(", ")", ")", "{"], "ground_truth": ["auto", "PtrAdd", "=", "B", ".", "buildPtrAdd", "(", "PtrTy", ",", "SPCopy", ",", "ScaledSize", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "applyMappingDynStackAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44655, "Length": 181, "Cover_Rate": 0.5435435435435435} {"Template_token": ["", "SmallVector", "<", "Register", ",", "", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "SrcRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "if", "(", "SrcRegs", ".", "empty", "(", ")", ")", "SrcRegs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "unsigned", "NumSplitParts", "=", "LoadTy", ".", "getSizeInBits", "(", ")", "/", "MaxNonSmrdLoadSize", ";", "const", "LLT", "LoadSplitTy", "=", "LoadTy", ".", "divide", "(", "NumSplitParts", ")", ";", "ApplyRegBankMapping", "Observer", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";", "MachineIRBuilder", "B", "(", "MI", ",", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";", "if", "(", "LoadTy", ".", "isVector", "(", ")", ")", "{", "if", "(", "Helper", ".", "fewerElementsVector", "(", "MI", ",", "", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "}", "else", "{", "if", "(", "Helper", ".", "narrowScalar", "(", "MI", ",", "", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "}", "MRI", ".", "setRegBank", "(", "DstReg", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "applyMappingLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44658, "Length": 222, "Cover_Rate": 0.3020408163265306} {"Template_token": ["", "Register", "SOffset", ";", "Register", "VOffset", ";", "int64_t", "ImmOffset", "=", "", ";", "unsigned", "MMOOffset", "=", "setBufferOffsets", "(", "B", ",", "*", "this", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Alignment", ")", ";", "const", "unsigned", "MemSize", "=", "(", "Ty", ".", "getSizeInBits", "(", ")", "+", "", ")", "/", "", ";", "const", "Align", "MemAlign", "(", "", ")", ";", "MachineMemOperand", "*", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "if", "(", "MMOOffset", "!=", "", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", ",", "MemSize", ")", ";", "Register", "RSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VIndex", ",", "", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "LoadParts", "(", "NumLoads", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ".", "getIterator", "(", ")", ";", "MachineInstrSpan", "Span", "(", "MII", ",", "&", "B", ".", "getMBB", "(", ")", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "if", "(", "NumLoads", "==", "", ")", "{", "LoadParts", "[", "i", "]", "=", "Dst", ";", "}", "else", "{", "LoadParts", "[", "i", "]", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "MRI", ".", "setRegBank", "(", "LoadParts", "[", "i", "]", ",", "", ")", ";", "}", "MachineMemOperand", "*", "MMO", "=", "BaseMMO", ";", "if", "(", "i", "!=", "", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", "+", "", "*", "i", ",", "MemSize", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "LoadParts", "[", "i", "]", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", "+", "", "*", "i", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "if", "(", "RSrcBank", "!=", "&", "", ")", "{", "B", ".", "setInstr", "(", "*", "Span", ".", "begin", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "SmallSet", "<", "Register", ",", "", ">", "OpsToWaterfall", ";", "OpsToWaterfall", ".", "insert", "(", "RSrc", ")", ";", "executeInWaterfallLoop", "(", "B", ",", "make_range", "(", "Span", ".", "begin", "(", ")", ",", "Span", ".", "end", "(", ")", ")", ",", "OpsToWaterfall", ",", "MRI", ")", ";", "}", "if", "(", "NumLoads", "!=", "", ")", "{", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "B", ".", "buildConcatVectors", "(", "Dst", ",", "LoadParts", ")", ";", "else", "B", ".", "buildMerge", "(", "Dst", ",", "LoadParts", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "applyMappingSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44659, "Length": 438, "Cover_Rate": 0.6498516320474778} {"Template_token": ["", "NumLoads", "=", "LoadSize", "/", "", ";", "Ty", "=", "Ty", ".", "divide", "(", "NumLoads", ")", ";", "}", "const", "Align", "Alignment", "=", "NumLoads", ">", "", "?", "Align", "(", "", "*", "NumLoads", ")", ":", "Align", "(", "", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "Register", "SOffset", ";", "Register", "VOffset", ";", "int64_t", "ImmOffset", "=", "", ";", "unsigned", "MMOOffset", "=", "setBufferOffsets", "(", "B", ",", "*", "this", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Alignment", ")", ";", "const", "unsigned", "MemSize", "=", "(", "Ty", ".", "getSizeInBits", "(", ")", "+", "", ")", "/", "", ";", "const", "Align", "MemAlign", "(", "", ")", ";", "MachineMemOperand", "*", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "if", "(", "MMOOffset", "!=", "", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", ",", "MemSize", ")", ";", "Register", "RSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VIndex", ",", "", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "LoadParts", "(", "NumLoads", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ".", "getIterator", "(", ")", ";", "MachineInstrSpan", "Span", "(", "MII", ",", "&", "B", ".", "getMBB", "(", ")", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "if", "(", "NumLoads", "==", "", ")", "{", "LoadParts", "[", "i", "]", "=", "Dst", ";", "}", "else", "{", "LoadParts", "[", "i", "]", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "MRI", ".", "setRegBank", "(", "LoadParts", "[", "i", "]", ",", "", ")", ";", "}", "MachineMemOperand", "*", "MMO", "=", "BaseMMO", ";", "if", "(", "i", "!=", "", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", "+", "", "*", "i", ",", "MemSize", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "LoadParts", "[", "i", "]", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", "+", "", "*", "i", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}"], "ground_truth": ["if", "(", "RSrcBank", "!=", "&", "", ")", "{"], "File": "AMDGPURegisterBankInfo15", "Func": "applyMappingSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44660, "Length": 397, "Cover_Rate": 0.5890207715133531} {"Template_token": ["", "void", "changedInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "changedInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44661, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "changedInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "changedInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44662, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "OpBank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "OpBank", "->", "getID", "(", ")", "!=", "", ")", "SGPROperandRegs", ".", "insert", "(", "Reg", ")", ";", "}"], "ground_truth": ["return", "!", "SGPROperandRegs", ".", "empty", "(", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "collectWaterfallOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44663, "Length": 55, "Cover_Rate": 0.5} {"Template_token": ["", "Reg", "=", "B", ".", "buildCopy", "(", "Ty", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "MRI", ".", "setRegBank", "(", "Reg", ",", "", ")", ";", "}", "Register", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "SGPR", ")", ".", "addReg", "(", "Reg", ")", ";"], "ground_truth": ["MRI", ".", "setType", "(", "SGPR", ",", "Ty", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "constrainOpWithReadfirstlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44664, "Length": 63, "Cover_Rate": 0.3247422680412371} {"Template_token": ["", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "if", "(", "Bank", "!=", "&", "", ")", "{", "Reg", "=", "B", ".", "buildCopy", "(", "Ty", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "MRI", ".", "setRegBank", "(", "Reg", ",", "", ")", ";", "}", "Register", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "SGPR", ")", ".", "addReg", "(", "Reg", ")", ";", "MRI", ".", "setType", "(", "SGPR", ",", "Ty", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "Constrained", "=", "constrainGenericRegister", "(", "Reg", ",", "", ",", "MRI", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "constrainOpWithReadfirstlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44665, "Length": 101, "Cover_Rate": 0.520618556701031} {"Template_token": ["", "if", "(", "CurrBank", "&&", "*", "CurrBank", "!=", "Bank", ")", "{", "Register", "Copy", "=", "B", ".", "buildCopy", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "MRI", ".", "setRegBank", "(", "Copy", ",", "Bank", ")", ";", "return", "Copy", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "constrainRegToBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44666, "Length": 45, "Cover_Rate": 0.4891304347826087} {"Template_token": ["", "Register", "Copy", "=", "B", ".", "buildCopy", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "Reg", ")", ".", "getReg", "(", "", ")", ";", "MRI", ".", "setRegBank", "(", "Copy", ",", "Bank", ")", ";"], "ground_truth": ["return", "Copy", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "constrainRegToBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44667, "Length": 34, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "}", "else", "{", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "ShiftAmt", ".", "getReg", "(", "", ")", ",", "RegBank", ")", ";", "B", ".", "buildAShr", "(", "Hi32Reg", ",", "Lo32Reg", ",", "ShiftAmt", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "AMDGPURegisterBankInfo15", "Func": "extendLow32IntoHigh32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44668, "Length": 53, "Cover_Rate": 0.3680555555555556} {"Template_token": ["", "return", "(", "CachePolicy", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "extractSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44671, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "static", "unsigned", "extractSWZ", "(", "unsigned", "CachePolicy", ")", "{", "return", "(", "CachePolicy", ">>", "", ")", "&", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "extractSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44672, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "const", "RegisterBank", "&", "CCBank", "=", "(", "DstBank", "==", "", "&&", "SrcBank", "==", "", "&&", "IdxBank", "==", "", ")", "?", "", ":", "", ";", "LLT", "CCTy", "=", "(", "CCBank", "==", "", ")", "?", "S32", ":", "LLT", "::", "scalar", "(", "", ")", ";", "if", "(", "CCBank", "==", "", "&&", "IdxBank", "==", "", ")", "{", "Idx", "=", "B", ".", "buildCopy", "(", "S32", ",", "Idx", ")", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MRI", ".", "setRegBank", "(", "Idx", ",", "", ")", ";", "}", "LLT", "EltTy", "=", "VecTy", ".", "getScalarType", "(", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "DstRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "unsigned", "NumLanes", "=", "DstRegs", ".", "size", "(", ")", ";", "if", "(", "!", "NumLanes", ")", "NumLanes", "=", "", ";", "else", "EltTy", "=", "MRI", ".", "getType", "(", "DstRegs", "[", "", "]", ")", ";", "auto", "UnmergeToEltTy", "=", "B", ".", "buildUnmerge", "(", "EltTy", ",", "VecReg", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Res", "(", "NumLanes", ")", ";", "for", "(", "unsigned", "L", "=", "", ";", "L", "<", "NumLanes", ";", "++", "L", ")", "Res", "[", "L", "]", "=", "UnmergeToEltTy", ".", "getReg", "(", "L", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumElem", ";", "++", "I", ")", "{", "auto", "IC", "=", "B", ".", "buildConstant", "(", "S32", ",", "I", ")", ";", "MRI", ".", "setRegBank", "(", "IC", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ")", ";", "auto", "Cmp", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_EQ", ",", "CCTy", ",", "Idx", ",", "IC", ")", ";", "MRI", ".", "setRegBank", "(", "Cmp", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CCBank", ")", ";", "for", "(", "unsigned", "L", "=", "", ";", "L", "<", "NumLanes", ";", "++", "L", ")", "{", "auto", "S", "=", "B", ".", "buildSelect", "(", "EltTy", ",", "Cmp", ",", "UnmergeToEltTy", ".", "getReg", "(", "I", "*", "NumLanes", "+", "L", ")", ",", "Res", "[", "L", "]", ")", ";", "for", "(", "unsigned", "N", ":", "{", "", ",", "", ",", "", "}", ")", "MRI", ".", "setRegBank", "(", "S", "->", "getOperand", "(", "N", ")", ".", "getReg", "(", ")", ",", "DstBank", ")", ";", "Res", "[", "L", "]", "=", "S", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "foldExtractEltToCmpSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44673, "Length": 360, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "case", "TargetOpcode", "::", "G_UMAX", ":", "return", "TargetOpcode", "::", "G_ZEXT", ";", "default", ":", "return", "TargetOpcode", "::", "G_ANYEXT", ";", "}"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "getExtendOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44674, "Length": 19, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "{", "assert", "(", "Ty", ".", "getElementCount", "(", ")", ".", "isKnownMultipleOf", "(", "", ")", ")", ";", "return", "LLT", "::", "scalarOrVector", "(", "Ty", ".", "getElementCount", "(", ")", ".", "divideCoefficientBy", "(", "", ")", ",", "Ty", ".", "getElementType", "(", ")", ")", ";", "}"], "ground_truth": ["assert", "(", "Ty", ".", "getScalarSizeInBits", "(", ")", "%", "", "==", "", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "getHalfSizedType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44675, "Length": 60, "Cover_Rate": 0.7228915662650602} {"Template_token": ["", "const", "bool", "MustBeSGPR", "=", "I", "==", "RsrcIdx", "||", "I", "==", "RsrcIdx", "+", "", ";", "if", "(", "MustBeSGPR", ")", "{", "unsigned", "NewBank", "=", "getRegBankID", "(", "OpReg", ",", "MRI", ",", "", ")", ";", "OpdsMapping", "[", "I", "]", "=", "", "(", "NewBank", ",", "Size", ")", ";", "}", "else", "{", "OpdsMapping", "[", "I", "]", "=", "", "(", "", ",", "Size", ")", ";", "}", "}", "return", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "NumOps", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "getImageMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44676, "Length": 76, "Cover_Rate": 0.36893203883495146} {"Template_token": ["", "const", "RegisterBank", "*", "PtrBank", "=", "getRegBank", "(", "PtrReg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "PtrBank", "==", "&", "", "&&", "", "(", "AS", ")", ")", "{", "if", "(", "isScalarLoadLegal", "(", "MI", ")", ")", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "else", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "unsigned", "PtrBankID", "=", "Subtarget", ".", "useFlatForGlobal", "(", ")", "?", "", ":", "", ";", "PtrMapping", "=", "", "(", "PtrBankID", ",", "PtrSize", ")", ";", "}", "}", "else", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "OpdsMapping", "[", "", "]", "=", "ValMapping", ";", "OpdsMapping", "[", "", "]", "=", "PtrMapping", ";", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "Mapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";", "return", "Mapping", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44680, "Length": 154, "Cover_Rate": 0.49044585987261147} {"Template_token": ["", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "RegisterBankInfo", "::", "getInstrMappingForLoad", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "", ">", "OpdsMapping", "(", "", ")", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "PtrReg", ")", ";", "unsigned", "AS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";", "unsigned", "PtrSize", "=", "PtrTy", ".", "getSizeInBits", "(", ")", ";", "const", "ValueMapping", "*", "ValMapping", ";", "const", "ValueMapping", "*", "PtrMapping", ";", "const", "RegisterBank", "*", "PtrBank", "=", "getRegBank", "(", "PtrReg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "PtrBank", "==", "&", "", "&&", "", "(", "AS", ")", ")", "{", "if", "(", "isScalarLoadLegal", "(", "MI", ")", ")", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "else", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "unsigned", "PtrBankID", "=", "Subtarget", ".", "useFlatForGlobal", "(", ")", "?", "", ":", "", ";", "PtrMapping", "=", "", "(", "PtrBankID", ",", "PtrSize", ")", ";", "}", "}", "else", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "OpdsMapping", "[", "", "]", "=", "ValMapping", ";", "OpdsMapping", "[", "", "]", "=", "PtrMapping", ";", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "Mapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";"], "ground_truth": ["return", "Mapping", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44681, "Length": 283, "Cover_Rate": 0.9012738853503185} {"Template_token": ["", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ")", "{", "RegBank", "=", "regBankUnion", "(", "RegBank", ",", "Bank", "->", "getID", "(", ")", ")", ";", "if", "(", "RegBank", "==", "", ")", "break", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "getMappingType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44682, "Length": 54, "Cover_Rate": 0.43548387096774194} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ")", "{", "RegBank", "=", "regBankUnion", "(", "RegBank", ",", "Bank", "->", "getID", "(", ")", ")", ";", "if", "(", "RegBank", "==", "", ")", "break", ";", "}"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "getMappingType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44683, "Length": 94, "Cover_Rate": 0.7580645161290323} {"Template_token": ["", "const", "RegisterBankInfo", "::", "ValueMapping", "*", "RegisterBankInfo", "::", "getSGPROpMapping", "(", "Register", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "unsigned", "Bank", "=", "getRegBankID", "(", "Reg", ",", "MRI", ",", "", ")", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["return", "", "(", "Bank", ",", "Size", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "getSGPROpMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44686, "Length": 56, "Cover_Rate": 0.9180327868852459} {"Template_token": ["", "unsigned", "Size", "=", "PtrTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Subtarget", ".", "useFlatForGlobal", "(", ")", "||", "!", "", "(", "PtrTy", ".", "getAddressSpace", "(", ")", ")", ")", "return", "", "(", "", ",", "Size", ")", ";"], "ground_truth": ["const", "RegisterBank", "*", "PtrBank", "=", "getRegBank", "(", "PtrReg", ",", "MRI", ",", "*", "TRI", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "getValueMappingForPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44687, "Length": 50, "Cover_Rate": 0.5} {"Template_token": ["", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "PtrReg", ")", ";", "unsigned", "Size", "=", "PtrTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Subtarget", ".", "useFlatForGlobal", "(", ")", "||", "!", "", "(", "PtrTy", ".", "getAddressSpace", "(", ")", ")", ")", "return", "", "(", "", ",", "Size", ")", ";", "const", "RegisterBank", "*", "PtrBank", "=", "getRegBank", "(", "PtrReg", ",", "MRI", ",", "*", "TRI", ")", ";", "return", "", "(", "PtrBank", "->", "getID", "(", ")", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "getValueMappingForPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44688, "Length": 73, "Cover_Rate": 0.73} {"Template_token": ["", "if", "(", "!", "StoreVT", ".", "isVector", "(", ")", "||", "StoreVT", ".", "getElementType", "(", ")", "!=", "S16", ")", "return", "Reg", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S16", ",", "Reg", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "WideRegs", ";", "for", "(", "int", "I", "=", "", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "E", ";", "++", "I", ")", "WideRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "int", "NumElts", "=", "StoreVT", ".", "getNumElements", "(", ")", ";", "return", "B", ".", "buildMerge", "(", "LLT", "::", "fixed_vector", "(", "NumElts", ",", "S32", ")", ",", "WideRegs", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44689, "Length": 119, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "const", "unsigned", "AS", "=", "MMO", "->", "getAddrSpace", "(", ")", ";", "const", "bool", "IsConst", "=", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ";", "return", "MMO", "->", "getAlign", "(", ")", ">=", "Align", "(", "", ")", "&&", "!", "MMO", "->", "isAtomic", "(", ")", "&&", "(", "IsConst", "||", "!", "MMO", "->", "isVolatile", "(", ")", ")", "&&", "(", "IsConst", "||", "MMO", "->", "isInvariant", "(", ")", "||", "memOpHasNoClobbered", "(", "MMO", ")", ")", "&&", "InstrInfo", "::", "isUniformMMO", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "isScalarLoadLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44690, "Length": 103, "Cover_Rate": 0.911504424778761} {"Template_token": ["", "static", "bool", "isScalarLoadLegal", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";"], "ground_truth": ["const", "unsigned", "AS", "=", "MMO", "->", "getAddrSpace", "(", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "isScalarLoadLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44691, "Length": 44, "Cover_Rate": 0.3893805309734513} {"Template_token": ["", "static", "unsigned", "regBankBoolUnion", "(", "unsigned", "RB0", ",", "unsigned", "RB1", ")", "{", "if", "(", "RB0", "==", "", ")", "return", "RB1", ";", "if", "(", "RB1", "==", "", ")", "return", "RB0", ";"], "ground_truth": ["if", "(", "RB0", "==", "", "||", "RB1", "==", "", ")", "return", "", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "regBankBoolUnion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44692, "Length": 42, "Cover_Rate": 0.6885245901639344} {"Template_token": ["", "if", "(", "RB0", "==", "", "||", "RB1", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "regBankUnion", "(", "RB0", ",", "RB1", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "regBankBoolUnion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44693, "Length": 21, "Cover_Rate": 0.3442622950819672} {"Template_token": ["", "if", "(", "RB0", "==", "", ")", "return", "RB1", ";", "if", "(", "RB1", "==", "", ")", "return", "RB0", ";", "if", "(", "RB0", "==", "", "&&", "RB1", "==", "", ")", "return", "", ";", "if", "(", "RB0", "==", "", "&&", "RB1", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "regBankUnion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44694, "Length": 47, "Cover_Rate": 0.6103896103896104} {"Template_token": ["", "if", "(", "RB0", "==", "", "&&", "RB1", "==", "", ")", "return", "", ";", "if", "(", "RB0", "==", "", "&&", "RB1", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "regBankUnion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44695, "Length": 29, "Cover_Rate": 0.37662337662337664} {"Template_token": ["", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "CachePolicy", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "ImmOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "const", "bool", "Offen", "=", "!", "isZero", "(", "VOffset", ",", "MRI", ")", ";", "unsigned", "Opc", "=", "", ";", "switch", "(", "", "*", "MemSize", ")", "{", "case", "", ":", "Opc", "=", "Offen", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "Offen", "?", "", ":", "", ";", "break", ";", "default", ":", "Opc", "=", "Offen", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "Size", ">", "", ")", "Opc", "=", "", "(", "Opc", ",", "Size", "/", "", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "selectStoreIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44696, "Length": 138, "Cover_Rate": 0.35751295336787564} {"Template_token": ["", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "SOffset", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "", ")", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "if", "(", "SOffset", "==", "", ")", "{", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "SOffsetReg", "=", "Base", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "}", "MachineInstr", "*", "Add", "=", "getOpcodeDef", "(", "", ",", "CombinedOffset", ",", "*", "MRI", ")", ";", "if", "(", "Add", "&&", "(", "int", ")", "Offset", ">=", "", ")", "{", "Register", "Src0", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Register", "Src1", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src0", ";", "SOffsetReg", "=", "Src1", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44697, "Length": 216, "Cover_Rate": 0.35467980295566504} {"Template_token": ["", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "SOffset", ")", ".", "getReg", "(", "", ")", ";", "InstOffsetVal", "=", "ImmOffset", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "", ")", ";", "return", "SOffset", "+", "ImmOffset", ";", "}", "}", "Register", "Base", ";", "unsigned", "Offset", ";", "std", "::", "tie", "(", "Base", ",", "Offset", ")", "=", "", "(", "*", "MRI", ",", "CombinedOffset", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "if", "(", "(", "int", ")", "Offset", ">", "", "&&", "", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "&", "RBI", ".", "Subtarget", ",", "Alignment", ")", ")", "{", "if", "(", "RBI", ".", "getRegBank", "(", "Base", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "", ")", "{", "VOffsetReg", "=", "Base", ";", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "SOffset", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "", ")", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "if", "(", "SOffset", "==", "", ")", "{", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "SOffsetReg", "=", "Base", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "}", "MachineInstr", "*", "Add", "=", "getOpcodeDef", "(", "", ",", "CombinedOffset", ",", "*", "MRI", ")", ";", "if", "(", "Add", "&&", "(", "int", ")", "Offset", ">=", "", ")", "{", "Register", "Src0", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Register", "Src1", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src0", ";", "SOffsetReg", "=", "Src1", ";", "return", "", ";", "}", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src1", ";", "SOffsetReg", "=", "Src0", ";", "return", "", ";", "}", "}"], "ground_truth": ["if", "(", "RBI", ".", "getRegBank", "(", "CombinedOffset", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "", ")", "{"], "File": "AMDGPURegisterBankInfo15", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44698, "Length": 396, "Cover_Rate": 0.6502463054187192} {"Template_token": ["", "LLT", "EltTy", "=", "Ty", ".", "getElementType", "(", ")", ";", "unsigned", "EltSize", "=", "EltTy", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "FirstSize", "%", "EltSize", "==", "", ")", ";", "unsigned", "FirstPartNumElts", "=", "FirstSize", "/", "EltSize", ";"], "ground_truth": ["unsigned", "RemainderElts", "=", "(", "TotalSize", "-", "FirstSize", ")", "/", "EltSize", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "splitUnequalType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44699, "Length": 45, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "LLT", "EltTy", "=", "Ty", ".", "getElementType", "(", ")", ";", "assert", "(", "", "%", "EltTy", ".", "getSizeInBits", "(", ")", "==", "", ")", ";", "return", "LLT", "::", "fixed_vector", "(", "", "/", "EltTy", ".", "getSizeInBits", "(", ")", ",", "EltTy", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "widen96To128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44700, "Length": 39, "Cover_Rate": 0.609375} {"Template_token": ["", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "return", "LLT", "::", "scalar", "(", "", ")", ";"], "ground_truth": ["LLT", "EltTy", "=", "Ty", ".", "getElementType", "(", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "widen96To128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44701, "Length": 26, "Cover_Rate": 0.40625} {"Template_token": ["", "auto", "ShiftOffset", "=", "Signed", "?", "B", ".", "buildAShr", "(", "S64", ",", "SrcReg", ",", "OffsetReg", ")", ":", "B", ".", "buildLShr", "(", "S64", ",", "SrcReg", ",", "OffsetReg", ")", ";", "auto", "UnmergeSOffset", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "ShiftOffset", ")", ";", "if", "(", "auto", "ConstWidth", "=", "getIConstantVRegValWithLookThrough", "(", "WidthReg", ",", "MRI", ")", ")", "{", "auto", "Zero", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ";", "auto", "WidthImm", "=", "ConstWidth", "->", "Value", ".", "getZExtValue", "(", ")", ";", "if", "(", "WidthImm", "<=", "", ")", "{", "auto", "Extract", "=", "Signed", "?", "B", ".", "buildSbfx", "(", "S32", ",", "UnmergeSOffset", ".", "getReg", "(", "", ")", ",", "Zero", ",", "WidthReg", ")", ":", "B", ".", "buildUbfx", "(", "S32", ",", "UnmergeSOffset", ".", "getReg", "(", "", ")", ",", "Zero", ",", "WidthReg", ")", ";", "auto", "Extend", "=", "Signed", "?", "B", ".", "buildAShr", "(", "S32", ",", "Extract", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ":", "Zero", ";", "B", ".", "buildMerge", "(", "DstReg", ",", "{", "Extract", ",", "Extend", "}", ")", ";", "}", "else", "{", "auto", "UpperWidth", "=", "B", ".", "buildConstant", "(", "S32", ",", "WidthImm", "-", "", ")", ";", "auto", "Extract", "=", "Signed", "?", "B", ".", "buildSbfx", "(", "S32", ",", "UnmergeSOffset", ".", "getReg", "(", "", ")", ",", "Zero", ",", "UpperWidth", ")", ":", "B", ".", "buildUbfx", "(", "S32", ",", "UnmergeSOffset", ".", "getReg", "(", "", ")", ",", "Zero", ",", "UpperWidth", ")", ";", "B", ".", "buildMerge", "(", "DstReg", ",", "{", "UnmergeSOffset", ".", "getReg", "(", "", ")", ",", "Extract", "}", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "ExtShift", "=", "B", ".", "buildSub", "(", "S32", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ",", "WidthReg", ")", ";", "auto", "SignBit", "=", "B", ".", "buildShl", "(", "S64", ",", "ShiftOffset", ",", "ExtShift", ")", ";", "if", "(", "Signed", ")", "B", ".", "buildAShr", "(", "S64", ",", "SignBit", ",", "ExtShift", ")", ";", "else", "B", ".", "buildLShr", "(", "S64", ",", "SignBit", ",", "ExtShift", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo16", "Func": "applyMappingBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44702, "Length": 324, "Cover_Rate": 0.4563380281690141} {"Template_token": ["", "if", "(", "(", "int", ")", "Offset", ">", "", "&&", "", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "&", "RBI", ".", "Subtarget", ",", "Alignment", ")", ")", "{", "if", "(", "RBI", ".", "getRegBank", "(", "Base", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "", ")", "{", "VOffsetReg", "=", "Base", ";", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "SOffset", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "", ")", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "if", "(", "SOffset", "==", "", ")", "{", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "SOffsetReg", "=", "Base", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "}", "MachineInstr", "*", "Add", "=", "getOpcodeDef", "(", "", ",", "CombinedOffset", ",", "*", "MRI", ")", ";", "if", "(", "Add", "&&", "(", "int", ")", "Offset", ">=", "", ")", "{", "Register", "Src0", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Register", "Src1", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src0", ";", "SOffsetReg", "=", "Src1", ";", "return", "", ";", "}", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src1", ";", "SOffsetReg", "=", "Src0", ";", "return", "", ";", "}", "}", "if", "(", "RBI", ".", "getRegBank", "(", "CombinedOffset", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "", ")", "{", "VOffsetReg", "=", "CombinedOffset", ";", "}", "else", "{", "VOffsetReg", "=", "B", ".", "buildCopy", "(", "S32", ",", "CombinedOffset", ")", ".", "getReg", "(", "", ")", ";"], "ground_truth": ["B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";"], "File": "AMDGPURegisterBankInfo16", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44708, "Length": 351, "Cover_Rate": 0.5763546798029556} {"Template_token": ["", "unsigned", "RegisterBankInfo", "::", "getMappingType", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "RegBank", "=", "", ";"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{"], "File": "AMDGPURegisterBankInfo18", "Func": "getMappingType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44714, "Length": 36, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "File": "AMDGPURegisterBankInfo18", "Func": "getMappingType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44715, "Length": 34, "Cover_Rate": 0.3238095238095238} {"Template_token": ["", "bool", "RegisterBankInfo", "::", "isSALUMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ")", "{"], "File": "AMDGPURegisterBankInfo18", "Func": "isSALUMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44716, "Length": 91, "Cover_Rate": 0.8125} {"Template_token": ["", "if", "(", "Size", "==", "", "&&", "Dst", ".", "getID", "(", ")", "==", "", "&&", "Src", ".", "getID", "(", ")", "==", "", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "return", "RegisterBankInfo", "::", "copyCost", "(", "Dst", ",", "Src", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo1", "Func": "copyCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44717, "Length": 47, "Cover_Rate": 0.44761904761904764} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";"], "File": "AMDGPURegisterBankInfo1", "Func": "getDefaultMappingSOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44718, "Length": 45, "Cover_Rate": 0.31690140845070425} {"Template_token": ["", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "RegisterBankInfo", "::", "getDefaultMappingSOP", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "AMDGPURegisterBankInfo1", "Func": "getDefaultMappingSOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44719, "Length": 43, "Cover_Rate": 0.3028169014084507} {"Template_token": ["", "unsigned", "Size1", "=", "getSizeInBits", "(", "Reg1", ",", "MRI", ",", "*", "TRI", ")", ";", "unsigned", "Bank1", "=", "getRegBankID", "(", "Reg1", ",", "MRI", ",", "*", "TRI", ")", ";", "OpdsMapping", "[", "OpdIdx", "++", "]", "=", "", "(", "Bank1", ",", "Size1", ")", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpdIdx", "!=", "e", ";", "++", "OpdIdx", ")", "{", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "OpdIdx", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "OpdsMapping", "[", "OpdIdx", "]", "=", "", "(", "", ",", "Size", ")", ";", "}"], "ground_truth": ["return", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";"], "File": "AMDGPURegisterBankInfo1", "Func": "getDefaultMappingVOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44720, "Length": 112, "Cover_Rate": 0.43410852713178294} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "Bank", "&&", "Bank", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo1", "Func": "isSALUMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44723, "Length": 99, "Cover_Rate": 0.7674418604651163} {"Template_token": ["", "for", "(", "int", "i", "=", "", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "if", "(", "NumLoads", "==", "", ")", "{", "LoadParts", "[", "i", "]", "=", "Dst", ";", "}", "else", "{", "LoadParts", "[", "i", "]", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "MRI", ".", "setRegBank", "(", "LoadParts", "[", "i", "]", ",", "", ")", ";", "}", "MachineMemOperand", "*", "MMO", "=", "BaseMMO", ";", "if", "(", "i", "!=", "", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", "+", "", "*", "i", ",", "MemSize", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "LoadParts", "[", "i", "]", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", "+", "", "*", "i", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "if", "(", "RSrcBank", "!=", "&", "", ")", "{", "B", ".", "setInstr", "(", "*", "Span", ".", "begin", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "SmallSet", "<", "Register", ",", "", ">", "OpsToWaterfall", ";", "OpsToWaterfall", ".", "insert", "(", "RSrc", ")", ";"], "ground_truth": ["executeInWaterfallLoop", "(", "B", ",", "make_range", "(", "Span", ".", "begin", "(", ")", ",", "Span", ".", "end", "(", ")", ")", ",", "OpsToWaterfall", ",", "MRI", ")", ";"], "File": "AMDGPURegisterBankInfo22", "Func": "applyMappingSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44726, "Length": 211, "Cover_Rate": 0.3158682634730539} {"Template_token": ["", "}", "const", "unsigned", "Alignment", "=", "NumLoads", ">", "", "?", "", "*", "NumLoads", ":", "", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "Register", "SOffset", ";", "Register", "VOffset", ";", "int64_t", "ImmOffset", "=", "", ";", "unsigned", "MMOOffset", "=", "setBufferOffsets", "(", "B", ",", "*", "this", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Alignment", ")", ";", "const", "unsigned", "MemSize", "=", "(", "Ty", ".", "getSizeInBits", "(", ")", "+", "", ")", "/", "", ";", "const", "Align", "MemAlign", "(", "", ")", ";", "MachineMemOperand", "*", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "if", "(", "MMOOffset", "!=", "", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", ",", "MemSize", ")", ";", "Register", "RSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VIndex", ",", "", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "LoadParts", "(", "NumLoads", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ".", "getIterator", "(", ")", ";", "MachineInstrSpan", "Span", "(", "MII", ",", "&", "B", ".", "getMBB", "(", ")", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "if", "(", "NumLoads", "==", "", ")", "{", "LoadParts", "[", "i", "]", "=", "Dst", ";", "}", "else", "{", "LoadParts", "[", "i", "]", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "MRI", ".", "setRegBank", "(", "LoadParts", "[", "i", "]", ",", "", ")", ";", "}", "MachineMemOperand", "*", "MMO", "=", "BaseMMO", ";", "if", "(", "i", "!=", "", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", "+", "", "*", "i", ",", "MemSize", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "LoadParts", "[", "i", "]", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", "+", "", "*", "i", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "if", "(", "RSrcBank", "!=", "&", "", ")", "{", "B", ".", "setInstr", "(", "*", "Span", ".", "begin", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "SmallSet", "<", "Register", ",", "", ">", "OpsToWaterfall", ";", "OpsToWaterfall", ".", "insert", "(", "RSrc", ")", ";", "executeInWaterfallLoop", "(", "B", ",", "make_range", "(", "Span", ".", "begin", "(", ")", ",", "Span", ".", "end", "(", ")", ")", ",", "OpsToWaterfall", ",", "MRI", ")", ";", "}", "if", "(", "NumLoads", "!=", "", ")", "{", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "B", ".", "buildConcatVectors", "(", "Dst", ",", "LoadParts", ")", ";", "else", "B", ".", "buildMerge", "(", "Dst", ",", "LoadParts", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo22", "Func": "applyMappingSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44727, "Length": 469, "Cover_Rate": 0.7020958083832335} {"Template_token": ["", "const", "unsigned", "MaxNonSmrdLoadSize", "=", "", ";", "if", "(", "LoadSize", "<=", "MaxNonSmrdLoadSize", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SrcRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "if", "(", "SrcRegs", ".", "empty", "(", ")", ")", "{", "const", "RegisterBank", "*", "PtrBank", "=", "OpdMapper", ".", "getInstrMapping", "(", ")", ".", "getOperandMapping", "(", "", ")", ".", "BreakDown", "[", "", "]", ".", "RegBank", ";", "if", "(", "PtrBank", "==", "&", "", ")", "return", "false", ";", "SrcRegs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "unsigned", "NumSplitParts", "=", "LoadTy", ".", "getSizeInBits", "(", ")", "/", "MaxNonSmrdLoadSize", ";", "const", "LLT", "LoadSplitTy", "=", "LoadTy", ".", "divide", "(", "NumSplitParts", ")", ";", "ApplyRegBankMapping", "O", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";", "GISelObserverWrapper", "Observer", "(", "&", "O", ")", ";", "B", ".", "setChangeObserver", "(", "Observer", ")", ";"], "ground_truth": ["LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";"], "File": "AMDGPURegisterBankInfo22", "Func": "applyMappingWideLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44728, "Length": 219, "Cover_Rate": 0.6311239193083573} {"Template_token": ["", "const", "RegisterBank", "*", "PtrBank", "=", "OpdMapper", ".", "getInstrMapping", "(", ")", ".", "getOperandMapping", "(", "", ")", ".", "BreakDown", "[", "", "]", ".", "RegBank", ";", "if", "(", "PtrBank", "==", "&", "", ")", "return", "false", ";", "SrcRegs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "unsigned", "NumSplitParts", "=", "LoadTy", ".", "getSizeInBits", "(", ")", "/", "MaxNonSmrdLoadSize", ";", "const", "LLT", "LoadSplitTy", "=", "LoadTy", ".", "divide", "(", "NumSplitParts", ")", ";", "ApplyRegBankMapping", "O", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";", "GISelObserverWrapper", "Observer", "(", "&", "O", ")", ";", "B", ".", "setChangeObserver", "(", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";"], "ground_truth": ["if", "(", "LoadTy", ".", "isVector", "(", ")", ")", "{"], "File": "AMDGPURegisterBankInfo22", "Func": "applyMappingWideLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44729, "Length": 172, "Cover_Rate": 0.4956772334293948} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "", ">", "OpdsMapping", "(", "", ")", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "PtrReg", ")", ";", "unsigned", "AS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";", "unsigned", "PtrSize", "=", "PtrTy", ".", "getSizeInBits", "(", ")", ";", "const", "ValueMapping", "*", "ValMapping", ";", "const", "ValueMapping", "*", "PtrMapping", ";", "const", "RegisterBank", "*", "PtrBank", "=", "getRegBank", "(", "PtrReg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "PtrBank", "==", "&", "", "&&", "TargetLowering", "::", "isFlatGlobalAddrSpace", "(", "AS", ")", ")", "{", "if", "(", "isScalarLoadLegal", "(", "MI", ")", ")", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "else", "{"], "ground_truth": ["ValMapping", "=", "", "(", "", ",", "Size", ")", ";"], "File": "AMDGPURegisterBankInfo22", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44733, "Length": 182, "Cover_Rate": 0.5796178343949044} {"Template_token": ["", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "RegisterBankInfo", "::", "getInstrMappingForLoad", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "", ">", "OpdsMapping", "(", "MI", ".", "getNumOperands", "(", ")", ")", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "LLT", "LoadTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "PtrReg", ")", ";"], "File": "AMDGPURegisterBankInfo23", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44734, "Length": 125, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", ",", "", ",", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", ",", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "default", ":", "return", "RegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo24", "Func": "getInstrAlternativeMappingsIntrinsicWSideEffects", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44737, "Length": 190, "Cover_Rate": 0.3966597077244259} {"Template_token": ["", "static", "llvm", "::", "once_flag", "InitializeRegisterBankFlag", ";", "static", "auto", "InitializeRegisterBankOnce", "=", "[", "this", "]", "(", ")", "{", "assert", "(", "&", "getRegBank", "(", "", ")", "==", "&", "", "&&", "&", "getRegBank", "(", "", ")", "==", "&", "", "&&", "&", "getRegBank", "(", "", ")", "==", "&", "", ")", ";", "(", "void", ")", "this", ";", "}", ";", "llvm", "::", "call_once", "(", "InitializeRegisterBankFlag", ",", "InitializeRegisterBankOnce", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo25", "Func": "AMDGPURegisterBankInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44739, "Length": 63, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "RegisterBankInfo", "::", "RegisterBankInfo", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "Subtarget", "(", "ST", ")", ",", "TRI", "(", "Subtarget", ".", "getRegisterInfo", "(", ")", ")", ",", "TII", "(", "Subtarget", ".", "getInstrInfo", "(", ")", ")", "{", "static", "llvm", "::", "once_flag", "InitializeRegisterBankFlag", ";", "static", "auto", "InitializeRegisterBankOnce", "=", "[", "this", "]", "(", ")", "{", "assert", "(", "&", "getRegBank", "(", "", ")", "==", "&", "", "&&", "&", "getRegBank", "(", "", ")", "==", "&", "", "&&", "&", "getRegBank", "(", "", ")", "==", "&", "", ")", ";"], "ground_truth": ["(", "void", ")", "this", ";"], "File": "AMDGPURegisterBankInfo25", "Func": "AMDGPURegisterBankInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44740, "Length": 84, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "return", "MMO", "->", "getAlign", "(", ")", ">=", "Align", "(", "", ")", "&&", "!", "MMO", "->", "isAtomic", "(", ")", "&&", "(", "IsConst", "||", "!", "MMO", "->", "isVolatile", "(", ")", ")", "&&", "(", "IsConst", "||", "MMO", "->", "isInvariant", "(", ")", "||", "(", "MMO", "->", "getFlags", "(", ")", "&", "MONoClobber", ")", ")", "&&", "InstrInfo", "::", "isUniformMMO", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo25", "Func": "isScalarLoadLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44743, "Length": 58, "Cover_Rate": 0.4915254237288136} {"Template_token": ["", "Src", "=", "B", ".", "buildCopy", "(", "Ty", ",", "Src", ")", ".", "getReg", "(", "", ")", ";", "MRI", ".", "setRegBank", "(", "Src", ",", "", ")", ";", "}", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "unsigned", "NumParts", "=", "Bits", "/", "", ";", "SmallVector", "<", "Register", ",", "", ">", "SrcParts", ";", "SmallVector", "<", "Register", ",", "", ">", "DstParts", ";", "if", "(", "Bits", "==", "", ")", "{", "SrcParts", ".", "push_back", "(", "Src", ")", ";", "}", "else", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "Src", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumParts", ";", "++", "i", ")", "SrcParts", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "i", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumParts", ";", "++", "i", ")", "{", "Register", "SrcPart", "=", "SrcParts", "[", "i", "]", ";", "Register", "DstPart", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MRI", ".", "setType", "(", "DstPart", ",", "NumParts", "==", "", "?", "Ty", ":", "S32", ")", ";", "const", "TargetRegisterClass", "*", "Constrained", "=", "constrainGenericRegister", "(", "SrcPart", ",", "", ",", "MRI", ")", ";", "(", "void", ")", "Constrained", ";", "assert", "(", "Constrained", "&&", "", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "", ",", "{", "DstPart", "}", ",", "{", "SrcPart", "}", ")", ";"], "File": "AMDGPURegisterBankInfo26", "Func": "buildReadFirstLane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44747, "Length": 205, "Cover_Rate": 0.5890804597701149} {"Template_token": ["", "if", "(", "Bank", "==", "&", "", ")", "return", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "Reg", "=", "buildReadFirstLane", "(", "B", ",", "MRI", ",", "Reg", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "OpIdx", ")", ".", "setReg", "(", "Reg", ")", ";"], "File": "AMDGPURegisterBankInfo26", "Func": "constrainOpWithReadfirstlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44748, "Length": 38, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "return", "false", ";", "}", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "OffsetReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "WidthReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "ApplyRegBankMapping", "ApplyBank", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";", "MachineIRBuilder", "B", "(", "MI", ",", "ApplyBank", ")", ";", "auto", "OffsetMask", "=", "B", ".", "buildConstant", "(", "S32", ",", "maskTrailingOnes", "<", "unsigned", ">", "(", "", ")", ")", ";", "auto", "ClampOffset", "=", "B", ".", "buildAnd", "(", "S32", ",", "OffsetReg", ",", "OffsetMask", ")", ";", "auto", "ShiftWidth", "=", "B", ".", "buildShl", "(", "S32", ",", "WidthReg", ",", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ")", ";", "auto", "MergedInputs", "=", "B", ".", "buildOr", "(", "S32", ",", "ClampOffset", ",", "ShiftWidth", ")", ";", "unsigned", "Opc", "=", "Ty", "==", "S32", "?", "(", "Signed", "?", "", ":", "", ")", ":", "(", "Signed", "?", "", ":", "", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ",", "{", "DstReg", "}", ",", "{", "SrcReg", ",", "MergedInputs", "}", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "*", "TII", ",", "*", "TRI", ",", "*", "this", ")", ")", "llvm_unreachable", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo27", "Func": "applyMappingBFEIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44752, "Length": 209, "Cover_Rate": 0.6220238095238095} {"Template_token": ["", "auto", "Cmp", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_EQ", ",", "CCTy", ",", "Idx", ",", "IC", ")", ";", "MRI", ".", "setRegBank", "(", "Cmp", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CCBank", ")", ";", "for", "(", "unsigned", "L", "=", "", ";", "L", "<", "NumLanes", ";", "++", "L", ")", "{", "Register", "Op0", "=", "constrainRegToBank", "(", "MRI", ",", "B", ",", "InsRegs", "[", "L", "]", ",", "DstBank", ")", ";", "Register", "Op1", "=", "UnmergeToEltTy", ".", "getReg", "(", "I", "*", "NumLanes", "+", "L", ")", ";", "Op1", "=", "constrainRegToBank", "(", "MRI", ",", "B", ",", "Op1", ",", "DstBank", ")", ";", "Register", "Select", "=", "B", ".", "buildSelect", "(", "EltTy", ",", "Cmp", ",", "Op0", ",", "Op1", ")", ".", "getReg", "(", "", ")", ";", "MRI", ".", "setRegBank", "(", "Select", ",", "DstBank", ")", ";", "Ops", "[", "I", "*", "NumLanes", "+", "L", "]", "=", "Select", ";", "}", "}", "LLT", "MergeTy", "=", "LLT", "::", "vector", "(", "Ops", ".", "size", "(", ")", ",", "EltTy", ")", ";", "if", "(", "MergeTy", "==", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "B", ".", "buildBuildVector", "(", "MI", ".", "getOperand", "(", "", ")", ",", "Ops", ")", ";", "}", "else", "{", "auto", "Vec", "=", "B", ".", "buildBuildVector", "(", "MergeTy", ",", "Ops", ")", ";"], "ground_truth": ["MRI", ".", "setRegBank", "(", "Vec", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "DstBank", ")", ";"], "File": "AMDGPURegisterBankInfo27", "Func": "foldInsertEltToCmpSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44754, "Length": 222, "Cover_Rate": 0.3012211668928087} {"Template_token": ["", "static", "std", "::", "pair", "<", "LLT", ",", "LLT", ">", "splitUnequalType", "(", "LLT", "Ty", ",", "unsigned", "FirstSize", ")", "{", "unsigned", "TotalSize", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "return", "{", "LLT", "::", "scalar", "(", "FirstSize", ")", ",", "LLT", "::", "scalar", "(", "TotalSize", "-", "FirstSize", ")", "}", ";", "LLT", "EltTy", "=", "Ty", ".", "getElementType", "(", ")", ";", "unsigned", "EltSize", "=", "EltTy", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "FirstSize", "%", "EltSize", "==", "", ")", ";", "unsigned", "FirstPartNumElts", "=", "FirstSize", "/", "EltSize", ";"], "ground_truth": ["unsigned", "RemainderElts", "=", "(", "TotalSize", "-", "FirstSize", ")", "/", "EltSize", ";"], "File": "AMDGPURegisterBankInfo27", "Func": "splitUnequalType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44757, "Length": 100, "Cover_Rate": 0.819672131147541} {"Template_token": ["", "unsigned", "EltSize", "=", "EltTy", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "FirstSize", "%", "EltSize", "==", "", ")", ";", "unsigned", "FirstPartNumElts", "=", "FirstSize", "/", "EltSize", ";", "unsigned", "RemainderElts", "=", "(", "TotalSize", "-", "FirstSize", ")", "/", "EltSize", ";", "return", "{", "LLT", "::", "scalarOrVector", "(", "FirstPartNumElts", ",", "EltTy", ")", ",", "LLT", "::", "scalarOrVector", "(", "RemainderElts", ",", "EltTy", ")", "}", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo27", "Func": "splitUnequalType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44758, "Length": 58, "Cover_Rate": 0.47540983606557374} {"Template_token": ["", "assert", "(", "", "%", "EltTy", ".", "getSizeInBits", "(", ")", "==", "", ")", ";"], "ground_truth": ["return", "LLT", "::", "vector", "(", "", "/", "EltTy", ".", "getSizeInBits", "(", ")", ",", "EltTy", ")", ";"], "File": "AMDGPURegisterBankInfo27", "Func": "widen96To128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44759, "Length": 29, "Cover_Rate": 0.453125} {"Template_token": ["", "assert", "(", "", "%", "EltTy", ".", "getSizeInBits", "(", ")", "==", "", ")", ";"], "ground_truth": ["return", "LLT", "::", "vector", "(", "", "/", "EltTy", ".", "getSizeInBits", "(", ")", ",", "EltTy", ")", ";"], "File": "AMDGPURegisterBankInfo27", "Func": "widen96To128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44760, "Length": 29, "Cover_Rate": 0.453125} {"Template_token": ["", "Sizes", "[", "I", "]", "=", "getSizeInBits", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ";", "}", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", ".", "getNumExplicitDefs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "SizeI", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "Operands", "[", "I", "]", "=", "", "(", "", ",", "SizeI", ")", ";", "}", "unsigned", "MappingID", "=", "", ";", "for", "(", "const", "auto", "&", "Entry", ":", "Table", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "int", "OpIdx", "=", "RegSrcOpIdx", "[", "I", "]", ";", "Operands", "[", "OpIdx", "]", "=", "", "(", "Entry", ".", "RegBanks", "[", "I", "]", ",", "Sizes", "[", "I", "]", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo29", "Func": "addMappingFromTable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44761, "Length": 133, "Cover_Rate": 0.49812734082397003} {"Template_token": ["", "unsigned", "MappingID", "=", "", ";", "for", "(", "const", "auto", "&", "Entry", ":", "Table", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "int", "OpIdx", "=", "RegSrcOpIdx", "[", "I", "]", ";", "Operands", "[", "OpIdx", "]", "=", "", "(", "Entry", ".", "RegBanks", "[", "I", "]", ",", "Sizes", "[", "I", "]", ")", ";", "}", "AltMappings", ".", "push_back", "(", "&", "getInstructionMapping", "(", "MappingID", "++", ",", "Entry", ".", "Cost", ",", "getOperandsMapping", "(", "Operands", ")", ",", "Operands", ".", "size", "(", ")", ")", ")", ";", "}"], "ground_truth": ["return", "AltMappings", ";"], "File": "AMDGPURegisterBankInfo29", "Func": "addMappingFromTable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44762, "Length": 90, "Cover_Rate": 0.33707865168539325} {"Template_token": ["", "assert", "(", "ValMapping", ".", "NumBreakDowns", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "Length", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "StartIdx", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "Length", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "StartIdx", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "RegBank", "==", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "RegBank", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo29", "Func": "getBreakDownCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44765, "Length": 75, "Cover_Rate": 0.8152173913043478} {"Template_token": ["", "unsigned", "RegisterBankInfo", "::", "getBreakDownCost", "(", "const", "ValueMapping", "&", "ValMapping", ",", "const", "RegisterBank", "*", "CurBank", ")", "const", "{", "assert", "(", "ValMapping", ".", "NumBreakDowns", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "Length", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "StartIdx", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "Length", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "StartIdx", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "RegBank", "==", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "RegBank", ")", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPURegisterBankInfo29", "Func": "getBreakDownCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44766, "Length": 91, "Cover_Rate": 0.9891304347826086} {"Template_token": ["", "SmallVector", "<", "const", "ValueMapping", "*", ",", "", ">", "OpdsMapping", "(", "MI", ".", "getNumOperands", "(", ")", ")", ";", "unsigned", "OpdIdx", "=", "", ";", "unsigned", "Size0", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "OpdsMapping", "[", "OpdIdx", "++", "]", "=", "", "(", "", ",", "Size0", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "OpdIdx", ")", ".", "isIntrinsicID", "(", ")", ")", "OpdsMapping", "[", "OpdIdx", "++", "]", "=", "nullptr", ";", "unsigned", "Reg1", "=", "MI", ".", "getOperand", "(", "OpdIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Size1", "=", "getSizeInBits", "(", "Reg1", ",", "MRI", ",", "*", "TRI", ")", ";", "unsigned", "DefaultBankID", "=", "Size1", "==", "", "?", "", ":", "", ";", "unsigned", "Bank1", "=", "getRegBankID", "(", "Reg1", ",", "MRI", ",", "*", "TRI", ",", "DefaultBankID", ")", ";", "OpdsMapping", "[", "OpdIdx", "++", "]", "=", "", "(", "Bank1", ",", "Size1", ")", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpdIdx", "!=", "e", ";", "++", "OpdIdx", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpdIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "MO", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "unsigned", "BankID", "=", "Size", "==", "", "?", "", ":", "", ";", "OpdsMapping", "[", "OpdIdx", "]", "=", "", "(", "BankID", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo29", "Func": "getDefaultMappingVOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44767, "Length": 227, "Cover_Rate": 0.7418300653594772} {"Template_token": ["", "RegisterBankInfo", "::", "InstructionMappings", "RegisterBankInfo", "::", "getInstrAlternativeMappingsIntrinsicWSideEffects", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "switch", "(", "MI", ".", "getOperand", "(", "MI", ".", "getNumExplicitDefs", "(", ")", ")", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "{", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", ",", "", ",", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "case", "", ":", "{", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", ",", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo29", "Func": "getInstrAlternativeMappingsIntrinsicWSideEffects", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44769, "Length": 235, "Cover_Rate": 0.8075601374570447} {"Template_token": ["", "switch", "(", "MI", ".", "getOperand", "(", "MI", ".", "getNumExplicitDefs", "(", ")", ")", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "{", "static", "const", "OpRegBankEntry", "<", "", ">", "Table", "[", "", "]", "=", "{", "{", "{", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", "}", ",", "", "}", ",", "{", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "", ">", "RegSrcOpIdx", "=", "{", "{", "", ",", "", ",", "", "}", "}", ";", "return", "addMappingFromTable", "<", "", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}"], "ground_truth": ["case", "", ":", "{"], "File": "AMDGPURegisterBankInfo29", "Func": "getInstrAlternativeMappingsIntrinsicWSideEffects", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44770, "Length": 126, "Cover_Rate": 0.4329896907216495} {"Template_token": ["", "for", "(", "unsigned", "Reg", ":", "Regs", ")", "{"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "==", "NewTy", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "AMDGPURegisterBankInfo29", "Func": "setRegsToType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44771, "Length": 28, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "assert", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "==", "NewTy", ".", "getSizeInBits", "(", ")", ")", ";"], "ground_truth": ["MRI", ".", "setType", "(", "Reg", ",", "NewTy", ")", ";"], "File": "AMDGPURegisterBankInfo29", "Func": "setRegsToType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44772, "Length": 29, "Cover_Rate": 0.5087719298245614} {"Template_token": ["", "void", "RegisterBankInfo", "::", "split64BitValueForMapping", "(", "MachineIRBuilder", "&", "B", ",", "SmallVector", "<", "Register", ",", "", ">", "&", "Regs", ",", "LLT", "HalfTy", ",", "unsigned", "Reg", ")", "const", "{", "assert", "(", "HalfTy", ".", "getSizeInBits", "(", ")", "==", "", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "B", ".", "getMRI", "(", ")", ";", "unsigned", "LoLHS", "=", "MRI", "->", "createGenericVirtualRegister", "(", "HalfTy", ")", ";", "unsigned", "HiLHS", "=", "MRI", "->", "createGenericVirtualRegister", "(", "HalfTy", ")", ";", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "*", "MRI", ",", "*", "TRI", ")", ";", "MRI", "->", "setRegBank", "(", "LoLHS", ",", "*", "Bank", ")", ";", "MRI", "->", "setRegBank", "(", "HiLHS", ",", "*", "Bank", ")", ";", "Regs", ".", "push_back", "(", "LoLHS", ")", ";", "Regs", ".", "push_back", "(", "HiLHS", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "LoLHS", ")", ".", "addDef", "(", "HiLHS", ")", ".", "addUse", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo29", "Func": "split64BitValueForMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44773, "Length": 140, "Cover_Rate": 0.9859154929577465} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ";"], "ground_truth": ["if", "(", "Bank", "&&", "Bank", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";"], "File": "AMDGPURegisterBankInfo2", "Func": "isSALUMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44774, "Length": 78, "Cover_Rate": 0.6902654867256637} {"Template_token": ["", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "Bank", "&&", "Bank", "->", "getID", "(", ")", "!=", "", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo2", "Func": "isSALUMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44775, "Length": 35, "Cover_Rate": 0.30973451327433627} {"Template_token": ["", "static", "bool", "AlreadyInit", "=", "false", ";", "if", "(", "AlreadyInit", ")", "return", ";", "AlreadyInit", "=", "true", ";", "const", "RegisterBank", "&", "RBSGPR", "=", "getRegBank", "(", "", ")", ";", "(", "void", ")", "RBSGPR", ";", "assert", "(", "&", "RBSGPR", "==", "&", "", ")", ";"], "ground_truth": ["const", "RegisterBank", "&", "RBVGPR", "=", "getRegBank", "(", "", ")", ";"], "File": "AMDGPURegisterBankInfo30", "Func": "AMDGPURegisterBankInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44776, "Length": 50, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "if", "(", "Dst", ".", "getID", "(", ")", "==", "", "&&", "Src", ".", "getID", "(", ")", "==", "", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "if", "(", "Dst", ".", "getID", "(", ")", "==", "", "&&", "Src", ".", "getID", "(", ")", "==", "", ")", "return", "", ";", "return", "RegisterBankInfo", "::", "copyCost", "(", "Dst", ",", "Src", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo30", "Func": "copyCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44777, "Length": 64, "Cover_Rate": 0.3368421052631579} {"Template_token": ["", "const", "RegisterBank", "&", "RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "if", "(", "&", "RC", "==", "&", "", ")", "return", "", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "&", "RC", ")", ")", "return", "", ";", "if", "(", "TRI", "->", "isAGPRClass", "(", "&", "RC", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPURegisterBankInfo30", "Func": "getRegBankFromRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44780, "Length": 54, "Cover_Rate": 0.8307692307692308} {"Template_token": ["", "if", "(", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ")", "{", "if", "(", "isVectorRegisterBank", "(", "*", "Bank", ")", ")", "return", "false", ";", "assert", "(", "Bank", "->", "getID", "(", ")", "==", "", "||", "Bank", "->", "getID", "(", ")", "==", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo30", "Func": "isSALUMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44781, "Length": 49, "Cover_Rate": 0.32666666666666666} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "InstructionMappings", "AltMappings", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_LOAD", ":", "{", "InstructionMapping", "SSMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "emplace_back", "(", "std", "::", "move", "(", "SSMapping", ")", ")", ";", "InstructionMapping", "VVMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", "}", ")", ",", "", ")", ";"], "ground_truth": ["AltMappings", ".", "emplace_back", "(", "std", "::", "move", "(", "VVMapping", ")", ")", ";"], "File": "AMDGPURegisterBankInfo31", "Func": "getInstrAlternativeMappings", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44782, "Length": 133, "Cover_Rate": 0.540650406504065} {"Template_token": ["", "InstructionMapping", "SSMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "emplace_back", "(", "std", "::", "move", "(", "SSMapping", ")", ")", ";", "InstructionMapping", "VVMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", "}", ")", ",", "", ")", ";"], "ground_truth": ["AltMappings", ".", "emplace_back", "(", "std", "::", "move", "(", "VVMapping", ")", ")", ";"], "File": "AMDGPURegisterBankInfo31", "Func": "getInstrAlternativeMappings", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44783, "Length": 82, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Mapping", "=", "InstructionMapping", "{", "", ",", "", ",", "nullptr", ",", "MI", ".", "getNumOperands", "(", ")", "}", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "", ">", "OpdsMapping", "(", "MI", ".", "getNumOperands", "(", ")", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OpdsMapping", "[", "", "]", "=", "", "(", "", ",", "Size", ")", ";", "Mapping", ".", "setOperandsMapping", "(", "getOperandsMapping", "(", "OpdsMapping", ")", ")", ";", "return", "Mapping", ";", "}", "case", "", ":", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OpdsMapping", "[", "i", "]", "=", "", "(", "", ",", "Size", ")", ";", "}", "Mapping", ".", "setOperandsMapping", "(", "getOperandsMapping", "(", "OpdsMapping", ")", ")", ";", "return", "Mapping", ";", "}", "case", "", ":", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", ";", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "const", "ValueMapping", "*", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "const", "ValueMapping", "*", "PtrMapping", "=", "", "(", "", ",", "", ")", ";", "OpdsMapping", "[", "", "]", "=", "ValMapping", ";", "OpdsMapping", "[", "", "]", "=", "PtrMapping", ";", "Mapping", ".", "setOperandsMapping", "(", "getOperandsMapping", "(", "OpdsMapping", ")", ")", ";", "return", "Mapping", ";", "}", "case", "", ":", "return", "getInstrMappingForLoad", "(", "MI", ")", ";", "}", "unsigned", "BankID", "=", "", ";", "Mapping", "=", "InstructionMapping", "{", "", ",", "", ",", "nullptr", ",", "MI", ".", "getNumOperands", "(", ")", "}", ";", "unsigned", "Size", "=", "", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "Idx", ")", "{"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "Idx", ")", ".", "isReg", "(", ")", ")", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "Idx", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";"], "File": "AMDGPURegisterBankInfo31", "Func": "getInstrMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44784, "Length": 387, "Cover_Rate": 0.7849898580121704} {"Template_token": ["", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "unsigned", "PtrSize", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "const", "ValueMapping", "*", "ValMapping", ";", "const", "ValueMapping", "*", "PtrMapping", ";", "if", "(", "isInstrUniform", "(", "MI", ")", ")", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "else", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "OpdsMapping", "[", "", "]", "=", "ValMapping", ";", "OpdsMapping", "[", "", "]", "=", "PtrMapping", ";", "Mapping", ".", "setOperandsMapping", "(", "getOperandsMapping", "(", "OpdsMapping", ")", ")", ";"], "ground_truth": ["return", "Mapping", ";"], "File": "AMDGPURegisterBankInfo31", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44785, "Length": 129, "Cover_Rate": 0.5758928571428571} {"Template_token": ["", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "unsigned", "PtrSize", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "const", "ValueMapping", "*", "ValMapping", ";", "const", "ValueMapping", "*", "PtrMapping", ";", "if", "(", "isInstrUniform", "(", "MI", ")", ")", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "else", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "OpdsMapping", "[", "", "]", "=", "ValMapping", ";", "OpdsMapping", "[", "", "]", "=", "PtrMapping", ";", "Mapping", ".", "setOperandsMapping", "(", "getOperandsMapping", "(", "OpdsMapping", ")", ")", ";"], "ground_truth": ["return", "Mapping", ";"], "File": "AMDGPURegisterBankInfo31", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44786, "Length": 129, "Cover_Rate": 0.5758928571428571} {"Template_token": ["", "}", "LLT", "EltTy", "=", "VecTy", ".", "getScalarType", "(", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "InsRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "unsigned", "NumLanes", "=", "InsRegs", ".", "size", "(", ")", ";", "if", "(", "!", "NumLanes", ")", "{", "NumLanes", "=", "", ";", "InsRegs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "EltTy", "=", "MRI", ".", "getType", "(", "InsRegs", "[", "", "]", ")", ";", "}", "auto", "UnmergeToEltTy", "=", "B", ".", "buildUnmerge", "(", "EltTy", ",", "VecReg", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Ops", "(", "NumElem", "*", "NumLanes", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumElem", ";", "++", "I", ")", "{", "auto", "IC", "=", "B", ".", "buildConstant", "(", "S32", ",", "I", ")", ";", "MRI", ".", "setRegBank", "(", "IC", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ")", ";", "auto", "Cmp", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_EQ", ",", "CCTy", ",", "Idx", ",", "IC", ")", ";", "MRI", ".", "setRegBank", "(", "Cmp", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CCBank", ")", ";", "for", "(", "unsigned", "L", "=", "", ";", "L", "<", "NumLanes", ";", "++", "L", ")", "{", "auto", "S", "=", "B", ".", "buildSelect", "(", "EltTy", ",", "Cmp", ",", "InsRegs", "[", "L", "]", ",", "UnmergeToEltTy", ".", "getReg", "(", "I", "*", "NumLanes", "+", "L", ")", ")", ";", "for", "(", "unsigned", "N", ":", "{", "", ",", "", ",", "", "}", ")", "MRI", ".", "setRegBank", "(", "S", "->", "getOperand", "(", "N", ")", ".", "getReg", "(", ")", ",", "DstBank", ")", ";", "Ops", "[", "I", "*", "NumLanes", "+", "L", "]", "=", "S", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "}", "LLT", "MergeTy", "=", "LLT", "::", "vector", "(", "Ops", ".", "size", "(", ")", ",", "EltTy", ")", ";"], "ground_truth": ["if", "(", "MergeTy", "==", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{"], "File": "AMDGPURegisterBankInfo32", "Func": "foldInsertEltToCmpSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44788, "Length": 316, "Cover_Rate": 0.4322845417236662} {"Template_token": ["", "if", "(", "MachineInstr", "*", "Add", "=", "getOpcodeDef", "(", "", ",", "CombinedOffset", ",", "*", "MRI", ")", ")", "{", "Register", "Src0", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Register", "Src1", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src0", ";", "SOffsetReg", "=", "Src1", ";", "return", "", ";", "}", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src1", ";", "SOffsetReg", "=", "Src0", ";", "return", "", ";", "}", "}", "if", "(", "RBI", ".", "getRegBank", "(", "CombinedOffset", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "", ")", "{", "VOffsetReg", "=", "CombinedOffset", ";", "}", "else", "{", "VOffsetReg", "=", "B", ".", "buildCopy", "(", "S32", ",", "CombinedOffset", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "}"], "ground_truth": ["SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPURegisterBankInfo32", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44791, "Length": 222, "Cover_Rate": 0.37185929648241206} {"Template_token": ["", "if", "(", "", "(", "*", "Imm", ",", "SOffset", ",", "ImmOffset", ",", "&", "RBI", ".", "Subtarget", ",", "Alignment", ")", ")", "{", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "SOffset", ")", ".", "getReg", "(", "", ")", ";", "InstOffsetVal", "=", "ImmOffset", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "", ")", ";", "return", "SOffset", "+", "ImmOffset", ";", "}", "}", "Register", "Base", ";", "unsigned", "Offset", ";", "MachineInstr", "*", "Unused", ";", "std", "::", "tie", "(", "Base", ",", "Offset", ",", "Unused", ")", "=", "", "(", "*", "MRI", ",", "CombinedOffset", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "if", "(", "Offset", ">", "", "&&", "", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "&", "RBI", ".", "Subtarget", ",", "Alignment", ")", ")", "{", "if", "(", "RBI", ".", "getRegBank", "(", "Base", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "", ")", "{", "VOffsetReg", "=", "Base", ";", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "SOffset", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "", ")", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "if", "(", "SOffset", "==", "", ")", "{", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "SOffsetReg", "=", "Base", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo34", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44796, "Length": 256, "Cover_Rate": 0.42454394693200664} {"Template_token": ["", "if", "(", "", "(", "*", "Imm", ",", "SOffset", ",", "ImmOffset", ",", "&", "RBI", ".", "Subtarget", ",", "Alignment", ")", ")", "{", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "SOffset", ")", ".", "getReg", "(", "", ")", ";", "InstOffsetVal", "=", "ImmOffset", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "", ")", ";", "return", "SOffset", "+", "ImmOffset", ";", "}", "}", "Register", "Base", ";", "unsigned", "Offset", ";", "MachineInstr", "*", "Unused", ";", "std", "::", "tie", "(", "Base", ",", "Offset", ",", "Unused", ")", "=", "", "(", "*", "MRI", ",", "CombinedOffset", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "if", "(", "Offset", ">", "", "&&", "", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "&", "RBI", ".", "Subtarget", ",", "Alignment", ")", ")", "{", "if", "(", "RBI", ".", "getRegBank", "(", "Base", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "", ")", "{", "VOffsetReg", "=", "Base", ";", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "SOffset", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "", ")", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "if", "(", "SOffset", "==", "", ")", "{", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "SOffsetReg", "=", "Base", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "}", "if", "(", "MachineInstr", "*", "Add", "=", "getOpcodeDef", "(", "", ",", "CombinedOffset", ",", "*", "MRI", ")", ")", "{", "Register", "Src0", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Register", "Src1", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src0", ";", "SOffsetReg", "=", "Src1", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo34", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44797, "Length": 379, "Cover_Rate": 0.6285240464344942} {"Template_token": ["", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "LoadTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "unsigned", "LoadSize", "=", "LoadTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "MaxNonSmrdLoadSize", "=", "", ";", "if", "(", "LoadSize", "<=", "MaxNonSmrdLoadSize", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SrcRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "if", "(", "SrcRegs", ".", "empty", "(", ")", ")", "{", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "PtrBank", "=", "getRegBank", "(", "PtrReg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "PtrBank", "==", "&", "", ")", "return", "false", ";", "SrcRegs", ".", "push_back", "(", "PtrReg", ")", ";", "}", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "", ")", ";", "MachineInstr", "*", "RepairInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "MI", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "unsigned", "SplitElts", "=", "MaxNonSmrdLoadSize", "/", "LoadTy", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "LoadSplitTy", "=", "LLT", "::", "vector", "(", "SplitElts", ",", "LoadTy", ".", "getScalarType", "(", ")", ")", ";", "ApplyRegBankMapping", "O", "(", "MRI", ",", "&", "", ")", ";", "GISelObserverWrapper", "Observer", "(", "&", "O", ")", ";", "B", ".", "setChangeObserver", "(", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";", "if", "(", "Helper", ".", "fewerElementsVector", "(", "MI", ",", "", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "MachineInstr", "*", "LegalizedInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "*", "RepairInst", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "DstReg", ")", ")", ";", "LegalizedInst", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "B", ".", "setInsertPt", "(", "*", "RepairInst", "->", "getParent", "(", ")", ",", "RepairInst", ")", ";", "for", "(", "unsigned", "DefIdx", "=", "", ",", "e", "=", "DefRegs", ".", "size", "(", ")", ";", "DefIdx", "!=", "e", ";", "++", "DefIdx", ")", "{", "Register", "IdxReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "B", ".", "buildConstant", "(", "IdxReg", ",", "DefIdx", ")", ";"], "ground_truth": ["MRI", ".", "setRegBank", "(", "IdxReg", ",", "", ")", ";"], "File": "AMDGPURegisterBankInfo35", "Func": "applyMappingWideLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44800, "Length": 401, "Cover_Rate": 0.8736383442265795} {"Template_token": ["", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "*", "MRI", ",", "*", "TRI", ")", ";", "MRI", "->", "setRegBank", "(", "LoLHS", ",", "*", "Bank", ")", ";", "MRI", "->", "setRegBank", "(", "HiLHS", ",", "*", "Bank", ")", ";", "Regs", ".", "push_back", "(", "LoLHS", ")", ";"], "ground_truth": ["Regs", ".", "push_back", "(", "HiLHS", ")", ";"], "File": "AMDGPURegisterBankInfo36", "Func": "split64BitValueForMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44805, "Length": 50, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "MachineMemOperand", "*", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "if", "(", "MMOOffset", "!=", "", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", ",", "MemSize", ")", ";", "Register", "RSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VIndex", ",", "", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "LoadParts", "(", "NumLoads", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ".", "getIterator", "(", ")", ";", "MachineInstrSpan", "Span", "(", "MII", ",", "&", "B", ".", "getMBB", "(", ")", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "if", "(", "NumLoads", "==", "", ")", "{", "LoadParts", "[", "i", "]", "=", "Dst", ";", "}", "else", "{", "LoadParts", "[", "i", "]", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "MRI", ".", "setRegBank", "(", "LoadParts", "[", "i", "]", ",", "", ")", ";", "}", "MachineMemOperand", "*", "MMO", "=", "BaseMMO", ";", "if", "(", "i", "!=", "", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", "+", "", "*", "i", ",", "MemSize", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "LoadParts", "[", "i", "]", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", "+", "", "*", "i", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "if", "(", "RSrcBank", "!=", "&", "", ")", "{", "B", ".", "setInstr", "(", "*", "Span", ".", "begin", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "SmallSet", "<", "Register", ",", "", ">", "OpsToWaterfall", ";", "OpsToWaterfall", ".", "insert", "(", "RSrc", ")", ";", "executeInWaterfallLoop", "(", "B", ",", "make_range", "(", "Span", ".", "begin", "(", ")", ",", "Span", ".", "end", "(", ")", ")", ",", "OpsToWaterfall", ",", "MRI", ")", ";", "}", "if", "(", "NumLoads", "!=", "", ")", "{", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "B", ".", "buildConcatVectors", "(", "Dst", ",", "LoadParts", ")", ";", "else", "B", ".", "buildMerge", "(", "Dst", ",", "LoadParts", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo37", "Func": "applyMappingSBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44806, "Length": 374, "Cover_Rate": 0.56071964017991} {"Template_token": ["", "if", "(", "LoadSize", "!=", "", ")", "return", "false", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "ApplyRegBankMapping", "O", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";", "GISelObserverWrapper", "Observer", "(", "&", "O", ")", ";", "B", ".", "setChangeObserver", "(", "Observer", ")", ";", "if", "(", "MMO", "->", "getAlign", "(", ")", "<", "Align", "(", "", ")", ")", "{", "LLT", "Part64", ",", "Part32", ";", "std", "::", "tie", "(", "Part64", ",", "Part32", ")", "=", "splitUnequalType", "(", "LoadTy", ",", "", ")", ";", "auto", "Load0", "=", "B", ".", "buildLoadFromOffset", "(", "Part64", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ";", "auto", "Load1", "=", "B", ".", "buildLoadFromOffset", "(", "Part32", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ";", "auto", "Undef", "=", "B", ".", "buildUndef", "(", "LoadTy", ")", ";", "auto", "Ins0", "=", "B", ".", "buildInsert", "(", "LoadTy", ",", "Undef", ",", "Load0", ",", "", ")", ";", "B", ".", "buildInsert", "(", "MI", ".", "getOperand", "(", "", ")", ",", "Ins0", ",", "Load1", ",", "", ")", ";", "}", "else", "{", "LLT", "WiderTy", "=", "widen96To128", "(", "LoadTy", ")", ";", "auto", "WideLoad", "=", "B", ".", "buildLoadFromOffset", "(", "WiderTy", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ";", "B", ".", "buildExtract", "(", "MI", ".", "getOperand", "(", "", ")", ",", "WideLoad", ",", "", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPURegisterBankInfo3", "Func": "applyMappingLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44813, "Length": 233, "Cover_Rate": 0.40241796200345425} {"Template_token": ["", "std", "::", "tie", "(", "Part64", ",", "Part32", ")", "=", "splitUnequalType", "(", "LoadTy", ",", "", ")", ";", "auto", "Load0", "=", "B", ".", "buildLoadFromOffset", "(", "Part64", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ";", "auto", "Load1", "=", "B", ".", "buildLoadFromOffset", "(", "Part32", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ";", "auto", "Undef", "=", "B", ".", "buildUndef", "(", "LoadTy", ")", ";", "auto", "Ins0", "=", "B", ".", "buildInsert", "(", "LoadTy", ",", "Undef", ",", "Load0", ",", "", ")", ";", "B", ".", "buildInsert", "(", "MI", ".", "getOperand", "(", "", ")", ",", "Ins0", ",", "Load1", ",", "", ")", ";", "}", "else", "{", "LLT", "WiderTy", "=", "widen96To128", "(", "LoadTy", ")", ";", "auto", "WideLoad", "=", "B", ".", "buildLoadFromOffset", "(", "WiderTy", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ";", "B", ".", "buildExtract", "(", "MI", ".", "getOperand", "(", "", ")", ",", "WideLoad", ",", "", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "LoadSize", "<=", "MaxNonSmrdLoadSize", ")", "return", "false", ";", "SmallVector", "<", "Register", ",", "", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "SrcRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "if", "(", "SrcRegs", ".", "empty", "(", ")", ")", "SrcRegs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "unsigned", "NumSplitParts", "=", "LoadTy", ".", "getSizeInBits", "(", ")", "/", "MaxNonSmrdLoadSize", ";", "const", "LLT", "LoadSplitTy", "=", "LoadTy", ".", "divide", "(", "NumSplitParts", ")", ";"], "ground_truth": ["ApplyRegBankMapping", "O", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";"], "File": "AMDGPURegisterBankInfo3", "Func": "applyMappingLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44814, "Length": 299, "Cover_Rate": 0.5164075993091537} {"Template_token": ["", "else", "EltTy", "=", "MRI", ".", "getType", "(", "DstRegs", "[", "", "]", ")", ";", "auto", "UnmergeToEltTy", "=", "B", ".", "buildUnmerge", "(", "EltTy", ",", "VecReg", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Res", "(", "NumLanes", ")", ";", "for", "(", "unsigned", "L", "=", "", ";", "L", "<", "NumLanes", ";", "++", "L", ")", "Res", "[", "L", "]", "=", "UnmergeToEltTy", ".", "getReg", "(", "L", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumElem", ";", "++", "I", ")", "{", "auto", "IC", "=", "B", ".", "buildConstant", "(", "S32", ",", "I", ")", ";", "MRI", ".", "setRegBank", "(", "IC", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ")", ";", "auto", "Cmp", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_EQ", ",", "CCTy", ",", "Idx", ",", "IC", ")", ";", "MRI", ".", "setRegBank", "(", "Cmp", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CCBank", ")", ";", "for", "(", "unsigned", "L", "=", "", ";", "L", "<", "NumLanes", ";", "++", "L", ")", "{", "auto", "S", "=", "B", ".", "buildSelect", "(", "EltTy", ",", "Cmp", ",", "UnmergeToEltTy", ".", "getReg", "(", "I", "*", "NumLanes", "+", "L", ")", ",", "Res", "[", "L", "]", ")", ";", "for", "(", "unsigned", "N", ":", "{", "", ",", "", ",", "", "}", ")", "MRI", ".", "setRegBank", "(", "S", "->", "getOperand", "(", "N", ")", ".", "getReg", "(", ")", ",", "DstBank", ")", ";", "Res", "[", "L", "]", "=", "S", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "}"], "ground_truth": ["for", "(", "unsigned", "L", "=", "", ";", "L", "<", "NumLanes", ";", "++", "L", ")", "{"], "File": "AMDGPURegisterBankInfo3", "Func": "foldExtractEltToCmpSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44815, "Length": 250, "Cover_Rate": 0.3787878787878788} {"Template_token": ["", "}", "assert", "(", "DefRegs", ".", "size", "(", ")", "==", "", ")", ";", "assert", "(", "Src0Regs", ".", "size", "(", ")", "==", "Src1Regs", ".", "size", "(", ")", "&&", "(", "Src0Regs", ".", "empty", "(", ")", "||", "Src0Regs", ".", "size", "(", ")", "==", "", ")", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "if", "(", "Src0Regs", ".", "empty", "(", ")", ")", "split64BitValueForMapping", "(", "B", ",", "Src0Regs", ",", "HalfTy", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "else", "setRegsToType", "(", "MRI", ",", "Src0Regs", ",", "HalfTy", ")", ";", "if", "(", "Src1Regs", ".", "empty", "(", ")", ")", "split64BitValueForMapping", "(", "B", ",", "Src1Regs", ",", "HalfTy", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "else", "setRegsToType", "(", "MRI", ",", "Src1Regs", ",", "HalfTy", ")", ";", "setRegsToType", "(", "MRI", ",", "DefRegs", ",", "HalfTy", ")", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "DefRegs", "[", "", "]", ")", ".", "addUse", "(", "Src0Regs", "[", "", "]", ")", ".", "addUse", "(", "Src1Regs", "[", "", "]", ")", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "DefRegs", "[", "", "]", ")", ".", "addUse", "(", "Src0Regs", "[", "", "]", ")", ".", "addUse", "(", "Src1Regs", "[", "", "]", ")", ";", "MRI", ".", "setRegBank", "(", "DstReg", ",", "getRegBank", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "case", "", ":", "applyDefaultMapping", "(", "OpdMapper", ")", ";", "executeInWaterfallLoop", "(", "MI", ",", "MRI", ",", "{", "", "}", ")", ";", "return", ";", "case", "", ":", "{", "switch", "(", "MI", ".", "getOperand", "(", "MI", ".", "getNumExplicitDefs", "(", ")", ")", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "{", "executeInWaterfallLoop", "(", "MI", ",", "MRI", ",", "{", "", "}", ")", ";", "return", ";", "}", "case", "", ":", "{", "executeInWaterfallLoop", "(", "MI", ",", "MRI", ",", "{", "", ",", "", "}", ")", ";", "return", ";", "}", "default", ":", "break", ";", "}", "break", ";", "}"], "ground_truth": ["default", ":"], "File": "AMDGPURegisterBankInfo46", "Func": "applyMappingImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44825, "Length": 308, "Cover_Rate": 0.36107854630715125} {"Template_token": ["", "assert", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "==", "NewTy", ".", "getSizeInBits", "(", ")", ")", ";", "MRI", ".", "setType", "(", "Reg", ",", "NewTy", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo46", "Func": "setRegsToType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44829, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "unsigned", "LoLHS", "=", "MRI", "->", "createGenericVirtualRegister", "(", "HalfTy", ")", ";", "unsigned", "HiLHS", "=", "MRI", "->", "createGenericVirtualRegister", "(", "HalfTy", ")", ";", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "*", "MRI", ",", "*", "TRI", ")", ";", "MRI", "->", "setRegBank", "(", "LoLHS", ",", "*", "Bank", ")", ";"], "ground_truth": ["MRI", "->", "setRegBank", "(", "HiLHS", ",", "*", "Bank", ")", ";"], "File": "AMDGPURegisterBankInfo46", "Func": "split64BitValueForMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44830, "Length": 56, "Cover_Rate": 0.39436619718309857} {"Template_token": ["", "unsigned", "HiLHS", "=", "MRI", "->", "createGenericVirtualRegister", "(", "HalfTy", ")", ";", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "*", "MRI", ",", "*", "TRI", ")", ";", "MRI", "->", "setRegBank", "(", "LoLHS", ",", "*", "Bank", ")", ";", "MRI", "->", "setRegBank", "(", "HiLHS", ",", "*", "Bank", ")", ";", "Regs", ".", "push_back", "(", "LoLHS", ")", ";", "Regs", ".", "push_back", "(", "HiLHS", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "LoLHS", ")", ".", "addDef", "(", "HiLHS", ")", ".", "addUse", "(", "Reg", ")", ";"], "File": "AMDGPURegisterBankInfo46", "Func": "split64BitValueForMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44831, "Length": 82, "Cover_Rate": 0.5774647887323944} {"Template_token": ["", "if", "(", "Src1Regs", ".", "empty", "(", ")", ")", "split64BitValueForMapping", "(", "B", ",", "Src1Regs", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "DefRegs", "[", "", "]", ")", ".", "addUse", "(", "Src0Regs", "[", "", "]", ")", ".", "addUse", "(", "Src1Regs", "[", "", "]", ")", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "DefRegs", "[", "", "]", ")", ".", "addUse", "(", "Src0Regs", "[", "", "]", ")", ".", "addUse", "(", "Src1Regs", "[", "", "]", ")", ";", "MRI", ".", "setRegBank", "(", "DstReg", ",", "getRegBank", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "AMDGPURegisterBankInfo49", "Func": "applyMappingImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44835, "Length": 113, "Cover_Rate": 0.3095890410958904} {"Template_token": ["", "break", ";", "}", "assert", "(", "DefRegs", ".", "size", "(", ")", "==", "", ")", ";", "assert", "(", "Src0Regs", ".", "size", "(", ")", "==", "Src1Regs", ".", "size", "(", ")", "&&", "(", "Src0Regs", ".", "empty", "(", ")", "||", "Src0Regs", ".", "size", "(", ")", "==", "", ")", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "if", "(", "Src0Regs", ".", "empty", "(", ")", ")", "split64BitValueForMapping", "(", "B", ",", "Src0Regs", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Src1Regs", ".", "empty", "(", ")", ")", "split64BitValueForMapping", "(", "B", ",", "Src1Regs", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "DefRegs", "[", "", "]", ")", ".", "addUse", "(", "Src0Regs", "[", "", "]", ")", ".", "addUse", "(", "Src1Regs", "[", "", "]", ")", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "DefRegs", "[", "", "]", ")", ".", "addUse", "(", "Src0Regs", "[", "", "]", ")", ".", "addUse", "(", "Src1Regs", "[", "", "]", ")", ";"], "ground_truth": ["MRI", ".", "setRegBank", "(", "DstReg", ",", "getRegBank", "(", "", ")", ")", ";"], "File": "AMDGPURegisterBankInfo49", "Func": "applyMappingImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44836, "Length": 177, "Cover_Rate": 0.4849315068493151} {"Template_token": ["", "assert", "(", "ValMapping", ".", "NumBreakDowns", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "Length", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "StartIdx", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "Length", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "StartIdx", "==", "", "&&", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "RegBank", "==", "ValMapping", ".", "BreakDown", "[", "", "]", ".", "RegBank", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo49", "Func": "getBreakDownCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44837, "Length": 75, "Cover_Rate": 0.7425742574257426} {"Template_token": ["", "const", "InstructionMapping", "&", "VVMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "Size", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VVMapping", ")", ";", "const", "InstructionMapping", "&", "SVMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "Size", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "SVMapping", ")", ";", "const", "InstructionMapping", "&", "VSMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "Size", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VSMapping", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "G_LOAD", ":", "{", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "const", "InstructionMapping", "&", "SSMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "SSMapping", ")", ";", "const", "InstructionMapping", "&", "VVMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VVMapping", ")", ";", "const", "InstructionMapping", "&", "VSMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VSMapping", ")", ";", "return", "AltMappings", ";", "}", "case", "TargetOpcode", "::", "G_ICMP", ":", "{", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "const", "InstructionMapping", "&", "SSMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "", ")", ",", "nullptr", ",", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "Size", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "SSMapping", ")", ";", "const", "InstructionMapping", "&", "SVMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "", ")", ",", "nullptr", ",", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "Size", ")", "}", ")", ",", "", ")", ";"], "ground_truth": ["AltMappings", ".", "push_back", "(", "&", "SVMapping", ")", ";"], "File": "AMDGPURegisterBankInfo49", "Func": "getInstrAlternativeMappings", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44838, "Length": 430, "Cover_Rate": 0.3269961977186312} {"Template_token": ["", "}", "if", "(", "Src1Regs", ".", "empty", "(", ")", ")", "split64BitValueForMapping", "(", "B", ",", "Src1Regs", ",", "HalfTy", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "else", "{", "setRegsToType", "(", "MRI", ",", "Src1Regs", ",", "HalfTy", ")", ";", "}", "if", "(", "Src2Regs", ".", "empty", "(", ")", ")", "split64BitValueForMapping", "(", "B", ",", "Src2Regs", ",", "HalfTy", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "else", "setRegsToType", "(", "MRI", ",", "Src2Regs", ",", "HalfTy", ")", ";", "setRegsToType", "(", "MRI", ",", "DefRegs", ",", "HalfTy", ")", ";", "B", ".", "buildSelect", "(", "DefRegs", "[", "", "]", ",", "Src0Regs", "[", "", "]", ",", "Src1Regs", "[", "", "]", ",", "Src2Regs", "[", "", "]", ")", ";", "B", ".", "buildSelect", "(", "DefRegs", "[", "", "]", ",", "Src0Regs", "[", "", "]", ",", "Src1Regs", "[", "", "]", ",", "Src2Regs", "[", "", "]", ")", ";", "MRI", ".", "setRegBank", "(", "DstReg", ",", "getRegBank", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", ")", "break", ";", "LLT", "HalfTy", "=", "getHalfSizedType", "(", "DstTy", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Src0Regs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Src1Regs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "if", "(", "DefRegs", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "Src0Regs", ".", "empty", "(", ")", "&&", "Src1Regs", ".", "empty", "(", ")", ")", ";"], "File": "AMDGPURegisterBankInfo54", "Func": "applyMappingImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44845, "Length": 285, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "ApplyRegBankMapping", "O", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";", "MachineIRBuilder", "B", "(", "MI", ",", "O", ")", ";", "if", "(", "MMO", "->", "getAlign", "(", ")", "<", "Align", "(", "", ")", ")", "{", "LLT", "Part64", ",", "Part32", ";", "std", "::", "tie", "(", "Part64", ",", "Part32", ")", "=", "splitUnequalType", "(", "LoadTy", ",", "", ")", ";", "auto", "Load0", "=", "B", ".", "buildLoadFromOffset", "(", "Part64", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ";", "auto", "Load1", "=", "B", ".", "buildLoadFromOffset", "(", "Part32", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ";", "auto", "Undef", "=", "B", ".", "buildUndef", "(", "LoadTy", ")", ";", "auto", "Ins0", "=", "B", ".", "buildInsert", "(", "LoadTy", ",", "Undef", ",", "Load0", ",", "", ")", ";", "B", ".", "buildInsert", "(", "MI", ".", "getOperand", "(", "", ")", ",", "Ins0", ",", "Load1", ",", "", ")", ";", "}", "else", "{", "LLT", "WiderTy", "=", "widen96To128", "(", "LoadTy", ")", ";", "auto", "WideLoad", "=", "B", ".", "buildLoadFromOffset", "(", "WiderTy", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ";", "B", ".", "buildExtract", "(", "MI", ".", "getOperand", "(", "", ")", ",", "WideLoad", ",", "", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "LoadSize", "<=", "MaxNonSmrdLoadSize", ")", "return", "false", ";", "SmallVector", "<", "Register", ",", "", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "SrcRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "if", "(", "SrcRegs", ".", "empty", "(", ")", ")", "SrcRegs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "unsigned", "NumSplitParts", "=", "LoadTy", ".", "getSizeInBits", "(", ")", "/", "MaxNonSmrdLoadSize", ";", "const", "LLT", "LoadSplitTy", "=", "LoadTy", ".", "divide", "(", "NumSplitParts", ")", ";", "ApplyRegBankMapping", "Observer", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";", "MachineIRBuilder", "B", "(", "MI", ",", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";", "if", "(", "LoadTy", ".", "isVector", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Helper", ".", "fewerElementsVector", "(", "MI", ",", "", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";"], "File": "AMDGPURegisterBankInfo56", "Func": "applyMappingLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44850, "Length": 408, "Cover_Rate": 0.7351351351351352} {"Template_token": ["", "if", "(", "LoadSize", "!=", "", ")", "return", "false", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "ApplyRegBankMapping", "O", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";", "MachineIRBuilder", "B", "(", "MI", ",", "O", ")", ";", "if", "(", "MMO", "->", "getAlign", "(", ")", "<", "Align", "(", "", ")", ")", "{", "LLT", "Part64", ",", "Part32", ";", "std", "::", "tie", "(", "Part64", ",", "Part32", ")", "=", "splitUnequalType", "(", "LoadTy", ",", "", ")", ";", "auto", "Load0", "=", "B", ".", "buildLoadFromOffset", "(", "Part64", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ";", "auto", "Load1", "=", "B", ".", "buildLoadFromOffset", "(", "Part32", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ";", "auto", "Undef", "=", "B", ".", "buildUndef", "(", "LoadTy", ")", ";", "auto", "Ins0", "=", "B", ".", "buildInsert", "(", "LoadTy", ",", "Undef", ",", "Load0", ",", "", ")", ";", "B", ".", "buildInsert", "(", "MI", ".", "getOperand", "(", "", ")", ",", "Ins0", ",", "Load1", ",", "", ")", ";", "}", "else", "{", "LLT", "WiderTy", "=", "widen96To128", "(", "LoadTy", ")", ";", "auto", "WideLoad", "=", "B", ".", "buildLoadFromOffset", "(", "WiderTy", ",", "PtrReg", ",", "*", "MMO", ",", "", ")", ";", "B", ".", "buildExtract", "(", "MI", ".", "getOperand", "(", "", ")", ",", "WideLoad", ",", "", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "LoadSize", "<=", "MaxNonSmrdLoadSize", ")", "return", "false", ";", "SmallVector", "<", "Register", ",", "", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "SrcRegs", "(", "OpdMapper", ".", "getVRegs", "(", "", ")", ")", ";", "if", "(", "SrcRegs", ".", "empty", "(", ")", ")", "SrcRegs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "unsigned", "NumSplitParts", "=", "LoadTy", ".", "getSizeInBits", "(", ")", "/", "MaxNonSmrdLoadSize", ";", "const", "LLT", "LoadSplitTy", "=", "LoadTy", ".", "divide", "(", "NumSplitParts", ")", ";", "ApplyRegBankMapping", "Observer", "(", "*", "this", ",", "MRI", ",", "&", "", ")", ";", "MachineIRBuilder", "B", "(", "MI", ",", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";", "if", "(", "LoadTy", ".", "isVector", "(", ")", ")", "{", "if", "(", "Helper", ".", "fewerElementsVector", "(", "MI", ",", "", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "}", "else", "{", "if", "(", "Helper", ".", "narrowScalar", "(", "MI", ",", "", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "}", "MRI", ".", "setRegBank", "(", "DstReg", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo56", "Func": "applyMappingLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44851, "Length": 454, "Cover_Rate": 0.818018018018018} {"Template_token": ["", "if", "(", "Optional", "<", "int64_t", ">", "Imm", "=", "getConstantVRegSExtVal", "(", "CombinedOffset", ",", "*", "MRI", ")", ")", "{", "uint32_t", "SOffset", ",", "ImmOffset", ";", "if", "(", "", "(", "*", "Imm", ",", "SOffset", ",", "ImmOffset", ",", "&", "RBI", ".", "Subtarget", ",", "Alignment", ")", ")", "{", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "SOffset", ")", ".", "getReg", "(", "", ")", ";", "InstOffsetVal", "=", "ImmOffset", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "", ")", ";", "return", "SOffset", "+", "ImmOffset", ";", "}", "}", "Register", "Base", ";", "unsigned", "Offset", ";", "std", "::", "tie", "(", "Base", ",", "Offset", ")", "=", "", "(", "*", "MRI", ",", "CombinedOffset", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "if", "(", "Offset", ">", "", "&&", "", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "&", "RBI", ".", "Subtarget", ",", "Alignment", ")", ")", "{", "if", "(", "RBI", ".", "getRegBank", "(", "Base", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "", ")", "{", "VOffsetReg", "=", "Base", ";", "SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "SOffset", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "SOffsetReg", ",", "", ")", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "if", "(", "SOffset", "==", "", ")", "{", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "SOffsetReg", "=", "Base", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "}", "if", "(", "MachineInstr", "*", "Add", "=", "getOpcodeDef", "(", "", ",", "CombinedOffset", ",", "*", "MRI", ")", ")", "{", "Register", "Src0", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Register", "Src1", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";"], "File": "AMDGPURegisterBankInfo56", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44852, "Length": 350, "Cover_Rate": 0.5862646566164154} {"Template_token": ["", "VOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "SOffsetReg", "=", "Base", ";", "InstOffsetVal", "=", "ImmOffset", ";", "return", "", ";", "}", "}", "if", "(", "MachineInstr", "*", "Add", "=", "getOpcodeDef", "(", "", ",", "CombinedOffset", ",", "*", "MRI", ")", ")", "{", "Register", "Src0", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Register", "Src1", "=", "getSrcRegIgnoringCopies", "(", "*", "MRI", ",", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", ";", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src0", ";", "SOffsetReg", "=", "Src1", ";", "return", "", ";", "}", "if", "(", "Src0Bank", "==", "&", "", "&&", "Src1Bank", "==", "&", "", ")", "{", "VOffsetReg", "=", "Src1", ";", "SOffsetReg", "=", "Src0", ";", "return", "", ";", "}", "}", "if", "(", "RBI", ".", "getRegBank", "(", "CombinedOffset", ",", "*", "MRI", ",", "*", "RBI", ".", "TRI", ")", "==", "&", "", ")", "{", "VOffsetReg", "=", "CombinedOffset", ";", "}", "else", "{", "VOffsetReg", "=", "B", ".", "buildCopy", "(", "S32", ",", "CombinedOffset", ")", ".", "getReg", "(", "", ")", ";", "B", ".", "getMRI", "(", ")", "->", "setRegBank", "(", "VOffsetReg", ",", "", ")", ";", "}"], "ground_truth": ["SOffsetReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "", ")", ".", "getReg", "(", "", ")", ";"], "File": "AMDGPURegisterBankInfo56", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44853, "Length": 264, "Cover_Rate": 0.44221105527638194} {"Template_token": ["", "void", "RegisterBankInfo", "::", "constrainOpWithReadfirstlane", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "OpIdx", ")", "const", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "Bank", "!=", "&", "", ")", "return", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "Register", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "B", ".", "buildInstr", "(", "", ")", ".", "addDef", "(", "SGPR", ")", ".", "addReg", "(", "Reg", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "Constrained", "=", "constrainGenericRegister", "(", "Reg", ",", "", ",", "MRI", ")", ";"], "File": "AMDGPURegisterBankInfo64", "Func": "constrainOpWithReadfirstlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44863, "Length": 104, "Cover_Rate": 0.7591240875912408} {"Template_token": ["", "RegisterBankInfo", "::", "RegisterBankInfo", "(", "const", "TargetRegisterInfo", "&", "TRI", ")", ":", "GenRegisterBankInfo", "(", ")", ",", "TRI", "(", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "&", "TRI", ")", ")", "{", "static", "bool", "AlreadyInit", "=", "false", ";", "if", "(", "AlreadyInit", ")", "return", ";", "AlreadyInit", "=", "true", ";", "const", "RegisterBank", "&", "RBSGPR", "=", "getRegBank", "(", "", ")", ";"], "ground_truth": ["(", "void", ")", "RBSGPR", ";"], "File": "AMDGPURegisterBankInfo", "Func": "AMDGPURegisterBankInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44878, "Length": 59, "Cover_Rate": 0.5841584158415841} {"Template_token": ["", "if", "(", "Dst", ".", "getID", "(", ")", "==", "", "&&", "Src", ".", "getID", "(", ")", "==", "", ")", "{", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "}", "if", "(", "Size", "==", "", "&&", "Dst", ".", "getID", "(", ")", "==", "", "&&", "(", "Src", ".", "getID", "(", ")", "==", "", "||", "Src", ".", "getID", "(", ")", "==", "", "||", "Src", ".", "getID", "(", ")", "==", "", ")", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";"], "ground_truth": ["return", "RegisterBankInfo", "::", "copyCost", "(", "Dst", ",", "Src", ",", "Size", ")", ";"], "File": "AMDGPURegisterBankInfo", "Func": "copyCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44881, "Length": 96, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "if", "(", "Size", "==", "", "&&", "Dst", ".", "getID", "(", ")", "==", "", "&&", "(", "Src", ".", "getID", "(", ")", "==", "", "||", "Src", ".", "getID", "(", ")", "==", "", "||", "Src", ".", "getID", "(", ")", "==", "", ")", ")", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "return", "RegisterBankInfo", "::", "copyCost", "(", "Dst", ",", "Src", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo", "Func": "copyCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44882, "Length": 65, "Cover_Rate": 0.5038759689922481} {"Template_token": ["", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "OpdsMapping", "[", "I", "]", "=", "", "(", "", ",", "Size", ")", ";", "}"], "ground_truth": ["return", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";"], "File": "AMDGPURegisterBankInfo", "Func": "getDefaultMappingAllVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44883, "Length": 54, "Cover_Rate": 0.38028169014084506} {"Template_token": ["", "return", "AltMappings", ";", "}", "case", "TargetOpcode", "::", "G_ICMP", ":", "{", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "const", "InstructionMapping", "&", "SSMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "", ")", ",", "nullptr", ",", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "Size", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "SSMapping", ")", ";", "const", "InstructionMapping", "&", "SVMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "", ")", ",", "nullptr", ",", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "Size", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "SVMapping", ")", ";", "const", "InstructionMapping", "&", "VSMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "", ")", ",", "nullptr", ",", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "Size", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VSMapping", ")", ";", "const", "InstructionMapping", "&", "VVMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "", ")", ",", "nullptr", ",", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "Size", ")", "}", ")", ",", "", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VVMapping", ")", ";", "return", "AltMappings", ";", "}", "case", "TargetOpcode", "::", "G_SELECT", ":", "{", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";"], "ground_truth": ["const", "InstructionMapping", "&", "SSMapping", "=", "getInstructionMapping", "(", "", ",", "", ",", "getOperandsMapping", "(", "{", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "", ")", ",", "", "(", "", ",", "Size", ")", ",", "", "(", "", ",", "Size", ")", "}", ")", ",", "", ")", ";"], "File": "AMDGPURegisterBankInfo", "Func": "getInstrAlternativeMappings", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44884, "Length": 311, "Cover_Rate": 0.3031189083820663} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "", ">", "OpdsMapping", "(", "MI", ".", "getNumOperands", "(", ")", ")", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "unsigned", "PtrSize", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "const", "ValueMapping", "*", "ValMapping", ";", "const", "ValueMapping", "*", "PtrMapping", ";", "if", "(", "isInstrUniform", "(", "MI", ")", ")", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";", "PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";", "}", "else", "{", "ValMapping", "=", "", "(", "", ",", "Size", ")", ";"], "ground_truth": ["PtrMapping", "=", "", "(", "", ",", "PtrSize", ")", ";"], "File": "AMDGPURegisterBankInfo", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44886, "Length": 145, "Cover_Rate": 0.6561085972850679} {"Template_token": ["", "const", "RegisterBank", "&", "RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{"], "ground_truth": ["if", "(", "TRI", "->", "isSGPRClass", "(", "&", "RC", ")", ")", "return", "getRegBank", "(", "", ")", ";"], "File": "AMDGPURegisterBankInfo", "Func": "getRegBankFromRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44887, "Length": 30, "Cover_Rate": 0.7317073170731707} {"Template_token": ["", "if", "(", "TRI", "->", "isSGPRClass", "(", "&", "RC", ")", ")", "return", "getRegBank", "(", "", ")", ";", "return", "getRegBank", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo", "Func": "getRegBankFromRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44888, "Length": 23, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";", "return", "Bank", "?", "Bank", "->", "getID", "(", ")", ":", "Default", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo", "Func": "getRegBankID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44889, "Length": 26, "Cover_Rate": 0.5306122448979592} {"Template_token": ["", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["return", "Bank", "?", "Bank", "->", "getID", "(", ")", ":", "Default", ";"], "File": "AMDGPURegisterBankInfo", "Func": "getRegBankID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44890, "Length": 25, "Cover_Rate": 0.5102040816326531} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "", ")", "{", "C", "=", "Def", "->", "getOperand", "(", "", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo", "Func": "isConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44891, "Length": 86, "Cover_Rate": 0.6564885496183206} {"Template_token": ["", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "return", "InstrInfo", "::", "isUniformMMO", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo", "Func": "isInstrUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44892, "Length": 21, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ")", "{", "if", "(", "Bank", "->", "getID", "(", ")", "==", "", ")", "return", "false", ";", "assert", "(", "Bank", "->", "getID", "(", ")", "==", "", "||", "Bank", "->", "getID", "(", ")", "==", "", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPURegisterBankInfo", "Func": "isSALUMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44893, "Length": 85, "Cover_Rate": 0.551948051948052} {"Template_token": ["", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ")", "{", "if", "(", "Bank", "->", "getID", "(", ")", "==", "", ")", "return", "false", ";", "assert", "(", "Bank", "->", "getID", "(", ")", "==", "", "||", "Bank", "->", "getID", "(", ")", "==", "", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo", "Func": "isSALUMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44894, "Length": 86, "Cover_Rate": 0.5584415584415584} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo10", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44899, "Length": 16, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "static", "const", "unsigned", "SubRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";"], "ground_truth": ["assert", "(", "Channel", "<", "array_lengthof", "(", "SubRegs", ")", ")", ";"], "File": "AMDGPURegisterInfo10", "Func": "getSubRegFromChannel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44901, "Length": 51, "Cover_Rate": 0.51} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getSubRegFromChannel", "(", "unsigned", "Channel", ")", "{", "static", "const", "unsigned", "SubRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "assert", "(", "Channel", "<", "array_lengthof", "(", "SubRegs", ")", ")", ";", "return", "SubRegs", "[", "Channel", "]", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo11", "Func": "getSubRegFromChannel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44902, "Length": 67, "Cover_Rate": 0.6767676767676768} {"Template_token": ["", "static", "const", "unsigned", "SubRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "assert", "(", "Channel", "<", "array_lengthof", "(", "SubRegs", ")", ")", ";", "return", "SubRegs", "[", "Channel", "]", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo11", "Func": "getSubRegFromChannel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44903, "Length": 58, "Cover_Rate": 0.5858585858585859} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ";"], "File": "AMDGPURegisterInfo12", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44904, "Length": 21, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "CSR__HighRegs_SaveList", ";", "default", ":", "{", "static", "const", "MCPhysReg", "NoCalleeSavedReg", "=", "", ";"], "ground_truth": ["return", "&", "NoCalleeSavedReg", ";"], "File": "AMDGPURegisterInfo15", "Func": "getCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44907, "Length": 47, "Cover_Rate": 0.7121212121212122} {"Template_token": ["", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "CSR__HighRegs_SaveList", ";", "default", ":", "{", "static", "const", "MCPhysReg", "NoCalleeSavedReg", "=", "", ";"], "ground_truth": ["return", "&", "NoCalleeSavedReg", ";"], "File": "AMDGPURegisterInfo15", "Func": "getCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44908, "Length": 47, "Cover_Rate": 0.7121212121212122} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":"], "ground_truth": ["case", "CallingConv", "::", "Fast", ":"], "File": "AMDGPURegisterInfo15", "Func": "getCallPreservedMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44909, "Length": 34, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "const", "MCPhysReg", "*", "RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", ")", "const", "{"], "ground_truth": ["return", "&", "CalleeSavedReg", ";"], "File": "AMDGPURegisterInfo17", "Func": "getCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44910, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo17", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44911, "Length": 16, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo17", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44912, "Length": 16, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", ")", ":", "GenRegisterInfo", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo1", "Func": "AMDGPURegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44913, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", ")", ":", "GenRegisterInfo", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo1", "Func": "AMDGPURegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44914, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getAllAllocatableSRegMask", "(", ")", "const", "{"], "ground_truth": ["return", "CSR__AllAllocatableSRegs_RegMask", ";"], "File": "AMDGPURegisterInfo1", "Func": "getAllAllocatableSRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44915, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getAllVGPRRegMask", "(", ")", "const", "{", "return", "CSR__AllVGPRs_RegMask", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo1", "Func": "getAllVGPRRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44917, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "return", "CSR__HighRegs_SaveList", ";", "default", ":", "{", "static", "const", "MCPhysReg", "NoCalleeSavedReg", "=", "", ";", "return", "&", "NoCalleeSavedReg", ";", "}"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo1", "Func": "getCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44918, "Length": 29, "Cover_Rate": 0.4084507042253521} {"Template_token": ["", "const", "MCPhysReg", "*", "RegisterInfo", "::", "getCalleeSavedRegsViaCopy", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPURegisterInfo1", "Func": "getCalleeSavedRegsViaCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44920, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "return", "CSR__HighRegs_RegMask", ";", "default", ":"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPURegisterInfo1", "Func": "getCallPreservedMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44921, "Length": 47, "Cover_Rate": 0.9591836734693877} {"Template_token": ["", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "return", "CSR__HighRegs_RegMask", ";", "default", ":", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo1", "Func": "getCallPreservedMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44922, "Length": 29, "Cover_Rate": 0.5918367346938775} {"Template_token": ["", "const", "FrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo1", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44923, "Length": 53, "Cover_Rate": 0.8153846153846154} {"Template_token": ["", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo1", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44924, "Length": 21, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "const", "unsigned", "NumRegIndex", "=", "NumRegs", "-", "", ";", "assert", "(", "NumRegIndex", "<", "array_lengthof", "(", "SubRegFromChannelTable", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "Channel", "<", "array_lengthof", "(", "SubRegFromChannelTable", "[", "", "]", ")", ")", ";"], "File": "AMDGPURegisterInfo1", "Func": "getSubRegFromChannel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44925, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "for", "(", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "Reserved", ".", "set", "(", "*", "R", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo1", "Func": "reserveRegisterTuples", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44926, "Length": 21, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "assert", "(", "!", "", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo20", "Func": "getCFGStructurizerRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44929, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "const", "FrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";"], "File": "AMDGPURegisterInfo24", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44930, "Length": 52, "Cover_Rate": 0.8} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo24", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44931, "Length": 35, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "case", "CallingConv", "::", "Cold", ":", "return", "CSR__HighRegs_SaveList", ";", "default", ":", "{", "static", "const", "MCPhysReg", "NoCalleeSavedReg", "=", "", ";", "return", "&", "NoCalleeSavedReg", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo5", "Func": "getCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44932, "Length": 23, "Cover_Rate": 0.323943661971831} {"Template_token": ["", "void", "RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPURegisterInfo7", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44933, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "void", "RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo7", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44934, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCPhysReg", "*", "RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{"], "ground_truth": ["return", "&", "CalleeSavedReg", ";"], "File": "AMDGPURegisterInfo7", "Func": "getCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44935, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getIndirectSubReg", "(", "unsigned", "IndirectIndex", ")", "const", "{", "return", "getSubRegFromChannel", "(", "IndirectIndex", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo7", "Func": "getIndirectSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44936, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "LDSGlobals", ".", "erase", "(", "std", "::", "remove_if", "(", "LDSGlobals", ".", "begin", "(", ")", ",", "LDSGlobals", ".", "end", "(", ")", ",", "[", "&", "]", "(", "GlobalVariable", "*", "GV", ")", "{", "return", "shouldIgnorePointerReplacement", "(", "GV", ")", ";", "}", ")", ",", "LDSGlobals", ".", "end", "(", ")", ")", ";", "return", "LDSGlobals", ";"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer1", "Func": "collectLDSRequiringPointerReplace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44938, "Length": 49, "Cover_Rate": 0.6447368421052632} {"Template_token": ["", "std", "::", "vector", "<", "GlobalVariable", "*", ">", "LDSGlobals", "=", "", "(", "M", ")", ";", "LDSGlobals", ".", "erase", "(", "std", "::", "remove_if", "(", "LDSGlobals", ".", "begin", "(", ")", ",", "LDSGlobals", ".", "end", "(", ")", ",", "[", "&", "]", "(", "GlobalVariable", "*", "GV", ")", "{"], "ground_truth": ["return", "shouldIgnorePointerReplacement", "(", "GV", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer1", "Func": "collectLDSRequiringPointerReplace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44939, "Length": 49, "Cover_Rate": 0.6447368421052632} {"Template_token": ["", "for", "(", "const", "auto", "&", "GI", ":", "*", "ECNode", ")", "{", "auto", "*", "CGN", "=", "GI", ".", "second", ";", "auto", "*", "F", "=", "CGN", "->", "getFunction", "(", ")", ";"], "ground_truth": ["if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", "||", "llvm", "::", "", "(", "F", ")", ")", "continue", ";"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "collectAddressTakenFunctions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44940, "Length": 49, "Cover_Rate": 0.6533333333333333} {"Template_token": ["", "auto", "*", "ECNode", "=", "CG", ".", "getExternalCallingNode", "(", ")", ";", "for", "(", "const", "auto", "&", "GI", ":", "*", "ECNode", ")", "{", "auto", "*", "CGN", "=", "GI", ".", "second", ";", "auto", "*", "F", "=", "CGN", "->", "getFunction", "(", ")", ";"], "ground_truth": ["if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", "||", "llvm", "::", "", "(", "F", ")", ")", "continue", ";"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "collectAddressTakenFunctions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44941, "Length": 59, "Cover_Rate": 0.7866666666666666} {"Template_token": ["", "std", "::", "vector", "<", "GlobalVariable", "*", ">", "collectLDSRequiringPointerReplace", "(", ")", "{", "std", "::", "vector", "<", "GlobalVariable", "*", ">", "LDSGlobals", "=", "llvm", "::", "", "(", "M", ")", ";", "llvm", "::", "erase_if", "(", "LDSGlobals", ",", "[", "&", "]", "(", "GlobalVariable", "*", "GV", ")", "{", "return", "shouldIgnorePointerReplacement", "(", "GV", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "collectLDSRequiringPointerReplace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44942, "Length": 51, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "SmallVector", "<", "User", "*", ",", "", ">", "UserStack", "(", "GV", "->", "users", "(", ")", ")", ";", "SmallPtrSet", "<", "User", "*", ",", "", ">", "VisitedUsers", ";", "while", "(", "!", "UserStack", ".", "empty", "(", ")", ")", "{", "auto", "*", "U", "=", "UserStack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "VisitedUsers", ".", "insert", "(", "U", ")", ".", "second", ")", "continue", ";", "if", "(", "isa", "<", "GlobalValue", ">", "(", "U", ")", ")", "return", "SmallPtrSet", "<", "Function", "*", ",", "", ">", "(", ")", ";", "if", "(", "isa", "<", "Constant", ">", "(", "U", ")", ")", "{", "append_range", "(", "UserStack", ",", "U", "->", "users", "(", ")", ")", ";", "continue", ";", "}", "Function", "*", "F", "=", "cast", "<", "Instruction", ">", "(", "U", ")", "->", "getFunction", "(", ")", ";", "if", "(", "!", "llvm", "::", "", "(", "F", ")", ")", "LDSAccessors", ".", "insert", "(", "F", ")", ";", "}", "return", "LDSAccessors", ";"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "collectNonKernelAccessorsOfLDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44943, "Length": 143, "Cover_Rate": 0.8511904761904762} {"Template_token": ["", "for", "(", "Function", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "!", "llvm", "::", "", "(", "&", "F", ")", ")", "continue", ";", "Function", "*", "K", "=", "&", "F", ";", "KernelToCallees", "[", "K", "]", "=", "collectReachableCallees", "(", "K", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "collectReachableCallees", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44944, "Length": 45, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "void", "collectReachableCallees", "(", "DenseMap", "<", "Function", "*", ",", "SmallPtrSet", "<", "Function", "*", ",", "", ">>", "&", "KernelToCallees", ")", "{", "for", "(", "Function", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "llvm", "::", "", "(", "&", "F", ")", ")", "continue", ";"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "collectReachableCallees", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44945, "Length": 45, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "auto", "*", "I16Ty", "=", "Type", "::", "getInt16Ty", "(", "Ctx", ")", ";", "GlobalVariable", "*", "LDSPointer", "=", "new", "GlobalVariable", "(", "M", ",", "I16Ty", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "I16Ty", ")", ",", "GV", "->", "getName", "(", ")", "+", "Twine", "(", "", ")", ",", "nullptr", ",", "GlobalVariable", "::", "NotThreadLocal", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";"], "ground_truth": ["LDSPointer", "->", "setUnnamedAddr", "(", "GlobalValue", "::", "UnnamedAddr", "::", "Global", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "createLDSPointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44946, "Length": 68, "Cover_Rate": 0.5037037037037037} {"Template_token": ["", "UserStack", ".", "push_back", "(", "U", ")", ";", "while", "(", "!", "UserStack", ".", "empty", "(", ")", ")", "{", "auto", "*", "UU", "=", "UserStack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "VisitedUsers", ".", "insert", "(", "UU", ")", ".", "second", ")", "continue", ";", "if", "(", "isa", "<", "GlobalValue", ">", "(", "UU", ")", ")", "continue", ";", "if", "(", "isa", "<", "Constant", ">", "(", "UU", ")", ")", "{", "append_range", "(", "UserStack", ",", "UU", "->", "users", "(", ")", ")", ";", "continue", ";", "}", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "UU", ")", ";", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "CollectKernelInsts", ")", "{", "if", "(", "!", "llvm", "::", "", "(", "F", ")", ")", "{", "continue", ";", "}", "}", "else", "{", "if", "(", "llvm", "::", "", "(", "F", ")", ")", "{", "continue", ";", "}", "}"], "ground_truth": ["FunctionToInsts", ".", "insert", "(", "std", "::", "make_pair", "(", "F", ",", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "(", ")", ")", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "getFunctionToInstsMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44947, "Length": 158, "Cover_Rate": 0.683982683982684} {"Template_token": ["", "set_intersect", "(", "Callees", ",", "LDSAccessors", ")", ";", "if", "(", "Callees", ".", "empty", "(", ")", ")", "continue", ";", "LDSPointer", "=", "createLDSPointer", "(", "GV", ")", ";", "initializeLDSPointer", "(", "K", ",", "GV", ",", "LDSPointer", ")", ";", "}", "if", "(", "!", "LDSPointer", ")", "return", "false", ";", "replaceLDSUseByPointer", "(", "GV", ",", "LDSPointer", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "replaceLDSUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44948, "Length": 52, "Cover_Rate": 0.45217391304347826} {"Template_token": ["", "}", "else", "{", "auto", "*", "CE", "=", "cast", "<", "ConstantExpr", ">", "(", "U", ")", ";", "convertConstantExprsToInstructions", "(", "I", ",", "CE", ",", "&", "UserInsts", ")", ";", "}", "for", "(", "auto", "*", "II", ":", "UserInsts", ")", "{", "auto", "*", "ReplaceInst", "=", "getReplacementInst", "(", "F", ",", "GV", ",", "LDSPointer", ")", ";"], "ground_truth": ["II", "->", "replaceUsesOfWith", "(", "GV", ",", "ReplaceInst", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "replaceLDSUseByPointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44949, "Length": 57, "Cover_Rate": 0.33727810650887574} {"Template_token": ["", "SmallVector", "<", "User", "*", ",", "", ">", "LDSUsers", "(", "GV", "->", "users", "(", ")", ")", ";", "for", "(", "auto", "*", "U", ":", "LDSUsers", ")", "{", "auto", "FunctionToInsts", "=", "", "(", "U", ",", "false", ")", ";", "for", "(", "const", "auto", "&", "FunctionToInst", ":", "FunctionToInsts", ")", "{"], "ground_truth": ["Function", "*", "F", "=", "FunctionToInst", ".", "first", ";"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "replaceLDSUseByPointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44950, "Length": 53, "Cover_Rate": 0.3136094674556213} {"Template_token": ["", "auto", "BasicBlockEntry", "=", "KernelToInitBB", ".", "insert", "(", "std", "::", "make_pair", "(", "K", ",", "nullptr", ")", ")", ";", "if", "(", "!", "BasicBlockEntry", ".", "second", ")", "return", "BasicBlockEntry", ".", "first", "->", "second", ";", "auto", "&", "EBB", "=", "K", "->", "getEntryBlock", "(", ")", ";", "auto", "*", "EI", "=", "&", "(", "*", "(", "EBB", ".", "getFirstInsertionPt", "(", ")", ")", ")", ";", "BasicBlock", "::", "reverse_iterator", "RIT", "(", "EBB", ".", "getTerminator", "(", ")", ")", ";", "while", "(", "!", "isa", "<", "AllocaInst", ">", "(", "*", "RIT", ")", "&&", "(", "&", "*", "RIT", "!=", "EI", ")", ")", "++", "RIT", ";"], "ground_truth": ["if", "(", "isa", "<", "AllocaInst", ">", "(", "*", "RIT", ")", ")", "--", "RIT", ";"], "File": "AMDGPUReplaceLDSUseWithPointer3", "Func": "activateLaneZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44951, "Length": 106, "Cover_Rate": 0.462882096069869} {"Template_token": ["", "if", "(", "!", "BasicBlockEntry", ".", "second", ")", "return", "BasicBlockEntry", ".", "first", "->", "second", ";", "auto", "*", "EI", "=", "&", "(", "*", "(", "K", "->", "getEntryBlock", "(", ")", ".", "getFirstInsertionPt", "(", ")", ")", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "EI", ")", ";", "Value", "*", "Mbcnt", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "}", ",", "{", "Builder", ".", "getInt32", "(", "-", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ")", ";", "Value", "*", "Cond", "=", "Builder", ".", "CreateICmpEQ", "(", "Mbcnt", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";", "Instruction", "*", "WB", "=", "cast", "<", "Instruction", ">", "(", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "}", ",", "{", "}", ")", ")", ";", "BasicBlock", "*", "NBB", "=", "SplitBlockAndInsertIfThen", "(", "Cond", ",", "WB", ",", "false", ")", "->", "getParent", "(", ")", ";", "KernelToInitBB", "[", "K", "]", "=", "NBB", ";", "return", "NBB", ";"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "activateLaneZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44952, "Length": 142, "Cover_Rate": 0.8255813953488372} {"Template_token": ["", "Value", "*", "Cond", "=", "Builder", ".", "CreateICmpEQ", "(", "Mbcnt", ",", "Builder", ".", "getInt32", "(", "", ")", ")", ";", "Instruction", "*", "WB", "=", "cast", "<", "Instruction", ">", "(", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "}", ",", "{", "}", ")", ")", ";"], "ground_truth": ["BasicBlock", "*", "NBB", "=", "SplitBlockAndInsertIfThen", "(", "Cond", ",", "WB", ",", "false", ")", "->", "getParent", "(", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "activateLaneZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44953, "Length": 58, "Cover_Rate": 0.3372093023255814} {"Template_token": ["", "ReplaceLDSUseWithPointer", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "initializeReplaceLDSUseWithPointerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "AMDGPUReplaceLDSUseWithPointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44954, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "vector", "<", "GlobalVariable", "*", ">", "LDSGlobals", "=", "", "(", "M", ")", ";", "llvm", "::", "erase_if", "(", "LDSGlobals", ",", "[", "&", "]", "(", "GlobalVariable", "*", "GV", ")", "{", "return", "shouldIgnorePointerReplacement", "(", "GV", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "collectLDSRequiringPointerReplace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44956, "Length": 38, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "return", "new", "ReplaceLDSUseWithPointer", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "createAMDGPUReplaceLDSUseWithPointerPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44957, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createReplaceLDSUseWithPointerPass", "(", ")", "{"], "ground_truth": ["return", "new", "ReplaceLDSUseWithPointer", "(", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "createAMDGPUReplaceLDSUseWithPointerPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44958, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "if", "(", "!", "PointerEntry", ".", "second", ")", "return", "PointerEntry", ".", "first", "->", "second", ";", "auto", "*", "I16Ty", "=", "Type", "::", "getInt16Ty", "(", "Ctx", ")", ";", "GlobalVariable", "*", "LDSPointer", "=", "new", "GlobalVariable", "(", "M", ",", "I16Ty", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "I16Ty", ")", ",", "GV", "->", "getName", "(", ")", "+", "Twine", "(", "", ")", ",", "nullptr", ",", "GlobalVariable", "::", "NotThreadLocal", ",", "AS", "::", "LOCAL_ADDRESS", ")", ";"], "ground_truth": ["LDSPointer", "->", "setUnnamedAddr", "(", "GlobalValue", "::", "UnnamedAddr", "::", "Global", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "createLDSPointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44959, "Length": 82, "Cover_Rate": 0.6165413533834586} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44960, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "auto", "*", "EI", "=", "&", "(", "*", "(", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstInsertionPt", "(", ")", ")", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "EI", ")", ";"], "ground_truth": ["auto", "*", "V", "=", "Builder", ".", "CreateBitCast", "(", "Builder", ".", "CreateGEP", "(", "Builder", ".", "getInt8Ty", "(", ")", ",", "LDSMemBaseAddr", ",", "Builder", ".", "CreateLoad", "(", "LDSPointer", "->", "getValueType", "(", ")", ",", "LDSPointer", ")", ")", ",", "GV", "->", "getType", "(", ")", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "getReplacementInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44962, "Length": 69, "Cover_Rate": 0.40588235294117647} {"Template_token": ["", "if", "(", "!", "LDSEntry", ".", "second", ")", "{", "auto", "ReplaceInstEntry", "=", "LDSEntry", ".", "first", "->", "second", ".", "insert", "(", "std", "::", "make_pair", "(", "GV", ",", "nullptr", ")", ")", ";", "if", "(", "!", "ReplaceInstEntry", ".", "second", ")", "return", "ReplaceInstEntry", ".", "first", "->", "second", ";", "}", "auto", "*", "EI", "=", "&", "(", "*", "(", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstInsertionPt", "(", ")", ")", ")", ";"], "ground_truth": ["IRBuilder", "<", ">", "Builder", "(", "EI", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "getReplacementInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44963, "Length": 72, "Cover_Rate": 0.4235294117647059} {"Template_token": ["", "auto", "PointerEntry", "=", "KernelToLDSPointers", ".", "insert", "(", "std", "::", "make_pair", "(", "K", ",", "SmallPtrSet", "<", "GlobalVariable", "*", ",", "", ">", "(", ")", ")", ")", ";", "if", "(", "!", "PointerEntry", ".", "second", ")", "if", "(", "PointerEntry", ".", "first", "->", "second", ".", "contains", "(", "LDSPointer", ")", ")", "return", ";", "auto", "*", "EI", "=", "&", "(", "*", "(", "activateLaneZero", "(", "K", ")", "->", "getFirstInsertionPt", "(", ")", ")", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "EI", ")", ";", "Builder", ".", "CreateStore", "(", "Builder", ".", "CreatePtrToInt", "(", "GV", ",", "Type", "::", "getInt16Ty", "(", "Ctx", ")", ")", ",", "LDSPointer", ")", ";", "KernelToLDSPointers", "[", "K", "]", ".", "insert", "(", "LDSPointer", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "initializeLDSPointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44964, "Length": 106, "Cover_Rate": 0.8688524590163934} {"Template_token": ["", "void", "initializeLDSPointer", "(", "Function", "*", "K", ",", "GlobalVariable", "*", "GV", ",", "GlobalVariable", "*", "LDSPointer", ")", "{", "auto", "PointerEntry", "=", "KernelToLDSPointers", ".", "insert", "(", "std", "::", "make_pair", "(", "K", ",", "SmallPtrSet", "<", "GlobalVariable", "*", ",", "", ">", "(", ")", ")", ")", ";", "if", "(", "!", "PointerEntry", ".", "second", ")", "if", "(", "PointerEntry", ".", "first", "->", "second", ".", "contains", "(", "LDSPointer", ")", ")", "return", ";"], "ground_truth": ["auto", "*", "EI", "=", "&", "(", "*", "(", "activateLaneZero", "(", "K", ")", "->", "getFirstInsertionPt", "(", ")", ")", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "initializeLDSPointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44965, "Length": 82, "Cover_Rate": 0.6721311475409836} {"Template_token": ["", "for", "(", "auto", "*", "I", ":", "Insts", ")", "{", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "UserInsts", ";", "if", "(", "U", "==", "I", ")", "{", "UserInsts", ".", "insert", "(", "I", ")", ";", "}", "else", "{", "auto", "*", "CE", "=", "cast", "<", "ConstantExpr", ">", "(", "U", ")", ";", "convertConstantExprsToInstructions", "(", "I", ",", "CE", ",", "&", "UserInsts", ")", ";", "}", "for", "(", "auto", "*", "II", ":", "UserInsts", ")", "{", "auto", "*", "ReplaceInst", "=", "getReplacementInst", "(", "F", ",", "GV", ",", "LDSPointer", ")", ";", "II", "->", "replaceUsesOfWith", "(", "GV", ",", "ReplaceInst", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "replaceLDSUseByPointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44966, "Length": 93, "Cover_Rate": 0.5} {"Template_token": ["", "SmallVector", "<", "User", "*", ",", "", ">", "LDSUsers", "(", "GV", "->", "users", "(", ")", ")", ";", "for", "(", "auto", "*", "U", ":", "LDSUsers", ")", "{", "auto", "FunctionToInsts", "=", "", "(", "U", ",", "false", ")", ";", "for", "(", "auto", "FI", "=", "FunctionToInsts", ".", "begin", "(", ")", ",", "FE", "=", "FunctionToInsts", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";", "++", "FI", ")", "{", "Function", "*", "F", "=", "FI", "->", "first", ";", "auto", "&", "Insts", "=", "FI", "->", "second", ";", "for", "(", "auto", "*", "I", ":", "Insts", ")", "{", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "UserInsts", ";", "if", "(", "U", "==", "I", ")", "{", "UserInsts", ".", "insert", "(", "I", ")", ";", "}", "else", "{", "auto", "*", "CE", "=", "cast", "<", "ConstantExpr", ">", "(", "U", ")", ";", "convertConstantExprsToInstructions", "(", "I", ",", "CE", ",", "&", "UserInsts", ")", ";", "}", "for", "(", "auto", "*", "II", ":", "UserInsts", ")", "{", "auto", "*", "ReplaceInst", "=", "getReplacementInst", "(", "F", ",", "GV", ",", "LDSPointer", ")", ";", "II", "->", "replaceUsesOfWith", "(", "GV", ",", "ReplaceInst", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "replaceLDSUseByPointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44967, "Length": 168, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "LDSUseReplacer", ".", "replaceLDSUse", "(", ")", ";", "return", "PreservedAnalyses", "::", "all", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44970, "Length": 14, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "ReplaceLDSUseImpl", "LDSUseReplacer", "{", "M", "}", ";"], "ground_truth": ["return", "LDSUseReplacer", ".", "replaceLDSUse", "(", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44971, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "ReplaceLDSUseImpl", "LDSUseReplacer", "{", "M", "}", ";", "return", "LDSUseReplacer", ".", "replaceLDSUse", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44972, "Length": 14, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "ResourceUsageAnalysis", "(", ")", ":", "CallGraphSCCPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUResourceUsageAnalysis1", "Func": "AMDGPUResourceUsageAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44974, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ResourceUsageAnalysis", "(", ")", ":", "CallGraphSCCPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUResourceUsageAnalysis1", "Func": "AMDGPUResourceUsageAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44975, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "doInitialization", "(", "CallGraph", "&", "CG", ")", "override", "{"], "ground_truth": ["CallGraphResourceInfo", ".", "clear", "(", ")", ";"], "File": "AMDGPUResourceUsageAnalysis1", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44977, "Length": 15, "Cover_Rate": 0.625} {"Template_token": ["", "return", "CallGraphSCCPass", "::", "doInitialization", "(", "CG", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUResourceUsageAnalysis1", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44978, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "assert", "(", "MF", "&&", "", ")", ";", "auto", "CI", "=", "CallGraphResourceInfo", ".", "insert", "(", "std", "::", "make_pair", "(", "&", "F", ",", "FunctionResourceInfo", "(", ")", ")", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "CI", ".", "first", "->", "second", ";", "assert", "(", "CI", ".", "second", "&&", "", ")", ";", "Info", "=", "analyzeResourceUsage", "(", "*", "MF", ",", "TM", ")", ";", "HasIndirectCall", "|=", "Info", ".", "HasIndirectCall", ";", "}", "if", "(", "HasIndirectCall", ")", "propagateIndirectCallRegisterUsage", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUResourceUsageAnalysis1", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44979, "Length": 75, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "ResourceUsageAnalysis", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUResourceUsageAnalysis", "Func": "AMDGPUResourceUsageAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44980, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ResourceUsageAnalysis", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUResourceUsageAnalysis", "Func": "AMDGPUResourceUsageAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44981, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "CallGraphResourceInfo", ".", "clear", "(", ")", ";", "return", "ModulePass", "::", "doInitialization", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUResourceUsageAnalysis", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44984, "Length": 15, "Cover_Rate": 0.625} {"Template_token": ["", "assert", "(", "Op", ".", "getImm", "(", ")", "==", "", ")", ";", "return", "nullptr", ";", "}", "if", "(", "auto", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "Op", ".", "getGlobal", "(", ")", ")", ")", "return", "cast", "<", "Function", ">", "(", "GA", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "cast", "<", "Function", ">", "(", "Op", ".", "getGlobal", "(", ")", ")", ";"], "File": "AMDGPUResourceUsageAnalysis", "Func": "getCalleeFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44986, "Length": 60, "Cover_Rate": 0.7317073170731707} {"Template_token": ["", "}", "if", "(", "auto", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "Op", ".", "getGlobal", "(", ")", ")", ")", "return", "cast", "<", "Function", ">", "(", "GA", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "cast", "<", "Function", ">", "(", "Op", ".", "getGlobal", "(", ")", ")", ";"], "File": "AMDGPUResourceUsageAnalysis", "Func": "getCalleeFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44987, "Length": 46, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "}", "}", "for", "(", "auto", "&", "I", ":", "CallGraphResourceInfo", ")", "{", "auto", "&", "Info", "=", "I", ".", "getSecond", "(", ")", ";", "if", "(", "Info", ".", "HasIndirectCall", ")", "{", "Info", ".", "NumExplicitSGPR", "=", "std", "::", "max", "(", "Info", ".", "NumExplicitSGPR", ",", "NonKernelMaxSGPRs", ")", ";", "Info", ".", "NumVGPR", "=", "std", "::", "max", "(", "Info", ".", "NumVGPR", ",", "NonKernelMaxVGPRs", ")", ";", "Info", ".", "NumAGPR", "=", "std", "::", "max", "(", "Info", ".", "NumAGPR", ",", "NonKernelMaxAGPRs", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUResourceUsageAnalysis", "Func": "propagateIndirectCallRegisterUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44990, "Length": 76, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", ")", "continue", ";", "MachineModuleInfo", "&", "MMI", "=", "getAnalysis", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ".", "getMMI", "(", ")", ";", "MachineFunction", "&", "MF", "=", "MMI", ".", "getOrCreateMachineFunction", "(", "*", "F", ")", ";", "auto", "CI", "=", "CallGraphResourceInfo", ".", "insert", "(", "std", "::", "make_pair", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "FunctionResourceInfo", "(", ")", ")", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "CI", ".", "first", "->", "second", ";", "assert", "(", "CI", ".", "second", "&&", "", ")", ";", "Info", "=", "analyzeResourceUsage", "(", "MF", ",", "TM", ")", ";", "HasIndirectCall", "|=", "Info", ".", "HasIndirectCall", ";", "}", "if", "(", "HasIndirectCall", ")", "propagateIndirectCallRegisterUsage", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUResourceUsageAnalysis", "Func": "runOnSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44991, "Length": 121, "Cover_Rate": 0.6797752808988764} {"Template_token": ["", "bool", "ResourceUsageAnalysis", "::", "runOnSCC", "(", "CallGraphSCC", "&", "SCC", ")", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "bool", "HasIndirectCall", "=", "false", ";", "for", "(", "CallGraphNode", "*", "I", ":", "SCC", ")", "{", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", ")", "continue", ";", "MachineModuleInfo", "&", "MMI", "=", "getAnalysis", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ".", "getMMI", "(", ")", ";", "MachineFunction", "&", "MF", "=", "MMI", ".", "getOrCreateMachineFunction", "(", "*", "F", ")", ";", "auto", "CI", "=", "CallGraphResourceInfo", ".", "insert", "(", "std", "::", "make_pair", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "FunctionResourceInfo", "(", ")", ")", ")", ";", "FunctionResourceInfo", "&", "Info", "=", "CI", ".", "first", "->", "second", ";", "assert", "(", "CI", ".", "second", "&&", "", ")", ";"], "ground_truth": ["Info", "=", "analyzeResourceUsage", "(", "MF", ",", "TM", ")", ";"], "File": "AMDGPUResourceUsageAnalysis", "Func": "runOnSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44992, "Length": 159, "Cover_Rate": 0.8932584269662921} {"Template_token": ["", "RewriteOutArguments", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURewriteOutArguments (2)", "Func": "AMDGPURewriteOutArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44993, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "RewriteOutArguments", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURewriteOutArguments (2)", "Func": "AMDGPURewriteOutArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44994, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "StoreInst", "*", "", "=", "dyn_cast", "<", "StoreInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "UseCount", ">", "MaxUses", ")", "return", "false", ";", "if", "(", "!", "", ")", "{", "auto", "*", "BCI", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "BCI", "||", "!", "BCI", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "Type", "*", "DestEltTy", "=", "BCI", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "if", "(", "DestEltTy", "->", "isAggregateType", "(", ")", ")", "return", "false", ";", "Type", "*", "SrcEltTy", "=", "Arg", ".", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "if", "(", "SrcEltTy", "->", "isArrayTy", "(", ")", ")", "return", "false", ";", "if", "(", "(", "SrcEltTy", "->", "isStructTy", "(", ")", "&&", "(", "SrcEltTy", "->", "getStructNumElements", "(", ")", "!=", "", ")", ")", ")", "return", "false", ";", "if", "(", "DL", "->", "getTypeAllocSize", "(", "SrcEltTy", ")", "!=", "DL", "->", "getTypeAllocSize", "(", "DestEltTy", ")", ")", "return", "false", ";"], "ground_truth": ["return", "checkArgumentUses", "(", "*", "BCI", ")", ";"], "File": "AMDGPURewriteOutArguments (2)", "Func": "checkArgumentUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44995, "Length": 161, "Cover_Rate": 0.696969696969697} {"Template_token": ["", "return", "new", "RewriteOutArguments", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURewriteOutArguments (2)", "Func": "createAMDGPURewriteOutArgumentsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44996, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "bool", "RewriteOutArguments", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "DL", "=", "&", "M", ".", "getDataLayout", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPURewriteOutArguments (2)", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 44999, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ";"], "File": "AMDGPURewriteOutArguments (2)", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45000, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "VectorType", "*", "VT0", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty0", ")", ";", "VectorType", "*", "VT1", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty1", ")", ";", "if", "(", "!", "VT0", "||", "!", "VT1", ")", "return", "false", ";", "if", "(", "VT0", "->", "getNumElements", "(", ")", "!=", "", "||", "VT1", "->", "getNumElements", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["return", "DL", "->", "getTypeSizeInBits", "(", "VT0", "->", "getElementType", "(", ")", ")", "==", "DL", "->", "getTypeSizeInBits", "(", "VT1", "->", "getElementType", "(", ")", ")", ";"], "File": "AMDGPURewriteOutArguments (2)", "Func": "isVec3ToVec4Shuffle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45003, "Length": 79, "Cover_Rate": 0.8315789473684211} {"Template_token": ["", "if", "(", "!", "VT0", "||", "!", "VT1", ")", "return", "false", ";", "if", "(", "VT0", "->", "getNumElements", "(", ")", "!=", "", "||", "VT1", "->", "getNumElements", "(", ")", "!=", "", ")", "return", "false", ";", "return", "DL", "->", "getTypeSizeInBits", "(", "VT0", "->", "getElementType", "(", ")", ")", "==", "DL", "->", "getTypeSizeInBits", "(", "VT1", "->", "getElementType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURewriteOutArguments10", "Func": "isVec3ToVec4Shuffle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45005, "Length": 56, "Cover_Rate": 0.5894736842105263} {"Template_token": ["", "bool", "RewriteOutArguments", "::", "isVec3ToVec4Shuffle", "(", "Type", "*", "Ty0", ",", "Type", "*", "Ty1", ")", "const", "{", "auto", "*", "VT0", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Ty0", ")", ";", "auto", "*", "VT1", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Ty1", ")", ";", "if", "(", "!", "VT0", "||", "!", "VT1", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VT0", "->", "getNumElements", "(", ")", "!=", "", "||", "VT1", "->", "getNumElements", "(", ")", "!=", "", ")", "return", "false", ";"], "File": "AMDGPURewriteOutArguments10", "Func": "isVec3ToVec4Shuffle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45006, "Length": 71, "Cover_Rate": 0.7473684210526316} {"Template_token": ["", "NewFunc", "->", "setComdat", "(", "F", ".", "getComdat", "(", ")", ")", ";", "NewFunc", "->", "stealArgumentListFrom", "(", "F", ")", ";", "AttrBuilder", "RetAttrs", ";", "RetAttrs", ".", "addAttribute", "(", "Attribute", "::", "SExt", ")", ";", "RetAttrs", ".", "addAttribute", "(", "Attribute", "::", "ZExt", ")", ";", "RetAttrs", ".", "addAttribute", "(", "Attribute", "::", "NoAlias", ")", ";", "NewFunc", "->", "removeAttributes", "(", "AttributeList", "::", "ReturnIndex", ",", "RetAttrs", ")", ";", "NewFunc", "->", "getBasicBlockList", "(", ")", ".", "splice", "(", "NewFunc", "->", "begin", "(", ")", ",", "F", ".", "getBasicBlockList", "(", ")", ")", ";", "for", "(", "std", "::", "pair", "<", "ReturnInst", "*", ",", "ReplacementVec", ">", "&", "Replacement", ":", "Replacements", ")", "{", "ReturnInst", "*", "RI", "=", "Replacement", ".", "first", ";", "IRBuilder", "<", ">", "B", "(", "RI", ")", ";", "B", ".", "SetCurrentDebugLocation", "(", "RI", "->", "getDebugLoc", "(", ")", ")", ";", "int", "RetIdx", "=", "", ";", "Value", "*", "NewRetVal", "=", "UndefValue", "::", "get", "(", "NewRetTy", ")", ";", "Value", "*", "RetVal", "=", "RI", "->", "getReturnValue", "(", ")", ";", "if", "(", "RetVal", ")", "NewRetVal", "=", "B", ".", "CreateInsertValue", "(", "NewRetVal", ",", "RetVal", ",", "RetIdx", "++", ")", ";", "for", "(", "std", "::", "pair", "<", "Argument", "*", ",", "Value", "*", ">", "ReturnPoint", ":", "Replacement", ".", "second", ")", "{", "Argument", "*", "Arg", "=", "ReturnPoint", ".", "first", ";", "Value", "*", "Val", "=", "ReturnPoint", ".", "second", ";", "Type", "*", "EltTy", "=", "Arg", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "if", "(", "Val", "->", "getType", "(", ")", "!=", "EltTy", ")", "{", "Type", "*", "EffectiveEltTy", "=", "EltTy", ";", "if", "(", "StructType", "*", "CT", "=", "dyn_cast", "<", "StructType", ">", "(", "EltTy", ")", ")", "{", "assert", "(", "CT", "->", "getNumElements", "(", ")", "==", "", ")", ";", "EffectiveEltTy", "=", "CT", "->", "getElementType", "(", "", ")", ";", "}", "if", "(", "DL", "->", "getTypeSizeInBits", "(", "EffectiveEltTy", ")", "!=", "DL", "->", "getTypeSizeInBits", "(", "Val", "->", "getType", "(", ")", ")", ")", "{", "assert", "(", "isVec3ToVec4Shuffle", "(", "EffectiveEltTy", ",", "Val", "->", "getType", "(", ")", ")", ")", ";", "Val", "=", "B", ".", "CreateShuffleVector", "(", "Val", ",", "ArrayRef", "<", "int", ">", "{", "", ",", "", ",", "", "}", ")", ";", "}", "Val", "=", "B", ".", "CreateBitCast", "(", "Val", ",", "EffectiveEltTy", ")", ";", "if", "(", "EltTy", "!=", "EffectiveEltTy", ")", "Val", "=", "B", ".", "CreateInsertValue", "(", "UndefValue", "::", "get", "(", "EltTy", ")", ",", "Val", ",", "", ")", ";", "}", "NewRetVal", "=", "B", ".", "CreateInsertValue", "(", "NewRetVal", ",", "Val", ",", "RetIdx", "++", ")", ";", "}", "if", "(", "RetVal", ")", "RI", "->", "setOperand", "(", "", ",", "NewRetVal", ")", ";", "else", "{", "B", ".", "CreateRet", "(", "NewRetVal", ")", ";", "RI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "StubCallArgs", ";", "for", "(", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "OutArgIndexes", ".", "count", "(", "Arg", ".", "getArgNo", "(", ")", ")", ")", "{", "StubCallArgs", ".", "push_back", "(", "UndefValue", "::", "get", "(", "Arg", ".", "getType", "(", ")", ")", ")", ";", "}", "else", "{", "StubCallArgs", ".", "push_back", "(", "&", "Arg", ")", ";", "}", "}", "BasicBlock", "*", "StubBB", "=", "BasicBlock", "::", "Create", "(", "Ctx", ",", "", ",", "&", "F", ")", ";", "IRBuilder", "<", ">", "B", "(", "StubBB", ")", ";"], "ground_truth": ["CallInst", "*", "StubCall", "=", "B", ".", "CreateCall", "(", "NewFunc", ",", "StubCallArgs", ")", ";"], "File": "AMDGPURewriteOutArguments14", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45010, "Length": 510, "Cover_Rate": 0.34459459459459457} {"Template_token": ["", "if", "(", "!", "ThisReplaceable", ")", "continue", ";", "for", "(", "std", "::", "pair", "<", "ReturnInst", "*", ",", "StoreInst", "*", ">", "Store", ":", "ReplaceableStores", ")", "{", "Value", "*", "ReplVal", "=", "Store", ".", "second", "->", "getValueOperand", "(", ")", ";", "auto", "&", "ValVec", "=", "Replacements", "[", "Store", ".", "first", "]", ";", "if", "(", "llvm", "::", "find_if", "(", "ValVec", ",", "[", "OutArg", "]", "(", "const", "std", "::", "pair", "<", "Argument", "*", ",", "Value", "*", ">", "&", "Entry", ")", "{", "return", "Entry", ".", "first", "==", "OutArg", ";", "}", ")", "!=", "ValVec", ".", "end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "OutArg", "<<", "'\\n'", ")", ";", "ThisReplaceable", "=", "false", ";", "break", ";", "}", "ValVec", ".", "emplace_back", "(", "OutArg", ",", "ReplVal", ")", ";", "Store", ".", "second", "->", "eraseFromParent", "(", ")", ";", "}", "if", "(", "ThisReplaceable", ")", "{", "ReturnTypes", ".", "push_back", "(", "ArgTy", ")", ";", "OutArgIndexes", ".", "insert", "(", "OutArg", "->", "getArgNo", "(", ")", ")", ";", "++", "NumOutArgumentsReplaced", ";", "Changing", "=", "true", ";", "}", "}", "}", "while", "(", "Changing", ")", ";", "if", "(", "Replacements", ".", "empty", "(", ")", ")", "return", "false", ";", "LLVMContext", "&", "Ctx", "=", "F", ".", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "StructType", "*", "NewRetTy", "=", "StructType", "::", "create", "(", "Ctx", ",", "ReturnTypes", ",", "F", ".", "getName", "(", ")", ")", ";", "FunctionType", "*", "NewFuncTy", "=", "FunctionType", "::", "get", "(", "NewRetTy", ",", "F", ".", "getFunctionType", "(", ")", "->", "params", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewRetTy", "<<", "'\\n'", ")", ";", "Function", "*", "NewFunc", "=", "Function", "::", "Create", "(", "NewFuncTy", ",", "Function", "::", "PrivateLinkage", ",", "F", ".", "getName", "(", ")", "+", "", ")", ";", "F", ".", "getParent", "(", ")", "->", "getFunctionList", "(", ")", ".", "insert", "(", "F", ".", "getIterator", "(", ")", ",", "NewFunc", ")", ";", "NewFunc", "->", "copyAttributesFrom", "(", "&", "F", ")", ";", "NewFunc", "->", "setComdat", "(", "F", ".", "getComdat", "(", ")", ")", ";", "NewFunc", "->", "stealArgumentListFrom", "(", "F", ")", ";", "AttrBuilder", "RetAttrs", ";", "RetAttrs", ".", "addAttribute", "(", "Attribute", "::", "SExt", ")", ";", "RetAttrs", ".", "addAttribute", "(", "Attribute", "::", "ZExt", ")", ";", "RetAttrs", ".", "addAttribute", "(", "Attribute", "::", "NoAlias", ")", ";", "NewFunc", "->", "removeAttributes", "(", "AttributeList", "::", "ReturnIndex", ",", "RetAttrs", ")", ";", "NewFunc", "->", "getBasicBlockList", "(", ")", ".", "splice", "(", "NewFunc", "->", "begin", "(", ")", ",", "F", ".", "getBasicBlockList", "(", ")", ")", ";", "for", "(", "std", "::", "pair", "<", "ReturnInst", "*", ",", "ReplacementVec", ">", "&", "Replacement", ":", "Replacements", ")", "{", "ReturnInst", "*", "RI", "=", "Replacement", ".", "first", ";", "IRBuilder", "<", ">", "B", "(", "RI", ")", ";", "B", ".", "SetCurrentDebugLocation", "(", "RI", "->", "getDebugLoc", "(", ")", ")", ";", "int", "RetIdx", "=", "", ";", "Value", "*", "NewRetVal", "=", "UndefValue", "::", "get", "(", "NewRetTy", ")", ";", "Value", "*", "RetVal", "=", "RI", "->", "getReturnValue", "(", ")", ";"], "ground_truth": ["if", "(", "RetVal", ")", "NewRetVal", "=", "B", ".", "CreateInsertValue", "(", "NewRetVal", ",", "RetVal", ",", "RetIdx", "++", ")", ";"], "File": "AMDGPURewriteOutArguments17", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45015, "Length": 473, "Cover_Rate": 0.31638795986622076} {"Template_token": ["", "Store", ".", "second", "->", "eraseFromParent", "(", ")", ";", "}", "if", "(", "ThisReplaceable", ")", "{", "ReturnTypes", ".", "push_back", "(", "ArgTy", ")", ";", "OutArgIndexes", ".", "insert", "(", "{", "OutArg", "->", "getArgNo", "(", ")", ",", "ArgTy", "}", ")", ";", "++", "NumOutArgumentsReplaced", ";", "Changing", "=", "true", ";", "}", "}", "}", "while", "(", "Changing", ")", ";", "if", "(", "Replacements", ".", "empty", "(", ")", ")", "return", "false", ";", "LLVMContext", "&", "Ctx", "=", "F", ".", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "StructType", "*", "NewRetTy", "=", "StructType", "::", "create", "(", "Ctx", ",", "ReturnTypes", ",", "F", ".", "getName", "(", ")", ")", ";", "FunctionType", "*", "NewFuncTy", "=", "FunctionType", "::", "get", "(", "NewRetTy", ",", "F", ".", "getFunctionType", "(", ")", "->", "params", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewRetTy", "<<", "'\\n'", ")", ";", "Function", "*", "NewFunc", "=", "Function", "::", "Create", "(", "NewFuncTy", ",", "Function", "::", "PrivateLinkage", ",", "F", ".", "getName", "(", ")", "+", "", ")", ";", "F", ".", "getParent", "(", ")", "->", "getFunctionList", "(", ")", ".", "insert", "(", "F", ".", "getIterator", "(", ")", ",", "NewFunc", ")", ";", "NewFunc", "->", "copyAttributesFrom", "(", "&", "F", ")", ";", "NewFunc", "->", "setComdat", "(", "F", ".", "getComdat", "(", ")", ")", ";", "NewFunc", "->", "stealArgumentListFrom", "(", "F", ")", ";", "AttributeMask", "RetAttrs", ";", "RetAttrs", ".", "addAttribute", "(", "Attribute", "::", "SExt", ")", ";", "RetAttrs", ".", "addAttribute", "(", "Attribute", "::", "ZExt", ")", ";", "RetAttrs", ".", "addAttribute", "(", "Attribute", "::", "NoAlias", ")", ";", "NewFunc", "->", "removeRetAttrs", "(", "RetAttrs", ")", ";", "NewFunc", "->", "getBasicBlockList", "(", ")", ".", "splice", "(", "NewFunc", "->", "begin", "(", ")", ",", "F", ".", "getBasicBlockList", "(", ")", ")", ";", "for", "(", "std", "::", "pair", "<", "ReturnInst", "*", ",", "ReplacementVec", ">", "&", "Replacement", ":", "Replacements", ")", "{", "ReturnInst", "*", "RI", "=", "Replacement", ".", "first", ";", "IRBuilder", "<", ">", "B", "(", "RI", ")", ";", "B", ".", "SetCurrentDebugLocation", "(", "RI", "->", "getDebugLoc", "(", ")", ")", ";", "int", "RetIdx", "=", "", ";", "Value", "*", "NewRetVal", "=", "UndefValue", "::", "get", "(", "NewRetTy", ")", ";", "Value", "*", "RetVal", "=", "RI", "->", "getReturnValue", "(", ")", ";", "if", "(", "RetVal", ")", "NewRetVal", "=", "B", ".", "CreateInsertValue", "(", "NewRetVal", ",", "RetVal", ",", "RetIdx", "++", ")", ";", "for", "(", "std", "::", "pair", "<", "Argument", "*", ",", "Value", "*", ">", "ReturnPoint", ":", "Replacement", ".", "second", ")", "NewRetVal", "=", "B", ".", "CreateInsertValue", "(", "NewRetVal", ",", "ReturnPoint", ".", "second", ",", "RetIdx", "++", ")", ";", "if", "(", "RetVal", ")", "RI", "->", "setOperand", "(", "", ",", "NewRetVal", ")", ";", "else", "{"], "ground_truth": ["B", ".", "CreateRet", "(", "NewRetVal", ")", ";"], "File": "AMDGPURewriteOutArguments1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45016, "Length": 408, "Cover_Rate": 0.30699774266365687} {"Template_token": ["", "for", "(", "Use", "&", "U", ":", "Arg", ".", "uses", "(", ")", ")", "{", "StoreInst", "*", "", "=", "dyn_cast", "<", "StoreInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "UseCount", ">", "MaxUses", ")", "return", "false", ";", "if", "(", "!", "", ")", "{", "auto", "*", "BCI", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "BCI", "||", "!", "BCI", "->", "hasOneUse", "(", ")", ")", "return", "false", ";"], "ground_truth": ["Type", "*", "DestEltTy", "=", "BCI", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";"], "File": "AMDGPURewriteOutArguments", "Func": "checkArgumentUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45019, "Length": 89, "Cover_Rate": 0.3852813852813853} {"Template_token": ["", "if", "(", "UseCount", ">", "MaxUses", ")", "return", "false", ";", "if", "(", "!", "", ")", "{", "auto", "*", "BCI", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "BCI", "||", "!", "BCI", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "Type", "*", "DestEltTy", "=", "BCI", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "if", "(", "DestEltTy", "->", "isAggregateType", "(", ")", ")", "return", "false", ";", "Type", "*", "SrcEltTy", "=", "Arg", ".", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "if", "(", "SrcEltTy", "->", "isArrayTy", "(", ")", ")", "return", "false", ";", "if", "(", "(", "SrcEltTy", "->", "isStructTy", "(", ")", "&&", "(", "SrcEltTy", "->", "getNumContainedTypes", "(", ")", "!=", "", ")", ")", ")", "return", "false", ";", "if", "(", "DL", "->", "getTypeAllocSize", "(", "SrcEltTy", ")", "!=", "DL", "->", "getTypeAllocSize", "(", "DestEltTy", ")", ")", "return", "false", ";", "return", "checkArgumentUses", "(", "*", "BCI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURewriteOutArguments", "Func": "checkArgumentUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45020, "Length": 146, "Cover_Rate": 0.6320346320346321} {"Template_token": ["", "unsigned", "ArgNumRegs", "=", "DL", "->", "getTypeStoreSize", "(", "ArgTy", ")", "/", "", ";", "if", "(", "ArgNumRegs", "+", "ReturnNumRegs", ">", "MaxNumRetRegs", ")", "continue", ";", "for", "(", "ReturnInst", "*", "RI", ":", "Returns", ")", "{", "BasicBlock", "*", "BB", "=", "RI", "->", "getParent", "(", ")", ";", "MemDepResult", "Q", "=", "MDA", "->", "getPointerDependencyFrom", "(", "MemoryLocation", "(", "OutArg", ")", ",", "true", ",", "BB", "->", "end", "(", ")", ",", "BB", ",", "RI", ")", ";", "StoreInst", "*", "", "=", "nullptr", ";", "if", "(", "Q", ".", "isDef", "(", ")", ")", "", "=", "dyn_cast", "<", "StoreInst", ">", "(", "Q", ".", "getInst", "(", ")", ")", ";", "if", "(", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "", "<<", "'\\n'", ")", ";", "ReplaceableStores", ".", "emplace_back", "(", "RI", ",", "", ")", ";", "}", "else", "{", "ThisReplaceable", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "ThisReplaceable", ")", "continue", ";", "for", "(", "std", "::", "pair", "<", "ReturnInst", "*", ",", "StoreInst", "*", ">", "Store", ":", "ReplaceableStores", ")", "{", "Value", "*", "ReplVal", "=", "Store", ".", "second", "->", "getValueOperand", "(", ")", ";", "auto", "&", "ValVec", "=", "Replacements", "[", "Store", ".", "first", "]", ";", "if", "(", "llvm", "::", "find_if", "(", "ValVec", ",", "[", "OutArg", "]", "(", "const", "std", "::", "pair", "<", "Argument", "*", ",", "Value", "*", ">", "&", "Entry", ")", "{", "return", "Entry", ".", "first", "==", "OutArg", ";", "}", ")", "!=", "ValVec", ".", "end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "OutArg", "<<", "'\\n'", ")", ";", "ThisReplaceable", "=", "false", ";", "break", ";", "}", "ValVec", ".", "emplace_back", "(", "OutArg", ",", "ReplVal", ")", ";", "Store", ".", "second", "->", "eraseFromParent", "(", ")", ";", "}", "if", "(", "ThisReplaceable", ")", "{", "ReturnTypes", ".", "push_back", "(", "ArgTy", ")", ";", "OutArgIndexes", ".", "insert", "(", "OutArg", "->", "getArgNo", "(", ")", ")", ";", "++", "NumOutArgumentsReplaced", ";", "Changing", "=", "true", ";", "}", "}", "}", "while", "(", "Changing", ")", ";", "if", "(", "Replacements", ".", "empty", "(", ")", ")", "return", "false", ";", "LLVMContext", "&", "Ctx", "=", "F", ".", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "StructType", "*", "NewRetTy", "=", "StructType", "::", "create", "(", "Ctx", ",", "ReturnTypes", ",", "F", ".", "getName", "(", ")", ")", ";", "FunctionType", "*", "NewFuncTy", "=", "FunctionType", "::", "get", "(", "NewRetTy", ",", "F", ".", "getFunctionType", "(", ")", "->", "params", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewRetTy", "<<", "'\\n'", ")", ";", "Function", "*", "NewFunc", "=", "Function", "::", "Create", "(", "NewFuncTy", ",", "Function", "::", "PrivateLinkage", ",", "F", ".", "getName", "(", ")", "+", "", ")", ";", "F", ".", "getParent", "(", ")", "->", "getFunctionList", "(", ")", ".", "insert", "(", "F", ".", "getIterator", "(", ")", ",", "NewFunc", ")", ";", "NewFunc", "->", "copyAttributesFrom", "(", "&", "F", ")", ";", "NewFunc", "->", "setComdat", "(", "F", ".", "getComdat", "(", ")", ")", ";", "NewFunc", "->", "stealArgumentListFrom", "(", "F", ")", ";"], "ground_truth": ["AttrBuilder", "RetAttrs", ";"], "File": "AMDGPURewriteOutArguments", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45021, "Length": 459, "Cover_Rate": 0.30640854472630175} {"Template_token": ["", "auto", "P", "=", "Program", "::", "Metadata", "::", "fromYAML", "(", "YAML", ")", ";", "auto", "S", "=", "P", ".", "toYAML", "(", ")", ";", "errs", "(", ")", "<<", "", "<<", "(", "YAML", "==", "S", "?", "", ":", "", ")", "<<", "", ";", "if", "(", "YAML", "!=", "S", ")", "{", "errs", "(", ")", "<<", "", "<<", "YAML", "<<", "'\\n'", "<<", "", "<<", "S", "<<", "'\\n'", ";", "}"], "ground_truth": ["}"], "File": "AMDGPURuntimeMD1", "Func": "checkRuntimeMDYAMLString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45022, "Length": 64, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "Prog", ".", "MDVersionSeq", ".", "push_back", "(", "MDRevision", ")", ";", "if", "(", "auto", "MD", "=", "M", ".", "getNamedMetadata", "(", "", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MD", "->", "getNumOperands", "(", ")", ";", "++", "I", ")", "{", "auto", "Node", "=", "MD", "->", "getOperand", "(", "I", ")", ";", "if", "(", "Node", "->", "getNumOperands", "(", ")", ">", "", ")", "Prog", ".", "PrintfInfo", ".", "push_back", "(", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getString", "(", ")", ")", ";", "}", "}", "for", "(", "auto", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "F", ".", "getMetadata", "(", "", ")", ")", "continue", ";"], "File": "AMDGPURuntimeMD1", "Func": "getRuntimeMDYAMLString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45023, "Length": 112, "Cover_Rate": 0.5989304812834224} {"Template_token": ["", "Prog", ".", "MDVersionSeq", ".", "push_back", "(", "MDRevision", ")", ";", "if", "(", "auto", "MD", "=", "M", ".", "getNamedMetadata", "(", "", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MD", "->", "getNumOperands", "(", ")", ";", "++", "I", ")", "{", "auto", "Node", "=", "MD", "->", "getOperand", "(", "I", ")", ";", "if", "(", "Node", "->", "getNumOperands", "(", ")", ">", "", ")", "Prog", ".", "PrintfInfo", ".", "push_back", "(", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "", ")", ")", "->", "getString", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPURuntimeMD1", "Func": "getRuntimeMDYAMLString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45024, "Length": 87, "Cover_Rate": 0.46524064171123} {"Template_token": ["", "Prog", ".", "MDVersionSeq", ".", "push_back", "(", "MDVersion", ")", ";", "Prog", ".", "MDVersionSeq", ".", "push_back", "(", "MDRevision", ")", ";", "IsaInfo", "::", "Metadata", "&", "IIM", "=", "Prog", ".", "IsaInfo", ";", "IIM", ".", "WavefrontSize", "=", "", "::", "getWavefrontSize", "(", "Features", ")", ";", "IIM", ".", "LocalMemorySize", "=", "", "::", "getLocalMemorySize", "(", "Features", ")", ";", "IIM", ".", "EUsPerCU", "=", "", "::", "getEUsPerCU", "(", "Features", ")", ";", "IIM", ".", "MaxWavesPerEU", "=", "", "::", "getMaxWavesPerEU", "(", "Features", ")", ";", "IIM", ".", "MaxFlatWorkGroupSize", "=", "", "::", "getMaxFlatWorkGroupSize", "(", "Features", ")", ";", "IIM", ".", "SGPRAllocGranule", "=", "", "::", "getSGPRAllocGranule", "(", "Features", ")", ";"], "ground_truth": ["IIM", ".", "TotalNumSGPRs", "=", "", "::", "getTotalNumSGPRs", "(", "Features", ")", ";"], "File": "AMDGPURuntimeMD3", "Func": "getRuntimeMDYAMLString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45025, "Length": 105, "Cover_Rate": 0.30346820809248554} {"Template_token": ["", "YamlIO", ".", "mapRequired", "(", "KeyName", "::", "MDVersion", ",", "Prog", ".", "MDVersionSeq", ")", ";", "YamlIO", ".", "mapRequired", "(", "KeyName", "::", "IsaInfo", ",", "Prog", ".", "IsaInfo", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "KeyName", "::", "PrintfInfo", ",", "Prog", ".", "PrintfInfo", ")", ";"], "File": "AMDGPURuntimeMD3", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45026, "Length": 39, "Cover_Rate": 0.5735294117647058} {"Template_token": ["", "auto", "P", "=", "Program", "::", "Metadata", "::", "fromYAML", "(", "YAML", ")", ";", "auto", "S", "=", "P", ".", "toYAML", "(", ")", ";", "llvm", "::", "errs", "(", ")", "<<", "", "<<", "(", "YAML", "==", "S", "?", "", ":", "", ")", "<<", "", ";"], "ground_truth": ["if", "(", "YAML", "!=", "S", ")", "{"], "File": "AMDGPURuntimeMD", "Func": "checkRuntimeMDYAMLString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45027, "Length": 48, "Cover_Rate": 0.6} {"Template_token": ["", "static", "void", "checkRuntimeMDYAMLString", "(", "const", "std", "::", "string", "&", "YAML", ")", "{", "auto", "P", "=", "Program", "::", "Metadata", "::", "fromYAML", "(", "YAML", ")", ";", "auto", "S", "=", "P", ".", "toYAML", "(", ")", ";", "llvm", "::", "errs", "(", ")", "<<", "", "<<", "(", "YAML", "==", "S", "?", "", ":", "", ")", "<<", "", ";", "if", "(", "YAML", "!=", "S", ")", "{", "llvm", "::", "errs", "(", ")", "<<", "", "<<", "YAML", "<<", "'\\n'", "<<", "", "<<", "S", "<<", "'\\n'", ";", "}"], "ground_truth": ["}"], "File": "AMDGPURuntimeMD", "Func": "checkRuntimeMDYAMLString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45028, "Length": 80, "Cover_Rate": 1.0} {"Template_token": ["", "case", "AS", "::", "LOCAL_ADDRESS", ":", "return", "KernelArg", "::", "Local", ";", "case", "AS", "::", "FLAT_ADDRESS", ":", "return", "KernelArg", "::", "Generic", ";", "case", "AS", "::", "REGION_ADDRESS", ":", "return", "KernelArg", "::", "Region", ";", "default", ":", "return", "KernelArg", "::", "Private", ";"], "ground_truth": ["}"], "File": "AMDGPURuntimeMD", "Func": "getRuntimeAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45029, "Length": 38, "Cover_Rate": 0.5} {"Template_token": ["", "}", "}", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "unsigned", "I", "=", "Arg", ".", "getArgNo", "(", ")", ";", "Type", "*", "T", "=", "Arg", ".", "getType", "(", ")", ";", "auto", "TypeName", "=", "dyn_cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "auto", "BaseTypeName", "=", "cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "StringRef", "ArgName", ";", "if", "(", "auto", "ArgNameMD", "=", "F", ".", "getMetadata", "(", "", ")", ")", "ArgName", "=", "cast", "<", "MDString", ">", "(", "ArgNameMD", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "auto", "TypeQual", "=", "cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "auto", "AccQual", "=", "cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "KernelArg", "::", "Kind", "Kind", ";", "if", "(", "TypeQual", ".", "find", "(", "", ")", "!=", "StringRef", "::", "npos", ")", "Kind", "=", "KernelArg", "::", "Pipe", ";", "else", "Kind", "=", "StringSwitch", "<", "KernelArg", "::", "Kind", ">", "(", "BaseTypeName", ")", ".", "Case", "(", "", ",", "KernelArg", "::", "Sampler", ")", ".", "Case", "(", "", ",", "KernelArg", "::", "Queue", ")", ".", "Cases", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "KernelArg", "::", "Image", ")", ".", "Cases", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "KernelArg", "::", "Image", ")", ".", "Cases", "(", "", ",", "", ",", "KernelArg", "::", "Image", ")", ".", "Default", "(", "isa", "<", "PointerType", ">", "(", "T", ")", "?", "(", "T", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "?", "KernelArg", "::", "DynamicSharedPointer", ":", "KernelArg", "::", "GlobalBuffer", ")", ":", "KernelArg", "::", "ByValue", ")", ";", "Kernel", ".", "Args", ".", "emplace_back", "(", "getRuntimeMDForKernelArg", "(", "DL", ",", "T", ",", "Kind", ",", "BaseTypeName", ",", "TypeName", ",", "ArgName", ",", "TypeQual", ",", "AccQual", ")", ")", ";", "}", "if", "(", "F", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "{", "auto", "Int64T", "=", "Type", "::", "getInt64Ty", "(", "F", ".", "getContext", "(", ")", ")", ";", "Kernel", ".", "Args", ".", "emplace_back", "(", "getRuntimeMDForKernelArg", "(", "DL", ",", "Int64T", ",", "KernelArg", "::", "HiddenGlobalOffsetX", ")", ")", ";", "Kernel", ".", "Args", ".", "emplace_back", "(", "getRuntimeMDForKernelArg", "(", "DL", ",", "Int64T", ",", "KernelArg", "::", "HiddenGlobalOffsetY", ")", ")", ";", "Kernel", ".", "Args", ".", "emplace_back", "(", "getRuntimeMDForKernelArg", "(", "DL", ",", "Int64T", ",", "KernelArg", "::", "HiddenGlobalOffsetZ", ")", ")", ";"], "ground_truth": ["if", "(", "F", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "", ")", ")", "{"], "File": "AMDGPURuntimeMD", "Func": "getRuntimeMDForKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45030, "Length": 441, "Cover_Rate": 0.6024590163934426} {"Template_token": ["", "Arg", ".", "Kind", "=", "Kind", ";", "Arg", ".", "ValueType", "=", "getRuntimeMDValueType", "(", "T", ",", "BaseTypeName", ")", ";", "if", "(", "!", "AccQual", ".", "empty", "(", ")", ")", "{", "Arg", ".", "AccQual", "=", "StringSwitch", "<", "KernelArg", "::", "AccessQualifer", ">", "(", "AccQual", ")", ".", "Case", "(", "", ",", "KernelArg", "::", "ReadOnly", ")", ".", "Case", "(", "", ",", "KernelArg", "::", "WriteOnly", ")", ".", "Case", "(", "", ",", "KernelArg", "::", "ReadWrite", ")", ".", "Default", "(", "KernelArg", "::", "AccNone", ")", ";", "}", "if", "(", "auto", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "T", ")", ")", "{", "Arg", ".", "AddrQual", "=", "getRuntimeAddrSpace", "(", "static_cast", "<", "AS", "::", "AddressSpaces", ">", "(", "PT", "->", "getAddressSpace", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURuntimeMD", "Func": "getRuntimeMDForKernelArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45031, "Length": 113, "Cover_Rate": 0.32011331444759206} {"Template_token": ["", "return", "KernelArg", "::", "F64", ";", "case", "Type", "::", "IntegerTyID", ":", "{", "bool", "Signed", "=", "!", "TypeName", ".", "startswith", "(", "", ")", ";", "switch", "(", "Ty", "->", "getIntegerBitWidth", "(", ")", ")", "{", "case", "", ":", "return", "Signed", "?", "KernelArg", "::", "I8", ":", "KernelArg", "::", "U8", ";", "case", "", ":", "return", "Signed", "?", "KernelArg", "::", "I16", ":", "KernelArg", "::", "U16", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPURuntimeMD", "Func": "getRuntimeMDValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45032, "Length": 62, "Cover_Rate": 0.3315508021390374} {"Template_token": ["", "return", "KernelArg", "::", "F16", ";", "case", "Type", "::", "FloatTyID", ":", "return", "KernelArg", "::", "F32", ";", "case", "Type", "::", "DoubleTyID", ":", "return", "KernelArg", "::", "F64", ";", "case", "Type", "::", "IntegerTyID", ":", "{", "bool", "Signed", "=", "!", "TypeName", ".", "startswith", "(", "", ")", ";", "switch", "(", "Ty", "->", "getIntegerBitWidth", "(", ")", ")", "{", "case", "", ":", "return", "Signed", "?", "KernelArg", "::", "I8", ":", "KernelArg", "::", "U8", ";", "case", "", ":", "return", "Signed", "?", "KernelArg", "::", "I16", ":", "KernelArg", "::", "U16", ";", "case", "", ":", "return", "Signed", "?", "KernelArg", "::", "I32", ":", "KernelArg", "::", "U32", ";", "case", "", ":", "return", "Signed", "?", "KernelArg", "::", "I64", ":", "KernelArg", "::", "U64", ";"], "ground_truth": ["default", ":"], "File": "AMDGPURuntimeMD", "Func": "getRuntimeMDValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45033, "Length": 109, "Cover_Rate": 0.5828877005347594} {"Template_token": ["", "std", "::", "string", "llvm", "::", "getRuntimeMDYAMLString", "(", "Module", "&", "M", ")", "{", "Program", "::", "Metadata", "Prog", ";", "Prog", ".", "MDVersionSeq", ".", "push_back", "(", "MDVersion", ")", ";", "Prog", ".", "MDVersionSeq", ".", "push_back", "(", "MDRevision", ")", ";", "if", "(", "auto", "MD", "=", "M", ".", "getNamedMetadata", "(", "", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MD", "->", "getNumOperands", "(", ")", ";", "++", "I", ")", "{"], "ground_truth": ["auto", "Node", "=", "MD", "->", "getOperand", "(", "I", ")", ";"], "File": "AMDGPURuntimeMD", "Func": "getRuntimeMDYAMLString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45034, "Length": 77, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "static", "std", "::", "vector", "<", "uint32_t", ">", "getThreeInt32", "(", "MDNode", "*", "Node", ")", "{", "assert", "(", "Node", "->", "getNumOperands", "(", ")", "==", "", ")", ";", "std", "::", "vector", "<", "uint32_t", ">", "V", ";", "for", "(", "const", "MDOperand", "&", "Op", ":", "Node", "->", "operands", "(", ")", ")", "{"], "ground_truth": ["const", "ConstantInt", "*", "CI", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op", ")", ";"], "File": "AMDGPURuntimeMD", "Func": "getThreeInt32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45035, "Length": 62, "Cover_Rate": 0.7948717948717948} {"Template_token": ["", "for", "(", "const", "MDOperand", "&", "Op", ":", "Node", "->", "operands", "(", ")", ")", "{", "const", "ConstantInt", "*", "CI", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op", ")", ";"], "ground_truth": ["V", ".", "push_back", "(", "CI", "->", "getZExtValue", "(", ")", ")", ";"], "File": "AMDGPURuntimeMD", "Func": "getThreeInt32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45036, "Length": 40, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "static", "void", "mapping", "(", "IO", "&", "YamlIO", ",", "Program", "::", "Metadata", "&", "Prog", ")", "{"], "ground_truth": ["YamlIO", ".", "mapRequired", "(", "KeyName", "::", "MDVersion", ",", "Prog", ".", "MDVersionSeq", ")", ";"], "File": "AMDGPURuntimeMD", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45037, "Length": 28, "Cover_Rate": 0.509090909090909} {"Template_token": ["", "YamlIO", ".", "mapRequired", "(", "KeyName", "::", "MDVersion", ",", "Prog", ".", "MDVersionSeq", ")", ";", "YamlIO", ".", "mapOptional", "(", "KeyName", "::", "PrintfInfo", ",", "Prog", ".", "PrintfInfo", ")", ";", "YamlIO", ".", "mapOptional", "(", "KeyName", "::", "Kernels", ",", "Prog", ".", "Kernels", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURuntimeMD", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45038, "Length": 40, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "explicit", "Metadata", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURuntimeMetadata", "Func": "Metadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45039, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "Metadata", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPURuntimeMetadata", "Func": "Metadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45040, "Length": 6, "Cover_Rate": 1.0} {"Template_token": ["", "SetWavePriority", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSetWavePriority", "Func": "AMDGPUSetWavePriority", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45041, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "SetWavePriority", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSetWavePriority", "Func": "AMDGPUSetWavePriority", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45042, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "priority", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSetWavePriority", "Func": "BuildSetprioMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45043, "Length": 23, "Cover_Rate": 0.575} {"Template_token": ["", "return", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "priority", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSetWavePriority", "Func": "BuildSetprioMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45044, "Length": 23, "Cover_Rate": 0.575} {"Template_token": ["", "static", "bool", "CanLowerPriorityDirectlyInPredecessors", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "MBBInfoSet", "&", "MBBInfos", ")", "{", "for", "(", "const", "MachineBasicBlock", "*", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "{", "if", "(", "!", "MBBInfos", "[", "Pred", "]", ".", "MayReachVMEMLoad", ")", "continue", ";", "for", "(", "const", "MachineBasicBlock", "*", "Succ", ":", "Pred", "->", "successors", "(", ")", ")", "{", "if", "(", "MBBInfos", "[", "Succ", "]", ".", "MayReachVMEMLoad", ")", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUSetWavePriority", "Func": "CanLowerPriorityDirectlyInPredecessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45045, "Length": 71, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "for", "(", "const", "MachineBasicBlock", "*", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "{", "if", "(", "!", "MBBInfos", "[", "Pred", "]", ".", "MayReachVMEMLoad", ")", "continue", ";"], "ground_truth": ["for", "(", "const", "MachineBasicBlock", "*", "Succ", ":", "Pred", "->", "successors", "(", ")", ")", "{"], "File": "AMDGPUSetWavePriority", "Func": "CanLowerPriorityDirectlyInPredecessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45046, "Length": 40, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "return", "new", "SetWavePriority", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSetWavePriority", "Func": "createAMDGPUSetWavePriorityPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45048, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUSetWavePriority", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45049, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSetWavePriority", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45050, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "return", "InstrInfo", "::", "isVMEM", "(", "MI", ")", "&&", "MI", ".", "mayLoad", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSetWavePriority", "Func": "isVMEMLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45052, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "any_of", "(", "MBB", ",", "isVMEMLoad", ")", ")", "Worklist", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "MBBInfo", "&", "Info", "=", "MBBInfos", "[", "MBB", "]", ";", "if", "(", "!", "Info", ".", "MayReachVMEMLoad", ")", "{", "Info", ".", "MayReachVMEMLoad", "=", "true", ";", "Worklist", ".", "append", "(", "MBB", "->", "pred_begin", "(", ")", ",", "MBB", "->", "pred_end", "(", ")", ")", ";", "}", "}", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "if", "(", "!", "MBBInfos", "[", "&", "Entry", "]", ".", "MayReachVMEMLoad", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "Entry", ".", "begin", "(", ")", ",", "E", "=", "Entry", ".", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "!", "InstrInfo", "::", "isVALU", "(", "*", "I", ")", "&&", "!", "I", "->", "isTerminator", "(", ")", ")", "++", "I", ";", "Entry", ".", "insert", "(", "I", ",", "BuildSetprioMI", "(", "MF", ",", "HighPriority", ")", ")", ";", "SmallSet", "<", "MachineBasicBlock", "*", ",", "", ">", "PriorityLoweringBlocks", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBBInfos", "[", "&", "MBB", "]", ".", "MayReachVMEMLoad", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "PriorityLoweringBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "CanLowerPriorityDirectlyInPredecessors", "(", "MBB", ",", "MBBInfos", ")", ")", "{"], "File": "AMDGPUSetWavePriority", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45053, "Length": 221, "Cover_Rate": 0.5115740740740741} {"Template_token": ["", "bool", "isXNACKEnabled", "(", ")", "const", "{", "return", "EnableXNACK", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)2", "Func": "isXNACKEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45054, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isXNACKEnabled", "(", ")", "const", "{", "return", "EnableXNACK", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)2", "Func": "isXNACKEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45055, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";", "const", "unsigned", "MaxStackAlign", "=", "", "*", "", ";", "if", "(", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "InstrInfo", ".", "reset", "(", "new", "InstrInfo", "(", "*", "this", ")", ")", ";", "TLInfo", ".", "reset", "(", "new", "TargetLowering", "(", "TM", ",", "*", "this", ")", ")", ";", "FrameLowering", ".", "reset", "(", "new", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "MaxStackAlign", ",", "", ")", ")", ";", "}", "else", "{", "InstrInfo", ".", "reset", "(", "new", "InstrInfo", "(", "*", "this", ")", ")", ";", "TLInfo", ".", "reset", "(", "new", "TargetLowering", "(", "TM", ",", "*", "this", ")", ")", ";", "FrameLowering", ".", "reset", "(", "new", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "MaxStackAlign", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45056, "Length": 118, "Cover_Rate": 0.3653250773993808} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "DevName", "(", "GPU", ")", ",", "Is64bit", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "Subtarget", "::", "", ")", ",", "FP64", "(", "false", ")", ",", "FP64Denormals", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FastFMAF32", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "EnableIRStructurizer", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableIfCvt", "(", "true", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "WavefrontSize", "(", "", ")", ",", "CFALUBug", "(", "false", ")", ",", "LocalMemorySize", "(", "", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "LDSBankCount", "(", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "EnableHugeScratchBuffer", "(", "false", ")", ",", "FrameLowering", "(", "nullptr", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "TargetTriple", "(", "TT", ")", "{", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";", "const", "unsigned", "MaxStackAlign", "=", "", "*", "", ";", "if", "(", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "InstrInfo", ".", "reset", "(", "new", "InstrInfo", "(", "*", "this", ")", ")", ";", "TLInfo", ".", "reset", "(", "new", "TargetLowering", "(", "TM", ",", "*", "this", ")", ")", ";", "FrameLowering", ".", "reset", "(", "new", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "MaxStackAlign", ",", "", ")", ")", ";", "}", "else", "{", "InstrInfo", ".", "reset", "(", "new", "InstrInfo", "(", "*", "this", ")", ")", ";"], "ground_truth": ["TLInfo", ".", "reset", "(", "new", "TargetLowering", "(", "TM", ",", "*", "this", ")", ")", ";"], "File": "AMDGPUSubtarget (2)", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45057, "Length": 304, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "bool", "dumpCode", "(", ")", "const", "{"], "ground_truth": ["return", "DumpCode", ";"], "File": "AMDGPUSubtarget (2)", "Func": "dumpCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45058, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "dumpCode", "(", ")", "const", "{"], "ground_truth": ["return", "DumpCode", ";"], "File": "AMDGPUSubtarget (2)", "Func": "dumpCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45059, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "EnableHugeScratchBuffer", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "enableHugeScratchBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45060, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "enableMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45061, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "enableSubRegLiveness", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUSubtarget (2)", "Func": "enableSubRegLiveness", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45063, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "bool", "enableSubRegLiveness", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUSubtarget (2)", "Func": "enableSubRegLiveness", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45064, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "SEA_ISLANDS", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getAmdKernelCodeChipID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45065, "Length": 15, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "getExplicitKernelArgOffset", "(", ")", "const", "{"], "ground_truth": ["return", "isAmdHsaOS", "(", ")", "?", "", ":", "", ";"], "File": "AMDGPUSubtarget (2)", "Func": "getExplicitKernelArgOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45069, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "Generation", "getGeneration", "(", ")", "const", "{", "return", "Gen", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getGeneration", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45072, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getInstrItineraryData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45076, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "&", "InstrItins", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getInstrItineraryData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45077, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "", "Subtarget", "::", "getIsaVersion", "(", ")", "const", "{", "return", "", "(", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45079, "Length": 17, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "int", "getLDSBankCount", "(", ")", "const", "{", "return", "LDSBankCount", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getLDSBankCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45080, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "LDSBankCount", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getLDSBankCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45081, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "int", "getLocalMemorySize", "(", ")", "const", "{", "return", "LocalMemorySize", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getLocalMemorySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45082, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "LocalMemorySize", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getLocalMemorySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45083, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getMaxNumUserSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45084, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getMaxNumUserSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45085, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUSubtarget (2)", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45086, "Length": 18, "Cover_Rate": 0.72} {"Template_token": ["", "unsigned", "getMaxWavesPerCU", "(", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUSubtarget (2)", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45087, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "const", "RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45089, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "getGeneration", "(", ")", "<=", "NORTHERN_ISLANDS", ")", ";", "switch", "(", "getWavefrontSize", "(", ")", ")", "{", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUSubtarget (2)", "Func": "getStackEntrySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45090, "Length": 22, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "return", "TLInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getTargetLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45091, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "short", "getTexVTXClauseSize", "(", ")", "const", "{", "return", "TexVTXClauseSize", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getTexVTXClauseSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45093, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "TexVTXClauseSize", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "getTexVTXClauseSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45094, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getWavefrontSize", "(", ")", "const", "{"], "ground_truth": ["return", "WavefrontSize", ";"], "File": "AMDGPUSubtarget (2)", "Func": "getWavefrontSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45095, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getWavefrontSize", "(", ")", "const", "{"], "ground_truth": ["return", "WavefrontSize", ";"], "File": "AMDGPUSubtarget (2)", "Func": "getWavefrontSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45096, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "if", "(", "Size", "==", "", ")", "return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";"], "ground_truth": ["if", "(", "Size", "==", "", ")", "return", "(", "getGeneration", "(", ")", ">=", "SOUTHERN_ISLANDS", ")", ";"], "File": "AMDGPUSubtarget (2)", "Func": "hasBCNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45097, "Length": 30, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45099, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "hasBFE", "(", ")", "const", "{"], "ground_truth": ["return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";"], "File": "AMDGPUSubtarget (2)", "Func": "hasBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45100, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "hasBFI", "(", ")", "const", "{"], "ground_truth": ["return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";"], "File": "AMDGPUSubtarget (2)", "Func": "hasBFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45101, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "hasBFE", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasBFM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45103, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "hasBFE", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasBFM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45104, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasBORROW", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45105, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "hasCARRY", "(", ")", "const", "{", "return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasCARRY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45107, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasCARRY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45108, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "hasCaymanISA", "(", ")", "const", "{", "return", "CaymanISA", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasCaymanISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45109, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasCaymanISA", "(", ")", "const", "{"], "ground_truth": ["return", "CaymanISA", ";"], "File": "AMDGPUSubtarget (2)", "Func": "hasCaymanISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45110, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "assert", "(", "getGeneration", "(", ")", "<=", "NORTHERN_ISLANDS", ")", ";", "return", "CFALUBug", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasCFAluBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45111, "Length": 13, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "assert", "(", "getGeneration", "(", ")", "<=", "NORTHERN_ISLANDS", ")", ";"], "ground_truth": ["return", "CFALUBug", ";"], "File": "AMDGPUSubtarget (2)", "Func": "hasCFAluBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45112, "Length": 12, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "return", "FastFMAF32", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasFastFMAF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45113, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "FastFMAF32", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasFastFMAF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45114, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFFBH", "(", ")", "const", "{", "return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasFFBH", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45115, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasFFBH", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45116, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "hasFlatAddressSpace", "(", ")", "const", "{", "return", "FlatAddressSpace", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45119, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasFlatAddressSpace", "(", ")", "const", "{", "return", "FlatAddressSpace", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45120, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "FP64Denormals", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasFP64Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45122, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasHWFP64", "(", ")", "const", "{", "return", "FP64", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasHWFP64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45123, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasMulI24", "(", ")", "const", "{"], "ground_truth": ["return", "(", "getGeneration", "(", ")", ">=", "SOUTHERN_ISLANDS", "||", "hasCaymanISA", "(", ")", ")", ";"], "File": "AMDGPUSubtarget (2)", "Func": "hasMulI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45126, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "bool", "hasSGPRInitBug", "(", ")", "const", "{", "return", "SGPRInitBug", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasSGPRInitBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45129, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasVertexCache", "(", ")", "const", "{", "return", "HasVertexCache", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasVertexCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45130, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasVertexCache", "(", ")", "const", "{", "return", "HasVertexCache", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasVertexCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45131, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "GPU", "==", "", "&&", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "GPU", "=", "", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";"], "ground_truth": ["if", "(", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "{"], "File": "AMDGPUSubtarget (2)", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45132, "Length": 38, "Cover_Rate": 0.40860215053763443} {"Template_token": ["", "return", "Is64bit", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "is64bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45133, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "is64bit", "(", ")", "const", "{"], "ground_truth": ["return", "Is64bit", ";"], "File": "AMDGPUSubtarget (2)", "Func": "is64bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45134, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "isAmdHsaOS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45135, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "isAmdHsaOS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45136, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isIfCvtEnabled", "(", ")", "const", "{"], "ground_truth": ["return", "EnableIfCvt", ";"], "File": "AMDGPUSubtarget (2)", "Func": "isIfCvtEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45137, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isIfCvtEnabled", "(", ")", "const", "{", "return", "EnableIfCvt", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "isIfCvtEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45138, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "IsIRStructurizerEnabled", "(", ")", "const", "{"], "ground_truth": ["return", "EnableIRStructurizer", ";"], "File": "AMDGPUSubtarget (2)", "Func": "IsIRStructurizerEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45139, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "IsIRStructurizerEnabled", "(", ")", "const", "{"], "ground_truth": ["return", "EnableIRStructurizer", ";"], "File": "AMDGPUSubtarget (2)", "Func": "IsIRStructurizerEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45140, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "EnablePromoteAlloca", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "isPromoteAllocaEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45141, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "EnablePromoteAlloca", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "isPromoteAllocaEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45142, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isTargetELF", "(", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "isTargetELF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45143, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Subtarget", "::", "isVGPRSpillingEnabled", "(", "const", "MachineFunctionInfo", "*", "MFI", ")", "const", "{", "return", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", "||", "EnableVGPRSpilling", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "isVGPRSpillingEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45144, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Subtarget", "::", "isVGPRSpillingEnabled", "(", "const", "MachineFunctionInfo", "*", "MFI", ")", "const", "{"], "ground_truth": ["return", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", "||", "EnableVGPRSpilling", ";"], "File": "AMDGPUSubtarget (2)", "Func": "isVGPRSpillingEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45145, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "bool", "loadStoreOptEnabled", "(", ")", "const", "{", "return", "EnableLoadStoreOpt", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "loadStoreOptEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45146, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "loadStoreOptEnabled", "(", ")", "const", "{", "return", "EnableLoadStoreOpt", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "loadStoreOptEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45147, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "Subtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "MachineInstr", "*", "begin", ",", "MachineInstr", "*", "end", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "SOUTHERN_ISLANDS", ")", "{", "Policy", ".", "ShouldTrackPressure", "=", "true", ";", "Policy", ".", "OnlyTopDown", "=", "false", ";", "Policy", ".", "OnlyBottomUp", "=", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "overrideSchedPolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45148, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "return", "ALUInst", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "r600ALUEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45149, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "r600ALUEncoding", "(", ")", "const", "{"], "ground_truth": ["return", "ALUInst", ";"], "File": "AMDGPUSubtarget (2)", "Func": "r600ALUEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45150, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "EnableUnsafeDSOffsetFolding", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "unsafeDSOffsetFoldingEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45151, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "FlatForGlobal", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "useFlatForGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45154, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "this", ")", "->", "getInstrInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget100", "Func": "getInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45157, "Length": 16, "Cover_Rate": 0.32} {"Template_token": ["", "if", "(", "getGeneration", "(", ")", ">=", "SOUTHERN_ISLANDS", ")", "return", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "this", ")", "->", "getInstrInfo", "(", ")", ";", "return", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "this", ")", "->", "getInstrInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget100", "Func": "getInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45158, "Length": 39, "Cover_Rate": 0.78} {"Template_token": ["", "return", "", "*", "", "/", "getWavefrontSize", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget100", "Func": "getStackAlignment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45161, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "inline", "const", "TargetLowering", "*", "Subtarget", "::", "getTargetLowering", "(", ")", "const", "{"], "ground_truth": ["if", "(", "getGeneration", "(", ")", ">=", "SOUTHERN_ISLANDS", ")", "return", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "this", ")", "->", "getTargetLowering", "(", ")", ";"], "File": "AMDGPUSubtarget100", "Func": "getTargetLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45163, "Length": 34, "Cover_Rate": 0.68} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ")", ":", "TargetTriple", "(", "TT", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMulI24", "(", "true", ")", ",", "HasMulU24", "(", "true", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasFminFmaxLegacy", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "HasTrigReducedRange", "(", "false", ")", ",", "LocalMemorySize", "(", "", ")", ",", "WavefrontSize", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45165, "Length": 86, "Cover_Rate": 1.0} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "D16PreservesUnusedBits", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";"], "ground_truth": ["RegBankInfo", ".", "reset", "(", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";"], "File": "AMDGPUSubtarget101", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45166, "Length": 372, "Cover_Rate": 0.8815165876777251} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "D16PreservesUnusedBits", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";", "RegBankInfo", ".", "reset", "(", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";", "InstSelector", ".", "reset", "(", "new", "InstructionSelector", "(", "*", "this", ",", "*", "static_cast", "<", "RegisterBankInfo", "*", ">", "(", "RegBankInfo", ".", "get", "(", ")", ")", ",", "TM", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45167, "Length": 401, "Cover_Rate": 0.9502369668246445} {"Template_token": ["", "unsigned", "getAddressableNumSGPRs", "(", ")", "const", "{"], "ground_truth": ["return", "", "::", "getAddressableNumSGPRs", "(", "this", ")", ";"], "File": "AMDGPUSubtarget101", "Func": "getAddressableNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45169, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "unsigned", "getMaxNumSGPRs", "(", "unsigned", "WavesPerEU", ",", "bool", "Addressable", ")", "const", "{"], "ground_truth": ["return", "", "::", "getMaxNumSGPRs", "(", "this", ",", "WavesPerEU", ",", "Addressable", ")", ";"], "File": "AMDGPUSubtarget101", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45176, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "return", "", "::", "getMaxNumSGPRs", "(", "this", ",", "WavesPerEU", ",", "Addressable", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45177, "Length": 13, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "getMaxNumVGPRs", "(", "unsigned", "WavesPerEU", ")", "const", "{", "return", "", "::", "getMaxNumVGPRs", "(", "this", ",", "WavesPerEU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45178, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "unsigned", "getMaxWavesPerEU", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "override", "{", "return", "", "::", "getMaxWavesPerEU", "(", "this", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45183, "Length": 20, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "unsigned", "getMaxWorkGroupsPerCU", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "override", "{", "return", "", "::", "getMaxWorkGroupsPerCU", "(", "this", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getMaxWorkGroupsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45184, "Length": 20, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "unsigned", "getMinFlatWorkGroupSize", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", "::", "getMinFlatWorkGroupSize", "(", "this", ")", ";"], "File": "AMDGPUSubtarget101", "Func": "getMinFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45187, "Length": 15, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "return", "", "::", "getMinNumSGPRs", "(", "this", ",", "WavesPerEU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45188, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "", "::", "getMinNumSGPRs", "(", "this", ",", "WavesPerEU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45189, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "", "::", "getSGPRAllocGranule", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getSGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45195, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "unsigned", "getSGPREncodingGranule", "(", ")", "const", "{", "return", "", "::", "getSGPREncodingGranule", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getSGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45196, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "unsigned", "getSGPREncodingGranule", "(", ")", "const", "{"], "ground_truth": ["return", "", "::", "getSGPREncodingGranule", "(", "this", ")", ";"], "File": "AMDGPUSubtarget101", "Func": "getSGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45197, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "unsigned", "getTotalNumSGPRs", "(", ")", "const", "{", "return", "", "::", "getTotalNumSGPRs", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getTotalNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45198, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "return", "", "::", "getTotalNumSGPRs", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getTotalNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45199, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "unsigned", "getTotalNumVGPRs", "(", ")", "const", "{"], "ground_truth": ["return", "", "::", "getTotalNumVGPRs", "(", "this", ")", ";"], "File": "AMDGPUSubtarget101", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45201, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "return", "", "::", "getVGPRAllocGranule", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45202, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "return", "", "::", "getVGPRAllocGranule", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45203, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "unsigned", "getVGPREncodingGranule", "(", ")", "const", "{", "return", "", "::", "getVGPREncodingGranule", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getVGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45205, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "bool", "hasR128A16", "(", ")", "const", "{", "return", "HasR128A16", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "hasR128A16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45208, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasR128A16", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "hasR128A16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45209, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45210, "Length": 101, "Cover_Rate": 0.8278688524590164} {"Template_token": ["", "bool", "hasSwap", "(", ")", "const", "{"], "ground_truth": ["return", "GFX9Insts", ";"], "File": "AMDGPUSubtarget103", "Func": "hasSwap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45212, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "if", "(", "Dep", ".", "getKind", "(", ")", "!=", "SDep", "::", "Kind", "::", "Data", "||", "!", "Dep", ".", "getReg", "(", ")", "||", "!", "Def", "->", "isInstr", "(", ")", "||", "!", "Use", "->", "isInstr", "(", ")", ")", "return", ";", "MachineInstr", "*", "DefI", "=", "Def", "->", "getInstr", "(", ")", ";", "MachineInstr", "*", "UseI", "=", "Use", "->", "getInstr", "(", ")", ";", "if", "(", "DefI", "->", "isBundle", "(", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "Reg", "=", "Dep", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "(", "DefI", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "(", "DefI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ")", ";", "unsigned", "Lat", "=", "", ";", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "Lat", "=", "InstrInfo", ".", "getInstrLatency", "(", "getInstrItineraryData", "(", ")", ",", "*", "I", ")", ";", "else", "if", "(", "Lat", ")", "--", "Lat", ";", "}", "Dep", ".", "setLatency", "(", "Lat", ")", ";", "}", "else", "if", "(", "UseI", "->", "isBundle", "(", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "Reg", "=", "Dep", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "(", "UseI", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "(", "UseI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ")", ";", "unsigned", "Lat", "=", "InstrInfo", ".", "getInstrLatency", "(", "getInstrItineraryData", "(", ")", ",", "*", "DefI", ")", ";", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", "&&", "Lat", ";", "++", "I", ")", "{"], "ground_truth": ["if", "(", "I", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ")", "break", ";"], "File": "AMDGPUSubtarget104", "Func": "adjustSchedDependency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45213, "Length": 283, "Cover_Rate": 0.881619937694704} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ")", ":"], "ground_truth": ["TargetTriple", "(", "TT", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "HasMadMacF32Insts", "(", "false", ")", ",", "HasDsSrc2Insts", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMulI24", "(", "true", ")", ",", "HasMulU24", "(", "true", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasFminFmaxLegacy", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "HasTrigReducedRange", "(", "false", ")", ",", "MaxWavesPerEU", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "WavefrontSizeLog2", "(", "", ")", "{"], "File": "AMDGPUSubtarget104", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45214, "Length": 90, "Cover_Rate": 0.989010989010989} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ")", ":"], "ground_truth": ["TargetTriple", "(", "TT", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "HasMadMacF32Insts", "(", "false", ")", ",", "HasDsSrc2Insts", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMulI24", "(", "true", ")", ",", "HasMulU24", "(", "true", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasFminFmaxLegacy", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "HasTrigReducedRange", "(", "false", ")", ",", "MaxWavesPerEU", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "WavefrontSizeLog2", "(", "", ")", "{"], "File": "AMDGPUSubtarget104", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45215, "Length": 90, "Cover_Rate": 0.989010989010989} {"Template_token": ["", "return", "EnableFlatScratch", "&&", "hasFlatScratchInsts", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget104", "Func": "enableFlatScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45217, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "GCNSubtarget", "::", "getConstantBusLimit", "(", "unsigned", "Opcode", ")", "const", "{", "if", "(", "getGeneration", "(", ")", "<", "GFX10", ")", "return", "", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["return", "", ";"], "File": "AMDGPUSubtarget104", "Func": "getConstantBusLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45219, "Length": 60, "Cover_Rate": 0.759493670886076} {"Template_token": ["", "if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "return", "", ";", "if", "(", "MFI", ".", "hasFlatScratchInit", "(", ")", ")", "{"], "ground_truth": ["if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";"], "File": "AMDGPUSubtarget104", "Func": "getReservedNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45220, "Length": 35, "Cover_Rate": 0.39325842696629215} {"Template_token": ["", "bool", "RequestedFlatWorkGroupSize", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "", "(", "F", ",", "", ",", "Default", ",", "true", ")", ";", "if", "(", "Requested", ".", "second", "&&", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";", "if", "(", "Requested", ".", "first", "<", "getMinWavesPerEU", "(", ")", "||", "Requested", ".", "second", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";"], "ground_truth": ["if", "(", "RequestedFlatWorkGroupSize", "&&", "Requested", ".", "first", "<", "MinImpliedByFlatWorkGroupSize", ")", "return", "Default", ";"], "File": "AMDGPUSubtarget104", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45221, "Length": 82, "Cover_Rate": 0.5290322580645161} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "", "(", "F", ",", "", ",", "Default", ",", "true", ")", ";", "if", "(", "Requested", ".", "second", "&&", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";", "if", "(", "Requested", ".", "first", "<", "getMinWavesPerEU", "(", ")", "||", "Requested", ".", "second", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";", "if", "(", "RequestedFlatWorkGroupSize", "&&", "Requested", ".", "first", "<", "MinImpliedByFlatWorkGroupSize", ")", "return", "Default", ";"], "ground_truth": ["return", "Requested", ";"], "File": "AMDGPUSubtarget104", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45222, "Length": 75, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "bool", "GCNSubtarget", "::", "hasMadF16", "(", ")", "const", "{"], "ground_truth": ["return", "InstrInfo", ".", "pseudoToMCOpcode", "(", "", ")", "!=", "-", "", ";"], "File": "AMDGPUSubtarget104", "Func": "hasMadF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45223, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "return", "InstrInfo", ".", "pseudoToMCOpcode", "(", "", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget104", "Func": "hasMadF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45224, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "ParseSubtargetFeatures", "(", "GPU", ",", "GPU", ",", "FullFS", ")", ";", "if", "(", "Gen", "==", "Subtarget", "::", "INVALID", ")", "{", "Gen", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "Subtarget", "::", "SEA_ISLANDS", ":", "Subtarget", "::", "SOUTHERN_ISLANDS", ";", "}", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "assert", "(", "hasAddr64", "(", ")", "||", "hasFlat", "(", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", "&&", "!", "FlatForGlobal", ")", "{", "ToggleFeature", "(", "", ")", ";", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "!", "hasFlat", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", "&&", "FlatForGlobal", ")", "{", "ToggleFeature", "(", "", ")", ";", "FlatForGlobal", "=", "false", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget104", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45225, "Length": 181, "Cover_Rate": 0.49318801089918257} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget104", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45226, "Length": 98, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":"], "ground_truth": ["GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "File": "AMDGPUSubtarget104", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45227, "Length": 118, "Cover_Rate": 0.9915966386554622} {"Template_token": ["", "unsigned", "Subtarget", "::", "getImplicitArgNumBytes", "(", "const", "Function", "&", "F", ")", "const", "{", "assert", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "return", "", ";"], "File": "AMDGPUSubtarget105", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45228, "Length": 36, "Cover_Rate": 0.5901639344262295} {"Template_token": ["", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "isMesaKernel", "(", "F", ")", ")", "return", "", ";"], "File": "AMDGPUSubtarget105", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45229, "Length": 22, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "unsigned", "ExplicitOffset", "=", "getExplicitKernelArgOffset", "(", "F", ")", ";", "uint64_t", "TotalSize", "=", "ExplicitOffset", "+", "ExplicitArgBytes", ";", "unsigned", "ImplicitBytes", "=", "getImplicitArgNumBytes", "(", "F", ")", ";", "if", "(", "ImplicitBytes", "!=", "", ")", "{", "const", "Align", "Alignment", "=", "getAlignmentForImplicitArgPtr", "(", ")", ";", "TotalSize", "=", "alignTo", "(", "ExplicitArgBytes", ",", "Alignment", ")", "+", "ImplicitBytes", ";"], "ground_truth": ["MaxAlign", "=", "std", "::", "max", "(", "MaxAlign", ",", "Alignment", ")", ";"], "File": "AMDGPUSubtarget105", "Func": "getKernArgSegmentSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45230, "Length": 60, "Cover_Rate": 0.625} {"Template_token": ["", "continue", ";", "}", "MachineInstr", "&", "MI1", "=", "*", "SUa", "->", "getInstr", "(", ")", ";", "if", "(", "(", "TII", "->", "isVMEM", "(", "MI1", ")", "&&", "TII", "->", "isVMEM", "(", "MI2", ")", ")", "||", "(", "TII", "->", "isFLAT", "(", "MI1", ")", "&&", "TII", "->", "isFLAT", "(", "MI2", ")", ")", "||", "(", "TII", "->", "isSMRD", "(", "MI1", ")", "&&", "TII", "->", "isSMRD", "(", "MI2", ")", ")", "||", "(", "TII", "->", "isDS", "(", "MI1", ")", "&&", "TII", "->", "isDS", "(", "MI2", ")", ")", ")", "{", "SU", ".", "addPredBarrier", "(", "SUa", ")", ";", "for", "(", "const", "SDep", "&", "", ":", "SU", ".", "Preds", ")", "{", "if", "(", "", ".", "getSUnit", "(", ")", "!=", "SUa", ")", "SUa", "->", "addPred", "(", "SDep", "(", "", ".", "getSUnit", "(", ")", ",", "SDep", "::", "Artificial", ")", ")", ";", "}", "if", "(", "&", "SU", "!=", "&", "DAG", "->", "ExitSU", ")", "{", "for", "(", "const", "SDep", "&", "", ":", "SUa", "->", "Succs", ")", "{", "if", "(", "", ".", "getSUnit", "(", ")", "!=", "&", "SU", ")", "", ".", "getSUnit", "(", ")", "->", "addPred", "(", "SDep", "(", "&", "SU", ",", "SDep", "::", "Artificial", ")", ")", ";", "}", "}", "}"], "ground_truth": ["SUa", "=", "&", "SU", ";"], "File": "AMDGPUSubtarget106", "Func": "apply", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45232, "Length": 190, "Cover_Rate": 0.7196969696969697} {"Template_token": ["", "}", "}", "SmallPtrSet", "<", "const", "SUnit", "*", ",", "", ">", "Visited", ";", "while", "(", "!", "Preds", ".", "empty", "(", ")", ")", "{", "const", "SUnit", "*", "SU", "=", "Preds", ".", "pop_back_val", "(", ")", ";", "if", "(", "llvm", "::", "find", "(", "Succs", ",", "SU", ")", "!=", "Succs", ".", "end", "(", ")", ")", "return", "false", ";", "Visited", ".", "insert", "(", "SU", ")", ";", "for", "(", "const", "SDep", "&", "", ":", "SU", "->", "Preds", ")", "if", "(", "", ".", "getSUnit", "(", ")", "!=", "SU", "&&", "!", "Visited", ".", "count", "(", "", ".", "getSUnit", "(", ")", ")", ")", "Preds", ".", "push_back", "(", "", ".", "getSUnit", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "canAddEdge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45233, "Length": 105, "Cover_Rate": 0.44680851063829785} {"Template_token": ["", "unsigned", "Occupancy", "=", "std", "::", "min", "(", "getMaxWavesPerEU", "(", ")", ",", "getOccupancyWithLocalMemSize", "(", "LDSSize", ",", "MF", ".", "getFunction", "(", ")", ")", ")", ";", "if", "(", "NumSGPRs", ")", "Occupancy", "=", "std", "::", "min", "(", "Occupancy", ",", "getOccupancyWithNumSGPRs", "(", "NumSGPRs", ")", ")", ";"], "ground_truth": ["if", "(", "NumVGPRs", ")", "Occupancy", "=", "std", "::", "min", "(", "Occupancy", ",", "getOccupancyWithNumVGPRs", "(", "NumVGPRs", ")", ")", ";"], "File": "AMDGPUSubtarget106", "Func": "computeOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45234, "Length": 59, "Cover_Rate": 0.7023809523809523} {"Template_token": ["", "assert", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_KERNEL", "||", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "uint64_t", "ExplicitArgBytes", "=", "", ";", "MaxAlign", "=", "Align", "::", "None", "(", ")", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "const", "Align", "Alignment", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "ExplicitArgBytes", "=", "alignTo", "(", "ExplicitArgBytes", ",", "Alignment", ")", "+", "AllocSize", ";", "MaxAlign", "=", "std", "::", "max", "(", "MaxAlign", ",", "Alignment", ")", ";", "}", "return", "ExplicitArgBytes", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "getExplicitKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45240, "Length": 124, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "return", "countLeadingZeros", "(", "MaxWaveScratchSize", ")", "+", "getWavefrontSizeLog2", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "getKnownHighZeroBitsForFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45242, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "unsigned", "MaxWaves", "=", "getMaxWavesPerEU", "(", ")", ";", "unsigned", "Limit", "=", "getLocalMemorySize", "(", ")", "*", "MaxWaves", "/", "WorkGroupsPerCu", ";", "unsigned", "NumWaves", "=", "Limit", "/", "(", "Bytes", "?", "Bytes", ":", "", ")", ";", "NumWaves", "=", "std", "::", "min", "(", "NumWaves", ",", "MaxWaves", ")", ";"], "ground_truth": ["NumWaves", "=", "std", "::", "max", "(", "NumWaves", ",", "", ")", ";"], "File": "AMDGPUSubtarget106", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45243, "Length": 53, "Cover_Rate": 0.5408163265306123} {"Template_token": ["", "Mutations", ".", "push_back", "(", "std", "::", "make_unique", "<", "MemOpClusterMutation", ">", "(", "&", "InstrInfo", ")", ")", ";", "Mutations", ".", "push_back", "(", "std", "::", "make_unique", "<", "FillMFMAShadowMutation", ">", "(", "&", "InstrInfo", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "getPostRAMutations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45244, "Length": 33, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "void", "GCNSubtarget", "::", "getPostRAMutations", "(", "std", "::", "vector", "<", "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">>", "&", "Mutations", ")", "const", "{", "Mutations", ".", "push_back", "(", "std", "::", "make_unique", "<", "MemOpClusterMutation", ">", "(", "&", "InstrInfo", ")", ")", ";"], "ground_truth": ["Mutations", ".", "push_back", "(", "std", "::", "make_unique", "<", "FillMFMAShadowMutation", ">", "(", "&", "InstrInfo", ")", ")", ";"], "File": "AMDGPUSubtarget106", "Func": "getPostRAMutations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45245, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "if", "(", "Requested", ".", "second", "&&", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";", "if", "(", "Requested", ".", "first", "<", "getMinWavesPerEU", "(", ")", "||", "Requested", ".", "first", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";", "if", "(", "Requested", ".", "second", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";", "if", "(", "RequestedFlatWorkGroupSize", "&&", "Requested", ".", "first", "<", "MinImpliedByFlatWorkGroupSize", ")", "return", "Default", ";"], "ground_truth": ["return", "Requested", ";"], "File": "AMDGPUSubtarget106", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45246, "Length": 67, "Cover_Rate": 0.37640449438202245} {"Template_token": ["", "bool", "hasCodeObjectV3", "(", ")", "const", "{"], "ground_truth": ["return", "isAmdHsaOS", "(", ")", "?", "CodeObjectV3", ":", "false", ";"], "File": "AMDGPUSubtarget106", "Func": "hasCodeObjectV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45247, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "hasCodeObjectV3", "(", ")", "const", "{"], "ground_truth": ["return", "isAmdHsaOS", "(", ")", "?", "CodeObjectV3", ":", "false", ";"], "File": "AMDGPUSubtarget106", "Func": "hasCodeObjectV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45248, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "hasDot1Insts", "(", ")", "const", "{", "return", "HasDot1Insts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasDot1Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45249, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasDot1Insts", "(", ")", "const", "{"], "ground_truth": ["return", "HasDot1Insts", ";"], "File": "AMDGPUSubtarget106", "Func": "hasDot1Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45250, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasDot2Insts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasDot2Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45251, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasDot6Insts", "(", ")", "const", "{", "return", "HasDot6Insts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasDot6Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45253, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasDot6Insts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasDot6Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45254, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasDPP8", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45255, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasDPP8", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45256, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasDwordx3LoadStores", "(", ")", "const", "{", "return", "CIInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasDwordx3LoadStores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45257, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasDwordx3LoadStores", "(", ")", "const", "{"], "ground_truth": ["return", "CIInsts", ";"], "File": "AMDGPUSubtarget106", "Func": "hasDwordx3LoadStores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45258, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasFlatSegmentOffsetBug", "(", ")", "const", "{"], "ground_truth": ["return", "HasFlatSegmentOffsetBug", ";"], "File": "AMDGPUSubtarget106", "Func": "hasFlatSegmentOffsetBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45259, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasInstFwdPrefetchBug", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasInstFwdPrefetchBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45261, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "GFX8Insts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasLDSFPAtomics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45264, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "LDSMisalignedBug", "&&", "!", "EnableCuMode", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasLDSMisalignedBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45266, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "hasLDSMisalignedBug", "(", ")", "const", "{", "return", "LDSMisalignedBug", "&&", "!", "EnableCuMode", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasLDSMisalignedBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45267, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasNoDataDepHazard", "(", ")", "const", "{"], "ground_truth": ["return", "HasNoDataDepHazard", ";"], "File": "AMDGPUSubtarget106", "Func": "hasNoDataDepHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45268, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasNoDataDepHazard", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasNoDataDepHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45269, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasNoSdstCMPX", "(", ")", "const", "{"], "ground_truth": ["return", "HasNoSdstCMPX", ";"], "File": "AMDGPUSubtarget106", "Func": "hasNoSdstCMPX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45270, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasNSAEncoding", "(", ")", "const", "{", "return", "HasNSAEncoding", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasNSAEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45271, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasNSAEncoding", "(", ")", "const", "{", "return", "HasNSAEncoding", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasNSAEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45272, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasNSAtoVMEMBug", "(", ")", "const", "{"], "ground_truth": ["return", "HasNSAtoVMEMBug", ";"], "File": "AMDGPUSubtarget106", "Func": "hasNSAtoVMEMBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45273, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "getGeneration", "(", ")", "==", "Subtarget", "::", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasReadM0MovRelInterpHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45275, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "getGeneration", "(", ")", "==", "Subtarget", "::", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasReadM0MovRelInterpHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45276, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "hasReadM0SendMsgHazard", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", "&&", "getGeneration", "(", ")", "<=", "Subtarget", "::", "GFX9", ";"], "File": "AMDGPUSubtarget106", "Func": "hasReadM0SendMsgHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45278, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "bool", "hasRegisterBanking", "(", ")", "const", "{"], "ground_truth": ["return", "HasRegisterBanking", ";"], "File": "AMDGPUSubtarget106", "Func": "hasRegisterBanking", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45279, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasRegisterBanking", "(", ")", "const", "{", "return", "HasRegisterBanking", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasRegisterBanking", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45280, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasScalarFlatScratchInsts", "(", ")", "const", "{", "return", "ScalarFlatScratchInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasScalarFlatScratchInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45281, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasSMEMtoVectorWriteHazard", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasSMEMtoVectorWriteHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45282, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasSMEMtoVectorWriteHazard", "(", ")", "const", "{", "return", "HasSMEMtoVectorWriteHazard", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasSMEMtoVectorWriteHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45283, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getGeneration", "(", ")", "==", "Subtarget", "::", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasSMovFedHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45284, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "hasSMovFedHazard", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "==", "Subtarget", "::", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasSMovFedHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45285, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasVcmpxExecWARHazard", "(", ")", "const", "{", "return", "HasVcmpxExecWARHazard", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasVcmpxExecWARHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45286, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasVcmpxPermlaneHazard", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasVcmpxPermlaneHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45287, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasVcmpxPermlaneHazard", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasVcmpxPermlaneHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45288, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasVMEMtoScalarWriteHazard", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasVMEMtoScalarWriteHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45289, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasVMEMtoScalarWriteHazard", "(", ")", "const", "{"], "ground_truth": ["return", "HasVMEMtoScalarWriteHazard", ";"], "File": "AMDGPUSubtarget106", "Func": "hasVMEMtoScalarWriteHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45290, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasVOP3Literal", "(", ")", "const", "{", "return", "HasVOP3Literal", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasVOP3Literal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45291, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasVOP3Literal", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasVOP3Literal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45292, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasVscnt", "(", ")", "const", "{", "return", "HasVscnt", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasVscnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45293, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasVscnt", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasVscnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45294, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "if", "(", "WavefrontSize", "==", "", ")", "WavefrontSize", "=", "", ";"], "ground_truth": ["HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ";"], "File": "AMDGPUSubtarget106", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45295, "Length": 115, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "return", "EnableCuMode", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "isCuModeEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45296, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isCuModeEnabled", "(", ")", "const", "{", "return", "EnableCuMode", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "isCuModeEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45297, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isSRAMECCEnabled", "(", ")", "const", "{"], "ground_truth": ["return", "EnableSRAMECC", ";"], "File": "AMDGPUSubtarget106", "Func": "isSRAMECCEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45298, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45302, "Length": 96, "Cover_Rate": 0.8205128205128205} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":"], "ground_truth": ["GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "File": "AMDGPUSubtarget106", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45303, "Length": 116, "Cover_Rate": 0.9914529914529915} {"Template_token": ["", "return", "EnablePRTStrictNull", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "usePRTStrictNull", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45304, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "Lat", "=", "InstrInfo", ".", "getInstrLatency", "(", "getInstrItineraryData", "(", ")", ",", "*", "I", ")", ";", "else", "if", "(", "Lat", ")", "--", "Lat", ";", "}", "Dep", ".", "setLatency", "(", "Lat", ")", ";", "}", "else", "if", "(", "DstI", "->", "isBundle", "(", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "Reg", "=", "Dep", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "(", "DstI", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "(", "DstI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ")", ";", "unsigned", "Lat", "=", "InstrInfo", ".", "getInstrLatency", "(", "getInstrItineraryData", "(", ")", ",", "*", "SrcI", ")", ";", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", "&&", "Lat", ";", "++", "I", ")", "{", "if", "(", "I", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ")", "break", ";"], "ground_truth": ["--", "Lat", ";"], "File": "AMDGPUSubtarget107", "Func": "adjustSchedDependency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45305, "Length": 169, "Cover_Rate": 0.5365079365079365} {"Template_token": ["", "DwarfFlavour", "getDwarfFlavour", "(", ")", "const", "{"], "ground_truth": ["return", "getWavefrontSize", "(", ")", "==", "", "?", "", ":", "", ";"], "File": "AMDGPUSubtarget107", "Func": "getAMDGPUDwarfFlavour", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45306, "Length": 17, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "const", "Align", "Alignment", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "ExplicitArgBytes", "=", "alignTo", "(", "ExplicitArgBytes", ",", "Alignment", ")", "+", "AllocSize", ";", "MaxAlign", "=", "std", "::", "max", "(", "MaxAlign", ",", "Alignment", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "getExplicitKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45307, "Length": 45, "Cover_Rate": 0.3237410071942446} {"Template_token": ["", "MaxAlign", "=", "Align", "(", "", ")", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";"], "ground_truth": ["const", "Align", "Alignment", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ";"], "File": "AMDGPUSubtarget107", "Func": "getExplicitKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45308, "Length": 43, "Cover_Rate": 0.30935251798561153} {"Template_token": ["", "return", "InlineAsmLoweringInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "getInlineAsmLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45310, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "InstructionSelector", "*", "getInstructionSelector", "(", ")", "const", "override", "{"], "ground_truth": ["return", "InstSelector", ".", "get", "(", ")", ";"], "File": "AMDGPUSubtarget107", "Func": "getInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45312, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "(", "ForBufferRSrc", "||", "!", "enableFlatScratch", "(", ")", ")", "?", "MaxPrivateElementSize", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "getMaxPrivateElementSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45314, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getSetRegWaitStates", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<=", "SEA_ISLANDS", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "getSetRegWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45315, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "Align", "getStackAlignment", "(", ")", "const", "{"], "ground_truth": ["return", "Align", "(", "", ")", ";"], "File": "AMDGPUSubtarget107", "Func": "getStackAlignment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45318, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "unsigned", "getWavesPerEUForWorkGroup", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "override", "{", "return", "", "::", "getWavesPerEUForWorkGroup", "(", "this", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "getWavesPerEUForWorkGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45319, "Length": 20, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "", "::", "getWavesPerEUForWorkGroup", "(", "this", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "getWavesPerEUForWorkGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45320, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasA16", "(", ")", "const", "{", "return", "hasR128A16", "(", ")", "||", "hasGFX10A16", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasA16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45321, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasAtomicFaddInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasAtomicFaddInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45324, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "VOLCANIC_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasD16Images", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45325, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "hasD16Images", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "VOLCANIC_ISLANDS", ";"], "File": "AMDGPUSubtarget107", "Func": "hasD16Images", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45326, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "hasDenormModeInst", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasDenormModeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45328, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasDot4Insts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasDot4Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45331, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasDot4Insts", "(", ")", "const", "{"], "ground_truth": ["return", "HasDot4Insts", ";"], "File": "AMDGPUSubtarget107", "Func": "hasDot4Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45332, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasDPP", "&&", "getGeneration", "(", ")", "<", "GFX10", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasDPPBroadcasts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45333, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "HasDPP", "&&", "getGeneration", "(", ")", "<", "GFX10", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasDPPWavefrontShifts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45335, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "CIInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasDS96AndDS128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45337, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "(", "getGeneration", "(", ")", ">", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45338, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "hasFlat", "(", ")", "const", "{"], "ground_truth": ["return", "(", "getGeneration", "(", ")", ">", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", ";"], "File": "AMDGPUSubtarget107", "Func": "hasFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45339, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "hasFlatScratchSTMode", "(", ")", "const", "{"], "ground_truth": ["return", "hasFlatScratchInsts", "(", ")", "&&", "hasGFX10_3Insts", "(", ")", ";"], "File": "AMDGPUSubtarget107", "Func": "hasFlatScratchSTMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45340, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "hasFlatScratchInsts", "(", ")", "&&", "hasGFX10_3Insts", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasFlatScratchSTMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45341, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "hasFlatAddressSpace", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasFlatScrRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45342, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasFractBug", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", "==", "SOUTHERN_ISLANDS", ";"], "File": "AMDGPUSubtarget107", "Func": "hasFractBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45344, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "hasFractBug", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", "==", "SOUTHERN_ISLANDS", ";"], "File": "AMDGPUSubtarget107", "Func": "hasFractBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45345, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "HasG16", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasG16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45346, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasG16", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasG16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45347, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasGetWaveIdInst", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasGetWaveIdInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45348, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasGFX10_3Insts", "(", ")", "const", "{"], "ground_truth": ["return", "GFX10_3Insts", ";"], "File": "AMDGPUSubtarget107", "Func": "hasGFX10_3Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45353, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "GFX10_BEncoding", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasGFX10_BEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45354, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "GFX10_BEncoding", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasGFX10_BEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45355, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasGWSAutoReplay", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45357, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "hasGWSSemaReleaseAll", "(", ")", "const", "{"], "ground_truth": ["return", "CIInsts", ";"], "File": "AMDGPUSubtarget107", "Func": "hasGWSSemaReleaseAll", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45360, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX10", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasHardClauses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45361, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX10", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasHardClauses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45362, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "hasImageGather4D16Bug", "(", ")", "const", "{", "return", "HasImageGather4D16Bug", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasImageGather4D16Bug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45364, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasImageStoreD16Bug", "(", ")", "const", "{", "return", "HasImageStoreD16Bug", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasImageStoreD16Bug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45366, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasMAIInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasMAIInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45367, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasMAIInsts", "(", ")", "const", "{"], "ground_truth": ["return", "HasMAIInsts", ";"], "File": "AMDGPUSubtarget107", "Func": "hasMAIInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45368, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasMFMAInlineLiteralBug", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasMFMAInlineLiteralBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45369, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasMFMAInlineLiteralBug", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasMFMAInlineLiteralBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45370, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasMultiDwordFlatScratchAddressing", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45372, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "HasOffset3fBug", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasOffset3fBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45373, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasOffset3fBug", "(", ")", "const", "{"], "ground_truth": ["return", "HasOffset3fBug", ";"], "File": "AMDGPUSubtarget107", "Func": "hasOffset3fBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45374, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "VOLCANIC_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasOnlyRevVALUShifts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45376, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "hasPkFmacF16Inst", "(", ")", "const", "{"], "ground_truth": ["return", "HasPkFmacF16Inst", ";"], "File": "AMDGPUSubtarget107", "Func": "hasPkFmacF16Inst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45377, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasReadVCCZBug", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<=", "SEA_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasReadVCCZBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45379, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getGeneration", "(", ")", "<=", "SEA_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasReadVCCZBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45380, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "hasScalarMulHiInsts", "(", ")", "const", "{", "return", "GFX9Insts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasScalarMulHiInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45383, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasScalarMulHiInsts", "(", ")", "const", "{", "return", "GFX9Insts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasScalarMulHiInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45384, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "GFX9Insts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasScalarPackInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45385, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasScalarPackInsts", "(", ")", "const", "{", "return", "GFX9Insts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasScalarPackInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45386, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasSMemTimeInst", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasSMemTimeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45387, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasSMRDReadVALUDefHazard", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", "==", "SOUTHERN_ISLANDS", ";"], "File": "AMDGPUSubtarget107", "Func": "hasSMRDReadVALUDefHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45388, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "UnalignedAccessMode", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasUnalignedAccessMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45390, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "UnalignedAccessMode", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasUnalignedAccessMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45391, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasUnalignedDSAccess", "(", ")", "const", "{"], "ground_truth": ["return", "UnalignedDSAccess", ";"], "File": "AMDGPUSubtarget107", "Func": "hasUnalignedDSAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45394, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasUnalignedDSAccess", "(", ")", "const", "{"], "ground_truth": ["return", "UnalignedDSAccess", ";"], "File": "AMDGPUSubtarget107", "Func": "hasUnalignedDSAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45395, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "getGeneration", "(", ")", "!=", "SOUTHERN_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasUsableDivScaleConditionOutput", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45398, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "hasUsableDivScaleConditionOutput", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "!=", "SOUTHERN_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasUsableDivScaleConditionOutput", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45399, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasUsableDSOffset", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "SEA_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasUsableDSOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45400, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasUsableDSOffset", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "SEA_ISLANDS", ";"], "File": "AMDGPUSubtarget107", "Func": "hasUsableDSOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45401, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "VOLCANIC_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasVMEMReadSGPRVALUDefHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45402, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "VOLCANIC_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasVMEMReadSGPRVALUDefHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45403, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getWavefrontSize", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "isWave32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45405, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "isWave32", "(", ")", "const", "{"], "ground_truth": ["return", "getWavefrontSize", "(", ")", "==", "", ";"], "File": "AMDGPUSubtarget107", "Func": "isWave32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45406, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX10", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "partialVCCWritesUpdateVCCZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45409, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX10", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "partialVCCWritesUpdateVCCZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45410, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDot1Insts", "(", "false", ")", ",", "HasDot2Insts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{"], "ground_truth": ["CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "AMDGPUSubtarget108", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45411, "Length": 354, "Cover_Rate": 0.8194444444444444} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "File": "AMDGPUSubtarget109", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45412, "Length": 254, "Cover_Rate": 0.996078431372549} {"Template_token": ["", "case", "SEA_ISLANDS", ":", "return", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUSubtarget109", "Func": "getAmdKernelCodeChipID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45413, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "return", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUSubtarget109", "Func": "getAmdKernelCodeChipID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45414, "Length": 10, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "", "Subtarget", "::", "getIsaVersion", "(", ")", "const", "{", "return", "", "(", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget109", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45416, "Length": 17, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUSubtarget109", "Func": "getMaxLocalMemSizeWithWaveCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45417, "Length": 42, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "if", "(", "Bytes", "<=", "", ")", "return", "", ";", "if", "(", "Bytes", "<=", "", ")", "return", "", ";", "if", "(", "Bytes", "<=", "", ")", "return", "", ";", "if", "(", "Bytes", "<=", "", ")", "return", "", ";", "if", "(", "Bytes", "<=", "", ")", "return", "", ";", "if", "(", "Bytes", "<=", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "Bytes", "<=", "", ")", "return", "", ";"], "File": "AMDGPUSubtarget109", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45418, "Length": 63, "Cover_Rate": 0.6631578947368421} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "hasCaymanISA", "(", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUSubtarget109", "Func": "getStackEntrySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45419, "Length": 30, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "hasFP16Denormals", "(", "const", "Function", "&", "F", ")", "const", "{"], "ground_truth": ["return", "FP64FP16Denormals", ";"], "File": "AMDGPUSubtarget109", "Func": "hasFP16Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45420, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "hasFP64Denormals", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "FP64FP16Denormals", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget109", "Func": "hasFP64Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45422, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasFP64FP16Denormals", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "FP64FP16Denormals", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget109", "Func": "hasFP64FP16Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45423, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "(", "TT", ",", "GPU", ",", "FS", ",", "TM", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "GISel", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget109", "Func": "SISubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45424, "Length": 43, "Cover_Rate": 0.671875} {"Template_token": ["", "Subtarget", "(", "TT", ",", "GPU", ",", "FS", ",", "TM", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "GISel", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget109", "Func": "SISubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45425, "Length": 43, "Cover_Rate": 0.671875} {"Template_token": ["", "Subtarget", "::", "~", "Subtarget", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget109", "Func": "~AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45426, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "~", "Subtarget", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget109", "Func": "~AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45427, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAClampVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{", "AS", "=", "", "(", "TT", ")", ";"], "ground_truth": ["initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45428, "Length": 371, "Cover_Rate": 0.9919786096256684} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAClampVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["AS", "=", "", "(", "TT", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45429, "Length": 362, "Cover_Rate": 0.9679144385026738} {"Template_token": ["", "bool", "debuggerReserveRegs", "(", ")", "const", "{", "return", "DebuggerReserveRegs", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "debuggerReserveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45431, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "debuggerSupported", "(", ")", "const", "{", "return", "debuggerInsertNops", "(", ")", "&&", "debuggerReserveRegs", "(", ")", "&&", "debuggerEmitPrologue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "debuggerSupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45433, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "enableIEEEBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45434, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "bool", "enableIEEEBit", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "enableIEEEBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45435, "Length": 25, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "bool", "flatScratchIsPointer", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "flatScratchIsPointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45437, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getAddressableNumSGPRs", "(", ")", "const", "{"], "ground_truth": ["return", "", "::", "getAddressableNumSGPRs", "(", "getFeatureBits", "(", ")", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getAddressableNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45438, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "unsigned", "getAddressableNumSGPRs", "(", ")", "const", "{", "return", "", "::", "getAddressableNumSGPRs", "(", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getAddressableNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45439, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "return", "", "::", "getAddressableNumVGPRs", "(", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getAddressableNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45440, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "GISel", "->", "getCallLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45442, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "GISel", "->", "getCallLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45443, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "", "::", "getEUsPerCU", "(", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getEUsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45445, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "unsigned", "getExplicitKernelArgOffset", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "isAmdCodeObjectV2", "(", "MF", ")", "?", "", ":", "", ";"], "File": "AMDGPUSubtarget10", "Func": "getExplicitKernelArgOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45446, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "unsigned", "getExplicitKernelArgOffset", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "isAmdCodeObjectV2", "(", "MF", ")", "?", "", ":", "", ";"], "File": "AMDGPUSubtarget10", "Func": "getExplicitKernelArgOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45447, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Default", ".", "second", "=", "", "(", "F", ",", "", ",", "Default", ".", "second", ")", ";", "Default", ".", "first", "=", "std", "::", "min", "(", "Default", ".", "first", ",", "Default", ".", "second", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "", "(", "F", ",", "", ",", "Default", ")", ";"], "ground_truth": ["if", "(", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";"], "File": "AMDGPUSubtarget10", "Func": "getFlatWorkGroupSizes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45448, "Length": 64, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Subtarget", "::", "getFlatWorkGroupSizes", "(", "const", "Function", "&", "F", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "=", "", "(", "F", ".", "getCallingConv", "(", ")", ")", "?", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "getWavefrontSize", "(", ")", "*", "", ",", "getWavefrontSize", "(", ")", "*", "", ")", ":", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "getWavefrontSize", "(", ")", ")", ";", "Default", ".", "second", "=", "", "(", "F", ",", "", ",", "Default", ".", "second", ")", ";", "Default", ".", "first", "=", "std", "::", "min", "(", "Default", ".", "first", ",", "Default", ".", "second", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "", "(", "F", ",", "", ",", "Default", ")", ";", "if", "(", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";", "if", "(", "Requested", ".", "first", "<", "getMinFlatWorkGroupSize", "(", ")", ")", "return", "Default", ";", "if", "(", "Requested", ".", "second", ">", "getMaxFlatWorkGroupSize", "(", ")", ")", "return", "Default", ";"], "ground_truth": ["return", "Requested", ";"], "File": "AMDGPUSubtarget10", "Func": "getFlatWorkGroupSizes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45449, "Length": 169, "Cover_Rate": 0.9602272727272727} {"Template_token": ["", "if", "(", "isMesaKernel", "(", "MF", ")", ")", "return", "", ";", "if", "(", "isAmdHsaOS", "(", ")", "&&", "isOpenCLEnv", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUSubtarget10", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45450, "Length": 26, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "if", "(", "isMesaKernel", "(", "MF", ")", ")", "return", "", ";", "if", "(", "isAmdHsaOS", "(", ")", "&&", "isOpenCLEnv", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUSubtarget10", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45451, "Length": 26, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "const", "InstructionSelector", "*", "getInstructionSelector", "(", ")", "const", "override", "{", "assert", "(", "GISel", "&&", "", ")", ";"], "ground_truth": ["return", "GISel", "->", "getInstructionSelector", "(", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45452, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "const", "InstructionSelector", "*", "getInstructionSelector", "(", ")", "const", "override", "{", "assert", "(", "GISel", "&&", "", ")", ";"], "ground_truth": ["return", "GISel", "->", "getInstructionSelector", "(", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45453, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "if", "(", "ImplicitBytes", "==", "", ")", "return", "ExplicitArgBytes", ";"], "ground_truth": ["unsigned", "Alignment", "=", "getAlignmentForImplicitArgPtr", "(", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getKernArgSegmentSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45454, "Length": 16, "Cover_Rate": 0.32} {"Template_token": ["", "unsigned", "Alignment", "=", "getAlignmentForImplicitArgPtr", "(", ")", ";"], "ground_truth": ["return", "alignTo", "(", "ExplicitArgBytes", ",", "Alignment", ")", "+", "ImplicitBytes", ";"], "File": "AMDGPUSubtarget10", "Func": "getKernArgSegmentSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45455, "Length": 17, "Cover_Rate": 0.34} {"Template_token": ["", "const", "LegalizerInfo", "*", "getLegalizerInfo", "(", ")", "const", "override", "{"], "ground_truth": ["assert", "(", "GISel", "&&", "", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getLegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45456, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "assert", "(", "GISel", "&&", "", ")", ";"], "ground_truth": ["return", "GISel", "->", "getLegalizerInfo", "(", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getLegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45457, "Length": 14, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "unsigned", "getMaxFlatWorkGroupSize", "(", ")", "const", "{"], "ground_truth": ["return", "", "::", "getMaxFlatWorkGroupSize", "(", "getFeatureBits", "(", ")", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getMaxFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45459, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "return", "", "::", "getMaxNumSGPRs", "(", "getFeatureBits", "(", ")", ",", "WavesPerEU", ",", "Addressable", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45461, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "unsigned", "getMaxNumVGPRs", "(", "unsigned", "WavesPerEU", ")", "const", "{", "return", "", "::", "getMaxNumVGPRs", "(", "getFeatureBits", "(", ")", ",", "WavesPerEU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45462, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "unsigned", "getMaxWavesPerCU", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "{"], "ground_truth": ["return", "", "::", "getMaxWavesPerCU", "(", "getFeatureBits", "(", ")", ",", "FlatWorkGroupSize", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45464, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "unsigned", "getMaxWavesPerCU", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "{", "return", "", "::", "getMaxWavesPerCU", "(", "getFeatureBits", "(", ")", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45465, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "return", "", "::", "getMaxWavesPerEU", "(", "getFeatureBits", "(", ")", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45466, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "return", "", "::", "getMaxWorkGroupsPerCU", "(", "getFeatureBits", "(", ")", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getMaxWorkGroupsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45468, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "unsigned", "getMinFlatWorkGroupSize", "(", ")", "const", "{", "return", "", "::", "getMinFlatWorkGroupSize", "(", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getMinFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45470, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "return", "", "::", "getMinNumSGPRs", "(", "getFeatureBits", "(", ")", ",", "WavesPerEU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45472, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "return", "", "::", "getMinNumVGPRs", "(", "getFeatureBits", "(", ")", ",", "WavesPerEU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getMinNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45474, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "unsigned", "getOccupancyWithLocalMemSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45478, "Length": 24, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "*", "MF", ".", "getFunction", "(", ")", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45479, "Length": 31, "Cover_Rate": 0.7380952380952381} {"Template_token": ["", "unsigned", "Subtarget", "::", "getOccupancyWithNumSGPRs", "(", "unsigned", "SGPRs", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "return", "", ";", "}", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "SGPRs", "<=", "", ")", "return", "", ";"], "File": "AMDGPUSubtarget10", "Func": "getOccupancyWithNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45480, "Length": 70, "Cover_Rate": 0.693069306930693} {"Template_token": ["", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getOccupancyWithNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45481, "Length": 40, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "unsigned", "Subtarget", "::", "getOccupancyWithNumVGPRs", "(", "unsigned", "VGPRs", ")", "const", "{", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "VGPRs", "<=", "", ")", "return", "", ";"], "File": "AMDGPUSubtarget10", "Func": "getOccupancyWithNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45482, "Length": 91, "Cover_Rate": 0.9578947368421052} {"Template_token": ["", "assert", "(", "GISel", "&&", "", ")", ";", "return", "GISel", "->", "getRegBankInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getRegBankInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45483, "Length": 15, "Cover_Rate": 0.625} {"Template_token": ["", "return", "GISel", "->", "getRegBankInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getRegBankInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45484, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";"], "ground_truth": ["if", "(", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "return", "", ";"], "File": "AMDGPUSubtarget10", "Func": "getReservedNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45485, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "return", "debuggerReserveRegs", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getReservedNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45486, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "getReservedNumVGPRs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "debuggerReserveRegs", "(", ")", "?", "", ":", "", ";"], "File": "AMDGPUSubtarget10", "Func": "getReservedNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45487, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "unsigned", "getSGPRAllocGranule", "(", ")", "const", "{", "return", "", "::", "getSGPRAllocGranule", "(", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getSGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45488, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "unsigned", "getSGPREncodingGranule", "(", ")", "const", "{"], "ground_truth": ["return", "", "::", "getSGPREncodingGranule", "(", "getFeatureBits", "(", ")", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getSGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45491, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "unsigned", "getTotalNumSGPRs", "(", ")", "const", "{"], "ground_truth": ["return", "", "::", "getTotalNumSGPRs", "(", "getFeatureBits", "(", ")", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getTotalNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45492, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "return", "", "::", "getVGPRAllocGranule", "(", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45496, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Subtarget", "::", "getWavesPerEU", "(", "const", "Function", "&", "F", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "(", "", ",", "getMaxWavesPerEU", "(", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "FlatWorkGroupSizes", "=", "getFlatWorkGroupSizes", "(", "F", ")", ";", "unsigned", "MinImpliedByFlatWorkGroupSize", "=", "getMaxWavesPerEU", "(", "FlatWorkGroupSizes", ".", "second", ")", ";", "bool", "RequestedFlatWorkGroupSize", "=", "false", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", "||", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "Default", ".", "first", "=", "MinImpliedByFlatWorkGroupSize", ";", "RequestedFlatWorkGroupSize", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45500, "Length": 94, "Cover_Rate": 0.5081081081081081} {"Template_token": ["", "unsigned", "getWavesPerWorkGroup", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "{"], "ground_truth": ["return", "", "::", "getWavesPerWorkGroup", "(", "getFeatureBits", "(", ")", ",", "FlatWorkGroupSize", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getWavesPerWorkGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45501, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "bool", "hasAddr64", "(", ")", "const", "{"], "ground_truth": ["return", "(", "getGeneration", "(", ")", "<", "VOLCANIC_ISLANDS", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "hasAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45503, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "(", "getGeneration", "(", ")", "<", "VOLCANIC_ISLANDS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "hasAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45504, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "hasFminFmaxLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45505, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "hasMed3_16", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "File": "AMDGPUSubtarget10", "Func": "hasMed3_16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45507, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "hasMed3_16", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "File": "AMDGPUSubtarget10", "Func": "hasMed3_16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45508, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "hasMin3Max3_16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45509, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "hasMin3Max3_16", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "hasMin3Max3_16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45510, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "hasReadM0Hazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45511, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "hasReadM0Hazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45512, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "HasSDWAClampVOPC", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "hasSDWAClampVOPC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45513, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasSDWAClampVOPC", "(", ")", "const", "{"], "ground_truth": ["return", "HasSDWAClampVOPC", ";"], "File": "AMDGPUSubtarget10", "Func": "hasSDWAClampVOPC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45514, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isAmdCodeObjectV2", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "isAmdHsaOS", "(", ")", "||", "isMesaKernel", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "isAmdCodeObjectV2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45516, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isMesaGfxShader", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "isMesa3DOS", "(", ")", "&&", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "isMesaGfxShader", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45517, "Length": 29, "Cover_Rate": 0.9354838709677419} {"Template_token": ["", "bool", "isMesaKernel", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "isMesa3DOS", "(", ")", "&&", "!", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "isMesaKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45519, "Length": 29, "Cover_Rate": 0.90625} {"Template_token": ["", "bool", "isOpenCLEnv", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "OpenCL", "||", "TargetTriple", ".", "getEnvironmentName", "(", ")", "==", "", ";"], "File": "AMDGPUSubtarget10", "Func": "isOpenCLEnv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45521, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "bool", "isOpenCLEnv", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "OpenCL", "||", "TargetTriple", ".", "getEnvironmentName", "(", ")", "==", "", ";"], "File": "AMDGPUSubtarget10", "Func": "isOpenCLEnv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45522, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "return", "EnableVGPRSpilling", "||", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "isVGPRSpillingEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45524, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "case", "", ":", "case", "", ":", "IdQuery", "=", "true", ";", "case", "", ":", "Dim", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "IdQuery", "=", "true", ";", "case", "", ":", "Dim", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "IdQuery", "=", "true", ";", "case", "", ":", "Dim", "=", "", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "Dim", "<=", "", ")", "{", "if", "(", "auto", "Node", "=", "Kernel", "->", "getMetadata", "(", "", ")", ")", "if", "(", "Node", "->", "getNumOperands", "(", ")", "==", "", ")", "MinSize", "=", "MaxSize", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "Dim", ")", ")", "->", "getZExtValue", "(", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45525, "Length": 117, "Cover_Rate": 0.3979591836734694} {"Template_token": ["", "Policy", ".", "OnlyTopDown", "=", "false", ";", "Policy", ".", "OnlyBottomUp", "=", "false", ";", "if", "(", "!", "enableScheduler", "(", ")", ")", "Policy", ".", "ShouldTrackLaneMasks", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "overrideSchedPolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45526, "Length": 26, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "Policy", ".", "OnlyBottomUp", "=", "false", ";", "if", "(", "!", "enableScheduler", "(", ")", ")", "Policy", ".", "ShouldTrackLaneMasks", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "overrideSchedPolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45527, "Length": 20, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "Subtarget", "(", "TT", ",", "GPU", ",", "FS", ",", "TM", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45528, "Length": 60, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":"], "ground_truth": ["Subtarget", "(", "TT", ",", "GPU", ",", "FS", ",", "TM", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "File": "AMDGPUSubtarget10", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45529, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "void", "setGISelAccessor", "(", "GISelAccessor", "&", "GISel", ")", "{", "this", "->", "GISel", ".", "reset", "(", "&", "GISel", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "setGISelAccessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45530, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":"], "ground_truth": ["Subtarget", "(", "TT", ",", "GPU", ",", "FS", ",", "TM", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "File": "AMDGPUSubtarget10", "Func": "SISubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45532, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "Subtarget", "(", "TT", ",", "GPU", ",", "FS", ",", "TM", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "SISubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45533, "Length": 60, "Cover_Rate": 1.0} {"Template_token": ["", "}", "if", "(", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "FP64FP16Denormals", "=", "false", ";", "FP32Denormals", "=", "false", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget110", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45534, "Length": 36, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "WavesPerEU", "=", "MFI", ".", "getWavesPerEU", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "getMaxNumSGPRs", "(", "WavesPerEU", ".", "first", ",", "false", ")", ";", "unsigned", "MaxAddressableNumSGPRs", "=", "getMaxNumSGPRs", "(", "WavesPerEU", ".", "first", ",", "true", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "unsigned", "Requested", "=", "", "(", "F", ",", "", ",", "MaxNumSGPRs", ")", ";", "if", "(", "Requested", "&&", "(", "Requested", "<=", "getReservedNumSGPRs", "(", "MF", ")", ")", ")", "Requested", "=", "", ";", "unsigned", "InputNumSGPRs", "=", "MFI", ".", "getNumPreloadedSGPRs", "(", ")", ";", "if", "(", "Requested", "&&", "Requested", "<", "InputNumSGPRs", ")", "Requested", "=", "InputNumSGPRs", ";", "if", "(", "Requested", "&&", "Requested", ">", "getMaxNumSGPRs", "(", "WavesPerEU", ".", "first", ",", "false", ")", ")", "Requested", "=", "", ";", "if", "(", "WavesPerEU", ".", "second", "&&", "Requested", "&&", "Requested", "<", "getMinNumSGPRs", "(", "WavesPerEU", ".", "second", ")", ")", "Requested", "=", "", ";"], "ground_truth": ["if", "(", "Requested", ")", "MaxNumSGPRs", "=", "Requested", ";"], "File": "AMDGPUSubtarget111", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45535, "Length": 148, "Cover_Rate": 0.6757990867579908} {"Template_token": ["", "if", "(", "Requested", "&&", "Requested", "<=", "getReservedNumVGPRs", "(", "MF", ")", ")", "Requested", "=", "", ";", "if", "(", "Requested", "&&", "Requested", ">", "getMaxNumVGPRs", "(", "WavesPerEU", ".", "first", ")", ")", "Requested", "=", "", ";"], "ground_truth": ["if", "(", "WavesPerEU", ".", "second", "&&", "Requested", "&&", "Requested", "<", "getMinNumVGPRs", "(", "WavesPerEU", ".", "second", ")", ")", "Requested", "=", "", ";"], "File": "AMDGPUSubtarget111", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45536, "Length": 53, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "Subtarget", "::", "getPostRAMutations", "(", "std", "::", "vector", "<", "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">>", "&", "Mutations", ")", "const", "{"], "ground_truth": ["Mutations", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "MemOpClusterMutation", ">", "(", "&", "InstrInfo", ")", ")", ";"], "File": "AMDGPUSubtarget111", "Func": "getPostRAMutations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45538, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "return", "VIInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget111", "Func": "hasLDSFPAtomics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45539, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget111", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45540, "Length": 61, "Cover_Rate": 0.3567251461988304} {"Template_token": ["", "RegBankInfo", ".", "reset", "(", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";", "InstSelector", ".", "reset", "(", "new", "InstructionSelector", "(", "*", "this", ",", "*", "static_cast", "<", "RegisterBankInfo", "*", ">", "(", "RegBankInfo", ".", "get", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget111", "Func": "SISubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45541, "Length": 41, "Cover_Rate": 0.33064516129032256} {"Template_token": ["", "return", "", "::", "getVGPRAllocGranule", "(", "getFeatureBits", "(", ")", ")", ";", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget112", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45542, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getVGPRAllocGranule", "(", ")", "const", "{"], "ground_truth": ["return", "", "::", "getVGPRAllocGranule", "(", "getFeatureBits", "(", ")", ")", ";", ";"], "File": "AMDGPUSubtarget112", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45543, "Length": 17, "Cover_Rate": 0.85} {"Template_token": ["", "bool", "needWaitcntBeforeBarrier", "(", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget112", "Func": "needWaitcntBeforeBarrier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45546, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget112", "Func": "needWaitcntBeforeBarrier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45547, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getOccupancyWithLocalMemSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ";"], "File": "AMDGPUSubtarget113", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45548, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "return", "isMesa3DOS", "(", ")", "&&", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget113", "Func": "isMesaGfxShader", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45550, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "bool", "isMesaGfxShader", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "isMesa3DOS", "(", ")", "&&", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";"], "File": "AMDGPUSubtarget113", "Func": "isMesaGfxShader", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45551, "Length": 28, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "return", "isMesa3DOS", "(", ")", "&&", "!", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget113", "Func": "isMesaKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45553, "Length": 20, "Cover_Rate": 0.625} {"Template_token": ["", "TargetTriple", "(", "TT", ")", ",", "SubtargetFeatureBits", "(", "FeatureBits", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMulI24", "(", "true", ")", ",", "HasMulU24", "(", "true", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasFminFmaxLegacy", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "LocalMemorySize", "(", "", ")", ",", "WavefrontSize", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget12", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45554, "Length": 76, "Cover_Rate": 0.8351648351648352} {"Template_token": ["", "GCNSubtarget", "::", "GCNSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "D16PreservesUnusedBits", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";", "RegBankInfo", ".", "reset", "(", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";", "InstSelector", ".", "reset", "(", "new", "InstructionSelector", "(", "*", "this", ",", "*", "static_cast", "<", "RegisterBankInfo", "*", ">", "(", "RegBankInfo", ".", "get", "(", ")", ")", ",", "TM", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget12", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45556, "Length": 423, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget12", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45557, "Length": 126, "Cover_Rate": 1.0} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget12", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45558, "Length": 105, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "D16PreservesUnusedBits", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{", "AS", "=", "", "(", "TT", ")", ";"], "ground_truth": ["CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "AMDGPUSubtarget13", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45559, "Length": 347, "Cover_Rate": 0.8126463700234192} {"Template_token": ["", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "if", "(", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "FP32Denormals", "=", "false", ";", "FP64Denormals", "=", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget14", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45560, "Length": 31, "Cover_Rate": 0.37349397590361444} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "FMA", "(", "false", ")", ",", "MIMG_R128", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{", "AS", "=", "", "(", "TT", ")", ";"], "ground_truth": ["initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "File": "AMDGPUSubtarget15", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45561, "Length": 416, "Cover_Rate": 0.9928400954653938} {"Template_token": ["", "return", "", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget15", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45562, "Length": 15, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "RegBankInfo", ".", "reset", "(", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";", "InstSelector", ".", "reset", "(", "new", "InstructionSelector", "(", "*", "this", ",", "*", "static_cast", "<", "RegisterBankInfo", "*", ">", "(", "RegBankInfo", ".", "get", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget15", "Func": "SISubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45563, "Length": 41, "Cover_Rate": 0.3203125} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "Subtarget", "(", "TT", ",", "GPU", ",", "FS", ",", "TM", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";", "RegBankInfo", ".", "reset", "(", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";"], "ground_truth": ["InstSelector", ".", "reset", "(", "new", "InstructionSelector", "(", "*", "this", ",", "*", "static_cast", "<", "RegisterBankInfo", "*", ">", "(", "RegBankInfo", ".", "get", "(", ")", ")", ")", ")", ";"], "File": "AMDGPUSubtarget15", "Func": "SISubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45564, "Length": 127, "Cover_Rate": 0.9921875} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ")", ":"], "ground_truth": ["TargetTriple", "(", "TT", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMulI24", "(", "true", ")", ",", "HasMulU24", "(", "true", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasFminFmaxLegacy", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "HasTrigReducedRange", "(", "false", ")", ",", "MaxWavesPerEU", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "WavefrontSize", "(", "", ")", "{"], "File": "AMDGPUSubtarget19", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45567, "Length": 85, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "SEA_ISLANDS", ":", "SOUTHERN_ISLANDS", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "FastDenormalF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DoesNotSupportXNACK", "(", "false", ")", ",", "EnableCuMode", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX8Insts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "GFX10Insts", "(", "false", ")", ",", "GFX7GFX8GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDPP8", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasGFX10A16", "(", "false", ")", ",", "HasNSAEncoding", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDot1Insts", "(", "false", ")", ",", "HasDot2Insts", "(", "false", ")", ",", "HasDot3Insts", "(", "false", ")", ",", "HasDot4Insts", "(", "false", ")", ",", "HasDot5Insts", "(", "false", ")", ",", "HasDot6Insts", "(", "false", ")", ",", "HasMAIInsts", "(", "false", ")", ",", "HasPkFmacF16Inst", "(", "false", ")", ",", "HasAtomicFaddInsts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "DoesNotSupportSRAMECC", "(", "false", ")", ",", "HasNoSdstCMPX", "(", "false", ")", ",", "HasVscnt", "(", "false", ")", ",", "HasRegisterBanking", "(", "false", ")", ",", "HasVOP3Literal", "(", "false", ")", ",", "HasNoDataDepHazard", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "ScalarFlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "LDSMisalignedBug", "(", "false", ")", ",", "HasMFMAInlineLiteralBug", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "HasVcmpxPermlaneHazard", "(", "false", ")", ",", "HasVMEMtoScalarWriteHazard", "(", "false", ")", ",", "HasSMEMtoVectorWriteHazard", "(", "false", ")", ",", "HasInstFwdPrefetchBug", "(", "false", ")", ",", "HasVcmpxExecWARHazard", "(", "false", ")", ",", "HasLdsBranchVmemWARHazard", "(", "false", ")", ",", "HasNSAtoVMEMBug", "(", "false", ")", ",", "HasOffset3fBug", "(", "false", ")", ",", "HasFlatSegmentOffsetBug", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{"], "ground_truth": ["MaxWavesPerEU", "=", "", "::", "getMaxWavesPerEU", "(", "this", ")", ";"], "File": "AMDGPUSubtarget19", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45569, "Length": 501, "Cover_Rate": 0.8448566610455311} {"Template_token": ["", "bool", "RequestedFlatWorkGroupSize", "=", "false", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "Default", ".", "first", "=", "MinImpliedByFlatWorkGroupSize", ";", "RequestedFlatWorkGroupSize", "=", "true", ";", "}", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "", "(", "F", ",", "", ",", "Default", ",", "true", ")", ";", "if", "(", "Requested", ".", "second", "&&", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";", "if", "(", "Requested", ".", "first", "<", "getMinWavesPerEU", "(", ")", "||", "Requested", ".", "first", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";", "if", "(", "Requested", ".", "second", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";"], "ground_truth": ["if", "(", "RequestedFlatWorkGroupSize", "&&", "Requested", ".", "first", "<", "MinImpliedByFlatWorkGroupSize", ")", "return", "Default", ";"], "File": "AMDGPUSubtarget19", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45572, "Length": 111, "Cover_Rate": 0.6235955056179775} {"Template_token": ["", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "if", "(", "WavefrontSize", "==", "", ")", "WavefrontSize", "=", "", ";", "HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ";", "if", "(", "!", "FS", ".", "contains", "(", "", ")", "&&", "DoesNotSupportXNACK", "&&", "EnableXNACK", ")", "{"], "ground_truth": ["ToggleFeature", "(", "", ")", ";"], "File": "AMDGPUSubtarget19", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45573, "Length": 96, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "SmallString", "<", "", ">", "FullFS", "(", "", ")", ";", "if", "(", "isAmdHsaOS", "(", ")", ")", "FullFS", "+=", "", ";", "FullFS", "+=", "", ";", "if", "(", "FS", ".", "find_lower", "(", "", ")", "!=", "StringRef", "::", "npos", ")", "{", "if", "(", "FS", ".", "find_lower", "(", "", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "", ";", "if", "(", "FS", ".", "find_lower", "(", "", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "", ";"], "ground_truth": ["if", "(", "FS", ".", "find_lower", "(", "", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "", ";"], "File": "AMDGPUSubtarget19", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45574, "Length": 88, "Cover_Rate": 0.30985915492957744} {"Template_token": ["", "MachineInstr", "*", "UseI", "=", "Use", "->", "getInstr", "(", ")", ";", "if", "(", "DefI", "->", "isBundle", "(", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "Reg", "=", "Dep", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "(", "DefI", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "(", "DefI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ")", ";", "unsigned", "Lat", "=", "", ";", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "Lat", "=", "InstrInfo", ".", "getInstrLatency", "(", "getInstrItineraryData", "(", ")", ",", "*", "I", ")", ";", "else", "if", "(", "Lat", ")", "--", "Lat", ";", "}", "Dep", ".", "setLatency", "(", "Lat", ")", ";", "}", "else", "if", "(", "UseI", "->", "isBundle", "(", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "Reg", "=", "Dep", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "(", "UseI", "->", "getIterator", "(", ")", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "const_instr_iterator", "E", "(", "UseI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "adjustSchedDependency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45575, "Length": 187, "Cover_Rate": 0.5109289617486339} {"Template_token": ["", "TargetTriple", "(", "TT", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "HasMadMacF32Insts", "(", "false", ")", ",", "HasDsSrc2Insts", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMulI24", "(", "true", ")", ",", "HasMulU24", "(", "true", ")", ",", "HasSMulHi", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasFminFmaxLegacy", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "HasTrigReducedRange", "(", "false", ")", ",", "MaxWavesPerEU", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "WavefrontSizeLog2", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45576, "Length": 91, "Cover_Rate": 0.900990099009901} {"Template_token": ["", "DAG", "=", "static_cast", "<", "ScheduleDAGMI", "*", ">", "(", "DAGInstrs", ")", ";", "const", "TargetSchedModel", "*", "TSchedModel", "=", "DAGInstrs", "->", "getSchedModel", "(", ")", ";", "if", "(", "!", "TSchedModel", "||", "DAG", "->", "SUnits", ".", "empty", "(", ")", ")", "return", ";", "auto", "LastSALU", "=", "DAG", "->", "SUnits", ".", "begin", "(", ")", ";", "auto", "E", "=", "DAG", "->", "SUnits", ".", "end", "(", ")", ";", "SmallPtrSet", "<", "SUnit", "*", ",", "", ">", "Visited", ";", "for", "(", "SUnit", "&", "SU", ":", "DAG", "->", "SUnits", ")", "{", "MachineInstr", "&", "MAI", "=", "*", "SU", ".", "getInstr", "(", ")", ";", "if", "(", "!", "TII", "->", "isMAI", "(", "MAI", ")", "||", "MAI", ".", "getOpcode", "(", ")", "==", "", "||", "MAI", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "unsigned", "Lat", "=", "TSchedModel", "->", "computeInstrLatency", "(", "&", "MAI", ")", "-", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "DAG", "->", "dumpNode", "(", "SU", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "", "<<", "Lat", "<<", "", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "apply", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45577, "Length": 157, "Cover_Rate": 0.5880149812734082} {"Template_token": ["", "}", "}", "SmallPtrSet", "<", "const", "SUnit", "*", ",", "", ">", "Visited", ";", "while", "(", "!", "Preds", ".", "empty", "(", ")", ")", "{", "const", "SUnit", "*", "SU", "=", "Preds", ".", "pop_back_val", "(", ")", ";", "if", "(", "llvm", "::", "is_contained", "(", "Succs", ",", "SU", ")", ")", "return", "false", ";", "Visited", ".", "insert", "(", "SU", ")", ";", "for", "(", "const", "SDep", "&", "", ":", "SU", "->", "Preds", ")", "if", "(", "", ".", "getSUnit", "(", ")", "!=", "SU", "&&", "!", "Visited", ".", "count", "(", "", ".", "getSUnit", "(", ")", ")", ")", "Preds", ".", "push_back", "(", "", ".", "getSUnit", "(", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "canAddEdge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45578, "Length": 103, "Cover_Rate": 0.45982142857142855} {"Template_token": ["", "if", "(", "NumSGPRs", ")", "Occupancy", "=", "std", "::", "min", "(", "Occupancy", ",", "getOccupancyWithNumSGPRs", "(", "NumSGPRs", ")", ")", ";", "if", "(", "NumVGPRs", ")", "Occupancy", "=", "std", "::", "min", "(", "Occupancy", ",", "getOccupancyWithNumVGPRs", "(", "NumVGPRs", ")", ")", ";", "return", "Occupancy", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "computeOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45579, "Length": 40, "Cover_Rate": 0.5} {"Template_token": ["", "return", "std", "::", "make_unique", "<", "FillMFMAShadowMutation", ">", "(", "&", "InstrInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "createFillMFMAShadowMutation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45580, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "bool", "GCNSubtarget", "::", "enableFlatScratch", "(", ")", "const", "{"], "ground_truth": ["return", "flatScratchIsArchitected", "(", ")", "||", "(", "EnableFlatScratch", "&&", "hasFlatScratchInsts", "(", ")", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "enableFlatScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45582, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "FillMFMAShadowMutation", "(", "const", "InstrInfo", "*", "tii", ")", ":", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "FillMFMAShadowMutation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45584, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "FillMFMAShadowMutation", "(", "const", "InstrInfo", "*", "tii", ")", ":", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "FillMFMAShadowMutation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45585, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isAmdHsaOS", "(", ")", "?", "Align", "(", "", ")", ":", "Align", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getAlignmentForImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45586, "Length": 16, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "Align", "getAlignmentForImplicitArgPtr", "(", ")", "const", "{", "return", "isAmdHsaOS", "(", ")", "?", "Align", "(", "", ")", ":", "Align", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getAlignmentForImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45587, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Requested", "=", "", "(", "F", ",", "", ",", "MaxNumSGPRs", ")", ";", "if", "(", "Requested", "&&", "(", "Requested", "<=", "ReservedNumSGPRs", ")", ")", "Requested", "=", "", ";", "unsigned", "InputNumSGPRs", "=", "PreloadedSGPRs", ";", "if", "(", "Requested", "&&", "Requested", "<", "InputNumSGPRs", ")", "Requested", "=", "InputNumSGPRs", ";", "if", "(", "Requested", "&&", "Requested", ">", "getMaxNumSGPRs", "(", "WavesPerEU", ".", "first", ",", "false", ")", ")", "Requested", "=", "", ";", "if", "(", "WavesPerEU", ".", "second", "&&", "Requested", "&&", "Requested", "<", "getMinNumSGPRs", "(", "WavesPerEU", ".", "second", ")", ")", "Requested", "=", "", ";", "if", "(", "Requested", ")", "MaxNumSGPRs", "=", "Requested", ";", "}", "if", "(", "hasSGPRInitBug", "(", ")", ")", "MaxNumSGPRs", "=", "", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "return", "std", "::", "min", "(", "MaxNumSGPRs", "-", "ReservedNumSGPRs", ",", "MaxAddressableNumSGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getBaseMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45590, "Length": 117, "Cover_Rate": 0.639344262295082} {"Template_token": ["", "unsigned", "GCNSubtarget", "::", "getBaseMaxNumVGPRs", "(", "const", "Function", "&", "F", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "WavesPerEU", ")", "const", "{", "unsigned", "MaxNumVGPRs", "=", "getMaxNumVGPRs", "(", "WavesPerEU", ".", "first", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "unsigned", "Requested", "=", "", "(", "F", ",", "", ",", "MaxNumVGPRs", ")", ";", "if", "(", "hasGFX90AInsts", "(", ")", ")", "Requested", "*=", "", ";", "if", "(", "Requested", "&&", "Requested", ">", "getMaxNumVGPRs", "(", "WavesPerEU", ".", "first", ")", ")", "Requested", "=", "", ";"], "ground_truth": ["if", "(", "WavesPerEU", ".", "second", "&&", "Requested", "&&", "Requested", "<", "getMinNumVGPRs", "(", "WavesPerEU", ".", "second", ")", ")", "Requested", "=", "", ";"], "File": "AMDGPUSubtarget1", "Func": "getBaseMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45591, "Length": 102, "Cover_Rate": 0.8717948717948718} {"Template_token": ["", "if", "(", "Requested", "&&", "Requested", ">", "getMaxNumVGPRs", "(", "WavesPerEU", ".", "first", ")", ")", "Requested", "=", "", ";", "if", "(", "WavesPerEU", ".", "second", "&&", "Requested", "&&", "Requested", "<", "getMinNumVGPRs", "(", "WavesPerEU", ".", "second", ")", ")", "Requested", "=", "", ";"], "ground_truth": ["if", "(", "Requested", ")", "MaxNumVGPRs", "=", "Requested", ";"], "File": "AMDGPUSubtarget1", "Func": "getBaseMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45592, "Length": 46, "Cover_Rate": 0.39316239316239315} {"Template_token": ["", "if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "return", "", ";", "if", "(", "HasFlatScratchInit", "||", "HasArchitectedFlatScratch", ")", "{", "if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";", "if", "(", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "return", "", ";", "}", "if", "(", "isXNACKEnabled", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getBaseReservedNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45593, "Length": 60, "Cover_Rate": 0.8450704225352113} {"Template_token": ["", "if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";", "if", "(", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "return", "", ";", "}"], "ground_truth": ["if", "(", "isXNACKEnabled", "(", ")", ")", "return", "", ";"], "File": "AMDGPUSubtarget1", "Func": "getBaseReservedNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45594, "Length": 36, "Cover_Rate": 0.5070422535211268} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Subtarget", "::", "getDefaultFlatWorkGroupSize", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "return", "std", "::", "make_pair", "(", "", ",", "getWavefrontSize", "(", ")", ")", ";", "default", ":"], "ground_truth": ["return", "std", "::", "make_pair", "(", "", ",", "getMaxFlatWorkGroupSize", "(", ")", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "getDefaultFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45595, "Length": 80, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Subtarget", "::", "getDefaultFlatWorkGroupSize", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_HS", ":"], "ground_truth": ["case", "CallingConv", "::", "_ES", ":"], "File": "AMDGPUSubtarget1", "Func": "getDefaultFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45596, "Length": 44, "Cover_Rate": 0.5365853658536586} {"Template_token": ["", "for", "(", "const", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "const", "bool", "IsByRef", "=", "Arg", ".", "hasByRefAttr", "(", ")", ";", "Type", "*", "ArgTy", "=", "IsByRef", "?", "Arg", ".", "getParamByRefType", "(", ")", ":", "Arg", ".", "getType", "(", ")", ";"], "ground_truth": ["MaybeAlign", "Alignment", "=", "IsByRef", "?", "Arg", ".", "getParamAlign", "(", ")", ":", "None", ";"], "File": "AMDGPUSubtarget1", "Func": "getExplicitKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45597, "Length": 55, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "if", "(", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";", "if", "(", "Requested", ".", "first", "<", "getMinFlatWorkGroupSize", "(", ")", ")", "return", "Default", ";", "if", "(", "Requested", ".", "second", ">", "getMaxFlatWorkGroupSize", "(", ")", ")", "return", "Default", ";"], "ground_truth": ["return", "Requested", ";"], "File": "AMDGPUSubtarget1", "Func": "getFlatWorkGroupSizes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45600, "Length": 42, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "=", "getDefaultFlatWorkGroupSize", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "", "(", "F", ",", "", ",", "Default", ")", ";", "if", "(", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";", "if", "(", "Requested", ".", "first", "<", "getMinFlatWorkGroupSize", "(", ")", ")", "return", "Default", ";", "if", "(", "Requested", ".", "second", ">", "getMaxFlatWorkGroupSize", "(", ")", ")", "return", "Default", ";"], "ground_truth": ["return", "Requested", ";"], "File": "AMDGPUSubtarget1", "Func": "getFlatWorkGroupSizes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45601, "Length": 80, "Cover_Rate": 0.7843137254901961} {"Template_token": ["", "return", "", "(", "F", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45602, "Length": 11, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "unsigned", "getLocalMemorySize", "(", ")", "const", "{", "return", "LocalMemorySize", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getLocalMemorySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45605, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Subtarget", "::", "getMaxLocalMemSizeWithWaveCount", "(", "unsigned", "NWaves", ",", "const", "Function", "&", "F", ")", "const", "{", "if", "(", "NWaves", "==", "", ")", "return", "getLocalMemorySize", "(", ")", ";"], "ground_truth": ["unsigned", "WorkGroupSize", "=", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ";"], "File": "AMDGPUSubtarget1", "Func": "getMaxLocalMemSizeWithWaveCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45606, "Length": 36, "Cover_Rate": 0.5070422535211268} {"Template_token": ["", "unsigned", "WorkGroupsPerCu", "=", "getMaxWorkGroupsPerCU", "(", "WorkGroupSize", ")", ";", "if", "(", "!", "WorkGroupsPerCu", ")", "return", "", ";"], "ground_truth": ["unsigned", "MaxWaves", "=", "getMaxWavesPerEU", "(", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "getMaxLocalMemSizeWithWaveCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45607, "Length": 23, "Cover_Rate": 0.323943661971831} {"Template_token": ["", "unsigned", "MaxUserSGPRs", "=", "", "+", "", "+", "", "+", "", "+", "", "+", "", "+", "", ";", "unsigned", "MaxSystemSGPRs", "=", "", "+", "", "+", "", "+", "", "+", "", ";", "return", "MaxUserSGPRs", "+", "MaxSystemSGPRs", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getMaxNumPreloadedSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45608, "Length": 36, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "unsigned", "MaxSystemSGPRs", "=", "", "+", "", "+", "", "+", "", "+", "", ";"], "ground_truth": ["return", "MaxUserSGPRs", "+", "MaxSystemSGPRs", ";"], "File": "AMDGPUSubtarget1", "Func": "getMaxNumPreloadedSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45609, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "unsigned", "GCNSubtarget", "::", "getMaxNumSGPRs", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "getBaseMaxNumSGPRs", "(", "F", ",", "getWavesPerEU", "(", "F", ")", ",", "getMaxNumPreloadedSGPRs", "(", ")", ",", "getReservedNumSGPRs", "(", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45611, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "getBaseMaxNumVGPRs", "(", "F", ",", "MFI", ".", "getWavesPerEU", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45612, "Length": 39, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "getBaseMaxNumVGPRs", "(", "F", ",", "MFI", ".", "getWavesPerEU", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45613, "Length": 28, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "unsigned", "getMaxWavesPerEU", "(", ")", "const", "{", "return", "MaxWavesPerEU", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45614, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "ReqdSize", "=", "getReqdWorkGroupSize", "(", "Kernel", ",", "Dimension", ")", ";", "if", "(", "ReqdSize", "!=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ")", "return", "ReqdSize", "-", "", ";", "return", "getFlatWorkGroupSizes", "(", "Kernel", ")", ".", "second", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getMaxWorkitemID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45615, "Length": 41, "Cover_Rate": 0.7321428571428571} {"Template_token": ["", "if", "(", "ReqdSize", "!=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ")", "return", "ReqdSize", "-", "", ";", "return", "getFlatWorkGroupSizes", "(", "Kernel", ")", ".", "second", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getMaxWorkitemID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45616, "Length": 31, "Cover_Rate": 0.5535714285714286} {"Template_token": ["", "unsigned", "NumGroups", "=", "getLocalMemorySize", "(", ")", "/", "(", "Bytes", "?", "Bytes", ":", "", ")", ";", "if", "(", "NumGroups", "==", "", ")", "return", "", ";", "NumGroups", "=", "std", "::", "min", "(", "MaxWorkGroupsPerCu", ",", "NumGroups", ")", ";", "const", "unsigned", "MaxGroupNumWaves", "=", "(", "MaxWorkGroupSize", "+", "WaveSize", "-", "", ")", "/", "WaveSize", ";", "unsigned", "MaxWaves", "=", "NumGroups", "*", "MaxGroupNumWaves", ";", "MaxWaves", "=", "std", "::", "min", "(", "MaxWaves", ",", "getMaxWavesPerEU", "(", ")", ")", ";", "assert", "(", "MaxWaves", ">", "", "&&", "MaxWaves", "<=", "getMaxWavesPerEU", "(", ")", "&&", "", ")", ";", "return", "MaxWaves", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45617, "Length": 88, "Cover_Rate": 0.6330935251798561} {"Template_token": ["", "const", "unsigned", "MaxWorkGroupsPerCu", "=", "getMaxWorkGroupsPerCU", "(", "MaxWorkGroupSize", ")", ";", "if", "(", "!", "MaxWorkGroupsPerCu", ")", "return", "", ";", "const", "unsigned", "WaveSize", "=", "getWavefrontSize", "(", ")", ";", "unsigned", "NumGroups", "=", "getLocalMemorySize", "(", ")", "/", "(", "Bytes", "?", "Bytes", ":", "", ")", ";", "if", "(", "NumGroups", "==", "", ")", "return", "", ";", "NumGroups", "=", "std", "::", "min", "(", "MaxWorkGroupsPerCu", ",", "NumGroups", ")", ";", "const", "unsigned", "MaxGroupNumWaves", "=", "(", "MaxWorkGroupSize", "+", "WaveSize", "-", "", ")", "/", "WaveSize", ";", "unsigned", "MaxWaves", "=", "NumGroups", "*", "MaxGroupNumWaves", ";", "MaxWaves", "=", "std", "::", "min", "(", "MaxWaves", ",", "getMaxWavesPerEU", "(", ")", ")", ";", "assert", "(", "MaxWaves", ">", "", "&&", "MaxWaves", "<=", "getMaxWavesPerEU", "(", ")", "&&", "", ")", ";", "return", "MaxWaves", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45618, "Length": 113, "Cover_Rate": 0.8129496402877698} {"Template_token": ["", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "return", "", ";", "}", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "SGPRs", "<=", "", ")", "return", "", ";"], "File": "AMDGPUSubtarget1", "Func": "getOccupancyWithNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45619, "Length": 40, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "unsigned", "GCNSubtarget", "::", "getOccupancyWithNumVGPRs", "(", "unsigned", "VGPRs", ")", "const", "{", "unsigned", "MaxWaves", "=", "getMaxWavesPerEU", "(", ")", ";", "unsigned", "Granule", "=", "getVGPRAllocGranule", "(", ")", ";"], "ground_truth": ["if", "(", "VGPRs", "<", "Granule", ")", "return", "MaxWaves", ";"], "File": "AMDGPUSubtarget1", "Func": "getOccupancyWithNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45620, "Length": 33, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "unsigned", "MaxWaves", "=", "getMaxWavesPerEU", "(", ")", ";", "unsigned", "Granule", "=", "getVGPRAllocGranule", "(", ")", ";", "if", "(", "VGPRs", "<", "Granule", ")", "return", "MaxWaves", ";", "unsigned", "RoundedRegs", "=", "(", "(", "VGPRs", "+", "Granule", "-", "", ")", "/", "Granule", ")", "*", "Granule", ";", "return", "std", "::", "min", "(", "std", "::", "max", "(", "getTotalNumVGPRs", "(", ")", "/", "RoundedRegs", ",", "", ")", ",", "MaxWaves", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getOccupancyWithNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45621, "Length": 62, "Cover_Rate": 0.8611111111111112} {"Template_token": ["", "Mutations", ".", "push_back", "(", "std", "::", "make_unique", "<", "FillMFMAShadowMutation", ">", "(", "&", "InstrInfo", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getPostRAMutations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45622, "Length": 17, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "void", "GCNSubtarget", "::", "getPostRAMutations", "(", "std", "::", "vector", "<", "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">>", "&", "Mutations", ")", "const", "{"], "ground_truth": ["Mutations", ".", "push_back", "(", "std", "::", "make_unique", "<", "FillMFMAShadowMutation", ">", "(", "&", "InstrInfo", ")", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "getPostRAMutations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45623, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "auto", "Node", "=", "Kernel", ".", "getMetadata", "(", "", ")", ";", "if", "(", "Node", "&&", "Node", "->", "getNumOperands", "(", ")", "==", "", ")", "return", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "Dim", ")", ")", "->", "getZExtValue", "(", ")", ";", "return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getReqdWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45624, "Length": 55, "Cover_Rate": 0.8088235294117647} {"Template_token": ["", "auto", "Node", "=", "Kernel", ".", "getMetadata", "(", "", ")", ";", "if", "(", "Node", "&&", "Node", "->", "getNumOperands", "(", ")", "==", "", ")", "return", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "Dim", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["return", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "getReqdWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45625, "Length": 54, "Cover_Rate": 0.7941176470588235} {"Template_token": ["", "if", "(", "hasFlatAddressSpace", "(", ")", "&&", "isEntry", "&&", "!", "flatScratchIsArchitected", "(", ")", "&&", "enableFlatScratch", "(", ")", ")", "{", "FunctionHasFlatScratchInit", "=", "true", ";", "}", "return", "getBaseReservedNumSGPRs", "(", "FunctionHasFlatScratchInit", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getReservedNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45626, "Length": 30, "Cover_Rate": 0.4918032786885246} {"Template_token": ["", "return", "", "<<", "WavefrontSizeLog2", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getWavefrontSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45627, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "", "<<", "WavefrontSizeLog2", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getWavefrontSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45628, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "getWavesPerEU", "(", "const", "Function", "&", "F", ")", "const", "{"], "ground_truth": ["std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "FlatWorkGroupSizes", "=", "getFlatWorkGroupSizes", "(", "F", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45630, "Length": 32, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "return", "HasDsSrc2Insts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "hasDsSrc2Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45631, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "GCNSubtarget", "::", "hasMadF16", "(", ")", "const", "{", "return", "InstrInfo", ".", "pseudoToMCOpcode", "(", "", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "hasMadF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45633, "Length": 20, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "InstrInfo", ".", "pseudoToMCOpcode", "(", "", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "hasMadF16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45634, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "bool", "hasMadMacF32Insts", "(", ")", "const", "{"], "ground_truth": ["return", "HasMadMacF32Insts", "||", "!", "isGCN", "(", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "hasMadMacF32Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45635, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "HasMadMacF32Insts", "||", "!", "isGCN", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "hasMadMacF32Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45636, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasSMulHi", "(", ")", "const", "{"], "ground_truth": ["return", "HasSMulHi", ";"], "File": "AMDGPUSubtarget1", "Func": "hasSMulHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45637, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasSMulHi", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "hasSMulHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45638, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasTrigReducedRange", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "hasTrigReducedRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45639, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "}", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "if", "(", "WavefrontSizeLog2", "==", "", ")", "WavefrontSizeLog2", "=", "", ";", "HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ";", "HasSMulHi", "=", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", ";", "TargetID", ".", "setTargetIDFromFeaturesString", "(", "FS", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TargetID", ".", "getXnackSetting", "(", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TargetID", ".", "getSramEccSetting", "(", ")", "<<", "'\\n'", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45640, "Length": 128, "Cover_Rate": 0.3565459610027855} {"Template_token": ["", "return", "isAmdHsaOS", "(", ")", "||", "isMesaKernel", "(", "F", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "isAmdHsaOrMesa", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45642, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "bool", "Subtarget", "::", "isMesaKernel", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "isMesa3DOS", "(", ")", "&&", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "isMesaKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45646, "Length": 28, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "const", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";"], "ground_truth": ["return", "MI", "&&", "TII", "->", "isSALU", "(", "*", "MI", ")", "&&", "!", "MI", "->", "isTerminator", "(", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "isSALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45648, "Length": 29, "Cover_Rate": 0.725} {"Template_token": ["", "const", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "return", "MI", "&&", "TII", "->", "isVALU", "(", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "isVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45650, "Length": 23, "Cover_Rate": 0.696969696969697} {"Template_token": ["", "bool", "isVALU", "(", "const", "SUnit", "*", "SU", ")", "const", "{", "const", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "return", "MI", "&&", "TII", "->", "isVALU", "(", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "isVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45651, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "SUnit", "*", "SU", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "SU", ")", ".", "second", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "DAG", "->", "dumpNode", "(", "*", "From", ")", ";", "dbgs", "(", ")", "<<", "", ";", "DAG", "->", "dumpNode", "(", "*", "SU", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "SU", "->", "addPred", "(", "SDep", "(", "From", ",", "SDep", "::", "Artificial", ")", ",", "false", ")", ")", "++", "Linked", ";", "for", "(", "SDep", "&", "", ":", "From", "->", "Succs", ")", "{", "SUnit", "*", "SUv", "=", "", ".", "getSUnit", "(", ")", ";", "if", "(", "SUv", "!=", "From", "&&", "isVALU", "(", "SUv", ")", "&&", "canAddEdge", "(", "SUv", ",", "SU", ")", ")", "SUv", "->", "addPred", "(", "SDep", "(", "SU", ",", "SDep", "::", "Artificial", ")", ",", "false", ")", ";", "}", "for", "(", "SDep", "&", "", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "", ".", "getSUnit", "(", ")", ";", "if", "(", "Succ", "!=", "SU", "&&", "isSALU", "(", "Succ", ")", "&&", "canAddEdge", "(", "From", ",", "Succ", ")", ")", "Worklist", ".", "push_back", "(", "Succ", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "linkSALUChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45652, "Length": 186, "Cover_Rate": 0.75} {"Template_token": ["", "case", "", ":", "IdQuery", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Dim", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "IdQuery", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Dim", "=", "", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "Dim", "<=", "", ")", "{", "unsigned", "ReqdSize", "=", "getReqdWorkGroupSize", "(", "*", "Kernel", ",", "Dim", ")", ";", "if", "(", "ReqdSize", "!=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ")", "MinSize", "=", "MaxSize", "=", "ReqdSize", ";", "}", "}", "}", "if", "(", "!", "MaxSize", ")", "return", "false", ";", "if", "(", "IdQuery", ")", "MinSize", "=", "", ";", "else", "++", "MaxSize", ";", "MDBuilder", "MDB", "(", "I", "->", "getContext", "(", ")", ")", ";", "MDNode", "*", "MaxWorkGroupSizeRange", "=", "MDB", ".", "createRange", "(", "APInt", "(", "", ",", "MinSize", ")", ",", "APInt", "(", "", ",", "MaxSize", ")", ")", ";"], "ground_truth": ["I", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MaxWorkGroupSizeRange", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45653, "Length": 150, "Cover_Rate": 0.5226480836236934} {"Template_token": ["", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "return", "std", "::", "make_pair", "(", "", ",", "getWavefrontSize", "(", ")", ")", ";", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "", "*", "getWavefrontSize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget20", "Func": "getDefaultFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45657, "Length": 54, "Cover_Rate": 0.43548387096774194} {"Template_token": ["", "return", "getGeneration", "(", ")", "!=", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget22", "Func": "hasSBufferLoadStoreAtomicDwordxN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45659, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getGeneration", "(", ")", "!=", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget22", "Func": "hasSBufferLoadStoreAtomicDwordxN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45660, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "return", "", ";", "}", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "SGPRs", "<=", "", ")", "return", "", ";"], "File": "AMDGPUSubtarget23", "Func": "getOccupancyWithNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45663, "Length": 69, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget23", "Func": "getOccupancyWithNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45664, "Length": 49, "Cover_Rate": 0.4298245614035088} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "FMA", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["AS", "=", "", "(", "TT", ")", ";"], "File": "AMDGPUSubtarget25", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45665, "Length": 392, "Cover_Rate": 0.9702970297029703} {"Template_token": ["", "switch", "(", "TargetTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "AMDHSA", ":", "case", "Triple", "::", "AMDPAL", ":"], "ground_truth": ["case", "Triple", "::", "Mesa3D", ":"], "File": "AMDGPUSubtarget25", "Func": "getExplicitKernelArgOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45666, "Length": 24, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "FMA", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{", "AS", "=", "", "(", "TT", ")", ";"], "ground_truth": ["initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "File": "AMDGPUSubtarget27", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45667, "Length": 396, "Cover_Rate": 0.9924812030075187} {"Template_token": ["", "bool", "hasMadMixInsts", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "File": "AMDGPUSubtarget27", "Func": "hasMadMixInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45668, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget27", "Func": "hasMadMixInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45669, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDotInsts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";"], "File": "AMDGPUSubtarget28", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45670, "Length": 368, "Cover_Rate": 0.8518518518518519} {"Template_token": ["", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget28", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45671, "Length": 61, "Cover_Rate": 0.32972972972972975} {"Template_token": ["", "bool", "needWaitcntBeforeBarrier", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget28", "Func": "needWaitcntBeforeBarrier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45672, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "MaxAlign", "=", "Align", "(", "", ")", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "const", "Align", "Alignment", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";"], "ground_truth": ["uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";"], "File": "AMDGPUSubtarget29", "Func": "getExplicitKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45676, "Length": 52, "Cover_Rate": 0.37681159420289856} {"Template_token": ["", "for", "(", "const", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "const", "Align", "Alignment", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "ExplicitArgBytes", "=", "alignTo", "(", "ExplicitArgBytes", ",", "Alignment", ")", "+", "AllocSize", ";"], "ground_truth": ["MaxAlign", "=", "std", "::", "max", "(", "MaxAlign", ",", "Alignment", ")", ";"], "File": "AMDGPUSubtarget29", "Func": "getExplicitKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45677, "Length": 67, "Cover_Rate": 0.4855072463768116} {"Template_token": ["", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "if", "(", "WavefrontSizeLog2", "==", "", ")", "WavefrontSizeLog2", "=", "", ";", "HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ";", "if", "(", "!", "FS", ".", "contains", "(", "", ")", "&&", "DoesNotSupportXNACK", "&&", "EnableXNACK", ")", "{", "ToggleFeature", "(", "", ")", ";", "EnableXNACK", "=", "false", ";", "}", "if", "(", "DoesNotSupportSRAMECC", "&&", "EnableSRAMECC", ")", "{", "ToggleFeature", "(", "", ")", ";", "EnableSRAMECC", "=", "false", ";", "}", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget29", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45678, "Length": 162, "Cover_Rate": 0.5704225352112676} {"Template_token": ["", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "if", "(", "WavefrontSizeLog2", "==", "", ")", "WavefrontSizeLog2", "=", "", ";", "HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ";", "if", "(", "!", "FS", ".", "contains", "(", "", ")", "&&", "DoesNotSupportXNACK", "&&", "EnableXNACK", ")", "{", "ToggleFeature", "(", "", ")", ";", "EnableXNACK", "=", "false", ";", "}", "if", "(", "DoesNotSupportSRAMECC", "&&", "EnableSRAMECC", ")", "{", "ToggleFeature", "(", "", ")", ";", "EnableSRAMECC", "=", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget29", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45679, "Length": 108, "Cover_Rate": 0.38028169014084506} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "DumpCode", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "Subtarget", "::", "", ")", ",", "FP64", "(", "false", ")", ",", "FP64Denormals", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FastFMAF32", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "EnableIRStructurizer", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableIfCvt", "(", "true", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "WavefrontSize", "(", "", ")", ",", "CFALUBug", "(", "false", ")", ",", "LocalMemorySize", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "LDSBankCount", "(", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "EnableHugeScratchBuffer", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "FrameLowering", "(", "nullptr", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "TargetTriple", "(", "TT", ")", "{", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";", "const", "unsigned", "MaxStackAlign", "=", "", "*", "", ";", "if", "(", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "InstrInfo", ".", "reset", "(", "new", "InstrInfo", "(", "*", "this", ")", ")", ";", "TLInfo", ".", "reset", "(", "new", "TargetLowering", "(", "TM", ",", "*", "this", ")", ")", ";", "FrameLowering", ".", "reset", "(", "new", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "MaxStackAlign", ",", "", ")", ")", ";", "}", "else", "{", "InstrInfo", ".", "reset", "(", "new", "InstrInfo", "(", "*", "this", ")", ")", ";"], "ground_truth": ["TLInfo", ".", "reset", "(", "new", "TargetLowering", "(", "TM", ",", "*", "this", ")", ")", ";"], "File": "AMDGPUSubtarget2", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45680, "Length": 309, "Cover_Rate": 0.9420731707317073} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{", "AS", "=", "", "(", "TT", ")", ";"], "ground_truth": ["initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "File": "AMDGPUSubtarget30", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45681, "Length": 371, "Cover_Rate": 0.9919786096256684} {"Template_token": ["", "return", "CallLoweringInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget30", "Func": "getCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45682, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "const", "CallLowering", "*", "getCallLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "CallLoweringInfo", ".", "get", "(", ")", ";"], "File": "AMDGPUSubtarget30", "Func": "getCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45683, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "GISel", "->", "RegBankInfo", ".", "reset", "(", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";", "GISel", "->", "InstSelector", ".", "reset", "(", "new", "InstructionSelector", "(", "*", "this", ",", "*", "static_cast", "<", "RegisterBankInfo", "*", ">", "(", "GISel", "->", "RegBankInfo", ".", "get", "(", ")", ")", ")", ")", ";"], "ground_truth": ["setGISelAccessor", "(", "*", "GISel", ")", ";"], "File": "AMDGPUSubtarget30", "Func": "SISubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45684, "Length": 52, "Cover_Rate": 0.3291139240506329} {"Template_token": ["", "GISel", "->", "Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", ")", ")", ";", "GISel", "->", "RegBankInfo", ".", "reset", "(", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";"], "ground_truth": ["GISel", "->", "InstSelector", ".", "reset", "(", "new", "InstructionSelector", "(", "*", "this", ",", "*", "static_cast", "<", "RegisterBankInfo", "*", ">", "(", "GISel", "->", "RegBankInfo", ".", "get", "(", ")", ")", ")", ")", ";"], "File": "AMDGPUSubtarget30", "Func": "SISubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45685, "Length": 58, "Cover_Rate": 0.3670886075949367} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{", "AS", "=", "", "(", "TT", ")", ";"], "ground_truth": ["initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "File": "AMDGPUSubtarget34", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45686, "Length": 376, "Cover_Rate": 0.9920844327176781} {"Template_token": ["", "}", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";"], "ground_truth": ["if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";"], "File": "AMDGPUSubtarget34", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45687, "Length": 56, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "FP32Denormals", "=", "false", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget34", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45688, "Length": 61, "Cover_Rate": 0.4066666666666667} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{", "AS", "=", "", "(", "TT", ")", ";"], "ground_truth": ["initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "File": "AMDGPUSubtarget35", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45689, "Length": 326, "Cover_Rate": 0.9908814589665653} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "FMA", "(", "false", ")", ",", "MIMG_R128", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "D16PreservesUnusedBits", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{", "AS", "=", "", "(", "TT", ")", ";", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget36", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45690, "Length": 432, "Cover_Rate": 0.9953917050691244} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "FMA", "(", "false", ")", ",", "MIMG_R128", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "D16PreservesUnusedBits", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{", "AS", "=", "", "(", "TT", ")", ";", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget36", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45691, "Length": 432, "Cover_Rate": 0.9953917050691244} {"Template_token": ["", "unsigned", "getEUsPerCU", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUSubtarget36", "Func": "getEUsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45692, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget36", "Func": "getEUsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45693, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget36", "Func": "getMaxFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45694, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getMaxFlatWorkGroupSize", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUSubtarget36", "Func": "getMaxFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45695, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getMaxWavesPerCU", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "{"], "ground_truth": ["return", "getWavesPerWorkGroup", "(", "FlatWorkGroupSize", ")", ";"], "File": "AMDGPUSubtarget36", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45697, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "unsigned", "getMaxWorkGroupsPerCU", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "{", "if", "(", "getGeneration", "(", ")", "<", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "", ";"], "ground_truth": ["return", "getWavesPerWorkGroup", "(", "FlatWorkGroupSize", ")", "==", "", "?", "", ":", "", ";"], "File": "AMDGPUSubtarget36", "Func": "getMaxWorkGroupsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45701, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "unsigned", "getMinFlatWorkGroupSize", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget36", "Func": "getMinFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45702, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getMinFlatWorkGroupSize", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget36", "Func": "getMinFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45703, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget36", "Func": "getMinWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45704, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getMinWavesPerEU", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUSubtarget36", "Func": "getMinWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45705, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getWavesPerWorkGroup", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "{"], "ground_truth": ["return", "alignTo", "(", "FlatWorkGroupSize", ",", "getWavefrontSize", "(", ")", ")", "/", "getWavefrontSize", "(", ")", ";"], "File": "AMDGPUSubtarget36", "Func": "getWavesPerWorkGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45707, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "Subtarget", "(", "TT", ",", "GPU", ",", "FS", ",", "TM", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";"], "File": "AMDGPUSubtarget36", "Func": "SISubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45708, "Length": 87, "Cover_Rate": 0.6692307692307692} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP16Denormals", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "File": "AMDGPUSubtarget38", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45710, "Length": 289, "Cover_Rate": 0.996551724137931} {"Template_token": ["", "if", "(", "hasSGPRInitBug", "(", ")", ")", "return", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", ";", "if", "(", "getGeneration", "(", ")", ">=", "VOLCANIC_ISLANDS", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUSubtarget38", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45711, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "if", "(", "hasSGPRInitBug", "(", ")", ")", "return", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", ";", "if", "(", "getGeneration", "(", ")", ">=", "VOLCANIC_ISLANDS", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget38", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45712, "Length": 26, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "RequestedFlatWorkGroupSize", "=", "true", ";", "}", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "", "(", "F", ",", "", ",", "Default", ",", "true", ")", ";", "if", "(", "Requested", ".", "second", "&&", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";", "if", "(", "Requested", ".", "first", "<", "getMinWavesPerEU", "(", ")", "||", "Requested", ".", "first", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";"], "ground_truth": ["if", "(", "Requested", ".", "second", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";"], "File": "AMDGPUSubtarget38", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45713, "Length": 77, "Cover_Rate": 0.4207650273224044} {"Template_token": ["", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "FP16Denormals", "=", "false", ";", "FP32Denormals", "=", "false", ";"], "ground_truth": ["FP64Denormals", "=", "false", ";"], "File": "AMDGPUSubtarget38", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45714, "Length": 55, "Cover_Rate": 0.5092592592592593} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget41", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45715, "Length": 295, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isAmdHsaOS", "(", ")", ")", "FullFS", "+=", "", ";", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "FP64FP16Denormals", "=", "false", ";"], "ground_truth": ["FP32Denormals", "=", "false", ";"], "File": "AMDGPUSubtarget41", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45716, "Length": 61, "Cover_Rate": 0.5865384615384616} {"Template_token": ["", "TargetTriple", "(", "TT", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMulI24", "(", "true", ")", ",", "HasMulU24", "(", "true", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasFminFmaxLegacy", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "HasTrigReducedRange", "(", "false", ")", ",", "MaxWavesPerEU", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "WavefrontSize", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget42", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45717, "Length": 71, "Cover_Rate": 0.8765432098765432} {"Template_token": ["", "bool", "useDS128", "(", "bool", "UserEnable", ")", "const", "{"], "ground_truth": ["return", "CIInsts", "&&", "UserEnable", ";"], "File": "AMDGPUSubtarget43", "Func": "useDS128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45720, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "ToggleFeature", "(", "", ")", ";", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "!", "hasFlat", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", "&&", "FlatForGlobal", ")", "{", "ToggleFeature", "(", "", ")", ";", "FlatForGlobal", "=", "false", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "if", "(", "WavefrontSizeLog2", "==", "", ")", "WavefrontSizeLog2", "=", "", ";", "HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ";", "TargetID", ".", "setTargetIDFromFeaturesString", "(", "FS", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TargetID", ".", "getXnackSetting", "(", ")", "<<", "'\\n'", ")", ";"], "File": "AMDGPUSubtarget45", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45722, "Length": 138, "Cover_Rate": 0.3812154696132597} {"Template_token": ["", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "GPU", ",", "FullFS", ")", ";", "if", "(", "Gen", "==", "Subtarget", "::", "INVALID", ")", "{", "Gen", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "Subtarget", "::", "SEA_ISLANDS", ":", "Subtarget", "::", "SOUTHERN_ISLANDS", ";", "}", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "assert", "(", "hasAddr64", "(", ")", "||", "hasFlat", "(", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", "&&", "!", "FlatForGlobal", ")", "{", "ToggleFeature", "(", "", ")", ";", "FlatForGlobal", "=", "true", ";", "}"], "ground_truth": ["if", "(", "!", "hasFlat", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", "&&", "FlatForGlobal", ")", "{"], "File": "AMDGPUSubtarget45", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45723, "Length": 119, "Cover_Rate": 0.3287292817679558} {"Template_token": ["", "SmallString", "<", "", ">", "FullFS", "(", "", ")", ";", "if", "(", "isAmdHsaOS", "(", ")", ")", "FullFS", "+=", "", ";", "FullFS", "+=", "", ";", "if", "(", "FS", ".", "find_insensitive", "(", "", ")", "!=", "StringRef", "::", "npos", ")", "{", "if", "(", "FS", ".", "find_insensitive", "(", "", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "", ";", "if", "(", "FS", ".", "find_insensitive", "(", "", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "", ";", "if", "(", "FS", ".", "find_insensitive", "(", "", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "", ";", "}", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "GPU", ",", "FullFS", ")", ";", "if", "(", "Gen", "==", "Subtarget", "::", "INVALID", ")", "{", "Gen", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "Subtarget", "::", "SEA_ISLANDS", ":", "Subtarget", "::", "SOUTHERN_ISLANDS", ";", "}", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "assert", "(", "hasAddr64", "(", ")", "||", "hasFlat", "(", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", "&&", "!", "FlatForGlobal", ")", "{", "ToggleFeature", "(", "", ")", ";", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "!", "hasFlat", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", "&&", "FlatForGlobal", ")", "{", "ToggleFeature", "(", "", ")", ";", "FlatForGlobal", "=", "false", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget48", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45724, "Length": 274, "Cover_Rate": 0.7365591397849462} {"Template_token": ["", "GCNSubtarget", "::", "GCNSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";", "RegBankInfo", ".", "reset", "(", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";", "InstSelector", ".", "reset", "(", "new", "InstructionSelector", "(", "*", "this", ",", "*", "static_cast", "<", "RegisterBankInfo", "*", ">", "(", "RegBankInfo", ".", "get", "(", ")", ")", ",", "TM", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget4", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45725, "Length": 422, "Cover_Rate": 1.0} {"Template_token": ["", "GCNSubtarget", "::", "GCNSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "SEA_ISLANDS", ":", "SOUTHERN_ISLANDS", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DoesNotSupportXNACK", "(", "false", ")", ",", "EnableCuMode", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX8Insts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "GFX10Insts", "(", "false", ")", ",", "GFX7GFX8GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDPP8", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasNSAEncoding", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDot1Insts", "(", "false", ")", ",", "HasDot2Insts", "(", "false", ")", ",", "HasDot5Insts", "(", "false", ")", ",", "HasDot6Insts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "DoesNotSupportSRAMECC", "(", "false", ")", ",", "HasNoSdstCMPX", "(", "false", ")", ",", "HasVscnt", "(", "false", ")", ",", "HasRegisterBanking", "(", "false", ")", ",", "HasVOP3Literal", "(", "false", ")", ",", "HasNoDataDepHazard", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "ScalarFlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "LDSMisalignedBug", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "HasVcmpxPermlaneHazard", "(", "false", ")", ",", "HasVMEMtoScalarWriteHazard", "(", "false", ")", ",", "HasSMEMtoVectorWriteHazard", "(", "false", ")", ",", "HasInstFwdPrefetchBug", "(", "false", ")", ",", "HasVcmpxExecWARHazard", "(", "false", ")", ",", "HasLdsBranchVmemWARHazard", "(", "false", ")", ",", "HasNSAtoVMEMBug", "(", "false", ")", ",", "HasOffset3fBug", "(", "false", ")", ",", "HasFlatSegmentOffsetBug", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";"], "ground_truth": ["RegBankInfo", ".", "reset", "(", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";"], "File": "AMDGPUSubtarget51", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45727, "Length": 520, "Cover_Rate": 0.9471766848816029} {"Template_token": ["", "GCNSubtarget", "::", "GCNSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "D16PreservesUnusedBits", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{"], "ground_truth": ["AS", "=", "", "(", "TT", ")", ";"], "File": "AMDGPUSubtarget53", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45728, "Length": 354, "Cover_Rate": 0.8290398126463701} {"Template_token": ["", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "", ">", "FullFS", "(", "", ")", ";", "if", "(", "isAmdHsaOS", "(", ")", ")", "FullFS", "+=", "", ";", "FullFS", "+=", "", ";", "if", "(", "FS", ".", "find_lower", "(", "", ")", "!=", "StringRef", "::", "npos", ")", "{", "if", "(", "FS", ".", "find_lower", "(", "", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "", ";", "if", "(", "FS", ".", "find_lower", "(", "", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "", ";", "if", "(", "FS", ".", "find_lower", "(", "", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "", ";", "}", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "GPU", ",", "FullFS", ")", ";", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", ")", "{"], "ground_truth": ["FlatForGlobal", "=", "true", ";"], "File": "AMDGPUSubtarget55", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45732, "Length": 158, "Cover_Rate": 0.5524475524475524} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ")", ":", "TargetTriple", "(", "TT", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget57", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45733, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ")", ":", "TargetTriple", "(", "TT", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget57", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45734, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TargetID", "(", "*", "this", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{", "MaxWavesPerEU", "=", "", "::", "getMaxWavesPerEU", "(", "this", ")", ";", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["InlineAsmLoweringInfo", ".", "reset", "(", "new", "InlineAsmLowering", "(", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "AMDGPUSubtarget57", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45735, "Length": 104, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "unsigned", "GCNSubtarget", "::", "getBaseReservedNumSGPRs", "(", "const", "bool", "HasFlatScratch", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "return", "", ";", "if", "(", "HasFlatScratch", "||", "HasArchitectedFlatScratch", ")", "{"], "ground_truth": ["if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";"], "File": "AMDGPUSubtarget57", "Func": "getBaseReservedNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45736, "Length": 44, "Cover_Rate": 0.6197183098591549} {"Template_token": ["", "unsigned", "Subtarget", "::", "getImplicitArgNumBytes", "(", "const", "Function", "&", "F", ")", "const", "{", "assert", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "return", "", ";", "if", "(", "isMesaKernel", "(", "F", ")", ")", "return", "", ";", "unsigned", "NBytes", "=", "(", "", "(", ")", ">=", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "", "(", "F", ",", "", ",", "NBytes", ")", ";"], "File": "AMDGPUSubtarget57", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45737, "Length": 71, "Cover_Rate": 0.9102564102564102} {"Template_token": ["", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "return", "", ";", "if", "(", "isMesaKernel", "(", "F", ")", ")", "return", "", ";"], "ground_truth": ["unsigned", "NBytes", "=", "(", "", "(", ")", ">=", "", ")", "?", "", ":", "", ";"], "File": "AMDGPUSubtarget57", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45738, "Length": 37, "Cover_Rate": 0.47435897435897434} {"Template_token": ["", "unsigned", "GCNSubtarget", "::", "getReservedNumSGPRs", "(", "const", "Function", "&", "F", ")", "const", "{", "const", "bool", "KernelUsesFlatScratch", "=", "hasFlatAddressSpace", "(", ")", ";", "return", "getBaseReservedNumSGPRs", "(", "KernelUsesFlatScratch", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget57", "Func": "getReservedNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45739, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "SEA_ISLANDS", ":", "SOUTHERN_ISLANDS", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DoesNotSupportXNACK", "(", "false", ")", ",", "EnableCuMode", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX8Insts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "GFX10Insts", "(", "false", ")", ",", "GFX7GFX8GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDPP8", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasGFX10A16", "(", "false", ")", ",", "HasNSAEncoding", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDot1Insts", "(", "false", ")", ",", "HasDot2Insts", "(", "false", ")", ",", "HasDot3Insts", "(", "false", ")", ",", "HasDot4Insts", "(", "false", ")", ",", "HasDot5Insts", "(", "false", ")", ",", "HasDot6Insts", "(", "false", ")", ",", "HasMAIInsts", "(", "false", ")", ",", "HasPkFmacF16Inst", "(", "false", ")", ",", "HasAtomicFaddInsts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "DoesNotSupportSRAMECC", "(", "false", ")", ",", "HasNoSdstCMPX", "(", "false", ")", ",", "HasVscnt", "(", "false", ")", ",", "HasRegisterBanking", "(", "false", ")", ",", "HasVOP3Literal", "(", "false", ")", ",", "HasNoDataDepHazard", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "ScalarFlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "LDSMisalignedBug", "(", "false", ")", ",", "HasMFMAInlineLiteralBug", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "HasVcmpxPermlaneHazard", "(", "false", ")", ",", "HasVMEMtoScalarWriteHazard", "(", "false", ")", ",", "HasSMEMtoVectorWriteHazard", "(", "false", ")", ",", "HasInstFwdPrefetchBug", "(", "false", ")", ",", "HasVcmpxExecWARHazard", "(", "false", ")", ",", "HasLdsBranchVmemWARHazard", "(", "false", ")", ",", "HasNSAtoVMEMBug", "(", "false", ")", ",", "HasOffset3fBug", "(", "false", ")", ",", "HasFlatSegmentOffsetBug", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{", "MaxWavesPerEU", "=", "", "::", "getMaxWavesPerEU", "(", "this", ")", ";"], "ground_truth": ["CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "AMDGPUSubtarget59", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45740, "Length": 515, "Cover_Rate": 0.8684654300168634} {"Template_token": ["", "if", "(", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "InstrInfo", ".", "reset", "(", "new", "InstrInfo", "(", "*", "this", ")", ")", ";", "TLInfo", ".", "reset", "(", "new", "TargetLowering", "(", "TM", ",", "*", "this", ")", ")", ";", "FrameLowering", ".", "reset", "(", "new", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "MaxStackAlign", ",", "", ")", ")", ";", "}", "else", "{", "InstrInfo", ".", "reset", "(", "new", "InstrInfo", "(", "*", "this", ")", ")", ";", "TLInfo", ".", "reset", "(", "new", "TargetLowering", "(", "TM", ",", "*", "this", ")", ")", ";", "FrameLowering", ".", "reset", "(", "new", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "MaxStackAlign", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget66", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45743, "Length": 101, "Cover_Rate": 0.3033033033033033} {"Template_token": ["", "assert", "(", "GISel", "&&", "", ")", ";"], "ground_truth": ["return", "GISel", "->", "getCallLowering", "(", ")", ";"], "File": "AMDGPUSubtarget68", "Func": "getCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45745, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "const", "CallLowering", "*", "Subtarget", "::", "getCallLowering", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "GISel", "&&", "", ")", ";"], "File": "AMDGPUSubtarget68", "Func": "getCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45746, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "if", "(", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "FP32Denormals", "=", "false", ";", "FP64Denormals", "=", "false", ";", "}"], "ground_truth": ["if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";"], "File": "AMDGPUSubtarget68", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45747, "Length": 37, "Cover_Rate": 0.4457831325301205} {"Template_token": ["", "return", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", "||", "EnableVGPRSpilling", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget68", "Func": "isVGPRSpillingEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45748, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "Policy", ".", "OnlyTopDown", "=", "false", ";", "Policy", ".", "OnlyBottomUp", "=", "false", ";", "if", "(", "!", "enableScheduler", "(", ")", ")", "Policy", ".", "ShouldTrackLaneMasks", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget68", "Func": "overrideSchedPolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45750, "Length": 26, "Cover_Rate": 0.40625} {"Template_token": ["", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "if", "(", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "FP32Denormals", "=", "false", ";"], "ground_truth": ["FP64Denormals", "=", "false", ";"], "File": "AMDGPUSubtarget69", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45751, "Length": 30, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "DevName", "(", "GPU", ")", ",", "Is64bit", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "Subtarget", "::", "", ")", ",", "FP64", "(", "false", ")", ",", "FP64Denormals", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FastFMAF32", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "EnableIRStructurizer", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableIfCvt", "(", "true", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "WavefrontSize", "(", "", ")", ",", "CFALUBug", "(", "false", ")", ",", "LocalMemorySize", "(", "", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "LDSBankCount", "(", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "EnableHugeScratchBuffer", "(", "false", ")", ",", "FrameLowering", "(", "nullptr", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "TargetTriple", "(", "TT", ")", "{", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";", "const", "unsigned", "MaxStackAlign", "=", "", "*", "", ";", "if", "(", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "InstrInfo", ".", "reset", "(", "new", "InstrInfo", "(", "*", "this", ")", ")", ";", "TLInfo", ".", "reset", "(", "new", "TargetLowering", "(", "TM", ",", "*", "this", ")", ")", ";", "FrameLowering", ".", "reset", "(", "new", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "MaxStackAlign", ",", "", ")", ")", ";", "}", "else", "{", "InstrInfo", ".", "reset", "(", "new", "InstrInfo", "(", "*", "this", ")", ")", ";", "TLInfo", ".", "reset", "(", "new", "TargetLowering", "(", "TM", ",", "*", "this", ")", ")", ";"], "ground_truth": ["FrameLowering", ".", "reset", "(", "new", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "MaxStackAlign", ",", "", ")", ")", ";"], "File": "AMDGPUSubtarget70", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45752, "Length": 316, "Cover_Rate": 0.9937106918238994} {"Template_token": ["", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "if", "(", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "FP32Denormals", "=", "false", ";", "FP64Denormals", "=", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget70", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45753, "Length": 27, "Cover_Rate": 0.3253012048192771} {"Template_token": ["", "Subtarget", "&", "Subtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "", ">", "FullFS", "(", "", ")", ";", "FullFS", "+=", "FS", ";", "if", "(", "GPU", "==", "", "&&", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "GPU", "=", "", ";"], "ground_truth": ["ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";"], "File": "AMDGPUSubtarget70", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45754, "Length": 58, "Cover_Rate": 0.6987951807228916} {"Template_token": ["", "GCNSubtarget", "::", "GCNSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "SEA_ISLANDS", ":", "SOUTHERN_ISLANDS", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DoesNotSupportXNACK", "(", "false", ")", ",", "EnableCuMode", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX8Insts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "GFX10Insts", "(", "false", ")", ",", "GFX7GFX8GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasNSAEncoding", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDot1Insts", "(", "false", ")", ",", "HasDot2Insts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "DoesNotSupportSRAMECC", "(", "false", ")", ",", "HasNoSdstCMPX", "(", "false", ")", ",", "HasVscnt", "(", "false", ")", ",", "HasRegisterBanking", "(", "false", ")", ",", "HasVOP3Literal", "(", "false", ")", ",", "HasNoDataDepHazard", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "ScalarFlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "LDSMisalignedBug", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "HasVcmpxPermlaneHazard", "(", "false", ")", ",", "HasVMEMtoScalarWriteHazard", "(", "false", ")", ",", "HasSMEMtoVectorWriteHazard", "(", "false", ")", ",", "HasInstFwdPrefetchBug", "(", "false", ")", ",", "HasVcmpxExecWARHazard", "(", "false", ")", ",", "HasLdsBranchVmemWARHazard", "(", "false", ")", ",", "HasNSAtoVMEMBug", "(", "false", ")", ",", "HasFlatSegmentOffsetBug", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";"], "File": "AMDGPUSubtarget72", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45755, "Length": 486, "Cover_Rate": 0.9187145557655955} {"Template_token": ["", "FullFS", "+=", "", ";", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "if", "(", "WavefrontSize", "==", "", ")", "WavefrontSize", "=", "", ";", "HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ";", "if", "(", "DoesNotSupportXNACK", "&&", "EnableXNACK", ")", "{", "ToggleFeature", "(", "", ")", ";", "EnableXNACK", "=", "false", ";", "}", "if", "(", "DoesNotSupportSRAMECC", "&&", "EnableSRAMECC", ")", "{", "ToggleFeature", "(", "", ")", ";"], "ground_truth": ["EnableSRAMECC", "=", "false", ";"], "File": "AMDGPUSubtarget72", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45756, "Length": 163, "Cover_Rate": 0.6995708154506438} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ")", ":"], "ground_truth": ["TargetTriple", "(", "TT", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "HasMadMacF32Insts", "(", "false", ")", ",", "HasDsSrc2Insts", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMulI24", "(", "true", ")", ",", "HasMulU24", "(", "true", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasFminFmaxLegacy", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "HasTrigReducedRange", "(", "false", ")", ",", "MaxWavesPerEU", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "WavefrontSizeLog2", "(", "", ")", "{"], "File": "AMDGPUSubtarget73", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45757, "Length": 95, "Cover_Rate": 0.9895833333333334} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ")", ":", "TargetTriple", "(", "TT", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "HasMadMacF32Insts", "(", "false", ")", ",", "HasDsSrc2Insts", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMulI24", "(", "true", ")", ",", "HasMulU24", "(", "true", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasFminFmaxLegacy", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "HasTrigReducedRange", "(", "false", ")", ",", "MaxWavesPerEU", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "WavefrontSizeLog2", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget73", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45758, "Length": 96, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "GCNSubtarget", "::", "getMaxNumVGPRs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "WavesPerEU", "=", "MFI", ".", "getWavesPerEU", "(", ")", ";", "unsigned", "MaxNumVGPRs", "=", "getMaxNumVGPRs", "(", "WavesPerEU", ".", "first", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "unsigned", "Requested", "=", "", "(", "F", ",", "", ",", "MaxNumVGPRs", ")", ";", "if", "(", "hasGFX90AInsts", "(", ")", ")", "Requested", "*=", "", ";"], "ground_truth": ["if", "(", "Requested", "&&", "Requested", ">", "getMaxNumVGPRs", "(", "WavesPerEU", ".", "first", ")", ")", "Requested", "=", "", ";"], "File": "AMDGPUSubtarget73", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45761, "Length": 113, "Cover_Rate": 0.7583892617449665} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "CommonSubtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "D16PreservesUnusedBits", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", "{", "AS", "=", "", "(", "TT", ")", ";"], "ground_truth": ["initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "File": "AMDGPUSubtarget76", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45763, "Length": 322, "Cover_Rate": 0.930635838150289} {"Template_token": ["", "const", "CommonSubtarget", "&", "CommonSubtarget", "::", "get", "(", "const", "TargetMachine", "&", "TM", ",", "const", "Function", "&", "F", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "return", "static_cast", "<", "const", "CommonSubtarget", "&", ">", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ")", ";"], "ground_truth": ["else", "return", "static_cast", "<", "const", "CommonSubtarget", "&", ">", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ")", ";"], "File": "AMDGPUSubtarget76", "Func": "get", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45764, "Length": 73, "Cover_Rate": 0.9864864864864865} {"Template_token": ["", "return", "std", "::", "make_pair", "(", "getWavefrontSize", "(", ")", "*", "", ",", "getWavefrontSize", "(", ")", "*", "", ")", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":"], "ground_truth": ["case", "CallingConv", "::", "_GS", ":"], "File": "AMDGPUSubtarget76", "Func": "getDefaultFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45765, "Length": 43, "Cover_Rate": 0.36752136752136755} {"Template_token": ["", "unsigned", "getExplicitKernelArgOffset", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUSubtarget76", "Func": "getExplicitKernelArgOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45766, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "unsigned", "getExplicitKernelArgOffset", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget76", "Func": "getExplicitKernelArgOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45767, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Default", ".", "second", "=", "", "(", "F", ",", "", ",", "Default", ".", "second", ")", ";", "Default", ".", "first", "=", "std", "::", "min", "(", "Default", ".", "first", ",", "Default", ".", "second", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "", "(", "F", ",", "", ",", "Default", ")", ";"], "ground_truth": ["if", "(", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";"], "File": "AMDGPUSubtarget76", "Func": "getFlatWorkGroupSizes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45768, "Length": 64, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "if", "(", "ExplicitArgBytes", "==", "-", "", ")", "ExplicitArgBytes", "=", "getExplicitKernArgSize", "(", "F", ")", ";", "unsigned", "ExplicitOffset", "=", "getExplicitKernelArgOffset", "(", "F", ")", ";"], "ground_truth": ["uint64_t", "TotalSize", "=", "ExplicitOffset", "+", "ExplicitArgBytes", ";"], "File": "AMDGPUSubtarget76", "Func": "getKernArgSegmentSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45769, "Length": 29, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "NWaves", "==", "", ")", "return", "getLocalMemorySize", "(", ")", ";", "unsigned", "WorkGroupSize", "=", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ";"], "ground_truth": ["unsigned", "WorkGroupsPerCu", "=", "getMaxWorkGroupsPerCU", "(", "WorkGroupSize", ")", ";"], "File": "AMDGPUSubtarget76", "Func": "getMaxLocalMemSizeWithWaveCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45770, "Length": 29, "Cover_Rate": 0.4603174603174603} {"Template_token": ["", "unsigned", "WorkGroupSize", "=", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ";", "unsigned", "WorkGroupsPerCu", "=", "getMaxWorkGroupsPerCU", "(", "WorkGroupSize", ")", ";", "unsigned", "MaxWaves", "=", "getMaxWavesPerEU", "(", ")", ";"], "ground_truth": ["return", "getLocalMemorySize", "(", ")", "*", "MaxWaves", "/", "WorkGroupsPerCu", "/", "NWaves", ";"], "File": "AMDGPUSubtarget76", "Func": "getMaxLocalMemSizeWithWaveCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45771, "Length": 36, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "unsigned", "MaxNumVGPRs", "=", "getMaxNumVGPRs", "(", "WavesPerEU", ".", "first", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "unsigned", "Requested", "=", "", "(", "F", ",", "", ",", "MaxNumVGPRs", ")", ";", "if", "(", "Requested", "&&", "Requested", ">", "getMaxNumVGPRs", "(", "WavesPerEU", ".", "first", ")", ")", "Requested", "=", "", ";", "if", "(", "WavesPerEU", ".", "second", "&&", "Requested", "&&", "Requested", "<", "getMinNumVGPRs", "(", "WavesPerEU", ".", "second", ")", ")", "Requested", "=", "", ";", "if", "(", "Requested", ")", "MaxNumVGPRs", "=", "Requested", ";", "}", "return", "MaxNumVGPRs", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget76", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45772, "Length": 83, "Cover_Rate": 0.5971223021582733} {"Template_token": ["", "unsigned", "CommonSubtarget", "::", "getOccupancyWithLocalMemSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget76", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45774, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "", "(", "F", ",", "", ",", "Default", ",", "true", ")", ";", "if", "(", "Requested", ".", "second", "&&", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";", "if", "(", "Requested", ".", "first", "<", "getMinWavesPerEU", "(", ")", "||", "Requested", ".", "first", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";", "if", "(", "Requested", ".", "second", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";", "if", "(", "RequestedFlatWorkGroupSize", "&&", "Requested", ".", "first", "<", "MinImpliedByFlatWorkGroupSize", ")", "return", "Default", ";", "return", "Requested", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget76", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45775, "Length": 89, "Cover_Rate": 0.4810810810810811} {"Template_token": ["", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";"], "ground_truth": ["if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{"], "File": "AMDGPUSubtarget76", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45776, "Length": 79, "Cover_Rate": 0.43646408839779005} {"Template_token": ["", "break", ";", "default", ":", "break", ";", "}", "if", "(", "Dim", "<=", "", ")", "{", "if", "(", "auto", "Node", "=", "Kernel", "->", "getMetadata", "(", "", ")", ")", "if", "(", "Node", "->", "getNumOperands", "(", ")", "==", "", ")", "MinSize", "=", "MaxSize", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "Dim", ")", ")", "->", "getZExtValue", "(", ")", ";", "}", "}", "}", "if", "(", "!", "MaxSize", ")", "return", "false", ";", "if", "(", "IdQuery", ")", "MinSize", "=", "", ";", "else", "++", "MaxSize", ";", "MDBuilder", "MDB", "(", "I", "->", "getContext", "(", ")", ")", ";", "MDNode", "*", "MaxWorkGroupSizeRange", "=", "MDB", ".", "createRange", "(", "APInt", "(", "", ",", "MinSize", ")", ",", "APInt", "(", "", ",", "MaxSize", ")", ")", ";", "I", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MaxWorkGroupSizeRange", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUSubtarget76", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45777, "Length": 129, "Cover_Rate": 0.43} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "CommonSubtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "AS", "(", "", "(", "TT", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget76", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45779, "Length": 113, "Cover_Rate": 0.8308823529411765} {"Template_token": ["", "virtual", "~", "CommonSubtarget", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget76", "Func": "~AMDGPUCommonSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45780, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "~", "CommonSubtarget", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget76", "Func": "~AMDGPUCommonSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45781, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasDotInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget77", "Func": "hasDotInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45782, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "const", "FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "FrameLowering", ";"], "File": "AMDGPUSubtarget79", "Func": "getFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45784, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "FMA", "(", "false", ")", ",", "MIMG_R128", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{", "AS", "=", "", "(", "TT", ")", ";"], "ground_truth": ["initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "File": "AMDGPUSubtarget80", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45786, "Length": 411, "Cover_Rate": 0.9927536231884058} {"Template_token": ["", "bool", "hasFP16Denormals", "(", ")", "const", "{"], "ground_truth": ["return", "FP16Denormals", ";"], "File": "AMDGPUSubtarget80", "Func": "hasFP16Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45787, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasFP16Denormals", "(", ")", "const", "{"], "ground_truth": ["return", "FP16Denormals", ";"], "File": "AMDGPUSubtarget80", "Func": "hasFP16Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45788, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "Tnfo", "(", ")", "{", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget86", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45792, "Length": 259, "Cover_Rate": 1.0} {"Template_token": ["", "GCNSubtarget", "::", "GCNSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "SEA_ISLANDS", ":", "SOUTHERN_ISLANDS", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DoesNotSupportXNACK", "(", "false", ")", ",", "EnableCuMode", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX8Insts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "GFX10Insts", "(", "false", ")", ",", "GFX7GFX8GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDPP8", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasNSAEncoding", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDot1Insts", "(", "false", ")", ",", "HasDot2Insts", "(", "false", ")", ",", "HasDot3Insts", "(", "false", ")", ",", "HasDot4Insts", "(", "false", ")", ",", "HasDot5Insts", "(", "false", ")", ",", "HasDot6Insts", "(", "false", ")", ",", "HasMAIInsts", "(", "false", ")", ",", "HasPkFmacF16Inst", "(", "false", ")", ",", "HasAtomicFaddInsts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "DoesNotSupportSRAMECC", "(", "false", ")", ",", "HasNoSdstCMPX", "(", "false", ")", ",", "HasVscnt", "(", "false", ")", ",", "HasRegisterBanking", "(", "false", ")", ",", "HasVOP3Literal", "(", "false", ")", ",", "HasNoDataDepHazard", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "ScalarFlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "LDSMisalignedBug", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "HasVcmpxPermlaneHazard", "(", "false", ")", ",", "HasVMEMtoScalarWriteHazard", "(", "false", ")", ",", "HasSMEMtoVectorWriteHazard", "(", "false", ")", ",", "HasInstFwdPrefetchBug", "(", "false", ")", ",", "HasVcmpxExecWARHazard", "(", "false", ")", ",", "HasLdsBranchVmemWARHazard", "(", "false", ")", ",", "HasNSAtoVMEMBug", "(", "false", ")", ",", "HasOffset3fBug", "(", "false", ")", ",", "HasFlatSegmentOffsetBug", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{"], "ground_truth": ["MaxWavesPerEU", "=", "", "::", "getMaxWavesPerEU", "(", "this", ")", ";"], "File": "AMDGPUSubtarget8", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45793, "Length": 512, "Cover_Rate": 0.8752136752136752} {"Template_token": ["", "unsigned", "GCNSubtarget", "::", "getOccupancyWithNumVGPRs", "(", "unsigned", "VGPRs", ")", "const", "{", "unsigned", "MaxWaves", "=", "getMaxWavesPerEU", "(", ")", ";", "unsigned", "Granule", "=", "getVGPRAllocGranule", "(", ")", ";"], "ground_truth": ["if", "(", "VGPRs", "<", "Granule", ")", "return", "MaxWaves", ";"], "File": "AMDGPUSubtarget8", "Func": "getOccupancyWithNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45794, "Length": 33, "Cover_Rate": 0.5076923076923077} {"Template_token": ["", "unsigned", "MaxWaves", "=", "getMaxWavesPerEU", "(", ")", ";", "unsigned", "Granule", "=", "getVGPRAllocGranule", "(", ")", ";", "if", "(", "VGPRs", "<", "Granule", ")", "return", "MaxWaves", ";"], "ground_truth": ["unsigned", "RoundedRegs", "=", "(", "(", "VGPRs", "+", "Granule", "-", "", ")", "/", "Granule", ")", "*", "Granule", ";"], "File": "AMDGPUSubtarget8", "Func": "getOccupancyWithNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45795, "Length": 40, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "Mutations", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "FillMFMAShadowMutation", ">", "(", "&", "InstrInfo", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget8", "Func": "getPostRAMutations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45796, "Length": 17, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "Mutations", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "MemOpClusterMutation", ">", "(", "&", "InstrInfo", ")", ")", ";", "Mutations", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "FillMFMAShadowMutation", ">", "(", "&", "InstrInfo", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget8", "Func": "getPostRAMutations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45797, "Length": 33, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "for", "(", "SDep", "&", "", ":", "From", "->", "Succs", ")", "{", "SUnit", "*", "SUv", "=", "", ".", "getSUnit", "(", ")", ";", "if", "(", "SUv", "!=", "From", "&&", "TII", "->", "isVALU", "(", "*", "SUv", "->", "getInstr", "(", ")", ")", "&&", "canAddEdge", "(", "SUv", ",", "SU", ")", ")", "SUv", "->", "addPred", "(", "SDep", "(", "SU", ",", "SDep", "::", "Artificial", ")", ",", "false", ")", ";", "}", "for", "(", "SDep", "&", "", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "", ".", "getSUnit", "(", ")", ";", "if", "(", "Succ", "!=", "SU", "&&", "isSALU", "(", "Succ", ")", "&&", "canAddEdge", "(", "From", ",", "Succ", ")", ")", "Worklist", ".", "push_back", "(", "Succ", ")", ";", "}", "}", "return", "Linked", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget8", "Func": "linkSALUChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45798, "Length": 115, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "Default", ".", "first", "=", "MinImpliedByFlatWorkGroupSize", ";", "bool", "RequestedFlatWorkGroupSize", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "", "(", "F", ",", "", ",", "Default", ",", "true", ")", ";", "if", "(", "Requested", ".", "second", "&&", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";", "if", "(", "Requested", ".", "first", "<", "getMinWavesPerEU", "(", ")", "||", "Requested", ".", "second", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";", "if", "(", "RequestedFlatWorkGroupSize", "&&", "Requested", ".", "first", "<", "MinImpliedByFlatWorkGroupSize", ")", "return", "Default", ";", "return", "Requested", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget92", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45799, "Length": 92, "Cover_Rate": 0.6133333333333333} {"Template_token": ["", "unsigned", "MinImpliedByFlatWorkGroupSize", "=", "getWavesPerEUForWorkGroup", "(", "FlatWorkGroupSizes", ".", "second", ")", ";", "Default", ".", "first", "=", "MinImpliedByFlatWorkGroupSize", ";", "bool", "RequestedFlatWorkGroupSize", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "", "(", "F", ",", "", ",", "Default", ",", "true", ")", ";", "if", "(", "Requested", ".", "second", "&&", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";", "if", "(", "Requested", ".", "first", "<", "getMinWavesPerEU", "(", ")", "||", "Requested", ".", "second", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";", "if", "(", "RequestedFlatWorkGroupSize", "&&", "Requested", ".", "first", "<", "MinImpliedByFlatWorkGroupSize", ")", "return", "Default", ";", "return", "Requested", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget92", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45800, "Length": 102, "Cover_Rate": 0.68} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "", ")", ",", "LocalMemorySize", "(", "", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["AS", "=", "", "(", "TT", ")", ";"], "File": "AMDGPUSubtarget93", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45801, "Length": 367, "Cover_Rate": 0.9683377308707124} {"Template_token": ["", "GCNSubtarget", "::", "GCNSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "SEA_ISLANDS", ":", "SOUTHERN_ISLANDS", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDot1Insts", "(", "false", ")", ",", "HasDot2Insts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{"], "ground_truth": ["CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "AMDGPUSubtarget94", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45802, "Length": 372, "Cover_Rate": 0.8671328671328671} {"Template_token": ["", "FullFS", "+=", "", ";", "}", "FullFS", "+=", "", ";", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}"], "ground_truth": ["if", "(", "WavefrontSize", "==", "", ")", "WavefrontSize", "=", "", ";"], "File": "AMDGPUSubtarget94", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45803, "Length": 125, "Cover_Rate": 0.6410256410256411} {"Template_token": ["", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "if", "(", "WavefrontSize", "==", "", ")", "WavefrontSize", "=", "", ";"], "ground_truth": ["HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ";"], "File": "AMDGPUSubtarget94", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45804, "Length": 76, "Cover_Rate": 0.38974358974358975} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "SEA_ISLANDS", ":", "SOUTHERN_ISLANDS", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DoesNotSupportXNACK", "(", "false", ")", ",", "EnableCuMode", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX8Insts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "GFX10Insts", "(", "false", ")", ",", "GFX7GFX8GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDPP8", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasNSAEncoding", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDot1Insts", "(", "false", ")", ",", "HasDot2Insts", "(", "false", ")", ",", "HasDot3Insts", "(", "false", ")", ",", "HasDot4Insts", "(", "false", ")", ",", "HasDot5Insts", "(", "false", ")", ",", "HasDot6Insts", "(", "false", ")", ",", "HasMAIInsts", "(", "false", ")", ",", "HasPkFmacF16Inst", "(", "false", ")", ",", "HasAtomicFaddInsts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "DoesNotSupportSRAMECC", "(", "false", ")", ",", "HasNoSdstCMPX", "(", "false", ")", ",", "HasVscnt", "(", "false", ")", ",", "HasRegisterBanking", "(", "false", ")", ",", "HasVOP3Literal", "(", "false", ")", ",", "HasNoDataDepHazard", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "ScalarFlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "LDSMisalignedBug", "(", "false", ")", ",", "HasMFMAInlineLiteralBug", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "HasVcmpxPermlaneHazard", "(", "false", ")", ",", "HasVMEMtoScalarWriteHazard", "(", "false", ")", ",", "HasSMEMtoVectorWriteHazard", "(", "false", ")", ",", "HasInstFwdPrefetchBug", "(", "false", ")", ",", "HasVcmpxExecWARHazard", "(", "false", ")", ",", "HasLdsBranchVmemWARHazard", "(", "false", ")", ",", "HasNSAtoVMEMBug", "(", "false", ")", ",", "HasOffset3fBug", "(", "false", ")", ",", "HasFlatSegmentOffsetBug", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{"], "ground_truth": ["MaxWavesPerEU", "=", "", "::", "getMaxWavesPerEU", "(", "this", ")", ";"], "File": "AMDGPUSubtarget96", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45805, "Length": 496, "Cover_Rate": 0.8406779661016949} {"Template_token": ["", "return", "", "::", "getMaxWavesPerEU", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget9", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45808, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "FeatureBitset", "&", "FeatureBits", ")", ":", "TargetTriple", "(", "TT", ")", ",", "SubtargetFeatureBits", "(", "FeatureBits", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMadMixInsts", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasVOP3PInsts", "(", "false", ")", ",", "HasMulI24", "(", "true", ")", ",", "HasMulU24", "(", "true", ")", ",", "HasFminFmaxLegacy", "(", "true", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "LocalMemorySize", "(", "", ")", ",", "WavefrontSize", "(", "", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45810, "Length": 86, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "const", "SDep", "&", "", ":", "SU", ".", "Preds", ")", "{", "if", "(", "", ".", "getSUnit", "(", ")", "!=", "SUa", ")", "SUa", "->", "addPred", "(", "SDep", "(", "", ".", "getSUnit", "(", ")", ",", "SDep", "::", "Artificial", ")", ")", ";", "}", "if", "(", "&", "SU", "!=", "&", "DAG", "->", "ExitSU", ")", "{", "for", "(", "const", "SDep", "&", "", ":", "SUa", "->", "Succs", ")", "{", "if", "(", "", ".", "getSUnit", "(", ")", "!=", "&", "SU", ")", "", ".", "getSUnit", "(", ")", "->", "addPred", "(", "SDep", "(", "&", "SU", ",", "SDep", "::", "Artificial", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "apply", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45811, "Length": 95, "Cover_Rate": 0.34296028880866425} {"Template_token": ["", "bool", "d16PreservesUnusedBits", "(", ")", "const", "{", "return", "D16PreservesUnusedBits", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "d16PreservesUnusedBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45812, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "D16PreservesUnusedBits", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "d16PreservesUnusedBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45813, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "debuggerEmitPrologue", "(", ")", "const", "{"], "ground_truth": ["return", "DebuggerEmitPrologue", ";"], "File": "AMDGPUSubtarget", "Func": "debuggerEmitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45814, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "DebuggerEmitPrologue", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "debuggerEmitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45815, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "debuggerInsertNops", "(", ")", "const", "{", "return", "DebuggerInsertNops", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "debuggerInsertNops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45816, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "DebuggerInsertNops", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "debuggerInsertNops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45817, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "debuggerInsertNops", "(", ")", "&&", "debuggerEmitPrologue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "debuggerSupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45818, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "enableDX10Clamp", "(", ")", "const", "{"], "ground_truth": ["return", "DX10Clamp", ";"], "File": "AMDGPUSubtarget", "Func": "enableDX10Clamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45820, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "enableDX10Clamp", "(", ")", "const", "{"], "ground_truth": ["return", "DX10Clamp", ";"], "File": "AMDGPUSubtarget", "Func": "enableDX10Clamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45821, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "enableEarlyIfConversion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45822, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "enableEarlyIfConversion", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUSubtarget", "Func": "enableEarlyIfConversion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45823, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "EnableHugePrivateBuffer", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "enableHugePrivateBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45824, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "EnableScheduler", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "enableSIScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45827, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "enableScheduler", "(", ")", "const", "{"], "ground_truth": ["return", "EnableScheduler", ";"], "File": "AMDGPUSubtarget", "Func": "enableSIScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45828, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "flatScratchIsPointer", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "flatScratchIsPointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45830, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "GCNSubtarget", "::", "GCNSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "D16PreservesUnusedBits", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{", "AS", "=", "", "(", "TT", ")", ";", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";"], "File": "AMDGPUSubtarget", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45831, "Length": 387, "Cover_Rate": 0.8958333333333334} {"Template_token": ["", "GCNSubtarget", "::", "GCNSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "LDSBankCount", "(", "", ")", ",", "MaxPrivateElementSize", "(", "", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "D16PreservesUnusedBits", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", "{"], "ground_truth": ["AS", "=", "", "(", "TT", ")", ";"], "File": "AMDGPUSubtarget", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45832, "Length": 359, "Cover_Rate": 0.8310185185185185} {"Template_token": ["", "const", "Subtarget", "&", "Subtarget", "::", "get", "(", "const", "TargetMachine", "&", "TM", ",", "const", "Function", "&", "F", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "return", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ")", ";"], "ground_truth": ["else", "return", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ")", ";"], "File": "AMDGPUSubtarget", "Func": "get", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45833, "Length": 73, "Cover_Rate": 0.9864864864864865} {"Template_token": ["", "return", "", "::", "getAddressableNumSGPRs", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getAddressableNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45835, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "return", "isAmdHsaOS", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getAlignmentForImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45837, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "AS", "getAS", "(", ")", "const", "{"], "ground_truth": ["return", "AS", ";"], "File": "AMDGPUSubtarget", "Func": "getAMDGPUAS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45839, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "AS", "getAS", "(", ")", "const", "{"], "ground_truth": ["return", "AS", ";"], "File": "AMDGPUSubtarget", "Func": "getAMDGPUAS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45840, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "CallLoweringInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45841, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "return", "CallLoweringInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getCallLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45842, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "return", "std", "::", "make_pair", "(", "", ",", "getWavefrontSize", "(", ")", ")", ";", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "", "*", "getWavefrontSize", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getDefaultFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45843, "Length": 55, "Cover_Rate": 0.4700854700854701} {"Template_token": ["", "return", "", "::", "getEUsPerCU", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getEUsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45844, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "MaxAlign", "=", "", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "ExplicitArgBytes", "=", "alignTo", "(", "ExplicitArgBytes", ",", "Align", ")", "+", "AllocSize", ";", "MaxAlign", "=", "std", "::", "max", "(", "MaxAlign", ",", "Align", ")", ";", "}"], "ground_truth": ["return", "ExplicitArgBytes", ";"], "File": "AMDGPUSubtarget", "Func": "getExplicitKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45846, "Length": 74, "Cover_Rate": 0.5522388059701493} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "uint64_t", "ExplicitArgBytes", "=", "", ";", "MaxAlign", "=", "", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";"], "ground_truth": ["unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getExplicitKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45847, "Length": 58, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45850, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "const", "FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45851, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Generation", "getGeneration", "(", ")", "const", "{"], "ground_truth": ["return", "(", "Generation", ")", "Gen", ";"], "File": "AMDGPUSubtarget", "Func": "getGeneration", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45852, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "Generation", "getGeneration", "(", ")", "const", "{", "return", "(", "Generation", ")", "Gen", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getGeneration", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45853, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isMesaKernel", "(", "F", ")", ")", "return", "", ";", "return", "", "(", "F", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45854, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "isMesaKernel", "(", "F", ")", ")", "return", "", ";", "return", "", "(", "F", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45855, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "const", "InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45856, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "const", "InstructionSelector", "*", "getInstructionSelector", "(", ")", "const", "override", "{"], "ground_truth": ["return", "InstSelector", ".", "get", "(", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45857, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "ImplicitBytes", "=", "getImplicitArgNumBytes", "(", "F", ")", ";", "if", "(", "ImplicitBytes", "!=", "", ")", "{", "unsigned", "Alignment", "=", "getAlignmentForImplicitArgPtr", "(", ")", ";", "TotalSize", "=", "alignTo", "(", "ExplicitArgBytes", ",", "Alignment", ")", "+", "ImplicitBytes", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getKernArgSegmentSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45859, "Length": 34, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "const", "LegalizerInfo", "*", "getLegalizerInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "Legalizer", ".", "get", "(", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getLegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45861, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getMaxFlatWorkGroupSize", "(", ")", "const", "{"], "ground_truth": ["return", "", "::", "getMaxFlatWorkGroupSize", "(", "SubtargetFeatureBits", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getMaxFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45863, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "unsigned", "WorkGroupSize", "=", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ";", "unsigned", "WorkGroupsPerCu", "=", "getMaxWorkGroupsPerCU", "(", "WorkGroupSize", ")", ";", "unsigned", "MaxWaves", "=", "getMaxWavesPerEU", "(", ")", ";"], "ground_truth": ["return", "getLocalMemorySize", "(", ")", "*", "MaxWaves", "/", "WorkGroupsPerCu", "/", "NWaves", ";"], "File": "AMDGPUSubtarget", "Func": "getMaxLocalMemSizeWithWaveCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45864, "Length": 36, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "unsigned", "getMaxNumSGPRs", "(", "unsigned", "WavesPerEU", ",", "bool", "Addressable", ")", "const", "{", "return", "", "::", "getMaxNumSGPRs", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ",", "WavesPerEU", ",", "Addressable", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45865, "Length": 28, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "unsigned", "getMaxNumVGPRs", "(", "unsigned", "WavesPerEU", ")", "const", "{"], "ground_truth": ["return", "", "::", "getMaxNumVGPRs", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ",", "WavesPerEU", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45867, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "unsigned", "getMaxNumVGPRs", "(", "unsigned", "WavesPerEU", ")", "const", "{"], "ground_truth": ["return", "", "::", "getMaxNumVGPRs", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ",", "WavesPerEU", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45868, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "unsigned", "getMaxPrivateElementSize", "(", ")", "const", "{", "return", "MaxPrivateElementSize", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getMaxPrivateElementSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45869, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getMaxPrivateElementSize", "(", ")", "const", "{", "return", "MaxPrivateElementSize", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getMaxPrivateElementSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45870, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", "::", "getMaxWavesPerCU", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45872, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getMaxWavesPerEU", "(", ")", "const", "{", "return", "", "::", "getMaxWavesPerEU", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45873, "Length": 14, "Cover_Rate": 0.875} {"Template_token": ["", "return", "", "::", "getMaxWavesPerEU", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45874, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "getMaxWorkGroupsPerCU", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "{", "return", "", "::", "getMaxWorkGroupsPerCU", "(", "SubtargetFeatureBits", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getMaxWorkGroupsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45876, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "unsigned", "getMinNumSGPRs", "(", "unsigned", "WavesPerEU", ")", "const", "{", "return", "", "::", "getMinNumSGPRs", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ",", "WavesPerEU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45879, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "unsigned", "getMinNumVGPRs", "(", "unsigned", "WavesPerEU", ")", "const", "{"], "ground_truth": ["return", "", "::", "getMinNumVGPRs", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ",", "WavesPerEU", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getMinNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45881, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "unsigned", "getMinNumVGPRs", "(", "unsigned", "WavesPerEU", ")", "const", "{"], "ground_truth": ["return", "", "::", "getMinNumVGPRs", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ",", "WavesPerEU", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getMinNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45882, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "return", "", "::", "getMinWavesPerEU", "(", "SubtargetFeatureBits", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getMinWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45883, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "unsigned", "Subtarget", "::", "getOccupancyWithLocalMemSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45885, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "unsigned", "GCNSubtarget", "::", "getOccupancyWithNumSGPRs", "(", "unsigned", "SGPRs", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "if", "(", "SGPRs", "<=", "", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getOccupancyWithNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45887, "Length": 52, "Cover_Rate": 0.5148514851485149} {"Template_token": ["", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "VGPRs", "<=", "", ")", "return", "", ";"], "File": "AMDGPUSubtarget", "Func": "getOccupancyWithNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45888, "Length": 36, "Cover_Rate": 0.37894736842105264} {"Template_token": ["", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "if", "(", "VGPRs", "<=", "", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getOccupancyWithNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45889, "Length": 40, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "void", "GCNSubtarget", "::", "getPostRAMutations", "(", "std", "::", "vector", "<", "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">>", "&", "Mutations", ")", "const", "{"], "ground_truth": ["Mutations", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "MemOpClusterMutation", ">", "(", "&", "InstrInfo", ")", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getPostRAMutations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45890, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "Mutations", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "MemOpClusterMutation", ">", "(", "&", "InstrInfo", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getPostRAMutations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45891, "Length": 17, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "RegBankInfo", ".", "get", "(", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getRegBankInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45893, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "const", "RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45894, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";", "if", "(", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "return", "", ";", "}", "if", "(", "isXNACKEnabled", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getReservedNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45896, "Length": 40, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "if", "(", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "return", "", ";", "}", "if", "(", "isXNACKEnabled", "(", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getReservedNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45897, "Length": 27, "Cover_Rate": 0.35526315789473684} {"Template_token": ["", "unsigned", "getSGPREncodingGranule", "(", ")", "const", "{"], "ground_truth": ["return", "", "::", "getSGPREncodingGranule", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getSGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45904, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getStackAlignment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45906, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getStackAlignment", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUSubtarget", "Func": "getStackAlignment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45907, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getTargetLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45908, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "const", "TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "TLInfo", ";"], "File": "AMDGPUSubtarget", "Func": "getTargetLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45909, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "", "::", "getTotalNumSGPRs", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getTotalNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45910, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "return", "", "::", "getTotalNumVGPRs", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45913, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "TrapHandlerAbi", "getTrapHandlerAbi", "(", ")", "const", "{", "return", "isAmdHsaOS", "(", ")", "?", "TrapHandlerAbiHsa", ":", "TrapHandlerAbiNone", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getTrapHandlerAbi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45914, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isAmdHsaOS", "(", ")", "?", "TrapHandlerAbiHsa", ":", "TrapHandlerAbiNone", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getTrapHandlerAbi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45915, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "unsigned", "getVGPRAllocGranule", "(", ")", "const", "{", "return", "", "::", "getVGPRAllocGranule", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45916, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "", "::", "getVGPRAllocGranule", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45917, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "unsigned", "getVGPREncodingGranule", "(", ")", "const", "{"], "ground_truth": ["return", "", "::", "getVGPREncodingGranule", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getVGPREncodingGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45918, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "unsigned", "getWavefrontSizeLog2", "(", ")", "const", "{"], "ground_truth": ["return", "Log2_32", "(", "WavefrontSize", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getWavefrontSizeLog2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45920, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "unsigned", "getWavefrontSizeLog2", "(", ")", "const", "{"], "ground_truth": ["return", "Log2_32", "(", "WavefrontSize", ")", ";"], "File": "AMDGPUSubtarget", "Func": "getWavefrontSizeLog2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45921, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "(", "", ",", "getMaxWavesPerEU", "(", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "FlatWorkGroupSizes", "=", "getFlatWorkGroupSizes", "(", "F", ")", ";", "unsigned", "MinImpliedByFlatWorkGroupSize", "=", "getMaxWavesPerEU", "(", "FlatWorkGroupSizes", ".", "second", ")", ";", "bool", "RequestedFlatWorkGroupSize", "=", "false", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", "||", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "Default", ".", "first", "=", "MinImpliedByFlatWorkGroupSize", ";", "RequestedFlatWorkGroupSize", "=", "true", ";", "}", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "", "(", "F", ",", "", ",", "Default", ",", "true", ")", ";"], "ground_truth": ["if", "(", "Requested", ".", "second", "&&", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";"], "File": "AMDGPUSubtarget", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45922, "Length": 113, "Cover_Rate": 0.6108108108108108} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "FlatWorkGroupSizes", "=", "getFlatWorkGroupSizes", "(", "F", ")", ";", "unsigned", "MinImpliedByFlatWorkGroupSize", "=", "getMaxWavesPerEU", "(", "FlatWorkGroupSizes", ".", "second", ")", ";", "bool", "RequestedFlatWorkGroupSize", "=", "false", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", "||", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "Default", ".", "first", "=", "MinImpliedByFlatWorkGroupSize", ";"], "ground_truth": ["RequestedFlatWorkGroupSize", "=", "true", ";"], "File": "AMDGPUSubtarget", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45923, "Length": 57, "Cover_Rate": 0.3081081081081081} {"Template_token": ["", "return", "", "::", "getWavesPerWorkGroup", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getWavesPerWorkGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45925, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "return", "getGeneration", "(", ")", "!=", "Subtarget", "::", "SOUTHERN_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "has12DWordStoreHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45927, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "has16BitInsts", "(", ")", "const", "{", "return", "Has16BitInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "has16BitInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45928, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "AddNoCarryInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45931, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "(", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45932, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "hasAddr64", "(", ")", "const", "{"], "ground_truth": ["return", "(", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", ";"], "File": "AMDGPUSubtarget", "Func": "hasAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45933, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "hasApertureRegs", "(", ")", "const", "{", "return", "HasApertureRegs", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasApertureRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45934, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasAutoWaitcntBeforeBarrier", "(", ")", "const", "{"], "ground_truth": ["return", "AutoWaitcntBeforeBarrier", ";"], "File": "AMDGPUSubtarget", "Func": "hasAutoWaitcntBeforeBarrier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45935, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "AutoWaitcntBeforeBarrier", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasAutoWaitcntBeforeBarrier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45936, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasBCNT", "(", "unsigned", "Size", ")", "const", "{"], "ground_truth": ["if", "(", "Size", "==", "", ")", "return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";"], "File": "AMDGPUSubtarget", "Func": "hasBCNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45937, "Length": 23, "Cover_Rate": 0.8518518518518519} {"Template_token": ["", "bool", "hasBCNT", "(", "unsigned", "Size", ")", "const", "{", "if", "(", "Size", "==", "", ")", "return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasBCNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45938, "Length": 27, "Cover_Rate": 1.0} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasBFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45940, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasBFI", "(", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUSubtarget", "Func": "hasBFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45941, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasCARRY", "(", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUSubtarget", "Func": "hasCARRY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45942, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "CFALUBug", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasCFAluBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45944, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "CFALUBug", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasCFAluBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45945, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "CodeObjectV3", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasCodeObjectV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45946, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "CodeObjectV3", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasCodeObjectV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45947, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasDLInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasDLInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45950, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasDPP", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45952, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasDPP", "(", ")", "const", "{", "return", "HasDPP", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45953, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasFFBH", "(", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFFBH", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45954, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasFFBH", "(", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFFBH", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45955, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFFBL", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45956, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "FlatGlobalInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFlatGlobalInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45958, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFlatInstOffsets", "(", ")", "const", "{", "return", "FlatInstOffsets", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFlatInstOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45959, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "FlatInstOffsets", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFlatInstOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45960, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFlatLgkmVMemCountInOrder", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFlatLgkmVMemCountInOrder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45961, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasFlatLgkmVMemCountInOrder", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">", "GFX9", ";"], "File": "AMDGPUSubtarget", "Func": "hasFlatLgkmVMemCountInOrder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45962, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "hasFlatScratchInsts", "(", ")", "const", "{", "return", "FlatScratchInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFlatScratchInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45963, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasFMA", "(", ")", "const", "{"], "ground_truth": ["return", "FMA", ";"], "File": "AMDGPUSubtarget", "Func": "hasFMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45964, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "FMA", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45965, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFmaMixInsts", "(", ")", "const", "{", "return", "HasFmaMixInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFmaMixInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45967, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasFminFmaxLegacy", "(", ")", "const", "{"], "ground_truth": ["return", "HasFminFmaxLegacy", ";"], "File": "AMDGPUSubtarget", "Func": "hasFminFmaxLegacy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45968, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "FP64FP16Denormals", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFP16Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45970, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFP16Denormals", "(", ")", "const", "{", "return", "FP64FP16Denormals", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFP16Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45971, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasFP64", "(", ")", "const", "{", "return", "FP64", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFP64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45972, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "FP64", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFP64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45973, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "FP64FP16Denormals", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFP64Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45974, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "FPExceptions", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFPExceptions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45975, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "FPExceptions", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFPExceptions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45976, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HalfRate64Ops", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasHalfRate64Ops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45977, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasInv2PiInlineImm", "(", ")", "const", "{", "return", "HasInv2PiInlineImm", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasInv2PiInlineImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45979, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasInv2PiInlineImm", "(", ")", "const", "{"], "ground_truth": ["return", "HasInv2PiInlineImm", ";"], "File": "AMDGPUSubtarget", "Func": "hasInv2PiInlineImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45980, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasMad64_32", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "SEA_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasMad64_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45981, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "SEA_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasMad64_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45982, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "HasMadMixInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasMadMixInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45984, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasMed3_16", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasMed3_16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45986, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasMergedShaders", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasMergedShaders", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45987, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasMergedShaders", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45988, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "hasMIMG_R128", "(", ")", "const", "{"], "ground_truth": ["return", "MIMG_R128", ";"], "File": "AMDGPUSubtarget", "Func": "hasMIMG_R128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45989, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasMIMG_R128", "(", ")", "const", "{", "return", "MIMG_R128", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasMIMG_R128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45990, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasMovrel", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasMovrel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45993, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasMovrel", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasMovrel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45994, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasMulI24", "(", ")", "const", "{"], "ground_truth": ["return", "HasMulI24", ";"], "File": "AMDGPUSubtarget", "Func": "hasMulI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45995, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasMulI24", "(", ")", "const", "{"], "ground_truth": ["return", "HasMulI24", ";"], "File": "AMDGPUSubtarget", "Func": "hasMulI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45996, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasMulU24", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasMulU24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 45998, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasReadM0SendMsgHazard", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasReadM0SendMsgHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46001, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasScalarCompareEq64", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "VOLCANIC_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasScalarCompareEq64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46005, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasScalarStores", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasScalarStores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46006, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasScalarStores", "(", ")", "const", "{", "return", "HasScalarStores", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasScalarStores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46007, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasSDWA", "(", ")", "const", "{"], "ground_truth": ["return", "HasSDWA", ";"], "File": "AMDGPUSubtarget", "Func": "hasSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46008, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasSDWA", "(", ")", "const", "{"], "ground_truth": ["return", "HasSDWA", ";"], "File": "AMDGPUSubtarget", "Func": "hasSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46009, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasSDWAMac", "(", ")", "const", "{", "return", "HasSDWAMac", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasSDWAMac", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46010, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasSDWAMac", "(", ")", "const", "{", "return", "HasSDWAMac", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasSDWAMac", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46011, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasSDWAOmod", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasSDWAOmod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46012, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasSDWAOmod", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasSDWAOmod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46013, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasSDWAOutModsVOPC", "(", ")", "const", "{", "return", "HasSDWAOutModsVOPC", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasSDWAOutModsVOPC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46014, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasSDWAOutModsVOPC", "(", ")", "const", "{"], "ground_truth": ["return", "HasSDWAOutModsVOPC", ";"], "File": "AMDGPUSubtarget", "Func": "hasSDWAOutModsVOPC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46015, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasSDWAScalar", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasSDWAScalar", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46016, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasSDWAScalar", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasSDWAScalar", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46017, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasSDWASdst", "(", ")", "const", "{"], "ground_truth": ["return", "HasSDWASdst", ";"], "File": "AMDGPUSubtarget", "Func": "hasSDWASdst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46018, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasSMemRealTime", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasSMemRealTime", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46019, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasSMovFedHazard", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", ";"], "File": "AMDGPUSubtarget", "Func": "hasSMovFedHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46021, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "hasUnalignedBufferAccess", "(", ")", "const", "{"], "ground_truth": ["return", "UnalignedBufferAccess", ";"], "File": "AMDGPUSubtarget", "Func": "hasUnalignedBufferAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46023, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasUnalignedScratchAccess", "(", ")", "const", "{"], "ground_truth": ["return", "UnalignedScratchAccess", ";"], "File": "AMDGPUSubtarget", "Func": "hasUnalignedScratchAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46024, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasUnalignedScratchAccess", "(", ")", "const", "{"], "ground_truth": ["return", "UnalignedScratchAccess", ";"], "File": "AMDGPUSubtarget", "Func": "hasUnalignedScratchAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46025, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasUnpackedD16VMem", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasUnpackedD16VMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46026, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasVGPRIndexMode", "(", ")", "const", "{", "return", "HasVGPRIndexMode", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasVGPRIndexMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46027, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasVOP3PInsts", "(", ")", "const", "{", "return", "HasVOP3PInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasVOP3PInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46029, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasVOP3PInsts", "(", ")", "const", "{", "return", "HasVOP3PInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasVOP3PInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46030, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "", ">", "FullFS", "(", "", ")", ";", "if", "(", "isAmdHsaOS", "(", ")", ")", "FullFS", "+=", "", ";", "if", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "FullFS", "+=", "", ";", "}", "else", "{", "FullFS", "+=", "", ";", "}", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "", ")", "MaxPrivateElementSize", "=", "", ";", "if", "(", "LDSBankCount", "==", "", ")", "LDSBankCount", "=", "", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{"], "ground_truth": ["if", "(", "LocalMemorySize", "==", "", ")", "LocalMemorySize", "=", "", ";"], "File": "AMDGPUSubtarget", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46031, "Length": 153, "Cover_Rate": 0.8453038674033149} {"Template_token": ["", "bool", "isAmdCodeObjectV2", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "isAmdHsaOS", "(", ")", "||", "isMesaKernel", "(", "F", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "isAmdCodeObjectV2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46032, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isAmdPalOS", "(", ")", "const", "{", "return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "isAmdPalOS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46034, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isAmdPalOS", "(", ")", "const", "{", "return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "isAmdPalOS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46035, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isMesa3DOS", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "Mesa3D", ";"], "File": "AMDGPUSubtarget", "Func": "isMesa3DOS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46036, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "Mesa3D", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "isMesa3DOS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46037, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isMesaKernel", "(", "const", "Function", "&", "F", ")", "const", "{"], "ground_truth": ["return", "isMesa3DOS", "(", ")", "&&", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";"], "File": "AMDGPUSubtarget", "Func": "isMesaKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46040, "Length": 25, "Cover_Rate": 0.8928571428571429} {"Template_token": ["", "bool", "isMesaKernel", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "isMesa3DOS", "(", ")", "&&", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "isMesaKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46041, "Length": 26, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "TrapHandler", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "isTrapHandlerEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46042, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "EnableVGPRSpilling", "||", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "isVGPRSpillingEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46044, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "Dim", "=", "UINT_MAX", ";", "switch", "(", "F", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "IdQuery", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Dim", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "IdQuery", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Dim", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "IdQuery", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Dim", "=", "", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "Dim", "<=", "", ")", "{"], "ground_truth": ["if", "(", "auto", "Node", "=", "Kernel", "->", "getMetadata", "(", "", ")", ")", "if", "(", "Node", "->", "getNumOperands", "(", ")", "==", "", ")", "MinSize", "=", "MaxSize", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "Dim", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "AMDGPUSubtarget", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46047, "Length": 134, "Cover_Rate": 0.44666666666666666} {"Template_token": ["", "unsigned", "MaxSize", "=", "getFlatWorkGroupSizes", "(", "*", "Kernel", ")", ".", "second", ";", "bool", "IdQuery", "=", "false", ";", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "const", "Function", "*", "F", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "F", ")", "{", "unsigned", "Dim", "=", "UINT_MAX", ";", "switch", "(", "F", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "IdQuery", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Dim", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "IdQuery", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Dim", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUSubtarget", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46048, "Length": 106, "Cover_Rate": 0.35333333333333333} {"Template_token": ["", "MemOpClusterMutation", "(", "const", "InstrInfo", "*", "tii", ")", ":", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "MemOpClusterMutation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46049, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "MemOpClusterMutation", "(", "const", "InstrInfo", "*", "tii", ")", ":", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "MemOpClusterMutation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46050, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "enableScheduler", "(", ")", ")", "Policy", ".", "ShouldTrackLaneMasks", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "overrideSchedPolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46051, "Length": 14, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "if", "(", "!", "enableScheduler", "(", ")", ")", "Policy", ".", "ShouldTrackLaneMasks", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "overrideSchedPolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46052, "Length": 14, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "bool", "privateMemoryResourceIsRangeChecked", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", "<", "Subtarget", "::", "GFX9", ";"], "File": "AMDGPUSubtarget", "Func": "privateMemoryResourceIsRangeChecked", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46053, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "privateMemoryResourceIsRangeChecked", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", "<", "Subtarget", "::", "GFX9", ";"], "File": "AMDGPUSubtarget", "Func": "privateMemoryResourceIsRangeChecked", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46054, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "AS", "(", "", "(", "TT", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46055, "Length": 113, "Cover_Rate": 0.8308823529411765} {"Template_token": ["", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "AS", "(", "", "(", "TT", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46056, "Length": 113, "Cover_Rate": 0.8308823529411765} {"Template_token": ["", "bool", "useDS128", "(", ")", "const", "{", "return", "CIInsts", "&&", "EnableDS128", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "useDS128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46061, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "CIInsts", "&&", "EnableDS128", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "useDS128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46062, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "useVGPRIndexMode", "(", "bool", "UserEnable", ")", "const", "{", "return", "!", "hasMovrel", "(", ")", "||", "(", "UserEnable", "&&", "hasVGPRIndexMode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "useVGPRIndexMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46063, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "return", "!", "hasMovrel", "(", ")", "||", "(", "UserEnable", "&&", "hasVGPRIndexMode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "useVGPRIndexMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46064, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "bool", "vmemWriteNeedsExpWaitcnt", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<", "SEA_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "vmemWriteNeedsExpWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46065, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "~", "Subtarget", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "~AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46067, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "~", "Subtarget", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "~AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46068, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "static", "Target", "TheTarget", ";", "return", "TheTarget", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetInfo11", "Func": "getTheAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46070, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "Target", "&", "llvm", "::", "getTheGCNTarget", "(", ")", "{"], "ground_truth": ["static", "Target", "TheGCNTarget", ";"], "File": "AMDGPUTargetInfo11", "Func": "getTheGCNTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46072, "Length": 12, "Cover_Rate": 0.75} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "amdgcn", ",", "false", ">", "GCN", "(", "getTheGCNTarget", "(", ")", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetInfo11", "Func": "LLVMInitializeAMDGPUTargetInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46073, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "amdgcn", ",", "false", ">", "GCN", "(", "getTheGCNTarget", "(", ")", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetInfo11", "Func": "LLVMInitializeAMDGPUTargetInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46074, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "amdgcn", ",", "false", ">", "GCN", "(", "TheGCNTarget", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetInfo12", "Func": "LLVMInitializeAMDGPUTargetInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46075, "Length": 18, "Cover_Rate": 0.45} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "r600", ",", "false", ">", "", "(", "TheTarget", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "amdgcn", ",", "false", ">", "GCN", "(", "TheGCNTarget", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetInfo12", "Func": "LLVMInitializeAMDGPUTargetInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46076, "Length": 35, "Cover_Rate": 0.875} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "r600", ",", "false", ">", "", "(", "getTheTarget", "(", ")", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "amdgcn", ",", "false", ">", "GCN", "(", "getTheGCNTarget", "(", ")", ",", "", ",", "", ",", "", ")", ";"], "File": "AMDGPUTargetInfo13", "Func": "LLVMInitializeAMDGPUTargetInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46077, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "r600", ",", "false", ">", "", "(", "getTheTarget", "(", ")", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "amdgcn", ",", "false", ">", "GCN", "(", "getTheGCNTarget", "(", ")", ",", "", ",", "", ",", "", ")", ";"], "File": "AMDGPUTargetInfo13", "Func": "LLVMInitializeAMDGPUTargetInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46078, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "amdgcn", ",", "false", ">", "GCN", "(", "getTheGCNTarget", "(", ")", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetInfo5", "Func": "LLVMInitializeAMDGPUTargetInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46079, "Length": 22, "Cover_Rate": 0.4489795918367347} {"Template_token": ["", "addPass", "(", "createAttributorPass", "(", ")", ")", ";", "addPass", "(", "createAnnotateKernelFeaturesPass", "(", ")", ")", ";", "}", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createLowerKernelArgumentsPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "if", "(", "isPassEnabled", "(", "EnableLoadStoreVectorizer", ")", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createLowerSwitchPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46081, "Length": 67, "Cover_Rate": 0.7282608695652174} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createGVNPass", "(", ")", ")", ";"], "ground_truth": ["else", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addEarlyCSEOrGVNPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46082, "Length": 25, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "void", "PassConfig", "::", "addEarlyCSEOrGVNPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createGVNPass", "(", ")", ")", ";"], "ground_truth": ["else", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addEarlyCSEOrGVNPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46083, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "insertPass", "(", "&", "TwoAddressInstructionPassID", ",", "&", "WholeQuadModeID", ")", ";", "insertPass", "(", "&", "TwoAddressInstructionPassID", ",", "&", "PreAllocateWWMRegsID", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addFastRegAlloc", "(", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46084, "Length": 24, "Cover_Rate": 0.5853658536585366} {"Template_token": ["", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", ")", "{"], "ground_truth": ["insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46085, "Length": 16, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "bool", "GCNPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "addGlobalInstructionSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46087, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "TargetPassConfig", "::", "addILPOpts", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "addILPOpts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46088, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "TargetPassConfig", "::", "addILPOpts", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addILPOpts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46089, "Length": 9, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "PassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "&", "FixSGPRCopiesID", ")", ";"], "ground_truth": ["addPass", "(", "createLowerI1CopiesPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46090, "Length": 19, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "bool", "GCNPassConfig", "::", "addInstSelector", "(", ")", "{", "PassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "&", "FixSGPRCopiesID", ")", ";", "addPass", "(", "createLowerI1CopiesPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46091, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "addPass", "(", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "EnableLowerModuleLDS", ")", "{", "if", "(", "EnableLDSReplaceWithPointer", ")", "addPass", "(", "createReplaceLDSUseWithPointerPass", "(", ")", ")", ";", "addPass", "(", "createLowerModuleLDSPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "if", "(", "isPassEnabled", "(", "EnableScalarIRPasses", ")", ")", "addStraightLineScalarOptimizationPasses", "(", ")", ";"], "ground_truth": ["if", "(", "EnableAliasAnalysis", ")", "{"], "File": "AMDGPUTargetMachine (2)1", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46092, "Length": 104, "Cover_Rate": 0.325} {"Template_token": ["", "bool", "GCNPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "addLegalizeMachineIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46094, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "addLegalizeMachineIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46095, "Length": 12, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "if", "(", "isPassEnabled", "(", "EnableSDWAPeephole", ")", ")", "{", "addPass", "(", "&", "PeepholeSDWAID", ")", ";", "addPass", "(", "&", "EarlyMachineLICMID", ")", ";", "addPass", "(", "&", "MachineCSEID", ")", ";"], "ground_truth": ["addPass", "(", "&", "FoldOperandsID", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addMachineSSAOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46096, "Length": 32, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "addPass", "(", "&", "MachineCSEID", ")", ";", "addPass", "(", "&", "FoldOperandsID", ")", ";", "}", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "addMachineSSAOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46097, "Length": 27, "Cover_Rate": 0.32926829268292684} {"Template_token": ["", "if", "(", "isPassEnabled", "(", "EnablePreRAOptimizations", ")", ")", "insertPass", "(", "&", "RenameIndependentSubregsID", ",", "&", "GCNPreRAOptimizationsID", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "Less", ")", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FormMemoryClausesID", ")", ";", "if", "(", "OptVGPRLiveRange", ")", "insertPass", "(", "&", "LiveVariablesID", ",", "&", "OptimizeVGPRLiveRangeID", ")", ";", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ")", ";", "if", "(", "EnableDCEInRA", ")", "insertPass", "(", "&", "DetectDeadLanesID", ",", "&", "DeadMachineInstructionElimID", ")", ";", "TargetPassConfig", "::", "addOptimizedRegAlloc", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46098, "Length": 79, "Cover_Rate": 0.6752136752136753} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "OptimizeExecMaskingID", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addPostRegAlloc", "(", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addPostRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46099, "Length": 22, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createModeRegisterPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "InsertHardClausesID", ")", ";"], "ground_truth": ["addPass", "(", "&", "LateBranchLoweringPassID", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46100, "Length": 48, "Cover_Rate": 0.4897959183673469} {"Template_token": ["", "if", "(", "!", "LateCFGStructurize", ")", "{", "if", "(", "EnableStructurizerWorkarounds", ")", "{", "addPass", "(", "createFixIrreduciblePass", "(", ")", ")", ";", "addPass", "(", "createUnifyLoopExitsPass", "(", ")", ")", ";", "}", "addPass", "(", "createStructurizeCFGPass", "(", "false", ")", ")", ";", "}", "addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{"], "ground_truth": ["addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46102, "Length": 55, "Cover_Rate": 0.3395061728395062} {"Template_token": ["", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";"], "ground_truth": ["addPass", "(", "createPreLegalizeCombiner", "(", "IsOptNone", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addPreLegalizeMachineIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46103, "Length": 19, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "addPass", "(", "createMachineCFGStructurizerPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46104, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreRegBankSelect", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";"], "ground_truth": ["addPass", "(", "createPostLegalizeCombiner", "(", "IsOptNone", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addPreRegBankSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46106, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreRegBankSelect", "(", ")", "{"], "ground_truth": ["bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addPreRegBankSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46107, "Length": 18, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "GCNPassConfig", "::", "addPreRewrite", "(", ")", "{"], "ground_truth": ["if", "(", "EnableRegReassign", ")", "addPass", "(", "&", "GCNNSAReassignID", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addPreRewrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46108, "Length": 17, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreSched2", "(", ")", "{"], "ground_truth": ["addPass", "(", "&", "PostRABundlerID", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addPreSched2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46109, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "if", "(", "!", "usingDefaultRegAlloc", "(", ")", ")", "report_fatal_error", "(", "RegAllocOptNotSupportedMessage", ")", ";"], "ground_truth": ["addPass", "(", "createSGPRAllocPass", "(", "false", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addRegAssignAndRewriteFast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46111, "Length": 20, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "addPass", "(", "&", "LowerSGPRSpillsID", ")", ";", "addPass", "(", "createVGPRAllocPass", "(", "false", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addRegAssignAndRewriteFast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46112, "Length": 17, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "addPass", "(", "createVirtRegRewriter", "(", "false", ")", ")", ";", "addPass", "(", "&", "LowerSGPRSpillsID", ")", ";"], "ground_truth": ["addPass", "(", "createVGPRAllocPass", "(", "true", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addRegAssignAndRewriteOptimized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46113, "Length": 22, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "bool", "GCNPassConfig", "::", "addRegAssignAndRewriteOptimized", "(", ")", "{", "if", "(", "!", "usingDefaultRegAlloc", "(", ")", ")", "report_fatal_error", "(", "RegAllocOptNotSupportedMessage", ")", ";", "addPass", "(", "createSGPRAllocPass", "(", "true", ")", ")", ";", "addPass", "(", "createVirtRegRewriter", "(", "false", ")", ")", ";", "addPass", "(", "&", "LowerSGPRSpillsID", ")", ";"], "ground_truth": ["addPass", "(", "createVGPRAllocPass", "(", "true", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addRegAssignAndRewriteOptimized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46114, "Length": 49, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "bool", "GCNPassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addRegBankSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46115, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "addEarlyCSEOrGVNPass", "(", ")", ";", "addPass", "(", "createNaryReassociatePass", "(", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "addStraightLineScalarOptimizationPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46116, "Length": 19, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "Builder", ".", "DivergentTarget", "=", "true", ";", "bool", "EnableOpt", "=", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ";", "bool", "Internalize", "=", "InternalizeSymbols", ";", "bool", "EarlyInline", "=", "EarlyInlineAll", "&&", "EnableOpt", "&&", "!", "EnableFunctionCalls", ";", "bool", "AA", "=", "EnableAliasAnalysis", "&&", "EnableOpt", ";", "bool", "LibCallSimplify", "=", "EnableLibCallSimplify", "&&", "EnableOpt", ";", "bool", "PromoteKernelArguments", "=", "EnablePromoteKernelArguments", "&&", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "Less", ";", "if", "(", "EnableFunctionCalls", ")", "{", "delete", "Builder", ".", "Inliner", ";", "Builder", ".", "Inliner", "=", "createFunctionInliningPass", "(", ")", ";", "}", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "Internalize", ",", "EarlyInline", ",", "AA", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}"], "ground_truth": ["PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46117, "Length": 140, "Cover_Rate": 0.36939313984168864} {"Template_token": ["", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "GCLoweringID", ")", ";"], "ground_truth": ["disablePass", "(", "&", "ShadowStackGCLoweringID", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "AMDGPUPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46118, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "static", "StringRef", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{"], "ground_truth": ["return", "", "", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46119, "Length": 27, "Cover_Rate": 0.7714285714285715} {"Template_token": ["", "static", "StringRef", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{", "return", "", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46120, "Length": 28, "Cover_Rate": 0.8} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "new", "yaml", "::", "MachineFunctionInfo", "(", "*", "MFI", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "MF", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "convertFuncInfoToYAML", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46121, "Length": 37, "Cover_Rate": 0.6981132075471698} {"Template_token": ["", "static", "FunctionPass", "*", "createBasicSGPRRegisterAllocator", "(", ")", "{", "return", "createBasicRegisterAllocator", "(", "onlyAllocateSGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createBasicSGPRRegisterAllocator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46123, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "createBasicRegisterAllocator", "(", "onlyAllocateVGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createBasicVGPRRegisterAllocator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46124, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "return", "createBasicRegisterAllocator", "(", "onlyAllocateVGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createBasicVGPRRegisterAllocator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46125, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "yaml", "::", "MachineFunctionInfo", "*", "GCNTargetMachine", "::", "createDefaultFuncInfoYAML", "(", ")", "const", "{", "return", "new", "yaml", "::", "MachineFunctionInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createDefaultFuncInfoYAML", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46126, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "yaml", "::", "MachineFunctionInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createDefaultFuncInfoYAML", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46127, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "static", "FunctionPass", "*", "createFastVGPRRegisterAllocator", "(", ")", "{"], "ground_truth": ["return", "createFastRegisterAllocator", "(", "onlyAllocateVGPRs", ",", "true", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createFastVGPRRegisterAllocator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46131, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "ScheduleDAGMILive", "*", "DAG", "=", "new", "GCNScheduleDAGMILive", "(", "C", ",", "std", "::", "make_unique", "<", "GCNMaxOccupancySchedStrategy", ">", "(", "C", ")", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createMacroFusionDAGMutation", "(", ")", ")", ";", "DAG", "->", "addMutation", "(", "createExportClusteringDAGMutation", "(", ")", ")", ";", "return", "DAG", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46132, "Length": 58, "Cover_Rate": 0.8529411764705882} {"Template_token": ["", "return", "createGreedyRegisterAllocator", "(", "onlyAllocateSGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createGreedySGPRRegisterAllocator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46133, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "static", "FunctionPass", "*", "createGreedySGPRRegisterAllocator", "(", ")", "{", "return", "createGreedyRegisterAllocator", "(", "onlyAllocateSGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createGreedySGPRRegisterAllocator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46134, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "static", "FunctionPass", "*", "createGreedyVGPRRegisterAllocator", "(", ")", "{"], "ground_truth": ["return", "createGreedyRegisterAllocator", "(", "onlyAllocateVGPRs", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createGreedyVGPRRegisterAllocator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46135, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "auto", "DAG", "=", "new", "GCNIterativeScheduler", "(", "C", ",", "GCNIterativeScheduler", "::", "SCHEDULE_LEGACYMAXOCCUPANCY", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "ground_truth": ["return", "DAG", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createIterativeGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46137, "Length": 32, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "auto", "DAG", "=", "new", "GCNIterativeScheduler", "(", "C", ",", "GCNIterativeScheduler", "::", "SCHEDULE_ILP", ")", ";"], "ground_truth": ["DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createIterativeILPMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46138, "Length": 29, "Cover_Rate": 0.5576923076923077} {"Template_token": ["", "ScheduleDAGInstrs", "*", "GCNPassConfig", "::", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "{", "const", "GCNSubtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "enableScheduler", "(", ")", ")", "return", "createMachineScheduler", "(", "C", ")", ";"], "ground_truth": ["return", "createGCNMaxOccupancyMachineScheduler", "(", "C", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46140, "Length": 48, "Cover_Rate": 0.9795918367346939} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "enableScheduler", "(", ")", ")", "return", "createMachineScheduler", "(", "C", ")", ";"], "ground_truth": ["return", "createGCNMaxOccupancyMachineScheduler", "(", "C", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46141, "Length": 36, "Cover_Rate": 0.7346938775510204} {"Template_token": ["", "static", "ScheduleDAGInstrs", "*", "createMinRegScheduler", "(", "MachineSchedContext", "*", "C", ")", "{"], "ground_truth": ["return", "new", "GCNIterativeScheduler", "(", "C", ",", "GCNIterativeScheduler", "::", "SCHEDULE_MINREGFORCED", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createMinRegScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46142, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "static", "ScheduleDAGInstrs", "*", "createMinRegScheduler", "(", "MachineSchedContext", "*", "C", ")", "{", "return", "new", "GCNIterativeScheduler", "(", "C", ",", "GCNIterativeScheduler", "::", "SCHEDULE_MINREGFORCED", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createMinRegScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46143, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "TargetPassConfig", "*", "GCNTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["return", "new", "GCNPassConfig", "(", "*", "this", ",", "PM", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46144, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "ST", ".", "createFillMFMAShadowMutation", "(", "DAG", "->", "TII", ")", ")", ";"], "ground_truth": ["return", "DAG", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createPostMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46146, "Length": 33, "Cover_Rate": 0.4714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createRegAllocPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46147, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "RegisterRegAlloc", "::", "FunctionPassCtor", "Ctor", "=", "SGPRRegisterRegAlloc", "::", "getDefault", "(", ")", ";", "if", "(", "Ctor", "!=", "useDefaultRegisterAllocator", ")", "return", "Ctor", "(", ")", ";", "if", "(", "Optimized", ")", "return", "createGreedyRegisterAllocator", "(", "onlyAllocateSGPRs", ")", ";"], "ground_truth": ["return", "createFastRegisterAllocator", "(", "onlyAllocateSGPRs", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createSGPRAllocPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46149, "Length": 40, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "FunctionPass", "*", "GCNPassConfig", "::", "createSGPRAllocPass", "(", "bool", "Optimized", ")", "{", "llvm", "::", "call_once", "(", "InitializeDefaultSGPRRegisterAllocatorFlag", ",", "initializeDefaultSGPRRegisterAllocatorOnce", ")", ";", "RegisterRegAlloc", "::", "FunctionPassCtor", "Ctor", "=", "SGPRRegisterRegAlloc", "::", "getDefault", "(", ")", ";", "if", "(", "Ctor", "!=", "useDefaultRegisterAllocator", ")", "return", "Ctor", "(", ")", ";"], "ground_truth": ["if", "(", "Optimized", ")", "return", "createGreedyRegisterAllocator", "(", "onlyAllocateSGPRs", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createSGPRAllocPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46150, "Length": 51, "Cover_Rate": 0.85} {"Template_token": ["", "static", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{"], "ground_truth": ["return", "new", "ScheduleDAGMI", "(", "C", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createSIMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46152, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "llvm", "::", "call_once", "(", "InitializeDefaultVGPRRegisterAllocatorFlag", ",", "initializeDefaultVGPRRegisterAllocatorOnce", ")", ";", "RegisterRegAlloc", "::", "FunctionPassCtor", "Ctor", "=", "VGPRRegisterRegAlloc", "::", "getDefault", "(", ")", ";", "if", "(", "Ctor", "!=", "useDefaultRegisterAllocator", ")", "return", "Ctor", "(", ")", ";", "if", "(", "Optimized", ")", "return", "createGreedyVGPRRegisterAllocator", "(", ")", ";"], "ground_truth": ["return", "createFastVGPRRegisterAllocator", "(", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createVGPRAllocPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46155, "Length": 45, "Cover_Rate": 0.8035714285714286} {"Template_token": ["", "GCNPassConfig", "(", "LLVMTargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "PassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["setRequiresCodeGenSCCOrder", "(", "true", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "GCNPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46156, "Length": 23, "Cover_Rate": 0.696969696969697} {"Template_token": ["", "GCNPassConfig", "(", "LLVMTargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "PassConfig", "(", "TM", ",", "PM", ")", "{", "setRequiresCodeGenSCCOrder", "(", "true", ")", ";"], "ground_truth": ["substitutePass", "(", "&", "PostRASchedulerID", ",", "&", "PostMachineSchedulerID", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "GCNPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46157, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "GCNTargetMachine", "::", "GCNTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "GCNTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46158, "Length": 68, "Cover_Rate": 1.0} {"Template_token": ["", "GCNTargetMachine", "::", "GCNTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "GCNTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46159, "Length": 68, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "V", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", ";", "const", "auto", "*", "Ptr", "=", "LD", "->", "getPointerOperand", "(", ")", ";"], "ground_truth": ["if", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", ")", "return", "AS", "::", "UNKNOWN_ADDRESS_SPACE", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "getAssumedAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46160, "Length": 59, "Cover_Rate": 0.59} {"Template_token": ["", "if", "(", "!", "LD", ")", "return", "AS", "::", "UNKNOWN_ADDRESS_SPACE", ";", "assert", "(", "V", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", ";", "const", "auto", "*", "Ptr", "=", "LD", "->", "getPointerOperand", "(", ")", ";", "if", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", ")", "return", "AS", "::", "UNKNOWN_ADDRESS_SPACE", ";", "return", "AS", "::", "GLOBAL_ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "getAssumedAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46161, "Length": 75, "Cover_Rate": 0.75} {"Template_token": ["", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "return", "Reloc", "::", "PIC_", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "getEffectiveRelocModel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46162, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "return", "Reloc", "::", "PIC_", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "getEffectiveRelocModel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46163, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "StringRef", "TargetMachine", "::", "getFeatureString", "(", "const", "Function", "&", "F", ")", "const", "{"], "ground_truth": ["Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "getFeatureString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46164, "Length": 22, "Cover_Rate": 0.55} {"Template_token": ["", "StringRef", "TargetMachine", "::", "getFeatureString", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "return", "FSAttr", ".", "isValid", "(", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ":", "getTargetFeatureString", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "getFeatureString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46165, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getTM", "<", "GCNTargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "getGCNTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46167, "Length": 9, "Cover_Rate": 0.5625} {"Template_token": ["", "Attribute", "GPUAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "return", "GPUAttr", ".", "isValid", "(", ")", "?", "GPUAttr", ".", "getValueAsString", "(", ")", ":", "getTargetCPU", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "getGPUName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46168, "Length": 28, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "!", "GPU", ".", "empty", "(", ")", ")", "return", "GPU", ";"], "ground_truth": ["if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "return", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "", ":", "", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "getGPUOrDefault", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46169, "Length": 39, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "const", "IntrinsicInfo", "*", "getIntrinsicInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "IntrinsicInfo", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "getIntrinsicInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46171, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "?", "-", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "getNullPointerValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46172, "Length": 21, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "uint64_t", "getNullPointerValue", "(", "unsigned", "AddrSpace", ")", "const", "{"], "ground_truth": ["return", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "?", "-", "", ":", "", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "getNullPointerValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46173, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "getObjFileLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46175, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetSubtargetInfo", "*", "GCNTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "StringRef", "GPU", "=", "getGPUName", "(", "F", ")", ";", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", ";", "SmallString", "<", "", ">", "SubtargetKey", "(", "GPU", ")", ";", "SubtargetKey", ".", "append", "(", "FS", ")", ";"], "ground_truth": ["auto", "&", "I", "=", "SubtargetMap", "[", "SubtargetKey", "]", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46176, "Length": 55, "Cover_Rate": 0.5445544554455446} {"Template_token": ["", "return", "TargetTransformInfo", "(", "GCNTTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "getTargetTransformInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46178, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "RegisterRegAlloc", "::", "FunctionPassCtor", "Ctor", "=", "SGPRRegisterRegAlloc", "::", "getDefault", "(", ")", ";", "if", "(", "!", "Ctor", ")", "{"], "ground_truth": ["Ctor", "=", "SGPRRegAlloc", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "initializeDefaultSGPRRegisterAllocatorOnce", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46179, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "if", "(", "!", "Ctor", ")", "{", "Ctor", "=", "VGPRRegAlloc", ";", "VGPRRegisterRegAlloc", "::", "setDefault", "(", "VGPRRegAlloc", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "initializeDefaultVGPRRegisterAllocatorOnce", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46180, "Length": 19, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "isMachineVerifierClean", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46182, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "", "(", "SrcAS", ")", "&&", "", "(", "DestAS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "isNoopAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46183, "Length": 12, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "bool", "TargetMachine", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "return", "", "(", "SrcAS", ")", "&&", "", "(", "DestAS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "isNoopAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46184, "Length": 25, "Cover_Rate": 0.8620689655172413} {"Template_token": ["", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertHardClausesPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializePreEmitPeepholePass", "(", "*", "PR", ")", ";", "initializeLateBranchLoweringPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";", "initializePostRABundlerPass", "(", "*", "PR", ")", ";", "initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";", "initializeAAWrapperPassPass", "(", "*", "PR", ")", ";", "initializeExternalAAWrapperPass", "(", "*", "PR", ")", ";", "initializeUseNativeCallsPass", "(", "*", "PR", ")", ";", "initializeSimplifyLibCallsPass", "(", "*", "PR", ")", ";", "initializePrintfRuntimeBindingPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeResourceUsageAnalysisPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46185, "Length": 132, "Cover_Rate": 0.30344827586206896} {"Template_token": ["", "static", "bool", "mustPreserveGV", "(", "const", "GlobalValue", "&", "GV", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "&", "GV", ")", ")", "return", "F", "->", "isDeclaration", "(", ")", "||", "F", "->", "getName", "(", ")", ".", "startswith", "(", "", ")", "||", "F", "->", "getName", "(", ")", ".", "startswith", "(", "", ")", "||", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["GV", ".", "removeDeadConstantUsers", "(", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "mustPreserveGV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46186, "Length": 70, "Cover_Rate": 0.8641975308641975} {"Template_token": ["", "static", "bool", "onlyAllocateSGPRs", "(", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "TargetRegisterClass", "&", "RC", ")", "{"], "ground_truth": ["return", "static_cast", "<", "const", "RegisterInfo", "&", ">", "(", "TRI", ")", ".", "isSGPRClass", "(", "&", "RC", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "onlyAllocateSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46187, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "return", "!", "static_cast", "<", "const", "RegisterInfo", "&", ">", "(", "TRI", ")", ".", "isSGPRClass", "(", "&", "RC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "onlyAllocateVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46189, "Length": 19, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "return", "!", "static_cast", "<", "const", "RegisterInfo", "&", ">", "(", "TRI", ")", ".", "isSGPRClass", "(", "&", "RC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "onlyAllocateVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46190, "Length": 19, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "initializeBaseYamlFields", "(", "YamlMFI", ",", "MF", ",", "PFS", ",", "Error", ",", "SourceRange", ")", ")", "return", "true", ";", "if", "(", "MFI", "->", "Occupancy", "==", "", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MFI", "->", "Occupancy", "=", "ST", ".", "computeOccupancy", "(", "MF", ".", "getFunction", "(", ")", ",", "MFI", "->", "getLDSSize", "(", ")", ")", ";", "}", "auto", "parseRegister", "=", "[", "&", "]", "(", "const", "yaml", "::", "StringValue", "&", "RegName", ",", "Register", "&", "RegVal", ")", "{", "Register", "TempReg", ";", "if", "(", "parseNamedRegisterReference", "(", "PFS", ",", "TempReg", ",", "RegName", ".", "Value", ",", "Error", ")", ")", "{", "SourceRange", "=", "RegName", ".", "SourceRange", ";", "return", "true", ";", "}", "RegVal", "=", "TempReg", ";", "return", "false", ";", "}", ";", "auto", "diagnoseRegisterClass", "=", "[", "&", "]", "(", "const", "yaml", "::", "StringValue", "&", "RegName", ")", "{", "const", "MemoryBuffer", "&", "Buffer", "=", "*", "PFS", ".", "SM", "->", "getMemoryBuffer", "(", "PFS", ".", "SM", "->", "getMainFileID", "(", ")", ")", ";", "Error", "=", "SMDiagnostic", "(", "*", "PFS", ".", "SM", ",", "SMLoc", "(", ")", ",", "Buffer", ".", "getBufferIdentifier", "(", ")", ",", "", ",", "RegName", ".", "Value", ".", "size", "(", ")", ",", "SourceMgr", "::", "DK_Error", ",", "", ",", "RegName", ".", "Value", ",", "None", ",", "None", ")", ";", "SourceRange", "=", "RegName", ".", "SourceRange", ";", "return", "true", ";", "}", ";", "if", "(", "parseRegister", "(", "YamlMFI", ".", "ScratchRSrcReg", ",", "MFI", "->", "ScratchRSrcReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "FrameOffsetReg", ",", "MFI", "->", "FrameOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "StackPtrOffsetReg", ",", "MFI", "->", "StackPtrOffsetReg", ")", ")", "return", "true", ";", "if", "(", "MFI", "->", "ScratchRSrcReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchRSrcReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchRSrcReg", ")", ";", "}", "if", "(", "MFI", "->", "FrameOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "FrameOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "FrameOffsetReg", ")", ";", "}", "if", "(", "MFI", "->", "StackPtrOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "StackPtrOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "StackPtrOffsetReg", ")", ";", "}", "auto", "parseAndCheckArgument", "=", "[", "&", "]", "(", "const", "Optional", "<", "yaml", "::", "Argument", ">", "&", "A", ",", "const", "TargetRegisterClass", "&", "RC", ",", "ArgDescriptor", "&", "Arg", ",", "unsigned", "UserSGPRs", ",", "unsigned", "SystemSGPRs", ")", "{", "if", "(", "!", "A", ")", "return", "false", ";", "if", "(", "A", "->", "IsRegister", ")", "{", "Register", "Reg", ";", "if", "(", "parseNamedRegisterReference", "(", "PFS", ",", "Reg", ",", "A", "->", "RegisterName", ".", "Value", ",", "Error", ")", ")", "{", "SourceRange", "=", "A", "->", "RegisterName", ".", "SourceRange", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "!", "RC", ".", "contains", "(", "Reg", ")", ")", "return", "diagnoseRegisterClass", "(", "A", "->", "RegisterName", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46191, "Length": 447, "Cover_Rate": 0.42490494296577946} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PromoteAllocaToVectorPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "LowerKernelAttributesPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PromoteKernelArgumentsPass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerAnalysisRegistrationCallback", "(", "[", "]", "(", "FunctionAnalysisManager", "&", "FAM", ")", "{", "FAM", ".", "registerPass", "(", "[", "&", "]", "{", "return", "AA", "(", ")", ";", "}", ")", ";", "}", ")", ";", "PB", ".", "registerParseAACallback", "(", "[", "]", "(", "StringRef", "AAName", ",", "AAManager", "&", "AAM", ")", "{", "if", "(", "AAName", "==", "", ")", "{", "AAM", ".", "registerFunctionAnalysis", "<", "AA", ">", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "OptimizationLevel", "Level", ")", "{", "FunctionPassManager", "FPM", ";", "FPM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "FPM", ".", "addPass", "(", "UseNativeCallsPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "EnableLibCallSimplify", "&&", "Level", "!=", "OptimizationLevel", "::", "O0", ")", "FPM", ".", "addPass", "(", "SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "registerPassBuilderCallbacks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46195, "Length": 226, "Cover_Rate": 0.31966053748231965} {"Template_token": ["", "PM", ".", "addPass", "(", "ReplaceLDSUseWithPointerPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "LowerModuleLDSPass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineParsingCallback", "(", "[", "this", "]", "(", "StringRef", "PassName", ",", "FunctionPassManager", "&", "PM", ",", "ArrayRef", "<", "PassBuilder", "::", "PipelineElement", ">", ")", "{", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "UseNativeCallsPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PromoteAllocaPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PromoteAllocaToVectorPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "LowerKernelAttributesPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PromoteKernelArgumentsPass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerAnalysisRegistrationCallback", "(", "[", "]", "(", "FunctionAnalysisManager", "&", "FAM", ")", "{", "FAM", ".", "registerPass", "(", "[", "&", "]", "{", "return", "AA", "(", ")", ";", "}", ")", ";", "}", ")", ";", "PB", ".", "registerParseAACallback", "(", "[", "]", "(", "StringRef", "AAName", ",", "AAManager", "&", "AAM", ")", "{", "if", "(", "AAName", "==", "", ")", "{", "AAM", ".", "registerFunctionAnalysis", "<", "AA", ">", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "OptimizationLevel", "Level", ")", "{", "FunctionPassManager", "FPM", ";", "FPM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "FPM", ".", "addPass", "(", "UseNativeCallsPass", "(", ")", ")", ";", "if", "(", "EnableLibCallSimplify", "&&", "Level", "!=", "OptimizationLevel", "::", "O0", ")", "FPM", ".", "addPass", "(", "SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "PM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPipelineEarlySimplificationEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "OptimizationLevel", "Level", ")", "{", "if", "(", "Level", "==", "OptimizationLevel", "::", "O0", ")", "return", ";", "PM", ".", "addPass", "(", "UnifyMetadataPass", "(", ")", ")", ";", "PM", ".", "addPass", "(", "PrintfRuntimeBindingPass", "(", ")", ")", ";", "if", "(", "InternalizeSymbols", ")", "{", "PM", ".", "addPass", "(", "InternalizePass", "(", "mustPreserveGV", ")", ")", ";", "}", "PM", ".", "addPass", "(", "PropagateAttributesLatePass", "(", "*", "this", ")", ")", ";", "if", "(", "InternalizeSymbols", ")", "{", "PM", ".", "addPass", "(", "GlobalDCEPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "registerPassBuilderCallbacks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46196, "Length": 452, "Cover_Rate": 0.6393210749646393} {"Template_token": ["", "SGPRRegisterRegAlloc", "(", "const", "char", "*", "N", ",", "const", "char", "*", "D", ",", "FunctionPassCtor", "C", ")", ":", "RegisterRegAllocBase", "(", "N", ",", "D", ",", "C", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "SGPRRegisterRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46197, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "SGPRRegisterRegAlloc", "(", "const", "char", "*", "N", ",", "const", "char", "*", "D", ",", "FunctionPassCtor", "C", ")", ":", "RegisterRegAllocBase", "(", "N", ",", "D", ",", "C", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "SGPRRegisterRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46198, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "useIPRA", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "useIPRA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46200, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "VGPRRegisterRegAlloc", "(", "const", "char", "*", "N", ",", "const", "char", "*", "D", ",", "FunctionPassCtor", "C", ")", ":", "RegisterRegAllocBase", "(", "N", ",", "D", ",", "C", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "VGPRRegisterRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46202, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "VGPRRegisterRegAlloc", "(", "const", "char", "*", "N", ",", "const", "char", "*", "D", ",", "FunctionPassCtor", "C", ")", ":", "RegisterRegAllocBase", "(", "N", ",", "D", ",", "C", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "VGPRRegisterRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46203, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "{", "addPass", "(", "createPromoteAlloca", "(", "ST", ")", ")", ";", "addPass", "(", "createSROAPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46204, "Length": 25, "Cover_Rate": 0.4716981132075472} {"Template_token": ["", "addPass", "(", "createPromoteAlloca", "(", "ST", ")", ")", ";", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46205, "Length": 23, "Cover_Rate": 0.4339622641509434} {"Template_token": ["", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "addPass", "(", "&", "FixSGPRLiveRangesID", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addFastRegAlloc", "(", "RegAllocPass", ")", ";"], "File": "AMDGPUTargetMachine (2)", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46206, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "bool", "PassConfig", "::", "addGCPasses", "(", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "addGCPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46208, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "addGCPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46209, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "GCNPassConfig", "::", "addInstSelector", "(", ")", "{", "PassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "createLowerI1CopiesPass", "(", ")", ")", ";", "addPass", "(", "&", "FixSGPRCopiesID", ")", ";", "addPass", "(", "createFoldOperandsPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46210, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "AMDGPUTargetMachine (2)", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46211, "Length": 20, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "void", "PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "AMDGPUTargetMachine (2)", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46212, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{"], "ground_truth": ["insertPass", "(", "&", "LiveVariablesID", ",", "&", "FixSGPRLiveRangesID", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine (2)", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46213, "Length": 21, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "addPostRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46216, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createInsertWaits", "(", "*", "TM", ")", ",", "false", ")", ";", "addPass", "(", "createLowerControlFlowPass", "(", "*", "TM", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46217, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "addPass", "(", "createLowerControlFlowPass", "(", "*", "TM", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46218, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";", "addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46219, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "*", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{"], "ground_truth": ["insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FixControlFlowLiveIntervalsID", ")", ";"], "File": "AMDGPUTargetMachine (2)", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46220, "Length": 34, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreSched2", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "addPreSched2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46221, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreSched2", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "addPreSched2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46222, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", ",", "IntrinsicInfo", "(", ")", "{"], "ground_truth": ["setRequiresStructuredCFG", "(", "true", ")", ";"], "File": "AMDGPUTargetMachine (2)", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46223, "Length": 94, "Cover_Rate": 0.9494949494949495} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", ",", "IntrinsicInfo", "(", ")", "{"], "ground_truth": ["setRequiresStructuredCFG", "(", "true", ")", ";"], "File": "AMDGPUTargetMachine (2)", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46224, "Length": 94, "Cover_Rate": 0.9494949494949495} {"Template_token": ["", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "Ret", "+=", "", ";", "}", "Ret", "+=", "", "", ";", "return", "Ret", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46225, "Length": 27, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "*", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "return", "createMachineScheduler", "(", "C", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUTargetMachine (2)", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46227, "Length": 35, "Cover_Rate": 0.7446808510638298} {"Template_token": ["", "return", "new", "GCNPassConfig", "(", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "createPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46228, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "return", "new", "ScheduleDAGMILive", "(", "C", ",", "make_unique", "<", "SchedStrategy", ">", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "createR600MachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46230, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "return", "make_unique", "<", "HSATargetObjectFile", ">", "(", ")", ";", "return", "make_unique", "<", "TargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "createTLOF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46232, "Length": 29, "Cover_Rate": 0.6590909090909091} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "TargetLoweringObjectFile", ">", "createTLOF", "(", "const", "Triple", "&", "TT", ")", "{"], "ground_truth": ["if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "return", "make_unique", "<", "HSATargetObjectFile", ">", "(", ")", ";"], "File": "AMDGPUTargetMachine (2)", "Func": "createTLOF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46233, "Length": 35, "Cover_Rate": 0.7954545454545454} {"Template_token": ["", "GCNPassConfig", "(", "TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "PassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "GCNPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46234, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "GCNPassConfig", "(", "TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "PassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "GCNPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46235, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "GCNTargetMachine", "::", "GCNTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "FS", ",", "StringRef", "CPU", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "CPU", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "GCNTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46236, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "GCNTargetMachine", "::", "GCNTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "FS", ",", "StringRef", "CPU", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "CPU", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "GCNTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46237, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getTM", "<", "TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "getAMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46239, "Length": 9, "Cover_Rate": 0.5625} {"Template_token": ["", "return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "getTargetIRAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46240, "Length": 23, "Cover_Rate": 0.5348837209302325} {"Template_token": ["", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRLiveRangesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine (2)", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46241, "Length": 40, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "TheTarget", ")", ";", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "TheGCNTarget", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "ground_truth": ["initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine (2)", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46242, "Length": 39, "Cover_Rate": 0.47560975609756095} {"Template_token": ["", "PassConfig", "(", "TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "PassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "R600PassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46243, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "PassConfig", "(", "TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "PassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "R600PassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46244, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "FS", ",", "StringRef", "CPU", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "CPU", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "R600TargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46245, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "FS", ",", "StringRef", "CPU", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "CPU", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "R600TargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46246, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "~", "TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "~AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46247, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "~", "TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "~AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46248, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createLowerKernelArgumentsPass", "(", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46249, "Length": 31, "Cover_Rate": 0.62} {"Template_token": ["", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";"], "ground_truth": ["insertPass", "(", "&", "LowerControlFlowID", ",", "&", "FixWWMLivenessID", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46250, "Length": 32, "Cover_Rate": 0.8} {"Template_token": ["", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";"], "ground_truth": ["insertPass", "(", "&", "LowerControlFlowID", ",", "&", "FixWWMLivenessID", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46251, "Length": 32, "Cover_Rate": 0.8} {"Template_token": ["", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46252, "Length": 99, "Cover_Rate": 0.3852140077821012} {"Template_token": ["", "void", "GCNPassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "addPass", "(", "&", "FoldOperandsID", ")", ";", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "addPass", "(", "&", "LoadStoreOptimizerID", ")", ";", "if", "(", "EnableSDWAPeephole", ")", "{"], "ground_truth": ["addPass", "(", "&", "PeepholeSDWAID", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addMachineSSAOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46254, "Length": 42, "Cover_Rate": 0.56} {"Template_token": ["", "insertPass", "(", "&", "LowerControlFlowID", ",", "&", "FixWWMLivenessID", ",", "false", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addOptimizedRegAlloc", "(", "RegAllocPass", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46255, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";", "insertPass", "(", "&", "LowerControlFlowID", ",", "&", "FixWWMLivenessID", ",", "false", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addOptimizedRegAlloc", "(", "RegAllocPass", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46256, "Length": 29, "Cover_Rate": 0.5} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPostRegAlloc", "(", ")", "{"], "ground_truth": ["addPass", "(", "&", "FixVGPRCopiesID", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addPostRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46257, "Length": 13, "Cover_Rate": 0.5} {"Template_token": ["", "addPass", "(", "&", "FixVGPRCopiesID", ")", ";", "addPass", "(", "&", "OptimizeExecMaskingID", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addPostRegAlloc", "(", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addPostRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46258, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "addPass", "(", "createMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "&", "InsertSkipsPassID", ")", ";", "addPass", "(", "createDebuggerInsertNopsPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46259, "Length": 46, "Cover_Rate": 0.8518518518518519} {"Template_token": ["", "}", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{", "addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine102", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46260, "Length": 32, "Cover_Rate": 0.37209302325581395} {"Template_token": ["", "}", "addPass", "(", "createWholeQuadModePass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46261, "Length": 9, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "LateCFGStructurize", ")", "{", "addPass", "(", "createMachineCFGStructurizerPass", "(", ")", ")", ";", "}"], "ground_truth": ["addPass", "(", "createWholeQuadModePass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46262, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ")", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46263, "Length": 94, "Cover_Rate": 0.9894736842105263} {"Template_token": ["", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{", "return", "", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46265, "Length": 18, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "return", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "createAMDGPUExternalAAWrapperPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46267, "Length": 48, "Cover_Rate": 0.8727272727272727} {"Template_token": ["", "ScheduleDAGMILive", "*", "DAG", "=", "new", "GCNScheduleDAGMILive", "(", "C", ",", "make_unique", "<", "GCNMaxOccupancySchedStrategy", ">", "(", "C", ")", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "ground_truth": ["DAG", "->", "addMutation", "(", "createStoreClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46268, "Length": 50, "Cover_Rate": 0.684931506849315} {"Template_token": ["", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createStoreClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createMacroFusionDAGMutation", "(", ")", ")", ";", "return", "DAG", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46269, "Length": 45, "Cover_Rate": 0.6164383561643836} {"Template_token": ["", "static", "ScheduleDAGInstrs", "*", "createIterativeGCNMaxOccupancyMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{", "auto", "DAG", "=", "new", "GCNIterativeScheduler", "(", "C", ",", "GCNIterativeScheduler", "::", "SCHEDULE_LEGACYMAXOCCUPANCY", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createStoreClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "return", "DAG", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "createIterativeGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46270, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "DAG", "=", "new", "GCNIterativeScheduler", "(", "C", ",", "GCNIterativeScheduler", "::", "SCHEDULE_ILP", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createStoreClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createMacroFusionDAGMutation", "(", ")", ")", ";", "return", "DAG", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "createIterativeILPMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46271, "Length": 58, "Cover_Rate": 0.8529411764705882} {"Template_token": ["", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";"], "ground_truth": ["DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46272, "Length": 36, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";"], "ground_truth": ["DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46273, "Length": 25, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "static", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{"], "ground_truth": ["return", "new", "ScheduleDAGMILive", "(", "C", ",", "llvm", "::", "make_unique", "<", "SchedStrategy", ">", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "createR600MachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46275, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "llvm", "::", "make_unique", "<", "TargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "createTLOF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46277, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "static", "CodeModel", "::", "Model", "getEffectiveCodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ")", "{", "if", "(", "CM", ")", "return", "*", "CM", ";", "return", "CodeModel", "::", "Small", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "getEffectiveCodeModel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46278, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "StringRef", "TargetMachine", "::", "getGPUName", "(", "const", "Function", "&", "F", ")", "const", "{"], "ground_truth": ["Attribute", "GPUAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "getGPUName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46280, "Length": 22, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "Attribute", "GPUAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "return", "GPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "getTargetCPU", "(", ")", ":", "GPUAttr", ".", "getValueAsString", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "getGPUName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46281, "Length": 31, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "LLVM_READNONE", "static", "StringRef", "getGPUOrDefault", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ")", "{", "if", "(", "!", "GPU", ".", "empty", "(", ")", ")", "return", "GPU", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "getGPUOrDefault", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46282, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "GPU", ".", "empty", "(", ")", ")", "return", "GPU", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUTargetMachine102", "Func": "getGPUOrDefault", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46283, "Length": 30, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "I", "=", "llvm", "::", "make_unique", "<", "GCNSubtarget", ">", "(", "TargetTriple", ",", "GPU", ",", "FS", ",", "*", "this", ")", ";", "}", "I", "->", "setScalarizeGlobalBehavior", "(", "ScalarizeGlobal", ")", ";", "return", "I", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46284, "Length": 35, "Cover_Rate": 0.3465346534653465} {"Template_token": ["", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeDebuggerInsertNopsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializeFixWWMLivenessPass", "(", "*", "PR", ")", ";", "initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";", "initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";", "initializeAAWrapperPassPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeUseNativeCallsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46285, "Length": 168, "Cover_Rate": 0.5562913907284768} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{", "setRequiresStructuredCFG", "(", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "R600TargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46286, "Length": 73, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "EnableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46287, "Length": 12, "Cover_Rate": 0.48} {"Template_token": ["", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";"], "ground_truth": ["if", "(", "EnableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46288, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "void", "GCNPassConfig", "::", "addIRPasses", "(", ")", "{"], "ground_truth": ["addPass", "(", "createCodeGenPreparePass", "(", "&", "getGCNTargetMachine", "(", ")", ")", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46291, "Length": 18, "Cover_Rate": 0.72} {"Template_token": ["", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{"], "ground_truth": ["TargetPassConfig", "::", "addOptimizedRegAlloc", "(", "RegAllocPass", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46293, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "addPass", "(", "createInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createLowerControlFlowPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46294, "Length": 21, "Cover_Rate": 0.5} {"Template_token": ["", "addPass", "(", "createLowerControlFlowPass", "(", ")", ")", ";", "addPass", "(", "createDebuggerInsertNopsPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46295, "Length": 15, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FixControlFlowLiveIntervalsID", ")", ";", "}", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "LoadStoreOptimizerID", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "RegisterCoalescerID", ")", ";", "}"], "ground_truth": ["addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46296, "Length": 47, "Cover_Rate": 0.6438356164383562} {"Template_token": ["", "addPass", "(", "createEmitClauseMarkers", "(", ")", ",", "false", ")", ";", "if", "(", "EnableIfConvert", ")", "addPass", "(", "&", "IfConverterID", ",", "false", ")", ";"], "ground_truth": ["addPass", "(", "createClauseMergePass", "(", "*", "TM", ")", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "addPreSched2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46297, "Length": 32, "Cover_Rate": 0.8} {"Template_token": ["", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "addRegBankSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46298, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "addPass", "(", "createSpeculativeExecutionPass", "(", ")", ")", ";", "addPass", "(", "createStraightLineStrengthReducePass", "(", ")", ")", ";", "addEarlyCSEOrGVNPass", "(", ")", ";"], "ground_truth": ["addPass", "(", "createNaryReassociatePass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "addStraightLineScalarOptimizationPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46300, "Length": 25, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "addPass", "(", "createSpeculativeExecutionPass", "(", ")", ")", ";", "addPass", "(", "createStraightLineStrengthReducePass", "(", ")", ")", ";"], "ground_truth": ["addEarlyCSEOrGVNPass", "(", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "addStraightLineScalarOptimizationPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46301, "Length": 18, "Cover_Rate": 0.3829787234042553} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "CM", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "IntrinsicInfo", "(", ")", "{"], "ground_truth": ["setRequiresStructuredCFG", "(", "true", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46302, "Length": 93, "Cover_Rate": 0.9489795918367347} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "CM", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "IntrinsicInfo", "(", ")", "{", "setRequiresStructuredCFG", "(", "true", ")", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46303, "Length": 97, "Cover_Rate": 0.9897959183673469} {"Template_token": ["", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{", "return", "", "", ";", "}", "return", "", "", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46304, "Length": 24, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "static", "StringRef", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{"], "ground_truth": ["if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{"], "File": "AMDGPUTargetMachine103", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46305, "Length": 23, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "enableScheduler", "(", ")", ")", "return", "createMachineScheduler", "(", "C", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46306, "Length": 30, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "enableScheduler", "(", ")", ")", "return", "createMachineScheduler", "(", "C", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46307, "Length": 30, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "return", "make_unique", "<", "TargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "createTLOF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46308, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "TargetLoweringObjectFile", ">", "createTLOF", "(", "const", "Triple", "&", "TT", ")", "{", "return", "make_unique", "<", "TargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "createTLOF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46309, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "GCNTargetMachine", "::", "GCNTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "GCNTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46310, "Length": 62, "Cover_Rate": 1.0} {"Template_token": ["", "GCNTargetMachine", "::", "GCNTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "GCNTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46311, "Length": 62, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "return", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "?", "", ":", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "getGPUOrDefault", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46312, "Length": 33, "Cover_Rate": 0.559322033898305} {"Template_token": ["", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", ";", "SmallString", "<", "", ">", "SubtargetKey", "(", "GPU", ")", ";", "SubtargetKey", ".", "append", "(", "FS", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "SubtargetKey", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "GPU", ",", "FS", ",", "*", "this", ")", ";", "GISelAccessor", "*", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "GISelActualAccessor", "*", "GISel", "=", "new", "GISelActualAccessor", "(", ")", ";", "GISel", "->", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "I", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["I", "->", "setGISelAccessor", "(", "*", "GISel", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46313, "Length": 107, "Cover_Rate": 0.7753623188405797} {"Template_token": ["", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "getTargetIRAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46314, "Length": 24, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "TargetIRAnalysis", "TargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{"], "ground_truth": ["return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{"], "File": "AMDGPUTargetMachine103", "Func": "getTargetIRAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46315, "Length": 20, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeDebuggerInsertNopsPass", "(", "*", "PR", ")", ";", "initializeInsertWaitsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeWholeQuadModePass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46316, "Length": 94, "Cover_Rate": 0.7230769230769231} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "R600TargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46317, "Length": 62, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "R600TargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46318, "Length": 62, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createLowerKernelArgumentsPass", "(", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";"], "File": "AMDGPUTargetMachine104", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46319, "Length": 31, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createLowerKernelArgumentsPass", "(", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";"], "File": "AMDGPUTargetMachine104", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46320, "Length": 31, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";", "insertPass", "(", "&", "RegisterCoalescerID", ",", "&", "PreAllocateWWMRegsID", ",", "false", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addFastRegAlloc", "(", ")", ";"], "File": "AMDGPUTargetMachine104", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46321, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{"], "File": "AMDGPUTargetMachine104", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46323, "Length": 89, "Cover_Rate": 0.3272058823529412} {"Template_token": ["", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "OptimizeExecMaskingPreRAID", ")", ";", "insertPass", "(", "&", "OptimizeExecMaskingPreRAID", ",", "&", "FormMemoryClausesID", ")", ";", "}", "else", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FormMemoryClausesID", ")", ";", "}", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";"], "ground_truth": ["insertPass", "(", "&", "RegisterCoalescerID", ",", "&", "PreAllocateWWMRegsID", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine104", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46324, "Length": 53, "Cover_Rate": 0.6235294117647059} {"Template_token": ["", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "if", "(", "OptExecMaskPreRA", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "OptimizeExecMaskingPreRAID", ")", ";"], "ground_truth": ["insertPass", "(", "&", "OptimizeExecMaskingPreRAID", ",", "&", "FormMemoryClausesID", ")", ";"], "File": "AMDGPUTargetMachine104", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46325, "Length": 30, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "addPass", "(", "createMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createModeRegisterPass", "(", ")", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "&", "InsertSkipsPassID", ")", ";"], "ground_truth": ["addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "File": "AMDGPUTargetMachine104", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46326, "Length": 46, "Cover_Rate": 0.8518518518518519} {"Template_token": ["", "addPass", "(", "createModeRegisterPass", "(", ")", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";"], "ground_truth": ["addPass", "(", "&", "InsertSkipsPassID", ")", ";"], "File": "AMDGPUTargetMachine104", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46327, "Length": 19, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "}", "addPass", "(", "&", "UnifyDivergentExitNodesID", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{", "addPass", "(", "createStructurizeCFGPass", "(", "true", ")", ")", ";", "}"], "ground_truth": ["addPass", "(", "createSinkingPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine104", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46328, "Length": 29, "Cover_Rate": 0.3670886075949367} {"Template_token": ["", "bool", "LibCallSimplify", "=", "EnableLibCallSimplify", "&&", "EnableOpt", ";", "if", "(", "EnableFunctionCalls", ")", "{", "delete", "Builder", ".", "Inliner", ";", "Builder", ".", "Inliner", "=", "createFunctionInliningPass", "(", ")", ";", "}", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "Internalize", ",", "EarlyInline", ",", "AA", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createPropagateAttributesLatePass", "(", "this", ")", ")", ";", "if", "(", "Internalize", ")", "{", "PM", ".", "add", "(", "createInternalizePass", "(", "mustPreserveGV", ")", ")", ";", "PM", ".", "add", "(", "createGlobalDCEPass", "(", ")", ")", ";", "}", "if", "(", "EarlyInline", ")", "PM", ".", "add", "(", "createAlwaysInlinePass", "(", "false", ")", ")", ";", "}", ")", ";", "const", "auto", "&", "Opt", "=", "Options", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_EarlyAsPossible", ",", "[", "AA", ",", "LibCallSimplify", ",", "&", "Opt", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}"], "ground_truth": ["PM", ".", "add", "(", "llvm", "::", "createPropagateAttributesEarlyPass", "(", "this", ")", ")", ";"], "File": "AMDGPUTargetMachine104", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46329, "Length": 213, "Cover_Rate": 0.6301775147928994} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine104", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46330, "Length": 99, "Cover_Rate": 1.0} {"Template_token": ["", "static", "StringRef", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{", "return", "", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine104", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46331, "Length": 28, "Cover_Rate": 0.8} {"Template_token": ["", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeLowerControlFlowPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine104", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46332, "Length": 156, "Cover_Rate": 0.45348837209302323} {"Template_token": ["", "const", "MemoryBuffer", "&", "Buffer", "=", "*", "PFS", ".", "SM", "->", "getMemoryBuffer", "(", "PFS", ".", "SM", "->", "getMainFileID", "(", ")", ")", ";", "Error", "=", "SMDiagnostic", "(", "*", "PFS", ".", "SM", ",", "SMLoc", "(", ")", ",", "Buffer", ".", "getBufferIdentifier", "(", ")", ",", "", ",", "RegName", ".", "Value", ".", "size", "(", ")", ",", "SourceMgr", "::", "DK_Error", ",", "", ",", "RegName", ".", "Value", ",", "None", ",", "None", ")", ";", "SourceRange", "=", "RegName", ".", "SourceRange", ";", "return", "true", ";", "}", ";", "if", "(", "parseRegister", "(", "YamlMFI", ".", "ScratchRSrcReg", ",", "MFI", "->", "ScratchRSrcReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "ScratchWaveOffsetReg", ",", "MFI", "->", "ScratchWaveOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "FrameOffsetReg", ",", "MFI", "->", "FrameOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "StackPtrOffsetReg", ",", "MFI", "->", "StackPtrOffsetReg", ")", ")", "return", "true", ";", "if", "(", "MFI", "->", "ScratchRSrcReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchRSrcReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchRSrcReg", ")", ";", "}", "if", "(", "MFI", "->", "ScratchWaveOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchWaveOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchWaveOffsetReg", ")", ";", "}"], "ground_truth": ["if", "(", "MFI", "->", "FrameOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "FrameOffsetReg", ")", ")", "{"], "File": "AMDGPUTargetMachine104", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46333, "Length": 200, "Cover_Rate": 0.5063291139240507} {"Template_token": ["", "}", ";", "if", "(", "parseRegister", "(", "YamlMFI", ".", "ScratchRSrcReg", ",", "MFI", "->", "ScratchRSrcReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "ScratchWaveOffsetReg", ",", "MFI", "->", "ScratchWaveOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "FrameOffsetReg", ",", "MFI", "->", "FrameOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "StackPtrOffsetReg", ",", "MFI", "->", "StackPtrOffsetReg", ")", ")", "return", "true", ";", "if", "(", "MFI", "->", "ScratchRSrcReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchRSrcReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchRSrcReg", ")", ";", "}", "if", "(", "MFI", "->", "ScratchWaveOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchWaveOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchWaveOffsetReg", ")", ";", "}", "if", "(", "MFI", "->", "FrameOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "FrameOffsetReg", ")", ")", "{"], "ground_truth": ["return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "FrameOffsetReg", ")", ";"], "File": "AMDGPUTargetMachine104", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46334, "Length": 134, "Cover_Rate": 0.3392405063291139} {"Template_token": ["", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createLowerKernelArgumentsPass", "(", ")", ")", ";", "addPass", "(", "&", "PerfHintAnalysisID", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";"], "File": "AMDGPUTargetMachine105", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46335, "Length": 37, "Cover_Rate": 0.46835443037974683} {"Template_token": ["", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createLowerKernelArgumentsPass", "(", ")", ")", ";", "addPass", "(", "&", "PerfHintAnalysisID", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "if", "(", "EnableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine105", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46336, "Length": 49, "Cover_Rate": 0.620253164556962} {"Template_token": ["", "PassConfig", "::", "addPreISel", "(", ")", ";", "if", "(", "EnableAtomicOptimizations", ")", "{", "addPass", "(", "createAtomicOptimizerPass", "(", ")", ")", ";", "}", "addPass", "(", "&", "UnifyDivergentExitNodesID", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{", "addPass", "(", "createStructurizeCFGPass", "(", "true", ")", ")", ";", "}", "addPass", "(", "createSinkingPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine105", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46337, "Length": 54, "Cover_Rate": 0.627906976744186} {"Template_token": ["", "if", "(", "!", "LateCFGStructurize", ")", "{", "addPass", "(", "createStructurizeCFGPass", "(", "true", ")", ")", ";", "}", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{"], "ground_truth": ["addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine105", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46338, "Length": 42, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "PM", ".", "add", "(", "createPropagateAttributesLatePass", "(", "this", ")", ")", ";", "if", "(", "Internalize", ")", "{", "PM", ".", "add", "(", "createInternalizePass", "(", "mustPreserveGV", ")", ")", ";", "PM", ".", "add", "(", "createGlobalDCEPass", "(", ")", ")", ";", "}", "if", "(", "EarlyInline", ")", "PM", ".", "add", "(", "createAlwaysInlinePass", "(", "false", ")", ")", ";", "}", ")", ";", "const", "auto", "&", "Opt", "=", "Options", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_EarlyAsPossible", ",", "[", "AA", ",", "LibCallSimplify", ",", "&", "Opt", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "llvm", "::", "createPropagateAttributesEarlyPass", "(", "this", ")", ")", ";", "PM", ".", "add", "(", "llvm", "::", "createUseNativeCallsPass", "(", ")", ")", ";", "if", "(", "LibCallSimplify", ")", "PM", ".", "add", "(", "llvm", "::", "createSimplifyLibCallsPass", "(", "Opt", ",", "this", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUTargetMachine105", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46339, "Length": 157, "Cover_Rate": 0.45244956772334294} {"Template_token": ["", "static", "ScheduleDAGInstrs", "*", "createGCNMaxOccupancyMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{", "ScheduleDAGMILive", "*", "DAG", "=", "new", "GCNScheduleDAGMILive", "(", "C", ",", "std", "::", "make_unique", "<", "GCNMaxOccupancySchedStrategy", ">", "(", "C", ")", ")", ";"], "ground_truth": ["DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "File": "AMDGPUTargetMachine105", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46340, "Length": 46, "Cover_Rate": 0.6133333333333333} {"Template_token": ["", "initializeClauseMergePassPass", "(", "*", "PR", ")", ";", "initializeControlFlowFinalizerPass", "(", "*", "PR", ")", ";", "initializePacketizerPass", "(", "*", "PR", ")", ";", "initializeExpandSpecialInstrsPassPass", "(", "*", "PR", ")", ";", "initializeVectorRegMergerPass", "(", "*", "PR", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeGCNDPPCombinePass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeLowerSGPRSpillsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixupVectorISelPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeUnifyMetadataPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine105", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46341, "Length": 204, "Cover_Rate": 0.5730337078651685} {"Template_token": ["", "return", "false", ";", "}", ";", "if", "(", "YamlMFI", ".", "ArgInfo", "&&", "(", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentBuffer", ",", "", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentBuffer", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "DispatchPtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "QueuePtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "QueuePtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "KernargSegmentPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "KernargSegmentPtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchID", ",", "", ",", "MFI", "->", "ArgInfo", ".", "DispatchID", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "FlatScratchInit", ",", "", ",", "MFI", "->", "ArgInfo", ".", "FlatScratchInit", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentSize", ",", "", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentSize", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDX", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDX", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDY", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDY", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDZ", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDZ", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupInfo", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupInfo", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentWaveByteOffset", ",", "", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitArgPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "ImplicitArgPtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitBufferPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "ImplicitBufferPtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDX", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDX", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDY", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDY", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDZ", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDZ", ",", "", ",", "", ")", ")", ")", "return", "true", ";", "MFI", "->", "Mode", ".", "IEEE", "=", "YamlMFI", ".", "Mode", ".", "IEEE", ";", "MFI", "->", "Mode", ".", "DX10Clamp", "=", "YamlMFI", ".", "Mode", ".", "DX10Clamp", ";"], "ground_truth": ["MFI", "->", "Mode", ".", "FP32Denormals", "=", "YamlMFI", ".", "Mode", ".", "FP32Denormals", ";"], "File": "AMDGPUTargetMachine105", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46342, "Length": 409, "Cover_Rate": 0.40656063618290256} {"Template_token": ["", "addPass", "(", "&", "FinalizeISelID", ")", ";", "addPass", "(", "createFixupVectorISelPass", "(", ")", ")", ";", "addPass", "(", "createAddIMGInitPass", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine106", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46343, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FormMemoryClausesID", ")", ";", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";", "insertPass", "(", "&", "RegisterCoalescerID", ",", "&", "PreAllocateWWMRegsID", ",", "false", ")", ";", "if", "(", "EnableDCEInRA", ")", "insertPass", "(", "&", "DetectDeadLanesID", ",", "&", "DeadMachineInstructionElimID", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addOptimizedRegAlloc", "(", ")", ";"], "File": "AMDGPUTargetMachine106", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46344, "Length": 50, "Cover_Rate": 0.704225352112676} {"Template_token": ["", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "InsertHardClausesID", ")", ";", "addPass", "(", "&", "RemoveShortExecBranchesID", ")", ";"], "ground_truth": ["addPass", "(", "&", "InsertSkipsPassID", ")", ";"], "File": "AMDGPUTargetMachine106", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46345, "Length": 34, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "addPass", "(", "createMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createModeRegisterPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";"], "File": "AMDGPUTargetMachine106", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46346, "Length": 34, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "}", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{", "addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";", "}"], "ground_truth": ["addPass", "(", "createLCSSAPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine106", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46347, "Length": 36, "Cover_Rate": 0.33962264150943394} {"Template_token": ["", "static", "ScheduleDAGInstrs", "*", "createGCNMaxOccupancyMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{", "ScheduleDAGMILive", "*", "DAG", "=", "new", "GCNScheduleDAGMILive", "(", "C", ",", "std", "::", "make_unique", "<", "GCNMaxOccupancySchedStrategy", ">", "(", "C", ")", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createStoreClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createMacroFusionDAGMutation", "(", ")", ")", ";"], "ground_truth": ["DAG", "->", "addMutation", "(", "createExportClusteringDAGMutation", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine106", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46348, "Length": 80, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "DAG", "->", "addMutation", "(", "createStoreClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createMacroFusionDAGMutation", "(", ")", ")", ";", "DAG", "->", "addMutation", "(", "createExportClusteringDAGMutation", "(", ")", ")", ";", "return", "DAG", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine106", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46349, "Length": 38, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePostLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaToVectorPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertHardClausesPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeRemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initializePreEmitPeepholePass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";", "initializePostRABundlerPass", "(", "*", "PR", ")", ";", "initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";", "initializeAAWrapperPassPass", "(", "*", "PR", ")", ";", "initializeExternalAAWrapperPass", "(", "*", "PR", ")", ";", "initializeUseNativeCallsPass", "(", "*", "PR", ")", ";", "initializeSimplifyLibCallsPass", "(", "*", "PR", ")", ";", "initializeInlinerPass", "(", "*", "PR", ")", ";", "initializePrintfRuntimeBindingPass", "(", "*", "PR", ")", ";", "initializeGCNRegBankReassignPass", "(", "*", "PR", ")", ";", "initializeGCNNSAReassignPass", "(", "*", "PR", ")", ";", "initializeAddIMGInitPass", "(", "*", "PR", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine106", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46350, "Length": 217, "Cover_Rate": 0.5358024691358024} {"Template_token": ["", "break", ";", "}", "return", "std", "::", "make_pair", "(", "nullptr", ",", "-", "", ")", ";", "}", "Value", "*", "Ptr", ";", "if", "(", "match", "(", "const_cast", "<", "Value", "*", ">", "(", "V", ")", ",", "m_c_And", "(", "m_Not", "(", "m_Intrinsic", "<", "", ">", "(", "m_Value", "(", "Ptr", ")", ")", ")", ",", "m_Not", "(", "m_Intrinsic", "<", "", ">", "(", "m_Deferred", "(", "Ptr", ")", ")", ")", ")", ")", ")", "return", "std", "::", "make_pair", "(", "Ptr", ",", "AS", "::", "GLOBAL_ADDRESS", ")", ";", "return", "std", "::", "make_pair", "(", "nullptr", ",", "-", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine107", "Func": "getPredicatedAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46351, "Length": 88, "Cover_Rate": 0.4808743169398907} {"Template_token": ["", "}", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";", "insertPass", "(", "&", "RegisterCoalescerID", ",", "&", "PreAllocateWWMRegsID", ",", "false", ")", ";"], "ground_truth": ["if", "(", "EnableDCEInRA", ")", "insertPass", "(", "&", "DetectDeadLanesID", ",", "&", "DeadMachineInstructionElimID", ")", ";"], "File": "AMDGPUTargetMachine108", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46353, "Length": 36, "Cover_Rate": 0.4235294117647059} {"Template_token": ["", "addPass", "(", "&", "RemoveShortExecBranchesID", ")", ";", "addPass", "(", "&", "InsertSkipsPassID", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine108", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46354, "Length": 19, "Cover_Rate": 0.31666666666666665} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";"], "ground_truth": ["addPass", "(", "createPreLegalizeCombiner", "(", "IsOptNone", ")", ")", ";"], "File": "AMDGPUTargetMachine108", "Func": "addPreLegalizeMachineIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46355, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{"], "ground_truth": ["bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";"], "File": "AMDGPUTargetMachine108", "Func": "addPreLegalizeMachineIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46356, "Length": 18, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeRemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine108", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46357, "Length": 114, "Cover_Rate": 0.3089430894308943} {"Template_token": ["", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeRemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";", "initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeAAWrapperPassPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine108", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46358, "Length": 150, "Cover_Rate": 0.4065040650406504} {"Template_token": ["", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createLowerKernelArgumentsPass", "(", ")", ")", ";", "addPass", "(", "&", "PerfHintAnalysisID", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46359, "Length": 37, "Cover_Rate": 0.43023255813953487} {"Template_token": ["", "addPass", "(", "&", "PerfHintAnalysisID", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "if", "(", "EnableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createLowerSwitchPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46360, "Length": 30, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";", "insertPass", "(", "&", "TwoAddressInstructionPassID", ",", "&", "WholeQuadModeID", ")", ";"], "ground_truth": ["insertPass", "(", "&", "TwoAddressInstructionPassID", ",", "&", "PreAllocateWWMRegsID", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46361, "Length": 36, "Cover_Rate": 0.8372093023255814} {"Template_token": ["", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine10", "Func": "addGlobalInstructionSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46362, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "addPass", "(", "&", "FixSGPRCopiesID", ")", ";"], "ground_truth": ["addPass", "(", "createLowerI1CopiesPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46363, "Length": 13, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "addPass", "(", "createLowerI1CopiesPass", "(", ")", ")", ";", "addPass", "(", "createAddIMGInitPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46364, "Length": 18, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "if", "(", "EnableScalarIRPasses", ")", "addStraightLineScalarOptimizationPasses", "(", ")", ";"], "ground_truth": ["if", "(", "EnableAliasAnalysis", ")", "{"], "File": "AMDGPUTargetMachine10", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46365, "Length": 88, "Cover_Rate": 0.3154121863799283} {"Template_token": ["", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createPrintfRuntimeBinding", "(", ")", ")", ";", "addPass", "(", "createFixFunctionBitcastsPass", "(", ")", ")", ";", "addPass", "(", "createPropagateAttributesEarlyPass", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "addPass", "(", "createLowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "if", "(", "EnableScalarIRPasses", ")", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}"], "ground_truth": ["if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{"], "File": "AMDGPUTargetMachine10", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46366, "Length": 220, "Cover_Rate": 0.7885304659498208} {"Template_token": ["", "addPass", "(", "&", "FoldOperandsID", ")", ";", "if", "(", "EnableDPPCombine", ")", "addPass", "(", "&", "GCNDPPCombineID", ")", ";", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "addPass", "(", "&", "LoadStoreOptimizerID", ")", ";", "if", "(", "EnableSDWAPeephole", ")", "{", "addPass", "(", "&", "PeepholeSDWAID", ")", ";", "addPass", "(", "&", "EarlyMachineLICMID", ")", ";", "addPass", "(", "&", "MachineCSEID", ")", ";", "addPass", "(", "&", "FoldOperandsID", ")", ";"], "ground_truth": ["addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addMachineSSAOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46367, "Length": 63, "Cover_Rate": 0.7411764705882353} {"Template_token": ["", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "addPass", "(", "&", "LoadStoreOptimizerID", ")", ";", "if", "(", "EnableSDWAPeephole", ")", "{", "addPass", "(", "&", "PeepholeSDWAID", ")", ";", "addPass", "(", "&", "EarlyMachineLICMID", ")", ";", "addPass", "(", "&", "MachineCSEID", ")", ";", "addPass", "(", "&", "FoldOperandsID", ")", ";", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "}", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "addMachineSSAOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46368, "Length": 56, "Cover_Rate": 0.6588235294117647} {"Template_token": ["", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "WholeQuadModeID", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "PreAllocateWWMRegsID", ")", ";", "if", "(", "OptExecMaskPreRA", ")", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "OptimizeExecMaskingPreRAID", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FormMemoryClausesID", ")", ";"], "ground_truth": ["insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46369, "Length": 51, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "addPass", "(", "&", "FixVGPRCopiesID", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "OptimizeExecMaskingID", ")", ";", "TargetPassConfig", "::", "addPostRegAlloc", "(", ")", ";"], "ground_truth": ["addPass", "(", "&", "LowerSGPRSpillsID", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addPostRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46370, "Length": 34, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "addPass", "(", "&", "FixVGPRCopiesID", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "OptimizeExecMaskingID", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addPostRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46371, "Length": 22, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "addPass", "(", "createInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createModeRegisterPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "InsertHardClausesID", ")", ";", "addPass", "(", "&", "RemoveShortExecBranchesID", ")", ";", "addPass", "(", "&", "InsertSkipsPassID", ")", ";", "addPass", "(", "&", "PreEmitPeepholeID", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";"], "ground_truth": ["addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46372, "Length": 67, "Cover_Rate": 0.8170731707317073} {"Template_token": ["", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "PassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "createLateCodeGenPreparePass", "(", ")", ")", ";", "if", "(", "EnableAtomicOptimizations", ")", "{", "addPass", "(", "createAtomicOptimizerPass", "(", ")", ")", ";", "}", "addPass", "(", "&", "UnifyDivergentExitNodesID", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{"], "ground_truth": ["if", "(", "EnableStructurizerWorkarounds", ")", "{"], "File": "AMDGPUTargetMachine10", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46373, "Length": 50, "Cover_Rate": 0.4424778761061947} {"Template_token": ["", "addPass", "(", "createVectorRegMerger", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46374, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "void", "PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createVectorRegMerger", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46375, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "addPass", "(", "&", "GCNRegBankReassignID", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUTargetMachine10", "Func": "addPreRewrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46376, "Length": 10, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "if", "(", "EnableIfConvert", ")", "addPass", "(", "&", "IfConverterID", ",", "false", ")", ";"], "ground_truth": ["addPass", "(", "createClauseMergePass", "(", ")", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addPreSched2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46377, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createPrintfRuntimeBinding", "(", ")", ")", ";", "if", "(", "Internalize", ")", "PM", ".", "add", "(", "createInternalizePass", "(", "mustPreserveGV", ")", ")", ";", "PM", ".", "add", "(", "createPropagateAttributesLatePass", "(", "this", ")", ")", ";", "if", "(", "Internalize", ")", "PM", ".", "add", "(", "createGlobalDCEPass", "(", ")", ")", ";", "if", "(", "EarlyInline", ")", "PM", ".", "add", "(", "createAlwaysInlinePass", "(", "false", ")", ")", ";", "}", ")", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_EarlyAsPossible", ",", "[", "AA", ",", "LibCallSimplify", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "llvm", "::", "createPropagateAttributesEarlyPass", "(", "this", ")", ")", ";"], "ground_truth": ["PM", ".", "add", "(", "llvm", "::", "createUseNativeCallsPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46378, "Length": 156, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "}", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "Internalize", ",", "EarlyInline", ",", "AA", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createPrintfRuntimeBinding", "(", ")", ")", ";", "if", "(", "Internalize", ")", "PM", ".", "add", "(", "createInternalizePass", "(", "mustPreserveGV", ")", ")", ";", "PM", ".", "add", "(", "createPropagateAttributesLatePass", "(", "this", ")", ")", ";", "if", "(", "Internalize", ")", "PM", ".", "add", "(", "createGlobalDCEPass", "(", ")", ")", ";", "if", "(", "EarlyInline", ")", "PM", ".", "add", "(", "createAlwaysInlinePass", "(", "false", ")", ")", ";", "}", ")", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_EarlyAsPossible", ",", "[", "AA", ",", "LibCallSimplify", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "llvm", "::", "createPropagateAttributesEarlyPass", "(", "this", ")", ")", ";", "PM", ".", "add", "(", "llvm", "::", "createUseNativeCallsPass", "(", ")", ")", ";", "if", "(", "LibCallSimplify", ")", "PM", ".", "add", "(", "llvm", "::", "createSimplifyLibCallsPass", "(", "this", ")", ")", ";", "}", ")", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_CGSCCOptimizerLate", ",", "[", "EnableOpt", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createLowerKernelAttributesPass", "(", ")", ")", ";", "if", "(", "EnableOpt", ")", "PM", ".", "add", "(", "createPromoteAllocaToVector", "(", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46379, "Length": 277, "Cover_Rate": 0.7891737891737892} {"Template_token": ["", "yaml", "::", "MachineFunctionInfo", "*", "GCNTargetMachine", "::", "convertFuncInfoToYAML", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "new", "yaml", "::", "MachineFunctionInfo", "(", "*", "MFI", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "convertFuncInfoToYAML", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46382, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "return", "new", "yaml", "::", "MachineFunctionInfo", "(", "*", "MFI", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "convertFuncInfoToYAML", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46383, "Length": 22, "Cover_Rate": 0.43137254901960786} {"Template_token": ["", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{"], "ground_truth": ["return", "createMachineScheduler", "(", "C", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46384, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "createMachineScheduler", "(", "C", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46385, "Length": 7, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "TargetPassConfig", "*", "TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "createPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46387, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "ScheduleDAGMILive", "(", "C", ",", "std", "::", "make_unique", "<", "SchedStrategy", ">", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "createR600MachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46388, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "GCNPassConfig", "(", "LLVMTargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "PassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["setRequiresCodeGenSCCOrder", "(", "true", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "GCNPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46390, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "std", "::", "unique_ptr", "<", "CSEConfigBase", ">", "PassConfig", "::", "getCSEConfig", "(", ")", "const", "{", "return", "getStandardCSEConfigForOpt", "(", "TM", "->", "getOptLevel", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "getCSEConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46391, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getStandardCSEConfigForOpt", "(", "TM", "->", "getOptLevel", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "getCSEConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46392, "Length": 11, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "SmallString", "<", "", ">", "SubtargetKey", "(", "GPU", ")", ";", "SubtargetKey", ".", "append", "(", "FS", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "SubtargetKey", "]", ";", "if", "(", "!", "I", ")", "{"], "ground_truth": ["resetTargetOptions", "(", "F", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46393, "Length": 36, "Cover_Rate": 0.3564356435643564} {"Template_token": ["", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", ";", "SmallString", "<", "", ">", "SubtargetKey", "(", "GPU", ")", ";", "SubtargetKey", ".", "append", "(", "FS", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "SubtargetKey", "]", ";"], "ground_truth": ["if", "(", "!", "I", ")", "{"], "File": "AMDGPUTargetMachine10", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46394, "Length": 39, "Cover_Rate": 0.38613861386138615} {"Template_token": ["", "TargetTransformInfo", "TargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "getTargetTransformInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46395, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "TargetTransformInfo", "TargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "getTargetTransformInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46396, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "initializePreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaToVectorPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeLateCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertHardClausesPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeRemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initializePreEmitPeepholePass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";", "initializePostRABundlerPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46397, "Length": 144, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "&", "GV", ")", ")", "return", "F", "->", "isDeclaration", "(", ")", "||", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ";", "return", "!", "GV", ".", "use_empty", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "mustPreserveGV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46398, "Length": 41, "Cover_Rate": 0.7735849056603774} {"Template_token": ["", "static", "bool", "mustPreserveGV", "(", "const", "GlobalValue", "&", "GV", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "&", "GV", ")", ")", "return", "F", "->", "isDeclaration", "(", ")", "||", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ";", "return", "!", "GV", ".", "use_empty", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "mustPreserveGV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46399, "Length": 51, "Cover_Rate": 0.9622641509433962} {"Template_token": ["", "if", "(", "A", "->", "IsRegister", ")", "{", "Register", "Reg", ";", "if", "(", "parseNamedRegisterReference", "(", "PFS", ",", "Reg", ",", "A", "->", "RegisterName", ".", "Value", ",", "Error", ")", ")", "{", "SourceRange", "=", "A", "->", "RegisterName", ".", "SourceRange", ";", "return", "true", ";", "}", "if", "(", "!", "RC", ".", "contains", "(", "Reg", ")", ")", "return", "diagnoseRegisterClass", "(", "A", "->", "RegisterName", ")", ";", "Arg", "=", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ";", "}", "else", "Arg", "=", "ArgDescriptor", "::", "createStack", "(", "A", "->", "StackOffset", ")", ";", "if", "(", "A", "->", "Mask", ")", "Arg", "=", "ArgDescriptor", "::", "createArg", "(", "Arg", ",", "A", "->", "Mask", ".", "getValue", "(", ")", ")", ";", "MFI", "->", "NumUserSGPRs", "+=", "UserSGPRs", ";", "MFI", "->", "NumSystemSGPRs", "+=", "SystemSGPRs", ";", "return", "false", ";", "}", ";", "if", "(", "YamlMFI", ".", "ArgInfo", "&&", "(", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentBuffer", ",", "", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentBuffer", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "DispatchPtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "QueuePtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "QueuePtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "KernargSegmentPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "KernargSegmentPtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchID", ",", "", ",", "MFI", "->", "ArgInfo", ".", "DispatchID", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "FlatScratchInit", ",", "", ",", "MFI", "->", "ArgInfo", ".", "FlatScratchInit", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentSize", ",", "", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentSize", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDX", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDX", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDY", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDY", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDZ", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDZ", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupInfo", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupInfo", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentWaveByteOffset", ",", "", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitArgPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "ImplicitArgPtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitBufferPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "ImplicitBufferPtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDX", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDX", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDY", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDY", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDZ", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDZ", ",", "", ",", "", ")", ")", ")", "return", "true", ";"], "ground_truth": ["MFI", "->", "Mode", ".", "IEEE", "=", "YamlMFI", ".", "Mode", ".", "IEEE", ";"], "File": "AMDGPUTargetMachine10", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46400, "Length": 500, "Cover_Rate": 0.5030181086519114} {"Template_token": ["", "PassConfig", "(", "LLVMTargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "PassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "R600PassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46401, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "PassConfig", "(", "LLVMTargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "PassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "R600PassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46402, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["setRequiresStructuredCFG", "(", "true", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "R600TargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46403, "Length": 72, "Cover_Rate": 0.8089887640449438} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{", "setRequiresStructuredCFG", "(", "true", ")", ";", "if", "(", "EnableFunctionCalls", "&&", "EnableFunctionCallsOpt", ".", "getNumOccurrences", "(", ")", "==", "", ")", "EnableFunctionCalls", "=", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "R600TargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46404, "Length": 89, "Cover_Rate": 1.0} {"Template_token": ["", "AAM", ".", "registerFunctionAnalysis", "<", "AA", ">", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "this", ",", "DebugPassManager", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "FunctionPassManager", "FPM", "(", "DebugPassManager", ")", ";", "FPM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "FPM", ".", "addPass", "(", "UseNativeCallsPass", "(", ")", ")", ";", "if", "(", "EnableLibCallSimplify", "&&", "Level", "!=", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "FPM", ".", "addPass", "(", "SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "PM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPipelineEarlySimplificationEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "if", "(", "Level", "==", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "return", ";", "PM", ".", "addPass", "(", "UnifyMetadataPass", "(", ")", ")", ";", "PM", ".", "addPass", "(", "PrintfRuntimeBindingPass", "(", ")", ")", ";", "if", "(", "InternalizeSymbols", ")", "{", "PM", ".", "addPass", "(", "InternalizePass", "(", "mustPreserveGV", ")", ")", ";", "}", "PM", ".", "addPass", "(", "PropagateAttributesLatePass", "(", "*", "this", ")", ")", ";", "if", "(", "InternalizeSymbols", ")", "{", "PM", ".", "addPass", "(", "GlobalDCEPass", "(", ")", ")", ";", "}", "if", "(", "EarlyInlineAll", "&&", "!", "EnableFunctionCalls", ")", "PM", ".", "addPass", "(", "AlwaysInlinePass", "(", ")", ")", ";", "}", ")", ";", "PB", ".", "registerCGSCCOptimizerLateEPCallback", "(", "[", "this", ",", "DebugPassManager", "]", "(", "CGSCCPassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{"], "ground_truth": ["FunctionPassManager", "FPM", "(", "DebugPassManager", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "registerPassBuilderCallbacks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46405, "Length": 241, "Cover_Rate": 0.3795275590551181} {"Template_token": ["", "}", ")", ";", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "this", ",", "DebugPassManager", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "FunctionPassManager", "FPM", "(", "DebugPassManager", ")", ";", "FPM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "FPM", ".", "addPass", "(", "UseNativeCallsPass", "(", ")", ")", ";", "if", "(", "EnableLibCallSimplify", "&&", "Level", "!=", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "FPM", ".", "addPass", "(", "SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "PM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPipelineEarlySimplificationEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "if", "(", "Level", "==", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "return", ";", "PM", ".", "addPass", "(", "UnifyMetadataPass", "(", ")", ")", ";", "PM", ".", "addPass", "(", "PrintfRuntimeBindingPass", "(", ")", ")", ";", "if", "(", "InternalizeSymbols", ")", "{", "PM", ".", "addPass", "(", "InternalizePass", "(", "mustPreserveGV", ")", ")", ";", "}", "PM", ".", "addPass", "(", "PropagateAttributesLatePass", "(", "*", "this", ")", ")", ";", "if", "(", "InternalizeSymbols", ")", "{", "PM", ".", "addPass", "(", "GlobalDCEPass", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "EarlyInlineAll", "&&", "!", "EnableFunctionCalls", ")", "PM", ".", "addPass", "(", "AlwaysInlinePass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "registerPassBuilderCallbacks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46406, "Length": 196, "Cover_Rate": 0.30866141732283464} {"Template_token": ["", "Builder", ".", "DivergentTarget", "=", "true", ";", "bool", "EnableOpt", "=", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ";", "bool", "Internalize", "=", "InternalizeSymbols", ";", "bool", "EarlyInline", "=", "EarlyInlineAll", "&&", "EnableOpt", "&&", "!", "EnableFunctionCalls", ";", "bool", "AA", "=", "EnableAliasAnalysis", "&&", "EnableOpt", ";", "bool", "LibCallSimplify", "=", "EnableLibCallSimplify", "&&", "EnableOpt", ";", "if", "(", "EnableFunctionCalls", ")", "{", "delete", "Builder", ".", "Inliner", ";", "Builder", ".", "Inliner", "=", "createFunctionInliningPass", "(", ")", ";", "}", "if", "(", "Internalize", ")", "{", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_EnabledOnOptLevel0", ",", "[", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createInternalizePass", "(", "mustPreserveGV", ")", ")", ";", "}", ")", ";", "}", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "Internalize", ",", "EarlyInline", ",", "AA", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";"], "ground_truth": ["PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine110", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46407, "Length": 156, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ")", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", "{", "AS", "=", "", "(", "TT", ")", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "AMDGPUTargetMachine110", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46408, "Length": 101, "Cover_Rate": 0.9711538461538461} {"Template_token": ["", "addPass", "(", "createMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createModeRegisterPass", "(", ")", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";"], "ground_truth": ["addPass", "(", "&", "InsertSkipsPassID", ")", ";"], "File": "AMDGPUTargetMachine111", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46409, "Length": 40, "Cover_Rate": 0.6557377049180327} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createModeRegisterPass", "(", ")", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "&", "InsertSkipsPassID", ")", ";", "addPass", "(", "createDebuggerInsertNopsPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "File": "AMDGPUTargetMachine111", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46410, "Length": 60, "Cover_Rate": 0.9836065573770492} {"Template_token": ["", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeDebuggerInsertNopsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializeFixWWMLivenessPass", "(", "*", "PR", ")", ";", "initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine111", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46411, "Length": 120, "Cover_Rate": 0.36809815950920244} {"Template_token": ["", "addPass", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine113", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46413, "Length": 18, "Cover_Rate": 0.72} {"Template_token": ["", "addPass", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine113", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46414, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", "static_cast", "<", "const", "GCNTargetMachine", "*", ">", "(", "&", "TM", ")", ")", ")", ";", "}", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createPromoteAlloca", "(", "&", "TM", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "}"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "AMDGPUTargetMachine113", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46415, "Length": 93, "Cover_Rate": 0.5470588235294118} {"Template_token": ["", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "addPass", "(", "&", "FoldOperandsID", ")", ";", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "addPass", "(", "&", "LoadStoreOptimizerID", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine113", "Func": "addMachineSSAOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46416, "Length": 25, "Cover_Rate": 0.78125} {"Template_token": ["", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FixControlFlowLiveIntervalsID", ")", ";", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addOptimizedRegAlloc", "(", "RegAllocPass", ")", ";"], "File": "AMDGPUTargetMachine113", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46417, "Length": 27, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FixControlFlowLiveIntervalsID", ")", ";"], "ground_truth": ["insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine113", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46418, "Length": 30, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "&", "InsertSkipsPassID", ")", ";"], "File": "AMDGPUTargetMachine113", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46419, "Length": 26, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "&", "InsertSkipsPassID", ")", ";", "addPass", "(", "createDebuggerInsertNopsPass", "(", ")", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine113", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46420, "Length": 27, "Cover_Rate": 0.574468085106383} {"Template_token": ["", "addPass", "(", "createWholeQuadModePass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine113", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46421, "Length": 8, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{"], "ground_truth": ["addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine113", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46422, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "if", "(", "Internalize", ")", "{", "PM", ".", "add", "(", "createInternalizePass", "(", "[", "=", "]", "(", "const", "GlobalValue", "&", "GV", ")", "->", "bool", "{", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "&", "GV", ")", ")", "{", "if", "(", "F", "->", "isDeclaration", "(", ")", ")", "return", "true", ";", "switch", "(", "F", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "true", ";", "}", "}", "return", "!", "GV", ".", "use_empty", "(", ")", ";", "}", ")", ")", ";"], "ground_truth": ["PM", ".", "add", "(", "createGlobalDCEPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine113", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46423, "Length": 130, "Cover_Rate": 0.6598984771573604} {"Template_token": ["", "ScheduleDAGMILive", "*", "DAG", "=", "new", "GCNScheduleDAGMILive", "(", "C", ",", "make_unique", "<", "GCNMaxOccupancySchedStrategy", ">", "(", "C", ")", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createStoreClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "return", "DAG", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine113", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46426, "Length": 54, "Cover_Rate": 0.84375} {"Template_token": ["", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createStoreClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "ground_truth": ["return", "DAG", ";"], "File": "AMDGPUTargetMachine113", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46427, "Length": 35, "Cover_Rate": 0.546875} {"Template_token": ["", "if", "(", "ST", ".", "enableScheduler", "(", ")", ")", "return", "createMachineScheduler", "(", "C", ")", ";"], "ground_truth": ["return", "createGCNMaxOccupancyMachineScheduler", "(", "C", ")", ";"], "File": "AMDGPUTargetMachine113", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46428, "Length": 20, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "GPU", ",", "FS", ",", "*", "this", ")", ";", "GISelAccessor", "*", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "GISelActualAccessor", "*", "GISel", "=", "new", "GISelActualAccessor", "(", ")", ";"], "ground_truth": ["GISel", "->", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "I", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "AMDGPUTargetMachine113", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46429, "Length": 66, "Cover_Rate": 0.32195121951219513} {"Template_token": ["", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitsPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeLowerControlFlowPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine113", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46430, "Length": 72, "Cover_Rate": 0.45569620253164556} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{", "setRequiresStructuredCFG", "(", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine113", "Func": "R600TargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46431, "Length": 67, "Cover_Rate": 1.0} {"Template_token": ["", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", ")", ")", ";", "}", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";"], "ground_truth": ["}", ")", ")", ";"], "File": "AMDGPUTargetMachine114", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46432, "Length": 164, "Cover_Rate": 0.6612903225806451} {"Template_token": ["", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "OptimizeExecMaskingPreRAID", ")", ";"], "ground_truth": ["insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine114", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46433, "Length": 20, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "OptimizeExecMaskingPreRAID", ")", ";"], "ground_truth": ["insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine114", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46434, "Length": 30, "Cover_Rate": 0.6122448979591837} {"Template_token": ["", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createMemoryLegalizerPass", "(", ")", ")", ";", "if", "(", "EnableInsertWaitcntsPass", ")", "addPass", "(", "createInsertWaitcntsPass", "(", ")", ")", ";", "else", "addPass", "(", "createInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "&", "InsertSkipsPassID", ")", ";", "addPass", "(", "createDebuggerInsertNopsPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "File": "AMDGPUTargetMachine114", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46435, "Length": 58, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "}", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "if", "(", "Internalize", ")", "{", "PM", ".", "add", "(", "createInternalizePass", "(", "mustPreserveGV", ")", ")", ";", "PM", ".", "add", "(", "createGlobalDCEPass", "(", ")", ")", ";", "}", "if", "(", "EarlyInline", ")", "PM", ".", "add", "(", "createAlwaysInlinePass", "(", "false", ")", ")", ";", "}", ")", ";", "const", "auto", "&", "Opt", "=", "Options", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_EarlyAsPossible", ",", "[", "AA", ",", "LibCallSimplify", ",", "&", "Opt", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}"], "ground_truth": ["PM", ".", "add", "(", "llvm", "::", "createUseNativeCallsPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine114", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46436, "Length": 122, "Cover_Rate": 0.3567251461988304} {"Template_token": ["", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{", "return", "", "", ";", "}"], "ground_truth": ["return", "", "", "", ";"], "File": "AMDGPUTargetMachine114", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46437, "Length": 23, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "auto", "&", "I", "=", "SubtargetMap", "[", "SubtargetKey", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "GPU", ",", "FS", ",", "*", "this", ")", ";", "}"], "ground_truth": ["I", "->", "setScalarizeGlobalBehavior", "(", "ScalarizeGlobal", ")", ";"], "File": "AMDGPUTargetMachine114", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46438, "Length": 47, "Cover_Rate": 0.46534653465346537} {"Template_token": ["", "return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine114", "Func": "getTargetTransformInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46439, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine114", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46441, "Length": 90, "Cover_Rate": 0.33088235294117646} {"Template_token": ["", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitsPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine114", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46442, "Length": 150, "Cover_Rate": 0.5514705882352942} {"Template_token": ["", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createLowerIntrinsicsPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", "||", "!", "EnableFunctionCalls", ")", "{", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine11", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46443, "Length": 242, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "addPass", "(", "createAnnotateKernelFeaturesPass", "(", ")", ")", ";", "addPass", "(", "&", "UnifyDivergentExitNodesID", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{", "addPass", "(", "createStructurizeCFGPass", "(", "true", ")", ")", ";", "}", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{", "addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine11", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46444, "Length": 60, "Cover_Rate": 0.821917808219178} {"Template_token": ["", "bool", "isPassEnabled", "(", "const", "cl", "::", "opt", "<", "bool", ">", "&", "Opt", ",", "CodeGenOpt", "::", "Level", "Level", "=", "CodeGenOpt", "::", "Default", ")", "const", "{"], "ground_truth": ["if", "(", "Opt", ".", "getNumOccurrences", "(", ")", ")", "return", "Opt", ";"], "File": "AMDGPUTargetMachine11", "Func": "isPassEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46445, "Length": 35, "Cover_Rate": 0.6730769230769231} {"Template_token": ["", "if", "(", "Opt", ".", "getNumOccurrences", "(", ")", ")", "return", "Opt", ";"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", "<", "Level", ")", "return", "false", ";"], "File": "AMDGPUTargetMachine11", "Func": "isPassEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46446, "Length": 24, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "*", "TM", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "{", "addPass", "(", "createPromoteAlloca", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createSROAPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine12", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46447, "Length": 57, "Cover_Rate": 0.8028169014084507} {"Template_token": ["", "addPass", "(", "createPromoteAlloca", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "}"], "ground_truth": ["TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";"], "File": "AMDGPUTargetMachine12", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46448, "Length": 23, "Cover_Rate": 0.323943661971831} {"Template_token": ["", "addPass", "(", "createInsertWaitsPass", "(", ")", ",", "false", ")", ";", "addPass", "(", "createLowerControlFlowPass", "(", ")", ",", "false", ")", ";"], "ground_truth": ["if", "(", "InsertNops", ")", "{"], "File": "AMDGPUTargetMachine12", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46449, "Length": 23, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createInsertWaitsPass", "(", ")", ",", "false", ")", ";", "addPass", "(", "createLowerControlFlowPass", "(", ")", ",", "false", ")", ";", "if", "(", "InsertNops", ")", "{", "addPass", "(", "createInsertNopsPass", "(", ")", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine12", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46450, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{", "PassConfig", "::", "addPreISel", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "*", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "IsIRStructurizerEnabled", "(", ")", ")", "addPass", "(", "createStructurizeCFGPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine12", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46451, "Length": 42, "Cover_Rate": 0.7924528301886793} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "*", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "ST", ".", "IsIRStructurizerEnabled", "(", ")", ")", "addPass", "(", "createStructurizeCFGPass", "(", ")", ")", ";", "addPass", "(", "createTextureIntrinsicsReplacer", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine12", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46452, "Length": 39, "Cover_Rate": 0.7358490566037735} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "getTargetCPU", "(", ")", ",", "FS", ",", "*", "this", ")", ",", "IntrinsicInfo", "(", ")", "{"], "ground_truth": ["setRequiresStructuredCFG", "(", "true", ")", ";"], "File": "AMDGPUTargetMachine12", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46453, "Length": 101, "Cover_Rate": 0.9528301886792453} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "getTargetCPU", "(", ")", ",", "FS", ",", "*", "this", ")", ",", "IntrinsicInfo", "(", ")", "{", "setRequiresStructuredCFG", "(", "true", ")", ";", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine12", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46454, "Length": 106, "Cover_Rate": 1.0} {"Template_token": ["", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "const", "Subtarget", "&", "ST", "=", "*", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "return", "createMachineScheduler", "(", "C", ")", ";", "else", "if", "(", "ST", ".", "enableScheduler", "(", ")", ")", "return", "createMachineScheduler", "(", "C", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUTargetMachine12", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46455, "Length": 61, "Cover_Rate": 0.9838709677419355} {"Template_token": ["", "GCNTargetMachine", "::", "GCNTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine12", "Func": "GCNTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46456, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "GCNTargetMachine", "::", "GCNTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine12", "Func": "GCNTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46457, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "return", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "?", "", ":", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine12", "Func": "getGPUOrDefault", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46458, "Length": 33, "Cover_Rate": 0.559322033898305} {"Template_token": ["", "LLVM_READNONE", "static", "StringRef", "getGPUOrDefault", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ")", "{"], "ground_truth": ["if", "(", "!", "GPU", ".", "empty", "(", ")", ")", "return", "GPU", ";"], "File": "AMDGPUTargetMachine12", "Func": "getGPUOrDefault", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46459, "Length": 26, "Cover_Rate": 0.4406779661016949} {"Template_token": ["", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRLiveRangesPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializePromoteAllocaPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine12", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46462, "Length": 54, "Cover_Rate": 0.48214285714285715} {"Template_token": ["", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRLiveRangesPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertNopsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeInsertWaitsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine12", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46463, "Length": 72, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine12", "Func": "R600TargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46464, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine12", "Func": "R600TargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46465, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "static", "int64_t", "getNullPointerValue", "(", "unsigned", "AddrSpace", ")", "{", "return", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "?", "-", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine15", "Func": "getNullPointerValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46466, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "?", "-", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine15", "Func": "getNullPointerValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46467, "Length": 27, "Cover_Rate": 0.7714285714285715} {"Template_token": ["", "initializePostLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaToVectorPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertHardClausesPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeRemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initializePreEmitPeepholePass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";", "initializePostRABundlerPass", "(", "*", "PR", ")", ";", "initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";", "initializeAAWrapperPassPass", "(", "*", "PR", ")", ";", "initializeExternalAAWrapperPass", "(", "*", "PR", ")", ";", "initializeUseNativeCallsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeSimplifyLibCallsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine15", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46468, "Length": 168, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "addPass", "(", "&", "RemoveShortExecBranchesID", ")", ";", "addPass", "(", "&", "PreEmitPeepholeID", ")", ";", "addPass", "(", "&", "InsertSkipsPassID", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine16", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46469, "Length": 25, "Cover_Rate": 0.3787878787878788} {"Template_token": ["", "PassConfig", "::", "addPreISel", "(", ")", ";", "if", "(", "EnableAtomicOptimizations", ")", "{", "addPass", "(", "createAtomicOptimizerPass", "(", ")", ")", ";", "}", "addPass", "(", "&", "UnifyDivergentExitNodesID", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{", "if", "(", "EnableStructurizerWorkarounds", ")", "{", "addPass", "(", "createUnifyLoopExitsPass", "(", ")", ")", ";", "}", "addPass", "(", "createStructurizeCFGPass", "(", "false", ")", ")", ";", "}", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "LateCFGStructurize", ")", "{"], "File": "AMDGPUTargetMachine16", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46470, "Length": 73, "Cover_Rate": 0.7373737373737373} {"Template_token": ["", "addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{", "addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";", "}", "addPass", "(", "createLCSSAPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine16", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46471, "Length": 32, "Cover_Rate": 0.32323232323232326} {"Template_token": ["", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_EarlyAsPossible", ",", "[", "AA", ",", "LibCallSimplify", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "llvm", "::", "createPropagateAttributesEarlyPass", "(", "this", ")", ")", ";", "PM", ".", "add", "(", "llvm", "::", "createUseNativeCallsPass", "(", ")", ")", ";", "if", "(", "LibCallSimplify", ")", "PM", ".", "add", "(", "llvm", "::", "createSimplifyLibCallsPass", "(", "this", ")", ")", ";", "}", ")", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_CGSCCOptimizerLate", ",", "[", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createLowerKernelAttributesPass", "(", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine16", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46472, "Length": 137, "Cover_Rate": 0.4065281899109792} {"Template_token": ["", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createPrintfRuntimeBinding", "(", ")", ")", ";", "if", "(", "Internalize", ")", "PM", ".", "add", "(", "createInternalizePass", "(", "mustPreserveGV", ")", ")", ";", "PM", ".", "add", "(", "createPropagateAttributesLatePass", "(", "this", ")", ")", ";", "if", "(", "Internalize", ")", "PM", ".", "add", "(", "createGlobalDCEPass", "(", ")", ")", ";", "if", "(", "EarlyInline", ")", "PM", ".", "add", "(", "createAlwaysInlinePass", "(", "false", ")", ")", ";", "}", ")", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_EarlyAsPossible", ",", "[", "AA", ",", "LibCallSimplify", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "llvm", "::", "createPropagateAttributesEarlyPass", "(", "this", ")", ")", ";", "PM", ".", "add", "(", "llvm", "::", "createUseNativeCallsPass", "(", ")", ")", ";", "if", "(", "LibCallSimplify", ")", "PM", ".", "add", "(", "llvm", "::", "createSimplifyLibCallsPass", "(", "this", ")", ")", ";", "}", ")", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_CGSCCOptimizerLate", ",", "[", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["PM", ".", "add", "(", "createInferAddressSpacesPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine16", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46473, "Length": 196, "Cover_Rate": 0.5816023738872403} {"Template_token": ["", "const", "Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine16", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46475, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeClauseMergePassPass", "(", "*", "PR", ")", ";", "initializeControlFlowFinalizerPass", "(", "*", "PR", ")", ";", "initializePacketizerPass", "(", "*", "PR", ")", ";", "initializeExpandSpecialInstrsPassPass", "(", "*", "PR", ")", ";", "initializeVectorRegMergerPass", "(", "*", "PR", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeGCNDPPCombinePass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeLowerSGPRSpillsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixupVectorISelPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePostLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeRemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initializePreEmitPeepholePass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";", "initializePostRABundlerPass", "(", "*", "PR", ")", ";", "initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";", "initializeAAWrapperPassPass", "(", "*", "PR", ")", ";", "initializeExternalAAWrapperPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeUseNativeCallsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine16", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46476, "Length": 328, "Cover_Rate": 0.8346055979643766} {"Template_token": ["", "initializePostLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeRemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initializePreEmitPeepholePass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";", "initializePostRABundlerPass", "(", "*", "PR", ")", ";", "initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";", "initializeAAWrapperPassPass", "(", "*", "PR", ")", ";", "initializeExternalAAWrapperPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeUseNativeCallsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine16", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46477, "Length": 150, "Cover_Rate": 0.3816793893129771} {"Template_token": ["", "void", "PassConfig", "::", "addIRPasses", "(", ")", "{", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createLowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", ")", ")", ";", "}", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";"], "ground_truth": ["if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine18", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46478, "Length": 132, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine18", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46479, "Length": 105, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "addPass", "(", "&", "FoldOperandsID", ")", ";", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "addPass", "(", "&", "LoadStoreOptimizerID", ")", ";", "if", "(", "EnableSDWAPeephole", ")", "{", "addPass", "(", "&", "PeepholeSDWAID", ")", ";", "addPass", "(", "&", "MachineLICMID", ")", ";", "addPass", "(", "&", "MachineCSEID", ")", ";", "addPass", "(", "&", "FoldOperandsID", ")", ";", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "}", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine18", "Func": "addMachineSSAOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46480, "Length": 62, "Cover_Rate": 0.8266666666666667} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "if", "(", "EnableInsertWaitcntsPass", ")", "addPass", "(", "createInsertWaitcntsPass", "(", ")", ")", ";"], "ground_truth": ["else", "addPass", "(", "createInsertWaitsPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine18", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46481, "Length": 32, "Cover_Rate": 0.5423728813559322} {"Template_token": ["", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "if", "(", "EnableInsertWaitcntsPass", ")", "addPass", "(", "createInsertWaitcntsPass", "(", ")", ")", ";", "else", "addPass", "(", "createInsertWaitsPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine18", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46482, "Length": 32, "Cover_Rate": 0.5423728813559322} {"Template_token": ["", "addPass", "(", "&", "UnifyDivergentExitNodesID", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{", "addPass", "(", "createStructurizeCFGPass", "(", "true", ")", ")", ";", "}", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createTypeRewriter", "(", ")", ")", ";", "addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{"], "ground_truth": ["addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine18", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46483, "Length": 55, "Cover_Rate": 0.6875} {"Template_token": ["", "Builder", ".", "DivergentTarget", "=", "true", ";", "bool", "Internalize", "=", "InternalizeSymbols", "&&", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "&&", "(", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", ";", "bool", "EarlyInline", "=", "EarlyInlineAll", "&&", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", ";", "bool", "AA", "=", "EnableAliasAnalysis", "&&", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "Internalize", ",", "EarlyInline", ",", "AA", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "if", "(", "Internalize", ")", "{", "PM", ".", "add", "(", "createInternalizePass", "(", "[", "=", "]", "(", "const", "GlobalValue", "&", "GV", ")", "->", "bool", "{", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "&", "GV", ")", ")", "{", "if", "(", "F", "->", "isDeclaration", "(", ")", ")", "return", "true", ";", "switch", "(", "F", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUTargetMachine18", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46484, "Length": 226, "Cover_Rate": 0.6890243902439024} {"Template_token": ["", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "if", "(", "Internalize", ")", "{", "PM", ".", "add", "(", "createInternalizePass", "(", "[", "=", "]", "(", "const", "GlobalValue", "&", "GV", ")", "->", "bool", "{", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "&", "GV", ")", ")", "{", "if", "(", "F", "->", "isDeclaration", "(", ")", ")", "return", "true", ";", "switch", "(", "F", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "true", ";", "}", "}", "return", "!", "GV", ".", "use_empty", "(", ")", ";", "}", ")", ")", ";", "PM", ".", "add", "(", "createGlobalDCEPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine18", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46485, "Length": 146, "Cover_Rate": 0.4451219512195122} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "CM", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", "{", "AS", "=", "", "(", "TT", ")", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "AMDGPUTargetMachine18", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46486, "Length": 95, "Cover_Rate": 0.9693877551020408} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "CM", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", "{"], "ground_truth": ["AS", "=", "", "(", "TT", ")", ";"], "File": "AMDGPUTargetMachine18", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46487, "Length": 91, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "if", "(", "TT", ".", "getEnvironmentName", "(", ")", "==", "", "||", "TT", ".", "getEnvironmentName", "(", ")", "==", "", ")", "return", "", "", "", ";"], "ground_truth": ["return", "", "", "", ";"], "File": "AMDGPUTargetMachine18", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46488, "Length": 28, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "if", "(", "TT", ".", "getEnvironmentName", "(", ")", "==", "", "||", "TT", ".", "getEnvironmentName", "(", ")", "==", "", ")", "return", "", "", "", ";", "return", "", "", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine18", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46489, "Length": 29, "Cover_Rate": 0.5087719298245614} {"Template_token": ["", "GCNPassConfig", "(", "LLVMTargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "PassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine18", "Func": "GCNPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46490, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "GCNPassConfig", "(", "LLVMTargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "PassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine18", "Func": "GCNPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46491, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitsPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeDebuggerInsertNopsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine18", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46492, "Length": 66, "Cover_Rate": 0.35106382978723405} {"Template_token": ["", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";", "initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";", "initializeAAWrapperPassPass", "(", "*", "PR", ")", ";", "initializeExternalAAWrapperPass", "(", "*", "PR", ")", ";", "initializeUseNativeCallsPass", "(", "*", "PR", ")", ";", "initializeSimplifyLibCallsPass", "(", "*", "PR", ")", ";", "initializeInlinerPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeGCNRegBankReassignPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine19", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46493, "Length": 228, "Cover_Rate": 0.6514285714285715} {"Template_token": ["", "}", "return", "false", ";", "}", ";", "auto", "diagnoseRegisterClass", "=", "[", "&", "]", "(", "const", "yaml", "::", "StringValue", "&", "RegName", ")", "{", "const", "MemoryBuffer", "&", "Buffer", "=", "*", "PFS", ".", "SM", "->", "getMemoryBuffer", "(", "PFS", ".", "SM", "->", "getMainFileID", "(", ")", ")", ";", "Error", "=", "SMDiagnostic", "(", "*", "PFS", ".", "SM", ",", "SMLoc", "(", ")", ",", "Buffer", ".", "getBufferIdentifier", "(", ")", ",", "", ",", "RegName", ".", "Value", ".", "size", "(", ")", ",", "SourceMgr", "::", "DK_Error", ",", "", ",", "RegName", ".", "Value", ",", "None", ",", "None", ")", ";", "SourceRange", "=", "RegName", ".", "SourceRange", ";", "return", "true", ";", "}", ";", "if", "(", "parseRegister", "(", "YamlMFI", ".", "ScratchRSrcReg", ",", "MFI", "->", "ScratchRSrcReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "ScratchWaveOffsetReg", ",", "MFI", "->", "ScratchWaveOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "FrameOffsetReg", ",", "MFI", "->", "FrameOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "StackPtrOffsetReg", ",", "MFI", "->", "StackPtrOffsetReg", ")", ")", "return", "true", ";", "if", "(", "MFI", "->", "ScratchRSrcReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchRSrcReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchRSrcReg", ")", ";", "}", "if", "(", "MFI", "->", "ScratchWaveOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchWaveOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchWaveOffsetReg", ")", ";", "}", "if", "(", "MFI", "->", "FrameOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "FrameOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "FrameOffsetReg", ")", ";", "}", "if", "(", "MFI", "->", "StackPtrOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "StackPtrOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "StackPtrOffsetReg", ")", ";", "}", "auto", "parseAndCheckArgument", "=", "[", "&", "]", "(", "const", "Optional", "<", "yaml", "::", "Argument", ">", "&", "A", ",", "const", "TargetRegisterClass", "&", "RC", ",", "ArgDescriptor", "&", "Arg", ")", "{", "if", "(", "!", "A", ")", "return", "false", ";", "if", "(", "A", "->", "IsRegister", ")", "{", "unsigned", "Reg", ";", "if", "(", "parseNamedRegisterReference", "(", "PFS", ",", "Reg", ",", "A", "->", "RegisterName", ".", "Value", ",", "Error", ")", ")", "{", "SourceRange", "=", "A", "->", "RegisterName", ".", "SourceRange", ";", "return", "true", ";", "}", "if", "(", "!", "RC", ".", "contains", "(", "Reg", ")", ")", "return", "diagnoseRegisterClass", "(", "A", "->", "RegisterName", ")", ";"], "ground_truth": ["Arg", "=", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ";"], "File": "AMDGPUTargetMachine19", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46494, "Length": 360, "Cover_Rate": 0.41284403669724773} {"Template_token": ["", "if", "(", "MFI", "->", "StackPtrOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "StackPtrOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "StackPtrOffsetReg", ")", ";", "}", "auto", "parseAndCheckArgument", "=", "[", "&", "]", "(", "const", "Optional", "<", "yaml", "::", "Argument", ">", "&", "A", ",", "const", "TargetRegisterClass", "&", "RC", ",", "ArgDescriptor", "&", "Arg", ")", "{", "if", "(", "!", "A", ")", "return", "false", ";", "if", "(", "A", "->", "IsRegister", ")", "{", "unsigned", "Reg", ";", "if", "(", "parseNamedRegisterReference", "(", "PFS", ",", "Reg", ",", "A", "->", "RegisterName", ".", "Value", ",", "Error", ")", ")", "{", "SourceRange", "=", "A", "->", "RegisterName", ".", "SourceRange", ";", "return", "true", ";", "}", "if", "(", "!", "RC", ".", "contains", "(", "Reg", ")", ")", "return", "diagnoseRegisterClass", "(", "A", "->", "RegisterName", ")", ";", "Arg", "=", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ";", "}", "else", "Arg", "=", "ArgDescriptor", "::", "createStack", "(", "A", "->", "StackOffset", ")", ";", "if", "(", "A", "->", "Mask", ")", "Arg", "=", "ArgDescriptor", "::", "createArg", "(", "Arg", ",", "A", "->", "Mask", ".", "getValue", "(", ")", ")", ";", "return", "false", ";", "}", ";", "if", "(", "YamlMFI", ".", "ArgInfo", "&&", "(", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentBuffer", ",", "", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentBuffer", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "DispatchPtr", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "QueuePtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "QueuePtr", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "KernargSegmentPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "KernargSegmentPtr", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchID", ",", "", ",", "MFI", "->", "ArgInfo", ".", "DispatchID", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "FlatScratchInit", ",", "", ",", "MFI", "->", "ArgInfo", ".", "FlatScratchInit", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentSize", ",", "", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentSize", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDX", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDX", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDY", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDY", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDZ", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDZ", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupInfo", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupInfo", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentWaveByteOffset", ",", "", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitArgPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "ImplicitArgPtr", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitBufferPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "ImplicitBufferPtr", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDX", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDX", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDY", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDY", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDZ", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDZ", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine19", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46495, "Length": 475, "Cover_Rate": 0.5447247706422018} {"Template_token": ["", "void", "PassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "addPass", "(", "createAnnotateKernelFeaturesPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createLowerKernelArgumentsPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine1", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46496, "Length": 55, "Cover_Rate": 0.6626506024096386} {"Template_token": ["", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createLowerKernelArgumentsPass", "(", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";"], "File": "AMDGPUTargetMachine1", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46497, "Length": 31, "Cover_Rate": 0.37349397590361444} {"Template_token": ["", "addPass", "(", "createCtorDtorLoweringPass", "(", ")", ")", ";", "addPass", "(", "createFixFunctionBitcastsPass", "(", ")", ")", ";", "addPass", "(", "createLowerKernelCallsPass", "(", ")", ")", ";", "addPass", "(", "createPropagateAttributesEarlyPass", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createLowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "EnableLowerModuleLDS", ")", "{", "if", "(", "EnableLDSReplaceWithPointer", ")", "addPass", "(", "createReplaceLDSUseWithPointerPass", "(", ")", ")", ";", "addPass", "(", "createLowerModuleLDSPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{"], "ground_truth": ["addPass", "(", "createPromoteAlloca", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine1", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46498, "Length": 158, "Cover_Rate": 0.4831804281345566} {"Template_token": ["", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "isPassEnabled", "(", "EnableScalarIRPasses", ")", ")", "addEarlyCSEOrGVNPass", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine1", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46499, "Length": 101, "Cover_Rate": 0.308868501529052} {"Template_token": ["", "addPass", "(", "&", "LateBranchLoweringPassID", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "PreEmitPeepholeID", ")", ";"], "ground_truth": ["addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";"], "File": "AMDGPUTargetMachine1", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46500, "Length": 28, "Cover_Rate": 0.35443037974683544} {"Template_token": ["", "addPass", "(", "&", "LateBranchLoweringPassID", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "PreEmitPeepholeID", ")", ";"], "ground_truth": ["addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";"], "File": "AMDGPUTargetMachine1", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46501, "Length": 28, "Cover_Rate": 0.35443037974683544} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "&", "PostRABundlerID", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine1", "Func": "addPreSched2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46502, "Length": 26, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "initializeClauseMergePassPass", "(", "*", "PR", ")", ";", "initializeControlFlowFinalizerPass", "(", "*", "PR", ")", ";", "initializePacketizerPass", "(", "*", "PR", ")", ";", "initializeExpandSpecialInstrsPassPass", "(", "*", "PR", ")", ";", "initializeVectorRegMergerPass", "(", "*", "PR", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeGCNDPPCombinePass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeLowerSGPRSpillsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeOptimizeVGPRLiveRangePass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initializeCtorDtorLoweringPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAttributorPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine1", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46504, "Length": 144, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "TheGCNTarget", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRLiveRangesPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine21", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46505, "Length": 50, "Cover_Rate": 0.78125} {"Template_token": ["", "addPass", "(", "&", "InsertSkipsPassID", ")", ";", "addPass", "(", "createMemoryLegalizerPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createDebuggerInsertNopsPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine22", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46506, "Length": 20, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "&", "InsertSkipsPassID", ")", ";"], "ground_truth": ["addPass", "(", "createMemoryLegalizerPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine22", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46507, "Length": 20, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "}"], "ground_truth": ["if", "(", "TT", ".", "getEnvironmentName", "(", ")", "==", "", "||", "TT", ".", "getEnvironmentName", "(", ")", "==", "", ")", "return", "", "", "", ";"], "File": "AMDGPUTargetMachine22", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46508, "Length": 24, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "}", "return", "false", ";", "}", ";", "auto", "diagnoseRegisterClass", "=", "[", "&", "]", "(", "const", "yaml", "::", "StringValue", "&", "RegName", ")", "{", "const", "MemoryBuffer", "&", "Buffer", "=", "*", "PFS", ".", "SM", "->", "getMemoryBuffer", "(", "PFS", ".", "SM", "->", "getMainFileID", "(", ")", ")", ";", "Error", "=", "SMDiagnostic", "(", "*", "PFS", ".", "SM", ",", "SMLoc", "(", ")", ",", "Buffer", ".", "getBufferIdentifier", "(", ")", ",", "", ",", "RegName", ".", "Value", ".", "size", "(", ")", ",", "SourceMgr", "::", "DK_Error", ",", "", ",", "RegName", ".", "Value", ",", "None", ",", "None", ")", ";", "SourceRange", "=", "RegName", ".", "SourceRange", ";", "return", "true", ";", "}", ";", "if", "(", "parseRegister", "(", "YamlMFI", ".", "ScratchRSrcReg", ",", "MFI", "->", "ScratchRSrcReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "ScratchWaveOffsetReg", ",", "MFI", "->", "ScratchWaveOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "FrameOffsetReg", ",", "MFI", "->", "FrameOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "StackPtrOffsetReg", ",", "MFI", "->", "StackPtrOffsetReg", ")", ")", "return", "true", ";", "if", "(", "MFI", "->", "ScratchRSrcReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchRSrcReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchRSrcReg", ")", ";", "}", "if", "(", "MFI", "->", "ScratchWaveOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchWaveOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchWaveOffsetReg", ")", ";", "}", "if", "(", "MFI", "->", "FrameOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "FrameOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "FrameOffsetReg", ")", ";", "}", "if", "(", "MFI", "->", "StackPtrOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "StackPtrOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "StackPtrOffsetReg", ")", ";", "}", "auto", "parseAndCheckArgument", "=", "[", "&", "]", "(", "const", "Optional", "<", "yaml", "::", "Argument", ">", "&", "A", ",", "const", "TargetRegisterClass", "&", "RC", ",", "ArgDescriptor", "&", "Arg", ",", "unsigned", "UserSGPRs", ",", "unsigned", "SystemSGPRs", ")", "{", "if", "(", "!", "A", ")", "return", "false", ";", "if", "(", "A", "->", "IsRegister", ")", "{", "unsigned", "Reg", ";", "if", "(", "parseNamedRegisterReference", "(", "PFS", ",", "Reg", ",", "A", "->", "RegisterName", ".", "Value", ",", "Error", ")", ")", "{", "SourceRange", "=", "A", "->", "RegisterName", ".", "SourceRange", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "!", "RC", ".", "contains", "(", "Reg", ")", ")", "return", "diagnoseRegisterClass", "(", "A", "->", "RegisterName", ")", ";"], "File": "AMDGPUTargetMachine24", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46509, "Length": 357, "Cover_Rate": 0.3635437881873727} {"Template_token": ["", "case", "AS", "::", "LOCAL_ADDRESS", ":", "case", "AS", "::", "REGION_ADDRESS", ":", "return", "-", "", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUTargetMachine26", "Func": "getNullPointerValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46510, "Length": 16, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeGCNDPPCombinePass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeLowerSGPRSpillsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixupVectorISelPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine26", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46511, "Length": 180, "Cover_Rate": 0.49586776859504134} {"Template_token": ["", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeRemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine26", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46512, "Length": 114, "Cover_Rate": 0.3140495867768595} {"Template_token": ["", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", "||", "!", "EnableFunctionCalls", ")", "{", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", ")", ")", ";", "}", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "AMDGPUTargetMachine29", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46513, "Length": 185, "Cover_Rate": 0.7676348547717843} {"Template_token": ["", "initializeControlFlowFinalizerPass", "(", "*", "PR", ")", ";", "initializePacketizerPass", "(", "*", "PR", ")", ";", "initializeExpandSpecialInstrsPassPass", "(", "*", "PR", ")", ";", "initializeVectorRegMergerPass", "(", "*", "PR", ")", ";", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitsPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeDebuggerInsertNopsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializeFixWWMLivenessPass", "(", "*", "PR", ")", ";", "initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeAAWrapperPassPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine29", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46514, "Length": 204, "Cover_Rate": 0.7669172932330827} {"Template_token": ["", "bool", "mustPreserveGV", "(", "const", "GlobalValue", "&", "GV", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "&", "GV", ")", ")", "return", "F", "->", "isDeclaration", "(", ")", "||", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ";"], "ground_truth": ["return", "!", "GV", ".", "use_empty", "(", ")", ";"], "File": "AMDGPUTargetMachine29", "Func": "mustPreserveGV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46515, "Length": 49, "Cover_Rate": 0.9423076923076923} {"Template_token": ["", "void", "PassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "const", "Subtarget", "&", "ST", "=", "*", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "{", "addPass", "(", "createPromoteAlloca", "(", "TM", ")", ")", ";", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine2", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46516, "Length": 53, "Cover_Rate": 1.0} {"Template_token": ["", "addPass", "(", "createInsertWaitsPass", "(", ")", ",", "false", ")", ";"], "ground_truth": ["addPass", "(", "createLowerControlFlowPass", "(", ")", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine2", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46518, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRLiveRangesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine2", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46519, "Length": 40, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "TheTarget", ")", ";", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "TheGCNTarget", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRLiveRangesPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine2", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46520, "Length": 64, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createPromoteAlloca", "(", "&", "TM", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine30", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46521, "Length": 128, "Cover_Rate": 0.5470085470085471} {"Template_token": ["", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", "static_cast", "<", "const", "GCNTargetMachine", "*", ">", "(", "&", "TM", ")", ")", ")", ";", "}", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createPromoteAlloca", "(", "&", "TM", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine30", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46522, "Length": 177, "Cover_Rate": 0.7564102564102564} {"Template_token": ["", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "PassConfig", "::", "addPreISel", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "addPass", "(", "createAnnotateKernelFeaturesPass", "(", "&", "TM", ")", ")", ";", "addPass", "(", "&", "UnifyDivergentExitNodesID", ")", ";", "addPass", "(", "createStructurizeCFGPass", "(", "true", ")", ")", ";", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createTypeRewriter", "(", ")", ")", ";", "addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";", "addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine30", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46523, "Length": 77, "Cover_Rate": 1.0} {"Template_token": ["", "addPass", "(", "createWholeQuadModePass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine30", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46525, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "Internalize", "=", "InternalizeSymbols", "&&", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "&&", "(", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", ";", "bool", "EarlyInline", "=", "EarlyInlineAll", "&&", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", ";", "bool", "AA", "=", "EnableAliasAnalysis", "&&", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "Internalize", ",", "EarlyInline", ",", "AA", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "if", "(", "Internalize", ")", "{", "PM", ".", "add", "(", "createInternalizePass", "(", "[", "=", "]", "(", "const", "GlobalValue", "&", "GV", ")", "->", "bool", "{", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "&", "GV", ")", ")", "{", "if", "(", "F", "->", "isDeclaration", "(", ")", ")", "return", "true", ";", "switch", "(", "F", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "CallingConv", "::", "_VS", ":"], "ground_truth": ["case", "CallingConv", "::", "_GS", ":"], "File": "AMDGPUTargetMachine30", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46526, "Length": 192, "Cover_Rate": 0.5944272445820433} {"Template_token": ["", "Builder", ".", "DivergentTarget", "=", "true", ";", "bool", "Internalize", "=", "InternalizeSymbols", "&&", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "&&", "(", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", ";", "bool", "EarlyInline", "=", "EarlyInlineAll", "&&", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", ";", "bool", "AA", "=", "EnableAliasAnalysis", "&&", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "Internalize", ",", "EarlyInline", ",", "AA", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "if", "(", "Internalize", ")", "{", "PM", ".", "add", "(", "createInternalizePass", "(", "[", "=", "]", "(", "const", "GlobalValue", "&", "GV", ")", "->", "bool", "{", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "&", "GV", ")", ")", "{", "if", "(", "F", "->", "isDeclaration", "(", ")", ")", "return", "true", ";", "switch", "(", "F", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "true", ";", "}", "}", "return", "!", "GV", ".", "use_empty", "(", ")", ";", "}", ")", ")", ";", "PM", ".", "add", "(", "createGlobalDCEPass", "(", ")", ")", ";", "}", "if", "(", "EarlyInline", ")", "PM", ".", "add", "(", "createAlwaysInlinePass", "(", "false", ")", ")", ";", "}", ")", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_EarlyAsPossible", ",", "[", "AA", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";"], "ground_truth": ["PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine30", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46527, "Length": 308, "Cover_Rate": 0.9535603715170279} {"Template_token": ["", "addPass", "(", "createInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "&", "InsertSkipsPassID", ")", ";"], "ground_truth": ["addPass", "(", "createDebuggerInsertNopsPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine31", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46528, "Length": 27, "Cover_Rate": 0.5} {"Template_token": ["", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine31", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46529, "Length": 162, "Cover_Rate": 0.5827338129496403} {"Template_token": ["", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine33", "Func": "addGlobalInstructionSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46532, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "GCNPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine33", "Func": "addGlobalInstructionSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46533, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine33", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46534, "Length": 37, "Cover_Rate": 0.30578512396694213} {"Template_token": ["", "addPass", "(", "createPromoteAlloca", "(", "&", "TM", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";"], "File": "AMDGPUTargetMachine33", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46535, "Length": 45, "Cover_Rate": 0.371900826446281} {"Template_token": ["", "TargetPassConfig", "::", "addPostRegAlloc", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine33", "Func": "addPostRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46538, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "static", "ScheduleDAGInstrs", "*", "createGCNMaxOccupancyMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{", "ScheduleDAGMILive", "*", "DAG", "=", "new", "ScheduleDAGMILive", "(", "C", ",", "llvm", "::", "make_unique", "<", "GCNMaxOccupancySchedStrategy", ">", "(", "C", ")", ")", ";"], "ground_truth": ["DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "File": "AMDGPUTargetMachine33", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46539, "Length": 46, "Cover_Rate": 0.696969696969697} {"Template_token": ["", "SmallString", "<", "", ">", "SubtargetKey", "(", "GPU", ")", ";", "SubtargetKey", ".", "append", "(", "FS", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "SubtargetKey", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "GPU", ",", "FS", ",", "*", "this", ")", ";", "GISelAccessor", "*", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "GISelActualAccessor", "*", "GISel", "=", "new", "GISelActualAccessor", "(", ")", ";", "GISel", "->", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "I", "->", "getTargetLowering", "(", ")", ")", ")", ";", "I", "->", "setGISelAccessor", "(", "*", "GISel", ")", ";", "}"], "ground_truth": ["I", "->", "setScalarizeGlobalBehavior", "(", "ScalarizeGlobal", ")", ";"], "File": "AMDGPUTargetMachine33", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46540, "Length": 107, "Cover_Rate": 0.7379310344827587} {"Template_token": ["", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "getTheTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "getTheGCNTarget", "(", ")", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeInsertWaitsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine33", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46541, "Length": 110, "Cover_Rate": 0.7534246575342466} {"Template_token": ["", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "&", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine36", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46542, "Length": 36, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "&", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine36", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46543, "Length": 32, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "getTheTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "getTheGCNTarget", "(", ")", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine36", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46544, "Length": 91, "Cover_Rate": 0.5986842105263158} {"Template_token": ["", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "getTheTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "getTheGCNTarget", "(", ")", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine36", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46545, "Length": 110, "Cover_Rate": 0.7236842105263158} {"Template_token": ["", "addPass", "(", "createFixupVectorISelPass", "(", ")", ")", ";", "addPass", "(", "createAddIMGInitPass", "(", ")", ")", ";", "addPass", "(", "&", "UnreachableMachineBlockElimID", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine37", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46546, "Length": 24, "Cover_Rate": 0.48} {"Template_token": ["", "return", "TLOF", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine37", "Func": "getObjFileLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46547, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{", "return", "", "", ";", "}"], "ground_truth": ["return", "", "", "", ";"], "File": "AMDGPUTargetMachine44", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46551, "Length": 23, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "static", "StringRef", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{", "return", "", "", ";", "}", "return", "", "", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine44", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46552, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "addPass", "(", "createLowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "EnableLowerModuleLDS", ")", "{", "if", "(", "EnableLDSReplaceWithPointer", ")", "addPass", "(", "createReplaceLDSUseWithPointerPass", "(", ")", ")", ";", "addPass", "(", "createLowerModuleLDSPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "if", "(", "isPassEnabled", "(", "EnableScalarIRPasses", ")", ")", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine45", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46553, "Length": 237, "Cover_Rate": 0.7571884984025559} {"Template_token": ["", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "EnableLowerModuleLDS", ")", "{", "if", "(", "EnableLDSReplaceWithPointer", ")", "addPass", "(", "createReplaceLDSUseWithPointerPass", "(", ")", ")", ";", "addPass", "(", "createLowerModuleLDSPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "if", "(", "isPassEnabled", "(", "EnableScalarIRPasses", ")", ")", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine45", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46554, "Length": 224, "Cover_Rate": 0.7156549520766773} {"Template_token": ["", "addPass", "(", "createInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createModeRegisterPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "InsertHardClausesID", ")", ";", "addPass", "(", "&", "LateBranchLoweringPassID", ")", ";", "if", "(", "isPassEnabled", "(", "EnableSetWavePriority", ",", "CodeGenOpt", "::", "Less", ")", ")", "addPass", "(", "createSetWavePriorityPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "PreEmitPeepholeID", ")", ";"], "ground_truth": ["addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";"], "File": "AMDGPUTargetMachine45", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46555, "Length": 76, "Cover_Rate": 0.7835051546391752} {"Template_token": ["", "addPass", "(", "createModeRegisterPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "InsertHardClausesID", ")", ";", "addPass", "(", "&", "LateBranchLoweringPassID", ")", ";"], "ground_truth": ["if", "(", "isPassEnabled", "(", "EnableSetWavePriority", ",", "CodeGenOpt", "::", "Less", ")", ")", "addPass", "(", "createSetWavePriorityPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine45", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46556, "Length": 47, "Cover_Rate": 0.4845360824742268} {"Template_token": ["", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "ground_truth": ["DAG", "->", "addMutation", "(", "createMFMAIGroupLPDAGMutation", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine45", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46557, "Length": 25, "Cover_Rate": 0.3246753246753247} {"Template_token": ["", "static", "ScheduleDAGInstrs", "*", "createGCNMaxOccupancyMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{"], "ground_truth": ["ScheduleDAGMILive", "*", "DAG", "=", "new", "GCNScheduleDAGMILive", "(", "C", ",", "std", "::", "make_unique", "<", "GCNMaxOccupancySchedStrategy", ">", "(", "C", ")", ")", ";"], "File": "AMDGPUTargetMachine45", "Func": "createGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46558, "Length": 30, "Cover_Rate": 0.38961038961038963} {"Template_token": ["", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "ST", ".", "createFillMFMAShadowMutation", "(", "DAG", "->", "TII", ")", ")", ";"], "ground_truth": ["DAG", "->", "addMutation", "(", "createMFMAIGroupLPDAGMutation", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine45", "Func": "createPostMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46559, "Length": 39, "Cover_Rate": 0.4936708860759494} {"Template_token": ["", "case", "PseudoSourceValue", "::", "JumpTable", ":", "case", "PseudoSourceValue", "::", "GlobalValueCallEntry", ":", "case", "PseudoSourceValue", "::", "ExternalSymbolCallEntry", ":", "case", "PseudoSourceValue", "::", "TargetCustom", ":", "return", "AS", "::", "CONSTANT_ADDRESS", ";", "}", "return", "AS", "::", "FLAT_ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine45", "Func": "getAddressSpaceForPseudoSourceKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46560, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "case", "PseudoSourceValue", "::", "GOT", ":", "case", "PseudoSourceValue", "::", "JumpTable", ":", "case", "PseudoSourceValue", "::", "GlobalValueCallEntry", ":", "case", "PseudoSourceValue", "::", "ExternalSymbolCallEntry", ":"], "ground_truth": ["case", "PseudoSourceValue", "::", "TargetCustom", ":"], "File": "AMDGPUTargetMachine45", "Func": "getAddressSpaceForPseudoSourceKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46561, "Length": 25, "Cover_Rate": 0.3472222222222222} {"Template_token": ["", "initializeCtorDtorLoweringPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAttributorPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializePromoteKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePostLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializeRegBankCombinerPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaToVectorPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeLateCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeReplaceLDSUseWithPointerPass", "(", "*", "PR", ")", ";", "initializeLowerModuleLDSPass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine45", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46562, "Length": 156, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "A", "->", "Mask", ")", "Arg", "=", "ArgDescriptor", "::", "createArg", "(", "Arg", ",", "A", "->", "Mask", ".", "getValue", "(", ")", ")", ";", "MFI", "->", "NumUserSGPRs", "+=", "UserSGPRs", ";", "MFI", "->", "NumSystemSGPRs", "+=", "SystemSGPRs", ";", "return", "false", ";", "}", ";", "if", "(", "YamlMFI", ".", "ArgInfo", "&&", "(", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentBuffer", ",", "", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentBuffer", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "DispatchPtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "QueuePtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "QueuePtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "KernargSegmentPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "KernargSegmentPtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchID", ",", "", ",", "MFI", "->", "ArgInfo", ".", "DispatchID", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "FlatScratchInit", ",", "", ",", "MFI", "->", "ArgInfo", ".", "FlatScratchInit", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentSize", ",", "", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentSize", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDX", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDX", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDY", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDY", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDZ", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDZ", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupInfo", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupInfo", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentWaveByteOffset", ",", "", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitArgPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "ImplicitArgPtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitBufferPtr", ",", "", ",", "MFI", "->", "ArgInfo", ".", "ImplicitBufferPtr", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDX", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDX", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDY", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDY", ",", "", ",", "", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDZ", ",", "", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDZ", ",", "", ",", "", ")", ")", ")", "return", "true", ";", "MFI", "->", "Mode", ".", "IEEE", "=", "YamlMFI", ".", "Mode", ".", "IEEE", ";", "MFI", "->", "Mode", ".", "DX10Clamp", "=", "YamlMFI", ".", "Mode", ".", "DX10Clamp", ";", "MFI", "->", "Mode", ".", "FP32InputDenormals", "=", "YamlMFI", ".", "Mode", ".", "FP32InputDenormals", ";", "MFI", "->", "Mode", ".", "FP32OutputDenormals", "=", "YamlMFI", ".", "Mode", ".", "FP32OutputDenormals", ";", "MFI", "->", "Mode", ".", "FP64FP16InputDenormals", "=", "YamlMFI", ".", "Mode", ".", "FP64FP16InputDenormals", ";", "MFI", "->", "Mode", ".", "FP64FP16OutputDenormals", "=", "YamlMFI", ".", "Mode", ".", "FP64FP16OutputDenormals", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine45", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46563, "Length": 484, "Cover_Rate": 0.42418930762489043} {"Template_token": ["", "if", "(", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "return", "static_cast", "<", "const", "GCNTargetMachine", "*", ">", "(", "this", ")", "->", "getSubtargetImpl", "(", "F", ")", ";", "return", "static_cast", "<", "const", "TargetMachine", "*", ">", "(", "this", ")", "->", "getSubtargetImpl", "(", "F", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine46", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46564, "Length": 47, "Cover_Rate": 0.7580645161290323} {"Template_token": ["", "if", "(", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "return", "static_cast", "<", "const", "GCNTargetMachine", "*", ">", "(", "this", ")", "->", "getSubtargetImpl", "(", "F", ")", ";", "return", "static_cast", "<", "const", "TargetMachine", "*", ">", "(", "this", ")", "->", "getSubtargetImpl", "(", "F", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine46", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46565, "Length": 47, "Cover_Rate": 0.7580645161290323} {"Template_token": ["", "if", "(", "parseNamedRegisterReference", "(", "PFS", ",", "RegVal", ",", "RegName", ".", "Value", ",", "Error", ")", ")", "{", "SourceRange", "=", "RegName", ".", "SourceRange", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "auto", "diagnoseRegisterClass", "=", "[", "&", "]", "(", "const", "yaml", "::", "StringValue", "&", "RegName", ")", "{", "const", "MemoryBuffer", "&", "Buffer", "=", "*", "PFS", ".", "SM", "->", "getMemoryBuffer", "(", "PFS", ".", "SM", "->", "getMainFileID", "(", ")", ")", ";", "Error", "=", "SMDiagnostic", "(", "*", "PFS", ".", "SM", ",", "SMLoc", "(", ")", ",", "Buffer", ".", "getBufferIdentifier", "(", ")", ",", "", ",", "RegName", ".", "Value", ".", "size", "(", ")", ",", "SourceMgr", "::", "DK_Error", ",", "", ",", "RegName", ".", "Value", ",", "None", ",", "None", ")", ";", "SourceRange", "=", "RegName", ".", "SourceRange", ";", "return", "true", ";", "}", ";", "if", "(", "parseRegister", "(", "YamlMFI", ".", "ScratchRSrcReg", ",", "MFI", "->", "ScratchRSrcReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "ScratchWaveOffsetReg", ",", "MFI", "->", "ScratchWaveOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "FrameOffsetReg", ",", "MFI", "->", "FrameOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "StackPtrOffsetReg", ",", "MFI", "->", "StackPtrOffsetReg", ")", ")", "return", "true", ";", "if", "(", "MFI", "->", "ScratchRSrcReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchRSrcReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchRSrcReg", ")", ";", "}", "if", "(", "MFI", "->", "ScratchWaveOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchWaveOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchWaveOffsetReg", ")", ";", "}", "if", "(", "MFI", "->", "FrameOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "FrameOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "FrameOffsetReg", ")", ";", "}", "if", "(", "MFI", "->", "StackPtrOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "StackPtrOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "StackPtrOffsetReg", ")", ";", "}", "auto", "parseAndCheckArgument", "=", "[", "&", "]", "(", "const", "Optional", "<", "yaml", "::", "Argument", ">", "&", "A", ",", "const", "TargetRegisterClass", "&", "RC", ",", "ArgDescriptor", "&", "Arg", ",", "unsigned", "UserSGPRs", ",", "unsigned", "SystemSGPRs", ")", "{", "if", "(", "!", "A", ")", "return", "false", ";", "if", "(", "A", "->", "IsRegister", ")", "{", "unsigned", "Reg", ";"], "ground_truth": ["if", "(", "parseNamedRegisterReference", "(", "PFS", ",", "Reg", ",", "A", "->", "RegisterName", ".", "Value", ",", "Error", ")", ")", "{"], "File": "AMDGPUTargetMachine47", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46567, "Length": 352, "Cover_Rate": 0.35845213849287166} {"Template_token": ["", "MFI", "->", "Occupancy", "=", "ST", ".", "computeOccupancy", "(", "MF", ".", "getFunction", "(", ")", ",", "MFI", "->", "getLDSSize", "(", ")", ")", ";", "}", "auto", "parseRegister", "=", "[", "&", "]", "(", "const", "yaml", "::", "StringValue", "&", "RegName", ",", "Register", "&", "RegVal", ")", "{", "Register", "TempReg", ";", "if", "(", "parseNamedRegisterReference", "(", "PFS", ",", "TempReg", ",", "RegName", ".", "Value", ",", "Error", ")", ")", "{", "SourceRange", "=", "RegName", ".", "SourceRange", ";", "return", "true", ";", "}", "RegVal", "=", "TempReg", ";", "return", "false", ";", "}", ";", "auto", "diagnoseRegisterClass", "=", "[", "&", "]", "(", "const", "yaml", "::", "StringValue", "&", "RegName", ")", "{", "const", "MemoryBuffer", "&", "Buffer", "=", "*", "PFS", ".", "SM", "->", "getMemoryBuffer", "(", "PFS", ".", "SM", "->", "getMainFileID", "(", ")", ")", ";", "Error", "=", "SMDiagnostic", "(", "*", "PFS", ".", "SM", ",", "SMLoc", "(", ")", ",", "Buffer", ".", "getBufferIdentifier", "(", ")", ",", "", ",", "RegName", ".", "Value", ".", "size", "(", ")", ",", "SourceMgr", "::", "DK_Error", ",", "", ",", "RegName", ".", "Value", ",", "None", ",", "None", ")", ";", "SourceRange", "=", "RegName", ".", "SourceRange", ";", "return", "true", ";", "}", ";", "if", "(", "parseRegister", "(", "YamlMFI", ".", "ScratchRSrcReg", ",", "MFI", "->", "ScratchRSrcReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "FrameOffsetReg", ",", "MFI", "->", "FrameOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "StackPtrOffsetReg", ",", "MFI", "->", "StackPtrOffsetReg", ")", ")", "return", "true", ";", "if", "(", "MFI", "->", "ScratchRSrcReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchRSrcReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchRSrcReg", ")", ";", "}", "if", "(", "MFI", "->", "FrameOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "FrameOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "FrameOffsetReg", ")", ";", "}", "if", "(", "MFI", "->", "StackPtrOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "StackPtrOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "StackPtrOffsetReg", ")", ";", "}"], "ground_truth": ["auto", "parseAndCheckArgument", "=", "[", "&", "]", "(", "const", "Optional", "<", "yaml", "::", "Argument", ">", "&", "A", ",", "const", "TargetRegisterClass", "&", "RC", ",", "ArgDescriptor", "&", "Arg", ",", "unsigned", "UserSGPRs", ",", "unsigned", "SystemSGPRs", ")", "{"], "File": "AMDGPUTargetMachine48", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46568, "Length": 325, "Cover_Rate": 0.30893536121673004} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "addPass", "(", "createAnnotateKernelFeaturesPass", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createStructurizeCFGPass", "(", "true", ")", ")", ";", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createTypeRewriter", "(", ")", ")", ";", "addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine50", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46569, "Length": 54, "Cover_Rate": 0.7605633802816901} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "addPass", "(", "createAnnotateKernelFeaturesPass", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createStructurizeCFGPass", "(", "true", ")", ")", ";", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createTypeRewriter", "(", ")", ")", ";", "addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine50", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46570, "Length": 54, "Cover_Rate": 0.7605633802816901} {"Template_token": ["", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePostLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeRemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";", "initializePostRABundlerPass", "(", "*", "PR", ")", ";", "initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";", "initializeAAWrapperPassPass", "(", "*", "PR", ")", ";", "initializeExternalAAWrapperPass", "(", "*", "PR", ")", ";", "initializeUseNativeCallsPass", "(", "*", "PR", ")", ";", "initializeSimplifyLibCallsPass", "(", "*", "PR", ")", ";", "initializeInlinerPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializePrintfRuntimeBindingPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine58", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46571, "Length": 192, "Cover_Rate": 0.49612403100775193} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createModeRegisterPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine5", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46574, "Length": 35, "Cover_Rate": 0.4268292682926829} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createModeRegisterPass", "(", ")", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "InsertHardClausesID", ")", ";", "addPass", "(", "&", "RemoveShortExecBranchesID", ")", ";"], "ground_truth": ["addPass", "(", "&", "PreEmitPeepholeID", ")", ";"], "File": "AMDGPUTargetMachine5", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46575, "Length": 69, "Cover_Rate": 0.8414634146341463} {"Template_token": ["", "if", "(", "isPassEnabled", "(", "EnablePreRAOptimizations", ")", ")", "insertPass", "(", "&", "RenameIndependentSubregsID", ",", "&", "GCNPreRAOptimizationsID", ")", ";"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "Less", ")", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FormMemoryClausesID", ")", ";"], "File": "AMDGPUTargetMachine60", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46576, "Length": 37, "Cover_Rate": 0.30578512396694213} {"Template_token": ["", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "WholeQuadModeID", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "PreAllocateWWMRegsID", ")", ";", "if", "(", "OptExecMaskPreRA", ")", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "OptimizeExecMaskingPreRAID", ")", ";", "if", "(", "isPassEnabled", "(", "EnablePreRAOptimizations", ")", ")", "insertPass", "(", "&", "RenameIndependentSubregsID", ",", "&", "GCNPreRAOptimizationsID", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "Less", ")", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FormMemoryClausesID", ")", ";", "if", "(", "OptVGPRLiveRange", ")", "insertPass", "(", "&", "LiveVariablesID", ",", "&", "OptimizeVGPRLiveRangeID", ",", "false", ")", ";", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";"], "ground_truth": ["if", "(", "EnableDCEInRA", ")", "insertPass", "(", "&", "DetectDeadLanesID", ",", "&", "DeadMachineInstructionElimID", ")", ";"], "File": "AMDGPUTargetMachine60", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46577, "Length": 114, "Cover_Rate": 0.9421487603305785} {"Template_token": ["", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createPrintfRuntimeBinding", "(", ")", ")", ";", "if", "(", "Internalize", ")", "PM", ".", "add", "(", "createInternalizePass", "(", "mustPreserveGV", ")", ")", ";", "PM", ".", "add", "(", "createPropagateAttributesLatePass", "(", "this", ")", ")", ";", "if", "(", "Internalize", ")", "PM", ".", "add", "(", "createGlobalDCEPass", "(", ")", ")", ";", "if", "(", "EarlyInline", ")", "PM", ".", "add", "(", "createAlwaysInlinePass", "(", "false", ")", ")", ";", "}", ")", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_EarlyAsPossible", ",", "[", "AA", ",", "LibCallSimplify", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "llvm", "::", "createPropagateAttributesEarlyPass", "(", "this", ")", ")", ";", "PM", ".", "add", "(", "llvm", "::", "createUseNativeCallsPass", "(", ")", ")", ";", "if", "(", "LibCallSimplify", ")", "PM", ".", "add", "(", "llvm", "::", "createSimplifyLibCallsPass", "(", "this", ")", ")", ";", "}", ")", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_CGSCCOptimizerLate", ",", "[", "EnableOpt", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createLowerKernelAttributesPass", "(", ")", ")", ";", "if", "(", "EnableOpt", ")", "PM", ".", "add", "(", "createPromoteAllocaToVector", "(", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUTargetMachine60", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46578, "Length": 246, "Cover_Rate": 0.7008547008547008} {"Template_token": ["", "bool", "EnableOpt", "=", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ";", "bool", "Internalize", "=", "InternalizeSymbols", ";", "bool", "EarlyInline", "=", "EarlyInlineAll", "&&", "EnableOpt", "&&", "!", "EnableFunctionCalls", ";", "bool", "AA", "=", "EnableAliasAnalysis", "&&", "EnableOpt", ";", "bool", "LibCallSimplify", "=", "EnableLibCallSimplify", "&&", "EnableOpt", ";", "if", "(", "EnableFunctionCalls", ")", "{", "delete", "Builder", ".", "Inliner", ";", "Builder", ".", "Inliner", "=", "createFunctionInliningPass", "(", ")", ";", "}", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "Internalize", ",", "EarlyInline", ",", "AA", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";"], "ground_truth": ["PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine60", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46579, "Length": 111, "Cover_Rate": 0.3162393162393162} {"Template_token": ["", "disablePass", "(", "&", "GCLoweringID", ")", ";", "disablePass", "(", "&", "ShadowStackGCLoweringID", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine60", "Func": "AMDGPUPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46580, "Length": 13, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePostLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializeRegBankCombinerPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaToVectorPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeLateCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeReplaceLDSUseWithPointerPass", "(", "*", "PR", ")", ";", "initializeLowerModuleLDSPass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertHardClausesPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializePreEmitPeepholePass", "(", "*", "PR", ")", ";", "initializeLateBranchLoweringPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";", "initializePostRABundlerPass", "(", "*", "PR", ")", ";", "initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeAAWrapperPassPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine60", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46581, "Length": 186, "Cover_Rate": 0.43356643356643354} {"Template_token": ["", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeGCNDPPCombinePass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeLowerSGPRSpillsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeOptimizeVGPRLiveRangePass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initializeCtorDtorLoweringPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAttributorPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePostLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializeRegBankCombinerPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaToVectorPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeLateCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeReplaceLDSUseWithPointerPass", "(", "*", "PR", ")", ";", "initializeLowerModuleLDSPass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertHardClausesPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeWholeQuadModePass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine60", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46582, "Length": 258, "Cover_Rate": 0.6013986013986014} {"Template_token": ["", "static", "bool", "mustPreserveGV", "(", "const", "GlobalValue", "&", "GV", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "&", "GV", ")", ")", "return", "F", "->", "isDeclaration", "(", ")", "||", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ";", "GV", ".", "removeDeadConstantUsers", "(", ")", ";"], "ground_truth": ["return", "!", "GV", ".", "use_empty", "(", ")", ";"], "File": "AMDGPUTargetMachine60", "Func": "mustPreserveGV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46583, "Length": 56, "Cover_Rate": 0.9491525423728814} {"Template_token": ["", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "AlwaysInlinePass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "ReplaceLDSUseWithPointerPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "LowerModuleLDSPass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineParsingCallback", "(", "[", "this", "]", "(", "StringRef", "PassName", ",", "FunctionPassManager", "&", "PM", ",", "ArrayRef", "<", "PassBuilder", "::", "PipelineElement", ">", ")", "{", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "UseNativeCallsPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PromoteAllocaPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PromoteAllocaToVectorPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "LowerKernelAttributesPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerAnalysisRegistrationCallback", "(", "[", "]", "(", "FunctionAnalysisManager", "&", "FAM", ")", "{", "FAM", ".", "registerPass", "(", "[", "&", "]", "{", "return", "AA", "(", ")", ";", "}", ")", ";", "}", ")", ";", "PB", ".", "registerParseAACallback", "(", "[", "]", "(", "StringRef", "AAName", ",", "AAManager", "&", "AAM", ")", "{", "if", "(", "AAName", "==", "", ")", "{", "AAM", ".", "registerFunctionAnalysis", "<", "AA", ">", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "OptimizationLevel", "Level", ")", "{", "FunctionPassManager", "FPM", ";", "FPM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";"], "ground_truth": ["FPM", ".", "addPass", "(", "UseNativeCallsPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine60", "Func": "registerPassBuilderCallbacks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46584, "Length": 334, "Cover_Rate": 0.5060606060606061} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createPrintfRuntimeBinding", "(", ")", ")", ";", "addPass", "(", "createFixFunctionBitcastsPass", "(", ")", ")", ";", "addPass", "(", "createPropagateAttributesEarlyPass", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createLowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "EnableLowerModuleLDS", ")", "{", "if", "(", "EnableLDSReplaceWithPointer", ")", "addPass", "(", "createReplaceLDSUseWithPointerPass", "(", ")", ")", ";", "addPass", "(", "createLowerModuleLDSPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "if", "(", "isPassEnabled", "(", "EnableScalarIRPasses", ")", ")", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine65", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46585, "Length": 262, "Cover_Rate": 0.8370607028753994} {"Template_token": ["", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createPrintfRuntimeBinding", "(", ")", ")", ";", "addPass", "(", "createFixFunctionBitcastsPass", "(", ")", ")", ";", "addPass", "(", "createPropagateAttributesEarlyPass", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createLowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "EnableLowerModuleLDS", ")", "{", "if", "(", "EnableLDSReplaceWithPointer", ")", "addPass", "(", "createReplaceLDSUseWithPointerPass", "(", ")", ")", ";", "addPass", "(", "createLowerModuleLDSPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "if", "(", "isPassEnabled", "(", "EnableScalarIRPasses", ")", ")", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{"], "ground_truth": ["if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine65", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46586, "Length": 242, "Cover_Rate": 0.7731629392971247} {"Template_token": ["", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeOptimizeVGPRLiveRangePass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAttributorPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePostLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializeRegBankCombinerPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaToVectorPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeLateCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeReplaceLDSUseWithPointerPass", "(", "*", "PR", ")", ";", "initializeLowerModuleLDSPass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertHardClausesPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializePreEmitPeepholePass", "(", "*", "PR", ")", ";", "initializeLateBranchLoweringPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine65", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46587, "Length": 252, "Cover_Rate": 0.5957446808510638} {"Template_token": ["", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeGCNDPPCombinePass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeLowerSGPRSpillsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeOptimizeVGPRLiveRangePass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAttributorPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine65", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46588, "Length": 132, "Cover_Rate": 0.3120567375886525} {"Template_token": ["", "}", ")", ";", "PB", ".", "registerPipelineParsingCallback", "(", "[", "this", "]", "(", "StringRef", "PassName", ",", "FunctionPassManager", "&", "PM", ",", "ArrayRef", "<", "PassBuilder", "::", "PipelineElement", ">", ")", "{", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "UseNativeCallsPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PromoteAllocaPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PromoteAllocaToVectorPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "LowerKernelAttributesPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerAnalysisRegistrationCallback", "(", "[", "]", "(", "FunctionAnalysisManager", "&", "FAM", ")", "{", "FAM", ".", "registerPass", "(", "[", "&", "]", "{", "return", "AA", "(", ")", ";", "}", ")", ";", "}", ")", ";", "PB", ".", "registerParseAACallback", "(", "[", "]", "(", "StringRef", "AAName", ",", "AAManager", "&", "AAM", ")", "{", "if", "(", "AAName", "==", "", ")", "{", "AAM", ".", "registerFunctionAnalysis", "<", "AA", ">", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "FunctionPassManager", "FPM", ";", "FPM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "FPM", ".", "addPass", "(", "UseNativeCallsPass", "(", ")", ")", ";", "if", "(", "EnableLibCallSimplify", "&&", "Level", "!=", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "FPM", ".", "addPass", "(", "SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "PM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPipelineEarlySimplificationEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "if", "(", "Level", "==", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "return", ";", "PM", ".", "addPass", "(", "UnifyMetadataPass", "(", ")", ")", ";"], "ground_truth": ["PM", ".", "addPass", "(", "PrintfRuntimeBindingPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine65", "Func": "registerPassBuilderCallbacks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46589, "Length": 362, "Cover_Rate": 0.5370919881305638} {"Template_token": ["", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "UseNativeCallsPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PromoteAllocaPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PromoteAllocaToVectorPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "LowerKernelAttributesPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerAnalysisRegistrationCallback", "(", "[", "]", "(", "FunctionAnalysisManager", "&", "FAM", ")", "{", "FAM", ".", "registerPass", "(", "[", "&", "]", "{", "return", "AA", "(", ")", ";", "}", ")", ";", "}", ")", ";", "PB", ".", "registerParseAACallback", "(", "[", "]", "(", "StringRef", "AAName", ",", "AAManager", "&", "AAM", ")", "{", "if", "(", "AAName", "==", "", ")", "{", "AAM", ".", "registerFunctionAnalysis", "<", "AA", ">", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "FunctionPassManager", "FPM", ";", "FPM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "FPM", ".", "addPass", "(", "UseNativeCallsPass", "(", ")", ")", ";", "if", "(", "EnableLibCallSimplify", "&&", "Level", "!=", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "FPM", ".", "addPass", "(", "SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "PM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUTargetMachine65", "Func": "registerPassBuilderCallbacks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46590, "Length": 267, "Cover_Rate": 0.3961424332344214} {"Template_token": ["", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "Internalize", ",", "EarlyInline", ",", "AA", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "if", "(", "Internalize", ")", "{", "PM", ".", "add", "(", "createInternalizePass", "(", "[", "=", "]", "(", "const", "GlobalValue", "&", "GV", ")", "->", "bool", "{", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "&", "GV", ")", ")", "{", "if", "(", "F", "->", "isDeclaration", "(", ")", ")", "return", "true", ";", "switch", "(", "F", "->", "getCallingConv", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine67", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46591, "Length": 164, "Cover_Rate": 0.4530386740331492} {"Template_token": ["", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine68", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46592, "Length": 27, "Cover_Rate": 0.45} {"Template_token": ["", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "AMDGPUTargetMachine68", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46593, "Length": 20, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";"], "ground_truth": ["addPass", "(", "createInsertWaitsPass", "(", ")", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine68", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46594, "Length": 22, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "const", "Subtarget", "&", "ST", "=", "*", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FixControlFlowLiveIntervalsID", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine68", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46595, "Length": 42, "Cover_Rate": 0.4421052631578947} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "CM", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "getTargetCPU", "(", ")", ",", "FS", ",", "*", "this", ")", ",", "IntrinsicInfo", "(", ")", "{", "setRequiresStructuredCFG", "(", "true", ")", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "AMDGPUTargetMachine68", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46596, "Length": 111, "Cover_Rate": 0.9910714285714286} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "CM", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "getTargetCPU", "(", ")", ",", "FS", ",", "*", "this", ")", ",", "IntrinsicInfo", "(", ")", "{", "setRequiresStructuredCFG", "(", "true", ")", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "AMDGPUTargetMachine68", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46597, "Length": 111, "Cover_Rate": 0.9910714285714286} {"Template_token": ["", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "Reloc", "::", "PIC_", ";"], "ground_truth": ["return", "*", "RM", ";"], "File": "AMDGPUTargetMachine68", "Func": "getEffectiveRelocModel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46598, "Length": 18, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "Reloc", "::", "PIC_", ";"], "ground_truth": ["return", "*", "RM", ";"], "File": "AMDGPUTargetMachine68", "Func": "getEffectiveRelocModel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46599, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "TheTarget", ")", ";", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "TheGCNTarget", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine68", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46600, "Length": 45, "Cover_Rate": 0.3813559322033898} {"Template_token": ["", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeDebuggerInsertNopsPass", "(", "*", "PR", ")", ";", "initializeInsertWaitsPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeLowerControlFlowPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine68", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46601, "Length": 36, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRLiveRangesPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine69", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46602, "Length": 42, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "PassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "&", "AnnotateKernelFeaturesID", ")", ";", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createTypeRewriter", "(", ")", ")", ";", "addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine71", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46603, "Length": 37, "Cover_Rate": 0.8409090909090909} {"Template_token": ["", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "PassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "&", "AnnotateKernelFeaturesID", ")", ";", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createTypeRewriter", "(", ")", ")", ";", "addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine71", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46604, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRLiveRangesPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine71", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46605, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "TheTarget", ")", ";", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "TheGCNTarget", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRLiveRangesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine71", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46606, "Length": 58, "Cover_Rate": 0.7631578947368421} {"Template_token": ["", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createAlwaysInlinerPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine72", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46607, "Length": 14, "Cover_Rate": 0.4} {"Template_token": ["", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "AMDGPUTargetMachine72", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46608, "Length": 13, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FixControlFlowLiveIntervalsID", ")", ";", "}", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "ST", ".", "loadStoreOptEnabled", "(", ")", ")", "{", "initializeLoadStoreOptimizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "LoadStoreOptimizerID", ")", ";"], "ground_truth": ["insertPass", "(", "&", "MachineSchedulerID", ",", "&", "RegisterCoalescerID", ")", ";"], "File": "AMDGPUTargetMachine72", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46609, "Length": 76, "Cover_Rate": 0.6495726495726496} {"Template_token": ["", "PassConfig", "(", "TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine72", "Func": "AMDGPUPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46610, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "PassConfig", "(", "TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine72", "Func": "AMDGPUPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46611, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OptLevel", ")", ",", "TLOF", "(", "new", "TargetLoweringObjectFileELF", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", ",", "IntrinsicInfo", "(", ")", "{", "setRequiresStructuredCFG", "(", "true", ")", ";", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine72", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46612, "Length": 97, "Cover_Rate": 1.0} {"Template_token": ["", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUTargetMachine72", "Func": "getTargetIRAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46613, "Length": 34, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "TheTarget", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "TheGCNTarget", ")", ";"], "File": "AMDGPUTargetMachine72", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46614, "Length": 18, "Cover_Rate": 0.75} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "TheTarget", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "TheGCNTarget", ")", ";"], "File": "AMDGPUTargetMachine72", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46615, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "delete", "TLOF", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine72", "Func": "~AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46617, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "if", "(", "EnableLoadStoreVectorizer", ".", "getNumOccurrences", "(", ")", "?", "EnableLoadStoreVectorizer", ":", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "Less", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";", "addPass", "(", "createLowerSwitchPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine74", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46618, "Length": 41, "Cover_Rate": 0.4019607843137255} {"Template_token": ["", "void", "PassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "addPass", "(", "createAnnotateKernelFeaturesPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "&&", "EnableLowerKernelArguments", ")", "addPass", "(", "createLowerKernelArgumentsPass", "(", ")", ")", ";", "addPass", "(", "&", "PerfHintAnalysisID", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "if", "(", "EnableLoadStoreVectorizer", ".", "getNumOccurrences", "(", ")", "?", "EnableLoadStoreVectorizer", ":", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "Less", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";", "addPass", "(", "createLowerSwitchPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine74", "Func": "addCodeGenPrepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46619, "Length": 102, "Cover_Rate": 1.0} {"Template_token": ["", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createPrintfRuntimeBinding", "(", ")", ")", ";", "addPass", "(", "createFixFunctionBitcastsPass", "(", ")", ")", ";", "addPass", "(", "createPropagateAttributesEarlyPass", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "addPass", "(", "createLowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "EnableLowerModuleLDS", ")", "addPass", "(", "createLowerModuleLDSPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "if", "(", "EnableScalarIRPasses", ".", "getNumOccurrences", "(", ")", "?", "EnableScalarIRPasses", ":", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "Less", ")", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["if", "(", "EnableScalarIRPasses", ".", "getNumOccurrences", "(", ")", "?", "EnableScalarIRPasses", ":", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "Less", ")", "addEarlyCSEOrGVNPass", "(", ")", ";"], "File": "AMDGPUTargetMachine74", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46620, "Length": 297, "Cover_Rate": 0.945859872611465} {"Template_token": ["", "addPass", "(", "&", "EarlyMachineLICMID", ")", ";", "addPass", "(", "&", "MachineCSEID", ")", ";", "addPass", "(", "&", "FoldOperandsID", ")", ";", "}", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine74", "Func": "addMachineSSAOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46621, "Length": 33, "Cover_Rate": 0.3473684210526316} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "Less", ")", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FormMemoryClausesID", ")", ";", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";", "if", "(", "EnableDCEInRA", ")", "insertPass", "(", "&", "DetectDeadLanesID", ",", "&", "DeadMachineInstructionElimID", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addOptimizedRegAlloc", "(", ")", ";"], "File": "AMDGPUTargetMachine74", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46622, "Length": 51, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "addPass", "(", "&", "LateBranchLoweringPassID", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "PreEmitPeepholeID", ")", ";"], "ground_truth": ["addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";"], "File": "AMDGPUTargetMachine74", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46623, "Length": 28, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "addPass", "(", "createModeRegisterPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "InsertHardClausesID", ")", ";", "addPass", "(", "&", "LateBranchLoweringPassID", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "PreEmitPeepholeID", ")", ";"], "ground_truth": ["addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";"], "File": "AMDGPUTargetMachine74", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46624, "Length": 51, "Cover_Rate": 0.5930232558139535} {"Template_token": ["", "PassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "createLateCodeGenPreparePass", "(", ")", ")", ";", "if", "(", "EnableAtomicOptimizations", ")", "{", "addPass", "(", "createAtomicOptimizerPass", "(", ")", ")", ";", "}", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "&", "UnifyDivergentExitNodesID", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{", "if", "(", "EnableStructurizerWorkarounds", ")", "{", "addPass", "(", "createFixIrreduciblePass", "(", ")", ")", ";", "addPass", "(", "createUnifyLoopExitsPass", "(", ")", ")", ";", "}", "addPass", "(", "createStructurizeCFGPass", "(", "false", ")", ")", ";", "}", "addPass", "(", "createAnnotateUniformValues", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "LateCFGStructurize", ")", "{"], "File": "AMDGPUTargetMachine74", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46625, "Length": 87, "Cover_Rate": 0.7699115044247787} {"Template_token": ["", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeGCNDPPCombinePass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeLowerSGPRSpillsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine74", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46626, "Length": 126, "Cover_Rate": 0.32061068702290074} {"Template_token": ["", "if", "(", "PassName", "==", "", ")", "{", "PM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerAnalysisRegistrationCallback", "(", "[", "]", "(", "FunctionAnalysisManager", "&", "FAM", ")", "{", "FAM", ".", "registerPass", "(", "[", "&", "]", "{", "return", "AA", "(", ")", ";", "}", ")", ";", "}", ")", ";", "PB", ".", "registerParseAACallback", "(", "[", "]", "(", "StringRef", "AAName", ",", "AAManager", "&", "AAM", ")", "{", "if", "(", "AAName", "==", "", ")", "{", "AAM", ".", "registerFunctionAnalysis", "<", "AA", ">", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "FunctionPassManager", "FPM", ";", "FPM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "FPM", ".", "addPass", "(", "UseNativeCallsPass", "(", ")", ")", ";", "if", "(", "EnableLibCallSimplify", "&&", "Level", "!=", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "FPM", ".", "addPass", "(", "SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "PM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPipelineEarlySimplificationEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "if", "(", "Level", "==", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "return", ";", "PM", ".", "addPass", "(", "UnifyMetadataPass", "(", ")", ")", ";", "PM", ".", "addPass", "(", "PrintfRuntimeBindingPass", "(", ")", ")", ";", "if", "(", "InternalizeSymbols", ")", "{", "PM", ".", "addPass", "(", "GlobalDCEPass", "(", ")", ")", ";", "PM", ".", "addPass", "(", "InternalizePass", "(", "mustPreserveGV", ")", ")", ";", "}", "PM", ".", "addPass", "(", "PropagateAttributesLatePass", "(", "*", "this", ")", ")", ";", "if", "(", "InternalizeSymbols", ")", "{", "PM", ".", "addPass", "(", "GlobalDCEPass", "(", ")", ")", ";", "}", "if", "(", "EarlyInlineAll", "&&", "!", "EnableFunctionCalls", ")", "PM", ".", "addPass", "(", "AlwaysInlinePass", "(", ")", ")", ";", "}", ")", ";", "PB", ".", "registerCGSCCOptimizerLateEPCallback", "(", "[", "this", "]", "(", "CGSCCPassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "if", "(", "Level", "==", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "return", ";", "FunctionPassManager", "FPM", ";", "FPM", ".", "addPass", "(", "InferAddressSpacesPass", "(", ")", ")", ";", "FPM", ".", "addPass", "(", "LowerKernelAttributesPass", "(", ")", ")", ";", "if", "(", "Level", "!=", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "{", "FPM", ".", "addPass", "(", "PromoteAllocaToVectorPass", "(", "*", "this", ")", ")", ";", "}"], "ground_truth": ["PM", ".", "addPass", "(", "createCGSCCToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";"], "File": "AMDGPUTargetMachine74", "Func": "registerPassBuilderCallbacks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46627, "Length": 389, "Cover_Rate": 0.5867269984917044} {"Template_token": ["", "initializeExpandSpecialInstrsPassPass", "(", "*", "PR", ")", ";", "initializeVectorRegMergerPass", "(", "*", "PR", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeGCNDPPCombinePass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeLowerSGPRSpillsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixupVectorISelPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine75", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46628, "Length": 240, "Cover_Rate": 0.6722689075630253} {"Template_token": ["", "LLVM_EXTERNAL_VIBILITY", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "getTheTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "getTheGCNTarget", "(", ")", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeClauseMergePassPass", "(", "*", "PR", ")", ";", "initializeControlFlowFinalizerPass", "(", "*", "PR", ")", ";", "initializePacketizerPass", "(", "*", "PR", ")", ";", "initializeExpandSpecialInstrsPassPass", "(", "*", "PR", ")", ";", "initializeVectorRegMergerPass", "(", "*", "PR", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeGCNDPPCombinePass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeLowerSGPRSpillsPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixupVectorISelPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeAtomicOptimizerPass", "(", "*", "PR", ")", ";", "initializeLowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initializeLowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializePropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initializePropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeModeRegisterPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeRemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializePreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initializeFormMemoryClausesPass", "(", "*", "PR", ")", ";", "initializePostRABundlerPass", "(", "*", "PR", ")", ";", "initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";", "initializeAAWrapperPassPass", "(", "*", "PR", ")", ";", "initializeExternalAAWrapperPass", "(", "*", "PR", ")", ";", "initializeUseNativeCallsPass", "(", "*", "PR", ")", ";", "initializeSimplifyLibCallsPass", "(", "*", "PR", ")", ";", "initializeInlinerPass", "(", "*", "PR", ")", ";", "initializePrintfRuntimeBindingPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeGCNRegBankReassignPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine79", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46629, "Length": 368, "Cover_Rate": 0.9658792650918635} {"Template_token": ["", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "addPass", "(", "createOpenCLEnqueuedBlockLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "if", "(", "EnableScalarIRPasses", ")", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAliasAnalysis", ")", "{", "addPass", "(", "createAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{"], "ground_truth": ["if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine83", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46630, "Length": 165, "Cover_Rate": 0.6273764258555133} {"Template_token": ["", "}", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "Internalize", ",", "EarlyInline", ",", "AA", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createUnifyMetadataPass", "(", ")", ")", ";", "if", "(", "Internalize", ")", "{", "PM", ".", "add", "(", "createInternalizePass", "(", "mustPreserveGV", ")", ")", ";", "PM", ".", "add", "(", "createGlobalDCEPass", "(", ")", ")", ";", "}", "if", "(", "EarlyInline", ")", "PM", ".", "add", "(", "createAlwaysInlinePass", "(", "false", ")", ")", ";", "}", ")", ";", "const", "auto", "&", "Opt", "=", "Options", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_EarlyAsPossible", ",", "[", "AA", ",", "LibCallSimplify", ",", "&", "Opt", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "AA", ")", "{", "PM", ".", "add", "(", "createAAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExternalAAWrapperPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine83", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46631, "Length": 162, "Cover_Rate": 0.5225806451612903} {"Template_token": ["", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "TwoAddressInstructionPassID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";", "TargetPassConfig", "::", "addFastRegAlloc", "(", "RegAllocPass", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine84", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46632, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createPromoteAlloca", "(", "&", "TM", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "}", "addStraightLineScalarOptimizationPasses", "(", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "AMDGPUTargetMachine84", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46633, "Length": 53, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createPromoteAlloca", "(", "&", "TM", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "}", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";"], "File": "AMDGPUTargetMachine84", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46634, "Length": 67, "Cover_Rate": 0.5537190082644629} {"Template_token": ["", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FixControlFlowLiveIntervalsID", ")", ";", "insertPass", "(", "&", "RenameIndependentSubregsID", ",", "&", "LowerControlFlowID", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addOptimizedRegAlloc", "(", "RegAllocPass", ")", ";"], "File": "AMDGPUTargetMachine84", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46635, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "&", "InsertSkipsPassID", ")", ";", "addPass", "(", "createDebuggerInsertNopsPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine84", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46636, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "LoadStoreOptimizerID", ")", ";"], "ground_truth": ["insertPass", "(", "&", "MachineSchedulerID", ",", "&", "RegisterCoalescerID", ")", ";"], "File": "AMDGPUTargetMachine84", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46637, "Length": 29, "Cover_Rate": 0.5576923076923077} {"Template_token": ["", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitsPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeDebuggerInsertNopsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine84", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46638, "Length": 90, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitsPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeInsertSkipsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine84", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46639, "Length": 100, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createLowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", "static_cast", "<", "const", "GCNTargetMachine", "*", ">", "(", "&", "TM", ")", ")", ")", ";", "}", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{"], "File": "AMDGPUTargetMachine85", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46640, "Length": 104, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createCodeGenPreparePass", "(", "static_cast", "<", "const", "GCNTargetMachine", "*", ">", "(", "&", "TM", ")", ")", ")", ";", "}", "addPass", "(", "createOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createPromoteAlloca", "(", "&", "TM", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";"], "ground_truth": ["if", "(", "EnableAliasAnalysis", ")", "{"], "File": "AMDGPUTargetMachine85", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46641, "Length": 100, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "return", "", "", ";", "}", "if", "(", "TT", ".", "getEnvironmentName", "(", ")", "==", "", "||", "TT", ".", "getEnvironmentName", "(", ")", "==", "", ")", "return", "", "", "", ";", "return", "", "", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine85", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46642, "Length": 34, "Cover_Rate": 0.5964912280701754} {"Template_token": ["", "return", "", "", ";", "}"], "ground_truth": ["if", "(", "TT", ".", "getEnvironmentName", "(", ")", "==", "", "||", "TT", ".", "getEnvironmentName", "(", ")", "==", "", ")", "return", "", "", "", ";"], "File": "AMDGPUTargetMachine85", "Func": "computeDataLayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46643, "Length": 28, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "getTheTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "getTheGCNTarget", "(", ")", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeInsertWaitsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine85", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46644, "Length": 128, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitsPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeDebuggerInsertNopsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initializeUnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeAAWrapperPassPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine85", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46645, "Length": 60, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitsPass", "(", "*", "PR", ")", ";", "initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";", "initializeWholeQuadModePass", "(", "*", "PR", ")", ";", "initializeLowerControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertSkipsPass", "(", "*", "PR", ")", ";", "initializeMemoryLegalizerPass", "(", "*", "PR", ")", ";", "initializeDebuggerInsertNopsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeOptimizeExecMaskingPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine86", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46646, "Length": 126, "Cover_Rate": 0.45323741007194246} {"Template_token": ["", "initializeControlFlowFinalizerPass", "(", "*", "PR", ")", ";", "initializePacketizerPass", "(", "*", "PR", ")", ";", "initializeExpandSpecialInstrsPassPass", "(", "*", "PR", ")", ";", "initializeVectorRegMergerPass", "(", "*", "PR", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";", "initializePeepholeSDWAPass", "(", "*", "PR", ")", ";", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAlwaysInlinePass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initializeLowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initializeOpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";", "initializeCodeGenPreparePass", "(", "*", "PR", ")", ";", "initializeRewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initializeUnifyMetadataPass", "(", "*", "PR", ")", ";", "initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initializeInsertWaitsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeInsertWaitcntsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine86", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46647, "Length": 162, "Cover_Rate": 0.5827338129496403} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "const", "Subtarget", "&", "ST", "=", "*", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "FixControlFlowLiveIntervalsID", ")", ";", "}", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "ST", ".", "loadStoreOptEnabled", "(", ")", ")", "{", "initializeLoadStoreOptimizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "LoadStoreOptimizerID", ")", ";"], "ground_truth": ["insertPass", "(", "&", "MachineSchedulerID", ",", "&", "RegisterCoalescerID", ")", ";"], "File": "AMDGPUTargetMachine87", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46648, "Length": 97, "Cover_Rate": 0.8434782608695652} {"Template_token": ["", "addPass", "(", "createLowerI1CopiesPass", "(", ")", ")", ";", "addPass", "(", "createFixupVectorISelPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine88", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46649, "Length": 18, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "PassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "&", "FixSGPRCopiesID", ")", ";"], "ground_truth": ["addPass", "(", "createLowerI1CopiesPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine88", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46650, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "ground_truth": ["DAG", "->", "addMutation", "(", "ST", ".", "createFillMFMAShadowMutation", "(", "DAG", "->", "TII", ")", ")", ";"], "File": "AMDGPUTargetMachine89", "Func": "createPostMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46651, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", ")", "{"], "ground_truth": ["insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine92", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46652, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "insertPass", "(", "&", "LowerControlFlowID", ",", "&", "FixWWMLivenessID", ",", "false", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addFastRegAlloc", "(", ")", ";"], "File": "AMDGPUTargetMachine92", "Func": "addFastRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46653, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "}", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "LowerControlFlowID", ",", "false", ")", ";"], "ground_truth": ["insertPass", "(", "&", "LowerControlFlowID", ",", "&", "FixWWMLivenessID", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine92", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46654, "Length": 23, "Cover_Rate": 0.3194444444444444} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "getTheTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "getTheGCNTarget", "(", ")", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeClauseMergePassPass", "(", "*", "PR", ")", ";", "initializeControlFlowFinalizerPass", "(", "*", "PR", ")", ";", "initializePacketizerPass", "(", "*", "PR", ")", ";", "initializeExpandSpecialInstrsPassPass", "(", "*", "PR", ")", ";", "initializeVectorRegMergerPass", "(", "*", "PR", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initializeDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeGCNDPPCombinePass", "(", "*", "PR", ")", ";", "initializeLowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeFixupVectorISelPass", "(", "*", "PR", ")", ";", "initializeFoldOperandsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializePeepholeSDWAPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine92", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46655, "Length": 121, "Cover_Rate": 0.378125} {"Template_token": ["", "bool", "GCNPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "addPass", "(", "createAddIMGInitPass", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetMachine94", "Func": "addGlobalInstructionSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46656, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "Error", "=", "SMDiagnostic", "(", "*", "PFS", ".", "SM", ",", "SMLoc", "(", ")", ",", "Buffer", ".", "getBufferIdentifier", "(", ")", ",", "", ",", "RegName", ".", "Value", ".", "size", "(", ")", ",", "SourceMgr", "::", "DK_Error", ",", "", ",", "RegName", ".", "Value", ",", "None", ",", "None", ")", ";", "SourceRange", "=", "RegName", ".", "SourceRange", ";", "return", "true", ";", "}", ";", "if", "(", "parseRegister", "(", "YamlMFI", ".", "ScratchRSrcReg", ",", "MFI", "->", "ScratchRSrcReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "FrameOffsetReg", ",", "MFI", "->", "FrameOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "StackPtrOffsetReg", ",", "MFI", "->", "StackPtrOffsetReg", ")", ")", "return", "true", ";", "if", "(", "MFI", "->", "ScratchRSrcReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchRSrcReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchRSrcReg", ")", ";", "}", "if", "(", "MFI", "->", "FrameOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "FrameOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "FrameOffsetReg", ")", ";", "}", "if", "(", "MFI", "->", "StackPtrOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "StackPtrOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "StackPtrOffsetReg", ")", ";", "}", "auto", "parseAndCheckArgument", "=", "[", "&", "]", "(", "const", "Optional", "<", "yaml", "::", "Argument", ">", "&", "A", ",", "const", "TargetRegisterClass", "&", "RC", ",", "ArgDescriptor", "&", "Arg", ",", "unsigned", "UserSGPRs", ",", "unsigned", "SystemSGPRs", ")", "{", "if", "(", "!", "A", ")", "return", "false", ";", "if", "(", "A", "->", "IsRegister", ")", "{", "Register", "Reg", ";", "if", "(", "parseNamedRegisterReference", "(", "PFS", ",", "Reg", ",", "A", "->", "RegisterName", ".", "Value", ",", "Error", ")", ")", "{", "SourceRange", "=", "A", "->", "RegisterName", ".", "SourceRange", ";", "return", "true", ";", "}", "if", "(", "!", "RC", ".", "contains", "(", "Reg", ")", ")", "return", "diagnoseRegisterClass", "(", "A", "->", "RegisterName", ")", ";", "Arg", "=", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ";", "}", "else", "Arg", "=", "ArgDescriptor", "::", "createStack", "(", "A", "->", "StackOffset", ")", ";", "if", "(", "A", "->", "Mask", ")", "Arg", "=", "ArgDescriptor", "::", "createArg", "(", "Arg", ",", "A", "->", "Mask", ".", "getValue", "(", ")", ")", ";", "MFI", "->", "NumUserSGPRs", "+=", "UserSGPRs", ";", "MFI", "->", "NumSystemSGPRs", "+=", "SystemSGPRs", ";", "return", "false", ";"], "ground_truth": ["}", ";"], "File": "AMDGPUTargetMachine94", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46657, "Length": 338, "Cover_Rate": 0.3253128007699711} {"Template_token": ["", "return", "false", ";", "}", ";", "auto", "diagnoseRegisterClass", "=", "[", "&", "]", "(", "const", "yaml", "::", "StringValue", "&", "RegName", ")", "{", "const", "MemoryBuffer", "&", "Buffer", "=", "*", "PFS", ".", "SM", "->", "getMemoryBuffer", "(", "PFS", ".", "SM", "->", "getMainFileID", "(", ")", ")", ";", "Error", "=", "SMDiagnostic", "(", "*", "PFS", ".", "SM", ",", "SMLoc", "(", ")", ",", "Buffer", ".", "getBufferIdentifier", "(", ")", ",", "", ",", "RegName", ".", "Value", ".", "size", "(", ")", ",", "SourceMgr", "::", "DK_Error", ",", "", ",", "RegName", ".", "Value", ",", "None", ",", "None", ")", ";", "SourceRange", "=", "RegName", ".", "SourceRange", ";", "return", "true", ";", "}", ";", "if", "(", "parseRegister", "(", "YamlMFI", ".", "ScratchRSrcReg", ",", "MFI", "->", "ScratchRSrcReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "FrameOffsetReg", ",", "MFI", "->", "FrameOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "StackPtrOffsetReg", ",", "MFI", "->", "StackPtrOffsetReg", ")", ")", "return", "true", ";", "if", "(", "MFI", "->", "ScratchRSrcReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "ScratchRSrcReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchRSrcReg", ")", ";", "}", "if", "(", "MFI", "->", "FrameOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "FrameOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "FrameOffsetReg", ")", ";", "}", "if", "(", "MFI", "->", "StackPtrOffsetReg", "!=", "", "&&", "!", "", ".", "contains", "(", "MFI", "->", "StackPtrOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "StackPtrOffsetReg", ")", ";", "}", "auto", "parseAndCheckArgument", "=", "[", "&", "]", "(", "const", "Optional", "<", "yaml", "::", "Argument", ">", "&", "A", ",", "const", "TargetRegisterClass", "&", "RC", ",", "ArgDescriptor", "&", "Arg", ",", "unsigned", "UserSGPRs", ",", "unsigned", "SystemSGPRs", ")", "{", "if", "(", "!", "A", ")", "return", "false", ";", "if", "(", "A", "->", "IsRegister", ")", "{", "Register", "Reg", ";", "if", "(", "parseNamedRegisterReference", "(", "PFS", ",", "Reg", ",", "A", "->", "RegisterName", ".", "Value", ",", "Error", ")", ")", "{", "SourceRange", "=", "A", "->", "RegisterName", ".", "SourceRange", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "!", "RC", ".", "contains", "(", "Reg", ")", ")", "return", "diagnoseRegisterClass", "(", "A", "->", "RegisterName", ")", ";"], "File": "AMDGPUTargetMachine94", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46658, "Length": 317, "Cover_Rate": 0.30510105871029836} {"Template_token": ["", "FAM", ".", "registerPass", "(", "[", "&", "]", "{", "return", "AA", "(", ")", ";", "}", ")", ";", "}", ")", ";", "PB", ".", "registerParseAACallback", "(", "[", "]", "(", "StringRef", "AAName", ",", "AAManager", "&", "AAM", ")", "{", "if", "(", "AAName", "==", "", ")", "{", "AAM", ".", "registerFunctionAnalysis", "<", "AA", ">", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "this", ",", "DebugPassManager", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "FunctionPassManager", "FPM", "(", "DebugPassManager", ")", ";", "FPM", ".", "addPass", "(", "PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "FPM", ".", "addPass", "(", "UseNativeCallsPass", "(", ")", ")", ";", "if", "(", "EnableLibCallSimplify", "&&", "Level", "!=", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "FPM", ".", "addPass", "(", "SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "PM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPipelineEarlySimplificationEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "if", "(", "Level", "==", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "return", ";", "PM", ".", "addPass", "(", "UnifyMetadataPass", "(", ")", ")", ";", "PM", ".", "addPass", "(", "PrintfRuntimeBindingPass", "(", ")", ")", ";", "if", "(", "InternalizeSymbols", ")", "{"], "ground_truth": ["PM", ".", "addPass", "(", "InternalizePass", "(", "mustPreserveGV", ")", ")", ";"], "File": "AMDGPUTargetMachine94", "Func": "registerPassBuilderCallbacks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46659, "Length": 210, "Cover_Rate": 0.32457496136012365} {"Template_token": ["", "addPass", "(", "&", "PeepholeSDWAID", ")", ";", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine95", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46660, "Length": 13, "Cover_Rate": 0.325} {"Template_token": ["", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createLowerControlFlowPass", "(", ")", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine96", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46662, "Length": 29, "Cover_Rate": 0.6304347826086957} {"Template_token": ["", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createLowerControlFlowPass", "(", ")", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine96", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46663, "Length": 29, "Cover_Rate": 0.6304347826086957} {"Template_token": ["", "initializeShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializePromoteAllocaPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeAnnotateControlFlowPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine96", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46664, "Length": 42, "Cover_Rate": 0.3387096774193548} {"Template_token": ["", "addPass", "(", "createTextureIntrinsicsReplacer", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine98", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46665, "Length": 11, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{", "PassConfig", "::", "addPreISel", "(", ")", ";", "if", "(", "EnableStructurizeCFG", ")", "addPass", "(", "createStructurizeCFGPass", "(", ")", ")", ";", "addPass", "(", "createTextureIntrinsicsReplacer", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine98", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46666, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "void", "PassConfig", "::", "addIRPasses", "(", ")", "{", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "addPass", "(", "createLowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{"], "ground_truth": ["addPass", "(", "createCodeGenPreparePass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine99", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46667, "Length": 93, "Cover_Rate": 0.372} {"Template_token": ["", "PassConfig", "::", "addInstSelector", "(", ")", ";"], "ground_truth": ["addPass", "(", "createLowerI1CopiesPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46668, "Length": 13, "Cover_Rate": 0.325} {"Template_token": ["", "addPass", "(", "createLowerI1CopiesPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createFixSGPRCopiesPass", "(", "*", "TM", ")", ")", ";"], "File": "AMDGPUTargetMachine", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46669, "Length": 16, "Cover_Rate": 0.4} {"Template_token": ["", "addPass", "(", "createPrepareScratchRegs", "(", ")", ",", "false", ")", ";", "addPass", "(", "createShrinkInstructionsPass", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine", "Func": "addPostRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46670, "Length": 19, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "void", "GCNPassConfig", "::", "addPostRegAlloc", "(", ")", "{"], "ground_truth": ["addPass", "(", "createPrepareScratchRegs", "(", ")", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine", "Func": "addPostRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46671, "Length": 16, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "addPass", "(", "createTypeRewriter", "(", ")", ")", ";", "addPass", "(", "createAnnotateControlFlowPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46672, "Length": 18, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "TheTarget", ")", ";", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "TheGCNTarget", ")", ";"], "ground_truth": ["PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "File": "AMDGPUTargetMachine", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46675, "Length": 33, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "TheGCNTarget", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeFixSGPRLiveRangesPass", "(", "*", "PR", ")", ";", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeLoadStoreOptimizerPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46676, "Length": 37, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "if", "(", "Kind", ".", "isReadOnly", "(", ")", "&&", "", "(", "GV", ")", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", "TextSection", ";"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GV", ",", "Kind", ",", "Mang", ",", "TM", ")", ";"], "File": "AMDGPUTargetObjectFile10", "Func": "SelectSectionForGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46677, "Length": 44, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "MCSection", "*", "TargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", "&&", "", "(", "GV", ")", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", "TextSection", ";"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GV", ",", "Kind", ",", "Mang", ",", "TM", ")", ";"], "File": "AMDGPUTargetObjectFile10", "Func": "SelectSectionForGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46678, "Length": 69, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "if", "(", "Kind", ".", "isReadOnly", "(", ")", "&&", "", "(", "GO", ",", "AS", ")", "&&", "", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ")", "return", "TextSection", ";"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GO", ",", "Kind", ",", "TM", ")", ";"], "File": "AMDGPUTargetObjectFile11", "Func": "SelectSectionForGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46679, "Length": 39, "Cover_Rate": 0.46987951807228917} {"Template_token": ["", "if", "(", "SectionName", ".", "startswith", "(", "", ")", ")", "SK", "=", "SectionKind", "::", "getMetadata", "(", ")", ";", "return", "TargetLoweringObjectFileELF", "::", "getExplicitSectionGlobal", "(", "GO", ",", "SK", ",", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetObjectFile12", "Func": "getExplicitSectionGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46680, "Length": 30, "Cover_Rate": 0.5} {"Template_token": ["", "MCSection", "*", "TargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", "&&", "", "(", "GV", ")", ")", "return", "TextSection", ";"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GV", ",", "Kind", ",", "Mang", ",", "TM", ")", ";"], "File": "AMDGPUTargetObjectFile15", "Func": "SelectSectionForGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46682, "Length": 55, "Cover_Rate": 0.9482758620689655} {"Template_token": ["", "void", "HSATargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", "Options", ".", "UseInitArray", ")", ";", "TextSection", "=", "", "(", "Ctx", ")", ";"], "ground_truth": ["DataGlobalAgentSection", "=", "", "(", "Ctx", ")", ";"], "File": "AMDGPUTargetObjectFile3", "Func": "Initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46683, "Length": 47, "Cover_Rate": 0.6714285714285714} {"Template_token": ["", "bool", "HSATargetObjectFile", "::", "isAgentAllocation", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "return", "", "(", "GV", ")", "||", "(", "", "(", "GV", ")", "&&", "GV", "->", "hasSection", "(", ")", "&&", "isAgentAllocationSection", "(", "GV", "->", "getSection", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetObjectFile3", "Func": "isAgentAllocation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46685, "Length": 41, "Cover_Rate": 0.9111111111111111} {"Template_token": ["", "return", "cast", "<", "MCSectionELF", ">", "(", "DataGlobalAgentSection", ")", "->", "getSectionName", "(", ")", ".", "equals", "(", "SectionName", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetObjectFile3", "Func": "isAgentAllocationSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46686, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "bool", "HSATargetObjectFile", "::", "isAgentAllocationSection", "(", "const", "char", "*", "SectionName", ")", "const", "{"], "ground_truth": ["return", "cast", "<", "MCSectionELF", ">", "(", "DataGlobalAgentSection", ")", "->", "getSectionName", "(", ")", ".", "equals", "(", "SectionName", ")", ";"], "File": "AMDGPUTargetObjectFile3", "Func": "isAgentAllocationSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46687, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "bool", "HSATargetObjectFile", "::", "isProgramAllocation", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{"], "ground_truth": ["return", "", "(", "GV", ")", "&&", "!", "isAgentAllocation", "(", "GV", ")", ";"], "File": "AMDGPUTargetObjectFile3", "Func": "isProgramAllocation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46688, "Length": 24, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "bool", "HSATargetObjectFile", "::", "isProgramAllocation", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{"], "ground_truth": ["return", "", "(", "GV", ")", "&&", "!", "isAgentAllocation", "(", "GV", ")", ";"], "File": "AMDGPUTargetObjectFile3", "Func": "isProgramAllocation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46689, "Length": 24, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "MCSection", "*", "HSATargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "Kind", ".", "isText", "(", ")", "&&", "!", "GV", "->", "hasComdat", "(", ")", ")", "return", "getTextSection", "(", ")", ";", "if", "(", "", "(", "GV", ")", ")", "{", "if", "(", "isAgentAllocation", "(", "GV", ")", ")", "return", "DataGlobalAgentSection", ";", "if", "(", "isProgramAllocation", "(", "GV", ")", ")", "return", "DataGlobalProgramSection", ";", "}"], "ground_truth": ["return", "TargetObjectFile", "::", "SelectSectionForGlobal", "(", "GV", ",", "Kind", ",", "Mang", ",", "TM", ")", ";"], "File": "AMDGPUTargetObjectFile3", "Func": "SelectSectionForGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46690, "Length": 88, "Cover_Rate": 0.967032967032967} {"Template_token": ["", "StringRef", "SectionName", "=", "GO", "->", "getSection", "(", ")", ";", "if", "(", "SectionName", ".", "startswith", "(", "", ")", ")", "SK", "=", "SectionKind", "::", "getMetadata", "(", ")", ";"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "getExplicitSectionGlobal", "(", "GO", ",", "SK", ",", "TM", ")", ";"], "File": "AMDGPUTargetObjectFile", "Func": "getExplicitSectionGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46691, "Length": 38, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "StringRef", "SectionName", "=", "GO", "->", "getSection", "(", ")", ";", "if", "(", "SectionName", ".", "startswith", "(", "", ")", ")", "SK", "=", "SectionKind", "::", "getMetadata", "(", ")", ";"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "getExplicitSectionGlobal", "(", "GO", ",", "SK", ",", "TM", ")", ";"], "File": "AMDGPUTargetObjectFile", "Func": "getExplicitSectionGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46692, "Length": 38, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "MCSection", "*", "TargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", "&&", "", "(", "GO", ")", "&&", "", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ")", "return", "TextSection", ";"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GO", ",", "Kind", ",", "TM", ")", ";"], "File": "AMDGPUTargetObjectFile", "Func": "SelectSectionForGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46693, "Length": 58, "Cover_Rate": 0.9206349206349206} {"Template_token": ["", "TargetELFStreamer", "::", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "TargetStreamer", "(", "S", ")", ",", "Streamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer10", "Func": "AMDGPUTargetELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46694, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "TargetELFStreamer", "::", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "TargetStreamer", "(", "S", ")", ",", "Streamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer10", "Func": "AMDGPUTargetELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46695, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer10", "Func": "AMDGPUTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46696, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer10", "Func": "AMDGPUTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46697, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "Symbol", "->", "setType", "(", "ELF", "::", "STT_OBJECT", ")", ";"], "ground_truth": ["Symbol", "->", "setBinding", "(", "ELF", "::", "STB_LOCAL", ")", ";"], "File": "AMDGPUTargetStreamer10", "Func": "EmitAMDGPUHsaModuleScopeGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46698, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "MCSymbolELF", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getStreamer", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "GlobalName", ")", ")", ";", "Symbol", "->", "setType", "(", "ELF", "::", "STT_OBJECT", ")", ";"], "ground_truth": ["Symbol", "->", "setBinding", "(", "ELF", "::", "STB_LOCAL", ")", ";"], "File": "AMDGPUTargetStreamer10", "Func": "EmitAMDGPUHsaModuleScopeGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46699, "Length": 41, "Cover_Rate": 0.803921568627451} {"Template_token": ["", "Symbol", "->", "setType", "(", "ELF", "::", "STT_OBJECT", ")", ";", "Symbol", "->", "setBinding", "(", "ELF", "::", "STB_GLOBAL", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer10", "Func": "EmitAMDGPUHsaProgramScopeGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46700, "Length": 19, "Cover_Rate": 0.37254901960784315} {"Template_token": ["", "S", ".", "EmitValue", "(", "DescSZ", ",", "", ")", ";", "S", ".", "EmitIntValue", "(", "Type", ",", "", ")", ";", "S", ".", "EmitBytes", "(", "StringRef", "(", "PT_NOTE", "::", "NoteName", ",", "NameSZ", ")", ")", ";", "S", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "EmitDesc", "(", "S", ")", ";", "S", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["S", ".", "PopSection", "(", ")", ";"], "File": "AMDGPUTargetStreamer10", "Func": "EmitAMDGPUNote", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46701, "Length": 69, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitSymbolType", "(", "StringRef", "SymbolName", ",", "unsigned", "Type", ")", "{", "MCSymbolELF", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getStreamer", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "SymbolName", ")", ")", ";"], "ground_truth": ["Symbol", "->", "setType", "(", "ELF", "::", "STT__HSA_KERNEL", ")", ";"], "File": "AMDGPUTargetStreamer10", "Func": "EmitAMDGPUSymbolType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46702, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitAMDKernelCodeT", "(", "const", "amd_kernel_code_t", "&", "Header", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "OS", ".", "PushSection", "(", ")", ";", "OS", ".", "EmitBytes", "(", "StringRef", "(", "(", "const", "char", "*", ")", "&", "Header", ",", "sizeof", "(", "Header", ")", ")", ")", ";"], "ground_truth": ["OS", ".", "PopSection", "(", ")", ";"], "File": "AMDGPUTargetStreamer10", "Func": "EmitAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46703, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "uint16_t", "ArchNameSize", "=", "ArchName", ".", "size", "(", ")", "+", "", ";", "unsigned", "DescSZ", "=", "sizeof", "(", "VendorNameSize", ")", "+", "sizeof", "(", "ArchNameSize", ")", "+", "sizeof", "(", "Major", ")", "+", "sizeof", "(", "Minor", ")", "+", "sizeof", "(", "Stepping", ")", "+", "VendorNameSize", "+", "ArchNameSize", ";", "EmitNote", "(", "MCConstantExpr", "::", "create", "(", "DescSZ", ",", "getContext", "(", ")", ")", ",", "PT_NOTE", "::", "NT__HSA_ISA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitIntValue", "(", "VendorNameSize", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "ArchNameSize", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Major", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Minor", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Stepping", ",", "", ")", ";", "OS", ".", "EmitBytes", "(", "VendorName", ")", ";", "OS", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "OS", ".", "EmitBytes", "(", "ArchName", ")", ";", "OS", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer10", "Func": "EmitDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46704, "Length": 150, "Cover_Rate": 0.8241758241758241} {"Template_token": ["", "EmitNote", "(", "MCConstantExpr", "::", "create", "(", "", ",", "getContext", "(", ")", ")", ",", "PT_NOTE", "::", "NT_AMDGPU_HSA_CODE_OBJECT_VERON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitIntValue", "(", "Major", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Minor", ",", "", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer10", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46705, "Length": 48, "Cover_Rate": 0.8} {"Template_token": ["", "EmitNote", "(", "MCConstantExpr", "::", "create", "(", "", ",", "getContext", "(", ")", ")", ",", "PT_NOTE", "::", "NT_AMDGPU_HSA_CODE_OBJECT_VERON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitIntValue", "(", "Major", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Minor", ",", "", ")", ";", "}"], "ground_truth": [")", ";"], "File": "AMDGPUTargetStreamer10", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46706, "Length": 47, "Cover_Rate": 0.7833333333333333} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitRuntimeMetadata", "(", "Module", "&", "M", ")", "{", "EmitRuntimeMetadata", "(", "getRuntimeMDYAMLString", "(", "M", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer10", "Func": "EmitRuntimeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46707, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "PALMetadata", "*", "getPALMetadata", "(", ")", "{"], "ground_truth": ["return", "&", "PALMetadata", ";"], "File": "AMDGPUTargetStreamer10", "Func": "getPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46711, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "case", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ":", "AK", "=", "GK_REDWOOD", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ":", "AK", "=", "GK_SUMO", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ":", "AK", "=", "GK_BARTS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ":", "AK", "=", "GK_CAICOS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ":", "AK", "=", "GK_CAYMAN", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ":", "AK", "=", "GK_TURKS", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ":", "AK", "=", "GK_GFX600", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ":", "AK", "=", "GK_GFX601", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ":", "AK", "=", "GK_GFX700", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ":", "AK", "=", "GK_GFX701", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ":", "AK", "=", "GK_GFX702", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ":", "AK", "=", "GK_GFX900", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ":", "AK", "=", "GK_GFX902", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ":", "AK", "=", "GK_GFX904", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ":", "AK", "=", "GK_GFX906", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ":", "AK", "=", "GK_GFX908", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ":", "AK", "=", "GK_GFX909", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1010", ":", "AK", "=", "GK_GFX1010", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1011", ":", "AK", "=", "GK_GFX1011", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1012", ":", "AK", "=", "GK_GFX1012", ";", "break", ";"], "ground_truth": ["case", "ELF", "::", "EF__MACH_NONE", ":", "AK", "=", "GK_NONE", ";", "break", ";"], "File": "AMDGPUTargetStreamer11", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46713, "Length": 297, "Cover_Rate": 0.648471615720524} {"Template_token": ["", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ";", "case", "GK_GFX904", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ";", "case", "GK_GFX906", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ";", "case", "GK_GFX908", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ";", "case", "GK_GFX909", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ";", "case", "GK_GFX1010", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1010", ";", "case", "GK_GFX1011", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1011", ";"], "ground_truth": ["case", "GK_GFX1012", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1012", ";"], "File": "AMDGPUTargetStreamer11", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46714, "Length": 144, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "case", "GK_RV730", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV730", ";", "case", "GK_RV770", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV770", ";", "case", "GK_CEDAR", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CEDAR", ";", "case", "GK_CYPRESS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ";", "case", "GK_JUNIPER", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ";", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ";", "case", "GK_GFX904", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ";", "case", "GK_GFX906", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ";", "case", "GK_GFX908", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ";"], "ground_truth": ["case", "GK_GFX909", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ";"], "File": "AMDGPUTargetStreamer11", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46715, "Length": 224, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "Optional", "<", "", "::", "TargetID", ">", "&", "getTargetID", "(", ")", "{"], "ground_truth": ["return", "TargetID", ";"], "File": "AMDGPUTargetStreamer12", "Func": "getTargetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46716, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "Optional", "<", "", "::", "TargetID", ">", "&", "getTargetID", "(", ")", "{"], "ground_truth": ["return", "TargetID", ";"], "File": "AMDGPUTargetStreamer12", "Func": "getTargetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46717, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "initializeTargetID", "(", "STI", ")", ";", "assert", "(", "getTargetID", "(", ")", "!=", "None", "&&", "", ")", ";"], "ground_truth": ["getTargetID", "(", ")", "->", "setTargetIDFromFeaturesString", "(", "FeatureString", ")", ";"], "File": "AMDGPUTargetStreamer12", "Func": "initializeTargetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46718, "Length": 25, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "void", "initializeTargetID", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "StringRef", "FeatureString", ")", "{"], "ground_truth": ["initializeTargetID", "(", "STI", ")", ";"], "File": "AMDGPUTargetStreamer12", "Func": "initializeTargetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46719, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "if", "(", "getTargetID", "(", ")", "->", "isXnackSupported", "(", ")", ")", "OS", "<<", "", "<<", "getTargetID", "(", ")", "->", "isXnackOnOrAny", "(", ")", "<<", "'\\n'", ";", "break", ";", "}", "}", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_16_64", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_IEEE_MODE", ")", ";", "if", "(", "IVersion", ".", "Major", ">=", "", ")", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FP16_OVFL", ")", ";", "if", "(", "", "(", "STI", ")", ")", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc3", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC3_GFX90A_TG_SPLIT", ")", ";", "if", "(", "IVersion", ".", "Major", ">=", "", ")", "{", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_WGP_MODE", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_MEM_ORDERED", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FWD_PROGRESS", ")", ";", "}", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_INVALID_OPERATION", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_FP_DENORMAL_SOURCE", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_DIVION_BY_ZERO", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_OVERFLOW", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_UNDERFLOW", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_IEEE_754_FP_INEXACT", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_EXCEPTION_INT_DIVIDE_BY_ZERO", ")", ";", "OS", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer13", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46720, "Length": 328, "Cover_Rate": 0.4079601990049751} {"Template_token": ["", "case", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ":", "AK", "=", "GK_BARTS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ":", "AK", "=", "GK_CAICOS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ":", "AK", "=", "GK_CAYMAN", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ":", "AK", "=", "GK_TURKS", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ":", "AK", "=", "GK_GFX600", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ":", "AK", "=", "GK_GFX601", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX602", ":", "AK", "=", "GK_GFX602", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ":", "AK", "=", "GK_GFX700", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ":", "AK", "=", "GK_GFX701", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ":", "AK", "=", "GK_GFX702", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX705", ":", "AK", "=", "GK_GFX705", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX805", ":", "AK", "=", "GK_GFX805", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";"], "ground_truth": ["case", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ":", "AK", "=", "GK_GFX900", ";", "break", ";"], "File": "AMDGPUTargetStreamer13", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46721, "Length": 209, "Cover_Rate": 0.35423728813559324} {"Template_token": ["", "assert", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", ";", "if", "(", "Optional", "<", "uint8_t", ">", "HsaAbiVer", "=", "getHsaAbiVersion", "(", "&", "STI", ")", ")", "{", "switch", "(", "*", "HsaAbiVer", ")", "{", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ":", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ":"], "ground_truth": ["return", "getEFlagsV3", "(", ")", ";"], "File": "AMDGPUTargetStreamer13", "Func": "getEFlagsAMDHSA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46722, "Length": 53, "Cover_Rate": 0.6794871794871795} {"Template_token": ["", "switch", "(", "*", "HsaAbiVer", ")", "{", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ":", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ":", "return", "getEFlagsV3", "(", ")", ";", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V4", ":", "return", "getEFlagsV4", "(", ")", ";", "}", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUTargetStreamer13", "Func": "getEFlagsAMDHSA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46723, "Length": 38, "Cover_Rate": 0.48717948717948717} {"Template_token": ["", "unsigned", "TargetStreamer", "::", "getElfMach", "(", "StringRef", "GPU", ")", "{", "", "AK", "=", "parseArchAMDGCN", "(", "GPU", ")", ";", "if", "(", "AK", "==", "", "::", "GK_NONE", ")", "AK", "=", "parseArch", "(", "GPU", ")", ";", "switch", "(", "AK", ")", "{", "case", "GK_", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__", ";", "case", "GK_R630", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__R630", ";", "case", "GK_RS880", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RS880", ";", "case", "GK_RV670", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV670", ";", "case", "GK_RV710", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV710", ";", "case", "GK_RV730", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV730", ";", "case", "GK_RV770", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV770", ";", "case", "GK_CEDAR", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CEDAR", ";", "case", "GK_CYPRESS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ";", "case", "GK_JUNIPER", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ";", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ";"], "ground_truth": ["case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ";"], "File": "AMDGPUTargetStreamer13", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46724, "Length": 149, "Cover_Rate": 0.3386363636363636} {"Template_token": ["", "TargetELFStreamer", "::", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "TargetStreamer", "(", "S", ")", ",", "Streamer", "(", "S", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "EFlags", "&=", "~", "ELF", "::", "EF__MACH", ";", "EFlags", "|=", "getElfMach", "(", "STI", ".", "getCPU", "(", ")", ")", ";", "EFlags", "&=", "~", "ELF", "::", "EF__XNACK", ";", "if", "(", "", "(", "STI", ")", ")", "EFlags", "|=", "ELF", "::", "EF__XNACK", ";"], "ground_truth": ["EFlags", "&=", "~", "ELF", "::", "EF__SRAM_ECC", ";"], "File": "AMDGPUTargetStreamer14", "Func": "AMDGPUTargetELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46725, "Length": 90, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "if", "(", "KernelCodeSymbol", "->", "getVisibility", "(", ")", "==", "ELF", "::", "STV_DEFAULT", ")", "KernelCodeSymbol", "->", "setVisibility", "(", "ELF", "::", "STV_PROTECTED", ")", ";", "Streamer", ".", "EmitLabel", "(", "KernelDescriptorSymbol", ")", ";", "Streamer", ".", "EmitBytes", "(", "StringRef", "(", "(", "const", "char", "*", ")", "&", "(", "KernelDescriptor", ")", ",", "offsetof", "(", "amdhsa", "::", "kernel_descriptor_t", ",", "kernel_code_entry_byte_offset", ")", ")", ")", ";"], "ground_truth": ["Streamer", ".", "EmitValue", "(", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "KernelCodeSymbol", ",", "MCSymbolRefExpr", "::", "VK__REL64", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "KernelDescriptorSymbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Context", ")", ",", "Context", ")", ",", "sizeof", "(", "KernelDescriptor", ".", "kernel_code_entry_byte_offset", ")", ")", ";"], "File": "AMDGPUTargetStreamer14", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46726, "Length": 100, "Cover_Rate": 0.3184713375796178} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "++", "I", ")", "OS", ".", "EmitIntValue", "(", "Encoded_s_code_end", ",", "", ")", ";", "OS", ".", "PopSection", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer14", "Func": "EmitCodeEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46727, "Length": 33, "Cover_Rate": 0.4647887323943662} {"Template_token": ["", "OS", ".", "EmitValueToAlignment", "(", "", ",", "Encoded_s_code_end", ",", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "++", "I", ")", "OS", ".", "EmitIntValue", "(", "Encoded_s_code_end", ",", "", ")", ";"], "File": "AMDGPUTargetStreamer14", "Func": "EmitCodeEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46728, "Length": 34, "Cover_Rate": 0.4788732394366197} {"Template_token": ["", "OS", ".", "EmitIntValue", "(", "VendorNameSize", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "ArchNameSize", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Major", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Minor", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Stepping", ",", "", ")", ";", "OS", ".", "EmitBytes", "(", "VendorName", ")", ";", "OS", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "OS", ".", "EmitBytes", "(", "ArchName", ")", ";", "OS", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer14", "Func": "EmitDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46729, "Length": 81, "Cover_Rate": 0.43548387096774194} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitDirectiveHSACodeObjectVersion", "(", "uint32_t", "Major", ",", "uint32_t", "Minor", ")", "{", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "MCConstantExpr", "::", "create", "(", "", ",", "getContext", "(", ")", ")", ",", "ElfNote", "::", "NT_AMDGPU_HSA_CODE_OBJECT_VERON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitIntValue", "(", "Major", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Minor", ",", "", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUTargetStreamer14", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46730, "Length": 63, "Cover_Rate": 0.984375} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitDirectiveHSACodeObjectVersion", "(", "uint32_t", "Major", ",", "uint32_t", "Minor", ")", "{", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "MCConstantExpr", "::", "create", "(", "", ",", "getContext", "(", ")", ")", ",", "ElfNote", "::", "NT_AMDGPU_HSA_CODE_OBJECT_VERON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitIntValue", "(", "Major", ",", "", ")", ";"], "ground_truth": ["OS", ".", "EmitIntValue", "(", "Minor", ",", "", ")", ";"], "File": "AMDGPUTargetStreamer14", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46731, "Length": 60, "Cover_Rate": 0.9375} {"Template_token": ["", "auto", "*", "DescBegin", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescEnd", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescSZ", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DescEnd", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "DescBegin", ",", "Context", ")", ",", "Context", ")", ";", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "DescSZ", ",", "ELF", "::", "NT_AMD__HSA_METADATA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitLabel", "(", "DescBegin", ")", ";"], "ground_truth": ["OS", ".", "EmitBytes", "(", "HSAMetadataString", ")", ";"], "File": "AMDGPUTargetStreamer14", "Func": "EmitHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46732, "Length": 84, "Cover_Rate": 0.6} {"Template_token": ["", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "DescSZ", ",", "ELF", "::", "NT_AMD__ISA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitLabel", "(", "DescBegin", ")", ";", "OS", ".", "EmitBytes", "(", "IsaVersionString", ")", ";"], "ground_truth": ["OS", ".", "EmitLabel", "(", "DescEnd", ")", ";"], "File": "AMDGPUTargetStreamer14", "Func": "EmitISAVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46733, "Length": 42, "Cover_Rate": 0.3652173913043478} {"Template_token": ["", "S", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "ElfNote", "::", "SectionName", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ")", ";", "S", ".", "EmitIntValue", "(", "NameSZ", ",", "", ")", ";", "S", ".", "EmitValue", "(", "DescSZ", ",", "", ")", ";", "S", ".", "EmitIntValue", "(", "NoteType", ",", "", ")", ";", "S", ".", "EmitBytes", "(", "Name", ")", ";", "S", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "EmitDesc", "(", "S", ")", ";", "S", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "S", ".", "PopSection", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer14", "Func": "EmitNote", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46734, "Length": 94, "Cover_Rate": 0.6025641025641025} {"Template_token": ["", "unsigned", "Type", "=", "getPALMetadata", "(", ")", "->", "getType", "(", ")", ";", "getPALMetadata", "(", ")", "->", "toBlob", "(", "Type", ",", "Blob", ")", ";", "if", "(", "Blob", ".", "empty", "(", ")", ")", "return", ";", "EmitNote", "(", "Vendor", ",", "MCConstantExpr", "::", "create", "(", "Blob", ".", "size", "(", ")", ",", "getContext", "(", ")", ")", ",", "Type", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitBytes", "(", "Blob", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer14", "Func": "finish", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46735, "Length": 73, "Cover_Rate": 0.7448979591836735} {"Template_token": ["", "getPALMetadata", "(", ")", "->", "toBlob", "(", "Type", ",", "Blob", ")", ";", "if", "(", "Blob", ".", "empty", "(", ")", ")", "return", ";"], "ground_truth": ["EmitNote", "(", "Vendor", ",", "MCConstantExpr", "::", "create", "(", "Blob", ".", "size", "(", ")", ",", "getContext", "(", ")", ")", ",", "Type", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitBytes", "(", "Blob", ")", ";", "}", ")", ";"], "File": "AMDGPUTargetStreamer14", "Func": "finish", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46736, "Length": 61, "Cover_Rate": 0.6224489795918368} {"Template_token": ["", "case", "ELF", "::", "EF_AMDGPU_MACH__RV710", ":", "AK", "=", "GK_RV710", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV730", ":", "AK", "=", "GK_RV730", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV770", ":", "AK", "=", "GK_RV770", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CEDAR", ":", "AK", "=", "GK_CEDAR", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ":", "AK", "=", "GK_CYPRESS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ":", "AK", "=", "GK_JUNIPER", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ":", "AK", "=", "GK_REDWOOD", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ":", "AK", "=", "GK_SUMO", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ":", "AK", "=", "GK_BARTS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ":", "AK", "=", "GK_CAICOS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ":", "AK", "=", "GK_CAYMAN", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ":", "AK", "=", "GK_TURKS", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ":", "AK", "=", "GK_GFX600", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ":", "AK", "=", "GK_GFX601", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ":", "AK", "=", "GK_GFX700", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ":", "AK", "=", "GK_GFX701", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ":", "AK", "=", "GK_GFX702", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ":", "AK", "=", "GK_GFX900", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ":", "AK", "=", "GK_GFX902", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ":", "AK", "=", "GK_GFX904", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ":", "AK", "=", "GK_GFX906", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ":", "AK", "=", "GK_GFX909", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1010", ":", "AK", "=", "GK_GFX1010", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1011", ":", "AK", "=", "GK_GFX1011", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1012", ":", "AK", "=", "GK_GFX1012", ";", "break", ";", "case", "ELF", "::", "EF__MACH_NONE", ":", "AK", "=", "GK_NONE", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer14", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46737, "Length": 353, "Cover_Rate": 0.8022727272727272} {"Template_token": ["", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ";", "case", "GK_GFX904", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ";", "case", "GK_GFX906", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ";", "case", "GK_GFX909", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ";", "case", "GK_GFX1010", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1010", ";", "case", "GK_GFX1011", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1011", ";", "case", "GK_GFX1012", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1012", ";", "case", "GK_NONE", ":", "return", "ELF", "::", "EF__MACH_NONE", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer14", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46738, "Length": 135, "Cover_Rate": 0.4017857142857143} {"Template_token": ["", "EmitRuntimeMetadata", "(", "getRuntimeMDYAMLString", "(", "Features", ",", "M", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer15", "Func": "EmitRuntimeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46740, "Length": 11, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ":", "AK", "=", "GK_GFX904", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ":", "AK", "=", "GK_GFX906", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ":", "AK", "=", "GK_GFX908", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ":", "AK", "=", "GK_GFX909", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX90A", ":", "AK", "=", "GK_GFX90A", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX90C", ":", "AK", "=", "GK_GFX90C", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX940", ":", "AK", "=", "GK_GFX940", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1010", ":", "AK", "=", "GK_GFX1010", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1011", ":", "AK", "=", "GK_GFX1011", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1012", ":", "AK", "=", "GK_GFX1012", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1013", ":", "AK", "=", "GK_GFX1013", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1030", ":", "AK", "=", "GK_GFX1030", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1031", ":", "AK", "=", "GK_GFX1031", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1032", ":", "AK", "=", "GK_GFX1032", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1033", ":", "AK", "=", "GK_GFX1033", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1034", ":", "AK", "=", "GK_GFX1034", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1035", ":", "AK", "=", "GK_GFX1035", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1036", ":", "AK", "=", "GK_GFX1036", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1100", ":", "AK", "=", "GK_GFX1100", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1101", ":", "AK", "=", "GK_GFX1101", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1102", ":", "AK", "=", "GK_GFX1102", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1103", ":", "AK", "=", "GK_GFX1103", ";", "break", ";", "case", "ELF", "::", "EF__MACH_NONE", ":", "AK", "=", "GK_NONE", ";", "break", ";", "}"], "ground_truth": ["StringRef", "GPUName", "=", "getArchNameAMDGCN", "(", "AK", ")", ";"], "File": "AMDGPUTargetStreamer16", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46741, "Length": 262, "Cover_Rate": 0.39939024390243905} {"Template_token": ["", "case", "GK_CYPRESS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ";", "case", "GK_JUNIPER", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ";", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ";", "case", "GK_GFX602", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX602", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";", "case", "GK_GFX705", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX705", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ";", "case", "GK_GFX805", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX805", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ";", "case", "GK_GFX904", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ";", "case", "GK_GFX906", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ";", "case", "GK_GFX908", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ";", "case", "GK_GFX909", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ";", "case", "GK_GFX90A", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX90A", ";", "case", "GK_GFX90C", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX90C", ";", "case", "GK_GFX940", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX940", ";", "case", "GK_GFX1010", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1010", ";"], "ground_truth": ["case", "GK_GFX1011", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1011", ";"], "File": "AMDGPUTargetStreamer16", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46742, "Length": 264, "Cover_Rate": 0.5409836065573771} {"Template_token": ["", "case", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ":", "AK", "=", "GK_CYPRESS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ":", "AK", "=", "GK_JUNIPER", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ":", "AK", "=", "GK_REDWOOD", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ":", "AK", "=", "GK_SUMO", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ":", "AK", "=", "GK_BARTS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ":", "AK", "=", "GK_CAICOS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ":", "AK", "=", "GK_CAYMAN", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ":", "AK", "=", "GK_TURKS", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ":", "AK", "=", "GK_GFX600", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ":", "AK", "=", "GK_GFX601", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ":", "AK", "=", "GK_GFX700", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ":", "AK", "=", "GK_GFX701", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ":", "AK", "=", "GK_GFX702", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";"], "ground_truth": ["case", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";"], "File": "AMDGPUTargetStreamer17", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46743, "Length": 209, "Cover_Rate": 0.4354166666666667} {"Template_token": ["", "case", "GK_RV770", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV770", ";", "case", "GK_CEDAR", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CEDAR", ";", "case", "GK_CYPRESS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ";", "case", "GK_JUNIPER", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ";", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ";", "case", "GK_GFX904", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ";", "case", "GK_GFX906", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ";", "case", "GK_GFX908", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ";", "case", "GK_GFX909", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ";", "case", "GK_GFX1010", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1010", ";", "case", "GK_GFX1011", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1011", ";", "case", "GK_GFX1012", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1012", ";", "case", "GK_GFX1030", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1030", ";", "case", "GK_GFX1031", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1031", ";", "case", "GK_NONE", ":", "return", "ELF", "::", "EF__MACH_NONE", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer17", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46744, "Length": 271, "Cover_Rate": 0.7527777777777778} {"Template_token": ["", "S", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "ElfNote", "::", "SectionName", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ")", ";", "S", ".", "emitInt32", "(", "NameSZ", ")", ";", "S", ".", "emitValue", "(", "DescSZ", ",", "", ")", ";", "S", ".", "emitInt32", "(", "NoteType", ")", ";", "S", ".", "emitBytes", "(", "Name", ")", ";", "S", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["EmitDesc", "(", "S", ")", ";"], "File": "AMDGPUTargetStreamer18", "Func": "EmitNote", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46745, "Length": 70, "Cover_Rate": 0.4605263157894737} {"Template_token": ["", "TargetELFStreamer", "::", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "TargetStreamer", "(", "S", ")", ",", "STI", "(", "STI", ")", ",", "Streamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "AMDGPUTargetELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46747, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "TargetELFStreamer", "::", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "TargetStreamer", "(", "S", ")", ",", "STI", "(", "STI", ")", ",", "Streamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "AMDGPUTargetELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46748, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "switch", "(", "Stepping", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Xnack", ")", "Stepping", "++", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "convertIsaVersionV2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46749, "Length": 26, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "if", "(", "SymbolELF", "->", "declareCommon", "(", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "true", ")", ")", "{", "report_fatal_error", "(", "", "+", "Symbol", "->", "getName", "(", ")", "+", "", ")", ";", "}"], "ground_truth": ["SymbolELF", "->", "setIndex", "(", "ELF", "::", "SHN__LDS", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "emitAMDGPULDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46750, "Length": 41, "Cover_Rate": 0.3360655737704918} {"Template_token": ["", "if", "(", "SymbolELF", "->", "declareCommon", "(", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "true", ")", ")", "{", "report_fatal_error", "(", "", "+", "Symbol", "->", "getName", "(", ")", "+", "", ")", ";", "}", "SymbolELF", "->", "setIndex", "(", "ELF", "::", "SHN__LDS", ")", ";"], "ground_truth": ["SymbolELF", "->", "setSize", "(", "MCConstantExpr", "::", "create", "(", "Size", ",", "getContext", "(", ")", ")", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "emitAMDGPULDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46751, "Length": 57, "Cover_Rate": 0.4672131147540984} {"Template_token": ["", "Streamer", ".", "emitLabel", "(", "KernelDescriptorSymbol", ")", ";", "Streamer", ".", "emitInt32", "(", "KernelDescriptor", ".", "group_segment_fixed_size", ")", ";", "Streamer", ".", "emitInt32", "(", "KernelDescriptor", ".", "private_segment_fixed_size", ")", ";", "Streamer", ".", "emitInt32", "(", "KernelDescriptor", ".", "kernarg_size", ")", ";", "for", "(", "uint8_t", "Res", ":", "KernelDescriptor", ".", "reserved0", ")", "Streamer", ".", "emitInt8", "(", "Res", ")", ";", "Streamer", ".", "emitValue", "(", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "KernelCodeSymbol", ",", "MCSymbolRefExpr", "::", "VK__REL64", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "KernelDescriptorSymbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Context", ")", ",", "Context", ")", ",", "sizeof", "(", "KernelDescriptor", ".", "kernel_code_entry_byte_offset", ")", ")", ";", "for", "(", "uint8_t", "Res", ":", "KernelDescriptor", ".", "reserved1", ")", "Streamer", ".", "emitInt8", "(", "Res", ")", ";", "Streamer", ".", "emitInt32", "(", "KernelDescriptor", ".", "compute_pgm_rsrc3", ")", ";", "Streamer", ".", "emitInt32", "(", "KernelDescriptor", ".", "compute_pgm_rsrc1", ")", ";", "Streamer", ".", "emitInt32", "(", "KernelDescriptor", ".", "compute_pgm_rsrc2", ")", ";"], "ground_truth": ["Streamer", ".", "emitInt16", "(", "KernelDescriptor", ".", "kernel_code_properties", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46752, "Length": 147, "Cover_Rate": 0.4323529411764706} {"Template_token": ["", "unsigned", "FillSize", "=", "", "*", "CacheLineSize", ";", "if", "(", "", "(", "STI", ")", ")", "{", "Encoded_pad", "=", "Encoded_s_nop", ";", "FillSize", "=", "", "*", "CacheLineSize", ";", "}", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "OS", ".", "PushSection", "(", ")", ";", "OS", ".", "emitValueToAlignment", "(", "CacheLineSize", ",", "Encoded_pad", ",", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "FillSize", ";", "I", "+=", "", ")", "OS", ".", "emitInt32", "(", "Encoded_pad", ")", ";", "OS", ".", "PopSection", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "EmitCodeEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46753, "Length": 83, "Cover_Rate": 0.6535433070866141} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitDirectiveAMDGCNTarget", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "EmitDirectiveAMDGCNTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46754, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitDirectiveAMDGCNTarget", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "EmitDirectiveAMDGCNTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46755, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "uint16_t", "VendorNameSize", "=", "VendorName", ".", "size", "(", ")", "+", "", ";", "uint16_t", "ArchNameSize", "=", "ArchName", ".", "size", "(", ")", "+", "", ";", "unsigned", "DescSZ", "=", "sizeof", "(", "VendorNameSize", ")", "+", "sizeof", "(", "ArchNameSize", ")", "+", "sizeof", "(", "Major", ")", "+", "sizeof", "(", "Minor", ")", "+", "sizeof", "(", "Stepping", ")", "+", "VendorNameSize", "+", "ArchNameSize", ";", "convertIsaVersionV2", "(", "Major", ",", "Minor", ",", "Stepping", ",", "TargetID", "->", "isSramEccOnOrAny", "(", ")", ",", "TargetID", "->", "isXnackOnOrAny", "(", ")", ")", ";"], "ground_truth": ["EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "MCConstantExpr", "::", "create", "(", "DescSZ", ",", "getContext", "(", ")", ")", ",", "ELF", "::", "NT_AMD_HSA_ISA_VERON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{"], "File": "AMDGPUTargetStreamer1", "Func": "EmitDirectiveHSACodeObjectISAV2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46756, "Length": 105, "Cover_Rate": 0.5440414507772021} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitDirectiveHSACodeObjectVersion", "(", "uint32_t", "Major", ",", "uint32_t", "Minor", ")", "{"], "ground_truth": ["EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "MCConstantExpr", "::", "create", "(", "", ",", "getContext", "(", ")", ")", ",", "ELF", "::", "NT_AMD_HSA_CODE_OBJECT_VERON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{"], "File": "AMDGPUTargetStreamer1", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46757, "Length": 42, "Cover_Rate": 0.7} {"Template_token": ["", "bool", "TargetELFStreamer", "::", "EmitHSAMetadata", "(", "const", "", "::", "Metadata", "&", "HSAMetadata", ")", "{", "std", "::", "string", "HSAMetadataString", ";", "if", "(", "HSAMD", "::", "toString", "(", "HSAMetadata", ",", "HSAMetadataString", ")", ")", "return", "false", ";", "auto", "&", "Context", "=", "getContext", "(", ")", ";", "auto", "*", "DescBegin", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescEnd", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescSZ", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DescEnd", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "DescBegin", ",", "Context", ")", ",", "Context", ")", ";", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "DescSZ", ",", "ELF", "::", "NT_AMD_HSA_METADATA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "emitLabel", "(", "DescBegin", ")", ";", "OS", ".", "emitBytes", "(", "HSAMetadataString", ")", ";"], "ground_truth": ["OS", ".", "emitLabel", "(", "DescEnd", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "EmitHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46758, "Length": 131, "Cover_Rate": 0.9357142857142857} {"Template_token": ["", "if", "(", "HSAMD", "::", "fromString", "(", "HSAMetadataString", ",", "HSAMetadata", ")", ")", "return", "false", ";"], "ground_truth": ["return", "EmitHSAMetadata", "(", "HSAMetadata", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "EmitHSAMetadataV2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46759, "Length": 20, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "HSAMD", "::", "Metadata", "HSAMetadata", ";", "if", "(", "HSAMD", "::", "fromString", "(", "HSAMetadataString", ",", "HSAMetadata", ")", ")", "return", "false", ";", "return", "EmitHSAMetadata", "(", "HSAMetadata", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "EmitHSAMetadataV2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46760, "Length": 26, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "auto", "*", "DescSZ", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DescEnd", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "DescBegin", ",", "Context", ")", ",", "Context", ")", ";", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "DescSZ", ",", "ELF", "::", "NT_AMD_HSA_ISA_NAME", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "emitLabel", "(", "DescBegin", ")", ";", "OS", ".", "emitBytes", "(", "getTargetID", "(", ")", "->", "toString", "(", ")", ")", ";", "OS", ".", "emitLabel", "(", "DescEnd", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "EmitISAVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46761, "Length": 80, "Cover_Rate": 0.6722689075630253} {"Template_token": ["", "bool", "TargetELFStreamer", "::", "EmitISAVersion", "(", ")", "{", "auto", "&", "Context", "=", "getContext", "(", ")", ";", "auto", "*", "DescBegin", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescEnd", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescSZ", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DescEnd", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "DescBegin", ",", "Context", ")", ",", "Context", ")", ";", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "DescSZ", ",", "ELF", "::", "NT_AMD_HSA_ISA_NAME", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "emitLabel", "(", "DescBegin", ")", ";", "OS", ".", "emitBytes", "(", "getTargetID", "(", ")", "->", "toString", "(", ")", ")", ";", "OS", ".", "emitLabel", "(", "DescEnd", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "EmitISAVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46762, "Length": 115, "Cover_Rate": 0.9663865546218487} {"Template_token": ["", "S", ".", "emitValue", "(", "DescSZ", ",", "", ")", ";", "S", ".", "emitInt32", "(", "NoteType", ")", ";", "S", ".", "emitBytes", "(", "Name", ")", ";", "S", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "EmitDesc", "(", "S", ")", ";"], "ground_truth": ["S", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "EmitNote", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46763, "Length": 54, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "MCA", ".", "setELFHeaderEFlags", "(", "getEFlags", "(", ")", ")", ";", "std", "::", "string", "Blob", ";", "const", "char", "*", "Vendor", "=", "getPALMetadata", "(", ")", "->", "getVendor", "(", ")", ";", "unsigned", "Type", "=", "getPALMetadata", "(", ")", "->", "getType", "(", ")", ";", "getPALMetadata", "(", ")", "->", "toBlob", "(", "Type", ",", "Blob", ")", ";", "if", "(", "Blob", ".", "empty", "(", ")", ")", "return", ";"], "ground_truth": ["EmitNote", "(", "Vendor", ",", "MCConstantExpr", "::", "create", "(", "Blob", ".", "size", "(", ")", ",", "getContext", "(", ")", ")", ",", "Type", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "emitBytes", "(", "Blob", ")", ";", "}", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "finish", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46764, "Length": 99, "Cover_Rate": 0.7795275590551181} {"Template_token": ["", "void", "TargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "MCA", ".", "setELFHeaderEFlags", "(", "getEFlags", "(", ")", ")", ";", "std", "::", "string", "Blob", ";"], "ground_truth": ["const", "char", "*", "Vendor", "=", "getPALMetadata", "(", ")", "->", "getVendor", "(", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "finish", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46765, "Length": 46, "Cover_Rate": 0.36220472440944884} {"Template_token": ["", "unsigned", "TargetELFStreamer", "::", "getEFlags", "(", ")", "{", "switch", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "r600", ":", "return", "getEFlags", "(", ")", ";", "case", "Triple", "::", "amdgcn", ":"], "ground_truth": ["return", "getEFlagsAMDGCN", "(", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46767, "Length": 47, "Cover_Rate": 0.9591836734693877} {"Template_token": ["", "unsigned", "TargetELFStreamer", "::", "getEFlags", "(", ")", "{", "switch", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "r600", ":", "return", "getEFlags", "(", ")", ";", "case", "Triple", "::", "amdgcn", ":"], "ground_truth": ["return", "getEFlagsAMDGCN", "(", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46768, "Length": 47, "Cover_Rate": 0.9591836734693877} {"Template_token": ["", "assert", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", ";", "switch", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", ")", "{", "default", ":", "case", "Triple", "::", "UnknownOS", ":", "return", "getEFlagsUnknownOS", "(", ")", ";", "case", "Triple", "::", "AMDHSA", ":", "return", "getEFlagsAMDHSA", "(", ")", ";", "case", "Triple", "::", "AMDPAL", ":", "return", "getEFlagsAMDPAL", "(", ")", ";", "case", "Triple", "::", "Mesa3D", ":", "return", "getEFlagsMesa3D", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsAMDGCN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46769, "Length": 74, "Cover_Rate": 0.9135802469135802} {"Template_token": ["", "return", "getEFlagsUnknownOS", "(", ")", ";", "case", "Triple", "::", "AMDHSA", ":", "return", "getEFlagsAMDHSA", "(", ")", ";", "case", "Triple", "::", "AMDPAL", ":", "return", "getEFlagsAMDPAL", "(", ")", ";", "case", "Triple", "::", "Mesa3D", ":", "return", "getEFlagsMesa3D", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsAMDGCN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46770, "Length": 36, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ":", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ":", "return", "getEFlagsV3", "(", ")", ";", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V4", ":", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V5", ":", "return", "getEFlagsV4", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsAMDHSA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46771, "Length": 31, "Cover_Rate": 0.37349397590361444} {"Template_token": ["", "assert", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", ";", "if", "(", "Optional", "<", "uint8_t", ">", "HsaAbiVer", "=", "getHsaAbiVersion", "(", "&", "STI", ")", ")", "{", "switch", "(", "*", "HsaAbiVer", ")", "{", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ":", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ":"], "ground_truth": ["return", "getEFlagsV3", "(", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsAMDHSA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46772, "Length": 53, "Cover_Rate": 0.6385542168674698} {"Template_token": ["", "assert", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", ";", "return", "getEFlagsV3", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsAMDPAL", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46773, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "unsigned", "TargetELFStreamer", "::", "getEFlagsMesa3D", "(", ")", "{", "assert", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "Mesa3D", ")", ";"], "ground_truth": ["return", "getEFlagsV3", "(", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsMesa3D", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46774, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "return", "getElfMach", "(", "STI", ".", "getCPU", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46775, "Length": 11, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "return", "getEFlagsV3", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsUnknownOS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46776, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "return", "getEFlagsV3", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsUnknownOS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46777, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "unsigned", "TargetELFStreamer", "::", "getEFlagsV3", "(", ")", "{", "unsigned", "EFlagsV3", "=", "", ";", "EFlagsV3", "|=", "getElfMach", "(", "STI", ".", "getCPU", "(", ")", ")", ";"], "ground_truth": ["if", "(", "getTargetID", "(", ")", "->", "isXnackOnOrAny", "(", ")", ")", "EFlagsV3", "|=", "ELF", "::", "EF__FEATURE_XNACK_V3", ";"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46778, "Length": 39, "Cover_Rate": 0.6610169491525424} {"Template_token": ["", "EFlagsV3", "|=", "getElfMach", "(", "STI", ".", "getCPU", "(", ")", ")", ";", "if", "(", "getTargetID", "(", ")", "->", "isXnackOnOrAny", "(", ")", ")", "EFlagsV3", "|=", "ELF", "::", "EF__FEATURE_XNACK_V3", ";", "if", "(", "getTargetID", "(", ")", "->", "isSramEccOnOrAny", "(", ")", ")", "EFlagsV3", "|=", "ELF", "::", "EF__FEATURE_SRAMECC_V3", ";"], "ground_truth": ["return", "EFlagsV3", ";"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46779, "Length": 46, "Cover_Rate": 0.7796610169491526} {"Template_token": ["", "EFlagsV4", "|=", "ELF", "::", "EF__FEATURE_XNACK_ON_V4", ";", "break", ";", "}", "switch", "(", "getTargetID", "(", ")", "->", "getSramEccSetting", "(", ")", ")", "{", "case", "", "::", "TargetIDSetting", "::", "Unsupported", ":", "EFlagsV4", "|=", "ELF", "::", "EF__FEATURE_SRAMECC_UNSUPPORTED_V4", ";", "break", ";", "case", "", "::", "TargetIDSetting", "::", "Any", ":", "EFlagsV4", "|=", "ELF", "::", "EF__FEATURE_SRAMECC_ANY_V4", ";", "break", ";"], "ground_truth": ["case", "", "::", "TargetIDSetting", "::", "Off", ":"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsV4", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46780, "Length": 57, "Cover_Rate": 0.3048128342245989} {"Template_token": ["", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ";", "case", "GK_GFX602", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX602", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";", "case", "GK_GFX705", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX705", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ";", "case", "GK_GFX805", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX805", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ";", "case", "GK_GFX904", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ";", "case", "GK_GFX906", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ";", "case", "GK_GFX908", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ";"], "ground_truth": ["case", "GK_GFX909", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ";"], "File": "AMDGPUTargetStreamer1", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46781, "Length": 184, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "OS", ".", "PushSection", "(", ")", ";", "OS", ".", "SwitchSection", "(", "", "(", "OS", ".", "getContext", "(", ")", ")", ")", ";", "OS", ".", "EmitBytes", "(", "StringRef", "(", "(", "const", "char", "*", ")", "&", "Header", ",", "sizeof", "(", "Header", ")", ")", ")", ";"], "ground_truth": ["OS", ".", "PopSection", "(", ")", ";"], "File": "AMDGPUTargetStreamer20", "Func": "EmitAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46782, "Length": 55, "Cover_Rate": 0.7971014492753623} {"Template_token": ["", "MCSectionELF", "*", "Note", "=", "OS", ".", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_NOTE", ",", "", ")", ";", "unsigned", "NameSZ", "=", "", ";", "OS", ".", "PushSection", "(", ")", ";", "OS", ".", "SwitchSection", "(", "Note", ")", ";", "OS", ".", "EmitIntValue", "(", "NameSZ", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "NT_AMDGPU_HSA_CODE_OBJECT_VERON", ",", "", ")", ";", "OS", ".", "EmitBytes", "(", "StringRef", "(", "", ",", "NameSZ", ")", ")", ";", "OS", ".", "EmitIntValue", "(", "Major", ",", "", ")", ";"], "ground_truth": ["OS", ".", "EmitIntValue", "(", "Minor", ",", "", ")", ";"], "File": "AMDGPUTargetStreamer20", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46783, "Length": 96, "Cover_Rate": 0.7384615384615385} {"Template_token": ["", "MCSectionELF", "*", "Note", "=", "OS", ".", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_NOTE", ",", "", ")", ";", "unsigned", "NameSZ", "=", "", ";", "OS", ".", "PushSection", "(", ")", ";", "OS", ".", "SwitchSection", "(", "Note", ")", ";", "OS", ".", "EmitIntValue", "(", "NameSZ", ",", "", ")", ";"], "ground_truth": ["OS", ".", "EmitIntValue", "(", "", ",", "", ")", ";"], "File": "AMDGPUTargetStreamer20", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46784, "Length": 57, "Cover_Rate": 0.43846153846153846} {"Template_token": ["", "S", ".", "EmitIntValue", "(", "NameSZ", ",", "", ")", ";", "S", ".", "EmitValue", "(", "DescSZ", ",", "", ")", ";", "S", ".", "EmitIntValue", "(", "Type", ",", "", ")", ";", "S", ".", "EmitBytes", "(", "StringRef", "(", "ElfNote", "::", "NoteName", ",", "NameSZ", ")", ")", ";", "S", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["EmitDesc", "(", "S", ")", ";"], "File": "AMDGPUTargetStreamer21", "Func": "EmitAMDGPUNote", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46785, "Length": 59, "Cover_Rate": 0.36645962732919257} {"Template_token": ["", "auto", "&", "Context", "=", "getContext", "(", ")", ";", "auto", "*", "DescBegin", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescEnd", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescSZ", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DescEnd", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "DescBegin", ",", "Context", ")", ",", "Context", ")", ";", "EmitNote", "(", "DescSZ", ",", "ElfNote", "::", "NT__HSA_CODE_OBJECT_METADATA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitLabel", "(", "DescBegin", ")", ";", "OS", ".", "EmitBytes", "(", "VerifiedYamlString", ".", "get", "(", ")", ")", ";", "OS", ".", "EmitLabel", "(", "DescEnd", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer21", "Func": "EmitCodeObjectMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46786, "Length": 100, "Cover_Rate": 0.7518796992481203} {"Template_token": ["", "if", "(", "!", "VerifiedYamlString", ")", "return", "false", ";", "auto", "&", "Context", "=", "getContext", "(", ")", ";", "auto", "*", "DescBegin", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescEnd", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescSZ", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DescEnd", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "DescBegin", ",", "Context", ")", ",", "Context", ")", ";", "EmitNote", "(", "DescSZ", ",", "ElfNote", "::", "NT__HSA_CODE_OBJECT_METADATA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitLabel", "(", "DescBegin", ")", ";", "OS", ".", "EmitBytes", "(", "VerifiedYamlString", ".", "get", "(", ")", ")", ";"], "ground_truth": ["OS", ".", "EmitLabel", "(", "DescEnd", ")", ";"], "File": "AMDGPUTargetStreamer21", "Func": "EmitCodeObjectMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46787, "Length": 107, "Cover_Rate": 0.8045112781954887} {"Template_token": ["", "unsigned", "DescSZ", "=", "sizeof", "(", "VendorNameSize", ")", "+", "sizeof", "(", "ArchNameSize", ")", "+", "sizeof", "(", "Major", ")", "+", "sizeof", "(", "Minor", ")", "+", "sizeof", "(", "Stepping", ")", "+", "VendorNameSize", "+", "ArchNameSize", ";", "EmitNote", "(", "MCConstantExpr", "::", "create", "(", "DescSZ", ",", "getContext", "(", ")", ")", ",", "ElfNote", "::", "NT__HSA_ISA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitIntValue", "(", "VendorNameSize", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "ArchNameSize", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Major", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Minor", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Stepping", ",", "", ")", ";", "OS", ".", "EmitBytes", "(", "VendorName", ")", ";", "OS", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "OS", ".", "EmitBytes", "(", "ArchName", ")", ";", "OS", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer21", "Func": "EmitDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46788, "Length": 139, "Cover_Rate": 0.7637362637362637} {"Template_token": ["", "EmitNote", "(", "MCConstantExpr", "::", "create", "(", "", ",", "getContext", "(", ")", ")", ",", "ElfNote", "::", "NT_AMDGPU_HSA_CODE_OBJECT_VERON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitIntValue", "(", "Major", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Minor", ",", "", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer21", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46789, "Length": 48, "Cover_Rate": 0.8} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitDirectiveHSACodeObjectVersion", "(", "uint32_t", "Major", ",", "uint32_t", "Minor", ")", "{", "EmitNote", "(", "MCConstantExpr", "::", "create", "(", "", ",", "getContext", "(", ")", ")", ",", "ElfNote", "::", "NT_AMDGPU_HSA_CODE_OBJECT_VERON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitIntValue", "(", "Major", ",", "", ")", ";", "OS", ".", "EmitIntValue", "(", "Minor", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer21", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46790, "Length": 57, "Cover_Rate": 0.95} {"Template_token": ["", "CodeObjectMetadataStreamer", ".", "end", "(", ")", ";"], "ground_truth": ["EmitCodeObjectMetadata", "(", "CodeObjectMetadataStreamer", ".", "toYamlString", "(", ")", ".", "get", "(", ")", ")", ";"], "File": "AMDGPUTargetStreamer21", "Func": "EmitEndOfCodeObjectMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46792, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "void", "TargetStreamer", "::", "EmitKernelCodeObjectMetadata", "(", "const", "Function", "&", "Func", ",", "const", "amd_kernel_code_t", "&", "KernelCode", ")", "{"], "ground_truth": ["CodeObjectMetadataStreamer", ".", "emitKernel", "(", "Func", ",", "KernelCode", ")", ";"], "File": "AMDGPUTargetStreamer21", "Func": "EmitKernelCodeObjectMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46793, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "CodeObjectMetadataStreamer", ".", "begin", "(", "Mod", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer21", "Func": "EmitStartOfCodeObjectMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46795, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "CodeObjectMetadataStreamer", ".", "begin", "(", "Mod", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer21", "Func": "EmitStartOfCodeObjectMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46796, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_Z", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_INFO", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_VGPR_WORKITEM_ID", ")", ";", "OS", "<<", "", "<<", "NextVGPR", "<<", "'\\n'", ";", "OS", "<<", "", "<<", "NextSGPR", "<<", "'\\n'", ";", "if", "(", "!", "ReserveVCC", ")", "OS", "<<", "", "<<", "ReserveVCC", "<<", "'\\n'", ";", "if", "(", "IVersion", ".", "Major", ">=", "", "&&", "!", "ReserveFlatScr", ")", "OS", "<<", "", "<<", "ReserveFlatScr", "<<", "'\\n'", ";", "if", "(", "IVersion", ".", "Major", ">=", "", "&&", "ReserveXNACK", "!=", "hasXNACK", "(", "STI", ")", ")", "OS", "<<", "", "<<", "ReserveXNACK", "<<", "'\\n'", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_16_64", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_IEEE_MODE", ")", ";", "if", "(", "IVersion", ".", "Major", ">=", "", ")", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FP16_OVFL", ")", ";"], "ground_truth": ["if", "(", "IVersion", ".", "Major", ">=", "", ")", "{"], "File": "AMDGPUTargetStreamer23", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46797, "Length": 238, "Cover_Rate": 0.371875} {"Template_token": ["", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";"], "ground_truth": ["case", "GK_GFX802", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ";"], "File": "AMDGPUTargetStreamer23", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46799, "Length": 120, "Cover_Rate": 0.375} {"Template_token": ["", "switch", "(", "ElfMach", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__", ":", "AK", "=", "GK_", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__R630", ":", "AK", "=", "GK_R630", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RS880", ":", "AK", "=", "GK_RS880", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV670", ":", "AK", "=", "GK_RV670", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV710", ":", "AK", "=", "GK_RV710", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV730", ":", "AK", "=", "GK_RV730", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV770", ":", "AK", "=", "GK_RV770", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CEDAR", ":", "AK", "=", "GK_CEDAR", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ":", "AK", "=", "GK_CYPRESS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ":", "AK", "=", "GK_JUNIPER", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ":", "AK", "=", "GK_REDWOOD", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ":", "AK", "=", "GK_SUMO", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ":", "AK", "=", "GK_BARTS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ":", "AK", "=", "GK_CAICOS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ":", "AK", "=", "GK_CAYMAN", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ":", "AK", "=", "GK_TURKS", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ":", "AK", "=", "GK_GFX600", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ":", "AK", "=", "GK_GFX601", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX602", ":", "AK", "=", "GK_GFX602", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ":", "AK", "=", "GK_GFX700", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ":", "AK", "=", "GK_GFX701", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ":", "AK", "=", "GK_GFX702", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX705", ":", "AK", "=", "GK_GFX705", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX805", ":", "AK", "=", "GK_GFX805", ";", "break", ";"], "ground_truth": ["case", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";"], "File": "AMDGPUTargetStreamer24", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46800, "Length": 342, "Cover_Rate": 0.602112676056338} {"Template_token": ["", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ":", "AK", "=", "GK_GFX702", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX705", ":", "AK", "=", "GK_GFX705", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX805", ":", "AK", "=", "GK_GFX805", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ":", "AK", "=", "GK_GFX900", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ":", "AK", "=", "GK_GFX902", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ":", "AK", "=", "GK_GFX904", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ":", "AK", "=", "GK_GFX906", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ":", "AK", "=", "GK_GFX908", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ":", "AK", "=", "GK_GFX909", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX90A", ":", "AK", "=", "GK_GFX90A", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX90C", ":", "AK", "=", "GK_GFX90C", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1010", ":", "AK", "=", "GK_GFX1010", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1011", ":", "AK", "=", "GK_GFX1011", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1012", ":", "AK", "=", "GK_GFX1012", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1030", ":", "AK", "=", "GK_GFX1030", ";", "break", ";"], "ground_truth": ["case", "ELF", "::", "EF__MACH_AMDGCN_GFX1031", ":", "AK", "=", "GK_GFX1031", ";", "break", ";"], "File": "AMDGPUTargetStreamer24", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46801, "Length": 242, "Cover_Rate": 0.426056338028169} {"Template_token": ["", "switch", "(", "AK", ")", "{", "case", "GK_", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__", ";", "case", "GK_R630", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__R630", ";", "case", "GK_RS880", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RS880", ";", "case", "GK_RV670", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV670", ";", "case", "GK_RV710", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV710", ";", "case", "GK_RV730", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV730", ";", "case", "GK_RV770", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV770", ";", "case", "GK_CEDAR", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CEDAR", ";", "case", "GK_CYPRESS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ";", "case", "GK_JUNIPER", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ";", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ";", "case", "GK_GFX602", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX602", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";", "case", "GK_GFX705", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX705", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ";", "case", "GK_GFX805", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX805", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ";", "case", "GK_GFX904", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ";", "case", "GK_GFX906", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ";", "case", "GK_GFX908", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ";", "case", "GK_GFX909", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ";", "case", "GK_GFX90A", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX90A", ";", "case", "GK_GFX90C", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX90C", ";", "case", "GK_GFX1010", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1010", ";", "case", "GK_GFX1011", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1011", ";", "case", "GK_GFX1012", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1012", ";", "case", "GK_GFX1030", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1030", ";", "case", "GK_GFX1031", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1031", ";"], "ground_truth": ["case", "GK_GFX1032", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1032", ";"], "File": "AMDGPUTargetStreamer24", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46802, "Length": 357, "Cover_Rate": 0.8419811320754716} {"Template_token": ["", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "OS", ".", "PushSection", "(", ")", ";", "OS", ".", "EmitValueToAlignment", "(", "", ",", "Encoded_s_code_end", ",", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "++", "I", ")", "OS", ".", "EmitIntValue", "(", "Encoded_s_code_end", ",", "", ")", ";"], "ground_truth": ["OS", ".", "PopSection", "(", ")", ";"], "File": "AMDGPUTargetStreamer25", "Func": "EmitCodeEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46803, "Length": 54, "Cover_Rate": 0.7605633802816901} {"Template_token": ["", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "OS", ".", "PushSection", "(", ")", ";", "OS", ".", "EmitValueToAlignment", "(", "", ",", "Encoded_s_code_end", ",", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "++", "I", ")", "OS", ".", "EmitIntValue", "(", "Encoded_s_code_end", ",", "", ")", ";"], "File": "AMDGPUTargetStreamer25", "Func": "EmitCodeEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46804, "Length": 48, "Cover_Rate": 0.676056338028169} {"Template_token": ["", "KernelCodeSymbol", "->", "setBinding", "(", "ELF", "::", "STB_LOCAL", ")", ";", "Streamer", ".", "EmitLabel", "(", "KernelDescriptorSymbol", ")", ";", "Streamer", ".", "EmitBytes", "(", "StringRef", "(", "(", "const", "char", "*", ")", "&", "(", "KernelDescriptor", ")", ",", "offsetof", "(", "amdhsa", "::", "kernel_descriptor_t", ",", "kernel_code_entry_byte_offset", ")", ")", ")", ";"], "ground_truth": ["Streamer", ".", "EmitValue", "(", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "KernelCodeSymbol", ",", "MCSymbolRefExpr", "::", "VK__REL64", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "KernelDescriptorSymbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Context", ")", ",", "Context", ")", ",", "sizeof", "(", "KernelDescriptor", ".", "kernel_code_entry_byte_offset", ")", ")", ";"], "File": "AMDGPUTargetStreamer26", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46805, "Length": 88, "Cover_Rate": 0.31654676258992803} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitAmdhsaKernelDescriptor", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "StringRef", "KernelName", ",", "const", "amdhsa", "::", "kernel_descriptor_t", "&", "KernelDescriptor", ",", "uint64_t", "NextVGPR", ",", "uint64_t", "NextSGPR", ",", "bool", "ReserveVCC", ",", "bool", "ReserveFlatScr", ",", "bool", "ReserveXNACK", ")", "{", "auto", "&", "Streamer", "=", "getStreamer", "(", ")", ";", "auto", "&", "Context", "=", "Streamer", ".", "getContext", "(", ")", ";", "MCSymbolELF", "*", "KernelDescriptorSymbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "Context", ".", "getOrCreateSymbol", "(", "Twine", "(", "KernelName", ")", "+", "Twine", "(", "", ")", ")", ")", ";", "KernelDescriptorSymbol", "->", "setBinding", "(", "ELF", "::", "STB_GLOBAL", ")", ";"], "ground_truth": ["KernelDescriptorSymbol", "->", "setType", "(", "ELF", "::", "STT_OBJECT", ")", ";"], "File": "AMDGPUTargetStreamer26", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46806, "Length": 97, "Cover_Rate": 0.3489208633093525} {"Template_token": ["", "auto", "*", "DescSZ", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DescEnd", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "DescBegin", ",", "Context", ")", ",", "Context", ")", ";", "EmitNote", "(", "ElfNote", "::", "NoteNameV3", ",", "DescSZ", ",", "ELF", "::", "NT__METADATA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitLabel", "(", "DescBegin", ")", ";"], "ground_truth": ["OS", ".", "EmitBytes", "(", "StrOS", ".", "str", "(", ")", ")", ";"], "File": "AMDGPUTargetStreamer26", "Func": "EmitHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46807, "Length": 68, "Cover_Rate": 0.38202247191011235} {"Template_token": ["", "if", "(", "YIn", ".", "error", "(", ")", ")", "return", "false", ";", "return", "EmitHSAMetadata", "(", "HSAMetadataRoot", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer26", "Func": "EmitHSAMetadataV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46808, "Length": 20, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "MCConstantExpr", "::", "create", "(", "PALMetadata", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ",", "getContext", "(", ")", ")", ",", "ELF", "::", "NT_AMD__PAL_METADATA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "for", "(", "auto", "I", ":", "PALMetadata", ")", "OS", ".", "EmitIntValue", "(", "I", ",", "sizeof", "(", "uint32_t", ")", ")", ";", "}", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer26", "Func": "EmitPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46809, "Length": 65, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "bool", "TargetELFStreamer", "::", "EmitPALMetadata", "(", "const", "PALMD", "::", "Metadata", "&", "PALMetadata", ")", "{", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "MCConstantExpr", "::", "create", "(", "PALMetadata", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ",", "getContext", "(", ")", ")", ",", "ELF", "::", "NT_AMD__PAL_METADATA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "for", "(", "auto", "I", ":", "PALMetadata", ")", "OS", ".", "EmitIntValue", "(", "I", ",", "sizeof", "(", "uint32_t", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUTargetStreamer26", "Func": "EmitPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46810, "Length": 74, "Cover_Rate": 0.9487179487179487} {"Template_token": ["", "if", "(", "AK", "==", "", "::", "GK_NONE", ")", "AK", "=", "parseArch", "(", "GPU", ")", ";", "switch", "(", "AK", ")", "{", "case", "GK_", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__", ";", "case", "GK_R630", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__R630", ";", "case", "GK_RS880", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RS880", ";", "case", "GK_RV670", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV670", ";", "case", "GK_RV710", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV710", ";", "case", "GK_RV730", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV730", ";", "case", "GK_RV770", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV770", ";", "case", "GK_CEDAR", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CEDAR", ";", "case", "GK_CYPRESS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ";", "case", "GK_JUNIPER", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ";", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";"], "ground_truth": ["case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";"], "File": "AMDGPUTargetStreamer26", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46811, "Length": 212, "Cover_Rate": 0.6794871794871795} {"Template_token": ["", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ";", "case", "GK_GFX904", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ";"], "ground_truth": ["case", "GK_GFX906", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ";"], "File": "AMDGPUTargetStreamer26", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46812, "Length": 144, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "OS", ".", "emitValueToAlignment", "(", "", ",", "Encoded_s_code_end", ",", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "++", "I", ")", "OS", ".", "emitIntValue", "(", "Encoded_s_code_end", ",", "", ")", ";", "OS", ".", "PopSection", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer27", "Func": "EmitCodeEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46813, "Length": 44, "Cover_Rate": 0.6197183098591549} {"Template_token": ["", "uint16_t", "VendorNameSize", "=", "VendorName", ".", "size", "(", ")", "+", "", ";", "uint16_t", "ArchNameSize", "=", "ArchName", ".", "size", "(", ")", "+", "", ";", "unsigned", "DescSZ", "=", "sizeof", "(", "VendorNameSize", ")", "+", "sizeof", "(", "ArchNameSize", ")", "+", "sizeof", "(", "Major", ")", "+", "sizeof", "(", "Minor", ")", "+", "sizeof", "(", "Stepping", ")", "+", "VendorNameSize", "+", "ArchNameSize", ";", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "MCConstantExpr", "::", "create", "(", "DescSZ", ",", "getContext", "(", ")", ")", ",", "ElfNote", "::", "NT__HSA_ISA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{"], "ground_truth": ["OS", ".", "emitIntValue", "(", "VendorNameSize", ",", "", ")", ";"], "File": "AMDGPUTargetStreamer27", "Func": "EmitDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46814, "Length": 93, "Cover_Rate": 0.5} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitDirectiveHSACodeObjectVersion", "(", "uint32_t", "Major", ",", "uint32_t", "Minor", ")", "{", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "MCConstantExpr", "::", "create", "(", "", ",", "getContext", "(", ")", ")", ",", "ElfNote", "::", "NT_AMDGPU_HSA_CODE_OBJECT_VERON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "emitIntValue", "(", "Major", ",", "", ")", ";", "OS", ".", "emitIntValue", "(", "Minor", ",", "", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer27", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46815, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "&", "Context", "=", "S", ".", "getContext", "(", ")", ";", "auto", "NameSZ", "=", "Name", ".", "size", "(", ")", "+", "", ";", "S", ".", "PushSection", "(", ")", ";", "S", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "ElfNote", "::", "SectionName", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ")", ";", "S", ".", "emitIntValue", "(", "NameSZ", ",", "", ")", ";", "S", ".", "emitValue", "(", "DescSZ", ",", "", ")", ";", "S", ".", "emitIntValue", "(", "NoteType", ",", "", ")", ";", "S", ".", "emitBytes", "(", "Name", ")", ";", "S", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "EmitDesc", "(", "S", ")", ";", "S", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "ground_truth": ["S", ".", "PopSection", "(", ")", ";"], "File": "AMDGPUTargetStreamer27", "Func": "EmitNote", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46816, "Length": 120, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "auto", "&", "Context", "=", "S", ".", "getContext", "(", ")", ";", "auto", "NameSZ", "=", "Name", ".", "size", "(", ")", "+", "", ";", "S", ".", "PushSection", "(", ")", ";"], "ground_truth": ["S", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "ElfNote", "::", "SectionName", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ")", ";"], "File": "AMDGPUTargetStreamer27", "Func": "EmitNote", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46817, "Length": 49, "Cover_Rate": 0.3141025641025641} {"Template_token": ["", "OS", ".", "SwitchSection", "(", "OS", ".", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getTextSection", "(", ")", ")", ";", "OS", ".", "EmitBytes", "(", "StringRef", "(", "(", "const", "char", "*", ")", "&", "Header", ",", "sizeof", "(", "Header", ")", ")", ")", ";"], "ground_truth": ["OS", ".", "PopSection", "(", ")", ";"], "File": "AMDGPUTargetStreamer28", "Func": "EmitAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46818, "Length": 46, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "auto", "&", "Context", "=", "S", ".", "getContext", "(", ")", ";", "auto", "NameSZ", "=", "sizeof", "(", "PT_NOTE", "::", "NoteName", ")", ";", "S", ".", "PushSection", "(", ")", ";", "S", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "PT_NOTE", "::", "SectionName", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ")", ";", "S", ".", "EmitIntValue", "(", "NameSZ", ",", "", ")", ";", "S", ".", "EmitValue", "(", "DescSZ", ",", "", ")", ";", "S", ".", "EmitIntValue", "(", "Type", ",", "", ")", ";", "S", ".", "EmitBytes", "(", "StringRef", "(", "PT_NOTE", "::", "NoteName", ",", "NameSZ", ")", ")", ";", "S", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "EmitDesc", "(", "S", ")", ";", "S", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "S", ".", "PopSection", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer29", "Func": "EmitAMDGPUNote", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46819, "Length": 135, "Cover_Rate": 0.8282208588957055} {"Template_token": ["", "KernelDescriptorSymbol", "->", "setOther", "(", "KernelCodeSymbol", "->", "getOther", "(", ")", ")", ";", "KernelDescriptorSymbol", "->", "setVisibility", "(", "KernelCodeSymbol", "->", "getVisibility", "(", ")", ")", ";", "KernelDescriptorSymbol", "->", "setType", "(", "ELF", "::", "STT_OBJECT", ")", ";", "KernelDescriptorSymbol", "->", "setSize", "(", "MCConstantExpr", "::", "create", "(", "sizeof", "(", "KernelDescriptor", ")", ",", "Context", ")", ")", ";", "if", "(", "KernelCodeSymbol", "->", "getVisibility", "(", ")", "==", "ELF", "::", "STV_DEFAULT", ")", "KernelCodeSymbol", "->", "setVisibility", "(", "ELF", "::", "STV_PROTECTED", ")", ";", "Streamer", ".", "emitLabel", "(", "KernelDescriptorSymbol", ")", ";", "Streamer", ".", "emitInt32", "(", "KernelDescriptor", ".", "group_segment_fixed_size", ")", ";", "Streamer", ".", "emitInt32", "(", "KernelDescriptor", ".", "private_segment_fixed_size", ")", ";", "for", "(", "uint8_t", "Res", ":", "KernelDescriptor", ".", "reserved0", ")", "Streamer", ".", "emitInt8", "(", "Res", ")", ";", "Streamer", ".", "emitValue", "(", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "KernelCodeSymbol", ",", "MCSymbolRefExpr", "::", "VK__REL64", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "KernelDescriptorSymbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Context", ")", ",", "Context", ")", ",", "sizeof", "(", "KernelDescriptor", ".", "kernel_code_entry_byte_offset", ")", ")", ";", "for", "(", "uint8_t", "Res", ":", "KernelDescriptor", ".", "reserved1", ")", "Streamer", ".", "emitInt8", "(", "Res", ")", ";", "Streamer", ".", "emitInt32", "(", "KernelDescriptor", ".", "compute_pgm_rsrc3", ")", ";"], "ground_truth": ["Streamer", ".", "emitInt32", "(", "KernelDescriptor", ".", "compute_pgm_rsrc1", ")", ";"], "File": "AMDGPUTargetStreamer2", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46820, "Length": 189, "Cover_Rate": 0.5658682634730539} {"Template_token": ["", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ":", "AK", "=", "GK_GFX700", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ":", "AK", "=", "GK_GFX701", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ":", "AK", "=", "GK_GFX702", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX705", ":", "AK", "=", "GK_GFX705", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX805", ":", "AK", "=", "GK_GFX805", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ":", "AK", "=", "GK_GFX900", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ":", "AK", "=", "GK_GFX902", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ":", "AK", "=", "GK_GFX904", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ":", "AK", "=", "GK_GFX906", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ":", "AK", "=", "GK_GFX908", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ":", "AK", "=", "GK_GFX909", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX90C", ":", "AK", "=", "GK_GFX90C", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1010", ":", "AK", "=", "GK_GFX1010", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1011", ":", "AK", "=", "GK_GFX1011", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1012", ":", "AK", "=", "GK_GFX1012", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1030", ":", "AK", "=", "GK_GFX1030", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1031", ":", "AK", "=", "GK_GFX1031", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1032", ":", "AK", "=", "GK_GFX1032", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1033", ":", "AK", "=", "GK_GFX1033", ";", "break", ";", "case", "ELF", "::", "EF__MACH_NONE", ":", "AK", "=", "GK_NONE", ";", "break", ";", "}", "StringRef", "GPUName", "=", "getArchNameAMDGCN", "(", "AK", ")", ";", "if", "(", "GPUName", "!=", "", ")", "return", "GPUName", ";", "return", "getArchName", "(", "AK", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer2", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46821, "Length": 311, "Cover_Rate": 0.5695970695970696} {"Template_token": ["", "case", "GK_RV730", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV730", ";", "case", "GK_RV770", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV770", ";", "case", "GK_CEDAR", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CEDAR", ";", "case", "GK_CYPRESS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ";", "case", "GK_JUNIPER", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ";", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ";", "case", "GK_GFX602", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX602", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";", "case", "GK_GFX705", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX705", ";"], "ground_truth": ["case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";"], "File": "AMDGPUTargetStreamer2", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46822, "Length": 168, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "TargetELFStreamer", "::", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "TargetStreamer", "(", "S", ")", ",", "Streamer", "(", "S", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";"], "ground_truth": ["unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";"], "File": "AMDGPUTargetStreamer31", "Func": "AMDGPUTargetELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46823, "Length": 45, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "TargetELFStreamer", "::", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "TargetStreamer", "(", "S", ")", ",", "Streamer", "(", "S", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "EFlags", "&=", "~", "ELF", "::", "EF__MACH", ";"], "ground_truth": ["EFlags", "|=", "getMACH", "(", "STI", ".", "getCPU", "(", ")", ")", ";"], "File": "AMDGPUTargetStreamer31", "Func": "AMDGPUTargetELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46824, "Length": 63, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitNote", "(", "const", "MCExpr", "*", "DescSZ", ",", "unsigned", "NoteType", ",", "function_ref", "<", "void", "(", "MCELFStreamer", "&", ")", ">", "EmitDesc", ")", "{", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "auto", "&", "Context", "=", "S", ".", "getContext", "(", ")", ";", "auto", "NameSZ", "=", "sizeof", "(", "ElfNote", "::", "NoteName", ")", ";", "S", ".", "PushSection", "(", ")", ";", "S", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "ElfNote", "::", "SectionName", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ")", ";", "S", ".", "EmitIntValue", "(", "NameSZ", ",", "", ")", ";", "S", ".", "EmitValue", "(", "DescSZ", ",", "", ")", ";", "S", ".", "EmitIntValue", "(", "NoteType", ",", "", ")", ";", "S", ".", "EmitBytes", "(", "StringRef", "(", "ElfNote", "::", "NoteName", ",", "NameSZ", ")", ")", ";"], "ground_truth": ["S", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "File": "AMDGPUTargetStreamer31", "Func": "EmitAMDGPUNote", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46825, "Length": 134, "Cover_Rate": 0.8427672955974843} {"Template_token": ["", "DEFAULT_KERNEL_DESC", ",", "MEMBER_NAME", ",", "FIELD_NAME", ")", "\\", "if", "(", "AMDHSA_BITS_GET", "(", "KERNEL_DESC", ".", "MEMBER_NAME", ",", "FIELD_NAME", ")", "!=", "\\", "AMDHSA_BITS_GET", "(", "DEFAULT_KERNEL_DESC", ".", "MEMBER_NAME", ",", "FIELD_NAME", ")", ")", "\\", "STREAM", "<<", "", "<<", "DIRECTIVE", "<<", "", "\\", "<<", "AMDHSA_BITS_GET", "(", "KERNEL_DESC", ".", "MEMBER_NAME", ",", "FIELD_NAME", ")", "<<", "'\\n'", ";", "if", "(", "KD", ".", "group_segment_fixed_size", "!=", "DefaultKD", ".", "group_segment_fixed_size", ")", "OS", "<<", "", "<<", "KD", ".", "group_segment_fixed_size", "<<", "'\\n'", ";", "if", "(", "KD", ".", "private_segment_fixed_size", "!=", "DefaultKD", ".", "private_segment_fixed_size", ")", "OS", "<<", "", "<<", "KD", ".", "private_segment_fixed_size", "<<", "'\\n'", ";", "PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ")", ";", "PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ")", ";", "PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ")", ";", "PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ")", ";", "PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ")", ";", "PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ")", ";", "PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_ZE", ")", ";", "PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_PRIVATE_SEGMENT_WAVEFRONT_OFFSET", ")", ";", "PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_X", ")", ";", "PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_Y", ")", ";", "PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_Z", ")", ";", "PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_INFO", ")", ";", "PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_VGPR_WORKITEM_ID", ")", ";", "OS", "<<", "", "<<", "NextVGPR", "<<", "'\\n'", ";", "OS", "<<", "", "<<", "NextSGPR", "<<", "'\\n'", ";", "if", "(", "!", "ReserveVCC", ")", "OS", "<<", "", "<<", "ReserveVCC", "<<", "'\\n'", ";", "if", "(", "IVersion", ".", "Major", ">=", "", "&&", "!", "ReserveFlatScr", ")", "OS", "<<", "", "<<", "ReserveFlatScr", "<<", "'\\n'", ";", "if", "(", "IVersion", ".", "Major", ">=", "", "&&", "ReserveXNACK", "!=", "hasXNACK", "(", "STI", ")", ")", "OS", "<<", "", "<<", "ReserveXNACK", "<<", "'\\n'", ";"], "ground_truth": ["PRINT_IF_NOT_DEFAULT", "(", "OS", ",", "", ",", "KD", ",", "DefaultKD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_32", ")", ";"], "File": "AMDGPUTargetStreamer31", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46827, "Length": 398, "Cover_Rate": 0.5677603423680456} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitDirectiveHSACodeObjectVersion", "(", "uint32_t", "Major", ",", "uint32_t", "Minor", ")", "{", "EmitNote", "(", "MCConstantExpr", "::", "create", "(", "", ",", "getContext", "(", ")", ")", ",", "ElfNote", "::", "NT_AMDGPU_HSA_CODE_OBJECT_VERON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{"], "ground_truth": ["OS", ".", "EmitIntValue", "(", "Major", ",", "", ")", ";"], "File": "AMDGPUTargetStreamer31", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46828, "Length": 47, "Cover_Rate": 0.7833333333333333} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitDirectiveHSACodeObjectVersion", "(", "uint32_t", "Major", ",", "uint32_t", "Minor", ")", "{"], "ground_truth": ["EmitNote", "(", "MCConstantExpr", "::", "create", "(", "", ",", "getContext", "(", ")", ")", ",", "ElfNote", "::", "NT_AMDGPU_HSA_CODE_OBJECT_VERON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{"], "File": "AMDGPUTargetStreamer31", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46829, "Length": 38, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "if", "(", "HSAMD", "::", "toString", "(", "HSAMetadata", ",", "HSAMetadataString", ")", ")", "return", "false", ";", "auto", "&", "Context", "=", "getContext", "(", ")", ";", "auto", "*", "DescBegin", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescEnd", "=", "Context", ".", "createTempSymbol", "(", ")", ";"], "ground_truth": ["auto", "*", "DescSZ", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DescEnd", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "DescBegin", ",", "Context", ")", ",", "Context", ")", ";"], "File": "AMDGPUTargetStreamer31", "Func": "EmitHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46830, "Length": 71, "Cover_Rate": 0.5220588235294118} {"Template_token": ["", "auto", "&", "Context", "=", "getContext", "(", ")", ";", "auto", "*", "DescBegin", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescEnd", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescSZ", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DescEnd", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "DescBegin", ",", "Context", ")", ",", "Context", ")", ";", "EmitNote", "(", "DescSZ", ",", "ELF", "::", "NT_AMD__ISA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitLabel", "(", "DescBegin", ")", ";", "OS", ".", "EmitBytes", "(", "IsaVersionString", ")", ";", "OS", ".", "EmitLabel", "(", "DescEnd", ")", ";", "}"], "ground_truth": [")", ";"], "File": "AMDGPUTargetStreamer31", "Func": "EmitISAVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46831, "Length": 98, "Cover_Rate": 0.8828828828828829} {"Template_token": ["", "for", "(", ";", "Entry", "->", "Name", "&&", "GPU", "!=", "Entry", "->", "Name", ";", "++", "Entry", ")", ";", "return", "Entry", "->", "Mach", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer31", "Func": "getMACH", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46832, "Length": 23, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "auto", "Entry", "=", "MachTable", ";", "for", "(", ";", "Entry", "->", "Name", "&&", "Mach", "!=", "Entry", "->", "Mach", ";", "++", "Entry", ")", ";", "return", "Entry", "->", "Name", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer31", "Func": "getMachName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46833, "Length": 28, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "auto", "Entry", "=", "MachTable", ";", "for", "(", ";", "Entry", "->", "Name", "&&", "Mach", "!=", "Entry", "->", "Mach", ";", "++", "Entry", ")", ";"], "ground_truth": ["return", "Entry", "->", "Name", ";"], "File": "AMDGPUTargetStreamer31", "Func": "getMachName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46834, "Length": 27, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "OS", "<<", "", "<<", "KD", ".", "private_segment_fixed_size", "<<", "'\\n'", ";", "OS", "<<", "", "<<", "KD", ".", "kernarg_size", "<<", "'\\n'", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_USER_SGPR_COUNT", ")", ";", "if", "(", "!", "hasArchitectedFlatScratch", "(", "STI", ")", ")", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ")", ";", "if", "(", "!", "hasArchitectedFlatScratch", "(", "STI", ")", ")", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_ZE", ")", ";", "if", "(", "IVersion", ".", "Major", ">=", "", ")", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_WAVEFRONT_ZE32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "(", "hasArchitectedFlatScratch", "(", "STI", ")", "?", "", ":", "", ")", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_PRIVATE_SEGMENT", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_X", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_Y", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_Z", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_INFO", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_VGPR_WORKITEM_ID", ")", ";", "OS", "<<", "", "<<", "NextVGPR", "<<", "'\\n'", ";", "OS", "<<", "", "<<", "NextSGPR", "<<", "'\\n'", ";", "if", "(", "", "(", "STI", ")", ")", "OS", "<<", "", "<<", "(", "AMDHSA_BITS_GET", "(", "KD", ".", "compute_pgm_rsrc3", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC3_GFX90A_ACCUM_OFFSET", ")", "+", "", ")", "*", "", "<<", "'\\n'", ";", "if", "(", "!", "ReserveVCC", ")", "OS", "<<", "", "<<", "ReserveVCC", "<<", "'\\n'", ";", "if", "(", "IVersion", ".", "Major", ">=", "", "&&", "!", "ReserveFlatScr", "&&", "!", "hasArchitectedFlatScratch", "(", "STI", ")", ")", "OS", "<<", "", "<<", "ReserveFlatScr", "<<", "'\\n'", ";", "if", "(", "Optional", "<", "uint8_t", ">", "HsaAbiVer", "=", "getHsaAbiVersion", "(", "&", "STI", ")", ")", "{", "switch", "(", "*", "HsaAbiVer", ")", "{", "default", ":", "break", ";", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ":", "break", ";", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ":", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V4", ":", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V5", ":", "if", "(", "getTargetID", "(", ")", "->", "isXnackSupported", "(", ")", ")", "OS", "<<", "", "<<", "getTargetID", "(", ")", "->", "isXnackOnOrAny", "(", ")", "<<", "'\\n'", ";", "break", ";", "}", "}", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_16_64", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ")", ";"], "ground_truth": ["PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ")", ";"], "File": "AMDGPUTargetStreamer32", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46835, "Length": 512, "Cover_Rate": 0.6213592233009708} {"Template_token": ["", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX602", ":", "AK", "=", "GK_GFX602", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ":", "AK", "=", "GK_GFX700", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ":", "AK", "=", "GK_GFX701", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ":", "AK", "=", "GK_GFX702", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX705", ":", "AK", "=", "GK_GFX705", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX805", ":", "AK", "=", "GK_GFX805", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ":", "AK", "=", "GK_GFX900", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ":", "AK", "=", "GK_GFX902", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ":", "AK", "=", "GK_GFX904", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ":", "AK", "=", "GK_GFX906", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ":", "AK", "=", "GK_GFX908", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ":", "AK", "=", "GK_GFX909", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1010", ":", "AK", "=", "GK_GFX1010", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1011", ":", "AK", "=", "GK_GFX1011", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1012", ":", "AK", "=", "GK_GFX1012", ";", "break", ";"], "ground_truth": ["case", "ELF", "::", "EF__MACH_AMDGCN_GFX1030", ":", "AK", "=", "GK_GFX1030", ";", "break", ";"], "File": "AMDGPUTargetStreamer37", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46836, "Length": 242, "Cover_Rate": 0.47173489278752434} {"Template_token": ["", "StringRef", "TargetStreamer", "::", "getArchNameFromElfMach", "(", "unsigned", "ElfMach", ")", "{", "", "AK", ";", "switch", "(", "ElfMach", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__", ":", "AK", "=", "GK_", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__R630", ":", "AK", "=", "GK_R630", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RS880", ":", "AK", "=", "GK_RS880", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV670", ":", "AK", "=", "GK_RV670", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV710", ":", "AK", "=", "GK_RV710", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV730", ":", "AK", "=", "GK_RV730", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV770", ":", "AK", "=", "GK_RV770", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CEDAR", ":", "AK", "=", "GK_CEDAR", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ":", "AK", "=", "GK_CYPRESS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ":", "AK", "=", "GK_JUNIPER", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ":", "AK", "=", "GK_REDWOOD", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ":", "AK", "=", "GK_SUMO", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ":", "AK", "=", "GK_BARTS", ";", "break", ";"], "ground_truth": ["case", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ":", "AK", "=", "GK_CAICOS", ";", "break", ";"], "File": "AMDGPUTargetStreamer37", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46837, "Length": 178, "Cover_Rate": 0.3469785575048733} {"Template_token": ["", "case", "GK_GFX705", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX705", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ";", "case", "GK_GFX805", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX805", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ";", "case", "GK_GFX904", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ";", "case", "GK_GFX906", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ";", "case", "GK_GFX908", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ";", "case", "GK_GFX909", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ";", "case", "GK_GFX1010", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1010", ";", "case", "GK_GFX1011", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1011", ";", "case", "GK_GFX1012", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1012", ";", "case", "GK_GFX1030", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1030", ";", "case", "GK_GFX1031", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX1031", ";", "case", "GK_NONE", ":", "return", "ELF", "::", "EF__MACH_NONE", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUTargetStreamer37", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46838, "Length": 150, "Cover_Rate": 0.390625} {"Template_token": ["", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_ZE", ")", ";", "if", "(", "IVersion", ".", "Major", ">=", "", ")", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "kernel_code_properties", ",", "amdhsa", "::", "KERNEL_CODE_PROPERTY_ENABLE_WAVEFRONT_ZE32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_PRIVATE_SEGMENT", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_X", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_Y", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_Z", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_INFO", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_VGPR_WORKITEM_ID", ")", ";", "OS", "<<", "", "<<", "NextVGPR", "<<", "'\\n'", ";", "OS", "<<", "", "<<", "NextSGPR", "<<", "'\\n'", ";", "if", "(", "!", "ReserveVCC", ")", "OS", "<<", "", "<<", "ReserveVCC", "<<", "'\\n'", ";", "if", "(", "IVersion", ".", "Major", ">=", "", "&&", "!", "ReserveFlatScr", ")", "OS", "<<", "", "<<", "ReserveFlatScr", "<<", "'\\n'", ";", "if", "(", "IVersion", ".", "Major", ">=", "", "&&", "ReserveXNACK", "!=", "hasXNACK", "(", "STI", ")", ")", "OS", "<<", "", "<<", "ReserveXNACK", "<<", "'\\n'", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_ROUND_MODE_16_64", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_32", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ")", ";", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_IEEE_MODE", ")", ";", "if", "(", "IVersion", ".", "Major", ">=", "", ")", "PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FP16_OVFL", ")", ";", "if", "(", "IVersion", ".", "Major", ">=", "", ")", "{"], "ground_truth": ["PRINT_FIELD", "(", "OS", ",", "", ",", "KD", ",", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_WGP_MODE", ")", ";"], "File": "AMDGPUTargetStreamer38", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46839, "Length": 336, "Cover_Rate": 0.5067873303167421} {"Template_token": ["", "StringRef", "TargetStreamer", "::", "getArchNameFromElfMach", "(", "unsigned", "ElfMach", ")", "{", "", "AK", ";", "switch", "(", "ElfMach", ")", "{", "case", "ELF", "::", "EF_AMDGPU_MACH__", ":", "AK", "=", "GK_", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__R630", ":", "AK", "=", "GK_R630", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RS880", ":", "AK", "=", "GK_RS880", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV670", ":", "AK", "=", "GK_RV670", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV710", ":", "AK", "=", "GK_RV710", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV730", ":", "AK", "=", "GK_RV730", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__RV770", ":", "AK", "=", "GK_RV770", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CEDAR", ":", "AK", "=", "GK_CEDAR", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ":", "AK", "=", "GK_CYPRESS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ":", "AK", "=", "GK_JUNIPER", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ":", "AK", "=", "GK_REDWOOD", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ":", "AK", "=", "GK_SUMO", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ":", "AK", "=", "GK_BARTS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ":", "AK", "=", "GK_CAICOS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ":", "AK", "=", "GK_CAYMAN", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ":", "AK", "=", "GK_TURKS", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ":", "AK", "=", "GK_GFX600", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ":", "AK", "=", "GK_GFX601", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ":", "AK", "=", "GK_GFX700", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ":", "AK", "=", "GK_GFX701", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ":", "AK", "=", "GK_GFX702", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";"], "ground_truth": ["case", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";"], "File": "AMDGPUTargetStreamer3", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46840, "Length": 314, "Cover_Rate": 0.6962305986696231} {"Template_token": ["", "EFlags", "&=", "~", "ELF", "::", "EF__MACH", ";", "EFlags", "|=", "getElfMach", "(", "STI", ".", "getCPU", "(", ")", ")", ";", "EFlags", "&=", "~", "ELF", "::", "EF__XNACK", ";"], "ground_truth": ["if", "(", "", "(", "STI", ")", ")", "EFlags", "|=", "ELF", "::", "EF__XNACK", ";"], "File": "AMDGPUTargetStreamer41", "Func": "AMDGPUTargetELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46841, "Length": 38, "Cover_Rate": 0.40860215053763443} {"Template_token": ["", "case", "GK_", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__", ";", "case", "GK_R630", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__R630", ";", "case", "GK_RS880", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RS880", ";", "case", "GK_RV670", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV670", ";", "case", "GK_RV710", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV710", ";", "case", "GK_RV730", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV730", ";", "case", "GK_RV770", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV770", ";", "case", "GK_CEDAR", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CEDAR", ";", "case", "GK_CYPRESS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ";", "case", "GK_JUNIPER", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ";", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ";"], "ground_truth": ["case", "GK_GFX904", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ";"], "File": "AMDGPUTargetStreamer41", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46842, "Length": 240, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "case", "GK_CYPRESS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ";", "case", "GK_JUNIPER", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ";", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ";", "case", "GK_GFX904", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ";", "case", "GK_GFX906", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ";", "case", "GK_NONE", ":", "return", "ELF", "::", "EF__MACH_NONE", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer41", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46843, "Length": 199, "Cover_Rate": 0.6546052631578947} {"Template_token": ["", "return", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "GPU", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__R630", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__RS880", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__RV670", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__RV710", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__RV730", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__RV770", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__CEDAR", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ")", ".", "Case", "(", "", ",", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ")", ".", "Default", "(", "ELF", "::", "EF__MACH_NONE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer9", "Func": "getMACH", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46844, "Length": 433, "Cover_Rate": 0.9774266365688488} {"Template_token": ["", "TargetAsmStreamer", "::", "TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ")", ":", "TargetStreamer", "(", "S", ")", ",", "OS", "(", "OS", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer", "Func": "AMDGPUTargetAsmStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46846, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "TargetAsmStreamer", "::", "TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ")", ":", "TargetStreamer", "(", "S", ")", ",", "OS", "(", "OS", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer", "Func": "AMDGPUTargetAsmStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46847, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "EFlags", "&=", "~", "ELF", "::", "EF__MACH", ";", "EFlags", "|=", "getElfMach", "(", "STI", ".", "getCPU", "(", ")", ")", ";", "EFlags", "&=", "~", "ELF", "::", "EF__XNACK", ";", "if", "(", "", "(", "STI", ")", ")", "EFlags", "|=", "ELF", "::", "EF__XNACK", ";", "EFlags", "&=", "~", "ELF", "::", "EF__SRAM_ECC", ";", "if", "(", "", "(", "STI", ")", ")", "EFlags", "|=", "ELF", "::", "EF__SRAM_ECC", ";", "MCA", ".", "setELFHeaderEFlags", "(", "EFlags", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer", "Func": "AMDGPUTargetELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46848, "Length": 75, "Cover_Rate": 0.5859375} {"Template_token": ["", "TargetELFStreamer", "::", "TargetELFStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "TargetStreamer", "(", "S", ")", ",", "Streamer", "(", "S", ")", ",", "Os", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "EFlags", "&=", "~", "ELF", "::", "EF__MACH", ";", "EFlags", "|=", "getElfMach", "(", "STI", ".", "getCPU", "(", ")", ")", ";", "EFlags", "&=", "~", "ELF", "::", "EF__XNACK", ";", "if", "(", "", "(", "STI", ")", ")", "EFlags", "|=", "ELF", "::", "EF__XNACK", ";", "EFlags", "&=", "~", "ELF", "::", "EF__SRAM_ECC", ";"], "ground_truth": ["if", "(", "", "(", "STI", ")", ")", "EFlags", "|=", "ELF", "::", "EF__SRAM_ECC", ";"], "File": "AMDGPUTargetStreamer", "Func": "AMDGPUTargetELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46849, "Length": 116, "Cover_Rate": 0.90625} {"Template_token": ["", "assert", "(", "isPowerOf2_32", "(", "Align", ")", ")", ";", "MCSymbolELF", "*", "SymbolELF", "=", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", ";", "SymbolELF", "->", "setType", "(", "ELF", "::", "STT_OBJECT", ")", ";", "if", "(", "!", "SymbolELF", "->", "isBindingSet", "(", ")", ")", "{"], "ground_truth": ["SymbolELF", "->", "setBinding", "(", "ELF", "::", "STB_GLOBAL", ")", ";"], "File": "AMDGPUTargetStreamer", "Func": "emitAMDGPULDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46850, "Length": 48, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitAmdhsaKernelDescriptor", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "StringRef", "KernelName", ",", "const", "amdhsa", "::", "kernel_descriptor_t", "&", "KernelDescriptor", ",", "uint64_t", "NextVGPR", ",", "uint64_t", "NextSGPR", ",", "bool", "ReserveVCC", ",", "bool", "ReserveFlatScr", ",", "bool", "ReserveXNACK", ")", "{", "auto", "&", "Streamer", "=", "getStreamer", "(", ")", ";", "auto", "&", "Context", "=", "Streamer", ".", "getContext", "(", ")", ";", "MCSymbolELF", "*", "KernelCodeSymbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "Context", ".", "getOrCreateSymbol", "(", "Twine", "(", "KernelName", ")", ")", ")", ";", "MCSymbolELF", "*", "KernelDescriptorSymbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "Context", ".", "getOrCreateSymbol", "(", "Twine", "(", "KernelName", ")", "+", "Twine", "(", "", ")", ")", ")", ";"], "ground_truth": ["KernelDescriptorSymbol", "->", "setBinding", "(", "KernelCodeSymbol", "->", "getBinding", "(", ")", ")", ";"], "File": "AMDGPUTargetStreamer", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46852, "Length": 110, "Cover_Rate": 0.3503184713375796} {"Template_token": ["", "KernelDescriptorSymbol", "->", "setOther", "(", "KernelCodeSymbol", "->", "getOther", "(", ")", ")", ";", "KernelDescriptorSymbol", "->", "setVisibility", "(", "KernelCodeSymbol", "->", "getVisibility", "(", ")", ")", ";", "KernelDescriptorSymbol", "->", "setType", "(", "ELF", "::", "STT_OBJECT", ")", ";", "KernelDescriptorSymbol", "->", "setSize", "(", "MCConstantExpr", "::", "create", "(", "sizeof", "(", "KernelDescriptor", ")", ",", "Context", ")", ")", ";", "if", "(", "KernelCodeSymbol", "->", "getVisibility", "(", ")", "==", "ELF", "::", "STV_DEFAULT", ")", "KernelCodeSymbol", "->", "setVisibility", "(", "ELF", "::", "STV_PROTECTED", ")", ";", "Streamer", ".", "emitLabel", "(", "KernelDescriptorSymbol", ")", ";", "Streamer", ".", "emitBytes", "(", "StringRef", "(", "(", "const", "char", "*", ")", "&", "(", "KernelDescriptor", ")", ",", "offsetof", "(", "amdhsa", "::", "kernel_descriptor_t", ",", "kernel_code_entry_byte_offset", ")", ")", ")", ";", "Streamer", ".", "emitValue", "(", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "KernelCodeSymbol", ",", "MCSymbolRefExpr", "::", "VK__REL64", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "KernelDescriptorSymbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Context", ")", ",", "Context", ")", ",", "sizeof", "(", "KernelDescriptor", ".", "kernel_code_entry_byte_offset", ")", ")", ";", "Streamer", ".", "emitBytes", "(", "StringRef", "(", "(", "const", "char", "*", ")", "&", "(", "KernelDescriptor", ")", "+", "offsetof", "(", "amdhsa", "::", "kernel_descriptor_t", ",", "kernel_code_entry_byte_offset", ")", "+", "sizeof", "(", "KernelDescriptor", ".", "kernel_code_entry_byte_offset", ")", ",", "sizeof", "(", "KernelDescriptor", ")", "-", "offsetof", "(", "amdhsa", "::", "kernel_descriptor_t", ",", "kernel_code_entry_byte_offset", ")", "-", "sizeof", "(", "KernelDescriptor", ".", "kernel_code_entry_byte_offset", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer", "Func": "EmitAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46853, "Length": 204, "Cover_Rate": 0.6496815286624203} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitAMDKernelCodeT", "(", "const", "amd_kernel_code_t", "&", "Header", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";"], "ground_truth": ["OS", ".", "PushSection", "(", ")", ";"], "File": "AMDGPUTargetStreamer", "Func": "EmitAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46854, "Length": 25, "Cover_Rate": 0.4716981132075472} {"Template_token": ["", "OS", ".", "PushSection", "(", ")", ";", "OS", ".", "emitBytes", "(", "StringRef", "(", "(", "const", "char", "*", ")", "&", "Header", ",", "sizeof", "(", "Header", ")", ")", ")", ";", "OS", ".", "PopSection", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer", "Func": "EmitAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46855, "Length": 34, "Cover_Rate": 0.6415094339622641} {"Template_token": ["", "const", "uint32_t", "Encoded_s_code_end", "=", "", ";", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "OS", ".", "PushSection", "(", ")", ";", "OS", ".", "emitValueToAlignment", "(", "", ",", "Encoded_s_code_end", ",", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "++", "I", ")", "OS", ".", "emitInt32", "(", "Encoded_s_code_end", ")", ";", "OS", ".", "PopSection", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer", "Func": "EmitCodeEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46856, "Length": 62, "Cover_Rate": 0.8985507246376812} {"Template_token": ["", "bool", "TargetELFStreamer", "::", "EmitCodeEnd", "(", ")", "{", "const", "uint32_t", "Encoded_s_code_end", "=", "", ";", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "OS", ".", "PushSection", "(", ")", ";", "OS", ".", "emitValueToAlignment", "(", "", ",", "Encoded_s_code_end", ",", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ";", "I", "<", "", ";", "++", "I", ")", "OS", ".", "emitInt32", "(", "Encoded_s_code_end", ")", ";"], "File": "AMDGPUTargetStreamer", "Func": "EmitCodeEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46857, "Length": 59, "Cover_Rate": 0.855072463768116} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitDirectiveAMDGCNTarget", "(", "StringRef", "Target", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer", "Func": "EmitDirectiveAMDGCNTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46858, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetELFStreamer", "::", "EmitDirectiveAMDGCNTarget", "(", "StringRef", "Target", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer", "Func": "EmitDirectiveAMDGCNTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46859, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "MCConstantExpr", "::", "create", "(", "", ",", "getContext", "(", ")", ")", ",", "ElfNote", "::", "NT_AMDGPU_HSA_CODE_OBJECT_VERON", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{"], "ground_truth": ["OS", ".", "emitInt32", "(", "Major", ")", ";"], "File": "AMDGPUTargetStreamer", "Func": "EmitDirectiveHSACodeObjectVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46860, "Length": 37, "Cover_Rate": 0.6166666666666667} {"Template_token": ["", "bool", "TargetELFStreamer", "::", "EmitHSAMetadata", "(", "const", "", "::", "Metadata", "&", "HSAMetadata", ")", "{", "std", "::", "string", "HSAMetadataString", ";", "if", "(", "HSAMD", "::", "toString", "(", "HSAMetadata", ",", "HSAMetadataString", ")", ")", "return", "false", ";", "auto", "&", "Context", "=", "getContext", "(", ")", ";", "auto", "*", "DescBegin", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescEnd", "=", "Context", ".", "createTempSymbol", "(", ")", ";"], "ground_truth": ["auto", "*", "DescSZ", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DescEnd", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "DescBegin", ",", "Context", ")", ",", "Context", ")", ";"], "File": "AMDGPUTargetStreamer", "Func": "EmitHSAMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46861, "Length": 89, "Cover_Rate": 0.6357142857142857} {"Template_token": ["", "bool", "TargetStreamer", "::", "EmitHSAMetadataV2", "(", "StringRef", "HSAMetadataString", ")", "{", "HSAMD", "::", "Metadata", "HSAMetadata", ";", "if", "(", "HSAMD", "::", "fromString", "(", "std", "::", "string", "(", "HSAMetadataString", ")", ",", "HSAMetadata", ")", ")", "return", "false", ";", "return", "EmitHSAMetadata", "(", "HSAMetadata", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer", "Func": "EmitHSAMetadataV2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46862, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "*", "DescBegin", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescEnd", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "auto", "*", "DescSZ", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DescEnd", ",", "Context", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "DescBegin", ",", "Context", ")", ",", "Context", ")", ";", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "DescSZ", ",", "ELF", "::", "NT_AMD__ISA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{"], "ground_truth": ["OS", ".", "emitLabel", "(", "DescBegin", ")", ";"], "File": "AMDGPUTargetStreamer", "Func": "EmitISAVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46864, "Length": 77, "Cover_Rate": 0.6695652173913044} {"Template_token": ["", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "auto", "&", "Context", "=", "S", ".", "getContext", "(", ")", ";", "auto", "NameSZ", "=", "Name", ".", "size", "(", ")", "+", "", ";", "unsigned", "NoteFlags", "=", "", ";", "if", "(", "Os", "==", "Triple", "::", "AMDHSA", ")", "NoteFlags", "=", "ELF", "::", "SHF_ALLOC", ";", "S", ".", "PushSection", "(", ")", ";", "S", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "ElfNote", "::", "SectionName", ",", "ELF", "::", "SHT_NOTE", ",", "NoteFlags", ")", ")", ";", "S", ".", "emitInt32", "(", "NameSZ", ")", ";", "S", ".", "emitValue", "(", "DescSZ", ",", "", ")", ";", "S", ".", "emitInt32", "(", "NoteType", ")", ";", "S", ".", "emitBytes", "(", "Name", ")", ";"], "ground_truth": ["S", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";"], "File": "AMDGPUTargetStreamer", "Func": "EmitNote", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46865, "Length": 117, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "auto", "&", "Context", "=", "S", ".", "getContext", "(", ")", ";", "auto", "NameSZ", "=", "Name", ".", "size", "(", ")", "+", "", ";", "unsigned", "NoteFlags", "=", "", ";", "if", "(", "Os", "==", "Triple", "::", "AMDHSA", ")", "NoteFlags", "=", "ELF", "::", "SHF_ALLOC", ";", "S", ".", "PushSection", "(", ")", ";", "S", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "ElfNote", "::", "SectionName", ",", "ELF", "::", "SHT_NOTE", ",", "NoteFlags", ")", ")", ";"], "ground_truth": ["S", ".", "emitInt32", "(", "NameSZ", ")", ";"], "File": "AMDGPUTargetStreamer", "Func": "EmitNote", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46866, "Length": 81, "Cover_Rate": 0.47928994082840237} {"Template_token": ["", "getPALMetadata", "(", ")", "->", "toBlob", "(", "Type", ",", "Blob", ")", ";", "if", "(", "Blob", ".", "empty", "(", ")", ")", "return", ";", "EmitNote", "(", "Vendor", ",", "MCConstantExpr", "::", "create", "(", "Blob", ".", "size", "(", ")", ",", "getContext", "(", ")", ")", ",", "Type", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "emitBytes", "(", "Blob", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer", "Func": "finish", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46867, "Length": 62, "Cover_Rate": 0.6326530612244898} {"Template_token": ["", "if", "(", "Blob", ".", "empty", "(", ")", ")", "return", ";"], "ground_truth": ["EmitNote", "(", "Vendor", ",", "MCConstantExpr", "::", "create", "(", "Blob", ".", "size", "(", ")", ",", "getContext", "(", ")", ")", ",", "Type", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "emitBytes", "(", "Blob", ")", ";", "}", ")", ";"], "File": "AMDGPUTargetStreamer", "Func": "finish", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46868, "Length": 50, "Cover_Rate": 0.5102040816326531} {"Template_token": ["", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ":", "AK", "=", "GK_GFX900", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ":", "AK", "=", "GK_GFX902", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ":", "AK", "=", "GK_GFX904", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ":", "AK", "=", "GK_GFX906", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ":", "AK", "=", "GK_GFX908", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ":", "AK", "=", "GK_GFX909", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1010", ":", "AK", "=", "GK_GFX1010", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX1011", ":", "AK", "=", "GK_GFX1011", ";", "break", ";"], "ground_truth": ["case", "ELF", "::", "EF__MACH_AMDGCN_GFX1012", ":", "AK", "=", "GK_GFX1012", ";", "break", ";"], "File": "AMDGPUTargetStreamer", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46869, "Length": 165, "Cover_Rate": 0.35181236673773986} {"Template_token": ["", "case", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ":", "AK", "=", "GK_BARTS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ":", "AK", "=", "GK_CAICOS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ":", "AK", "=", "GK_CAYMAN", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ":", "AK", "=", "GK_TURKS", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ":", "AK", "=", "GK_GFX600", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ":", "AK", "=", "GK_GFX601", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ":", "AK", "=", "GK_GFX700", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ":", "AK", "=", "GK_GFX701", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ":", "AK", "=", "GK_GFX702", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ":", "AK", "=", "GK_GFX900", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ":", "AK", "=", "GK_GFX902", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ":", "AK", "=", "GK_GFX904", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ":", "AK", "=", "GK_GFX906", ";", "break", ";", "case", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ":", "AK", "=", "GK_GFX908", ";", "break", ";"], "ground_truth": ["case", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ":", "AK", "=", "GK_GFX909", ";", "break", ";"], "File": "AMDGPUTargetStreamer", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46870, "Length": 231, "Cover_Rate": 0.4925373134328358} {"Template_token": ["", "case", "GK_RV730", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV730", ";", "case", "GK_RV770", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__RV770", ";", "case", "GK_CEDAR", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CEDAR", ";", "case", "GK_CYPRESS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CYPRESS", ";", "case", "GK_JUNIPER", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__JUNIPER", ";", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH__TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX601", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX704", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX803", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX902", ";", "case", "GK_GFX904", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX904", ";", "case", "GK_GFX906", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX906", ";", "case", "GK_GFX908", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX908", ";"], "ground_truth": ["case", "GK_GFX909", ":", "return", "ELF", "::", "EF__MACH_AMDGCN_GFX909", ";"], "File": "AMDGPUTargetStreamer", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46871, "Length": 224, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "PtrArg", "=", "getUnderlyingObject", "(", "PtrArg", ")", ";", "if", "(", "const", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "PtrArg", ")", ")", "{", "if", "(", "!", "AI", "->", "isStaticAlloca", "(", ")", "||", "!", "AIVisited", ".", "insert", "(", "AI", ")", ".", "second", ")", "continue", ";", "AllocaSize", "+=", "DL", ".", "getTypeAllocSize", "(", "AI", "->", "getAllocatedType", "(", ")", ")", ";", "if", "(", "AllocaSize", ">", "ArgAllocaCutoff", ")", "{"], "ground_truth": ["AllocaSize", "=", "", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "adjustInliningThreshold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46874, "Length": 68, "Cover_Rate": 0.40236686390532544} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "IsGraphicsShader", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46875, "Length": 61, "Cover_Rate": 0.9682539682539683} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "IsGraphicsShader", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46876, "Length": 61, "Cover_Rate": 0.9682539682539683} {"Template_token": ["", "const", "FeatureBitset", "&", "CalleeBits", "=", "CalleeST", "->", "getFeatureBits", "(", ")", ";", "FeatureBitset", "RealCallerBits", "=", "CallerBits", "&", "~", "InlineFeatureIgnoreList", ";", "FeatureBitset", "RealCalleeBits", "=", "CalleeBits", "&", "~", "InlineFeatureIgnoreList", ";", "if", "(", "(", "RealCallerBits", "&", "RealCalleeBits", ")", "!=", "RealCalleeBits", ")", "return", "false", ";", "", "CallerMode", "(", "*", "Caller", ")", ";", "", "CalleeMode", "(", "*", "Callee", ")", ";", "if", "(", "!", "CallerMode", ".", "isInlineCompatible", "(", "CalleeMode", ")", ")", "return", "false", ";", "if", "(", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "AlwaysInline", ")", "||", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ")", "return", "true", ";", "if", "(", "InlineMaxBB", ")", "{", "if", "(", "Callee", "->", "size", "(", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["size_t", "BBSize", "=", "Caller", "->", "size", "(", ")", "+", "Callee", "->", "size", "(", ")", "-", "", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "areInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46877, "Length": 125, "Cover_Rate": 0.5630630630630631} {"Template_token": ["", "const", "FeatureBitset", "&", "CallerBits", "=", "CallerST", "->", "getFeatureBits", "(", ")", ";", "const", "FeatureBitset", "&", "CalleeBits", "=", "CalleeST", "->", "getFeatureBits", "(", ")", ";", "FeatureBitset", "RealCallerBits", "=", "CallerBits", "&", "~", "InlineFeatureIgnoreList", ";", "FeatureBitset", "RealCalleeBits", "=", "CalleeBits", "&", "~", "InlineFeatureIgnoreList", ";", "if", "(", "(", "RealCallerBits", "&", "RealCalleeBits", ")", "!=", "RealCalleeBits", ")", "return", "false", ";", "", "CallerMode", "(", "*", "Caller", ")", ";", "", "CalleeMode", "(", "*", "Callee", ")", ";", "if", "(", "!", "CallerMode", ".", "isInlineCompatible", "(", "CalleeMode", ")", ")", "return", "false", ";", "if", "(", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "AlwaysInline", ")", "||", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ")", "return", "true", ";", "if", "(", "InlineMaxBB", ")", "{", "if", "(", "Callee", "->", "size", "(", ")", "==", "", ")", "return", "true", ";", "size_t", "BBSize", "=", "Caller", "->", "size", "(", ")", "+", "Callee", "->", "size", "(", ")", "-", "", ";", "return", "BBSize", "<=", "InlineMaxBB", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "areInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46878, "Length": 146, "Cover_Rate": 0.6576576576576577} {"Template_token": ["", "bool", "GCNTTIImpl", "::", "collectFlatAddressOperands", "(", "SmallVectorImpl", "<", "int", ">", "&", "OpIndexes", ",", "", "IID", ")", "const", "{", "switch", "(", "IID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "OpIndexes", ".", "push_back", "(", "", ")", ";", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "collectFlatAddressOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46879, "Length": 55, "Cover_Rate": 0.7236842105263158} {"Template_token": ["", "static", "bool", "dependsOnLocalPhi", "(", "const", "Loop", "*", "L", ",", "const", "Value", "*", "Cond", ",", "unsigned", "Depth", "=", "", ")", "{", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Cond", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "for", "(", "const", "Value", "*", "V", ":", "I", "->", "operand_values", "(", ")", ")", "{", "if", "(", "!", "L", "->", "contains", "(", "I", ")", ")", "continue", ";", "if", "(", "const", "PHINode", "*", "PHI", "=", "dyn_cast", "<", "PHINode", ">", "(", "V", ")", ")", "{", "if", "(", "llvm", "::", "none_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "PHI", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "PHI", ")", ";", "}", ")", ")", "return", "true", ";", "}", "else", "if", "(", "Depth", "<", "", "&&", "dependsOnLocalPhi", "(", "L", ",", "V", ",", "Depth", "+", "", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "dependsOnLocalPhi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46880, "Length": 142, "Cover_Rate": 0.9726027397260274} {"Template_token": ["", "inline", "int", "get64BitInstrCost", "(", ")", "const", "{"], "ground_truth": ["return", "ST", "->", "hasHalfRate64Ops", "(", ")", "?", "getHalfRateInstrCost", "(", ")", ":", "getQuarterRateInstrCost", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "get64BitInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46882, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "Ty", ",", "FMF", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "getFullRateInstrCost", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getArithmeticReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46885, "Length": 71, "Cover_Rate": 0.5966386554621849} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "Ty", ",", "FMF", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "return", "LT", ".", "first", "*", "getFullRateInstrCost", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getArithmeticReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46886, "Length": 60, "Cover_Rate": 0.5042016806722689} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "Br", ":", "{", "auto", "BI", "=", "dyn_cast_or_null", "<", "BranchInst", ">", "(", "I", ")", ";", "if", "(", "BI", "&&", "BI", "->", "isUnconditional", "(", ")", ")", "return", "SCost", "?", "", ":", "", ";", "return", "CBrCost", ";", "}", "case", "Instruction", "::", "Switch", ":", "{", "auto", "", "=", "dyn_cast_or_null", "<", "SwitchInst", ">", "(", "I", ")", ";", "return", "(", "", "?", "(", "", "->", "getNumCases", "(", ")", "+", "", ")", ":", "", ")", "*", "(", "CBrCost", "+", "", ")", ";", "}", "case", "Instruction", "::", "Ret", ":", "return", "SCost", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getCFInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46887, "Length": 97, "Cover_Rate": 0.5511363636363636} {"Template_token": ["", "unsigned", "getFlatAddressSpace", "(", ")", "const", "{", "if", "(", "IsGraphicsShader", ")", "return", "-", "", ";"], "ground_truth": ["return", "ST", "->", "hasFlatAddressSpace", "(", ")", "?", "ST", "->", "getAS", "(", ")", ".", "FLAT_ADDRESS", ":", "ST", "->", "getAS", "(", ")", ".", "UNKNOWN_ADDRESS_SPACE", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46888, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "unsigned", "getFlatAddressSpace", "(", ")", "const", "{", "if", "(", "IsGraphicsShader", ")", "return", "-", "", ";", "return", "ST", "->", "hasFlatAddressSpace", "(", ")", "?", "ST", "->", "getAS", "(", ")", ".", "FLAT_ADDRESS", ":", "ST", "->", "getAS", "(", ")", ".", "UNKNOWN_ADDRESS_SPACE", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46889, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "int", "getFullRateInstrCost", "(", ")", "{"], "ground_truth": ["return", "TargetTransformInfo", "::", "TCC_Basic", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getFullRateInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46890, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "TargetTransformInfo", "::", "TCC_Basic", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getFullRateInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46891, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "static", "inline", "int", "getHalfRateInstrCost", "(", ")", "{", "return", "", "*", "TargetTransformInfo", "::", "TCC_Basic", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getHalfRateInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46892, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "InstructionCost", "GCNTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "ICA", ".", "getID", "(", ")", "==", "", ")", "return", "", ";", "if", "(", "!", "intrinsicHasPackedVectorBenefit", "(", "ICA", ".", "getID", "(", ")", ")", ")", "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";", "Type", "*", "RetTy", "=", "ICA", ".", "getReturnType", "(", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "", ";", "", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", "CostKind", ")", ";", "if", "(", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "||", "(", "ST", "->", "hasPackedFP32Ops", "(", ")", "&&", "SLT", "==", "", ")", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "unsigned", "InstRate", "=", "getQuarterRateInstrCost", "(", "CostKind", ")", ";", "switch", "(", "ICA", ".", "getID", "(", ")", ")", "{", "case", "", ":"], "ground_truth": ["InstRate", "=", "ST", "->", "hasFastFMAF32", "(", ")", "?", "getHalfRateInstrCost", "(", "CostKind", ")", ":", "getQuarterRateInstrCost", "(", "CostKind", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getIntrinsicInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46894, "Length": 206, "Cover_Rate": 0.6936026936026936} {"Template_token": ["", "if", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46895, "Length": 20, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "return", "", ";", "}", "if", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46896, "Length": 24, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "unsigned", "GCNTTIImpl", "::", "getLoadVectorFactor", "(", "unsigned", "VF", ",", "unsigned", "LoadSize", ",", "unsigned", "ChainSizeInBytes", ",", "VectorType", "*", "VecTy", ")", "const", "{", "unsigned", "VecRegBitWidth", "=", "VF", "*", "LoadSize", ";", "if", "(", "VecRegBitWidth", ">", "", "&&", "VecTy", "->", "getScalarSizeInBits", "(", ")", "<", "", ")", "return", "", "/", "LoadSize", ";", "return", "VF", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getLoadVectorFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46897, "Length": 50, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "GCNTTIImpl", "::", "getMaximumVF", "(", "unsigned", "ElemWidth", ",", "unsigned", "Opcode", ")", "const", "{", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "||", "Opcode", "==", "Instruction", "::", "Store", ")", "return", "", "*", "", "/", "ElemWidth", ";"], "ground_truth": ["return", "(", "ElemWidth", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "?", "", ":", "(", "ElemWidth", "==", "", "&&", "ST", "->", "hasPackedFP32Ops", "(", ")", ")", "?", "", ":", "", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getMaximumVF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46899, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "||", "Opcode", "==", "Instruction", "::", "Store", ")", "return", "", "*", "", "/", "ElemWidth", ";"], "ground_truth": ["return", "(", "ElemWidth", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "?", "", ":", "(", "ElemWidth", "==", "", "&&", "ST", "->", "hasPackedFP32Ops", "(", ")", ")", "?", "", ":", "", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getMaximumVF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46900, "Length": 52, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "unsigned", "GCNTTIImpl", "::", "getMaxInterleaveFactor", "(", "unsigned", "VF", ")", "{"], "ground_truth": ["if", "(", "VF", "==", "", ")", "return", "", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getMaxInterleaveFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46901, "Length": 18, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "if", "(", "AtomicElementSize", ")", "return", "Type", "::", "getIntNTy", "(", "Context", ",", "*", "AtomicElementSize", "*", "", ")", ";", "unsigned", "MinAlign", "=", "std", "::", "min", "(", "SrcAlign", ",", "DestAlign", ")", ";", "if", "(", "MinAlign", "==", "", ")", "return", "Type", "::", "getInt16Ty", "(", "Context", ")", ";", "if", "(", "SrcAddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "SrcAddrSpace", "==", "AS", "::", "REGION_ADDRESS", "||", "DestAddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "return", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Context", ")", ",", "", ")", ";", "}"], "ground_truth": ["return", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Context", ")", ",", "", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getMemcpyLoopLoweringType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46902, "Length": 101, "Cover_Rate": 0.7426470588235294} {"Template_token": ["", "Type", "*", "I64Ty", "=", "Type", "::", "getInt64Ty", "(", "Context", ")", ";", "while", "(", "RemainingBytes", ">=", "", ")", "{", "OpsOut", ".", "push_back", "(", "I64Ty", ")", ";", "RemainingBytes", "-=", "", ";", "}", "Type", "*", "I32Ty", "=", "Type", "::", "getInt32Ty", "(", "Context", ")", ";", "while", "(", "RemainingBytes", ">=", "", ")", "{", "OpsOut", ".", "push_back", "(", "I32Ty", ")", ";", "RemainingBytes", "-=", "", ";", "}", "}", "Type", "*", "I16Ty", "=", "Type", "::", "getInt16Ty", "(", "Context", ")", ";", "while", "(", "RemainingBytes", ">=", "", ")", "{", "OpsOut", ".", "push_back", "(", "I16Ty", ")", ";", "RemainingBytes", "-=", "", ";", "}", "Type", "*", "I8Ty", "=", "Type", "::", "getInt8Ty", "(", "Context", ")", ";", "while", "(", "RemainingBytes", ")", "{"], "ground_truth": ["OpsOut", ".", "push_back", "(", "I8Ty", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getMemcpyLoopResidualLoweringType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46903, "Length": 114, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "InstructionCost", "GCNTTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "*", "Ty", ",", "VectorType", "*", "CondTy", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";"], "ground_truth": ["if", "(", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getMinMaxReductionCost", "(", "Ty", ",", "CondTy", ",", "IsUnsigned", ",", "CostKind", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getMinMaxReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46904, "Length": 65, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";"], "ground_truth": ["if", "(", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getMinMaxReductionCost", "(", "Ty", ",", "CondTy", ",", "IsUnsigned", ",", "CostKind", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getMinMaxReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46905, "Length": 43, "Cover_Rate": 0.45263157894736844} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getMinVectorRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46906, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "GCNTTIImpl", "::", "getNumberOfRegisters", "(", "unsigned", "RCID", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46908, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "void", "GCNTTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "CommonTTI", ".", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getPeelingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46910, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "void", "GCNTTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{"], "ground_truth": ["CommonTTI", ".", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getPeelingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46911, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "TTI", "::", "PopcntSupportKind", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "{"], "ground_truth": ["assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getPopcntSupport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46913, "Length": 19, "Cover_Rate": 0.76} {"Template_token": ["", "return", "", "*", "TargetTransformInfo", "::", "TCC_Basic", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getQuarterRateInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46915, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "case", "TargetTransformInfo", "::", "RGK_FixedWidthVector", ":", "return", "TypeSize", "::", "getFixed", "(", "ST", "->", "hasPackedFP32Ops", "(", ")", "?", "", ":", "", ")", ";", "case", "TargetTransformInfo", "::", "RGK_ScalableVector", ":", "return", "TypeSize", "::", "getScalable", "(", "", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46916, "Length": 41, "Cover_Rate": 0.5774647887323944} {"Template_token": ["", "return", "TypeSize", "::", "getFixed", "(", "", ")", ";", "case", "TargetTransformInfo", "::", "RGK_FixedWidthVector", ":", "return", "TypeSize", "::", "getFixed", "(", "ST", "->", "hasPackedFP32Ops", "(", ")", "?", "", ":", "", ")", ";", "case", "TargetTransformInfo", "::", "RGK_ScalableVector", ":", "return", "TypeSize", "::", "getScalable", "(", "", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46917, "Length": 49, "Cover_Rate": 0.6901408450704225} {"Template_token": ["", "unsigned", "GCNTTIImpl", "::", "getStoreVectorFactor", "(", "unsigned", "VF", ",", "unsigned", "StoreSize", ",", "unsigned", "ChainSizeInBytes", ",", "VectorType", "*", "VecTy", ")", "const", "{", "unsigned", "VecRegBitWidth", "=", "VF", "*", "StoreSize", ";", "if", "(", "VecRegBitWidth", ">", "", ")", "return", "", "/", "StoreSize", ";", "return", "VF", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getStoreVectorFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46918, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "GCNTTIImpl", "::", "getStoreVectorFactor", "(", "unsigned", "VF", ",", "unsigned", "StoreSize", ",", "unsigned", "ChainSizeInBytes", ",", "VectorType", "*", "VecTy", ")", "const", "{"], "ground_truth": ["unsigned", "VecRegBitWidth", "=", "VF", "*", "StoreSize", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getStoreVectorFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46919, "Length": 27, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "auto", "*", "Ordering", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "", ")", ")", ";", "auto", "*", "Volatile", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "", ")", ")", ";", "if", "(", "!", "Ordering", "||", "!", "Volatile", ")", "return", "false", ";", "unsigned", "OrderingVal", "=", "Ordering", "->", "getZExtValue", "(", ")", ";", "if", "(", "OrderingVal", ">", "static_cast", "<", "unsigned", ">", "(", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ")", "return", "false", ";", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "", ")", ";", "Info", ".", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrderingVal", ")", ";", "Info", ".", "ReadMem", "=", "true", ";", "Info", ".", "WriteMem", "=", "true", ";", "Info", ".", "IsVolatile", "=", "!", "Volatile", "->", "isZero", "(", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46920, "Length": 147, "Cover_Rate": 0.7819148936170213} {"Template_token": ["", "auto", "*", "Ordering", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "", ")", ")", ";", "auto", "*", "Volatile", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "", ")", ")", ";", "if", "(", "!", "Ordering", "||", "!", "Volatile", ")", "return", "false", ";", "unsigned", "OrderingVal", "=", "Ordering", "->", "getZExtValue", "(", ")", ";", "if", "(", "OrderingVal", ">", "static_cast", "<", "unsigned", ">", "(", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ")", "return", "false", ";", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "", ")", ";", "Info", ".", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrderingVal", ")", ";", "Info", ".", "ReadMem", "=", "true", ";", "Info", ".", "WriteMem", "=", "true", ";", "Info", ".", "IsVolatile", "=", "!", "Volatile", "->", "isZero", "(", ")", ";", "return", "true", ";", "}", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46921, "Length": 126, "Cover_Rate": 0.6702127659574468} {"Template_token": ["", "void", "GCNTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "*", "ORE", ")", "{"], "ground_truth": ["CommonTTI", ".", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ",", "ORE", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46923, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "ExtractElement", ":", "case", "Instruction", "::", "InsertElement", ":", "{", "unsigned", "EltSize", "=", "DL", ".", "getTypeSizeInBits", "(", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "EltSize", "<", "", ")", "{", "if", "(", "EltSize", "==", "", "&&", "Index", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "return", "", ";", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";", "}", "return", "Index", "==", "~", "", "?", "", ":", "", ";", "}", "default", ":"], "ground_truth": ["return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getVectorInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46924, "Length": 100, "Cover_Rate": 0.847457627118644} {"Template_token": ["", "unsigned", "EltSize", "=", "DL", ".", "getTypeSizeInBits", "(", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "EltSize", "<", "", ")", "{", "if", "(", "EltSize", "==", "", "&&", "Index", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "return", "", ";", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";", "}", "return", "Index", "==", "~", "", "?", "", ":", "", ";", "}"], "ground_truth": ["default", ":"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getVectorInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46925, "Length": 72, "Cover_Rate": 0.6101694915254238} {"Template_token": ["", "unsigned", "getVectorSplitCost", "(", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getVectorSplitCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46927, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "switch", "(", "ID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "intrinsicHasPackedVectorBenefit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46928, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "switch", "(", "ID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "intrinsicHasPackedVectorBenefit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46929, "Length": 28, "Cover_Rate": 0.509090909090909} {"Template_token": ["", "return", "false", ";", "}", "const", "ExtractValueInst", "*", "ExtValue", "=", "dyn_cast", "<", "ExtractValueInst", ">", "(", "V", ")", ";", "if", "(", "!", "ExtValue", ")", "return", "false", ";", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "ExtValue", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CI", ")", "return", "false", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "CI", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "{", "ArrayRef", "<", "unsigned", ">", "Indices", "=", "ExtValue", "->", "getIndices", "(", ")", ";"], "ground_truth": ["return", "Indices", ".", "size", "(", ")", "==", "", "&&", "Indices", "[", "", "]", "==", "", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "isAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46930, "Length": 116, "Cover_Rate": 0.453125} {"Template_token": ["", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "!=", "InlineAsm", "::", "isOutput", ")", "continue", ";", "if", "(", "TargetOutputIdx", "!=", "-", "", "&&", "TargetOutputIdx", "!=", "OutputIdx", "++", ")", "continue", ";", "TLI", "->", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", "->", "getRegForInlineAsmConstraint", "(", "TRI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ".", "second", ";", "if", "(", "!", "RC", "||", "!", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "isInlineAsmSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46931, "Length": 89, "Cover_Rate": 0.46842105263157896} {"Template_token": ["", "if", "(", "TargetOutputIdx", "!=", "-", "", "&&", "TargetOutputIdx", "!=", "OutputIdx", "++", ")", "continue", ";", "TLI", "->", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", "->", "getRegForInlineAsmConstraint", "(", "TRI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ".", "second", ";"], "ground_truth": ["if", "(", "!", "RC", "||", "!", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "isInlineAsmSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46932, "Length": 63, "Cover_Rate": 0.33157894736842103} {"Template_token": ["", "bool", "GCNTTIImpl", "::", "isLegalToVectorizeLoadChain", "(", "unsigned", "ChainSizeInBytes", ",", "Align", "Alignment", ",", "unsigned", "AddrSpace", ")", "const", "{"], "ground_truth": ["return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "isLegalToVectorizeLoadChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46933, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "isLegalToVectorizeLoadChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46934, "Length": 11, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "isLegalToVectorizeStoreChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46937, "Length": 11, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "CI", "->", "isInlineAsm", "(", ")", ")", "return", "isInlineAsmSourceOfDivergence", "(", "CI", ")", ";", "return", "true", ";", "}", "if", "(", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46938, "Length": 75, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "case", "", ":", "{", "unsigned", "TrueAS", "=", "IntrID", "==", "", "?", "AS", "::", "LOCAL_ADDRESS", ":", "AS", "::", "PRIVATE_ADDRESS", ";", "unsigned", "NewAS", "=", "NewV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "NewV", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "ConstantInt", "*", "NewVal", "=", "(", "TrueAS", "==", "NewAS", ")", "?", "ConstantInt", "::", "getTrue", "(", "Ctx", ")", ":", "ConstantInt", "::", "getFalse", "(", "Ctx", ")", ";", "return", "NewVal", ";", "}", "case", "", ":", "{", "unsigned", "OldAS", "=", "OldV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "unsigned", "NewAS", "=", "NewV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "Value", "*", "MaskOp", "=", "II", "->", "getArgOperand", "(", "", ")", ";", "Type", "*", "MaskTy", "=", "MaskOp", "->", "getType", "(", ")", ";", "bool", "DoTruncate", "=", "false", ";", "const", "GCNTargetMachine", "&", "TM", "=", "static_cast", "<", "const", "GCNTargetMachine", "&", ">", "(", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ")", ";", "if", "(", "!", "TM", ".", "isNoopAddrSpaceCast", "(", "OldAS", ",", "NewAS", ")", ")", "{", "if", "(", "DL", ".", "getPointerSizeInBits", "(", "OldAS", ")", "!=", "", "||", "DL", ".", "getPointerSizeInBits", "(", "NewAS", ")", "!=", "", ")", "return", "nullptr", ";", "KnownBits", "Known", "=", "computeKnownBits", "(", "MaskOp", ",", "DL", ",", "", ",", "nullptr", ",", "II", ")", ";", "if", "(", "Known", ".", "countMinLeadingOnes", "(", ")", "<", "", ")", "return", "nullptr", ";", "DoTruncate", "=", "true", ";", "}", "IRBuilder", "<", ">", "B", "(", "II", ")", ";", "if", "(", "DoTruncate", ")", "{", "MaskTy", "=", "B", ".", "getInt32Ty", "(", ")", ";"], "ground_truth": ["MaskOp", "=", "B", ".", "CreateTrunc", "(", "MaskOp", ",", "MaskTy", ")", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "rewriteIntrinsicWithAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46939, "Length": 253, "Cover_Rate": 0.5382978723404256} {"Template_token": ["", "return", "!", "UseLegacyDA", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "useGPUDivergenceAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46940, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "return", "AS", "!=", "AS", "::", "LOCAL_ADDRESS", "&&", "AS", "!=", "AS", "::", "REGION_ADDRESS", "&&", "AS", "!=", "AS", "::", "PRIVATE_ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)2", "Func": "canHaveNonUndefGlobalInitializerInAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46942, "Length": 20, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "unsigned", "getFlatAddressSpace", "(", ")", "const", "{", "if", "(", "IsGraphics", ")", "return", "-", "", ";", "return", "AS", "::", "FLAT_ADDRESS", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)2", "Func": "getFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46944, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "static", "inline", "int", "getHalfRateInstrCost", "(", "TTI", "::", "TargetCostKind", "CostKind", ")", "{"], "ground_truth": ["return", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "?", "", ":", "", "*", "TargetTransformInfo", "::", "TCC_Basic", ";"], "File": "AMDGPUTargetTransformInfo (2)2", "Func": "getHalfRateInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46946, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "int", "getInlinerVectorBonusPercent", "(", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)2", "Func": "getInlinerVectorBonusPercent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46947, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "return", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "?", "", ":", "", "*", "TargetTransformInfo", "::", "TCC_Basic", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)2", "Func": "getQuarterRateInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46951, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "return", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "?", "", ":", "", "*", "TargetTransformInfo", "::", "TCC_Basic", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)2", "Func": "getQuarterRateInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46952, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "return", "TLI", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)2", "Func": "getTLI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46955, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "TLI", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)2", "Func": "getTLI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46956, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)2", "Func": "getVectorSplitCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46958, "Length": 4, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "TTIImpl", "(", "TTIImpl", "&&", "Arg", ")", ":", "BaseT", "(", "std", "::", "move", "(", "static_cast", "<", "BaseT", "&", ">", "(", "Arg", ")", ")", ")", ",", "ST", "(", "std", "::", "move", "(", "Arg", ".", "ST", ")", ")", ",", "TLI", "(", "std", "::", "move", "(", "Arg", ".", "TLI", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46959, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "TTIImpl", "(", "TTIImpl", "&&", "Arg", ")", ":", "BaseT", "(", "std", "::", "move", "(", "static_cast", "<", "BaseT", "&", ">", "(", "Arg", ")", ")", ")", ",", "ST", "(", "std", "::", "move", "(", "Arg", ".", "ST", ")", ")", ",", "TLI", "(", "std", "::", "move", "(", "Arg", ".", "TLI", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46960, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "", ")", ";"], "ground_truth": ["return", "ST", "->", "hasBCNT", "(", "TyWidth", ")", "?", "TTI", "::", "PSK_FastHardware", ":", "TTI", "::", "PSK_Software", ";"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "getPopcntSupport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46961, "Length": 26, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "return", "ST", "->", "hasBCNT", "(", "TyWidth", ")", "?", "TTI", "::", "PSK_FastHardware", ":", "TTI", "::", "PSK_Software", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "getPopcntSupport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46962, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "return", "ST", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "getST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46963, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "Subtarget", "*", "getST", "(", ")", "const", "{"], "ground_truth": ["return", "ST", ";"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "getST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46964, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "TargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "getTLI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46965, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "TLI", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "getTLI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46966, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "hasBranchDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46967, "Length": 4, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "const", "GCNSubtarget", "*", "CalleeST", "=", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", "*", "Callee", ")", ")", ";", "const", "FeatureBitset", "&", "CallerBits", "=", "CallerST", "->", "getFeatureBits", "(", ")", ";", "const", "FeatureBitset", "&", "CalleeBits", "=", "CalleeST", "->", "getFeatureBits", "(", ")", ";"], "ground_truth": ["FeatureBitset", "RealCallerBits", "=", "CallerBits", "&", "~", "InlineFeatureIgnoreList", ";"], "File": "AMDGPUTargetTransformInfo10", "Func": "areInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46969, "Length": 51, "Cover_Rate": 0.3269230769230769} {"Template_token": ["", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "", ";", "", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "switch", "(", "ISD", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "get64BitInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "return", "", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "case", "", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "", "*", "QuarterRateCost", "+", "(", "", "*", "", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "int", "Cost", "=", "", "*", "get64BitInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "ST", "->", "hasUsableDivScaleConditionOutput", "(", ")", ")", "Cost", "+=", "", "*", "getFullRateInstrCost", "(", ")", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";"], "File": "AMDGPUTargetTransformInfo10", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46970, "Length": 421, "Cover_Rate": 0.5782967032967034} {"Template_token": ["", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "!", "OrigTy", ".", "isSimple", "(", ")", ")", "{", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "", ";", "", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "switch", "(", "ISD", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "get64BitInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "return", "", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "case", "", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "", "*", "QuarterRateCost", "+", "(", "", "*", "", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}"], "ground_truth": ["if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";"], "File": "AMDGPUTargetTransformInfo10", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46971, "Length": 308, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "Ty", ",", "IsPairwise", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "return", "LT", ".", "first", "*", "getFullRateInstrCost", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo10", "Func": "getArithmeticReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46972, "Length": 60, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "int", "GCNTTIImpl", "::", "getIntrinsicInstrCost", "(", "", "ID", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", ")", "{", "return", "getIntrinsicInstrCost", "<", "Type", ">", "(", "ID", ",", "RetTy", ",", "Tys", ",", "FMF", ",", "ScalarizationCostPassed", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo10", "Func": "getIntrinsicInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46975, "Length": 44, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "if", "(", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "return", "", ";", "if", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUTargetTransformInfo10", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46977, "Length": 45, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "return", "LT", ".", "first", "*", "getHalfRateInstrCost", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo10", "Func": "getMinMaxReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46978, "Length": 29, "Cover_Rate": 0.30851063829787234} {"Template_token": ["", "void", "TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "const", "Function", "&", "F", "=", "*", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ";", "UP", ".", "Threshold", "=", "", "(", "F", ",", "", ",", "", ")", ";", "UP", ".", "MaxCount", "=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "UP", ".", "Partial", "=", "true", ";", "const", "unsigned", "MaxAlloca", "=", "(", "", "-", "", ")", "*", "", ";", "unsigned", "ThresholdPrivate", "=", "UnrollThresholdPrivate", ";", "unsigned", "ThresholdLocal", "=", "UnrollThresholdLocal", ";", "unsigned", "MaxBoost", "=", "std", "::", "max", "(", "ThresholdPrivate", ",", "ThresholdLocal", ")", ";", "for", "(", "const", "BasicBlock", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "BB", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "LocalGEPsSeen", "=", "", ";", "if", "(", "llvm", "::", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "BB", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "BB", ")", ";", "}", ")", ")", "continue", ";", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "const", "BranchInst", "*", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "UP", ".", "Threshold", "<", "MaxBoost", "&&", "Br", "->", "isConditional", "(", ")", ")", "{", "BasicBlock", "*", "Succ0", "=", "Br", "->", "getSuccessor", "(", "", ")", ";", "BasicBlock", "*", "Succ1", "=", "Br", "->", "getSuccessor", "(", "", ")", ";", "if", "(", "(", "L", "->", "contains", "(", "Succ0", ")", "&&", "L", "->", "isLoopExiting", "(", "Succ0", ")", ")", "||", "(", "L", "->", "contains", "(", "Succ1", ")", "&&", "L", "->", "isLoopExiting", "(", "Succ1", ")", ")", ")", "continue", ";", "if", "(", "dependsOnLocalPhi", "(", "L", ",", "Br", "->", "getCondition", "(", ")", ")", ")", "{", "UP", ".", "Threshold", "+=", "UnrollThresholdIf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UP", ".", "Threshold", "<<", "", "<<", "*", "L", "<<", "", "<<", "*", "Br", "<<", "'\\n'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "}", "continue", ";", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "", ";", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";"], "ground_truth": ["const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";"], "File": "AMDGPUTargetTransformInfo10", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46979, "Length": 451, "Cover_Rate": 0.6397163120567376} {"Template_token": ["", "if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ";"], "ground_truth": ["if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo10", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46981, "Length": 57, "Cover_Rate": 0.3986013986013986} {"Template_token": ["", "bool", "GCNTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "(", "A", ")", ";", "if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ";", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo10", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46982, "Length": 137, "Cover_Rate": 0.958041958041958} {"Template_token": ["", "case", "", ":", "{", "unsigned", "TrueAS", "=", "IntrID", "==", "", "?", "AS", "::", "LOCAL_ADDRESS", ":", "AS", "::", "PRIVATE_ADDRESS", ";", "unsigned", "NewAS", "=", "NewV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "NewV", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "ConstantInt", "*", "NewVal", "=", "(", "TrueAS", "==", "NewAS", ")", "?", "ConstantInt", "::", "getTrue", "(", "Ctx", ")", ":", "ConstantInt", "::", "getFalse", "(", "Ctx", ")", ";", "II", "->", "replaceAllUsesWith", "(", "NewVal", ")", ";", "II", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo10", "Func": "rewriteIntrinsicWithAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46983, "Length": 87, "Cover_Rate": 0.31868131868131866} {"Template_token": ["", "if", "(", "const", "PHINode", "*", "PHI", "=", "dyn_cast", "<", "PHINode", ">", "(", "V", ")", ")", "{", "if", "(", "none_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "PHI", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{"], "ground_truth": ["return", "SubLoop", "->", "contains", "(", "PHI", ")", ";", "}", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "dependsOnLocalPhi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46984, "Length": 50, "Cover_Rate": 0.3472222222222222} {"Template_token": ["", "case", "", ":", "{", "if", "(", "SLT", "==", "", ")", "{", "return", "", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "}", "case", "", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "", "*", "QuarterRateCost", "+", "(", "", "*", "", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "int", "Cost", "=", "", "*", "get64BitInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "Cost", "+=", "", "*", "getFullRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "{"], "ground_truth": ["assert", "(", "!", "ST", "->", "hasFP32Denormals", "(", ")", "&&", "", ")", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46985, "Length": 226, "Cover_Rate": 0.4296577946768061} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getCFInstrCost", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "Br", ":", "case", "Instruction", "::", "Ret", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "getCFInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46986, "Length": 27, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "return", "", ";", "default", ":"], "ground_truth": ["return", "BaseT", "::", "getCFInstrCost", "(", "Opcode", ")", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "getCFInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46987, "Length": 13, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "AddrSpace", "==", "AS", ".", "PRIVATE_ADDRESS", ")", "return", "", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", "&&", "(", "AddrSpace", "==", "AS", ".", "PARAM_D_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "PARAM_I_ADDRESS", "||", "(", "AddrSpace", ">=", "AS", ".", "CONSTANT_BUFFER_0", "&&", "AddrSpace", "<=", "AS", ".", "CONSTANT_BUFFER_15", ")", ")", ")", "return", "", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo11", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46988, "Length": 66, "Cover_Rate": 0.528} {"Template_token": ["", "if", "(", "AddrSpace", "==", "AS", ".", "PRIVATE_ADDRESS", ")", "return", "", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";"], "ground_truth": ["if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", "&&", "(", "AddrSpace", "==", "AS", ".", "PARAM_D_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "PARAM_I_ADDRESS", "||", "(", "AddrSpace", ">=", "AS", ".", "CONSTANT_BUFFER_0", "&&", "AddrSpace", "<=", "AS", ".", "CONSTANT_BUFFER_15", ")", ")", ")", "return", "", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46989, "Length": 60, "Cover_Rate": 0.48} {"Template_token": ["", "if", "(", "Vec", ")", "return", "", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "", ";", "return", "", "*", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo11", "Func": "getNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46991, "Length": 28, "Cover_Rate": 0.7567567567567568} {"Template_token": ["", "if", "(", "Vec", ")", "return", "", ";"], "ground_truth": ["if", "(", "ST", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "getNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46992, "Length": 22, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getRegisterBitWidth", "(", "bool", "Vector", ")", "const", "{"], "ground_truth": ["return", "Vector", "?", "", ":", "", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "getRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46994, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "if", "(", "VT", "->", "getNumElements", "(", ")", "==", "", "&&", "DL", ".", "getTypeSizeInBits", "(", "VT", "->", "getElementType", "(", ")", ")", "==", "", ")", "{", "switch", "(", "Kind", ")", "{", "case", "TTI", "::", "SK_Broadcast", ":", "case", "TTI", "::", "SK_Reverse", ":", "case", "TTI", "::", "SK_PermuteSingleSrc", ":"], "ground_truth": ["return", "", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "getShuffleCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46995, "Length": 47, "Cover_Rate": 0.41964285714285715} {"Template_token": ["", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "", "||", "L", "->", "getLoopDepth", "(", ")", ">", "", "||", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";", "}", "bool", "HasLoopDef", "=", "false", ";", "for", "(", "const", "Value", "*", "Op", ":", "GEP", "->", "operands", "(", ")", ")", "{", "const", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ";", "if", "(", "!", "Inst", "||", "L", "->", "isLoopInvariant", "(", "Op", ")", ")", "continue", ";", "if", "(", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "Inst", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "Inst", ")", ";", "}", ")", ")", "continue", ";", "HasLoopDef", "=", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo11", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46997, "Length": 246, "Cover_Rate": 0.3904761904761905} {"Template_token": ["", "unsigned", "EltSize", "=", "DL", ".", "getTypeSizeInBits", "(", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "EltSize", "<", "", ")", "{", "if", "(", "EltSize", "==", "", "&&", "Index", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "return", "", ";", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo11", "Func": "getVectorInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46998, "Length": 59, "Cover_Rate": 0.5} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "ExtractElement", ":", "case", "Instruction", "::", "InsertElement", ":", "{", "unsigned", "EltSize", "=", "DL", ".", "getTypeSizeInBits", "(", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "EltSize", "<", "", ")", "{", "if", "(", "EltSize", "==", "", "&&", "Index", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "return", "", ";", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";", "}", "return", "Index", "==", "~", "", "?", "", ":", "", ";", "}", "default", ":", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo11", "Func": "getVectorInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 46999, "Length": 102, "Cover_Rate": 0.864406779661017} {"Template_token": ["", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "isAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47000, "Length": 30, "Cover_Rate": 0.4918032786885246} {"Template_token": ["", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "true", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":"], "ground_truth": ["case", "CallingConv", "::", "_CS", ":"], "File": "AMDGPUTargetTransformInfo11", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47001, "Length": 43, "Cover_Rate": 0.35537190082644626} {"Template_token": ["", "return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo11", "Func": "isLegalToVectorizeLoadChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47002, "Length": 11, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "bool", "TTIImpl", "::", "isLegalToVectorizeMemChain", "(", "unsigned", "ChainSizeInBytes", ",", "unsigned", "Alignment", ",", "unsigned", "AddrSpace", ")", "const", "{"], "ground_truth": ["if", "(", "AddrSpace", "==", "ST", "->", "getAS", "(", ")", ".", "PRIVATE_ADDRESS", ")", "{"], "File": "AMDGPUTargetTransformInfo11", "Func": "isLegalToVectorizeMemChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47004, "Length": 29, "Cover_Rate": 0.5272727272727272} {"Template_token": ["", "bool", "TTIImpl", "::", "isLegalToVectorizeStoreChain", "(", "unsigned", "ChainSizeInBytes", ",", "unsigned", "Alignment", ",", "unsigned", "AddrSpace", ")", "const", "{"], "ground_truth": ["return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "isLegalToVectorizeStoreChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47005, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "bool", "TTIImpl", "::", "isLegalToVectorizeStoreChain", "(", "unsigned", "ChainSizeInBytes", ",", "unsigned", "Alignment", ",", "unsigned", "AddrSpace", ")", "const", "{"], "ground_truth": ["return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "isLegalToVectorizeStoreChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47006, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "(", "A", ")", ";"], "ground_truth": ["if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "ST", "->", "getAS", "(", ")", ".", "PRIVATE_ADDRESS", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47007, "Length": 52, "Cover_Rate": 0.3969465648854962} {"Template_token": ["", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "isIntrinsicSourceOfDivergence", "(", "Intrinsic", ")", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo11", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47008, "Length": 46, "Cover_Rate": 0.3511450381679389} {"Template_token": ["", "const", "FeatureBitset", "&", "CallerBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Caller", ")", "->", "getFeatureBits", "(", ")", ";"], "ground_truth": ["const", "FeatureBitset", "&", "CalleeBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Callee", ")", "->", "getFeatureBits", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo12", "Func": "areInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47009, "Length": 34, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "get64BitInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "return", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "return", "", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "case", "", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "", "*", "QuarterRateCost", "+", "(", "", "*", "", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "int", "Cost", "=", "", "*", "get64BitInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "Cost", "+=", "", "*", "getFullRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "!", "Args", ".", "empty", "(", ")", "&&", "match", "(", "Args", "[", "", "]", ",", "PatternMatch", "::", "m_FPOne", "(", ")", ")", ")", "{", "if", "(", "(", "SLT", "==", "", "&&", "!", "ST", "->", "hasFP32Denormals", "(", ")", ")", "||", "(", "SLT", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", ")", "{", "return", "LT", ".", "first", "*", "getQuarterRateInstrCost", "(", ")", "*", "NElts", ";", "}", "}", "if", "(", "SLT", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "{", "int", "Cost", "=", "", "*", "getFullRateInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "{", "int", "Cost", "=", "", "*", "getFullRateInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";"], "ground_truth": ["if", "(", "!", "ST", "->", "hasFP32Denormals", "(", ")", ")", "{"], "File": "AMDGPUTargetTransformInfo12", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47010, "Length": 389, "Cover_Rate": 0.609717868338558} {"Template_token": ["", "if", "(", "ST", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "", ";", "return", "", "*", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo12", "Func": "getHardwareNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47011, "Length": 21, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getHardwareNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{", "if", "(", "ST", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "", ";", "return", "", "*", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo12", "Func": "getHardwareNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47012, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getMaxInterleaveFactor", "(", "unsigned", "VF", ")", "{"], "ground_truth": ["if", "(", "VF", "==", "", ")", "return", "", ";"], "File": "AMDGPUTargetTransformInfo12", "Func": "getMaxInterleaveFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47013, "Length": 18, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "if", "(", "VF", "==", "", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "AMDGPUTargetTransformInfo12", "Func": "getMaxInterleaveFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47014, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getMinVectorRegisterBitWidth", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo12", "Func": "getMinVectorRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47015, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo12", "Func": "getMinVectorRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47016, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{", "return", "getHardwareNumberOfRegisters", "(", "Vec", ")", ">>", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo12", "Func": "getNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47018, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getRegisterBitWidth", "(", "bool", "Vector", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo12", "Func": "getRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47020, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "", ")", ";", "Info", ".", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrderingVal", ")", ";", "Info", ".", "ReadMem", "=", "true", ";", "Info", ".", "WriteMem", "=", "true", ";", "Info", ".", "IsVolatile", "=", "!", "Volatile", "->", "isNullValue", "(", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo12", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47021, "Length": 57, "Cover_Rate": 0.3496932515337423} {"Template_token": ["", "const", "unsigned", "MaxAlloca", "=", "(", "", "-", "", ")", "*", "", ";", "unsigned", "ThresholdPrivate", "=", "UnrollThresholdPrivate", ";", "unsigned", "ThresholdLocal", "=", "UnrollThresholdLocal", ";", "unsigned", "MaxBoost", "=", "std", "::", "max", "(", "ThresholdPrivate", ",", "ThresholdLocal", ")", ";", "AS", "ASST", "=", "ST", "->", "getAS", "(", ")", ";", "for", "(", "const", "BasicBlock", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "BB", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "LocalGEPsSeen", "=", "", ";", "if", "(", "llvm", "::", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "BB", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "BB", ")", ";", "}", ")", ")", "continue", ";", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "const", "BranchInst", "*", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "UP", ".", "Threshold", "<", "MaxBoost", "&&", "Br", "->", "isConditional", "(", ")", ")", "{", "if", "(", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "", ")", ")", "||", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "", ")", ")", ")", "continue", ";", "if", "(", "dependsOnLocalPhi", "(", "L", ",", "Br", "->", "getCondition", "(", ")", ")", ")", "{", "UP", ".", "Threshold", "+=", "UnrollThresholdIf", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UP", ".", "Threshold", "<<", "", "<<", "*", "L", "<<", "", "<<", "*", "Br", "<<", "'\\n'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "}", "continue", ";", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";"], "ground_truth": ["else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";"], "File": "AMDGPUTargetTransformInfo12", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47022, "Length": 303, "Cover_Rate": 0.46831530139103555} {"Template_token": ["", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "", "||", "L", "->", "getLoopDepth", "(", ")", ">", "", "||", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";", "}", "bool", "HasLoopDef", "=", "false", ";", "for", "(", "const", "Value", "*", "Op", ":", "GEP", "->", "operands", "(", ")", ")", "{", "const", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ";", "if", "(", "!", "Inst", "||", "L", "->", "isLoopInvariant", "(", "Op", ")", ")", "continue", ";", "if", "(", "llvm", "::", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "Inst", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "Inst", ")", ";", "}", ")", ")", "continue", ";", "HasLoopDef", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HasLoopDef", ")", "continue", ";"], "ground_truth": ["UP", ".", "Threshold", "=", "Threshold", ";"], "File": "AMDGPUTargetTransformInfo12", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47023, "Length": 322, "Cover_Rate": 0.49768160741885625} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "return", "", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "case", "", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", "CostKind", ")", ";", "if", "(", "SLT", "==", "", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "", "*", "QuarterRateCost", "+", "(", "", "*", "", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "", ":", "if", "(", "CxtI", "&&", "CxtI", "->", "hasOneUse", "(", ")", ")", "if", "(", "const", "auto", "*", "FAdd", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "*", "CxtI", "->", "user_begin", "(", ")", ")", ")", "{", "const", "int", "OPC", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "FAdd", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "OPC", "==", "", "||", "OPC", "==", "", ")", "{", "if", "(", "ST", "->", "hasMadMacF32Insts", "(", ")", "&&", "SLT", "==", "", "&&", "!", "HasFP32Denormals", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", "&&", "!", "HasFP64FP16Denormals", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "const", "TargetOptions", "&", "Options", "=", "TLI", "->", "getTargetMachine", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "FAdd", "->", "hasAllowContract", "(", ")", "&&", "CxtI", "->", "hasAllowContract", "(", ")", ")", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "}", "}", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "if", "(", "ST", "->", "hasPackedFP32Ops", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", "CostKind", ")", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "int", "Cost", "=", "", "*", "get64BitInstrCost", "(", "CostKind", ")", "+", "getQuarterRateInstrCost", "(", "CostKind", ")", "+", "", "*", "getHalfRateInstrCost", "(", "CostKind", ")", ";", "if", "(", "!", "ST", "->", "hasUsableDivScaleConditionOutput", "(", ")", ")", "Cost", "+=", "", "*", "getFullRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "!", "Args", ".", "empty", "(", ")", "&&", "match", "(", "Args", "[", "", "]", ",", "PatternMatch", "::", "m_FPOne", "(", ")", ")", ")", "{", "if", "(", "(", "SLT", "==", "", "&&", "!", "HasFP32Denormals", ")", "||", "(", "SLT", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", ")", "{"], "ground_truth": ["return", "LT", ".", "first", "*", "getQuarterRateInstrCost", "(", "CostKind", ")", "*", "NElts", ";"], "File": "AMDGPUTargetTransformInfo13", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47025, "Length": 514, "Cover_Rate": 0.43969204448246363} {"Template_token": ["", "unsigned", "GCNTTIImpl", "::", "getHardwareNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{"], "ground_truth": ["return", "MaxVGPRs", ";"], "File": "AMDGPUTargetTransformInfo13", "Func": "getHardwareNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47027, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "if", "(", "!", "OrigTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_CodeSize", ")", "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";", "if", "(", "ICA", ".", "isTypeBasedOnly", "(", ")", ")", "return", "getTypeBasedIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";", "unsigned", "RetVF", "=", "(", "RetTy", "->", "isVectorTy", "(", ")", "?", "cast", "<", "FixedVectorType", ">", "(", "RetTy", ")", "->", "getNumElements", "(", ")", ":", "", ")", ";", "const", "IntrinsicInst", "*", "I", "=", "ICA", ".", "getInst", "(", ")", ";", "const", "SmallVectorImpl", "<", "const", "Value", "*", ">", "&", "Args", "=", "ICA", ".", "getArgs", "(", ")", ";", "FastMathFlags", "FMF", "=", "ICA", ".", "getFlags", "(", ")", ";", "InstructionCost", "ScalarizationCost", "=", "InstructionCost", "::", "getInvalid", "(", ")", ";", "if", "(", "RetVF", ">", "", ")", "{", "ScalarizationCost", "=", "", ";", "if", "(", "!", "RetTy", "->", "isVoidTy", "(", ")", ")", "ScalarizationCost", "+=", "getScalarizationOverhead", "(", "cast", "<", "VectorType", ">", "(", "RetTy", ")", ",", "true", ",", "false", ")", ";", "ScalarizationCost", "+=", "getOperandsScalarizationOverhead", "(", "Args", ",", "ICA", ".", "getArgTypes", "(", ")", ")", ";", "}", "IntrinsicCostAttributes", "Attrs", "(", "ICA", ".", "getID", "(", ")", ",", "RetTy", ",", "ICA", ".", "getArgTypes", "(", ")", ",", "FMF", ",", "I", ",", "ScalarizationCost", ")", ";", "return", "getIntrinsicInstrCost", "(", "Attrs", ",", "CostKind", ")", ";", "}", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "", ";", "", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", "CostKind", ")", ";", "if", "(", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "||", "(", "ST", "->", "hasPackedFP32Ops", "(", ")", "&&", "SLT", "==", "", ")", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";"], "ground_truth": ["unsigned", "InstRate", "=", "getQuarterRateInstrCost", "(", "CostKind", ")", ";"], "File": "AMDGPUTargetTransformInfo13", "Func": "getIntrinsicInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47028, "Length": 313, "Cover_Rate": 0.6173570019723866} {"Template_token": ["", "unsigned", "GCNTTIImpl", "::", "getNumberOfRegisters", "(", "unsigned", "RCID", ")", "const", "{", "const", "RegisterInfo", "*", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClass", "(", "RCID", ")", ";", "unsigned", "NumVGPRs", "=", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "+", "", ")", "/", "", ";", "return", "getHardwareNumberOfRegisters", "(", "false", ")", "/", "NumVGPRs", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo13", "Func": "getNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47029, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClass", "(", "RCID", ")", ";", "unsigned", "NumVGPRs", "=", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "+", "", ")", "/", "", ";"], "ground_truth": ["return", "getHardwareNumberOfRegisters", "(", "false", ")", "/", "NumVGPRs", ";"], "File": "AMDGPUTargetTransformInfo13", "Func": "getNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47030, "Length": 37, "Cover_Rate": 0.6271186440677966} {"Template_token": ["", "case", "TTI", "::", "SK_Broadcast", ":", "case", "TTI", "::", "SK_Reverse", ":", "case", "TTI", "::", "SK_PermuteSingleSrc", ":", "return", "", ";", "default", ":", "break", ";", "}", "}", "}", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "VT", ",", "Mask", ",", "Index", ",", "SubTp", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo13", "Func": "getShuffleCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47031, "Length": 42, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "Kind", "=", "improveShuffleKindFromMask", "(", "Kind", ",", "Mask", ")", ";", "if", "(", "ST", "->", "hasVOP3PInsts", "(", ")", ")", "{", "if", "(", "cast", "<", "FixedVectorType", ">", "(", "VT", ")", "->", "getNumElements", "(", ")", "==", "", "&&", "DL", ".", "getTypeSizeInBits", "(", "VT", "->", "getElementType", "(", ")", ")", "==", "", ")", "{", "switch", "(", "Kind", ")", "{", "case", "TTI", "::", "SK_Broadcast", ":", "case", "TTI", "::", "SK_Reverse", ":", "case", "TTI", "::", "SK_PermuteSingleSrc", ":", "return", "", ";", "default", ":", "break", ";", "}", "}", "}"], "ground_truth": ["return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "VT", ",", "Mask", ",", "Index", ",", "SubTp", ")", ";"], "File": "AMDGPUTargetTransformInfo13", "Func": "getShuffleCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47032, "Length": 94, "Cover_Rate": 0.7642276422764228} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ";", "const", "FeatureBitset", "&", "CallerBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Caller", ")", "->", "getFeatureBits", "(", ")", ";", "const", "FeatureBitset", "&", "CalleeBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Callee", ")", "->", "getFeatureBits", "(", ")", ";", "FeatureBitset", "RealCallerBits", "=", "CallerBits", "&", "~", "InlineFeatureIgnoreList", ";", "FeatureBitset", "RealCalleeBits", "=", "CalleeBits", "&", "~", "InlineFeatureIgnoreList", ";", "if", "(", "(", "RealCallerBits", "&", "RealCalleeBits", ")", "!=", "RealCalleeBits", ")", "return", "false", ";", "", "CallerMode", "(", "*", "Caller", ")", ";", "", "CalleeMode", "(", "*", "Callee", ")", ";"], "ground_truth": ["return", "CallerMode", ".", "isInlineCompatible", "(", "CalleeMode", ")", ";"], "File": "AMDGPUTargetTransformInfo14", "Func": "areInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47033, "Length": 98, "Cover_Rate": 0.8166666666666667} {"Template_token": ["", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "", ";", "", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "switch", "(", "ISD", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "get64BitInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "return", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "return", "", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "case", "", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "", "*", "QuarterRateCost", "+", "(", "", "*", "", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUTargetTransformInfo14", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47034, "Length": 241, "Cover_Rate": 0.3795275590551181} {"Template_token": ["", "unsigned", "LocalGEPsSeen", "=", "", ";", "if", "(", "llvm", "::", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "BB", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "BB", ")", ";", "}", ")", ")", "continue", ";", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "const", "BranchInst", "*", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "UP", ".", "Threshold", "<", "MaxBoost", "&&", "Br", "->", "isConditional", "(", ")", ")", "{", "BasicBlock", "*", "Succ0", "=", "Br", "->", "getSuccessor", "(", "", ")", ";", "BasicBlock", "*", "Succ1", "=", "Br", "->", "getSuccessor", "(", "", ")", ";", "if", "(", "(", "L", "->", "contains", "(", "Succ0", ")", "&&", "L", "->", "isLoopExiting", "(", "Succ0", ")", ")", "||", "(", "L", "->", "contains", "(", "Succ1", ")", "&&", "L", "->", "isLoopExiting", "(", "Succ1", ")", ")", ")", "continue", ";", "if", "(", "dependsOnLocalPhi", "(", "L", ",", "Br", "->", "getCondition", "(", ")", ")", ")", "{", "UP", ".", "Threshold", "+=", "UnrollThresholdIf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UP", ".", "Threshold", "<<", "", "<<", "*", "L", "<<", "", "<<", "*", "Br", "<<", "'\\n'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "}", "continue", ";", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "", ";", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{"], "ground_truth": ["LocalGEPsSeen", "++", ";"], "File": "AMDGPUTargetTransformInfo14", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47035, "Length": 388, "Cover_Rate": 0.5705882352941176} {"Template_token": ["", "}", "if", "(", "const", "InsertElementInst", "*", "IE", "=", "dyn_cast", "<", "InsertElementInst", ">", "(", "U", ")", ")", "{", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "IE", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "Idx", "=", "-", "", ";", "if", "(", "CI", ")", "Idx", "=", "CI", "->", "getZExtValue", "(", ")", ";", "return", "getVectorInstrCost", "(", "IE", "->", "getOpcode", "(", ")", ",", "IE", "->", "getType", "(", ")", ",", "Idx", ")", ";", "}", "if", "(", "const", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ")", ")", "{", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", "(", "II", "->", "arg_operands", "(", ")", ")", ";", "FastMathFlags", "FMF", ";", "if", "(", "auto", "*", "FPMO", "=", "dyn_cast", "<", "FPMathOperator", ">", "(", "II", ")", ")", "FMF", "=", "FPMO", "->", "getFastMathFlags", "(", ")", ";"], "ground_truth": ["return", "getIntrinsicInstrCost", "(", "II", "->", "getIntrinsicID", "(", ")", ",", "II", "->", "getType", "(", ")", ",", "Args", ",", "FMF", ")", ";"], "File": "AMDGPUTargetTransformInfo14", "Func": "getUserCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47036, "Length": 148, "Cover_Rate": 0.5849802371541502} {"Template_token": ["", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "Ty", ",", "IsPairwise", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "getFullRateInstrCost", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getArithmeticReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47037, "Length": 71, "Cover_Rate": 0.8068181818181818} {"Template_token": ["", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";"], "ground_truth": ["if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "Ty", ",", "IsPairwise", ")", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getArithmeticReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47038, "Length": 43, "Cover_Rate": 0.48863636363636365} {"Template_token": ["", "return", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "?", "", ":", "", "*", "TargetTransformInfo", "::", "TCC_Basic", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo15", "Func": "getHalfRateInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47039, "Length": 16, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "return", "", ";", "return", "", ";", "}", "if", "(", "AddrSpace", "==", "AS", ".", "FLAT_ADDRESS", ")", "return", "", ";", "if", "(", "AddrSpace", "==", "AS", ".", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "REGION_ADDRESS", ")", "return", "ST", "->", "useDS128", "(", ")", "?", "", ":", "", ";", "if", "(", "AddrSpace", "==", "AS", ".", "PRIVATE_ADDRESS", ")", "return", "", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", "&&", "(", "AddrSpace", "==", "AS", ".", "PARAM_D_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "PARAM_I_ADDRESS", "||", "(", "AddrSpace", ">=", "AS", ".", "CONSTANT_BUFFER_0", "&&", "AddrSpace", "<=", "AS", ".", "CONSTANT_BUFFER_15", ")", ")", ")", "return", "", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47041, "Length": 120, "Cover_Rate": 0.7453416149068323} {"Template_token": ["", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", "&&", "(", "AddrSpace", "==", "AS", ".", "PARAM_D_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "PARAM_I_ADDRESS", "||", "(", "AddrSpace", ">=", "AS", ".", "CONSTANT_BUFFER_0", "&&", "AddrSpace", "<=", "AS", ".", "CONSTANT_BUFFER_15", ")", ")", ")", "return", "", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo15", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47042, "Length": 49, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "if", "(", "VecRegBitWidth", ">", "", "&&", "VecTy", "->", "getScalarSizeInBits", "(", ")", "<", "", ")", "return", "", "/", "LoadSize", ";"], "ground_truth": ["return", "VF", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getLoadVectorFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47043, "Length": 22, "Cover_Rate": 0.44} {"Template_token": ["", "unsigned", "VecRegBitWidth", "=", "VF", "*", "LoadSize", ";", "if", "(", "VecRegBitWidth", ">", "", "&&", "VecTy", "->", "getScalarSizeInBits", "(", ")", "<", "", ")", "return", "", "/", "LoadSize", ";", "return", "VF", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo15", "Func": "getLoadVectorFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47044, "Length": 30, "Cover_Rate": 0.6} {"Template_token": ["", "static", "inline", "int", "getQuarterRateInstrCost", "(", "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ")", "{"], "ground_truth": ["return", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "?", "", ":", "", "*", "TargetTransformInfo", "::", "TCC_Basic", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getQuarterRateInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47046, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "static", "inline", "int", "getQuarterRateInstrCost", "(", "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ")", "{"], "ground_truth": ["return", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "?", "", ":", "", "*", "TargetTransformInfo", "::", "TCC_Basic", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getQuarterRateInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47047, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getStoreVectorFactor", "(", "unsigned", "VF", ",", "unsigned", "StoreSize", ",", "unsigned", "ChainSizeInBytes", ",", "VectorType", "*", "VecTy", ")", "const", "{", "unsigned", "VecRegBitWidth", "=", "VF", "*", "StoreSize", ";"], "ground_truth": ["if", "(", "VecRegBitWidth", ">", "", ")", "return", "", "/", "StoreSize", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getStoreVectorFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47048, "Length": 38, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "unsigned", "VecRegBitWidth", "=", "VF", "*", "StoreSize", ";", "if", "(", "VecRegBitWidth", ">", "", ")", "return", "", "/", "StoreSize", ";", "return", "VF", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo15", "Func": "getStoreVectorFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47049, "Length": 22, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "unsigned", "OrderingVal", "=", "Ordering", "->", "getZExtValue", "(", ")", ";", "if", "(", "OrderingVal", ">", "static_cast", "<", "unsigned", ">", "(", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ")", "return", "false", ";", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "", ")", ";", "Info", ".", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrderingVal", ")", ";"], "ground_truth": ["Info", ".", "ReadMem", "=", "true", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47050, "Length": 55, "Cover_Rate": 0.3089887640449438} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "auto", "*", "Ordering", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "", ")", ")", ";", "auto", "*", "Volatile", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "", ")", ")", ";", "if", "(", "!", "Ordering", "||", "!", "Volatile", ")", "return", "false", ";"], "ground_truth": ["unsigned", "OrderingVal", "=", "Ordering", "->", "getZExtValue", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47051, "Length": 67, "Cover_Rate": 0.37640449438202245} {"Template_token": ["", "AS", "ASST", "=", "ST", "->", "getAS", "(", ")", ";", "for", "(", "const", "BasicBlock", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "BB", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "LocalGEPsSeen", "=", "", ";", "if", "(", "llvm", "::", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "BB", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "BB", ")", ";", "}", ")", ")", "continue", ";", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "const", "BranchInst", "*", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "UP", ".", "Threshold", "<", "MaxBoost", "&&", "Br", "->", "isConditional", "(", ")", ")", "{", "if", "(", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "", ")", ")", "||", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "", ")", ")", ")", "continue", ";", "if", "(", "dependsOnLocalPhi", "(", "L", ",", "Br", "->", "getCondition", "(", ")", ")", ")", "{", "UP", ".", "Threshold", "+=", "UnrollThresholdIf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UP", ".", "Threshold", "<<", "", "<<", "*", "L", "<<", "", "<<", "*", "Br", "<<", "'\\n'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "}", "continue", ";", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47052, "Length": 334, "Cover_Rate": 0.5162287480680062} {"Template_token": ["", "if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "ST", "->", "getAS", "(", ")", ".", "PRIVATE_ADDRESS", ";", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47053, "Length": 97, "Cover_Rate": 0.708029197080292} {"Template_token": ["", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47054, "Length": 46, "Cover_Rate": 0.3357664233576642} {"Template_token": ["", "bool", "GCNTTIImpl", "::", "areInlineCompatible", "(", "const", "Function", "*", "Caller", ",", "const", "Function", "*", "Callee", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ";", "const", "FeatureBitset", "&", "CallerBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Caller", ")", "->", "getFeatureBits", "(", ")", ";", "const", "FeatureBitset", "&", "CalleeBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Callee", ")", "->", "getFeatureBits", "(", ")", ";"], "ground_truth": ["FeatureBitset", "RealCallerBits", "=", "CallerBits", "&", "~", "InlineFeatureIgnoreList", ";"], "File": "AMDGPUTargetTransformInfo17", "Func": "areInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47055, "Length": 72, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "const", "FeatureBitset", "&", "CallerBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Caller", ")", "->", "getFeatureBits", "(", ")", ";", "const", "FeatureBitset", "&", "CalleeBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Callee", ")", "->", "getFeatureBits", "(", ")", ";", "FeatureBitset", "RealCallerBits", "=", "CallerBits", "&", "~", "InlineFeatureIgnoreList", ";"], "ground_truth": ["FeatureBitset", "RealCalleeBits", "=", "CalleeBits", "&", "~", "InlineFeatureIgnoreList", ";"], "File": "AMDGPUTargetTransformInfo17", "Func": "areInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47056, "Length": 50, "Cover_Rate": 0.5434782608695652} {"Template_token": ["", "if", "(", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "return", "", ";", "if", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUTargetTransformInfo17", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47057, "Length": 45, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "unsigned", "GCNTTIImpl", "::", "getLoadStoreVecRegBitWidth", "(", "unsigned", "AddrSpace", ")", "const", "{", "if", "(", "AddrSpace", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "return", "", ";", "}", "if", "(", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "return", "", ";", "if", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUTargetTransformInfo17", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47058, "Length": 80, "Cover_Rate": 0.9876543209876543} {"Template_token": ["", "if", "(", "llvm", "::", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "BB", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "BB", ")", ";", "}", ")", ")", "continue", ";", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "const", "BranchInst", "*", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "UP", ".", "Threshold", "<", "MaxBoost", "&&", "Br", "->", "isConditional", "(", ")", ")", "{", "if", "(", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "", ")", ")", "||", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "", ")", ")", ")", "continue", ";", "if", "(", "dependsOnLocalPhi", "(", "L", ",", "Br", "->", "getCondition", "(", ")", ")", ")", "{", "UP", ".", "Threshold", "+=", "UnrollThresholdIf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UP", ".", "Threshold", "<<", "", "<<", "*", "L", "<<", "", "<<", "*", "Br", "<<", "'\\n'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "}", "continue", ";", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "", ";", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "", "||", "L", "->", "getLoopDepth", "(", ")", ">", "", "||", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo17", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47059, "Length": 386, "Cover_Rate": 0.6050156739811913} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo18", "Func": "getMaxInterleaveFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47061, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getMaxInterleaveFactor", "(", "unsigned", "VF", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo18", "Func": "getMaxInterleaveFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47062, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Vector", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo18", "Func": "getRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47063, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getRegisterBitWidth", "(", "bool", "Vector", ")", "{"], "ground_truth": ["return", "Vector", "?", "", ":", "", ";"], "File": "AMDGPUTargetTransformInfo18", "Func": "getRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47064, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "UP", ".", "Partial", "=", "true", ";", "for", "(", "const", "BasicBlock", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "BB", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";"], "ground_truth": ["if", "(", "!", "GEP", "||", "GEP", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "continue", ";"], "File": "AMDGPUTargetTransformInfo18", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47065, "Length": 77, "Cover_Rate": 0.5167785234899329} {"Template_token": ["", "int", "TTIImpl", "::", "getVectorInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "unsigned", "Index", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "ExtractElement", ":", "return", "Index", "==", "~", "", "?", "", ":", "", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUTargetTransformInfo18", "Func": "getVectorInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47066, "Length": 38, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "if", "(", "ShaderType", "==", "ShaderType", "::", "COMPUTE", ")", "return", "true", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "A", "->", "getArgNo", "(", ")", "+", "", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "A", "->", "getArgNo", "(", ")", "+", "", ",", "Attribute", "::", "ByVal", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo18", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47067, "Length": 62, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "StringRef", "Name", "=", "I", "->", "getCalledFunction", "(", ")", "->", "getName", "(", ")", ";", "switch", "(", "TII", "->", "lookupName", "(", "(", "const", "char", "*", ")", "Name", ".", "bytes_begin", "(", ")", ",", "Name", ".", "size", "(", ")", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo18", "Func": "isIntrinsicSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47068, "Length": 72, "Cover_Rate": 0.5413533834586466} {"Template_token": ["", "if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ";", "return", "isIntrinsicSourceOfDivergence", "(", "TM", ".", "getIntrinsicInfo", "(", ")", ",", "Intrinsic", ")", ";", "}"], "ground_truth": ["if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo18", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47069, "Length": 89, "Cover_Rate": 0.7007874015748031} {"Template_token": ["", "AS", "AS", "=", "ST", "->", "getAS", "(", ")", ";", "if", "(", "AddrSpace", "==", "AS", ".", "GLOBAL_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "return", "", ";", "return", "", ";", "}", "if", "(", "AddrSpace", "==", "AS", ".", "FLAT_ADDRESS", ")", "return", "", ";", "if", "(", "AddrSpace", "==", "AS", ".", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "REGION_ADDRESS", ")", "return", "", ";"], "ground_truth": ["if", "(", "AddrSpace", "==", "AS", ".", "PRIVATE_ADDRESS", ")", "return", "", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo19", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47070, "Length": 94, "Cover_Rate": 0.6143790849673203} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "TargetTriple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47071, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "TargetTriple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47072, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "const", "GCNSubtarget", "*", "CallerST", "=", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", "*", "Caller", ")", ")", ";", "const", "GCNSubtarget", "*", "CalleeST", "=", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", "*", "Callee", ")", ")", ";"], "ground_truth": ["const", "FeatureBitset", "&", "CallerBits", "=", "CallerST", "->", "getFeatureBits", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "areInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47073, "Length": 53, "Cover_Rate": 0.35333333333333333} {"Template_token": ["", "explicit", "GCNTTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphicsShader", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", ",", "HasFP32Denormals", "(", "", "(", "F", ")", ".", "allFP32Denormals", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47074, "Length": 88, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "explicit", "GCNTTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphicsShader", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", ",", "HasFP32Denormals", "(", "", "(", "F", ")", ".", "allFP32Denormals", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47075, "Length": 88, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "get64BitInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "return", "", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "case", "", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "", "*", "QuarterRateCost", "+", "(", "", "*", "", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";"], "ground_truth": ["if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47076, "Length": 275, "Cover_Rate": 0.3637566137566138} {"Template_token": ["", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "Ty", ",", "IsPairwise", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "return", "LT", ".", "first", "*", "getFullRateInstrCost", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getArithmeticReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47077, "Length": 62, "Cover_Rate": 0.6526315789473685} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getCFInstrCost", "(", "unsigned", "Opcode", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "||", "CostKind", "==", "TTI", "::", "TCK_SizeAndLatency", ")", "return", "Opcode", "==", "Instruction", "::", "PHI", "?", "", ":", "", ";", "switch", "(", "Opcode", ")", "{"], "ground_truth": ["case", "Instruction", "::", "Br", ":"], "File": "AMDGPUTargetTransformInfo1", "Func": "getCFInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47078, "Length": 49, "Cover_Rate": 0.6901408450704225} {"Template_token": ["", "return", "", "*", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getHardwareNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47080, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getHardwareNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{"], "ground_truth": ["return", "", "*", "", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "getHardwareNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47081, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "", ";", "", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";"], "ground_truth": ["if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "getIntrinsicInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47082, "Length": 103, "Cover_Rate": 0.42738589211618255} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getMaxInterleaveFactor", "(", "unsigned", "VF", ")", "{", "if", "(", "VF", "==", "", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getMaxInterleaveFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47085, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "Type", "*", "GCNTTIImpl", "::", "getMemcpyLoopLoweringType", "(", "LLVMContext", "&", "Context", ",", "Value", "*", "Length", ",", "unsigned", "SrcAddrSpace", ",", "unsigned", "DestAddrSpace", ",", "unsigned", "SrcAlign", ",", "unsigned", "DestAlign", ")", "const", "{", "unsigned", "MinAlign", "=", "std", "::", "min", "(", "SrcAlign", ",", "DestAlign", ")", ";", "if", "(", "MinAlign", "==", "", ")", "return", "Type", "::", "getInt16Ty", "(", "Context", ")", ";", "if", "(", "SrcAddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "SrcAddrSpace", "==", "AS", "::", "REGION_ADDRESS", "||", "DestAddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "return", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Context", ")", ",", "", ")", ";", "}", "return", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Context", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getMemcpyLoopLoweringType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47087, "Length": 113, "Cover_Rate": 1.0} {"Template_token": ["", "Type", "*", "GCNTTIImpl", "::", "getMemcpyLoopLoweringType", "(", "LLVMContext", "&", "Context", ",", "Value", "*", "Length", ",", "unsigned", "SrcAddrSpace", ",", "unsigned", "DestAddrSpace", ",", "unsigned", "SrcAlign", ",", "unsigned", "DestAlign", ")", "const", "{", "unsigned", "MinAlign", "=", "std", "::", "min", "(", "SrcAlign", ",", "DestAlign", ")", ";", "if", "(", "MinAlign", "==", "", ")", "return", "Type", "::", "getInt16Ty", "(", "Context", ")", ";", "if", "(", "SrcAddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "SrcAddrSpace", "==", "AS", "::", "REGION_ADDRESS", "||", "DestAddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "return", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Context", ")", ",", "", ")", ";", "}"], "ground_truth": ["return", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Context", ")", ",", "", ")", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "getMemcpyLoopLoweringType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47088, "Length": 112, "Cover_Rate": 0.9911504424778761} {"Template_token": ["", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getMinMaxReductionCost", "(", "Ty", ",", "CondTy", ",", "IsPairwise", ",", "IsUnsigned", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "return", "LT", ".", "first", "*", "getHalfRateInstrCost", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getMinMaxReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47089, "Length": 64, "Cover_Rate": 0.6336633663366337} {"Template_token": ["", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getMinMaxReductionCost", "(", "Ty", ",", "CondTy", ",", "IsPairwise", ",", "IsUnsigned", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "getHalfRateInstrCost", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "getMinMaxReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47090, "Length": 75, "Cover_Rate": 0.7425742574257426} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getMinVectorRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47091, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getMinVectorRegisterBitWidth", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "getMinVectorRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47092, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{", "return", "getHardwareNumberOfRegisters", "(", "Vec", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47094, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getRegisterBitWidth", "(", "bool", "Vector", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "getRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47095, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "if", "(", "cast", "<", "FixedVectorType", ">", "(", "VT", ")", "->", "getNumElements", "(", ")", "==", "", "&&", "DL", ".", "getTypeSizeInBits", "(", "VT", "->", "getElementType", "(", ")", ")", "==", "", ")", "{", "switch", "(", "Kind", ")", "{"], "ground_truth": ["case", "TTI", "::", "SK_Broadcast", ":"], "File": "AMDGPUTargetTransformInfo1", "Func": "getShuffleCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47096, "Length": 40, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "auto", "*", "Ordering", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "", ")", ")", ";", "auto", "*", "Volatile", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "", ")", ")", ";", "if", "(", "!", "Ordering", "||", "!", "Volatile", ")", "return", "false", ";", "unsigned", "OrderingVal", "=", "Ordering", "->", "getZExtValue", "(", ")", ";", "if", "(", "OrderingVal", ">", "static_cast", "<", "unsigned", ">", "(", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ")", "return", "false", ";"], "ground_truth": ["Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "", ")", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47097, "Length": 101, "Cover_Rate": 0.5372340425531915} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "auto", "*", "Ordering", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "", ")", ")", ";", "auto", "*", "Volatile", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "", ")", ")", ";", "if", "(", "!", "Ordering", "||", "!", "Volatile", ")", "return", "false", ";", "unsigned", "OrderingVal", "=", "Ordering", "->", "getZExtValue", "(", ")", ";", "if", "(", "OrderingVal", ">", "static_cast", "<", "unsigned", ">", "(", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ")", "return", "false", ";", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "", ")", ";", "Info", ".", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrderingVal", ")", ";", "Info", ".", "ReadMem", "=", "true", ";", "Info", ".", "WriteMem", "=", "true", ";", "Info", ".", "IsVolatile", "=", "!", "Volatile", "->", "isNullValue", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47098, "Length": 128, "Cover_Rate": 0.6808510638297872} {"Template_token": ["", "CommonTTI", ".", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47099, "Length": 12, "Cover_Rate": 0.375} {"Template_token": ["", "CommonTTI", ".", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47100, "Length": 12, "Cover_Rate": 0.375} {"Template_token": ["", "case", "Instruction", "::", "ExtractElement", ":", "case", "Instruction", "::", "InsertElement", ":", "{", "unsigned", "EltSize", "=", "DL", ".", "getTypeSizeInBits", "(", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getElementType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "EltSize", "<", "", ")", "{"], "File": "AMDGPUTargetTransformInfo1", "Func": "getVectorInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47101, "Length": 38, "Cover_Rate": 0.3838383838383838} {"Template_token": ["", "int", "TTIImpl", "::", "getVectorInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "unsigned", "Index", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "ExtractElement", ":", "case", "Instruction", "::", "InsertElement", ":", "{", "unsigned", "EltSize", "=", "DL", ".", "getTypeSizeInBits", "(", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "EltSize", "<", "", ")", "{", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getVectorInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47102, "Length": 72, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "intrinsicHasPackedVectorBenefit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47103, "Length": 13, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "return", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "ByVal", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47104, "Length": 71, "Cover_Rate": 0.5419847328244275} {"Template_token": ["", "bool", "GCNTTIImpl", "::", "isInlineAsmSourceOfDivergence", "(", "const", "CallInst", "*", "CI", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ")", "const", "{", "if", "(", "Indices", ".", "size", "(", ")", ">", "", ")", "return", "true", ";", "const", "DataLayout", "&", "DL", "=", "CI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "TLI", "->", "ParseConstraints", "(", "DL", ",", "ST", "->", "getRegisterInfo", "(", ")", ",", "*", "CI", ")", ";", "const", "int", "TargetOutputIdx", "=", "Indices", ".", "empty", "(", ")", "?", "-", "", ":", "Indices", "[", "", "]", ";", "int", "OutputIdx", "=", "", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "!=", "InlineAsm", "::", "isOutput", ")", "continue", ";", "if", "(", "TargetOutputIdx", "!=", "-", "", "&&", "TargetOutputIdx", "!=", "OutputIdx", "++", ")", "continue", ";", "TLI", "->", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "Register", "AssignedReg", ";", "const", "TargetRegisterClass", "*", "RC", ";"], "ground_truth": ["std", "::", "tie", "(", "AssignedReg", ",", "RC", ")", "=", "TLI", "->", "getRegForInlineAsmConstraint", "(", "TRI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "isInlineAsmSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47105, "Length": 179, "Cover_Rate": 0.8325581395348837} {"Template_token": ["", "return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "isLegalToVectorizeLoadChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47106, "Length": 11, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "isLegalToVectorizeLoadChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47107, "Length": 11, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "bool", "TTIImpl", "::", "isLegalToVectorizeMemChain", "(", "unsigned", "ChainSizeInBytes", ",", "unsigned", "Alignment", ",", "unsigned", "AddrSpace", ")", "const", "{", "return", "(", "AddrSpace", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "isLegalToVectorizeMemChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47108, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "TTIImpl", "::", "isLegalToVectorizeMemChain", "(", "unsigned", "ChainSizeInBytes", ",", "unsigned", "Alignment", ",", "unsigned", "AddrSpace", ")", "const", "{", "return", "(", "AddrSpace", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "isLegalToVectorizeMemChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47109, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "TTIImpl", "::", "isLegalToVectorizeStoreChain", "(", "unsigned", "ChainSizeInBytes", ",", "unsigned", "Alignment", ",", "unsigned", "AddrSpace", ")", "const", "{"], "ground_truth": ["return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "isLegalToVectorizeStoreChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47111, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "R600TTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47112, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "R600TTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47113, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "LLVMContext", "&", "Ctx", "=", "NewV", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "ConstantInt", "*", "NewVal", "=", "(", "TrueAS", "==", "NewAS", ")", "?", "ConstantInt", "::", "getTrue", "(", "Ctx", ")", ":", "ConstantInt", "::", "getFalse", "(", "Ctx", ")", ";", "return", "NewVal", ";", "}", "case", "", ":", "{", "unsigned", "OldAS", "=", "OldV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "unsigned", "NewAS", "=", "NewV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "Value", "*", "MaskOp", "=", "II", "->", "getArgOperand", "(", "", ")", ";", "Type", "*", "MaskTy", "=", "MaskOp", "->", "getType", "(", ")", ";", "bool", "DoTruncate", "=", "false", ";", "if", "(", "!", "getTLI", "(", ")", "->", "isNoopAddrSpaceCast", "(", "OldAS", ",", "NewAS", ")", ")", "{", "if", "(", "DL", ".", "getPointerSizeInBits", "(", "OldAS", ")", "!=", "", "||", "DL", ".", "getPointerSizeInBits", "(", "NewAS", ")", "!=", "", ")", "return", "nullptr", ";", "KnownBits", "Known", "=", "computeKnownBits", "(", "MaskOp", ",", "DL", ",", "", ",", "nullptr", ",", "II", ")", ";", "if", "(", "Known", ".", "countMinLeadingOnes", "(", ")", "<", "", ")", "return", "nullptr", ";", "DoTruncate", "=", "true", ";", "}"], "ground_truth": ["IRBuilder", "<", ">", "B", "(", "II", ")", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "rewriteIntrinsicWithAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47114, "Length": 178, "Cover_Rate": 0.3946784922394678} {"Template_token": ["", "Module", "*", "M", "=", "II", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "*", "DestTy", "=", "II", "->", "getType", "(", ")", ";", "Type", "*", "SrcTy", "=", "NewV", "->", "getType", "(", ")", ";", "Function", "*", "NewDecl", "=", "", "(", "M", ",", "II", "->", "getIntrinsicID", "(", ")", ",", "{", "DestTy", ",", "SrcTy", "}", ")", ";", "II", "->", "setArgOperand", "(", "", ",", "NewV", ")", ";", "II", "->", "setCalledFunction", "(", "NewDecl", ")", ";", "return", "II", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "TrueAS", "=", "IntrID", "==", "", "?", "AS", "::", "LOCAL_ADDRESS", ":", "AS", "::", "PRIVATE_ADDRESS", ";", "unsigned", "NewAS", "=", "NewV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "NewV", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "ConstantInt", "*", "NewVal", "=", "(", "TrueAS", "==", "NewAS", ")", "?", "ConstantInt", "::", "getTrue", "(", "Ctx", ")", ":", "ConstantInt", "::", "getFalse", "(", "Ctx", ")", ";", "return", "NewVal", ";", "}", "case", "", ":", "{", "unsigned", "OldAS", "=", "OldV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "unsigned", "NewAS", "=", "NewV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "Value", "*", "MaskOp", "=", "II", "->", "getArgOperand", "(", "", ")", ";", "Type", "*", "MaskTy", "=", "MaskOp", "->", "getType", "(", ")", ";", "bool", "DoTruncate", "=", "false", ";", "if", "(", "!", "getTLI", "(", ")", "->", "isNoopAddrSpaceCast", "(", "OldAS", ",", "NewAS", ")", ")", "{", "if", "(", "DL", ".", "getPointerSizeInBits", "(", "OldAS", ")", "!=", "", "||", "DL", ".", "getPointerSizeInBits", "(", "NewAS", ")", "!=", "", ")", "return", "nullptr", ";", "KnownBits", "Known", "=", "computeKnownBits", "(", "MaskOp", ",", "DL", ",", "", ",", "nullptr", ",", "II", ")", ";", "if", "(", "Known", ".", "countMinLeadingOnes", "(", ")", "<", "", ")", "return", "nullptr", ";", "DoTruncate", "=", "true", ";", "}", "IRBuilder", "<", ">", "B", "(", "II", ")", ";", "if", "(", "DoTruncate", ")", "{", "MaskTy", "=", "B", ".", "getInt32Ty", "(", ")", ";", "MaskOp", "=", "B", ".", "CreateTrunc", "(", "MaskOp", ",", "MaskTy", ")", ";", "}", "return", "B", ".", "CreateIntrinsic", "(", "", ",", "{", "NewV", "->", "getType", "(", ")", ",", "MaskTy", "}", ",", "{", "NewV", ",", "MaskOp", "}", ")", ";", "}", "default", ":", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "rewriteIntrinsicWithAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47115, "Length": 348, "Cover_Rate": 0.7716186252771619} {"Template_token": ["", "explicit", "GCNTTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphicsShader", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", ",", "HasFP32Denormals", "(", "ST", "->", "hasFP32Denormals", "(", "F", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo20", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47116, "Length": 86, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "explicit", "GCNTTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphicsShader", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", ",", "HasFP32Denormals", "(", "ST", "->", "hasFP32Denormals", "(", "F", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo20", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47117, "Length": 86, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "AS", "AS", "=", "ST", "->", "getAS", "(", ")", ";", "if", "(", "AddrSpace", "==", "AS", ".", "GLOBAL_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "CONSTANT_ADDRESS", ")", "return", "", ";", "if", "(", "AddrSpace", "==", "AS", ".", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "REGION_ADDRESS", ")", "return", "", ";", "if", "(", "AddrSpace", "==", "AS", ".", "PRIVATE_ADDRESS", ")", "return", "", ";", "if", "(", "(", "AddrSpace", "==", "AS", ".", "PARAM_D_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "PARAM_I_ADDRESS", "||", "(", "AddrSpace", ">=", "AS", ".", "CONSTANT_BUFFER_0", "&&", "AddrSpace", "<=", "AS", ".", "CONSTANT_BUFFER_15", ")", ")", ")", "return", "", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo20", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47118, "Length": 93, "Cover_Rate": 0.9029126213592233} {"Template_token": ["", "case", "", ":", "{", "auto", "*", "Ordering", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "", ")", ")", ";", "auto", "*", "Volatile", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Inst", "->", "getArgOperand", "(", "", ")", ")", ";", "if", "(", "!", "Ordering", "||", "!", "Volatile", ")", "return", "false", ";", "unsigned", "OrderingVal", "=", "Ordering", "->", "getZExtValue", "(", ")", ";", "if", "(", "OrderingVal", ">", "static_cast", "<", "unsigned", ">", "(", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ")", "return", "false", ";", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "", ")", ";", "Info", ".", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrderingVal", ")", ";"], "ground_truth": ["Info", ".", "ReadMem", "=", "true", ";"], "File": "AMDGPUTargetTransformInfo20", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47119, "Length": 104, "Cover_Rate": 0.5842696629213483} {"Template_token": ["", "bool", "GCNTTIImpl", "::", "isAlwaysUniform", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo20", "Func": "isAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47120, "Length": 53, "Cover_Rate": 0.8688524590163934} {"Template_token": ["", "if", "(", "AddrSpace", "==", "ST", "->", "getAS", "(", ")", ".", "PRIVATE_ADDRESS", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUTargetTransformInfo20", "Func": "isLegalToVectorizeMemChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47121, "Length": 18, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "(", "A", ")", ";", "if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "ST", "->", "getAS", "(", ")", ".", "PRIVATE_ADDRESS", "||", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "ST", "->", "getAS", "(", ")", ".", "FLAT_ADDRESS", ";", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";"], "File": "AMDGPUTargetTransformInfo20", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47123, "Length": 112, "Cover_Rate": 0.7417218543046358} {"Template_token": ["", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "(", "A", ")", ";", "if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "ST", "->", "getAS", "(", ")", ".", "PRIVATE_ADDRESS", "||", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "ST", "->", "getAS", "(", ")", ".", "FLAT_ADDRESS", ";", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo20", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47124, "Length": 133, "Cover_Rate": 0.8807947019867549} {"Template_token": ["", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", "&&", "(", "AddrSpace", "==", "AS", "::", "PARAM_D_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "PARAM_I_ADDRESS", "||", "(", "AddrSpace", ">=", "AS", "::", "CONSTANT_BUFFER_0", "&&", "AddrSpace", "<=", "AS", "::", "CONSTANT_BUFFER_15", ")", ")", ")", "return", "", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo21", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47125, "Length": 49, "Cover_Rate": 0.4375} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "ExtractElement", ":", "case", "Instruction", "::", "InsertElement", ":"], "ground_truth": ["return", "Index", "==", "~", "", "?", "", ":", "", ";"], "File": "AMDGPUTargetTransformInfo21", "Func": "getVectorInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47127, "Length": 25, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "case", "Instruction", "::", "InsertElement", ":", "return", "Index", "==", "~", "", "?", "", ":", "", ";", "default", ":", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo21", "Func": "getVectorInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47128, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "A", "->", "getArgNo", "(", ")", "+", "", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "A", "->", "getArgNo", "(", ")", "+", "", ",", "Attribute", "::", "ByVal", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetTransformInfo21", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47129, "Length": 50, "Cover_Rate": 0.5617977528089888} {"Template_token": ["", "static", "bool", "isArgPassedInSGPR", "(", "const", "Argument", "*", "A", ")", "{", "const", "Function", "*", "F", "=", "A", "->", "getParent", "(", ")", ";", "if", "(", "!", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "A", "->", "getArgNo", "(", ")", "+", "", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "A", "->", "getArgNo", "(", ")", "+", "", ",", "Attribute", "::", "ByVal", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo21", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47130, "Length": 83, "Cover_Rate": 0.9325842696629213} {"Template_token": ["", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ";", "return", "isIntrinsicSourceOfDivergence", "(", "TM", ".", "getIntrinsicInfo", "(", ")", ",", "Intrinsic", ")", ";", "}", "if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo21", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47131, "Length": 88, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ";", "return", "isIntrinsicSourceOfDivergence", "(", "TM", ".", "getIntrinsicInfo", "(", ")", ",", "Intrinsic", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo21", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47132, "Length": 63, "Cover_Rate": 0.42567567567567566} {"Template_token": ["", "explicit", "GCNTTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphics", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", ",", "MaxVGPRs", "(", "ST", "->", "getMaxNumVGPRs", "(", "std", "::", "max", "(", "ST", "->", "getWavesPerEU", "(", "F", ")", ".", "first", ",", "ST", "->", "getWavesPerEUForWorkGroup", "(", "ST", "->", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ")", ")", ")", ")", "{", "", "Mode", "(", "F", ")", ";"], "ground_truth": ["HasFP32Denormals", "=", "Mode", ".", "allFP32Denormals", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo22", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47134, "Length": 125, "Cover_Rate": 0.9057971014492754} {"Template_token": ["", "return", "ST", "->", "hasHalfRate64Ops", "(", ")", "?", "getHalfRateInstrCost", "(", "CostKind", ")", ":", "getQuarterRateInstrCost", "(", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo22", "Func": "get64BitInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47135, "Length": 18, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "inline", "int", "get64BitInstrCost", "(", "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ")", "const", "{"], "ground_truth": ["return", "ST", "->", "hasHalfRate64Ops", "(", ")", "?", "getHalfRateInstrCost", "(", "CostKind", ")", ":", "getQuarterRateInstrCost", "(", "CostKind", ")", ";"], "File": "AMDGPUTargetTransformInfo22", "Func": "get64BitInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47136, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "return", "", ";", "default", ":", "return", "BaseT", "::", "getCFInstrCost", "(", "Opcode", ",", "CostKind", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo22", "Func": "getCFInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47137, "Length": 17, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "FPTo", ":", "case", "Instruction", "::", "FPExt", ":", "case", "Instruction", "::", "PtrToInt", ":", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "ToFP", ":", "case", "Instruction", "::", "UIToFP", ":", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "FPTrunc", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "{", "return", "getCastInstrCost", "(", "I", "->", "getOpcode", "(", ")", ",", "I", "->", "getType", "(", ")", ",", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "CostKind", ",", "I", ")", ";", "}", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FMul", ":", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "FDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "case", "Instruction", "::", "FRem", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "FNeg", ":", "{", "return", "getArithmeticInstrCost", "(", "I", "->", "getOpcode", "(", ")", ",", "I", "->", "getType", "(", ")", ",", "CostKind", ",", "TTI", "::", "OK_AnyValue", ",", "TTI", "::", "OK_AnyValue", ",", "TTI", "::", "OP_None", ",", "TTI", "::", "OP_None", ",", "Operands", ",", "I", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo22", "Func": "getUserCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47139, "Length": 223, "Cover_Rate": 0.30506155950752395} {"Template_token": ["", "case", "Instruction", "::", "Call", ":", "{", "if", "(", "const", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ")", ")", "{", "IntrinsicCostAttributes", "CostAttrs", "(", "*", "II", ")", ";", "return", "getIntrinsicInstrCost", "(", "CostAttrs", ",", "CostKind", ")", ";", "}", "else", "{", "return", "BaseT", "::", "getUserCost", "(", "U", ",", "Operands", ",", "CostKind", ")", ";", "}", "}", "case", "Instruction", "::", "ShuffleVector", ":", "{", "const", "ShuffleVectorInst", "*", "Shuffle", "=", "cast", "<", "ShuffleVectorInst", ">", "(", "I", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "Shuffle", "->", "getType", "(", ")", ")", ";", "auto", "*", "SrcTy", "=", "cast", "<", "VectorType", ">", "(", "Shuffle", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "int", "SubIndex", ";", "if", "(", "Shuffle", "->", "isExtractSubvectorMask", "(", "SubIndex", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_ExtractSubvector", ",", "SrcTy", ",", "SubIndex", ",", "Ty", ")", ";", "if", "(", "Shuffle", "->", "changesLength", "(", ")", ")", "return", "BaseT", "::", "getUserCost", "(", "U", ",", "Operands", ",", "CostKind", ")", ";", "if", "(", "Shuffle", "->", "isIdentity", "(", ")", ")", "return", "", ";", "if", "(", "Shuffle", "->", "isReverse", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Reverse", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isSelect", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Select", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isTranspose", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Transpose", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isZeroEltSplat", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Broadcast", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isSingleSource", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_PermuteSingleSrc", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "return", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "}", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "FPTo", ":", "case", "Instruction", "::", "FPExt", ":", "case", "Instruction", "::", "PtrToInt", ":", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "ToFP", ":", "case", "Instruction", "::", "UIToFP", ":", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "FPTrunc", ":", "case", "Instruction", "::", "BitCast", ":"], "ground_truth": ["case", "Instruction", "::", "AddrSpaceCast", ":", "{"], "File": "AMDGPUTargetTransformInfo22", "Func": "getUserCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47140, "Length": 358, "Cover_Rate": 0.4897400820793434} {"Template_token": ["", "explicit", "GCNTTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphicsShader", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", ",", "HasFP32Denormals", "(", "", "(", "F", ")", ".", "allFP32Denormals", "(", ")", ")", ",", "MaxVGPRs", "(", "ST", "->", "getMaxNumVGPRs", "(", "std", "::", "max", "(", "ST", "->", "getWavesPerEU", "(", "F", ")", ".", "first", ",", "ST", "->", "getWavesPerEUForWorkGroup", "(", "ST", "->", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ")", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo24", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47141, "Length": 124, "Cover_Rate": 0.96875} {"Template_token": ["", "explicit", "GCNTTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphicsShader", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", ",", "HasFP32Denormals", "(", "", "(", "F", ")", ".", "allFP32Denormals", "(", ")", ")", ",", "MaxVGPRs", "(", "ST", "->", "getMaxNumVGPRs", "(", "std", "::", "max", "(", "ST", "->", "getWavesPerEU", "(", "F", ")", ".", "first", ",", "ST", "->", "getWavesPerEUForWorkGroup", "(", "ST", "->", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ")", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo24", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47142, "Length": 124, "Cover_Rate": 0.96875} {"Template_token": ["", "StringRef", "Name", "=", "I", "->", "getCalledFunction", "(", ")", "->", "getName", "(", ")", ";", "switch", "(", "TII", "->", "lookupName", "(", "(", "const", "char", "*", ")", "Name", ".", "bytes_begin", "(", ")", ",", "Name", ".", "size", "(", ")", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUTargetTransformInfo25", "Func": "isIntrinsicSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47143, "Length": 52, "Cover_Rate": 0.37681159420289856} {"Template_token": ["", "case", "", ":", "return", "true", ";", "}", "StringRef", "Name", "=", "I", "->", "getCalledFunction", "(", ")", "->", "getName", "(", ")", ";", "switch", "(", "TII", "->", "lookupName", "(", "(", "const", "char", "*", ")", "Name", ".", "bytes_begin", "(", ")", ",", "Name", ".", "size", "(", ")", ")", ")", "{", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetTransformInfo25", "Func": "isIntrinsicSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47144, "Length": 50, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "if", "(", "ST", "->", "hasVOP3PInsts", "(", ")", ")", "{", "if", "(", "cast", "<", "FixedVectorType", ">", "(", "VT", ")", "->", "getNumElements", "(", ")", "==", "", "&&", "DL", ".", "getTypeSizeInBits", "(", "VT", "->", "getElementType", "(", ")", ")", "==", "", ")", "{", "switch", "(", "Kind", ")", "{", "case", "TTI", "::", "SK_Broadcast", ":", "case", "TTI", "::", "SK_Reverse", ":", "case", "TTI", "::", "SK_PermuteSingleSrc", ":", "return", "", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "AMDGPUTargetTransformInfo27", "Func": "getShuffleCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47145, "Length": 66, "Cover_Rate": 0.5076923076923077} {"Template_token": ["", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "return", "", ";", "return", "", ";", "}", "if", "(", "AddrSpace", "==", "AS", ".", "FLAT_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "REGION_ADDRESS", ")", "return", "", ";", "if", "(", "AddrSpace", "==", "AS", ".", "PRIVATE_ADDRESS", ")", "return", "", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", "&&", "(", "AddrSpace", "==", "AS", ".", "PARAM_D_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "PARAM_I_ADDRESS", "||", "(", "AddrSpace", ">=", "AS", ".", "CONSTANT_BUFFER_0", "&&", "AddrSpace", "<=", "AS", ".", "CONSTANT_BUFFER_15", ")", ")", ")", "return", "", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo28", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47146, "Length": 108, "Cover_Rate": 0.7297297297297297} {"Template_token": ["", "AS", "AS", "=", "ST", "->", "getAS", "(", ")", ";", "if", "(", "AddrSpace", "==", "AS", ".", "GLOBAL_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", ")", "return", "", ";", "return", "", ";", "}", "if", "(", "AddrSpace", "==", "AS", ".", "FLAT_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "REGION_ADDRESS", ")", "return", "", ";", "if", "(", "AddrSpace", "==", "AS", ".", "PRIVATE_ADDRESS", ")", "return", "", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";"], "ground_truth": ["if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", "&&", "(", "AddrSpace", "==", "AS", ".", "PARAM_D_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "PARAM_I_ADDRESS", "||", "(", "AddrSpace", ">=", "AS", ".", "CONSTANT_BUFFER_0", "&&", "AddrSpace", "<=", "AS", ".", "CONSTANT_BUFFER_15", ")", ")", ")", "return", "", ";"], "File": "AMDGPUTargetTransformInfo28", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47147, "Length": 132, "Cover_Rate": 0.8918918918918919} {"Template_token": ["", "explicit", "GCNTTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphicsShader", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", ",", "MaxVGPRs", "(", "ST", "->", "getMaxNumVGPRs", "(", "std", "::", "max", "(", "ST", "->", "getWavesPerEU", "(", "F", ")", ".", "first", ",", "ST", "->", "getWavesPerEUForWorkGroup", "(", "ST", "->", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ")", ")", ")", ")", "{", "", "Mode", "(", "F", ")", ";", "HasFP32Denormals", "=", "Mode", ".", "allFP32Denormals", "(", ")", ";", "HasFP64FP16Denormals", "=", "Mode", ".", "allFP64FP16Denormals", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo29", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47148, "Length": 134, "Cover_Rate": 0.9710144927536232} {"Template_token": ["", "}", "if", "(", "auto", "*", "VTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "unsigned", "Num", "=", "cast", "<", "FixedVectorType", ">", "(", "VTy", ")", "->", "getNumElements", "(", ")", ";", "unsigned", "Cost", "=", "getArithmeticInstrCost", "(", "Opcode", ",", "VTy", "->", "getScalarType", "(", ")", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";", "return", "getScalarizationOverhead", "(", "VTy", ",", "Args", ")", "+", "Num", "*", "Cost", ";", "}", "return", "OpCost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "", ";", "", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "switch", "(", "ISD", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "get64BitInstrCost", "(", "CostKind", ")", "*", "LT", ".", "first", "*", "NElts", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "return", "", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "case", "", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", "CostKind", ")", ";", "if", "(", "SLT", "==", "", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "", "*", "QuarterRateCost", "+", "(", "", "*", "", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "", ":", "if", "(", "CxtI", "&&", "CxtI", "->", "hasOneUse", "(", ")", ")", "if", "(", "const", "auto", "*", "FAdd", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "*", "CxtI", "->", "user_begin", "(", ")", ")", ")", "{", "const", "int", "OPC", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "FAdd", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "OPC", "==", "", "||", "OPC", "==", "", ")", "{", "if", "(", "ST", "->", "hasMadMacF32Insts", "(", ")", "&&", "SLT", "==", "", "&&", "!", "HasFP32Denormals", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", "&&", "!", "HasFP64FP16Denormals", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "const", "TargetOptions", "&", "Options", "=", "TLI", "->", "getTargetMachine", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "FAdd", "->", "hasAllowContract", "(", ")", "&&", "CxtI", "->", "hasAllowContract", "(", ")", ")", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "}", "}", "LLVM_FALLTHROUGH", ";"], "ground_truth": ["case", "", ":"], "File": "AMDGPUTargetTransformInfo2", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47149, "Length": 508, "Cover_Rate": 0.45075421472937} {"Template_token": ["", "unsigned", "RetVF", "=", "(", "RetTy", "->", "isVectorTy", "(", ")", "?", "cast", "<", "FixedVectorType", ">", "(", "RetTy", ")", "->", "getNumElements", "(", ")", ":", "", ")", ";", "assert", "(", "(", "RetVF", "==", "", "||", "VF", "==", "", ")", "&&", "", ")", ";", "const", "IntrinsicInst", "*", "I", "=", "ICA", ".", "getInst", "(", ")", ";", "const", "SmallVectorImpl", "<", "const", "Value", "*", ">", "&", "Args", "=", "ICA", ".", "getArgs", "(", ")", ";", "FastMathFlags", "FMF", "=", "ICA", ".", "getFlags", "(", ")", ";", "SmallVector", "<", "Type", "*", ",", "", ">", "Types", ";", "for", "(", "const", "Value", "*", "Op", ":", "Args", ")", "{", "Type", "*", "OpTy", "=", "Op", "->", "getType", "(", ")", ";", "assert", "(", "VF", "==", "", "||", "!", "OpTy", "->", "isVectorTy", "(", ")", ")", ";", "Types", ".", "push_back", "(", "VF", "==", "", "?", "OpTy", ":", "FixedVectorType", "::", "get", "(", "OpTy", ",", "VF", ")", ")", ";", "}", "if", "(", "VF", ">", "", "&&", "!", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetTy", "=", "FixedVectorType", "::", "get", "(", "RetTy", ",", "VF", ")", ";", "unsigned", "ScalarizationCost", "=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "if", "(", "RetVF", ">", "", "||", "VF", ">", "", ")", "{", "ScalarizationCost", "=", "", ";", "if", "(", "!", "RetTy", "->", "isVoidTy", "(", ")", ")", "ScalarizationCost", "+=", "getScalarizationOverhead", "(", "cast", "<", "VectorType", ">", "(", "RetTy", ")", ",", "true", ",", "false", ")", ";", "ScalarizationCost", "+=", "getOperandsScalarizationOverhead", "(", "Args", ",", "VF", ")", ";", "}", "IntrinsicCostAttributes", "Attrs", "(", "ICA", ".", "getID", "(", ")", ",", "RetTy", ",", "Types", ",", "FMF", ",", "ScalarizationCost", ",", "I", ")", ";", "return", "getIntrinsicInstrCost", "(", "Attrs", ",", "CostKind", ")", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "", ";", "", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", "CostKind", ")", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "unsigned", "InstRate", "=", "getQuarterRateInstrCost", "(", "CostKind", ")", ";", "if", "(", "ICA", ".", "getID", "(", ")", "==", "", ")", "{", "InstRate", "=", "ST", "->", "hasFastFMAF32", "(", ")", "?", "getHalfRateInstrCost", "(", "CostKind", ")", ":", "getQuarterRateInstrCost", "(", "CostKind", ")", ";", "}", "return", "LT", ".", "first", "*", "NElts", "*", "InstRate", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo2", "Func": "getIntrinsicInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47150, "Length": 399, "Cover_Rate": 0.7321100917431193} {"Template_token": ["", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getMinMaxReductionCost", "(", "Ty", ",", "CondTy", ",", "IsPairwise", ",", "IsUnsigned", ",", "CostKind", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";"], "File": "AMDGPUTargetTransformInfo2", "Func": "getMinMaxReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47152, "Length": 66, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "CommonTTI", ".", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo2", "Func": "getPeelingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47154, "Length": 12, "Cover_Rate": 0.375} {"Template_token": ["", "continue", ";", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "", ";", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "getUnderlyingObject", "(", "Ptr", ")", ")", ";", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "", "||", "L", "->", "getLoopDepth", "(", ")", ">", "", "||", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "L", "<<", "", ")", ";", "UP", ".", "Runtime", "=", "UnrollRuntimeLocal", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo2", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47155, "Length": 253, "Cover_Rate": 0.30083234244946494} {"Template_token": ["", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "getUnderlyingObject", "(", "Ptr", ")", ")", ";", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "", "||", "L", "->", "getLoopDepth", "(", ")", ">", "", "||", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "L", "<<", "", ")", ";", "UP", ".", "Runtime", "=", "UnrollRuntimeLocal", ";", "}", "bool", "HasLoopDef", "=", "false", ";", "for", "(", "const", "Value", "*", "Op", ":", "GEP", "->", "operands", "(", ")", ")", "{", "const", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ";", "if", "(", "!", "Inst", "||", "L", "->", "isLoopInvariant", "(", "Op", ")", ")", "continue", ";", "if", "(", "llvm", "::", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "Inst", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "Inst", ")", ";", "}", ")", ")", "continue", ";", "HasLoopDef", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HasLoopDef", ")", "continue", ";"], "ground_truth": ["UP", ".", "Threshold", "=", "Threshold", ";"], "File": "AMDGPUTargetTransformInfo2", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47156, "Length": 282, "Cover_Rate": 0.33531510107015455} {"Template_token": ["", "static", "bool", "isArgPassedInSGPR", "(", "const", "Argument", "*", "A", ")", "{", "const", "Function", "*", "F", "=", "A", "->", "getParent", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";"], "ground_truth": ["switch", "(", "CC", ")", "{"], "File": "AMDGPUTargetTransformInfo2", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47157, "Length": 37, "Cover_Rate": 0.33035714285714285} {"Template_token": ["", "return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo2", "Func": "isLegalToVectorizeLoadChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47159, "Length": 11, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "bool", "TTIImpl", "::", "isLegalToVectorizeMemChain", "(", "unsigned", "ChainSizeInBytes", ",", "Align", "Alignment", ",", "unsigned", "AddrSpace", ")", "const", "{"], "ground_truth": ["return", "(", "AddrSpace", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", ";"], "File": "AMDGPUTargetTransformInfo2", "Func": "isLegalToVectorizeMemChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47160, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "return", "(", "AddrSpace", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo2", "Func": "isLegalToVectorizeMemChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47161, "Length": 10, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo2", "Func": "isLegalToVectorizeStoreChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47163, "Length": 11, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "InstructionCost", "TTIImpl", "::", "getCFInstrCost", "(", "unsigned", "Opcode", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "if", "(", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "||", "CostKind", "==", "TTI", "::", "TCK_SizeAndLatency", ")", "return", "Opcode", "==", "Instruction", "::", "PHI", "?", "", ":", "", ";", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "Br", ":", "case", "Instruction", "::", "Ret", ":", "return", "", ";", "default", ":"], "ground_truth": ["return", "BaseT", "::", "getCFInstrCost", "(", "Opcode", ",", "CostKind", ",", "I", ")", ";"], "File": "AMDGPUTargetTransformInfo30", "Func": "getCFInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47164, "Length": 76, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "return", "TypeSize", "::", "getFixed", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo30", "Func": "getRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47165, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "TypeSize", "TTIImpl", "::", "getRegisterBitWidth", "(", "TargetTransformInfo", "::", "RegisterKind", "K", ")", "const", "{"], "ground_truth": ["return", "TypeSize", "::", "getFixed", "(", "", ")", ";"], "File": "AMDGPUTargetTransformInfo30", "Func": "getRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47166, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "", "||", "L", "->", "getLoopDepth", "(", ")", ">", "", "||", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "L", "<<", "", ")", ";", "UP", ".", "Runtime", "=", "UnrollRuntimeLocal", ";", "}", "bool", "HasLoopDef", "=", "false", ";", "for", "(", "const", "Value", "*", "Op", ":", "GEP", "->", "operands", "(", ")", ")", "{", "const", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ";", "if", "(", "!", "Inst", "||", "L", "->", "isLoopInvariant", "(", "Op", ")", ")", "continue", ";", "if", "(", "llvm", "::", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "Inst", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "Inst", ")", ";", "}", ")", ")", "continue", ";", "HasLoopDef", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HasLoopDef", ")", "continue", ";", "UP", ".", "Threshold", "=", "Threshold", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Threshold", "<<", "", "<<", "*", "L", "<<", "", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "if", "(", "L", "->", "isInnermost", "(", ")", "&&", "BB", "->", "size", "(", ")", "<", "UnrollMaxBlockToAnalyze", ")", "UP", ".", "MaxIterationsCountToAnalyze", "=", "", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo30", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47167, "Length": 294, "Cover_Rate": 0.34710743801652894} {"Template_token": ["", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "", ";", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "getUnderlyingObject", "(", "Ptr", ")", ")", ";", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "", "||", "L", "->", "getLoopDepth", "(", ")", ">", "", "||", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "L", "<<", "", ")", ";", "UP", ".", "Runtime", "=", "UnrollRuntimeLocal", ";", "}", "bool", "HasLoopDef", "=", "false", ";"], "ground_truth": ["for", "(", "const", "Value", "*", "Op", ":", "GEP", "->", "operands", "(", ")", ")", "{"], "File": "AMDGPUTargetTransformInfo30", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47168, "Length": 270, "Cover_Rate": 0.3187721369539551} {"Template_token": ["", "unsigned", "EltSize", "=", "DL", ".", "getTypeSizeInBits", "(", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "EltSize", "<", "", ")", "{", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo30", "Func": "getVectorInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47169, "Length": 40, "Cover_Rate": 0.40404040404040403} {"Template_token": ["", "TTIImpl", "::", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo30", "Func": "R600TTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47170, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "TTIImpl", "::", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo30", "Func": "R600TTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47171, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "UP", ".", "Threshold", "=", "", ";", "UP", ".", "MaxCount", "=", "UINT_MAX", ";", "UP", ".", "Partial", "=", "true", ";", "const", "unsigned", "MaxAlloca", "=", "(", "", "-", "", ")", "*", "", ";", "for", "(", "const", "BasicBlock", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "BB", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", "||", "GEP", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "continue", ";", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "Alloca", "&&", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "{", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";"], "ground_truth": ["bool", "HasLoopDef", "=", "false", ";"], "File": "AMDGPUTargetTransformInfo35", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47174, "Length": 182, "Cover_Rate": 0.610738255033557} {"Template_token": ["", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", "||", "GEP", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "continue", ";", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "Alloca", "&&", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "{", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "", ";"], "ground_truth": ["if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";"], "File": "AMDGPUTargetTransformInfo35", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47175, "Length": 118, "Cover_Rate": 0.3959731543624161} {"Template_token": ["", "bool", "TTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "(", "A", ")", ";", "if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ";", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "isIntrinsicSourceOfDivergence", "(", "Intrinsic", ")", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo35", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47177, "Length": 127, "Cover_Rate": 1.0} {"Template_token": ["", "SmallVector", "<", "Type", "*", ",", "", ">", "Types", ";", "for", "(", "const", "Value", "*", "Op", ":", "Args", ")", "{", "Type", "*", "OpTy", "=", "Op", "->", "getType", "(", ")", ";", "assert", "(", "VF", "==", "", "||", "!", "OpTy", "->", "isVectorTy", "(", ")", ")", ";", "Types", ".", "push_back", "(", "VF", "==", "", "?", "OpTy", ":", "FixedVectorType", "::", "get", "(", "OpTy", ",", "VF", ")", ")", ";", "}", "if", "(", "VF", ">", "", "&&", "!", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetTy", "=", "FixedVectorType", "::", "get", "(", "RetTy", ",", "VF", ")", ";", "unsigned", "ScalarizationCost", "=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "if", "(", "RetVF", ">", "", "||", "VF", ">", "", ")", "{", "ScalarizationCost", "=", "", ";", "if", "(", "!", "RetTy", "->", "isVoidTy", "(", ")", ")", "ScalarizationCost", "+=", "getScalarizationOverhead", "(", "cast", "<", "VectorType", ">", "(", "RetTy", ")", ",", "true", ",", "false", ")", ";", "ScalarizationCost", "+=", "getOperandsScalarizationOverhead", "(", "Args", ",", "VF", ")", ";", "}", "IntrinsicCostAttributes", "Attrs", "(", "ICA", ".", "getID", "(", ")", ",", "RetTy", ",", "Types", ",", "FMF", ",", "ScalarizationCost", ",", "I", ")", ";", "return", "getIntrinsicInstrCost", "(", "Attrs", ",", "CostKind", ")", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "", ";", "", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", "CostKind", ")", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "unsigned", "InstRate", "=", "getQuarterRateInstrCost", "(", "CostKind", ")", ";"], "ground_truth": ["if", "(", "ICA", ".", "getID", "(", ")", "==", "", ")", "{"], "File": "AMDGPUTargetTransformInfo36", "Func": "getIntrinsicInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47178, "Length": 294, "Cover_Rate": 0.5355191256830601} {"Template_token": ["", "explicit", "GCNTTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphicsShader", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo38", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47181, "Length": 76, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "explicit", "GCNTTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphicsShader", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo38", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47182, "Length": 76, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "int", "Cost", "=", "", "*", "get64BitInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "ST", "->", "hasUsableDivScaleConditionOutput", "(", ")", ")", "Cost", "+=", "", "*", "getFullRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "!", "Args", ".", "empty", "(", ")", "&&", "match", "(", "Args", "[", "", "]", ",", "PatternMatch", "::", "m_FPOne", "(", ")", ")", ")", "{", "if", "(", "(", "SLT", "==", "", "&&", "!", "HasFP32Denormals", ")", "||", "(", "SLT", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", ")", "{", "return", "LT", ".", "first", "*", "getQuarterRateInstrCost", "(", ")", "*", "NElts", ";", "}", "}", "if", "(", "SLT", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "{", "int", "Cost", "=", "", "*", "getFullRateInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "{", "int", "Cost", "=", "", "*", "getFullRateInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "HasFP32Denormals", ")", "{", "Cost", "+=", "", "*", "getFullRateInstrCost", "(", ")", ";", "}", "return", "LT", ".", "first", "*", "NElts", "*", "Cost", ";", "}", "break", ";", "case", "", ":"], "ground_truth": ["return", "TLI", "->", "isFNegFree", "(", "SLT", ")", "?", "", ":", "NElts", ";"], "File": "AMDGPUTargetTransformInfo40", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47183, "Length": 292, "Cover_Rate": 0.34638196915776986} {"Template_token": ["", "int", "GCNTTIImpl", "::", "getIntrinsicInstrCost", "(", "", "ID", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", ",", "const", "Instruction", "*", "I", ")", "{"], "ground_truth": ["return", "getIntrinsicInstrCost", "<", "Type", ">", "(", "ID", ",", "RetTy", ",", "Tys", ",", "FMF", ",", "ScalarizationCostPassed", ",", "I", ")", ";"], "File": "AMDGPUTargetTransformInfo41", "Func": "getIntrinsicInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47186, "Length": 50, "Cover_Rate": 0.9433962264150944} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "return", "!", "isInlineAsmSourceOfDivergence", "(", "CI", ")", ";", "return", "false", ";", "}", "const", "ExtractValueInst", "*", "ExtValue", "=", "dyn_cast", "<", "ExtractValueInst", ">", "(", "V", ")", ";", "if", "(", "!", "ExtValue", ")", "return", "false", ";", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "ExtValue", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CI", ")", "return", "false", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "CI", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "{", "ArrayRef", "<", "unsigned", ">", "Indices", "=", "ExtValue", "->", "getIndices", "(", ")", ";", "return", "Indices", ".", "size", "(", ")", "==", "", "&&", "Indices", "[", "", "]", "==", "", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo41", "Func": "isAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47188, "Length": 181, "Cover_Rate": 0.688212927756654} {"Template_token": ["", "bool", "GCNTTIImpl", "::", "isInlineAsmSourceOfDivergence", "(", "const", "CallInst", "*", "CI", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ")", "const", "{", "if", "(", "Indices", ".", "size", "(", ")", ">", "", ")", "return", "true", ";", "const", "DataLayout", "&", "DL", "=", "CI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "TLI", "->", "ParseConstraints", "(", "DL", ",", "ST", "->", "getRegisterInfo", "(", ")", ",", "CS", ")", ";", "const", "int", "TargetOutputIdx", "=", "Indices", ".", "empty", "(", ")", "?", "-", "", ":", "Indices", "[", "", "]", ";", "int", "OutputIdx", "=", "", ";"], "ground_truth": ["for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{"], "File": "AMDGPUTargetTransformInfo41", "Func": "isInlineAsmSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47189, "Length": 115, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "bool", "GCNTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "(", "A", ")", ";", "if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ";", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "return", "isInlineAsmSourceOfDivergence", "(", "CI", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo41", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47190, "Length": 169, "Cover_Rate": 0.9657142857142857} {"Template_token": ["", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{"], "ground_truth": ["if", "(", "isa", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "return", "isInlineAsmSourceOfDivergence", "(", "CI", ")", ";"], "File": "AMDGPUTargetTransformInfo41", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47191, "Length": 82, "Cover_Rate": 0.4685714285714286} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo42", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47192, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo42", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47193, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "*", "ORE", ")", "{"], "ground_truth": ["CommonTTI", ".", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ",", "ORE", ")", ";"], "File": "AMDGPUTargetTransformInfo42", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47194, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "CommonTTI", ".", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ",", "ORE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo42", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47195, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "return", "", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "case", "", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "", "*", "QuarterRateCost", "+", "(", "", "*", "", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "", ":", "if", "(", "CxtI", "&&", "CxtI", "->", "hasOneUse", "(", ")", ")", "if", "(", "const", "auto", "*", "FAdd", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "*", "CxtI", "->", "user_begin", "(", ")", ")", ")", "{", "const", "int", "OPC", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "FAdd", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "OPC", "==", "", "||", "OPC", "==", "", ")", "{", "if", "(", "ST", "->", "hasMadMacF32Insts", "(", ")", "&&", "SLT", "==", "", "&&", "!", "HasFP32Denormals", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", "&&", "!", "HasFP64FP16Denormals", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "const", "TargetOptions", "&", "Options", "=", "TLI", "->", "getTargetMachine", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "FAdd", "->", "hasAllowContract", "(", ")", "&&", "CxtI", "->", "hasAllowContract", "(", ")", ")", ")", "return", "TargetTransformInfo", "::", "TCC_Free", ";", "}", "}", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "int", "Cost", "=", "", "*", "get64BitInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";"], "ground_truth": ["if", "(", "!", "ST", "->", "hasUsableDivScaleConditionOutput", "(", ")", ")", "Cost", "+=", "", "*", "getFullRateInstrCost", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo43", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47196, "Length": 413, "Cover_Rate": 0.44940152339499456} {"Template_token": ["", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "Ty", ",", "IsPairwise", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";"], "File": "AMDGPUTargetTransformInfo44", "Func": "getArithmeticReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47197, "Length": 50, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "Ty", ",", "IsPairwise", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "getFullRateInstrCost", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo44", "Func": "getArithmeticReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47198, "Length": 71, "Cover_Rate": 0.8068181818181818} {"Template_token": ["", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "unsigned", "InstRate", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "ID", "==", "", ")", "{", "InstRate", "=", "ST", "->", "hasFastFMAF32", "(", ")", "?", "getHalfRateInstrCost", "(", ")", ":", "getQuarterRateInstrCost", "(", ")", ";", "}", "return", "LT", ".", "first", "*", "NElts", "*", "InstRate", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo44", "Func": "getIntrinsicInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47199, "Length": 80, "Cover_Rate": 0.33195020746887965} {"Template_token": ["", "if", "(", "MinAlign", "==", "", ")", "return", "Type", "::", "getInt16Ty", "(", "Context", ")", ";"], "ground_truth": ["if", "(", "SrcAddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "SrcAddrSpace", "==", "AS", "::", "REGION_ADDRESS", "||", "DestAddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "{"], "File": "AMDGPUTargetTransformInfo44", "Func": "getMemcpyLoopLoweringType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47200, "Length": 41, "Cover_Rate": 0.36283185840707965} {"Template_token": ["", "if", "(", "MinAlign", "==", "", ")", "return", "Type", "::", "getInt16Ty", "(", "Context", ")", ";"], "ground_truth": ["if", "(", "SrcAddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "SrcAddrSpace", "==", "AS", "::", "REGION_ADDRESS", "||", "DestAddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "{"], "File": "AMDGPUTargetTransformInfo44", "Func": "getMemcpyLoopLoweringType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47201, "Length": 41, "Cover_Rate": 0.36283185840707965} {"Template_token": ["", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getMinMaxReductionCost", "(", "Ty", ",", "CondTy", ",", "IsPairwise", ",", "IsUnsigned", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "getHalfRateInstrCost", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo44", "Func": "getMinMaxReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47202, "Length": 73, "Cover_Rate": 0.776595744680851} {"Template_token": ["", "switch", "(", "Kind", ")", "{", "case", "TTI", "::", "SK_Broadcast", ":", "case", "TTI", "::", "SK_Reverse", ":", "case", "TTI", "::", "SK_PermuteSingleSrc", ":", "return", "", ";", "default", ":", "break", ";", "}", "}", "}", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "VT", ",", "Index", ",", "SubTp", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo44", "Func": "getShuffleCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47203, "Length": 45, "Cover_Rate": 0.45} {"Template_token": ["", "}", "else", "{", "return", "BaseT", "::", "getUserCost", "(", "U", ",", "Operands", ",", "CostKind", ")", ";", "}", "}", "case", "Instruction", "::", "ShuffleVector", ":", "{", "const", "ShuffleVectorInst", "*", "Shuffle", "=", "cast", "<", "ShuffleVectorInst", ">", "(", "I", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "Shuffle", "->", "getType", "(", ")", ")", ";", "auto", "*", "SrcTy", "=", "cast", "<", "VectorType", ">", "(", "Shuffle", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "int", "SubIndex", ";", "if", "(", "Shuffle", "->", "isExtractSubvectorMask", "(", "SubIndex", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_ExtractSubvector", ",", "SrcTy", ",", "SubIndex", ",", "Ty", ")", ";", "if", "(", "Shuffle", "->", "changesLength", "(", ")", ")", "return", "BaseT", "::", "getUserCost", "(", "U", ",", "Operands", ",", "CostKind", ")", ";", "if", "(", "Shuffle", "->", "isIdentity", "(", ")", ")", "return", "", ";", "if", "(", "Shuffle", "->", "isReverse", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Reverse", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isSelect", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Select", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isTranspose", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Transpose", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isZeroEltSplat", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Broadcast", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isSingleSource", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_PermuteSingleSrc", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "return", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "}", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "FPTo", ":", "case", "Instruction", "::", "FPExt", ":"], "ground_truth": ["case", "Instruction", "::", "PtrToInt", ":"], "File": "AMDGPUTargetTransformInfo44", "Func": "getUserCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47204, "Length": 285, "Cover_Rate": 0.3667953667953668} {"Template_token": ["", "const", "ShuffleVectorInst", "*", "Shuffle", "=", "cast", "<", "ShuffleVectorInst", ">", "(", "I", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "Shuffle", "->", "getType", "(", ")", ")", ";", "auto", "*", "SrcTy", "=", "cast", "<", "VectorType", ">", "(", "Shuffle", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "int", "SubIndex", ";", "if", "(", "Shuffle", "->", "isExtractSubvectorMask", "(", "SubIndex", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_ExtractSubvector", ",", "SrcTy", ",", "SubIndex", ",", "Ty", ")", ";", "if", "(", "Shuffle", "->", "changesLength", "(", ")", ")", "return", "BaseT", "::", "getUserCost", "(", "U", ",", "Operands", ",", "CostKind", ")", ";", "if", "(", "Shuffle", "->", "isIdentity", "(", ")", ")", "return", "", ";", "if", "(", "Shuffle", "->", "isReverse", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Reverse", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isSelect", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Select", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isTranspose", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Transpose", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isZeroEltSplat", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_Broadcast", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "if", "(", "Shuffle", "->", "isSingleSource", "(", ")", ")", "return", "getShuffleCost", "(", "TTI", "::", "SK_PermuteSingleSrc", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "return", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "Ty", ",", "", ",", "nullptr", ")", ";", "}", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "FPTo", ":", "case", "Instruction", "::", "FPExt", ":", "case", "Instruction", "::", "PtrToInt", ":", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "ToFP", ":", "case", "Instruction", "::", "UIToFP", ":", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "FPTrunc", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "{", "return", "getCastInstrCost", "(", "I", "->", "getOpcode", "(", ")", ",", "I", "->", "getType", "(", ")", ",", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "I", ")", ";", "}", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FMul", ":"], "ground_truth": ["case", "Instruction", "::", "UDiv", ":"], "File": "AMDGPUTargetTransformInfo44", "Func": "getUserCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47205, "Length": 363, "Cover_Rate": 0.4671814671814672} {"Template_token": ["", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "const", "BranchInst", "*", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "UP", ".", "Threshold", "<", "MaxBoost", "&&", "Br", "->", "isConditional", "(", ")", ")", "{", "if", "(", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "", ")", ")", "||", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "", ")", ")", ")", "continue", ";", "if", "(", "dependsOnLocalPhi", "(", "L", ",", "Br", "->", "getCondition", "(", ")", ")", ")", "{", "UP", ".", "Threshold", "+=", "UnrollThresholdIf", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UP", ".", "Threshold", "<<", "", "<<", "*", "L", "<<", "", "<<", "*", "Br", "<<", "'\\n'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "}", "continue", ";", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "", "||", "L", "->", "getLoopDepth", "(", ")", ">", "", "||", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";", "}", "bool", "HasLoopDef", "=", "false", ";", "for", "(", "const", "Value", "*", "Op", ":", "GEP", "->", "operands", "(", ")", ")", "{", "const", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ";", "if", "(", "!", "Inst", "||", "L", "->", "isLoopInvariant", "(", "Op", ")", ")", "continue", ";", "if", "(", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "Inst", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{"], "ground_truth": ["return", "SubLoop", "->", "contains", "(", "Inst", ")", ";", "}", ")", ")", "continue", ";"], "File": "AMDGPUTargetTransformInfo49", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47206, "Length": 430, "Cover_Rate": 0.6782334384858044} {"Template_token": ["", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "const", "BranchInst", "*", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "UP", ".", "Threshold", "<", "MaxBoost", "&&", "Br", "->", "isConditional", "(", ")", ")", "{", "if", "(", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "", ")", ")", "||", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "", ")", ")", ")", "continue", ";", "if", "(", "dependsOnLocalPhi", "(", "L", ",", "Br", "->", "getCondition", "(", ")", ")", ")", "{", "UP", ".", "Threshold", "+=", "UnrollThresholdIf", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UP", ".", "Threshold", "<<", "", "<<", "*", "L", "<<", "", "<<", "*", "Br", "<<", "'\\n'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "}", "continue", ";", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "", "||", "L", "->", "getLoopDepth", "(", ")", ">", "", "||", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";", "}", "bool", "HasLoopDef", "=", "false", ";", "for", "(", "const", "Value", "*", "Op", ":", "GEP", "->", "operands", "(", ")", ")", "{", "const", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ";", "if", "(", "!", "Inst", "||", "L", "->", "isLoopInvariant", "(", "Op", ")", ")", "continue", ";", "if", "(", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "Inst", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "Inst", ")", ";", "}", ")", ")", "continue", ";", "HasLoopDef", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUTargetTransformInfo49", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47207, "Length": 436, "Cover_Rate": 0.6876971608832808} {"Template_token": ["", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "!", "OrigTy", ".", "isSimple", "(", ")", ")", "{", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "", ";", "", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "switch", "(", "ISD", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SLT", "==", "", ")", "return", "get64BitInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "return", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "SLT", "==", "", ")", "{", "return", "", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "}", "case", "", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "", "*", "QuarterRateCost", "+", "(", "", "*", "", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "int", "Cost", "=", "", "*", "get64BitInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "Cost", "+=", "", "*", "getFullRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}"], "ground_truth": ["if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "{"], "File": "AMDGPUTargetTransformInfo50", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47208, "Length": 374, "Cover_Rate": 0.722007722007722} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "StringRef", "Name", "=", "I", "->", "getCalledFunction", "(", ")", "->", "getName", "(", ")", ";", "switch", "(", "TII", "->", "lookupName", "(", "(", "const", "char", "*", ")", "Name", ".", "bytes_begin", "(", ")", ",", "Name", ".", "size", "(", ")", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo50", "Func": "isIntrinsicSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47209, "Length": 133, "Cover_Rate": 0.4784172661870504} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo53", "Func": "getRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47211, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "Ty", ",", "IsPairwise", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "getFullRateInstrCost", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo56", "Func": "getArithmeticReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47212, "Length": 73, "Cover_Rate": 0.7684210526315789} {"Template_token": ["", "assert", "(", "(", "I", "==", "nullptr", "||", "I", "->", "getOpcode", "(", ")", "==", "Opcode", ")", "&&", "", ")", ";", "const", "bool", "SCost", "=", "(", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "||", "CostKind", "==", "TTI", "::", "TCK_SizeAndLatency", ")", ";", "const", "int", "CBrCost", "=", "SCost", "?", "", ":", "", ";", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "Br", ":", "{", "auto", "BI", "=", "dyn_cast_or_null", "<", "BranchInst", ">", "(", "I", ")", ";", "if", "(", "BI", "&&", "BI", "->", "isUnconditional", "(", ")", ")", "return", "SCost", "?", "", ":", "", ";", "return", "CBrCost", ";", "}", "case", "Instruction", "::", "Switch", ":", "{", "auto", "", "=", "dyn_cast_or_null", "<", "SwitchInst", ">", "(", "I", ")", ";", "return", "(", "", "?", "(", "", "->", "getNumCases", "(", ")", "+", "", ")", ":", "", ")", "*", "(", "CBrCost", "+", "", ")", ";", "}", "case", "Instruction", "::", "Ret", ":", "return", "SCost", "?", "", ":", "", ";", "case", "Instruction", "::", "PHI", ":", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo56", "Func": "getCFInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47213, "Length": 152, "Cover_Rate": 0.8260869565217391} {"Template_token": ["", "case", "Instruction", "::", "Switch", ":", "{", "auto", "", "=", "dyn_cast_or_null", "<", "SwitchInst", ">", "(", "I", ")", ";", "return", "(", "", "?", "(", "", "->", "getNumCases", "(", ")", "+", "", ")", ":", "", ")", "*", "(", "CBrCost", "+", "", ")", ";", "}", "case", "Instruction", "::", "Ret", ":", "return", "SCost", "?", "", ":", "", ";", "case", "Instruction", "::", "PHI", ":", "return", "", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo56", "Func": "getCFInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47214, "Length": 62, "Cover_Rate": 0.33695652173913043} {"Template_token": ["", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "BaseT", "::", "getMinMaxReductionCost", "(", "Ty", ",", "CondTy", ",", "IsPairwise", ",", "IsUnsigned", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "return", "LT", ".", "first", "*", "getHalfRateInstrCost", "(", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo56", "Func": "getMinMaxReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47215, "Length": 65, "Cover_Rate": 0.6372549019607843} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "StringRef", "Name", "=", "I", "->", "getCalledFunction", "(", ")", "->", "getName", "(", ")", ";", "switch", "(", "TII", "->", "lookupName", "(", "(", "const", "char", "*", ")", "Name", ".", "bytes_begin", "(", ")", ",", "Name", ".", "size", "(", ")", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo57", "Func": "isIntrinsicSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47216, "Length": 96, "Cover_Rate": 0.34532374100719426} {"Template_token": ["", "case", "CallingConv", "::", "_CS", ":", "return", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "ByVal", ")", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetTransformInfo59", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47217, "Length": 49, "Cover_Rate": 0.4224137931034483} {"Template_token": ["", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "StringRef", "Name", "=", "I", "->", "getCalledFunction", "(", ")", "->", "getName", "(", ")", ";", "switch", "(", "TII", "->", "lookupName", "(", "(", "const", "char", "*", ")", "Name", ".", "bytes_begin", "(", ")", ",", "Name", ".", "size", "(", ")", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo5", "Func": "isIntrinsicSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47218, "Length": 93, "Cover_Rate": 0.6283783783783784} {"Template_token": ["", "unsigned", "ThresholdPrivate", "=", "UnrollThresholdPrivate", ";", "unsigned", "ThresholdLocal", "=", "UnrollThresholdLocal", ";", "unsigned", "MaxBoost", "=", "std", "::", "max", "(", "ThresholdPrivate", ",", "ThresholdLocal", ")", ";", "for", "(", "const", "BasicBlock", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "BB", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "LocalGEPsSeen", "=", "", ";", "if", "(", "llvm", "::", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "BB", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "BB", ")", ";", "}", ")", ")", "continue", ";", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "const", "BranchInst", "*", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "UP", ".", "Threshold", "<", "MaxBoost", "&&", "Br", "->", "isConditional", "(", ")", ")", "{", "BasicBlock", "*", "Succ0", "=", "Br", "->", "getSuccessor", "(", "", ")", ";", "BasicBlock", "*", "Succ1", "=", "Br", "->", "getSuccessor", "(", "", ")", ";", "if", "(", "(", "L", "->", "contains", "(", "Succ0", ")", "&&", "L", "->", "isLoopExiting", "(", "Succ0", ")", ")", "||", "(", "L", "->", "contains", "(", "Succ1", ")", "&&", "L", "->", "isLoopExiting", "(", "Succ1", ")", ")", ")", "continue", ";", "if", "(", "dependsOnLocalPhi", "(", "L", ",", "Br", "->", "getCondition", "(", ")", ")", ")", "{", "UP", ".", "Threshold", "+=", "UnrollThresholdIf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UP", ".", "Threshold", "<<", "", "<<", "*", "L", "<<", "", "<<", "*", "Br", "<<", "'\\n'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "}", "continue", ";", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "", ";", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";"], "ground_truth": ["else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";"], "File": "AMDGPUTargetTransformInfo64", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47219, "Length": 318, "Cover_Rate": 0.4268456375838926} {"Template_token": ["", "return", "(", "", "*", "QuarterRateCost", "+", "(", "", "*", "", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "int", "Cost", "=", "", "*", "get64BitInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "ST", "->", "hasUsableDivScaleConditionOutput", "(", ")", ")", "Cost", "+=", "", "*", "getFullRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "!", "Args", ".", "empty", "(", ")", "&&", "match", "(", "Args", "[", "", "]", ",", "PatternMatch", "::", "m_FPOne", "(", ")", ")", ")", "{", "if", "(", "(", "SLT", "==", "", "&&", "!", "HasFP32Denormals", ")", "||", "(", "SLT", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", ")", "{", "return", "LT", ".", "first", "*", "getQuarterRateInstrCost", "(", ")", "*", "NElts", ";", "}", "}", "if", "(", "SLT", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "{", "int", "Cost", "=", "", "*", "getFullRateInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "{", "int", "Cost", "=", "", "*", "getFullRateInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "HasFP32Denormals", ")", "{", "Cost", "+=", "", "*", "getFullRateInstrCost", "(", ")", ";", "}", "return", "LT", ".", "first", "*", "NElts", "*", "Cost", ";", "}", "break", ";", "default", ":", "break", ";", "}", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo69", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47220, "Length": 312, "Cover_Rate": 0.4936708860759494} {"Template_token": ["", "", "CalleeMode", "(", "*", "Callee", ")", ";", "if", "(", "!", "CallerMode", ".", "isInlineCompatible", "(", "CalleeMode", ")", ")", "return", "false", ";", "if", "(", "InlineMaxBB", "&&", "!", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ")", "{", "size_t", "BBSize", "=", "Caller", "->", "size", "(", ")", "+", "Callee", "->", "size", "(", ")", "-", "", ";", "return", "BBSize", "<=", "InlineMaxBB", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUTargetTransformInfo71", "Func": "areInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47221, "Length": 61, "Cover_Rate": 0.3112244897959184} {"Template_token": ["", "if", "(", "(", "RealCallerBits", "&", "RealCalleeBits", ")", "!=", "RealCalleeBits", ")", "return", "false", ";", "", "CallerMode", "(", "*", "Caller", ")", ";", "", "CalleeMode", "(", "*", "Callee", ")", ";", "if", "(", "!", "CallerMode", ".", "isInlineCompatible", "(", "CalleeMode", ")", ")", "return", "false", ";", "if", "(", "InlineMaxBB", "&&", "!", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ")", "{", "size_t", "BBSize", "=", "Caller", "->", "size", "(", ")", "+", "Callee", "->", "size", "(", ")", "-", "", ";", "return", "BBSize", "<=", "InlineMaxBB", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo71", "Func": "areInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47222, "Length": 82, "Cover_Rate": 0.41836734693877553} {"Template_token": ["", "return", "ST", "->", "hasHalfRate64Ops", "(", ")", "?", "getHalfRateInstrCost", "(", "CostKind", ")", ":", "getQuarterRateInstrCost", "(", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo71", "Func": "get64BitInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47224, "Length": 18, "Cover_Rate": 0.6} {"Template_token": ["", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "", "||", "L", "->", "getLoopDepth", "(", ")", ">", "", "||", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";", "}", "bool", "HasLoopDef", "=", "false", ";", "for", "(", "const", "Value", "*", "Op", ":", "GEP", "->", "operands", "(", ")", ")", "{"], "ground_truth": ["const", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ";"], "File": "AMDGPUTargetTransformInfo72", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47225, "Length": 252, "Cover_Rate": 0.5283018867924528} {"Template_token": ["", "static", "bool", "isIntrinsicSourceOfDivergence", "(", "const", "TargetIntrinsicInfo", "*", "TII", ",", "const", "IntrinsicInst", "*", "I", ")", "{", "switch", "(", "I", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUTargetTransformInfo73", "Func": "isIntrinsicSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47226, "Length": 115, "Cover_Rate": 0.42124542124542125} {"Template_token": ["", "bool", "GCNTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "(", "A", ")", ";", "if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "ST", "->", "getAS", "(", ")", ".", "PRIVATE_ADDRESS", ";", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";"], "File": "AMDGPUTargetTransformInfo74", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47227, "Length": 131, "Cover_Rate": 0.9562043795620438} {"Template_token": ["", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetTransformInfo74", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47228, "Length": 49, "Cover_Rate": 0.35766423357664234} {"Template_token": ["", "if", "(", "!", "OrigTy", ".", "isSimple", "(", ")", ")", "{", "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "", ";", "", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "", ")", "NElts", "=", "(", "NElts", "+", "", ")", "/", "", ";", "unsigned", "InstRate", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "ICA", ".", "getID", "(", ")", "==", "", ")", "{"], "ground_truth": ["InstRate", "=", "ST", "->", "hasFastFMAF32", "(", ")", "?", "getHalfRateInstrCost", "(", ")", ":", "getQuarterRateInstrCost", "(", ")", ";"], "File": "AMDGPUTargetTransformInfo75", "Func": "getIntrinsicInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47229, "Length": 147, "Cover_Rate": 0.6504424778761062} {"Template_token": ["", "bool", "GCNTTIImpl", "::", "collectFlatAddressOperands", "(", "SmallVectorImpl", "<", "int", ">", "&", "OpIndexes", ",", "", "IID", ")", "const", "{", "switch", "(", "IID", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "AMDGPUTargetTransformInfo76", "Func": "collectFlatAddressOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47230, "Length": 28, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["OpIndexes", ".", "push_back", "(", "", ")", ";"], "File": "AMDGPUTargetTransformInfo76", "Func": "collectFlatAddressOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47231, "Length": 22, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "switch", "(", "ISD", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "get64BitInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "return", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "return", "", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "case", "", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "", "*", "QuarterRateCost", "+", "(", "", "*", "", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "SLT", "==", "", ")", "{", "int", "Cost", "=", "", "*", "get64BitInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "ST", "->", "hasUsableDivScaleConditionOutput", "(", ")", ")", "Cost", "+=", "", "*", "getFullRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "!", "Args", ".", "empty", "(", ")", "&&", "match", "(", "Args", "[", "", "]", ",", "PatternMatch", "::", "m_FPOne", "(", ")", ")", ")", "{", "if", "(", "(", "SLT", "==", "", "&&", "!", "HasFP32Denormals", ")", "||", "(", "SLT", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", ")", "{", "return", "LT", ".", "first", "*", "getQuarterRateInstrCost", "(", ")", "*", "NElts", ";", "}", "}", "if", "(", "SLT", "==", "", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "{", "int", "Cost", "=", "", "*", "getFullRateInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "SLT", "==", "", "||", "SLT", "==", "", ")", "{", "int", "Cost", "=", "", "*", "getFullRateInstrCost", "(", ")", "+", "", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "HasFP32Denormals", ")", "{", "Cost", "+=", "", "*", "getFullRateInstrCost", "(", ")", ";", "}"], "ground_truth": ["return", "LT", ".", "first", "*", "NElts", "*", "Cost", ";"], "File": "AMDGPUTargetTransformInfo82", "Func": "getArithmeticInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47232, "Length": 414, "Cover_Rate": 0.6602870813397129} {"Template_token": ["", "if", "(", "AddrSpace", "==", "AS", ".", "GLOBAL_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "CONSTANT_ADDRESS_32BIT", "||", "AddrSpace", "==", "AS", ".", "FLAT_ADDRESS", ")", "return", "", ";", "if", "(", "AddrSpace", "==", "AS", ".", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "REGION_ADDRESS", ")", "return", "", ";", "if", "(", "AddrSpace", "==", "AS", ".", "PRIVATE_ADDRESS", ")", "return", "", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", "&&", "(", "AddrSpace", "==", "AS", ".", "PARAM_D_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "PARAM_I_ADDRESS", "||", "(", "AddrSpace", ">=", "AS", ".", "CONSTANT_BUFFER_0", "&&", "AddrSpace", "<=", "AS", ".", "CONSTANT_BUFFER_15", ")", ")", ")", "return", "", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUTargetTransformInfo84", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47234, "Length": 111, "Cover_Rate": 0.8473282442748091} {"Template_token": ["", "default", ":", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "NORTHERN_ISLANDS", "&&", "(", "AddrSpace", "==", "AS", "::", "PARAM_D_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "PARAM_I_ADDRESS", "||", "(", "AddrSpace", ">=", "AS", "::", "CONSTANT_BUFFER_0", "&&", "AddrSpace", "<=", "AS", "::", "CONSTANT_BUFFER_15", ")", ")", ")", "return", "", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDGPUTargetTransformInfo8", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47235, "Length": 50, "Cover_Rate": 0.45045045045045046} {"Template_token": ["", "}", "}", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "return", "!", "isInlineAsmSourceOfDivergence", "(", "CI", ")", ";", "return", "false", ";", "}", "const", "ExtractValueInst", "*", "ExtValue", "=", "dyn_cast", "<", "ExtractValueInst", ">", "(", "V", ")", ";", "if", "(", "!", "ExtValue", ")", "return", "false", ";", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "ExtValue", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CI", ")", "return", "false", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "CI", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "{", "ArrayRef", "<", "unsigned", ">", "Indices", "=", "ExtValue", "->", "getIndices", "(", ")", ";", "return", "Indices", ".", "size", "(", ")", "==", "", "&&", "Indices", "[", "", "]", "==", "", ";", "}", "}", "}", "if", "(", "isa", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "return", "!", "isInlineAsmSourceOfDivergence", "(", "CI", ",", "ExtValue", "->", "getIndices", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUTargetTransformInfo9", "Func": "isAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47236, "Length": 188, "Cover_Rate": 0.7014925373134329} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "TargetTriple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47237, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "TargetTriple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47238, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "GCNTTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphicsShader", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47239, "Length": 76, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "explicit", "GCNTTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphicsShader", "(", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47240, "Length": 76, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "unsigned", "getFlatAddressSpace", "(", ")", "const", "{", "if", "(", "IsGraphicsShader", ")", "return", "-", "", ";"], "ground_truth": ["return", "ST", "->", "hasFlatAddressSpace", "(", ")", "?", "AS", "::", "FLAT_ADDRESS", ":", "AS", "::", "UNKNOWN_ADDRESS_SPACE", ";"], "File": "AMDGPUTargetTransformInfo", "Func": "getFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47241, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "unsigned", "getFlatAddressSpace", "(", ")", "const", "{", "if", "(", "IsGraphicsShader", ")", "return", "-", "", ";", "return", "ST", "->", "hasFlatAddressSpace", "(", ")", "?", "AS", "::", "FLAT_ADDRESS", ":", "AS", "::", "UNKNOWN_ADDRESS_SPACE", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo", "Func": "getFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47242, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getInliningThresholdMultiplier", "(", ")", "{"], "ground_truth": ["return", "", ";"], "File": "AMDGPUTargetTransformInfo", "Func": "getInliningThresholdMultiplier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47243, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "const", "Subtarget", "*", "getST", "(", ")", "const", "{"], "ground_truth": ["return", "ST", ";"], "File": "AMDGPUTargetTransformInfo", "Func": "getST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47246, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo", "Func": "R600TTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47247, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "TTIImpl", "(", "const", "TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo", "Func": "R600TTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47248, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "AU", ".", "addPreserved", "<", "DivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "BreakCriticalEdgesID", ")", ";"], "ground_truth": ["AU", ".", "addPreservedID", "(", "LowerSwitchID", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes10", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47249, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "Top", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "DA", ".", "isUniform", "(", "Top", "->", "getTerminator", "(", ")", ")", ")", "return", "false", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Top", ")", ")", "{", "if", "(", "Visited", ".", "insert", "(", "Pred", ")", ".", "second", ")", "Stack", ".", "push_back", "(", "Pred", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUUnifyDivergentExitNodes10", "Func": "isUniformlyReached", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47250, "Length": 72, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "if", "(", "!", "DA", ".", "isUniform", "(", "Top", "->", "getTerminator", "(", ")", ")", ")", "return", "false", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Top", ")", ")", "{", "if", "(", "Visited", ".", "insert", "(", "Pred", ")", ".", "second", ")", "Stack", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes10", "Func": "isUniformlyReached", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47251, "Length": 53, "Cover_Rate": 0.4274193548387097} {"Template_token": ["", "if", "(", "isa", "<", "ReturnInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "ReturningBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "else", "if", "(", "isa", "<", "UnreachableInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "UnreachableBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "else", "if", "(", "BranchInst", "*", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "ConstantInt", "*", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "DummyReturnBB", "==", "nullptr", ")", "{", "DummyReturnBB", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "DummyReturnBB", ")", ";", "ReturningBlocks", ".", "push_back", "(", "DummyReturnBB", ")", ";", "}", "if", "(", "BI", "->", "isUnconditional", "(", ")", ")", "{", "BasicBlock", "*", "LoopHeaderBB", "=", "BI", "->", "getSuccessor", "(", "", ")", ";"], "ground_truth": ["BI", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47252, "Length": 207, "Cover_Rate": 0.3306709265175719} {"Template_token": ["", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "PN", ",", "NewRetBlock", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "", ")", ",", "BB", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "NewRetBlock", ",", "BB", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes10", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47253, "Length": 67, "Cover_Rate": 0.32524271844660196} {"Template_token": ["", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "PN", ",", "NewRetBlock", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "", ")", ",", "BB", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "NewRetBlock", ",", "BB", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "simplifyCFG", "(", "BB", ",", "TTI", ",", "{", "", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes10", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47254, "Length": 88, "Cover_Rate": 0.42718446601941745} {"Template_token": ["", "}", "else", "{", "PN", "=", "B", ".", "CreatePHI", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "", ")", ";", "assert", "(", "!", "InsertExport", ")", ";", "B", ".", "CreateRet", "(", "PN", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "", ")", ",", "BB", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "NewRetBlock", ",", "BB", ")", ";", "}"], "ground_truth": ["for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{"], "File": "AMDGPUUnifyDivergentExitNodes11", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47255, "Length": 98, "Cover_Rate": 0.34507042253521125} {"Template_token": ["", "B", ".", "getInt32", "(", "", "::", "ET_NULL", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "Undef", ",", "Undef", ",", "Undef", ",", "Undef", ",", "B", ".", "getTrue", "(", ")", ",", "B", ".", "getTrue", "(", ")", ",", "}", ")", ";", "}", "PHINode", "*", "PN", "=", "nullptr", ";", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "B", ".", "CreateRetVoid", "(", ")", ";", "}", "else", "{", "PN", "=", "B", ".", "CreatePHI", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "", ")", ";", "assert", "(", "!", "InsertExport", ")", ";", "B", ".", "CreateRet", "(", "PN", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "", ")", ",", "BB", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "NewRetBlock", ",", "BB", ")", ";", "}"], "ground_truth": ["for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{"], "File": "AMDGPUUnifyDivergentExitNodes11", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47256, "Length": 163, "Cover_Rate": 0.573943661971831} {"Template_token": ["", "BasicBlock", "*", "TransitionBB", "=", "BB", "->", "splitBasicBlock", "(", "BI", ",", "", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "TransitionBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";", "}", "}", "if", "(", "!", "ReturningBlocks", ".", "empty", "(", ")", ")", "{", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "UnreachableBlock", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "Function", "*", "UnreachableIntrin", "=", "", "(", "F", ".", "getParent", "(", ")", ",", "", ")", ";", "CallInst", "::", "Create", "(", "UnreachableIntrin", ",", "{", "}", ",", "", ",", "UnreachableBlock", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "UnreachableBlock", ")", ";", "ReturningBlocks", ".", "push_back", "(", "UnreachableBlock", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes13", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47257, "Length": 238, "Cover_Rate": 0.3342696629213483} {"Template_token": ["", "if", "(", "PDT", ".", "getRoots", "(", ")", ".", "size", "(", ")", "<=", "", ")", "return", "false", ";", "DivergenceAnalysis", "&", "DA", "=", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ReturningBlocks", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "UnreachableBlocks", ";", "for", "(", "BasicBlock", "*", "BB", ":", "PDT", ".", "getRoots", "(", ")", ")", "{", "if", "(", "isa", "<", "ReturnInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "ReturningBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "else", "if", "(", "isa", "<", "UnreachableInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "UnreachableBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getInstList", "(", ")", ".", "pop_back", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes17", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47258, "Length": 226, "Cover_Rate": 0.5458937198067633} {"Template_token": ["", "PHINode", "*", "PN", "=", "nullptr", ";", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "nullptr", ",", "NewRetBlock", ")", ";", "}", "else", "{", "PN", "=", "PHINode", "::", "Create", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "", ")", ";", "NewRetBlock", "->", "getInstList", "(", ")", ".", "push_back", "(", "PN", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "PN", ",", "NewRetBlock", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{"], "ground_truth": ["if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "", ")", ",", "BB", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes17", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47259, "Length": 116, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "if", "(", "DummyReturnBB", "==", "nullptr", ")", "{", "DummyReturnBB", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", "&&", "RetTy", "->", "isVoidTy", "(", ")", ")", "{", "InsertExport", "=", "true", ";", "}", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "DummyReturnBB", ")", ";", "ReturningBlocks", ".", "push_back", "(", "DummyReturnBB", ")", ";", "}", "if", "(", "BI", "->", "isUnconditional", "(", ")", ")", "{", "BasicBlock", "*", "LoopHeaderBB", "=", "BI", "->", "getSuccessor", "(", "", ")", ";", "BI", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "LoopHeaderBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "else", "{", "BasicBlock", "*", "TransitionBB", "=", "BB", "->", "splitBasicBlock", "(", "BI", ",", "", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "TransitionBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";", "}", "}", "if", "(", "!", "ReturningBlocks", ".", "empty", "(", ")", ")", "{", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "UnreachableBlock", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "Function", "*", "UnreachableIntrin", "=", "", "(", "F", ".", "getParent", "(", ")", ",", "", ")", ";", "CallInst", "::", "Create", "(", "UnreachableIntrin", ",", "{", "}", ",", "", ",", "UnreachableBlock", ")", ";"], "ground_truth": ["ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "UnreachableBlock", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes18", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47260, "Length": 373, "Cover_Rate": 0.5800933125972006} {"Template_token": ["", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ReturningBlocks", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "UnreachableBlocks", ";", "BasicBlock", "*", "DummyReturnBB", "=", "nullptr", ";", "bool", "InsertExport", "=", "false", ";", "for", "(", "BasicBlock", "*", "BB", ":", "PDT", ".", "getRoots", "(", ")", ")", "{", "if", "(", "isa", "<", "ReturnInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "ReturningBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "else", "if", "(", "isa", "<", "UnreachableInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "UnreachableBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "else", "if", "(", "BranchInst", "*", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "ConstantInt", "*", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "DummyReturnBB", "==", "nullptr", ")", "{", "DummyReturnBB", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", "&&", "RetTy", "->", "isVoidTy", "(", ")", ")", "{", "InsertExport", "=", "true", ";", "}", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "DummyReturnBB", ")", ";", "ReturningBlocks", ".", "push_back", "(", "DummyReturnBB", ")", ";", "}", "if", "(", "BI", "->", "isUnconditional", "(", ")", ")", "{", "BasicBlock", "*", "LoopHeaderBB", "=", "BI", "->", "getSuccessor", "(", "", ")", ";", "BI", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "LoopHeaderBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "else", "{", "BasicBlock", "*", "TransitionBB", "=", "BB", "->", "splitBasicBlock", "(", "BI", ",", "", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "TransitionBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUUnifyDivergentExitNodes18", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47261, "Length": 366, "Cover_Rate": 0.5692068429237948} {"Template_token": ["", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";", "}", "}", "if", "(", "!", "ReturningBlocks", ".", "empty", "(", ")", ")", "{", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "UnreachableBlock", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "Function", "*", "UnreachableIntrin", "=", "", "(", "F", ".", "getParent", "(", ")", ",", "", ")", ";", "CallInst", "::", "Create", "(", "UnreachableIntrin", ",", "{", "}", ",", "", ",", "UnreachableBlock", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "UnreachableBlock", ")", ";", "ReturningBlocks", ".", "push_back", "(", "UnreachableBlock", ")", ";", "}", "}", "if", "(", "ReturningBlocks", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "ReturningBlocks", ".", "size", "(", ")", "==", "", ")", "return", "false", ";", "const", "TargetTransformInfo", "&", "TTI", "=", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";"], "ground_truth": ["unifyReturnBlockSet", "(", "F", ",", "ReturningBlocks", ",", "TTI", ",", "", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes19", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47262, "Length": 214, "Cover_Rate": 0.34967320261437906} {"Template_token": ["", "}", "else", "{", "BasicBlock", "*", "TransitionBB", "=", "BB", "->", "splitBasicBlock", "(", "BI", ",", "", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "TransitionBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";", "}", "}", "if", "(", "!", "ReturningBlocks", ".", "empty", "(", ")", ")", "{", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "UnreachableBlock", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "Function", "*", "UnreachableIntrin", "=", "", "(", "F", ".", "getParent", "(", ")", ",", "", ")", ";", "CallInst", "::", "Create", "(", "UnreachableIntrin", ",", "{", "}", ",", "", ",", "UnreachableBlock", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "UnreachableBlock", ")", ";", "ReturningBlocks", ".", "push_back", "(", "UnreachableBlock", ")", ";", "}", "}", "if", "(", "ReturningBlocks", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "ReturningBlocks", ".", "size", "(", ")", "==", "", ")", "return", "false", ";", "const", "TargetTransformInfo", "&", "TTI", "=", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "unifyReturnBlockSet", "(", "F", ",", "ReturningBlocks", ",", "TTI", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes19", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47263, "Length": 298, "Cover_Rate": 0.4869281045751634} {"Template_token": ["", "}", "Changed", "=", "true", ";", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";", "}", "Changed", "=", "true", ";", "}", "if", "(", "!", "ReturningBlocks", ".", "empty", "(", ")", ")", "{", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "UnreachableBlock", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "Function", "*", "UnreachableIntrin", "=", "", "(", "F", ".", "getParent", "(", ")", ",", "", ")", ";", "CallInst", "::", "Create", "(", "UnreachableIntrin", ",", "{", "}", ",", "", ",", "UnreachableBlock", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "UnreachableBlock", ")", ";", "ReturningBlocks", ".", "push_back", "(", "UnreachableBlock", ")", ";", "Changed", "=", "true", ";", "}", "}", "if", "(", "ReturningBlocks", ".", "empty", "(", ")", ")", "return", "Changed", ";", "if", "(", "ReturningBlocks", ".", "size", "(", ")", "==", "", "&&", "!", "InsertExport", ")", "return", "Changed", ";", "const", "TargetTransformInfo", "&", "TTI", "=", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";"], "ground_truth": ["auto", "BlocksToUnify", "=", "std", "::", "move", "(", "ReturningBlocks", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47264, "Length": 269, "Cover_Rate": 0.37103448275862067} {"Template_token": ["", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "ReturningBlocks", ".", "push_back", "(", "BB", ")", ";", "else", "UniformlyReachedRetBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "else", "if", "(", "isa", "<", "UnreachableInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "UnreachableBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "else", "if", "(", "BranchInst", "*", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "ConstantInt", "*", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "DummyReturnBB", "==", "nullptr", ")", "{", "DummyReturnBB", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", "&&", "RetTy", "->", "isVoidTy", "(", ")", ")", "{", "InsertExport", "=", "true", ";", "}", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "DummyReturnBB", ")", ";", "ReturningBlocks", ".", "push_back", "(", "DummyReturnBB", ")", ";", "}", "if", "(", "BI", "->", "isUnconditional", "(", ")", ")", "{", "BasicBlock", "*", "LoopHeaderBB", "=", "BI", "->", "getSuccessor", "(", "", ")", ";", "BI", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "LoopHeaderBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "else", "{", "BasicBlock", "*", "TransitionBB", "=", "BB", "->", "splitBasicBlock", "(", "BI", ",", "", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "TransitionBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "Changed", "=", "true", ";", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";", "}", "Changed", "=", "true", ";", "}", "if", "(", "!", "ReturningBlocks", ".", "empty", "(", ")", ")", "{", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "UnreachableBlock", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "Function", "*", "UnreachableIntrin", "=", "", "(", "F", ".", "getParent", "(", ")", ",", "", ")", ";", "CallInst", "::", "Create", "(", "UnreachableIntrin", ",", "{", "}", ",", "", ",", "UnreachableBlock", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "UnreachableBlock", ")", ";", "ReturningBlocks", ".", "push_back", "(", "UnreachableBlock", ")", ";", "Changed", "=", "true", ";", "}", "}"], "ground_truth": ["if", "(", "ReturningBlocks", ".", "empty", "(", ")", ")", "return", "Changed", ";"], "File": "AMDGPUUnifyDivergentExitNodes1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47265, "Length": 502, "Cover_Rate": 0.6924137931034483} {"Template_token": ["", "PHINode", "*", "PN", "=", "nullptr", ";", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "B", ".", "CreateRetVoid", "(", ")", ";", "}", "else", "{", "PN", "=", "B", ".", "CreatePHI", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "", ")", ";", "assert", "(", "!", "InsertExport", ")", ";", "B", ".", "CreateRet", "(", "PN", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "", ")", ",", "BB", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "NewRetBlock", ",", "BB", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "simplifyCFG", "(", "BB", ",", "TTI", ",", "SimplifyCFGOptions", "(", ")", ".", "bonusInstThreshold", "(", "", ")", ")", ";", "}", "return", "NewRetBlock", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes1", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47266, "Length": 144, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "}", "else", "if", "(", "BranchInst", "*", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "ConstantInt", "*", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "DummyReturnBB", "==", "nullptr", ")", "{", "DummyReturnBB", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "DummyReturnBB", ")", ";", "ReturningBlocks", ".", "push_back", "(", "DummyReturnBB", ")", ";", "}", "if", "(", "BI", "->", "isUnconditional", "(", ")", ")", "{", "BasicBlock", "*", "LoopHeaderBB", "=", "BI", "->", "getSuccessor", "(", "", ")", ";", "BI", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "LoopHeaderBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "else", "{", "BasicBlock", "*", "TransitionBB", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "BI", "->", "removeFromParent", "(", ")", ";", "TransitionBB", "->", "getInstList", "(", ")", ".", "push_back", "(", "BI", ")", ";"], "ground_truth": ["BranchInst", "::", "Create", "(", "TransitionBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes21", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47267, "Length": 205, "Cover_Rate": 0.3274760383386581} {"Template_token": ["", "}", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";", "}", "}", "if", "(", "!", "ReturningBlocks", ".", "empty", "(", ")", ")", "{", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "UnreachableBlock", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "Function", "*", "UnreachableIntrin", "=", "", "(", "F", ".", "getParent", "(", ")", ",", "", ")", ";", "CallInst", "::", "Create", "(", "UnreachableIntrin", ",", "{", "}", ",", "", ",", "UnreachableBlock", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "UnreachableBlock", ")", ";", "ReturningBlocks", ".", "push_back", "(", "UnreachableBlock", ")", ";", "}", "}"], "ground_truth": ["if", "(", "ReturningBlocks", ".", "empty", "(", ")", ")", "return", "false", ";"], "File": "AMDGPUUnifyDivergentExitNodes21", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47268, "Length": 214, "Cover_Rate": 0.34185303514376997} {"Template_token": ["", "void", "UnifyDivergentExitNodes", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "if", "(", "RequireAndPreserveDomTree", ")", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "PostDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "if", "(", "RequireAndPreserveDomTree", ")", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "}", "AU", ".", "addPreserved", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreservedID", "(", "BreakCriticalEdgesID", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes22", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47269, "Length": 73, "Cover_Rate": 0.7525773195876289} {"Template_token": ["", "if", "(", "!", "DA", ".", "isUniform", "(", "Top", "->", "getTerminator", "(", ")", ")", ")", "return", "false", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Top", ")", ")", "{"], "ground_truth": ["if", "(", "Visited", ".", "insert", "(", "Pred", ")", ".", "second", ")", "Stack", ".", "push_back", "(", "Pred", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes22", "Func": "isUniformlyReached", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47270, "Length": 47, "Cover_Rate": 0.41964285714285715} {"Template_token": ["", "if", "(", "isa", "<", "ReturnInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "ReturningBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "else", "if", "(", "isa", "<", "UnreachableInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "if", "(", "!", "isUniformlyReached", "(", "DA", ",", "*", "BB", ")", ")", "UnreachableBlocks", ".", "push_back", "(", "BB", ")", ";", "}", "else", "if", "(", "BranchInst", "*", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "ConstantInt", "*", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "DummyReturnBB", "==", "nullptr", ")", "{", "DummyReturnBB", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "DummyReturnBB", ")", ";", "ReturningBlocks", ".", "push_back", "(", "DummyReturnBB", ")", ";", "}", "if", "(", "BI", "->", "isUnconditional", "(", ")", ")", "{", "BasicBlock", "*", "LoopHeaderBB", "=", "BI", "->", "getSuccessor", "(", "", ")", ";", "BI", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "LoopHeaderBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "DummyReturnBB", "}", ")", ";", "}", "else", "{", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "Successors", "(", "successors", "(", "BB", ")", ")", ";", "BasicBlock", "*", "TransitionBB", "=", "BB", "->", "splitBasicBlock", "(", "BI", ",", "", ")", ";", "Updates", ".", "reserve", "(", "Updates", ".", "size", "(", ")", "+", "", "*", "Successors", ".", "size", "(", ")", "+", "", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "TransitionBB", "}", ")", ";", "for", "(", "BasicBlock", "*", "Successor", ":", "Successors", ")", "{", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "TransitionBB", ",", "Successor", "}", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Delete", ",", "BB", ",", "Successor", "}", ")", ";", "}", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "TransitionBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "DummyReturnBB", "}", ")", ";", "}", "Changed", "=", "true", ";", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{"], "ground_truth": ["UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes22", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47271, "Length": 443, "Cover_Rate": 0.5280095351609059} {"Template_token": ["", "B", ".", "CreateRet", "(", "PN", ")", ";", "}", "std", "::", "vector", "<", "DominatorTree", "::", "UpdateType", ">", "Updates", ";", "Updates", ".", "reserve", "(", "ReturningBlocks", ".", "size", "(", ")", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "", ")", ",", "BB", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "NewRetBlock", ",", "BB", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "NewRetBlock", "}", ")", ";", "}", "if", "(", "RequireAndPreserveDomTree", ")", "DTU", ".", "applyUpdates", "(", "Updates", ")", ";"], "ground_truth": ["Updates", ".", "clear", "(", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes22", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47272, "Length": 112, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "PN", "=", "B", ".", "CreatePHI", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "", ")", ";", "assert", "(", "!", "InsertExport", ")", ";", "B", ".", "CreateRet", "(", "PN", ")", ";", "}", "std", "::", "vector", "<", "DominatorTree", "::", "UpdateType", ">", "Updates", ";", "Updates", ".", "reserve", "(", "ReturningBlocks", ".", "size", "(", ")", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "", ")", ",", "BB", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "NewRetBlock", ",", "BB", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "NewRetBlock", "}", ")", ";", "}", "if", "(", "RequireAndPreserveDomTree", ")", "DTU", ".", "applyUpdates", "(", "Updates", ")", ";", "Updates", ".", "clear", "(", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "simplifyCFG", "(", "BB", ",", "TTI", ",", "RequireAndPreserveDomTree", "?", "&", "DTU", ":", "nullptr", ",", "SimplifyCFGOptions", "(", ")", ".", "bonusInstThreshold", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes23", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47273, "Length": 172, "Cover_Rate": 0.4942528735632184} {"Template_token": ["", "PN", "=", "B", ".", "CreatePHI", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "", ")", ";", "assert", "(", "!", "InsertExport", ")", ";", "B", ".", "CreateRet", "(", "PN", ")", ";", "}", "std", "::", "vector", "<", "DominatorTree", "::", "UpdateType", ">", "Updates", ";", "Updates", ".", "reserve", "(", "ReturningBlocks", ".", "size", "(", ")", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "", ")", ",", "BB", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "NewRetBlock", ",", "BB", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "NewRetBlock", "}", ")", ";", "}", "if", "(", "RequireAndPreserveDomTree", ")", "DTU", ".", "applyUpdates", "(", "Updates", ")", ";", "Updates", ".", "clear", "(", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "simplifyCFG", "(", "BB", ",", "TTI", ",", "RequireAndPreserveDomTree", "?", "&", "DTU", ":", "nullptr", ",", "SimplifyCFGOptions", "(", ")", ".", "bonusInstThreshold", "(", "", ")", ")", ";", "}"], "ground_truth": ["return", "NewRetBlock", ";"], "File": "AMDGPUUnifyDivergentExitNodes23", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47274, "Length": 175, "Cover_Rate": 0.5028735632183908} {"Template_token": ["", "PHINode", "*", "PN", "=", "nullptr", ";", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "nullptr", ",", "NewRetBlock", ")", ";", "}", "else", "{", "PN", "=", "PHINode", "::", "Create", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "", ")", ";", "NewRetBlock", "->", "getInstList", "(", ")", ".", "push_back", "(", "PN", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "PN", ",", "NewRetBlock", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{"], "ground_truth": ["if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "", ")", ",", "BB", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes2", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47275, "Length": 116, "Cover_Rate": 0.5631067961165048} {"Template_token": ["", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "PN", ",", "NewRetBlock", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "", ")", ",", "BB", ")", ";", "BB", "->", "getInstList", "(", ")", ".", "pop_back", "(", ")", ";", "BranchInst", "::", "Create", "(", "NewRetBlock", ",", "BB", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "SimplifyCFG", "(", "BB", ",", "TTI", ",", "nullptr", ",", "{", "", "}", ")", ";", "}", "return", "NewRetBlock", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes4", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47276, "Length": 94, "Cover_Rate": 0.4519230769230769} {"Template_token": ["", "static", "BasicBlock", "*", "unifyReturnBlockSet", "(", "Function", "&", "F", ",", "ArrayRef", "<", "BasicBlock", "*", ">", "ReturningBlocks", ",", "const", "TargetTransformInfo", "&", "TTI", ",", "StringRef", "Name", ")", "{", "BasicBlock", "*", "NewRetBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "Name", ",", "&", "F", ")", ";", "PHINode", "*", "PN", "=", "nullptr", ";", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "nullptr", ",", "NewRetBlock", ")", ";", "}", "else", "{", "PN", "=", "PHINode", "::", "Create", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "", ")", ";", "NewRetBlock", "->", "getInstList", "(", ")", ".", "push_back", "(", "PN", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "PN", ",", "NewRetBlock", ")", ";", "}"], "ground_truth": ["for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{"], "File": "AMDGPUUnifyDivergentExitNodes4", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47277, "Length": 139, "Cover_Rate": 0.6682692307692307} {"Template_token": ["", "InsertExport", "=", "true", ";", "}", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "DummyReturnBB", ")", ";", "ReturningBlocks", ".", "push_back", "(", "DummyReturnBB", ")", ";", "}", "if", "(", "BI", "->", "isUnconditional", "(", ")", ")", "{", "BasicBlock", "*", "LoopHeaderBB", "=", "BI", "->", "getSuccessor", "(", "", ")", ";", "BI", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "LoopHeaderBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "DummyReturnBB", "}", ")", ";", "}", "else", "{", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "Successors", "(", "succ_begin", "(", "BB", ")", ",", "succ_end", "(", "BB", ")", ")", ";", "BasicBlock", "*", "TransitionBB", "=", "BB", "->", "splitBasicBlock", "(", "BI", ",", "", ")", ";", "Updates", ".", "reserve", "(", "Updates", ".", "size", "(", ")", "+", "", "*", "Successors", ".", "size", "(", ")", "+", "", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "TransitionBB", "}", ")", ";", "for", "(", "BasicBlock", "*", "Successor", ":", "Successors", ")", "{", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "TransitionBB", ",", "Successor", "}", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Delete", ",", "BB", ",", "Successor", "}", ")", ";", "}", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "TransitionBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "DummyReturnBB", "}", ")", ";", "}", "Changed", "=", "true", ";", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "Updates", ".", "reserve", "(", "Updates", ".", "size", "(", ")", "+", "UnreachableBlocks", ".", "size", "(", ")", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "UnreachableBlock", "}", ")", ";", "}", "Changed", "=", "true", ";", "}", "if", "(", "!", "ReturningBlocks", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes8", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47278, "Length": 393, "Cover_Rate": 0.42258064516129035} {"Template_token": ["", "Value", "*", "Undef", "=", "UndefValue", "::", "get", "(", "B", ".", "getFloatTy", "(", ")", ")", ";", "B", ".", "CreateIntrinsic", "(", "", ",", "{", "B", ".", "getFloatTy", "(", ")", "}", ",", "{", "B", ".", "getInt32", "(", "", "::", "ET_NULL", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "Undef", ",", "Undef", ",", "Undef", ",", "Undef", ",", "B", ".", "getTrue", "(", ")", ",", "B", ".", "getTrue", "(", ")", ",", "}", ")", ";", "}", "PHINode", "*", "PN", "=", "nullptr", ";", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "B", ".", "CreateRetVoid", "(", ")", ";", "}", "else", "{"], "ground_truth": ["PN", "=", "B", ".", "CreatePHI", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes8", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47279, "Length": 119, "Cover_Rate": 0.34492753623188405} {"Template_token": ["", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "Updates", ".", "reserve", "(", "Updates", ".", "size", "(", ")", "+", "UnreachableBlocks", ".", "size", "(", ")", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "UnreachableBlock", "}", ")", ";", "}", "Changed", "=", "true", ";", "}", "if", "(", "!", "ReturningBlocks", ".", "empty", "(", ")", ")", "{", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "UnreachableBlock", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "Function", "*", "UnreachableIntrin", "=", "", "(", "F", ".", "getParent", "(", ")", ",", "", ")", ";", "CallInst", "::", "Create", "(", "UnreachableIntrin", ",", "{", "}", ",", "", ",", "UnreachableBlock", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "UnreachableBlock", ")", ";", "ReturningBlocks", ".", "push_back", "(", "UnreachableBlock", ")", ";", "Changed", "=", "true", ";", "}", "}", "DomTreeUpdater", "DTU", "(", "DT", ",", "DomTreeUpdater", "::", "UpdateStrategy", "::", "Eager", ")", ";", "if", "(", "RequireAndPreserveDomTree", ")", "DTU", ".", "applyUpdates", "(", "Updates", ")", ";", "Updates", ".", "clear", "(", ")", ";", "if", "(", "ReturningBlocks", ".", "empty", "(", ")", ")", "return", "Changed", ";", "if", "(", "ReturningBlocks", ".", "size", "(", ")", "==", "", ")", "return", "Changed", ";", "unifyReturnBlockSet", "(", "F", ",", "DTU", ",", "ReturningBlocks", ",", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes9", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47280, "Length": 281, "Cover_Rate": 0.33293838862559244} {"Template_token": ["", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "Updates", ".", "reserve", "(", "Updates", ".", "size", "(", ")", "+", "UnreachableBlocks", ".", "size", "(", ")", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";", "Updates", ".", "push_back", "(", "{", "DominatorTree", "::", "Insert", ",", "BB", ",", "UnreachableBlock", "}", ")", ";", "}", "Changed", "=", "true", ";", "}", "if", "(", "!", "ReturningBlocks", ".", "empty", "(", ")", ")", "{", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "UnreachableBlock", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "Function", "*", "UnreachableIntrin", "=", "", "(", "F", ".", "getParent", "(", ")", ",", "", ")", ";", "CallInst", "::", "Create", "(", "UnreachableIntrin", ",", "{", "}", ",", "", ",", "UnreachableBlock", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "UnreachableBlock", ")", ";", "ReturningBlocks", ".", "push_back", "(", "UnreachableBlock", ")", ";", "Changed", "=", "true", ";", "}", "}", "DomTreeUpdater", "DTU", "(", "DT", ",", "DomTreeUpdater", "::", "UpdateStrategy", "::", "Eager", ")", ";", "if", "(", "RequireAndPreserveDomTree", ")", "DTU", ".", "applyUpdates", "(", "Updates", ")", ";", "Updates", ".", "clear", "(", ")", ";", "if", "(", "ReturningBlocks", ".", "empty", "(", ")", ")", "return", "Changed", ";"], "ground_truth": ["if", "(", "ReturningBlocks", ".", "size", "(", ")", "==", "", ")", "return", "Changed", ";"], "File": "AMDGPUUnifyDivergentExitNodes9", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47281, "Length": 293, "Cover_Rate": 0.3471563981042654} {"Template_token": ["", "initializeUnifyDivergentExitNodesPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes", "Func": "AMDGPUUnifyDivergentExitNodes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47283, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "void", "UnifyDivergentExitNodes", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "PostDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "BreakCriticalEdgesID", ")", ";", "AU", ".", "addPreservedID", "(", "LowerSwitchID", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47284, "Length": 59, "Cover_Rate": 0.855072463768116} {"Template_token": ["", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "Top", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "DA", ".", "isUniform", "(", "Top", "->", "getTerminator", "(", ")", ")", ")", "return", "false", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Top", ")", ")", "{", "if", "(", "Visited", ".", "insert", "(", "Pred", ")", ".", "second", ")", "Stack", ".", "push_back", "(", "Pred", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes", "Func": "isUniformlyReached", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47285, "Length": 68, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "if", "(", "IntrinsicInst", "*", "Intrin", "=", "llvm", "::", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "Intrin", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{", "Intrin", "->", "setArgOperand", "(", "", ",", "BoolFalse", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Intrin", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{"], "File": "AMDGPUUnifyDivergentExitNodes", "Func": "removeDoneExport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47286, "Length": 51, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", "&&", "RetTy", "->", "isVoidTy", "(", ")", ")", "{", "InsertExport", "=", "true", ";", "}", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "DummyReturnBB", ")", ";", "ReturningBlocks", ".", "push_back", "(", "DummyReturnBB", ")", ";", "}", "if", "(", "BI", "->", "isUnconditional", "(", ")", ")", "{", "BasicBlock", "*", "LoopHeaderBB", "=", "BI", "->", "getSuccessor", "(", "", ")", ";", "BI", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "LoopHeaderBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "else", "{", "BasicBlock", "*", "TransitionBB", "=", "BB", "->", "splitBasicBlock", "(", "BI", ",", "", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "TransitionBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "Changed", "=", "true", ";", "}", "}", "if", "(", "!", "UnreachableBlocks", ".", "empty", "(", ")", ")", "{", "BasicBlock", "*", "UnreachableBlock", "=", "nullptr", ";", "if", "(", "UnreachableBlocks", ".", "size", "(", ")", "==", "", ")", "{", "UnreachableBlock", "=", "UnreachableBlocks", ".", "front", "(", ")", ";", "}", "else", "{", "UnreachableBlock", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "", ",", "&", "F", ")", ";", "new", "UnreachableInst", "(", "F", ".", "getContext", "(", ")", ",", "UnreachableBlock", ")", ";", "for", "(", "BasicBlock", "*", "BB", ":", "UnreachableBlocks", ")", "{", "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "UnreachableBlock", ",", "BB", ")", ";", "}", "Changed", "=", "true", ";", "}", "if", "(", "!", "ReturningBlocks", ".", "empty", "(", ")", ")", "{", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";"], "ground_truth": ["Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47287, "Length": 302, "Cover_Rate": 0.41426611796982166} {"Template_token": ["", "if", "(", "InsertExport", ")", "{", "removeDoneExport", "(", "F", ")", ";", "Value", "*", "Undef", "=", "UndefValue", "::", "get", "(", "B", ".", "getFloatTy", "(", ")", ")", ";", "B", ".", "CreateIntrinsic", "(", "", ",", "{", "B", ".", "getFloatTy", "(", ")", "}", ",", "{", "B", ".", "getInt32", "(", "", ")", ",", "B", ".", "getInt32", "(", "", ")", ",", "Undef", ",", "Undef", ",", "Undef", ",", "Undef", ",", "B", ".", "getTrue", "(", ")", ",", "B", ".", "getTrue", "(", ")", ",", "}", ")", ";", "}", "PHINode", "*", "PN", "=", "nullptr", ";", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "B", ".", "CreateRetVoid", "(", ")", ";", "}", "else", "{", "PN", "=", "B", ".", "CreatePHI", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "", ")", ";", "assert", "(", "!", "InsertExport", ")", ";", "B", ".", "CreateRet", "(", "PN", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{"], "ground_truth": ["if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "", ")", ",", "BB", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47288, "Length": 172, "Cover_Rate": 0.6254545454545455} {"Template_token": ["", "auto", "NamedMD", "=", "M", ".", "getNamedMetadata", "(", "Name", ")", ";", "if", "(", "!", "NamedMD", "||", "NamedMD", "->", "getNumOperands", "(", ")", "==", "", ")", "return", "false", ";", "SmallVector", "<", "Metadata", "*", ",", "", ">", "All", ";", "for", "(", "const", "auto", "&", "MD", ":", "NamedMD", "->", "operands", "(", ")", ")", "for", "(", "const", "auto", "&", "Op", ":", "MD", "->", "operands", "(", ")", ")", "if", "(", "std", "::", "find", "(", "All", ".", "begin", "(", ")", ",", "All", ".", "end", "(", ")", ",", "Op", ".", "get", "(", ")", ")", "==", "All", ".", "end", "(", ")", ")", "All", ".", "push_back", "(", "Op", ".", "get", "(", ")", ")", ";"], "ground_truth": ["NamedMD", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUUnifyMetadata10", "Func": "unifyExtensionMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47291, "Length": 109, "Cover_Rate": 0.68125} {"Template_token": ["", "auto", "CMajor", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "VersionMD", "->", "getOperand", "(", "", ")", ")", ";", "auto", "VersionMajor", "=", "CMajor", "->", "getZExtValue", "(", ")", ";", "auto", "CMinor", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "VersionMD", "->", "getOperand", "(", "", ")", ")", ";", "auto", "VersionMinor", "=", "CMinor", "->", "getZExtValue", "(", ")", ";", "auto", "Ver", "=", "(", "VersionMajor", "*", "", ")", "+", "(", "VersionMinor", "*", "", ")", ";", "if", "(", "Ver", ">", "MaxVer", ")", "{", "MaxVer", "=", "Ver", ";", "MaxMD", "=", "VersionMD", ";", "}", "if", "(", "PickFirst", ")", "break", ";", "}", "NamedMD", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["NamedMD", "=", "M", ".", "getOrInsertNamedMetadata", "(", "Name", ")", ";"], "File": "AMDGPUUnifyMetadata10", "Func": "unifyVersionMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47292, "Length": 107, "Cover_Rate": 0.5515463917525774} {"Template_token": ["", "auto", "CMajor", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "VersionMD", "->", "getOperand", "(", "", ")", ")", ";", "auto", "VersionMajor", "=", "CMajor", "->", "getZExtValue", "(", ")", ";", "auto", "CMinor", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "VersionMD", "->", "getOperand", "(", "", ")", ")", ";", "auto", "VersionMinor", "=", "CMinor", "->", "getZExtValue", "(", ")", ";", "auto", "Ver", "=", "(", "VersionMajor", "*", "", ")", "+", "(", "VersionMinor", "*", "", ")", ";", "if", "(", "Ver", ">", "MaxVer", ")", "{", "MaxVer", "=", "Ver", ";", "MaxMD", "=", "VersionMD", ";", "}", "if", "(", "PickFirst", ")", "break", ";", "}", "NamedMD", "->", "eraseFromParent", "(", ")", ";", "NamedMD", "=", "M", ".", "getOrInsertNamedMetadata", "(", "Name", ")", ";"], "ground_truth": ["NamedMD", "->", "addOperand", "(", "MaxMD", ")", ";"], "File": "AMDGPUUnifyMetadata10", "Func": "unifyVersionMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47293, "Length": 114, "Cover_Rate": 0.5876288659793815} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createUnifyMetadataPass", "(", ")", "{"], "ground_truth": ["return", "new", "UnifyMetadata", "(", ")", ";"], "File": "AMDGPUUnifyMetadata1", "Func": "createAMDGPUUnifyMetadataPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47294, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "unifyMetadataImpl", "(", "M", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses", "::", "all", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyMetadata1", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47296, "Length": 19, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "bool", "unifyMetadataImpl", "(", "Module", "&", "M", ")", "{", "const", "char", "*", "Vers", "[", "]", "=", "{", "kOCLMD", "::", "SpirVer", ",", "kOCLMD", "::", "OCLVer", "}", ";", "const", "char", "*", "Exts", "[", "]", "=", "{", "kOCLMD", "::", "UsedExt", ",", "kOCLMD", "::", "UsedOptCoreFeat", ",", "kOCLMD", "::", "CompilerOptions", ",", "kOCLMD", "::", "LLVMIdent", "}", ";"], "ground_truth": ["bool", "Changed", "=", "false", ";"], "File": "AMDGPUUnifyMetadata1", "Func": "unifyMetadataImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47300, "Length": 55, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "I", ":", "Vers", ")", "Changed", "|=", "unifyVersionMD", "(", "M", ",", "I", ",", "true", ")", ";", "for", "(", "auto", "&", "I", ":", "Exts", ")", "Changed", "|=", "unifyExtensionMD", "(", "M", ",", "I", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPUUnifyMetadata1", "Func": "unifyMetadataImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47301, "Length": 44, "Cover_Rate": 0.4631578947368421} {"Template_token": ["", "return", "new", "UnifyMetadata", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyMetadata3", "Func": "createAMDGPUUnifyMetadataPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47304, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createUnifyMetadataPass", "(", ")", "{", "return", "new", "UnifyMetadata", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyMetadata3", "Func": "createAMDGPUUnifyMetadataPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47305, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "unifyExtensionMD", "(", "Module", "&", "M", ",", "StringRef", "Name", ")", "{", "auto", "NamedMD", "=", "M", ".", "getNamedMetadata", "(", "Name", ")", ";", "if", "(", "!", "NamedMD", "||", "NamedMD", "->", "getNumOperands", "(", ")", "==", "", ")", "return", "false", ";", "SmallVector", "<", "Metadata", "*", ",", "", ">", "All", ";", "for", "(", "auto", "MD", ":", "NamedMD", "->", "operands", "(", ")", ")", "for", "(", "const", "auto", "&", "Op", ":", "MD", "->", "operands", "(", ")", ")", "if", "(", "std", "::", "find", "(", "All", ".", "begin", "(", ")", ",", "All", ".", "end", "(", ")", ",", "Op", ".", "get", "(", ")", ")", "==", "All", ".", "end", "(", ")", ")", "All", ".", "push_back", "(", "Op", ".", "get", "(", ")", ")", ";", "NamedMD", "->", "eraseFromParent", "(", ")", ";", "NamedMD", "=", "M", ".", "getOrInsertNamedMetadata", "(", "Name", ")", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "MD", ":", "All", ")", "NamedMD", "->", "addOperand", "(", "MDNode", "::", "get", "(", "M", ".", "getContext", "(", ")", ",", "MD", ")", ")", ";"], "File": "AMDGPUUnifyMetadata8", "Func": "unifyExtensionMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47308, "Length": 154, "Cover_Rate": 0.9746835443037974} {"Template_token": ["", "SmallVector", "<", "Metadata", "*", ",", "", ">", "All", ";", "for", "(", "auto", "MD", ":", "NamedMD", "->", "operands", "(", ")", ")", "for", "(", "const", "auto", "&", "Op", ":", "MD", "->", "operands", "(", ")", ")", "if", "(", "std", "::", "find", "(", "All", ".", "begin", "(", ")", ",", "All", ".", "end", "(", ")", ",", "Op", ".", "get", "(", ")", ")", "==", "All", ".", "end", "(", ")", ")", "All", ".", "push_back", "(", "Op", ".", "get", "(", ")", ")", ";", "NamedMD", "->", "eraseFromParent", "(", ")", ";", "NamedMD", "=", "M", ".", "getOrInsertNamedMetadata", "(", "Name", ")", ";", "for", "(", "const", "auto", "&", "MD", ":", "All", ")", "NamedMD", "->", "addOperand", "(", "MDNode", "::", "get", "(", "M", ".", "getContext", "(", ")", ",", "MD", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyMetadata8", "Func": "unifyExtensionMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47309, "Length": 121, "Cover_Rate": 0.7658227848101266} {"Template_token": ["", "explicit", "UnifyMetadata", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUUnifyMetadata", "Func": "AMDGPUUnifyMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47310, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "UnifyMetadata", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUUnifyMetadata", "Func": "AMDGPUUnifyMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47311, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "ModulePass", "*", "llvm", "::", "createUnifyMetadataPass", "(", ")", "{"], "ground_truth": ["return", "new", "UnifyMetadata", "(", ")", ";"], "File": "AMDGPUUnifyMetadata", "Func": "createAMDGPUUnifyMetadataPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47312, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "const", "char", "*", "Vers", "[", "]", "=", "{", "kOCLMD", "::", "SpirVer", ",", "kOCLMD", "::", "OCLVer", "}", ";", "const", "char", "*", "Exts", "[", "]", "=", "{", "kOCLMD", "::", "UsedExt", ",", "kOCLMD", "::", "UsedOptCoreFeat", ",", "kOCLMD", "::", "CompilerOptions", ",", "kOCLMD", "::", "LLVMIdent", "}", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "I", ":", "Vers", ")", "Changed", "|=", "unifyVersionMD", "(", "M", ",", "I", ",", "true", ")", ";", "for", "(", "auto", "&", "I", ":", "Exts", ")", "Changed", "|=", "unifyExtensionMD", "(", "M", ",", "I", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPUUnifyMetadata", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47314, "Length": 86, "Cover_Rate": 0.8865979381443299} {"Template_token": ["", "for", "(", "auto", "&", "I", ":", "Vers", ")", "Changed", "|=", "unifyVersionMD", "(", "M", ",", "I", ",", "true", ")", ";", "for", "(", "auto", "&", "I", ":", "Exts", ")", "Changed", "|=", "unifyExtensionMD", "(", "M", ",", "I", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyMetadata", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47315, "Length": 40, "Cover_Rate": 0.41237113402061853} {"Template_token": ["", "for", "(", "auto", "MD", ":", "NamedMD", "->", "operands", "(", ")", ")", "for", "(", "const", "auto", "&", "Op", ":", "MD", "->", "operands", "(", ")", ")", "if", "(", "!", "llvm", "::", "is_contained", "(", "All", ",", "Op", ".", "get", "(", ")", ")", ")", "All", ".", "push_back", "(", "Op", ".", "get", "(", ")", ")", ";", "NamedMD", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["NamedMD", "=", "M", ".", "getOrInsertNamedMetadata", "(", "Name", ")", ";"], "File": "AMDGPUUnifyMetadata", "Func": "unifyExtensionMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47316, "Length": 66, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "for", "(", "auto", "VersionMD", ":", "NamedMD", "->", "operands", "(", ")", ")", "{", "assert", "(", "VersionMD", "->", "getNumOperands", "(", ")", "==", "", ")", ";", "auto", "CMajor", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "VersionMD", "->", "getOperand", "(", "", ")", ")", ";", "auto", "VersionMajor", "=", "CMajor", "->", "getZExtValue", "(", ")", ";", "auto", "CMinor", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "VersionMD", "->", "getOperand", "(", "", ")", ")", ";", "auto", "VersionMinor", "=", "CMinor", "->", "getZExtValue", "(", ")", ";", "auto", "Ver", "=", "(", "VersionMajor", "*", "", ")", "+", "(", "VersionMinor", "*", "", ")", ";"], "ground_truth": ["if", "(", "Ver", ">", "MaxVer", ")", "{"], "File": "AMDGPUUnifyMetadata", "Func": "unifyVersionMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47317, "Length": 99, "Cover_Rate": 0.515625} {"Template_token": ["", "assert", "(", "VersionMD", "->", "getNumOperands", "(", ")", "==", "", ")", ";", "auto", "CMajor", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "VersionMD", "->", "getOperand", "(", "", ")", ")", ";", "auto", "VersionMajor", "=", "CMajor", "->", "getZExtValue", "(", ")", ";", "auto", "CMinor", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "VersionMD", "->", "getOperand", "(", "", ")", ")", ";", "auto", "VersionMinor", "=", "CMinor", "->", "getZExtValue", "(", ")", ";", "auto", "Ver", "=", "(", "VersionMajor", "*", "", ")", "+", "(", "VersionMinor", "*", "", ")", ";"], "ground_truth": ["if", "(", "Ver", ">", "MaxVer", ")", "{"], "File": "AMDGPUUnifyMetadata", "Func": "unifyVersionMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47318, "Length": 87, "Cover_Rate": 0.453125} {"Template_token": ["", "insertInstrEnd", "(", "DummyExitBlk", ",", "", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "RetMBB", ")", "{", "if", "(", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["MBB", "->", "addSuccessor", "(", "DummyExitBlk", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "addDummyExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47319, "Length": 40, "Cover_Rate": 0.4} {"Template_token": ["", "insertInstrEnd", "(", "DummyExitBlk", ",", "", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "RetMBB", ")", "{", "if", "(", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DummyExitBlk", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "}"], "ground_truth": ["SHOWNEWBLK", "(", "DummyExitBlk", ",", "", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "addDummyExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47320, "Length": 66, "Cover_Rate": 0.66} {"Template_token": ["", "CFGStructurizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initializeCFGStructurizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "AMDGPUCFGStructurizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47321, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "MachineBasicBlock", "*", "CFGStructurizer", "::", "clone", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineFunction", "*", "Func", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", "=", "Func", "->", "CreateMachineBasicBlock", "(", ")", ";"], "ground_truth": ["Func", "->", "push_back", "(", "NewMBB", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "clone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47323, "Length": 38, "Cover_Rate": 0.5846153846153846} {"Template_token": ["", "MachineFunction", "*", "Func", "=", "MBB", "->", "getParent", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "*", "NewMBB", "=", "Func", "->", "CreateMachineBasicBlock", "(", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "clone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47324, "Length": 20, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MBB", "->", "size", "(", ")", "<<", "", ";", ")", ";", "SHOWNEWBLK", "(", "CloneMBB", ",", "", ")", ";", "return", "CloneMBB", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer10", "Func": "cloneBlockForPredecessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47325, "Length": 39, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "MachineBasicBlock", "*", "CloneMBB", "=", "clone", "(", "MBB", ")", ";", "replaceInstrUseOfBlockWith", "(", "PredMBB", ",", "MBB", ",", "CloneMBB", ")", ";", "PredMBB", "->", "replaceSuccessor", "(", "MBB", ",", "CloneMBB", ")", ";", "cloneSuccessorList", "(", "CloneMBB", ",", "MBB", ")", ";", "numClonedInstr", "+=", "MBB", "->", "size", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MBB", "->", "size", "(", ")", "<<", "", ";", ")", ";", "SHOWNEWBLK", "(", "CloneMBB", ",", "", ")", ";"], "ground_truth": ["return", "CloneMBB", ";"], "File": "AMDILCFGStructurizer10", "Func": "cloneBlockForPredecessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47326, "Length": 80, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "void", "CFGStructurizer", "::", "cloneSuccessorList", "(", "MachineBasicBlock", "*", "DstMBB", ",", "MachineBasicBlock", "*", "SrcMBB", ")", "{", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "SrcMBB", "->", "successors", "(", ")", ")", "DstMBB", "->", "addSuccessor", "(", "Succ", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer10", "Func": "cloneSuccessorList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47328, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47329, "Length": 34, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["return", "-", "", ";"], "File": "AMDILCFGStructurizer10", "Func": "getBranchZeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47330, "Length": 30, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "switch", "(", "OldOpcode", ")", "{", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "getContinueNzeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47331, "Length": 21, "Cover_Rate": 0.5} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", "-", "", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer10", "Func": "getContinueNzeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47332, "Length": 13, "Cover_Rate": 0.30952380952380953} {"Template_token": ["", "int", "CFGStructurizer", "::", "getContinueZeroOpcode", "(", "int", "OldOpcode", ")", "{", "switch", "(", "OldOpcode", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "AMDILCFGStructurizer10", "Func": "getContinueZeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47333, "Length": 23, "Cover_Rate": 0.5476190476190477} {"Template_token": ["", "DebugLoc", "CFGStructurizer", "::", "getLastDebugLocInBB", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "DebugLoc", "DL", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "if", "(", "MI", ".", "getDebugLoc", "(", ")", ")", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["return", "DL", ";"], "File": "AMDILCFGStructurizer10", "Func": "getLastDebugLocInBB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47334, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "DebugLoc", "DL", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "if", "(", "MI", ".", "getDebugLoc", "(", ")", ")", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["return", "DL", ";"], "File": "AMDILCFGStructurizer10", "Func": "getLastDebugLocInBB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47335, "Length": 31, "Cover_Rate": 0.7380952380952381} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer10", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47336, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "It", "!=", "MBB", "->", "rend", "(", ")", ")", "{"], "ground_truth": ["MachineInstr", "*", "instr", "=", "&", "(", "*", "It", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "getReturnInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47338, "Length": 21, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "Num", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ";", ")", ";"], "ground_truth": ["Num", "=", "handleJumpintoIfImp", "(", "HeadMBB", ",", "FalseMBB", ",", "TrueMBB", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "handleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47339, "Length": 30, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "Num", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ";", ")", ";"], "ground_truth": ["Num", "=", "handleJumpintoIfImp", "(", "HeadMBB", ",", "FalseMBB", ",", "TrueMBB", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "handleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47340, "Length": 30, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "}", "int", "NumNewBlk", "=", "", ";", "bool", "LandBlkHasOtherPred", "=", "(", "LandBlk", "->", "pred_size", "(", ")", ">", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "insertInstrBefore", "(", "LandBlk", ",", "", ")", ";", "if", "(", "LandBlkHasOtherPred", ")", "{", "report_fatal_error", "(", "", ")", ";", "Register", "CmpResReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "report_fatal_error", "(", "", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "CmpResReg", ",", "DebugLoc", "(", ")", ")", ";", "}", "Register", "InitReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "InitReg", ",", "DebugLoc", "(", ")", ")", ";", "if", "(", "MigrateTrue", ")", "{", "migrateInstruction", "(", "TrueMBB", ",", "LandBlk", ",", "I", ")", ";", "report_fatal_error", "(", "", ")", ";", "}", "insertInstrBefore", "(", "I", ",", "", ")", ";", "if", "(", "MigrateFalse", ")", "{", "migrateInstruction", "(", "FalseMBB", ",", "LandBlk", ",", "I", ")", ";", "report_fatal_error", "(", "", ")", ";", "}", "if", "(", "LandBlkHasOtherPred", ")", "{"], "ground_truth": ["insertInstrBefore", "(", "I", ",", "", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "improveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47341, "Length": 172, "Cover_Rate": 0.39814814814814814} {"Template_token": ["", "if", "(", "TrueMBB", "==", "FalseMBB", ")", "return", "", ";", "MigrateTrue", "=", "needMigrateBlock", "(", "TrueMBB", ")", ";", "MigrateFalse", "=", "needMigrateBlock", "(", "FalseMBB", ")", ";", "if", "(", "!", "MigrateTrue", "&&", "!", "MigrateFalse", ")", "return", "", ";", "if", "(", "!", "MigrateTrue", "&&", "TrueMBB", "&&", "TrueMBB", "->", "pred_size", "(", ")", ">", "", ")", "MigrateTrue", "=", "true", ";", "if", "(", "!", "MigrateFalse", "&&", "FalseMBB", "&&", "FalseMBB", "->", "pred_size", "(", ")", ">", "", ")", "MigrateFalse", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "showImproveSimpleJumpintoIf", "(", "HeadMBB", ",", "TrueMBB", ",", "FalseMBB", ",", "LandBlk", ",", "", ")", ";", ")", ";", "const", "TargetRegisterClass", "*", "I32RC", "=", "TRI", "->", "getCFGStructurizerRegClass", "(", "", ")", ";", "if", "(", "!", "MigrateTrue", "||", "!", "MigrateFalse", ")", "{", "return", "", ";", "}", "int", "NumNewBlk", "=", "", ";", "bool", "LandBlkHasOtherPred", "=", "(", "LandBlk", "->", "pred_size", "(", ")", ">", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "insertInstrBefore", "(", "LandBlk", ",", "", ")", ";", "if", "(", "LandBlkHasOtherPred", ")", "{", "report_fatal_error", "(", "", ")", ";", "Register", "CmpResReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "report_fatal_error", "(", "", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "CmpResReg", ",", "DebugLoc", "(", ")", ")", ";", "}", "Register", "InitReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "InitReg", ",", "DebugLoc", "(", ")", ")", ";", "if", "(", "MigrateTrue", ")", "{", "migrateInstruction", "(", "TrueMBB", ",", "LandBlk", ",", "I", ")", ";", "report_fatal_error", "(", "", ")", ";", "}"], "ground_truth": ["insertInstrBefore", "(", "I", ",", "", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "improveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47342, "Length": 259, "Cover_Rate": 0.5995370370370371} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "blk", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewInstr", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";", "blk", "->", "insert", "(", "I", ",", "NewInstr", ")", ";", "MachineInstrBuilder", "(", "*", "MF", ",", "NewInstr", ")", ".", "addReg", "(", "RegNum", ",", "false", ")", ";"], "ground_truth": ["SHOWNEWINSTR", "(", "NewInstr", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "insertCondBranchBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47343, "Length": 57, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "MachineInstr", "*", "NewInstr", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";"], "ground_truth": ["blk", "->", "insert", "(", "I", ",", "NewInstr", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "insertCondBranchBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47344, "Length": 27, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "MBB", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";"], "ground_truth": ["if", "(", "!", "MBB", "->", "empty", "(", ")", ")", "MBB", "->", "insert", "(", "MBB", "->", "begin", "(", ")", ",", "MI", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "insertInstrBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47345, "Length": 44, "Cover_Rate": 0.55} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "MBB", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";", "MBB", "->", "push_back", "(", "MI", ")", ";"], "ground_truth": ["SHOWNEWINSTR", "(", "MI", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "insertInstrEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47346, "Length": 34, "Cover_Rate": 0.6415094339622641} {"Template_token": ["", "void", "CFGStructurizer", "::", "insertInstrEnd", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "NewOpcode", ",", "const", "DebugLoc", "&", "DL", ")", "{"], "ground_truth": ["MachineInstr", "*", "MI", "=", "MBB", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "insertInstrEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47347, "Length": 40, "Cover_Rate": 0.7547169811320755} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDILCFGStructurizer10", "Func": "isCondBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47348, "Length": 30, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "bool", "CFGStructurizer", "::", "isCondBranch", "(", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "AMDILCFGStructurizer10", "Func": "isCondBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47349, "Length": 22, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "MBB", "->", "succ_empty", "(", ")", ";"], "ground_truth": ["if", "(", "MI", ")", "assert", "(", "IsReturn", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "isReturnBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47350, "Length": 27, "Cover_Rate": 0.421875} {"Template_token": ["", "MachineLoop", "*", "LoopRep", "=", "MLI", "->", "getLoopFor", "(", "Src1MBB", ")", ";", "if", "(", "LoopRep", "&&", "LoopRep", "==", "MLI", "->", "getLoopFor", "(", "Src2MBB", ")", ")", "{", "MachineBasicBlock", "*", "&", "TheEntry", "=", "LLInfoMap", "[", "LoopRep", "]", ";", "if", "(", "TheEntry", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Src1MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "Src2MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer10", "Func": "isSameloopDetachedContbreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47351, "Length": 70, "Cover_Rate": 0.7070707070707071} {"Template_token": ["", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDILCFGStructurizer10", "Func": "isUncondBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47352, "Length": 15, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "for", "(", "auto", "&", "It", ":", "*", "MLI", ")", "for", "(", "MachineLoop", "*", "ML", ":", "depth_first", "(", "It", ")", ")", "NestedLoops", ".", "push_front", "(", "ML", ")", ";", "if", "(", "NestedLoops", ".", "empty", "(", ")", ")", "return", "", ";", "int", "Num", "=", "", ";", "for", "(", "MachineLoop", "*", "ExaminedLoop", ":", "NestedLoops", ")", "{", "if", "(", "ExaminedLoop", "->", "getNumBlocks", "(", ")", "==", "", "||", "Visited", "[", "ExaminedLoop", "]", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "ExaminedLoop", "->", "dump", "(", ")", ";", ")", ";", "int", "NumBreak", "=", "mergeLoop", "(", "ExaminedLoop", ")", ";", "if", "(", "NumBreak", "==", "-", "", ")", "break", ";"], "ground_truth": ["Num", "+=", "NumBreak", ";"], "File": "AMDILCFGStructurizer10", "Func": "loopendPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47353, "Length": 106, "Cover_Rate": 0.8346456692913385} {"Template_token": ["", "insertCondBranchBefore", "(", "I", ",", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ",", "BranchDL", ")", ";", "if", "(", "TrueMBB", ")", "{", "MBB", "->", "splice", "(", "I", ",", "TrueMBB", ",", "TrueMBB", "->", "begin", "(", ")", ",", "TrueMBB", "->", "end", "(", ")", ")", ";", "MBB", "->", "removeSuccessor", "(", "TrueMBB", ",", "true", ")", ";", "if", "(", "LandMBB", "&&", "TrueMBB", "->", "succ_size", "(", ")", "!=", "", ")", "TrueMBB", "->", "removeSuccessor", "(", "LandMBB", ",", "true", ")", ";", "retireBlock", "(", "TrueMBB", ")", ";", "MLI", "->", "removeBlock", "(", "TrueMBB", ")", ";", "}", "if", "(", "FalseMBB", ")", "{", "insertInstrBefore", "(", "I", ",", "", ")", ";", "MBB", "->", "splice", "(", "I", ",", "FalseMBB", ",", "FalseMBB", "->", "begin", "(", ")", ",", "FalseMBB", "->", "end", "(", ")", ")", ";", "MBB", "->", "removeSuccessor", "(", "FalseMBB", ",", "true", ")", ";", "if", "(", "LandMBB", "&&", "!", "FalseMBB", "->", "succ_empty", "(", ")", ")", "FalseMBB", "->", "removeSuccessor", "(", "LandMBB", ",", "true", ")", ";"], "ground_truth": ["retireBlock", "(", "FalseMBB", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "mergeIfthenelseBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47354, "Length": 148, "Cover_Rate": 0.4099722991689751} {"Template_token": ["", "MBBVector", "ExitBlks", ";", "LoopRep", "->", "getExitBlocks", "(", "ExitBlks", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlkSet", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ExitBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "ExitBlkSet", ".", "insert", "(", "ExitBlks", "[", "i", "]", ")", ";", "assert", "(", "ExitBlkSet", ".", "size", "(", ")", "==", "", ")", ";", "MachineBasicBlock", "*", "ExitBlk", "=", "*", "ExitBlks", ".", "begin", "(", ")", ";", "assert", "(", "ExitBlk", "&&", "", ")", ";", "MBBVector", "LatchBlks", ";", "for", "(", "auto", "*", "LB", ":", "inverse_children", "<", "MachineBasicBlock", "*", ">", "(", "LoopHeader", ")", ")", "if", "(", "LoopRep", "->", "contains", "(", "LB", ")", ")", "LatchBlks", ".", "push_back", "(", "LB", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ExitingMBBs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "mergeLoopbreakBlock", "(", "ExitingMBBs", "[", "i", "]", ",", "ExitBlk", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LatchBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "settleLoopcontBlock", "(", "LatchBlks", "[", "i", "]", ",", "LoopHeader", ")", ";", "int", "Match", "=", "", ";", "do", "{", "Match", "=", "", ";"], "ground_truth": ["Match", "+=", "serialPatternMatch", "(", "LoopHeader", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "mergeLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47355, "Length": 196, "Cover_Rate": 0.6125} {"Template_token": ["", "int", "CFGStructurizer", "::", "mergeLoop", "(", "MachineLoop", "*", "LoopRep", ")", "{", "MachineBasicBlock", "*", "LoopHeader", "=", "LoopRep", "->", "getHeader", "(", ")", ";", "MBBVector", "ExitingMBBs", ";", "LoopRep", "->", "getExitingBlocks", "(", "ExitingMBBs", ")", ";", "assert", "(", "!", "ExitingMBBs", ".", "empty", "(", ")", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ExitingMBBs", ".", "size", "(", ")", "<<", "", ";", ")", ";", "MBBVector", "ExitBlks", ";", "LoopRep", "->", "getExitBlocks", "(", "ExitBlks", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlkSet", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ExitBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "ExitBlkSet", ".", "insert", "(", "ExitBlks", "[", "i", "]", ")", ";", "assert", "(", "ExitBlkSet", ".", "size", "(", ")", "==", "", ")", ";", "MachineBasicBlock", "*", "ExitBlk", "=", "*", "ExitBlks", ".", "begin", "(", ")", ";", "assert", "(", "ExitBlk", "&&", "", ")", ";", "MBBVector", "LatchBlks", ";", "for", "(", "auto", "*", "LB", ":", "inverse_children", "<", "MachineBasicBlock", "*", ">", "(", "LoopHeader", ")", ")", "if", "(", "LoopRep", "->", "contains", "(", "LB", ")", ")", "LatchBlks", ".", "push_back", "(", "LB", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ExitingMBBs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "mergeLoopbreakBlock", "(", "ExitingMBBs", "[", "i", "]", ",", "ExitBlk", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LatchBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "settleLoopcontBlock", "(", "LatchBlks", "[", "i", "]", ",", "LoopHeader", ")", ";", "int", "Match", "=", "", ";", "do", "{", "Match", "=", "", ";", "Match", "+=", "serialPatternMatch", "(", "LoopHeader", ")", ";", "Match", "+=", "ifPatternMatch", "(", "LoopHeader", ")", ";", "}", "while", "(", "Match", ">", "", ")", ";", "mergeLooplandBlock", "(", "LoopHeader", ",", "ExitBlk", ")", ";", "MachineLoop", "*", "ParentLoop", "=", "LoopRep", "->", "getParentLoop", "(", ")", ";", "if", "(", "ParentLoop", ")", "MLI", "->", "changeLoopFor", "(", "LoopHeader", ",", "ParentLoop", ")", ";", "else", "MLI", "->", "removeBlock", "(", "LoopHeader", ")", ";", "Visited", "[", "LoopRep", "]", "=", "true", ";", "return", "", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer10", "Func": "mergeLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47356, "Length": 320, "Cover_Rate": 1.0} {"Template_token": ["", "void", "CFGStructurizer", "::", "mergeLooplandBlock", "(", "MachineBasicBlock", "*", "DstBlk", ",", "MachineBasicBlock", "*", "LandMBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstBlk", "->", "getNumber", "(", ")", "<<", "", "<<", "LandMBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "insertInstrBefore", "(", "DstBlk", ",", "", ",", "DebugLoc", "(", ")", ")", ";"], "ground_truth": ["insertInstrEnd", "(", "DstBlk", ",", "", ",", "DebugLoc", "(", ")", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "mergeLooplandBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47357, "Length": 62, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "void", "CFGStructurizer", "::", "mergeSerialBlock", "(", "MachineBasicBlock", "*", "DstMBB", ",", "MachineBasicBlock", "*", "SrcMBB", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstMBB", "->", "getNumber", "(", ")", "<<", "", "<<", "SrcMBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "mergeSerialBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47358, "Length": 40, "Cover_Rate": 0.40404040404040403} {"Template_token": ["", "void", "CFGStructurizer", "::", "mergeSerialBlock", "(", "MachineBasicBlock", "*", "DstMBB", ",", "MachineBasicBlock", "*", "SrcMBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstMBB", "->", "getNumber", "(", ")", "<<", "", "<<", "SrcMBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "DstMBB", "->", "splice", "(", "DstMBB", "->", "end", "(", ")", ",", "SrcMBB", ",", "SrcMBB", "->", "begin", "(", ")", ",", "SrcMBB", "->", "end", "(", ")", ")", ";", "DstMBB", "->", "removeSuccessor", "(", "SrcMBB", ",", "true", ")", ";", "cloneSuccessorList", "(", "DstMBB", ",", "SrcMBB", ")", ";", "removeSuccessor", "(", "SrcMBB", ")", ";"], "ground_truth": ["MLI", "->", "removeBlock", "(", "SrcMBB", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "mergeSerialBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47359, "Length": 93, "Cover_Rate": 0.9393939393939394} {"Template_token": ["", "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "LoopLatch", ")", ";", "if", "(", "!", "BranchMI", "||", "!", "isUncondBranch", "(", "BranchMI", ")", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "DummyExitBlk", "=", "FuncRep", "->", "CreateMachineBasicBlock", "(", ")", ";"], "ground_truth": ["FuncRep", "->", "push_back", "(", "DummyExitBlk", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "normalizeInfiniteLoopExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47360, "Length": 40, "Cover_Rate": 0.3007518796992481} {"Template_token": ["", "if", "(", "!", "BranchMI", "||", "!", "isUncondBranch", "(", "BranchMI", ")", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "DummyExitBlk", "=", "FuncRep", "->", "CreateMachineBasicBlock", "(", ")", ";", "FuncRep", "->", "push_back", "(", "DummyExitBlk", ")", ";", "SHOWNEWBLK", "(", "DummyExitBlk", ",", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", "<<", "", ";", ")", ";", "LLVMContext", "&", "Ctx", "=", "LoopHeader", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDILCFGStructurizer10", "Func": "normalizeInfiniteLoopExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47361, "Length": 81, "Cover_Rate": 0.6090225563909775} {"Template_token": ["", "++", "It", ",", "++", "SccNum", ")", "{", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "SccNext", "=", "*", "It", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "SccNext", ")", "{", "OrderedBlks", ".", "push_back", "(", "MBB", ")", ";", "recordSccnum", "(", "MBB", ",", "SccNum", ")", ";", "}", "}"], "ground_truth": ["for", "(", "auto", "*", "MBB", ":", "nodes", "(", "MF", ")", ")", "{"], "File": "AMDILCFGStructurizer10", "Func": "orderBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47362, "Length": 58, "Cover_Rate": 0.4715447154471545} {"Template_token": ["", "void", "CFGStructurizer", "::", "orderBlocks", "(", "MachineFunction", "*", "MF", ")", "{", "int", "SccNum", "=", "", ";", "for", "(", "scc_iterator", "<", "MachineFunction", "*", ">", "It", "=", "scc_begin", "(", "MF", ")", ";", "!", "It", ".", "isAtEnd", "(", ")", ";", "++", "It", ",", "++", "SccNum", ")", "{", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "SccNext", "=", "*", "It", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "SccNext", ")", "{", "OrderedBlks", ".", "push_back", "(", "MBB", ")", ";", "recordSccnum", "(", "MBB", ",", "SccNum", ")", ";", "}", "}", "for", "(", "auto", "*", "MBB", ":", "nodes", "(", "MF", ")", ")", "{", "SccNum", "=", "getSCCNum", "(", "MBB", ")", ";", "if", "(", "SccNum", "==", "INVALIDSCCNUM", ")", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer10", "Func": "orderBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47363, "Length": 122, "Cover_Rate": 0.991869918699187} {"Template_token": ["", "while", "(", "(", "CurMatch", "=", "patternMatchGroup", "(", "MBB", ")", ")", ">", "", ")", "NumMatch", "+=", "CurMatch", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NumMatch", "<<", "", ";", ")", ";"], "ground_truth": ["return", "NumMatch", ";"], "File": "AMDILCFGStructurizer10", "Func": "patternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47364, "Length": 42, "Cover_Rate": 0.5316455696202531} {"Template_token": ["", "int", "NumMatch", "=", "", ";", "int", "CurMatch", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "while", "(", "(", "CurMatch", "=", "patternMatchGroup", "(", "MBB", ")", ")", ">", "", ")", "NumMatch", "+=", "CurMatch", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NumMatch", "<<", "", ";", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "patternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47365, "Length": 65, "Cover_Rate": 0.8227848101265823} {"Template_token": ["", "MachineLoop", "*", "LoopRep", "=", "(", "*", "It", ")", ";", "MBBVector", "ExitingMBBs", ";", "LoopRep", "->", "getExitingBlocks", "(", "ExitingMBBs", ")", ";", "if", "(", "ExitingMBBs", ".", "size", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "DummyExitBlk", "=", "normalizeInfiniteLoopExit", "(", "LoopRep", ")", ";", "if", "(", "DummyExitBlk", ")", "RetBlks", ".", "push_back", "(", "DummyExitBlk", ")", ";", "}", "}", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "OrderedBlks", ")", "{", "removeUnconditionalBranch", "(", "MBB", ")", ";", "removeRedundantConditionalBranch", "(", "MBB", ")", ";", "if", "(", "isReturnBlock", "(", "MBB", ")", ")", "{", "RetBlks", ".", "push_back", "(", "MBB", ")", ";", "}", "assert", "(", "MBB", "->", "succ_size", "(", ")", "<=", "", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer10", "Func": "prepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47366, "Length": 99, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "orderBlocks", "(", "FuncRep", ")", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "DEFAULT_VEC_SLOTS", ">", "RetBlks", ";", "for", "(", "MachineLoopInfo", "::", "iterator", "It", "=", "MLI", "->", "begin", "(", ")", ",", "E", "=", "MLI", "->", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineLoop", "*", "LoopRep", "=", "(", "*", "It", ")", ";", "MBBVector", "ExitingMBBs", ";", "LoopRep", "->", "getExitingBlocks", "(", "ExitingMBBs", ")", ";", "if", "(", "ExitingMBBs", ".", "size", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "DummyExitBlk", "=", "normalizeInfiniteLoopExit", "(", "LoopRep", ")", ";", "if", "(", "DummyExitBlk", ")", "RetBlks", ".", "push_back", "(", "DummyExitBlk", ")", ";", "}", "}", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "OrderedBlks", ")", "{", "removeUnconditionalBranch", "(", "MBB", ")", ";"], "ground_truth": ["removeRedundantConditionalBranch", "(", "MBB", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "prepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47367, "Length": 114, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "if", "(", "MBB1", "!=", "MBB2", ")", "return", ";", "MachineInstr", "*", "BranchMI", "=", "getNormalBlockBranchInstr", "(", "MBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", ")", ";"], "ground_truth": ["BranchMI", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "removeRedundantConditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47369, "Length": 45, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "if", "(", "MBB", "->", "succ_size", "(", ")", "!=", "", ")", "return", ";", "MachineBasicBlock", "*", "MBB1", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "MBB2", "=", "*", "std", "::", "next", "(", "MBB", "->", "succ_begin", "(", ")", ")", ";", "if", "(", "MBB1", "!=", "MBB2", ")", "return", ";", "MachineInstr", "*", "BranchMI", "=", "getNormalBlockBranchInstr", "(", "MBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";", "SHOWNEWBLK", "(", "MBB1", ",", "", ")", ";"], "ground_truth": ["MBB", "->", "removeSuccessor", "(", "MBB1", ",", "true", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "removeRedundantConditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47370, "Length": 100, "Cover_Rate": 0.9009009009009009} {"Template_token": ["", "void", "CFGStructurizer", "::", "removeUnconditionalBranch", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineInstr", "*", "BranchMI", ";"], "ground_truth": ["while", "(", "(", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "MBB", ")", ")", "&&", "isUncondBranch", "(", "BranchMI", ")", ")", "{"], "File": "AMDILCFGStructurizer10", "Func": "removeUnconditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47371, "Length": 31, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "if", "(", "!", "SrcBlkInfo", ")", "SrcBlkInfo", "=", "new", "BlockInformation", "(", ")", ";", "SrcBlkInfo", "->", "IsRetired", "=", "true", ";", "assert", "(", "MBB", "->", "succ_empty", "(", ")", "&&", "MBB", "->", "pred_empty", "(", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer10", "Func": "retireBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47372, "Length": 36, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "void", "CFGStructurizer", "::", "reversePredicateSetter", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "&", "MBB", ")", "{", "assert", "(", "I", ".", "isValid", "(", ")", "&&", "", ")", ";", "for", "(", ";", ";", "--", "I", ")", "{", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "switch", "(", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "{", "case", "", ":", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", ";", "case", "", ":", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", ";", "case", "", ":", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", ";", "case", "", ":", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "reversePredicateSetter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47373, "Length": 146, "Cover_Rate": 0.8690476190476191} {"Template_token": ["", "assert", "(", "I", ".", "isValid", "(", ")", "&&", "", ")", ";", "for", "(", ";", ";", "--", "I", ")", "{", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "switch", "(", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "{", "case", "", ":", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", ";", "case", "", ":", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", ";", "case", "", ":", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", ";", "case", "", ":", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "reversePredicateSetter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47374, "Length": 131, "Cover_Rate": 0.7797619047619048} {"Template_token": ["", "}", "}", "else", "{", "ContNextScc", "=", "false", ";", "}", "if", "(", "ContNextScc", ")", "SccBeginMBB", "=", "nullptr", ";", "}", "MachineBasicBlock", "*", "EntryMBB", "=", "*", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ";", "if", "(", "EntryMBB", "->", "succ_empty", "(", ")", ")", "{", "Finish", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "else", "{", "int", "NewnumRemainedBlk", "=", "countActiveBlock", "(", "OrderedBlks", ".", "begin", "(", ")", ",", "OrderedBlks", ".", "end", "(", ")", ")", ";", "if", "(", "NewnumRemainedBlk", "==", "", "||", "NewnumRemainedBlk", "<", "NumRemainedBlk", ")", "{", "MakeProgress", "=", "true", ";", "NumRemainedBlk", "=", "NewnumRemainedBlk", ";", "}", "else", "{", "MakeProgress", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "}", "}", "while", "(", "!", "Finish", "&&", "MakeProgress", ")", ";", "wrapup", "(", "*", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ")", ";", "for", "(", "MBBInfoMap", "::", "iterator", "It", "=", "BlockInfoMap", ".", "begin", "(", ")", ",", "E", "=", "BlockInfoMap", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "(", "*", "It", ")", ".", "second", "&&", "(", "*", "It", ")", ".", "second", "->", "IsRetired", ")", "{"], "ground_truth": ["assert", "(", "(", "(", "*", "It", ")", ".", "first", ")", "->", "getNumber", "(", ")", "!=", "-", "", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47375, "Length": 207, "Cover_Rate": 0.32293291731669266} {"Template_token": ["", "FuncRep", "=", "&", "MF", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "PrintLoopinfo", "(", "*", "MLI", ")", ";", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "LLVM_DEBUG", "(", "MDT", "->", "print", "(", "dbgs", "(", ")", ",", "(", "const", "Module", "*", ")", "nullptr", ")", ";", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "LLVM_DEBUG", "(", "PDT", "->", "print", "(", "dbgs", "(", ")", ")", ";", ")", ";", "prepare", "(", ")", ";", "run", "(", ")", ";", "LLVM_DEBUG", "(", "MF", ".", "dump", "(", ")", ";", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47376, "Length": 106, "Cover_Rate": 0.6022727272727273} {"Template_token": ["", "LLVM_DEBUG", "(", "MF", ".", "dump", "(", ")", ";", ")", ";", "OrderedBlks", ".", "clear", "(", ")", ";", "Visited", ".", "clear", "(", ")", ";", "FuncRep", "=", "&", "MF", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "PrintLoopinfo", "(", "*", "MLI", ")", ";", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "LLVM_DEBUG", "(", "MDT", "->", "print", "(", "dbgs", "(", ")", ",", "(", "const", "Module", "*", ")", "nullptr", ")", ";", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "LLVM_DEBUG", "(", "PDT", "->", "print", "(", "dbgs", "(", ")", ")", ";", ")", ";"], "ground_truth": ["prepare", "(", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47377, "Length": 110, "Cover_Rate": 0.625} {"Template_token": ["", "assert", "(", "isCondBranch", "(", "MI", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "*", "TrueBranch", "=", "getTrueBranch", "(", "MI", ")", ";", "int", "OldOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "UseContinueLogical", "=", "(", "(", "&", "*", "ContingMBB", "->", "rbegin", "(", ")", ")", "==", "MI", ")", ";", "if", "(", "!", "UseContinueLogical", ")", "{", "int", "BranchOpcode", "=", "TrueBranch", "==", "ContMBB", "?", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ":", "getBranchZeroOpcode", "(", "OldOpcode", ")", ";", "insertCondBranchBefore", "(", "I", ",", "BranchOpcode", ",", "DL", ")", ";", "insertInstrEnd", "(", "ContingMBB", ",", "", ",", "DL", ")", ";", "insertInstrEnd", "(", "ContingMBB", ",", "", ",", "DL", ")", ";", "}", "else", "{", "int", "BranchOpcode", "=", "TrueBranch", "==", "ContMBB", "?", "getContinueNzeroOpcode", "(", "OldOpcode", ")", ":", "getContinueZeroOpcode", "(", "OldOpcode", ")", ";", "insertCondBranchBefore", "(", "I", ",", "BranchOpcode", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer10", "Func": "settleLoopcontBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47378, "Length": 139, "Cover_Rate": 0.6261261261261262} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "getLoopendBlockBranchInstr", "(", "ContingMBB", ")", ";", "if", "(", "MI", ")", "{", "assert", "(", "isCondBranch", "(", "MI", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "*", "TrueBranch", "=", "getTrueBranch", "(", "MI", ")", ";", "int", "OldOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["bool", "UseContinueLogical", "=", "(", "(", "&", "*", "ContingMBB", "->", "rbegin", "(", ")", ")", "==", "MI", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "settleLoopcontBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47379, "Length": 73, "Cover_Rate": 0.32882882882882886} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "DEFAULT_VEC_SLOTS", ">", "ContInstr", ";", "MachineBasicBlock", "::", "iterator", "Pre", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "It", "=", "Pre", ";", "while", "(", "It", "!=", "E", ")", "{"], "ground_truth": ["if", "(", "Pre", "->", "getOpcode", "(", ")", "==", "", "&&", "It", "->", "getOpcode", "(", ")", "==", "", ")", "ContInstr", ".", "push_back", "(", "&", "*", "Pre", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "wrapup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47380, "Length": 72, "Cover_Rate": 0.4675324675324675} {"Template_token": ["", "for", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "It", "=", "RetMBB", ".", "begin", "(", ")", ",", "E", "=", "RetMBB", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "*", "It", ";", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "if", "(", "MI", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DummyExitBlk", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer11", "Func": "addDummyExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47381, "Length": 85, "Cover_Rate": 0.6390977443609023} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "if", "(", "MI", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DummyExitBlk", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "addDummyExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47382, "Length": 44, "Cover_Rate": 0.3308270676691729} {"Template_token": ["", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "getContinueNzeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47383, "Length": 13, "Cover_Rate": 0.30952380952380953} {"Template_token": ["", "showImproveSimpleJumpintoIf", "(", "HeadMBB", ",", "TrueMBB", ",", "FalseMBB", ",", "LandBlk", ",", "", ")", ";", ")", ";", "const", "TargetRegisterClass", "*", "I32RC", "=", "TRI", "->", "getCFGStructurizerRegClass", "(", "", ")", ";", "if", "(", "!", "MigrateTrue", "||", "!", "MigrateFalse", ")", "{", "return", "", ";", "}", "int", "NumNewBlk", "=", "", ";", "bool", "LandBlkHasOtherPred", "=", "(", "LandBlk", "->", "pred_size", "(", ")", ">", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "insertInstrBefore", "(", "LandBlk", ",", "", ")", ";", "if", "(", "LandBlkHasOtherPred", ")", "{", "report_fatal_error", "(", "", ")", ";", "unsigned", "CmpResReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "report_fatal_error", "(", "", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "CmpResReg", ",", "DebugLoc", "(", ")", ")", ";", "}", "unsigned", "InitReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "InitReg", ",", "DebugLoc", "(", ")", ")", ";", "if", "(", "MigrateTrue", ")", "{", "migrateInstruction", "(", "TrueMBB", ",", "LandBlk", ",", "I", ")", ";", "report_fatal_error", "(", "", ")", ";", "}", "insertInstrBefore", "(", "I", ",", "", ")", ";", "if", "(", "MigrateFalse", ")", "{", "migrateInstruction", "(", "FalseMBB", ",", "LandBlk", ",", "I", ")", ";"], "ground_truth": ["report_fatal_error", "(", "", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "improveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47384, "Length": 198, "Cover_Rate": 0.43326039387308535} {"Template_token": ["", "if", "(", "!", "MigrateTrue", "&&", "!", "MigrateFalse", ")", "return", "", ";", "if", "(", "!", "MigrateTrue", "&&", "TrueMBB", "&&", "TrueMBB", "->", "pred_size", "(", ")", ">", "", ")", "MigrateTrue", "=", "true", ";", "if", "(", "!", "MigrateFalse", "&&", "FalseMBB", "&&", "FalseMBB", "->", "pred_size", "(", ")", ">", "", ")", "MigrateFalse", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "showImproveSimpleJumpintoIf", "(", "HeadMBB", ",", "TrueMBB", ",", "FalseMBB", ",", "LandBlk", ",", "", ")", ";", ")", ";", "const", "TargetRegisterClass", "*", "I32RC", "=", "TRI", "->", "getCFGStructurizerRegClass", "(", "", ")", ";", "if", "(", "!", "MigrateTrue", "||", "!", "MigrateFalse", ")", "{", "return", "", ";", "}", "int", "NumNewBlk", "=", "", ";", "bool", "LandBlkHasOtherPred", "=", "(", "LandBlk", "->", "pred_size", "(", ")", ">", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "insertInstrBefore", "(", "LandBlk", ",", "", ")", ";", "if", "(", "LandBlkHasOtherPred", ")", "{", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["unsigned", "CmpResReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "improveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47385, "Length": 155, "Cover_Rate": 0.33916849015317285} {"Template_token": ["", "bool", "IsReturn", "=", "(", "MBB", "->", "succ_size", "(", ")", "==", "", ")", ";"], "ground_truth": ["if", "(", "MI", ")", "assert", "(", "IsReturn", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "isReturnBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47387, "Length": 22, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "MachineBasicBlock", "*", "&", "TheEntry", "=", "LLInfoMap", "[", "LoopRep", "]", ";", "if", "(", "TheEntry", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Src1MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "Src2MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer11", "Func": "isSameloopDetachedContbreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47388, "Length": 47, "Cover_Rate": 0.46534653465346537} {"Template_token": ["", "int", "OldOpcode", "=", "BranchMI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "BranchDL", "=", "BranchMI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";", "insertCondBranchBefore", "(", "I", ",", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ",", "BranchDL", ")", ";", "if", "(", "TrueMBB", ")", "{", "MBB", "->", "splice", "(", "I", ",", "TrueMBB", ",", "TrueMBB", "->", "begin", "(", ")", ",", "TrueMBB", "->", "end", "(", ")", ")", ";", "MBB", "->", "removeSuccessor", "(", "TrueMBB", ",", "true", ")", ";", "if", "(", "LandMBB", "&&", "TrueMBB", "->", "succ_size", "(", ")", "!=", "", ")", "TrueMBB", "->", "removeSuccessor", "(", "LandMBB", ",", "true", ")", ";", "retireBlock", "(", "TrueMBB", ")", ";", "MLI", "->", "removeBlock", "(", "TrueMBB", ")", ";", "}", "if", "(", "FalseMBB", ")", "{", "insertInstrBefore", "(", "I", ",", "", ")", ";", "MBB", "->", "splice", "(", "I", ",", "FalseMBB", ",", "FalseMBB", "->", "begin", "(", ")", ",", "FalseMBB", "->", "end", "(", ")", ")", ";", "MBB", "->", "removeSuccessor", "(", "FalseMBB", ",", "true", ")", ";", "if", "(", "LandMBB", "&&", "FalseMBB", "->", "succ_size", "(", ")", "!=", "", ")", "FalseMBB", "->", "removeSuccessor", "(", "LandMBB", ",", "true", ")", ";", "retireBlock", "(", "FalseMBB", ")", ";", "MLI", "->", "removeBlock", "(", "FalseMBB", ")", ";", "}"], "ground_truth": ["insertInstrBefore", "(", "I", ",", "", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "mergeIfthenelseBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47389, "Length": 189, "Cover_Rate": 0.5220994475138122} {"Template_token": ["", "MachineBasicBlock", "*", "TrueBranch", "=", "getTrueBranch", "(", "BranchMI", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";", "if", "(", "TrueBranch", "!=", "LandMBB", ")", "reversePredicateSetter", "(", "I", ",", "*", "I", "->", "getParent", "(", ")", ")", ";"], "ground_truth": ["insertCondBranchBefore", "(", "ExitingMBB", ",", "I", ",", "", ",", "", ",", "DL", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "mergeLoopbreakBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47390, "Length": 47, "Cover_Rate": 0.30718954248366015} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";", "if", "(", "TrueBranch", "!=", "LandMBB", ")", "reversePredicateSetter", "(", "I", ",", "*", "I", "->", "getParent", "(", ")", ")", ";", "insertCondBranchBefore", "(", "ExitingMBB", ",", "I", ",", "", ",", "", ",", "DL", ")", ";", "insertInstrBefore", "(", "I", ",", "", ")", ";", "insertInstrBefore", "(", "I", ",", "", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";", "ExitingMBB", "->", "removeSuccessor", "(", "LandMBB", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer11", "Func": "mergeLoopbreakBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47391, "Length": 68, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "CFGStructurizer", "::", "mergeLooplandBlock", "(", "MachineBasicBlock", "*", "DstBlk", ",", "MachineBasicBlock", "*", "LandMBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstBlk", "->", "getNumber", "(", ")", "<<", "", "<<", "LandMBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "insertInstrBefore", "(", "DstBlk", ",", "", ",", "DebugLoc", "(", ")", ")", ";"], "ground_truth": ["insertInstrEnd", "(", "DstBlk", ",", "", ",", "DebugLoc", "(", ")", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "mergeLooplandBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47392, "Length": 62, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "void", "CFGStructurizer", "::", "mergeLooplandBlock", "(", "MachineBasicBlock", "*", "DstBlk", ",", "MachineBasicBlock", "*", "LandMBB", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstBlk", "->", "getNumber", "(", ")", "<<", "", "<<", "LandMBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "mergeLooplandBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47393, "Length": 40, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "++", "It", ",", "++", "SccNum", ")", "{", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "SccNext", "=", "*", "It", ";", "for", "(", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "blockIter", "=", "SccNext", ".", "begin", "(", ")", ",", "blockEnd", "=", "SccNext", ".", "end", "(", ")", ";", "blockIter", "!=", "blockEnd", ";", "++", "blockIter", ")", "{", "MBB", "=", "*", "blockIter", ";", "OrderedBlks", ".", "push_back", "(", "MBB", ")", ";", "recordSccnum", "(", "MBB", ",", "SccNum", ")", ";", "}", "}", "for", "(", "auto", "*", "MBB", ":", "nodes", "(", "MF", ")", ")", "{"], "ground_truth": ["SccNum", "=", "getSCCNum", "(", "MBB", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "orderBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47394, "Length": 96, "Cover_Rate": 0.6075949367088608} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "orderBlocks", "(", "FuncRep", ")", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "DEFAULT_VEC_SLOTS", ">", "RetBlks", ";", "for", "(", "MachineLoopInfo", "::", "iterator", "It", "=", "MLI", "->", "begin", "(", ")", ",", "E", "=", "MLI", "->", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineLoop", "*", "LoopRep", "=", "(", "*", "It", ")", ";", "MBBVector", "ExitingMBBs", ";", "LoopRep", "->", "getExitingBlocks", "(", "ExitingMBBs", ")", ";", "if", "(", "ExitingMBBs", ".", "size", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "DummyExitBlk", "=", "normalizeInfiniteLoopExit", "(", "LoopRep", ")", ";", "if", "(", "DummyExitBlk", ")", "RetBlks", ".", "push_back", "(", "DummyExitBlk", ")", ";", "}", "}", "for", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "It", "=", "OrderedBlks", ".", "begin", "(", ")", ",", "E", "=", "OrderedBlks", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "*", "It", ";", "removeUnconditionalBranch", "(", "MBB", ")", ";", "removeRedundantConditionalBranch", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "isReturnBlock", "(", "MBB", ")", ")", "{"], "File": "AMDILCFGStructurizer11", "Func": "prepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47395, "Length": 168, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "void", "CFGStructurizer", "::", "retireBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";"], "ground_truth": ["BlockInformation", "*", "&", "SrcBlkInfo", "=", "BlockInfoMap", "[", "MBB", "]", ";"], "File": "AMDILCFGStructurizer11", "Func": "retireBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47396, "Length": 38, "Cover_Rate": 0.48717948717948717} {"Template_token": ["", "void", "CFGStructurizer", "::", "retireBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "BlockInformation", "*", "&", "SrcBlkInfo", "=", "BlockInfoMap", "[", "MBB", "]", ";", "if", "(", "!", "SrcBlkInfo", ")", "SrcBlkInfo", "=", "new", "BlockInformation", "(", ")", ";"], "ground_truth": ["SrcBlkInfo", "->", "IsRetired", "=", "true", ";"], "File": "AMDILCFGStructurizer11", "Func": "retireBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47397, "Length": 56, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "for", "(", ";", ";", "--", "I", ")", "{", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "switch", "(", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "{", "case", "", ":", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", ";", "case", "", ":"], "ground_truth": ["I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "reversePredicateSetter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47398, "Length": 77, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "bool", "ContNextScc", "=", "true", ";", "if", "(", "It", "==", "E", "||", "getSCCNum", "(", "SccBeginMBB", ")", "!=", "getSCCNum", "(", "*", "It", ")", ")", "{", "++", "SccNumIter", ";", "int", "sccRemainedNumBlk", "=", "countActiveBlock", "(", "SccBeginIter", ",", "It", ")", ";", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", ">=", "SccNumBlk", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "ContNextScc", "=", "true", ";", "}", "else", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", "<", "SccNumBlk", ")", "{", "SccNumBlk", "=", "sccRemainedNumBlk", ";", "It", "=", "SccBeginIter", ";", "ContNextScc", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", "<<", "'\\n'", ";", ")", ";", "}", "else", "{", "ContNextScc", "=", "true", ";", "}", "}", "else", "{", "ContNextScc", "=", "false", ";", "}", "if", "(", "ContNextScc", ")", "SccBeginMBB", "=", "nullptr", ";", "}", "MachineBasicBlock", "*", "EntryMBB", "=", "*", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ";", "if", "(", "EntryMBB", "->", "succ_size", "(", ")", "==", "", ")", "{", "Finish", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "else", "{", "int", "NewnumRemainedBlk", "=", "countActiveBlock", "(", "OrderedBlks", ".", "begin", "(", ")", ",", "OrderedBlks", ".", "end", "(", ")", ")", ";", "if", "(", "NewnumRemainedBlk", "==", "", "||", "NewnumRemainedBlk", "<", "NumRemainedBlk", ")", "{", "MakeProgress", "=", "true", ";", "NumRemainedBlk", "=", "NewnumRemainedBlk", ";", "}", "else", "{", "MakeProgress", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "}", "}", "while", "(", "!", "Finish", "&&", "MakeProgress", ")", ";", "wrapup", "(", "*", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ")", ";", "for", "(", "MBBInfoMap", "::", "iterator", "It", "=", "BlockInfoMap", ".", "begin", "(", ")", ",", "E", "=", "BlockInfoMap", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "(", "*", "It", ")", ".", "second", "&&", "(", "*", "It", ")", ".", "second", "->", "IsRetired", ")", "{", "assert", "(", "(", "(", "*", "It", ")", ".", "first", ")", "->", "getNumber", "(", ")", "!=", "-", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "(", "*", "It", ")", ".", "first", ")", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "(", "*", "It", ")", ".", "first", "->", "eraseFromParent", "(", ")", ";", "}", "delete", "(", "*", "It", ")", ".", "second", ";", "}", "BlockInfoMap", ".", "clear", "(", ")", ";", "LLInfoMap", ".", "clear", "(", ")", ";", "if", "(", "!", "Finish", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "FuncRep", "->", "viewCFG", "(", ")", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47399, "Length": 411, "Cover_Rate": 0.6391912908242613} {"Template_token": ["", "OrderedBlks", ".", "clear", "(", ")", ";", "Visited", ".", "clear", "(", ")", ";", "FuncRep", "=", "&", "MF", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "PrintLoopinfo", "(", "*", "MLI", ")", ";", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "LLVM_DEBUG", "(", "MDT", "->", "print", "(", "dbgs", "(", ")", ",", "(", "const", "Module", "*", ")", "nullptr", ")", ";", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "LLVM_DEBUG", "(", "PDT", "->", "print", "(", "dbgs", "(", ")", ")", ";", ")", ";", "prepare", "(", ")", ";", "run", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "MF", ".", "dump", "(", ")", ";", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47400, "Length": 114, "Cover_Rate": 0.7080745341614907} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "getLoopendBlockBranchInstr", "(", "ContingMBB", ")", ";", "if", "(", "MI", ")", "{", "assert", "(", "isCondBranch", "(", "MI", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "*", "TrueBranch", "=", "getTrueBranch", "(", "MI", ")", ";", "int", "OldOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["bool", "UseContinueLogical", "=", "(", "(", "&", "*", "ContingMBB", "->", "rbegin", "(", ")", ")", "==", "MI", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "settleLoopcontBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47401, "Length": 73, "Cover_Rate": 0.32882882882882886} {"Template_token": ["", "void", "CFGStructurizer", "::", "wrapup", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "assert", "(", "(", "!", "MBB", "->", "getParent", "(", ")", "->", "getJumpTableInfo", "(", ")", "||", "MBB", "->", "getParent", "(", ")", "->", "getJumpTableInfo", "(", ")", "->", "isEmpty", "(", ")", ")", "&&", "", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "DEFAULT_VEC_SLOTS", ">", "ContInstr", ";", "MachineBasicBlock", "::", "iterator", "Pre", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "It", "=", "Pre", ";", "while", "(", "It", "!=", "E", ")", "{"], "ground_truth": ["if", "(", "Pre", "->", "getOpcode", "(", ")", "==", "", "&&", "It", "->", "getOpcode", "(", ")", "==", "", ")", "ContInstr", ".", "push_back", "(", "&", "*", "Pre", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "wrapup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47402, "Length": 114, "Cover_Rate": 0.7402597402597403} {"Template_token": ["", "MachineBasicBlock", "*", "CloneMBB", "=", "clone", "(", "MBB", ")", ";", "replaceInstrUseOfBlockWith", "(", "PredMBB", ",", "MBB", ",", "CloneMBB", ")", ";", "PredMBB", "->", "replaceSuccessor", "(", "MBB", ",", "CloneMBB", ")", ";", "cloneSuccessorList", "(", "CloneMBB", ",", "MBB", ")", ";", "numClonedInstr", "+=", "MBB", "->", "size", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MBB", "->", "size", "(", ")", "<<", "", ";", ")", ";", "SHOWNEWBLK", "(", "CloneMBB", ",", "", ")", ";", "return", "CloneMBB", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer13", "Func": "cloneBlockForPredecessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47403, "Length": 81, "Cover_Rate": 0.75} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "if", "(", "!", "LandMBB", ")", "{", "dbgs", "(", ")", "<<", "", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "", "<<", "LandMBB", "->", "getNumber", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "", ";", ")", ";", "int", "OldOpcode", "=", "BranchMI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "BranchDL", "=", "BranchMI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";", "insertCondBranchBefore", "(", "I", ",", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ",", "BranchDL", ")", ";", "if", "(", "TrueMBB", ")", "{", "MBB", "->", "splice", "(", "I", ",", "TrueMBB", ",", "TrueMBB", "->", "begin", "(", ")", ",", "TrueMBB", "->", "end", "(", ")", ")", ";"], "ground_truth": ["MBB", "->", "removeSuccessor", "(", "TrueMBB", ",", "true", ")", ";"], "File": "AMDILCFGStructurizer13", "Func": "mergeIfthenelseBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47404, "Length": 114, "Cover_Rate": 0.3149171270718232} {"Template_token": ["", "insertCondBranchBefore", "(", "I", ",", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ",", "BranchDL", ")", ";", "if", "(", "TrueMBB", ")", "{", "MBB", "->", "splice", "(", "I", ",", "TrueMBB", ",", "TrueMBB", "->", "begin", "(", ")", ",", "TrueMBB", "->", "end", "(", ")", ")", ";", "MBB", "->", "removeSuccessor", "(", "TrueMBB", ",", "true", ")", ";", "if", "(", "LandMBB", "&&", "TrueMBB", "->", "succ_size", "(", ")", "!=", "", ")", "TrueMBB", "->", "removeSuccessor", "(", "LandMBB", ",", "true", ")", ";", "retireBlock", "(", "TrueMBB", ")", ";", "MLI", "->", "removeBlock", "(", "TrueMBB", ")", ";", "}", "if", "(", "FalseMBB", ")", "{", "insertInstrBefore", "(", "I", ",", "", ")", ";", "MBB", "->", "splice", "(", "I", ",", "FalseMBB", ",", "FalseMBB", "->", "begin", "(", ")", ",", "FalseMBB", "->", "end", "(", ")", ")", ";", "MBB", "->", "removeSuccessor", "(", "FalseMBB", ",", "true", ")", ";", "if", "(", "LandMBB", "&&", "FalseMBB", "->", "succ_size", "(", ")", "!=", "", ")", "FalseMBB", "->", "removeSuccessor", "(", "LandMBB", ",", "true", ")", ";", "retireBlock", "(", "FalseMBB", ")", ";", "MLI", "->", "removeBlock", "(", "FalseMBB", ")", ";", "}", "insertInstrBefore", "(", "I", ",", "", ")", ";"], "ground_truth": ["BranchMI", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDILCFGStructurizer13", "Func": "mergeIfthenelseBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47405, "Length": 170, "Cover_Rate": 0.4696132596685083} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";", "if", "(", "TrueBranch", "!=", "LandMBB", ")", "reversePredicateSetter", "(", "I", ",", "*", "I", "->", "getParent", "(", ")", ")", ";", "insertCondBranchBefore", "(", "ExitingMBB", ",", "I", ",", "", ",", "", ",", "DL", ")", ";", "insertInstrBefore", "(", "I", ",", "", ")", ";", "insertInstrBefore", "(", "I", ",", "", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";", "ExitingMBB", "->", "removeSuccessor", "(", "LandMBB", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer13", "Func": "mergeLoopbreakBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47406, "Length": 68, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "insertInstrBefore", "(", "DstBlk", ",", "", ",", "DebugLoc", "(", ")", ")", ";", "insertInstrEnd", "(", "DstBlk", ",", "", ",", "DebugLoc", "(", ")", ")", ";", "DstBlk", "->", "replaceSuccessor", "(", "DstBlk", ",", "LandMBB", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer13", "Func": "mergeLooplandBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47407, "Length": 32, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "int", "SccNum", "=", "", ";", "MachineBasicBlock", "*", "MBB", ";", "for", "(", "scc_iterator", "<", "MachineFunction", "*", ">", "It", "=", "scc_begin", "(", "MF", ")", ";", "!", "It", ".", "isAtEnd", "(", ")", ";", "++", "It", ",", "++", "SccNum", ")", "{", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "SccNext", "=", "*", "It", ";", "for", "(", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "blockIter", "=", "SccNext", ".", "begin", "(", ")", ",", "blockEnd", "=", "SccNext", ".", "end", "(", ")", ";", "blockIter", "!=", "blockEnd", ";", "++", "blockIter", ")", "{", "MBB", "=", "*", "blockIter", ";", "OrderedBlks", ".", "push_back", "(", "MBB", ")", ";", "recordSccnum", "(", "MBB", ",", "SccNum", ")", ";", "}", "}", "typedef", "GraphTraits", "<", "MachineFunction", "*", ">", "GTM", ";", "auto", "It", "=", "GTM", "::", "nodes_begin", "(", "MF", ")", ",", "E", "=", "GTM", "::", "nodes_end", "(", "MF", ")", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "MBB", "=", "*", "It", ";"], "File": "AMDILCFGStructurizer13", "Func": "orderBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47408, "Length": 152, "Cover_Rate": 0.7958115183246073} {"Template_token": ["", "void", "CFGStructurizer", "::", "orderBlocks", "(", "MachineFunction", "*", "MF", ")", "{", "int", "SccNum", "=", "", ";", "MachineBasicBlock", "*", "MBB", ";", "for", "(", "scc_iterator", "<", "MachineFunction", "*", ">", "It", "=", "scc_begin", "(", "MF", ")", ";", "!", "It", ".", "isAtEnd", "(", ")", ";", "++", "It", ",", "++", "SccNum", ")", "{"], "ground_truth": ["const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "SccNext", "=", "*", "It", ";"], "File": "AMDILCFGStructurizer13", "Func": "orderBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47409, "Length": 61, "Cover_Rate": 0.3193717277486911} {"Template_token": ["", "ReverseVector", "(", "orderedBlks", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "printOrderedBlocks", "(", ")", ";", ")", ";", "int", "NumIter", "=", "", ";", "bool", "Finish", "=", "false", ";", "MachineBasicBlock", "*", "MBB", ";", "bool", "MakeProgress", "=", "false", ";", "int", "NumRemainedBlk", "=", "countActiveBlock", "(", "OrderedBlks", ".", "begin", "(", ")", ",", "OrderedBlks", ".", "end", "(", ")", ")", ";", "do", "{", "++", "NumIter", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NumIter", "<<", "", "<<", "NumRemainedBlk", "<<", "", ";", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "It", "=", "OrderedBlks", ".", "begin", "(", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "E", "=", "OrderedBlks", ".", "end", "(", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "SccBeginIter", "=", "It", ";", "MachineBasicBlock", "*", "SccBeginMBB", "=", "nullptr", ";", "int", "SccNumBlk", "=", "", ";", "int", "SccNumIter", ";", "while", "(", "It", "!=", "E", ")", "{", "MBB", "=", "*", "It", ";", "if", "(", "!", "SccBeginMBB", ")", "{", "SccBeginIter", "=", "It", ";", "SccBeginMBB", "=", "MBB", ";", "SccNumIter", "=", "", ";", "SccNumBlk", "=", "NumRemainedBlk", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "SccBeginMBB", ")", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "if", "(", "!", "isRetiredBlock", "(", "MBB", ")", ")", "patternMatch", "(", "MBB", ")", ";", "++", "It", ";", "bool", "ContNextScc", "=", "true", ";", "if", "(", "It", "==", "E", "||", "getSCCNum", "(", "SccBeginMBB", ")", "!=", "getSCCNum", "(", "*", "It", ")", ")", "{", "++", "SccNumIter", ";", "int", "sccRemainedNumBlk", "=", "countActiveBlock", "(", "SccBeginIter", ",", "It", ")", ";", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", ">=", "SccNumBlk", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "AMDILCFGStructurizer13", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47410, "Length": 276, "Cover_Rate": 0.42923794712286156} {"Template_token": ["", "TII", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "DEBUG", "(", "MF", ".", "dump", "(", ")", ";", ")", ";", "OrderedBlks", ".", "clear", "(", ")", ";", "Visited", ".", "clear", "(", ")", ";", "FuncRep", "=", "&", "MF", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "PrintLoopinfo", "(", "*", "MLI", ")", ";", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "DEBUG", "(", "MDT", "->", "print", "(", "dbgs", "(", ")", ",", "(", "const", "llvm", "::", "Module", "*", ")", "nullptr", ")", ";", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "DEBUG", "(", "PDT", "->", "print", "(", "dbgs", "(", ")", ")", ";", ")", ";", "prepare", "(", ")", ";", "run", "(", ")", ";", "DEBUG", "(", "MF", ".", "dump", "(", ")", ";", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47411, "Length": 154, "Cover_Rate": 0.9447852760736196} {"Template_token": ["", "for", "(", "auto", "&", "It", ":", "*", "MLI", ")", "for", "(", "MachineLoop", "*", "ML", ":", "depth_first", "(", "It", ")", ")", "NestedLoops", ".", "push_front", "(", "ML", ")", ";", "if", "(", "NestedLoops", ".", "empty", "(", ")", ")", "return", "", ";", "int", "Num", "=", "", ";", "for", "(", "MachineLoop", "*", "ExaminedLoop", ":", "NestedLoops", ")", "{", "if", "(", "ExaminedLoop", "->", "getNumBlocks", "(", ")", "==", "", "||", "Visited", "[", "ExaminedLoop", "]", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "ExaminedLoop", "->", "dump", "(", ")", ";", ")", ";", "int", "NumBreak", "=", "mergeLoop", "(", "ExaminedLoop", ")", ";", "if", "(", "NumBreak", "==", "-", "", ")", "break", ";", "Num", "+=", "NumBreak", ";", "}"], "ground_truth": ["return", "Num", ";"], "File": "AMDILCFGStructurizer14", "Func": "loopendPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47412, "Length": 110, "Cover_Rate": 0.8661417322834646} {"Template_token": ["", "if", "(", "ExaminedLoop", "->", "getNumBlocks", "(", ")", "==", "", "||", "Visited", "[", "ExaminedLoop", "]", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "ExaminedLoop", "->", "dump", "(", ")", ";", ")", ";", "int", "NumBreak", "=", "mergeLoop", "(", "ExaminedLoop", ")", ";", "if", "(", "NumBreak", "==", "-", "", ")", "break", ";", "Num", "+=", "NumBreak", ";", "}"], "ground_truth": ["return", "Num", ";"], "File": "AMDILCFGStructurizer14", "Func": "loopendPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47413, "Length": 58, "Cover_Rate": 0.4566929133858268} {"Template_token": ["", "for", "(", ";", "PI", "!=", "PE", ";", "PI", "++", ")", "{", "if", "(", "LoopRep", "->", "contains", "(", "*", "PI", ")", ")", "LatchBlks", ".", "push_back", "(", "*", "PI", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ExitingMBBs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "mergeLoopbreakBlock", "(", "ExitingMBBs", "[", "i", "]", ",", "ExitBlk", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LatchBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "settleLoopcontBlock", "(", "LatchBlks", "[", "i", "]", ",", "LoopHeader", ")", ";", "int", "Match", "=", "", ";", "do", "{", "Match", "=", "", ";", "Match", "+=", "serialPatternMatch", "(", "LoopHeader", ")", ";", "Match", "+=", "ifPatternMatch", "(", "LoopHeader", ")", ";", "}", "while", "(", "Match", ">", "", ")", ";", "mergeLooplandBlock", "(", "LoopHeader", ",", "ExitBlk", ")", ";", "MachineLoop", "*", "ParentLoop", "=", "LoopRep", "->", "getParentLoop", "(", ")", ";"], "ground_truth": ["if", "(", "ParentLoop", ")", "MLI", "->", "changeLoopFor", "(", "LoopHeader", ",", "ParentLoop", ")", ";"], "File": "AMDILCFGStructurizer14", "Func": "mergeLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47414, "Length": 157, "Cover_Rate": 0.44857142857142857} {"Template_token": ["", "MBBVector", "ExitBlks", ";", "LoopRep", "->", "getExitBlocks", "(", "ExitBlks", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlkSet", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ExitBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "ExitBlkSet", ".", "insert", "(", "ExitBlks", "[", "i", "]", ")", ";", "assert", "(", "ExitBlkSet", ".", "size", "(", ")", "==", "", ")", ";", "MachineBasicBlock", "*", "ExitBlk", "=", "*", "ExitBlks", ".", "begin", "(", ")", ";", "assert", "(", "ExitBlk", "&&", "", ")", ";", "MBBVector", "LatchBlks", ";", "typedef", "GraphTraits", "<", "Inverse", "<", "MachineBasicBlock", "*", ">>", "InvMBBTraits", ";", "InvMBBTraits", "::", "ChildIteratorType", "PI", "=", "InvMBBTraits", "::", "child_begin", "(", "LoopHeader", ")", ",", "PE", "=", "InvMBBTraits", "::", "child_end", "(", "LoopHeader", ")", ";", "for", "(", ";", "PI", "!=", "PE", ";", "PI", "++", ")", "{", "if", "(", "LoopRep", "->", "contains", "(", "*", "PI", ")", ")", "LatchBlks", ".", "push_back", "(", "*", "PI", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ExitingMBBs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "mergeLoopbreakBlock", "(", "ExitingMBBs", "[", "i", "]", ",", "ExitBlk", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LatchBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "settleLoopcontBlock", "(", "LatchBlks", "[", "i", "]", ",", "LoopHeader", ")", ";", "int", "Match", "=", "", ";", "do", "{", "Match", "=", "", ";", "Match", "+=", "serialPatternMatch", "(", "LoopHeader", ")", ";", "Match", "+=", "ifPatternMatch", "(", "LoopHeader", ")", ";", "}", "while", "(", "Match", ">", "", ")", ";", "mergeLooplandBlock", "(", "LoopHeader", ",", "ExitBlk", ")", ";", "MachineLoop", "*", "ParentLoop", "=", "LoopRep", "->", "getParentLoop", "(", ")", ";", "if", "(", "ParentLoop", ")", "MLI", "->", "changeLoopFor", "(", "LoopHeader", ",", "ParentLoop", ")", ";", "else", "MLI", "->", "removeBlock", "(", "LoopHeader", ")", ";"], "ground_truth": ["Visited", "[", "LoopRep", "]", "=", "true", ";"], "File": "AMDILCFGStructurizer14", "Func": "mergeLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47415, "Length": 286, "Cover_Rate": 0.8171428571428572} {"Template_token": ["", "void", "CFGStructurizer", "::", "addDummyExitBlock", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "RetMBB", ")", "{", "MachineBasicBlock", "*", "DummyExitBlk", "=", "FuncRep", "->", "CreateMachineBasicBlock", "(", ")", ";", "FuncRep", "->", "push_back", "(", "DummyExitBlk", ")", ";", "insertInstrEnd", "(", "DummyExitBlk", ",", "", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "It", "=", "RetMBB", ".", "begin", "(", ")", ",", "E", "=", "RetMBB", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "*", "It", ";", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "if", "(", "MI", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DummyExitBlk", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer17", "Func": "addDummyExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47416, "Length": 123, "Cover_Rate": 0.924812030075188} {"Template_token": ["", "if", "(", "MI", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DummyExitBlk", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "}", "SHOWNEWBLK", "(", "DummyExitBlk", ",", "", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer17", "Func": "addDummyExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47417, "Length": 44, "Cover_Rate": 0.3308270676691729} {"Template_token": ["", "MachineBasicBlock", "*", "LandBlk", "=", "*", "LandMBBPtr", ";", "assert", "(", "(", "!", "TrueMBB", "||", "TrueMBB", "->", "succ_size", "(", ")", "<=", "", ")", "&&", "(", "!", "FalseMBB", "||", "FalseMBB", "->", "succ_size", "(", ")", "<=", "", ")", ")", ";", "if", "(", "TrueMBB", "==", "FalseMBB", ")", "return", "", ";", "MigrateTrue", "=", "needMigrateBlock", "(", "TrueMBB", ")", ";", "MigrateFalse", "=", "needMigrateBlock", "(", "FalseMBB", ")", ";", "if", "(", "!", "MigrateTrue", "&&", "!", "MigrateFalse", ")", "return", "", ";", "if", "(", "!", "MigrateTrue", "&&", "TrueMBB", "&&", "TrueMBB", "->", "pred_size", "(", ")", ">", "", ")", "MigrateTrue", "=", "true", ";", "if", "(", "!", "MigrateFalse", "&&", "FalseMBB", "&&", "FalseMBB", "->", "pred_size", "(", ")", ">", "", ")", "MigrateFalse", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "showImproveSimpleJumpintoIf", "(", "HeadMBB", ",", "TrueMBB", ",", "FalseMBB", ",", "LandBlk", ",", "", ")", ";", ")", ";", "const", "TargetRegisterClass", "*", "I32RC", "=", "TRI", "->", "getCFGStructurizerRegClass", "(", "", ")", ";", "if", "(", "!", "MigrateTrue", "||", "!", "MigrateFalse", ")", "{", "return", "", ";", "}", "int", "NumNewBlk", "=", "", ";", "bool", "LandBlkHasOtherPred", "=", "(", "LandBlk", "->", "pred_size", "(", ")", ">", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "insertInstrBefore", "(", "LandBlk", ",", "", ")", ";", "if", "(", "LandBlkHasOtherPred", ")", "{", "report_fatal_error", "(", "", ")", ";", "Register", "CmpResReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";"], "ground_truth": ["report_fatal_error", "(", "", ")", ";"], "File": "AMDILCFGStructurizer17", "Func": "improveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47418, "Length": 219, "Cover_Rate": 0.47921225382932164} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "if", "(", "TrueMBB", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "TrueMBB", "->", "getNumber", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "if", "(", "FalseMBB", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "FalseMBB", "->", "getNumber", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "if", "(", "!", "LandMBB", ")", "{", "dbgs", "(", ")", "<<", "", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "", "<<", "LandMBB", "->", "getNumber", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "", ";", ")", ";", "int", "OldOpcode", "=", "BranchMI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "BranchDL", "=", "BranchMI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";", "insertCondBranchBefore", "(", "I", ",", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ",", "BranchDL", ")", ";", "if", "(", "TrueMBB", ")", "{", "MBB", "->", "splice", "(", "I", ",", "TrueMBB", ",", "TrueMBB", "->", "begin", "(", ")", ",", "TrueMBB", "->", "end", "(", ")", ")", ";", "MBB", "->", "removeSuccessor", "(", "TrueMBB", ",", "true", ")", ";", "if", "(", "LandMBB", "&&", "TrueMBB", "->", "succ_size", "(", ")", "!=", "", ")", "TrueMBB", "->", "removeSuccessor", "(", "LandMBB", ",", "true", ")", ";", "retireBlock", "(", "TrueMBB", ")", ";", "MLI", "->", "removeBlock", "(", "TrueMBB", ")", ";", "}", "if", "(", "FalseMBB", ")", "{", "insertInstrBefore", "(", "I", ",", "", ")", ";", "MBB", "->", "splice", "(", "I", ",", "FalseMBB", ",", "FalseMBB", "->", "begin", "(", ")", ",", "FalseMBB", "->", "end", "(", ")", ")", ";", "MBB", "->", "removeSuccessor", "(", "FalseMBB", ",", "true", ")", ";", "if", "(", "LandMBB", "&&", "FalseMBB", "->", "succ_size", "(", ")", "!=", "", ")", "FalseMBB", "->", "removeSuccessor", "(", "LandMBB", ",", "true", ")", ";", "retireBlock", "(", "FalseMBB", ")", ";", "MLI", "->", "removeBlock", "(", "FalseMBB", ")", ";", "}", "insertInstrBefore", "(", "I", ",", "", ")", ";"], "ground_truth": ["BranchMI", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDILCFGStructurizer17", "Func": "mergeIfthenelseBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47419, "Length": 311, "Cover_Rate": 0.8591160220994475} {"Template_token": ["", "assert", "(", "TrueMBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "if", "(", "TrueMBB", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "TrueMBB", "->", "getNumber", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "if", "(", "FalseMBB", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "FalseMBB", "->", "getNumber", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "if", "(", "!", "LandMBB", ")", "{", "dbgs", "(", ")", "<<", "", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "", "<<", "LandMBB", "->", "getNumber", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "", ";", ")", ";", "int", "OldOpcode", "=", "BranchMI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "BranchDL", "=", "BranchMI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";"], "ground_truth": ["insertCondBranchBefore", "(", "I", ",", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ",", "BranchDL", ")", ";"], "File": "AMDILCFGStructurizer17", "Func": "mergeIfthenelseBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47420, "Length": 158, "Cover_Rate": 0.43646408839779005} {"Template_token": ["", "assert", "(", "!", "ExitingMBBs", ".", "empty", "(", ")", "&&", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ExitingMBBs", ".", "size", "(", ")", "<<", "", ";", ")", ";", "MBBVector", "ExitBlks", ";", "LoopRep", "->", "getExitBlocks", "(", "ExitBlks", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlkSet", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ExitBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "ExitBlkSet", ".", "insert", "(", "ExitBlks", "[", "i", "]", ")", ";", "assert", "(", "ExitBlkSet", ".", "size", "(", ")", "==", "", ")", ";", "MachineBasicBlock", "*", "ExitBlk", "=", "*", "ExitBlks", ".", "begin", "(", ")", ";", "assert", "(", "ExitBlk", "&&", "", ")", ";", "MBBVector", "LatchBlks", ";", "for", "(", "auto", "*", "LB", ":", "inverse_children", "<", "MachineBasicBlock", "*", ">", "(", "LoopHeader", ")", ")", "if", "(", "LoopRep", "->", "contains", "(", "LB", ")", ")", "LatchBlks", ".", "push_back", "(", "LB", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ExitingMBBs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "mergeLoopbreakBlock", "(", "ExitingMBBs", "[", "i", "]", ",", "ExitBlk", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LatchBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "settleLoopcontBlock", "(", "LatchBlks", "[", "i", "]", ",", "LoopHeader", ")", ";", "int", "Match", "=", "", ";", "do", "{", "Match", "=", "", ";", "Match", "+=", "serialPatternMatch", "(", "LoopHeader", ")", ";", "Match", "+=", "ifPatternMatch", "(", "LoopHeader", ")", ";", "}", "while", "(", "Match", ">", "", ")", ";", "mergeLooplandBlock", "(", "LoopHeader", ",", "ExitBlk", ")", ";", "MachineLoop", "*", "ParentLoop", "=", "LoopRep", "->", "getParentLoop", "(", ")", ";", "if", "(", "ParentLoop", ")", "MLI", "->", "changeLoopFor", "(", "LoopHeader", ",", "ParentLoop", ")", ";"], "ground_truth": ["else", "MLI", "->", "removeBlock", "(", "LoopHeader", ")", ";"], "File": "AMDILCFGStructurizer20", "Func": "mergeLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47421, "Length": 279, "Cover_Rate": 0.871875} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", ")", ";", "SpliceEnd", "=", "BranchMI", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstMBB", "->", "size", "(", ")", "<<", "", "<<", "SrcMBB", "->", "size", "(", ")", "<<", "", ";", ")", ";", "DstMBB", "->", "splice", "(", "I", ",", "SrcMBB", ",", "SrcMBB", "->", "begin", "(", ")", ",", "SpliceEnd", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstMBB", "->", "size", "(", ")", "<<", "", "<<", "SrcMBB", "->", "size", "(", ")", "<<", "'\\n'", ";", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer24", "Func": "migrateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47422, "Length": 87, "Cover_Rate": 0.5918367346938775} {"Template_token": ["", "MachineInstr", "*", "BranchMI", "=", "getNormalBlockBranchInstr", "(", "SrcMBB", ")", ";", "if", "(", "!", "BranchMI", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "SpliceEnd", "=", "SrcMBB", "->", "end", "(", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", ")", ";", "SpliceEnd", "=", "BranchMI", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstMBB", "->", "size", "(", ")", "<<", "", "<<", "SrcMBB", "->", "size", "(", ")", "<<", "", ";", ")", ";", "DstMBB", "->", "splice", "(", "I", ",", "SrcMBB", ",", "SrcMBB", "->", "begin", "(", ")", ",", "SpliceEnd", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstMBB", "->", "size", "(", ")", "<<", "", "<<", "SrcMBB", "->", "size", "(", ")", "<<", "'\\n'", ";", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer24", "Func": "migrateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47423, "Length": 123, "Cover_Rate": 0.8367346938775511} {"Template_token": ["", "}", "}", "for", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "It", "=", "ContMBB", ".", "begin", "(", ")", ",", "E", "=", "ContMBB", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "(", "*", "It", ")", "->", "removeSuccessor", "(", "LoopHeader", ",", "true", ")", ";", "}", "numLoopcontPatternMatch", "+=", "NumCont", ";", "return", "NumCont", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer25", "Func": "loopcontPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47424, "Length": 56, "Cover_Rate": 0.32941176470588235} {"Template_token": ["", "int", "CFGStructurizer", "::", "loopcontPatternMatch", "(", "MachineLoop", "*", "LoopRep", ",", "MachineBasicBlock", "*", "LoopHeader", ")", "{", "int", "NumCont", "=", "", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "DEFAULT_VEC_SLOTS", ">", "ContMBB", ";", "typedef", "GraphTraits", "<", "Inverse", "<", "MachineBasicBlock", "*", ">", ">", "GTIM", ";", "GTIM", "::", "ChildIteratorType", "It", "=", "GTIM", "::", "child_begin", "(", "LoopHeader", ")", ",", "E", "=", "GTIM", "::", "child_end", "(", "LoopHeader", ")", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "*", "It", ";", "if", "(", "LoopRep", "->", "contains", "(", "MBB", ")", ")", "{", "handleLoopcontBlock", "(", "MBB", ",", "MLI", "->", "getLoopFor", "(", "MBB", ")", ",", "LoopHeader", ",", "LoopRep", ")", ";", "ContMBB", ".", "push_back", "(", "MBB", ")", ";", "++", "NumCont", ";", "}", "}", "for", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "It", "=", "ContMBB", ".", "begin", "(", ")", ",", "E", "=", "ContMBB", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "(", "*", "It", ")", "->", "removeSuccessor", "(", "LoopHeader", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer25", "Func": "loopcontPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47425, "Length": 162, "Cover_Rate": 0.9529411764705882} {"Template_token": ["", "if", "(", "TrueBranch", "!=", "LandMBB", ")", "reversePredicateSetter", "(", "I", ")", ";", "insertCondBranchBefore", "(", "ExitingMBB", ",", "I", ",", "", ",", "", ",", "DL", ")", ";", "insertInstrBefore", "(", "I", ",", "", ")", ";", "insertInstrBefore", "(", "I", ",", "", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";", "ExitingMBB", "->", "removeSuccessor", "(", "LandMBB", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer25", "Func": "mergeLoopbreakBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47426, "Length": 54, "Cover_Rate": 0.3698630136986301} {"Template_token": ["", "Finish", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "else", "{", "int", "NewnumRemainedBlk", "=", "countActiveBlock", "(", "OrderedBlks", ".", "begin", "(", ")", ",", "OrderedBlks", ".", "end", "(", ")", ")", ";", "if", "(", "NewnumRemainedBlk", "==", "", "||", "NewnumRemainedBlk", "<", "NumRemainedBlk", ")", "{", "MakeProgress", "=", "true", ";", "NumRemainedBlk", "=", "NewnumRemainedBlk", ";", "}", "else", "{", "MakeProgress", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "}", "}", "while", "(", "!", "Finish", "&&", "MakeProgress", ")", ";", "wrapup", "(", "&", "*", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ")", ";", "for", "(", "MBBInfoMap", "::", "iterator", "It", "=", "BlockInfoMap", ".", "begin", "(", ")", ",", "E", "=", "BlockInfoMap", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "(", "*", "It", ")", ".", "second", "&&", "(", "*", "It", ")", ".", "second", "->", "IsRetired", ")", "{", "assert", "(", "(", "(", "*", "It", ")", ".", "first", ")", "->", "getNumber", "(", ")", "!=", "-", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "(", "*", "It", ")", ".", "first", ")", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "(", "*", "It", ")", ".", "first", "->", "eraseFromParent", "(", ")", ";", "}", "delete", "(", "*", "It", ")", ".", "second", ";", "}"], "ground_truth": ["BlockInfoMap", ".", "clear", "(", ")", ";"], "File": "AMDILCFGStructurizer25", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47427, "Length": 217, "Cover_Rate": 0.3364341085271318} {"Template_token": ["", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", ">=", "SccNumBlk", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "ContNextScc", "=", "true", ";", "}", "else", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", "<", "SccNumBlk", ")", "{", "SccNumBlk", "=", "sccRemainedNumBlk", ";", "It", "=", "SccBeginIter", ";", "ContNextScc", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", "<<", "'\\n'", ";", ")", ";", "}", "else", "{", "ContNextScc", "=", "true", ";", "}", "}", "else", "{", "ContNextScc", "=", "false", ";", "}", "if", "(", "ContNextScc", ")", "SccBeginMBB", "=", "nullptr", ";", "}", "MachineBasicBlock", "*", "EntryMBB", "=", "&", "*", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ";", "if", "(", "EntryMBB", "->", "succ_size", "(", ")", "==", "", ")", "{", "Finish", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "else", "{", "int", "NewnumRemainedBlk", "=", "countActiveBlock", "(", "OrderedBlks", ".", "begin", "(", ")", ",", "OrderedBlks", ".", "end", "(", ")", ")", ";", "if", "(", "NewnumRemainedBlk", "==", "", "||", "NewnumRemainedBlk", "<", "NumRemainedBlk", ")", "{", "MakeProgress", "=", "true", ";", "NumRemainedBlk", "=", "NewnumRemainedBlk", ";", "}", "else", "{", "MakeProgress", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer25", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47428, "Length": 212, "Cover_Rate": 0.32868217054263565} {"Template_token": ["", "SccBeginMBB", "=", "MBB", ";", "SccNumIter", "=", "", ";", "SccNumBlk", "=", "NumRemainedBlk", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "SccBeginMBB", ")", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "if", "(", "!", "isRetiredBlock", "(", "MBB", ")", ")", "patternMatch", "(", "MBB", ")", ";", "++", "It", ";", "bool", "ContNextScc", "=", "true", ";", "if", "(", "It", "==", "E", "||", "getSCCNum", "(", "SccBeginMBB", ")", "!=", "getSCCNum", "(", "*", "It", ")", ")", "{", "++", "SccNumIter", ";", "int", "sccRemainedNumBlk", "=", "countActiveBlock", "(", "SccBeginIter", ",", "It", ")", ";", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", ">=", "SccNumBlk", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "ContNextScc", "=", "true", ";", "}", "else", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", "<", "SccNumBlk", ")", "{", "SccNumBlk", "=", "sccRemainedNumBlk", ";", "It", "=", "SccBeginIter", ";", "ContNextScc", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", "<<", "'\\n'", ";", ")", ";", "}", "else", "{", "ContNextScc", "=", "true", ";", "}", "}", "else", "{", "ContNextScc", "=", "false", ";", "}", "if", "(", "ContNextScc", ")", "SccBeginMBB", "=", "nullptr", ";", "}", "MachineBasicBlock", "*", "EntryMBB", "=", "&", "*", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ";", "if", "(", "EntryMBB", "->", "succ_size", "(", ")", "==", "", ")", "{", "Finish", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "else", "{", "int", "NewnumRemainedBlk", "=", "countActiveBlock", "(", "OrderedBlks", ".", "begin", "(", ")", ",", "OrderedBlks", ".", "end", "(", ")", ")", ";", "if", "(", "NewnumRemainedBlk", "==", "", "||", "NewnumRemainedBlk", "<", "NumRemainedBlk", ")", "{", "MakeProgress", "=", "true", ";", "NumRemainedBlk", "=", "NewnumRemainedBlk", ";", "}", "else", "{", "MakeProgress", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "}", "}", "while", "(", "!", "Finish", "&&", "MakeProgress", ")", ";", "wrapup", "(", "&", "*", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ")", ";", "for", "(", "MBBInfoMap", "::", "iterator", "It", "=", "BlockInfoMap", ".", "begin", "(", ")", ",", "E", "=", "BlockInfoMap", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "(", "*", "It", ")", ".", "second", "&&", "(", "*", "It", ")", ".", "second", "->", "IsRetired", ")", "{", "assert", "(", "(", "(", "*", "It", ")", ".", "first", ")", "->", "getNumber", "(", ")", "!=", "-", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "(", "*", "It", ")", ".", "first", ")", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "(", "*", "It", ")", ".", "first", "->", "eraseFromParent", "(", ")", ";", "}", "delete", "(", "*", "It", ")", ".", "second", ";", "}"], "ground_truth": ["BlockInfoMap", ".", "clear", "(", ")", ";"], "File": "AMDILCFGStructurizer29", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47429, "Length": 442, "Cover_Rate": 0.6852713178294574} {"Template_token": ["", "MachineBasicBlock", "*", "LoopLatch", "=", "LoopRep", "->", "getLoopLatch", "(", ")", ";", "if", "(", "!", "LoopHeader", "||", "!", "LoopLatch", ")", "return", "nullptr", ";", "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "LoopLatch", ")", ";", "if", "(", "!", "BranchMI", "||", "!", "isUncondBranch", "(", "BranchMI", ")", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "DummyExitBlk", "=", "FuncRep", "->", "CreateMachineBasicBlock", "(", ")", ";", "FuncRep", "->", "push_back", "(", "DummyExitBlk", ")", ";", "SHOWNEWBLK", "(", "DummyExitBlk", ",", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", "<<", "", ";", ")", ";", "LLVMContext", "&", "Ctx", "=", "LoopHeader", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer30", "Func": "normalizeInfiniteLoopExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47430, "Length": 112, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "return", ";", "case", "OPCODE_IS_ZERO", ":", "static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "OPCODE_IS_NOT_ZERO", ")", ";", "return", ";", "case", "OPCODE_IS_NOT_ZERO", ":", "static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "OPCODE_IS_ZERO", ")", ";", "return", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer32", "Func": "reversePredicateSetter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47431, "Length": 58, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "switch", "(", "static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "{", "case", "OPCODE_IS_ZERO_INT", ":", "static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "OPCODE_IS_NOT_ZERO_INT", ")", ";", "return", ";", "case", "OPCODE_IS_NOT_ZERO_INT", ":", "static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "OPCODE_IS_ZERO_INT", ")", ";", "return", ";", "case", "OPCODE_IS_ZERO", ":"], "ground_truth": ["static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "OPCODE_IS_NOT_ZERO", ")", ";"], "File": "AMDILCFGStructurizer32", "Func": "reversePredicateSetter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47432, "Length": 102, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", ")", ";", "SpliceEnd", "=", "SrcMBB", "->", "end", "(", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BranchMI", "->", "dump", "(", ")", ";", ")", ";", "SpliceEnd", "=", "BranchMI", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstMBB", "->", "size", "(", ")", "<<", "", "<<", "SrcMBB", "->", "size", "(", ")", "<<", "", ";", ")", ";"], "ground_truth": ["DstMBB", "->", "splice", "(", "I", ",", "SrcMBB", ",", "SrcMBB", "->", "begin", "(", ")", ",", "SpliceEnd", ")", ";"], "File": "AMDILCFGStructurizer35", "Func": "migrateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47433, "Length": 77, "Cover_Rate": 0.5099337748344371} {"Template_token": ["", "if", "(", "MBB", "->", "succ_size", "(", ")", "!=", "", ")", "return", ";", "MachineBasicBlock", "*", "MBB1", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "MBB2", "=", "*", "std", "::", "next", "(", "MBB", "->", "succ_begin", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MBB1", "!=", "MBB2", ")", "return", ";"], "File": "AMDILCFGStructurizer35", "Func": "removeRedundantConditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47434, "Length": 47, "Cover_Rate": 0.415929203539823} {"Template_token": ["", "MachineBasicBlock", "*", "MBB2", "=", "*", "std", "::", "next", "(", "MBB", "->", "succ_begin", "(", ")", ")", ";", "if", "(", "MBB1", "!=", "MBB2", ")", "return", ";", "MachineInstr", "*", "BranchMI", "=", "getNormalBlockBranchInstr", "(", "MBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BranchMI", "->", "dump", "(", ")", ";", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["SHOWNEWBLK", "(", "MBB1", ",", "", ")", ";"], "File": "AMDILCFGStructurizer35", "Func": "removeRedundantConditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47435, "Length": 72, "Cover_Rate": 0.6371681415929203} {"Template_token": ["", "MachineInstr", "*", "BranchMI", ";"], "ground_truth": ["while", "(", "(", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "MBB", ")", ")", "&&", "isUncondBranch", "(", "BranchMI", ")", ")", "{"], "File": "AMDILCFGStructurizer35", "Func": "removeUnconditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47436, "Length": 21, "Cover_Rate": 0.38181818181818183} {"Template_token": ["", "while", "(", "(", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "MBB", ")", ")", "&&", "isUncondBranch", "(", "BranchMI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BranchMI", "->", "dump", "(", ")", ";", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer35", "Func": "removeUnconditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47437, "Length": 40, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "if", "(", "ExitingMBBs", ".", "size", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "DummyExitBlk", "=", "normalizeInfiniteLoopExit", "(", "LoopRep", ")", ";", "if", "(", "DummyExitBlk", ")", "RetBlks", ".", "push_back", "(", "DummyExitBlk", ")", ";", "}", "}", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "OrderedBlks", ")", "{", "removeUnconditionalBranch", "(", "MBB", ")", ";", "removeRedundantConditionalBranch", "(", "MBB", ")", ";", "if", "(", "isReturnBlock", "(", "MBB", ")", ")", "{", "RetBlks", ".", "push_back", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer36", "Func": "prepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47438, "Length": 68, "Cover_Rate": 0.422360248447205} {"Template_token": ["", "static", "void", "PrintLoopinfo", "(", "const", "MachineLoopInfo", "&", "LoopInfo", ")", "{", "for", "(", "const", "MachineLoop", "*", "L", ":", "LoopInfo", ")", "L", "->", "print", "(", "dbgs", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer36", "Func": "PrintLoopinfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47440, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "++", "NumIter", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NumIter", "<<", "", "<<", "NumRemainedBlk", "<<", "", ";", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "It", "=", "OrderedBlks", ".", "begin", "(", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "E", "=", "OrderedBlks", ".", "end", "(", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "SccBeginIter", "=", "It", ";", "MachineBasicBlock", "*", "SccBeginMBB", "=", "nullptr", ";", "int", "SccNumBlk", "=", "", ";", "int", "SccNumIter", ";", "while", "(", "It", "!=", "E", ")", "{", "MBB", "=", "*", "It", ";", "if", "(", "!", "SccBeginMBB", ")", "{", "SccBeginIter", "=", "It", ";", "SccBeginMBB", "=", "MBB", ";", "SccNumIter", "=", "", ";", "SccNumBlk", "=", "NumRemainedBlk", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "SccBeginMBB", ")", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "if", "(", "!", "isRetiredBlock", "(", "MBB", ")", ")", "patternMatch", "(", "MBB", ")", ";", "++", "It", ";", "bool", "ContNextScc", "=", "true", ";", "if", "(", "It", "==", "E", "||", "getSCCNum", "(", "SccBeginMBB", ")", "!=", "getSCCNum", "(", "*", "It", ")", ")", "{", "++", "SccNumIter", ";", "int", "sccRemainedNumBlk", "=", "countActiveBlock", "(", "SccBeginIter", ",", "It", ")", ";", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", ">=", "SccNumBlk", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "ContNextScc", "=", "true", ";", "}", "else", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", "<", "SccNumBlk", ")", "{", "SccNumBlk", "=", "sccRemainedNumBlk", ";", "It", "=", "SccBeginIter", ";", "ContNextScc", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", "<<", "'\\n'", ";", ")", ";", "}", "else", "{", "ContNextScc", "=", "true", ";", "}", "}", "else", "{"], "ground_truth": ["ContNextScc", "=", "false", ";"], "File": "AMDILCFGStructurizer36", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47441, "Length": 285, "Cover_Rate": 0.472636815920398} {"Template_token": ["", "int", "CFGStructurizer", "::", "improveSimpleJumpintoIf", "(", "MachineBasicBlock", "*", "HeadMBB", ",", "MachineBasicBlock", "*", "TrueMBB", ",", "MachineBasicBlock", "*", "FalseMBB", ",", "MachineBasicBlock", "*", "*", "LandMBBPtr", ")", "{", "bool", "MigrateTrue", "=", "false", ";", "bool", "MigrateFalse", "=", "false", ";", "MachineBasicBlock", "*", "LandBlk", "=", "*", "LandMBBPtr", ";", "assert", "(", "(", "!", "TrueMBB", "||", "TrueMBB", "->", "succ_size", "(", ")", "<=", "", ")", "&&", "(", "!", "FalseMBB", "||", "FalseMBB", "->", "succ_size", "(", ")", "<=", "", ")", ")", ";", "if", "(", "TrueMBB", "==", "FalseMBB", ")", "return", "", ";", "MigrateTrue", "=", "needMigrateBlock", "(", "TrueMBB", ")", ";", "MigrateFalse", "=", "needMigrateBlock", "(", "FalseMBB", ")", ";", "if", "(", "!", "MigrateTrue", "&&", "!", "MigrateFalse", ")", "return", "", ";", "if", "(", "!", "MigrateTrue", "&&", "TrueMBB", "&&", "TrueMBB", "->", "pred_size", "(", ")", ">", "", ")", "MigrateTrue", "=", "true", ";", "if", "(", "!", "MigrateFalse", "&&", "FalseMBB", "&&", "FalseMBB", "->", "pred_size", "(", ")", ">", "", ")", "MigrateFalse", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "showImproveSimpleJumpintoIf", "(", "HeadMBB", ",", "TrueMBB", ",", "FalseMBB", ",", "LandBlk", ",", "", ")", ";", ")", ";", "const", "TargetRegisterClass", "*", "I32RC", "=", "TRI", "->", "getCFGStructurizerRegClass", "(", "", ")", ";", "if", "(", "!", "MigrateTrue", "||", "!", "MigrateFalse", ")", "{", "return", "", ";", "}", "int", "NumNewBlk", "=", "", ";", "bool", "LandBlkHasOtherPred", "=", "(", "LandBlk", "->", "pred_size", "(", ")", ">", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "insertInstrBefore", "(", "LandBlk", ",", "", ")", ";", "if", "(", "LandBlkHasOtherPred", ")", "{", "report_fatal_error", "(", "", ")", ";", "unsigned", "CmpResReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "report_fatal_error", "(", "", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "CmpResReg", ",", "DebugLoc", "(", ")", ")", ";", "}", "unsigned", "InitReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "InitReg", ",", "DebugLoc", "(", ")", ")", ";", "if", "(", "MigrateTrue", ")", "{", "migrateInstruction", "(", "TrueMBB", ",", "LandBlk", ",", "I", ")", ";", "report_fatal_error", "(", "", ")", ";", "}", "insertInstrBefore", "(", "I", ",", "", ")", ";", "if", "(", "MigrateFalse", ")", "{", "migrateInstruction", "(", "FalseMBB", ",", "LandBlk", ",", "I", ")", ";", "report_fatal_error", "(", "", ")", ";", "}", "if", "(", "LandBlkHasOtherPred", ")", "{"], "ground_truth": ["insertInstrBefore", "(", "I", ",", "", ")", ";"], "File": "AMDILCFGStructurizer39", "Func": "improveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47442, "Length": 360, "Cover_Rate": 0.787746170678337} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "*", "It", ";", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "if", "(", "MI", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DummyExitBlk", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";"], "ground_truth": [")", ";"], "File": "AMDILCFGStructurizer", "Func": "addDummyExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47443, "Length": 51, "Cover_Rate": 0.38345864661654133} {"Template_token": ["", "CFGStructurizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", "{"], "ground_truth": ["initializeCFGStructurizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "AMDGPUCFGStructurizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47444, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", "{"], "ground_truth": ["initializeCFGStructurizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "AMDGPUCFGStructurizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47445, "Length": 25, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "BlockInformation", "(", ")", ":", "IsRetired", "(", "false", ")", ",", "SccNum", "(", "INVALIDSCCNUM", ")", "{"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "BlockInformation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47446, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "BlockInformation", "(", ")", ":", "IsRetired", "(", "false", ")", ",", "SccNum", "(", "INVALIDSCCNUM", ")", "{"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "BlockInformation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47447, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{"], "ground_truth": ["MachineInstr", "*", "MI", "=", "Func", "->", "CloneMachineInstr", "(", "It", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "clone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47448, "Length": 40, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "MachineBasicBlock", "*", "CFGStructurizer", "::", "clone", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineFunction", "*", "Func", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", "=", "Func", "->", "CreateMachineBasicBlock", "(", ")", ";"], "ground_truth": ["Func", "->", "push_back", "(", "NewMBB", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "clone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47449, "Length": 38, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "PredMBB", "->", "addSuccessor", "(", "CloneMBB", ")", ";", "cloneSuccessorList", "(", "CloneMBB", ",", "MBB", ")", ";", "numClonedInstr", "+=", "MBB", "->", "size", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MBB", "->", "size", "(", ")", "<<", "", ";", ")", ";", "SHOWNEWBLK", "(", "CloneMBB", ",", "", ")", ";"], "ground_truth": ["return", "CloneMBB", ";"], "File": "AMDILCFGStructurizer", "Func": "cloneBlockForPredecessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47450, "Length": 60, "Cover_Rate": 0.5309734513274337} {"Template_token": ["", "MachineBasicBlock", "*", "CFGStructurizer", "::", "cloneBlockForPredecessor", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "*", "PredMBB", ")", "{", "assert", "(", "PredMBB", "->", "isSuccessor", "(", "MBB", ")", "&&", "", ")", ";", "MachineBasicBlock", "*", "CloneMBB", "=", "clone", "(", "MBB", ")", ";", "replaceInstrUseOfBlockWith", "(", "PredMBB", ",", "MBB", ",", "CloneMBB", ")", ";", "PredMBB", "->", "removeSuccessor", "(", "MBB", ")", ";", "PredMBB", "->", "addSuccessor", "(", "CloneMBB", ")", ";", "cloneSuccessorList", "(", "CloneMBB", ",", "MBB", ")", ";", "numClonedInstr", "+=", "MBB", "->", "size", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MBB", "->", "size", "(", ")", "<<", "", ";"], "ground_truth": [")", ";"], "File": "AMDILCFGStructurizer", "Func": "cloneBlockForPredecessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47451, "Length": 102, "Cover_Rate": 0.9026548672566371} {"Template_token": ["", "assert", "(", "SrcMBB", "->", "succ_size", "(", ")", "==", "", ")", ";", "if", "(", "SrcMBB", "->", "pred_size", "(", ")", ">", "", ")", "{", "SrcMBB", "=", "cloneBlockForPredecessor", "(", "SrcMBB", ",", "PreMBB", ")", ";", "++", "Cloned", ";", "}", "PreMBB", "=", "SrcMBB", ";", "SrcMBB", "=", "*", "SrcMBB", "->", "succ_begin", "(", ")", ";", "}", "return", "Cloned", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "cloneOnSideEntryTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47452, "Length": 53, "Cover_Rate": 0.5578947368421052} {"Template_token": ["", "void", "CFGStructurizer", "::", "cloneSuccessorList", "(", "MachineBasicBlock", "*", "DstMBB", ",", "MachineBasicBlock", "*", "SrcMBB", ")", "{", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "It", "=", "SrcMBB", "->", "succ_begin", "(", ")", ",", "iterEnd", "=", "SrcMBB", "->", "succ_end", "(", ")", ";", "It", "!=", "iterEnd", ";", "++", "It", ")", "DstMBB", "->", "addSuccessor", "(", "*", "It", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "cloneSuccessorList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47454, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "int", "CFGStructurizer", "::", "countActiveBlock", "(", "MBBVector", "::", "const_iterator", "It", ",", "MBBVector", "::", "const_iterator", "E", ")", "const", "{", "int", "Count", "=", "", ";", "while", "(", "It", "!=", "E", ")", "{", "if", "(", "!", "isRetiredBlock", "(", "*", "It", ")", ")", "++", "Count", ";", "++", "It", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "countActiveBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47455, "Length": 45, "Cover_Rate": 0.9183673469387755} {"Template_token": ["", "int", "CFGStructurizer", "::", "countActiveBlock", "(", "MBBVector", "::", "const_iterator", "It", ",", "MBBVector", "::", "const_iterator", "E", ")", "const", "{"], "ground_truth": ["int", "Count", "=", "", ";"], "File": "AMDILCFGStructurizer", "Func": "countActiveBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47456, "Length": 22, "Cover_Rate": 0.4489795918367347} {"Template_token": ["", "return", "new", "CFGStructurizer", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "createAMDGPUCFGStructurizerPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47457, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "std", "::", "set", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "It", "=", "MBBs", ".", "begin", "(", ")", ";", "std", "::", "set", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "E", "=", "MBBs", ".", "end", "(", ")", ";"], "ground_truth": ["for", "(", "CommonDom", "=", "*", "It", ";", "It", "!=", "E", "&&", "CommonDom", ";", "++", "It", ")", "{"], "File": "AMDILCFGStructurizer", "Func": "findNearestCommonPostDom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47459, "Length": 51, "Cover_Rate": 0.3805970149253731} {"Template_token": ["", "std", "::", "set", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "E", "=", "MBBs", ".", "end", "(", ")", ";", "for", "(", "CommonDom", "=", "*", "It", ";", "It", "!=", "E", "&&", "CommonDom", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "*", "It", ";", "if", "(", "MBB", "!=", "CommonDom", ")", "CommonDom", "=", "findNearestCommonPostDom", "(", "MBB", ",", "CommonDom", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "if", "(", "CommonDom", ")", "dbgs", "(", ")", "<<", "", "<<", "CommonDom", "->", "getNumber", "(", ")", "<<", "", ";"], "ground_truth": ["else", "dbgs", "(", ")", "<<", "", ";"], "File": "AMDILCFGStructurizer", "Func": "findNearestCommonPostDom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47460, "Length": 90, "Cover_Rate": 0.6716417910447762} {"Template_token": ["", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47461, "Length": 46, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineFunctionAnalysis", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47462, "Length": 37, "Cover_Rate": 0.6607142857142857} {"Template_token": ["", "int", "CFGStructurizer", "::", "getBranchNzeroOpcode", "(", "int", "OldOpcode", ")", "{", "switch", "(", "OldOpcode", ")", "{", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "AMDILCFGStructurizer", "Func": "getBranchNzeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47463, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "getBranchZeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47464, "Length": 25, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", "-", "", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getBranchZeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47465, "Length": 28, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", "->", "rbegin", "(", ")", ";"], "ground_truth": ["if", "(", "It", "!=", "MBB", "->", "rend", "(", ")", ")", "{"], "File": "AMDILCFGStructurizer", "Func": "getContinueInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47466, "Length": 22, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "int", "CFGStructurizer", "::", "getContinueNzeroOpcode", "(", "int", "OldOpcode", ")", "{", "switch", "(", "OldOpcode", ")", "{", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "getContinueNzeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47467, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", ";"], "ground_truth": ["return", "-", "", ";"], "File": "AMDILCFGStructurizer", "Func": "getContinueNzeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47468, "Length": 22, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", "-", "", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getContinueZeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47469, "Length": 22, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "switch", "(", "OldOpcode", ")", "{", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "getContinueZeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47470, "Length": 21, "Cover_Rate": 0.5} {"Template_token": ["", "MachineBasicBlock", "*", "TrueBranch", "=", "getTrueBranch", "(", "MI", ")", ";", "MachineBasicBlock", "::", "succ_iterator", "It", "=", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "::", "succ_iterator", "Next", "=", "It", ";"], "ground_truth": ["++", "Next", ";"], "File": "AMDILCFGStructurizer", "Func": "getFalseBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47471, "Length": 30, "Cover_Rate": 0.4225352112676056} {"Template_token": ["", "MachineBasicBlock", "*", "TrueBranch", "=", "getTrueBranch", "(", "MI", ")", ";", "MachineBasicBlock", "::", "succ_iterator", "It", "=", "MBB", "->", "succ_begin", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "succ_iterator", "Next", "=", "It", ";"], "File": "AMDILCFGStructurizer", "Func": "getFalseBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47472, "Length": 27, "Cover_Rate": 0.38028169014084506} {"Template_token": ["", "MachineInstr", "*", "instr", "=", "&", "(", "*", "It", ")", ";", "if", "(", "instr", "->", "getDebugLoc", "(", ")", ")", "DL", "=", "instr", "->", "getDebugLoc", "(", ")", ";", "}"], "ground_truth": ["return", "DL", ";"], "File": "AMDILCFGStructurizer", "Func": "getLastDebugLocInBB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47473, "Length": 30, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "++", "It", ")", "{", "MachineInstr", "*", "instr", "=", "&", "(", "*", "It", ")", ";", "if", "(", "instr", "->", "getDebugLoc", "(", ")", ")", "DL", "=", "instr", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getLastDebugLocInBB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47474, "Length": 31, "Cover_Rate": 0.4492753623188406} {"Template_token": ["", "return", "LoopRep", "?", "LoopRep", "->", "getLoopDepth", "(", ")", ":", "", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getLoopDepth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47475, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "unsigned", "CFGStructurizer", "::", "getLoopDepth", "(", "MachineLoop", "*", "LoopRep", ")", "{", "return", "LoopRep", "?", "LoopRep", "->", "getLoopDepth", "(", ")", ":", "", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getLoopDepth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47476, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", "->", "rbegin", "(", ")", ",", "E", "=", "MBB", "->", "rend", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "if", "(", "MI", ")", "{", "if", "(", "isCondBranch", "(", "MI", ")", "||", "isUncondBranch", "(", "MI", ")", ")", "return", "MI", ";", "else", "if", "(", "!", "TII", "->", "isMov", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "break", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getLoopendBlockBranchInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47477, "Length": 75, "Cover_Rate": 0.8241758241758241} {"Template_token": ["", "if", "(", "It", "==", "LLInfoMap", ".", "end", "(", ")", ")", "return", "nullptr", ";"], "ground_truth": ["return", "(", "*", "It", ")", ".", "second", ";"], "File": "AMDILCFGStructurizer", "Func": "getLoopLandInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47478, "Length": 21, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "MachineBasicBlock", "*", "CFGStructurizer", "::", "getLoopLandInfo", "(", "MachineLoop", "*", "LoopRep", ")", "const", "{", "LoopLandInfoMap", "::", "const_iterator", "It", "=", "LLInfoMap", ".", "find", "(", "LoopRep", ")", ";", "if", "(", "It", "==", "LLInfoMap", ".", "end", "(", ")", ")", "return", "nullptr", ";"], "ground_truth": ["return", "(", "*", "It", ")", ".", "second", ";"], "File": "AMDILCFGStructurizer", "Func": "getLoopLandInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47479, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "if", "(", "MI", "&&", "(", "isCondBranch", "(", "MI", ")", "||", "isUncondBranch", "(", "MI", ")", ")", ")", "return", "MI", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDILCFGStructurizer", "Func": "getNormalBlockBranchInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47480, "Length": 30, "Cover_Rate": 0.5660377358490566} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";"], "ground_truth": ["if", "(", "MI", "&&", "(", "isCondBranch", "(", "MI", ")", "||", "isUncondBranch", "(", "MI", ")", ")", ")", "return", "MI", ";"], "File": "AMDILCFGStructurizer", "Func": "getNormalBlockBranchInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47481, "Length": 27, "Cover_Rate": 0.5094339622641509} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "AMDILCFGStructurizer", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47482, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47483, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "It", "!=", "MBB", "->", "rend", "(", ")", ")", "{", "MachineInstr", "*", "instr", "=", "&", "(", "*", "It", ")", ";", "if", "(", "instr", "->", "getOpcode", "(", ")", "==", "", ")", "return", "instr", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDILCFGStructurizer", "Func": "getReturnInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47484, "Length": 38, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", "->", "rbegin", "(", ")", ";", "if", "(", "It", "!=", "MBB", "->", "rend", "(", ")", ")", "{", "MachineInstr", "*", "instr", "=", "&", "(", "*", "It", ")", ";", "if", "(", "instr", "->", "getOpcode", "(", ")", "==", "", ")", "return", "instr", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getReturnInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47485, "Length": 50, "Cover_Rate": 0.7936507936507936} {"Template_token": ["", "if", "(", "It", "==", "BlockInfoMap", ".", "end", "(", ")", ")", "return", "INVALIDSCCNUM", ";", "return", "(", "*", "It", ")", ".", "second", "->", "SccNum", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getSCCNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47486, "Length": 24, "Cover_Rate": 0.5106382978723404} {"Template_token": ["", "MBBInfoMap", "::", "const_iterator", "It", "=", "BlockInfoMap", ".", "find", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "It", "==", "BlockInfoMap", ".", "end", "(", ")", ")", "return", "INVALIDSCCNUM", ";"], "File": "AMDILCFGStructurizer", "Func": "getSCCNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47487, "Length": 25, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "MachineBasicBlock", "*", "CFGStructurizer", "::", "getTrueBranch", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "getTrueBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47488, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "getTrueBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47489, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "int", "CFGStructurizer", "::", "handleJumpintoIf", "(", "MachineBasicBlock", "*", "HeadMBB", ",", "MachineBasicBlock", "*", "TrueMBB", ",", "MachineBasicBlock", "*", "FalseMBB", ")", "{", "int", "Num", "=", "handleJumpintoIfImp", "(", "HeadMBB", ",", "TrueMBB", ",", "FalseMBB", ")", ";", "if", "(", "Num", "==", "", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ";"], "File": "AMDILCFGStructurizer", "Func": "handleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47490, "Length": 47, "Cover_Rate": 0.7230769230769231} {"Template_token": ["", "while", "(", "DownBlk", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DownBlk", "->", "getNumber", "(", ")", ";", ")", ";", "if", "(", "singlePathTo", "(", "FalseMBB", ",", "DownBlk", ")", "==", "SinglePath_InPath", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "Num", "+=", "cloneOnSideEntryTo", "(", "HeadMBB", ",", "TrueMBB", ",", "DownBlk", ")", ";", "Num", "+=", "cloneOnSideEntryTo", "(", "HeadMBB", ",", "FalseMBB", ",", "DownBlk", ")", ";", "numClonedBlock", "+=", "Num", ";", "Num", "+=", "serialPatternMatch", "(", "*", "HeadMBB", "->", "succ_begin", "(", ")", ")", ";", "Num", "+=", "serialPatternMatch", "(", "*", "std", "::", "next", "(", "HeadMBB", "->", "succ_begin", "(", ")", ")", ")", ";", "Num", "+=", "ifPatternMatch", "(", "HeadMBB", ")", ";", "assert", "(", "Num", ">", "", ")", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": [")", ";"], "File": "AMDILCFGStructurizer", "Func": "handleJumpintoIfImp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47491, "Length": 125, "Cover_Rate": 0.5530973451327433} {"Template_token": ["", "int", "CFGStructurizer", "::", "handleJumpintoIfImp", "(", "MachineBasicBlock", "*", "HeadMBB", ",", "MachineBasicBlock", "*", "TrueMBB", ",", "MachineBasicBlock", "*", "FalseMBB", ")", "{", "int", "Num", "=", "", ";", "MachineBasicBlock", "*", "DownBlk", ";", "DownBlk", "=", "TrueMBB", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "HeadMBB", "->", "getNumber", "(", ")", "<<", "", "<<", "TrueMBB", "->", "getNumber", "(", ")", "<<", "", "<<", "TrueMBB", "->", "succ_size", "(", ")", "<<", "", "<<", "FalseMBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "while", "(", "DownBlk", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DownBlk", "->", "getNumber", "(", ")", ";", ")", ";", "if", "(", "singlePathTo", "(", "FalseMBB", ",", "DownBlk", ")", "==", "SinglePath_InPath", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "Num", "+=", "cloneOnSideEntryTo", "(", "HeadMBB", ",", "TrueMBB", ",", "DownBlk", ")", ";", "Num", "+=", "cloneOnSideEntryTo", "(", "HeadMBB", ",", "FalseMBB", ",", "DownBlk", ")", ";", "numClonedBlock", "+=", "Num", ";", "Num", "+=", "serialPatternMatch", "(", "*", "HeadMBB", "->", "succ_begin", "(", ")", ")", ";", "Num", "+=", "serialPatternMatch", "(", "*", "std", "::", "next", "(", "HeadMBB", "->", "succ_begin", "(", ")", ")", ")", ";", "Num", "+=", "ifPatternMatch", "(", "HeadMBB", ")", ";", "assert", "(", "Num", ">", "", ")", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";"], "ground_truth": ["DownBlk", "=", "(", "DownBlk", "->", "succ_size", "(", ")", "==", "", ")", "?", "(", "*", "DownBlk", "->", "succ_begin", "(", ")", ")", ":", "nullptr", ";"], "File": "AMDILCFGStructurizer", "Func": "handleJumpintoIfImp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47492, "Length": 221, "Cover_Rate": 0.9778761061946902} {"Template_token": ["", "void", "CFGStructurizer", "::", "handleLoopcontBlock", "(", "MachineBasicBlock", "*", "ContingMBB", ",", "MachineLoop", "*", "ContingLoop", ",", "MachineBasicBlock", "*", "ContMBB", ",", "MachineLoop", "*", "ContLoop", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ContingMBB", "->", "getNumber", "(", ")", "<<", "", "<<", "ContMBB", "->", "getNumber", "(", ")", "<<", "", ";"], "File": "AMDILCFGStructurizer", "Func": "handleLoopcontBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47493, "Length": 46, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "dbgs", "(", ")", "<<", "", "<<", "getLoopDepth", "(", "ContLoop", ")", "<<", "", "<<", "getLoopDepth", "(", "ContingLoop", ")", "<<", "", ";", ")", ";"], "ground_truth": ["settleLoopcontBlock", "(", "ContingMBB", ",", "ContMBB", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "handleLoopcontBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47494, "Length": 29, "Cover_Rate": 0.3815789473684211} {"Template_token": ["", "MachineBasicBlock", "*", "LoopHeader", "=", "LoopRep", "->", "getHeader", "(", ")", ";", "return", "MBB", "->", "isSuccessor", "(", "LoopHeader", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "hasBackEdge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47495, "Length": 19, "Cover_Rate": 0.3877551020408163} {"Template_token": ["", "MachineBasicBlock", "*", "LoopHeader", "=", "LoopRep", "->", "getHeader", "(", ")", ";"], "ground_truth": ["return", "MBB", "->", "isSuccessor", "(", "LoopHeader", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "hasBackEdge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47496, "Length": 18, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "MachineInstr", "*", "BranchMI", "=", "getNormalBlockBranchInstr", "(", "MBB", ")", ";", "if", "(", "!", "BranchMI", ")", "return", "", ";", "assert", "(", "isCondBranch", "(", "BranchMI", ")", ")", ";", "int", "NumMatch", "=", "", ";", "MachineBasicBlock", "*", "TrueMBB", "=", "getTrueBranch", "(", "BranchMI", ")", ";", "NumMatch", "+=", "serialPatternMatch", "(", "TrueMBB", ")", ";", "NumMatch", "+=", "ifPatternMatch", "(", "TrueMBB", ")", ";", "MachineBasicBlock", "*", "FalseMBB", "=", "getFalseBranch", "(", "MBB", ",", "BranchMI", ")", ";", "NumMatch", "+=", "serialPatternMatch", "(", "FalseMBB", ")", ";", "NumMatch", "+=", "ifPatternMatch", "(", "FalseMBB", ")", ";", "MachineBasicBlock", "*", "LandBlk", ";", "int", "Cloned", "=", "", ";", "assert", "(", "!", "TrueMBB", "->", "succ_empty", "(", ")", "||", "!", "FalseMBB", "->", "succ_empty", "(", ")", ")", ";", "if", "(", "TrueMBB", "->", "succ_size", "(", ")", "==", "", "&&", "FalseMBB", "->", "succ_size", "(", ")", "==", "", "&&", "*", "TrueMBB", "->", "succ_begin", "(", ")", "==", "*", "FalseMBB", "->", "succ_begin", "(", ")", ")", "{", "LandBlk", "=", "*", "TrueMBB", "->", "succ_begin", "(", ")", ";", "}", "else", "if", "(", "TrueMBB", "->", "succ_size", "(", ")", "==", "", "&&", "*", "TrueMBB", "->", "succ_begin", "(", ")", "==", "FalseMBB", ")", "{", "LandBlk", "=", "FalseMBB", ";", "FalseMBB", "=", "nullptr", ";", "}", "else", "if", "(", "FalseMBB", "->", "succ_size", "(", ")", "==", "", "&&", "*", "FalseMBB", "->", "succ_begin", "(", ")", "==", "TrueMBB", ")", "{", "std", "::", "swap", "(", "TrueMBB", ",", "FalseMBB", ")", ";", "reversePredicateSetter", "(", "MBB", "->", "end", "(", ")", ")", ";", "LandBlk", "=", "FalseMBB", ";", "FalseMBB", "=", "nullptr", ";"], "ground_truth": ["}", "else", "if", "(", "FalseMBB", "->", "succ_size", "(", ")", "==", "", "&&", "isSameloopDetachedContbreak", "(", "TrueMBB", ",", "FalseMBB", ")", ")", "{"], "File": "AMDILCFGStructurizer", "Func": "ifPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47497, "Length": 244, "Cover_Rate": 0.5339168490153173} {"Template_token": ["", "bool", "MigrateTrue", "=", "false", ";", "bool", "MigrateFalse", "=", "false", ";", "MachineBasicBlock", "*", "LandBlk", "=", "*", "LandMBBPtr", ";", "assert", "(", "(", "!", "TrueMBB", "||", "TrueMBB", "->", "succ_size", "(", ")", "<=", "", ")", "&&", "(", "!", "FalseMBB", "||", "FalseMBB", "->", "succ_size", "(", ")", "<=", "", ")", ")", ";", "if", "(", "TrueMBB", "==", "FalseMBB", ")", "return", "", ";", "MigrateTrue", "=", "needMigrateBlock", "(", "TrueMBB", ")", ";", "MigrateFalse", "=", "needMigrateBlock", "(", "FalseMBB", ")", ";", "if", "(", "!", "MigrateTrue", "&&", "!", "MigrateFalse", ")", "return", "", ";", "if", "(", "!", "MigrateTrue", "&&", "TrueMBB", "&&", "TrueMBB", "->", "pred_size", "(", ")", ">", "", ")", "MigrateTrue", "=", "true", ";", "if", "(", "!", "MigrateFalse", "&&", "FalseMBB", "&&", "FalseMBB", "->", "pred_size", "(", ")", ">", "", ")", "MigrateFalse", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "showImproveSimpleJumpintoIf", "(", "HeadMBB", ",", "TrueMBB", ",", "FalseMBB", ",", "LandBlk", ",", "", ")", ";", ")", ";", "const", "TargetRegisterClass", "*", "I32RC", "=", "TRI", "->", "getCFGStructurizerRegClass", "(", "", ")", ";", "if", "(", "!", "MigrateTrue", "||", "!", "MigrateFalse", ")", "{", "return", "", ";", "}", "int", "NumNewBlk", "=", "", ";", "bool", "LandBlkHasOtherPred", "=", "(", "LandBlk", "->", "pred_size", "(", ")", ">", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "insertInstrBefore", "(", "LandBlk", ",", "", ")", ";", "if", "(", "LandBlkHasOtherPred", ")", "{", "llvm_unreachable", "(", "", ")", ";", "unsigned", "CmpResReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "llvm_unreachable", "(", "", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "CmpResReg", ",", "DebugLoc", "(", ")", ")", ";", "}", "unsigned", "InitReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "InitReg", ",", "DebugLoc", "(", ")", ")", ";", "if", "(", "MigrateTrue", ")", "{", "migrateInstruction", "(", "TrueMBB", ",", "LandBlk", ",", "I", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "insertInstrBefore", "(", "I", ",", "", ")", ";", "if", "(", "MigrateFalse", ")", "{"], "ground_truth": ["migrateInstruction", "(", "FalseMBB", ",", "LandBlk", ",", "I", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "improveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47498, "Length": 319, "Cover_Rate": 0.6980306345733042} {"Template_token": ["", ")", ";", "const", "TargetRegisterClass", "*", "I32RC", "=", "TRI", "->", "getCFGStructurizerRegClass", "(", "", ")", ";", "if", "(", "!", "MigrateTrue", "||", "!", "MigrateFalse", ")", "{", "return", "", ";", "}", "int", "NumNewBlk", "=", "", ";", "bool", "LandBlkHasOtherPred", "=", "(", "LandBlk", "->", "pred_size", "(", ")", ">", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "insertInstrBefore", "(", "LandBlk", ",", "", ")", ";", "if", "(", "LandBlkHasOtherPred", ")", "{", "llvm_unreachable", "(", "", ")", ";", "unsigned", "CmpResReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "llvm_unreachable", "(", "", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "CmpResReg", ",", "DebugLoc", "(", ")", ")", ";", "}", "unsigned", "InitReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "InitReg", ",", "DebugLoc", "(", ")", ")", ";", "if", "(", "MigrateTrue", ")", "{", "migrateInstruction", "(", "TrueMBB", ",", "LandBlk", ",", "I", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "insertInstrBefore", "(", "I", ",", "", ")", ";", "if", "(", "MigrateFalse", ")", "{", "migrateInstruction", "(", "FalseMBB", ",", "LandBlk", ",", "I", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "LandBlkHasOtherPred", ")", "{", "insertInstrBefore", "(", "I", ",", "", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "LandBlk", "->", "pred_begin", "(", ")", ",", "PE", "=", "LandBlk", "->", "pred_end", "(", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{"], "File": "AMDILCFGStructurizer", "Func": "improveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47499, "Length": 227, "Cover_Rate": 0.49671772428884026} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "blk", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewInstr", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";", "blk", "->", "insert", "(", "I", ",", "NewInstr", ")", ";", "MachineInstrBuilder", "(", "*", "MF", ",", "NewInstr", ")", ".", "addReg", "(", "RegNum", ",", "false", ")", ";"], "ground_truth": ["SHOWNEWINSTR", "(", "NewInstr", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "insertCondBranchBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47500, "Length": 57, "Cover_Rate": 0.6951219512195121} {"Template_token": ["", "void", "CFGStructurizer", "::", "insertCondBranchEnd", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "NewOpcode", ",", "int", "RegNum", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewInstr", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DebugLoc", "(", ")", ")", ";"], "ground_truth": ["MBB", "->", "push_back", "(", "NewInstr", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "insertCondBranchEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47501, "Length": 53, "Cover_Rate": 0.7162162162162162} {"Template_token": ["", "void", "CFGStructurizer", "::", "insertCondBranchEnd", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "NewOpcode", ",", "int", "RegNum", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewInstr", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DebugLoc", "(", ")", ")", ";", "MBB", "->", "push_back", "(", "NewInstr", ")", ";"], "ground_truth": ["MachineInstrBuilder", "(", "*", "MF", ",", "NewInstr", ")", ".", "addReg", "(", "RegNum", ",", "false", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "insertCondBranchEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47502, "Length": 68, "Cover_Rate": 0.918918918918919} {"Template_token": ["", "MachineInstr", "*", "CFGStructurizer", "::", "insertInstrBefore", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "int", "NewOpcode", ")", "{"], "ground_truth": ["MachineInstr", "*", "OldMI", "=", "&", "(", "*", "I", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "insertInstrBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47503, "Length": 25, "Cover_Rate": 0.3246753246753247} {"Template_token": ["", "MachineInstr", "*", "CFGStructurizer", "::", "insertInstrBefore", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "int", "NewOpcode", ")", "{", "MachineInstr", "*", "OldMI", "=", "&", "(", "*", "I", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "OldMI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewMBB", "=", "MBB", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DebugLoc", "(", ")", ")", ";", "MBB", "->", "insert", "(", "I", ",", "NewMBB", ")", ";", "SHOWNEWINSTR", "(", "NewMBB", ")", ";"], "ground_truth": ["return", "NewMBB", ";"], "File": "AMDILCFGStructurizer", "Func": "insertInstrBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47504, "Length": 76, "Cover_Rate": 0.987012987012987} {"Template_token": ["", "void", "CFGStructurizer", "::", "insertInstrEnd", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "NewOpcode", ",", "DebugLoc", "DL", ")", "{", "MachineInstr", "*", "MI", "=", "MBB", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";", "MBB", "->", "push_back", "(", "MI", ")", ";", "SHOWNEWINSTR", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "insertInstrEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47505, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "MBB", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";", "MBB", "->", "push_back", "(", "MI", ")", ";", "SHOWNEWINSTR", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "insertInstrEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47506, "Length": 35, "Cover_Rate": 0.6862745098039216} {"Template_token": ["", "if", "(", "!", "isRetiredBlock", "(", "LoopLand", ")", ")", "return", "true", ";", "LoopRep", "=", "LoopRep", "->", "getParentLoop", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "isActiveLoophead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47507, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "MachineLoop", "*", "LoopRep", "=", "MLI", "->", "getLoopFor", "(", "MBB", ")", ";", "while", "(", "LoopRep", "&&", "LoopRep", "->", "getHeader", "(", ")", "==", "MBB", ")", "{", "MachineBasicBlock", "*", "LoopLand", "=", "getLoopLandInfo", "(", "LoopRep", ")", ";", "if", "(", "!", "LoopLand", ")", "return", "true", ";", "if", "(", "!", "isRetiredBlock", "(", "LoopLand", ")", ")", "return", "true", ";"], "ground_truth": ["LoopRep", "=", "LoopRep", "->", "getParentLoop", "(", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "isActiveLoophead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47508, "Length": 60, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "bool", "CFGStructurizer", "::", "isRetiredBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "MBBInfoMap", "::", "const_iterator", "It", "=", "BlockInfoMap", ".", "find", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "It", "==", "BlockInfoMap", ".", "end", "(", ")", ")", "return", "false", ";"], "File": "AMDILCFGStructurizer", "Func": "isRetiredBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47509, "Length": 36, "Cover_Rate": 0.7659574468085106} {"Template_token": ["", "bool", "CFGStructurizer", "::", "isRetiredBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "MBBInfoMap", "::", "const_iterator", "It", "=", "BlockInfoMap", ".", "find", "(", "MBB", ")", ";", "if", "(", "It", "==", "BlockInfoMap", ".", "end", "(", ")", ")", "return", "false", ";", "return", "(", "*", "It", ")", ".", "second", "->", "IsRetired", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "isRetiredBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47510, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "else", "if", "(", "IsReturn", ")", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "return", "IsReturn", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "isReturnBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47511, "Length": 27, "Cover_Rate": 0.39705882352941174} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "(", "MBB", "->", "succ_size", "(", ")", "==", "", ")", ";", "if", "(", "MI", ")", "assert", "(", "IsReturn", ")", ";", "else", "if", "(", "IsReturn", ")", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "return", "IsReturn", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "isReturnBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47512, "Length": 58, "Cover_Rate": 0.8529411764705882} {"Template_token": ["", "if", "(", "Src1MBB", "->", "succ_size", "(", ")", "==", "", ")", "{", "MachineLoop", "*", "LoopRep", "=", "MLI", "->", "getLoopFor", "(", "Src1MBB", ")", ";", "if", "(", "LoopRep", "&&", "LoopRep", "==", "MLI", "->", "getLoopFor", "(", "Src2MBB", ")", ")", "{", "MachineBasicBlock", "*", "&", "TheEntry", "=", "LLInfoMap", "[", "LoopRep", "]", ";", "if", "(", "TheEntry", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Src1MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "Src2MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "isSameloopDetachedContbreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47513, "Length": 81, "Cover_Rate": 0.801980198019802} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "AMDILCFGStructurizer", "Func": "isUncondBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47514, "Length": 20, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "for", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "It", "=", "ContMBB", ".", "begin", "(", ")", ",", "E", "=", "ContMBB", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "(", "*", "It", ")", "->", "removeSuccessor", "(", "LoopHeader", ")", ";", "}", "numLoopcontPatternMatch", "+=", "NumCont", ";"], "ground_truth": ["return", "NumCont", ";"], "File": "AMDILCFGStructurizer", "Func": "loopcontPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47515, "Length": 51, "Cover_Rate": 0.30357142857142855} {"Template_token": ["", "if", "(", "NestedLoops", ".", "size", "(", ")", "==", "", ")", "return", "", ";", "int", "Num", "=", "", ";", "for", "(", "MachineLoop", "*", "ExaminedLoop", ":", "NestedLoops", ")", "{", "if", "(", "ExaminedLoop", "->", "getNumBlocks", "(", ")", "==", "", "||", "Visited", "[", "ExaminedLoop", "]", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "ExaminedLoop", "->", "dump", "(", ")", ";", ")", ";", "int", "NumBreak", "=", "mergeLoop", "(", "ExaminedLoop", ")", ";", "if", "(", "NumBreak", "==", "-", "", ")", "break", ";", "Num", "+=", "NumBreak", ";", "}", "return", "Num", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "loopendPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47516, "Length": 86, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "assert", "(", "!", "ExitingMBBs", ".", "empty", "(", ")", "&&", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ExitingMBBs", ".", "size", "(", ")", "<<", "", ";", ")", ";", "MBBVector", "ExitBlks", ";", "LoopRep", "->", "getExitBlocks", "(", "ExitBlks", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlkSet", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ExitBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "ExitBlkSet", ".", "insert", "(", "ExitBlks", "[", "i", "]", ")", ";", "assert", "(", "ExitBlkSet", ".", "size", "(", ")", "==", "", ")", ";", "MachineBasicBlock", "*", "ExitBlk", "=", "*", "ExitBlks", ".", "begin", "(", ")", ";"], "ground_truth": ["assert", "(", "ExitBlk", "&&", "", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "mergeLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47517, "Length": 110, "Cover_Rate": 0.31339031339031337} {"Template_token": ["", "insertInstrBefore", "(", "DstBlk", ",", "", ",", "DebugLoc", "(", ")", ")", ";", "insertInstrEnd", "(", "DstBlk", ",", "", ",", "DebugLoc", "(", ")", ")", ";", "DstBlk", "->", "addSuccessor", "(", "LandMBB", ")", ";", "DstBlk", "->", "removeSuccessor", "(", "DstBlk", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "mergeLooplandBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47518, "Length": 37, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "insertInstrBefore", "(", "DstBlk", ",", "", ",", "DebugLoc", "(", ")", ")", ";", "insertInstrEnd", "(", "DstBlk", ",", "", ",", "DebugLoc", "(", ")", ")", ";", "DstBlk", "->", "addSuccessor", "(", "LandMBB", ")", ";", "DstBlk", "->", "removeSuccessor", "(", "DstBlk", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "mergeLooplandBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47519, "Length": 37, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstMBB", "->", "getNumber", "(", ")", "<<", "", "<<", "SrcMBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";"], "ground_truth": ["DstMBB", "->", "splice", "(", "DstMBB", "->", "end", "(", ")", ",", "SrcMBB", ",", "SrcMBB", "->", "begin", "(", ")", ",", "SrcMBB", "->", "end", "(", ")", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "mergeSerialBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47520, "Length": 51, "Cover_Rate": 0.5257731958762887} {"Template_token": ["", ")", ";", "SpliceEnd", "=", "SrcMBB", "->", "end", "(", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", ")", ";", "SpliceEnd", "=", "BranchMI", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstMBB", "->", "size", "(", ")", "<<", "", "<<", "SrcMBB", "->", "size", "(", ")", "<<", "", ";"], "File": "AMDILCFGStructurizer", "Func": "migrateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47521, "Length": 54, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "bool", "CFGStructurizer", "::", "needMigrateBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "unsigned", "BlockSizeThreshold", "=", "", ";", "unsigned", "CloneInstrThreshold", "=", "", ";", "bool", "MultiplePreds", "=", "MBB", "&&", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", ";"], "ground_truth": ["if", "(", "!", "MultiplePreds", ")", "return", "false", ";"], "File": "AMDILCFGStructurizer", "Func": "needMigrateBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47522, "Length": 44, "Cover_Rate": 0.5569620253164557} {"Template_token": ["", "bool", "CFGStructurizer", "::", "needMigrateBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "unsigned", "BlockSizeThreshold", "=", "", ";", "unsigned", "CloneInstrThreshold", "=", "", ";", "bool", "MultiplePreds", "=", "MBB", "&&", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", ";", "if", "(", "!", "MultiplePreds", ")", "return", "false", ";"], "ground_truth": ["unsigned", "BlkSize", "=", "MBB", "->", "size", "(", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "needMigrateBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47523, "Length": 53, "Cover_Rate": 0.6708860759493671} {"Template_token": ["", "MachineBasicBlock", "*", "CFGStructurizer", "::", "normalizeInfiniteLoopExit", "(", "MachineLoop", "*", "LoopRep", ")", "{", "MachineBasicBlock", "*", "LoopHeader", "=", "LoopRep", "->", "getHeader", "(", ")", ";", "MachineBasicBlock", "*", "LoopLatch", "=", "LoopRep", "->", "getLoopLatch", "(", ")", ";", "if", "(", "!", "LoopHeader", "||", "!", "LoopLatch", ")", "return", "nullptr", ";", "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "LoopLatch", ")", ";", "if", "(", "!", "BranchMI", "||", "!", "isUncondBranch", "(", "BranchMI", ")", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "DummyExitBlk", "=", "FuncRep", "->", "CreateMachineBasicBlock", "(", ")", ";", "FuncRep", "->", "push_back", "(", "DummyExitBlk", ")", ";", "SHOWNEWBLK", "(", "DummyExitBlk", ",", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", "<<", "", ";", ")", ";", "LLVMContext", "&", "Ctx", "=", "LoopHeader", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDILCFGStructurizer", "Func": "normalizeInfiniteLoopExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47524, "Length": 132, "Cover_Rate": 0.9924812030075187} {"Template_token": ["", "MachineBasicBlock", "*", "CFGStructurizer", "::", "normalizeInfiniteLoopExit", "(", "MachineLoop", "*", "LoopRep", ")", "{", "MachineBasicBlock", "*", "LoopHeader", "=", "LoopRep", "->", "getHeader", "(", ")", ";", "MachineBasicBlock", "*", "LoopLatch", "=", "LoopRep", "->", "getLoopLatch", "(", ")", ";", "if", "(", "!", "LoopHeader", "||", "!", "LoopLatch", ")", "return", "nullptr", ";", "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "LoopLatch", ")", ";"], "ground_truth": ["if", "(", "!", "BranchMI", "||", "!", "isUncondBranch", "(", "BranchMI", ")", ")", "return", "nullptr", ";"], "File": "AMDILCFGStructurizer", "Func": "normalizeInfiniteLoopExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47525, "Length": 65, "Cover_Rate": 0.48872180451127817} {"Template_token": ["", "recordSccnum", "(", "MBB", ",", "SccNum", ")", ";", "}", "}", "typedef", "GraphTraits", "<", "MachineFunction", "*", ">", "GTM", ";", "MachineFunction", "::", "iterator", "It", "=", "GTM", "::", "nodes_begin", "(", "MF", ")", ",", "E", "=", "GTM", "::", "nodes_end", "(", "MF", ")", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "(", "*", "It", ")", ";", "SccNum", "=", "getSCCNum", "(", "MBB", ")", ";", "if", "(", "SccNum", "==", "INVALIDSCCNUM", ")", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "orderBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47526, "Length": 87, "Cover_Rate": 0.44387755102040816} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NumMatch", "<<", "", ";", ")", ";", "return", "NumMatch", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "patternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47527, "Length": 26, "Cover_Rate": 0.3291139240506329} {"Template_token": ["", "NumMatch", "+=", "loopendPatternMatch", "(", ")", ";", "NumMatch", "+=", "serialPatternMatch", "(", "MBB", ")", ";"], "ground_truth": ["NumMatch", "+=", "ifPatternMatch", "(", "MBB", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "patternMatchGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47528, "Length": 20, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "orderBlocks", "(", "FuncRep", ")", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "DEFAULT_VEC_SLOTS", ">", "RetBlks", ";", "for", "(", "MachineLoopInfo", "::", "iterator", "It", "=", "MLI", "->", "begin", "(", ")", ",", "E", "=", "MLI", "->", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineLoop", "*", "LoopRep", "=", "(", "*", "It", ")", ";", "MBBVector", "ExitingMBBs", ";", "LoopRep", "->", "getExitingBlocks", "(", "ExitingMBBs", ")", ";", "if", "(", "ExitingMBBs", ".", "size", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "DummyExitBlk", "=", "normalizeInfiniteLoopExit", "(", "LoopRep", ")", ";", "if", "(", "DummyExitBlk", ")", "RetBlks", ".", "push_back", "(", "DummyExitBlk", ")", ";", "}", "}", "for", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "It", "=", "OrderedBlks", ".", "begin", "(", ")", ",", "E", "=", "OrderedBlks", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "*", "It", ";", "removeUnconditionalBranch", "(", "MBB", ")", ";", "removeRedundantConditionalBranch", "(", "MBB", ")", ";", "if", "(", "isReturnBlock", "(", "MBB", ")", ")", "{", "RetBlks", ".", "push_back", "(", "MBB", ")", ";", "}", "assert", "(", "MBB", "->", "succ_size", "(", ")", "<=", "", ")", ";", "}", "if", "(", "RetBlks", ".", "size", "(", ")", ">=", "", ")", "{", "addDummyExitBlock", "(", "RetBlks", ")", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "AMDILCFGStructurizer", "Func": "prepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47529, "Length": 208, "Cover_Rate": 0.9454545454545454} {"Template_token": ["", "static", "void", "PrintLoopinfo", "(", "const", "MachineLoopInfo", "&", "LoopInfo", ")", "{"], "ground_truth": ["for", "(", "MachineLoop", "::", "iterator", "iter", "=", "LoopInfo", ".", "begin", "(", ")", ",", "iterEnd", "=", "LoopInfo", ".", "end", "(", ")", ";", "iter", "!=", "iterEnd", ";", "++", "iter", ")", "{"], "File": "AMDILCFGStructurizer", "Func": "PrintLoopinfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47530, "Length": 39, "Cover_Rate": 0.7090909090909091} {"Template_token": ["", "void", "printOrderedBlocks", "(", ")", "const", "{", "size_t", "i", "=", "", ";", "for", "(", "MBBVector", "::", "const_iterator", "iterBlk", "=", "OrderedBlks", ".", "begin", "(", ")", ",", "iterBlkEnd", "=", "OrderedBlks", ".", "end", "(", ")", ";", "iterBlk", "!=", "iterBlkEnd", ";", "++", "iterBlk", ",", "++", "i", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "(", "*", "iterBlk", ")", "->", "getNumber", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "*", "iterBlk", ")", "<<", "", "<<", "(", "*", "iterBlk", ")", "->", "size", "(", ")", "<<", "", ";", "if", "(", "i", "!=", "", "&&", "i", "%", "", "==", "", ")", "{", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDILCFGStructurizer", "Func": "printOrderedBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47531, "Length": 105, "Cover_Rate": 0.9210526315789473} {"Template_token": ["", "for", "(", "MBBVector", "::", "const_iterator", "iterBlk", "=", "OrderedBlks", ".", "begin", "(", ")", ",", "iterBlkEnd", "=", "OrderedBlks", ".", "end", "(", ")", ";", "iterBlk", "!=", "iterBlkEnd", ";", "++", "iterBlk", ",", "++", "i", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "(", "*", "iterBlk", ")", "->", "getNumber", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "*", "iterBlk", ")", "<<", "", "<<", "(", "*", "iterBlk", ")", "->", "size", "(", ")", "<<", "", ";", "if", "(", "i", "!=", "", "&&", "i", "%", "", "==", "", ")", "{", "dbgs", "(", ")", "<<", "", ";", "}", "else", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "AMDILCFGStructurizer", "Func": "printOrderedBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47532, "Length": 100, "Cover_Rate": 0.8771929824561403} {"Template_token": ["", "BlockInformation", "*", "&", "srcBlkInfo", "=", "BlockInfoMap", "[", "MBB", "]", ";", "if", "(", "!", "srcBlkInfo", ")", "srcBlkInfo", "=", "new", "BlockInformation", "(", ")", ";"], "ground_truth": ["srcBlkInfo", "->", "SccNum", "=", "SccNum", ";"], "File": "AMDILCFGStructurizer", "Func": "recordSccnum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47533, "Length": 28, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "BlockInformation", "*", "&", "srcBlkInfo", "=", "BlockInfoMap", "[", "MBB", "]", ";"], "ground_truth": ["if", "(", "!", "srcBlkInfo", ")", "srcBlkInfo", "=", "new", "BlockInformation", "(", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "recordSccnum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47534, "Length": 22, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "MachineBasicBlock", "*", "MBB2", "=", "*", "std", "::", "next", "(", "MBB", "->", "succ_begin", "(", ")", ")", ";", "if", "(", "MBB1", "!=", "MBB2", ")", "return", ";", "MachineInstr", "*", "BranchMI", "=", "getNormalBlockBranchInstr", "(", "MBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "removeRedundantConditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47535, "Length": 55, "Cover_Rate": 0.5045871559633027} {"Template_token": ["", "MachineInstr", "*", "BranchMI", "=", "getNormalBlockBranchInstr", "(", "MBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";", "SHOWNEWBLK", "(", "MBB1", ",", "", ")", ";", "MBB", "->", "removeSuccessor", "(", "MBB1", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "removeRedundantConditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47536, "Length": 52, "Cover_Rate": 0.47706422018348627} {"Template_token": ["", "void", "CFGStructurizer", "::", "removeSuccessor", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "while", "(", "MBB", "->", "succ_size", "(", ")", ")", "MBB", "->", "removeSuccessor", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "removeSuccessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47537, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", ")", ";"], "ground_truth": ["BranchMI", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "removeUnconditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47539, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "void", "CFGStructurizer", "::", "replaceInstrUseOfBlockWith", "(", "MachineBasicBlock", "*", "SrcMBB", ",", "MachineBasicBlock", "*", "OldMBB", ",", "MachineBasicBlock", "*", "NewBlk", ")", "{", "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "SrcMBB", ")", ";"], "ground_truth": ["if", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", "&&", "getTrueBranch", "(", "BranchMI", ")", "==", "OldMBB", ")", "setTrueBranch", "(", "BranchMI", ",", "NewBlk", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "replaceInstrUseOfBlockWith", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47541, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "if", "(", "!", "SrcBlkInfo", ")", "SrcBlkInfo", "=", "new", "BlockInformation", "(", ")", ";", "SrcBlkInfo", "->", "IsRetired", "=", "true", ";", "assert", "(", "MBB", "->", "succ_size", "(", ")", "==", "", "&&", "MBB", "->", "pred_size", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "retireBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47542, "Length": 40, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "BlockInformation", "*", "&", "SrcBlkInfo", "=", "BlockInfoMap", "[", "MBB", "]", ";", "if", "(", "!", "SrcBlkInfo", ")", "SrcBlkInfo", "=", "new", "BlockInformation", "(", ")", ";"], "ground_truth": ["SrcBlkInfo", "->", "IsRetired", "=", "true", ";"], "File": "AMDILCFGStructurizer", "Func": "retireBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47543, "Length": 46, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "while", "(", "I", "--", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "switch", "(", "static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "{", "case", "OPCODE_IS_ZERO_INT", ":", "static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "OPCODE_IS_NOT_ZERO_INT", ")", ";", "return", ";", "case", "OPCODE_IS_NOT_ZERO_INT", ":", "static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "OPCODE_IS_ZERO_INT", ")", ";", "return", ";"], "ground_truth": ["case", "OPCODE_IS_ZERO", ":"], "File": "AMDILCFGStructurizer", "Func": "reversePredicateSetter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47544, "Length": 89, "Cover_Rate": 0.5632911392405063} {"Template_token": ["", "size_t", "sz", "=", "Src", ".", "size", "(", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "sz", "/", "", ";", "++", "i", ")", "{", "NodeT", "*", "t", "=", "Src", "[", "i", "]", ";", "Src", "[", "i", "]", "=", "Src", "[", "sz", "-", "i", "-", "", "]", ";", "Src", "[", "sz", "-", "i", "-", "", "]", "=", "t", ";", "}"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "ReverseVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47545, "Length": 62, "Cover_Rate": 0.8378378378378378} {"Template_token": ["", "void", "ReverseVector", "(", "SmallVectorImpl", "<", "NodeT", "*", ">", "&", "Src", ")", "{", "size_t", "sz", "=", "Src", ".", "size", "(", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "sz", "/", "", ";", "++", "i", ")", "{", "NodeT", "*", "t", "=", "Src", "[", "i", "]", ";", "Src", "[", "i", "]", "=", "Src", "[", "sz", "-", "i", "-", "", "]", ";"], "ground_truth": ["Src", "[", "sz", "-", "i", "-", "", "]", "=", "t", ";"], "File": "AMDILCFGStructurizer", "Func": "ReverseVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47546, "Length": 72, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "if", "(", "!", "SccBeginMBB", ")", "{", "SccBeginIter", "=", "It", ";", "SccBeginMBB", "=", "MBB", ";", "SccNumIter", "=", "", ";", "SccNumBlk", "=", "NumRemainedBlk", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "SccBeginMBB", ")", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "if", "(", "!", "isRetiredBlock", "(", "MBB", ")", ")", "patternMatch", "(", "MBB", ")", ";", "++", "It", ";", "bool", "ContNextScc", "=", "true", ";", "if", "(", "It", "==", "E", "||", "getSCCNum", "(", "SccBeginMBB", ")", "!=", "getSCCNum", "(", "*", "It", ")", ")", "{", "++", "SccNumIter", ";", "int", "sccRemainedNumBlk", "=", "countActiveBlock", "(", "SccBeginIter", ",", "It", ")", ";", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", ">=", "SccNumBlk", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "ContNextScc", "=", "true", ";", "}", "else", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", "<", "SccNumBlk", ")", "{", "SccNumBlk", "=", "sccRemainedNumBlk", ";", "It", "=", "SccBeginIter", ";", "ContNextScc", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", "<<", "'\\n'", ";", ")", ";", "}", "else", "{", "ContNextScc", "=", "true", ";", "}", "}", "else", "{", "ContNextScc", "=", "false", ";", "}", "if", "(", "ContNextScc", ")", "SccBeginMBB", "=", "nullptr", ";", "}", "MachineBasicBlock", "*", "EntryMBB", "=", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ";", "if", "(", "EntryMBB", "->", "succ_size", "(", ")", "==", "", ")", "{", "Finish", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "else", "{", "int", "NewnumRemainedBlk", "=", "countActiveBlock", "(", "OrderedBlks", ".", "begin", "(", ")", ",", "OrderedBlks", ".", "end", "(", ")", ")", ";", "if", "(", "NewnumRemainedBlk", "==", "", "||", "NewnumRemainedBlk", "<", "NumRemainedBlk", ")", "{", "MakeProgress", "=", "true", ";", "NumRemainedBlk", "=", "NewnumRemainedBlk", ";", "}", "else", "{", "MakeProgress", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "}", "}", "while", "(", "!", "Finish", "&&", "MakeProgress", ")", ";", "wrapup", "(", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ")", ";", "for", "(", "MBBInfoMap", "::", "iterator", "It", "=", "BlockInfoMap", ".", "begin", "(", ")", ",", "E", "=", "BlockInfoMap", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "(", "*", "It", ")", ".", "second", "&&", "(", "*", "It", ")", ".", "second", "->", "IsRetired", ")", "{", "assert", "(", "(", "(", "*", "It", ")", ".", "first", ")", "->", "getNumber", "(", ")", "!=", "-", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "(", "*", "It", ")", ".", "first", ")", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "(", "*", "It", ")", ".", "first", "->", "eraseFromParent", "(", ")", ";", "}", "delete", "(", "*", "It", ")", ".", "second", ";", "}", "BlockInfoMap", ".", "clear", "(", ")", ";", "LLInfoMap", ".", "clear", "(", ")", ";", "if", "(", "!", "Finish", ")", "{", "DEBUG", "(", "FuncRep", "->", "viewCFG", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47547, "Length": 475, "Cover_Rate": 0.7410296411856474} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "DEBUG", "(", "MF", ".", "dump", "(", ")", ";", ")", ";", "OrderedBlks", ".", "clear", "(", ")", ";", "Visited", ".", "clear", "(", ")", ";"], "ground_truth": ["FuncRep", "=", "&", "MF", ";"], "File": "AMDILCFGStructurizer", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47548, "Length": 56, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "int", "CFGStructurizer", "::", "serialPatternMatch", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "if", "(", "MBB", "->", "succ_size", "(", ")", "!=", "", ")", "return", "", ";", "MachineBasicBlock", "*", "childBlk", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";"], "ground_truth": ["if", "(", "childBlk", "->", "pred_size", "(", ")", "!=", "", "||", "isActiveLoophead", "(", "childBlk", ")", ")", "return", "", ";"], "File": "AMDILCFGStructurizer", "Func": "serialPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47549, "Length": 52, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "TheEntry", "=", "MBB", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "loopRep", "->", "getHeader", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";"], "ground_truth": [")", ";"], "File": "AMDILCFGStructurizer", "Func": "setLoopLandBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47550, "Length": 34, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "int", "OldOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "UseContinueLogical", "=", "(", "(", "&", "*", "ContingMBB", "->", "rbegin", "(", ")", ")", "==", "MI", ")", ";", "if", "(", "!", "UseContinueLogical", ")", "{", "int", "BranchOpcode", "=", "TrueBranch", "==", "ContMBB", "?", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ":", "getBranchZeroOpcode", "(", "OldOpcode", ")", ";", "insertCondBranchBefore", "(", "I", ",", "BranchOpcode", ",", "DL", ")", ";", "insertInstrEnd", "(", "ContingMBB", ",", "", ",", "DL", ")", ";", "insertInstrEnd", "(", "ContingMBB", ",", "", ",", "DL", ")", ";", "}", "else", "{", "int", "BranchOpcode", "=", "TrueBranch", "==", "ContMBB", "?", "getContinueNzeroOpcode", "(", "OldOpcode", ")", ":", "getContinueZeroOpcode", "(", "OldOpcode", ")", ";"], "ground_truth": ["insertCondBranchBefore", "(", "I", ",", "BranchOpcode", ",", "DL", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "settleLoopcontBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47551, "Length": 114, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "setTrueBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47552, "Length": 13, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "setTrueBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47553, "Length": 13, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "}", "}", "if", "(", "FalseMBB", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "FalseMBB", "->", "getNumber", "(", ")", "<<", "", "<<", "FalseMBB", "->", "size", "(", ")", "<<", "", "<<", "FalseMBB", "->", "pred_size", "(", ")", ";", "if", "(", "Detail", ")", "{", "dbgs", "(", ")", "<<", "", ";", "FalseMBB", "->", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "", ";", "}", "}", "if", "(", "LandMBB", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "LandMBB", "->", "getNumber", "(", ")", "<<", "", "<<", "LandMBB", "->", "size", "(", ")", "<<", "", "<<", "LandMBB", "->", "pred_size", "(", ")", ";", "if", "(", "Detail", ")", "{", "dbgs", "(", ")", "<<", "", ";", "LandMBB", "->", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "", ";", "}"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "showImproveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47554, "Length": 130, "Cover_Rate": 0.4961832061068702} {"Template_token": ["", "SrcMBB", "=", "*", "SrcMBB", "->", "succ_begin", "(", ")", ";", "if", "(", "SrcMBB", "==", "DstMBB", ")", "return", "SinglePath_InPath", ";"], "ground_truth": ["if", "(", "!", "AllowSideEntry", "&&", "SrcMBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "Not_SinglePath", ";"], "File": "AMDILCFGStructurizer", "Func": "singlePathTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47555, "Length": 34, "Cover_Rate": 0.33663366336633666} {"Template_token": ["", "CFGStructurizer", "::", "PathToKind", "CFGStructurizer", "::", "singlePathTo", "(", "MachineBasicBlock", "*", "SrcMBB", ",", "MachineBasicBlock", "*", "DstMBB", ",", "bool", "AllowSideEntry", ")", "const", "{", "assert", "(", "DstMBB", ")", ";", "if", "(", "SrcMBB", "==", "DstMBB", ")", "return", "SinglePath_InPath", ";", "while", "(", "SrcMBB", "&&", "SrcMBB", "->", "succ_size", "(", ")", "==", "", ")", "{", "SrcMBB", "=", "*", "SrcMBB", "->", "succ_begin", "(", ")", ";", "if", "(", "SrcMBB", "==", "DstMBB", ")", "return", "SinglePath_InPath", ";", "if", "(", "!", "AllowSideEntry", "&&", "SrcMBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "Not_SinglePath", ";", "}", "if", "(", "SrcMBB", "&&", "SrcMBB", "->", "succ_size", "(", ")", "==", "", ")", "return", "SinglePath_NotInPath", ";", "return", "Not_SinglePath", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "singlePathTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47556, "Length": 101, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Pre", "->", "getOpcode", "(", ")", "==", "", "&&", "It", "->", "getOpcode", "(", ")", "==", "", ")", "ContInstr", ".", "push_back", "(", "Pre", ")", ";", "Pre", "=", "It", ";", "++", "It", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "ContInstr", ".", "size", "(", ")", ";", "++", "i", ")", "ContInstr", "[", "i", "]", "->", "eraseFromParent", "(", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "wrapup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47557, "Length": 60, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "StringMap", "<", "int", ">", "map", ";"], "ground_truth": ["for", "(", "auto", "Name", ":", "a", ")", "map", ".", "insert", "(", "std", "::", "make_pair", "(", "Name", ",", "map", ".", "size", "(", ")", ")", ")", ";"], "File": "AMDKernelCodeTUtils10", "Func": "createIndexMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47558, "Length": 31, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "const", "int", "Size", "=", "getPrinterTable", "(", ")", ".", "size", "(", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "", ";", "i", "<", "Size", ";", "++", "i", ")", "{"], "File": "AMDKernelCodeTUtils10", "Func": "dumpAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47559, "Length": 27, "Cover_Rate": 0.40298507462686567} {"Template_token": ["", "void", "llvm", "::", "dumpAmdKernelCode", "(", "const", "amd_kernel_code_t", "*", "C", ",", "raw_ostream", "&", "OS", ",", "const", "char", "*", "tab", ")", "{", "const", "int", "Size", "=", "getPrinterTable", "(", ")", ".", "size", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "OS", "<<", "tab", ";", "printAmdKernelCodeField", "(", "*", "C", ",", "i", ",", "OS", ")", ";"], "ground_truth": ["OS", "<<", "'\\n'", ";"], "File": "AMDKernelCodeTUtils10", "Func": "dumpAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47560, "Length": 65, "Cover_Rate": 0.9701492537313433} {"Template_token": ["", "Lexer", ".", "Lex", "(", ")", ";", "if", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "{", "Err", "<<", "", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDKernelCodeTUtils10", "Func": "expectEqualInt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47561, "Length": 25, "Cover_Rate": 0.3968253968253968} {"Template_token": ["", "Lexer", ".", "Lex", "(", ")", ";", "if", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "{", "Err", "<<", "", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils10", "Func": "expectEqualInt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47562, "Length": 30, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "if", "(", "Idx", "<", "", ")", "{", "Err", "<<", "", "<<", "ID", ";", "return", "false", ";", "}", "auto", "Parser", "=", "getParserTable", "(", ")", "[", "Idx", "]", ";"], "ground_truth": ["return", "Parser", "?", "Parser", "(", "C", ",", "Lexer", ",", "Err", ")", ":", "false", ";"], "File": "AMDKernelCodeTUtils10", "Func": "parseAmdKernelCodeField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47563, "Length": 41, "Cover_Rate": 0.5694444444444444} {"Template_token": ["", "}", "auto", "Parser", "=", "getParserTable", "(", ")", "[", "Idx", "]", ";"], "ground_truth": ["return", "Parser", "?", "Parser", "(", "C", ",", "Lexer", ",", "Err", ")", ":", "false", ";"], "File": "AMDKernelCodeTUtils10", "Func": "parseAmdKernelCodeField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47564, "Length": 25, "Cover_Rate": 0.3472222222222222} {"Template_token": ["", "C", ".*", "ptr", "&=", "(", "T", ")", "~", "Mask", ";"], "ground_truth": ["C", ".*", "ptr", "|=", "(", "T", ")", "(", "(", "Lexer", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", "<<", "shift", ")", "&", "Mask", ")", ";"], "File": "AMDKernelCodeTUtils10", "Func": "parseBitField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47565, "Length": 35, "Cover_Rate": 0.3977272727272727} {"Template_token": ["", "if", "(", "!", "expectEqualInt", "(", "Lexer", ",", "Err", ")", ")", "return", "false", ";"], "ground_truth": ["C", ".*", "ptr", "=", "(", "T", ")", "Lexer", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";"], "File": "AMDKernelCodeTUtils10", "Func": "parseField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47566, "Length": 30, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "if", "(", "!", "expectEqualInt", "(", "Lexer", ",", "Err", ")", ")", "return", "false", ";"], "ground_truth": ["C", ".*", "ptr", "=", "(", "T", ")", "Lexer", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";"], "File": "AMDKernelCodeTUtils10", "Func": "parseField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47567, "Length": 30, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "void", "llvm", "::", "printAmdKernelCodeField", "(", "const", "amd_kernel_code_t", "&", "C", ",", "int", "FldIndex", ",", "raw_ostream", "&", "OS", ")", "{", "auto", "Printer", "=", "getPrinterTable", "(", ")", "[", "FldIndex", "]", ";"], "ground_truth": ["if", "(", "Printer", ")", "Printer", "(", "get_amd_kernel_code_t_FieldName", "(", "FldIndex", ")", ",", "C", ",", "OS", ")", ";"], "File": "AMDKernelCodeTUtils10", "Func": "printAmdKernelCodeField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47569, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "static", "void", "printBitField", "(", "StringRef", "Name", ",", "const", "amd_kernel_code_t", "&", "c", ",", "raw_ostream", "&", "OS", ")", "{", "const", "auto", "Mask", "=", "(", "static_cast", "<", "T", ">", "(", "", ")", "<<", "width", ")", "-", "", ";", "printName", "(", "OS", ",", "Name", ")", "<<", "(", "int", ")", "(", "(", "c", ".*", "ptr", ">>", "shift", ")", "&", "Mask", ")", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils10", "Func": "printBitField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47570, "Length": 58, "Cover_Rate": 1.0} {"Template_token": ["", "static", "void", "printBitField", "(", "StringRef", "Name", ",", "const", "amd_kernel_code_t", "&", "c", ",", "raw_ostream", "&", "OS", ")", "{"], "ground_truth": ["const", "auto", "Mask", "=", "(", "static_cast", "<", "T", ">", "(", "", ")", "<<", "width", ")", "-", "", ";"], "File": "AMDKernelCodeTUtils10", "Func": "printBitField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47571, "Length": 35, "Cover_Rate": 0.603448275862069} {"Template_token": ["", "static", "void", "printField", "(", "StringRef", "Name", ",", "const", "amd_kernel_code_t", "&", "C", ",", "raw_ostream", "&", "OS", ")", "{"], "ground_truth": ["printName", "(", "OS", ",", "Name", ")", "<<", "(", "int", ")", "(", "C", ".*", "ptr", ")", ";"], "File": "AMDKernelCodeTUtils10", "Func": "printField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47572, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "static", "void", "printField", "(", "StringRef", "Name", ",", "const", "amd_kernel_code_t", "&", "C", ",", "raw_ostream", "&", "OS", ")", "{", "printName", "(", "OS", ",", "Name", ")", "<<", "(", "int", ")", "(", "C", ".*", "ptr", ")", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils10", "Func": "printField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47573, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "return", "OS", "<<", "Name", "<<", "", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils10", "Func": "printName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47574, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "map", ".", "insert", "(", "std", "::", "make_pair", "(", "names", "[", "i", "]", ",", "i", ")", ")", ";", "map", ".", "insert", "(", "std", "::", "make_pair", "(", "altNames", "[", "i", "]", ",", "i", ")", ")", ";", "}", "return", "map", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils3", "Func": "createIndexMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47576, "Length": 39, "Cover_Rate": 0.3786407766990291} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "names", ".", "size", "(", ")", ";", "++", "i", ")", "{", "map", ".", "insert", "(", "std", "::", "make_pair", "(", "names", "[", "i", "]", ",", "i", ")", ")", ";", "map", ".", "insert", "(", "std", "::", "make_pair", "(", "altNames", "[", "i", "]", ",", "i", ")", ")", ";", "}"], "ground_truth": ["return", "map", ";"], "File": "AMDKernelCodeTUtils3", "Func": "createIndexMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47577, "Length": 57, "Cover_Rate": 0.5533980582524272} {"Template_token": ["", "static", "bool", "expectAbsExpression", "(", "MCAsmParser", "&", "MCParser", ",", "int64_t", "&", "Value", ",", "raw_ostream", "&", "Err", ")", "{", "if", "(", "MCParser", ".", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Equal", ")", ")", "{", "Err", "<<", "", ";", "return", "false", ";", "}"], "ground_truth": ["MCParser", ".", "getLexer", "(", ")", ".", "Lex", "(", ")", ";"], "File": "AMDKernelCodeTUtils3", "Func": "expectAbsExpression", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47578, "Length": 51, "Cover_Rate": 0.6986301369863014} {"Template_token": ["", "Err", "<<", "", ";", "return", "false", ";", "}", "MCParser", ".", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "MCParser", ".", "parseAbsoluteExpression", "(", "Value", ")", ")", "{", "Err", "<<", "", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils3", "Func": "expectAbsExpression", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47579, "Length": 40, "Cover_Rate": 0.547945205479452} {"Template_token": ["", "return", "map", ".", "lookup", "(", "name", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils3", "Func": "get_amd_kernel_code_t_FieldIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47580, "Length": 11, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "static", "int", "get_amd_kernel_code_t_FieldIndex", "(", "StringRef", "name", ")", "{"], "ground_truth": ["static", "const", "auto", "map", "=", "createIndexMap", "(", "get_amd_kernel_code_t_FldNames", "(", ")", ",", "get_amd_kernel_code_t_FldAltNames", "(", ")", ")", ";"], "File": "AMDKernelCodeTUtils3", "Func": "get_amd_kernel_code_t_FieldIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47581, "Length": 24, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "static", "StringRef", "const", "Table", "[", "]", "=", "{", "", ",", "}", ";", "return", "makeArrayRef", "(", "Table", ")", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils3", "Func": "get_amd_kernel_code_t_FldAltNames", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47582, "Length": 19, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "}", "auto", "Parser", "=", "getParserTable", "(", ")", "[", "Idx", "]", ";"], "ground_truth": ["return", "Parser", "?", "Parser", "(", "C", ",", "MCParser", ",", "Err", ")", ":", "false", ";"], "File": "AMDKernelCodeTUtils3", "Func": "parseAmdKernelCodeField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47583, "Length": 25, "Cover_Rate": 0.3472222222222222} {"Template_token": ["", "return", "false", ";", "}", "auto", "Parser", "=", "getParserTable", "(", ")", "[", "Idx", "]", ";"], "ground_truth": ["return", "Parser", "?", "Parser", "(", "C", ",", "MCParser", ",", "Err", ")", ":", "false", ";"], "File": "AMDKernelCodeTUtils3", "Func": "parseAmdKernelCodeField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47584, "Length": 28, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "C", ".*", "ptr", "&=", "(", "T", ")", "~", "Mask", ";", "C", ".*", "ptr", "|=", "(", "T", ")", "(", "(", "Value", "<<", "shift", ")", "&", "Mask", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils3", "Func": "parseBitField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47585, "Length": 31, "Cover_Rate": 0.3563218390804598} {"Template_token": ["", "C", ".*", "ptr", "&=", "(", "T", ")", "~", "Mask", ";", "C", ".*", "ptr", "|=", "(", "T", ")", "(", "(", "Value", "<<", "shift", ")", "&", "Mask", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDKernelCodeTUtils3", "Func": "parseBitField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47586, "Length": 30, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "int64_t", "Value", "=", "", ";"], "ground_truth": ["if", "(", "!", "expectAbsExpression", "(", "MCParser", ",", "Value", ",", "Err", ")", ")", "return", "false", ";"], "File": "AMDKernelCodeTUtils3", "Func": "parseField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47587, "Length": 20, "Cover_Rate": 0.4} {"Template_token": ["", "int64_t", "Value", "=", "", ";", "if", "(", "!", "expectAbsExpression", "(", "MCParser", ",", "Value", ",", "Err", ")", ")", "return", "false", ";", "C", ".*", "ptr", "=", "(", "T", ")", "Value", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils3", "Func": "parseField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47588, "Length": 33, "Cover_Rate": 0.66} {"Template_token": ["", "void", "llvm", "::", "dumpAmdKernelCode", "(", "const", "amd_kernel_code_t", "*", "C", ",", "raw_ostream", "&", "OS", ",", "const", "char", "*", "tab", ")", "{", "const", "int", "Size", "=", "getPrinterTable", "(", ")", ".", "size", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "Size", ";", "++", "i", ")", "{"], "ground_truth": ["OS", "<<", "tab", ";"], "File": "AMDKernelCodeTUtils", "Func": "dumpAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47590, "Length": 51, "Cover_Rate": 0.7611940298507462} {"Template_token": ["", "const", "int", "Size", "=", "getPrinterTable", "(", ")", ".", "size", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "OS", "<<", "tab", ";", "printAmdKernelCodeField", "(", "*", "C", ",", "i", ",", "OS", ")", ";", "OS", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils", "Func": "dumpAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47591, "Length": 46, "Cover_Rate": 0.6865671641791045} {"Template_token": ["", "if", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "{", "Err", "<<", "", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils", "Func": "expectEqualInt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47592, "Length": 24, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "return", "false", ";", "}", "Lexer", ".", "Lex", "(", ")", ";", "if", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "{", "Err", "<<", "", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDKernelCodeTUtils", "Func": "expectEqualInt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47593, "Length": 33, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "static", "ArrayRef", "<", "ParseFx", ">", "getParserTable", "(", ")", "{"], "ground_truth": ["static", "const", "ParseFx", "Table", "[", "]", "=", "{"], "File": "AMDKernelCodeTUtils", "Func": "getParserTable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47594, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "Table", ")", ";"], "File": "AMDKernelCodeTUtils", "Func": "getPrinterTable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47595, "Length": 8, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "map", ".", "lookup", "(", "name", ")", "-", "", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils", "Func": "get_amd_kernel_code_t_FieldIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47596, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "static", "StringRef", "get_amd_kernel_code_t_FieldName", "(", "int", "index", ")", "{"], "ground_truth": ["return", "get_amd_kernel_code_t_FldNames", "(", ")", "[", "index", "+", "", "]", ";"], "File": "AMDKernelCodeTUtils", "Func": "get_amd_kernel_code_t_FieldName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47598, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "static", "StringRef", "get_amd_kernel_code_t_FieldName", "(", "int", "index", ")", "{"], "ground_truth": ["return", "get_amd_kernel_code_t_FldNames", "(", ")", "[", "index", "+", "", "]", ";"], "File": "AMDKernelCodeTUtils", "Func": "get_amd_kernel_code_t_FieldName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47599, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "static", "StringRef", "const", "Table", "[", "]", "=", "{", "", ",", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "Table", ")", ";"], "File": "AMDKernelCodeTUtils", "Func": "get_amd_kernel_code_t_FldNames", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47600, "Length": 18, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "bool", "llvm", "::", "parseAmdKernelCodeField", "(", "StringRef", "ID", ",", "MCAsmLexer", "&", "Lexer", ",", "amd_kernel_code_t", "&", "C", ",", "raw_ostream", "&", "Err", ")", "{", "const", "int", "Idx", "=", "get_amd_kernel_code_t_FieldIndex", "(", "ID", ")", ";", "if", "(", "Idx", "<", "", ")", "{", "Err", "<<", "", "<<", "ID", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils", "Func": "parseAmdKernelCodeField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47601, "Length": 47, "Cover_Rate": 0.6527777777777778} {"Template_token": ["", "bool", "parseBitField", "(", "amd_kernel_code_t", "&", "C", ",", "MCAsmLexer", "&", "Lexer", ",", "raw_ostream", "&", "Err", ")", "{", "if", "(", "!", "expectEqualInt", "(", "Lexer", ",", "Err", ")", ")", "return", "false", ";", "const", "uint64_t", "Mask", "=", "(", "(", "UINT64_C", "(", "", ")", "<<", "width", ")", "-", "", ")", "<<", "shift", ";", "C", ".*", "ptr", "&=", "(", "T", ")", "~", "Mask", ";", "C", ".*", "ptr", "|=", "(", "T", ")", "(", "(", "Lexer", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", "<<", "shift", ")", "&", "Mask", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDKernelCodeTUtils", "Func": "parseBitField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47602, "Length": 86, "Cover_Rate": 0.9885057471264368} {"Template_token": ["", "const", "uint64_t", "Mask", "=", "(", "(", "UINT64_C", "(", "", ")", "<<", "width", ")", "-", "", ")", "<<", "shift", ";", "C", ".*", "ptr", "&=", "(", "T", ")", "~", "Mask", ";", "C", ".*", "ptr", "|=", "(", "T", ")", "(", "(", "Lexer", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", "<<", "shift", ")", "&", "Mask", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDKernelCodeTUtils", "Func": "parseBitField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47603, "Length": 57, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "C", ".*", "ptr", "=", "(", "T", ")", "Lexer", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDKernelCodeTUtils", "Func": "parseField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47604, "Length": 20, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "parseField", "(", "amd_kernel_code_t", "&", "C", ",", "MCAsmLexer", "&", "Lexer", ",", "raw_ostream", "&", "Err", ")", "{", "if", "(", "!", "expectEqualInt", "(", "Lexer", ",", "Err", ")", ")", "return", "false", ";"], "ground_truth": ["C", ".*", "ptr", "=", "(", "T", ")", "Lexer", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";"], "File": "AMDKernelCodeTUtils", "Func": "parseField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47605, "Length": 46, "Cover_Rate": 0.92} {"Template_token": ["", "void", "llvm", "::", "printAmdKernelCodeField", "(", "const", "amd_kernel_code_t", "&", "C", ",", "int", "FldIndex", ",", "raw_ostream", "&", "OS", ")", "{", "auto", "Printer", "=", "getPrinterTable", "(", ")", "[", "FldIndex", "]", ";"], "ground_truth": ["if", "(", "Printer", ")", "Printer", "(", "get_amd_kernel_code_t_FieldName", "(", "FldIndex", ")", ",", "C", ",", "OS", ")", ";"], "File": "AMDKernelCodeTUtils", "Func": "printAmdKernelCodeField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47606, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "if", "(", "Printer", ")", "Printer", "(", "get_amd_kernel_code_t_FieldName", "(", "FldIndex", ")", ",", "C", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils", "Func": "printAmdKernelCodeField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47607, "Length": 17, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "Expected", "<", "const", "D", "*", ">", "as", "(", ")", "const", "{", "if", "(", "descsz", "<", "sizeof", "(", "D", ")", ")", "{", "return", "make_error", "<", "StringError", ">", "(", "", ",", "object", "::", "object_error", "::", "parse_failed", ")", ";", "}", "return", "reinterpret_cast", "<", "const", "D", "*", ">", "(", "getDesc", "(", ")", ".", "data", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "as", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47613, "Length": 55, "Cover_Rate": 1.0} {"Template_token": ["", "Expected", "<", "const", "D", "*", ">", "as", "(", ")", "const", "{", "if", "(", "descsz", "<", "sizeof", "(", "D", ")", ")", "{", "return", "make_error", "<", "StringError", ">", "(", "", ",", "object", "::", "object_error", "::", "parse_failed", ")", ";", "}", "return", "reinterpret_cast", "<", "const", "D", "*", ">", "(", "getDesc", "(", ")", ".", "data", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "as", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47614, "Length": 55, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "(", "*", "Sym", ")", "->", "getType", "(", ")", "!=", "ELF", "::", "STT_FUNC", "&&", "(", "*", "Sym", ")", "->", "getType", "(", ")", "!=", "ELF", "::", "STT__HSA_KERNEL", ")", "return", "createError", "(", "", ")", ";"], "ground_truth": ["return", "static_cast", "<", "const", "FunctionSym", "*", ">", "(", "*", "Sym", ")", ";"], "File": "CodeObject", "Func": "asFunctionSym", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47615, "Length": 46, "Cover_Rate": 0.575} {"Template_token": ["", "if", "(", "!", "Sym", ")", "return", "Sym", ".", "takeError", "(", ")", ";", "if", "(", "(", "*", "Sym", ")", "->", "getType", "(", ")", "!=", "ELF", "::", "STT_FUNC", "&&", "(", "*", "Sym", ")", "->", "getType", "(", ")", "!=", "ELF", "::", "STT__HSA_KERNEL", ")", "return", "createError", "(", "", ")", ";"], "ground_truth": ["return", "static_cast", "<", "const", "FunctionSym", "*", ">", "(", "*", "Sym", ")", ";"], "File": "CodeObject", "Func": "asFunctionSym", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47616, "Length": 58, "Cover_Rate": 0.725} {"Template_token": ["", "Expected", "<", "const", "KernelSym", "*", ">", "KernelSym", "::", "asKernelSym", "(", "const", "FunctionSym", "*", "Sym", ")", "{", "if", "(", "Sym", "->", "getType", "(", ")", "!=", "ELF", "::", "STT__HSA_KERNEL", ")", "return", "createError", "(", "", ")", ";", "return", "static_cast", "<", "const", "KernelSym", "*", ">", "(", "Sym", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "asKernelSym", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47617, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "conditional_iterator", "(", "BaseIterator", "BI", ",", "BaseIterator", "E", ",", "PredicateTy", "P", ")", ":", "conditional_iterator", "::", "iterator_adaptor_base", "(", "BI", ")", ",", "End", "(", "E", ")", ",", "Predicate", "(", "P", ")", "{", "while", "(", "this", "->", "I", "!=", "End", "&&", "!", "Predicate", "(", "*", "this", "->", "I", ")", ")", "{", "++", "this", "->", "I", ";", "}"], "ground_truth": ["}"], "File": "CodeObject", "Func": "conditional_iterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47618, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "const_varsize_item_iterator", "(", "ArrayRef", "<", "uint8_t", ">", "Ref_", ")", ":", "Ref", "(", "Ref_", ")", "{"], "ground_truth": ["}"], "File": "CodeObject", "Func": "const_varsize_item_iterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47619, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "const_varsize_item_iterator", "(", "ArrayRef", "<", "uint8_t", ">", "Ref_", ")", ":", "Ref", "(", "Ref_", ")", "{"], "ground_truth": ["}"], "File": "CodeObject", "Func": "const_varsize_item_iterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47620, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "auto", "E", "=", "Obj", ".", "takeError", "(", ")", ")", "return", "std", "::", "move", "(", "E", ")", ";"], "ground_truth": ["std", "::", "unique_ptr", "<", "HSACodeObject", ">", "Ret", "(", "new", "HSACodeObject", "(", "std", "::", "move", "(", "*", "Obj", ")", ")", ")", ";"], "File": "CodeObject", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47621, "Length": 40, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "if", "(", "!", "TextIdxOr", ")", "return", "functions_end", "(", ")", ";", "auto", "TextIdx", "=", "TextIdxOr", ".", "get", "(", ")", ";", "return", "function_sym_iterator", "(", "symbol_begin", "(", ")", ",", "symbol_end", "(", ")", ",", "[", "this", ",", "TextIdx", "]", "(", "const", "SymbolRef", "&", "Sym", ")", "->", "bool", "{", "auto", "ExpectedFunction", "=", "FunctionSym", "::", "asFunctionSym", "(", "getSymbol", "(", "Sym", ".", "getRawDataRefImpl", "(", ")", ")", ")", ";", "if", "(", "!", "ExpectedFunction", ")", "{", "consumeError", "(", "ExpectedFunction", ".", "takeError", "(", ")", ")", ";", "return", "false", ";", "}", "auto", "Function", "=", "ExpectedFunction", ".", "get", "(", ")", ";"], "ground_truth": ["if", "(", "Function", "->", "st_shndx", "!=", "TextIdx", ")", "return", "false", ";"], "File": "CodeObject", "Func": "functions_begin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47624, "Length": 100, "Cover_Rate": 0.819672131147541} {"Template_token": ["", "function_sym_iterator", "HSACodeObject", "::", "functions_end", "(", ")", "const", "{", "return", "function_sym_iterator", "(", "symbol_end", "(", ")", ",", "symbol_end", "(", ")", ",", "[", "]", "(", "const", "SymbolRef", "&", ")", "{", "return", "true", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "functions_end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47626, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "function_sym_iterator", "(", "object", "::", "elf_symbol_iterator", "It", ",", "object", "::", "elf_symbol_iterator", "End", ",", "PredicateTy", "P", ")", ":", "conditional_iterator", "<", "object", "::", "elf_symbol_iterator", ">", "(", "It", ",", "End", ",", "P", ")", "{"], "ground_truth": ["}"], "File": "CodeObject", "Func": "function_sym_iterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47627, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "function_sym_iterator", "(", "object", "::", "elf_symbol_iterator", "It", ",", "object", "::", "elf_symbol_iterator", "End", ",", "PredicateTy", "P", ")", ":", "conditional_iterator", "<", "object", "::", "elf_symbol_iterator", ">", "(", "It", ",", "End", ",", "P", ")", "{"], "ground_truth": ["}"], "File": "CodeObject", "Func": "function_sym_iterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47628, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "Expected", "<", "uint64_t", ">", "FunctionSym", "::", "getAddress", "(", "const", "HSACodeObject", "*", "CodeObject", ",", "const", "object", "::", "ELF64LEObjectFile", "::", "Elf_Shdr", "*", "Text", ")", "const", "{"], "ground_truth": ["assert", "(", "Text", ")", ";"], "File": "CodeObject", "Func": "getAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47629, "Length": 29, "Cover_Rate": 0.4461538461538462} {"Template_token": ["", "if", "(", "!", "ArrayOr", ")", "return", "ArrayOr", ".", "takeError", "(", ")", ";", "auto", "SectionOffsetOr", "=", "getSectionOffset", "(", "CodeObject", ",", "Text", ")", ";", "if", "(", "!", "SectionOffsetOr", ")", "return", "SectionOffsetOr", ".", "takeError", "(", ")", ";", "return", "reinterpret_cast", "<", "const", "amd_kernel_code_t", "*", ">", "(", "(", "*", "ArrayOr", ")", ".", "data", "(", ")", "+", "*", "SectionOffsetOr", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "getAmdKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47630, "Length": 56, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "return", "StringRef", "(", "names", "+", "vendor_name_size", ",", "architecture_name_size", "-", "", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "getArchitectureName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47631, "Length": 13, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "StringRef", "getArchitectureName", "(", ")", "const", "{"], "ground_truth": ["return", "StringRef", "(", "names", "+", "vendor_name_size", ",", "architecture_name_size", "-", "", ")", ";"], "File": "CodeObject", "Func": "getArchitectureName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47632, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "auto", "KernelCodeStartOr", "=", "Kernel", "->", "getCodeOffset", "(", "this", ",", "*", "TextOr", ")", ";", "if", "(", "!", "KernelCodeStartOr", ")", "return", "KernelCodeStartOr", ".", "takeError", "(", ")", ";", "CodeStart", "=", "KernelCodeStartOr", ".", "get", "(", ")", ";", "}", "else", "{", "consumeError", "(", "ExpectedKernel", ".", "takeError", "(", ")", ")", ";", "}", "auto", "CodeEndI", "=", "std", "::", "upper_bound", "(", "FunctionMarkers", ".", "begin", "(", ")", ",", "FunctionMarkers", ".", "end", "(", ")", ",", "CodeStart", ")", ";", "uint64_t", "CodeEnd", "=", "CodeStart", ";"], "ground_truth": ["if", "(", "CodeEndI", "!=", "FunctionMarkers", ".", "end", "(", ")", ")", "CodeEnd", "=", "*", "CodeEndI", ";"], "File": "CodeObject", "Func": "getCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47633, "Length": 88, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "if", "(", "!", "SectionOffsetOr", ")", "return", "SectionOffsetOr", ".", "takeError", "(", ")", ";", "auto", "KernelCodeTOr", "=", "getAmdKernelCodeT", "(", "CodeObject", ",", "Text", ")", ";", "if", "(", "!", "KernelCodeTOr", ")", "return", "KernelCodeTOr", ".", "takeError", "(", ")", ";"], "ground_truth": ["return", "*", "SectionOffsetOr", "+", "(", "*", "KernelCodeTOr", ")", "->", "kernel_code_entry_byte_offset", ";"], "File": "CodeObject", "Func": "getCodeOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47634, "Length": 45, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "StringRef", "getDesc", "(", ")", "const", "{", "return", "StringRef", "(", "getName", "(", ")", ".", "data", "(", ")", "+", "alignTo", "(", "namesz", ",", "ALIGN", ")", ",", "descsz", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "getDesc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47635, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "size_t", "getItemPadSize", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Ref", ".", "size", "(", ")", ">=", "sizeof", "(", "Item", ")", ")", ";"], "File": "CodeObject", "Func": "getItemPadSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47636, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "StringRef", "getName", "(", ")", "const", "{", "return", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "this", ")", "+", "sizeof", "(", "*", "this", ")", ",", "namesz", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "getName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47637, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "Expected", "<", "const", "HSACodeObject", "::", "Elf_Shdr", "*", ">", "HSACodeObject", "::", "getNoteSection", "(", ")", "const", "{"], "ground_truth": ["if", "(", "auto", "IdxOr", "=", "getNoteSectionIdx", "(", ")", ")", "return", "getELFFile", "(", ")", ".", "getSection", "(", "*", "IdxOr", ")", ";"], "File": "CodeObject", "Func": "getNoteSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47640, "Length": 35, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "if", "(", "auto", "IdxOr", "=", "getNoteSectionIdx", "(", ")", ")", "return", "getELFFile", "(", ")", ".", "getSection", "(", "*", "IdxOr", ")", ";", "return", "createError", "(", "", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "getNoteSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47641, "Length": 27, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "Expected", "<", "uint32_t", ">", "HSACodeObject", "::", "getNoteSectionIdx", "(", ")", "const", "{"], "ground_truth": ["return", "getSectionIdxByName", "(", "", "::", "SectionName", ")", ";"], "File": "CodeObject", "Func": "getNoteSectionIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47642, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "for", "(", "const", "auto", "&", "Sec", ":", "*", "SectionsOr", ")", "{", "auto", "SecNameOr", "=", "ELF", ".", "getSectionName", "(", "Sec", ")", ";", "if", "(", "!", "SecNameOr", ")", "{", "return", "SecNameOr", ".", "takeError", "(", ")", ";", "}", "else", "if", "(", "*", "SecNameOr", "==", "Name", ")", "{", "return", "Expected", "<", "const", "Elf_Shdr", "*", ">", "(", "&", "Sec", ")", ";", "}", "}"], "ground_truth": ["return", "createError", "(", "", ")", ";"], "File": "CodeObject", "Func": "getSectionByName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47644, "Length": 64, "Cover_Rate": 0.5818181818181818} {"Template_token": ["", "auto", "SectionsOr", "=", "ELF", ".", "sections", "(", ")", ";", "if", "(", "!", "SectionsOr", ")", "return", "SectionsOr", ".", "takeError", "(", ")", ";", "for", "(", "const", "auto", "&", "Sec", ":", "*", "SectionsOr", ")", "{", "auto", "SecNameOr", "=", "ELF", ".", "getSectionName", "(", "Sec", ")", ";", "if", "(", "!", "SecNameOr", ")", "{", "return", "SecNameOr", ".", "takeError", "(", ")", ";", "}", "else", "if", "(", "*", "SecNameOr", "==", "Name", ")", "{", "return", "Idx", ";", "}", "++", "Idx", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "getSectionIdxByName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47645, "Length": 73, "Cover_Rate": 0.6952380952380952} {"Template_token": ["", "if", "(", "!", "AddressOr", ")", "return", "AddressOr", ".", "takeError", "(", ")", ";"], "ground_truth": ["return", "*", "AddressOr", "-", "Text", "->", "sh_addr", ";"], "File": "CodeObject", "Func": "getSectionOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47646, "Length": 20, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Expected", "<", "uint64_t", ">", "FunctionSym", "::", "getSectionOffset", "(", "const", "HSACodeObject", "*", "CodeObject", ",", "const", "object", "::", "ELF64LEObjectFile", "::", "Elf_Shdr", "*", "Text", ")", "const", "{", "assert", "(", "Text", ")", ";", "auto", "AddressOr", "=", "getAddress", "(", "CodeObject", ",", "Text", ")", ";", "if", "(", "!", "AddressOr", ")", "return", "AddressOr", ".", "takeError", "(", ")", ";"], "ground_truth": ["return", "*", "AddressOr", "-", "Text", "->", "sh_addr", ";"], "File": "CodeObject", "Func": "getSectionOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47647, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "size_t", "getSize", "(", ")", "const", "{", "return", "sizeof", "(", "*", "this", ")", "+", "alignTo", "(", "namesz", ",", "ALIGN", ")", "+", "alignTo", "(", "descsz", ",", "ALIGN", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "getSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47648, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "auto", "IdxOr", "=", "getTextSectionIdx", "(", ")", ")", "return", "getELFFile", "(", ")", ".", "getSection", "(", "*", "IdxOr", ")", ";", "return", "createError", "(", "", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "getTextSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47651, "Length": 27, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "auto", "SecOr", "=", "getELFFile", "(", ")", ".", "getSection", "(", "*", "IdxOr", ")", ";", "if", "(", "SecOr", "||", "isSectionText", "(", "toDRI", "(", "*", "SecOr", ")", ")", ")", "return", "IdxOr", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "getTextSectionIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47652, "Length": 30, "Cover_Rate": 0.5084745762711864} {"Template_token": ["", "HSACodeObject", "(", "object", "::", "ELF64LEObjectFile", "&&", "Obj", ")", ":", "object", "::", "ELF64LEObjectFile", "(", "std", "::", "move", "(", "Obj", ")", ")", "{"], "ground_truth": ["InitMarkers", "(", ")", ";"], "File": "CodeObject", "Func": "HSACodeObject", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47655, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "HSACodeObject", "(", "object", "::", "ELF64LEObjectFile", "&&", "Obj", ")", ":", "object", "::", "ELF64LEObjectFile", "(", "std", "::", "move", "(", "Obj", ")", ")", "{", "InitMarkers", "(", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "HSACodeObject", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47656, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "void", "HSACodeObject", "::", "InitMarkers", "(", ")", "const", "{", "auto", "TextSecOr", "=", "getTextSection", "(", ")", ";", "if", "(", "!", "TextSecOr", ")", "return", ";", "auto", "TextSec", "=", "TextSecOr", ".", "get", "(", ")", ";", "FunctionMarkers", ".", "push_back", "(", "TextSec", "->", "sh_size", ")", ";", "for", "(", "const", "auto", "&", "Sym", ":", "functions", "(", ")", ")", "{", "auto", "ExpectedFunction", "=", "FunctionSym", "::", "asFunctionSym", "(", "getSymbol", "(", "Sym", ".", "getRawDataRefImpl", "(", ")", ")", ")", ";", "if", "(", "!", "ExpectedFunction", ")", "{"], "ground_truth": ["consumeError", "(", "ExpectedFunction", ".", "takeError", "(", ")", ")", ";"], "File": "CodeObject", "Func": "InitMarkers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47657, "Length": 84, "Cover_Rate": 0.3574468085106383} {"Template_token": ["", "const", "Item", "*", "item", "(", ")", "const", "{"], "ground_truth": ["return", "reinterpret_cast", "<", "const", "Item", "*", ">", "(", "Ref", ".", "data", "(", ")", ")", ";"], "File": "CodeObject", "Func": "item", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47658, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "const", "Item", "*", "item", "(", ")", "const", "{"], "ground_truth": ["return", "reinterpret_cast", "<", "const", "Item", "*", ">", "(", "Ref", ".", "data", "(", ")", ")", ";"], "File": "CodeObject", "Func": "item", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47659, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "iterator_range", "<", "HSACodeObject", "::", "note_iterator", ">", "HSACodeObject", "::", "notes", "(", ")", "const", "{", "return", "make_range", "(", "notes_begin", "(", ")", ",", "notes_end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "notes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47660, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "auto", "ContentsOr", "=", "getELFFile", "(", ")", ".", "getSectionContentsAsArray", "<", "uint8_t", ">", "(", "*", "*", "NotesOr", ")", ")", "return", "const_varsize_item_iterator", "<", "ELFNote", ">", "(", "*", "ContentsOr", ")", ";", "}", "return", "const_varsize_item_iterator", "<", "ELFNote", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "notes_begin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47662, "Length": 39, "Cover_Rate": 0.6610169491525424} {"Template_token": ["", "HSACodeObject", "::", "note_iterator", "HSACodeObject", "::", "notes_end", "(", ")", "const", "{", "return", "const_varsize_item_iterator", "<", "ELFNote", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "notes_end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47664, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Ref", ".", "size", "(", ")", ">=", "sizeof", "(", "Item", ")", "&&", "Ref", ".", "size", "(", ")", ">=", "getItemPadSize", "(", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "valid", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47665, "Length": 23, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "return", "Ref", ".", "size", "(", ")", ">=", "sizeof", "(", "Item", ")", "&&", "Ref", ".", "size", "(", ")", ">=", "getItemPadSize", "(", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "valid", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47666, "Length": 23, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "}", "}", "else", "if", "(", "!", "TII", "->", "isVOP1", "(", "OrigOp", ")", "&&", "!", "TII", "->", "isVOP2", "(", "OrigOp", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "break", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "OrigMI", ")", ";", "if", "(", "&", "Use", "==", "TII", "->", "getNamedOperand", "(", "OrigMI", ",", "", "::", "src0", ")", ")", "{", "if", "(", "auto", "*", "DPPInst", "=", "createDPPInst", "(", "OrigMI", ",", "MovMI", ",", "OldOpndVGPR", ",", "OldOpndValue", ",", "BoundCtrlZero", ")", ")", "{", "DPPMIs", ".", "push_back", "(", "DPPInst", ")", ";", "Rollback", "=", "false", ";", "}", "}", "else", "if", "(", "OrigMI", ".", "isCommutable", "(", ")", "&&", "&", "Use", "==", "TII", "->", "getNamedOperand", "(", "OrigMI", ",", "", "::", "src1", ")", ")", "{", "auto", "*", "BB", "=", "OrigMI", ".", "getParent", "(", ")", ";", "auto", "*", "NewMI", "=", "BB", "->", "getParent", "(", ")", "->", "CloneMachineInstr", "(", "&", "OrigMI", ")", ";", "BB", "->", "insert", "(", "OrigMI", ",", "NewMI", ")", ";", "if", "(", "TII", "->", "commuteInstruction", "(", "*", "NewMI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewMI", ")", ";", "if", "(", "auto", "*", "DPPInst", "=", "createDPPInst", "(", "*", "NewMI", ",", "MovMI", ",", "OldOpndVGPR", ",", "OldOpndValue", ",", "BoundCtrlZero", ")", ")", "{", "DPPMIs", ".", "push_back", "(", "DPPInst", ")", ";", "Rollback", "=", "false", ";", "}", "}", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "NewMI", "->", "eraseFromParent", "(", ")", ";", "}", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "Rollback", ")", "break", ";", "OrigMIs", ".", "push_back", "(", "&", "OrigMI", ")", ";"], "ground_truth": ["}"], "File": "GCNDPPCombine (2)", "Func": "combineDPPMov", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47667, "Length": 253, "Cover_Rate": 0.3127317676143387} {"Template_token": ["", "assert", "(", "OldOpndValue", "->", "isImm", "(", ")", ")", ";", "OldOpndVGPR", "=", "foldOldOpnd", "(", "OrigMI", ",", "OldOpndVGPR", ",", "*", "OldOpndValue", ")", ";", "if", "(", "!", "OldOpndVGPR", ".", "Reg", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "GCNDPPCombine (2)", "Func": "createDPPInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47668, "Length": 38, "Cover_Rate": 0.3917525773195876} {"Template_token": ["", "return", "new", "GCNDPPCombine", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNDPPCombine (2)", "Func": "createGCNDPPCombinePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47670, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "initializeGCNDPPCombinePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNDPPCombine (2)", "Func": "GCNDPPCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47671, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "GCNDPPCombine (2)", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47673, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "GCNDPPCombine (2)", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47674, "Length": 14, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "auto", "DPP32", "=", "", "(", "Op", ")", ";"], "ground_truth": ["if", "(", "DPP32", "!=", "-", "", ")", "return", "DPP32", ";"], "File": "GCNDPPCombine (2)", "Func": "getDPPOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47675, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "if", "(", "DPP32", "!=", "-", "", ")", "return", "DPP32", ";", "auto", "E32", "=", "", "(", "Op", ")", ";"], "ground_truth": ["return", "E32", "!=", "-", "", "?", "", "(", "E32", ")", ":", "-", "", ";"], "File": "GCNDPPCombine (2)", "Func": "getDPPOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47676, "Length": 32, "Cover_Rate": 0.5818181818181818} {"Template_token": ["", "if", "(", "!", "Def", ")", "return", "nullptr", ";", "switch", "(", "Def", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "return", "nullptr", ";", "case", "", ":", "case", "", ":", "{", "auto", "&", "Op1", "=", "Def", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Op1", ".", "isImm", "(", ")", ")", "return", "&", "Op1", ";"], "File": "GCNDPPCombine (2)", "Func": "getOldOpndValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47677, "Length": 57, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "GCNDPPCombine (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47678, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "GCNDPPCombine (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47679, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "GCNDPPCombine", "::", "hasNoImmOrEqual", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpndName", ",", "int64_t", "Value", ",", "int64_t", "Mask", ")", "const", "{", "auto", "*", "Imm", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "OpndName", ")", ";"], "ground_truth": ["if", "(", "!", "Imm", ")", "return", "true", ";"], "File": "GCNDPPCombine (2)", "Func": "hasNoImmOrEqual", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47680, "Length": 41, "Cover_Rate": 0.640625} {"Template_token": ["", "assert", "(", "Imm", "->", "isImm", "(", ")", ")", ";", "return", "(", "Imm", "->", "getImm", "(", ")", "&", "Mask", ")", "==", "Value", ";"], "ground_truth": ["}"], "File": "GCNDPPCombine (2)", "Func": "hasNoImmOrEqual", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47681, "Length": 23, "Cover_Rate": 0.359375} {"Template_token": ["", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "auto", "&", "MI", "=", "*", "I", "++", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "combineDPPMov", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "++", "NumDPPMovsCombined", ";", "}"], "ground_truth": ["}"], "File": "GCNDPPCombine (2)", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47682, "Length": 83, "Cover_Rate": 0.5496688741721855} {"Template_token": ["", "}", "CombOldVGPR", "=", "getRegSubRegPair", "(", "*", "Src1", ")", ";", "auto", "MovDst", "=", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "", "::", "vdst", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "MovDst", "->", "getReg", "(", ")", ")", ";", "if", "(", "!", "isOfRegClass", "(", "CombOldVGPR", ",", "*", "RC", ",", "*", "MRI", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "GCNDPPCombine10", "Func": "createDPPInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47684, "Length": 63, "Cover_Rate": 0.3073170731707317} {"Template_token": ["", "if", "(", "IsShrinkable", ")", "{", "assert", "(", "DPP32", "==", "-", "", ")", ";", "auto", "E32", "=", "", "(", "Op", ")", ";"], "ground_truth": ["DPP32", "=", "(", "E32", "==", "-", "", ")", "?", "-", "", ":", "", "(", "E32", ")", ";"], "File": "GCNDPPCombine10", "Func": "getDPPOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47685, "Length": 38, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "OldOpnd", "->", "getImm", "(", ")", "==", "", ")", "return", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "static_cast", "<", "uint32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "max", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "OldOpnd", "->", "getImm", "(", ")", "==", "", ")", "return", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "GCNDPPCombine10", "Func": "isIdentityValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47688, "Length": 187, "Cover_Rate": 0.656140350877193} {"Template_token": ["", "if", "(", "!", "MRI", "->", "use_nodbg_empty", "(", "SDst", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "const", "int64_t", "Mask", "=", "~", "(", "", "|", "", ")", ";", "if", "(", "!", "hasNoImmOrEqual", "(", "MI", ",", "", "::", "src0_modifiers", ",", "", ",", "Mask", ")", "||", "!", "hasNoImmOrEqual", "(", "MI", ",", "", "::", "src1_modifiers", ",", "", ",", "Mask", ")", "||", "!", "hasNoImmOrEqual", "(", "MI", ",", "", "::", "clamp", ",", "", ")", "||", "!", "hasNoImmOrEqual", "(", "MI", ",", "", "::", "omod", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "GCNDPPCombine10", "Func": "isShrinkable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47689, "Length": 97, "Cover_Rate": 0.5025906735751295} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasDPP", "(", ")", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "llvm", "::", "reverse", "(", "MBB", ")", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "combineDPPMov", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "++", "NumDPPMovsCombined", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ST", "->", "has64BitDPP", "(", ")", "&&", "combineDPPMov", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "++", "NumDPPMovsCombined", ";"], "ground_truth": ["}", "else", "{"], "File": "GCNDPPCombine10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47690, "Length": 139, "Cover_Rate": 0.634703196347032} {"Template_token": ["", "if", "(", "!", "", "(", "DppCtrl", "->", "getImm", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "}", "auto", "*", "RowMaskOpnd", "=", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "", "::", "row_mask", ")", ";", "assert", "(", "RowMaskOpnd", "&&", "RowMaskOpnd", "->", "isImm", "(", ")", ")", ";", "auto", "*", "BankMaskOpnd", "=", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "", "::", "bank_mask", ")", ";", "assert", "(", "BankMaskOpnd", "&&", "BankMaskOpnd", "->", "isImm", "(", ")", ")", ";", "const", "bool", "MaskAllLanes", "=", "RowMaskOpnd", "->", "getImm", "(", ")", "==", "", "&&", "BankMaskOpnd", "->", "getImm", "(", ")", "==", "", ";", "auto", "*", "BCZOpnd", "=", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "", "::", "bound_ctrl", ")", ";", "assert", "(", "BCZOpnd", "&&", "BCZOpnd", "->", "isImm", "(", ")", ")", ";", "bool", "BoundCtrlZero", "=", "BCZOpnd", "->", "getImm", "(", ")", ";", "auto", "*", "OldOpnd", "=", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "", "::", "old", ")", ";", "auto", "*", "SrcOpnd", "=", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "", "::", "src0", ")", ";", "assert", "(", "OldOpnd", "&&", "OldOpnd", "->", "isReg", "(", ")", ")", ";", "assert", "(", "SrcOpnd", "&&", "SrcOpnd", "->", "isReg", "(", ")", ")", ";", "if", "(", "OldOpnd", "->", "getReg", "(", ")", ".", "isPhysical", "(", ")", "||", "SrcOpnd", "->", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "const", "OldOpndValue", "=", "getOldOpndValue", "(", "*", "OldOpnd", ")", ";", "assert", "(", "!", "OldOpndValue", "||", "OldOpndValue", "->", "isImm", "(", ")", "||", "OldOpndValue", "==", "OldOpnd", ")", ";", "bool", "CombBCZ", "=", "false", ";", "if", "(", "MaskAllLanes", "&&", "BoundCtrlZero", ")", "{", "CombBCZ", "=", "true", ";", "}", "else", "{", "if", "(", "!", "OldOpndValue", "||", "!", "OldOpndValue", "->", "isImm", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "OldOpndValue", "->", "getImm", "(", ")", "==", "", ")", "{", "if", "(", "MaskAllLanes", ")", "{", "assert", "(", "!", "BoundCtrlZero", ")", ";", "CombBCZ", "=", "true", ";", "}", "}", "else", "if", "(", "BoundCtrlZero", ")", "{", "assert", "(", "!", "MaskAllLanes", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "if", "(", "!", "OldOpndValue", ")", "dbgs", "(", ")", "<<", "", ";", "else", "dbgs", "(", ")", "<<", "*", "OldOpndValue", ";", "dbgs", "(", ")", "<<", "", "<<", "CombBCZ", "<<", "'\\n'", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "OrigMIs", ",", "DPPMIs", ";", "DenseMap", "<", "MachineInstr", "*", ",", "SmallVector", "<", "unsigned", ",", "", ">>", "RegSeqWithOpNos", ";", "auto", "CombOldVGPR", "=", "getRegSubRegPair", "(", "*", "OldOpnd", ")", ";", "if", "(", "CombBCZ", "&&", "OldOpndValue", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "DPPMovReg", ")", ";", "CombOldVGPR", "=", "RegSubRegPair", "(", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ")", ";"], "ground_truth": ["auto", "UndefInst", "=", "BuildMI", "(", "*", "MovMI", ".", "getParent", "(", ")", ",", "MovMI", ",", "MovMI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "CombOldVGPR", ".", "Reg", ")", ";"], "File": "GCNDPPCombine11", "Func": "combineDPPMov", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47692, "Length": 483, "Cover_Rate": 0.3368200836820084} {"Template_token": ["", "OrigMIs", ".", "push_back", "(", "&", "MovMI", ")", ";", "bool", "Rollback", "=", "true", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_nodbg_operands", "(", "DPPMovReg", ")", ")", "{", "Rollback", "=", "true", ";", "auto", "&", "OrigMI", "=", "*", "Use", ".", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "OrigMI", ")", ";", "auto", "OrigOp", "=", "OrigMI", ".", "getOpcode", "(", ")", ";", "if", "(", "TII", "->", "isVOP3", "(", "OrigOp", ")", ")", "{", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "OrigOp", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "break", ";", "}", "const", "int64_t", "Mask", "=", "~", "(", "", "|", "", ")", ";", "if", "(", "!", "hasNoImmOrEqual", "(", "OrigMI", ",", "", "::", "src0_modifiers", ",", "", ",", "Mask", ")", "||", "!", "hasNoImmOrEqual", "(", "OrigMI", ",", "", "::", "src1_modifiers", ",", "", ",", "Mask", ")", "||", "!", "hasNoImmOrEqual", "(", "OrigMI", ",", "", "::", "clamp", ",", "", ")", "||", "!", "hasNoImmOrEqual", "(", "OrigMI", ",", "", "::", "omod", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "break", ";", "}", "}", "else", "if", "(", "!", "TII", "->", "isVOP1", "(", "OrigOp", ")", "&&", "!", "TII", "->", "isVOP2", "(", "OrigOp", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "break", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "OrigMI", ")", ";", "if", "(", "&", "Use", "==", "TII", "->", "getNamedOperand", "(", "OrigMI", ",", "", "::", "src0", ")", ")", "{", "if", "(", "auto", "*", "DPPInst", "=", "createDPPInst", "(", "OrigMI", ",", "MovMI", ",", "CombOldVGPR", ",", "OldOpndValue", ",", "CombBCZ", ")", ")", "{", "DPPMIs", ".", "push_back", "(", "DPPInst", ")", ";", "Rollback", "=", "false", ";", "}", "}", "else", "if", "(", "OrigMI", ".", "isCommutable", "(", ")", "&&", "&", "Use", "==", "TII", "->", "getNamedOperand", "(", "OrigMI", ",", "", "::", "src1", ")", ")", "{", "auto", "*", "BB", "=", "OrigMI", ".", "getParent", "(", ")", ";", "auto", "*", "NewMI", "=", "BB", "->", "getParent", "(", ")", "->", "CloneMachineInstr", "(", "&", "OrigMI", ")", ";", "BB", "->", "insert", "(", "OrigMI", ",", "NewMI", ")", ";"], "ground_truth": ["if", "(", "TII", "->", "commuteInstruction", "(", "*", "NewMI", ")", ")", "{"], "File": "GCNDPPCombine12", "Func": "combineDPPMov", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47694, "Length": 337, "Cover_Rate": 0.3397177419354839} {"Template_token": ["", "}", "if", "(", "!", "isIdentityValue", "(", "OrigMI", ".", "getOpcode", "(", ")", ",", "OldOpndValue", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "nullptr", ";", "}", "CombOldVGPR", "=", "getRegSubRegPair", "(", "*", "Src1", ")", ";"], "ground_truth": ["if", "(", "!", "isOfRegClass", "(", "CombOldVGPR", ",", "", ",", "*", "MRI", ")", ")", "{"], "File": "GCNDPPCombine12", "Func": "createDPPInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47695, "Length": 51, "Cover_Rate": 0.30177514792899407} {"Template_token": ["", "case", "", ":", "if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "max", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "OldOpnd", "->", "getImm", "(", ")", "==", "", ")", "return", "true", ";", "break", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "GCNDPPCombine12", "Func": "isIdentityValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47696, "Length": 91, "Cover_Rate": 0.41363636363636364} {"Template_token": ["", "case", "", ":", "if", "(", "static_cast", "<", "uint32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "max", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "OldOpnd", "->", "getImm", "(", ")", "==", "", ")", "return", "true", ";"], "File": "GCNDPPCombine12", "Func": "isIdentityValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47697, "Length": 118, "Cover_Rate": 0.5363636363636364} {"Template_token": ["", "return", "nullptr", ";", "}", "auto", "DPPInst", "=", "BuildMI", "(", "*", "OrigMI", ".", "getParent", "(", ")", ",", "OrigMI", ",", "OrigMI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "DPPOp", ")", ")", ".", "setMIFlags", "(", "OrigMI", ".", "getFlags", "(", ")", ")", ";", "bool", "Fail", "=", "false", ";", "do", "{", "auto", "*", "Dst", "=", "TII", "->", "getNamedOperand", "(", "OrigMI", ",", "", "::", "vdst", ")", ";", "assert", "(", "Dst", ")", ";", "DPPInst", ".", "add", "(", "*", "Dst", ")", ";", "int", "NumOperands", "=", "", ";", "const", "int", "OldIdx", "=", "", "(", "DPPOp", ",", "", "::", "old", ")", ";", "if", "(", "OldIdx", "!=", "-", "", ")", "{", "assert", "(", "OldIdx", "==", "NumOperands", ")", ";", "assert", "(", "isOfRegClass", "(", "CombOldVGPR", ",", "*", "MRI", "->", "getRegClass", "(", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "", "::", "vdst", ")", "->", "getReg", "(", ")", ")", ",", "*", "MRI", ")", ")", ";", "auto", "*", "Def", "=", "getVRegSubRegDef", "(", "CombOldVGPR", ",", "*", "MRI", ")", ";", "DPPInst", ".", "addReg", "(", "CombOldVGPR", ".", "Reg", ",", "Def", "?", "", ":", "RegState", "::", "Undef", ",", "CombOldVGPR", ".", "SubReg", ")", ";", "++", "NumOperands", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "Fail", "=", "true", ";", "break", ";", "}", "if", "(", "auto", "*", "Mod0", "=", "TII", "->", "getNamedOperand", "(", "OrigMI", ",", "", "::", "src0_modifiers", ")", ")", "{", "assert", "(", "NumOperands", "==", "", "(", "DPPOp", ",", "", "::", "src0_modifiers", ")", ")", ";", "assert", "(", "", "==", "(", "Mod0", "->", "getImm", "(", ")", "&", "~", "(", "", "|", "", ")", ")", ")", ";", "DPPInst", ".", "addImm", "(", "Mod0", "->", "getImm", "(", ")", ")", ";", "++", "NumOperands", ";", "}", "else", "if", "(", "", "(", "DPPOp", ",", "", "::", "src0_modifiers", ")", "!=", "-", "", ")", "{", "DPPInst", ".", "addImm", "(", "", ")", ";", "++", "NumOperands", ";", "}", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "", "::", "src0", ")", ";", "assert", "(", "Src0", ")", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "DPPInst", ".", "getInstr", "(", ")", ",", "NumOperands", ",", "Src0", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Fail", "=", "true", ";", "break", ";", "}", "DPPInst", ".", "add", "(", "*", "Src0", ")", ";", "DPPInst", "->", "getOperand", "(", "NumOperands", ")", ".", "setIsKill", "(", "false", ")", ";", "++", "NumOperands", ";", "if", "(", "auto", "*", "Mod1", "=", "TII", "->", "getNamedOperand", "(", "OrigMI", ",", "", "::", "src1_modifiers", ")", ")", "{", "assert", "(", "NumOperands", "==", "", "(", "DPPOp", ",", "", "::", "src1_modifiers", ")", ")", ";", "assert", "(", "", "==", "(", "Mod1", "->", "getImm", "(", ")", "&", "~", "(", "", "|", "", ")", ")", ")", ";", "DPPInst", ".", "addImm", "(", "Mod1", "->", "getImm", "(", ")", ")", ";", "++", "NumOperands", ";"], "ground_truth": ["}", "else", "if", "(", "", "(", "DPPOp", ",", "", "::", "src1_modifiers", ")", "!=", "-", "", ")", "{"], "File": "GCNDPPCombine13", "Func": "createDPPInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47699, "Length": 453, "Cover_Rate": 0.5298245614035088} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "auto", "&", "Op1", "=", "Def", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op1", ".", "isImm", "(", ")", ")", "return", "&", "Op1", ";"], "ground_truth": ["break", ";"], "File": "GCNDPPCombine13", "Func": "getOldOpndValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47700, "Length": 35, "Cover_Rate": 0.33653846153846156} {"Template_token": ["", "if", "(", "ST", "->", "has64BitDPP", "(", ")", "&&", "combineDPPMov", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "++", "NumDPPMovsCombined", ";", "}", "else", "{", "auto", "Split", "=", "TII", "->", "expandMovDPP64", "(", "MI", ")", ";", "for", "(", "auto", "M", ":", "{", "Split", ".", "first", ",", "Split", ".", "second", "}", ")", "{", "if", "(", "M", "&&", "combineDPPMov", "(", "*", "M", ")", ")", "++", "NumDPPMovsCombined", ";", "}", "Changed", "=", "true", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "GCNDPPCombine13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47701, "Length": 72, "Cover_Rate": 0.32286995515695066} {"Template_token": ["", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "auto", "&", "MI", "=", "*", "I", "++", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "combineDPPMov", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "++", "NumDPPMovsCombined", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ST", "->", "has64BitDPP", "(", ")", "&&", "combineDPPMov", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "++", "NumDPPMovsCombined", ";"], "ground_truth": ["}", "else", "{"], "File": "GCNDPPCombine13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47702, "Length": 115, "Cover_Rate": 0.515695067264574} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "OldOpndValue", "->", "getImm", "(", ")", "==", "", ")", "{", "if", "(", "MaskAllLanes", ")", "{", "assert", "(", "!", "BoundCtrlZero", ")", ";", "CombBCZ", "=", "true", ";", "}", "}", "else", "if", "(", "BoundCtrlZero", ")", "{", "assert", "(", "!", "MaskAllLanes", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "if", "(", "!", "OldOpndValue", ")", "dbgs", "(", ")", "<<", "", ";", "else", "dbgs", "(", ")", "<<", "*", "OldOpndValue", ";", "dbgs", "(", ")", "<<", "", "<<", "CombBCZ", "<<", "'\\n'", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "OrigMIs", ",", "DPPMIs", ";", "auto", "CombOldVGPR", "=", "getRegSubRegPair", "(", "*", "OldOpnd", ")", ";", "if", "(", "CombBCZ", "&&", "OldOpndValue", ")", "{", "CombOldVGPR", "=", "RegSubRegPair", "(", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ")", ";", "auto", "UndefInst", "=", "BuildMI", "(", "*", "MovMI", ".", "getParent", "(", ")", ",", "MovMI", ",", "MovMI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "CombOldVGPR", ".", "Reg", ")", ";", "DPPMIs", ".", "push_back", "(", "UndefInst", ".", "getInstr", "(", ")", ")", ";", "}", "OrigMIs", ".", "push_back", "(", "&", "MovMI", ")", ";", "bool", "Rollback", "=", "true", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_nodbg_operands", "(", "DPPMovReg", ")", ")", "{", "Rollback", "=", "true", ";", "auto", "&", "OrigMI", "=", "*", "Use", ".", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "OrigMI", ")", ";", "auto", "OrigOp", "=", "OrigMI", ".", "getOpcode", "(", ")", ";", "if", "(", "TII", "->", "isVOP3", "(", "OrigOp", ")", ")", "{", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "OrigOp", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "break", ";", "}", "const", "int64_t", "Mask", "=", "~", "(", "", "|", "", ")", ";", "if", "(", "!", "hasNoImmOrEqual", "(", "OrigMI", ",", "", "::", "src0_modifiers", ",", "", ",", "Mask", ")", "||", "!", "hasNoImmOrEqual", "(", "OrigMI", ",", "", "::", "src1_modifiers", ",", "", ",", "Mask", ")", "||", "!", "hasNoImmOrEqual", "(", "OrigMI", ",", "", "::", "clamp", ",", "", ")", "||", "!", "hasNoImmOrEqual", "(", "OrigMI", ",", "", "::", "omod", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["break", ";"], "File": "GCNDPPCombine17", "Func": "combineDPPMov", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47703, "Length": 352, "Cover_Rate": 0.3544813695871098} {"Template_token": ["", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", ")", "{"], "ground_truth": ["auto", "&", "MI", "=", "*", "I", "++", ";"], "File": "GCNDPPCombine19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47704, "Length": 64, "Cover_Rate": 0.3248730964467005} {"Template_token": ["", "++", "NumOperands", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "Fail", "=", "true", ";", "break", ";", "}", "if", "(", "auto", "*", "Mod0", "=", "TII", "->", "getNamedOperand", "(", "OrigMI", ",", "", "::", "src0_modifiers", ")", ")", "{", "assert", "(", "NumOperands", "==", "", "(", "DPPOp", ",", "", "::", "src0_modifiers", ")", ")", ";", "assert", "(", "", "==", "(", "Mod0", "->", "getImm", "(", ")", "&", "~", "(", "", "|", "", ")", ")", ")", ";", "DPPInst", ".", "addImm", "(", "Mod0", "->", "getImm", "(", ")", ")", ";", "++", "NumOperands", ";", "}", "else", "if", "(", "", "(", "DPPOp", ",", "", "::", "src0_modifiers", ")", "!=", "-", "", ")", "{", "DPPInst", ".", "addImm", "(", "", ")", ";", "++", "NumOperands", ";", "}", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "", "::", "src0", ")", ";", "assert", "(", "Src0", ")", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "DPPInst", ".", "getInstr", "(", ")", ",", "NumOperands", ",", "Src0", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Fail", "=", "true", ";", "break", ";", "}", "DPPInst", ".", "add", "(", "*", "Src0", ")", ";", "DPPInst", "->", "getOperand", "(", "NumOperands", ")", ".", "setIsKill", "(", "false", ")", ";", "++", "NumOperands", ";", "if", "(", "auto", "*", "Mod1", "=", "TII", "->", "getNamedOperand", "(", "OrigMI", ",", "", "::", "src1_modifiers", ")", ")", "{", "assert", "(", "NumOperands", "==", "", "(", "DPPOp", ",", "", "::", "src1_modifiers", ")", ")", ";", "assert", "(", "", "==", "(", "Mod1", "->", "getImm", "(", ")", "&", "~", "(", "", "|", "", ")", ")", ")", ";", "DPPInst", ".", "addImm", "(", "Mod1", "->", "getImm", "(", ")", ")", ";", "++", "NumOperands", ";", "}", "else", "if", "(", "", "(", "DPPOp", ",", "", "::", "src1_modifiers", ")", "!=", "-", "", ")", "{", "DPPInst", ".", "addImm", "(", "", ")", ";", "++", "NumOperands", ";", "}", "if", "(", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "OrigMI", ",", "", "::", "src1", ")", ")", "{", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "DPPInst", ".", "getInstr", "(", ")", ",", "NumOperands", ",", "Src1", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Fail", "=", "true", ";", "break", ";", "}", "DPPInst", ".", "add", "(", "*", "Src1", ")", ";", "++", "NumOperands", ";", "}", "if", "(", "auto", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "OrigMI", ",", "", "::", "src2", ")", ")", "{", "if", "(", "!", "TII", "->", "getNamedOperand", "(", "*", "DPPInst", ".", "getInstr", "(", ")", ",", "", "::", "src2", ")", "||", "!", "TII", "->", "isOperandLegal", "(", "*", "DPPInst", ".", "getInstr", "(", ")", ",", "NumOperands", ",", "Src2", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Fail", "=", "true", ";", "break", ";", "}", "DPPInst", ".", "add", "(", "*", "Src2", ")", ";", "}"], "ground_truth": ["DPPInst", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "", "::", "dpp_ctrl", ")", ")", ";"], "File": "GCNDPPCombine2", "Func": "createDPPInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47705, "Length": 453, "Cover_Rate": 0.5578817733990148} {"Template_token": ["", "if", "(", "!", "isIdentityValue", "(", "OrigMI", ".", "getOpcode", "(", ")", ",", "OldOpndValue", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "nullptr", ";", "}", "CombOldVGPR", "=", "getRegSubRegPair", "(", "*", "Src1", ")", ";", "if", "(", "!", "isOfRegClass", "(", "CombOldVGPR", ",", "", ",", "*", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "GCNDPPCombine", "Func": "createDPPInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47708, "Length": 63, "Cover_Rate": 0.3727810650887574} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "nullptr", ";", "}", "if", "(", "!", "isIdentityValue", "(", "OrigMI", ".", "getOpcode", "(", ")", ",", "OldOpndValue", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "nullptr", ";", "}", "CombOldVGPR", "=", "getRegSubRegPair", "(", "*", "Src1", ")", ";", "if", "(", "!", "isOfRegClass", "(", "CombOldVGPR", ",", "", ",", "*", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "GCNDPPCombine", "Func": "createDPPInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47709, "Length": 75, "Cover_Rate": 0.4437869822485207} {"Template_token": ["", "auto", "DPP32", "=", "", "(", "Op", ")", ";", "if", "(", "DPP32", "==", "-", "", ")", "{", "auto", "E32", "=", "", "(", "Op", ")", ";"], "ground_truth": ["DPP32", "=", "(", "E32", "==", "-", "", ")", "?", "-", "", ":", "", "(", "E32", ")", ";"], "File": "GCNDPPCombine", "Func": "getDPPOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47710, "Length": 41, "Cover_Rate": 0.5} {"Template_token": ["", "DPP32", "=", "(", "E32", "==", "-", "", ")", "?", "-", "", ":", "", "(", "E32", ")", ";", "}"], "ground_truth": ["return", "(", "DPP32", "==", "-", "", "||", "TII", "->", "pseudoToMCOpcode", "(", "DPP32", ")", "==", "-", "", ")", "?", "-", "", ":", "DPP32", ";"], "File": "GCNDPPCombine", "Func": "getDPPOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47711, "Length": 41, "Cover_Rate": 0.5} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "static_cast", "<", "uint32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "max", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "return", "true", ";"], "File": "GCNDPPCombine", "Func": "isIdentityValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47712, "Length": 112, "Cover_Rate": 0.3929824561403509} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "static_cast", "<", "uint32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "max", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "OldOpnd", "->", "getImm", "(", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["break", ";"], "File": "GCNDPPCombine", "Func": "isIdentityValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47713, "Length": 143, "Cover_Rate": 0.5017543859649123} {"Template_token": ["", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "auto", "&", "MI", "=", "*", "I", "++", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "combineDPPMov", "(", "MI", ")", ")", "{"], "ground_truth": ["Changed", "=", "true", ";"], "File": "GCNDPPCombine", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47714, "Length": 78, "Cover_Rate": 0.375} {"Template_token": ["", "addRegsToSet", "(", "TRI", ",", "MI", ".", "uses", "(", ")", ",", "ClauseUses", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "addClauseInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47715, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "static", "void", "addRegsToSet", "(", "const", "RegisterInfo", "&", "TRI", ",", "iterator_range", "<", "MachineInstr", "::", "const_mop_iterator", ">", "Ops", ",", "BitVector", "&", "Set", ")", "{", "for", "(", "const", "MachineOperand", "&", "Op", ":", "Ops", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "addRegUnits", "(", "TRI", ",", "Set", ",", "Op", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "addRegsToSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47718, "Length": 58, "Cover_Rate": 0.9830508474576272} {"Template_token": ["", "static", "void", "addRegUnits", "(", "const", "RegisterInfo", "&", "TRI", ",", "BitVector", "&", "BV", ",", "MCRegister", "Reg", ")", "{", "for", "(", "MCRegUnitIterator", "RUI", "(", "Reg", ",", "&", "TRI", ")", ";", "RUI", ".", "isValid", "(", ")", ";", "++", "RUI", ")", "BV", ".", "set", "(", "*", "RUI", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "addRegUnits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47719, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "}", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}", "EmittedInstrs", ".", "resize", "(", "getMaxLookAhead", "(", ")", ")", ";"], "ground_truth": ["CurrCycleInstr", "=", "nullptr", ";"], "File": "GCNHazardRecognizer (2)", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47721, "Length": 57, "Cover_Rate": 0.475} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "atIssueLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47722, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "true", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "atIssueLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47723, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "static", "bool", "breaksSMEMSoftClause", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "!", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "breaksSMEMSoftClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47725, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "bool", "breaksVMEMSoftClause", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "!", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "&&", "!", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "breaksVMEMSoftClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47727, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "MI", ")", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkDivFMasHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47728, "Length": 23, "Cover_Rate": 0.32857142857142857} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "int", "DppVgprWaitStates", "=", "", ";", "int", "DppExecWaitStates", "=", "", ";", "int", "WaitStatesNeeded", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "MI", ")", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "DPP", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "DppVgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", ")", "{", "return", "true", ";", "}", ",", "DppVgprWaitStates", ")", ";"], "ground_truth": ["WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkDPPHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47729, "Length": 143, "Cover_Rate": 0.7944444444444444} {"Template_token": ["", "auto", "IsHazardFn", "=", "[", "]", "(", "const", "MachineInstr", "&", "I", ")", "{", "if", "(", "!", "InstrInfo", "::", "isVMEM", "(", "I", ")", "&&", "!", "InstrInfo", "::", "isFLAT", "(", "I", ")", ")", "return", "false", ";", "return", "InstrInfo", "::", "isFPAtomic", "(", "I", ")", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "]", "(", "const", "MachineInstr", "&", "MI", ",", "int", "WaitStates", ")", "{", "if", "(", "WaitStates", ">=", "", "||", "InstrInfo", "::", "isVALU", "(", "MI", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "GCNHazardRecognizer (2)", "Func": "checkFPAtomicToDenormModeHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47730, "Length": 95, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "auto", "IsHazardFn", "=", "[", "TII", ",", "GetRegHWReg", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "GetRegHWReg", "==", "getHWReg", "(", "TII", ",", "MI", ")", ";", "}", ";"], "ground_truth": ["int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ",", "GetRegWaitStates", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkGetRegHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47731, "Length": 37, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "int", "WaitStatesNeeded", "=", "", ";", "for", "(", "unsigned", "I", "=", "InlineAsm", "::", "MIOp_FirstOperand", ",", "E", "=", "IA", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "IA", "->", "getOperand", "(", "I", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "{"], "File": "GCNHazardRecognizer (2)", "Func": "checkInlineAsmHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47732, "Length": 57, "Cover_Rate": 0.5089285714285714} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "IA", "->", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "{", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "checkVALUHazardsHelper", "(", "Op", ",", "MRI", ")", ")", ";", "}", "}", "return", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "checkInlineAsmHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47733, "Length": 57, "Cover_Rate": 0.5089285714285714} {"Template_token": ["", "assert", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", ")", ";", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "checkMAIHazards90A", "(", "MI", ")", ":", "checkMAIHazards908", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "checkMAIHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47734, "Length": 29, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkMAIHazards", "(", "MachineInstr", "*", "MI", ")", "{", "assert", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", ")", ";"], "ground_truth": ["return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "checkMAIHazards90A", "(", "MI", ")", ":", "checkMAIHazards908", "(", "MI", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkMAIHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47735, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", "||", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "return", "", ";", "int", "WaitStatesNeeded", "=", "", ";", "auto", "IsAccVgprReadFn", "=", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", "->", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "const", "int", "AccVgprReadLdStWaitStates", "=", "", ";", "const", "int", "VALUWriteAccVgprRdWrLdStDepVALUWaitStates", "=", "", ";", "const", "int", "MaxWaitStates", "=", "", ";", "int", "WaitStatesNeededForUse", "=", "AccVgprReadLdStWaitStates", "-", "getWaitStatesSinceDef", "(", "Reg", ",", "IsAccVgprReadFn", ",", "MaxWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "return", "WaitStatesNeeded", ";", "auto", "IsVALUAccVgprRdWrCheckFn", "=", "[", "Reg", ",", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "auto", "IsVALUFn", "=", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "InstrInfo", "::", "isVALU", "(", "MI", ")", "&&", "!", "InstrInfo", "::", "isMAI", "(", "MI", ")", ";", "}", ";", "return", "getWaitStatesSinceDef", "(", "Reg", ",", "IsVALUFn", ",", "", ")", "<", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkMAILdStHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47738, "Length": 239, "Cover_Rate": 0.8475177304964538} {"Template_token": ["", "if", "(", "!", "IsMFMAFn", "(", "MI", ")", ")", "return", "false", ";", "NeighborMFMALatency", "=", "this", "->", "getMFMAPipelineWaitStates", "(", "MI", ")", ";", "return", "true", ";", "}", ";", "const", "int", "MaxMFMAPipelineWaitStates", "=", "", ";", "int", "WaitStatesSinceNeighborMFMA", "=", "getWaitStatesSince", "(", "IsNeighboringMFMA", ",", "MaxMFMAPipelineWaitStates", ")", ";", "int", "NeighborMFMAPaddingNeeded", "=", "(", "NeighborMFMALatency", "*", "MFMAPaddingRatio", "/", "", ")", "-", "WaitStatesSinceNeighborMFMA", ";"], "ground_truth": ["return", "std", "::", "max", "(", "", ",", "NeighborMFMAPaddingNeeded", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkMFMAPadding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47740, "Length": 64, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "const", "MachineInstr", "&", "I", ")", "{", "if", "(", "!", "InstrInfo", "::", "isMIMG", "(", "I", ")", ")", "return", "false", ";", "const", "", "*", "Info", "=", "", "(", "I", ".", "getOpcode", "(", ")", ")", ";", "return", "Info", "->", "MIMGEncoding", "==", "", "&&", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ">=", "", ";", "}", ";", "return", "NSAtoVMEMWaitStates", "-", "getWaitStatesSince", "(", "IsHazardFn", ",", "", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "checkNSAtoVMEMHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47741, "Length": 69, "Cover_Rate": 0.3942857142857143} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasNSAtoVMEMBug", "(", ")", ")", "return", "", ";", "if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "!", "InstrInfo", "::", "isMTBUF", "(", "*", "MI", ")", ")", "return", "", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "auto", "*", "Offset", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "offset", ")", ";", "if", "(", "!", "Offset", "||", "(", "Offset", "->", "getImm", "(", ")", "&", "", ")", "==", "", ")", "return", "", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "const", "MachineInstr", "&", "I", ")", "{"], "ground_truth": ["if", "(", "!", "InstrInfo", "::", "isMIMG", "(", "I", ")", ")", "return", "false", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkNSAtoVMEMHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47742, "Length": 109, "Cover_Rate": 0.6228571428571429} {"Template_token": ["", "const", "int", "ReadM0WaitStates", "=", "", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "TII", "->", "isSALU", "(", "MI", ")", ";", "}", ";"], "ground_truth": ["return", "ReadM0WaitStates", "-", "getWaitStatesSinceDef", "(", "", ",", "IsHazardFn", ",", "ReadM0WaitStates", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkReadM0Hazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47743, "Length": 41, "Cover_Rate": 0.6307692307692307} {"Template_token": ["", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "getHWReg", "(", "TII", ",", "MI", ")", "==", "", "::", "ID_TRAPSTS", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkRFEHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47744, "Length": 27, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkRFEHazards", "(", "MachineInstr", "*", "RFE", ")", "{", "if", "(", "!", "ST", ".", "hasRFEHazards", "(", ")", ")", "return", "", ";"], "ground_truth": ["const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkRFEHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47745, "Length": 33, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkRWLaneHazards", "(", "MachineInstr", "*", "RWLane", ")", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "MachineOperand", "*", "LaneSelectOp", "=", "TII", "->", "getNamedOperand", "(", "*", "RWLane", ",", "", "::", "src1", ")", ";", "if", "(", "!", "LaneSelectOp", "->", "isReg", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "LaneSelectOp", "->", "getReg", "(", ")", ")", ")", "return", "", ";", "Register", "LaneSelectReg", "=", "LaneSelectOp", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "MI", ")", ";", "}", ";", "const", "int", "RWLaneWaitStates", "=", "", ";", "int", "WaitStatesSince", "=", "getWaitStatesSinceDef", "(", "LaneSelectReg", ",", "IsHazardFn", ",", "RWLaneWaitStates", ")", ";", "return", "RWLaneWaitStates", "-", "WaitStatesSince", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "checkRWLaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47746, "Length": 142, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "HWReg", "=", "getHWReg", "(", "TII", ",", "*", "SetRegInstr", ")", ";", "const", "int", "SetRegWaitStates", "=", "ST", ".", "getSetRegWaitStates", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "TII", ",", "HWReg", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "HWReg", "==", "getHWReg", "(", "TII", ",", "MI", ")", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkSetRegHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47747, "Length": 59, "Cover_Rate": 0.6941176470588235} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkSetRegHazards", "(", "MachineInstr", "*", "SetRegInstr", ")", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "HWReg", "=", "getHWReg", "(", "TII", ",", "*", "SetRegInstr", ")", ";", "const", "int", "SetRegWaitStates", "=", "ST", ".", "getSetRegWaitStates", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "TII", ",", "HWReg", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "HWReg", "==", "getHWReg", "(", "TII", ",", "MI", ")", ";", "}", ";"], "ground_truth": ["int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ",", "SetRegWaitStates", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkSetRegHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47748, "Length": 79, "Cover_Rate": 0.9294117647058824} {"Template_token": ["", "}", "if", "(", "ClauseDefs", ".", "none", "(", ")", ")", "return", "", ";", "if", "(", "MEM", "->", "mayStore", "(", ")", ")", "return", "", ";", "addClauseInst", "(", "*", "MEM", ")", ";"], "ground_truth": ["return", "ClauseDefs", ".", "anyCommon", "(", "ClauseUses", ")", "?", "", ":", "", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkSoftClauseHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47749, "Length": 41, "Cover_Rate": 0.3504273504273504} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkSoftClauseHazards", "(", "MachineInstr", "*", "MEM", ")", "{", "if", "(", "!", "ST", ".", "isXNACKEnabled", "(", ")", ")", "return", "", ";", "bool", "IsSMRD", "=", "TII", ".", "isSMRD", "(", "*", "MEM", ")", ";", "resetClause", "(", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{", "if", "(", "!", "MI", ")", "break", ";", "if", "(", "IsSMRD", "?", "breaksSMEMSoftClause", "(", "MI", ")", ":", "breaksVMEMSoftClause", "(", "MI", ")", ")", "break", ";", "addClauseInst", "(", "*", "MI", ")", ";", "}", "if", "(", "ClauseDefs", ".", "none", "(", ")", ")", "return", "", ";", "if", "(", "MEM", "->", "mayStore", "(", ")", ")", "return", "", ";"], "ground_truth": ["addClauseInst", "(", "*", "MEM", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkSoftClauseHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47750, "Length": 104, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "int", "VALUWaitStates", "=", "ST", ".", "hasGFX940Insts", "(", ")", "?", "", ":", "", ";", "int", "WaitStatesNeeded", "=", "", ";", "if", "(", "!", "TRI", "->", "isVectorRegister", "(", "MRI", ",", "Def", ".", "getReg", "(", ")", ")", ")", "return", "WaitStatesNeeded", ";", "Register", "Reg", "=", "Def", ".", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "this", ",", "Reg", ",", "TRI", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "int", "DataIdx", "=", "createsVALUHazard", "(", "MI", ")", ";", "return", "DataIdx", ">=", "", "&&", "TRI", "->", "regsOverlap", "(", "MI", ".", "getOperand", "(", "DataIdx", ")", ".", "getReg", "(", ")", ",", "Reg", ")", ";", "}", ";", "int", "WaitStatesNeededForDef", "=", "VALUWaitStates", "-", "getWaitStatesSince", "(", "IsHazardFn", ",", "VALUWaitStates", ")", ";"], "ground_truth": ["WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForDef", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkVALUHazardsHelper", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47751, "Length": 131, "Cover_Rate": 0.8675496688741722} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkVALUHazardsHelper", "(", "const", "MachineOperand", "&", "Def", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "int", "VALUWaitStates", "=", "ST", ".", "hasGFX940Insts", "(", ")", "?", "", ":", "", ";", "int", "WaitStatesNeeded", "=", "", ";"], "ground_truth": ["if", "(", "!", "TRI", "->", "isVectorRegister", "(", "MRI", ",", "Def", ".", "getReg", "(", ")", ")", ")", "return", "WaitStatesNeeded", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkVALUHazardsHelper", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47752, "Length": 65, "Cover_Rate": 0.4304635761589404} {"Template_token": ["", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "TRI", ".", "isVectorRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "VmemSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ",", "VmemSgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "return", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "checkVMEMHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47753, "Length": 62, "Cover_Rate": 0.45925925925925926} {"Template_token": ["", "int", "VDataRCID", "=", "-", "", ";", "if", "(", "VDataIdx", "!=", "-", "", ")", "VDataRCID", "=", "Desc", ".", "OpInfo", "[", "VDataIdx", "]", ".", "RegClass", ";", "if", "(", "TII", "->", "isMUBUF", "(", "MI", ")", "||", "TII", "->", "isMTBUF", "(", "MI", ")", ")", "{", "if", "(", "VDataIdx", "==", "-", "", ")", "return", "-", "", ";", "const", "MachineOperand", "*", "SOffset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "soffset", ")", ";", "if", "(", "", "(", "VDataRCID", ")", ">", "", "&&", "(", "!", "SOffset", "||", "!", "SOffset", "->", "isReg", "(", ")", ")", ")", "return", "VDataIdx", ";", "}", "if", "(", "TII", "->", "isMIMG", "(", "MI", ")", ")", "{", "int", "SRsrcIdx", "=", "", "(", "Opcode", ",", "", "::", "srsrc", ")", ";", "assert", "(", "SRsrcIdx", "!=", "-", "", "&&", "", "(", "Desc", ".", "OpInfo", "[", "SRsrcIdx", "]", ".", "RegClass", ")", "==", "", ")", ";", "(", "void", ")", "SRsrcIdx", ";", "}", "if", "(", "TII", "->", "isFLAT", "(", "MI", ")", ")", "{", "int", "DataIdx", "=", "", "(", "Opcode", ",", "", "::", "vdata", ")", ";", "if", "(", "", "(", "Desc", ".", "OpInfo", "[", "DataIdx", "]", ".", "RegClass", ")", ">", "", ")", "return", "DataIdx", ";", "}", "return", "-", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "createsVALUHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47754, "Length": 190, "Cover_Rate": 0.6859205776173285} {"Template_token": ["", "if", "(", "TII", "->", "isMIMG", "(", "MI", ")", ")", "{", "int", "SRsrcIdx", "=", "", "(", "Opcode", ",", "", "::", "srsrc", ")", ";", "assert", "(", "SRsrcIdx", "!=", "-", "", "&&", "", "(", "Desc", ".", "OpInfo", "[", "SRsrcIdx", "]", ".", "RegClass", ")", "==", "", ")", ";", "(", "void", ")", "SRsrcIdx", ";", "}", "if", "(", "TII", "->", "isFLAT", "(", "MI", ")", ")", "{", "int", "DataIdx", "=", "", "(", "Opcode", ",", "", "::", "vdata", ")", ";", "if", "(", "", "(", "Desc", ".", "OpInfo", "[", "DataIdx", "]", ".", "RegClass", ")", ">", "", ")", "return", "DataIdx", ";", "}", "return", "-", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "createsVALUHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47755, "Length": 97, "Cover_Rate": 0.35018050541516244} {"Template_token": ["", "void", "GCNHazardRecognizer", "::", "EmitInstruction", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["CurrCycleInstr", "=", "MI", ";"], "File": "GCNHazardRecognizer (2)", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47756, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "void", "GCNHazardRecognizer", "::", "EmitNoop", "(", ")", "{"], "ground_truth": ["EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "EmitNoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47757, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "fixVcmpxPermlaneHazards", "(", "MI", ")", ";", "fixSMEMtoVectorWriteHazards", "(", "MI", ")", ";", "fixVcmpxExecWARHazard", "(", "MI", ")", ";"], "ground_truth": ["fixLdsBranchVmemWARHazard", "(", "MI", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "fixHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47759, "Length": 20, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "auto", "InstType", "=", "IsHazardInst", "(", "*", "MI", ")", ";", "if", "(", "!", "InstType", ")", "return", "false", ";", "auto", "IsExpiredFn", "=", "[", "&", "IsHazardInst", "]", "(", "const", "MachineInstr", "&", "I", ",", "int", ")", "{", "return", "IsHazardInst", "(", "I", ")", "||", "(", "I", ".", "getOpcode", "(", ")", "==", "", "&&", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "!", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "}", ";", "auto", "IsHazardFn", "=", "[", "InstType", ",", "&", "IsHazardInst", "]", "(", "const", "MachineInstr", "&", "I", ")", "{", "if", "(", "!", "I", ".", "isBranch", "(", ")", ")", "return", "false", ";", "auto", "IsHazardFn", "=", "[", "InstType", ",", "IsHazardInst", "]", "(", "const", "MachineInstr", "&", "I", ")", "{", "auto", "InstType2", "=", "IsHazardInst", "(", "I", ")", ";", "return", "InstType2", "&&", "InstType", "!=", "InstType2", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "InstType", ",", "&", "IsHazardInst", "]", "(", "const", "MachineInstr", "&", "I", ",", "int", ")", "{", "auto", "InstType2", "=", "IsHazardInst", "(", "I", ")", ";", "if", "(", "InstType", "==", "InstType2", ")", "return", "true", ";", "return", "I", ".", "getOpcode", "(", ")", "==", "", "&&", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "!", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "}", ";", "return", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "&", "I", ",", "IsExpiredFn", ")", "!=", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "}", ";", "if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "fixLdsBranchVmemWARHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47760, "Length": 269, "Cover_Rate": 0.6741854636591479} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "", "IV", "=", "", "(", "ST", ".", "getCPU", "(", ")", ")", ";", "const", "MachineOperand", "*", "SDST", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "SDSTName", ")", ";", "if", "(", "!", "SDST", ")", "{", "for", "(", "const", "auto", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isSGPRClass", "(", "TRI", "->", "getPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "{", "SDST", "=", "&", "MO", ";", "break", ";", "}", "}", "}", "if", "(", "!", "SDST", ")", "return", "false", ";", "const", "Register", "SDSTReg", "=", "SDST", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "SDSTReg", ",", "TRI", "]", "(", "const", "MachineInstr", "&", "I", ")", "{", "return", "InstrInfo", "::", "isSMRD", "(", "I", ")", "&&", "I", ".", "readsRegister", "(", "SDSTReg", ",", "TRI", ")", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "TII", ",", "IV", "]", "(", "const", "MachineInstr", "&", "MI", ",", "int", ")", "{", "if", "(", "TII", "->", "isSALU", "(", "MI", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "GCNHazardRecognizer (2)", "Func": "fixSMEMtoVectorWriteHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47761, "Length": 208, "Cover_Rate": 0.4342379958246347} {"Template_token": ["", "auto", "IsExpiredFn", "=", "[", "TII", ",", "TRI", "]", "(", "const", "MachineInstr", "&", "MI", ",", "int", ")", "{", "if", "(", "InstrInfo", "::", "isVALU", "(", "MI", ")", ")", "{", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ")", "return", "true", ";", "for", "(", "auto", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isSGPRClass", "(", "TRI", "->", "getPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ")", "==", "", ")", "return", "true", ";", "return", "false", ";", "}", ";"], "ground_truth": ["if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";"], "File": "GCNHazardRecognizer (2)", "Func": "fixVcmpxExecWARHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47762, "Length": 143, "Cover_Rate": 0.4897260273972603} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "auto", "IsExpiredFn", "=", "[", "TII", ",", "TRI", "]", "(", "const", "MachineInstr", "&", "MI", ",", "int", ")", "{", "if", "(", "InstrInfo", "::", "isVALU", "(", "MI", ")", ")", "{", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ")", "return", "true", ";", "for", "(", "auto", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isSGPRClass", "(", "TRI", "->", "getPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ")", "==", "", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer (2)", "Func": "fixVcmpxExecWARHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47763, "Length": 128, "Cover_Rate": 0.4383561643835616} {"Template_token": ["", "auto", "IsExpiredFn", "=", "[", "]", "(", "const", "MachineInstr", "&", "MI", ",", "int", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "return", "InstrInfo", "::", "isVALU", "(", "MI", ")", "&&", "Opc", "!=", "", "&&", "Opc", "!=", "", "&&", "Opc", "!=", "", ";", "}", ";", "if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", ";", "Register", "Reg", "=", "Src0", "->", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "Src0", "->", "isUndef", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", "|", "(", "IsUndef", "?", "RegState", "::", "Dead", ":", "", ")", ")", ".", "addReg", "(", "Reg", ",", "IsUndef", "?", "RegState", "::", "Undef", ":", "RegState", "::", "Kill", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "fixVcmpxPermlaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47764, "Length": 164, "Cover_Rate": 0.6804979253112033} {"Template_token": ["", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "TII", "->", "isVOPC", "(", "MI", ")", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "]", "(", "const", "MachineInstr", "&", "MI", ",", "int", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "return", "InstrInfo", "::", "isVALU", "(", "MI", ")", "&&", "Opc", "!=", "", "&&", "Opc", "!=", "", "&&", "Opc", "!=", "", ";", "}", ";", "if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";"], "ground_truth": ["auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "fixVcmpxPermlaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47765, "Length": 110, "Cover_Rate": 0.45643153526970953} {"Template_token": ["", "bool", "GCNHazardRecognizer", "::", "fixVMEMtoScalarWriteHazards", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "ST", ".", "hasVMEMtoScalarWriteHazard", "(", ")", ")", "return", "false", ";", "if", "(", "!", "InstrInfo", "::", "isSALU", "(", "*", "MI", ")", "&&", "!", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumDefs", "(", ")", "==", "", ")", "return", "false", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "TRI", ",", "MI", "]", "(", "const", "MachineInstr", "&", "I", ")", "{", "if", "(", "!", "InstrInfo", "::", "isVMEM", "(", "I", ")", "&&", "!", "InstrInfo", "::", "isDS", "(", "I", ")", "&&", "!", "InstrInfo", "::", "isFLAT", "(", "I", ")", ")", "return", "false", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MI", "->", "defs", "(", ")", ")", "{", "const", "MachineOperand", "*", "Op", "=", "I", ".", "findRegisterUseOperand", "(", "Def", ".", "getReg", "(", ")", ",", "false", ",", "TRI", ")", ";", "if", "(", "!", "Op", ")", "continue", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "]", "(", "const", "MachineInstr", "&", "MI", ",", "int", ")", "{", "return", "InstrInfo", "::", "isVALU", "(", "MI", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ";", "}", ";", "if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "fixVMEMtoScalarWriteHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47766, "Length": 299, "Cover_Rate": 0.9676375404530745} {"Template_token": ["", "IsHazardRecognizerMode", "(", "false", ")", ",", "CurrCycleInstr", "(", "nullptr", ")", ",", "MF", "(", "MF", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "TII", ".", "getRegisterInfo", "(", ")", ")", ",", "ClauseUses", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", ",", "ClauseDefs", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", "{", "MaxLookAhead", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "?", "", ":", "", ";", "TSchedModel", ".", "init", "(", "&", "ST", ")", ";", "RunLdsBranchVmemWARHazardFixup", "=", "shouldRunLdsBranchVmemWARHazardFixup", "(", "MF", ",", "ST", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "GCNHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47767, "Length": 99, "Cover_Rate": 0.8918918918918919} {"Template_token": ["", "if", "(", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isDS", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isEXP", "(", "*", "MI", ")", ")", "&&", "checkMAIVALUHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "(", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "||", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", ")", "||", "(", "ST", ".", "hasReadM0LdsDmaHazard", "(", ")", "&&", "isLdsDma", "(", "*", "MI", ")", ")", "||", "(", "ST", ".", "hasReadM0LdsDirectHazard", "(", ")", "&&", "MI", "->", "readsRegister", "(", "", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "checkMAIHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isDS", "(", "*", "MI", ")", ")", "&&", "checkMAILdStHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "return", "NoHazard", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47768, "Length": 395, "Cover_Rate": 0.7852882703777336} {"Template_token": ["", "static", "unsigned", "getHWReg", "(", "const", "InstrInfo", "*", "TII", ",", "const", "MachineInstr", "&", "RegInstr", ")", "{", "const", "MachineOperand", "*", "RegOp", "=", "TII", "->", "getNamedOperand", "(", "RegInstr", ",", "", "::", "simm16", ")", ";", "return", "RegOp", "->", "getImm", "(", ")", "&", "", "::", "ID_MASK_", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "getHWReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47769, "Length": 43, "Cover_Rate": 0.9148936170212766} {"Template_token": ["", "const", "MachineOperand", "*", "RegOp", "=", "TII", "->", "getNamedOperand", "(", "RegInstr", ",", "", "::", "simm16", ")", ";"], "ground_truth": ["return", "RegOp", "->", "getImm", "(", ")", "&", "", "::", "ID_MASK_", ";"], "File": "GCNHazardRecognizer (2)", "Func": "getHWReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47770, "Length": 27, "Cover_Rate": 0.574468085106383} {"Template_token": ["", "const", "MCSchedClassDesc", "*", "SC", "=", "TSchedModel", ".", "resolveSchedClass", "(", "&", "MI", ")", ";", "assert", "(", "TSchedModel", ".", "getWriteProcResBegin", "(", "SC", ")", "!=", "TSchedModel", ".", "getWriteProcResEnd", "(", "SC", ")", ")", ";"], "ground_truth": ["return", "TSchedModel", ".", "getWriteProcResBegin", "(", "SC", ")", "->", "Cycles", ";"], "File": "GCNHazardRecognizer (2)", "Func": "getMFMAPipelineWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47771, "Length": 40, "Cover_Rate": 0.7547169811320755} {"Template_token": ["", "unsigned", "GCNHazardRecognizer", "::", "getMFMAPipelineWaitStates", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MCSchedClassDesc", "*", "SC", "=", "TSchedModel", ".", "resolveSchedClass", "(", "&", "MI", ")", ";"], "ground_truth": ["assert", "(", "TSchedModel", ".", "getWriteProcResBegin", "(", "SC", ")", "!=", "TSchedModel", ".", "getWriteProcResEnd", "(", "SC", ")", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "getMFMAPipelineWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47772, "Length": 42, "Cover_Rate": 0.7924528301886793} {"Template_token": ["", "return", "IsHazardDef", "(", "MI", ")", "&&", "MI", ".", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ";", "}", ";", "return", "getWaitStatesSince", "(", "IsHazardFn", ",", "Limit", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "getWaitStatesSinceDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47773, "Length": 26, "Cover_Rate": 0.37681159420289856} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["auto", "IsHazardFn", "=", "[", "IsHazardDef", ",", "TRI", ",", "Reg", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "File": "GCNHazardRecognizer (2)", "Func": "getWaitStatesSinceDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47774, "Length": 28, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "getWaitStatesSinceSetReg", "(", "IsHazardFn", "IsHazard", ",", "int", "Limit", ")", "{", "auto", "IsHazardFn", "=", "[", "IsHazard", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "isSSetReg", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "IsHazard", "(", "MI", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "getWaitStatesSinceSetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47775, "Length": 40, "Cover_Rate": 0.7843137254901961} {"Template_token": ["", "static", "void", "insertNoopsInBundle", "(", "MachineInstr", "*", "MI", ",", "const", "InstrInfo", "&", "TII", ",", "unsigned", "Quantity", ")", "{", "while", "(", "Quantity", ">", "", ")", "{"], "ground_truth": ["unsigned", "Arg", "=", "std", "::", "min", "(", "Quantity", ",", "", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "insertNoopsInBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47776, "Length": 36, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "Arg", "-", "", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "insertNoopsInBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47777, "Length": 33, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "return", "", "(", "Opcode", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "isDGEMM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47778, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "static", "bool", "isDivFMas", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "isDivFMas", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47780, "Length": 18, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "return", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "isDivFMas", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47781, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "return", "InstrInfo", "::", "isVALU", "(", "MI", ")", "&&", "(", "InstrInfo", "::", "isMUBUF", "(", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "MI", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "isLdsDma", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47782, "Length": 25, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "return", "InstrInfo", "::", "isVALU", "(", "MI", ")", "&&", "(", "InstrInfo", "::", "isMUBUF", "(", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "MI", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "isLdsDma", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47783, "Length": 25, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "return", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "isPermlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47784, "Length": 19, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "return", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "isRFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47785, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "static", "bool", "isRFE", "(", "unsigned", "Opcode", ")", "{"], "ground_truth": ["return", "Opcode", "==", "", ";"], "File": "GCNHazardRecognizer (2)", "Func": "isRFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47786, "Length": 13, "Cover_Rate": 0.8125} {"Template_token": ["", "return", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "isRWLane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47787, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "TII", ".", "isAlwaysGDS", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";"], "ground_truth": ["default", ":"], "File": "GCNHazardRecognizer (2)", "Func": "isSendMsgTraceDataOrGDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47789, "Length": 51, "Cover_Rate": 0.3805970149253731} {"Template_token": ["", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "if", "(", "TII", ".", "isDS", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "int", "GDS", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "gds", ")", ";"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "GDS", ")", ".", "getImm", "(", ")", ")", "return", "true", ";"], "File": "GCNHazardRecognizer (2)", "Func": "isSendMsgTraceDataOrGDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47790, "Length": 63, "Cover_Rate": 0.4701492537313433} {"Template_token": ["", "static", "bool", "isSGetReg", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "isSGetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47791, "Length": 14, "Cover_Rate": 0.875} {"Template_token": ["", "static", "bool", "isSGetReg", "(", "unsigned", "Opcode", ")", "{"], "ground_truth": ["return", "Opcode", "==", "", ";"], "File": "GCNHazardRecognizer (2)", "Func": "isSGetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47792, "Length": 13, "Cover_Rate": 0.8125} {"Template_token": ["", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "isSMovRel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47793, "Length": 13, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "GCNHazardRecognizer (2)", "Func": "isSMovRel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47794, "Length": 17, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "GCNHazardRecognizer (2)", "Func": "isSSetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47795, "Length": 15, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "static", "bool", "isSSetReg", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "GCNHazardRecognizer (2)", "Func": "isSSetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47796, "Length": 25, "Cover_Rate": 0.6097560975609756} {"Template_token": ["", "MFMAPaddingRatioParser", "(", "cl", "::", "Option", "&", "O", ")", ":", "cl", "::", "parser", "<", "unsigned", ">", "(", "O", ")", "{"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "MFMAPaddingRatioParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47798, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "MFMAPaddingRatioParser", "(", "cl", "::", "Option", "&", "O", ")", ":", "cl", "::", "parser", "<", "unsigned", ">", "(", "O", ")", "{"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "MFMAPaddingRatioParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47799, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Arg", ".", "getAsInteger", "(", "", ",", "Value", ")", ")", "return", "O", ".", "error", "(", "", "+", "Arg", "+", "", ")", ";", "if", "(", "Value", ">", "", ")", "return", "O", ".", "error", "(", "", "+", "Arg", "+", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "GCNHazardRecognizer (2)", "Func": "parse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47800, "Length": 44, "Cover_Rate": 0.676923076923077} {"Template_token": ["", "bool", "parse", "(", "cl", "::", "Option", "&", "O", ",", "StringRef", "ArgName", ",", "StringRef", "Arg", ",", "unsigned", "&", "Value", ")", "{", "if", "(", "Arg", ".", "getAsInteger", "(", "", ",", "Value", ")", ")", "return", "O", ".", "error", "(", "", "+", "Arg", "+", "", ")", ";"], "ground_truth": ["if", "(", "Value", ">", "", ")", "return", "O", ".", "error", "(", "", "+", "Arg", "+", "", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "parse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47801, "Length": 61, "Cover_Rate": 0.9384615384615385} {"Template_token": ["", "IsHazardRecognizerMode", "=", "true", ";", "CurrCycleInstr", "=", "MI", ";", "unsigned", "W", "=", "PreEmitNoopsCommon", "(", "MI", ")", ";", "fixHazards", "(", "MI", ")", ";", "CurrCycleInstr", "=", "nullptr", ";", "return", "W", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47802, "Length": 29, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "IsHazardRecognizerMode", "=", "true", ";", "CurrCycleInstr", "=", "MI", ";"], "ground_truth": ["unsigned", "W", "=", "PreEmitNoopsCommon", "(", "MI", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47803, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";", "if", "(", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isDS", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isEXP", "(", "*", "MI", ")", ")", "&&", "checkMAIVALUHazards", "(", "MI", ")", ">", "", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkMAIVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkInlineAsmHazards", "(", "MI", ")", ")", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkGetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";", "if", "(", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "||", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", ")", "||", "(", "ST", ".", "hasReadM0LdsDmaHazard", "(", ")", "&&", "isLdsDma", "(", "*", "MI", ")", ")", "||", "(", "ST", ".", "hasReadM0LdsDirectHazard", "(", ")", "&&", "MI", "->", "readsRegister", "(", "", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkMAIHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isDS", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkMAILdStHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "PreEmitNoopsCommon", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47804, "Length": 381, "Cover_Rate": 0.7068645640074211} {"Template_token": ["", "int", "WaitStates", "=", "", ";", "if", "(", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSMRDHazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasNSAtoVMEMBug", "(", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkNSAtoVMEMHazard", "(", "MI", ")", ")", ";", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkFPAtomicToDenormModeHazard", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasNoDataDepHazard", "(", ")", ")", "return", "WaitStates", ";", "if", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "PreEmitNoopsCommon", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47805, "Length": 205, "Cover_Rate": 0.3803339517625232} {"Template_token": ["", "CurrCycleInstr", "=", "&", "*", "MI", ";", "unsigned", "WaitStates", "=", "PreEmitNoopsCommon", "(", "CurrCycleInstr", ")", ";", "if", "(", "IsHazardRecognizerMode", ")", "{", "fixHazards", "(", "CurrCycleInstr", ")", ";", "insertNoopsInBundle", "(", "CurrCycleInstr", ",", "TII", ",", "WaitStates", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "WaitStates", ",", "MaxLookAhead", "-", "", ")", ";", "i", "<", "e", ";", "++", "i", ")", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "resize", "(", "MaxLookAhead", ")", ";", "}"], "ground_truth": ["CurrCycleInstr", "=", "nullptr", ";"], "File": "GCNHazardRecognizer (2)", "Func": "processBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47806, "Length": 87, "Cover_Rate": 0.6083916083916084} {"Template_token": ["", "MachineBasicBlock", "::", "instr_iterator", "E", "=", "CurrCycleInstr", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "for", "(", ";", "MI", "!=", "E", "&&", "MI", "->", "isInsideBundle", "(", ")", ";", "++", "MI", ")", "{", "CurrCycleInstr", "=", "&", "*", "MI", ";", "unsigned", "WaitStates", "=", "PreEmitNoopsCommon", "(", "CurrCycleInstr", ")", ";", "if", "(", "IsHazardRecognizerMode", ")", "{", "fixHazards", "(", "CurrCycleInstr", ")", ";", "insertNoopsInBundle", "(", "CurrCycleInstr", ",", "TII", ",", "WaitStates", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "WaitStates", ",", "MaxLookAhead", "-", "", ")", ";", "i", "<", "e", ";", "++", "i", ")", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";"], "ground_truth": ["EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "processBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47807, "Length": 107, "Cover_Rate": 0.7482517482517482} {"Template_token": ["", "void", "GCNHazardRecognizer", "::", "RecedeCycle", "(", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "RecedeCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47808, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "void", "GCNHazardRecognizer", "::", "RecedeCycle", "(", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "RecedeCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47809, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "void", "GCNHazardRecognizer", "::", "Reset", "(", ")", "{"], "ground_truth": ["EmittedInstrs", ".", "clear", "(", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "Reset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47810, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "void", "GCNHazardRecognizer", "::", "Reset", "(", ")", "{"], "ground_truth": ["EmittedInstrs", ".", "clear", "(", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "Reset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47811, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "ClauseUses", ".", "reset", "(", ")", ";"], "ground_truth": ["ClauseDefs", ".", "reset", "(", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "resetClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47812, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "resetClause", "(", ")", "{", "ClauseUses", ".", "reset", "(", ")", ";"], "ground_truth": ["ClauseDefs", ".", "reset", "(", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "resetClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47813, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "HasLds", "|=", "InstrInfo", "::", "isDS", "(", "MI", ")", ";", "HasVmem", "|=", "InstrInfo", "::", "isVMEM", "(", "MI", ")", "||", "InstrInfo", "::", "isSegmentSpecificFLAT", "(", "MI", ")", ";", "if", "(", "HasLds", "&&", "HasVmem", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "shouldRunLdsBranchVmemWARHazardFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47814, "Length": 45, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}", "EmittedInstrs", ".", "resize", "(", "getMaxLookAhead", "(", ")", ")", ";"], "ground_truth": ["CurrCycleInstr", "=", "nullptr", ";"], "File": "GCNHazardRecognizer10", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47815, "Length": 49, "Cover_Rate": 0.5975609756097561} {"Template_token": ["", "auto", "IsHazardFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "}", ";", "int", "WaitStatesNeededForUse", "=", "MovFedWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardFn", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer10", "Func": "checkAnyInstHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47816, "Length": 50, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "int", "DivFMasWaitStates", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceDef", "(", "", ",", "IsHazardDefFn", ")", ";"], "ground_truth": ["return", "DivFMasWaitStates", "-", "WaitStatesNeeded", ";"], "File": "GCNHazardRecognizer10", "Func": "checkDivFMasHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47817, "Length": 55, "Cover_Rate": 0.8088235294117647} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkDivFMasHazards", "(", "MachineInstr", "*", "DivFMas", ")", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["const", "int", "DivFMasWaitStates", "=", "", ";"], "File": "GCNHazardRecognizer10", "Func": "checkDivFMasHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47818, "Length": 27, "Cover_Rate": 0.39705882352941174} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "int", "DppVgprWaitStates", "=", "", ";", "int", "DppExecWaitStates", "=", "", ";", "int", "WaitStatesNeeded", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "Use", ":", "DPP", "->", "uses", "(", ")", ")", "{"], "File": "GCNHazardRecognizer10", "Func": "checkDPPHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47819, "Length": 63, "Cover_Rate": 0.38650306748466257} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkGetRegHazards", "(", "MachineInstr", "*", "GetRegInstr", ")", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["unsigned", "GetRegHWReg", "=", "getHWReg", "(", "TII", ",", "*", "GetRegInstr", ")", ";"], "File": "GCNHazardRecognizer10", "Func": "checkGetRegHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47820, "Length": 32, "Cover_Rate": 0.4050632911392405} {"Template_token": ["", "unsigned", "GetRegHWReg", "=", "getHWReg", "(", "TII", ",", "*", "GetRegInstr", ")", ";", "const", "int", "GetRegWaitStates", "=", "", ";", "auto", "IsHazardFn", "=", "[", "TII", ",", "GetRegHWReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "GetRegHWReg", "==", "getHWReg", "(", "TII", ",", "*", "MI", ")", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer10", "Func": "checkGetRegHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47821, "Length": 44, "Cover_Rate": 0.5569620253164557} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "int", "SMovRelWaitStates", "=", "", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isSALU", "(", "*", "MI", ")", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer10", "Func": "checkReadM0Hazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47822, "Length": 40, "Cover_Rate": 0.6349206349206349} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "int", "SMovRelWaitStates", "=", "", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "TII", "->", "isSALU", "(", "*", "MI", ")", ";"], "File": "GCNHazardRecognizer10", "Func": "checkReadM0Hazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47823, "Length": 38, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "const", "int", "RFEWaitStates", "=", "", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "getHWReg", "(", "TII", ",", "*", "MI", ")", "==", "", "::", "ID_TRAPSTS", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ")", ";", "return", "RFEWaitStates", "-", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer10", "Func": "checkRFEHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47824, "Length": 47, "Cover_Rate": 0.5529411764705883} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkRFEHazards", "(", "MachineInstr", "*", "RFE", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["const", "int", "RFEWaitStates", "=", "", ";"], "File": "GCNHazardRecognizer10", "Func": "checkRFEHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47825, "Length": 42, "Cover_Rate": 0.49411764705882355} {"Template_token": ["", "const", "MachineOperand", "*", "LaneSelectOp", "=", "TII", "->", "getNamedOperand", "(", "*", "RWLane", ",", "", "::", "src1", ")", ";", "if", "(", "!", "LaneSelectOp", "->", "isReg", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "LaneSelectOp", "->", "getReg", "(", ")", ")", ")", "return", "", ";", "unsigned", "LaneSelectReg", "=", "LaneSelectOp", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";"], "ground_truth": ["const", "int", "RWLaneWaitStates", "=", "", ";"], "File": "GCNHazardRecognizer10", "Func": "checkRWLaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47826, "Length": 81, "Cover_Rate": 0.5704225352112676} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "HWReg", "=", "getHWReg", "(", "TII", ",", "*", "SetRegInstr", ")", ";", "const", "int", "SetRegWaitStates", "=", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "?", "", ":", "", ";", "auto", "IsHazardFn", "=", "[", "TII", ",", "HWReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "HWReg", "==", "getHWReg", "(", "TII", ",", "*", "MI", ")", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ")", ";", "return", "SetRegWaitStates", "-", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer10", "Func": "checkSetRegHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47827, "Length": 81, "Cover_Rate": 0.8901098901098901} {"Template_token": ["", "unsigned", "HWReg", "=", "getHWReg", "(", "TII", ",", "*", "SetRegInstr", ")", ";", "const", "int", "SetRegWaitStates", "=", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", "?", "", ":", "", ";"], "ground_truth": ["auto", "IsHazardFn", "=", "[", "TII", ",", "HWReg", "]", "(", "MachineInstr", "*", "MI", ")", "{"], "File": "GCNHazardRecognizer10", "Func": "checkSetRegHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47828, "Length": 43, "Cover_Rate": 0.4725274725274725} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkSMRDHazards", "(", "MachineInstr", "*", "SMRD", ")", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "int", "WaitStatesNeeded", "=", "", ";", "WaitStatesNeeded", "=", "checkSoftClauseHazards", "(", "SMRD", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "!=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "WaitStatesNeeded", ";", "int", "SmrdSgprWaitStates", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "auto", "IsBufferHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isSALU", "(", "*", "MI", ")", ";", "}", ";", "bool", "IsBufferSMRD", "=", "TII", ".", "isBufferSMRD", "(", "*", "SMRD", ")", ";"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{"], "File": "GCNHazardRecognizer10", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47829, "Length": 127, "Cover_Rate": 0.625615763546798} {"Template_token": ["", "int", "WaitStatesNeeded", "=", "", ";", "WaitStatesNeeded", "=", "checkSoftClauseHazards", "(", "SMRD", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "!=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "WaitStatesNeeded", ";", "int", "SmrdSgprWaitStates", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "auto", "IsBufferHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isSALU", "(", "*", "MI", ")", ";", "}", ";", "bool", "IsBufferSMRD", "=", "TII", ".", "isBufferSMRD", "(", "*", "SMRD", ")", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ")", ";"], "File": "GCNHazardRecognizer10", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47830, "Length": 130, "Cover_Rate": 0.6403940886699507} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "int", "VALUWaitStates", "=", "", ";", "int", "WaitStatesNeeded", "=", "", ";", "if", "(", "!", "TRI", "->", "isVGPR", "(", "MRI", ",", "Def", ".", "getReg", "(", ")", ")", ")", "return", "WaitStatesNeeded", ";", "unsigned", "Reg", "=", "Def", ".", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "this", ",", "Reg", ",", "TRI", "]", "(", "MachineInstr", "*", "MI", ")", "{", "int", "DataIdx", "=", "createsVALUHazard", "(", "*", "MI", ")", ";"], "ground_truth": ["return", "DataIdx", ">=", "", "&&", "TRI", "->", "regsOverlap", "(", "MI", "->", "getOperand", "(", "DataIdx", ")", ".", "getReg", "(", ")", ",", "Reg", ")", ";"], "File": "GCNHazardRecognizer10", "Func": "checkVALUHazardsHelper", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47831, "Length": 98, "Cover_Rate": 0.6950354609929078} {"Template_token": ["", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "VmemSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "return", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer10", "Func": "checkVMEMHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47832, "Length": 60, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "GCNHazardRecognizer", "::", "GCNHazardRecognizer", "(", "const", "MachineFunction", "&", "MF", ")", ":", "CurrCycleInstr", "(", "nullptr", ")", ",", "MF", "(", "MF", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "TII", ".", "getRegisterInfo", "(", ")", ")", ",", "ClauseUses", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", ",", "ClauseDefs", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", "{", "MaxLookAhead", "=", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer10", "Func": "GCNHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47833, "Length": 74, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer10", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47834, "Length": 175, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer10", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47835, "Length": 124, "Cover_Rate": 0.39365079365079364} {"Template_token": ["", "if", "(", "IsHazard", "(", "MI", ")", ")", "return", "WaitStates", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "continue", ";"], "File": "GCNHazardRecognizer10", "Func": "getWaitStatesSince", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47836, "Length": 35, "Cover_Rate": 0.3723404255319149} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "IsHazardDef", ",", "TRI", ",", "Reg", "]", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "IsHazardDef", "(", "MI", ")", "&&", "MI", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ";"], "File": "GCNHazardRecognizer10", "Func": "getWaitStatesSinceDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47837, "Length": 42, "Cover_Rate": 0.6} {"Template_token": ["", "auto", "IsHazardFn", "=", "[", "IsHazard", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "IsHazard", "(", "MI", ")", ";", "}", ";", "return", "getWaitStatesSince", "(", "IsHazardFn", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer10", "Func": "getWaitStatesSinceSetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47838, "Length": 36, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer10", "Func": "isSendMsgTraceDataOrGDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47839, "Length": 27, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer10", "Func": "isSendMsgTraceDataOrGDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47840, "Length": 18, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkInlineAsmHazards", "(", "MI", ")", ")", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkGetRegHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer10", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47841, "Length": 119, "Cover_Rate": 0.347953216374269} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkInlineAsmHazards", "(", "MI", ")", ")", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkGetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "return", "WaitStates", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer10", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47842, "Length": 270, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MI", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "IsHazardFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "MI", "->", "getOpcode", "(", ")", "==", "", ";"], "File": "GCNHazardRecognizer11", "Func": "checkAnyInstHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47843, "Length": 62, "Cover_Rate": 0.40789473684210525} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkAnyInstHazards", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "return", "", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSMovFedHazard", "(", ")", ")", "return", "", ";", "int", "MovFedWaitStates", "=", "", ";", "int", "WaitStatesNeeded", "=", "", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MI", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "IsHazardFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer11", "Func": "checkAnyInstHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47844, "Length": 118, "Cover_Rate": 0.7763157894736842} {"Template_token": ["", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "if", "(", "CurrCycleInstr", "->", "isImplicitDef", "(", ")", "||", "CurrCycleInstr", "->", "isDebugInstr", "(", ")", "||", "CurrCycleInstr", "->", "isKill", "(", ")", ")", "return", ";", "if", "(", "CurrCycleInstr", "->", "isBundle", "(", ")", ")", "{", "processBundle", "(", ")", ";"], "ground_truth": ["return", ";"], "File": "GCNHazardRecognizer12", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47845, "Length": 44, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "if", "(", "CurrCycleInstr", "->", "isImplicitDef", "(", ")", "||", "CurrCycleInstr", "->", "isDebugInstr", "(", ")", "||", "CurrCycleInstr", "->", "isKill", "(", ")", ")", "return", ";", "if", "(", "CurrCycleInstr", "->", "isBundle", "(", ")", ")", "{", "processBundle", "(", ")", ";"], "ground_truth": ["return", ";"], "File": "GCNHazardRecognizer12", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47846, "Length": 44, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "auto", "IsHazardFn", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "if", "(", "!", "InstrInfo", "::", "isVMEM", "(", "*", "I", ")", "&&", "!", "InstrInfo", "::", "isFLAT", "(", "*", "I", ")", ")", "return", "false", ";", "return", "InstrInfo", "::", "isFPAtomic", "(", "*", "I", ")", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "WaitStates", ")", "{", "if", "(", "WaitStates", ">=", "", "||", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "return", "true", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "GCNHazardRecognizer12", "Func": "checkFPAtomicToDenormModeHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47847, "Length": 114, "Cover_Rate": 0.6627906976744186} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "return", "", ";", "int", "WaitStatesNeeded", "=", "", ";", "auto", "IsAccVgprReadFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", "->", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "const", "int", "AccVgprReadLdStWaitStates", "=", "", ";"], "ground_truth": ["const", "int", "VALUWriteAccVgprReadLdStDepVALUWaitStates", "=", "", ";"], "File": "GCNHazardRecognizer12", "Func": "checkMAILdStHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47849, "Length": 103, "Cover_Rate": 0.3886792452830189} {"Template_token": ["", "int", "NSAtoVMEMWaitStates", "=", "", ";", "if", "(", "!", "ST", ".", "hasNSAtoVMEMBug", "(", ")", ")", "return", "", ";", "if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "!", "InstrInfo", "::", "isMTBUF", "(", "*", "MI", ")", ")", "return", "", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "auto", "*", "Offset", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "offset", ")", ";", "if", "(", "!", "Offset", "||", "(", "Offset", "->", "getImm", "(", ")", "&", "", ")", "==", "", ")", "return", "", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "I", ")", "{", "if", "(", "!", "InstrInfo", "::", "isMIMG", "(", "*", "I", ")", ")", "return", "false", ";"], "ground_truth": ["const", "", "*", "Info", "=", "", "(", "I", "->", "getOpcode", "(", ")", ")", ";"], "File": "GCNHazardRecognizer12", "Func": "checkNSAtoVMEMHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47850, "Length": 128, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "if", "(", "!", "Offset", "||", "(", "Offset", "->", "getImm", "(", ")", "&", "", ")", "==", "", ")", "return", "", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "I", ")", "{", "if", "(", "!", "InstrInfo", "::", "isMIMG", "(", "*", "I", ")", ")", "return", "false", ";", "const", "", "*", "Info", "=", "", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "return", "Info", "->", "MIMGEncoding", "==", "", "&&", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", ">=", "", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer12", "Func": "checkNSAtoVMEMHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47851, "Length": 79, "Cover_Rate": 0.44886363636363635} {"Template_token": ["", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "getHWReg", "(", "TII", ",", "*", "MI", ")", "==", "", "::", "ID_TRAPSTS", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ",", "RFEWaitStates", ")", ";"], "ground_truth": ["return", "RFEWaitStates", "-", "WaitStatesNeeded", ";"], "File": "GCNHazardRecognizer12", "Func": "checkRFEHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47852, "Length": 42, "Cover_Rate": 0.5} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "int", "RFEWaitStates", "=", "", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "getHWReg", "(", "TII", ",", "*", "MI", ")", "==", "", "::", "ID_TRAPSTS", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ",", "RFEWaitStates", ")", ";", "return", "RFEWaitStates", "-", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer12", "Func": "checkRFEHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47853, "Length": 60, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "MachineOperand", "*", "LaneSelectOp", "=", "TII", "->", "getNamedOperand", "(", "*", "RWLane", ",", "", "::", "src1", ")", ";", "if", "(", "!", "LaneSelectOp", "->", "isReg", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "LaneSelectOp", "->", "getReg", "(", ")", ")", ")", "return", "", ";", "Register", "LaneSelectReg", "=", "LaneSelectOp", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";"], "File": "GCNHazardRecognizer12", "Func": "checkRWLaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47854, "Length": 95, "Cover_Rate": 0.6597222222222222} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkSetRegHazards", "(", "MachineInstr", "*", "SetRegInstr", ")", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "HWReg", "=", "getHWReg", "(", "TII", ",", "*", "SetRegInstr", ")", ";", "const", "int", "SetRegWaitStates", "=", "ST", ".", "getSetRegWaitStates", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "TII", ",", "HWReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "HWReg", "==", "getHWReg", "(", "TII", ",", "*", "MI", ")", ";", "}", ";"], "ground_truth": ["int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ",", "SetRegWaitStates", ")", ";"], "File": "GCNHazardRecognizer12", "Func": "checkSetRegHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47855, "Length": 79, "Cover_Rate": 0.9294117647058824} {"Template_token": ["", "auto", "IsBufferHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isSALU", "(", "*", "MI", ")", ";", "}", ";", "bool", "IsBufferSMRD", "=", "TII", ".", "isBufferSMRD", "(", "*", "SMRD", ")", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ",", "SmrdSgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "ground_truth": ["if", "(", "IsBufferSMRD", ")", "{"], "File": "GCNHazardRecognizer12", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47856, "Length": 93, "Cover_Rate": 0.48947368421052634} {"Template_token": ["", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ",", "SmrdSgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "IsBufferSMRD", ")", "{", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsBufferHazardDefFn", ",", "SmrdSgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNHazardRecognizer12", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47857, "Length": 65, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "Register", "Reg", "=", "Def", ".", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "this", ",", "Reg", ",", "TRI", "]", "(", "MachineInstr", "*", "MI", ")", "{", "int", "DataIdx", "=", "createsVALUHazard", "(", "*", "MI", ")", ";", "return", "DataIdx", ">=", "", "&&", "TRI", "->", "regsOverlap", "(", "MI", "->", "getOperand", "(", "DataIdx", ")", ".", "getReg", "(", ")", ",", "Reg", ")", ";", "}", ";", "int", "WaitStatesNeededForDef", "=", "VALUWaitStates", "-", "getWaitStatesSince", "(", "IsHazardFn", ",", "VALUWaitStates", ")", ";"], "ground_truth": ["WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForDef", ")", ";"], "File": "GCNHazardRecognizer12", "Func": "checkVALUHazardsHelper", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47858, "Length": 82, "Cover_Rate": 0.5734265734265734} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasVMEMReadSGPRVALUDefHazard", "(", ")", ")", "return", "", ";", "int", "WaitStatesNeeded", "=", "checkSoftClauseHazards", "(", "VMEM", ")", ";", "const", "int", "VmemSgprWaitStates", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "VMEM", "->", "uses", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "GCNHazardRecognizer12", "Func": "checkVMEMHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47859, "Length": 91, "Cover_Rate": 0.674074074074074} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "Use", ":", "VMEM", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "VmemSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ",", "VmemSgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}"], "ground_truth": ["return", "WaitStatesNeeded", ";"], "File": "GCNHazardRecognizer12", "Func": "checkVMEMHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47860, "Length": 75, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "}", ";", "auto", "IsHazardFn", "=", "[", "InstType", ",", "&", "IsHazardInst", "]", "(", "MachineInstr", "*", "I", ")", "{", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "return", "false", ";", "auto", "IsHazardFn", "=", "[", "InstType", ",", "IsHazardInst", "]", "(", "MachineInstr", "*", "I", ")", "{", "auto", "InstType2", "=", "IsHazardInst", "(", "I", ")", ";", "return", "InstType2", "&&", "InstType", "!=", "InstType2", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "InstType", ",", "&", "IsHazardInst", "]", "(", "MachineInstr", "*", "I", ",", "int", ")", "{", "if", "(", "!", "I", ")", "return", "false", ";", "auto", "InstType2", "=", "IsHazardInst", "(", "I", ")", ";", "if", "(", "InstType", "==", "InstType2", ")", "return", "true", ";", "return", "I", "->", "getOpcode", "(", ")", "==", "", "&&", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "!", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer12", "Func": "fixLdsBranchVmemWARHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47861, "Length": 138, "Cover_Rate": 0.3424317617866005} {"Template_token": ["", "break", ";", "}", "}", "}", "if", "(", "!", "SDST", ")", "return", "false", ";", "const", "Register", "SDSTReg", "=", "SDST", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "SDSTReg", ",", "TRI", "]", "(", "MachineInstr", "*", "I", ")", "{", "return", "InstrInfo", "::", "isSMRD", "(", "*", "I", ")", "&&", "I", "->", "readsRegister", "(", "SDSTReg", ",", "TRI", ")", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "TII", ",", "IV", "]", "(", "MachineInstr", "*", "MI", ",", "int", ")", "{", "if", "(", "MI", ")", "{", "if", "(", "TII", "->", "isSALU", "(", "*", "MI", ")", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "case", "", ":", "{", "const", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "", "Decoded", "=", "", "(", "IV", ",", "Imm", ")", ";", "return", "(", "Decoded", ".", "LgkmCnt", "==", "", ")", ";", "}", "default", ":", "if", "(", "TII", "->", "isSOPP", "(", "*", "MI", ")", ")", "return", "false", ";", "return", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "GCNHazardRecognizer12", "Func": "fixSMEMtoVectorWriteHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47862, "Length": 210, "Cover_Rate": 0.43209876543209874} {"Template_token": ["", "if", "(", "!", "MI", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "false", ";", "auto", "IsHazardFn", "=", "[", "TRI", "]", "(", "MachineInstr", "*", "I", ")", "{", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "I", ")", ")", "return", "false", ";", "return", "I", "->", "readsRegister", "(", "", ",", "TRI", ")", ";", "}", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "auto", "IsExpiredFn", "=", "[", "TII", ",", "TRI", "]", "(", "MachineInstr", "*", "MI", ",", "int", ")", "{", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "{", "if", "(", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "sdst", ")", ")", "return", "true", ";", "for", "(", "auto", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isSGPRClass", "(", "TRI", "->", "getPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "GCNHazardRecognizer12", "Func": "fixVcmpxExecWARHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47863, "Length": 187, "Cover_Rate": 0.6212624584717608} {"Template_token": ["", "if", "(", "!", "MI", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "false", ";", "auto", "IsHazardFn", "=", "[", "TRI", "]", "(", "MachineInstr", "*", "I", ")", "{", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "I", ")", ")", "return", "false", ";", "return", "I", "->", "readsRegister", "(", "", ",", "TRI", ")", ";", "}", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "auto", "IsExpiredFn", "=", "[", "TII", ",", "TRI", "]", "(", "MachineInstr", "*", "MI", ",", "int", ")", "{", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "{", "if", "(", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "sdst", ")", ")", "return", "true", ";", "for", "(", "auto", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isSGPRClass", "(", "TRI", "->", "getPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "GCNHazardRecognizer12", "Func": "fixVcmpxExecWARHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47864, "Length": 187, "Cover_Rate": 0.6212624584717608} {"Template_token": ["", "return", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "Opc", "!=", "", "&&", "Opc", "!=", "", "&&", "Opc", "!=", "", ";", "}", ";", "if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", ";", "Register", "Reg", "=", "Src0", "->", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "Src0", "->", "isUndef", "(", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", "|", "(", "IsUndef", "?", "RegState", "::", "Dead", ":", "", ")", ")", ".", "addReg", "(", "Reg", ",", "IsUndef", "?", "RegState", "::", "Undef", ":", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "GCNHazardRecognizer12", "Func": "fixVcmpxPermlaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47865, "Length": 145, "Cover_Rate": 0.5823293172690763} {"Template_token": ["", "auto", "IsExpiredFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", ")", "{", "if", "(", "!", "MI", ")", "return", "false", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "return", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "Opc", "!=", "", "&&", "Opc", "!=", "", "&&", "Opc", "!=", "", ";", "}", ";", "if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", ";", "Register", "Reg", "=", "Src0", "->", "getReg", "(", ")", ";"], "ground_truth": ["bool", "IsUndef", "=", "Src0", "->", "isUndef", "(", ")", ";"], "File": "GCNHazardRecognizer12", "Func": "fixVcmpxPermlaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47866, "Length": 113, "Cover_Rate": 0.4538152610441767} {"Template_token": ["", "auto", "IsExpiredFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", ")", "{", "return", "MI", "&&", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", ";", "if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "GCNHazardRecognizer12", "Func": "fixVMEMtoScalarWriteHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47867, "Length": 115, "Cover_Rate": 0.40492957746478875} {"Template_token": ["", "IsHazardRecognizerMode", "(", "false", ")", ",", "CurrCycleInstr", "(", "nullptr", ")", ",", "MF", "(", "MF", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "TII", ".", "getRegisterInfo", "(", ")", ")", ",", "ClauseUses", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", ",", "ClauseDefs", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", "{"], "ground_truth": ["MaxLookAhead", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "?", "", ":", "", ";"], "File": "GCNHazardRecognizer12", "Func": "GCNHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47868, "Length": 81, "Cover_Rate": 0.7941176470588235} {"Template_token": ["", "IsHazardRecognizerMode", "(", "false", ")", ",", "CurrCycleInstr", "(", "nullptr", ")", ",", "MF", "(", "MF", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "TII", ".", "getRegisterInfo", "(", ")", ")", ",", "ClauseUses", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", ",", "ClauseDefs", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", "{"], "ground_truth": ["MaxLookAhead", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "?", "", ":", "", ";"], "File": "GCNHazardRecognizer12", "Func": "GCNHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47869, "Length": 81, "Cover_Rate": 0.7941176470588235} {"Template_token": ["", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "checkMAIHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "(", "MI", "->", "mayLoad", "(", ")", "||", "MI", "->", "mayStore", "(", ")", ")", "&&", "checkMAILdStHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["return", "NoHazard", ";"], "File": "GCNHazardRecognizer12", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47870, "Length": 184, "Cover_Rate": 0.4433734939759036} {"Template_token": ["", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "checkMAIHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "(", "MI", "->", "mayLoad", "(", ")", "||", "MI", "->", "mayStore", "(", ")", ")", "&&", "checkMAILdStHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer12", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47871, "Length": 244, "Cover_Rate": 0.5879518072289157} {"Template_token": ["", "static", "int", "getWaitStatesSince", "(", "GCNHazardRecognizer", "::", "IsHazardFn", "IsHazard", ",", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "reverse_instr_iterator", "I", ",", "int", "WaitStates", ",", "IsExpiredFn", "IsExpired", ",", "DenseSet", "<", "const", "MachineBasicBlock", "*", ">", "&", "Visited", ")", "{", "for", "(", "auto", "E", "=", "MBB", "->", "instr_rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isBundle", "(", ")", ")", "continue", ";", "if", "(", "IsHazard", "(", "&", "*", "I", ")", ")", "return", "WaitStates", ";", "if", "(", "I", "->", "isInlineAsm", "(", ")", "||", "I", "->", "isImplicitDef", "(", ")", "||", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "WaitStates", "+=", "InstrInfo", "::", "getNumWaitStates", "(", "*", "I", ")", ";", "if", "(", "IsExpired", "(", "&", "*", "I", ",", "WaitStates", ")", ")", "return", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "}", "int", "MinWaitStates", "=", "WaitStates", ";", "bool", "Found", "=", "false", ";", "for", "(", "MachineBasicBlock", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "Visited", ".", "insert", "(", "Pred", ")", ".", "second", ")", "continue", ";"], "ground_truth": ["int", "W", "=", "getWaitStatesSince", "(", "IsHazard", ",", "Pred", ",", "Pred", "->", "instr_rbegin", "(", ")", ",", "WaitStates", ",", "IsExpired", ",", "Visited", ")", ";"], "File": "GCNHazardRecognizer12", "Func": "getWaitStatesSince", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47872, "Length": 190, "Cover_Rate": 0.7335907335907336} {"Template_token": ["", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer12", "Func": "insertNoopInBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47874, "Length": 31, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "return", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer12", "Func": "isPermlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47875, "Length": 19, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["return", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "File": "GCNHazardRecognizer12", "Func": "isPermlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47876, "Length": 18, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "void", "GCNHazardRecognizer", "::", "processBundle", "(", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "MI", "=", "std", "::", "next", "(", "CurrCycleInstr", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "E", "=", "CurrCycleInstr", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "for", "(", ";", "MI", "!=", "E", "&&", "MI", "->", "isInsideBundle", "(", ")", ";", "++", "MI", ")", "{", "CurrCycleInstr", "=", "&", "*", "MI", ";"], "ground_truth": ["unsigned", "WaitStates", "=", "PreEmitNoopsCommon", "(", "CurrCycleInstr", ")", ";"], "File": "GCNHazardRecognizer12", "Func": "processBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47877, "Length": 69, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "void", "GCNHazardRecognizer", "::", "processBundle", "(", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "MI", "=", "std", "::", "next", "(", "CurrCycleInstr", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "E", "=", "CurrCycleInstr", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "for", "(", ";", "MI", "!=", "E", "&&", "MI", "->", "isInsideBundle", "(", ")", ";", "++", "MI", ")", "{", "CurrCycleInstr", "=", "&", "*", "MI", ";", "unsigned", "WaitStates", "=", "PreEmitNoopsCommon", "(", "CurrCycleInstr", ")", ";", "if", "(", "IsHazardRecognizerMode", ")", "fixHazards", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "WaitStates", ";", "++", "i", ")", "insertNoopInBundle", "(", "CurrCycleInstr", ",", "TII", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "WaitStates", ",", "MaxLookAhead", "-", "", ")", ";", "i", "<", "e", ";", "++", "i", ")", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";"], "ground_truth": ["EmittedInstrs", ".", "resize", "(", "MaxLookAhead", ")", ";"], "File": "GCNHazardRecognizer12", "Func": "processBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47878, "Length": 147, "Cover_Rate": 0.9607843137254902} {"Template_token": ["", "else", "if", "(", "CurrCycleInstr", "->", "isDebugInstr", "(", ")", ")", "return", ";", "unsigned", "NumWaitStates", "=", "TII", ".", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}"], "ground_truth": ["EmittedInstrs", ".", "resize", "(", "getMaxLookAhead", "(", ")", ")", ";"], "File": "GCNHazardRecognizer13", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47879, "Length": 74, "Cover_Rate": 0.6915887850467289} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkSMRDHazards", "(", "MachineInstr", "*", "SMRD", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "int", "WaitStatesNeeded", "=", "", ";", "WaitStatesNeeded", "=", "checkSoftClauseHazards", "(", "SMRD", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "!=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "WaitStatesNeeded", ";", "int", "SmrdSgprWaitStates", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "auto", "IsBufferHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isSALU", "(", "*", "MI", ")", ";", "}", ";", "bool", "IsBufferSMRD", "=", "TII", ".", "isBufferSMRD", "(", "*", "SMRD", ")", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";"], "File": "GCNHazardRecognizer13", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47880, "Length": 138, "Cover_Rate": 0.6798029556650246} {"Template_token": ["", "auto", "IsBufferHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isSALU", "(", "*", "MI", ")", ";", "}", ";", "bool", "IsBufferSMRD", "=", "TII", ".", "isBufferSMRD", "(", "*", "SMRD", ")", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "IsBufferSMRD", ")", "{", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsBufferHazardDefFn", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNHazardRecognizer13", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47881, "Length": 120, "Cover_Rate": 0.5911330049261084} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "Use", ":", "VMEM", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "VmemSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer13", "Func": "checkVMEMHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47882, "Length": 70, "Cover_Rate": 0.5147058823529411} {"Template_token": ["", "GCNHazardRecognizer", "::", "GCNHazardRecognizer", "(", "const", "MachineFunction", "&", "MF", ")", ":"], "ground_truth": ["CurrCycleInstr", "(", "nullptr", ")", ",", "MF", "(", "MF", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "TII", ".", "getRegisterInfo", "(", ")", ")", ",", "ClauseUses", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", ",", "ClauseDefs", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", "{"], "File": "GCNHazardRecognizer13", "Func": "GCNHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47883, "Length": 69, "Cover_Rate": 0.9324324324324325} {"Template_token": ["", "if", "(", "Opcode", "==", "", ")", "continue", ";", "}", "++", "WaitStates", ";", "}", "return", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer13", "Func": "getWaitStatesSince", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47884, "Length": 26, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "return", ";", "}", "if", "(", "CurrCycleInstr", "->", "isImplicitDef", "(", ")", "||", "CurrCycleInstr", "->", "isDebugInstr", "(", ")", "||", "CurrCycleInstr", "->", "isKill", "(", ")", ")", "{", "CurrCycleInstr", "=", "nullptr", ";", "return", ";", "}", "if", "(", "CurrCycleInstr", "->", "isBundle", "(", ")", ")", "{", "processBundle", "(", ")", ";", "return", ";", "}", "unsigned", "NumWaitStates", "=", "TII", ".", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}", "EmittedInstrs", ".", "resize", "(", "getMaxLookAhead", "(", ")", ")", ";"], "ground_truth": ["CurrCycleInstr", "=", "nullptr", ";"], "File": "GCNHazardRecognizer16", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47885, "Length": 114, "Cover_Rate": 0.8444444444444444} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}", "EmittedInstrs", ".", "resize", "(", "getMaxLookAhead", "(", ")", ")", ";"], "ground_truth": ["CurrCycleInstr", "=", "nullptr", ";"], "File": "GCNHazardRecognizer16", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47886, "Length": 49, "Cover_Rate": 0.362962962962963} {"Template_token": ["", "int", "FPAtomicToDenormModeWaitStates", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "", ";", "auto", "IsHazardFn", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "if", "(", "!", "InstrInfo", "::", "isVMEM", "(", "*", "I", ")", "&&", "!", "InstrInfo", "::", "isFLAT", "(", "*", "I", ")", ")", "return", "false", ";", "return", "InstrInfo", "::", "isFPAtomic", "(", "*", "I", ")", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "WaitStates", ")", "{", "if", "(", "WaitStates", ">=", "", "||", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "return", "true", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "GCNHazardRecognizer16", "Func": "checkFPAtomicToDenormModeHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47887, "Length": 109, "Cover_Rate": 0.6337209302325582} {"Template_token": ["", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "return", "WaitStatesNeeded", ";", "auto", "IsVALUAccVgprRdWrCheckFn", "=", "[", "Reg", ",", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "auto", "IsVALUFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "!", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", ";", "}", ";", "return", "getWaitStatesSinceDef", "(", "Reg", ",", "IsVALUFn", ",", "", ")", "<", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "}", ";", "WaitStatesNeededForUse", "=", "VALUWriteAccVgprRdWrLdStDepVALUWaitStates", "-", "getWaitStatesSince", "(", "IsVALUAccVgprRdWrCheckFn", ",", "MaxWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "return", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer16", "Func": "checkMAILdStHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47889, "Length": 125, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "!", "Op", ")", "continue", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", ")", "{", "return", "MI", "&&", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", ";", "}", ";"], "ground_truth": ["if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";"], "File": "GCNHazardRecognizer16", "Func": "fixVMEMtoScalarWriteHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47890, "Length": 115, "Cover_Rate": 0.3662420382165605} {"Template_token": ["", "}", ";", "auto", "IsExpiredFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", ")", "{", "return", "MI", "&&", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", ";", "}", ";", "if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "File": "GCNHazardRecognizer16", "Func": "fixVMEMtoScalarWriteHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47891, "Length": 112, "Cover_Rate": 0.35668789808917195} {"Template_token": ["", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "checkMAIHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isDS", "(", "*", "MI", ")", ")", "&&", "checkMAILdStHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";"], "ground_truth": ["return", "NoHazard", ";"], "File": "GCNHazardRecognizer16", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47892, "Length": 163, "Cover_Rate": 0.38443396226415094} {"Template_token": ["", "auto", "HazardType", "=", "IsHazardRecognizerMode", "?", "NoopHazard", ":", "Hazard", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "return", "NoHazard", ";", "if", "(", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", "&&", "checkSMRDHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "ST", ".", "hasNSAtoVMEMBug", "(", ")", "&&", "checkNSAtoVMEMHazard", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "checkFPAtomicToDenormModeHazard", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "ST", ".", "hasNoDataDepHazard", "(", ")", ")", "return", "NoHazard", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";"], "ground_truth": ["if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";"], "File": "GCNHazardRecognizer16", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47893, "Length": 172, "Cover_Rate": 0.4056603773584906} {"Template_token": ["", "if", "(", "IsExpired", "(", "&", "*", "I", ",", "WaitStates", ")", ")", "return", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "}", "int", "MinWaitStates", "=", "WaitStates", ";", "bool", "Found", "=", "false", ";", "for", "(", "MachineBasicBlock", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "Visited", ".", "insert", "(", "Pred", ")", ".", "second", ")", "continue", ";", "int", "W", "=", "getWaitStatesSince", "(", "IsHazard", ",", "Pred", ",", "Pred", "->", "instr_rbegin", "(", ")", ",", "WaitStates", ",", "IsExpired", ",", "Visited", ")", ";", "if", "(", "W", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "continue", ";", "MinWaitStates", "=", "Found", "?", "std", "::", "min", "(", "MinWaitStates", ",", "W", ")", ":", "W", ";"], "ground_truth": ["if", "(", "IsExpired", "(", "nullptr", ",", "MinWaitStates", ")", ")", "return", "MinWaitStates", ";"], "File": "GCNHazardRecognizer16", "Func": "getWaitStatesSince", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47894, "Length": 127, "Cover_Rate": 0.5019762845849802} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkInlineAsmHazards", "(", "MI", ")", ")", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkGetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer16", "Func": "PreEmitNoopsCommon", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47895, "Length": 191, "Cover_Rate": 0.42070484581497797} {"Template_token": ["", "return", "MAI", "!=", "nullptr", ";", "}", ";", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "IsMFMAFn", "(", "MI", ")", ")", "{", "int", "W", "=", "getWaitStatesSince", "(", "IsMFMAFn", ",", "", ")", ";", "if", "(", "MAI", ")", "return", "W", "<", "(", "int", ")", "TSchedModel", ".", "computeInstrLatency", "(", "MAI", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer16", "Func": "ShouldPreferAnother", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47896, "Length": 53, "Cover_Rate": 0.3897058823529412} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "IsMFMAFn", "(", "MI", ")", ")", "{", "int", "W", "=", "getWaitStatesSince", "(", "IsMFMAFn", ",", "", ")", ";", "if", "(", "MAI", ")", "return", "W", "<", "(", "int", ")", "TSchedModel", ".", "computeInstrLatency", "(", "MAI", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer16", "Func": "ShouldPreferAnother", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47897, "Length": 46, "Cover_Rate": 0.3382352941176471} {"Template_token": ["", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "return", ";", "}", "if", "(", "CurrCycleInstr", "->", "isMetaInstruction", "(", ")", ")", "{", "CurrCycleInstr", "=", "nullptr", ";", "return", ";", "}", "if", "(", "CurrCycleInstr", "->", "isBundle", "(", ")", ")", "{", "processBundle", "(", ")", ";", "return", ";", "}", "unsigned", "NumWaitStates", "=", "TII", ".", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer17", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47898, "Length": 109, "Cover_Rate": 0.8861788617886179} {"Template_token": ["", "processBundle", "(", ")", ";", "return", ";", "}", "unsigned", "NumWaitStates", "=", "TII", ".", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}", "EmittedInstrs", ".", "resize", "(", "getMaxLookAhead", "(", ")", ")", ";", "CurrCycleInstr", "=", "nullptr", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer17", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47899, "Length": 75, "Cover_Rate": 0.6097560975609756} {"Template_token": ["", "}", ";", "auto", "IsExpiredFn", "=", "[", "InstType", ",", "&", "IsHazardInst", "]", "(", "const", "MachineInstr", "&", "I", ",", "int", ")", "{", "auto", "InstType2", "=", "IsHazardInst", "(", "I", ")", ";", "if", "(", "InstType", "==", "InstType2", ")", "return", "true", ";", "return", "I", ".", "getOpcode", "(", ")", "==", "", "&&", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "!", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "}", ";", "return", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "&", "I", ",", "IsExpiredFn", ")", "!=", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "}", ";"], "ground_truth": ["if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";"], "File": "GCNHazardRecognizer17", "Func": "fixLdsBranchVmemWARHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47900, "Length": 124, "Cover_Rate": 0.3147208121827411} {"Template_token": ["", "IsHazardRecognizerMode", "(", "false", ")", ",", "CurrCycleInstr", "(", "nullptr", ")", ",", "MF", "(", "MF", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "TII", ".", "getRegisterInfo", "(", ")", ")", ",", "ClauseUses", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", ",", "ClauseDefs", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", "{", "MaxLookAhead", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "?", "", ":", "", ";", "TSchedModel", ".", "init", "(", "&", "ST", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer17", "Func": "GCNHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47901, "Length": 90, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "GCNHazardRecognizer", "::", "GCNHazardRecognizer", "(", "const", "MachineFunction", "&", "MF", ")", ":", "IsHazardRecognizerMode", "(", "false", ")", ",", "CurrCycleInstr", "(", "nullptr", ")", ",", "MF", "(", "MF", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "TII", ".", "getRegisterInfo", "(", ")", ")", ",", "ClauseUses", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", ",", "ClauseDefs", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", "{", "MaxLookAhead", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "?", "", ":", "", ";", "TSchedModel", ".", "init", "(", "&", "ST", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer17", "Func": "GCNHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47902, "Length": 100, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "for", "(", "MachineBasicBlock", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "Visited", ".", "insert", "(", "Pred", ")", ".", "second", ")", "continue", ";", "int", "W", "=", "getWaitStatesSince", "(", "IsHazard", ",", "Pred", ",", "Pred", "->", "instr_rbegin", "(", ")", ",", "WaitStates", ",", "IsExpired", ",", "Visited", ")", ";", "MinWaitStates", "=", "std", "::", "min", "(", "MinWaitStates", ",", "W", ")", ";", "}", "return", "MinWaitStates", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer17", "Func": "getWaitStatesSince", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47903, "Length": 65, "Cover_Rate": 0.32019704433497537} {"Template_token": ["", "case", "", ":", "case", "", ":", "SDSTName", "=", "", "::", "vdst", ";", "break", ";", "default", ":", "SDSTName", "=", "", "::", "sdst", ";", "break", ";", "}", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "", "IV", "=", "", "(", "ST", ".", "getCPU", "(", ")", ")", ";", "const", "MachineOperand", "*", "SDST", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "SDSTName", ")", ";", "if", "(", "!", "SDST", ")", "{", "for", "(", "const", "auto", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isSGPRClass", "(", "TRI", "->", "getPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "{", "SDST", "=", "&", "MO", ";", "break", ";", "}", "}", "}", "if", "(", "!", "SDST", ")", "return", "false", ";", "const", "unsigned", "SDSTReg", "=", "SDST", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "SDSTReg", ",", "TRI", "]", "(", "MachineInstr", "*", "I", ")", "{", "return", "InstrInfo", "::", "isSMRD", "(", "*", "I", ")", "&&", "I", "->", "readsRegister", "(", "SDSTReg", ",", "TRI", ")", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "TII", ",", "IV", "]", "(", "MachineInstr", "*", "MI", ",", "int", ")", "{", "if", "(", "MI", ")", "{", "if", "(", "TII", "->", "isSALU", "(", "*", "MI", ")", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":"], "ground_truth": ["return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";"], "File": "GCNHazardRecognizer19", "Func": "fixSMEMtoVectorWriteHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47904, "Length": 275, "Cover_Rate": 0.565843621399177} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "return", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "Opc", "!=", "", "&&", "Opc", "!=", "", "&&", "Opc", "!=", "", ";", "}", ";", "if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", ";", "unsigned", "Reg", "=", "Src0", "->", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "Src0", "->", "isUndef", "(", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", "|", "(", "IsUndef", "?", "RegState", "::", "Dead", ":", "", ")", ")", ".", "addReg", "(", "Reg", ",", "IsUndef", "?", "RegState", "::", "Undef", ":", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "GCNHazardRecognizer19", "Func": "fixVcmpxPermlaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47905, "Length": 154, "Cover_Rate": 0.6184738955823293} {"Template_token": ["", "if", "(", "!", "InstrInfo", "::", "isSALU", "(", "*", "MI", ")", "&&", "!", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumDefs", "(", ")", "==", "", ")", "return", "false", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "TRI", ",", "MI", "]", "(", "MachineInstr", "*", "I", ")", "{", "if", "(", "!", "InstrInfo", "::", "isVMEM", "(", "*", "I", ")", "&&", "!", "InstrInfo", "::", "isDS", "(", "*", "I", ")", "&&", "!", "InstrInfo", "::", "isFLAT", "(", "*", "I", ")", ")", "return", "false", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MI", "->", "defs", "(", ")", ")", "{", "MachineOperand", "*", "Op", "=", "I", "->", "findRegisterUseOperand", "(", "Def", ".", "getReg", "(", ")", ",", "false", ",", "TRI", ")", ";", "if", "(", "!", "Op", "||", "(", "Op", "->", "isImplicit", "(", ")", "&&", "Op", "->", "getReg", "(", ")", "==", "", ")", ")", "continue", ";"], "ground_truth": ["return", "true", ";"], "File": "GCNHazardRecognizer19", "Func": "fixVMEMtoScalarWriteHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47906, "Length": 152, "Cover_Rate": 0.5033112582781457} {"Template_token": ["", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer19", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47907, "Length": 135, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "if", "(", "checkFPAtomicToDenormModeHazard", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasNoDataDepHazard", "(", ")", ")", "return", "NoHazard", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer19", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47908, "Length": 261, "Cover_Rate": 0.7073170731707317} {"Template_token": ["", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkFPAtomicToDenormModeHazard", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasNoDataDepHazard", "(", ")", ")", "return", "WaitStates", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkInlineAsmHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkGetRegHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer19", "Func": "PreEmitNoopsCommon", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47909, "Length": 168, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "int", "SrcCIdx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MI", "->", "explicit_uses", "(", ")", ")", "{", "const", "int", "LegacyVALUNotDotWritesVGPRWaitStates", "=", "", ";", "const", "int", "SMFMA4x4WritesVGPROverlappedSMFMASrcCWaitStates", "=", "", ";", "const", "int", "SMFMA16x16WritesVGPROverlappedSMFMASrcCWaitStates", "=", "", ";", "const", "int", "SMFMA32x32WritesVGPROverlappedSMFMASrcCWaitStates", "=", "", ";", "const", "int", "SMFMA4x4WritesVGPROverlappedDMFMASrcCWaitStates", "=", "", ";", "const", "int", "SMFMA16x16WritesVGPROverlappedDMFMASrcCWaitStates", "=", "", ";", "const", "int", "SMFMA32x32WritesVGPROverlappedDMFMASrcCWaitStates", "=", "", ";", "const", "int", "DMFMA16x16WritesVGPROverlappedSrcCWaitStates", "=", "", ";", "const", "int", "DMFMA4x4WritesVGPROverlappedSrcCWaitStates", "=", "", ";", "const", "int", "SMFMA4x4WritesVGPROverlappedSrcABWaitStates", "=", "", ";", "const", "int", "SMFMA16x16WritesVGPROverlappedSrcABWaitStates", "=", "", ";", "const", "int", "SMFMA32x32WritesVGPROverlappedSrcABWaitStates", "=", "", ";", "const", "int", "DMFMA4x4WritesVGPROverlappedMFMASrcABWaitStates", "=", "", ";", "const", "int", "DMFMA16x16WritesVGPROverlappedMFMASrcABWaitStates", "=", "", ";", "const", "int", "DMFMA4x4WritesVGPRFullSrcCWaitStates", "=", "", ";", "const", "int", "MaxWaitStates", "=", "", ";", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "Use", ".", "getReg", "(", ")", ";", "bool", "FullReg", ";", "const", "MachineInstr", "*", "MI1", ";", "auto", "IsOverlappedDGEMMorXDLFn", "=", "[", "Reg", ",", "&", "IsMFMAFn", ",", "&", "FullReg", ",", "&", "MI1", ",", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "IsMFMAFn", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "!", "isDGEMM", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "isXDL", "(", "ST", ",", "MI", ")", ")", "return", "false", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "FullReg", "=", "(", "DstReg", "==", "Reg", ")", ";", "MI1", "=", "&", "MI", ";", "return", "TRI", ".", "regsOverlap", "(", "DstReg", ",", "Reg", ")", ";", "}", ";", "WaitStatesNeededForUse", "=", "LegacyVALUNotDotWritesVGPRWaitStates", "-", "getWaitStatesSinceDef", "(", "Reg", ",", "IsLegacyVALUNotDotFn", ",", "MaxWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "int", "NumWaitStates", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsOverlappedDGEMMorXDLFn", ",", "MaxWaitStates", ")", ";", "if", "(", "NumWaitStates", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "continue", ";", "int", "OpNo", "=", "MI", "->", "getOperandNo", "(", "&", "Use", ")", ";", "unsigned", "Opc1", "=", "MI1", "->", "getOpcode", "(", ")", ";", "int", "NeedWaitStates", "=", "", ";", "if", "(", "OpNo", "==", "SrcCIdx", ")", "{", "if", "(", "!", "isDGEMM", "(", "Opc", ")", "&&", "isDGEMM", "(", "Opc1", ")", ")", "{", "NeedWaitStates", "=", "", ";", "}", "else", "if", "(", "FullReg", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "Opc1", "==", "", "||", "Opc1", "==", "", ")", ")", "NeedWaitStates", "=", "DMFMA4x4WritesVGPRFullSrcCWaitStates", ";", "}", "else", "{", "switch", "(", "Opc1", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "!", "isXDL", "(", "ST", ",", "*", "MI", ")", ")", "NeedWaitStates", "=", "DMFMA16x16WritesVGPROverlappedSrcCWaitStates", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "isXDL", "(", "ST", ",", "*", "MI", ")", ")", "NeedWaitStates", "=", "DMFMA4x4WritesVGPROverlappedSrcCWaitStates", ";", "break", ";", "default", ":", "switch", "(", "TSchedModel", ".", "computeInstrLatency", "(", "MI1", ")", ")", "{", "case", "", ":", "NeedWaitStates", "=", "isDGEMM", "(", "Opc", ")", "?", "SMFMA4x4WritesVGPROverlappedDMFMASrcCWaitStates", ":", "SMFMA4x4WritesVGPROverlappedSMFMASrcCWaitStates", ";", "break", ";", "case", "", ":", "NeedWaitStates", "=", "isDGEMM", "(", "Opc", ")", "?", "SMFMA16x16WritesVGPROverlappedDMFMASrcCWaitStates", ":", "SMFMA16x16WritesVGPROverlappedSMFMASrcCWaitStates", ";", "break", ";", "case", "", ":", "LLVM_FALLTHROUGH", ";", "default", ":", "NeedWaitStates", "=", "isDGEMM", "(", "Opc", ")", "?", "SMFMA32x32WritesVGPROverlappedDMFMASrcCWaitStates", ":", "SMFMA32x32WritesVGPROverlappedSMFMASrcCWaitStates", ";", "}"], "ground_truth": ["}"], "File": "GCNHazardRecognizer1", "Func": "checkMAIHazards90A", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47911, "Length": 501, "Cover_Rate": 0.6087484811664642} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkReadM0Hazards", "(", "MachineInstr", "*", "MI", ")", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "int", "SMovRelWaitStates", "=", "", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "TII", "->", "isSALU", "(", "MI", ")", ";", "}", ";", "return", "SMovRelWaitStates", "-", "getWaitStatesSinceDef", "(", "", ",", "IsHazardFn", ",", "SMovRelWaitStates", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer1", "Func": "checkReadM0Hazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47913, "Length": 63, "Cover_Rate": 0.9692307692307692} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkReadM0Hazards", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "File": "GCNHazardRecognizer1", "Func": "checkReadM0Hazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47914, "Length": 21, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "int", "DataIdx", "=", "createsVALUHazard", "(", "MI", ")", ";", "return", "DataIdx", ">=", "", "&&", "TRI", "->", "regsOverlap", "(", "MI", ".", "getOperand", "(", "DataIdx", ")", ".", "getReg", "(", ")", ",", "Reg", ")", ";", "}", ";", "int", "WaitStatesNeededForDef", "=", "VALUWaitStates", "-", "getWaitStatesSince", "(", "IsHazardFn", ",", "VALUWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForDef", ")", ";", "return", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer1", "Func": "checkVALUHazardsHelper", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47915, "Length": 60, "Cover_Rate": 0.4195804195804196} {"Template_token": ["", "if", "(", "ST", ".", "hasNoDataDepHazard", "(", ")", ")", "return", "NoHazard", ";", "if", "(", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isDS", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isEXP", "(", "*", "MI", ")", ")", "&&", "checkMAIVALUHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";"], "ground_truth": ["if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "HazardType", ";"], "File": "GCNHazardRecognizer1", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47916, "Length": 277, "Cover_Rate": 0.5794979079497908} {"Template_token": ["", "static", "bool", "isDGEMM", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer1", "Func": "isDGEMM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47917, "Length": 26, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "static", "bool", "isXDL", "(", "const", "GCNSubtarget", "&", "ST", ",", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "!", "InstrInfo", "::", "isMAI", "(", "MI", ")", "||", "isDGEMM", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";"], "File": "GCNHazardRecognizer1", "Func": "isXDL", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47919, "Length": 50, "Cover_Rate": 0.8620689655172413} {"Template_token": ["", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "return", "", ";", "int", "WaitStates", "=", "", ";", "if", "(", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSMRDHazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasNSAtoVMEMBug", "(", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkNSAtoVMEMHazard", "(", "MI", ")", ")", ";", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkFPAtomicToDenormModeHazard", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasNoDataDepHazard", "(", ")", ")", "return", "WaitStates", ";", "if", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";", "if", "(", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isDS", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isEXP", "(", "*", "MI", ")", ")", "&&", "checkMAIVALUHazards", "(", "MI", ")", ">", "", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkMAIVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkInlineAsmHazards", "(", "MI", ")", ")", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkGetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer1", "Func": "PreEmitNoopsCommon", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47921, "Length": 414, "Cover_Rate": 0.7976878612716763} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", ")", "Set", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNHazardRecognizer22", "Func": "addRegsToSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47922, "Length": 21, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "NumWaitStates", "=", "TII", "->", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}"], "ground_truth": ["EmittedInstrs", ".", "resize", "(", "getMaxLookAhead", "(", ")", ")", ";"], "File": "GCNHazardRecognizer22", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47923, "Length": 74, "Cover_Rate": 0.7956989247311828} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkDPPHazards", "(", "MachineInstr", "*", "DPP", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "int", "DppVgprWaitStates", "=", "", ";", "int", "WaitStatesNeeded", "=", "", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "DPP", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["int", "WaitStatesNeededForUse", "=", "DppVgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ")", ";"], "File": "GCNHazardRecognizer22", "Func": "checkDPPHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47924, "Length": 88, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "DppVgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}"], "ground_truth": ["return", "WaitStatesNeeded", ";"], "File": "GCNHazardRecognizer22", "Func": "checkDPPHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47925, "Length": 58, "Cover_Rate": 0.5576923076923077} {"Template_token": ["", "if", "(", "!", "LaneSelectOp", "->", "isReg", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "LaneSelectOp", "->", "getReg", "(", ")", ")", ")", "return", "", ";", "unsigned", "LaneSelectReg", "=", "LaneSelectOp", "->", "getReg", "(", ")", ";"], "ground_truth": ["auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{"], "File": "GCNHazardRecognizer22", "Func": "checkRWLaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47926, "Length": 47, "Cover_Rate": 0.31333333333333335} {"Template_token": ["", "if", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";", "std", "::", "set", "<", "unsigned", ">", "ClauseDefs", ";", "std", "::", "set", "<", "unsigned", ">", "ClauseUses", ";", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{", "if", "(", "!", "MI", "||", "!", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "break", ";", "addRegsToSet", "(", "MI", "->", "defs", "(", ")", ",", "ClauseDefs", ")", ";", "addRegsToSet", "(", "MI", "->", "uses", "(", ")", ",", "ClauseUses", ")", ";", "}", "if", "(", "ClauseDefs", ".", "empty", "(", ")", ")", "return", "", ";", "if", "(", "SMEM", "->", "mayStore", "(", ")", ")", "return", "", ";", "addRegsToSet", "(", "SMEM", "->", "defs", "(", ")", ",", "ClauseDefs", ")", ";", "addRegsToSet", "(", "SMEM", "->", "uses", "(", ")", ",", "ClauseUses", ")", ";"], "ground_truth": ["std", "::", "vector", "<", "unsigned", ">", "Result", "(", "std", "::", "max", "(", "ClauseDefs", ".", "size", "(", ")", ",", "ClauseUses", ".", "size", "(", ")", ")", ")", ";"], "File": "GCNHazardRecognizer22", "Func": "checkSMEMSoftClauseHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47927, "Length": 149, "Cover_Rate": 0.6681614349775785} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{", "if", "(", "!", "MI", "||", "!", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "break", ";", "addRegsToSet", "(", "MI", "->", "defs", "(", ")", ",", "ClauseDefs", ")", ";", "addRegsToSet", "(", "MI", "->", "uses", "(", ")", ",", "ClauseUses", ")", ";", "}", "if", "(", "ClauseDefs", ".", "empty", "(", ")", ")", "return", "", ";", "if", "(", "SMEM", "->", "mayStore", "(", ")", ")", "return", "", ";", "addRegsToSet", "(", "SMEM", "->", "defs", "(", ")", ",", "ClauseDefs", ")", ";", "addRegsToSet", "(", "SMEM", "->", "uses", "(", ")", ",", "ClauseUses", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "Result", "(", "std", "::", "max", "(", "ClauseDefs", ".", "size", "(", ")", ",", "ClauseUses", ".", "size", "(", ")", ")", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "End", ";", "End", "=", "std", "::", "set_intersection", "(", "ClauseDefs", ".", "begin", "(", ")", ",", "ClauseDefs", ".", "end", "(", ")", ",", "ClauseUses", ".", "begin", "(", ")", ",", "ClauseUses", ".", "end", "(", ")", ",", "Result", ".", "begin", "(", ")", ")", ";", "if", "(", "End", "!=", "Result", ".", "begin", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "GCNHazardRecognizer22", "Func": "checkSMEMSoftClauseHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47928, "Length": 181, "Cover_Rate": 0.8116591928251121} {"Template_token": ["", "if", "(", "ST", ".", "getGeneration", "(", ")", "!=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "WaitStatesNeeded", ";", "int", "SmrdSgprWaitStates", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{"], "File": "GCNHazardRecognizer22", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47929, "Length": 57, "Cover_Rate": 0.3877551020408163} {"Template_token": ["", "int", "WaitStatesNeeded", "=", "", ";", "WaitStatesNeeded", "=", "checkSMEMSoftClauseHazards", "(", "SMRD", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "!=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "WaitStatesNeeded", ";", "int", "SmrdSgprWaitStates", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";"], "File": "GCNHazardRecognizer22", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47930, "Length": 80, "Cover_Rate": 0.54421768707483} {"Template_token": ["", "auto", "IsHazardFn", "=", "[", "this", ",", "Reg", ",", "TRI", "]", "(", "MachineInstr", "*", "MI", ")", "{", "int", "DataIdx", "=", "createsVALUHazard", "(", "*", "MI", ")", ";", "return", "DataIdx", ">=", "", "&&", "TRI", "->", "regsOverlap", "(", "MI", "->", "getOperand", "(", "DataIdx", ")", ".", "getReg", "(", ")", ",", "Reg", ")", ";", "}", ";"], "ground_truth": ["int", "WaitStatesNeededForDef", "=", "VALUWaitStates", "-", "getWaitStatesSince", "(", "IsHazardFn", ")", ";"], "File": "GCNHazardRecognizer22", "Func": "checkVALUHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47931, "Length": 60, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkVALUHazards", "(", "MachineInstr", "*", "VALU", ")", "{", "if", "(", "!", "ST", ".", "has12DWordStoreHazard", "(", ")", ")", "return", "", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "VALU", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "int", "VALUWaitStates", "=", "", ";", "int", "WaitStatesNeeded", "=", "", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "VALU", "->", "defs", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "TRI", "->", "isVGPR", "(", "MRI", ",", "Def", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "GCNHazardRecognizer22", "Func": "checkVALUHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47932, "Length": 95, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "int", "WaitStatesNeeded", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "VMEM", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "VmemSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "return", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer22", "Func": "checkVMEMHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47933, "Length": 102, "Cover_Rate": 0.6623376623376623} {"Template_token": ["", "CurrCycleInstr", "(", "nullptr", ")", ",", "MF", "(", "MF", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["MaxLookAhead", "=", "", ";"], "File": "GCNHazardRecognizer22", "Func": "GCNHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47934, "Length": 26, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "GCNHazardRecognizer", "::", "GCNHazardRecognizer", "(", "const", "MachineFunction", "&", "MF", ")", ":", "CurrCycleInstr", "(", "nullptr", ")", ",", "MF", "(", "MF", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{", "MaxLookAhead", "=", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer22", "Func": "GCNHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47935, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "(", "isVInterp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["return", "NoHazard", ";"], "File": "GCNHazardRecognizer22", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47936, "Length": 110, "Cover_Rate": 0.4263565891472868} {"Template_token": ["", "int", "WaitStates", "=", "-", "", ";", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{", "++", "WaitStates", ";", "if", "(", "!", "MI", "||", "!", "IsHazard", "(", "MI", ")", ")", "continue", ";", "return", "WaitStates", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer22", "Func": "getWaitStatesSince", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47937, "Length": 35, "Cover_Rate": 0.546875} {"Template_token": ["", "++", "WaitStates", ";", "if", "(", "!", "MI", "||", "!", "IsHazard", "(", "MI", ")", ")", "continue", ";", "return", "WaitStates", ";", "}", "return", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer22", "Func": "getWaitStatesSince", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47938, "Length": 33, "Cover_Rate": 0.515625} {"Template_token": ["", "static", "bool", "isVInterp", "(", "unsigned", "Opcode", ")", "{"], "ground_truth": ["return", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "File": "GCNHazardRecognizer22", "Func": "isVInterp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47941, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "static", "bool", "isVInterp", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer22", "Func": "isVInterp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47942, "Length": 26, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "}", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkGetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";", "if", "(", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";"], "ground_truth": ["return", "WaitStates", ";"], "File": "GCNHazardRecognizer22", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47943, "Length": 100, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSMRDHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "{", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";", "if", "(", "isVInterp", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "return", "WaitStates", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer22", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47944, "Length": 175, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "case", "", ":", "case", "", ":", "SDSTName", "=", "", "::", "vdst", ";", "break", ";", "default", ":", "SDSTName", "=", "", "::", "sdst", ";", "break", ";", "}", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "", "IV", "=", "", "(", "ST", ".", "getCPU", "(", ")", ")", ";", "const", "MachineOperand", "*", "SDST", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "SDSTName", ")", ";", "if", "(", "!", "SDST", ")", "{", "for", "(", "const", "auto", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isSGPRClass", "(", "TRI", "->", "getPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "{", "SDST", "=", "&", "MO", ";", "break", ";", "}", "}", "}", "if", "(", "!", "SDST", ")", "return", "false", ";", "const", "Register", "SDSTReg", "=", "SDST", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "SDSTReg", ",", "TRI", "]", "(", "MachineInstr", "*", "I", ")", "{", "return", "InstrInfo", "::", "isSMRD", "(", "*", "I", ")", "&&", "I", "->", "readsRegister", "(", "SDSTReg", ",", "TRI", ")", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer24", "Func": "fixSMEMtoVectorWriteHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47945, "Length": 182, "Cover_Rate": 0.37067209775967414} {"Template_token": ["", "if", "(", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasNSAtoVMEMBug", "(", ")", "&&", "checkNSAtoVMEMHazard", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "checkFPAtomicToDenormModeHazard", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasNoDataDepHazard", "(", ")", ")", "return", "NoHazard", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "checkMAIHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", "&&", "checkMAILdStHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["return", "NoHazard", ";"], "File": "GCNHazardRecognizer24", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47946, "Length": 338, "Cover_Rate": 0.8556962025316456} {"Template_token": ["", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "checkMAIHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", "&&", "checkMAILdStHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["return", "NoHazard", ";"], "File": "GCNHazardRecognizer24", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47947, "Length": 122, "Cover_Rate": 0.30886075949367087} {"Template_token": ["", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkMAIHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkMAILdStHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer24", "Func": "PreEmitNoopsCommon", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47948, "Length": 161, "Cover_Rate": 0.36926605504587157} {"Template_token": ["", "if", "(", "!", "SU", "->", "isInstr", "(", ")", ")", "return", "false", ";", "MachineInstr", "*", "MAI", "=", "nullptr", ";", "auto", "IsMFMAFn", "=", "[", "&", "MAI", "]", "(", "MachineInstr", "*", "MI", ")", "{", "MAI", "=", "nullptr", ";", "if", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "MAI", "=", "MI", ";", "return", "MAI", "!=", "nullptr", ";", "}", ";"], "ground_truth": ["MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";"], "File": "GCNHazardRecognizer24", "Func": "ShouldPreferAnother", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47949, "Length": 82, "Cover_Rate": 0.6029411764705882} {"Template_token": ["", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "checkMAIHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "MI", "->", "mayLoadOrStore", "(", ")", "&&", "checkMAILdStHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer25", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47950, "Length": 143, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "return", "NoHazard", ";", "if", "(", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", "&&", "checkSMRDHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasNSAtoVMEMBug", "(", ")", "&&", "checkNSAtoVMEMHazard", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "checkFPAtomicToDenormModeHazard", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasNoDataDepHazard", "(", ")", ")", "return", "NoHazard", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer25", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47951, "Length": 209, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "if", "(", "ST", ".", "hasNSAtoVMEMBug", "(", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkNSAtoVMEMHazard", "(", "MI", ")", ")", ";", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkFPAtomicToDenormModeHazard", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasNoDataDepHazard", "(", ")", ")", "return", "WaitStates", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkInlineAsmHazards", "(", "MI", ")", ")", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkGetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer25", "Func": "PreEmitNoopsCommon", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47952, "Length": 307, "Cover_Rate": 0.6883408071748879} {"Template_token": ["", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "return", "NoHazard", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer27", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47953, "Length": 140, "Cover_Rate": 0.4713804713804714} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer27", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47954, "Length": 104, "Cover_Rate": 0.3501683501683502} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkGetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer27", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47955, "Length": 245, "Cover_Rate": 0.7632398753894081} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkSMRDHazards", "(", "MachineInstr", "*", "SMRD", ")", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "int", "WaitStatesNeeded", "=", "", ";", "WaitStatesNeeded", "=", "checkSMEMSoftClauseHazards", "(", "SMRD", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "getGeneration", "(", ")", "!=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "WaitStatesNeeded", ";"], "File": "GCNHazardRecognizer29", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47956, "Length": 51, "Cover_Rate": 0.375} {"Template_token": ["", "CurrCycleInstr", "(", "nullptr", ")", ",", "MF", "(", "MF", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", "{", "MaxLookAhead", "=", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer29", "Func": "GCNHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47957, "Length": 37, "Cover_Rate": 0.7872340425531915} {"Template_token": ["", "CurrCycleInstr", "(", "nullptr", ")", ",", "MF", "(", "MF", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", "{", "MaxLookAhead", "=", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer29", "Func": "GCNHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47958, "Length": 37, "Cover_Rate": 0.7872340425531915} {"Template_token": ["", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["return", "NoHazard", ";"], "File": "GCNHazardRecognizer29", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47959, "Length": 151, "Cover_Rate": 0.5875486381322957} {"Template_token": ["", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer29", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47960, "Length": 127, "Cover_Rate": 0.49416342412451364} {"Template_token": ["", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "int", "WaitStates", "=", "std", "::", "max", "(", "", ",", "checkAnyInstHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSMRDHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "{", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";", "if", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "return", "WaitStates", ";", "}", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkGetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer29", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47961, "Length": 303, "Cover_Rate": 0.9869706840390879} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "NumWaitStates", "=", "TII", "->", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}", "EmittedInstrs", ".", "resize", "(", "getMaxLookAhead", "(", ")", ")", ";"], "ground_truth": ["CurrCycleInstr", "=", "nullptr", ";"], "File": "GCNHazardRecognizer30", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47962, "Length": 90, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "NumWaitStates", "=", "TII", "->", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";"], "ground_truth": ["i", "<", "e", ";", "++", "i", ")", "{"], "File": "GCNHazardRecognizer30", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47963, "Length": 76, "Cover_Rate": 0.7238095238095238} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "ST", ".", "getRegisterInfo", "(", ")", ")", ";", "int", "DppVgprWaitStates", "=", "", ";", "int", "WaitStatesNeeded", "=", "", ";"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "Use", ":", "DPP", "->", "uses", "(", ")", ")", "{"], "File": "GCNHazardRecognizer30", "Func": "checkDPPHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47964, "Length": 57, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkSMEMSoftClauseHazards", "(", "MachineInstr", "*", "SMEM", ")", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";", "std", "::", "set", "<", "unsigned", ">", "ClauseDefs", ";", "std", "::", "set", "<", "unsigned", ">", "ClauseUses", ";", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{", "if", "(", "!", "MI", "||", "!", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "break", ";", "addRegsToSet", "(", "MI", "->", "defs", "(", ")", ",", "ClauseDefs", ")", ";", "addRegsToSet", "(", "MI", "->", "uses", "(", ")", ",", "ClauseUses", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer30", "Func": "checkSMEMSoftClauseHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47965, "Length": 103, "Cover_Rate": 0.4345991561181435} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer30", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47966, "Length": 53, "Cover_Rate": 0.3419354838709677} {"Template_token": ["", "if", "(", "ST", ".", "getGeneration", "(", ")", "!=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "WaitStatesNeeded", ";", "int", "SmrdSgprWaitStates", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer30", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47967, "Length": 96, "Cover_Rate": 0.6193548387096774} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkVMEMHazards", "(", "MachineInstr", "*", "VMEM", ")", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";"], "File": "GCNHazardRecognizer30", "Func": "checkVMEMHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47968, "Length": 58, "Cover_Rate": 0.32954545454545453} {"Template_token": ["", "CurrCycleInstr", "(", "nullptr", ")", ",", "MF", "(", "MF", ")", "{"], "ground_truth": ["MaxLookAhead", "=", "", ";"], "File": "GCNHazardRecognizer30", "Func": "GCNHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47969, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", "&&", "checkSMRDHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer30", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47971, "Length": 40, "Cover_Rate": 0.449438202247191} {"Template_token": ["", "int", "WaitStates", "=", "-", "", ";", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{", "++", "WaitStates", ";", "if", "(", "!", "MI", "||", "!", "IsHazardDef", "(", "MI", ")", ")", "continue", ";", "if", "(", "MI", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "WaitStates", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer30", "Func": "getWaitStatesSinceDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47972, "Length": 46, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "", ",", "checkSMRDHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer30", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47973, "Length": 46, "Cover_Rate": 0.5542168674698795} {"Template_token": ["", "auto", "IsHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "auto", "IsBufferHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isSALU", "(", "*", "MI", ")", ";", "}", ";", "bool", "IsBufferSMRD", "=", "TII", ".", "isBufferSMRD", "(", "*", "SMRD", ")", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ",", "SmrdSgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "IsBufferSMRD", ")", "{", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsBufferHazardDefFn", ",", "SmrdSgprWaitStates", ")", ";"], "ground_truth": ["WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "File": "GCNHazardRecognizer31", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47974, "Length": 145, "Cover_Rate": 0.7512953367875648} {"Template_token": ["", "fixSMEMtoVectorWriteHazards", "(", "MI", ")", ";", "fixVcmpxExecWARHazard", "(", "MI", ")", ";", "fixLdsBranchVmemWARHazard", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer31", "Func": "fixHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47975, "Length": 16, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer31", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47976, "Length": 123, "Cover_Rate": 0.3445378151260504} {"Template_token": ["", "++", "WaitStates", ";", "if", "(", "!", "MI", "||", "!", "IsHazardDef", "(", "MI", ")", ")", "continue", ";", "if", "(", "MI", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "WaitStates", ";", "}"], "ground_truth": ["return", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";"], "File": "GCNHazardRecognizer32", "Func": "getWaitStatesSinceDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47977, "Length": 43, "Cover_Rate": 0.48314606741573035} {"Template_token": ["", "int", "WaitStates", "=", "-", "", ";", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{", "++", "WaitStates", ";", "if", "(", "!", "MI", "||", "!", "IsHazardDef", "(", "MI", ")", ")", "continue", ";", "if", "(", "MI", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "WaitStates", ";", "}", "return", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer32", "Func": "getWaitStatesSinceDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47978, "Length": 59, "Cover_Rate": 0.6629213483146067} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer33", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47979, "Length": 81, "Cover_Rate": 0.37850467289719625} {"Template_token": ["", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["return", "NoHazard", ";"], "File": "GCNHazardRecognizer33", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47980, "Length": 108, "Cover_Rate": 0.5046728971962616} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer33", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47981, "Length": 98, "Cover_Rate": 0.41350210970464135} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "{", "int", "WaitStates", "=", "std", "::", "max", "(", "", ",", "checkVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer33", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47982, "Length": 99, "Cover_Rate": 0.4177215189873418} {"Template_token": ["", "return", "TRI", ".", "regsOverlap", "(", "DstReg", ",", "Reg", ")", ";", "}", ";", "WaitStatesNeededForUse", "=", "LegacyVALUNotDotWritesVGPRWaitStates", "-", "getWaitStatesSinceDef", "(", "Reg", ",", "IsLegacyVALUNotDotFn", ",", "MaxWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "int", "NumWaitStates", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsOverlappedMFMAFn", ",", "MaxWaitStates", ")", ";", "if", "(", "NumWaitStates", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "continue", ";", "int", "OpNo", "=", "MI", "->", "getOperandNo", "(", "&", "Use", ")", ";", "unsigned", "Opc1", "=", "MI1", "->", "getOpcode", "(", ")", ";", "int", "NeedWaitStates", "=", "", ";", "if", "(", "OpNo", "==", "SrcCIdx", ")", "{", "if", "(", "!", "isDGEMM", "(", "Opc", ")", "&&", "isDGEMM", "(", "Opc1", ")", ")", "{", "NeedWaitStates", "=", "", ";", "}", "else", "if", "(", "FullReg", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "Opc1", "==", "", "||", "Opc1", "==", "", ")", ")", "NeedWaitStates", "=", "DMFMA4x4WritesVGPRFullSrcCWaitStates", ";", "}", "else", "{", "switch", "(", "Opc1", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "isXDL", "(", "ST", ",", "*", "MI", ")", ")", "NeedWaitStates", "=", "DMFMA16x16WritesVGPROverlappedSrcCWaitStates", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "isXDL", "(", "ST", ",", "*", "MI", ")", ")", "NeedWaitStates", "=", "DMFMA4x4WritesVGPROverlappedSrcCWaitStates", ";", "break", ";", "default", ":", "switch", "(", "TSchedModel", ".", "computeInstrLatency", "(", "MI1", ")", ")", "{", "case", "", ":", "NeedWaitStates", "=", "isDGEMM", "(", "Opc", ")", "?", "SMFMA4x4WritesVGPROverlappedDMFMASrcCWaitStates", ":", "SMFMA4x4WritesVGPROverlappedSMFMASrcCWaitStates", ";", "break", ";", "case", "", ":", "NeedWaitStates", "=", "isDGEMM", "(", "Opc", ")", "?", "SMFMA16x16WritesVGPROverlappedDMFMASrcCWaitStates", ":", "SMFMA16x16WritesVGPROverlappedSMFMASrcCWaitStates", ";", "break", ";", "case", "", ":", "LLVM_FALLTHROUGH", ";", "default", ":", "NeedWaitStates", "=", "isDGEMM", "(", "Opc", ")", "?", "SMFMA32x32WritesVGPROverlappedDMFMASrcCWaitStates", ":", "SMFMA32x32WritesVGPROverlappedSMFMASrcCWaitStates", ";", "}", "}", "}", "}", "else", "{", "switch", "(", "Opc1", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "GCNHazardRecognizer35", "Func": "checkMAIHazards90A", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47983, "Length": 287, "Cover_Rate": 0.35} {"Template_token": ["", "static", "bool", "isDGEMM", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer35", "Func": "isDGEMM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47985, "Length": 34, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "auto", "IsVALUFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "if", "(", "Opc", "!=", "", ")", "{", "const", "int", "LegacyVALUWritesVGPRWaitStates", "=", "", ";", "const", "int", "VALUWritesExecWaitStates", "=", "", ";", "const", "int", "MaxWaitStates", "=", "", ";", "int", "WaitStatesNeededForUse", "=", "VALUWritesExecWaitStates", "-", "getWaitStatesSinceDef", "(", "", ",", "IsVALUFn", ",", "MaxWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "<", "MaxWaitStates", ")", "{", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MI", "->", "explicit_uses", "(", ")", ")", "{", "const", "int", "MaxWaitStates", "=", "", ";", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "LegacyVALUWritesVGPRWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsVALUFn", ",", "MaxWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "break", ";", "}", "}", "}", "auto", "IsMFMAFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TRI", ".", "isAGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "Op", ".", "isDef", "(", ")", "&&", "Opc", "!=", "", ")", "continue", ";", "const", "int", "MFMAWritesAGPROverlappedSrcABWaitStates", "=", "", ";", "const", "int", "MFMAWritesAGPROverlappedSrcCWaitStates", "=", "", ";", "const", "int", "MFMA4x4WritesAGPRAccVgprReadWaitStates", "=", "", ";", "const", "int", "MFMA16x16WritesAGPRAccVgprReadWaitStates", "=", "", ";", "const", "int", "MFMA32x32WritesAGPRAccVgprReadWaitStates", "=", "", ";", "const", "int", "MFMA4x4WritesAGPRAccVgprWriteWaitStates", "=", "", ";", "const", "int", "MFMA16x16WritesAGPRAccVgprWriteWaitStates", "=", "", ";", "const", "int", "MFMA32x32WritesAGPRAccVgprWriteWaitStates", "=", "", ";", "const", "int", "MaxWaitStates", "=", "", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "HazardDefLatency", "=", "", ";", "auto", "IsOverlappedMFMAFn", "=", "[", "Reg", ",", "&", "IsMFMAFn", ",", "&", "HazardDefLatency", ",", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "IsMFMAFn", "(", "MI", ")", ")", "return", "false", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "DstReg", "==", "Reg", ")", "return", "false", ";", "HazardDefLatency", "=", "std", "::", "max", "(", "HazardDefLatency", ",", "TSchedModel", ".", "computeInstrLatency", "(", "MI", ")", ")", ";", "return", "TRI", ".", "regsOverlap", "(", "DstReg", ",", "Reg", ")", ";", "}", ";", "int", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsOverlappedMFMAFn", ",", "MaxWaitStates", ")", ";", "int", "NeedWaitStates", "=", "MFMAWritesAGPROverlappedSrcABWaitStates", ";", "int", "SrcCIdx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "int", "OpNo", "=", "MI", "->", "getOperandNo", "(", "&", "Op", ")", ";", "if", "(", "OpNo", "==", "SrcCIdx", ")", "{", "NeedWaitStates", "=", "MFMAWritesAGPROverlappedSrcCWaitStates", ";", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "switch", "(", "HazardDefLatency", ")", "{", "case", "", ":", "NeedWaitStates", "=", "MFMA4x4WritesAGPRAccVgprReadWaitStates", ";", "break", ";", "case", "", ":", "NeedWaitStates", "=", "MFMA16x16WritesAGPRAccVgprReadWaitStates", ";", "break", ";", "case", "", ":", "LLVM_FALLTHROUGH", ";", "default", ":", "NeedWaitStates", "=", "MFMA32x32WritesAGPRAccVgprReadWaitStates", ";", "break", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer36", "Func": "checkMAIHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47987, "Length": 510, "Cover_Rate": 0.5225409836065574} {"Template_token": ["", "auto", "IsAccVgprReadFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", "->", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "const", "int", "AccVgprReadLdStWaitStates", "=", "", ";", "const", "int", "VALUWriteAccVgprReadLdStDepVALUWaitStates", "=", "", ";", "const", "int", "MaxWaitStates", "=", "", ";", "int", "WaitStatesNeededForUse", "=", "AccVgprReadLdStWaitStates", "-", "getWaitStatesSinceDef", "(", "Reg", ",", "IsAccVgprReadFn", ",", "MaxWaitStates", ")", ";"], "ground_truth": ["WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "File": "GCNHazardRecognizer36", "Func": "checkMAILdStHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47988, "Length": 117, "Cover_Rate": 0.44150943396226416} {"Template_token": ["", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "checkMAIHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isDS", "(", "*", "MI", ")", ")", "&&", "checkMAILdStHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer37", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47989, "Length": 226, "Cover_Rate": 0.5445783132530121} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "return", "NoHazard", ";", "if", "(", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", "&&", "checkSMRDHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasNSAtoVMEMBug", "(", ")", "&&", "checkNSAtoVMEMHazard", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "checkFPAtomicToDenormModeHazard", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasNoDataDepHazard", "(", ")", ")", "return", "NoHazard", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "checkMAIHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isDS", "(", "*", "MI", ")", ")", "&&", "checkMAILdStHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer37", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47990, "Length": 378, "Cover_Rate": 0.9108433734939759} {"Template_token": ["", "unsigned", "NumWaitStates", "=", "TII", ".", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}", "EmittedInstrs", ".", "resize", "(", "getMaxLookAhead", "(", ")", ")", ";", "CurrCycleInstr", "=", "nullptr", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer38", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47991, "Length": 68, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "auto", "IsVALUFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "!", "InstrInfo", "::", "isMAI", "(", "*", "MI", ")", ";", "}", ";", "return", "getWaitStatesSinceDef", "(", "Reg", ",", "IsVALUFn", ",", "", ")", "<", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "}", ";", "WaitStatesNeededForUse", "=", "VALUWriteAccVgprRdWrLdStDepVALUWaitStates", "-", "getWaitStatesSince", "(", "IsVALUAccVgprRdWrCheckFn", ",", "MaxWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer3", "Func": "checkMAILdStHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47992, "Length": 98, "Cover_Rate": 0.3563636363636364} {"Template_token": ["", "auto", "IsAccVgprReadFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", "->", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "const", "int", "AccVgprReadLdStWaitStates", "=", "", ";", "const", "int", "VALUWriteAccVgprRdWrLdStDepVALUWaitStates", "=", "", ";", "const", "int", "MaxWaitStates", "=", "", ";"], "ground_truth": ["int", "WaitStatesNeededForUse", "=", "AccVgprReadLdStWaitStates", "-", "getWaitStatesSinceDef", "(", "Reg", ",", "IsAccVgprReadFn", ",", "MaxWaitStates", ")", ";"], "File": "GCNHazardRecognizer3", "Func": "checkMAILdStHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47993, "Length": 106, "Cover_Rate": 0.38545454545454544} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "continue", ";", "}", "++", "WaitStates", ";", "}"], "ground_truth": ["return", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";"], "File": "GCNHazardRecognizer40", "Func": "getWaitStatesSince", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47994, "Length": 38, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "++", "WaitStates", ";", "if", "(", "!", "MI", "||", "!", "IsHazardDef", "(", "MI", ")", ")", "continue", ";", "if", "(", "MI", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "WaitStates", ";", "}", "return", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer41", "Func": "getWaitStatesSinceDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47995, "Length": 44, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "int", "WaitStates", "=", "-", "", ";", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{"], "ground_truth": ["++", "WaitStates", ";"], "File": "GCNHazardRecognizer41", "Func": "getWaitStatesSinceDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47996, "Length": 36, "Cover_Rate": 0.375} {"Template_token": ["", "}", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "", "IV", "=", "", "(", "ST", ".", "getCPU", "(", ")", ")", ";", "const", "MachineOperand", "*", "SDST", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "SDSTName", ")", ";", "if", "(", "!", "SDST", ")", "{", "for", "(", "const", "auto", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isSGPRClass", "(", "TRI", "->", "getPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "{", "SDST", "=", "&", "MO", ";", "break", ";", "}", "}", "}", "if", "(", "!", "SDST", ")", "return", "false", ";", "const", "unsigned", "SDSTReg", "=", "SDST", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "SDSTReg", ",", "TRI", "]", "(", "MachineInstr", "*", "I", ")", "{", "return", "InstrInfo", "::", "isSMRD", "(", "*", "I", ")", "&&", "I", "->", "readsRegister", "(", "SDSTReg", ",", "TRI", ")", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "TII", ",", "IV", "]", "(", "MachineInstr", "*", "MI", ",", "int", ")", "{", "if", "(", "MI", ")", "{", "if", "(", "TII", "->", "isSALU", "(", "*", "MI", ")", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "case", "", ":", "{", "const", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "", "Decoded", "=", "", "(", "IV", ",", "Imm", ")", ";", "return", "(", "Decoded", ".", "LgkmCnt", "==", "", ")", ";", "}", "default", ":", "if", "(", "TII", "->", "isSOPP", "(", "*", "MI", ")", ")", "return", "false", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "GCNHazardRecognizer5", "Func": "fixSMEMtoVectorWriteHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47997, "Length": 310, "Cover_Rate": 0.6313645621181263} {"Template_token": ["", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer7", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 47998, "Length": 117, "Cover_Rate": 0.34011627906976744} {"Template_token": ["", "static", "void", "addRegsToSet", "(", "const", "RegisterInfo", "&", "TRI", ",", "iterator_range", "<", "MachineInstr", "::", "const_mop_iterator", ">", "Ops", ",", "BitVector", "&", "Set", ")", "{", "for", "(", "const", "MachineOperand", "&", "Op", ":", "Ops", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "addRegUnits", "(", "TRI", ",", "Set", ",", "Op", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "addRegsToSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48000, "Length": 55, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "MCRegUnitIterator", "RUI", "(", "Reg", ",", "&", "TRI", ")", ";", "RUI", ".", "isValid", "(", ")", ";", "++", "RUI", ")", "BV", ".", "set", "(", "*", "RUI", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "addRegUnits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48001, "Length": 29, "Cover_Rate": 0.6304347826086957} {"Template_token": ["", "else", "if", "(", "CurrCycleInstr", "->", "isDebugInstr", "(", ")", ")", "return", ";", "unsigned", "NumWaitStates", "=", "TII", ".", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{"], "ground_truth": ["EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";"], "File": "GCNHazardRecognizer", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48003, "Length": 64, "Cover_Rate": 0.6213592233009708} {"Template_token": ["", "if", "(", "MI", "->", "isDebugInstr", "(", ")", ")", "return", "", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSMovFedHazard", "(", ")", ")", "return", "", ";", "int", "MovFedWaitStates", "=", "", ";", "int", "WaitStatesNeeded", "=", "", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MI", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "IsHazardFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "}", ";"], "ground_truth": ["int", "WaitStatesNeededForUse", "=", "MovFedWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardFn", ",", "MovFedWaitStates", ")", ";"], "File": "GCNHazardRecognizer", "Func": "checkAnyInstHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48004, "Length": 126, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "int", "DivFMasWaitStates", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceDef", "(", "", ",", "IsHazardDefFn", ",", "DivFMasWaitStates", ")", ";"], "ground_truth": ["return", "DivFMasWaitStates", "-", "WaitStatesNeeded", ";"], "File": "GCNHazardRecognizer", "Func": "checkDivFMasHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48005, "Length": 57, "Cover_Rate": 0.8142857142857143} {"Template_token": ["", "int", "DppExecWaitStates", "=", "", ";", "int", "WaitStatesNeeded", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "DPP", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "DppVgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "[", "]", "(", "MachineInstr", "*", ")", "{", "return", "true", ";", "}", ",", "DppVgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "DppExecWaitStates", "-", "getWaitStatesSinceDef", "(", "", ",", "IsHazardDefFn", ",", "DppExecWaitStates", ")", ")", ";"], "ground_truth": ["return", "WaitStatesNeeded", ";"], "File": "GCNHazardRecognizer", "Func": "checkDPPHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48006, "Length": 139, "Cover_Rate": 0.776536312849162} {"Template_token": ["", "const", "int", "GetRegWaitStates", "=", "", ";", "auto", "IsHazardFn", "=", "[", "TII", ",", "GetRegHWReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "GetRegHWReg", "==", "getHWReg", "(", "TII", ",", "*", "MI", ")", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ",", "GetRegWaitStates", ")", ";", "return", "GetRegWaitStates", "-", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "checkGetRegHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48007, "Length": 49, "Cover_Rate": 0.6049382716049383} {"Template_token": ["", "unsigned", "GetRegHWReg", "=", "getHWReg", "(", "TII", ",", "*", "GetRegInstr", ")", ";", "const", "int", "GetRegWaitStates", "=", "", ";", "auto", "IsHazardFn", "=", "[", "TII", ",", "GetRegHWReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "GetRegHWReg", "==", "getHWReg", "(", "TII", ",", "*", "MI", ")", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ",", "GetRegWaitStates", ")", ";", "return", "GetRegWaitStates", "-", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "checkGetRegHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48008, "Length": 60, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isSALU", "(", "*", "MI", ")", ";", "}", ";", "return", "SMovRelWaitStates", "-", "getWaitStatesSinceDef", "(", "", ",", "IsHazardFn", ",", "SMovRelWaitStates", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "checkReadM0Hazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48009, "Length": 36, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "const", "int", "RFEWaitStates", "=", "", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "getHWReg", "(", "TII", ",", "*", "MI", ")", "==", "", "::", "ID_TRAPSTS", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer", "Func": "checkRFEHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48010, "Length": 33, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "unsigned", "LaneSelectReg", "=", "LaneSelectOp", "->", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "const", "int", "RWLaneWaitStates", "=", "", ";", "int", "WaitStatesSince", "=", "getWaitStatesSinceDef", "(", "LaneSelectReg", ",", "IsHazardFn", ",", "RWLaneWaitStates", ")", ";"], "ground_truth": ["return", "RWLaneWaitStates", "-", "WaitStatesSince", ";"], "File": "GCNHazardRecognizer", "Func": "checkRWLaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48011, "Length": 55, "Cover_Rate": 0.3819444444444444} {"Template_token": ["", "int", "GCNHazardRecognizer", "::", "checkRWLaneHazards", "(", "MachineInstr", "*", "RWLane", ")", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["const", "MachineOperand", "*", "LaneSelectOp", "=", "TII", "->", "getNamedOperand", "(", "*", "RWLane", ",", "", "::", "src1", ")", ";"], "File": "GCNHazardRecognizer", "Func": "checkRWLaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48012, "Length": 60, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "auto", "IsHazardFn", "=", "[", "TII", ",", "HWReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "HWReg", "==", "getHWReg", "(", "TII", ",", "*", "MI", ")", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ",", "SetRegWaitStates", ")", ";", "return", "SetRegWaitStates", "-", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "checkSetRegHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48013, "Length": 43, "Cover_Rate": 0.46236559139784944} {"Template_token": ["", "bool", "IsBufferSMRD", "=", "TII", ".", "isBufferSMRD", "(", "*", "SMRD", ")", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ",", "SmrdSgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "IsBufferSMRD", ")", "{", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsBufferHazardDefFn", ",", "SmrdSgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "}"], "ground_truth": ["return", "WaitStatesNeeded", ";"], "File": "GCNHazardRecognizer", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48014, "Length": 104, "Cover_Rate": 0.5024154589371981} {"Template_token": ["", "int", "WaitStatesNeeded", "=", "", ";", "WaitStatesNeeded", "=", "checkSoftClauseHazards", "(", "SMRD", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "!=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "WaitStatesNeeded", ";", "int", "SmrdSgprWaitStates", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "auto", "IsBufferHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isSALU", "(", "*", "MI", ")", ";", "}", ";", "bool", "IsBufferSMRD", "=", "TII", ".", "isBufferSMRD", "(", "*", "SMRD", ")", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ",", "SmrdSgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "IsBufferSMRD", ")", "{", "int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsBufferHazardDefFn", ",", "SmrdSgprWaitStates", ")", ";"], "ground_truth": ["WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "File": "GCNHazardRecognizer", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48015, "Length": 177, "Cover_Rate": 0.855072463768116} {"Template_token": ["", "if", "(", "IsSMRD", "!=", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "break", ";", "addClauseInst", "(", "*", "MI", ")", ";", "}", "if", "(", "ClauseDefs", ".", "none", "(", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "MEM", "->", "mayStore", "(", ")", ")", "return", "", ";"], "File": "GCNHazardRecognizer", "Func": "checkSoftClauseHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48016, "Length": 43, "Cover_Rate": 0.3739130434782609} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "int", "WaitStatesNeeded", "=", "", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "VALU", "->", "defs", "(", ")", ")", "{", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "checkVALUHazardsHelper", "(", "Def", ",", "MRI", ")", ")", ";", "}", "return", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "checkVALUHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48017, "Length": 51, "Cover_Rate": 0.6986301369863014} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "int", "VALUWaitStates", "=", "", ";", "int", "WaitStatesNeeded", "=", "", ";", "if", "(", "!", "TRI", "->", "isVGPR", "(", "MRI", ",", "Def", ".", "getReg", "(", ")", ")", ")", "return", "WaitStatesNeeded", ";", "unsigned", "Reg", "=", "Def", ".", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "this", ",", "Reg", ",", "TRI", "]", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["int", "DataIdx", "=", "createsVALUHazard", "(", "*", "MI", ")", ";"], "File": "GCNHazardRecognizer", "Func": "checkVALUHazardsHelper", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48018, "Length": 75, "Cover_Rate": 0.5244755244755245} {"Template_token": ["", "return", "DataIdx", ">=", "", "&&", "TRI", "->", "regsOverlap", "(", "MI", "->", "getOperand", "(", "DataIdx", ")", ".", "getReg", "(", ")", ",", "Reg", ")", ";", "}", ";", "int", "WaitStatesNeededForDef", "=", "VALUWaitStates", "-", "getWaitStatesSince", "(", "IsHazardFn", ",", "VALUWaitStates", ")", ";"], "ground_truth": ["WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForDef", ")", ";"], "File": "GCNHazardRecognizer", "Func": "checkVALUHazardsHelper", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48019, "Length": 48, "Cover_Rate": 0.3356643356643357} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "Use", ":", "VMEM", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "VmemSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ",", "VmemSgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "checkVMEMHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48020, "Length": 72, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "const", "int", "VmemSgprWaitStates", "=", "", ";", "auto", "IsHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "VMEM", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "TRI", ".", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "VmemSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ",", "VmemSgprWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "checkVMEMHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48021, "Length": 101, "Cover_Rate": 0.7318840579710145} {"Template_token": ["", "IsHazardRecognizerMode", "(", "false", ")", ",", "CurrCycleInstr", "(", "nullptr", ")", ",", "MF", "(", "MF", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "TII", ".", "getRegisterInfo", "(", ")", ")", ",", "ClauseUses", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", ",", "ClauseDefs", "(", "TRI", ".", "getNumRegUnits", "(", ")", ")", "{", "MaxLookAhead", "=", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "GCNHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48022, "Length": 69, "Cover_Rate": 0.8734177215189873} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", "&&", "checkSMRDHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48024, "Length": 195, "Cover_Rate": 0.6151419558359621} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", "&&", "checkSMRDHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48025, "Length": 142, "Cover_Rate": 0.4479495268138801} {"Template_token": ["", "return", "::", "getWaitStatesSince", "(", "IsHazard", ",", "CurrCycleInstr", ",", "IsExpiredFn", ")", ";", "}", "int", "WaitStates", "=", "", ";", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{", "if", "(", "MI", ")", "{", "if", "(", "IsHazard", "(", "MI", ")", ")", "return", "WaitStates", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "continue", ";", "}", "++", "WaitStates", ";"], "ground_truth": ["if", "(", "WaitStates", ">=", "Limit", ")", "break", ";"], "File": "GCNHazardRecognizer", "Func": "getWaitStatesSince", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48026, "Length": 63, "Cover_Rate": 0.5478260869565217} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "IsHazardDef", ",", "TRI", ",", "Reg", "]", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "IsHazardDef", "(", "MI", ")", "&&", "MI", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ";"], "File": "GCNHazardRecognizer", "Func": "getWaitStatesSinceDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48027, "Length": 42, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "return", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "IsHazard", "(", "MI", ")", ";", "}", ";"], "ground_truth": ["return", "getWaitStatesSince", "(", "IsHazardFn", ",", "Limit", ")", ";"], "File": "GCNHazardRecognizer", "Func": "getWaitStatesSinceSetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48028, "Length": 25, "Cover_Rate": 0.5} {"Template_token": ["", "static", "bool", "isDivFMas", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "isDivFMas", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48029, "Length": 18, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "return", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "isSSetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48031, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "IsHazardRecognizerMode", "=", "true", ";", "CurrCycleInstr", "=", "MI", ";", "unsigned", "W", "=", "PreEmitNoopsCommon", "(", "MI", ")", ";", "CurrCycleInstr", "=", "nullptr", ";", "return", "W", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "PreEmitNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48033, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer", "Func": "PreEmitNoopsCommon", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48034, "Length": 105, "Cover_Rate": 0.30523255813953487} {"Template_token": ["", "int", "RHeight", "=", "(", "int", ")", "right", "->", "getHeight", "(", ")", ";", "if", "(", "LHeight", "!=", "RHeight", ")", "return", "LHeight", ">", "RHeight", "?", "", ":", "-", "", ";", "int", "LDepth", "=", "left", "->", "getDepth", "(", ")", ";", "int", "RDepth", "=", "right", "->", "getDepth", "(", ")", ";", "if", "(", "LDepth", "!=", "RDepth", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "left", "->", "NodeNum", "<<", "", "<<", "LDepth", "<<", "", "<<", "right", "->", "NodeNum", "<<", "", "<<", "RDepth", "<<", "", ")", ";", "return", "LDepth", "<", "RDepth", "?", "", ":", "-", "", ";", "}", "if", "(", "left", "->", "Latency", "!=", "right", "->", "Latency", ")", "return", "left", "->", "Latency", ">", "right", "->", "Latency", "?", "", ":", "-", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "GCNILPSched1", "Func": "BUCompareLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48035, "Length": 121, "Cover_Rate": 0.8175675675675675} {"Template_token": ["", "static", "int", "BUCompareLatency", "(", "const", "SUnit", "*", "left", ",", "const", "SUnit", "*", "right", ")", "{", "int", "LHeight", "=", "(", "int", ")", "left", "->", "getHeight", "(", ")", ";", "int", "RHeight", "=", "(", "int", ")", "right", "->", "getHeight", "(", ")", ";", "if", "(", "LHeight", "!=", "RHeight", ")", "return", "LHeight", ">", "RHeight", "?", "", ":", "-", "", ";"], "ground_truth": ["int", "LDepth", "=", "left", "->", "getDepth", "(", ")", ";"], "File": "GCNILPSched1", "Func": "BUCompareLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48036, "Length": 64, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "if", "(", "LScratch", "!=", "RScratch", ")", "return", "LScratch", ">", "RScratch", "?", "right", ":", "left", ";", "bool", "const", "DisableSchedCycles", "=", "false", ";", "if", "(", "!", "DisableSchedCycles", ")", "{", "int", "result", "=", "BUCompareLatency", "(", "left", ",", "right", ")", ";", "if", "(", "result", "!=", "", ")", "return", "result", ">", "", "?", "right", ":", "left", ";", "return", "left", ";", "}", "else", "{", "if", "(", "left", "->", "getHeight", "(", ")", "!=", "right", "->", "getHeight", "(", ")", ")", "return", "(", "left", "->", "getHeight", "(", ")", ">", "right", "->", "getHeight", "(", ")", ")", "?", "right", ":", "left", ";", "if", "(", "left", "->", "getDepth", "(", ")", "!=", "right", "->", "getDepth", "(", ")", ")", "return", "(", "left", "->", "getDepth", "(", ")", "<", "right", "->", "getDepth", "(", ")", ")", "?", "right", ":", "left", ";", "}", "assert", "(", "left", "->", "NodeQueueId", "&&", "right", "->", "NodeQueueId", "&&", "", ")", ";"], "ground_truth": ["return", "(", "left", "->", "NodeQueueId", ">", "right", "->", "NodeQueueId", ")", "?", "right", ":", "left", ";"], "File": "GCNILPSched1", "Func": "pickBest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48037, "Length": 153, "Cover_Rate": 0.3558139534883721} {"Template_token": ["", "Schedule", ".", "reserve", "(", "SUnits", ".", "size", "(", ")", ")", ";", "while", "(", "true", ")", "{", "if", "(", "AvailQueue", ".", "empty", "(", ")", "&&", "!", "PendingQueue", ".", "empty", "(", ")", ")", "{", "auto", "EarliestSU", "=", "std", "::", "min_element", "(", "PendingQueue", ".", "begin", "(", ")", ",", "PendingQueue", ".", "end", "(", ")", ",", "[", "=", "]", "(", "const", "Candidate", "&", "C1", ",", "const", "Candidate", "&", "C2", ")", "{", "return", "C1", ".", "SU", "->", "getHeight", "(", ")", "<", "C2", ".", "SU", "->", "getHeight", "(", ")", ";", "}", ")", "->", "SU", ";", "advanceToCycle", "(", "std", "::", "max", "(", "CurCycle", "+", "", ",", "EarliestSU", "->", "getHeight", "(", ")", ")", ")", ";", "}", "if", "(", "AvailQueue", ".", "empty", "(", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ";", "for", "(", "auto", "&", "C", ":", "AvailQueue", ")", "dbgs", "(", ")", "<<", "' '", "<<", "C", ".", "SU", "->", "NodeNum", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "auto", "C", "=", "pickCandidate", "(", ")", ";", "assert", "(", "C", ")", ";"], "ground_truth": ["AvailQueue", ".", "remove", "(", "*", "C", ")", ";"], "File": "GCNILPSched5", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48038, "Length": 174, "Cover_Rate": 0.39545454545454545} {"Template_token": ["", "CurCycle", "=", "NextCycle", ";"], "ground_truth": ["releasePending", "(", ")", ";"], "File": "GCNILPSched", "Func": "advanceToCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48039, "Length": 8, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "LDepth", "!=", "RDepth", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "left", "->", "NodeNum", "<<", "", "<<", "LDepth", "<<", "", "<<", "right", "->", "NodeNum", "<<", "", "<<", "RDepth", "<<", "", ")", ";"], "ground_truth": ["return", "LDepth", "<", "RDepth", "?", "", ":", "-", "", ";"], "File": "GCNILPSched", "Func": "BUCompareLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48040, "Length": 46, "Cover_Rate": 0.3108108108108108} {"Template_token": ["", "if", "(", "LDepth", "!=", "RDepth", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "left", "->", "NodeNum", "<<", "", "<<", "LDepth", "<<", "", "<<", "right", "->", "NodeNum", "<<", "", "<<", "RDepth", "<<", "", ")", ";", "return", "LDepth", "<", "RDepth", "?", "", ":", "-", "", ";", "}"], "ground_truth": ["if", "(", "left", "->", "Latency", "!=", "right", "->", "Latency", ")", "return", "left", "->", "Latency", ">", "right", "->", "Latency", "?", "", ":", "-", "", ";"], "File": "GCNILPSched", "Func": "BUCompareLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48041, "Length": 71, "Cover_Rate": 0.4797297297297297} {"Template_token": ["", "unsigned", "Scratches", "=", "", ";", "for", "(", "const", "SDep", "&", "Pred", ":", "SU", "->", "Preds", ")", "{", "if", "(", "Pred", ".", "isCtrl", "(", ")", ")", "continue", ";"], "ground_truth": ["Scratches", "++", ";"], "File": "GCNILPSched", "Func": "calcMaxScratches", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48042, "Length": 30, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "SethiUllmanNumber", "!=", "", ")", "return", "SethiUllmanNumber", ";", "unsigned", "Extra", "=", "", ";", "for", "(", "const", "SDep", "&", "Pred", ":", "SU", "->", "Preds", ")", "{", "if", "(", "Pred", ".", "isCtrl", "(", ")", ")", "continue", ";", "SUnit", "*", "PredSU", "=", "Pred", ".", "getSUnit", "(", ")", ";", "unsigned", "PredSethiUllman", "=", "CalcNodeSethiUllmanNumber", "(", "PredSU", ",", "SUNumbers", ")", ";", "if", "(", "PredSethiUllman", ">", "SethiUllmanNumber", ")", "{", "SethiUllmanNumber", "=", "PredSethiUllman", ";", "Extra", "=", "", ";", "}", "else", "if", "(", "PredSethiUllman", "==", "SethiUllmanNumber", ")", "++", "Extra", ";", "}", "SethiUllmanNumber", "+=", "Extra", ";"], "ground_truth": ["if", "(", "SethiUllmanNumber", "==", "", ")", "SethiUllmanNumber", "=", "", ";"], "File": "GCNILPSched", "Func": "CalcNodeSethiUllmanNumber", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48043, "Length": 97, "Cover_Rate": 0.7404580152671756} {"Template_token": ["", "Candidate", "(", "SUnit", "*", "SU_", ")", ":", "SU", "(", "SU_", ")", "{"], "ground_truth": ["}"], "File": "GCNILPSched", "Func": "Candidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48044, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "Candidate", "(", "SUnit", "*", "SU_", ")", ":", "SU", "(", "SU_", ")", "{"], "ground_truth": ["}"], "File": "GCNILPSched", "Func": "Candidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48045, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "static", "unsigned", "closestSucc", "(", "const", "SUnit", "*", "SU", ")", "{", "unsigned", "MaxHeight", "=", "", ";", "for", "(", "const", "SDep", "&", "Succ", ":", "SU", "->", "Succs", ")", "{", "if", "(", "Succ", ".", "isCtrl", "(", ")", ")", "continue", ";", "unsigned", "Height", "=", "Succ", ".", "getSUnit", "(", ")", "->", "getHeight", "(", ")", ";", "if", "(", "Height", ">", "MaxHeight", ")", "MaxHeight", "=", "Height", ";", "}"], "ground_truth": ["return", "MaxHeight", ";"], "File": "GCNILPSched", "Func": "closestSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48046, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "if", "(", "SU", "->", "NumPreds", "==", "", "&&", "SU", "->", "NumSuccs", "!=", "", ")", "return", "", ";"], "ground_truth": ["return", "SUNumbers", "[", "SU", "->", "NodeNum", "]", ";"], "File": "GCNILPSched", "Func": "getNodePriority", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48047, "Length": 25, "Cover_Rate": 0.36764705882352944} {"Template_token": ["", "if", "(", "SU", "->", "NumSuccs", "==", "", "&&", "SU", "->", "NumPreds", "!=", "", ")", "return", "", ";", "if", "(", "SU", "->", "NumPreds", "==", "", "&&", "SU", "->", "NumSuccs", "!=", "", ")", "return", "", ";"], "ground_truth": ["return", "SUNumbers", "[", "SU", "->", "NodeNum", "]", ";"], "File": "GCNILPSched", "Func": "getNodePriority", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48048, "Length": 42, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "GCNILPScheduler", "S", ";"], "ground_truth": ["return", "S", ".", "schedule", "(", "BotRoots", ",", "DAG", ")", ";"], "File": "GCNILPSched", "Func": "makeGCNILPScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48049, "Length": 13, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "std", "::", "vector", "<", "const", "SUnit", "*", ">", "makeGCNILPScheduler", "(", "ArrayRef", "<", "const", "SUnit", "*", ">", "BotRoots", ",", "const", "ScheduleDAG", "&", "DAG", ")", "{", "GCNILPScheduler", "S", ";"], "ground_truth": ["return", "S", ".", "schedule", "(", "BotRoots", ",", "DAG", ")", ";"], "File": "GCNILPSched", "Func": "makeGCNILPScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48050, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "unsigned", "LScratch", "=", "calcMaxScratches", "(", "left", ")", ";", "unsigned", "RScratch", "=", "calcMaxScratches", "(", "right", ")", ";", "if", "(", "LScratch", "!=", "RScratch", ")", "return", "LScratch", ">", "RScratch", "?", "right", ":", "left", ";", "bool", "const", "DisableSchedCycles", "=", "false", ";", "if", "(", "!", "DisableSchedCycles", ")", "{", "int", "result", "=", "BUCompareLatency", "(", "left", ",", "right", ")", ";", "if", "(", "result", "!=", "", ")", "return", "result", ">", "", "?", "right", ":", "left", ";", "return", "left", ";", "}", "else", "{", "if", "(", "left", "->", "getHeight", "(", ")", "!=", "right", "->", "getHeight", "(", ")", ")", "return", "(", "left", "->", "getHeight", "(", ")", ">", "right", "->", "getHeight", "(", ")", ")", "?", "right", ":", "left", ";", "if", "(", "left", "->", "getDepth", "(", ")", "!=", "right", "->", "getDepth", "(", ")", ")", "return", "(", "left", "->", "getDepth", "(", ")", "<", "right", "->", "getDepth", "(", ")", ")", "?", "right", ":", "left", ";", "}", "assert", "(", "left", "->", "NodeQueueId", "&&", "right", "->", "NodeQueueId", "&&", "", ")", ";", "return", "(", "left", "->", "NodeQueueId", ">", "right", "->", "NodeQueueId", ")", "?", "right", ":", "left", ";"], "ground_truth": ["}"], "File": "GCNILPSched", "Func": "pickBest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48051, "Length": 170, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "auto", "Best", "=", "AvailQueue", ".", "begin", "(", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "AvailQueue", ".", "begin", "(", ")", ")", ",", "E", "=", "AvailQueue", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "NewBestSU", "=", "pickBest", "(", "Best", "->", "SU", ",", "I", "->", "SU", ")", ";", "if", "(", "NewBestSU", "!=", "Best", "->", "SU", ")", "{", "assert", "(", "NewBestSU", "==", "I", "->", "SU", ")", ";", "Best", "=", "I", ";", "}", "}", "return", "&", "*", "Best", ";"], "ground_truth": ["}"], "File": "GCNILPSched", "Func": "pickCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48052, "Length": 85, "Cover_Rate": 0.8018867924528302} {"Template_token": ["", "auto", "NewBestSU", "=", "pickBest", "(", "Best", "->", "SU", ",", "I", "->", "SU", ")", ";", "if", "(", "NewBestSU", "!=", "Best", "->", "SU", ")", "{", "assert", "(", "NewBestSU", "==", "I", "->", "SU", ")", ";", "Best", "=", "I", ";", "}", "}", "return", "&", "*", "Best", ";"], "ground_truth": ["}"], "File": "GCNILPSched", "Func": "pickCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48053, "Length": 44, "Cover_Rate": 0.41509433962264153} {"Template_token": ["", "for", "(", "auto", "I", "=", "PendingQueue", ".", "begin", "(", ")", ",", "E", "=", "PendingQueue", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{"], "ground_truth": ["auto", "&", "C", "=", "*", "I", "++", ";"], "File": "GCNILPSched", "Func": "releasePending", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48054, "Length": 33, "Cover_Rate": 0.4177215189873418} {"Template_token": ["", "void", "GCNILPScheduler", "::", "releasePending", "(", ")", "{", "for", "(", "auto", "I", "=", "PendingQueue", ".", "begin", "(", ")", ",", "E", "=", "PendingQueue", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "auto", "&", "C", "=", "*", "I", "++", ";", "if", "(", "C", ".", "SU", "->", "getHeight", "(", ")", "<=", "CurCycle", ")", "{", "PendingQueue", ".", "remove", "(", "C", ")", ";"], "ground_truth": ["AvailQueue", ".", "push_back", "(", "C", ")", ";"], "File": "GCNILPSched", "Func": "releasePending", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48055, "Length": 67, "Cover_Rate": 0.8481012658227848} {"Template_token": ["", "auto", "PredSU", "=", "PredEdge", ".", "getSUnit", "(", ")", ";", "if", "(", "PredEdge", ".", "isWeak", "(", ")", ")", "continue", ";", "assert", "(", "PredSU", "->", "isBoundaryNode", "(", ")", "||", "PredSU", "->", "NumSuccsLeft", ">", "", ")", ";"], "ground_truth": ["PredSU", "->", "setHeightToAtLeast", "(", "SU", "->", "getHeight", "(", ")", "+", "PredEdge", ".", "getLatency", "(", ")", ")", ";"], "File": "GCNILPSched", "Func": "releasePredecessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48056, "Length": 51, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "if", "(", "AvailQueue", ".", "empty", "(", ")", "&&", "!", "PendingQueue", ".", "empty", "(", ")", ")", "{", "auto", "EarliestSU", "=", "std", "::", "min_element", "(", "PendingQueue", ".", "begin", "(", ")", ",", "PendingQueue", ".", "end", "(", ")", ",", "[", "=", "]", "(", "const", "Candidate", "&", "C1", ",", "const", "Candidate", "&", "C2", ")", "{", "return", "C1", ".", "SU", "->", "getHeight", "(", ")", "<", "C2", ".", "SU", "->", "getHeight", "(", ")", ";", "}", ")", "->", "SU", ";", "advanceToCycle", "(", "std", "::", "max", "(", "CurCycle", "+", "", ",", "EarliestSU", "->", "getHeight", "(", ")", ")", ")", ";", "}", "if", "(", "AvailQueue", ".", "empty", "(", ")", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ";", "for", "(", "auto", "&", "C", ":", "AvailQueue", ")", "dbgs", "(", ")", "<<", "' '", "<<", "C", ".", "SU", "->", "NodeNum", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "auto", "C", "=", "pickCandidate", "(", ")", ";", "assert", "(", "C", ")", ";", "AvailQueue", ".", "remove", "(", "*", "C", ")", ";", "auto", "SU", "=", "C", "->", "SU", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "SU", "->", "dump", "(", "&", "DAG", ")", ")", ";", "advanceToCycle", "(", "SU", "->", "getHeight", "(", ")", ")", ";", "releasePredecessors", "(", "SU", ")", ";", "Schedule", ".", "push_back", "(", "SU", ")", ";", "SU", "->", "isScheduled", "=", "true", ";", "}", "assert", "(", "SUnits", ".", "size", "(", ")", "==", "Schedule", ".", "size", "(", ")", ")", ";", "std", "::", "reverse", "(", "Schedule", ".", "begin", "(", ")", ",", "Schedule", ".", "end", "(", ")", ")", ";", "for", "(", "auto", "&", "SU", ":", "SUnits", ")", "SU", "=", "SUSavedCopy", "[", "SU", ".", "NodeNum", "]", ";"], "ground_truth": ["return", "Schedule", ";"], "File": "GCNILPSched", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48057, "Length": 262, "Cover_Rate": 0.5954545454545455} {"Template_token": ["", "Sch", ".", "BaseClass", "::", "startBlock", "(", "BB", ")", ";", "Sch", ".", "BaseClass", "::", "enterRegion", "(", "BB", ",", "R", ".", "Begin", ",", "R", ".", "End", ",", "R", ".", "NumRegionInstrs", ")", ";"], "ground_truth": ["Sch", ".", "buildSchedGraph", "(", "Sch", ".", "AA", ",", "nullptr", ",", "nullptr", ",", "nullptr", ",", "true", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "BuildDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48058, "Length": 47, "Cover_Rate": 0.46078431372549017} {"Template_token": ["", "BuildDAG", "(", "const", "Region", "&", "R", ",", "GCNIterativeScheduler", "&", "_Sch", ")", ":", "Sch", "(", "_Sch", ")", "{", "auto", "BB", "=", "R", ".", "Begin", "->", "getParent", "(", ")", ";", "Sch", ".", "BaseClass", "::", "startBlock", "(", "BB", ")", ";"], "ground_truth": ["Sch", ".", "BaseClass", "::", "enterRegion", "(", "BB", ",", "R", ".", "Begin", ",", "R", ".", "End", ",", "R", ".", "NumRegionInstrs", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "BuildDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48059, "Length": 58, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "const", "auto", "&", "D", "=", "std", "::", "find_if", "(", "DbgB", ",", "DbgE", ",", "[", "SU", "]", "(", "decltype", "(", "*", "DbgB", ")", "&", "P", ")", "{", "return", "P", ".", "second", "==", "SU", "->", "getInstr", "(", ")", ";", "}", ")", ";", "if", "(", "D", "!=", "DbgE", ")", "Res", ".", "push_back", "(", "D", "->", "first", ")", ";", "}"], "ground_truth": ["return", "Res", ";"], "File": "GCNIterativeScheduler (2)", "Func": "detachSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48060, "Length": 59, "Cover_Rate": 0.4041095890410959} {"Template_token": ["", "if", "(", "NumRegionInstrs", ">", "", ")", "{", "Regions", ".", "push_back", "(", "new", "(", "Alloc", ".", "Allocate", "(", ")", ")", "Region", "{", "Begin", ",", "End", ",", "NumRegionInstrs", ",", "getRegionPressure", "(", "Begin", ",", "End", ")", ",", "nullptr", "}", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "enterRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48061, "Length": 39, "Cover_Rate": 0.5131578947368421} {"Template_token": ["", "switch", "(", "Strategy", ")", "{", "case", "SCHEDULE_MINREGONLY", ":", "scheduleMinReg", "(", ")", ";", "break", ";"], "ground_truth": ["case", "SCHEDULE_MINREGFORCED", ":", "scheduleMinReg", "(", "true", ")", ";", "break", ";"], "File": "GCNIterativeScheduler (2)", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48062, "Length": 24, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "Regions", ".", "empty", "(", ")", ")", "return", ";", "switch", "(", "Strategy", ")", "{"], "ground_truth": ["case", "SCHEDULE_MINREGONLY", ":", "scheduleMinReg", "(", ")", ";", "break", ";"], "File": "GCNIterativeScheduler (2)", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48063, "Length": 24, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "GCNIterativeScheduler", "::", "GCNIterativeScheduler", "(", "MachineSchedContext", "*", "C", ",", "StrategyKind", "S", ")", ":", "BaseClass", "(", "C", ",", "llvm", "::", "make_unique", "<", "SchedStrategyStub", ">", "(", ")", ")", ",", "Context", "(", "C", ")", ",", "Strategy", "(", "S", ")", ",", "UPTracker", "(", "*", "LIS", ")", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "GCNIterativeScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48064, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "GCNIterativeScheduler", "::", "GCNIterativeScheduler", "(", "MachineSchedContext", "*", "C", ",", "StrategyKind", "S", ")", ":", "BaseClass", "(", "C", ",", "llvm", "::", "make_unique", "<", "SchedStrategyStub", ">", "(", ")", ")", ",", "Context", "(", "C", ")", ",", "Strategy", "(", "S", ")", ",", "UPTracker", "(", "*", "LIS", ")", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "GCNIterativeScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48065, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "const", "BBEnd", "=", "Begin", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "auto", "const", "BottomMI", "=", "End", "==", "BBEnd", "?", "std", "::", "prev", "(", "End", ")", ":", "End", ";", "auto", "AfterBottomMI", "=", "std", "::", "next", "(", "BottomMI", ")", ";", "if", "(", "AfterBottomMI", "==", "BBEnd", "||", "&", "*", "AfterBottomMI", "!=", "UPTracker", ".", "getLastTrackedMI", "(", ")", ")", "{", "UPTracker", ".", "reset", "(", "*", "BottomMI", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "GCNIterativeScheduler (2)", "Func": "getRegionPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48068, "Length": 69, "Cover_Rate": 0.41566265060240964} {"Template_token": ["", "}", "else", "{", "RPTracker", ".", "reset", "(", "*", "std", "::", "prev", "(", "BBEnd", ")", ")", ";", "}", "for", "(", "auto", "I", "=", "Schedule", ".", "end", "(", ")", ",", "B", "=", "Schedule", ".", "begin", "(", ")", ";", "I", "!=", "B", ";", ")", "{", "RPTracker", ".", "recede", "(", "*", "getMachineInstr", "(", "*", "--", "I", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "getSchedulePressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48069, "Length": 56, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "}", "else", "{", "RPTracker", ".", "reset", "(", "*", "std", "::", "prev", "(", "BBEnd", ")", ")", ";", "}", "for", "(", "auto", "I", "=", "Schedule", ".", "end", "(", ")", ",", "B", "=", "Schedule", ".", "begin", "(", ")", ";", "I", "!=", "B", ";", ")", "{"], "ground_truth": ["RPTracker", ".", "recede", "(", "*", "getMachineInstr", "(", "*", "--", "I", ")", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "getSchedulePressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48070, "Length": 55, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "initialize", "(", "ScheduleDAGMI", "*", "DAG", ")", "override", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48071, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "initialize", "(", "ScheduleDAGMI", "*", "DAG", ")", "override", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48072, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "Sch", ".", "BaseClass", "::", "startBlock", "(", "BB", ")", ";", "Sch", ".", "BaseClass", "::", "enterRegion", "(", "BB", ",", "R", ".", "Begin", ",", "R", ".", "End", ",", "R", ".", "NumRegionInstrs", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "OverrideLegacyStrategy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48073, "Length": 31, "Cover_Rate": 0.3229166666666667} {"Template_token": ["", "SUnit", "*", "pickNode", "(", "bool", "&", "IsTopNode", ")", "override", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "GCNIterativeScheduler (2)", "Func": "pickNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48074, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "LLVM_DUMP_METHOD", "static", "void", "printLivenessInfo", "(", "raw_ostream", "&", "OS", ",", "MachineBasicBlock", "::", "iterator", "Begin", ",", "MachineBasicBlock", "::", "iterator", "End", ",", "const", "LiveIntervals", "*", "LIS", ")", "{", "const", "auto", "BB", "=", "Begin", "->", "getParent", "(", ")", ";", "const", "auto", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "auto", "LiveIns", "=", "getLiveRegsBefore", "(", "*", "Begin", ",", "*", "LIS", ")", ";", "OS", "<<", "", ";", "getRegPressure", "(", "MRI", ",", "LiveIns", ")", ".", "print", "(", "OS", ")", ";", "const", "auto", "BottomMI", "=", "End", "==", "BB", "->", "end", "(", ")", "?", "std", "::", "prev", "(", "End", ")", ":", "End", ";", "const", "auto", "LiveOuts", "=", "getLiveRegsAfter", "(", "*", "BottomMI", ",", "*", "LIS", ")", ";", "OS", "<<", "", ";", "getRegPressure", "(", "MRI", ",", "LiveOuts", ")", ".", "print", "(", "OS", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "printLivenessInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48075, "Length": 130, "Cover_Rate": 1.0} {"Template_token": ["", "I", "=", "std", "::", "prev", "(", "End", ")", ";", "if", "(", "!", "I", "->", "isDebugValue", "(", ")", "&&", "LIS", ")", "OS", "<<", "LIS", "->", "getInstructionIndex", "(", "*", "I", ")", ";", "OS", "<<", "'\\t'", "<<", "*", "I", ";", "}", "if", "(", "End", "!=", "BB", "->", "end", "(", ")", ")", "{", "OS", "<<", "", ";", "if", "(", "LIS", ")", "OS", "<<", "LIS", "->", "getInstructionIndex", "(", "*", "End", ")", "<<", "'\\t'", ";", "OS", "<<", "*", "End", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "printRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48076, "Length": 75, "Cover_Rate": 0.33185840707964603} {"Template_token": ["", "OS", "<<", "", ";", "printRegion", "(", "OS", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ",", "", ")", ";", "printLivenessInfo", "(", "OS", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ";", "OS", "<<", "", ";"], "ground_truth": ["R", "->", "MaxPressure", ".", "print", "(", "OS", ",", "&", "ST", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "printRegions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48077, "Length": 52, "Cover_Rate": 0.5842696629213483} {"Template_token": ["", "printRegion", "(", "OS", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ",", "", ")", ";", "printLivenessInfo", "(", "OS", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ";", "OS", "<<", "", ";", "R", "->", "MaxPressure", ".", "print", "(", "OS", ",", "&", "ST", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "printRegions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48078, "Length": 49, "Cover_Rate": 0.550561797752809} {"Template_token": ["", "LLVM_DUMP_METHOD", "void", "GCNIterativeScheduler", "::", "printSchedResult", "(", "raw_ostream", "&", "OS", ",", "const", "Region", "*", "R", ",", "const", "GCNRegPressure", "&", "RP", ")", "const", "{", "OS", "<<", "", ";", "printRegion", "(", "OS", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ";"], "ground_truth": ["printSchedRP", "(", "OS", ",", "R", "->", "MaxPressure", ",", "RP", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "printSchedResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48079, "Length": 52, "Cover_Rate": 0.9122807017543859} {"Template_token": ["", "printRegion", "(", "OS", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ";"], "ground_truth": ["printSchedRP", "(", "OS", ",", "R", "->", "MaxPressure", ",", "RP", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "printSchedResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48080, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "LLVM_DUMP_METHOD", "void", "GCNIterativeScheduler", "::", "printSchedRP", "(", "raw_ostream", "&", "OS", ",", "const", "GCNRegPressure", "&", "Before", ",", "const", "GCNRegPressure", "&", "After", ")", "const", "{", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["OS", "<<", "", ";"], "File": "GCNIterativeScheduler (2)", "Func": "printSchedRP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48081, "Length": 40, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "void", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "override", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "releaseBottomNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48082, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "override", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "releaseBottomNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48083, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "override", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "releaseTopNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48084, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "void", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "override", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "releaseTopNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48085, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "Sch", ".", "scheduleRegion", "(", "Rgn", ",", "Sch", ".", "SUnits", ",", "SaveMaxRP", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "restoreOrder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48086, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "void", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "override", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "schedNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48088, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "void", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "override", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "schedNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48089, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "Regions", ".", "back", "(", ")", "->", "MaxPressure", ".", "print", "(", "dbgs", "(", ")", ",", "&", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48090, "Length": 26, "Cover_Rate": 0.3132530120481928} {"Template_token": ["", "if", "(", "!", "Regions", ".", "empty", "(", ")", "&&", "Regions", ".", "back", "(", ")", "->", "Begin", "==", "RegionBegin", ")", "{", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["Regions", ".", "back", "(", ")", "->", "MaxPressure", ".", "print", "(", "dbgs", "(", ")", ",", "&", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48091, "Length": 51, "Cover_Rate": 0.6144578313253012} {"Template_token": ["", "void", "GCNIterativeScheduler", "::", "scheduleBest", "(", "Region", "&", "R", ")", "{", "assert", "(", "R", ".", "BestSchedule", ".", "get", "(", ")", "&&", "", ")", ";"], "ground_truth": ["scheduleRegion", "(", "R", ",", "R", ".", "BestSchedule", "->", "Schedule", ",", "R", ".", "BestSchedule", "->", "MaxPressure", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "scheduleBest", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48092, "Length": 40, "Cover_Rate": 0.8163265306122449} {"Template_token": ["", "auto", "Occ", "=", "Regions", ".", "front", "(", ")", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ";", "if", "(", "TryMaximizeOccupancy", "&&", "Occ", "<", "TgtOcc", ")", "Occ", "=", "tryMaximizeOccupancy", "(", "TgtOcc", ")", ";", "const", "int", "NumPasses", "=", "Occ", "<", "TgtOcc", "?", "", ":", "", ";", "TgtOcc", "=", "std", "::", "min", "(", "Occ", ",", "TgtOcc", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "TgtOcc", "<<", "'\\n'", ")", ";", "GCNMaxOccupancySchedStrategy", "LStrgy", "(", "Context", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "<", "NumPasses", ";", "++", "I", ")", "{", "LStrgy", ".", "setTargetOccupancy", "(", "I", "==", "", "?", "", ":", "TgtOcc", ")", ";", "for", "(", "auto", "R", ":", "Regions", ")", "{", "OverrideLegacyStrategy", "Ovr", "(", "*", "R", ",", "LStrgy", ",", "*", "this", ")", ";", "Ovr", ".", "schedule", "(", ")", ";", "const", "auto", "RP", "=", "getRegionPressure", "(", "*", "R", ")", ";", "DEBUG", "(", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ")", ";", "if", "(", "RP", ".", "getOccupancy", "(", "ST", ")", "<", "TgtOcc", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TgtOcc", ")", ";", "if", "(", "R", "->", "BestSchedule", ".", "get", "(", ")", "&&", "R", "->", "BestSchedule", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "TgtOcc", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["scheduleBest", "(", "*", "R", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "scheduleLegacyMaxOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48093, "Length": 216, "Cover_Rate": 0.7422680412371134} {"Template_token": ["", "DEBUG", "(", "if", "(", "R", "->", "MaxPressure", ".", "less", "(", "ST", ",", "RP", ",", "TgtOcc", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ";", "}", ")", ";", "if", "(", "!", "force", "&&", "MaxPressure", ".", "less", "(", "ST", ",", "RP", ",", "TgtOcc", ")", ")", "break", ";", "scheduleRegion", "(", "*", "R", ",", "MinSchedule", ",", "RP", ")", ";", "DEBUG", "(", "printSchedResult", "(", "dbgs", "(", ")", ",", "R", ",", "RP", ")", ")", ";"], "ground_truth": ["MaxPressure", "=", "RP", ";"], "File": "GCNIterativeScheduler (2)", "Func": "scheduleMinReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48094, "Length": 86, "Cover_Rate": 0.4215686274509804} {"Template_token": ["", "const", "auto", "RP", "=", "getSchedulePressure", "(", "*", "R", ",", "MinSchedule", ")", ";", "DEBUG", "(", "if", "(", "R", "->", "MaxPressure", ".", "less", "(", "ST", ",", "RP", ",", "TgtOcc", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ";", "}", ")", ";", "if", "(", "!", "force", "&&", "MaxPressure", ".", "less", "(", "ST", ",", "RP", ",", "TgtOcc", ")", ")", "break", ";"], "ground_truth": ["scheduleRegion", "(", "*", "R", ",", "MinSchedule", ",", "RP", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "scheduleMinReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48095, "Length": 80, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "void", "GCNIterativeScheduler", "::", "scheduleRegion", "(", "Region", "&", "R", ",", "Range", "&&", "Schedule", ",", "const", "GCNRegPressure", "&", "MaxRP", ")", "{", "assert", "(", "RegionBegin", "==", "R", ".", "Begin", "&&", "RegionEnd", "==", "R", ".", "End", ")", ";", "assert", "(", "LIS", "!=", "nullptr", ")", ";", "const", "auto", "SchedMaxRP", "=", "getSchedulePressure", "(", "R", ",", "Schedule", ")", ";", "auto", "BB", "=", "R", ".", "Begin", "->", "getParent", "(", ")", ";", "auto", "Top", "=", "R", ".", "Begin", ";", "for", "(", "const", "auto", "&", "I", ":", "Schedule", ")", "{", "auto", "MI", "=", "getMachineInstr", "(", "I", ")", ";", "if", "(", "MI", "!=", "&", "*", "Top", ")", "{", "BB", "->", "remove", "(", "MI", ")", ";", "BB", "->", "insert", "(", "Top", ",", "MI", ")", ";", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "LIS", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "}", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "Op", ".", "setIsUndef", "(", "false", ")", ";", "RegisterOperands", "RegOpers", ";", "RegOpers", ".", "collect", "(", "*", "MI", ",", "*", "TRI", ",", "MRI", ",", "true", ",", "false", ")", ";", "auto", "SlotIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ";", "RegOpers", ".", "adjustLaneLiveness", "(", "*", "LIS", ",", "MRI", ",", "SlotIdx", ",", "MI", ")", ";", "}", "Top", "=", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "}", "RegionBegin", "=", "getMachineInstr", "(", "Schedule", ".", "front", "(", ")", ")", ";", "if", "(", "!", "std", "::", "is_same", "<", "decltype", "(", "*", "Schedule", ".", "begin", "(", ")", ")", ",", "MachineInstr", "*", ">", "::", "value", ")", "{", "placeDebugValues", "(", ")", ";", "RegionEnd", "=", "R", ".", "End", ";", "}", "R", ".", "Begin", "=", "RegionBegin", ";", "R", ".", "MaxPressure", "=", "MaxRP", ";", "const", "auto", "RegionMaxRP", "=", "getRegionPressure", "(", "R", ")", ";"], "ground_truth": ["const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "scheduleRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48096, "Length": 321, "Cover_Rate": 0.7985074626865671} {"Template_token": ["", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "Op", ".", "setIsUndef", "(", "false", ")", ";", "RegisterOperands", "RegOpers", ";", "RegOpers", ".", "collect", "(", "*", "MI", ",", "*", "TRI", ",", "MRI", ",", "true", ",", "false", ")", ";", "auto", "SlotIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ";", "RegOpers", ".", "adjustLaneLiveness", "(", "*", "LIS", ",", "MRI", ",", "SlotIdx", ",", "MI", ")", ";", "}", "Top", "=", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "}", "RegionBegin", "=", "getMachineInstr", "(", "Schedule", ".", "front", "(", ")", ")", ";", "if", "(", "!", "std", "::", "is_same", "<", "decltype", "(", "*", "Schedule", ".", "begin", "(", ")", ")", ",", "MachineInstr", "*", ">", "::", "value", ")", "{", "placeDebugValues", "(", ")", ";", "RegionEnd", "=", "R", ".", "End", ";", "}", "R", ".", "Begin", "=", "RegionBegin", ";", "R", ".", "MaxPressure", "=", "MaxRP", ";"], "ground_truth": ["const", "auto", "RegionMaxRP", "=", "getRegionPressure", "(", "R", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "scheduleRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48097, "Length": 174, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "R", ".", "BestSchedule", ".", "reset", "(", "new", "TentativeSchedule", "{", "detachSchedule", "(", "Schedule", ")", ",", "MaxRP", "}", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "setBestSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48098, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "bool", "shouldTrackLaneMasks", "(", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "GCNIterativeScheduler (2)", "Func": "shouldTrackLaneMasks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48100, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "false", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "shouldTrackLaneMasks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48101, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "shouldTrackPressure", "(", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "shouldTrackPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48102, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "std", "::", "sort", "(", "Regions", ".", "begin", "(", ")", ",", "Regions", ".", "end", "(", ")", ",", "[", "&", "ST", ",", "TargetOcc", "]", "(", "const", "Region", "*", "R1", ",", "const", "Region", "*", "R2", ")", "{", "return", "R2", "->", "MaxPressure", ".", "less", "(", "ST", ",", "R1", "->", "MaxPressure", ",", "TargetOcc", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "sortRegionsByPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48104, "Length": 67, "Cover_Rate": 0.8701298701298701} {"Template_token": ["", "for", "(", "auto", "R", ":", "Regions", ")", "{", "if", "(", "R", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "NewOcc", ")", "break", ";", "DEBUG", "(", "printRegion", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ",", "", ")", ";", "printLivenessInfo", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ")", ";", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";"], "ground_truth": ["const", "auto", "MinSchedule", "=", "makeMinRegSchedule", "(", "DAG", ".", "getTopRoots", "(", ")", ",", "*", "this", ")", ";"], "File": "GCNIterativeScheduler (2)", "Func": "tryMaximizeOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48105, "Length": 88, "Cover_Rate": 0.3562753036437247} {"Template_token": ["", "Sch", ".", "BaseClass", "::", "exitRegion", "(", ")", ";", "Sch", ".", "BaseClass", "::", "finishBlock", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "~BuildDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48106, "Length": 17, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "Sch", ".", "BaseClass", "::", "exitRegion", "(", ")", ";", "Sch", ".", "BaseClass", "::", "finishBlock", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "~BuildDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48107, "Length": 17, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "~", "OverrideLegacyStrategy", "(", ")", "{", "Sch", ".", "BaseClass", "::", "exitRegion", "(", ")", ";", "Sch", ".", "BaseClass", "::", "finishBlock", "(", ")", ";", "Sch", ".", "SchedImpl", ".", "release", "(", ")", ";", "Sch", ".", "SchedImpl", "=", "std", "::", "move", "(", "SaveSchedImpl", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "~OverrideLegacyStrategy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48108, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "~", "OverrideLegacyStrategy", "(", ")", "{", "Sch", ".", "BaseClass", "::", "exitRegion", "(", ")", ";", "Sch", ".", "BaseClass", "::", "finishBlock", "(", ")", ";", "Sch", ".", "SchedImpl", ".", "release", "(", ")", ";", "Sch", ".", "SchedImpl", "=", "std", "::", "move", "(", "SaveSchedImpl", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "~OverrideLegacyStrategy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48109, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "I", "=", "Begin", ";", "MaxInstNum", "=", "std", "::", "max", "(", "MaxInstNum", ",", "", ")", ";", "for", "(", ";", "I", "!=", "End", "&&", "MaxInstNum", ";", "++", "I", ",", "--", "MaxInstNum", ")", "{", "if", "(", "!", "I", "->", "isDebugValue", "(", ")", "&&", "LIS", ")", "OS", "<<", "LIS", "->", "getInstructionIndex", "(", "*", "I", ")", ";", "OS", "<<", "'\\t'", "<<", "*", "I", ";", "}", "if", "(", "I", "!=", "End", ")", "{", "OS", "<<", "", ";", "I", "=", "std", "::", "prev", "(", "End", ")", ";", "if", "(", "!", "I", "->", "isDebugValue", "(", ")", "&&", "LIS", ")", "OS", "<<", "LIS", "->", "getInstructionIndex", "(", "*", "I", ")", ";", "OS", "<<", "'\\t'", "<<", "*", "I", ";", "}", "if", "(", "End", "!=", "BB", "->", "end", "(", ")", ")", "{", "OS", "<<", "", ";", "if", "(", "LIS", ")", "OS", "<<", "LIS", "->", "getInstructionIndex", "(", "*", "End", ")", "<<", "'\\t'", ";", "OS", "<<", "*", "End", ";", "}"], "ground_truth": ["}"], "File": "GCNIterativeScheduler10", "Func": "printRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48110, "Length": 148, "Cover_Rate": 0.6548672566371682} {"Template_token": ["", "TgtOcc", "=", "std", "::", "min", "(", "Occ", ",", "TgtOcc", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "TgtOcc", "<<", "'\\n'", ")", ";", "for", "(", "auto", "R", ":", "Regions", ")", "{", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";", "const", "auto", "ILPSchedule", "=", "makeGCNILPScheduler", "(", "DAG", ".", "getBottomRoots", "(", ")", ",", "*", "this", ")", ";", "const", "auto", "RP", "=", "getSchedulePressure", "(", "*", "R", ",", "ILPSchedule", ")", ";", "DEBUG", "(", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ")", ";", "if", "(", "RP", ".", "getOccupancy", "(", "ST", ")", "<", "TgtOcc", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TgtOcc", ")", ";", "if", "(", "R", "->", "BestSchedule", ".", "get", "(", ")", "&&", "R", "->", "BestSchedule", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "TgtOcc", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "scheduleBest", "(", "*", "R", ")", ";", "}", "}", "else", "{"], "ground_truth": ["scheduleRegion", "(", "*", "R", ",", "ILPSchedule", ",", "RP", ")", ";"], "File": "GCNIterativeScheduler10", "Func": "scheduleILP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48111, "Length": 163, "Cover_Rate": 0.6104868913857678} {"Template_token": ["", "if", "(", "!", "Regions", ".", "empty", "(", ")", "&&", "Regions", ".", "back", "(", ")", "->", "Begin", "==", "RegionBegin", ")", "{", "dbgs", "(", ")", "<<", "", ";", "Regions", ".", "back", "(", ")", "->", "MaxPressure", ".", "print", "(", "dbgs", "(", ")", ",", "&", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ";"], "ground_truth": ["}", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";"], "File": "GCNIterativeScheduler11", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48112, "Length": 60, "Cover_Rate": 0.7228915662650602} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "auto", "TgtOcc", "=", "MFI", "->", "getMinAllowedOccupancy", "(", ")", ";", "sortRegionsByPressure", "(", "TgtOcc", ")", ";", "auto", "Occ", "=", "Regions", ".", "front", "(", ")", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ";", "if", "(", "TryMaximizeOccupancy", "&&", "Occ", "<", "TgtOcc", ")", "Occ", "=", "tryMaximizeOccupancy", "(", "TgtOcc", ")", ";", "TgtOcc", "=", "std", "::", "min", "(", "Occ", ",", "TgtOcc", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "TgtOcc", "<<", "'\\n'", ")", ";", "unsigned", "FinalOccupancy", "=", "std", "::", "min", "(", "Occ", ",", "MFI", "->", "getOccupancy", "(", ")", ")", ";", "for", "(", "auto", "R", ":", "Regions", ")", "{", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";", "const", "auto", "ILPSchedule", "=", "makeGCNILPScheduler", "(", "DAG", ".", "getBottomRoots", "(", ")", ",", "*", "this", ")", ";", "const", "auto", "RP", "=", "getSchedulePressure", "(", "*", "R", ",", "ILPSchedule", ")", ";", "LLVM_DEBUG", "(", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ")", ";", "if", "(", "RP", ".", "getOccupancy", "(", "ST", ")", "<", "TgtOcc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TgtOcc", ")", ";", "if", "(", "R", "->", "BestSchedule", ".", "get", "(", ")", "&&", "R", "->", "BestSchedule", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "TgtOcc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "scheduleBest", "(", "*", "R", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "GCNIterativeScheduler11", "Func": "scheduleILP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48113, "Length": 227, "Cover_Rate": 0.7566666666666667} {"Template_token": ["", "sortRegionsByPressure", "(", "TgtOcc", ")", ";", "auto", "Occ", "=", "Regions", ".", "front", "(", ")", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ";", "if", "(", "TryMaximizeOccupancy", "&&", "Occ", "<", "TgtOcc", ")", "Occ", "=", "tryMaximizeOccupancy", "(", "TgtOcc", ")", ";", "const", "int", "NumPasses", "=", "Occ", "<", "TgtOcc", "?", "", ":", "", ";", "TgtOcc", "=", "std", "::", "min", "(", "Occ", ",", "TgtOcc", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "TgtOcc", "<<", "'\\n'", ")", ";", "GCNMaxOccupancySchedStrategy", "LStrgy", "(", "Context", ")", ";", "unsigned", "FinalOccupancy", "=", "std", "::", "min", "(", "Occ", ",", "MFI", "->", "getOccupancy", "(", ")", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "<", "NumPasses", ";", "++", "I", ")", "{", "LStrgy", ".", "setTargetOccupancy", "(", "I", "==", "", "?", "", ":", "TgtOcc", ")", ";", "for", "(", "auto", "R", ":", "Regions", ")", "{", "OverrideLegacyStrategy", "Ovr", "(", "*", "R", ",", "LStrgy", ",", "*", "this", ")", ";", "Ovr", ".", "schedule", "(", ")", ";", "const", "auto", "RP", "=", "getRegionPressure", "(", "*", "R", ")", ";", "LLVM_DEBUG", "(", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ")", ";", "if", "(", "RP", ".", "getOccupancy", "(", "ST", ")", "<", "TgtOcc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TgtOcc", ")", ";", "if", "(", "R", "->", "BestSchedule", ".", "get", "(", ")", "&&", "R", "->", "BestSchedule", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "TgtOcc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "scheduleBest", "(", "*", "R", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Ovr", ".", "restoreOrder", "(", ")", ";", "assert", "(", "R", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "TgtOcc", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler11", "Func": "scheduleLegacyMaxOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48114, "Length": 270, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "if", "(", "!", "force", "&&", "R", "->", "MaxPressure", ".", "less", "(", "ST", ",", "MaxPressure", ",", "TgtOcc", ")", ")", "break", ";", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";", "const", "auto", "MinSchedule", "=", "makeMinRegSchedule", "(", "DAG", ".", "getTopRoots", "(", ")", ",", "*", "this", ")", ";", "const", "auto", "RP", "=", "getSchedulePressure", "(", "*", "R", ",", "MinSchedule", ")", ";", "LLVM_DEBUG", "(", "if", "(", "R", "->", "MaxPressure", ".", "less", "(", "ST", ",", "RP", ",", "TgtOcc", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ";", "}", ")", ";"], "ground_truth": ["if", "(", "!", "force", "&&", "MaxPressure", ".", "less", "(", "ST", ",", "RP", ",", "TgtOcc", ")", ")", "break", ";"], "File": "GCNIterativeScheduler11", "Func": "scheduleMinReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48115, "Length": 116, "Cover_Rate": 0.5345622119815668} {"Template_token": ["", "if", "(", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "LIS", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "}", "if", "(", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "{", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "Op", ".", "setIsUndef", "(", "false", ")", ";", "RegisterOperands", "RegOpers", ";", "RegOpers", ".", "collect", "(", "*", "MI", ",", "*", "TRI", ",", "MRI", ",", "true", ",", "false", ")", ";", "auto", "SlotIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ";", "RegOpers", ".", "adjustLaneLiveness", "(", "*", "LIS", ",", "MRI", ",", "SlotIdx", ",", "MI", ")", ";", "}", "Top", "=", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "}", "RegionBegin", "=", "getMachineInstr", "(", "Schedule", ".", "front", "(", ")", ")", ";", "if", "(", "!", "std", "::", "is_same", "<", "decltype", "(", "*", "Schedule", ".", "begin", "(", ")", ")", ",", "MachineInstr", "*", ">", "::", "value", ")", "{", "placeDebugValues", "(", ")", ";", "RegionEnd", "=", "R", ".", "End", ";", "}", "R", ".", "Begin", "=", "RegionBegin", ";", "R", ".", "MaxPressure", "=", "MaxRP", ";", "const", "auto", "RegionMaxRP", "=", "getRegionPressure", "(", "R", ")", ";"], "ground_truth": ["const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "File": "GCNIterativeScheduler11", "Func": "scheduleRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48116, "Length": 208, "Cover_Rate": 0.5174129353233831} {"Template_token": ["", "printLivenessInfo", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ")", ";", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";", "const", "auto", "MinSchedule", "=", "makeMinRegSchedule", "(", "DAG", ".", "getTopRoots", "(", ")", ",", "*", "this", ")", ";", "const", "auto", "MaxRP", "=", "getSchedulePressure", "(", "*", "R", ",", "MinSchedule", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "MaxRP", ")", ")", ";", "NewOcc", "=", "std", "::", "min", "(", "NewOcc", ",", "MaxRP", ".", "getOccupancy", "(", "ST", ")", ")", ";", "if", "(", "NewOcc", "<=", "Occ", ")", "break", ";", "setBestSchedule", "(", "*", "R", ",", "MinSchedule", ",", "MaxRP", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler12", "Func": "tryMaximizeOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48117, "Length": 113, "Cover_Rate": 0.4574898785425101} {"Template_token": ["", "for", "(", "auto", "R", ":", "Regions", ")", "{", "if", "(", "R", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "NewOcc", ")", "break", ";", "DEBUG", "(", "printRegion", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ",", "", ")", ";", "printLivenessInfo", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ")", ";", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";", "const", "auto", "MinSchedule", "=", "makeMinRegSchedule", "(", "DAG", ".", "getTopRoots", "(", ")", ",", "*", "this", ")", ";", "const", "auto", "MaxRP", "=", "getSchedulePressure", "(", "*", "R", ",", "MinSchedule", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "MaxRP", ")", ")", ";", "NewOcc", "=", "std", "::", "min", "(", "NewOcc", ",", "MaxRP", ".", "getOccupancy", "(", "ST", ")", ")", ";", "if", "(", "NewOcc", "<=", "Occ", ")", "break", ";", "setBestSchedule", "(", "*", "R", ",", "MinSchedule", ",", "MaxRP", ")", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NewOcc", "<<", "", "<<", "Occ", "<<", "'\\n'", ")", ";"], "File": "GCNIterativeScheduler12", "Func": "tryMaximizeOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48118, "Length": 174, "Cover_Rate": 0.7044534412955465} {"Template_token": ["", "GCNIterativeScheduler", "::", "GCNIterativeScheduler", "(", "MachineSchedContext", "*", "C", ",", "StrategyKind", "S", ")", ":", "BaseClass", "(", "C", ",", "std", "::", "make_unique", "<", "SchedStrategyStub", ">", "(", ")", ")", ",", "Context", "(", "C", ")", ",", "Strategy", "(", "S", ")", ",", "UPTracker", "(", "*", "LIS", ")", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler14", "Func": "GCNIterativeScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48119, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "GCNIterativeScheduler", "::", "GCNIterativeScheduler", "(", "MachineSchedContext", "*", "C", ",", "StrategyKind", "S", ")", ":", "BaseClass", "(", "C", ",", "std", "::", "make_unique", "<", "SchedStrategyStub", ">", "(", ")", ")", ",", "Context", "(", "C", ")", ",", "Strategy", "(", "S", ")", ",", "UPTracker", "(", "*", "LIS", ")", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler14", "Func": "GCNIterativeScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48120, "Length": 43, "Cover_Rate": 1.0} {"Template_token": ["", "llvm", "::", "sort", "(", "Regions", ".", "begin", "(", ")", ",", "Regions", ".", "end", "(", ")", ",", "[", "&", "ST", ",", "TargetOcc", "]", "(", "const", "Region", "*", "R1", ",", "const", "Region", "*", "R2", ")", "{"], "ground_truth": ["return", "R2", "->", "MaxPressure", ".", "less", "(", "ST", ",", "R1", "->", "MaxPressure", ",", "TargetOcc", ")", ";"], "File": "GCNIterativeScheduler16", "Func": "sortRegionsByPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48121, "Length": 50, "Cover_Rate": 0.6493506493506493} {"Template_token": ["", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "llvm", "::", "sort", "(", "Regions", ".", "begin", "(", ")", ",", "Regions", ".", "end", "(", ")", ",", "[", "&", "ST", ",", "TargetOcc", "]", "(", "const", "Region", "*", "R1", ",", "const", "Region", "*", "R2", ")", "{", "return", "R2", "->", "MaxPressure", ".", "less", "(", "ST", ",", "R1", "->", "MaxPressure", ",", "TargetOcc", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "GCNIterativeScheduler16", "Func": "sortRegionsByPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48122, "Length": 67, "Cover_Rate": 0.8701298701298701} {"Template_token": ["", "Sch", ".", "BaseClass", "::", "startBlock", "(", "BB", ")", ";", "Sch", ".", "BaseClass", "::", "enterRegion", "(", "BB", ",", "R", ".", "Begin", ",", "R", ".", "End", ",", "R", ".", "NumRegionInstrs", ")", ";"], "ground_truth": ["Sch", ".", "buildSchedGraph", "(", "Sch", ".", "AA", ",", "nullptr", ",", "nullptr", ",", "nullptr", ",", "true", ")", ";"], "File": "GCNIterativeScheduler3", "Func": "BuildDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48123, "Length": 47, "Cover_Rate": 0.46078431372549017} {"Template_token": ["", "auto", "BB", "=", "R", ".", "Begin", "->", "getParent", "(", ")", ";", "Sch", ".", "BaseClass", "::", "startBlock", "(", "BB", ")", ";", "Sch", ".", "BaseClass", "::", "enterRegion", "(", "BB", ",", "R", ".", "Begin", ",", "R", ".", "End", ",", "R", ".", "NumRegionInstrs", ")", ";", "Sch", ".", "buildSchedGraph", "(", "Sch", ".", "AA", ",", "nullptr", ",", "nullptr", ",", "nullptr", ",", "true", ")", ";", "Sch", ".", "Topo", ".", "InitDAGTopologicalSorting", "(", ")", ";", "SmallVector", "<", "SUnit", "*", ",", "", ">", "BotRoots", ";"], "ground_truth": ["Sch", ".", "findRootsAndBiasEdges", "(", "TopRoots", ",", "BotRoots", ")", ";"], "File": "GCNIterativeScheduler3", "Func": "BuildDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48124, "Length": 84, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "auto", "TgtOcc", "=", "std", "::", "min", "(", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MF", ")", ",", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ";", "sortRegionsByPressure", "(", "TgtOcc", ")", ";", "auto", "Occ", "=", "Regions", ".", "front", "(", ")", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ";", "if", "(", "TryMaximizeOccupancy", "&&", "Occ", "<", "TgtOcc", ")", "Occ", "=", "tryMaximizeOccupancy", "(", "TgtOcc", ")", ";", "TgtOcc", "=", "std", "::", "min", "(", "Occ", ",", "TgtOcc", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "TgtOcc", "<<", "'\\n'", ")", ";", "for", "(", "auto", "R", ":", "Regions", ")", "{", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";"], "ground_truth": ["const", "auto", "ILPSchedule", "=", "makeGCNILPScheduler", "(", "DAG", ".", "getBottomRoots", "(", ")", ",", "*", "this", ")", ";"], "File": "GCNIterativeScheduler4", "Func": "scheduleILP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48125, "Length": 144, "Cover_Rate": 0.5255474452554745} {"Template_token": ["", "const", "int", "NumPasses", "=", "Occ", "<", "TgtOcc", "?", "", ":", "", ";", "TgtOcc", "=", "std", "::", "min", "(", "Occ", ",", "TgtOcc", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "TgtOcc", "<<", "'\\n'", ")", ";", "GCNMaxOccupancySchedStrategy", "LStrgy", "(", "Context", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "<", "NumPasses", ";", "++", "I", ")", "{", "LStrgy", ".", "setTargetOccupancy", "(", "I", "==", "", "?", "", ":", "TgtOcc", ")", ";", "for", "(", "auto", "R", ":", "Regions", ")", "{", "OverrideLegacyStrategy", "Ovr", "(", "*", "R", ",", "LStrgy", ",", "*", "this", ")", ";", "Ovr", ".", "schedule", "(", ")", ";", "const", "auto", "RP", "=", "getRegionPressure", "(", "*", "R", ")", ";", "LLVM_DEBUG", "(", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ")", ";", "if", "(", "RP", ".", "getOccupancy", "(", "ST", ")", "<", "TgtOcc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TgtOcc", ")", ";", "if", "(", "R", "->", "BestSchedule", ".", "get", "(", ")", "&&", "R", "->", "BestSchedule", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "TgtOcc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "scheduleBest", "(", "*", "R", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Ovr", ".", "restoreOrder", "(", ")", ";", "assert", "(", "R", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "TgtOcc", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler4", "Func": "scheduleLegacyMaxOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48126, "Length": 218, "Cover_Rate": 0.7491408934707904} {"Template_token": ["", "auto", "MaxPressure", "=", "Regions", ".", "front", "(", ")", "->", "MaxPressure", ";", "for", "(", "auto", "R", ":", "Regions", ")", "{", "if", "(", "!", "force", "&&", "R", "->", "MaxPressure", ".", "less", "(", "ST", ",", "MaxPressure", ",", "TgtOcc", ")", ")", "break", ";", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";"], "ground_truth": ["const", "auto", "MinSchedule", "=", "makeMinRegSchedule", "(", "DAG", ".", "getTopRoots", "(", ")", ",", "*", "this", ")", ";"], "File": "GCNIterativeScheduler4", "Func": "scheduleMinReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48127, "Length": 65, "Cover_Rate": 0.31862745098039214} {"Template_token": ["", "const", "auto", "RP", "=", "getSchedulePressure", "(", "*", "R", ",", "MinSchedule", ")", ";", "LLVM_DEBUG", "(", "if", "(", "R", "->", "MaxPressure", ".", "less", "(", "ST", ",", "RP", ",", "TgtOcc", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ";", "}", ")", ";", "if", "(", "!", "force", "&&", "MaxPressure", ".", "less", "(", "ST", ",", "RP", ",", "TgtOcc", ")", ")", "break", ";", "scheduleRegion", "(", "*", "R", ",", "MinSchedule", ",", "RP", ")", ";", "LLVM_DEBUG", "(", "printSchedResult", "(", "dbgs", "(", ")", ",", "R", ",", "RP", ")", ")", ";", "MaxPressure", "=", "RP", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler4", "Func": "scheduleMinReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48128, "Length": 99, "Cover_Rate": 0.4852941176470588} {"Template_token": ["", "unsigned", "GCNIterativeScheduler", "::", "tryMaximizeOccupancy", "(", "unsigned", "TargetOcc", ")", "{", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "auto", "Occ", "=", "Regions", ".", "front", "(", ")", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TargetOcc", "<<", "", "<<", "Occ", "<<", "'\\n'", ")", ";", "auto", "NewOcc", "=", "TargetOcc", ";", "for", "(", "auto", "R", ":", "Regions", ")", "{", "if", "(", "R", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "NewOcc", ")", "break", ";", "LLVM_DEBUG", "(", "printRegion", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ",", "", ")", ";", "printLivenessInfo", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ")", ";", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";", "const", "auto", "MinSchedule", "=", "makeMinRegSchedule", "(", "DAG", ".", "getTopRoots", "(", ")", ",", "*", "this", ")", ";", "const", "auto", "MaxRP", "=", "getSchedulePressure", "(", "*", "R", ",", "MinSchedule", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "MaxRP", ")", ")", ";", "NewOcc", "=", "std", "::", "min", "(", "NewOcc", ",", "MaxRP", ".", "getOccupancy", "(", "ST", ")", ")", ";", "if", "(", "NewOcc", "<=", "Occ", ")", "break", ";", "setBestSchedule", "(", "*", "R", ",", "MinSchedule", ",", "MaxRP", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NewOcc", "<<", "", "<<", "Occ", "<<", "'\\n'", ")", ";", "return", "std", "::", "max", "(", "NewOcc", ",", "Occ", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler4", "Func": "tryMaximizeOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48129, "Length": 247, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "RP", ".", "getOccupancy", "(", "ST", ")", "<", "TgtOcc", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TgtOcc", ")", ";", "if", "(", "R", "->", "BestSchedule", ".", "get", "(", ")", "&&", "R", "->", "BestSchedule", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "TgtOcc", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "scheduleBest", "(", "*", "R", ")", ";", "}", "}", "else", "{", "scheduleRegion", "(", "*", "R", ",", "ILPSchedule", ",", "RP", ")", ";", "DEBUG", "(", "printSchedResult", "(", "dbgs", "(", ")", ",", "R", ",", "RP", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "GCNIterativeScheduler8", "Func": "scheduleILP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48130, "Length": 93, "Cover_Rate": 0.34701492537313433} {"Template_token": ["", "Sch", ".", "BaseClass", "::", "startBlock", "(", "BB", ")", ";", "Sch", ".", "BaseClass", "::", "enterRegion", "(", "BB", ",", "R", ".", "Begin", ",", "R", ".", "End", ",", "R", ".", "NumRegionInstrs", ")", ";", "Sch", ".", "buildSchedGraph", "(", "Sch", ".", "AA", ",", "nullptr", ",", "nullptr", ",", "nullptr", ",", "true", ")", ";", "Sch", ".", "Topo", ".", "InitDAGTopologicalSorting", "(", ")", ";", "Sch", ".", "findRootsAndBiasEdges", "(", "TopRoots", ",", "BotRoots", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler", "Func": "BuildDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48131, "Length": 65, "Cover_Rate": 0.6989247311827957} {"Template_token": ["", "case", "SCHEDULE_MINREGFORCED", ":", "scheduleMinReg", "(", "true", ")", ";", "break", ";", "case", "SCHEDULE_LEGACYMAXOCCUPANCY", ":", "scheduleLegacyMaxOccupancy", "(", ")", ";", "break", ";", "case", "SCHEDULE_ILP", ":", "scheduleILP", "(", "false", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48132, "Length": 30, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "case", "SCHEDULE_LEGACYMAXOCCUPANCY", ":", "scheduleLegacyMaxOccupancy", "(", ")", ";", "break", ";", "case", "SCHEDULE_ILP", ":", "scheduleILP", "(", "false", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "GCNIterativeScheduler", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48133, "Length": 21, "Cover_Rate": 0.3387096774193548} {"Template_token": ["", "return", "getRegionPressure", "(", "R", ".", "Begin", ",", "R", ".", "End", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler", "Func": "getRegionPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48136, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "ArrayRef", "<", "const", "SUnit", "*", ">", "getTopRoots", "(", ")", "const", "{"], "ground_truth": ["return", "TopRoots", ";"], "File": "GCNIterativeScheduler", "Func": "getTopRoots", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48138, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "auto", "BB", "=", "Begin", "->", "getParent", "(", ")", ";", "OS", "<<", "BB", "->", "getParent", "(", ")", "->", "getName", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "BB", ")", "<<", "' '", "<<", "BB", "->", "getName", "(", ")", "<<", "", ";", "auto", "I", "=", "Begin", ";", "MaxInstNum", "=", "std", "::", "max", "(", "MaxInstNum", ",", "", ")", ";", "for", "(", ";", "I", "!=", "End", "&&", "MaxInstNum", ";", "++", "I", ",", "--", "MaxInstNum", ")", "{", "if", "(", "!", "I", "->", "isDebugInstr", "(", ")", "&&", "LIS", ")", "OS", "<<", "LIS", "->", "getInstructionIndex", "(", "*", "I", ")", ";", "OS", "<<", "'\\t'", "<<", "*", "I", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler", "Func": "printRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48139, "Length": 100, "Cover_Rate": 0.4424778761061947} {"Template_token": ["", "OS", "<<", "", ";", "printRegion", "(", "OS", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ",", "", ")", ";", "printLivenessInfo", "(", "OS", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ";", "OS", "<<", "", ";", "R", "->", "MaxPressure", ".", "print", "(", "OS", ",", "&", "ST", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNIterativeScheduler", "Func": "printRegions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48140, "Length": 54, "Cover_Rate": 0.6067415730337079} {"Template_token": ["", "printLivenessInfo", "(", "OS", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ";", "OS", "<<", "", ";", "R", "->", "MaxPressure", ".", "print", "(", "OS", ",", "&", "ST", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNIterativeScheduler", "Func": "printRegions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48141, "Length": 33, "Cover_Rate": 0.3707865168539326} {"Template_token": ["", "LLVM_DUMP_METHOD", "void", "GCNIterativeScheduler", "::", "printSchedRP", "(", "raw_ostream", "&", "OS", ",", "const", "GCNRegPressure", "&", "Before", ",", "const", "GCNRegPressure", "&", "After", ")", "const", "{", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "ground_truth": ["OS", "<<", "", ";"], "File": "GCNIterativeScheduler", "Func": "printSchedRP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48142, "Length": 40, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "Before", ".", "print", "(", "OS", ",", "&", "ST", ")", ";", "OS", "<<", "", ";", "After", ".", "print", "(", "OS", ",", "&", "ST", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler", "Func": "printSchedRP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48143, "Length": 25, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "LLVM_DEBUG", "(", "printLivenessInfo", "(", "dbgs", "(", ")", ",", "RegionBegin", ",", "RegionEnd", ",", "LIS", ")", ";", "if", "(", "!", "Regions", ".", "empty", "(", ")", "&&", "Regions", ".", "back", "(", ")", "->", "Begin", "==", "RegionBegin", ")", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "GCNIterativeScheduler", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48144, "Length": 41, "Cover_Rate": 0.4939759036144578} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "Regions", ".", "back", "(", ")", "->", "MaxPressure", ".", "print", "(", "dbgs", "(", ")", ",", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ";"], "ground_truth": ["}", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";"], "File": "GCNIterativeScheduler", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48145, "Length": 40, "Cover_Rate": 0.4819277108433735} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "TgtOcc", "<<", "'\\n'", ")", ";", "unsigned", "FinalOccupancy", "=", "std", "::", "min", "(", "Occ", ",", "MFI", "->", "getOccupancy", "(", ")", ")", ";", "for", "(", "auto", "R", ":", "Regions", ")", "{", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";", "const", "auto", "ILPSchedule", "=", "makeGCNILPScheduler", "(", "DAG", ".", "getBottomRoots", "(", ")", ",", "*", "this", ")", ";", "const", "auto", "RP", "=", "getSchedulePressure", "(", "*", "R", ",", "ILPSchedule", ")", ";", "LLVM_DEBUG", "(", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ")", ";", "if", "(", "RP", ".", "getOccupancy", "(", "ST", ")", "<", "TgtOcc", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TgtOcc", ")", ";"], "File": "GCNIterativeScheduler", "Func": "scheduleILP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48146, "Length": 115, "Cover_Rate": 0.38333333333333336} {"Template_token": ["", "if", "(", "TryMaximizeOccupancy", "&&", "Occ", "<", "TgtOcc", ")", "Occ", "=", "tryMaximizeOccupancy", "(", "TgtOcc", ")", ";", "const", "int", "NumPasses", "=", "Occ", "<", "TgtOcc", "?", "", ":", "", ";", "TgtOcc", "=", "std", "::", "min", "(", "Occ", ",", "TgtOcc", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "TgtOcc", "<<", "'\\n'", ")", ";", "GCNMaxOccupancySchedStrategy", "LStrgy", "(", "Context", ")", ";", "unsigned", "FinalOccupancy", "=", "std", "::", "min", "(", "Occ", ",", "MFI", "->", "getOccupancy", "(", ")", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "<", "NumPasses", ";", "++", "I", ")", "{", "LStrgy", ".", "setTargetOccupancy", "(", "I", "==", "", "?", "", ":", "TgtOcc", ")", ";", "for", "(", "auto", "R", ":", "Regions", ")", "{", "OverrideLegacyStrategy", "Ovr", "(", "*", "R", ",", "LStrgy", ",", "*", "this", ")", ";", "Ovr", ".", "schedule", "(", ")", ";", "const", "auto", "RP", "=", "getRegionPressure", "(", "*", "R", ")", ";", "LLVM_DEBUG", "(", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ")", ";", "if", "(", "RP", ".", "getOccupancy", "(", "ST", ")", "<", "TgtOcc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TgtOcc", ")", ";", "if", "(", "R", "->", "BestSchedule", ".", "get", "(", ")", "&&", "R", "->", "BestSchedule", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "TgtOcc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "scheduleBest", "(", "*", "R", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Ovr", ".", "restoreOrder", "(", ")", ";"], "ground_truth": ["assert", "(", "R", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "TgtOcc", ")", ";"], "File": "GCNIterativeScheduler", "Func": "scheduleLegacyMaxOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48147, "Length": 248, "Cover_Rate": 0.7251461988304093} {"Template_token": ["", "for", "(", "int", "I", "=", "", ";", "I", "<", "NumPasses", ";", "++", "I", ")", "{", "LStrgy", ".", "setTargetOccupancy", "(", "I", "==", "", "?", "", ":", "TgtOcc", ")", ";", "for", "(", "auto", "R", ":", "Regions", ")", "{", "OverrideLegacyStrategy", "Ovr", "(", "*", "R", ",", "LStrgy", ",", "*", "this", ")", ";", "Ovr", ".", "schedule", "(", ")", ";", "const", "auto", "RP", "=", "getRegionPressure", "(", "*", "R", ")", ";", "LLVM_DEBUG", "(", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ")", ";", "if", "(", "RP", ".", "getOccupancy", "(", "ST", ")", "<", "TgtOcc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TgtOcc", ")", ";", "if", "(", "R", "->", "BestSchedule", ".", "get", "(", ")", "&&", "R", "->", "BestSchedule", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "TgtOcc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "scheduleBest", "(", "*", "R", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Ovr", ".", "restoreOrder", "(", ")", ";", "assert", "(", "R", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "TgtOcc", ")", ";", "}", "}", "FinalOccupancy", "=", "std", "::", "min", "(", "FinalOccupancy", ",", "RP", ".", "getOccupancy", "(", "ST", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler", "Func": "scheduleLegacyMaxOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48148, "Length": 193, "Cover_Rate": 0.564327485380117} {"Template_token": ["", "}", "if", "(", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "{", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "Op", ".", "setIsUndef", "(", "false", ")", ";", "RegisterOperands", "RegOpers", ";", "RegOpers", ".", "collect", "(", "*", "MI", ",", "*", "TRI", ",", "MRI", ",", "true", ",", "false", ")", ";", "auto", "SlotIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ";", "RegOpers", ".", "adjustLaneLiveness", "(", "*", "LIS", ",", "MRI", ",", "SlotIdx", ",", "MI", ")", ";", "}", "Top", "=", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "}", "RegionBegin", "=", "getMachineInstr", "(", "Schedule", ".", "front", "(", ")", ")", ";", "if", "(", "!", "std", "::", "is_same", "<", "decltype", "(", "*", "Schedule", ".", "begin", "(", ")", ")", ",", "MachineInstr", "*", ">", "::", "value", ")", "{", "placeDebugValues", "(", ")", ";", "RegionEnd", "=", "R", ".", "End", ";", "}", "R", ".", "Begin", "=", "RegionBegin", ";", "R", ".", "MaxPressure", "=", "MaxRP", ";", "const", "auto", "RegionMaxRP", "=", "getRegionPressure", "(", "R", ")", ";", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "ground_truth": ["assert", "(", "(", "SchedMaxRP", "==", "RegionMaxRP", "&&", "(", "MaxRP", ".", "empty", "(", ")", "||", "SchedMaxRP", "==", "MaxRP", ")", ")", "||", "(", "dbgs", "(", ")", "<<", "", "", ",", "SchedMaxRP", ".", "print", "(", "dbgs", "(", ")", ",", "&", "ST", ")", ",", "dbgs", "(", ")", "<<", "", ",", "MaxRP", ".", "print", "(", "dbgs", "(", ")", ",", "&", "ST", ")", ",", "dbgs", "(", ")", "<<", "", ",", "RegionMaxRP", ".", "print", "(", "dbgs", "(", ")", ",", "&", "ST", ")", ",", "false", ")", ")", ";"], "File": "GCNIterativeScheduler", "Func": "scheduleRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48149, "Length": 269, "Cover_Rate": 0.6691542288557214} {"Template_token": ["", "void", "GCNIterativeScheduler", "::", "sortRegionsByPressure", "(", "unsigned", "TargetOcc", ")", "{"], "ground_truth": ["const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "File": "GCNIterativeScheduler", "Func": "sortRegionsByPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48150, "Length": 23, "Cover_Rate": 0.34328358208955223} {"Template_token": ["", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "auto", "Occ", "=", "Regions", ".", "front", "(", ")", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TargetOcc", "<<", "", "<<", "Occ", "<<", "'\\n'", ")", ";", "auto", "NewOcc", "=", "TargetOcc", ";", "for", "(", "auto", "R", ":", "Regions", ")", "{", "if", "(", "R", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "NewOcc", ")", "break", ";", "LLVM_DEBUG", "(", "printRegion", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ",", "", ")", ";", "printLivenessInfo", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ")", ";", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";", "const", "auto", "MinSchedule", "=", "makeMinRegSchedule", "(", "DAG", ".", "getTopRoots", "(", ")", ",", "*", "this", ")", ";", "const", "auto", "MaxRP", "=", "getSchedulePressure", "(", "*", "R", ",", "MinSchedule", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "MaxRP", ")", ")", ";", "NewOcc", "=", "std", "::", "min", "(", "NewOcc", ",", "MaxRP", ".", "getOccupancy", "(", "ST", ")", ")", ";", "if", "(", "NewOcc", "<=", "Occ", ")", "break", ";", "setBestSchedule", "(", "*", "R", ",", "MinSchedule", ",", "MaxRP", ")", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NewOcc", "<<", "", "<<", "Occ", "<<", "'\\n'", ")", ";"], "File": "GCNIterativeScheduler", "Func": "tryMaximizeOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48152, "Length": 227, "Cover_Rate": 0.8194945848375451} {"Template_token": ["", "for", "(", "const", "auto", "&", "S", ":", "SchedSU", "->", "Succs", ")", "{", "if", "(", "S", ".", "getSUnit", "(", ")", "->", "isBoundaryNode", "(", ")", "||", "isScheduled", "(", "S", ".", "getSUnit", "(", ")", ")", "||", "S", ".", "getKind", "(", ")", "!=", "SDep", "::", "Data", ")", "continue", ";", "for", "(", "const", "auto", "&", "P", ":", "S", ".", "getSUnit", "(", ")", "->", "Preds", ")", "{", "auto", "PSU", "=", "P", ".", "getSUnit", "(", ")", ";", "assert", "(", "!", "PSU", "->", "isBoundaryNode", "(", ")", ")", ";", "if", "(", "PSU", "!=", "SchedSU", "&&", "!", "isScheduled", "(", "PSU", ")", ")", "{", "Set", ".", "insert", "(", "PSU", ")", ";", "}", "}", "}", "SmallVector", "<", "const", "SUnit", "*", ",", "", ">", "Worklist", "(", "Set", ".", "begin", "(", ")", ",", "Set", ".", "end", "(", ")", ")", ";"], "ground_truth": ["while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{"], "File": "GCNMinRegStrategy13", "Func": "bumpPredsPriority", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48153, "Length": 136, "Cover_Rate": 0.43174603174603177} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "Res", "<<", "", "<<", "-", "Res", "<<", "'\\n'", ")", ";", "return", "-", "Res", ";", "}", ")", ";", "if", "(", "Num", "==", "", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Num", "<<", "'\\n'", ")", ";", "Num", "=", "findMax", "(", "Num", ",", "[", "=", "]", "(", "const", "Candidate", "&", "C", ")", "{", "auto", "SU", "=", "C", ".", "SU", ";", "auto", "Res", "=", "getReadySuccessors", "(", "SU", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "Res", "<<", "", "<<", "Res", "<<", "'\\n'", ")", ";", "return", "Res", ";", "}", ")", ";"], "ground_truth": ["if", "(", "Num", "==", "", ")", "break", ";"], "File": "GCNMinRegStrategy13", "Func": "pickCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48154, "Length": 120, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "std", "::", "vector", "<", "const", "SUnit", "*", ">", "GCNMinRegScheduler", "::", "schedule", "(", "ArrayRef", "<", "const", "SUnit", "*", ">", "TopRoots", ",", "const", "ScheduleDAG", "&", "DAG", ")", "{", "const", "auto", "&", "SUnits", "=", "DAG", ".", "SUnits", ";", "std", "::", "vector", "<", "const", "SUnit", "*", ">", "Schedule", ";", "Schedule", ".", "reserve", "(", "SUnits", ".", "size", "(", ")", ")", ";", "initNumPreds", "(", "SUnits", ")", ";", "int", "StepNo", "=", "", ";", "for", "(", "auto", "SU", ":", "TopRoots", ")", "{", "RQ", ".", "push_back", "(", "*", "new", "(", "Alloc", ".", "Allocate", "(", ")", ")", "Candidate", "(", "SU", ",", "StepNo", ")", ")", ";", "}", "releaseSuccessors", "(", "&", "DAG", ".", "EntrySU", ",", "StepNo", ")", ";", "while", "(", "!", "RQ", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StepNo", "<<", "", "", ";", "for", "(", "auto", "&", "C", ":", "RQ", ")", "dbgs", "(", ")", "<<", "' '", "<<", "C", ".", "SU", "->", "NodeNum", "<<", "", "<<", "C", ".", "Priority", "<<", "')'", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "auto", "C", "=", "pickCandidate", "(", ")", ";"], "ground_truth": ["assert", "(", "C", ")", ";"], "File": "GCNMinRegStrategy13", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48155, "Length": 177, "Cover_Rate": 0.6629213483146067} {"Template_token": ["", "}", "}", "}", "SmallVector", "<", "const", "SUnit", "*", ",", "", ">", "Worklist", "(", "Set", ".", "begin", "(", ")", ",", "Set", ".", "end", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "SU", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "assert", "(", "!", "SU", "->", "isBoundaryNode", "(", ")", ")", ";", "for", "(", "const", "auto", "&", "P", ":", "SU", "->", "Preds", ")", "{", "if", "(", "!", "P", ".", "getSUnit", "(", ")", "->", "isBoundaryNode", "(", ")", "&&", "!", "isScheduled", "(", "P", ".", "getSUnit", "(", ")", ")", "&&", "Set", ".", "insert", "(", "P", ".", "getSUnit", "(", ")", ")", ".", "second", ")", "Worklist", ".", "push_back", "(", "P", ".", "getSUnit", "(", ")", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SchedSU", "->", "NodeNum", "<<", "", "<<", "Priority", "<<", "", ")", ";", "const", "auto", "SetEnd", "=", "Set", ".", "end", "(", ")", ";", "for", "(", "auto", "&", "C", ":", "RQ", ")", "{", "if", "(", "Set", ".", "find", "(", "C", ".", "SU", ")", "!=", "SetEnd", ")", "{", "C", ".", "Priority", "=", "Priority", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "C", ".", "SU", "->", "NodeNum", "<<", "')'", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNMinRegStrategy15", "Func": "bumpPredsPriority", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48156, "Length": 193, "Cover_Rate": 0.5902140672782875} {"Template_token": ["", "if", "(", "S", ".", "getSUnit", "(", ")", "->", "isBoundaryNode", "(", ")", "||", "isScheduled", "(", "S", ".", "getSUnit", "(", ")", ")", "||", "S", ".", "getKind", "(", ")", "!=", "SDep", "::", "Data", ")", "continue", ";", "for", "(", "const", "auto", "&", "P", ":", "S", ".", "getSUnit", "(", ")", "->", "Preds", ")", "{", "auto", "PSU", "=", "P", ".", "getSUnit", "(", ")", ";", "assert", "(", "!", "PSU", "->", "isBoundaryNode", "(", ")", ")", ";", "if", "(", "PSU", "!=", "SchedSU", "&&", "!", "isScheduled", "(", "PSU", ")", ")", "{", "Set", ".", "insert", "(", "PSU", ")", ";", "}", "}", "}"], "ground_truth": ["SmallVector", "<", "const", "SUnit", "*", ",", "", ">", "Worklist", "(", "Set", ".", "begin", "(", ")", ",", "Set", ".", "end", "(", ")", ")", ";"], "File": "GCNMinRegStrategy15", "Func": "bumpPredsPriority", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48157, "Length": 114, "Cover_Rate": 0.3486238532110092} {"Template_token": ["", "using", "T", "=", "decltype", "(", "C", "(", "*", "RQ", ".", "begin", "(", ")", ")", ")", ";", "T", "Max", "=", "std", "::", "numeric_limits", "<", "T", ">", "::", "min", "(", ")", ";", "unsigned", "NumMax", "=", "", ";", "for", "(", "auto", "I", "=", "RQ", ".", "begin", "(", ")", ";", "Num", ";", "--", "Num", ")", "{", "T", "Cur", "=", "C", "(", "*", "I", ")", ";", "if", "(", "Cur", ">=", "Max", ")", "{", "if", "(", "Cur", ">", "Max", ")", "{", "Max", "=", "Cur", ";", "NumMax", "=", "", ";"], "ground_truth": ["}", "else", "++", "NumMax", ";"], "File": "GCNMinRegStrategy1", "Func": "findMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48158, "Length": 88, "Cover_Rate": 0.5827814569536424} {"Template_token": ["", "for", "(", "auto", "SU", ":", "TopRoots", ")", "{", "RQ", ".", "push_back", "(", "*", "new", "(", "Alloc", ".", "Allocate", "(", ")", ")", "Candidate", "(", "SU", ",", "StepNo", ")", ")", ";", "}", "releaseSuccessors", "(", "&", "DAG", ".", "EntrySU", ",", "StepNo", ")", ";", "while", "(", "!", "RQ", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StepNo", "<<", "", "", ";", "for", "(", "auto", "&", "C", ":", "RQ", ")", "dbgs", "(", ")", "<<", "' '", "<<", "C", ".", "SU", "->", "NodeNum", "<<", "", "<<", "C", ".", "Priority", "<<", "')'", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "auto", "C", "=", "pickCandidate", "(", ")", ";"], "ground_truth": ["assert", "(", "C", ")", ";"], "File": "GCNMinRegStrategy8", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48159, "Length": 111, "Cover_Rate": 0.4157303370786517} {"Template_token": ["", "SmallVector", "<", "const", "SUnit", "*", ",", "", ">", "Worklist", "(", "Set", ".", "begin", "(", ")", ",", "Set", ".", "end", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "SU", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "assert", "(", "!", "SU", "->", "isBoundaryNode", "(", ")", ")", ";", "for", "(", "const", "auto", "&", "P", ":", "SU", "->", "Preds", ")", "{", "if", "(", "!", "P", ".", "getSUnit", "(", ")", "->", "isBoundaryNode", "(", ")", "&&", "!", "isScheduled", "(", "P", ".", "getSUnit", "(", ")", ")", "&&", "Set", ".", "insert", "(", "P", ".", "getSUnit", "(", ")", ")", ".", "second", ")", "Worklist", ".", "push_back", "(", "P", ".", "getSUnit", "(", ")", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SchedSU", "->", "NodeNum", "<<", "", "<<", "Priority", "<<", "", ")", ";", "const", "auto", "SetEnd", "=", "Set", ".", "end", "(", ")", ";", "for", "(", "auto", "&", "C", ":", "RQ", ")", "{", "if", "(", "Set", ".", "find", "(", "C", ".", "SU", ")", "!=", "SetEnd", ")", "{", "C", ".", "Priority", "=", "Priority", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "C", ".", "SU", "->", "NodeNum", "<<", "')'", ")", ";"], "File": "GCNMinRegStrategy", "Func": "bumpPredsPriority", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48160, "Length": 188, "Cover_Rate": 0.5749235474006116} {"Template_token": ["", "Candidate", "(", "const", "SUnit", "*", "SU_", ",", "int", "Priority_", "=", "", ")", ":", "SU", "(", "SU_", ")", ",", "Priority", "(", "Priority_", ")", "{"], "ground_truth": ["}"], "File": "GCNMinRegStrategy", "Func": "Candidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48161, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "Candidate", "(", "const", "SUnit", "*", "SU_", ",", "int", "Priority_", "=", "", ")", ":", "SU", "(", "SU_", ")", ",", "Priority", "(", "Priority_", ")", "{"], "ground_truth": ["}"], "File": "GCNMinRegStrategy", "Func": "Candidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48162, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "!", "SU", "->", "isBoundaryNode", "(", ")", ")", ";", "assert", "(", "NumPreds", "[", "SU", "->", "NodeNum", "]", "!=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ")", ";"], "ground_truth": ["return", "--", "NumPreds", "[", "SU", "->", "NodeNum", "]", ";"], "File": "GCNMinRegStrategy", "Func": "decNumPreds", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48163, "Length": 40, "Cover_Rate": 0.8} {"Template_token": ["", "unsigned", "GCNMinRegScheduler", "::", "findMax", "(", "unsigned", "Num", ",", "Calc", "C", ")", "{", "assert", "(", "!", "RQ", ".", "empty", "(", ")", "&&", "Num", "<=", "RQ", ".", "size", "(", ")", ")", ";", "typedef", "decltype", "(", "C", "(", "*", "RQ", ".", "begin", "(", ")", ")", ")", "T", ";", "T", "Max", "=", "std", "::", "numeric_limits", "<", "T", ">", "::", "min", "(", ")", ";", "unsigned", "NumMax", "=", "", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "RQ", ".", "begin", "(", ")", ";", "Num", ";", "--", "Num", ")", "{"], "File": "GCNMinRegStrategy", "Func": "findMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48164, "Length": 81, "Cover_Rate": 0.54} {"Template_token": ["", "int", "GCNMinRegScheduler", "::", "getNotReadySuccessors", "(", "const", "SUnit", "*", "SU", ")", "const", "{"], "ground_truth": ["return", "SU", "->", "Succs", ".", "size", "(", ")", "-", "getReadySuccessors", "(", "SU", ")", ";"], "File": "GCNMinRegStrategy", "Func": "getNotReadySuccessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48165, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "assert", "(", "NumPreds", "[", "SU", "->", "NodeNum", "]", "!=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ")", ";", "return", "NumPreds", "[", "SU", "->", "NodeNum", "]", ";"], "ground_truth": ["}"], "File": "GCNMinRegStrategy", "Func": "getNumPreds", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48167, "Length": 30, "Cover_Rate": 0.6} {"Template_token": ["", "for", "(", "auto", "PDep", ":", "SDep", ".", "getSUnit", "(", ")", "->", "Preds", ")", "{", "auto", "PSU", "=", "PDep", ".", "getSUnit", "(", ")", ";", "assert", "(", "!", "PSU", "->", "isBoundaryNode", "(", ")", ")", ";", "if", "(", "PSU", "!=", "SU", "&&", "!", "isScheduled", "(", "PSU", ")", ")", "{", "wouldBeScheduled", "=", "false", ";"], "ground_truth": ["break", ";"], "File": "GCNMinRegStrategy", "Func": "getReadySuccessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48168, "Length": 52, "Cover_Rate": 0.5252525252525253} {"Template_token": ["", "void", "GCNMinRegScheduler", "::", "initNumPreds", "(", "const", "decltype", "(", "ScheduleDAG", "::", "SUnits", ")", "&", "SUnits", ")", "{", "NumPreds", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ";", "I", "<", "SUnits", ".", "size", "(", ")", ";", "++", "I", ")", "NumPreds", "[", "I", "]", "=", "SUnits", "[", "I", "]", ".", "NumPredsLeft", ";"], "File": "GCNMinRegStrategy", "Func": "initNumPreds", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48169, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "void", "GCNMinRegScheduler", "::", "initNumPreds", "(", "const", "decltype", "(", "ScheduleDAG", "::", "SUnits", ")", "&", "SUnits", ")", "{", "NumPreds", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ";", "I", "<", "SUnits", ".", "size", "(", ")", ";", "++", "I", ")", "NumPreds", "[", "I", "]", "=", "SUnits", "[", "I", "]", ".", "NumPredsLeft", ";"], "File": "GCNMinRegStrategy", "Func": "initNumPreds", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48170, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "return", "NumPreds", "[", "SU", "->", "NodeNum", "]", "==", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNMinRegStrategy", "Func": "isScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48171, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "GCNMinRegScheduler", "S", ";"], "ground_truth": ["return", "S", ".", "schedule", "(", "TopRoots", ",", "DAG", ")", ";"], "File": "GCNMinRegStrategy", "Func": "makeMinRegSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48173, "Length": 13, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Num", "<<", "'\\n'", ")", ";", "Num", "=", "findMax", "(", "Num", ",", "[", "=", "]", "(", "const", "Candidate", "&", "C", ")", "{", "return", "C", ".", "Priority", ";", "}", ")", ";", "if", "(", "Num", "==", "", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Num", "<<", "'\\n'", ")", ";", "Num", "=", "findMax", "(", "Num", ",", "[", "=", "]", "(", "const", "Candidate", "&", "C", ")", "{", "auto", "SU", "=", "C", ".", "SU", ";", "int", "Res", "=", "getNotReadySuccessors", "(", "SU", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "Res", "<<", "", "<<", "-", "Res", "<<", "'\\n'", ")", ";", "return", "-", "Res", ";", "}", ")", ";", "if", "(", "Num", "==", "", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Num", "<<", "'\\n'", ")", ";", "Num", "=", "findMax", "(", "Num", ",", "[", "=", "]", "(", "const", "Candidate", "&", "C", ")", "{", "auto", "SU", "=", "C", ".", "SU", ";", "auto", "Res", "=", "getReadySuccessors", "(", "SU", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "Res", "<<", "", "<<", "Res", "<<", "'\\n'", ")", ";", "return", "Res", ";", "}", ")", ";"], "ground_truth": ["if", "(", "Num", "==", "", ")", "break", ";"], "File": "GCNMinRegStrategy", "Func": "pickCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48174, "Length": 209, "Cover_Rate": 0.6634920634920635} {"Template_token": ["", "void", "GCNMinRegScheduler", "::", "releaseSuccessors", "(", "const", "SUnit", "*", "SU", ",", "int", "Priority", ")", "{", "for", "(", "const", "auto", "&", "S", ":", "SU", "->", "Succs", ")", "{", "auto", "SuccSU", "=", "S", ".", "getSUnit", "(", ")", ";", "if", "(", "S", ".", "isWeak", "(", ")", ")", "continue", ";"], "ground_truth": ["assert", "(", "SuccSU", "->", "isBoundaryNode", "(", ")", "||", "getNumPreds", "(", "SuccSU", ")", ">", "", ")", ";"], "File": "GCNMinRegStrategy", "Func": "releaseSuccessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48175, "Length": 61, "Cover_Rate": 0.61} {"Template_token": ["", "auto", "SuccSU", "=", "S", ".", "getSUnit", "(", ")", ";", "if", "(", "S", ".", "isWeak", "(", ")", ")", "continue", ";", "assert", "(", "SuccSU", "->", "isBoundaryNode", "(", ")", "||", "getNumPreds", "(", "SuccSU", ")", ">", "", ")", ";", "if", "(", "!", "SuccSU", "->", "isBoundaryNode", "(", ")", "&&", "decNumPreds", "(", "SuccSU", ")", "==", "", ")", "RQ", ".", "push_front", "(", "*", "new", "(", "Alloc", ".", "Allocate", "(", ")", ")", "Candidate", "(", "SuccSU", ",", "Priority", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNMinRegStrategy", "Func": "releaseSuccessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48176, "Length": 73, "Cover_Rate": 0.73} {"Template_token": ["", "for", "(", "auto", "&", "C", ":", "RQ", ")", "dbgs", "(", ")", "<<", "' '", "<<", "C", ".", "SU", "->", "NodeNum", "<<", "", "<<", "C", ".", "Priority", "<<", "')'", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "auto", "C", "=", "pickCandidate", "(", ")", ";", "assert", "(", "C", ")", ";", "RQ", ".", "remove", "(", "*", "C", ")", ";", "auto", "SU", "=", "C", "->", "SU", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "SU", "->", "dump", "(", "&", "DAG", ")", ")", ";", "releaseSuccessors", "(", "SU", ",", "StepNo", ")", ";", "Schedule", ".", "push_back", "(", "SU", ")", ";", "setIsScheduled", "(", "SU", ")", ";", "if", "(", "getReadySuccessors", "(", "SU", ")", "==", "", ")", "bumpPredsPriority", "(", "SU", ",", "StepNo", ")", ";", "++", "StepNo", ";", "}"], "ground_truth": ["assert", "(", "SUnits", ".", "size", "(", ")", "==", "Schedule", ".", "size", "(", ")", ")", ";"], "File": "GCNMinRegStrategy", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48177, "Length": 134, "Cover_Rate": 0.50187265917603} {"Template_token": ["", "void", "setIsScheduled", "(", "const", "SUnit", "*", "SU", ")", "{", "assert", "(", "!", "SU", "->", "isBoundaryNode", "(", ")", ")", ";", "NumPreds", "[", "SU", "->", "NodeNum", "]", "=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNMinRegStrategy", "Func": "setIsScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48179, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "VRM", "->", "isAssignedReg", "(", "Reg", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "if", "(", "!", "Fast", ")", "{", "if", "(", "!", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "!=", "&", "", "||", "Op", ".", "getSubReg", "(", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isCopy", "(", ")", "&&", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";"], "ground_truth": ["for", "(", "auto", "U", ":", "MRI", "->", "use_nodbg_operands", "(", "Reg", ")", ")", "{"], "File": "GCNNSAReassign10", "Func": "CheckNSA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48180, "Length": 124, "Cover_Rate": 0.3522727272727273} {"Template_token": ["", "}", "Intervals", ".", "push_back", "(", "LI", ")", ";", "OrigRegs", ".", "push_back", "(", "VRM", "->", "getPhys", "(", "Reg", ")", ")", ";", "if", "(", "LI", "->", "empty", "(", ")", ")", "{", "if", "(", "I", "==", "", ")", "MinInd", "=", "MaxInd", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ";", "continue", ";", "}", "MinInd", "=", "I", "!=", "", "?", "std", "::", "min", "(", "MinInd", ",", "LI", "->", "beginIndex", "(", ")", ")", ":", "LI", "->", "beginIndex", "(", ")", ";", "MaxInd", "=", "I", "!=", "", "?", "std", "::", "max", "(", "MaxInd", ",", "LI", "->", "endIndex", "(", ")", ")", ":", "LI", "->", "endIndex", "(", ")", ";", "}", "if", "(", "Intervals", ".", "empty", "(", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ";", "for", "(", "auto", "*", "LI", ":", "Intervals", ")", "dbgs", "(", ")", "<<", "", "<<", "llvm", "::", "printReg", "(", "(", "VRM", "->", "getPhys", "(", "LI", "->", "reg", ")", ")", ",", "TRI", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Success", "=", "scavengeRegs", "(", "Intervals", ")", ";", "if", "(", "!", "Success", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", ".", "back", "(", ")", "->", "reg", ")", ")", "continue", ";", "}", "else", "{", "auto", "I", "=", "std", "::", "lower_bound", "(", "Candidates", ".", "begin", "(", ")", ",", "&", "C", ",", "MinInd", ",", "[", "this", "]", "(", "const", "Candidate", "&", "C", ",", "SlotIndex", "I", ")", "{", "return", "LIS", "->", "getInstructionIndex", "(", "*", "C", ".", "first", ")", "<", "I", ";", "}", ")", ";", "for", "(", "auto", "E", "=", "Candidates", ".", "end", "(", ")", ";", "Success", "&&", "I", "!=", "E", "&&", "LIS", "->", "getInstructionIndex", "(", "*", "I", "->", "first", ")", "<", "MaxInd", ";", "++", "I", ")", "{", "if", "(", "I", "->", "second", "&&", "CheckNSA", "(", "*", "I", "->", "first", ",", "true", ")", "<", "NSA_Status", "::", "CONTIGUOUS", ")", "{", "Success", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "->", "first", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "GCNNSAReassign10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48182, "Length": 328, "Cover_Rate": 0.3565217391304348} {"Template_token": ["", "unsigned", "NumRegs", "=", "Intervals", ".", "size", "(", ")", ";", "for", "(", "unsigned", "N", "=", "", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", "[", "N", "]", "->", "reg", ")", ")", "LRM", "->", "unassign", "(", "*", "Intervals", "[", "N", "]", ")", ";", "for", "(", "unsigned", "N", "=", "", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "if", "(", "LRM", "->", "checkInterference", "(", "*", "Intervals", "[", "N", "]", ",", "StartReg", "+", "N", ")", ")", "return", "false", ";", "for", "(", "unsigned", "N", "=", "", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "LRM", "->", "assign", "(", "*", "Intervals", "[", "N", "]", ",", "StartReg", "+", "N", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "GCNNSAReassign10", "Func": "tryAssignRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48183, "Length": 115, "Cover_Rate": 0.8646616541353384} {"Template_token": ["", "bool", "GCNNSAReassign", "::", "tryAssignRegisters", "(", "SmallVectorImpl", "<", "LiveInterval", "*", ">", "&", "Intervals", ",", "unsigned", "StartReg", ")", "const", "{", "unsigned", "NumRegs", "=", "Intervals", ".", "size", "(", ")", ";", "for", "(", "unsigned", "N", "=", "", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", "[", "N", "]", "->", "reg", ")", ")", "LRM", "->", "unassign", "(", "*", "Intervals", "[", "N", "]", ")", ";", "for", "(", "unsigned", "N", "=", "", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "if", "(", "LRM", "->", "checkInterference", "(", "*", "Intervals", "[", "N", "]", ",", "StartReg", "+", "N", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "unsigned", "N", "=", "", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "LRM", "->", "assign", "(", "*", "Intervals", "[", "N", "]", ",", "StartReg", "+", "N", ")", ";"], "File": "GCNNSAReassign10", "Func": "tryAssignRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48184, "Length": 129, "Cover_Rate": 0.9699248120300752} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Info", "->", "VAddrDwords", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", "+", "I", ")", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "VRM", "->", "isAssignedReg", "(", "Reg", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "unsigned", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "if", "(", "!", "Fast", ")", "{", "if", "(", "!", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "!=", "&", "", "||", "Op", ".", "getSubReg", "(", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isCopy", "(", ")", "&&", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "for", "(", "auto", "U", ":", "MRI", "->", "use_nodbg_operands", "(", "Reg", ")", ")", "{", "if", "(", "U", ".", "isImplicit", "(", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "const", "MachineInstr", "*", "UseInst", "=", "U", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", "->", "isCopy", "(", ")", "&&", "UseInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "}", "if", "(", "!", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "}", "if", "(", "I", "==", "", ")", "VgprBase", "=", "PhysReg", ";", "else", "if", "(", "VgprBase", "+", "I", "!=", "PhysReg", ")", "NSA", "=", "true", ";", "}", "return", "NSA", "?", "NSA_Status", "::", "NON_CONTIGUOUS", ":", "NSA_Status", "::", "CONTIGUOUS", ";"], "ground_truth": ["}"], "File": "GCNNSAReassign11", "Func": "CheckNSA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48185, "Length": 267, "Cover_Rate": 0.7585227272727273} {"Template_token": ["", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MaxNumVGPRs", "=", "ST", "->", "getMaxNumVGPRs", "(", "MF", ")", ";", "MaxNumVGPRs", "=", "std", "::", "min", "(", "ST", "->", "getMaxNumVGPRs", "(", "MFI", "->", "getOccupancy", "(", ")", ")", ",", "MaxNumVGPRs", ")", ";", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "using", "Candidate", "=", "std", "::", "pair", "<", "const", "MachineInstr", "*", ",", "bool", ">", ";", "SmallVector", "<", "Candidate", ",", "", ">", "Candidates", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "switch", "(", "CheckNSA", "(", "MI", ")", ")", "{", "default", ":", "continue", ";", "case", "NSA_Status", "::", "CONTIGUOUS", ":", "Candidates", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MI", ",", "true", ")", ")", ";", "break", ";", "case", "NSA_Status", "::", "NON_CONTIGUOUS", ":", "Candidates", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MI", ",", "false", ")", ")", ";", "++", "NumNSAInstructions", ";", "break", ";", "}", "}", "}", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "C", ":", "Candidates", ")", "{", "if", "(", "C", ".", "second", ")", "continue", ";", "const", "MachineInstr", "*", "MI", "=", "C", ".", "first", ";", "if", "(", "CheckNSA", "(", "*", "MI", ",", "true", ")", "==", "NSA_Status", "::", "CONTIGUOUS", ")", "{", "C", ".", "second", "=", "true", ";", "++", "NumNSAConverted", ";", "continue", ";", "}", "const", "", "*", "Info", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "VAddr0Idx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "vaddr0", ")", ";", "SmallVector", "<", "LiveInterval", "*", ",", "", ">", "Intervals", ";", "SmallVector", "<", "unsigned", ",", "", ">", "OrigRegs", ";", "SlotIndex", "MinInd", ",", "MaxInd", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Info", "->", "VAddrDwords", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "VAddr0Idx", "+", "I", ")", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "LiveInterval", "*", "LI", "=", "&", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "if", "(", "llvm", "::", "find", "(", "Intervals", ",", "LI", ")", "!=", "Intervals", ".", "end", "(", ")", ")", "{", "Intervals", ".", "clear", "(", ")", ";", "break", ";", "}"], "ground_truth": ["Intervals", ".", "push_back", "(", "LI", ")", ";"], "File": "GCNNSAReassign11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48186, "Length": 363, "Cover_Rate": 0.40878378378378377} {"Template_token": ["", "if", "(", "llvm", "::", "find", "(", "Intervals", ",", "LI", ")", "!=", "Intervals", ".", "end", "(", ")", ")", "{", "Intervals", ".", "clear", "(", ")", ";", "break", ";", "}", "Intervals", ".", "push_back", "(", "LI", ")", ";", "OrigRegs", ".", "push_back", "(", "VRM", "->", "getPhys", "(", "Reg", ")", ")", ";", "MinInd", "=", "I", "?", "std", "::", "min", "(", "MinInd", ",", "LI", "->", "beginIndex", "(", ")", ")", ":", "LI", "->", "beginIndex", "(", ")", ";", "MaxInd", "=", "I", "?", "std", "::", "max", "(", "MaxInd", ",", "LI", "->", "endIndex", "(", ")", ")", ":", "LI", "->", "endIndex", "(", ")", ";", "}", "if", "(", "Intervals", ".", "empty", "(", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ";", "for", "(", "auto", "*", "LI", ":", "Intervals", ")", "dbgs", "(", ")", "<<", "", "<<", "llvm", "::", "printReg", "(", "(", "VRM", "->", "getPhys", "(", "LI", "->", "reg", ")", ")", ",", "TRI", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Success", "=", "scavengeRegs", "(", "Intervals", ")", ";", "if", "(", "!", "Success", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", ".", "back", "(", ")", "->", "reg", ")", ")", "continue", ";", "}", "else", "{", "auto", "I", "=", "std", "::", "lower_bound", "(", "Candidates", ".", "begin", "(", ")", ",", "&", "C", ",", "MinInd", ",", "[", "this", "]", "(", "const", "Candidate", "&", "C", ",", "SlotIndex", "I", ")", "{", "return", "LIS", "->", "getInstructionIndex", "(", "*", "C", ".", "first", ")", "<", "I", ";", "}", ")", ";", "for", "(", "auto", "E", "=", "Candidates", ".", "end", "(", ")", ";", "Success", "&&", "I", "!=", "E", "&&", "LIS", "->", "getInstructionIndex", "(", "*", "I", "->", "first", ")", "<", "MaxInd", ";", "++", "I", ")", "{", "if", "(", "I", "->", "second", "&&", "CheckNSA", "(", "*", "I", "->", "first", ",", "true", ")", "<", "NSA_Status", "::", "CONTIGUOUS", ")", "{"], "ground_truth": ["Success", "=", "false", ";"], "File": "GCNNSAReassign12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48187, "Length": 303, "Cover_Rate": 0.34198645598194133} {"Template_token": ["", "MaxNumVGPRs", "=", "ST", "->", "getMaxNumVGPRs", "(", "MF", ")", ";", "MaxNumVGPRs", "=", "std", "::", "min", "(", "ST", "->", "getMaxNumVGPRs", "(", "MFI", "->", "getOccupancy", "(", ")", ")", ",", "MaxNumVGPRs", ")", ";", "CSRegs", "=", "MRI", "->", "getCalleeSavedRegs", "(", ")", ";", "using", "Candidate", "=", "std", "::", "pair", "<", "const", "MachineInstr", "*", ",", "bool", ">", ";", "SmallVector", "<", "Candidate", ",", "", ">", "Candidates", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "switch", "(", "CheckNSA", "(", "MI", ")", ")", "{", "default", ":", "continue", ";", "case", "NSA_Status", "::", "CONTIGUOUS", ":", "Candidates", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MI", ",", "true", ")", ")", ";", "break", ";", "case", "NSA_Status", "::", "NON_CONTIGUOUS", ":", "Candidates", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MI", ",", "false", ")", ")", ";", "++", "NumNSAInstructions", ";", "break", ";", "}", "}", "}", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "C", ":", "Candidates", ")", "{", "if", "(", "C", ".", "second", ")", "continue", ";", "const", "MachineInstr", "*", "MI", "=", "C", ".", "first", ";", "if", "(", "CheckNSA", "(", "*", "MI", ",", "true", ")", "==", "NSA_Status", "::", "CONTIGUOUS", ")", "{", "C", ".", "second", "=", "true", ";", "++", "NumNSAConverted", ";", "continue", ";", "}", "const", "", "*", "Info", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "VAddr0Idx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "vaddr0", ")", ";", "SmallVector", "<", "LiveInterval", "*", ",", "", ">", "Intervals", ";", "SmallVector", "<", "unsigned", ",", "", ">", "OrigRegs", ";", "SlotIndex", "MinInd", ",", "MaxInd", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Info", "->", "VAddrDwords", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "VAddr0Idx", "+", "I", ")", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "LiveInterval", "*", "LI", "=", "&", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "if", "(", "llvm", "::", "find", "(", "Intervals", ",", "LI", ")", "!=", "Intervals", ".", "end", "(", ")", ")", "{", "Intervals", ".", "clear", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "GCNNSAReassign13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48188, "Length": 330, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "SmallVector", "<", "LiveInterval", "*", ",", "", ">", "Intervals", ";", "SmallVector", "<", "unsigned", ",", "", ">", "OrigRegs", ";", "SlotIndex", "MinInd", ",", "MaxInd", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Info", "->", "VAddrDwords", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "VAddr0Idx", "+", "I", ")", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "LiveInterval", "*", "LI", "=", "&", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "if", "(", "llvm", "::", "find", "(", "Intervals", ",", "LI", ")", "!=", "Intervals", ".", "end", "(", ")", ")", "{", "Intervals", ".", "clear", "(", ")", ";", "break", ";", "}", "Intervals", ".", "push_back", "(", "LI", ")", ";", "OrigRegs", ".", "push_back", "(", "VRM", "->", "getPhys", "(", "Reg", ")", ")", ";", "if", "(", "LI", "->", "empty", "(", ")", ")", "{", "if", "(", "I", "==", "", ")", "MinInd", "=", "MaxInd", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ";", "continue", ";", "}", "MinInd", "=", "I", "!=", "", "?", "std", "::", "min", "(", "MinInd", ",", "LI", "->", "beginIndex", "(", ")", ")", ":", "LI", "->", "beginIndex", "(", ")", ";", "MaxInd", "=", "I", "!=", "", "?", "std", "::", "max", "(", "MaxInd", ",", "LI", "->", "endIndex", "(", ")", ")", ":", "LI", "->", "endIndex", "(", ")", ";", "}", "if", "(", "Intervals", ".", "empty", "(", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ";", "for", "(", "auto", "*", "LI", ":", "Intervals", ")", "dbgs", "(", ")", "<<", "", "<<", "llvm", "::", "printReg", "(", "(", "VRM", "->", "getPhys", "(", "LI", "->", "reg", "(", ")", ")", ")", ",", "TRI", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Success", "=", "scavengeRegs", "(", "Intervals", ")", ";", "if", "(", "!", "Success", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", ".", "back", "(", ")", "->", "reg", "(", ")", ")", ")", "continue", ";", "}", "else", "{", "auto", "I", "=", "std", "::", "lower_bound", "(", "Candidates", ".", "begin", "(", ")", ",", "&", "C", ",", "MinInd", ",", "[", "this", "]", "(", "const", "Candidate", "&", "C", ",", "SlotIndex", "I", ")", "{"], "ground_truth": ["return", "LIS", "->", "getInstructionIndex", "(", "*", "C", ".", "first", ")", "<", "I", ";"], "File": "GCNNSAReassign13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48189, "Length": 354, "Cover_Rate": 0.38064516129032255} {"Template_token": ["", "unsigned", "NumRegs", "=", "Intervals", ".", "size", "(", ")", ";", "for", "(", "unsigned", "N", "=", "", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", "[", "N", "]", "->", "reg", "(", ")", ")", ")", "LRM", "->", "unassign", "(", "*", "Intervals", "[", "N", "]", ")", ";", "for", "(", "unsigned", "N", "=", "", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "if", "(", "LRM", "->", "checkInterference", "(", "*", "Intervals", "[", "N", "]", ",", "StartReg", "+", "N", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "unsigned", "N", "=", "", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "LRM", "->", "assign", "(", "*", "Intervals", "[", "N", "]", ",", "StartReg", "+", "N", ")", ";"], "File": "GCNNSAReassign13", "Func": "tryAssignRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48190, "Length": 113, "Cover_Rate": 0.837037037037037} {"Template_token": ["", "for", "(", "unsigned", "N", "=", "", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", "[", "N", "]", "->", "reg", "(", ")", ")", ")", "LRM", "->", "unassign", "(", "*", "Intervals", "[", "N", "]", ")", ";"], "ground_truth": ["for", "(", "unsigned", "N", "=", "", ";", "N", "<", "NumRegs", ";", "++", "N", ")", "if", "(", "LRM", "->", "checkInterference", "(", "*", "Intervals", "[", "N", "]", ",", "StartReg", "+", "N", ")", ")", "return", "false", ";"], "File": "GCNNSAReassign13", "Func": "tryAssignRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48191, "Length": 75, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "Reg", ".", "isPhysical", "(", ")", "||", "!", "VRM", "->", "isAssignedReg", "(", "Reg", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "if", "(", "!", "Fast", ")", "{", "if", "(", "!", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "!=", "&", "", "||", "Op", ".", "getSubReg", "(", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "if", "(", "VRM", "->", "getPreSplitReg", "(", "Reg", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isCopy", "(", ")", "&&", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "for", "(", "auto", "U", ":", "MRI", "->", "use_nodbg_operands", "(", "Reg", ")", ")", "{", "if", "(", "U", ".", "isImplicit", "(", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "const", "MachineInstr", "*", "UseInst", "=", "U", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", "->", "isCopy", "(", ")", "&&", "UseInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "}"], "ground_truth": ["if", "(", "!", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "return", "NSA_Status", "::", "FIXED", ";"], "File": "GCNNSAReassign2", "Func": "CheckNSA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48193, "Length": 203, "Cover_Rate": 0.5561643835616439} {"Template_token": ["", "SmallVector", "<", "LiveInterval", "*", ",", "", ">", "Intervals", ";", "SmallVector", "<", "unsigned", ",", "", ">", "OrigRegs", ";", "SlotIndex", "MinInd", ",", "MaxInd", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Info", "->", "VAddrDwords", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "VAddr0Idx", "+", "I", ")", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "LiveInterval", "*", "LI", "=", "&", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "if", "(", "llvm", "::", "find", "(", "Intervals", ",", "LI", ")", "!=", "Intervals", ".", "end", "(", ")", ")", "{", "Intervals", ".", "clear", "(", ")", ";", "break", ";", "}", "Intervals", ".", "push_back", "(", "LI", ")", ";", "OrigRegs", ".", "push_back", "(", "VRM", "->", "getPhys", "(", "Reg", ")", ")", ";", "MinInd", "=", "I", "?", "std", "::", "min", "(", "MinInd", ",", "LI", "->", "beginIndex", "(", ")", ")", ":", "LI", "->", "beginIndex", "(", ")", ";", "MaxInd", "=", "I", "?", "std", "::", "max", "(", "MaxInd", ",", "LI", "->", "endIndex", "(", ")", ")", ":", "LI", "->", "endIndex", "(", ")", ";", "}", "if", "(", "Intervals", ".", "empty", "(", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ";", "for", "(", "auto", "*", "LI", ":", "Intervals", ")", "dbgs", "(", ")", "<<", "", "<<", "llvm", "::", "printReg", "(", "(", "VRM", "->", "getPhys", "(", "LI", "->", "reg", ")", ")", ",", "TRI", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Success", "=", "scavengeRegs", "(", "Intervals", ")", ";", "if", "(", "!", "Success", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", ".", "back", "(", ")", "->", "reg", ")", ")", "continue", ";", "}", "else", "{", "auto", "I", "=", "std", "::", "lower_bound", "(", "Candidates", ".", "begin", "(", ")", ",", "&", "C", ",", "MinInd", ",", "[", "this", "]", "(", "const", "Candidate", "&", "C", ",", "SlotIndex", "I", ")", "{", "return", "LIS", "->", "getInstructionIndex", "(", "*", "C", ".", "first", ")", "<", "I", ";", "}", ")", ";", "for", "(", "auto", "E", "=", "Candidates", ".", "end", "(", ")", ";", "Success", "&&", "I", "!=", "E", "&&", "LIS", "->", "getInstructionIndex", "(", "*", "I", "->", "first", ")", "<", "MaxInd", ";", "++", "I", ")", "{"], "ground_truth": ["if", "(", "I", "->", "second", "&&", "CheckNSA", "(", "*", "I", "->", "first", ",", "true", ")", "<", "NSA_Status", "::", "CONTIGUOUS", ")", "{"], "File": "GCNNSAReassign3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48194, "Length": 373, "Cover_Rate": 0.42099322799097066} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "CSRegs", "[", "I", "]", ")", "&&", "!", "LRM", "->", "isPhysRegUsed", "(", "CSRegs", "[", "I", "]", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "GCNNSAReassign", "Func": "canAssign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48195, "Length": 44, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "if", "(", "!", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "!=", "&", "", "||", "Op", ".", "getSubReg", "(", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isCopy", "(", ")", "&&", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "for", "(", "auto", "U", ":", "MRI", "->", "use_nodbg_operands", "(", "Reg", ")", ")", "{", "if", "(", "U", ".", "isImplicit", "(", ")", ")", "return", "NSA_Status", "::", "FIXED", ";"], "ground_truth": ["const", "MachineInstr", "*", "UseInst", "=", "U", ".", "getParent", "(", ")", ";"], "File": "GCNNSAReassign", "Func": "CheckNSA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48196, "Length": 110, "Cover_Rate": 0.31339031339031337} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";"], "File": "GCNNSAReassign", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48199, "Length": 19, "Cover_Rate": 0.37254901960784315} {"Template_token": ["", "AU", ".", "addRequired", "<", "VirtRegMap", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveRegMatrix", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "GCNNSAReassign", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48200, "Length": 32, "Cover_Rate": 0.6274509803921569} {"Template_token": ["", "++", "NumNSAConverted", ";", "continue", ";", "}", "const", "", "*", "Info", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "VAddr0Idx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "vaddr0", ")", ";", "SmallVector", "<", "LiveInterval", "*", ",", "", ">", "Intervals", ";", "SmallVector", "<", "MCRegister", ",", "", ">", "OrigRegs", ";", "SlotIndex", "MinInd", ",", "MaxInd", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Info", "->", "VAddrDwords", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "VAddr0Idx", "+", "I", ")", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "LiveInterval", "*", "LI", "=", "&", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "if", "(", "llvm", "::", "find", "(", "Intervals", ",", "LI", ")", "!=", "Intervals", ".", "end", "(", ")", ")", "{", "Intervals", ".", "clear", "(", ")", ";", "break", ";", "}", "Intervals", ".", "push_back", "(", "LI", ")", ";", "OrigRegs", ".", "push_back", "(", "VRM", "->", "getPhys", "(", "Reg", ")", ")", ";", "if", "(", "LI", "->", "empty", "(", ")", ")", "{", "if", "(", "I", "==", "", ")", "MinInd", "=", "MaxInd", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ";", "continue", ";", "}", "MinInd", "=", "I", "!=", "", "?", "std", "::", "min", "(", "MinInd", ",", "LI", "->", "beginIndex", "(", ")", ")", ":", "LI", "->", "beginIndex", "(", ")", ";", "MaxInd", "=", "I", "!=", "", "?", "std", "::", "max", "(", "MaxInd", ",", "LI", "->", "endIndex", "(", ")", ")", ":", "LI", "->", "endIndex", "(", ")", ";", "}", "if", "(", "Intervals", ".", "empty", "(", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ";", "for", "(", "auto", "*", "LI", ":", "Intervals", ")", "dbgs", "(", ")", "<<", "", "<<", "llvm", "::", "printReg", "(", "(", "VRM", "->", "getPhys", "(", "LI", "->", "reg", "(", ")", ")", ")", ",", "TRI", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Success", "=", "scavengeRegs", "(", "Intervals", ")", ";", "if", "(", "!", "Success", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", ".", "back", "(", ")", "->", "reg", "(", ")", ")", ")", "continue", ";", "}", "else", "{", "auto", "I", "=", "std", "::", "lower_bound", "(", "Candidates", ".", "begin", "(", ")", ",", "&", "C", ",", "MinInd", ",", "[", "this", "]", "(", "const", "Candidate", "&", "C", ",", "SlotIndex", "I", ")", "{", "return", "LIS", "->", "getInstructionIndex", "(", "*", "C", ".", "first", ")", "<", "I", ";", "}", ")", ";", "for", "(", "auto", "E", "=", "Candidates", ".", "end", "(", ")", ";", "Success", "&&", "I", "!=", "E", "&&", "LIS", "->", "getInstructionIndex", "(", "*", "I", "->", "first", ")", "<", "MaxInd", ";", "++", "I", ")", "{", "if", "(", "I", "->", "second", "&&", "CheckNSA", "(", "*", "I", "->", "first", ",", "true", ")", "<", "NSA_Status", "::", "CONTIGUOUS", ")", "{", "Success", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "->", "first", ")", ";", "}", "}", "}"], "ground_truth": ["if", "(", "!", "Success", ")", "{"], "File": "GCNNSAReassign", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48203, "Length": 474, "Cover_Rate": 0.5096774193548387} {"Template_token": ["", "unsigned", "MaxReg", "=", "MaxNumVGPRs", "-", "NumRegs", "+", "", ";", "for", "(", "unsigned", "Reg", "=", "", ";", "Reg", "<=", "MaxReg", ";", "++", "Reg", ")", "{", "if", "(", "!", "canAssign", "(", "Reg", ",", "NumRegs", ")", ")", "continue", ";", "if", "(", "tryAssignRegisters", "(", "Intervals", ",", "Reg", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "GCNNSAReassign", "Func": "scavengeRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48204, "Length": 52, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "for", "(", "unsigned", "Reg", "=", "", ";", "Reg", "<=", "MaxReg", ";", "++", "Reg", ")", "{", "if", "(", "!", "canAssign", "(", "Reg", ",", "NumRegs", ")", ")", "continue", ";", "if", "(", "tryAssignRegisters", "(", "Intervals", ",", "Reg", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "GCNNSAReassign", "Func": "scavengeRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48205, "Length": 40, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "I", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DefSrcMO", ".", "getReg", "(", ")", ")", ";", "I", ".", "getOperand", "(", "", ")", ".", "setSubReg", "(", "DefSrcMO", ".", "getSubReg", "(", ")", ")", ";", "ModifiedRegs", ".", "insert", "(", "DefSrcMO", ".", "getReg", "(", ")", ")", ";", "ModifiedRegs", ".", "insert", "(", "SrcReg", ")", ";", "Changed", "=", "true", ";", "}", "break", ";", "}", "}", "break", ";", "}", "case", "", ":", "if", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", "||", "!", "I", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "||", "I", ".", "getNumOperands", "(", ")", "!=", "", ")", "return", "false", ";", "switch", "(", "I", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "if", "(", "Def0", ")", "return", "false", ";", "Def0", "=", "&", "I", ";", "Init", "|=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Def1", ")", "return", "false", ";", "Def1", "=", "&", "I", ";", "Init", "|=", "static_cast", "<", "uint64_t", ">", "(", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "<<", "", ";", "break", ";", "}", "break", ";", "}", "}", "if", "(", "IsAGPRDst", ")", "{", "if", "(", "Changed", ")", "{", "for", "(", "Register", "RegToUpdate", ":", "ModifiedRegs", ")", "{", "LIS", "->", "removeInterval", "(", "RegToUpdate", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "RegToUpdate", ")", ";", "}", "}", "return", "Changed", ";", "}", "if", "(", "!", "Def0", "||", "!", "Def1", "||", "Def0", "->", "getParent", "(", ")", "!=", "Def1", "->", "getParent", "(", ")", ")", "return", "Changed", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Def0", "<<", "", "<<", "*", "Def1", "<<", "", ")", ";", "if", "(", "SlotIndex", "::", "isEarlierInstr", "(", "LIS", "->", "getInstructionIndex", "(", "*", "Def1", ")", ",", "LIS", "->", "getInstructionIndex", "(", "*", "Def0", ")", ")", ")", "std", "::", "swap", "(", "Def0", ",", "Def1", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def0", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def1", ")", ";", "auto", "NewI", "=", "BuildMI", "(", "*", "Def0", "->", "getParent", "(", ")", ",", "*", "Def0", ",", "Def0", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Init", ")", ";", "Def0", "->", "eraseFromParent", "(", ")", ";", "Def1", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewI", ")", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "GCNPreRAOptimizations1", "Func": "processReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48206, "Length": 411, "Cover_Rate": 0.6265243902439024} {"Template_token": ["", "}", "}", "if", "(", "!", "Def0", "||", "!", "Def1", "||", "Def0", "->", "getParent", "(", ")", "!=", "Def1", "->", "getParent", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Def0", "<<", "", "<<", "*", "Def1", "<<", "", ")", ";", "if", "(", "SlotIndex", "::", "isEarlierInstr", "(", "LIS", "->", "getInstructionIndex", "(", "*", "Def1", ")", ",", "LIS", "->", "getInstructionIndex", "(", "*", "Def0", ")", ")", ")", "std", "::", "swap", "(", "Def0", ",", "Def1", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def0", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def1", ")", ";"], "ground_truth": ["auto", "NewI", "=", "BuildMI", "(", "*", "Def0", "->", "getParent", "(", ")", ",", "*", "Def0", ",", "Def0", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Init", ")", ";"], "File": "GCNPreRAOptimizations3", "Func": "processReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48207, "Length": 128, "Cover_Rate": 0.3545706371191136} {"Template_token": ["", "uint64_t", "Init", "=", "", ";", "for", "(", "MachineInstr", "&", "I", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "", "||", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", "||", "!", "I", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "||", "I", ".", "getNumOperands", "(", ")", "!=", "", ")", "return", "false", ";", "switch", "(", "I", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "if", "(", "Def0", ")", "return", "false", ";", "Def0", "=", "&", "I", ";", "Init", "|=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Def1", ")", "return", "false", ";", "Def1", "=", "&", "I", ";", "Init", "|=", "static_cast", "<", "uint64_t", ">", "(", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "<<", "", ";", "break", ";", "}", "}", "if", "(", "!", "Def0", "||", "!", "Def1", "||", "Def0", "->", "getParent", "(", ")", "!=", "Def1", "->", "getParent", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Def0", "<<", "", "<<", "*", "Def1", "<<", "", ")", ";", "if", "(", "SlotIndex", "::", "isEarlierInstr", "(", "LIS", "->", "getInstructionIndex", "(", "*", "Def1", ")", ",", "LIS", "->", "getInstructionIndex", "(", "*", "Def0", ")", ")", ")", "std", "::", "swap", "(", "Def0", ",", "Def1", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def0", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def1", ")", ";", "auto", "NewI", "=", "BuildMI", "(", "*", "Def0", "->", "getParent", "(", ")", ",", "*", "Def0", ",", "Def0", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Init", ")", ";", "Def0", "->", "eraseFromParent", "(", ")", ";", "Def1", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewI", ")", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewI", ")", ";"], "File": "GCNPreRAOptimizations3", "Func": "processReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48208, "Length": 328, "Cover_Rate": 0.9085872576177285} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "!", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "if", "(", "RC", "->", "MC", "->", "getSizeInBits", "(", ")", "!=", "", "||", "!", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "continue", ";", "Changed", "|=", "processReg", "(", "Reg", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "GCNPreRAOptimizations3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48209, "Length": 91, "Cover_Rate": 0.5290697674418605} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createGCNPreRAOptimizationsPass", "(", ")", "{", "return", "new", "GCNPreRAOptimizations", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNPreRAOptimizations", "Func": "createGCNPreRAOptimizationsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48210, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createGCNPreRAOptimizationsPass", "(", ")", "{"], "ground_truth": ["return", "new", "GCNPreRAOptimizations", "(", ")", ";"], "File": "GCNPreRAOptimizations", "Func": "createGCNPreRAOptimizationsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48211, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "initializeGCNPreRAOptimizationsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNPreRAOptimizations", "Func": "GCNPreRAOptimizations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48212, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "GCNPreRAOptimizations", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48214, "Length": 15, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "GCNPreRAOptimizations", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48215, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "GCNPreRAOptimizations", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48216, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", "||", "!", "I", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "||", "I", ".", "getNumOperands", "(", ")", "!=", "", ")", "return", "false", ";", "switch", "(", "I", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "if", "(", "Def0", ")", "return", "false", ";", "Def0", "=", "&", "I", ";", "Init", "|=", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Def1", ")", "return", "false", ";", "Def1", "=", "&", "I", ";", "Init", "|=", "static_cast", "<", "uint64_t", ">", "(", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "<<", "", ";", "break", ";", "}", "break", ";", "}", "}", "if", "(", "IsAGPRDst", ")", "{", "if", "(", "Changed", ")", "{", "for", "(", "Register", "RegToUpdate", ":", "ModifiedRegs", ")", "{", "LIS", "->", "removeInterval", "(", "RegToUpdate", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "RegToUpdate", ")", ";", "}", "}", "return", "Changed", ";", "}", "if", "(", "!", "Def0", "||", "!", "Def1", "||", "Def0", "->", "getParent", "(", ")", "!=", "Def1", "->", "getParent", "(", ")", ")", "return", "Changed", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Def0", "<<", "", "<<", "*", "Def1", "<<", "", ")", ";", "if", "(", "SlotIndex", "::", "isEarlierInstr", "(", "LIS", "->", "getInstructionIndex", "(", "*", "Def1", ")", ",", "LIS", "->", "getInstructionIndex", "(", "*", "Def0", ")", ")", ")", "std", "::", "swap", "(", "Def0", ",", "Def1", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def0", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def1", ")", ";", "auto", "NewI", "=", "BuildMI", "(", "*", "Def0", "->", "getParent", "(", ")", ",", "*", "Def0", ",", "Def0", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Init", ")", ";", "Def0", "->", "eraseFromParent", "(", ")", ";", "Def1", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewI", ")", ";"], "File": "GCNPreRAOptimizations", "Func": "processReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48217, "Length": 316, "Cover_Rate": 0.48244274809160304} {"Template_token": ["", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "!", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "(", "RC", "->", "MC", "->", "getSizeInBits", "(", ")", "!=", "", "||", "!", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "&&", "(", "ST", ".", "hasGFX90AInsts", "(", ")", "||", "!", "TRI", "->", "isAGPRClass", "(", "RC", ")", ")", ")", "continue", ";"], "File": "GCNPreRAOptimizations", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48219, "Length": 137, "Cover_Rate": 0.732620320855615} {"Template_token": ["", "if", "(", "Bank", "!=", "-", "", "&&", "R", "==", "Reg", "&&", "Op", ".", "getSubReg", "(", ")", ")", "{", "unsigned", "LM", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Op", ".", "getSubReg", "(", ")", ")", ".", "getAsInteger", "(", ")", ";", "if", "(", "!", "(", "LM", "&", "", ")", "&&", "(", "Bank", "<", "NUM_VGPR_BANKS", ")", ")", "{", "if", "(", "countPopulation", "(", "LM", ")", ">=", "NUM_VGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "(", "Bank", "+", "countTrailingZeros", "(", "LM", ")", ")", "%", "NUM_VGPR_BANKS", ";", "}", "else", "if", "(", "!", "(", "LM", "&", "", ")", "&&", "(", "Bank", ">=", "SGPR_BANK_OFFSET", ")", ")", "{", "if", "(", "countPopulation", "(", "LM", ")", "/", "", ">=", "NUM_SGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "SGPR_BANK_OFFSET", "+", "(", "Bank", "-", "SGPR_BANK_OFFSET", "+", "(", "countTrailingZeros", "(", "LM", ")", ">>", "", ")", ")", "%", "NUM_SGPR_BANKS", ";", "}", "}", "unsigned", "Mask", "=", "getRegBankMask", "(", "R", ",", "Op", ".", "getSubReg", "(", ")", ",", "(", "Reg", "==", "R", ")", "?", "ShiftedBank", ":", "-", "", ")", ";", "StallCycles", "+=", "countPopulation", "(", "UsedBanks", "&", "Mask", ")", ";", "UsedBanks", "|=", "Mask", ";"], "ground_truth": ["OperandMasks", ".", "push_back", "(", "OperandMask", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ",", "Mask", ")", ")", ";"], "File": "GCNRegBankReassign10", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48220, "Length": 190, "Cover_Rate": 0.6484641638225256} {"Template_token": ["", "Candidates", ".", "sort", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "C", ":", "Candidates", ")", "C", ".", "dump", "(", "this", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "unsigned", "CyclesSaved", "=", "", ";", "while", "(", "!", "Candidates", ".", "empty", "(", ")", ")", "{", "Candidate", "C", "=", "Candidates", ".", "back", "(", ")", ";", "unsigned", "LocalCyclesSaved", "=", "tryReassign", "(", "C", ")", ";", "CyclesSaved", "+=", "LocalCyclesSaved", ";", "if", "(", "VerifyStallCycles", ">", "", "&&", "!", "verifyCycles", "(", "MF", ",", "StallCycles", ",", "CyclesSaved", ")", ")", "report_fatal_error", "(", "", ")", ";", "Candidates", ".", "pop_back", "(", ")", ";", "if", "(", "LocalCyclesSaved", ")", "{", "removeCandidates", "(", "C", ".", "Reg", ")", ";", "computeStallCycles", "(", "C", ".", "Reg", ",", "", ",", "-", "", ",", "true", ")", ";", "Candidates", ".", "sort", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "C", ":", "Candidates", ")", "C", ".", "dump", "(", "this", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "}", "}"], "ground_truth": ["NumStallsRecovered", "+=", "CyclesSaved", ";"], "File": "GCNRegBankReassign10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48221, "Length": 165, "Cover_Rate": 0.3374233128834356} {"Template_token": ["", "unsigned", "Occupancy", "=", "MFI", "->", "getOccupancy", "(", ")", ";", "MaxNumVGPRs", "=", "ST", "->", "getMaxNumVGPRs", "(", "MF", ")", ";", "MaxNumSGPRs", "=", "ST", "->", "getMaxNumSGPRs", "(", "MF", ")", ";", "MaxNumVGPRs", "=", "std", "::", "min", "(", "ST", "->", "getMaxNumVGPRs", "(", "Occupancy", ")", ",", "MaxNumVGPRs", ")", ";", "MaxNumSGPRs", "=", "std", "::", "min", "(", "ST", "->", "getMaxNumSGPRs", "(", "Occupancy", ",", "true", ")", ",", "MaxNumSGPRs", ")", ";", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "RegsUsed", ".", "resize", "(", "", ".", "getNumRegs", "(", ")", "+", "TRI", "->", "getEncodingValue", "(", "", ")", "/", "", "+", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "unsigned", "StallCycles", "=", "collectCandidates", "(", "MF", ")", ";", "NumStallsDetected", "+=", "StallCycles", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StallCycles", "<<", "", "", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "Candidates", ".", "sort", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "C", ":", "Candidates", ")", "C", ".", "dump", "(", "this", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "unsigned", "CyclesSaved", "=", "", ";", "while", "(", "!", "Candidates", ".", "empty", "(", ")", ")", "{", "Candidate", "C", "=", "Candidates", ".", "back", "(", ")", ";", "unsigned", "LocalCyclesSaved", "=", "tryReassign", "(", "C", ")", ";", "CyclesSaved", "+=", "LocalCyclesSaved", ";", "if", "(", "VerifyStallCycles", ">", "", "&&", "!", "verifyCycles", "(", "MF", ",", "StallCycles", ",", "CyclesSaved", ")", ")", "report_fatal_error", "(", "", ")", ";", "Candidates", ".", "pop_back", "(", ")", ";", "if", "(", "LocalCyclesSaved", ")", "{", "removeCandidates", "(", "C", ".", "Reg", ")", ";", "computeStallCycles", "(", "C", ".", "Reg", ",", "", ",", "-", "", ",", "true", ")", ";", "Candidates", ".", "sort", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";"], "File": "GCNRegBankReassign10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48222, "Length": 282, "Cover_Rate": 0.5766871165644172} {"Template_token": ["", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "isUndef", "(", ")", ")", "continue", ";", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasAGPRs", "(", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "R", ")", ")", ")", "continue", ";", "unsigned", "ShiftedBank", "=", "Bank", ";", "if", "(", "Bank", "!=", "-", "", "&&", "R", "==", "Reg", "&&", "Op", ".", "getSubReg", "(", ")", ")", "{", "unsigned", "Offset", "=", "TRI", "->", "getChannelFromSubReg", "(", "Op", ".", "getSubReg", "(", ")", ")", ";", "LaneBitmask", "LM", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "Offset", "&&", "Bank", "<", "NUM_VGPR_BANKS", ")", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", ">=", "NUM_VGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "(", "Bank", "+", "Offset", ")", "%", "NUM_VGPR_BANKS", ";", "}", "else", "if", "(", "Offset", ">", "", "&&", "Bank", ">=", "SGPR_BANK_OFFSET", ")", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", "/", "", ">=", "NUM_SGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "SGPR_BANK_OFFSET", "+", "(", "Bank", "-", "SGPR_BANK_OFFSET", "+", "(", "Offset", ">>", "", ")", ")", "%", "NUM_SGPR_BANKS", ";", "}", "}"], "ground_truth": ["uint32_t", "Mask", "=", "getRegBankMask", "(", "R", ",", "Op", ".", "getSubReg", "(", ")", ",", "(", "Reg", "==", "R", ")", "?", "ShiftedBank", ":", "-", "", ")", ";"], "File": "GCNRegBankReassign11", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48223, "Length": 201, "Cover_Rate": 0.6165644171779141} {"Template_token": ["", "unsigned", "StallCycles", ";", "unsigned", "UsedBanks", ";", "std", "::", "tie", "(", "StallCycles", ",", "UsedBanks", ")", "=", "analyzeInst", "(", "MI", ")", ";", "if", "(", "Collect", ")", "collectCandidates", "(", "MI", ",", "UsedBanks", ",", "StallCycles", ")", ";", "TotalStallCycles", "+=", "StallCycles", ";", "}", "LLVM_DEBUG", "(", "if", "(", "Collect", ")", "{", "dbgs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign11", "Func": "collectCandidates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48224, "Length": 55, "Cover_Rate": 0.34375} {"Template_token": ["", "else", "dbgs", "(", ")", "<<", "MBB", ".", "getName", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "}", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ".", "instrs", "(", ")", ")", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "continue", ";", "unsigned", "StallCycles", ";", "unsigned", "UsedBanks", ";", "std", "::", "tie", "(", "StallCycles", ",", "UsedBanks", ")", "=", "analyzeInst", "(", "MI", ")", ";", "if", "(", "Collect", ")", "collectCandidates", "(", "MI", ",", "UsedBanks", ",", "StallCycles", ")", ";"], "ground_truth": ["TotalStallCycles", "+=", "StallCycles", ";"], "File": "GCNRegBankReassign11", "Func": "collectCandidates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48225, "Length": 80, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "Visited", ".", "insert", "(", "&", "MI", ")", ".", "second", ")", "continue", ";", "unsigned", "StallCycles", ";", "unsigned", "UsedBanks", ";", "std", "::", "tie", "(", "StallCycles", ",", "UsedBanks", ")", "=", "analyzeInst", "(", "MI", ",", "Reg", ",", "Bank", ")", ";", "TotalStallCycles", "+=", "StallCycles", ";", "if", "(", "Collect", ")", "collectCandidates", "(", "MI", ",", "UsedBanks", ",", "StallCycles", ")", ";", "}", "return", "TotalStallCycles", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign11", "Func": "computeStallCycles", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48226, "Length": 61, "Cover_Rate": 0.5169491525423728} {"Template_token": ["", "unsigned", "TotalStallCycles", "=", "", ";", "SmallSet", "<", "const", "MachineInstr", "*", ",", "", ">", "Visited", ";", "for", "(", "auto", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "SrcReg", ")", ")", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "continue", ";", "if", "(", "!", "Visited", ".", "insert", "(", "&", "MI", ")", ".", "second", ")", "continue", ";", "unsigned", "StallCycles", ";"], "ground_truth": ["unsigned", "UsedBanks", ";"], "File": "GCNRegBankReassign11", "Func": "computeStallCycles", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48227, "Length": 60, "Cover_Rate": 0.5084745762711864} {"Template_token": ["", "unsigned", "GCNRegBankReassign", "::", "getPhysRegBank", "(", "unsigned", "Reg", ")", "const", "{", "assert", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "if", "(", "Size", "==", "", ")", "Reg", "=", "TRI", "->", "get32BitRegister", "(", "Reg", ")", ";", "else", "if", "(", "Size", ">", "", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "Reg", "-=", "", ";", "return", "Reg", "%", "NUM_VGPR_BANKS", ";", "}"], "ground_truth": ["Reg", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ")", "/", "", ";"], "File": "GCNRegBankReassign11", "Func": "getPhysRegBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48228, "Length": 107, "Cover_Rate": 0.8991596638655462} {"Template_token": ["", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "Reg", "-=", "", ";", "uint32_t", "Mask", "=", "maskTrailingOnes", "<", "uint32_t", ">", "(", "Size", ")", ";", "unsigned", "Used", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "Reg", "+", "I", ")", ")", "Used", "|=", "", "<<", "I", ";", "RegsUsed", ".", "set", "(", "Reg", ",", "Reg", "+", "Size", ")", ";", "Mask", "&=", "~", "Used", ";", "Mask", "<<=", "(", "Bank", "==", "-", "", ")", "?", "Reg", "%", "NUM_VGPR_BANKS", ":", "uint32_t", "(", "Bank", ")", ";", "return", "(", "Mask", "|", "(", "Mask", ">>", "NUM_VGPR_BANKS", ")", ")", "&", "VGPR_BANK_MASK", ";", "}", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ")", "/", "", ";", "unsigned", "StartBit", "=", "", ".", "getNumRegs", "(", ")", ";", "if", "(", "Reg", "+", "StartBit", ">=", "RegsUsed", ".", "size", "(", ")", ")", "return", "", ";", "if", "(", "Size", ">", "", ")", "Size", "/=", "", ";", "unsigned", "Mask", "=", "(", "", "<<", "Size", ")", "-", "", ";", "unsigned", "Used", "=", "", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "StartBit", "+", "Reg", "+", "I", ")", ")", "Used", "|=", "", "<<", "I", ";"], "File": "GCNRegBankReassign11", "Func": "getRegBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48229, "Length": 203, "Cover_Rate": 0.49754901960784315} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "if", "(", "Size", "==", "", ")", "{", "Reg", "=", "TRI", "->", "get32BitRegister", "(", "Reg", ")", ";", "Size", "=", "", ";", "}", "else", "{", "Size", "/=", "", ";", "if", "(", "Size", ">", "", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "Reg", "-=", "", ";", "uint32_t", "Mask", "=", "maskTrailingOnes", "<", "uint32_t", ">", "(", "Size", ")", ";", "unsigned", "Used", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "Reg", "+", "I", ")", ")", "Used", "|=", "", "<<", "I", ";", "RegsUsed", ".", "set", "(", "Reg", ",", "Reg", "+", "Size", ")", ";", "Mask", "&=", "~", "Used", ";", "Mask", "<<=", "(", "Bank", "==", "-", "", ")", "?", "Reg", "%", "NUM_VGPR_BANKS", ":", "uint32_t", "(", "Bank", ")", ";"], "ground_truth": ["return", "(", "Mask", "|", "(", "Mask", ">>", "NUM_VGPR_BANKS", ")", ")", "&", "VGPR_BANK_MASK", ";"], "File": "GCNRegBankReassign11", "Func": "getRegBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48230, "Length": 176, "Cover_Rate": 0.43137254901960786} {"Template_token": ["", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isCopy", "(", ")", "&&", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "false", ";", "for", "(", "auto", "U", ":", "MRI", "->", "use_nodbg_operands", "(", "Reg", ")", ")", "{", "if", "(", "U", ".", "isImplicit", "(", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "UseInst", "=", "U", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", "->", "isCopy", "(", ")", "&&", "UseInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "false", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "PhysReg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "if", "(", "Size", "<", "", ")", "return", "false", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Size", "==", "", ")", "return", "", ".", "contains", "(", "PhysReg", ")", ";"], "File": "GCNRegBankReassign11", "Func": "isReassignable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48231, "Length": 154, "Cover_Rate": 0.6754385964912281} {"Template_token": ["", "bool", "GCNRegBankReassign", "::", "isReassignable", "(", "unsigned", "Reg", ")", "const", "{", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "VRM", "->", "isAssignedReg", "(", "Reg", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", ";", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isCopy", "(", ")", "&&", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "false", ";", "for", "(", "auto", "U", ":", "MRI", "->", "use_nodbg_operands", "(", "Reg", ")", ")", "{", "if", "(", "U", ".", "isImplicit", "(", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "UseInst", "=", "U", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", "->", "isCopy", "(", ")", "&&", "UseInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "false", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "PhysReg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";"], "ground_truth": ["if", "(", "Size", "<", "", ")", "return", "false", ";"], "File": "GCNRegBankReassign11", "Func": "isReassignable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48232, "Length": 170, "Cover_Rate": 0.7456140350877193} {"Template_token": ["", "if", "(", "!", "(", "LM", "&", "", ")", "&&", "(", "Bank", "<", "NUM_VGPR_BANKS", ")", ")", "{", "if", "(", "countPopulation", "(", "LM", ")", ">=", "NUM_VGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "(", "Bank", "+", "countTrailingZeros", "(", "LM", ")", ")", "%", "NUM_VGPR_BANKS", ";", "}", "else", "if", "(", "!", "(", "LM", "&", "", ")", "&&", "(", "Bank", ">=", "SGPR_BANK_OFFSET", ")", ")", "{", "if", "(", "countPopulation", "(", "LM", ")", "/", "", ">=", "NUM_SGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "SGPR_BANK_OFFSET", "+", "(", "Bank", "-", "SGPR_BANK_OFFSET", "+", "(", "countTrailingZeros", "(", "LM", ")", ">>", "", ")", ")", "%", "NUM_SGPR_BANKS", ";", "}", "}", "unsigned", "Mask", "=", "getRegBankMask", "(", "R", ",", "Op", ".", "getSubReg", "(", ")", ",", "(", "Reg", "==", "R", ")", "?", "ShiftedBank", ":", "-", "", ")", ";", "StallCycles", "+=", "countPopulation", "(", "UsedBanks", "&", "Mask", ")", ";", "UsedBanks", "|=", "Mask", ";", "OperandMasks", ".", "push_back", "(", "OperandMask", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ",", "Mask", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign12", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48233, "Length": 155, "Cover_Rate": 0.4967948717948718} {"Template_token": ["", "if", "(", "countPopulation", "(", "LM", ")", "/", "", ">=", "NUM_SGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "SGPR_BANK_OFFSET", "+", "(", "Bank", "-", "SGPR_BANK_OFFSET", "+", "(", "countTrailingZeros", "(", "LM", ")", ">>", "", ")", ")", "%", "NUM_SGPR_BANKS", ";", "}", "}", "unsigned", "Mask", "=", "getRegBankMask", "(", "R", ",", "Op", ".", "getSubReg", "(", ")", ",", "(", "Reg", "==", "R", ")", "?", "ShiftedBank", ":", "-", "", ")", ";", "StallCycles", "+=", "countPopulation", "(", "UsedBanks", "&", "Mask", ")", ";", "UsedBanks", "|=", "Mask", ";"], "ground_truth": ["OperandMasks", ".", "push_back", "(", "OperandMask", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ",", "Mask", ")", ")", ";"], "File": "GCNRegBankReassign12", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48234, "Length": 96, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "!", "Reg", ")", "return", "", ";", "if", "(", "SubReg", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubReg", ")", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "/", "", ";", "if", "(", "Size", ">", "", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "Reg", "-=", "", ";", "unsigned", "Mask", "=", "(", "", "<<", "Size", ")", "-", "", ";", "unsigned", "Used", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "Reg", "+", "I", ")", ")", "Used", "|=", "", "<<", "I", ";", "RegsUsed", ".", "set", "(", "Reg", ",", "Reg", "+", "Size", ")", ";", "Mask", "&=", "~", "Used", ";", "Mask", "<<=", "(", "Bank", "==", "-", "", ")", "?", "Reg", "%", "NUM_VGPR_BANKS", ":", "unsigned", "(", "Bank", ")", ";", "return", "(", "Mask", "|", "(", "Mask", ">>", "NUM_VGPR_BANKS", ")", ")", "&", "VGPR_BANK_MASK", ";", "}", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ")", "/", "", ";", "unsigned", "StartBit", "=", "", ".", "getNumRegs", "(", ")", ";", "if", "(", "Reg", "+", "StartBit", ">=", "RegsUsed", ".", "size", "(", ")", ")", "return", "", ";", "if", "(", "Size", ">", "", ")", "Size", "/=", "", ";", "unsigned", "Mask", "=", "(", "", "<<", "Size", ")", "-", "", ";", "unsigned", "Used", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "StartBit", "+", "Reg", "+", "I", ")", ")", "Used", "|=", "", "<<", "I", ";"], "ground_truth": ["RegsUsed", ".", "set", "(", "StartBit", "+", "Reg", ",", "StartBit", "+", "Reg", "+", "Size", ")", ";"], "File": "GCNRegBankReassign12", "Func": "getRegBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48235, "Length": 284, "Cover_Rate": 0.743455497382199} {"Template_token": ["", "unsigned", "Stalls", ";", "}", ";", "SmallVector", "<", "BankStall", ",", "", ">", "BankStalls", ";", "for", "(", "int", "Bank", "=", "", ";", "Bank", "<", "NUM_BANKS", ";", "++", "Bank", ")", "{", "if", "(", "C", ".", "FreeBanks", "&", "(", "", "<<", "Bank", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printBank", "(", "Bank", ")", "<<", "'\\n'", ")", ";", "unsigned", "Stalls", "=", "computeStallCycles", "(", "C", ".", "Reg", ",", "C", ".", "Reg", ",", "Bank", ")", ";", "if", "(", "Stalls", "<", "OrigStalls", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printBank", "(", "Bank", ")", "<<", "", "<<", "Stalls", "<<", "'\\n'", ")", ";", "BankStalls", ".", "push_back", "(", "BankStall", "(", "(", "unsigned", ")", "Bank", ",", "Stalls", ")", ")", ";", "}", "}", "}", "std", "::", "sort", "(", "BankStalls", ".", "begin", "(", ")", ",", "BankStalls", ".", "end", "(", ")", ")", ";", "Register", "OrigReg", "=", "VRM", "->", "getPhys", "(", "C", ".", "Reg", ")", ";", "LRM", "->", "unassign", "(", "LI", ")", ";", "while", "(", "!", "BankStalls", ".", "empty", "(", ")", ")", "{", "BankStall", "BS", "=", "BankStalls", ".", "pop_back_val", "(", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "scavengeReg", "(", "LI", ",", "BS", ".", "Bank", ")", ";"], "File": "GCNRegBankReassign12", "Func": "tryReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48236, "Length": 185, "Cover_Rate": 0.41387024608501116} {"Template_token": ["", "if", "(", "!", "LIS", "->", "hasInterval", "(", "C", ".", "Reg", ")", ")", "return", "", ";", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "C", ".", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "C", ".", "Reg", ")", "<<", "", ";", "C", ".", "MI", "->", "dump", "(", ")", ";", "LI", ".", "dump", "(", ")", ")", ";", "unsigned", "OrigStalls", "=", "computeStallCycles", "(", "C", ".", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "OrigStalls", "<<", "'\\n'", ")", ";", "if", "(", "!", "OrigStalls", ")", "return", "", ";", "struct", "BankStall", "{", "BankStall", "(", "unsigned", "b", ",", "unsigned", "s", ")", ":", "Bank", "(", "b", ")", ",", "Stalls", "(", "s", ")", "{", "}", ";", "bool", "operator", "<", "(", "const", "BankStall", "&", "RHS", ")", "const", "{", "return", "Stalls", ">", "RHS", ".", "Stalls", ";", "}", "unsigned", "Bank", ";", "unsigned", "Stalls", ";", "}", ";", "SmallVector", "<", "BankStall", ",", "", ">", "BankStalls", ";", "for", "(", "int", "Bank", "=", "", ";", "Bank", "<", "NUM_BANKS", ";", "++", "Bank", ")", "{"], "ground_truth": ["if", "(", "C", ".", "FreeBanks", "&", "(", "", "<<", "Bank", ")", ")", "{"], "File": "GCNRegBankReassign12", "Func": "tryReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48237, "Length": 178, "Cover_Rate": 0.3982102908277405} {"Template_token": ["", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasAGPRs", "(", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "R", ")", ")", ")", "continue", ";", "unsigned", "ShiftedBank", "=", "Bank", ";", "if", "(", "Bank", "!=", "-", "", "&&", "R", "==", "Reg", "&&", "Op", ".", "getSubReg", "(", ")", ")", "{", "unsigned", "LM", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Op", ".", "getSubReg", "(", ")", ")", ".", "getAsInteger", "(", ")", ";", "if", "(", "!", "(", "LM", "&", "", ")", "&&", "(", "Bank", "<", "NUM_VGPR_BANKS", ")", ")", "{", "if", "(", "countPopulation", "(", "LM", ")", ">=", "NUM_VGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "(", "Bank", "+", "countTrailingZeros", "(", "LM", ")", ")", "%", "NUM_VGPR_BANKS", ";", "}", "else", "if", "(", "!", "(", "LM", "&", "", ")", "&&", "(", "Bank", ">=", "SGPR_BANK_OFFSET", ")", ")", "{", "if", "(", "countPopulation", "(", "LM", ")", "/", "", ">=", "NUM_SGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "SGPR_BANK_OFFSET", "+", "(", "Bank", "-", "SGPR_BANK_OFFSET", "+", "(", "countTrailingZeros", "(", "LM", ")", ">>", "", ")", ")", "%", "NUM_SGPR_BANKS", ";", "}", "}", "uint32_t", "Mask", "=", "getRegBankMask", "(", "R", ",", "Op", ".", "getSubReg", "(", ")", ",", "(", "Reg", "==", "R", ")", "?", "ShiftedBank", ":", "-", "", ")", ";"], "ground_truth": ["StallCycles", "+=", "countPopulation", "(", "UsedBanks", "&", "Mask", ")", ";"], "File": "GCNRegBankReassign13", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48238, "Length": 197, "Cover_Rate": 0.6314102564102564} {"Template_token": ["", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "return", "", ";", "RegsUsed", ".", "reset", "(", ")", ";", "OperandMasks", ".", "clear", "(", ")", ";", "for", "(", "const", "auto", "&", "Op", ":", "MI", ".", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "isUndef", "(", ")", ")", "continue", ";", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasAGPRs", "(", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "R", ")", ")", ")", "continue", ";", "unsigned", "ShiftedBank", "=", "Bank", ";", "if", "(", "Bank", "!=", "-", "", "&&", "R", "==", "Reg", "&&", "Op", ".", "getSubReg", "(", ")", ")", "{", "unsigned", "Offset", "=", "TRI", "->", "getChannelFromSubReg", "(", "Op", ".", "getSubReg", "(", ")", ")", ";", "LaneBitmask", "LM", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "Offset", "&&", "Bank", "<", "NUM_VGPR_BANKS", ")", "{"], "ground_truth": ["if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", ">=", "NUM_VGPR_BANKS", ")", "continue", ";"], "File": "GCNRegBankReassign1", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48239, "Length": 155, "Cover_Rate": 0.5032467532467533} {"Template_token": ["", "unsigned", "Shift", "=", "Offset", ";", "if", "(", "Shift", ">=", "NUM_VGPR_BANKS", ")", "return", "", ";", "unsigned", "VB", "=", "FreeBanks", "&", "VGPR_BANK_MASK", ";", "FreeBanks", "=", "(", "(", "VB", ">>", "Shift", ")", "|", "(", "VB", "<<", "(", "NUM_VGPR_BANKS", "-", "Shift", ")", ")", ")", "&", "VGPR_BANK_MASK", ";", "}", "else", "if", "(", "Offset", ">", "", "&&", "(", "Mask", "&", "SGPR_BANK_MASK", ")", ")", "{", "unsigned", "Shift", "=", "Offset", ">>", "", ";", "if", "(", "Shift", ">=", "NUM_SGPR_BANKS", ")", "return", "", ";", "unsigned", "SB", "=", "FreeBanks", ">>", "SGPR_BANK_OFFSET", ";", "FreeBanks", "=", "(", "(", "SB", ">>", "Shift", ")", "|", "(", "SB", "<<", "(", "NUM_SGPR_BANKS", "-", "Shift", ")", ")", ")", "&", "SGPR_BANK_SHIFTED_MASK", ";"], "ground_truth": ["FreeBanks", "<<=", "SGPR_BANK_OFFSET", ";"], "File": "GCNRegBankReassign1", "Func": "getFreeBanks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48240, "Length": 107, "Cover_Rate": 0.5119617224880383} {"Template_token": ["", "assert", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";"], "ground_truth": ["if", "(", "Size", ">", "", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";"], "File": "GCNRegBankReassign1", "Func": "getPhysRegBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48241, "Length": 50, "Cover_Rate": 0.4854368932038835} {"Template_token": ["", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ")", "/", "", ";", "unsigned", "StartBit", "=", "", ".", "getNumRegs", "(", ")", ";", "if", "(", "Reg", "+", "StartBit", ">=", "RegsUsed", ".", "size", "(", ")", ")", "return", "", ";", "if", "(", "Size", ">", "", ")", "Size", "/=", "", ";", "unsigned", "Mask", "=", "(", "", "<<", "Size", ")", "-", "", ";", "unsigned", "Used", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "StartBit", "+", "Reg", "+", "I", ")", ")", "Used", "|=", "", "<<", "I", ";", "RegsUsed", ".", "set", "(", "StartBit", "+", "Reg", ",", "StartBit", "+", "Reg", "+", "Size", ")", ";", "Mask", "&=", "~", "Used", ";", "Mask", "<<=", "(", "Bank", "==", "-", "", ")", "?", "Reg", "%", "NUM_SGPR_BANKS", ":", "unsigned", "(", "Bank", "-", "SGPR_BANK_OFFSET", ")", ";", "Mask", "=", "(", "Mask", "|", "(", "Mask", ">>", "NUM_SGPR_BANKS", ")", ")", "&", "SGPR_BANK_SHIFTED_MASK", ";"], "ground_truth": ["return", "Mask", "<<", "SGPR_BANK_OFFSET", ";"], "File": "GCNRegBankReassign1", "Func": "getRegBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48242, "Length": 153, "Cover_Rate": 0.4005235602094241} {"Template_token": ["", "const", "MachineInstr", "*", "UseInst", "=", "U", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", "->", "isCopy", "(", ")", "&&", "UseInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "false", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "PhysReg", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "return", "true", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "if", "(", "Size", ">", "", ")", "PhysReg", "=", "TRI", "->", "getSubReg", "(", "PhysReg", ",", "", ")", ";"], "ground_truth": ["return", "", ".", "contains", "(", "PhysReg", ")", ";"], "File": "GCNRegBankReassign1", "Func": "isReassignable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48243, "Length": 96, "Cover_Rate": 0.4729064039408867} {"Template_token": ["", "if", "(", "U", ".", "isImplicit", "(", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "UseInst", "=", "U", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", "->", "isCopy", "(", ")", "&&", "UseInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "false", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "PhysReg", ")", ";"], "ground_truth": ["if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "return", "true", ";"], "File": "GCNRegBankReassign1", "Func": "isReassignable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48244, "Length": 71, "Cover_Rate": 0.3497536945812808} {"Template_token": ["", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "{", "OS", "<<", "llvm", "::", "printReg", "(", "Reg", ",", "TRI", ")", ";", "return", ";", "}", "if", "(", "!", "VRM", "->", "isAssignedReg", "(", "Reg", ")", ")", "OS", "<<", "", "<<", "llvm", "::", "printReg", "(", "Reg", ",", "TRI", ")", ";"], "ground_truth": ["else", "OS", "<<", "llvm", "::", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "'('", "<<", "llvm", "::", "printReg", "(", "VRM", "->", "getPhys", "(", "Reg", ")", ",", "TRI", ")", "<<", "')'", ";"], "File": "GCNRegBankReassign1", "Func": "printReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48245, "Length": 77, "Cover_Rate": 0.616} {"Template_token": ["", "unsigned", "UsedBanks", "=", "", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "return", "std", "::", "make_pair", "(", "StallCycles", ",", "UsedBanks", ")", ";", "RegsUsed", ".", "reset", "(", ")", ";", "OperandMasks", ".", "clear", "(", ")", ";", "for", "(", "const", "auto", "&", "Op", ":", "MI", ".", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "isUndef", "(", ")", ")", "continue", ";", "const", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "R", ")", ";", "if", "(", "TRI", "->", "hasAGPRs", "(", "RC", ")", ")", "continue", ";", "if", "(", "Op", ".", "getSubReg", "(", ")", ")", "{", "LaneBitmask", "LM", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", ">=", "NUM_VGPR_BANKS", ")", "continue", ";", "}", "else", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", "/", "", ">=", "NUM_SGPR_BANKS", ")", "continue", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48246, "Length": 167, "Cover_Rate": 0.39856801909307876} {"Template_token": ["", "return", "rbegin", "(", ")", "->", "second", ".", "back", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "back", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48247, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "rbegin", "(", ")", "->", "second", ".", "back", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "back", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48248, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Candidate", "(", "MachineInstr", "*", "mi", ",", "Register", "reg", ",", "unsigned", "subreg", ",", "unsigned", "freebanks", ")", ":", "MI", "(", "mi", ")", ",", "Reg", "(", "reg", ")", ",", "SubReg", "(", "subreg", ")", ",", "FreeBanks", "(", "freebanks", ")", "{"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "Candidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48249, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "Candidate", "(", "MachineInstr", "*", "mi", ",", "Register", "reg", ",", "unsigned", "subreg", ",", "unsigned", "freebanks", ")", ":", "MI", "(", "mi", ")", ",", "Reg", "(", "reg", ")", ",", "SubReg", "(", "subreg", ")", ",", "FreeBanks", "(", "freebanks", ")", "{"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "Candidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48250, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "StallCycles", ";", "unsigned", "UsedBanks", ";", "std", "::", "tie", "(", "StallCycles", ",", "UsedBanks", ")", "=", "analyzeInst", "(", "MI", ",", "Reg", ",", "SubReg", ",", "Bank", ")", ";", "TotalStallCycles", "+=", "StallCycles", ";", "if", "(", "Collect", ")", "collectCandidates", "(", "MI", ",", "UsedBanks", ",", "StallCycles", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "computeStallCycles", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48251, "Length": 44, "Cover_Rate": 0.35772357723577236} {"Template_token": ["", "for", "(", "auto", "&", "B", ":", "*", "this", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "B", ".", "first", "<<", "", ";", "for", "(", "auto", "&", "C", ":", "B", ".", "second", ")", "C", ".", "dump", "(", "P", ")", ";", "}", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48252, "Length": 47, "Cover_Rate": 0.746031746031746} {"Template_token": ["", "unsigned", "Shift", "=", "Offset", ";", "if", "(", "Shift", ">=", "NUM_VGPR_BANKS", ")", "return", "", ";", "unsigned", "VB", "=", "FreeBanks", "&", "VGPR_BANK_MASK", ";", "FreeBanks", "=", "(", "(", "VB", ">>", "Shift", ")", "|", "(", "VB", "<<", "(", "NUM_VGPR_BANKS", "-", "Shift", ")", ")", ")", "&", "VGPR_BANK_MASK", ";", "}", "else", "if", "(", "Offset", ">", "", "&&", "(", "Mask", "&", "SGPR_BANK_MASK", ")", ")", "{", "unsigned", "Shift", "=", "Offset", ">>", "", ";", "if", "(", "Shift", ">=", "NUM_SGPR_BANKS", ")", "return", "", ";", "unsigned", "SB", "=", "FreeBanks", ">>", "SGPR_BANK_OFFSET", ";", "FreeBanks", "=", "(", "(", "SB", ">>", "Shift", ")", "|", "(", "SB", "<<", "(", "NUM_SGPR_BANKS", "-", "Shift", ")", ")", ")", "&", "SGPR_BANK_SHIFTED_MASK", ";", "FreeBanks", "<<=", "SGPR_BANK_OFFSET", ";", "}", "LLVM_DEBUG", "(", "if", "(", "FreeBanks", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "SubReg", ")", "<<", "", ";", "dumpFreeBanks", "(", "FreeBanks", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "return", "FreeBanks", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "getFreeBanks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48253, "Length": 148, "Cover_Rate": 0.7081339712918661} {"Template_token": ["", "unsigned", "Shift", "=", "Offset", ";", "if", "(", "Shift", ">=", "NUM_VGPR_BANKS", ")", "return", "", ";", "unsigned", "VB", "=", "FreeBanks", "&", "VGPR_BANK_MASK", ";", "FreeBanks", "=", "(", "(", "VB", ">>", "Shift", ")", "|", "(", "VB", "<<", "(", "NUM_VGPR_BANKS", "-", "Shift", ")", ")", ")", "&", "VGPR_BANK_MASK", ";", "}", "else", "if", "(", "Offset", ">", "", "&&", "(", "Mask", "&", "SGPR_BANK_MASK", ")", ")", "{", "unsigned", "Shift", "=", "Offset", ">>", "", ";", "if", "(", "Shift", ">=", "NUM_SGPR_BANKS", ")", "return", "", ";", "unsigned", "SB", "=", "FreeBanks", ">>", "SGPR_BANK_OFFSET", ";", "FreeBanks", "=", "(", "(", "SB", ">>", "Shift", ")", "|", "(", "SB", "<<", "(", "NUM_SGPR_BANKS", "-", "Shift", ")", ")", ")", "&", "SGPR_BANK_SHIFTED_MASK", ";"], "ground_truth": ["FreeBanks", "<<=", "SGPR_BANK_OFFSET", ";"], "File": "GCNRegBankReassign4", "Func": "getFreeBanks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48254, "Length": 107, "Cover_Rate": 0.5119617224880383} {"Template_token": ["", "MachineBasicBlock", "::", "const_instr_iterator", "Def", "(", "MI", ".", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "B", "(", "MI", ".", "getParent", "(", ")", "->", "instr_begin", "(", ")", ")", ";", "for", "(", "unsigned", "S", "=", "StallCycles", ";", "S", "&&", "Def", "!=", "B", "&&", "Defs", "!=", "", ";", "--", "S", ")", "{"], "ground_truth": ["if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";"], "File": "GCNRegBankReassign4", "Func": "getOperandGatherWeight", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48255, "Length": 59, "Cover_Rate": 0.42142857142857143} {"Template_token": ["", "for", "(", "unsigned", "S", "=", "StallCycles", ";", "S", "&&", "Def", "!=", "B", "&&", "Defs", "!=", "", ";", "--", "S", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "--", "Def", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "IMPLICIT_DEF", ")", "continue", ";"], "ground_truth": ["if", "(", "Def", "->", "modifiesRegister", "(", "Reg1", ",", "TRI", ")", ")", "Defs", "|=", "", ";"], "File": "GCNRegBankReassign4", "Func": "getOperandGatherWeight", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48256, "Length": 63, "Cover_Rate": 0.45} {"Template_token": ["", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "if", "(", "Size", "==", "", ")", "Reg", "=", "TRI", "->", "get32BitRegister", "(", "Reg", ")", ";", "else", "if", "(", "Size", ">", "", ")", "{", "if", "(", "SubReg", ")", "{", "const", "TargetRegisterClass", "*", "SubRC", "=", "TRI", "->", "getSubRegClass", "(", "RC", ",", "SubReg", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubReg", ")", ";"], "ground_truth": ["if", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "SubRC", ")", ">", "", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";"], "File": "GCNRegBankReassign4", "Func": "getPhysRegBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48257, "Length": 87, "Cover_Rate": 0.4484536082474227} {"Template_token": ["", "if", "(", "!", "Reg", ")", "return", "", ";", "if", "(", "SubReg", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubReg", ")", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "if", "(", "Size", "==", "", ")", "{", "Reg", "=", "TRI", "->", "get32BitRegister", "(", "Reg", ")", ";", "Size", "=", "", ";", "}", "else", "{", "Size", "/=", "", ";", "if", "(", "Size", ">", "", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "unsigned", "RegNo", "=", "Reg", "-", "", ";", "uint32_t", "Mask", "=", "maskTrailingOnes", "<", "uint32_t", ">", "(", "Size", ")", ";", "unsigned", "Used", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "RegNo", "+", "I", ")", ")", "Used", "|=", "", "<<", "I", ";", "RegsUsed", ".", "set", "(", "RegNo", ",", "RegNo", "+", "Size", ")", ";", "Mask", "&=", "~", "Used", ";", "Mask", "<<=", "(", "Bank", "==", "-", "", ")", "?", "RegNo", "%", "NUM_VGPR_BANKS", ":", "uint32_t", "(", "Bank", ")", ";", "return", "(", "Mask", "|", "(", "Mask", ">>", "NUM_VGPR_BANKS", ")", ")", "&", "VGPR_BANK_MASK", ";", "}", "unsigned", "RegNo", "=", "TRI", "->", "getEncodingValue", "(", "", "(", "Reg", ",", "*", "ST", ")", ")", "/", "", ";", "unsigned", "StartBit", "=", "", ".", "getNumRegs", "(", ")", ";", "if", "(", "RegNo", "+", "StartBit", ">=", "RegsUsed", ".", "size", "(", ")", ")", "return", "", ";", "if", "(", "Size", ">", "", ")", "Size", "/=", "", ";", "unsigned", "Mask", "=", "(", "", "<<", "Size", ")", "-", "", ";", "unsigned", "Used", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "StartBit", "+", "RegNo", "+", "I", ")", ")", "Used", "|=", "", "<<", "I", ";", "RegsUsed", ".", "set", "(", "StartBit", "+", "RegNo", ",", "StartBit", "+", "RegNo", "+", "Size", ")", ";"], "ground_truth": ["Mask", "&=", "~", "Used", ";"], "File": "GCNRegBankReassign4", "Func": "getRegBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48258, "Length": 325, "Cover_Rate": 0.7756563245823389} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "if", "(", "Size", "==", "", ")", "{", "Reg", "=", "TRI", "->", "get32BitRegister", "(", "Reg", ")", ";", "Size", "=", "", ";", "}", "else", "{", "Size", "/=", "", ";", "if", "(", "Size", ">", "", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "unsigned", "RegNo", "=", "Reg", "-", "", ";", "uint32_t", "Mask", "=", "maskTrailingOnes", "<", "uint32_t", ">", "(", "Size", ")", ";", "unsigned", "Used", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "RegNo", "+", "I", ")", ")", "Used", "|=", "", "<<", "I", ";", "RegsUsed", ".", "set", "(", "RegNo", ",", "RegNo", "+", "Size", ")", ";", "Mask", "&=", "~", "Used", ";", "Mask", "<<=", "(", "Bank", "==", "-", "", ")", "?", "RegNo", "%", "NUM_VGPR_BANKS", ":", "uint32_t", "(", "Bank", ")", ";", "return", "(", "Mask", "|", "(", "Mask", ">>", "NUM_VGPR_BANKS", ")", ")", "&", "VGPR_BANK_MASK", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "getRegBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48259, "Length": 180, "Cover_Rate": 0.4295942720763723} {"Template_token": ["", "void", "pop_back", "(", ")", "{", "rbegin", "(", ")", "->", "second", ".", "pop_back", "(", ")", ";"], "ground_truth": ["if", "(", "rbegin", "(", ")", "->", "second", ".", "empty", "(", ")", ")", "erase", "(", "rbegin", "(", ")", "->", "first", ")", ";"], "File": "GCNRegBankReassign4", "Func": "pop_back", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48260, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "else", "OS", "<<", "llvm", "::", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "'('", "<<", "llvm", "::", "printReg", "(", "VRM", "->", "getPhys", "(", "Reg", ")", ",", "TRI", ")", "<<", "')'", ";", "if", "(", "SubReg", ")", "OS", "<<", "':'", "<<", "TRI", "->", "getSubRegIndexName", "(", "SubReg", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "printReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48262, "Length": 49, "Cover_Rate": 0.3951612903225806} {"Template_token": ["", "return", "Printable", "(", "[", "Reg", ",", "SubReg", ",", "this", "]", "(", "raw_ostream", "&", "OS", ")", "{", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "{", "OS", "<<", "llvm", "::", "printReg", "(", "Reg", ",", "TRI", ")", ";"], "ground_truth": ["return", ";"], "File": "GCNRegBankReassign4", "Func": "printReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48263, "Length": 38, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "I", "->", "second", ".", "remove_if", "(", "[", "Reg", ",", "this", "]", "(", "const", "Candidate", "&", "C", ")", "{", "return", "C", ".", "MI", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ";", "}", ")", ";", "if", "(", "I", "->", "second", ".", "empty", "(", ")", ")", "Candidates", ".", "erase", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "removeCandidates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48266, "Length": 60, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "RegsUsed", ".", "resize", "(", "NumRegBanks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "unsigned", "StallCycles", "=", "collectCandidates", "(", "MF", ")", ";", "NumStallsDetected", "+=", "StallCycles", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StallCycles", "<<", "", "", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "LLVM_DEBUG", "(", "Candidates", ".", "dump", "(", "this", ")", ")", ";", "unsigned", "CyclesSaved", "=", "", ";", "while", "(", "!", "Candidates", ".", "empty", "(", ")", ")", "{", "Candidate", "C", "=", "Candidates", ".", "back", "(", ")", ";", "unsigned", "LocalCyclesSaved", "=", "tryReassign", "(", "C", ")", ";", "CyclesSaved", "+=", "LocalCyclesSaved", ";", "if", "(", "VerifyStallCycles", ">", "", "&&", "!", "verifyCycles", "(", "MF", ",", "StallCycles", ",", "CyclesSaved", ")", ")", "report_fatal_error", "(", "", ")", ";", "Candidates", ".", "pop_back", "(", ")", ";", "if", "(", "LocalCyclesSaved", ")", "{", "removeCandidates", "(", "C", ".", "Reg", ")", ";", "computeStallCycles", "(", "C", ".", "Reg", ",", "", ",", "", ",", "-", "", ",", "true", ")", ";", "LLVM_DEBUG", "(", "Candidates", ".", "dump", "(", "this", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48267, "Length": 171, "Cover_Rate": 0.3860045146726862} {"Template_token": ["", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "MaxReg", ")", ")", "break", ";", "if", "(", "!", "MRI", "->", "isAllocatable", "(", "Reg", ")", "||", "getPhysRegBank", "(", "Reg", ",", "SubReg", ")", "!=", "Bank", ")", "continue", ";", "for", "(", "unsigned", "I", "=", "", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "CSRegs", "[", "I", "]", ")", "&&", "!", "LRM", "->", "isPhysRegUsed", "(", "CSRegs", "[", "I", "]", ")", ")", "return", "MCRegister", "::", "from", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["if", "(", "!", "LRM", "->", "checkInterference", "(", "LI", ",", "Reg", ")", ")", "return", "Reg", ";"], "File": "GCNRegBankReassign4", "Func": "scavengeReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48268, "Length": 113, "Cover_Rate": 0.553921568627451} {"Template_token": ["", "}", "}", "llvm", "::", "sort", "(", "BankStalls", ")", ";", "MCRegister", "OrigReg", "=", "VRM", "->", "getPhys", "(", "C", ".", "Reg", ")", ";", "LRM", "->", "unassign", "(", "LI", ")", ";", "while", "(", "!", "BankStalls", ".", "empty", "(", ")", ")", "{", "BankStall", "BS", "=", "BankStalls", ".", "pop_back_val", "(", ")", ";", "MCRegister", "Reg", "=", "scavengeReg", "(", "LI", ",", "BS", ".", "Bank", ",", "C", ".", "SubReg", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printBank", "(", "BS", ".", "Bank", ")", "<<", "'\\n'", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ")", "<<", "(", "LRM", "->", "isPhysRegUsed", "(", "Reg", ")", "?", "", ":", "", ")", "<<", "", "<<", "printBank", "(", "BS", ".", "Bank", ")", "<<", "'\\n'", ")", ";", "LRM", "->", "assign", "(", "LI", ",", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "OrigStalls", "-", "BS", ".", "Stalls", "<<", "'\\n'", ")", ";", "return", "OrigStalls", "-", "BS", ".", "Stalls", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "tryReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48269, "Length": 163, "Cover_Rate": 0.35434782608695653} {"Template_token": ["", "for", "(", "const", "auto", "&", "Op", ":", "MI", ".", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "isUndef", "(", ")", ")", "continue", ";", "const", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "R", ")", ";", "if", "(", "TRI", "->", "hasAGPRs", "(", "RC", ")", ")", "continue", ";", "if", "(", "Op", ".", "getSubReg", "(", ")", ")", "{", "LaneBitmask", "LM", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", ">=", "NUM_VGPR_BANKS", ")", "continue", ";", "}", "else", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", "/", "", ">=", "NUM_SGPR_BANKS", ")", "continue", ";", "}", "}", "unsigned", "ShiftedBank", "=", "Bank", ";", "if", "(", "Bank", "!=", "-", "", "&&", "R", "==", "Reg", "&&", "(", "Op", ".", "getSubReg", "(", ")", "||", "SubReg", ")", ")", "{", "unsigned", "RegOffset", "=", "TRI", "->", "getChannelFromSubReg", "(", "SubReg", "?", "SubReg", ":", "(", "unsigned", ")", "", ")", ";", "unsigned", "Offset", "=", "TRI", "->", "getChannelFromSubReg", "(", "Op", ".", "getSubReg", "(", ")", "?", "Op", ".", "getSubReg", "(", ")", ":", "(", "unsigned", ")", "", ")", ";", "if", "(", "Bank", "<", "NUM_VGPR_BANKS", ")", "{", "unsigned", "Shift", "=", "(", "(", "NUM_VGPR_BANKS", "+", "Offset", ")", "-", "RegOffset", ")", ";", "ShiftedBank", "=", "(", "Bank", "+", "Shift", ")", "%", "NUM_VGPR_BANKS", ";", "}", "else", "if", "(", "Bank", ">=", "SGPR_BANK_OFFSET", ")", "{", "unsigned", "Shift", "=", "(", "NUM_SGPR_BANKS", "+", "(", "Offset", ">>", "", ")", ")", "-", "(", "RegOffset", ">>", "", ")", ";"], "ground_truth": ["ShiftedBank", "=", "SGPR_BANK_OFFSET", "+", "(", "Bank", "-", "SGPR_BANK_OFFSET", "+", "Shift", ")", "%", "NUM_SGPR_BANKS", ";"], "File": "GCNRegBankReassign5", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48270, "Length": 274, "Cover_Rate": 0.6539379474940334} {"Template_token": ["", "if", "(", "Op", ".", "getSubReg", "(", ")", ")", "{", "LaneBitmask", "LM", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", ">=", "NUM_VGPR_BANKS", ")", "continue", ";", "}", "else", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", "/", "", ">=", "NUM_SGPR_BANKS", ")", "continue", ";", "}", "}", "unsigned", "ShiftedBank", "=", "Bank", ";", "if", "(", "Bank", "!=", "-", "", "&&", "R", "==", "Reg", "&&", "(", "Op", ".", "getSubReg", "(", ")", "||", "SubReg", ")", ")", "{", "unsigned", "RegOffset", "=", "TRI", "->", "getChannelFromSubReg", "(", "SubReg", "?", "SubReg", ":", "(", "unsigned", ")", "", ")", ";", "unsigned", "Offset", "=", "TRI", "->", "getChannelFromSubReg", "(", "Op", ".", "getSubReg", "(", ")", "?", "Op", ".", "getSubReg", "(", ")", ":", "(", "unsigned", ")", "", ")", ";", "if", "(", "Bank", "<", "NUM_VGPR_BANKS", ")", "{"], "ground_truth": ["unsigned", "Shift", "=", "(", "(", "NUM_VGPR_BANKS", "+", "Offset", ")", "-", "RegOffset", ")", ";"], "File": "GCNRegBankReassign5", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48271, "Length": 155, "Cover_Rate": 0.36992840095465396} {"Template_token": ["", "Candidate", "(", "MachineInstr", "*", "mi", ",", "unsigned", "reg", ",", "unsigned", "subreg", ",", "unsigned", "freebanks", ",", "unsigned", "weight", ")", ":", "MI", "(", "mi", ")", ",", "Reg", "(", "reg", ")", ",", "SubReg", "(", "subreg", ")", ",", "FreeBanks", "(", "freebanks", ")", ",", "Weight", "(", "weight", ")", "{"], "ground_truth": ["}"], "File": "GCNRegBankReassign5", "Func": "Candidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48272, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "Candidate", "(", "MachineInstr", "*", "mi", ",", "unsigned", "reg", ",", "unsigned", "subreg", ",", "unsigned", "freebanks", ",", "unsigned", "weight", ")", ":", "MI", "(", "mi", ")", ",", "Reg", "(", "reg", ")", ",", "SubReg", "(", "subreg", ")", ",", "FreeBanks", "(", "freebanks", ")", ",", "Weight", "(", "weight", ")", "{"], "ground_truth": ["}"], "File": "GCNRegBankReassign5", "Func": "Candidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48273, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "UsedBanks", ";", "std", "::", "tie", "(", "StallCycles", ",", "UsedBanks", ")", "=", "analyzeInst", "(", "MI", ",", "Reg", ",", "SubReg", ",", "Bank", ")", ";", "TotalStallCycles", "+=", "StallCycles", ";", "if", "(", "Collect", ")", "collectCandidates", "(", "MI", ",", "UsedBanks", ",", "StallCycles", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign5", "Func": "computeStallCycles", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48274, "Length": 41, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "Visited", ".", "insert", "(", "&", "MI", ")", ".", "second", ")", "continue", ";", "unsigned", "StallCycles", ";", "unsigned", "UsedBanks", ";"], "ground_truth": ["std", "::", "tie", "(", "StallCycles", ",", "UsedBanks", ")", "=", "analyzeInst", "(", "MI", ",", "Reg", ",", "SubReg", ",", "Bank", ")", ";"], "File": "GCNRegBankReassign5", "Func": "computeStallCycles", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48275, "Length": 41, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "CSRegs", "[", "I", "]", ")", "&&", "!", "LRM", "->", "isPhysRegUsed", "(", "CSRegs", "[", "I", "]", ")", ")", "return", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ")", "<<", "'\\n'", ")", ";", "if", "(", "!", "LRM", "->", "checkInterference", "(", "LI", ",", "Reg", ")", ")", "return", "Reg", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign5", "Func": "scavengeReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48276, "Length": 79, "Cover_Rate": 0.4114583333333333} {"Template_token": ["", "unsigned", "MaxNumRegs", "=", "(", "Bank", "<", "NUM_VGPR_BANKS", ")", "?", "MaxNumVGPRs", ":", "MaxNumSGPRs", ";", "unsigned", "MaxReg", "=", "MaxNumRegs", "+", "(", "Bank", "<", "NUM_VGPR_BANKS", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "Reg", ":", "RC", "->", "getRegisters", "(", ")", ")", "{", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "MaxReg", ")", ")", "break", ";", "if", "(", "!", "MRI", "->", "isAllocatable", "(", "Reg", ")", "||", "getPhysRegBank", "(", "Reg", ",", "SubReg", ")", "!=", "Bank", ")", "continue", ";", "for", "(", "unsigned", "I", "=", "", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "CSRegs", "[", "I", "]", ")", "&&", "!", "LRM", "->", "isPhysRegUsed", "(", "CSRegs", "[", "I", "]", ")", ")", "return", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ")", "<<", "'\\n'", ")", ";", "if", "(", "!", "LRM", "->", "checkInterference", "(", "LI", ",", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign5", "Func": "scavengeReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48277, "Length": 149, "Cover_Rate": 0.7760416666666666} {"Template_token": ["", "}", "}", "llvm", "::", "sort", "(", "BankStalls", ")", ";", "Register", "OrigReg", "=", "VRM", "->", "getPhys", "(", "C", ".", "Reg", ")", ";", "LRM", "->", "unassign", "(", "LI", ")", ";", "while", "(", "!", "BankStalls", ".", "empty", "(", ")", ")", "{", "BankStall", "BS", "=", "BankStalls", ".", "pop_back_val", "(", ")", ";", "unsigned", "Reg", "=", "scavengeReg", "(", "LI", ",", "BS", ".", "Bank", ",", "C", ".", "SubReg", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printBank", "(", "BS", ".", "Bank", ")", "<<", "'\\n'", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ")", "<<", "(", "LRM", "->", "isPhysRegUsed", "(", "Reg", ")", "?", "", ":", "", ")", "<<", "", "<<", "printBank", "(", "BS", ".", "Bank", ")", "<<", "'\\n'", ")", ";", "LRM", "->", "assign", "(", "LI", ",", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "OrigStalls", "-", "BS", ".", "Stalls", "<<", "'\\n'", ")", ";", "return", "OrigStalls", "-", "BS", ".", "Stalls", ";", "}", "LRM", "->", "assign", "(", "LI", ",", "OrigReg", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign5", "Func": "tryReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48278, "Length": 176, "Cover_Rate": 0.3826086956521739} {"Template_token": ["", "if", "(", "Size", "==", "", ")", "{", "Reg", "=", "TRI", "->", "get32BitRegister", "(", "Reg", ")", ";", "Size", "=", "", ";", "}", "else", "{", "Size", "/=", "", ";", "if", "(", "Size", ">", "", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "unsigned", "RegNo", "=", "Reg", "-", "", ";", "uint32_t", "Mask", "=", "maskTrailingOnes", "<", "uint32_t", ">", "(", "Size", ")", ";", "unsigned", "Used", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "RegNo", "+", "I", ")", ")", "Used", "|=", "", "<<", "I", ";", "RegsUsed", ".", "set", "(", "RegNo", ",", "RegNo", "+", "Size", ")", ";", "Mask", "&=", "~", "Used", ";", "Mask", "<<=", "(", "Bank", "==", "-", "", ")", "?", "RegNo", "%", "NUM_VGPR_BANKS", ":", "uint32_t", "(", "Bank", ")", ";", "return", "(", "Mask", "|", "(", "Mask", ">>", "NUM_VGPR_BANKS", ")", ")", "&", "VGPR_BANK_MASK", ";", "}", "unsigned", "RegNo", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ")", "/", "", ";", "unsigned", "StartBit", "=", "", ".", "getNumRegs", "(", ")", ";", "if", "(", "RegNo", "+", "StartBit", ">=", "RegsUsed", ".", "size", "(", ")", ")", "return", "", ";", "if", "(", "Size", ">", "", ")", "Size", "/=", "", ";", "unsigned", "Mask", "=", "(", "", "<<", "Size", ")", "-", "", ";", "unsigned", "Used", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "StartBit", "+", "RegNo", "+", "I", ")", ")", "Used", "|=", "", "<<", "I", ";", "RegsUsed", ".", "set", "(", "StartBit", "+", "RegNo", ",", "StartBit", "+", "RegNo", "+", "Size", ")", ";", "Mask", "&=", "~", "Used", ";", "Mask", "<<=", "(", "Bank", "==", "-", "", ")", "?", "RegNo", "%", "NUM_SGPR_BANKS", ":", "unsigned", "(", "Bank", "-", "SGPR_BANK_OFFSET", ")", ";", "Mask", "=", "(", "Mask", "|", "(", "Mask", ">>", "NUM_SGPR_BANKS", ")", ")", "&", "SGPR_BANK_SHIFTED_MASK", ";"], "ground_truth": ["return", "Mask", "<<", "SGPR_BANK_OFFSET", ";"], "File": "GCNRegBankReassign8", "Func": "getRegBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48279, "Length": 311, "Cover_Rate": 0.7566909975669099} {"Template_token": ["", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", "->", "hasRegisterBanking", "(", ")", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "VRM", "=", "&", "getAnalysis", "<", "VirtRegMap", ">", "(", ")", ";", "LRM", "=", "&", "getAnalysis", "<", "LiveRegMatrix", ">", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Occupancy", "=", "MFI", "->", "getOccupancy", "(", ")", ";", "MaxNumVGPRs", "=", "ST", "->", "getMaxNumVGPRs", "(", "MF", ")", ";", "MaxNumSGPRs", "=", "ST", "->", "getMaxNumSGPRs", "(", "MF", ")", ";"], "ground_truth": ["MaxNumVGPRs", "=", "std", "::", "min", "(", "ST", "->", "getMaxNumVGPRs", "(", "Occupancy", ")", ",", "MaxNumVGPRs", ")", ";"], "File": "GCNRegBankReassign8", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48280, "Length": 147, "Cover_Rate": 0.3348519362186788} {"Template_token": ["", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Occupancy", "=", "MFI", "->", "getOccupancy", "(", ")", ";", "MaxNumVGPRs", "=", "ST", "->", "getMaxNumVGPRs", "(", "MF", ")", ";", "MaxNumSGPRs", "=", "ST", "->", "getMaxNumSGPRs", "(", "MF", ")", ";", "MaxNumVGPRs", "=", "std", "::", "min", "(", "ST", "->", "getMaxNumVGPRs", "(", "Occupancy", ")", ",", "MaxNumVGPRs", ")", ";", "MaxNumSGPRs", "=", "std", "::", "min", "(", "ST", "->", "getMaxNumSGPRs", "(", "Occupancy", ",", "true", ")", ",", "MaxNumSGPRs", ")", ";", "CSRegs", "=", "MRI", "->", "getCalleeSavedRegs", "(", ")", ";", "RegsUsed", ".", "resize", "(", "", ".", "getNumRegs", "(", ")", "+", "TRI", "->", "getEncodingValue", "(", "", ")", "/", "", "+", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "unsigned", "StallCycles", "=", "collectCandidates", "(", "MF", ")", ";", "NumStallsDetected", "+=", "StallCycles", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StallCycles", "<<", "", "", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "LLVM_DEBUG", "(", "Candidates", ".", "dump", "(", "this", ")", ")", ";", "unsigned", "CyclesSaved", "=", "", ";", "while", "(", "!", "Candidates", ".", "empty", "(", ")", ")", "{", "Candidate", "C", "=", "Candidates", ".", "back", "(", ")", ";", "unsigned", "LocalCyclesSaved", "=", "tryReassign", "(", "C", ")", ";", "CyclesSaved", "+=", "LocalCyclesSaved", ";", "if", "(", "VerifyStallCycles", ">", "", "&&", "!", "verifyCycles", "(", "MF", ",", "StallCycles", ",", "CyclesSaved", ")", ")", "report_fatal_error", "(", "", ")", ";", "Candidates", ".", "pop_back", "(", ")", ";", "if", "(", "LocalCyclesSaved", ")", "{", "removeCandidates", "(", "C", ".", "Reg", ")", ";", "computeStallCycles", "(", "C", ".", "Reg", ",", "", ",", "", ",", "-", "", ",", "true", ")", ";", "LLVM_DEBUG", "(", "Candidates", ".", "dump", "(", "this", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNRegBankReassign8", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48281, "Length": 279, "Cover_Rate": 0.6355353075170843} {"Template_token": ["", "if", "(", "!", "MRI", "->", "isAllocatable", "(", "Reg", ")", "||", "getPhysRegBank", "(", "Reg", ",", "SubReg", ")", "!=", "Bank", ")", "continue", ";", "for", "(", "unsigned", "I", "=", "", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "CSRegs", "[", "I", "]", ")", "&&", "!", "LRM", "->", "isPhysRegUsed", "(", "CSRegs", "[", "I", "]", ")", ")", "return", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ")", "<<", "'\\n'", ")", ";", "if", "(", "!", "LRM", "->", "checkInterference", "(", "LI", ",", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign8", "Func": "scavengeReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48282, "Length": 96, "Cover_Rate": 0.4948453608247423} {"Template_token": ["", "unsigned", "OrigStalls", "=", "computeStallCycles", "(", "C", ".", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "OrigStalls", "<<", "'\\n'", ")", ";", "if", "(", "!", "OrigStalls", ")", "return", "", ";", "struct", "BankStall", "{", "BankStall", "(", "unsigned", "b", ",", "unsigned", "s", ")", ":", "Bank", "(", "b", ")", ",", "Stalls", "(", "s", ")", "{", "}", ";", "bool", "operator", "<", "(", "const", "BankStall", "&", "RHS", ")", "const", "{", "if", "(", "Stalls", "==", "RHS", ".", "Stalls", ")", "return", "Bank", "<", "RHS", ".", "Bank", ";", "return", "Stalls", ">", "RHS", ".", "Stalls", ";", "}", "unsigned", "Bank", ";", "unsigned", "Stalls", ";", "}", ";", "SmallVector", "<", "BankStall", ",", "", ">", "BankStalls", ";", "for", "(", "int", "Bank", "=", "", ";", "Bank", "<", "NUM_BANKS", ";", "++", "Bank", ")", "{", "if", "(", "C", ".", "FreeBanks", "&", "(", "", "<<", "Bank", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printBank", "(", "Bank", ")", "<<", "'\\n'", ")", ";", "unsigned", "Stalls", "=", "computeStallCycles", "(", "C", ".", "Reg", ",", "C", ".", "Reg", ",", "C", ".", "SubReg", ",", "Bank", ")", ";", "if", "(", "Stalls", "<", "OrigStalls", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printBank", "(", "Bank", ")", "<<", "", "<<", "Stalls", "<<", "'\\n'", ")", ";", "BankStalls", ".", "push_back", "(", "BankStall", "(", "(", "unsigned", ")", "Bank", ",", "Stalls", ")", ")", ";", "}", "}", "}", "llvm", "::", "sort", "(", "BankStalls", ")", ";", "Register", "OrigReg", "=", "VRM", "->", "getPhys", "(", "C", ".", "Reg", ")", ";", "LRM", "->", "unassign", "(", "LI", ")", ";", "while", "(", "!", "BankStalls", ".", "empty", "(", ")", ")", "{", "BankStall", "BS", "=", "BankStalls", ".", "pop_back_val", "(", ")", ";", "Register", "Reg", "=", "scavengeReg", "(", "LI", ",", "BS", ".", "Bank", ",", "C", ".", "SubReg", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printBank", "(", "BS", ".", "Bank", ")", "<<", "'\\n'", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ")", "<<", "(", "LRM", "->", "isPhysRegUsed", "(", "Reg", ")", "?", "", ":", "", ")", "<<", "", "<<", "printBank", "(", "BS", ".", "Bank", ")", "<<", "'\\n'", ")", ";", "LRM", "->", "assign", "(", "LI", ",", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "OrigStalls", "-", "BS", ".", "Stalls", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "OrigStalls", "-", "BS", ".", "Stalls", ";"], "File": "GCNRegBankReassign8", "Func": "tryReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48283, "Length": 374, "Cover_Rate": 0.8130434782608695} {"Template_token": ["", "unsigned", "StallCycles", "=", "", ";", "UsedBanks", "=", "", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "return", "", ";", "RegsUsed", ".", "reset", "(", ")", ";", "OperandMasks", ".", "clear", "(", ")", ";", "for", "(", "const", "auto", "&", "Op", ":", "MI", ".", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "isUndef", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasAGPRs", "(", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "R", ")", ")", ")", "continue", ";", "unsigned", "ShiftedBank", "=", "Bank", ";", "if", "(", "Bank", "!=", "-", "", "&&", "R", "==", "Reg", "&&", "Op", ".", "getSubReg", "(", ")", ")", "{", "unsigned", "LM", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Op", ".", "getSubReg", "(", ")", ")", ".", "getAsInteger", "(", ")", ";", "if", "(", "!", "(", "LM", "&", "", ")", "&&", "(", "Bank", "<", "NUM_VGPR_BANKS", ")", ")", "{", "if", "(", "countPopulation", "(", "LM", ")", ">=", "NUM_VGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "(", "Bank", "+", "countTrailingZeros", "(", "LM", ")", ")", "%", "NUM_VGPR_BANKS", ";", "}", "else", "if", "(", "!", "(", "LM", "&", "", ")", "&&", "(", "Bank", ">=", "SGPR_BANK_OFFSET", ")", ")", "{", "if", "(", "countPopulation", "(", "LM", ")", "/", "", ">=", "NUM_SGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "SGPR_BANK_OFFSET", "+", "(", "Bank", "-", "SGPR_BANK_OFFSET", "+", "(", "countTrailingZeros", "(", "LM", ")", ">>", "", ")", ")", "%", "NUM_SGPR_BANKS", ";", "}", "}", "unsigned", "Mask", "=", "getRegBankMask", "(", "R", ",", "Op", ".", "getSubReg", "(", ")", ",", "(", "Reg", "==", "R", ")", "?", "ShiftedBank", ":", "-", "", ")", ";", "StallCycles", "+=", "countPopulation", "(", "UsedBanks", "&", "Mask", ")", ";", "UsedBanks", "|=", "Mask", ";", "OperandMasks", ".", "push_back", "(", "OperandMask", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ",", "Mask", ")", ")", ";", "}"], "ground_truth": ["return", "StallCycles", ";"], "File": "GCNRegBankReassign", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48284, "Length": 290, "Cover_Rate": 0.9294871794871795} {"Template_token": ["", "Candidate", "(", "MachineInstr", "*", "mi", ",", "unsigned", "reg", ",", "unsigned", "freebanks", ",", "unsigned", "weight", ")", ":", "MI", "(", "mi", ")", ",", "Reg", "(", "reg", ")", ",", "FreeBanks", "(", "freebanks", ")", ",", "Weight", "(", "weight", ")", "{"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "Candidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48287, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "Candidate", "(", "MachineInstr", "*", "mi", ",", "unsigned", "reg", ",", "unsigned", "freebanks", ",", "unsigned", "weight", ")", ":", "MI", "(", "mi", ")", ",", "Reg", "(", "reg", ")", ",", "FreeBanks", "(", "freebanks", ")", ",", "Weight", "(", "weight", ")", "{"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "Candidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48288, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ".", "instrs", "(", ")", ")", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "continue", ";", "unsigned", "UsedBanks", "=", "", ";", "unsigned", "StallCycles", "=", "analyzeInst", "(", "MI", ",", "UsedBanks", ")", ";", "if", "(", "Collect", ")", "collectCandidates", "(", "MI", ",", "UsedBanks", ",", "StallCycles", ")", ";", "TotalStallCycles", "+=", "StallCycles", ";", "}", "LLVM_DEBUG", "(", "if", "(", "Collect", ")", "{", "dbgs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "}", "return", "TotalStallCycles", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "collectCandidates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48289, "Length": 77, "Cover_Rate": 0.4967741935483871} {"Template_token": ["", "for", "(", "auto", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "SrcReg", ")", ")", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "Visited", ".", "insert", "(", "&", "MI", ")", ".", "second", ")", "continue", ";"], "File": "GCNRegBankReassign", "Func": "computeStallCycles", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48290, "Length": 39, "Cover_Rate": 0.34513274336283184} {"Template_token": ["", "void", "dump", "(", "const", "GCNRegBankReassign", "*", "P", ")", "const", "{", "MI", "->", "dump", "(", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "P", "->", "printReg", "(", "Reg", ")", "<<", "", ";"], "File": "GCNRegBankReassign", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48291, "Length": 29, "Cover_Rate": 0.6444444444444445} {"Template_token": ["", "for", "(", "unsigned", "L", "=", "", ";", "L", "<", "NUM_BANKS", ";", "++", "L", ")", "if", "(", "FreeBanks", "&", "(", "", "<<", "L", ")", ")", "dbgs", "(", ")", "<<", "printBank", "(", "L", ")", "<<", "' '", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "dumpFreeBanks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48293, "Length": 36, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "initializeGCNRegBankReassignPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "GCNRegBankReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48294, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "initializeGCNRegBankReassignPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "GCNRegBankReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48295, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "VirtRegMap", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveRegMatrix", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48296, "Length": 60, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "(", "LM", "&", "", ")", "&&", "(", "Mask", "&", "VGPR_BANK_MASK", ")", ")", "{", "unsigned", "Shift", "=", "countTrailingZeros", "(", "LM", ")", ";", "if", "(", "Shift", ">=", "NUM_VGPR_BANKS", ")", "return", "", ";", "unsigned", "VB", "=", "FreeBanks", "&", "VGPR_BANK_MASK", ";", "FreeBanks", "=", "(", "(", "VB", ">>", "Shift", ")", "|", "(", "VB", "<<", "(", "NUM_VGPR_BANKS", "-", "Shift", ")", ")", ")", "&", "VGPR_BANK_MASK", ";", "}", "else", "if", "(", "!", "(", "LM", "&", "", ")", "&&", "(", "Mask", "&", "SGPR_BANK_MASK", ")", ")", "{", "unsigned", "Shift", "=", "countTrailingZeros", "(", "LM", ")", ">>", "", ";", "if", "(", "Shift", ">=", "NUM_SGPR_BANKS", ")", "return", "", ";", "unsigned", "SB", "=", "FreeBanks", ">>", "SGPR_BANK_OFFSET", ";", "FreeBanks", "=", "(", "(", "SB", ">>", "Shift", ")", "|", "(", "SB", "<<", "(", "NUM_SGPR_BANKS", "-", "Shift", ")", ")", ")", "&", "SGPR_BANK_SHIFTED_MASK", ";", "FreeBanks", "<<=", "SGPR_BANK_OFFSET", ";", "}", "LLVM_DEBUG", "(", "if", "(", "FreeBanks", ")", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "SubReg", ")", "<<", "", ";", "dumpFreeBanks", "(", "FreeBanks", ")", ";"], "File": "GCNRegBankReassign", "Func": "getFreeBanks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48297, "Length": 160, "Cover_Rate": 0.7048458149779736} {"Template_token": ["", "for", "(", "unsigned", "S", "=", "StallCycles", ";", "S", "&&", "Def", "!=", "B", "&&", "Defs", "!=", "", ";", "--", "S", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "--", "Def", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "IMPLICIT_DEF", ")", "continue", ";", "if", "(", "Def", "->", "modifiesRegister", "(", "Reg1", ",", "TRI", ")", ")", "Defs", "|=", "", ";", "if", "(", "Def", "->", "modifiesRegister", "(", "Reg2", ",", "TRI", ")", ")", "Defs", "|=", "", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "getOperandGatherWeight", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48298, "Length": 79, "Cover_Rate": 0.5642857142857143} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "GCNRegBankReassign", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48299, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "if", "(", "Size", ">", "", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{"], "ground_truth": ["Reg", "-=", "", ";"], "File": "GCNRegBankReassign", "Func": "getPhysRegBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48300, "Length": 54, "Cover_Rate": 0.5242718446601942} {"Template_token": ["", "if", "(", "!", "Reg", ")", "return", "", ";", "if", "(", "SubReg", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubReg", ")", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "/", "", ";", "if", "(", "Size", ">", "", ")", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "Reg", "-=", "", ";", "unsigned", "Mask", "=", "(", "", "<<", "Size", ")", "-", "", ";", "unsigned", "Used", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "if", "(", "RegsUsed", ".", "test", "(", "Reg", "+", "I", ")", ")", "Used", "|=", "", "<<", "I", ";", "RegsUsed", ".", "set", "(", "Reg", ",", "Reg", "+", "Size", ")", ";", "Mask", "&=", "~", "Used", ";", "Mask", "<<=", "(", "Bank", "==", "-", "", ")", "?", "Reg", "%", "NUM_VGPR_BANKS", ":", "unsigned", "(", "Bank", ")", ";", "return", "(", "Mask", "|", "(", "Mask", ">>", "NUM_VGPR_BANKS", ")", ")", "&", "VGPR_BANK_MASK", ";", "}", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ")", "/", "", ";", "unsigned", "StartBit", "=", "", ".", "getNumRegs", "(", ")", ";", "if", "(", "Reg", "+", "StartBit", ">=", "RegsUsed", ".", "size", "(", ")", ")", "return", "", ";", "if", "(", "Size", ">", "", ")", "Size", "/=", "", ";"], "ground_truth": ["unsigned", "Mask", "=", "(", "", "<<", "Size", ")", "-", "", ";"], "File": "GCNRegBankReassign", "Func": "getRegBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48301, "Length": 231, "Cover_Rate": 0.6047120418848168} {"Template_token": ["", "const", "MachineInstr", "*", "UseInst", "=", "U", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", "->", "isCopy", "(", ")", "&&", "UseInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "false", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "PhysReg", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "return", "true", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "if", "(", "Size", ">", "", ")", "PhysReg", "=", "TRI", "->", "getSubReg", "(", "PhysReg", ",", "", ")", ";", "return", "", ".", "contains", "(", "PhysReg", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "isReassignable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48304, "Length": 97, "Cover_Rate": 0.47783251231527096} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "VRM", "->", "isAssignedReg", "(", "Reg", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", ";", "unsigned", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "Def", "&&", "Def", "->", "isCopy", "(", ")", "&&", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "false", ";"], "File": "GCNRegBankReassign", "Func": "isReassignable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48305, "Length": 68, "Cover_Rate": 0.33497536945812806} {"Template_token": ["", "OperandMask", "(", "unsigned", "r", ",", "unsigned", "s", ",", "unsigned", "m", ")", ":", "Reg", "(", "r", ")", ",", "SubReg", "(", "s", ")", ",", "Mask", "(", "m", ")", "{"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "OperandMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48306, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "OperandMask", "(", "unsigned", "r", ",", "unsigned", "s", ",", "unsigned", "m", ")", ":", "Reg", "(", "r", ")", ",", "SubReg", "(", "s", ")", ",", "Mask", "(", "m", ")", "{"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "OperandMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48307, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "OS", "<<", "(", "(", "Bank", ">=", "SGPR_BANK_OFFSET", ")", "?", "Bank", "-", "SGPR_BANK_OFFSET", ":", "Bank", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "GCNRegBankReassign", "Func": "printBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48309, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "if", "(", "!", "VRM", "->", "isAssignedReg", "(", "Reg", ")", ")", "OS", "<<", "", "<<", "llvm", "::", "printReg", "(", "Reg", ",", "TRI", ")", ";", "else", "OS", "<<", "llvm", "::", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "'('", "<<", "llvm", "::", "printReg", "(", "VRM", "->", "getPhys", "(", "Reg", ")", ",", "TRI", ")", "<<", "')'", ";", "if", "(", "SubReg", ")", "OS", "<<", "':'", "<<", "TRI", "->", "getSubRegIndexName", "(", "SubReg", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "printReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48310, "Length": 72, "Cover_Rate": 0.576} {"Template_token": ["", "if", "(", "C", ".", "Weight", ")", "push_back", "(", "C", ")", ";", "else", "push_front", "(", "C", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "push", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48311, "Length": 18, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "C", ".", "Weight", ")", "push_back", "(", "C", ")", ";"], "ground_truth": ["else", "push_front", "(", "C", ")", ";"], "File": "GCNRegBankReassign", "Func": "push", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48312, "Length": 17, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "Candidates", ".", "remove_if", "(", "[", "Reg", ",", "this", "]", "(", "const", "Candidate", "&", "C", ")", "{", "return", "C", ".", "MI", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "removeCandidates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48313, "Length": 32, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "MaxNumSGPRs", "=", "ST", "->", "getMaxNumSGPRs", "(", "MF", ")", ";", "MaxNumVGPRs", "=", "std", "::", "min", "(", "ST", "->", "getMaxNumVGPRs", "(", "Occupancy", ")", ",", "MaxNumVGPRs", ")", ";", "MaxNumSGPRs", "=", "std", "::", "min", "(", "ST", "->", "getMaxNumSGPRs", "(", "Occupancy", ",", "true", ")", ",", "MaxNumSGPRs", ")", ";", "CSRegs", "=", "MRI", "->", "getCalleeSavedRegs", "(", ")", ";", "RegsUsed", ".", "resize", "(", "", ".", "getNumRegs", "(", ")", "+", "TRI", "->", "getEncodingValue", "(", "", ")", "/", "", "+", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "unsigned", "StallCycles", "=", "collectCandidates", "(", "MF", ")", ";", "NumStallsDetected", "+=", "StallCycles", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StallCycles", "<<", "", "", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "Candidates", ".", "sort", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "C", ":", "Candidates", ")", "C", ".", "dump", "(", "this", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "unsigned", "CyclesSaved", "=", "", ";", "while", "(", "!", "Candidates", ".", "empty", "(", ")", ")", "{", "Candidate", "C", "=", "Candidates", ".", "back", "(", ")", ";", "unsigned", "LocalCyclesSaved", "=", "tryReassign", "(", "C", ")", ";", "CyclesSaved", "+=", "LocalCyclesSaved", ";", "if", "(", "VerifyStallCycles", ">", "", "&&", "!", "verifyCycles", "(", "MF", ",", "StallCycles", ",", "CyclesSaved", ")", ")", "report_fatal_error", "(", "", ")", ";", "Candidates", ".", "pop_back", "(", ")", ";", "if", "(", "LocalCyclesSaved", ")", "{"], "ground_truth": ["removeCandidates", "(", "C", ".", "Reg", ")", ";"], "File": "GCNRegBankReassign", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48314, "Length": 234, "Cover_Rate": 0.4804928131416838} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "CSRegs", "[", "I", "]", ")", "&&", "!", "LRM", "->", "isPhysRegUsed", "(", "CSRegs", "[", "I", "]", ")", ")", "return", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["if", "(", "!", "LRM", "->", "checkInterference", "(", "LI", ",", "Reg", ")", ")", "return", "Reg", ";"], "File": "GCNRegBankReassign", "Func": "scavengeReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48315, "Length": 74, "Cover_Rate": 0.39572192513368987} {"Template_token": ["", "LRM", "->", "unassign", "(", "LI", ")", ";", "while", "(", "!", "BankStalls", ".", "empty", "(", ")", ")", "{", "BankStall", "BS", "=", "BankStalls", ".", "pop_back_val", "(", ")", ";", "unsigned", "Reg", "=", "scavengeReg", "(", "LI", ",", "BS", ".", "Bank", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printBank", "(", "BS", ".", "Bank", ")", "<<", "'\\n'", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ")", "<<", "(", "LRM", "->", "isPhysRegUsed", "(", "Reg", ")", "?", "", ":", "", ")", "<<", "", "<<", "printBank", "(", "BS", ".", "Bank", ")", "<<", "'\\n'", ")", ";", "LRM", "->", "assign", "(", "LI", ",", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "OrigStalls", "-", "BS", ".", "Stalls", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "OrigStalls", "-", "BS", ".", "Stalls", ";"], "File": "GCNRegBankReassign", "Func": "tryReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48316, "Length": 137, "Cover_Rate": 0.30648769574944074} {"Template_token": ["", "unsigned", "Bank", ";", "unsigned", "Stalls", ";", "}", ";", "SmallVector", "<", "BankStall", ",", "", ">", "BankStalls", ";", "for", "(", "int", "Bank", "=", "", ";", "Bank", "<", "NUM_BANKS", ";", "++", "Bank", ")", "{", "if", "(", "C", ".", "FreeBanks", "&", "(", "", "<<", "Bank", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printBank", "(", "Bank", ")", "<<", "'\\n'", ")", ";", "unsigned", "Stalls", "=", "computeStallCycles", "(", "C", ".", "Reg", ",", "C", ".", "Reg", ",", "Bank", ")", ";", "if", "(", "Stalls", "<", "OrigStalls", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printBank", "(", "Bank", ")", "<<", "", "<<", "Stalls", "<<", "'\\n'", ")", ";", "BankStalls", ".", "push_back", "(", "BankStall", "(", "(", "unsigned", ")", "Bank", ",", "Stalls", ")", ")", ";", "}", "}", "}", "std", "::", "sort", "(", "BankStalls", ".", "begin", "(", ")", ",", "BankStalls", ".", "end", "(", ")", ")", ";", "unsigned", "OrigReg", "=", "VRM", "->", "getPhys", "(", "C", ".", "Reg", ")", ";", "LRM", "->", "unassign", "(", "LI", ")", ";", "while", "(", "!", "BankStalls", ".", "empty", "(", ")", ")", "{", "BankStall", "BS", "=", "BankStalls", ".", "pop_back_val", "(", ")", ";", "unsigned", "Reg", "=", "scavengeReg", "(", "LI", ",", "BS", ".", "Bank", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printBank", "(", "BS", ".", "Bank", ")", "<<", "'\\n'", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ")", "<<", "(", "LRM", "->", "isPhysRegUsed", "(", "Reg", ")", "?", "", ":", "", ")", "<<", "", "<<", "printBank", "(", "BS", ".", "Bank", ")", "<<", "'\\n'", ")", ";", "LRM", "->", "assign", "(", "LI", ",", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "OrigStalls", "-", "BS", ".", "Stalls", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "OrigStalls", "-", "BS", ".", "Stalls", ";"], "File": "GCNRegBankReassign", "Func": "tryReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48317, "Length": 287, "Cover_Rate": 0.6420581655480985} {"Template_token": ["", "unsigned", "StallCycles", "=", "collectCandidates", "(", "MF", ",", "false", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StallCycles", "<<", "", ")", ";", "return", "StallCycles", "+", "CyclesSaved", "==", "OriginalCycles", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "verifyCycles", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48318, "Length": 31, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "bool", "GCNRegBankReassign", "::", "verifyCycles", "(", "MachineFunction", "&", "MF", ",", "unsigned", "OriginalCycles", ",", "unsigned", "CyclesSaved", ")", "{", "unsigned", "StallCycles", "=", "collectCandidates", "(", "MF", ",", "false", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StallCycles", "<<", "", ")", ";"], "ground_truth": ["return", "StallCycles", "+", "CyclesSaved", "==", "OriginalCycles", ";"], "File": "GCNRegBankReassign", "Func": "verifyCycles", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48319, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "unsigned", "getOccupancy", "(", "const", "Subtarget", "&", "ST", ")", "const", "{", "return", "std", "::", "min", "(", "ST", ".", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure10", "Func": "getOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48320, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "return", "std", "::", "min", "(", "ST", ".", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure10", "Func": "getOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48321, "Length": 25, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "bool", "higherOccupancy", "(", "const", "Subtarget", "&", "ST", ",", "const", "GCNRegPressure", "&", "O", ")", "const", "{"], "ground_truth": ["return", "getOccupancy", "(", "ST", ")", ">", "O", ".", "getOccupancy", "(", "ST", ")", ";"], "File": "GCNRegPressure10", "Func": "higherOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48323, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "std", "::", "sort", "(", "Indexes", ".", "begin", "(", ")", ",", "Indexes", ".", "end", "(", ")", ")", ";", "auto", "&", "MRI", "=", "(", "*", "R", ".", "begin", "(", ")", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "DenseMap", "<", "MachineInstr", "*", ",", "GCNRPTracker", "::", "LiveRegSet", ">", "LiveRegMap", ";", "SmallVector", "<", "SlotIndex", ",", "", ">", "LiveIdxs", ",", "SRLiveIdxs", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "!", "LIS", ".", "hasInterval", "(", "Reg", ")", ")", "continue", ";", "auto", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";"], "ground_truth": ["LiveIdxs", ".", "clear", "(", ")", ";"], "File": "GCNRegPressure11", "Func": "getLiveRegMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48324, "Length": 125, "Cover_Rate": 0.3561253561253561} {"Template_token": ["", "}", "std", "::", "sort", "(", "Indexes", ".", "begin", "(", ")", ",", "Indexes", ".", "end", "(", ")", ")", ";", "auto", "&", "MRI", "=", "(", "*", "R", ".", "begin", "(", ")", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "DenseMap", "<", "MachineInstr", "*", ",", "GCNRPTracker", "::", "LiveRegSet", ">", "LiveRegMap", ";", "SmallVector", "<", "SlotIndex", ",", "", ">", "LiveIdxs", ",", "SRLiveIdxs", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "!", "LIS", ".", "hasInterval", "(", "Reg", ")", ")", "continue", ";", "auto", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "LiveIdxs", ".", "clear", "(", ")", ";", "if", "(", "!", "LI", ".", "findIndexesLiveAt", "(", "Indexes", ",", "std", "::", "back_inserter", "(", "LiveIdxs", ")", ")", ")", "continue", ";", "if", "(", "!", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "for", "(", "auto", "", ":", "LiveIdxs", ")", "LiveRegMap", "[", "I", ".", "getInstructionFromIndex", "(", "", ")", "]", "[", "Reg", "]", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "}", "else", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "SRLiveIdxs", ".", "clear", "(", ")", ";", "S", ".", "findIndexesLiveAt", "(", "LiveIdxs", ",", "std", "::", "back_inserter", "(", "SRLiveIdxs", ")", ")", ";", "for", "(", "auto", "", ":", "SRLiveIdxs", ")", "LiveRegMap", "[", "I", ".", "getInstructionFromIndex", "(", "", ")", "]", "[", "Reg", "]", "|=", "S", ".", "LaneMask", ";", "}", "}"], "ground_truth": ["return", "LiveRegMap", ";"], "File": "GCNRegPressure11", "Func": "getLiveRegMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48325, "Length": 247, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "const", "auto", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "auto", "STI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "return", "STI", "->", "isSGPRClass", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "SGPR32", ":", "SGPR_TUPLE", ")", ":", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "VGPR32", ":", "VGPR_TUPLE", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure11", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48326, "Length": 69, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "unsigned", "GCNRegPressure", "::", "getRegKind", "(", "unsigned", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "const", "auto", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";"], "ground_truth": ["auto", "STI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";"], "File": "GCNRegPressure11", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48327, "Length": 52, "Cover_Rate": 0.5591397849462365} {"Template_token": ["", "unsigned", "getVGPRNum", "(", ")", "const", "{"], "ground_truth": ["return", "std", "::", "max", "(", "Value", "[", "VGPR32", "]", ",", "Value", "[", "AGPR32", "]", ")", ";"], "File": "GCNRegPressure11", "Func": "getVGPRNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48328, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "LLVM_DUMP_METHOD", "void", "GCNRegPressure", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "GCNSubtarget", "*", "ST", ")", "const", "{", "OS", "<<", "", "<<", "getVGPRNum", "(", ")", ";"], "ground_truth": ["if", "(", "ST", ")", "OS", "<<", "", "<<", "ST", "->", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", ")", ")", "<<", "')'", ";"], "File": "GCNRegPressure11", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48330, "Length": 44, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "NextMI", "=", "skipDebugInstructionsForward", "(", "NextMI", ",", "MBBEnd", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "LastTrackedMI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "continue", ";"], "File": "GCNRegPressure13", "Func": "advanceToNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48331, "Length": 61, "Cover_Rate": 0.49193548387096775} {"Template_token": ["", "auto", "I", "=", "llvm", "::", "find_if", "(", "Res", ",", "[", "Reg", "]", "(", "const", "RegisterMaskPair", "&", "RM", ")", "{", "return", "RM", ".", "RegUnit", "==", "Reg", ";", "}", ")", ";", "if", "(", "I", "!=", "Res", ".", "end", "(", ")", ")", "I", "->", "LaneMask", "|=", "UsedMask", ";"], "ground_truth": ["else", "Res", ".", "push_back", "(", "RegisterMaskPair", "(", "Reg", ",", "UsedMask", ")", ")", ";"], "File": "GCNRegPressure13", "Func": "collectVirtualRegUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48332, "Length": 58, "Cover_Rate": 0.3372093023255814} {"Template_token": ["", "bool", "empty", "(", ")", "const", "{", "return", "getSGRPNum", "(", ")", "==", "", "&&", "getVGRPNum", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "GCNRegPressure13", "Func": "empty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48334, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "GCNRPTracker", "(", ")", "{"], "ground_truth": ["}"], "File": "GCNRegPressure13", "Func": "GCNRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48335, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "GCNRPTracker", "(", ")", "{"], "ground_truth": ["}"], "File": "GCNRegPressure13", "Func": "GCNRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48336, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "GCNUpwardRPTracker", "(", "const", "LiveIntervals", "&", "LIS_", ")", ":", "LIS", "(", "LIS_", ")", "{"], "ground_truth": ["}"], "File": "GCNRegPressure13", "Func": "GCNUpwardRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48337, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "GCNUpwardRPTracker", "(", "const", "LiveIntervals", "&", "LIS_", ")", ":", "LIS", "(", "LIS_", ")", "{"], "ground_truth": ["}"], "File": "GCNRegPressure13", "Func": "GCNUpwardRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48338, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Occ", "!=", "OtherOcc", ")", "return", "Occ", ">", "OtherOcc", ";", "bool", "SGPRImportant", "=", "SGPROcc", "<", "VGPROcc", ";", "const", "bool", "OtherSGPRImportant", "=", "OtherSGPROcc", "<", "OtherVGPROcc", ";", "if", "(", "SGPRImportant", "!=", "OtherSGPRImportant", ")", "{", "SGPRImportant", "=", "false", ";", "}", "bool", "SGPRFirst", "=", "SGPRImportant", ";", "for", "(", "int", "I", "=", "", ";", "I", ">", "", ";", "--", "I", ",", "SGPRFirst", "=", "!", "SGPRFirst", ")", "{", "if", "(", "SGPRFirst", ")", "{", "auto", "SW", "=", "getSGPRTuplesWeight", "(", ")", ";", "auto", "OtherSW", "=", "O", ".", "getSGPRTuplesWeight", "(", ")", ";", "if", "(", "SW", "!=", "OtherSW", ")", "return", "SW", "<", "OtherSW", ";", "}", "else", "{", "auto", "VW", "=", "getVGPRTuplesWeight", "(", ")", ";"], "ground_truth": ["auto", "OtherVW", "=", "O", ".", "getVGPRTuplesWeight", "(", ")", ";"], "File": "GCNRegPressure13", "Func": "less", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48345, "Length": 114, "Cover_Rate": 0.3737704918032787} {"Template_token": ["", "}", "bool", "SGPRFirst", "=", "SGPRImportant", ";", "for", "(", "int", "I", "=", "", ";", "I", ">", "", ";", "--", "I", ",", "SGPRFirst", "=", "!", "SGPRFirst", ")", "{", "if", "(", "SGPRFirst", ")", "{", "auto", "SW", "=", "getSGPRTuplesWeight", "(", ")", ";", "auto", "OtherSW", "=", "O", ".", "getSGPRTuplesWeight", "(", ")", ";", "if", "(", "SW", "!=", "OtherSW", ")", "return", "SW", "<", "OtherSW", ";", "}", "else", "{", "auto", "VW", "=", "getVGPRTuplesWeight", "(", ")", ";", "auto", "OtherVW", "=", "O", ".", "getVGPRTuplesWeight", "(", ")", ";", "if", "(", "VW", "!=", "OtherVW", ")", "return", "VW", "<", "OtherVW", ";", "}", "}", "return", "SGPRImportant", "?", "(", "getSGPRNum", "(", ")", "<", "O", ".", "getSGPRNum", "(", ")", ")", ":"], "ground_truth": ["(", "getVGPRNum", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "<", "O", ".", "getVGPRNum", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", ")", ";"], "File": "GCNRegPressure13", "Func": "less", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48346, "Length": 127, "Cover_Rate": 0.4163934426229508} {"Template_token": ["", "if", "(", "ST", ")", "OS", "<<", "", "<<", "ST", "->", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", "ST", "->", "hasGFX90AInsts", "(", ")", ")", ")", "<<", "')'", ";", "OS", "<<", "", "<<", "getSGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "", "<<", "ST", "->", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", "<<", "')'", ";", "OS", "<<", "", "<<", "getVGPRTuplesWeight", "(", ")", "<<", "", "<<", "getSGPRTuplesWeight", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "", "<<", "getOccupancy", "(", "*", "ST", ")", ";"], "ground_truth": ["OS", "<<", "'\\n'", ";"], "File": "GCNRegPressure13", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48347, "Length": 83, "Cover_Rate": 0.6859504132231405} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "auto", "&", "LiveMask", "=", "LiveRegs", "[", "Reg", "]", ";", "auto", "PrevMask", "=", "LiveMask", ";"], "ground_truth": ["LiveMask", "|=", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";"], "File": "GCNRegPressure14", "Func": "advanceToNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48348, "Length": 63, "Cover_Rate": 0.5431034482758621} {"Template_token": ["", "if", "(", "!", "MO", ".", "isUse", "(", ")", "||", "!", "MO", ".", "readsReg", "(", ")", ")", "continue", ";", "auto", "const", "UsedMask", "=", "getUsedRegMask", "(", "MO", ",", "MRI", ",", "LIS", ")", ";", "auto", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "I", "=", "std", "::", "find_if", "(", "Res", ".", "begin", "(", ")", ",", "Res", ".", "end", "(", ")", ",", "[", "Reg", "]", "(", "const", "RegisterMaskPair", "&", "RM", ")", "{"], "ground_truth": ["return", "RM", ".", "RegUnit", "==", "Reg", ";"], "File": "GCNRegPressure14", "Func": "collectVirtualRegUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48349, "Length": 76, "Cover_Rate": 0.41530054644808745} {"Template_token": ["", "auto", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "I", "=", "std", "::", "find_if", "(", "Res", ".", "begin", "(", ")", ",", "Res", ".", "end", "(", ")", ",", "[", "Reg", "]", "(", "const", "RegisterMaskPair", "&", "RM", ")", "{", "return", "RM", ".", "RegUnit", "==", "Reg", ";", "}", ")", ";", "if", "(", "I", "!=", "Res", ".", "end", "(", ")", ")", "I", "->", "LaneMask", "|=", "UsedMask", ";", "else", "Res", ".", "push_back", "(", "RegisterMaskPair", "(", "Reg", ",", "UsedMask", ")", ")", ";", "}"], "ground_truth": ["return", "Res", ";"], "File": "GCNRegPressure14", "Func": "collectVirtualRegUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48350, "Length": 81, "Cover_Rate": 0.4426229508196721} {"Template_token": ["", "static", "LaneBitmask", "getDefRegMask", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "isReg", "(", ")", "&&", "Register", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["return", "MO", ".", "getSubReg", "(", ")", "==", "", "?", "MRI", ".", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ":"], "File": "GCNRegPressure14", "Func": "getDefRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48351, "Length": 61, "Cover_Rate": 0.7922077922077922} {"Template_token": ["", "return", "STI", "->", "isSGPRClass", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "SGPR32", ":", "SGPR_TUPLE", ")", ":", "STI", "->", "hasAGPRs", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "AGPR32", ":", "AGPR_TUPLE", ")", ":"], "ground_truth": ["(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "VGPR32", ":", "VGPR_TUPLE", ")", ";"], "File": "GCNRegPressure14", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48352, "Length": 63, "Cover_Rate": 0.5431034482758621} {"Template_token": ["", "return", "STI", "->", "isSGPRClass", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "SGPR32", ":", "SGPR_TUPLE", ")", ":", "STI", "->", "hasAGPRs", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "AGPR32", ":", "AGPR_TUPLE", ")", ":"], "ground_truth": ["(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "VGPR32", ":", "VGPR_TUPLE", ")", ";"], "File": "GCNRegPressure14", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48353, "Length": 63, "Cover_Rate": 0.5431034482758621} {"Template_token": ["", "static", "LaneBitmask", "getUsedRegMask", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "LiveIntervals", "&", "LIS", ")", "{"], "ground_truth": ["assert", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "isReg", "(", ")", "&&", "Register", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";"], "File": "GCNRegPressure14", "Func": "getUsedRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48354, "Length": 46, "Cover_Rate": 0.3458646616541353} {"Template_token": ["", "if", "(", "RegisterInfo", "::", "getNumCoveredRegs", "(", "MaxMask", ")", ">", "", ")", "return", "MaxMask", ";", "auto", "", "=", "LIS", ".", "getInstructionIndex", "(", "*", "MO", ".", "getParent", "(", ")", ")", ".", "getBaseIndex", "(", ")", ";", "return", "getLiveLaneMask", "(", "MO", ".", "getReg", "(", ")", ",", "", ",", "LIS", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure14", "Func": "getUsedRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48355, "Length": 50, "Cover_Rate": 0.37593984962406013} {"Template_token": ["", "void", "GCNUpwardRPTracker", "::", "recede", "(", "const", "MachineInstr", "&", "MI", ")", "{", "assert", "(", "MRI", "&&", "", ")", ";", "LastTrackedMI", "=", "&", "MI", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "return", ";", "auto", "const", "RegUses", "=", "collectVirtualRegUses", "(", "MI", ",", "LIS", ",", "*", "MRI", ")", ";", "auto", "AtMIPressure", "=", "CurPressure", ";", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{", "auto", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";", "AtMIPressure", ".", "inc", "(", "U", ".", "RegUnit", ",", "LiveMask", ",", "LiveMask", "|", "U", ".", "LaneMask", ",", "*", "MRI", ")", ";", "}"], "ground_truth": ["MaxPressure", "=", "max", "(", "AtMIPressure", ",", "MaxPressure", ")", ";"], "File": "GCNRegPressure14", "Func": "recede", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48356, "Length": 102, "Cover_Rate": 0.34} {"Template_token": ["", "if", "(", "!", "LI", ".", "findIndexesLiveAt", "(", "Indexes", ",", "std", "::", "back_inserter", "(", "LiveIdxs", ")", ")", ")", "continue", ";", "if", "(", "!", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "for", "(", "auto", "", ":", "LiveIdxs", ")", "LiveRegMap", "[", "I", ".", "getInstructionFromIndex", "(", "", ")", "]", "[", "Reg", "]", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "}", "else", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "SRLiveIdxs", ".", "clear", "(", ")", ";", "S", ".", "findIndexesLiveAt", "(", "LiveIdxs", ",", "std", "::", "back_inserter", "(", "SRLiveIdxs", ")", ")", ";", "for", "(", "auto", "", ":", "SRLiveIdxs", ")", "LiveRegMap", "[", "I", ".", "getInstructionFromIndex", "(", "", ")", "]", "[", "Reg", "]", "|=", "S", ".", "LaneMask", ";", "}", "}", "return", "LiveRegMap", ";"], "ground_truth": ["}"], "File": "GCNRegPressure15", "Func": "getLiveRegMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48357, "Length": 122, "Cover_Rate": 0.3475783475783476} {"Template_token": ["", "if", "(", "S1", ".", "size", "(", ")", "!=", "S2", ".", "size", "(", ")", ")", "return", "false", ";", "for", "(", "const", "auto", "&", "P", ":", "S1", ")", "{", "auto", "I", "=", "S2", ".", "find", "(", "P", ".", "first", ")", ";", "if", "(", "I", "==", "S2", ".", "end", "(", ")", "||", "I", "->", "second", "!=", "P", ".", "second", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "GCNRegPressure15", "Func": "isEqual", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48358, "Length": 64, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "bool", "GCNRegPressure", "::", "less", "(", "const", "Subtarget", "&", "ST", ",", "const", "GCNRegPressure", "&", "O", ",", "unsigned", "MaxOccupancy", ")", "const", "{", "const", "auto", "SGPROcc", "=", "std", "::", "min", "(", "MaxOccupancy", ",", "ST", ".", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", ")", ";", "const", "auto", "VGPROcc", "=", "std", "::", "min", "(", "MaxOccupancy", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", ")", ")", ")", ";", "const", "auto", "OtherSGPROcc", "=", "std", "::", "min", "(", "MaxOccupancy", ",", "ST", ".", "getOccupancyWithNumSGPRs", "(", "O", ".", "getSGPRNum", "(", ")", ")", ")", ";", "const", "auto", "OtherVGPROcc", "=", "std", "::", "min", "(", "MaxOccupancy", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "O", ".", "getVGPRNum", "(", ")", ")", ")", ";", "const", "auto", "Occ", "=", "std", "::", "min", "(", "SGPROcc", ",", "VGPROcc", ")", ";", "const", "auto", "OtherOcc", "=", "std", "::", "min", "(", "OtherSGPROcc", ",", "OtherVGPROcc", ")", ";", "if", "(", "Occ", "!=", "OtherOcc", ")", "return", "Occ", ">", "OtherOcc", ";", "bool", "SGPRImportant", "=", "SGPROcc", "<", "VGPROcc", ";", "const", "bool", "OtherSGPRImportant", "=", "OtherSGPROcc", "<", "OtherVGPROcc", ";", "if", "(", "SGPRImportant", "!=", "OtherSGPRImportant", ")", "{", "SGPRImportant", "=", "false", ";", "}", "bool", "SGPRFirst", "=", "SGPRImportant", ";", "for", "(", "int", "I", "=", "", ";", "I", ">", "", ";", "--", "I", ",", "SGPRFirst", "=", "!", "SGPRFirst", ")", "{", "if", "(", "SGPRFirst", ")", "{", "auto", "SW", "=", "getSGPRTuplesWeight", "(", ")", ";", "auto", "OtherSW", "=", "O", ".", "getSGPRTuplesWeight", "(", ")", ";", "if", "(", "SW", "!=", "OtherSW", ")", "return", "SW", "<", "OtherSW", ";", "}", "else", "{", "auto", "VW", "=", "getVGPRTuplesWeight", "(", ")", ";", "auto", "OtherVW", "=", "O", ".", "getVGPRTuplesWeight", "(", ")", ";"], "ground_truth": ["if", "(", "VW", "!=", "OtherVW", ")", "return", "VW", "<", "OtherVW", ";"], "File": "GCNRegPressure15", "Func": "less", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48359, "Length": 255, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "OS", "<<", "", "<<", "getVGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "", "<<", "ST", "->", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", ")", ")", "<<", "')'", ";", "OS", "<<", "", "<<", "getSGPRNum", "(", ")", ";"], "ground_truth": ["if", "(", "ST", ")", "OS", "<<", "", "<<", "ST", "->", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", "<<", "')'", ";"], "File": "GCNRegPressure15", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48360, "Length": 54, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "if", "(", "ST", ")", "OS", "<<", "", "<<", "ST", "->", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", ")", ")", "<<", "')'", ";", "OS", "<<", "", "<<", "getSGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "", "<<", "ST", "->", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", "<<", "')'", ";"], "ground_truth": ["OS", "<<", "", "<<", "getVGPRTuplesWeight", "(", ")", "<<", "", "<<", "getSGPRTuplesWeight", "(", ")", ";"], "File": "GCNRegPressure15", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48361, "Length": 60, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "void", "GCNRPTracker", "::", "printLiveRegs", "(", "raw_ostream", "&", "OS", ",", "const", "LiveRegSet", "&", "LiveRegs", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "I", ")", ";"], "ground_truth": ["auto", "It", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";"], "File": "GCNRegPressure15", "Func": "printLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48362, "Length": 74, "Cover_Rate": 0.6271186440677966} {"Template_token": ["", "auto", "It", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";", "if", "(", "It", "!=", "LiveRegs", ".", "end", "(", ")", "&&", "It", "->", "second", ".", "any", "(", ")", ")", "OS", "<<", "' '", "<<", "PrintVRegOrUnit", "(", "Reg", ",", "TRI", ")", "<<", "':'", "<<", "PrintLaneMask", "(", "It", "->", "second", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure15", "Func": "printLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48363, "Length": 49, "Cover_Rate": 0.4152542372881356} {"Template_token": ["", "LLVM_DUMP_METHOD", "void", "llvm", "::", "printLivesAt", "(", "SlotIndex", "", ",", "const", "LiveIntervals", "&", "LIS", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "", "<<", "*", "LIS", ".", "getInstructionFromIndex", "(", "", ")", ";", "unsigned", "Num", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "!", "LIS", ".", "hasInterval", "(", "Reg", ")", ")", "continue", ";", "const", "auto", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "bool", "firstTime", "=", "true", ";", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "!", "S", ".", "liveAt", "(", "", ")", ")", "continue", ";", "if", "(", "firstTime", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", "<<", "'\\n'", ";", "firstTime", "=", "false", ";"], "ground_truth": ["}"], "File": "GCNRegPressure15", "Func": "printLivesAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48364, "Length": 170, "Cover_Rate": 0.7623318385650224} {"Template_token": ["", "auto", "const", "RegUses", "=", "collectVirtualRegUses", "(", "MI", ",", "LIS", ",", "*", "MRI", ")", ";", "auto", "AtMIPressure", "=", "CurPressure", ";", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{", "auto", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";", "AtMIPressure", ".", "inc", "(", "U", ".", "RegUnit", ",", "LiveMask", ",", "LiveMask", "|", "U", ".", "LaneMask", ",", "*", "MRI", ")", ";", "}", "MaxPressure", "=", "max", "(", "AtMIPressure", ",", "MaxPressure", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "auto", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "I", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";", "if", "(", "I", "==", "LiveRegs", ".", "end", "(", ")", ")", "continue", ";", "auto", "&", "LiveMask", "=", "I", "->", "second", ";", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "&=", "~", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";"], "ground_truth": ["CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";"], "File": "GCNRegPressure15", "Func": "recede", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48365, "Length": 181, "Cover_Rate": 0.6177474402730375} {"Template_token": ["", "LastTrackedMI", "=", "&", "MI", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "return", ";", "auto", "const", "RegUses", "=", "collectVirtualRegUses", "(", "MI", ",", "LIS", ",", "*", "MRI", ")", ";", "auto", "AtMIPressure", "=", "CurPressure", ";", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{", "auto", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";", "AtMIPressure", ".", "inc", "(", "U", ".", "RegUnit", ",", "LiveMask", ",", "LiveMask", "|", "U", ".", "LaneMask", ",", "*", "MRI", ")", ";", "}", "MaxPressure", "=", "max", "(", "AtMIPressure", ",", "MaxPressure", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "auto", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "I", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";", "if", "(", "I", "==", "LiveRegs", ".", "end", "(", ")", ")", "continue", ";", "auto", "&", "LiveMask", "=", "I", "->", "second", ";", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "&=", "~", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "if", "(", "LiveMask", ".", "none", "(", ")", ")", "LiveRegs", ".", "erase", "(", "I", ")", ";", "}", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{", "auto", "&", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";"], "ground_truth": ["auto", "PrevMask", "=", "LiveMask", ";"], "File": "GCNRegPressure15", "Func": "recede", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48366, "Length": 238, "Cover_Rate": 0.8122866894197952} {"Template_token": ["", "}", "for", "(", "auto", "const", "&", "P", ":", "LISLR", ")", "{", "auto", "I", "=", "TrackedLR", ".", "find", "(", "P", ".", "first", ")", ";", "if", "(", "I", "==", "TrackedLR", ".", "end", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "P", ".", "first", ",", "TRI", ")", "<<", "", "<<", "PrintLaneMask", "(", "P", ".", "second", ")", "<<", "", ";", "}"], "ground_truth": ["}"], "File": "GCNRegPressure15", "Func": "reportMismatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48367, "Length": 62, "Cover_Rate": 0.3163265306122449} {"Template_token": ["", "LastTrackedMI", "=", "nullptr", ";", "MBBEnd", "=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "NextMI", "=", "&", "MI", ";", "NextMI", "=", "skipDebugInstructionsForward", "(", "NextMI", ",", "MBBEnd", ")", ";", "if", "(", "NextMI", "==", "MBBEnd", ")", "return", "false", ";", "if", "(", "LiveRegsCopy", ")", "{", "if", "(", "&", "LiveRegs", "!=", "LiveRegsCopy", ")", "LiveRegs", "=", "*", "LiveRegsCopy", ";", "}", "else", "{", "LiveRegs", "=", "getLiveRegsBefore", "(", "*", "NextMI", ",", "LIS", ")", ";", "}"], "ground_truth": ["MaxPressure", "=", "CurPressure", "=", "getRegPressure", "(", "*", "MRI", ",", "LiveRegs", ")", ";"], "File": "GCNRegPressure15", "Func": "reset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48368, "Length": 82, "Cover_Rate": 0.6890756302521008} {"Template_token": ["", "auto", "&", "LiveMask", "=", "LiveRegs", "[", "Reg", "]", ";", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "|=", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";"], "ground_truth": ["CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";"], "File": "GCNRegPressure1", "Func": "advanceToNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48369, "Length": 38, "Cover_Rate": 0.33043478260869563} {"Template_token": ["", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "|=", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "}", "MaxPressure", "=", "max", "(", "MaxPressure", ",", "CurPressure", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure1", "Func": "advanceToNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48370, "Length": 40, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "return", "getSGPRNum", "(", ")", "==", "", "&&", "getVGPRNum", "(", "false", ")", "==", "", ";"], "ground_truth": ["}"], "File": "GCNRegPressure1", "Func": "empty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48371, "Length": 15, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "bool", "empty", "(", ")", "const", "{"], "ground_truth": ["return", "getSGPRNum", "(", ")", "==", "", "&&", "getVGPRNum", "(", "false", ")", "==", "", ";"], "File": "GCNRegPressure1", "Func": "empty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48372, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "unsigned", "getAGPRNum", "(", ")", "const", "{"], "ground_truth": ["return", "Value", "[", "AGPR32", "]", ";"], "File": "GCNRegPressure1", "Func": "getAGPRNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48373, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "LiveIdxs", ".", "clear", "(", ")", ";", "if", "(", "!", "LI", ".", "findIndexesLiveAt", "(", "Indexes", ",", "std", "::", "back_inserter", "(", "LiveIdxs", ")", ")", ")", "continue", ";", "if", "(", "!", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "for", "(", "auto", "", ":", "LiveIdxs", ")", "LiveRegMap", "[", "I", ".", "getInstructionFromIndex", "(", "", ")", "]", "[", "Reg", "]", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "}", "else", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "SRLiveIdxs", ".", "clear", "(", ")", ";", "S", ".", "findIndexesLiveAt", "(", "LiveIdxs", ",", "std", "::", "back_inserter", "(", "SRLiveIdxs", ")", ")", ";", "for", "(", "auto", "", ":", "SRLiveIdxs", ")", "LiveRegMap", "[", "I", ".", "getInstructionFromIndex", "(", "", ")", "]", "[", "Reg", "]", "|=", "S", ".", "LaneMask", ";", "}", "}", "return", "LiveRegMap", ";"], "ground_truth": ["}"], "File": "GCNRegPressure1", "Func": "getLiveRegMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48376, "Length": 128, "Cover_Rate": 0.375366568914956} {"Template_token": ["", "auto", "LiveMask", "=", "getLiveLaneMask", "(", "Reg", ",", "", ",", "LIS", ",", "MRI", ")", ";", "if", "(", "LiveMask", ".", "any", "(", ")", ")", "LiveRegs", "[", "Reg", "]", "=", "LiveMask", ";", "}"], "ground_truth": ["return", "LiveRegs", ";"], "File": "GCNRegPressure1", "Func": "getLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48377, "Length": 33, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "GCNRPTracker", "::", "LiveRegSet", "llvm", "::", "getLiveRegs", "(", "SlotIndex", "", ",", "const", "LiveIntervals", "&", "LIS", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "GCNRPTracker", "::", "LiveRegSet", "LiveRegs", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "GCNRegPressure1", "Func": "getLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48378, "Length": 49, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "NextMI", ";"], "ground_truth": ["}"], "File": "GCNRegPressure1", "Func": "getNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48379, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "NextMI", ";"], "ground_truth": ["}"], "File": "GCNRegPressure1", "Func": "getNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48380, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "getOccupancy", "(", "const", "GCNSubtarget", "&", "ST", ")", "const", "{"], "ground_truth": ["return", "std", "::", "min", "(", "ST", ".", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", ")", ")", ";"], "File": "GCNRegPressure1", "Func": "getOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48381, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "unsigned", "getOccupancy", "(", "const", "GCNSubtarget", "&", "ST", ")", "const", "{", "return", "std", "::", "min", "(", "ST", ".", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure1", "Func": "getOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48382, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "STI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "return", "STI", "->", "isSGPRClass", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "SGPR32", ":", "SGPR_TUPLE", ")", ":"], "ground_truth": ["STI", "->", "hasAGPRs", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "AGPR32", ":", "AGPR_TUPLE", ")", ":"], "File": "GCNRegPressure1", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48383, "Length": 64, "Cover_Rate": 0.5565217391304348} {"Template_token": ["", "static", "LaneBitmask", "getUsedRegMask", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "LiveIntervals", "&", "LIS", ")", "{", "assert", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", ";", "if", "(", "auto", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ")", "return", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getSubRegIndexLaneMask", "(", "SubReg", ")", ";"], "ground_truth": ["auto", "MaxMask", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "GCNRegPressure1", "Func": "getUsedRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48384, "Length": 82, "Cover_Rate": 0.6212121212121212} {"Template_token": ["", "if", "(", "UnifiedVGPRFile", ")", "{", "return", "Value", "[", "AGPR32", "]", "?", "alignTo", "(", "Value", "[", "VGPR32", "]", ",", "", ")", "+", "Value", "[", "AGPR32", "]", ":", "Value", "[", "VGPR32", "]", "+", "Value", "[", "AGPR32", "]", ";", "}", "return", "std", "::", "max", "(", "Value", "[", "VGPR32", "]", ",", "Value", "[", "AGPR32", "]", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure1", "Func": "getVGPRNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48385, "Length": 54, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "if", "(", "UnifiedVGPRFile", ")", "{"], "ground_truth": ["return", "Value", "[", "AGPR32", "]", "?", "alignTo", "(", "Value", "[", "VGPR32", "]", ",", "", ")", "+", "Value", "[", "AGPR32", "]", ":", "Value", "[", "VGPR32", "]", "+", "Value", "[", "AGPR32", "]", ";"], "File": "GCNRegPressure1", "Func": "getVGPRNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48386, "Length": 36, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "case", "AGPR32", ":", "Value", "[", "Kind", "]", "+=", "Sign", ";", "break", ";", "case", "SGPR_TUPLE", ":", "case", "VGPR_TUPLE", ":", "case", "AGPR_TUPLE", ":", "assert", "(", "PrevMask", "<", "NewMask", ")", ";", "Value", "[", "Kind", "==", "SGPR_TUPLE", "?", "SGPR32", ":", "Kind", "==", "AGPR_TUPLE", "?", "AGPR32", ":", "VGPR32", "]", "+=", "Sign", "*", "RegisterInfo", "::", "getNumCoveredRegs", "(", "~", "PrevMask", "&", "NewMask", ")", ";", "if", "(", "PrevMask", ".", "none", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "NewMask", ".", "any", "(", ")", ")", ";"], "File": "GCNRegPressure1", "Func": "inc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48389, "Length": 75, "Cover_Rate": 0.3968253968253968} {"Template_token": ["", "}", "switch", "(", "auto", "Kind", "=", "getRegKind", "(", "Reg", ",", "MRI", ")", ")", "{", "case", "SGPR32", ":", "case", "VGPR32", ":", "case", "AGPR32", ":", "Value", "[", "Kind", "]", "+=", "Sign", ";", "break", ";", "case", "SGPR_TUPLE", ":", "case", "VGPR_TUPLE", ":", "case", "AGPR_TUPLE", ":", "assert", "(", "PrevMask", "<", "NewMask", ")", ";", "Value", "[", "Kind", "==", "SGPR_TUPLE", "?", "SGPR32", ":", "Kind", "==", "AGPR_TUPLE", "?", "AGPR32", ":", "VGPR32", "]", "+=", "Sign", "*", "RegisterInfo", "::", "getNumCoveredRegs", "(", "~", "PrevMask", "&", "NewMask", ")", ";", "if", "(", "PrevMask", ".", "none", "(", ")", ")", "{", "assert", "(", "NewMask", ".", "any", "(", ")", ")", ";", "Value", "[", "Kind", "]", "+=", "Sign", "*", "MRI", ".", "getPressureSets", "(", "Reg", ")", ".", "getWeight", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure1", "Func": "inc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48390, "Length": 114, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "if", "(", "It", "!=", "LiveRegs", ".", "end", "(", ")", "&&", "It", "->", "second", ".", "any", "(", ")", ")", "OS", "<<", "' '", "<<", "printVRegOrUnit", "(", "Reg", ",", "TRI", ")", "<<", "':'", "<<", "PrintLaneMask", "(", "It", "->", "second", ")", ";", "}"], "ground_truth": ["OS", "<<", "'\\n'", ";"], "File": "GCNRegPressure1", "Func": "printLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48391, "Length": 43, "Cover_Rate": 0.3644067796610169} {"Template_token": ["", "void", "GCNRPTracker", "::", "printLiveRegs", "(", "raw_ostream", "&", "OS", ",", "const", "LiveRegSet", "&", "LiveRegs", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";"], "File": "GCNRegPressure1", "Func": "printLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48392, "Length": 64, "Cover_Rate": 0.5423728813559322} {"Template_token": ["", "unsigned", "Num", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "unsigned", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "!", "LIS", ".", "hasInterval", "(", "Reg", ")", ")", "continue", ";", "const", "auto", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "bool", "firstTime", "=", "true", ";", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "!", "S", ".", "liveAt", "(", "", ")", ")", "continue", ";", "if", "(", "firstTime", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", "<<", "'\\n'", ";", "firstTime", "=", "false", ";", "}", "dbgs", "(", ")", "<<", "", "<<", "S", "<<", "'\\n'", ";", "++", "Num", ";", "}", "}", "else", "if", "(", "LI", ".", "liveAt", "(", "", ")", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "LI", "<<", "'\\n'", ";", "++", "Num", ";", "}"], "ground_truth": ["}"], "File": "GCNRegPressure1", "Func": "printLivesAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48393, "Length": 173, "Cover_Rate": 0.7757847533632287} {"Template_token": ["", "LastTrackedMI", "=", "&", "MI", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "return", ";", "auto", "const", "RegUses", "=", "collectVirtualRegUses", "(", "MI", ",", "LIS", ",", "*", "MRI", ")", ";", "auto", "AtMIPressure", "=", "CurPressure", ";", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{", "auto", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";", "AtMIPressure", ".", "inc", "(", "U", ".", "RegUnit", ",", "LiveMask", ",", "LiveMask", "|", "U", ".", "LaneMask", ",", "*", "MRI", ")", ";", "}", "MaxPressure", "=", "max", "(", "AtMIPressure", ",", "MaxPressure", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "auto", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["auto", "I", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";"], "File": "GCNRegPressure1", "Func": "recede", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48394, "Length": 152, "Cover_Rate": 0.5083612040133779} {"Template_token": ["", "assert", "(", "MRI", "&&", "", ")", ";", "LastTrackedMI", "=", "&", "MI", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "return", ";", "auto", "const", "RegUses", "=", "collectVirtualRegUses", "(", "MI", ",", "LIS", ",", "*", "MRI", ")", ";", "auto", "AtMIPressure", "=", "CurPressure", ";", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{", "auto", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";", "AtMIPressure", ".", "inc", "(", "U", ".", "RegUnit", ",", "LiveMask", ",", "LiveMask", "|", "U", ".", "LaneMask", ",", "*", "MRI", ")", ";", "}", "MaxPressure", "=", "max", "(", "AtMIPressure", ",", "MaxPressure", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "auto", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "I", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";", "if", "(", "I", "==", "LiveRegs", ".", "end", "(", ")", ")", "continue", ";", "auto", "&", "LiveMask", "=", "I", "->", "second", ";", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "&=", "~", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "if", "(", "LiveMask", ".", "none", "(", ")", ")", "LiveRegs", ".", "erase", "(", "I", ")", ";", "}", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{", "auto", "&", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "|=", "U", ".", "LaneMask", ";", "CurPressure", ".", "inc", "(", "U", ".", "RegUnit", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure1", "Func": "recede", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48395, "Length": 274, "Cover_Rate": 0.9163879598662207} {"Template_token": ["", "LaneBitmask", "GCNUpwardRPTracker", "::", "getDefRegMask", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "assert", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "isReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["return", "MO", ".", "getSubReg", "(", ")", "==", "", "?", "MRI", "->", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ":"], "File": "GCNRegPressure22", "Func": "getDefRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48396, "Length": 58, "Cover_Rate": 0.7837837837837838} {"Template_token": ["", "return", "MO", ".", "getSubReg", "(", ")", "==", "", "?", "MRI", "->", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ":", "MRI", "->", "getTargetRegisterInfo", "(", ")", "->", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure22", "Func": "getDefRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48397, "Length": 36, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "assert", "(", "!", "MRI", ".", "reg_nodbg_empty", "(", "Reg", ")", ")", ";", "LaneBitmask", "LiveMask", ";", "const", "auto", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "if", "(", "S", ".", "liveAt", "(", "", ")", ")", "{", "LiveMask", "|=", "S", ".", "LaneMask", ";", "assert", "(", "LiveMask", "<", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", "||", "LiveMask", "==", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ")", ";", "}", "}", "else", "if", "(", "LI", ".", "liveAt", "(", "", ")", ")", "{"], "ground_truth": ["LiveMask", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";"], "File": "GCNRegPressure22", "Func": "getLiveLaneMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48398, "Length": 107, "Cover_Rate": 0.7985074626865671} {"Template_token": ["", "if", "(", "MRI", ".", "reg_nodbg_empty", "(", "Reg", ")", ")", "continue", ";", "auto", "LiveMask", "=", "getLiveLaneMask", "(", "Reg", ",", "", ",", "LIS", ",", "MRI", ")", ";", "if", "(", "LiveMask", ".", "any", "(", ")", ")", "LiveRegs", "[", "Reg", "]", "=", "LiveMask", ";", "}"], "ground_truth": ["return", "LiveRegs", ";"], "File": "GCNRegPressure22", "Func": "getLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48399, "Length": 44, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "return", "STI", "->", "isSGPRClass", "(", "RC", ")", "?", "(", "RC", "->", "getSize", "(", ")", "==", "", "?", "SGPR32", ":", "SGPR_TUPLE", ")", ":"], "ground_truth": ["(", "RC", "->", "getSize", "(", ")", "==", "", "?", "VGPR32", ":", "VGPR_TUPLE", ")", ";"], "File": "GCNRegPressure22", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48400, "Length": 36, "Cover_Rate": 0.4044943820224719} {"Template_token": ["", "return", "STI", "->", "isSGPRClass", "(", "RC", ")", "?", "(", "RC", "->", "getSize", "(", ")", "==", "", "?", "SGPR32", ":", "SGPR_TUPLE", ")", ":", "(", "RC", "->", "getSize", "(", ")", "==", "", "?", "VGPR32", ":", "VGPR_TUPLE", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure22", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48401, "Length": 37, "Cover_Rate": 0.4157303370786517} {"Template_token": ["", "auto", "MaxMask", "=", "MRI", "->", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MaxMask", ".", "getAsInteger", "(", ")", "==", "", ")", "return", "MaxMask", ";", "auto", "", "=", "LIS", ".", "getInstructionIndex", "(", "*", "MO", ".", "getParent", "(", ")", ")", ".", "getBaseIndex", "(", ")", ";", "return", "getLiveLaneMask", "(", "MO", ".", "getReg", "(", ")", ",", "", ",", "LIS", ",", "*", "MRI", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure22", "Func": "getUsedRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48402, "Length": 64, "Cover_Rate": 0.512} {"Template_token": ["", "LaneBitmask", "GCNUpwardRPTracker", "::", "getUsedRegMask", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "assert", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "isReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "auto", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ")", "return", "MRI", "->", "getTargetRegisterInfo", "(", ")", "->", "getSubRegIndexLaneMask", "(", "SubReg", ")", ";", "auto", "MaxMask", "=", "MRI", "->", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MaxMask", ".", "getAsInteger", "(", ")", "==", "", ")", "return", "MaxMask", ";"], "File": "GCNRegPressure22", "Func": "getUsedRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48403, "Length": 88, "Cover_Rate": 0.704} {"Template_token": ["", "int", "Sign", "=", "", ";", "if", "(", "NewMask", "<", "PrevMask", ")", "{", "std", "::", "swap", "(", "NewMask", ",", "PrevMask", ")", ";", "Sign", "=", "-", "", ";", "}", "const", "auto", "MaxMask", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "switch", "(", "auto", "Kind", "=", "getRegKind", "(", "Reg", ",", "MRI", ")", ")", "{", "case", "SGPR32", ":", "case", "VGPR32", ":", "assert", "(", "PrevMask", ".", "none", "(", ")", "&&", "NewMask", "==", "MaxMask", ")", ";", "Value", "[", "Kind", "]", "+=", "Sign", ";", "break", ";", "case", "SGPR_TUPLE", ":", "case", "VGPR_TUPLE", ":", "assert", "(", "NewMask", "<", "MaxMask", "||", "NewMask", "==", "MaxMask", ")", ";", "assert", "(", "PrevMask", "<", "NewMask", ")", ";", "Value", "[", "Kind", "==", "SGPR_TUPLE", "?", "SGPR32", ":", "VGPR32", "]", "+=", "Sign", "*", "countPopulation", "(", "(", "~", "PrevMask", "&", "NewMask", ")", ".", "getAsInteger", "(", ")", ")", ";", "if", "(", "PrevMask", ".", "none", "(", ")", ")", "{", "assert", "(", "NewMask", ".", "any", "(", ")", ")", ";", "Value", "[", "Kind", "]", "+=", "Sign", "*", "MRI", ".", "getPressureSets", "(", "Reg", ")", ".", "getWeight", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "GCNRegPressure22", "Func": "inc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48404, "Length": 169, "Cover_Rate": 0.8203883495145631} {"Template_token": ["", "reportMismatch", "(", "LISLR", ",", "TrackedLR", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ";", "return", "false", ";", "}", "auto", "LISPressure", "=", "getRegPressure", "(", "*", "MRI", ",", "LISLR", ")", ";", "if", "(", "LISPressure", "!=", "CurPressure", ")", "{", "dbgs", "(", ")", "<<", "", ";", "CurPressure", ".", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "", ";", "LISPressure", ".", "print", "(", "dbgs", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "GCNRegPressure22", "Func": "isValid", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48405, "Length": 69, "Cover_Rate": 0.45695364238410596} {"Template_token": ["", "const", "bool", "OtherSGPRImportant", "=", "OtherSGPROcc", "<", "OtherVGPROcc", ";", "if", "(", "SGPRImportant", "!=", "OtherSGPRImportant", ")", "{", "SGPRImportant", "=", "false", ";", "}", "bool", "SGPRFirst", "=", "SGPRImportant", ";", "for", "(", "int", "I", "=", "", ";", "I", ">", "", ";", "--", "I", ",", "SGPRFirst", "=", "!", "SGPRFirst", ")", "{", "if", "(", "SGPRFirst", ")", "{", "auto", "SW", "=", "getSGPRTuplesWeight", "(", ")", ";", "auto", "OtherSW", "=", "O", ".", "getSGPRTuplesWeight", "(", ")", ";", "if", "(", "SW", "!=", "OtherSW", ")", "return", "SW", "<", "OtherSW", ";", "}", "else", "{", "auto", "VW", "=", "getVGPRTuplesWeight", "(", ")", ";"], "ground_truth": ["auto", "OtherVW", "=", "O", ".", "getVGPRTuplesWeight", "(", ")", ";"], "File": "GCNRegPressure22", "Func": "less", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48406, "Length": 96, "Cover_Rate": 0.3368421052631579} {"Template_token": ["", "if", "(", "ST", ")", "OS", "<<", "", "<<", "ST", "->", "getOccupancyWithNumVGPRs", "(", "getVGRPNum", "(", ")", ")", "<<", "')'", ";", "OS", "<<", "", "<<", "getSGRPNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "", "<<", "ST", "->", "getOccupancyWithNumSGPRs", "(", "getSGRPNum", "(", ")", ")", "<<", "')'", ";", "OS", "<<", "", "<<", "getVGPRTuplesWeight", "(", ")", "<<", "", "<<", "getSGPRTuplesWeight", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "", "<<", "getOccupancy", "(", "*", "ST", ")", ";", "OS", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "GCNRegPressure22", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48407, "Length": 79, "Cover_Rate": 0.7596153846153846} {"Template_token": ["", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "", "<<", "*", "LIS", ".", "getInstructionFromIndex", "(", "", ")", ";", "unsigned", "Num", "=", "", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "MRI", ".", "reg_nodbg_empty", "(", "Reg", ")", ")", "continue", ";", "const", "auto", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "bool", "firstTime", "=", "true", ";", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "!", "S", ".", "liveAt", "(", "", ")", ")", "continue", ";", "if", "(", "firstTime", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", "<<", "'\\n'", ";", "firstTime", "=", "false", ";", "}"], "ground_truth": ["dbgs", "(", ")", "<<", "", "<<", "S", "<<", "'\\n'", ";"], "File": "GCNRegPressure22", "Func": "printLivesAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48408, "Length": 159, "Cover_Rate": 0.7162162162162162} {"Template_token": ["", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "bool", "firstTime", "=", "true", ";", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "!", "S", ".", "liveAt", "(", "", ")", ")", "continue", ";", "if", "(", "firstTime", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", "<<", "'\\n'", ";", "firstTime", "=", "false", ";", "}", "dbgs", "(", ")", "<<", "", "<<", "S", "<<", "'\\n'", ";", "++", "Num", ";", "}", "}", "else", "if", "(", "LI", ".", "liveAt", "(", "", ")", ")", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "", "<<", "LI", "<<", "'\\n'", ";"], "File": "GCNRegPressure22", "Func": "printLivesAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48409, "Length": 105, "Cover_Rate": 0.47297297297297297} {"Template_token": ["", "auto", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "&", "LiveMask", "=", "LiveRegs", "[", "Reg", "]", ";", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "&=", "~", "getDefRegMask", "(", "MO", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "}", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "readsReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "&", "LiveMask", "=", "LiveRegs", "[", "Reg", "]", ";", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "|=", "getUsedRegMask", "(", "MO", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "}"], "ground_truth": ["MaxPressure", "=", "max", "(", "MaxPressure", ",", "CurPressure", ")", ";"], "File": "GCNRegPressure22", "Func": "recede", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48410, "Length": 144, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "&=", "~", "getDefRegMask", "(", "MO", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "}", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "readsReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "&", "LiveMask", "=", "LiveRegs", "[", "Reg", "]", ";"], "ground_truth": ["auto", "PrevMask", "=", "LiveMask", ";"], "File": "GCNRegPressure22", "Func": "recede", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48411, "Length": 95, "Cover_Rate": 0.42792792792792794} {"Template_token": ["", "void", "GCNUpwardRPTracker", "::", "reset", "(", "const", "MachineInstr", "&", "MI", ")", "{", "MRI", "=", "&", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LiveRegs", "=", "getLiveRegsAfter", "(", "MI", ",", "LIS", ")", ";"], "ground_truth": ["MaxPressure", "=", "CurPressure", "=", "getRegPressure", "(", "*", "MRI", ",", "LiveRegs", ")", ";"], "File": "GCNRegPressure22", "Func": "reset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48412, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "for", "(", "const", "auto", "&", "P", ":", "LR", ")", "{", "if", "(", "P", ".", "second", ".", "any", "(", ")", ")", "Res", ".", "insert", "(", "P", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure22", "Func": "stripEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48413, "Length": 28, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "for", "(", "const", "auto", "&", "MO", ":", "LastTrackedMI", "->", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "File": "GCNRegPressure24", "Func": "advanceToNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48414, "Length": 34, "Cover_Rate": 0.3119266055045872} {"Template_token": ["", "auto", "MaxMask", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MaxMask", "==", "LaneBitmask", "::", "getLane", "(", "", ")", ")", "return", "MaxMask", ";"], "ground_truth": ["auto", "", "=", "LIS", ".", "getInstructionIndex", "(", "*", "MO", ".", "getParent", "(", ")", ")", ".", "getBaseIndex", "(", ")", ";"], "File": "GCNRegPressure24", "Func": "getUsedRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48415, "Length": 47, "Cover_Rate": 0.3533834586466165} {"Template_token": ["", "LiveMask", "&=", "~", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "if", "(", "LiveMask", ".", "none", "(", ")", ")", "LiveRegs", ".", "erase", "(", "I", ")", ";", "}", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{", "auto", "&", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "|=", "U", ".", "LaneMask", ";", "CurPressure", ".", "inc", "(", "U", ".", "RegUnit", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "}"], "ground_truth": ["assert", "(", "CurPressure", "==", "getRegPressure", "(", "*", "MRI", ",", "LiveRegs", ")", ")", ";"], "File": "GCNRegPressure24", "Func": "recede", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48416, "Length": 103, "Cover_Rate": 0.3515358361774744} {"Template_token": ["", "unsigned", "GCNRegPressure", "::", "getRegKind", "(", "Register", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "Reg", ".", "isVirtual", "(", ")", ")", ";", "const", "auto", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "auto", "STI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["return", "STI", "->", "isSGPRClass", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "SGPR32", ":", "SGPR_TUPLE", ")", ":", "STI", "->", "isAGPRClass", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "AGPR32", ":", "AGPR_TUPLE", ")", ":", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "VGPR32", ":", "VGPR_TUPLE", ")", ";"], "File": "GCNRegPressure26", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48417, "Length": 114, "Cover_Rate": 0.991304347826087} {"Template_token": ["", "Value", "[", "Kind", "==", "SGPR_TUPLE", "?", "SGPR32", ":", "Kind", "==", "AGPR_TUPLE", "?", "AGPR32", ":", "VGPR32", "]", "+=", "Sign", "*", "RegisterInfo", "::", "getNumCoveredRegs", "(", "~", "PrevMask", "&", "NewMask", ")", ";", "if", "(", "PrevMask", ".", "none", "(", ")", ")", "{", "assert", "(", "NewMask", ".", "any", "(", ")", ")", ";", "Value", "[", "Kind", "]", "+=", "Sign", "*", "MRI", ".", "getPressureSets", "(", "Reg", ")", ".", "getWeight", "(", ")", ";", "}", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNRegPressure27", "Func": "inc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48419, "Length": 77, "Cover_Rate": 0.3598130841121495} {"Template_token": ["", "auto", "MaxMask", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MaxMask", ".", "getAsInteger", "(", ")", "==", "", ")", "return", "MaxMask", ";", "auto", "", "=", "LIS", ".", "getInstructionIndex", "(", "*", "MO", ".", "getParent", "(", ")", ")", ".", "getBaseIndex", "(", ")", ";"], "ground_truth": ["return", "getLiveLaneMask", "(", "MO", ".", "getReg", "(", ")", ",", "", ",", "LIS", ",", "MRI", ")", ";"], "File": "GCNRegPressure3", "Func": "getUsedRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48420, "Length": 62, "Cover_Rate": 0.4696969696969697} {"Template_token": ["", "auto", "MaxMask", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MaxMask", ".", "getAsInteger", "(", ")", "==", "", ")", "return", "MaxMask", ";", "auto", "", "=", "LIS", ".", "getInstructionIndex", "(", "*", "MO", ".", "getParent", "(", ")", ")", ".", "getBaseIndex", "(", ")", ";", "return", "getLiveLaneMask", "(", "MO", ".", "getReg", "(", ")", ",", "", ",", "LIS", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure3", "Func": "getUsedRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48421, "Length": 63, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "void", "GCNRPTracker", "::", "printLiveRegs", "(", "raw_ostream", "&", "OS", ",", "const", "LiveRegSet", "&", "LiveRegs", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "auto", "It", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "It", "!=", "LiveRegs", ".", "end", "(", ")", "&&", "It", "->", "second", ".", "any", "(", ")", ")", "OS", "<<", "' '", "<<", "printVRegOrUnit", "(", "Reg", ",", "TRI", ")", "<<", "':'", "<<", "PrintLaneMask", "(", "It", "->", "second", ")", ";"], "File": "GCNRegPressure9", "Func": "printLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48422, "Length": 112, "Cover_Rate": 0.9491525423728814} {"Template_token": ["", "if", "(", "It", "!=", "LiveRegs", ".", "end", "(", ")", "&&", "It", "->", "second", ".", "any", "(", ")", ")", "OS", "<<", "' '", "<<", "printVRegOrUnit", "(", "Reg", ",", "TRI", ")", "<<", "':'", "<<", "PrintLaneMask", "(", "It", "->", "second", ")", ";", "}"], "ground_truth": ["OS", "<<", "'\\n'", ";"], "File": "GCNRegPressure9", "Func": "printLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48423, "Length": 43, "Cover_Rate": 0.3644067796610169} {"Template_token": ["", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "!", "S", ".", "liveAt", "(", "", ")", ")", "continue", ";", "if", "(", "firstTime", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", "<<", "'\\n'", ";", "firstTime", "=", "false", ";", "}", "dbgs", "(", ")", "<<", "", "<<", "S", "<<", "'\\n'", ";"], "ground_truth": ["++", "Num", ";"], "File": "GCNRegPressure9", "Func": "printLivesAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48424, "Length": 68, "Cover_Rate": 0.30493273542600896} {"Template_token": ["", "reset", "(", "*", "Begin", ",", "LiveRegsCopy", ")", ";", "return", "advance", "(", "End", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "advance", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48425, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "}", "else", "if", "(", "!", "LI", ".", "liveAt", "(", "", ")", ")", "{", "auto", "PrevMask", "=", "It", ".", "second", ";", "It", ".", "second", "=", "LaneBitmask", "::", "getNone", "(", ")", ";", "CurPressure", ".", "inc", "(", "It", ".", "first", ",", "PrevMask", ",", "It", ".", "second", ",", "*", "MRI", ")", ";", "}", "if", "(", "It", ".", "second", ".", "none", "(", ")", ")", "LiveRegs", ".", "erase", "(", "It", ".", "first", ")", ";", "}"], "ground_truth": ["MaxPressure", "=", "max", "(", "MaxPressure", ",", "CurPressure", ")", ";"], "File": "GCNRegPressure", "Func": "advanceBeforeNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48426, "Length": 78, "Cover_Rate": 0.33766233766233766} {"Template_token": ["", "}", "}", "}", "else", "if", "(", "!", "LI", ".", "liveAt", "(", "", ")", ")", "{", "auto", "PrevMask", "=", "It", ".", "second", ";", "It", ".", "second", "=", "LaneBitmask", "::", "getNone", "(", ")", ";", "CurPressure", ".", "inc", "(", "It", ".", "first", ",", "PrevMask", ",", "It", ".", "second", ",", "*", "MRI", ")", ";", "}", "if", "(", "It", ".", "second", ".", "none", "(", ")", ")", "LiveRegs", ".", "erase", "(", "It", ".", "first", ")", ";", "}", "MaxPressure", "=", "max", "(", "MaxPressure", ",", "CurPressure", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "GCNRegPressure", "Func": "advanceBeforeNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48427, "Length": 83, "Cover_Rate": 0.3593073593073593} {"Template_token": ["", "LiveMask", "|=", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "}", "MaxPressure", "=", "max", "(", "MaxPressure", ",", "CurPressure", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "advanceToNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48428, "Length": 35, "Cover_Rate": 0.3211009174311927} {"Template_token": ["", "LiveMask", "|=", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "}", "MaxPressure", "=", "max", "(", "MaxPressure", ",", "CurPressure", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "advanceToNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48429, "Length": 35, "Cover_Rate": 0.3211009174311927} {"Template_token": ["", "std", "::", "fill", "(", "&", "Value", "[", "", "]", ",", "&", "Value", "[", "TOTAL_KINDS", "]", ",", "", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "clear", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48430, "Length": 20, "Cover_Rate": 0.8} {"Template_token": ["", "MaxPressure", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "clearMaxPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48433, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "print", "(", "dbgs", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48435, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getSGPRNum", "(", ")", "==", "", "&&", "getVGPRNum", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "empty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48436, "Length": 14, "Cover_Rate": 0.7} {"Template_token": ["", "bool", "empty", "(", ")", "const", "{"], "ground_truth": ["return", "getSGPRNum", "(", ")", "==", "", "&&", "getVGPRNum", "(", ")", "==", "", ";"], "File": "GCNRegPressure", "Func": "empty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48437, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "GCNDownwardRPTracker", "(", "const", "LiveIntervals", "&", "LIS_", ")", ":", "GCNRPTracker", "(", "LIS_", ")", "{"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "GCNDownwardRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48438, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "GCNDownwardRPTracker", "(", "const", "LiveIntervals", "&", "LIS_", ")", ":", "GCNRPTracker", "(", "LIS_", ")", "{"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "GCNDownwardRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48439, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "GCNRegPressure", "(", ")", "{"], "ground_truth": ["clear", "(", ")", ";"], "File": "GCNRegPressure", "Func": "GCNRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48440, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "GCNRegPressure", "(", ")", "{", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "GCNRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48441, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "GCNRPTracker", "(", "const", "LiveIntervals", "&", "LIS_", ")", ":", "LIS", "(", "LIS_", ")", "{"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "GCNRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48442, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "GCNRPTracker", "(", "const", "LiveIntervals", "&", "LIS_", ")", ":", "LIS", "(", "LIS_", ")", "{"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "GCNRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48443, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "GCNUpwardRPTracker", "(", "const", "LiveIntervals", "&", "LIS_", ")", ":", "GCNRPTracker", "(", "LIS_", ")", "{"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "GCNUpwardRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48444, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "GCNUpwardRPTracker", "(", "const", "LiveIntervals", "&", "LIS_", ")", ":", "GCNRPTracker", "(", "LIS_", ")", "{"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "GCNUpwardRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48445, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "MO", ".", "getSubReg", "(", ")", "==", "", "?", "MRI", ".", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ":"], "ground_truth": ["MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";"], "File": "GCNRegPressure", "Func": "getDefRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48446, "Length": 35, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "return", "LastTrackedMI", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getLastTrackedMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48447, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "auto", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "if", "(", "S", ".", "liveAt", "(", "", ")", ")", "{"], "ground_truth": ["LiveMask", "|=", "S", ".", "LaneMask", ";"], "File": "GCNRegPressure", "Func": "getLiveLaneMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48449, "Length": 50, "Cover_Rate": 0.4065040650406504} {"Template_token": ["", "const", "decltype", "(", "LiveRegs", ")", "&", "getLiveRegs", "(", ")", "const", "{", "return", "LiveRegs", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48450, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "const", "decltype", "(", "LiveRegs", ")", "&", "getLiveRegs", "(", ")", "const", "{", "return", "LiveRegs", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48451, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "inline", "GCNRPTracker", "::", "LiveRegSet", "getLiveRegsAfter", "(", "const", "MachineInstr", "&", "MI", ",", "const", "LiveIntervals", "&", "LIS", ")", "{"], "ground_truth": ["return", "getLiveRegs", "(", "LIS", ".", "getInstructionIndex", "(", "MI", ")", ".", "getDeadSlot", "(", ")", ",", "LIS", ",", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ")", ";"], "File": "GCNRegPressure", "Func": "getLiveRegsAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48452, "Length": 48, "Cover_Rate": 0.9795918367346939} {"Template_token": ["", "return", "getLiveRegs", "(", "LIS", ".", "getInstructionIndex", "(", "MI", ")", ".", "getDeadSlot", "(", ")", ",", "LIS", ",", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getLiveRegsAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48453, "Length": 32, "Cover_Rate": 0.6530612244897959} {"Template_token": ["", "inline", "GCNRPTracker", "::", "LiveRegSet", "getLiveRegsBefore", "(", "const", "MachineInstr", "&", "MI", ",", "const", "LiveIntervals", "&", "LIS", ")", "{", "return", "getLiveRegs", "(", "LIS", ".", "getInstructionIndex", "(", "MI", ")", ".", "getBaseIndex", "(", ")", ",", "LIS", ",", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getLiveRegsBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48454, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getLiveRegs", "(", "LIS", ".", "getInstructionIndex", "(", "MI", ")", ".", "getBaseIndex", "(", ")", ",", "LIS", ",", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getLiveRegsBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48455, "Length": 32, "Cover_Rate": 0.6530612244897959} {"Template_token": ["", "return", "NextMI", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48456, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "const", "MachineBasicBlock", "::", "const_iterator", "getNext", "(", ")", "const", "{", "return", "NextMI", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48457, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "STI", "->", "hasAGPRs", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "AGPR32", ":", "AGPR_TUPLE", ")", ":"], "ground_truth": ["(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "VGPR32", ":", "VGPR_TUPLE", ")", ";"], "File": "GCNRegPressure", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48460, "Length": 39, "Cover_Rate": 0.33620689655172414} {"Template_token": ["", "STI", "->", "hasAGPRs", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "AGPR32", ":", "AGPR_TUPLE", ")", ":"], "ground_truth": ["(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "", "?", "VGPR32", ":", "VGPR_TUPLE", ")", ";"], "File": "GCNRegPressure", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48461, "Length": 39, "Cover_Rate": 0.33620689655172414} {"Template_token": ["", "GCNRegPressure", "getRegPressure", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Range", "&&", "LiveRegs", ")", "{", "GCNRegPressure", "Res", ";", "for", "(", "const", "auto", "&", "RM", ":", "LiveRegs", ")", "Res", ".", "inc", "(", "RM", ".", "first", ",", "LaneBitmask", "::", "getNone", "(", ")", ",", "RM", ".", "second", ",", "MRI", ")", ";"], "ground_truth": ["return", "Res", ";"], "File": "GCNRegPressure", "Func": "getRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48462, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "return", "Value", "[", "SGPR32", "]", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getSGPRNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48463, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "unsigned", "getSGPRTuplesWeight", "(", ")", "const", "{"], "ground_truth": ["return", "Value", "[", "SGPR_TUPLE", "]", ";"], "File": "GCNRegPressure", "Func": "getSGPRTuplesWeight", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48465, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "static", "LaneBitmask", "getUsedRegMask", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "LiveIntervals", "&", "LIS", ")", "{", "assert", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "isReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "auto", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ")", "return", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getSubRegIndexLaneMask", "(", "SubReg", ")", ";"], "ground_truth": ["auto", "MaxMask", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "GCNRegPressure", "Func": "getUsedRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48467, "Length": 83, "Cover_Rate": 0.6240601503759399} {"Template_token": ["", "return", "Value", "[", "VGPR32", "]", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getVGPRNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48468, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "return", "Value", "[", "VGPR_TUPLE", "]", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getVGPRTuplesWeight", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48471, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "higherOccupancy", "(", "const", "GCNSubtarget", "&", "ST", ",", "const", "GCNRegPressure", "&", "O", ")", "const", "{", "return", "getOccupancy", "(", "ST", ")", ">", "O", ".", "getOccupancy", "(", "ST", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "higherOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48473, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "[", "Kind", "==", "SGPR_TUPLE", "?", "SGPR32", ":", "Kind", "==", "AGPR_TUPLE", "?", "AGPR32", ":", "VGPR32", "]", "+=", "Sign", "*", "(", "~", "PrevMask", "&", "NewMask", ")", ".", "getNumLanes", "(", ")", ";", "if", "(", "PrevMask", ".", "none", "(", ")", ")", "{", "assert", "(", "NewMask", ".", "any", "(", ")", ")", ";", "Value", "[", "Kind", "]", "+=", "Sign", "*", "MRI", ".", "getPressureSets", "(", "Reg", ")", ".", "getWeight", "(", ")", ";", "}", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "inc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48474, "Length": 78, "Cover_Rate": 0.3627906976744186} {"Template_token": ["", "for", "(", "const", "auto", "&", "P", ":", "S1", ")", "{", "auto", "I", "=", "S2", ".", "find", "(", "P", ".", "first", ")", ";", "if", "(", "I", "==", "S2", ".", "end", "(", ")", "||", "I", "->", "second", "!=", "P", ".", "second", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "GCNRegPressure", "Func": "isEqual", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48475, "Length": 47, "Cover_Rate": 0.5529411764705883} {"Template_token": ["", "auto", "I", "=", "S2", ".", "find", "(", "P", ".", "first", ")", ";", "if", "(", "I", "==", "S2", ".", "end", "(", ")", "||", "I", "->", "second", "!=", "P", ".", "second", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "isEqual", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48476, "Length": 34, "Cover_Rate": 0.4} {"Template_token": ["", "const", "auto", "&", "TrackedLR", "=", "LiveRegs", ";", "if", "(", "!", "isEqual", "(", "LISLR", ",", "TrackedLR", ")", ")", "{", "dbgs", "(", ")", "<<", "", "", ";", "printLivesAt", "(", "", ",", "LIS", ",", "*", "MRI", ")", ";"], "ground_truth": ["reportMismatch", "(", "LISLR", ",", "TrackedLR", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ";"], "File": "GCNRegPressure", "Func": "isValid", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48477, "Length": 48, "Cover_Rate": 0.3221476510067114} {"Template_token": ["", "const", "auto", "SGPROcc", "=", "std", "::", "min", "(", "MaxOccupancy", ",", "ST", ".", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", ")", ";", "const", "auto", "VGPROcc", "=", "std", "::", "min", "(", "MaxOccupancy", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", ")", ")", ")", ";", "const", "auto", "OtherSGPROcc", "=", "std", "::", "min", "(", "MaxOccupancy", ",", "ST", ".", "getOccupancyWithNumSGPRs", "(", "O", ".", "getSGPRNum", "(", ")", ")", ")", ";", "const", "auto", "OtherVGPROcc", "=", "std", "::", "min", "(", "MaxOccupancy", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "O", ".", "getVGPRNum", "(", ")", ")", ")", ";", "const", "auto", "Occ", "=", "std", "::", "min", "(", "SGPROcc", ",", "VGPROcc", ")", ";", "const", "auto", "OtherOcc", "=", "std", "::", "min", "(", "OtherSGPROcc", ",", "OtherVGPROcc", ")", ";", "if", "(", "Occ", "!=", "OtherOcc", ")", "return", "Occ", ">", "OtherOcc", ";", "bool", "SGPRImportant", "=", "SGPROcc", "<", "VGPROcc", ";", "const", "bool", "OtherSGPRImportant", "=", "OtherSGPROcc", "<", "OtherVGPROcc", ";", "if", "(", "SGPRImportant", "!=", "OtherSGPRImportant", ")", "{", "SGPRImportant", "=", "false", ";", "}", "bool", "SGPRFirst", "=", "SGPRImportant", ";", "for", "(", "int", "I", "=", "", ";", "I", ">", "", ";", "--", "I", ",", "SGPRFirst", "=", "!", "SGPRFirst", ")", "{", "if", "(", "SGPRFirst", ")", "{"], "ground_truth": ["auto", "SW", "=", "getSGPRTuplesWeight", "(", ")", ";"], "File": "GCNRegPressure", "Func": "less", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48478, "Length": 185, "Cover_Rate": 0.6491228070175439} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "GCNRegPressure", "::", "TOTAL_KINDS", ";", "++", "I", ")", "Res", ".", "Value", "[", "I", "]", "=", "std", "::", "max", "(", "P1", ".", "Value", "[", "I", "]", ",", "P2", ".", "Value", "[", "I", "]", ")", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "max", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48479, "Length": 46, "Cover_Rate": 0.71875} {"Template_token": ["", "GCNRegPressure", "Res", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "GCNRegPressure", "::", "TOTAL_KINDS", ";", "++", "I", ")", "Res", ".", "Value", "[", "I", "]", "=", "std", "::", "max", "(", "P1", ".", "Value", "[", "I", "]", ",", "P2", ".", "Value", "[", "I", "]", ")", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "max", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48480, "Length": 49, "Cover_Rate": 0.765625} {"Template_token": ["", "decltype", "(", "LiveRegs", ")", "moveLiveRegs", "(", ")", "{", "return", "std", "::", "move", "(", "LiveRegs", ")", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "moveLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48481, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "Res", "=", "MaxPressure", ";", "MaxPressure", ".", "clear", "(", ")", ";"], "ground_truth": ["return", "Res", ";"], "File": "GCNRegPressure", "Func": "moveMaxPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48483, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "decltype", "(", "MaxPressure", ")", "moveMaxPressure", "(", ")", "{", "auto", "Res", "=", "MaxPressure", ";", "MaxPressure", ".", "clear", "(", ")", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "moveMaxPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48484, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "OS", "<<", "", "<<", "Value", "[", "VGPR32", "]", "<<", "' '", ";", "OS", "<<", "", "<<", "Value", "[", "AGPR32", "]", ";", "if", "(", "ST", ")", "OS", "<<", "", "<<", "ST", "->", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", ")", ")", "<<", "')'", ";", "OS", "<<", "", "<<", "getSGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "", "<<", "ST", "->", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", "<<", "')'", ";", "OS", "<<", "", "<<", "getVGPRTuplesWeight", "(", ")", "<<", "", "<<", "getSGPRTuplesWeight", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "", "<<", "getOccupancy", "(", "*", "ST", ")", ";"], "ground_truth": ["OS", "<<", "'\\n'", ";"], "File": "GCNRegPressure", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48485, "Length": 98, "Cover_Rate": 0.8448275862068966} {"Template_token": ["", "OS", "<<", "", "<<", "getSGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "", "<<", "ST", "->", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", "<<", "')'", ";", "OS", "<<", "", "<<", "getVGPRTuplesWeight", "(", ")", "<<", "", "<<", "getSGPRTuplesWeight", "(", ")", ";"], "ground_truth": ["if", "(", "ST", ")", "OS", "<<", "", "<<", "getOccupancy", "(", "*", "ST", ")", ";"], "File": "GCNRegPressure", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48486, "Length": 55, "Cover_Rate": 0.47413793103448276} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "I", ")", ";", "auto", "It", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";", "if", "(", "It", "!=", "LiveRegs", ".", "end", "(", ")", "&&", "It", "->", "second", ".", "any", "(", ")", ")", "OS", "<<", "' '", "<<", "printVRegOrUnit", "(", "Reg", ",", "TRI", ")", "<<", "':'", "<<", "PrintLaneMask", "(", "It", "->", "second", ")", ";", "}"], "ground_truth": ["OS", "<<", "'\\n'", ";"], "File": "GCNRegPressure", "Func": "printLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48487, "Length": 86, "Cover_Rate": 0.7288135593220338} {"Template_token": ["", "auto", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";", "AtMIPressure", ".", "inc", "(", "U", ".", "RegUnit", ",", "LiveMask", ",", "LiveMask", "|", "U", ".", "LaneMask", ",", "*", "MRI", ")", ";", "}", "MaxPressure", "=", "max", "(", "AtMIPressure", ",", "MaxPressure", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "auto", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "I", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";", "if", "(", "I", "==", "LiveRegs", ".", "end", "(", ")", ")", "continue", ";", "auto", "&", "LiveMask", "=", "I", "->", "second", ";", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "&=", "~", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "if", "(", "LiveMask", ".", "none", "(", ")", ")", "LiveRegs", ".", "erase", "(", "I", ")", ";", "}", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{"], "ground_truth": ["auto", "&", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";"], "File": "GCNRegPressure", "Func": "recede", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48488, "Length": 189, "Cover_Rate": 0.6450511945392492} {"Template_token": ["", "}", "MaxPressure", "=", "max", "(", "AtMIPressure", ",", "MaxPressure", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "auto", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "I", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";", "if", "(", "I", "==", "LiveRegs", ".", "end", "(", ")", ")", "continue", ";", "auto", "&", "LiveMask", "=", "I", "->", "second", ";", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "&=", "~", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "if", "(", "LiveMask", ".", "none", "(", ")", ")", "LiveRegs", ".", "erase", "(", "I", ")", ";", "}", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{"], "ground_truth": ["auto", "&", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";"], "File": "GCNRegPressure", "Func": "recede", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48489, "Length": 159, "Cover_Rate": 0.5426621160409556} {"Template_token": ["", "else", "if", "(", "I", "->", "second", "!=", "P", ".", "second", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "P", ".", "first", ",", "TRI", ")", "<<", "", "<<", "PrintLaneMask", "(", "I", "->", "second", ")", "<<", "", "<<", "PrintLaneMask", "(", "P", ".", "second", ")", "<<", "'\\n'", ";", "}", "}"], "ground_truth": ["for", "(", "auto", "const", "&", "P", ":", "LISLR", ")", "{"], "File": "GCNRegPressure", "Func": "reportMismatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48490, "Length": 59, "Cover_Rate": 0.3010204081632653} {"Template_token": ["", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "P", ".", "first", ",", "TRI", ")", "<<", "", "<<", "PrintLaneMask", "(", "P", ".", "second", ")", "<<", "", ";", "}", "else", "if", "(", "I", "->", "second", "!=", "P", ".", "second", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "P", ".", "first", ",", "TRI", ")", "<<", "", "<<", "PrintLaneMask", "(", "I", "->", "second", ")", "<<", "", "<<", "PrintLaneMask", "(", "P", ".", "second", ")", "<<", "'\\n'", ";", "}", "}", "for", "(", "auto", "const", "&", "P", ":", "LISLR", ")", "{", "auto", "I", "=", "TrackedLR", ".", "find", "(", "P", ".", "first", ")", ";"], "ground_truth": ["if", "(", "I", "==", "TrackedLR", ".", "end", "(", ")", ")", "{"], "File": "GCNRegPressure", "Func": "reportMismatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48491, "Length": 109, "Cover_Rate": 0.5561224489795918} {"Template_token": ["", "MRI", "=", "&", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LastTrackedMI", "=", "nullptr", ";"], "ground_truth": ["MBBEnd", "=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", ";"], "File": "GCNRegPressure", "Func": "reset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48492, "Length": 33, "Cover_Rate": 0.375} {"Template_token": ["", "}", "RegionBegin", "=", "Region", ".", "first", ";", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "if", "(", "MBB", ")", "finishBlock", "(", ")", ";", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "if", "(", "Stage", "==", "InitialSchedule", ")", "computeBlockPressure", "(", "MBB", ")", ";", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", "<<", "*", "begin", "(", ")", "<<", "", ";", "if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", ")", "dbgs", "(", ")", "<<", "*", "RegionEnd", ";", "else", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", "<<", "NumRegionInstrs", "<<", "'\\n'", ")", ";", "schedule", "(", ")", ";", "exitRegion", "(", ")", ";"], "ground_truth": ["++", "RegionIdx", ";"], "File": "GCNSchedStrategy11", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48493, "Length": 211, "Cover_Rate": 0.4081237911025145} {"Template_token": ["", "void", "GCNMaxOccupancySchedStrategy", "::", "initCandidate", "(", "SchedCandidate", "&", "Cand", ",", "SUnit", "*", "SU", ",", "bool", "AtTop", ",", "const", "RegPressureTracker", "&", "RPTracker", ",", "const", "RegisterInfo", "*", "SRI", ",", "unsigned", "SGPRPressure", ",", "unsigned", "VGPRPressure", ")", "{", "Cand", ".", "SU", "=", "SU", ";", "Cand", ".", "AtTop", "=", "AtTop", ";", "RegPressureTracker", "&", "TempTracker", "=", "const_cast", "<", "RegPressureTracker", "&", ">", "(", "RPTracker", ")", ";", "Pressure", ".", "clear", "(", ")", ";", "MaxPressure", ".", "clear", "(", ")", ";", "if", "(", "AtTop", ")", "TempTracker", ".", "getDownwardPressure", "(", "SU", "->", "getInstr", "(", ")", ",", "Pressure", ",", "MaxPressure", ")", ";", "else", "{", "TempTracker", ".", "getUpwardPressure", "(", "SU", "->", "getInstr", "(", ")", ",", "Pressure", ",", "MaxPressure", ")", ";", "}", "unsigned", "NewSGPRPressure", "=", "Pressure", "[", "", "::", "SReg_32", "]", ";", "unsigned", "NewVGPRPressure", "=", "Pressure", "[", "", "::", "VGPR_32", "]", ";", "const", "unsigned", "MaxVGPRPressureInc", "=", "", ";", "bool", "ShouldTrackVGPRs", "=", "VGPRPressure", "+", "MaxVGPRPressureInc", ">=", "VGPRExcessLimit", ";", "bool", "ShouldTrackSGPRs", "=", "!", "ShouldTrackVGPRs", "&&", "SGPRPressure", ">=", "SGPRExcessLimit", ";", "if", "(", "ShouldTrackVGPRs", "&&", "NewVGPRPressure", ">=", "VGPRExcessLimit", ")", "{", "HasExcessPressure", "=", "true", ";", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "", "::", "VGPR_32", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewVGPRPressure", "-", "VGPRExcessLimit", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy11", "Func": "initCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48495, "Length": 192, "Cover_Rate": 0.5748502994011976} {"Template_token": ["", "Regions", "[", "RegionIdx", "]", "=", "std", "::", "make_pair", "(", "RegionBegin", ",", "RegionEnd", ")", ";", "RescheduleRegions", "[", "RegionIdx", "]", "=", "false", ";", "if", "(", "Stage", "==", "InitialSchedule", "&&", "S", ".", "HasClusteredNodes", ")", "RegionsWithClusters", "[", "RegionIdx", "]", "=", "true", ";", "if", "(", "S", ".", "HasExcessPressure", ")", "RegionsWithHighRP", "[", "RegionIdx", "]", "=", "true", ";", "if", "(", "!", "LIS", ")", "return", ";", "auto", "PressureAfter", "=", "getRealRegPressure", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "PressureAfter", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "if", "(", "PressureAfter", ".", "getSGPRNum", "(", ")", "<=", "S", ".", "SGPRCriticalLimit", "&&", "PressureAfter", ".", "getVGPRNum", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "<=", "S", ".", "VGPRCriticalLimit", ")", "{", "Pressure", "[", "RegionIdx", "]", "=", "PressureAfter", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "unsigned", "Occ", "=", "MFI", ".", "getOccupancy", "(", ")", ";", "unsigned", "WavesAfter", "=", "std", "::", "min", "(", "Occ", ",", "PressureAfter", ".", "getOccupancy", "(", "ST", ")", ")", ";", "unsigned", "WavesBefore", "=", "std", "::", "min", "(", "Occ", ",", "PressureBefore", ".", "getOccupancy", "(", "ST", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WavesBefore", "<<", "", "<<", "WavesAfter", "<<", "", ")", ";", "unsigned", "NewOccupancy", "=", "std", "::", "max", "(", "WavesAfter", ",", "WavesBefore", ")", ";", "if", "(", "WavesAfter", "<", "WavesBefore", "&&", "WavesAfter", "<", "MinOccupancy", "&&", "WavesAfter", ">=", "MFI", ".", "getMinAllowedOccupancy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MFI", ".", "getMinAllowedOccupancy", "(", ")", "<<", "", ")", ";", "NewOccupancy", "=", "WavesAfter", ";", "}", "if", "(", "NewOccupancy", "<", "MinOccupancy", ")", "{", "MinOccupancy", "=", "NewOccupancy", ";", "MFI", ".", "limitOccupancy", "(", "MinOccupancy", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "}", "unsigned", "MaxVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "MaxSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "if", "(", "PressureAfter", ".", "getVGPRNum", "(", "false", ")", ">", "MaxVGPRs", "||", "PressureAfter", ".", "getAGPRNum", "(", ")", ">", "MaxVGPRs", "||", "PressureAfter", ".", "getSGPRNum", "(", ")", ">", "MaxSGPRs", ")", "{", "RescheduleRegions", "[", "RegionIdx", "]", "=", "true", ";", "RegionsWithHighRP", "[", "RegionIdx", "]", "=", "true", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy11", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48496, "Length": 338, "Cover_Rate": 0.38063063063063063} {"Template_token": ["", "case", "GenericSchedulerBase", "::", "RegExcess", ":", "return", "-", "Reason", ";", "}"], "ground_truth": ["}"], "File": "GCNSchedStrategy12", "Func": "getBidirectionalReasonRank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48500, "Length": 11, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "unsigned", "MinRegOccupancy", "=", "std", "::", "min", "(", "ST", ".", "getOccupancyWithNumSGPRs", "(", "SGPRs", ")", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "VGPRs", ")", ")", ";"], "ground_truth": ["return", "std", "::", "min", "(", "MinRegOccupancy", ",", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "*", "MF", ".", "getFunction", "(", ")", ")", ")", ";"], "File": "GCNSchedStrategy12", "Func": "getMaxWaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48501, "Length": 48, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "GenericScheduler", "::", "initialize", "(", "DAG", ")", ";", "const", "RegisterInfo", "*", "SRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "int", "ErrorMargin", "=", "", ";", "SGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", "-", "ErrorMargin", ";", "VGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", "-", "ErrorMargin", ";", "SGPRCriticalLimit", "=", "SRI", "->", "getRegPressureSetLimit", "(", "DAG", "->", "MF", ",", "SRI", "->", "getSGPRPressureSet", "(", ")", ")", "-", "ErrorMargin", ";", "VGPRCriticalLimit", "=", "SRI", "->", "getRegPressureSetLimit", "(", "DAG", "->", "MF", ",", "SRI", "->", "getVGPRPressureSet", "(", ")", ")", "-", "ErrorMargin", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy12", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48502, "Length": 95, "Cover_Rate": 0.8715596330275229} {"Template_token": ["", "const", "int", "ErrorMargin", "=", "", ";", "SGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", "-", "ErrorMargin", ";", "VGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", "-", "ErrorMargin", ";"], "ground_truth": ["SGPRCriticalLimit", "=", "SRI", "->", "getRegPressureSetLimit", "(", "DAG", "->", "MF", ",", "SRI", "->", "getSGPRPressureSet", "(", ")", ")", "-", "ErrorMargin", ";"], "File": "GCNSchedStrategy12", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48503, "Length": 53, "Cover_Rate": 0.48623853211009177} {"Template_token": ["", "SUnit", "*", "GCNMaxOccupancySchedStrategy", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "empty", "(", ")", "&&", "Top", ".", "Pending", ".", "empty", "(", ")", "&&", "Bot", ".", "Available", ".", "empty", "(", ")", "&&", "Bot", ".", "Pending", ".", "empty", "(", ")", "&&", "", ")", ";", "return", "nullptr", ";", "}", "SUnit", "*", "SU", ";", "do", "{", "if", "(", "RegionPolicy", ".", "OnlyTopDown", ")", "{", "SU", "=", "Top", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "CandPolicy", "NoPolicy", ";", "TopCand", ".", "reset", "(", "NoPolicy", ")", ";", "pickNodeFromQueue", "(", "Top", ",", "NoPolicy", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";", "assert", "(", "TopCand", ".", "Reason", "!=", "NoCand", "&&", "", ")", ";", "SU", "=", "TopCand", ".", "SU", ";", "}", "IsTopNode", "=", "true", ";", "}", "else", "if", "(", "RegionPolicy", ".", "OnlyBottomUp", ")", "{", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "CandPolicy", "NoPolicy", ";", "BotCand", ".", "reset", "(", "NoPolicy", ")", ";", "pickNodeFromQueue", "(", "Bot", ",", "NoPolicy", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotCand", ".", "Reason", "!=", "NoCand", "&&", "", ")", ";", "SU", "=", "BotCand", ".", "SU", ";", "}"], "ground_truth": ["IsTopNode", "=", "false", ";"], "File": "GCNSchedStrategy12", "Func": "pickNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48504, "Length": 211, "Cover_Rate": 0.7377622377622378} {"Template_token": ["", "GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TopCand", ",", "nullptr", ")", ";", "if", "(", "TopCand", ".", "Reason", "!=", "NoCand", ")", "{", "Cand", ".", "setBest", "(", "TopCand", ")", ";", "}", "else", "{", "TopCand", ".", "Reason", "=", "TopReason", ";", "}", "}", "else", "{", "if", "(", "TopCand", ".", "Reason", "==", "RegExcess", "&&", "TopCand", ".", "RPDelta", ".", "Excess", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "if", "(", "BotCand", ".", "Reason", "==", "RegExcess", "&&", "BotCand", ".", "RPDelta", ".", "Excess", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "BotCand", ";", "}", "else", "if", "(", "TopCand", ".", "Reason", "==", "RegCritical", "&&", "TopCand", ".", "RPDelta", ".", "CriticalMax", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "if", "(", "BotCand", ".", "Reason", "==", "RegCritical", "&&", "BotCand", ".", "RPDelta", ".", "CriticalMax", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "BotCand", ";", "}", "else", "{", "int", "TopRank", "=", "getBidirectionalReasonRank", "(", "TopCand", ".", "Reason", ")", ";", "int", "BotRank", "=", "getBidirectionalReasonRank", "(", "BotCand", ".", "Reason", ")", ";", "if", "(", "TopRank", ">", "BotRank", ")", "{", "Cand", "=", "TopCand", ";"], "ground_truth": ["}", "else", "{"], "File": "GCNSchedStrategy12", "Func": "pickNodeBidirectional", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48505, "Length": 183, "Cover_Rate": 0.3553398058252427} {"Template_token": ["", "}", "CandPolicy", "BotPolicy", ";", "setPolicy", "(", "BotPolicy", ",", "false", ",", "Bot", ",", "&", "Top", ")", ";", "CandPolicy", "TopPolicy", ";", "setPolicy", "(", "TopPolicy", ",", "false", ",", "Top", ",", "&", "Bot", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "!", "BotCand", ".", "isValid", "(", ")", "||", "BotCand", ".", "SU", "->", "isScheduled", "||", "BotCand", ".", "Policy", "!=", "BotPolicy", ")", "{", "BotCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Bot", ",", "BotPolicy", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotCand", ".", "Reason", "!=", "NoCand", "&&", "", ")", ";", "}", "else", "{", "DEBUG", "(", "traceCandidate", "(", "BotCand", ")", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "!", "TopCand", ".", "isValid", "(", ")", "||", "TopCand", ".", "SU", "->", "isScheduled", "||", "TopCand", ".", "Policy", "!=", "TopPolicy", ")", "{", "TopCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Top", ",", "TopPolicy", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";", "assert", "(", "TopCand", ".", "Reason", "!=", "NoCand", "&&", "", ")", ";", "}", "else", "{", "DEBUG", "(", "traceCandidate", "(", "TopCand", ")", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "traceCandidate", "(", "TopCand", ")", ";", "dbgs", "(", ")", "<<", "", ";", "traceCandidate", "(", "BotCand", ")", ";", ")", ";", "SchedCandidate", "Cand", ";", "if", "(", "TopCand", ".", "Reason", "==", "BotCand", ".", "Reason", ")", "{", "Cand", "=", "BotCand", ";", "GenericSchedulerBase", "::", "CandReason", "TopReason", "=", "TopCand", ".", "Reason", ";"], "ground_truth": ["TopCand", ".", "Reason", "=", "NoCand", ";"], "File": "GCNSchedStrategy12", "Func": "pickNodeBidirectional", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48506, "Length": 246, "Cover_Rate": 0.47766990291262135} {"Template_token": ["", "std", "::", "vector", "<", "unsigned", ">", "UnschedPressure", "=", "getRegPressure", "(", ")", ".", "MaxSetPressure", ";", "unsigned", "MaxSGPRs", "=", "std", "::", "max", "(", "getTopRPTracker", "(", ")", ".", "getPressure", "(", ")", ".", "MaxSetPressure", "[", "SRI", "->", "getSGPRPressureSet", "(", ")", "]", ",", "getBotRPTracker", "(", ")", ".", "getPressure", "(", ")", ".", "MaxSetPressure", "[", "SRI", "->", "getSGPRPressureSet", "(", ")", "]", ")", ";", "unsigned", "MaxVGPRs", "=", "std", "::", "max", "(", "getTopRPTracker", "(", ")", ".", "getPressure", "(", ")", ".", "MaxSetPressure", "[", "SRI", "->", "getVGPRPressureSet", "(", ")", "]", ",", "getBotRPTracker", "(", ")", ".", "getPressure", "(", ")", ".", "MaxSetPressure", "[", "SRI", "->", "getVGPRPressureSet", "(", ")", "]", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MaxSGPRs", "<<", "", "<<", "MaxVGPRs", "<<", "'\\n'", ")", ";", "if", "(", "MaxSGPRs", "<=", "S", ".", "SGPRCriticalLimit", "&&", "MaxVGPRs", "<=", "S", ".", "VGPRCriticalLimit", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "unsigned", "WavesAfter", "=", "getMaxWaves", "(", "MaxSGPRs", ",", "MaxVGPRs", ",", "MF", ")", ";", "unsigned", "WavesUnsched", "=", "getMaxWaves", "(", "UnschedPressure", "[", "SRI", "->", "getSGPRPressureSet", "(", ")", "]", ",", "UnschedPressure", "[", "SRI", "->", "getVGPRPressureSet", "(", ")", "]", ",", "MF", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WavesUnsched", "<<", "", "<<", "WavesAfter", "<<", "", ")", ";", "if", "(", "WavesAfter", ">=", "WavesUnsched", ")", "return", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "RegionEnd", "=", "RegionBegin", ";", "for", "(", "MachineInstr", "*", "MI", ":", "Unsched", ")", "{", "if", "(", "MI", "->", "getIterator", "(", ")", "!=", "RegionEnd", ")", "{", "BB", "->", "remove", "(", "MI", ")", ";", "BB", "->", "insert", "(", "RegionEnd", ",", "MI", ")", ";", "if", "(", "LIS", ")", "{", "LIS", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "RegisterOperands", "RegOpers", ";", "RegOpers", ".", "collect", "(", "*", "MI", ",", "*", "TRI", ",", "MRI", ",", "ShouldTrackLaneMasks", ",", "false", ")", ";", "if", "(", "ShouldTrackLaneMasks", ")", "{", "SlotIndex", "SlotIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ";", "RegOpers", ".", "adjustLaneLiveness", "(", "*", "LIS", ",", "MRI", ",", "SlotIdx", ",", "MI", ")", ";", "}", "else", "{", "RegOpers", ".", "detectDeadDefs", "(", "*", "MI", ",", "*", "LIS", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "GCNSchedStrategy12", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48507, "Length": 340, "Cover_Rate": 0.7505518763796909} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "Op", "->", "getParent", "(", ")", ";", "if", "(", "Op", "->", "getSubReg", "(", ")", "!=", "", "||", "!", "isTriviallyReMaterializable", "(", "*", "Def", ",", "AA", ")", ")", "continue", ";", "MachineInstr", "*", "UseI", "=", "&", "*", "MRI", ".", "use_instr_nodbg_begin", "(", "Reg", ")", ";", "if", "(", "Def", "->", "getParent", "(", ")", "==", "UseI", "->", "getParent", "(", ")", ")", "continue", ";", "bool", "AddedToRematList", "=", "false", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Regions", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "It", "=", "LiveIns", "[", "I", "]", ".", "find", "(", "Reg", ")", ";", "if", "(", "It", "!=", "LiveIns", "[", "I", "]", ".", "end", "(", ")", "&&", "!", "It", "->", "second", ".", "none", "(", ")", ")", "{", "if", "(", "RegionsWithMinOcc", "[", "I", "]", ")", "{", "RematerializableInsts", "[", "I", "]", "[", "Def", "]", "=", "UseI", ";", "AddedToRematList", "=", "true", ";", "}", "RematDefToLiveInRegions", "[", "Def", "]", ".", "push_back", "(", "I", ")", ";", "}", "}"], "ground_truth": ["if", "(", "!", "AddedToRematList", ")", "RematDefToLiveInRegions", ".", "erase", "(", "Def", ")", ";"], "File": "GCNSchedStrategy13", "Func": "collectRematerializableInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48508, "Length": 171, "Cover_Rate": 0.602112676056338} {"Template_token": ["", "assert", "(", "isEqual", "(", "getLiveRegsBefore", "(", "*", "NonDbgMI", ",", "*", "LIS", ")", ",", "LRS", ")", ")", ";", "RPTracker", ".", "reset", "(", "*", "I", ",", "&", "LRS", ")", ";", "}", "for", "(", ";", ";", ")", "{", "I", "=", "RPTracker", ".", "getNext", "(", ")", ";", "if", "(", "Regions", "[", "CurRegion", "]", ".", "first", "==", "I", "||", "NonDbgMI", "==", "I", ")", "{", "LiveIns", "[", "CurRegion", "]", "=", "RPTracker", ".", "getLiveRegs", "(", ")", ";", "RPTracker", ".", "clearMaxPressure", "(", ")", ";", "}", "if", "(", "Regions", "[", "CurRegion", "]", ".", "second", "==", "I", ")", "{", "Pressure", "[", "CurRegion", "]", "=", "RPTracker", ".", "moveMaxPressure", "(", ")", ";", "if", "(", "CurRegion", "--", "==", "RegionIdx", ")", "break", ";", "}", "RPTracker", ".", "advanceToNext", "(", ")", ";", "RPTracker", ".", "advanceBeforeNext", "(", ")", ";", "}", "if", "(", "OnlySucc", ")", "{", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", ")", "{", "RPTracker", ".", "advanceToNext", "(", ")", ";", "RPTracker", ".", "advance", "(", "MBB", "->", "end", "(", ")", ")", ";", "}"], "ground_truth": ["RPTracker", ".", "reset", "(", "*", "OnlySucc", "->", "begin", "(", ")", ",", "&", "RPTracker", ".", "getLiveRegs", "(", ")", ")", ";"], "File": "GCNSchedStrategy13", "Func": "computeBlockPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48509, "Length": 176, "Cover_Rate": 0.4018264840182648} {"Template_token": ["", "if", "(", "Stage", "==", "ClusteredLowOccupancyReschedule", ")", "{", "if", "(", "StartingOccupancy", "<=", "MinOccupancy", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "}", "if", "(", "Stage", "==", "PreRARematerialize", ")", "{", "if", "(", "RegionsWithMinOcc", ".", "none", "(", ")", "||", "Regions", ".", "size", "(", ")", "==", "", ")", "break", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "ST", ".", "computeOccupancy", "(", "MF", ".", "getFunction", "(", ")", ",", "MFI", ".", "getLDSSize", "(", ")", ")", "==", "MinOccupancy", ")", "break", ";", "static_assert", "(", "LastStage", "==", "PreRARematerialize", ",", "", ")", ";", "collectRematerializableInstructions", "(", ")", ";", "if", "(", "RematerializableInsts", ".", "empty", "(", ")", "||", "!", "sinkTriviallyRematInsts", "(", "ST", ",", "TII", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "}", "}", "if", "(", "Stage", "==", "UnclusteredReschedule", ")", "SavedMutations", ".", "swap", "(", "Mutations", ")", ";", "for", "(", "auto", "Region", ":", "Regions", ")", "{", "if", "(", "(", "(", "Stage", "==", "UnclusteredReschedule", "||", "Stage", "==", "PreRARematerialize", ")", "&&", "!", "RescheduleRegions", "[", "RegionIdx", "]", ")", "||", "(", "Stage", "==", "ClusteredLowOccupancyReschedule", "&&", "!", "RegionsWithClusters", "[", "RegionIdx", "]", "&&", "!", "RegionsWithHighRP", "[", "RegionIdx", "]", ")", ")", "{", "++", "RegionIdx", ";", "continue", ";", "}", "RegionBegin", "=", "Region", ".", "first", ";", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "if", "(", "MBB", ")", "finishBlock", "(", ")", ";", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "if", "(", "Stage", "==", "InitialSchedule", ")", "computeBlockPressure", "(", "MBB", ")", ";", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "++", "RegionIdx", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", "<<", "*", "begin", "(", ")", "<<", "", ";", "if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", ")", "dbgs", "(", ")", "<<", "*", "RegionEnd", ";", "else", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", "<<", "NumRegionInstrs", "<<", "'\\n'", ")", ";", "schedule", "(", ")", ";", "exitRegion", "(", ")", ";", "++", "RegionIdx", ";", "}", "finishBlock", "(", ")", ";"], "ground_truth": ["if", "(", "Stage", "==", "UnclusteredReschedule", ")", "SavedMutations", ".", "swap", "(", "Mutations", ")", ";"], "File": "GCNSchedStrategy13", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48510, "Length": 449, "Cover_Rate": 0.6939721792890263} {"Template_token": ["", "if", "(", "Stage", "==", "UnclusteredReschedule", ")", "{", "if", "(", "RescheduleRegions", ".", "none", "(", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "if", "(", "Stage", "==", "ClusteredLowOccupancyReschedule", ")", "{", "if", "(", "StartingOccupancy", "<=", "MinOccupancy", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "}", "if", "(", "Stage", "==", "PreRARematerialize", ")", "{", "if", "(", "RegionsWithMinOcc", ".", "none", "(", ")", "||", "Regions", ".", "size", "(", ")", "==", "", ")", "break", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "ST", ".", "computeOccupancy", "(", "MF", ".", "getFunction", "(", ")", ",", "MFI", ".", "getLDSSize", "(", ")", ")", "==", "MinOccupancy", ")", "break", ";", "static_assert", "(", "LastStage", "==", "PreRARematerialize", ",", "", ")", ";", "collectRematerializableInstructions", "(", ")", ";", "if", "(", "RematerializableInsts", ".", "empty", "(", ")", "||", "!", "sinkTriviallyRematInsts", "(", "ST", ",", "TII", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "}", "}", "if", "(", "Stage", "==", "UnclusteredReschedule", ")", "SavedMutations", ".", "swap", "(", "Mutations", ")", ";", "for", "(", "auto", "Region", ":", "Regions", ")", "{", "if", "(", "(", "(", "Stage", "==", "UnclusteredReschedule", "||", "Stage", "==", "PreRARematerialize", ")", "&&", "!", "RescheduleRegions", "[", "RegionIdx", "]", ")", "||", "(", "Stage", "==", "ClusteredLowOccupancyReschedule", "&&", "!", "RegionsWithClusters", "[", "RegionIdx", "]", "&&", "!", "RegionsWithHighRP", "[", "RegionIdx", "]", ")", ")", "{"], "ground_truth": ["++", "RegionIdx", ";"], "File": "GCNSchedStrategy13", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48511, "Length": 242, "Cover_Rate": 0.3740340030911901} {"Template_token": ["", "void", "GCNMaxOccupancySchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "DAG", ")", "{", "GenericScheduler", "::", "initialize", "(", "DAG", ")", ";", "MF", "=", "&", "DAG", "->", "MF", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "unsigned", "ErrorMargin", "=", "", ";", "SGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", ";", "VGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", ";", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "TargetOccupancy", "=", "MFI", ".", "getOccupancy", "(", ")", ";", "SGPRCriticalLimit", "=", "std", "::", "min", "(", "ST", ".", "getMaxNumSGPRs", "(", "TargetOccupancy", ",", "true", ")", ",", "SGPRExcessLimit", ")", ";"], "ground_truth": ["VGPRCriticalLimit", "=", "std", "::", "min", "(", "ST", ".", "getMaxNumVGPRs", "(", "TargetOccupancy", ")", ",", "VGPRExcessLimit", ")", ";"], "File": "GCNSchedStrategy13", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48512, "Length": 124, "Cover_Rate": 0.6850828729281768} {"Template_token": ["", "SGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", ";", "VGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", ";", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "TargetOccupancy", "=", "MFI", ".", "getOccupancy", "(", ")", ";", "SGPRCriticalLimit", "=", "std", "::", "min", "(", "ST", ".", "getMaxNumSGPRs", "(", "TargetOccupancy", ",", "true", ")", ",", "SGPRExcessLimit", ")", ";", "VGPRCriticalLimit", "=", "std", "::", "min", "(", "ST", ".", "getMaxNumVGPRs", "(", "TargetOccupancy", ")", ",", "VGPRExcessLimit", ")", ";"], "ground_truth": ["SGPRCriticalLimit", "=", "std", "::", "min", "(", "SGPRCriticalLimit", "-", "ErrorMargin", ",", "SGPRCriticalLimit", ")", ";"], "File": "GCNSchedStrategy13", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48513, "Length": 93, "Cover_Rate": 0.5138121546961326} {"Template_token": ["", "bool", "GCNScheduleDAGMILive", "::", "isTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "{", "if", "(", "!", "TII", "->", "isTriviallyReMaterializable", "(", "MI", ",", "AA", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "return", "false", ";"], "File": "GCNSchedStrategy13", "Func": "isTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48514, "Length": 70, "Cover_Rate": 0.9459459459459459} {"Template_token": ["", "if", "(", "!", "TII", "->", "isTriviallyReMaterializable", "(", "MI", ",", "AA", ")", ")", "return", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "GCNSchedStrategy13", "Func": "isTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48515, "Length": 58, "Cover_Rate": 0.7837837837837838} {"Template_token": ["", "}", "GCNRegPressure", "PressureBefore", ";", "if", "(", "LIS", ")", "{", "PressureBefore", "=", "Pressure", "[", "RegionIdx", "]", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "GCNRPTracker", "::", "printLiveRegs", "(", "dbgs", "(", ")", ",", "LiveIns", "[", "RegionIdx", "]", ",", "MRI", ")", ";", "dbgs", "(", ")", "<<", "", ";", "llvm", "::", "getRegPressure", "(", "MRI", ",", "LiveIns", "[", "RegionIdx", "]", ")", ".", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "", ";", "PressureBefore", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "}", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "S", ".", "HasClusteredNodes", "=", "Stage", ">", "InitialSchedule", ";", "S", ".", "HasExcessPressure", "=", "false", ";", "ScheduleDAGMILive", "::", "schedule", "(", ")", ";", "Regions", "[", "RegionIdx", "]", "=", "std", "::", "make_pair", "(", "RegionBegin", ",", "RegionEnd", ")", ";", "RescheduleRegions", "[", "RegionIdx", "]", "=", "false", ";", "if", "(", "Stage", "==", "InitialSchedule", "&&", "S", ".", "HasClusteredNodes", ")", "RegionsWithClusters", "[", "RegionIdx", "]", "=", "true", ";", "if", "(", "S", ".", "HasExcessPressure", ")", "RegionsWithHighRP", "[", "RegionIdx", "]", "=", "true", ";", "if", "(", "!", "LIS", ")", "return", ";", "auto", "PressureAfter", "=", "getRealRegPressure", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "PressureAfter", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "if", "(", "PressureAfter", ".", "getSGPRNum", "(", ")", "<=", "S", ".", "SGPRCriticalLimit", "&&", "PressureAfter", ".", "getVGPRNum", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "<=", "S", ".", "VGPRCriticalLimit", ")", "{", "Pressure", "[", "RegionIdx", "]", "=", "PressureAfter", ";", "RegionsWithMinOcc", "[", "RegionIdx", "]", "=", "PressureAfter", ".", "getOccupancy", "(", "ST", ")", "==", "MinOccupancy", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "unsigned", "WavesAfter", "=", "std", "::", "min", "(", "S", ".", "TargetOccupancy", ",", "PressureAfter", ".", "getOccupancy", "(", "ST", ")", ")", ";", "unsigned", "WavesBefore", "=", "std", "::", "min", "(", "S", ".", "TargetOccupancy", ",", "PressureBefore", ".", "getOccupancy", "(", "ST", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WavesBefore", "<<", "", "<<", "WavesAfter", "<<", "", ")", ";", "unsigned", "NewOccupancy", "=", "std", "::", "max", "(", "WavesAfter", ",", "WavesBefore", ")", ";", "if", "(", "WavesAfter", "<", "WavesBefore", "&&", "WavesAfter", "<", "MinOccupancy", "&&", "WavesAfter", ">=", "MFI", ".", "getMinAllowedOccupancy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MFI", ".", "getMinAllowedOccupancy", "(", ")", "<<", "", ")", ";", "NewOccupancy", "=", "WavesAfter", ";", "}", "if", "(", "NewOccupancy", "<", "MinOccupancy", ")", "{", "MinOccupancy", "=", "NewOccupancy", ";", "MFI", ".", "limitOccupancy", "(", "MinOccupancy", ")", ";", "RegionsWithMinOcc", ".", "reset", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "}", "unsigned", "MaxVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "MaxSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "if", "(", "PressureAfter", ".", "getVGPRNum", "(", "false", ")", ">", "MaxVGPRs", "||", "PressureAfter", ".", "getAGPRNum", "(", ")", ">", "MaxVGPRs", "||", "PressureAfter", ".", "getSGPRNum", "(", ")", ">", "MaxSGPRs", ")", "{", "RescheduleRegions", "[", "RegionIdx", "]", "=", "true", ";", "RegionsWithHighRP", "[", "RegionIdx", "]", "=", "true", ";", "}"], "ground_truth": ["if", "(", "WavesAfter", ">=", "MinOccupancy", ")", "{"], "File": "GCNSchedStrategy13", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48516, "Length": 473, "Cover_Rate": 0.4772956609485368} {"Template_token": ["", "TotalSinkableRegs", "+=", "RegisterInfo", "::", "getNumCoveredRegs", "(", "NewLiveIns", "[", "I", "]", "[", "DefReg", "]", ")", ";", "}", "int", "VGPRsAfterSink", "=", "VGPRUsage", "-", "TotalSinkableRegs", ";", "unsigned", "OptimisticOccupancy", "=", "ST", ".", "getOccupancyWithNumVGPRs", "(", "VGPRsAfterSink", ")", ";", "if", "(", "OptimisticOccupancy", "<=", "MinOccupancy", ")", "break", ";", "unsigned", "ImproveOccupancy", "=", "", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "SinkedDefs", ";", "for", "(", "auto", "&", "It", ":", "RematerializableInsts", "[", "I", "]", ")", "{", "MachineInstr", "*", "Def", "=", "It", ".", "first", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MachineBasicBlock", "::", "iterator", "(", "It", ".", "second", ")", ";", "Register", "Reg", "=", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "TII", "->", "reMaterialize", "(", "*", "InsertPos", "->", "getParent", "(", ")", ",", "InsertPos", ",", "Reg", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ",", "*", "Def", ",", "*", "TRI", ")", ";", "MachineInstr", "*", "NewMI", "=", "&", "*", "(", "--", "InsertPos", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewMI", ")", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "InsertedMIToOldDef", "[", "NewMI", "]", "=", "Def", ";", "updateRegionBoundaries", "(", "NewRegions", ",", "Def", ",", "nullptr", ",", "true", ")", ";", "updateRegionBoundaries", "(", "NewRegions", ",", "InsertPos", ",", "NewMI", ")", ";", "LaneBitmask", "PrevMask", "=", "NewLiveIns", "[", "I", "]", "[", "Reg", "]", ";", "for", "(", "auto", "Idx", ":", "RematDefToLiveInRegions", "[", "Def", "]", ")", "{", "NewLiveIns", "[", "Idx", "]", ".", "erase", "(", "Reg", ")", ";", "if", "(", "InsertPos", "->", "getParent", "(", ")", "!=", "Regions", "[", "Idx", "]", ".", "first", "->", "getParent", "(", ")", ")", "{", "NewPressure", "[", "Idx", "]", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LaneBitmask", "::", "getNone", "(", ")", ",", "MRI", ")", ";", "}", "else", "{", "GCNDownwardRPTracker", "RPT", "(", "*", "LIS", ")", ";", "auto", "*", "NonDbgMI", "=", "&", "*", "skipDebugInstructionsForward", "(", "NewRegions", "[", "Idx", "]", ".", "first", ",", "NewRegions", "[", "Idx", "]", ".", "second", ")", ";", "RPT", ".", "reset", "(", "*", "NonDbgMI", ",", "&", "NewLiveIns", "[", "Idx", "]", ")", ";", "RPT", ".", "advance", "(", "NewRegions", "[", "Idx", "]", ".", "second", ")", ";", "NewPressure", "[", "Idx", "]", "=", "RPT", ".", "moveMaxPressure", "(", ")", ";", "}", "}", "SinkedDefs", ".", "push_back", "(", "Def", ")", ";", "ImproveOccupancy", "=", "NewPressure", "[", "I", "]", ".", "getOccupancy", "(", "ST", ")", ";", "if", "(", "ImproveOccupancy", ">", "MinOccupancy", ")", "break", ";", "}", "for", "(", "auto", "&", "Def", ":", "SinkedDefs", ")", "for", "(", "auto", "TrackedIdx", ":", "RematDefToLiveInRegions", "[", "Def", "]", ")", "RematerializableInsts", "[", "TrackedIdx", "]", ".", "erase", "(", "Def", ")", ";", "if", "(", "ImproveOccupancy", "<=", "MinOccupancy", ")", "break", ";", "NewRescheduleRegions", "[", "I", "]", "=", "true", ";", "Improved", "=", "true", ";", "}", "if", "(", "!", "Improved", ")", "{", "for", "(", "auto", "&", "Entry", ":", "InsertedMIToOldDef", ")", "{", "MachineInstr", "*", "MI", "=", "Entry", ".", "first", ";", "MachineInstr", "*", "OldMI", "=", "Entry", ".", "second", ";", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "OldMI", "->", "clearRegisterDeads", "(", "Reg", ")", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "return", "false", ";", "}"], "ground_truth": ["for", "(", "auto", "&", "Entry", ":", "InsertedMIToOldDef", ")", "{"], "File": "GCNSchedStrategy13", "Func": "sinkTriviallyRematInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48517, "Length": 510, "Cover_Rate": 0.53125} {"Template_token": ["", "if", "(", "MI", "==", "RegionBoundaries", "[", "I", "]", ".", "first", ")", "{", "if", "(", "Removing", ")", "RegionBoundaries", "[", "I", "]", "=", "std", "::", "make_pair", "(", "std", "::", "next", "(", "MI", ")", ",", "RegionBoundaries", "[", "I", "]", ".", "second", ")", ";", "else", "RegionBoundaries", "[", "I", "]", "=", "std", "::", "make_pair", "(", "MachineBasicBlock", "::", "iterator", "(", "NewMI", ")", ",", "RegionBoundaries", "[", "I", "]", ".", "second", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "Removing", "&&", "MI", "==", "RegionBoundaries", "[", "I", "]", ".", "second", ")", "{"], "File": "GCNSchedStrategy13", "Func": "updateRegionBoundaries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48518, "Length": 82, "Cover_Rate": 0.30036630036630035} {"Template_token": ["", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "if", "(", "Stage", "==", "InitialSchedule", ")", "computeBlockPressure", "(", "MBB", ")", ";", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", "<<", "*", "begin", "(", ")", "<<", "", ";", "if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", ")", "dbgs", "(", ")", "<<", "*", "RegionEnd", ";", "else", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", "<<", "NumRegionInstrs", "<<", "'\\n'", ")", ";", "schedule", "(", ")", ";", "exitRegion", "(", ")", ";", "++", "RegionIdx", ";", "}", "finishBlock", "(", ")", ";", "if", "(", "Stage", "==", "UnclusteredReschedule", ")", "SavedMutations", ".", "swap", "(", "Mutations", ")", ";"], "ground_truth": ["}", "while", "(", "Stage", "!=", "LastStage", ")", ";"], "File": "GCNSchedStrategy14", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48519, "Length": 205, "Cover_Rate": 0.44759825327510916} {"Template_token": ["", "SchedCandidate", "TCand", ";", "TCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Top", ",", "TopPolicy", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TCand", ")", ";", "assert", "(", "TCand", ".", "SU", "==", "TopCand", ".", "SU", "&&", "", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "traceCandidate", "(", "TopCand", ")", ";", "dbgs", "(", ")", "<<", "", ";", "traceCandidate", "(", "BotCand", ")", ";", ")", ";", "SchedCandidate", "Cand", ";", "if", "(", "TopCand", ".", "Reason", "==", "BotCand", ".", "Reason", ")", "{", "Cand", "=", "BotCand", ";", "GenericSchedulerBase", "::", "CandReason", "TopReason", "=", "TopCand", ".", "Reason", ";", "TopCand", ".", "Reason", "=", "NoCand", ";", "GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TopCand", ",", "nullptr", ")", ";", "if", "(", "TopCand", ".", "Reason", "!=", "NoCand", ")", "{", "Cand", ".", "setBest", "(", "TopCand", ")", ";", "}", "else", "{", "TopCand", ".", "Reason", "=", "TopReason", ";", "}", "}", "else", "{", "if", "(", "TopCand", ".", "Reason", "==", "RegExcess", "&&", "TopCand", ".", "RPDelta", ".", "Excess", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "if", "(", "BotCand", ".", "Reason", "==", "RegExcess", "&&", "BotCand", ".", "RPDelta", ".", "Excess", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "BotCand", ";", "}", "else", "if", "(", "TopCand", ".", "Reason", "==", "RegCritical", "&&", "TopCand", ".", "RPDelta", ".", "CriticalMax", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "if", "(", "BotCand", ".", "Reason", "==", "RegCritical", "&&", "BotCand", ".", "RPDelta", ".", "CriticalMax", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "BotCand", ";", "}", "else", "{", "if", "(", "BotCand", ".", "Reason", ">", "TopCand", ".", "Reason", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "{"], "ground_truth": ["Cand", "=", "BotCand", ";"], "File": "GCNSchedStrategy14", "Func": "pickNodeBidirectional", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48520, "Length": 272, "Cover_Rate": 0.4602368866328257} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "S", ".", "setTargetOccupancy", "(", "MinOccupancy", ")", ";", "}", "for", "(", "auto", "Region", ":", "Regions", ")", "{", "RegionBegin", "=", "Region", ".", "first", ";", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "if", "(", "MBB", ")", "finishBlock", "(", ")", ";", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "if", "(", "Stage", "==", "", ")", "computeBlockPressure", "(", "MBB", ")", ";", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";"], "ground_truth": ["continue", ";"], "File": "GCNSchedStrategy15", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48521, "Length": 146, "Cover_Rate": 0.41714285714285715} {"Template_token": ["", "unsigned", "NewSGPRPressure", "=", "Pressure", "[", "SRI", "->", "getSGPRPressureSet", "(", ")", "]", ";", "unsigned", "NewVGPRPressure", "=", "Pressure", "[", "SRI", "->", "getVGPRPressureSet", "(", ")", "]", ";", "const", "unsigned", "MaxVGPRPressureInc", "=", "", ";", "bool", "ShouldTrackVGPRs", "=", "VGPRPressure", "+", "MaxVGPRPressureInc", ">=", "VGPRExcessLimit", ";", "bool", "ShouldTrackSGPRs", "=", "!", "ShouldTrackVGPRs", "&&", "SGPRPressure", ">=", "SGPRExcessLimit", ";", "if", "(", "ShouldTrackVGPRs", "&&", "NewVGPRPressure", ">=", "VGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "SRI", "->", "getVGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewVGPRPressure", "-", "VGPRExcessLimit", ")", ";", "}", "if", "(", "ShouldTrackSGPRs", "&&", "NewSGPRPressure", ">=", "SGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "SRI", "->", "getSGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewSGPRPressure", "-", "SGPRExcessLimit", ")", ";", "}"], "ground_truth": ["int", "SGPRDelta", "=", "NewSGPRPressure", "-", "SGPRCriticalLimit", ";"], "File": "GCNSchedStrategy15", "Func": "initCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48522, "Length": 132, "Cover_Rate": 0.40993788819875776} {"Template_token": ["", "unsigned", "VGPRPressure", "=", "Pressure", "[", "SRI", "->", "getVGPRPressureSet", "(", ")", "]", ";", "ReadyQueue", "&", "Q", "=", "Zone", ".", "Available", ";", "for", "(", "SUnit", "*", "SU", ":", "Q", ")", "{", "SchedCandidate", "TryCand", "(", "ZonePolicy", ")", ";", "initCandidate", "(", "TryCand", ",", "SU", ",", "Zone", ".", "isTop", "(", ")", ",", "RPTracker", ",", "SRI", ",", "SGPRPressure", ",", "VGPRPressure", ")", ";", "SchedBoundary", "*", "ZoneArg", "=", "Cand", ".", "AtTop", "==", "TryCand", ".", "AtTop", "?", "&", "Zone", ":", "nullptr", ";"], "ground_truth": ["GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TryCand", ",", "ZoneArg", ")", ";"], "File": "GCNSchedStrategy15", "Func": "pickNodeFromQueue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48523, "Length": 84, "Cover_Rate": 0.4307692307692308} {"Template_token": ["", "SchedBoundary", "*", "ZoneArg", "=", "Cand", ".", "AtTop", "==", "TryCand", ".", "AtTop", "?", "&", "Zone", ":", "nullptr", ";", "GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TryCand", ",", "ZoneArg", ")", ";", "if", "(", "TryCand", ".", "Reason", "!=", "NoCand", ")", "{", "if", "(", "TryCand", ".", "ResDelta", "==", "SchedResourceDelta", "(", ")", ")", "TryCand", ".", "initResourceDelta", "(", "Zone", ".", "DAG", ",", "SchedModel", ")", ";", "Cand", ".", "setBest", "(", "TryCand", ")", ";", "LLVM_DEBUG", "(", "traceCandidate", "(", "Cand", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy15", "Func": "pickNodeFromQueue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48524, "Length": 74, "Cover_Rate": 0.37948717948717947} {"Template_token": ["", "LiveIns", ".", "resize", "(", "Regions", ".", "size", "(", ")", ")", ";", "Pressure", ".", "resize", "(", "Regions", ".", "size", "(", ")", ")", ";", "do", "{", "Stage", "++", ";", "RegionIdx", "=", "", ";", "MachineBasicBlock", "*", "MBB", "=", "nullptr", ";", "if", "(", "Stage", ">", "", ")", "{", "if", "(", "!", "LIS", "||", "StartingOccupancy", "<=", "MinOccupancy", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "S", ".", "setTargetOccupancy", "(", "MinOccupancy", ")", ";", "}", "for", "(", "auto", "Region", ":", "Regions", ")", "{", "RegionBegin", "=", "Region", ".", "first", ";", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "if", "(", "MBB", ")", "finishBlock", "(", ")", ";", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "if", "(", "Stage", "==", "", ")", "computeBlockPressure", "(", "MBB", ")", ";", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", "<<", "*", "begin", "(", ")", "<<", "", ";", "if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", ")", "dbgs", "(", ")", "<<", "*", "RegionEnd", ";", "else", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", "<<", "NumRegionInstrs", "<<", "'\\n'", ")", ";", "schedule", "(", ")", ";", "exitRegion", "(", ")", ";", "++", "RegionIdx", ";", "}"], "ground_truth": ["finishBlock", "(", ")", ";"], "File": "GCNSchedStrategy16", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48525, "Length": 299, "Cover_Rate": 0.8925373134328358} {"Template_token": ["", "ScheduleDAGMILive", "(", "C", ",", "std", "::", "move", "(", "S", ")", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ",", "MFI", "(", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ")", ",", "StartingOccupancy", "(", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", ".", "getLDSSize", "(", ")", ",", "*", "MF", ".", "getFunction", "(", ")", ")", ")", ",", "MinOccupancy", "(", "StartingOccupancy", ")", ",", "Stage", "(", "", ")", ",", "RegionIdx", "(", "", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StartingOccupancy", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy16", "Func": "GCNScheduleDAGMILive", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48526, "Length": 87, "Cover_Rate": 0.8365384615384616} {"Template_token": ["", "SGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", "-", "ErrorMargin", ";", "VGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", "-", "ErrorMargin", ";", "if", "(", "TargetOccupancy", ")", "{", "SGPRCriticalLimit", "=", "ST", ".", "getMaxNumSGPRs", "(", "TargetOccupancy", ",", "true", ")", ";", "VGPRCriticalLimit", "=", "ST", ".", "getMaxNumVGPRs", "(", "TargetOccupancy", ")", ";", "}", "else", "{", "SGPRCriticalLimit", "=", "SRI", "->", "getRegPressureSetLimit", "(", "DAG", "->", "MF", ",", "SRI", "->", "getSGPRPressureSet", "(", ")", ")", ";", "VGPRCriticalLimit", "=", "SRI", "->", "getRegPressureSetLimit", "(", "DAG", "->", "MF", ",", "SRI", "->", "getVGPRPressureSet", "(", ")", ")", ";", "}"], "ground_truth": ["SGPRCriticalLimit", "-=", "ErrorMargin", ";"], "File": "GCNSchedStrategy16", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48527, "Length": 95, "Cover_Rate": 0.5828220858895705} {"Template_token": ["", "SUnit", "*", "GCNMaxOccupancySchedStrategy", "::", "pickNodeBidirectional", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "SUnit", "*", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "false", ";", "return", "SU", ";", "}", "if", "(", "SUnit", "*", "SU", "=", "Top", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "true", ";", "return", "SU", ";", "}", "CandPolicy", "BotPolicy", ";", "setPolicy", "(", "BotPolicy", ",", "false", ",", "Bot", ",", "&", "Top", ")", ";", "CandPolicy", "TopPolicy", ";", "setPolicy", "(", "TopPolicy", ",", "false", ",", "Top", ",", "&", "Bot", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "!", "BotCand", ".", "isValid", "(", ")", "||", "BotCand", ".", "SU", "->", "isScheduled", "||", "BotCand", ".", "Policy", "!=", "BotPolicy", ")", "{", "BotCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Bot", ",", "BotPolicy", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotCand", ".", "Reason", "!=", "NoCand", "&&", "", ")", ";", "}", "else", "{", "DEBUG", "(", "traceCandidate", "(", "BotCand", ")", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "!", "TopCand", ".", "isValid", "(", ")", "||", "TopCand", ".", "SU", "->", "isScheduled", "||", "TopCand", ".", "Policy", "!=", "TopPolicy", ")", "{"], "ground_truth": ["TopCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";"], "File": "GCNSchedStrategy16", "Func": "pickNodeBidirectional", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48528, "Length": 201, "Cover_Rate": 0.4028056112224449} {"Template_token": ["", "GCNRPTracker", "::", "printLiveRegs", "(", "dbgs", "(", ")", ",", "LiveIns", "[", "RegionIdx", "]", ",", "MRI", ")", ";", "dbgs", "(", ")", "<<", "", ";", "llvm", "::", "getRegPressure", "(", "MRI", ",", "LiveIns", "[", "RegionIdx", "]", ")", ".", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "", ";", "PressureBefore", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "}", "ScheduleDAGMILive", "::", "schedule", "(", ")", ";", "Regions", "[", "RegionIdx", "]", "=", "std", "::", "make_pair", "(", "RegionBegin", ",", "RegionEnd", ")", ";", "if", "(", "!", "LIS", ")", "return", ";", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "auto", "PressureAfter", "=", "getRealRegPressure", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "PressureAfter", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "if", "(", "PressureAfter", ".", "getSGPRNum", "(", ")", "<=", "S", ".", "SGPRCriticalLimit", "&&", "PressureAfter", ".", "getVGPRNum", "(", ")", "<=", "S", ".", "VGPRCriticalLimit", ")", "{", "Pressure", "[", "RegionIdx", "]", "=", "PressureAfter", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "unsigned", "WavesAfter", "=", "getMaxWaves", "(", "PressureAfter", ".", "getSGPRNum", "(", ")", ",", "PressureAfter", ".", "getVGPRNum", "(", ")", ",", "MF", ")", ";", "unsigned", "WavesBefore", "=", "getMaxWaves", "(", "PressureBefore", ".", "getSGPRNum", "(", ")", ",", "PressureBefore", ".", "getVGPRNum", "(", ")", ",", "MF", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WavesBefore", "<<", "", "<<", "WavesAfter", "<<", "", ")", ";", "unsigned", "NewOccupancy", "=", "std", "::", "max", "(", "WavesAfter", ",", "WavesBefore", ")", ";"], "ground_truth": ["if", "(", "NewOccupancy", "<", "MinOccupancy", ")", "{"], "File": "GCNSchedStrategy16", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48529, "Length": 239, "Cover_Rate": 0.4134948096885813} {"Template_token": ["", "unsigned", "WavesAfter", "=", "getMaxWaves", "(", "PressureAfter", ".", "getSGPRNum", "(", ")", ",", "PressureAfter", ".", "getVGPRNum", "(", ")", ",", "MF", ")", ";", "unsigned", "WavesBefore", "=", "getMaxWaves", "(", "PressureBefore", ".", "getSGPRNum", "(", ")", ",", "PressureBefore", ".", "getVGPRNum", "(", ")", ",", "MF", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WavesBefore", "<<", "", "<<", "WavesAfter", "<<", "", ")", ";", "unsigned", "NewOccupancy", "=", "std", "::", "max", "(", "WavesAfter", ",", "WavesBefore", ")", ";", "if", "(", "NewOccupancy", "<", "MinOccupancy", ")", "{", "MinOccupancy", "=", "NewOccupancy", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "}", "if", "(", "WavesAfter", ">=", "WavesBefore", ")", "{", "Pressure", "[", "RegionIdx", "]", "=", "PressureAfter", ";", "return", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "RegionEnd", "=", "RegionBegin", ";", "for", "(", "MachineInstr", "*", "MI", ":", "Unsched", ")", "{", "if", "(", "MI", "->", "getIterator", "(", ")", "!=", "RegionEnd", ")", "{", "BB", "->", "remove", "(", "MI", ")", ";", "BB", "->", "insert", "(", "RegionEnd", ",", "MI", ")", ";", "LIS", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "}", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "Op", ".", "setIsUndef", "(", "false", ")", ";", "RegisterOperands", "RegOpers", ";", "RegOpers", ".", "collect", "(", "*", "MI", ",", "*", "TRI", ",", "MRI", ",", "ShouldTrackLaneMasks", ",", "false", ")", ";", "if", "(", "ShouldTrackLaneMasks", ")", "{", "SlotIndex", "SlotIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ";", "RegOpers", ".", "adjustLaneLiveness", "(", "*", "LIS", ",", "MRI", ",", "SlotIdx", ",", "MI", ")", ";", "}", "else", "{", "RegOpers", ".", "detectDeadDefs", "(", "*", "MI", ",", "*", "LIS", ")", ";", "}", "RegionEnd", "=", "MI", "->", "getIterator", "(", ")", ";", "++", "RegionEnd", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy16", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48530, "Length": 297, "Cover_Rate": 0.513840830449827} {"Template_token": ["", "ScheduleDAGMILive", "(", "C", ",", "std", "::", "move", "(", "S", ")", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ",", "MFI", "(", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ")", ",", "StartingOccupancy", "(", "MFI", ".", "getOccupancy", "(", ")", ")", ",", "MinOccupancy", "(", "StartingOccupancy", ")", ",", "Stage", "(", "", ")", ",", "RegionIdx", "(", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StartingOccupancy", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy18", "Func": "GCNScheduleDAGMILive", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48531, "Length": 75, "Cover_Rate": 0.8152173913043478} {"Template_token": ["", "GCNScheduleDAGMILive", "::", "GCNScheduleDAGMILive", "(", "MachineSchedContext", "*", "C", ",", "std", "::", "unique_ptr", "<", "MachineSchedStrategy", ">", "S", ")", ":", "ScheduleDAGMILive", "(", "C", ",", "std", "::", "move", "(", "S", ")", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ",", "MFI", "(", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ")", ",", "StartingOccupancy", "(", "MFI", ".", "getOccupancy", "(", ")", ")", ",", "MinOccupancy", "(", "StartingOccupancy", ")", ",", "Stage", "(", "", ")", ",", "RegionIdx", "(", "", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StartingOccupancy", "<<", "", ")", ";"], "File": "GCNSchedStrategy18", "Func": "GCNScheduleDAGMILive", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48532, "Length": 91, "Cover_Rate": 0.9891304347826086} {"Template_token": ["", "auto", "LiveIn", "=", "std", "::", "move", "(", "LiveInIt", "->", "second", ")", ";", "RPTracker", ".", "reset", "(", "*", "MBB", "->", "begin", "(", ")", ",", "&", "LiveIn", ")", ";", "MBBLiveIns", ".", "erase", "(", "LiveInIt", ")", ";", "}", "else", "{", "I", "=", "Regions", "[", "CurRegion", "]", ".", "first", ";", "RPTracker", ".", "reset", "(", "*", "I", ")", ";", "}", "for", "(", ";", ";", ")", "{", "I", "=", "RPTracker", ".", "getNext", "(", ")", ";", "if", "(", "Regions", "[", "CurRegion", "]", ".", "first", "==", "I", ")", "{", "LiveIns", "[", "CurRegion", "]", "=", "RPTracker", ".", "getLiveRegs", "(", ")", ";", "RPTracker", ".", "clearMaxPressure", "(", ")", ";", "}", "if", "(", "Regions", "[", "CurRegion", "]", ".", "second", "==", "I", ")", "{", "Pressure", "[", "CurRegion", "]", "=", "RPTracker", ".", "moveMaxPressure", "(", ")", ";", "if", "(", "CurRegion", "--", "==", "RegionIdx", ")", "break", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy1", "Func": "computeBlockPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48533, "Length": 132, "Cover_Rate": 0.3464566929133858} {"Template_token": ["", "Pressure", ".", "resize", "(", "Regions", ".", "size", "(", ")", ")", ";", "do", "{", "Stage", "++", ";", "RegionIdx", "=", "", ";", "MachineBasicBlock", "*", "MBB", "=", "nullptr", ";", "if", "(", "Stage", ">", "", ")", "{", "if", "(", "!", "LIS", "||", "StartingOccupancy", "<=", "MinOccupancy", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "S", ".", "setTargetOccupancy", "(", "MinOccupancy", ")", ";", "}", "for", "(", "auto", "Region", ":", "Regions", ")", "{", "RegionBegin", "=", "Region", ".", "first", ";", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "if", "(", "MBB", ")", "finishBlock", "(", ")", ";", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "if", "(", "Stage", "==", "", ")", "computeBlockPressure", "(", "MBB", ")", ";", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", "<<", "*", "begin", "(", ")", "<<", "", ";", "if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", ")", "dbgs", "(", ")", "<<", "*", "RegionEnd", ";", "else", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", "<<", "NumRegionInstrs", "<<", "'\\n'", ")", ";", "schedule", "(", ")", ";", "exitRegion", "(", ")", ";", "++", "RegionIdx", ";", "}"], "ground_truth": ["finishBlock", "(", ")", ";"], "File": "GCNSchedStrategy1", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48534, "Length": 288, "Cover_Rate": 0.8597014925373134} {"Template_token": ["", "Cand", ".", "AtTop", "=", "AtTop", ";", "RegPressureTracker", "&", "TempTracker", "=", "const_cast", "<", "RegPressureTracker", "&", ">", "(", "RPTracker", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "Pressure", ";", "std", "::", "vector", "<", "unsigned", ">", "MaxPressure", ";", "if", "(", "AtTop", ")", "TempTracker", ".", "getDownwardPressure", "(", "SU", "->", "getInstr", "(", ")", ",", "Pressure", ",", "MaxPressure", ")", ";", "else", "{", "TempTracker", ".", "getUpwardPressure", "(", "SU", "->", "getInstr", "(", ")", ",", "Pressure", ",", "MaxPressure", ")", ";", "}", "unsigned", "NewSGPRPressure", "=", "Pressure", "[", "SRI", "->", "getSGPRPressureSet", "(", ")", "]", ";", "unsigned", "NewVGPRPressure", "=", "Pressure", "[", "SRI", "->", "getVGPRPressureSet", "(", ")", "]", ";", "const", "unsigned", "MaxVGPRPressureInc", "=", "", ";", "bool", "ShouldTrackVGPRs", "=", "VGPRPressure", "+", "MaxVGPRPressureInc", ">=", "VGPRExcessLimit", ";", "bool", "ShouldTrackSGPRs", "=", "!", "ShouldTrackVGPRs", "&&", "SGPRPressure", ">=", "SGPRExcessLimit", ";", "if", "(", "ShouldTrackVGPRs", "&&", "NewVGPRPressure", ">=", "VGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "SRI", "->", "getVGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewVGPRPressure", "-", "VGPRExcessLimit", ")", ";", "}", "if", "(", "ShouldTrackSGPRs", "&&", "NewSGPRPressure", ">=", "SGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "SRI", "->", "getSGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewSGPRPressure", "-", "SGPRExcessLimit", ")", ";", "}", "int", "SGPRDelta", "=", "NewSGPRPressure", "-", "SGPRCriticalLimit", ";", "int", "VGPRDelta", "=", "NewVGPRPressure", "-", "VGPRCriticalLimit", ";", "if", "(", "SGPRDelta", ">=", "", "||", "VGPRDelta", ">=", "", ")", "{", "if", "(", "SGPRDelta", ">", "VGPRDelta", ")", "{", "Cand", ".", "RPDelta", ".", "CriticalMax", "=", "PressureChange", "(", "SRI", "->", "getSGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "CriticalMax", ".", "setUnitInc", "(", "SGPRDelta", ")", ";", "}", "else", "{", "Cand", ".", "RPDelta", ".", "CriticalMax", "=", "PressureChange", "(", "SRI", "->", "getVGPRPressureSet", "(", ")", ")", ";"], "ground_truth": ["Cand", ".", "RPDelta", ".", "CriticalMax", ".", "setUnitInc", "(", "VGPRDelta", ")", ";"], "File": "GCNSchedStrategy1", "Func": "initCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48537, "Length": 284, "Cover_Rate": 0.8711656441717791} {"Template_token": ["", "MF", "=", "&", "DAG", "->", "MF", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "int", "ErrorMargin", "=", "", ";", "SGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", "-", "ErrorMargin", ";", "VGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", "-", "ErrorMargin", ";", "if", "(", "TargetOccupancy", ")", "{", "SGPRCriticalLimit", "=", "ST", ".", "getMaxNumSGPRs", "(", "TargetOccupancy", ",", "true", ")", ";", "VGPRCriticalLimit", "=", "ST", ".", "getMaxNumVGPRs", "(", "TargetOccupancy", ")", ";", "}", "else", "{", "SGPRCriticalLimit", "=", "SRI", "->", "getRegPressureSetLimit", "(", "DAG", "->", "MF", ",", "SRI", "->", "getSGPRPressureSet", "(", ")", ")", ";", "VGPRCriticalLimit", "=", "SRI", "->", "getRegPressureSetLimit", "(", "DAG", "->", "MF", ",", "SRI", "->", "getVGPRPressureSet", "(", ")", ")", ";", "}", "SGPRCriticalLimit", "-=", "ErrorMargin", ";", "VGPRCriticalLimit", "-=", "ErrorMargin", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy1", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48538, "Length": 127, "Cover_Rate": 0.7791411042944786} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "int", "ErrorMargin", "=", "", ";", "SGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", "-", "ErrorMargin", ";", "VGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", "-", "ErrorMargin", ";", "if", "(", "TargetOccupancy", ")", "{", "SGPRCriticalLimit", "=", "ST", ".", "getMaxNumSGPRs", "(", "TargetOccupancy", ",", "true", ")", ";"], "ground_truth": ["VGPRCriticalLimit", "=", "ST", ".", "getMaxNumVGPRs", "(", "TargetOccupancy", ")", ";"], "File": "GCNSchedStrategy1", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48539, "Length": 73, "Cover_Rate": 0.44785276073619634} {"Template_token": ["", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "!", "TopCand", ".", "isValid", "(", ")", "||", "TopCand", ".", "SU", "->", "isScheduled", "||", "TopCand", ".", "Policy", "!=", "TopPolicy", ")", "{", "TopCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Top", ",", "TopPolicy", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";", "assert", "(", "TopCand", ".", "Reason", "!=", "NoCand", "&&", "", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "traceCandidate", "(", "TopCand", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "traceCandidate", "(", "TopCand", ")", ";", "dbgs", "(", ")", "<<", "", ";", "traceCandidate", "(", "BotCand", ")", ";", ")", ";", "SchedCandidate", "Cand", ";", "if", "(", "TopCand", ".", "Reason", "==", "BotCand", ".", "Reason", ")", "{", "Cand", "=", "BotCand", ";", "GenericSchedulerBase", "::", "CandReason", "TopReason", "=", "TopCand", ".", "Reason", ";", "TopCand", ".", "Reason", "=", "NoCand", ";", "GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TopCand", ",", "nullptr", ")", ";", "if", "(", "TopCand", ".", "Reason", "!=", "NoCand", ")", "{", "Cand", ".", "setBest", "(", "TopCand", ")", ";", "}", "else", "{", "TopCand", ".", "Reason", "=", "TopReason", ";", "}", "}", "else", "{", "if", "(", "TopCand", ".", "Reason", "==", "RegExcess", "&&", "TopCand", ".", "RPDelta", ".", "Excess", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "if", "(", "BotCand", ".", "Reason", "==", "RegExcess", "&&", "BotCand", ".", "RPDelta", ".", "Excess", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "BotCand", ";", "}", "else", "if", "(", "TopCand", ".", "Reason", "==", "RegCritical", "&&", "TopCand", ".", "RPDelta", ".", "CriticalMax", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "if", "(", "BotCand", ".", "Reason", "==", "RegCritical", "&&", "BotCand", ".", "RPDelta", ".", "CriticalMax", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "BotCand", ";", "}", "else", "{", "if", "(", "BotCand", ".", "Reason", ">", "TopCand", ".", "Reason", ")", "{", "Cand", "=", "TopCand", ";"], "ground_truth": ["}", "else", "{"], "File": "GCNSchedStrategy1", "Func": "pickNodeBidirectional", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48540, "Length": 305, "Cover_Rate": 0.6112224448897795} {"Template_token": ["", "SchedBoundary", "*", "ZoneArg", "=", "Cand", ".", "AtTop", "==", "TryCand", ".", "AtTop", "?", "&", "Zone", ":", "nullptr", ";", "GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TryCand", ",", "ZoneArg", ")", ";", "if", "(", "TryCand", ".", "Reason", "!=", "NoCand", ")", "{", "if", "(", "TryCand", ".", "ResDelta", "==", "SchedResourceDelta", "(", ")", ")", "TryCand", ".", "initResourceDelta", "(", "Zone", ".", "DAG", ",", "SchedModel", ")", ";", "Cand", ".", "setBest", "(", "TryCand", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNSchedStrategy1", "Func": "pickNodeFromQueue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48541, "Length": 67, "Cover_Rate": 0.3582887700534759} {"Template_token": ["", "unsigned", "MinRegOccupancy", "=", "std", "::", "min", "(", "ST", ".", "getOccupancyWithNumSGPRs", "(", "SGPRs", ")", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "VGPRs", ")", ")", ";"], "ground_truth": ["return", "std", "::", "min", "(", "MinRegOccupancy", ",", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ")", ")", ";"], "File": "GCNSchedStrategy20", "Func": "getMaxWaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48542, "Length": 41, "Cover_Rate": 0.47674418604651164} {"Template_token": ["", "unsigned", "MinRegOccupancy", "=", "std", "::", "min", "(", "ST", ".", "getOccupancyWithNumSGPRs", "(", "SGPRs", ")", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "VGPRs", ")", ")", ";"], "ground_truth": ["return", "std", "::", "min", "(", "MinRegOccupancy", ",", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ")", ")", ";"], "File": "GCNSchedStrategy20", "Func": "getMaxWaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48543, "Length": 41, "Cover_Rate": 0.47674418604651164} {"Template_token": ["", "RegPressureTracker", "&", "TempTracker", "=", "const_cast", "<", "RegPressureTracker", "&", ">", "(", "RPTracker", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "Pressure", ";", "std", "::", "vector", "<", "unsigned", ">", "MaxPressure", ";", "if", "(", "AtTop", ")", "TempTracker", ".", "getDownwardPressure", "(", "SU", "->", "getInstr", "(", ")", ",", "Pressure", ",", "MaxPressure", ")", ";", "else", "{", "TempTracker", ".", "getUpwardPressure", "(", "SU", "->", "getInstr", "(", ")", ",", "Pressure", ",", "MaxPressure", ")", ";", "}", "int", "NewSGPRPressure", "=", "Pressure", "[", "SRI", "->", "getSGPRPressureSet", "(", ")", "]", ";", "int", "NewVGPRPressure", "=", "Pressure", "[", "SRI", "->", "getVGPRPressureSet", "(", ")", "]", ";", "const", "int", "MaxVGPRPressureInc", "=", "", ";", "bool", "ShouldTrackVGPRs", "=", "VGPRPressure", "+", "MaxVGPRPressureInc", ">=", "VGPRExcessLimit", ";", "bool", "ShouldTrackSGPRs", "=", "!", "ShouldTrackVGPRs", "&&", "SGPRPressure", ">=", "SGPRExcessLimit", ";", "const", "int", "ErrorMargin", "=", "", ";", "VGPRExcessLimit", "-=", "ErrorMargin", ";", "SGPRExcessLimit", "-=", "ErrorMargin", ";", "if", "(", "ShouldTrackVGPRs", "&&", "NewVGPRPressure", ">=", "VGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "SRI", "->", "getVGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewVGPRPressure", "-", "VGPRExcessLimit", ")", ";", "}", "if", "(", "ShouldTrackSGPRs", "&&", "NewSGPRPressure", ">=", "SGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "SRI", "->", "getSGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewSGPRPressure", "=", "SGPRExcessLimit", ")", ";", "}", "VGPRCriticalLimit", "-=", "ErrorMargin", ";", "SGPRCriticalLimit", "-=", "ErrorMargin", ";", "int", "SGPRDelta", "=", "NewSGPRPressure", "-", "SGPRCriticalLimit", ";", "int", "VGPRDelta", "=", "NewVGPRPressure", "-", "VGPRCriticalLimit", ";", "if", "(", "SGPRDelta", ">=", "", "||", "VGPRDelta", ">=", "", ")", "{"], "ground_truth": ["if", "(", "SGPRDelta", ">", "VGPRDelta", ")", "{"], "File": "GCNSchedStrategy20", "Func": "initCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48544, "Length": 245, "Cover_Rate": 0.6805555555555556} {"Template_token": ["", "CandPolicy", "TopPolicy", ";", "setPolicy", "(", "TopPolicy", ",", "false", ",", "Top", ",", "&", "Bot", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "!", "BotCand", ".", "isValid", "(", ")", "||", "BotCand", ".", "SU", "->", "isScheduled", "||", "BotCand", ".", "Policy", "!=", "BotPolicy", ")", "{", "BotCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Bot", ",", "BotPolicy", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotCand", ".", "Reason", "!=", "NoCand", "&&", "", ")", ";", "}", "else", "{", "DEBUG", "(", "traceCandidate", "(", "BotCand", ")", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "!", "TopCand", ".", "isValid", "(", ")", "||", "TopCand", ".", "SU", "->", "isScheduled", "||", "TopCand", ".", "Policy", "!=", "TopPolicy", ")", "{", "TopCand", ".", "reset", "(", "CandPolicy", "(", ")", ")", ";", "pickNodeFromQueue", "(", "Top", ",", "TopPolicy", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";", "assert", "(", "TopCand", ".", "Reason", "!=", "NoCand", "&&", "", ")", ";", "}", "else", "{", "DEBUG", "(", "traceCandidate", "(", "TopCand", ")", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "traceCandidate", "(", "BotCand", ")", ";", "dbgs", "(", ")", "<<", "", ";", "traceCandidate", "(", "TopCand", ")", ";", ")", ";", "SchedCandidate", "Cand", ";", "if", "(", "TopCand", ".", "Reason", "==", "BotCand", ".", "Reason", ")", "{", "Cand", "=", "BotCand", ";", "GenericSchedulerBase", "::", "CandReason", "TopReason", "=", "TopCand", ".", "Reason", ";", "TopCand", ".", "Reason", "=", "NoCand", ";", "GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TopCand", ",", "nullptr", ")", ";", "if", "(", "TopCand", ".", "Reason", "!=", "NoCand", ")", "{", "Cand", ".", "setBest", "(", "TopCand", ")", ";", "}", "else", "{", "TopCand", ".", "Reason", "=", "TopReason", ";", "}", "}", "else", "{", "if", "(", "TopCand", ".", "Reason", "==", "RegExcess", "&&", "TopCand", ".", "RPDelta", ".", "Excess", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "if", "(", "BotCand", ".", "Reason", "==", "RegExcess", "&&", "BotCand", ".", "RPDelta", ".", "Excess", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "BotCand", ";", "}", "else", "if", "(", "TopCand", ".", "Reason", "==", "RegCritical", "&&", "TopCand", ".", "RPDelta", ".", "CriticalMax", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "if", "(", "BotCand", ".", "Reason", "==", "RegCritical", "&&", "BotCand", ".", "RPDelta", ".", "CriticalMax", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "BotCand", ";", "}", "else", "{", "int", "TopRank", "=", "getBidirectionalReasonRank", "(", "TopCand", ".", "Reason", ")", ";", "int", "BotRank", "=", "getBidirectionalReasonRank", "(", "BotCand", ".", "Reason", ")", ";", "if", "(", "TopRank", ">", "BotRank", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "{", "Cand", "=", "BotCand", ";", "}", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "traceCandidate", "(", "Cand", ")", ";"], "ground_truth": [")", ";"], "File": "GCNSchedStrategy20", "Func": "pickNodeBidirectional", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48545, "Length": 435, "Cover_Rate": 0.8446601941747572} {"Template_token": ["", ")", ";", "SchedCandidate", "Cand", ";", "if", "(", "TopCand", ".", "Reason", "==", "BotCand", ".", "Reason", ")", "{", "Cand", "=", "BotCand", ";", "GenericSchedulerBase", "::", "CandReason", "TopReason", "=", "TopCand", ".", "Reason", ";", "TopCand", ".", "Reason", "=", "NoCand", ";", "GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TopCand", ",", "nullptr", ")", ";", "if", "(", "TopCand", ".", "Reason", "!=", "NoCand", ")", "{", "Cand", ".", "setBest", "(", "TopCand", ")", ";", "}", "else", "{", "TopCand", ".", "Reason", "=", "TopReason", ";", "}", "}", "else", "{", "if", "(", "TopCand", ".", "Reason", "==", "RegExcess", "&&", "TopCand", ".", "RPDelta", ".", "Excess", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "if", "(", "BotCand", ".", "Reason", "==", "RegExcess", "&&", "BotCand", ".", "RPDelta", ".", "Excess", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "BotCand", ";", "}", "else", "if", "(", "TopCand", ".", "Reason", "==", "RegCritical", "&&", "TopCand", ".", "RPDelta", ".", "CriticalMax", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "if", "(", "BotCand", ".", "Reason", "==", "RegCritical", "&&", "BotCand", ".", "RPDelta", ".", "CriticalMax", ".", "getUnitInc", "(", ")", "<=", "", ")", "{", "Cand", "=", "BotCand", ";", "}", "else", "{", "int", "TopRank", "=", "getBidirectionalReasonRank", "(", "TopCand", ".", "Reason", ")", ";", "int", "BotRank", "=", "getBidirectionalReasonRank", "(", "BotCand", ".", "Reason", ")", ";", "if", "(", "TopRank", ">", "BotRank", ")", "{", "Cand", "=", "TopCand", ";", "}", "else", "{", "Cand", "=", "BotCand", ";", "}", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["traceCandidate", "(", "Cand", ")", ";"], "File": "GCNSchedStrategy20", "Func": "pickNodeBidirectional", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48546, "Length": 238, "Cover_Rate": 0.4621359223300971} {"Template_token": ["", "ArrayRef", "<", "unsigned", ">", "Pressure", "=", "RPTracker", ".", "getRegSetPressureAtPos", "(", ")", ";", "unsigned", "SGPRPressure", "=", "Pressure", "[", "SRI", "->", "getSGPRPressureSet", "(", ")", "]", ";", "unsigned", "VGPRPressure", "=", "Pressure", "[", "SRI", "->", "getVGPRPressureSet", "(", ")", "]", ";", "unsigned", "SGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", ";", "unsigned", "VGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", ";", "unsigned", "MaxWaves", "=", "getMaxWaves", "(", "SGPRPressure", ",", "VGPRPressure", ",", "DAG", "->", "MF", ")", ";", "unsigned", "SGPRCriticalLimit", "=", "SRI", "->", "getMaxNumSGPRs", "(", "ST", ",", "MaxWaves", ",", "true", ")", ";"], "ground_truth": ["unsigned", "VGPRCriticalLimit", "=", "SRI", "->", "getMaxNumVGPRs", "(", "MaxWaves", ")", ";"], "File": "GCNSchedStrategy20", "Func": "pickNodeFromQueue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48547, "Length": 100, "Cover_Rate": 0.35842293906810035} {"Template_token": ["", "unsigned", "SGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", ";", "unsigned", "VGPRExcessLimit", "=", "Context", "->", "RegClassInfo", "->", "getNumAllocatableRegs", "(", "&", "", ")", ";", "unsigned", "MaxWaves", "=", "getMaxWaves", "(", "SGPRPressure", ",", "VGPRPressure", ",", "DAG", "->", "MF", ")", ";", "unsigned", "SGPRCriticalLimit", "=", "SRI", "->", "getMaxNumSGPRs", "(", "ST", ",", "MaxWaves", ",", "true", ")", ";", "unsigned", "VGPRCriticalLimit", "=", "SRI", "->", "getMaxNumVGPRs", "(", "MaxWaves", ")", ";", "ReadyQueue", "&", "Q", "=", "Zone", ".", "Available", ";", "for", "(", "SUnit", "*", "SU", ":", "Q", ")", "{", "SchedCandidate", "TryCand", "(", "ZonePolicy", ")", ";", "initCandidate", "(", "TryCand", ",", "SU", ",", "Zone", ".", "isTop", "(", ")", ",", "RPTracker", ",", "SRI", ",", "SGPRPressure", ",", "VGPRPressure", ",", "SGPRExcessLimit", ",", "VGPRExcessLimit", ",", "SGPRCriticalLimit", ",", "VGPRCriticalLimit", ")", ";", "SchedBoundary", "*", "ZoneArg", "=", "Cand", ".", "AtTop", "==", "TryCand", ".", "AtTop", "?", "&", "Zone", ":", "nullptr", ";"], "ground_truth": ["GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TryCand", ",", "ZoneArg", ")", ";"], "File": "GCNSchedStrategy20", "Func": "pickNodeFromQueue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48548, "Length": 144, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "if", "(", "S", ".", "liveAt", "(", "", ")", ")", "LaneMask", "|=", "S", ".", "LaneMask", ";", "}", "else", "if", "(", "LI", ".", "liveAt", "(", "", ")", ")", "{", "LaneMask", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "}", "if", "(", "LaneMask", ".", "any", "(", ")", ")", "{", "setMask", "(", "MRI", ",", "SRI", ",", "Reg", ",", "LiveIns", "[", "Reg", "]", ",", "LaneMask", ",", "SGPRs", ",", "VGPRs", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "' '", "<<", "PrintVRegOrUnit", "(", "Reg", ",", "SRI", ")", "<<", "':'", "<<", "PrintLaneMask", "(", "LiveIns", "[", "Reg", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy21", "Func": "discoverLiveIns", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48549, "Length": 106, "Cover_Rate": 0.38267148014440433} {"Template_token": ["", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", "<<", "*", "begin", "(", ")", "<<", "", ";"], "ground_truth": ["if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", ")", "dbgs", "(", ")", "<<", "*", "RegionEnd", ";"], "File": "GCNSchedStrategy21", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48550, "Length": 126, "Cover_Rate": 0.45985401459854014} {"Template_token": ["", "GCNScheduleDAGMILive", "::", "GCNScheduleDAGMILive", "(", "MachineSchedContext", "*", "C", ",", "std", "::", "unique_ptr", "<", "MachineSchedStrategy", ">", "S", ")", ":", "ScheduleDAGMILive", "(", "C", ",", "std", "::", "move", "(", "S", ")", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ",", "MFI", "(", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ")", ",", "StartingOccupancy", "(", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", ".", "getLDSSize", "(", ")", ",", "*", "MF", ".", "getFunction", "(", ")", ")", ")", ",", "MinOccupancy", "(", "StartingOccupancy", ")", ",", "Stage", "(", "", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StartingOccupancy", "<<", "", ")", ";"], "File": "GCNSchedStrategy21", "Func": "GCNScheduleDAGMILive", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48551, "Length": 98, "Cover_Rate": 0.98989898989899} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "unsigned", "SubRegIdx", "=", "MO", ".", "getSubReg", "(", ")", ";", "LaneBitmask", "LaneMask", "=", "SubRegIdx", "!=", "", "?", "TRI", "->", "getSubRegIndexLaneMask", "(", "SubRegIdx", ")", ":", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "LaneBitmask", "&", "LM", "=", "LiveRegs", "[", "Reg", "]", ";", "setMask", "(", "MRI", ",", "SRI", ",", "Reg", ",", "LM", ",", "LM", "|", "LaneMask", ",", "SGPRs", ",", "VGPRs", ")", ";", "}", "MaxSGPRs", "=", "std", "::", "max", "(", "MaxSGPRs", ",", "SGPRs", ")", ";", "MaxVGPRs", "=", "std", "::", "max", "(", "MaxVGPRs", ",", "VGPRs", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MaxSGPRs", "<<", "", "<<", "MaxVGPRs", "<<", "'\\n'", ")", ";", "return", "std", "::", "make_pair", "(", "MaxSGPRs", ",", "MaxVGPRs", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy21", "Func": "getRealRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48552, "Length": 131, "Cover_Rate": 0.3266832917705736} {"Template_token": ["", "}", "else", "if", "(", "!", "LI", ".", "liveAt", "(", "", ")", ")", "{", "setMask", "(", "MRI", ",", "SRI", ",", "It", ".", "first", ",", "It", ".", "second", ",", "LaneBitmask", "::", "getNone", "(", ")", ",", "SGPRs", ",", "VGPRs", ")", ";", "}", "}", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "unsigned", "SubRegIdx", "=", "MO", ".", "getSubReg", "(", ")", ";", "LaneBitmask", "LaneMask", "=", "SubRegIdx", "!=", "", "?", "TRI", "->", "getSubRegIndexLaneMask", "(", "SubRegIdx", ")", ":", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "LaneBitmask", "&", "LM", "=", "LiveRegs", "[", "Reg", "]", ";", "setMask", "(", "MRI", ",", "SRI", ",", "Reg", ",", "LM", ",", "LM", "|", "LaneMask", ",", "SGPRs", ",", "VGPRs", ")", ";", "}", "MaxSGPRs", "=", "std", "::", "max", "(", "MaxSGPRs", ",", "SGPRs", ")", ";", "MaxVGPRs", "=", "std", "::", "max", "(", "MaxVGPRs", ",", "VGPRs", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MaxSGPRs", "<<", "", "<<", "MaxVGPRs", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "MaxSGPRs", ",", "MaxVGPRs", ")", ";"], "File": "GCNSchedStrategy21", "Func": "getRealRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48553, "Length": 195, "Cover_Rate": 0.486284289276808} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "Unsched", ")", "{", "if", "(", "MI", "->", "getIterator", "(", ")", "!=", "RegionEnd", ")", "{", "BB", "->", "remove", "(", "MI", ")", ";", "BB", "->", "insert", "(", "RegionEnd", ",", "MI", ")", ";", "LIS", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "}", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "Op", ".", "setIsUndef", "(", "false", ")", ";", "RegisterOperands", "RegOpers", ";", "RegOpers", ".", "collect", "(", "*", "MI", ",", "*", "TRI", ",", "MRI", ",", "ShouldTrackLaneMasks", ",", "false", ")", ";", "if", "(", "ShouldTrackLaneMasks", ")", "{", "SlotIndex", "SlotIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ";", "RegOpers", ".", "adjustLaneLiveness", "(", "*", "LIS", ",", "MRI", ",", "SlotIdx", ",", "MI", ")", ";", "}", "else", "{", "RegOpers", ".", "detectDeadDefs", "(", "*", "MI", ",", "*", "LIS", ")", ";", "}", "RegionEnd", "=", "MI", "->", "getIterator", "(", ")", ";", "++", "RegionEnd", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy21", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48554, "Length": 173, "Cover_Rate": 0.35306122448979593} {"Template_token": ["", "if", "(", "MI", "->", "getIterator", "(", ")", "!=", "RegionEnd", ")", "{", "BB", "->", "remove", "(", "MI", ")", ";", "BB", "->", "insert", "(", "RegionEnd", ",", "MI", ")", ";", "LIS", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "}", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "Op", ".", "setIsUndef", "(", "false", ")", ";", "RegisterOperands", "RegOpers", ";", "RegOpers", ".", "collect", "(", "*", "MI", ",", "*", "TRI", ",", "MRI", ",", "ShouldTrackLaneMasks", ",", "false", ")", ";", "if", "(", "ShouldTrackLaneMasks", ")", "{", "SlotIndex", "SlotIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ";", "RegOpers", ".", "adjustLaneLiveness", "(", "*", "LIS", ",", "MRI", ",", "SlotIdx", ",", "MI", ")", ";", "}", "else", "{", "RegOpers", ".", "detectDeadDefs", "(", "*", "MI", ",", "*", "LIS", ")", ";", "}", "RegionEnd", "=", "MI", "->", "getIterator", "(", ")", ";", "++", "RegionEnd", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";"], "File": "GCNSchedStrategy21", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48555, "Length": 163, "Cover_Rate": 0.3326530612244898} {"Template_token": ["", "int", "NewRegs", "=", "countPopulation", "(", "NewMask", ".", "getAsInteger", "(", ")", ")", "-", "countPopulation", "(", "PrevMask", ".", "getAsInteger", "(", ")", ")", ";"], "ground_truth": ["if", "(", "SRI", "->", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ")", "SGPRs", "+=", "NewRegs", ";"], "File": "GCNSchedStrategy21", "Func": "setMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48556, "Length": 36, "Cover_Rate": 0.3364485981308411} {"Template_token": ["", "static", "inline", "void", "setMask", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "RegisterInfo", "*", "SRI", ",", "unsigned", "Reg", ",", "LaneBitmask", "&", "PrevMask", ",", "LaneBitmask", "NewMask", ",", "unsigned", "&", "SGPRs", ",", "unsigned", "&", "VGPRs", ")", "{", "int", "NewRegs", "=", "countPopulation", "(", "NewMask", ".", "getAsInteger", "(", ")", ")", "-", "countPopulation", "(", "PrevMask", ".", "getAsInteger", "(", ")", ")", ";", "if", "(", "SRI", "->", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ")", "SGPRs", "+=", "NewRegs", ";", "if", "(", "SRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "VGPRs", "+=", "NewRegs", ";", "assert", "(", "(", "int", ")", "SGPRs", ">=", "", "&&", "(", "int", ")", "VGPRs", ">=", "", ")", ";", "PrevMask", "=", "NewMask", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy21", "Func": "setMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48557, "Length": 107, "Cover_Rate": 1.0} {"Template_token": ["", "void", "GCNScheduleDAGMILive", "::", "finalizeSchedule", "(", ")", "{", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LiveIns", ".", "resize", "(", "Regions", ".", "size", "(", ")", ")", ";", "Pressure", ".", "resize", "(", "Regions", ".", "size", "(", ")", ")", ";", "do", "{", "Stage", "++", ";", "RegionIdx", "=", "", ";", "MachineBasicBlock", "*", "MBB", "=", "nullptr", ";", "if", "(", "Stage", ">", "", ")", "{", "if", "(", "!", "LIS", "||", "StartingOccupancy", "<=", "MinOccupancy", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "S", ".", "setTargetOccupancy", "(", "MinOccupancy", ")", ";", "}", "for", "(", "auto", "Region", ":", "Regions", ")", "{", "RegionBegin", "=", "Region", ".", "first", ";", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{"], "ground_truth": ["if", "(", "MBB", ")", "finishBlock", "(", ")", ";"], "File": "GCNSchedStrategy22", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48558, "Length": 142, "Cover_Rate": 0.42388059701492536} {"Template_token": ["", "do", "{", "Stage", "++", ";", "RegionIdx", "=", "", ";", "MachineBasicBlock", "*", "MBB", "=", "nullptr", ";", "if", "(", "Stage", ">", "", ")", "{", "if", "(", "!", "LIS", "||", "StartingOccupancy", "<=", "MinOccupancy", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "S", ".", "setTargetOccupancy", "(", "MinOccupancy", ")", ";", "}", "for", "(", "auto", "Region", ":", "Regions", ")", "{", "RegionBegin", "=", "Region", ".", "first", ";", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "if", "(", "MBB", ")", "finishBlock", "(", ")", ";", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "if", "(", "Stage", "==", "", ")", "computeBlockPressure", "(", "MBB", ")", ";", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", "<<", "*", "begin", "(", ")", "<<", "", ";"], "File": "GCNSchedStrategy22", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48559, "Length": 226, "Cover_Rate": 0.6746268656716418} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["unsigned", "MinRegOccupancy", "=", "std", "::", "min", "(", "ST", ".", "getOccupancyWithNumSGPRs", "(", "SGPRs", ")", ",", "ST", ".", "getOccupancyWithNumVGPRs", "(", "VGPRs", ")", ")", ";"], "File": "GCNSchedStrategy22", "Func": "getMaxWaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48560, "Length": 50, "Cover_Rate": 0.5434782608695652} {"Template_token": ["", "}", "ScheduleDAGMILive", "::", "schedule", "(", ")", ";", "Regions", "[", "RegionIdx", "]", "=", "std", "::", "make_pair", "(", "RegionBegin", ",", "RegionEnd", ")", ";", "if", "(", "!", "LIS", ")", "return", ";", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "auto", "PressureAfter", "=", "getRealRegPressure", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "PressureAfter", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "if", "(", "PressureAfter", ".", "getSGPRNum", "(", ")", "<=", "S", ".", "SGPRCriticalLimit", "&&", "PressureAfter", ".", "getVGPRNum", "(", ")", "<=", "S", ".", "VGPRCriticalLimit", ")", "{", "Pressure", "[", "RegionIdx", "]", "=", "PressureAfter", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "unsigned", "WavesAfter", "=", "getMaxWaves", "(", "PressureAfter", ".", "getSGPRNum", "(", ")", ",", "PressureAfter", ".", "getVGPRNum", "(", ")", ",", "MF", ")", ";", "unsigned", "WavesBefore", "=", "getMaxWaves", "(", "PressureBefore", ".", "getSGPRNum", "(", ")", ",", "PressureBefore", ".", "getVGPRNum", "(", ")", ",", "MF", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WavesBefore", "<<", "", "<<", "WavesAfter", "<<", "", ")", ";", "unsigned", "NewOccupancy", "=", "std", "::", "max", "(", "WavesAfter", ",", "WavesBefore", ")", ";", "if", "(", "NewOccupancy", "<", "MinOccupancy", ")", "{", "MinOccupancy", "=", "NewOccupancy", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";"], "File": "GCNSchedStrategy22", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48561, "Length": 199, "Cover_Rate": 0.3262295081967213} {"Template_token": ["", "ScheduleDAGMILive", "::", "schedule", "(", ")", ";", "Regions", "[", "RegionIdx", "]", "=", "std", "::", "make_pair", "(", "RegionBegin", ",", "RegionEnd", ")", ";", "if", "(", "!", "LIS", ")", "return", ";", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "auto", "PressureAfter", "=", "getRealRegPressure", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "PressureAfter", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "if", "(", "PressureAfter", ".", "getSGPRNum", "(", ")", "<=", "S", ".", "SGPRCriticalLimit", "&&", "PressureAfter", ".", "getVGPRNum", "(", ")", "<=", "S", ".", "VGPRCriticalLimit", ")", "{", "Pressure", "[", "RegionIdx", "]", "=", "PressureAfter", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "unsigned", "WavesAfter", "=", "getMaxWaves", "(", "PressureAfter", ".", "getSGPRNum", "(", ")", ",", "PressureAfter", ".", "getVGPRNum", "(", ")", ",", "MF", ")", ";", "unsigned", "WavesBefore", "=", "getMaxWaves", "(", "PressureBefore", ".", "getSGPRNum", "(", ")", ",", "PressureBefore", ".", "getVGPRNum", "(", ")", ",", "MF", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WavesBefore", "<<", "", "<<", "WavesAfter", "<<", "", ")", ";", "unsigned", "NewOccupancy", "=", "std", "::", "max", "(", "WavesAfter", ",", "WavesBefore", ")", ";", "if", "(", "NewOccupancy", "<", "MinOccupancy", ")", "{", "MinOccupancy", "=", "NewOccupancy", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";"], "File": "GCNSchedStrategy22", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48562, "Length": 198, "Cover_Rate": 0.32459016393442625} {"Template_token": ["", "unsigned", "WavesBefore", "=", "std", "::", "min", "(", "Occ", ",", "PressureBefore", ".", "getOccupancy", "(", "ST", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WavesBefore", "<<", "", "<<", "WavesAfter", "<<", "", ")", ";", "unsigned", "NewOccupancy", "=", "std", "::", "max", "(", "WavesAfter", ",", "WavesBefore", ")", ";", "if", "(", "WavesAfter", "<", "WavesBefore", "&&", "WavesAfter", "<", "MinOccupancy", "&&", "WavesAfter", ">=", "MFI", ".", "getMinAllowedOccupancy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MFI", ".", "getMinAllowedOccupancy", "(", ")", "<<", "", ")", ";", "NewOccupancy", "=", "WavesAfter", ";", "}", "if", "(", "NewOccupancy", "<", "MinOccupancy", ")", "{", "MinOccupancy", "=", "NewOccupancy", ";", "MFI", ".", "limitOccupancy", "(", "MinOccupancy", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "}", "if", "(", "WavesAfter", ">=", "MinOccupancy", ")", "{", "unsigned", "TotalVGPRs", "=", "", "::", "getAddressableNumVGPRs", "(", "&", "ST", ")", ";", "unsigned", "TotalSGPRs", "=", "", "::", "getAddressableNumSGPRs", "(", "&", "ST", ")", ";", "if", "(", "WavesAfter", ">", "MFI", ".", "getMinWavesPerEU", "(", ")", "||", "PressureAfter", ".", "less", "(", "ST", ",", "PressureBefore", ")", "||", "(", "TotalVGPRs", ">=", "PressureAfter", ".", "getVGPRNum", "(", ")", "&&", "TotalSGPRs", ">=", "PressureAfter", ".", "getSGPRNum", "(", ")", ")", ")", "{", "Pressure", "[", "RegionIdx", "]", "=", "PressureAfter", ";", "return", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "RegionEnd", "=", "RegionBegin", ";", "for", "(", "MachineInstr", "*", "MI", ":", "Unsched", ")", "{", "if", "(", "MI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "MI", "->", "getIterator", "(", ")", "!=", "RegionEnd", ")", "{", "BB", "->", "remove", "(", "MI", ")", ";", "BB", "->", "insert", "(", "RegionEnd", ",", "MI", ")", ";", "if", "(", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "LIS", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "}", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "Op", ".", "setIsUndef", "(", "false", ")", ";", "RegisterOperands", "RegOpers", ";", "RegOpers", ".", "collect", "(", "*", "MI", ",", "*", "TRI", ",", "MRI", ",", "ShouldTrackLaneMasks", ",", "false", ")", ";", "if", "(", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "{", "if", "(", "ShouldTrackLaneMasks", ")", "{", "SlotIndex", "SlotIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ";", "RegOpers", ".", "adjustLaneLiveness", "(", "*", "LIS", ",", "MRI", ",", "SlotIdx", ",", "MI", ")", ";", "}", "else", "{", "RegOpers", ".", "detectDeadDefs", "(", "*", "MI", ",", "*", "LIS", ")", ";", "}", "}", "RegionEnd", "=", "MI", "->", "getIterator", "(", ")", ";"], "ground_truth": ["++", "RegionEnd", ";"], "File": "GCNSchedStrategy2", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48565, "Length": 409, "Cover_Rate": 0.5564625850340136} {"Template_token": ["", "if", "(", "RescheduleRegions", ".", "none", "(", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "if", "(", "Stage", "==", "ClusteredLowOccupancyReschedule", ")", "{", "if", "(", "StartingOccupancy", "<=", "MinOccupancy", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "}", "}", "if", "(", "Stage", "==", "UnclusteredReschedule", ")", "SavedMutations", ".", "swap", "(", "Mutations", ")", ";", "for", "(", "auto", "Region", ":", "Regions", ")", "{", "if", "(", "(", "Stage", "==", "UnclusteredReschedule", "&&", "!", "RescheduleRegions", "[", "RegionIdx", "]", ")", "||", "(", "Stage", "==", "ClusteredLowOccupancyReschedule", "&&", "!", "RegionsWithClusters", "[", "RegionIdx", "]", "&&", "!", "RegionsWithHighRP", "[", "RegionIdx", "]", ")", ")", "{", "++", "RegionIdx", ";", "continue", ";", "}", "RegionBegin", "=", "Region", ".", "first", ";", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "if", "(", "MBB", ")", "finishBlock", "(", ")", ";", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "if", "(", "Stage", "==", "InitialSchedule", ")", "computeBlockPressure", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy3", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48566, "Length": 166, "Cover_Rate": 0.33266533066132264} {"Template_token": ["", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "if", "(", "MBB", ")", "finishBlock", "(", ")", ";", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "if", "(", "Stage", "==", "InitialSchedule", ")", "computeBlockPressure", "(", "MBB", ")", ";", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", "<<", "*", "begin", "(", ")", "<<", "", ";", "if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", ")", "dbgs", "(", ")", "<<", "*", "RegionEnd", ";", "else", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", "<<", "NumRegionInstrs", "<<", "'\\n'", ")", ";", "schedule", "(", ")", ";", "exitRegion", "(", ")", ";", "++", "RegionIdx", ";", "}"], "ground_truth": ["finishBlock", "(", ")", ";"], "File": "GCNSchedStrategy3", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48567, "Length": 209, "Cover_Rate": 0.4188376753507014} {"Template_token": ["", "GCNScheduleDAGMILive", "::", "GCNScheduleDAGMILive", "(", "MachineSchedContext", "*", "C", ",", "std", "::", "unique_ptr", "<", "MachineSchedStrategy", ">", "S", ")", ":", "ScheduleDAGMILive", "(", "C", ",", "std", "::", "move", "(", "S", ")", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ",", "MFI", "(", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ")", ",", "StartingOccupancy", "(", "std", "::", "min", "(", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", ".", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ",", "MFI", ".", "getMaxWavesPerEU", "(", ")", ")", ")", ",", "MinOccupancy", "(", "StartingOccupancy", ")", ",", "Stage", "(", "", ")", ",", "RegionIdx", "(", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StartingOccupancy", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy6", "Func": "GCNScheduleDAGMILive", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48568, "Length": 114, "Cover_Rate": 1.0} {"Template_token": ["", "GCNScheduleDAGMILive", "::", "GCNScheduleDAGMILive", "(", "MachineSchedContext", "*", "C", ",", "std", "::", "unique_ptr", "<", "MachineSchedStrategy", ">", "S", ")", ":", "ScheduleDAGMILive", "(", "C", ",", "std", "::", "move", "(", "S", ")", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ",", "MFI", "(", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ")", ",", "StartingOccupancy", "(", "std", "::", "min", "(", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", ".", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ",", "MFI", ".", "getMaxWavesPerEU", "(", ")", ")", ")", ",", "MinOccupancy", "(", "StartingOccupancy", ")", ",", "Stage", "(", "", ")", ",", "RegionIdx", "(", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StartingOccupancy", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy6", "Func": "GCNScheduleDAGMILive", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48569, "Length": 114, "Cover_Rate": 1.0} {"Template_token": ["", "}", "ScheduleDAGMILive", "::", "schedule", "(", ")", ";", "Regions", "[", "RegionIdx", "]", "=", "std", "::", "make_pair", "(", "RegionBegin", ",", "RegionEnd", ")", ";", "if", "(", "!", "LIS", ")", "return", ";", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "auto", "PressureAfter", "=", "getRealRegPressure", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "PressureAfter", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "if", "(", "PressureAfter", ".", "getSGPRNum", "(", ")", "<=", "S", ".", "SGPRCriticalLimit", "&&", "PressureAfter", ".", "getVGPRNum", "(", ")", "<=", "S", ".", "VGPRCriticalLimit", ")", "{", "Pressure", "[", "RegionIdx", "]", "=", "PressureAfter", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "unsigned", "WavesAfter", "=", "getMaxWaves", "(", "PressureAfter", ".", "getSGPRNum", "(", ")", ",", "PressureAfter", ".", "getVGPRNum", "(", ")", ",", "MF", ")", ";", "unsigned", "WavesBefore", "=", "getMaxWaves", "(", "PressureBefore", ".", "getSGPRNum", "(", ")", ",", "PressureBefore", ".", "getVGPRNum", "(", ")", ",", "MF", ")", ";", "WavesAfter", "=", "std", "::", "min", "(", "WavesAfter", ",", "MFI", ".", "getMaxWavesPerEU", "(", ")", ")", ";", "WavesBefore", "=", "std", "::", "min", "(", "WavesBefore", ",", "MFI", ".", "getMaxWavesPerEU", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WavesBefore", "<<", "", "<<", "WavesAfter", "<<", "", ")", ";", "unsigned", "NewOccupancy", "=", "std", "::", "max", "(", "WavesAfter", ",", "WavesBefore", ")", ";", "if", "(", "NewOccupancy", "<", "MinOccupancy", ")", "{", "MinOccupancy", "=", "NewOccupancy", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "}", "if", "(", "WavesAfter", ">=", "WavesBefore", ")", "{", "Pressure", "[", "RegionIdx", "]", "=", "PressureAfter", ";", "return", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "RegionEnd", "=", "RegionBegin", ";", "for", "(", "MachineInstr", "*", "MI", ":", "Unsched", ")", "{", "if", "(", "MI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "MI", "->", "getIterator", "(", ")", "!=", "RegionEnd", ")", "{", "BB", "->", "remove", "(", "MI", ")", ";", "BB", "->", "insert", "(", "RegionEnd", ",", "MI", ")", ";", "if", "(", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "LIS", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "}", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "Op", ".", "setIsUndef", "(", "false", ")", ";", "RegisterOperands", "RegOpers", ";", "RegOpers", ".", "collect", "(", "*", "MI", ",", "*", "TRI", ",", "MRI", ",", "ShouldTrackLaneMasks", ",", "false", ")", ";", "if", "(", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "{", "if", "(", "ShouldTrackLaneMasks", ")", "{", "SlotIndex", "SlotIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ";", "RegOpers", ".", "adjustLaneLiveness", "(", "*", "LIS", ",", "MRI", ",", "SlotIdx", ",", "MI", ")", ";", "}", "else", "{"], "ground_truth": ["RegOpers", ".", "detectDeadDefs", "(", "*", "MI", ",", "*", "LIS", ")", ";"], "File": "GCNSchedStrategy6", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48570, "Length": 437, "Cover_Rate": 0.6828125} {"Template_token": ["", "TempTracker", ".", "getUpwardPressure", "(", "SU", "->", "getInstr", "(", ")", ",", "Pressure", ",", "MaxPressure", ")", ";", "}", "int", "NewSGPRPressure", "=", "Pressure", "[", "SRI", "->", "getSGPRPressureSet", "(", ")", "]", ";", "int", "NewVGPRPressure", "=", "Pressure", "[", "SRI", "->", "getVGPRPressureSet", "(", ")", "]", ";", "const", "int", "MaxVGPRPressureInc", "=", "", ";", "bool", "ShouldTrackVGPRs", "=", "VGPRPressure", "+", "MaxVGPRPressureInc", ">=", "VGPRExcessLimit", ";", "bool", "ShouldTrackSGPRs", "=", "!", "ShouldTrackVGPRs", "&&", "SGPRPressure", ">=", "SGPRExcessLimit", ";", "const", "int", "ErrorMargin", "=", "", ";", "VGPRExcessLimit", "-=", "ErrorMargin", ";", "SGPRExcessLimit", "-=", "ErrorMargin", ";", "if", "(", "ShouldTrackVGPRs", "&&", "NewVGPRPressure", ">=", "VGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "SRI", "->", "getVGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewVGPRPressure", "-", "VGPRExcessLimit", ")", ";", "}"], "ground_truth": ["if", "(", "ShouldTrackSGPRs", "&&", "NewSGPRPressure", ">=", "SGPRExcessLimit", ")", "{"], "File": "GCNSchedStrategy7", "Func": "initCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48571, "Length": 126, "Cover_Rate": 0.35} {"Template_token": ["", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "!", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "continue", ";", "if", "(", "!", "SRI", "->", "isVGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", "||", "!", "MRI", ".", "hasOneDef", "(", "Reg", ")", "||", "!", "MRI", ".", "hasOneUse", "(", "Reg", ")", ")", "continue", ";", "if", "(", "HighRPLiveIns", ".", "find", "(", "Reg", ")", "==", "HighRPLiveIns", ".", "end", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getOneDef", "(", "Reg", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "", "||", "!", "isTriviallyReMaterializable", "(", "*", "Def", ",", "AA", ")", ")", "continue", ";", "MachineInstr", "*", "UseI", "=", "&", "*", "MRI", ".", "use_instr_begin", "(", "Reg", ")", ";", "if", "(", "Def", "->", "getParent", "(", ")", "==", "UseI", "->", "getParent", "(", ")", ")", "continue", ";"], "ground_truth": ["RematerializableInsts", ".", "push_back", "(", "std", "::", "make_pair", "(", "Def", ",", "UseI", ")", ")", ";"], "File": "GCNSchedStrategy8", "Func": "collectRematerializableInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48572, "Length": 159, "Cover_Rate": 0.7227272727272728} {"Template_token": ["", "void", "GCNScheduleDAGMILive", "::", "collectRematerializableInstructions", "(", "unsigned", "HighRPIdx", ")", "{", "const", "RegisterInfo", "*", "SRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "GCNRPTracker", "::", "LiveRegSet", "&", "HighRPLiveIns", "=", "LiveIns", "[", "HighRPIdx", "]", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "!", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "continue", ";", "if", "(", "!", "SRI", "->", "isVGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", "||", "!", "MRI", ".", "hasOneDef", "(", "Reg", ")", "||", "!", "MRI", ".", "hasOneUse", "(", "Reg", ")", ")", "continue", ";", "if", "(", "HighRPLiveIns", ".", "find", "(", "Reg", ")", "==", "HighRPLiveIns", ".", "end", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getOneDef", "(", "Reg", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "", "||", "!", "isTriviallyReMaterializable", "(", "*", "Def", ",", "AA", ")", ")", "continue", ";", "MachineInstr", "*", "UseI", "=", "&", "*", "MRI", ".", "use_instr_begin", "(", "Reg", ")", ";", "if", "(", "Def", "->", "getParent", "(", ")", "==", "UseI", "->", "getParent", "(", ")", ")", "continue", ";", "RematerializableInsts", ".", "push_back", "(", "std", "::", "make_pair", "(", "Def", ",", "UseI", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "GCNSchedStrategy8", "Func": "collectRematerializableInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48573, "Length": 220, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "RegionsWithMinOcc", ".", "count", "(", ")", "!=", "", "||", "Regions", ".", "size", "(", ")", "==", "", ")", "break", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "ST", ".", "computeOccupancy", "(", "MF", ".", "getFunction", "(", ")", ",", "MFI", ".", "getLDSSize", "(", ")", ")", "==", "MinOccupancy", ")", "break", ";", "static_assert", "(", "LastStage", "==", "PreRARematerialize", ",", "", ")", ";", "unsigned", "HighRPIdx", "=", "RegionsWithMinOcc", ".", "find_first", "(", ")", ";", "collectRematerializableInstructions", "(", "HighRPIdx", ")", ";", "if", "(", "RematerializableInsts", ".", "empty", "(", ")", "||", "!", "sinkTriviallyRematInsts", "(", "ST", ",", "TII", ",", "HighRPIdx", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "}", "}", "if", "(", "Stage", "==", "UnclusteredReschedule", ")", "SavedMutations", ".", "swap", "(", "Mutations", ")", ";", "for", "(", "auto", "Region", ":", "Regions", ")", "{", "if", "(", "(", "(", "Stage", "==", "UnclusteredReschedule", "||", "Stage", "==", "PreRARematerialize", ")", "&&", "!", "RescheduleRegions", "[", "RegionIdx", "]", ")", "||", "(", "Stage", "==", "ClusteredLowOccupancyReschedule", "&&", "!", "RegionsWithClusters", "[", "RegionIdx", "]", "&&", "!", "RegionsWithHighRP", "[", "RegionIdx", "]", ")", ")", "{", "++", "RegionIdx", ";", "continue", ";", "}", "RegionBegin", "=", "Region", ".", "first", ";", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "if", "(", "MBB", ")", "finishBlock", "(", ")", ";", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "if", "(", "Stage", "==", "InitialSchedule", ")", "computeBlockPressure", "(", "MBB", ")", ";", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "++", "RegionIdx", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", "<<", "*", "begin", "(", ")", "<<", "", ";", "if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", ")", "dbgs", "(", ")", "<<", "*", "RegionEnd", ";"], "ground_truth": ["else", "dbgs", "(", ")", "<<", "", ";"], "File": "GCNSchedStrategy8", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48574, "Length": 387, "Cover_Rate": 0.5854765506807866} {"Template_token": ["", "GCNRegPressure", "RPAfterSinking", "=", "RPT", ".", "moveMaxPressure", "(", ")", ";", "ImproveOccupancy", "=", "RPAfterSinking", ".", "getOccupancy", "(", "ST", ")", ";", "if", "(", "ImproveOccupancy", ">", "MinOccupancy", ")", "break", ";", "}", "if", "(", "ImproveOccupancy", "<=", "MinOccupancy", ")", "{", "for", "(", "auto", "&", "Entry", ":", "InsertedMIToOldDef", ")", "{", "MachineInstr", "*", "MI", "=", "Entry", ".", "first", ";", "MachineInstr", "*", "OldMI", "=", "Entry", ".", "second", ";", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "OldMI", "->", "clearRegisterDeads", "(", "Reg", ")", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "return", "false", ";", "}", "for", "(", "auto", "&", "Entry", ":", "InsertedMIToOldDef", ")", "{", "MachineInstr", "*", "MI", "=", "Entry", ".", "first", ";", "MachineInstr", "*", "OldMI", "=", "Entry", ".", "second", ";", "updateRegionBoundaries", "(", "OldMI", ",", "nullptr", ",", "true", ")", ";", "BBLiveInMap", ".", "erase", "(", "OldMI", ")", ";", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "OldMI", ")", ";", "OldMI", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ";", "updateRegionBoundaries", "(", "InsertPos", ",", "MI", ")", ";", "}", "LiveIns", "[", "HighRPIdx", "]", ".", "copyFrom", "(", "NewLiveIns", ")", ";", "MBBLiveIns", ".", "erase", "(", "Regions", "[", "HighRPIdx", "]", ".", "first", "->", "getParent", "(", ")", ")", ";", "GCNDownwardRPTracker", "RPTracker", "(", "*", "LIS", ")", ";", "RPTracker", ".", "advance", "(", "Regions", "[", "HighRPIdx", "]", ".", "first", ",", "Regions", "[", "HighRPIdx", "]", ".", "second", ",", "&", "LiveIns", "[", "HighRPIdx", "]", ")", ";", "Pressure", "[", "HighRPIdx", "]", "=", "RPTracker", ".", "moveMaxPressure", "(", ")", ";", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["MFI", ".", "increaseOccupancy", "(", "MF", ",", "++", "MinOccupancy", ")", ";"], "File": "GCNSchedStrategy8", "Func": "sinkTriviallyRematInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48576, "Length": 314, "Cover_Rate": 0.4472934472934473} {"Template_token": ["", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "Regions", "[", "I", "]", ".", "first", "->", "getParent", "(", ")", ")", "return", ";", "if", "(", "Removing", "&&", "MI", "==", "Regions", "[", "I", "]", ".", "first", "&&", "MI", "==", "Regions", "[", "I", "]", ".", "second", ")", "{", "Regions", "[", "I", "]", "=", "std", "::", "make_pair", "(", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ",", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", ";", "return", ";", "}", "if", "(", "MI", "==", "Regions", "[", "I", "]", ".", "first", ")", "{", "if", "(", "Removing", ")", "Regions", "[", "I", "]", "=", "std", "::", "make_pair", "(", "std", "::", "next", "(", "MI", ")", ",", "Regions", "[", "I", "]", ".", "second", ")", ";", "else", "Regions", "[", "I", "]", "=", "std", "::", "make_pair", "(", "MachineBasicBlock", "::", "iterator", "(", "NewMI", ")", ",", "Regions", "[", "I", "]", ".", "second", ")", ";", "return", ";", "}", "if", "(", "Removing", "&&", "MI", "==", "Regions", "[", "I", "]", ".", "second", ")", "{", "Regions", "[", "I", "]", "=", "std", "::", "make_pair", "(", "Regions", "[", "I", "]", ".", "first", ",", "std", "::", "prev", "(", "MI", ")", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "GCNSchedStrategy8", "Func": "updateRegionBoundaries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48577, "Length": 187, "Cover_Rate": 0.73046875} {"Template_token": ["", "--", "CurRegion", ";", "auto", "I", "=", "MBB", "->", "begin", "(", ")", ";", "auto", "LiveInIt", "=", "MBBLiveIns", ".", "find", "(", "MBB", ")", ";", "if", "(", "LiveInIt", "!=", "MBBLiveIns", ".", "end", "(", ")", ")", "{", "auto", "LiveIn", "=", "std", "::", "move", "(", "LiveInIt", "->", "second", ")", ";", "RPTracker", ".", "reset", "(", "*", "MBB", "->", "begin", "(", ")", ",", "&", "LiveIn", ")", ";", "MBBLiveIns", ".", "erase", "(", "LiveInIt", ")", ";", "}", "else", "{", "auto", "&", "Rgn", "=", "Regions", "[", "CurRegion", "]", ";", "I", "=", "Rgn", ".", "first", ";", "auto", "*", "NonDbgMI", "=", "&", "*", "skipDebugInstructionsForward", "(", "Rgn", ".", "first", ",", "Rgn", ".", "second", ")", ";", "auto", "LRS", "=", "BBLiveInMap", ".", "lookup", "(", "NonDbgMI", ")", ";", "assert", "(", "isEqual", "(", "getLiveRegsBefore", "(", "*", "NonDbgMI", ",", "*", "LIS", ")", ",", "LRS", ")", ")", ";"], "ground_truth": ["RPTracker", ".", "reset", "(", "*", "I", ",", "&", "LRS", ")", ";"], "File": "GCNSchedStrategy", "Func": "computeBlockPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48578, "Length": 140, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "void", "GCNScheduleDAGMILive", "::", "computeBlockPressure", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "{", "GCNDownwardRPTracker", "RPTracker", "(", "*", "LIS", ")", ";", "const", "MachineBasicBlock", "*", "OnlySucc", "=", "nullptr", ";", "if", "(", "MBB", "->", "succ_size", "(", ")", "==", "", "&&", "!", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", "->", "empty", "(", ")", ")", "{", "SlotIndexes", "*", "Ind", "=", "LIS", "->", "getSlotIndexes", "(", ")", ";", "if", "(", "Ind", "->", "getMBBStartIdx", "(", "MBB", ")", "<", "Ind", "->", "getMBBStartIdx", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", ")", "OnlySucc", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "}", "size_t", "CurRegion", "=", "RegionIdx", ";", "for", "(", "size_t", "E", "=", "Regions", ".", "size", "(", ")", ";", "CurRegion", "!=", "E", ";", "++", "CurRegion", ")", "if", "(", "Regions", "[", "CurRegion", "]", ".", "first", "->", "getParent", "(", ")", "!=", "MBB", ")", "break", ";", "--", "CurRegion", ";", "auto", "I", "=", "MBB", "->", "begin", "(", ")", ";", "auto", "LiveInIt", "=", "MBBLiveIns", ".", "find", "(", "MBB", ")", ";", "if", "(", "LiveInIt", "!=", "MBBLiveIns", ".", "end", "(", ")", ")", "{", "auto", "LiveIn", "=", "std", "::", "move", "(", "LiveInIt", "->", "second", ")", ";", "RPTracker", ".", "reset", "(", "*", "MBB", "->", "begin", "(", ")", ",", "&", "LiveIn", ")", ";", "MBBLiveIns", ".", "erase", "(", "LiveInIt", ")", ";", "}", "else", "{", "auto", "&", "Rgn", "=", "Regions", "[", "CurRegion", "]", ";", "I", "=", "Rgn", ".", "first", ";", "auto", "*", "NonDbgMI", "=", "&", "*", "skipDebugInstructionsForward", "(", "Rgn", ".", "first", ",", "Rgn", ".", "second", ")", ";", "auto", "LRS", "=", "BBLiveInMap", ".", "lookup", "(", "NonDbgMI", ")", ";", "assert", "(", "isEqual", "(", "getLiveRegsBefore", "(", "*", "NonDbgMI", ",", "*", "LIS", ")", ",", "LRS", ")", ")", ";", "RPTracker", ".", "reset", "(", "*", "I", ",", "&", "LRS", ")", ";", "}", "for", "(", ";", ";", ")", "{", "I", "=", "RPTracker", ".", "getNext", "(", ")", ";", "if", "(", "Regions", "[", "CurRegion", "]", ".", "first", "==", "I", ")", "{", "LiveIns", "[", "CurRegion", "]", "=", "RPTracker", ".", "getLiveRegs", "(", ")", ";", "RPTracker", ".", "clearMaxPressure", "(", ")", ";", "}", "if", "(", "Regions", "[", "CurRegion", "]", ".", "second", "==", "I", ")", "{", "Pressure", "[", "CurRegion", "]", "=", "RPTracker", ".", "moveMaxPressure", "(", ")", ";", "if", "(", "CurRegion", "--", "==", "RegionIdx", ")", "break", ";", "}", "RPTracker", ".", "advanceToNext", "(", ")", ";", "RPTracker", ".", "advanceBeforeNext", "(", ")", ";", "}", "if", "(", "OnlySucc", ")", "{", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", ")", "{", "RPTracker", ".", "advanceToNext", "(", ")", ";", "RPTracker", ".", "advance", "(", "MBB", "->", "end", "(", ")", ")", ";", "}", "RPTracker", ".", "reset", "(", "*", "OnlySucc", "->", "begin", "(", ")", ",", "&", "RPTracker", ".", "getLiveRegs", "(", ")", ")", ";", "RPTracker", ".", "advanceBeforeNext", "(", ")", ";"], "ground_truth": ["MBBLiveIns", "[", "OnlySucc", "]", "=", "RPTracker", ".", "moveLiveRegs", "(", ")", ";"], "File": "GCNSchedStrategy", "Func": "computeBlockPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48579, "Length": 432, "Cover_Rate": 0.9953917050691244} {"Template_token": ["", "}", "}", "if", "(", "Stage", "==", "UnclusteredReschedule", ")", "SavedMutations", ".", "swap", "(", "Mutations", ")", ";", "for", "(", "auto", "Region", ":", "Regions", ")", "{", "if", "(", "Stage", "==", "UnclusteredReschedule", "&&", "!", "RescheduleRegions", "[", "RegionIdx", "]", ")", "{", "++", "RegionIdx", ";", "continue", ";", "}", "RegionBegin", "=", "Region", ".", "first", ";", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "if", "(", "MBB", ")", "finishBlock", "(", ")", ";", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "if", "(", "Stage", "==", "InitialSchedule", ")", "computeBlockPressure", "(", "MBB", ")", ";", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "continue", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "GCNSchedStrategy", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48580, "Length": 169, "Cover_Rate": 0.3650107991360691} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "nullptr", ";", "if", "(", "Stage", ">", "InitialSchedule", ")", "{", "if", "(", "!", "LIS", ")", "break", ";", "if", "(", "Stage", "==", "UnclusteredReschedule", ")", "{", "if", "(", "RescheduleRegions", ".", "none", "(", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "if", "(", "Stage", "==", "ClusteredLowOccupancyReschedule", ")", "{", "if", "(", "StartingOccupancy", "<=", "MinOccupancy", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "S", ".", "setTargetOccupancy", "(", "MinOccupancy", ")", ";", "}", "}", "if", "(", "Stage", "==", "UnclusteredReschedule", ")", "SavedMutations", ".", "swap", "(", "Mutations", ")", ";", "for", "(", "auto", "Region", ":", "Regions", ")", "{", "if", "(", "Stage", "==", "UnclusteredReschedule", "&&", "!", "RescheduleRegions", "[", "RegionIdx", "]", ")", "{", "++", "RegionIdx", ";", "continue", ";", "}", "RegionBegin", "=", "Region", ".", "first", ";", "RegionEnd", "=", "Region", ".", "second", ";", "if", "(", "RegionBegin", "->", "getParent", "(", ")", "!=", "MBB", ")", "{", "if", "(", "MBB", ")", "finishBlock", "(", ")", ";", "MBB", "=", "RegionBegin", "->", "getParent", "(", ")", ";", "startBlock", "(", "MBB", ")", ";", "if", "(", "Stage", "==", "InitialSchedule", ")", "computeBlockPressure", "(", "MBB", ")", ";", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", "<<", "*", "begin", "(", ")", "<<", "", ";", "if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", ")", "dbgs", "(", ")", "<<", "*", "RegionEnd", ";"], "ground_truth": ["else", "dbgs", "(", ")", "<<", "", ";"], "File": "GCNSchedStrategy", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48581, "Length": 312, "Cover_Rate": 0.673866090712743} {"Template_token": ["", "GenericScheduler", "(", "C", ")", ",", "TargetOccupancy", "(", "", ")", ",", "MF", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "GCNSchedStrategy", "Func": "GCNMaxOccupancySchedStrategy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48582, "Length": 16, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "GCNMaxOccupancySchedStrategy", "::", "GCNMaxOccupancySchedStrategy", "(", "const", "MachineSchedContext", "*", "C", ")", ":", "GenericScheduler", "(", "C", ")", ",", "TargetOccupancy", "(", "", ")", ",", "MF", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "GCNSchedStrategy", "Func": "GCNMaxOccupancySchedStrategy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48583, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "GCNScheduleDAGMILive", "::", "GCNScheduleDAGMILive", "(", "MachineSchedContext", "*", "C", ",", "std", "::", "unique_ptr", "<", "MachineSchedStrategy", ">", "S", ")", ":", "ScheduleDAGMILive", "(", "C", ",", "std", "::", "move", "(", "S", ")", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "MFI", "(", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ")", ",", "StartingOccupancy", "(", "MFI", ".", "getOccupancy", "(", ")", ")", ",", "MinOccupancy", "(", "StartingOccupancy", ")", ",", "Stage", "(", "Collect", ")", ",", "RegionIdx", "(", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StartingOccupancy", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy", "Func": "GCNScheduleDAGMILive", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48584, "Length": 92, "Cover_Rate": 1.0} {"Template_token": ["", "ScheduleDAGMILive", "(", "C", ",", "std", "::", "move", "(", "S", ")", ")", ",", "ST", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "MFI", "(", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ")", ",", "StartingOccupancy", "(", "MFI", ".", "getOccupancy", "(", ")", ")", ",", "MinOccupancy", "(", "StartingOccupancy", ")", ",", "Stage", "(", "Collect", ")", ",", "RegionIdx", "(", "", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StartingOccupancy", "<<", "", ")", ";"], "File": "GCNSchedStrategy", "Func": "GCNScheduleDAGMILive", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48585, "Length": 74, "Cover_Rate": 0.8043478260869565} {"Template_token": ["", "GCNDownwardRPTracker", "RPTracker", "(", "*", "LIS", ")", ";", "RPTracker", ".", "advance", "(", "begin", "(", ")", ",", "end", "(", ")", ",", "&", "LiveIns", "[", "RegionIdx", "]", ")", ";", "return", "RPTracker", ".", "moveMaxPressure", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy", "Func": "getRealRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48586, "Length": 34, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "unsigned", "NewSGPRPressure", "=", "Pressure", "[", "", "::", "SReg_32", "]", ";", "unsigned", "NewVGPRPressure", "=", "Pressure", "[", "", "::", "VGPR_32", "]", ";", "const", "unsigned", "MaxVGPRPressureInc", "=", "", ";", "bool", "ShouldTrackVGPRs", "=", "VGPRPressure", "+", "MaxVGPRPressureInc", ">=", "VGPRExcessLimit", ";", "bool", "ShouldTrackSGPRs", "=", "!", "ShouldTrackVGPRs", "&&", "SGPRPressure", ">=", "SGPRExcessLimit", ";", "if", "(", "ShouldTrackVGPRs", "&&", "NewVGPRPressure", ">=", "VGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "", "::", "VGPR_32", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewVGPRPressure", "-", "VGPRExcessLimit", ")", ";", "}", "if", "(", "ShouldTrackSGPRs", "&&", "NewSGPRPressure", ">=", "SGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "", "::", "SReg_32", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewSGPRPressure", "-", "SGPRExcessLimit", ")", ";", "}", "int", "SGPRDelta", "=", "NewSGPRPressure", "-", "SGPRCriticalLimit", ";"], "ground_truth": ["int", "VGPRDelta", "=", "NewVGPRPressure", "-", "VGPRCriticalLimit", ";"], "File": "GCNSchedStrategy", "Func": "initCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48588, "Length": 131, "Cover_Rate": 0.40683229813664595} {"Template_token": ["", "SGPRCriticalLimit", "=", "ST", ".", "getMaxNumSGPRs", "(", "TargetOccupancy", ",", "true", ")", ";", "VGPRCriticalLimit", "=", "ST", ".", "getMaxNumVGPRs", "(", "TargetOccupancy", ")", ";", "}", "else", "{", "SGPRCriticalLimit", "=", "SRI", "->", "getRegPressureSetLimit", "(", "DAG", "->", "MF", ",", "", "::", "SReg_32", ")", ";", "VGPRCriticalLimit", "=", "SRI", "->", "getRegPressureSetLimit", "(", "DAG", "->", "MF", ",", "", "::", "VGPR_32", ")", ";", "}"], "ground_truth": ["SGPRCriticalLimit", "-=", "ErrorMargin", ";"], "File": "GCNSchedStrategy", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48589, "Length": 58, "Cover_Rate": 0.3558282208588957} {"Template_token": ["", "SUnit", "*", "SU", ";", "do", "{", "if", "(", "RegionPolicy", ".", "OnlyTopDown", ")", "{", "SU", "=", "Top", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "CandPolicy", "NoPolicy", ";", "TopCand", ".", "reset", "(", "NoPolicy", ")", ";", "pickNodeFromQueue", "(", "Top", ",", "NoPolicy", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";", "assert", "(", "TopCand", ".", "Reason", "!=", "NoCand", "&&", "", ")", ";", "SU", "=", "TopCand", ".", "SU", ";", "}", "IsTopNode", "=", "true", ";", "}", "else", "if", "(", "RegionPolicy", ".", "OnlyBottomUp", ")", "{", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "CandPolicy", "NoPolicy", ";", "BotCand", ".", "reset", "(", "NoPolicy", ")", ";", "pickNodeFromQueue", "(", "Bot", ",", "NoPolicy", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotCand", ".", "Reason", "!=", "NoCand", "&&", "", ")", ";", "SU", "=", "BotCand", ".", "SU", ";", "}", "IsTopNode", "=", "false", ";", "}", "else", "{", "SU", "=", "pickNodeBidirectional", "(", "IsTopNode", ")", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy", "Func": "pickNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48590, "Length": 155, "Cover_Rate": 0.541958041958042} {"Template_token": ["", "SU", "=", "BotCand", ".", "SU", ";", "}", "IsTopNode", "=", "false", ";", "}", "else", "{", "SU", "=", "pickNodeBidirectional", "(", "IsTopNode", ")", ";", "}", "}", "while", "(", "SU", "->", "isScheduled", ")", ";", "if", "(", "SU", "->", "isTopReady", "(", ")", ")", "Top", ".", "removeReady", "(", "SU", ")", ";", "if", "(", "SU", "->", "isBottomReady", "(", ")", ")", "Bot", ".", "removeReady", "(", "SU", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "return", "SU", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy", "Func": "pickNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48591, "Length": 86, "Cover_Rate": 0.3006993006993007} {"Template_token": ["", "ReadyQueue", "&", "Q", "=", "Zone", ".", "Available", ";", "for", "(", "SUnit", "*", "SU", ":", "Q", ")", "{", "SchedCandidate", "TryCand", "(", "ZonePolicy", ")", ";", "initCandidate", "(", "TryCand", ",", "SU", ",", "Zone", ".", "isTop", "(", ")", ",", "RPTracker", ",", "SRI", ",", "SGPRPressure", ",", "VGPRPressure", ")", ";", "SchedBoundary", "*", "ZoneArg", "=", "Cand", ".", "AtTop", "==", "TryCand", ".", "AtTop", "?", "&", "Zone", ":", "nullptr", ";"], "ground_truth": ["GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TryCand", ",", "ZoneArg", ")", ";"], "File": "GCNSchedStrategy", "Func": "pickNodeFromQueue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48592, "Length": 72, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "for", "(", "SUnit", "*", "SU", ":", "Q", ")", "{", "SchedCandidate", "TryCand", "(", "ZonePolicy", ")", ";", "initCandidate", "(", "TryCand", ",", "SU", ",", "Zone", ".", "isTop", "(", ")", ",", "RPTracker", ",", "SRI", ",", "SGPRPressure", ",", "VGPRPressure", ")", ";", "SchedBoundary", "*", "ZoneArg", "=", "Cand", ".", "AtTop", "==", "TryCand", ".", "AtTop", "?", "&", "Zone", ":", "nullptr", ";", "GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TryCand", ",", "ZoneArg", ")", ";", "if", "(", "TryCand", ".", "Reason", "!=", "NoCand", ")", "{", "if", "(", "TryCand", ".", "ResDelta", "==", "SchedResourceDelta", "(", ")", ")", "TryCand", ".", "initResourceDelta", "(", "Zone", ".", "DAG", ",", "SchedModel", ")", ";", "Cand", ".", "setBest", "(", "TryCand", ")", ";", "LLVM_DEBUG", "(", "traceCandidate", "(", "Cand", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "GCNSchedStrategy", "Func": "pickNodeFromQueue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48593, "Length": 112, "Cover_Rate": 0.5743589743589743} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "PressureAfter", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "if", "(", "PressureAfter", ".", "getSGPRNum", "(", ")", "<=", "S", ".", "SGPRCriticalLimit", "&&", "PressureAfter", ".", "getVGPRNum", "(", ")", "<=", "S", ".", "VGPRCriticalLimit", ")", "{", "Pressure", "[", "RegionIdx", "]", "=", "PressureAfter", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "unsigned", "Occ", "=", "MFI", ".", "getOccupancy", "(", ")", ";", "unsigned", "WavesAfter", "=", "std", "::", "min", "(", "Occ", ",", "PressureAfter", ".", "getOccupancy", "(", "ST", ")", ")", ";", "unsigned", "WavesBefore", "=", "std", "::", "min", "(", "Occ", ",", "PressureBefore", ".", "getOccupancy", "(", "ST", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WavesBefore", "<<", "", "<<", "WavesAfter", "<<", "", ")", ";", "unsigned", "NewOccupancy", "=", "std", "::", "max", "(", "WavesAfter", ",", "WavesBefore", ")", ";", "if", "(", "WavesAfter", "<", "WavesBefore", "&&", "WavesAfter", "<", "MinOccupancy", "&&", "WavesAfter", ">=", "MFI", ".", "getMinAllowedOccupancy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MFI", ".", "getMinAllowedOccupancy", "(", ")", "<<", "", ")", ";", "NewOccupancy", "=", "WavesAfter", ";", "}", "if", "(", "NewOccupancy", "<", "MinOccupancy", ")", "{", "MinOccupancy", "=", "NewOccupancy", ";", "MFI", ".", "limitOccupancy", "(", "MinOccupancy", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MinOccupancy", "<<", "", ")", ";", "}", "unsigned", "MaxVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "MaxSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "if", "(", "PressureAfter", ".", "getVGPRNum", "(", ")", ">", "MaxVGPRs", "||", "PressureAfter", ".", "getSGPRNum", "(", ")", ">", "MaxSGPRs", ")", "RescheduleRegions", "[", "RegionIdx", "]", "=", "true", ";", "if", "(", "WavesAfter", ">=", "MinOccupancy", ")", "{", "if", "(", "Stage", "==", "UnclusteredReschedule", "&&", "!", "PressureAfter", ".", "less", "(", "ST", ",", "PressureBefore", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "if", "(", "WavesAfter", ">", "MFI", ".", "getMinWavesPerEU", "(", ")", "||", "PressureAfter", ".", "less", "(", "ST", ",", "PressureBefore", ")", "||", "!", "RescheduleRegions", "[", "RegionIdx", "]", ")", "{", "Pressure", "[", "RegionIdx", "]", "=", "PressureAfter", ";", "return", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["RescheduleRegions", "[", "RegionIdx", "]", "=", "true", ";"], "File": "GCNSchedStrategy", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48594, "Length": 350, "Cover_Rate": 0.44472681067344344} {"Template_token": ["", "TargetOccupancy", "=", "Occ", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy", "Func": "setTargetOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48595, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "TargetOccupancy", "=", "Occ", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy", "Func": "setTargetOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48596, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "hasFmaakFmamkF32Insts", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "GFX10", ";"], "ground_truth": ["}"], "File": "GCNSubtarget1", "Func": "hasFmaakFmamkF32Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48597, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX10", ";"], "ground_truth": ["}"], "File": "GCNSubtarget1", "Func": "hasFmaakFmamkF32Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48598, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "hasDstSelForwardingHazard", "(", ")", "const", "{", "return", "GFX940Insts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget3", "Func": "hasDstSelForwardingHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48599, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasDstSelForwardingHazard", "(", ")", "const", "{", "return", "GFX940Insts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget3", "Func": "hasDstSelForwardingHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48600, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasVDecCoExecHazard", "(", ")", "const", "{", "return", "GFX940Insts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget3", "Func": "hasVDecCoExecHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48602, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasAtomicFaddInsts", "(", ")", "const", "{"], "ground_truth": ["return", "HasAtomicFaddRtnInsts", "||", "HasAtomicFaddNoRtnInsts", ";"], "File": "GCNSubtarget7", "Func": "hasAtomicFaddInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48604, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "HasAtomicFaddNoRtnInsts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasAtomicFaddNoRtnInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48605, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasAtomicFaddNoRtnInsts", "(", ")", "const", "{", "return", "HasAtomicFaddNoRtnInsts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasAtomicFaddNoRtnInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48606, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasAtomicFaddRtnInsts", "(", ")", "const", "{", "return", "HasAtomicFaddRtnInsts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasAtomicFaddRtnInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48607, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasAtomicPkFaddNoRtnInsts", "(", ")", "const", "{", "return", "HasAtomicPkFaddNoRtnInsts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasAtomicPkFaddNoRtnInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48608, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasAtomicPkFaddNoRtnInsts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasAtomicPkFaddNoRtnInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48609, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasCompressedExport", "(", ")", "const", "{"], "ground_truth": ["return", "!", "GFX11Insts", ";"], "File": "GCNSubtarget7", "Func": "hasCompressedExport", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48611, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "GFX11Insts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasDelayAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48612, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasDelayAlu", "(", ")", "const", "{"], "ground_truth": ["return", "GFX11Insts", ";"], "File": "GCNSubtarget7", "Func": "hasDelayAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48613, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "HasDot8Insts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasDot8Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48614, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasFlatScratchSVSMode", "(", ")", "const", "{"], "ground_truth": ["return", "GFX940Insts", "||", "GFX11Insts", ";"], "File": "GCNSubtarget7", "Func": "hasFlatScratchSVSMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48615, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "hasLdsDirect", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "GFX11", ";"], "File": "GCNSubtarget7", "Func": "hasLdsDirect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48617, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX11", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasLdsDirect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48618, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "hasLegacyGeometry", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", "<", "GFX11", ";"], "File": "GCNSubtarget7", "Func": "hasLegacyGeometry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48619, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "hasLegacyGeometry", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<", "GFX11", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasLegacyGeometry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48620, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasNullExportTarget", "(", ")", "const", "{"], "ground_truth": ["return", "!", "GFX11Insts", ";"], "File": "GCNSubtarget7", "Func": "hasNullExportTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48622, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "bool", "hasPermLane64", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "GFX11", ";"], "File": "GCNSubtarget7", "Func": "hasPermLane64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48623, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "hasPermLane64", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "GFX11", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasPermLane64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48624, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getGeneration", "(", ")", "==", "Subtarget", "::", "GFX9", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasReadM0LdsDmaHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48628, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "hasSPackHL", "(", ")", "const", "{", "return", "GFX11Insts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasSPackHL", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48629, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasVALUPartialForwardingHazard", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "GFX11", ";"], "File": "GCNSubtarget7", "Func": "hasVALUPartialForwardingHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48631, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "hasVALUTransUseHazard", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "GFX11", ";"], "File": "GCNSubtarget7", "Func": "hasVALUTransUseHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48632, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "hasVALUTransUseHazard", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "GFX11", ";"], "File": "GCNSubtarget7", "Func": "hasVALUTransUseHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48633, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "HasVOPDInsts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasVOPDInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48636, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasVOPDInsts", "(", ")", "const", "{"], "ground_truth": ["return", "HasVOPDInsts", ";"], "File": "GCNSubtarget7", "Func": "hasVOPDInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48637, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "d16PreservesUnusedBits", "(", ")", "const", "{"], "ground_truth": ["return", "hasD16LoadStore", "(", ")", "&&", "!", "TargetID", ".", "isSramEccOnOrAny", "(", ")", ";"], "File": "GCNSubtarget", "Func": "d16PreservesUnusedBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48640, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "flatScratchIsArchitected", "(", ")", "||", "(", "EnableFlatScratch", "&&", "hasFlatScratchInsts", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "enableFlatScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48642, "Length": 14, "Cover_Rate": 0.7} {"Template_token": ["", "return", "flatScratchIsArchitected", "(", ")", "||", "(", "EnableFlatScratch", "&&", "hasFlatScratchInsts", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "enableFlatScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48643, "Length": 14, "Cover_Rate": 0.7} {"Template_token": ["", "bool", "flatScratchIsArchitected", "(", ")", "const", "{"], "ground_truth": ["return", "HasArchitectedFlatScratch", ";"], "File": "GCNSubtarget", "Func": "flatScratchIsArchitected", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48644, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "TrapHandlerAbi", "getTrapHandlerAbi", "(", ")", "const", "{"], "ground_truth": ["return", "isAmdHsaOS", "(", ")", "?", "TrapHandlerAbi", "::", "AMDHSA", ":", "TrapHandlerAbi", "::", "NONE", ";"], "File": "GCNSubtarget", "Func": "getTrapHandlerAbi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48652, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "bool", "has64BitDPP", "(", ")", "const", "{"], "ground_truth": ["return", "Has64BitDPP", ";"], "File": "GCNSubtarget", "Func": "has64BitDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48653, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasDot7Insts", "(", ")", "const", "{"], "ground_truth": ["return", "HasDot7Insts", ";"], "File": "GCNSubtarget", "Func": "hasDot7Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48655, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasDOTOpSelHazard", "(", ")", "const", "{", "return", "GFX940Insts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasDOTOpSelHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48656, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasExtendedImageInsts", "(", ")", "const", "{"], "ground_truth": ["return", "HasExtendedImageInsts", ";"], "File": "GCNSubtarget", "Func": "hasExtendedImageInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48657, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasFlatScratchSTMode", "(", ")", "const", "{"], "ground_truth": ["return", "hasFlatScratchInsts", "(", ")", "&&", "(", "hasGFX10_3Insts", "(", ")", "||", "hasGFX940Insts", "(", ")", ")", ";"], "File": "GCNSubtarget", "Func": "hasFlatScratchSTMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48658, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "return", "hasFlatScratchInsts", "(", ")", "&&", "(", "hasGFX10_3Insts", "(", ")", "||", "hasGFX940Insts", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasFlatScratchSTMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48659, "Length": 16, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "bool", "hasFlatScratchSVSMode", "(", ")", "const", "{"], "ground_truth": ["return", "GFX940Insts", ";"], "File": "GCNSubtarget", "Func": "hasFlatScratchSVSMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48661, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX10", "||", "hasGFX940Insts", "(", ")", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasFmaakFmamkF32Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48662, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "hasGFX10_AEncoding", "(", ")", "const", "{"], "ground_truth": ["return", "GFX10_AEncoding", ";"], "File": "GCNSubtarget", "Func": "hasGFX10_AEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48665, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "GFX90AInsts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasGFX90AInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48666, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "GFX90AInsts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasGFX90AInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48667, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "GFX940Insts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasGFX940Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48669, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasImageInsts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasImageInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48670, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "GFX8Insts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasLDSFPAtomicAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48672, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasLDSFPAtomicAdd", "(", ")", "const", "{"], "ground_truth": ["return", "GFX8Insts", ";"], "File": "GCNSubtarget", "Func": "hasLDSFPAtomicAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48673, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "GFX940Insts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasLshlAddB64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48674, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasLshlAddB64", "(", ")", "const", "{"], "ground_truth": ["return", "GFX940Insts", ";"], "File": "GCNSubtarget", "Func": "hasLshlAddB64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48675, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "GFX940Insts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasMovB64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48676, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasNegativeScratchOffsetBug", "(", ")", "const", "{"], "ground_truth": ["return", "NegativeScratchOffsetBug", ";"], "File": "GCNSubtarget", "Func": "hasNegativeScratchOffsetBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48678, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasNegativeUnalignedScratchOffsetBug", "(", ")", "const", "{"], "ground_truth": ["return", "NegativeUnalignedScratchOffsetBug", ";"], "File": "GCNSubtarget", "Func": "hasNegativeUnalignedScratchOffsetBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48679, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasNSAClauseBug", "(", ")", "const", "{", "return", "HasNSAClauseBug", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasNSAClauseBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48681, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "HasPackedTID", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasPackedTID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48683, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasPackedTID", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasPackedTID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48684, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasShaderCyclesRegister", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasShaderCyclesRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48687, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasShaderCyclesRegister", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "hasShaderCyclesRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48688, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "EnableTgSplit", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "isTgSplitEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48689, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isTgSplitEnabled", "(", ")", "const", "{"], "ground_truth": ["return", "EnableTgSplit", ";"], "File": "GCNSubtarget", "Func": "isTgSplitEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48690, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "needsAlignedVGPRs", "(", ")", "const", "{"], "ground_truth": ["return", "GFX90AInsts", ";"], "File": "GCNSubtarget", "Func": "needsAlignedVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48693, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "supportsBackOffBarrier", "(", ")", "const", "{", "return", "BackOffBarrier", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "supportsBackOffBarrier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48695, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "supportsGetDoorbellID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48696, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "ground_truth": ["}"], "File": "GCNSubtarget", "Func": "supportsGetDoorbellID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48697, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "case", "CallingConv", "::", "_CS", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028868_SQ_PGM_RESOURCES_VS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028850_SQ_PGM_RESOURCES_PS", ";", "break", ";", "}", "}", "OutStreamer", "->", "emitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "S_NUM_GPRS", "(", "MaxGPR", "+", "", ")", "|", "S_STACK_ZE", "(", "MFI", "->", "CFStackSize", ")", ",", "", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "R_02880C_DB_SHADER_CONTROL", ",", "", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "S_02880C_KILL_ENABLE", "(", "killPixel", ")", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "OutStreamer", "->", "emitIntValue", "(", "R_0288E8_SQ_LDS_ALLOC", ",", "", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "alignTo", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "", ")", ">>", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "R600AsmPrinter10", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48698, "Length": 128, "Cover_Rate": 0.30843373493975906} {"Template_token": ["", "default", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_GS", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_CS", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028868_SQ_PGM_RESOURCES_VS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028850_SQ_PGM_RESOURCES_PS", ";", "break", ";", "}", "}", "OutStreamer", "->", "emitIntValue", "(", "RsrcReg", ",", "", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "S_NUM_GPRS", "(", "MaxGPR", "+", "", ")", "|", "S_STACK_ZE", "(", "MFI", "->", "CFStackSize", ")", ",", "", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "R_02880C_DB_SHADER_CONTROL", ",", "", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "S_02880C_KILL_ENABLE", "(", "killPixel", ")", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "OutStreamer", "->", "emitIntValue", "(", "R_0288E8_SQ_LDS_ALLOC", ",", "", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitIntValue", "(", "alignTo", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "", ")", ">>", "", ",", "", ")", ";"], "File": "R600AsmPrinter10", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48699, "Length": 138, "Cover_Rate": 0.3325301204819277} {"Template_token": ["", "EmitProgramInfo", "(", "MF", ")", ";", "emitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";"], "ground_truth": ["MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "File": "R600AsmPrinter10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48700, "Length": 53, "Cover_Rate": 0.3897058823529412} {"Template_token": ["", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(", ")", ".", "getContext", "(", ")", ";", "MCSectionELF", "*", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ConfigSection", ")", ";", "EmitProgramInfo", "(", "MF", ")", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", "+", "Twine", "(", "MFI", "->", "CFStackSize", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "R600AsmPrinter13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48701, "Length": 112, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "MCSectionELF", "*", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ConfigSection", ")", ";", "EmitProgramInfo", "(", "MF", ")", ";", "EmitFunctionBody", "(", ")", ";"], "ground_truth": ["if", "(", "isVerbose", "(", ")", ")", "{"], "File": "R600AsmPrinter2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48702, "Length": 40, "Cover_Rate": 0.3007518796992481} {"Template_token": ["", "}", "}", "}", "unsigned", "RsrcReg", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "EVERGREEN", ")", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "{", "default", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_CS", ":", "RsrcReg", "=", "R_0288D4_SQ_PGM_RESOURCES_LS", ";", "break", ";", "case", "CallingConv", "::", "_GS", ":", "RsrcReg", "=", "R_028878_SQ_PGM_RESOURCES_GS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028844_SQ_PGM_RESOURCES_PS", ";", "break", ";", "case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028860_SQ_PGM_RESOURCES_VS", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "{", "default", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_GS", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_CS", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_VS", ":", "RsrcReg", "=", "R_028868_SQ_PGM_RESOURCES_VS", ";", "break", ";", "case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028850_SQ_PGM_RESOURCES_PS", ";", "break", ";"], "ground_truth": ["}"], "File": "R600AsmPrinter9", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48703, "Length": 138, "Cover_Rate": 0.3325301204819277} {"Template_token": ["", "AsmPrinter", "*", "llvm", "::", "createAsmPrinterPass", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "&&", "Streamer", ")", "{", "return", "new", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ";"], "ground_truth": ["}"], "File": "R600AsmPrinter", "Func": "createR600AsmPrinterPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48705, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "RI", "=", "STM", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "killPixel", "=", "true", ";", "unsigned", "numOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "op_idx", "=", "", ";", "op_idx", "<", "numOperands", ";", "op_idx", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "op_idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "HWReg", "=", "RI", "->", "getHWRegIndex", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "HWReg", ">", "", ")", "continue", ";", "MaxGPR", "=", "std", "::", "max", "(", "MaxGPR", ",", "HWReg", ")", ";", "}", "}", "}", "unsigned", "RsrcReg", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "EVERGREEN", ")", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "{", "default", ":", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_CS", ":", "RsrcReg", "=", "R_0288D4_SQ_PGM_RESOURCES_LS", ";", "break", ";", "case", "CallingConv", "::", "_GS", ":", "RsrcReg", "=", "R_028878_SQ_PGM_RESOURCES_GS", ";", "break", ";"], "ground_truth": ["case", "CallingConv", "::", "_PS", ":", "RsrcReg", "=", "R_028844_SQ_PGM_RESOURCES_PS", ";", "break", ";"], "File": "R600AsmPrinter", "Func": "EmitProgramInfoR600", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48706, "Length": 222, "Cover_Rate": 0.5349397590361445} {"Template_token": ["", "StringRef", "AsmPrinter", "::", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "R600AsmPrinter", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48707, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "R600AsmPrinter", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48708, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "R600AsmPrinter", "Func": "R600AsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48709, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "R600AsmPrinter", "Func": "R600AsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48710, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "MF", ".", "ensureAlignment", "(", "", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(", ")", ".", "getContext", "(", ")", ";", "MCSectionELF", "*", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ConfigSection", ")", ";", "EmitProgramInfo", "(", "MF", ")", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", "+", "Twine", "(", "MFI", "->", "CFStackSize", ")", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "R600AsmPrinter", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48711, "Length": 122, "Cover_Rate": 0.9172932330827067} {"Template_token": ["", "OutStreamer", "->", "SwitchSection", "(", "ConfigSection", ")", ";", "EmitProgramInfo", "(", "MF", ")", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "", "+", "Twine", "(", "MFI", "->", "CFStackSize", ")", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "R600AsmPrinter", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48712, "Length": 81, "Cover_Rate": 0.6090225563909775} {"Template_token": ["", "llvm", "::", "FunctionPass", "*", "llvm", "::", "createClauseMergePass", "(", "TargetMachine", "&", "TM", ")", "{", "return", "new", "ClauseMergePass", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass11", "Func": "createR600ClauseMergePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48714, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "ClauseMergePass", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ClauseMergePass11", "Func": "R600ClauseMergePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48715, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "ClauseMergePass", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ClauseMergePass11", "Func": "R600ClauseMergePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48716, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "ClauseMergePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "LatestCFAlu", "=", "E", ";", "while", "(", "I", "!=", "E", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", "++", ";", "if", "(", "(", "!", "TII", "->", "canBeConsideredALU", "(", "MI", ")", "&&", "!", "isCFAlu", "(", "MI", ")", ")", "||", "TII", "->", "mustBeLastInClause", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "LatestCFAlu", "=", "E", ";", "if", "(", "!", "isCFAlu", "(", "MI", ")", ")", "continue", ";", "cleanPotentialDisabledCFAlu", "(", "MI", ")", ";", "if", "(", "LatestCFAlu", "!=", "E", "&&", "mergeIfPossible", "(", "*", "LatestCFAlu", ",", "MI", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&&", "", ")", ";"], "File": "R600ClauseMergePass11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48717, "Length": 212, "Cover_Rate": 0.9506726457399103} {"Template_token": ["", "while", "(", "I", "!=", "E", "&&", "!", "isCFAlu", "(", "I", ")", ")", "I", "++", ";", "if", "(", "I", "==", "E", ")", "return", ";", "MachineInstr", "*", "MI", "=", "I", "++", ";", "if", "(", "isCFAluEnabled", "(", "MI", ")", ")", "break", ";", "CFAlu", "->", "getOperand", "(", "CntIdx", ")", ".", "setImm", "(", "getCFAluSize", "(", "CFAlu", ")", "+", "getCFAluSize", "(", "MI", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "while", "(", "I", "!=", "E", ")", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass15", "Func": "cleanPotentialDisabledCFAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48718, "Length": 74, "Cover_Rate": 0.5826771653543307} {"Template_token": ["", "int", "CntIdx", "=", "TII", "->", "getOperandIdx", "(", "", ",", "", "::", "COUNT", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "CFAlu", ",", "E", "=", "CFAlu", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "I", "++", ";", "do", "{", "while", "(", "I", "!=", "E", "&&", "!", "isCFAlu", "(", "I", ")", ")", "I", "++", ";"], "ground_truth": ["if", "(", "I", "==", "E", ")", "return", ";"], "File": "R600ClauseMergePass15", "Func": "cleanPotentialDisabledCFAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48719, "Length": 61, "Cover_Rate": 0.48031496062992124} {"Template_token": ["", "return", "MI", "->", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "COUNT", ")", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass15", "Func": "getCFAluSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48720, "Length": 26, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "return", "MI", "->", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "COUNT", ")", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass15", "Func": "getCFAluSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48721, "Length": 26, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "R600ClauseMergePass15", "Func": "isCFAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48724, "Length": 14, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "return", "MI", "->", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "Enabled", ")", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass15", "Func": "isCFAluEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48725, "Length": 26, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "assert", "(", "isCFAlu", "(", "MI", ")", ")", ";", "return", "MI", "->", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "Enabled", ")", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass15", "Func": "isCFAluEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48726, "Length": 34, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "RootCFAlu", "->", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "int", "Mode0Idx", "=", "TII", "->", "getOperandIdx", "(", "", ",", "", "::", "KCACHE_MODE0", ")", ";", "int", "KBank0Idx", "=", "TII", "->", "getOperandIdx", "(", "", ",", "", "::", "KCACHE_BANK0", ")", ";", "int", "KBank0LineIdx", "=", "TII", "->", "getOperandIdx", "(", "", ",", "", "::", "KCACHE_ADDR0", ")", ";", "if", "(", "LatrCFAlu", "->", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", "&&", "RootCFAlu", "->", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", "&&", "(", "LatrCFAlu", "->", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", "->", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", "||", "LatrCFAlu", "->", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", "->", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "int", "Mode1Idx", "=", "TII", "->", "getOperandIdx", "(", "", ",", "", "::", "KCACHE_MODE1", ")", ";"], "ground_truth": ["int", "KBank1Idx", "=", "TII", "->", "getOperandIdx", "(", "", ",", "", "::", "KCACHE_BANK1", ")", ";"], "File": "R600ClauseMergePass15", "Func": "mergeIfPossible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48727, "Length": 180, "Cover_Rate": 0.3146853146853147} {"Template_token": ["", "bool", "ClauseMergePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "LatestCFAlu", "=", "E", ";", "while", "(", "I", "!=", "E", ")", "{", "MachineInstr", "*", "MI", "=", "I", "++", ";", "if", "(", "(", "!", "TII", "->", "canBeConsideredALU", "(", "MI", ")", "&&", "!", "isCFAlu", "(", "MI", ")", ")", "||", "TII", "->", "mustBeLastInClause", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "LatestCFAlu", "=", "E", ";", "if", "(", "!", "isCFAlu", "(", "MI", ")", ")", "continue", ";", "cleanPotentialDisabledCFAlu", "(", "MI", ")", ";", "if", "(", "LatestCFAlu", "!=", "E", "&&", "mergeIfPossible", "(", "LatestCFAlu", ",", "MI", ")", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&&", "", ")", ";", "LatestCFAlu", "=", "MI", ";", "}", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass15", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48728, "Length": 204, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isCFAluEnabled", "(", "MI", ")", ")", "break", ";", "CFAlu", ".", "getOperand", "(", "CntIdx", ")", ".", "setImm", "(", "getCFAluSize", "(", "CFAlu", ")", "+", "getCFAluSize", "(", "MI", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "while", "(", "I", "!=", "E", ")", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass1", "Func": "cleanPotentialDisabledCFAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48729, "Length": 44, "Cover_Rate": 0.34108527131782945} {"Template_token": ["", "unsigned", "ClauseMergePass", "::", "getCFAluSize", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "isCFAlu", "(", "MI", ")", ")", ";"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "COUNT", ")", ")", ".", "getImm", "(", ")", ";"], "File": "R600ClauseMergePass1", "Func": "getCFAluSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48730, "Length": 45, "Cover_Rate": 0.9375} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass1", "Func": "isCFAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48731, "Length": 15, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "static", "bool", "isCFAlu", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass1", "Func": "isCFAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48732, "Length": 34, "Cover_Rate": 0.8717948717948718} {"Template_token": ["", "bool", "ClauseMergePass", "::", "isCFAluEnabled", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["assert", "(", "isCFAlu", "(", "MI", ")", ")", ";"], "File": "R600ClauseMergePass1", "Func": "isCFAluEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48733, "Length": 20, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "ClauseMergePass", "::", "isCFAluEnabled", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["assert", "(", "isCFAlu", "(", "MI", ")", ")", ";"], "File": "R600ClauseMergePass1", "Func": "isCFAluEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48734, "Length": 20, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", "&&", "RootCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", "&&", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", "||", "LatrCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "int", "Mode1Idx", "=", "TII", "->", "getOperandIdx", "(", "", ",", "", "::", "KCACHE_MODE1", ")", ";", "int", "KBank1Idx", "=", "TII", "->", "getOperandIdx", "(", "", ",", "", "::", "KCACHE_BANK1", ")", ";", "int", "KBank1LineIdx", "=", "TII", "->", "getOperandIdx", "(", "", ",", "", "::", "KCACHE_ADDR1", ")", ";", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", "&&", "RootCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", "&&", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "getImm", "(", ")", "||", "LatrCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "getImm", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", ")", "{", "RootCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", ")", ";", "RootCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", ")", ";", "RootCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", ")", ";", "}", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", ")", "{", "RootCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["RootCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "getImm", "(", ")", ")", ";"], "File": "R600ClauseMergePass1", "Func": "mergeIfPossible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48735, "Length": 344, "Cover_Rate": 0.6013986013986014} {"Template_token": ["", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "LatestCFAlu", "=", "E", ";", "while", "(", "I", "!=", "E", ")", "{", "MachineInstr", "*", "MI", "=", "I", "++", ";"], "ground_truth": ["if", "(", "(", "!", "TII", "->", "canBeConsideredALU", "(", "MI", ")", "&&", "!", "isCFAlu", "(", "MI", ")", ")", "||", "TII", "->", "mustBeLastInClause", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "LatestCFAlu", "=", "E", ";"], "File": "R600ClauseMergePass21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48736, "Length": 144, "Cover_Rate": 0.6575342465753424} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "LatestCFAlu", "=", "E", ";", "while", "(", "I", "!=", "E", ")", "{", "MachineInstr", "*", "MI", "=", "I", "++", ";", "if", "(", "(", "!", "TII", "->", "canBeConsideredALU", "(", "MI", ")", "&&", "!", "isCFAlu", "(", "MI", ")", ")", "||", "TII", "->", "mustBeLastInClause", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "LatestCFAlu", "=", "E", ";", "if", "(", "!", "isCFAlu", "(", "MI", ")", ")", "continue", ";", "cleanPotentialDisabledCFAlu", "(", "MI", ")", ";", "if", "(", "LatestCFAlu", "!=", "E", "&&", "mergeIfPossible", "(", "LatestCFAlu", ",", "MI", ")", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "R600ClauseMergePass21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48737, "Length": 92, "Cover_Rate": 0.4200913242009132} {"Template_token": ["", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "LatestCFAlu", "=", "E", ";", "while", "(", "I", "!=", "E", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", "++", ";"], "ground_truth": ["if", "(", "(", "!", "TII", "->", "canBeConsideredALU", "(", "MI", ")", "&&", "!", "isCFAlu", "(", "MI", ")", ")", "||", "TII", "->", "mustBeLastInClause", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "LatestCFAlu", "=", "E", ";"], "File": "R600ClauseMergePass2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48738, "Length": 83, "Cover_Rate": 0.4256410256410256} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "CFAlu", ",", "E", "=", "CFAlu", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "I", "++", ";", "do", "{", "while", "(", "I", "!=", "E", "&&", "!", "isCFAlu", "(", "*", "I", ")", ")", "I", "++", ";", "if", "(", "I", "==", "E", ")", "return", ";"], "ground_truth": ["MachineInstr", "&", "MI", "=", "*", "I", "++", ";"], "File": "R600ClauseMergePass", "Func": "cleanPotentialDisabledCFAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48739, "Length": 56, "Cover_Rate": 0.43410852713178294} {"Template_token": ["", "llvm", "::", "FunctionPass", "*", "llvm", "::", "createClauseMergePass", "(", ")", "{"], "ground_truth": ["return", "new", "ClauseMergePass", "(", ")", ";"], "File": "R600ClauseMergePass", "Func": "createR600ClauseMergePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48741, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "StringRef", "ClauseMergePass", "::", "getPassName", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48744, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "StringRef", "ClauseMergePass", "::", "getPassName", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48745, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isCFAlu", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "R600ClauseMergePass", "Func": "isCFAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48746, "Length": 30, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "static", "bool", "isCFAlu", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "R600ClauseMergePass", "Func": "isCFAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48747, "Length": 22, "Cover_Rate": 0.5641025641025641} {"Template_token": ["", "bool", "ClauseMergePass", "::", "isCFAluEnabled", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["assert", "(", "isCFAlu", "(", "MI", ")", ")", ";"], "File": "R600ClauseMergePass", "Func": "isCFAluEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48748, "Length": 20, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "ClauseMergePass", "::", "isCFAluEnabled", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "isCFAlu", "(", "MI", ")", ")", ";"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "Enabled", ")", ")", ".", "getImm", "(", ")", ";"], "File": "R600ClauseMergePass", "Func": "isCFAluEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48749, "Length": 45, "Cover_Rate": 0.9375} {"Template_token": ["", "int", "KBank0LineIdx", "=", "TII", "->", "getOperandIdx", "(", "", ",", "", "::", "KCACHE_ADDR0", ")", ";", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", "&&", "RootCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", "&&", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", "||", "LatrCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "int", "Mode1Idx", "=", "TII", "->", "getOperandIdx", "(", "", ",", "", "::", "KCACHE_MODE1", ")", ";", "int", "KBank1Idx", "=", "TII", "->", "getOperandIdx", "(", "", ",", "", "::", "KCACHE_BANK1", ")", ";", "int", "KBank1LineIdx", "=", "TII", "->", "getOperandIdx", "(", "", ",", "", "::", "KCACHE_ADDR1", ")", ";", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", "&&", "RootCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", "&&", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "getImm", "(", ")", "||", "LatrCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "getImm", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", ")", "{", "RootCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", ")", ";", "RootCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", ")", ";", "RootCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", ")", ";", "}", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", ")", "{", "RootCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", ")", ";", "RootCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "getImm", "(", ")", ")", ";", "RootCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ClauseMergePass", "Func": "mergeIfPossible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48750, "Length": 380, "Cover_Rate": 0.6643356643356644} {"Template_token": ["", "ClauseMergePass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ClauseMergePass", "Func": "R600ClauseMergePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48751, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ClauseMergePass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ClauseMergePass", "Func": "R600ClauseMergePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48752, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "ClauseMergePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "LatestCFAlu", "=", "E", ";", "while", "(", "I", "!=", "E", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", "++", ";", "if", "(", "(", "!", "TII", "->", "canBeConsideredALU", "(", "MI", ")", "&&", "!", "isCFAlu", "(", "MI", ")", ")", "||", "TII", "->", "mustBeLastInClause", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "LatestCFAlu", "=", "E", ";", "if", "(", "!", "isCFAlu", "(", "MI", ")", ")", "continue", ";"], "ground_truth": ["cleanPotentialDisabledCFAlu", "(", "MI", ")", ";"], "File": "R600ClauseMergePass", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48753, "Length": 171, "Cover_Rate": 0.7702702702702703} {"Template_token": ["", "CFStack", "(", "const", "Subtarget", "*", "st", ",", "CallingConv", "::", "ID", "cc", ")", ":", "ST", "(", "st", ")", ",", "MaxStackSize", "(", "cc", "==", "CallingConv", "::", "_VS", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)1", "Func": "CFStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48754, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "CFStack", "(", "const", "Subtarget", "*", "st", ",", "CallingConv", "::", "ID", "cc", ")", ":", "ST", "(", "st", ")", ",", "MaxStackSize", "(", "cc", "==", "CallingConv", "::", "_VS", "?", "", ":", "", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)1", "Func": "CFStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48755, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "void", "CounterPropagateAddr", "(", "const", "std", "::", "set", "<", "MachineInstr", "*", ">", "&", "MIs", ",", "unsigned", "Addr", ")", "const", "{"], "ground_truth": ["for", "(", "MachineInstr", "*", "MI", ":", "MIs", ")", "{"], "File": "R600ControlFlowFinalizer (2)1", "Func": "CounterPropagateAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48756, "Length": 28, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "MIs", ")", "{"], "ground_truth": ["CounterPropagateAddr", "(", "*", "MI", ",", "Addr", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "CounterPropagateAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48757, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createControlFlowFinalizer", "(", ")", "{"], "ground_truth": ["return", "new", "ControlFlowFinalizer", "(", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "createR600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48759, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Clause", ".", "second", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "Clause", ".", "second", "[", "i", "]", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)1", "Func": "EmitALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48760, "Length": 61, "Cover_Rate": 0.4621212121212121} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Clause", ".", "second", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "Clause", ".", "second", "[", "i", "]", ")", ";", "}", "CfCount", "+=", "Clause", ".", "second", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)1", "Func": "EmitALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48761, "Length": 53, "Cover_Rate": 0.4015151515151515} {"Template_token": ["", "CounterPropagateAddr", "(", "*", "Clause", ".", "first", ",", "CfCount", ")", ";", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "EmitFetchClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48762, "Length": 41, "Cover_Rate": 0.3416666666666667} {"Template_token": ["", "static", "const", "unsigned", "LiteralRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", ",", "", ">", "Srcs", "=", "TII", "->", "getSrcs", "(", "MI", ")", ";", "for", "(", "const", "auto", "&", "Src", ":", "Srcs", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "!=", "", ")", "continue", ";", "int64_t", "Imm", "=", "Src", ".", "second", ";", "std", "::", "vector", "<", "MachineOperand", "*", ">", "::", "iterator", "It", "=", "llvm", "::", "find_if", "(", "Lits", ",", "[", "&", "]", "(", "MachineOperand", "*", "val", ")", "{"], "ground_truth": ["return", "val", "->", "isImm", "(", ")", "&&", "(", "val", "->", "getImm", "(", ")", "==", "Imm", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "getLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48763, "Length": 115, "Cover_Rate": 0.46} {"Template_token": ["", "static", "const", "unsigned", "LiteralRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", ",", "", ">", "Srcs", "=", "TII", "->", "getSrcs", "(", "MI", ")", ";", "for", "(", "const", "auto", "&", "Src", ":", "Srcs", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "!=", "", ")", "continue", ";", "int64_t", "Imm", "=", "Src", ".", "second", ";", "std", "::", "vector", "<", "MachineOperand", "*", ">", "::", "iterator", "It", "=", "llvm", "::", "find_if", "(", "Lits", ",", "[", "&", "]", "(", "MachineOperand", "*", "val", ")", "{", "return", "val", "->", "isImm", "(", ")", "&&", "(", "val", "->", "getImm", "(", ")", "==", "Imm", ")", ";", "}", ")", ";", "MachineOperand", "&", "Operand", "=", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "literal", ")", ")", ";", "if", "(", "It", "!=", "Lits", ".", "end", "(", ")", ")", "{"], "ground_truth": ["unsigned", "Index", "=", "It", "-", "Lits", ".", "begin", "(", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "getLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48764, "Length": 164, "Cover_Rate": 0.656} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48765, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "unsigned", "LiteralPair0", "=", "Literals", "[", "i", "]", ";", "unsigned", "LiteralPair1", "=", "(", "i", "+", "", "<", "e", ")", "?", "Literals", "[", "i", "+", "", "]", ":", "", ";", "InsertPos", "=", "BuildMI", "(", "MBB", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "LiteralPair0", ")", ".", "addImm", "(", "LiteralPair1", ")", ";", "}"], "ground_truth": ["return", "InsertPos", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "insertLiterals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48766, "Length": 62, "Cover_Rate": 0.512396694214876} {"Template_token": ["", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "DstMI", "=", "Reg", ";", "else", "DstMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "RegisterInfo", "::", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "SrcMI", "=", "Reg", ";", "else", "SrcMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "RegisterInfo", "::", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";", "}", "}", "if", "(", "(", "DstRegs", ".", "find", "(", "SrcMI", ")", "==", "DstRegs", ".", "end", "(", ")", ")", ")", "{", "DstRegs", ".", "insert", "(", "DstMI", ")", ";", "return", "true", ";", "}", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)1", "Func": "isCompatibleWithClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48767, "Length": 149, "Cover_Rate": 0.6506550218340611} {"Template_token": ["", "bool", "IsTrivialInst", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "IsTrivialInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48768, "Length": 32, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "BI", "->", "unbundleFromPred", "(", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "BI", "->", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isInternalRead", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "false", ")", ";", "}", "getLiteral", "(", "*", "BI", ",", "Literals", ")", ";", "ClauseContent", ".", "push_back", "(", "&", "*", "BI", ")", ";", "}", "I", "=", "BI", ";", "DeleteMI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "{", "getLiteral", "(", "*", "I", ",", "Literals", ")", ";", "ClauseContent", ".", "push_back", "(", "&", "*", "I", ")", ";", "I", "++", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Literals", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "", ")", "{", "MachineInstrBuilder", "MILit", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "if", "(", "Literals", "[", "i", "]", "->", "isImm", "(", ")", ")", "{", "MILit", ".", "addImm", "(", "Literals", "[", "i", "]", "->", "getImm", "(", ")", ")", ";", "}", "else", "{", "MILit", ".", "addGlobalAddress", "(", "Literals", "[", "i", "]", "->", "getGlobal", "(", ")", ",", "Literals", "[", "i", "]", "->", "getOffset", "(", ")", ")", ";", "}", "if", "(", "i", "+", "", "<", "e", ")", "{", "if", "(", "Literals", "[", "i", "+", "", "]", "->", "isImm", "(", ")", ")", "{", "MILit", ".", "addImm", "(", "Literals", "[", "i", "+", "", "]", "->", "getImm", "(", ")", ")", ";", "}", "else", "{", "MILit", ".", "addGlobalAddress", "(", "Literals", "[", "i", "+", "", "]", "->", "getGlobal", "(", ")", ",", "Literals", "[", "i", "+", "", "]", "->", "getOffset", "(", ")", ")", ";", "}", "}", "else", "MILit", ".", "addImm", "(", "", ")", ";", "ClauseContent", ".", "push_back", "(", "MILit", ")", ";", "}", "}"], "ground_truth": ["assert", "(", "ClauseContent", ".", "size", "(", ")", "<", "", "&&", "", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "MakeALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48769, "Length": 294, "Cover_Rate": 0.625531914893617} {"Template_token": ["", "if", "(", "IsTrivialInst", "(", "*", "I", ")", ")", "continue", ";", "if", "(", "AluInstCount", ">=", "MaxFetchInst", ")", "break", ";", "if", "(", "(", "IsTex", "&&", "!", "TII", "->", "usesTextureCache", "(", "*", "I", ")", ")", "||", "(", "!", "IsTex", "&&", "!", "TII", "->", "usesVertexCache", "(", "*", "I", ")", ")", ")", "break", ";", "if", "(", "!", "isCompatibleWithClause", "(", "*", "I", ",", "DstRegs", ")", ")", "break", ";", "AluInstCount", "++", ";", "ClauseContent", ".", "push_back", "(", "&", "*", "I", ")", ";", "}", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "ClauseHead", ",", "MBB", ".", "findDebugLoc", "(", "ClauseHead", ")", ",", "getHWInstrDesc", "(", "IsTex", "?", "CF_TC", ":", "CF_VC", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "AluInstCount", "-", "", ")", ";", "return", "ClauseFile", "(", "MIb", ",", "std", "::", "move", "(", "ClauseContent", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)1", "Func": "MakeFetchClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48770, "Length": 128, "Cover_Rate": 0.6274509803921569} {"Template_token": ["", "if", "(", "!", "isWQM", ")", "{", "if", "(", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH", ";", "else", "if", "(", "CurrentEntries", ">", "", "&&", "ST", "->", "getGeneration", "(", ")", ">", "Subtarget", "::", "EVERGREEN", "&&", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ";", "else", "Item", "=", "CFStack", "::", "SUB_ENTRY", ";", "}", "else", "Item", "=", "CFStack", "::", "ENTRY", ";", "break", ";", "}"], "ground_truth": ["BranchStack", ".", "push_back", "(", "Item", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "pushBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48771, "Length": 92, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "!", "isWQM", ")", "{", "if", "(", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH", ";", "else", "if", "(", "CurrentEntries", ">", "", "&&", "ST", "->", "getGeneration", "(", ")", ">", "Subtarget", "::", "EVERGREEN", "&&", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ";", "else", "Item", "=", "CFStack", "::", "SUB_ENTRY", ";", "}", "else", "Item", "=", "CFStack", "::", "ENTRY", ";", "break", ";", "}", "BranchStack", ".", "push_back", "(", "Item", ")", ";", "if", "(", "Item", "==", "CFStack", "::", "ENTRY", ")", "CurrentEntries", "++", ";"], "ground_truth": ["else", "CurrentSubEntries", "+=", "getSubEntrySize", "(", "Item", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "pushBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48772, "Length": 117, "Cover_Rate": 0.7697368421052632} {"Template_token": ["", "ControlFlowFinalizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)1", "Func": "R600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48773, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ControlFlowFinalizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)1", "Func": "R600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48774, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Opcode", "==", "", "&&", "ST", "->", "hasCaymanISA", "(", ")", "&&", "getLoopDepth", "(", ")", ">", "", ")", "return", "true", ";", "if", "(", "!", "ST", "->", "hasCFAluBug", "(", ")", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "CurrentSubEntries", "==", "", ")", "return", "false", ";", "if", "(", "ST", "->", "getWavefrontSize", "(", ")", "==", "", ")", "{"], "ground_truth": ["return", "CurrentSubEntries", ">", "", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "requiresWorkAroundForInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48775, "Length": 80, "Cover_Rate": 0.6611570247933884} {"Template_token": ["", "void", "CFStack", "::", "updateMaxStackSize", "(", ")", "{", "unsigned", "CurrentStackSize", "=", "CurrentEntries", "+", "(", "alignTo", "(", "CurrentSubEntries", ",", "", ")", "/", "", ")", ";"], "ground_truth": ["MaxStackSize", "=", "std", "::", "max", "(", "CurrentStackSize", ",", "MaxStackSize", ")", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "updateMaxStackSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48778, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "CFStack", "(", "const", "Subtarget", "*", "st", ",", "unsigned", "ShaderType", ")", ":", "ST", "(", "st", ")", ",", "MaxStackSize", "(", "ShaderType", "==", "ShaderType", "::", "VERTEX", "?", "", ":", "", ")", ",", "CurrentEntries", "(", "", ")", ",", "CurrentSubEntries", "(", "", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "CFStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48781, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "CFStack", "(", "const", "Subtarget", "*", "st", ",", "unsigned", "ShaderType", ")", ":", "ST", "(", "st", ")", ",", "MaxStackSize", "(", "ShaderType", "==", "ShaderType", "::", "VERTEX", "?", "", ":", "", ")", ",", "CurrentEntries", "(", "", ")", ",", "CurrentSubEntries", "(", "", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "CFStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48782, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "MIs", ")", "{", "CounterPropagateAddr", "(", "MI", ",", "Addr", ")", ";", "}"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "CounterPropagateAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48783, "Length": 18, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "void", "CounterPropagateAddr", "(", "const", "std", "::", "set", "<", "MachineInstr", "*", ">", "&", "MIs", ",", "unsigned", "Addr", ")", "const", "{", "for", "(", "MachineInstr", "*", "MI", ":", "MIs", ")", "{", "CounterPropagateAddr", "(", "MI", ",", "Addr", ")", ";", "}"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "CounterPropagateAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48784, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "llvm", "::", "FunctionPass", "*", "llvm", "::", "createControlFlowFinalizer", "(", "TargetMachine", "&", "TM", ")", "{", "return", "new", "ControlFlowFinalizer", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "createR600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48785, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "llvm", "::", "FunctionPass", "*", "llvm", "::", "createControlFlowFinalizer", "(", "TargetMachine", "&", "TM", ")", "{", "return", "new", "ControlFlowFinalizer", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "createR600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48786, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "void", "EmitALUClause", "(", "MachineBasicBlock", "::", "iterator", "InsertPos", ",", "ClauseFile", "&", "Clause", ",", "unsigned", "&", "CfCount", ")", "{", "Clause", ".", "first", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "CounterPropagateAddr", "(", "Clause", ".", "first", ",", "CfCount", ")", ";", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";", "BuildMI", "(", "BB", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Clause", ".", "second", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "Clause", ".", "second", "[", "i", "]", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "EmitALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48787, "Length": 117, "Cover_Rate": 0.9} {"Template_token": ["", "Clause", ".", "first", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "CounterPropagateAddr", "(", "Clause", ".", "first", ",", "CfCount", ")", ";", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";", "BuildMI", "(", "BB", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Clause", ".", "second", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{"], "File": "R600ControlFlowFinalizer (2)", "Func": "EmitALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48788, "Length": 83, "Cover_Rate": 0.6384615384615384} {"Template_token": ["", "CounterPropagateAddr", "(", "Clause", ".", "first", ",", "CfCount", ")", ";", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";", "BuildMI", "(", "BB", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Clause", ".", "second", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "Clause", ".", "second", "[", "i", "]", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "EmitFetchClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48789, "Length": 86, "Cover_Rate": 0.7288135593220338} {"Template_token": ["", "const", "MCInstrDesc", "&", "getHWInstrDesc", "(", "ControlFlowInstruction", "CFI", ")", "const", "{", "unsigned", "Opcode", "=", "", ";", "bool", "isEg", "=", "(", "ST", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "EVERGREEN", ")", ";", "switch", "(", "CFI", ")", "{", "case", "CF_TC", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_VC", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_CALL_FS", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_WHILE_LOOP", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";"], "ground_truth": ["break", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "getHWInstrDesc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48790, "Length": 87, "Cover_Rate": 0.33852140077821014} {"Template_token": ["", "void", "getLiteral", "(", "MachineInstr", "*", "MI", ",", "std", "::", "vector", "<", "int64_t", ">", "&", "Lits", ")", "const", "{", "static", "const", "unsigned", "LiteralRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", ",", "", ">", "Srcs", "=", "TII", "->", "getSrcs", "(", "MI", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Srcs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "Srcs", "[", "i", "]", ".", "first", "->", "getReg", "(", ")", "!=", "", ")", "continue", ";", "int64_t", "Imm", "=", "Srcs", "[", "i", "]", ".", "second", ";", "std", "::", "vector", "<", "int64_t", ">", "::", "iterator", "It", "=", "std", "::", "find", "(", "Lits", ".", "begin", "(", ")", ",", "Lits", ".", "end", "(", ")", ",", "Imm", ")", ";", "if", "(", "It", "!=", "Lits", ".", "end", "(", ")", ")", "{", "unsigned", "Index", "=", "It", "-", "Lits", ".", "begin", "(", ")", ";", "Srcs", "[", "i", "]", ".", "first", "->", "setReg", "(", "LiteralRegs", "[", "Index", "]", ")", ";", "}", "else", "{", "assert", "(", "Lits", ".", "size", "(", ")", "<", "", "&&", "", ")", ";"], "ground_truth": ["Srcs", "[", "i", "]", ".", "first", "->", "setReg", "(", "LiteralRegs", "[", "Lits", ".", "size", "(", ")", "]", ")", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "getLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48791, "Length": 210, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "return", "LoopStack", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "getLoopDepth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48792, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48794, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "}", "else", "{", "return", "", ";", "}", "case", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ":", "assert", "(", "ST", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "EVERGREEN", ")", ";"], "ground_truth": ["return", "", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "getSubEntrySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48795, "Length": 28, "Cover_Rate": 0.3111111111111111} {"Template_token": ["", "unsigned", "LiteralPair0", "=", "Literals", "[", "i", "]", ";", "unsigned", "LiteralPair1", "=", "(", "i", "+", "", "<", "e", ")", "?", "Literals", "[", "i", "+", "", "]", ":", "", ";"], "ground_truth": ["InsertPos", "=", "BuildMI", "(", "MBB", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "LiteralPair0", ")", ".", "addImm", "(", "LiteralPair1", ")", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "insertLiterals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48796, "Length": 58, "Cover_Rate": 0.4793388429752066} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "DstMI", "=", "Reg", ";", "else", "DstMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "TRI", "->", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "isCompatibleWithClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48797, "Length": 86, "Cover_Rate": 0.37554585152838427} {"Template_token": ["", "else", "DstMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "TRI", "->", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "SrcMI", "=", "Reg", ";", "else", "SrcMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "TRI", "->", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";", "}", "}", "if", "(", "(", "DstRegs", ".", "find", "(", "SrcMI", ")", "==", "DstRegs", ".", "end", "(", ")", ")", ")", "{"], "ground_truth": ["DstRegs", ".", "insert", "(", "DstMI", ")", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "isCompatibleWithClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48798, "Length": 109, "Cover_Rate": 0.4759825327510917} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "IsTrivialInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48799, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isInternalRead", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "false", ")", ";", "}", "getLiteral", "(", "&", "*", "BI", ",", "Literals", ")", ";", "ClauseContent", ".", "push_back", "(", "&", "*", "BI", ")", ";", "}", "I", "=", "BI", ";", "DeleteMI", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "getLiteral", "(", "I", ",", "Literals", ")", ";", "ClauseContent", ".", "push_back", "(", "I", ")", ";", "I", "++", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Literals", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "", ")", "{", "unsigned", "literal0", "=", "Literals", "[", "i", "]", ";", "unsigned", "literal2", "=", "(", "i", "+", "", "<", "e", ")", "?", "Literals", "[", "i", "+", "", "]", ":", "", ";", "MachineInstr", "*", "MILit", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "literal0", ")", ".", "addImm", "(", "literal2", ")", ";"], "ground_truth": ["ClauseContent", ".", "push_back", "(", "MILit", ")", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "MakeALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48800, "Length": 165, "Cover_Rate": 0.42091836734693877} {"Template_token": ["", "ClauseFile", "MakeFetchClause", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "I", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "ClauseHead", "=", "I", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "ClauseContent", ";", "unsigned", "AluInstCount", "=", "", ";", "bool", "IsTex", "=", "TII", "->", "usesTextureCache", "(", "ClauseHead", ")", ";", "std", "::", "set", "<", "unsigned", ">", "DstRegs", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "IsTrivialInst", "(", "I", ")", ")", "continue", ";", "if", "(", "AluInstCount", ">=", "MaxFetchInst", ")", "break", ";", "if", "(", "(", "IsTex", "&&", "!", "TII", "->", "usesTextureCache", "(", "I", ")", ")", "||", "(", "!", "IsTex", "&&", "!", "TII", "->", "usesVertexCache", "(", "I", ")", ")", ")", "break", ";", "if", "(", "!", "isCompatibleWithClause", "(", "I", ",", "DstRegs", ")", ")", "break", ";"], "ground_truth": ["AluInstCount", "++", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "MakeFetchClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48801, "Length": 136, "Cover_Rate": 0.6903553299492385} {"Template_token": ["", "CFStack", "::", "StackItem", "Top", "=", "BranchStack", ".", "back", "(", ")", ";", "if", "(", "Top", "==", "CFStack", "::", "ENTRY", ")", "CurrentEntries", "--", ";", "else", "CurrentSubEntries", "-=", "getSubEntrySize", "(", "Top", ")", ";"], "ground_truth": ["BranchStack", ".", "pop_back", "(", ")", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "popBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48802, "Length": 36, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "if", "(", "Top", "==", "CFStack", "::", "ENTRY", ")", "CurrentEntries", "--", ";", "else", "CurrentSubEntries", "-=", "getSubEntrySize", "(", "Top", ")", ";", "BranchStack", ".", "pop_back", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "popBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48803, "Length": 26, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "void", "CFStack", "::", "popLoop", "(", ")", "{"], "ground_truth": ["CurrentEntries", "--", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "popLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48804, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "if", "(", "!", "isWQM", ")", "{", "if", "(", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH", ";", "else", "if", "(", "CurrentEntries", ">", "", "&&", "ST", "->", "getGeneration", "(", ")", ">", "Subtarget", "::", "EVERGREEN", "&&", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ";", "else", "Item", "=", "CFStack", "::", "SUB_ENTRY", ";", "}", "else", "Item", "=", "CFStack", "::", "ENTRY", ";", "break", ";", "}", "BranchStack", ".", "push_back", "(", "Item", ")", ";", "if", "(", "Item", "==", "CFStack", "::", "ENTRY", ")", "CurrentEntries", "++", ";", "else", "CurrentSubEntries", "+=", "getSubEntrySize", "(", "Item", ")", ";", "updateMaxStackSize", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "pushBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48806, "Length": 116, "Cover_Rate": 0.7631578947368421} {"Template_token": ["", "void", "CFStack", "::", "pushLoop", "(", ")", "{"], "ground_truth": ["LoopStack", ".", "push_back", "(", "CFStack", "::", "ENTRY", ")", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "pushLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48807, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "ControlFlowFinalizer", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", ",", "ST", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "R600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48808, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "ControlFlowFinalizer", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", ",", "ST", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)", "Func": "R600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48809, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasCFAluBug", "(", ")", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "CurrentSubEntries", "==", "", ")", "return", "false", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "requiresWorkAroundForInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48810, "Length": 43, "Cover_Rate": 0.35537190082644626} {"Template_token": ["", "void", "CFStack", "::", "updateMaxStackSize", "(", ")", "{", "unsigned", "CurrentStackSize", "=", "CurrentEntries", "+", "(", "RoundUpToAlignment", "(", "CurrentSubEntries", ",", "", ")", "/", "", ")", ";"], "ground_truth": ["MaxStackSize", "=", "std", "::", "max", "(", "CurrentStackSize", ",", "MaxStackSize", ")", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "updateMaxStackSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48812, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Clause", ".", "second", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "Clause", ".", "second", "[", "i", "]", ")", ";", "}", "CfCount", "+=", "Clause", ".", "second", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer12", "Func": "EmitALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48814, "Length": 84, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "void", "EmitALUClause", "(", "MachineBasicBlock", "::", "iterator", "InsertPos", ",", "const", "DebugLoc", "&", "DL", ",", "ClauseFile", "&", "Clause", ",", "unsigned", "&", "CfCount", ")", "{", "Clause", ".", "first", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "CounterPropagateAddr", "(", "*", "Clause", ".", "first", ",", "CfCount", ")", ";", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Clause", ".", "second", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "Clause", ".", "second", "[", "i", "]", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer12", "Func": "EmitALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48815, "Length": 119, "Cover_Rate": 0.9015151515151515} {"Template_token": ["", "CounterPropagateAddr", "(", "*", "Clause", ".", "first", ",", "CfCount", ")", ";", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";"], "File": "R600ControlFlowFinalizer12", "Func": "EmitFetchClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48816, "Length": 41, "Cover_Rate": 0.3416666666666667} {"Template_token": ["", "int64_t", "Imm", "=", "Src", ".", "second", ";", "std", "::", "vector", "<", "MachineOperand", "*", ">", "::", "iterator", "It", "=", "llvm", "::", "find_if", "(", "Lits", ",", "[", "&", "]", "(", "MachineOperand", "*", "val", ")", "{", "return", "val", "->", "isImm", "(", ")", "&&", "(", "val", "->", "getImm", "(", ")", "==", "Imm", ")", ";", "}", ")", ";", "MachineOperand", "&", "Operand", "=", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "literal", ")", ")", ";", "if", "(", "It", "!=", "Lits", ".", "end", "(", ")", ")", "{", "unsigned", "Index", "=", "It", "-", "Lits", ".", "begin", "(", ")", ";", "Src", ".", "first", "->", "setReg", "(", "LiteralRegs", "[", "Index", "]", ")", ";", "}", "else", "{", "assert", "(", "Lits", ".", "size", "(", ")", "<", "", "&&", "", ")", ";", "Src", ".", "first", "->", "setReg", "(", "LiteralRegs", "[", "Lits", ".", "size", "(", ")", "]", ")", ";", "Lits", ".", "push_back", "(", "&", "Operand", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer12", "Func": "getLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48817, "Length": 154, "Cover_Rate": 0.616} {"Template_token": ["", "std", "::", "vector", "<", "MachineOperand", "*", ">", "::", "iterator", "It", "=", "llvm", "::", "find_if", "(", "Lits", ",", "[", "&", "]", "(", "MachineOperand", "*", "val", ")", "{", "return", "val", "->", "isImm", "(", ")", "&&", "(", "val", "->", "getImm", "(", ")", "==", "Imm", ")", ";", "}", ")", ";", "MachineOperand", "&", "Operand", "=", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "literal", ")", ")", ";", "if", "(", "It", "!=", "Lits", ".", "end", "(", ")", ")", "{", "unsigned", "Index", "=", "It", "-", "Lits", ".", "begin", "(", ")", ";", "Src", ".", "first", "->", "setReg", "(", "LiteralRegs", "[", "Index", "]", ")", ";", "}", "else", "{", "assert", "(", "Lits", ".", "size", "(", ")", "<", "", "&&", "", ")", ";", "Src", ".", "first", "->", "setReg", "(", "LiteralRegs", "[", "Lits", ".", "size", "(", ")", "]", ")", ";", "Lits", ".", "push_back", "(", "&", "Operand", ")", ";", "}"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer12", "Func": "getLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48818, "Length": 146, "Cover_Rate": 0.584} {"Template_token": ["", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "*", "I", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "DstMI", "=", "Reg", ";"], "ground_truth": ["else", "DstMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "RegisterInfo", "::", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";"], "File": "R600ControlFlowFinalizer12", "Func": "isCompatibleWithClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48819, "Length": 104, "Cover_Rate": 0.45414847161572053} {"Template_token": ["", "bool", "CFStack", "::", "branchStackContains", "(", "CFStack", "::", "StackItem", "Item", ")", "{"], "ground_truth": ["return", "llvm", "::", "is_contained", "(", "BranchStack", ",", "Item", ")", ";"], "File": "R600ControlFlowFinalizer16", "Func": "branchStackContains", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48821, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "bool", "CFStack", "::", "branchStackContains", "(", "CFStack", "::", "StackItem", "Item", ")", "{", "return", "llvm", "::", "is_contained", "(", "BranchStack", ",", "Item", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer16", "Func": "branchStackContains", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48822, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "Clause", ".", "second", ")", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "MI", ")", ";"], "ground_truth": ["CfCount", "+=", "Clause", ".", "second", ".", "size", "(", ")", ";"], "File": "R600ControlFlowFinalizer16", "Func": "EmitALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48823, "Length": 50, "Cover_Rate": 0.45045045045045046} {"Template_token": ["", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";"], "ground_truth": ["for", "(", "MachineInstr", "*", "MI", ":", "Clause", ".", "second", ")", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "MI", ")", ";"], "File": "R600ControlFlowFinalizer16", "Func": "EmitALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48824, "Length": 40, "Cover_Rate": 0.36036036036036034} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";"], "ground_truth": ["for", "(", "MachineInstr", "*", "MI", ":", "Clause", ".", "second", ")", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "MI", ")", ";"], "File": "R600ControlFlowFinalizer16", "Func": "EmitFetchClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48825, "Length": 52, "Cover_Rate": 0.5252525252525253} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "Clause", ".", "second", ")", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "MI", ")", ";", "CfCount", "+=", "", "*", "Clause", ".", "second", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer16", "Func": "EmitFetchClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48826, "Length": 34, "Cover_Rate": 0.3434343434343434} {"Template_token": ["", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "DstMI", "=", "Reg", ";", "else", "DstMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "RegisterInfo", "::", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "SrcMI", "=", "Reg", ";", "else", "SrcMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "RegisterInfo", "::", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";", "}", "}"], "ground_truth": ["if", "(", "(", "DstRegs", ".", "find", "(", "SrcMI", ")", "==", "DstRegs", ".", "end", "(", ")", ")", ")", "{"], "File": "R600ControlFlowFinalizer16", "Func": "isCompatibleWithClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48827, "Length": 124, "Cover_Rate": 0.5414847161572053} {"Template_token": ["", "void", "CFStack", "::", "updateMaxStackSize", "(", ")", "{", "unsigned", "CurrentStackSize", "=", "CurrentEntries", "+", "divideCeil", "(", "CurrentSubEntries", ",", "", ")", ";"], "ground_truth": ["MaxStackSize", "=", "std", "::", "max", "(", "CurrentStackSize", ",", "MaxStackSize", ")", ";"], "File": "R600ControlFlowFinalizer16", "Func": "updateMaxStackSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48829, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "CFStack", "(", "const", "Subtarget", "*", "st", ",", "CallingConv", "::", "ID", "cc", ")", ":", "ST", "(", "st", ")", ",", "MaxStackSize", "(", "cc", "==", "CallingConv", "::", "_VS", "?", "", ":", "", ")", ",", "CurrentEntries", "(", "", ")", ",", "CurrentSubEntries", "(", "", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer1", "Func": "CFStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48831, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "CFStack", "(", "const", "Subtarget", "*", "st", ",", "CallingConv", "::", "ID", "cc", ")", ":", "ST", "(", "st", ")", ",", "MaxStackSize", "(", "cc", "==", "CallingConv", "::", "_VS", "?", "", ":", "", ")", ",", "CurrentEntries", "(", "", ")", ",", "CurrentSubEntries", "(", "", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer1", "Func": "CFStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48832, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "Clause", ".", "first", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "CounterPropagateAddr", "(", "*", "Clause", ".", "first", ",", "CfCount", ")", ";", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";"], "File": "R600ControlFlowFinalizer1", "Func": "EmitALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48833, "Length": 59, "Cover_Rate": 0.45038167938931295} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Clause", ".", "second", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "Clause", ".", "second", "[", "i", "]", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer1", "Func": "EmitALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48834, "Length": 42, "Cover_Rate": 0.32061068702290074} {"Template_token": ["", "CounterPropagateAddr", "(", "*", "Clause", ".", "first", ",", "CfCount", ")", ";", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";", "BuildMI", "(", "BB", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Clause", ".", "second", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "Clause", ".", "second", "[", "i", "]", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer1", "Func": "EmitFetchClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48835, "Length": 87, "Cover_Rate": 0.7310924369747899} {"Template_token": ["", "CounterPropagateAddr", "(", "*", "Clause", ".", "first", ",", "CfCount", ")", ";", "MachineBasicBlock", "*", "BB", "=", "Clause", ".", "first", "->", "getParent", "(", ")", ";", "BuildMI", "(", "BB", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CfCount", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Clause", ".", "second", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BB", "->", "splice", "(", "InsertPos", ",", "BB", ",", "Clause", ".", "second", "[", "i", "]", ")", ";", "}"], "ground_truth": ["CfCount", "+=", "", "*", "Clause", ".", "second", ".", "size", "(", ")", ";"], "File": "R600ControlFlowFinalizer1", "Func": "EmitFetchClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48836, "Length": 99, "Cover_Rate": 0.8319327731092437} {"Template_token": ["", "break", ";", "case", "CF_LOOP_CONTINUE", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_JUMP", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_ELSE", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_POP", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_END", ":", "if", "(", "ST", "->", "hasCaymanISA", "(", ")", ")", "{", "Opcode", "=", "", ";", "break", ";", "}"], "ground_truth": ["Opcode", "=", "isEg", "?", "", ":", "", ";"], "File": "R600ControlFlowFinalizer1", "Func": "getHWInstrDesc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48837, "Length": 81, "Cover_Rate": 0.3151750972762646} {"Template_token": ["", "bool", "isEg", "=", "(", "ST", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "EVERGREEN", ")", ";", "switch", "(", "CFI", ")", "{", "case", "CF_TC", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_VC", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_CALL_FS", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_WHILE_LOOP", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_END_LOOP", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_LOOP_BREAK", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_LOOP_CONTINUE", ":"], "ground_truth": ["Opcode", "=", "isEg", "?", "", ":", "", ";"], "File": "R600ControlFlowFinalizer1", "Func": "getHWInstrDesc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48838, "Length": 109, "Cover_Rate": 0.42412451361867703} {"Template_token": ["", "", ",", "", ",", "", ",", "", "}", ";", "const", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", ",", "", ">", "Srcs", "=", "TII", "->", "getSrcs", "(", "MI", ")", ";", "for", "(", "const", "auto", "&", "Src", ":", "Srcs", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "!=", "", ")", "continue", ";", "int64_t", "Imm", "=", "Src", ".", "second", ";", "std", "::", "vector", "<", "MachineOperand", "*", ">", "::", "iterator", "It", "=", "std", "::", "find_if", "(", "Lits", ".", "begin", "(", ")", ",", "Lits", ".", "end", "(", ")", ",", "[", "&", "]", "(", "MachineOperand", "*", "val", ")", "{", "return", "val", "->", "isImm", "(", ")", "&&", "(", "val", "->", "getImm", "(", ")", "==", "Imm", ")", ";", "}", ")", ";", "MachineOperand", "&", "Operand", "=", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "literal", ")", ")", ";", "if", "(", "It", "!=", "Lits", ".", "end", "(", ")", ")", "{", "unsigned", "Index", "=", "It", "-", "Lits", ".", "begin", "(", ")", ";", "Src", ".", "first", "->", "setReg", "(", "LiteralRegs", "[", "Index", "]", ")", ";", "}", "else", "{", "assert", "(", "Lits", ".", "size", "(", ")", "<", "", "&&", "", ")", ";", "Src", ".", "first", "->", "setReg", "(", "LiteralRegs", "[", "Lits", ".", "size", "(", ")", "]", ")", ";"], "ground_truth": ["Lits", ".", "push_back", "(", "&", "Operand", ")", ";"], "File": "R600ControlFlowFinalizer1", "Func": "getLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48839, "Length": 218, "Cover_Rate": 0.8384615384615385} {"Template_token": ["", "int64_t", "Imm", "=", "Src", ".", "second", ";", "std", "::", "vector", "<", "MachineOperand", "*", ">", "::", "iterator", "It", "=", "std", "::", "find_if", "(", "Lits", ".", "begin", "(", ")", ",", "Lits", ".", "end", "(", ")", ",", "[", "&", "]", "(", "MachineOperand", "*", "val", ")", "{", "return", "val", "->", "isImm", "(", ")", "&&", "(", "val", "->", "getImm", "(", ")", "==", "Imm", ")", ";", "}", ")", ";"], "ground_truth": ["MachineOperand", "&", "Operand", "=", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "literal", ")", ")", ";"], "File": "R600ControlFlowFinalizer1", "Func": "getLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48840, "Length": 87, "Cover_Rate": 0.3346153846153846} {"Template_token": ["", "switch", "(", "Item", ")", "{", "default", ":", "return", "", ";", "case", "CFStack", "::", "FIRST_NON_WQM_PUSH", ":", "assert", "(", "!", "ST", "->", "hasCaymanISA", "(", ")", ")", ";"], "ground_truth": ["if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "R700", ")", "{"], "File": "R600ControlFlowFinalizer1", "Func": "getSubEntrySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48841, "Length": 38, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "R700", ")", "{", "return", "", ";", "}", "else", "{", "return", "", ";", "}"], "ground_truth": ["case", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ":"], "File": "R600ControlFlowFinalizer1", "Func": "getSubEntrySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48842, "Length": 28, "Cover_Rate": 0.3111111111111111} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "*", "I", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "DstMI", "=", "Reg", ";", "else", "DstMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "TRI", "->", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "SrcMI", "=", "Reg", ";", "else", "SrcMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "TRI", "->", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";", "}"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer1", "Func": "isCompatibleWithClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48843, "Length": 142, "Cover_Rate": 0.6200873362445415} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "*", "I", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "DstMI", "=", "Reg", ";", "else", "DstMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "TRI", "->", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "SrcMI", "=", "Reg", ";", "else", "SrcMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "TRI", "->", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";", "}", "}", "if", "(", "(", "DstRegs", ".", "find", "(", "SrcMI", ")", "==", "DstRegs", ".", "end", "(", ")", ")", ")", "{", "DstRegs", ".", "insert", "(", "DstMI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "R600ControlFlowFinalizer1", "Func": "isCompatibleWithClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48844, "Length": 170, "Cover_Rate": 0.74235807860262} {"Template_token": ["", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer1", "Func": "IsTrivialInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48845, "Length": 12, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "IsTrivialInst", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "R600ControlFlowFinalizer1", "Func": "IsTrivialInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48846, "Length": 29, "Cover_Rate": 0.7631578947368421} {"Template_token": ["", "++", "I", ";", "continue", ";", "}", "if", "(", "!", "I", "->", "isBundle", "(", ")", "&&", "!", "TII", "->", "isALUInstr", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "break", ";", "std", "::", "vector", "<", "MachineOperand", "*", ">", "Literals", ";", "if", "(", "I", "->", "isBundle", "(", ")", ")", "{", "MachineInstr", "&", "DeleteMI", "=", "*", "I", ";", "MachineBasicBlock", "::", "instr_iterator", "BI", "=", "I", ".", "getInstrIterator", "(", ")", ";", "while", "(", "++", "BI", "!=", "E", "&&", "BI", "->", "isBundledWithPred", "(", ")", ")", "{", "BI", "->", "unbundleFromPred", "(", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "BI", "->", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isInternalRead", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "false", ")", ";", "}", "getLiteral", "(", "*", "BI", ",", "Literals", ")", ";", "ClauseContent", ".", "push_back", "(", "&", "*", "BI", ")", ";", "}", "I", "=", "BI", ";", "DeleteMI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "{", "getLiteral", "(", "*", "I", ",", "Literals", ")", ";", "ClauseContent", ".", "push_back", "(", "&", "*", "I", ")", ";", "I", "++", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Literals", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "", ")", "{", "MachineInstrBuilder", "MILit", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "if", "(", "Literals", "[", "i", "]", "->", "isImm", "(", ")", ")", "{", "MILit", ".", "addImm", "(", "Literals", "[", "i", "]", "->", "getImm", "(", ")", ")", ";", "}", "else", "{", "MILit", ".", "addGlobalAddress", "(", "Literals", "[", "i", "]", "->", "getGlobal", "(", ")", ",", "Literals", "[", "i", "]", "->", "getOffset", "(", ")", ")", ";", "}", "if", "(", "i", "+", "", "<", "e", ")", "{", "if", "(", "Literals", "[", "i", "+", "", "]", "->", "isImm", "(", ")", ")", "{", "MILit", ".", "addImm", "(", "Literals", "[", "i", "+", "", "]", "->", "getImm", "(", ")", ")", ";", "}", "else", "{", "MILit", ".", "addGlobalAddress", "(", "Literals", "[", "i", "+", "", "]", "->", "getGlobal", "(", ")", ",", "Literals", "[", "i", "+", "", "]", "->", "getOffset", "(", ")", ")", ";", "}", "}", "else", "MILit", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["ClauseContent", ".", "push_back", "(", "MILit", ")", ";"], "File": "R600ControlFlowFinalizer1", "Func": "MakeALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48847, "Length": 358, "Cover_Rate": 0.7617021276595745} {"Template_token": ["", "case", "", ":", "if", "(", "!", "isWQM", ")", "{", "if", "(", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH", ";", "else", "if", "(", "CurrentEntries", ">", "", "&&", "ST", "->", "getGeneration", "(", ")", ">", "Subtarget", "::", "EVERGREEN", "&&", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ";", "else", "Item", "=", "CFStack", "::", "SUB_ENTRY", ";", "}", "else", "Item", "=", "CFStack", "::", "ENTRY", ";"], "ground_truth": ["break", ";"], "File": "R600ControlFlowFinalizer1", "Func": "pushBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48848, "Length": 87, "Cover_Rate": 0.5723684210526315} {"Template_token": ["", "}", "case", "", ":", "{", "LastAlu", ".", "push_back", "(", "nullptr", ")", ";", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_JUMP", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "IfThenElseStack", ".", "push_back", "(", "MIb", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "", ";", "MIb", "->", "dump", "(", ")", ";", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "", ":", "{", "MachineInstr", "*", "JumpInst", "=", "IfThenElseStack", ".", "back", "(", ")", ";", "IfThenElseStack", ".", "pop_back", "(", ")", ";", "CounterPropagateAddr", "(", "*", "JumpInst", ",", "CfCount", ")", ";", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_ELSE", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "", ";", "MIb", "->", "dump", "(", ")", ";", ")", ";", "IfThenElseStack", ".", "push_back", "(", "MIb", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "", ":", "{", "CFStack", ".", "popBranch", "(", ")", ";", "if", "(", "LastAlu", ".", "back", "(", ")", ")", "{", "ToPopAfter", ".", "push_back", "(", "LastAlu", ".", "back", "(", ")", ")", ";", "}", "else", "{", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_POP", ")", ")", ".", "addImm", "(", "CfCount", "+", "", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "MIb", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "", ";", "MIb", "->", "dump", "(", ")", ";", ")", ";", "CfCount", "++", ";", "}", "MachineInstr", "*", "IfOrElseInst", "=", "IfThenElseStack", ".", "back", "(", ")", ";", "IfThenElseStack", ".", "pop_back", "(", ")", ";", "CounterPropagateAddr", "(", "*", "IfOrElseInst", ",", "CfCount", ")", ";", "IfOrElseInst", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "LastAlu", ".", "pop_back", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "CfCount", "++", ";", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_LOOP_BREAK", ")", ")", ".", "addImm", "(", "", ")", ";", "LoopStack", ".", "back", "(", ")", ".", "second", ".", "insert", "(", "MIb", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_LOOP_CONTINUE", ")", ")", ".", "addImm", "(", "", ")", ";", "LoopStack", ".", "back", "(", ")", ".", "second", ".", "insert", "(", "MIb", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "", ":", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "getHWInstrDesc", "(", "CF_END", ")", ")", ";"], "File": "R600ControlFlowFinalizer24", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48851, "Length": 468, "Cover_Rate": 0.300192431045542} {"Template_token": ["", "CFStack", "(", "const", "Subtarget", "*", "st", ",", "CallingConv", "::", "ID", "cc", ")", ":", "ST", "(", "st", ")", ",", "MaxStackSize", "(", "cc", "==", "CallingConv", "::", "_VS", "?", "", ":", "", ")", ",", "CurrentEntries", "(", "", ")", ",", "CurrentSubEntries", "(", "", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer26", "Func": "CFStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48852, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "CFStack", "(", "const", "Subtarget", "*", "st", ",", "CallingConv", "::", "ID", "cc", ")", ":", "ST", "(", "st", ")", ",", "MaxStackSize", "(", "cc", "==", "CallingConv", "::", "_VS", "?", "", ":", "", ")", ",", "CurrentEntries", "(", "", ")", ",", "CurrentSubEntries", "(", "", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer26", "Func": "CFStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48853, "Length": 42, "Cover_Rate": 1.0} {"Template_token": ["", "const", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", ",", "", ">", "Srcs", "=", "TII", "->", "getSrcs", "(", "MI", ")", ";", "for", "(", "const", "auto", "&", "Src", ":", "Srcs", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "!=", "", ")", "continue", ";", "int64_t", "Imm", "=", "Src", ".", "second", ";", "std", "::", "vector", "<", "MachineOperand", "*", ">", "::", "iterator", "It", "=", "std", "::", "find_if", "(", "Lits", ".", "begin", "(", ")", ",", "Lits", ".", "end", "(", ")", ",", "[", "&", "]", "(", "MachineOperand", "*", "val", ")", "{", "return", "val", "->", "isImm", "(", ")", "&&", "(", "val", "->", "getImm", "(", ")", "==", "Imm", ")", ";", "}", ")", ";", "MachineOperand", "&", "Operand", "=", "MI", "->", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "literal", ")", ")", ";", "if", "(", "It", "!=", "Lits", ".", "end", "(", ")", ")", "{", "unsigned", "Index", "=", "It", "-", "Lits", ".", "begin", "(", ")", ";"], "ground_truth": ["Src", ".", "first", "->", "setReg", "(", "LiteralRegs", "[", "Index", "]", ")", ";"], "File": "R600ControlFlowFinalizer26", "Func": "getLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48854, "Length": 169, "Cover_Rate": 0.65} {"Template_token": ["", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_VC", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_CALL_FS", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_WHILE_LOOP", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_END_LOOP", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_LOOP_BREAK", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_LOOP_CONTINUE", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";"], "ground_truth": ["case", "CF_JUMP", ":"], "File": "R600ControlFlowFinalizer29", "Func": "getHWInstrDesc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48857, "Length": 91, "Cover_Rate": 0.3540856031128405} {"Template_token": ["", "case", "CF_TC", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_VC", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_CALL_FS", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_WHILE_LOOP", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_END_LOOP", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_LOOP_BREAK", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";", "break", ";", "case", "CF_LOOP_CONTINUE", ":", "Opcode", "=", "isEg", "?", "", ":", "", ";"], "ground_truth": ["break", ";"], "File": "R600ControlFlowFinalizer29", "Func": "getHWInstrDesc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48858, "Length": 91, "Cover_Rate": 0.3540856031128405} {"Template_token": ["", "CFStack", "::", "StackItem", "Item", "=", "CFStack", "::", "ENTRY", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "!", "isWQM", ")", "{", "if", "(", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH", ";", "else", "if", "(", "CurrentEntries", ">", "", "&&", "ST", "->", "getGeneration", "(", ")", ">", "Subtarget", "::", "EVERGREEN", "&&", "!", "ST", "->", "hasCaymanISA", "(", ")", "&&", "!", "branchStackContains", "(", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ")", ")", "Item", "=", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ";", "else", "Item", "=", "CFStack", "::", "SUB_ENTRY", ";", "}", "else", "Item", "=", "CFStack", "::", "ENTRY", ";", "break", ";", "}", "BranchStack", ".", "push_back", "(", "Item", ")", ";", "if", "(", "Item", "==", "CFStack", "::", "ENTRY", ")", "CurrentEntries", "++", ";", "else", "CurrentSubEntries", "+=", "getSubEntrySize", "(", "Item", ")", ";"], "ground_truth": ["updateMaxStackSize", "(", ")", ";"], "File": "R600ControlFlowFinalizer29", "Func": "pushBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48859, "Length": 135, "Cover_Rate": 0.8881578947368421} {"Template_token": ["", "I", "=", "BI", ";", "DeleteMI", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "getLiteral", "(", "I", ",", "Literals", ")", ";", "ClauseContent", ".", "push_back", "(", "I", ")", ";", "I", "++", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Literals", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "", ")", "{", "unsigned", "literal0", "=", "Literals", "[", "i", "]", ";", "unsigned", "literal2", "=", "(", "i", "+", "", "<", "e", ")", "?", "Literals", "[", "i", "+", "", "]", ":", "", ";", "MachineInstr", "*", "MILit", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "literal0", ")", ".", "addImm", "(", "literal2", ")", ";", "ClauseContent", ".", "push_back", "(", "MILit", ")", ";", "}", "}"], "ground_truth": ["assert", "(", "ClauseContent", ".", "size", "(", ")", "<", "", "&&", "", ")", ";"], "File": "R600ControlFlowFinalizer32", "Func": "MakeALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48860, "Length": 139, "Cover_Rate": 0.3582474226804124} {"Template_token": ["", "", ",", "", ",", "", ",", "", "}", ";", "const", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", ",", "", ">", "Srcs", "=", "TII", "->", "getSrcs", "(", "MI", ")", ";", "for", "(", "const", "auto", "&", "Src", ":", "Srcs", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "!=", "", ")", "continue", ";", "int64_t", "Imm", "=", "Src", ".", "second", ";", "std", "::", "vector", "<", "MachineOperand", "*", ">", "::", "iterator", "It", "=", "find_if", "(", "Lits", ",", "[", "&", "]", "(", "MachineOperand", "*", "val", ")", "{", "return", "val", "->", "isImm", "(", ")", "&&", "(", "val", "->", "getImm", "(", ")", "==", "Imm", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "R600ControlFlowFinalizer33", "Func": "getLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48861, "Length": 108, "Cover_Rate": 0.43548387096774194} {"Template_token": ["", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "DstMI", "=", "Reg", ";", "else", "DstMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "RegisterInfo", "::", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "SrcMI", "=", "Reg", ";", "else", "SrcMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "RegisterInfo", "::", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";", "}", "}", "if", "(", "(", "DstRegs", ".", "find", "(", "SrcMI", ")", "==", "DstRegs", ".", "end", "(", ")", ")", ")", "{", "DstRegs", ".", "insert", "(", "DstMI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "R600ControlFlowFinalizer40", "Func": "isCompatibleWithClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48863, "Length": 134, "Cover_Rate": 0.5851528384279476} {"Template_token": ["", "unsigned", "DstMI", ",", "SrcMI", ";", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "*", "I", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "DstMI", "=", "Reg", ";", "else", "DstMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "RegisterInfo", "::", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer40", "Func": "isCompatibleWithClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48864, "Length": 110, "Cover_Rate": 0.48034934497816595} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createControlFlowFinalizer", "(", "TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["return", "new", "ControlFlowFinalizer", "(", "TM", ")", ";"], "File": "R600ControlFlowFinalizer44", "Func": "createR600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48865, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createControlFlowFinalizer", "(", "TargetMachine", "&", "TM", ")", "{", "return", "new", "ControlFlowFinalizer", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer44", "Func": "createR600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48866, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "ControlFlowFinalizer", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer44", "Func": "R600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48867, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "ControlFlowFinalizer", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer44", "Func": "R600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48868, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "iterator", "UseI", "=", "Def", ";", "UseI", "!=", "BBEnd", ";", "++", "UseI", ")", "{", "AluInstCount", "+=", "OccupiedDwords", "(", "*", "UseI", ")", ";", "if", "(", "!", "SubstituteKCacheBank", "(", "*", "UseI", ",", "KCacheBanks", ",", "false", ")", ")", "return", "false", ";", "if", "(", "AluInstCount", ">=", "TII", "->", "getMaxAlusPerClause", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "UseI", "->", "readsRegister", "(", "MOI", "->", "getReg", "(", ")", ",", "&", "TRI", ")", ")", "LastUseCount", "=", "AluInstCount", ";"], "File": "R600EmitClauseMarkers (2)1", "Func": "canClauseLocalKillFitInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48871, "Length": 74, "Cover_Rate": 0.3288888888888889} {"Template_token": ["", "for", "(", "MachineInstr", "::", "const_mop_iterator", "MOI", "=", "Def", "->", "operands_begin", "(", ")", ",", "MOE", "=", "Def", "->", "operands_end", "(", ")", ";", "MOI", "!=", "MOE", ";", "++", "MOI", ")", "{", "if", "(", "!", "MOI", "->", "isReg", "(", ")", "||", "!", "MOI", "->", "isDef", "(", ")", "||", "TRI", ".", "isPhysRegLiveAcrossClauses", "(", "MOI", "->", "getReg", "(", ")", ")", ")", "continue", ";", "unsigned", "LastUseCount", "=", "", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "UseI", "=", "Def", ";", "UseI", "!=", "BBEnd", ";", "++", "UseI", ")", "{"], "File": "R600EmitClauseMarkers (2)1", "Func": "canClauseLocalKillFitInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48872, "Length": 80, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createEmitClauseMarkers", "(", ")", "{", "return", "new", "EmitClauseMarkers", "(", ")", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers (2)1", "Func": "createR600EmitClauseMarkers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48874, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers (2)1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48875, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers (2)1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48876, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isALU", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "TII", "->", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "TII", "->", "isVector", "(", "MI", ")", "||", "TII", "->", "isCubeOp", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";"], "File": "R600EmitClauseMarkers (2)1", "Func": "isALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48877, "Length": 49, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "IsTrivialInst", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "R600EmitClauseMarkers (2)1", "Func": "IsTrivialInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48878, "Length": 27, "Cover_Rate": 0.627906976744186} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "ClauseHead", ",", "MBB", ".", "findDebugLoc", "(", "ClauseHead", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "Address", "++", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "", ":", "KCacheBanks", "[", "", "]", ".", "first", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(", ")", "<", "", ")", "?", "", ":", "KCacheBanks", "[", "", "]", ".", "first", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "", ":", "", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(", ")", "<", "", ")", "?", "", ":", "", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "", ":", "KCacheBanks", "[", "", "]", ".", "second", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(", ")", "<", "", ")", "?", "", ":", "KCacheBanks", "[", "", "]", ".", "second", ")", ".", "addImm", "(", "AluInstCount", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["return", "I", ";"], "File": "R600EmitClauseMarkers (2)1", "Func": "MakeALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48879, "Length": 150, "Cover_Rate": 0.4065040650406504} {"Template_token": ["", "unsigned", "NumLiteral", "=", "", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "++", "NumLiteral", ";", "}"], "ground_truth": ["return", "", "+", "NumLiteral", ";"], "File": "R600EmitClauseMarkers (2)1", "Func": "OccupiedDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48880, "Length": 66, "Cover_Rate": 0.3815028901734104} {"Template_token": ["", "EmitClauseMarkers", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeEmitClauseMarkersPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers (2)1", "Func": "R600EmitClauseMarkers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48882, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "if", "(", "isALU", "(", "*", "I", ")", ")", "{", "auto", "next", "=", "MakeALUClause", "(", "MBB", ",", "I", ")", ";"], "ground_truth": ["assert", "(", "next", "!=", "I", ")", ";"], "File": "R600EmitClauseMarkers (2)1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48883, "Length": 120, "Cover_Rate": 0.75} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";"], "File": "R600EmitClauseMarkers (2)1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48884, "Length": 69, "Cover_Rate": 0.43125} {"Template_token": ["", "bool", "SubstituteKCacheBank", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "&", "CachedConsts", ",", "bool", "UpdateInstr", "=", "true", ")", "const", "{", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "UsedKCache", ";", "if", "(", "!", "TII", "->", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "true", ";", "const", "SmallVectorImpl", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">>", "&", "Consts", "=", "TII", "->", "getSrcs", "(", "MI", ")", ";", "assert", "(", "(", "TII", "->", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "n", "=", "Consts", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "if", "(", "Consts", "[", "i", "]", ".", "first", "->", "getReg", "(", ")", "!=", "", ")", "continue", ";", "unsigned", "Sel", "=", "Consts", "[", "i", "]", ".", "second", ";", "unsigned", "Chan", "=", "Sel", "&", "", ",", "Index", "=", "(", "(", "Sel", ">>", "", ")", "-", "", ")", "&", "", ";"], "ground_truth": ["unsigned", "KCacheIndex", "=", "Index", "*", "", "+", "Chan", ";"], "File": "R600EmitClauseMarkers (2)1", "Func": "SubstituteKCacheBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48885, "Length": 196, "Cover_Rate": 0.38966202783300197} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "iterator", "UseI", "=", "Def", ";", "UseI", "!=", "BBEnd", ";", "++", "UseI", ")", "{", "AluInstCount", "+=", "OccupiedDwords", "(", "UseI", ")", ";", "if", "(", "!", "SubstituteKCacheBank", "(", "UseI", ",", "KCacheBanks", ",", "false", ")", ")", "return", "false", ";", "if", "(", "AluInstCount", ">=", "TII", "->", "getMaxAlusPerClause", "(", ")", ")", "return", "false", ";", "if", "(", "UseI", "->", "findRegisterUseOperandIdx", "(", "MOI", "->", "getReg", "(", ")", ")", ")", "LastUseCount", "=", "AluInstCount", ";", "if", "(", "UseI", "!=", "Def", "&&", "UseI", "->", "findRegisterDefOperandIdx", "(", "MOI", "->", "getReg", "(", ")", ")", "!=", "-", "", ")", "break", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers (2)", "Func": "canClauseLocalKillFitInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48886, "Length": 92, "Cover_Rate": 0.416289592760181} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "getAccessedBankLine", "(", "unsigned", "Sel", ")", "const", "{", "return", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "(", "(", "Sel", ">>", "", ")", "-", "", ")", ">>", "", ",", "(", "(", "(", "(", "Sel", ">>", "", ")", "-", "", ")", "&", "", ")", ">>", "", ")", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers (2)", "Func": "getAccessedBankLine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48889, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "return", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "(", "(", "Sel", ">>", "", ")", "-", "", ")", ">>", "", ",", "(", "(", "(", "(", "Sel", ">>", "", ")", "-", "", ")", "&", "", ")", ">>", "", ")", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers (2)", "Func": "getAccessedBankLine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48890, "Length": 44, "Cover_Rate": 0.7457627118644068} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48891, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TII", "->", "isALUInstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isVector", "(", "*", "MI", ")", "||", "TII", "->", "isCubeOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "R600EmitClauseMarkers (2)", "Func": "isALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48892, "Length": 55, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers (2)", "Func": "IsTrivialInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48893, "Length": 28, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "}", "if", "(", "!", "canClauseLocalKillFitInClause", "(", "AluInstCount", ",", "KCacheBanks", ",", "I", ",", "E", ")", ")", "break", ";", "if", "(", "!", "SubstituteKCacheBank", "(", "I", ",", "KCacheBanks", ")", ")", "break", ";", "AluInstCount", "+=", "OccupiedDwords", "(", "I", ")", ";", "}", "unsigned", "Opcode", "=", "PushBeforeModifier", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "ClauseHead", ",", "MBB", ".", "findDebugLoc", "(", "ClauseHead", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "Address", "++", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "", ":", "KCacheBanks", "[", "", "]", ".", "first", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(", ")", "<", "", ")", "?", "", ":", "KCacheBanks", "[", "", "]", ".", "first", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "", ":", "", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(", ")", "<", "", ")", "?", "", ":", "", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "", ":", "KCacheBanks", "[", "", "]", ".", "second", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(", ")", "<", "", ")", "?", "", ":", "KCacheBanks", "[", "", "]", ".", "second", ")", ".", "addImm", "(", "AluInstCount", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["return", "I", ";"], "File": "R600EmitClauseMarkers (2)", "Func": "MakeALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48894, "Length": 196, "Cover_Rate": 0.536986301369863} {"Template_token": ["", "unsigned", "NumLiteral", "=", "", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "MI", "->", "operands_begin", "(", ")", ",", "E", "=", "MI", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "++", "NumLiteral", ";"], "File": "R600EmitClauseMarkers (2)", "Func": "OccupiedDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48895, "Length": 60, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "EmitClauseMarkers", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "Address", "(", "", ")", "{", "initializeEmitClauseMarkersPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers (2)", "Func": "R600EmitClauseMarkers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48896, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "initializeEmitClauseMarkersPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers (2)", "Func": "R600EmitClauseMarkers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48897, "Length": 11, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{"], "ground_truth": ["if", "(", "isALU", "(", "I", ")", ")", "I", "=", "MakeALUClause", "(", "MBB", ",", "I", ")", ";"], "File": "R600EmitClauseMarkers (2)", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48898, "Length": 123, "Cover_Rate": 0.9111111111111111} {"Template_token": ["", "UsedKCache", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "KCacheIndex", ")", ")", ";", "continue", ";", "}", "if", "(", "CachedConsts", "[", "", "]", "==", "BankLine", ")", "{", "UsedKCache", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "KCacheIndex", ")", ")", ";", "continue", ";", "}", "if", "(", "CachedConsts", ".", "size", "(", ")", "==", "", ")", "{", "CachedConsts", ".", "push_back", "(", "BankLine", ")", ";", "UsedKCache", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "KCacheIndex", ")", ")", ";", "continue", ";", "}", "if", "(", "CachedConsts", "[", "", "]", "==", "BankLine", ")", "{", "UsedKCache", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "KCacheIndex", ")", ")", ";", "continue", ";", "}", "return", "false", ";", "}", "if", "(", "!", "UpdateInstr", ")", "return", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "j", "=", "", ",", "n", "=", "Consts", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "if", "(", "Consts", "[", "i", "]", ".", "first", "->", "getReg", "(", ")", "!=", "", ")", "continue", ";", "switch", "(", "UsedKCache", "[", "j", "]", ".", "first", ")", "{"], "ground_truth": ["case", "", ":"], "File": "R600EmitClauseMarkers (2)", "Func": "SubstituteKCacheBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48899, "Length": 195, "Cover_Rate": 0.38537549407114624} {"Template_token": ["", "AluInstCount", "+=", "OccupiedDwords", "(", "*", "UseI", ")", ";", "if", "(", "!", "SubstituteKCacheBank", "(", "*", "UseI", ",", "KCacheBanks", ",", "false", ")", ")", "return", "false", ";", "if", "(", "AluInstCount", ">=", "TII", "->", "getMaxAlusPerClause", "(", ")", ")", "return", "false", ";", "if", "(", "UseI", "->", "findRegisterUseOperandIdx", "(", "MOI", "->", "getReg", "(", ")", ")", ")", "LastUseCount", "=", "AluInstCount", ";", "if", "(", "UseI", "!=", "Def", "&&", "UseI", "->", "findRegisterDefOperandIdx", "(", "MOI", "->", "getReg", "(", ")", ")", "!=", "-", "", ")", "break", ";", "}", "if", "(", "LastUseCount", ")", "return", "LastUseCount", "<=", "TII", "->", "getMaxAlusPerClause", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers10", "Func": "canClauseLocalKillFitInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48900, "Length": 96, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "for", "(", "MachineInstr", "::", "const_mop_iterator", "MOI", "=", "Def", "->", "operands_begin", "(", ")", ",", "MOE", "=", "Def", "->", "operands_end", "(", ")", ";", "MOI", "!=", "MOE", ";", "++", "MOI", ")", "{", "if", "(", "!", "MOI", "->", "isReg", "(", ")", "||", "!", "MOI", "->", "isDef", "(", ")", "||", "TRI", ".", "isPhysRegLiveAcrossClauses", "(", "MOI", "->", "getReg", "(", ")", ")", ")", "continue", ";", "unsigned", "LastUseCount", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "UseI", "=", "Def", ";", "UseI", "!=", "BBEnd", ";", "++", "UseI", ")", "{", "AluInstCount", "+=", "OccupiedDwords", "(", "*", "UseI", ")", ";"], "ground_truth": ["if", "(", "!", "SubstituteKCacheBank", "(", "*", "UseI", ",", "KCacheBanks", ",", "false", ")", ")", "return", "false", ";"], "File": "R600EmitClauseMarkers10", "Func": "canClauseLocalKillFitInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48901, "Length": 104, "Cover_Rate": 0.46846846846846846} {"Template_token": ["", "if", "(", "TII", "->", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isVector", "(", "MI", ")", "||", "TII", "->", "isCubeOp", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "R600EmitClauseMarkers10", "Func": "isALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48902, "Length": 74, "Cover_Rate": 0.7551020408163265} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "R600EmitClauseMarkers10", "Func": "IsTrivialInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48903, "Length": 21, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "}", "if", "(", "TII", "->", "mustBeLastInClause", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "I", "++", ";", "break", ";", "}", "if", "(", "!", "canClauseLocalKillFitInClause", "(", "AluInstCount", ",", "KCacheBanks", ",", "I", ",", "E", ")", ")", "break", ";", "if", "(", "!", "SubstituteKCacheBank", "(", "*", "I", ",", "KCacheBanks", ")", ")", "break", ";", "AluInstCount", "+=", "OccupiedDwords", "(", "*", "I", ")", ";", "}", "unsigned", "Opcode", "=", "PushBeforeModifier", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "ClauseHead", ",", "MBB", ".", "findDebugLoc", "(", "ClauseHead", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "Address", "++", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "", ":", "KCacheBanks", "[", "", "]", ".", "first", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(", ")", "<", "", ")", "?", "", ":", "KCacheBanks", "[", "", "]", ".", "first", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "", ":", "", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(", ")", "<", "", ")", "?", "", ":", "", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "", ":", "KCacheBanks", "[", "", "]", ".", "second", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(", ")", "<", "", ")", "?", "", ":", "KCacheBanks", "[", "", "]", ".", "second", ")", ".", "addImm", "(", "AluInstCount", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["return", "I", ";"], "File": "R600EmitClauseMarkers10", "Func": "MakeALUClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48904, "Length": 218, "Cover_Rate": 0.5907859078590786} {"Template_token": ["", "unsigned", "NumLiteral", "=", "", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "++", "NumLiteral", ";", "}", "return", "", "+", "NumLiteral", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers10", "Func": "OccupiedDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48905, "Length": 67, "Cover_Rate": 0.3872832369942196} {"Template_token": ["", "}", "if", "(", "TII", "->", "isLDSRetInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "", ";", "if", "(", "TII", "->", "isVector", "(", "MI", ")", "||", "TII", "->", "isCubeOp", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "TII", "->", "isReductionOp", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "", ";"], "ground_truth": ["unsigned", "NumLiteral", "=", "", ";"], "File": "R600EmitClauseMarkers10", "Func": "OccupiedDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48906, "Length": 56, "Cover_Rate": 0.3236994219653179} {"Template_token": ["", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "if", "(", "isALU", "(", "*", "I", ")", ")", "I", "=", "MakeALUClause", "(", "MBB", ",", "I", ")", ";"], "ground_truth": ["else", "++", "I", ";"], "File": "R600EmitClauseMarkers10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48907, "Length": 86, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "}", "if", "(", "CachedConsts", "[", "", "]", "==", "BankLine", ")", "{", "UsedKCache", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "KCacheIndex", ")", ")", ";", "continue", ";", "}", "return", "false", ";", "}", "if", "(", "!", "UpdateInstr", ")", "return", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "j", "=", "", ",", "n", "=", "Consts", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "if", "(", "Consts", "[", "i", "]", ".", "first", "->", "getReg", "(", ")", "!=", "", ")", "continue", ";", "switch", "(", "UsedKCache", "[", "j", "]", ".", "first", ")", "{", "case", "", ":", "Consts", "[", "i", "]", ".", "first", "->", "setReg", "(", "", ".", "getRegister", "(", "UsedKCache", "[", "j", "]", ".", "second", ")", ")", ";", "break", ";", "case", "", ":", "Consts", "[", "i", "]", ".", "first", "->", "setReg", "(", "", ".", "getRegister", "(", "UsedKCache", "[", "j", "]", ".", "second", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "j", "++", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "R600EmitClauseMarkers10", "Func": "SubstituteKCacheBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48908, "Length": 168, "Cover_Rate": 0.33399602385685884} {"Template_token": ["", "CachedConsts", ".", "push_back", "(", "BankLine", ")", ";", "UsedKCache", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "KCacheIndex", ")", ")", ";", "continue", ";", "}", "if", "(", "CachedConsts", "[", "", "]", "==", "BankLine", ")", "{", "UsedKCache", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "KCacheIndex", ")", ")", ";", "continue", ";", "}", "if", "(", "CachedConsts", ".", "size", "(", ")", "==", "", ")", "{", "CachedConsts", ".", "push_back", "(", "BankLine", ")", ";", "UsedKCache", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "KCacheIndex", ")", ")", ";", "continue", ";", "}", "if", "(", "CachedConsts", "[", "", "]", "==", "BankLine", ")", "{", "UsedKCache", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "KCacheIndex", ")", ")", ";", "continue", ";", "}", "return", "false", ";", "}", "if", "(", "!", "UpdateInstr", ")", "return", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "j", "=", "", ",", "n", "=", "Consts", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "if", "(", "Consts", "[", "i", "]", ".", "first", "->", "getReg", "(", ")", "!=", "", ")", "continue", ";", "switch", "(", "UsedKCache", "[", "j", "]", ".", "first", ")", "{", "case", "", ":", "Consts", "[", "i", "]", ".", "first", "->", "setReg", "(", "", ".", "getRegister", "(", "UsedKCache", "[", "j", "]", ".", "second", ")", ")", ";", "break", ";", "case", "", ":", "Consts", "[", "i", "]", ".", "first", "->", "setReg", "(", "", ".", "getRegister", "(", "UsedKCache", "[", "j", "]", ".", "second", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers10", "Func": "SubstituteKCacheBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48909, "Length": 261, "Cover_Rate": 0.5188866799204771} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "if", "(", "isALU", "(", "*", "I", ")", ")", "{", "auto", "next", "=", "MakeALUClause", "(", "MBB", ",", "I", ")", ";", "assert", "(", "next", "!=", "I", ")", ";", "I", "=", "next", ";"], "ground_truth": ["}", "else", "++", "I", ";"], "File": "R600EmitClauseMarkers11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48910, "Length": 74, "Cover_Rate": 0.556390977443609} {"Template_token": ["", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "if", "(", "isALU", "(", "*", "I", ")", ")", "{", "auto", "next", "=", "MakeALUClause", "(", "MBB", ",", "I", ")", ";", "assert", "(", "next", "!=", "I", ")", ";", "I", "=", "next", ";"], "ground_truth": ["}", "else", "++", "I", ";"], "File": "R600EmitClauseMarkers13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48911, "Length": 129, "Cover_Rate": 0.80625} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "if", "(", "isALU", "(", "*", "I", ")", ")", "{"], "ground_truth": ["auto", "next", "=", "MakeALUClause", "(", "MBB", ",", "I", ")", ";"], "File": "R600EmitClauseMarkers13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48912, "Length": 76, "Cover_Rate": 0.475} {"Template_token": ["", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "MachineInstr", "::", "const_mop_iterator", "MOI", "=", "Def", "->", "operands_begin", "(", ")", ",", "MOE", "=", "Def", "->", "operands_end", "(", ")", ";", "MOI", "!=", "MOE", ";", "++", "MOI", ")", "{"], "ground_truth": ["if", "(", "!", "MOI", "->", "isReg", "(", ")", "||", "!", "MOI", "->", "isDef", "(", ")", "||", "TRI", ".", "isPhysRegLiveAcrossClauses", "(", "MOI", "->", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "R600EmitClauseMarkers19", "Func": "canClauseLocalKillFitInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48913, "Length": 69, "Cover_Rate": 0.3094170403587444} {"Template_token": ["", "for", "(", "MachineInstr", "::", "const_mop_iterator", "MOI", "=", "Def", "->", "operands_begin", "(", ")", ",", "MOE", "=", "Def", "->", "operands_end", "(", ")", ";", "MOI", "!=", "MOE", ";", "++", "MOI", ")", "{", "if", "(", "!", "MOI", "->", "isReg", "(", ")", "||", "!", "MOI", "->", "isDef", "(", ")", "||", "TRI", ".", "isPhysRegLiveAcrossClauses", "(", "MOI", "->", "getReg", "(", ")", ")", ")", "continue", ";", "unsigned", "LastUseCount", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "UseI", "=", "Def", ";", "UseI", "!=", "BBEnd", ";", "++", "UseI", ")", "{", "AluInstCount", "+=", "OccupiedDwords", "(", "*", "UseI", ")", ";", "if", "(", "!", "SubstituteKCacheBank", "(", "*", "UseI", ",", "KCacheBanks", ",", "false", ")", ")", "return", "false", ";", "if", "(", "AluInstCount", ">=", "TII", "->", "getMaxAlusPerClause", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "UseI", "->", "findRegisterUseOperandIdx", "(", "MOI", "->", "getReg", "(", ")", ")", ")", "LastUseCount", "=", "AluInstCount", ";"], "File": "R600EmitClauseMarkers19", "Func": "canClauseLocalKillFitInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48914, "Length": 134, "Cover_Rate": 0.600896860986547} {"Template_token": ["", "CachedConsts", ".", "push_back", "(", "BankLine", ")", ";", "UsedKCache", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "KCacheIndex", ")", ")", ";", "continue", ";", "}", "if", "(", "CachedConsts", "[", "", "]", "==", "BankLine", ")", "{", "UsedKCache", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "KCacheIndex", ")", ")", ";", "continue", ";", "}", "if", "(", "CachedConsts", ".", "size", "(", ")", "==", "", ")", "{", "CachedConsts", ".", "push_back", "(", "BankLine", ")", ";", "UsedKCache", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "KCacheIndex", ")", ")", ";", "continue", ";", "}", "if", "(", "CachedConsts", "[", "", "]", "==", "BankLine", ")", "{", "UsedKCache", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "", ",", "KCacheIndex", ")", ")", ";", "continue", ";", "}", "return", "false", ";", "}", "if", "(", "!", "UpdateInstr", ")", "return", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "j", "=", "", ",", "n", "=", "Consts", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "if", "(", "Consts", "[", "i", "]", ".", "first", "->", "getReg", "(", ")", "!=", "", ")", "continue", ";", "switch", "(", "UsedKCache", "[", "j", "]", ".", "first", ")", "{", "case", "", ":", "Consts", "[", "i", "]", ".", "first", "->", "setReg", "(", "", ".", "getRegister", "(", "UsedKCache", "[", "j", "]", ".", "second", ")", ")", ";", "break", ";", "case", "", ":", "Consts", "[", "i", "]", ".", "first", "->", "setReg", "(", "", ".", "getRegister", "(", "UsedKCache", "[", "j", "]", ".", "second", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "R600EmitClauseMarkers19", "Func": "SubstituteKCacheBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48916, "Length": 253, "Cover_Rate": 0.501984126984127} {"Template_token": ["", "if", "(", "!", "SubstituteKCacheBank", "(", "*", "UseI", ",", "KCacheBanks", ",", "false", ")", ")", "return", "false", ";", "if", "(", "AluInstCount", ">=", "TII", "->", "getMaxAlusPerClause", "(", ")", ")", "return", "false", ";", "if", "(", "UseI", "->", "readsRegister", "(", "MOI", "->", "getReg", "(", ")", ")", ")", "LastUseCount", "=", "AluInstCount", ";", "if", "(", "UseI", "!=", "Def", "&&", "UseI", "->", "killsRegister", "(", "MOI", "->", "getReg", "(", ")", ")", ")", "break", ";", "}", "if", "(", "LastUseCount", ")", "return", "LastUseCount", "<=", "TII", "->", "getMaxAlusPerClause", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers20", "Func": "canClauseLocalKillFitInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48917, "Length": 89, "Cover_Rate": 0.4063926940639269} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{"], "ground_truth": ["if", "(", "isALU", "(", "*", "I", ")", ")", "I", "=", "MakeALUClause", "(", "MBB", ",", "I", ")", ";"], "File": "R600EmitClauseMarkers2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48918, "Length": 95, "Cover_Rate": 0.6884057971014492} {"Template_token": ["", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "if", "(", "isALU", "(", "*", "I", ")", ")", "I", "=", "MakeALUClause", "(", "MBB", ",", "I", ")", ";", "else", "++", "I", ";", "}"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48919, "Length": 132, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "return", "new", "ExpandSpecialInstrsPass", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs12", "Func": "createR600ExpandSpecialInstrsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48920, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "R600ExpandSpecialInstrs12", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48922, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs12", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48923, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "ExpandSpecialInstrsPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs12", "Func": "R600ExpandSpecialInstrsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48924, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ExpandSpecialInstrsPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs12", "Func": "R600ExpandSpecialInstrsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48925, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Mask", "=", "(", "Chan", "!=", "TRI", ".", "getHWRegChan", "(", "DstReg", ")", ")", ";", "unsigned", "SubDstReg", "=", "", ".", "getRegister", "(", "(", "DstBase", "*", "", ")", "+", "Chan", ")", ";", "MachineInstr", "*", "BMI", "=", "TII", "->", "buildSlotOfVectorInstruction", "(", "MBB", ",", "&", "MI", ",", "Chan", ",", "SubDstReg", ")", ";", "if", "(", "Chan", ">", "", ")", "{", "BMI", "->", "bundleWithPred", "(", ")", ";", "}", "if", "(", "Mask", ")", "{", "TII", "->", "addFlag", "(", "*", "BMI", ",", "", ",", "MO_FLAG_MASK", ")", ";", "}", "if", "(", "Chan", "!=", "", ")", "TII", "->", "addFlag", "(", "*", "BMI", ",", "", ",", "MO_FLAG_NOT_LAST", ")", ";", "unsigned", "Opcode", "=", "BMI", "->", "getOpcode", "(", ")", ";", "unsigned", "Src0", "=", "BMI", "->", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0", ")", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1", "=", "BMI", "->", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1", ")", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "Src0", ";", "(", "void", ")", "Src1", ";", "if", "(", "(", "TRI", ".", "getEncodingValue", "(", "Src0", ")", "&", "", ")", "<", "", "&&", "(", "TRI", ".", "getEncodingValue", "(", "Src1", ")", "&", "", ")", "<", "", ")", "assert", "(", "TRI", ".", "getHWRegChan", "(", "Src0", ")", "==", "TRI", ".", "getHWRegChan", "(", "Src1", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "}", "bool", "IsReduction", "=", "TII", "->", "isReductionOp", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "bool", "IsVector", "=", "TII", "->", "isVector", "(", "MI", ")", ";", "bool", "IsCube", "=", "TII", "->", "isCubeOp", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "!", "IsReduction", "&&", "!", "IsVector", "&&", "!", "IsCube", ")", "{", "continue", ";", "}", "for", "(", "unsigned", "Chan", "=", "", ";", "Chan", "<", "", ";", "Chan", "++", ")", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ",", "", "::", "dst", ")", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src0", "=", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ",", "", "::", "src0", ")", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1", "=", "", ";", "if", "(", "!", "IsCube", ")", "{", "int", "Src1Idx", "=", "TII", "->", "getOperandIdx", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "!=", "-", "", ")", "{", "Src1", "=", "MI", ".", "getOperand", "(", "Src1Idx", ")", ".", "getReg", "(", ")", ";", "}", "}", "if", "(", "IsReduction", ")", "{", "unsigned", "SubRegIndex", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "Chan", ")", ";", "Src0", "=", "TRI", ".", "getSubReg", "(", "Src0", ",", "SubRegIndex", ")", ";", "Src1", "=", "TRI", ".", "getSubReg", "(", "Src1", ",", "SubRegIndex", ")", ";", "}", "else", "if", "(", "IsCube", ")", "{", "static", "const", "int", "CubeSrcSwz", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "unsigned", "SubRegIndex0", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "CubeSrcSwz", "[", "Chan", "]", ")", ";", "unsigned", "SubRegIndex1", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "CubeSrcSwz", "[", "", "-", "Chan", "]", ")", ";", "Src1", "=", "TRI", ".", "getSubReg", "(", "Src0", ",", "SubRegIndex1", ")", ";", "Src0", "=", "TRI", ".", "getSubReg", "(", "Src0", ",", "SubRegIndex0", ")", ";", "}", "bool", "Mask", "=", "false", ";", "bool", "NotLast", "=", "true", ";"], "ground_truth": ["if", "(", "IsCube", ")", "{"], "File": "R600ExpandSpecialInstrs12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48926, "Length": 508, "Cover_Rate": 0.3981191222570533} {"Template_token": ["", "uint64_t", "Val", "=", "OldMI", "->", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "TII", "->", "setImmOperand", "(", "*", "NewMI", ",", "Op", ",", "Val", ")", ";", "}"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs12", "Func": "SetFlagInNewMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48928, "Length": 28, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "uint64_t", "Val", "=", "OldMI", "->", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "TII", "->", "setImmOperand", "(", "*", "NewMI", ",", "Op", ",", "Val", ")", ";", "}"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs12", "Func": "SetFlagInNewMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48929, "Length": 28, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "void", "ExpandSpecialInstrsPass", "::", "SetFlagInNewMI", "(", "MachineInstr", "*", "NewMI", ",", "const", "MachineInstr", "*", "OldMI", ",", "unsigned", "Op", ")", "{", "int", "OpIdx", "=", "TII", "->", "getOperandIdx", "(", "*", "OldMI", ",", "Op", ")", ";", "if", "(", "OpIdx", ">", "-", "", ")", "{", "uint64_t", "Val", "=", "OldMI", "->", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["TII", "->", "setImmOperand", "(", "NewMI", ",", "Op", ",", "Val", ")", ";"], "File": "R600ExpandSpecialInstrs25", "Func": "SetFlagInNewMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48936, "Length": 64, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "if", "(", "OpIdx", ">", "-", "", ")", "{", "uint64_t", "Val", "=", "OldMI", "->", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "TII", "->", "setImmOperand", "(", "NewMI", ",", "Op", ",", "Val", ")", ";", "}"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs25", "Func": "SetFlagInNewMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48937, "Length": 35, "Cover_Rate": 0.5303030303030303} {"Template_token": ["", "for", "(", "unsigned", "Chan", "=", "", ";", "Chan", "<", "", ";", "Chan", "++", ")", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ",", "", "::", "dst", ")", ")", ".", "getReg", "(", ")", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ",", "", "::", "src0", ")", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1", "=", "", ";", "if", "(", "!", "IsCube", ")", "{", "int", "Src1Idx", "=", "TII", "->", "getOperandIdx", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "!=", "-", "", ")", "{", "Src1", "=", "MI", ".", "getOperand", "(", "Src1Idx", ")", ".", "getReg", "(", ")", ";", "}", "}", "if", "(", "IsReduction", ")", "{", "unsigned", "SubRegIndex", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "Chan", ")", ";", "Src0", "=", "TRI", ".", "getSubReg", "(", "Src0", ",", "SubRegIndex", ")", ";", "Src1", "=", "TRI", ".", "getSubReg", "(", "Src1", ",", "SubRegIndex", ")", ";", "}", "else", "if", "(", "IsCube", ")", "{", "static", "const", "int", "CubeSrcSwz", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "unsigned", "SubRegIndex0", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "CubeSrcSwz", "[", "Chan", "]", ")", ";", "unsigned", "SubRegIndex1", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "CubeSrcSwz", "[", "", "-", "Chan", "]", ")", ";", "Src1", "=", "TRI", ".", "getSubReg", "(", "Src0", ",", "SubRegIndex1", ")", ";", "Src0", "=", "TRI", ".", "getSubReg", "(", "Src0", ",", "SubRegIndex0", ")", ";", "}", "bool", "Mask", "=", "false", ";", "bool", "NotLast", "=", "true", ";", "if", "(", "IsCube", ")", "{", "unsigned", "SubRegIndex", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "Chan", ")", ";", "DstReg", "=", "TRI", ".", "getSubReg", "(", "DstReg", ",", "SubRegIndex", ")", ";", "}", "else", "{", "Mask", "=", "(", "Chan", "!=", "TRI", ".", "getHWRegChan", "(", "DstReg", ")", ")", ";", "unsigned", "DstBase", "=", "TRI", ".", "getEncodingValue", "(", "DstReg", ")", "&", "HW_REG_MASK", ";", "DstReg", "=", "", ".", "getRegister", "(", "(", "DstBase", "*", "", ")", "+", "Chan", ")", ";", "}", "NotLast", "=", "(", "Chan", "!=", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "default", ":", "break", ";", "}", "MachineInstr", "*", "NewMI", "=", "TII", "->", "buildDefaultInstruction", "(", "MBB", ",", "I", ",", "Opcode", ",", "DstReg", ",", "Src0", ",", "Src1", ")", ";", "if", "(", "Chan", "!=", "", ")", "NewMI", "->", "bundleWithPred", "(", ")", ";", "if", "(", "Mask", ")", "{"], "ground_truth": ["TII", "->", "addFlag", "(", "*", "NewMI", ",", "", ",", "MO_FLAG_MASK", ")", ";"], "File": "R600ExpandSpecialInstrs28", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48938, "Length": 396, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs2", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48942, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "ExpandSpecialInstrsPass", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs2", "Func": "R600ExpandSpecialInstrsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48944, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "ExpandSpecialInstrsPass", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs2", "Func": "R600ExpandSpecialInstrsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48945, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "ExpandSpecialInstrsPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs9", "Func": "R600ExpandSpecialInstrsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48948, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "ExpandSpecialInstrsPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "R600ExpandSpecialInstrs9", "Func": "R600ExpandSpecialInstrsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48949, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "StackOffset", "FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "RegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "OffsetBytes", "=", "", "*", "(", "getStackWidth", "(", "MF", ")", "*", "", ")", ";", "int", "UpperBound", "=", "FI", "==", "-", "", "?", "MFI", ".", "getNumObjects", "(", ")", ":", "FI", ";"], "ground_truth": ["for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ";", "i", "<", "UpperBound", ";", "++", "i", ")", "{"], "File": "R600FrameLowering12", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48950, "Length": 106, "Cover_Rate": 0.585635359116022} {"Template_token": ["", "StackOffset", "FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "RegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";"], "File": "R600FrameLowering12", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48951, "Length": 57, "Cover_Rate": 0.3149171270718232} {"Template_token": ["", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "R600FrameLowering1", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48952, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "R600FrameLowering1", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48953, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "void", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "R600FrameLowering1", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48954, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "void", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "R600FrameLowering1", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48955, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ";", "i", "<", "UpperBound", ";", "++", "i", ")", "{", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "MFI", ".", "getObjectAlign", "(", "i", ")", ")", ";", "OffsetBytes", "+=", "MFI", ".", "getObjectSize", "(", "i", ")", ";", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "Align", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "R600FrameLowering2", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48958, "Length": 55, "Cover_Rate": 0.3125} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", "=", "Align", "::", "None", "(", ")", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "R600FrameLowering5", "Func": "R600FrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48959, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", "=", "Align", "::", "None", "(", ")", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "R600FrameLowering5", "Func": "R600FrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48960, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", "=", "", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "R600FrameLowering9", "Func": "R600FrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48961, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", "=", "", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "R600FrameLowering9", "Func": "R600FrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48962, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "::", "~", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "R600FrameLowering9", "Func": "~R600FrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48963, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "::", "~", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "R600FrameLowering9", "Func": "~R600FrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48964, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "R600FrameLowering", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48965, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "R600FrameLowering", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48966, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "void", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "R600FrameLowering", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48967, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "void", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "R600FrameLowering", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48968, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "RegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "OffsetBytes", "=", "", "*", "(", "getStackWidth", "(", "MF", ")", "*", "", ")", ";", "int", "UpperBound", "=", "FI", "==", "-", "", "?", "MFI", ".", "getNumObjects", "(", ")", ":", "FI", ";", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ";", "i", "<", "UpperBound", ";", "++", "i", ")", "{", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "MFI", ".", "getObjectAlignment", "(", "i", ")", ")", ";", "OffsetBytes", "+=", "MFI", ".", "getObjectSize", "(", "i", ")", ";"], "ground_truth": ["OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "", ")", ";"], "File": "R600FrameLowering", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48969, "Length": 119, "Cover_Rate": 0.6878612716763006} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", "=", "Align", "(", "", ")", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "R600FrameLowering", "Func": "R600FrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48970, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", "=", "Align", "(", "", ")", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "R600FrameLowering", "Func": "R600FrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48971, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "R600InstPrinter", "Func": "printMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48972, "Length": 16, "Cover_Rate": 0.37209302325581395} {"Template_token": ["", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "R600InstPrinter", "Func": "printOMOD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48973, "Length": 26, "Cover_Rate": 0.4} {"Template_token": ["", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PriorI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "AllowModify", ")", "I", "->", "removeFromParent", "(", ")", ";", "I", "=", "PriorI", ";", "}", "MachineInstr", "&", "LastInst", "=", "*", "I", ";", "unsigned", "LastOpc", "=", "LastInst", ".", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isJump", "(", "(", "--", "I", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "LastOpc", "==", "", ")", "{", "TBB", "=", "LastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "LastOpc", "==", "", ")", "{", "auto", "predSet", "=", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "LastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "&", "SecondLastInst", "=", "*", "I", ";"], "ground_truth": ["unsigned", "SecondLastOpc", "=", "SecondLastInst", ".", "getOpcode", "(", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48974, "Length": 222, "Cover_Rate": 0.5162790697674419} {"Template_token": ["", "if", "(", "isBranch", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isJump", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PriorI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "AllowModify", ")", "I", "->", "removeFromParent", "(", ")", ";", "I", "=", "PriorI", ";", "}", "MachineInstr", "&", "LastInst", "=", "*", "I", ";", "unsigned", "LastOpc", "=", "LastInst", ".", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isJump", "(", "(", "--", "I", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "LastOpc", "==", "", ")", "{", "TBB", "=", "LastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "LastOpc", "==", "", ")", "{", "auto", "predSet", "=", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "LastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "&", "SecondLastInst", "=", "*", "I", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", ".", "getOpcode", "(", ")", ";", "if", "(", "SecondLastOpc", "==", "", "&&", "LastOpc", "==", "", ")", "{", "auto", "predSet", "=", "--", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}"], "ground_truth": ["TBB", "=", "SecondLastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48975, "Length": 302, "Cover_Rate": 0.7023255813953488} {"Template_token": ["", "if", "(", "Src1Reg", ")", "{", "MIB", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "}", "MIB", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src0Reg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ";", "if", "(", "Src1Reg", ")", "{", "MIB", ".", "addReg", "(", "Src1Reg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ";", "}"], "ground_truth": ["MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "buildDefaultInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48976, "Length": 122, "Cover_Rate": 0.6777777777777778} {"Template_token": ["", "}", "MachineInstr", "*", "MOVA", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "", ",", "OffsetReg", ")", ";", "setImmOperand", "(", "*", "MOVA", ",", "", "::", "write", ",", "", ")", ";", "MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "ValueReg", ",", "AddrReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "setImmOperand", "(", "*", "Mov", ",", "", "::", "src0_rel", ",", "", ")", ";"], "ground_truth": ["return", "Mov", ";"], "File": "R600InstrInfo (2)1", "Func": "buildIndirectRead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48977, "Length": 76, "Cover_Rate": 0.3877551020408163} {"Template_token": ["", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "}", "MachineInstr", "*", "MOVA", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "", ",", "OffsetReg", ")", ";", "setImmOperand", "(", "*", "MOVA", ",", "", "::", "write", ",", "", ")", ";", "MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "AddrReg", ",", "ValueReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "setImmOperand", "(", "*", "Mov", ",", "", "::", "dst_rel", ",", "", ")", ";"], "ground_truth": ["return", "Mov", ";"], "File": "R600InstrInfo (2)1", "Func": "buildIndirectWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48978, "Length": 132, "Cover_Rate": 0.673469387755102} {"Template_token": ["", "if", "(", "isVector", "(", "MI", ")", "||", "isCubeOp", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "R600InstrInfo (2)1", "Func": "canBeConsideredALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48979, "Length": 51, "Cover_Rate": 0.5425531914893617} {"Template_token": ["", "VectorComponents", "=", "", ";", "}", "else", "if", "(", "(", "", ".", "contains", "(", "DestReg", ")", "||", "", ".", "contains", "(", "DestReg", ")", ")", "&&", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ")", "{", "VectorComponents", "=", "", ";", "}", "if", "(", "VectorComponents", ">", "", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "VectorComponents", ";", "I", "++", ")", "{", "unsigned", "SubRegIndex", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "I", ")", ";", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubRegIndex", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubRegIndex", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "MachineInstr", "*", "NewMI", "=", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "", ",", "DestReg", ",", "SrcReg", ")", ";"], "ground_truth": ["NewMI", "->", "getOperand", "(", "getOperandIdx", "(", "*", "NewMI", ",", "", "::", "src0", ")", ")", ".", "setIsKill", "(", "KillSrc", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48980, "Length": 159, "Cover_Rate": 0.6284584980237155} {"Template_token": ["", "const", "InstrItineraryData", "*", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "STI", ")", ".", "createDFAPacketizer", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "CreateTargetScheduleState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48981, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "return", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "STI", ")", ".", "createDFAPacketizer", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "CreateTargetScheduleState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48982, "Length": 17, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "return", "MI", ".", "findRegisterDefOperandIdx", "(", "", ",", "false", ",", "false", ",", "&", "RI", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "definesAddressRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48983, "Length": 19, "Cover_Rate": 0.59375} {"Template_token": ["", "bool", "InstrInfo", "::", "DefinesPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{"], "ground_truth": ["return", "isPredicateSetter", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "DefinesPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48985, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "bool", "InstrInfo", "::", "DefinesPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "return", "isPredicateSetter", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "DefinesPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48986, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "int", "Index", "=", "RI", ".", "getEncodingValue", "(", "Reg", ")", "&", "", ";", "if", "(", "Reg", "==", "", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "Index", ",", "", ")", ")", ";", "}", "if", "(", "PV", ".", "find", "(", "Reg", ")", "!=", "PV", ".", "end", "(", ")", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "", ",", "", ")", ")", ";", "continue", ";", "}", "if", "(", "Index", ">", "", ")", "{", "ConstCount", "++", ";", "Result", ".", "push_back", "(", "DummyPair", ")", ";", "continue", ";", "}", "unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Reg", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "Index", ",", "Chan", ")", ")", ";", "}", "for", "(", ";", "i", "<", "", ";", "++", "i", ")", "Result", ".", "push_back", "(", "DummyPair", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "R600InstrInfo (2)1", "Func": "ExtractSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48987, "Length": 132, "Cover_Rate": 0.5546218487394958} {"Template_token": ["", "if", "(", "isPredicateSetter", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "&", "MI", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "findFirstPredicateSetterFrom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48988, "Length": 20, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "--", "I", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "isPredicateSetter", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "&", "MI", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "findFirstPredicateSetterFrom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48989, "Length": 30, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "static", "MachineBasicBlock", "::", "iterator", "FindLastAluClause", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "for", "(", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "It", "->", "getOpcode", "(", ")", "==", "", "||", "It", "->", "getOpcode", "(", ")", "==", "", ")", "return", "It", ".", "getReverse", "(", ")", ";", "}", "return", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "FindLastAluClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48990, "Length": 74, "Cover_Rate": 0.9487179487179487} {"Template_token": ["", "ValidUpTo", "=", "isLegalUpTo", "(", "IGSrcs", ",", "SwzCandidate", ",", "TransSrcs", ",", "TransSwz", ")", ";", "if", "(", "ValidUpTo", "==", "IGSrcs", ".", "size", "(", ")", ")", "return", "true", ";", "}", "while", "(", "NextPossibleSolution", "(", "SwzCandidate", ",", "ValidUpTo", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "FindSwizzleForVectorSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48992, "Length": 41, "Cover_Rate": 0.37962962962962965} {"Template_token": ["", "bool", "InstrInfo", "::", "FindSwizzleForVectorSlot", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", ">", "&", "IGSrcs", ",", "std", "::", "vector", "<", "InstrInfo", "::", "BankSwizzle", ">", "&", "SwzCandidate", ",", "const", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "&", "TransSrcs", ",", "InstrInfo", "::", "BankSwizzle", "TransSwz", ")", "const", "{", "unsigned", "ValidUpTo", "=", "", ";", "do", "{", "ValidUpTo", "=", "isLegalUpTo", "(", "IGSrcs", ",", "SwzCandidate", ",", "TransSrcs", ",", "TransSwz", ")", ";", "if", "(", "ValidUpTo", "==", "IGSrcs", ".", "size", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}", "while", "(", "NextPossibleSolution", "(", "SwzCandidate", ",", "ValidUpTo", ")", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "FindSwizzleForVectorSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48993, "Length": 104, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "if", "(", "Literals", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";", "if", "(", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{"], "ground_truth": ["unsigned", "Index", "=", "RI", ".", "getEncodingValue", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "&", "", ";"], "File": "R600InstrInfo (2)1", "Func": "fitsConstReadLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48994, "Length": 81, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "TargetRegisterClass", "*", "InstrInfo", "::", "getIndirectAddrRegClass", "(", ")", "const", "{", "return", "&", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "getIndirectAddrRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48995, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "const", "TargetRegisterClass", "*", "IndirectRC", "=", "getIndirectAddrRegClass", "(", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "LI", ":", "MRI", ".", "liveins", "(", ")", ")", "{", "unsigned", "Reg", "=", "LI", ".", "first", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "||", "!", "IndirectRC", "->", "contains", "(", "Reg", ")", ")", "continue", ";", "unsigned", "RegIndex", ";", "unsigned", "RegEnd", ";", "for", "(", "RegIndex", "=", "", ",", "RegEnd", "=", "IndirectRC", "->", "getNumRegs", "(", ")", ";", "RegIndex", "!=", "RegEnd", ";", "++", "RegIndex", ")", "{", "if", "(", "IndirectRC", "->", "getRegister", "(", "RegIndex", ")", "==", "Reg", ")", "break", ";", "}", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "(", "int", ")", "RegIndex", ")", ";", "}"], "ground_truth": ["return", "Offset", "+", "", ";"], "File": "R600InstrInfo (2)1", "Func": "getIndirectIndexBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48996, "Length": 116, "Cover_Rate": 0.6236559139784946} {"Template_token": ["", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "return", "-", "", ";", "}", "if", "(", "MFI", ".", "getNumObjects", "(", ")", "==", "", ")", "{", "return", "-", "", ";", "}", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48997, "Length": 66, "Cover_Rate": 0.6055045871559633} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "IgnoredFrameReg", ";", "Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "-", "", ",", "IgnoredFrameReg", ")", ";"], "ground_truth": ["return", "getIndirectIndexBegin", "(", "MF", ")", "+", "Offset", ";"], "File": "R600InstrInfo (2)1", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48998, "Length": 50, "Cover_Rate": 0.45871559633027525} {"Template_token": ["", "unsigned", "int", "InstrInfo", "::", "getPredicationCost", "(", "const", "MachineInstr", "&", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "R600InstrInfo (2)1", "Func": "getPredicationCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48999, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "case", "InstrInfo", "::", "ALU_VEC_012_SCL_210", ":", "{", "unsigned", "Cycles", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "InstrInfo", "::", "ALU_VEC_021_SCL_122", ":", "{", "unsigned", "Cycles", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "InstrInfo", "::", "ALU_VEC_120_SCL_212", ":", "{", "unsigned", "Cycles", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "InstrInfo", "::", "ALU_VEC_102_SCL_221", ":", "{", "unsigned", "Cycles", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "getTransSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49001, "Length": 116, "Cover_Rate": 0.8592592592592593} {"Template_token": ["", "}", "case", "InstrInfo", "::", "ALU_VEC_021_SCL_122", ":", "{", "unsigned", "Cycles", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "InstrInfo", "::", "ALU_VEC_120_SCL_212", ":", "{", "unsigned", "Cycles", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "InstrInfo", "::", "ALU_VEC_102_SCL_221", ":", "{"], "ground_truth": ["unsigned", "Cycles", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";"], "File": "R600InstrInfo (2)1", "Func": "getTransSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49002, "Length": 75, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "", ";", "}", "else", "{", "MachineInstr", "*", "PredSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "PredSet", "&&", "", ")", ";", "addFlag", "(", "*", "PredSet", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "PredSet", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "assert", "(", "CfAlu", "->", "getOpcode", "(", ")", "==", "", ")", ";"], "ground_truth": ["CfAlu", "->", "setDesc", "(", "get", "(", "", ")", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "insertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49003, "Length": 155, "Cover_Rate": 0.40575916230366493} {"Template_token": ["", "static", "bool", "isBranch", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "isBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49004, "Length": 22, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "return", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "isBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49005, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "TransOps", "[", "i", "]", ";", "unsigned", "Cycle", "=", "getTransSwizzle", "(", "TransSwz", ",", "i", ")", ";", "if", "(", "Src", ".", "first", "<", "", ")", "continue", ";", "if", "(", "ConstCount", ">", "", "&&", "Cycle", "==", "", ")", "return", "false", ";", "if", "(", "ConstCount", ">", "", "&&", "Cycle", "==", "", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "isConstCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49006, "Length": 68, "Cover_Rate": 0.5271317829457365} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "R600InstrInfo (2)1", "Func": "isCubeOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49007, "Length": 15, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "bool", "isJump", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "isJump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49008, "Length": 18, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "return", "isLDnstr", "(", "Opcode", ")", "&&", "getOperandIdx", "(", "Opcode", ",", "", "::", "dst", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "isLDSRetInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49010, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "const", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "&", "Srcs", "=", "Swizzle", "(", "IGSrcs", "[", "i", "]", ",", "Swz", "[", "i", "]", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "", ";", "j", "++", ")", "{", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "Srcs", "[", "j", "]", ";", "if", "(", "Src", ".", "first", "<", "", "||", "Src", ".", "first", "==", "", ")", "continue", ";", "if", "(", "Src", ".", "first", "==", "GET_REG_INDEX", "(", "RI", ".", "getEncodingValue", "(", "", ")", ")", ")", "{", "if", "(", "Swz", "[", "i", "]", "!=", "InstrInfo", "::", "ALU_VEC_012_SCL_210", "&&", "Swz", "[", "i", "]", "!=", "InstrInfo", "::", "ALU_VEC_021_SCL_122", ")", "{", "return", "false", ";", "}", "continue", ";", "}", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "<", "", ")", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "=", "Src", ".", "first", ";", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "!=", "Src", ".", "first", ")", "return", "i", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TransSrcs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "TransSrcs", "[", "i", "]", ";"], "File": "R600InstrInfo (2)1", "Func": "isLegalUpTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49012, "Length": 211, "Cover_Rate": 0.51338199513382} {"Template_token": ["", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "isMov", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49013, "Length": 17, "Cover_Rate": 0.425} {"Template_token": ["", "if", "(", "MI", ".", "getParent", "(", ")", "->", "begin", "(", ")", "!=", "MachineBasicBlock", "::", "const_iterator", "(", "MI", ")", ")", "return", "false", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", "else", "if", "(", "isVector", "(", "MI", ")", ")", "{", "return", "false", ";", "}", "else", "{"], "ground_truth": ["return", "TargetInstrInfo", "::", "isPredicable", "(", "MI", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "isPredicable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49014, "Length": 73, "Cover_Rate": 0.6186440677966102} {"Template_token": ["", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "begin", "(", ")", "!=", "MachineBasicBlock", "::", "const_iterator", "(", "MI", ")", ")", "return", "false", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", "else", "if", "(", "isVector", "(", "MI", ")", ")", "{", "return", "false", ";"], "ground_truth": ["}", "else", "{"], "File": "R600InstrInfo (2)1", "Func": "isPredicable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49015, "Length": 78, "Cover_Rate": 0.6610169491525424} {"Template_token": ["", "if", "(", "idx", "<", "", ")", "return", "false", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "idx", ")", ".", "getReg", "(", ")", ";", "switch", "(", "Reg", ")", "{"], "ground_truth": ["default", ":", "return", "false", ";"], "File": "R600InstrInfo (2)1", "Func": "isPredicated", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49016, "Length": 33, "Cover_Rate": 0.44594594594594594} {"Template_token": ["", "static", "bool", "isPredicateSetter", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "isPredicateSetter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49017, "Length": 25, "Cover_Rate": 0.8928571428571429} {"Template_token": ["", "static", "bool", "isPredicateSetter", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "isPredicateSetter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49018, "Length": 26, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "InstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "R600InstrInfo (2)1", "Func": "isProfitableToDupForIfCvt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49020, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "bool", "InstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "unsigned", "ExtraPredCycles", ",", "BranchProbability", "Probability", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "R600InstrInfo (2)1", "Func": "isProfitableToIfCvt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49021, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "bool", "InstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "unsigned", "ExtraPredCycles", ",", "BranchProbability", "Probability", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "isProfitableToIfCvt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49022, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isTransOnly", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "isTransOnly", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49023, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "return", "isTransOnly", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "isTransOnly", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49024, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "bool", "InstrInfo", "::", "isVectorOnly", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "isVectorOnly", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "isVectorOnly", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49026, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "", "::", "pred_sel_X", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "", "::", "pred_sel_Y", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "", "::", "pred_sel_Z", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "", "::", "pred_sel_W", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "if", "(", "PIdx", "!=", "-", "", ")", "{"], "ground_truth": ["MachineOperand", "&", "PMO", "=", "MI", ".", "getOperand", "(", "PIdx", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "PredicateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49027, "Length": 170, "Cover_Rate": 0.5964912280701754} {"Template_token": ["", "MI", ".", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "", "::", "pred_sel_X", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "", "::", "pred_sel_Y", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "", "::", "pred_sel_Z", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "", "::", "pred_sel_W", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "if", "(", "PIdx", "!=", "-", "", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", ".", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "PredicateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49028, "Length": 228, "Cover_Rate": 0.8} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "GenInstrInfo", "(", "-", "", ",", "-", "", ")", ",", "RI", "(", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "R600InstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49029, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "GenInstrInfo", "(", "-", "", ",", "-", "", ")", ",", "RI", "(", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "R600InstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49030, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "I", "->", "isReg", "(", ")", "||", "!", "I", "->", "isUse", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "I", "->", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "", ".", "contains", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "true", ";"], "File": "R600InstrInfo (2)1", "Func": "readsLDSSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49031, "Length": 45, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["if", "(", "!", "I", "->", "isReg", "(", ")", "||", "!", "I", "->", "isUse", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "I", "->", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "R600InstrInfo (2)1", "Func": "readsLDSSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49032, "Length": 37, "Cover_Rate": 0.33636363636363636} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "{", "return", "", ";", "}", "--", "I", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "{", "MachineInstr", "*", "predSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "I", ")", ";", "clearFlag", "(", "*", "predSet", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "break", ";", "assert", "(", "CfAlu", "->", "getOpcode", "(", ")", "==", "", ")", ";", "CfAlu", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "break", ";", "}", "case", "", ":", "I", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "{", "return", "", ";", "}", "--", "I", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "{", "MachineInstr", "*", "predSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "I", ")", ";", "clearFlag", "(", "*", "predSet", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "break", ";", "assert", "(", "CfAlu", "->", "getOpcode", "(", ")", "==", "", ")", ";", "CfAlu", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "break", ";", "}", "case", "", ":", "I", "->", "eraseFromParent", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "removeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49033, "Length": 261, "Cover_Rate": 0.8585526315789473} {"Template_token": ["", "for", "(", "int", "Index", "=", "getIndirectIndexBegin", "(", "MF", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "{", "for", "(", "unsigned", "Chan", "=", "", ";", "Chan", "<", "StackWidth", ";", "++", "Chan", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "(", "", "*", "Index", ")", "+", "Chan", ")", ";", "TRI", ".", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "reserveIndirectRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49034, "Length": 59, "Cover_Rate": 0.4338235294117647} {"Template_token": ["", "case", "InstrInfo", "::", "ALU_VEC_021_SCL_122", ":", "std", "::", "swap", "(", "Src", "[", "", "]", ",", "Src", "[", "", "]", ")", ";", "break", ";", "case", "InstrInfo", "::", "ALU_VEC_102_SCL_221", ":", "std", "::", "swap", "(", "Src", "[", "", "]", ",", "Src", "[", "", "]", ")", ";", "break", ";", "case", "InstrInfo", "::", "ALU_VEC_120_SCL_212", ":", "std", "::", "swap", "(", "Src", "[", "", "]", ",", "Src", "[", "", "]", ")", ";", "std", "::", "swap", "(", "Src", "[", "", "]", ",", "Src", "[", "", "]", ")", ";", "break", ";", "case", "InstrInfo", "::", "ALU_VEC_201", ":", "std", "::", "swap", "(", "Src", "[", "", "]", ",", "Src", "[", "", "]", ")", ";"], "ground_truth": ["std", "::", "swap", "(", "Src", "[", "", "]", ",", "Src", "[", "", "]", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "Swizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49035, "Length": 116, "Cover_Rate": 0.5420560747663551} {"Template_token": ["", "bool", "InstrInfo", "::", "usesAddressRegister", "(", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "MI", ".", "findRegisterUseOperandIdx", "(", "", ",", "false", ",", "&", "RI", ")", "!=", "-", "", ";"], "File": "R600InstrInfo (2)1", "Func": "usesAddressRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49036, "Length": 27, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "InstrInfo", "::", "usesAddressRegister", "(", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "findRegisterUseOperandIdx", "(", "", ",", "false", ",", "&", "RI", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "usesAddressRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49037, "Length": 28, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "(", "", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "usesVertexCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "||", "usesTextureCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "usesTextureCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49038, "Length": 35, "Cover_Rate": 0.546875} {"Template_token": ["", "return", "(", "", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "usesVertexCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "||", "usesTextureCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "usesTextureCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49039, "Length": 35, "Cover_Rate": 0.546875} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "return", "!", "", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "usesVertexCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "usesVertexCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49040, "Length": 40, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "return", "!", "", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "usesVertexCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "usesVertexCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49041, "Length": 40, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "PriorI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "AllowModify", ")", "I", "->", "removeFromParent", "(", ")", ";", "I", "=", "PriorI", ";", "}", "MachineInstr", "*", "LastInst", "=", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isJump", "(", "static_cast", "<", "MachineInstr", "*", ">", "(", "--", "I", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "LastOpc", "==", "", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "LastOpc", "==", "", ")", "{", "MachineInstr", "*", "predSet", "=", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "*", "SecondLastInst", "=", "I", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "SecondLastOpc", "==", "", "&&", "LastOpc", "==", "", ")", "{", "MachineInstr", "*", "predSet", "=", "--", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["FBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "File": "R600InstrInfo (2)", "Func": "AnalyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49042, "Length": 265, "Cover_Rate": 0.5995475113122172} {"Template_token": ["", "if", "(", "!", "isJump", "(", "static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PriorI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "AllowModify", ")", "I", "->", "removeFromParent", "(", ")", ";", "I", "=", "PriorI", ";", "}", "MachineInstr", "*", "LastInst", "=", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isJump", "(", "static_cast", "<", "MachineInstr", "*", ">", "(", "--", "I", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "LastOpc", "==", "", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "LastOpc", "==", "", ")", "{", "MachineInstr", "*", "predSet", "=", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "*", "SecondLastInst", "=", "I", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "SecondLastOpc", "==", "", "&&", "LastOpc", "==", "", ")", "{", "MachineInstr", "*", "predSet", "=", "--", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "AnalyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49043, "Length": 355, "Cover_Rate": 0.8031674208144797} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opcode", ")", ",", "DstReg", ")", ";", "if", "(", "Src1Reg", ")", "{", "MIB", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "}", "MIB", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src0Reg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ";"], "ground_truth": ["if", "(", "Src1Reg", ")", "{"], "File": "R600InstrInfo (2)", "Func": "buildDefaultInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49044, "Length": 95, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "switch", "(", "AddrChan", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "}", "MachineInstr", "*", "MOVA", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "", ",", "OffsetReg", ")", ";", "setImmOperand", "(", "MOVA", ",", "", "::", "write", ",", "", ")", ";", "MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "ValueReg", ",", "AddrReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "setImmOperand", "(", "Mov", ",", "", "::", "src0_rel", ",", "", ")", ";", "return", "Mov", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "buildIndirectRead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49045, "Length": 143, "Cover_Rate": 0.7371134020618557} {"Template_token": ["", "MachineInstr", "*", "MOVA", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "", ",", "OffsetReg", ")", ";", "setImmOperand", "(", "MOVA", ",", "", "::", "write", ",", "", ")", ";"], "ground_truth": ["MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "AddrReg", ",", "ValueReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";"], "File": "R600InstrInfo (2)", "Func": "buildIndirectWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49046, "Length": 59, "Cover_Rate": 0.30412371134020616} {"Template_token": ["", "MachineInstrBuilder", "InstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ",", "unsigned", "AddrChan", ")", "const", "{", "unsigned", "AddrReg", ";", "switch", "(", "AddrChan", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";"], "ground_truth": ["case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";"], "File": "R600InstrInfo (2)", "Func": "buildIndirectWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49047, "Length": 99, "Cover_Rate": 0.5103092783505154} {"Template_token": ["", "unsigned", "InstrInfo", "::", "calculateIndirectAddress", "(", "unsigned", "RegIndex", ",", "unsigned", "Channel", ")", "const", "{", "assert", "(", "Channel", "==", "", ")", ";"], "ground_truth": ["return", "RegIndex", ";"], "File": "R600InstrInfo (2)", "Func": "calculateIndirectAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49048, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "assert", "(", "Channel", "==", "", ")", ";", "return", "RegIndex", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "calculateIndirectAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49049, "Length": 11, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "bool", "InstrInfo", "::", "canBeConsideredALU", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "isALUInstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isVector", "(", "*", "MI", ")", "||", "isCubeOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "R600InstrInfo (2)", "Func": "canBeConsideredALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49050, "Length": 64, "Cover_Rate": 0.6736842105263158} {"Template_token": ["", "}", "if", "(", "VectorComponents", ">", "", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "VectorComponents", ";", "I", "++", ")", "{", "unsigned", "SubRegIndex", "=", "RI", ".", "getSubRegFromChannel", "(", "I", ")", ";", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubRegIndex", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubRegIndex", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{"], "ground_truth": ["MachineInstr", "*", "NewMI", "=", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "", ",", "DestReg", ",", "SrcReg", ")", ";"], "File": "R600InstrInfo (2)", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49051, "Length": 94, "Cover_Rate": 0.3745019920318725} {"Template_token": ["", "VectorComponents", "=", "", ";", "}", "else", "if", "(", "(", "", ".", "contains", "(", "DestReg", ")", "||", "", ".", "contains", "(", "DestReg", ")", ")", "&&", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ")", "{", "VectorComponents", "=", "", ";", "}", "if", "(", "VectorComponents", ">", "", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "VectorComponents", ";", "I", "++", ")", "{", "unsigned", "SubRegIndex", "=", "RI", ".", "getSubRegFromChannel", "(", "I", ")", ";", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubRegIndex", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubRegIndex", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "MachineInstr", "*", "NewMI", "=", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "", ",", "DestReg", ",", "SrcReg", ")", ";", "NewMI", "->", "getOperand", "(", "getOperandIdx", "(", "*", "NewMI", ",", "", "::", "src0", ")", ")", ".", "setIsKill", "(", "KillSrc", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49052, "Length": 160, "Cover_Rate": 0.6374501992031872} {"Template_token": ["", "const", "InstrItineraryData", "*", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "STI", ")", ".", "createDFAPacketizer", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "CreateTargetScheduleState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49053, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "return", "MI", "->", "findRegisterDefOperandIdx", "(", "", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "definesAddressRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49054, "Length": 12, "Cover_Rate": 0.48} {"Template_token": ["", "bool", "InstrInfo", "::", "definesAddressRegister", "(", "MachineInstr", "*", "MI", ")", "const", "{", "return", "MI", "->", "findRegisterDefOperandIdx", "(", "", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "definesAddressRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49055, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "return", "isPredicateSetter", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "DefinesPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49056, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "bool", "InstrInfo", "::", "DefinesPredicate", "(", "MachineInstr", "*", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "return", "isPredicateSetter", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "DefinesPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49057, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "case", "", ":", "buildIndirectRead", "(", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegIndex", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegChan", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "buildIndirectWrite", "(", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegIndex", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegChan", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "R600InstrInfo (2)", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49058, "Length": 146, "Cover_Rate": 0.7448979591836735} {"Template_token": ["", "bool", "InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "InstrInfo", "::", "expandPostRAPseudo", "(", "MI", ")", ";", "case", "", ":", "case", "", ":", "buildIndirectRead", "(", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegIndex", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegChan", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "R600InstrInfo (2)", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49059, "Length": 110, "Cover_Rate": 0.5612244897959183} {"Template_token": ["", "static", "MachineInstr", "*", "findFirstPredicateSetterFrom", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";"], "ground_truth": ["MachineInstr", "*", "MI", "=", "I", ";"], "File": "R600InstrInfo (2)", "Func": "findFirstPredicateSetterFrom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49060, "Length": 35, "Cover_Rate": 0.6481481481481481} {"Template_token": ["", "static", "MachineInstr", "*", "findFirstPredicateSetterFrom", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "MachineInstr", "*", "MI", "=", "I", ";", "if", "(", "isPredicateSetter", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "MI", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "findFirstPredicateSetterFrom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49061, "Length": 50, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "It", "->", "getOpcode", "(", ")", "==", "", "||", "It", "->", "getOpcode", "(", ")", "==", "", ")", "return", "std", "::", "prev", "(", "It", ".", "base", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "FindLastAluClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49062, "Length": 60, "Cover_Rate": 0.7228915662650602} {"Template_token": ["", "It", "!=", "E", ";", "++", "It", ")", "{"], "ground_truth": ["if", "(", "It", "->", "getOpcode", "(", ")", "==", "", "||", "It", "->", "getOpcode", "(", ")", "==", "", ")", "return", "std", "::", "prev", "(", "It", ".", "base", "(", ")", ")", ";"], "File": "R600InstrInfo (2)", "Func": "FindLastAluClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49063, "Length": 38, "Cover_Rate": 0.4578313253012048} {"Template_token": ["", "bool", "InstrInfo", "::", "FindSwizzleForVectorSlot", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", ">", "&", "IGSrcs", ",", "std", "::", "vector", "<", "InstrInfo", "::", "BankSwizzle", ">", "&", "SwzCandidate", ",", "const", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", "&", "TransSrcs", ",", "InstrInfo", "::", "BankSwizzle", "TransSwz", ")", "const", "{", "unsigned", "ValidUpTo", "=", "", ";", "do", "{", "ValidUpTo", "=", "isLegalUpTo", "(", "IGSrcs", ",", "SwzCandidate", ",", "TransSrcs", ",", "TransSwz", ")", ";", "if", "(", "ValidUpTo", "==", "IGSrcs", ".", "size", "(", ")", ")", "return", "true", ";", "}", "while", "(", "NextPossibleSolution", "(", "SwzCandidate", ",", "ValidUpTo", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "R600InstrInfo (2)", "Func": "FindSwizzleForVectorSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49065, "Length": 109, "Cover_Rate": 0.990909090909091} {"Template_token": ["", "std", "::", "pair", "<", "MachineOperand", "*", ",", "unsigned", ">", "Src", "=", "Srcs", "[", "j", "]", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Literals", ".", "insert", "(", "Src", ".", "second", ")", ";", "if", "(", "Literals", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";", "if", "(", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Index", "=", "RI", ".", "getEncodingValue", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "&", "", ";", "unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ";", "Consts", ".", "push_back", "(", "(", "Index", "<<", "", ")", "|", "Chan", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "fitsConstReadLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49066, "Length": 150, "Cover_Rate": 0.5244755244755245} {"Template_token": ["", "ValidSwizzle", ".", "push_back", "(", "(", "InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", ".", "back", "(", ")", ")", ";", "IGSrcs", ".", "pop_back", "(", ")", ";", "ValidSwizzle", ".", "pop_back", "(", ")", ";", "static", "const", "InstrInfo", "::", "BankSwizzle", "TransSwz", "[", "]", "=", "{", "ALU_VEC_012_SCL_210", ",", "ALU_VEC_021_SCL_122", ",", "ALU_VEC_120_SCL_212", ",", "ALU_VEC_102_SCL_221", "}", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "TransBS", "=", "TransSwz", "[", "i", "]", ";", "if", "(", "!", "isConstCompatible", "(", "TransBS", ",", "TransOps", ",", "ConstCount", ")", ")", "continue", ";", "bool", "Result", "=", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "if", "(", "Result", ")", "{", "ValidSwizzle", ".", "push_back", "(", "TransBS", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "fitsReadPortLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49067, "Length": 167, "Cover_Rate": 0.5439739413680782} {"Template_token": ["", "const", "TargetRegisterClass", "*", "InstrInfo", "::", "getIndirectAddrRegClass", "(", ")", "const", "{"], "ground_truth": ["return", "&", "", ";"], "File": "R600InstrInfo (2)", "Func": "getIndirectAddrRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49068, "Length": 14, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "unsigned", "int", "InstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "MI", ",", "unsigned", "*", "PredCost", ")", "const", "{", "if", "(", "PredCost", ")", "*", "PredCost", "=", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "getInstrLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49069, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "getMaxAlusPerClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49070, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "InstrInfo", "::", "getMaxAlusPerClause", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "getMaxAlusPerClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49071, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "const", "RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "getRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49072, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "RI", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "getRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49073, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "const", "unsigned", "SrcSelTable", "[", "]", "[", "", "]", "=", "{", "{", "", "::", "src0", ",", "", "::", "src0_sel", "}", ",", "{", "", "::", "src1", ",", "", "::", "src1_sel", "}", ",", "{", "", "::", "src2", ",", "", "::", "src2_sel", "}", ",", "{", "", "::", "src0_X", ",", "", "::", "src0_sel_X", "}", ",", "{", "", "::", "src0_Y", ",", "", "::", "src0_sel_Y", "}", ",", "{", "", "::", "src0_Z", ",", "", "::", "src0_sel_Z", "}", ",", "{", "", "::", "src0_W", ",", "", "::", "src0_sel_W", "}", ",", "{", "", "::", "src1_X", ",", "", "::", "src1_sel_X", "}", ",", "{", "", "::", "src1_Y", ",", "", "::", "src1_sel_Y", "}", ",", "{", "", "::", "src1_Z", ",", "", "::", "src1_sel_Z", "}", ",", "{", "", "::", "src1_W", ",", "", "::", "src1_sel_W", "}"], "ground_truth": ["}", ";"], "File": "R600InstrInfo (2)", "Func": "getSelIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49074, "Length": 122, "Cover_Rate": 0.5422222222222223} {"Template_token": ["", "static", "const", "unsigned", "SrcSelTable", "[", "]", "[", "", "]", "=", "{", "{", "", "::", "src0", ",", "", "::", "src0_sel", "}", ",", "{", "", "::", "src1", ",", "", "::", "src1_sel", "}", ",", "{", "", "::", "src2", ",", "", "::", "src2_sel", "}", ",", "{", "", "::", "src0_X", ",", "", "::", "src0_sel_X", "}", ",", "{", "", "::", "src0_Y", ",", "", "::", "src0_sel_Y", "}", ",", "{", "", "::", "src0_Z", ",", "", "::", "src0_sel_Z", "}", ",", "{", "", "::", "src0_W", ",", "", "::", "src0_sel_W", "}", ",", "{", "", "::", "src1_X", ",", "", "::", "src1_sel_X", "}", ",", "{", "", "::", "src1_Y", ",", "", "::", "src1_sel_Y", "}", ",", "{", "", "::", "src1_Z", ",", "", "::", "src1_sel_Z", "}", ",", "{"], "ground_truth": ["", "::", "src1_W", ",", "", "::", "src1_sel_W"], "File": "R600InstrInfo (2)", "Func": "getSelIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49075, "Length": 119, "Cover_Rate": 0.5288888888888889} {"Template_token": ["", "int", "InstrInfo", "::", "getSrcIdx", "(", "unsigned", "Opcode", ",", "unsigned", "SrcNum", ")", "const", "{", "static", "const", "unsigned", "OpTable", "[", "]", "=", "{", "", "::", "src0", ",", "", "::", "src1", ",", "", "::", "src2", "}", ";", "assert", "(", "SrcNum", "<", "", ")", ";", "return", "getOperandIdx", "(", "Opcode", ",", "OpTable", "[", "SrcNum", "]", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "getSrcIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49076, "Length": 53, "Cover_Rate": 0.8983050847457628} {"Template_token": ["", "case", "InstrInfo", "::", "ALU_VEC_120_SCL_212", ":", "{", "unsigned", "Cycles", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "InstrInfo", "::", "ALU_VEC_102_SCL_221", ":", "{", "unsigned", "Cycles", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "R600InstrInfo (2)", "Func": "getTransSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49077, "Length": 61, "Cover_Rate": 0.4420289855072464} {"Template_token": ["", "static", "unsigned", "getTransSwizzle", "(", "InstrInfo", "::", "BankSwizzle", "Swz", ",", "unsigned", "Op", ")", "{", "switch", "(", "Swz", ")", "{", "case", "InstrInfo", "::", "ALU_VEC_012_SCL_210", ":", "{", "unsigned", "Cycles", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}"], "ground_truth": ["case", "InstrInfo", "::", "ALU_VEC_021_SCL_122", ":", "{"], "File": "R600InstrInfo (2)", "Func": "getTransSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49078, "Length": 51, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "return", "(", "(", "TargetFlags", "&", "", ")", "|", "(", "TargetFlags", "&", "", ")", "|", "(", "TargetFlags", "&", "", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "hasInstrModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49079, "Length": 22, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "bool", "InstrInfo", "::", "hasInstrModifiers", "(", "unsigned", "Opcode", ")", "const", "{"], "ground_truth": ["unsigned", "TargetFlags", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";"], "File": "R600InstrInfo (2)", "Func": "hasInstrModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49080, "Length": 20, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "assert", "(", "PredSet", "&&", "", ")", ";", "addFlag", "(", "PredSet", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "PredSet", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "assert", "(", "CfAlu", "->", "getOpcode", "(", ")", "==", "", ")", ";", "CfAlu", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "return", "", ";", "}", "}", "else", "{"], "ground_truth": ["MachineInstr", "*", "PredSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ")", ";"], "File": "R600InstrInfo (2)", "Func": "InsertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49081, "Length": 128, "Cover_Rate": 0.34972677595628415} {"Template_token": ["", "return", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49083, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TransOps", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "TransOps", "[", "i", "]", ";", "unsigned", "Cycle", "=", "getTransSwizzle", "(", "TransSwz", ",", "i", ")", ";", "if", "(", "Src", ".", "first", "<", "", ")", "continue", ";"], "ground_truth": ["if", "(", "ConstCount", ">", "", "&&", "Cycle", "==", "", ")", "return", "false", ";"], "File": "R600InstrInfo (2)", "Func": "isConstCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49085, "Length": 73, "Cover_Rate": 0.5615384615384615} {"Template_token": ["", "bool", "InstrInfo", "::", "isCubeOp", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "R600InstrInfo (2)", "Func": "isCubeOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49086, "Length": 26, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "static", "bool", "isJump", "(", "unsigned", "Opcode", ")", "{"], "ground_truth": ["return", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "File": "R600InstrInfo (2)", "Func": "isJump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49090, "Length": 17, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "unsigned", "TargetFlags", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";", "return", "(", "(", "TargetFlags", "&", "", ")", "|", "(", "TargetFlags", "&", "", ")", "|", "(", "TargetFlags", "&", "", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isLDSInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49091, "Length": 32, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "(", "(", "TargetFlags", "&", "", ")", "|", "(", "TargetFlags", "&", "", ")", "|", "(", "TargetFlags", "&", "", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isLDSInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49092, "Length": 22, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "bool", "InstrInfo", "::", "isLDSNoRetInstr", "(", "unsigned", "Opcode", ")", "const", "{", "return", "isLDnstr", "(", "Opcode", ")", "&&", "getOperandIdx", "(", "Opcode", ",", "", "::", "dst", ")", "==", "-", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isLDSNoRetInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49093, "Length": 29, "Cover_Rate": 0.9354838709677419} {"Template_token": ["", "return", "isLDnstr", "(", "Opcode", ")", "&&", "getOperandIdx", "(", "Opcode", ",", "", "::", "dst", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isLDSRetInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49095, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "if", "(", "I", "->", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "I", "->", "getReg", "(", ")", ")", "&&", "I", "->", "isUse", "(", ")", "&&", "RI", ".", "isPhysRegLiveAcrossClauses", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isLegalToSplitMBBAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49097, "Length": 41, "Cover_Rate": 0.45555555555555555} {"Template_token": ["", "continue", ";", "}", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "<", "", ")", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "=", "Src", ".", "first", ";", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "!=", "Src", ".", "first", ")", "return", "i", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TransSrcs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "TransSrcs", "[", "i", "]", ";", "unsigned", "Cycle", "=", "getTransSwizzle", "(", "TransSwz", ",", "i", ")", ";", "if", "(", "Src", ".", "first", "<", "", ")", "continue", ";", "if", "(", "Src", ".", "first", "==", "", ")", "continue", ";"], "ground_truth": ["if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "Cycle", "]", "<", "", ")", "Vector", "[", "Src", ".", "second", "]", "[", "Cycle", "]", "=", "Src", ".", "first", ";"], "File": "R600InstrInfo (2)", "Func": "isLegalUpTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49099, "Length": 150, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TransSrcs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "TransSrcs", "[", "i", "]", ";", "unsigned", "Cycle", "=", "getTransSwizzle", "(", "TransSwz", ",", "i", ")", ";", "if", "(", "Src", ".", "first", "<", "", ")", "continue", ";", "if", "(", "Src", ".", "first", "==", "", ")", "continue", ";", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "Cycle", "]", "<", "", ")", "Vector", "[", "Src", ".", "second", "]", "[", "Cycle", "]", "=", "Src", ".", "first", ";", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "Cycle", "]", "!=", "Src", ".", "first", ")", "return", "IGSrcs", ".", "size", "(", ")", "-", "", ";", "}"], "ground_truth": ["return", "IGSrcs", ".", "size", "(", ")", ";"], "File": "R600InstrInfo (2)", "Func": "isLegalUpTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49100, "Length": 131, "Cover_Rate": 0.3164251207729469} {"Template_token": ["", "bool", "InstrInfo", "::", "isMov", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{"], "ground_truth": ["default", ":", "return", "false", ";"], "File": "R600InstrInfo (2)", "Func": "isMov", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49101, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isPlaceHolderOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49103, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "return", "false", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", "!=", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", "||", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "R600InstrInfo (2)", "Func": "isPredicable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49104, "Length": 72, "Cover_Rate": 0.576} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "idx", ")", ".", "getReg", "(", ")", ";", "switch", "(", "Reg", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isPredicated", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49105, "Length": 38, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "bool", "InstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles", ",", "BranchProbability", "Probability", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isProfitableToIfCvt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49107, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "InstrInfo", "::", "isReductionOp", "(", "unsigned", "Opcode", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isReductionOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49109, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isRegisterLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49110, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "return", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isRegisterLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49111, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "bool", "isRegisterStore", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ";"], "File": "R600InstrInfo (2)", "Func": "isRegisterStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49112, "Length": 24, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "return", "isTransOnly", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isTransOnly", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49114, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "return", "isTransOnly", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isTransOnly", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49115, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "bool", "InstrInfo", "::", "isTrig", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ";"], "File": "R600InstrInfo (2)", "Func": "isTrig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49117, "Length": 26, "Cover_Rate": 0.896551724137931} {"Template_token": ["", "return", "isVectorOnly", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isVectorOnly", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49120, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "bool", "InstrInfo", "::", "mustBeLastInClause", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "R600InstrInfo (2)", "Func": "mustBeLastInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49122, "Length": 24, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "mustBeLastInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49123, "Length": 20, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "ResetIdx", "+", "", ",", "e", "=", "SwzCandidate", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "SwzCandidate", "[", "i", "]", "=", "InstrInfo", "::", "ALU_VEC_012_SCL_210", ";", "}", "if", "(", "ResetIdx", "==", "-", "", ")", "return", "false", ";", "int", "NextSwizzle", "=", "SwzCandidate", "[", "ResetIdx", "]", "+", "", ";"], "ground_truth": ["SwzCandidate", "[", "ResetIdx", "]", "=", "(", "InstrInfo", "::", "BankSwizzle", ")", "NextSwizzle", ";"], "File": "R600InstrInfo (2)", "Func": "NextPossibleSolution", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49124, "Length": 67, "Cover_Rate": 0.536} {"Template_token": ["", "MI", "->", "getOperand", "(", "getOperandIdx", "(", "*", "MI", ",", "", "::", "pred_sel_W", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "if", "(", "PIdx", "!=", "-", "", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", "->", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";"], "File": "R600InstrInfo (2)", "Func": "PredicateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49125, "Length": 109, "Cover_Rate": 0.3771626297577855} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MI", "->", "getOperand", "(", "getOperandIdx", "(", "*", "MI", ",", "", "::", "pred_sel_X", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "getOperandIdx", "(", "*", "MI", ",", "", "::", "pred_sel_Y", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "getOperandIdx", "(", "*", "MI", ",", "", "::", "pred_sel_Z", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "getOperandIdx", "(", "*", "MI", ",", "", "::", "pred_sel_W", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "PredicateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49126, "Length": 155, "Cover_Rate": 0.5363321799307958} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "st", ")", ":", "InstrInfo", "(", "st", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "R600InstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49127, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "st", ")", ":", "InstrInfo", "(", "st", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "R600InstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49128, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "I", "->", "isReg", "(", ")", "||", "!", "I", "->", "isUse", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "I", "->", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "", ".", "contains", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "readsLDSSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49129, "Length": 46, "Cover_Rate": 0.41818181818181815} {"Template_token": ["", "bool", "InstrInfo", "::", "readsLDSSrcReg", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "isALUInstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", "->", "operands_begin", "(", ")", ",", "E", "=", "MI", "->", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "R600InstrInfo (2)", "Func": "readsLDSSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49130, "Length": 58, "Cover_Rate": 0.5272727272727272} {"Template_token": ["", "clearFlag", "(", "predSet", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "break", ";", "assert", "(", "CfAlu", "->", "getOpcode", "(", ")", "==", "", ")", ";", "CfAlu", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "break", ";", "}", "case", "", ":", "I", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "{", "return", "", ";", "}", "--", "I", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "{", "MachineInstr", "*", "predSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "I", ")", ";", "clearFlag", "(", "predSet", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "break", ";", "assert", "(", "CfAlu", "->", "getOpcode", "(", ")", "==", "", ")", ";", "CfAlu", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "RemoveBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49131, "Length": 189, "Cover_Rate": 0.6517241379310345} {"Template_token": ["", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "int", "End", "=", "getIndirectIndexEnd", "(", "MF", ")", ";", "if", "(", "End", "==", "-", "", ")", "return", ";", "for", "(", "int", "Index", "=", "getIndirectIndexBegin", "(", "MF", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "{", "unsigned", "SuperReg", "=", "", ".", "getRegister", "(", "Index", ")", ";", "Reserved", ".", "set", "(", "SuperReg", ")", ";", "for", "(", "unsigned", "Chan", "=", "", ";", "Chan", "<", "StackWidth", ";", "++", "Chan", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "(", "", "*", "Index", ")", "+", "Chan", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "Reg", ")", ";"], "File": "R600InstrInfo (2)", "Func": "reserveIndirectRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49132, "Length": 100, "Cover_Rate": 0.684931506849315} {"Template_token": ["", "int", "End", "=", "getIndirectIndexEnd", "(", "MF", ")", ";", "if", "(", "End", "==", "-", "", ")", "return", ";", "for", "(", "int", "Index", "=", "getIndirectIndexBegin", "(", "MF", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "{", "unsigned", "SuperReg", "=", "", ".", "getRegister", "(", "Index", ")", ";", "Reserved", ".", "set", "(", "SuperReg", ")", ";", "for", "(", "unsigned", "Chan", "=", "", ";", "Chan", "<", "StackWidth", ";", "++", "Chan", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "(", "", "*", "Index", ")", "+", "Chan", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "Reg", ")", ";"], "File": "R600InstrInfo (2)", "Func": "reserveIndirectRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49133, "Length": 90, "Cover_Rate": 0.6164383561643836} {"Template_token": ["", "MO", ".", "setImm", "(", "OPCODE_IS_NOT_ZERO_INT", ")", ";", "break", ";", "case", "OPCODE_IS_NOT_ZERO_INT", ":", "MO", ".", "setImm", "(", "OPCODE_IS_ZERO_INT", ")", ";", "break", ";", "case", "OPCODE_IS_ZERO", ":", "MO", ".", "setImm", "(", "OPCODE_IS_NOT_ZERO", ")", ";", "break", ";", "case", "OPCODE_IS_NOT_ZERO", ":", "MO", ".", "setImm", "(", "OPCODE_IS_ZERO", ")", ";", "break", ";", "default", ":", "return", "true", ";", "}", "MachineOperand", "&", "MO2", "=", "Cond", "[", "", "]", ";", "switch", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "case", "", ":", "MO2", ".", "setReg", "(", "", ")", ";", "break", ";", "case", "", ":", "MO2", ".", "setReg", "(", "", ")", ";", "break", ";", "default", ":"], "ground_truth": ["return", "true", ";"], "File": "R600InstrInfo (2)", "Func": "ReverseBranchCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49134, "Length": 98, "Cover_Rate": 0.6712328767123288} {"Template_token": ["", "bool", "InstrInfo", "::", "SubsumesPredicate", "(", "ArrayRef", "<", "MachineOperand", ">", "Pred1", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred2", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "R600InstrInfo (2)", "Func": "SubsumesPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49135, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "bool", "InstrInfo", "::", "SubsumesPredicate", "(", "ArrayRef", "<", "MachineOperand", ">", "Pred1", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred2", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "SubsumesPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49136, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "static", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", "Swizzle", "(", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", "Src", ",", "InstrInfo", "::", "BankSwizzle", "Swz", ")", "{", "if", "(", "Src", "[", "", "]", "==", "Src", "[", "", "]", ")", "Src", "[", "", "]", ".", "first", "=", "-", "", ";", "switch", "(", "Swz", ")", "{", "case", "InstrInfo", "::", "ALU_VEC_012_SCL_210", ":", "break", ";", "case", "InstrInfo", "::", "ALU_VEC_021_SCL_122", ":", "std", "::", "swap", "(", "Src", "[", "", "]", ",", "Src", "[", "", "]", ")", ";", "break", ";", "case", "InstrInfo", "::", "ALU_VEC_102_SCL_221", ":", "std", "::", "swap", "(", "Src", "[", "", "]", ",", "Src", "[", "", "]", ")", ";", "break", ";", "case", "InstrInfo", "::", "ALU_VEC_120_SCL_212", ":", "std", "::", "swap", "(", "Src", "[", "", "]", ",", "Src", "[", "", "]", ")", ";", "std", "::", "swap", "(", "Src", "[", "", "]", ",", "Src", "[", "", "]", ")", ";", "break", ";", "case", "InstrInfo", "::", "ALU_VEC_201", ":", "std", "::", "swap", "(", "Src", "[", "", "]", ",", "Src", "[", "", "]", ")", ";", "std", "::", "swap", "(", "Src", "[", "", "]", ",", "Src", "[", "", "]", ")", ";", "break", ";", "case", "InstrInfo", "::", "ALU_VEC_210", ":", "std", "::", "swap", "(", "Src", "[", "", "]", ",", "Src", "[", "", "]", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "Swizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49137, "Length": 212, "Cover_Rate": 0.9814814814814815} {"Template_token": ["", "bool", "InstrInfo", "::", "usesAddressRegister", "(", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["return", "MI", "->", "findRegisterUseOperandIdx", "(", "", ")", "!=", "-", "", ";"], "File": "R600InstrInfo (2)", "Func": "usesAddressRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49139, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "return", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", "&&", "usesVertexCache", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "||", "usesTextureCache", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "usesTextureCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49140, "Length": 32, "Cover_Rate": 0.4383561643835616} {"Template_token": ["", "bool", "InstrInfo", "::", "usesVertexCache", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["const", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "File": "R600InstrInfo (2)", "Func": "usesVertexCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49141, "Length": 41, "Cover_Rate": 0.6612903225806451} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "MFI", "->", "getShaderType", "(", ")", "!=", "ShaderType", "::", "COMPUTE", "&&", "usesVertexCache", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "File": "R600InstrInfo (2)", "Func": "usesVertexCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49142, "Length": 49, "Cover_Rate": 0.7903225806451613} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "if", "(", "isBranch", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isJump", "(", "static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PriorI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "AllowModify", ")", "I", "->", "removeFromParent", "(", ")", ";", "I", "=", "PriorI", ";", "}", "MachineInstr", "&", "LastInst", "=", "*", "I", ";", "unsigned", "LastOpc", "=", "LastInst", ".", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isJump", "(", "static_cast", "<", "MachineInstr", "*", ">", "(", "--", "I", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "LastOpc", "==", "", ")", "{", "TBB", "=", "LastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "LastOpc", "==", "", ")", "{", "auto", "predSet", "=", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49143, "Length": 203, "Cover_Rate": 0.4592760180995475} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "}", "MachineInstr", "*", "MOVA", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "", ",", "OffsetReg", ")", ";", "setImmOperand", "(", "*", "MOVA", ",", "", "::", "write", ",", "", ")", ";", "MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "ValueReg", ",", "AddrReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "setImmOperand", "(", "*", "Mov", ",", "", "::", "src0_rel", ",", "", ")", ";"], "ground_truth": ["return", "Mov", ";"], "File": "R600InstrInfo10", "Func": "buildIndirectRead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49144, "Length": 139, "Cover_Rate": 0.7091836734693877} {"Template_token": ["", "case", "", ":", "AddrReg", "=", "", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "}", "MachineInstr", "*", "MOVA", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "", ",", "OffsetReg", ")", ";", "setImmOperand", "(", "*", "MOVA", ",", "", "::", "write", ",", "", ")", ";"], "ground_truth": ["MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "AddrReg", ",", "ValueReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";"], "File": "R600InstrInfo10", "Func": "buildIndirectWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49145, "Length": 75, "Cover_Rate": 0.3826530612244898} {"Template_token": ["", "}", "MachineInstr", "*", "MOVA", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "", ",", "OffsetReg", ")", ";", "setImmOperand", "(", "*", "MOVA", ",", "", "::", "write", ",", "", ")", ";", "MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "", ",", "AddrReg", ",", "ValueReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["setImmOperand", "(", "*", "Mov", ",", "", "::", "dst_rel", ",", "", ")", ";"], "File": "R600InstrInfo10", "Func": "buildIndirectWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49146, "Length": 73, "Cover_Rate": 0.37244897959183676} {"Template_token": ["", "if", "(", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isVector", "(", "MI", ")", "||", "isCubeOp", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "canBeConsideredALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49147, "Length": 70, "Cover_Rate": 0.7446808510638298} {"Template_token": ["", "VectorComponents", "=", "", ";", "}", "else", "if", "(", "(", "", ".", "contains", "(", "DestReg", ")", "||", "", ".", "contains", "(", "DestReg", ")", ")", "&&", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ")", "{", "VectorComponents", "=", "", ";", "}", "if", "(", "VectorComponents", ">", "", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "VectorComponents", ";", "I", "++", ")", "{", "unsigned", "SubRegIndex", "=", "RI", ".", "getSubRegFromChannel", "(", "I", ")", ";", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubRegIndex", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubRegIndex", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "R600InstrInfo10", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49148, "Length": 122, "Cover_Rate": 0.48221343873517786} {"Template_token": ["", "buildMovInstr", "(", "MBB", ",", "MI", ",", "getIndirectAddrRegClass", "(", ")", "->", "getRegister", "(", "Address", ")", ",", "MI", ".", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "buildIndirectWrite", "(", "MBB", ",", "MI", ",", "MI", ".", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ",", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ",", "OffsetReg", ")", ";", "}", "}", "else", "{", "return", "false", ";", "}", "MBB", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "buildIndirectRead", "(", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegIndex", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegChan", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["buildIndirectWrite", "(", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegIndex", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegChan", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";"], "File": "R600InstrInfo10", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49151, "Length": 220, "Cover_Rate": 0.3971119133574007} {"Template_token": ["", "}", "else", "{", "buildIndirectRead", "(", "MBB", ",", "MI", ",", "MI", ".", "getOperand", "(", "DstOpIdx", ")", ".", "getReg", "(", ")", ",", "Address", ",", "OffsetReg", ")", ";", "}", "}", "else", "if", "(", "isRegisterStore", "(", "MI", ")", ")", "{", "int", "ValOpIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "val", ")", ";", "unsigned", "RegIndex", "=", "MI", ".", "getOperand", "(", "RegOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Channel", "=", "MI", ".", "getOperand", "(", "ChanOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Address", "=", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ";", "unsigned", "OffsetReg", "=", "MI", ".", "getOperand", "(", "OffsetOpIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "==", "", ")", "{", "buildMovInstr", "(", "MBB", ",", "MI", ",", "getIndirectAddrRegClass", "(", ")", "->", "getRegister", "(", "Address", ")", ",", "MI", ".", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "buildIndirectWrite", "(", "MBB", ",", "MI", ",", "MI", ".", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ",", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ",", "OffsetReg", ")", ";", "}", "}", "else", "{", "return", "false", ";", "}", "MBB", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "buildIndirectRead", "(", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegIndex", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegChan", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "buildIndirectWrite", "(", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegIndex", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RI", ".", "getHWRegChan", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "R600InstrInfo10", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49152, "Length": 333, "Cover_Rate": 0.6010830324909747} {"Template_token": ["", "if", "(", "Literals", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";", "if", "(", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Index", "=", "RI", ".", "getEncodingValue", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "&", "", ";", "unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ";", "Consts", ".", "push_back", "(", "(", "Index", "<<", "", ")", "|", "Chan", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "fitsConstReadLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49153, "Length": 113, "Cover_Rate": 0.437984496124031} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "MIs", "[", "i", "]", ";", "if", "(", "!", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "ArrayRef", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">>", "Srcs", "=", "getSrcs", "(", "MI", ")", ";", "for", "(", "const", "auto", "&", "Src", ":", "Srcs", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Literals", ".", "insert", "(", "Src", ".", "second", ")", ";", "if", "(", "Literals", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";", "if", "(", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Index", "=", "RI", ".", "getEncodingValue", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "&", "", ";", "unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ";", "Consts", ".", "push_back", "(", "(", "Index", "<<", "", ")", "|", "Chan", ")", ";", "}", "}", "}"], "ground_truth": ["return", "fitsConstReadLimitations", "(", "Consts", ")", ";"], "File": "R600InstrInfo10", "Func": "fitsConstReadLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49154, "Length": 192, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "ValidSwizzle", ".", "clear", "(", ")", ";", "unsigned", "ConstCount", ";", "BankSwizzle", "TransBS", "=", "ALU_VEC_012_SCL_210", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "*", "IG", "[", "i", "]", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", ".", "back", "(", ")", ")", ";", "IGSrcs", ".", "pop_back", "(", ")", ";"], "ground_truth": ["ValidSwizzle", ".", "pop_back", "(", ")", ";"], "File": "R600InstrInfo10", "Func": "fitsReadPortLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49155, "Length": 156, "Cover_Rate": 0.5064935064935064} {"Template_token": ["", "if", "(", "MFI", "->", "getNumObjects", "(", ")", "==", "", ")", "{", "return", "-", "", ";", "}", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "IgnoredFrameReg", ";", "Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "-", "", ",", "IgnoredFrameReg", ")", ";", "return", "getIndirectIndexBegin", "(", "MF", ")", "+", "Offset", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49156, "Length": 67, "Cover_Rate": 0.6146788990825688} {"Template_token": ["", "{", "", "::", "src0_X", ",", "", "::", "src0_sel_X", "}", ",", "{", "", "::", "src0_Y", ",", "", "::", "src0_sel_Y", "}", ",", "{", "", "::", "src0_Z", ",", "", "::", "src0_sel_Z", "}", ",", "{", "", "::", "src0_W", ",", "", "::", "src0_sel_W", "}", ",", "{", "", "::", "src1_X", ",", "", "::", "src1_sel_X", "}", ",", "{", "", "::", "src1_Y", ",", "", "::", "src1_sel_Y", "}", ",", "{", "", "::", "src1_Z", ",", "", "::", "src1_sel_Z", "}", ",", "{", "", "::", "src1_W", ",", "", "::", "src1_sel_W", "}", ",", "}", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "", ";", "j", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "", "]", ")", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "MachineOperand", "&", "Sel", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "", "]", ")", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Sel", ".", "getImm", "(", ")", ")", ")", ";", "continue", ";", "}"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "getSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49157, "Length": 188, "Cover_Rate": 0.33511586452762926} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "static", "const", "unsigned", "OpTable", "[", "", "]", "[", "", "]", "=", "{", "{", "", "::", "src0_X", ",", "", "::", "src0_sel_X", "}", ",", "{", "", "::", "src0_Y", ",", "", "::", "src0_sel_Y", "}", ",", "{", "", "::", "src0_Z", ",", "", "::", "src0_sel_Z", "}", ",", "{", "", "::", "src0_W", ",", "", "::", "src0_sel_W", "}", ",", "{", "", "::", "src1_X", ",", "", "::", "src1_sel_X", "}", ",", "{", "", "::", "src1_Y", ",", "", "::", "src1_sel_Y", "}", ",", "{", "", "::", "src1_Z", ",", "", "::", "src1_sel_Z", "}", ",", "{", "", "::", "src1_W", ",", "", "::", "src1_sel_W", "}", ",", "}", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "", ";", "j", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "", "]", ")", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "MachineOperand", "&", "Sel", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "", "]", ")", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Sel", ".", "getImm", "(", ")", ")", ")", ";", "continue", ";", "}", "}", "return", "Result", ";", "}", "static", "const", "unsigned", "OpTable", "[", "", "]", "[", "", "]", "=", "{", "{", "", "::", "src0", ",", "", "::", "src0_sel", "}", ",", "{", "", "::", "src1", ",", "", "::", "src1_sel", "}", ",", "{", "", "::", "src2", ",", "", "::", "src2_sel", "}", ",", "}", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "", ";", "j", "++", ")", "{", "int", "SrcIdx", "=", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "", "]", ")", ";", "if", "(", "SrcIdx", "<", "", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "SrcIdx", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "", ")", "{"], "File": "R600InstrInfo10", "Func": "getSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49158, "Length": 329, "Cover_Rate": 0.5864527629233511} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "assert", "(", "CfAlu", "->", "getOpcode", "(", ")", "==", "", ")", ";", "CfAlu", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "return", "", ";", "}", "}", "else", "{", "MachineInstr", "*", "PredSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "PredSet", "&&", "", ")", ";", "addFlag", "(", "*", "PredSet", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "PredSet", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "assert", "(", "CfAlu", "->", "getOpcode", "(", ")", "==", "", ")", ";", "CfAlu", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "return", "", ";", "}"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "InsertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49159, "Length": 196, "Cover_Rate": 0.5297297297297298} {"Template_token": ["", "MachineInstr", "*", "PredSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "PredSet", "&&", "", ")", ";", "addFlag", "(", "*", "PredSet", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "PredSet", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";"], "File": "R600InstrInfo10", "Func": "InsertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49160, "Length": 119, "Cover_Rate": 0.3216216216216216} {"Template_token": ["", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "isMov", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49161, "Length": 17, "Cover_Rate": 0.425} {"Template_token": ["", "bool", "InstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "begin", "(", ")", "!=", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "return", "false", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";"], "ground_truth": ["}", "else", "if", "(", "isVector", "(", "MI", ")", ")", "{"], "File": "R600InstrInfo10", "Func": "isPredicable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49162, "Length": 97, "Cover_Rate": 0.8290598290598291} {"Template_token": ["", "if", "(", "idx", "<", "", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "idx", ")", ".", "getReg", "(", ")", ";"], "File": "R600InstrInfo10", "Func": "isPredicated", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49163, "Length": 23, "Cover_Rate": 0.3108108108108108} {"Template_token": ["", "bool", "InstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "int", "idx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "idx", "<", "", ")", "return", "false", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "idx", ")", ".", "getReg", "(", ")", ";", "switch", "(", "Reg", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "R600InstrInfo10", "Func": "isPredicated", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49164, "Length": 63, "Cover_Rate": 0.8513513513513513} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "", "::", "pred_sel_X", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "", "::", "pred_sel_Y", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "", "::", "pred_sel_Z", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "", "::", "pred_sel_W", ")", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "if", "(", "PIdx", "!=", "-", "", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", ".", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "R600InstrInfo10", "Func": "PredicateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49165, "Length": 238, "Cover_Rate": 0.8350877192982457} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "InstrInfo", "(", "ST", ")", ",", "RI", "(", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "R600InstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49166, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "InstrInfo", "(", "ST", ")", ",", "RI", "(", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "R600InstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49167, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "InstrInfo", "::", "readsLDSSrcReg", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "isReg", "(", ")", "||", "!", "I", "->", "isUse", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "I", "->", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "", ".", "contains", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "readsLDSSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49168, "Length": 108, "Cover_Rate": 0.9818181818181818} {"Template_token": ["", "if", "(", "!", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "isReg", "(", ")", "||", "!", "I", "->", "isUse", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "I", "->", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "", ".", "contains", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "readsLDSSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49169, "Length": 96, "Cover_Rate": 0.8727272727272727} {"Template_token": ["", "}", "case", "", ":", "I", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "{", "return", "", ";", "}", "--", "I", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "{", "MachineInstr", "*", "predSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "I", ")", ";", "clearFlag", "(", "*", "predSet", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "break", ";", "assert", "(", "CfAlu", "->", "getOpcode", "(", ")", "==", "", ")", ";", "CfAlu", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "break", ";", "}", "case", "", ":", "I", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "RemoveBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49170, "Length": 146, "Cover_Rate": 0.5} {"Template_token": ["", "void", "InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "int", "End", "=", "getIndirectIndexEnd", "(", "MF", ")", ";", "if", "(", "End", "==", "-", "", ")", "return", ";", "for", "(", "int", "Index", "=", "getIndirectIndexBegin", "(", "MF", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "{", "unsigned", "SuperReg", "=", "", ".", "getRegister", "(", "Index", ")", ";", "Reserved", ".", "set", "(", "SuperReg", ")", ";", "for", "(", "unsigned", "Chan", "=", "", ";", "Chan", "<", "StackWidth", ";", "++", "Chan", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "(", "", "*", "Index", ")", "+", "Chan", ")", ";", "Reserved", ".", "set", "(", "Reg", ")", ";", "}"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "reserveIndirectRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49171, "Length": 143, "Cover_Rate": 0.9662162162162162} {"Template_token": ["", "void", "InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "int", "End", "=", "getIndirectIndexEnd", "(", "MF", ")", ";", "if", "(", "End", "==", "-", "", ")", "return", ";", "for", "(", "int", "Index", "=", "getIndirectIndexBegin", "(", "MF", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "{", "unsigned", "SuperReg", "=", "", ".", "getRegister", "(", "Index", ")", ";", "Reserved", ".", "set", "(", "SuperReg", ")", ";", "for", "(", "unsigned", "Chan", "=", "", ";", "Chan", "<", "StackWidth", ";", "++", "Chan", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "(", "", "*", "Index", ")", "+", "Chan", ")", ";", "Reserved", ".", "set", "(", "Reg", ")", ";", "}"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "reserveIndirectRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49172, "Length": 143, "Cover_Rate": 0.9662162162162162} {"Template_token": ["", "return", "MI", ".", "findRegisterUseOperandIdx", "(", "", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "usesAddressRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49173, "Length": 12, "Cover_Rate": 0.48} {"Template_token": ["", "bool", "InstrInfo", "::", "usesAddressRegister", "(", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "MI", ".", "findRegisterUseOperandIdx", "(", "", ")", "!=", "-", "", ";"], "File": "R600InstrInfo10", "Func": "usesAddressRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49174, "Length": 22, "Cover_Rate": 0.88} {"Template_token": ["", "bool", "InstrInfo", "::", "usesTextureCache", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["return", "(", "", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "&&", "usesVertexCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "||", "usesTextureCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "R600InstrInfo10", "Func": "usesTextureCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49175, "Length": 61, "Cover_Rate": 0.953125} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "return", "(", "", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "&&", "usesVertexCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "||", "usesTextureCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "usesTextureCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49176, "Length": 50, "Cover_Rate": 0.78125} {"Template_token": ["", "return", "!", "", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "&&", "usesVertexCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "usesVertexCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49177, "Length": 25, "Cover_Rate": 0.46296296296296297} {"Template_token": ["", "return", "!", "", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "&&", "usesVertexCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "usesVertexCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49178, "Length": 25, "Cover_Rate": 0.46296296296296297} {"Template_token": ["", "if", "(", "VectorComponents", ">", "", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "VectorComponents", ";", "I", "++", ")", "{", "unsigned", "SubRegIndex", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "I", ")", ";", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubRegIndex", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubRegIndex", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "MachineInstr", "*", "NewMI", "=", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "", ",", "DestReg", ",", "SrcReg", ")", ";"], "ground_truth": ["NewMI", "->", "getOperand", "(", "getOperandIdx", "(", "*", "NewMI", ",", "", "::", "src0", ")", ")", ".", "setIsKill", "(", "KillSrc", ")", ";"], "File": "R600InstrInfo12", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49179, "Length": 113, "Cover_Rate": 0.44664031620553357} {"Template_token": ["", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "InstrInfo", "::", "ExtractSrcs", "(", "MachineInstr", "&", "MI", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "unsigned", "&", "ConstCount", ")", "const", "{", "ConstCount", "=", "", ";", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "DummyPair", "(", "-", "", ",", "", ")", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "Result", ";", "unsigned", "i", "=", "", ";", "for", "(", "const", "auto", "&", "Src", ":", "getSrcs", "(", "MI", ")", ")", "{", "++", "i", ";", "Register", "Reg", "=", "Src", ".", "first", "->", "getReg", "(", ")", ";", "int", "Index", "=", "RI", ".", "getEncodingValue", "(", "Reg", ")", "&", "", ";", "if", "(", "Reg", "==", "", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "Index", ",", "", ")", ")", ";", "}", "if", "(", "PV", ".", "find", "(", "Reg", ")", "!=", "PV", ".", "end", "(", ")", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "", ",", "", ")", ")", ";", "continue", ";", "}", "if", "(", "Index", ">", "", ")", "{", "ConstCount", "++", ";", "Result", ".", "push_back", "(", "DummyPair", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "R600InstrInfo12", "Func": "ExtractSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49180, "Length": 190, "Cover_Rate": 0.7983193277310925} {"Template_token": ["", "BankSwizzle", "TransBS", "=", "ALU_VEC_012_SCL_210", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "*", "IG", "[", "i", "]", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", ".", "back", "(", ")", ")", ";", "IGSrcs", ".", "pop_back", "(", ")", ";", "ValidSwizzle", ".", "pop_back", "(", ")", ";", "static", "const", "InstrInfo", "::", "BankSwizzle", "TransSwz", "[", "]", "=", "{", "ALU_VEC_012_SCL_210", ",", "ALU_VEC_021_SCL_122", ",", "ALU_VEC_120_SCL_212", ",", "ALU_VEC_102_SCL_221", "}", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{"], "File": "R600InstrInfo12", "Func": "fitsReadPortLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49181, "Length": 180, "Cover_Rate": 0.5844155844155844} {"Template_token": ["", "IGSrcs", ".", "pop_back", "(", ")", ";", "ValidSwizzle", ".", "pop_back", "(", ")", ";", "static", "const", "InstrInfo", "::", "BankSwizzle", "TransSwz", "[", "]", "=", "{", "ALU_VEC_012_SCL_210", ",", "ALU_VEC_021_SCL_122", ",", "ALU_VEC_120_SCL_212", ",", "ALU_VEC_102_SCL_221", "}", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "TransBS", "=", "TransSwz", "[", "i", "]", ";", "if", "(", "!", "isConstCompatible", "(", "TransBS", ",", "TransOps", ",", "ConstCount", ")", ")", "continue", ";", "bool", "Result", "=", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "if", "(", "Result", ")", "{", "ValidSwizzle", ".", "push_back", "(", "TransBS", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo12", "Func": "fitsReadPortLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49182, "Length": 97, "Cover_Rate": 0.31493506493506496} {"Template_token": ["", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "||", "!", "IndirectRC", "->", "contains", "(", "Reg", ")", ")", "continue", ";", "unsigned", "RegIndex", ";", "unsigned", "RegEnd", ";", "for", "(", "RegIndex", "=", "", ",", "RegEnd", "=", "IndirectRC", "->", "getNumRegs", "(", ")", ";", "RegIndex", "!=", "RegEnd", ";", "++", "RegIndex", ")", "{", "if", "(", "IndirectRC", "->", "getRegister", "(", "RegIndex", ")", "==", "Reg", ")", "break", ";", "}"], "ground_truth": ["Offset", "=", "std", "::", "max", "(", "Offset", ",", "(", "int", ")", "RegIndex", ")", ";"], "File": "R600InstrInfo12", "Func": "getIndirectIndexBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49183, "Length": 75, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "int", "InstrInfo", "::", "getIndirectIndexBegin", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "Offset", "=", "-", "", ";", "if", "(", "MFI", ".", "getNumObjects", "(", ")", "==", "", ")", "{", "return", "-", "", ";", "}", "if", "(", "MRI", ".", "livein_empty", "(", ")", ")", "{", "return", "", ";", "}", "const", "TargetRegisterClass", "*", "IndirectRC", "=", "getIndirectAddrRegClass", "(", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "LI", ":", "MRI", ".", "liveins", "(", ")", ")", "{", "unsigned", "Reg", "=", "LI", ".", "first", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "||", "!", "IndirectRC", "->", "contains", "(", "Reg", ")", ")", "continue", ";", "unsigned", "RegIndex", ";", "unsigned", "RegEnd", ";", "for", "(", "RegIndex", "=", "", ",", "RegEnd", "=", "IndirectRC", "->", "getNumRegs", "(", ")", ";", "RegIndex", "!=", "RegEnd", ";", "++", "RegIndex", ")", "{", "if", "(", "IndirectRC", "->", "getRegister", "(", "RegIndex", ")", "==", "Reg", ")", "break", ";", "}", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "(", "int", ")", "RegIndex", ")", ";", "}"], "ground_truth": ["return", "Offset", "+", "", ";"], "File": "R600InstrInfo12", "Func": "getIndirectIndexBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49184, "Length": 185, "Cover_Rate": 0.9946236559139785} {"Template_token": ["", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Sel", ".", "getImm", "(", ")", ")", ")", ";", "continue", ";", "}", "}", "return", "Result", ";", "}", "static", "const", "unsigned", "OpTable", "[", "", "]", "[", "", "]", "=", "{", "{", "", "::", "src0", ",", "", "::", "src0_sel", "}", ",", "{", "", "::", "src1", ",", "", "::", "src1_sel", "}", ",", "{", "", "::", "src2", ",", "", "::", "src2_sel", "}", ",", "}", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "", ";", "j", "++", ")", "{", "int", "SrcIdx", "=", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "", "]", ")", ";", "if", "(", "SrcIdx", "<", "", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "SrcIdx", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "MachineOperand", "&", "Sel", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "", "]", ")", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Sel", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["continue", ";"], "File": "R600InstrInfo12", "Func": "getSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49185, "Length": 188, "Cover_Rate": 0.33511586452762926} {"Template_token": ["", "}", "case", "InstrInfo", "::", "ALU_VEC_021_SCL_122", ":", "{", "unsigned", "Cycles", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "InstrInfo", "::", "ALU_VEC_120_SCL_212", ":", "{", "unsigned", "Cycles", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}"], "ground_truth": ["case", "InstrInfo", "::", "ALU_VEC_102_SCL_221", ":", "{"], "File": "R600InstrInfo12", "Func": "getTransSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49186, "Length": 61, "Cover_Rate": 0.4236111111111111} {"Template_token": ["", "bool", "InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MBBI", "->", "operands_begin", "(", ")", ",", "E", "=", "MBBI", "->", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isReg", "(", ")", "&&", "!", "Register", "::", "isVirtualRegister", "(", "I", "->", "getReg", "(", ")", ")", "&&", "I", "->", "isUse", "(", ")", "&&", "RI", ".", "isPhysRegLiveAcrossClauses", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo12", "Func": "isLegalToSplitMBBAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49187, "Length": 86, "Cover_Rate": 0.9555555555555556} {"Template_token": ["", "if", "(", "!", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "isReg", "(", ")", "||", "!", "I", "->", "isUse", "(", ")", "||", "Register", "::", "isVirtualRegister", "(", "I", "->", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "", ".", "contains", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo12", "Func": "readsLDSSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49189, "Length": 92, "Cover_Rate": 0.8363636363636363} {"Template_token": ["", "bool", "InstrInfo", "::", "ClobbersPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ",", "bool", "SkipDead", ")", "const", "{"], "ground_truth": ["return", "isPredicateSetter", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "R600InstrInfo14", "Func": "ClobbersPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49190, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "bool", "InstrInfo", "::", "ClobbersPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ",", "bool", "SkipDead", ")", "const", "{"], "ground_truth": ["return", "isPredicateSetter", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "R600InstrInfo14", "Func": "ClobbersPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49191, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "unsigned", "VectorComponents", "=", "", ";", "if", "(", "(", "", ".", "contains", "(", "DestReg", ")", "||", "", ".", "contains", "(", "DestReg", ")", ")", "&&", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ")", "{", "VectorComponents", "=", "", ";", "}", "else", "if", "(", "(", "", ".", "contains", "(", "DestReg", ")", "||", "", ".", "contains", "(", "DestReg", ")", ")", "&&", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ")", "{", "VectorComponents", "=", "", ";", "}", "if", "(", "VectorComponents", ">", "", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "VectorComponents", ";", "I", "++", ")", "{", "unsigned", "SubRegIndex", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "I", ")", ";", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubRegIndex", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubRegIndex", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{"], "ground_truth": ["MachineInstr", "*", "NewMI", "=", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "", ",", "DestReg", ",", "SrcReg", ")", ";"], "File": "R600InstrInfo14", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49192, "Length": 179, "Cover_Rate": 0.7075098814229249} {"Template_token": ["", "unsigned", "SubRegIndex", "=", "RegisterInfo", "::", "getSubRegFromChannel", "(", "I", ")", ";", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubRegIndex", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubRegIndex", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "MachineInstr", "*", "NewMI", "=", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "", ",", "DestReg", ",", "SrcReg", ")", ";"], "ground_truth": ["NewMI", "->", "getOperand", "(", "getOperandIdx", "(", "*", "NewMI", ",", "", "::", "src0", ")", ")", ".", "setIsKill", "(", "KillSrc", ")", ";"], "File": "R600InstrInfo14", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49193, "Length": 91, "Cover_Rate": 0.35968379446640314} {"Template_token": ["", "unsigned", "RegEnd", ";", "for", "(", "RegIndex", "=", "", ",", "RegEnd", "=", "IndirectRC", "->", "getNumRegs", "(", ")", ";", "RegIndex", "!=", "RegEnd", ";", "++", "RegIndex", ")", "{", "if", "(", "IndirectRC", "->", "getRegister", "(", "RegIndex", ")", "==", "(", "unsigned", ")", "Reg", ")", "break", ";", "}", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "(", "int", ")", "RegIndex", ")", ";", "}"], "ground_truth": ["return", "Offset", "+", "", ";"], "File": "R600InstrInfo14", "Func": "getIndirectIndexBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49194, "Length": 62, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "return", "-", "", ";", "}", "if", "(", "MFI", ".", "getNumObjects", "(", ")", "==", "", ")", "{", "return", "-", "", ";", "}", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";"], "File": "R600InstrInfo14", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49195, "Length": 55, "Cover_Rate": 0.48672566371681414} {"Template_token": ["", "}", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "Register", "IgnoredFrameReg", ";", "Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "-", "", ",", "IgnoredFrameReg", ")", ".", "getFixed", "(", ")", ";", "return", "getIndirectIndexBegin", "(", "MF", ")", "+", "Offset", ";"], "ground_truth": ["}"], "File": "R600InstrInfo14", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49196, "Length": 56, "Cover_Rate": 0.49557522123893805} {"Template_token": ["", "if", "(", "I", "->", "isReg", "(", ")", "&&", "!", "I", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "I", "->", "isUse", "(", ")", "&&", "RI", ".", "isPhysRegLiveAcrossClauses", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo14", "Func": "isLegalToSplitMBBAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49197, "Length": 40, "Cover_Rate": 0.449438202247191} {"Template_token": ["", "if", "(", "!", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "isReg", "(", ")", "||", "!", "I", "->", "isUse", "(", ")", "||", "I", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "if", "(", "", ".", "contains", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo14", "Func": "readsLDSSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49198, "Length": 95, "Cover_Rate": 0.8715596330275229} {"Template_token": ["", "bool", "InstrInfo", "::", "fitsConstReadLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", ")", "const", "{", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "SmallSet", "<", "int64_t", ",", "", ">", "Literals", ";", "for", "(", "MachineInstr", "*", "MI", ":", "MIs", ")", "{", "if", "(", "!", "isALUInstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "for", "(", "const", "auto", "&", "Src", ":", "getSrcs", "(", "*", "MI", ")", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Literals", ".", "insert", "(", "Src", ".", "second", ")", ";", "if", "(", "Literals", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";", "if", "(", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Index", "=", "RI", ".", "getEncodingValue", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "&", "", ";", "unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ";", "Consts", ".", "push_back", "(", "(", "Index", "<<", "", ")", "|", "Chan", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "R600InstrInfo17", "Func": "fitsConstReadLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49199, "Length": 205, "Cover_Rate": 0.9318181818181818} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "IG", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "*", "MI", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "InstrInfo", "::", "BankSwizzle", ")", "MI", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", ".", "back", "(", ")", ")", ";", "IGSrcs", ".", "pop_back", "(", ")", ";", "ValidSwizzle", ".", "pop_back", "(", ")", ";", "static", "const", "InstrInfo", "::", "BankSwizzle", "TransSwz", "[", "]", "=", "{", "ALU_VEC_012_SCL_210", ",", "ALU_VEC_021_SCL_122", ",", "ALU_VEC_120_SCL_212", ",", "ALU_VEC_102_SCL_221", "}", ";", "for", "(", "InstrInfo", "::", "BankSwizzle", "TransBS", ":", "TransSwz", ")", "{", "if", "(", "!", "isConstCompatible", "(", "TransBS", ",", "TransOps", ",", "ConstCount", ")", ")", "continue", ";", "bool", "Result", "=", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "if", "(", "Result", ")", "{", "ValidSwizzle", ".", "push_back", "(", "TransBS", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "R600InstrInfo17", "Func": "fitsReadPortLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49200, "Length": 191, "Cover_Rate": 0.7047970479704797} {"Template_token": ["", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", ",", "", ">", "Result", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "static", "const", "unsigned", "OpTable", "[", "", "]", "[", "", "]", "=", "{", "{", "", "::", "src0_X", ",", "", "::", "src0_sel_X", "}", ",", "{", "", "::", "src0_Y", ",", "", "::", "src0_sel_Y", "}", ",", "{", "", "::", "src0_Z", ",", "", "::", "src0_sel_Z", "}", ",", "{", "", "::", "src0_W", ",", "", "::", "src0_sel_W", "}", ",", "{", "", "::", "src1_X", ",", "", "::", "src1_sel_X", "}", ",", "{", "", "::", "src1_Y", ",", "", "::", "src1_sel_Y", "}", ",", "{", "", "::", "src1_Z", ",", "", "::", "src1_sel_Z", "}", ",", "{", "", "::", "src1_W", ",", "", "::", "src1_sel_W", "}", ",", "}", ";", "for", "(", "const", "auto", "&", "Op", ":", "OpTable", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "Op", "[", "", "]", ")", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "MachineOperand", "&", "Sel", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "Op", "[", "", "]", ")", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Sel", ".", "getImm", "(", ")", ")", ")", ";", "continue", ";", "}", "}", "return", "Result", ";", "}", "static", "const", "unsigned", "OpTable", "[", "", "]", "[", "", "]", "=", "{", "{", "", "::", "src0", ",", "", "::", "src0_sel", "}", ",", "{", "", "::", "src1", ",", "", "::", "src1_sel", "}", ",", "{", "", "::", "src2", ",", "", "::", "src2_sel", "}", ",", "}", ";", "for", "(", "const", "auto", "&", "Op", ":", "OpTable", ")", "{", "int", "SrcIdx", "=", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "Op", "[", "", "]", ")", ";", "if", "(", "SrcIdx", "<", "", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "SrcIdx", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "MachineOperand", "&", "Sel", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "Op", "[", "", "]", ")", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Sel", ".", "getImm", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "Reg", "==", "", ")", "{", "MachineOperand", "&", "Operand", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "literal", ")", ")", ";", "if", "(", "Operand", ".", "isImm", "(", ")", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Operand", ".", "getImm", "(", ")", ")", ")", ";", "continue", ";", "}", "assert", "(", "Operand", ".", "isGlobal", "(", ")", ")", ";", "}", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "", ")", ")", ";", "}"], "ground_truth": ["return", "Result", ";"], "File": "R600InstrInfo17", "Func": "getSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49201, "Length": 460, "Cover_Rate": 0.8534322820037106} {"Template_token": ["", "int", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "SDNode", "*", "Node", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "R600InstrInfo1", "Func": "getInstrLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49202, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "bool", "InstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCyles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "R600InstrInfo1", "Func": "isProfitableToDupForIfCvt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49203, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "}", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PriorI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "AllowModify", ")", "I", "->", "removeFromParent", "(", ")", ";", "I", "=", "PriorI", ";", "}", "MachineInstr", "&", "LastInst", "=", "*", "I", ";", "unsigned", "LastOpc", "=", "LastInst", ".", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isJump", "(", "(", "--", "I", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "LastOpc", "==", "", ")", "{", "TBB", "=", "LastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "LastOpc", "==", "", ")", "{", "auto", "predSet", "=", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "LastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";"], "File": "R600InstrInfo21", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49206, "Length": 173, "Cover_Rate": 0.40232558139534885} {"Template_token": ["", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PriorI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "AllowModify", ")", "I", "->", "removeFromParent", "(", ")", ";", "I", "=", "PriorI", ";", "}", "MachineInstr", "&", "LastInst", "=", "*", "I", ";", "unsigned", "LastOpc", "=", "LastInst", ".", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isJump", "(", "(", "--", "I", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "LastOpc", "==", "", ")", "{", "TBB", "=", "LastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "LastOpc", "==", "", ")", "{", "auto", "predSet", "=", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "LastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "&", "SecondLastInst", "=", "*", "I", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", ".", "getOpcode", "(", ")", ";", "if", "(", "SecondLastOpc", "==", "", "&&", "LastOpc", "==", "", ")", "{", "auto", "predSet", "=", "--", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "SecondLastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "FBB", "=", "LastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo21", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49207, "Length": 326, "Cover_Rate": 0.7581395348837209} {"Template_token": ["", "if", "(", "(", "", ".", "contains", "(", "DestReg", ")", "||", "", ".", "contains", "(", "DestReg", ")", ")", "&&", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ")", "{", "VectorComponents", "=", "", ";", "}", "else", "if", "(", "(", "", ".", "contains", "(", "DestReg", ")", "||", "", ".", "contains", "(", "DestReg", ")", ")", "&&", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ")", "{"], "ground_truth": ["VectorComponents", "=", "", ";"], "File": "R600InstrInfo21", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49208, "Length": 80, "Cover_Rate": 0.31620553359683795} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "Index", ",", "", ")", ")", ";", "}", "if", "(", "PV", ".", "find", "(", "Reg", ")", "!=", "PV", ".", "end", "(", ")", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "", ",", "", ")", ")", ";", "continue", ";", "}", "if", "(", "Index", ">", "", ")", "{", "ConstCount", "++", ";", "Result", ".", "push_back", "(", "DummyPair", ")", ";", "continue", ";", "}", "unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Reg", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "Index", ",", "Chan", ")", ")", ";", "}"], "ground_truth": ["for", "(", ";", "i", "<", "", ";", "++", "i", ")", "Result", ".", "push_back", "(", "DummyPair", ")", ";"], "File": "R600InstrInfo21", "Func": "ExtractSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49209, "Length": 117, "Cover_Rate": 0.49159663865546216} {"Template_token": ["", "unsigned", "Reg", "=", "Src", ".", "first", "->", "getReg", "(", ")", ";", "int", "Index", "=", "RI", ".", "getEncodingValue", "(", "Reg", ")", "&", "", ";", "if", "(", "Reg", "==", "", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "Index", ",", "", ")", ")", ";", "}", "if", "(", "PV", ".", "find", "(", "Reg", ")", "!=", "PV", ".", "end", "(", ")", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "", ",", "", ")", ")", ";", "continue", ";", "}", "if", "(", "Index", ">", "", ")", "{", "ConstCount", "++", ";"], "ground_truth": ["Result", ".", "push_back", "(", "DummyPair", ")", ";"], "File": "R600InstrInfo21", "Func": "ExtractSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49210, "Length": 95, "Cover_Rate": 0.39915966386554624} {"Template_token": ["", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "It", "->", "getOpcode", "(", ")", "==", "", "||", "It", "->", "getOpcode", "(", ")", "==", "", ")", "return", "It", ".", "getReverse", "(", ")", ";", "}", "return", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo21", "Func": "FindLastAluClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49211, "Length": 42, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "SmallSet", "<", "int64_t", ",", "", ">", "Literals", ";", "for", "(", "unsigned", "i", "=", "", ",", "n", "=", "MIs", ".", "size", "(", ")", ";", "i", "<", "n", ";", "i", "++", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MIs", "[", "i", "]", ";", "if", "(", "!", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "for", "(", "const", "auto", "&", "Src", ":", "getSrcs", "(", "MI", ")", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Literals", ".", "insert", "(", "Src", ".", "second", ")", ";", "if", "(", "Literals", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";"], "ground_truth": ["if", "(", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{"], "File": "R600InstrInfo21", "Func": "fitsConstReadLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49212, "Length": 152, "Cover_Rate": 0.6255144032921811} {"Template_token": ["", "unsigned", "ConstCount", ";", "BankSwizzle", "TransBS", "=", "ALU_VEC_012_SCL_210", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "*", "IG", "[", "i", "]", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", ".", "back", "(", ")", ")", ";", "IGSrcs", ".", "pop_back", "(", ")", ";", "ValidSwizzle", ".", "pop_back", "(", ")", ";", "static", "const", "InstrInfo", "::", "BankSwizzle", "TransSwz", "[", "]", "=", "{", "ALU_VEC_012_SCL_210", ",", "ALU_VEC_021_SCL_122", ",", "ALU_VEC_120_SCL_212", ",", "ALU_VEC_102_SCL_221", "}", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{"], "ground_truth": ["TransBS", "=", "TransSwz", "[", "i", "]", ";"], "File": "R600InstrInfo21", "Func": "fitsReadPortLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49213, "Length": 190, "Cover_Rate": 0.6209150326797386} {"Template_token": ["", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "", ";", "}", "else", "{", "MachineInstr", "*", "PredSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "PredSet", "&&", "", ")", ";", "addFlag", "(", "*", "PredSet", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "PredSet", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "assert", "(", "CfAlu", "->", "getOpcode", "(", ")", "==", "", ")", ";", "CfAlu", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "return", "", ";", "}", "}", "else", "{", "MachineInstr", "*", "PredSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "PredSet", "&&", "", ")", ";", "addFlag", "(", "*", "PredSet", ",", "", ",", "MO_FLAG_PUSH", ")", ";"], "ground_truth": ["PredSet", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";"], "File": "R600InstrInfo21", "Func": "insertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49214, "Length": 219, "Cover_Rate": 0.5732984293193717} {"Template_token": ["", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "Srcs", "[", "j", "]", ";", "if", "(", "Src", ".", "first", "<", "", "||", "Src", ".", "first", "==", "", ")", "continue", ";", "if", "(", "Src", ".", "first", "==", "GET_REG_INDEX", "(", "RI", ".", "getEncodingValue", "(", "", ")", ")", ")", "{", "if", "(", "Swz", "[", "i", "]", "!=", "InstrInfo", "::", "ALU_VEC_012_SCL_210", "&&", "Swz", "[", "i", "]", "!=", "InstrInfo", "::", "ALU_VEC_021_SCL_122", ")", "{", "return", "false", ";", "}", "continue", ";", "}", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "<", "", ")", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "=", "Src", ".", "first", ";", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "!=", "Src", ".", "first", ")", "return", "i", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TransSrcs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "TransSrcs", "[", "i", "]", ";", "unsigned", "Cycle", "=", "getTransSwizzle", "(", "TransSwz", ",", "i", ")", ";"], "ground_truth": ["if", "(", "Src", ".", "first", "<", "", ")", "continue", ";"], "File": "R600InstrInfo21", "Func": "isLegalUpTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49215, "Length": 187, "Cover_Rate": 0.45498783454987834} {"Template_token": ["", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", "else", "if", "(", "isVector", "(", "MI", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "R600InstrInfo21", "Func": "isPredicable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49216, "Length": 40, "Cover_Rate": 0.3389830508474576} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "begin", "(", ")", "!=", "MachineBasicBlock", "::", "const_iterator", "(", "MI", ")", ")", "return", "false", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", "else", "if", "(", "isVector", "(", "MI", ")", ")", "{", "return", "false", ";", "}", "else", "{", "return", "InstrInfo", "::", "isPredicable", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo21", "Func": "isPredicable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49217, "Length": 101, "Cover_Rate": 0.8559322033898306} {"Template_token": ["", "const", "FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "int", "End", "=", "getIndirectIndexEnd", "(", "MF", ")", ";", "if", "(", "End", "==", "-", "", ")", "return", ";", "for", "(", "int", "Index", "=", "getIndirectIndexBegin", "(", "MF", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "{"], "ground_truth": ["for", "(", "unsigned", "Chan", "=", "", ";", "Chan", "<", "StackWidth", ";", "++", "Chan", ")", "{"], "File": "R600InstrInfo21", "Func": "reserveIndirectRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49218, "Length": 71, "Cover_Rate": 0.5220588235294118} {"Template_token": ["", "break", ";", "case", "", ":", "MO", ".", "setImm", "(", "", ")", ";", "break", ";", "case", "", ":", "MO", ".", "setImm", "(", "", ")", ";", "break", ";", "case", "", ":", "MO", ".", "setImm", "(", "", ")", ";", "break", ";", "default", ":", "return", "true", ";", "}"], "ground_truth": ["MachineOperand", "&", "MO2", "=", "Cond", "[", "", "]", ";"], "File": "R600InstrInfo21", "Func": "reverseBranchCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49219, "Length": 53, "Cover_Rate": 0.3271604938271605} {"Template_token": ["", "if", "(", "MFI", ".", "getNumObjects", "(", ")", "==", "", ")", "{", "return", "-", "", ";", "}", "if", "(", "MRI", ".", "livein_empty", "(", ")", ")", "{", "return", "", ";", "}", "const", "TargetRegisterClass", "*", "IndirectRC", "=", "getIndirectAddrRegClass", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "LI", "=", "MRI", ".", "livein_begin", "(", ")", ",", "LE", "=", "MRI", ".", "livein_end", "(", ")", ";", "LI", "!=", "LE", ";", "++", "LI", ")", "{", "unsigned", "Reg", "=", "LI", "->", "first", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "||", "!", "IndirectRC", "->", "contains", "(", "Reg", ")", ")", "continue", ";", "unsigned", "RegIndex", ";", "unsigned", "RegEnd", ";", "for", "(", "RegIndex", "=", "", ",", "RegEnd", "=", "IndirectRC", "->", "getNumRegs", "(", ")", ";", "RegIndex", "!=", "RegEnd", ";", "++", "RegIndex", ")", "{", "if", "(", "IndirectRC", "->", "getRegister", "(", "RegIndex", ")", "==", "Reg", ")", "break", ";", "}", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "(", "int", ")", "RegIndex", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo24", "Func": "getIndirectIndexBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49224, "Length": 150, "Cover_Rate": 0.7653061224489796} {"Template_token": ["", "return", "", ";", "}", "const", "TargetRegisterClass", "*", "IndirectRC", "=", "getIndirectAddrRegClass", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "LI", "=", "MRI", ".", "livein_begin", "(", ")", ",", "LE", "=", "MRI", ".", "livein_end", "(", ")", ";", "LI", "!=", "LE", ";", "++", "LI", ")", "{", "unsigned", "Reg", "=", "LI", "->", "first", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "||", "!", "IndirectRC", "->", "contains", "(", "Reg", ")", ")", "continue", ";", "unsigned", "RegIndex", ";", "unsigned", "RegEnd", ";", "for", "(", "RegIndex", "=", "", ",", "RegEnd", "=", "IndirectRC", "->", "getNumRegs", "(", ")", ";", "RegIndex", "!=", "RegEnd", ";", "++", "RegIndex", ")", "{"], "ground_truth": ["if", "(", "IndirectRC", "->", "getRegister", "(", "RegIndex", ")", "==", "Reg", ")", "break", ";"], "File": "R600InstrInfo24", "Func": "getIndirectIndexBegin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49225, "Length": 109, "Cover_Rate": 0.5561224489795918} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "int", "End", "=", "getIndirectIndexEnd", "(", "MF", ")", ";", "if", "(", "End", "==", "-", "", ")", "return", ";", "for", "(", "int", "Index", "=", "getIndirectIndexBegin", "(", "MF", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "{"], "ground_truth": ["unsigned", "SuperReg", "=", "", ".", "getRegister", "(", "Index", ")", ";"], "File": "R600InstrInfo24", "Func": "reserveIndirectRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49226, "Length": 80, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "unsigned", "Reg", "=", "Src", ".", "first", "->", "getReg", "(", ")", ";", "int", "Index", "=", "RI", ".", "getEncodingValue", "(", "Reg", ")", "&", "", ";", "if", "(", "Reg", "==", "", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "Index", ",", "", ")", ")", ";", "}", "if", "(", "PV", ".", "find", "(", "Reg", ")", "!=", "PV", ".", "end", "(", ")", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "", ",", "", ")", ")", ";", "continue", ";", "}", "if", "(", "Index", ">", "", ")", "{", "ConstCount", "++", ";", "Result", ".", "push_back", "(", "DummyPair", ")", ";", "continue", ";", "}", "unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Reg", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "Index", ",", "Chan", ")", ")", ";", "}"], "ground_truth": ["for", "(", ";", "i", "<", "", ";", "++", "i", ")", "Result", ".", "push_back", "(", "DummyPair", ")", ";"], "File": "R600InstrInfo27", "Func": "ExtractSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49227, "Length": 140, "Cover_Rate": 0.5857740585774058} {"Template_token": ["", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "return", "-", "", ";", "}", "if", "(", "MFI", ".", "getNumObjects", "(", ")", "==", "", ")", "{", "return", "-", "", ";", "}", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "Register", "IgnoredFrameReg", ";"], "ground_truth": ["Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "-", "", ",", "IgnoredFrameReg", ")", ";"], "File": "R600InstrInfo40", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49228, "Length": 83, "Cover_Rate": 0.7614678899082569} {"Template_token": ["", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "return", "-", "", ";", "}", "if", "(", "MFI", ".", "getNumObjects", "(", ")", "==", "", ")", "{", "return", "-", "", ";", "}", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";"], "File": "R600InstrInfo40", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49229, "Length": 55, "Cover_Rate": 0.5045871559633027} {"Template_token": ["", "buildMovInstr", "(", "MBB", ",", "MI", ",", "MI", "->", "getOperand", "(", "DstOpIdx", ")", ".", "getReg", "(", ")", ",", "getIndirectAddrRegClass", "(", ")", "->", "getRegister", "(", "Address", ")", ")", ";", "}", "else", "{", "buildIndirectRead", "(", "MBB", ",", "MI", ",", "MI", "->", "getOperand", "(", "DstOpIdx", ")", ".", "getReg", "(", ")", ",", "Address", ",", "OffsetReg", ")", ";", "}", "}", "else", "if", "(", "isRegisterStore", "(", "*", "MI", ")", ")", "{", "int", "ValOpIdx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "val", ")", ";", "unsigned", "RegIndex", "=", "MI", "->", "getOperand", "(", "RegOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Channel", "=", "MI", "->", "getOperand", "(", "ChanOpIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "Address", "=", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ";", "unsigned", "OffsetReg", "=", "MI", "->", "getOperand", "(", "OffsetOpIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "==", "", ")", "{", "buildMovInstr", "(", "MBB", ",", "MI", ",", "getIndirectAddrRegClass", "(", ")", "->", "getRegister", "(", "Address", ")", ",", "MI", "->", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "buildIndirectWrite", "(", "MBB", ",", "MI", ",", "MI", "->", "getOperand", "(", "ValOpIdx", ")", ".", "getReg", "(", ")", ",", "calculateIndirectAddress", "(", "RegIndex", ",", "Channel", ")", ",", "OffsetReg", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "R600InstrInfo42", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49230, "Length": 200, "Cover_Rate": 0.3590664272890485} {"Template_token": ["", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "DummyPair", "(", "-", "", ",", "", ")", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", "Result", ";", "unsigned", "i", "=", "", ";", "for", "(", "unsigned", "n", "=", "Srcs", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "Srcs", "[", "i", "]", ".", "first", "->", "getReg", "(", ")", ";", "int", "Index", "=", "RI", ".", "getEncodingValue", "(", "Reg", ")", "&", "", ";", "if", "(", "Reg", "==", "", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "Index", ",", "", ")", ")", ";", "}", "if", "(", "PV", ".", "find", "(", "Reg", ")", "!=", "PV", ".", "end", "(", ")", ")", "{", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "", ",", "", ")", ")", ";", "continue", ";", "}", "if", "(", "Index", ">", "", ")", "{", "ConstCount", "++", ";", "Result", ".", "push_back", "(", "DummyPair", ")", ";", "continue", ";", "}", "unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Reg", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "Index", ",", "Chan", ")", ")", ";", "}", "for", "(", ";", "i", "<", "", ";", "++", "i", ")", "Result", ".", "push_back", "(", "DummyPair", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "R600InstrInfo42", "Func": "ExtractSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49231, "Length": 202, "Cover_Rate": 0.7651515151515151} {"Template_token": ["", "SmallSet", "<", "int64_t", ",", "", ">", "Literals", ";", "for", "(", "unsigned", "i", "=", "", ",", "n", "=", "MIs", ".", "size", "(", ")", ";", "i", "<", "n", ";", "i", "++", ")", "{", "MachineInstr", "*", "MI", "=", "MIs", "[", "i", "]", ";", "if", "(", "!", "isALUInstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "ArrayRef", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">>", "Srcs", "=", "getSrcs", "(", "MI", ")", ";", "for", "(", "const", "auto", "&", "Src", ":", "Srcs", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Literals", ".", "insert", "(", "Src", ".", "second", ")", ";", "if", "(", "Literals", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";", "if", "(", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Index", "=", "RI", ".", "getEncodingValue", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "&", "", ";"], "ground_truth": ["unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ";"], "File": "R600InstrInfo42", "Func": "fitsConstReadLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49232, "Length": 200, "Cover_Rate": 0.7782101167315175} {"Template_token": ["", "for", "(", "const", "auto", "&", "Src", ":", "Srcs", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Literals", ".", "insert", "(", "Src", ".", "second", ")", ";", "if", "(", "Literals", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";", "if", "(", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{"], "ground_truth": ["unsigned", "Index", "=", "RI", ".", "getEncodingValue", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "&", "", ";"], "File": "R600InstrInfo42", "Func": "fitsConstReadLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49233, "Length": 112, "Cover_Rate": 0.4357976653696498} {"Template_token": ["", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", ",", "", ">", "InstrInfo", "::", "getSrcs", "(", "MachineInstr", "*", "MI", ")", "const", "{", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", ",", "", ">", "Result", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "static", "const", "unsigned", "OpTable", "[", "", "]", "[", "", "]", "=", "{", "{", "", "::", "src0_X", ",", "", "::", "src0_sel_X", "}", ",", "{", "", "::", "src0_Y", ",", "", "::", "src0_sel_Y", "}", ",", "{", "", "::", "src0_Z", ",", "", "::", "src0_sel_Z", "}", ",", "{", "", "::", "src0_W", ",", "", "::", "src0_sel_W", "}", ",", "{", "", "::", "src1_X", ",", "", "::", "src1_sel_X", "}", ",", "{", "", "::", "src1_Y", ",", "", "::", "src1_sel_Y", "}", ",", "{", "", "::", "src1_Z", ",", "", "::", "src1_sel_Z", "}", ",", "{", "", "::", "src1_W", ",", "", "::", "src1_sel_W", "}", ",", "}", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "", ";", "j", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "", "]", ")", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "", ")", "{"], "File": "R600InstrInfo42", "Func": "getSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49234, "Length": 202, "Cover_Rate": 0.3600713012477718} {"Template_token": ["", "bool", "InstrInfo", "::", "usesVertexCache", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "R600InstrInfo42", "Func": "usesVertexCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49236, "Length": 27, "Cover_Rate": 0.5} {"Template_token": ["", "return", "!", "", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "&&", "usesVertexCache", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo42", "Func": "usesVertexCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49237, "Length": 25, "Cover_Rate": 0.46296296296296297} {"Template_token": ["", "break", ";", "case", "", ":", "MO", ".", "setImm", "(", "", ")", ";", "break", ";", "case", "", ":", "MO", ".", "setImm", "(", "", ")", ";", "break", ";", "case", "", ":", "MO", ".", "setImm", "(", "", ")", ";", "break", ";", "default", ":", "return", "true", ";", "}", "MachineOperand", "&", "MO2", "=", "Cond", "[", "", "]", ";", "switch", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "case", "", ":", "MO2", ".", "setReg", "(", "", ")", ";", "break", ";", "case", "", ":", "MO2", ".", "setReg", "(", "", ")", ";"], "ground_truth": ["break", ";"], "File": "R600InstrInfo53", "Func": "ReverseBranchCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49238, "Length": 86, "Cover_Rate": 0.5308641975308642} {"Template_token": ["", "assert", "(", "PredSet", "&&", "", ")", ";", "addFlag", "(", "PredSet", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "PredSet", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "assert", "(", "CfAlu", "->", "getOpcode", "(", ")", "==", "", ")", ";", "CfAlu", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "return", "", ";", "}", "}", "else", "{", "MachineInstr", "*", "PredSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "PredSet", "&&", "", ")", ";", "addFlag", "(", "PredSet", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "PredSet", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "assert", "(", "CfAlu", "->", "getOpcode", "(", ")", "==", "", ")", ";", "CfAlu", "->", "setDesc", "(", "get", "(", "", ")", ")", ";"], "ground_truth": ["return", "", ";"], "File": "R600InstrInfo60", "Func": "InsertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49239, "Length": 255, "Cover_Rate": 0.6929347826086957} {"Template_token": ["", "MachineInstr", "&", "LastInst", "=", "*", "I", ";", "unsigned", "LastOpc", "=", "LastInst", ".", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isJump", "(", "static_cast", "<", "MachineInstr", "*", ">", "(", "--", "I", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "LastOpc", "==", "", ")", "{", "TBB", "=", "LastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "LastOpc", "==", "", ")", "{", "auto", "predSet", "=", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "LastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "&", "SecondLastInst", "=", "*", "I", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", ".", "getOpcode", "(", ")", ";", "if", "(", "SecondLastOpc", "==", "", "&&", "LastOpc", "==", "", ")", "{", "auto", "predSet", "=", "--", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "SecondLastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "FBB", "=", "LastInst", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "R600InstrInfo66", "Func": "AnalyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49240, "Length": 279, "Cover_Rate": 0.6312217194570136} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "TargetMachine", "*", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", "{"], "ground_truth": ["}"], "File": "R600ISelDAGToDAG", "Func": "R600DAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49241, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "DAGToDAGISel", "(", "TargetMachine", "*", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", "{"], "ground_truth": ["}"], "File": "R600ISelDAGToDAG", "Func": "R600DAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49242, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectGlobalValueConstantOffset", "(", "SDValue", "Addr", ",", "SDValue", "&", "IntPtr", ")", "{"], "ground_truth": ["if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{"], "File": "R600ISelDAGToDAG", "Func": "SelectGlobalValueConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49243, "Length": 28, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectGlobalValueConstantOffset", "(", "SDValue", "Addr", ",", "SDValue", "&", "IntPtr", ")", "{", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "IntPtr", "=", "CurDAG", "->", "getIntPtrConstant", "(", "Cst", "->", "getZExtValue", "(", ")", "/", "", ",", "SDLoc", "(", "Addr", ")", ",", "true", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "R600ISelDAGToDAG", "Func": "SelectGlobalValueConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49244, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "BaseReg", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getIntPtrConstant", "(", "", ",", "SDLoc", "(", "Addr", ")", ",", "true", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "R600ISelDAGToDAG", "Func": "SelectGlobalValueVariableOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49245, "Length": 27, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "if", "(", "VT", ".", "bitsLT", "(", "", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";", "return", "VT", ".", "bitsGT", "(", "", ")", "&&", "Align", "%", "", "==", "", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)1", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49246, "Length": 36, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", "==", "", ")", "return", "false", ";", "if", "(", "VT", ".", "bitsLT", "(", "", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "File": "R600ISelLowering (2)1", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49247, "Length": 46, "Cover_Rate": 0.5287356321839081} {"Template_token": ["", "if", "(", "(", "AS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", ")", "{"], "ground_truth": ["return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", ";"], "File": "R600ISelLowering (2)1", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49248, "Length": 28, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "if", "(", "NewBldVec", "[", "i", "]", ".", "isUndef", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "i", ";", "j", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", "==", "NewBldVec", "[", "j", "]", ")", "{", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "NewBldVec", "[", "i", "]", ".", "getValueType", "(", ")", ")", ";", "RemapSwizzle", "[", "i", "]", "=", "j", ";", "break", ";", "}", "}", "}", "return", "DAG", ".", "getBuildVector", "(", "VectorEntry", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "VectorEntry", ")", ",", "NewBldVec", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)1", "Func": "CompactSwizzlableVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49249, "Length": 92, "Cover_Rate": 0.3205574912891986} {"Template_token": ["", "static", "int", "ConstantAddressBlock", "(", "unsigned", "AddressSpace", ",", "AS", "AMDGPUA", ")", "{", "switch", "(", "AddressSpace", ")", "{", "case", "AMDGPUA", ".", "CONSTANT_BUFFER_0", ":", "return", "", ";", "case", "AMDGPUA", ".", "CONSTANT_BUFFER_1", ":", "return", "", "+", "", ";", "case", "AMDGPUA", ".", "CONSTANT_BUFFER_2", ":", "return", "", "+", "", "*", "", ";", "case", "AMDGPUA", ".", "CONSTANT_BUFFER_3", ":", "return", "", "+", "", "*", "", ";", "case", "AMDGPUA", ".", "CONSTANT_BUFFER_4", ":"], "ground_truth": ["return", "", "+", "", "*", "", ";"], "File": "R600ISelLowering (2)1", "Func": "ConstantAddressBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49250, "Length": 70, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "Neg", ".", "getNode", "(", ")", ")", "return", "false", ";", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "Neg", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "SDLoc", "(", "ParentNode", ")", ",", "", ")", ";", "return", "true", ";", "case", "", ":", "if", "(", "!", "Abs", ".", "getNode", "(", ")", ")", "return", "false", ";", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "Abs", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "SDLoc", "(", "ParentNode", ")", ",", "", ")", ";", "return", "true", ";", "case", "", ":", "{", "unsigned", "Opcode", "=", "ParentNode", "->", "getMachineOpcode", "(", ")", ";", "bool", "HasDst", "=", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "dst", ")", ">", "-", "", ";", "if", "(", "!", "Sel", ".", "getNode", "(", ")", ")", "return", "false", ";", "SDValue", "CstOffset", "=", "Src", ".", "getOperand", "(", "", ")", ";", "if", "(", "ParentNode", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", ")", "return", "false", ";", "int", "SrcIndices", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src2", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_W", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_W", ")", "}", ";", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "for", "(", "int", "OtherSrcIdx", ":", "SrcIndices", ")", "{", "int", "OtherSelIdx", "=", "TII", "->", "getSelIdx", "(", "Opcode", ",", "OtherSrcIdx", ")", ";", "if", "(", "OtherSrcIdx", "<", "", "||", "OtherSelIdx", "<", "", ")", "continue", ";", "if", "(", "HasDst", ")", "{", "OtherSrcIdx", "--", ";", "OtherSelIdx", "--", ";", "}", "if", "(", "RegisterSDNode", "*", "Reg", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "ParentNode", "->", "getOperand", "(", "OtherSrcIdx", ")", ")", ")", "{", "if", "(", "Reg", "->", "getReg", "(", ")", "==", "", ")", "{", "ConstantSDNode", "*", "Cst", "=", "cast", "<", "ConstantSDNode", ">", "(", "ParentNode", "->", "getOperand", "(", "OtherSelIdx", ")", ")", ";", "Consts", ".", "push_back", "(", "Cst", "->", "getZExtValue", "(", ")", ")", ";", "}", "}", "}", "ConstantSDNode", "*", "Cst", "=", "cast", "<", "ConstantSDNode", ">", "(", "CstOffset", ")", ";", "Consts", ".", "push_back", "(", "Cst", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "!", "TII", "->", "fitsConstReadLimitations", "(", "Consts", ")", ")", "{", "return", "false", ";", "}", "Sel", "=", "CstOffset", ";", "Src", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "case", "", ":"], "ground_truth": ["if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Imm", ")", "->", "getZExtValue", "(", ")", ")", "return", "false", ";"], "File": "R600ISelLowering (2)1", "Func": "FoldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49253, "Length": 470, "Cover_Rate": 0.5216426193118757} {"Template_token": ["", "const", "Subtarget", "*", "TargetLowering", "::", "getSubtarget", "(", ")", "const", "{"], "ground_truth": ["return", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "Subtarget", ")", ";"], "File": "R600ISelLowering (2)1", "Func": "getSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49254, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "return", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)1", "Func": "getSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49255, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "if", "(", "std", "::", "next", "(", "I", ")", "==", "I", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "std", "::", "next", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "", ";"], "File": "R600ISelLowering (2)1", "Func": "isEOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49256, "Length": 36, "Cover_Rate": 0.72} {"Template_token": ["", "static", "inline", "bool", "isEOP", "(", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "if", "(", "std", "::", "next", "(", "I", ")", "==", "I", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "std", "::", "next", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "", ";"], "File": "R600ISelLowering (2)1", "Func": "isEOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49257, "Length": 47, "Cover_Rate": 0.94} {"Template_token": ["", "bool", "TargetLowering", "::", "isHWFalseValue", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")", ";", "}"], "ground_truth": ["return", "isNullConstant", "(", "Op", ")", ";"], "File": "R600ISelLowering (2)1", "Func": "isHWFalseValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49258, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "bool", "TargetLowering", "::", "isHWTrueValue", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "return", "CFP", "->", "isExactlyValue", "(", "", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)1", "Func": "isHWTrueValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49260, "Length": 34, "Cover_Rate": 0.8292682926829268} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ",", "DAG", ".", "getConstantFP", "(", "-", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getCondCode", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)1", "Func": "lowerFP_TO_SINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49262, "Length": 40, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerFrameIndex", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["const", "FrameLowering", "*", "TFL", "=", "getSubtarget", "(", ")", "->", "getFrameLowering", "(", ")", ";"], "File": "R600ISelLowering (2)1", "Func": "lowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49264, "Length": 37, "Cover_Rate": 0.3557692307692308} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerFrameIndex", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "getSubtarget", "(", ")", "->", "getFrameLowering", "(", ")", ";", "FrameIndexSDNode", "*", "FIN", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Op", ")", ";", "unsigned", "FrameIndex", "=", "FIN", "->", "getIndex", "(", ")", ";", "unsigned", "IgnoredFrameReg", ";"], "ground_truth": ["unsigned", "Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "IgnoredFrameReg", ")", ";"], "File": "R600ISelLowering (2)1", "Func": "lowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49265, "Length": 75, "Cover_Rate": 0.7211538461538461} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "MVT", "ConstPtrVT", "=", "getPointerTy", "(", "DL", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "SDLoc", "(", "GSD", ")", ",", "ConstPtrVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "GSD", ")", ",", "ConstPtrVT", ",", "GA", ")", ";"], "File": "R600ISelLowering (2)1", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49266, "Length": 68, "Cover_Rate": 0.544} {"Template_token": ["", "GlobalAddressSDNode", "*", "GSD", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", "return", "TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";"], "ground_truth": ["const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";"], "File": "R600ISelLowering (2)1", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49267, "Length": 58, "Cover_Rate": 0.464} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerImplicitParameter", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "DwordOffset", ")", "const", "{", "unsigned", "ByteOffset", "=", "DwordOffset", "*", "", ";", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AMDGPUA", ".", "CONSTANT_BUFFER_0", ")", ";", "assert", "(", "isInt", "<", "", ">", "(", "ByteOffset", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getConstant", "(", "ByteOffset", ",", "DL", ",", "", ")", ",", "MachinePointerInfo", "(", "ConstantPointerNull", "::", "get", "(", "PtrType", ")", ")", ")", ";"], "File": "R600ISelLowering (2)1", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49269, "Length": 102, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "LoadSDNode", "*", "LoadNode", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "unsigned", "AS", "=", "LoadNode", "->", "getAddressSpace", "(", ")", ";", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "", "ExtType", "=", "LoadNode", "->", "getExtensionType", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", "&&", "ExtType", "!=", "", "&&", "MemVT", ".", "bitsLT", "(", "", ")", ")", "{", "return", "lowerPrivateExtLoad", "(", "Op", ",", "DAG", ")", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Chain", "=", "LoadNode", "->", "getChain", "(", ")", ";", "SDValue", "Ptr", "=", "LoadNode", "->", "getBasePtr", "(", ")", ";", "if", "(", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "||", "LoadNode", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "return", "scalarizeVectorLoad", "(", "LoadNode", ",", "DAG", ")", ";", "}", "int", "ConstantBlock", "=", "ConstantAddressBlock", "(", "LoadNode", "->", "getAddressSpace", "(", ")", ",", "AMDGPUA", ")", ";", "if", "(", "ConstantBlock", ">", "-", "", "&&", "(", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "||", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", ")", ")", "{", "SDValue", "Result", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "Constant", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Ptr", ")", ")", "{", "SDValue", "Slots", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", "*", "i", "+", "ConstantBlock", "*", "", ",", "DL", ",", "", ")", ")", ";", "Slots", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewPtr", ")", ";", "}", "EVT", "NewVT", "=", "", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)1", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49270, "Length": 340, "Cover_Rate": 0.4309252217997465} {"Template_token": ["", "if", "(", "!", "Offset", ".", "isUndef", "(", ")", ")", "{", "LoadPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "Offset", ")", ";", "}", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Read", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Ret", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Read", ",", "ShiftAmt", ")", ";", "EVT", "MemEltVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";", "if", "(", "ExtType", "==", "", ")", "{", "SDValue", "MemEltVTNode", "=", "DAG", ".", "getValueType", "(", "MemEltVT", ")", ";", "Ret", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ret", ",", "MemEltVTNode", ")", ";", "}", "else", "{", "Ret", "=", "DAG", ".", "getZeroExtendInReg", "(", "Ret", ",", "DL", ",", "MemEltVT", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Ret", ",", "Read", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)1", "Func": "lowerPrivateExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49273, "Length": 234, "Cover_Rate": 0.6376021798365122} {"Template_token": ["", "SDValue", "LoadPtr", "=", "BasePtr", ";", "if", "(", "!", "Offset", ".", "isUndef", "(", ")", ")", "{", "LoadPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "Offset", ")", ";", "}", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Read", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Ret", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Read", ",", "ShiftAmt", ")", ";", "EVT", "MemEltVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";", "if", "(", "ExtType", "==", "", ")", "{", "SDValue", "MemEltVTNode", "=", "DAG", ".", "getValueType", "(", "MemEltVT", ")", ";", "Ret", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ret", ",", "MemEltVTNode", ")", ";", "}", "else", "{", "Ret", "=", "DAG", ".", "getZeroExtendInReg", "(", "Ret", ",", "DL", ",", "MemEltVT", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)1", "Func": "lowerPrivateExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49274, "Length": 212, "Cover_Rate": 0.5776566757493188} {"Template_token": ["", "", "CCInv", "=", "", "(", "CCOpcode", ",", "CompareVT", ".", "isInteger", "(", ")", ")", ";", "CCSwapped", "=", "", "(", "CCInv", ")", ";", "if", "(", "isCondCodeLegal", "(", "CCSwapped", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "True", ",", "False", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "}", "}", "if", "(", "isZero", "(", "RHS", ")", ")", "{", "SDValue", "Cond", "=", "LHS", ";", "SDValue", "Zero", "=", "RHS", ";", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "if", "(", "CompareVT", "!=", "VT", ")", "{", "True", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CompareVT", ",", "True", ")", ";", "False", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CompareVT", ",", "False", ")", ";", "}", "switch", "(", "CCOpcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "CCOpcode", "=", "", "(", "CCOpcode", ",", "CompareVT", "==", "", ")", ";", "Temp", "=", "True", ";", "True", "=", "False", ";", "False", "=", "Temp", ";", "break", ";", "default", ":", "break", ";", "}", "SDValue", "SelectNode", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CompareVT", ",", "Cond", ",", "Zero", ",", "True", ",", "False", ",", "DAG", ".", "getCondCode", "(", "CCOpcode", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "SelectNode", ")", ";", "}", "SDValue", "HWTrue", ",", "HWFalse", ";", "if", "(", "CompareVT", "==", "", ")", "{", "HWTrue", "=", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "CompareVT", ")", ";", "HWFalse", "=", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "CompareVT", ")", ";", "}", "else", "if", "(", "CompareVT", "==", "", ")", "{", "HWTrue", "=", "DAG", ".", "getConstant", "(", "-", "", ",", "DL", ",", "CompareVT", ")", ";", "HWFalse", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "CompareVT", ")", ";", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "R600ISelLowering (2)1", "Func": "LowerSELECT_CC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49275, "Length": 306, "Cover_Rate": 0.38345864661654133} {"Template_token": ["", "}", "SDValue", "DWordAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "PtrVT", ")", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", ")", "{", "if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", ")", "{", "assert", "(", "VT", ".", "bitsLE", "(", "", ")", ")", ";", "SDValue", "MaskConstant", ";", "if", "(", "MemVT", "==", "", ")", "{", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "assert", "(", "MemVT", "==", "", ")", ";", "assert", "(", "StoreNode", "->", "getAlignment", "(", ")", ">=", "", ")", ";", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "SDValue", "ByteIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "PtrVT", ")", ")", ";", "SDValue", "BitShift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "BitShift", ")", ";", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "TruncValue", ",", "BitShift", ")", ";", "SDValue", "Src", "[", "", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "Src", ")", ";", "SDValue", "Args", "[", "", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "VT", ".", "bitsGE", "(", "", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DWordAddr", ")", ";"], "ground_truth": ["if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", "||", "StoreNode", "->", "isIndexed", "(", ")", ")", "{"], "File": "R600ISelLowering (2)1", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49276, "Length": 360, "Cover_Rate": 0.46094750320102434} {"Template_token": ["", "SDValue", "FractPart", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Arg", ",", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ")", ",", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ")", ")", ";", "unsigned", "TrigNode", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "TrigNode", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "R600ISelLowering (2)1", "Func": "LowerTrig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49277, "Length": 84, "Cover_Rate": 0.3514644351464435} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FractPart", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Arg", ",", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ")", ",", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ")", ")", ";", "unsigned", "TrigNode", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "TrigNode", "=", "", ";", "break", ";", "case", "", ":", "TrigNode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "SDValue", "TrigVal", "=", "DAG", ".", "getNode", "(", "TrigNode", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "FractPart", ",", "DAG", ".", "getConstantFP", "(", "-", "", ",", "DL", ",", "", ")", ")", ")", ";"], "ground_truth": ["if", "(", "Gen", ">=", "Subtarget", "::", "R700", ")", "return", "TrigVal", ";"], "File": "R600ISelLowering (2)1", "Func": "LowerTrig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49278, "Length": 154, "Cover_Rate": 0.6443514644351465} {"Template_token": ["", "BuildVector", "=", "ReorganizeVector", "(", "DAG", ",", "BuildVector", ",", "SwizzleRemap", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Swz", "[", "i", "]", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "SwizzleRemap", ".", "find", "(", "Idx", ")", "!=", "SwizzleRemap", ".", "end", "(", ")", ")", "Swz", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "SwizzleRemap", "[", "Idx", "]", ",", "DL", ",", "", ")", ";"], "File": "R600ISelLowering (2)1", "Func": "OptimizeSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49279, "Length": 78, "Cover_Rate": 0.3577981651376147} {"Template_token": ["", "SDValue", "&", "Abs", "=", "Ops", "[", "AbsIdx", "[", "i", "]", "-", "", "]", ";", "bool", "HasDst", "=", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "dst", ")", ">", "-", "", ";", "int", "SelIdx", "=", "TII", "->", "getSelIdx", "(", "Opcode", ",", "OperandIdx", "[", "i", "]", ")", ";", "if", "(", "HasDst", ")", "SelIdx", "--", ";", "SDValue", "&", "Sel", "=", "(", "SelIdx", ">", "-", "", ")", "?", "Ops", "[", "SelIdx", "]", ":", "FakeOp", ";", "if", "(", "FoldOperand", "(", "Node", ",", "i", ",", "Src", ",", "Neg", ",", "Abs", ",", "Sel", ",", "FakeOp", ",", "DAG", ")", ")", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Node", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "", ")", "{", "SDValue", "&", "Src", "=", "Ops", "[", "i", "]", ";", "if", "(", "FoldOperand", "(", "Node", ",", "i", ",", "Src", ",", "FakeOp", ",", "FakeOp", ",", "FakeOp", ",", "FakeOp", ",", "DAG", ")", ")", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "SDValue", "Src", "=", "Node", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "Src", ".", "isMachineOpcode", "(", ")", "||", "!", "TII", "->", "hasInstrModifiers", "(", "Src", ".", "getMachineOpcode", "(", ")", ")", ")", "return", "Node", ";", "int", "ClampIdx", "=", "TII", "->", "getOperandIdx", "(", "Src", ".", "getMachineOpcode", "(", ")", ",", "", "::", "clamp", ")", ";", "if", "(", "ClampIdx", "<", "", ")", "return", "Node", ";", "SDLoc", "DL", "(", "Node", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "Src", "->", "op_begin", "(", ")", ",", "Src", "->", "op_end", "(", ")", ")", ";", "Ops", "[", "ClampIdx", "-", "", "]", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getMachineNode", "(", "Src", ".", "getMachineOpcode", "(", ")", ",", "DL", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "else", "{", "if", "(", "!", "TII", "->", "hasInstrModifiers", "(", "Opcode", ")", ")", "return", "Node", ";", "int", "OperandIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src2", ")", "}", ";"], "ground_truth": ["int", "NegIdx", "[", "]", "=", "{"], "File": "R600ISelLowering (2)1", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49281, "Length": 398, "Cover_Rate": 0.33671742808798644} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "isUnmovable", "[", "Idx", "]", ")", "continue", ";", "std", "::", "swap", "(", "NewBldVec", "[", "Idx", "]", ",", "NewBldVec", "[", "i", "]", ")", ";", "std", "::", "swap", "(", "RemapSwizzle", "[", "i", "]", ",", "RemapSwizzle", "[", "Idx", "]", ")", ";"], "ground_truth": ["break", ";"], "File": "R600ISelLowering (2)1", "Func": "ReorganizeVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49283, "Length": 93, "Cover_Rate": 0.3229166666666667} {"Template_token": ["", "Results", ".", "push_back", "(", "lowerFP_TO_NT", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ")", ")", ";", "return", ";", "}", "SDValue", "Result", ";", "if", "(", "expandFP_TO_NT", "(", "N", ",", "Result", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}", "case", "", ":", "{", "SDValue", "Op", "=", "SDValue", "(", "N", ",", "", ")", ";", "SDValue", "RES", "=", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "Results", ".", "push_back", "(", "RES", ")", ";", "Results", ".", "push_back", "(", "RES", ".", "getValue", "(", "", ")", ")", ";", "break", ";", "}", "case", "", ":", "{", "SDValue", "Op", "=", "SDValue", "(", "N", ",", "", ")", ";", "LowerUDIVREM64", "(", "Op", ",", "DAG", ",", "Results", ")", ";"], "ground_truth": ["break", ";"], "File": "R600ISelLowering (2)1", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49284, "Length": 115, "Cover_Rate": 0.5021834061135371} {"Template_token": ["", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "Results", ".", "push_back", "(", "lowerFP_TO_UINT", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ")", ")", ";", "return", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "", ":", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "Results", ".", "push_back", "(", "lowerFP_TO_NT", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ")", ")", ";", "return", ";", "}", "SDValue", "Result", ";", "if", "(", "expandFP_TO_NT", "(", "N", ",", "Result", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}", "case", "", ":", "{", "SDValue", "Op", "=", "SDValue", "(", "N", ",", "", ")", ";", "SDValue", "RES", "=", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "Results", ".", "push_back", "(", "RES", ")", ";", "Results", ".", "push_back", "(", "RES", ".", "getValue", "(", "", ")", ")", ";", "break", ";", "}", "case", "", ":", "{", "SDValue", "Op", "=", "SDValue", "(", "N", ",", "", ")", ";", "LowerUDIVREM64", "(", "Op", ",", "DAG", ",", "Results", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)1", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49285, "Length": 166, "Cover_Rate": 0.7248908296943232} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Args", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Args", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EltVT", ",", "Vector", ",", "DAG", ".", "getConstant", "(", "i", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VecVT", ",", "Args", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)1", "Func": "vectorToVerticalVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49286, "Length": 83, "Cover_Rate": 0.664} {"Template_token": ["", "SDValue", "NewBldVec", "[", "", "]", "=", "{", "VectorEntry", ".", "getOperand", "(", "", ")", ",", "VectorEntry", ".", "getOperand", "(", "", ")", ",", "VectorEntry", ".", "getOperand", "(", "", ")", ",", "VectorEntry", ".", "getOperand", "(", "", ")", "}", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "", ")", "RemapSwizzle", "[", "i", "]", "=", "", ";", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "NewBldVec", "[", "i", "]", ")", ")", "{"], "ground_truth": ["if", "(", "C", "->", "isZero", "(", ")", ")", "{"], "File": "R600ISelLowering (2)", "Func": "CompactSwizzlableVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49287, "Length": 98, "Cover_Rate": 0.3277591973244147} {"Template_token": ["", "assert", "(", "RemapSwizzle", ".", "empty", "(", ")", ")", ";", "SDValue", "NewBldVec", "[", "", "]", "=", "{", "VectorEntry", ".", "getOperand", "(", "", ")", ",", "VectorEntry", ".", "getOperand", "(", "", ")", ",", "VectorEntry", ".", "getOperand", "(", "", ")", ",", "VectorEntry", ".", "getOperand", "(", "", ")", "}", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "", ")", "RemapSwizzle", "[", "i", "]", "=", "", ";", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "NewBldVec", "[", "i", "]", ")", ")", "{", "if", "(", "C", "->", "isZero", "(", ")", ")", "{", "RemapSwizzle", "[", "i", "]", "=", "", ";", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "}", "else", "if", "(", "C", "->", "isExactlyValue", "(", "", ")", ")", "{"], "ground_truth": ["RemapSwizzle", "[", "i", "]", "=", "", ";"], "File": "R600ISelLowering (2)", "Func": "CompactSwizzlableVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49288, "Length": 145, "Cover_Rate": 0.48494983277591974} {"Template_token": ["", "static", "int", "ConstantAddressBlock", "(", "unsigned", "AddressSpace", ")", "{", "switch", "(", "AddressSpace", ")", "{", "case", "AS", "::", "CONSTANT_BUFFER_0", ":", "return", "", ";", "case", "AS", "::", "CONSTANT_BUFFER_1", ":", "return", "", "+", "", ";", "case", "AS", "::", "CONSTANT_BUFFER_2", ":", "return", "", "+", "", "*", "", ";", "case", "AS", "::", "CONSTANT_BUFFER_3", ":", "return", "", "+", "", "*", "", ";", "case", "AS", "::", "CONSTANT_BUFFER_4", ":", "return", "", "+", "", "*", "", ";", "case", "AS", "::", "CONSTANT_BUFFER_5", ":", "return", "", "+", "", "*", "", ";", "case", "AS", "::", "CONSTANT_BUFFER_6", ":", "return", "", "+", "", "*", "", ";", "case", "AS", "::", "CONSTANT_BUFFER_7", ":", "return", "", "+", "", "*", "", ";", "case", "AS", "::", "CONSTANT_BUFFER_8", ":", "return", "", "+", "", "*", "", ";", "case", "AS", "::", "CONSTANT_BUFFER_9", ":", "return", "", "+", "", "*", "", ";", "case", "AS", "::", "CONSTANT_BUFFER_10", ":", "return", "", "+", "", "*", "", ";", "case", "AS", "::", "CONSTANT_BUFFER_11", ":"], "ground_truth": ["return", "", "+", "", "*", "", ";"], "File": "R600ISelLowering (2)", "Func": "ConstantAddressBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49289, "Length": 151, "Cover_Rate": 0.7294685990338164} {"Template_token": ["", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "ImmReg", "=", "", ";", "uint64_t", "ImmValue", "=", "", ";", "if", "(", "Src", ".", "getMachineOpcode", "(", ")", "==", "", ")", "{", "ConstantFPSDNode", "*", "FPC", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Src", ".", "getOperand", "(", "", ")", ")", ";", "float", "FloatValue", "=", "FPC", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "if", "(", "FloatValue", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "if", "(", "FloatValue", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "if", "(", "FloatValue", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "{", "ImmValue", "=", "FPC", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "}", "}", "else", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ".", "getOperand", "(", "", ")", ")", ";", "uint64_t", "Value", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Value", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "if", "(", "Value", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "{", "ImmValue", "=", "Value", ";", "}", "}", "if", "(", "ImmReg", "==", "", ")", "{", "if", "(", "!", "Imm", ".", "getNode", "(", ")", ")", "return", "false", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Imm", ")", ";", "assert", "(", "C", ")", ";", "if", "(", "C", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "Imm", "=", "DAG", ".", "getTargetConstant", "(", "ImmValue", ",", "SDLoc", "(", "ParentNode", ")", ",", "", ")", ";", "}", "Src", "=", "DAG", ".", "getRegister", "(", "ImmReg", ",", "", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)", "Func": "FoldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49291, "Length": 266, "Cover_Rate": 0.30930232558139537} {"Template_token": ["", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "File": "R600ISelLowering (2)", "Func": "getSetCCResultType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49292, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "switch", "(", "StackWidth", ")", "{", "default", ":", "case", "", ":", "Channel", "=", "", ";", "if", "(", "ElemIdx", ">", "", ")", "{", "PtrIncr", "=", "", ";", "}", "else", "{", "PtrIncr", "=", "", ";", "}"], "ground_truth": ["break", ";"], "File": "R600ISelLowering (2)", "Func": "getStackAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49294, "Length": 35, "Cover_Rate": 0.3465346534653465} {"Template_token": ["", "static", "inline", "bool", "isEOP", "(", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "return", "std", "::", "next", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)", "Func": "isEOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49296, "Length": 26, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{"], "ground_truth": ["return", "Cst", "->", "isNullValue", "(", ")", ";"], "File": "R600ISelLowering (2)", "Func": "isZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49297, "Length": 22, "Cover_Rate": 0.34375} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBRCOND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Jump", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Jump", ",", "Cond", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49298, "Length": 69, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBRCOND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Jump", "=", "Op", ".", "getOperand", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Jump", ",", "Cond", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49299, "Length": 70, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerEXTRACT_VECTOR_ELT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Vector", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Index", ")", "||", "Vector", ".", "getOpcode", "(", ")", "==", "", ")", "return", "Op", ";"], "File": "R600ISelLowering (2)", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49300, "Length": 61, "Cover_Rate": 0.6421052631578947} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Ins", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "SmallVector", "<", "", ",", "", ">", "LocalIns", ";", "getOriginalFunctionArgs", "(", "DAG", ",", "MF", ".", "getFunction", "(", ")", ",", "Ins", ",", "LocalIns", ")", ";", "AnalyzeFormalArguments", "(", "CCInfo", ",", "LocalIns", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{"], "ground_truth": ["CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";"], "File": "R600ISelLowering (2)", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49301, "Length": 156, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFPTOUINT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ",", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getCondCode", "(", "", ")", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerFPTOUINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49303, "Length": 52, "Cover_Rate": 0.8524590163934426} {"Template_token": ["", "assert", "(", "isInt", "<", "", ">", "(", "ByteOffset", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getConstant", "(", "ByteOffset", ",", "DL", ",", "", ")", ",", "MachinePointerInfo", "(", "ConstantPointerNull", "::", "get", "(", "PtrType", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49304, "Length": 57, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "unsigned", "ByteOffset", "=", "DwordOffset", "*", "", ";", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_BUFFER_0", ")", ";"], "ground_truth": ["assert", "(", "isInt", "<", "", ">", "(", "ByteOffset", ")", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49305, "Length": 43, "Cover_Rate": 0.38738738738738737} {"Template_token": ["", "SDValue", "Vector", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Value", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Index", ")", "||", "Vector", ".", "getOpcode", "(", ")", "==", "", ")", "return", "Op", ";", "Vector", "=", "vectorToVerticalVector", "(", "DAG", ",", "Vector", ")", ";", "SDValue", "Insert", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Vector", ",", "Value", ",", "Index", ")", ";"], "ground_truth": ["return", "vectorToVerticalVector", "(", "DAG", ",", "Insert", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerINSERT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49306, "Length": 92, "Cover_Rate": 0.7863247863247863} {"Template_token": ["", "SDValue", "MergedValues", "[", "", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "!", "MemVT", ".", "isVector", "(", ")", "&&", "(", "MemVT", "==", "", "||", "MemVT", "==", "", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "VT", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "LoadNode", "->", "isVolatile", "(", ")", ",", "LoadNode", "->", "isNonTemporal", "(", ")", ",", "LoadNode", "->", "isInvariant", "(", ")", ",", "LoadNode", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewLoad", ",", "DAG", ".", "getValueType", "(", "MemVT", ")", ")", ";", "SDValue", "MergedValues", "[", "", "]", "=", "{", "Res", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "SDValue", "(", ")", ";", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "FrameLowering", "*", ">", "(", "Subtarget", "->", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "Ptr", "=", "stackPtrToRegIndex", "(", "Ptr", ",", "StackWidth", ",", "DAG", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElemVT", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ElemVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Loads", "[", "", "]", ";", "assert", "(", "NumElemVT", ">=", "StackWidth", "&&", "", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElemVT", ";", "++", "i", ")", "{", "unsigned", "Channel", ",", "PtrIncr", ";", "getStackAddress", "(", "StackWidth", ",", "i", ",", "Channel", ",", "PtrIncr", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "PtrIncr", ",", "DL", ",", "", ")", ")", ";", "Loads", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ElemVT", ",", "Chain", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "Channel", ",", "DL", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "NumElemVT", ";", "i", "<", "", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "ElemVT", ")", ";", "}", "EVT", "TargetVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ElemVT", ",", "", ")", ";", "LoweredLoad", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "TargetVT", ",", "Loads", ")", ";", "}", "else", "{", "LoweredLoad", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Chain", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "SDValue", "Ops", "[", "", "]", "=", "{", "LoweredLoad", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49307, "Length": 492, "Cover_Rate": 0.43157894736842106} {"Template_token": ["", "if", "(", "SDValue", "Ret", "=", "TargetLowering", "::", "LowerLOAD", "(", "Op", ",", "DAG", ")", ")", "return", "Ret", ";", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "&&", "isa", "<", "GlobalVariable", ">", "(", "GetUnderlyingObject", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", "{", "SDValue", "Ptr", "=", "DAG", ".", "getZExtOrTrunc", "(", "LoadNode", "->", "getBasePtr", "(", ")", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "AS", "::", "PRIVATE_ADDRESS", ")", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "LoadNode", "->", "getChain", "(", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "SDValue", "MergedValues", "[", "", "]", "=", "{", "ScalarizeVectorLoad", "(", "Op", ",", "DAG", ")", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "int", "ConstantBlock", "=", "ConstantAddressBlock", "(", "LoadNode", "->", "getAddressSpace", "(", ")", ")", ";", "if", "(", "ConstantBlock", ">", "-", "", "&&", "(", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "||", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", ")", ")", "{", "SDValue", "Result", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "Constant", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Ptr", ")", ")", "{", "SDValue", "Slots", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", "*", "i", "+", "ConstantBlock", "*", "", ",", "DL", ",", "", ")", ")", ";", "Slots", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewPtr", ")", ";", "}", "EVT", "NewVT", "=", "", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "NewVT", ",", "makeArrayRef", "(", "Slots", ",", "NumElements", ")", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "AS", "::", "CONSTANT_BUFFER_0", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49308, "Length": 513, "Cover_Rate": 0.45} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "True", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "False", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "CC", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Temp", ";", "if", "(", "VT", "==", "", ")", "{", "DAGCombinerInfo", "DCI", "(", "DAG", ",", "AfterLegalizeVectorOps", ",", "true", ",", "nullptr", ")", ";", "SDValue", "MinMax", "=", "CombineFMinMaxLegacy", "(", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ",", "DCI", ")", ";", "if", "(", "MinMax", ")", "return", "MinMax", ";", "}", "EVT", "CompareVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "", "InverseCC", "=", "", "(", "CCOpcode", ",", "CompareVT", "==", "", ")", ";", "if", "(", "isHWTrueValue", "(", "False", ")", "&&", "isHWFalseValue", "(", "True", ")", ")", "{", "if", "(", "isCondCodeLegal", "(", "InverseCC", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "False", ",", "True", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "InverseCC", ")", ";", "}", "else", "{", "", "SwapInvCC", "=", "", "(", "InverseCC", ")", ";", "if", "(", "isCondCodeLegal", "(", "SwapInvCC", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "False", ",", "True", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "SwapInvCC", ")", ";", "}", "}", "}", "if", "(", "isHWTrueValue", "(", "True", ")", "&&", "isHWFalseValue", "(", "False", ")", "&&", "(", "CompareVT", "==", "VT", "||", "VT", "==", "", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ")", ";", "}", "if", "(", "isZero", "(", "LHS", ")", ")", "{", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "", "CCSwapped", "=", "", "(", "CCOpcode", ")", ";", "if", "(", "isCondCodeLegal", "(", "CCSwapped", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "else", "{", "", "CCInv", "=", "", "(", "CCOpcode", ",", "CompareVT", ".", "isInteger", "(", ")", ")", ";", "CCSwapped", "=", "", "(", "CCInv", ")", ";", "if", "(", "isCondCodeLegal", "(", "CCSwapped", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "True", ",", "False", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "}", "}", "if", "(", "isZero", "(", "RHS", ")", ")", "{", "SDValue", "Cond", "=", "LHS", ";", "SDValue", "Zero", "=", "RHS", ";", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "if", "(", "CompareVT", "!=", "VT", ")", "{", "True", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CompareVT", ",", "True", ")", ";", "False", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CompareVT", ",", "False", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)", "Func": "LowerSELECT_CC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49311, "Length": 495, "Cover_Rate": 0.6203007518796992} {"Template_token": ["", "SDValue", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Lo", ",", "CompShift", ")", ";", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Overflow", ",", "One", ")", ";", "SDValue", "HiSmall", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Hi", ",", "Shift", ")", ";", "HiSmall", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "HiSmall", ",", "Overflow", ")", ";", "SDValue", "LoSmall", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Lo", ",", "Shift", ")", ";", "SDValue", "HiBig", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Lo", ",", "BigShift", ")", ";", "SDValue", "LoBig", "=", "Zero", ";"], "ground_truth": ["Hi", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Shift", ",", "Width", ",", "HiSmall", ",", "HiBig", ",", "", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerSHLParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49312, "Length": 130, "Cover_Rate": 0.3651685393258427} {"Template_token": ["", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Shift", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ";", "SDValue", "Width", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "DL", ",", "VT", ")", ";", "SDValue", "Width1", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "", ",", "DL", ",", "VT", ")", ";", "SDValue", "BigShift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Shift", ",", "Width", ")", ";", "SDValue", "CompShift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Width1", ",", "Shift", ")", ";", "SDValue", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Lo", ",", "CompShift", ")", ";", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Overflow", ",", "One", ")", ";", "SDValue", "HiSmall", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Hi", ",", "Shift", ")", ";"], "ground_truth": ["HiSmall", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "HiSmall", ",", "Overflow", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerSHLParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49313, "Length": 202, "Cover_Rate": 0.5674157303370787} {"Template_token": ["", "SDValue", "Shift", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ";", "const", "bool", "SRA", "=", "Op", ".", "getOpcode", "(", ")", "==", "", ";", "SDValue", "Width", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "DL", ",", "VT", ")", ";", "SDValue", "Width1", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "", ",", "DL", ",", "VT", ")", ";", "SDValue", "BigShift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Shift", ",", "Width", ")", ";", "SDValue", "CompShift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Width1", ",", "Shift", ")", ";", "SDValue", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Hi", ",", "CompShift", ")", ";", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Overflow", ",", "One", ")", ";", "SDValue", "HiSmall", "=", "DAG", ".", "getNode", "(", "SRA", "?", "", ":", "", ",", "DL", ",", "VT", ",", "Hi", ",", "Shift", ")", ";", "SDValue", "LoSmall", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Lo", ",", "Shift", ")", ";", "LoSmall", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LoSmall", ",", "Overflow", ")", ";", "SDValue", "LoBig", "=", "DAG", ".", "getNode", "(", "SRA", "?", "", ":", "", ",", "DL", ",", "VT", ",", "Hi", ",", "BigShift", ")", ";"], "ground_truth": ["SDValue", "HiBig", "=", "SRA", "?", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Hi", ",", "Width1", ")", ":", "Zero", ";"], "File": "R600ISelLowering (2)", "Func": "LowerSRXParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49314, "Length": 260, "Cover_Rate": 0.6483790523690773} {"Template_token": ["", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "TruncValue", ",", "Shift", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "Shift", ")", ";", "SDValue", "Src", "[", "", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ")", ";", "SDValue", "Args", "[", "", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "Value", ".", "getValueType", "(", ")", ".", "bitsGE", "(", "", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ")", ";", "if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", "||", "StoreNode", "->", "isIndexed", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "return", "Chain", ";", "}", "}", "EVT", "ValueVT", "=", "Value", ".", "getValueType", "(", ")", ";", "if", "(", "StoreNode", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Ret", "=", "TargetLowering", "::", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Ret", ".", "getNode", "(", ")", ")", "{", "return", "Ret", ";", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "FrameLowering", "*", ">", "(", "Subtarget", "->", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "Ptr", "=", "stackPtrToRegIndex", "(", "Ptr", ",", "StackWidth", ",", "DAG", ")", ";", "if", "(", "ValueVT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElemVT", "=", "ValueVT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ElemVT", "=", "ValueVT", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Stores", "(", "NumElemVT", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49315, "Length": 432, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "}", "SDValue", "TrigVal", "=", "DAG", ".", "getNode", "(", "TrigNode", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "FractPart", ",", "DAG", ".", "getConstantFP", "(", "-", "", ",", "DL", ",", "", ")", ")", ")", ";", "if", "(", "Gen", ">=", "Subtarget", "::", "R700", ")", "return", "TrigVal", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "TrigVal", ",", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerTrig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49316, "Length": 76, "Cover_Rate": 0.3179916317991632} {"Template_token": ["", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FractPart", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Arg", ",", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ")", ",", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ")", ")", ";", "unsigned", "TrigNode", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "TrigNode", "=", "", ";", "break", ";", "case", "", ":", "TrigNode", "=", "", ";", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerTrig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49317, "Length": 113, "Cover_Rate": 0.47280334728033474} {"Template_token": ["", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "OVF", "=", "DAG", ".", "getNode", "(", "ovf", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "OVF", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OVF", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "mainop", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "Res", ",", "OVF", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)", "Func": "LowerUADDSUBO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49318, "Length": 92, "Cover_Rate": 0.6433566433566433} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "OVF", "=", "DAG", ".", "getNode", "(", "ovf", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "OVF", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OVF", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "mainop", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "Res", ",", "OVF", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)", "Func": "LowerUADDSUBO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49319, "Length": 111, "Cover_Rate": 0.7762237762237763} {"Template_token": ["", "BuildVector", "=", "CompactSwizzlableVector", "(", "DAG", ",", "BuildVector", ",", "SwizzleRemap", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Swz", "[", "i", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "SwizzleRemap", ".", "find", "(", "Idx", ")", "!=", "SwizzleRemap", ".", "end", "(", ")", ")", "Swz", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "SwizzleRemap", "[", "Idx", "]", ",", "DL", ",", "", ")", ";", "}"], "ground_truth": ["SwizzleRemap", ".", "clear", "(", ")", ";"], "File": "R600ISelLowering (2)", "Func": "OptimizeSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49320, "Length": 85, "Cover_Rate": 0.39351851851851855} {"Template_token": ["", "BuildVector", "=", "ReorganizeVector", "(", "DAG", ",", "BuildVector", ",", "SwizzleRemap", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Swz", "[", "i", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "SwizzleRemap", ".", "find", "(", "Idx", ")", "!=", "SwizzleRemap", ".", "end", "(", ")", ")", "Swz", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "SwizzleRemap", "[", "Idx", "]", ",", "DL", ",", "", ")", ";", "}", "return", "BuildVector", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)", "Func": "OptimizeSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49321, "Length": 83, "Cover_Rate": 0.38425925925925924} {"Template_token": ["", "SDValue", "FakeOp", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "Node", "->", "op_begin", "(", ")", ",", "Node", "->", "op_end", "(", ")", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "int", "OperandIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_W", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_W", ")", "}", ";", "int", "NegIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_neg_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_neg_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_neg_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_neg_W", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_neg_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_neg_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_neg_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_neg_W", ")", "}", ";", "int", "AbsIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_abs_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_abs_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_abs_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_abs_W", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_abs_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_abs_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_abs_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_abs_W", ")", "}", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "if", "(", "OperandIdx", "[", "i", "]", "<", "", ")", "return", "Node", ";", "SDValue", "&", "Src", "=", "Ops", "[", "OperandIdx", "[", "i", "]", "-", "", "]", ";", "SDValue", "&", "Neg", "=", "Ops", "[", "NegIdx", "[", "i", "]", "-", "", "]", ";", "SDValue", "&", "Abs", "=", "Ops", "[", "AbsIdx", "[", "i", "]", "-", "", "]", ";", "bool", "HasDst", "=", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "dst", ")", ">", "-", "", ";", "int", "SelIdx", "=", "TII", "->", "getSelIdx", "(", "Opcode", ",", "OperandIdx", "[", "i", "]", ")", ";", "if", "(", "HasDst", ")", "SelIdx", "--", ";", "SDValue", "&", "Sel", "=", "(", "SelIdx", ">", "-", "", ")", "?", "Ops", "[", "SelIdx", "]", ":", "FakeOp", ";", "if", "(", "FoldOperand", "(", "Node", ",", "i", ",", "Src", ",", "Neg", ",", "Abs", ",", "Sel", ",", "FakeOp", ",", "DAG", ")", ")", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49324, "Length": 485, "Cover_Rate": 0.40687919463087246} {"Template_token": ["", "static", "SDValue", "ReorganizeVector", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "VectorEntry", ",", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "RemapSwizzle", ")", "{", "assert", "(", "VectorEntry", ".", "getOpcode", "(", ")", "==", "", ")", ";", "assert", "(", "RemapSwizzle", ".", "empty", "(", ")", ")", ";", "SDValue", "NewBldVec", "[", "", "]", "=", "{", "VectorEntry", ".", "getOperand", "(", "", ")", ",", "VectorEntry", ".", "getOperand", "(", "", ")", ",", "VectorEntry", ".", "getOperand", "(", "", ")", ",", "VectorEntry", ".", "getOperand", "(", "", ")", "}", ";", "bool", "isUnmovable", "[", "", "]", "=", "{", "false", ",", "false", ",", "false", ",", "false", "}", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{"], "File": "R600ISelLowering (2)", "Func": "ReorganizeVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49325, "Length": 108, "Cover_Rate": 0.3698630136986301} {"Template_token": ["", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "SDLoc", "DL", "(", "Ptr", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "SRLPad", ",", "DL", ",", "", ")", ")", ";"], "File": "R600ISelLowering (2)", "Func": "stackPtrToRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49326, "Length": 45, "Cover_Rate": 0.45} {"Template_token": ["", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Args", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Args", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EltVT", ",", "Vector", ",", "DAG", ".", "getConstant", "(", "i", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VecVT", ",", "Args", ")", ";"], "File": "R600ISelLowering (2)", "Func": "vectorToVerticalVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49327, "Length": 91, "Cover_Rate": 0.728} {"Template_token": ["", "EVT", "VecVT", "=", "Vector", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Args", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["Args", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EltVT", ",", "Vector", ",", "DAG", ".", "getConstant", "(", "i", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ")", ";"], "File": "R600ISelLowering (2)", "Func": "vectorToVerticalVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49328, "Length": 85, "Cover_Rate": 0.68} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", "==", "", ")", "return", "false", ";", "if", "(", "VT", ".", "bitsLT", "(", "", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "ground_truth": ["return", "VT", ".", "bitsGT", "(", "", ")", "&&", "Align", "%", "", "==", "", ";"], "File": "R600ISelLowering11", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49329, "Length": 51, "Cover_Rate": 0.5543478260869565} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", "==", "", ")", "return", "false", ";", "if", "(", "VT", ".", "bitsLT", "(", "", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "ground_truth": ["return", "VT", ".", "bitsGT", "(", "", ")", "&&", "Align", "%", "", "==", "", ";"], "File": "R600ISelLowering11", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49330, "Length": 85, "Cover_Rate": 0.9239130434782609} {"Template_token": ["", "if", "(", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "R600ISelLowering11", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49331, "Length": 33, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "case", "CallingConv", "::", "_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_GS", ":"], "ground_truth": ["case", "CallingConv", "::", "_PS", ":"], "File": "R600ISelLowering11", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49332, "Length": 45, "Cover_Rate": 0.45918367346938777} {"Template_token": ["", "RemapSwizzle", "[", "i", "]", "=", "", ";", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "}", "else", "if", "(", "C", "->", "isExactlyValue", "(", "", ")", ")", "{", "RemapSwizzle", "[", "i", "]", "=", "", ";", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "}", "}", "if", "(", "NewBldVec", "[", "i", "]", ".", "isUndef", "(", ")", ")", "continue", ";", "if", "(", "i", ">=", "", ")", "continue", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "i", ";", "j", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", "==", "NewBldVec", "[", "j", "]", ")", "{", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "NewBldVec", "[", "i", "]", ".", "getValueType", "(", ")", ")", ";", "RemapSwizzle", "[", "i", "]", "=", "j", ";", "break", ";", "}", "}", "}", "return", "DAG", ".", "getBuildVector", "(", "VectorEntry", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "VectorEntry", ")", ",", "NewBldVec", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering11", "Func": "CompactSwizzlableVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49333, "Length": 152, "Cover_Rate": 0.4840764331210191} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EltTy", ",", "VectorEntry", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", ".", "isUndef", "(", ")", ")", "RemapSwizzle", "[", "i", "]", "=", "", ";", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "NewBldVec", "[", "i", "]", ")", ")", "{", "if", "(", "C", "->", "isZero", "(", ")", ")", "{", "RemapSwizzle", "[", "i", "]", "=", "", ";", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "C", "->", "isExactlyValue", "(", "", ")", ")", "{"], "File": "R600ISelLowering11", "Func": "CompactSwizzlableVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49334, "Length": 132, "Cover_Rate": 0.42038216560509556} {"Template_token": ["", "}", "EVT", "NewVT", "=", "", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "SDValue", "Result", "=", "DAG", ".", "getBuildVector", "(", "NewVT", ",", "DL", ",", "makeArrayRef", "(", "Slots", ",", "NumElements", ")", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "SDValue", "MergedValues", "[", "", "]", "=", "{"], "ground_truth": ["Result", ",", "Chain", "}", ";"], "File": "R600ISelLowering11", "Func": "constBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49335, "Length": 101, "Cover_Rate": 0.3166144200626959} {"Template_token": ["", "}", "case", "", ":", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Imm", ")", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "Imm", "=", "Src", ".", "getOperand", "(", "", ")", ";", "Src", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ImmReg", "=", "", ";", "uint64_t", "ImmValue", "=", "", ";", "if", "(", "Src", ".", "getMachineOpcode", "(", ")", "==", "", ")", "{", "ConstantFPSDNode", "*", "FPC", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Src", ".", "getOperand", "(", "", ")", ")", ";", "float", "FloatValue", "=", "FPC", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "if", "(", "FloatValue", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "if", "(", "FloatValue", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "if", "(", "FloatValue", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "{", "ImmValue", "=", "FPC", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "}", "}", "else", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ".", "getOperand", "(", "", ")", ")", ";", "uint64_t", "Value", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Value", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "if", "(", "Value", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "{", "ImmValue", "=", "Value", ";", "}", "}", "if", "(", "ImmReg", "==", "", ")", "{", "if", "(", "!", "Imm", ".", "getNode", "(", ")", ")", "return", "false", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Imm", ")", ";", "assert", "(", "C", ")", ";", "if", "(", "C", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "Imm", "=", "DAG", ".", "getTargetConstant", "(", "ImmValue", ",", "SDLoc", "(", "ParentNode", ")", ",", "", ")", ";", "}", "Src", "=", "DAG", ".", "getRegister", "(", "ImmReg", ",", "", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "R600ISelLowering11", "Func": "FoldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49337, "Length": 306, "Cover_Rate": 0.3403781979977753} {"Template_token": ["", "if", "(", "std", "::", "next", "(", "I", ")", "==", "I", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";", "return", "std", "::", "next", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "R600ISelLowering11", "Func": "isEOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49338, "Length": 37, "Cover_Rate": 0.74} {"Template_token": ["", "if", "(", "std", "::", "next", "(", "I", ")", "==", "I", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "std", "::", "next", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "", ";"], "File": "R600ISelLowering11", "Func": "isEOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49339, "Length": 36, "Cover_Rate": 0.72} {"Template_token": ["", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "PARAM_I_ADDRESS", ")", ";", "", "Ext", "=", "", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "Alignment", "=", "MinAlign", "(", "VT", ".", "getStoreSize", "(", ")", ",", "PartOffset", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "", ",", "Ext", ",", "VT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "PartOffset", ",", "DL", ",", "", ")", ",", "DAG", ".", "getUNDEF", "(", "", ")", ",", "PtrInfo", ",", "MemVT", ",", "Alignment", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering11", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49340, "Length": 258, "Cover_Rate": 0.5707964601769911} {"Template_token": ["", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "PARAM_I_ADDRESS", ")", ";", "", "Ext", "=", "", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "Alignment", "=", "MinAlign", "(", "VT", ".", "getStoreSize", "(", ")", ",", "PartOffset", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "", ",", "Ext", ",", "VT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "PartOffset", ",", "DL", ",", "", ")", ",", "DAG", ".", "getUNDEF", "(", "", ")", ",", "PtrInfo", ",", "MemVT", ",", "Alignment", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["InVals", ".", "push_back", "(", "Arg", ")", ";"], "File": "R600ISelLowering11", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49341, "Length": 310, "Cover_Rate": 0.6858407079646017} {"Template_token": ["", "FrameIndexSDNode", "*", "FIN", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Op", ")", ";", "unsigned", "FrameIndex", "=", "FIN", "->", "getIndex", "(", ")", ";", "unsigned", "IgnoredFrameReg", ";", "unsigned", "Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "IgnoredFrameReg", ")", ";", "return", "DAG", ".", "getConstant", "(", "Offset", "*", "", "*", "TFL", "->", "getStackWidth", "(", "MF", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering11", "Func": "lowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49342, "Length": 67, "Cover_Rate": 0.6568627450980392} {"Template_token": ["", "GlobalAddressSDNode", "*", "GSD", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", ")", "return", "TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "MVT", "ConstPtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "SDLoc", "(", "GSD", ")", ",", "ConstPtrVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "GSD", ")", ",", "ConstPtrVT", ",", "GA", ")", ";"], "File": "R600ISelLowering11", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49343, "Length": 104, "Cover_Rate": 0.832} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "MVT", "ConstPtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "SDLoc", "(", "GSD", ")", ",", "ConstPtrVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "GSD", ")", ",", "ConstPtrVT", ",", "GA", ")", ";"], "File": "R600ISelLowering11", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49344, "Length": 57, "Cover_Rate": 0.456} {"Template_token": ["", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "PARAM_I_ADDRESS", ")", ";", "assert", "(", "isInt", "<", "", ">", "(", "ByteOffset", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getConstant", "(", "ByteOffset", ",", "DL", ",", "", ")", ",", "MachinePointerInfo", "(", "ConstantPointerNull", "::", "get", "(", "PtrType", ")", ")", ")", ";"], "File": "R600ISelLowering11", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49345, "Length": 73, "Cover_Rate": 0.6952380952380952} {"Template_token": ["", "unsigned", "ByteOffset", "=", "DwordOffset", "*", "", ";"], "ground_truth": ["PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "PARAM_I_ADDRESS", ")", ";"], "File": "R600ISelLowering11", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49346, "Length": 32, "Cover_Rate": 0.3047619047619048} {"Template_token": ["", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "!", "MemVT", ".", "isVector", "(", ")", "&&", "(", "MemVT", "==", "", "||", "MemVT", "==", "", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "VT", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "LoadNode", "->", "getAlignment", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewLoad", ",", "DAG", ".", "getValueType", "(", "MemVT", ")", ")", ";", "SDValue", "MergedValues", "[", "", "]", "=", "{", "Res", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "assert", "(", "VT", "==", "", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ")", ";", "return", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getMemOperand", "(", ")", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "R600ISelLowering11", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49347, "Length": 248, "Cover_Rate": 0.38271604938271603} {"Template_token": ["", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", "&&", "ExtType", "!=", "", "&&", "MemVT", ".", "bitsLT", "(", "", ")", ")", "{", "return", "lowerPrivateExtLoad", "(", "Op", ",", "DAG", ")", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Chain", "=", "LoadNode", "->", "getChain", "(", ")", ";", "SDValue", "Ptr", "=", "LoadNode", "->", "getBasePtr", "(", ")", ";", "if", "(", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "||", "LoadNode", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "return", "scalarizeVectorLoad", "(", "LoadNode", ",", "DAG", ")", ";", "}", "int", "ConstantBlock", "=", "ConstantAddressBlock", "(", "LoadNode", "->", "getAddressSpace", "(", ")", ")", ";", "if", "(", "ConstantBlock", ">", "-", "", "&&", "(", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "||", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", ")", ")", "{", "SDValue", "Result", ";", "if", "(", "isa", "<", "Constant", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Ptr", ")", ")", "{", "return", "constBufferLoad", "(", "LoadNode", ",", "LoadNode", "->", "getAddressSpace", "(", ")", ",", "DAG", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "AS", "::", "CONSTANT_BUFFER_0", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "SDValue", "MergedValues", "[", "", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "!", "MemVT", ".", "isVector", "(", ")", "&&", "(", "MemVT", "==", "", "||", "MemVT", "==", "", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "VT", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "LoadNode", "->", "getAlignment", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewLoad", ",", "DAG", ".", "getValueType", "(", "MemVT", ")", ")", ";", "SDValue", "MergedValues", "[", "", "]", "=", "{", "Res", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering11", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49348, "Length": 455, "Cover_Rate": 0.7021604938271605} {"Template_token": ["", "assert", "(", "VT", ".", "bitsLE", "(", "", ")", ")", ";", "SDValue", "MaskConstant", ";", "if", "(", "MemVT", "==", "", ")", "{", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "assert", "(", "MemVT", "==", "", ")", ";", "assert", "(", "StoreNode", "->", "getAlignment", "(", ")", ">=", "", ")", ";", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "SDValue", "ByteIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "PtrVT", ")", ")", ";", "SDValue", "BitShift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "BitShift", ")", ";", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "TruncValue", ",", "BitShift", ")", ";", "SDValue", "Src", "[", "", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "Src", ")", ";", "SDValue", "Args", "[", "", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "VT", ".", "bitsGE", "(", "", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DWordAddr", ")", ";", "if", "(", "StoreNode", "->", "isIndexed", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "R600ISelLowering11", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49350, "Length": 341, "Cover_Rate": 0.43219264892268694} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerTrig", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FractPart", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Arg", ",", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ")", ",", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ")", ")", ";", "unsigned", "TrigNode", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "TrigNode", "=", "", ";", "break", ";", "case", "", ":", "TrigNode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "SDValue", "TrigVal", "=", "DAG", ".", "getNode", "(", "TrigNode", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "FractPart", ",", "DAG", ".", "getConstantFP", "(", "-", "", ",", "DL", ",", "", ")", ")", ")", ";", "if", "(", "Gen", ">=", "Subtarget", "::", "R700", ")", "return", "TrigVal", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "TrigVal", ",", "DAG", ".", "getConstantFP", "(", "numbers", "::", "pif", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering11", "Func": "LowerTrig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49351, "Length": 215, "Cover_Rate": 0.8921161825726142} {"Template_token": ["", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "SwizzleRemap", ";", "BuildVector", "=", "CompactSwizzlableVector", "(", "DAG", ",", "BuildVector", ",", "SwizzleRemap", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Swz", "[", "i", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "SwizzleRemap", ".", "find", "(", "Idx", ")", "!=", "SwizzleRemap", ".", "end", "(", ")", ")", "Swz", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "SwizzleRemap", "[", "Idx", "]", ",", "DL", ",", "", ")", ";", "}", "SwizzleRemap", ".", "clear", "(", ")", ";"], "ground_truth": ["BuildVector", "=", "ReorganizeVector", "(", "DAG", ",", "BuildVector", ",", "SwizzleRemap", ")", ";"], "File": "R600ISelLowering11", "Func": "OptimizeSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49352, "Length": 104, "Cover_Rate": 0.5073170731707317} {"Template_token": ["", "BuildVector", "=", "ReorganizeVector", "(", "DAG", ",", "BuildVector", ",", "SwizzleRemap", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Swz", "[", "i", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "SwizzleRemap", ".", "find", "(", "Idx", ")", "!=", "SwizzleRemap", ".", "end", "(", ")", ")", "Swz", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "SwizzleRemap", "[", "Idx", "]", ",", "DL", ",", "", ")", ";", "}", "return", "BuildVector", ";"], "ground_truth": ["}"], "File": "R600ISelLowering11", "Func": "OptimizeSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49353, "Length": 83, "Cover_Rate": 0.40487804878048783} {"Template_token": ["", "if", "(", "HasDst", ")", "SelIdx", "--", ";", "SDValue", "&", "Sel", "=", "(", "SelIdx", ">", "-", "", ")", "?", "Ops", "[", "SelIdx", "]", ":", "FakeOp", ";", "if", "(", "FoldOperand", "(", "Node", ",", "i", ",", "Src", ",", "Neg", ",", "Abs", ",", "Sel", ",", "FakeOp", ",", "DAG", ")", ")", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Node", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "", ")", "{", "SDValue", "&", "Src", "=", "Ops", "[", "i", "]", ";", "if", "(", "FoldOperand", "(", "Node", ",", "i", ",", "Src", ",", "FakeOp", ",", "FakeOp", ",", "FakeOp", ",", "FakeOp", ",", "DAG", ")", ")", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "else", "{", "if", "(", "!", "TII", "->", "hasInstrModifiers", "(", "Opcode", ")", ")", "return", "Node", ";", "int", "OperandIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src2", ")", "}", ";", "int", "NegIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_neg", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_neg", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src2_neg", ")", "}", ";", "int", "AbsIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_abs", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_abs", ")", ",", "-", "", "}", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "if", "(", "OperandIdx", "[", "i", "]", "<", "", ")", "return", "Node", ";", "SDValue", "&", "Src", "=", "Ops", "[", "OperandIdx", "[", "i", "]", "-", "", "]", ";", "SDValue", "&", "Neg", "=", "Ops", "[", "NegIdx", "[", "i", "]", "-", "", "]", ";", "SDValue", "FakeAbs", ";", "SDValue", "&", "Abs", "=", "(", "AbsIdx", "[", "i", "]", ">", "-", "", ")", "?", "Ops", "[", "AbsIdx", "[", "i", "]", "-", "", "]", ":", "FakeAbs", ";", "bool", "HasDst", "=", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "dst", ")", ">", "-", "", ";", "int", "SelIdx", "=", "TII", "->", "getSelIdx", "(", "Opcode", ",", "OperandIdx", "[", "i", "]", ")", ";", "int", "ImmIdx", "=", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "literal", ")", ";", "if", "(", "HasDst", ")", "{", "SelIdx", "--", ";", "ImmIdx", "--", ";"], "ground_truth": ["}"], "File": "R600ISelLowering11", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49355, "Length": 423, "Cover_Rate": 0.40790742526518803} {"Template_token": ["", "if", "(", "FoldOperand", "(", "Node", ",", "i", ",", "Src", ",", "Neg", ",", "Abs", ",", "Sel", ",", "FakeOp", ",", "DAG", ")", ")", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Node", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "", ")", "{", "SDValue", "&", "Src", "=", "Ops", "[", "i", "]", ";", "if", "(", "FoldOperand", "(", "Node", ",", "i", ",", "Src", ",", "FakeOp", ",", "FakeOp", ",", "FakeOp", ",", "FakeOp", ",", "DAG", ")", ")", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "else", "{", "if", "(", "!", "TII", "->", "hasInstrModifiers", "(", "Opcode", ")", ")", "return", "Node", ";", "int", "OperandIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src2", ")", "}", ";", "int", "NegIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_neg", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_neg", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src2_neg", ")", "}", ";", "int", "AbsIdx", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_abs", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_abs", ")", ",", "-", "", "}", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "if", "(", "OperandIdx", "[", "i", "]", "<", "", ")", "return", "Node", ";", "SDValue", "&", "Src", "=", "Ops", "[", "OperandIdx", "[", "i", "]", "-", "", "]", ";", "SDValue", "&", "Neg", "=", "Ops", "[", "NegIdx", "[", "i", "]", "-", "", "]", ";", "SDValue", "FakeAbs", ";", "SDValue", "&", "Abs", "=", "(", "AbsIdx", "[", "i", "]", ">", "-", "", ")", "?", "Ops", "[", "AbsIdx", "[", "i", "]", "-", "", "]", ":", "FakeAbs", ";", "bool", "HasDst", "=", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "dst", ")", ">", "-", "", ";", "int", "SelIdx", "=", "TII", "->", "getSelIdx", "(", "Opcode", ",", "OperandIdx", "[", "i", "]", ")", ";", "int", "ImmIdx", "=", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "literal", ")", ";", "if", "(", "HasDst", ")", "{", "SelIdx", "--", ";", "ImmIdx", "--", ";"], "ground_truth": ["}"], "File": "R600ISelLowering11", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49356, "Length": 398, "Cover_Rate": 0.3837994214079074} {"Template_token": ["", "assert", "(", "RemapSwizzle", ".", "empty", "(", ")", ")", ";", "SDLoc", "DL", "(", "VectorEntry", ")", ";", "EVT", "EltTy", "=", "VectorEntry", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "SDValue", "NewBldVec", "[", "", "]", ";", "bool", "isUnmovable", "[", "", "]", "=", "{", "false", ",", "false", ",", "false", ",", "false", "}", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EltTy", ",", "VectorEntry", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "RemapSwizzle", "[", "i", "]", "=", "i", ";", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "i", "==", "Idx", ")", "isUnmovable", "[", "Idx", "]", "=", "true", ";", "}", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{"], "File": "R600ISelLowering11", "Func": "ReorganizeVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49357, "Length": 180, "Cover_Rate": 0.5863192182410424} {"Template_token": ["", "EVT", "EltTy", "=", "VectorEntry", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "SDValue", "NewBldVec", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EltTy", ",", "VectorEntry", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", ".", "isUndef", "(", ")", ")", "RemapSwizzle", "[", "i", "]", "=", "", ";"], "ground_truth": ["if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "NewBldVec", "[", "i", "]", ")", ")", "{"], "File": "R600ISelLowering12", "Func": "CompactSwizzlableVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49358, "Length": 111, "Cover_Rate": 0.3627450980392157} {"Template_token": ["", "if", "(", "", "(", "CallConv", ")", ")", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "R600ISelLowering12", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49359, "Length": 167, "Cover_Rate": 0.41336633663366334} {"Template_token": ["", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "", "ExtType", "=", "Load", "->", "getExtensionType", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "Load", "->", "getAlignment", "(", ")", ">=", "MemVT", ".", "getStoreSize", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "SDValue", "Chain", "=", "Load", "->", "getChain", "(", ")", ";", "SDValue", "Offset", "=", "Load", "->", "getOffset", "(", ")", ";", "SDValue", "LoadPtr", "=", "BasePtr", ";", "if", "(", "!", "Offset", ".", "isUndef", "(", ")", ")", "{", "LoadPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "Offset", ")", ";", "}", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "SDValue", "Read", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "File": "R600ISelLowering12", "Func": "lowerPrivateExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49360, "Length": 212, "Cover_Rate": 0.5683646112600537} {"Template_token": ["", "SDValue", "Chain", "=", "VectorTrunc", "?", "OldChain", "->", "getOperand", "(", "", ")", ":", "OldChain", ";", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Offset", "=", "Store", "->", "getOffset", "(", ")", ";", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "SDValue", "LoadPtr", "=", "BasePtr", ";", "if", "(", "!", "Offset", ".", "isUndef", "(", ")", ")", "{", "LoadPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "Offset", ")", ";", "}", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "SExtValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Store", "->", "getValue", "(", ")", ")", ";"], "File": "R600ISelLowering12", "Func": "lowerPrivateTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49361, "Length": 210, "Cover_Rate": 0.3602058319039451} {"Template_token": ["", "}", "}", "if", "(", "isHWTrueValue", "(", "True", ")", "&&", "isHWFalseValue", "(", "False", ")", "&&", "(", "CompareVT", "==", "VT", "||", "VT", "==", "", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ")", ";", "}", "if", "(", "isZero", "(", "LHS", ")", ")", "{", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "", "CCSwapped", "=", "", "(", "CCOpcode", ")", ";", "if", "(", "isCondCodeLegal", "(", "CCSwapped", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "else", "{", "", "CCInv", "=", "", "(", "CCOpcode", ",", "CompareVT", ")", ";", "CCSwapped", "=", "", "(", "CCInv", ")", ";", "if", "(", "isCondCodeLegal", "(", "CCSwapped", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "True", ",", "False", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "}", "}", "if", "(", "isZero", "(", "RHS", ")", ")", "{", "SDValue", "Cond", "=", "LHS", ";", "SDValue", "Zero", "=", "RHS", ";", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "if", "(", "CompareVT", "!=", "VT", ")", "{", "True", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CompareVT", ",", "True", ")", ";", "False", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CompareVT", ",", "False", ")", ";", "}", "switch", "(", "CCOpcode", ")", "{"], "ground_truth": ["case", "", ":"], "File": "R600ISelLowering12", "Func": "LowerSELECT_CC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49362, "Length": 254, "Cover_Rate": 0.3231552162849873} {"Template_token": ["", "SDValue", "False", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "CC", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Temp", ";", "if", "(", "VT", "==", "", ")", "{", "DAGCombinerInfo", "DCI", "(", "DAG", ",", "AfterLegalizeVectorOps", ",", "true", ",", "nullptr", ")", ";", "SDValue", "MinMax", "=", "combineFMinMaxLegacy", "(", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ",", "DCI", ")", ";", "if", "(", "MinMax", ")", "return", "MinMax", ";", "}", "EVT", "CompareVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "if", "(", "isHWTrueValue", "(", "False", ")", "&&", "isHWFalseValue", "(", "True", ")", ")", "{", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "", "InverseCC", "=", "", "(", "CCOpcode", ",", "CompareVT", ")", ";", "if", "(", "isCondCodeLegal", "(", "InverseCC", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "False", ",", "True", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "InverseCC", ")", ";", "}", "else", "{", "", "SwapInvCC", "=", "", "(", "InverseCC", ")", ";", "if", "(", "isCondCodeLegal", "(", "SwapInvCC", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "False", ",", "True", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "SwapInvCC", ")", ";", "}", "}", "}", "if", "(", "isHWTrueValue", "(", "True", ")", "&&", "isHWFalseValue", "(", "False", ")", "&&", "(", "CompareVT", "==", "VT", "||", "VT", "==", "", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ")", ";", "}", "if", "(", "isZero", "(", "LHS", ")", ")", "{", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "", "CCSwapped", "=", "", "(", "CCOpcode", ")", ";", "if", "(", "isCondCodeLegal", "(", "CCSwapped", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "else", "{", "", "CCInv", "=", "", "(", "CCOpcode", ",", "CompareVT", ")", ";", "CCSwapped", "=", "", "(", "CCInv", ")", ";", "if", "(", "isCondCodeLegal", "(", "CCSwapped", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "True", ",", "False", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "}", "}", "if", "(", "isZero", "(", "RHS", ")", ")", "{", "SDValue", "Cond", "=", "LHS", ";", "SDValue", "Zero", "=", "RHS", ";", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "if", "(", "CompareVT", "!=", "VT", ")", "{", "True", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CompareVT", ",", "True", ")", ";", "False", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CompareVT", ",", "False", ")", ";", "}", "switch", "(", "CCOpcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "CCOpcode", "=", "", "(", "CCOpcode", ",", "CompareVT", ")", ";", "Temp", "=", "True", ";", "True", "=", "False", ";", "False", "=", "Temp", ";"], "ground_truth": ["break", ";"], "File": "R600ISelLowering12", "Func": "LowerSELECT_CC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49363, "Length": 487, "Cover_Rate": 0.6195928753180662} {"Template_token": ["", "SDLoc", "DL", "(", "Vector", ")", ";", "EVT", "VecVT", "=", "Vector", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Args", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Args", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EltVT", ",", "Vector", ",", "DAG", ".", "getVectorIdxConstant", "(", "i", ",", "DL", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering12", "Func": "vectorToVerticalVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49366, "Length": 83, "Cover_Rate": 0.7155172413793104} {"Template_token": ["", "Args", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EltVT", ",", "Vector", ",", "DAG", ".", "getVectorIdxConstant", "(", "i", ",", "DL", ")", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VecVT", ",", "Args", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering12", "Func": "vectorToVerticalVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49367, "Length": 43, "Cover_Rate": 0.3706896551724138} {"Template_token": ["", "return", "isTruncStoreLegal", "(", "ValVT", ",", "MemVT", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering13", "Func": "canCombineTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49368, "Length": 9, "Cover_Rate": 0.36} {"Template_token": ["", "virtual", "bool", "canCombineTruncStore", "(", "EVT", "ValVT", ",", "EVT", "MemVT", ",", "bool", "LegalOperations", ")", "const", "override", "{", "return", "isTruncStoreLegal", "(", "ValVT", ",", "MemVT", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering13", "Func": "canCombineTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49369, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "(", "AS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "R600ISelLowering13", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49370, "Length": 33, "Cover_Rate": 0.717391304347826} {"Template_token": ["", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "R600ISelLowering13", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49371, "Length": 16, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "AMDGPUA", ".", "CONSTANT_BUFFER_0", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "SDValue", "MergedValues", "[", "", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "!", "MemVT", ".", "isVector", "(", ")", "&&", "(", "MemVT", "==", "", "||", "MemVT", "==", "", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "VT", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "LoadNode", "->", "getAlignment", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewLoad", ",", "DAG", ".", "getValueType", "(", "MemVT", ")", ")", ";", "SDValue", "MergedValues", "[", "", "]", "=", "{", "Res", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "!=", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "!=", "", ")", "{"], "ground_truth": ["assert", "(", "VT", "==", "", ")", ";"], "File": "R600ISelLowering16", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49372, "Length": 285, "Cover_Rate": 0.36213468869123255} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "", "ExtType", "=", "Load", "->", "getExtensionType", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "Load", "->", "getAlignment", "(", ")", ">=", "MemVT", ".", "getStoreSize", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "SDValue", "Chain", "=", "Load", "->", "getChain", "(", ")", ";", "SDValue", "Offset", "=", "Load", "->", "getOffset", "(", ")", ";", "SDValue", "LoadPtr", "=", "BasePtr", ";", "if", "(", "!", "Offset", ".", "isUndef", "(", ")", ")", "{", "LoadPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "Offset", ")", ";", "}", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "Type", "::", "getInt32PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", ")", ")", ";", "SDValue", "Read", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Ret", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Read", ",", "ShiftAmt", ")", ";", "EVT", "MemEltVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";", "if", "(", "ExtType", "==", "", ")", "{", "SDValue", "MemEltVTNode", "=", "DAG", ".", "getValueType", "(", "MemEltVT", ")", ";", "Ret", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ret", ",", "MemEltVTNode", ")", ";", "}", "else", "{", "Ret", "=", "DAG", ".", "getZeroExtendInReg", "(", "Ret", ",", "DL", ",", "MemEltVT", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["Ret", ",", "Read", ".", "getValue", "(", "", ")", "}", ";"], "File": "R600ISelLowering16", "Func": "lowerPrivateExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49373, "Length": 329, "Cover_Rate": 0.8435897435897436} {"Template_token": ["", "assert", "(", "Store", "->", "isTruncatingStore", "(", ")", "||", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", "==", "", ")", ";", "assert", "(", "Store", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", ";", "SDValue", "Mask", ";", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "assert", "(", "Store", "->", "getAlignment", "(", ")", ">=", "", ")", ";", "Mask", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "assert", "(", "Store", "->", "getAlignment", "(", ")", ">=", "", ")", ";", "Mask", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "SDValue", "OldChain", "=", "Store", "->", "getChain", "(", ")", ";", "bool", "VectorTrunc", "=", "(", "OldChain", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "Chain", "=", "VectorTrunc", "?", "OldChain", "->", "getOperand", "(", "", ")", ":", "OldChain", ";", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Offset", "=", "Store", "->", "getOffset", "(", ")", ";", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "SDValue", "LoadPtr", "=", "BasePtr", ";", "if", "(", "!", "Offset", ".", "isUndef", "(", ")", ")", "{", "LoadPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "Offset", ")", ";", "}", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "Type", "::", "getInt32PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", ")", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";"], "ground_truth": ["SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "File": "R600ISelLowering16", "Func": "lowerPrivateTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49374, "Length": 320, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "if", "(", "VT", ".", "bitsLT", "(", "", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "ground_truth": ["return", "VT", ".", "bitsGT", "(", "", ")", "&&", "Alignment", ">=", "Align", "(", "", ")", ";"], "File": "R600ISelLowering17", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49376, "Length": 36, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "if", "(", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "R600ISelLowering17", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49377, "Length": 33, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "if", "(", "!", "Src", ".", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "switch", "(", "Src", ".", "getMachineOpcode", "(", ")", ")", "{", "case", "", ":", "if", "(", "!", "Neg", ".", "getNode", "(", ")", ")", "return", "false", ";", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "Neg", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "SDLoc", "(", "ParentNode", ")", ",", "", ")", ";", "return", "true", ";", "case", "", ":", "if", "(", "!", "Abs", ".", "getNode", "(", ")", ")", "return", "false", ";", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "Abs", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "SDLoc", "(", "ParentNode", ")", ",", "", ")", ";", "return", "true", ";", "case", "", ":", "{", "unsigned", "Opcode", "=", "ParentNode", "->", "getMachineOpcode", "(", ")", ";", "bool", "HasDst", "=", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "dst", ")", ">", "-", "", ";", "if", "(", "!", "Sel", ".", "getNode", "(", ")", ")", "return", "false", ";", "SDValue", "CstOffset", "=", "Src", ".", "getOperand", "(", "", ")", ";", "if", "(", "ParentNode", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", ")", "return", "false", ";", "int", "SrcIndices", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src2", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_W", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_W", ")", "}", ";", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "for", "(", "int", "OtherSrcIdx", ":", "SrcIndices", ")", "{", "int", "OtherSelIdx", "=", "TII", "->", "getSelIdx", "(", "Opcode", ",", "OtherSrcIdx", ")", ";", "if", "(", "OtherSrcIdx", "<", "", "||", "OtherSelIdx", "<", "", ")", "continue", ";", "if", "(", "HasDst", ")", "{", "OtherSrcIdx", "--", ";", "OtherSelIdx", "--", ";", "}"], "ground_truth": ["if", "(", "RegisterSDNode", "*", "Reg", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "ParentNode", "->", "getOperand", "(", "OtherSrcIdx", ")", ")", ")", "{"], "File": "R600ISelLowering17", "Func": "FoldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49378, "Length": 386, "Cover_Rate": 0.4317673378076063} {"Template_token": ["", "return", "true", ";", "case", "", ":", "{", "unsigned", "Opcode", "=", "ParentNode", "->", "getMachineOpcode", "(", ")", ";", "bool", "HasDst", "=", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "dst", ")", ">", "-", "", ";", "if", "(", "!", "Sel", ".", "getNode", "(", ")", ")", "return", "false", ";", "SDValue", "CstOffset", "=", "Src", ".", "getOperand", "(", "", ")", ";", "if", "(", "ParentNode", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", ")", "return", "false", ";", "int", "SrcIndices", "[", "]", "=", "{", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src2", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src0_W", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_X", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_Y", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_Z", ")", ",", "TII", "->", "getOperandIdx", "(", "Opcode", ",", "", "::", "src1_W", ")", "}", ";", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "for", "(", "int", "OtherSrcIdx", ":", "SrcIndices", ")", "{", "int", "OtherSelIdx", "=", "TII", "->", "getSelIdx", "(", "Opcode", ",", "OtherSrcIdx", ")", ";", "if", "(", "OtherSrcIdx", "<", "", "||", "OtherSelIdx", "<", "", ")", "continue", ";", "if", "(", "HasDst", ")", "{", "OtherSrcIdx", "--", ";", "OtherSelIdx", "--", ";", "}", "if", "(", "RegisterSDNode", "*", "Reg", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "ParentNode", "->", "getOperand", "(", "OtherSrcIdx", ")", ")", ")", "{", "if", "(", "Reg", "->", "getReg", "(", ")", "==", "", ")", "{", "ConstantSDNode", "*", "Cst", "=", "cast", "<", "ConstantSDNode", ">", "(", "ParentNode", "->", "getOperand", "(", "OtherSelIdx", ")", ")", ";", "Consts", ".", "push_back", "(", "Cst", "->", "getZExtValue", "(", ")", ")", ";", "}", "}", "}", "ConstantSDNode", "*", "Cst", "=", "cast", "<", "ConstantSDNode", ">", "(", "CstOffset", ")", ";", "Consts", ".", "push_back", "(", "Cst", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "!", "TII", "->", "fitsConstReadLimitations", "(", "Consts", ")", ")", "{", "return", "false", ";", "}", "Sel", "=", "CstOffset", ";", "Src", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "R600ISelLowering17", "Func": "FoldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49379, "Length": 369, "Cover_Rate": 0.412751677852349} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "return", "Cst", "->", "isZero", "(", ")", ";", "}", "else", "if", "(", "ConstantFPSDNode", "*", "CstFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "return", "CstFP", "->", "isZero", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "R600ISelLowering17", "Func": "isZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49380, "Length": 49, "Cover_Rate": 0.765625} {"Template_token": ["", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "", "(", "CallConv", ")", ")", "{", "Register", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "", "Ext", "=", "", ";"], "ground_truth": ["if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{"], "File": "R600ISelLowering17", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49381, "Length": 162, "Cover_Rate": 0.400990099009901} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SmallVector", "<", "", ",", "", ">", "LocalIns", ";", "if", "(", "", "(", "CallConv", ")", ")", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "", "(", "CallConv", ")", ")", "{", "Register", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "", "Ext", "=", "", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "", ";", "}", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "Alignment", "=", "MinAlign", "(", "VT", ".", "getStoreSize", "(", ")", ",", "PartOffset", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "PARAM_I_ADDRESS", ")", ";"], "ground_truth": ["SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "", ",", "Ext", ",", "VT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "PartOffset", ",", "DL", ",", "", ")", ",", "DAG", ".", "getUNDEF", "(", "", ")", ",", "PtrInfo", ",", "MemVT", ",", "Alignment", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "R600ISelLowering17", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49382, "Length": 295, "Cover_Rate": 0.7301980198019802} {"Template_token": ["", "const", "FrameLowering", "*", "TFL", "=", "Subtarget", "->", "getFrameLowering", "(", ")", ";", "FrameIndexSDNode", "*", "FIN", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Op", ")", ";"], "ground_truth": ["unsigned", "FrameIndex", "=", "FIN", "->", "getIndex", "(", ")", ";"], "File": "R600ISelLowering17", "Func": "lowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49383, "Length": 32, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "const", "FrameLowering", "*", "TFL", "=", "Subtarget", "->", "getFrameLowering", "(", ")", ";", "FrameIndexSDNode", "*", "FIN", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Op", ")", ";"], "ground_truth": ["unsigned", "FrameIndex", "=", "FIN", "->", "getIndex", "(", ")", ";"], "File": "R600ISelLowering17", "Func": "lowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49384, "Length": 32, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "SDValue", "Lo", ",", "Hi", ";", "expandShiftParts", "(", "Op", ".", "getNode", "(", ")", ",", "Lo", ",", "Hi", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Lo", ",", "Hi", "}", ",", "SDLoc", "(", "Op", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering17", "Func": "LowerShiftParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49386, "Length": 38, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "return", "DAG", ".", "getMergeValues", "(", "{", "Lo", ",", "Hi", "}", ",", "SDLoc", "(", "Op", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering17", "Func": "LowerShiftParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49387, "Length": 18, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "static", "SDValue", "ReorganizeVector", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "VectorEntry", ",", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "RemapSwizzle", ")", "{", "assert", "(", "RemapSwizzle", ".", "empty", "(", ")", ")", ";", "SDLoc", "DL", "(", "VectorEntry", ")", ";", "EVT", "EltTy", "=", "VectorEntry", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "SDValue", "NewBldVec", "[", "", "]", ";", "bool", "isUnmovable", "[", "", "]", "=", "{", "false", ",", "false", ",", "false", ",", "false", "}", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EltTy", ",", "VectorEntry", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "RemapSwizzle", "[", "i", "]", "=", "i", ";", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "i", "==", "Idx", ")", "isUnmovable", "[", "Idx", "]", "=", "true", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{"], "ground_truth": ["if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "R600ISelLowering17", "Func": "ReorganizeVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49388, "Length": 215, "Cover_Rate": 0.7003257328990228} {"Template_token": ["", "SDValue", "Mask", ";", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "assert", "(", "Store", "->", "getAlignment", "(", ")", ">=", "", ")", ";", "Mask", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "assert", "(", "Store", "->", "getAlignment", "(", ")", ">=", "", ")", ";", "Mask", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "SDValue", "OldChain", "=", "Store", "->", "getChain", "(", ")", ";", "bool", "VectorTrunc", "=", "(", "OldChain", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "Chain", "=", "VectorTrunc", "?", "OldChain", "->", "getOperand", "(", "", ")", ":", "OldChain", ";", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Offset", "=", "Store", "->", "getOffset", "(", ")", ";", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "SDValue", "LoadPtr", "=", "BasePtr", ";", "if", "(", "!", "Offset", ".", "isUndef", "(", ")", ")", "{", "LoadPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "Offset", ")", ";", "}", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "SExtValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Store", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["SDValue", "MaskedValue", "=", "DAG", ".", "getZeroExtendInReg", "(", "SExtValue", ",", "DL", ",", "MemVT", ")", ";"], "File": "R600ISelLowering22", "Func": "lowerPrivateTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49390, "Length": 325, "Cover_Rate": 0.5603448275862069} {"Template_token": ["", "assert", "(", "Store", "->", "getAlignment", "(", ")", ">=", "", ")", ";", "Mask", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "SDValue", "OldChain", "=", "Store", "->", "getChain", "(", ")", ";", "bool", "VectorTrunc", "=", "(", "OldChain", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "Chain", "=", "VectorTrunc", "?", "OldChain", "->", "getOperand", "(", "", ")", ":", "OldChain", ";", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Offset", "=", "Store", "->", "getOffset", "(", ")", ";", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "SDValue", "LoadPtr", "=", "BasePtr", ";", "if", "(", "!", "Offset", ".", "isUndef", "(", ")", ")", "{", "LoadPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "Offset", ")", ";", "}", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "SExtValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Store", "->", "getValue", "(", ")", ")", ";", "SDValue", "MaskedValue", "=", "DAG", ".", "getZeroExtendInReg", "(", "SExtValue", ",", "DL", ",", "MemVT", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "MaskedValue", ",", "ShiftAmt", ")", ";", "SDValue", "DstMask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Mask", ",", "ShiftAmt", ")", ";", "DstMask", "=", "DAG", ".", "getNOT", "(", "DL", ",", "DstMask", ",", "", ")", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Dst", ",", "DstMask", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Dst", ",", "ShiftedValue", ")", ";", "SDValue", "NewStore", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "if", "(", "VectorTrunc", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewStore", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "OldChain", ",", "Chain", ")", ";"], "File": "R600ISelLowering22", "Func": "lowerPrivateTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49391, "Length": 407, "Cover_Rate": 0.7017241379310345} {"Template_token": ["", "assert", "(", "StoreNode", "->", "getAlignment", "(", ")", ">=", "", ")", ";", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "SDValue", "ByteIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "PtrVT", ")", ")", ";", "SDValue", "BitShift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "BitShift", ")", ";", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "TruncValue", ",", "BitShift", ")", ";", "SDValue", "Src", "[", "", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "Src", ")", ";", "SDValue", "Args", "[", "", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "VT", ".", "bitsGE", "(", "", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DWordAddr", ")", ";", "if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", "||", "StoreNode", "->", "isIndexed", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "R600ISelLowering25", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49393, "Length": 279, "Cover_Rate": 0.35723431498079383} {"Template_token": ["", "SmallVector", "<", "", ",", "", ">", "LocalIns", ";", "if", "(", "", "(", "CallConv", ")", ")", "{", "AnalyzeFormalArguments", "(", "CCInfo", ",", "Ins", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_BUFFER_0", ")", ";"], "ground_truth": ["", "Ext", "=", "", ";"], "File": "R600ISelLowering29", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49394, "Length": 198, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_BUFFER_0", ")", ";", "assert", "(", "isInt", "<", "", ">", "(", "ByteOffset", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getConstant", "(", "ByteOffset", ",", "DL", ",", "", ")", ",", "MachinePointerInfo", "(", "ConstantPointerNull", "::", "get", "(", "PtrType", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering29", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49395, "Length": 74, "Cover_Rate": 0.7047619047619048} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerImplicitParameter", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "DwordOffset", ")", "const", "{", "unsigned", "ByteOffset", "=", "DwordOffset", "*", "", ";", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_BUFFER_0", ")", ";"], "ground_truth": ["assert", "(", "isInt", "<", "", ">", "(", "ByteOffset", ")", ")", ";"], "File": "R600ISelLowering29", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49396, "Length": 65, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "if", "(", "ConstantBlock", ">", "-", "", "&&", "(", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "||", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", ")", ")", "{", "SDValue", "Result", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "Constant", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Ptr", ")", ")", "{", "SDValue", "Slots", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", "*", "i", "+", "ConstantBlock", "*", "", ",", "DL", ",", "", ")", ")", ";", "Slots", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewPtr", ")", ";", "}", "EVT", "NewVT", "=", "", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Result", "=", "DAG", ".", "getBuildVector", "(", "NewVT", ",", "DL", ",", "makeArrayRef", "(", "Slots", ",", "NumElements", ")", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "AS", "::", "CONSTANT_BUFFER_0", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "SDValue", "MergedValues", "[", "", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}"], "ground_truth": ["if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "{"], "File": "R600ISelLowering29", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49398, "Length": 334, "Cover_Rate": 0.4243964421855146} {"Template_token": ["", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "SExtValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Store", "->", "getValue", "(", ")", ")", ";", "SDValue", "MaskedValue", "=", "DAG", ".", "getZeroExtendInReg", "(", "SExtValue", ",", "DL", ",", "MemVT", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "MaskedValue", ",", "ShiftAmt", ")", ";", "SDValue", "DstMask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Mask", ",", "ShiftAmt", ")", ";", "DstMask", "=", "DAG", ".", "getNOT", "(", "DL", ",", "DstMask", ",", "", ")", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Dst", ",", "DstMask", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Dst", ",", "ShiftedValue", ")", ";", "SDValue", "NewStore", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["if", "(", "VectorTrunc", ")", "{"], "File": "R600ISelLowering29", "Func": "lowerPrivateTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49400, "Length": 206, "Cover_Rate": 0.35517241379310344} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "}", "SDValue", "OldChain", "=", "Store", "->", "getChain", "(", ")", ";", "bool", "VectorTrunc", "=", "(", "OldChain", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "Chain", "=", "VectorTrunc", "?", "OldChain", "->", "getOperand", "(", "", ")", ":", "OldChain", ";", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Offset", "=", "Store", "->", "getOffset", "(", ")", ";", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "SDValue", "LoadPtr", "=", "BasePtr", ";", "if", "(", "!", "Offset", ".", "isUndef", "(", ")", ")", "{", "LoadPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "Offset", ")", ";", "}", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "SExtValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Store", "->", "getValue", "(", ")", ")", ";", "SDValue", "MaskedValue", "=", "DAG", ".", "getZeroExtendInReg", "(", "SExtValue", ",", "DL", ",", "MemVT", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "MaskedValue", ",", "ShiftAmt", ")", ";", "SDValue", "DstMask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Mask", ",", "ShiftAmt", ")", ";", "DstMask", "=", "DAG", ".", "getNOT", "(", "DL", ",", "DstMask", ",", "", ")", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Dst", ",", "DstMask", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Dst", ",", "ShiftedValue", ")", ";", "SDValue", "NewStore", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "if", "(", "VectorTrunc", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewStore", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "OldChain", ",", "Chain", ")", ";"], "File": "R600ISelLowering29", "Func": "lowerPrivateTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49401, "Length": 379, "Cover_Rate": 0.653448275862069} {"Template_token": ["", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "isEOP", "(", "I", ")", ")", ";", "break", ";", "case", "", ":", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "{", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "TII", "->", "addFlag", "(", "*", "NewMI", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "case", "", ":", "{", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "TII", "->", "addFlag", "(", "*", "NewMI", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "bool", "isLastInstructionOfItsType", "=", "true", ";", "unsigned", "InstExportType", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "NextExportInst", "=", "std", "::", "next", "(", "I", ")", ",", "EndBlock", "=", "BB", "->", "end", "(", ")", ";", "NextExportInst", "!=", "EndBlock", ";", "NextExportInst", "=", "std", "::", "next", "(", "NextExportInst", ")", ")", "{", "if", "(", "NextExportInst", "->", "getOpcode", "(", ")", "==", "", "||", "NextExportInst", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["unsigned", "CurrentInstExportType", "=", "NextExportInst", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "R600ISelLowering35", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49403, "Length": 414, "Cover_Rate": 0.308265078183172} {"Template_token": ["", "}", "Align", "Alignment", "=", "StoreNode", "->", "getAlign", "(", ")", ";", "if", "(", "Alignment", "<", "MemVT", ".", "getStoreSize", "(", ")", "&&", "!", "allowsMisalignedMemoryAccesses", "(", "MemVT", ",", "AS", ",", "Alignment", ".", "value", "(", ")", ",", "StoreNode", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "nullptr", ")", ")", "{", "return", "expandUnalignedStore", "(", "StoreNode", ",", "DAG", ")", ";", "}", "SDValue", "DWordAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "PtrVT", ")", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", ")", "{", "if", "(", "TruncatingStore", ")", "{", "assert", "(", "VT", ".", "bitsLE", "(", "", ")", ")", ";", "SDValue", "MaskConstant", ";", "if", "(", "MemVT", "==", "", ")", "{", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "assert", "(", "MemVT", "==", "", ")", ";", "assert", "(", "StoreNode", "->", "getAlignment", "(", ")", ">=", "", ")", ";", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "SDValue", "ByteIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "PtrVT", ")", ")", ";", "SDValue", "BitShift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "BitShift", ")", ";", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "TruncValue", ",", "BitShift", ")", ";", "SDValue", "Src", "[", "", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "Src", ")", ";", "SDValue", "Args", "[", "", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "VT", ".", "bitsGE", "(", "", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DWordAddr", ")", ";", "if", "(", "StoreNode", "->", "isIndexed", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "R600ISelLowering35", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49406, "Length": 439, "Cover_Rate": 0.5535939470365699} {"Template_token": ["", "break", ";", "}", "case", "", ":", "{", "MachineInstr", "*", "NewMI", "=", "TII", "->", "buildDefaultInstruction", "(", "*", "BB", ",", "MI", ",", "", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ")", ";", "TII", "->", "setImmOperand", "(", "*", "NewMI", ",", "", "::", "src0_sel", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "isEOP", "(", "I", ")", ")", ";", "break", ";", "}", "case", "", ":", "{", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "isEOP", "(", "I", ")", ")", ";", "break", ";", "}", "case", "", ":", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "{", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "OPCODE_IS_NOT_ZERO", ")", ".", "addImm", "(", "", ")", ";", "TII", "->", "addFlag", "(", "*", "NewMI", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "case", "", ":", "{", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "OPCODE_IS_NOT_ZERO_INT", ")", ".", "addImm", "(", "", ")", ";", "TII", "->", "addFlag", "(", "*", "NewMI", ",", "", ",", "MO_FLAG_PUSH", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "R600ISelLowering3", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49408, "Length": 453, "Cover_Rate": 0.32196162046908317} {"Template_token": ["", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_BUFFER_0", ")", ";"], "ground_truth": ["", "Ext", "=", "", ";"], "File": "R600ISelLowering3", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49409, "Length": 141, "Cover_Rate": 0.3051948051948052} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Result", "=", "DAG", ".", "getBuildVector", "(", "NewVT", ",", "DL", ",", "makeArrayRef", "(", "Slots", ",", "NumElements", ")", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "AS", "::", "CONSTANT_BUFFER_0", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "SDValue", "MergedValues", "[", "", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "SDValue", "LoweredLoad", ";", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "!", "MemVT", ".", "isVector", "(", ")", "&&", "(", "MemVT", "==", "", "||", "MemVT", "==", "", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "VT", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "LoadNode", "->", "getAlignment", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewLoad", ",", "DAG", ".", "getValueType", "(", "MemVT", ")", ")", ";", "SDValue", "MergedValues", "[", "", "]", "=", "{", "Res", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "SDValue", "(", ")", ";", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "getSubtarget", "(", ")", "->", "getFrameLowering", "(", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "Ptr", "=", "stackPtrToRegIndex", "(", "Ptr", ",", "StackWidth", ",", "DAG", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElemVT", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ElemVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Loads", "[", "", "]", ";", "assert", "(", "NumElemVT", "<=", "", ")", ";", "assert", "(", "NumElemVT", ">=", "StackWidth", "&&", "", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElemVT", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Channel", ",", "PtrIncr", ";"], "File": "R600ISelLowering3", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49410, "Length": 425, "Cover_Rate": 0.42542542542542544} {"Template_token": ["", "", "ExtType", "=", "Load", "->", "getExtensionType", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Ret", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "Ret", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ret", ",", "ShiftAmt", ")", ";", "EVT", "MemEltVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";"], "ground_truth": ["if", "(", "ExtType", "==", "", ")", "{"], "File": "R600ISelLowering3", "Func": "lowerPrivateExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49412, "Length": 184, "Cover_Rate": 0.5508982035928144} {"Template_token": ["", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "SExtValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Store", "->", "getValue", "(", ")", ")", ";", "SDValue", "MaskedValue", "=", "DAG", ".", "getZeroExtendInReg", "(", "SExtValue", ",", "DL", ",", "MemVT", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "MaskedValue", ",", "ShiftAmt", ")", ";", "SDValue", "DstMask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ",", "ShiftAmt", ")", ";"], "ground_truth": ["DstMask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DstMask", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "File": "R600ISelLowering3", "Func": "lowerPrivateTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49413, "Length": 224, "Cover_Rate": 0.5233644859813084} {"Template_token": ["", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "SExtValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Store", "->", "getValue", "(", ")", ")", ";", "SDValue", "MaskedValue", "=", "DAG", ".", "getZeroExtendInReg", "(", "SExtValue", ",", "DL", ",", "MemVT", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "MaskedValue", ",", "ShiftAmt", ")", ";", "SDValue", "DstMask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ",", "ShiftAmt", ")", ";", "DstMask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DstMask", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Dst", ",", "DstMask", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Dst", ",", "ShiftedValue", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Value", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering3", "Func": "lowerPrivateTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49414, "Length": 224, "Cover_Rate": 0.5233644859813084} {"Template_token": ["", "}", "SDValue", "DWordAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ByteIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "TruncValue", ",", "Shift", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "Shift", ")", ";", "SDValue", "Src", "[", "", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "Src", ")", ";", "SDValue", "Args", "[", "", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "ValueVT", ".", "bitsGE", "(", "", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ")", ";", "if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", "||", "StoreNode", "->", "isIndexed", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering3", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49415, "Length": 338, "Cover_Rate": 0.3509865005192108} {"Template_token": ["", "EVT", "VT", "=", "Value", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "bitsLE", "(", "", ")", ")", ";", "EVT", "MemVT", "=", "StoreNode", "->", "getMemoryVT", "(", ")", ";", "SDValue", "MaskConstant", ";", "if", "(", "MemVT", "==", "", ")", "{", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "assert", "(", "MemVT", "==", "", ")", ";", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "SDValue", "DWordAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ByteIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "TruncValue", ",", "Shift", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "Shift", ")", ";", "SDValue", "Src", "[", "", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "Src", ")", ";", "SDValue", "Args", "[", "", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";"], "File": "R600ISelLowering3", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49416, "Length": 302, "Cover_Rate": 0.31360332294911736} {"Template_token": ["", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "if", "(", "Subtarget", "->", "hasCARRY", "(", ")", ")", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "if", "(", "Subtarget", "->", "hasBORROW", "(", ")", ")", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "if", "(", "!", "Subtarget", "->", "hasBFE", "(", ")", ")", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", "->", "hasBFE", "(", ")", ")", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", "->", "hasBFE", "(", ")", ")", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "const", "MVT", "ScalarIntVTs", "[", "]", "=", "{", "", ",", "", "}", ";", "for", "(", "MVT", "VT", ":", "ScalarIntVTs", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}"], "ground_truth": ["setSchedulingPreference", "(", "Sched", "::", "Source", ")", ";"], "File": "R600ISelLowering3", "Func": "R600TargetLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49418, "Length": 458, "Cover_Rate": 0.306970509383378} {"Template_token": ["", "TargetLowering", "::", "ReplaceNodeResults", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "Results", ".", "push_back", "(", "lowerFP_TO_UINT", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ")", ")", ";", "return", ";", "}", "case", "", ":", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "Results", ".", "push_back", "(", "lowerFP_TO_NT", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ")", ")", ";", "return", ";", "}", "SDValue", "Result", ";", "if", "(", "expandFP_TO_NT", "(", "N", ",", "Result", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}", "case", "", ":", "{", "SDValue", "Op", "=", "SDValue", "(", "N", ",", "", ")", ";", "SDValue", "RES", "=", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "Results", ".", "push_back", "(", "RES", ")", ";", "Results", ".", "push_back", "(", "RES", ".", "getValue", "(", "", ")", ")", ";", "break", ";", "}", "case", "", ":", "{", "SDValue", "Op", "=", "SDValue", "(", "N", ",", "", ")", ";", "LowerUDIVREM64", "(", "Op", ",", "DAG", ",", "Results", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "R600ISelLowering3", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49420, "Length": 181, "Cover_Rate": 0.7973568281938326} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerFrameIndex", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["const", "FrameLowering", "*", "TFL", "=", "Subtarget", "->", "getFrameLowering", "(", ")", ";"], "File": "R600ISelLowering47", "Func": "lowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49422, "Length": 35, "Cover_Rate": 0.3431372549019608} {"Template_token": ["", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_BUFFER_0", ")", ";", "", "Ext", "=", "", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "Offset", "=", "", "+", "VA", ".", "getLocMemOffset", "(", ")", ";"], "ground_truth": ["MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";"], "File": "R600ISelLowering49", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49425, "Length": 144, "Cover_Rate": 0.3150984682713348} {"Template_token": ["", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_BUFFER_0", ")", ";", "", "Ext", "=", "", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "Offset", "=", "", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "", ",", "Ext", ",", "VT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "", ")", ",", "DAG", ".", "getUNDEF", "(", "", ")", ",", "PtrInfo", ",", "MemVT", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "MFI", "->", "ABIArgOffset", "=", "Offset", "+", "MemVT", ".", "getStoreSize", "(", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering49", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49426, "Length": 282, "Cover_Rate": 0.6170678336980306} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SmallVector", "<", "", ",", "", ">", "LocalIns", ";", "if", "(", "", "(", "CallConv", ")", ")", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";"], "ground_truth": ["if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{"], "File": "R600ISelLowering50", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49428, "Length": 156, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "if", "(", "HasDst", ")", "{", "OtherSrcIdx", "--", ";", "OtherSelIdx", "--", ";", "}", "if", "(", "RegisterSDNode", "*", "Reg", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "ParentNode", "->", "getOperand", "(", "OtherSrcIdx", ")", ")", ")", "{", "if", "(", "Reg", "->", "getReg", "(", ")", "==", "", ")", "{", "ConstantSDNode", "*", "Cst", "=", "cast", "<", "ConstantSDNode", ">", "(", "ParentNode", "->", "getOperand", "(", "OtherSelIdx", ")", ")", ";", "Consts", ".", "push_back", "(", "Cst", "->", "getZExtValue", "(", ")", ")", ";", "}", "}", "}", "ConstantSDNode", "*", "Cst", "=", "cast", "<", "ConstantSDNode", ">", "(", "CstOffset", ")", ";", "Consts", ".", "push_back", "(", "Cst", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "!", "TII", "->", "fitsConstReadLimitations", "(", "Consts", ")", ")", "{", "return", "false", ";", "}", "Sel", "=", "CstOffset", ";", "Src", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "case", "", ":", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Imm", ")", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "Imm", "=", "Src", ".", "getOperand", "(", "", ")", ";", "Src", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ImmReg", "=", "", ";", "uint64_t", "ImmValue", "=", "", ";", "if", "(", "Src", ".", "getMachineOpcode", "(", ")", "==", "", ")", "{", "ConstantFPSDNode", "*", "FPC", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Src", ".", "getOperand", "(", "", ")", ")", ";", "float", "FloatValue", "=", "FPC", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "if", "(", "FloatValue", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "if", "(", "FloatValue", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "if", "(", "FloatValue", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "{", "ImmValue", "=", "FPC", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "}", "}", "else", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ".", "getOperand", "(", "", ")", ")", ";", "uint64_t", "Value", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Value", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "if", "(", "Value", "==", "", ")", "{", "ImmReg", "=", "", ";", "}", "else", "{", "ImmValue", "=", "Value", ";", "}", "}", "if", "(", "ImmReg", "==", "", ")", "{", "if", "(", "!", "Imm", ".", "getNode", "(", ")", ")", "return", "false", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Imm", ")", ";", "assert", "(", "C", ")", ";", "if", "(", "C", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "Imm", "=", "DAG", ".", "getTargetConstant", "(", "ImmValue", ",", "SDLoc", "(", "ParentNode", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering56", "Func": "FoldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49430, "Length": 415, "Cover_Rate": 0.45654565456545654} {"Template_token": ["", "if", "(", "", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_BUFFER_0", ")", ";", "", "Ext", "=", "", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";"], "ground_truth": ["unsigned", "Offset", "=", "", "+", "VA", ".", "getLocMemOffset", "(", ")", ";"], "File": "R600ISelLowering56", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49431, "Length": 137, "Cover_Rate": 0.30242825607064017} {"Template_token": ["", "unsigned", "Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "IgnoredFrameReg", ")", ";"], "ground_truth": ["return", "DAG", ".", "getConstant", "(", "Offset", "*", "", "*", "TFL", "->", "getStackWidth", "(", "MF", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "R600ISelLowering56", "Func": "lowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49432, "Length": 42, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "scalarizeVectorLoad", "(", "LoadNode", ",", "DAG", ")", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "int", "ConstantBlock", "=", "ConstantAddressBlock", "(", "LoadNode", "->", "getAddressSpace", "(", ")", ")", ";", "if", "(", "ConstantBlock", ">", "-", "", "&&", "(", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "||", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", ")", ")", "{", "SDValue", "Result", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "Constant", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Ptr", ")", ")", "{", "SDValue", "Slots", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", "*", "i", "+", "ConstantBlock", "*", "", ",", "DL", ",", "", ")", ")", ";", "Slots", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewPtr", ")", ";", "}", "EVT", "NewVT", "=", "", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Result", "=", "DAG", ".", "getBuildVector", "(", "NewVT", ",", "DL", ",", "makeArrayRef", "(", "Slots", ",", "NumElements", ")", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "AS", "::", "CONSTANT_BUFFER_0", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "SDValue", "MergedValues", "[", "", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}"], "ground_truth": ["SDValue", "LoweredLoad", ";"], "File": "R600ISelLowering56", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49434, "Length": 359, "Cover_Rate": 0.3543928923988154} {"Template_token": ["", "if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", ")", "{", "EVT", "VT", "=", "Value", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "bitsLE", "(", "", ")", ")", ";", "EVT", "MemVT", "=", "StoreNode", "->", "getMemoryVT", "(", ")", ";", "SDValue", "MaskConstant", ";", "if", "(", "MemVT", "==", "", ")", "{", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "assert", "(", "MemVT", "==", "", ")", ";", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "SDValue", "DWordAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "ByteIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "TruncValue", ",", "Shift", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "Shift", ")", ";", "SDValue", "Src", "[", "", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "Src", ")", ";", "SDValue", "Args", "[", "", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "ValueVT", ".", "bitsGE", "(", "", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ")", ";"], "ground_truth": ["if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", "||", "StoreNode", "->", "isIndexed", "(", ")", ")", "{"], "File": "R600ISelLowering56", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49437, "Length": 391, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "return", "expandUnalignedStore", "(", "StoreNode", ",", "DAG", ")", ";", "}", "SDValue", "DWordAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "PtrVT", ")", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", ")", "{", "if", "(", "TruncatingStore", ")", "{", "assert", "(", "VT", ".", "bitsLE", "(", "", ")", ")", ";", "SDValue", "MaskConstant", ";", "if", "(", "MemVT", "==", "", ")", "{", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "assert", "(", "MemVT", "==", "", ")", ";", "assert", "(", "StoreNode", "->", "getAlignment", "(", ")", ">=", "", ")", ";", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "SDValue", "ByteIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "PtrVT", ")", ")", ";", "SDValue", "BitShift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "BitShift", ")", ";", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "TruncValue", ",", "BitShift", ")", ";", "SDValue", "Src", "[", "", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "Src", ")", ";", "SDValue", "Args", "[", "", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "VT", ".", "bitsGE", "(", "", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DWordAddr", ")", ";", "if", "(", "StoreNode", "->", "isIndexed", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "R600ISelLowering62", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49440, "Length": 391, "Cover_Rate": 0.5019255455712451} {"Template_token": ["", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "assert", "(", "MemVT", "==", "", ")", ";", "assert", "(", "StoreNode", "->", "getAlignment", "(", ")", ">=", "", ")", ";", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "SDValue", "ByteIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "PtrVT", ")", ")", ";", "SDValue", "BitShift", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "BitShift", ")", ";", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "TruncValue", ",", "BitShift", ")", ";", "SDValue", "Src", "[", "", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "Src", ")", ";", "SDValue", "Args", "[", "", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "VT", ".", "bitsGE", "(", "", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DWordAddr", ")", ";", "if", "(", "StoreNode", "->", "isIndexed", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "return", "Chain", ";", "}", "}"], "ground_truth": ["if", "(", "AS", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "SDValue", "(", ")", ";"], "File": "R600ISelLowering62", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49441, "Length": 336, "Cover_Rate": 0.4313222079589217} {"Template_token": ["", "if", "(", "isHWTrueValue", "(", "True", ")", "&&", "isHWFalseValue", "(", "False", ")", "&&", "(", "CompareVT", "==", "VT", "||", "VT", "==", "", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ")", ";", "}", "if", "(", "isZero", "(", "LHS", ")", ")", "{", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "", "CCSwapped", "=", "", "(", "CCOpcode", ")", ";", "if", "(", "isCondCodeLegal", "(", "CCSwapped", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "else", "{", "", "CCInv", "=", "", "(", "CCOpcode", ",", "CompareVT", ".", "isInteger", "(", ")", ")", ";", "CCSwapped", "=", "", "(", "CCInv", ")", ";", "if", "(", "isCondCodeLegal", "(", "CCSwapped", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "True", ",", "False", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "}", "}", "if", "(", "isZero", "(", "RHS", ")", ")", "{", "SDValue", "Cond", "=", "LHS", ";", "SDValue", "Zero", "=", "RHS", ";", "", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "if", "(", "CompareVT", "!=", "VT", ")", "{", "True", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CompareVT", ",", "True", ")", ";", "False", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CompareVT", ",", "False", ")", ";", "}", "switch", "(", "CCOpcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "CCOpcode", "=", "", "(", "CCOpcode", ",", "CompareVT", "==", "", ")", ";", "Temp", "=", "True", ";", "True", "=", "False", ";", "False", "=", "Temp", ";", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "R600ISelLowering64", "Func": "LowerSELECT_CC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49442, "Length": 291, "Cover_Rate": 0.36466165413533835} {"Template_token": ["", "return", "CC__Kernel", ";", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_LS", ":", "return", "CC_", ";", "default", ":", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering66", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49445, "Length": 49, "Cover_Rate": 0.5104166666666666} {"Template_token": ["", "case", "CallingConv", "::", "_VS", ":", "case", "CallingConv", "::", "_GS", ":", "case", "CallingConv", "::", "_PS", ":", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_ES", ":", "case", "CallingConv", "::", "_LS", ":"], "ground_truth": ["return", "CC_", ";"], "File": "R600ISelLowering66", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49446, "Length": 38, "Cover_Rate": 0.3958333333333333} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SmallVector", "<", "", ",", "", ">", "LocalIns", ";", "if", "(", "", "(", "CallConv", ")", ")", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "R600ISelLowering66", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49447, "Length": 258, "Cover_Rate": 0.5682819383259912} {"Template_token": ["", "getOriginalFunctionArgs", "(", "DAG", ",", "MF", ".", "getFunction", "(", ")", ",", "Ins", ",", "LocalIns", ")", ";", "AnalyzeFormalArguments", "(", "CCInfo", ",", "LocalIns", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_BUFFER_0", ")", ";", "", "Ext", "=", "", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "", ";", "}"], "ground_truth": ["unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";"], "File": "R600ISelLowering69", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49448, "Length": 222, "Cover_Rate": 0.4879120879120879} {"Template_token": ["", "getOriginalFunctionArgs", "(", "DAG", ",", "MF", ".", "getFunction", "(", ")", ",", "Ins", ",", "LocalIns", ")", ";", "AnalyzeFormalArguments", "(", "CCInfo", ",", "LocalIns", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_BUFFER_0", ")", ";", "", "Ext", "=", "", ";"], "ground_truth": ["if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{"], "File": "R600ISelLowering69", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49449, "Length": 201, "Cover_Rate": 0.44175824175824174} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerImplicitParameter", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "DwordOffset", ")", "const", "{", "unsigned", "ByteOffset", "=", "DwordOffset", "*", "", ";", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_BUFFER_0", ")", ";", "assert", "(", "isInt", "<", "", ">", "(", "ByteOffset", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getConstant", "(", "ByteOffset", ",", "DL", ",", "", ")", ",", "MachinePointerInfo", "(", "ConstantPointerNull", "::", "get", "(", "PtrType", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "R600ISelLowering69", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49450, "Length": 110, "Cover_Rate": 0.9734513274336283} {"Template_token": ["", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", "&&", "ExtType", "!=", "", "&&", "MemVT", ".", "bitsLT", "(", "", ")", ")", "{", "return", "lowerPrivateExtLoad", "(", "Op", ",", "DAG", ")", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Chain", "=", "LoadNode", "->", "getChain", "(", ")", ";", "SDValue", "Ptr", "=", "LoadNode", "->", "getBasePtr", "(", ")", ";", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "SDValue", "MergedValues", "[", "", "]", "=", "{", "scalarizeVectorLoad", "(", "LoadNode", ",", "DAG", ")", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "int", "ConstantBlock", "=", "ConstantAddressBlock", "(", "LoadNode", "->", "getAddressSpace", "(", ")", ")", ";", "if", "(", "ConstantBlock", ">", "-", "", "&&", "(", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "||", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", ")", ")", "{", "SDValue", "Result", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "Constant", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Ptr", ")", ")", "{", "SDValue", "Slots", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", "*", "i", "+", "ConstantBlock", "*", "", ",", "DL", ",", "", ")", ")", ";", "Slots", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewPtr", ")", ";", "}", "EVT", "NewVT", "=", "", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Result", "=", "DAG", ".", "getBuildVector", "(", "NewVT", ",", "DL", ",", "makeArrayRef", "(", "Slots", ",", "NumElements", ")", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "AS", "::", "CONSTANT_BUFFER_0", ",", "DL", ",", "", ")", ")", ";", "}"], "ground_truth": ["if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{"], "File": "R600ISelLowering69", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49453, "Length": 394, "Cover_Rate": 0.3912611717974181} {"Template_token": ["", "if", "(", "", "(", "CallConv", ")", ")", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AMDGPUA", ".", "PARAM_I_ADDRESS", ")", ";", "", "Ext", "=", "", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "", ";"], "ground_truth": ["}"], "File": "R600ISelLowering6", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49455, "Length": 217, "Cover_Rate": 0.48008849557522126} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerImplicitParameter", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "DwordOffset", ")", "const", "{", "unsigned", "ByteOffset", "=", "DwordOffset", "*", "", ";", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AMDGPUA", ".", "PARAM_I_ADDRESS", ")", ";"], "ground_truth": ["assert", "(", "isInt", "<", "", ">", "(", "ByteOffset", ")", ")", ";"], "File": "R600ISelLowering6", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49456, "Length": 65, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "if", "(", "ConstantBlock", ">", "-", "", "&&", "(", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "||", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", ")", ")", "{", "SDValue", "Result", ";", "if", "(", "isa", "<", "Constant", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Ptr", ")", ")", "{", "return", "constBufferLoad", "(", "LoadNode", ",", "LoadNode", "->", "getAddressSpace", "(", ")", ",", "DAG", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "AMDGPUA", ".", "CONSTANT_BUFFER_0", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "SDValue", "MergedValues", "[", "", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";"], "ground_truth": ["assert", "(", "!", "MemVT", ".", "isVector", "(", ")", "&&", "(", "MemVT", "==", "", "||", "MemVT", "==", "", ")", ")", ";"], "File": "R600ISelLowering6", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49457, "Length": 234, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "Offset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "MF", ")", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "", ",", "Ext", ",", "VT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "", ")", ",", "DAG", ".", "getUNDEF", "(", "", ")", ",", "PtrInfo", ",", "MemVT", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "MFI", "->", "setABIArgOffset", "(", "Offset", "+", "MemVT", ".", "getStoreSize", "(", ")", ")", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "R600ISelLowering78", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49461, "Length": 154, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "}", "else", "{", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "return", "Chain", ";", "}", "}", "if", "(", "AS", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "SDValue", "(", ")", ";", "EVT", "MemVT", "=", "StoreNode", "->", "getMemoryVT", "(", ")", ";", "if", "(", "MemVT", ".", "bitsLT", "(", "", ")", ")", "return", "lowerPrivateTruncStore", "(", "StoreNode", ",", "DAG", ")", ";", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "FrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "FrameLowering", "*", ">", "(", "Subtarget", "->", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "Ptr", "=", "stackPtrToRegIndex", "(", "Ptr", ",", "StackWidth", ",", "DAG", ")", ";", "if", "(", "ValueVT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElemVT", "=", "ValueVT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ElemVT", "=", "ValueVT", ".", "getVectorElementType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Stores", "(", "NumElemVT", ")", ";", "assert", "(", "NumElemVT", ">=", "StackWidth", "&&", "", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElemVT", ";", "++", "i", ")", "{", "unsigned", "Channel", ",", "PtrIncr", ";", "getStackAddress", "(", "StackWidth", ",", "i", ",", "Channel", ",", "PtrIncr", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "PtrIncr", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ElemVT", ",", "Value", ",", "DAG", ".", "getConstant", "(", "i", ",", "DL", ",", "", ")", ")", ";", "Stores", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Elem", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "Channel", ",", "DL", ",", "", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Stores", ")", ";", "}", "else", "{", "if", "(", "ValueVT", "==", "", ")", "{", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Value", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering7", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49462, "Length": 327, "Cover_Rate": 0.33607399794450155} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "ReverseVector", "(", "orderedBlks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "printOrderedBlocks", "(", ")", ";", ")", ";", "int", "NumIter", "=", "", ";", "bool", "Finish", "=", "false", ";", "MachineBasicBlock", "*", "MBB", ";", "bool", "MakeProgress", "=", "false", ";", "int", "NumRemainedBlk", "=", "countActiveBlock", "(", "OrderedBlks", ".", "begin", "(", ")", ",", "OrderedBlks", ".", "end", "(", ")", ")", ";", "do", "{", "++", "NumIter", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NumIter", "<<", "", "<<", "NumRemainedBlk", "<<", "", ";", ")", ";", "(", "void", ")", "NumIter", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "It", "=", "OrderedBlks", ".", "begin", "(", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "E", "=", "OrderedBlks", ".", "end", "(", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "SccBeginIter", "=", "It", ";", "MachineBasicBlock", "*", "SccBeginMBB", "=", "nullptr", ";", "int", "SccNumBlk", "=", "", ";", "int", "SccNumIter", ";", "while", "(", "It", "!=", "E", ")", "{", "MBB", "=", "*", "It", ";", "if", "(", "!", "SccBeginMBB", ")", "{", "SccBeginIter", "=", "It", ";", "SccBeginMBB", "=", "MBB", ";", "SccNumIter", "=", "", ";", "SccNumBlk", "=", "NumRemainedBlk", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "SccBeginMBB", ")", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "if", "(", "!", "isRetiredBlock", "(", "MBB", ")", ")", "patternMatch", "(", "MBB", ")", ";", "++", "It", ";", "bool", "ContNextScc", "=", "true", ";", "if", "(", "It", "==", "E", "||", "getSCCNum", "(", "SccBeginMBB", ")", "!=", "getSCCNum", "(", "*", "It", ")", ")", "{", "++", "SccNumIter", ";", "int", "sccRemainedNumBlk", "=", "countActiveBlock", "(", "SccBeginIter", ",", "It", ")", ";", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", ">=", "SccNumBlk", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "(", "void", ")", "SccNumIter", ";", "ContNextScc", "=", "true", ";", "}", "else", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", "<", "SccNumBlk", ")", "{", "SccNumBlk", "=", "sccRemainedNumBlk", ";", "It", "=", "SccBeginIter", ";", "ContNextScc", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", "<<", "'\\n'", ";", ")", ";", "}", "else", "{", "ContNextScc", "=", "true", ";", "}", "}", "else", "{", "ContNextScc", "=", "false", ";", "}", "if", "(", "ContNextScc", ")", "SccBeginMBB", "=", "nullptr", ";", "}", "MachineBasicBlock", "*", "EntryMBB", "=", "*", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ";", "if", "(", "EntryMBB", "->", "succ_empty", "(", ")", ")", "{", "Finish", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "else", "{", "int", "NewnumRemainedBlk", "=", "countActiveBlock", "(", "OrderedBlks", ".", "begin", "(", ")", ",", "OrderedBlks", ".", "end", "(", ")", ")", ";", "if", "(", "NewnumRemainedBlk", "==", "", "||", "NewnumRemainedBlk", "<", "NumRemainedBlk", ")", "{", "MakeProgress", "=", "true", ";", "NumRemainedBlk", "=", "NewnumRemainedBlk", ";", "}", "else", "{", "MakeProgress", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "}", "}", "while", "(", "!", "Finish", "&&", "MakeProgress", ")", ";", "wrapup", "(", "*", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "nodes_begin", "(", "FuncRep", ")", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "It", ":", "BlockInfoMap", ")", "{"], "File": "R600MachineCFGStructurizer1", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49465, "Length": 503, "Cover_Rate": 0.8205546492659054} {"Template_token": ["", "MBB", "->", "addSuccessor", "(", "DummyExitBlk", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "}", "SHOWNEWBLK", "(", "DummyExitBlk", ",", "", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "addDummyExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49466, "Length": 34, "Cover_Rate": 0.34} {"Template_token": ["", "insertInstrEnd", "(", "DummyExitBlk", ",", "", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "RetMBB", ")", "{", "if", "(", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DummyExitBlk", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "addDummyExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49467, "Length": 58, "Cover_Rate": 0.58} {"Template_token": ["", "Func", "->", "push_back", "(", "NewMBB", ")", ";", "for", "(", "const", "MachineInstr", "&", "It", ":", "*", "MBB", ")", "NewMBB", "->", "push_back", "(", "Func", "->", "CloneMachineInstr", "(", "&", "It", ")", ")", ";", "return", "NewMBB", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "clone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49468, "Length": 34, "Cover_Rate": 0.5230769230769231} {"Template_token": ["", "MachineFunction", "*", "Func", "=", "MBB", "->", "getParent", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "*", "NewMBB", "=", "Func", "->", "CreateMachineBasicBlock", "(", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "clone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49469, "Length": 20, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "MachineBasicBlock", "*", "MachineCFGStructurizer", "::", "cloneBlockForPredecessor", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "*", "PredMBB", ")", "{", "assert", "(", "PredMBB", "->", "isSuccessor", "(", "MBB", ")", "&&", "", ")", ";", "MachineBasicBlock", "*", "CloneMBB", "=", "clone", "(", "MBB", ")", ";", "replaceInstrUseOfBlockWith", "(", "PredMBB", ",", "MBB", ",", "CloneMBB", ")", ";", "PredMBB", "->", "replaceSuccessor", "(", "MBB", ",", "CloneMBB", ")", ";", "cloneSuccessorList", "(", "CloneMBB", ",", "MBB", ")", ";", "numClonedInstr", "+=", "MBB", "->", "size", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MBB", "->", "size", "(", ")", "<<", "", ";", ")", ";", "SHOWNEWBLK", "(", "CloneMBB", ",", "", ")", ";", "return", "CloneMBB", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "cloneBlockForPredecessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49470, "Length": 108, "Cover_Rate": 1.0} {"Template_token": ["", "int", "Cloned", "=", "", ";", "assert", "(", "PreMBB", "->", "isSuccessor", "(", "SrcMBB", ")", ")", ";", "while", "(", "SrcMBB", "&&", "SrcMBB", "!=", "DstMBB", ")", "{", "assert", "(", "SrcMBB", "->", "succ_size", "(", ")", "==", "", ")", ";", "if", "(", "SrcMBB", "->", "pred_size", "(", ")", ">", "", ")", "{", "SrcMBB", "=", "cloneBlockForPredecessor", "(", "SrcMBB", ",", "PreMBB", ")", ";", "++", "Cloned", ";", "}", "PreMBB", "=", "SrcMBB", ";", "SrcMBB", "=", "*", "SrcMBB", "->", "succ_begin", "(", ")", ";", "}"], "ground_truth": ["return", "Cloned", ";"], "File": "R600MachineCFGStructurizer", "Func": "cloneOnSideEntryTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49471, "Length": 76, "Cover_Rate": 0.8} {"Template_token": ["", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "SrcMBB", "->", "successors", "(", ")", ")", "DstMBB", "->", "addSuccessor", "(", "Succ", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "cloneSuccessorList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49473, "Length": 20, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "int", "MachineCFGStructurizer", "::", "countActiveBlock", "(", "MBBVector", "::", "const_iterator", "It", ",", "MBBVector", "::", "const_iterator", "E", ")", "const", "{", "int", "Count", "=", "", ";", "while", "(", "It", "!=", "E", ")", "{", "if", "(", "!", "isRetiredBlock", "(", "*", "It", ")", ")", "++", "Count", ";", "++", "It", ";", "}"], "ground_truth": ["return", "Count", ";"], "File": "R600MachineCFGStructurizer", "Func": "countActiveBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49474, "Length": 48, "Cover_Rate": 0.9795918367346939} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createMachineCFGStructurizerPass", "(", ")", "{", "return", "new", "MachineCFGStructurizer", "(", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "createR600MachineCFGStructurizerPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49476, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "int", "MachineCFGStructurizer", "::", "getBranchNzeroOpcode", "(", "int", "OldOpcode", ")", "{", "switch", "(", "OldOpcode", ")", "{", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "getBranchNzeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49477, "Length": 40, "Cover_Rate": 0.7017543859649122} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", "-", "", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "getBranchZeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49478, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "int", "MachineCFGStructurizer", "::", "getContinueNzeroOpcode", "(", "int", "OldOpcode", ")", "{", "switch", "(", "OldOpcode", ")", "{", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "getContinueNzeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49479, "Length": 31, "Cover_Rate": 0.7380952380952381} {"Template_token": ["", "int", "MachineCFGStructurizer", "::", "getContinueNzeroOpcode", "(", "int", "OldOpcode", ")", "{"], "ground_truth": ["switch", "(", "OldOpcode", ")", "{"], "File": "R600MachineCFGStructurizer", "Func": "getContinueNzeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49480, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", "-", "", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "getContinueZeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49481, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "if", "(", "MI", ".", "getDebugLoc", "(", ")", ")", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["return", "DL", ";"], "File": "R600MachineCFGStructurizer", "Func": "getLastDebugLocInBB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49482, "Length": 28, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", "->", "rbegin", "(", ")", ",", "E", "=", "MBB", "->", "rend", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";"], "ground_truth": ["if", "(", "MI", ")", "{"], "File": "R600MachineCFGStructurizer", "Func": "getLoopendBlockBranchInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49483, "Length": 42, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "MachineBasicBlock", "*", "MachineCFGStructurizer", "::", "getLoopLandInfo", "(", "MachineLoop", "*", "LoopRep", ")", "const", "{", "LoopLandInfoMap", "::", "const_iterator", "It", "=", "LLInfoMap", ".", "find", "(", "LoopRep", ")", ";", "if", "(", "It", "==", "LLInfoMap", ".", "end", "(", ")", ")", "return", "nullptr", ";", "return", "(", "*", "It", ")", ".", "second", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "getLoopLandInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49484, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "*", "MachineCFGStructurizer", "::", "getLoopLandInfo", "(", "MachineLoop", "*", "LoopRep", ")", "const", "{"], "ground_truth": ["LoopLandInfoMap", "::", "const_iterator", "It", "=", "LLInfoMap", ".", "find", "(", "LoopRep", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "getLoopLandInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49485, "Length": 24, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "MachineInstr", "*", "MachineCFGStructurizer", "::", "getNormalBlockBranchInstr", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", "->", "rbegin", "(", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";"], "ground_truth": ["if", "(", "MI", "&&", "(", "isCondBranch", "(", "MI", ")", "||", "isUncondBranch", "(", "MI", ")", ")", ")", "return", "MI", ";"], "File": "R600MachineCFGStructurizer", "Func": "getNormalBlockBranchInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49486, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", "->", "rbegin", "(", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "if", "(", "MI", "&&", "(", "isCondBranch", "(", "MI", ")", "||", "isUncondBranch", "(", "MI", ")", ")", ")", "return", "MI", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "getNormalBlockBranchInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49487, "Length": 42, "Cover_Rate": 0.7924528301886793} {"Template_token": ["", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", "->", "rbegin", "(", ")", ";", "if", "(", "It", "!=", "MBB", "->", "rend", "(", ")", ")", "{", "MachineInstr", "*", "instr", "=", "&", "(", "*", "It", ")", ";"], "ground_truth": ["if", "(", "instr", "->", "getOpcode", "(", ")", "==", "", ")", "return", "instr", ";"], "File": "R600MachineCFGStructurizer", "Func": "getReturnInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49488, "Length": 45, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "if", "(", "It", "==", "BlockInfoMap", ".", "end", "(", ")", ")", "return", "INVALIDSCCNUM", ";"], "ground_truth": ["return", "(", "*", "It", ")", ".", "second", "->", "SccNum", ";"], "File": "R600MachineCFGStructurizer", "Func": "getSCCNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49489, "Length": 23, "Cover_Rate": 0.48936170212765956} {"Template_token": ["", "MachineBasicBlock", "*", "MachineCFGStructurizer", "::", "getTrueBranch", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "getTrueBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49490, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "*", "MachineCFGStructurizer", "::", "getTrueBranch", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "getTrueBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49491, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "int", "MachineCFGStructurizer", "::", "handleJumpintoIf", "(", "MachineBasicBlock", "*", "HeadMBB", ",", "MachineBasicBlock", "*", "TrueMBB", ",", "MachineBasicBlock", "*", "FalseMBB", ")", "{", "int", "Num", "=", "handleJumpintoIfImp", "(", "HeadMBB", ",", "TrueMBB", ",", "FalseMBB", ")", ";", "if", "(", "Num", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ";", ")", ";", "Num", "=", "handleJumpintoIfImp", "(", "HeadMBB", ",", "FalseMBB", ",", "TrueMBB", ")", ";", "}", "return", "Num", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "handleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49492, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "LoopRep", ")", "return", "false", ";", "MachineBasicBlock", "*", "LoopHeader", "=", "LoopRep", "->", "getHeader", "(", ")", ";", "return", "MBB", "->", "isSuccessor", "(", "LoopHeader", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "hasBackEdge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49493, "Length": 27, "Cover_Rate": 0.5510204081632653} {"Template_token": ["", "LandBlk", "=", "FalseMBB", ";", "FalseMBB", "=", "nullptr", ";", "}", "else", "if", "(", "FalseMBB", "->", "succ_size", "(", ")", "==", "", "&&", "isSameloopDetachedContbreak", "(", "TrueMBB", ",", "FalseMBB", ")", ")", "{", "LandBlk", "=", "*", "FalseMBB", "->", "succ_begin", "(", ")", ";", "}", "else", "if", "(", "TrueMBB", "->", "succ_size", "(", ")", "==", "", "&&", "isSameloopDetachedContbreak", "(", "FalseMBB", ",", "TrueMBB", ")", ")", "{", "LandBlk", "=", "*", "TrueMBB", "->", "succ_begin", "(", ")", ";", "}", "else", "{", "return", "NumMatch", "+", "handleJumpintoIf", "(", "MBB", ",", "TrueMBB", ",", "FalseMBB", ")", ";", "}", "if", "(", "LandBlk", "&&", "(", "(", "TrueMBB", "&&", "TrueMBB", "->", "pred_size", "(", ")", ">", "", ")", "||", "(", "FalseMBB", "&&", "FalseMBB", "->", "pred_size", "(", ")", ">", "", ")", ")", ")", "{", "Cloned", "+=", "improveSimpleJumpintoIf", "(", "MBB", ",", "TrueMBB", ",", "FalseMBB", ",", "&", "LandBlk", ")", ";", "}", "if", "(", "TrueMBB", "&&", "TrueMBB", "->", "pred_size", "(", ")", ">", "", ")", "{", "TrueMBB", "=", "cloneBlockForPredecessor", "(", "TrueMBB", ",", "MBB", ")", ";", "++", "Cloned", ";", "}", "if", "(", "FalseMBB", "&&", "FalseMBB", "->", "pred_size", "(", ")", ">", "", ")", "{", "FalseMBB", "=", "cloneBlockForPredecessor", "(", "FalseMBB", ",", "MBB", ")", ";", "++", "Cloned", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "ifPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49494, "Length": 180, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "CmpResReg", ",", "DebugLoc", "(", ")", ")", ";", "}", "Register", "InitReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "", ",", "InitReg", ",", "DebugLoc", "(", ")", ")", ";", "if", "(", "MigrateTrue", ")", "{", "migrateInstruction", "(", "TrueMBB", ",", "LandBlk", ",", "I", ")", ";", "report_fatal_error", "(", "", ")", ";", "}", "insertInstrBefore", "(", "I", ",", "", ")", ";", "if", "(", "MigrateFalse", ")", "{", "migrateInstruction", "(", "FalseMBB", ",", "LandBlk", ",", "I", ")", ";", "report_fatal_error", "(", "", ")", ";", "}", "if", "(", "LandBlkHasOtherPred", ")", "{", "insertInstrBefore", "(", "I", ",", "", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "LandBlk", "->", "predecessors", "(", ")", ")", "if", "(", "MBB", "!=", "TrueMBB", "&&", "MBB", "!=", "FalseMBB", ")", "report_fatal_error", "(", "", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "showImproveSimpleJumpintoIf", "(", "HeadMBB", ",", "TrueMBB", ",", "FalseMBB", ",", "LandBlk", ",", "", ")", ";", ")", ";", "*", "LandMBBPtr", "=", "LandBlk", ";"], "ground_truth": ["return", "NumNewBlk", ";"], "File": "R600MachineCFGStructurizer", "Func": "improveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49495, "Length": 167, "Cover_Rate": 0.38657407407407407} {"Template_token": ["", "blk", "->", "insert", "(", "I", ",", "NewInstr", ")", ";", "MachineInstrBuilder", "(", "*", "MF", ",", "NewInstr", ")", ".", "addReg", "(", "RegNum", ",", "false", ")", ";", "SHOWNEWINSTR", "(", "NewInstr", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "insertCondBranchBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49496, "Length": 30, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "MachineInstr", "*", "OldMI", "=", "&", "(", "*", "I", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "OldMI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewMBB", "=", "MBB", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DebugLoc", "(", ")", ")", ";", "MBB", "->", "insert", "(", "I", ",", "NewMBB", ")", ";", "SHOWNEWINSTR", "(", "NewMBB", ")", ";"], "ground_truth": ["return", "NewMBB", ";"], "File": "R600MachineCFGStructurizer", "Func": "insertInstrBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49497, "Length": 61, "Cover_Rate": 0.7922077922077922} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "OldMI", "->", "getParent", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "NewMBB", "=", "MBB", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DebugLoc", "(", ")", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "insertInstrBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49498, "Length": 34, "Cover_Rate": 0.44155844155844154} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "MBB", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";", "MBB", "->", "push_back", "(", "MI", ")", ";", "SHOWNEWINSTR", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "insertInstrEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49499, "Length": 35, "Cover_Rate": 0.660377358490566} {"Template_token": ["", "if", "(", "!", "LoopLand", ")", "return", "true", ";", "if", "(", "!", "isRetiredBlock", "(", "LoopLand", ")", ")", "return", "true", ";", "LoopRep", "=", "LoopRep", "->", "getParentLoop", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "R600MachineCFGStructurizer", "Func": "isActiveLoophead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49500, "Length": 31, "Cover_Rate": 0.40789473684210525} {"Template_token": ["", "if", "(", "!", "isRetiredBlock", "(", "LoopLand", ")", ")", "return", "true", ";", "LoopRep", "=", "LoopRep", "->", "getParentLoop", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "isActiveLoophead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49501, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "MachineCFGStructurizer", "::", "isCondBranch", "(", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "R600MachineCFGStructurizer", "Func": "isCondBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49502, "Length": 22, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "bool", "MachineCFGStructurizer", "::", "isRetiredBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "MBBInfoMap", "::", "const_iterator", "It", "=", "BlockInfoMap", ".", "find", "(", "MBB", ")", ";", "if", "(", "It", "==", "BlockInfoMap", ".", "end", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "*", "It", ")", ".", "second", "->", "IsRetired", ";"], "File": "R600MachineCFGStructurizer", "Func": "isRetiredBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49503, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "bool", "MachineCFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";"], "ground_truth": ["bool", "IsReturn", "=", "MBB", "->", "succ_empty", "(", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "isReturnBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49504, "Length": 28, "Cover_Rate": 0.4375} {"Template_token": ["", "else", "if", "(", "IsReturn", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "return", "IsReturn", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "isReturnBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49505, "Length": 27, "Cover_Rate": 0.421875} {"Template_token": ["", "if", "(", "TheEntry", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Src1MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "Src2MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "isSameloopDetachedContbreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49506, "Length": 31, "Cover_Rate": 0.31313131313131315} {"Template_token": ["", "for", "(", "MachineLoop", "*", "ExaminedLoop", ":", "NestedLoops", ")", "{", "if", "(", "ExaminedLoop", "->", "getNumBlocks", "(", ")", "==", "", "||", "Visited", "[", "ExaminedLoop", "]", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "ExaminedLoop", "->", "dump", "(", ")", ";", ")", ";", "int", "NumBreak", "=", "mergeLoop", "(", "ExaminedLoop", ")", ";", "if", "(", "NumBreak", "==", "-", "", ")", "break", ";"], "ground_truth": ["Num", "+=", "NumBreak", ";"], "File": "R600MachineCFGStructurizer", "Func": "loopendPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49507, "Length": 63, "Cover_Rate": 0.49606299212598426} {"Template_token": ["", "for", "(", "auto", "&", "It", ":", "*", "MLI", ")", "for", "(", "MachineLoop", "*", "ML", ":", "depth_first", "(", "It", ")", ")", "NestedLoops", ".", "push_front", "(", "ML", ")", ";", "if", "(", "NestedLoops", ".", "empty", "(", ")", ")", "return", "", ";", "int", "Num", "=", "", ";", "for", "(", "MachineLoop", "*", "ExaminedLoop", ":", "NestedLoops", ")", "{", "if", "(", "ExaminedLoop", "->", "getNumBlocks", "(", ")", "==", "", "||", "Visited", "[", "ExaminedLoop", "]", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "ExaminedLoop", "->", "dump", "(", ")", ";", ")", ";", "int", "NumBreak", "=", "mergeLoop", "(", "ExaminedLoop", ")", ";", "if", "(", "NumBreak", "==", "-", "", ")", "break", ";", "Num", "+=", "NumBreak", ";", "}"], "ground_truth": ["return", "Num", ";"], "File": "R600MachineCFGStructurizer", "Func": "loopendPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49508, "Length": 110, "Cover_Rate": 0.8661417322834646} {"Template_token": ["", "void", "MachineCFGStructurizer", "::", "mergeIfthenelseBlock", "(", "MachineInstr", "*", "BranchMI", ",", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "*", "TrueMBB", ",", "MachineBasicBlock", "*", "FalseMBB", ",", "MachineBasicBlock", "*", "LandMBB", ")", "{", "assert", "(", "TrueMBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "if", "(", "TrueMBB", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "TrueMBB", "->", "getNumber", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "if", "(", "FalseMBB", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "FalseMBB", "->", "getNumber", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "if", "(", "!", "LandMBB", ")", "{", "dbgs", "(", ")", "<<", "", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "", "<<", "LandMBB", "->", "getNumber", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "", ";", ")", ";", "int", "OldOpcode", "=", "BranchMI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "BranchDL", "=", "BranchMI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";", "insertCondBranchBefore", "(", "I", ",", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ",", "BranchDL", ")", ";", "if", "(", "TrueMBB", ")", "{", "MBB", "->", "splice", "(", "I", ",", "TrueMBB", ",", "TrueMBB", "->", "begin", "(", ")", ",", "TrueMBB", "->", "end", "(", ")", ")", ";", "MBB", "->", "removeSuccessor", "(", "TrueMBB", ",", "true", ")", ";"], "ground_truth": ["if", "(", "LandMBB", "&&", "TrueMBB", "->", "succ_size", "(", ")", "!=", "", ")", "TrueMBB", "->", "removeSuccessor", "(", "LandMBB", ",", "true", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "mergeIfthenelseBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49509, "Length": 240, "Cover_Rate": 0.6648199445983379} {"Template_token": ["", "void", "MachineCFGStructurizer", "::", "mergeLoopbreakBlock", "(", "MachineBasicBlock", "*", "ExitingMBB", ",", "MachineBasicBlock", "*", "LandMBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ExitingMBB", "->", "getNumber", "(", ")", "<<", "", "<<", "LandMBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "ExitingMBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "DebugLoc", "DL", "=", "BranchMI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "TrueBranch", "=", "getTrueBranch", "(", "BranchMI", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";", "if", "(", "TrueBranch", "!=", "LandMBB", ")", "reversePredicateSetter", "(", "I", ",", "*", "I", "->", "getParent", "(", ")", ")", ";", "insertCondBranchBefore", "(", "ExitingMBB", ",", "I", ",", "", ",", "", ",", "DL", ")", ";", "insertInstrBefore", "(", "I", ",", "", ")", ";"], "ground_truth": ["insertInstrBefore", "(", "I", ",", "", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "mergeLoopbreakBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49510, "Length": 129, "Cover_Rate": 0.8431372549019608} {"Template_token": ["", "insertInstrBefore", "(", "DstBlk", ",", "", ",", "DebugLoc", "(", ")", ")", ";", "insertInstrEnd", "(", "DstBlk", ",", "", ",", "DebugLoc", "(", ")", ")", ";", "DstBlk", "->", "replaceSuccessor", "(", "DstBlk", ",", "LandMBB", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "mergeLooplandBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49511, "Length": 32, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "DstMBB", "->", "splice", "(", "DstMBB", "->", "end", "(", ")", ",", "SrcMBB", ",", "SrcMBB", "->", "begin", "(", ")", ",", "SrcMBB", "->", "end", "(", ")", ")", ";", "DstMBB", "->", "removeSuccessor", "(", "SrcMBB", ",", "true", ")", ";", "cloneSuccessorList", "(", "DstMBB", ",", "SrcMBB", ")", ";", "removeSuccessor", "(", "SrcMBB", ")", ";"], "ground_truth": ["MLI", "->", "removeBlock", "(", "SrcMBB", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "mergeSerialBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49512, "Length": 53, "Cover_Rate": 0.5353535353535354} {"Template_token": ["", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", ")", ";", "SpliceEnd", "=", "BranchMI", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstMBB", "->", "size", "(", ")", "<<", "", "<<", "SrcMBB", "->", "size", "(", ")", "<<", "", ";", ")", ";", "DstMBB", "->", "splice", "(", "I", ",", "SrcMBB", ",", "SrcMBB", "->", "begin", "(", ")", ",", "SpliceEnd", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DstMBB", "->", "size", "(", ")", "<<", "", "<<", "SrcMBB", "->", "size", "(", ")", "<<", "'\\n'", ";", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "migrateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49513, "Length": 89, "Cover_Rate": 0.6054421768707483} {"Template_token": ["", "unsigned", "BlkSize", "=", "MBB", "->", "size", "(", ")", ";"], "ground_truth": ["return", "(", "(", "BlkSize", ">", "BlockSizeThreshold", ")", "&&", "(", "BlkSize", "*", "(", "MBB", "->", "pred_size", "(", ")", "-", "", ")", ">", "CloneInstrThreshold", ")", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "needMigrateBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49514, "Length": 34, "Cover_Rate": 0.43037974683544306} {"Template_token": ["", "return", "(", "(", "BlkSize", ">", "BlockSizeThreshold", ")", "&&", "(", "BlkSize", "*", "(", "MBB", "->", "pred_size", "(", ")", "-", "", ")", ">", "CloneInstrThreshold", ")", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "needMigrateBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49515, "Length": 26, "Cover_Rate": 0.3291139240506329} {"Template_token": ["", "if", "(", "!", "LoopHeader", "||", "!", "LoopLatch", ")", "return", "nullptr", ";", "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "LoopLatch", ")", ";", "if", "(", "!", "BranchMI", "||", "!", "isUncondBranch", "(", "BranchMI", ")", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "DummyExitBlk", "=", "FuncRep", "->", "CreateMachineBasicBlock", "(", ")", ";"], "ground_truth": ["FuncRep", "->", "push_back", "(", "DummyExitBlk", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "normalizeInfiniteLoopExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49516, "Length": 51, "Cover_Rate": 0.38345864661654133} {"Template_token": ["", "MachineBasicBlock", "*", "LoopHeader", "=", "LoopRep", "->", "getHeader", "(", ")", ";", "MachineBasicBlock", "*", "LoopLatch", "=", "LoopRep", "->", "getLoopLatch", "(", ")", ";", "if", "(", "!", "LoopHeader", "||", "!", "LoopLatch", ")", "return", "nullptr", ";", "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "LoopLatch", ")", ";", "if", "(", "!", "BranchMI", "||", "!", "isUncondBranch", "(", "BranchMI", ")", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "DummyExitBlk", "=", "FuncRep", "->", "CreateMachineBasicBlock", "(", ")", ";", "FuncRep", "->", "push_back", "(", "DummyExitBlk", ")", ";", "SHOWNEWBLK", "(", "DummyExitBlk", ",", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", "<<", "", ";", ")", ";", "LLVMContext", "&", "Ctx", "=", "LoopHeader", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "R600MachineCFGStructurizer", "Func": "normalizeInfiniteLoopExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49517, "Length": 121, "Cover_Rate": 0.9097744360902256} {"Template_token": ["", "for", "(", "scc_iterator", "<", "MachineFunction", "*", ">", "It", "=", "scc_begin", "(", "MF", ")", ";", "!", "It", ".", "isAtEnd", "(", ")", ";", "++", "It", ",", "++", "SccNum", ")", "{", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "SccNext", "=", "*", "It", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "SccNext", ")", "{", "OrderedBlks", ".", "push_back", "(", "MBB", ")", ";", "recordSccnum", "(", "MBB", ",", "SccNum", ")", ";", "}"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "orderBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49518, "Length": 67, "Cover_Rate": 0.5447154471544715} {"Template_token": ["", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "SccNext", ")", "{", "OrderedBlks", ".", "push_back", "(", "MBB", ")", ";", "recordSccnum", "(", "MBB", ",", "SccNum", ")", ";", "}", "}", "for", "(", "auto", "*", "MBB", ":", "nodes", "(", "MF", ")", ")", "{", "SccNum", "=", "getSCCNum", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "SccNum", "==", "INVALIDSCCNUM", ")", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";"], "File": "R600MachineCFGStructurizer", "Func": "orderBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49519, "Length": 64, "Cover_Rate": 0.5203252032520326} {"Template_token": ["", "int", "NumMatch", "=", "", ";", "int", "CurMatch", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "while", "(", "(", "CurMatch", "=", "patternMatchGroup", "(", "MBB", ")", ")", ">", "", ")", "NumMatch", "+=", "CurMatch", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NumMatch", "<<", "", ";", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "patternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49520, "Length": 65, "Cover_Rate": 0.8227848101265823} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", ";", ")", ";", "while", "(", "(", "CurMatch", "=", "patternMatchGroup", "(", "MBB", ")", ")", ">", "", ")", "NumMatch", "+=", "CurMatch", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NumMatch", "<<", "", ";", ")", ";", "return", "NumMatch", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "patternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49521, "Length": 61, "Cover_Rate": 0.7721518987341772} {"Template_token": ["", "NumMatch", "+=", "serialPatternMatch", "(", "MBB", ")", ";", "NumMatch", "+=", "ifPatternMatch", "(", "MBB", ")", ";", "return", "NumMatch", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "patternMatchGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49522, "Length": 18, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "NumMatch", "+=", "loopendPatternMatch", "(", ")", ";", "NumMatch", "+=", "serialPatternMatch", "(", "MBB", ")", ";", "NumMatch", "+=", "ifPatternMatch", "(", "MBB", ")", ";", "return", "NumMatch", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "patternMatchGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49523, "Length": 24, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "MBBVector", "ExitingMBBs", ";", "LoopRep", "->", "getExitingBlocks", "(", "ExitingMBBs", ")", ";", "if", "(", "ExitingMBBs", ".", "size", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "DummyExitBlk", "=", "normalizeInfiniteLoopExit", "(", "LoopRep", ")", ";", "if", "(", "DummyExitBlk", ")", "RetBlks", ".", "push_back", "(", "DummyExitBlk", ")", ";", "}", "}", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "OrderedBlks", ")", "{", "removeUnconditionalBranch", "(", "MBB", ")", ";", "removeRedundantConditionalBranch", "(", "MBB", ")", ";", "if", "(", "isReturnBlock", "(", "MBB", ")", ")", "{"], "ground_truth": ["RetBlks", ".", "push_back", "(", "MBB", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "prepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49524, "Length": 77, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "initializeMachineCFGStructurizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "R600MachineCFGStructurizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49525, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "initializeMachineCFGStructurizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "R600MachineCFGStructurizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49526, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "void", "MachineCFGStructurizer", "::", "recordSccnum", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "SccNum", ")", "{"], "ground_truth": ["BlockInformation", "*", "&", "srcBlkInfo", "=", "BlockInfoMap", "[", "MBB", "]", ";"], "File": "R600MachineCFGStructurizer", "Func": "recordSccnum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49527, "Length": 23, "Cover_Rate": 0.5476190476190477} {"Template_token": ["", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";", "SHOWNEWBLK", "(", "MBB1", ",", "", ")", ";"], "ground_truth": ["MBB", "->", "removeSuccessor", "(", "MBB1", ",", "true", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "removeRedundantConditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49528, "Length": 44, "Cover_Rate": 0.3963963963963964} {"Template_token": ["", "void", "MachineCFGStructurizer", "::", "removeRedundantConditionalBranch", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "if", "(", "MBB", "->", "succ_size", "(", ")", "!=", "", ")", "return", ";", "MachineBasicBlock", "*", "MBB1", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "MBB2", "=", "*", "std", "::", "next", "(", "MBB", "->", "succ_begin", "(", ")", ")", ";", "if", "(", "MBB1", "!=", "MBB2", ")", "return", ";", "MachineInstr", "*", "BranchMI", "=", "getNormalBlockBranchInstr", "(", "MBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "removeRedundantConditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49529, "Length": 88, "Cover_Rate": 0.7927927927927928} {"Template_token": ["", "void", "MachineCFGStructurizer", "::", "removeSuccessor", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "while", "(", "MBB", "->", "succ_size", "(", ")", ")", "MBB", "->", "removeSuccessor", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "removeSuccessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49530, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "while", "(", "MBB", "->", "succ_size", "(", ")", ")", "MBB", "->", "removeSuccessor", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "removeSuccessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49531, "Length": 21, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "while", "(", "(", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "MBB", ")", ")", "&&", "isUncondBranch", "(", "BranchMI", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BranchMI", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "removeUnconditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49532, "Length": 29, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "if", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", "&&", "getTrueBranch", "(", "BranchMI", ")", "==", "OldMBB", ")", "setTrueBranch", "(", "BranchMI", ",", "NewBlk", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "replaceInstrUseOfBlockWith", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49534, "Length": 24, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "if", "(", "!", "SrcBlkInfo", ")", "SrcBlkInfo", "=", "new", "BlockInformation", "(", ")", ";", "SrcBlkInfo", "->", "IsRetired", "=", "true", ";", "assert", "(", "MBB", "->", "succ_empty", "(", ")", "&&", "MBB", "->", "pred_empty", "(", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "retireBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49535, "Length": 36, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "void", "MachineCFGStructurizer", "::", "reversePredicateSetter", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "&", "MBB", ")", "{", "assert", "(", "I", ".", "isValid", "(", ")", "&&", "", ")", ";", "for", "(", ";", ";", "--", "I", ")", "{", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "switch", "(", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "{", "case", "", ":", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", ";", "case", "", ":", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", ";", "case", "", ":", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "return", ";"], "ground_truth": ["case", "", ":"], "File": "R600MachineCFGStructurizer", "Func": "reversePredicateSetter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49536, "Length": 125, "Cover_Rate": 0.7440476190476191} {"Template_token": ["", "while", "(", "It", "!=", "E", ")", "{", "MBB", "=", "*", "It", ";", "if", "(", "!", "SccBeginMBB", ")", "{", "SccBeginIter", "=", "It", ";", "SccBeginMBB", "=", "MBB", ";", "SccNumIter", "=", "", ";", "SccNumBlk", "=", "NumRemainedBlk", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "SccBeginMBB", ")", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "if", "(", "!", "isRetiredBlock", "(", "MBB", ")", ")", "patternMatch", "(", "MBB", ")", ";", "++", "It", ";", "bool", "ContNextScc", "=", "true", ";", "if", "(", "It", "==", "E", "||", "getSCCNum", "(", "SccBeginMBB", ")", "!=", "getSCCNum", "(", "*", "It", ")", ")", "{", "++", "SccNumIter", ";", "int", "sccRemainedNumBlk", "=", "countActiveBlock", "(", "SccBeginIter", ",", "It", ")", ";", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", ">=", "SccNumBlk", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "ContNextScc", "=", "true", ";", "}", "else", "if", "(", "sccRemainedNumBlk", "!=", "", "&&", "sccRemainedNumBlk", "<", "SccNumBlk", ")", "{", "SccNumBlk", "=", "sccRemainedNumBlk", ";", "It", "=", "SccBeginIter", ";", "ContNextScc", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "getSCCNum", "(", "MBB", ")", "<<", "", "<<", "SccNumIter", "<<", "'\\n'", ";", ")", ";", "}", "else", "{", "ContNextScc", "=", "true", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49537, "Length": 202, "Cover_Rate": 0.33499170812603646} {"Template_token": ["", "MachineBasicBlock", "*", "childBlk", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "if", "(", "childBlk", "->", "pred_size", "(", ")", "!=", "", "||", "isActiveLoophead", "(", "childBlk", ")", ")", "return", "", ";"], "ground_truth": ["mergeSerialBlock", "(", "MBB", ",", "childBlk", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "serialPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49538, "Length": 36, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "insertInstrEnd", "(", "ContingMBB", ",", "", ",", "DL", ")", ";", "insertInstrEnd", "(", "ContingMBB", ",", "", ",", "DL", ")", ";", "}", "else", "{", "int", "BranchOpcode", "=", "TrueBranch", "==", "ContMBB", "?", "getContinueNzeroOpcode", "(", "OldOpcode", ")", ":", "getContinueZeroOpcode", "(", "OldOpcode", ")", ";", "insertCondBranchBefore", "(", "I", ",", "BranchOpcode", ",", "DL", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{"], "ground_truth": ["insertInstrEnd", "(", "ContingMBB", ",", "", ",", "getLastDebugLocInBB", "(", "ContingMBB", ")", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "settleLoopcontBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49539, "Length": 69, "Cover_Rate": 0.3108108108108108} {"Template_token": ["", "if", "(", "!", "UseContinueLogical", ")", "{", "int", "BranchOpcode", "=", "TrueBranch", "==", "ContMBB", "?", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ":", "getBranchZeroOpcode", "(", "OldOpcode", ")", ";", "insertCondBranchBefore", "(", "I", ",", "BranchOpcode", ",", "DL", ")", ";", "insertInstrEnd", "(", "ContingMBB", ",", "", ",", "DL", ")", ";", "insertInstrEnd", "(", "ContingMBB", ",", "", ",", "DL", ")", ";", "}", "else", "{", "int", "BranchOpcode", "=", "TrueBranch", "==", "ContMBB", "?", "getContinueNzeroOpcode", "(", "OldOpcode", ")", ":", "getContinueZeroOpcode", "(", "OldOpcode", ")", ";", "insertCondBranchBefore", "(", "I", ",", "BranchOpcode", ",", "DL", ")", ";", "}"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "settleLoopcontBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49540, "Length": 86, "Cover_Rate": 0.38738738738738737} {"Template_token": ["", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "setTrueBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49542, "Length": 13, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "}", "}", "if", "(", "FalseMBB", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "FalseMBB", "->", "getNumber", "(", ")", "<<", "", "<<", "FalseMBB", "->", "size", "(", ")", "<<", "", "<<", "FalseMBB", "->", "pred_size", "(", ")", ";", "if", "(", "Detail", ")", "{", "dbgs", "(", ")", "<<", "", ";", "FalseMBB", "->", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "", ";", "}", "}", "if", "(", "LandMBB", ")", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "", "<<", "LandMBB", "->", "getNumber", "(", ")", "<<", "", "<<", "LandMBB", "->", "size", "(", ")", "<<", "", "<<", "LandMBB", "->", "pred_size", "(", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "showImproveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49543, "Length": 102, "Cover_Rate": 0.3893129770992366} {"Template_token": ["", "assert", "(", "DstMBB", ")", ";", "if", "(", "SrcMBB", "==", "DstMBB", ")", "return", "SinglePath_InPath", ";", "while", "(", "SrcMBB", "&&", "SrcMBB", "->", "succ_size", "(", ")", "==", "", ")", "{", "SrcMBB", "=", "*", "SrcMBB", "->", "succ_begin", "(", ")", ";", "if", "(", "SrcMBB", "==", "DstMBB", ")", "return", "SinglePath_InPath", ";", "if", "(", "!", "AllowSideEntry", "&&", "SrcMBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "Not_SinglePath", ";", "}", "if", "(", "SrcMBB", "&&", "SrcMBB", "->", "succ_size", "(", ")", "==", "", ")", "return", "SinglePath_NotInPath", ";", "return", "Not_SinglePath", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "singlePathTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49544, "Length": 81, "Cover_Rate": 0.801980198019802} {"Template_token": ["", "MachineCFGStructurizer", "::", "PathToKind", "MachineCFGStructurizer", "::", "singlePathTo", "(", "MachineBasicBlock", "*", "SrcMBB", ",", "MachineBasicBlock", "*", "DstMBB", ",", "bool", "AllowSideEntry", ")", "const", "{", "assert", "(", "DstMBB", ")", ";", "if", "(", "SrcMBB", "==", "DstMBB", ")", "return", "SinglePath_InPath", ";", "while", "(", "SrcMBB", "&&", "SrcMBB", "->", "succ_size", "(", ")", "==", "", ")", "{", "SrcMBB", "=", "*", "SrcMBB", "->", "succ_begin", "(", ")", ";", "if", "(", "SrcMBB", "==", "DstMBB", ")", "return", "SinglePath_InPath", ";", "if", "(", "!", "AllowSideEntry", "&&", "SrcMBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "Not_SinglePath", ";", "}", "if", "(", "SrcMBB", "&&", "SrcMBB", "->", "succ_size", "(", ")", "==", "", ")", "return", "SinglePath_NotInPath", ";"], "ground_truth": ["return", "Not_SinglePath", ";"], "File": "R600MachineCFGStructurizer", "Func": "singlePathTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49545, "Length": 100, "Cover_Rate": 0.9900990099009901} {"Template_token": ["", "while", "(", "It", "!=", "E", ")", "{", "if", "(", "Pre", "->", "getOpcode", "(", ")", "==", "", "&&", "It", "->", "getOpcode", "(", ")", "==", "", ")", "ContInstr", ".", "push_back", "(", "&", "*", "Pre", ")", ";", "Pre", "=", "It", ";", "++", "It", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "ContInstr", ".", "size", "(", ")", ";", "++", "i", ")", "ContInstr", "[", "i", "]", "->", "eraseFromParent", "(", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "wrapup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49546, "Length": 69, "Cover_Rate": 0.44805194805194803} {"Template_token": ["", "MachineFunctionInfo", "::", "MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunction", "(", "MF", ")", "{"], "ground_truth": ["}"], "File": "R600MachineFunctionInfo4", "Func": "R600MachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49547, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "MachineFunctionInfo", "::", "MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunction", "(", "MF", ")", "{"], "ground_truth": ["}"], "File": "R600MachineFunctionInfo4", "Func": "R600MachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49548, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "static", "const", "AluKind", "IndexToID", "[", "]", "=", "{", "AluT_X", ",", "AluT_Y", ",", "AluT_Z", ",", "AluT_W", "}", ";", "SUnit", "*", "SlotedSU", "=", "PopInst", "(", "AvailableAlus", "[", "IndexToID", "[", "Slot", "]", "]", ",", "AnyAlu", ")", ";", "if", "(", "SlotedSU", ")", "return", "SlotedSU", ";"], "ground_truth": ["SUnit", "*", "UnslotedSU", "=", "PopInst", "(", "AvailableAlus", "[", "AluAny", "]", ",", "AnyAlu", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "AttemptFillSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49549, "Length": 55, "Cover_Rate": 0.632183908045977} {"Template_token": ["", "unsigned", "SchedStrategy", "::", "AvailablesAluCount", "(", ")", "const", "{", "return", "AvailableAlus", "[", "AluAny", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_XYZW", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_X", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_Y", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_Z", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_W", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluTrans", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluDiscarded", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluPredX", "]", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler (2)", "Func": "AvailablesAluCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49550, "Length": 91, "Cover_Rate": 1.0} {"Template_token": ["", "int", "SchedStrategy", "::", "getInstKind", "(", "SUnit", "*", "SU", ")", "{", "int", "Opcode", "=", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "TII", "->", "usesTextureCache", "(", "Opcode", ")", "||", "TII", "->", "usesVertexCache", "(", "Opcode", ")", ")", "return", "IDFetch", ";", "if", "(", "TII", "->", "isALUInstr", "(", "Opcode", ")", ")", "{"], "ground_truth": ["return", "IDAlu", ";"], "File": "R600MachineScheduler (2)", "Func": "getInstKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49551, "Length": 55, "Cover_Rate": 0.5188679245283019} {"Template_token": ["", "assert", "(", "GPRCount", "&&", "", ")", ";"], "ground_truth": ["return", "", "/", "GPRCount", ";"], "File": "R600MachineScheduler (2)", "Func": "getWFCountLimitedByGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49552, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "static", "unsigned", "getWFCountLimitedByGPR", "(", "unsigned", "GPRCount", ")", "{", "assert", "(", "GPRCount", "&&", "", ")", ";"], "ground_truth": ["return", "", "/", "GPRCount", ";"], "File": "R600MachineScheduler (2)", "Func": "getWFCountLimitedByGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49553, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "DEBUG", "(", "if", "(", "SU", ")", "{", "dbgs", "(", ")", "<<", "", ";", "SU", "->", "dump", "(", "DAG", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler (2)", "Func": "if", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49554, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["SU", "->", "dump", "(", "DAG", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "if", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49555, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "static", "bool", "isPhysicalRegCopy", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "isPhysicalRegCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49556, "Length": 40, "Cover_Rate": 0.9302325581395349} {"Template_token": ["", "AluKind", "AK", "=", "getAluKind", "(", "QSrc", "[", "i", "]", ")", ";"], "ground_truth": ["AvailableAlus", "[", "AK", "]", ".", "push_back", "(", "QSrc", "[", "i", "]", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "LoadAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49558, "Length": 24, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "while", "(", "AvailablesAluCount", "(", ")", "||", "!", "Pending", "[", "IDAlu", "]", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "OccupedSlotsMask", ")", "{", "if", "(", "!", "AvailableAlus", "[", "AluPredX", "]", ".", "empty", "(", ")", ")", "{", "OccupedSlotsMask", "|=", "", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluPredX", "]", ",", "false", ")", ";", "}", "if", "(", "!", "AvailableAlus", "[", "AluDiscarded", "]", ".", "empty", "(", ")", ")", "{", "OccupedSlotsMask", "|=", "", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluDiscarded", "]", ",", "false", ")", ";", "}", "if", "(", "!", "AvailableAlus", "[", "AluT_XYZW", "]", ".", "empty", "(", ")", ")", "{", "OccupedSlotsMask", "|=", "", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluT_XYZW", "]", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "R600MachineScheduler (2)", "Func": "pickAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49560, "Length": 111, "Cover_Rate": 0.4095940959409594} {"Template_token": ["", "if", "(", "NeededWF", ">", "getWFCountLimitedByGPR", "(", "NearRegisterRequirement", ")", ")", "AllowSwitchFromAlu", "=", "true", ";", "}", "}", "if", "(", "!", "SU", "&&", "(", "(", "AllowSwitchToAlu", "&&", "CurInstKind", "!=", "IDAlu", ")", "||", "(", "!", "AllowSwitchFromAlu", "&&", "CurInstKind", "==", "IDAlu", ")", ")", ")", "{", "SU", "=", "pickAlu", "(", ")", ";", "if", "(", "!", "SU", "&&", "!", "PhysicalRegCopy", ".", "empty", "(", ")", ")", "{", "SU", "=", "PhysicalRegCopy", ".", "front", "(", ")", ";", "PhysicalRegCopy", ".", "erase", "(", "PhysicalRegCopy", ".", "begin", "(", ")", ")", ";", "}", "if", "(", "SU", ")", "{", "if", "(", "CurEmitted", ">=", "InstKindLimit", "[", "IDAlu", "]", ")", "CurEmitted", "=", "", ";", "NextInstKind", "=", "IDAlu", ";", "}", "}", "if", "(", "!", "SU", ")", "{", "SU", "=", "pickOther", "(", "IDFetch", ")", ";", "if", "(", "SU", ")", "NextInstKind", "=", "IDFetch", ";", "}", "if", "(", "!", "SU", ")", "{", "SU", "=", "pickOther", "(", "IDOther", ")", ";", "if", "(", "SU", ")", "NextInstKind", "=", "IDOther", ";", "}", "DEBUG", "(", "if", "(", "SU", ")", "{", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["SU", "->", "dump", "(", "DAG", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "pickNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49561, "Length": 167, "Cover_Rate": 0.4143920595533499} {"Template_token": ["", "if", "(", "!", "AQ", ".", "empty", "(", ")", ")", "{", "SU", "=", "AQ", ".", "back", "(", ")", ";"], "ground_truth": ["AQ", ".", "resize", "(", "AQ", ".", "size", "(", ")", "-", "", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "pickOther", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49562, "Length": 31, "Cover_Rate": 0.3563218390804598} {"Template_token": ["", "SUnit", "*", "SchedStrategy", "::", "pickOther", "(", "int", "QID", ")", "{", "SUnit", "*", "SU", "=", "nullptr", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "&", "AQ", "=", "Available", "[", "QID", "]", ";", "if", "(", "AQ", ".", "empty", "(", ")", ")", "{", "MoveUnits", "(", "Pending", "[", "QID", "]", ",", "AQ", ")", ";", "}", "if", "(", "!", "AQ", ".", "empty", "(", ")", ")", "{", "SU", "=", "AQ", ".", "back", "(", ")", ";", "AQ", ".", "resize", "(", "AQ", ".", "size", "(", ")", "-", "", ")", ";", "}"], "ground_truth": ["return", "SU", ";"], "File": "R600MachineScheduler (2)", "Func": "pickOther", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49563, "Length": 86, "Cover_Rate": 0.9885057471264368} {"Template_token": ["", "InstructionsGroupCandidate", ".", "push_back", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "if", "(", "TII", "->", "fitsConstReadLimitations", "(", "InstructionsGroupCandidate", ")", "&&", "(", "!", "AnyALU", "||", "!", "TII", "->", "isVectorOnly", "(", "SU", "->", "getInstr", "(", ")", ")", ")", ")", "{", "InstructionsGroupCandidate", ".", "pop_back", "(", ")", ";", "Q", ".", "erase", "(", "(", "It", "+", "", ")", ".", "base", "(", ")", ")", ";", "return", "SU", ";", "}", "else", "{"], "ground_truth": ["InstructionsGroupCandidate", ".", "pop_back", "(", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "PopInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49564, "Length": 71, "Cover_Rate": 0.47333333333333333} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "assert", "(", "OccupedSlotsMask", "&&", "", ")", ";", "OccupedSlotsMask", "=", "", ";", "InstructionsGroupCandidate", ".", "clear", "(", ")", ";", "LoadAlu", "(", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler (2)", "Func": "PrepareNextSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49565, "Length": 31, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "return", "RC", "->", "contains", "(", "Reg", ")", ";", "}", "else", "{", "return", "MRI", "->", "getRegClass", "(", "Reg", ")", "==", "RC", ";", "}"], "ground_truth": ["}"], "File": "R600MachineScheduler (2)", "Func": "regBelongsToClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49567, "Length": 34, "Cover_Rate": 0.6938775510204082} {"Template_token": ["", "void", "SchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "releaseBottomNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49568, "Length": 27, "Cover_Rate": 0.3176470588235294} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "if", "(", "isPhysicalRegCopy", "(", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "PhysicalRegCopy", ".", "push_back", "(", "SU", ")", ";"], "ground_truth": ["return", ";"], "File": "R600MachineScheduler (2)", "Func": "releaseBottomNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49569, "Length": 38, "Cover_Rate": 0.4470588235294118} {"Template_token": ["", "void", "SchedStrategy", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "releaseTopNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49570, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "void", "SchedStrategy", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler (2)", "Func": "releaseTopNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49571, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "CurEmitted", "+=", "", ";", "break", ";", "case", "AluDiscarded", ":", "break", ";", "default", ":", "{", "++", "CurEmitted", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_begin", "(", ")", ",", "E", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "++", "CurEmitted", ";", "}"], "ground_truth": ["}"], "File": "R600MachineScheduler (2)", "Func": "schedNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49572, "Length": 82, "Cover_Rate": 0.41414141414141414} {"Template_token": ["", "void", "SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "NextInstKind", "!=", "CurInstKind", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "NextInstKind", "!=", "IDAlu", ")", "OccupedSlotsMask", "|=", "", ";", "CurEmitted", "=", "", ";", "CurInstKind", "=", "NextInstKind", ";", "}", "if", "(", "CurInstKind", "==", "IDAlu", ")", "{", "AluInstCount", "++", ";", "switch", "(", "getAluKind", "(", "SU", ")", ")", "{", "case", "AluT_XYZW", ":", "CurEmitted", "+=", "", ";", "break", ";", "case", "AluDiscarded", ":", "break", ";", "default", ":", "{", "++", "CurEmitted", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_begin", "(", ")", ",", "E", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "++", "CurEmitted", ";"], "File": "R600MachineScheduler (2)", "Func": "schedNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49573, "Length": 149, "Cover_Rate": 0.7525252525252525} {"Template_token": ["", "virtual", "~", "SchedStrategy", "(", ")", "{"], "ground_truth": ["}"], "File": "R600MachineScheduler (2)", "Func": "~R600SchedStrategy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49574, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "~", "SchedStrategy", "(", ")", "{"], "ground_truth": ["}"], "File": "R600MachineScheduler (2)", "Func": "~R600SchedStrategy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49575, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "Register", "DestReg", "=", "MI", "->", "getOperand", "(", "DstIndex", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "MI", "->", "operands_begin", "(", ")", ",", "E", "=", "MI", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "DestReg", ")", "return", ";", "}", "switch", "(", "Slot", ")", "{", "case", "", ":", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "break", ";", "case", "", ":", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "break", ";", "case", "", ":", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";"], "File": "R600MachineScheduler10", "Func": "AssignSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49576, "Length": 139, "Cover_Rate": 0.7128205128205128} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "{", "return", "AluDiscarded", ";", "}", "break", ";", "default", ":", "break", ";", "}", "if", "(", "TII", "->", "isVector", "(", "*", "MI", ")", "||", "TII", "->", "isCubeOp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "TII", "->", "isReductionOp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "AluT_XYZW", ";", "}", "if", "(", "TII", "->", "isLDnstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "AluT_X", ";", "}", "unsigned", "DestSubReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";", "switch", "(", "DestSubReg", ")", "{", "case", "", ":", "return", "AluT_X", ";", "case", "", ":"], "ground_truth": ["return", "AluT_Y", ";"], "File": "R600MachineScheduler10", "Func": "getAluKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49577, "Length": 119, "Cover_Rate": 0.3469387755102041} {"Template_token": ["", "return", "IDAlu", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "IDAlu", ";", "default", ":", "return", "IDOther", ";", "}"], "ground_truth": ["}"], "File": "R600MachineScheduler10", "Func": "getInstKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49578, "Length": 40, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "LLVM_DEBUG", "(", "if", "(", "SU", ")", "{", "dbgs", "(", ")", "<<", "", ";", "DAG", "->", "dumpNode", "(", "*", "SU", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler10", "Func": "if", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49579, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "void", "SchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "assert", "(", "dag", "->", "hasVRegLiveness", "(", ")", "&&", "", ")", ";", "DAG", "=", "static_cast", "<", "ScheduleDAGMILive", "*", ">", "(", "dag", ")", ";", "const", "Subtarget", "&", "ST", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "DAG", "->", "TII", ")", ";", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "DAG", "->", "TRI", ")", ";", "VLIW5", "=", "!", "ST", ".", "hasCaymanISA", "(", ")", ";", "MRI", "=", "&", "DAG", "->", "MRI", ";", "CurInstKind", "=", "IDOther", ";", "CurEmitted", "=", "", ";", "OccupiedSlotsMask", "=", "", ";", "InstKindLimit", "[", "IDAlu", "]", "=", "TII", "->", "getMaxAlusPerClause", "(", ")", ";", "InstKindLimit", "[", "IDOther", "]", "=", "", ";"], "ground_truth": ["InstKindLimit", "[", "IDFetch", "]", "=", "ST", ".", "getTexVTXClauseSize", "(", ")", ";"], "File": "R600MachineScheduler10", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49580, "Length": 133, "Cover_Rate": 0.9366197183098591} {"Template_token": ["", "static", "bool", "isPhysicalRegCopy", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";"], "File": "R600MachineScheduler10", "Func": "isPhysicalRegCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49581, "Length": 22, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "static", "bool", "isPhysicalRegCopy", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "return", "!", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler10", "Func": "isPhysicalRegCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49582, "Length": 40, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "while", "(", "AvailablesAluCount", "(", ")", "||", "!", "Pending", "[", "IDAlu", "]", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "OccupiedSlotsMask", ")", "{", "if", "(", "!", "AvailableAlus", "[", "AluPredX", "]", ".", "empty", "(", ")", ")", "{", "OccupiedSlotsMask", "|=", "", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluPredX", "]", ",", "false", ")", ";", "}", "if", "(", "!", "AvailableAlus", "[", "AluDiscarded", "]", ".", "empty", "(", ")", ")", "{", "OccupiedSlotsMask", "|=", "", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluDiscarded", "]", ",", "false", ")", ";", "}", "if", "(", "!", "AvailableAlus", "[", "AluT_XYZW", "]", ".", "empty", "(", ")", ")", "{", "OccupiedSlotsMask", "|=", "", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluT_XYZW", "]", ",", "false", ")", ";", "}", "}", "bool", "TransSlotOccupied", "=", "OccupiedSlotsMask", "&", "", ";", "if", "(", "!", "TransSlotOccupied", "&&", "VLIW5", ")", "{", "if", "(", "!", "AvailableAlus", "[", "AluTrans", "]", ".", "empty", "(", ")", ")", "{", "OccupiedSlotsMask", "|=", "", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluTrans", "]", ",", "false", ")", ";", "}", "SUnit", "*", "SU", "=", "AttemptFillSlot", "(", "", ",", "true", ")", ";", "if", "(", "SU", ")", "{", "OccupiedSlotsMask", "|=", "", ";", "return", "SU", ";", "}", "}", "for", "(", "int", "Chan", "=", "", ";", "Chan", ">", "-", "", ";", "--", "Chan", ")", "{", "bool", "isOccupied", "=", "OccupiedSlotsMask", "&", "(", "", "<<", "Chan", ")", ";", "if", "(", "!", "isOccupied", ")", "{"], "ground_truth": ["SUnit", "*", "SU", "=", "AttemptFillSlot", "(", "Chan", ",", "false", ")", ";"], "File": "R600MachineScheduler10", "Func": "pickAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49584, "Length": 224, "Cover_Rate": 0.8265682656826568} {"Template_token": ["", "float", "ALUFetchRationEstimate", "=", "(", "AluInstCount", "+", "AvailablesAluCount", "(", ")", "+", "Pending", "[", "IDAlu", "]", ".", "size", "(", ")", ")", "/", "(", "FetchInstCount", "+", "Available", "[", "IDFetch", "]", ".", "size", "(", ")", ")", ";", "if", "(", "ALUFetchRationEstimate", "==", "", ")", "{", "AllowSwitchFromAlu", "=", "true", ";", "}", "else", "{", "unsigned", "NeededWF", "=", "", "/", "ALUFetchRationEstimate", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "NeededWF", "<<", "", ")", ";", "unsigned", "NearRegisterRequirement", "=", "", "*", "Available", "[", "IDFetch", "]", ".", "size", "(", ")", ";", "if", "(", "NeededWF", ">", "getWFCountLimitedByGPR", "(", "NearRegisterRequirement", ")", ")", "AllowSwitchFromAlu", "=", "true", ";", "}", "}", "if", "(", "!", "SU", "&&", "(", "(", "AllowSwitchToAlu", "&&", "CurInstKind", "!=", "IDAlu", ")", "||", "(", "!", "AllowSwitchFromAlu", "&&", "CurInstKind", "==", "IDAlu", ")", ")", ")", "{", "SU", "=", "pickAlu", "(", ")", ";", "if", "(", "!", "SU", "&&", "!", "PhysicalRegCopy", ".", "empty", "(", ")", ")", "{", "SU", "=", "PhysicalRegCopy", ".", "front", "(", ")", ";", "PhysicalRegCopy", ".", "erase", "(", "PhysicalRegCopy", ".", "begin", "(", ")", ")", ";", "}", "if", "(", "SU", ")", "{", "if", "(", "CurEmitted", ">=", "InstKindLimit", "[", "IDAlu", "]", ")", "CurEmitted", "=", "", ";", "NextInstKind", "=", "IDAlu", ";", "}", "}"], "ground_truth": ["if", "(", "!", "SU", ")", "{"], "File": "R600MachineScheduler10", "Func": "pickNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49585, "Length": 188, "Cover_Rate": 0.49343832020997375} {"Template_token": ["", "AllowSwitchFromAlu", "=", "true", ";", "}", "else", "{", "unsigned", "NeededWF", "=", "", "/", "ALUFetchRationEstimate", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "NeededWF", "<<", "", ")", ";", "unsigned", "NearRegisterRequirement", "=", "", "*", "Available", "[", "IDFetch", "]", ".", "size", "(", ")", ";", "if", "(", "NeededWF", ">", "getWFCountLimitedByGPR", "(", "NearRegisterRequirement", ")", ")", "AllowSwitchFromAlu", "=", "true", ";", "}", "}", "if", "(", "!", "SU", "&&", "(", "(", "AllowSwitchToAlu", "&&", "CurInstKind", "!=", "IDAlu", ")", "||", "(", "!", "AllowSwitchFromAlu", "&&", "CurInstKind", "==", "IDAlu", ")", ")", ")", "{", "SU", "=", "pickAlu", "(", ")", ";", "if", "(", "!", "SU", "&&", "!", "PhysicalRegCopy", ".", "empty", "(", ")", ")", "{", "SU", "=", "PhysicalRegCopy", ".", "front", "(", ")", ";", "PhysicalRegCopy", ".", "erase", "(", "PhysicalRegCopy", ".", "begin", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler10", "Func": "pickNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49586, "Length": 118, "Cover_Rate": 0.30971128608923887} {"Template_token": ["", "SUnit", "*", "SchedStrategy", "::", "pickOther", "(", "int", "QID", ")", "{", "SUnit", "*", "SU", "=", "nullptr", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "&", "AQ", "=", "Available", "[", "QID", "]", ";", "if", "(", "AQ", ".", "empty", "(", ")", ")", "{", "MoveUnits", "(", "Pending", "[", "QID", "]", ",", "AQ", ")", ";", "}", "if", "(", "!", "AQ", ".", "empty", "(", ")", ")", "{", "SU", "=", "AQ", ".", "back", "(", ")", ";", "AQ", ".", "pop_back", "(", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler10", "Func": "pickOther", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49587, "Length": 76, "Cover_Rate": 0.95} {"Template_token": ["", "SUnit", "*", "SU", "=", "nullptr", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "&", "AQ", "=", "Available", "[", "QID", "]", ";", "if", "(", "AQ", ".", "empty", "(", ")", ")", "{", "MoveUnits", "(", "Pending", "[", "QID", "]", ",", "AQ", ")", ";", "}", "if", "(", "!", "AQ", ".", "empty", "(", ")", ")", "{", "SU", "=", "AQ", ".", "back", "(", ")", ";"], "ground_truth": ["AQ", ".", "pop_back", "(", ")", ";"], "File": "R600MachineScheduler10", "Func": "pickOther", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49588, "Length": 65, "Cover_Rate": 0.8125} {"Template_token": ["", "It", "!=", "E", ";", "++", "It", ")", "{", "SUnit", "*", "SU", "=", "*", "It", ";", "InstructionsGroupCandidate", ".", "push_back", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "if", "(", "TII", "->", "fitsConstReadLimitations", "(", "InstructionsGroupCandidate", ")", "&&", "(", "!", "AnyALU", "||", "!", "TII", "->", "isVectorOnly", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ")", ")", "{", "InstructionsGroupCandidate", ".", "pop_back", "(", ")", ";", "Q", ".", "erase", "(", "(", "It", "+", "", ")", ".", "base", "(", ")", ")", ";", "return", "SU", ";"], "ground_truth": ["}", "else", "{"], "File": "R600MachineScheduler10", "Func": "PopInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49589, "Length": 81, "Cover_Rate": 0.5364238410596026} {"Template_token": ["", "assert", "(", "OccupiedSlotsMask", "&&", "", ")", ";", "OccupiedSlotsMask", "=", "", ";"], "ground_truth": ["InstructionsGroupCandidate", ".", "clear", "(", ")", ";"], "File": "R600MachineScheduler10", "Func": "PrepareNextSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49590, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "bool", "SchedStrategy", "::", "regBelongsToClass", "(", "Register", "Reg", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "{", "return", "RC", "->", "contains", "(", "Reg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "R600MachineScheduler10", "Func": "regBelongsToClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49591, "Length": 36, "Cover_Rate": 0.75} {"Template_token": ["", "int", "IK", "=", "getInstKind", "(", "SU", ")", ";", "if", "(", "IK", "==", "IDOther", ")", "Available", "[", "IDOther", "]", ".", "push_back", "(", "SU", ")", ";"], "ground_truth": ["else", "Pending", "[", "IK", "]", ".", "push_back", "(", "SU", ")", ";"], "File": "R600MachineScheduler10", "Func": "releaseBottomNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49592, "Length": 35, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "if", "(", "IK", "==", "IDOther", ")", "Available", "[", "IDOther", "]", ".", "push_back", "(", "SU", ")", ";"], "ground_truth": ["else", "Pending", "[", "IK", "]", ".", "push_back", "(", "SU", ")", ";"], "File": "R600MachineScheduler10", "Func": "releaseBottomNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49593, "Length": 27, "Cover_Rate": 0.3176470588235294} {"Template_token": ["", "case", "AluDiscarded", ":", "break", ";", "default", ":", "{", "++", "CurEmitted", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_begin", "(", ")", ",", "E", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "++", "CurEmitted", ";", "}", "}", "}", "}", "else", "{", "++", "CurEmitted", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CurEmitted", "<<", "", ")", ";", "if", "(", "CurInstKind", "!=", "IDFetch", ")", "{", "MoveUnits", "(", "Pending", "[", "IDFetch", "]", ",", "Available", "[", "IDFetch", "]", ")", ";", "}", "else", "FetchInstCount", "++", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler10", "Func": "schedNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49596, "Length": 121, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "switch", "(", "getAluKind", "(", "SU", ")", ")", "{", "case", "AluT_XYZW", ":", "CurEmitted", "+=", "", ";", "break", ";", "case", "AluDiscarded", ":", "break", ";", "default", ":", "{", "++", "CurEmitted", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_begin", "(", ")", ",", "E", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "++", "CurEmitted", ";", "}", "}", "}", "}", "else", "{", "++", "CurEmitted", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CurEmitted", "<<", "", ")", ";"], "File": "R600MachineScheduler10", "Func": "schedNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49597, "Length": 112, "Cover_Rate": 0.5656565656565656} {"Template_token": ["", "if", "(", "TII", "->", "isVector", "(", "*", "MI", ")", "||", "TII", "->", "isCubeOp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "TII", "->", "isReductionOp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "AluT_XYZW", ";", "}", "if", "(", "TII", "->", "isLDnstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "AluT_X", ";", "}", "unsigned", "DestSubReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";", "switch", "(", "DestSubReg", ")", "{", "case", "", ":", "return", "AluT_X", ";", "case", "", ":", "return", "AluT_Y", ";", "case", "", ":", "return", "AluT_Z", ";", "case", "", ":", "return", "AluT_W", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler11", "Func": "getAluKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49598, "Length": 111, "Cover_Rate": 0.3255131964809384} {"Template_token": ["", "LLVM_DEBUG", "(", "if", "(", "SU", ")", "{", "dbgs", "(", ")", "<<", "", ";", "SU", "->", "dump", "(", "DAG", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler11", "Func": "if", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49599, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["SU", "->", "dump", "(", "DAG", ")", ";"], "File": "R600MachineScheduler11", "Func": "if", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49600, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "void", "SchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "assert", "(", "dag", "->", "hasVRegLiveness", "(", ")", "&&", "", ")", ";", "DAG", "=", "static_cast", "<", "ScheduleDAGMILive", "*", ">", "(", "dag", ")", ";", "const", "Subtarget", "&", "ST", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "DAG", "->", "TII", ")", ";", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "DAG", "->", "TRI", ")", ";", "VLIW5", "=", "!", "ST", ".", "hasCaymanISA", "(", ")", ";", "MRI", "=", "&", "DAG", "->", "MRI", ";", "CurInstKind", "=", "IDOther", ";", "CurEmitted", "=", "", ";", "OccupedSlotsMask", "=", "", ";"], "ground_truth": ["InstKindLimit", "[", "IDAlu", "]", "=", "TII", "->", "getMaxAlusPerClause", "(", ")", ";"], "File": "R600MachineScheduler11", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49601, "Length": 115, "Cover_Rate": 0.8098591549295775} {"Template_token": ["", "CurInstKind", "=", "IDOther", ";", "CurEmitted", "=", "", ";", "OccupedSlotsMask", "=", "", ";", "InstKindLimit", "[", "IDAlu", "]", "=", "TII", "->", "getMaxAlusPerClause", "(", ")", ";", "InstKindLimit", "[", "IDOther", "]", "=", "", ";", "InstKindLimit", "[", "IDFetch", "]", "=", "ST", ".", "getTexVTXClauseSize", "(", ")", ";", "AluInstCount", "=", "", ";", "FetchInstCount", "=", "", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler11", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49602, "Length": 50, "Cover_Rate": 0.352112676056338} {"Template_token": ["", "void", "SchedStrategy", "::", "PrepareNextSlot", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "assert", "(", "OccupedSlotsMask", "&&", "", ")", ";", "OccupedSlotsMask", "=", "", ";", "InstructionsGroupCandidate", ".", "clear", "(", ")", ";", "LoadAlu", "(", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler11", "Func": "PrepareNextSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49603, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "OccupedSlotsMask", "=", "", ";", "InstructionsGroupCandidate", ".", "clear", "(", ")", ";", "LoadAlu", "(", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler11", "Func": "PrepareNextSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49604, "Length": 15, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "if", "(", "isPhysicalRegCopy", "(", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "PhysicalRegCopy", ".", "push_back", "(", "SU", ")", ";"], "ground_truth": ["return", ";"], "File": "R600MachineScheduler11", "Func": "releaseBottomNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49605, "Length": 38, "Cover_Rate": 0.4470588235294118} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "if", "(", "isPhysicalRegCopy", "(", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "PhysicalRegCopy", ".", "push_back", "(", "SU", ")", ";", "return", ";", "}", "int", "IK", "=", "getInstKind", "(", "SU", ")", ";"], "ground_truth": ["if", "(", "IK", "==", "IDOther", ")", "Available", "[", "IDOther", "]", ".", "push_back", "(", "SU", ")", ";"], "File": "R600MachineScheduler11", "Func": "releaseBottomNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49606, "Length": 63, "Cover_Rate": 0.7411764705882353} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler11", "Func": "releaseTopNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49607, "Length": 18, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "void", "SchedStrategy", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";"], "File": "R600MachineScheduler11", "Func": "releaseTopNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49608, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "if", "(", "CurInstKind", "==", "IDAlu", ")", "{", "AluInstCount", "++", ";", "switch", "(", "getAluKind", "(", "SU", ")", ")", "{", "case", "AluT_XYZW", ":", "CurEmitted", "+=", "", ";", "break", ";", "case", "AluDiscarded", ":", "break", ";", "default", ":", "{", "++", "CurEmitted", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_begin", "(", ")", ",", "E", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "++", "CurEmitted", ";", "}", "}", "}", "}", "else", "{", "++", "CurEmitted", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CurEmitted", "<<", "", ")", ";", "if", "(", "CurInstKind", "!=", "IDFetch", ")", "{"], "ground_truth": ["MoveUnits", "(", "Pending", "[", "IDFetch", "]", ",", "Available", "[", "IDFetch", "]", ")", ";"], "File": "R600MachineScheduler11", "Func": "schedNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49609, "Length": 142, "Cover_Rate": 0.7171717171717171} {"Template_token": ["", "if", "(", "DstIndex", "==", "-", "", ")", "{", "return", ";", "}", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "DstIndex", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "MI", "->", "operands_begin", "(", ")", ",", "E", "=", "MI", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "DestReg", ")", "return", ";", "}", "switch", "(", "Slot", ")", "{", "case", "", ":", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "break", ";", "case", "", ":", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "break", ";", "case", "", ":", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "break", ";", "case", "", ":", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "R600MachineScheduler13", "Func": "AssignSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49610, "Length": 154, "Cover_Rate": 0.7897435897435897} {"Template_token": ["", "if", "(", "DstIndex", "==", "-", "", ")", "{", "return", ";", "}", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "DstIndex", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "MI", "->", "operands_begin", "(", ")", ",", "E", "=", "MI", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "DestReg", ")", "return", ";", "}", "switch", "(", "Slot", ")", "{", "case", "", ":", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "R600MachineScheduler13", "Func": "AssignSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49611, "Length": 110, "Cover_Rate": 0.5641025641025641} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "AluT_XYZW", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "{", "return", "AluDiscarded", ";", "}", "break", ";", "default", ":", "break", ";", "}", "if", "(", "TII", "->", "isVector", "(", "*", "MI", ")", "||", "TII", "->", "isCubeOp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "TII", "->", "isReductionOp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "AluT_XYZW", ";", "}", "if", "(", "TII", "->", "isLDnstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "AluT_X", ";", "}", "unsigned", "DestSubReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";", "switch", "(", "DestSubReg", ")", "{", "case", "", ":", "return", "AluT_X", ";", "case", "", ":", "return", "AluT_Y", ";", "case", "", ":", "return", "AluT_Z", ";"], "ground_truth": ["case", "", ":"], "File": "R600MachineScheduler13", "Func": "getAluKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49612, "Length": 146, "Cover_Rate": 0.42565597667638483} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["return", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "R600MachineScheduler13", "Func": "isPhysicalRegCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49614, "Length": 31, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "if", "(", "SU", ")", "{", "if", "(", "CurEmitted", ">=", "InstKindLimit", "[", "IDAlu", "]", ")", "CurEmitted", "=", "", ";", "NextInstKind", "=", "IDAlu", ";", "}", "}", "if", "(", "!", "SU", ")", "{", "SU", "=", "pickOther", "(", "IDFetch", ")", ";", "if", "(", "SU", ")", "NextInstKind", "=", "IDFetch", ";", "}", "if", "(", "!", "SU", ")", "{", "SU", "=", "pickOther", "(", "IDOther", ")", ";", "if", "(", "SU", ")", "NextInstKind", "=", "IDOther", ";", "}", "LLVM_DEBUG", "(", "if", "(", "SU", ")", "{", "dbgs", "(", ")", "<<", "", ";", "DAG", "->", "dumpNode", "(", "*", "SU", ")", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "DAG", "->", "SUnits", ".", "size", "(", ")", ";", "i", "++", ")", "{"], "ground_truth": ["const", "SUnit", "&", "S", "=", "DAG", "->", "SUnits", "[", "i", "]", ";"], "File": "R600MachineScheduler13", "Func": "pickNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49615, "Length": 131, "Cover_Rate": 0.32425742574257427} {"Template_token": ["", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_begin", "(", ")", ",", "E", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "++", "CurEmitted", ";", "}", "}", "}", "}", "else", "{", "++", "CurEmitted", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CurEmitted", "<<", "", ")", ";", "if", "(", "CurInstKind", "!=", "IDFetch", ")", "{", "MoveUnits", "(", "Pending", "[", "IDFetch", "]", ",", "Available", "[", "IDFetch", "]", ")", ";"], "ground_truth": ["}", "else", "FetchInstCount", "++", ";"], "File": "R600MachineScheduler13", "Func": "schedNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49616, "Length": 109, "Cover_Rate": 0.5505050505050505} {"Template_token": ["", "}", "else", "{", "return", "MRI", "->", "getRegClass", "(", "Reg", ")", "==", "RC", ";", "}"], "ground_truth": ["}"], "File": "R600MachineScheduler21", "Func": "regBelongsToClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49618, "Length": 15, "Cover_Rate": 0.30612244897959184} {"Template_token": ["", "switch", "(", "DestSubReg", ")", "{", "case", "", ":", "return", "AluT_X", ";", "case", "", ":", "return", "AluT_Y", ";", "case", "", ":", "return", "AluT_Z", ";", "case", "", ":", "return", "AluT_W", ";", "default", ":", "break", ";", "}", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "regBelongsToClass", "(", "DestReg", ",", "&", "", ")", "||", "regBelongsToClass", "(", "DestReg", ",", "&", "", ")", ")", "return", "AluT_X", ";", "if", "(", "regBelongsToClass", "(", "DestReg", ",", "&", "", ")", ")", "return", "AluT_Y", ";", "if", "(", "regBelongsToClass", "(", "DestReg", ",", "&", "", ")", ")", "return", "AluT_Z", ";", "if", "(", "regBelongsToClass", "(", "DestReg", ",", "&", "", ")", ")", "return", "AluT_W", ";", "if", "(", "regBelongsToClass", "(", "DestReg", ",", "&", "", ")", ")", "return", "AluT_XYZW", ";", "if", "(", "TII", "->", "readsLDSSrcReg", "(", "*", "MI", ")", ")", "return", "AluT_XYZW", ";"], "ground_truth": ["return", "AluAny", ";"], "File": "R600MachineScheduler23", "Func": "getAluKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49619, "Length": 137, "Cover_Rate": 0.40175953079178883} {"Template_token": ["", "std", "::", "vector", "<", "SUnit", "*", ">", "&", "QSrc", "=", "Pending", "[", "IDAlu", "]", ";", "for", "(", "SUnit", "*", "SU", ":", "QSrc", ")", "{", "AluKind", "AK", "=", "getAluKind", "(", "SU", ")", ";", "AvailableAlus", "[", "AK", "]", ".", "push_back", "(", "SU", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler26", "Func": "LoadAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49620, "Length": 43, "Cover_Rate": 0.7543859649122807} {"Template_token": ["", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "*", "Ctx", ".", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter17", "Func": "createR600MCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49622, "Length": 15, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "", "::", "Writer", "<", "", ">", "(", "OS", ")", ".", "write", "(", "Value", ")", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter19", "Func": "Emit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49624, "Length": 16, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "void", "MCCodeEmitter", "::", "EmitByte", "(", "unsigned", "int", "Byte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "Byte", "&", "", ")", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter19", "Func": "EmitByte", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49625, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "OS", ".", "write", "(", "(", "uint8_t", ")", "Byte", "&", "", ")", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter19", "Func": "EmitByte", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49626, "Length": 13, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "Emit", "(", "InstWord01", ",", "OS", ")", ";", "Emit", "(", "InstWord2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "", ",", "OS", ")", ";", "}", "else", "if", "(", "IS_TEX", "(", "Desc", ")", ")", "{", "int64_t", "Sampler", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int64_t", "SrcSelect", "[", "", "]", "=", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "}", ";", "int64_t", "Offsets", "[", "", "]", "=", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", "}", ";", "uint64_t", "Word01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Word2", "=", "Sampler", "<<", "", "|", "SrcSelect", "[", "ELEMENT_X", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_Y", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_Z", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_W", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", ";", "Emit", "(", "Word01", ",", "OS", ")", ";", "Emit", "(", "Word2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "", ",", "OS", ")", ";", "}", "else", "{", "uint64_t", "Inst", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "if", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "&&", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "||", "Desc", ".", "TSFlags", "&", "", ")", ")", "{"], "ground_truth": ["uint64_t", "ISAOpCode", "=", "Inst", "&", "(", "", "<<", "", ")", ";"], "File": "R600MCCodeEmitter19", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49627, "Length": 295, "Cover_Rate": 0.6082474226804123} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getHWRegChan", "(", "unsigned", "reg", ")", "const", "{"], "ground_truth": ["return", "MRI", ".", "getEncodingValue", "(", "reg", ")", ">>", "HW_CHAN_SHIFT", ";"], "File": "R600MCCodeEmitter19", "Func": "getHWRegChan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49628, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getHWRegChan", "(", "unsigned", "reg", ")", "const", "{", "return", "MRI", ".", "getEncodingValue", "(", "reg", ")", ">>", "HW_CHAN_SHIFT", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter19", "Func": "getHWRegChan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49629, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "const", "unsigned", "offset", "=", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "", ")", ")", "?", "", ":", "", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "offset", ",", "Expr", ",", "FK_SecRel_4", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", ")", ";"], "ground_truth": ["return", "MO", ".", "getImm", "(", ")", ";"], "File": "R600MCCodeEmitter19", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49630, "Length": 63, "Cover_Rate": 0.3727810650887574} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ")", ":", "MCII", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", "{"], "ground_truth": ["}"], "File": "R600MCCodeEmitter19", "Func": "R600MCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49631, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ")", ":", "MCII", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", "{"], "ground_truth": ["}"], "File": "R600MCCodeEmitter19", "Func": "R600MCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49632, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter1", "Func": "createR600MCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49633, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter1", "Func": "createR600MCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49634, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "void", "MCCodeEmitter", "::", "Emit", "(", "uint64_t", "Value", ",", "raw_ostream", "&", "OS", ")", "const", "{", "", "::", "write", "(", "OS", ",", "Value", ",", "", ")", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter1", "Func": "Emit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49635, "Length": 26, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "}", ";", "int64_t", "Offsets", "[", "", "]", "=", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", "}", ";", "uint64_t", "Word01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Word2", "=", "Sampler", "<<", "", "|", "SrcSelect", "[", "ELEMENT_X", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_Y", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_Z", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_W", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", ";"], "ground_truth": ["Emit", "(", "Word01", ",", "OS", ")", ";"], "File": "R600MCCodeEmitter1", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49637, "Length": 167, "Cover_Rate": 0.3346693386773547} {"Template_token": ["", "int64_t", "SrcSelect", "[", "", "]", "=", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "}", ";", "int64_t", "Offsets", "[", "", "]", "=", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", "}", ";", "uint64_t", "Word01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Word2", "=", "Sampler", "<<", "", "|", "SrcSelect", "[", "ELEMENT_X", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_Y", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_Z", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_W", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", ";"], "ground_truth": ["Emit", "(", "Word01", ",", "OS", ")", ";"], "File": "R600MCCodeEmitter1", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49638, "Length": 174, "Cover_Rate": 0.3486973947895792} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getHWReg", "(", "unsigned", "RegNo", ")", "const", "{"], "ground_truth": ["return", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "HW_REG_MASK", ";"], "File": "R600MCCodeEmitter1", "Func": "getHWReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49639, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getHWReg", "(", "unsigned", "RegNo", ")", "const", "{", "return", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "HW_REG_MASK", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter1", "Func": "getHWReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49640, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "offset", ",", "MO", ".", "getExpr", "(", ")", ",", "FK_SecRel_4", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", ")", ";", "return", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter1", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49641, "Length": 47, "Cover_Rate": 0.30128205128205127} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ")", ":", "MRI", "(", "mri", ")", ",", "MCII", "(", "mcii", ")", "{"], "ground_truth": ["}"], "File": "R600MCCodeEmitter1", "Func": "R600MCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49642, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ")", ":", "MRI", "(", "mri", ")", ",", "MCII", "(", "mcii", ")", "{"], "ground_truth": ["}"], "File": "R600MCCodeEmitter1", "Func": "R600MCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49643, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "HAS_NATIVE_OPERANDS", "(", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ")", ")", "return", "MRI", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", "getHWReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", ")", ";"], "ground_truth": ["return", "MO", ".", "getImm", "(", ")", ";"], "File": "R600MCCodeEmitter21", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49644, "Length": 57, "Cover_Rate": 0.59375} {"Template_token": ["", "uint64_t", "MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixup", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "HAS_NATIVE_OPERANDS", "(", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ")", ")", "return", "MRI", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", "getHWReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", ")", ";"], "ground_truth": ["return", "MO", ".", "getImm", "(", ")", ";"], "File": "R600MCCodeEmitter21", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49645, "Length": 95, "Cover_Rate": 0.9895833333333334} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", ";", "}", "else", "if", "(", "IS_VTX", "(", "Desc", ")", ")", "{", "uint64_t", "InstWord01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "InstWord2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", ")", "{", "InstWord2", "|=", "", "<<", "", ";", "}", "Emit", "(", "InstWord01", ",", "OS", ")", ";", "Emit", "(", "InstWord2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "", ",", "OS", ")", ";", "}", "else", "if", "(", "IS_TEX", "(", "Desc", ")", ")", "{", "int64_t", "Sampler", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int64_t", "SrcSelect", "[", "", "]", "=", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "}", ";", "int64_t", "Offsets", "[", "", "]", "=", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", "}", ";", "uint64_t", "Word01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Word2", "=", "Sampler", "<<", "", "|", "SrcSelect", "[", "ELEMENT_X", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_Y", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_Z", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_W", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", ";", "Emit", "(", "Word01", ",", "OS", ")", ";", "Emit", "(", "Word2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "", ",", "OS", ")", ";", "}", "else", "{", "uint64_t", "Inst", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "if", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "&&", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "||", "Desc", ".", "TSFlags", "&", "", ")", ")", "{"], "ground_truth": ["uint64_t", "ISAOpCode", "=", "Inst", "&", "(", "", "<<", "", ")", ";"], "File": "R600MCCodeEmitter22", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49646, "Length": 414, "Cover_Rate": 0.8296593186372746} {"Template_token": ["", "return", ";", "}", "else", "if", "(", "IS_VTX", "(", "Desc", ")", ")", "{", "uint64_t", "InstWord01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "InstWord2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", ")", "{", "InstWord2", "|=", "", "<<", "", ";", "}", "Emit", "(", "InstWord01", ",", "OS", ")", ";", "Emit", "(", "InstWord2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "", ",", "OS", ")", ";", "}", "else", "if", "(", "IS_TEX", "(", "Desc", ")", ")", "{", "int64_t", "Sampler", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int64_t", "SrcSelect", "[", "", "]", "=", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "}", ";", "int64_t", "Offsets", "[", "", "]", "=", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", "}", ";", "uint64_t", "Word01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Word2", "=", "Sampler", "<<", "", "|", "SrcSelect", "[", "ELEMENT_X", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_Y", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_Z", "]", "<<", "", "|", "SrcSelect", "[", "ELEMENT_W", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", "|", "Offsets", "[", "", "]", "<<", "", ";", "Emit", "(", "Word01", ",", "OS", ")", ";", "Emit", "(", "Word2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "", ",", "OS", ")", ";", "}", "else", "{", "uint64_t", "Inst", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "if", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "&&", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "||", "Desc", ".", "TSFlags", "&", "", ")", ")", "{", "uint64_t", "ISAOpCode", "=", "Inst", "&", "(", "", "<<", "", ")", ";", "Inst", "&=", "~", "(", "", "<<", "", ")", ";"], "ground_truth": ["Inst", "|=", "ISAOpCode", "<<", "", ";"], "File": "R600MCCodeEmitter22", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49647, "Length": 370, "Cover_Rate": 0.7414829659318637} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ")", ":", "MCCodeEmitter", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", "{"], "ground_truth": ["}"], "File": "R600MCCodeEmitter22", "Func": "R600MCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49648, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ")", ":", "MCCodeEmitter", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", "{"], "ground_truth": ["}"], "File": "R600MCCodeEmitter22", "Func": "R600MCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49649, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "MCInstLower", "::", "MCInstLower", "(", "MCContext", "&", "Ctx", ",", "const", "Subtarget", "&", "ST", ",", "const", "AsmPrinter", "&", "AP", ")", ":", "MCInstLower", "(", "Ctx", ",", "ST", ",", "AP", ")", "{"], "ground_truth": ["}"], "File": "R600MCInstLower", "Func": "R600MCInstLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49650, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "MCInstLower", "::", "MCInstLower", "(", "MCContext", "&", "Ctx", ",", "const", "Subtarget", "&", "ST", ",", "const", "AsmPrinter", "&", "AP", ")", ":", "MCInstLower", "(", "Ctx", ",", "ST", ",", "AP", ")", "{"], "ground_truth": ["}"], "File": "R600MCInstLower", "Func": "R600MCInstLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49651, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitMCInstrInfo", "(", "X", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "R600MCTargetDesc", "Func": "createR600MCInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49652, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "MCInstrInfo", "*", "llvm", "::", "createMCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitMCInstrInfo", "(", "X", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "R600MCTargetDesc", "Func": "createR600MCInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49653, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "ArgTypes", ".", "push_back", "(", "ImageSizeType", ")", ";", "ArgMD", "[", "", "]", "=", "ArgMD", "[", "", "]", "=", "MDString", "::", "get", "(", "*", "Context", ",", "ImageSizeArgMDType", ")", ";", "PushArgMD", "(", "NewArgMDs", ",", "ArgMD", ")", ";", "ArgTypes", ".", "push_back", "(", "ImageFormatType", ")", ";", "ArgMD", "[", "", "]", "=", "ArgMD", "[", "", "]", "=", "MDString", "::", "get", "(", "*", "Context", ",", "ImageFormatArgMDType", ")", ";", "PushArgMD", "(", "NewArgMDs", ",", "ArgMD", ")", ";", "Modified", "=", "true", ";", "}", "if", "(", "!", "Modified", ")", "{", "return", "std", "::", "make_tuple", "(", "nullptr", ",", "nullptr", ")", ";", "}", "auto", "NewFT", "=", "FunctionType", "::", "get", "(", "FT", "->", "getReturnType", "(", ")", ",", "ArgTypes", ",", "false", ")", ";", "auto", "NewF", "=", "Function", "::", "Create", "(", "NewFT", ",", "F", "->", "getLinkage", "(", ")", ",", "F", "->", "getAddressSpace", "(", ")", ",", "F", "->", "getName", "(", ")", ")", ";", "ValueToValueMapTy", "VMap", ";"], "ground_truth": ["auto", "NewFArgIt", "=", "NewF", "->", "arg_begin", "(", ")", ";"], "File": "R600OpenCLImageTypeLoweringPass10", "Func": "addImplicitArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49654, "Length": 148, "Cover_Rate": 0.3162393162393162} {"Template_token": ["", "ArgTypes", ".", "push_back", "(", "FT", "->", "getParamType", "(", "i", ")", ")", ";", "MDVector", "ArgMD", "=", "GetArgMD", "(", "KernelMDNode", ",", "i", "+", "", ")", ";", "PushArgMD", "(", "NewArgMDs", ",", "ArgMD", ")", ";", "if", "(", "!", "IsImageType", "(", "ArgTypeFromMD", "(", "KernelMDNode", ",", "i", ")", ")", ")", "continue", ";", "ArgTypes", ".", "push_back", "(", "ImageSizeType", ")", ";", "ArgMD", "[", "", "]", "=", "ArgMD", "[", "", "]", "=", "MDString", "::", "get", "(", "*", "Context", ",", "ImageSizeArgMDType", ")", ";", "PushArgMD", "(", "NewArgMDs", ",", "ArgMD", ")", ";", "ArgTypes", ".", "push_back", "(", "ImageFormatType", ")", ";", "ArgMD", "[", "", "]", "=", "ArgMD", "[", "", "]", "=", "MDString", "::", "get", "(", "*", "Context", ",", "ImageFormatArgMDType", ")", ";", "PushArgMD", "(", "NewArgMDs", ",", "ArgMD", ")", ";", "Modified", "=", "true", ";", "}", "if", "(", "!", "Modified", ")", "{", "return", "std", "::", "make_tuple", "(", "nullptr", ",", "nullptr", ")", ";", "}", "auto", "NewFT", "=", "FunctionType", "::", "get", "(", "FT", "->", "getReturnType", "(", ")", ",", "ArgTypes", ",", "false", ")", ";", "auto", "NewF", "=", "Function", "::", "Create", "(", "NewFT", ",", "F", "->", "getLinkage", "(", ")", ",", "F", "->", "getAddressSpace", "(", ")", ",", "F", "->", "getName", "(", ")", ")", ";", "ValueToValueMapTy", "VMap", ";"], "ground_truth": ["auto", "NewFArgIt", "=", "NewF", "->", "arg_begin", "(", ")", ";"], "File": "R600OpenCLImageTypeLoweringPass10", "Func": "addImplicitArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49655, "Length": 194, "Cover_Rate": 0.41452991452991456} {"Template_token": ["", "}", "if", "(", "!", "Modified", ")", "{", "return", "std", "::", "make_tuple", "(", "nullptr", ",", "nullptr", ")", ";", "}", "auto", "NewFT", "=", "FunctionType", "::", "get", "(", "FT", "->", "getReturnType", "(", ")", ",", "ArgTypes", ",", "false", ")", ";", "auto", "NewF", "=", "Function", "::", "Create", "(", "NewFT", ",", "F", "->", "getLinkage", "(", ")", ",", "F", "->", "getName", "(", ")", ")", ";", "ValueToValueMapTy", "VMap", ";", "auto", "NewFArgIt", "=", "NewF", "->", "arg_begin", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "auto", "ArgName", "=", "Arg", ".", "getName", "(", ")", ";", "NewFArgIt", "->", "setName", "(", "ArgName", ")", ";", "VMap", "[", "&", "Arg", "]", "=", "&", "(", "*", "NewFArgIt", "++", ")", ";", "if", "(", "IsImageType", "(", "ArgTypeFromMD", "(", "KernelMDNode", ",", "Arg", ".", "getArgNo", "(", ")", ")", ")", ")", "{", "(", "NewFArgIt", "++", ")", "->", "setName", "(", "Twine", "(", "", ")", "+", "ArgName", ")", ";", "(", "NewFArgIt", "++", ")", "->", "setName", "(", "Twine", "(", "", ")", "+", "ArgName", ")", ";", "}", "}", "SmallVector", "<", "ReturnInst", "*", ",", "", ">", "Returns", ";", "CloneFunctionInto", "(", "NewF", ",", "F", ",", "VMap", ",", "CloneFunctionChangeType", "::", "LocalChangesOnly", ",", "Returns", ")", ";", "SmallVector", "<", "Metadata", "*", ",", "", ">", "KernelMDArgs", ";", "KernelMDArgs", ".", "push_back", "(", "ConstantAsMetadata", "::", "get", "(", "NewF", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumKernelArgMDNodes", ";", "++", "i", ")", "KernelMDArgs", ".", "push_back", "(", "MDNode", "::", "get", "(", "*", "Context", ",", "NewArgMDs", ".", "ArgVector", "[", "i", "]", ")", ")", ";"], "ground_truth": ["MDNode", "*", "NewMDNode", "=", "MDNode", "::", "get", "(", "*", "Context", ",", "KernelMDArgs", ")", ";"], "File": "R600OpenCLImageTypeLoweringPass", "Func": "addImplicitArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49656, "Length": 254, "Cover_Rate": 0.5497835497835498} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "R600OpenCLImageTypeLoweringPass", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49659, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "R600OpenCLImageTypeLoweringPass", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49660, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "OpenCLImageTypeLoweringPass", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600OpenCLImageTypeLoweringPass", "Func": "R600OpenCLImageTypeLoweringPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49661, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "OpenCLImageTypeLoweringPass", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600OpenCLImageTypeLoweringPass", "Func": "R600OpenCLImageTypeLoweringPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49662, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "VectorRegMerger", "::", "areAllUsesSwizzeable", "(", "unsigned", "Reg", ")", "const", "{", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "It", "=", "MRI", "->", "use_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{"], "ground_truth": ["if", "(", "!", "canSwizzle", "(", "*", "It", ")", ")", "return", "false", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "areAllUsesSwizzeable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49663, "Length": 52, "Cover_Rate": 0.9122807017543859} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters (2)", "Func": "canSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49664, "Length": 25, "Cover_Rate": 0.3968253968253968} {"Template_token": ["", "llvm", "::", "FunctionPass", "*", "llvm", "::", "createVectorRegMerger", "(", "TargetMachine", "&", "tm", ")", "{", "return", "new", "VectorRegMerger", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters (2)", "Func": "createR600VectorRegMerger", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49665, "Length": 21, "Cover_Rate": 1.0} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49667, "Length": 52, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49668, "Length": 52, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49670, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "if", "(", "RemapChan", "[", "j", "]", ".", "first", "==", "Chan", ")", "return", "RemapChan", "[", "j", "]", ".", "second", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters (2)", "Func": "getReassignedChan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49671, "Length": 26, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "VectorRegMerger", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters (2)", "Func": "R600VectorRegMerger", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49672, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "VectorRegMerger", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters (2)", "Func": "R600VectorRegMerger", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49673, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Reg", "=", "R", "->", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Pos", "=", "R", "->", "Instr", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "Pos", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "Pos", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SrcVec", "=", "BaseR", "->", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "UpdatedRegToChan", "=", "BaseR", "->", "RegToChan", ";", "std", "::", "vector", "<", "unsigned", ">", "UpdatedUndef", "=", "BaseR", "->", "UndefReg", ";", "for", "(", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "It", "=", "R", "->", "RegToChan", ".", "begin", "(", ")", ",", "E", "=", "R", "->", "RegToChan", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "unsigned", "DstReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SubReg", "=", "(", "*", "It", ")", ".", "first", ";", "unsigned", "Swizzle", "=", "(", "*", "It", ")", ".", "second", ";", "unsigned", "Chan", "=", "getReassignedChan", "(", "RemapChan", ",", "Swizzle", ")", ";", "MachineInstr", "*", "Tmp", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SubReg", ")", ".", "addImm", "(", "Chan", ")", ";", "UpdatedRegToChan", "[", "SubReg", "]", "=", "Chan", ";", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "ChanPos", "=", "std", "::", "find", "(", "UpdatedUndef", ".", "begin", "(", ")", ",", "UpdatedUndef", ".", "end", "(", ")", ",", "Chan", ")", ";", "if", "(", "ChanPos", "!=", "UpdatedUndef", ".", "end", "(", ")", ")", "UpdatedUndef", ".", "erase", "(", "ChanPos", ")", ";", "assert", "(", "std", "::", "find", "(", "UpdatedUndef", ".", "begin", "(", ")", ",", "UpdatedUndef", ".", "end", "(", ")", ",", "Chan", ")", "==", "UpdatedUndef", ".", "end", "(", ")", "&&", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Tmp", "->", "dump", "(", ")", ";", ")", ";", "(", "void", ")", "Tmp", ";", "SrcVec", "=", "DstReg", ";", "}", "Pos", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SrcVec", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Pos", "->", "dump", "(", ")", ";", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "It", "=", "MRI", "->", "use_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "(", "*", "It", ")", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "SwizzleInput", "(", "*", "It", ",", "RemapChan", ")", ";", "DEBUG", "(", "(", "*", "It", ")", ".", "dump", "(", ")", ")", ";", "}", "R", "->", "Instr", "->", "eraseFromParent", "(", ")", ";", "R", "->", "Instr", "=", "Pos", ";", "R", "->", "RegToChan", "=", "UpdatedRegToChan", ";", "R", "->", "UndefReg", "=", "UpdatedUndef", ";"], "ground_truth": ["return", "Pos", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "RebuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49674, "Length": 464, "Cover_Rate": 0.9188118811881189} {"Template_token": ["", "RegSeqInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters (2)", "Func": "RegSeqInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49675, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "RegSeqInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters (2)", "Func": "RegSeqInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49676, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "MIs", ".", "erase", "(", "std", "::", "find", "(", "MIs", ".", "begin", "(", ")", ",", "MIs", ".", "end", "(", ")", ",", "MI", ")", ",", "MIs", ".", "end", "(", ")", ")", ";", "}"], "ground_truth": ["for", "(", "InstructionSetMap", "::", "iterator", "It", "=", "PreviousRegSeqByUndefCount", ".", "begin", "(", ")", ",", "E", "=", "PreviousRegSeqByUndefCount", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{"], "File": "R600OptimizeVectorRegisters (2)", "Func": "RemoveMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49677, "Length": 60, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "MI", "->", "dump", "(", ")", ";", ")", ";", "RegSeqInfo", "CandidateR", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";", "continue", ";", "}", "trackR", "(", "R", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49678, "Length": 142, "Cover_Rate": 0.3497536945812808} {"Template_token": ["", "continue", ";", "}", "RegSeqInfo", "R", "(", "*", "MRI", ",", "MI", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "RegSeqInfo", "CandidateR", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";"], "ground_truth": ["RemapChan", ".", "clear", "(", ")", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49679, "Length": 136, "Cover_Rate": 0.33497536945812806} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "unsigned", "Swizzle", "=", "MI", ".", "getOperand", "(", "i", "+", "Offset", ")", ".", "getImm", "(", ")", "+", "", ";"], "ground_truth": ["for", "(", "unsigned", "j", "=", "", ",", "e", "=", "RemapChan", ".", "size", "(", ")", ";", "j", "<", "e", ";", "j", "++", ")", "{"], "File": "R600OptimizeVectorRegisters (2)", "Func": "SwizzleInput", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49680, "Length": 56, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "Offset", "=", "", ";", "else", "Offset", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "unsigned", "Swizzle", "=", "MI", ".", "getOperand", "(", "i", "+", "Offset", ")", ".", "getImm", "(", ")", "+", "", ";", "for", "(", "unsigned", "j", "=", "", ",", "e", "=", "RemapChan", ".", "size", "(", ")", ";", "j", "<", "e", ";", "j", "++", ")", "{", "if", "(", "RemapChan", "[", "j", "]", ".", "first", "==", "Swizzle", ")", "{", "MI", ".", "getOperand", "(", "i", "+", "Offset", ")", ".", "setImm", "(", "RemapChan", "[", "j", "]", ".", "second", "-", "", ")", ";", "break", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters (2)", "Func": "SwizzleInput", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49681, "Length": 121, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "for", "(", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "It", "=", "R", ".", "RegToChan", ".", "begin", "(", ")", ",", "E", "=", "R", ".", "RegToChan", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "PreviousRegSeqByReg", "[", "(", "*", "It", ")", ".", "first", "]", ".", "push_back", "(", "R", ".", "Instr", ")", ";", "}", "PreviousRegSeqByUndefCount", "[", "R", ".", "UndefReg", ".", "size", "(", ")", "]", ".", "push_back", "(", "R", ".", "Instr", ")", ";"], "ground_truth": ["PreviousRegSeq", "[", "R", ".", "Instr", "]", "=", "R", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "trackRSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49682, "Length": 83, "Cover_Rate": 0.8736842105263158} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "PreviousRegSeqByReg", "[", "MOp", "->", "getReg", "(", ")", "]", ")", "{", "CompatibleR", "=", "PreviousRegSeq", "[", "MI", "]", ";", "if", "(", "R", "==", "CompatibleR", ")", "continue", ";", "if", "(", "tryMergeVector", "(", "&", "CompatibleR", ",", "&", "R", ",", "RemapChan", ")", ")", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters (2)", "Func": "tryMergeUsingCommonSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49683, "Length": 53, "Cover_Rate": 0.3680555555555556} {"Template_token": ["", "if", "(", "PreviousRegSeqByUndefCount", "[", "NeededUndefs", "]", ".", "empty", "(", ")", ")", "return", "false", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", "=", "PreviousRegSeqByUndefCount", "[", "NeededUndefs", "]", ";", "CompatibleR", "=", "PreviousRegSeq", "[", "MIs", ".", "back", "(", ")", "]", ";", "tryMergeVector", "(", "&", "CompatibleR", ",", "&", "R", ",", "RemapChan", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "tryMergeUsingFreeSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49684, "Length": 54, "Cover_Rate": 0.5510204081632653} {"Template_token": ["", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", "=", "PreviousRegSeqByUndefCount", "[", "NeededUndefs", "]", ";", "CompatibleR", "=", "PreviousRegSeq", "[", "MIs", ".", "back", "(", ")", "]", ";", "tryMergeVector", "(", "&", "CompatibleR", ",", "&", "R", ",", "RemapChan", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "tryMergeUsingFreeSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49685, "Length": 40, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "bool", "VectorRegMerger", "::", "tryMergeVector", "(", "const", "RegSeqInfo", "*", "Untouched", ",", "RegSeqInfo", "*", "ToMerge", ",", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "&", "Remap", ")", "const", "{", "unsigned", "CurrentUndexIdx", "=", "", ";", "for", "(", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "It", "=", "ToMerge", "->", "RegToChan", ".", "begin", "(", ")", ",", "E", "=", "ToMerge", "->", "RegToChan", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "PosInUntouched", "=", "Untouched", "->", "RegToChan", ".", "find", "(", "(", "*", "It", ")", ".", "first", ")", ";"], "ground_truth": ["if", "(", "PosInUntouched", "!=", "Untouched", "->", "RegToChan", ".", "end", "(", ")", ")", "{"], "File": "R600OptimizeVectorRegisters (2)", "Func": "tryMergeVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49686, "Length": 112, "Cover_Rate": 0.5773195876288659} {"Template_token": ["", "assert", "(", "!", "is_contained", "(", "UpdatedUndef", ",", "Chan", ")", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Tmp", "->", "dump", "(", ")", ";", ")", ";", "(", "void", ")", "Tmp", ";", "SrcVec", "=", "DstReg", ";", "}", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SrcVec", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "NewMI", "->", "dump", "(", ")", ";", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "It", "=", "MRI", "->", "use_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "(", "*", "It", ")", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "SwizzleInput", "(", "*", "It", ",", "RemapChan", ")", ";", "LLVM_DEBUG", "(", "(", "*", "It", ")", ".", "dump", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters10", "Func": "RebuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49687, "Length": 166, "Cover_Rate": 0.3465553235908142} {"Template_token": ["", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "It", "=", "MRI", "->", "def_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "def_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "RemoveMI", "(", "&", "(", "*", "It", ")", ")", ";", "}", "}", "continue", ";", "}", "RegSeqInfo", "R", "(", "*", "MRI", ",", "&", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "}", ")", ";", "RegSeqInfo", "CandidateR", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "RemapChan", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";"], "ground_truth": ["if", "(", "tryMergeUsingCommonSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{"], "File": "R600OptimizeVectorRegisters10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49688, "Length": 135, "Cover_Rate": 0.3221957040572792} {"Template_token": ["", "RemoveMI", "(", "&", "(", "*", "It", ")", ")", ";", "}", "}", "continue", ";", "}", "RegSeqInfo", "R", "(", "*", "MRI", ",", "&", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "}", ")", ";", "RegSeqInfo", "CandidateR", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "RemapChan", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";"], "ground_truth": ["MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";"], "File": "R600OptimizeVectorRegisters10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49689, "Length": 181, "Cover_Rate": 0.431980906921241} {"Template_token": ["", "for", "(", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "It", "=", "ToMerge", "->", "RegToChan", ".", "begin", "(", ")", ",", "E", "=", "ToMerge", "->", "RegToChan", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "PosInUntouched", "=", "Untouched", "->", "RegToChan", ".", "find", "(", "(", "*", "It", ")", ".", "first", ")", ";", "if", "(", "PosInUntouched", "!=", "Untouched", "->", "RegToChan", ".", "end", "(", ")", ")", "{", "Remap", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "(", "*", "It", ")", ".", "second", ",", "(", "*", "PosInUntouched", ")", ".", "second", ")", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters10", "Func": "tryMergeVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49690, "Length": 107, "Cover_Rate": 0.5544041450777202} {"Template_token": ["", "unsigned", "CurrentUndexIdx", "=", "", ";", "for", "(", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "It", "=", "ToMerge", "->", "RegToChan", ".", "begin", "(", ")", ",", "E", "=", "ToMerge", "->", "RegToChan", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "PosInUntouched", "=", "Untouched", "->", "RegToChan", ".", "find", "(", "(", "*", "It", ")", ".", "first", ")", ";", "if", "(", "PosInUntouched", "!=", "Untouched", "->", "RegToChan", ".", "end", "(", ")", ")", "{", "Remap", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "(", "*", "It", ")", ".", "second", ",", "(", "*", "PosInUntouched", ")", ".", "second", ")", ")", ";", "continue", ";", "}", "if", "(", "CurrentUndexIdx", ">=", "Untouched", "->", "UndefReg", ".", "size", "(", ")", ")", "return", "false", ";", "Remap", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "(", "*", "It", ")", ".", "second", ",", "Untouched", "->", "UndefReg", "[", "CurrentUndexIdx", "++", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters10", "Func": "tryMergeVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49691, "Length": 158, "Cover_Rate": 0.8186528497409327} {"Template_token": ["", "static", "unsigned", "getReassignedChan", "(", "const", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "&", "RemapChan", ",", "unsigned", "Chan", ")", "{", "for", "(", "const", "auto", "&", "J", ":", "RemapChan", ")", "{", "if", "(", "J", ".", "first", "==", "Chan", ")", "return", "J", ".", "second", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters14", "Func": "getReassignedChan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49692, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "MachineInstr", "*", "VectorRegMerger", "::", "RebuildVector", "(", "RegSeqInfo", "*", "R", ",", "const", "RegSeqInfo", "*", "BaseR", ",", "const", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "&", "RemapChan", ")", "const", "{", "Register", "Reg", "=", "R", "->", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Pos", "=", "R", "->", "Instr", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "Pos", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "Pos", "->", "getDebugLoc", "(", ")", ";", "Register", "SrcVec", "=", "BaseR", "->", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DenseMap", "<", "Register", ",", "unsigned", ">", "UpdatedRegToChan", "=", "BaseR", "->", "RegToChan", ";", "std", "::", "vector", "<", "Register", ">", "UpdatedUndef", "=", "BaseR", "->", "UndefReg", ";", "for", "(", "const", "auto", "&", "It", ":", "R", "->", "RegToChan", ")", "{", "Register", "DstReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SubReg", "=", "It", ".", "first", ";", "unsigned", "Swizzle", "=", "It", ".", "second", ";", "unsigned", "Chan", "=", "getReassignedChan", "(", "RemapChan", ",", "Swizzle", ")", ";", "MachineInstr", "*", "Tmp", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SubReg", ")", ".", "addImm", "(", "Chan", ")", ";", "UpdatedRegToChan", "[", "SubReg", "]", "=", "Chan", ";", "std", "::", "vector", "<", "Register", ">", "::", "iterator", "ChanPos", "=", "llvm", "::", "find", "(", "UpdatedUndef", ",", "Chan", ")", ";", "if", "(", "ChanPos", "!=", "UpdatedUndef", ".", "end", "(", ")", ")", "UpdatedUndef", ".", "erase", "(", "ChanPos", ")", ";", "assert", "(", "!", "is_contained", "(", "UpdatedUndef", ",", "Chan", ")", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Tmp", "->", "dump", "(", ")", ";", ")", ";", "(", "void", ")", "Tmp", ";", "SrcVec", "=", "DstReg", ";", "}", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SrcVec", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "NewMI", "->", "dump", "(", ")", ";", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "It", "=", "MRI", "->", "use_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "(", "*", "It", ")", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["SwizzleInput", "(", "*", "It", ",", "RemapChan", ")", ";"], "File": "R600OptimizeVectorRegisters14", "Func": "RebuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49693, "Length": 398, "Cover_Rate": 0.8903803131991052} {"Template_token": ["", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", "=", "It", ".", "second", ";", "MIs", ".", "erase", "(", "llvm", "::", "find", "(", "MIs", ",", "MI", ")", ",", "MIs", ".", "end", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters14", "Func": "RemoveMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49694, "Length": 36, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "}", ")", ";", "RegSeqInfo", "CandidateR", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "RemapChan", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{"], "ground_truth": ["RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";"], "File": "R600OptimizeVectorRegisters14", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49695, "Length": 120, "Cover_Rate": 0.3069053708439898} {"Template_token": ["", "unsigned", "Offset", ";", "if", "(", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "Offset", "=", "", ";", "else", "Offset", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "unsigned", "Swizzle", "=", "MI", ".", "getOperand", "(", "i", "+", "Offset", ")", ".", "getImm", "(", ")", "+", "", ";", "for", "(", "const", "auto", "&", "J", ":", "RemapChan", ")", "{", "if", "(", "J", ".", "first", "==", "Swizzle", ")", "{"], "ground_truth": ["MI", ".", "getOperand", "(", "i", "+", "Offset", ")", ".", "setImm", "(", "J", ".", "second", "-", "", ")", ";"], "File": "R600OptimizeVectorRegisters14", "Func": "SwizzleInput", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49696, "Length": 99, "Cover_Rate": 0.7388059701492538} {"Template_token": ["", "if", "(", "PosInUntouched", "!=", "Untouched", "->", "RegToChan", ".", "end", "(", ")", ")", "{", "Remap", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "It", ".", "second", ",", "(", "*", "PosInUntouched", ")", ".", "second", ")", ")", ";", "continue", ";", "}", "if", "(", "CurrentUndexIdx", ">=", "Untouched", "->", "UndefReg", ".", "size", "(", ")", ")", "return", "false", ";", "Remap", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "It", ".", "second", ",", "Untouched", "->", "UndefReg", "[", "CurrentUndexIdx", "++", "]", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "R600OptimizeVectorRegisters14", "Func": "tryMergeVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49697, "Length": 88, "Cover_Rate": 0.5605095541401274} {"Template_token": ["", ")", ";", "RegSeqInfo", "CandidateR", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";", "continue", ";", "}", "trackR", "(", "R", ")", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49698, "Length": 137, "Cover_Rate": 0.33910891089108913} {"Template_token": ["", "if", "(", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "It", "=", "MRI", "->", "def_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "def_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "RemoveMI", "(", "&", "(", "*", "It", ")", ")", ";", "}", "}", "continue", ";", "}", "RegSeqInfo", "R", "(", "*", "MRI", ",", "MI", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "RegSeqInfo", "CandidateR", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";"], "ground_truth": ["continue", ";"], "File": "R600OptimizeVectorRegisters21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49699, "Length": 192, "Cover_Rate": 0.4752475247524752} {"Template_token": ["", "DebugLoc", "DL", "=", "Pos", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SrcVec", "=", "BaseR", "->", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "UpdatedRegToChan", "=", "BaseR", "->", "RegToChan", ";", "std", "::", "vector", "<", "unsigned", ">", "UpdatedUndef", "=", "BaseR", "->", "UndefReg", ";", "for", "(", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "It", "=", "R", "->", "RegToChan", ".", "begin", "(", ")", ",", "E", "=", "R", "->", "RegToChan", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "unsigned", "DstReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SubReg", "=", "(", "*", "It", ")", ".", "first", ";", "unsigned", "Swizzle", "=", "(", "*", "It", ")", ".", "second", ";", "unsigned", "Chan", "=", "getReassignedChan", "(", "RemapChan", ",", "Swizzle", ")", ";", "MachineInstr", "*", "Tmp", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SubReg", ")", ".", "addImm", "(", "Chan", ")", ";", "UpdatedRegToChan", "[", "SubReg", "]", "=", "Chan", ";", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "ChanPos", "=", "llvm", "::", "find", "(", "UpdatedUndef", ",", "Chan", ")", ";", "if", "(", "ChanPos", "!=", "UpdatedUndef", ".", "end", "(", ")", ")", "UpdatedUndef", ".", "erase", "(", "ChanPos", ")", ";", "assert", "(", "!", "is_contained", "(", "UpdatedUndef", ",", "Chan", ")", "&&", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Tmp", "->", "dump", "(", ")", ";", ")", ";", "(", "void", ")", "Tmp", ";"], "ground_truth": ["SrcVec", "=", "DstReg", ";"], "File": "R600OptimizeVectorRegisters22", "Func": "RebuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49700, "Length": 246, "Cover_Rate": 0.5135699373695198} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "MII", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "It", "=", "MRI", "->", "def_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "def_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "RemoveMI", "(", "&", "(", "*", "It", ")", ")", ";", "}", "}", "continue", ";", "}", "RegSeqInfo", "R", "(", "*", "MRI", ",", "&", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";"], "File": "R600OptimizeVectorRegisters22", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49701, "Length": 128, "Cover_Rate": 0.3054892601431981} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "MachineBasicBlock", "*", "MB", "=", "&", "*", "MBB", ";", "PreviousRegSeq", ".", "clear", "(", ")", ";", "PreviousRegSeqByReg", ".", "clear", "(", ")", ";", "PreviousRegSeqByUndefCount", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MB", "->", "begin", "(", ")", ",", "MIIE", "=", "MB", "->", "end", "(", ")", ";", "MII", "!=", "MIIE", ";", "++", "MII", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MII", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "It", "=", "MRI", "->", "def_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "def_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "RemoveMI", "(", "&", "(", "*", "It", ")", ")", ";", "}", "}", "continue", ";", "}", "RegSeqInfo", "R", "(", "*", "MRI", ",", "&", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "}", ")", ";", "RegSeqInfo", "CandidateR", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";"], "ground_truth": ["trackR", "(", "R", ")", ";"], "File": "R600OptimizeVectorRegisters22", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49702, "Length": 350, "Cover_Rate": 0.8353221957040573} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Tmp", "->", "dump", "(", ")", ";", ")", ";", "(", "void", ")", "Tmp", ";", "SrcVec", "=", "DstReg", ";", "}", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SrcVec", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "NewMI", "->", "dump", "(", ")", ";", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "It", "=", "MRI", "->", "use_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "(", "*", "It", ")", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "SwizzleInput", "(", "*", "It", ",", "RemapChan", ")", ";", "DEBUG", "(", "(", "*", "It", ")", ".", "dump", "(", ")", ")", ";", "}", "R", "->", "Instr", "->", "eraseFromParent", "(", ")", ";", "R", "->", "Instr", "=", "NewMI", ";", "R", "->", "RegToChan", "=", "UpdatedRegToChan", ";", "R", "->", "UndefReg", "=", "UpdatedUndef", ";", "return", "NewMI", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters23", "Func": "RebuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49703, "Length": 183, "Cover_Rate": 0.3609467455621302} {"Template_token": ["", "if", "(", "skipFunction", "(", "*", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "ST", "=", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "MachineBasicBlock", "*", "MB", "=", "&", "*", "MBB", ";", "PreviousRegSeq", ".", "clear", "(", ")", ";", "PreviousRegSeqByReg", ".", "clear", "(", ")", ";", "PreviousRegSeqByUndefCount", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MB", "->", "begin", "(", ")", ",", "MIIE", "=", "MB", "->", "end", "(", ")", ";", "MII", "!=", "MIIE", ";", "++", "MII", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MII", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "It", "=", "MRI", "->", "def_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "def_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "RemoveMI", "(", "&", "(", "*", "It", ")", ")", ";", "}", "}", "continue", ";", "}", "RegSeqInfo", "R", "(", "*", "MRI", ",", "&", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "}", ")", ";", "RegSeqInfo", "CandidateR", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";", "continue", ";", "}"], "ground_truth": ["trackR", "(", "R", ")", ";"], "File": "R600OptimizeVectorRegisters24", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49704, "Length": 404, "Cover_Rate": 0.9619047619047619} {"Template_token": ["", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "ChanPos", "=", "find", "(", "UpdatedUndef", ",", "Chan", ")", ";", "if", "(", "ChanPos", "!=", "UpdatedUndef", ".", "end", "(", ")", ")", "UpdatedUndef", ".", "erase", "(", "ChanPos", ")", ";", "assert", "(", "!", "is_contained", "(", "UpdatedUndef", ",", "Chan", ")", "&&", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Tmp", "->", "dump", "(", ")", ";", ")", ";", "(", "void", ")", "Tmp", ";", "SrcVec", "=", "DstReg", ";", "}", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SrcVec", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "NewMI", "->", "dump", "(", ")", ";", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "It", "=", "MRI", "->", "use_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "(", "*", "It", ")", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "SwizzleInput", "(", "*", "It", ",", "RemapChan", ")", ";", "DEBUG", "(", "(", "*", "It", ")", ".", "dump", "(", ")", ")", ";", "}", "R", "->", "Instr", "->", "eraseFromParent", "(", ")", ";", "R", "->", "Instr", "=", "NewMI", ";", "R", "->", "RegToChan", "=", "UpdatedRegToChan", ";", "R", "->", "UndefReg", "=", "UpdatedUndef", ";"], "ground_truth": ["return", "NewMI", ";"], "File": "R600OptimizeVectorRegisters26", "Func": "RebuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49705, "Length": 229, "Cover_Rate": 0.4790794979079498} {"Template_token": ["", "for", "(", "InstructionSetMap", "::", "iterator", "It", "=", "PreviousRegSeqByReg", ".", "begin", "(", ")", ",", "E", "=", "PreviousRegSeqByReg", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", "=", "(", "*", "It", ")", ".", "second", ";", "MIs", ".", "erase", "(", "find", "(", "MIs", ",", "MI", ")", ",", "MIs", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters26", "Func": "RemoveMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49706, "Length": 65, "Cover_Rate": 0.46099290780141844} {"Template_token": ["", "PreviousRegSeqByUndefCount", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MB", "->", "begin", "(", ")", ",", "MIIE", "=", "MB", "->", "end", "(", ")", ";", "MII", "!=", "MIIE", ";", "++", "MII", ")", "{", "MachineInstr", "*", "MI", "=", "MII", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "It", "=", "MRI", "->", "def_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "def_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "RemoveMI", "(", "&", "(", "*", "It", ")", ")", ";", "}", "}", "continue", ";", "}", "RegSeqInfo", "R", "(", "*", "MRI", ",", "MI", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "RegSeqInfo", "CandidateR", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters29", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49707, "Length": 301, "Cover_Rate": 0.7149643705463183} {"Template_token": ["", "PreviousRegSeq", ".", "clear", "(", ")", ";", "PreviousRegSeqByReg", ".", "clear", "(", ")", ";", "PreviousRegSeqByUndefCount", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MB", "->", "begin", "(", ")", ",", "MIIE", "=", "MB", "->", "end", "(", ")", ";", "MII", "!=", "MIIE", ";", "++", "MII", ")", "{", "MachineInstr", "*", "MI", "=", "MII", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "It", "=", "MRI", "->", "def_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "def_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "RemoveMI", "(", "&", "(", "*", "It", ")", ")", ";", "}", "}", "continue", ";", "}", "RegSeqInfo", "R", "(", "*", "MRI", ",", "MI", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["MI", "->", "dump", "(", ")", ";"], "File": "R600OptimizeVectorRegisters29", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49708, "Length": 187, "Cover_Rate": 0.44418052256532065} {"Template_token": ["", "assert", "(", "MRI", ".", "isSSA", "(", ")", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "return", "MI", "&&", "MI", "->", "isImplicitDef", "(", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters34", "Func": "isImplicitlyDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49709, "Length": 43, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "MachineInstr", "*", "Tmp", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SubReg", ")", ".", "addImm", "(", "Chan", ")", ";", "UpdatedRegToChan", "[", "SubReg", "]", "=", "Chan", ";", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "ChanPos", "=", "llvm", "::", "find", "(", "UpdatedUndef", ",", "Chan", ")", ";", "if", "(", "ChanPos", "!=", "UpdatedUndef", ".", "end", "(", ")", ")", "UpdatedUndef", ".", "erase", "(", "ChanPos", ")", ";", "assert", "(", "!", "is_contained", "(", "UpdatedUndef", ",", "Chan", ")", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Tmp", "->", "dump", "(", ")", ";", ")", ";", "(", "void", ")", "Tmp", ";", "SrcVec", "=", "DstReg", ";", "}", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SrcVec", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "NewMI", "->", "dump", "(", ")", ";", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "R600OptimizeVectorRegisters34", "Func": "RebuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49710, "Length": 171, "Cover_Rate": 0.3569937369519833} {"Template_token": ["", "VectorRegMerger", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters4", "Func": "R600VectorRegMerger", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49711, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "VectorRegMerger", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters4", "Func": "R600VectorRegMerger", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49712, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "return", "MI", "&&", "MI", "->", "isImplicitDef", "(", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters5", "Func": "isImplicitlyDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49713, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["return", "MI", "&&", "MI", "->", "isImplicitDef", "(", ")", ";"], "File": "R600OptimizeVectorRegisters5", "Func": "isImplicitlyDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49714, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "VectorRegMerger", "::", "areAllUsesSwizzeable", "(", "Register", "Reg", ")", "const", "{", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "It", "=", "MRI", "->", "use_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "!", "canSwizzle", "(", "*", "It", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters", "Func": "areAllUsesSwizzeable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49715, "Length": 57, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "VectorRegMerger", "::", "canSwizzle", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "R600OptimizeVectorRegisters", "Func": "canSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49716, "Length": 55, "Cover_Rate": 0.873015873015873} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "R600OptimizeVectorRegisters", "Func": "canSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49717, "Length": 23, "Cover_Rate": 0.36507936507936506} {"Template_token": ["", "llvm", "::", "FunctionPass", "*", "llvm", "::", "createVectorRegMerger", "(", ")", "{", "return", "new", "VectorRegMerger", "(", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters", "Func": "createR600VectorRegMerger", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49718, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "llvm", "::", "FunctionPass", "*", "llvm", "::", "createVectorRegMerger", "(", ")", "{"], "ground_truth": ["return", "new", "VectorRegMerger", "(", ")", ";"], "File": "R600OptimizeVectorRegisters", "Func": "createR600VectorRegMerger", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49719, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "const", "MachineInstr", "*", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["return", "MI", "&&", "MI", "->", "isImplicitDef", "(", ")", ";"], "File": "R600OptimizeVectorRegisters", "Func": "isImplicitlyDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49722, "Length": 21, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "VectorRegMerger", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters", "Func": "R600VectorRegMerger", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49723, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "VectorRegMerger", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters", "Func": "R600VectorRegMerger", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49724, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "DenseMap", "<", "Register", ",", "unsigned", ">", "UpdatedRegToChan", "=", "BaseR", "->", "RegToChan", ";", "std", "::", "vector", "<", "Register", ">", "UpdatedUndef", "=", "BaseR", "->", "UndefReg", ";", "for", "(", "DenseMap", "<", "Register", ",", "unsigned", ">", "::", "iterator", "It", "=", "R", "->", "RegToChan", ".", "begin", "(", ")", ",", "E", "=", "R", "->", "RegToChan", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "Register", "DstReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SubReg", "=", "(", "*", "It", ")", ".", "first", ";", "unsigned", "Swizzle", "=", "(", "*", "It", ")", ".", "second", ";", "unsigned", "Chan", "=", "getReassignedChan", "(", "RemapChan", ",", "Swizzle", ")", ";", "MachineInstr", "*", "Tmp", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcVec", ")", ".", "addReg", "(", "SubReg", ")", ".", "addImm", "(", "Chan", ")", ";", "UpdatedRegToChan", "[", "SubReg", "]", "=", "Chan", ";", "std", "::", "vector", "<", "Register", ">", "::", "iterator", "ChanPos", "=", "llvm", "::", "find", "(", "UpdatedUndef", ",", "Chan", ")", ";"], "ground_truth": ["if", "(", "ChanPos", "!=", "UpdatedUndef", ".", "end", "(", ")", ")", "UpdatedUndef", ".", "erase", "(", "ChanPos", ")", ";"], "File": "R600OptimizeVectorRegisters", "Func": "RebuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49725, "Length": 183, "Cover_Rate": 0.38204592901878914} {"Template_token": ["", "unsigned", "Chan", "=", "Instr", "->", "getOperand", "(", "i", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "isImplicitlyDef", "(", "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ")", "UndefReg", ".", "push_back", "(", "Chan", ")", ";", "else", "RegToChan", "[", "MO", ".", "getReg", "(", ")", "]", "=", "Chan", ";", "}"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters", "Func": "RegSeqInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49726, "Length": 50, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "void", "VectorRegMerger", "::", "RemoveMI", "(", "MachineInstr", "*", "MI", ")", "{", "for", "(", "InstructionSetMap", "::", "iterator", "It", "=", "PreviousRegSeqByReg", ".", "begin", "(", ")", ",", "E", "=", "PreviousRegSeqByReg", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", "=", "(", "*", "It", ")", ".", "second", ";", "MIs", ".", "erase", "(", "llvm", "::", "find", "(", "MIs", ",", "MI", ")", ",", "MIs", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters", "Func": "RemoveMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49727, "Length": 77, "Cover_Rate": 0.5310344827586206} {"Template_token": ["", "void", "VectorRegMerger", "::", "RemoveMI", "(", "MachineInstr", "*", "MI", ")", "{", "for", "(", "InstructionSetMap", "::", "iterator", "It", "=", "PreviousRegSeqByReg", ".", "begin", "(", ")", ",", "E", "=", "PreviousRegSeqByReg", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", "=", "(", "*", "It", ")", ".", "second", ";", "MIs", ".", "erase", "(", "llvm", "::", "find", "(", "MIs", ",", "MI", ")", ",", "MIs", ".", "end", "(", ")", ")", ";", "}", "for", "(", "InstructionSetMap", "::", "iterator", "It", "=", "PreviousRegSeqByUndefCount", ".", "begin", "(", ")", ",", "E", "=", "PreviousRegSeqByUndefCount", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", "=", "(", "*", "It", ")", ".", "second", ";", "MIs", ".", "erase", "(", "llvm", "::", "find", "(", "MIs", ",", "MI", ")", ",", "MIs", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters", "Func": "RemoveMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49728, "Length": 144, "Cover_Rate": 0.993103448275862} {"Template_token": ["", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "}", ")", ";", "RegSeqInfo", "CandidateR", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "RemapChan", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";", "trackR", "(", "R", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "R", ",", "CandidateR", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR", ".", "Instr", ")", ";"], "ground_truth": ["MII", "=", "RebuildVector", "(", "&", "R", ",", "&", "CandidateR", ",", "RemapChan", ")", ";"], "File": "R600OptimizeVectorRegisters", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49729, "Length": 157, "Cover_Rate": 0.3747016706443914} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "unsigned", "Swizzle", "=", "MI", ".", "getOperand", "(", "i", "+", "Offset", ")", ".", "getImm", "(", ")", "+", "", ";", "for", "(", "unsigned", "j", "=", "", ",", "e", "=", "RemapChan", ".", "size", "(", ")", ";", "j", "<", "e", ";", "j", "++", ")", "{", "if", "(", "RemapChan", "[", "j", "]", ".", "first", "==", "Swizzle", ")", "{"], "ground_truth": ["MI", ".", "getOperand", "(", "i", "+", "Offset", ")", ".", "setImm", "(", "RemapChan", "[", "j", "]", ".", "second", "-", "", ")", ";"], "File": "R600OptimizeVectorRegisters", "Func": "SwizzleInput", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49730, "Length": 89, "Cover_Rate": 0.5816993464052288} {"Template_token": ["", "for", "(", "DenseMap", "<", "Register", ",", "unsigned", ">", "::", "const_iterator", "It", "=", "R", ".", "RegToChan", ".", "begin", "(", ")", ",", "E", "=", "R", ".", "RegToChan", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "PreviousRegSeqByReg", "[", "(", "*", "It", ")", ".", "first", "]", ".", "push_back", "(", "R", ".", "Instr", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters", "Func": "trackRSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49731, "Length": 56, "Cover_Rate": 0.5894736842105263} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "PreviousRegSeqByReg", "[", "MOp", "->", "getReg", "(", ")", "]", ")", "{", "CompatibleR", "=", "PreviousRegSeq", "[", "MI", "]", ";", "if", "(", "R", "==", "CompatibleR", ")", "continue", ";", "if", "(", "tryMergeVector", "(", "&", "CompatibleR", ",", "&", "R", ",", "RemapChan", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters", "Func": "tryMergeUsingCommonSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49732, "Length": 48, "Cover_Rate": 0.3356643356643357} {"Template_token": ["", "unsigned", "CurrentUndexIdx", "=", "", ";", "for", "(", "DenseMap", "<", "Register", ",", "unsigned", ">", "::", "iterator", "It", "=", "ToMerge", "->", "RegToChan", ".", "begin", "(", ")", ",", "E", "=", "ToMerge", "->", "RegToChan", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "DenseMap", "<", "Register", ",", "unsigned", ">", "::", "const_iterator", "PosInUntouched", "=", "Untouched", "->", "RegToChan", ".", "find", "(", "(", "*", "It", ")", ".", "first", ")", ";", "if", "(", "PosInUntouched", "!=", "Untouched", "->", "RegToChan", ".", "end", "(", ")", ")", "{", "Remap", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "(", "*", "It", ")", ".", "second", ",", "(", "*", "PosInUntouched", ")", ".", "second", ")", ")", ";", "continue", ";", "}", "if", "(", "CurrentUndexIdx", ">=", "Untouched", "->", "UndefReg", ".", "size", "(", ")", ")", "return", "false", ";", "Remap", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "(", "*", "It", ")", ".", "second", ",", "Untouched", "->", "UndefReg", "[", "CurrentUndexIdx", "++", "]", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "R600OptimizeVectorRegisters", "Func": "tryMergeVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49733, "Length": 161, "Cover_Rate": 0.8341968911917098} {"Template_token": ["", "unsigned", "Op", "=", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "bank_swizzle", ")", ";", "MI", "->", "getOperand", "(", "Op", ")", ".", "setImm", "(", "BS", "[", "i", "]", ")", ";", "}", "unsigned", "Op", "=", "TII", "->", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "bank_swizzle", ")", ";", "MI", ".", "getOperand", "(", "Op", ")", ".", "setImm", "(", "BS", ".", "back", "(", ")", ")", ";", "if", "(", "!", "CurrentPacketMIs", ".", "empty", "(", ")", ")", "setIsLastBit", "(", "CurrentPacketMIs", ".", "back", "(", ")", ",", "", ")", ";", "substitutePV", "(", "MI", ",", "PV", ")", ";", "MachineBasicBlock", "::", "iterator", "It", "=", "VLIWPacketizerList", "::", "addToPacket", "(", "MI", ")", ";", "if", "(", "isTransSlot", ")", "{", "endPacket", "(", "std", "::", "next", "(", "It", ")", "->", "getParent", "(", ")", ",", "std", "::", "next", "(", "It", ")", ")", ";"], "ground_truth": ["}"], "File": "R600Packetizer (2)1", "Func": "addToPacket", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49734, "Length": 134, "Cover_Rate": 0.48028673835125446} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "FirstInBundle", "=", "CurrentPacketMIs", ".", "empty", "(", ")", "?", "&", "MI", ":", "CurrentPacketMIs", ".", "front", "(", ")", ";", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", "=", "getPreviousVector", "(", "FirstInBundle", ")", ";", "std", "::", "vector", "<", "InstrInfo", "::", "BankSwizzle", ">", "BS", ";", "bool", "isTransSlot", ";", "if", "(", "isBundlableWithCurrentPMI", "(", "MI", ",", "PV", ",", "BS", ",", "isTransSlot", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CurrentPacketMIs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "MachineInstr", "*", "MI", "=", "CurrentPacketMIs", "[", "i", "]", ";", "unsigned", "Op", "=", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "bank_swizzle", ")", ";", "MI", "->", "getOperand", "(", "Op", ")", ".", "setImm", "(", "BS", "[", "i", "]", ")", ";", "}", "unsigned", "Op", "=", "TII", "->", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "bank_swizzle", ")", ";", "MI", ".", "getOperand", "(", "Op", ")", ".", "setImm", "(", "BS", ".", "back", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CurrentPacketMIs", ".", "empty", "(", ")", ")", "setIsLastBit", "(", "CurrentPacketMIs", ".", "back", "(", ")", ",", "", ")", ";"], "File": "R600Packetizer (2)1", "Func": "addToPacket", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49735, "Length": 182, "Cover_Rate": 0.6523297491039427} {"Template_token": ["", "return", "new", "Packetizer", "(", ")", ";"], "ground_truth": ["}"], "File": "R600Packetizer (2)1", "Func": "createR600Packetizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49736, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "llvm", "::", "FunctionPass", "*", "llvm", "::", "createPacketizer", "(", ")", "{", "return", "new", "Packetizer", "(", ")", ";"], "ground_truth": ["}"], "File": "R600Packetizer (2)1", "Func": "createR600Packetizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49737, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CurrentPacketMIs", ".", "size", "(", ")", "-", "", ";", "i", "<", "e", ";", "i", "++", ")", "{", "CurrentPacketMIs", "[", "i", "]", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "}"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "R600Packetizer (2)1", "Func": "fitsConstReadLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49738, "Length": 47, "Cover_Rate": 0.5875} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "R600Packetizer (2)1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49739, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isTrans", "=", "false", ";", "int", "BISlot", "=", "getSlot", "(", "*", "BI", ")", ";", "if", "(", "LastDstChan", ">=", "BISlot", ")", "isTrans", "=", "true", ";", "LastDstChan", "=", "BISlot", ";", "if", "(", "TII", "->", "isPredicated", "(", "*", "BI", ")", ")", "continue", ";", "int", "OperandIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "", "::", "write", ")", ";", "if", "(", "OperandIdx", ">", "-", "", "&&", "BI", "->", "getOperand", "(", "OperandIdx", ")", ".", "getImm", "(", ")", "==", "", ")", "continue", ";", "int", "DstIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "", "::", "dst", ")", ";", "if", "(", "DstIdx", "==", "-", "", ")", "{", "continue", ";", "}", "Register", "Dst", "=", "BI", "->", "getOperand", "(", "DstIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "isTrans", "||", "TII", "->", "isTransOnly", "(", "*", "BI", ")", ")", "{", "Result", "[", "Dst", "]", "=", "", ";", "continue", ";", "}", "if", "(", "BI", "->", "getOpcode", "(", ")", "==", "", "||", "BI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Result", "[", "Dst", "]", "=", "", ";", "continue", ";", "}", "if", "(", "Dst", "==", "", ")", "{", "continue", ";"], "ground_truth": ["}"], "File": "R600Packetizer (2)1", "Func": "getPreviousVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49740, "Length": 185, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "getSlot", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "TRI", ".", "getHWRegChan", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "R600Packetizer (2)1", "Func": "getSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49741, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "bool", "ignorePseudoInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ")", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "R600Packetizer (2)1", "Func": "ignorePseudoInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49743, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "if", "(", "!", "isTransSlot", "&&", "!", "CurrentPacketMIs", ".", "empty", "(", ")", ")", "{", "if", "(", "getSlot", "(", "MI", ")", "<=", "getSlot", "(", "*", "CurrentPacketMIs", ".", "back", "(", ")", ")", ")", "{", "if", "(", "ConsideredInstUsesAlreadyWrittenVectorElement", "&&", "!", "TII", "->", "isVectorOnly", "(", "MI", ")", "&&", "VLIW5", ")", "{", "isTransSlot", "=", "true", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["MI", ".", "dump", "(", ")", ";"], "File": "R600Packetizer (2)1", "Func": "isBundlableWithCurrentPMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49746, "Length": 65, "Cover_Rate": 0.52} {"Template_token": ["", "isTransSlot", "=", "TII", "->", "isTransOnly", "(", "MI", ")", ";", "assert", "(", "!", "isTransSlot", "||", "VLIW5", ")", ";", "if", "(", "!", "isTransSlot", "&&", "!", "CurrentPacketMIs", ".", "empty", "(", ")", ")", "{", "if", "(", "getSlot", "(", "MI", ")", "<=", "getSlot", "(", "*", "CurrentPacketMIs", ".", "back", "(", ")", ")", ")", "{", "if", "(", "ConsideredInstUsesAlreadyWrittenVectorElement", "&&", "!", "TII", "->", "isVectorOnly", "(", "MI", ")", "&&", "VLIW5", ")", "{", "isTransSlot", "=", "true", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "R600Packetizer (2)1", "Func": "isBundlableWithCurrentPMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49747, "Length": 85, "Cover_Rate": 0.68} {"Template_token": ["", "bool", "isLegalToPacketizeTogether", "(", "SUnit", "*", "SUI", ",", "SUnit", "*", "SUJ", ")", "override", "{", "MachineInstr", "*", "MII", "=", "SUI", "->", "getInstr", "(", ")", ",", "*", "MIJ", "=", "SUJ", "->", "getInstr", "(", ")", ";", "if", "(", "getSlot", "(", "*", "MII", ")", "==", "getSlot", "(", "*", "MIJ", ")", ")", "ConsideredInstUsesAlreadyWrittenVectorElement", "=", "true", ";", "int", "OpI", "=", "TII", "->", "getOperandIdx", "(", "MII", "->", "getOpcode", "(", ")", ",", "", "::", "pred_sel", ")", ",", "OpJ", "=", "TII", "->", "getOperandIdx", "(", "MIJ", "->", "getOpcode", "(", ")", ",", "", "::", "pred_sel", ")", ";", "Register", "PredI", "=", "(", "OpI", ">", "-", "", ")", "?", "MII", "->", "getOperand", "(", "OpI", ")", ".", "getReg", "(", ")", ":", "Register", "(", ")", ",", "PredJ", "=", "(", "OpJ", ">", "-", "", ")", "?", "MIJ", "->", "getOperand", "(", "OpJ", ")", ".", "getReg", "(", ")", ":", "Register", "(", ")", ";", "if", "(", "PredI", "!=", "PredJ", ")", "return", "false", ";", "if", "(", "SUJ", "->", "isSucc", "(", "SUI", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SUJ", "->", "Succs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "SDep", "&", "Dep", "=", "SUJ", "->", "Succs", "[", "i", "]", ";", "if", "(", "Dep", ".", "getSUnit", "(", ")", "!=", "SUI", ")", "continue", ";", "if", "(", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Anti", ")", "continue", ";", "if", "(", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Output", ")", "if", "(", "MII", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MIJ", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "continue", ";", "return", "false", ";", "}", "}", "bool", "ARDef", "=", "TII", "->", "definesAddressRegister", "(", "*", "MII", ")", "||", "TII", "->", "definesAddressRegister", "(", "*", "MIJ", ")", ";", "bool", "ARUse", "=", "TII", "->", "usesAddressRegister", "(", "*", "MII", ")", "||", "TII", "->", "usesAddressRegister", "(", "*", "MIJ", ")", ";", "return", "!", "ARDef", "||", "!", "ARUse", ";"], "ground_truth": ["}"], "File": "R600Packetizer (2)1", "Func": "isLegalToPacketizeTogether", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49748, "Length": 305, "Cover_Rate": 0.9870550161812298} {"Template_token": ["", "bool", "isLegalToPruneDependencies", "(", "SUnit", "*", "SUI", ",", "SUnit", "*", "SUJ", ")", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "R600Packetizer (2)1", "Func": "isLegalToPruneDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49749, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isLegalToPruneDependencies", "(", "SUnit", "*", "SUI", ",", "SUnit", "*", "SUJ", ")", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "R600Packetizer (2)1", "Func": "isLegalToPruneDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49750, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "!", "TII", "->", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";"], "File": "R600Packetizer (2)1", "Func": "isSoloInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49751, "Length": 30, "Cover_Rate": 0.44776119402985076} {"Template_token": ["", "Packetizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600Packetizer (2)1", "Func": "R600Packetizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49752, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "Packetizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600Packetizer (2)1", "Func": "R600Packetizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49753, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "PacketizerList", "(", "MachineFunction", "&", "MF", ",", "const", "Subtarget", "&", "ST", ",", "MachineLoopInfo", "&", "MLI", ")", ":", "VLIWPacketizerList", "(", "MF", ",", "MLI", ",", "nullptr", ")", ",", "TII", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "TII", "->", "getRegisterInfo", "(", ")", ")", "{"], "ground_truth": ["VLIW5", "=", "!", "ST", ".", "hasCaymanISA", "(", ")", ";"], "File": "R600Packetizer (2)1", "Func": "R600PacketizerList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49754, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "}", "}", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "unsigned", "RemainingCount", "=", "MBB", "->", "size", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "RegionEnd", "=", "MBB", "->", "end", "(", ")", ";", "RegionEnd", "!=", "MBB", "->", "begin", "(", ")", ";", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "RegionEnd", ";", "for", "(", ";", "I", "!=", "MBB", "->", "begin", "(", ")", ";", "--", "I", ",", "--", "RemainingCount", ")", "{", "if", "(", "TII", "->", "isSchedulingBoundary", "(", "*", "std", "::", "prev", "(", "I", ")", ",", "&", "*", "MBB", ",", "Fn", ")", ")", "break", ";", "}", "I", "=", "MBB", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "RegionEnd", ")", "{", "RegionEnd", "=", "std", "::", "prev", "(", "RegionEnd", ")", ";", "--", "RemainingCount", ";", "continue", ";", "}", "if", "(", "I", "==", "std", "::", "prev", "(", "RegionEnd", ")", ")", "{", "RegionEnd", "=", "std", "::", "prev", "(", "RegionEnd", ")", ";", "continue", ";", "}", "Packetizer", ".", "PacketizeMIs", "(", "&", "*", "MBB", ",", "&", "*", "I", ",", "RegionEnd", ")", ";", "RegionEnd", "=", "I", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "R600Packetizer (2)1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49756, "Length": 190, "Cover_Rate": 0.5248618784530387} {"Template_token": ["", "void", "setIsLastBit", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Bit", ")", "const", "{", "unsigned", "LastOp", "=", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "last", ")", ";"], "ground_truth": ["MI", "->", "getOperand", "(", "LastOp", ")", ".", "setImm", "(", "Bit", ")", ";"], "File": "R600Packetizer (2)1", "Func": "setIsLastBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49757, "Length": 42, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "It", "=", "PVs", ".", "find", "(", "Src", ")", ";"], "ground_truth": ["if", "(", "It", "!=", "PVs", ".", "end", "(", ")", ")", "MI", ".", "getOperand", "(", "OperandIdx", ")", ".", "setReg", "(", "It", "->", "second", ")", ";"], "File": "R600Packetizer (2)1", "Func": "substitutePV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49758, "Length": 42, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "", "::", "src0", ",", "", "::", "src1", ",", "", "::", "src2", "}", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "int", "OperandIdx", "=", "TII", "->", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "Ops", "[", "i", "]", ")", ";", "if", "(", "OperandIdx", "<", "", ")", "continue", ";"], "ground_truth": ["Register", "Src", "=", "MI", ".", "getOperand", "(", "OperandIdx", ")", ".", "getReg", "(", ")", ";"], "File": "R600Packetizer10", "Func": "substitutePV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49759, "Length": 69, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "MI", ".", "getOperand", "(", "Op", ")", ".", "setImm", "(", "BS", ".", "back", "(", ")", ")", ";", "if", "(", "!", "CurrentPacketMIs", ".", "empty", "(", ")", ")", "setIsLastBit", "(", "CurrentPacketMIs", ".", "back", "(", ")", ",", "", ")", ";", "substitutePV", "(", "MI", ",", "PV", ")", ";", "MachineBasicBlock", "::", "iterator", "It", "=", "VLIWPacketizerList", "::", "addToPacket", "(", "MI", ")", ";", "if", "(", "isTransSlot", ")", "{", "endPacket", "(", "std", "::", "next", "(", "It", ")", "->", "getParent", "(", ")", ",", "std", "::", "next", "(", "It", ")", ")", ";", "}", "return", "It", ";", "}", "endPacket", "(", "MI", ".", "getParent", "(", ")", ",", "MI", ")", ";"], "ground_truth": ["if", "(", "TII", "->", "isTransOnly", "(", "MI", ")", ")", "return", "MI", ";"], "File": "R600Packetizer11", "Func": "addToPacket", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49760, "Length": 109, "Cover_Rate": 0.3906810035842294} {"Template_token": ["", "if", "(", "!", "TII", "->", "isALUInstr", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "I", "->", "isBundle", "(", ")", ")", "return", "Result", ";", "MachineBasicBlock", "::", "instr_iterator", "BI", "=", "I", ".", "getInstrIterator", "(", ")", ";", "if", "(", "I", "->", "isBundle", "(", ")", ")", "BI", "++", ";", "int", "LastDstChan", "=", "-", "", ";", "do", "{", "bool", "isTrans", "=", "false", ";", "int", "BISlot", "=", "getSlot", "(", "*", "BI", ")", ";", "if", "(", "LastDstChan", ">=", "BISlot", ")", "isTrans", "=", "true", ";", "LastDstChan", "=", "BISlot", ";", "if", "(", "TII", "->", "isPredicated", "(", "*", "BI", ")", ")", "continue", ";", "int", "OperandIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "", "::", "write", ")", ";", "if", "(", "OperandIdx", ">", "-", "", "&&", "BI", "->", "getOperand", "(", "OperandIdx", ")", ".", "getImm", "(", ")", "==", "", ")", "continue", ";", "int", "DstIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "", "::", "dst", ")", ";", "if", "(", "DstIdx", "==", "-", "", ")", "{", "continue", ";", "}", "unsigned", "Dst", "=", "BI", "->", "getOperand", "(", "DstIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "isTrans", "||", "TII", "->", "isTransOnly", "(", "*", "BI", ")", ")", "{", "Result", "[", "Dst", "]", "=", "", ";", "continue", ";", "}", "if", "(", "BI", "->", "getOpcode", "(", ")", "==", "", "||", "BI", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["Result", "[", "Dst", "]", "=", "", ";"], "File": "R600Packetizer11", "Func": "getPreviousVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49761, "Length": 226, "Cover_Rate": 0.6108108108108108} {"Template_token": ["", "if", "(", "PredI", "!=", "PredJ", ")", "return", "false", ";", "if", "(", "SUJ", "->", "isSucc", "(", "SUI", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SUJ", "->", "Succs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "SDep", "&", "Dep", "=", "SUJ", "->", "Succs", "[", "i", "]", ";", "if", "(", "Dep", ".", "getSUnit", "(", ")", "!=", "SUI", ")", "continue", ";", "if", "(", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Anti", ")", "continue", ";", "if", "(", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Output", ")", "if", "(", "MII", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MIJ", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "continue", ";", "return", "false", ";", "}", "}"], "ground_truth": ["bool", "ARDef", "=", "TII", "->", "definesAddressRegister", "(", "*", "MII", ")", "||", "TII", "->", "definesAddressRegister", "(", "*", "MIJ", ")", ";"], "File": "R600Packetizer11", "Func": "isLegalToPacketizeTogether", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49762, "Length": 144, "Cover_Rate": 0.4721311475409836} {"Template_token": ["", "if", "(", "MI", "->", "isKill", "(", ")", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "DeleteMI", "=", "MI", ";", "++", "MI", ";", "MBB", "->", "erase", "(", "DeleteMI", ")", ";", "End", "=", "MBB", "->", "end", "(", ")", ";", "continue", ";", "}", "++", "MI", ";", "}", "}", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "unsigned", "RemainingCount", "=", "MBB", "->", "size", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "RegionEnd", "=", "MBB", "->", "end", "(", ")", ";", "RegionEnd", "!=", "MBB", "->", "begin", "(", ")", ";", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "RegionEnd", ";", "for", "(", ";", "I", "!=", "MBB", "->", "begin", "(", ")", ";", "--", "I", ",", "--", "RemainingCount", ")", "{", "if", "(", "TII", "->", "isSchedulingBoundary", "(", "*", "std", "::", "prev", "(", "I", ")", ",", "&", "*", "MBB", ",", "Fn", ")", ")", "break", ";", "}", "I", "=", "MBB", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "RegionEnd", ")", "{", "RegionEnd", "=", "std", "::", "prev", "(", "RegionEnd", ")", ";", "--", "RemainingCount", ";"], "ground_truth": ["continue", ";"], "File": "R600Packetizer11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49763, "Length": 211, "Cover_Rate": 0.5158924205378973} {"Template_token": ["", "bool", "isTrans", "=", "false", ";", "int", "BISlot", "=", "getSlot", "(", "*", "BI", ")", ";", "if", "(", "LastDstChan", ">=", "BISlot", ")", "isTrans", "=", "true", ";", "LastDstChan", "=", "BISlot", ";", "if", "(", "TII", "->", "isPredicated", "(", "*", "BI", ")", ")", "continue", ";", "int", "OperandIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "", "::", "write", ")", ";", "if", "(", "OperandIdx", ">", "-", "", "&&", "BI", "->", "getOperand", "(", "OperandIdx", ")", ".", "getImm", "(", ")", "==", "", ")", "continue", ";", "int", "DstIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "", "::", "dst", ")", ";", "if", "(", "DstIdx", "==", "-", "", ")", "{", "continue", ";", "}", "unsigned", "Dst", "=", "BI", "->", "getOperand", "(", "DstIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "isTrans", "||", "TII", "->", "isTransOnly", "(", "*", "BI", ")", ")", "{", "Result", "[", "Dst", "]", "=", "", ";", "continue", ";", "}", "if", "(", "BI", "->", "getOpcode", "(", ")", "==", "", "||", "BI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Result", "[", "Dst", "]", "=", "", ";"], "ground_truth": ["continue", ";"], "File": "R600Packetizer13", "Func": "getPreviousVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49764, "Length": 174, "Cover_Rate": 0.4702702702702703} {"Template_token": ["", "if", "(", "SUJ", "->", "isSucc", "(", "SUI", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SUJ", "->", "Succs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "SDep", "&", "Dep", "=", "SUJ", "->", "Succs", "[", "i", "]", ";", "if", "(", "Dep", ".", "getSUnit", "(", ")", "!=", "SUI", ")", "continue", ";", "if", "(", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Anti", ")", "continue", ";", "if", "(", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Output", ")", "if", "(", "MII", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MIJ", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "continue", ";", "return", "false", ";", "}", "}", "bool", "ARDef", "=", "TII", "->", "definesAddressRegister", "(", "*", "MII", ")", "||", "TII", "->", "definesAddressRegister", "(", "*", "MIJ", ")", ";", "bool", "ARUse", "=", "TII", "->", "usesAddressRegister", "(", "*", "MII", ")", "||", "TII", "->", "usesAddressRegister", "(", "*", "MIJ", ")", ";", "return", "!", "ARDef", "||", "!", "ARUse", ";"], "ground_truth": ["}"], "File": "R600Packetizer13", "Func": "isLegalToPacketizeTogether", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49765, "Length": 162, "Cover_Rate": 0.5311475409836065} {"Template_token": ["", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "OperandIdx", ")", ".", "getReg", "(", ")", ";", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "It", "=", "PVs", ".", "find", "(", "Src", ")", ";", "if", "(", "It", "!=", "PVs", ".", "end", "(", ")", ")", "MI", ".", "getOperand", "(", "OperandIdx", ")", ".", "setReg", "(", "It", "->", "second", ")", ";", "}"], "ground_truth": ["}"], "File": "R600Packetizer13", "Func": "substitutePV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49766, "Length": 58, "Cover_Rate": 0.4027777777777778} {"Template_token": ["", "if", "(", "TII", "->", "isPredicated", "(", "&", "*", "BI", ")", ")", "continue", ";", "int", "OperandIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "", "::", "write", ")", ";", "if", "(", "OperandIdx", ">", "-", "", "&&", "BI", "->", "getOperand", "(", "OperandIdx", ")", ".", "getImm", "(", ")", "==", "", ")", "continue", ";", "int", "DstIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "", "::", "dst", ")", ";", "if", "(", "DstIdx", "==", "-", "", ")", "{", "continue", ";", "}", "unsigned", "Dst", "=", "BI", "->", "getOperand", "(", "DstIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "isTrans", "||", "TII", "->", "isTransOnly", "(", "&", "*", "BI", ")", ")", "{", "Result", "[", "Dst", "]", "=", "", ";", "continue", ";", "}", "if", "(", "BI", "->", "getOpcode", "(", ")", "==", "", "||", "BI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Result", "[", "Dst", "]", "=", "", ";", "continue", ";", "}", "if", "(", "Dst", "==", "", ")", "{", "continue", ";", "}", "unsigned", "PVReg", "=", "", ";", "switch", "(", "TRI", ".", "getHWRegChan", "(", "Dst", ")", ")", "{", "case", "", ":", "PVReg", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["PVReg", "=", "", ";"], "File": "R600Packetizer14", "Func": "getPreviousVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49767, "Length": 190, "Cover_Rate": 0.5093833780160858} {"Template_token": ["", "unsigned", "getSlot", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "TRI", ".", "getHWRegChan", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600Packetizer14", "Func": "getSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49768, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "}", "else", "return", "false", ";", "}", "}", "CurrentPacketMIs", ".", "push_back", "(", "MI", ")", ";", "if", "(", "!", "TII", "->", "fitsConstReadLimitations", "(", "CurrentPacketMIs", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CurrentPacketMIs", ".", "size", "(", ")", "-", "", ";", "i", "<", "e", ";", "i", "++", ")", "{", "CurrentPacketMIs", "[", "i", "]", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "}", "dbgs", "(", ")", "<<", "", ";", ")", ";", "CurrentPacketMIs", ".", "pop_back", "(", ")", ";", "return", "false", ";", "}", "if", "(", "!", "TII", "->", "fitsReadPortLimitations", "(", "CurrentPacketMIs", ",", "PV", ",", "BS", ",", "isTransSlot", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CurrentPacketMIs", ".", "size", "(", ")", "-", "", ";", "i", "<", "e", ";", "i", "++", ")", "{"], "ground_truth": ["CurrentPacketMIs", "[", "i", "]", "->", "dump", "(", ")", ";"], "File": "R600Packetizer14", "Func": "isBundlableWithCurrentPMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49772, "Length": 191, "Cover_Rate": 0.5634218289085545} {"Template_token": ["", "if", "(", "ConsideredInstUsesAlreadyWrittenVectorElement", "&&", "!", "TII", "->", "isVectorOnly", "(", "MI", ")", "&&", "VLIW5", ")", "{", "isTransSlot", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "}", "else", "return", "false", ";", "}", "}", "CurrentPacketMIs", ".", "push_back", "(", "MI", ")", ";", "if", "(", "!", "TII", "->", "fitsConstReadLimitations", "(", "CurrentPacketMIs", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CurrentPacketMIs", ".", "size", "(", ")", "-", "", ";", "i", "<", "e", ";", "i", "++", ")", "{", "CurrentPacketMIs", "[", "i", "]", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "R600Packetizer14", "Func": "isBundlableWithCurrentPMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49773, "Length": 121, "Cover_Rate": 0.35693215339233036} {"Template_token": ["", "bool", "isLegalToPacketizeTogether", "(", "SUnit", "*", "SUI", ",", "SUnit", "*", "SUJ", ")", "override", "{", "MachineInstr", "*", "MII", "=", "SUI", "->", "getInstr", "(", ")", ",", "*", "MIJ", "=", "SUJ", "->", "getInstr", "(", ")", ";", "if", "(", "getSlot", "(", "MII", ")", "==", "getSlot", "(", "MIJ", ")", ")", "ConsideredInstUsesAlreadyWrittenVectorElement", "=", "true", ";", "int", "OpI", "=", "TII", "->", "getOperandIdx", "(", "MII", "->", "getOpcode", "(", ")", ",", "", "::", "pred_sel", ")", ",", "OpJ", "=", "TII", "->", "getOperandIdx", "(", "MIJ", "->", "getOpcode", "(", ")", ",", "", "::", "pred_sel", ")", ";", "unsigned", "PredI", "=", "(", "OpI", ">", "-", "", ")", "?", "MII", "->", "getOperand", "(", "OpI", ")", ".", "getReg", "(", ")", ":", "", ",", "PredJ", "=", "(", "OpJ", ">", "-", "", ")", "?", "MIJ", "->", "getOperand", "(", "OpJ", ")", ".", "getReg", "(", ")", ":", "", ";", "if", "(", "PredI", "!=", "PredJ", ")", "return", "false", ";", "if", "(", "SUJ", "->", "isSucc", "(", "SUI", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SUJ", "->", "Succs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "SDep", "&", "Dep", "=", "SUJ", "->", "Succs", "[", "i", "]", ";"], "File": "R600Packetizer14", "Func": "isLegalToPacketizeTogether", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49774, "Length": 184, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "if", "(", "TII", "->", "isVector", "(", "*", "MI", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "TII", "->", "isALUInstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "true", ";"], "File": "R600Packetizer14", "Func": "isSoloInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49775, "Length": 30, "Cover_Rate": 0.4} {"Template_token": ["", "", "::", "src0", ",", "", "::", "src1", ",", "", "::", "src2", "}", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "int", "OperandIdx", "=", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "Ops", "[", "i", "]", ")", ";", "if", "(", "OperandIdx", "<", "", ")", "continue", ";"], "ground_truth": ["unsigned", "Src", "=", "MI", "->", "getOperand", "(", "OperandIdx", ")", ".", "getReg", "(", ")", ";"], "File": "R600Packetizer14", "Func": "substitutePV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49776, "Length": 69, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "return", "new", "Packetizer", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "R600Packetizer1", "Func": "createR600Packetizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49778, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CurrentPacketMIs", ".", "size", "(", ")", "-", "", ";", "i", "<", "e", ";", "i", "++", ")", "{", "CurrentPacketMIs", "[", "i", "]", "->", "dump", "(", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "R600Packetizer1", "Func": "fitsConstReadLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49779, "Length": 52, "Cover_Rate": 0.65} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "R600Packetizer1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49780, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "R600Packetizer1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49781, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "int", "OperandIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "", "::", "write", ")", ";", "if", "(", "OperandIdx", ">", "-", "", "&&", "BI", "->", "getOperand", "(", "OperandIdx", ")", ".", "getImm", "(", ")", "==", "", ")", "continue", ";", "int", "DstIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "", "::", "dst", ")", ";", "if", "(", "DstIdx", "==", "-", "", ")", "{", "continue", ";", "}", "unsigned", "Dst", "=", "BI", "->", "getOperand", "(", "DstIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "isTrans", "||", "TII", "->", "isTransOnly", "(", "&", "*", "BI", ")", ")", "{", "Result", "[", "Dst", "]", "=", "", ";", "continue", ";", "}", "if", "(", "BI", "->", "getOpcode", "(", ")", "==", "", "||", "BI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Result", "[", "Dst", "]", "=", "", ";", "continue", ";", "}", "if", "(", "Dst", "==", "", ")", "{", "continue", ";"], "ground_truth": ["}"], "File": "R600Packetizer1", "Func": "getPreviousVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49782, "Length": 146, "Cover_Rate": 0.3935309973045822} {"Template_token": ["", "if", "(", "!", "isTransSlot", "&&", "!", "CurrentPacketMIs", ".", "empty", "(", ")", ")", "{", "if", "(", "getSlot", "(", "MI", ")", "<=", "getSlot", "(", "*", "CurrentPacketMIs", ".", "back", "(", ")", ")", ")", "{", "if", "(", "ConsideredInstUsesAlreadyWrittenVectorElement", "&&", "!", "TII", "->", "isVectorOnly", "(", "&", "MI", ")", "&&", "VLIW5", ")", "{", "isTransSlot", "=", "true", ";", "DEBUG", "(", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "R600Packetizer1", "Func": "isBundlableWithCurrentPMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49783, "Length": 60, "Cover_Rate": 0.47244094488188976} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "return", "TII", "->", "isLDnstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600Packetizer1", "Func": "isSoloInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49784, "Length": 26, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "Packetizer", "(", "const", "TargetMachine", "&", "TM", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600Packetizer1", "Func": "R600Packetizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49785, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Packetizer", "(", "const", "TargetMachine", "&", "TM", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600Packetizer1", "Func": "R600Packetizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49786, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "PacketizerList", "(", "MachineFunction", "&", "MF", ",", "MachineLoopInfo", "&", "MLI", ")", ":", "VLIWPacketizerList", "(", "MF", ",", "MLI", ",", "nullptr", ")", ",", "TII", "(", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ")", ",", "TRI", "(", "TII", "->", "getRegisterInfo", "(", ")", ")", "{", "VLIW5", "=", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasCaymanISA", "(", ")", ";"], "ground_truth": ["}"], "File": "R600Packetizer1", "Func": "R600PacketizerList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49787, "Length": 67, "Cover_Rate": 1.0} {"Template_token": ["", "PacketizerList", "(", "MachineFunction", "&", "MF", ",", "MachineLoopInfo", "&", "MLI", ")", ":", "VLIWPacketizerList", "(", "MF", ",", "MLI", ",", "nullptr", ")", ",", "TII", "(", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ")", ",", "TRI", "(", "TII", "->", "getRegisterInfo", "(", ")", ")", "{", "VLIW5", "=", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasCaymanISA", "(", ")", ";"], "ground_truth": ["}"], "File": "R600Packetizer1", "Func": "R600PacketizerList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49788, "Length": 67, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "DeleteMI", "=", "MI", ";", "++", "MI", ";", "MBB", "->", "erase", "(", "DeleteMI", ")", ";", "End", "=", "MBB", "->", "end", "(", ")", ";", "continue", ";", "}", "++", "MI", ";", "}", "}", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "unsigned", "RemainingCount", "=", "MBB", "->", "size", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "RegionEnd", "=", "MBB", "->", "end", "(", ")", ";", "RegionEnd", "!=", "MBB", "->", "begin", "(", ")", ";", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "RegionEnd", ";", "for", "(", ";", "I", "!=", "MBB", "->", "begin", "(", ")", ";", "--", "I", ",", "--", "RemainingCount", ")", "{", "if", "(", "TII", "->", "isSchedulingBoundary", "(", "&", "*", "std", "::", "prev", "(", "I", ")", ",", "&", "*", "MBB", ",", "Fn", ")", ")", "break", ";", "}", "I", "=", "MBB", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "RegionEnd", ")", "{", "RegionEnd", "=", "std", "::", "prev", "(", "RegionEnd", ")", ";", "--", "RemainingCount", ";", "continue", ";", "}", "if", "(", "I", "==", "std", "::", "prev", "(", "RegionEnd", ")", ")", "{", "RegionEnd", "=", "std", "::", "prev", "(", "RegionEnd", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "R600Packetizer1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49789, "Length": 198, "Cover_Rate": 0.5224274406332454} {"Template_token": ["", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "It", "=", "PVs", ".", "find", "(", "Src", ")", ";", "if", "(", "It", "!=", "PVs", ".", "end", "(", ")", ")", "MI", ".", "getOperand", "(", "OperandIdx", ")", ".", "setReg", "(", "It", "->", "second", ")", ";", "}"], "ground_truth": ["}"], "File": "R600Packetizer1", "Func": "substitutePV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49791, "Length": 44, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "assert", "(", "!", "isTransSlot", "||", "VLIW5", ")", ";", "if", "(", "!", "isTransSlot", "&&", "!", "CurrentPacketMIs", ".", "empty", "(", ")", ")", "{", "if", "(", "getSlot", "(", "MI", ")", "<=", "getSlot", "(", "*", "CurrentPacketMIs", ".", "back", "(", ")", ")", ")", "{", "if", "(", "ConsideredInstUsesAlreadyWrittenVectorElement", "&&", "!", "TII", "->", "isVectorOnly", "(", "MI", ")", "&&", "VLIW5", ")", "{", "isTransSlot", "=", "true", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "}", ")", ";", "}", "else", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "R600Packetizer21", "Func": "isBundlableWithCurrentPMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49792, "Length": 83, "Cover_Rate": 0.664} {"Template_token": ["", "bool", "isBundlableWithCurrentPMI", "(", "MachineInstr", "&", "MI", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "InstrInfo", "::", "BankSwizzle", ">", "&", "BS", ",", "bool", "&", "isTransSlot", ")", "{", "isTransSlot", "=", "TII", "->", "isTransOnly", "(", "MI", ")", ";", "assert", "(", "!", "isTransSlot", "||", "VLIW5", ")", ";", "if", "(", "!", "isTransSlot", "&&", "!", "CurrentPacketMIs", ".", "empty", "(", ")", ")", "{", "if", "(", "getSlot", "(", "MI", ")", "<=", "getSlot", "(", "*", "CurrentPacketMIs", ".", "back", "(", ")", ")", ")", "{", "if", "(", "ConsideredInstUsesAlreadyWrittenVectorElement", "&&", "!", "TII", "->", "isVectorOnly", "(", "MI", ")", "&&", "VLIW5", ")", "{", "isTransSlot", "=", "true", ";", "DEBUG", "(", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "R600Packetizer21", "Func": "isBundlableWithCurrentPMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49793, "Length": 109, "Cover_Rate": 0.872} {"Template_token": ["", "while", "(", "MI", "!=", "End", ")", "{", "if", "(", "MI", "->", "isKill", "(", ")", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "DeleteMI", "=", "MI", ";", "++", "MI", ";", "MBB", "->", "erase", "(", "DeleteMI", ")", ";", "End", "=", "MBB", "->", "end", "(", ")", ";", "continue", ";", "}", "++", "MI", ";", "}", "}", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "unsigned", "RemainingCount", "=", "MBB", "->", "size", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "RegionEnd", "=", "MBB", "->", "end", "(", ")", ";", "RegionEnd", "!=", "MBB", "->", "begin", "(", ")", ";", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "RegionEnd", ";"], "ground_truth": ["for", "(", ";", "I", "!=", "MBB", "->", "begin", "(", ")", ";", "--", "I", ",", "--", "RemainingCount", ")", "{"], "File": "R600Packetizer23", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49794, "Length": 165, "Cover_Rate": 0.41457286432160806} {"Template_token": ["", "bool", "Packetizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "PacketizerList", "Packetizer", "(", "Fn", ",", "MLI", ")", ";", "assert", "(", "Packetizer", ".", "getResourceTracker", "(", ")", "&&", "", ")", ";", "if", "(", "Packetizer", ".", "getResourceTracker", "(", ")", "->", "getInstrItins", "(", ")", "->", "isEmpty", "(", ")", ")", "return", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "MachineBasicBlock", "::", "iterator", "End", "=", "MBB", "->", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "MI", "!=", "End", ")", "{", "if", "(", "MI", "->", "isKill", "(", ")", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "DeleteMI", "=", "MI", ";", "++", "MI", ";", "MBB", "->", "erase", "(", "DeleteMI", ")", ";", "End", "=", "MBB", "->", "end", "(", ")", ";", "continue", ";", "}", "++", "MI", ";", "}", "}", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "unsigned", "RemainingCount", "=", "MBB", "->", "size", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "RegionEnd", "=", "MBB", "->", "end", "(", ")", ";"], "ground_truth": ["RegionEnd", "!=", "MBB", "->", "begin", "(", ")", ";", ")", "{"], "File": "R600Packetizer23", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49795, "Length": 265, "Cover_Rate": 0.6658291457286433} {"Template_token": ["", "bool", "ignorePseudoInstruction", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "R600Packetizer24", "Func": "ignorePseudoInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49796, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "ignorePseudoInstruction", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "R600Packetizer24", "Func": "ignorePseudoInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49797, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "PacketizerList", "(", "MachineFunction", "&", "MF", ",", "MachineLoopInfo", "&", "MLI", ")", ":", "VLIWPacketizerList", "(", "MF", ",", "MLI", ")", ",", "TII", "(", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ")", ",", "TRI", "(", "TII", "->", "getRegisterInfo", "(", ")", ")", "{"], "ground_truth": ["VLIW5", "=", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasCaymanISA", "(", ")", ";"], "File": "R600Packetizer24", "Func": "R600PacketizerList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49798, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "int", "OperandIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "", "::", "write", ")", ";", "if", "(", "OperandIdx", ">", "-", "", "&&", "BI", "->", "getOperand", "(", "OperandIdx", ")", ".", "getImm", "(", ")", "==", "", ")", "continue", ";", "int", "DstIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "", "::", "dst", ")", ";", "if", "(", "DstIdx", "==", "-", "", ")", "{", "continue", ";", "}", "unsigned", "Dst", "=", "BI", "->", "getOperand", "(", "DstIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "isTrans", "||", "TII", "->", "isTransOnly", "(", "BI", ")", ")", "{", "Result", "[", "Dst", "]", "=", "", ";", "continue", ";", "}", "if", "(", "BI", "->", "getOpcode", "(", ")", "==", "", "||", "BI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Result", "[", "Dst", "]", "=", "", ";", "continue", ";", "}", "if", "(", "Dst", "==", "", ")", "{", "continue", ";", "}", "unsigned", "PVReg", "=", "", ";", "switch", "(", "TRI", ".", "getHWRegChan", "(", "Dst", ")", ")", "{", "case", "", ":", "PVReg", "=", "", ";", "break", ";", "case", "", ":", "PVReg", "=", "", ";", "break", ";", "case", "", ":", "PVReg", "=", "", ";", "break", ";", "case", "", ":"], "ground_truth": ["PVReg", "=", "", ";"], "File": "R600Packetizer26", "Func": "getPreviousVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49799, "Length": 193, "Cover_Rate": 0.5258855585831063} {"Template_token": ["", "default", ":", "case", "", ":", "return", "&", "", ";", "}"], "ground_truth": ["}"], "File": "R600RegisterInfo (2)", "Func": "getCFGStructurizerRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49801, "Length": 11, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "const", "RegClassWeight", "&", "RegisterInfo", "::", "getRegClassWeight", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{"], "ground_truth": ["return", "RCW", ";"], "File": "R600RegisterInfo (2)", "Func": "getRegClassWeight", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49807, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "", ".", "begin", "(", ")", ",", "E", "=", "", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}"], "ground_truth": ["TII", "->", "reserveIndirectRegisters", "(", "Reserved", ",", "MF", ")", ";"], "File": "R600RegisterInfo (2)", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49808, "Length": 117, "Cover_Rate": 0.5223214285714286} {"Template_token": ["", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "", ".", "begin", "(", ")", ",", "E", "=", "", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}"], "ground_truth": ["TII", "->", "reserveIndirectRegisters", "(", "Reserved", ",", "MF", ")", ";"], "File": "R600RegisterInfo (2)", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49809, "Length": 89, "Cover_Rate": 0.39732142857142855} {"Template_token": ["", "assert", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "R600RegisterInfo (2)", "Func": "isPhysRegLiveAcrossClauses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49810, "Length": 34, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "RCW", ".", "RegWeight", "=", "", ";", "RCW", ".", "WeightLimit", "=", "", ";"], "ground_truth": ["}"], "File": "R600RegisterInfo (2)", "Func": "R600RegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49811, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "R600RegisterInfo10", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49812, "Length": 15, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "for", "(", "MCPhysReg", "R", ":", "", ")", "reserveRegisterTuples", "(", "Reserved", ",", "R", ")", ";", "TII", "->", "reserveIndirectRegisters", "(", "Reserved", ",", "MF", ",", "*", "this", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "R600RegisterInfo12", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49813, "Length": 139, "Cover_Rate": 0.6847290640394089} {"Template_token": ["", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "assert", "(", "Channel", "<", "array_lengthof", "(", "SubRegFromChannelTable", ")", ")", ";"], "ground_truth": ["return", "SubRegFromChannelTable", "[", "Channel", "]", ";"], "File": "R600RegisterInfo12", "Func": "getSubRegFromChannel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49814, "Length": 49, "Cover_Rate": 0.494949494949495} {"Template_token": ["", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "assert", "(", "Channel", "<", "array_lengthof", "(", "SubRegFromChannelTable", ")", ")", ";"], "ground_truth": ["return", "SubRegFromChannelTable", "[", "Channel", "]", ";"], "File": "R600RegisterInfo12", "Func": "getSubRegFromChannel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49815, "Length": 49, "Cover_Rate": 0.494949494949495} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "R600RegisterInfo16", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49816, "Length": 15, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "default", ":", "case", "", ":", "return", "&", "", ";", "}"], "ground_truth": ["}"], "File": "R600RegisterInfo1", "Func": "getCFGStructurizerRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49820, "Length": 11, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{"], "ground_truth": ["switch", "(", "VT", ".", "SimpleTy", ")", "{"], "File": "R600RegisterInfo1", "Func": "getCFGStructurizerRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49821, "Length": 19, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "Register", "RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "R600RegisterInfo1", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49822, "Length": 16, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "", ".", "begin", "(", ")", ",", "E", "=", "", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "*", "I", ")", ";"], "ground_truth": ["}"], "File": "R600RegisterInfo1", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49823, "Length": 147, "Cover_Rate": 0.6419213973799127} {"Template_token": ["", "bool", "RegisterInfo", "::", "isPhysRegLiveAcrossClauses", "(", "unsigned", "Reg", ")", "const", "{"], "ground_truth": ["assert", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";"], "File": "R600RegisterInfo1", "Func": "isPhysRegLiveAcrossClauses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49824, "Length": 21, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", ")", ":", "GenRegisterInfo", "(", "", ")", "{"], "ground_truth": ["RCW", ".", "RegWeight", "=", "", ";"], "File": "R600RegisterInfo1", "Func": "R600RegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49825, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "void", "RegisterInfo", "::", "reserveRegisterTuples", "(", "BitVector", "&", "Reserved", ",", "unsigned", "Reg", ")", "const", "{"], "ground_truth": ["MCRegAliasIterator", "R", "(", "Reg", ",", "this", ",", "true", ")", ";"], "File": "R600RegisterInfo1", "Func": "reserveRegisterTuples", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49826, "Length": 24, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "false", ";"], "File": "R600RegisterInfo20", "Func": "isPhysRegLiveAcrossClauses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49828, "Length": 17, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "RegisterInfo", "(", ")", ":", "GenRegisterInfo", "(", "", ")", "{"], "ground_truth": ["}"], "File": "R600RegisterInfo20", "Func": "R600RegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49829, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterInfo", "(", ")", ":", "GenRegisterInfo", "(", "", ")", "{"], "ground_truth": ["}"], "File": "R600RegisterInfo20", "Func": "R600RegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49830, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "R600RegisterInfo2", "Func": "trackLivenessAfterRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49831, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["}"], "File": "R600Subtarget1", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49833, "Length": 79, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["}"], "File": "R600Subtarget1", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49834, "Length": 79, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "&", "Subtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{"], "ground_truth": ["SmallString", "<", "", ">", "FullFS", "(", "", ")", ";"], "File": "R600Subtarget", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49835, "Length": 27, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "Subtarget", "&", "Subtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{"], "ground_truth": ["SmallString", "<", "", ">", "FullFS", "(", "", ")", ";"], "File": "R600Subtarget", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49836, "Length": 27, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["}"], "File": "R600Subtarget", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49837, "Length": 119, "Cover_Rate": 1.0} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "GPU", ",", "FS", ")", ",", "Subtarget", "(", "TT", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "", ")", ",", "Gen", "(", "", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["}"], "File": "R600Subtarget", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49838, "Length": 119, "Cover_Rate": 1.0} {"Template_token": ["", "void", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createCFGStructurizerPass", "(", ")", ")", ";", "addPass", "(", "createExpandSpecialInstrsPass", "(", ")", ")", ";", "addPass", "(", "&", "FinalizeMachineBundlesID", ")", ";", "addPass", "(", "createPacketizer", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createControlFlowFinalizer", "(", ")", ")", ";"], "File": "R600TargetMachine1", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49839, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "addPass", "(", "createMachineCFGStructurizerPass", "(", ")", ")", ";", "addPass", "(", "createExpandSpecialInstrsPass", "(", ")", ")", ";", "addPass", "(", "&", "FinalizeMachineBundlesID", ")", ";"], "ground_truth": ["addPass", "(", "createPacketizer", "(", ")", ")", ";"], "File": "R600TargetMachine", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49840, "Length": 27, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "addPass", "(", "&", "FinalizeMachineBundlesID", ")", ";", "addPass", "(", "createPacketizer", "(", ")", ")", ";", "addPass", "(", "createControlFlowFinalizer", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600TargetMachine", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49841, "Length": 21, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "EnableIfConvert", ")", "addPass", "(", "&", "IfConverterID", ")", ";"], "ground_truth": ["addPass", "(", "createClauseMergePass", "(", ")", ")", ";"], "File": "R600TargetMachine", "Func": "addPreSched2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49843, "Length": 17, "Cover_Rate": 0.53125} {"Template_token": ["", "return", "createMachineScheduler", "(", "C", ")", ";"], "ground_truth": ["}"], "File": "R600TargetMachine", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49844, "Length": 7, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "SmallString", "<", "", ">", "SubtargetKey", "(", "GPU", ")", ";", "SubtargetKey", ".", "append", "(", "FS", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "SubtargetKey", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "GPU", ",", "FS", ",", "*", "this", ")", ";"], "ground_truth": ["}"], "File": "R600TargetMachine", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49846, "Length": 56, "Cover_Rate": 0.5957446808510638} {"Template_token": ["", "const", "TargetSubtargetInfo", "*", "TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "StringRef", "GPU", "=", "getGPUName", "(", "F", ")", ";", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", ";", "SmallString", "<", "", ">", "SubtargetKey", "(", "GPU", ")", ";", "SubtargetKey", ".", "append", "(", "FS", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "SubtargetKey", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "GPU", ",", "FS", ",", "*", "this", ")", ";"], "ground_truth": ["}"], "File": "R600TargetMachine", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49847, "Length": 86, "Cover_Rate": 0.9148936170212766} {"Template_token": ["", "return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "R600TargetMachine", "Func": "getTargetTransformInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49849, "Length": 12, "Cover_Rate": 0.5} {"Template_token": ["", "return", "new", "TextureIntrinsicsReplacer", "(", ")", ";"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "createR600TextureIntrinsicsReplacer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49850, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "new", "TextureIntrinsicsReplacer", "(", ")", ";"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "createR600TextureIntrinsicsReplacer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49851, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "Mod", "=", "&", "M", ";", "FloatType", "=", "Type", "::", "getFloatTy", "(", "Ctx", ")", ";", "Int32Type", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "V4f32Type", "=", "VectorType", "::", "get", "(", "FloatType", ",", "", ")", ";", "V4i32Type", "=", "VectorType", "::", "get", "(", "Int32Type", ",", "", ")", ";", "Type", "*", "ArgsType", "[", "]", "=", "{", "V4f32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "}", ";", "TexSign", "=", "FunctionType", "::", "get", "(", "V4f32Type", ",", "ArgsType", ",", "false", ")", ";", "Type", "*", "ArgsQType", "[", "]", "=", "{"], "ground_truth": ["V4i32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "Int32Type", ",", "}", ";"], "File": "R600TextureIntrinsicsReplacer1", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49852, "Length": 116, "Cover_Rate": 0.7631578947368421} {"Template_token": ["", "CT", "[", "", "]", "=", "", ";", "}", "if", "(", "TextureType", "==", "TEXTURE_CUBE_ARRAY", "||", "TextureType", "==", "TEXTURE_SHADOWCUBE_ARRAY", ")", "CT", "[", "", "]", "=", "", ";", "if", "(", "TextureType", "==", "TEXTURE_1D_ARRAY", "||", "TextureType", "==", "TEXTURE_SHADOW1D_ARRAY", ")", "{", "if", "(", "hasLOD", "&&", "useShadowVariant", ")", "{", "CT", "[", "", "]", "=", "", ";", "}", "else", "{", "CT", "[", "", "]", "=", "", ";", "SrcSelect", "[", "", "]", "=", "", ";", "}", "}", "else", "if", "(", "TextureType", "==", "TEXTURE_2D_ARRAY", "||", "TextureType", "==", "TEXTURE_SHADOW2D_ARRAY", ")", "{", "CT", "[", "", "]", "=", "", ";", "}"], "ground_truth": ["if", "(", "(", "TextureType", "==", "TEXTURE_SHADOW1D", "||", "TextureType", "==", "TEXTURE_SHADOW2D", "||", "TextureType", "==", "TEXTURE_SHADOWRECT", "||", "TextureType", "==", "TEXTURE_SHADOW1D_ARRAY", ")", "&&", "!", "(", "hasLOD", "&&", "useShadowVariant", ")", ")", "SrcSelect", "[", "", "]", "=", "", ";"], "File": "R600TextureIntrinsicsReplacer1", "Func": "getAdjustmentFromTextureTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49853, "Length": 123, "Cover_Rate": 0.4197952218430034} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49854, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49855, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49857, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "TextureIntrinsicsReplacer", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "R600TextureIntrinsicsReplacer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49858, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "R600TextureIntrinsicsReplacer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49859, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "void", "ReplaceCallInst", "(", "CallInst", "&", "I", ",", "FunctionType", "*", "FT", ",", "const", "char", "*", "Name", ",", "unsigned", "SrcSelect", "[", "", "]", ",", "Value", "*", "Offset", "[", "", "]", ",", "Value", "*", "Resource", ",", "Value", "*", "Sampler", ",", "unsigned", "CT", "[", "", "]", ",", "Value", "*", "Coord", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Constant", "*", "Mask", "[", "]", "=", "{", "ConstantInt", "::", "get", "(", "Int32Type", ",", "SrcSelect", "[", "", "]", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "SrcSelect", "[", "", "]", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "SrcSelect", "[", "", "]", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "SrcSelect", "[", "", "]", ")", "}", ";", "Value", "*", "SwizzleMask", "=", "ConstantVector", "::", "get", "(", "Mask", ")", ";", "Value", "*", "SwizzledCoord", "=", "Builder", ".", "CreateShuffleVector", "(", "Coord", ",", "Coord", ",", "SwizzleMask", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "SwizzledCoord", ",", "Offset", "[", "", "]", ",", "Offset", "[", "", "]", ",", "Offset", "[", "", "]", ",", "Resource", ",", "Sampler", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "CT", "[", "", "]", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "CT", "[", "", "]", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "CT", "[", "", "]", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "CT", "[", "", "]", ")", "}", ";", "Function", "*", "F", "=", "Mod", "->", "getFunction", "(", "Name", ")", ";", "if", "(", "!", "F", ")", "{", "F", "=", "Function", "::", "Create", "(", "FT", ",", "GlobalValue", "::", "ExternalLinkage", ",", "Name", ",", "Mod", ")", ";"], "ground_truth": ["F", "->", "addFnAttr", "(", "Attribute", "::", "ReadNone", ")", ";"], "File": "R600TextureIntrinsicsReplacer1", "Func": "ReplaceCallInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49860, "Length": 259, "Cover_Rate": 0.9217081850533808} {"Template_token": ["", "void", "ReplaceTexIntrinsic", "(", "CallInst", "&", "I", ",", "bool", "hasLOD", ",", "FunctionType", "*", "FT", ",", "const", "char", "*", "VanillaInt", ",", "const", "char", "*", "ShadowInt", ")", "{", "Value", "*", "Coord", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ResourceId", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "SamplerId", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "unsigned", "TextureType", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["unsigned", "SrcSelect", "[", "", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";"], "File": "R600TextureIntrinsicsReplacer1", "Func": "ReplaceTexIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49861, "Length": 94, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "SrcSelect", "[", "", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "unsigned", "CT", "[", "", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "Value", "*", "Offset", "[", "", "]", "=", "{"], "ground_truth": ["ConstantInt", "::", "get", "(", "Int32Type", ",", "", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "", ")", "}", ";"], "File": "R600TextureIntrinsicsReplacer1", "Func": "ReplaceTexIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49862, "Length": 68, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "void", "ReplaceTXF", "(", "CallInst", "&", "I", ")", "{", "Value", "*", "Coord", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ResourceId", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "SamplerId", "=", "I", ".", "getArgOperand", "(", "", ")", ";"], "ground_truth": ["unsigned", "TextureType", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "R600TextureIntrinsicsReplacer1", "Func": "ReplaceTXF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49863, "Length": 61, "Cover_Rate": 0.3765432098765432} {"Template_token": ["", "unsigned", "SrcSelect", "[", "", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "unsigned", "CT", "[", "", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "Value", "*", "Offset", "[", "", "]", "=", "{", "I", ".", "getArgOperand", "(", "", ")", ",", "I", ".", "getArgOperand", "(", "", ")", ",", "I", ".", "getArgOperand", "(", "", ")", ",", "}", ";", "bool", "useShadowVariant", ";"], "ground_truth": ["getAdjustmentFromTextureTarget", "(", "TextureType", ",", "false", ",", "SrcSelect", ",", "CT", ",", "useShadowVariant", ")", ";"], "File": "R600TextureIntrinsicsReplacer1", "Func": "ReplaceTXF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49864, "Length": 79, "Cover_Rate": 0.4876543209876543} {"Template_token": ["", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "visit", "(", "F", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49865, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "visit", "(", "F", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49866, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "void", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "if", "(", "!", "I", ".", "getCalledFunction", "(", ")", ")", "return", ";", "StringRef", "Name", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getName", "(", ")", ";", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "true", ",", "TexSign", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "true", ",", "TexSign", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTXF", "(", "I", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexQSign", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "", ",", "", ")", ";"], "ground_truth": ["return", ";"], "File": "R600TextureIntrinsicsReplacer1", "Func": "visitCallInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49867, "Length": 184, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "ReplaceTXF", "(", "I", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexQSign", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "", ",", "", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "visitCallInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49868, "Length": 78, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "true", ",", "TexSign", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "true", ",", "TexSign", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTXF", "(", "I", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexQSign", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "", ",", "", ")", ";"], "ground_truth": ["return", ";"], "File": "R600TextureIntrinsicsReplacer3", "Func": "visitCallInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49869, "Length": 130, "Cover_Rate": 0.6989247311827957} {"Template_token": ["", "ReplaceTXF", "(", "I", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexQSign", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "", ",", "", ")", ";"], "ground_truth": ["return", ";"], "File": "R600TextureIntrinsicsReplacer3", "Func": "visitCallInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49870, "Length": 76, "Cover_Rate": 0.40860215053763443} {"Template_token": ["", "int", "DstIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vdata", ")", ";", "MachineOperand", "*", "MO_Dmask", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "dmask", ")", ";", "assert", "(", "MO_Dmask", "&&", "", ")", ";", "unsigned", "dmask", "=", "MO_Dmask", "->", "getImm", "(", ")", ";", "unsigned", "ActiveLanes", "=", "TII", "->", "isGather4", "(", "Opcode", ")", "?", "", ":", "countPopulation", "(", "dmask", ")", ";", "static_assert", "(", "", "==", "", "&&", "", "==", "", ",", "", ")", ";", "bool", "Packed", "=", "!", "ST", ".", "hasUnpackedD16VMem", "(", ")", ";", "unsigned", "InitIdx", "=", "D16Val", "&&", "Packed", "?", "(", "(", "ActiveLanes", "+", "", ")", ">>", "", ")", "+", "", ":", "ActiveLanes", "+", "", ";", "uint32_t", "DstSize", "=", "RI", "->", "getRegSizeInBits", "(", "*", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", "/", "", ";", "if", "(", "DstSize", "<", "InitIdx", ")", "continue", ";", "Register", "PrevDst", "=", "MRI", ".", "createVirtualRegister", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", ";", "unsigned", "NewDst", "=", "", ";", "unsigned", "SizeLeft", "=", "ST", ".", "usePRTStrictNull", "(", ")", "?", "InitIdx", ":", "", ";", "unsigned", "CurrIdx", "=", "ST", ".", "usePRTStrictNull", "(", ")", "?", "", ":", "InitIdx", ";", "if", "(", "DstSize", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "PrevDst", ")", ".", "addImm", "(", "", ")", ";", "NewDst", "=", "PrevDst", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "PrevDst", ")", ";", "for", "(", ";", "SizeLeft", ";", "SizeLeft", "--", ",", "CurrIdx", "++", ")", "{", "NewDst", "=", "MRI", ".", "createVirtualRegister", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", ";", "Register", "SubReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SubReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "NewDst", ")", ".", "addReg", "(", "PrevDst", ")", ".", "addReg", "(", "SubReg", ")", ".", "addImm", "(", "CurrIdx", ")", ";", "PrevDst", "=", "NewDst", ";", "}", "}", "MachineInstrBuilder", "(", "MF", ",", "MI", ")", ".", "addReg", "(", "NewDst", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "tieOperands", "(", "DstIdx", ",", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "SIAddIMGInit4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49871, "Length": 386, "Cover_Rate": 0.5635036496350365} {"Template_token": ["", "static_assert", "(", "", "==", "", "&&", "", "==", "", ",", "", ")", ";", "bool", "Packed", "=", "!", "ST", ".", "hasUnpackedD16VMem", "(", ")", ";", "unsigned", "InitIdx", "=", "D16Val", "&&", "Packed", "?", "(", "(", "ActiveLanes", "+", "", ")", ">>", "", ")", "+", "", ":", "ActiveLanes", "+", "", ";", "uint32_t", "DstSize", "=", "RI", "->", "getRegSizeInBits", "(", "*", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", "/", "", ";", "if", "(", "DstSize", "<", "InitIdx", ")", "continue", ";", "Register", "PrevDst", "=", "MRI", ".", "createVirtualRegister", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", ";", "unsigned", "NewDst", "=", "", ";", "unsigned", "SizeLeft", "=", "ST", ".", "usePRTStrictNull", "(", ")", "?", "InitIdx", ":", "", ";", "unsigned", "CurrIdx", "=", "ST", ".", "usePRTStrictNull", "(", ")", "?", "", ":", "InitIdx", ";", "if", "(", "DstSize", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "PrevDst", ")", ".", "addImm", "(", "", ")", ";", "NewDst", "=", "PrevDst", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "PrevDst", ")", ";", "for", "(", ";", "SizeLeft", ";", "SizeLeft", "--", ",", "CurrIdx", "++", ")", "{", "NewDst", "=", "MRI", ".", "createVirtualRegister", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", ";", "Register", "SubReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SubReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "NewDst", ")", ".", "addReg", "(", "PrevDst", ")", ".", "addReg", "(", "SubReg", ")", ".", "addImm", "(", "CurrIdx", ")", ";", "PrevDst", "=", "NewDst", ";", "}", "}", "MachineInstrBuilder", "(", "MF", ",", "MI", ")", ".", "addReg", "(", "NewDst", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "tieOperands", "(", "DstIdx", ",", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Changed", "=", "true", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "SIAddIMGInit4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49872, "Length": 319, "Cover_Rate": 0.4656934306569343} {"Template_token": ["", "assert", "(", "MO_Dmask", "&&", "", ")", ";", "unsigned", "dmask", "=", "MO_Dmask", "->", "getImm", "(", ")", ";", "unsigned", "ActiveLanes", "=", "TII", "->", "isGather4", "(", "Opcode", ")", "?", "", ":", "countPopulation", "(", "dmask", ")", ";", "bool", "Packed", "=", "!", "ST", ".", "hasUnpackedD16VMem", "(", ")", ";", "unsigned", "InitIdx", "=", "D16Val", "&&", "Packed", "?", "(", "(", "ActiveLanes", "+", "", ")", ">>", "", ")", "+", "", ":", "ActiveLanes", "+", "", ";", "uint32_t", "DstSize", "=", "RI", "->", "getRegSizeInBits", "(", "*", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", "/", "", ";", "if", "(", "DstSize", "<", "InitIdx", ")", "continue", ";", "Register", "PrevDst", "=", "MRI", ".", "createVirtualRegister", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", ";", "unsigned", "NewDst", "=", "", ";", "unsigned", "SizeLeft", "=", "ST", ".", "usePRTStrictNull", "(", ")", "?", "InitIdx", ":", "", ";", "unsigned", "CurrIdx", "=", "ST", ".", "usePRTStrictNull", "(", ")", "?", "", ":", "(", "InitIdx", "-", "", ")", ";", "if", "(", "DstSize", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "PrevDst", ")", ".", "addImm", "(", "", ")", ";", "NewDst", "=", "PrevDst", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "PrevDst", ")", ";", "for", "(", ";", "SizeLeft", ";", "SizeLeft", "--", ",", "CurrIdx", "++", ")", "{", "NewDst", "=", "MRI", ".", "createVirtualRegister", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", ";", "Register", "SubReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SubReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "NewDst", ")", ".", "addReg", "(", "PrevDst", ")", ".", "addReg", "(", "SubReg", ")", ".", "addImm", "(", "RegisterInfo", "::", "getSubRegFromChannel", "(", "CurrIdx", ")", ")", ";", "PrevDst", "=", "NewDst", ";", "}", "}", "MachineInstrBuilder", "(", "MF", ",", "MI", ")", ".", "addReg", "(", "NewDst", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "tieOperands", "(", "DstIdx", ",", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "SIAddIMGInit5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49873, "Length": 351, "Cover_Rate": 0.518463810930576} {"Template_token": ["", "return", "new", "AddIMGInit", "(", ")", ";"], "ground_truth": ["}"], "File": "SIAddIMGInit", "Func": "createSIAddIMGInitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49874, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "RI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "auto", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "TII", "->", "isMIMG", "(", "Opcode", ")", "&&", "!", "MI", ".", "mayStore", "(", ")", ")", "{", "MachineOperand", "*", "TFE", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "tfe", ")", ";", "MachineOperand", "*", "LWE", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "lwe", ")", ";", "MachineOperand", "*", "D16", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "d16", ")", ";", "assert", "(", "(", "TFE", "&&", "LWE", ")", "&&", "", ")", ";", "unsigned", "TFEVal", "=", "TFE", "->", "getImm", "(", ")", ";", "unsigned", "LWEVal", "=", "LWE", "->", "getImm", "(", ")", ";", "unsigned", "D16Val", "=", "D16", "?", "D16", "->", "getImm", "(", ")", ":", "", ";", "if", "(", "TFEVal", "||", "LWEVal", ")", "{", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "DstIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vdata", ")", ";", "MachineOperand", "*", "MO_Dmask", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "dmask", ")", ";", "assert", "(", "MO_Dmask", "&&", "", ")", ";", "unsigned", "dmask", "=", "MO_Dmask", "->", "getImm", "(", ")", ";", "unsigned", "ActiveLanes", "=", "TII", "->", "isGather4", "(", "Opcode", ")", "?", "", ":", "countPopulation", "(", "dmask", ")", ";", "static_assert", "(", "", "==", "", "&&", "", "==", "", ",", "", ")", ";", "bool", "Packed", "=", "!", "ST", ".", "hasUnpackedD16VMem", "(", ")", ";", "unsigned", "InitIdx", "=", "D16Val", "&&", "Packed", "?", "(", "(", "ActiveLanes", "+", "", ")", ">>", "", ")", "+", "", ":", "ActiveLanes", "+", "", ";", "uint32_t", "DstSize", "=", "RI", "->", "getRegSizeInBits", "(", "*", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", "/", "", ";", "if", "(", "DstSize", "<", "InitIdx", ")", "continue", ";"], "ground_truth": ["unsigned", "PrevDst", "=", "MRI", ".", "createVirtualRegister", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", ";"], "File": "SIAddIMGInit", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49876, "Length": 409, "Cover_Rate": 0.5970802919708029} {"Template_token": ["", "initializeAddIMGInitPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIAddIMGInit", "Func": "SIAddIMGInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49877, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "AddIMGInit", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeAddIMGInitPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIAddIMGInit", "Func": "SIAddIMGInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49878, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "Preds", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "BB", ")", ")", "{", "if", "(", "!", "is_contained", "(", "Latches", ",", "Pred", ")", ")", "Preds", ".", "push_back", "(", "Pred", ")", ";", "}", "BB", "=", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "", ",", "DT", ",", "LI", ",", "false", ")", ";", "}"], "ground_truth": ["Value", "*", "Exec", "=", "popSaved", "(", ")", ";"], "File": "SIAnnotateControlFlow11", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49879, "Length": 65, "Cover_Rate": 0.3693181818181818} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createAnnotateControlFlowPass", "(", ")", "{"], "ground_truth": ["return", "new", "AnnotateControlFlow", "(", ")", ";"], "File": "SIAnnotateControlFlow11", "Func": "createSIAnnotateControlFlowPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49880, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "bool", "AnnotateControlFlow", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "(", "Context", ")", ";", "Boolean", "=", "Type", "::", "getInt1Ty", "(", "Context", ")", ";", "Int64", "=", "Type", "::", "getInt64Ty", "(", "Context", ")", ";", "ReturnStruct", "=", "StructType", "::", "get", "(", "Boolean", ",", "Int64", ")", ";", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "Context", ")", ";"], "ground_truth": ["BoolFalse", "=", "ConstantInt", "::", "getFalse", "(", "Context", ")", ";"], "File": "SIAnnotateControlFlow11", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49882, "Length": 76, "Cover_Rate": 0.3838383838383838} {"Template_token": ["", "void", "AnnotateControlFlow", "::", "eraseIfUnused", "(", "PHINode", "*", "Phi", ")", "{"], "ground_truth": ["if", "(", "RecursivelyDeleteDeadPHINode", "(", "Phi", ")", ")", "{"], "File": "SIAnnotateControlFlow11", "Func": "eraseIfUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49883, "Length": 18, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIAnnotateControlFlow11", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49884, "Length": 34, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";"], "File": "SIAnnotateControlFlow11", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49885, "Length": 19, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "llvm", "::", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "BB", ")", ";", "if", "(", "!", "L", ")", "return", ";", "BasicBlock", "*", "Target", "=", "Term", "->", "getSuccessor", "(", "", ")", ";", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "Int64", ",", "", ",", "", ",", "&", "Target", "->", "front", "(", ")", ")", ";", "SmallVector", "<", "WeakTrackingVH", ",", "", ">", "LoopPhiConditions", ";", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "Term", "->", "setCondition", "(", "BoolTrue", ")", ";", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ",", "LoopPhiConditions", ")", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Target", ")", ")", "Broken", "->", "addIncoming", "(", "Pred", "==", "BB", "?", "Arg", ":", "Int64Zero", ",", "Pred", ")", ";", "Term", "->", "setCondition", "(", "CallInst", "::", "Create", "(", "Loop", ",", "Arg", ",", "", ",", "Term", ")", ")", ";", "for", "(", "WeakTrackingVH", "Val", ":", "llvm", "::", "reverse", "(", "LoopPhiConditions", ")", ")", "{", "if", "(", "PHINode", "*", "Cond", "=", "cast_or_null", "<", "PHINode", ">", "(", "Val", ")", ")", "eraseIfUnused", "(", "Cond", ")", ";", "}", "push", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "Arg", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow11", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49888, "Length": 185, "Cover_Rate": 0.8644859813084113} {"Template_token": ["", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "Incoming", ")", ")", "{", "NewPhi", "->", "addIncoming", "(", "Broken", ",", "From", ")", ";", "continue", ";", "}", "Phi", "->", "setIncomingValue", "(", "i", ",", "BoolFalse", ")", ";", "Value", "*", "PhiArg", "=", "handleLoopCondition", "(", "Incoming", ",", "Broken", ",", "L", ",", "Term", ",", "LoopPhiConditions", ")", ";", "NewPhi", "->", "addIncoming", "(", "PhiArg", ",", "From", ")", ";", "}", "BasicBlock", "*", "IDom", "=", "DT", "->", "getNode", "(", "Parent", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "if", "(", "Incoming", "!=", "BoolTrue", ")", "continue", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";"], "ground_truth": ["while", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "!=", "EndCf", ")", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "OldEnd", "->", "getNextNode", "(", ")", ")", ";"], "File": "SIAnnotateControlFlow11", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49889, "Length": 202, "Cover_Rate": 0.35008665511265163} {"Template_token": ["", "BasicBlock", "*", "IDom", "=", "DT", "->", "getNode", "(", "Phi", "->", "getParent", "(", ")", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Phi", "->", "getIncomingBlock", "(", "i", ")", "==", "IDom", ")", "{", "if", "(", "Phi", "->", "getIncomingValue", "(", "i", ")", "!=", "BoolTrue", ")", "return", "false", ";", "}", "else", "{", "if", "(", "Phi", "->", "getIncomingValue", "(", "i", ")", "!=", "BoolFalse", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow11", "Func": "isElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49890, "Length": 90, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "if", "(", "Phi", "->", "getIncomingBlock", "(", "i", ")", "==", "IDom", ")", "{", "if", "(", "Phi", "->", "getIncomingValue", "(", "i", ")", "!=", "BoolTrue", ")", "return", "false", ";", "}", "else", "{"], "ground_truth": ["if", "(", "Phi", "->", "getIncomingValue", "(", "i", ")", "!=", "BoolFalse", ")", "return", "false", ";"], "File": "SIAnnotateControlFlow11", "Func": "isElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49891, "Length": 43, "Cover_Rate": 0.4095238095238095} {"Template_token": ["", "bool", "AnnotateControlFlow", "::", "isTopOfStack", "(", "BasicBlock", "*", "BB", ")", "{"], "ground_truth": ["return", "!", "Stack", ".", "empty", "(", ")", "&&", "Stack", ".", "back", "(", ")", ".", "first", "==", "BB", ";"], "File": "SIAnnotateControlFlow11", "Func": "isTopOfStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49892, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "bool", "AnnotateControlFlow", "::", "isUniform", "(", "BranchInst", "*", "T", ")", "{", "return", "DA", "->", "isUniform", "(", "T", "->", "getCondition", "(", ")", ")", "||", "T", "->", "getMetadata", "(", "", ")", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow11", "Func": "isUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49894, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "AnnotateControlFlow", "::", "isUniform", "(", "BranchInst", "*", "T", ")", "{", "return", "DA", "->", "isUniform", "(", "T", "->", "getCondition", "(", ")", ")", "||", "T", "->", "getMetadata", "(", "", ")", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow11", "Func": "isUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49895, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "If", ",", "Term", "->", "getCondition", "(", ")", ",", "", ",", "Term", ")", ";", "Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";", "push", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow11", "Func": "openIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49896, "Length": 63, "Cover_Rate": 0.7682926829268293} {"Template_token": ["", "if", "(", "isUniform", "(", "Term", ")", ")", "return", ";", "Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "If", ",", "Term", "->", "getCondition", "(", ")", ",", "", ",", "Term", ")", ";"], "ground_truth": ["Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";"], "File": "SIAnnotateControlFlow11", "Func": "openIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49897, "Length": 48, "Cover_Rate": 0.5853658536585366} {"Template_token": ["", "return", "Stack", ".", "pop_back_val", "(", ")", ".", "second", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow11", "Func": "popSaved", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49898, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "return", "Stack", ".", "pop_back_val", "(", ")", ".", "second", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow11", "Func": "popSaved", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49899, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "void", "AnnotateControlFlow", "::", "push", "(", "BasicBlock", "*", "BB", ",", "Value", "*", "Saved", ")", "{"], "ground_truth": ["Stack", ".", "push_back", "(", "std", "::", "make_pair", "(", "BB", ",", "Saved", ")", ")", ";"], "File": "SIAnnotateControlFlow11", "Func": "push", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49900, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "BranchInst", "*", "Term", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ";", "if", "(", "!", "Term", "||", "Term", "->", "isUnconditional", "(", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";", "continue", ";", "}", "if", "(", "I", ".", "nodeVisited", "(", "Term", "->", "getSuccessor", "(", "", ")", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";", "handleLoop", "(", "Term", ")", ";", "continue", ";", "}", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "{", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "Term", "->", "getCondition", "(", ")", ")", ";", "if", "(", "Phi", "&&", "Phi", "->", "getParent", "(", ")", "==", "BB", "&&", "isElse", "(", "Phi", ")", ")", "{", "insertElse", "(", "Term", ")", ";", "eraseIfUnused", "(", "Phi", ")", ";"], "ground_truth": ["continue", ";"], "File": "SIAnnotateControlFlow11", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49902, "Length": 132, "Cover_Rate": 0.5096525096525096} {"Template_token": ["", "}", "if", "(", "I", ".", "nodeVisited", "(", "Term", "->", "getSuccessor", "(", "", ")", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";", "handleLoop", "(", "Term", ")", ";", "continue", ";", "}", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "{", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "Term", "->", "getCondition", "(", ")", ")", ";", "if", "(", "Phi", "&&", "Phi", "->", "getParent", "(", ")", "==", "BB", "&&", "isElse", "(", "Phi", ")", ")", "{", "insertElse", "(", "Term", ")", ";", "eraseIfUnused", "(", "Phi", ")", ";", "continue", ";", "}"], "ground_truth": ["closeControlFlow", "(", "BB", ")", ";"], "File": "SIAnnotateControlFlow11", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49903, "Length": 96, "Cover_Rate": 0.37065637065637064} {"Template_token": ["", "AnnotateControlFlow", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow11", "Func": "SIAnnotateControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49904, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "AnnotateControlFlow", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow11", "Func": "SIAnnotateControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49905, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}"], "ground_truth": ["BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "", ",", "DT", ",", "LI", ",", "false", ")", ";"], "File": "SIAnnotateControlFlow14", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49906, "Length": 56, "Cover_Rate": 0.3393939393939394} {"Template_token": ["", "bool", "AnnotateControlFlow", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "(", "Context", ")", ";", "Boolean", "=", "Type", "::", "getInt1Ty", "(", "Context", ")", ";", "Int64", "=", "Type", "::", "getInt64Ty", "(", "Context", ")", ";", "ReturnStruct", "=", "StructType", "::", "get", "(", "Boolean", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "Context", ")", ";", "BoolFalse", "=", "ConstantInt", "::", "getFalse", "(", "Context", ")", ";", "BoolUndef", "=", "UndefValue", "::", "get", "(", "Boolean", ")", ";"], "ground_truth": ["Int64Zero", "=", "ConstantInt", "::", "get", "(", "Int64", ",", "", ")", ";"], "File": "SIAnnotateControlFlow14", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49907, "Length": 102, "Cover_Rate": 0.41975308641975306} {"Template_token": ["", "BoolUndef", "=", "UndefValue", "::", "get", "(", "Boolean", ")", ";", "Int64Zero", "=", "ConstantInt", "::", "get", "(", "Int64", ",", "", ")", ";", "If", "=", "M", ".", "getOrInsertFunction", "(", "IfIntrinsic", ",", "ReturnStruct", ",", "Boolean", ",", "(", "Type", "*", ")", "nullptr", ")", ";", "Else", "=", "M", ".", "getOrInsertFunction", "(", "ElseIntrinsic", ",", "ReturnStruct", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";", "Break", "=", "M", ".", "getOrInsertFunction", "(", "BreakIntrinsic", ",", "Int64", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";", "IfBreak", "=", "M", ".", "getOrInsertFunction", "(", "IfBreakIntrinsic", ",", "Int64", ",", "Boolean", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";", "ElseBreak", "=", "M", ".", "getOrInsertFunction", "(", "ElseBreakIntrinsic", ",", "Int64", ",", "Int64", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";", "Loop", "=", "M", ".", "getOrInsertFunction", "(", "LoopIntrinsic", ",", "Boolean", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";"], "ground_truth": ["EndCf", "=", "M", ".", "getOrInsertFunction", "(", "EndCfIntrinsic", ",", "Void", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";"], "File": "SIAnnotateControlFlow14", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49908, "Length": 157, "Cover_Rate": 0.6460905349794238} {"Template_token": ["", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";"], "File": "SIAnnotateControlFlow14", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49911, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow14", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49912, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "BasicBlock", "*", "IDom", "=", "DT", "->", "getNode", "(", "Parent", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "if", "(", "Incoming", "!=", "BoolTrue", ")", "continue", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";", "if", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "==", "EndCf", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "OldEnd", "->", "getArgOperand", "(", "", ")", ",", "NewPhi", "}", ";", "Ret", "=", "CallInst", "::", "Create", "(", "ElseBreak", ",", "Args", ",", "", ",", "OldEnd", ")", ";", "continue", ";", "}", "}", "TerminatorInst", "*", "Insert", "=", "From", "->", "getTerminator", "(", ")", ";", "Value", "*", "PhiArg", "=", "CallInst", "::", "Create", "(", "Break", ",", "Broken", ",", "", ",", "Insert", ")", ";", "NewPhi", "->", "setIncomingValue", "(", "i", ",", "PhiArg", ")", ";", "}", "eraseIfUnused", "(", "Phi", ")", ";", "return", "Ret", ";", "}", "else", "if", "(", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Cond", ")", ")", "{", "BasicBlock", "*", "Parent", "=", "Inst", "->", "getParent", "(", ")", ";", "Instruction", "*", "Insert", ";", "if", "(", "L", "->", "contains", "(", "Inst", ")", ")", "{", "Insert", "=", "Parent", "->", "getTerminator", "(", ")", ";", "}", "else", "{", "Insert", "=", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHIOrDbgOrLifetime", "(", ")", ";", "}", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "", ",", "Insert", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["return", "", ";"], "File": "SIAnnotateControlFlow14", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49913, "Length": 292, "Cover_Rate": 0.6083333333333333} {"Template_token": ["", "Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";"], "ground_truth": ["push", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";"], "File": "SIAnnotateControlFlow14", "Func": "insertElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49914, "Length": 41, "Cover_Rate": 0.5774647887323944} {"Template_token": ["", "push", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow14", "Func": "openIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49916, "Length": 24, "Cover_Rate": 0.3287671232876712} {"Template_token": ["", "Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";", "push", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow14", "Func": "openIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49917, "Length": 42, "Cover_Rate": 0.5753424657534246} {"Template_token": ["", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "for", "(", "df_iterator", "<", "BasicBlock", "*", ">", "I", "=", "df_begin", "(", "&", "F", ".", "getEntryBlock", "(", ")", ")", ",", "E", "=", "df_end", "(", "&", "F", ".", "getEntryBlock", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BranchInst", "*", "Term", "=", "dyn_cast", "<", "BranchInst", ">", "(", "(", "*", "I", ")", "->", "getTerminator", "(", ")", ")", ";", "if", "(", "!", "Term", "||", "Term", "->", "isUnconditional", "(", ")", ")", "{", "if", "(", "isTopOfStack", "(", "*", "I", ")", ")", "closeControlFlow", "(", "*", "I", ")", ";", "continue", ";", "}", "if", "(", "I", ".", "nodeVisited", "(", "Term", "->", "getSuccessor", "(", "", ")", ")", ")", "{", "if", "(", "isTopOfStack", "(", "*", "I", ")", ")", "closeControlFlow", "(", "*", "I", ")", ";", "handleLoop", "(", "Term", ")", ";", "continue", ";", "}", "if", "(", "isTopOfStack", "(", "*", "I", ")", ")", "{", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "Term", "->", "getCondition", "(", ")", ")", ";", "if", "(", "Phi", "&&", "Phi", "->", "getParent", "(", ")", "==", "*", "I", "&&", "isElse", "(", "Phi", ")", ")", "{"], "ground_truth": ["insertElse", "(", "Term", ")", ";"], "File": "SIAnnotateControlFlow14", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49918, "Length": 201, "Cover_Rate": 0.8204081632653061} {"Template_token": ["", "bool", "AnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "for", "(", "df_iterator", "<", "BasicBlock", "*", ">", "I", "=", "df_begin", "(", "&", "F", ".", "getEntryBlock", "(", ")", ")", ",", "E", "=", "df_end", "(", "&", "F", ".", "getEntryBlock", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BranchInst", "*", "Term", "=", "dyn_cast", "<", "BranchInst", ">", "(", "(", "*", "I", ")", "->", "getTerminator", "(", ")", ")", ";", "if", "(", "!", "Term", "||", "Term", "->", "isUnconditional", "(", ")", ")", "{", "if", "(", "isTopOfStack", "(", "*", "I", ")", ")", "closeControlFlow", "(", "*", "I", ")", ";", "continue", ";", "}", "if", "(", "I", ".", "nodeVisited", "(", "Term", "->", "getSuccessor", "(", "", ")", ")", ")", "{", "if", "(", "isTopOfStack", "(", "*", "I", ")", ")", "closeControlFlow", "(", "*", "I", ")", ";", "handleLoop", "(", "Term", ")", ";", "continue", ";", "}", "if", "(", "isTopOfStack", "(", "*", "I", ")", ")", "{", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "Term", "->", "getCondition", "(", ")", ")", ";", "if", "(", "Phi", "&&", "Phi", "->", "getParent", "(", ")", "==", "*", "I", "&&", "isElse", "(", "Phi", ")", ")", "{"], "ground_truth": ["insertElse", "(", "Term", ")", ";"], "File": "SIAnnotateControlFlow14", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49919, "Length": 211, "Cover_Rate": 0.8612244897959184} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow15", "Func": "eraseIfUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49922, "Length": 11, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow15", "Func": "eraseIfUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49923, "Length": 11, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "assert", "(", "Stack", ".", "back", "(", ")", ".", "first", "==", "BB", ")", ";", "if", "(", "L", "&&", "L", "->", "getHeader", "(", ")", "==", "BB", ")", "{", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "Latches", ";", "L", "->", "getLoopLatches", "(", "Latches", ")", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "Preds", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "BB", ")", ")", "{", "if", "(", "!", "is_contained", "(", "Latches", ",", "Pred", ")", ")", "Preds", ".", "push_back", "(", "Pred", ")", ";", "}", "BB", "=", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "", ",", "DT", ",", "LI", ",", "nullptr", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow16", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49924, "Length": 101, "Cover_Rate": 0.5674157303370787} {"Template_token": ["", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "Preds", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "BB", ")", ")", "{", "if", "(", "!", "is_contained", "(", "Latches", ",", "Pred", ")", ")", "Preds", ".", "push_back", "(", "Pred", ")", ";", "}", "BB", "=", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "", ",", "DT", ",", "LI", ",", "nullptr", ",", "false", ")", ";", "}", "Value", "*", "Exec", "=", "popSaved", "(", ")", ";"], "ground_truth": ["Instruction", "*", "FirstInsertionPt", "=", "&", "*", "BB", "->", "getFirstInsertionPt", "(", ")", ";"], "File": "SIAnnotateControlFlow16", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49925, "Length": 79, "Cover_Rate": 0.4438202247191011} {"Template_token": ["", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "Exec", ")", "&&", "!", "isa", "<", "UnreachableInst", ">", "(", "FirstInsertionPt", ")", ")", "{", "Instruction", "*", "ExecDef", "=", "cast", "<", "Instruction", ">", "(", "Exec", ")", ";", "BasicBlock", "*", "DefBB", "=", "ExecDef", "->", "getParent", "(", ")", ";", "if", "(", "!", "DT", "->", "dominates", "(", "DefBB", ",", "BB", ")", ")", "{", "FirstInsertionPt", "=", "&", "*", "SplitEdge", "(", "DefBB", ",", "BB", ",", "DT", ",", "LI", ")", "->", "getFirstInsertionPt", "(", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow19", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49926, "Length": 76, "Cover_Rate": 0.31932773109243695} {"Template_token": ["", "BB", "=", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "", ",", "DT", ",", "LI", ",", "nullptr", ",", "false", ")", ";", "}", "Value", "*", "Exec", "=", "popSaved", "(", ")", ";", "Instruction", "*", "FirstInsertionPt", "=", "&", "*", "BB", "->", "getFirstInsertionPt", "(", ")", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "Exec", ")", "&&", "!", "isa", "<", "UnreachableInst", ">", "(", "FirstInsertionPt", ")", ")", "{", "Instruction", "*", "ExecDef", "=", "cast", "<", "Instruction", ">", "(", "Exec", ")", ";", "BasicBlock", "*", "DefBB", "=", "ExecDef", "->", "getParent", "(", ")", ";", "if", "(", "!", "DT", "->", "dominates", "(", "DefBB", ",", "BB", ")", ")", "{", "FirstInsertionPt", "=", "&", "*", "SplitEdge", "(", "DefBB", ",", "BB", ",", "DT", ",", "LI", ")", "->", "getFirstInsertionPt", "(", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow19", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49927, "Length": 116, "Cover_Rate": 0.48739495798319327} {"Template_token": ["", "if", "(", "Changed", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow19", "Func": "eraseIfUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49928, "Length": 17, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";"], "File": "SIAnnotateControlFlow19", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49929, "Length": 45, "Cover_Rate": 0.625} {"Template_token": ["", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIAnnotateControlFlow19", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49930, "Length": 43, "Cover_Rate": 0.5972222222222222} {"Template_token": ["", "bool", "AnnotateControlFlow", "::", "handleLoop", "(", "BranchInst", "*", "Term", ")", "{", "if", "(", "isUniform", "(", "Term", ")", ")", "return", "false", ";", "BasicBlock", "*", "BB", "=", "Term", "->", "getParent", "(", ")", ";", "llvm", "::", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "BB", ")", ";", "if", "(", "!", "L", ")", "return", "false", ";", "BasicBlock", "*", "Target", "=", "Term", "->", "getSuccessor", "(", "", ")", ";", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "IntMask", ",", "", ",", "", ",", "&", "Target", "->", "front", "(", ")", ")", ";", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "Term", "->", "setCondition", "(", "BoolTrue", ")", ";", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ")", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Target", ")", ")", "{"], "ground_truth": ["Value", "*", "PHIValue", "=", "IntMaskZero", ";"], "File": "SIAnnotateControlFlow19", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49931, "Length": 134, "Cover_Rate": 0.6350710900473934} {"Template_token": ["", "BasicBlock", "*", "Target", "=", "Term", "->", "getSuccessor", "(", "", ")", ";", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "IntMask", ",", "", ",", "", ",", "&", "Target", "->", "front", "(", ")", ")", ";", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "Term", "->", "setCondition", "(", "BoolTrue", ")", ";", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ")", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Target", ")", ")", "{", "Value", "*", "PHIValue", "=", "IntMaskZero", ";", "if", "(", "Pred", "==", "BB", ")", "PHIValue", "=", "Arg", ";", "else", "if", "(", "L", "->", "contains", "(", "Pred", ")", "&&", "DT", "->", "dominates", "(", "Pred", ",", "BB", ")", ")", "PHIValue", "=", "Broken", ";", "Broken", "->", "addIncoming", "(", "PHIValue", ",", "Pred", ")", ";", "}", "Term", "->", "setCondition", "(", "CallInst", "::", "Create", "(", "Loop", ",", "Arg", ",", "", ",", "Term", ")", ")", ";", "push", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "Arg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIAnnotateControlFlow19", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49932, "Length": 159, "Cover_Rate": 0.7535545023696683} {"Template_token": ["", "Insert", "=", "Parent", "->", "getTerminator", "(", ")", ";", "}", "else", "{", "Insert", "=", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHIOrDbgOrLifetime", "(", ")", ";", "}", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "", ",", "Insert", ")", ";", "}", "if", "(", "isa", "<", "Constant", ">", "(", "Cond", ")", ")", "{", "Instruction", "*", "Insert", "=", "Cond", "==", "BoolTrue", "?", "Term", ":", "L", "->", "getHeader", "(", ")", "->", "getTerminator", "(", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";"], "ground_truth": ["return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "", ",", "Insert", ")", ";"], "File": "SIAnnotateControlFlow19", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49933, "Length": 108, "Cover_Rate": 0.4675324675324675} {"Template_token": ["", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ")", "if", "(", "CI", "->", "getIntrinsicID", "(", ")", "==", "", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow19", "Func": "hasKill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49934, "Length": 45, "Cover_Rate": 0.7758620689655172} {"Template_token": ["", "bool", "AnnotateControlFlow", "::", "hasKill", "(", "const", "BasicBlock", "*", "BB", ")", "{", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{"], "ground_truth": ["if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ")", "if", "(", "CI", "->", "getIntrinsicID", "(", ")", "==", "", ")", "return", "true", ";"], "File": "SIAnnotateControlFlow19", "Func": "hasKill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49935, "Length": 51, "Cover_Rate": 0.8793103448275862} {"Template_token": ["", "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "(", "Context", ")", ";", "Boolean", "=", "Type", "::", "getInt1Ty", "(", "Context", ")", ";", "IntMask", "=", "ST", ".", "isWave32", "(", ")", "?", "Type", "::", "getInt32Ty", "(", "Context", ")", ":", "Type", "::", "getInt64Ty", "(", "Context", ")", ";", "ReturnStruct", "=", "StructType", "::", "get", "(", "Boolean", ",", "IntMask", ")", ";", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "Context", ")", ";", "BoolFalse", "=", "ConstantInt", "::", "getFalse", "(", "Context", ")", ";", "BoolUndef", "=", "UndefValue", "::", "get", "(", "Boolean", ")", ";", "IntMaskZero", "=", "ConstantInt", "::", "get", "(", "IntMask", ",", "", ")", ";", "If", "=", "", "(", "&", "M", ",", "", ",", "{", "IntMask", "}", ")", ";", "Else", "=", "", "(", "&", "M", ",", "", ",", "{", "IntMask", ",", "IntMask", "}", ")", ";"], "ground_truth": ["IfBreak", "=", "", "(", "&", "M", ",", "", ",", "{", "IntMask", "}", ")", ";"], "File": "SIAnnotateControlFlow19", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49936, "Length": 143, "Cover_Rate": 0.6908212560386473} {"Template_token": ["", "bool", "AnnotateControlFlow", "::", "insertElse", "(", "BranchInst", "*", "Term", ")", "{", "if", "(", "isUniform", "(", "Term", ")", ")", "{", "return", "false", ";", "}", "Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "Else", ",", "popSaved", "(", ")", ",", "", ",", "Term", ")", ";", "Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";", "push", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIAnnotateControlFlow19", "Func": "insertElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49937, "Length": 85, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "return", "false", ";", "}", "Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "Else", ",", "popSaved", "(", ")", ",", "", ",", "Term", ")", ";", "Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";", "push", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow19", "Func": "insertElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49938, "Length": 68, "Cover_Rate": 0.7906976744186046} {"Template_token": ["", "push", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow19", "Func": "openIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49941, "Length": 27, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "if", "(", "isUniform", "(", "Term", ")", ")", "return", "false", ";"], "ground_truth": ["Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "If", ",", "Term", "->", "getCondition", "(", ")", ",", "", ",", "Term", ")", ";"], "File": "SIAnnotateControlFlow19", "Func": "openIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49942, "Length": 31, "Cover_Rate": 0.36046511627906974} {"Template_token": ["", "assert", "(", "Stack", ".", "back", "(", ")", ".", "first", "==", "BB", ")", ";", "if", "(", "L", "&&", "L", "->", "getHeader", "(", ")", "==", "BB", ")", "{", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "Latches", ";", "L", "->", "getLoopLatches", "(", "Latches", ")", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "Preds", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "BB", ")", ")", "{", "if", "(", "!", "is_contained", "(", "Latches", ",", "Pred", ")", ")", "Preds", ".", "push_back", "(", "Pred", ")", ";", "}", "BB", "=", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "", ",", "DT", ",", "LI", ",", "nullptr", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow21", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49943, "Length": 101, "Cover_Rate": 0.4297872340425532} {"Template_token": ["", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIAnnotateControlFlow21", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49944, "Length": 25, "Cover_Rate": 0.3968253968253968} {"Template_token": ["", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow21", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49945, "Length": 35, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "llvm", "::", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "BB", ")", ";", "if", "(", "!", "L", ")", "return", ";", "BasicBlock", "*", "Target", "=", "Term", "->", "getSuccessor", "(", "", ")", ";", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "IntMask", ",", "", ",", "", ",", "&", "Target", "->", "front", "(", ")", ")", ";", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "Term", "->", "setCondition", "(", "BoolTrue", ")", ";", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ")", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Target", ")", ")", "{", "Value", "*", "PHIValue", "=", "IntMaskZero", ";", "if", "(", "Pred", "==", "BB", ")", "PHIValue", "=", "Arg", ";", "else", "if", "(", "L", "->", "contains", "(", "Pred", ")", "&&", "DT", "->", "dominates", "(", "Pred", ",", "BB", ")", ")", "PHIValue", "=", "Broken", ";", "Broken", "->", "addIncoming", "(", "PHIValue", ",", "Pred", ")", ";", "}", "Term", "->", "setCondition", "(", "CallInst", "::", "Create", "(", "Loop", ",", "Arg", ",", "", ",", "Term", ")", ")", ";"], "ground_truth": ["push", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "Arg", ")", ";"], "File": "SIAnnotateControlFlow21", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49946, "Length": 176, "Cover_Rate": 0.8543689320388349} {"Template_token": ["", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "", ",", "Insert", ")", ";", "}", "if", "(", "isa", "<", "Constant", ">", "(", "Cond", ")", ")", "{", "Instruction", "*", "Insert", "=", "Cond", "==", "BoolTrue", "?", "Term", ":", "L", "->", "getHeader", "(", ")", "->", "getTerminator", "(", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "", ",", "Insert", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIAnnotateControlFlow21", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49947, "Length": 90, "Cover_Rate": 0.5027932960893855} {"Template_token": ["", "}", "else", "{", "Insert", "=", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHIOrDbgOrLifetime", "(", ")", ";", "}", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "", ",", "Insert", ")", ";", "}"], "ground_truth": ["if", "(", "isa", "<", "Constant", ">", "(", "Cond", ")", ")", "{"], "File": "SIAnnotateControlFlow21", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49948, "Length": 54, "Cover_Rate": 0.3016759776536313} {"Template_token": ["", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "TargetPassConfig", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "initialize", "(", "*", "F", ".", "getParent", "(", ")", ",", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ")", ";", "for", "(", "df_iterator", "<", "BasicBlock", "*", ">", "I", "=", "df_begin", "(", "&", "F", ".", "getEntryBlock", "(", ")", ")", ",", "E", "=", "df_end", "(", "&", "F", ".", "getEntryBlock", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BasicBlock", "*", "BB", "=", "*", "I", ";", "BranchInst", "*", "Term", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ";", "if", "(", "!", "Term", "||", "Term", "->", "isUnconditional", "(", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";", "continue", ";", "}", "if", "(", "I", ".", "nodeVisited", "(", "Term", "->", "getSuccessor", "(", "", ")", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";", "if", "(", "DT", "->", "dominates", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "BB", ")", ")", "handleLoop", "(", "Term", ")", ";", "continue", ";", "}", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "{", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "Term", "->", "getCondition", "(", ")", ")", ";", "if", "(", "Phi", "&&", "Phi", "->", "getParent", "(", ")", "==", "BB", "&&", "isElse", "(", "Phi", ")", ")", "{", "insertElse", "(", "Term", ")", ";", "eraseIfUnused", "(", "Phi", ")", ";", "continue", ";", "}", "closeControlFlow", "(", "BB", ")", ";", "}", "openIf", "(", "Term", ")", ";", "}", "if", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["report_fatal_error", "(", "", ")", ";"], "File": "SIAnnotateControlFlow21", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49949, "Length": 291, "Cover_Rate": 0.909375} {"Template_token": ["", "L", "->", "getLoopLatches", "(", "Latches", ")", ";", "std", "::", "vector", "<", "BasicBlock", "*", ">", "Preds", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "", ",", "DT", ",", "LI", ",", "false", ")", ";", "}", "Value", "*", "Exec", "=", "popSaved", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isa", "<", "UndefValue", ">", "(", "Exec", ")", ")", "CallInst", "::", "Create", "(", "EndCf", ",", "Exec", ",", "", ",", "&", "*", "BB", "->", "getFirstInsertionPt", "(", ")", ")", ";"], "File": "SIAnnotateControlFlow24", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49950, "Length": 136, "Cover_Rate": 0.6974358974358974} {"Template_token": ["", "BasicBlock", "*", "BB", "=", "Term", "->", "getParent", "(", ")", ";", "llvm", "::", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "BB", ")", ";", "if", "(", "!", "L", ")", "return", ";", "BasicBlock", "*", "Target", "=", "Term", "->", "getSuccessor", "(", "", ")", ";", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "Int64", ",", "", ",", "", ",", "&", "Target", "->", "front", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";"], "File": "SIAnnotateControlFlow24", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49951, "Length": 73, "Cover_Rate": 0.38421052631578945} {"Template_token": ["", "NewPhi", "->", "addIncoming", "(", "PhiArg", ",", "From", ")", ";", "}", "BasicBlock", "*", "IDom", "=", "DT", "->", "getNode", "(", "Parent", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "if", "(", "Incoming", "!=", "BoolTrue", ")", "continue", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";", "while", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "!=", "EndCf", ")", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "OldEnd", "->", "getNextNode", "(", ")", ")", ";", "if", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "==", "EndCf", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "OldEnd", "->", "getArgOperand", "(", "", ")", ",", "NewPhi", "}", ";", "Ret", "=", "CallInst", "::", "Create", "(", "ElseBreak", ",", "Args", ",", "", ",", "OldEnd", ")", ";", "continue", ";", "}", "}", "TerminatorInst", "*", "Insert", "=", "From", "->", "getTerminator", "(", ")", ";", "Value", "*", "PhiArg", "=", "CallInst", "::", "Create", "(", "Break", ",", "Broken", ",", "", ",", "Insert", ")", ";", "NewPhi", "->", "setIncomingValue", "(", "i", ",", "PhiArg", ")", ";", "}", "eraseIfUnused", "(", "Phi", ")", ";", "return", "Ret", ";", "}", "else", "if", "(", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Cond", ")", ")", "{", "BasicBlock", "*", "Parent", "=", "Inst", "->", "getParent", "(", ")", ";", "Instruction", "*", "Insert", ";", "if", "(", "L", "->", "contains", "(", "Inst", ")", ")", "{", "Insert", "=", "Parent", "->", "getTerminator", "(", ")", ";", "}", "else", "{", "Insert", "=", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHIOrDbgOrLifetime", "(", ")", ";", "}", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "", ",", "Insert", ")", ";", "}", "else", "if", "(", "isa", "<", "ConstantInt", ">", "(", "Cond", ")", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "", ",", "Term", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow24", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49952, "Length": 364, "Cover_Rate": 0.6606170598911071} {"Template_token": ["", "Value", "*", "Ret", "=", "NewPhi", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "Incoming", ")", ")", "{", "NewPhi", "->", "addIncoming", "(", "Broken", ",", "From", ")", ";", "continue", ";", "}", "Phi", "->", "setIncomingValue", "(", "i", ",", "BoolFalse", ")", ";", "Value", "*", "PhiArg", "=", "handleLoopCondition", "(", "Incoming", ",", "Broken", ",", "L", ",", "Term", ")", ";", "NewPhi", "->", "addIncoming", "(", "PhiArg", ",", "From", ")", ";", "}", "BasicBlock", "*", "IDom", "=", "DT", "->", "getNode", "(", "Parent", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "if", "(", "Incoming", "!=", "BoolTrue", ")", "continue", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";", "while", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "!=", "EndCf", ")", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "OldEnd", "->", "getNextNode", "(", ")", ")", ";", "if", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "==", "EndCf", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "OldEnd", "->", "getArgOperand", "(", "", ")", ",", "NewPhi", "}", ";", "Ret", "=", "CallInst", "::", "Create", "(", "ElseBreak", ",", "Args", ",", "", ",", "OldEnd", ")", ";", "continue", ";", "}", "}", "TerminatorInst", "*", "Insert", "=", "From", "->", "getTerminator", "(", ")", ";", "Value", "*", "PhiArg", "=", "CallInst", "::", "Create", "(", "Break", ",", "Broken", ",", "", ",", "Insert", ")", ";", "NewPhi", "->", "setIncomingValue", "(", "i", ",", "PhiArg", ")", ";", "}", "eraseIfUnused", "(", "Phi", ")", ";", "return", "Ret", ";", "}", "else", "if", "(", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Cond", ")", ")", "{", "BasicBlock", "*", "Parent", "=", "Inst", "->", "getParent", "(", ")", ";", "Instruction", "*", "Insert", ";", "if", "(", "L", "->", "contains", "(", "Inst", ")", ")", "{", "Insert", "=", "Parent", "->", "getTerminator", "(", ")", ";", "}", "else", "{", "Insert", "=", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHIOrDbgOrLifetime", "(", ")", ";", "}"], "ground_truth": ["Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";"], "File": "SIAnnotateControlFlow24", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49953, "Length": 400, "Cover_Rate": 0.7259528130671506} {"Template_token": ["", "Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "If", ",", "Term", "->", "getCondition", "(", ")", ",", "", ",", "Term", ")", ";"], "ground_truth": ["Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";"], "File": "SIAnnotateControlFlow24", "Func": "openIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49954, "Length": 39, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "continue", ";", "}", "if", "(", "I", ".", "nodeVisited", "(", "Term", "->", "getSuccessor", "(", "", ")", ")", ")", "{", "if", "(", "isTopOfStack", "(", "*", "I", ")", ")", "closeControlFlow", "(", "*", "I", ")", ";", "handleLoop", "(", "Term", ")", ";", "continue", ";", "}", "if", "(", "isTopOfStack", "(", "*", "I", ")", ")", "{", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "Term", "->", "getCondition", "(", ")", ")", ";", "if", "(", "Phi", "&&", "Phi", "->", "getParent", "(", ")", "==", "*", "I", "&&", "isElse", "(", "Phi", ")", ")", "{"], "ground_truth": ["insertElse", "(", "Term", ")", ";"], "File": "SIAnnotateControlFlow24", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49955, "Length": 89, "Cover_Rate": 0.34901960784313724} {"Template_token": ["", "if", "(", "I", ".", "nodeVisited", "(", "Term", "->", "getSuccessor", "(", "", ")", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";", "handleLoop", "(", "Term", ")", ";", "continue", ";", "}", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "{", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "Term", "->", "getCondition", "(", ")", ")", ";", "if", "(", "Phi", "&&", "Phi", "->", "getParent", "(", ")", "==", "BB", "&&", "isElse", "(", "Phi", ")", ")", "{", "insertElse", "(", "Term", ")", ";", "eraseIfUnused", "(", "Phi", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow2", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49956, "Length": 90, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";", "for", "(", "df_iterator", "<", "BasicBlock", "*", ">", "I", "=", "df_begin", "(", "&", "F", ".", "getEntryBlock", "(", ")", ")", ",", "E", "=", "df_end", "(", "&", "F", ".", "getEntryBlock", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BasicBlock", "*", "BB", "=", "*", "I", ";", "BranchInst", "*", "Term", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ";", "if", "(", "!", "Term", "||", "Term", "->", "isUnconditional", "(", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";"], "ground_truth": ["continue", ";"], "File": "SIAnnotateControlFlow2", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49957, "Length": 112, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ")", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "Target", ")", ",", "PE", "=", "pred_end", "(", "Target", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "Broken", "->", "addIncoming", "(", "*", "PI", "==", "BB", "?", "Arg", ":", "Int64Zero", ",", "*", "PI", ")", ";", "}", "Term", "->", "setCondition", "(", "CallInst", "::", "Create", "(", "Loop", ",", "Arg", ",", "", ",", "Term", ")", ")", ";", "push", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "Arg", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow30", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49958, "Length": 89, "Cover_Rate": 0.48633879781420764} {"Template_token": ["", "BasicBlock", "*", "Target", "=", "Term", "->", "getSuccessor", "(", "", ")", ";", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "Int64", ",", "", ",", "", ",", "&", "Target", "->", "front", "(", ")", ")", ";", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "Term", "->", "setCondition", "(", "BoolTrue", ")", ";", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ")", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "Target", ")", ",", "PE", "=", "pred_end", "(", "Target", ")", ";"], "ground_truth": ["PI", "!=", "PE", ";", "++", "PI", ")", "{"], "File": "SIAnnotateControlFlow30", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49959, "Length": 90, "Cover_Rate": 0.4918032786885246} {"Template_token": ["", "BasicBlock", "*", "Parent", "=", "Phi", "->", "getParent", "(", ")", ";", "PHINode", "*", "NewPhi", "=", "PHINode", "::", "Create", "(", "Int64", ",", "", ",", "", ",", "&", "Parent", "->", "front", "(", ")", ")", ";", "Value", "*", "Ret", "=", "NewPhi", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "Incoming", ")", ")", "{", "NewPhi", "->", "addIncoming", "(", "Broken", ",", "From", ")", ";", "continue", ";", "}", "Phi", "->", "setIncomingValue", "(", "i", ",", "BoolFalse", ")", ";", "Value", "*", "PhiArg", "=", "handleLoopCondition", "(", "Incoming", ",", "Broken", ",", "L", ",", "Term", ")", ";", "NewPhi", "->", "addIncoming", "(", "PhiArg", ",", "From", ")", ";", "}", "BasicBlock", "*", "IDom", "=", "DT", "->", "getNode", "(", "Parent", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "if", "(", "Incoming", "!=", "BoolTrue", ")", "continue", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";", "while", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "!=", "EndCf", ")", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "OldEnd", "->", "getNextNode", "(", ")", ")", ";", "if", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "==", "EndCf", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "OldEnd", "->", "getArgOperand", "(", "", ")", ",", "NewPhi", "}", ";", "Ret", "=", "CallInst", "::", "Create", "(", "ElseBreak", ",", "Args", ",", "", ",", "OldEnd", ")", ";", "continue", ";", "}", "}", "TerminatorInst", "*", "Insert", "=", "From", "->", "getTerminator", "(", ")", ";", "Value", "*", "PhiArg", "=", "CallInst", "::", "Create", "(", "Break", ",", "Broken", ",", "", ",", "Insert", ")", ";"], "ground_truth": ["NewPhi", "->", "setIncomingValue", "(", "i", ",", "PhiArg", ")", ";"], "File": "SIAnnotateControlFlow30", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49960, "Length": 346, "Cover_Rate": 0.6279491833030852} {"Template_token": ["", "std", "::", "vector", "<", "BasicBlock", "*", ">", "Preds", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "", ",", "nullptr", ",", "DT", ",", "LI", ",", "false", ")", ";", "}"], "ground_truth": ["CallInst", "::", "Create", "(", "EndCf", ",", "popSaved", "(", ")", ",", "", ",", "BB", "->", "getFirstInsertionPt", "(", ")", ")", ";"], "File": "SIAnnotateControlFlow32", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49961, "Length": 112, "Cover_Rate": 0.6787878787878788} {"Template_token": ["", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "Latches", ";", "L", "->", "getLoopLatches", "(", "Latches", ")", ";", "std", "::", "vector", "<", "BasicBlock", "*", ">", "Preds", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "", ",", "nullptr", ",", "DT", ",", "LI", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow32", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49962, "Length": 109, "Cover_Rate": 0.6606060606060606} {"Template_token": ["", "BoolFalse", "=", "ConstantInt", "::", "getFalse", "(", "Context", ")", ";", "BoolUndef", "=", "UndefValue", "::", "get", "(", "Boolean", ")", ";", "Int64Zero", "=", "ConstantInt", "::", "get", "(", "Int64", ",", "", ")", ";", "If", "=", "", "(", "&", "M", ",", "", ")", ";", "Else", "=", "", "(", "&", "M", ",", "", ")", ";", "IfBreak", "=", "", "(", "&", "M", ",", "", ")", ";", "Loop", "=", "", "(", "&", "M", ",", "", ")", ";", "EndCf", "=", "", "(", "&", "M", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow34", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49963, "Length": 83, "Cover_Rate": 0.48823529411764705} {"Template_token": ["", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow34", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49964, "Length": 17, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";"], "File": "SIAnnotateControlFlow34", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49965, "Length": 28, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "void", "AnnotateControlFlow", "::", "handleLoop", "(", "BranchInst", "*", "Term", ")", "{", "if", "(", "isUniform", "(", "Term", ")", ")", "return", ";", "BasicBlock", "*", "BB", "=", "Term", "->", "getParent", "(", ")", ";", "llvm", "::", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "BB", ")", ";", "if", "(", "!", "L", ")", "return", ";", "BasicBlock", "*", "Target", "=", "Term", "->", "getSuccessor", "(", "", ")", ";", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "Int64", ",", "", ",", "", ",", "&", "Target", "->", "front", "(", ")", ")", ";", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "Term", "->", "setCondition", "(", "BoolTrue", ")", ";", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ")", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Target", ")", ")", "{", "Value", "*", "PHIValue", "=", "Int64Zero", ";"], "ground_truth": ["if", "(", "Pred", "==", "BB", ")", "PHIValue", "=", "Arg", ";"], "File": "SIAnnotateControlFlow34", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49966, "Length": 142, "Cover_Rate": 0.6893203883495146} {"Template_token": ["", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";", "continue", ";", "}", "if", "(", "I", ".", "nodeVisited", "(", "Term", "->", "getSuccessor", "(", "", ")", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";", "handleLoop", "(", "Term", ")", ";", "continue", ";", "}", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "{", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "Term", "->", "getCondition", "(", ")", ")", ";", "if", "(", "Phi", "&&", "Phi", "->", "getParent", "(", ")", "==", "BB", "&&", "isElse", "(", "Phi", ")", ")", "{", "insertElse", "(", "Term", ")", ";", "eraseIfUnused", "(", "Phi", ")", ";", "continue", ";", "}"], "ground_truth": ["closeControlFlow", "(", "BB", ")", ";"], "File": "SIAnnotateControlFlow34", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49967, "Length": 110, "Cover_Rate": 0.4247104247104247} {"Template_token": ["", "BranchInst", "*", "Term", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ";", "if", "(", "!", "Term", "||", "Term", "->", "isUnconditional", "(", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";", "continue", ";", "}", "if", "(", "I", ".", "nodeVisited", "(", "Term", "->", "getSuccessor", "(", "", ")", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";", "handleLoop", "(", "Term", ")", ";", "continue", ";", "}", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "{"], "ground_truth": ["PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "Term", "->", "getCondition", "(", ")", ")", ";"], "File": "SIAnnotateControlFlow36", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49968, "Length": 102, "Cover_Rate": 0.3355263157894737} {"Template_token": ["", "llvm", "::", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "BB", ")", ";", "assert", "(", "Stack", ".", "back", "(", ")", ".", "first", "==", "BB", ")", ";", "if", "(", "L", "&&", "L", "->", "getHeader", "(", ")", "==", "BB", ")", "{", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "Latches", ";", "L", "->", "getLoopLatches", "(", "Latches", ")", ";", "std", "::", "vector", "<", "BasicBlock", "*", ">", "Preds", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "if", "(", "!", "is_contained", "(", "Latches", ",", "*", "PI", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "", ",", "DT", ",", "LI", ",", "false", ")", ";", "}", "Value", "*", "Exec", "=", "popSaved", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isa", "<", "UndefValue", ">", "(", "Exec", ")", ")", "CallInst", "::", "Create", "(", "EndCf", ",", "Exec", ",", "", ",", "&", "*", "BB", "->", "getFirstInsertionPt", "(", ")", ")", ";"], "File": "SIAnnotateControlFlow38", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49969, "Length": 167, "Cover_Rate": 0.9382022471910112} {"Template_token": ["", "Else", "=", "M", ".", "getOrInsertFunction", "(", "ElseIntrinsic", ",", "ReturnStruct", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";", "Break", "=", "M", ".", "getOrInsertFunction", "(", "BreakIntrinsic", ",", "Int64", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";", "cast", "<", "Function", ">", "(", "Break", ")", "->", "setDoesNotAccessMemory", "(", ")", ";", "IfBreak", "=", "M", ".", "getOrInsertFunction", "(", "IfBreakIntrinsic", ",", "Int64", ",", "Boolean", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";", "cast", "<", "Function", ">", "(", "IfBreak", ")", "->", "setDoesNotAccessMemory", "(", ")", ";", ";", "ElseBreak", "=", "M", ".", "getOrInsertFunction", "(", "ElseBreakIntrinsic", ",", "Int64", ",", "Int64", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";", "cast", "<", "Function", ">", "(", "ElseBreak", ")", "->", "setDoesNotAccessMemory", "(", ")", ";"], "ground_truth": ["Loop", "=", "M", ".", "getOrInsertFunction", "(", "LoopIntrinsic", ",", "Boolean", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";"], "File": "SIAnnotateControlFlow38", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49970, "Length": 136, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "void", "AnnotateControlFlow", "::", "handleLoop", "(", "BranchInst", "*", "Term", ")", "{", "if", "(", "isUniform", "(", "Term", ")", ")", "return", ";", "BasicBlock", "*", "BB", "=", "Term", "->", "getParent", "(", ")", ";", "llvm", "::", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "BB", ")", ";", "if", "(", "!", "L", ")", "return", ";", "BasicBlock", "*", "Target", "=", "Term", "->", "getSuccessor", "(", "", ")", ";", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "Int64", ",", "", ",", "", ",", "&", "Target", "->", "front", "(", ")", ")", ";", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "Term", "->", "setCondition", "(", "BoolTrue", ")", ";", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ")", ";"], "ground_truth": ["for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Target", ")", ")", "Broken", "->", "addIncoming", "(", "Pred", "==", "BB", "?", "Arg", ":", "Int64Zero", ",", "Pred", ")", ";"], "File": "SIAnnotateControlFlow39", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49971, "Length": 140, "Cover_Rate": 0.8187134502923976} {"Template_token": ["", "void", "AnnotateControlFlow", "::", "handleLoop", "(", "BranchInst", "*", "Term", ")", "{", "if", "(", "isUniform", "(", "Term", ")", ")", "return", ";", "BasicBlock", "*", "BB", "=", "Term", "->", "getParent", "(", ")", ";", "llvm", "::", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "BB", ")", ";", "if", "(", "!", "L", ")", "return", ";", "BasicBlock", "*", "Target", "=", "Term", "->", "getSuccessor", "(", "", ")", ";", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "Int64", ",", "", ",", "", ",", "&", "Target", "->", "front", "(", ")", ")", ";", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "Term", "->", "setCondition", "(", "BoolTrue", ")", ";", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ")", ";"], "ground_truth": ["for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Target", ")", ")", "Broken", "->", "addIncoming", "(", "Pred", "==", "BB", "?", "Arg", ":", "Int64Zero", ",", "Pred", ")", ";"], "File": "SIAnnotateControlFlow39", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49972, "Length": 140, "Cover_Rate": 0.8187134502923976} {"Template_token": ["", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "", ",", "DT", ",", "LI", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow40", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49973, "Length": 82, "Cover_Rate": 0.5030674846625767} {"Template_token": ["", "L", "->", "getLoopLatches", "(", "Latches", ")", ";", "std", "::", "vector", "<", "BasicBlock", "*", ">", "Preds", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "", ",", "DT", ",", "LI", ",", "false", ")", ";", "}", "CallInst", "::", "Create", "(", "EndCf", ",", "popSaved", "(", ")", ",", "", ",", "BB", "->", "getFirstInsertionPt", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow40", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49974, "Length": 118, "Cover_Rate": 0.7239263803680982} {"Template_token": ["", "ReturnStruct", "=", "StructType", "::", "get", "(", "Boolean", ",", "Int64", ",", "(", "Type", "*", ")", "nullptr", ")", ";", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "Context", ")", ";", "BoolFalse", "=", "ConstantInt", "::", "getFalse", "(", "Context", ")", ";", "BoolUndef", "=", "UndefValue", "::", "get", "(", "Boolean", ")", ";", "Int64Zero", "=", "ConstantInt", "::", "get", "(", "Int64", ",", "", ")", ";", "If", "=", "", "(", "&", "M", ",", "", ")", ";", "Else", "=", "", "(", "&", "M", ",", "", ")", ";", "Break", "=", "", "(", "&", "M", ",", "", ")", ";", "IfBreak", "=", "", "(", "&", "M", ",", "", ")", ";", "ElseBreak", "=", "", "(", "&", "M", ",", "", ")", ";", "Loop", "=", "", "(", "&", "M", ",", "", ")", ";", "EndCf", "=", "", "(", "&", "M", ",", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SIAnnotateControlFlow43", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49975, "Length": 128, "Cover_Rate": 0.6274509803921569} {"Template_token": ["", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ",", "LoopPhiConditions", ")", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Target", ")", ")", "Broken", "->", "addIncoming", "(", "Pred", "==", "BB", "?", "Arg", ":", "Int64Zero", ",", "Pred", ")", ";", "Term", "->", "setCondition", "(", "CallInst", "::", "Create", "(", "Loop", ",", "Arg", ",", "", ",", "Term", ")", ")", ";", "for", "(", "WeakVH", "Val", ":", "reverse", "(", "LoopPhiConditions", ")", ")", "{"], "ground_truth": ["if", "(", "PHINode", "*", "Cond", "=", "cast_or_null", "<", "PHINode", ">", "(", "Val", ")", ")", "eraseIfUnused", "(", "Cond", ")", ";"], "File": "SIAnnotateControlFlow43", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49977, "Length": 91, "Cover_Rate": 0.42924528301886794} {"Template_token": ["", "}", "Phi", "->", "setIncomingValue", "(", "i", ",", "BoolFalse", ")", ";", "Value", "*", "PhiArg", "=", "handleLoopCondition", "(", "Incoming", ",", "Broken", ",", "L", ",", "Term", ",", "LoopPhiConditions", ")", ";", "NewPhi", "->", "addIncoming", "(", "PhiArg", ",", "From", ")", ";", "}", "BasicBlock", "*", "IDom", "=", "DT", "->", "getNode", "(", "Parent", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "if", "(", "Incoming", "!=", "BoolTrue", ")", "continue", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";", "while", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "!=", "EndCf", ")", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "OldEnd", "->", "getNextNode", "(", ")", ")", ";", "if", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "==", "EndCf", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "OldEnd", "->", "getArgOperand", "(", "", ")", ",", "NewPhi", "}", ";", "Ret", "=", "CallInst", "::", "Create", "(", "ElseBreak", ",", "Args", ",", "", ",", "OldEnd", ")", ";", "continue", ";", "}", "}", "TerminatorInst", "*", "Insert", "=", "From", "->", "getTerminator", "(", ")", ";", "Value", "*", "PhiArg", "=", "CallInst", "::", "Create", "(", "Break", ",", "Broken", ",", "", ",", "Insert", ")", ";", "NewPhi", "->", "setIncomingValue", "(", "i", ",", "PhiArg", ")", ";", "}", "LoopPhiConditions", ".", "push_back", "(", "WeakVH", "(", "Phi", ")", ")", ";", "return", "Ret", ";", "}"], "ground_truth": ["if", "(", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Cond", ")", ")", "{"], "File": "SIAnnotateControlFlow43", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49978, "Length": 273, "Cover_Rate": 0.4731369150779896} {"Template_token": ["", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";", "while", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "!=", "EndCf", ")", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "OldEnd", "->", "getNextNode", "(", ")", ")", ";", "if", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "==", "EndCf", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "OldEnd", "->", "getArgOperand", "(", "", ")", ",", "NewPhi", "}", ";", "Ret", "=", "CallInst", "::", "Create", "(", "ElseBreak", ",", "Args", ",", "", ",", "OldEnd", ")", ";", "continue", ";", "}", "}", "TerminatorInst", "*", "Insert", "=", "From", "->", "getTerminator", "(", ")", ";", "Value", "*", "PhiArg", "=", "CallInst", "::", "Create", "(", "Break", ",", "Broken", ",", "", ",", "Insert", ")", ";", "NewPhi", "->", "setIncomingValue", "(", "i", ",", "PhiArg", ")", ";", "}", "LoopPhiConditions", ".", "push_back", "(", "WeakVH", "(", "Phi", ")", ")", ";", "return", "Ret", ";", "}", "if", "(", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Cond", ")", ")", "{", "BasicBlock", "*", "Parent", "=", "Inst", "->", "getParent", "(", ")", ";", "Instruction", "*", "Insert", ";", "if", "(", "L", "->", "contains", "(", "Inst", ")", ")", "{", "Insert", "=", "Parent", "->", "getTerminator", "(", ")", ";", "}", "else", "{", "Insert", "=", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHIOrDbgOrLifetime", "(", ")", ";", "}", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "", ",", "Insert", ")", ";", "}", "if", "(", "isa", "<", "Constant", ">", "(", "Cond", ")", ")", "{", "Instruction", "*", "Insert", "=", "Cond", "==", "BoolTrue", "?", "Term", ":", "L", "->", "getHeader", "(", ")", "->", "getTerminator", "(", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";"], "ground_truth": ["return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "", ",", "Insert", ")", ";"], "File": "SIAnnotateControlFlow43", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49979, "Length": 296, "Cover_Rate": 0.512998266897747} {"Template_token": ["", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "", ",", "DT", ",", "LI", ",", "false", ")", ";", "}", "Value", "*", "Exec", "=", "popSaved", "(", ")", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "Exec", ")", ")", "CallInst", "::", "Create", "(", "EndCf", ",", "Exec", ",", "", ",", "&", "*", "BB", "->", "getFirstInsertionPt", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow4", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49980, "Length": 121, "Cover_Rate": 0.6173469387755102} {"Template_token": ["", "if", "(", "Stack", ".", "back", "(", ")", ".", "first", "!=", "BB", ")", "return", ";", "if", "(", "L", "&&", "L", "->", "getHeader", "(", ")", "==", "BB", ")", "{", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "Latches", ";", "L", "->", "getLoopLatches", "(", "Latches", ")", ";", "std", "::", "vector", "<", "BasicBlock", "*", ">", "Preds", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{"], "ground_truth": ["if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";"], "File": "SIAnnotateControlFlow4", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49981, "Length": 113, "Cover_Rate": 0.576530612244898} {"Template_token": ["", "void", "AnnotateControlFlow", "::", "handleLoop", "(", "BranchInst", "*", "Term", ")", "{", "if", "(", "DA", "->", "isUniform", "(", "Term", "->", "getCondition", "(", ")", ")", ")", "{", "return", ";", "}", "BasicBlock", "*", "BB", "=", "Term", "->", "getParent", "(", ")", ";", "llvm", "::", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "BB", ")", ";", "BasicBlock", "*", "Target", "=", "Term", "->", "getSuccessor", "(", "", ")", ";", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "Int64", ",", "", ",", "", ",", "&", "Target", "->", "front", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";"], "File": "SIAnnotateControlFlow4", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49982, "Length": 93, "Cover_Rate": 0.49206349206349204} {"Template_token": ["", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "Term", "->", "setCondition", "(", "BoolTrue", ")", ";", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ")", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "Target", ")", ",", "PE", "=", "pred_end", "(", "Target", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "Broken", "->", "addIncoming", "(", "*", "PI", "==", "BB", "?", "Arg", ":", "Int64Zero", ",", "*", "PI", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow4", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49983, "Length": 75, "Cover_Rate": 0.3968253968253968} {"Template_token": ["", "continue", ";", "}", "Phi", "->", "setIncomingValue", "(", "i", ",", "BoolFalse", ")", ";", "Value", "*", "PhiArg", "=", "handleLoopCondition", "(", "Incoming", ",", "Broken", ",", "L", ",", "Term", ")", ";", "NewPhi", "->", "addIncoming", "(", "PhiArg", ",", "From", ")", ";", "}", "BasicBlock", "*", "IDom", "=", "DT", "->", "getNode", "(", "Parent", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "if", "(", "Incoming", "!=", "BoolTrue", ")", "continue", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";", "if", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "==", "EndCf", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "OldEnd", "->", "getArgOperand", "(", "", ")", ",", "NewPhi", "}", ";", "Ret", "=", "CallInst", "::", "Create", "(", "ElseBreak", ",", "Args", ",", "", ",", "OldEnd", ")", ";", "continue", ";", "}", "}", "TerminatorInst", "*", "Insert", "=", "From", "->", "getTerminator", "(", ")", ";", "Value", "*", "PhiArg", "=", "CallInst", "::", "Create", "(", "Break", ",", "Broken", ",", "", ",", "Insert", ")", ";", "NewPhi", "->", "setIncomingValue", "(", "i", ",", "PhiArg", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow4", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49984, "Length": 218, "Cover_Rate": 0.41523809523809524} {"Template_token": ["", "Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "Else", ",", "popSaved", "(", ")", ",", "", ",", "Term", ")", ";", "Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";"], "ground_truth": ["push", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";"], "File": "SIAnnotateControlFlow4", "Func": "insertElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49985, "Length": 60, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "Else", ",", "popSaved", "(", ")", ",", "", ",", "Term", ")", ";", "Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";"], "ground_truth": ["push", "(", "Term", "->", "getSuccessor", "(", "", ")", ",", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";"], "File": "SIAnnotateControlFlow4", "Func": "insertElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49986, "Length": 60, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "If", ",", "Term", "->", "getCondition", "(", ")", ",", "", ",", "Term", ")", ";"], "ground_truth": ["Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "", ",", "", ",", "Term", ")", ")", ";"], "File": "SIAnnotateControlFlow4", "Func": "openIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49987, "Length": 39, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "void", "AnnotateControlFlow", "::", "openIf", "(", "BranchInst", "*", "Term", ")", "{", "if", "(", "DA", "->", "isUniform", "(", "Term", "->", "getCondition", "(", ")", ")", ")", "{", "return", ";", "}"], "ground_truth": ["Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "If", ",", "Term", "->", "getCondition", "(", ")", ",", "", ",", "Term", ")", ";"], "File": "SIAnnotateControlFlow4", "Func": "openIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49988, "Length": 48, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "BasicBlock", "*", "Target", "=", "Term", "->", "getSuccessor", "(", "", ")", ";", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "Int64", ",", "", ",", "", ",", "&", "Target", "->", "front", "(", ")", ")", ";", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "Term", "->", "setCondition", "(", "BoolTrue", ")", ";"], "ground_truth": ["Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ")", ";"], "File": "SIAnnotateControlFlow7", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49989, "Length": 65, "Cover_Rate": 0.37790697674418605} {"Template_token": ["", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "Term", "->", "setCondition", "(", "BoolTrue", ")", ";", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ",", "LoopPhiConditions", ")", ";", "for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Target", ")", ")", "Broken", "->", "addIncoming", "(", "Pred", "==", "BB", "?", "Arg", ":", "Int64Zero", ",", "Pred", ")", ";"], "ground_truth": ["Term", "->", "setCondition", "(", "CallInst", "::", "Create", "(", "Loop", ",", "Arg", ",", "", ",", "Term", ")", ")", ";"], "File": "SIAnnotateControlFlow8", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49990, "Length": 78, "Cover_Rate": 0.36792452830188677} {"Template_token": ["", "PHINode", "*", "Broken", "=", "PHINode", "::", "Create", "(", "Int64", ",", "", ",", "", ",", "&", "Target", "->", "front", "(", ")", ")", ";", "SmallVector", "<", "WeakTrackingVH", ",", "", ">", "LoopPhiConditions", ";", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "Term", "->", "setCondition", "(", "BoolTrue", ")", ";", "Value", "*", "Arg", "=", "handleLoopCondition", "(", "Cond", ",", "Broken", ",", "L", ",", "Term", ",", "LoopPhiConditions", ")", ";"], "ground_truth": ["for", "(", "BasicBlock", "*", "Pred", ":", "predecessors", "(", "Target", ")", ")", "Broken", "->", "addIncoming", "(", "Pred", "==", "BB", "?", "Arg", ":", "Int64Zero", ",", "Pred", ")", ";"], "File": "SIAnnotateControlFlow8", "Func": "handleLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49991, "Length": 90, "Cover_Rate": 0.42452830188679247} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "PASS_NAME", ";"], "File": "SIDebuggerInsertNops1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49992, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "PASS_NAME", ";"], "File": "SIDebuggerInsertNops1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49993, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "auto", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NopInserted", ".", "find", "(", "DL", ".", "getLine", "(", ")", ")", "==", "NopInserted", ".", "end", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["NopInserted", ".", "insert", "(", "DL", ".", "getLine", "(", ")", ")", ";"], "File": "SIDebuggerInsertNops2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49994, "Length": 62, "Cover_Rate": 0.328042328042328} {"Template_token": ["", "if", "(", "!", "ST", ".", "debuggerInsertNops", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", ")", "return", "false", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DenseSet", "<", "unsigned", ">", "NopInserted", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "MI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MI", ")", "{", "if", "(", "MI", "->", "isDebugInstr", "(", ")", "||", "!", "MI", "->", "getDebugLoc", "(", ")", ")", "continue", ";", "auto", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["if", "(", "NopInserted", ".", "find", "(", "DL", ".", "getLine", "(", ")", ")", "==", "NopInserted", ".", "end", "(", ")", ")", "{"], "File": "SIDebuggerInsertNops4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49995, "Length": 123, "Cover_Rate": 0.6507936507936508} {"Template_token": ["", "if", "(", "!", "ST", ".", "debuggerInsertNops", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", ")", "return", "false", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DenseSet", "<", "unsigned", ">", "NopInserted", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["for", "(", "auto", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "MI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MI", ")", "{"], "File": "SIDebuggerInsertNops4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49996, "Length": 77, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "DenseSet", "<", "unsigned", ">", "NopInserted", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "MI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", "||", "!", "MI", "->", "getDebugLoc", "(", ")", ")", "continue", ";", "auto", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NopInserted", ".", "find", "(", "DL", ".", "getLine", "(", ")", ")", "==", "NopInserted", ".", "end", "(", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "*", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIDebuggerInsertNops5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49997, "Length": 106, "Cover_Rate": 0.527363184079602} {"Template_token": ["", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "MI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", "||", "!", "MI", "->", "getDebugLoc", "(", ")", ")", "continue", ";", "auto", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NopInserted", ".", "find", "(", "DL", ".", "getLine", "(", ")", ")", "==", "NopInserted", ".", "end", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "NopInserted", ".", "insert", "(", "DL", ".", "getLine", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIDebuggerInsertNops5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49998, "Length": 112, "Cover_Rate": 0.5572139303482587} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createDebuggerInsertNopsPass", "(", ")", "{"], "ground_truth": ["return", "new", "DebuggerInsertNops", "(", ")", ";"], "File": "SIDebuggerInsertNops", "Func": "createSIDebuggerInsertNopsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 49999, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "debuggerInsertNops", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", ")", "return", "false", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DenseSet", "<", "unsigned", ">", "NopInserted", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "MI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", "||", "!", "MI", "->", "getDebugLoc", "(", ")", ")", "continue", ";", "auto", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NopInserted", ".", "find", "(", "DL", ".", "getLine", "(", ")", ")", "==", "NopInserted", ".", "end", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "NopInserted", ".", "insert", "(", "DL", ".", "getLine", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIDebuggerInsertNops", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50002, "Length": 172, "Cover_Rate": 0.91005291005291} {"Template_token": ["", "auto", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NopInserted", ".", "find", "(", "DL", ".", "getLine", "(", ")", ")", "==", "NopInserted", ".", "end", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "NopInserted", ".", "insert", "(", "DL", ".", "getLine", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIDebuggerInsertNops", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50003, "Length": 63, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "DebuggerInsertNops", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIDebuggerInsertNops", "Func": "SIDebuggerInsertNops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50004, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "DebuggerInsertNops", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIDebuggerInsertNops", "Func": "SIDebuggerInsertNops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50005, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SIFixControlFlowLiveIntervals1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50007, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "new", "FixControlFlowLiveIntervals", "(", ")", ";"], "ground_truth": ["}"], "File": "SIFixControlFlowLiveIntervals", "Func": "createSIFixControlFlowLiveIntervalsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50009, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIFixControlFlowLiveIntervals", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50010, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "LIS", "->", "getInterval", "(", "Reg", ")", ".", "markNotSpillable", "(", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "SIFixControlFlowLiveIntervals", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50012, "Length": 51, "Cover_Rate": 0.4214876033057851} {"Template_token": ["", "initializeFixControlFlowLiveIntervalsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFixControlFlowLiveIntervals", "Func": "SIFixControlFlowLiveIntervals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50013, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "return", "new", "FixSGPRCopies", "(", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies (2)", "Func": "createSIFixSGPRCopiesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50015, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createFixSGPRCopiesPass", "(", ")", "{"], "ground_truth": ["return", "new", "FixSGPRCopies", "(", ")", ";"], "File": "SIFixSGPRCopies (2)", "Func": "createSIFixSGPRCopiesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50016, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "unsigned", "SrcReg", "=", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "?", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "SrcReg", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "?", "MRI", ".", "getRegClass", "(", "DstReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "DstReg", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "SrcRC", ",", "DstRC", ")", ";"], "File": "SIFixSGPRCopies (2)", "Func": "getCopyRegClasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50017, "Length": 76, "Cover_Rate": 0.6229508196721312} {"Template_token": ["", "static", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "const", "TargetRegisterClass", "*", ">", "getCopyRegClasses", "(", "const", "MachineInstr", "&", "Copy", ",", "const", "RegisterInfo", "&", "TRI", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "unsigned", "DstReg", "=", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "?", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ":"], "ground_truth": ["TRI", ".", "getPhysRegClass", "(", "SrcReg", ")", ";"], "File": "SIFixSGPRCopies (2)", "Func": "getCopyRegClasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50018, "Length": 85, "Cover_Rate": 0.6967213114754098} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50020, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies (2)", "Func": "hasVGPROperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50021, "Length": 106, "Cover_Rate": 0.8760330578512396} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "TRI", "->", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";"], "File": "SIFixSGPRCopies (2)", "Func": "hasVGPROperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50022, "Length": 101, "Cover_Rate": 0.8347107438016529} {"Template_token": ["", "static", "bool", "isSGPRToVGPRCopy", "(", "const", "TargetRegisterClass", "*", "SrcRC", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "const", "RegisterInfo", "&", "TRI", ")", "{", "return", "TRI", ".", "isSGPRClass", "(", "SrcRC", ")", "&&", "TRI", ".", "hasVGPRs", "(", "DstRC", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies (2)", "Func": "isSGPRToVGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50024, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isVGPRToSGPRCopy", "(", "const", "TargetRegisterClass", "*", "SrcRC", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "const", "RegisterInfo", "&", "TRI", ")", "{"], "ground_truth": ["return", "TRI", ".", "isSGPRClass", "(", "DstRC", ")", "&&", "TRI", ".", "hasVGPRs", "(", "SrcRC", ")", ";"], "File": "SIFixSGPRCopies (2)", "Func": "isVGPRToSGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50025, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "SGPRBranch", "=", "false", ";", "bool", "HasBreakDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefInstr", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "assert", "(", "DefInstr", ")", ";", "switch", "(", "DefInstr", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasBreakDef", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "SGPRBranch", "&&", "!", "HasBreakDef", ")", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVGPRs", "(", "Src0RC", ")", "||", "TRI", "->", "hasVGPRs", "(", "Src1RC", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "SIFixSGPRCopies (2)", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50027, "Length": 347, "Cover_Rate": 0.5516693163751988} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "", ":", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "SGPRBranch", "=", "false", ";", "bool", "HasBreakDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefInstr", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "assert", "(", "DefInstr", ")", ";", "switch", "(", "DefInstr", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasBreakDef", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "SGPRBranch", "&&", "!", "HasBreakDef", ")", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}"], "ground_truth": ["case", "", ":", "{"], "File": "SIFixSGPRCopies (2)", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50028, "Length": 282, "Cover_Rate": 0.4483306836248013} {"Template_token": ["", "FixSGPRCopies", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIFixSGPRCopies (2)", "Func": "SIFixSGPRCopies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50029, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "FixSGPRCopies", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIFixSGPRCopies (2)", "Func": "SIFixSGPRCopies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50030, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "assert", "(", "TRI", "->", "isSGPRClass", "(", "SrcRC", ")", "&&", "", ")", ";", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "SrcRC", ",", "SrcSubReg", ")", ";", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "SrcRC", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "MI", ".", "getOperand", "(", "I", ")", ".", "setReg", "(", "TmpReg", ")", ";", "}", "CopyUse", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies10", "Func": "foldVGPRCopyIntoRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50031, "Length": 118, "Cover_Rate": 0.3010204081632653} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "File": "SIFixSGPRCopies10", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50032, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies10", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50033, "Length": 23, "Cover_Rate": 0.5476190476190477} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIFixSGPRCopies10", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50034, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies10", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50035, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "&", "TRI", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIFixSGPRCopies10", "Func": "hasTerminatorThatModifiesExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50036, "Length": 48, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "static", "bool", "isReachable", "(", "const", "MachineInstr", "*", "From", ",", "const", "MachineInstr", "*", "To", ",", "const", "MachineBasicBlock", "*", "CutOff", ",", "MachineDominatorTree", "&", "MDT", ")", "{", "if", "(", "MDT", ".", "dominates", "(", "From", ",", "To", ")", ")", "return", "true", ";"], "ground_truth": ["const", "MachineBasicBlock", "*", "MBBFrom", "=", "From", "->", "getParent", "(", ")", ";"], "File": "SIFixSGPRCopies10", "Func": "isReachable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50038, "Length": 49, "Cover_Rate": 0.5157894736842106} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "PHI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "", ")", "{", "unsigned", "Reg", "=", "PHI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "Visited", ".", "count", "(", "Reg", ")", ")", "continue", ";", "Visited", ".", "insert", "(", "Reg", ")", ";", "MachineInstr", "*", "DefInstr", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "switch", "(", "DefInstr", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIFixSGPRCopies10", "Func": "phiHasBreakDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50039, "Length": 85, "Cover_Rate": 0.5902777777777778} {"Template_token": ["", "return", "searchPredecessors", "(", "MBB", ",", "nullptr", ",", "[", "TRI", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "{"], "ground_truth": ["return", "hasTerminatorThatModifiesExec", "(", "*", "MBB", ",", "*", "TRI", ")", ";", "}", ")", ";"], "File": "SIFixSGPRCopies10", "Func": "predsHasDivergentTerminator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50042, "Length": 29, "Cover_Rate": 0.6590909090909091} {"Template_token": ["", "case", "", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "SIFixSGPRCopies10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50043, "Length": 299, "Cover_Rate": 0.40902872777017785} {"Template_token": ["", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Worklist", "(", "MBB", "->", "pred_begin", "(", ")", ",", "MBB", "->", "pred_end", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";"], "File": "SIFixSGPRCopies10", "Func": "searchPredecessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50044, "Length": 42, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", ".", "hasOneUse", "(", "DstReg", ")", ")", "return", "false", ";", "MachineInstr", "&", "CopyUse", "=", "*", "MRI", ".", "use_instr_begin", "(", "DstReg", ")", ";", "if", "(", "!", "CopyUse", ".", "isCopy", "(", ")", ")", "return", "false", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "CopyUse", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "CopyUse", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "!", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "return", "false", ";", "if", "(", "tryChangeVGPRtoSGPRinCopy", "(", "CopyUse", ",", "TRI", ",", "TII", ")", ")", "return", "true", ";", "unsigned", "SubReg", "=", "CopyUse", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "SubReg", "!=", "", ")", "return", "false", ";", "MRI", ".", "setRegClass", "(", "DstReg", ",", "DstRC", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "CopyUse", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcSubReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "assert", "(", "TRI", "->", "isSGPRClass", "(", "SrcRC", ")", "&&", "", ")", ";"], "ground_truth": ["SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "SrcRC", ",", "SrcSubReg", ")", ";"], "File": "SIFixSGPRCopies11", "Func": "foldVGPRCopyIntoRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50045, "Length": 287, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "for", "(", "auto", "I2", "=", "std", "::", "next", "(", "I1", ")", ";", "I2", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI2", "=", "*", "I2", ";", "auto", "intereferes", "=", "[", "&", "]", "(", "MachineBasicBlock", "::", "iterator", "From", ",", "MachineBasicBlock", "::", "iterator", "To", ")", "->", "bool", "{", "assert", "(", "MDT", ".", "dominates", "(", "&", "*", "To", ",", "&", "*", "From", ")", ")", ";", "auto", "interferes", "=", "[", "&", "MDT", ",", "From", ",", "To", "]", "(", "MachineInstr", "*", "&", "Clobber", ")", "->", "bool", "{", "const", "MachineBasicBlock", "*", "MBBFrom", "=", "From", "->", "getParent", "(", ")", ";", "const", "MachineBasicBlock", "*", "MBBTo", "=", "To", "->", "getParent", "(", ")", ";", "bool", "MayClobberFrom", "=", "isReachable", "(", "Clobber", ",", "&", "*", "From", ",", "MBBTo", ",", "MDT", ")", ";", "bool", "MayClobberTo", "=", "isReachable", "(", "Clobber", ",", "&", "*", "To", ",", "MBBTo", ",", "MDT", ")", ";", "if", "(", "!", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "return", "false", ";", "if", "(", "(", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "||", "(", "!", "MayClobberFrom", "&&", "MayClobberTo", ")", ")", "return", "true", ";", "return", "!", "(", "(", "MBBFrom", "==", "MBBTo", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "From", ")", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "To", ")", ")", "||", "MDT", ".", "properlyDominates", "(", "Clobber", "->", "getParent", "(", ")", ",", "MBBTo", ")", ")", ";", "}", ";", "return", "(", "llvm", "::", "any_of", "(", "Clobbers", ",", "interferes", ")", ")", "||", "(", "llvm", "::", "any_of", "(", "Inits", ",", "[", "&", "]", "(", "InitListMap", "::", "value_type", "&", "C", ")", "{", "return", "C", ".", "first", "!=", "Init", ".", "first", "&&", "llvm", "::", "any_of", "(", "C", ".", "second", ",", "interferes", ")", ";", "}", ")", ")", ";", "}", ";", "if", "(", "MDT", ".", "dominates", "(", "MI1", ",", "MI2", ")", ")", "{", "if", "(", "!", "intereferes", "(", "MI2", ",", "MI1", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI2", "->", "getParent", "(", ")", ")", "<<", "", "<<", "*", "MI2", ")", ";", "MI2", "->", "eraseFromParent", "(", ")", ";", "Defs", ".", "erase", "(", "I2", "++", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}", "else", "if", "(", "MDT", ".", "dominates", "(", "MI2", ",", "MI1", ")", ")", "{", "if", "(", "!", "intereferes", "(", "MI1", ",", "MI2", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI1", "->", "getParent", "(", ")", ")", "<<", "", "<<", "*", "MI1", ")", ";", "MI1", "->", "eraseFromParent", "(", ")", ";", "Defs", ".", "erase", "(", "I1", "++", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "}", "else", "{", "auto", "*", "MBB", "=", "MDT", ".", "findNearestCommonDominator", "(", "MI1", "->", "getParent", "(", ")", ",", "MI2", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "MBB", ")", "{", "++", "I2", ";"], "ground_truth": ["continue", ";"], "File": "SIFixSGPRCopies11", "Func": "hoistAndMergeSGPRInits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50046, "Length": 441, "Cover_Rate": 0.527511961722488} {"Template_token": ["", "for", "(", "auto", "I2", "=", "std", "::", "next", "(", "I1", ")", ";", "I2", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI2", "=", "*", "I2", ";", "auto", "intereferes", "=", "[", "&", "]", "(", "MachineBasicBlock", "::", "iterator", "From", ",", "MachineBasicBlock", "::", "iterator", "To", ")", "->", "bool", "{", "assert", "(", "MDT", ".", "dominates", "(", "&", "*", "To", ",", "&", "*", "From", ")", ")", ";", "auto", "interferes", "=", "[", "&", "MDT", ",", "From", ",", "To", "]", "(", "MachineInstr", "*", "&", "Clobber", ")", "->", "bool", "{", "const", "MachineBasicBlock", "*", "MBBFrom", "=", "From", "->", "getParent", "(", ")", ";", "const", "MachineBasicBlock", "*", "MBBTo", "=", "To", "->", "getParent", "(", ")", ";", "bool", "MayClobberFrom", "=", "isReachable", "(", "Clobber", ",", "&", "*", "From", ",", "MBBTo", ",", "MDT", ")", ";", "bool", "MayClobberTo", "=", "isReachable", "(", "Clobber", ",", "&", "*", "To", ",", "MBBTo", ",", "MDT", ")", ";", "if", "(", "!", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "return", "false", ";", "if", "(", "(", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "||", "(", "!", "MayClobberFrom", "&&", "MayClobberTo", ")", ")", "return", "true", ";", "return", "!", "(", "(", "MBBFrom", "==", "MBBTo", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "From", ")", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "To", ")", ")", "||", "MDT", ".", "properlyDominates", "(", "Clobber", "->", "getParent", "(", ")", ",", "MBBTo", ")", ")", ";", "}", ";", "return", "(", "llvm", "::", "any_of", "(", "Clobbers", ",", "interferes", ")", ")", "||", "(", "llvm", "::", "any_of", "(", "Inits", ",", "[", "&", "]", "(", "InitListMap", "::", "value_type", "&", "C", ")", "{", "return", "C", ".", "first", "!=", "Init", ".", "first", "&&", "llvm", "::", "any_of", "(", "C", ".", "second", ",", "interferes", ")", ";", "}", ")", ")", ";", "}", ";", "if", "(", "MDT", ".", "dominates", "(", "MI1", ",", "MI2", ")", ")", "{", "if", "(", "!", "intereferes", "(", "MI2", ",", "MI1", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI2", "->", "getParent", "(", ")", ")", "<<", "", "<<", "*", "MI2", ")", ";", "MI2", "->", "eraseFromParent", "(", ")", ";", "Defs", ".", "erase", "(", "I2", "++", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}", "else", "if", "(", "MDT", ".", "dominates", "(", "MI2", ",", "MI1", ")", ")", "{", "if", "(", "!", "intereferes", "(", "MI1", ",", "MI2", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI1", "->", "getParent", "(", ")", ")", "<<", "", "<<", "*", "MI1", ")", ";", "MI1", "->", "eraseFromParent", "(", ")", ";", "Defs", ".", "erase", "(", "I1", "++", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "}", "else", "{", "auto", "*", "MBB", "=", "MDT", ".", "findNearestCommonDominator", "(", "MI1", "->", "getParent", "(", ")", ",", "MI2", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "MBB", ")", "{", "++", "I2", ";", "continue", ";", "}", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "getFirstNonPHI", "(", ")", ";", "if", "(", "!", "intereferes", "(", "MI1", ",", "I", ")", "&&", "!", "intereferes", "(", "MI2", ",", "I", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI1", "->", "getParent", "(", ")", ")", "<<", "", "<<", "*", "MI1", "<<", "", "<<", "printMBBReference", "(", "*", "MI2", "->", "getParent", "(", ")", ")", "<<", "", "<<", "printMBBReference", "(", "*", "I", "->", "getParent", "(", ")", ")", "<<", "", "<<", "*", "MI2", ")", ";"], "File": "SIFixSGPRCopies11", "Func": "hoistAndMergeSGPRInits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50047, "Length": 525, "Cover_Rate": 0.6279904306220095} {"Template_token": ["", "static", "bool", "isSGPRToVGPRCopy", "(", "const", "TargetRegisterClass", "*", "SrcRC", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "const", "RegisterInfo", "&", "TRI", ")", "{"], "ground_truth": ["return", "DstRC", "!=", "&", "", "&&", "TRI", ".", "isSGPRClass", "(", "SrcRC", ")", "&&", "TRI", ".", "hasVGPRs", "(", "DstRC", ")", ";"], "File": "SIFixSGPRCopies11", "Func": "isSGPRToVGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50048, "Length": 40, "Cover_Rate": 0.9302325581395349} {"Template_token": ["", "return", "SrcRC", "!=", "&", "", "&&", "TRI", ".", "isSGPRClass", "(", "DstRC", ")", "&&", "TRI", ".", "hasVGPRs", "(", "SrcRC", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies11", "Func": "isVGPRToSGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50050, "Length": 21, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", "&&", "!", "HasVGPROperand", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "HasVGPROperand", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}", "case", "", ":", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "break", ";", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVGPRs", "(", "Src0RC", ")", "||", "TRI", "->", "hasVGPRs", "(", "Src1RC", ")", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "File": "SIFixSGPRCopies11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50052, "Length": 386, "Cover_Rate": 0.4942381562099872} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "MBB", ")", ".", "second", ")", "continue", ";", "if", "(", "MBB", "==", "CutOff", ")", "continue", ";", "if", "(", "Predicate", "(", "MBB", ")", ")", "return", "true", ";", "Worklist", ".", "append", "(", "MBB", "->", "pred_begin", "(", ")", ",", "MBB", "->", "pred_end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies11", "Func": "searchPredecessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50053, "Length": 60, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Worklist", "(", "MBB", "->", "pred_begin", "(", ")", ",", "MBB", "->", "pred_end", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";"], "File": "SIFixSGPRCopies11", "Func": "searchPredecessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50054, "Length": 42, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "const", "auto", "*", "UseMI", "=", "MO", ".", "getParent", "(", ")", ";", "if", "(", "UseMI", "==", "&", "MI", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "||", "UseMI", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "UseMI", "->", "getOpcode", "(", ")", "<=", "TargetOpcode", "::", "GENERIC_OP_END", "||", "!", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "&", "MO", ")", ",", "&", "Src", ")", ")", "return", "false", ";", "}", "MRI", ".", "setRegClass", "(", "DstReg", ",", "TRI", "->", "getEquivalentSGPRClass", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFixSGPRCopies11", "Func": "tryChangeVGPRtoSGPRinCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50055, "Length": 96, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "if", "(", "MO", ".", "isDef", "(", ")", "||", "UseMI", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "UseMI", "->", "getOpcode", "(", ")", "<=", "TargetOpcode", "::", "GENERIC_OP_END", "||", "!", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "&", "MO", ")", ",", "&", "Src", ")", ")", "return", "false", ";", "}"], "ground_truth": ["MRI", ".", "setRegClass", "(", "DstReg", ",", "TRI", "->", "getEquivalentSGPRClass", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", ")", ")", ";"], "File": "SIFixSGPRCopies11", "Func": "tryChangeVGPRtoSGPRinCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50056, "Length": 73, "Cover_Rate": 0.35784313725490197} {"Template_token": ["", "unsigned", "DstReg", "=", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "?", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "SrcReg", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "?", "MRI", ".", "getRegClass", "(", "DstReg", ")", ":"], "ground_truth": ["TRI", ".", "getPhysRegClass", "(", "DstReg", ")", ";"], "File": "SIFixSGPRCopies12", "Func": "getCopyRegClasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50057, "Length": 80, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "bool", "FixSGPRCopies", "::", "isSGPRToVGPRCopy", "(", "const", "TargetRegisterClass", "*", "SrcRC", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "const", "RegisterInfo", "&", "TRI", ")", "const", "{"], "ground_truth": ["return", "TRI", ".", "isSGPRClass", "(", "SrcRC", ")", "&&", "TRI", ".", "hasVGPRs", "(", "DstRC", ")", ";"], "File": "SIFixSGPRCopies12", "Func": "isSGPRToVGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50058, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "return", "TRI", ".", "isSGPRClass", "(", "SrcRC", ")", "&&", "TRI", ".", "hasVGPRs", "(", "DstRC", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies12", "Func": "isSGPRToVGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50059, "Length": 16, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "return", "TRI", ".", "isSGPRClass", "(", "DstRC", ")", "&&", "TRI", ".", "hasVGPRs", "(", "SrcRC", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies12", "Func": "isVGPRToSGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50060, "Length": 16, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "bool", "FixSGPRCopies", "::", "isVGPRToSGPRCopy", "(", "const", "TargetRegisterClass", "*", "SrcRC", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "const", "RegisterInfo", "&", "TRI", ")", "const", "{", "return", "TRI", ".", "isSGPRClass", "(", "DstRC", ")", "&&", "TRI", ".", "hasVGPRs", "(", "SrcRC", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies12", "Func": "isVGPRToSGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50061, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "", ":", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "SGPRBranch", "=", "false", ";", "bool", "HasBreakDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefInstr", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "assert", "(", "DefInstr", ")", ";", "switch", "(", "DefInstr", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasBreakDef", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "SGPRBranch", "&&", "!", "HasBreakDef", ")", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVGPRs", "(", "Src0RC", ")", "||", "TRI", "->", "hasVGPRs", "(", "Src1RC", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "SIFixSGPRCopies12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50062, "Length": 452, "Cover_Rate": 0.7446457990115322} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "", ":", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "SGPRBranch", "=", "false", ";", "bool", "HasBreakDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefInstr", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "assert", "(", "DefInstr", ")", ";", "switch", "(", "DefInstr", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIFixSGPRCopies12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50063, "Length": 285, "Cover_Rate": 0.4695222405271829} {"Template_token": ["", "bool", "IsAGPR", "=", "TRI", "->", "isAGPRClass", "(", "DstRC", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "", ")", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcSubReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "assert", "(", "TRI", "->", "isSGPRClass", "(", "SrcRC", ")", "&&", "", ")", ";", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "SrcRC", ",", "SrcSubReg", ")", ";", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "if", "(", "IsAGPR", ")", "{", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpAReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "unsigned", "Opc", "=", "NewSrcRC", "==", "&", "", "?", "", ":", "", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "TmpAReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["TmpReg", "=", "TmpAReg", ";"], "File": "SIFixSGPRCopies14", "Func": "foldVGPRCopyIntoRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50064, "Length": 237, "Cover_Rate": 0.4721115537848606} {"Template_token": ["", "assert", "(", "MI", ".", "isRegSequence", "(", ")", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", ".", "hasOneUse", "(", "DstReg", ")", ")", "return", "false", ";", "MachineInstr", "&", "CopyUse", "=", "*", "MRI", ".", "use_instr_begin", "(", "DstReg", ")", ";", "if", "(", "!", "CopyUse", ".", "isCopy", "(", ")", ")", "return", "false", ";", "if", "(", "CopyUse", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "CopyUse", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "!", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "return", "false", ";", "if", "(", "tryChangeVGPRtoSGPRinCopy", "(", "CopyUse", ",", "TRI", ",", "TII", ")", ")", "return", "true", ";", "unsigned", "SubReg", "=", "CopyUse", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "SubReg", "!=", "", ")", "return", "false", ";", "MRI", ".", "setRegClass", "(", "DstReg", ",", "DstRC", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "CopyUse", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "bool", "IsAGPR", "=", "TRI", "->", "isAGPRClass", "(", "DstRC", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "", ")", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcSubReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "assert", "(", "TRI", "->", "isSGPRClass", "(", "SrcRC", ")", "&&", "", ")", ";", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "SrcRC", ",", "SrcSubReg", ")", ";", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "if", "(", "IsAGPR", ")", "{", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpAReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "unsigned", "Opc", "=", "NewSrcRC", "==", "&", "", "?", "", ":", "", ";"], "ground_truth": ["BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "TmpAReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIFixSGPRCopies14", "Func": "foldVGPRCopyIntoRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50065, "Length": 441, "Cover_Rate": 0.8784860557768924} {"Template_token": ["", "Register", "SrcReg", "=", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "SrcReg", ".", "isVirtual", "(", ")", "?", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "SrcReg", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DstRC", "=", "DstReg", ".", "isVirtual", "(", ")", "?", "MRI", ".", "getRegClass", "(", "DstReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "DstReg", ")", ";"], "File": "SIFixSGPRCopies14", "Func": "getCopyRegClasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50066, "Length": 64, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "while", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "TII", "->", "isBasicBlockPrologue", "(", "*", "I", ")", ")", "++", "I", ";"], "ground_truth": ["return", "I", ";"], "File": "SIFixSGPRCopies14", "Func": "getFirstNonPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50067, "Length": 24, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";"], "File": "SIFixSGPRCopies14", "Func": "hasVectorOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50068, "Length": 36, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "MDT", ".", "dominates", "(", "From", ",", "To", ")", ")", "return", "true", ";", "const", "MachineBasicBlock", "*", "MBBFrom", "=", "From", "->", "getParent", "(", ")", ";"], "ground_truth": ["const", "MachineBasicBlock", "*", "MBBTo", "=", "To", "->", "getParent", "(", ")", ";"], "File": "SIFixSGPRCopies14", "Func": "isReachable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50070, "Length": 36, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "const", "MachineBasicBlock", "*", "MBBFrom", "=", "From", "->", "getParent", "(", ")", ";", "const", "MachineBasicBlock", "*", "MBBTo", "=", "To", "->", "getParent", "(", ")", ";", "return", "searchPredecessors", "(", "MBBTo", ",", "CutOff", ",", "[", "MBBFrom", "]", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "{", "return", "MBB", "==", "MBBFrom", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies14", "Func": "isReachable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50071, "Length": 48, "Cover_Rate": 0.5581395348837209} {"Template_token": ["", "static", "bool", "isSGPRToVGPRCopy", "(", "const", "TargetRegisterClass", "*", "SrcRC", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "const", "RegisterInfo", "&", "TRI", ")", "{"], "ground_truth": ["return", "DstRC", "!=", "&", "", "&&", "TRI", ".", "isSGPRClass", "(", "SrcRC", ")", "&&", "TRI", ".", "hasVectorRegisters", "(", "DstRC", ")", ";"], "File": "SIFixSGPRCopies14", "Func": "isSGPRToVGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50072, "Length": 40, "Cover_Rate": 0.9302325581395349} {"Template_token": ["", "static", "bool", "isVGPRToSGPRCopy", "(", "const", "TargetRegisterClass", "*", "SrcRC", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "const", "RegisterInfo", "&", "TRI", ")", "{"], "ground_truth": ["return", "SrcRC", "!=", "&", "", "&&", "TRI", ".", "isSGPRClass", "(", "DstRC", ")", "&&", "TRI", ".", "hasVectorRegisters", "(", "SrcRC", ")", ";"], "File": "SIFixSGPRCopies14", "Func": "isVGPRToSGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50074, "Length": 40, "Cover_Rate": 0.9302325581395349} {"Template_token": ["", "static", "bool", "isVGPRToSGPRCopy", "(", "const", "TargetRegisterClass", "*", "SrcRC", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "const", "RegisterInfo", "&", "TRI", ")", "{"], "ground_truth": ["return", "SrcRC", "!=", "&", "", "&&", "TRI", ".", "isSGPRClass", "(", "DstRC", ")", "&&", "TRI", ".", "hasVectorRegisters", "(", "SrcRC", ")", ";"], "File": "SIFixSGPRCopies14", "Func": "isVGPRToSGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50075, "Length": 40, "Cover_Rate": 0.9302325581395349} {"Template_token": ["", "}", "}", "Register", "PHIRes", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC0", "=", "MRI", "->", "getRegClass", "(", "PHIRes", ")", ";", "if", "(", "AllAGPRUses", "&&", "numVGPRUses", "&&", "!", "TRI", "->", "isAGPRClass", "(", "RC0", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "PHIRes", ",", "TRI", "->", "getEquivalentAGPRClass", "(", "RC0", ")", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "", ")", "{", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefMI", "&&", "DefMI", "->", "isPHI", "(", ")", ")", "PHIOperands", ".", "insert", "(", "DefMI", ")", ";", "}", "}", "bool", "hasVGPRInput", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "", ")", "{", "Register", "InputReg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "if", "(", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "InputReg", ")", ")", "{", "if", "(", "Def", "->", "isCopy", "(", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "SrcReg", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "continue", ";", "}", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Def", "->", "isCopy", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SrcDef", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "!", "isSafeToFoldImmIntoCopy", "(", "Def", ",", "SrcDef", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "{", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Def", "->", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "Def", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "Def", "->", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "}", "}", "}", "if", "(", "(", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "PHIRes", ")", "&&", "RC0", "!=", "&", "", ")", "&&", "(", "hasVGPRInput", "||", "numVGPRUses", ">", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "CreatedBB", "=", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "SIFixSGPRCopies14", "Func": "processPHINode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50076, "Length": 438, "Cover_Rate": 0.5171192443919717} {"Template_token": ["", "Register", "PHIRes", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC0", "=", "MRI", "->", "getRegClass", "(", "PHIRes", ")", ";", "if", "(", "AllAGPRUses", "&&", "numVGPRUses", "&&", "!", "TRI", "->", "isAGPRClass", "(", "RC0", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "PHIRes", ",", "TRI", "->", "getEquivalentAGPRClass", "(", "RC0", ")", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "", ")", "{", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefMI", "&&", "DefMI", "->", "isPHI", "(", ")", ")", "PHIOperands", ".", "insert", "(", "DefMI", ")", ";", "}", "}", "bool", "hasVGPRInput", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "", ")", "{", "Register", "InputReg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "if", "(", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "InputReg", ")", ")", "{", "if", "(", "Def", "->", "isCopy", "(", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "SrcReg", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "continue", ";", "}", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Def", "->", "isCopy", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SrcDef", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "!", "isSafeToFoldImmIntoCopy", "(", "Def", ",", "SrcDef", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "{", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Def", "->", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "Def", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "Def", "->", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "}", "}", "}", "if", "(", "(", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "PHIRes", ")", "&&", "RC0", "!=", "&", "", ")", "&&", "(", "hasVGPRInput", "||", "numVGPRUses", ">", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "CreatedBB", "=", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "legalizeOperands", "(", "MI", ",", "MDT", ")", ";", "}", "while", "(", "!", "PHIOperands", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["processPHINode", "(", "*", "PHIOperands", ".", "pop_back_val", "(", ")", ")", ";"], "File": "SIFixSGPRCopies14", "Func": "processPHINode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50077, "Length": 477, "Cover_Rate": 0.5631641086186541} {"Template_token": ["", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "if", "(", "NewBB", "&&", "NewBB", "!=", "MBB", ")", "{", "MBB", "=", "NewBB", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "BI", "=", "MachineFunction", "::", "iterator", "(", "MBB", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "assert", "(", "(", "!", "NewBB", "||", "NewBB", "==", "I", "->", "getParent", "(", ")", ")", "&&", "", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "MachineBasicBlock", "*", "NewBB", "=", "processPHINode", "(", "MI", ")", ";", "if", "(", "NewBB", "&&", "NewBB", "!=", "MBB", ")", "{", "MBB", "=", "NewBB", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "BI", "=", "MachineFunction", "::", "iterator", "(", "MBB", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "assert", "(", "(", "!", "NewBB", "||", "NewBB", "==", "I", "->", "getParent", "(", ")", ")", "&&", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "TRI", "->", "hasVectorRegisters", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVectorOperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "*", "MRI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "if", "(", "NewBB", "&&", "NewBB", "!=", "MBB", ")", "{", "MBB", "=", "NewBB", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "BI", "=", "MachineFunction", "::", "iterator", "(", "MBB", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "assert", "(", "(", "!", "NewBB", "||", "NewBB", "==", "I", "->", "getParent", "(", ")", ")", "&&", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", "->", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", "->", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", "->", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVectorRegisters", "(", "Src0RC", ")", "||", "TRI", "->", "hasVectorRegisters", "(", "Src1RC", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "if", "(", "NewBB", "&&", "NewBB", "!=", "MBB", ")", "{", "MBB", "=", "NewBB", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "BI", "=", "MachineFunction", "::", "iterator", "(", "MBB", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "assert", "(", "(", "!", "NewBB", "||", "NewBB", "==", "I", "->", "getParent", "(", ")", ")", "&&", "", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "SIFixSGPRCopies14", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50078, "Length": 512, "Cover_Rate": 0.30277942046126555} {"Template_token": ["", "DenseSet", "<", "const", "MachineBasicBlock", "*", ">", "Visited", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Worklist", "(", "MBB", "->", "predecessors", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "MBB", ")", ".", "second", ")", "continue", ";", "if", "(", "MBB", "==", "CutOff", ")", "continue", ";", "if", "(", "Predicate", "(", "MBB", ")", ")", "return", "true", ";", "Worklist", ".", "append", "(", "MBB", "->", "pred_begin", "(", ")", ",", "MBB", "->", "pred_end", "(", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies14", "Func": "searchPredecessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50079, "Length": 98, "Cover_Rate": 0.7903225806451613} {"Template_token": ["", "if", "(", "!", "Visited", ".", "insert", "(", "MBB", ")", ".", "second", ")", "continue", ";", "if", "(", "MBB", "==", "CutOff", ")", "continue", ";", "if", "(", "Predicate", "(", "MBB", ")", ")", "return", "true", ";", "Worklist", ".", "append", "(", "MBB", "->", "pred_begin", "(", ")", ",", "MBB", "->", "pred_end", "(", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies14", "Func": "searchPredecessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50080, "Length": 54, "Cover_Rate": 0.43548387096774194} {"Template_token": ["", "auto", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "!", "SrcReg", ".", "isVirtual", "(", ")", "||", "!", "DstReg", ".", "isVirtual", "(", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "MO", ":", "MRI", ".", "reg_nodbg_operands", "(", "DstReg", ")", ")", "{"], "File": "SIFixSGPRCopies14", "Func": "tryChangeVGPRtoSGPRinCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50081, "Length": 68, "Cover_Rate": 0.30357142857142855} {"Template_token": ["", "if", "(", "!", "SrcReg", ".", "isVirtual", "(", ")", "||", "!", "DstReg", ".", "isVirtual", "(", ")", ")", "return", "false", ";", "for", "(", "const", "auto", "&", "MO", ":", "MRI", ".", "reg_nodbg_operands", "(", "DstReg", ")", ")", "{", "const", "auto", "*", "UseMI", "=", "MO", ".", "getParent", "(", ")", ";", "if", "(", "UseMI", "==", "&", "MI", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "||", "UseMI", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "UseMI", "->", "getOpcode", "(", ")", "<=", "TargetOpcode", "::", "GENERIC_OP_END", ")", "return", "false", ";"], "ground_truth": ["unsigned", "OpIdx", "=", "UseMI", "->", "getOperandNo", "(", "&", "MO", ")", ";"], "File": "SIFixSGPRCopies14", "Func": "tryChangeVGPRtoSGPRinCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50082, "Length": 98, "Cover_Rate": 0.4375} {"Template_token": ["", "bool", "MayClobberFrom", "=", "isReachable", "(", "Clobber", ",", "&", "*", "From", ",", "MBBTo", ",", "MDT", ")", ";", "bool", "MayClobberTo", "=", "isReachable", "(", "Clobber", ",", "&", "*", "To", ",", "MBBTo", ",", "MDT", ")", ";", "if", "(", "!", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "return", "false", ";", "if", "(", "(", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "||", "(", "!", "MayClobberFrom", "&&", "MayClobberTo", ")", ")", "return", "true", ";", "return", "!", "(", "(", "MBBFrom", "==", "MBBTo", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "From", ")", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "To", ")", ")", "||", "MDT", ".", "properlyDominates", "(", "Clobber", "->", "getParent", "(", ")", ",", "MBBTo", ")", ")", ";", "}", ";", "return", "(", "llvm", "::", "any_of", "(", "Clobbers", ",", "interferes", ")", ")", "||", "(", "llvm", "::", "any_of", "(", "Inits", ",", "[", "&", "]", "(", "InitListMap", "::", "value_type", "&", "C", ")", "{", "return", "C", ".", "first", "!=", "Init", ".", "first", "&&", "llvm", "::", "any_of", "(", "C", ".", "second", ",", "interferes", ")", ";", "}", ")", ")", ";", "}", ";", "if", "(", "MDT", ".", "dominates", "(", "MI1", ",", "MI2", ")", ")", "{", "if", "(", "!", "intereferes", "(", "MI2", ",", "MI1", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI2", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "MI2", ")", ";", "MI2", "->", "eraseFromParent", "(", ")", ";", "Defs", ".", "erase", "(", "I2", "++", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}", "else", "if", "(", "MDT", ".", "dominates", "(", "MI2", ",", "MI1", ")", ")", "{", "if", "(", "!", "intereferes", "(", "MI1", ",", "MI2", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI1", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "MI1", ")", ";", "MI1", "->", "eraseFromParent", "(", ")", ";", "Defs", ".", "erase", "(", "I1", "++", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "}", "else", "{", "auto", "*", "MBB", "=", "MDT", ".", "findNearestCommonDominator", "(", "MI1", "->", "getParent", "(", ")", ",", "MI2", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "MBB", ")", "{", "++", "I2", ";", "continue", ";", "}", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "getFirstNonPHI", "(", ")", ";", "if", "(", "!", "intereferes", "(", "MI1", ",", "I", ")", "&&", "!", "intereferes", "(", "MI2", ",", "I", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI1", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "MI1", "<<", "", "<<", "MI2", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "I", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "MI2", ")", ";", "I", "->", "getParent", "(", ")", "->", "splice", "(", "I", ",", "MI2", "->", "getParent", "(", ")", ",", "MI2", ")", ";", "MI1", "->", "eraseFromParent", "(", ")", ";", "Defs", ".", "erase", "(", "I1", "++", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "}", "++", "I2", ";", "}", "++", "I1", ";", "}", "}"], "ground_truth": ["if", "(", "Changed", ")", "MRI", ".", "clearKillFlags", "(", "Reg", ")", ";"], "File": "SIFixSGPRCopies16", "Func": "hoistAndMergeSGPRInits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50083, "Length": 483, "Cover_Rate": 0.5777511961722488} {"Template_token": ["", "if", "(", "!", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "return", "false", ";", "if", "(", "(", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "||", "(", "!", "MayClobberFrom", "&&", "MayClobberTo", ")", ")", "return", "true", ";", "return", "!", "(", "(", "MBBFrom", "==", "MBBTo", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "From", ")", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "To", ")", ")", "||", "MDT", ".", "properlyDominates", "(", "Clobber", "->", "getParent", "(", ")", ",", "MBBTo", ")", ")", ";", "}", ";", "return", "(", "llvm", "::", "any_of", "(", "Clobbers", ",", "interferes", ")", ")", "||", "(", "llvm", "::", "any_of", "(", "Inits", ",", "[", "&", "]", "(", "InitListMap", "::", "value_type", "&", "C", ")", "{", "return", "C", ".", "first", "!=", "Init", ".", "first", "&&", "llvm", "::", "any_of", "(", "C", ".", "second", ",", "interferes", ")", ";", "}", ")", ")", ";", "}", ";", "if", "(", "MDT", ".", "dominates", "(", "MI1", ",", "MI2", ")", ")", "{", "if", "(", "!", "intereferes", "(", "MI2", ",", "MI1", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI2", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "MI2", ")", ";", "MI2", "->", "eraseFromParent", "(", ")", ";", "Defs", ".", "erase", "(", "I2", "++", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}", "else", "if", "(", "MDT", ".", "dominates", "(", "MI2", ",", "MI1", ")", ")", "{", "if", "(", "!", "intereferes", "(", "MI1", ",", "MI2", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI1", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "MI1", ")", ";", "MI1", "->", "eraseFromParent", "(", ")", ";", "Defs", ".", "erase", "(", "I1", "++", ")", ";", "Changed", "=", "true", ";", "break", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "SIFixSGPRCopies16", "Func": "hoistAndMergeSGPRInits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50084, "Length": 274, "Cover_Rate": 0.3277511961722488} {"Template_token": ["", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", "&&", "!", "HasVGPROperand", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "HasVGPROperand", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVGPRs", "(", "Src0RC", ")", "||", "TRI", "->", "hasVGPRs", "(", "Src1RC", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "SIFixSGPRCopies16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50085, "Length": 459, "Cover_Rate": 0.5953307392996109} {"Template_token": ["", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", "&&", "!", "HasVGPROperand", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "HasVGPROperand", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVGPRs", "(", "Src0RC", ")", "||", "TRI", "->", "hasVGPRs", "(", "Src1RC", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "SIFixSGPRCopies16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50086, "Length": 493, "Cover_Rate": 0.6394293125810635} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "PHI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "", ")", "{", "unsigned", "Reg", "=", "PHI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "Visited", ".", "count", "(", "Reg", ")", ")", "continue", ";", "Visited", ".", "insert", "(", "Reg", ")", ";", "MachineInstr", "*", "DefInstr", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "assert", "(", "DefInstr", ")", ";", "switch", "(", "DefInstr", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "if", "(", "phiHasBreakDef", "(", "*", "DefInstr", ",", "MRI", ",", "Visited", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SIFixSGPRCopies17", "Func": "phiHasBreakDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50087, "Length": 116, "Cover_Rate": 0.7785234899328859} {"Template_token": ["", "if", "(", "Visited", ".", "count", "(", "Reg", ")", ")", "continue", ";", "Visited", ".", "insert", "(", "Reg", ")", ";", "MachineInstr", "*", "DefInstr", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "assert", "(", "DefInstr", ")", ";", "switch", "(", "DefInstr", "->", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":"], "File": "SIFixSGPRCopies17", "Func": "phiHasBreakDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50088, "Length": 45, "Cover_Rate": 0.30201342281879195} {"Template_token": ["", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "SIFixSGPRCopies17", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50089, "Length": 346, "Cover_Rate": 0.4907801418439716} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcSubReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "assert", "(", "TRI", "->", "isSGPRClass", "(", "SrcRC", ")", "&&", "", ")", ";", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "SrcRC", ",", "SrcSubReg", ")", ";", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "SrcRC", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "MI", ".", "getOperand", "(", "I", ")", ".", "setReg", "(", "TmpReg", ")", ";", "}"], "ground_truth": ["CopyUse", ".", "eraseFromParent", "(", ")", ";"], "File": "SIFixSGPRCopies19", "Func": "foldVGPRCopyIntoRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50090, "Length": 166, "Cover_Rate": 0.4474393530997305} {"Template_token": ["", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVGPRs", "(", "Src0RC", ")", "||", "TRI", "->", "hasVGPRs", "(", "Src1RC", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "ground_truth": ["TII", "->", "moveToVALU", "(", "MI", ")", ";"], "File": "SIFixSGPRCopies19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50091, "Length": 235, "Cover_Rate": 0.3435672514619883} {"Template_token": ["", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVGPRs", "(", "Src0RC", ")", "||", "TRI", "->", "hasVGPRs", "(", "Src1RC", ")", ")", ")", "{"], "File": "SIFixSGPRCopies19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50092, "Length": 213, "Cover_Rate": 0.31140350877192985} {"Template_token": ["", "assert", "(", "TRI", "->", "isSGPRClass", "(", "SrcRC", ")", "&&", "", ")", ";", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "SrcRC", ",", "SrcSubReg", ")", ";", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "if", "(", "IsAGPR", ")", "{", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpAReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "unsigned", "Opc", "=", "NewSrcRC", "==", "&", "", "?", "", ":", "", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "TmpAReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";", "TmpReg", "=", "TmpAReg", ";", "}", "MI", ".", "getOperand", "(", "I", ")", ".", "setReg", "(", "TmpReg", ")", ";", "}", "CopyUse", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFixSGPRCopies21", "Func": "foldVGPRCopyIntoRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50093, "Length": 186, "Cover_Rate": 0.3697813121272366} {"Template_token": ["", "assert", "(", "MI", ".", "isRegSequence", "(", ")", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", ".", "hasOneUse", "(", "DstReg", ")", ")", "return", "false", ";", "MachineInstr", "&", "CopyUse", "=", "*", "MRI", ".", "use_instr_begin", "(", "DstReg", ")", ";", "if", "(", "!", "CopyUse", ".", "isCopy", "(", ")", ")", "return", "false", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "CopyUse", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "CopyUse", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "!", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "return", "false", ";", "if", "(", "tryChangeVGPRtoSGPRinCopy", "(", "CopyUse", ",", "TRI", ",", "TII", ")", ")", "return", "true", ";", "unsigned", "SubReg", "=", "CopyUse", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "SubReg", "!=", "", ")", "return", "false", ";", "MRI", ".", "setRegClass", "(", "DstReg", ",", "DstRC", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "CopyUse", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "bool", "IsAGPR", "=", "TRI", "->", "hasAGPRs", "(", "DstRC", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "", ")", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcSubReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "assert", "(", "TRI", "->", "isSGPRClass", "(", "SrcRC", ")", "&&", "", ")", ";", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "SrcRC", ",", "SrcSubReg", ")", ";", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "if", "(", "IsAGPR", ")", "{", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpAReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "unsigned", "Opc", "=", "NewSrcRC", "==", "&", "", "?", "", ":", "", ";"], "ground_truth": ["BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "TmpAReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIFixSGPRCopies21", "Func": "foldVGPRCopyIntoRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50094, "Length": 442, "Cover_Rate": 0.878727634194831} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SrcRC", "=", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "?", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "SrcReg", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "Register", "::", "isVirtualRegister", "(", "DstReg", ")", "?", "MRI", ".", "getRegClass", "(", "DstReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "DstReg", ")", ";", "return", "std", "::", "make_pair", "(", "SrcRC", ",", "DstRC", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies21", "Func": "getCopyRegClasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50095, "Length": 63, "Cover_Rate": 0.5163934426229508} {"Template_token": ["", "Register", "SrcReg", "=", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "?", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "SrcReg", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DstRC", "=", "Register", "::", "isVirtualRegister", "(", "DstReg", ")", "?", "MRI", ".", "getRegClass", "(", "DstReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "DstReg", ")", ";"], "File": "SIFixSGPRCopies21", "Func": "getCopyRegClasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50096, "Length": 66, "Cover_Rate": 0.5409836065573771} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "Register", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "TRI", "->", "hasVectorRegisters", "(", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIFixSGPRCopies21", "Func": "hasVectorOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50097, "Length": 105, "Cover_Rate": 0.8677685950413223} {"Template_token": ["", "if", "(", "Visited", ".", "count", "(", "Reg", ")", ")", "continue", ";", "Visited", ".", "insert", "(", "Reg", ")", ";", "MachineInstr", "*", "DefInstr", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "switch", "(", "DefInstr", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "if", "(", "phiHasBreakDef", "(", "*", "DefInstr", ",", "MRI", ",", "Visited", ")", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIFixSGPRCopies21", "Func": "phiHasBreakDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50098, "Length": 68, "Cover_Rate": 0.5074626865671642} {"Template_token": ["", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "if", "(", "DstReg", "==", "", "&&", "TRI", "->", "hasVectorRegisters", "(", "SrcRC", ")", ")", "{", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "}", "continue", ";", "}", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", "&&", "!", "HasVGPROperand", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50099, "Length": 425, "Cover_Rate": 0.4868270332187858} {"Template_token": ["", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "HasVGPROperand", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}", "case", "", ":", "if", "(", "TRI", "->", "hasVectorRegisters", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVectorOperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "break", ";", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVectorRegisters", "(", "Src0RC", ")", "||", "TRI", "->", "hasVectorRegisters", "(", "Src1RC", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}", "}", "}", "}", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "EnableM0Merge", ")", "hoistAndMergeSGPRInits", "(", "", ",", "MRI", ",", "TRI", ",", "*", "MDT", ",", "TII", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFixSGPRCopies21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50100, "Length": 272, "Cover_Rate": 0.3115693012600229} {"Template_token": ["", "if", "(", "UseMI", "==", "&", "MI", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "||", "UseMI", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "UseMI", "->", "getOpcode", "(", ")", "<=", "TargetOpcode", "::", "GENERIC_OP_END", "||", "!", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "&", "MO", ")", ",", "&", "Src", ")", ")", "return", "false", ";", "}", "MRI", ".", "setRegClass", "(", "DstReg", ",", "TRI", "->", "getEquivalentSGPRClass", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFixSGPRCopies21", "Func": "tryChangeVGPRtoSGPRinCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50101, "Length": 85, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "UseMI", "==", "&", "MI", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "||", "UseMI", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "UseMI", "->", "getOpcode", "(", ")", "<=", "TargetOpcode", "::", "GENERIC_OP_END", "||", "!", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "&", "MO", ")", ",", "&", "Src", ")", ")", "return", "false", ";", "}", "MRI", ".", "setRegClass", "(", "DstReg", ",", "TRI", "->", "getEquivalentSGPRClass", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies21", "Func": "tryChangeVGPRtoSGPRinCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50102, "Length": 86, "Cover_Rate": 0.4215686274509804} {"Template_token": ["", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "SrcRC", ",", "SrcSubReg", ")", ";", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "if", "(", "IsAGPR", ")", "{", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpAReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "unsigned", "Opc", "=", "NewSrcRC", "==", "&", "", "?", "", ":", "", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "TmpAReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";", "TmpReg", "=", "TmpAReg", ";", "}", "MI", ".", "getOperand", "(", "I", ")", ".", "setReg", "(", "TmpReg", ")", ";", "}", "CopyUse", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFixSGPRCopies24", "Func": "foldVGPRCopyIntoRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50103, "Length": 174, "Cover_Rate": 0.3466135458167331} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "if", "(", "TRI", "->", "hasVectorRegisters", "(", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies24", "Func": "hasVectorOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50104, "Length": 105, "Cover_Rate": 0.875} {"Template_token": ["", "}", "if", "(", "UseMI", "->", "isPHI", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "UseRC", "=", "MRI", "->", "getRegClass", "(", "Use", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Use", ".", "getReg", "(", ")", ")", "&&", "UseRC", "!=", "&", "", ")", "numVGPRUses", "++", ";", "continue", ";", "}", "const", "TargetRegisterClass", "*", "OpRC", "=", "TII", "->", "getOpRegClass", "(", "*", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "&", "Use", ")", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "OpRC", ")", "&&", "OpRC", "!=", "&", "", "&&", "OpRC", "!=", "&", "", ")", "{", "numVGPRUses", "++", ";", "}", "}", "}", "Register", "PHIRes", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC0", "=", "MRI", "->", "getRegClass", "(", "PHIRes", ")", ";", "if", "(", "AllAGPRUses", "&&", "numVGPRUses", "&&", "!", "TRI", "->", "hasAGPRs", "(", "RC0", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "PHIRes", ",", "TRI", "->", "getEquivalentAGPRClass", "(", "RC0", ")", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "", ")", "{", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefMI", "&&", "DefMI", "->", "isPHI", "(", ")", ")", "PHIOperands", ".", "insert", "(", "DefMI", ")", ";", "}", "}", "bool", "hasVGPRInput", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "", ")", "{", "Register", "InputReg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "if", "(", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "InputReg", ")", ")", "{", "if", "(", "Def", "->", "isCopy", "(", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "SrcReg", ")", ";"], "File": "SIFixSGPRCopies24", "Func": "processPHINode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50105, "Length": 332, "Cover_Rate": 0.3919716646989374} {"Template_token": ["", "if", "(", "UseMI", "->", "isCopy", "(", ")", "&&", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", "&&", "!", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "numVGPRUses", "++", ";", "}", "if", "(", "Visited", ".", "insert", "(", "UseMI", ")", ".", "second", ")", "worklist", ".", "insert", "(", "UseMI", ")", ";", "continue", ";", "}", "if", "(", "UseMI", "->", "isPHI", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "UseRC", "=", "MRI", "->", "getRegClass", "(", "Use", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Use", ".", "getReg", "(", ")", ")", "&&", "UseRC", "!=", "&", "", ")", "numVGPRUses", "++", ";", "continue", ";", "}", "const", "TargetRegisterClass", "*", "OpRC", "=", "TII", "->", "getOpRegClass", "(", "*", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "&", "Use", ")", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "OpRC", ")", "&&", "OpRC", "!=", "&", "", "&&", "OpRC", "!=", "&", "", ")", "{", "numVGPRUses", "++", ";", "}", "}", "}", "Register", "PHIRes", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC0", "=", "MRI", "->", "getRegClass", "(", "PHIRes", ")", ";"], "File": "SIFixSGPRCopies27", "Func": "processPHINode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50108, "Length": 196, "Cover_Rate": 0.3029366306027821} {"Template_token": ["", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", ".", "hasOneUse", "(", "DstReg", ")", ")", "return", "false", ";", "MachineInstr", "&", "CopyUse", "=", "*", "MRI", ".", "use_instr_begin", "(", "DstReg", ")", ";", "if", "(", "!", "CopyUse", ".", "isCopy", "(", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "CopyUse", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "!", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "return", "false", ";", "unsigned", "SubReg", "=", "CopyUse", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";"], "ground_truth": ["if", "(", "SubReg", "!=", "", ")", "return", "false", ";"], "File": "SIFixSGPRCopies28", "Func": "foldVGPRCopyIntoRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50111, "Length": 121, "Cover_Rate": 0.3261455525606469} {"Template_token": ["", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "TRI", "->", "hasVectorRegisters", "(", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIFixSGPRCopies2", "Func": "hasVectorOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50112, "Length": 63, "Cover_Rate": 0.5206611570247934} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MI", ":", "MRI", ".", "def_instructions", "(", "Reg", ")", ")", "{", "MachineOperand", "*", "Imm", "=", "nullptr", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "(", "MO", ".", "isReg", "(", ")", "&&", "(", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "Reg", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", ")", "||", "(", "!", "MO", ".", "isImm", "(", ")", "&&", "!", "MO", ".", "isReg", "(", ")", ")", "||", "(", "MO", ".", "isImm", "(", ")", "&&", "Imm", ")", ")", "{", "Imm", "=", "nullptr", ";", "break", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "Imm", "=", "&", "MO", ";", "}", "if", "(", "Imm", ")", "Inits", "[", "Imm", "->", "getImm", "(", ")", "]", ".", "push_front", "(", "&", "MI", ")", ";", "else", "Clobbers", ".", "push_back", "(", "&", "MI", ")", ";", "}", "for", "(", "auto", "&", "Init", ":", "Inits", ")", "{", "auto", "&", "Defs", "=", "Init", ".", "second", ";", "for", "(", "auto", "I1", "=", "Defs", ".", "begin", "(", ")", ",", "E", "=", "Defs", ".", "end", "(", ")", ";", "I1", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI1", "=", "*", "I1", ";", "for", "(", "auto", "I2", "=", "std", "::", "next", "(", "I1", ")", ";", "I2", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI2", "=", "*", "I2", ";", "auto", "interferes", "=", "[", "&", "]", "(", "MachineBasicBlock", "::", "iterator", "From", ",", "MachineBasicBlock", "::", "iterator", "To", ")", "->", "bool", "{", "assert", "(", "MDT", ".", "dominates", "(", "&", "*", "To", ",", "&", "*", "From", ")", ")", ";", "auto", "interferes", "=", "[", "&", "MDT", ",", "From", ",", "To", "]", "(", "MachineInstr", "*", "&", "Clobber", ")", "->", "bool", "{", "const", "MachineBasicBlock", "*", "MBBFrom", "=", "From", "->", "getParent", "(", ")", ";", "const", "MachineBasicBlock", "*", "MBBTo", "=", "To", "->", "getParent", "(", ")", ";", "bool", "MayClobberFrom", "=", "isReachable", "(", "Clobber", ",", "&", "*", "From", ",", "MBBTo", ",", "MDT", ")", ";", "bool", "MayClobberTo", "=", "isReachable", "(", "Clobber", ",", "&", "*", "To", ",", "MBBTo", ",", "MDT", ")", ";", "if", "(", "!", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "return", "false", ";", "if", "(", "(", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "||", "(", "!", "MayClobberFrom", "&&", "MayClobberTo", ")", ")", "return", "true", ";", "return", "!", "(", "(", "MBBFrom", "==", "MBBTo", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "From", ")", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "To", ")", ")", "||", "MDT", ".", "properlyDominates", "(", "Clobber", "->", "getParent", "(", ")", ",", "MBBTo", ")", ")", ";"], "ground_truth": ["}", ";"], "File": "SIFixSGPRCopies2", "Func": "hoistAndMergeSGPRInits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50113, "Length": 412, "Cover_Rate": 0.4835680751173709} {"Template_token": ["", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", "&&", "!", "HasVGPROperand", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "HasVGPROperand", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "ground_truth": ["TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";"], "File": "SIFixSGPRCopies2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50114, "Length": 243, "Cover_Rate": 0.3083756345177665} {"Template_token": ["", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", "&&", "!", "HasVGPROperand", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50115, "Length": 302, "Cover_Rate": 0.383248730964467} {"Template_token": ["", "bool", "AllAGPRUses", "=", "true", ";", "SetVector", "<", "const", "MachineInstr", "*", ">", "worklist", ";", "SmallSet", "<", "const", "MachineInstr", "*", ",", "", ">", "Visited", ";", "SetVector", "<", "MachineInstr", "*", ">", "PHIOperands", ";", "worklist", ".", "insert", "(", "&", "MI", ")", ";", "Visited", ".", "insert", "(", "&", "MI", ")", ";", "while", "(", "!", "worklist", ".", "empty", "(", ")", ")", "{", "const", "MachineInstr", "*", "Instr", "=", "worklist", ".", "pop_back_val", "(", ")", ";", "unsigned", "Reg", "=", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "const", "auto", "&", "Use", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "const", "MachineInstr", "*", "UseMI", "=", "Use", ".", "getParent", "(", ")", ";", "AllAGPRUses", "&=", "(", "UseMI", "->", "isCopy", "(", ")", "&&", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "||", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "Use", ".", "getReg", "(", ")", ")", ";", "if", "(", "UseMI", "->", "isCopy", "(", ")", "||", "UseMI", "->", "isRegSequence", "(", ")", ")", "{", "if", "(", "UseMI", "->", "isCopy", "(", ")", "&&", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", "&&", "!", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "numVGPRUses", "++", ";", "}"], "ground_truth": ["if", "(", "Visited", ".", "insert", "(", "UseMI", ")", ".", "second", ")", "worklist", ".", "insert", "(", "UseMI", ")", ";"], "File": "SIFixSGPRCopies31", "Func": "processPHINode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50116, "Length": 231, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "worklist", ".", "insert", "(", "&", "MI", ")", ";", "Visited", ".", "insert", "(", "&", "MI", ")", ";", "while", "(", "!", "worklist", ".", "empty", "(", ")", ")", "{", "const", "MachineInstr", "*", "Instr", "=", "worklist", ".", "pop_back_val", "(", ")", ";", "unsigned", "Reg", "=", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "const", "auto", "&", "Use", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "const", "MachineInstr", "*", "UseMI", "=", "Use", ".", "getParent", "(", ")", ";", "AllAGPRUses", "&=", "(", "UseMI", "->", "isCopy", "(", ")", "&&", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "||", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "Use", ".", "getReg", "(", ")", ")", ";", "if", "(", "UseMI", "->", "isCopy", "(", ")", "||", "UseMI", "->", "isRegSequence", "(", ")", ")", "{", "if", "(", "UseMI", "->", "isCopy", "(", ")", "&&", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", "&&", "!", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "numVGPRUses", "++", ";", "}", "if", "(", "Visited", ".", "insert", "(", "UseMI", ")", ".", "second", ")", "worklist", ".", "insert", "(", "UseMI", ")", ";", "continue", ";", "}", "if", "(", "UseMI", "->", "isPHI", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "UseRC", "=", "MRI", "->", "getRegClass", "(", "Use", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Use", ".", "getReg", "(", ")", ")", "&&", "UseRC", "!=", "&", "", ")", "numVGPRUses", "++", ";", "continue", ";", "}", "const", "TargetRegisterClass", "*", "OpRC", "=", "TII", "->", "getOpRegClass", "(", "*", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "&", "Use", ")", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "OpRC", ")", "&&", "OpRC", "!=", "&", "", "&&", "OpRC", "!=", "&", "", ")", "{", "numVGPRUses", "++", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies32", "Func": "processPHINode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50118, "Length": 303, "Cover_Rate": 0.362874251497006} {"Template_token": ["", "SetVector", "<", "const", "MachineInstr", "*", ">", "worklist", ";", "SmallSet", "<", "const", "MachineInstr", "*", ",", "", ">", "Visited", ";", "worklist", ".", "insert", "(", "&", "MI", ")", ";", "Visited", ".", "insert", "(", "&", "MI", ")", ";", "while", "(", "!", "worklist", ".", "empty", "(", ")", ")", "{", "const", "MachineInstr", "*", "Instr", "=", "worklist", ".", "pop_back_val", "(", ")", ";", "unsigned", "Reg", "=", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "const", "auto", "&", "Use", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "const", "MachineInstr", "*", "UseMI", "=", "Use", ".", "getParent", "(", ")", ";", "if", "(", "UseMI", "->", "isCopy", "(", ")", "||", "UseMI", "->", "isRegSequence", "(", ")", ")", "{", "if", "(", "UseMI", "->", "isCopy", "(", ")", "&&", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", "&&", "!", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "numVGPRUses", "++", ";", "}", "if", "(", "Visited", ".", "insert", "(", "UseMI", ")", ".", "second", ")", "worklist", ".", "insert", "(", "UseMI", ")", ";", "continue", ";", "}", "if", "(", "UseMI", "->", "isPHI", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "UseRC", "=", "MRI", "->", "getRegClass", "(", "Use", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Use", ".", "getReg", "(", ")", ")", "&&", "UseRC", "!=", "&", "", ")", "numVGPRUses", "++", ";", "continue", ";", "}", "const", "TargetRegisterClass", "*", "OpRC", "=", "TII", "->", "getOpRegClass", "(", "*", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "&", "Use", ")", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "OpRC", ")", "&&", "OpRC", "!=", "&", "", "&&", "OpRC", "!=", "&", "", ")", "{", "numVGPRUses", "++", ";", "}", "}", "}", "bool", "hasVGPRInput", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "", ")", "{", "unsigned", "InputReg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "InputReg", ")", ")", "{", "if", "(", "Def", "->", "isCopy", "(", ")", ")", "{", "unsigned", "SrcReg", "=", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "SrcReg", ")", ";"], "ground_truth": ["if", "(", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "continue", ";"], "File": "SIFixSGPRCopies34", "Func": "processPHINode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50119, "Length": 392, "Cover_Rate": 0.7025089605734767} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "if", "(", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "InputReg", ")", ")", "{", "if", "(", "Def", "->", "isCopy", "(", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "SrcReg", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "continue", ";", "}", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Def", "->", "isCopy", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SrcDef", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "!", "isSafeToFoldImmIntoCopy", "(", "Def", ",", "SrcDef", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "{", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Def", "->", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "Def", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "Def", "->", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "}", "}", "}", "if", "(", "(", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "PHIRes", ")", "&&", "RC0", "!=", "&", "", ")", "&&", "(", "hasVGPRInput", "||", "numVGPRUses", ">", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "legalizeOperands", "(", "MI", ",", "MDT", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies35", "Func": "processPHINode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50120, "Length": 287, "Cover_Rate": 0.3437125748502994} {"Template_token": ["", "DstRC", "=", "MRI", "->", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", "->", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", "->", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVectorRegisters", "(", "Src0RC", ")", "||", "TRI", "->", "hasVectorRegisters", "(", "Src1RC", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "ST", ".", "getConstantBusLimit", "(", "MI", ".", "getOpcode", "(", ")", ")", "!=", "", ")", "break", ";", "int", "Src0Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src0", ")", ";", "int", "Src1Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src1", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "(", "Src0", ".", "isReg", "(", ")", "&&", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", "&&", "Src0", ".", "getReg", "(", ")", "!=", "", ")", "&&", "(", "Src1", ".", "isReg", "(", ")", "&&", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", "&&", "Src1", ".", "getReg", "(", ")", "!=", "", ")", ")", "{", "bool", "Resolved", "=", "false", ";", "for", "(", "MachineOperand", "*", "MO", ":", "{", "&", "Src0", ",", "&", "Src1", "}", ")", "{", "if", "(", "MO", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "MO", "->", "getReg", "(", ")", ")", ";", "if", "(", "DefMI", "&&", "TII", "->", "isFoldableCopy", "(", "*", "DefMI", ")", ")", "{", "const", "MachineOperand", "&", "Def", "=", "DefMI", "->", "getOperand", "(", "", ")", ";", "if", "(", "Def", ".", "isReg", "(", ")", "&&", "MO", "->", "getReg", "(", ")", "==", "Def", ".", "getReg", "(", ")", "&&", "MO", "->", "getSubReg", "(", ")", "==", "Def", ".", "getSubReg", "(", ")", ")", "{", "const", "MachineOperand", "&", "Copied", "=", "DefMI", "->", "getOperand", "(", "", ")", ";", "if", "(", "Copied", ".", "isImm", "(", ")", "&&", "TII", "->", "isInlineConstant", "(", "APInt", "(", "", ",", "Copied", ".", "getImm", "(", ")", ",", "true", ")", ")", ")", "{", "MO", "->", "ChangeToImmediate", "(", "Copied", ".", "getImm", "(", ")", ")", ";", "Resolved", "=", "true", ";", "break", ";", "}", "}", "}", "}", "}", "if", "(", "!", "Resolved", ")", "{", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "", ",", "false", ")", ";", "}", "}", "break", ";", "}", "}", "}", "}", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "EnableM0Merge", ")", "hoistAndMergeSGPRInits", "(", "", ",", "*", "MRI", ",", "TRI", ",", "*", "MDT", ",", "TII", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies35", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50122, "Length": 501, "Cover_Rate": 0.459211732355637} {"Template_token": ["", "unsigned", "SubReg", "=", "CopyUse", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "SubReg", "!=", "", ")", "return", "false", ";", "MRI", ".", "setRegClass", "(", "DstReg", ",", "DstRC", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "CopyUse", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "bool", "IsAGPR", "=", "TRI", "->", "hasAGPRs", "(", "DstRC", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "", ")", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcSubReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "assert", "(", "TRI", "->", "isSGPRClass", "(", "SrcRC", ")", "&&", "", ")", ";", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "SrcRC", ",", "SrcSubReg", ")", ";", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "if", "(", "IsAGPR", ")", "{", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpAReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";"], "ground_truth": ["unsigned", "Opc", "=", "NewSrcRC", "==", "&", "", "?", "", ":", "", ";"], "File": "SIFixSGPRCopies3", "Func": "foldVGPRCopyIntoRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50123, "Length": 249, "Cover_Rate": 0.4960159362549801} {"Template_token": ["", "if", "(", "UseMI", "==", "&", "MI", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "||", "UseMI", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "UseMI", "->", "getOpcode", "(", ")", "<=", "TargetOpcode", "::", "GENERIC_OP_END", "||", "!", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "&", "MO", ")", ",", "&", "Src", ")", ")", "return", "false", ";", "}", "MRI", ".", "setRegClass", "(", "DstReg", ",", "TRI", "->", "getEquivalentSGPRClass", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies3", "Func": "tryChangeVGPRtoSGPRinCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50124, "Length": 86, "Cover_Rate": 0.42574257425742573} {"Template_token": ["", "for", "(", "const", "auto", "&", "MO", ":", "MRI", ".", "reg_nodbg_operands", "(", "DstReg", ")", ")", "{", "const", "auto", "*", "UseMI", "=", "MO", ".", "getParent", "(", ")", ";", "if", "(", "UseMI", "==", "&", "MI", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "||", "UseMI", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "UseMI", "->", "getOpcode", "(", ")", "<=", "TargetOpcode", "::", "GENERIC_OP_END", "||", "!", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "&", "MO", ")", ",", "&", "Src", ")", ")", "return", "false", ";", "}", "MRI", ".", "setRegClass", "(", "DstReg", ",", "TRI", "->", "getEquivalentSGPRClass", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies3", "Func": "tryChangeVGPRtoSGPRinCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50125, "Length": 112, "Cover_Rate": 0.5544554455445545} {"Template_token": ["", "break", ";", "}", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "SIFixSGPRCopies40", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50126, "Length": 271, "Cover_Rate": 0.35894039735099337} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}"], "ground_truth": ["SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";"], "File": "SIFixSGPRCopies40", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50127, "Length": 298, "Cover_Rate": 0.39470198675496687} {"Template_token": ["", "}", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", "&&", "!", "HasVGPROperand", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "HasVGPROperand", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies42", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50128, "Length": 282, "Cover_Rate": 0.3237657864523536} {"Template_token": ["", "return", "TRI", "->", "getSubRegClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ",", "SubReg", ")", ";", "}", "return", "inferRegClassFromDef", "(", "TRI", ",", "MRI", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies44", "Func": "inferRegClassFromDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50129, "Length": 47, "Cover_Rate": 0.36153846153846153} {"Template_token": ["", "RC", "=", "TRI", "->", "getSubRegClass", "(", "RC", ",", "SubReg", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "I", "=", "MRI", ".", "use_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", ".", "use_instr_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "RC", "=", "TRI", "->", "getCommonSubClass", "(", "RC", ",", "inferRegClassFromUses", "(", "TRI", ",", "MRI", ",", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "SIFixSGPRCopies44", "Func": "inferRegClassFromUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50130, "Length": 93, "Cover_Rate": 0.6118421052631579} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "RC", "=", "TRI", "->", "getSubRegClass", "(", "RC", ",", "SubReg", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "I", "=", "MRI", ".", "use_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", ".", "use_instr_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "RC", "=", "TRI", "->", "getCommonSubClass", "(", "RC", ",", "inferRegClassFromUses", "(", "TRI", ",", "MRI", ",", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "I", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "SIFixSGPRCopies44", "Func": "inferRegClassFromUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50131, "Length": 121, "Cover_Rate": 0.7960526315789473} {"Template_token": ["", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "MRI", ".", "getRegClass", "(", "SrcReg", ")", "==", "&", "", ")", "return", "false", ";", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ",", "SrcSubReg", ")", ";", "return", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "TRI", "->", "hasVGPRs", "(", "SrcRC", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies44", "Func": "isVGPRToSGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50132, "Length": 55, "Cover_Rate": 0.35947712418300654} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "SGPRBranch", "=", "false", ";", "bool", "HasBreakDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefInstr", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "assert", "(", "DefInstr", ")", ";", "switch", "(", "DefInstr", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasBreakDef", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "SGPRBranch", "&&", "!", "HasBreakDef", ")", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "File": "SIFixSGPRCopies49", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50135, "Length": 294, "Cover_Rate": 0.47495961227786754} {"Template_token": ["", "MachineDomTreeNode", "*", "sentinel", "=", "MPDT", "->", "getNode", "(", "&", "*", "B", ")", "->", "getIDom", "(", ")", ";", "while", "(", "runner", "&&", "runner", "!=", "sentinel", ")", "{"], "ground_truth": ["PDF", "[", "runner", "->", "getBlock", "(", ")", "]", ".", "insert", "(", "&", "*", "B", ")", ";"], "File": "SIFixSGPRCopies4", "Func": "computePDF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50136, "Length": 42, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachinePostDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesCFG", "(", ")", ";"], "File": "SIFixSGPRCopies4", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50137, "Length": 33, "Cover_Rate": 0.55} {"Template_token": ["", "InitListMap", "Inits", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Clobbers", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MI", ":", "MRI", ".", "def_instructions", "(", "Reg", ")", ")", "{", "MachineOperand", "*", "Imm", "=", "nullptr", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "(", "MO", ".", "isReg", "(", ")", "&&", "(", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "Reg", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", ")", "||", "(", "!", "MO", ".", "isImm", "(", ")", "&&", "!", "MO", ".", "isReg", "(", ")", ")", "||", "(", "MO", ".", "isImm", "(", ")", "&&", "Imm", ")", ")", "{", "Imm", "=", "nullptr", ";", "break", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "Imm", "=", "&", "MO", ";", "}", "if", "(", "Imm", ")", "Inits", "[", "Imm", "->", "getImm", "(", ")", "]", ".", "push_front", "(", "&", "MI", ")", ";", "else", "Clobbers", ".", "push_back", "(", "&", "MI", ")", ";", "}", "for", "(", "auto", "&", "Init", ":", "Inits", ")", "{", "auto", "&", "Defs", "=", "Init", ".", "second", ";", "for", "(", "auto", "I1", "=", "Defs", ".", "begin", "(", ")", ",", "E", "=", "Defs", ".", "end", "(", ")", ";", "I1", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI1", "=", "*", "I1", ";", "for", "(", "auto", "I2", "=", "std", "::", "next", "(", "I1", ")", ";", "I2", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI2", "=", "*", "I2", ";", "auto", "intereferes", "=", "[", "&", "]", "(", "MachineBasicBlock", "::", "iterator", "From", ",", "MachineBasicBlock", "::", "iterator", "To", ")", "->", "bool", "{", "assert", "(", "MDT", ".", "dominates", "(", "&", "*", "To", ",", "&", "*", "From", ")", ")", ";", "auto", "interferes", "=", "[", "&", "MDT", ",", "From", ",", "To", "]", "(", "MachineInstr", "*", "&", "Clobber", ")", "->", "bool", "{"], "ground_truth": ["const", "MachineBasicBlock", "*", "MBBFrom", "=", "From", "->", "getParent", "(", ")", ";"], "File": "SIFixSGPRCopies4", "Func": "hoistAndMergeSGPRInits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50138, "Length": 304, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "dbgs", "(", ")", "<<", "J", "->", "getNumber", "(", ")", "<<", "' '", ";", "}", "dbgs", "(", ")", "<<", "'\\n'", ";", "}"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "SIFixSGPRCopies4", "Func": "printPDF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50140, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "!", "HasVGPROperand", ")", "{", "bool", "Uniform", "=", "true", ";", "MachineBasicBlock", "*", "Join", "=", "MI", ".", "getParent", "(", ")", ";", "for", "(", "auto", "&", "O", ":", "MI", ".", "explicit_operands", "(", ")", ")", "{", "if", "(", "O", ".", "isMBB", "(", ")", ")", "{", "MachineBasicBlock", "*", "Source", "=", "O", ".", "getMBB", "(", ")", ";", "SetVector", "<", "MachineBasicBlock", "*", ">", "&", "SourcePDF", "=", "PDF", "[", "Source", "]", ";", "SetVector", "<", "MachineBasicBlock", "*", ">", "&", "JoinPDF", "=", "PDF", "[", "Join", "]", ";", "SetVector", "<", "MachineBasicBlock", "*", ">", "CDList", ";", "for", "(", "auto", "&", "I", ":", "SourcePDF", ")", "{", "if", "(", "!", "JoinPDF", ".", "count", "(", "I", ")", "||", "MDT", "->", "dominates", "(", "Join", ",", "I", ")", ")", "{", "if", "(", "hasTerminatorThatModifiesExec", "(", "*", "I", ",", "*", "TRI", ")", ")", "Uniform", "=", "false", ";", "}", "}", "}", "}", "if", "(", "Uniform", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "HasVGPROperand", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "SIFixSGPRCopies4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50141, "Length": 505, "Cover_Rate": 0.5764840182648402} {"Template_token": ["", "bool", "FixSGPRCopies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MPDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "PDF", ".", "clear", "(", ")", ";", "computePDF", "(", "&", "MF", ")", ";", "DEBUG", "(", "printPDF", "(", ")", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Worklist", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";"], "ground_truth": ["int64_t", "Imm", ";"], "File": "SIFixSGPRCopies4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50142, "Length": 312, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "static", "bool", "predsHasDivergentTerminator", "(", "MachineBasicBlock", "*", "MBB", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "DenseSet", "<", "MachineBasicBlock", "*", ">", "Visited", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Worklist", "(", "MBB", "->", "pred_begin", "(", ")", ",", "MBB", "->", "pred_end", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "mbb", "=", "Worklist", ".", "back", "(", ")", ";", "Worklist", ".", "pop_back", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "mbb", ")", ".", "second", ")", "continue", ";"], "ground_truth": ["if", "(", "hasTerminatorThatModifiesExec", "(", "*", "mbb", ",", "*", "TRI", ")", ")", "return", "true", ";"], "File": "SIFixSGPRCopies50", "Func": "predsHasDivergentTerminator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50143, "Length": 97, "Cover_Rate": 0.776} {"Template_token": ["", "static", "bool", "predsHasDivergentTerminator", "(", "MachineBasicBlock", "*", "MBB", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "DenseSet", "<", "MachineBasicBlock", "*", ">", "Visited", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Worklist", "(", "MBB", "->", "pred_begin", "(", ")", ",", "MBB", "->", "pred_end", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "mbb", "=", "Worklist", ".", "back", "(", ")", ";", "Worklist", ".", "pop_back", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "mbb", ")", ".", "second", ")", "continue", ";", "if", "(", "hasTerminatorThatModifiesExec", "(", "*", "mbb", ",", "*", "TRI", ")", ")", "return", "true", ";", "Worklist", ".", "insert", "(", "Worklist", ".", "end", "(", ")", ",", "mbb", "->", "pred_begin", "(", ")", ",", "mbb", "->", "pred_end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies50", "Func": "predsHasDivergentTerminator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50144, "Length": 121, "Cover_Rate": 0.968} {"Template_token": ["", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "TRI", "->", "hasVGPRs", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVGPROperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "ground_truth": ["TII", "->", "moveToVALU", "(", "MI", ")", ";"], "File": "SIFixSGPRCopies50", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50145, "Length": 328, "Cover_Rate": 0.48592592592592593} {"Template_token": ["", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", "&&", "!", "HasVGPROperand", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "", ">", "Visited", ";", "if", "(", "HasVGPROperand", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}", "case", "", ":", "if", "(", "TRI", "->", "hasVectorRegisters", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ")", "||", "!", "hasVectorOperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "break", ";", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVectorRegisters", "(", "Src0RC", ")", "||", "TRI", "->", "hasVectorRegisters", "(", "Src1RC", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}"], "ground_truth": ["}"], "File": "SIFixSGPRCopies57", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50146, "Length": 311, "Cover_Rate": 0.39719029374201786} {"Template_token": ["", "}", "break", ";", "}", "case", "", ":", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "SGPRBranch", "=", "false", ";", "bool", "HasBreakDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefInstr", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "assert", "(", "DefInstr", ")", ";", "switch", "(", "DefInstr", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasBreakDef", "=", "true", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "!", "SGPRBranch", "&&", "!", "HasBreakDef", ")", "TII", "->", "moveToVALU", "(", "MI", ")", ";"], "File": "SIFixSGPRCopies", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50150, "Length": 179, "Cover_Rate": 0.3207885304659498} {"Template_token": ["", "FixSGPRCopies", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIFixSGPRCopies", "Func": "SIFixSGPRCopies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50151, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "FixSGPRCopies", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIFixSGPRCopies", "Func": "SIFixSGPRCopies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50152, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "hasOnlyScalarBr", "(", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "InstrInfo", "*", "TII", ")", "{", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "getFirstTerminator", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "TII", "->", "isSOPP", "(", "*", "I", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFixSGPRLiveRanges1", "Func": "hasOnlyScalarBr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50153, "Length": 63, "Cover_Rate": 1.0} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "Reg", ",", "TRI", ",", "", ")", "<<", "", ")", ";", "continue", ";", "}", "if", "(", "LiveInToA", "&&", "LiveInToB", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "Reg", ",", "TRI", ",", "", ")", "<<", "", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "TRI", ",", "", ")", "<<", "", "<<", "SuccA", "->", "getNumber", "(", ")", "<<", "", "<<", "SuccB", "->", "getNumber", "(", ")", "<<", "", "<<", "NCD", "->", "getNumber", "(", ")", "<<", "'\\n'", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "", ")", ";", "MachineInstr", "*", "NCDSGPRUse", "=", "BuildMI", "(", "*", "NCD", ",", "NCD", "->", "getFirstNonPHI", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ";", "MadeChange", "=", "true", ";", "LV", "->", "HandleVirtRegUse", "(", "Reg", ",", "NCD", ",", "NCDSGPRUse", ")", ";", "DEBUG", "(", "NCDSGPRUse", "->", "dump", "(", ")", ")", ";", "}", "}", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "SIFixSGPRLiveRanges2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50154, "Length": 171, "Cover_Rate": 0.30978260869565216} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRLiveRanges5", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50155, "Length": 32, "Cover_Rate": 0.6274509803921569} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";"], "File": "SIFixSGPRLiveRanges5", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50156, "Length": 24, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "LiveRange", "*", ">", "RegLR", ":", "SGPRLiveRanges", ")", "{", "unsigned", "Reg", "=", "RegLR", ".", "first", ";", "LiveRange", "*", "LR", "=", "RegLR", ".", "second", ";", "bool", "LiveInToA", "=", "LIS", "->", "isLiveInToMBB", "(", "*", "LR", ",", "SuccA", ")", ";", "bool", "LiveInToB", "=", "LIS", "->", "isLiveInToMBB", "(", "*", "LR", ",", "SuccB", ")", ";", "if", "(", "!", "LiveInToA", "&&", "!", "LiveInToB", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "Reg", ",", "TRI", ",", "", ")", "<<", "", ")", ";", "continue", ";", "}", "if", "(", "LiveInToA", "&&", "LiveInToB", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "Reg", ",", "TRI", ",", "", ")", "<<", "", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintReg", "(", "Reg", ",", "TRI", ",", "", ")", "<<", "", "<<", "*", "LR", "<<", "", "<<", "SuccA", "->", "getNumber", "(", ")", "<<", "", "<<", "SuccB", "->", "getNumber", "(", ")", "<<", "", "<<", "NCD", "->", "getNumber", "(", ")", "<<", "'\\n'", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "", ")", ";", "MachineInstr", "*", "NCDSGPRUse", "=", "BuildMI", "(", "*", "NCD", ",", "NCD", "->", "getFirstNonPHI", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ";", "MadeChange", "=", "true", ";"], "ground_truth": ["SlotIndex", "", "=", "LIS", "->", "InsertMachineInstrInMaps", "(", "NCDSGPRUse", ")", ";"], "File": "SIFixSGPRLiveRanges5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50157, "Length": 226, "Cover_Rate": 0.3265895953757225} {"Template_token": ["", "return", "new", "FixSGPRLiveRanges", "(", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRLiveRanges", "Func": "createSIFixSGPRLiveRangesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50158, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "new", "FixSGPRLiveRanges", "(", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRLiveRanges", "Func": "createSIFixSGPRLiveRangesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50159, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "AU", ".", "addRequired", "<", "LiveVariables", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveVariables", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIFixSGPRLiveRanges", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50160, "Length": 49, "Cover_Rate": 0.8166666666666667} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIFixSGPRLiveRanges", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50161, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIFixSGPRLiveRanges", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50162, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "unsigned", "Def", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Def", ")", ")", "{", "if", "(", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Def", ")", ")", ")", "{", "if", "(", "LV", "->", "isLiveOut", "(", "Def", ",", "*", "MBB", ")", ")", "SGPRLiveRanges", ".", "push_back", "(", "Def", ")", ";", "}", "}", "}", "}", "if", "(", "MBB", "->", "succ_size", "(", ")", "<", "", ")", "continue", ";", "assert", "(", "MBB", "->", "succ_size", "(", ")", "==", "", ")", ";", "MachineBasicBlock", "*", "SuccA", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "SuccB", "=", "*", "(", "++", "MBB", "->", "succ_begin", "(", ")", ")", ";", "MachineBasicBlock", "*", "NCD", "=", "PDT", "->", "findNearestCommonDominator", "(", "SuccA", ",", "SuccB", ")", ";", "if", "(", "!", "NCD", ")", "continue", ";", "MachineBasicBlock", "::", "iterator", "NCDTerm", "=", "NCD", "->", "getFirstTerminator", "(", ")", ";", "if", "(", "NCDTerm", "!=", "NCD", "->", "end", "(", ")", "&&", "NCDTerm", "->", "getOpcode", "(", ")", "==", "", ")", "{", "assert", "(", "NCD", "->", "succ_size", "(", ")", "==", "", ")", ";", "NCD", "=", "PDT", "->", "findNearestCommonDominator", "(", "*", "NCD", "->", "succ_begin", "(", ")", ",", "*", "(", "++", "NCD", "->", "succ_begin", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRLiveRanges", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50163, "Length": 205, "Cover_Rate": 0.3720508166969147} {"Template_token": ["", "MachineOperand", "*", "WOp", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "WOp", "->", "isReg", "(", ")", "||", "!", "Register", "::", "isVirtualRegister", "(", "WOp", "->", "getReg", "(", ")", ")", ")", "continue", ";", "MachineInstr", "*", "DefInst", "=", "MRI", ".", "getUniqueVRegDef", "(", "WOp", "->", "getReg", "(", ")", ")", ";", "switch", "(", "DefInst", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "", ":", "Worklist", ".", "push_back", "(", "&", "DefInst", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "if", "(", "DefInst", "->", "getNumOperands", "(", ")", "!=", "", ")", "continue", ";", "Worklist", ".", "push_back", "(", "&", "DefInst", "->", "getOperand", "(", "", ")", ")", ";", "Worklist", ".", "push_back", "(", "&", "DefInst", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "if", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "", ")", "continue", ";"], "ground_truth": ["BaseReg", "=", "DefInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SIFixupVectorISel1", "Func": "findSRegBaseAndIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50166, "Length": 155, "Cover_Rate": 0.3475336322869955} {"Template_token": ["", "if", "(", "DefInst", "->", "getNumOperands", "(", ")", "!=", "", ")", "continue", ";", "Worklist", ".", "push_back", "(", "&", "DefInst", "->", "getOperand", "(", "", ")", ")", ";", "Worklist", ".", "push_back", "(", "&", "DefInst", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "if", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "", ")", "continue", ";", "BaseReg", "=", "DefInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "", ")", "continue", ";", "IndexReg", "=", "DefInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "IndexReg", ")", ";", "if", "(", "!", "MI", "||", "!", "MI", "->", "isCopy", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "IdxRC", ",", "*", "BaseRC", ";"], "ground_truth": ["IdxRC", "=", "MRI", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "SIFixupVectorISel1", "Func": "findSRegBaseAndIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50167, "Length": 154, "Cover_Rate": 0.3452914798206278} {"Template_token": ["", "MachineInstr", "*", "NewGlob", "=", "nullptr", ";", "NewGlob", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpcd", ")", ")", ";", "if", "(", "HasVdst", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "MI", ".", "getOperand", "(", "", ")", ")", ";", "NewGlob", "->", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "IndexReg", ",", "false", ")", ")", ";", "if", "(", "VData", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "*", "VData", ")", ";", "NewGlob", "->", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "BaseReg", ",", "false", ")", ")", ";", "NewGlob", "->", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ")", ";", "MachineOperand", "*", "Glc", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "glc", ")", ";", "if", "(", "Glc", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "*", "Glc", ")", ";", "MachineOperand", "*", "DLC", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "dlc", ")", ";", "if", "(", "DLC", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "*", "DLC", ")", ";", "NewGlob", "->", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "slc", ")", ")", ";", "MachineOperand", "*", "VDstInOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst_in", ")", ";", "if", "(", "VDstInOp", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "*", "VDstInOp", ")", ";", "NewGlob", "->", "copyImplicitOps", "(", "MF", ",", "MI", ")", ";"], "ground_truth": ["NewGlob", "->", "cloneMemRefs", "(", "MF", ",", "MI", ")", ";"], "File": "SIFixupVectorISel1", "Func": "fixupGlobalSaddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50168, "Length": 231, "Cover_Rate": 0.47925311203319504} {"Template_token": ["", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "bool", "FuncModified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "FuncModified", "|=", "fixupGlobalSaddr", "(", "MBB", ",", "MF", ",", "MRI", ",", "ST", ",", "TII", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "SIFixupVectorISel1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50169, "Length": 92, "Cover_Rate": 0.7301587301587301} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "DefInst", "->", "getNumOperands", "(", ")", "!=", "", ")", "continue", ";", "Worklist", ".", "push_back", "(", "&", "DefInst", "->", "getOperand", "(", "", ")", ")", ";", "Worklist", ".", "push_back", "(", "&", "DefInst", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "if", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "", ")", "continue", ";", "BaseReg", "=", "DefInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "", ")", "continue", ";", "IndexReg", "=", "DefInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "IndexReg", ")", ";", "if", "(", "!", "MI", "||", "!", "MI", "->", "isCopy", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "IdxRC", ",", "*", "BaseRC", ";", "IdxRC", "=", "MRI", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "", "(", "IdxRC", "->", "getID", "(", ")", ")", "!=", "", ")", "continue", ";", "IndexReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "BaseReg", ")", ";", "if", "(", "!", "MI", "||", "!", "MI", "->", "isCopy", "(", ")", ")", "continue", ";", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BaseRC", "=", "MRI", ".", "getRegClass", "(", "BaseReg", ")", ";", "if", "(", "", "(", "BaseRC", "->", "getID", "(", ")", ")", "!=", "", ")", "continue", ";", "if", "(", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "BaseReg", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "TRI", "->", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "IndexReg", ")", ")", ")", "return", "false", ";"], "File": "SIFixupVectorISel", "Func": "findSRegBaseAndIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50172, "Length": 280, "Cover_Rate": 0.6278026905829597} {"Template_token": ["", "Worklist", ".", "push_back", "(", "&", "DefInst", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "if", "(", "DefInst", "->", "getNumOperands", "(", ")", "!=", "", ")", "continue", ";", "Worklist", ".", "push_back", "(", "&", "DefInst", "->", "getOperand", "(", "", ")", ")", ";", "Worklist", ".", "push_back", "(", "&", "DefInst", "->", "getOperand", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "if", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "", ")", "continue", ";", "BaseReg", "=", "DefInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "", ")", "continue", ";", "IndexReg", "=", "DefInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "IndexReg", ")", ";", "if", "(", "!", "MI", "||", "!", "MI", "->", "isCopy", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "IdxRC", ",", "*", "BaseRC", ";", "IdxRC", "=", "MRI", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "", "(", "IdxRC", "->", "getID", "(", ")", ")", "!=", "", ")", "continue", ";", "IndexReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "BaseReg", ")", ";", "if", "(", "!", "MI", "||", "!", "MI", "->", "isCopy", "(", ")", ")", "continue", ";", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BaseRC", "=", "MRI", ".", "getRegClass", "(", "BaseReg", ")", ";"], "ground_truth": ["if", "(", "", "(", "BaseRC", "->", "getID", "(", ")", ")", "!=", "", ")", "continue", ";"], "File": "SIFixupVectorISel", "Func": "findSRegBaseAndIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50173, "Length": 260, "Cover_Rate": 0.5829596412556054} {"Template_token": ["", "NewGlob", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpcd", ")", ")", ";", "if", "(", "HasVdst", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "MI", ".", "getOperand", "(", "", ")", ")", ";", "NewGlob", "->", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "IndexReg", ",", "false", ")", ")", ";", "if", "(", "VData", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "*", "VData", ")", ";", "NewGlob", "->", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "BaseReg", ",", "false", ")", ")", ";", "NewGlob", "->", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ")", ";", "MachineOperand", "*", "Glc", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "glc", ")", ";", "if", "(", "Glc", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "*", "Glc", ")", ";", "NewGlob", "->", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "slc", ")", ")", ";", "MachineOperand", "*", "VDstInOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst_in", ")", ";", "if", "(", "VDstInOp", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "*", "VDstInOp", ")", ";"], "ground_truth": ["NewGlob", "->", "copyImplicitOps", "(", "MF", ",", "MI", ")", ";"], "File": "SIFixupVectorISel", "Func": "fixupGlobalSaddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50174, "Length": 187, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "bool", "FuncModified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "FuncModified", "|=", "fixupGlobalSaddr", "(", "MBB", ",", "MF", ",", "MRI", ",", "ST", ",", "TII", ",", "TRI", ")", ";", "}", "return", "FuncModified", ";"], "ground_truth": ["}"], "File": "SIFixupVectorISel", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50175, "Length": 47, "Cover_Rate": 0.44339622641509435} {"Template_token": ["", "FixupVectorISel", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeFixupVectorISelPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFixupVectorISel", "Func": "SIFixupVectorISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50176, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "if", "(", "TII", "->", "isVGPRCopy", "(", "MI", ")", "&&", "!", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "{", "MI", ".", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["break", ";"], "File": "SIFixVGPRCopies2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50178, "Length": 77, "Cover_Rate": 0.5} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "if", "(", "TII", "->", "isVGPRCopy", "(", "MI", ")", "&&", "!", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "{", "MI", ".", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "Changed", "=", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "SIFixVGPRCopies4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50179, "Length": 134, "Cover_Rate": 0.8701298701298701} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "if", "(", "TII", "->", "isVGPRCopy", "(", "MI", ")", "&&", "!", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "{", "MI", ".", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "Changed", "=", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}"], "ground_truth": ["}"], "File": "SIFixVGPRCopies4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50180, "Length": 119, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIFixVGPRCopies", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50181, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "if", "(", "TII", "->", "isVGPRCopy", "(", "MI", ")", "&&", "!", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "{", "MI", ".", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "Changed", "=", "true", ";"], "ground_truth": ["}"], "File": "SIFixVGPRCopies", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50182, "Length": 100, "Cover_Rate": 0.6493506493506493} {"Template_token": ["", "initializeFixVGPRCopiesPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFixVGPRCopies", "Func": "SIFixVGPRCopies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50184, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "AU", ".", "addRequiredID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";"], "File": "SIFixWWMLiveness3", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50185, "Length": 32, "Cover_Rate": 0.4155844155844156} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequiredID", "(", "MachineDominatorsID", ")", ";", "AU", ".", "addRequiredID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";"], "ground_truth": ["AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";"], "File": "SIFixWWMLiveness3", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50186, "Length": 56, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "WWM", ")", ";", "ContainsWWM", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "ContainsWWM", ")", "return", "false", ";", "unsigned", "Reg", "=", "DefOpnd", "->", "getReg", "(", ")", ";", "for", "(", "auto", "Pred", ":", "Loop", "->", "getHeader", "(", ")", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "Loop", "->", "contains", "(", "Pred", ")", ")", "{", "auto", "ImplicitDef", "=", "BuildMI", "(", "*", "Pred", ",", "Pred", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "ImplicitDef", ")", ";", "(", "void", ")", "ImplicitDef", ";", "}", "}", "DefOpnd", "->", "getParent", "(", ")", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "DefOpnd", "->", "getParent", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFixWWMLiveness3", "Func": "processLoopExitDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50188, "Length": 148, "Cover_Rate": 0.7184466019417476} {"Template_token": ["", "}", "}", "if", "(", "!", "ContainsWWM", ")", "return", "false", ";", "unsigned", "Reg", "=", "DefOpnd", "->", "getReg", "(", ")", ";", "for", "(", "auto", "Pred", ":", "Loop", "->", "getHeader", "(", ")", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "Loop", "->", "contains", "(", "Pred", ")", ")", "{", "auto", "ImplicitDef", "=", "BuildMI", "(", "*", "Pred", ",", "Pred", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "ImplicitDef", ")", ";"], "ground_truth": ["(", "void", ")", "ImplicitDef", ";"], "File": "SIFixWWMLiveness3", "Func": "processLoopExitDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50189, "Length": 91, "Cover_Rate": 0.441747572815534} {"Template_token": ["", "bool", "ContainsWWM", "=", "false", ";", "for", "(", "auto", "WWM", ":", "WWMs", ")", "{", "if", "(", "Loop", "->", "contains", "(", "WWM", "->", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "WWM", ")", ";", "ContainsWWM", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "ContainsWWM", ")", "return", "false", ";", "unsigned", "Reg", "=", "DefOpnd", "->", "getReg", "(", ")", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "Use", ".", "setIsKill", "(", "false", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Defs", ";", "for", "(", "auto", "&", "Def", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "Defs", ".", "push_back", "(", "&", "Def", ")", ";", "for", "(", "auto", "Def", ":", "Defs", ")", "{", "if", "(", "DefOpnd", "->", "getParent", "(", ")", "==", "Def", ")", "continue", ";"], "ground_truth": ["Def", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ")", ")", ";"], "File": "SIFixWWMLiveness3", "Func": "processLoopPhiDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50190, "Length": 150, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "}", "if", "(", "!", "ContainsWWM", ")", "return", "false", ";", "unsigned", "Reg", "=", "DefOpnd", "->", "getReg", "(", ")", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "Use", ".", "setIsKill", "(", "false", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Defs", ";", "for", "(", "auto", "&", "Def", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "Defs", ".", "push_back", "(", "&", "Def", ")", ";", "for", "(", "auto", "Def", ":", "Defs", ")", "{", "if", "(", "DefOpnd", "->", "getParent", "(", ")", "==", "Def", ")", "continue", ";", "Def", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "Def", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFixWWMLiveness3", "Func": "processLoopPhiDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50191, "Length": 119, "Cover_Rate": 0.6102564102564103} {"Template_token": ["", "if", "(", "!", "ContainsWWM", ")", "return", "false", ";", "MachineInstr", "*", "OtherDef", "=", "nullptr", ";", "for", "(", "auto", "&", "MI", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "{", "if", "(", "&", "MI", "!=", "DefOpnd", "->", "getParent", "(", ")", ")", "OtherDef", "=", "&", "MI", ";", "}", "OtherDef", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "OtherDef", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFixWWMLiveness3", "Func": "processThenDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50192, "Length": 75, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "DomTree", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "LoopInfo", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "WWMs", ".", "push_back", "(", "&", "MI", ")", ";", "else", "{", "for", "(", "MachineOperand", "&", "DefOpnd", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "DefOpnd", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "DefOpnd", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "processDef", "(", "DefOpnd", ")", ";", "}", "}", "}", "}", "}", "if", "(", "!", "WWMs", ".", "empty", "(", ")", ")", "{", "for", "(", "auto", "ThenDef", ":", "ThenDefs", ")", "Modified", "|=", "processThenDef", "(", "ThenDef", ")", ";", "for", "(", "auto", "LoopExitDef", ":", "LoopExitDefs", ")", "Modified", "|=", "processLoopExitDef", "(", "LoopExitDef", ".", "first", ",", "LoopExitDef", ".", "second", ")", ";", "for", "(", "auto", "LoopPhiDef", ":", "LoopPhiDefs", ")", "Modified", "|=", "processLoopPhiDef", "(", "LoopPhiDef", ".", "first", ",", "LoopPhiDef", ".", "second", ")", ";", "}", "WWMs", ".", "clear", "(", ")", ";"], "ground_truth": ["ThenDefs", ".", "clear", "(", ")", ";"], "File": "SIFixWWMLiveness3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50193, "Length": 214, "Cover_Rate": 0.7456445993031359} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{"], "File": "SIFixWWMLiveness7", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50194, "Length": 61, "Cover_Rate": 0.5446428571428571} {"Template_token": ["", "void", "FixWWMLiveness", "::", "addDefs", "(", "const", "MachineInstr", "&", "MI", ",", "SparseBitVector", "<", ">", "&", "Regs", ")", "{", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "Regs", ".", "set", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIFixWWMLiveness", "Func": "addDefs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50195, "Length": 69, "Cover_Rate": 0.971830985915493} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createFixWWMLivenessPass", "(", ")", "{"], "ground_truth": ["return", "new", "FixWWMLiveness", "(", ")", ";"], "File": "SIFixWWMLiveness", "Func": "createSIFixWWMLivenessPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50197, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIFixWWMLiveness", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50198, "Length": 34, "Cover_Rate": 0.5396825396825397} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIFixWWMLiveness", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50199, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIFixWWMLiveness", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50200, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "LIS", "=", "getAnalysisIfAvailable", "<", "LiveIntervals", ">", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Modified", "|=", "runOnWWMInstruction", "(", "MI", ")", ";", "}", "}", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "SIFixWWMLiveness", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50201, "Length": 100, "Cover_Rate": 0.8928571428571429} {"Template_token": ["", "}", "SparseBitVector", "<", ">", "Reachable", ";", "for", "(", "auto", "II", "=", "++", "MachineBasicBlock", "::", "reverse_iterator", "(", "WWM", ")", ",", "IE", "=", "MBB", "->", "rend", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "addDefs", "(", "*", "II", ",", "Reachable", ")", ";", "}", "for", "(", "idf_iterator", "<", "MachineBasicBlock", "*", ">", "I", "=", "++", "idf_begin", "(", "MBB", ")", ",", "E", "=", "idf_end", "(", "MBB", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "*", "*", "I", ")", "{", "addDefs", "(", "MI", ",", "Reachable", ")", ";", "}", "}", "LiveOut", "&=", "Reachable", ";", "bool", "Modified", "=", "false", ";", "for", "(", "unsigned", "Reg", ":", "LiveOut", ")", "{", "WWM", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ")", ")", ";", "if", "(", "LIS", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIFixWWMLiveness", "Func": "runOnWWMInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50202, "Length": 148, "Cover_Rate": 0.550185873605948} {"Template_token": ["", "initializeFixWWMLivenessPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFixWWMLiveness", "Func": "SIFixWWMLiveness", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50203, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "initializeFixWWMLivenessPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFixWWMLiveness", "Func": "SIFixWWMLiveness", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50204, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "NonInlineUseOpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "else", "{", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "*", "TRI", ")", ")", "{", "if", "(", "Fold", ".", "isReg", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "MRI", "->", "clearKillFlags", "(", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands10", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50205, "Length": 168, "Cover_Rate": 0.32941176470588235} {"Template_token": ["", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "CopiesToReplace", ".", "push_back", "(", "UseMI", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "UseDesc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "UseDesc", ".", "isVariadic", "(", ")", "||", "UseDesc", ".", "OpInfo", "[", "UseOpIdx", "]", ".", "RegClass", "==", "-", "", ")", "return", ";", "}", "if", "(", "!", "FoldingImm", ")", "{", "tryAddToFoldList", "(", "FoldList", ",", "UseMI", ",", "UseOpIdx", ",", "&", "OpToFold", ",", "TII", ")", ";", "return", ";", "}", "const", "MCInstrDesc", "&", "FoldDesc", "=", "OpToFold", ".", "getParent", "(", ")", "->", "getDesc", "(", ")", ";", "const", "TargetRegisterClass", "*", "FoldRC", "=", "TRI", "->", "getRegClass", "(", "FoldDesc", ".", "OpInfo", "[", "", "]", ".", "RegClass", ")", ";", "if", "(", "UseOp", ".", "getSubReg", "(", ")", "&&", "", "(", "FoldRC", "->", "getID", "(", ")", ")", "==", "", ")", "{", "unsigned", "UseReg", "=", "UseOp", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "UseRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "UseReg", ")", "?", "MRI", "->", "getRegClass", "(", "UseReg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "UseReg", ")", ";", "if", "(", "", "(", "UseRC", "->", "getID", "(", ")", ")", "!=", "", ")", "return", ";", "APInt", "Imm", "(", "", ",", "OpToFold", ".", "getImm", "(", ")", ")", ";", "if", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "", ")", "{", "Imm", "=", "Imm", ".", "getLoBits", "(", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIFoldOperands10", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50206, "Length": 218, "Cover_Rate": 0.3627287853577371} {"Template_token": ["", "if", "(", "Op", ".", "getSubReg", "(", ")", "!=", "", ")", "return", "&", "Op", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{"], "File": "SIFoldOperands10", "Func": "getImmOrMaterializedImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50207, "Length": 40, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "static", "bool", "isInlineConstantIfFolded", "(", "const", "InstrInfo", "*", "TII", ",", "const", "MachineInstr", "&", "UseMI", ",", "unsigned", "OpNo", ",", "const", "MachineOperand", "&", "OpToFold", ")", "{", "if", "(", "TII", "->", "isInlineConstant", "(", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "return", "true", ";", "unsigned", "Opc", "=", "UseMI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "", ":", "case", "", ":", "{", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "static_cast", "<", "int", ">", "(", "OpNo", ")", "==", "Src2Idx", ")", "{", "bool", "IsF32", "=", "Opc", "==", "", ";", "const", "MCInstrDesc", "&", "MadDesc", "=", "TII", "->", "get", "(", "IsF32", "?", "", ":", "", ")", ";", "return", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "MadDesc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", ";", "}", "return", "false", ";", "}"], "ground_truth": ["default", ":"], "File": "SIFoldOperands10", "Func": "isInlineConstantIfFolded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50208, "Length": 132, "Cover_Rate": 0.8741721854304636} {"Template_token": ["", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "foldInstOperand", "(", "MI", ",", "OpToFold", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFoldOperands10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50209, "Length": 93, "Cover_Rate": 0.31313131313131315} {"Template_token": ["", "}", "if", "(", "Opc", "==", "", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";", "return", "true", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ",", "true", ")", ")", ";", "return", "true", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFoldOperands10", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50210, "Length": 240, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", "{"], "File": "SIFoldOperands10", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50211, "Length": 128, "Cover_Rate": 0.3160493827160494} {"Template_token": ["", "}", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "false", ";", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "MachineOperand", "*", "Src0", "=", "getImmOrMaterializedImm", "(", "MRI", ",", "MI", "->", "getOperand", "(", "Src0Idx", ")", ")", ";", "MachineOperand", "*", "Src1", "=", "getImmOrMaterializedImm", "(", "MRI", ",", "MI", "->", "getOperand", "(", "Src1Idx", ")", ")", ";", "if", "(", "!", "Src0", "->", "isImm", "(", ")", "&&", "!", "Src1", "->", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "Src1", "->", "isImm", "(", ")", ")", "{", "int32_t", "NewImm", ";", "if", "(", "!", "evalBinaryInstruction", "(", "Opc", ",", "NewImm", ",", "Src0", "->", "getImm", "(", ")", ",", "Src1", "->", "getImm", "(", ")", ")", ")", "return", "false", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "bool", "IsSGPR", "=", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "Src0Idx", ")", ".", "ChangeToImmediate", "(", "NewImm", ")", ";", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "IsSGPR", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", "->", "isCommutable", "(", ")", ")", "return", "false", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "Src1", "->", "isImm", "(", ")", ")", "{", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";"], "ground_truth": ["std", "::", "swap", "(", "Src0Idx", ",", "Src1Idx", ")", ";"], "File": "SIFoldOperands10", "Func": "tryConstantFoldOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50212, "Length": 246, "Cover_Rate": 0.38258164852255055} {"Template_token": ["", "if", "(", "!", "evalBinaryInstruction", "(", "Opc", ",", "NewImm", ",", "Src0", "->", "getImm", "(", ")", ",", "Src1", "->", "getImm", "(", ")", ")", ")", "return", "false", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "bool", "IsSGPR", "=", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "Src0Idx", ")", ".", "ChangeToImmediate", "(", "NewImm", ")", ";", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "IsSGPR", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", "->", "isCommutable", "(", ")", ")", "return", "false", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "Src1", "->", "isImm", "(", ")", ")", "{", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";", "std", "::", "swap", "(", "Src0Idx", ",", "Src1Idx", ")", ";", "}", "int32_t", "Src1Val", "=", "static_cast", "<", "int32_t", ">", "(", "Src1", "->", "getImm", "(", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "if", "(", "Src1Val", "==", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "if", "(", "Src1Val", "==", "-", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "Opc", "==", "", ")", ")", ")", ";", "}", "else", "return", "false", ";", "return", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1Val", "==", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Src0Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "Opc", "==", "", ")", ")", ")", ";", "}", "else", "if", "(", "Src1Val", "==", "-", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "", ")", ")", ";", "stripExtraCopyOperands", "(", "*", "MI", ")", ";", "}", "else", "return", "false", ";", "return", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1Val", "==", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "", ")", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SIFoldOperands10", "Func": "tryConstantFoldOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50213, "Length": 410, "Cover_Rate": 0.6376360808709176} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "ClampSrc", "->", "getReg", "(", ")", ")", ";", "if", "(", "TII", "->", "getClampMask", "(", "*", "Def", ")", "!=", "TII", "->", "getClampMask", "(", "MI", ")", ")", "return", "false", ";", "MachineOperand", "*", "DefClamp", "=", "TII", "->", "getNamedOperand", "(", "*", "Def", ",", "", "::", "clamp", ")", ";", "if", "(", "!", "DefClamp", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "DefClamp", "<<", "", "<<", "*", "Def", "<<", "'\\n'", ")", ";", "DefClamp", "->", "setImm", "(", "", ")", ";"], "ground_truth": ["MRI", "->", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "SIFoldOperands10", "Func": "tryFoldClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50214, "Length": 112, "Cover_Rate": 0.6787878787878788} {"Template_token": ["", "bool", "FoldOperands", "::", "tryFoldClamp", "(", "MachineInstr", "&", "MI", ")", "{", "const", "MachineOperand", "*", "ClampSrc", "=", "isClamp", "(", "MI", ")", ";", "if", "(", "!", "ClampSrc", "||", "!", "hasOneNonDBGUseInst", "(", "*", "MRI", ",", "ClampSrc", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "ClampSrc", "->", "getReg", "(", ")", ")", ";", "if", "(", "TII", "->", "getClampMask", "(", "*", "Def", ")", "!=", "TII", "->", "getClampMask", "(", "MI", ")", ")", "return", "false", ";", "MachineOperand", "*", "DefClamp", "=", "TII", "->", "getNamedOperand", "(", "*", "Def", ",", "", "::", "clamp", ")", ";", "if", "(", "!", "DefClamp", ")", "return", "false", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "DefClamp", "<<", "", "<<", "*", "Def", "<<", "'\\n'", ")", ";"], "File": "SIFoldOperands10", "Func": "tryFoldClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50215, "Length": 119, "Cover_Rate": 0.7212121212121212} {"Template_token": ["", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", "->", "isIdenticalTo", "(", "*", "Src0", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ")", ";", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "Src2Idx", ")", ";", "MI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "src1", ")", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "Src0", "->", "isReg", "(", ")", "?", "(", "unsigned", ")", "", ":", "getMovOpc", "(", "false", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "*", "MI", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands10", "Func": "tryFoldInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50216, "Length": 141, "Cover_Rate": 0.6878048780487804} {"Template_token": ["", "const", "MachineOperand", "*", "RegOp", ";", "int", "OMod", ";", "std", "::", "tie", "(", "RegOp", ",", "OMod", ")", "=", "isOMod", "(", "MI", ")", ";", "if", "(", "OMod", "==", "", "||", "!", "RegOp", "->", "isReg", "(", ")", "||", "RegOp", "->", "getSubReg", "(", ")", "!=", "", "||", "!", "hasOneNonDBGUseInst", "(", "*", "MRI", ",", "RegOp", "->", "getReg", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "RegOp", "->", "getReg", "(", ")", ")", ";"], "File": "SIFoldOperands10", "Func": "tryFoldOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50217, "Length": 74, "Cover_Rate": 0.36097560975609755} {"Template_token": ["", "MachineOperand", "*", "New", "=", "Fold", ".", "OpToFold", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Old", ".", "getReg", "(", ")", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "New", "->", "getReg", "(", ")", ")", ")", "{", "Old", ".", "substVirtReg", "(", "New", "->", "getReg", "(", ")", ",", "New", "->", "getSubReg", "(", ")", ",", "TRI", ")", ";"], "ground_truth": ["Old", ".", "setIsUndef", "(", "New", "->", "isUndef", "(", ")", ")", ";"], "File": "SIFoldOperands10", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50218, "Length": 63, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";", "}", "if", "(", "Fold", ".", "isFI", "(", ")", ")", "{", "Old", ".", "ChangeToFrameIndex", "(", "Fold", ".", "FrameIndexToFold", ")", ";", "return", "true", ";", "}", "MachineOperand", "*", "New", "=", "Fold", ".", "OpToFold", ";"], "ground_truth": ["if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Old", ".", "getReg", "(", ")", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "New", "->", "getReg", "(", ")", ")", ")", "{"], "File": "SIFoldOperands10", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50219, "Length": 68, "Cover_Rate": 0.4276729559748428} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "Commuted", "?", "", ":", "", ")", "<<", "", "<<", "OpNo", "<<", "", "<<", "*", "MI", ")", ";", "FoldList", ".", "emplace_back", "(", "MI", ",", "OpNo", ",", "FoldOp", ",", "Commuted", ",", "ShrinkOp", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "appendFoldCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50221, "Length": 42, "Cover_Rate": 0.42} {"Template_token": ["", "}", "else", "if", "(", "FoldOp", "->", "isFI", "(", ")", ")", "{", "FrameIndexToFold", "=", "FoldOp", "->", "getIndex", "(", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "FoldOp", "->", "isReg", "(", ")", "||", "FoldOp", "->", "isGlobal", "(", ")", ")", ";"], "File": "SIFoldOperands11", "Func": "FoldCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50222, "Length": 37, "Cover_Rate": 0.31092436974789917} {"Template_token": ["", "FoldCandidate", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "MachineOperand", "*", "FoldOp", ",", "bool", "Commuted_", "=", "false", ",", "int", "ShrinkOp", "=", "-", "", ")", ":", "UseMI", "(", "MI", ")", ",", "OpToFold", "(", "nullptr", ")", ",", "ShrinkOpcode", "(", "ShrinkOp", ")", ",", "UseOpNo", "(", "OpNo", ")", ",", "Kind", "(", "FoldOp", "->", "getType", "(", ")", ")", ",", "Commuted", "(", "Commuted_", ")", "{", "if", "(", "FoldOp", "->", "isImm", "(", ")", ")", "{", "ImmToFold", "=", "FoldOp", "->", "getImm", "(", ")", ";", "}", "else", "if", "(", "FoldOp", "->", "isFI", "(", ")", ")", "{", "FrameIndexToFold", "=", "FoldOp", "->", "getIndex", "(", ")", ";", "}", "else", "{", "assert", "(", "FoldOp", "->", "isReg", "(", ")", "||", "FoldOp", "->", "isGlobal", "(", ")", ")", ";", "OpToFold", "=", "FoldOp", ";", "}"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "FoldCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50223, "Length": 119, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "frameIndexMayFold", "(", "const", "InstrInfo", "*", "TII", ",", "const", "MachineInstr", "&", "UseMI", ",", "int", "OpNo", ",", "const", "MachineOperand", "&", "OpToFold", ")", "{", "if", "(", "!", "OpToFold", ".", "isFI", "(", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isMUBUF", "(", "UseMI", ")", ")", "return", "OpNo", "==", "", "(", "UseMI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "TII", "->", "isFLATScratch", "(", "UseMI", ")", ")", "return", "false", ";", "int", "dx", "=", "", "(", "UseMI", ".", "getOpcode", "(", ")", ",", "", "::", "saddr", ")", ";", "if", "(", "OpNo", "==", "dx", ")", "return", "true", ";", "int", "VIdx", "=", "", "(", "UseMI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "return", "OpNo", "==", "VIdx", "&&", "dx", "==", "-", "", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "frameIndexMayFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50225, "Length": 125, "Cover_Rate": 0.9124087591240876} {"Template_token": ["", "if", "(", "TII", "->", "isMUBUF", "(", "UseMI", ")", ")", "return", "OpNo", "==", "", "(", "UseMI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "TII", "->", "isFLATScratch", "(", "UseMI", ")", ")", "return", "false", ";", "int", "dx", "=", "", "(", "UseMI", ".", "getOpcode", "(", ")", ",", "", "::", "saddr", ")", ";"], "ground_truth": ["if", "(", "OpNo", "==", "dx", ")", "return", "true", ";"], "File": "SIFoldOperands11", "Func": "frameIndexMayFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50226, "Length": 63, "Cover_Rate": 0.45985401459854014} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "ImmSrc", "=", "Def", "->", "getOperand", "(", "", ")", ";", "if", "(", "ImmSrc", ".", "isImm", "(", ")", ")", "return", "&", "ImmSrc", ";", "}", "}", "return", "&", "Op", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "getImmOrMaterializedImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50227, "Length": 56, "Cover_Rate": 0.5283018867924528} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "Op", ".", "getSubReg", "(", ")", "!=", "", "||", "!", "Op", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "return", "&", "Op", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "ImmSrc", "=", "Def", "->", "getOperand", "(", "", ")", ";", "if", "(", "ImmSrc", ".", "isImm", "(", ")", ")", "return", "&", "ImmSrc", ";", "}", "}", "return", "&", "Op", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "getImmOrMaterializedImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50228, "Length": 90, "Cover_Rate": 0.8490566037735849} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "return", "", ";", "}", "}", "case", "", ":", "{", "switch", "(", "static_cast", "<", "uint16_t", ">", "(", "Val", ")", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIFoldOperands11", "Func": "getOModValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50229, "Length": 52, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "case", "", ":", "{", "switch", "(", "Val", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "return", "", ";", "}", "}", "case", "", ":", "{", "switch", "(", "static_cast", "<", "uint32_t", ">", "(", "Val", ")", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIFoldOperands11", "Func": "getOModValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50230, "Length": 64, "Cover_Rate": 0.378698224852071} {"Template_token": ["", "static", "bool", "getRegSeqInit", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "unsigned", ">>", "&", "Defs", ",", "Register", "UseReg", ",", "uint8_t", "OpTy", ",", "const", "InstrInfo", "*", "TII", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "UseReg", ")", ";", "if", "(", "!", "Def", "||", "!", "Def", "->", "isRegSequence", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Def", "->", "getNumExplicitOperands", "(", ")", ";", "I", "<", "E", ";", "I", "+=", "", ")", "{", "MachineOperand", "*", "Sub", "=", "&", "Def", "->", "getOperand", "(", "I", ")", ";", "assert", "(", "Sub", "->", "isReg", "(", ")", ")", ";", "for", "(", "MachineInstr", "*", "SubDef", "=", "MRI", ".", "getVRegDef", "(", "Sub", "->", "getReg", "(", ")", ")", ";"], "ground_truth": ["SubDef", "&&", "Sub", "->", "isReg", "(", ")", "&&", "Sub", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "!", "Sub", "->", "getSubReg", "(", ")", "&&", "TII", "->", "isFoldableCopy", "(", "*", "SubDef", ")", ";"], "File": "SIFoldOperands11", "Func": "getRegSeqInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50231, "Length": 156, "Cover_Rate": 0.5977011494252874} {"Template_token": ["", "assert", "(", "Sub", "->", "isReg", "(", ")", ")", ";", "for", "(", "MachineInstr", "*", "SubDef", "=", "MRI", ".", "getVRegDef", "(", "Sub", "->", "getReg", "(", ")", ")", ";", "SubDef", "&&", "Sub", "->", "isReg", "(", ")", "&&", "Sub", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "!", "Sub", "->", "getSubReg", "(", ")", "&&", "TII", "->", "isFoldableCopy", "(", "*", "SubDef", ")", ";", "SubDef", "=", "MRI", ".", "getVRegDef", "(", "Sub", "->", "getReg", "(", ")", ")", ")", "{", "MachineOperand", "*", "Op", "=", "&", "SubDef", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op", "->", "isImm", "(", ")", ")", "{", "if", "(", "TII", "->", "isInlineConstant", "(", "*", "Op", ",", "OpTy", ")", ")", "Sub", "=", "Op", ";", "break", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "getRegSeqInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50232, "Length": 113, "Cover_Rate": 0.4329501915708812} {"Template_token": ["", "int", "getShrinkOpcode", "(", ")", "const", "{", "return", "ShrinkOpcode", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "getShrinkOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50233, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "Src1", "->", "isReg", "(", ")", "||", "Src0", "->", "getReg", "(", ")", "!=", "Src1", "->", "getReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "Src1", "->", "getSubReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "nullptr", ";"], "ground_truth": ["unsigned", "Src0Mods", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", "->", "getImm", "(", ")", ";"], "File": "SIFoldOperands11", "Func": "isClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50235, "Length": 101, "Cover_Rate": 0.38846153846153847} {"Template_token": ["", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "Src1", "->", "isReg", "(", ")", "||", "Src0", "->", "getReg", "(", ")", "!=", "Src1", "->", "getReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "Src1", "->", "getSubReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "nullptr", ";", "unsigned", "Src0Mods", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", "->", "getImm", "(", ")", ";", "unsigned", "Src1Mods", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", "->", "getImm", "(", ")", ";", "unsigned", "UnsetMods", "=", "(", "Op", "==", "", ")", "?", "", ":", "", ";", "if", "(", "Src0Mods", "!=", "UnsetMods", "&&", "Src1Mods", "!=", "UnsetMods", ")", "return", "nullptr", ";", "return", "Src0", ";", "}", "default", ":"], "ground_truth": ["return", "nullptr", ";"], "File": "SIFoldOperands11", "Func": "isClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50236, "Length": 138, "Cover_Rate": 0.5307692307692308} {"Template_token": ["", "return", "Kind", "==", "MachineOperand", "::", "MO_GlobalAddress", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "isGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50238, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "static", "bool", "isInlineConstantIfFolded", "(", "const", "InstrInfo", "*", "TII", ",", "const", "MachineInstr", "&", "UseMI", ",", "unsigned", "OpNo", ",", "const", "MachineOperand", "&", "OpToFold", ")", "{", "if", "(", "TII", "->", "isInlineConstant", "(", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "return", "true", ";", "unsigned", "Opc", "=", "UseMI", ".", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "macToMad", "(", "Opc", ")", ";", "if", "(", "NewOpc", "!=", "", ")", "{", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "static_cast", "<", "int", ">", "(", "OpNo", ")", "==", "Src2Idx", ")", "{", "const", "MCInstrDesc", "&", "MadDesc", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "return", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "MadDesc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "isInlineConstantIfFolded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50239, "Length": 118, "Cover_Rate": 0.9147286821705426} {"Template_token": ["", "static", "bool", "isInlineConstantIfFolded", "(", "const", "InstrInfo", "*", "TII", ",", "const", "MachineInstr", "&", "UseMI", ",", "unsigned", "OpNo", ",", "const", "MachineOperand", "&", "OpToFold", ")", "{", "if", "(", "TII", "->", "isInlineConstant", "(", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "return", "true", ";", "unsigned", "Opc", "=", "UseMI", ".", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "macToMad", "(", "Opc", ")", ";", "if", "(", "NewOpc", "!=", "", ")", "{", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "static_cast", "<", "int", ">", "(", "OpNo", ")", "==", "Src2Idx", ")", "{", "const", "MCInstrDesc", "&", "MadDesc", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "return", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "MadDesc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "isInlineConstantIfFolded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50240, "Length": 118, "Cover_Rate": 0.9147286821705426} {"Template_token": ["", "RegOp", "=", "Src0", ";", "}", "else", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";", "int", "OMod", "=", "getOModValue", "(", "Op", ",", "ImmOp", "->", "getImm", "(", ")", ")", ";", "if", "(", "OMod", "==", "", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", ")", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";", "return", "std", "::", "make_pair", "(", "RegOp", ",", "OMod", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "(", "Op", "==", "", "&&", "MFI", "->", "getMode", "(", ")", ".", "FP32OutputDenormals", ")", "||", "(", "(", "Op", "==", "", "||", "Op", "==", "", ")", "&&", "MFI", "->", "getMode", "(", ")", ".", "FP64FP16OutputDenormals", ")", ")", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src1", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Src1", "->", "getReg", "(", ")", "&&", "Src0", "->", "getSubReg", "(", ")", "==", "Src1", "->", "getSubReg", "(", ")", "&&", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", "&&", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", "&&", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", "&&", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "std", "::", "make_pair", "(", "Src0", ",", "", ")", ";", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";", "}", "default", ":", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "isOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50241, "Length": 310, "Cover_Rate": 0.570902394106814} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "macToMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50242, "Length": 37, "Cover_Rate": 0.4625} {"Template_token": ["", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "CurrentKnownM0Val", "&&", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "CurrentKnownM0Val", "=", "nullptr", ";", "if", "(", "IsIEEEMode", "||", "(", "!", "HasNSZ", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNsz", ")", ")", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "MachineOperand", "&", "NewM0Val", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "CurrentKnownM0Val", "&&", "CurrentKnownM0Val", "->", "isIdenticalTo", "(", "NewM0Val", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "CurrentKnownM0Val", "=", "(", "NewM0Val", ".", "isReg", "(", ")", "&&", "NewM0Val", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "?", "nullptr", ":", "&", "NewM0Val", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", "||", "OpToFold", ".", "isGlobal", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "OpToFold", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";"], "File": "SIFoldOperands11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50245, "Length": 224, "Cover_Rate": 0.398576512455516} {"Template_token": ["", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteOpNo", "=", "OpNo", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "", "(", "MaybeCommutedOpc", ")", ";", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ";", "return", "true", ";", "}", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ")", ";", "return", "true", ";", "}", "if", "(", "TII", "->", "isSALU", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "InstDesc", "=", "MI", "->", "getDesc", "(", ")", ";", "const", "MCOperandInfo", "&", "OpInfo", "=", "InstDesc", ".", "OpInfo", "[", "OpNo", "]", ";", "const", "RegisterInfo", "&", "SRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "TII", "->", "isLiteralConstantLike", "(", "*", "OpToFold", ",", "OpInfo", ")", ")", "{", "if", "(", "!", "SRI", ".", "opCanUseInlineConstant", "(", "OpInfo", ".", "OperandType", ")", "||", "!", "TII", "->", "isInlineConstant", "(", "*", "OpToFold", ",", "OpInfo", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "InstDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "auto", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "OpNo", "!=", "i", "&&", "TII", "->", "isLiteralConstantLike", "(", "Op", ",", "OpInfo", ")", ")", "{", "return", "false", ";", "}", "}", "}", "}", "}", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "OpNo", ",", "OpToFold", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands11", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50246, "Length": 495, "Cover_Rate": 0.7011331444759207} {"Template_token": ["", "int32_t", "Src1Val", "=", "static_cast", "<", "int32_t", ">", "(", "Src1", "->", "getImm", "(", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "if", "(", "Src1Val", "==", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "if", "(", "Src1Val", "==", "-", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "Opc", "==", "", ")", ")", ")", ";", "}", "else", "return", "false", ";", "return", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1Val", "==", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Src0Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "Opc", "==", "", ")", ")", ")", ";", "}", "else", "if", "(", "Src1Val", "==", "-", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "", ")", ")", ";", "stripExtraCopyOperands", "(", "*", "MI", ")", ";", "}", "else", "return", "false", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "SIFoldOperands11", "Func": "tryConstantFoldOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50247, "Length": 232, "Cover_Rate": 0.3531202435312024} {"Template_token": ["", "DefClamp", "->", "setImm", "(", "", ")", ";", "MRI", "->", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["if", "(", "TII", "->", "convertToThreeAddress", "(", "*", "Def", ",", "nullptr", ",", "nullptr", ")", ")", "Def", "->", "eraseFromParent", "(", ")", ";"], "File": "SIFoldOperands11", "Func": "tryFoldClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50248, "Length": 60, "Cover_Rate": 0.32967032967032966} {"Template_token": ["", "MRI", "->", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "if", "(", "TII", "->", "convertToThreeAddress", "(", "*", "Def", ",", "nullptr", ",", "nullptr", ")", ")", "Def", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands11", "Func": "tryFoldClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50249, "Length": 56, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "auto", "*", "Src1Imm", "=", "getImmOrMaterializedImm", "(", "*", "MRI", ",", "*", "Src1", ")", ";", "if", "(", "!", "Src1Imm", "->", "isIdenticalTo", "(", "*", "Src0Imm", ")", ")", "return", "false", ";", "}", "int", "Src1ModIdx", "=", "", "(", "Opc", ",", "", "::", "src1_modifiers", ")", ";", "int", "Src0ModIdx", "=", "", "(", "Opc", ",", "", "::", "src0_modifiers", ")", ";", "if", "(", "(", "Src1ModIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "Src1ModIdx", ")", ".", "getImm", "(", ")", "!=", "", ")", "||", "(", "Src0ModIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "Src0ModIdx", ")", ".", "getImm", "(", ")", "!=", "", ")", ")", "return", "false", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", ")", ";"], "File": "SIFoldOperands11", "Func": "tryFoldCndMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50250, "Length": 110, "Cover_Rate": 0.3206997084548105} {"Template_token": ["", "}", "int", "Src1ModIdx", "=", "", "(", "Opc", ",", "", "::", "src1_modifiers", ")", ";", "int", "Src0ModIdx", "=", "", "(", "Opc", ",", "", "::", "src0_modifiers", ")", ";", "if", "(", "(", "Src1ModIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "Src1ModIdx", ")", ".", "getImm", "(", ")", "!=", "", ")", "||", "(", "Src0ModIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "Src0ModIdx", ")", ".", "getImm", "(", ")", "!=", "", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", ")", ";", "auto", "&", "NewDesc", "=", "TII", "->", "get", "(", "Src0", "->", "isReg", "(", ")", "?", "(", "unsigned", ")", "", ":", "getMovOpc", "(", "false", ")", ")", ";", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "!=", "-", "", ")", "MI", ".", "RemoveOperand", "(", "Src2Idx", ")", ";", "MI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "src1", ")", ")", ";", "if", "(", "Src1ModIdx", "!=", "-", "", ")", "MI", ".", "RemoveOperand", "(", "Src1ModIdx", ")", ";", "if", "(", "Src0ModIdx", "!=", "-", "", ")", "MI", ".", "RemoveOperand", "(", "Src0ModIdx", ")", ";", "mutateCopyOp", "(", "MI", ",", "NewDesc", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "tryFoldCndMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50251, "Length": 196, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "PHI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "CopyIn", ")", ";", "PHI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "NewReg", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "PHI", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MBB", "->", "getFirstNonPHI", "(", ")", ",", "Copy", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "PhiOut", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Kill", ")", ";", "Copy", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PHI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "tryFoldLCSSAPhi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50252, "Length": 91, "Cover_Rate": 0.310580204778157} {"Template_token": ["", "MachineOperand", "&", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Def", ".", "isDef", "(", ")", ")", "return", "false", ";", "Register", "DefReg", "=", "Def", ".", "getReg", "(", ")", ";", "if", "(", "DefReg", ".", "isPhysical", "(", ")", "||", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "DefReg", ")", ")", "return", "false", ";", "SmallVector", "<", "const", "MachineInstr", "*", ",", "", ">", "Users", ";", "SmallVector", "<", "Register", ",", "", ">", "MoveRegs", ";", "for", "(", "const", "MachineInstr", "&", "I", ":", "MRI", "->", "use_nodbg_instructions", "(", "DefReg", ")", ")", "{", "Users", ".", "push_back", "(", "&", "I", ")", ";", "}", "if", "(", "Users", ".", "empty", "(", ")", ")", "return", "false", ";", "while", "(", "!", "Users", ".", "empty", "(", ")", ")", "{", "const", "MachineInstr", "*", "I", "=", "Users", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "I", "->", "isCopy", "(", ")", "&&", "!", "I", "->", "isRegSequence", "(", ")", ")", "return", "false", ";", "Register", "DstReg", "=", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "DstReg", ")", ")", "continue", ";", "MoveRegs", ".", "push_back", "(", "DstReg", ")", ";", "for", "(", "const", "MachineInstr", "&", "U", ":", "MRI", "->", "use_nodbg_instructions", "(", "DstReg", ")", ")", "{", "Users", ".", "push_back", "(", "&", "U", ")", ";", "}", "}", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "DefReg", ")", ";", "MRI", "->", "setRegClass", "(", "DefReg", ",", "TRI", "->", "getEquivalentAGPRClass", "(", "RC", ")", ")", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "MI", ",", "", ",", "&", "Def", ")", ")", "{", "MRI", "->", "setRegClass", "(", "DefReg", ",", "RC", ")", ";", "return", "false", ";", "}", "while", "(", "!", "MoveRegs", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["Register", "Reg", "=", "MoveRegs", ".", "pop_back_val", "(", ")", ";"], "File": "SIFoldOperands11", "Func": "tryFoldLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50253, "Length": 281, "Cover_Rate": 0.7915492957746478} {"Template_token": ["", "bool", "FoldOperands", "::", "tryFoldLoad", "(", "MachineInstr", "&", "MI", ")", "{", "assert", "(", "MI", ".", "mayLoad", "(", ")", ")", ";", "if", "(", "!", "ST", "->", "hasGFX90AInsts", "(", ")", "||", "MI", ".", "getNumExplicitDefs", "(", ")", "!=", "", ")", "return", "false", ";", "MachineOperand", "&", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Def", ".", "isDef", "(", ")", ")", "return", "false", ";", "Register", "DefReg", "=", "Def", ".", "getReg", "(", ")", ";", "if", "(", "DefReg", ".", "isPhysical", "(", ")", "||", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "DefReg", ")", ")", "return", "false", ";", "SmallVector", "<", "const", "MachineInstr", "*", ",", "", ">", "Users", ";", "SmallVector", "<", "Register", ",", "", ">", "MoveRegs", ";"], "ground_truth": ["for", "(", "const", "MachineInstr", "&", "I", ":", "MRI", "->", "use_nodbg_instructions", "(", "DefReg", ")", ")", "{"], "File": "SIFoldOperands11", "Func": "tryFoldLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50254, "Length": 126, "Cover_Rate": 0.35492957746478876} {"Template_token": ["", "std", "::", "tie", "(", "RegOp", ",", "OMod", ")", "=", "isOMod", "(", "MI", ")", ";", "if", "(", "OMod", "==", "", "||", "!", "RegOp", "->", "isReg", "(", ")", "||", "RegOp", "->", "getSubReg", "(", ")", "!=", "", "||", "!", "MRI", "->", "hasOneNonDBGUser", "(", "RegOp", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "RegOp", "->", "getReg", "(", ")", ")", ";", "MachineOperand", "*", "DefOMod", "=", "TII", "->", "getNamedOperand", "(", "*", "Def", ",", "", "::", "omod", ")", ";", "if", "(", "!", "DefOMod", "||", "DefOMod", "->", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "*", "Def", ",", "", "::", "clamp", ")", ")", "return", "false", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "Def", ")", ";"], "File": "SIFoldOperands11", "Func": "tryFoldOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50255, "Length": 130, "Cover_Rate": 0.5855855855855856} {"Template_token": ["", "MachineOperand", "*", "DefOMod", "=", "TII", "->", "getNamedOperand", "(", "*", "Def", ",", "", "::", "omod", ")", ";", "if", "(", "!", "DefOMod", "||", "DefOMod", "->", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "*", "Def", ",", "", "::", "clamp", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "Def", ")", ";", "DefOMod", "->", "setImm", "(", "OMod", ")", ";", "MRI", "->", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SIFoldOperands11", "Func": "tryFoldOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50256, "Length": 105, "Cover_Rate": 0.47297297297297297} {"Template_token": ["", "case", "", ":", "LLVM_FALLTHROUGH", ";", "case", "", ":", "LLVM_FALLTHROUGH", ";", "case", "", ":", "LLVM_FALLTHROUGH", ";", "case", "", ":", "LLVM_FALLTHROUGH", ";", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "const", "auto", "*", "NewDstRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ";", "auto", "Dst", "=", "MRI", "->", "createVirtualRegister", "(", "NewDstRC", ")", ";", "auto", "RS", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Defs", ".", "size", "(", ")", ";", "++", "I", ")", "{", "MachineOperand", "*", "Def", "=", "Defs", "[", "I", "]", ".", "first", ";", "Def", "->", "setIsKill", "(", "false", ")", ";", "if", "(", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "Def", "->", "getReg", "(", ")", ")", ")", "{", "RS", ".", "add", "(", "*", "Def", ")", ";", "}", "else", "{", "MachineInstr", "*", "SubDef", "=", "MRI", "->", "getVRegDef", "(", "Def", "->", "getReg", "(", ")", ")", ";", "SubDef", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "RS", ".", "addReg", "(", "SubDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "Def", "->", "getSubReg", "(", ")", ")", ";", "}", "RS", ".", "addImm", "(", "Defs", "[", "I", "]", ".", "second", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "tryFoldRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50257, "Length": 218, "Cover_Rate": 0.3191800878477306} {"Template_token": ["", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SrcDef", "=", "MRI", "->", "getVRegDef", "(", "Src1", ")", ";", "if", "(", "ST", "->", "zeroesHigh16BitsOfDest", "(", "SrcDef", "->", "getOpcode", "(", ")", ")", ")", "{", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MRI", "->", "replaceRegWith", "(", "Dst", ",", "SrcDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "tryFoldZeroHighBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50259, "Length": 85, "Cover_Rate": 0.5379746835443038} {"Template_token": ["", "if", "(", "!", "OpInfo", "||", "UseOpIdx", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "uint8_t", "OpTy", "=", "OpInfo", "[", "UseOpIdx", "]", ".", "OperandType", ";", "if", "(", "(", "OpTy", "<", "", "||", "OpTy", ">", "", ")", "&&", "(", "OpTy", "<", "", "||", "OpTy", ">", "", ")", ")", "return", "false", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpTy", ")", "&&", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "UseOpIdx", ",", "&", "OpToFold", ")", ")", "{", "UseMI", "->", "getOperand", "(", "UseOpIdx", ")", ".", "ChangeToImmediate", "(", "OpToFold", ".", "getImm", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "!", "OpToFold", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "UseReg", "=", "OpToFold", ".", "getReg", "(", ")", ";", "if", "(", "!", "UseReg", ".", "isVirtual", "(", ")", ")", "return", "false", ";", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "UseMI", ")", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "UseMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "UseReg", ")", ";", "MachineOperand", "&", "UseOp", "=", "UseMI", "->", "getOperand", "(", "UseOpIdx", ")", ";", "if", "(", "!", "UseOp", ".", "getSubReg", "(", ")", "&&", "Def", "&&", "TII", "->", "isFoldableCopy", "(", "*", "Def", ")", ")", "{", "MachineOperand", "&", "DefOp", "=", "Def", "->", "getOperand", "(", "", ")", ";", "if", "(", "DefOp", ".", "isImm", "(", ")", "&&", "TII", "->", "isInlineConstant", "(", "DefOp", ",", "OpTy", ")", "&&", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "UseOpIdx", ",", "&", "DefOp", ")", ")", "{", "UseMI", "->", "getOperand", "(", "UseOpIdx", ")", ".", "ChangeToImmediate", "(", "DefOp", ".", "getImm", "(", ")", ")", ";", "return", "true", ";", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "unsigned", ">", ",", "", ">", "Defs", ";", "if", "(", "!", "getRegSeqInit", "(", "Defs", ",", "UseReg", ",", "OpTy", ",", "TII", ",", "MRI", ")", ")", "return", "false", ";", "int32_t", "Imm", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Defs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "*", "Op", "=", "Defs", "[", "I", "]", ".", "first", ";", "if", "(", "!", "Op", "->", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["auto", "SubImm", "=", "Op", "->", "getImm", "(", ")", ";"], "File": "SIFoldOperands11", "Func": "tryToFoldACImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50260, "Length": 364, "Cover_Rate": 0.7383367139959433} {"Template_token": ["", "SmallVector", "<", "MachineRegisterInfo", "::", "use_iterator", ",", "", ">", "UsesToProcess", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "UsesToProcess", ".", "push_back", "(", "Use", ")", ";", "}", "for", "(", "auto", "U", ":", "UsesToProcess", ")", "{", "MachineInstr", "*", "UseMI", "=", "U", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "U", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "Fold", ".", "isReg", "(", ")", "&&", "Register", "::", "isVirtualRegister", "(", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ")", ")", "{", "Register", "Reg", "=", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "Fold", ".", "OpToFold", "->", "getParent", "(", ")", ";", "if", "(", "DefMI", "->", "readsRegister", "(", "", ",", "TRI", ")", "&&", "execMayBeModifiedBeforeUse", "(", "*", "MRI", ",", "Reg", ",", "*", "DefMI", ",", "*", "Fold", ".", "UseMI", ")", ")", "continue", ";", "}", "if", "(", "updateOperand", "(", "Fold", ",", "*", "TII", ",", "*", "TRI", ",", "*", "ST", ")", ")", "{", "if", "(", "Fold", ".", "isReg", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "MRI", "->", "clearKillFlags", "(", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "static_cast", "<", "int", ">", "(", "Fold", ".", "UseOpNo", ")", "<<", "", "<<", "*", "Fold", ".", "UseMI", "<<", "'\\n'", ")", ";", "tryFoldInst", "(", "TII", ",", "Fold", ".", "UseMI", ")", ";", "}", "else", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "{", "TII", "->", "commuteInstruction", "(", "*", "Fold", ".", "UseMI", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands12", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50261, "Length": 323, "Cover_Rate": 0.49312977099236643} {"Template_token": ["", "static", "bool", "frameIndexMayFold", "(", "const", "InstrInfo", "*", "TII", ",", "const", "MachineInstr", "&", "UseMI", ",", "int", "OpNo", ",", "const", "MachineOperand", "&", "OpToFold", ")", "{", "return", "OpToFold", ".", "isFI", "(", ")", "&&", "(", "TII", "->", "isMUBUF", "(", "UseMI", ")", "||", "TII", "->", "isFLATScratch", "(", "UseMI", ")", ")", "&&", "OpNo", "==", "", "(", "UseMI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands12", "Func": "frameIndexMayFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50263, "Length": 62, "Cover_Rate": 0.9393939393939394} {"Template_token": ["", "return", "OpToFold", ".", "isFI", "(", ")", "&&", "(", "TII", "->", "isMUBUF", "(", "UseMI", ")", "||", "TII", "->", "isFLATScratch", "(", "UseMI", ")", ")", "&&", "OpNo", "==", "", "(", "UseMI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands12", "Func": "frameIndexMayFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50264, "Length": 39, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "Op", ".", "getSubReg", "(", ")", "!=", "", "||", "!", "Register", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "&", "Op", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "ImmSrc", "=", "Def", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "ImmSrc", ".", "isImm", "(", ")", ")", "return", "&", "ImmSrc", ";"], "File": "SIFoldOperands12", "Func": "getImmOrMaterializedImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50265, "Length": 84, "Cover_Rate": 0.7850467289719626} {"Template_token": ["", "case", "", ":", "{", "if", "(", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", "->", "getImm", "(", ")", ")", "return", "nullptr", ";", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "Src1", "->", "isReg", "(", ")", "||", "Src0", "->", "getReg", "(", ")", "!=", "Src1", "->", "getReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "Src1", "->", "getSubReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "nullptr", ";", "unsigned", "Src0Mods", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", "->", "getImm", "(", ")", ";", "unsigned", "Src1Mods", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", "->", "getImm", "(", ")", ";", "unsigned", "UnsetMods", "=", "(", "Op", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "Src0Mods", "!=", "UnsetMods", "&&", "Src1Mods", "!=", "UnsetMods", ")", "return", "nullptr", ";"], "File": "SIFoldOperands12", "Func": "isClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50266, "Length": 186, "Cover_Rate": 0.7153846153846154} {"Template_token": ["", "unsigned", "Opc", "=", "UseMI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "static_cast", "<", "int", ">", "(", "OpNo", ")", "==", "Src2Idx", ")", "{", "bool", "IsFMA", "=", "Opc", "==", "", "||", "Opc", "==", "", ";"], "ground_truth": ["bool", "IsF32", "=", "Opc", "==", "", "||", "Opc", "==", "", ";"], "File": "SIFoldOperands12", "Func": "isInlineConstantIfFolded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50267, "Length": 74, "Cover_Rate": 0.3645320197044335} {"Template_token": ["", "bool", "IsIEEEMode", "=", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ";", "bool", "HasNSZ", "=", "MFI", "->", "hasNoSignedZerosFPMath", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first", "(", "&", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "MachineOperand", "*", "CurrentKnownM0Val", "=", "nullptr", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "MBB", "->", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "(", "!", "HasNSZ", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNsz", ")", ")", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "if", "(", "CurrentKnownM0Val", "&&", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "CurrentKnownM0Val", "=", "nullptr", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "MachineOperand", "&", "NewM0Val", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "CurrentKnownM0Val", "&&", "CurrentKnownM0Val", "->", "isIdenticalTo", "(", "NewM0Val", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "CurrentKnownM0Val", "=", "(", "NewM0Val", ".", "isReg", "(", ")", "&&", "NewM0Val", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "?", "nullptr", ":", "&", "NewM0Val", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", "||", "OpToFold", ".", "isGlobal", "(", ")", ";"], "ground_truth": ["if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";"], "File": "SIFoldOperands12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50268, "Length": 276, "Cover_Rate": 0.6555819477434679} {"Template_token": ["", "if", "(", "Opc", "==", "", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";", "return", "true", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteOpNo", "=", "OpNo", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";"], "ground_truth": ["unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";"], "File": "SIFoldOperands12", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50269, "Length": 318, "Cover_Rate": 0.5031645569620253} {"Template_token": ["", "int", "Src1ModIdx", "=", "", "(", "Opc", ",", "", "::", "src1_modifiers", ")", ";", "int", "Src0ModIdx", "=", "", "(", "Opc", ",", "", "::", "src0_modifiers", ")", ";", "if", "(", "Src1", "->", "isIdenticalTo", "(", "*", "Src0", ")", "&&", "(", "Src1ModIdx", "==", "-", "", "||", "!", "MI", "->", "getOperand", "(", "Src1ModIdx", ")", ".", "getImm", "(", ")", ")", "&&", "(", "Src0ModIdx", "==", "-", "", "||", "!", "MI", "->", "getOperand", "(", "Src0ModIdx", ")", ".", "getImm", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ")", ";", "auto", "&", "NewDesc", "=", "TII", "->", "get", "(", "Src0", "->", "isReg", "(", ")", "?", "(", "unsigned", ")", "", ":", "getMovOpc", "(", "false", ")", ")", ";", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "Src2Idx", ")", ";"], "ground_truth": ["MI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "src1", ")", ")", ";"], "File": "SIFoldOperands12", "Func": "tryFoldInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50270, "Length": 152, "Cover_Rate": 0.4919093851132686} {"Template_token": ["", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "if", "(", "Fold", ".", "UseMI", "==", "MI", "&&", "Fold", ".", "UseOpNo", "==", "OpNo", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "Commuted", "?", "", ":", "", ")", "<<", "", "<<", "OpNo", "<<", "", "<<", "*", "MI", "<<", "'\\n'", ")", ";"], "ground_truth": ["FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "FoldOp", ",", "Commuted", ",", "ShrinkOp", ")", ")", ";"], "File": "SIFoldOperands13", "Func": "appendFoldCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50271, "Length": 70, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "int", "NonInlineUseOpNo", "=", "-", "", ";", "MachineRegisterInfo", "::", "use_iterator", "NextUse", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "Use", "=", "NextUse", ")", "{", "NextUse", "=", "std", "::", "next", "(", "Use", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "Use", ".", "getOperandNo", "(", ")", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";", "NextUse", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "FoldList", ".", "clear", "(", ")", ";", "continue", ";", "}", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "if", "(", "frameIndexMayFold", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";", "NonInlineUseOpNo", "=", "OpNo", ";", "}", "}", "}"], "ground_truth": ["if", "(", "NumLiteralUses", "==", "", ")", "{"], "File": "SIFoldOperands13", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50272, "Length": 221, "Cover_Rate": 0.3303437967115097} {"Template_token": ["", "if", "(", "!", "Def", "||", "!", "Def", "->", "isRegSequence", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Def", "->", "getNumExplicitOperands", "(", ")", ";", "I", "<", "E", ";", "I", "+=", "", ")", "{", "MachineOperand", "*", "Sub", "=", "&", "Def", "->", "getOperand", "(", "I", ")", ";", "assert", "(", "Sub", "->", "isReg", "(", ")", ")", ";"], "ground_truth": ["for", "(", "MachineInstr", "*", "SubDef", "=", "MRI", ".", "getUniqueVRegDef", "(", "Sub", "->", "getReg", "(", ")", ")", ";"], "File": "SIFoldOperands13", "Func": "getRegSeqInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50275, "Length": 77, "Cover_Rate": 0.3130081300813008} {"Template_token": ["", "case", "", ":", "{", "if", "(", "(", "Op", "==", "", "&&", "MFI", "->", "getMode", "(", ")", ".", "FP32OutputDenormals", ")", "||", "(", "Op", "==", "", "&&", "MFI", "->", "getMode", "(", ")", ".", "FP64FP16OutputDenormals", ")", ")", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";"], "ground_truth": ["if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src1", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Src1", "->", "getReg", "(", ")", "&&", "Src0", "->", "getSubReg", "(", ")", "==", "Src1", "->", "getSubReg", "(", ")", "&&", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", "&&", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", "&&", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", "&&", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "std", "::", "make_pair", "(", "Src0", ",", "", ")", ";"], "File": "SIFoldOperands13", "Func": "isOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50276, "Length": 172, "Cover_Rate": 0.33268858800773693} {"Template_token": ["", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "bool", "IsIEEEMode", "=", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ";", "bool", "HasNSZ", "=", "MFI", "->", "hasNoSignedZerosFPMath", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first", "(", "&", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "MachineOperand", "*", "CurrentKnownM0Val", "=", "nullptr", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "MBB", "->", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "CurrentKnownM0Val", "&&", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "CurrentKnownM0Val", "=", "nullptr", ";", "if", "(", "IsIEEEMode", "||", "(", "!", "HasNSZ", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNsz", ")", ")", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "MachineOperand", "&", "NewM0Val", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "CurrentKnownM0Val", "&&", "CurrentKnownM0Val", "->", "isIdenticalTo", "(", "NewM0Val", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}"], "ground_truth": ["CurrentKnownM0Val", "=", "(", "NewM0Val", ".", "isReg", "(", ")", "&&", "NewM0Val", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "?", "nullptr", ":", "&", "NewM0Val", ";"], "File": "SIFoldOperands13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50277, "Length": 290, "Cover_Rate": 0.6888361045130641} {"Template_token": ["", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "", "(", "MaybeCommutedOpc", ")", ";"], "ground_truth": ["appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ";"], "File": "SIFoldOperands13", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50278, "Length": 274, "Cover_Rate": 0.36100131752305664} {"Template_token": ["", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "false", ";", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "MachineOperand", "*", "Src0", "=", "getImmOrMaterializedImm", "(", "MRI", ",", "MI", "->", "getOperand", "(", "Src0Idx", ")", ")", ";", "MachineOperand", "*", "Src1", "=", "getImmOrMaterializedImm", "(", "MRI", ",", "MI", "->", "getOperand", "(", "Src1Idx", ")", ")", ";", "if", "(", "!", "Src0", "->", "isImm", "(", ")", "&&", "!", "Src1", "->", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "Src0", "->", "getImm", "(", ")", "==", "", ")", "{", "bool", "UseCopy", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src2", ")", "->", "isReg", "(", ")", ";", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "MI", "->", "RemoveOperand", "(", "Src0Idx", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "UseCopy", "?", "", ":", "", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "Src1", "->", "isImm", "(", ")", ")", "{", "int32_t", "NewImm", ";", "if", "(", "!", "evalBinaryInstruction", "(", "Opc", ",", "NewImm", ",", "Src0", "->", "getImm", "(", ")", ",", "Src1", "->", "getImm", "(", ")", ")", ")", "return", "false", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "bool", "IsSGPR", "=", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "Src0Idx", ")", ".", "ChangeToImmediate", "(", "NewImm", ")", ";", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "IsSGPR", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", "->", "isCommutable", "(", ")", ")", "return", "false", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "Src1", "->", "isImm", "(", ")", ")", "{"], "ground_truth": ["std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";"], "File": "SIFoldOperands13", "Func": "tryConstantFoldOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50279, "Length": 334, "Cover_Rate": 0.4435590969455511} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "UseMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "unsigned", ">", ",", "", ">", "Defs", ";", "if", "(", "!", "getRegSeqInit", "(", "Defs", ",", "UseReg", ",", "OpTy", ",", "TII", ",", "MRI", ")", ")", "return", "false", ";", "int32_t", "Imm", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Defs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "*", "Op", "=", "Defs", "[", "I", "]", ".", "first", ";", "if", "(", "!", "Op", "->", "isImm", "(", ")", ")", "return", "false", ";", "auto", "SubImm", "=", "Op", "->", "getImm", "(", ")", ";", "if", "(", "!", "I", ")", "{", "Imm", "=", "SubImm", ";", "if", "(", "!", "TII", "->", "isInlineConstant", "(", "*", "Op", ",", "OpTy", ")", "||", "!", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "UseOpIdx", ",", "Op", ")", ")", "return", "false", ";", "continue", ";", "}", "if", "(", "Imm", "!=", "SubImm", ")", "return", "false", ";", "}", "appendFoldCandidate", "(", "FoldList", ",", "UseMI", ",", "UseOpIdx", ",", "Defs", "[", "", "]", ".", "first", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFoldOperands13", "Func": "tryToFoldACImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50280, "Length": 184, "Cover_Rate": 0.4623115577889447} {"Template_token": ["", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "OpToFold", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "foldInstOperand", "(", "MI", ",", "OpToFold", ")", ";", "auto", "*", "InstToErase", "=", "&", "MI", ";", "while", "(", "MRI", "->", "use_nodbg_empty", "(", "InstToErase", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "auto", "&", "SrcOp", "=", "InstToErase", "->", "getOperand", "(", "", ")", ";", "auto", "SrcReg", "=", "SrcOp", ".", "isReg", "(", ")", "?", "SrcOp", ".", "getReg", "(", ")", ":", "Register", "(", ")", ";", "InstToErase", "->", "eraseFromParent", "(", ")", ";", "InstToErase", "=", "nullptr", ";", "if", "(", "!", "SrcReg", "||", "SrcReg", ".", "isPhysical", "(", ")", ")", "break", ";", "InstToErase", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "InstToErase", "||", "!", "TII", "->", "isFoldableCopy", "(", "*", "InstToErase", ")", ")", "break", ";", "}", "if", "(", "InstToErase", "&&", "InstToErase", "->", "isRegSequence", "(", ")", "&&", "MRI", "->", "use_nodbg_empty", "(", "InstToErase", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "InstToErase", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands14", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50281, "Length": 200, "Cover_Rate": 0.35587188612099646} {"Template_token": ["", "MachineInstr", "*", "UseMI", "=", "Op", "->", "getParent", "(", ")", ";", "while", "(", "UseMI", "->", "isCopy", "(", ")", "&&", "!", "Op", "->", "getSubReg", "(", ")", ")", "{", "Reg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "false", ";", "Op", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ";", "UseMI", "=", "Op", "->", "getParent", "(", ")", ";", "}", "if", "(", "Op", "->", "getSubReg", "(", ")", ")", "return", "false", ";", "unsigned", "OpIdx", "=", "Op", "-", "&", "UseMI", "->", "getOperand", "(", "", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVectorSuperClass", "(", "TRI", "->", "getRegClass", "(", "InstDesc", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ")", ")", ")", "return", "false", ";", "const", "auto", "*", "NewDstRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ";", "auto", "Dst", "=", "MRI", "->", "createVirtualRegister", "(", "NewDstRC", ")", ";", "auto", "RS", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Defs", ".", "size", "(", ")", ";", "++", "I", ")", "{", "MachineOperand", "*", "Def", "=", "Defs", "[", "I", "]", ".", "first", ";"], "ground_truth": ["Def", "->", "setIsKill", "(", "false", ")", ";"], "File": "SIFoldOperands14", "Func": "tryFoldRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50282, "Length": 237, "Cover_Rate": 0.36574074074074076} {"Template_token": ["", "MachineOperand", "*", "Op", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ";", "MachineInstr", "*", "UseMI", "=", "Op", "->", "getParent", "(", ")", ";", "while", "(", "UseMI", "->", "isCopy", "(", ")", "&&", "!", "Op", "->", "getSubReg", "(", ")", ")", "{", "Reg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "false", ";", "Op", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ";", "UseMI", "=", "Op", "->", "getParent", "(", ")", ";", "}", "if", "(", "Op", "->", "getSubReg", "(", ")", ")", "return", "false", ";", "unsigned", "OpIdx", "=", "Op", "-", "&", "UseMI", "->", "getOperand", "(", "", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVectorSuperClass", "(", "TRI", "->", "getRegClass", "(", "InstDesc", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ")", ")", ")", "return", "false", ";", "const", "auto", "*", "NewDstRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ";", "auto", "Dst", "=", "MRI", "->", "createVirtualRegister", "(", "NewDstRC", ")", ";", "auto", "RS", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Defs", ".", "size", "(", ")", ";", "++", "I", ")", "{", "MachineOperand", "*", "Def", "=", "Defs", "[", "I", "]", ".", "first", ";", "Def", "->", "setIsKill", "(", "false", ")", ";", "if", "(", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "Def", "->", "getReg", "(", ")", ")", ")", "{", "RS", ".", "add", "(", "*", "Def", ")", ";", "}", "else", "{"], "ground_truth": ["MachineInstr", "*", "SubDef", "=", "MRI", "->", "getVRegDef", "(", "Def", "->", "getReg", "(", ")", ")", ";"], "File": "SIFoldOperands14", "Func": "tryFoldRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50283, "Length": 293, "Cover_Rate": 0.4521604938271605} {"Template_token": ["", "unsigned", "OpIdx", "=", "Op", "-", "&", "UseMI", "->", "getOperand", "(", "", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVectorSuperClass", "(", "TRI", "->", "getRegClass", "(", "InstDesc", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ")", ")", ")", "return", "false", ";", "const", "auto", "*", "NewDstRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ";", "auto", "Dst", "=", "MRI", "->", "createVirtualRegister", "(", "NewDstRC", ")", ";", "auto", "RS", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Defs", ".", "size", "(", ")", ";", "++", "I", ")", "{", "MachineOperand", "*", "Def", "=", "Defs", "[", "I", "]", ".", "first", ";", "Def", "->", "setIsKill", "(", "false", ")", ";", "if", "(", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "Def", "->", "getReg", "(", ")", ")", ")", "{", "RS", ".", "add", "(", "*", "Def", ")", ";", "}", "else", "{", "MachineInstr", "*", "SubDef", "=", "MRI", "->", "getVRegDef", "(", "Def", "->", "getReg", "(", ")", ")", ";", "SubDef", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "RS", ".", "addReg", "(", "SubDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "Def", "->", "getSubReg", "(", ")", ")", ";", "}", "RS", ".", "addImm", "(", "Defs", "[", "I", "]", ".", "second", ")", ";", "}", "Op", "->", "setReg", "(", "Dst", ")", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "OpIdx", ",", "Op", ")", ")", "{", "Op", "->", "setReg", "(", "Reg", ")", ";", "RS", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "RS", "<<", "", "<<", "*", "UseMI", ")", ";"], "File": "SIFoldOperands15", "Func": "tryFoldRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50284, "Length": 293, "Cover_Rate": 0.4521604938271605} {"Template_token": ["", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";", "NextUse", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "FoldList", ".", "clear", "(", ")", ";", "continue", ";", "}", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";", "NonInlineUseOpNo", "=", "OpNo", ";", "}", "}", "}", "if", "(", "NumLiteralUses", "==", "", ")", "{", "MachineInstr", "*", "UseMI", "=", "NonInlineUse", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "NonInlineUseOpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "else", "{", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "*", "TRI", ")", ")", "{"], "ground_truth": ["if", "(", "Fold", ".", "isReg", "(", ")", ")", "{"], "File": "SIFoldOperands16", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50285, "Length": 266, "Cover_Rate": 0.51953125} {"Template_token": ["", "if", "(", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", "->", "getImm", "(", ")", ")", "return", "nullptr", ";", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "Src1", "->", "isReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "Src1", "->", "getSubReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "nullptr", ";", "unsigned", "Src0Mods", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", "->", "getImm", "(", ")", ";", "unsigned", "Src1Mods", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", "->", "getImm", "(", ")", ";", "unsigned", "UnsetMods", "=", "(", "Op", "==", "", ")", "?", "", ":", "", ";", "if", "(", "Src0Mods", "!=", "UnsetMods", "&&", "Src1Mods", "!=", "UnsetMods", ")", "return", "nullptr", ";", "return", "Src0", ";"], "ground_truth": ["}"], "File": "SIFoldOperands16", "Func": "isClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50286, "Length": 174, "Cover_Rate": 0.7016129032258065} {"Template_token": ["", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "nullptr", ";", "unsigned", "Src0Mods", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", "->", "getImm", "(", ")", ";", "unsigned", "Src1Mods", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", "->", "getImm", "(", ")", ";", "unsigned", "UnsetMods", "=", "(", "Op", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "Src0Mods", "!=", "UnsetMods", "&&", "Src1Mods", "!=", "UnsetMods", ")", "return", "nullptr", ";"], "File": "SIFoldOperands16", "Func": "isClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50287, "Length": 78, "Cover_Rate": 0.31451612903225806} {"Template_token": ["", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "bool", "IsIEEEMode", "=", "ST", "->", "enableIEEEBit", "(", "MF", ")", "||", "!", "MFI", "->", "hasNoSignedZerosFPMath", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first", "(", "&", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "MBB", "->", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";"], "ground_truth": ["MachineInstr", "&", "MI", "=", "*", "I", ";"], "File": "SIFoldOperands16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50288, "Length": 128, "Cover_Rate": 0.42953020134228187} {"Template_token": ["", "FoldCandidate", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "MachineOperand", "*", "FoldOp", ",", "bool", "Commuted_", "=", "false", ",", "int", "ShrinkOp", "=", "-", "", ")", ":", "UseMI", "(", "MI", ")", ",", "OpToFold", "(", "nullptr", ")", ",", "ShrinkOpcode", "(", "ShrinkOp", ")", ",", "UseOpNo", "(", "OpNo", ")", ",", "Kind", "(", "FoldOp", "->", "getType", "(", ")", ")", ",", "Commuted", "(", "Commuted_", ")", "{", "if", "(", "FoldOp", "->", "isImm", "(", ")", ")", "{", "ImmToFold", "=", "FoldOp", "->", "getImm", "(", ")", ";", "}", "else", "if", "(", "FoldOp", "->", "isFI", "(", ")", ")", "{", "FrameIndexToFold", "=", "FoldOp", "->", "getIndex", "(", ")", ";", "}", "else", "{", "assert", "(", "FoldOp", "->", "isReg", "(", ")", ")", ";", "OpToFold", "=", "FoldOp", ";"], "ground_truth": ["}"], "File": "SIFoldOperands19", "Func": "FoldCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50289, "Length": 112, "Cover_Rate": 0.9911504424778761} {"Template_token": ["", "void", "FoldOperands", "::", "foldInstOperand", "(", "MachineInstr", "&", "MI", ",", "MachineOperand", "&", "OpToFold", ")", "const", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "CopiesToReplace", ";", "SmallVector", "<", "FoldCandidate", ",", "", ">", "FoldList", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "FoldingImm", ")", "{", "unsigned", "NumLiteralUses", "=", "", ";", "MachineOperand", "*", "NonInlineUse", "=", "nullptr", ";", "int", "NonInlineUseOpNo", "=", "-", "", ";", "MachineRegisterInfo", "::", "use_iterator", "NextUse", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "Use", "=", "NextUse", ")", "{", "NextUse", "=", "std", "::", "next", "(", "Use", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "Use", ".", "getOperandNo", "(", ")", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";", "NextUse", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "FoldList", ".", "clear", "(", ")", ";", "continue", ";", "}", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";"], "ground_truth": ["NonInlineUseOpNo", "=", "OpNo", ";"], "File": "SIFoldOperands19", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50290, "Length": 255, "Cover_Rate": 0.49707602339181284} {"Template_token": ["", "const", "MCInstrDesc", "&", "UseDesc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "UseDesc", ".", "isVariadic", "(", ")", "||", "UseOp", ".", "isImplicit", "(", ")", "||", "UseDesc", ".", "OpInfo", "[", "UseOpIdx", "]", ".", "RegClass", "==", "-", "", ")", "return", ";", "}", "if", "(", "!", "FoldingImm", ")", "{", "tryAddToFoldList", "(", "FoldList", ",", "UseMI", ",", "UseOpIdx", ",", "&", "OpToFold", ",", "TII", ")", ";", "return", ";", "}", "const", "MCInstrDesc", "&", "FoldDesc", "=", "OpToFold", ".", "getParent", "(", ")", "->", "getDesc", "(", ")", ";", "const", "TargetRegisterClass", "*", "FoldRC", "=", "TRI", "->", "getRegClass", "(", "FoldDesc", ".", "OpInfo", "[", "", "]", ".", "RegClass", ")", ";", "if", "(", "UseOp", ".", "getSubReg", "(", ")", "&&", "", "(", "FoldRC", "->", "getID", "(", ")", ")", "==", "", ")", "{", "unsigned", "UseReg", "=", "UseOp", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "UseRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "UseReg", ")", "?", "MRI", "->", "getRegClass", "(", "UseReg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "UseReg", ")", ";", "if", "(", "", "(", "UseRC", "->", "getID", "(", ")", ")", "!=", "", ")", "return", ";", "APInt", "Imm", "(", "", ",", "OpToFold", ".", "getImm", "(", ")", ")", ";", "if", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "", ")", "{", "Imm", "=", "Imm", ".", "getLoBits", "(", "", ")", ";", "}", "else", "{", "assert", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "", ")", ";", "Imm", "=", "Imm", ".", "getHiBits", "(", "", ")", ";", "}", "MachineOperand", "ImmOp", "=", "MachineOperand", "::", "CreateImm", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ";", "tryAddToFoldList", "(", "FoldList", ",", "UseMI", ",", "UseOpIdx", ",", "&", "ImmOp", ",", "TII", ")", ";"], "ground_truth": ["return", ";"], "File": "SIFoldOperands19", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50291, "Length": 253, "Cover_Rate": 0.32188295165394404} {"Template_token": ["", "const", "MachineOperand", "&", "UseOp", "=", "UseMI", "->", "getOperand", "(", "UseOpIdx", ")", ";", "if", "(", "!", "isUseSafeToFold", "(", "TII", ",", "*", "UseMI", ",", "UseOp", ")", ")", "return", ";", "if", "(", "UseOp", ".", "isReg", "(", ")", "&&", "OpToFold", ".", "isReg", "(", ")", ")", "{", "if", "(", "UseOp", ".", "isImplicit", "(", ")", "||", "UseOp", ".", "getSubReg", "(", ")", "!=", "", ")", "return", ";", "if", "(", "UseOp", ".", "isTied", "(", ")", "&&", "OpToFold", ".", "getSubReg", "(", ")", "!=", "", ")", "return", ";", "}", "if", "(", "UseMI", "->", "isRegSequence", "(", ")", ")", "{", "unsigned", "RegSeqDstReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegSeqDstSubReg", "=", "UseMI", "->", "getOperand", "(", "UseOpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "RSUse", "=", "MRI", "->", "use_begin", "(", "RegSeqDstReg", ")", ",", "RSE", "=", "MRI", "->", "use_end", "(", ")", ";", "RSUse", "!=", "RSE", ";", "++", "RSUse", ")", "{", "MachineInstr", "*", "RSUseMI", "=", "RSUse", "->", "getParent", "(", ")", ";", "if", "(", "RSUse", "->", "getSubReg", "(", ")", "!=", "RegSeqDstSubReg", ")", "continue", ";", "foldOperand", "(", "OpToFold", ",", "RSUseMI", ",", "RSUse", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "return", ";", "}", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "FoldingImm", "&&", "UseMI", "->", "isCopy", "(", ")", ")", "{", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", "->", "getRegClass", "(", "DestReg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "SrcReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", "->", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "SrcRC", ")", "&&", "TRI", "->", "hasVGPRs", "(", "DestRC", ")", ")", "{", "MachineRegisterInfo", "::", "use_iterator", "NextUse", ";", "SmallVector", "<", "FoldCandidate", ",", "", ">", "CopyUses", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "DestReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "Use", "=", "NextUse", ")", "{", "NextUse", "=", "std", "::", "next", "(", "Use", ")", ";", "FoldCandidate", "FC", "=", "FoldCandidate", "(", "Use", "->", "getParent", "(", ")", ",", "Use", ".", "getOperandNo", "(", ")", ",", "&", "UseMI", "->", "getOperand", "(", "", ")", ")", ";", "CopyUses", ".", "push_back", "(", "FC", ")", ";", "}", "for", "(", "auto", "&", "F", ":", "CopyUses", ")", "{", "foldOperand", "(", "*", "F", ".", "OpToFold", ",", "F", ".", "UseMI", ",", "F", ".", "UseOpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFoldOperands19", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50292, "Length": 429, "Cover_Rate": 0.5458015267175572} {"Template_token": ["", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "bool", "IsIEEEMode", "=", "ST", "->", "enableIEEEBit", "(", "MF", ")", ";", "bool", "HasNSZ", "=", "MFI", "->", "hasNoSignedZerosFPMath", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first", "(", "&", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "MBB", "->", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "(", "!", "HasNSZ", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNsz", ")", ")", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "File": "SIFoldOperands19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50293, "Length": 255, "Cover_Rate": 0.8121019108280255} {"Template_token": ["", "bool", "FoldAsMAD", "=", "tryAddToFoldList", "(", "FoldList", ",", "MI", ",", "OpNo", ",", "OpToFold", ",", "TII", ")", ";", "if", "(", "FoldAsMAD", ")", "{", "MI", "->", "untieRegOperand", "(", "OpNo", ")", ";", "return", "true", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";", "return", "true", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteOpNo", "=", "OpNo", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{"], "File": "SIFoldOperands19", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50294, "Length": 233, "Cover_Rate": 0.3996569468267582} {"Template_token": ["", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "OpNo", "=", "MI", "->", "getOperandNo", "(", "&", "Old", ")", ";", "int", "ModIdx", "=", "-", "", ";", "if", "(", "OpNo", "==", "", "(", "Opcode", ",", "", "::", "src0", ")", ")", "ModIdx", "=", "", "::", "src0_modifiers", ";", "else", "if", "(", "OpNo", "==", "", "(", "Opcode", ",", "", "::", "src1", ")", ")", "ModIdx", "=", "", "::", "src1_modifiers", ";", "else", "if", "(", "OpNo", "==", "", "(", "Opcode", ",", "", "::", "src2", ")", ")", "ModIdx", "=", "", "::", "src2_modifiers", ";", "assert", "(", "ModIdx", "!=", "-", "", ")", ";", "ModIdx", "=", "", "(", "Opcode", ",", "ModIdx", ")", ";", "MachineOperand", "&", "Mod", "=", "MI", "->", "getOperand", "(", "ModIdx", ")", ";", "unsigned", "Val", "=", "Mod", ".", "getImm", "(", ")", ";", "if", "(", "(", "Val", "&", "", ")", "||", "!", "(", "Val", "&", "", ")", ")", "return", "false", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Fold", ".", "ImmToFold", ")", ")", "{", "if", "(", "!", "(", "Fold", ".", "ImmToFold", "&", "", ")", ")", "{", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "|", "", ")", ";", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "", ")", ";", "Old", ".", "ChangeToImmediate", "(", "(", "Fold", ".", "ImmToFold", ">>", "", ")", "&", "", ")", ";", "return", "true", ";", "}", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands19", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50295, "Length": 240, "Cover_Rate": 0.3337969401947149} {"Template_token": ["", "assert", "(", "Dst0", ".", "isDef", "(", ")", "&&", "Dst1", ".", "isDef", "(", ")", ")", ";", "bool", "HaveNonDbgCarryUse", "=", "!", "MRI", ".", "use_nodbg_empty", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Dst0RC", "=", "MRI", ".", "getRegClass", "(", "Dst0", ".", "getReg", "(", ")", ")", ";", "unsigned", "NewReg0", "=", "MRI", ".", "createVirtualRegister", "(", "Dst0RC", ")", ";", "const", "TargetRegisterClass", "*", "Dst1RC", "=", "MRI", ".", "getRegClass", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "unsigned", "NewReg1", "=", "MRI", ".", "createVirtualRegister", "(", "Dst1RC", ")", ";", "MachineInstr", "*", "Inst32", "=", "TII", ".", "buildShrunkInst", "(", "*", "MI", ",", "Op32", ")", ";", "if", "(", "HaveNonDbgCarryUse", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Dst1", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "}", "Dst0", ".", "setReg", "(", "NewReg0", ")", ";", "Dst1", ".", "setReg", "(", "NewReg1", ")", ";", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "TII", ".", "commuteInstruction", "(", "*", "Inst32", ",", "false", ")", ";", "return", "true", ";", "}", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";", "}", "assert", "(", "!", "Fold", ".", "needsShrink", "(", ")", "&&", "", ")", ";", "if", "(", "Fold", ".", "isFI", "(", ")", ")", "{", "Old", ".", "ChangeToFrameIndex", "(", "Fold", ".", "FrameIndexToFold", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFoldOperands19", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50296, "Length": 221, "Cover_Rate": 0.30737134909596664} {"Template_token": ["", "if", "(", "UseOp", ".", "isReg", "(", ")", "&&", "(", "(", "UseOp", ".", "getSubReg", "(", ")", "&&", "OpToFold", ".", "isReg", "(", ")", ")", "||", "UseOp", ".", "isImplicit", "(", ")", ")", ")", "{", "return", ";", "}", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "APInt", "Imm", ";", "if", "(", "FoldingImm", ")", "{", "unsigned", "UseReg", "=", "UseOp", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "UseRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "UseReg", ")", "?", "MRI", ".", "getRegClass", "(", "UseReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "UseReg", ")", ";", "Imm", "=", "APInt", "(", "", ",", "OpToFold", ".", "getImm", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "FoldDesc", "=", "TII", "->", "get", "(", "OpToFold", ".", "getParent", "(", ")", "->", "getOpcode", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "FoldRC", "=", "TRI", ".", "getRegClass", "(", "FoldDesc", ".", "OpInfo", "[", "", "]", ".", "RegClass", ")", ";", "if", "(", "FoldRC", "->", "getSize", "(", ")", "==", "", "&&", "UseOp", ".", "getSubReg", "(", ")", ")", "{", "if", "(", "UseRC", "->", "getSize", "(", ")", "!=", "", ")", "return", ";", "if", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "", ")", "{", "Imm", "=", "Imm", ".", "getLoBits", "(", "", ")", ";", "}", "else", "{", "assert", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "", ")", ";", "Imm", "=", "Imm", ".", "getHiBits", "(", "", ")", ";", "}", "}", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "CopiesToReplace", ".", "push_back", "(", "UseMI", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFoldOperands1", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50297, "Length": 302, "Cover_Rate": 0.5233968804159446} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIFoldOperands1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50298, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIFoldOperands1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50299, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "!", "OpToFold", ";"], "ground_truth": ["}"], "File": "SIFoldOperands1", "Func": "isImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50300, "Length": 5, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands1", "Func": "isSafeToFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50302, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "static", "bool", "isSafeToFold", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{"], "ground_truth": ["case", "", ":"], "File": "SIFoldOperands1", "Func": "isSafeToFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50303, "Length": 16, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "static", "bool", "isUseMIInFoldList", "(", "const", "std", "::", "vector", "<", "FoldCandidate", ">", "&", "FoldList", ",", "const", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["for", "(", "auto", "Candidate", ":", "FoldList", ")", "{"], "File": "SIFoldOperands1", "Func": "isUseMIInFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50304, "Length": 28, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "static", "bool", "isUseMIInFoldList", "(", "const", "std", "::", "vector", "<", "FoldCandidate", ">", "&", "FoldList", ",", "const", "MachineInstr", "*", "MI", ")", "{", "for", "(", "auto", "Candidate", ":", "FoldList", ")", "{", "if", "(", "Candidate", ".", "UseMI", "==", "MI", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIFoldOperands1", "Func": "isUseMIInFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50305, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", "return", "false", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFoldOperands1", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50306, "Length": 172, "Cover_Rate": 0.5771812080536913} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Fold", ".", "UseMI", ";", "MachineOperand", "&", "Old", "=", "MI", "->", "getOperand", "(", "Fold", ".", "UseOpNo", ")", ";", "assert", "(", "Old", ".", "isReg", "(", ")", ")", ";", "if", "(", "Fold", ".", "isImm", "(", ")", ")", "{", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";", "}", "MachineOperand", "*", "New", "=", "Fold", ".", "OpToFold", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Old", ".", "getReg", "(", ")", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "New", "->", "getReg", "(", ")", ")", ")", "{", "Old", ".", "substVirtReg", "(", "New", "->", "getReg", "(", ")", ",", "New", "->", "getSubReg", "(", ")", ",", "TRI", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFoldOperands1", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50307, "Length": 112, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "!", "isSafeToFold", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "unsigned", "OpSize", "=", "TII", "->", "getOpSize", "(", "MI", ",", "", ")", ";", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "FoldingImm", "&&", "!", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpSize", ")", "&&", "!", "MRI", ".", "hasOneUse", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "CopiesToReplace", ";", "std", "::", "vector", "<", "FoldCandidate", ">", "FoldList", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", ".", "use_begin", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ",", "TII", ",", "TRI", ",", "MRI", ")", ";", "}", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "TRI", ")", ")", "{"], "ground_truth": ["if", "(", "!", "Fold", ".", "isImm", "(", ")", ")", "{"], "File": "SIFoldOperands20", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50308, "Length": 289, "Cover_Rate": 0.6008316008316008} {"Template_token": ["", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "(", "!", "HasNSZ", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNsz", ")", ")", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", "||", "OpToFold", ".", "isGlobal", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "Register", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "Register", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "foldInstOperand", "(", "MI", ",", "OpToFold", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands23", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50310, "Length": 153, "Cover_Rate": 0.4811320754716981} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "(", "!", "HasNSZ", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNsz", ")", ")", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", "||", "OpToFold", ".", "isGlobal", "(", ")", ";"], "ground_truth": ["if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";"], "File": "SIFoldOperands23", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50311, "Length": 105, "Cover_Rate": 0.330188679245283} {"Template_token": ["", "if", "(", "DefMI", "->", "readsRegister", "(", "", ",", "TRI", ")", "&&", "execMayBeModifiedBeforeUse", "(", "*", "MRI", ",", "Reg", ",", "*", "DefMI", ",", "*", "Fold", ".", "UseMI", ")", ")", "continue", ";", "}", "if", "(", "updateOperand", "(", "Fold", ",", "*", "TII", ",", "*", "TRI", ",", "*", "ST", ")", ")", "{", "if", "(", "Fold", ".", "isReg", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "MRI", "->", "clearKillFlags", "(", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "static_cast", "<", "int", ">", "(", "Fold", ".", "UseOpNo", ")", "<<", "", "<<", "*", "Fold", ".", "UseMI", ")", ";", "}", "else", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "{", "TII", "->", "commuteInstruction", "(", "*", "Fold", ".", "UseMI", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFoldOperands25", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50312, "Length": 140, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_nodbg_operands", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "UsesToProcess", ".", "push_back", "(", "&", "Use", ")", ";", "for", "(", "auto", "U", ":", "UsesToProcess", ")", "{", "MachineInstr", "*", "UseMI", "=", "U", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "U", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "if", "(", "CopiesToReplace", ".", "empty", "(", ")", "&&", "FoldList", ".", "empty", "(", ")", ")", "return", "Changed", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "assert", "(", "!", "Fold", ".", "isReg", "(", ")", "||", "Fold", ".", "OpToFold", ")", ";", "if", "(", "Fold", ".", "isReg", "(", ")", "&&", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "Register", "Reg", "=", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "Fold", ".", "OpToFold", "->", "getParent", "(", ")", ";", "if", "(", "DefMI", "->", "readsRegister", "(", "", ",", "TRI", ")", "&&", "execMayBeModifiedBeforeUse", "(", "*", "MRI", ",", "Reg", ",", "*", "DefMI", ",", "*", "Fold", ".", "UseMI", ")", ")", "continue", ";", "}", "if", "(", "updateOperand", "(", "Fold", ",", "*", "TII", ",", "*", "TRI", ",", "*", "ST", ")", ")", "{"], "ground_truth": ["if", "(", "Fold", ".", "isReg", "(", ")", ")", "{"], "File": "SIFoldOperands25", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50313, "Length": 232, "Cover_Rate": 0.5260770975056689} {"Template_token": ["", "if", "(", "UseMO", ".", "isUndef", "(", ")", "||", "TII", "->", "isSDWA", "(", "MI", ")", ")", "return", "false", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIFoldOperands25", "Func": "isUseSafeToFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50316, "Length": 42, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "MI", ".", "hasRegisterImplicitUseOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands25", "Func": "isUseSafeToFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50317, "Length": 34, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "bool", "IsIEEEMode", "=", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ";", "bool", "HasNSZ", "=", "MFI", "->", "hasNoSignedZerosFPMath", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first", "(", "&", "MF", ")", ")", "{", "MachineOperand", "*", "CurrentKnownM0Val", "=", "nullptr", ";", "for", "(", "auto", "&", "MI", ":", "make_early_inc_range", "(", "*", "MBB", ")", ")", "{", "Changed", "|=", "tryFoldCndMask", "(", "MI", ")", ";", "if", "(", "tryFoldZeroHighBits", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "continue", ";", "}", "if", "(", "MI", ".", "isRegSequence", "(", ")", "&&", "tryFoldRegSequence", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "continue", ";", "}", "if", "(", "MI", ".", "isPHI", "(", ")", "&&", "tryFoldLCSSAPhi", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "continue", ";", "}", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "tryFoldLoad", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "continue", ";", "}", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "CurrentKnownM0Val", "&&", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "CurrentKnownM0Val", "=", "nullptr", ";", "if", "(", "IsIEEEMode", "||", "(", "!", "HasNSZ", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNsz", ")", ")", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "Changed", "|=", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "MachineOperand", "&", "NewM0Val", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "CurrentKnownM0Val", "&&", "CurrentKnownM0Val", "->", "isIdenticalTo", "(", "NewM0Val", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "CurrentKnownM0Val", "=", "(", "NewM0Val", ".", "isReg", "(", ")", "&&", "NewM0Val", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "?", "nullptr", ":", "&", "NewM0Val", ";", "continue", ";"], "ground_truth": ["}"], "File": "SIFoldOperands25", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50318, "Length": 285, "Cover_Rate": 0.4664484451718494} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ";", "I", ">=", "NumOps", ";", "--", "I", ")", "MI", ".", "removeOperand", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands25", "Func": "stripExtraCopyOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50319, "Length": 28, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "if", "(", "!", "evalBinaryInstruction", "(", "Opc", ",", "NewImm", ",", "Src0", "->", "getImm", "(", ")", ",", "Src1", "->", "getImm", "(", ")", ")", ")", "return", "false", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "bool", "IsSGPR", "=", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "Src0Idx", ")", ".", "ChangeToImmediate", "(", "NewImm", ")", ";", "MI", "->", "removeOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "IsSGPR", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", "->", "isCommutable", "(", ")", ")", "return", "false", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "Src1", "->", "isImm", "(", ")", ")", "{", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";", "std", "::", "swap", "(", "Src0Idx", ",", "Src1Idx", ")", ";", "}", "int32_t", "Src1Val", "=", "static_cast", "<", "int32_t", ">", "(", "Src1", "->", "getImm", "(", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "if", "(", "Src1Val", "==", "", ")", "{", "MI", "->", "removeOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "if", "(", "Src1Val", "==", "-", "", ")", "{", "MI", "->", "removeOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "Opc", "==", "", ")", ")", ")", ";", "}", "else", "return", "false", ";", "return", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1Val", "==", "", ")", "{", "MI", "->", "removeOperand", "(", "Src0Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "Opc", "==", "", ")", ")", ")", ";", "}", "else", "if", "(", "Src1Val", "==", "-", "", ")", "{", "MI", "->", "removeOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "", ")", ")", ";", "stripExtraCopyOperands", "(", "*", "MI", ")", ";", "}", "else", "return", "false", ";", "return", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1Val", "==", "", ")", "{", "MI", "->", "removeOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands25", "Func": "tryConstantFoldOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50321, "Length": 405, "Cover_Rate": 0.6164383561643836} {"Template_token": ["", "}", "int", "Src1ModIdx", "=", "", "(", "Opc", ",", "", "::", "src1_modifiers", ")", ";", "int", "Src0ModIdx", "=", "", "(", "Opc", ",", "", "::", "src0_modifiers", ")", ";", "if", "(", "(", "Src1ModIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "Src1ModIdx", ")", ".", "getImm", "(", ")", "!=", "", ")", "||", "(", "Src0ModIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "Src0ModIdx", ")", ".", "getImm", "(", ")", "!=", "", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", ")", ";", "auto", "&", "NewDesc", "=", "TII", "->", "get", "(", "Src0", "->", "isReg", "(", ")", "?", "(", "unsigned", ")", "", ":", "getMovOpc", "(", "false", ")", ")", ";", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "!=", "-", "", ")", "MI", ".", "removeOperand", "(", "Src2Idx", ")", ";", "MI", ".", "removeOperand", "(", "", "(", "Opc", ",", "", "::", "src1", ")", ")", ";", "if", "(", "Src1ModIdx", "!=", "-", "", ")", "MI", ".", "removeOperand", "(", "Src1ModIdx", ")", ";", "if", "(", "Src0ModIdx", "!=", "-", "", ")", "MI", ".", "removeOperand", "(", "Src0ModIdx", ")", ";", "mutateCopyOp", "(", "MI", ",", "NewDesc", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "MI", ")", ";"], "File": "SIFoldOperands25", "Func": "tryFoldCndMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50322, "Length": 192, "Cover_Rate": 0.5597667638483965} {"Template_token": ["", "while", "(", "UseMI", "->", "isCopy", "(", ")", "&&", "!", "Op", "->", "getSubReg", "(", ")", ")", "{", "Reg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "false", ";", "Op", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ";", "UseMI", "=", "Op", "->", "getParent", "(", ")", ";", "}", "if", "(", "Op", "->", "getSubReg", "(", ")", ")", "return", "false", ";", "unsigned", "OpIdx", "=", "Op", "-", "&", "UseMI", "->", "getOperand", "(", "", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "TII", "->", "getRegClass", "(", "InstDesc", ",", "OpIdx", ",", "TRI", ",", "*", "MI", ".", "getMF", "(", ")", ")", ";", "if", "(", "!", "OpRC", "||", "!", "TRI", "->", "isVectorSuperClass", "(", "OpRC", ")", ")", "return", "false", ";", "const", "auto", "*", "NewDstRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ";", "auto", "Dst", "=", "MRI", "->", "createVirtualRegister", "(", "NewDstRC", ")", ";", "auto", "RS", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Defs", ".", "size", "(", ")", ";", "++", "I", ")", "{", "MachineOperand", "*", "Def", "=", "Defs", "[", "I", "]", ".", "first", ";", "Def", "->", "setIsKill", "(", "false", ")", ";", "if", "(", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "Def", "->", "getReg", "(", ")", ")", ")", "{", "RS", ".", "add", "(", "*", "Def", ")", ";", "}", "else", "{", "MachineInstr", "*", "SubDef", "=", "MRI", "->", "getVRegDef", "(", "Def", "->", "getReg", "(", ")", ")", ";", "SubDef", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "RS", ".", "addReg", "(", "SubDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "Def", "->", "getSubReg", "(", ")", ")", ";", "}", "RS", ".", "addImm", "(", "Defs", "[", "I", "]", ".", "second", ")", ";", "}", "Op", "->", "setReg", "(", "Dst", ")", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "OpIdx", ",", "Op", ")", ")", "{", "Op", "->", "setReg", "(", "Reg", ")", ";", "RS", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "RS", "<<", "", "<<", "*", "UseMI", ")", ";", "if", "(", "MRI", "->", "use_nodbg_empty", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFoldOperands25", "Func": "tryFoldRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50324, "Length": 419, "Cover_Rate": 0.6329305135951662} {"Template_token": ["", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", "&", "", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "}", "}", "if", "(", "(", "Fold", ".", "isImm", "(", ")", "||", "Fold", ".", "isFI", "(", ")", "||", "Fold", ".", "isGlobal", "(", ")", ")", "&&", "Fold", ".", "needsShrink", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", "->", "computeRegisterLiveness", "(", "&", "TRI", ",", "", ",", "MI", ",", "", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", ")", ";", "return", "false", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "int", "Op32", "=", "Fold", ".", "getShrinkOpcode", "(", ")", ";", "MachineOperand", "&", "Dst0", "=", "MI", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Dst1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "assert", "(", "Dst0", ".", "isDef", "(", ")", "&&", "Dst1", ".", "isDef", "(", ")", ")", ";", "bool", "HaveNonDbgCarryUse", "=", "!", "MRI", ".", "use_nodbg_empty", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Dst0RC", "=", "MRI", ".", "getRegClass", "(", "Dst0", ".", "getReg", "(", ")", ")", ";", "Register", "NewReg0", "=", "MRI", ".", "createVirtualRegister", "(", "Dst0RC", ")", ";", "MachineInstr", "*", "Inst32", "=", "TII", ".", "buildShrunkInst", "(", "*", "MI", ",", "Op32", ")", ";", "if", "(", "HaveNonDbgCarryUse", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Dst1", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "}", "Dst0", ".", "setReg", "(", "NewReg0", ")", ";", "for", "(", "unsigned", "I", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "I", ">", "", ";", "--", "I", ")", "MI", "->", "removeOperand", "(", "I", ")", ";", "MI", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "TII", ".", "commuteInstruction", "(", "*", "Inst32", ",", "false", ")", ";", "return", "true", ";", "}", "assert", "(", "!", "Fold", ".", "needsShrink", "(", ")", "&&", "", ")", ";", "if", "(", "Fold", ".", "isImm", "(", ")", ")", "{", "if", "(", "Old", ".", "isTied", "(", ")", ")", "{", "int", "NewMFMAOpc", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewMFMAOpc", "==", "-", "", ")", "return", "false", ";", "MI", "->", "setDesc", "(", "TII", ".", "get", "(", "NewMFMAOpc", ")", ")", ";", "MI", "->", "untieRegOperand", "(", "", ")", ";", "}", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";", "}", "if", "(", "Fold", ".", "isGlobal", "(", ")", ")", "{", "Old", ".", "ChangeToGA", "(", "Fold", ".", "OpToFold", "->", "getGlobal", "(", ")", ",", "Fold", ".", "OpToFold", "->", "getOffset", "(", ")", ",", "Fold", ".", "OpToFold", "->", "getTargetFlags", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Fold", ".", "isFI", "(", ")", ")", "{", "Old", ".", "ChangeToFrameIndex", "(", "Fold", ".", "FrameIndexToFold", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands25", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50325, "Length": 480, "Cover_Rate": 0.502092050209205} {"Template_token": ["", "SmallVector", "<", "MachineRegisterInfo", "::", "use_iterator", ",", "", ">", "UsesToProcess", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "UsesToProcess", ".", "push_back", "(", "Use", ")", ";", "}", "for", "(", "auto", "U", ":", "UsesToProcess", ")", "{", "MachineInstr", "*", "UseMI", "=", "U", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "U", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "*", "TII", ",", "*", "TRI", ",", "*", "ST", ")", ")", "{", "if", "(", "Fold", ".", "isReg", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "MRI", "->", "clearKillFlags", "(", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands27", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50326, "Length": 183, "Cover_Rate": 0.3166089965397924} {"Template_token": ["", "FoldCandidate", "FC", "=", "FoldCandidate", "(", "Use", "->", "getParent", "(", ")", ",", "Use", ".", "getOperandNo", "(", ")", ",", "&", "UseMI", "->", "getOperand", "(", "", ")", ")", ";", "CopyUses", ".", "push_back", "(", "FC", ")", ";", "}", "for", "(", "auto", "&", "F", ":", "CopyUses", ")", "{", "foldOperand", "(", "*", "F", ".", "OpToFold", ",", "F", ".", "UseMI", ",", "F", ".", "UseOpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "}", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "CopiesToReplace", ".", "push_back", "(", "UseMI", ")", ";", "}", "else", "{", "if", "(", "UseMI", "->", "isCopy", "(", ")", "&&", "OpToFold", ".", "isReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "!", "UseMI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", "{", "UseMI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "OpToFold", ".", "getReg", "(", ")", ")", ";", "UseMI", "->", "getOperand", "(", "", ")", ".", "setSubReg", "(", "OpToFold", ".", "getSubReg", "(", ")", ")", ";", "UseMI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "CopiesToReplace", ".", "push_back", "(", "UseMI", ")", ";", "OpToFold", ".", "setIsKill", "(", "false", ")", ";", "return", ";", "}", "unsigned", "UseOpc", "=", "UseMI", "->", "getOpcode", "(", ")", ";", "if", "(", "UseOpc", "==", "", "||", "(", "UseOpc", "==", "", "&&", "(", "int", ")", "UseOpIdx", "==", "", "(", "UseOpc", ",", "", "::", "src0", ")", ")", ")", "{", "if", "(", "FoldingImmLike", ")", "{", "if", "(", "execMayBeModifiedBeforeUse", "(", "*", "MRI", ",", "UseMI", "->", "getOperand", "(", "UseOpIdx", ")", ".", "getReg", "(", ")", ",", "*", "OpToFold", ".", "getParent", "(", ")", ",", "UseMI", ")", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "UseMI", "->", "getOperand", "(", "", ")", ".", "setSubReg", "(", "", ")", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", ")", "UseMI", "->", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "OpToFold", ".", "getImm", "(", ")", ")", ";", "else", "UseMI", "->", "getOperand", "(", "", ")", ".", "ChangeToFrameIndex", "(", "OpToFold", ".", "getIndex", "(", ")", ")", ";", "UseMI", "->", "RemoveOperand", "(", "", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "OpToFold", ".", "getReg", "(", ")", ")", ")", "{"], "File": "SIFoldOperands27", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50328, "Length": 417, "Cover_Rate": 0.3200306983883346} {"Template_token": ["", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", "||", "OpToFold", ".", "isGlobal", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "SIFoldOperands27", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50330, "Length": 102, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "MBB", "->", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "(", "!", "HasNSZ", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNsz", ")", ")", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", "||", "OpToFold", ".", "isGlobal", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["foldInstOperand", "(", "MI", ",", "OpToFold", ")", ";"], "File": "SIFoldOperands27", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50331, "Length": 206, "Cover_Rate": 0.6477987421383647} {"Template_token": ["", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "", "(", "MaybeCommutedOpc", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ")", ";", "return", "true", ";", "}", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands27", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50332, "Length": 296, "Cover_Rate": 0.4884488448844885} {"Template_token": ["", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "", "(", "MaybeCommutedOpc", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ")", ";", "return", "true", ";", "}", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";"], "File": "SIFoldOperands27", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50333, "Length": 284, "Cover_Rate": 0.46864686468646866} {"Template_token": ["", "switch", "(", "TII", ".", "get", "(", "Opcode", ")", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "isUInt", "<", "", ">", "(", "Fold", ".", "ImmToFold", ")", ")", "{", "if", "(", "!", "(", "Fold", ".", "ImmToFold", "&", "", ")", ")", "{", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "|", "", ")", ";", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "", ")", ";", "Old", ".", "ChangeToImmediate", "(", "(", "Fold", ".", "ImmToFold", ">>", "", ")", "&", "", ")", ";", "return", "true", ";", "}", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "", ")", ";", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", "&", "", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "}", "if", "(", "(", "Fold", ".", "isImm", "(", ")", "||", "Fold", ".", "isFI", "(", ")", "||", "Fold", ".", "isGlobal", "(", ")", ")", "&&", "Fold", ".", "needsShrink", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", "->", "computeRegisterLiveness", "(", "&", "TRI", ",", "", ",", "MI", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "int", "Op32", "=", "Fold", ".", "getShrinkOpcode", "(", ")", ";", "MachineOperand", "&", "Dst0", "=", "MI", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Dst1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "assert", "(", "Dst0", ".", "isDef", "(", ")", "&&", "Dst1", ".", "isDef", "(", ")", ")", ";", "bool", "HaveNonDbgCarryUse", "=", "!", "MRI", ".", "use_nodbg_empty", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Dst0RC", "=", "MRI", ".", "getRegClass", "(", "Dst0", ".", "getReg", "(", ")", ")", ";", "unsigned", "NewReg0", "=", "MRI", ".", "createVirtualRegister", "(", "Dst0RC", ")", ";", "MachineInstr", "*", "Inst32", "=", "TII", ".", "buildShrunkInst", "(", "*", "MI", ",", "Op32", ")", ";", "if", "(", "HaveNonDbgCarryUse", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Dst1", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "}", "Dst0", ".", "setReg", "(", "NewReg0", ")", ";", "for", "(", "unsigned", "I", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "I", ">", "", ";", "--", "I", ")", "MI", "->", "RemoveOperand", "(", "I", ")", ";", "MI", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "TII", ".", "commuteInstruction", "(", "*", "Inst32", ",", "false", ")", ";", "return", "true", ";", "}", "assert", "(", "!", "Fold", ".", "needsShrink", "(", ")", "&&", "", ")", ";", "if", "(", "Fold", ".", "isImm", "(", ")", ")", "{", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFoldOperands27", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50334, "Length": 463, "Cover_Rate": 0.5421545667447307} {"Template_token": ["", "if", "(", "FoldOp", "->", "isImm", "(", ")", ")", "{", "ImmToFold", "=", "FoldOp", "->", "getImm", "(", ")", ";", "}", "else", "if", "(", "FoldOp", "->", "isFI", "(", ")", ")", "{", "FrameIndexToFold", "=", "FoldOp", "->", "getIndex", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIFoldOperands30", "Func": "FoldCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50335, "Length": 39, "Cover_Rate": 0.42391304347826086} {"Template_token": ["", "MachineOperand", "*", "NonInlineUse", "=", "nullptr", ";", "int", "NonInlineUseOpNo", "=", "-", "", ";", "MachineRegisterInfo", "::", "use_iterator", "NextUse", ",", "NextInstUse", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "Use", "=", "NextUse", ")", "{", "NextUse", "=", "std", "::", "next", "(", "Use", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "Use", ".", "getOperandNo", "(", ")", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";", "NextUse", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "continue", ";", "}", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";", "NonInlineUseOpNo", "=", "OpNo", ";", "}", "}", "}", "if", "(", "NumLiteralUses", "==", "", ")", "{"], "ground_truth": ["MachineInstr", "*", "UseMI", "=", "NonInlineUse", "->", "getParent", "(", ")", ";"], "File": "SIFoldOperands30", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50336, "Length": 203, "Cover_Rate": 0.4282700421940928} {"Template_token": ["", "if", "(", "UseMI", "->", "isRegSequence", "(", ")", ")", "{", "unsigned", "RegSeqDstReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegSeqDstSubReg", "=", "UseMI", "->", "getOperand", "(", "UseOpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "RSUse", "=", "MRI", "->", "use_begin", "(", "RegSeqDstReg", ")", ",", "RSE", "=", "MRI", "->", "use_end", "(", ")", ";", "RSUse", "!=", "RSE", ";", "++", "RSUse", ")", "{", "MachineInstr", "*", "RSUseMI", "=", "RSUse", "->", "getParent", "(", ")", ";", "if", "(", "RSUse", "->", "getSubReg", "(", ")", "!=", "RegSeqDstSubReg", ")", "continue", ";", "foldOperand", "(", "OpToFold", ",", "RSUseMI", ",", "RSUse", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "return", ";", "}", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "FoldingImm", "&&", "UseMI", "->", "isCopy", "(", ")", ")", "{", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", "->", "getRegClass", "(", "DestReg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "CopiesToReplace", ".", "push_back", "(", "UseMI", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "UseDesc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "UseDesc", ".", "isVariadic", "(", ")", "||", "UseDesc", ".", "OpInfo", "[", "UseOpIdx", "]", ".", "RegClass", "==", "-", "", ")", "return", ";", "}", "if", "(", "!", "FoldingImm", ")", "{", "tryAddToFoldList", "(", "FoldList", ",", "UseMI", ",", "UseOpIdx", ",", "&", "OpToFold", ",", "TII", ")", ";", "return", ";", "}", "const", "MCInstrDesc", "&", "FoldDesc", "=", "OpToFold", ".", "getParent", "(", ")", "->", "getDesc", "(", ")", ";", "const", "TargetRegisterClass", "*", "FoldRC", "=", "TRI", "->", "getRegClass", "(", "FoldDesc", ".", "OpInfo", "[", "", "]", ".", "RegClass", ")", ";", "APInt", "Imm", "(", "TII", "->", "operandBitWidth", "(", "FoldDesc", ".", "OpInfo", "[", "", "]", ".", "OperandType", ")", ",", "OpToFold", ".", "getImm", "(", ")", ")", ";", "if", "(", "UseOp", ".", "getSubReg", "(", ")", "&&", "", "(", "FoldRC", "->", "getID", "(", ")", ")", "==", "", ")", "{", "unsigned", "UseReg", "=", "UseOp", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "UseRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "UseReg", ")", "?", "MRI", "->", "getRegClass", "(", "UseReg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "UseReg", ")", ";"], "ground_truth": ["assert", "(", "Imm", ".", "getBitWidth", "(", ")", "==", "", ")", ";"], "File": "SIFoldOperands30", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50337, "Length": 393, "Cover_Rate": 0.6485148514851485} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "Op", ".", "getSubReg", "(", ")", "!=", "", ")", "return", "&", "Op", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Def", "->", "isMoveImmediate", "(", ")", ")", "{"], "File": "SIFoldOperands30", "Func": "getImmOrMaterializedImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50338, "Length": 47, "Cover_Rate": 0.5053763440860215} {"Template_token": ["", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "Src1", "->", "getSubReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "nullptr", ";", "return", "Src0", ";"], "ground_truth": ["}"], "File": "SIFoldOperands30", "Func": "isClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50339, "Length": 90, "Cover_Rate": 0.46875} {"Template_token": ["", "case", "", ":", "{", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "static_cast", "<", "int", ">", "(", "OpNo", ")", "==", "Src2Idx", ")", "{", "bool", "IsF32", "=", "Opc", "==", "", ";", "const", "MCInstrDesc", "&", "MadDesc", "=", "TII", "->", "get", "(", "IsF32", "?", "", ":", "", ")", ";", "return", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "MadDesc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFoldOperands30", "Func": "isInlineConstantIfFolded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50340, "Length": 71, "Cover_Rate": 0.4797297297297297} {"Template_token": ["", "if", "(", "static_cast", "<", "int", ">", "(", "OpNo", ")", "==", "Src2Idx", ")", "{", "bool", "IsF32", "=", "Opc", "==", "", ";", "const", "MCInstrDesc", "&", "MadDesc", "=", "TII", "->", "get", "(", "IsF32", "?", "", ":", "", ")", ";", "return", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "MadDesc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", ";", "}", "}"], "ground_truth": ["default", ":"], "File": "SIFoldOperands30", "Func": "isInlineConstantIfFolded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50341, "Length": 57, "Cover_Rate": 0.38513513513513514} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumOps", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", ";", "return", "MI", ".", "getNumOperands", "(", ")", "==", "NumOps", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands30", "Func": "isSafeToFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50342, "Length": 55, "Cover_Rate": 0.5913978494623656} {"Template_token": ["", "static", "bool", "isUseSafeToFold", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "UseMO", ")", "{"], "ground_truth": ["return", "!", "UseMO", ".", "isUndef", "(", ")", ";"], "File": "SIFoldOperands30", "Func": "isUseSafeToFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50343, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "static", "bool", "isUseSafeToFold", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "UseMO", ")", "{"], "ground_truth": ["return", "!", "UseMO", ".", "isUndef", "(", ")", ";"], "File": "SIFoldOperands30", "Func": "isUseSafeToFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50344, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "!", "isSafeToFold", "(", "MI", ")", ")", "{", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "File": "SIFoldOperands30", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50345, "Length": 189, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", "return", "false", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands30", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50346, "Length": 119, "Cover_Rate": 0.3216216216216216} {"Template_token": ["", "if", "(", "!", "ClampSrc", "||", "!", "hasOneNonDBGUseInst", "(", "*", "MRI", ",", "ClampSrc", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "ClampSrc", "->", "getReg", "(", ")", ")", ";", "if", "(", "!", "TII", "->", "hasFPClamp", "(", "*", "Def", ")", ")", "return", "false", ";", "MachineOperand", "*", "DefClamp", "=", "TII", "->", "getNamedOperand", "(", "*", "Def", ",", "", "::", "clamp", ")", ";", "if", "(", "!", "DefClamp", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "DefClamp", "<<", "", "<<", "*", "Def", "<<", "'\\n'", ")", ";", "DefClamp", "->", "setImm", "(", "", ")", ";", "MRI", "->", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFoldOperands30", "Func": "tryFoldClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50347, "Length": 137, "Cover_Rate": 0.8616352201257862} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "Fold", ".", "isFI", "(", ")", ")", "{", "Old", ".", "ChangeToFrameIndex", "(", "Fold", ".", "FrameIndexToFold", ")", ";", "return", "true", ";", "}", "MachineOperand", "*", "New", "=", "Fold", ".", "OpToFold", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Old", ".", "getReg", "(", ")", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "New", "->", "getReg", "(", ")", ")", ")", "{", "Old", ".", "substVirtReg", "(", "New", "->", "getReg", "(", ")", ",", "New", "->", "getSubReg", "(", ")", ",", "TRI", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIFoldOperands30", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50348, "Length": 85, "Cover_Rate": 0.5743243243243243} {"Template_token": ["", "MachineRegisterInfo", "::", "use_nodbg_iterator", "NextUse", ";", "for", "(", "MachineRegisterInfo", "::", "use_nodbg_iterator", "Use", "=", "MRI", "->", "use_nodbg_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "Use", "!=", "E", ";", "Use", "=", "NextUse", ")", "{", "NextUse", "=", "std", "::", "next", "(", "Use", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "Use", ".", "getOperandNo", "(", ")", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";", "NextUse", "=", "MRI", "->", "use_nodbg_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "FoldList", ".", "clear", "(", ")", ";", "continue", ";", "}", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "if", "(", "frameIndexMayFold", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";", "NonInlineUseOpNo", "=", "OpNo", ";", "}", "}", "}", "if", "(", "NumLiteralUses", "==", "", ")", "{", "MachineInstr", "*", "UseMI", "=", "NonInlineUse", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "NonInlineUseOpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "else", "{", "SmallVector", "<", "MachineRegisterInfo", "::", "use_nodbg_iterator", ",", "", ">", "UsesToProcess", ";", "for", "(", "MachineRegisterInfo", "::", "use_nodbg_iterator", "Use", "=", "MRI", "->", "use_nodbg_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "UsesToProcess", ".", "push_back", "(", "Use", ")", ";", "}", "for", "(", "auto", "U", ":", "UsesToProcess", ")", "{", "MachineInstr", "*", "UseMI", "=", "U", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "U", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands31", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50349, "Length": 330, "Cover_Rate": 0.47075606276747506} {"Template_token": ["", "}", "}", "else", "{", "SmallVector", "<", "MachineRegisterInfo", "::", "use_nodbg_iterator", ",", "", ">", "UsesToProcess", ";", "for", "(", "MachineRegisterInfo", "::", "use_nodbg_iterator", "Use", "=", "MRI", "->", "use_nodbg_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "UsesToProcess", ".", "push_back", "(", "Use", ")", ";", "}", "for", "(", "auto", "U", ":", "UsesToProcess", ")", "{", "MachineInstr", "*", "UseMI", "=", "U", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "U", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Folded", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "assert", "(", "!", "Fold", ".", "isReg", "(", ")", "||", "Fold", ".", "OpToFold", ")", ";", "if", "(", "Folded", ".", "count", "(", "Fold", ".", "UseMI", ")", ")", "continue", ";", "if", "(", "Fold", ".", "isReg", "(", ")", "&&", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "Register", "Reg", "=", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "Fold", ".", "OpToFold", "->", "getParent", "(", ")", ";", "if", "(", "DefMI", "->", "readsRegister", "(", "", ",", "TRI", ")", "&&", "execMayBeModifiedBeforeUse", "(", "*", "MRI", ",", "Reg", ",", "*", "DefMI", ",", "*", "Fold", ".", "UseMI", ")", ")", "continue", ";", "}", "if", "(", "updateOperand", "(", "Fold", ",", "*", "TII", ",", "*", "TRI", ",", "*", "ST", ")", ")", "{", "if", "(", "Fold", ".", "isReg", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "MRI", "->", "clearKillFlags", "(", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "static_cast", "<", "int", ">", "(", "Fold", ".", "UseOpNo", ")", "<<", "", "<<", "*", "Fold", ".", "UseMI", "<<", "'\\n'", ")", ";", "if", "(", "tryFoldInst", "(", "TII", ",", "Fold", ".", "UseMI", ")", ")", "Folded", ".", "insert", "(", "Fold", ".", "UseMI", ")", ";", "}", "else", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "{", "TII", "->", "commuteInstruction", "(", "*", "Fold", ".", "UseMI", ",", "false", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIFoldOperands31", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50350, "Length": 375, "Cover_Rate": 0.5349500713266762} {"Template_token": ["", "return", "OpToFold", ".", "isFI", "(", ")", "&&", "TII", "->", "isMUBUF", "(", "UseMI", ")", "&&", "OpNo", "==", "", "(", "UseMI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands31", "Func": "frameIndexMayFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50351, "Length": 30, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "CurrentKnownM0Val", "&&", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "CurrentKnownM0Val", "=", "nullptr", ";", "if", "(", "IsIEEEMode", "||", "(", "!", "HasNSZ", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNsz", ")", ")", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "MachineOperand", "&", "NewM0Val", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "CurrentKnownM0Val", "&&", "CurrentKnownM0Val", "->", "isIdenticalTo", "(", "NewM0Val", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "CurrentKnownM0Val", "=", "(", "NewM0Val", ".", "isReg", "(", ")", "&&", "NewM0Val", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "?", "nullptr", ":", "&", "NewM0Val", ";", "continue", ";"], "ground_truth": ["}"], "File": "SIFoldOperands31", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50353, "Length": 161, "Cover_Rate": 0.38424821002386633} {"Template_token": ["", "bool", "FoldAsMAD", "=", "tryAddToFoldList", "(", "FoldList", ",", "MI", ",", "OpNo", ",", "OpToFold", ",", "TII", ")", ";", "if", "(", "FoldAsMAD", ")", "{", "MI", "->", "untieRegOperand", "(", "OpNo", ")", ";", "return", "true", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "}", "if", "(", "OpToFold", "->", "isImm", "(", ")", ")", "{", "unsigned", "ImmOpc", "=", "", ";", "if", "(", "Opc", "==", "", ")", "ImmOpc", "=", "", ";", "else", "if", "(", "Opc", "==", "", ")", "ImmOpc", "=", "", ";", "if", "(", "ImmOpc", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "ImmOpc", ")", ")", ";", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "OpNo", ",", "OpToFold", ")", ";", "return", "true", ";", "}", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteOpNo", "=", "OpNo", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["int", "Op32", "=", "", "(", "MaybeCommutedOpc", ")", ";"], "File": "SIFoldOperands31", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50354, "Length": 396, "Cover_Rate": 0.5006321112515802} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Desc", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", "||", "UseOpIdx", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "uint8_t", "OpTy", "=", "OpInfo", "[", "UseOpIdx", "]", ".", "OperandType", ";", "if", "(", "OpTy", "<", "", "||", "OpTy", ">", "", ")", "return", "false", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpTy", ")", "&&", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "UseOpIdx", ",", "&", "OpToFold", ")", ")", "{", "UseMI", "->", "getOperand", "(", "UseOpIdx", ")", ".", "ChangeToImmediate", "(", "OpToFold", ".", "getImm", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "!", "OpToFold", ".", "isReg", "(", ")", ")", "return", "false", ";"], "ground_truth": ["Register", "UseReg", "=", "OpToFold", ".", "getReg", "(", ")", ";"], "File": "SIFoldOperands31", "Func": "tryToFoldACImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50355, "Length": 131, "Cover_Rate": 0.32997481108312343} {"Template_token": ["", "int", "NonInlineUseOpNo", "=", "-", "", ";", "MachineRegisterInfo", "::", "use_iterator", "NextUse", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "Use", "=", "NextUse", ")", "{", "NextUse", "=", "std", "::", "next", "(", "Use", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "Use", ".", "getOperandNo", "(", ")", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";", "NextUse", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "FoldList", ".", "clear", "(", ")", ";", "continue", ";", "}", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";"], "ground_truth": ["NonInlineUseOpNo", "=", "OpNo", ";"], "File": "SIFoldOperands32", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50356, "Length": 181, "Cover_Rate": 0.3358070500927644} {"Template_token": ["", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "", "(", "MaybeCommutedOpc", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands32", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50357, "Length": 274, "Cover_Rate": 0.45666666666666667} {"Template_token": ["", "static", "unsigned", "macToMad", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIFoldOperands33", "Func": "macToMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50358, "Length": 22, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "", "(", "MaybeCommutedOpc", ")", ";", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ";", "return", "true", ";", "}", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ")", ";", "return", "true", ";", "}", "if", "(", "TII", "->", "isSALU", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "InstDesc", "=", "MI", "->", "getDesc", "(", ")", ";", "const", "MCOperandInfo", "&", "OpInfo", "=", "InstDesc", ".", "OpInfo", "[", "OpNo", "]", ";", "const", "RegisterInfo", "&", "SRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "OpToFold", "->", "isImm", "(", ")", ")", "{", "if", "(", "!", "SRI", ".", "opCanUseInlineConstant", "(", "OpInfo", ".", "OperandType", ")", "||", "!", "TII", "->", "isInlineConstant", "(", "*", "OpToFold", ",", "OpInfo", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "InstDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "auto", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "OpNo", "!=", "i", "&&", "TII", "->", "isLiteralConstantLike", "(", "Op", ",", "OpInfo", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIFoldOperands33", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50360, "Length": 412, "Cover_Rate": 0.5868945868945868} {"Template_token": ["", "UseMI", "->", "getOperand", "(", "UseOpIdx", ")", ".", "ChangeToImmediate", "(", "OpToFold", ".", "getImm", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "!", "OpToFold", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "UseReg", "=", "OpToFold", ".", "getReg", "(", ")", ";", "if", "(", "!", "UseReg", ".", "isVirtual", "(", ")", ")", "return", "false", ";", "if", "(", "llvm", "::", "any_of", "(", "FoldList", ",", "[", "UseMI", "]", "(", "const", "FoldCandidate", "&", "FC", ")", "{", "return", "FC", ".", "UseMI", "==", "UseMI", ";", "}", ")", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "UseMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "unsigned", ">", ",", "", ">", "Defs", ";", "if", "(", "!", "getRegSeqInit", "(", "Defs", ",", "UseReg", ",", "OpTy", ",", "TII", ",", "MRI", ")", ")", "return", "false", ";", "int32_t", "Imm", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Defs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "*", "Op", "=", "Defs", "[", "I", "]", ".", "first", ";"], "ground_truth": ["if", "(", "!", "Op", "->", "isImm", "(", ")", ")", "return", "false", ";"], "File": "SIFoldOperands33", "Func": "tryToFoldACImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50361, "Length": 187, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "static", "bool", "tryToFoldACImm", "(", "const", "InstrInfo", "*", "TII", ",", "const", "MachineOperand", "&", "OpToFold", ",", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseOpIdx", ",", "SmallVectorImpl", "<", "FoldCandidate", ">", "&", "FoldList", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Desc", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", "||", "UseOpIdx", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "uint8_t", "OpTy", "=", "OpInfo", "[", "UseOpIdx", "]", ".", "OperandType", ";", "if", "(", "OpTy", "<", "", "||", "OpTy", ">", "", ")", "return", "false", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpTy", ")", "&&", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "UseOpIdx", ",", "&", "OpToFold", ")", ")", "{", "UseMI", "->", "getOperand", "(", "UseOpIdx", ")", ".", "ChangeToImmediate", "(", "OpToFold", ".", "getImm", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "!", "OpToFold", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "UseReg", "=", "OpToFold", ".", "getReg", "(", ")", ";", "if", "(", "!", "UseReg", ".", "isVirtual", "(", ")", ")", "return", "false", ";", "if", "(", "llvm", "::", "any_of", "(", "FoldList", ",", "[", "UseMI", "]", "(", "const", "FoldCandidate", "&", "FC", ")", "{", "return", "FC", ".", "UseMI", "==", "UseMI", ";", "}", ")", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "UseMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "unsigned", ">", ",", "", ">", "Defs", ";", "if", "(", "!", "getRegSeqInit", "(", "Defs", ",", "UseReg", ",", "OpTy", ",", "TII", ",", "MRI", ")", ")", "return", "false", ";", "int32_t", "Imm", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Defs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "*", "Op", "=", "Defs", "[", "I", "]", ".", "first", ";", "if", "(", "!", "Op", "->", "isImm", "(", ")", ")", "return", "false", ";", "auto", "SubImm", "=", "Op", "->", "getImm", "(", ")", ";", "if", "(", "!", "I", ")", "{"], "ground_truth": ["Imm", "=", "SubImm", ";"], "File": "SIFoldOperands33", "Func": "tryToFoldACImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50362, "Length": 325, "Cover_Rate": 0.8312020460358056} {"Template_token": ["", "}", "if", "(", "Opc", "==", "", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "OpNo", ",", "OpToFold", ")", ";", "return", "true", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteOpNo", "=", "OpNo", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "", "(", "MaybeCommutedOpc", ")", ";", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ";", "return", "true", ";", "}", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ")", ";", "return", "true", ";", "}", "if", "(", "TII", "->", "isSALU", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{"], "ground_truth": ["const", "MCInstrDesc", "&", "InstDesc", "=", "MI", "->", "getDesc", "(", ")", ";"], "File": "SIFoldOperands34", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50364, "Length": 403, "Cover_Rate": 0.530961791831357} {"Template_token": ["", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "", "(", "MaybeCommutedOpc", ")", ";", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ";", "return", "true", ";", "}", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands34", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50365, "Length": 290, "Cover_Rate": 0.3820816864295125} {"Template_token": ["", "if", "(", "++", "NumLiteralUses", "==", "", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";", "NonInlineUseOpNo", "=", "OpNo", ";", "}", "}", "}", "if", "(", "NumLiteralUses", "==", "", ")", "{", "MachineInstr", "*", "UseMI", "=", "NonInlineUse", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "NonInlineUseOpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "else", "{", "SmallVector", "<", "MachineRegisterInfo", "::", "use_nodbg_iterator", ",", "", ">", "UsesToProcess", ";", "for", "(", "MachineRegisterInfo", "::", "use_nodbg_iterator", "Use", "=", "MRI", "->", "use_nodbg_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "UsesToProcess", ".", "push_back", "(", "Use", ")", ";", "}", "for", "(", "auto", "U", ":", "UsesToProcess", ")", "{", "MachineInstr", "*", "UseMI", "=", "U", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "U", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "assert", "(", "!", "Fold", ".", "isReg", "(", ")", "||", "Fold", ".", "OpToFold", ")", ";", "if", "(", "Fold", ".", "isReg", "(", ")", "&&", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "Register", "Reg", "=", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "Fold", ".", "OpToFold", "->", "getParent", "(", ")", ";", "if", "(", "DefMI", "->", "readsRegister", "(", "", ",", "TRI", ")", "&&", "execMayBeModifiedBeforeUse", "(", "*", "MRI", ",", "Reg", ",", "*", "DefMI", ",", "*", "Fold", ".", "UseMI", ")", ")", "continue", ";", "}", "if", "(", "updateOperand", "(", "Fold", ",", "*", "TII", ",", "*", "TRI", ",", "*", "ST", ")", ")", "{", "if", "(", "Fold", ".", "isReg", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "MRI", "->", "clearKillFlags", "(", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "static_cast", "<", "int", ">", "(", "Fold", ".", "UseOpNo", ")", "<<", "", "<<", "*", "Fold", ".", "UseMI", "<<", "'\\n'", ")", ";"], "File": "SIFoldOperands39", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50367, "Length": 358, "Cover_Rate": 0.5359281437125748} {"Template_token": ["", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "UsesToProcess", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_nodbg_operands", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "UsesToProcess", ".", "push_back", "(", "&", "Use", ")", ";", "for", "(", "auto", "U", ":", "UsesToProcess", ")", "{", "MachineInstr", "*", "UseMI", "=", "U", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "U", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "if", "(", "CopiesToReplace", ".", "empty", "(", ")", "&&", "FoldList", ".", "empty", "(", ")", ")", "return", "Changed", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "assert", "(", "!", "Fold", ".", "isReg", "(", ")", "||", "Fold", ".", "OpToFold", ")", ";", "if", "(", "Fold", ".", "isReg", "(", ")", "&&", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "Register", "Reg", "=", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "Fold", ".", "OpToFold", "->", "getParent", "(", ")", ";", "if", "(", "DefMI", "->", "readsRegister", "(", "", ",", "TRI", ")", "&&", "execMayBeModifiedBeforeUse", "(", "*", "MRI", ",", "Reg", ",", "*", "DefMI", ",", "*", "Fold", ".", "UseMI", ")", ")", "continue", ";"], "ground_truth": ["}"], "File": "SIFoldOperands3", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50368, "Length": 216, "Cover_Rate": 0.3364485981308411} {"Template_token": ["", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", "||", "OpToFold", ".", "isGlobal", "(", ")", ";", "if", "(", "FoldingImm", ")", "{", "unsigned", "NumLiteralUses", "=", "", ";", "MachineOperand", "*", "NonInlineUse", "=", "nullptr", ";", "int", "NonInlineUseOpNo", "=", "-", "", ";", "for", "(", "auto", "&", "Use", ":", "make_early_inc_range", "(", "MRI", "->", "use_nodbg_operands", "(", "Dst", ".", "getReg", "(", ")", ")", ")", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", ".", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "UseMI", "->", "getOperandNo", "(", "&", "Use", ")", ";", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "if", "(", "frameIndexMayFold", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "", ")", "{", "NonInlineUse", "=", "&", "Use", ";", "NonInlineUseOpNo", "=", "OpNo", ";", "}", "}", "}", "if", "(", "NumLiteralUses", "==", "", ")", "{", "MachineInstr", "*", "UseMI", "=", "NonInlineUse", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "NonInlineUseOpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "else", "{", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "UsesToProcess", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_nodbg_operands", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "UsesToProcess", ".", "push_back", "(", "&", "Use", ")", ";", "for", "(", "auto", "U", ":", "UsesToProcess", ")", "{", "MachineInstr", "*", "UseMI", "=", "U", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "UseMI", "->", "getOperandNo", "(", "U", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "if", "(", "CopiesToReplace", ".", "empty", "(", ")", "&&", "FoldList", ".", "empty", "(", ")", ")", "return", "Changed", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "assert", "(", "!", "Fold", ".", "isReg", "(", ")", "||", "Fold", ".", "OpToFold", ")", ";", "if", "(", "Fold", ".", "isReg", "(", ")", "&&", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "Register", "Reg", "=", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "Fold", ".", "OpToFold", "->", "getParent", "(", ")", ";", "if", "(", "DefMI", "->", "readsRegister", "(", "", ",", "TRI", ")", "&&", "execMayBeModifiedBeforeUse", "(", "*", "MRI", ",", "Reg", ",", "*", "DefMI", ",", "*", "Fold", ".", "UseMI", ")", ")", "continue", ";", "}"], "ground_truth": ["if", "(", "updateOperand", "(", "Fold", ",", "*", "TII", ",", "*", "TRI", ",", "*", "ST", ")", ")", "{"], "File": "SIFoldOperands3", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50369, "Length": 433, "Cover_Rate": 0.6744548286604362} {"Template_token": ["", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "FoldingImm", "&&", "!", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpSize", ")", "&&", "!", "MRI", ".", "hasOneUse", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", "||", "OpToFold", ".", "getSubReg", "(", ")", ")", ")", "continue", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "CopiesToReplace", ";", "std", "::", "vector", "<", "FoldCandidate", ">", "FoldList", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", ".", "use_begin", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ",", "TII", ",", "TRI", ",", "MRI", ")", ";", "}", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "TRI", ")", ")", "{", "if", "(", "!", "Fold", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";"], "File": "SIFoldOperands42", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50370, "Length": 226, "Cover_Rate": 0.4956140350877193} {"Template_token": ["", "if", "(", "!", "ClampSrc", "||", "!", "MRI", "->", "hasOneNonDBGUser", "(", "ClampSrc", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "ClampSrc", "->", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TII", "->", "getClampMask", "(", "*", "Def", ")", "!=", "TII", "->", "getClampMask", "(", "MI", ")", ")", "return", "false", ";"], "File": "SIFoldOperands43", "Func": "tryFoldClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50371, "Length": 55, "Cover_Rate": 0.3395061728395062} {"Template_token": ["", "std", "::", "tie", "(", "RegOp", ",", "OMod", ")", "=", "isOMod", "(", "MI", ")", ";", "if", "(", "OMod", "==", "", "||", "!", "RegOp", "->", "isReg", "(", ")", "||", "RegOp", "->", "getSubReg", "(", ")", "!=", "", "||", "!", "MRI", "->", "hasOneNonDBGUser", "(", "RegOp", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "RegOp", "->", "getReg", "(", ")", ")", ";", "MachineOperand", "*", "DefOMod", "=", "TII", "->", "getNamedOperand", "(", "*", "Def", ",", "", "::", "omod", ")", ";", "if", "(", "!", "DefOMod", "||", "DefOMod", "->", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "*", "Def", ",", "", "::", "clamp", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "Def", ")", ";", "DefOMod", "->", "setImm", "(", "OMod", ")", ";", "MRI", "->", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands43", "Func": "tryFoldOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50372, "Length": 173, "Cover_Rate": 0.8564356435643564} {"Template_token": ["", "unsigned", "Op", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Op", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", "->", "getImm", "(", ")", ")", "return", "nullptr", ";", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";"], "ground_truth": ["const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";"], "File": "SIFoldOperands44", "Func": "isClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50373, "Length": 77, "Cover_Rate": 0.3869346733668342} {"Template_token": ["", "case", "", ":", "{", "if", "(", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", "->", "getImm", "(", ")", ")", "return", "nullptr", ";", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "Src1", "->", "isReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "Src1", "->", "getSubReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "", ")", "return", "nullptr", ";"], "ground_truth": ["if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "nullptr", ";"], "File": "SIFoldOperands44", "Func": "isClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50374, "Length": 134, "Cover_Rate": 0.6733668341708543} {"Template_token": ["", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "!", "isSafeToFold", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "unsigned", "OpSize", "=", "TII", "->", "getOpSize", "(", "MI", ",", "", ")", ";", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "FoldingImm", "&&", "!", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpSize", ")", "&&", "!", "MRI", ".", "hasOneUse", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["SmallVector", "<", "MachineInstr", "*", ",", "", ">", "CopiesToReplace", ";"], "File": "SIFoldOperands45", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50375, "Length": 196, "Cover_Rate": 0.3951612903225806} {"Template_token": ["", "}", "}", "else", "{", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "*", "TRI", ")", ")", "{", "if", "(", "Fold", ".", "isReg", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "MRI", "->", "clearKillFlags", "(", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "static_cast", "<", "int", ">", "(", "Fold", ".", "UseOpNo", ")", "<<", "", "<<", "*", "Fold", ".", "UseMI", "<<", "'\\n'", ")", ";", "tryFoldInst", "(", "TII", ",", "Fold", ".", "UseMI", ")", ";", "}", "else", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "{", "TII", "->", "commuteInstruction", "(", "*", "Fold", ".", "UseMI", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFoldOperands46", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50376, "Length": 221, "Cover_Rate": 0.4367588932806324} {"Template_token": ["", "bool", "HasNSZ", "=", "MFI", "->", "hasNoSignedZerosFPMath", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first", "(", "&", "MF", ")", ")", "{", "MachineOperand", "*", "CurrentKnownM0Val", "=", "nullptr", ";", "for", "(", "auto", "&", "MI", ":", "make_early_inc_range", "(", "*", "MBB", ")", ")", "{", "tryFoldCndMask", "(", "MI", ")", ";", "if", "(", "MI", ".", "isRegSequence", "(", ")", "&&", "tryFoldRegSequence", "(", "MI", ")", ")", "continue", ";", "if", "(", "MI", ".", "isPHI", "(", ")", "&&", "tryFoldLCSSAPhi", "(", "MI", ")", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "tryFoldLoad", "(", "MI", ")", ")", "continue", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "CurrentKnownM0Val", "&&", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "CurrentKnownM0Val", "=", "nullptr", ";", "if", "(", "IsIEEEMode", "||", "(", "!", "HasNSZ", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNsz", ")", ")", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "MachineOperand", "&", "NewM0Val", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "CurrentKnownM0Val", "&&", "CurrentKnownM0Val", "->", "isIdenticalTo", "(", "NewM0Val", ")", ")", "{"], "File": "SIFoldOperands48", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50377, "Length": 191, "Cover_Rate": 0.3453887884267631} {"Template_token": ["", "if", "(", "CurrentKnownM0Val", "&&", "CurrentKnownM0Val", "->", "isIdenticalTo", "(", "NewM0Val", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "CurrentKnownM0Val", "=", "(", "NewM0Val", ".", "isReg", "(", ")", "&&", "NewM0Val", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "?", "nullptr", ":", "&", "NewM0Val", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", "||", "OpToFold", ".", "isGlobal", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "OpToFold", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "foldInstOperand", "(", "MI", ",", "OpToFold", ")", ";", "auto", "*", "InstToErase", "=", "&", "MI", ";", "while", "(", "MRI", "->", "use_nodbg_empty", "(", "InstToErase", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{"], "ground_truth": ["auto", "&", "SrcOp", "=", "InstToErase", "->", "getOperand", "(", "", ")", ";"], "File": "SIFoldOperands48", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50378, "Length": 180, "Cover_Rate": 0.325497287522604} {"Template_token": ["", "unsigned", "Op", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Op", ")", "{", "case", "", ":", "case", "", ":", "{", "if", "(", "(", "Op", "==", "", "&&", "MFI", "->", "getMode", "(", ")", ".", "FP32Denormals", ")", "||", "(", "Op", "==", "", "&&", "MFI", "->", "getMode", "(", ")", ".", "FP64FP16Denormals", ")", ")", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";", "const", "MachineOperand", "*", "RegOp", "=", "nullptr", ";", "const", "MachineOperand", "*", "ImmOp", "=", "nullptr", ";", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src0", "->", "isImm", "(", ")", ")", "{", "ImmOp", "=", "Src0", ";", "RegOp", "=", "Src1", ";", "}", "else", "if", "(", "Src1", "->", "isImm", "(", ")", ")", "{", "ImmOp", "=", "Src1", ";", "RegOp", "=", "Src0", ";", "}", "else", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";"], "ground_truth": ["int", "OMod", "=", "getOModValue", "(", "Op", ",", "ImmOp", "->", "getImm", "(", ")", ")", ";"], "File": "SIFoldOperands49", "Func": "isOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50379, "Length": 169, "Cover_Rate": 0.32688588007736946} {"Template_token": ["", "ImmOp", "=", "Src1", ";", "RegOp", "=", "Src0", ";", "}", "else", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";", "int", "OMod", "=", "getOModValue", "(", "Op", ",", "ImmOp", "->", "getImm", "(", ")", ")", ";", "if", "(", "OMod", "==", "", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", ")", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";", "return", "std", "::", "make_pair", "(", "RegOp", ",", "OMod", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "(", "Op", "==", "", "&&", "MFI", "->", "getMode", "(", ")", ".", "FP32Denormals", ")", "||", "(", "Op", "==", "", "&&", "MFI", "->", "getMode", "(", ")", ".", "FP64FP16Denormals", ")", ")", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";"], "ground_truth": ["const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";"], "File": "SIFoldOperands49", "Func": "isOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50380, "Length": 168, "Cover_Rate": 0.32495164410058025} {"Template_token": ["", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["foldInstOperand", "(", "MI", ",", "OpToFold", ")", ";"], "File": "SIFoldOperands50", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50381, "Length": 105, "Cover_Rate": 0.35353535353535354} {"Template_token": ["", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "foldInstOperand", "(", "MI", ",", "OpToFold", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SIFoldOperands50", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50382, "Length": 136, "Cover_Rate": 0.45791245791245794} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "!", "isSafeToFold", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "unsigned", "OpSize", "=", "TII", "->", "getOpSize", "(", "MI", ",", "", ")", ";", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "FoldingImm", "&&", "!", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpSize", ")", "&&", "!", "MRI", ".", "hasOneUse", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "CopiesToReplace", ";", "std", "::", "vector", "<", "FoldCandidate", ">", "FoldList", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", ".", "use_begin", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";"], "ground_truth": ["Use", "!=", "E", ";", "++", "Use", ")", "{"], "File": "SIFoldOperands51", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50383, "Length": 211, "Cover_Rate": 0.42369477911646586} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "!", "isSafeToFold", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "unsigned", "OpSize", "=", "TII", "->", "getOpSize", "(", "MI", ",", "", ")", ";", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "FoldingImm", "&&", "!", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpSize", ")", "&&", "!", "MRI", ".", "hasOneUse", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "CopiesToReplace", ";", "std", "::", "vector", "<", "FoldCandidate", ">", "FoldList", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", ".", "use_begin", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ",", "TII", ",", "TRI", ",", "MRI", ")", ";", "}", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "TRI", ")", ")", "{", "if", "(", "!", "Fold", ".", "isImm", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "MRI", ".", "clearKillFlags", "(", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "Fold", ".", "UseOpNo", "<<", "", "<<", "*", "Fold", ".", "UseMI", "<<", "'\\n'", ")", ";"], "File": "SIFoldOperands51", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50384, "Length": 419, "Cover_Rate": 0.8413654618473896} {"Template_token": ["", "bool", "FoldAsMAD", "=", "tryAddToFoldList", "(", "FoldList", ",", "MI", ",", "OpNo", ",", "OpToFold", ",", "TII", ")", ";", "if", "(", "FoldAsMAD", ")", "{", "MI", "->", "untieRegOperand", "(", "OpNo", ")", ";", "return", "true", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{"], "ground_truth": ["if", "(", "CommuteIdx0", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx1", ";"], "File": "SIFoldOperands51", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50385, "Length": 101, "Cover_Rate": 0.3344370860927152} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIFoldOperands53", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50386, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesCFG", "(", ")", ";"], "File": "SIFoldOperands53", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50387, "Length": 25, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteIdx0", ";", "unsigned", "CommuteIdx1", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFoldOperands53", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50389, "Length": 93, "Cover_Rate": 0.3705179282868526} {"Template_token": ["", "int", "NonInlineUseOpNo", "=", "-", "", ";", "MachineRegisterInfo", "::", "use_iterator", "NextUse", ",", "NextInstUse", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "Use", "=", "NextUse", ")", "{", "NextUse", "=", "std", "::", "next", "(", "Use", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "Use", ".", "getOperandNo", "(", ")", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";", "NextUse", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "continue", ";", "}", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";", "NonInlineUseOpNo", "=", "OpNo", ";", "}", "}", "}", "if", "(", "NumLiteralUses", "==", "", ")", "{", "MachineInstr", "*", "UseMI", "=", "NonInlineUse", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "NonInlineUseOpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "else", "{", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}"], "ground_truth": ["MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "SIFoldOperands54", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50390, "Length": 291, "Cover_Rate": 0.6024844720496895} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "CopiesToReplace", ";", "SmallVector", "<", "FoldCandidate", ",", "", ">", "FoldList", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "FoldingImm", ")", "{", "unsigned", "NumLiteralUses", "=", "", ";", "MachineOperand", "*", "NonInlineUse", "=", "nullptr", ";", "int", "NonInlineUseOpNo", "=", "-", "", ";", "MachineRegisterInfo", "::", "use_iterator", "NextUse", ",", "NextInstUse", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "Use", "=", "NextUse", ")", "{", "NextUse", "=", "std", "::", "next", "(", "Use", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "Use", ".", "getOperandNo", "(", ")", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";", "NextUse", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "continue", ";", "}", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";", "NonInlineUseOpNo", "=", "OpNo", ";", "}"], "ground_truth": ["}"], "File": "SIFoldOperands54", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50391, "Length": 238, "Cover_Rate": 0.4927536231884058} {"Template_token": ["", "if", "(", "!", "isUseSafeToFold", "(", "*", "UseMI", ",", "UseOp", ")", ")", "return", ";", "if", "(", "UseOp", ".", "isReg", "(", ")", "&&", "OpToFold", ".", "isReg", "(", ")", ")", "{", "if", "(", "UseOp", ".", "isImplicit", "(", ")", "||", "UseOp", ".", "getSubReg", "(", ")", "!=", "", ")", "return", ";", "if", "(", "UseOp", ".", "isTied", "(", ")", "&&", "OpToFold", ".", "getSubReg", "(", ")", "!=", "", ")", "return", ";", "}", "if", "(", "UseMI", "->", "isRegSequence", "(", ")", ")", "{", "unsigned", "RegSeqDstReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegSeqDstSubReg", "=", "UseMI", "->", "getOperand", "(", "UseOpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "RSUse", "=", "MRI", "->", "use_begin", "(", "RegSeqDstReg", ")", ",", "RSE", "=", "MRI", "->", "use_end", "(", ")", ";", "RSUse", "!=", "RSE", ";", "++", "RSUse", ")", "{", "MachineInstr", "*", "RSUseMI", "=", "RSUse", "->", "getParent", "(", ")", ";", "if", "(", "RSUse", "->", "getSubReg", "(", ")", "!=", "RegSeqDstSubReg", ")", "continue", ";", "foldOperand", "(", "OpToFold", ",", "RSUseMI", ",", "RSUse", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "return", ";", "}", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "FoldingImm", "&&", "UseMI", "->", "isCopy", "(", ")", ")", "{", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", "->", "getRegClass", "(", "DestReg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "CopiesToReplace", ".", "push_back", "(", "UseMI", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIFoldOperands54", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50392, "Length": 277, "Cover_Rate": 0.46243739565943237} {"Template_token": ["", "unsigned", "RegSeqDstSubReg", "=", "UseMI", "->", "getOperand", "(", "UseOpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "RSUse", "=", "MRI", "->", "use_begin", "(", "RegSeqDstReg", ")", ",", "RSE", "=", "MRI", "->", "use_end", "(", ")", ";", "RSUse", "!=", "RSE", ";", "++", "RSUse", ")", "{", "MachineInstr", "*", "RSUseMI", "=", "RSUse", "->", "getParent", "(", ")", ";", "if", "(", "RSUse", "->", "getSubReg", "(", ")", "!=", "RegSeqDstSubReg", ")", "continue", ";", "foldOperand", "(", "OpToFold", ",", "RSUseMI", ",", "RSUse", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "return", ";", "}", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "FoldingImm", "&&", "UseMI", "->", "isCopy", "(", ")", ")", "{", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", "->", "getRegClass", "(", "DestReg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";"], "ground_truth": ["CopiesToReplace", ".", "push_back", "(", "UseMI", ")", ";"], "File": "SIFoldOperands54", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50393, "Length": 186, "Cover_Rate": 0.3105175292153589} {"Template_token": ["", "bool", "FoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "bool", "IsIEEEMode", "=", "ST", "->", "enableIEEEBit", "(", "MF", ")", "||", "!", "MFI", "->", "hasNoSignedZerosFPMath", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";"], "File": "SIFoldOperands54", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50394, "Length": 239, "Cover_Rate": 0.7445482866043613} {"Template_token": ["", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "bool", "IsIEEEMode", "=", "ST", "->", "enableIEEEBit", "(", "MF", ")", "||", "!", "MFI", "->", "hasNoSignedZerosFPMath", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "SIFoldOperands54", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50395, "Length": 221, "Cover_Rate": 0.6884735202492211} {"Template_token": ["", "void", "FoldOperands", "::", "foldInstOperand", "(", "MachineInstr", "&", "MI", ",", "MachineOperand", "&", "OpToFold", ")", "const", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "CopiesToReplace", ";", "SmallVector", "<", "FoldCandidate", ",", "", ">", "FoldList", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "FoldingImm", ")", "{", "unsigned", "NumLiteralUses", "=", "", ";", "MachineOperand", "*", "NonInlineUse", "=", "nullptr", ";", "int", "NonInlineUseOpNo", "=", "-", "", ";", "MachineRegisterInfo", "::", "use_iterator", "NextUse", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "Use", "=", "NextUse", ")", "{", "NextUse", "=", "std", "::", "next", "(", "Use", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "Use", ".", "getOperandNo", "(", ")", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";"], "File": "SIFoldOperands57", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50396, "Length": 184, "Cover_Rate": 0.33948339483394835} {"Template_token": ["", "for", "(", "auto", "U", ":", "UsesToProcess", ")", "{", "MachineInstr", "*", "UseMI", "=", "U", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "U", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "*", "TII", ",", "*", "TRI", ",", "*", "ST", ")", ")", "{", "if", "(", "Fold", ".", "isReg", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "MRI", "->", "clearKillFlags", "(", "Fold", ".", "OpToFold", "->", "getReg", "(", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "static_cast", "<", "int", ">", "(", "Fold", ".", "UseOpNo", ")", "<<", "", "<<", "*", "Fold", ".", "UseMI", "<<", "'\\n'", ")", ";", "tryFoldInst", "(", "TII", ",", "Fold", ".", "UseMI", ")", ";", "}", "else", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "{"], "ground_truth": ["TII", "->", "commuteInstruction", "(", "*", "Fold", ".", "UseMI", ",", "false", ")", ";"], "File": "SIFoldOperands57", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50397, "Length": 195, "Cover_Rate": 0.35977859778597787} {"Template_token": ["", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "(", "!", "HasNSZ", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNsz", ")", ")", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "SIFoldOperands57", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50398, "Length": 130, "Cover_Rate": 0.4126984126984127} {"Template_token": ["", "bool", "FoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "bool", "IsIEEEMode", "=", "MFI", "->", "getMode", "(", ")", ".", "IEEE", ";", "bool", "HasNSZ", "=", "MFI", "->", "hasNoSignedZerosFPMath", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first", "(", "&", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "MBB", "->", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";"], "ground_truth": ["tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";"], "File": "SIFoldOperands57", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50399, "Length": 163, "Cover_Rate": 0.5174603174603175} {"Template_token": ["", "break", ";", "}", "}", "}", "if", "(", "(", "Fold", ".", "isImm", "(", ")", "||", "Fold", ".", "isFI", "(", ")", ")", "&&", "Fold", ".", "needsShrink", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", "->", "computeRegisterLiveness", "(", "&", "TRI", ",", "", ",", "MI", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "int", "Op32", "=", "Fold", ".", "getShrinkOpcode", "(", ")", ";", "MachineOperand", "&", "Dst0", "=", "MI", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Dst1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "assert", "(", "Dst0", ".", "isDef", "(", ")", "&&", "Dst1", ".", "isDef", "(", ")", ")", ";", "bool", "HaveNonDbgCarryUse", "=", "!", "MRI", ".", "use_nodbg_empty", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Dst0RC", "=", "MRI", ".", "getRegClass", "(", "Dst0", ".", "getReg", "(", ")", ")", ";", "unsigned", "NewReg0", "=", "MRI", ".", "createVirtualRegister", "(", "Dst0RC", ")", ";", "MachineInstr", "*", "Inst32", "=", "TII", ".", "buildShrunkInst", "(", "*", "MI", ",", "Op32", ")", ";", "if", "(", "HaveNonDbgCarryUse", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Dst1", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "}", "Dst0", ".", "setReg", "(", "NewReg0", ")", ";", "for", "(", "unsigned", "I", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "I", ">", "", ";", "--", "I", ")", "MI", "->", "RemoveOperand", "(", "I", ")", ";", "MI", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "TII", ".", "commuteInstruction", "(", "*", "Inst32", ",", "false", ")", ";", "return", "true", ";", "}", "assert", "(", "!", "Fold", ".", "needsShrink", "(", ")", "&&", "", ")", ";", "if", "(", "Fold", ".", "isImm", "(", ")", ")", "{", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";", "}", "if", "(", "Fold", ".", "isFI", "(", ")", ")", "{", "Old", ".", "ChangeToFrameIndex", "(", "Fold", ".", "FrameIndexToFold", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands57", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50400, "Length": 344, "Cover_Rate": 0.4119760479041916} {"Template_token": ["", "}", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "CopiesToReplace", ".", "push_back", "(", "UseMI", ")", ";", "}", "}", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "RegSeqDstReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegSeqDstSubReg", "=", "UseMI", "->", "getOperand", "(", "UseOpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "RSUse", "=", "MRI", ".", "use_begin", "(", "RegSeqDstReg", ")", ",", "RSE", "=", "MRI", ".", "use_end", "(", ")", ";", "RSUse", "!=", "RSE", ";", "++", "RSUse", ")", "{", "MachineInstr", "*", "RSUseMI", "=", "RSUse", "->", "getParent", "(", ")", ";", "if", "(", "RSUse", "->", "getSubReg", "(", ")", "!=", "RegSeqDstSubReg", ")", "continue", ";", "foldOperand", "(", "OpToFold", ",", "RSUseMI", ",", "RSUse", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ",", "TII", ",", "TRI", ",", "MRI", ")", ";", "}", "return", ";", "}", "const", "MCInstrDesc", "&", "UseDesc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "UseDesc", ".", "isVariadic", "(", ")", "||", "UseDesc", ".", "OpInfo", "[", "UseOpIdx", "]", ".", "RegClass", "==", "-", "", ")", "return", ";", "if", "(", "FoldingImm", ")", "{"], "ground_truth": ["MachineOperand", "ImmOp", "=", "MachineOperand", "::", "CreateImm", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ";"], "File": "SIFoldOperands60", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50402, "Length": 263, "Cover_Rate": 0.43906510851419034} {"Template_token": ["", "const", "TargetRegisterClass", "*", "FoldRC", "=", "TRI", ".", "getRegClass", "(", "FoldDesc", ".", "OpInfo", "[", "", "]", ".", "RegClass", ")", ";", "if", "(", "FoldRC", "->", "getSize", "(", ")", "==", "", "&&", "UseOp", ".", "getSubReg", "(", ")", ")", "{", "if", "(", "UseRC", "->", "getSize", "(", ")", "!=", "", ")", "return", ";", "if", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "", ")", "{", "Imm", "=", "Imm", ".", "getLoBits", "(", "", ")", ";", "}", "else", "{", "assert", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "", ")", ";", "Imm", "=", "Imm", ".", "getHiBits", "(", "", ")", ";", "}", "}", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "CopiesToReplace", ".", "push_back", "(", "UseMI", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFoldOperands60", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50403, "Length": 183, "Cover_Rate": 0.3055091819699499} {"Template_token": ["", "}", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "}", "}", "const", "MCInstrDesc", "&", "UseDesc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "UseDesc", ".", "isVariadic", "(", ")", "||", "UseDesc", ".", "OpInfo", "[", "UseOpIdx", "]", ".", "RegClass", "==", "-", "", ")", "return", ";", "if", "(", "FoldingImm", ")", "{", "MachineOperand", "ImmOp", "=", "MachineOperand", "::", "CreateImm", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ";", "tryAddToFoldList", "(", "FoldList", ",", "UseMI", ",", "UseOpIdx", ",", "&", "ImmOp", ",", "TII", ")", ";", "return", ";", "}", "tryAddToFoldList", "(", "FoldList", ",", "UseMI", ",", "UseOpIdx", ",", "&", "OpToFold", ",", "TII", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIFoldOperands62", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50404, "Length": 170, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "unsigned", "UseReg", "=", "UseOp", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "UseRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "UseReg", ")", "?", "MRI", ".", "getRegClass", "(", "UseReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "UseReg", ")", ";", "Imm", "=", "APInt", "(", "", ",", "OpToFold", ".", "getImm", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "FoldDesc", "=", "TII", "->", "get", "(", "OpToFold", ".", "getParent", "(", ")", "->", "getOpcode", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "FoldRC", "=", "TRI", ".", "getRegClass", "(", "FoldDesc", ".", "OpInfo", "[", "", "]", ".", "RegClass", ")", ";", "if", "(", "FoldRC", "->", "getSize", "(", ")", "==", "", "&&", "UseOp", ".", "getSubReg", "(", ")", ")", "{", "if", "(", "UseRC", "->", "getSize", "(", ")", "!=", "", ")", "return", ";", "if", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "", ")", "{", "Imm", "=", "Imm", ".", "getLoBits", "(", "", ")", ";", "}", "else", "{", "assert", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "", ")", ";", "Imm", "=", "Imm", ".", "getHiBits", "(", "", ")", ";", "}", "}", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "}", "}", "const", "MCInstrDesc", "&", "UseDesc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "UseDesc", ".", "isVariadic", "(", ")", "||", "UseDesc", ".", "OpInfo", "[", "UseOpIdx", "]", ".", "RegClass", "==", "-", "", ")", "return", ";", "if", "(", "FoldingImm", ")", "{", "MachineOperand", "ImmOp", "=", "MachineOperand", "::", "CreateImm", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ";", "tryAddToFoldList", "(", "FoldList", ",", "UseMI", ",", "UseOpIdx", ",", "&", "ImmOp", ",", "TII", ")", ";", "return", ";", "}", "tryAddToFoldList", "(", "FoldList", ",", "UseMI", ",", "UseOpIdx", ",", "&", "OpToFold", ",", "TII", ")", ";"], "ground_truth": ["return", ";"], "File": "SIFoldOperands62", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50405, "Length": 329, "Cover_Rate": 0.7477272727272727} {"Template_token": ["", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "FoldingImm", "&&", "!", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpSize", ")", "&&", "!", "MRI", ".", "hasOneUse", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", "||", "OpToFold", ".", "getSubReg", "(", ")", ")", ")", "continue", ";", "std", "::", "vector", "<", "FoldCandidate", ">", "FoldList", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", ".", "use_begin", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{"], "ground_truth": ["MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";"], "File": "SIFoldOperands62", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50406, "Length": 143, "Cover_Rate": 0.33568075117370894} {"Template_token": ["", "const", "MachineOperand", "*", "ClampSrc", "=", "isClamp", "(", "MI", ")", ";", "if", "(", "!", "ClampSrc", "||", "!", "MRI", "->", "hasOneNonDBGUser", "(", "ClampSrc", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "ClampSrc", "->", "getReg", "(", ")", ")", ";", "if", "(", "TII", "->", "getClampMask", "(", "*", "Def", ")", "!=", "TII", "->", "getClampMask", "(", "MI", ")", ")", "return", "false", ";", "MachineOperand", "*", "DefClamp", "=", "TII", "->", "getNamedOperand", "(", "*", "Def", ",", "", "::", "clamp", ")", ";"], "ground_truth": ["if", "(", "!", "DefClamp", ")", "return", "false", ";"], "File": "SIFoldOperands63", "Func": "tryFoldClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50407, "Length": 89, "Cover_Rate": 0.49444444444444446} {"Template_token": ["", "const", "MachineOperand", "*", "RegOp", ";", "int", "OMod", ";", "std", "::", "tie", "(", "RegOp", ",", "OMod", ")", "=", "isOMod", "(", "MI", ")", ";", "if", "(", "OMod", "==", "", "||", "!", "RegOp", "->", "isReg", "(", ")", "||", "RegOp", "->", "getSubReg", "(", ")", "!=", "", "||", "!", "MRI", "->", "hasOneNonDBGUser", "(", "RegOp", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "RegOp", "->", "getReg", "(", ")", ")", ";", "MachineOperand", "*", "DefOMod", "=", "TII", "->", "getNamedOperand", "(", "*", "Def", ",", "", "::", "omod", ")", ";", "if", "(", "!", "DefOMod", "||", "DefOMod", "->", "getImm", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "TII", "->", "hasModifiersSet", "(", "*", "Def", ",", "", "::", "clamp", ")", ")", "return", "false", ";"], "File": "SIFoldOperands63", "Func": "tryFoldOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50408, "Length": 122, "Cover_Rate": 0.5545454545454546} {"Template_token": ["", "int", "OMod", ";", "std", "::", "tie", "(", "RegOp", ",", "OMod", ")", "=", "isOMod", "(", "MI", ")", ";", "if", "(", "OMod", "==", "", "||", "!", "RegOp", "->", "isReg", "(", ")", "||", "RegOp", "->", "getSubReg", "(", ")", "!=", "", "||", "!", "MRI", "->", "hasOneNonDBGUser", "(", "RegOp", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "RegOp", "->", "getReg", "(", ")", ")", ";", "MachineOperand", "*", "DefOMod", "=", "TII", "->", "getNamedOperand", "(", "*", "Def", ",", "", "::", "omod", ")", ";", "if", "(", "!", "DefOMod", "||", "DefOMod", "->", "getImm", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "TII", "->", "hasModifiersSet", "(", "*", "Def", ",", "", "::", "clamp", ")", ")", "return", "false", ";"], "File": "SIFoldOperands63", "Func": "tryFoldOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50409, "Length": 117, "Cover_Rate": 0.5318181818181819} {"Template_token": ["", "if", "(", "!", "Def", "||", "!", "Def", "->", "isRegSequence", "(", ")", ")", "return", "false", ";", "int64_t", "Imm", ";", "MachineOperand", "*", "Op", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Def", "->", "getNumExplicitOperands", "(", ")", ";", "I", "<", "E", ";", "I", "+=", "", ")", "{", "const", "MachineOperand", "&", "Sub", "=", "Def", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Sub", ".", "isReg", "(", ")", "||", "Sub", ".", "getSubReg", "(", ")", ")", "return", "false", ";", "MachineInstr", "*", "SubDef", "=", "MRI", ".", "getUniqueVRegDef", "(", "Sub", ".", "getReg", "(", ")", ")", ";", "while", "(", "SubDef", "&&", "!", "SubDef", "->", "isMoveImmediate", "(", ")", "&&", "!", "SubDef", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "TII", "->", "isFoldableCopy", "(", "*", "SubDef", ")", ")", "SubDef", "=", "MRI", ".", "getUniqueVRegDef", "(", "SubDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "SubDef", "||", "!", "SubDef", "->", "isMoveImmediate", "(", ")", "||", "!", "SubDef", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "Op", "=", "&", "SubDef", "->", "getOperand", "(", "", ")", ";", "auto", "SubImm", "=", "Op", "->", "getImm", "(", ")", ";", "if", "(", "I", "==", "", ")", "{", "if", "(", "!", "TII", "->", "isInlineConstant", "(", "SubDef", "->", "getOperand", "(", "", ")", ",", "OpTy", ")", ")", "return", "false", ";", "Imm", "=", "SubImm", ";", "continue", ";"], "ground_truth": ["}"], "File": "SIFoldOperands65", "Func": "tryToFoldACImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50411, "Length": 220, "Cover_Rate": 0.4592901878914405} {"Template_token": ["", "if", "(", "!", "Def", "||", "!", "Def", "->", "isRegSequence", "(", ")", ")", "return", "false", ";", "int64_t", "Imm", ";", "MachineOperand", "*", "Op", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Def", "->", "getNumExplicitOperands", "(", ")", ";", "I", "<", "E", ";", "I", "+=", "", ")", "{", "const", "MachineOperand", "&", "Sub", "=", "Def", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Sub", ".", "isReg", "(", ")", "||", "Sub", ".", "getSubReg", "(", ")", ")", "return", "false", ";", "MachineInstr", "*", "SubDef", "=", "MRI", ".", "getUniqueVRegDef", "(", "Sub", ".", "getReg", "(", ")", ")", ";", "while", "(", "SubDef", "&&", "!", "SubDef", "->", "isMoveImmediate", "(", ")", "&&", "!", "SubDef", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "TII", "->", "isFoldableCopy", "(", "*", "SubDef", ")", ")", "SubDef", "=", "MRI", ".", "getUniqueVRegDef", "(", "SubDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "SubDef", "||", "!", "SubDef", "->", "isMoveImmediate", "(", ")", "||", "!", "SubDef", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "Op", "=", "&", "SubDef", "->", "getOperand", "(", "", ")", ";", "auto", "SubImm", "=", "Op", "->", "getImm", "(", ")", ";", "if", "(", "I", "==", "", ")", "{", "if", "(", "!", "TII", "->", "isInlineConstant", "(", "SubDef", "->", "getOperand", "(", "", ")", ",", "OpTy", ")", ")", "return", "false", ";", "Imm", "=", "SubImm", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "Imm", "!=", "SubImm", ")", "return", "false", ";"], "File": "SIFoldOperands65", "Func": "tryToFoldACImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50412, "Length": 229, "Cover_Rate": 0.4780793319415449} {"Template_token": ["", "}", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "", ")", ";", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", "&", "", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "}", "if", "(", "(", "Fold", ".", "isImm", "(", ")", "||", "Fold", ".", "isFI", "(", ")", "||", "Fold", ".", "isGlobal", "(", ")", ")", "&&", "Fold", ".", "needsShrink", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", "->", "computeRegisterLiveness", "(", "&", "TRI", ",", "", ",", "MI", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "int", "Op32", "=", "Fold", ".", "getShrinkOpcode", "(", ")", ";", "MachineOperand", "&", "Dst0", "=", "MI", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Dst1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "assert", "(", "Dst0", ".", "isDef", "(", ")", "&&", "Dst1", ".", "isDef", "(", ")", ")", ";", "bool", "HaveNonDbgCarryUse", "=", "!", "MRI", ".", "use_nodbg_empty", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Dst0RC", "=", "MRI", ".", "getRegClass", "(", "Dst0", ".", "getReg", "(", ")", ")", ";", "unsigned", "NewReg0", "=", "MRI", ".", "createVirtualRegister", "(", "Dst0RC", ")", ";", "MachineInstr", "*", "Inst32", "=", "TII", ".", "buildShrunkInst", "(", "*", "MI", ",", "Op32", ")", ";", "if", "(", "HaveNonDbgCarryUse", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Dst1", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "}", "Dst0", ".", "setReg", "(", "NewReg0", ")", ";", "for", "(", "unsigned", "I", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "I", ">", "", ";", "--", "I", ")", "MI", "->", "RemoveOperand", "(", "I", ")", ";", "MI", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "TII", ".", "commuteInstruction", "(", "*", "Inst32", ",", "false", ")", ";", "return", "true", ";", "}", "assert", "(", "!", "Fold", ".", "needsShrink", "(", ")", "&&", "", ")", ";", "if", "(", "Fold", ".", "isImm", "(", ")", ")", "{", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";", "}", "if", "(", "Fold", ".", "isGlobal", "(", ")", ")", "{", "Old", ".", "ChangeToGA", "(", "Fold", ".", "OpToFold", "->", "getGlobal", "(", ")", ",", "Fold", ".", "OpToFold", "->", "getOffset", "(", ")", ",", "Fold", ".", "OpToFold", "->", "getTargetFlags", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Fold", ".", "isFI", "(", ")", ")", "{", "Old", ".", "ChangeToFrameIndex", "(", "Fold", ".", "FrameIndexToFold", ")", ";", "return", "true", ";", "}", "MachineOperand", "*", "New", "=", "Fold", ".", "OpToFold", ";", "Old", ".", "substVirtReg", "(", "New", "->", "getReg", "(", ")", ",", "New", "->", "getSubReg", "(", ")", ",", "TRI", ")", ";"], "ground_truth": ["Old", ".", "setIsUndef", "(", "New", "->", "isUndef", "(", ")", ")", ";"], "File": "SIFoldOperands65", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50413, "Length": 465, "Cover_Rate": 0.5350978135788262} {"Template_token": ["", "}", "break", ";", "default", ":", "break", ";", "}", "}", "}", "if", "(", "(", "Fold", ".", "isImm", "(", ")", "||", "Fold", ".", "isFI", "(", ")", ")", "&&", "Fold", ".", "needsShrink", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", "->", "computeRegisterLiveness", "(", "&", "TRI", ",", "", ",", "MI", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "int", "Op32", "=", "Fold", ".", "getShrinkOpcode", "(", ")", ";", "MachineOperand", "&", "Dst0", "=", "MI", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Dst1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "assert", "(", "Dst0", ".", "isDef", "(", ")", "&&", "Dst1", ".", "isDef", "(", ")", ")", ";", "bool", "HaveNonDbgCarryUse", "=", "!", "MRI", ".", "use_nodbg_empty", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Dst0RC", "=", "MRI", ".", "getRegClass", "(", "Dst0", ".", "getReg", "(", ")", ")", ";", "unsigned", "NewReg0", "=", "MRI", ".", "createVirtualRegister", "(", "Dst0RC", ")", ";", "MachineInstr", "*", "Inst32", "=", "TII", ".", "buildShrunkInst", "(", "*", "MI", ",", "Op32", ")", ";", "if", "(", "HaveNonDbgCarryUse", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Dst1", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "}", "Dst0", ".", "setReg", "(", "NewReg0", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "I", ">", "", ";", "--", "I", ")", "MI", "->", "RemoveOperand", "(", "I", ")", ";"], "File": "SIFoldOperands70", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50415, "Length": 260, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "if", "(", "Fold", ".", "isImm", "(", ")", ")", "{", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", "&&", "!", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "&&", "", "(", "Fold", ".", "ImmToFold", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "OpNo", "=", "MI", "->", "getOperandNo", "(", "&", "Old", ")", ";", "int", "ModIdx", "=", "-", "", ";", "if", "(", "OpNo", "==", "", "(", "Opcode", ",", "", "::", "src0", ")", ")", "ModIdx", "=", "", "::", "src0_modifiers", ";", "else", "if", "(", "OpNo", "==", "", "(", "Opcode", ",", "", "::", "src1", ")", ")", "ModIdx", "=", "", "::", "src1_modifiers", ";", "else", "if", "(", "OpNo", "==", "", "(", "Opcode", ",", "", "::", "src2", ")", ")", "ModIdx", "=", "", "::", "src2_modifiers", ";", "assert", "(", "ModIdx", "!=", "-", "", ")", ";", "ModIdx", "=", "", "(", "Opcode", ",", "ModIdx", ")", ";", "MachineOperand", "&", "Mod", "=", "MI", "->", "getOperand", "(", "ModIdx", ")", ";", "unsigned", "Val", "=", "Mod", ".", "getImm", "(", ")", ";", "if", "(", "!", "(", "Val", "&", "", ")", "&&", "(", "Val", "&", "", ")", ")", "{", "switch", "(", "TII", ".", "get", "(", "Opcode", ")", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "isUInt", "<", "", ">", "(", "Fold", ".", "ImmToFold", ")", ")", "{", "if", "(", "!", "(", "Fold", ".", "ImmToFold", "&", "", ")", ")", "{", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "|", "", ")", ";", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "", ")", ";", "Old", ".", "ChangeToImmediate", "(", "(", "Fold", ".", "ImmToFold", ">>", "", ")", "&", "", ")", ";", "return", "true", ";", "}", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "", ")", ";", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", "&", "", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "}", "}", "if", "(", "(", "Fold", ".", "isImm", "(", ")", "||", "Fold", ".", "isFI", "(", ")", "||", "Fold", ".", "isGlobal", "(", ")", ")", "&&", "Fold", ".", "needsShrink", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", "->", "computeRegisterLiveness", "(", "&", "TRI", ",", "", ",", "MI", ",", "", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", ")", ";", "return", "false", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "int", "Op32", "=", "Fold", ".", "getShrinkOpcode", "(", ")", ";", "MachineOperand", "&", "Dst0", "=", "MI", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Dst1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "assert", "(", "Dst0", ".", "isDef", "(", ")", "&&", "Dst1", ".", "isDef", "(", ")", ")", ";", "bool", "HaveNonDbgCarryUse", "=", "!", "MRI", ".", "use_nodbg_empty", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Dst0RC", "=", "MRI", ".", "getRegClass", "(", "Dst0", ".", "getReg", "(", ")", ")", ";", "Register", "NewReg0", "=", "MRI", ".", "createVirtualRegister", "(", "Dst0RC", ")", ";"], "ground_truth": ["MachineInstr", "*", "Inst32", "=", "TII", ".", "buildShrunkInst", "(", "*", "MI", ",", "Op32", ")", ";"], "File": "SIFoldOperands72", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50416, "Length": 523, "Cover_Rate": 0.590293453724605} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "SIFoldOperands73", "Func": "macToMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50420, "Length": 40, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SIFoldOperands73", "Func": "macToMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50421, "Length": 30, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "", "(", "MaybeCommutedOpc", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ")", ";", "return", "true", ";", "}", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";"], "File": "SIFoldOperands76", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50422, "Length": 198, "Cover_Rate": 0.3344594594594595} {"Template_token": ["", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteOpNo", "=", "OpNo", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "", "(", "MaybeCommutedOpc", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ")", ";", "return", "true", ";", "}", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ")", ")", ";", "return", "true", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands76", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50423, "Length": 347, "Cover_Rate": 0.5861486486486487} {"Template_token": ["", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";"], "File": "SIFoldOperands77", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50424, "Length": 98, "Cover_Rate": 0.36981132075471695} {"Template_token": ["", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "OpNo", ",", "OpToFold", ")", ";", "return", "true", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteOpNo", "=", "OpNo", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "", "(", "MaybeCommutedOpc", ")", ";", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ";", "return", "true", ";", "}", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}"], "ground_truth": ["appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ")", ";"], "File": "SIFoldOperands7", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50425, "Length": 387, "Cover_Rate": 0.6241935483870967} {"Template_token": ["", "return", "new", "FoldOperands", "(", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "createSIFoldOperandsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50427, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Result", "=", "LHS", "^", "RHS", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Result", "=", "LHS", "<<", "(", "RHS", "&", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "Result", "=", "RHS", "<<", "(", "LHS", "&", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Result", "=", "LHS", ">>", "(", "RHS", "&", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "Result", "=", "RHS", ">>", "(", "LHS", "&", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Result", "=", "static_cast", "<", "int32_t", ">", "(", "LHS", ")", ">>", "(", "RHS", "&", "", ")", ";", "return", "true", ";"], "ground_truth": ["case", "", ":"], "File": "SIFoldOperands", "Func": "evalBinaryInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50428, "Length": 134, "Cover_Rate": 0.50187265917603} {"Template_token": ["", "ImmToFold", "=", "FoldOp", "->", "getImm", "(", ")", ";", "}", "else", "if", "(", "FoldOp", "->", "isFI", "(", ")", ")", "{", "FrameIndexToFold", "=", "FoldOp", "->", "getIndex", "(", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "FoldOp", "->", "isReg", "(", ")", ")", ";"], "File": "SIFoldOperands", "Func": "FoldCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50429, "Length": 39, "Cover_Rate": 0.38235294117647056} {"Template_token": ["", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";", "NonInlineUseOpNo", "=", "OpNo", ";", "}", "}", "}", "if", "(", "NumLiteralUses", "==", "", ")", "{", "MachineInstr", "*", "UseMI", "=", "NonInlineUse", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "NonInlineUseOpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "else", "{", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}"], "ground_truth": ["MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "SIFoldOperands", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50430, "Length": 163, "Cover_Rate": 0.3196078431372549} {"Template_token": ["", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "Use", "=", "NextUse", ")", "{", "NextUse", "=", "std", "::", "next", "(", "Use", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "Use", ".", "getOperandNo", "(", ")", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";", "NextUse", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "FoldList", ".", "clear", "(", ")", ";", "continue", ";", "}", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";", "NonInlineUseOpNo", "=", "OpNo", ";", "}", "}", "}", "if", "(", "NumLiteralUses", "==", "", ")", "{", "MachineInstr", "*", "UseMI", "=", "NonInlineUse", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "NonInlineUseOpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "else", "{", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";"], "File": "SIFoldOperands", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50431, "Length": 300, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "unsigned", "RegSeqDstReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegSeqDstSubReg", "=", "UseMI", "->", "getOperand", "(", "UseOpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "RSUse", "=", "MRI", "->", "use_begin", "(", "RegSeqDstReg", ")", ",", "RSE", "=", "MRI", "->", "use_end", "(", ")", ";", "RSUse", "!=", "RSE", ";", "++", "RSUse", ")", "{", "MachineInstr", "*", "RSUseMI", "=", "RSUse", "->", "getParent", "(", ")", ";", "if", "(", "RSUse", "->", "getSubReg", "(", ")", "!=", "RegSeqDstSubReg", ")", "continue", ";", "foldOperand", "(", "OpToFold", ",", "RSUseMI", ",", "RSUse", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "return", ";", "}", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "FoldingImm", "&&", "UseMI", "->", "isCopy", "(", ")", ")", "{", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", "->", "getRegClass", "(", "DestReg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "CopiesToReplace", ".", "push_back", "(", "UseMI", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "UseDesc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "UseDesc", ".", "isVariadic", "(", ")", "||", "UseOp", ".", "isImplicit", "(", ")", "||", "UseDesc", ".", "OpInfo", "[", "UseOpIdx", "]", ".", "RegClass", "==", "-", "", ")", "return", ";", "}", "if", "(", "!", "FoldingImm", ")", "{", "tryAddToFoldList", "(", "FoldList", ",", "UseMI", ",", "UseOpIdx", ",", "&", "OpToFold", ",", "TII", ")", ";"], "ground_truth": ["return", ";"], "File": "SIFoldOperands", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50432, "Length": 265, "Cover_Rate": 0.43657331136738053} {"Template_token": ["", "static", "MachineOperand", "*", "getImmOrMaterializedImm", "(", "MachineRegisterInfo", "&", "MRI", ",", "MachineOperand", "&", "Op", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "Op", ".", "getSubReg", "(", ")", "!=", "", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "&", "Op", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "ImmSrc", "=", "Def", "->", "getOperand", "(", "", ")", ";", "if", "(", "ImmSrc", ".", "isImm", "(", ")", ")", "return", "&", "ImmSrc", ";", "}", "}", "return", "&", "Op", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "getImmOrMaterializedImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50433, "Length": 105, "Cover_Rate": 0.9813084112149533} {"Template_token": ["", "return", "IsScalar", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "getMovOpc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50434, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "static", "int", "getOModValue", "(", "unsigned", "Opc", ",", "int64_t", "Val", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "{", "switch", "(", "static_cast", "<", "uint32_t", ">", "(", "Val", ")", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "return", "", ";", "}", "}", "case", "", ":", "{", "switch", "(", "static_cast", "<", "uint16_t", ">", "(", "Val", ")", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIFoldOperands", "Func": "getOModValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50436, "Length": 86, "Cover_Rate": 0.688} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "++", "Count", ">", "", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "hasOneNonDBGUseInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50439, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "static", "bool", "hasOneNonDBGUseInst", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "Reg", ")", "{", "int", "Count", "=", "", ";", "for", "(", "auto", "I", "=", "MRI", ".", "use_instr_nodbg_begin", "(", "Reg", ")", ",", "E", "=", "MRI", ".", "use_instr_nodbg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "++", "Count", ">", "", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands", "Func": "hasOneNonDBGUseInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50440, "Length": 60, "Cover_Rate": 0.9836065573770492} {"Template_token": ["", "unsigned", "Op", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Op", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", "->", "getImm", "(", ")", ")", "return", "nullptr", ";", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "Src1", "->", "isReg", "(", ")", "||", "Src0", "->", "getReg", "(", ")", "!=", "Src1", "->", "getReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "Src1", "->", "getSubReg", "(", ")", "||", "Src0", "->", "getSubReg", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "nullptr", ";", "unsigned", "Src0Mods", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", "->", "getImm", "(", ")", ";"], "ground_truth": ["unsigned", "Src1Mods", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", "->", "getImm", "(", ")", ";"], "File": "SIFoldOperands", "Func": "isClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50441, "Length": 183, "Cover_Rate": 0.7038461538461539} {"Template_token": ["", "bool", "isCommuted", "(", ")", "const", "{"], "ground_truth": ["return", "Commuted", ";"], "File": "SIFoldOperands", "Func": "isCommuted", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50442, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isCommuted", "(", ")", "const", "{"], "ground_truth": ["return", "Commuted", ";"], "File": "SIFoldOperands", "Func": "isCommuted", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50443, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isFI", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "MachineOperand", "::", "MO_FrameIndex", ";"], "File": "SIFoldOperands", "Func": "isFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50444, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "Kind", "==", "MachineOperand", "::", "MO_FrameIndex", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "isFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50445, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "IsFMA", "=", "Opc", "==", "", ";", "bool", "IsF32", "=", "Opc", "==", "", ";", "unsigned", "Opc", "=", "IsFMA", "?", "", ":", "(", "IsF32", "?", "", ":", "", ")", ";", "const", "MCInstrDesc", "&", "MadDesc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "return", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "MadDesc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", ";", "}", "return", "false", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "isInlineConstantIfFolded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50448, "Length": 69, "Cover_Rate": 0.38764044943820225} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "static_cast", "<", "int", ">", "(", "OpNo", ")", "==", "Src2Idx", ")", "{", "bool", "IsFMA", "=", "Opc", "==", "", ";", "bool", "IsF32", "=", "Opc", "==", "", ";", "unsigned", "Opc", "=", "IsFMA", "?", "", ":", "(", "IsF32", "?", "", ":", "", ")", ";", "const", "MCInstrDesc", "&", "MadDesc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "return", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "MadDesc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIFoldOperands", "Func": "isInlineConstantIfFolded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50449, "Length": 94, "Cover_Rate": 0.5280898876404494} {"Template_token": ["", "std", "::", "pair", "<", "const", "MachineOperand", "*", ",", "int", ">", "FoldOperands", "::", "isOMod", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Op", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Op", ")", "{", "case", "", ":", "case", "", ":", "{", "if", "(", "(", "Op", "==", "", "&&", "ST", "->", "hasFP32Denormals", "(", ")", ")", "||", "(", "Op", "==", "", "&&", "ST", "->", "hasFP16Denormals", "(", ")", ")", ")", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";", "const", "MachineOperand", "*", "RegOp", "=", "nullptr", ";", "const", "MachineOperand", "*", "ImmOp", "=", "nullptr", ";", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src0", "->", "isImm", "(", ")", ")", "{", "ImmOp", "=", "Src0", ";", "RegOp", "=", "Src1", ";", "}", "else", "if", "(", "Src1", "->", "isImm", "(", ")", ")", "{", "ImmOp", "=", "Src1", ";", "RegOp", "=", "Src0", ";", "}", "else", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";", "int", "OMod", "=", "getOModValue", "(", "Op", ",", "ImmOp", "->", "getImm", "(", ")", ")", ";", "if", "(", "OMod", "==", "", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", ")", "return", "std", "::", "make_pair", "(", "nullptr", ",", "", ")", ";", "return", "std", "::", "make_pair", "(", "RegOp", ",", "OMod", ")", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "SIFoldOperands", "Func": "isOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50450, "Length": 264, "Cover_Rate": 0.518664047151277} {"Template_token": ["", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "MachineOperand", "::", "MO_Register", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "isReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50452, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isUseMIInFoldList", "(", "ArrayRef", "<", "FoldCandidate", ">", "FoldList", ",", "const", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["for", "(", "auto", "Candidate", ":", "FoldList", ")", "{"], "File": "SIFoldOperands", "Func": "isUseMIInFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50453, "Length": 24, "Cover_Rate": 0.6} {"Template_token": ["", "static", "bool", "isUseMIInFoldList", "(", "ArrayRef", "<", "FoldCandidate", ">", "FoldList", ",", "const", "MachineInstr", "*", "MI", ")", "{", "for", "(", "auto", "Candidate", ":", "FoldList", ")", "{"], "ground_truth": ["if", "(", "Candidate", ".", "UseMI", "==", "MI", ")", "return", "true", ";"], "File": "SIFoldOperands", "Func": "isUseMIInFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50454, "Length": 35, "Cover_Rate": 0.875} {"Template_token": ["", "return", "!", "UseMO", ".", "isUndef", "(", ")", "&&", "!", "TII", "->", "isSDWA", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "isUseSafeToFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50455, "Length": 17, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "static", "bool", "isUseSafeToFold", "(", "const", "InstrInfo", "*", "TII", ",", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "UseMO", ")", "{", "return", "!", "UseMO", ".", "isUndef", "(", ")", "&&", "!", "TII", "->", "isSDWA", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "isUseSafeToFold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50456, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "static", "void", "mutateCopyOp", "(", "MachineInstr", "&", "MI", ",", "const", "MCInstrDesc", "&", "NewDesc", ")", "{"], "ground_truth": ["MI", ".", "setDesc", "(", "NewDesc", ")", ";"], "File": "SIFoldOperands", "Func": "mutateCopyOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50457, "Length": 21, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "bool", "IsIEEEMode", "=", "ST", "->", "enableIEEEBit", "(", "MF", ")", "||", "!", "MFI", "->", "hasNoSignedZerosFPMath", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first", "(", "&", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "MBB", "->", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "SIFoldOperands", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50459, "Length": 198, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "MBB", "->", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "SIFoldOperands", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50460, "Length": 145, "Cover_Rate": 0.4882154882154882} {"Template_token": ["", "initializeFoldOperandsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "SIFoldOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50461, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "initializeFoldOperandsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "SIFoldOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50462, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";"], "ground_truth": ["unsigned", "NumOps", "=", "Desc", ".", "getNumOperands", "(", ")", "+", "Desc", ".", "getNumImplicitUses", "(", ")", "+", "Desc", ".", "getNumImplicitDefs", "(", ")", ";"], "File": "SIFoldOperands", "Func": "stripExtraCopyOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50463, "Length": 32, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "unsigned", "NumOps", "=", "Desc", ".", "getNumOperands", "(", ")", "+", "Desc", ".", "getNumImplicitUses", "(", ")", "+", "Desc", ".", "getNumImplicitDefs", "(", ")", ";", "for", "(", "unsigned", "I", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ";", "I", ">=", "NumOps", ";", "--", "I", ")", "MI", ".", "RemoveOperand", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "stripExtraCopyOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50464, "Length": 49, "Cover_Rate": 0.7101449275362319} {"Template_token": ["", "bool", "FoldAsMAD", "=", "tryAddToFoldList", "(", "FoldList", ",", "MI", ",", "OpNo", ",", "OpToFold", ",", "TII", ")", ";", "if", "(", "FoldAsMAD", ")", "{", "MI", "->", "untieRegOperand", "(", "OpNo", ")", ";", "return", "true", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";", "return", "true", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}"], "ground_truth": ["FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ",", "true", ")", ")", ";"], "File": "SIFoldOperands", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50465, "Length": 262, "Cover_Rate": 0.605080831408776} {"Template_token": ["", "if", "(", "FoldAsMAD", ")", "{", "MI", "->", "untieRegOperand", "(", "OpNo", ")", ";", "return", "true", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";", "return", "true", ";", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "OpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", "{"], "ground_truth": ["TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";"], "File": "SIFoldOperands", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50466, "Length": 226, "Cover_Rate": 0.5219399538106235} {"Template_token": ["", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "UseCopy", "?", "", ":", "", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "Src1", "->", "isImm", "(", ")", ")", "{", "int32_t", "NewImm", ";", "if", "(", "!", "evalBinaryInstruction", "(", "Opc", ",", "NewImm", ",", "Src0", "->", "getImm", "(", ")", ",", "Src1", "->", "getImm", "(", ")", ")", ")", "return", "false", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "bool", "IsSGPR", "=", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "Src0Idx", ")", ".", "ChangeToImmediate", "(", "NewImm", ")", ";", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "IsSGPR", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", "->", "isCommutable", "(", ")", ")", "return", "false", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "Src1", "->", "isImm", "(", ")", ")", "{", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";", "std", "::", "swap", "(", "Src0Idx", ",", "Src1Idx", ")", ";", "}", "int32_t", "Src1Val", "=", "static_cast", "<", "int32_t", ">", "(", "Src1", "->", "getImm", "(", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "if", "(", "Src1Val", "==", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "if", "(", "Src1Val", "==", "-", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Src1Idx", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "Opc", "==", "", ")", ")", ")", ";", "}", "else", "return", "false", ";", "return", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1Val", "==", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Src0Idx", ")", ";"], "ground_truth": ["mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "getMovOpc", "(", "Opc", "==", "", ")", ")", ")", ";"], "File": "SIFoldOperands", "Func": "tryConstantFoldOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50468, "Length": 342, "Cover_Rate": 0.4665757162346521} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "DefClamp", "<<", "", "<<", "*", "Def", "<<", "'\\n'", ")", ";", "DefClamp", "->", "setImm", "(", "", ")", ";", "MRI", "->", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands", "Func": "tryFoldClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50469, "Length": 62, "Cover_Rate": 0.37575757575757573} {"Template_token": ["", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", "->", "isIdenticalTo", "(", "*", "Src0", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ")", ";", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "Src2Idx", ")", ";", "MI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "src1", ")", ")", ";", "mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "Src0", "->", "isReg", "(", ")", "?", "(", "unsigned", ")", "", ":", "getMovOpc", "(", "false", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "tryFoldInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50470, "Length": 158, "Cover_Rate": 0.7707317073170732} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", "->", "isIdenticalTo", "(", "*", "Src0", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ")", ";", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "Src2Idx", ")", ";", "MI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "src1", ")", ")", ";"], "ground_truth": ["mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "Src0", "->", "isReg", "(", ")", "?", "(", "unsigned", ")", "", ":", "getMovOpc", "(", "false", ")", ")", ")", ";"], "File": "SIFoldOperands", "Func": "tryFoldInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50471, "Length": 150, "Cover_Rate": 0.7317073170731707} {"Template_token": ["", "if", "(", "TII", "->", "hasModifiersSet", "(", "*", "Def", ",", "", "::", "clamp", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "Def", "<<", "'\\n'", ")", ";", "DefOMod", "->", "setImm", "(", "OMod", ")", ";"], "ground_truth": ["MRI", "->", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "SIFoldOperands", "Func": "tryFoldOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50472, "Length": 69, "Cover_Rate": 0.33658536585365856} {"Template_token": ["", "static", "bool", "updateOperand", "(", "FoldCandidate", "&", "Fold", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "{", "MachineInstr", "*", "MI", "=", "Fold", ".", "UseMI", ";", "MachineOperand", "&", "Old", "=", "MI", "->", "getOperand", "(", "Fold", ".", "UseOpNo", ")", ";", "assert", "(", "Old", ".", "isReg", "(", ")", ")", ";", "if", "(", "Fold", ".", "isImm", "(", ")", ")", "{", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "OpNo", "=", "MI", "->", "getOperandNo", "(", "&", "Old", ")", ";", "int", "ModIdx", "=", "-", "", ";", "if", "(", "OpNo", "==", "", "(", "Opcode", ",", "", "::", "src0", ")", ")", "ModIdx", "=", "", "::", "src0_modifiers", ";", "else", "if", "(", "OpNo", "==", "", "(", "Opcode", ",", "", "::", "src1", ")", ")", "ModIdx", "=", "", "::", "src1_modifiers", ";", "else", "if", "(", "OpNo", "==", "", "(", "Opcode", ",", "", "::", "src2", ")", ")", "ModIdx", "=", "", "::", "src2_modifiers", ";", "assert", "(", "ModIdx", "!=", "-", "", ")", ";", "ModIdx", "=", "", "(", "Opcode", ",", "ModIdx", ")", ";", "MachineOperand", "&", "Mod", "=", "MI", "->", "getOperand", "(", "ModIdx", ")", ";", "unsigned", "Val", "=", "Mod", ".", "getImm", "(", ")", ";", "if", "(", "(", "Val", "&", "", ")", "||", "!", "(", "Val", "&", "", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "isUInt", "<", "", ">", "(", "Fold", ".", "ImmToFold", ")", ")", "{"], "File": "SIFoldOperands", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50473, "Length": 220, "Cover_Rate": 0.5092592592592593} {"Template_token": ["", "bool", "IsVMEM", "=", "isVMEMClauseInst", "(", "MI", ")", ";", "if", "(", "!", "isValidClauseInst", "(", "MI", ",", "IsVMEM", ")", ")", "continue", ";", "RegUse", "Defs", ",", "Uses", ";", "GCNDownwardRPTracker", "RPT", "(", "*", "LIS", ")", ";", "RPT", ".", "reset", "(", "MI", ")", ";", "if", "(", "!", "processRegUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "continue", ";", "unsigned", "Length", "=", "", ";", "for", "(", ";", "Next", "!=", "E", "&&", "Length", "<", "MaxClause", ";", "++", "Next", ")", "{", "if", "(", "!", "isValidClauseInst", "(", "*", "Next", ",", "IsVMEM", ")", ")", "break", ";", "if", "(", "!", "processRegUses", "(", "*", "Next", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "break", ";", "++", "Length", ";", "}", "if", "(", "Length", "<", "", ")", "continue", ";", "Changed", "=", "true", ";", "MFI", "->", "limitOccupancy", "(", "LastRecordedOccupancy", ")", ";", "auto", "B", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "BUNDLE", ")", ")", ";", "Ind", "->", "insertMachineInstrInMaps", "(", "*", "B", ")", ";", "for", "(", "auto", "BI", "=", "I", ";", "BI", "!=", "Next", ";", "++", "BI", ")", "{", "BI", "->", "bundleWithPred", "(", ")", ";", "Ind", "->", "removeSingleMachineInstrFromMaps", "(", "*", "BI", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "BI", "->", "defs", "(", ")", ")", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "true", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "unsigned", "S", "=", "R", ".", "second", ".", "first", "|", "RegState", "::", "EarlyClobber", ";", "if", "(", "!", "SubReg", ")", "S", "&=", "~", "(", "RegState", "::", "Undef", "|", "RegState", "::", "Dead", ")", ";", "B", ".", "addDef", "(", "R", ".", "first", ",", "S", ",", "SubReg", ")", ";", "}", ")", ";", "}"], "ground_truth": ["for", "(", "auto", "&&", "R", ":", "Uses", ")", "{"], "File": "SIFormMemoryClauses10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50474, "Length": 306, "Cover_Rate": 0.4629349470499244} {"Template_token": ["", "if", "(", "LaneMask", ".", "all", "(", ")", "||", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "LaneMask", "==", "MRI", "->", "getMaxLaneMaskForVReg", "(", "Reg", ")", ")", "{", "Func", "(", "", ")", ";", "return", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "unsigned", "E", "=", "TRI", "->", "getNumSubRegIndices", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "CoveringSubregs", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "{", "if", "(", "TRI", "->", "getSubClassWithSubReg", "(", "RC", ",", "Idx", ")", "!=", "RC", ")", "continue", ";", "LaneBitmask", "SubRegMask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Idx", ")", ";", "if", "(", "SubRegMask", "==", "LaneMask", ")", "{", "Func", "(", "Idx", ")", ";", "return", ";", "}", "if", "(", "(", "SubRegMask", "&", "~", "LaneMask", ")", ".", "any", "(", ")", "||", "(", "SubRegMask", "&", "LaneMask", ")", ".", "none", "(", ")", ")", "continue", ";", "CoveringSubregs", ".", "push_back", "(", "Idx", ")", ";", "}", "llvm", "::", "sort", "(", "CoveringSubregs", ",", "[", "this", "]", "(", "unsigned", "A", ",", "unsigned", "B", ")", "{", "LaneBitmask", "MaskA", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "A", ")", ";", "LaneBitmask", "MaskB", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "B", ")", ";", "unsigned", "NA", "=", "MaskA", ".", "getNumLanes", "(", ")", ";", "unsigned", "NB", "=", "MaskB", ".", "getNumLanes", "(", ")", ";", "if", "(", "NA", "!=", "NB", ")", "return", "NA", ">", "NB", ";", "return", "MaskA", ".", "getHighestLane", "(", ")", ">", "MaskB", ".", "getHighestLane", "(", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "SIFormMemoryClauses11", "Func": "forAllLanes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50475, "Length": 232, "Cover_Rate": 0.725} {"Template_token": ["", "if", "(", "LaneMask", ".", "all", "(", ")", "||", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "LaneMask", "==", "MRI", "->", "getMaxLaneMaskForVReg", "(", "Reg", ")", ")", "{", "Func", "(", "", ")", ";", "return", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "unsigned", "E", "=", "TRI", "->", "getNumSubRegIndices", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "CoveringSubregs", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "{", "if", "(", "TRI", "->", "getSubClassWithSubReg", "(", "RC", ",", "Idx", ")", "!=", "RC", ")", "continue", ";", "LaneBitmask", "SubRegMask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Idx", ")", ";", "if", "(", "SubRegMask", "==", "LaneMask", ")", "{", "Func", "(", "Idx", ")", ";", "return", ";", "}", "if", "(", "(", "SubRegMask", "&", "~", "LaneMask", ")", ".", "any", "(", ")", "||", "(", "SubRegMask", "&", "LaneMask", ")", ".", "none", "(", ")", ")", "continue", ";", "CoveringSubregs", ".", "push_back", "(", "Idx", ")", ";", "}", "llvm", "::", "sort", "(", "CoveringSubregs", ",", "[", "this", "]", "(", "unsigned", "A", ",", "unsigned", "B", ")", "{", "LaneBitmask", "MaskA", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "A", ")", ";", "LaneBitmask", "MaskB", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "B", ")", ";", "unsigned", "NA", "=", "MaskA", ".", "getNumLanes", "(", ")", ";", "unsigned", "NB", "=", "MaskB", ".", "getNumLanes", "(", ")", ";", "if", "(", "NA", "!=", "NB", ")", "return", "NA", ">", "NB", ";", "return", "MaskA", ".", "getHighestLane", "(", ")", ">", "MaskB", ".", "getHighestLane", "(", ")", ";", "}", ")", ";"], "ground_truth": ["for", "(", "unsigned", "Idx", ":", "CoveringSubregs", ")", "{"], "File": "SIFormMemoryClauses11", "Func": "forAllLanes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50476, "Length": 240, "Cover_Rate": 0.75} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "false", ";", "RegUse", "&", "Map", "=", "MO", ".", "isDef", "(", ")", "?", "Uses", ":", "Defs", ";", "auto", "Conflict", "=", "Map", ".", "find", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "Conflict", "==", "Map", ".", "end", "(", ")", ")", "continue", ";"], "File": "SIFormMemoryClauses14", "Func": "canBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50477, "Length": 92, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "auto", "Conflict", "=", "Map", ".", "find", "(", "Reg", ")", ";", "if", "(", "Conflict", "==", "Map", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "return", "false", ";", "LaneBitmask", "Mask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "(", "Conflict", "->", "second", ".", "second", "&", "Mask", ")", ".", "any", "(", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFormMemoryClauses14", "Func": "canBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50478, "Length": 67, "Cover_Rate": 0.4161490683229814} {"Template_token": ["", "void", "FormMemoryClauses", "::", "collectRegUses", "(", "const", "MachineInstr", "&", "MI", ",", "RegUse", "&", "Defs", ",", "RegUse", "&", "Uses", ")", "const", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "continue", ";"], "ground_truth": ["LaneBitmask", "Mask", "=", "Reg", ".", "isVirtual", "(", ")", "?", "TRI", "->", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ":", "LaneBitmask", "::", "getAll", "(", ")", ";"], "File": "SIFormMemoryClauses14", "Func": "collectRegUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50479, "Length": 87, "Cover_Rate": 0.5240963855421686} {"Template_token": ["", "auto", "Loc", "=", "Map", ".", "find", "(", "Reg", ")", ";", "unsigned", "State", "=", "getMopState", "(", "MO", ")", ";", "if", "(", "Loc", "==", "Map", ".", "end", "(", ")", ")", "{", "Map", "[", "Reg", "]", "=", "std", "::", "make_pair", "(", "State", ",", "Mask", ")", ";", "}", "else", "{", "Loc", "->", "second", ".", "first", "|=", "State", ";", "Loc", "->", "second", ".", "second", "|=", "Mask", ";", "}"], "ground_truth": ["}"], "File": "SIFormMemoryClauses14", "Func": "collectRegUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50480, "Length": 64, "Cover_Rate": 0.3855421686746988} {"Template_token": ["", "Func", "(", "", ")", ";", "return", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "unsigned", "E", "=", "TRI", "->", "getNumSubRegIndices", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "CoveringSubregs", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "{", "if", "(", "TRI", "->", "getSubClassWithSubReg", "(", "RC", ",", "Idx", ")", "!=", "RC", ")", "continue", ";", "LaneBitmask", "SubRegMask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Idx", ")", ";", "if", "(", "SubRegMask", "==", "LaneMask", ")", "{", "Func", "(", "Idx", ")", ";", "return", ";", "}", "if", "(", "(", "SubRegMask", "&", "~", "LaneMask", ")", ".", "any", "(", ")", "||", "(", "SubRegMask", "&", "LaneMask", ")", ".", "none", "(", ")", ")", "continue", ";", "CoveringSubregs", ".", "push_back", "(", "Idx", ")", ";", "}", "llvm", "::", "sort", "(", "CoveringSubregs", ",", "[", "this", "]", "(", "unsigned", "A", ",", "unsigned", "B", ")", "{", "LaneBitmask", "MaskA", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "A", ")", ";", "LaneBitmask", "MaskB", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "B", ")", ";", "unsigned", "NA", "=", "MaskA", ".", "getNumLanes", "(", ")", ";", "unsigned", "NB", "=", "MaskB", ".", "getNumLanes", "(", ")", ";", "if", "(", "NA", "!=", "NB", ")", "return", "NA", ">", "NB", ";"], "ground_truth": ["return", "MaskA", ".", "getHighestLane", "(", ")", ">", "MaskB", ".", "getHighestLane", "(", ")", ";"], "File": "SIFormMemoryClauses14", "Func": "forAllLanes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50481, "Length": 204, "Cover_Rate": 0.6394984326018809} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "CoveringSubregs", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "{", "if", "(", "TRI", "->", "getSubClassWithSubReg", "(", "RC", ",", "Idx", ")", "!=", "RC", ")", "continue", ";", "LaneBitmask", "SubRegMask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Idx", ")", ";", "if", "(", "SubRegMask", "==", "LaneMask", ")", "{", "Func", "(", "Idx", ")", ";", "return", ";", "}", "if", "(", "(", "SubRegMask", "&", "~", "LaneMask", ")", ".", "any", "(", ")", "||", "(", "SubRegMask", "&", "LaneMask", ")", ".", "none", "(", ")", ")", "continue", ";", "CoveringSubregs", ".", "push_back", "(", "Idx", ")", ";", "}", "llvm", "::", "sort", "(", "CoveringSubregs", ",", "[", "this", "]", "(", "unsigned", "A", ",", "unsigned", "B", ")", "{", "LaneBitmask", "MaskA", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "A", ")", ";", "LaneBitmask", "MaskB", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "B", ")", ";", "unsigned", "NA", "=", "MaskA", ".", "getNumLanes", "(", ")", ";", "unsigned", "NB", "=", "MaskB", ".", "getNumLanes", "(", ")", ";", "if", "(", "NA", "!=", "NB", ")", "return", "NA", ">", "NB", ";", "return", "MaskA", ".", "getHighestLane", "(", ")", ">", "MaskB", ".", "getHighestLane", "(", ")", ";", "}", ")", ";", "for", "(", "unsigned", "Idx", ":", "CoveringSubregs", ")", "{", "LaneBitmask", "SubRegMask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Idx", ")", ";"], "ground_truth": ["if", "(", "(", "SubRegMask", "&", "~", "LaneMask", ")", ".", "any", "(", ")", "||", "(", "SubRegMask", "&", "LaneMask", ")", ".", "none", "(", ")", ")", "continue", ";"], "File": "SIFormMemoryClauses14", "Func": "forAllLanes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50482, "Length": 221, "Cover_Rate": 0.6927899686520376} {"Template_token": ["", "if", "(", "MO", ".", "isKill", "(", ")", ")", "S", "|=", "RegState", "::", "Kill", ";", "if", "(", "MO", ".", "isEarlyClobber", "(", ")", ")", "S", "|=", "RegState", "::", "EarlyClobber", ";", "if", "(", "MO", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", "&&", "MO", ".", "isRenamable", "(", ")", ")", "S", "|=", "RegState", "::", "Renamable", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "SIFormMemoryClauses14", "Func": "getMopState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50483, "Length": 56, "Cover_Rate": 0.49557522123893805} {"Template_token": ["", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "bool", "IsVMEM", "=", "isVMEMClauseInst", "(", "MI", ")", ";", "if", "(", "!", "isValidClauseInst", "(", "MI", ",", "IsVMEM", ")", ")", "continue", ";", "RegUse", "Defs", ",", "Uses", ";", "GCNDownwardRPTracker", "RPT", "(", "*", "LIS", ")", ";", "RPT", ".", "reset", "(", "MI", ")", ";", "if", "(", "!", "processRegUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "continue", ";", "unsigned", "Length", "=", "", ";", "for", "(", ";", "Next", "!=", "E", "&&", "Length", "<", "FuncMaxClause", ";", "++", "Next", ")", "{", "if", "(", "!", "isValidClauseInst", "(", "*", "Next", ",", "IsVMEM", ")", ")", "break", ";", "if", "(", "!", "processRegUses", "(", "*", "Next", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "break", ";", "++", "Length", ";", "}", "if", "(", "Length", "<", "", ")", "continue", ";", "Changed", "=", "true", ";", "MFI", "->", "limitOccupancy", "(", "LastRecordedOccupancy", ")", ";", "auto", "B", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "BUNDLE", ")", ")", ";", "Ind", "->", "insertMachineInstrInMaps", "(", "*", "B", ")", ";"], "ground_truth": ["for", "(", "auto", "BI", "=", "I", ";", "BI", "!=", "Next", ";", "++", "BI", ")", "{"], "File": "SIFormMemoryClauses14", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50484, "Length": 232, "Cover_Rate": 0.34268833087149186} {"Template_token": ["", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "false", ";", "RegUse", "&", "Map", "=", "MO", ".", "isDef", "(", ")", "?", "Uses", ":", "Defs", ";", "auto", "Conflict", "=", "Map", ".", "find", "(", "Reg", ")", ";", "if", "(", "Conflict", "==", "Map", ".", "end", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "false", ";"], "File": "SIFormMemoryClauses1", "Func": "canBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50486, "Length": 68, "Cover_Rate": 0.41975308641975306} {"Template_token": ["", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "false", ";", "RegUse", "&", "Map", "=", "MO", ".", "isDef", "(", ")", "?", "Uses", ":", "Defs", ";", "auto", "Conflict", "=", "Map", ".", "find", "(", "Reg", ")", ";", "if", "(", "Conflict", "==", "Map", ".", "end", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "false", ";"], "File": "SIFormMemoryClauses1", "Func": "canBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50487, "Length": 59, "Cover_Rate": 0.36419753086419754} {"Template_token": ["", "void", "FormMemoryClauses", "::", "collectRegUses", "(", "const", "MachineInstr", "&", "MI", ",", "RegUse", "&", "Defs", ",", "RegUse", "&", "Uses", ")", "const", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "continue", ";", "LaneBitmask", "Mask", "=", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "?", "TRI", "->", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ":", "LaneBitmask", "::", "getAll", "(", ")", ";", "RegUse", "&", "Map", "=", "MO", ".", "isDef", "(", ")", "?", "Defs", ":", "Uses", ";", "auto", "Loc", "=", "Map", ".", "find", "(", "Reg", ")", ";", "unsigned", "State", "=", "getMopState", "(", "MO", ")", ";", "if", "(", "Loc", "==", "Map", ".", "end", "(", ")", ")", "{", "Map", "[", "Reg", "]", "=", "std", "::", "make_pair", "(", "State", ",", "Mask", ")", ";", "}", "else", "{"], "ground_truth": ["Loc", "->", "second", ".", "first", "|=", "State", ";"], "File": "SIFormMemoryClauses1", "Func": "collectRegUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50488, "Length": 156, "Cover_Rate": 0.9341317365269461} {"Template_token": ["", "void", "FormMemoryClauses", "::", "forAllLanes", "(", "unsigned", "Reg", ",", "LaneBitmask", "LaneMask", ",", "Callable", "Func", ")", "const", "{", "if", "(", "LaneMask", ".", "all", "(", ")", "||", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "LaneMask", "==", "MRI", "->", "getMaxLaneMaskForVReg", "(", "Reg", ")", ")", "{", "Func", "(", "", ")", ";", "return", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "unsigned", "E", "=", "TRI", "->", "getNumSubRegIndices", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "CoveringSubregs", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "{", "if", "(", "TRI", "->", "getSubClassWithSubReg", "(", "RC", ",", "Idx", ")", "!=", "RC", ")", "continue", ";", "LaneBitmask", "SubRegMask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Idx", ")", ";", "if", "(", "SubRegMask", "==", "LaneMask", ")", "{"], "ground_truth": ["Func", "(", "Idx", ")", ";"], "File": "SIFormMemoryClauses1", "Func": "forAllLanes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50489, "Length": 130, "Cover_Rate": 0.40625} {"Template_token": ["", "static", "unsigned", "getMopState", "(", "const", "MachineOperand", "&", "MO", ")", "{", "unsigned", "S", "=", "", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "S", "|=", "RegState", "::", "Implicit", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "S", "|=", "RegState", "::", "Dead", ";", "if", "(", "MO", ".", "isUndef", "(", ")", ")", "S", "|=", "RegState", "::", "Undef", ";"], "ground_truth": ["if", "(", "MO", ".", "isKill", "(", ")", ")", "S", "|=", "RegState", "::", "Kill", ";"], "File": "SIFormMemoryClauses1", "Func": "getMopState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50490, "Length": 71, "Cover_Rate": 0.6228070175438597} {"Template_token": ["", "if", "(", "MO", ".", "isEarlyClobber", "(", ")", ")", "S", "|=", "RegState", "::", "EarlyClobber", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "MO", ".", "isRenamable", "(", ")", ")", "S", "|=", "RegState", "::", "Renamable", ";"], "File": "SIFormMemoryClauses1", "Func": "getMopState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50491, "Length": 39, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "if", "(", "IsVMEMClause", "&&", "!", "isVMEMClauseInst", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "!", "IsVMEMClause", "&&", "!", "isSMEMClauseInst", "(", "MI", ")", ")", "return", "false", ";", "for", "(", "const", "MachineOperand", "&", "ResMO", ":", "MI", ".", "defs", "(", ")", ")", "{", "Register", "ResReg", "=", "ResMO", ".", "getReg", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "ResReg", ")", "return", "false", ";", "}"], "ground_truth": ["break", ";"], "File": "SIFormMemoryClauses1", "Func": "isValidClauseInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50492, "Length": 97, "Cover_Rate": 0.5300546448087432} {"Template_token": ["", "if", "(", "!", "isValidClauseInst", "(", "MI", ",", "IsVMEM", ")", ")", "continue", ";", "RegUse", "Defs", ",", "Uses", ";", "GCNDownwardRPTracker", "RPT", "(", "*", "LIS", ")", ";", "RPT", ".", "reset", "(", "MI", ")", ";", "if", "(", "!", "processRegUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "continue", ";", "unsigned", "Length", "=", "", ";", "for", "(", ";", "Next", "!=", "E", "&&", "Length", "<", "FuncMaxClause", ";", "++", "Next", ")", "{", "if", "(", "!", "isValidClauseInst", "(", "*", "Next", ",", "IsVMEM", ")", ")", "break", ";", "if", "(", "!", "processRegUses", "(", "*", "Next", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "break", ";", "++", "Length", ";", "}", "if", "(", "Length", "<", "", ")", "continue", ";", "Changed", "=", "true", ";", "MFI", "->", "limitOccupancy", "(", "LastRecordedOccupancy", ")", ";", "auto", "B", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "BUNDLE", ")", ")", ";", "Ind", "->", "insertMachineInstrInMaps", "(", "*", "B", ")", ";", "for", "(", "auto", "BI", "=", "I", ";", "BI", "!=", "Next", ";", "++", "BI", ")", "{", "BI", "->", "bundleWithPred", "(", ")", ";", "Ind", "->", "removeSingleMachineInstrFromMaps", "(", "*", "BI", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "BI", "->", "defs", "(", ")", ")", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "true", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "unsigned", "S", "=", "R", ".", "second", ".", "first", "|", "RegState", "::", "EarlyClobber", ";", "if", "(", "!", "SubReg", ")", "S", "&=", "~", "(", "RegState", "::", "Undef", "|", "RegState", "::", "Dead", ")", ";", "B", ".", "addDef", "(", "R", ".", "first", ",", "S", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "B", ".", "addUse", "(", "R", ".", "first", ",", "R", ".", "second", ".", "first", "&", "~", "RegState", "::", "Kill", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "unsigned", "Reg", "=", "R", ".", "first", ";", "Uses", ".", "erase", "(", "Reg", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "unsigned", "Reg", "=", "R", ".", "first", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";"], "File": "SIFormMemoryClauses1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50493, "Length": 424, "Cover_Rate": 0.6244477172312224} {"Template_token": ["", "if", "(", "!", "isValidClauseInst", "(", "*", "Next", ",", "IsVMEM", ")", ")", "break", ";", "if", "(", "!", "processRegUses", "(", "*", "Next", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "break", ";", "++", "Length", ";", "}", "if", "(", "Length", "<", "", ")", "continue", ";", "Changed", "=", "true", ";", "MFI", "->", "limitOccupancy", "(", "LastRecordedOccupancy", ")", ";", "auto", "B", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "BUNDLE", ")", ")", ";", "Ind", "->", "insertMachineInstrInMaps", "(", "*", "B", ")", ";", "for", "(", "auto", "BI", "=", "I", ";", "BI", "!=", "Next", ";", "++", "BI", ")", "{", "BI", "->", "bundleWithPred", "(", ")", ";", "Ind", "->", "removeSingleMachineInstrFromMaps", "(", "*", "BI", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "BI", "->", "defs", "(", ")", ")", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "true", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "unsigned", "S", "=", "R", ".", "second", ".", "first", "|", "RegState", "::", "EarlyClobber", ";", "if", "(", "!", "SubReg", ")", "S", "&=", "~", "(", "RegState", "::", "Undef", "|", "RegState", "::", "Dead", ")", ";", "B", ".", "addDef", "(", "R", ".", "first", ",", "S", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "B", ".", "addUse", "(", "R", ".", "first", ",", "R", ".", "second", ".", "first", "&", "~", "RegState", "::", "Kill", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "unsigned", "Reg", "=", "R", ".", "first", ";", "Uses", ".", "erase", "(", "Reg", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "unsigned", "Reg", "=", "R", ".", "first", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";"], "File": "SIFormMemoryClauses1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50494, "Length": 357, "Cover_Rate": 0.5257731958762887} {"Template_token": ["", "if", "(", "", "(", "MI", ".", "getOpcode", "(", ")", ")", "!=", "-", "", "||", "", "(", "MI", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", "return", "false", ";", "if", "(", "IsVMEMClause", "&&", "!", "isVMEMClauseInst", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "!", "IsVMEMClause", "&&", "!", "isSMEMClauseInst", "(", "MI", ")", ")", "return", "false", ";", "for", "(", "const", "MachineOperand", "&", "ResMO", ":", "MI", ".", "defs", "(", ")", ")", "{", "unsigned", "ResReg", "=", "ResMO", ".", "getReg", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "ResReg", ")", "return", "false", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "SIFormMemoryClauses2", "Func": "isValidClauseInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50495, "Length": 127, "Cover_Rate": 0.6939890710382514} {"Template_token": ["", "unsigned", "ResReg", "=", "ResMO", ".", "getReg", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "ResReg", ")", "return", "false", ";", "}"], "ground_truth": ["break", ";"], "File": "SIFormMemoryClauses2", "Func": "isValidClauseInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50496, "Length": 56, "Cover_Rate": 0.30601092896174864} {"Template_token": ["", "MFI", "->", "limitOccupancy", "(", "LastRecordedOccupancy", ")", ";", "auto", "B", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "BUNDLE", ")", ")", ";", "Ind", "->", "insertMachineInstrInMaps", "(", "*", "B", ")", ";", "for", "(", "auto", "BI", "=", "I", ";", "BI", "!=", "Next", ";", "++", "BI", ")", "{", "BI", "->", "bundleWithPred", "(", ")", ";", "Ind", "->", "removeSingleMachineInstrFromMaps", "(", "*", "BI", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "BI", "->", "defs", "(", ")", ")", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "true", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "unsigned", "S", "=", "R", ".", "second", ".", "first", "|", "RegState", "::", "EarlyClobber", ";", "if", "(", "!", "SubReg", ")", "S", "&=", "~", "(", "RegState", "::", "Undef", "|", "RegState", "::", "Dead", ")", ";", "B", ".", "addDef", "(", "R", ".", "first", ",", "S", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "B", ".", "addUse", "(", "R", ".", "first", ",", "R", ".", "second", ".", "first", "&", "~", "RegState", "::", "Kill", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "R", ".", "first", ";"], "File": "SIFormMemoryClauses2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50497, "Length": 251, "Cover_Rate": 0.3696612665684831} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "false", ";", "const", "RegUse", "&", "Map", "=", "MO", ".", "isDef", "(", ")", "?", "Uses", ":", "Defs", ";", "auto", "Conflict", "=", "Map", ".", "find", "(", "Reg", ")", ";", "if", "(", "Conflict", "==", "Map", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "return", "false", ";", "LaneBitmask", "Mask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "(", "Conflict", "->", "second", ".", "second", "&", "Mask", ")", ".", "any", "(", ")", ")", "return", "false", ";"], "File": "SIFormMemoryClauses5", "Func": "canBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50498, "Length": 112, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "bool", "FormMemoryClauses", "::", "canBundle", "(", "const", "MachineInstr", "&", "MI", ",", "const", "RegUse", "&", "Defs", ",", "const", "RegUse", "&", "Uses", ")", "const", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "false", ";", "const", "RegUse", "&", "Map", "=", "MO", ".", "isDef", "(", ")", "?", "Uses", ":", "Defs", ";", "auto", "Conflict", "=", "Map", ".", "find", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "Conflict", "==", "Map", ".", "end", "(", ")", ")", "continue", ";"], "File": "SIFormMemoryClauses5", "Func": "canBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50499, "Length": 115, "Cover_Rate": 0.7012195121951219} {"Template_token": ["", "RPT", ".", "advanceToNext", "(", ")", ";", "GCNRegPressure", "MaxPressure", "=", "RPT", ".", "moveMaxPressure", "(", ")", ";", "unsigned", "Occupancy", "=", "MaxPressure", ".", "getOccupancy", "(", "*", "ST", ")", ";", "if", "(", "Occupancy", ">=", "MFI", "->", "getMinAllowedOccupancy", "(", ")", "&&", "MaxPressure", ".", "getVGPRNum", "(", "ST", "->", "hasGFX90AInsts", "(", ")", ")", "<=", "MaxVGPRs", "/", "", "&&", "MaxPressure", ".", "getSGPRNum", "(", ")", "<=", "MaxSGPRs", "/", "", ")", "{", "LastRecordedOccupancy", "=", "Occupancy", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFormMemoryClauses5", "Func": "checkPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50500, "Length": 69, "Cover_Rate": 0.7752808988764045} {"Template_token": ["", "bool", "FormMemoryClauses", "::", "checkPressure", "(", "const", "MachineInstr", "&", "MI", ",", "GCNDownwardRPTracker", "&", "RPT", ")", "{", "RPT", ".", "advanceToNext", "(", ")", ";", "GCNRegPressure", "MaxPressure", "=", "RPT", ".", "moveMaxPressure", "(", ")", ";", "unsigned", "Occupancy", "=", "MaxPressure", ".", "getOccupancy", "(", "*", "ST", ")", ";", "if", "(", "Occupancy", ">=", "MFI", "->", "getMinAllowedOccupancy", "(", ")", "&&", "MaxPressure", ".", "getVGPRNum", "(", "ST", "->", "hasGFX90AInsts", "(", ")", ")", "<=", "MaxVGPRs", "/", "", "&&", "MaxPressure", ".", "getSGPRNum", "(", ")", "<=", "MaxSGPRs", "/", "", ")", "{", "LastRecordedOccupancy", "=", "Occupancy", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFormMemoryClauses5", "Func": "checkPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50501, "Length": 89, "Cover_Rate": 1.0} {"Template_token": ["", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "IsSSA", ")", ";"], "ground_truth": ["}"], "File": "SIFormMemoryClauses5", "Func": "getClearedProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50503, "Length": 15, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "if", "(", "!", "IsVMEMClause", "&&", "!", "isSMEMClauseInst", "(", "MI", ")", ")", "return", "false", ";", "for", "(", "const", "MachineOperand", "&", "ResMO", ":", "MI", ".", "defs", "(", ")", ")", "{", "Register", "ResReg", "=", "ResMO", ".", "getReg", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "ResReg", ")", "return", "false", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "SIFormMemoryClauses5", "Func": "isValidClauseInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50504, "Length": 85, "Cover_Rate": 0.5059523809523809} {"Template_token": ["", "if", "(", "MI", ".", "isBundled", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "InstrInfo", "::", "isAtomic", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "IsVMEMClause", "&&", "!", "isVMEMClauseInst", "(", "MI", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "IsVMEMClause", "&&", "!", "isSMEMClauseInst", "(", "MI", ")", ")", "return", "false", ";"], "File": "SIFormMemoryClauses5", "Func": "isValidClauseInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50505, "Length": 68, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "RPT", ".", "advanceBeforeNext", "(", ")", ";", "}", "const", "GCNRPTracker", "::", "LiveRegSet", "LiveRegsCopy", "(", "RPT", ".", "getLiveRegs", "(", ")", ")", ";", "RegUse", "Defs", ",", "Uses", ";", "if", "(", "!", "processRegUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "{", "RPT", ".", "reset", "(", "MI", ",", "&", "LiveRegsCopy", ")", ";", "continue", ";", "}", "MachineBasicBlock", "::", "iterator", "LastClauseInst", "=", "Next", ";", "unsigned", "Length", "=", "", ";", "for", "(", ";", "Next", "!=", "E", "&&", "Length", "<", "FuncMaxClause", ";", "++", "Next", ")", "{", "if", "(", "Next", "->", "isMetaInstruction", "(", ")", ")", "continue", ";", "if", "(", "!", "isValidClauseInst", "(", "*", "Next", ",", "IsVMEM", ")", ")", "break", ";", "if", "(", "!", "processRegUses", "(", "*", "Next", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "break", ";", "LastClauseInst", "=", "Next", ";", "++", "Length", ";", "}", "if", "(", "Length", "<", "", ")", "{", "RPT", ".", "reset", "(", "MI", ",", "&", "LiveRegsCopy", ")", ";", "continue", ";", "}", "Changed", "=", "true", ";", "MFI", "->", "limitOccupancy", "(", "LastRecordedOccupancy", ")", ";", "assert", "(", "!", "LastClauseInst", "->", "isMetaInstruction", "(", ")", ")", ";", "SlotIndex", "ClauseLiveInIdx", "=", "LIS", "->", "getInstructionIndex", "(", "MI", ")", ";", "SlotIndex", "ClauseLiveOutIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "LastClauseInst", ")", ".", "getNextIndex", "(", ")", ";", "MachineInstrBuilder", "Kill", ";", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "Register", "Reg", "=", "R", ".", "first", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "continue", ";", "SmallVector", "<", "std", "::", "tuple", "<", "unsigned", ",", "unsigned", ">>", "KillOps", ";", "const", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "R", ".", "first", ")", ";", "if", "(", "!", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "if", "(", "!", "LI", ".", "liveAt", "(", "ClauseLiveOutIdx", ")", ")", "{", "KillOps", ".", "emplace_back", "(", "R", ".", "second", ".", "first", "|", "RegState", "::", "Kill", ",", "", ")", ";", "}", "}", "else", "{", "LaneBitmask", "KilledMask", ";", "for", "(", "const", "LiveInterval", "::", "SubRange", "&", "SR", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "SR", ".", "liveAt", "(", "ClauseLiveInIdx", ")", "&&", "!", "SR", ".", "liveAt", "(", "ClauseLiveOutIdx", ")", ")", "KilledMask", "|=", "SR", ".", "LaneMask", ";", "}"], "ground_truth": ["if", "(", "KilledMask", ".", "none", "(", ")", ")", "continue", ";"], "File": "SIFormMemoryClauses5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50506, "Length": 344, "Cover_Rate": 0.3735070575461455} {"Template_token": ["", "}", "if", "(", "Length", "<", "", ")", "{", "RPT", ".", "reset", "(", "MI", ",", "&", "LiveRegsCopy", ")", ";", "continue", ";", "}", "Changed", "=", "true", ";", "MFI", "->", "limitOccupancy", "(", "LastRecordedOccupancy", ")", ";", "auto", "B", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "BUNDLE", ")", ")", ";", "Ind", "->", "insertMachineInstrInMaps", "(", "*", "B", ")", ";", "RPT", ".", "reset", "(", "*", "B", ",", "&", "LiveRegsCopy", ")", ";", "for", "(", "auto", "BI", "=", "I", ";", "BI", "!=", "Next", ";", "++", "BI", ")", "{", "BI", "->", "bundleWithPred", "(", ")", ";", "Ind", "->", "removeSingleMachineInstrFromMaps", "(", "*", "BI", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "BI", "->", "defs", "(", ")", ")", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "true", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "unsigned", "S", "=", "R", ".", "second", ".", "first", "|", "RegState", "::", "EarlyClobber", ";", "if", "(", "!", "SubReg", ")", "S", "&=", "~", "(", "RegState", "::", "Undef", "|", "RegState", "::", "Dead", ")", ";", "B", ".", "addDef", "(", "R", ".", "first", ",", "S", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "B", ".", "addUse", "(", "R", ".", "first", ",", "R", ".", "second", ".", "first", "&", "~", "RegState", "::", "Kill", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "Register", "Reg", "=", "R", ".", "first", ";", "Uses", ".", "erase", "(", "Reg", ")", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "continue", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "Register", "Reg", "=", "R", ".", "first", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "continue", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "SIFormMemoryClauses7", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50507, "Length": 365, "Cover_Rate": 0.48089591567852435} {"Template_token": ["", "bool", "FormMemoryClauses", "::", "canBundle", "(", "const", "MachineInstr", "&", "MI", ",", "RegUse", "&", "Defs", ",", "RegUse", "&", "Uses", ")", "const", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "false", ";"], "ground_truth": ["RegUse", "&", "Map", "=", "MO", ".", "isDef", "(", ")", "?", "Uses", ":", "Defs", ";"], "File": "SIFormMemoryClauses", "Func": "canBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50509, "Length": 90, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "Occupancy", ">=", "MFI", "->", "getMinAllowedOccupancy", "(", ")", "&&", "MaxPressure", ".", "getVGPRNum", "(", ")", "<=", "MaxVGPRs", "&&", "MaxPressure", ".", "getSGPRNum", "(", ")", "<=", "MaxSGPRs", ")", "{"], "ground_truth": ["LastRecordedOccupancy", "=", "Occupancy", ";"], "File": "SIFormMemoryClauses", "Func": "checkPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50510, "Length": 31, "Cover_Rate": 0.3875} {"Template_token": ["", "bool", "FormMemoryClauses", "::", "checkPressure", "(", "const", "MachineInstr", "&", "MI", ",", "GCNDownwardRPTracker", "&", "RPT", ")", "{", "RPT", ".", "advanceToNext", "(", ")", ";", "GCNRegPressure", "MaxPressure", "=", "RPT", ".", "moveMaxPressure", "(", ")", ";", "unsigned", "Occupancy", "=", "MaxPressure", ".", "getOccupancy", "(", "*", "ST", ")", ";", "if", "(", "Occupancy", ">=", "MFI", "->", "getMinAllowedOccupancy", "(", ")", "&&", "MaxPressure", ".", "getVGPRNum", "(", ")", "<=", "MaxVGPRs", "&&", "MaxPressure", ".", "getSGPRNum", "(", ")", "<=", "MaxSGPRs", ")", "{", "LastRecordedOccupancy", "=", "Occupancy", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFormMemoryClauses", "Func": "checkPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50511, "Length": 80, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "State", "=", "getMopState", "(", "MO", ")", ";", "if", "(", "Loc", "==", "Map", ".", "end", "(", ")", ")", "{", "Map", "[", "Reg", "]", "=", "std", "::", "make_pair", "(", "State", ",", "Mask", ")", ";", "}", "else", "{", "Loc", "->", "second", ".", "first", "|=", "State", ";", "Loc", "->", "second", ".", "second", "|=", "Mask", ";"], "ground_truth": ["}"], "File": "SIFormMemoryClauses", "Func": "collectRegUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50512, "Length": 53, "Cover_Rate": 0.31736526946107785} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createFormMemoryClausesPass", "(", ")", "{"], "ground_truth": ["return", "new", "FormMemoryClauses", "(", ")", ";"], "File": "SIFormMemoryClauses", "Func": "createSIFormMemoryClausesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50513, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createFormMemoryClausesPass", "(", ")", "{", "return", "new", "FormMemoryClauses", "(", ")", ";"], "ground_truth": ["}"], "File": "SIFormMemoryClauses", "Func": "createSIFormMemoryClausesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50514, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "LaneMask", ".", "all", "(", ")", "||", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "LaneMask", "==", "MRI", "->", "getMaxLaneMaskForVReg", "(", "Reg", ")", ")", "{", "Func", "(", "", ")", ";", "return", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "unsigned", "E", "=", "TRI", "->", "getNumSubRegIndices", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "CoveringSubregs", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "{", "if", "(", "TRI", "->", "getSubClassWithSubReg", "(", "RC", ",", "Idx", ")", "!=", "RC", ")", "continue", ";", "LaneBitmask", "SubRegMask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Idx", ")", ";", "if", "(", "SubRegMask", "==", "LaneMask", ")", "{", "Func", "(", "Idx", ")", ";", "return", ";", "}", "if", "(", "(", "SubRegMask", "&", "~", "LaneMask", ")", ".", "any", "(", ")", "||", "(", "SubRegMask", "&", "LaneMask", ")", ".", "none", "(", ")", ")", "continue", ";", "CoveringSubregs", ".", "push_back", "(", "Idx", ")", ";", "}", "llvm", "::", "sort", "(", "CoveringSubregs", ".", "begin", "(", ")", ",", "CoveringSubregs", ".", "end", "(", ")", ",", "[", "this", "]", "(", "unsigned", "A", ",", "unsigned", "B", ")", "{", "LaneBitmask", "MaskA", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "A", ")", ";", "LaneBitmask", "MaskB", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "B", ")", ";", "unsigned", "NA", "=", "MaskA", ".", "getNumLanes", "(", ")", ";", "unsigned", "NB", "=", "MaskB", ".", "getNumLanes", "(", ")", ";", "if", "(", "NA", "!=", "NB", ")", "return", "NA", ">", "NB", ";", "return", "MaskA", ".", "getHighestLane", "(", ")", ">", "MaskB", ".", "getHighestLane", "(", ")", ";", "}", ")", ";", "for", "(", "unsigned", "Idx", ":", "CoveringSubregs", ")", "{", "LaneBitmask", "SubRegMask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Idx", ")", ";"], "ground_truth": ["if", "(", "(", "SubRegMask", "&", "~", "LaneMask", ")", ".", "any", "(", ")", "||", "(", "SubRegMask", "&", "LaneMask", ")", ".", "none", "(", ")", ")", "continue", ";"], "File": "SIFormMemoryClauses", "Func": "forAllLanes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50515, "Length": 285, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "if", "(", "SubRegMask", "==", "LaneMask", ")", "{", "Func", "(", "Idx", ")", ";", "return", ";", "}", "if", "(", "(", "SubRegMask", "&", "~", "LaneMask", ")", ".", "any", "(", ")", "||", "(", "SubRegMask", "&", "LaneMask", ")", ".", "none", "(", ")", ")", "continue", ";", "CoveringSubregs", ".", "push_back", "(", "Idx", ")", ";", "}", "llvm", "::", "sort", "(", "CoveringSubregs", ".", "begin", "(", ")", ",", "CoveringSubregs", ".", "end", "(", ")", ",", "[", "this", "]", "(", "unsigned", "A", ",", "unsigned", "B", ")", "{", "LaneBitmask", "MaskA", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "A", ")", ";", "LaneBitmask", "MaskB", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "B", ")", ";", "unsigned", "NA", "=", "MaskA", ".", "getNumLanes", "(", ")", ";", "unsigned", "NB", "=", "MaskB", ".", "getNumLanes", "(", ")", ";", "if", "(", "NA", "!=", "NB", ")", "return", "NA", ">", "NB", ";", "return", "MaskA", ".", "getHighestLane", "(", ")", ">", "MaskB", ".", "getHighestLane", "(", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "SIFormMemoryClauses", "Func": "forAllLanes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50516, "Length": 140, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "if", "(", "MO", ".", "isEarlyClobber", "(", ")", ")", "S", "|=", "RegState", "::", "EarlyClobber", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "MO", ".", "isRenamable", "(", ")", ")", "S", "|=", "RegState", "::", "Renamable", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "SIFormMemoryClauses", "Func": "getMopState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50517, "Length": 43, "Cover_Rate": 0.37719298245614036} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIFormMemoryClauses", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50519, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "static", "bool", "isSMEMClauseInst", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "InstrInfo", "::", "isSMRD", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIFormMemoryClauses", "Func": "isSMEMClauseInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50520, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isSMEMClauseInst", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "InstrInfo", "::", "isSMRD", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIFormMemoryClauses", "Func": "isSMEMClauseInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50521, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isValidClauseInst", "(", "const", "MachineInstr", "&", "MI", ",", "bool", "IsVMEMClause", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "||", "MI", ".", "isBundled", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "return", "false", ";"], "File": "SIFormMemoryClauses", "Func": "isValidClauseInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50522, "Length": 48, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "MI", ".", "isDebugValue", "(", ")", "||", "MI", ".", "isBundled", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "", "(", "MI", ".", "getOpcode", "(", ")", ")", "!=", "-", "", "||", "", "(", "MI", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "IsVMEMClause", "&&", "!", "isVMEMClauseInst", "(", "MI", ")", ")", "return", "false", ";"], "File": "SIFormMemoryClauses", "Func": "isValidClauseInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50523, "Length": 77, "Cover_Rate": 0.6875} {"Template_token": ["", "bool", "FormMemoryClauses", "::", "processRegUses", "(", "const", "MachineInstr", "&", "MI", ",", "RegUse", "&", "Defs", ",", "RegUse", "&", "Uses", ",", "GCNDownwardRPTracker", "&", "RPT", ")", "{"], "ground_truth": ["if", "(", "!", "canBundle", "(", "MI", ",", "Defs", ",", "Uses", ")", ")", "return", "false", ";"], "File": "SIFormMemoryClauses", "Func": "processRegUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50526, "Length": 38, "Cover_Rate": 0.59375} {"Template_token": ["", "if", "(", "!", "canBundle", "(", "MI", ",", "Defs", ",", "Uses", ")", ")", "return", "false", ";", "if", "(", "!", "checkPressure", "(", "MI", ",", "RPT", ")", ")", "return", "false", ";"], "ground_truth": ["collectRegUses", "(", "MI", ",", "Defs", ",", "Uses", ")", ";"], "File": "SIFormMemoryClauses", "Func": "processRegUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50527, "Length": 37, "Cover_Rate": 0.578125} {"Template_token": ["", "GCNDownwardRPTracker", "RPT", "(", "*", "LIS", ")", ";", "RPT", ".", "reset", "(", "MI", ")", ";", "if", "(", "!", "processRegUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "continue", ";", "unsigned", "Length", "=", "", ";", "for", "(", ";", "Next", "!=", "E", "&&", "Length", "<", "MaxClause", ";", "++", "Next", ")", "{", "if", "(", "!", "isValidClauseInst", "(", "*", "Next", ",", "IsVMEM", ")", ")", "break", ";", "if", "(", "!", "processRegUses", "(", "*", "Next", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "break", ";", "++", "Length", ";", "}", "if", "(", "Length", "<", "", ")", "continue", ";", "Changed", "=", "true", ";", "MFI", "->", "limitOccupancy", "(", "LastRecordedOccupancy", ")", ";", "auto", "B", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "BUNDLE", ")", ")", ";", "Ind", "->", "insertMachineInstrInMaps", "(", "*", "B", ")", ";", "for", "(", "auto", "BI", "=", "I", ";", "BI", "!=", "Next", ";", "++", "BI", ")", "{", "BI", "->", "bundleWithPred", "(", ")", ";", "Ind", "->", "removeSingleMachineInstrFromMaps", "(", "*", "BI", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "BI", "->", "defs", "(", ")", ")", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "true", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "unsigned", "S", "=", "R", ".", "second", ".", "first", "|", "RegState", "::", "EarlyClobber", ";", "if", "(", "!", "SubReg", ")", "S", "&=", "~", "(", "RegState", "::", "Undef", "|", "RegState", "::", "Dead", ")", ";", "B", ".", "addDef", "(", "R", ".", "first", ",", "S", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "B", ".", "addUse", "(", "R", ".", "first", ",", "R", ".", "second", ".", "first", "&", "~", "RegState", "::", "Kill", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "unsigned", "Reg", "=", "R", ".", "first", ";", "Uses", ".", "erase", "(", "Reg", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "unsigned", "Reg", "=", "R", ".", "first", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "SIFormMemoryClauses", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50528, "Length": 427, "Cover_Rate": 0.6459909228441755} {"Template_token": ["", "FormMemoryClauses", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initializeFormMemoryClausesPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "SIFormMemoryClauses", "Func": "SIFormMemoryClauses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50529, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "FormMemoryClauses", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeFormMemoryClausesPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFormMemoryClauses", "Func": "SIFormMemoryClauses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50530, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "if", "(", "ScratchRsrcReg", "==", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "/", "", ";", "for", "(", "MCPhysReg", "Reg", ":", "getAllSGPR128", "(", ")", ".", "drop_back", "(", "", ")", ".", "slice", "(", "NumPreloaded", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "assert", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "ScratchRsrcReg", ",", "Reg", ")", ";", "ScratchRsrcReg", "=", "Reg", ";", "MFI", "->", "setScratchRSrcReg", "(", "ScratchRsrcReg", ")", ";", "break", ";", "}", "}", "}", "if", "(", "ScratchWaveOffsetReg", "==", "TRI", "->", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "getAllSGPRs", "(", ")", ".", "drop_back", "(", "", ")", ".", "slice", "(", "NumPreloaded", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "assert", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";", "MFI", "->", "setScratchWaveOffsetReg", "(", "ScratchWaveOffsetReg", ")", ";", "break", ";", "}", "}", "}", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "ScratchRsrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "PreloadedScratchWaveOffsetReg", "!=", "ScratchWaveOffsetReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "assert", "(", "!", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchRsrcReg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc23", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Lo", "=", "TRI", "->", "getSubReg", "(", "PreloadedPrivateBufferReg", ",", "", ")", ";", "unsigned", "Hi", "=", "TRI", "->", "getSubReg", "(", "PreloadedPrivateBufferReg", ",", "", ")", ";", "const", "MCInstrDesc", "&", "SMovB64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB64", ",", "Rsrc01", ")", ".", "addReg", "(", "Lo", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB64", ",", "Rsrc23", ")", ".", "addReg", "(", "Hi", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "unsigned", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";"], "ground_truth": ["unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";"], "File": "SIFrameLowering (2)", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50531, "Length": 474, "Cover_Rate": 0.5220264317180616} {"Template_token": ["", "return", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "", ".", "getNumRegs", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering (2)", "Func": "getAllSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50535, "Length": 17, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "if", "(", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "int", "I", "=", "FrameInfo", "->", "getObjectIndexBegin", "(", ")", ",", "E", "=", "FrameInfo", "->", "getObjectIndexEnd", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "SIFrameLowering (2)", "Func": "hasOnlySGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50536, "Length": 38, "Cover_Rate": 0.4578313253012048} {"Template_token": ["", "if", "(", "MayNeedScavengingEmergencySlot", ")", "{", "int", "ScavengeFI", "=", "MFI", "->", "CreateSpillStackObject", "(", "", ".", "getSize", "(", ")", ",", "", ".", "getAlignment", "(", ")", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering (2)", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50537, "Length": 33, "Cover_Rate": 0.3473684210526316} {"Template_token": ["", "~", "FrameLowering", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "SIFrameLowering10", "Func": "~SIFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50538, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "~", "FrameLowering", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "SIFrameLowering10", "Func": "~SIFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50539, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "unsigned", "WorkGroupIDSGPR", "=", "MFI", "->", "getWorkGroupIDSGPR", "(", "i", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "WorkGroupIDSGPR", ")", ";", "MBB", ".", "addLiveIn", "(", "WorkGroupIDSGPR", ")", ";", "unsigned", "WorkGroupIDVGPR", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "WorkGroupIDVGPR", ")", ".", "addReg", "(", "WorkGroupIDSGPR", ")", ";", "int", "WorkGroupIDObjectIdx", "=", "MFI", "->", "getDebuggerWorkGroupIDStackObjectIndex", "(", "i", ")", ";", "TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "WorkGroupIDVGPR", ",", "false", ",", "WorkGroupIDObjectIdx", ",", "&", "", ",", "TRI", ")", ";", "unsigned", "WorkItemIDVGPR", "=", "MFI", "->", "getWorkItemIDVGPR", "(", "i", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "WorkItemIDVGPR", ")", ";"], "ground_truth": ["MBB", ".", "addLiveIn", "(", "WorkItemIDVGPR", ")", ";"], "File": "SIFrameLowering11", "Func": "emitDebuggerPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50540, "Length": 153, "Cover_Rate": 0.5907335907335908} {"Template_token": ["", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", ")", "{", "assert", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "||", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", "&&", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "OffsetRegUsed", "&&", "PreloadedScratchWaveOffsetReg", "!=", "ScratchWaveOffsetReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", "?", "", ":", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "CopyBuffer", "&&", "!", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "", ")", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIFrameLowering11", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50541, "Length": 420, "Cover_Rate": 0.3720106288751107} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "return", ";", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "==", "", ")", "return", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "NumBytes", "!=", "", "&&", "hasSP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "NumBytes", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering11", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50542, "Length": 155, "Cover_Rate": 0.8908045977011494} {"Template_token": ["", "if", "(", "NumBytes", "!=", "", "&&", "hasSP", "(", "MF", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "NumBytes", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "File": "SIFrameLowering11", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50543, "Length": 53, "Cover_Rate": 0.3045977011494253} {"Template_token": ["", "unsigned", "FlatScratchInitReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "FLAT_SCRATCH_INIT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "unsigned", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "unsigned", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["return", ";"], "File": "SIFrameLowering11", "Func": "emitFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50544, "Length": 152, "Cover_Rate": 0.475} {"Template_token": ["", "if", "(", "NeedFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", "!=", "", "&&", "hasSP", "(", "MF", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "NumBytes", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "SIFrameLowering11", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50545, "Length": 98, "Cover_Rate": 0.4298245614035088} {"Template_token": ["", "return", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", "/", "", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering11", "Func": "getAllSGPR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50546, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "static", "ArrayRef", "<", "MCPhysReg", ">", "getAllSGPR128", "(", "const", "Subtarget", "&", "ST", ",", "const", "MachineFunction", "&", "MF", ")", "{", "return", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", "/", "", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering11", "Func": "getAllSGPR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50547, "Length": 38, "Cover_Rate": 0.95} {"Template_token": ["", "return", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering11", "Func": "getAllSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50549, "Length": 18, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "const", "RegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";"], "File": "SIFrameLowering11", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50551, "Length": 27, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "unsigned", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRsrcReg", "==", "", "||", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ")", "return", "", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "", ")", "/", "", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "getAllSGPR128", "(", "ST", ",", "MF", ")", ";", "AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPR128s", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "ScratchRsrcReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchRSrcReg", "(", "Reg", ")", ";", "return", "Reg", ";", "}", "}"], "ground_truth": ["return", "ScratchRsrcReg", ";"], "File": "SIFrameLowering11", "Func": "getReservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50552, "Length": 150, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "return", "MFI", ".", "hasStackObjects", "(", ")", "&&", "!", "allStackObjectsAreDead", "(", "MFI", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering11", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50553, "Length": 14, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "bool", "FrameLowering", "::", "hasSP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "hasCalls", "(", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering11", "Func": "hasSP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50555, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", ")", "return", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "bool", "AllSGPRSpilledToVGPRs", "=", "false", ";", "if", "(", "TRI", ".", "spillSGPRToVGPR", "(", ")", "&&", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", "{", "AllSGPRSpilledToVGPRs", "=", "true", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "{", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", ".", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "RS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "}", "else", "AllSGPRSpilledToVGPRs", "=", "false", ";", "}", "}", "}", "FuncInfo", "->", "removeSGPRToVGPRFrameIndices", "(", "MFI", ")", ";", "}"], "ground_truth": ["if", "(", "FuncInfo", "->", "hasNonSpillStackObjects", "(", ")", "||", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "||", "!", "AllSGPRSpilledToVGPRs", "||", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{"], "File": "SIFrameLowering11", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50557, "Length": 249, "Cover_Rate": 0.7955271565495208} {"Template_token": ["", "bool", "FrameLowering", "::", "allocateScavengingFrameIndexesNearIncomingSP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint64_t", "EstStackSize", "=", "MFI", ".", "estimateStackSize", "(", "MF", ")", ";", "uint64_t", "MaxOffset", "=", "EstStackSize", "-", "", ";", "if", "(", "ST", ".", "enableFlatScratch", "(", ")", ")", "{"], "ground_truth": ["const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "File": "SIFrameLowering12", "Func": "allocateScavengingFrameIndexesNearIncomingSP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50558, "Length": 74, "Cover_Rate": 0.6491228070175439} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "I", ")", "&&", "MFI", ".", "getStackID", "(", "I", ")", "==", "TargetStackID", "::", "SGPRSpill", "&&", "(", "I", "!=", "FuncInfo", "->", "FramePointerSaveIndex", "&&", "I", "!=", "FuncInfo", "->", "BasePointerSaveIndex", ")", ")", "{", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "SIFrameLowering12", "Func": "allSGPRSpillsAreDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50559, "Length": 52, "Cover_Rate": 0.48598130841121495} {"Template_token": ["", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FI", ")", ")", ";"], "ground_truth": ["TRI", ".", "buildSpillLoadStore", "(", "MBB", ",", "I", ",", "DL", ",", "Opc", ",", "FI", ",", "SpillReg", ",", "false", ",", "FuncInfo", ".", "getStackPtrOffsetReg", "(", ")", ",", "", ",", "MMO", ",", "nullptr", ",", "&", "LiveRegs", ")", ";"], "File": "SIFrameLowering12", "Func": "buildEpilogRestore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50560, "Length": 75, "Cover_Rate": 0.4966887417218543} {"Template_token": ["", "static", "void", "buildPrologSpill", "(", "const", "GCNSubtarget", "&", "ST", ",", "const", "RegisterInfo", "&", "TRI", ",", "const", "MachineFunctionInfo", "&", "FuncInfo", ",", "LivePhysRegs", "&", "LiveRegs", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "SpillReg", ",", "int", "FI", ")", "{", "unsigned", "Opc", "=", "ST", ".", "enableFlatScratch", "(", ")", "?", "", ":", "", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FI", ")", ")", ";"], "ground_truth": ["LiveRegs", ".", "addReg", "(", "SpillReg", ")", ";"], "File": "SIFrameLowering12", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50561, "Length": 119, "Cover_Rate": 0.7212121212121212} {"Template_token": ["", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FI", ")", ")", ";"], "ground_truth": ["LiveRegs", ".", "addReg", "(", "SpillReg", ")", ";"], "File": "SIFrameLowering12", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50562, "Length": 58, "Cover_Rate": 0.3515151515151515} {"Template_token": ["", "Register", "ScratchExecCopy", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", ";", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "IsProlog", ")", ";", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "*", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "if", "(", "!", "ScratchExecCopy", ")", "report_fatal_error", "(", "", ")", ";", "LiveRegs", ".", "addReg", "(", "ScratchExecCopy", ")", ";", "const", "unsigned", "OrSaveExec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["auto", "SaveExec", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExec", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "", ")", ";"], "File": "SIFrameLowering12", "Func": "buildScratchExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50563, "Length": 156, "Cover_Rate": 0.78} {"Template_token": ["", "DebugLoc", "DL", ";", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "IsProlog", ")", ";", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "*", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "if", "(", "!", "ScratchExecCopy", ")", "report_fatal_error", "(", "", ")", ";", "LiveRegs", ".", "addReg", "(", "ScratchExecCopy", ")", ";", "const", "unsigned", "OrSaveExec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "auto", "SaveExec", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExec", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "", ")", ";", "SaveExec", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", ")", ";", "return", "ScratchExecCopy", ";"], "ground_truth": ["}"], "File": "SIFrameLowering12", "Func": "buildScratchExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50564, "Length": 109, "Cover_Rate": 0.545} {"Template_token": ["", "SavedVGPRs", ".", "clearBitsNotInMask", "(", "TRI", "->", "getAllVectorRegMask", "(", ")", ")", ";", "if", "(", "!", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "SavedVGPRs", ".", "clearBitsInMask", "(", "TRI", "->", "getAllAGPRRegMask", "(", ")", ")", ";", "const", "bool", "WillHaveFP", "=", "FrameInfo", ".", "hasCalls", "(", ")", "&&", "(", "SavedVGPRs", ".", "any", "(", ")", "||", "!", "allStackObjectsAreDead", "(", "FrameInfo", ")", ")", ";", "for", "(", "auto", "SSpill", ":", "MFI", "->", "getSGPRSpillVGPRs", "(", ")", ")", "SavedVGPRs", ".", "reset", "(", "SSpill", ".", "VGPR", ")", ";", "LivePhysRegs", "LiveRegs", ";", "LiveRegs", ".", "init", "(", "*", "TRI", ")", ";", "if", "(", "WillHaveFP", "||", "hasFP", "(", "MF", ")", ")", "{"], "ground_truth": ["assert", "(", "!", "MFI", "->", "SGPRForFPSaveRestoreCopy", "&&", "!", "MFI", "->", "FramePointerSaveIndex", "&&", "", ")", ";"], "File": "SIFrameLowering12", "Func": "determineCalleeSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50565, "Length": 111, "Cover_Rate": 0.40217391304347827} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "assert", "(", "isUInt", "<", "", ">", "(", "Amount", ")", "&&", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "Amount", "*=", "getScratchScaleFactor", "(", "ST", ")", ";", "if", "(", "IsDestroy", ")", "Amount", "=", "-", "Amount", ";", "auto", "Add", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", ")", ";", "Add", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", ")", ";", "}", "else", "if", "(", "CalleePopAmount", "!=", "", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIFrameLowering12", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50566, "Length": 202, "Cover_Rate": 0.7651515151515151} {"Template_token": ["", "if", "(", "Amount", "==", "", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "isUInt", "<", "", ">", "(", "Amount", ")", "&&", "", ")", ";"], "File": "SIFrameLowering12", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50567, "Length": 121, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "auto", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "Align", "(", "", ")", ")", ";", "unsigned", "Offset", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_CS", "?", "", ":", "", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "EncodedOffset", "=", "", "(", "Subtarget", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "FlatScrInit", ")", ".", "addReg", "(", "FlatScrInit", ")", ".", "addImm", "(", "EncodedOffset", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "const", "MCInstrDesc", "&", "SAndB32", "=", "TII", "->", "get", "(", "", ")", ";", "auto", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SAndB32", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "And", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", ")", ";", "}", "else", "{", "Register", "FlatScratchInitReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "assert", "(", "FlatScratchInitReg", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "}", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "auto", "Addc", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "Addc", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_LO", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_HI", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["auto", "Addc", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIFrameLowering12", "Func": "emitEntryFunctionFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50568, "Length": 466, "Cover_Rate": 0.4989293361884368} {"Template_token": ["", "assert", "(", "FlatScrInit", "&&", "", ")", ";", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScrInit", ",", "", ")", ";", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScrInit", ",", "", ")", ";", "buildGitPtr", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ",", "FlatScrInit", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "auto", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "Align", "(", "", ")", ")", ";", "unsigned", "Offset", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_CS", "?", "", ":", "", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "EncodedOffset", "=", "", "(", "Subtarget", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "FlatScrInit", ")", ".", "addReg", "(", "FlatScrInit", ")", ".", "addImm", "(", "EncodedOffset", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "const", "MCInstrDesc", "&", "SAndB32", "=", "TII", "->", "get", "(", "", ")", ";", "auto", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SAndB32", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "And", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", ")", ";", "}", "else", "{", "Register", "FlatScratchInitReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "assert", "(", "FlatScratchInitReg", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "}", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["auto", "Addc", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIFrameLowering12", "Func": "emitEntryFunctionFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50569, "Length": 365, "Cover_Rate": 0.39079229122055675} {"Template_token": ["", "void", "FrameLowering", "::", "emitEntryFunctionPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "Register", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "ScratchRsrcReg", ";", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "ScratchRsrcReg", "=", "getEntryFunctionReservedScratchRsrcReg", "(", "MF", ")", ";", "if", "(", "ScratchRsrcReg", ")", "{", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "!=", "&", "MBB", ")", "{", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "}", "}", "Register", "PreloadedScratchRsrcReg", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedScratchRsrcReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "if", "(", "ScratchRsrcReg", "&&", "PreloadedScratchRsrcReg", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "PreloadedScratchWaveOffsetReg", "&&", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "}", "}", "else", "{", "ScratchWaveOffsetReg", "=", "PreloadedScratchWaveOffsetReg", ";", "}", "assert", "(", "ScratchWaveOffsetReg", "||", "!", "PreloadedScratchWaveOffsetReg", ")", ";", "if", "(", "requiresStackPointerReference", "(", "MF", ")", ")", "{", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "assert", "(", "SPReg", "!=", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addImm", "(", "FrameInfo", ".", "getStackSize", "(", ")", "*", "getScratchScaleFactor", "(", "ST", ")", ")", ";"], "File": "SIFrameLowering12", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50570, "Length": 463, "Cover_Rate": 0.721183800623053} {"Template_token": ["", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "Register", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "ScratchRsrcReg", ";", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "ScratchRsrcReg", "=", "getEntryFunctionReservedScratchRsrcReg", "(", "MF", ")", ";", "if", "(", "ScratchRsrcReg", ")", "{", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "!=", "&", "MBB", ")", "{", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "}", "}", "Register", "PreloadedScratchRsrcReg", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedScratchRsrcReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "if", "(", "ScratchRsrcReg", "&&", "PreloadedScratchRsrcReg", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "PreloadedScratchWaveOffsetReg", "&&", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIFrameLowering12", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50571, "Length": 286, "Cover_Rate": 0.4454828660436137} {"Template_token": ["", "}", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "Fn", ")", "||", "!", "PreloadedScratchRsrcReg", ")", "{", "assert", "(", "!", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "Register", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "Register", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "Align", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "MBB", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "}", "}", "else", "{", "Register", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "Register", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc3", ")", ".", "addImm", "(", "Rsrc23", ">>", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", "{", "assert", "(", "PreloadedScratchRsrcReg", ")", ";", "if", "(", "ScratchRsrcReg", "!=", "PreloadedScratchRsrcReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedScratchRsrcReg", ",", "RegState", "::", "Kill", ")", ";", "}", "}"], "ground_truth": ["Register", "ScratchRsrcSub0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";"], "File": "SIFrameLowering12", "Func": "emitEntryFunctionScratchRsrcRegSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50572, "Length": 482, "Cover_Rate": 0.5133120340788072} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "Register", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "!", "ScratchRsrcReg", "||", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", "&&", "allStackObjectsAreDead", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ")", ")", "return", "Register", "(", ")", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "", ")", "/", "", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "TRI", "->", "getAllSGPR128", "(", "MF", ")", ";", "AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPR128s", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "GITPtrLoReg", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "ScratchRsrcReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchRSrcReg", "(", "Reg", ")", ";", "return", "Reg", ";", "}", "}"], "ground_truth": ["return", "ScratchRsrcReg", ";"], "File": "SIFrameLowering12", "Func": "getEntryFunctionReservedScratchRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50575, "Length": 251, "Cover_Rate": 0.9543726235741445} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "Register", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "!", "ScratchRsrcReg", "||", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", "&&", "allStackObjectsAreDead", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ")", ")", "return", "Register", "(", ")", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "", ")", "/", "", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "TRI", "->", "getAllSGPR128", "(", "MF", ")", ";", "AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPR128s", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "GITPtrLoReg", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "ScratchRsrcReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchRSrcReg", "(", "Reg", ")", ";", "return", "Reg", ";", "}", "}", "return", "ScratchRsrcReg", ";"], "ground_truth": ["}"], "File": "SIFrameLowering12", "Func": "getEntryFunctionReservedScratchRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50576, "Length": 252, "Cover_Rate": 0.9581749049429658} {"Template_token": ["", "void", "FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";"], "ground_truth": ["const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "File": "SIFrameLowering13", "Func": "determineCalleeSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50577, "Length": 44, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "Amount", "=", "alignTo", "(", "Amount", ",", "Align", ")", ";", "assert", "(", "isUInt", "<", "", ">", "(", "Amount", ")", "&&", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "Op", "=", "IsDestroy", "?", "", ":", "", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";"], "File": "SIFrameLowering13", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50578, "Length": 88, "Cover_Rate": 0.32234432234432236} {"Template_token": ["", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "==", "", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";"], "ground_truth": ["const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";"], "File": "SIFrameLowering13", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50579, "Length": 117, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "StackSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "StackSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "}", "unsigned", "ScratchRsrcReg", "=", "getReservedPrivateSegmentBufferReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "unsigned", "ScratchWaveOffsetReg", ";", "std", "::", "tie", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", "=", "getReservedPrivateSegmentWaveByteOffsetReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "", ")", "{", "assert", "(", "ScratchRsrcReg", "==", "", ")", ";", "return", ";", "}", "unsigned", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "}", "bool", "OffsetRegUsed", "=", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ";", "bool", "ResourceRegUsed", "=", "ScratchRsrcReg", "!=", "", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ";", "if", "(", "OffsetRegUsed", ")", "{", "assert", "(", "PreloadedScratchWaveOffsetReg", "!=", "", "&&", "", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", ")", "{", "assert", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "||", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", "&&", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{"], "File": "SIFrameLowering13", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50580, "Length": 387, "Cover_Rate": 0.5512820512820513} {"Template_token": ["", "void", "FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "}", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "==", "", ")", "return", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "NumBytes", "!=", "", "&&", "hasSP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "NumBytes", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering13", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50582, "Length": 231, "Cover_Rate": 0.9746835443037974} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "unsigned", "FlatScratchInitReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "unsigned", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "unsigned", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIFrameLowering13", "Func": "emitFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50583, "Length": 190, "Cover_Rate": 0.5974842767295597} {"Template_token": ["", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "FramePtrReg", "=", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "bool", "NeedFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "NeedFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", "!=", "", "&&", "hasSP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "NumBytes", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";"], "ground_truth": ["TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "true", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";"], "File": "SIFrameLowering13", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50584, "Length": 237, "Cover_Rate": 0.8088737201365188} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "", "||", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ")", "{", "assert", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "==", "", ")", ";", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "}", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "getAllSGPRs", "(", "ST", ",", "MF", ")", ";", "if", "(", "NumPreloaded", ">", "AllSGPRs", ".", "size", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "NumPreloaded", ")", ";", "unsigned", "ReservedRegCount", "=", "", ";", "if", "(", "AllSGPRs", ".", "size", "(", ")", "<", "ReservedRegCount", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";", "bool", "HandledScratchWaveOffsetReg", "=", "ScratchWaveOffsetReg", "!=", "TRI", "->", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ".", "drop_back", "(", "ReservedRegCount", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{", "if", "(", "!", "HandledScratchWaveOffsetReg", ")", "{", "HandledScratchWaveOffsetReg", "=", "true", ";", "MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchWaveOffsetReg", "(", "Reg", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";", "break", ";", "}", "}", "}"], "ground_truth": ["return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";"], "File": "SIFrameLowering13", "Func": "getReservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50585, "Length": 247, "Cover_Rate": 0.8430034129692833} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "", "||", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ")", "{", "assert", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "==", "", ")", ";", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "}", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "getAllSGPRs", "(", "ST", ",", "MF", ")", ";", "if", "(", "NumPreloaded", ">", "AllSGPRs", ".", "size", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "NumPreloaded", ")", ";", "unsigned", "ReservedRegCount", "=", "", ";", "if", "(", "AllSGPRs", ".", "size", "(", ")", "<", "ReservedRegCount", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";", "bool", "HandledScratchWaveOffsetReg", "=", "ScratchWaveOffsetReg", "!=", "TRI", "->", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ".", "drop_back", "(", "ReservedRegCount", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{", "if", "(", "!", "HandledScratchWaveOffsetReg", ")", "{", "HandledScratchWaveOffsetReg", "=", "true", ";", "MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchWaveOffsetReg", "(", "Reg", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "SIFrameLowering13", "Func": "getReservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50586, "Length": 237, "Cover_Rate": 0.8088737201365188} {"Template_token": ["", "void", "FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "SIFrameLowering14", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50587, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "void", "FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "SIFrameLowering14", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50588, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", "&&", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "OffsetRegUsed", "&&", "PreloadedScratchWaveOffsetReg", "!=", "ScratchWaveOffsetReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "CopyBuffer", "&&", "!", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "", ")", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasPrivateMemoryInputPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "{"], "ground_truth": ["unsigned", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";"], "File": "SIFrameLowering14", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50589, "Length": 430, "Cover_Rate": 0.43566362715298884} {"Template_token": ["", "}", "}", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "GitPtrLo", ")", ";", "MF", ".", "front", "(", ")", ".", "addLiveIn", "(", "GitPtrLo", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "RsrcLo", ")", ".", "addReg", "(", "GitPtrLo", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "const", "MCInstrDesc", "&", "LoadDwordX4", "=", "TII", "->", "get", "(", "", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "unsigned", "Offset", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_CS", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX4", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "Rsrc01", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "SIFrameLowering15", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50591, "Length": 476, "Cover_Rate": 0.5366403607666291} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "}", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "==", "", ")", "return", ";"], "ground_truth": ["const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "SIFrameLowering15", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50592, "Length": 125, "Cover_Rate": 0.5020080321285141} {"Template_token": ["", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "==", "", ")", "return", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "NumBytes", "!=", "", "&&", "hasSP", "(", "MF", ")", ")", "{", "uint32_t", "RoundedSize", "=", "FuncInfo", "->", "isStackRealigned", "(", ")", "?", "NumBytes", "+", "MFI", ".", "getMaxAlignment", "(", ")", ":", "NumBytes", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";"], "File": "SIFrameLowering15", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50593, "Length": 105, "Cover_Rate": 0.42168674698795183} {"Template_token": ["", "}", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "FramePtrReg", "=", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "bool", "NeedFP", "=", "hasFP", "(", "MF", ")", ";", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint32_t", "RoundedSize", "=", "NumBytes", ";", "const", "bool", "NeedsRealignment", "=", "TRI", ".", "needsStackRealignment", "(", "MF", ")", ";", "if", "(", "NeedsRealignment", ")", "{", "assert", "(", "NeedFP", ")", ";", "const", "unsigned", "Alignment", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "RoundedSize", "+=", "Alignment", ";", "unsigned", "ScratchSPReg", "=", "findScratchNonCalleeSaveRegister", "(", "MBB", ")", ";", "assert", "(", "ScratchSPReg", "!=", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchSPReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "(", "Alignment", "-", "", ")", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "ScratchSPReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "-", "Alignment", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "SIFrameLowering15", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50594, "Length": 243, "Cover_Rate": 0.5237068965517241} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["LivePhysRegs", "LiveRegs", "(", "TRI", ")", ";"], "File": "SIFrameLowering15", "Func": "findScratchNonCalleeSaveRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50595, "Length": 42, "Cover_Rate": 0.3088235294117647} {"Template_token": ["", "bool", "FrameLowering", "::", "hasSP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "hasCalls", "(", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering15", "Func": "hasSP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50596, "Length": 62, "Cover_Rate": 1.0} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "hasCalls", "(", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering15", "Func": "hasSP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50597, "Length": 50, "Cover_Rate": 0.8064516129032258} {"Template_token": ["", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "bool", "AllSGPRSpilledToVGPRs", "=", "false", ";", "if", "(", "TRI", ".", "spillSGPRToVGPR", "(", ")", "&&", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", "{", "AllSGPRSpilledToVGPRs", "=", "true", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "{", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", ".", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "RS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "}", "else", "AllSGPRSpilledToVGPRs", "=", "false", ";", "}", "}", "}", "FuncInfo", "->", "removeSGPRToVGPRFrameIndices", "(", "MFI", ")", ";", "}", "if", "(", "FuncInfo", "->", "hasNonSpillStackObjects", "(", ")", "||", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "||", "!", "AllSGPRSpilledToVGPRs", "||", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "", ")", ";", "int", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", ".", "getSpillSize", "(", "", ")", ",", "", ",", "false", ")", ";"], "ground_truth": ["RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";"], "File": "SIFrameLowering15", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50598, "Length": 247, "Cover_Rate": 0.7553516819571865} {"Template_token": ["", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "{", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", ".", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "RS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "}", "else", "AllSGPRSpilledToVGPRs", "=", "false", ";", "}", "}", "}"], "ground_truth": ["FuncInfo", "->", "removeSGPRToVGPRFrameIndices", "(", "MFI", ")", ";"], "File": "SIFrameLowering15", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50599, "Length": 103, "Cover_Rate": 0.3149847094801223} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "Op", "=", "IsDestroy", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "else", "if", "(", "CalleePopAmount", "!=", "", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["return", "MBB", ".", "erase", "(", "I", ")", ";"], "File": "SIFrameLowering16", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50600, "Length": 89, "Cover_Rate": 0.326007326007326} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "==", "", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "alignTo", "(", "Amount", ",", "Align", ")", ";", "assert", "(", "isUInt", "<", "", ">", "(", "Amount", ")", "&&", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "Op", "=", "IsDestroy", "?", "", ":", "", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";"], "File": "SIFrameLowering16", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50601, "Length": 245, "Cover_Rate": 0.8974358974358975} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "unsigned", "WorkGroupIDSGPR", "=", "MFI", "->", "getWorkGroupIDSGPR", "(", "i", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "WorkGroupIDSGPR", ")", ";", "MBB", ".", "addLiveIn", "(", "WorkGroupIDSGPR", ")", ";", "unsigned", "WorkGroupIDVGPR", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "WorkGroupIDVGPR", ")", ".", "addReg", "(", "WorkGroupIDSGPR", ")", ";", "int", "WorkGroupIDObjectIdx", "=", "MFI", "->", "getDebuggerWorkGroupIDStackObjectIndex", "(", "i", ")", ";", "TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "WorkGroupIDVGPR", ",", "false", ",", "WorkGroupIDObjectIdx", ",", "&", "", ",", "TRI", ")", ";", "unsigned", "WorkItemIDVGPR", "=", "MFI", "->", "getWorkItemIDVGPR", "(", "i", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "WorkItemIDVGPR", ")", ";", "MBB", ".", "addLiveIn", "(", "WorkItemIDVGPR", ")", ";"], "ground_truth": ["int", "WorkItemIDObjectIdx", "=", "MFI", "->", "getDebuggerWorkItemIDStackObjectIndex", "(", "i", ")", ";"], "File": "SIFrameLowering16", "Func": "emitDebuggerPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50602, "Length": 177, "Cover_Rate": 0.6833976833976834} {"Template_token": ["", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "WorkGroupIDSGPR", ")", ";", "MBB", ".", "addLiveIn", "(", "WorkGroupIDSGPR", ")", ";", "unsigned", "WorkGroupIDVGPR", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "WorkGroupIDVGPR", ")", ".", "addReg", "(", "WorkGroupIDSGPR", ")", ";", "int", "WorkGroupIDObjectIdx", "=", "MFI", "->", "getDebuggerWorkGroupIDStackObjectIndex", "(", "i", ")", ";", "TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "WorkGroupIDVGPR", ",", "false", ",", "WorkGroupIDObjectIdx", ",", "&", "", ",", "TRI", ")", ";", "unsigned", "WorkItemIDVGPR", "=", "MFI", "->", "getWorkItemIDVGPR", "(", "i", ")", ";"], "ground_truth": ["MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "WorkItemIDVGPR", ")", ";"], "File": "SIFrameLowering16", "Func": "emitDebuggerPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50603, "Length": 107, "Cover_Rate": 0.41312741312741313} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "StackSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "}", "unsigned", "ScratchRsrcReg", "=", "getReservedPrivateSegmentBufferReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "unsigned", "ScratchWaveOffsetReg", ";", "std", "::", "tie", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", "=", "getReservedPrivateSegmentWaveByteOffsetReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "", ")", "{", "assert", "(", "ScratchRsrcReg", "==", "", ")", ";", "return", ";", "}", "unsigned", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "}", "bool", "OffsetRegUsed", "=", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ";", "bool", "ResourceRegUsed", "=", "ScratchRsrcReg", "!=", "", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ";", "if", "(", "OffsetRegUsed", ")", "{", "assert", "(", "PreloadedScratchWaveOffsetReg", "!=", "", "&&", "", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", ")", "{", "assert", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", "||", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering16", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50604, "Length": 273, "Cover_Rate": 0.38288920056100983} {"Template_token": ["", "void", "FrameLowering", "::", "emitEntryFunctionPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "emitDebuggerPrologue", "(", "MF", ",", "MBB", ")", ";", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "emitFlatScratchInit", "(", "ST", ",", "MF", ",", "MBB", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "SPReg", "!=", "", ")", "{", "assert", "(", "MRI", ".", "isReserved", "(", "SPReg", ")", "&&", "", ")", ";", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "StackSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "StackSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "}", "unsigned", "ScratchRsrcReg", "=", "getReservedPrivateSegmentBufferReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "unsigned", "ScratchWaveOffsetReg", ";", "std", "::", "tie", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", "=", "getReservedPrivateSegmentWaveByteOffsetReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "", ")", "{", "assert", "(", "ScratchRsrcReg", "==", "", ")", ";", "return", ";", "}", "unsigned", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "}", "bool", "OffsetRegUsed", "=", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["bool", "ResourceRegUsed", "=", "ScratchRsrcReg", "!=", "", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ";"], "File": "SIFrameLowering16", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50605, "Length": 386, "Cover_Rate": 0.541374474053296} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "}", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";"], "ground_truth": ["if", "(", "StackPtrReg", "==", "", ")", "return", ";"], "File": "SIFrameLowering16", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50607, "Length": 114, "Cover_Rate": 0.4578313253012048} {"Template_token": ["", "void", "FrameLowering", "::", "emitFlatScratchInit", "(", "const", "GCNSubtarget", "&", "ST", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "unsigned", "FlatScratchInitReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "unsigned", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "unsigned", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["return", ";"], "File": "SIFrameLowering16", "Func": "emitFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50608, "Length": 205, "Cover_Rate": 0.6446540880503144} {"Template_token": ["", "const", "bool", "NeedsRealignment", "=", "TRI", ".", "needsStackRealignment", "(", "MF", ")", ";", "if", "(", "NeedsRealignment", ")", "{", "assert", "(", "NeedFP", ")", ";", "const", "unsigned", "Alignment", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "RoundedSize", "+=", "Alignment", ";", "unsigned", "ScratchSPReg", "=", "findScratchNonCalleeSaveRegister", "(", "MBB", ")", ";", "assert", "(", "ScratchSPReg", "!=", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchSPReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "(", "Alignment", "-", "", ")", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "ScratchSPReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "-", "Alignment", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "FuncInfo", "->", "setIsStackRealigned", "(", "true", ")", ";", "}", "else", "if", "(", "NeedFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "RoundedSize", "!=", "", "&&", "hasSP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "true", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering16", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50609, "Length": 304, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "unsigned", "FramePtrReg", "=", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "bool", "NeedFP", "=", "hasFP", "(", "MF", ")", ";", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint32_t", "RoundedSize", "=", "NumBytes", ";", "const", "bool", "NeedsRealignment", "=", "TRI", ".", "needsStackRealignment", "(", "MF", ")", ";", "if", "(", "NeedsRealignment", ")", "{", "assert", "(", "NeedFP", ")", ";", "const", "unsigned", "Alignment", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "RoundedSize", "+=", "Alignment", ";", "unsigned", "ScratchSPReg", "=", "findScratchNonCalleeSaveRegister", "(", "MBB", ")", ";", "assert", "(", "ScratchSPReg", "!=", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchSPReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "(", "Alignment", "-", "", ")", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "ScratchSPReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "-", "Alignment", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "SIFrameLowering16", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50610, "Length": 186, "Cover_Rate": 0.40086206896551724} {"Template_token": ["", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", ".", "getCalleeSavedRegs", "(", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "LiveRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "", ")", "{", "if", "(", "LiveRegs", ".", "available", "(", "MRI", ",", "Reg", ")", ")", "return", "Reg", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "SIFrameLowering16", "Func": "findScratchNonCalleeSaveRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50611, "Length": 74, "Cover_Rate": 0.5441176470588235} {"Template_token": ["", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";"], "ground_truth": ["return", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FI", ")", ";"], "File": "SIFrameLowering16", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50616, "Length": 21, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";"], "ground_truth": ["return", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FI", ")", ";"], "File": "SIFrameLowering16", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50617, "Length": 21, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "if", "(", "ScratchRsrcReg", "==", "", "||", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ")", "return", "", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "", ")", "/", "", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "getAllSGPR128", "(", "ST", ",", "MF", ")", ";", "AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPR128s", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "ScratchRsrcReg", ",", "Reg", ")", ";"], "File": "SIFrameLowering16", "Func": "getReservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50618, "Length": 126, "Cover_Rate": 0.6461538461538462} {"Template_token": ["", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "getAllSGPRs", "(", "ST", ",", "MF", ")", ";", "if", "(", "NumPreloaded", ">", "AllSGPRs", ".", "size", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "NumPreloaded", ")", ";", "unsigned", "ReservedRegCount", "=", "", ";", "if", "(", "AllSGPRs", ".", "size", "(", ")", "<", "ReservedRegCount", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";", "bool", "HandledScratchWaveOffsetReg", "=", "ScratchWaveOffsetReg", "!=", "TRI", "->", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ".", "drop_back", "(", "ReservedRegCount", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{", "if", "(", "!", "HandledScratchWaveOffsetReg", ")", "{", "HandledScratchWaveOffsetReg", "=", "true", ";", "MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchWaveOffsetReg", "(", "Reg", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";", "break", ";"], "ground_truth": ["}"], "File": "SIFrameLowering16", "Func": "getReservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50619, "Length": 170, "Cover_Rate": 0.5802047781569966} {"Template_token": ["", "unsigned", "ReservedRegCount", "=", "", ";", "if", "(", "AllSGPRs", ".", "size", "(", ")", "<", "ReservedRegCount", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";", "bool", "HandledScratchWaveOffsetReg", "=", "ScratchWaveOffsetReg", "!=", "TRI", "->", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ".", "drop_back", "(", "ReservedRegCount", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{", "if", "(", "!", "HandledScratchWaveOffsetReg", ")", "{", "HandledScratchWaveOffsetReg", "=", "true", ";", "MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchWaveOffsetReg", "(", "Reg", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";", "break", ";", "}", "}", "}"], "ground_truth": ["return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";"], "File": "SIFrameLowering16", "Func": "getReservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50620, "Length": 113, "Cover_Rate": 0.3856655290102389} {"Template_token": ["", "return", "MFI", ".", "hasCalls", "(", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering16", "Func": "hasSP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50621, "Length": 21, "Cover_Rate": 0.3387096774193548} {"Template_token": ["", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "MFI", ".", "hasCalls", "(", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ";"], "File": "SIFrameLowering16", "Func": "hasSP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50622, "Length": 31, "Cover_Rate": 0.5} {"Template_token": ["", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "bool", "AllSGPRSpilledToVGPRs", "=", "false", ";", "if", "(", "TRI", ".", "spillSGPRToVGPR", "(", ")", "&&", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", "{", "AllSGPRSpilledToVGPRs", "=", "true", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "{", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", ".", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "RS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "}", "else", "AllSGPRSpilledToVGPRs", "=", "false", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering16", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50623, "Length": 181, "Cover_Rate": 0.5535168195718655} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "{", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", ".", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "RS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "}", "else", "AllSGPRSpilledToVGPRs", "=", "false", ";", "}", "}", "}", "FuncInfo", "->", "removeSGPRToVGPRFrameIndices", "(", "MFI", ")", ";", "}", "if", "(", "FuncInfo", "->", "hasNonSpillStackObjects", "(", ")", "||", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "||", "!", "AllSGPRSpilledToVGPRs", "||", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "", ")", ";", "int", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", ".", "getSpillSize", "(", "", ")", ",", "", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering16", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50624, "Length": 169, "Cover_Rate": 0.5168195718654435} {"Template_token": ["", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "{", "unsigned", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "SIFrameLowering18", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50625, "Length": 297, "Cover_Rate": 0.3745271122320303} {"Template_token": ["", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX4", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "Rsrc01", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "{", "unsigned", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering18", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50626, "Length": 432, "Cover_Rate": 0.544766708701135} {"Template_token": ["", "}", "Register", "PreloadedScratchRsrcReg", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedScratchRsrcReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "if", "(", "ScratchRsrcReg", "&&", "PreloadedScratchRsrcReg", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "getAllSGPRs", "(", "ST", ",", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "}", "}", "else", "{", "ScratchWaveOffsetReg", "=", "PreloadedScratchWaveOffsetReg", ";", "}"], "ground_truth": ["assert", "(", "ScratchWaveOffsetReg", ")", ";"], "File": "SIFrameLowering19", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50627, "Length": 221, "Cover_Rate": 0.37457627118644066} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "Register", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "!", "ScratchRsrcReg", "||", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ")", "return", "Register", "(", ")", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "", ")", "/", "", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "getAllSGPR128", "(", "ST", ",", "MF", ")", ";", "AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPR128s", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "GITPtrLoReg", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "ScratchRsrcReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchRSrcReg", "(", "Reg", ")", ";", "return", "Reg", ";", "}", "}", "return", "ScratchRsrcReg", ";"], "ground_truth": ["}"], "File": "SIFrameLowering19", "Func": "getEntryFunctionReservedScratchRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50628, "Length": 241, "Cover_Rate": 0.9563492063492064} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", "=", "", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "SIFrameLowering19", "Func": "SIFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50629, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", "=", "", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "SIFrameLowering19", "Func": "SIFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50630, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "I", ")", "&&", "MFI", ".", "getStackID", "(", "I", ")", "==", "TargetStackID", "::", "SGPRSpill", "&&", "(", "(", "FramePointerSaveIndex", "&&", "I", "!=", "FramePointerSaveIndex", ")", "||", "(", "BasePointerSaveIndex", "&&", "I", "!=", "BasePointerSaveIndex", ")", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "SIFrameLowering1", "Func": "allSGPRSpillsAreDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50631, "Length": 43, "Cover_Rate": 0.4387755102040816} {"Template_token": ["", "if", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "I", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SIFrameLowering1", "Func": "allStackObjectsAreDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50632, "Length": 17, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SpillReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIFrameLowering1", "Func": "buildEpilogReload", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50633, "Length": 118, "Cover_Rate": 0.3933333333333333} {"Template_token": ["", "static", "void", "buildEpilogReload", "(", "LivePhysRegs", "&", "LiveRegs", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "InstrInfo", "*", "TII", ",", "Register", "SpillReg", ",", "Register", "ScratchRsrcReg", ",", "Register", "SPReg", ",", "int", "FI", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SpillReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["return", ";"], "File": "SIFrameLowering1", "Func": "buildEpilogReload", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50634, "Length": 175, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SpillReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIFrameLowering1", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50635, "Length": 138, "Cover_Rate": 0.4394904458598726} {"Template_token": ["", "static", "void", "buildPrologSpill", "(", "LivePhysRegs", "&", "LiveRegs", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "InstrInfo", "*", "TII", ",", "Register", "SpillReg", ",", "Register", "ScratchRsrcReg", ",", "Register", "SPReg", ",", "int", "FI", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";"], "File": "SIFrameLowering1", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50636, "Length": 97, "Cover_Rate": 0.3089171974522293} {"Template_token": ["", "if", "(", "LiveRegs", ".", "empty", "(", ")", ")", "{", "if", "(", "IsProlog", ")", "{", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", "LiveRegs", ".", "removeReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ";", "if", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", "LiveRegs", ".", "removeReg", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", ";", "}", "else", "{", "LiveRegs", ".", "init", "(", "*", "ST", ".", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";"], "File": "SIFrameLowering1", "Func": "buildScratchExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50637, "Length": 80, "Cover_Rate": 0.31496062992125984} {"Template_token": ["", "LiveRegs", ".", "init", "(", "*", "ST", ".", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "LiveRegs", ".", "stepBackward", "(", "*", "MBBI", ")", ";", "}", "}", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "*", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "if", "(", "!", "IsProlog", ")", "LiveRegs", ".", "removeReg", "(", "ScratchExecCopy", ")", ";", "const", "unsigned", "OrSaveExec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExec", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "", ")", ";"], "ground_truth": ["return", "ScratchExecCopy", ";"], "File": "SIFrameLowering1", "Func": "buildScratchExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50638, "Length": 98, "Cover_Rate": 0.3858267716535433} {"Template_token": ["", "SavedVGPRs", ".", "clearBitsNotInMask", "(", "TRI", "->", "getAllVGPRRegMask", "(", ")", ")", ";", "const", "bool", "WillHaveFP", "=", "FrameInfo", ".", "hasCalls", "(", ")", "&&", "(", "SavedVGPRs", ".", "any", "(", ")", "||", "!", "allStackObjectsAreDead", "(", "FrameInfo", ")", ")", ";", "for", "(", "auto", "SSpill", ":", "MFI", "->", "getSGPRSpillVGPRs", "(", ")", ")", "SavedVGPRs", ".", "reset", "(", "SSpill", ".", "VGPR", ")", ";", "LivePhysRegs", "LiveRegs", ";", "LiveRegs", ".", "init", "(", "*", "TRI", ")", ";"], "ground_truth": ["if", "(", "WillHaveFP", "||", "hasFP", "(", "MF", ")", ")", "{"], "File": "SIFrameLowering1", "Func": "determineCalleeSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50639, "Length": 76, "Cover_Rate": 0.336283185840708} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["SavedRegs", ".", "reset", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";"], "File": "SIFrameLowering1", "Func": "determineCalleeSavesSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50640, "Length": 60, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "SavedRegs", ".", "reset", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "SavedRegs", ".", "clearBitsInMask", "(", "TRI", "->", "getAllVGPRRegMask", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering1", "Func": "determineCalleeSavesSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50641, "Length": 34, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "==", "", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";"], "ground_truth": ["if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{"], "File": "SIFrameLowering1", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50642, "Length": 133, "Cover_Rate": 0.5298804780876494} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "assert", "(", "isUInt", "<", "", ">", "(", "Amount", ")", "&&", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";"], "ground_truth": ["unsigned", "Op", "=", "IsDestroy", "?", "", ":", "", ";"], "File": "SIFrameLowering1", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50643, "Length": 125, "Cover_Rate": 0.49800796812749004} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_LO", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_HI", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "assert", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "GFX10", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";"], "File": "SIFrameLowering1", "Func": "emitEntryFunctionFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50644, "Length": 208, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_LO", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_HI", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "assert", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "GFX10", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIFrameLowering1", "Func": "emitEntryFunctionFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50645, "Length": 236, "Cover_Rate": 0.47580645161290325} {"Template_token": ["", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "Register", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "if", "(", "!", "PreloadedScratchWaveOffsetReg", ")", "return", ";", "Register", "ScratchRsrcReg", "=", "getEntryFunctionReservedScratchRsrcReg", "(", "MF", ")", ";", "if", "(", "ScratchRsrcReg", ")", "{", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "!=", "&", "MBB", ")", "{", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "}", "}", "Register", "PreloadedScratchRsrcReg", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedScratchRsrcReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "if", "(", "ScratchRsrcReg", "&&", "PreloadedScratchRsrcReg", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "}", "}", "else", "{", "ScratchWaveOffsetReg", "=", "PreloadedScratchWaveOffsetReg", ";", "}", "assert", "(", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["if", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "hasCalls", "(", ")", ")", "{"], "File": "SIFrameLowering1", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50646, "Length": 300, "Cover_Rate": 0.5084745762711864} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "Register", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "if", "(", "!", "PreloadedScratchWaveOffsetReg", ")", "return", ";", "Register", "ScratchRsrcReg", "=", "getEntryFunctionReservedScratchRsrcReg", "(", "MF", ")", ";", "if", "(", "ScratchRsrcReg", ")", "{", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "!=", "&", "MBB", ")", "{", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "}", "}", "Register", "PreloadedScratchRsrcReg", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedScratchRsrcReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "if", "(", "ScratchRsrcReg", "&&", "PreloadedScratchRsrcReg", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";"], "ground_truth": ["Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";"], "File": "SIFrameLowering1", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50647, "Length": 210, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "if", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BasePtrReg", ")", ".", "addReg", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "Register", "ScratchExecCopy", ";", "if", "(", "HasFPSaveIndex", ")", "{", "const", "int", "FI", "=", "FuncInfo", "->", "FramePointerSaveIndex", ".", "getValue", "(", ")", ";", "assert", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "FI", ")", ")", ";", "if", "(", "SpillFPToMemory", ")", "{", "if", "(", "!", "ScratchExecCopy", ")", "ScratchExecCopy", "=", "buildScratchExecCopy", "(", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "false", ")", ";", "MCPhysReg", "TempVGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "", ")", ";", "buildEpilogReload", "(", "LiveRegs", ",", "MBB", ",", "MBBI", ",", "TII", ",", "TempVGPR", ",", "FuncInfo", "->", "getScratchRSrcReg", "(", ")", ",", "StackPtrReg", ",", "FI", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "TempVGPR", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "Spill", "=", "FuncInfo", "->", "getSGPRToVGPRSpills", "(", "FI", ")", ";", "assert", "(", "Spill", ".", "size", "(", ")", "==", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "Spill", "[", "", "]", ".", "VGPR", ")", ".", "addImm", "(", "Spill", "[", "", "]", ".", "Lane", ")", ";", "}", "}", "if", "(", "HasBPSaveIndex", ")", "{", "const", "int", "BasePtrFI", "=", "*", "FuncInfo", "->", "BasePointerSaveIndex", ";", "assert", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "BasePtrFI", ")", ")", ";", "if", "(", "SpillBPToMemory", ")", "{", "if", "(", "!", "ScratchExecCopy", ")", "ScratchExecCopy", "=", "buildScratchExecCopy", "(", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "false", ")", ";"], "ground_truth": ["MCPhysReg", "TempVGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "", ")", ";"], "File": "SIFrameLowering1", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50649, "Length": 303, "Cover_Rate": 0.3159541188738269} {"Template_token": ["", "for", "(", "MCRegister", "Reg", ":", "RC", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "LiveRegs", ".", "available", "(", "MRI", ",", "Reg", ")", ")", "return", "Reg", ";", "}", "}", "else", "{", "for", "(", "MCRegister", "Reg", ":", "RC", ")", "{", "if", "(", "LiveRegs", ".", "available", "(", "MRI", ",", "Reg", ")", ")", "return", "Reg", ";", "}", "}", "if", "(", "!", "Unused", ")", "report_fatal_error", "(", "", ")", ";", "return", "MCRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering1", "Func": "findScratchNonCalleeSaveRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50652, "Length": 74, "Cover_Rate": 0.5362318840579711} {"Template_token": ["", "}", "else", "{", "for", "(", "MCRegister", "Reg", ":", "RC", ")", "{", "if", "(", "LiveRegs", ".", "available", "(", "MRI", ",", "Reg", ")", ")", "return", "Reg", ";", "}", "}", "if", "(", "!", "Unused", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["return", "MCRegister", "(", ")", ";"], "File": "SIFrameLowering1", "Func": "findScratchNonCalleeSaveRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50653, "Length": 42, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "Register", "FrameLowering", "::", "getEntryFunctionReservedScratchRsrcReg", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";"], "File": "SIFrameLowering1", "Func": "getEntryFunctionReservedScratchRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50654, "Length": 80, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "int", "FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "RegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";"], "File": "SIFrameLowering1", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50655, "Length": 46, "Cover_Rate": 0.7796610169491526} {"Template_token": ["", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "MFI", "->", "haveFreeLanesForSGPRSpill", "(", "MF", ",", "", ")", ")", "{", "int", "NewFI", "=", "FrameInfo", ".", "CreateStackObject", "(", "", ",", "", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "!", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "llvm_unreachable", "(", "", ")", ";", "FrameIndex", "=", "NewFI", ";", "LLVM_DEBUG", "(", "auto", "Spill", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "NewFI", ")", ".", "front", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "(", "IsFP", "?", "", ":", "", ")", "<<", "", "<<", "printReg", "(", "Spill", ".", "VGPR", ",", "TRI", ")", "<<", "':'", "<<", "Spill", ".", "Lane", "<<", "'\\n'", ")", ";", "return", ";", "}", "TempSGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ",", "true", ")", ";", "if", "(", "!", "TempSGPR", ")", "{", "int", "NewFI", "=", "FrameInfo", ".", "CreateStackObject", "(", "", ",", "", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "{", "FrameIndex", "=", "NewFI", ";", "}", "else", "{"], "ground_truth": ["FrameIndex", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "", ",", "Align", "(", "", ")", ")", ";"], "File": "SIFrameLowering1", "Func": "getVGPRSpillLaneOrTempRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50657, "Length": 217, "Cover_Rate": 0.6345029239766082} {"Template_token": ["", "bool", "FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", "&&", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "isEntryFunction", "(", ")", ")", "{", "return", "MFI", ".", "getStackSize", "(", ")", "!=", "", ";", "}", "return", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "needsStackRealignment", "(", "MF", ")", "||", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering1", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50658, "Length": 113, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", "&&", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "isEntryFunction", "(", ")", ")", "{", "return", "MFI", ".", "getStackSize", "(", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "SIFrameLowering1", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50659, "Length": 56, "Cover_Rate": 0.49557522123893805} {"Template_token": ["", "bool", "FrameLowering", "::", "isSupportedStackID", "(", "TargetStackID", "::", "Value", "ID", ")", "const", "{", "switch", "(", "ID", ")", "{", "case", "TargetStackID", "::", "Default", ":", "case", "TargetStackID", "::", "NoAlloc", ":", "case", "TargetStackID", "::", "SGPRSpill", ":", "return", "true", ";", "case", "TargetStackID", "::", "SVEVector", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFrameLowering1", "Func": "isSupportedStackID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50660, "Length": 44, "Cover_Rate": 0.88} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "unsigned", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", "=", "", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "SIFrameLowering1", "Func": "SIFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50661, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "unsigned", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", "=", "", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "SIFrameLowering1", "Func": "SIFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50662, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "allSGPRSpillsAreDead", "(", "const", "MachineFrameInfo", "&", "MFI", ",", "Optional", "<", "int", ">", "FramePointerSaveIndex", ")", "{", "for", "(", "int", "I", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "E", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "I", ")", "&&", "MFI", ".", "getStackID", "(", "I", ")", "==", "TargetStackID", "::", "SGPRSpill", "&&", "FramePointerSaveIndex", "&&", "I", "!=", "FramePointerSaveIndex", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "SIFrameLowering20", "Func": "allSGPRSpillsAreDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50663, "Length": 74, "Cover_Rate": 0.925} {"Template_token": ["", "if", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "I", ")", "&&", "MFI", ".", "getStackID", "(", "I", ")", "==", "TargetStackID", "::", "SGPRSpill", "&&", "FramePointerSaveIndex", "&&", "I", "!=", "FramePointerSaveIndex", ")", "{", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering20", "Func": "allSGPRSpillsAreDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50664, "Length": 33, "Cover_Rate": 0.4125} {"Template_token": ["", "if", "(", "C", ".", "empty", "(", ")", ")", "return", "true", ";", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", "return", "false", ";", "for", "(", "auto", "&", "CS", ":", "C", ")", "{", "if", "(", "CS", ".", "getReg", "(", ")", "==", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ")", "{", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", "!=", "", ")", "CS", ".", "setDstReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ";", "break", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFrameLowering20", "Func": "assignCalleeSavedSpillSlots", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50665, "Length": 84, "Cover_Rate": 0.7567567567567568} {"Template_token": ["", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SpillReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["return", ";"], "File": "SIFrameLowering20", "Func": "buildEpilogReload", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50666, "Length": 115, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SpillReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIFrameLowering20", "Func": "buildEpilogReload", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50667, "Length": 106, "Cover_Rate": 0.36551724137931035} {"Template_token": ["", "if", "(", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SpillReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "SIFrameLowering20", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50668, "Length": 122, "Cover_Rate": 0.40131578947368424} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "SavedVGPRs", ".", "clearBitsNotInMask", "(", "TRI", "->", "getAllVGPRRegMask", "(", ")", ")", ";", "const", "bool", "WillHaveFP", "=", "FrameInfo", ".", "hasCalls", "(", ")", "&&", "(", "SavedVGPRs", ".", "any", "(", ")", "||", "!", "allStackObjectsAreDead", "(", "FrameInfo", ")", ")", ";", "for", "(", "auto", "SSpill", ":", "MFI", "->", "getSGPRSpillVGPRs", "(", ")", ")", "SavedVGPRs", ".", "reset", "(", "SSpill", ".", "VGPR", ")", ";", "const", "bool", "HasFP", "=", "WillHaveFP", "||", "hasFP", "(", "MF", ")", ";", "if", "(", "!", "HasFP", ")", "return", ";", "if", "(", "MFI", "->", "haveFreeLanesForSGPRSpill", "(", "MF", ",", "", ")", ")", "{", "int", "NewFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "", ",", "", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "!", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["MFI", "->", "FramePointerSaveIndex", "=", "NewFI", ";"], "File": "SIFrameLowering20", "Func": "determineCalleeSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50669, "Length": 157, "Cover_Rate": 0.3944723618090452} {"Template_token": ["", "assert", "(", "isUInt", "<", "", ">", "(", "Amount", ")", "&&", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "Op", "=", "IsDestroy", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "else", "if", "(", "CalleePopAmount", "!=", "", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIFrameLowering20", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50670, "Length": 93, "Cover_Rate": 0.36328125} {"Template_token": ["", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", "||", "FPAdjusted", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", "&&", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "assert", "(", "SPReg", "!=", "", ")", ";", "const", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", "||", "OffsetRegUsed", ")", "{", "assert", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "HasFP", "?", "RegState", "::", "Kill", ":", "", ")", ";", "}", "if", "(", "CopyBuffer", "&&", "!", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ResourceRegUsed", ")", "{", "emitEntryFunctionScratchSetup", "(", "ST", ",", "MF", ",", "MBB", ",", "MFI", ",", "I", ",", "PreloadedPrivateBufferReg", ",", "ScratchRsrcReg", ")", ";", "}", "if", "(", "HasFP", ")", "{", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "StackSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";"], "File": "SIFrameLowering20", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50671, "Length": 316, "Cover_Rate": 0.46814814814814815} {"Template_token": ["", "assert", "(", "!", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "Register", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "Register", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "MBB", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "}", "}", "else", "{", "Register", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "Register", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "SIFrameLowering20", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50672, "Length": 405, "Cover_Rate": 0.4254201680672269} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "RsrcLo", ")", ".", "addReg", "(", "GitPtrLo", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "const", "MCInstrDesc", "&", "LoadDwordX4", "=", "TII", "->", "get", "(", "", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "unsigned", "Offset", "=", "Fn", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_CS", "?", "", ":", "", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "EncodedOffset", "=", "", "(", "Subtarget", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX4", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "Rsrc01", ")", ".", "addImm", "(", "EncodedOffset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "ST", ".", "isMesaGfxShader", "(", "Fn", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "Register", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "Register", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";"], "File": "SIFrameLowering20", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50673, "Length": 493, "Cover_Rate": 0.5178571428571429} {"Template_token": ["", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "Register", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "Register", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_LO", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_HI", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "assert", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "GFX10", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIFrameLowering20", "Func": "emitFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50674, "Length": 305, "Cover_Rate": 0.613682092555332} {"Template_token": ["", "return", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering20", "Func": "findUnusedSGPRNonCalleeSaved", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50675, "Length": 13, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "LivePhysRegs", "LiveRegs", ";"], "ground_truth": ["LiveRegs", ".", "init", "(", "*", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";"], "File": "SIFrameLowering20", "Func": "findUnusedSGPRNonCalleeSaved", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50676, "Length": 15, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ".", "drop_back", "(", "ReservedRegCount", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{", "if", "(", "!", "HandledScratchWaveOffsetReg", ")", "{", "HandledScratchWaveOffsetReg", "=", "true", ";", "MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";", "if", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", "==", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", "{", "assert", "(", "!", "hasFP", "(", "MF", ")", ")", ";", "MFI", "->", "setStackPtrOffsetReg", "(", "Reg", ")", ";", "}", "MFI", "->", "setScratchWaveOffsetReg", "(", "Reg", ")", ";", "MFI", "->", "setFrameOffsetReg", "(", "Reg", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";", "FPAdjusted", "=", "true", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering20", "Func": "getReservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50677, "Length": 108, "Cover_Rate": 0.32335329341317365} {"Template_token": ["", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "", "||", "(", "!", "hasFP", "(", "MF", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ")", ")", "{", "return", "std", "::", "make_pair", "(", "", ",", "false", ")", ";", "}", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "false", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "getAllSGPRs", "(", "ST", ",", "MF", ")", ";", "if", "(", "NumPreloaded", ">", "AllSGPRs", ".", "size", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "false", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "NumPreloaded", ")", ";", "unsigned", "ReservedRegCount", "=", "", ";", "if", "(", "AllSGPRs", ".", "size", "(", ")", "<", "ReservedRegCount", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "false", ")", ";", "bool", "HandledScratchWaveOffsetReg", "=", "ScratchWaveOffsetReg", "!=", "TRI", "->", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "bool", "FPAdjusted", "=", "false", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ".", "drop_back", "(", "ReservedRegCount", ")", ")", "{"], "ground_truth": ["if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{"], "File": "SIFrameLowering20", "Func": "getReservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50678, "Length": 185, "Cover_Rate": 0.5538922155688623} {"Template_token": ["", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{", "if", "(", "MFI", ".", "getStackSize", "(", ")", "!=", "", ")", "return", "true", ";", "if", "(", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "isEntryFunction", "(", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "needsStackRealignment", "(", "MF", ")", "||", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ";"], "File": "SIFrameLowering20", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50679, "Length": 97, "Cover_Rate": 0.8016528925619835} {"Template_token": ["", "}"], "ground_truth": ["return", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "needsStackRealignment", "(", "MF", ")", "||", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ";"], "File": "SIFrameLowering20", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50680, "Length": 57, "Cover_Rate": 0.47107438016528924} {"Template_token": ["", "case", "TargetStackID", "::", "NoAlloc", ":", "case", "TargetStackID", "::", "SGPRSpill", ":", "return", "true", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering20", "Func": "isSupportedStackID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50681, "Length": 20, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";", "assert", "(", "allSGPRSpillsAreDead", "(", "MFI", ",", "None", ")", "&&", "", ")", ";", "if", "(", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", "->", "getSpillSize", "(", "", ")", ",", "", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIFrameLowering20", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50682, "Length": 111, "Cover_Rate": 0.6306818181818182} {"Template_token": ["", "void", "FrameLowering", "::", "determineCalleeSavesSGPR", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "SavedRegs", ".", "reset", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "const", "BitVector", "AllSavedRegs", "=", "SavedRegs", ";", "SavedRegs", ".", "clearBitsInMask", "(", "TRI", "->", "getAllVectorRegMask", "(", ")", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "bool", "WillHaveFP", "=", "FrameInfo", ".", "hasCalls", "(", ")", "&&", "(", "AllSavedRegs", ".", "any", "(", ")", "||", "MFI", "->", "hasSpilledSGPRs", "(", ")", ")", ";", "if", "(", "WillHaveFP", "||", "hasFP", "(", "MF", ")", ")", "SavedRegs", ".", "reset", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Register", "RetAddrReg", "=", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", "&&", "(", "FrameInfo", ".", "hasCalls", "(", ")", "||", "MRI", ".", "isPhysRegModified", "(", "RetAddrReg", ")", ")", ")", "{"], "File": "SIFrameLowering21", "Func": "determineCalleeSavesSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50683, "Length": 207, "Cover_Rate": 0.8589211618257261} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Register", "RetAddrReg", "=", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", "&&", "(", "FrameInfo", ".", "hasCalls", "(", ")", "||", "MRI", ".", "isPhysRegModified", "(", "RetAddrReg", ")", ")", ")", "{", "SavedRegs", ".", "set", "(", "TRI", "->", "getSubReg", "(", "RetAddrReg", ",", "", ")", ")", ";", "SavedRegs", ".", "set", "(", "TRI", "->", "getSubReg", "(", "RetAddrReg", ",", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering21", "Func": "determineCalleeSavesSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50684, "Length": 76, "Cover_Rate": 0.3153526970954357} {"Template_token": ["", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "BitVector", "NonVGPRSpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MBB", ")", ")", "{", "int", "FrameIndex", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "", ",", "FIOp", ",", "RS", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "TII", "->", "isStoreToStackSlot", "(", "MI", ",", "FrameIndex", ")", "||", "TII", "->", "isLoadFromStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "NonVGPRSpillFIs", ".", "set", "(", "FrameIndex", ")", ";", "}", "}", "for", "(", "unsigned", "FI", ":", "SpillFIs", ".", "set_bits", "(", ")", ")", "if", "(", "!", "NonVGPRSpillFIs", ".", "test", "(", "FI", ")", ")", "FuncInfo", "->", "setVGPRToAGPRSpillDead", "(", "FI", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getVGPRSpillAGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getAGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "if", "(", "!", "SpillFIs", ".", "empty", "(", ")", "&&", "SeenDbgInstr", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIFrameLowering21", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50685, "Length": 370, "Cover_Rate": 0.6491228070175439} {"Template_token": ["", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MBB", ")", ")", "{", "int", "FrameIndex", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "", ",", "FIOp", ",", "RS", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "TII", "->", "isStoreToStackSlot", "(", "MI", ",", "FrameIndex", ")", "||", "TII", "->", "isLoadFromStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "NonVGPRSpillFIs", ".", "set", "(", "FrameIndex", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering21", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50686, "Length": 193, "Cover_Rate": 0.3385964912280702} {"Template_token": ["", "static", "void", "buildPrologSpill", "(", "const", "GCNSubtarget", "&", "ST", ",", "const", "RegisterInfo", "&", "TRI", ",", "const", "MachineFunctionInfo", "&", "FuncInfo", ",", "LivePhysRegs", "&", "LiveRegs", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SpillReg", ",", "int", "FI", ")", "{", "unsigned", "Opc", "=", "ST", ".", "enableFlatScratch", "(", ")", "?", "", ":", "", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FI", ")", ")", ";"], "File": "SIFrameLowering22", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50687, "Length": 107, "Cover_Rate": 0.6772151898734177} {"Template_token": ["", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "}", "}", "else", "{", "ScratchWaveOffsetReg", "=", "PreloadedScratchWaveOffsetReg", ";", "}", "assert", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "requiresStackPointerReference", "(", "MF", ")", ")", "{", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "assert", "(", "SPReg", "!=", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addImm", "(", "FrameInfo", ".", "getStackSize", "(", ")", "*", "getScratchScaleFactor", "(", "ST", ")", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Register", "FPReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "assert", "(", "FPReg", "!=", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FPReg", ")", ".", "addImm", "(", "", ")", ";", "}", "bool", "NeedsFlatScratchInit", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "&&", "(", "MRI", ".", "isPhysRegUsed", "(", "", ")", "||", "FrameInfo", ".", "hasCalls", "(", ")", "||", "(", "!", "allStackObjectsAreDead", "(", "FrameInfo", ")", "&&", "ST", ".", "enableFlatScratch", "(", ")", ")", ")", ";", "if", "(", "(", "NeedsFlatScratchInit", "||", "ScratchRsrcReg", ")", "&&", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "NeedsFlatScratchInit", ")", "{"], "ground_truth": ["emitEntryFunctionFlatScratchInit", "(", "MF", ",", "MBB", ",", "I", ",", "DL", ",", "ScratchWaveOffsetReg", ")", ";"], "File": "SIFrameLowering22", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50688, "Length": 353, "Cover_Rate": 0.5498442367601246} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "if", "(", "SpillVGPRToAGPR", ")", "{", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";"], "ground_truth": ["TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "", ",", "FIOp", ",", "RS", ")", ";"], "File": "SIFrameLowering22", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50691, "Length": 232, "Cover_Rate": 0.464} {"Template_token": ["", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "SavedRegs", ".", "reset", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "const", "BitVector", "AllSavedRegs", "=", "SavedRegs", ";"], "ground_truth": ["SavedRegs", ".", "clearBitsInMask", "(", "TRI", "->", "getAllVectorRegMask", "(", ")", ")", ";"], "File": "SIFrameLowering24", "Func": "determineCalleeSavesSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50692, "Length": 88, "Cover_Rate": 0.5569620253164557} {"Template_token": ["", "unsigned", "EncodedOffset", "=", "", "(", "Subtarget", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "FlatScrInit", ")", ".", "addReg", "(", "FlatScrInit", ")", ".", "addImm", "(", "EncodedOffset", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "const", "MCInstrDesc", "&", "SAndB32", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SAndB32", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "Register", "FlatScratchInitReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "assert", "(", "FlatScratchInitReg", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "}", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_LO", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_HI", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "assert", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "GFX9", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIFrameLowering24", "Func": "emitEntryFunctionFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50693, "Length": 461, "Cover_Rate": 0.5256556442417332} {"Template_token": ["", "FlatScrInit", "=", "Reg", ";", "break", ";", "}", "}", "assert", "(", "FlatScrInit", "&&", "", ")", ";", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScrInit", ",", "", ")", ";", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScrInit", ",", "", ")", ";", "buildGitPtr", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ",", "FlatScrInit", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "auto", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "Align", "(", "", ")", ")", ";", "unsigned", "Offset", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_CS", "?", "", ":", "", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "EncodedOffset", "=", "", "(", "Subtarget", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "FlatScrInit", ")", ".", "addReg", "(", "FlatScrInit", ")", ".", "addImm", "(", "EncodedOffset", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "const", "MCInstrDesc", "&", "SAndB32", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SAndB32", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "Register", "FlatScratchInitReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "assert", "(", "FlatScratchInitReg", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "}", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_LO", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_HI", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIFrameLowering24", "Func": "emitEntryFunctionFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50694, "Length": 496, "Cover_Rate": 0.5655644241733181} {"Template_token": ["", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "}", "}", "else", "{", "ScratchWaveOffsetReg", "=", "PreloadedScratchWaveOffsetReg", ";", "}", "assert", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "requiresStackPointerReference", "(", "MF", ")", ")", "{", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "assert", "(", "SPReg", "!=", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addImm", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", "*", "getScratchScaleFactor", "(", "ST", ")", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Register", "FPReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";"], "ground_truth": ["assert", "(", "FPReg", "!=", "", ")", ";"], "File": "SIFrameLowering24", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50695, "Length": 269, "Cover_Rate": 0.445364238410596} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BasePtrReg", ")", ".", "addReg", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "FPSaveIndex", ")", "{", "const", "int", "FramePtrFI", "=", "*", "FPSaveIndex", ";", "assert", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "FramePtrFI", ")", ")", ";", "if", "(", "spilledToMemory", "(", "MF", ",", "FramePtrFI", ")", ")", "{", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "false", ")", ";", "MCPhysReg", "TmpVGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "", ")", ";", "if", "(", "!", "TmpVGPR", ")", "report_fatal_error", "(", "", ")", ";", "buildEpilogRestore", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FramePtrFI", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "assert", "(", "MFI", ".", "getStackID", "(", "FramePtrFI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "Spill", "=", "FuncInfo", "->", "getSGPRToVGPRSpills", "(", "FramePtrFI", ")", ";", "assert", "(", "Spill", ".", "size", "(", ")", "==", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "Spill", "[", "", "]", ".", "VGPR", ")", ".", "addImm", "(", "Spill", "[", "", "]", ".", "Lane", ")", ";", "}", "}", "if", "(", "BPSaveIndex", ")", "{", "const", "int", "BasePtrFI", "=", "*", "BPSaveIndex", ";", "assert", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "BasePtrFI", ")", ")", ";", "if", "(", "spilledToMemory", "(", "MF", ",", "BasePtrFI", ")", ")", "{", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "false", ")", ";", "MCPhysReg", "TmpVGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "", ")", ";", "if", "(", "!", "TmpVGPR", ")", "report_fatal_error", "(", "", ")", ";", "buildEpilogRestore", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "BasePtrFI", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BasePtrReg", ")", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "assert", "(", "MFI", ".", "getStackID", "(", "BasePtrFI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "Spill", "=", "FuncInfo", "->", "getSGPRToVGPRSpills", "(", "BasePtrFI", ")", ";", "assert", "(", "Spill", ".", "size", "(", ")", "==", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BasePtrReg", ")", ".", "addReg", "(", "Spill", "[", "", "]", ".", "VGPR", ")", ".", "addImm", "(", "Spill", "[", "", "]", ".", "Lane", ")", ";", "}", "}"], "ground_truth": ["Register", "ScratchExecCopy", ";"], "File": "SIFrameLowering24", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50696, "Length": 484, "Cover_Rate": 0.4908722109533469} {"Template_token": ["", "case", "TargetStackID", "::", "NoAlloc", ":", "case", "TargetStackID", "::", "SGPRSpill", ":", "return", "true", ";"], "ground_truth": ["case", "TargetStackID", "::", "ScalableVector", ":"], "File": "SIFrameLowering24", "Func": "isSupportedStackID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50698, "Length": 18, "Cover_Rate": 0.36} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";"], "ground_truth": ["assert", "(", "allSGPRSpillsAreDead", "(", "MF", ")", "&&", "", ")", ";"], "File": "SIFrameLowering24", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50699, "Length": 41, "Cover_Rate": 0.36283185840707965} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";", "assert", "(", "allSGPRSpillsAreDead", "(", "MF", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{"], "File": "SIFrameLowering24", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50700, "Length": 50, "Cover_Rate": 0.4424778761061947} {"Template_token": ["", "for", "(", "int", "I", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "E", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "{"], "File": "SIFrameLowering26", "Func": "allStackObjectsAreDeadOrSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50703, "Length": 27, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "assert", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", "||", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", "&&", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "assert", "(", "SPReg", "!=", "", ")", ";", "const", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", "||", "OffsetRegUsed", ")", "{", "assert", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "HasFP", "?", "RegState", "::", "Kill", ":", "", ")", ";", "}", "if", "(", "CopyBuffer", "&&", "!", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ResourceRegUsed", ")", "{", "emitEntryFunctionScratchSetup", "(", "ST", ",", "MF", ",", "MBB", ",", "MFI", ",", "I", ",", "PreloadedPrivateBufferReg", ",", "ScratchRsrcReg", ")", ";", "}", "if", "(", "HasFP", ")", "{", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "StackSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "StackSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering26", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50704, "Length": 388, "Cover_Rate": 0.5869894099848714} {"Template_token": ["", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "MBB", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "}", "}", "else", "{", "unsigned", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc3", ")", ".", "addImm", "(", "Rsrc23", ">>", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering26", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50705, "Length": 412, "Cover_Rate": 0.4327731092436975} {"Template_token": ["", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "ScratchExecCopy", "==", "", ")", "{", "LivePhysRegs", "LiveRegs", "(", "*", "ST", ".", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "LiveRegs", ".", "stepBackward", "(", "*", "MBBI", ")", ";", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ",", "LiveRegs", ",", "*", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "const", "unsigned", "OrSaveExec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExec", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "", ")", ";", "}"], "ground_truth": ["TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";"], "File": "SIFrameLowering26", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50706, "Length": 143, "Cover_Rate": 0.33568075117370894} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_LO", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_HI", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";"], "File": "SIFrameLowering26", "Func": "emitFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50707, "Length": 165, "Cover_Rate": 0.3319919517102616} {"Template_token": ["", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_LO", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_HI", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "assert", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "GFX10", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering26", "Func": "emitFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50708, "Length": 328, "Cover_Rate": 0.6599597585513078} {"Template_token": ["", "if", "(", "TRI", ".", "needsStackRealignment", "(", "MF", ")", ")", "{", "HasFP", "=", "true", ";", "const", "unsigned", "Alignment", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "RoundedSize", "+=", "Alignment", ";", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "unsigned", "ScratchSPReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ",", "LiveRegs", ",", "", ")", ";", "assert", "(", "ScratchSPReg", "!=", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchSPReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "(", "Alignment", "-", "", ")", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "ScratchSPReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "-", "Alignment", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "FuncInfo", "->", "setIsStackRealigned", "(", "true", ")", ";", "}", "else", "if", "(", "(", "HasFP", "=", "hasFP", "(", "MF", ")", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "HasFP", "&&", "RoundedSize", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering26", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50709, "Length": 255, "Cover_Rate": 0.3941267387944359} {"Template_token": ["", "unsigned", "ScratchSPReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ",", "LiveRegs", ",", "", ")", ";", "assert", "(", "ScratchSPReg", "!=", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchSPReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "(", "Alignment", "-", "", ")", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "ScratchSPReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "-", "Alignment", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "FuncInfo", "->", "setIsStackRealigned", "(", "true", ")", ";", "}", "else", "if", "(", "(", "HasFP", "=", "hasFP", "(", "MF", ")", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "HasFP", "&&", "RoundedSize", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "unsigned", "ScratchExecCopy", "=", "", ";", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "if", "(", "ScratchExecCopy", "==", "", ")", "{", "if", "(", "LiveRegs", ".", "empty", "(", ")", ")", "{", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "}", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ",", "LiveRegs", ",", "*", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "const", "unsigned", "OrSaveExec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExec", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "", ")", ";", "}", "TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "true", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "}", "if", "(", "ScratchExecCopy", "!=", "", ")", "{", "unsigned", "ExecMov", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "ExecMov", ")", ",", "Exec", ")", ".", "addReg", "(", "ScratchExecCopy", ")", ";"], "File": "SIFrameLowering26", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50710, "Length": 423, "Cover_Rate": 0.6537867078825348} {"Template_token": ["", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "LiveRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";"], "File": "SIFrameLowering26", "Func": "findScratchNonCalleeSaveRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50711, "Length": 36, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "LiveRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "{"], "ground_truth": ["if", "(", "LiveRegs", ".", "available", "(", "MRI", ",", "Reg", ")", ")", "return", "Reg", ";"], "File": "SIFrameLowering26", "Func": "findScratchNonCalleeSaveRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50712, "Length": 68, "Cover_Rate": 0.7311827956989247} {"Template_token": ["", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "", "||", "(", "!", "hasFP", "(", "MF", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ")", ")", "{", "return", "", ";", "}", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "return", "ScratchWaveOffsetReg", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "getAllSGPRs", "(", "ST", ",", "MF", ")", ";", "if", "(", "NumPreloaded", ">", "AllSGPRs", ".", "size", "(", ")", ")", "return", "ScratchWaveOffsetReg", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "NumPreloaded", ")", ";", "unsigned", "ReservedRegCount", "=", "", ";", "if", "(", "AllSGPRs", ".", "size", "(", ")", "<", "ReservedRegCount", ")", "return", "ScratchWaveOffsetReg", ";", "bool", "HandledScratchWaveOffsetReg", "=", "ScratchWaveOffsetReg", "!=", "TRI", "->", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ".", "drop_back", "(", "ReservedRegCount", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{", "if", "(", "!", "HandledScratchWaveOffsetReg", ")", "{", "HandledScratchWaveOffsetReg", "=", "true", ";", "MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";", "if", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", "==", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", "{", "assert", "(", "!", "hasFP", "(", "MF", ")", ")", ";", "MFI", "->", "setStackPtrOffsetReg", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering26", "Func": "getReservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50713, "Length": 203, "Cover_Rate": 0.7173144876325088} {"Template_token": ["", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "return", "ScratchWaveOffsetReg", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "getAllSGPRs", "(", "ST", ",", "MF", ")", ";", "if", "(", "NumPreloaded", ">", "AllSGPRs", ".", "size", "(", ")", ")", "return", "ScratchWaveOffsetReg", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "NumPreloaded", ")", ";", "unsigned", "ReservedRegCount", "=", "", ";", "if", "(", "AllSGPRs", ".", "size", "(", ")", "<", "ReservedRegCount", ")", "return", "ScratchWaveOffsetReg", ";", "bool", "HandledScratchWaveOffsetReg", "=", "ScratchWaveOffsetReg", "!=", "TRI", "->", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ".", "drop_back", "(", "ReservedRegCount", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{", "if", "(", "!", "HandledScratchWaveOffsetReg", ")", "{", "HandledScratchWaveOffsetReg", "=", "true", ";", "MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";", "if", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", "==", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", "{", "assert", "(", "!", "hasFP", "(", "MF", ")", ")", ";", "MFI", "->", "setStackPtrOffsetReg", "(", "Reg", ")", ";", "}", "MFI", "->", "setScratchWaveOffsetReg", "(", "Reg", ")", ";", "MFI", "->", "setFrameOffsetReg", "(", "Reg", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering26", "Func": "getReservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50714, "Length": 189, "Cover_Rate": 0.6678445229681979} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "{", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", ".", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "RS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering26", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50715, "Length": 131, "Cover_Rate": 0.3786127167630058} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "PreloadedScratchWaveOffsetReg", "!=", "ScratchWaveOffsetReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "assert", "(", "!", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchRsrcReg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc23", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Lo", "=", "TRI", "->", "getSubReg", "(", "PreloadedPrivateBufferReg", ",", "", ")", ";", "unsigned", "Hi", "=", "TRI", "->", "getSubReg", "(", "PreloadedPrivateBufferReg", ",", "", ")", ";", "const", "MCInstrDesc", "&", "SMovB64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB64", ",", "Rsrc01", ")", ".", "addReg", "(", "Lo", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB64", ",", "Rsrc23", ")", ".", "addReg", "(", "Hi", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "unsigned", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc3", ")", ".", "addImm", "(", "Rsrc23", ">>", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{"], "File": "SIFrameLowering27", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50716, "Length": 351, "Cover_Rate": 0.32231404958677684} {"Template_token": ["", "if", "(", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "emitDebuggerPrologue", "(", "MF", ",", "MBB", ")", ";", "if", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasStackObjects", "(", ")", ")", "return", ";", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "hasOnlySGPRSpills", "(", "MFI", ",", "MF", ".", "getFrameInfo", "(", ")", ")", ")", "return", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "unsigned", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "assert", "(", "ScratchRsrcReg", "!=", "", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "assert", "(", "ScratchWaveOffsetReg", "!=", "", ")", ";", "unsigned", "PreloadedScratchWaveOffsetReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "", ";", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ")", ";", "}", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "{", "DebugLoc", "DL", ";", "unsigned", "FlatScratchInitReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "FLAT_SCRATCH_INIT", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "unsigned", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "}", "if", "(", "ScratchRsrcReg", "==", "PreloadedPrivateBufferReg", ")", "{", "assert", "(", "ScratchWaveOffsetReg", "==", "PreloadedScratchWaveOffsetReg", "&&", "", ")", ";", "return", ";", "}", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "if", "(", "!", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "{", "if", "(", "ScratchRsrcReg", "==", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "/", "", ";", "for", "(", "MCPhysReg", "Reg", ":", "getAllSGPR128", "(", ")", ".", "drop_back", "(", "", ")", ".", "slice", "(", "NumPreloaded", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "assert", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "ScratchRsrcReg", ",", "Reg", ")", ";"], "File": "SIFrameLowering27", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50717, "Length": 493, "Cover_Rate": 0.4527089072543618} {"Template_token": ["", "return", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "", ".", "getNumRegs", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering27", "Func": "getAllSGPR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50718, "Length": 17, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "return", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", "&&", "(", "!", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "!", "FuncInfo", "->", "hasNonSpillStackObjects", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering27", "Func": "hasOnlySGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50719, "Length": 24, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "return", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", "&&", "(", "!", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "!", "FuncInfo", "->", "hasNonSpillStackObjects", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering27", "Func": "hasOnlySGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50720, "Length": 24, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", ")", "return", ";", "bool", "MayNeedScavengingEmergencySlot", "=", "MFI", ".", "hasStackObjects", "(", ")", ";", "assert", "(", "(", "RS", "||", "!", "MayNeedScavengingEmergencySlot", ")", "&&", "", ")", ";", "if", "(", "MayNeedScavengingEmergencySlot", ")", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateSpillStackObject", "(", "", ".", "getSize", "(", ")", ",", "", ".", "getAlignment", "(", ")", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering27", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50721, "Length": 65, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", ")", "return", ";", "bool", "MayNeedScavengingEmergencySlot", "=", "MFI", ".", "hasStackObjects", "(", ")", ";", "assert", "(", "(", "RS", "||", "!", "MayNeedScavengingEmergencySlot", ")", "&&", "", ")", ";", "if", "(", "MayNeedScavengingEmergencySlot", ")", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateSpillStackObject", "(", "", ".", "getSize", "(", ")", ",", "", ".", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";"], "File": "SIFrameLowering27", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50722, "Length": 74, "Cover_Rate": 0.7789473684210526} {"Template_token": ["", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", "&&", "ST", ".", "isAmdCodeObjectV2", "(", "F", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "OffsetRegUsed", "&&", "PreloadedScratchWaveOffsetReg", "!=", "ScratchWaveOffsetReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", "?", "", ":", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "CopyBuffer", "&&", "!", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}"], "ground_truth": ["if", "(", "ResourceRegUsed", ")", "emitEntryFunctionScratchSetup", "(", "ST", ",", "MF", ",", "MBB", ",", "MFI", ",", "I", ",", "PreloadedPrivateBufferReg", ",", "ScratchRsrcReg", ")", ";"], "File": "SIFrameLowering28", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50723, "Length": 241, "Cover_Rate": 0.3380084151472651} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "emitFlatScratchInit", "(", "ST", ",", "MF", ",", "MBB", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "SPReg", "!=", "", ")", "{", "assert", "(", "MRI", ".", "isReserved", "(", "SPReg", ")", "&&", "", ")", ";", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "StackSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "StackSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "}", "unsigned", "ScratchRsrcReg", "=", "getReservedPrivateSegmentBufferReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "unsigned", "ScratchWaveOffsetReg", ";", "std", "::", "tie", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", "=", "getReservedPrivateSegmentWaveByteOffsetReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "", ")", "{", "assert", "(", "ScratchRsrcReg", "==", "", ")", ";", "return", ";", "}", "unsigned", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "F", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "}", "bool", "OffsetRegUsed", "=", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ";", "bool", "ResourceRegUsed", "=", "ScratchRsrcReg", "!=", "", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ";", "if", "(", "OffsetRegUsed", ")", "{", "assert", "(", "PreloadedScratchWaveOffsetReg", "!=", "", "&&", "", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", ")", "{", "assert", "(", "ST", ".", "isAmdCodeObjectV2", "(", "F", ")", "||", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", "&&", "ST", ".", "isAmdCodeObjectV2", "(", "F", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{"], "File": "SIFrameLowering28", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50724, "Length": 492, "Cover_Rate": 0.6900420757363254} {"Template_token": ["", "assert", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "||", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", "&&", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "OffsetRegUsed", "&&", "PreloadedScratchWaveOffsetReg", "!=", "ScratchWaveOffsetReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "CopyBuffer", "&&", "!", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "", ")", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasPrivateMemoryInputPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "ground_truth": ["auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";"], "File": "SIFrameLowering29", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50725, "Length": 460, "Cover_Rate": 0.46605876393110435} {"Template_token": ["", "unsigned", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRsrcReg", "==", "", ")", "return", "", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "", ")", "/", "", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "getAllSGPR128", "(", "ST", ",", "MF", ")", ";"], "ground_truth": ["AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";"], "File": "SIFrameLowering29", "Func": "getReservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50727, "Length": 102, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchWaveOffsetReg", "!=", "TRI", "->", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ")", "return", "ScratchWaveOffsetReg", ";", "unsigned", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "getAllSGPRs", "(", "ST", ",", "MF", ")", ";", "if", "(", "NumPreloaded", ">", "AllSGPRs", ".", "size", "(", ")", ")", "return", "ScratchWaveOffsetReg", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "NumPreloaded", ")", ";", "if", "(", "AllSGPRs", ".", "size", "(", ")", "<", "", ")", "return", "ScratchWaveOffsetReg", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ".", "drop_back", "(", "", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "if", "(", "!", "MRI", ".", "isAllocatable", "(", "Reg", ")", "||", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", ")", "continue", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";"], "File": "SIFrameLowering29", "Func": "getReservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50728, "Length": 150, "Cover_Rate": 0.7317073170731707} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "ST", ".", "enableFlatScratch", "(", ")", ")", "{", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "Offset", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SpillReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "SIFrameLowering2", "Func": "buildEpilogReload", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50729, "Length": 186, "Cover_Rate": 0.3772819472616633} {"Template_token": ["", "return", ";", "}", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "Offset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SpillReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SpillReg", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIFrameLowering2", "Func": "buildEpilogReload", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50730, "Length": 196, "Cover_Rate": 0.3975659229208925} {"Template_token": ["", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "==", "", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "assert", "(", "isUInt", "<", "", ">", "(", "Amount", ")", "&&", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "Op", "=", "IsDestroy", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", "*", "getScratchScaleFactor", "(", "ST", ")", ")", ";", "}", "else", "if", "(", "CalleePopAmount", "!=", "", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["return", "MBB", ".", "erase", "(", "I", ")", ";"], "File": "SIFrameLowering2", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50731, "Length": 223, "Cover_Rate": 0.892} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "FlatScratchInitReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "assert", "(", "FlatScratchInitReg", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "Register", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "Register", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_LO", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_HI", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["return", ";"], "File": "SIFrameLowering2", "Func": "emitEntryFunctionFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50732, "Length": 306, "Cover_Rate": 0.6107784431137725} {"Template_token": ["", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "}", "}", "else", "{"], "ground_truth": ["ScratchWaveOffsetReg", "=", "PreloadedScratchWaveOffsetReg", ";"], "File": "SIFrameLowering2", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50733, "Length": 178, "Cover_Rate": 0.3047945205479452} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "LivePhysRegs", "LiveRegs", ";", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint32_t", "RoundedSize", "=", "FuncInfo", "->", "isStackRealigned", "(", ")", "?", "NumBytes", "+", "MFI", ".", "getMaxAlign", "(", ")", ".", "value", "(", ")", ":", "NumBytes", ";", "const", "Register", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "const", "Register", "FramePtrReg", "=", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ";", "const", "Register", "BasePtrReg", "=", "TRI", ".", "hasBasePointer", "(", "MF", ")", "?", "TRI", ".", "getBaseRegister", "(", ")", ":", "Register", "(", ")", ";", "bool", "HasFPSaveIndex", "=", "FuncInfo", "->", "FramePointerSaveIndex", ".", "hasValue", "(", ")", ";", "bool", "SpillFPToMemory", "=", "false", ";", "if", "(", "HasFPSaveIndex", ")", "{", "SpillFPToMemory", "=", "MFI", ".", "getStackID", "(", "*", "FuncInfo", "->", "FramePointerSaveIndex", ")", "!=", "TargetStackID", "::", "SGPRSpill", ";", "}", "bool", "HasBPSaveIndex", "=", "FuncInfo", "->", "BasePointerSaveIndex", ".", "hasValue", "(", ")", ";", "bool", "SpillBPToMemory", "=", "false", ";", "if", "(", "HasBPSaveIndex", ")", "{", "SpillBPToMemory", "=", "MFI", ".", "getStackID", "(", "*", "FuncInfo", "->", "BasePointerSaveIndex", ")", "!=", "TargetStackID", "::", "SGPRSpill", ";", "}", "if", "(", "RoundedSize", "!=", "", "&&", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "getScratchScaleFactor", "(", "ST", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BasePtrReg", ")", ".", "addReg", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "Register", "ScratchExecCopy", ";"], "ground_truth": ["if", "(", "HasFPSaveIndex", ")", "{"], "File": "SIFrameLowering2", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50735, "Length": 350, "Cover_Rate": 0.3630705394190871} {"Template_token": ["", "if", "(", "!", "TempSGPR", ")", "{", "int", "NewFI", "=", "FrameInfo", ".", "CreateStackObject", "(", "", ",", "Align", "(", "", ")", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "{", "FrameIndex", "=", "NewFI", ";", "LLVM_DEBUG", "(", "auto", "Spill", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "NewFI", ")", ".", "front", "(", ")", ";", "dbgs", "(", ")", "<<", "(", "IsFP", "?", "", ":", "", ")", "<<", "", "<<", "printReg", "(", "Spill", ".", "VGPR", ",", "TRI", ")", "<<", "':'", "<<", "Spill", ".", "Lane", "<<", "'\\n'", ";", ")", ";", "}", "else", "{", "MF", ".", "getFrameInfo", "(", ")", ".", "RemoveStackObject", "(", "NewFI", ")", ";", "FrameIndex", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "", ",", "Align", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "FrameIndex", "<<", "", "<<", "(", "IsFP", "?", "", ":", "", ")", "<<", "'\\n'", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "SIFrameLowering2", "Func": "getVGPRSpillLaneOrTempRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50737, "Length": 149, "Cover_Rate": 0.3900523560209424} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "MFI", "->", "haveFreeLanesForSGPRSpill", "(", "MF", ",", "", ")", ")", "{", "int", "NewFI", "=", "FrameInfo", ".", "CreateStackObject", "(", "", ",", "Align", "(", "", ")", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "!", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "llvm_unreachable", "(", "", ")", ";", "FrameIndex", "=", "NewFI", ";", "LLVM_DEBUG", "(", "auto", "Spill", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "NewFI", ")", ".", "front", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "(", "IsFP", "?", "", ":", "", ")", "<<", "", "<<", "printReg", "(", "Spill", ".", "VGPR", ",", "TRI", ")", "<<", "':'", "<<", "Spill", ".", "Lane", "<<", "'\\n'", ")", ";", "return", ";", "}", "TempSGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ",", "true", ")", ";", "if", "(", "!", "TempSGPR", ")", "{", "int", "NewFI", "=", "FrameInfo", ".", "CreateStackObject", "(", "", ",", "Align", "(", "", ")", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "{"], "ground_truth": ["FrameIndex", "=", "NewFI", ";"], "File": "SIFrameLowering2", "Func": "getVGPRSpillLaneOrTempRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50738, "Length": 182, "Cover_Rate": 0.47643979057591623} {"Template_token": ["", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["if", "(", "MFI", ".", "hasCalls", "(", ")", "&&", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "isEntryFunction", "(", ")", ")", "{"], "File": "SIFrameLowering2", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50739, "Length": 34, "Cover_Rate": 0.34} {"Template_token": ["", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", "&&", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "isEntryFunction", "(", ")", ")", "{", "return", "MFI", ".", "getStackSize", "(", ")", "!=", "", ";", "}", "return", "frameTriviallyRequiresSP", "(", "MFI", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "needsStackRealignment", "(", "MF", ")", "||", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering2", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50740, "Length": 88, "Cover_Rate": 0.88} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";", "assert", "(", "allSGPRSpillsAreDead", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", "->", "getSpillSize", "(", "", ")", ",", "", ",", "false", ")", ";"], "ground_truth": ["RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";"], "File": "SIFrameLowering2", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50741, "Length": 116, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";", "assert", "(", "allSGPRSpillsAreDead", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{"], "ground_truth": ["int", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", "->", "getSpillSize", "(", "", ")", ",", "", ",", "false", ")", ";"], "File": "SIFrameLowering2", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50742, "Length": 124, "Cover_Rate": 0.7126436781609196} {"Template_token": ["", "}", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "}", "}", "else", "{", "ScratchWaveOffsetReg", "=", "PreloadedScratchWaveOffsetReg", ";", "}", "assert", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "requiresStackPointerReference", "(", "MF", ")", ")", "{", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "assert", "(", "SPReg", "!=", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addImm", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", "*", "getScratchScaleFactor", "(", "ST", ")", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Register", "FPReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "assert", "(", "FPReg", "!=", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FPReg", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIFrameLowering30", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50743, "Length": 285, "Cover_Rate": 0.4789915966386555} {"Template_token": ["", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "Align", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "MBB", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "}", "}", "else", "{", "Register", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "Register", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc3", ")", ".", "addImm", "(", "Rsrc23", ">>", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", "{", "assert", "(", "PreloadedScratchRsrcReg", ")", ";", "if", "(", "ScratchRsrcReg", "!=", "PreloadedScratchRsrcReg", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedScratchRsrcReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIFrameLowering30", "Func": "emitEntryFunctionScratchRsrcRegSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50744, "Length": 321, "Cover_Rate": 0.36727688787185353} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "FuncInfo", "->", "allocateWWMReservedSpillSlots", "(", "MFI", ",", "*", "TRI", ")", ";", "}", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "if", "(", "SpillVGPRToAGPR", ")", "{", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "BitVector", "NonVGPRSpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MBB", ")", ")", "{", "int", "FrameIndex", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "", ",", "FIOp", ",", "RS", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "TII", "->", "isStoreToStackSlot", "(", "MI", ",", "FrameIndex", ")", "||", "TII", "->", "isLoadFromStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "NonVGPRSpillFIs", ".", "set", "(", "FrameIndex", ")", ";", "}", "}", "for", "(", "unsigned", "FI", ":", "SpillFIs", ".", "set_bits", "(", ")", ")", "if", "(", "!", "NonVGPRSpillFIs", ".", "test", "(", "FI", ")", ")", "FuncInfo", "->", "setVGPRToAGPRSpillDead", "(", "FI", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getVGPRSpillAGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getAGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "if", "(", "!", "SpillFIs", ".", "empty", "(", ")", "&&", "SeenDbgInstr", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";", "}", "}", "}", "}", "}", "bool", "HaveSGPRToVMemSpill", "=", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ",", "true", ")", ";", "assert", "(", "allSGPRSpillsAreDead", "(", "MF", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{"], "File": "SIFrameLowering31", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50746, "Length": 481, "Cover_Rate": 0.8138747884940778} {"Template_token": ["", "Register", "VGPRForAGPRCopy", "=", "FuncInfo", "->", "getVGPRForAGPRCopy", "(", ")", ";", "Register", "UnusedLowVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "MF", ")", ";", "if", "(", "UnusedLowVGPR", "&&", "(", "TRI", "->", "getHWRegIndex", "(", "UnusedLowVGPR", ")", "<", "TRI", "->", "getHWRegIndex", "(", "VGPRForAGPRCopy", ")", ")", ")", "{", "FuncInfo", "->", "setVGPRForAGPRCopy", "(", "UnusedLowVGPR", ")", ";", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering31", "Func": "processFunctionBeforeFrameIndicesReplaced", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50747, "Length": 61, "Cover_Rate": 0.42657342657342656} {"Template_token": ["", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "Register", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "Register", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_LO", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_HI", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "assert", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "GFX9", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";"], "File": "SIFrameLowering32", "Func": "emitEntryFunctionFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50748, "Length": 324, "Cover_Rate": 0.6532258064516129} {"Template_token": ["", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_LO", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_HI", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}"], "ground_truth": ["assert", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "GFX9", ")", ";"], "File": "SIFrameLowering32", "Func": "emitEntryFunctionFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50749, "Length": 222, "Cover_Rate": 0.4475806451612903} {"Template_token": ["", "}", "}", "Register", "PreloadedScratchRsrcReg", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedScratchRsrcReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "if", "(", "ScratchRsrcReg", "&&", "PreloadedScratchRsrcReg", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "}", "}", "else", "{", "ScratchWaveOffsetReg", "=", "PreloadedScratchWaveOffsetReg", ";", "}", "assert", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "requiresStackPointerReference", "(", "MF", ")", ")", "{", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "assert", "(", "SPReg", "!=", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addImm", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Register", "FPReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "assert", "(", "FPReg", "!=", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FPReg", ")", ".", "addImm", "(", "", ")", ";", "}", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", "||", "ScratchRsrcReg", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "{", "emitEntryFunctionFlatScratchInit", "(", "MF", ",", "MBB", ",", "I", ",", "DL", ",", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering32", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50750, "Length": 381, "Cover_Rate": 0.6512820512820513} {"Template_token": ["", "static", "void", "getVGPRSpillLaneOrTempRegister", "(", "MachineFunction", "&", "MF", ",", "LivePhysRegs", "&", "LiveRegs", ",", "Register", "&", "TempSGPR", ",", "Optional", "<", "int", ">", "&", "FrameIndex", ",", "bool", "IsFP", ")", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "MFI", "->", "haveFreeLanesForSGPRSpill", "(", "MF", ",", "", ")", ")", "{", "int", "NewFI", "=", "FrameInfo", ".", "CreateStackObject", "(", "", ",", "Align", "(", "", ")", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "!", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "llvm_unreachable", "(", "", ")", ";", "FrameIndex", "=", "NewFI", ";", "LLVM_DEBUG", "(", "auto", "Spill", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "NewFI", ")", ".", "front", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "(", "IsFP", "?", "", ":", "", ")", "<<", "", "<<", "printReg", "(", "Spill", ".", "VGPR", ",", "TRI", ")", "<<", "':'", "<<", "Spill", ".", "Lane", "<<", "'\\n'", ")", ";", "return", ";", "}", "TempSGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ",", "true", ")", ";", "if", "(", "!", "TempSGPR", ")", "{", "int", "NewFI", "=", "FrameInfo", ".", "CreateStackObject", "(", "", ",", "Align", "(", "", ")", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "{", "FrameIndex", "=", "NewFI", ";"], "ground_truth": ["}", "else", "{"], "File": "SIFrameLowering32", "Func": "getVGPRSpillLaneOrTempRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50752, "Length": 249, "Cover_Rate": 0.7155172413793104} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";"], "ground_truth": ["assert", "(", "allSGPRSpillsAreDead", "(", "MFI", ",", "None", ",", "None", ")", "&&", "", ")", ";"], "File": "SIFrameLowering32", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50753, "Length": 59, "Cover_Rate": 0.33146067415730335} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";", "assert", "(", "allSGPRSpillsAreDead", "(", "MFI", ",", "None", ",", "None", ")", "&&", "", ")", ";", "if", "(", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", "->", "getSpillSize", "(", "", ")", ",", "", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";", "}", "else", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "", ")", ",", "TRI", "->", "getSpillAlign", "(", "", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering32", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50754, "Length": 131, "Cover_Rate": 0.7359550561797753} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "RsrcHi", ")", ".", "addImm", "(", "MFI", "->", "getGITPtrHigh", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "GetPC64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "GetPC64", ",", "Rsrc01", ")", ";", "}", "auto", "GitPtrLo", "=", "", ";", "if", "(", "ST", ".", "hasMergedShaders", "(", ")", ")", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "{", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_GS", ":", "GitPtrLo", "=", "", ";", "break", ";", "default", ":", "break", ";", "}", "}", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "GitPtrLo", ")", ";", "MF", ".", "front", "(", ")", ".", "addLiveIn", "(", "GitPtrLo", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "RsrcLo", ")", ".", "addReg", "(", "GitPtrLo", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "const", "MCInstrDesc", "&", "LoadDwordX4", "=", "TII", "->", "get", "(", "", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "unsigned", "Offset", "=", "Fn", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_CS", "?", "", ":", "", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "EncodedOffset", "=", "", "(", "Subtarget", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX4", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "Rsrc01", ")", ".", "addImm", "(", "EncodedOffset", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "ST", ".", "isMesaGfxShader", "(", "Fn", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{"], "ground_truth": ["const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";"], "File": "SIFrameLowering33", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50755, "Length": 442, "Cover_Rate": 0.48043478260869565} {"Template_token": ["", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "{", "unsigned", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering33", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50756, "Length": 289, "Cover_Rate": 0.3141304347826087} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SpillReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SpillReg", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering34", "Func": "buildEpilogReload", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50757, "Length": 247, "Cover_Rate": 0.8233333333333334} {"Template_token": ["", "if", "(", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SpillReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "SIFrameLowering34", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50758, "Length": 127, "Cover_Rate": 0.40445859872611467} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "Register", "ScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "", ")", "return", ";", "Register", "ScratchRsrcReg", "=", "getEntryFunctionReservedScratchRsrcReg", "(", "MF", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ScratchRsrcReg", "!=", "", ")", "{", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "!=", "&", "MBB", ")", "{", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "}", "}", "Register", "PreloadedScratchRsrcReg", "=", "", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedScratchRsrcReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "if", "(", "ScratchRsrcReg", "!=", "", "&&", "PreloadedScratchRsrcReg", "!=", "", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";"], "ground_truth": ["if", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "hasCalls", "(", ")", ")", "{"], "File": "SIFrameLowering34", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50759, "Length": 196, "Cover_Rate": 0.44144144144144143} {"Template_token": ["", "unsigned", "Offset", "=", "Fn", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_CS", "?", "", ":", "", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "EncodedOffset", "=", "", "(", "Subtarget", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX4", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "Rsrc01", ")", ".", "addImm", "(", "EncodedOffset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "Fn", ")", "||", "(", "PreloadedScratchRsrcReg", "==", "", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "Register", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "Register", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "MBB", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering34", "Func": "emitEntryFunctionScratchRsrcRegSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50760, "Length": 369, "Cover_Rate": 0.3426183844011142} {"Template_token": ["", "const", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "FuncInfo", "->", "FramePointerSaveIndex", ")", "{", "const", "int", "FI", "=", "FuncInfo", "->", "FramePointerSaveIndex", ".", "getValue", "(", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "isDeadObjectIndex", "(", "FI", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "Spill", "=", "FuncInfo", "->", "getSGPRToVGPRSpills", "(", "FI", ")", ";", "assert", "(", "Spill", ".", "size", "(", ")", "==", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "Spill", "[", "", "]", ".", "VGPR", ")", ".", "addImm", "(", "Spill", "[", "", "]", ".", "Lane", ")", ";", "}", "unsigned", "ScratchExecCopy", "=", "", ";", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "ScratchExecCopy", "==", "", ")", "{", "if", "(", "LiveRegs", ".", "empty", "(", ")", ")", "{", "LiveRegs", ".", "init", "(", "*", "ST", ".", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "LiveRegs", ".", "stepBackward", "(", "*", "MBBI", ")", ";", "}", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "*", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "LiveRegs", ".", "removeReg", "(", "ScratchExecCopy", ")", ";", "const", "unsigned", "OrSaveExec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExec", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "", ")", ";", "}", "buildEpilogReload", "(", "LiveRegs", ",", "MBB", ",", "MBBI", ",", "TII", ",", "Reg", ".", "VGPR", ",", "FuncInfo", "->", "getScratchRSrcReg", "(", ")", ",", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering34", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50761, "Length": 403, "Cover_Rate": 0.6326530612244898} {"Template_token": ["", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "", ")", "/", "", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "getAllSGPR128", "(", "ST", ",", "MF", ")", ";", "AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";"], "ground_truth": ["for", "(", "MCPhysReg", "Reg", ":", "AllSGPR128s", ")", "{"], "File": "SIFrameLowering34", "Func": "getEntryFunctionReservedScratchRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50763, "Length": 82, "Cover_Rate": 0.33064516129032256} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", "=", "Align", "::", "None", "(", ")", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "SIFrameLowering34", "Func": "SIFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50764, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", "=", "Align", "::", "None", "(", ")", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "SIFrameLowering34", "Func": "SIFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50765, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "Align", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "MBB", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "}", "}", "else", "{", "Register", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "Register", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc3", ")", ".", "addImm", "(", "Rsrc23", ">>", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", "{", "assert", "(", "PreloadedScratchRsrcReg", "!=", "", ")", ";", "if", "(", "ScratchRsrcReg", "!=", "PreloadedScratchRsrcReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedScratchRsrcReg", ",", "RegState", "::", "Kill", ")", ";", "}", "}", "Register", "ScratchRsrcSub0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "Register", "ScratchRsrcSub1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcSub0", ")", ".", "addReg", "(", "ScratchRsrcSub0", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcSub1", ")", ".", "addReg", "(", "ScratchRsrcSub1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering36", "Func": "emitEntryFunctionScratchRsrcRegSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50766, "Length": 421, "Cover_Rate": 0.38873499538319484} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "LivePhysRegs", "LiveRegs", ";", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint32_t", "RoundedSize", "=", "FuncInfo", "->", "isStackRealigned", "(", ")", "?", "NumBytes", "+", "MFI", ".", "getMaxAlign", "(", ")", ".", "value", "(", ")", ":", "NumBytes", ";", "if", "(", "RoundedSize", "!=", "", "&&", "hasFP", "(", "MF", ")", ")", "{", "const", "Register", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "FuncInfo", "->", "FramePointerSaveIndex", ")", "{", "const", "int", "FI", "=", "FuncInfo", "->", "FramePointerSaveIndex", ".", "getValue", "(", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "isDeadObjectIndex", "(", "FI", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "Spill", "=", "FuncInfo", "->", "getSGPRToVGPRSpills", "(", "FI", ")", ";", "assert", "(", "Spill", ".", "size", "(", ")", "==", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "Spill", "[", "", "]", ".", "VGPR", ")", ".", "addImm", "(", "Spill", "[", "", "]", ".", "Lane", ")", ";", "}", "Register", "ScratchExecCopy", ";", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";"], "ground_truth": ["const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";"], "File": "SIFrameLowering36", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50767, "Length": 364, "Cover_Rate": 0.5786963434022258} {"Template_token": ["", "Register", "ScratchExecCopy", ";", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ".", "addReg", "(", "FramePtrReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "MBB", ".", "addLiveIn", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ";", "}", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "if", "(", "!", "ScratchExecCopy", ")", "{", "if", "(", "LiveRegs", ".", "empty", "(", ")", ")", "{", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", "LiveRegs", ".", "removeReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ";", "}", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "*", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "assert", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", "!=", "ScratchExecCopy", ")", ";", "const", "unsigned", "OrSaveExec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExec", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "", ")", ";", "}", "buildPrologSpill", "(", "LiveRegs", ",", "MBB", ",", "MBBI", ",", "TII", ",", "Reg", ".", "VGPR", ",", "FuncInfo", "->", "getScratchRSrcReg", "(", ")", ",", "StackPtrReg", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ")", ";", "}", "if", "(", "ScratchExecCopy", "!=", "", ")", "{", "unsigned", "ExecMov", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "MCRegister", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "ExecMov", ")", ",", "Exec", ")", ".", "addReg", "(", "ScratchExecCopy", ",", "RegState", "::", "Kill", ")", ";", "LiveRegs", ".", "addReg", "(", "ScratchExecCopy", ")", ";", "}", "if", "(", "FuncInfo", "->", "FramePointerSaveIndex", ")", "{"], "ground_truth": ["const", "int", "FI", "=", "FuncInfo", "->", "FramePointerSaveIndex", ".", "getValue", "(", ")", ";"], "File": "SIFrameLowering36", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50768, "Length": 317, "Cover_Rate": 0.34012875536480686} {"Template_token": ["", "int64_t", "StackSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "StackSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "}", "unsigned", "ScratchRsrcReg", "=", "getReservedPrivateSegmentBufferReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "unsigned", "ScratchWaveOffsetReg", ";", "std", "::", "tie", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", "=", "getReservedPrivateSegmentWaveByteOffsetReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "", ")", "{", "assert", "(", "ScratchRsrcReg", "==", "", ")", ";", "return", ";", "}", "unsigned", "PreloadedScratchWaveOffsetReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "||", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ")", ";", "}", "bool", "OffsetRegUsed", "=", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ";", "bool", "ResourceRegUsed", "=", "ScratchRsrcReg", "!=", "", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ";", "if", "(", "OffsetRegUsed", ")", "{", "assert", "(", "PreloadedScratchWaveOffsetReg", "!=", "", "&&", "", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", ")", "{", "assert", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "||", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", "&&", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "OffsetRegUsed", "&&", "PreloadedScratchWaveOffsetReg", "!=", "ScratchWaveOffsetReg", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", "?", "", ":", "RegState", "::", "Kill", ")", ";"], "File": "SIFrameLowering3", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50769, "Length": 468, "Cover_Rate": 0.4148936170212766} {"Template_token": ["", "void", "FrameLowering", "::", "emitEntryFunctionPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "auto", "AMDGPUA", "=", "ST", ".", "getAS", "(", ")", ";", "if", "(", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "emitDebuggerPrologue", "(", "MF", ",", "MBB", ")", ";", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "emitFlatScratchInit", "(", "ST", ",", "MF", ",", "MBB", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "SPReg", "!=", "", ")", "{", "assert", "(", "MRI", ".", "isReserved", "(", "SPReg", ")", "&&", "", ")", ";", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "StackSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "StackSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "}", "unsigned", "ScratchRsrcReg", "=", "getReservedPrivateSegmentBufferReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "unsigned", "ScratchWaveOffsetReg", ";", "std", "::", "tie", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", "=", "getReservedPrivateSegmentWaveByteOffsetReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "", ")", "{", "assert", "(", "ScratchRsrcReg", "==", "", ")", ";", "return", ";", "}", "unsigned", "PreloadedScratchWaveOffsetReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ")", ";", "}", "bool", "OffsetRegUsed", "=", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ";", "bool", "ResourceRegUsed", "=", "ScratchRsrcReg", "!=", "", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ";", "if", "(", "OffsetRegUsed", ")", "{", "assert", "(", "PreloadedScratchWaveOffsetReg", "!=", "", "&&", "", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", ")", "{"], "ground_truth": ["assert", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "||", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", ";"], "File": "SIFrameLowering40", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50773, "Length": 447, "Cover_Rate": 0.3927943760984183} {"Template_token": ["", "if", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "{", "unsigned", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "SIFrameLowering41", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50774, "Length": 390, "Cover_Rate": 0.46208530805687204} {"Template_token": ["", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "const", "MCInstrDesc", "&", "LoadDwordX4", "=", "TII", "->", "get", "(", "", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX4", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "Rsrc01", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIFrameLowering41", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50775, "Length": 277, "Cover_Rate": 0.3281990521327014} {"Template_token": ["", "bool", "MayNeedScavengingEmergencySlot", "=", "MFI", "->", "hasStackObjects", "(", ")", ";", "assert", "(", "(", "RS", "||", "!", "MayNeedScavengingEmergencySlot", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "MayNeedScavengingEmergencySlot", ")", "{"], "File": "SIFrameLowering42", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50776, "Length": 26, "Cover_Rate": 0.30952380952380953} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "emitFlatScratchInit", "(", "ST", ",", "MF", ",", "MBB", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "SPReg", "!=", "", ")", "{", "assert", "(", "MRI", ".", "isReserved", "(", "SPReg", ")", "&&", "", ")", ";", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "StackSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "StackSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "}", "unsigned", "ScratchRsrcReg", "=", "getReservedPrivateSegmentBufferReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "unsigned", "ScratchWaveOffsetReg", ";", "std", "::", "tie", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", "=", "getReservedPrivateSegmentWaveByteOffsetReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "", ")", "{", "assert", "(", "ScratchRsrcReg", "==", "", ")", ";", "return", ";", "}", "unsigned", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "}", "bool", "OffsetRegUsed", "=", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ";", "bool", "ResourceRegUsed", "=", "ScratchRsrcReg", "!=", "", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ";", "if", "(", "OffsetRegUsed", ")", "{", "assert", "(", "PreloadedScratchWaveOffsetReg", "!=", "", "&&", "", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering43", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50777, "Length": 370, "Cover_Rate": 0.5300859598853869} {"Template_token": ["", "unsigned", "ScratchExecCopy", "=", "", ";", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "if", "(", "ScratchExecCopy", "==", "", ")", "{", "LivePhysRegs", "LiveRegs", "(", "*", "ST", ".", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ",", "LiveRegs", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "", ")", ";", "}"], "ground_truth": ["TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";"], "File": "SIFrameLowering43", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50778, "Length": 126, "Cover_Rate": 0.35} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "ScratchExecCopy", ")", ";", "}", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "==", "", ")", "return", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", "!=", "", "&&", "hasSP", "(", "MF", ")", ")", "{", "uint32_t", "RoundedSize", "=", "FuncInfo", "->", "isStackRealigned", "(", ")", "?", "NumBytes", "+", "MFI", ".", "getMaxAlignment", "(", ")", ":", "NumBytes", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering43", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50779, "Length": 127, "Cover_Rate": 0.3527777777777778} {"Template_token": ["", "}", "else", "if", "(", "NeedFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "RoundedSize", "!=", "", "&&", "hasSP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "unsigned", "ScratchExecCopy", "=", "", ";", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "if", "(", "ScratchExecCopy", "==", "", ")", "{", "if", "(", "LiveRegs", ".", "empty", "(", ")", ")", "{", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "}", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ",", "LiveRegs", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "", ")", ";", "}"], "ground_truth": ["TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "true", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";"], "File": "SIFrameLowering43", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50780, "Length": 226, "Cover_Rate": 0.3741721854304636} {"Template_token": ["", "static", "unsigned", "findScratchNonCalleeSaveRegister", "(", "MachineFunction", "&", "MF", ",", "LivePhysRegs", "&", "LiveRegs", ",", "const", "TargetRegisterClass", "&", "RC", ")", "{", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "LiveRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "SIFrameLowering43", "Func": "findScratchNonCalleeSaveRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50781, "Length": 92, "Cover_Rate": 0.7603305785123967} {"Template_token": ["", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "LiveRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "{", "if", "(", "LiveRegs", ".", "available", "(", "MRI", ",", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["}"], "File": "SIFrameLowering43", "Func": "findScratchNonCalleeSaveRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50782, "Length": 71, "Cover_Rate": 0.5867768595041323} {"Template_token": ["", "assert", "(", "MRI", ".", "isReserved", "(", "SPReg", ")", "&&", "", ")", ";", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "StackSize", "=", "FrameInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "StackSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "}", "unsigned", "ScratchRsrcReg", "=", "getReservedPrivateSegmentBufferReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "unsigned", "ScratchWaveOffsetReg", ";", "std", "::", "tie", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", "=", "getReservedPrivateSegmentWaveByteOffsetReg", "(", "ST", ",", "TII", ",", "TRI", ",", "MFI", ",", "MF", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "", ")", "{", "assert", "(", "ScratchRsrcReg", "==", "", ")", ";", "return", ";", "}", "unsigned", "PreloadedScratchWaveOffsetReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "F", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "}", "bool", "OffsetRegUsed", "=", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ";", "bool", "ResourceRegUsed", "=", "ScratchRsrcReg", "!=", "", "&&", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ";", "if", "(", "OffsetRegUsed", ")", "{", "assert", "(", "PreloadedScratchWaveOffsetReg", "!=", "", "&&", "", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", ")", "{", "assert", "(", "ST", ".", "isAmdCodeObjectV2", "(", "F", ")", "||", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", "&&", "ST", ".", "isAmdCodeObjectV2", "(", "F", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";"], "ground_truth": ["bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";"], "File": "SIFrameLowering45", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50783, "Length": 395, "Cover_Rate": 0.5539971949509116} {"Template_token": ["", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_GS", ":", "GitPtrLo", "=", "", ";", "break", ";", "default", ":", "break", ";", "}", "}", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "GitPtrLo", ")", ";", "MF", ".", "front", "(", ")", ".", "addLiveIn", "(", "GitPtrLo", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "RsrcLo", ")", ".", "addReg", "(", "GitPtrLo", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "const", "MCInstrDesc", "&", "LoadDwordX4", "=", "TII", "->", "get", "(", "", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "unsigned", "Offset", "=", "Fn", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_CS", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX4", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "Rsrc01", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "ST", ".", "isMesaGfxShader", "(", "Fn", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "ground_truth": ["auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";"], "File": "SIFrameLowering46", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50786, "Length": 442, "Cover_Rate": 0.49440715883668906} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "RsrcLo", ")", ".", "addReg", "(", "GitPtrLo", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "MCInstrDesc", "&", "LoadDwordX4", "=", "TII", "->", "get", "(", "", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "unsigned", "Offset", "=", "Fn", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_CS", "?", "", ":", "", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "EncodedOffset", "=", "", "(", "Subtarget", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX4", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "Rsrc01", ")", ".", "addImm", "(", "EncodedOffset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "ST", ".", "isMesaGfxShader", "(", "Fn", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "Register", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "Register", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{"], "ground_truth": ["const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";"], "File": "SIFrameLowering47", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50787, "Length": 285, "Cover_Rate": 0.3202247191011236} {"Template_token": ["", "unsigned", "FlatScratchInitReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "FLAT_SCRATCH_INIT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "unsigned", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIFrameLowering48", "Func": "emitFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50788, "Length": 172, "Cover_Rate": 0.7610619469026548} {"Template_token": ["", "unsigned", "PreloadedPrivateBufferReg", "=", "", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "||", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ")", ";", "}", "bool", "OffsetRegUsed", "=", "!", "MRI", ".", "use_empty", "(", "ScratchWaveOffsetReg", ")", ";", "bool", "ResourceRegUsed", "=", "!", "MRI", ".", "use_empty", "(", "ScratchRsrcReg", ")", ";", "if", "(", "OffsetRegUsed", ")", "{", "assert", "(", "PreloadedScratchWaveOffsetReg", "!=", "", "&&", "", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", ")", "{", "assert", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "||", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", ";", "MRI", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedPrivateBufferReg", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "OtherBB", ":", "MF", ")", "{", "if", "(", "&", "OtherBB", "==", "&", "MBB", ")", "continue", ";", "if", "(", "OffsetRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "ResourceRegUsed", ")", "OtherBB", ".", "addLiveIn", "(", "ScratchRsrcReg", ")", ";", "}", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", "&&", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "OffsetRegUsed", "&&", "PreloadedScratchWaveOffsetReg", "!=", "ScratchWaveOffsetReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "CopyBuffer", "&&", "!", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "", ")", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasPrivateMemoryInputPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";"], "ground_truth": ["if", "(", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{"], "File": "SIFrameLowering48", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50789, "Length": 437, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "static", "ArrayRef", "<", "MCPhysReg", ">", "getAllSGPR128", "(", "const", "MachineFunction", "&", "MF", ",", "const", "RegisterInfo", "*", "TRI", ")", "{", "return", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "TRI", "->", "getMaxNumSGPRs", "(", "MF", ")", "/", "", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering48", "Func": "getAllSGPR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50791, "Length": 38, "Cover_Rate": 0.95} {"Template_token": ["", "static", "ArrayRef", "<", "MCPhysReg", ">", "getAllSGPRs", "(", "const", "MachineFunction", "&", "MF", ",", "const", "RegisterInfo", "*", "TRI", ")", "{"], "ground_truth": ["return", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "TRI", "->", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "File": "SIFrameLowering48", "Func": "getAllSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50792, "Length": 35, "Cover_Rate": 0.9210526315789473} {"Template_token": ["", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "", ")", "/", "", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "getAllSGPR128", "(", "MF", ",", "TRI", ")", ";", "AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPR128s", ")", "{"], "ground_truth": ["if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{"], "File": "SIFrameLowering48", "Func": "getReservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50794, "Length": 110, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "unsigned", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "getAllSGPRs", "(", "MF", ",", "TRI", ")", ";", "if", "(", "NumPreloaded", ">", "AllSGPRs", ".", "size", "(", ")", ")", "return", "ScratchWaveOffsetReg", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "NumPreloaded", ")", ";", "if", "(", "AllSGPRs", ".", "size", "(", ")", "<", "", ")", "return", "ScratchWaveOffsetReg", ";"], "ground_truth": ["for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ".", "drop_back", "(", "", ")", ")", "{"], "File": "SIFrameLowering48", "Func": "getReservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50795, "Length": 89, "Cover_Rate": 0.43414634146341463} {"Template_token": ["", "if", "(", "AllSGPRs", ".", "size", "(", ")", "<", "", ")", "return", "ScratchWaveOffsetReg", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ".", "drop_back", "(", "", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "if", "(", "!", "MRI", ".", "isAllocatable", "(", "Reg", ")", "||", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", ")", "continue", ";", "MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchWaveOffsetReg", "(", "Reg", ")", ";", "return", "Reg", ";"], "ground_truth": ["}"], "File": "SIFrameLowering48", "Func": "getReservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50796, "Length": 78, "Cover_Rate": 0.3804878048780488} {"Template_token": ["", "void", "FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", ")", "return", ";", "bool", "MayNeedScavengingEmergencySlot", "=", "MFI", ".", "hasStackObjects", "(", ")", ";"], "ground_truth": ["assert", "(", "(", "RS", "||", "!", "MayNeedScavengingEmergencySlot", ")", "&&", "", ")", ";"], "File": "SIFrameLowering48", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50797, "Length": 57, "Cover_Rate": 0.5876288659793815} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", ")", "return", ";", "bool", "MayNeedScavengingEmergencySlot", "=", "MFI", ".", "hasStackObjects", "(", ")", ";", "assert", "(", "(", "RS", "||", "!", "MayNeedScavengingEmergencySlot", ")", "&&", "", ")", ";", "if", "(", "MayNeedScavengingEmergencySlot", ")", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateStackObject", "(", "", ".", "getSize", "(", ")", ",", "", ".", "getAlignment", "(", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering48", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50798, "Length": 78, "Cover_Rate": 0.8041237113402062} {"Template_token": ["", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "OffsetRegUsed", "&&", "PreloadedScratchWaveOffsetReg", "!=", "ScratchWaveOffsetReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "CopyBuffer", "&&", "!", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ResourceRegUsed", "&&", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "", ")", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasPrivateMemoryInputPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "if", "(", "", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "{", "unsigned", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";"], "ground_truth": ["unsigned", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";"], "File": "SIFrameLowering50", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50799, "Length": 410, "Cover_Rate": 0.41164658634538154} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "SavedRegs", ".", "reset", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";"], "ground_truth": ["const", "BitVector", "AllSavedRegs", "=", "SavedRegs", ";"], "File": "SIFrameLowering52", "Func": "determineCalleeSavesSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50800, "Length": 66, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "if", "(", "SpillVGPRToAGPR", ")", "{", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "BitVector", "NonVGPRSpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MBB", ")", ")", "{", "int", "FrameIndex", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "", ",", "FIOp", ",", "RS", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "TII", "->", "isStoreToStackSlot", "(", "MI", ",", "FrameIndex", ")", "||", "TII", "->", "isLoadFromStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "NonVGPRSpillFIs", ".", "set", "(", "FrameIndex", ")", ";", "}", "}", "for", "(", "unsigned", "FI", ":", "SpillFIs", ".", "set_bits", "(", ")", ")", "if", "(", "!", "NonVGPRSpillFIs", ".", "test", "(", "FI", ")", ")", "FuncInfo", "->", "setVGPRToAGPRSpillDead", "(", "FI", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getVGPRSpillAGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getAGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "if", "(", "!", "SpillFIs", ".", "empty", "(", ")", "&&", "SeenDbgInstr", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering52", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50801, "Length": 425, "Cover_Rate": 0.794392523364486} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "DL", ";", "unsigned", "ScratchExecCopy", "=", "", ";", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "if", "(", "ScratchExecCopy", "==", "", ")", "{", "LivePhysRegs", "LiveRegs", "(", "*", "ST", ".", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ",", "LiveRegs", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "", ")", ";", "}", "TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering53", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50802, "Length": 166, "Cover_Rate": 0.4689265536723164} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "DL", ";", "unsigned", "ScratchExecCopy", "=", "", ";", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "if", "(", "ScratchExecCopy", "==", "", ")", "{", "LivePhysRegs", "LiveRegs", "(", "*", "ST", ".", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ",", "LiveRegs", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "", ")", ";", "}", "TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "}", "if", "(", "ScratchExecCopy", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "ScratchExecCopy", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint32_t", "RoundedSize", "=", "FuncInfo", "->", "isStackRealigned", "(", ")", "?", "NumBytes", "+", "MFI", ".", "getMaxAlignment", "(", ")", ":", "NumBytes", ";", "const", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "File": "SIFrameLowering53", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50803, "Length": 270, "Cover_Rate": 0.7627118644067796} {"Template_token": ["", "if", "(", "MFI", ".", "getStackSize", "(", ")", "!=", "", ")", "return", "true", ";", "if", "(", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "isEntryFunction", "(", ")", ")", "return", "true", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "needsStackRealignment", "(", "MF", ")", ";"], "File": "SIFrameLowering53", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50804, "Length": 93, "Cover_Rate": 0.7380952380952381} {"Template_token": ["", "if", "(", "MFI", ".", "getStackSize", "(", ")", "!=", "", ")", "return", "true", ";", "if", "(", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "isEntryFunction", "(", ")", ")", "return", "true", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "return", "true", ";", "}", "return", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "needsStackRealignment", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering53", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50805, "Length": 94, "Cover_Rate": 0.746031746031746} {"Template_token": ["", "AllSGPRSpilledToVGPRs", "=", "true", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "{", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", ".", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "RS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "}", "else", "AllSGPRSpilledToVGPRs", "=", "false", ";", "}", "}", "}", "}", "FuncInfo", "->", "removeSGPRToVGPRFrameIndices", "(", "MFI", ")", ";", "if", "(", "FuncInfo", "->", "hasNonSpillStackObjects", "(", ")", "||", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "||", "!", "AllSGPRSpilledToVGPRs", "||", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "", ")", ";"], "ground_truth": ["if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{"], "File": "SIFrameLowering53", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50806, "Length": 197, "Cover_Rate": 0.5253333333333333} {"Template_token": ["", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SpillReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "LiveRegs", ".", "addReg", "(", "SpillReg", ")", ";", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SpillReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIFrameLowering54", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50807, "Length": 257, "Cover_Rate": 0.7835365853658537} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "if", "(", "SpillVGPRToAGPR", ")", "{", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{"], "File": "SIFrameLowering57", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50808, "Length": 223, "Cover_Rate": 0.4560327198364008} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "if", "(", "SpillVGPRToAGPR", ")", "{", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "", ",", "FIOp", ",", "RS", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "continue", ";", "}", "}", "}", "}"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{"], "File": "SIFrameLowering57", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50809, "Length": 254, "Cover_Rate": 0.5194274028629857} {"Template_token": ["", "if", "(", "WillHaveFP", "||", "hasFP", "(", "MF", ")", ")", "{", "assert", "(", "!", "MFI", "->", "SGPRForFPSaveRestoreCopy", "&&", "!", "MFI", "->", "FramePointerSaveIndex", "&&", "", ")", ";", "getVGPRSpillLaneOrTempRegister", "(", "MF", ",", "LiveRegs", ",", "MFI", "->", "SGPRForFPSaveRestoreCopy", ",", "MFI", "->", "FramePointerSaveIndex", ",", "true", ")", ";", "}", "if", "(", "TRI", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "if", "(", "MFI", "->", "SGPRForFPSaveRestoreCopy", ")", "LiveRegs", ".", "addReg", "(", "MFI", "->", "SGPRForFPSaveRestoreCopy", ")", ";", "assert", "(", "!", "MFI", "->", "SGPRForBPSaveRestoreCopy", "&&", "!", "MFI", "->", "BasePointerSaveIndex", "&&", "", ")", ";", "getVGPRSpillLaneOrTempRegister", "(", "MF", ",", "LiveRegs", ",", "MFI", "->", "SGPRForBPSaveRestoreCopy", ",", "MFI", "->", "BasePointerSaveIndex", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering59", "Func": "determineCalleeSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50810, "Length": 102, "Cover_Rate": 0.3984375} {"Template_token": ["", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "SavedVGPRs", ".", "clearBitsNotInMask", "(", "TRI", "->", "getAllVGPRRegMask", "(", ")", ")", ";", "const", "bool", "WillHaveFP", "=", "FrameInfo", ".", "hasCalls", "(", ")", "&&", "(", "SavedVGPRs", ".", "any", "(", ")", "||", "!", "allStackObjectsAreDead", "(", "FrameInfo", ")", ")", ";", "for", "(", "auto", "SSpill", ":", "MFI", "->", "getSGPRSpillVGPRs", "(", ")", ")", "SavedVGPRs", ".", "reset", "(", "SSpill", ".", "VGPR", ")", ";", "LivePhysRegs", "LiveRegs", ";", "LiveRegs", ".", "init", "(", "*", "TRI", ")", ";", "if", "(", "WillHaveFP", "||", "hasFP", "(", "MF", ")", ")", "{", "assert", "(", "!", "MFI", "->", "SGPRForFPSaveRestoreCopy", "&&", "!", "MFI", "->", "FramePointerSaveIndex", "&&", "", ")", ";", "getVGPRSpillLaneOrTempRegister", "(", "MF", ",", "LiveRegs", ",", "MFI", "->", "SGPRForFPSaveRestoreCopy", ",", "MFI", "->", "FramePointerSaveIndex", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering59", "Func": "determineCalleeSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50811, "Length": 144, "Cover_Rate": 0.5625} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "SavedRegs", ".", "reset", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";"], "ground_truth": ["const", "BitVector", "AllSavedRegs", "=", "SavedRegs", ";"], "File": "SIFrameLowering59", "Func": "determineCalleeSavesSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50812, "Length": 66, "Cover_Rate": 0.4177215189873418} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "Offset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SpillReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIFrameLowering5", "Func": "buildEpilogReload", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50813, "Length": 110, "Cover_Rate": 0.36789297658862874} {"Template_token": ["", "if", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "Offset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SpillReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "LiveRegs", ".", "addReg", "(", "SpillReg", ")", ";", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SpillReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIFrameLowering5", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50814, "Length": 214, "Cover_Rate": 0.654434250764526} {"Template_token": ["", "LiveRegs", ".", "addReg", "(", "SpillReg", ")", ";", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SpillReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIFrameLowering5", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50815, "Length": 129, "Cover_Rate": 0.3944954128440367} {"Template_token": ["", "DebugLoc", "DL", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "CopyBuffer", "=", "ResourceRegUsed", "&&", "PreloadedPrivateBufferReg", "!=", "", "&&", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", "&&", "ScratchRsrcReg", "!=", "PreloadedPrivateBufferReg", ";", "bool", "CopyBufferFirst", "=", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ";", "if", "(", "CopyBuffer", "&&", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "assert", "(", "SPReg", "!=", "", ")", ";", "const", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", "||", "OffsetRegUsed", ")", "{", "assert", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "HasFP", "?", "RegState", "::", "Kill", ":", "", ")", ";", "}", "if", "(", "CopyBuffer", "&&", "!", "CopyBufferFirst", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedPrivateBufferReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ResourceRegUsed", ")", "{", "emitEntryFunctionScratchSetup", "(", "ST", ",", "MF", ",", "MBB", ",", "MFI", ",", "I", ",", "PreloadedPrivateBufferReg", ",", "ScratchRsrcReg", ")", ";", "}", "if", "(", "HasFP", ")", "{", "DebugLoc", "DL", ";"], "ground_truth": ["const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "SIFrameLowering61", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50817, "Length": 228, "Cover_Rate": 0.3377777777777778} {"Template_token": ["", "if", "(", "ScratchWaveOffsetReg", "==", "TRI", "->", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "getAllSGPRs", "(", ")", ".", "drop_back", "(", "", ")", ".", "slice", "(", "NumPreloaded", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "if", "(", "!", "MRI", ".", "isAllocatable", "(", "Reg", ")", "||", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", ")", "continue", ";", "MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";", "MFI", "->", "setScratchWaveOffsetReg", "(", "ScratchWaveOffsetReg", ")", ";", "break", ";", "}", "}", "}", "}", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "ScratchRsrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "", ")", ";", "DebugLoc", "DL", ";", "if", "(", "PreloadedScratchWaveOffsetReg", "!=", "ScratchWaveOffsetReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "assert", "(", "!", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchRsrcReg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc23", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Lo", "=", "TRI", "->", "getSubReg", "(", "PreloadedPrivateBufferReg", ",", "", ")", ";", "unsigned", "Hi", "=", "TRI", "->", "getSubReg", "(", "PreloadedPrivateBufferReg", ",", "", ")", ";", "const", "MCInstrDesc", "&", "SMovB64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB64", ",", "Rsrc01", ")", ".", "addReg", "(", "Lo", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB64", ",", "Rsrc23", ")", ".", "addReg", "(", "Hi", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "unsigned", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "SIFrameLowering62", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50818, "Length": 446, "Cover_Rate": 0.40955004591368227} {"Template_token": ["", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ",", "LiveRegs", ",", "*", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "const", "unsigned", "OrSaveExec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExec", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "", ")", ";", "}", "TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "}", "if", "(", "ScratchExecCopy", "!=", "", ")", "{", "unsigned", "ExecMov", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "ExecMov", ")", ",", "Exec", ")", ".", "addReg", "(", "ScratchExecCopy", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint32_t", "RoundedSize", "=", "FuncInfo", "->", "isStackRealigned", "(", ")", "?", "NumBytes", "+", "MFI", ".", "getMaxAlignment", "(", ")", ":", "NumBytes", ";", "const", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering64", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50819, "Length": 243, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "if", "(", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "{", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", ".", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "RS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "}", "else", "AllSGPRSpilledToVGPRs", "=", "false", ";", "}", "}", "}", "}", "FuncInfo", "->", "removeSGPRToVGPRFrameIndices", "(", "MFI", ")", ";", "if", "(", "FuncInfo", "->", "hasNonSpillStackObjects", "(", ")", "||", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "||", "!", "AllSGPRSpilledToVGPRs", "||", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", ".", "getSpillSize", "(", "", ")", ",", "", ",", "false", ")", ";"], "ground_truth": ["RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";"], "File": "SIFrameLowering64", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50820, "Length": 163, "Cover_Rate": 0.43466666666666665} {"Template_token": ["", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "if", "(", "SpillVGPRToAGPR", ")", "{", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "BitVector", "NonVGPRSpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MBB", ")", ")", "{", "int", "FrameIndex", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "", ",", "FIOp", ",", "RS", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "TII", "->", "isStoreToStackSlot", "(", "MI", ",", "FrameIndex", ")", "||", "TII", "->", "isLoadFromStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", "NonVGPRSpillFIs", ".", "set", "(", "FrameIndex", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering65", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50821, "Length": 243, "Cover_Rate": 0.46285714285714286} {"Template_token": ["", "if", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "return", ";", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "hasOnlySGPRSpills", "(", "MFI", ",", "MF", ".", "getFrameInfo", "(", ")", ")", ")", "return", ";", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "unsigned", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "assert", "(", "ScratchRsrcReg", "!=", "", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "assert", "(", "ScratchWaveOffsetReg", "!=", "", ")", ";", "unsigned", "PreloadedScratchWaveOffsetReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ")", ";", "unsigned", "PreloadedPrivateBufferReg", "=", "", ";", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "PreloadedPrivateBufferReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ")", ";", "}", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "{", "DebugLoc", "DL", ";", "unsigned", "FlatScratchInitReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "FLAT_SCRATCH_INIT", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "unsigned", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "}", "if", "(", "ScratchRsrcReg", "==", "PreloadedPrivateBufferReg", ")", "{"], "ground_truth": ["assert", "(", "ScratchWaveOffsetReg", "==", "PreloadedScratchWaveOffsetReg", "&&", "", ")", ";"], "File": "SIFrameLowering6", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50823, "Length": 370, "Cover_Rate": 0.34101382488479265} {"Template_token": ["", "static", "bool", "hasOnlySGPRSpills", "(", "const", "MachineFunctionInfo", "*", "FuncInfo", ",", "const", "MachineFrameInfo", "*", "FrameInfo", ")", "{", "return", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", "&&", "(", "!", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "!", "FuncInfo", "->", "hasNonSpillStackObjects", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering6", "Func": "hasOnlySGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50825, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SpillReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SpillReg", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering7", "Func": "buildEpilogReload", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50826, "Length": 247, "Cover_Rate": 0.8233333333333334} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "Offset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SpillReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}"], "ground_truth": ["MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ")", ";"], "File": "SIFrameLowering7", "Func": "buildEpilogReload", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50827, "Length": 127, "Cover_Rate": 0.42333333333333334} {"Template_token": ["", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SpillReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering7", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50828, "Length": 123, "Cover_Rate": 0.39171974522292996} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "assert", "(", "isUInt", "<", "", ">", "(", "Amount", ")", "&&", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "Op", "=", "IsDestroy", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "else", "if", "(", "CalleePopAmount", "!=", "", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "return", "MBB", ".", "erase", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering7", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50829, "Length": 183, "Cover_Rate": 0.7290836653386454} {"Template_token": ["", "assert", "(", "isUInt", "<", "", ">", "(", "Amount", ")", "&&", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "Op", "=", "IsDestroy", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "else", "if", "(", "CalleePopAmount", "!=", "", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["return", "MBB", ".", "erase", "(", "I", ")", ";"], "File": "SIFrameLowering7", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50830, "Length": 102, "Cover_Rate": 0.4063745019920319} {"Template_token": ["", "}", "if", "(", "FuncInfo", "->", "FramePointerSaveIndex", ")", "{", "const", "int", "FI", "=", "FuncInfo", "->", "FramePointerSaveIndex", ".", "getValue", "(", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "isDeadObjectIndex", "(", "FI", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "Spill", "=", "FuncInfo", "->", "getSGPRToVGPRSpills", "(", "FI", ")", ";", "assert", "(", "Spill", ".", "size", "(", ")", "==", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "Spill", "[", "", "]", ".", "VGPR", ")", ".", "addImm", "(", "Spill", "[", "", "]", ".", "Lane", ")", ";", "}", "unsigned", "ScratchExecCopy", "=", "", ";", "for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "ScratchExecCopy", "==", "", ")", "{", "if", "(", "LiveRegs", ".", "empty", "(", ")", ")", "{", "LiveRegs", ".", "init", "(", "*", "ST", ".", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";"], "File": "SIFrameLowering7", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50831, "Length": 199, "Cover_Rate": 0.31240188383045525} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "LivePhysRegs", "LiveRegs", ";", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint32_t", "RoundedSize", "=", "FuncInfo", "->", "isStackRealigned", "(", ")", "?", "NumBytes", "+", "MFI", ".", "getMaxAlign", "(", ")", ".", "value", "(", ")", ":", "NumBytes", ";", "if", "(", "RoundedSize", "!=", "", "&&", "hasFP", "(", "MF", ")", ")", "{", "const", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "FuncInfo", "->", "FramePointerSaveIndex", ")", "{", "const", "int", "FI", "=", "FuncInfo", "->", "FramePointerSaveIndex", ".", "getValue", "(", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "isDeadObjectIndex", "(", "FI", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "Spill", "=", "FuncInfo", "->", "getSGPRToVGPRSpills", "(", "FI", ")", ";", "assert", "(", "Spill", ".", "size", "(", ")", "==", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "Spill", "[", "", "]", ".", "VGPR", ")", ".", "addImm", "(", "Spill", "[", "", "]", ".", "Lane", ")", ";", "}", "unsigned", "ScratchExecCopy", "=", "", ";"], "ground_truth": ["for", "(", "const", "MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{"], "File": "SIFrameLowering7", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50832, "Length": 330, "Cover_Rate": 0.5180533751962323} {"Template_token": ["", "SavedVGPRs", ".", "clearBitsNotInMask", "(", "TRI", "->", "getAllVGPRRegMask", "(", ")", ")", ";", "const", "bool", "WillHaveFP", "=", "FrameInfo", ".", "hasCalls", "(", ")", "&&", "(", "SavedVGPRs", ".", "any", "(", ")", "||", "!", "allStackObjectsAreDead", "(", "FrameInfo", ")", ")", ";", "for", "(", "auto", "SSpill", ":", "MFI", "->", "getSGPRSpillVGPRs", "(", ")", ")", "SavedVGPRs", ".", "reset", "(", "SSpill", ".", "VGPR", ")", ";", "const", "bool", "HasFP", "=", "WillHaveFP", "||", "hasFP", "(", "MF", ")", ";", "if", "(", "!", "HasFP", ")", "return", ";", "if", "(", "MFI", "->", "haveFreeLanesForSGPRSpill", "(", "MF", ",", "", ")", ")", "{", "int", "NewFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "", ",", "", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "!", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["MFI", "->", "FramePointerSaveIndex", "=", "NewFI", ";"], "File": "SIFrameLowering8", "Func": "determineCalleeSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50833, "Length": 132, "Cover_Rate": 0.3402061855670103} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "ground_truth": ["const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";"], "File": "SIFrameLowering8", "Func": "determineCalleeSavesSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50834, "Length": 39, "Cover_Rate": 0.42391304347826086} {"Template_token": ["", "void", "FrameLowering", "::", "determineCalleeSavesSGPR", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "SavedRegs", ".", "reset", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";"], "ground_truth": ["SavedRegs", ".", "clearBitsInMask", "(", "TRI", "->", "getAllVGPRRegMask", "(", ")", ")", ";"], "File": "SIFrameLowering8", "Func": "determineCalleeSavesSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50835, "Length": 91, "Cover_Rate": 0.9891304347826086} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "allSGPRSpillsAreDead", "(", "MFI", ",", "None", ")", "&&", "", ")", ";", "if", "(", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", "->", "getSpillSize", "(", "", ")", ",", "", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";", "}", "else", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "", ")", ",", "TRI", "->", "getSpillAlignment", "(", "", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIFrameLowering8", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50836, "Length": 138, "Cover_Rate": 0.8165680473372781} {"Template_token": ["", "int", "NewFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "{", "FI", "=", "NewFI", ";", "}", "else", "{", "MF", ".", "getFrameInfo", "(", ")", ".", "RemoveStackObject", "(", "NewFI", ")", ";"], "ground_truth": ["FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateSpillStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "Align", "(", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ")", ")", ";"], "File": "SIFrameLowering", "Func": "allocateCFISave", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50837, "Length": 102, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "if", "(", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "{", "FI", "=", "NewFI", ";", "}", "}", "else", "{", "int", "NewFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "{"], "ground_truth": ["FI", "=", "NewFI", ";"], "File": "SIFrameLowering", "Func": "allocateCFISave", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50838, "Length": 78, "Cover_Rate": 0.30952380952380953} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "int", "I", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "E", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "{"], "File": "SIFrameLowering", "Func": "allSGPRSpillsAreDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50839, "Length": 52, "Cover_Rate": 0.33548387096774196} {"Template_token": ["", "static", "bool", "allStackObjectsAreDead", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "File": "SIFrameLowering", "Func": "allStackObjectsAreDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50840, "Length": 60, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "RI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "FramePtrReg", "=", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ";", "Register", "BasePtrReg", "=", "RI", "->", "getBaseRegister", "(", ")", ";", "unsigned", "NumModifiedRegs", "=", "", ";", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", "NumModifiedRegs", "++", ";", "if", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", "NumModifiedRegs", "++", ";", "for", "(", "auto", "&", "CS", ":", "C", ")", "{", "if", "(", "CS", ".", "getReg", "(", ")", "==", "FramePtrReg", "&&", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", "{", "CS", ".", "setDstReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ";", "if", "(", "--", "NumModifiedRegs", ")", "break", ";", "}", "else", "if", "(", "CS", ".", "getReg", "(", ")", "==", "BasePtrReg", "&&", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", "{", "CS", ".", "setDstReg", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", ";", "if", "(", "--", "NumModifiedRegs", ")", "break", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "assignCalleeSavedSpillSlots", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50841, "Length": 141, "Cover_Rate": 0.6714285714285714} {"Template_token": ["", "MachineInstr", "*", "FrameLowering", "::", "buildCFI", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "const", "MCCFIInstruction", "&", "CFIInst", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "MF", ".", "addFrameInst", "(", "CFIInst", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "SIFrameLowering", "Func": "buildCFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50843, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "raw_svector_ostream", "OSCFIInst", "(", "CFIInst", ")", ";", "SmallString", "<", "", ">", "Block", ";", "raw_svector_ostream", "OSBlock", "(", "Block", ")", ";", "OSCFIInst", "<<", "uint8_t", "(", "dwarf", "::", "DW_CFA_expression", ")", ";", "encodeULEB128", "(", "DwarfSGPR", ",", "OSCFIInst", ")", ";", "for", "(", "MachineFunctionInfo", "::", "SpilledReg", "Spill", ":", "VGPRSpills", ")", "{", "encodeDwarfRegisterLocation", "(", "MCRI", ".", "getDwarfRegNum", "(", "Spill", ".", "VGPR", ",", "false", ")", ",", "OSBlock", ")", ";", "OSBlock", "<<", "uint8_t", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "const", "unsigned", "SGPRBitSize", "=", "", ";", "encodeULEB128", "(", "SGPRBitSize", ",", "OSBlock", ")", ";", "encodeULEB128", "(", "SGPRBitSize", "*", "Spill", ".", "Lane", ",", "OSBlock", ")", ";", "}"], "ground_truth": ["encodeULEB128", "(", "Block", ".", "size", "(", ")", ",", "OSCFIInst", ")", ";"], "File": "SIFrameLowering", "Func": "buildCFIForSGPRToVGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50846, "Length": 105, "Cover_Rate": 0.49295774647887325} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MCRegisterInfo", "&", "MCRI", "=", "*", "MF", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "int", "DwarfSGPR", "=", "MCRI", ".", "getDwarfRegNum", "(", "SGPR", ",", "false", ")", ";", "SmallString", "<", "", ">", "CFIInst", ";", "raw_svector_ostream", "OSCFIInst", "(", "CFIInst", ")", ";", "SmallString", "<", "", ">", "Block", ";", "raw_svector_ostream", "OSBlock", "(", "Block", ")", ";", "OSCFIInst", "<<", "uint8_t", "(", "dwarf", "::", "DW_CFA_expression", ")", ";", "encodeULEB128", "(", "DwarfSGPR", ",", "OSCFIInst", ")", ";", "for", "(", "MachineFunctionInfo", "::", "SpilledReg", "Spill", ":", "VGPRSpills", ")", "{", "encodeDwarfRegisterLocation", "(", "MCRI", ".", "getDwarfRegNum", "(", "Spill", ".", "VGPR", ",", "false", ")", ",", "OSBlock", ")", ";", "OSBlock", "<<", "uint8_t", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "const", "unsigned", "SGPRBitSize", "=", "", ";", "encodeULEB128", "(", "SGPRBitSize", ",", "OSBlock", ")", ";", "encodeULEB128", "(", "SGPRBitSize", "*", "Spill", ".", "Lane", ",", "OSBlock", ")", ";", "}", "encodeULEB128", "(", "Block", ".", "size", "(", ")", ",", "OSCFIInst", ")", ";", "OSCFIInst", "<<", "Block", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createEscape", "(", "nullptr", ",", "OSCFIInst", ".", "str", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "buildCFIForSGPRToVGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50847, "Length": 181, "Cover_Rate": 0.8497652582159625} {"Template_token": ["", "int", "DwarfVGPR", "=", "MCRI", ".", "getDwarfRegNum", "(", "VGPR", ",", "false", ")", ";", "SmallString", "<", "", ">", "CFIInst", ";", "raw_svector_ostream", "OSCFIInst", "(", "CFIInst", ")", ";", "SmallString", "<", "", ">", "Block", ";", "raw_svector_ostream", "OSBlock", "(", "Block", ")", ";", "OSCFIInst", "<<", "uint8_t", "(", "dwarf", "::", "DW_CFA_expression", ")", ";", "encodeULEB128", "(", "DwarfVGPR", ",", "OSCFIInst", ")", ";", "encodeDwarfRegisterLocation", "(", "DwarfVGPR", ",", "OSBlock", ")", ";", "OSBlock", "<<", "uint8_t", "(", "dwarf", "::", "DW_OP_swap", ")", ";", "OSBlock", "<<", "uint8_t", "(", "dwarf", "::", "DW_OP_LLVM_offset_uconst", ")", ";", "encodeULEB128", "(", "Offset", ",", "OSBlock", ")", ";", "OSBlock", "<<", "uint8_t", "(", "dwarf", "::", "DW_OP_LLVM_call_frame_entry_reg", ")", ";", "encodeULEB128", "(", "MCRI", ".", "getDwarfRegNum", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ",", "false", ")", ",", "OSBlock", ")", ";", "OSBlock", "<<", "uint8_t", "(", "dwarf", "::", "DW_OP_deref_size", ")", ";", "OSBlock", "<<", "uint8_t", "(", "ST", ".", "getWavefrontSize", "(", ")", "/", "CHAR_BIT", ")", ";"], "ground_truth": ["OSBlock", "<<", "uint8_t", "(", "dwarf", "::", "DW_OP_LLVM_select_bit_piece", ")", ";"], "File": "SIFrameLowering", "Func": "buildCFIForVGPRToVMEMSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50848, "Length": 146, "Cover_Rate": 0.5140845070422535} {"Template_token": ["", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "TRI", ".", "buildSpillLoadStore", "(", "MBB", ",", "I", ",", "Opc", ",", "FI", ",", "SpillReg", ",", "false", ",", "FuncInfo", ".", "getStackPtrOffsetReg", "(", ")", ",", "", ",", "MMO", ",", "nullptr", ",", "&", "LiveRegs", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "buildEpilogRestore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50849, "Length": 84, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "Register", "TargetLo", "=", "TRI", "->", "getSubReg", "(", "TargetReg", ",", "", ")", ";", "Register", "TargetHi", "=", "TRI", "->", "getSubReg", "(", "TargetReg", ",", "", ")", ";", "if", "(", "MFI", "->", "getGITPtrHigh", "(", ")", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "TargetHi", ")", ".", "addImm", "(", "MFI", "->", "getGITPtrHigh", "(", ")", ")", ".", "addReg", "(", "TargetReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "GetPC64", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "GetPC64", ",", "TargetReg", ")", ";", "}", "Register", "GitPtrLo", "=", "MFI", "->", "getGITPtrLoReg", "(", "*", "MF", ")", ";", "MF", "->", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "GitPtrLo", ")", ";", "MBB", ".", "addLiveIn", "(", "GitPtrLo", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "TargetLo", ")", ".", "addReg", "(", "GitPtrLo", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "buildGitPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50850, "Length": 143, "Cover_Rate": 0.6327433628318584} {"Template_token": ["", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FI", ")", ")", ";"], "File": "SIFrameLowering", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50851, "Length": 51, "Cover_Rate": 0.3128834355828221} {"Template_token": ["", "static", "Register", "buildScratchExecCopy", "(", "LivePhysRegs", "&", "LiveRegs", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "bool", "IsProlog", ")", "{", "Register", "ScratchExecCopy", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", ";", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "IsProlog", ")", ";", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "*", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "if", "(", "!", "ScratchExecCopy", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["LiveRegs", ".", "addReg", "(", "ScratchExecCopy", ")", ";"], "File": "SIFrameLowering", "Func": "buildScratchExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50852, "Length": 140, "Cover_Rate": 0.7526881720430108} {"Template_token": ["", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "SavedVGPRs", ".", "clearBitsNotInMask", "(", "TRI", "->", "getAllVectorRegMask", "(", ")", ")", ";", "if", "(", "!", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "SavedVGPRs", ".", "clearBitsInMask", "(", "TRI", "->", "getAllAGPRRegMask", "(", ")", ")", ";", "if", "(", "TRI", "->", "isCFISavedRegsSpillEnabled", "(", ")", ")", "{", "allocateCFISave", "(", "MF", ",", "MFI", "->", "ReturnAddressSaveIndex", ",", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ")", ";", "allocateCFISave", "(", "MF", ",", "MFI", "->", "EXECSaveIndex", ",", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "determineCalleeSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50853, "Length": 111, "Cover_Rate": 0.3415384615384615} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "assert", "(", "isUInt", "<", "", ">", "(", "Amount", ")", "&&", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";"], "File": "SIFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50854, "Length": 105, "Cover_Rate": 0.42} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "==", "", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "assert", "(", "isUInt", "<", "", ">", "(", "Amount", ")", "&&", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "Amount", "*=", "getScratchScaleFactor", "(", "ST", ")", ";", "if", "(", "IsDestroy", ")", "Amount", "=", "-", "Amount", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "if", "(", "CalleePopAmount", "!=", "", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["return", "MBB", ".", "erase", "(", "I", ")", ";"], "File": "SIFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50855, "Length": 247, "Cover_Rate": 0.988} {"Template_token": ["", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "true", ")", ";", "MCPhysReg", "TmpVGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "RetAddrReg", ",", "", ")", ")", ";", "int", "DwordOff", "=", "", ";", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FI", ",", "DwordOff", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "RetAddrReg", ",", "", ")", ")", ";", "DwordOff", "=", "", ";", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FI", ",", "DwordOff", ")", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MCRI", "->", "getDwarfRegNum", "(", "", ",", "false", ")", ",", "MFI", ".", "getObjectOffset", "(", "FI", ")", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ";", "}", "if", "(", "EXECSaveIndex", "&&", "spilledToMemory", "(", "MF", ",", "*", "EXECSaveIndex", ")", ")", "{", "const", "int", "FI", "=", "*", "EXECSaveIndex", ";", "assert", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "FI", ")", ")", ";", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "true", ")", ";", "MCPhysReg", "TmpVGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "", ",", "", ")", ")", ";", "int", "DwordOff", "=", "", ";", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FI", ",", "DwordOff", ")", ";", "if", "(", "!", "ST", ".", "isWave32", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "", ",", "", ")", ")", ";", "DwordOff", "=", "", ";", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FI", ",", "DwordOff", ")", ";", "}", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MCRI", "->", "getDwarfRegNum", "(", "", ",", "false", ")", ",", "MFI", ".", "getObjectOffset", "(", "FI", ")", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ";", "}", "}", "if", "(", "!", "emitSpillsToMem", ")", "{", "if", "(", "RASaveIndex", "&&", "!", "spilledToMemory", "(", "MF", ",", "*", "RASaveIndex", ")", ")", "{", "MCRegister", "RetAddrReg", "=", "TRI", ".", "getReturnAddressReg", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "!", "MBB", ".", "isLiveIn", "(", "RetAddrReg", ")", ")", "MBB", ".", "addLiveIn", "(", "RetAddrReg", ")", ";"], "File": "SIFrameLowering", "Func": "emitCFISavedRegSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50856, "Length": 460, "Cover_Rate": 0.4453049370764763} {"Template_token": ["", "const", "MCInstrDesc", "&", "SAndB32", "=", "TII", "->", "get", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SAndB32", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "Register", "FlatScratchInitReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "assert", "(", "FlatScratchInitReg", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "MBB", ".", "addLiveIn", "(", "FlatScratchInitReg", ")", ";", "FlatScrInitLo", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "FlatScrInitHi", "=", "TRI", "->", "getSubReg", "(", "FlatScratchInitReg", ",", "", ")", ";", "}", "if", "(", "ST", ".", "flatScratchIsPointer", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_LO", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "", "::", "ID_FLAT_SCR_HI", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "assert", "(", "ST", ".", "getGeneration", "(", ")", "<", "Subtarget", "::", "GFX9", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FlatScrInitHi", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIFrameLowering", "Func": "emitEntryFunctionFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50857, "Length": 358, "Cover_Rate": 0.40820980615735464} {"Template_token": ["", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ")", "{", "PreloadedScratchRsrcReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "if", "(", "ScratchRsrcReg", "&&", "PreloadedScratchRsrcReg", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchRsrcReg", ")", ";", "}", "}", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "TRI", "->", "getAllSGPR32", "(", "MF", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPRs", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", "&&", "GITPtrLoReg", "!=", "Reg", ")", "{", "ScratchWaveOffsetReg", "=", "Reg", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "}", "}", "else", "{", "ScratchWaveOffsetReg", "=", "PreloadedScratchWaveOffsetReg", ";", "}", "assert", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "requiresStackPointerReference", "(", "MF", ")", ")", "{", "Register", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "assert", "(", "SPReg", "!=", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SPReg", ")", ".", "addImm", "(", "FrameInfo", ".", "getStackSize", "(", ")", "*", "getScratchScaleFactor", "(", "ST", ")", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Register", "FPReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "assert", "(", "FPReg", "!=", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FPReg", ")", ".", "addImm", "(", "", ")", ";", "}", "bool", "NeedsFlatScratchInit", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "&&", "(", "MRI", ".", "isPhysRegUsed", "(", "", ")", "||", "FrameInfo", ".", "hasCalls", "(", ")", "||", "(", "!", "allStackObjectsAreDead", "(", "MF", ")", "&&", "ST", ".", "enableFlatScratch", "(", ")", ")", ")", ";", "if", "(", "(", "NeedsFlatScratchInit", "||", "ScratchRsrcReg", ")", "&&", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "MRI", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "MBB", ".", "addLiveIn", "(", "PreloadedScratchWaveOffsetReg", ")", ";", "}", "if", "(", "NeedsFlatScratchInit", ")", "{", "emitEntryFunctionFlatScratchInit", "(", "MF", ",", "MBB", ",", "I", ",", "DL", ",", "ScratchWaveOffsetReg", ")", ";", "}", "if", "(", "ScratchRsrcReg", ")", "{"], "ground_truth": ["emitEntryFunctionScratchRsrcRegSetup", "(", "MF", ",", "MBB", ",", "I", ",", "DL", ",", "PreloadedScratchRsrcReg", ",", "ScratchRsrcReg", ",", "ScratchWaveOffsetReg", ")", ";"], "File": "SIFrameLowering", "Func": "emitEntryFunctionPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50858, "Length": 418, "Cover_Rate": 0.5421530479896238} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "Register", "StackPtrReg", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createLLVMDefAspaceCfa", "(", "nullptr", ",", "MCRI", "->", "getDwarfRegNum", "(", "StackPtrReg", ",", "false", ")", ",", "", ",", "", ")", ")", ";", "static", "const", "char", "PCEncodedInst", "[", "]", "=", "{", "dwarf", "::", "DW_CFA_expression", ",", "", ",", "", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_regx", ")", ",", "", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_piece", ")", ",", "", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_regx", ")", ",", "", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_piece", ")", ",", "", "}", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createEscape", "(", "nullptr", ",", "StringRef", "(", "PCEncodedInst", ",", "sizeof", "(", "PCEncodedInst", ")", ")", ")", ")", ";", "BitVector", "IsCalleeSaved", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "{", "IsCalleeSaved", ".", "set", "(", "CSRegs", "[", "I", "]", ")", ";", "}", "auto", "ProcessReg", "=", "[", "&", "]", "(", "MCPhysReg", "Reg", ")", "{", "if", "(", "IsCalleeSaved", ".", "test", "(", "Reg", ")", "||", "!", "MRI", ".", "isPhysRegModified", "(", "Reg", ")", ")", "return", ";", "MCRegister", "DwarfReg", "=", "MCRI", "->", "getDwarfRegNum", "(", "Reg", ",", "false", ")", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createUndefined", "(", "nullptr", ",", "DwarfReg", ")", ")", ";", "}", ";", "for_each", "(", "", ".", "getRegisters", "(", ")", ",", "ProcessReg", ")", ";", "if", "(", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for_each", "(", "", ".", "getRegisters", "(", ")", ",", "ProcessReg", ")", ";", "}", "for_each", "(", "", ".", "getRegisters", "(", ")", ",", "ProcessReg", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "emitPrologueEntryCFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50860, "Length": 319, "Cover_Rate": 0.8221649484536082} {"Template_token": ["", "const", "RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "Register", "StackPtrReg", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createLLVMDefAspaceCfa", "(", "nullptr", ",", "MCRI", "->", "getDwarfRegNum", "(", "StackPtrReg", ",", "false", ")", ",", "", ",", "", ")", ")", ";", "static", "const", "char", "PCEncodedInst", "[", "]", "=", "{", "dwarf", "::", "DW_CFA_expression", ",", "", ",", "", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_regx", ")", ",", "", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_piece", ")", ",", "", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_regx", ")", ",", "", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_piece", ")", ",", "", "}", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createEscape", "(", "nullptr", ",", "StringRef", "(", "PCEncodedInst", ",", "sizeof", "(", "PCEncodedInst", ")", ")", ")", ")", ";"], "ground_truth": ["BitVector", "IsCalleeSaved", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ";"], "File": "SIFrameLowering", "Func": "emitPrologueEntryCFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50861, "Length": 161, "Cover_Rate": 0.41494845360824745} {"Template_token": ["", "OS", "<<", "uint8_t", "(", "dwarf", "::", "DW_OP_regx", ")", ";", "encodeULEB128", "(", "DwarfReg", ",", "OS", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "encodeDwarfRegisterLocation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50862, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "static", "void", "encodeDwarfRegisterLocation", "(", "int", "DwarfReg", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "DwarfReg", "<", "", ")", "{", "OS", "<<", "uint8_t", "(", "dwarf", "::", "DW_OP_reg0", "+", "DwarfReg", ")", ";", "}", "else", "{"], "ground_truth": ["OS", "<<", "uint8_t", "(", "dwarf", "::", "DW_OP_regx", ")", ";"], "File": "SIFrameLowering", "Func": "encodeDwarfRegisterLocation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50863, "Length": 42, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "static", "MCRegister", "findScratchNonCalleeSaveRegister", "(", "MachineRegisterInfo", "&", "MRI", ",", "LivePhysRegs", "&", "LiveRegs", ",", "const", "TargetRegisterClass", "&", "RC", ",", "bool", "Unused", "=", "false", ")", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "LiveRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";", "if", "(", "Unused", ")", "{", "for", "(", "MCRegister", "Reg", ":", "RC", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "LiveRegs", ".", "available", "(", "MRI", ",", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "findScratchNonCalleeSaveRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50864, "Length": 95, "Cover_Rate": 0.7421875} {"Template_token": ["", "static", "MCRegister", "findScratchNonCalleeSaveRegister", "(", "MachineRegisterInfo", "&", "MRI", ",", "LivePhysRegs", "&", "LiveRegs", ",", "const", "TargetRegisterClass", "&", "RC", ",", "bool", "Unused", "=", "false", ")", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "LiveRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";", "if", "(", "Unused", ")", "{", "for", "(", "MCRegister", "Reg", ":", "RC", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "LiveRegs", ".", "available", "(", "MRI", ",", "Reg", ")", ")", "return", "Reg", ";", "}", "}", "else", "{", "for", "(", "MCRegister", "Reg", ":", "RC", ")", "{", "if", "(", "LiveRegs", ".", "available", "(", "MRI", ",", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "findScratchNonCalleeSaveRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50865, "Length": 121, "Cover_Rate": 0.9453125} {"Template_token": ["", "static", "bool", "frameTriviallyRequiresSP", "(", "const", "MachineFrameInfo", "&", "MFI", ")", "{", "return", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "frameTriviallyRequiresSP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50866, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "Register", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "!", "ScratchRsrcReg", "||", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", "&&", "allStackObjectsAreDead", "(", "MF", ")", ")", ")", "return", "Register", "(", ")", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "", ")", "/", "", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "TRI", "->", "getAllSGPR128", "(", "MF", ")", ";", "AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPR128s", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "GITPtrLoReg", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "ScratchRsrcReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchRSrcReg", "(", "Reg", ")", ";", "return", "Reg", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "getEntryFunctionReservedScratchRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50868, "Length": 197, "Cover_Rate": 0.7606177606177607} {"Template_token": ["", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "TRI", "->", "getAllSGPR128", "(", "MF", ")", ";", "AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPR128s", ")", "{"], "ground_truth": ["if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "GITPtrLoReg", ")", ")", "{"], "File": "SIFrameLowering", "Func": "getEntryFunctionReservedScratchRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50869, "Length": 85, "Cover_Rate": 0.3281853281853282} {"Template_token": ["", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";"], "ground_truth": ["return", "StackOffset", "::", "getFixed", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FI", ")", ")", ";"], "File": "SIFrameLowering", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50870, "Length": 26, "Cover_Rate": 0.40625} {"Template_token": ["", "const", "RegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";"], "File": "SIFrameLowering", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50871, "Length": 27, "Cover_Rate": 0.421875} {"Template_token": ["", "if", "(", "!", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "llvm_unreachable", "(", "", ")", ";", "FrameIndex", "=", "NewFI", ";", "LLVM_DEBUG", "(", "auto", "Spill", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "NewFI", ")", ".", "front", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "(", "IsFP", "?", "", ":", "", ")", "<<", "", "<<", "printReg", "(", "Spill", ".", "VGPR", ",", "TRI", ")", "<<", "':'", "<<", "Spill", ".", "Lane", "<<", "'\\n'", ")", ";", "return", ";", "}", "TempSGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "", ",", "true", ")", ";", "if", "(", "!", "TempSGPR", ")", "{", "int", "NewFI", "=", "FrameInfo", ".", "CreateStackObject", "(", "", ",", "Align", "(", "", ")", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "{", "FrameIndex", "=", "NewFI", ";", "LLVM_DEBUG", "(", "auto", "Spill", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "NewFI", ")", ".", "front", "(", ")", ";", "dbgs", "(", ")", "<<", "(", "IsFP", "?", "", ":", "", ")", "<<", "", "<<", "printReg", "(", "Spill", ".", "VGPR", ",", "TRI", ")", "<<", "':'", "<<", "Spill", ".", "Lane", "<<", "'\\n'", ";", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIFrameLowering", "Func": "getVGPRSpillLaneOrTempRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50874, "Length": 194, "Cover_Rate": 0.5} {"Template_token": ["", "static", "void", "getVGPRSpillLaneOrTempRegister", "(", "MachineFunction", "&", "MF", ",", "LivePhysRegs", "&", "LiveRegs", ",", "Register", "&", "TempSGPR", ",", "Optional", "<", "int", ">", "&", "FrameIndex", ",", "bool", "IsFP", ")", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "MFI", "->", "haveFreeLanesForSGPRSpill", "(", "MF", ",", "", ")", ")", "{", "int", "NewFI", "=", "FrameInfo", ".", "CreateStackObject", "(", "", ",", "Align", "(", "", ")", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";"], "ground_truth": ["if", "(", "!", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "llvm_unreachable", "(", "", ")", ";"], "File": "SIFrameLowering", "Func": "getVGPRSpillLaneOrTempRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50875, "Length": 127, "Cover_Rate": 0.327319587628866} {"Template_token": ["", "return", "MFI", ".", "getStackSize", "(", ")", "!=", "", ";", "}"], "ground_truth": ["return", "frameTriviallyRequiresSP", "(", "MFI", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "hasStackRealignment", "(", "MF", ")", "||", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ";"], "File": "SIFrameLowering", "Func": "hasFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50877, "Length": 53, "Cover_Rate": 0.53} {"Template_token": ["", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "}", "else", "{", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "LiveRegs", ".", "stepBackward", "(", "*", "MBBI", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "initLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50878, "Length": 28, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "", ",", "FIOp", ",", "RS", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "continue", ";", "}", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getVGPRSpillAGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "ground_truth": ["for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getAGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "File": "SIFrameLowering", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50879, "Length": 232, "Cover_Rate": 0.47443762781186094} {"Template_token": ["", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "return", "true", ";", "return", "frameTriviallyRequiresSP", "(", "MFI", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "requiresStackPointerReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50880, "Length": 18, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", "=", "Align", "(", "", ")", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "SIFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50881, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", "=", "Align", "(", "", ")", ")", ":", "FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "SIFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50882, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CS", ":", "C", ")", "{", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "if", "(", "CS", ".", "isSpilledToReg", "(", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CS", ".", "getDstReg", "(", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "true", ")", ")", ";"], "File": "SIFrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50883, "Length": 82, "Cover_Rate": 0.43617021276595747} {"Template_token": ["", "static", "bool", "spilledToMemory", "(", "const", "MachineFunction", "&", "MF", ",", "int", "SaveIndex", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "MFI", ".", "getStackID", "(", "SaveIndex", ")", "!=", "TargetStackID", "::", "SGPRSpill", ";"], "File": "SIFrameLowering", "Func": "spilledToMemory", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50884, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "auto", "&", "MBB", "=", "*", "CI", ".", "First", "->", "getParent", "(", ")", ";"], "ground_truth": ["auto", "ClauseMI", "=", "BuildMI", "(", "MBB", ",", "*", "CI", ".", "First", ",", "DebugLoc", "(", ")", ",", "I", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CI", ".", "Length", "-", "", ")", ";"], "File": "SIInsertHardClauses1", "Func": "emitClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50886, "Length": 46, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "if", "(", "CI", ".", "First", "==", "CI", ".", "Last", ")", "return", "false", ";", "assert", "(", "CI", ".", "Length", "<=", "", "&&", "", ")", ";"], "ground_truth": ["auto", "&", "MBB", "=", "*", "CI", ".", "First", "->", "getParent", "(", ")", ";"], "File": "SIInsertHardClauses1", "Func": "emitClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50887, "Length": 37, "Cover_Rate": 0.32456140350877194} {"Template_token": ["", "}", "if", "(", "InstrInfo", "::", "isFLAT", "(", "MI", ")", ")", "return", "HARDCLAUSE_FLAT", ";", "if", "(", "InstrInfo", "::", "isSMRD", "(", "MI", ")", ")", "return", "HARDCLAUSE_SMEM", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "return", "HARDCLAUSE_INTERNAL", ";"], "ground_truth": ["if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "HARDCLAUSE_IGNORE", ";"], "File": "SIInsertHardClauses1", "Func": "getHardClauseType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50888, "Length": 50, "Cover_Rate": 0.36496350364963503} {"Template_token": ["", "}", "if", "(", "InstrInfo", "::", "isFLAT", "(", "MI", ")", ")", "return", "HARDCLAUSE_FLAT", ";", "if", "(", "InstrInfo", "::", "isSMRD", "(", "MI", ")", ")", "return", "HARDCLAUSE_SMEM", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "return", "HARDCLAUSE_INTERNAL", ";"], "ground_truth": ["if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "HARDCLAUSE_IGNORE", ";"], "File": "SIInsertHardClauses1", "Func": "getHardClauseType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50889, "Length": 50, "Cover_Rate": 0.36496350364963503} {"Template_token": ["", "bool", "Dummy2", ";", "unsigned", "Dummy3", ";", "SmallVector", "<", "const", "MachineOperand", "*", ",", "", ">", "BaseOps", ";", "if", "(", "Type", "<=", "LAST_REAL_HARDCLAUSE_TYPE", ")", "{", "if", "(", "!", "I", "->", "getMemOperandsWithOffsetWidth", "(", "MI", ",", "BaseOps", ",", "Dummy1", ",", "Dummy2", ",", "Dummy3", ",", "TRI", ")", ")", "{", "Type", "=", "HARDCLAUSE_ILLEGAL", ";", "}", "}", "if", "(", "CI", ".", "Length", "==", "", "||", "(", "CI", ".", "Length", "&&", "Type", "!=", "HARDCLAUSE_INTERNAL", "&&", "Type", "!=", "HARDCLAUSE_IGNORE", "&&", "(", "Type", "!=", "CI", ".", "Type", "||", "!", "I", "->", "shouldClusterMemOps", "(", "CI", ".", "BaseOps", ",", "BaseOps", ",", "", ",", "", ")", ")", ")", ")", "{"], "ground_truth": ["Changed", "|=", "emitClause", "(", "CI", ",", "I", ")", ";"], "File": "SIInsertHardClauses1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50890, "Length": 106, "Cover_Rate": 0.30994152046783624} {"Template_token": ["", "HardClauseType", "Type", "=", "getHardClauseType", "(", "MI", ")", ";", "int64_t", "Dummy1", ";", "bool", "Dummy2", ";", "unsigned", "Dummy3", ";", "SmallVector", "<", "const", "MachineOperand", "*", ",", "", ">", "BaseOps", ";", "if", "(", "Type", "<=", "LAST_REAL_HARDCLAUSE_TYPE", ")", "{", "if", "(", "!", "I", "->", "getMemOperandsWithOffsetWidth", "(", "MI", ",", "BaseOps", ",", "Dummy1", ",", "Dummy2", ",", "Dummy3", ",", "TRI", ")", ")", "{", "Type", "=", "HARDCLAUSE_ILLEGAL", ";", "}", "}", "if", "(", "CI", ".", "Length", "==", "", "||", "(", "CI", ".", "Length", "&&", "Type", "!=", "HARDCLAUSE_INTERNAL", "&&", "Type", "!=", "HARDCLAUSE_IGNORE", "&&", "(", "Type", "!=", "CI", ".", "Type", "||", "!", "I", "->", "shouldClusterMemOps", "(", "CI", ".", "BaseOps", ",", "BaseOps", ",", "", ",", "", ")", ")", ")", ")", "{", "Changed", "|=", "emitClause", "(", "CI", ",", "I", ")", ";", "CI", "=", "ClauseInfo", "(", ")", ";", "}", "if", "(", "CI", ".", "Length", ")", "{", "if", "(", "Type", "!=", "HARDCLAUSE_IGNORE", ")", "{", "if", "(", "Type", "==", "HARDCLAUSE_INTERNAL", ")", "{", "++", "CI", ".", "TrailingInternalLength", ";", "}", "else", "{", "++", "CI", ".", "Length", ";", "CI", ".", "Length", "+=", "CI", ".", "TrailingInternalLength", ";", "CI", ".", "TrailingInternalLength", "=", "", ";", "CI", ".", "Last", "=", "&", "MI", ";", "CI", ".", "BaseOps", "=", "std", "::", "move", "(", "BaseOps", ")", ";", "}", "}", "}", "else", "if", "(", "Type", "<=", "LAST_REAL_HARDCLAUSE_TYPE", ")", "{", "CI", "=", "ClauseInfo", "{", "Type", ",", "&", "MI", ",", "&", "MI", ",", "", ",", "", ",", "std", "::", "move", "(", "BaseOps", ")", "}", ";", "}", "}", "if", "(", "CI", ".", "Length", ")", "Changed", "|=", "emitClause", "(", "CI", ",", "I", ")", ";"], "ground_truth": ["}"], "File": "SIInsertHardClauses1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50891, "Length": 243, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "Changed", "|=", "emitClause", "(", "CI", ",", "I", ")", ";", "CI", "=", "ClauseInfo", "(", ")", ";", "}", "if", "(", "CI", ".", "Length", ")", "{", "++", "CI", ".", "Length", ";", "if", "(", "Type", "!=", "HARDCLAUSE_INTERNAL", ")", "{", "CI", ".", "Last", "=", "&", "MI", ";", "CI", ".", "BaseOps", "=", "std", "::", "move", "(", "BaseOps", ")", ";", "}", "}", "else", "if", "(", "Type", "<=", "LAST_REAL_HARDCLAUSE_TYPE", ")", "{", "CI", "=", "ClauseInfo", "{", "Type", ",", "&", "MI", ",", "&", "MI", ",", "", ",", "std", "::", "move", "(", "BaseOps", ")", "}", ";", "}", "}", "if", "(", "CI", ".", "Length", ")", "Changed", "|=", "emitClause", "(", "CI", ",", "I", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SIInsertHardClauses3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50892, "Length": 107, "Cover_Rate": 0.3554817275747508} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "ClauseInfo", "CI", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "HardClauseType", "Type", "=", "getHardClauseType", "(", "MI", ")", ";", "int64_t", "Dummy1", ";", "bool", "Dummy2", ";", "SmallVector", "<", "const", "MachineOperand", "*", ",", "", ">", "BaseOps", ";", "if", "(", "Type", "<=", "LAST_REAL_HARDCLAUSE_TYPE", ")", "{", "if", "(", "!", "I", "->", "getMemOperandsWithOffset", "(", "MI", ",", "BaseOps", ",", "Dummy1", ",", "Dummy2", ",", "TRI", ")", ")", "{", "Type", "=", "HARDCLAUSE_ILLEGAL", ";", "}", "}", "if", "(", "CI", ".", "Length", "==", "", "||", "(", "CI", ".", "Length", "&&", "Type", "!=", "HARDCLAUSE_INTERNAL", "&&", "(", "Type", "!=", "CI", ".", "Type", "||", "!", "I", "->", "shouldClusterMemOps", "(", "CI", ".", "BaseOps", ",", "BaseOps", ",", "", ")", ")", ")", ")", "{", "Changed", "|=", "emitClause", "(", "CI", ",", "I", ")", ";", "CI", "=", "ClauseInfo", "(", ")", ";", "}", "if", "(", "CI", ".", "Length", ")", "{", "++", "CI", ".", "Length", ";", "if", "(", "Type", "!=", "HARDCLAUSE_INTERNAL", ")", "{", "CI", ".", "Last", "=", "&", "MI", ";"], "ground_truth": ["CI", ".", "BaseOps", "=", "std", "::", "move", "(", "BaseOps", ")", ";"], "File": "SIInsertHardClauses3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50893, "Length": 187, "Cover_Rate": 0.6212624584717608} {"Template_token": ["", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "ClauseInfo", "CI", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "HardClauseType", "Type", "=", "getHardClauseType", "(", "MI", ")", ";", "int64_t", "Dummy1", ";", "bool", "Dummy2", ";", "unsigned", "Dummy3", ";", "SmallVector", "<", "const", "MachineOperand", "*", ",", "", ">", "BaseOps", ";", "if", "(", "Type", "<=", "LAST_REAL_HARDCLAUSE_TYPE", ")", "{", "if", "(", "!", "I", "->", "getMemOperandsWithOffsetWidth", "(", "MI", ",", "BaseOps", ",", "Dummy1", ",", "Dummy2", ",", "Dummy3", ",", "TRI", ")", ")", "{", "Type", "=", "HARDCLAUSE_ILLEGAL", ";", "}", "}"], "ground_truth": ["if", "(", "CI", ".", "Length", "==", "", "||", "(", "CI", ".", "Length", "&&", "Type", "!=", "HARDCLAUSE_INTERNAL", "&&", "(", "Type", "!=", "CI", ".", "Type", "||", "!", "I", "->", "shouldClusterMemOps", "(", "CI", ".", "BaseOps", ",", "BaseOps", ",", "", ",", "", ")", ")", ")", ")", "{"], "File": "SIInsertHardClauses4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50894, "Length": 125, "Cover_Rate": 0.4084967320261438} {"Template_token": ["", "assert", "(", "Size", "<=", "", "&&", "", ")", ";", "auto", "&", "MBB", "=", "*", "CI", ".", "First", "->", "getParent", "(", ")", ";", "auto", "ClauseMI", "=", "BuildMI", "(", "MBB", ",", "*", "CI", ".", "First", ",", "DebugLoc", "(", ")", ",", "I", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "Size", "-", "", ")", ";", "finalizeBundle", "(", "MBB", ",", "ClauseMI", "->", "getIterator", "(", ")", ",", "std", "::", "next", "(", "CI", ".", "Last", "->", "getIterator", "(", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInsertHardClauses", "Func": "emitClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50895, "Length": 81, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "auto", "ClauseMI", "=", "BuildMI", "(", "MBB", ",", "*", "CI", ".", "First", ",", "DebugLoc", "(", ")", ",", "I", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "Size", "-", "", ")", ";"], "ground_truth": ["finalizeBundle", "(", "MBB", ",", "ClauseMI", "->", "getIterator", "(", ")", ",", "std", "::", "next", "(", "CI", ".", "Last", "->", "getIterator", "(", ")", ")", ")", ";"], "File": "SIInsertHardClauses", "Func": "emitClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50896, "Length": 55, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "HardClauseType", "getHardClauseType", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "if", "(", "InstrInfo", "::", "isVMEM", "(", "MI", ")", "||", "InstrInfo", "::", "isSegmentSpecificFLAT", "(", "MI", ")", ")", "return", "HARDCLAUSE_VMEM", ";"], "ground_truth": ["if", "(", "InstrInfo", "::", "isFLAT", "(", "MI", ")", ")", "return", "HARDCLAUSE_FLAT", ";"], "File": "SIInsertHardClauses", "Func": "getHardClauseType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50897, "Length": 49, "Cover_Rate": 0.6049382716049383} {"Template_token": ["", "HardClauseType", "getHardClauseType", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{"], "ground_truth": ["if", "(", "InstrInfo", "::", "isVMEM", "(", "MI", ")", "||", "InstrInfo", "::", "isSegmentSpecificFLAT", "(", "MI", ")", ")", "return", "HARDCLAUSE_VMEM", ";"], "File": "SIInsertHardClauses", "Func": "getHardClauseType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50898, "Length": 37, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "HardClauseType", "Type", "=", "getHardClauseType", "(", "MI", ")", ";", "int64_t", "Dummy1", ";", "bool", "Dummy2", ";", "unsigned", "Dummy3", ";", "SmallVector", "<", "const", "MachineOperand", "*", ",", "", ">", "BaseOps", ";", "if", "(", "Type", "<=", "LAST_REAL_HARDCLAUSE_TYPE", ")", "{", "if", "(", "!", "I", "->", "getMemOperandsWithOffsetWidth", "(", "MI", ",", "BaseOps", ",", "Dummy1", ",", "Dummy2", ",", "Dummy3", ",", "TRI", ")", ")", "{", "Type", "=", "HARDCLAUSE_ILLEGAL", ";", "}", "}", "if", "(", "CI", ".", "Length", "==", "", "||", "(", "CI", ".", "Length", "&&", "Type", "!=", "HARDCLAUSE_INTERNAL", "&&", "(", "Type", "!=", "CI", ".", "Type", "||", "!", "I", "->", "shouldClusterMemOps", "(", "CI", ".", "BaseOps", ",", "BaseOps", ",", "", ",", "", ")", ")", ")", ")", "{", "Changed", "|=", "emitClause", "(", "CI", ",", "I", ")", ";", "CI", "=", "ClauseInfo", "(", ")", ";", "}", "if", "(", "CI", ".", "Length", ")", "{", "++", "CI", ".", "Length", ";", "if", "(", "Type", "!=", "HARDCLAUSE_INTERNAL", ")", "{", "CI", ".", "Last", "=", "&", "MI", ";"], "ground_truth": ["CI", ".", "BaseOps", "=", "std", "::", "move", "(", "BaseOps", ")", ";"], "File": "SIInsertHardClauses", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50899, "Length": 166, "Cover_Rate": 0.538961038961039} {"Template_token": ["", "InsertHardClauses", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIInsertHardClauses", "Func": "SIInsertHardClauses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50900, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "InsertHardClauses", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIInsertHardClauses", "Func": "SIInsertHardClauses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50901, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createInsertNopsPass", "(", ")", "{", "return", "new", "InsertNops", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInsertNopsPass", "Func": "createSIInsertNopsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50902, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MI", "->", "isDebugValue", "(", ")", "||", "!", "MI", "->", "getDebugLoc", "(", ")", ")", "{", "continue", ";", "}", "auto", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "auto", "CL", "=", "DL", ".", "getLine", "(", ")", ";", "auto", "LineToInstEntry", "=", "LineToInst", ".", "find", "(", "CL", ")", ";", "if", "(", "LineToInstEntry", "==", "LineToInst", ".", "end", "(", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "*", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "LineToInst", ".", "insert", "(", "std", "::", "make_pair", "(", "CL", ",", "MI", ")", ")", ";", "}", "else", "{", "LineToInstEntry", "->", "second", "=", "MI", ";", "}", "}", "}", "for", "(", "auto", "LineToInstEntry", "=", "LineToInst", ".", "begin", "(", ")", ";", "LineToInstEntry", "!=", "LineToInst", ".", "end", "(", ")", ";", "++", "LineToInstEntry", ")", "{", "auto", "MBB", "=", "LineToInstEntry", "->", "second", "->", "getParent", "(", ")", ";", "auto", "DL", "=", "LineToInstEntry", "->", "second", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "LineToInstEntry", "->", "second", ";", "++", "MI", ";", "if", "(", "MI", "!=", "MBB", "->", "end", "(", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "*", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "}", "}", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";"], "ground_truth": ["MachineInstr", "&", "MI", "=", "MBB", ".", "front", "(", ")", ";"], "File": "SIInsertNopsPass", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50904, "Length": 220, "Cover_Rate": 0.6432748538011696} {"Template_token": ["", "InsertNops", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIInsertNopsPass", "Func": "SIInsertNops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50905, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "InsertNops", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIInsertNopsPass", "Func": "SIInsertNops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50906, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "SIInsertSkips10", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50907, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIInsertSkips10", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50908, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "MachineBasicBlock", "*", "InsertSkips", "::", "insertSkipBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{"], "ground_truth": ["MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";"], "File": "SIInsertSkips10", "Func": "insertSkipBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50909, "Length": 27, "Cover_Rate": 0.39705882352941174} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Opcode", "=", "", "(", "Opcode", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "int64_t", "KillVal", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "KillVal", "==", "", "||", "KillVal", "==", "-", "", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "int64_t", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "assert", "(", "Imm", "==", "", "||", "Imm", "==", "-", "", ")", ";", "if", "(", "Imm", "==", "KillVal", ")", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ";", "break", ";", "}", "unsigned", "Opcode", "=", "KillVal", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "Op", ")", ";", "break", ";", "}", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInsertSkips10", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50910, "Length": 414, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "BUNDLE", ":", "case", "TargetOpcode", "::", "CFI_INSTRUCTION", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":"], "ground_truth": ["case", "TargetOpcode", "::", "GC_LABEL", ":"], "File": "SIInsertSkips10", "Func": "opcodeEmitsNoInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50911, "Length": 35, "Cover_Rate": 0.603448275862069} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "HaveSkipBlock", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "MadeChange", "=", "true", ";", "kill", "(", "MI", ")", ";", "if", "(", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "HaveSkipBlock", "=", "true", ";", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "}", "else", "{", "HaveKill", "=", "true", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "case", "", ":", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "BI", "!=", "--", "MF", ".", "end", "(", ")", "||", "I", "!=", "MBB", ".", "getFirstTerminator", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";"], "ground_truth": ["MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";"], "File": "SIInsertSkips10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50912, "Length": 223, "Cover_Rate": 0.4433399602385686} {"Template_token": ["", "bool", "HaveKill", "=", "false", ";", "bool", "MadeChange", "=", "false", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ExecBranchStack", ";", "MachineFunction", "::", "iterator", "NextBB", ";", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "bool", "HaveSkipBlock", "=", "false", ";", "if", "(", "!", "ExecBranchStack", ".", "empty", "(", ")", "&&", "ExecBranchStack", ".", "back", "(", ")", "==", "&", "MBB", ")", "{", "ExecBranchStack", ".", "pop_back", "(", ")", ";", "}", "if", "(", "HaveKill", "&&", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "HaveKill", "=", "false", ";", "}", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "HaveSkipBlock", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "MadeChange", "=", "true", ";", "kill", "(", "MI", ")", ";", "if", "(", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "HaveSkipBlock", "=", "true", ";", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInsertSkips10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50913, "Length": 309, "Cover_Rate": 0.614314115308151} {"Template_token": ["", "unsigned", "NumInstr", "=", "", ";", "const", "MachineFunction", "*", "MF", "=", "From", ".", "getParent", "(", ")", ";", "for", "(", "MachineFunction", "::", "const_iterator", "MBBI", "(", "&", "From", ")", ",", "ToI", "(", "&", "To", ")", ",", "End", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "End", "&&", "MBBI", "!=", "ToI", ";", "++", "MBBI", ")", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "opcodeEmitsNoInsts", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "||", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "return", "true", ";", "}", "if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "{"], "ground_truth": ["const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";"], "File": "SIInsertSkips10", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50914, "Length": 179, "Cover_Rate": 0.6485507246376812} {"Template_token": ["", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "&", "NextBB", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "SkipBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "SIInsertSkips10", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50915, "Length": 122, "Cover_Rate": 0.5169491525423728} {"Template_token": ["", "for", "(", ";", "M", "!=", "E", ";", "++", "M", ")", "{", "if", "(", "M", "->", "definesRegister", "(", "SReg", ",", "TRI", ")", ")", "break", ";", "if", "(", "M", "->", "modifiesRegister", "(", "SReg", ",", "TRI", ")", ")", "return", "Changed", ";", "ReadsSreg", "|=", "M", "->", "readsRegister", "(", "SReg", ",", "TRI", ")", ";", "}", "if", "(", "M", "==", "E", "||", "!", "M", "->", "isMoveImmediate", "(", ")", "||", "!", "M", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "||", "M", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "-", "", ")", "return", "Changed", ";", "if", "(", "!", "ReadsSreg", "&&", "Op2", ".", "isKill", "(", ")", ")", "{", "A", "->", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "-", "", ")", ";", "M", "->", "eraseFromParent", "(", ")", ";", "}", "}", "if", "(", "!", "ReadsCond", "&&", "A", "->", "registerDefIsDead", "(", "", ")", "&&", "MI", ".", "killsRegister", "(", "CondReg", ",", "TRI", ")", ")", "A", "->", "eraseFromParent", "(", ")", ";", "bool", "IsVCCZ", "=", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "if", "(", "SReg", "==", "ExecReg", ")", "{", "if", "(", "IsVCCZ", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInsertSkips11", "Func": "optimizeVccBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50916, "Length": 200, "Cover_Rate": 0.35335689045936397} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "HaveSkipBlock", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "MadeChange", "=", "true", ";", "kill", "(", "MI", ")", ";", "if", "(", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "if", "(", "NextBB", "!=", "BE", "&&", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "HaveSkipBlock", "=", "true", ";", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "}", "else", "{", "HaveKill", "=", "true", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "case", "", ":", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "BI", "!=", "--", "MF", ".", "end", "(", ")", "||", "I", "!=", "MBB", ".", "getFirstTerminator", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "BI", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "MadeChange", "|=", "optimizeVccBranch", "(", "MI", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "SIInsertSkips11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50917, "Length": 287, "Cover_Rate": 0.5456273764258555} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "opcodeEmitsNoInsts", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "TII", "->", "hasUnwantedEffectsWhenEXECEmpty", "(", "*", "I", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", "||", "TII", "->", "isVMEM", "(", "*", "I", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["++", "NumInstr", ";"], "File": "SIInsertSkips11", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50918, "Length": 112, "Cover_Rate": 0.5045045045045045} {"Template_token": ["", "MachineBasicBlock", "*", "SkipBB", "=", "insertSkipBlock", "(", "MBB", ",", "MI", ".", "getIterator", "(", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "&", "NextBB", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "SkipBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInsertSkips11", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50919, "Length": 157, "Cover_Rate": 0.6514522821576764} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "&", "NextBB", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "SkipBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInsertSkips11", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50920, "Length": 142, "Cover_Rate": 0.5892116182572614} {"Template_token": ["", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "opcodeEmitsNoInsts", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "TII", "->", "hasUnwantedEffectsWhenEXECEmpty", "(", "*", "I", ")", ")", "return", "true", ";", "++", "NumInstr", ";", "if", "(", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIInsertSkips13", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50921, "Length": 102, "Cover_Rate": 0.5340314136125655} {"Template_token": ["", "bool", "ReadsCond", "=", "false", ";", "unsigned", "Threshold", "=", "", ";", "for", "(", "++", "A", ";", "A", "!=", "E", ";", "++", "A", ")", "{", "if", "(", "!", "--", "Threshold", ")", "return", "false", ";", "if", "(", "A", "->", "modifiesRegister", "(", "ExecReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "A", "->", "modifiesRegister", "(", "CondReg", ",", "TRI", ")", ")", "{", "if", "(", "!", "A", "->", "definesRegister", "(", "CondReg", ",", "TRI", ")", "||", "A", "->", "getOpcode", "(", ")", "!=", "And", ")", "return", "false", ";", "break", ";", "}", "ReadsCond", "|=", "A", "->", "readsRegister", "(", "CondReg", ",", "TRI", ")", ";", "}", "if", "(", "A", "==", "E", ")", "return", "false", ";", "MachineOperand", "&", "Op1", "=", "A", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Op2", "=", "A", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op1", ".", "getReg", "(", ")", "!=", "ExecReg", "&&", "Op2", ".", "isReg", "(", ")", "&&", "Op2", ".", "getReg", "(", ")", "==", "ExecReg", ")", "{", "TII", "->", "commuteInstruction", "(", "*", "A", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "Op1", ".", "getReg", "(", ")", "!=", "ExecReg", ")", "return", "Changed", ";", "if", "(", "Op2", ".", "isImm", "(", ")", "&&", "Op2", ".", "getImm", "(", ")", "!=", "-", "", ")", "return", "Changed", ";", "unsigned", "SReg", "=", "", ";", "if", "(", "Op2", ".", "isReg", "(", ")", ")", "{"], "ground_truth": ["SReg", "=", "Op2", ".", "getReg", "(", ")", ";"], "File": "SIInsertSkips14", "Func": "optimizeVccBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50922, "Length": 220, "Cover_Rate": 0.3618421052631579} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "bool", "IsWave32", "=", "ST", ".", "isWave32", "(", ")", ";", "const", "unsigned", "CondReg", "=", "TRI", "->", "getVCC", "(", ")", ";", "const", "unsigned", "ExecReg", "=", "IsWave32", "?", "", ":", "", ";", "const", "unsigned", "And", "=", "IsWave32", "?", "", ":", "", ";", "MachineBasicBlock", "::", "reverse_iterator", "A", "=", "MI", ".", "getReverseIterator", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "bool", "ReadsCond", "=", "false", ";", "unsigned", "Threshold", "=", "", ";", "for", "(", "++", "A", ";", "A", "!=", "E", ";", "++", "A", ")", "{", "if", "(", "!", "--", "Threshold", ")", "return", "false", ";", "if", "(", "A", "->", "modifiesRegister", "(", "ExecReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "A", "->", "modifiesRegister", "(", "CondReg", ",", "TRI", ")", ")", "{", "if", "(", "!", "A", "->", "definesRegister", "(", "CondReg", ",", "TRI", ")", "||", "A", "->", "getOpcode", "(", ")", "!=", "And", ")", "return", "false", ";", "break", ";", "}", "ReadsCond", "|=", "A", "->", "readsRegister", "(", "CondReg", ",", "TRI", ")", ";", "}", "if", "(", "A", "==", "E", ")", "return", "false", ";", "MachineOperand", "&", "Op1", "=", "A", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Op2", "=", "A", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op1", ".", "getReg", "(", ")", "!=", "ExecReg", "&&", "Op2", ".", "isReg", "(", ")", "&&", "Op2", ".", "getReg", "(", ")", "==", "ExecReg", ")", "{", "TII", "->", "commuteInstruction", "(", "*", "A", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "Op1", ".", "getReg", "(", ")", "!=", "ExecReg", ")", "return", "Changed", ";", "if", "(", "Op2", ".", "isImm", "(", ")", "&&", "Op2", ".", "getImm", "(", ")", "!=", "-", "", ")", "return", "Changed", ";", "unsigned", "SReg", "=", "", ";", "if", "(", "Op2", ".", "isReg", "(", ")", ")", "{", "SReg", "=", "Op2", ".", "getReg", "(", ")", ";", "auto", "M", "=", "std", "::", "next", "(", "A", ")", ";", "bool", "ReadsSreg", "=", "false", ";", "for", "(", ";", "M", "!=", "E", ";", "++", "M", ")", "{", "if", "(", "M", "->", "definesRegister", "(", "SReg", ",", "TRI", ")", ")", "break", ";", "if", "(", "M", "->", "modifiesRegister", "(", "SReg", ",", "TRI", ")", ")", "return", "Changed", ";", "ReadsSreg", "|=", "M", "->", "readsRegister", "(", "SReg", ",", "TRI", ")", ";", "}"], "ground_truth": ["if", "(", "M", "==", "E", "||", "!", "M", "->", "isMoveImmediate", "(", ")", "||", "!", "M", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "||", "M", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "-", "", ")", "return", "Changed", ";"], "File": "SIInsertSkips14", "Func": "optimizeVccBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50923, "Length": 415, "Cover_Rate": 0.6825657894736842} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "bool", "HaveSkipBlock", "=", "false", ";", "if", "(", "!", "ExecBranchStack", ".", "empty", "(", ")", "&&", "ExecBranchStack", ".", "back", "(", ")", "==", "&", "MBB", ")", "{", "ExecBranchStack", ".", "pop_back", "(", ")", ";", "}", "if", "(", "HaveKill", "&&", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "HaveKill", "=", "false", ";", "}", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "break", ";", "case", "", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "HaveSkipBlock", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "SIInsertSkips14", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50924, "Length": 204, "Cover_Rate": 0.37158469945355194} {"Template_token": ["", "CallingConv", "::", "ID", "CallConv", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "assert", "(", "CallConv", "==", "CallingConv", "::", "_PS", "||", "CallConv", "==", "CallingConv", "::", "_GS", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", "{"], "File": "SIInsertSkips15", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50925, "Length": 54, "Cover_Rate": 0.33962264150943394} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "From", ".", "getParent", "(", ")", ";", "for", "(", "MachineFunction", "::", "const_iterator", "MBBI", "(", "&", "From", ")", ",", "ToI", "(", "&", "To", ")", ",", "End", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "End", "&&", "MBBI", "!=", "ToI", ";", "++", "MBBI", ")", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";"], "File": "SIInsertSkips15", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50926, "Length": 77, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "InsertSkips", "(", ")", ":"], "ground_truth": ["MachineFunctionPass", "(", "ID", ")", ",", "TRI", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", ",", "SkipThreshold", "(", "", ")", "{"], "File": "SIInsertSkips15", "Func": "SIInsertSkips", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50927, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", ",", "TRI", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", ",", "SkipThreshold", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SIInsertSkips15", "Func": "SIInsertSkips", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50928, "Length": 21, "Cover_Rate": 0.84} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "_PS", "||", "!", "shouldSkip", "(", "MBB", ",", "MBB", ".", "getParent", "(", ")", "->", "back", "(", ")", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "SkipBB", "=", "insertSkipBlock", "(", "MBB", ",", "MI", ".", "getIterator", "(", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "&", "NextBB", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "SkipBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "SIInsertSkips15", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50929, "Length": 204, "Cover_Rate": 0.864406779661017} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Insert", "=", "SkipBB", "->", "begin", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInsertSkips15", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50930, "Length": 84, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "void", "InsertSkips", "::", "kill", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "CallingConv", "::", "ID", "CallConv", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "assert", "(", "CallConv", "==", "CallingConv", "::", "_PS", "||", "CallConv", "==", "CallingConv", "::", "_GS", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", "{"], "File": "SIInsertSkips16", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50931, "Length": 96, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "assert", "(", "CallConv", "==", "CallingConv", "::", "_PS", "||", "CallConv", "==", "CallingConv", "::", "_GS", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "}", "else", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "Op", ")", ";"], "ground_truth": ["}"], "File": "SIInsertSkips16", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50932, "Length": 91, "Cover_Rate": 0.5723270440251572} {"Template_token": ["", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ExecBranchStack", ";", "MachineFunction", "::", "iterator", "NextBB", ";", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "bool", "HaveSkipBlock", "=", "false", ";", "if", "(", "!", "ExecBranchStack", ".", "empty", "(", ")", "&&", "ExecBranchStack", ".", "back", "(", ")", "==", "&", "MBB", ")", "{", "ExecBranchStack", ".", "pop_back", "(", ")", ";", "}", "if", "(", "HaveKill", "&&", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "HaveKill", "=", "false", ";", "}", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "HaveSkipBlock", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "break", ";", "case", "", ":", "MadeChange", "=", "true", ";"], "ground_truth": ["kill", "(", "MI", ")", ";"], "File": "SIInsertSkips16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50933, "Length": 254, "Cover_Rate": 0.5100401606425703} {"Template_token": ["", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ExecBranchStack", ";", "MachineFunction", "::", "iterator", "NextBB", ";", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "bool", "HaveSkipBlock", "=", "false", ";", "if", "(", "!", "ExecBranchStack", ".", "empty", "(", ")", "&&", "ExecBranchStack", ".", "back", "(", ")", "==", "&", "MBB", ")", "{", "ExecBranchStack", ".", "pop_back", "(", ")", ";", "}", "if", "(", "HaveKill", "&&", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "HaveKill", "=", "false", ";", "}", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ")", "{"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SIInsertSkips17", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50934, "Length": 226, "Cover_Rate": 0.44930417495029823} {"Template_token": ["", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "const", "GCNSubtarget", "&", "ST", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasNoSdstCMPX", "(", ")", ")", "Opcode", "=", "", "(", "Opcode", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Opcode", "=", "", "(", "Opcode", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "auto", "I", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "if", "(", "!", "ST", ".", "hasNoSdstCMPX", "(", ")", ")", "I", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "I", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["I", ".", "addImm", "(", "", ")", ";"], "File": "SIInsertSkips18", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50935, "Length": 264, "Cover_Rate": 0.3969924812030075} {"Template_token": ["", "EarlyExitBlock", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "MF", "->", "end", "(", ")", ",", "EarlyExitBlock", ")", ";"], "ground_truth": ["generatePsEndPgm", "(", "*", "EarlyExitBlock", ",", "EarlyExitBlock", "->", "end", "(", ")", ",", "DL", ",", "TII", ")", ";"], "File": "SIInsertSkips19", "Func": "createEarlyExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50936, "Length": 37, "Cover_Rate": 0.5522388059701493} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInsertSkips19", "Func": "generatePsEndPgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50937, "Length": 94, "Cover_Rate": 0.734375} {"Template_token": ["", "static", "void", "generatePsEndPgm", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "const", "InstrInfo", "*", "TII", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInsertSkips19", "Func": "generatePsEndPgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50938, "Length": 94, "Cover_Rate": 0.734375} {"Template_token": ["", "auto", "NextBBI", "=", "std", "::", "next", "(", "MBB", ".", "getIterator", "(", ")", ")", ";", "bool", "NoSuccessor", "=", "I", "==", "MBB", ".", "end", "(", ")", "&&", "llvm", "::", "find", "(", "MBB", ".", "successors", "(", ")", ",", "&", "*", "NextBBI", ")", "==", "MBB", ".", "succ_end", "(", ")", ";", "if", "(", "NoSuccessor", ")", "{", "generatePsEndPgm", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "!", "EarlyExitBlock", ")", "{", "createEarlyExitBlock", "(", "MBB", ")", ";", "NextBBI", "=", "std", "::", "next", "(", "MBB", ".", "getIterator", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInsertSkips19", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50939, "Length": 90, "Cover_Rate": 0.38961038961038963} {"Template_token": ["", "(", "void", ")", "MF", ";", "assert", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", ";", "auto", "NextBBI", "=", "std", "::", "next", "(", "MBB", ".", "getIterator", "(", ")", ")", ";", "bool", "NoSuccessor", "=", "I", "==", "MBB", ".", "end", "(", ")", "&&", "llvm", "::", "find", "(", "MBB", ".", "successors", "(", ")", ",", "&", "*", "NextBBI", ")", "==", "MBB", ".", "succ_end", "(", ")", ";", "if", "(", "NoSuccessor", ")", "{", "generatePsEndPgm", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "!", "EarlyExitBlock", ")", "{", "createEarlyExitBlock", "(", "MBB", ")", ";", "NextBBI", "=", "std", "::", "next", "(", "MBB", ".", "getIterator", "(", ")", ")", ";", "}", "MachineInstr", "*", "BranchMI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EarlyExitBlock", ")", ";", "auto", "Next", "=", "std", "::", "next", "(", "BranchMI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "Next", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "Next", "->", "isTerminator", "(", ")", ")", "splitBlock", "(", "MBB", ",", "*", "BranchMI", ",", "MDT", ")", ";", "MBB", ".", "addSuccessor", "(", "EarlyExitBlock", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "&", "MBB", ",", "EarlyExitBlock", ")", ";"], "ground_truth": ["}"], "File": "SIInsertSkips19", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50940, "Length": 200, "Cover_Rate": 0.8658008658008658} {"Template_token": ["", "case", "", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ")", "{", "assert", "(", "&", "MI", "==", "&", "MBB", ".", "back", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "{", "MadeChange", "=", "true", ";", "bool", "CanKill", "=", "kill", "(", "MI", ")", ";", "if", "(", "CanKill", "&&", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", "&&", "dominatesAllReachable", "(", "MBB", ")", ")", "{", "KillInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "break", ";", "}", "case", "", ":", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "&", "MBB", "!=", "&", "MF", ".", "back", "(", ")", "||", "&", "MI", "!=", "&", "MBB", ".", "back", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "&", "MBB", ",", "EmptyMBBAtEnd", ")", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "}", "for", "(", "MachineInstr", "*", "Kill", ":", "KillInstrs", ")", "{", "skipIfDead", "(", "*", "Kill", "->", "getParent", "(", ")", ",", "std", "::", "next", "(", "Kill", "->", "getIterator", "(", ")", ")", ",", "Kill", "->", "getDebugLoc", "(", ")", ")", ";", "Kill", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["KillInstrs", ".", "clear", "(", ")", ";"], "File": "SIInsertSkips1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50941, "Length": 295, "Cover_Rate": 0.6357758620689655} {"Template_token": ["", "auto", "NextBBI", "=", "std", "::", "next", "(", "MBB", ".", "getIterator", "(", ")", ")", ";", "bool", "NoSuccessor", "=", "llvm", "::", "find", "(", "MBB", ".", "successors", "(", ")", ",", "&", "*", "NextBBI", ")", "==", "MBB", ".", "succ_end", "(", ")", ";", "MachineBasicBlock", "*", "SkipBB", ";", "if", "(", "NoSuccessor", ")", "{", "SkipBB", "=", "&", "MBB", ";", "}", "else", "{", "SkipBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "NextBBI", ",", "SkipBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "&", "*", "NextBBI", ")", ";", "MBB", ".", "addSuccessor", "(", "SkipBB", ")", ";"], "ground_truth": ["MDT", "->", "addNewBlock", "(", "SkipBB", ",", "&", "MBB", ")", ";"], "File": "SIInsertSkips1", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50942, "Length": 111, "Cover_Rate": 0.40808823529411764} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SIInsertSkips20", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50943, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SIInsertSkips20", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50944, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Insert", "=", "SkipBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "SIInsertSkips20", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50945, "Length": 106, "Cover_Rate": 0.43983402489626555} {"Template_token": ["", "createEarlyExitBlock", "(", "MBB", ")", ";", "NextBBI", "=", "std", "::", "next", "(", "MBB", ".", "getIterator", "(", ")", ")", ";", "}", "auto", "BranchMI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EarlyExitBlock", ")", ";", "auto", "Next", "=", "std", "::", "next", "(", "BranchMI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "Next", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "Next", "->", "isTerminator", "(", ")", ")", "{", "MachineBasicBlock", "*", "SplitBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "NextBBI", ",", "SplitBB", ")", ";"], "ground_truth": ["SplitBB", "->", "splice", "(", "SplitBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "I", ",", "MBB", ".", "end", "(", ")", ")", ";"], "File": "SIInsertSkips21", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50946, "Length": 121, "Cover_Rate": 0.3134715025906736} {"Template_token": ["", "assert", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", ";", "auto", "NextBBI", "=", "std", "::", "next", "(", "MBB", ".", "getIterator", "(", ")", ")", ";", "bool", "NoSuccessor", "=", "I", "==", "MBB", ".", "end", "(", ")", "&&", "llvm", "::", "find", "(", "MBB", ".", "successors", "(", ")", ",", "&", "*", "NextBBI", ")", "==", "MBB", ".", "succ_end", "(", ")", ";", "if", "(", "NoSuccessor", ")", "{", "generatePsEndPgm", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ")", ";", "}", "else", "{", "ensureEarlyExitBlock", "(", "MBB", ",", "false", ")", ";", "MachineInstr", "*", "BranchMI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EarlyExitBlock", ")", ";", "auto", "Next", "=", "std", "::", "next", "(", "BranchMI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "Next", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "Next", "->", "isTerminator", "(", ")", ")", "splitBlock", "(", "MBB", ",", "*", "BranchMI", ",", "MDT", ")", ";", "MBB", ".", "addSuccessor", "(", "EarlyExitBlock", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "&", "MBB", ",", "EarlyExitBlock", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInsertSkips23", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50947, "Length": 178, "Cover_Rate": 0.8356807511737089} {"Template_token": ["", "MachineFunction", "::", "iterator", "NextBB", ";", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "bool", "HaveSkipBlock", "=", "false", ";", "if", "(", "!", "ExecBranchStack", ".", "empty", "(", ")", "&&", "ExecBranchStack", ".", "back", "(", ")", "==", "&", "MBB", ")", "{", "ExecBranchStack", ".", "pop_back", "(", ")", ";", "}", "if", "(", "HaveKill", "&&", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "HaveKill", "=", "false", ";", "}", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "HaveSkipBlock", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "break", ";", "case", "", ":", "MadeChange", "=", "true", ";", "kill", "(", "MI", ")", ";", "if", "(", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "HaveSkipBlock", "=", "true", ";", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "}", "else", "{", "HaveKill", "=", "true", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "SIInsertSkips25", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50948, "Length": 303, "Cover_Rate": 0.608433734939759} {"Template_token": ["", "MachineFunction", "::", "iterator", "NextBB", ";", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "bool", "HaveSkipBlock", "=", "false", ";", "if", "(", "!", "ExecBranchStack", ".", "empty", "(", ")", "&&", "ExecBranchStack", ".", "back", "(", ")", "==", "&", "MBB", ")", "{", "ExecBranchStack", ".", "pop_back", "(", ")", ";", "}", "if", "(", "HaveKill", "&&", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "HaveKill", "=", "false", ";", "}", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "HaveSkipBlock", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "break", ";", "case", "", ":", "MadeChange", "=", "true", ";", "kill", "(", "MI", ")", ";", "if", "(", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "HaveSkipBlock", "=", "true", ";", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "}", "else", "{", "HaveKill", "=", "true", ";", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SIInsertSkips25", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50949, "Length": 301, "Cover_Rate": 0.6044176706827309} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "unsigned", "Opcode", "=", "", ";", "switch", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", ";", "MachineInstr", "*", "NewMI", ";", "if", "(", "TRI", "->", "isVGPR", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Opcode", "=", "", "(", "Opcode", ")", ";", "NewMI", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "NewMI", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "}", "if", "(", "NewMI", "->", "hasExtraSrcRegAllocReq", "(", ")", ")", "for", "(", "MachineOperand", "&", "NewMO", ":", "NewMI", "->", "uses", "(", ")", ")", "if", "(", "NewMO", ".", "isReg", "(", ")", "&&", "NewMO", ".", "isUse", "(", ")", ")", "NewMO", ".", "setIsRenamable", "(", "false", ")", ";", "break", ";", "}", "case", "", ":", "{"], "ground_truth": ["const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "File": "SIInsertSkips26", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50950, "Length": 404, "Cover_Rate": 0.6111951588502269} {"Template_token": ["", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "TRI", "->", "isVGPR", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "llvm_unreachable", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "break", ";", "}", "case", "", ":", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "int64_t", "KillVal", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "KillVal", "==", "", "||", "KillVal", "==", "-", "", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "int64_t", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "assert", "(", "Imm", "==", "", "||", "Imm", "==", "-", "", ")", ";", "if", "(", "Imm", "==", "KillVal", ")", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ";", "break", ";", "}", "unsigned", "Opcode", "=", "KillVal", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "Op", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "SIInsertSkips2", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50951, "Length": 318, "Cover_Rate": 0.5899814471243042} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "ensureEarlyExitBlock", "(", "MBB", ",", "true", ")", ";"], "ground_truth": ["auto", "BranchMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EarlyExitBlock", ")", ";"], "File": "SIInsertSkips5", "Func": "earlyTerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50952, "Length": 52, "Cover_Rate": 0.4094488188976378} {"Template_token": ["", "unsigned", "Mov", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "Register", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "auto", "ExitI", "=", "EarlyExitBlock", "->", "getFirstNonPHI", "(", ")", ";", "BuildMI", "(", "*", "EarlyExitBlock", ",", "ExitI", ",", "DL", ",", "TII", "->", "get", "(", "Mov", ")", ",", "Exec", ")", ".", "addImm", "(", "", ")", ";", "EarlyExitClearsExec", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "SIInsertSkips5", "Func": "ensureEarlyExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50953, "Length": 65, "Cover_Rate": 0.3551912568306011} {"Template_token": ["", "if", "(", "IsPS", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", "::", "ET_NULL", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInsertSkips5", "Func": "generateEndPgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50954, "Length": 101, "Cover_Rate": 0.7163120567375887} {"Template_token": ["", "static", "void", "generateEndPgm", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "const", "InstrInfo", "*", "TII", ",", "bool", "IsPS", ")", "{", "if", "(", "IsPS", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", "::", "ET_NULL", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInsertSkips5", "Func": "generateEndPgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50955, "Length": 105, "Cover_Rate": 0.7446808510638298} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "SkipThreshold", "=", "SkipThresholdFlag", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "KillInstrs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "EarlyTermInstrs", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ")", "{", "assert", "(", "&", "MI", "==", "&", "MBB", ".", "back", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "break", ";"], "ground_truth": ["case", "", ":"], "File": "SIInsertSkips5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50956, "Length": 197, "Cover_Rate": 0.44170403587443946} {"Template_token": ["", "void", "InsertSkips", "::", "skipIfDead", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "(", "void", ")", "MF", ";", "assert", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", ";", "auto", "NextBBI", "=", "std", "::", "next", "(", "MBB", ".", "getIterator", "(", ")", ")", ";", "bool", "NoSuccessor", "=", "I", "==", "MBB", ".", "end", "(", ")", "&&", "!", "llvm", "::", "is_contained", "(", "MBB", ".", "successors", "(", ")", ",", "&", "*", "NextBBI", ")", ";", "if", "(", "NoSuccessor", ")", "{", "generateEndPgm", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ",", "true", ")", ";", "}", "else", "{", "ensureEarlyExitBlock", "(", "MBB", ",", "false", ")", ";", "MachineInstr", "*", "BranchMI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EarlyExitBlock", ")", ";", "auto", "Next", "=", "std", "::", "next", "(", "BranchMI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "Next", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "Next", "->", "isTerminator", "(", ")", ")", "splitBlock", "(", "MBB", ",", "*", "BranchMI", ",", "MDT", ")", ";", "MBB", ".", "addSuccessor", "(", "EarlyExitBlock", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "&", "MBB", ",", "EarlyExitBlock", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInsertSkips5", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50957, "Length": 208, "Cover_Rate": 0.9904761904761905} {"Template_token": ["", "}", "break", ";", "case", "", ":", "case", "", ":", "{", "MadeChange", "=", "true", ";", "bool", "CanKill", "=", "kill", "(", "MI", ")", ";", "if", "(", "CanKill", "&&", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", "&&", "dominatesAllReachable", "(", "MBB", ")", ")", "{", "KillInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "break", ";", "}", "case", "", ":", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "&", "MBB", "!=", "&", "MF", ".", "back", "(", ")", "||", "&", "MI", "!=", "&", "MBB", ".", "back", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "&", "MBB", ",", "EmptyMBBAtEnd", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "MadeChange", "|=", "optimizeVccBranch", "(", "MI", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}", "for", "(", "MachineInstr", "*", "Kill", ":", "KillInstrs", ")", "{"], "ground_truth": ["skipIfDead", "(", "*", "Kill", "->", "getParent", "(", ")", ",", "std", "::", "next", "(", "Kill", "->", "getIterator", "(", ")", ")", ",", "Kill", "->", "getDebugLoc", "(", ")", ")", ";"], "File": "SIInsertSkips6", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50958, "Length": 252, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "!", "EarlyExitBlock", ")", "{", "EarlyExitBlock", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "MF", "->", "end", "(", ")", ",", "EarlyExitBlock", ")", ";", "generatePsEndPgm", "(", "*", "EarlyExitBlock", ",", "EarlyExitBlock", "->", "end", "(", ")", ",", "DL", ",", "TII", ")", ";", "EarlyExitClearsExec", "=", "false", ";", "}", "if", "(", "ClearExec", "&&", "!", "EarlyExitClearsExec", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "Mov", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["Register", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";"], "File": "SIInsertSkips", "Func": "ensureEarlyExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50961, "Length": 109, "Cover_Rate": 0.5989010989010989} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", "::", "ET_NULL", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInsertSkips", "Func": "generatePsEndPgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50962, "Length": 95, "Cover_Rate": 0.7196969696969697} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIInsertSkips", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50963, "Length": 25, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIInsertSkips", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50964, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIInsertSkips", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50965, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "const", "GCNSubtarget", "&", "ST", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasNoSdstCMPX", "(", ")", ")", "Opcode", "=", "", "(", "Opcode", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Opcode", "=", "", "(", "Opcode", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "auto", "I", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "if", "(", "!", "ST", ".", "hasNoSdstCMPX", "(", ")", ")", "I", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "I", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "I", ".", "addImm", "(", "", ")", ";", "}", "return", "true", ";", "}", "case", "", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "int64_t", "KillVal", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "KillVal", "==", "", "||", "KillVal", "==", "-", "", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "int64_t", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "assert", "(", "Imm", "==", "", "||", "Imm", "==", "-", "", ")", ";", "if", "(", "Imm", "==", "KillVal", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addImm", "(", "", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInsertSkips", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50966, "Length": 471, "Cover_Rate": 0.6339165545087483} {"Template_token": ["", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "const", "GCNSubtarget", "&", "ST", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasNoSdstCMPX", "(", ")", ")", "Opcode", "=", "", "(", "Opcode", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Opcode", "=", "", "(", "Opcode", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "auto", "I", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "if", "(", "!", "ST", ".", "hasNoSdstCMPX", "(", ")", ")", "I", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "I", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "I", ".", "addImm", "(", "", ")", ";", "}", "return", "true", ";", "}", "case", "", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "int64_t", "KillVal", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["assert", "(", "KillVal", "==", "", "||", "KillVal", "==", "-", "", ")", ";"], "File": "SIInsertSkips", "Func": "kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50967, "Length": 337, "Cover_Rate": 0.4535666218034993} {"Template_token": ["", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "SIInsertSkips", "Func": "opcodeEmitsNoInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50968, "Length": 26, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "bool", "InsertSkips", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "SkipThreshold", "=", "SkipThresholdFlag", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "KillInstrs", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ")", "{"], "File": "SIInsertSkips", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50969, "Length": 169, "Cover_Rate": 0.4470899470899471} {"Template_token": ["", "if", "(", "TII", "->", "hasUnwantedEffectsWhenEXECEmpty", "(", "*", "I", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", "||", "TII", "->", "isVMEM", "(", "*", "I", ")", "||", "TII", "->", "isFLAT", "(", "*", "I", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "++", "NumInstr", ";", "if", "(", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInsertSkips", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50970, "Length": 67, "Cover_Rate": 0.3101851851851852} {"Template_token": ["", "InsertSkips", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIInsertSkips", "Func": "SIInsertSkips", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50971, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "InsertSkips", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIInsertSkips", "Func": "SIInsertSkips", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50972, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ")", ";", "auto", "NextBBI", "=", "std", "::", "next", "(", "MBB", ".", "getIterator", "(", ")", ")", ";", "bool", "NoSuccessor", "=", "I", "==", "MBB", ".", "end", "(", ")", "&&", "!", "llvm", "::", "is_contained", "(", "MBB", ".", "successors", "(", ")", ",", "&", "*", "NextBBI", ")", ";", "if", "(", "NoSuccessor", ")", "{", "generatePsEndPgm", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ")", ";", "}", "else", "{", "ensureEarlyExitBlock", "(", "MBB", ",", "false", ")", ";"], "ground_truth": ["MachineInstr", "*", "BranchMI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EarlyExitBlock", ")", ";"], "File": "SIInsertSkips", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50973, "Length": 109, "Cover_Rate": 0.5240384615384616} {"Template_token": ["", "ensureEarlyExitBlock", "(", "MBB", ",", "false", ")", ";", "MachineInstr", "*", "BranchMI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EarlyExitBlock", ")", ";", "auto", "Next", "=", "std", "::", "next", "(", "BranchMI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "Next", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "Next", "->", "isTerminator", "(", ")", ")", "splitBlock", "(", "MBB", ",", "*", "BranchMI", ",", "MDT", ")", ";", "MBB", ".", "addSuccessor", "(", "EarlyExitBlock", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "&", "MBB", ",", "EarlyExitBlock", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInsertSkips", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50974, "Length": 96, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "bool", "InsertSkips", "::", "skipMaskBranch", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "&", "SrcMBB", ")", "{", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "shouldSkip", "(", "*", "*", "SrcMBB", ".", "succ_begin", "(", ")", ",", "*", "DestBB", ")", ")", "return", "false", ";"], "ground_truth": ["const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "File": "SIInsertSkips", "Func": "skipMaskBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50975, "Length": 60, "Cover_Rate": 0.5825242718446602} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ";", "BuildMI", "(", "SrcMBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInsertSkips", "Func": "skipMaskBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50976, "Length": 41, "Cover_Rate": 0.39805825242718446} {"Template_token": ["", "DTUpdates", ".", "push_back", "(", "{", "DomTreeT", "::", "Insert", ",", "SplitBB", ",", "Succ", "}", ")", ";", "DTUpdates", ".", "push_back", "(", "{", "DomTreeT", "::", "Delete", ",", "&", "MBB", ",", "Succ", "}", ")", ";", "}", "DTUpdates", ".", "push_back", "(", "{", "DomTreeT", "::", "Insert", ",", "&", "MBB", ",", "SplitBB", "}", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "applyUpdates", "(", "DTUpdates", ")", ";"], "ground_truth": ["}"], "File": "SIInsertSkips", "Func": "splitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50977, "Length": 60, "Cover_Rate": 0.49586776859504134} {"Template_token": ["", "void", "addKillWaitBracket", "(", "BlockWaitcntBrackets", "*", "Bracket", ")", "{"], "ground_truth": ["KillWaitBrackets", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "BlockWaitcntBrackets", ">", "(", "*", "Bracket", ")", ")", ";"], "File": "SIInsertWaitcnts10", "Func": "addKillWaitBracket", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50979, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "for", "(", "enum", "InstCounterType", "T", "=", "VM_CNT", ";", "T", "<", "NUM_INST_CNTS", ";", "T", "=", "(", "enum", "InstCounterType", ")", "(", "T", "+", "", ")", ")", "{", "memset", "(", "VgprScores", "[", "T", "]", ",", "", ",", "sizeof", "(", "VgprScores", "[", "T", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "clear", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50980, "Length": 44, "Cover_Rate": 0.4489795918367347} {"Template_token": ["", "WaitAtBeginning", "=", "false", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "clearWaitAtBeginning", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50981, "Length": 5, "Cover_Rate": 0.5} {"Template_token": ["", "WaitAtBeginning", "=", "false", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "clearWaitAtBeginning", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50982, "Length": 5, "Cover_Rate": 0.5} {"Template_token": ["", "case", "LGKM_CNT", ":", "{", "if", "(", "EventUBs", "[", "SMEM_ACCESS", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "EventUBs", "[", "SMEM_ACCESS", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "{", "return", "true", ";", "}", "int", "NumEventTypes", "=", "", ";", "if", "(", "EventUBs", "[", "LDS_ACCESS", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "EventUBs", "[", "LDS_ACCESS", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "{", "NumEventTypes", "++", ";", "}", "if", "(", "EventUBs", "[", "GDS_ACCESS", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "EventUBs", "[", "GDS_ACCESS", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "{", "NumEventTypes", "++", ";", "}", "if", "(", "EventUBs", "[", "SQ_MESSAGE", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "EventUBs", "[", "SQ_MESSAGE", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "{", "NumEventTypes", "++", ";", "}"], "ground_truth": ["if", "(", "NumEventTypes", "<=", "", ")", "{"], "File": "SIInsertWaitcnts10", "Func": "counterOutOfOrder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50985, "Length": 124, "Cover_Rate": 0.38153846153846155} {"Template_token": ["", "}", "int", "NumEventTypes", "=", "", ";", "if", "(", "EventUBs", "[", "LDS_ACCESS", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "EventUBs", "[", "LDS_ACCESS", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "{", "NumEventTypes", "++", ";", "}", "if", "(", "EventUBs", "[", "GDS_ACCESS", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "EventUBs", "[", "GDS_ACCESS", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "{", "NumEventTypes", "++", ";", "}", "if", "(", "EventUBs", "[", "SQ_MESSAGE", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "EventUBs", "[", "SQ_MESSAGE", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "{", "NumEventTypes", "++", ";", "}", "if", "(", "NumEventTypes", "<=", "", ")", "{", "return", "false", ";", "}", "break", ";", "}", "case", "EXP_CNT", ":", "{", "if", "(", "MixedExpTypes", ")", "return", "true", ";", "int", "NumEventTypes", "=", "", ";", "if", "(", "EventUBs", "[", "EXP_GPR_LOCK", "]", ">", "ScoreLBs", "[", "EXP_CNT", "]", "&&", "EventUBs", "[", "EXP_GPR_LOCK", "]", "<=", "ScoreUBs", "[", "EXP_CNT", "]", ")", "{", "NumEventTypes", "++", ";", "}", "if", "(", "EventUBs", "[", "GDS_GPR_LOCK", "]", ">", "ScoreLBs", "[", "EXP_CNT", "]", "&&", "EventUBs", "[", "GDS_GPR_LOCK", "]", "<=", "ScoreUBs", "[", "EXP_CNT", "]", ")", "{", "NumEventTypes", "++", ";", "}", "if", "(", "EventUBs", "[", "VMW_GPR_LOCK", "]", ">", "ScoreLBs", "[", "EXP_CNT", "]", "&&", "EventUBs", "[", "VMW_GPR_LOCK", "]", "<=", "ScoreUBs", "[", "EXP_CNT", "]", ")", "{", "NumEventTypes", "++", ";", "}", "if", "(", "EventUBs", "[", "EXP_PARAM_ACCESS", "]", ">", "ScoreLBs", "[", "EXP_CNT", "]", "&&", "EventUBs", "[", "EXP_PARAM_ACCESS", "]", "<=", "ScoreUBs", "[", "EXP_CNT", "]", ")", "{", "NumEventTypes", "++", ";", "}", "if", "(", "EventUBs", "[", "EXP_POS_ACCESS", "]", ">", "ScoreLBs", "[", "EXP_CNT", "]", "&&", "EventUBs", "[", "EXP_POS_ACCESS", "]", "<=", "ScoreUBs", "[", "EXP_CNT", "]", ")", "{"], "ground_truth": ["NumEventTypes", "++", ";"], "File": "SIInsertWaitcnts10", "Func": "counterOutOfOrder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50986, "Length": 251, "Cover_Rate": 0.7723076923076924} {"Template_token": ["", "return", "VM_CNT", ";", "case", "LDS_ACCESS", ":", "case", "GDS_ACCESS", ":", "case", "SQ_MESSAGE", ":", "case", "SMEM_ACCESS", ":", "return", "LGKM_CNT", ";", "case", "EXP_GPR_LOCK", ":"], "ground_truth": ["case", "GDS_GPR_LOCK", ":"], "File": "SIInsertWaitcnts10", "Func": "eventCounter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50987, "Length": 24, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "if", "(", "PredEventUB", ">", "KillWaitBrackets", "[", "I", "]", "->", "getScoreLB", "(", "T", ")", ")", "{", "int", "NewEventUB", "=", "MaxPending", "[", "T", "]", "+", "PredEventUB", "-", "KillWaitBrackets", "[", "I", "]", "->", "getScoreUB", "(", "T", ")", ";"], "ground_truth": ["if", "(", "NewEventUB", ">", "", ")", "{"], "File": "SIInsertWaitcnts10", "Func": "ForAllWaitEventType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50988, "Length": 42, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIInsertWaitcnts10", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50991, "Length": 16, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "setPreservesCFG", "(", ")", ";"], "File": "SIInsertWaitcnts10", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50992, "Length": 16, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "assert", "(", "W", "<", "NUM_WAIT_EVENTS", ")", ";"], "ground_truth": ["return", "EventUBs", "[", "W", "]", ";"], "File": "SIInsertWaitcnts10", "Func": "getEventUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50994, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "int32_t", "getIterCnt", "(", ")", "{"], "ground_truth": ["return", "IterCnt", ";"], "File": "SIInsertWaitcnts10", "Func": "getIterCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50995, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "int32_t", "getIterCnt", "(", ")", "{", "return", "IterCnt", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "getIterCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50996, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "int32_t", "getPostOrder", "(", ")", "const", "{", "return", "PostOrder", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "getPostOrder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50997, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TRI", "->", "isVGPR", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "VGPR0", "&&", "Reg", "<=", "RegisterEncoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "VGPR0", ";", "assert", "(", "Result", ".", "first", ">=", "", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";", "}", "else", "if", "(", "TRI", "->", "isSGPRReg", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "SGPR0", "&&", "Reg", "<", "SQ_MAX_PGM_SGPRS", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "SGPR0", "+", "NUM_ALL_VGPRS", ";", "assert", "(", "Result", ".", "first", ">=", "NUM_ALL_VGPRS", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_SGPRS", "+", "NUM_ALL_VGPRS", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50998, "Length": 117, "Cover_Rate": 0.38235294117647056} {"Template_token": ["", "return", "VgprScores", "[", "T", "]", "[", "GprNo", "]", ";", "}", "return", "SgprScores", "[", "GprNo", "-", "NUM_ALL_VGPRS", "]", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "getRegScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 50999, "Length": 19, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "return", "RevisitLoop", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "getRevisitLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51000, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "getRevisitLoop", "(", ")", "const", "{"], "ground_truth": ["return", "RevisitLoop", ";"], "File": "SIInsertWaitcnts10", "Func": "getRevisitLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51001, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";", "if", "(", "T", ">=", "NUM_INST_CNTS", ")", "return", "", ";"], "ground_truth": ["return", "ScoreLBs", "[", "T", "]", ";"], "File": "SIInsertWaitcnts10", "Func": "getScoreLB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51002, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";", "if", "(", "T", ">=", "NUM_INST_CNTS", ")", "return", "", ";", "return", "ScoreLBs", "[", "T", "]", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "getScoreLB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51003, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "if", "(", "T", ">=", "NUM_INST_CNTS", ")", "return", "", ";", "return", "ScoreUBs", "[", "T", "]", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "getScoreUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51004, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "int32_t", "getScoreUB", "(", "InstCounterType", "T", ")", "{", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";", "if", "(", "T", ">=", "NUM_INST_CNTS", ")", "return", "", ";", "return", "ScoreUBs", "[", "T", "]", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "getScoreUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51005, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "return", "WaitAtBeginning", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "getWaitAtBeginning", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51007, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HardwareLimits", ".", "VmcntMax", ";", "case", "LGKM_CNT", ":", "return", "HardwareLimits", ".", "LgkmcntMax", ";", "case", "EXP_CNT", ":", "return", "HardwareLimits", ".", "ExpcntMax", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "SIInsertWaitcnts10", "Func": "getWaitCountMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51010, "Length": 25, "Cover_Rate": 0.5434782608695652} {"Template_token": ["", "bool", "hasPendingSMEM", "(", ")", "const", "{"], "ground_truth": ["return", "(", "EventUBs", "[", "SMEM_ACCESS", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "EventUBs", "[", "SMEM_ACCESS", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", ";"], "File": "SIInsertWaitcnts10", "Func": "hasPendingSMEM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51011, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "hasPendingSMEM", "(", ")", "const", "{"], "ground_truth": ["return", "(", "EventUBs", "[", "SMEM_ACCESS", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "EventUBs", "[", "SMEM_ACCESS", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", ";"], "File": "SIInsertWaitcnts10", "Func": "hasPendingSMEM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51012, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "IterCnt", "++", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "incIterCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51013, "Length": 4, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "IterCnt", "++", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "incIterCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51014, "Length": 4, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "}", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "end", "(", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "(", "--", "It", ")", ";", "if", "(", "MI", "->", "isBranch", "(", ")", ")", "{", "MBB", ".", "insert", "(", "It", ",", "Waitcnt", ")", ";", "}", "else", "{", "MBB", ".", "push_back", "(", "Waitcnt", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "insertWaitcntBeforeCF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51015, "Length": 53, "Cover_Rate": 0.6235294117647059} {"Template_token": ["", "MBB", ".", "push_back", "(", "Waitcnt", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "end", "(", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "(", "--", "It", ")", ";", "if", "(", "MI", "->", "isBranch", "(", ")", ")", "{", "MBB", ".", "insert", "(", "It", ",", "Waitcnt", ")", ";", "}", "else", "{", "MBB", ".", "push_back", "(", "Waitcnt", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "insertWaitcntBeforeCF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51016, "Length": 61, "Cover_Rate": 0.7176470588235294} {"Template_token": ["", "BlockWaitcntBrackets", "*", "ScoreBrackets", "=", "BlockWaitcntBracketsMap", "[", "&", "Block", "]", ".", "get", "(", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", "<<", "Block", ".", "getNumber", "(", ")", ";"], "ground_truth": ["ScoreBrackets", "->", "dump", "(", ")", ";"], "File": "SIInsertWaitcnts10", "Func": "insertWaitcntInBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51017, "Length": 35, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "mergeInputScoreBrackets", "(", "Block", ")", ";"], "ground_truth": ["BlockWaitcntBrackets", "*", "ScoreBrackets", "=", "BlockWaitcntBracketsMap", "[", "&", "Block", "]", ".", "get", "(", ")", ";"], "File": "SIInsertWaitcnts10", "Func": "insertWaitcntInBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51018, "Length": 19, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "MachineBasicBlock", "*", "InsertWaitcnts", "::", "loopBottom", "(", "const", "MachineLoop", "*", "Loop", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "Bottom", "=", "Loop", "->", "getHeader", "(", ")", ";"], "File": "SIInsertWaitcnts10", "Func": "loopBottom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51019, "Length": 22, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "Loop", "->", "blocks", "(", ")", ")", "if", "(", "MBB", "->", "getNumber", "(", ")", ">", "Bottom", "->", "getNumber", "(", ")", ")", "Bottom", "=", "MBB", ";", "return", "Bottom", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "loopBottom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51020, "Length": 34, "Cover_Rate": 0.6071428571428571} {"Template_token": ["", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "true", ";", "for", "(", "const", "MachineMemOperand", "*", "Memop", ":", "MI", ".", "memoperands", "(", ")", ")", "{"], "ground_truth": ["unsigned", "AS", "=", "Memop", "->", "getAddrSpace", "(", ")", ";"], "File": "SIInsertWaitcnts10", "Func": "mayAccessLDSThroughFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51021, "Length": 34, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "mixedExpTypes", "(", ")", "const", "{"], "ground_truth": ["return", "MixedExpTypes", ";"], "File": "SIInsertWaitcnts10", "Func": "mixedExpTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51022, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "MixedExpTypes", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "mixedExpTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51023, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "OS", "<<", "RelScore", "<<", "", "<<", "J", "<<", "", ";", "}", "else", "{", "OS", "<<", "RelScore", "<<", "", ";", "}", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "getMaxSGPR", "(", ")", ";", "J", "++", ")", "{", "int", "RegScore", "=", "getRegScore", "(", "J", "+", "NUM_ALL_VGPRS", ",", "LGKM_CNT", ")", ";", "if", "(", "RegScore", "<=", "LB", ")", "continue", ";", "int", "RelScore", "=", "RegScore", "-", "LB", "-", "", ";", "OS", "<<", "RelScore", "<<", "", "<<", "J", "<<", "", ";", "}", "}", "}", "OS", "<<", "'\\n'", ";", "}"], "ground_truth": ["OS", "<<", "'\\n'", ";"], "File": "SIInsertWaitcnts10", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51026, "Length": 96, "Cover_Rate": 0.34657039711191334} {"Template_token": ["", "void", "resetIterCnt", "(", ")", "{"], "ground_truth": ["IterCnt", "=", "", ";"], "File": "SIInsertWaitcnts10", "Func": "resetIterCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51027, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "void", "resetIterCnt", "(", ")", "{"], "ground_truth": ["IterCnt", "=", "", ";"], "File": "SIInsertWaitcnts10", "Func": "resetIterCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51028, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "EventUBs", "[", "W", "]", "=", "Val", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "setEventUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51031, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "assert", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Opnd", ".", "getReg", "(", ")", ")", ")", ";", "}", ")", ";", "for", "(", "signed", "RegNo", "=", "Interval", ".", "first", ";", "RegNo", "<", "Interval", ".", "second", ";", "++", "RegNo", ")", "{", "setRegScore", "(", "RegNo", ",", "EXP_CNT", ",", "Val", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "setExpScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51032, "Length": 50, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "DEBUG", "(", "{", "const", "MachineOperand", "&", "Opnd", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Opnd", ".", "getReg", "(", ")", ")", ")", ";", "}", ")", ";", "for", "(", "signed", "RegNo", "=", "Interval", ".", "first", ";", "RegNo", "<", "Interval", ".", "second", ";", "++", "RegNo", ")", "{", "setRegScore", "(", "RegNo", ",", "EXP_CNT", ",", "Val", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "setExpScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51033, "Length": 65, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "LastFlat", "[", "Ct", "]", "=", "Val", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "setLastFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51035, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "setMixedExpTypes", "(", "bool", "MixedExpTypesIn", ")", "{"], "ground_truth": ["MixedExpTypes", "=", "MixedExpTypesIn", ";"], "File": "SIInsertWaitcnts10", "Func": "setMixedExpTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51036, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "MixedExpTypes", "=", "MixedExpTypesIn", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "setMixedExpTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51037, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "PostOrder", "=", "PostOrderIn", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "setPostOrder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51039, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "setRegScore", "(", "int", "GprNo", ",", "InstCounterType", "T", ",", "int32_t", "Val", ")", "{", "if", "(", "GprNo", "<", "NUM_ALL_VGPRS", ")", "{", "if", "(", "GprNo", ">", "VgprUB", ")", "{", "VgprUB", "=", "GprNo", ";", "}", "VgprScores", "[", "T", "]", "[", "GprNo", "]", "=", "Val", ";", "}", "else", "{", "assert", "(", "T", "==", "LGKM_CNT", ")", ";", "if", "(", "GprNo", "-", "NUM_ALL_VGPRS", ">", "SgprUB", ")", "{"], "ground_truth": ["SgprUB", "=", "GprNo", "-", "NUM_ALL_VGPRS", ";"], "File": "SIInsertWaitcnts10", "Func": "setRegScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51040, "Length": 67, "Cover_Rate": 0.8481012658227848} {"Template_token": ["", "void", "setRevisitLoop", "(", "bool", "RevisitLoopIn", ")", "{"], "ground_truth": ["RevisitLoop", "=", "RevisitLoopIn", ";"], "File": "SIInsertWaitcnts10", "Func": "setRevisitLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51041, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "if", "(", "T", ">=", "NUM_INST_CNTS", ")", "return", ";"], "ground_truth": ["ScoreLBs", "[", "T", "]", "=", "Val", ";"], "File": "SIInsertWaitcnts10", "Func": "setScoreLB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51043, "Length": 15, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";", "if", "(", "T", ">=", "NUM_INST_CNTS", ")", "return", ";"], "ground_truth": ["ScoreLBs", "[", "T", "]", "=", "Val", ";"], "File": "SIInsertWaitcnts10", "Func": "setScoreLB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51044, "Length": 22, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "setScoreUB", "(", "InstCounterType", "T", ",", "int32_t", "Val", ")", "{", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";", "if", "(", "T", ">=", "NUM_INST_CNTS", ")", "return", ";"], "ground_truth": ["ScoreUBs", "[", "T", "]", "=", "Val", ";"], "File": "SIInsertWaitcnts10", "Func": "setScoreUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51045, "Length": 32, "Cover_Rate": 0.4266666666666667} {"Template_token": ["", "void", "setWaitAtBeginning", "(", ")", "{"], "ground_truth": ["WaitAtBeginning", "=", "true", ";"], "File": "SIInsertWaitcnts10", "Func": "setWaitAtBeginning", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51046, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "WaitAtBeginning", "=", "true", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "setWaitAtBeginning", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51047, "Length": 5, "Cover_Rate": 0.5} {"Template_token": ["", "void", "setWaitcnt", "(", "MachineInstr", "*", "WaitcntIn", ")", "{", "LfWaitcnt", "=", "WaitcntIn", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "setWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51049, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "InsertWaitcnts", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "SIInsertWaitcnts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51050, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "InsertWaitcnts", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "SIInsertWaitcnts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51051, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "MachineOperand", "&", "DefMO", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "DefMO", ".", "isReg", "(", ")", "&&", "DefMO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "MRIA", ",", "DefMO", ".", "getReg", "(", ")", ")", ")", "{", "setRegScore", "(", "TRI", "->", "getEncodingValue", "(", "DefMO", ".", "getReg", "(", ")", ")", ",", "EXP_CNT", ",", "CurrScore", ")", ";", "}", "}", "}", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "MRIA", ",", "MO", ".", "getReg", "(", ")", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "I", ",", "CurrScore", ")", ";", "}", "}", "}", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MachineOperand", "*", "MO", "=", "TII", "->", "getNamedOperand", "(", "Inst", ",", "", "::", "data", ")", ";", "unsigned", "OpNo", ";", "RegInterval", "Interval", "=", "getRegInterval", "(", "&", "Inst", ",", "TII", ",", "MRI", ",", "TRI", ",", "OpNo", ",", "false", ")", ";", "for", "(", "signed", "RegNo", "=", "Interval", ".", "first", ";", "RegNo", "<", "Interval", ".", "second", ";", "++", "RegNo", ")", "{", "setRegScore", "(", "RegNo", "+", "NUM_ALL_VGPRS", ",", "t", ",", "CurrScore", ")", ";", "}", "}", "else", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "RegInterval", "Interval", "=", "getRegInterval", "(", "&", "Inst", ",", "TII", ",", "MRI", ",", "TRI", ",", "I", ",", "true", ")", ";", "if", "(", "T", "==", "VM_CNT", "&&", "Interval", ".", "first", ">=", "NUM_ALL_VGPRS", ")", "continue", ";", "for", "(", "signed", "RegNo", "=", "Interval", ".", "first", ";", "RegNo", "<", "Interval", ".", "second", ";", "++", "RegNo", ")", "{", "setRegScore", "(", "RegNo", ",", "T", ",", "CurrScore", ")", ";", "}", "}", "if", "(", "TII", "->", "isDS", "(", "Inst", ")", "&&", "Inst", ".", "mayStore", "(", ")", ")", "{", "setRegScore", "(", "SQ_MAX_PGM_VGPRS", "+", "EXTRA_VGPR_LDS", ",", "T", ",", "CurrScore", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "updateByEvent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51052, "Length": 357, "Cover_Rate": 0.30670103092783507} {"Template_token": ["", "unsigned", "int", "NeedWait", "=", "", ";", "if", "(", "ScoreToWait", "==", "-", "", ")", "{", "NeedWait", "=", "CNT_MASK", "(", "T", ")", ";", "setScoreLB", "(", "T", ",", "getScoreUB", "(", "T", ")", ")", ";", "return", "NeedWait", ";", "}", "const", "int32_t", "LB", "=", "getScoreLB", "(", "T", ")", ";", "const", "int32_t", "UB", "=", "getScoreUB", "(", "T", ")", ";", "if", "(", "(", "UB", ">=", "ScoreToWait", ")", "&&", "(", "ScoreToWait", ">", "LB", ")", ")", "{", "if", "(", "T", "==", "VM_CNT", "&&", "hasPendingFlat", "(", ")", ")", "{", "NeedWait", "=", "CNT_MASK", "(", "T", ")", ";", "setScoreLB", "(", "T", ",", "getScoreUB", "(", "T", ")", ")", ";", "}", "else", "if", "(", "counterOutOfOrder", "(", "T", ")", ")", "{", "NeedWait", "=", "CNT_MASK", "(", "T", ")", ";", "setScoreLB", "(", "T", ",", "getScoreUB", "(", "T", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInsertWaitcnts10", "Func": "updateByWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51053, "Length": 126, "Cover_Rate": 0.7924528301886793} {"Template_token": ["", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "assert", "(", "Inst", ".", "mayLoad", "(", ")", "||", "Inst", ".", "mayStore", "(", ")", ")", ";", "if", "(", "TII", "->", "usesVM_CNT", "(", "Inst", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "}", "else", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SQ_MESSAGE", ",", "Inst", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "SIInsertWaitcnts10", "Func": "updateEventWaitCntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51054, "Length": 265, "Cover_Rate": 0.5463917525773195} {"Template_token": ["", "void", "addKillWaitBracket", "(", "BlockWaitcntBrackets", "*", "Bracket", ")", "{"], "ground_truth": ["KillWaitBrackets", ".", "push_back", "(", "make_unique", "<", "BlockWaitcntBrackets", ">", "(", "*", "Bracket", ")", ")", ";"], "File": "SIInsertWaitcnts11", "Func": "addKillWaitBracket", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51055, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "BlockWaitcntBrackets", "(", ")", ":", "WaitAtBeginning", "(", "false", ")", ",", "ValidLoop", "(", "false", ")", ",", "MixedExpTypes", "(", "false", ")", ",", "LoopRegion", "(", "NULL", ")", ",", "PostOrder", "(", "", ")", ",", "Waitcnt", "(", "NULL", ")", ",", "VgprUB", "(", "", ")", ",", "SgprUB", "(", "", ")", "{", "for", "(", "enum", "InstCounterType", "T", "=", "VM_CNT", ";", "T", "<", "NUM_INST_CNTS", ";"], "ground_truth": ["T", "=", "(", "enum", "InstCounterType", ")", "(", "T", "+", "", ")", ")", "{"], "File": "SIInsertWaitcnts11", "Func": "BlockWaitcntBrackets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51057, "Length": 69, "Cover_Rate": 0.7752808988764045} {"Template_token": ["", "void", "clearWaitcnt", "(", ")", "{", "Waitcnt", "=", "NULL", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts11", "Func": "clearWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51059, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "MBB", ".", "push_back", "(", "Waitcnt", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "end", "(", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "(", "--", "It", ")", ";", "if", "(", "MI", "->", "isBranch", "(", ")", ")", "{", "MBB", ".", "insert", "(", "It", ",", "Waitcnt", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInsertWaitcnts11", "Func": "insertWaitcntBeforeCF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51061, "Length": 53, "Cover_Rate": 0.6091954022988506} {"Template_token": ["", "LoopWaitcntData", "(", ")", ":", "LfWaitcnt", "(", "NULL", ")", ",", "IterCnt", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts11", "Func": "LoopWaitcntData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51062, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "LoopWaitcntData", "(", ")", ":", "LfWaitcnt", "(", "NULL", ")", ",", "IterCnt", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts11", "Func": "LoopWaitcntData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51063, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "enum", "InstCounterType", "T", "=", "VM_CNT", ";", "T", "<", "NUM_INST_CNTS", ";", "T", "=", "(", "enum", "InstCounterType", ")", "(", "T", "+", "", ")", ")", "{", "int", "LB", "=", "getScoreLB", "(", "T", ")", ";", "int", "UB", "=", "getScoreUB", "(", "T", ")", ";", "switch", "(", "T", ")", "{", "case", "VM_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "case", "LGKM_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "case", "EXP_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "default", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "}", "if", "(", "LB", "<", "UB", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "getMaxVGPR", "(", ")", ";", "J", "++", ")", "{", "int", "RegScore", "=", "getRegScore", "(", "J", ",", "T", ")", ";", "if", "(", "RegScore", "<=", "LB", ")", "continue", ";", "int", "RelScore", "=", "RegScore", "-", "LB", "-", "", ";", "if", "(", "J", "<", "SQ_MAX_PGM_VGPRS", "+", "EXTRA_VGPR_LDS", ")", "{", "OS", "<<", "RelScore", "<<", "", "<<", "J", "<<", "", ";", "}", "else", "{", "OS", "<<", "RelScore", "<<", "", ";", "}", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "getMaxSGPR", "(", ")", ";", "J", "++", ")", "{", "int", "RegScore", "=", "getRegScore", "(", "J", "+", "NUM_ALL_VGPRS", ",", "LGKM_CNT", ")", ";", "if", "(", "RegScore", "<=", "LB", ")", "continue", ";", "int", "RelScore", "=", "RegScore", "-", "LB", "-", "", ";", "OS", "<<", "RelScore", "<<", "", "<<", "J", "<<", "", ";", "}", "}", "}", "OS", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts11", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51064, "Length": 258, "Cover_Rate": 0.9247311827956989} {"Template_token": ["", "case", "VM_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "case", "LGKM_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "case", "EXP_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "default", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "}", "if", "(", "LB", "<", "UB", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "getMaxVGPR", "(", ")", ";", "J", "++", ")", "{", "int", "RegScore", "=", "getRegScore", "(", "J", ",", "T", ")", ";", "if", "(", "RegScore", "<=", "LB", ")", "continue", ";", "int", "RelScore", "=", "RegScore", "-", "LB", "-", "", ";", "if", "(", "J", "<", "SQ_MAX_PGM_VGPRS", "+", "EXTRA_VGPR_LDS", ")", "{", "OS", "<<", "RelScore", "<<", "", "<<", "J", "<<", "", ";", "}", "else", "{", "OS", "<<", "RelScore", "<<", "", ";", "}", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "getMaxSGPR", "(", ")", ";", "J", "++", ")", "{", "int", "RegScore", "=", "getRegScore", "(", "J", "+", "NUM_ALL_VGPRS", ",", "LGKM_CNT", ")", ";", "if", "(", "RegScore", "<=", "LB", ")", "continue", ";", "int", "RelScore", "=", "RegScore", "-", "LB", "-", "", ";", "OS", "<<", "RelScore", "<<", "", "<<", "J", "<<", "", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts11", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51065, "Length": 205, "Cover_Rate": 0.7347670250896058} {"Template_token": ["", "InsertWaitcnts", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "ST", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", ",", "MRI", "(", "nullptr", ")", ",", "MLI", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts11", "Func": "SIInsertWaitcnts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51067, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "InsertWaitcnts", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "ST", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", ",", "MRI", "(", "nullptr", ")", ",", "MLI", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts11", "Func": "SIInsertWaitcnts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51068, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "}", "else", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SQ_MESSAGE", ",", "Inst", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "int", "Imm", "=", "TII", "->", "getNamedOperand", "(", "Inst", ",", "", "::", "tgt", ")", "->", "getImm", "(", ")", ";", "if", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_PARAM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_POS_ACCESS", ",", "Inst", ")", ";", "else", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_GPR_LOCK", ",", "Inst", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts11", "Func": "updateEventWaitCntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51069, "Length": 223, "Cover_Rate": 0.42802303262955854} {"Template_token": ["", "if", "(", "TII", "->", "getNamedOperand", "(", "Inst", ",", "", "::", "gds", ")", "->", "getImm", "(", ")", "!=", "", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_ACCESS", ",", "Inst", ")", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_GPR_LOCK", ",", "Inst", ")", ";", "}", "else", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "assert", "(", "Inst", ".", "mayLoad", "(", ")", "||", "Inst", ".", "mayStore", "(", ")", ")", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "bool", "FoundLDSMem", "=", "false", ";", "for", "(", "const", "MachineMemOperand", "*", "Memop", ":", "Inst", ".", "memoperands", "(", ")", ")", "{", "unsigned", "AS", "=", "Memop", "->", "getAddrSpace", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "FoundLDSMem", "=", "true", ";", "}", "if", "(", "FoundLDSMem", ")", "{", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "}", "else", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SQ_MESSAGE", ",", "Inst", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "int", "Imm", "=", "TII", "->", "getNamedOperand", "(", "Inst", ",", "", "::", "tgt", ")", "->", "getImm", "(", ")", ";", "if", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_PARAM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_POS_ACCESS", ",", "Inst", ")", ";", "else", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_GPR_LOCK", ",", "Inst", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts11", "Func": "updateEventWaitCntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51070, "Length": 459, "Cover_Rate": 0.8809980806142035} {"Template_token": ["", "unsigned", "VmCnt", "=", "std", "::", "min", "(", "", "(", "IV", ",", "LHS", ")", ",", "", "(", "IV", ",", "RHS", ")", ")", ";", "unsigned", "LgkmCnt", "=", "std", "::", "min", "(", "", "(", "IV", ",", "LHS", ")", ",", "", "(", "IV", ",", "RHS", ")", ")", ";", "unsigned", "ExpCnt", "=", "std", "::", "min", "(", "", "(", "IV", ",", "LHS", ")", ",", "", "(", "IV", ",", "RHS", ")", ")", ";", "return", "", "(", "IV", ",", "VmCnt", ",", "ExpCnt", ",", "LgkmCnt", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts12", "Func": "combineWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51075, "Length": 79, "Cover_Rate": 0.7523809523809524} {"Template_token": ["", "unsigned", "InsertWaitcnts", "::", "countNumBottomBlocks", "(", "const", "MachineLoop", "*", "Loop", ")", "{", "unsigned", "Count", "=", "", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "Loop", "->", "blocks", "(", ")", ")", "{", "if", "(", "MBB", "->", "isSuccessor", "(", "Loop", "->", "getHeader", "(", ")", ")", ")", "{", "Count", "++", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts12", "Func": "countNumBottomBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51076, "Length": 48, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", "<<", "Block", ".", "getNumber", "(", ")", "<<", "", ";"], "ground_truth": ["ScoreBrackets", "->", "dump", "(", ")", ";"], "File": "SIInsertWaitcnts12", "Func": "insertWaitcntInBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51078, "Length": 23, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "bool", "isForceEmitWaitcnt", "(", ")", "const", "{", "for", "(", "enum", "InstCounterType", "T", "=", "VM_CNT", ";", "T", "<", "NUM_INST_CNTS", ";"], "ground_truth": ["T", "=", "(", "enum", "InstCounterType", ")", "(", "T", "+", "", ")", ")", "if", "(", "ForceEmitWaitcnt", "[", "T", "]", ")", "return", "true", ";"], "File": "SIInsertWaitcnts12", "Func": "isForceEmitWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51079, "Length": 40, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "bool", "InsertWaitcnts", "::", "isWaitcntStronger", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "if", "(", "", "(", "IV", ",", "LHS", ")", ">", "", "(", "IV", ",", "RHS", ")", ")", "return", "false", ";", "if", "(", "", "(", "IV", ",", "LHS", ")", ">", "", "(", "IV", ",", "RHS", ")", ")", "return", "false", ";", "if", "(", "", "(", "IV", ",", "LHS", ")", ">", "", "(", "IV", ",", "RHS", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SIInsertWaitcnts12", "Func": "isWaitcntStronger", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51082, "Length": 72, "Cover_Rate": 0.8470588235294118} {"Template_token": ["", "void", "print", "(", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "IterCnt", "<<", "'\\n'", ";", ")", ";"], "File": "SIInsertWaitcnts12", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51085, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "IterCnt", "<<", "'\\n'", ";", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts12", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51086, "Length": 15, "Cover_Rate": 0.75} {"Template_token": ["", "if", "(", "(", "std", "::", "count", "(", "BlockWaitcntProcessedSet", ".", "begin", "(", ")", ",", "BlockWaitcntProcessedSet", ".", "end", "(", ")", ",", "&", "MBB", ")", "<", "Count", ")", ")", "{", "BlockWaitcntBracketsMap", "[", "&", "MBB", "]", "->", "setRevisitLoop", "(", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ContainingLoop", "->", "getHeader", "(", ")", "->", "getNumber", "(", ")", "<<", "'\\n'", ";", ")", ";", "}", "}", "insertWaitcntInBlock", "(", "MF", ",", "MBB", ")", ";", "BlockWaitcntProcessedSet", ".", "push_back", "(", "&", "MBB", ")", ";", "if", "(", "ContainingLoop", "&&", "isLoopBottom", "(", "ContainingLoop", ",", "&", "MBB", ")", "&&", "std", "::", "count", "(", "BlockWaitcntProcessedSet", ".", "begin", "(", ")", ",", "BlockWaitcntProcessedSet", ".", "end", "(", ")", ",", "&", "MBB", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "EntryBB", "=", "ContainingLoop", "->", "getHeader", "(", ")", ";", "BlockWaitcntBrackets", "*", "EntrySB", "=", "BlockWaitcntBracketsMap", "[", "EntryBB", "]", ".", "get", "(", ")", ";", "if", "(", "EntrySB", "&&", "EntrySB", "->", "getRevisitLoop", "(", ")", ")", "{", "EntrySB", "->", "setRevisitLoop", "(", "false", ")", ";", "J", "=", "I", ";", "int32_t", "PostOrder", "=", "EntrySB", "->", "getPostOrder", "(", ")", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "X", "=", "RPOT", ".", "begin", "(", ")", ",", "Y", "=", "RPOT", ".", "end", "(", ")", ";", "X", "!=", "Y", ";", "++", "X", ")", "{", "MachineBasicBlock", "&", "MBBX", "=", "*", "*", "X", ";", "if", "(", "MBBX", ".", "getNumber", "(", ")", "==", "PostOrder", ")", "{", "I", "=", "X", ";", "break", ";", "}", "}", "LoopWaitcntData", "*", "WaitcntData", "=", "LoopWaitcntDataMap", "[", "ContainingLoop", "]", ".", "get", "(", ")", ";", "WaitcntData", "->", "incIterCnt", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "EntryBB", "->", "getNumber", "(", ")", "<<", "'\\n'", ";", ")", ";", "continue", ";", "}", "else", "{", "LoopWaitcntData", "*", "WaitcntData", "=", "LoopWaitcntDataMap", "[", "ContainingLoop", "]", ".", "get", "(", ")", ";", "WaitcntData", "->", "resetIterCnt", "(", ")", ";", "}", "}", "J", "=", "I", ";", "++", "I", ";", "}", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "EndPgmBlocks", ";", "bool", "HaveScalarStores", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "HaveScalarStores", "&&", "TII", "->", "isScalarStore", "(", "*", "I", ")", ")", "HaveScalarStores", "=", "true", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "EndPgmBlocks", ".", "push_back", "(", "&", "MBB", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51087, "Length": 420, "Cover_Rate": 0.3856749311294766} {"Template_token": ["", "RegInterval", "Interval", "=", "getRegInterval", "(", "MI", ",", "TII", ",", "MRI", ",", "TRI", ",", "OpNo", ",", "false", ")", ";", "LLVM_DEBUG", "(", "{", "const", "MachineOperand", "&", "Opnd", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["assert", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Opnd", ".", "getReg", "(", ")", ")", ")", ";"], "File": "SIInsertWaitcnts12", "Func": "setExpScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51089, "Length": 50, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "void", "BlockWaitcntBrackets", "::", "setExpScore", "(", "const", "MachineInstr", "*", "MI", ",", "const", "InstrInfo", "*", "TII", ",", "const", "RegisterInfo", "*", "TRI", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "unsigned", "OpNo", ",", "int32_t", "Val", ")", "{", "RegInterval", "Interval", "=", "getRegInterval", "(", "MI", ",", "TII", ",", "MRI", ",", "TRI", ",", "OpNo", ",", "false", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "{"], "File": "SIInsertWaitcnts12", "Func": "setExpScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51090, "Length": 53, "Cover_Rate": 0.4608695652173913} {"Template_token": ["", "if", "(", "TII", "->", "hasModifiersSet", "(", "Inst", ",", "", "::", "gds", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_ACCESS", ",", "Inst", ")", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_GPR_LOCK", ",", "Inst", ")", ";", "}", "else", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "assert", "(", "Inst", ".", "mayLoad", "(", ")", "||", "Inst", ".", "mayStore", "(", ")", ")", ";", "if", "(", "TII", "->", "usesVM_CNT", "(", "Inst", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "}", "else", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SQ_MESSAGE", ",", "Inst", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "int", "Imm", "=", "TII", "->", "getNamedOperand", "(", "Inst", ",", "", "::", "tgt", ")", "->", "getImm", "(", ")", ";", "if", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_PARAM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_POS_ACCESS", ",", "Inst", ")", ";", "else", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_GPR_LOCK", ",", "Inst", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts12", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51091, "Length": 434, "Cover_Rate": 0.8839103869653768} {"Template_token": ["", "assert", "(", "Inst", ".", "mayLoad", "(", ")", "||", "Inst", ".", "mayStore", "(", ")", ")", ";", "if", "(", "TII", "->", "usesVM_CNT", "(", "Inst", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "}", "else", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SQ_MESSAGE", ",", "Inst", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "int", "Imm", "=", "TII", "->", "getNamedOperand", "(", "Inst", ",", "", "::", "tgt", ")", "->", "getImm", "(", ")", ";", "if", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_PARAM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_POS_ACCESS", ",", "Inst", ")", ";"], "ground_truth": ["else", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_GPR_LOCK", ",", "Inst", ")", ";"], "File": "SIInsertWaitcnts12", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51092, "Length": 328, "Cover_Rate": 0.6680244399185336} {"Template_token": ["", "unsigned", "getIterCnt", "(", ")", "{", "return", "IterCnt", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts14", "Func": "getIterCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51096, "Length": 9, "Cover_Rate": 1.0} {"Template_token": ["", "return", "IterCnt", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts14", "Func": "getIterCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51097, "Length": 4, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "BlockWaitcntBrackets", "*", "ScoreBrackets", "=", "BlockWaitcntBracketsMap", "[", "&", "MBB", "]", ".", "get", "(", ")", ";", "if", "(", "!", "ScoreBrackets", ")", "{", "BlockWaitcntBracketsMap", "[", "&", "MBB", "]", "=", "llvm", "::", "make_unique", "<", "BlockWaitcntBrackets", ">", "(", "ST", ")", ";", "ScoreBrackets", "=", "BlockWaitcntBracketsMap", "[", "&", "MBB", "]", ".", "get", "(", ")", ";", "}", "ScoreBrackets", "->", "setPostOrder", "(", "MBB", ".", "getNumber", "(", ")", ")", ";", "MachineLoop", "*", "ContainingLoop", "=", "MLI", "->", "getLoopFor", "(", "&", "MBB", ")", ";", "if", "(", "ContainingLoop", "&&", "LoopWaitcntDataMap", "[", "ContainingLoop", "]", "==", "nullptr", ")", "LoopWaitcntDataMap", "[", "ContainingLoop", "]", "=", "llvm", "::", "make_unique", "<", "LoopWaitcntData", ">", "(", ")", ";", "if", "(", "ContainingLoop", "&&", "ContainingLoop", "->", "getHeader", "(", ")", "==", "&", "MBB", ")", "{", "unsigned", "Count", "=", "countNumBottomBlocks", "(", "ContainingLoop", ")", ";", "if", "(", "(", "std", "::", "count", "(", "BlockWaitcntProcessedSet", ".", "begin", "(", ")", ",", "BlockWaitcntProcessedSet", ".", "end", "(", ")", ",", "&", "MBB", ")", "<", "(", "int", ")", "Count", ")", ")", "{", "BlockWaitcntBracketsMap", "[", "&", "MBB", "]", "->", "setRevisitLoop", "(", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ContainingLoop", "->", "getHeader", "(", ")", "->", "getNumber", "(", ")", "<<", "'\\n'", ";", ")", ";", "}", "}", "insertWaitcntInBlock", "(", "MF", ",", "MBB", ")", ";", "BlockWaitcntProcessedSet", ".", "push_back", "(", "&", "MBB", ")", ";", "if", "(", "ContainingLoop", "&&", "isLoopBottom", "(", "ContainingLoop", ",", "&", "MBB", ")", "&&", "std", "::", "count", "(", "BlockWaitcntProcessedSet", ".", "begin", "(", ")", ",", "BlockWaitcntProcessedSet", ".", "end", "(", ")", ",", "&", "MBB", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "EntryBB", "=", "ContainingLoop", "->", "getHeader", "(", ")", ";", "BlockWaitcntBrackets", "*", "EntrySB", "=", "BlockWaitcntBracketsMap", "[", "EntryBB", "]", ".", "get", "(", ")", ";", "if", "(", "EntrySB", "&&", "EntrySB", "->", "getRevisitLoop", "(", ")", ")", "{", "EntrySB", "->", "setRevisitLoop", "(", "false", ")", ";", "J", "=", "I", ";", "int32_t", "PostOrder", "=", "EntrySB", "->", "getPostOrder", "(", ")", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "X", "=", "RPOT", ".", "begin", "(", ")", ",", "Y", "=", "RPOT", ".", "end", "(", ")", ";", "X", "!=", "Y", ";", "++", "X", ")", "{", "MachineBasicBlock", "&", "MBBX", "=", "*", "*", "X", ";", "if", "(", "MBBX", ".", "getNumber", "(", ")", "==", "PostOrder", ")", "{", "I", "=", "X", ";", "break", ";", "}", "}", "LoopWaitcntData", "*", "WaitcntData", "=", "LoopWaitcntDataMap", "[", "ContainingLoop", "]", ".", "get", "(", ")", ";", "WaitcntData", "->", "incIterCnt", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "EntryBB", "->", "getNumber", "(", ")", "<<", "'\\n'", ";", ")", ";", "continue", ";", "}", "else", "{", "LoopWaitcntData", "*", "WaitcntData", "=", "LoopWaitcntDataMap", "[", "ContainingLoop", "]", ".", "get", "(", ")", ";", "WaitcntData", "->", "resetIterCnt", "(", ")", ";", "}", "}", "J", "=", "I", ";", "++", "I", ";", "}", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "EndPgmBlocks", ";", "bool", "HaveScalarStores", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{"], "ground_truth": ["MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";"], "File": "SIInsertWaitcnts14", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51098, "Length": 469, "Cover_Rate": 0.4267515923566879} {"Template_token": ["", "NeedWait", "=", "CNT_MASK", "(", "T", ")", ";", "setScoreLB", "(", "T", ",", "getScoreUB", "(", "T", ")", ")", ";", "return", "NeedWait", ";", "}", "const", "int32_t", "LB", "=", "getScoreLB", "(", "T", ")", ";", "const", "int32_t", "UB", "=", "getScoreUB", "(", "T", ")", ";"], "ground_truth": ["if", "(", "(", "UB", ">=", "ScoreToWait", ")", "&&", "(", "ScoreToWait", ">", "LB", ")", ")", "{"], "File": "SIInsertWaitcnts14", "Func": "updateByWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51099, "Length": 54, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "SGPR0", "&&", "Reg", "<", "SQ_MAX_PGM_SGPRS", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "SGPR0", "+", "NUM_ALL_VGPRS", ";", "assert", "(", "Result", ".", "first", ">=", "NUM_ALL_VGPRS", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_SGPRS", "+", "NUM_ALL_VGPRS", ")", ";", "}", "else", "return", "{", "-", "", ",", "-", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "*", "MI", ",", "OpNo", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "Result", ".", "second", "=", "Result", ".", "first", "+", "(", "(", "Size", "+", "", ")", "/", "", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts15", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51101, "Length": 101, "Cover_Rate": 0.3377926421404682} {"Template_token": ["", "}", "if", "(", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "", ")", "||", "(", "TII", "->", "isMIMG", "(", "Inst", ")", "&&", "!", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "Inst", ".", "mayStore", "(", ")", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{"], "ground_truth": ["ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";"], "File": "SIInsertWaitcnts15", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51104, "Length": 273, "Cover_Rate": 0.37655172413793103} {"Template_token": ["", "void", "InsertWaitcnts", "::", "updateEventWaitcntAfter", "(", "MachineInstr", "&", "Inst", ",", "WaitcntBrackets", "*", "ScoreBrackets", ")", "{", "if", "(", "TII", "->", "isDS", "(", "Inst", ")", "&&", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "if", "(", "TII", "->", "isAlwaysGDS", "(", "Inst", ".", "getOpcode", "(", ")", ")", "||", "TII", "->", "hasModifiersSet", "(", "Inst", ",", "", "::", "gds", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_ACCESS", ",", "Inst", ")", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_GPR_LOCK", ",", "Inst", ")", ";", "}", "else", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "assert", "(", "Inst", ".", "mayLoadOrStore", "(", ")", ")", ";", "if", "(", "TII", "->", "usesVM_CNT", "(", "Inst", ")", ")", "{", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "}", "if", "(", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "", ")", "||", "(", "TII", "->", "isMIMG", "(", "Inst", ")", "&&", "!", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "Inst", ".", "mayStore", "(", ")", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Inst", ".", "isCall", "(", ")", ")", "{"], "File": "SIInsertWaitcnts15", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51105, "Length": 496, "Cover_Rate": 0.6841379310344827} {"Template_token": ["", "assert", "(", "II", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "!", "TrackedWaitcntSet", ".", "count", "(", "&", "*", "II", ")", ")", "{", "unsigned", "OldVSCnt", "=", "TII", "->", "getNamedOperand", "(", "*", "II", ",", "", "::", "simm16", ")", "->", "getImm", "(", ")", ";", "Wait", ".", "VsCnt", "=", "std", "::", "min", "(", "Wait", ".", "VsCnt", ",", "OldVSCnt", ")", ";", "}", "if", "(", "!", "WaitcntVsCntInstr", ")", "{", "WaitcntVsCntInstr", "=", "&", "*", "II", ";", "}", "else", "{", "II", "->", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "}", "if", "(", "WaitcntInstr", ")", "{", "if", "(", "Wait", ".", "hasWaitExceptVsCnt", "(", ")", ")", "{", "unsigned", "NewEnc", "=", "", "(", "IV", ",", "Wait", ")", ";", "unsigned", "OldEnc", "=", "WaitcntInstr", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "OldEnc", "!=", "NewEnc", ")", "{", "WaitcntInstr", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "NewEnc", ")", ";", "Modified", "=", "true", ";", "}", "ScoreBrackets", ".", "applyWaitcnt", "(", "Wait", ")", ";", "Wait", ".", "VmCnt", "=", "~", "", ";", "Wait", ".", "LgkmCnt", "=", "~", "", ";", "Wait", ".", "ExpCnt", "=", "~", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "WaitcntInstr", "<<", "'\\n'", ")", ";", "}", "else", "{", "WaitcntInstr", "->", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "if", "(", "WaitcntVsCntInstr", ")", "{", "if", "(", "Wait", ".", "hasWaitVsCnt", "(", ")", ")", "{", "assert", "(", "ST", "->", "hasVscnt", "(", ")", ")", ";", "unsigned", "OldVSCnt", "=", "TII", "->", "getNamedOperand", "(", "*", "WaitcntVsCntInstr", ",", "", "::", "simm16", ")", "->", "getImm", "(", ")", ";", "if", "(", "Wait", ".", "VsCnt", "!=", "OldVSCnt", ")", "{", "TII", "->", "getNamedOperand", "(", "*", "WaitcntVsCntInstr", ",", "", "::", "simm16", ")", "->", "setImm", "(", "Wait", ".", "VsCnt", ")", ";", "Modified", "=", "true", ";", "}", "ScoreBrackets", ".", "applyWaitcnt", "(", "Wait", ")", ";", "Wait", ".", "VsCnt", "=", "~", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "WaitcntVsCntInstr", "<<", "'\\n'", ")", ";", "}", "else", "{", "WaitcntVsCntInstr", "->", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts16", "Func": "applyPreexistingWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51106, "Length": 347, "Cover_Rate": 0.6320582877959927} {"Template_token": ["", "}", "if", "(", "WaitcntInstr", ")", "{", "if", "(", "Wait", ".", "hasWaitExceptVsCnt", "(", ")", ")", "{", "unsigned", "NewEnc", "=", "", "(", "IV", ",", "Wait", ")", ";", "unsigned", "OldEnc", "=", "WaitcntInstr", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "OldEnc", "!=", "NewEnc", ")", "{", "WaitcntInstr", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "NewEnc", ")", ";", "Modified", "=", "true", ";", "}", "ScoreBrackets", ".", "applyWaitcnt", "(", "Wait", ")", ";", "Wait", ".", "VmCnt", "=", "~", "", ";", "Wait", ".", "LgkmCnt", "=", "~", "", ";", "Wait", ".", "ExpCnt", "=", "~", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "WaitcntInstr", "<<", "'\\n'", ")", ";", "}", "else", "{", "WaitcntInstr", "->", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "if", "(", "WaitcntVsCntInstr", ")", "{", "if", "(", "Wait", ".", "hasWaitVsCnt", "(", ")", ")", "{", "assert", "(", "ST", "->", "hasVscnt", "(", ")", ")", ";", "unsigned", "OldVSCnt", "=", "TII", "->", "getNamedOperand", "(", "*", "WaitcntVsCntInstr", ",", "", "::", "simm16", ")", "->", "getImm", "(", ")", ";", "if", "(", "Wait", ".", "VsCnt", "!=", "OldVSCnt", ")", "{", "TII", "->", "getNamedOperand", "(", "*", "WaitcntVsCntInstr", ",", "", "::", "simm16", ")", "->", "setImm", "(", "Wait", ".", "VsCnt", ")", ";", "Modified", "=", "true", ";", "}", "ScoreBrackets", ".", "applyWaitcnt", "(", "Wait", ")", ";", "Wait", ".", "VsCnt", "=", "~", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "WaitcntVsCntInstr", "<<", "'\\n'", ")", ";", "}", "else", "{", "WaitcntVsCntInstr", "->", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts16", "Func": "applyPreexistingWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51107, "Length": 256, "Cover_Rate": 0.4663023679417122} {"Template_token": ["", "RegInterval", "WaitcntBrackets", "::", "getRegInterval", "(", "const", "MachineInstr", "*", "MI", ",", "const", "InstrInfo", "*", "TII", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "RegisterInfo", "*", "TRI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "!", "TRI", "->", "isInAllocatableClass", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "{", "-", "", ",", "-", "", "}", ";", "assert", "(", "!", "Op", ".", "getSubReg", "(", ")", "||", "!", "Op", ".", "isUndef", "(", ")", ")", ";", "RegInterval", "Result", ";", "unsigned", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "", "(", "Op", ".", "getReg", "(", ")", ",", "*", "ST", ")", ")", ";", "if", "(", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "Encoding", ".", "VGPR0", "&&", "Reg", "<=", "Encoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "Encoding", ".", "VGPR0", ";", "if", "(", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "Result", ".", "first", "+=", "AGPR_OFFSET", ";", "assert", "(", "Result", ".", "first", ">=", "", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";", "}", "else", "if", "(", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "Encoding", ".", "SGPR0", "&&", "Reg", "<", "SQ_MAX_PGM_SGPRS", ")", ";", "Result", ".", "first", "=", "Reg", "-", "Encoding", ".", "SGPR0", "+", "NUM_ALL_VGPRS", ";", "assert", "(", "Result", ".", "first", ">=", "NUM_ALL_VGPRS", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_SGPRS", "+", "NUM_ALL_VGPRS", ")", ";", "}", "else", "return", "{", "-", "", ",", "-", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "*", "MI", ",", "OpNo", ")", ";"], "ground_truth": ["unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";"], "File": "SIInsertWaitcnts16", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51110, "Length": 282, "Cover_Rate": 0.9215686274509803} {"Template_token": ["", "assert", "(", "!", "Op", ".", "getSubReg", "(", ")", "||", "!", "Op", ".", "isUndef", "(", ")", ")", ";", "RegInterval", "Result", ";", "unsigned", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "", "(", "Op", ".", "getReg", "(", ")", ",", "*", "ST", ")", ")", ";", "if", "(", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "Encoding", ".", "VGPR0", "&&", "Reg", "<=", "Encoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "Encoding", ".", "VGPR0", ";", "if", "(", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "Result", ".", "first", "+=", "AGPR_OFFSET", ";", "assert", "(", "Result", ".", "first", ">=", "", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";"], "ground_truth": ["}", "else", "if", "(", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{"], "File": "SIInsertWaitcnts16", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51111, "Length": 138, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "const", "", "*", "Info", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["const", "", "*", "BaseInfo", "=", "", "(", "Info", "->", "BaseOpcode", ")", ";"], "File": "SIInsertWaitcnts16", "Func": "getVmemType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51112, "Length": 26, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "if", "(", "!", "InstrInfo", "::", "isMIMG", "(", "Inst", ")", ")", "return", "VMEM_NOSAMPLER", ";", "const", "", "*", "Info", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "const", "", "*", "BaseInfo", "=", "", "(", "Info", "->", "BaseOpcode", ")", ";", "return", "BaseInfo", "->", "BVH", "?", "VMEM_BVH", ":", "BaseInfo", "->", "Sampler", "?", "VMEM_SAMPLER", ":", "VMEM_NOSAMPLER", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts16", "Func": "getVmemType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51113, "Length": 55, "Cover_Rate": 0.6707317073170732} {"Template_token": ["", "case", "VM_CNT", ":", "return", "Limits", ".", "VmcntMax", ";", "case", "LGKM_CNT", ":", "return", "Limits", ".", "LgkmcntMax", ";", "case", "EXP_CNT", ":", "return", "Limits", ".", "ExpcntMax", ";", "case", "VS_CNT", ":", "return", "Limits", ".", "VscntMax", ";", "default", ":", "break", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts16", "Func": "getWaitCountMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51114, "Length": 41, "Cover_Rate": 0.7592592592592593} {"Template_token": ["", "auto", "inst_counter_types", "(", ")", "{"], "ground_truth": ["return", "enum_seq", "(", "VM_CNT", ",", "NUM_INST_CNTS", ")", ";"], "File": "SIInsertWaitcnts16", "Func": "inst_counter_types", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51116, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "if", "(", "ST", "->", "isTgSplitEnabled", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "true", ";"], "ground_truth": ["for", "(", "const", "MachineMemOperand", "*", "Memop", ":", "MI", ".", "memoperands", "(", ")", ")", "{"], "File": "SIInsertWaitcnts16", "Func": "mayAccessLDSThroughFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51117, "Length": 36, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "if", "(", "!", "TII", "->", "usesLGKM_CNT", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "ST", "->", "isTgSplitEnabled", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "true", ";", "for", "(", "const", "MachineMemOperand", "*", "Memop", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "unsigned", "AS", "=", "Memop", "->", "getAddrSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts16", "Func": "mayAccessLDSThroughFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51118, "Length": 80, "Cover_Rate": 0.7843137254901961} {"Template_token": ["", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "VgprScores", "[", "T", "]", "[", "J", "]", ",", "Other", ".", "VgprScores", "[", "T", "]", "[", "J", "]", ")", ";", "}", "if", "(", "T", "==", "VM_CNT", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "VgprUB", ";", "J", "++", ")", "{", "unsigned", "char", "NewVmemTypes", "=", "VgprVmemTypes", "[", "J", "]", "|", "Other", ".", "VgprVmemTypes", "[", "J", "]", ";", "RegStrictDom", "|=", "NewVmemTypes", "!=", "VgprVmemTypes", "[", "J", "]", ";", "VgprVmemTypes", "[", "J", "]", "=", "NewVmemTypes", ";", "}", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "SgprUB", ";", "J", "++", ")", "{", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "SgprScores", "[", "J", "]", ",", "Other", ".", "SgprScores", "[", "J", "]", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts16", "Func": "merge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51119, "Length": 124, "Cover_Rate": 0.32124352331606215} {"Template_token": ["", "if", "(", "NewUB", "<", "ScoreLBs", "[", "T", "]", ")", "report_fatal_error", "(", "", ")", ";", "MergeInfo", "M", ";", "M", ".", "OldLB", "=", "ScoreLBs", "[", "T", "]", ";", "M", ".", "OtherLB", "=", "Other", ".", "ScoreLBs", "[", "T", "]", ";", "M", ".", "MyShift", "=", "NewUB", "-", "ScoreUBs", "[", "T", "]", ";", "M", ".", "OtherShift", "=", "NewUB", "-", "Other", ".", "ScoreUBs", "[", "T", "]", ";", "ScoreUBs", "[", "T", "]", "=", "NewUB", ";", "StrictDom", "|=", "mergeScore", "(", "M", ",", "LastFlat", "[", "T", "]", ",", "Other", ".", "LastFlat", "[", "T", "]", ")", ";", "bool", "RegStrictDom", "=", "false", ";", "for", "(", "int", "J", "=", "", ";", "J", "<=", "VgprUB", ";", "J", "++", ")", "{", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "VgprScores", "[", "T", "]", "[", "J", "]", ",", "Other", ".", "VgprScores", "[", "T", "]", "[", "J", "]", ")", ";", "}", "if", "(", "T", "==", "VM_CNT", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "VgprUB", ";", "J", "++", ")", "{", "unsigned", "char", "NewVmemTypes", "=", "VgprVmemTypes", "[", "J", "]", "|", "Other", ".", "VgprVmemTypes", "[", "J", "]", ";", "RegStrictDom", "|=", "NewVmemTypes", "!=", "VgprVmemTypes", "[", "J", "]", ";", "VgprVmemTypes", "[", "J", "]", "=", "NewVmemTypes", ";", "}", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "SgprUB", ";", "J", "++", ")", "{", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "SgprScores", "[", "J", "]", ",", "Other", ".", "SgprScores", "[", "J", "]", ")", ";", "}", "}", "if", "(", "RegStrictDom", ")", "StrictDom", "=", "true", ";", "}"], "ground_truth": ["return", "StrictDom", ";"], "File": "SIInsertWaitcnts16", "Func": "merge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51120, "Length": 244, "Cover_Rate": 0.6321243523316062} {"Template_token": ["", "Limits", ".", "VscntMax", "=", "ST", "->", "hasVscnt", "(", ")", "?", "", ":", "", ";", "unsigned", "NumVGPRsMax", "=", "ST", "->", "getAddressableNumVGPRs", "(", ")", ";", "unsigned", "NumSGPRsMax", "=", "ST", "->", "getAddressableNumSGPRs", "(", ")", ";", "assert", "(", "NumVGPRsMax", "<=", "SQ_MAX_PGM_VGPRS", ")", ";", "assert", "(", "NumSGPRsMax", "<=", "SQ_MAX_PGM_SGPRS", ")", ";", "RegisterEncoding", "Encoding", "=", "{", "}", ";", "Encoding", ".", "VGPR0", "=", "TRI", "->", "getEncodingValue", "(", "", ")", ";", "Encoding", ".", "VGPRL", "=", "Encoding", ".", "VGPR0", "+", "NumVGPRsMax", "-", "", ";", "Encoding", ".", "SGPR0", "=", "TRI", "->", "getEncodingValue", "(", "", ")", ";", "Encoding", ".", "SGPRL", "=", "Encoding", ".", "SGPR0", "+", "NumSGPRsMax", "-", "", ";", "TrackedWaitcntSet", ".", "clear", "(", ")", ";", "BlockInfos", ".", "clear", "(", ")", ";", "bool", "Modified", "=", "false", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "MachineBasicBlock", "&", "EntryBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "EntryBB", ".", "begin", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "EntryBB", ".", "end", "(", ")", ";", "I", "!=", "E", "&&", "(", "I", "->", "isPHI", "(", ")", "||", "I", "->", "isMetaInstruction", "(", ")", ")", ";", "++", "I", ")", ";", "BuildMI", "(", "EntryBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "if", "(", "ST", "->", "hasVscnt", "(", ")", ")", "BuildMI", "(", "EntryBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ";", "Modified", "=", "true", ";", "}", "for", "(", "auto", "*", "MBB", ":", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "(", "&", "MF", ")", ")", "BlockInfos", ".", "insert", "(", "{", "MBB", ",", "BlockInfo", "(", "MBB", ")", "}", ")", ";", "std", "::", "unique_ptr", "<", "WaitcntBrackets", ">", "Brackets", ";", "bool", "Repeat", ";", "do", "{", "Repeat", "=", "false", ";", "for", "(", "auto", "BII", "=", "BlockInfos", ".", "begin", "(", ")", ",", "BIE", "=", "BlockInfos", ".", "end", "(", ")", ";", "BII", "!=", "BIE", ";", "++", "BII", ")", "{", "BlockInfo", "&", "BI", "=", "BII", "->", "second", ";", "if", "(", "!", "BI", ".", "Dirty", ")", "continue", ";", "if", "(", "BI", ".", "Incoming", ")", "{", "if", "(", "!", "Brackets", ")", "Brackets", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "*", "BI", ".", "Incoming", ")", ";", "else", "*", "Brackets", "=", "*", "BI", ".", "Incoming", ";", "}", "else", "{", "if", "(", "!", "Brackets", ")", "Brackets", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "ST", ",", "Limits", ",", "Encoding", ")", ";", "else", "*", "Brackets", "=", "WaitcntBrackets", "(", "ST", ",", "Limits", ",", "Encoding", ")", ";", "}", "Modified", "|=", "insertWaitcntInBlock", "(", "MF", ",", "*", "BI", ".", "MBB", ",", "*", "Brackets", ")", ";", "BI", ".", "Dirty", "=", "false", ";", "if", "(", "Brackets", "->", "hasPending", "(", ")", ")", "{", "BlockInfo", "*", "MoveBracketsToSucc", "=", "nullptr", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "BI", ".", "MBB", "->", "successors", "(", ")", ")", "{", "auto", "SuccBII", "=", "BlockInfos", ".", "find", "(", "Succ", ")", ";"], "ground_truth": ["BlockInfo", "&", "SuccBI", "=", "SuccBII", "->", "second", ";"], "File": "SIInsertWaitcnts16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51121, "Length": 483, "Cover_Rate": 0.4933605720122574} {"Template_token": ["", "void", "WaitcntBrackets", "::", "setExpScore", "(", "const", "MachineInstr", "*", "MI", ",", "const", "InstrInfo", "*", "TII", ",", "const", "RegisterInfo", "*", "TRI", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "unsigned", "OpNo", ",", "unsigned", "Val", ")", "{"], "ground_truth": ["RegInterval", "Interval", "=", "getRegInterval", "(", "MI", ",", "TII", ",", "MRI", ",", "TRI", ",", "OpNo", ")", ";"], "File": "SIInsertWaitcnts16", "Func": "setExpScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51122, "Length": 48, "Cover_Rate": 0.48} {"Template_token": ["", "const", "unsigned", "UB", "=", "getScoreUB", "(", "T", ")", ";", "if", "(", "Count", ">=", "UB", "-", "LB", ")", "Count", "=", "~", "", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts16", "Func": "simplifyWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51125, "Length": 23, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "TII", "->", "isDS", "(", "Inst", ")", "&&", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "if", "(", "TII", "->", "isAlwaysGDS", "(", "Inst", ".", "getOpcode", "(", ")", ")", "||", "TII", "->", "hasModifiersSet", "(", "Inst", ",", "", "::", "gds", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_ACCESS", ",", "Inst", ")", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_GPR_LOCK", ",", "Inst", ")", ";", "}", "else", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "assert", "(", "Inst", ".", "mayLoadOrStore", "(", ")", ")", ";", "int", "FlatASCount", "=", "", ";", "if", "(", "mayAccessVMEMThroughFlat", "(", "Inst", ")", ")", "{", "++", "FlatASCount", ";", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "InstrInfo", "::", "isAtomicNoRet", "(", "Inst", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "}", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "{", "++", "FlatASCount", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "}", "assert", "(", "FlatASCount", ")", ";"], "ground_truth": ["if", "(", "FlatASCount", ">", "", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";"], "File": "SIInsertWaitcnts16", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51126, "Length": 245, "Cover_Rate": 0.35251798561151076} {"Template_token": ["", "WaitcntBrackets", "(", "const", "GCNSubtarget", "*", "SubTarget", ",", "HardwareLimits", "Limits", ",", "RegisterEncoding", "Encoding", ")", ":", "ST", "(", "SubTarget", ")", ",", "Limits", "(", "Limits", ")", ",", "Encoding", "(", "Encoding", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts16", "Func": "WaitcntBrackets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51128, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "WaitcntBrackets", "(", "const", "GCNSubtarget", "*", "SubTarget", ",", "HardwareLimits", "Limits", ",", "RegisterEncoding", "Encoding", ")", ":", "ST", "(", "SubTarget", ")", ",", "Limits", "(", "Limits", ")", ",", "Encoding", "(", "Encoding", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts16", "Func": "WaitcntBrackets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51129, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "FlatASCount", ">", "", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "else", "if", "(", "InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "", ")", "||", "(", "TII", "->", "isMIMG", "(", "Inst", ")", "&&", "!", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "Inst", ".", "mayStore", "(", ")", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "}", "else", "if", "(", "Inst", ".", "isCall", "(", ")", ")", "{", "if", "(", "callWaitsOnFunctionReturn", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "applyWaitcnt", "(", "", "::", "allZero", "(", "ST", "->", "hasVscnt", "(", ")", ")", ")", ";", "}", "else", "{", "ScoreBrackets", "->", "applyWaitcnt", "(", "", "(", ")", ")", ";", "}"], "ground_truth": ["}", "else", "if", "(", "InstrInfo", "::", "isEXP", "(", "Inst", ")", ")", "{"], "File": "SIInsertWaitcnts17", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51130, "Length": 305, "Cover_Rate": 0.4066666666666667} {"Template_token": ["", "return", "HardwareLimits", ".", "ExpcntMax", ";", "case", "VS_CNT", ":", "return", "HardwareLimits", ".", "VscntMax", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "SIInsertWaitcnts19", "Func": "getWaitCountMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51133, "Length": 17, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "ScoreUBs", "[", "T", "]", "=", "NewUB", ";", "ScoreLBs", "[", "T", "]", "=", "std", "::", "min", "(", "M", ".", "OldLB", "+", "M", ".", "MyShift", ",", "M", ".", "OtherLB", "+", "M", ".", "OtherShift", ")", ";", "StrictDom", "|=", "mergeScore", "(", "M", ",", "LastFlat", "[", "T", "]", ",", "Other", ".", "LastFlat", "[", "T", "]", ")", ";", "bool", "RegStrictDom", "=", "false", ";", "for", "(", "int", "J", "=", "", ",", "E", "=", "std", "::", "max", "(", "getMaxVGPR", "(", ")", ",", "Other", ".", "getMaxVGPR", "(", ")", ")", "+", "", ";", "J", "!=", "E", ";", "J", "++", ")", "{", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "VgprScores", "[", "T", "]", "[", "J", "]", ",", "Other", ".", "VgprScores", "[", "T", "]", "[", "J", "]", ")", ";", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{", "for", "(", "int", "J", "=", "", ",", "E", "=", "std", "::", "max", "(", "getMaxSGPR", "(", ")", ",", "Other", ".", "getMaxSGPR", "(", ")", ")", "+", "", ";", "J", "!=", "E", ";", "J", "++", ")", "{", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "SgprScores", "[", "J", "]", ",", "Other", ".", "SgprScores", "[", "J", "]", ")", ";", "}", "}", "if", "(", "RegStrictDom", "&&", "!", "OldOutOfOrder", ")", "StrictDom", "=", "true", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts19", "Func": "merge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51134, "Length": 191, "Cover_Rate": 0.42921348314606744} {"Template_token": ["", "if", "(", "NewUB", "<", "ScoreUBs", "[", "T", "]", ")", "report_fatal_error", "(", "", ")", ";", "ScoreUBs", "[", "T", "]", "=", "NewUB", ";", "ScoreLBs", "[", "T", "]", "=", "std", "::", "min", "(", "M", ".", "OldLB", "+", "M", ".", "MyShift", ",", "M", ".", "OtherLB", "+", "M", ".", "OtherShift", ")", ";", "StrictDom", "|=", "mergeScore", "(", "M", ",", "LastFlat", "[", "T", "]", ",", "Other", ".", "LastFlat", "[", "T", "]", ")", ";", "bool", "RegStrictDom", "=", "false", ";", "for", "(", "int", "J", "=", "", ",", "E", "=", "std", "::", "max", "(", "getMaxVGPR", "(", ")", ",", "Other", ".", "getMaxVGPR", "(", ")", ")", "+", "", ";", "J", "!=", "E", ";", "J", "++", ")", "{", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "VgprScores", "[", "T", "]", "[", "J", "]", ",", "Other", ".", "VgprScores", "[", "T", "]", "[", "J", "]", ")", ";", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{", "for", "(", "int", "J", "=", "", ",", "E", "=", "std", "::", "max", "(", "getMaxSGPR", "(", ")", ",", "Other", ".", "getMaxSGPR", "(", ")", ")", "+", "", ";", "J", "!=", "E", ";", "J", "++", ")", "{", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "SgprScores", "[", "J", "]", ",", "Other", ".", "SgprScores", "[", "J", "]", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts19", "Func": "merge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51135, "Length": 193, "Cover_Rate": 0.4337078651685393} {"Template_token": ["", "uint32_t", "LB", "=", "getScoreLB", "(", "T", ")", ";", "uint32_t", "UB", "=", "getScoreUB", "(", "T", ")", ";", "switch", "(", "T", ")", "{", "case", "VM_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "case", "LGKM_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "case", "EXP_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "case", "VS_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "default", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "}", "if", "(", "LB", "<", "UB", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "getMaxVGPR", "(", ")", ";", "J", "++", ")", "{", "uint32_t", "RegScore", "=", "getRegScore", "(", "J", ",", "T", ")", ";", "if", "(", "RegScore", "<=", "LB", ")", "continue", ";", "uint32_t", "RelScore", "=", "RegScore", "-", "LB", "-", "", ";", "if", "(", "J", "<", "SQ_MAX_PGM_VGPRS", "+", "EXTRA_VGPR_LDS", ")", "{", "OS", "<<", "RelScore", "<<", "", "<<", "J", "<<", "", ";", "}", "else", "{", "OS", "<<", "RelScore", "<<", "", ";", "}", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "getMaxSGPR", "(", ")", ";", "J", "++", ")", "{", "uint32_t", "RegScore", "=", "getRegScore", "(", "J", "+", "NUM_ALL_VGPRS", ",", "LGKM_CNT", ")", ";", "if", "(", "RegScore", "<=", "LB", ")", "continue", ";", "uint32_t", "RelScore", "=", "RegScore", "-", "LB", "-", "", ";", "OS", "<<", "RelScore", "<<", "", "<<", "J", "<<", "", ";", "}", "}", "}", "OS", "<<", "'\\n'", ";", "}", "OS", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts19", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51136, "Length": 253, "Cover_Rate": 0.9133574007220217} {"Template_token": ["", "Wait", ".", "LgkmCnt", "=", "std", "::", "min", "(", "Wait", ".", "LgkmCnt", ",", "Count", ")", ";", "break", ";", "case", "VS_CNT", ":", "Wait", ".", "VsCnt", "=", "std", "::", "min", "(", "Wait", ".", "VsCnt", ",", "Count", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "addWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51140, "Length": 46, "Cover_Rate": 0.41818181818181815} {"Template_token": ["", "if", "(", "Count", ">=", "UB", ")", "return", ";", "if", "(", "Count", "!=", "", ")", "{", "if", "(", "counterOutOfOrder", "(", "T", ")", ")", "return", ";", "setScoreLB", "(", "T", ",", "std", "::", "max", "(", "getScoreLB", "(", "T", ")", ",", "UB", "-", "Count", ")", ")", ";", "}", "else", "{"], "ground_truth": ["setScoreLB", "(", "T", ",", "UB", ")", ";"], "File": "SIInsertWaitcnts1", "Func": "applyWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51141, "Length": 53, "Cover_Rate": 0.6309523809523809} {"Template_token": ["", "static", "bool", "callWaitsOnFunctionReturn", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "callWaitsOnFunctionReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51144, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "GprNo", "<", "NUM_ALL_VGPRS", ")", ";", "VgprVmemTypes", "[", "GprNo", "]", "=", "", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "clearVgprVmemTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51146, "Length": 15, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "if", "(", "T", "==", "LGKM_CNT", "&&", "hasPendingEvent", "(", "SMEM_ACCESS", ")", ")", "return", "true", ";"], "ground_truth": ["return", "hasMixedPendingEvents", "(", "T", ")", ";"], "File": "SIInsertWaitcnts1", "Func": "counterOutOfOrder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51148, "Length": 20, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "const", "unsigned", "UB", "=", "getScoreUB", "(", "T", ")", ";", "if", "(", "(", "UB", ">=", "ScoreToWait", ")", "&&", "(", "ScoreToWait", ">", "LB", ")", ")", "{", "if", "(", "(", "T", "==", "VM_CNT", "||", "T", "==", "LGKM_CNT", ")", "&&", "hasPendingFlat", "(", ")", "&&", "!", "ST", "->", "hasFlatLgkmVMemCountInOrder", "(", ")", ")", "{"], "ground_truth": ["addWait", "(", "Wait", ",", "T", ",", "", ")", ";"], "File": "SIInsertWaitcnts1", "Func": "determineWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51149, "Length": 57, "Cover_Rate": 0.41304347826086957} {"Template_token": ["", "if", "(", "WaitEventMaskForInst", "[", "VS_CNT", "]", "&", "(", "", "<<", "E", ")", ")", "return", "VS_CNT", ";", "assert", "(", "WaitEventMaskForInst", "[", "EXP_CNT", "]", "&", "(", "", "<<", "E", ")", ")", ";"], "ground_truth": ["return", "EXP_CNT", ";"], "File": "SIInsertWaitcnts1", "Func": "eventCounter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51150, "Length": 33, "Cover_Rate": 0.4520547945205479} {"Template_token": ["", "if", "(", "WaitEventMaskForInst", "[", "LGKM_CNT", "]", "&", "(", "", "<<", "E", ")", ")", "return", "LGKM_CNT", ";", "if", "(", "WaitEventMaskForInst", "[", "VS_CNT", "]", "&", "(", "", "<<", "E", ")", ")", "return", "VS_CNT", ";"], "ground_truth": ["assert", "(", "WaitEventMaskForInst", "[", "EXP_CNT", "]", "&", "(", "", "<<", "E", ")", ")", ";"], "File": "SIInsertWaitcnts1", "Func": "eventCounter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51151, "Length": 46, "Cover_Rate": 0.6301369863013698} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIInsertWaitcnts1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51152, "Length": 16, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "VGPR0", "&&", "Reg", "<=", "RegisterEncoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "VGPR0", ";", "assert", "(", "Result", ".", "first", ">=", "", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";", "}", "else", "if", "(", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "SGPR0", "&&", "Reg", "<", "SQ_MAX_PGM_SGPRS", ")", ";"], "ground_truth": ["Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "SGPR0", "+", "NUM_ALL_VGPRS", ";"], "File": "SIInsertWaitcnts1", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51153, "Length": 101, "Cover_Rate": 0.3289902280130293} {"Template_token": ["", "assert", "(", "!", "Op", ".", "getSubReg", "(", ")", "||", "!", "Op", ".", "isUndef", "(", ")", ")", ";", "RegInterval", "Result", ";", "unsigned", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "", "(", "Op", ".", "getReg", "(", ")", ",", "*", "ST", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "VGPR0", "&&", "Reg", "<=", "RegisterEncoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "VGPR0", ";", "assert", "(", "Result", ".", "first", ">=", "", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";", "}", "else", "if", "(", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "SGPR0", "&&", "Reg", "<", "SQ_MAX_PGM_SGPRS", ")", ";"], "ground_truth": ["Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "SGPR0", "+", "NUM_ALL_VGPRS", ";"], "File": "SIInsertWaitcnts1", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51154, "Length": 141, "Cover_Rate": 0.4592833876221498} {"Template_token": ["", "return", "VgprScores", "[", "T", "]", "[", "GprNo", "]", ";", "}", "assert", "(", "T", "==", "LGKM_CNT", ")", ";"], "ground_truth": ["return", "SgprScores", "[", "GprNo", "-", "NUM_ALL_VGPRS", "]", ";"], "File": "SIInsertWaitcnts1", "Func": "getRegScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51155, "Length": 25, "Cover_Rate": 0.5813953488372093} {"Template_token": ["", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";"], "ground_truth": ["return", "ScoreUBs", "[", "T", "]", ";"], "File": "SIInsertWaitcnts1", "Func": "getScoreUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51158, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "unsigned", "getScoreUB", "(", "InstCounterType", "T", ")", "const", "{", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";", "return", "ScoreUBs", "[", "T", "]", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "getScoreUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51159, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "const", "", "*", "Info", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["return", "", "(", "Info", "->", "BaseOpcode", ")", "->", "Sampler", "?", "VMEM_SAMPLER", ":", "VMEM_NOSAMPLER", ";"], "File": "SIInsertWaitcnts1", "Func": "getVmemType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51160, "Length": 28, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "VmemType", "getVmemType", "(", "const", "MachineInstr", "&", "Inst", ")", "{", "assert", "(", "InstrInfo", "::", "isVMEM", "(", "Inst", ")", ")", ";", "if", "(", "!", "InstrInfo", "::", "isMIMG", "(", "Inst", ")", ")", "return", "VMEM_NOSAMPLER", ";", "const", "", "*", "Info", "=", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["return", "", "(", "Info", "->", "BaseOpcode", ")", "->", "Sampler", "?", "VMEM_SAMPLER", ":", "VMEM_NOSAMPLER", ";"], "File": "SIInsertWaitcnts1", "Func": "getVmemType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51161, "Length": 60, "Cover_Rate": 0.8955223880597015} {"Template_token": ["", "return", "HardwareLimits", ".", "VmcntMax", ";", "case", "LGKM_CNT", ":", "return", "HardwareLimits", ".", "LgkmcntMax", ";", "case", "EXP_CNT", ":", "return", "HardwareLimits", ".", "ExpcntMax", ";", "case", "VS_CNT", ":", "return", "HardwareLimits", ".", "VscntMax", ";", "default", ":", "break", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "getWaitCountMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51162, "Length": 38, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "return", "HardwareLimits", ".", "ExpcntMax", ";", "case", "VS_CNT", ":", "return", "HardwareLimits", ".", "VscntMax", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "getWaitCountMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51163, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "Events", "&", "(", "Events", "-", "", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "hasMixedPendingEvents", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51165, "Length": 10, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "bool", "InsertWaitcnts", "::", "mayAccessLDSThroughFlat", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "TII", "->", "isFLAT", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "!", "TII", "->", "usesLGKM_CNT", "(", "MI", ")", ")", "return", "false", ";"], "File": "SIInsertWaitcnts1", "Func": "mayAccessLDSThroughFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51168, "Length": 35, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "true", ";", "for", "(", "const", "MachineMemOperand", "*", "Memop", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "unsigned", "AS", "=", "Memop", "->", "getAddrSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "mayAccessLDSThroughFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51169, "Length": 52, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "InsertWaitcnts", "::", "mayAccessVMEMThroughFlat", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "TII", "->", "isFLAT", "(", "MI", ")", ")", ";", "assert", "(", "TII", "->", "usesVM_CNT", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "true", ";", "for", "(", "const", "MachineMemOperand", "*", "Memop", ":", "MI", ".", "memoperands", "(", ")", ")", "{"], "ground_truth": ["unsigned", "AS", "=", "Memop", "->", "getAddrSpace", "(", ")", ";"], "File": "SIInsertWaitcnts1", "Func": "mayAccessVMEMThroughFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51170, "Length": 66, "Cover_Rate": 0.7252747252747253} {"Template_token": ["", "for", "(", "const", "MachineMemOperand", "*", "Memop", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "unsigned", "AS", "=", "Memop", "->", "getAddrSpace", "(", ")", ";", "assert", "(", "AS", "!=", "AS", "::", "REGION_ADDRESS", ")", ";", "if", "(", "AS", "!=", "AS", "::", "LOCAL_ADDRESS", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInsertWaitcnts1", "Func": "mayAccessVMEMThroughFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51171, "Length": 47, "Cover_Rate": 0.5164835164835165} {"Template_token": ["", "M", ".", "OldLB", "=", "ScoreLBs", "[", "T", "]", ";", "M", ".", "OtherLB", "=", "Other", ".", "ScoreLBs", "[", "T", "]", ";", "M", ".", "MyShift", "=", "NewUB", "-", "ScoreUBs", "[", "T", "]", ";", "M", ".", "OtherShift", "=", "NewUB", "-", "Other", ".", "ScoreUBs", "[", "T", "]", ";", "ScoreUBs", "[", "T", "]", "=", "NewUB", ";", "StrictDom", "|=", "mergeScore", "(", "M", ",", "LastFlat", "[", "T", "]", ",", "Other", ".", "LastFlat", "[", "T", "]", ")", ";", "bool", "RegStrictDom", "=", "false", ";", "for", "(", "int", "J", "=", "", ";", "J", "<=", "VgprUB", ";", "J", "++", ")", "{", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "VgprScores", "[", "T", "]", "[", "J", "]", ",", "Other", ".", "VgprScores", "[", "T", "]", "[", "J", "]", ")", ";", "}", "if", "(", "T", "==", "VM_CNT", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "VgprUB", ";", "J", "++", ")", "{", "unsigned", "char", "NewVmemTypes", "=", "VgprVmemTypes", "[", "J", "]", "|", "Other", ".", "VgprVmemTypes", "[", "J", "]", ";", "RegStrictDom", "|=", "NewVmemTypes", "!=", "VgprVmemTypes", "[", "J", "]", ";", "VgprVmemTypes", "[", "J", "]", "=", "NewVmemTypes", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "merge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51172, "Length": 172, "Cover_Rate": 0.4321608040201005} {"Template_token": ["", "PendingEvents", "|=", "OtherEvents", ";", "const", "unsigned", "MyPending", "=", "ScoreUBs", "[", "T", "]", "-", "ScoreLBs", "[", "T", "]", ";", "const", "unsigned", "OtherPending", "=", "Other", ".", "ScoreUBs", "[", "T", "]", "-", "Other", ".", "ScoreLBs", "[", "T", "]", ";", "const", "unsigned", "NewUB", "=", "ScoreLBs", "[", "T", "]", "+", "std", "::", "max", "(", "MyPending", ",", "OtherPending", ")", ";", "if", "(", "NewUB", "<", "ScoreLBs", "[", "T", "]", ")", "report_fatal_error", "(", "", ")", ";", "MergeInfo", "M", ";", "M", ".", "OldLB", "=", "ScoreLBs", "[", "T", "]", ";", "M", ".", "OtherLB", "=", "Other", ".", "ScoreLBs", "[", "T", "]", ";", "M", ".", "MyShift", "=", "NewUB", "-", "ScoreUBs", "[", "T", "]", ";", "M", ".", "OtherShift", "=", "NewUB", "-", "Other", ".", "ScoreUBs", "[", "T", "]", ";", "ScoreUBs", "[", "T", "]", "=", "NewUB", ";", "StrictDom", "|=", "mergeScore", "(", "M", ",", "LastFlat", "[", "T", "]", ",", "Other", ".", "LastFlat", "[", "T", "]", ")", ";"], "ground_truth": ["bool", "RegStrictDom", "=", "false", ";"], "File": "SIInsertWaitcnts1", "Func": "merge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51173, "Length": 146, "Cover_Rate": 0.36683417085427134} {"Template_token": ["", "unsigned", "OtherShifted", "=", "OtherScore", "<=", "M", ".", "OtherLB", "?", "", ":", "OtherScore", "+", "M", ".", "OtherShift", ";", "Score", "=", "std", "::", "max", "(", "MyShifted", ",", "OtherShifted", ")", ";", "return", "OtherShifted", ">", "MyShifted", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "mergeScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51174, "Length": 34, "Cover_Rate": 0.4927536231884058} {"Template_token": ["", "for", "(", "auto", "T", ":", "inst_counter_types", "(", ")", ")", "{", "unsigned", "LB", "=", "getScoreLB", "(", "T", ")", ";", "unsigned", "UB", "=", "getScoreUB", "(", "T", ")", ";", "switch", "(", "T", ")", "{", "case", "VM_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "case", "LGKM_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "case", "EXP_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "case", "VS_CNT", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "default", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "}", "if", "(", "LB", "<", "UB", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "VgprUB", ";", "J", "++", ")", "{", "unsigned", "RegScore", "=", "getRegScore", "(", "J", ",", "T", ")", ";", "if", "(", "RegScore", "<=", "LB", ")", "continue", ";", "unsigned", "RelScore", "=", "RegScore", "-", "LB", "-", "", ";", "if", "(", "J", "<", "SQ_MAX_PGM_VGPRS", "+", "EXTRA_VGPR_LDS", ")", "{", "OS", "<<", "RelScore", "<<", "", "<<", "J", "<<", "", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInsertWaitcnts1", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51175, "Length": 177, "Cover_Rate": 0.6483516483516484} {"Template_token": ["", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "IV", "=", "", "(", "ST", "->", "getCPU", "(", ")", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "ForceEmitZeroWaitcnts", "=", "ForceEmitZeroFlag", ";", "for", "(", "auto", "T", ":", "inst_counter_types", "(", ")", ")", "ForceEmitWaitcnt", "[", "T", "]", "=", "false", ";", "HardwareLimits", ".", "VmcntMax", "=", "", "(", "IV", ")", ";", "HardwareLimits", ".", "ExpcntMax", "=", "", "(", "IV", ")", ";", "HardwareLimits", ".", "LgkmcntMax", "=", "", "(", "IV", ")", ";", "HardwareLimits", ".", "VscntMax", "=", "ST", "->", "hasVscnt", "(", ")", "?", "", ":", "", ";", "unsigned", "NumVGPRsMax", "=", "ST", "->", "getAddressableNumVGPRs", "(", ")", ";", "unsigned", "NumSGPRsMax", "=", "ST", "->", "getAddressableNumSGPRs", "(", ")", ";", "assert", "(", "NumVGPRsMax", "<=", "SQ_MAX_PGM_VGPRS", ")", ";", "assert", "(", "NumSGPRsMax", "<=", "SQ_MAX_PGM_SGPRS", ")", ";", "RegisterEncoding", ".", "VGPR0", "=", "TRI", "->", "getEncodingValue", "(", "", ")", ";", "RegisterEncoding", ".", "VGPRL", "=", "RegisterEncoding", ".", "VGPR0", "+", "NumVGPRsMax", "-", "", ";", "RegisterEncoding", ".", "SGPR0", "=", "TRI", "->", "getEncodingValue", "(", "", ")", ";", "RegisterEncoding", ".", "SGPRL", "=", "RegisterEncoding", ".", "SGPR0", "+", "NumSGPRsMax", "-", "", ";", "TrackedWaitcntSet", ".", "clear", "(", ")", ";", "BlockInfos", ".", "clear", "(", ")", ";", "for", "(", "auto", "*", "MBB", ":", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "(", "&", "MF", ")", ")", "BlockInfos", ".", "insert", "(", "{", "MBB", ",", "BlockInfo", "(", "MBB", ")", "}", ")", ";", "std", "::", "unique_ptr", "<", "WaitcntBrackets", ">", "Brackets", ";", "bool", "Modified", "=", "false", ";", "bool", "Repeat", ";", "do", "{", "Repeat", "=", "false", ";", "for", "(", "auto", "BII", "=", "BlockInfos", ".", "begin", "(", ")", ",", "BIE", "=", "BlockInfos", ".", "end", "(", ")", ";", "BII", "!=", "BIE", ";", "++", "BII", ")", "{", "BlockInfo", "&", "BI", "=", "BII", "->", "second", ";", "if", "(", "!", "BI", ".", "Dirty", ")", "continue", ";", "if", "(", "BI", ".", "Incoming", ")", "{", "if", "(", "!", "Brackets", ")", "Brackets", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "*", "BI", ".", "Incoming", ")", ";", "else", "*", "Brackets", "=", "*", "BI", ".", "Incoming", ";", "}", "else", "{", "if", "(", "!", "Brackets", ")", "Brackets", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "ST", ")", ";", "else", "*", "Brackets", "=", "WaitcntBrackets", "(", "ST", ")", ";", "}", "Modified", "|=", "insertWaitcntInBlock", "(", "MF", ",", "*", "BI", ".", "MBB", ",", "*", "Brackets", ")", ";", "BI", ".", "Dirty", "=", "false", ";", "if", "(", "Brackets", "->", "hasPending", "(", ")", ")", "{", "BlockInfo", "*", "MoveBracketsToSucc", "=", "nullptr", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "BI", ".", "MBB", "->", "successors", "(", ")", ")", "{", "auto", "SuccBII", "=", "BlockInfos", ".", "find", "(", "Succ", ")", ";", "BlockInfo", "&", "SuccBI", "=", "SuccBII", "->", "second", ";", "if", "(", "!", "SuccBI", ".", "Incoming", ")", "{", "SuccBI", ".", "Dirty", "=", "true", ";", "if", "(", "SuccBII", "<=", "BII", ")", "Repeat", "=", "true", ";", "if", "(", "!", "MoveBracketsToSucc", ")", "{", "MoveBracketsToSucc", "=", "&", "SuccBI", ";", "}", "else", "{", "SuccBI", ".", "Incoming", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "*", "Brackets", ")", ";", "}", "}", "else", "if", "(", "SuccBI", ".", "Incoming", "->", "merge", "(", "*", "Brackets", ")", ")", "{"], "ground_truth": ["SuccBI", ".", "Dirty", "=", "true", ";"], "File": "SIInsertWaitcnts1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51177, "Length": 510, "Cover_Rate": 0.5115346038114343} {"Template_token": ["", "RegInterval", "Interval", "=", "getRegInterval", "(", "MI", ",", "TII", ",", "MRI", ",", "TRI", ",", "OpNo", ")", ";", "assert", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ")", ")", ";", "for", "(", "int", "RegNo", "=", "Interval", ".", "first", ";", "RegNo", "<", "Interval", ".", "second", ";", "++", "RegNo", ")", "{", "setRegScore", "(", "RegNo", ",", "EXP_CNT", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "setExpScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51178, "Length": 67, "Cover_Rate": 0.67} {"Template_token": ["", "SgprUB", "=", "std", "::", "max", "(", "SgprUB", ",", "GprNo", "-", "NUM_ALL_VGPRS", ")", ";", "SgprScores", "[", "GprNo", "-", "NUM_ALL_VGPRS", "]", "=", "Val", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "setRegScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51179, "Length": 24, "Cover_Rate": 0.32} {"Template_token": ["", "SgprUB", "=", "std", "::", "max", "(", "SgprUB", ",", "GprNo", "-", "NUM_ALL_VGPRS", ")", ";", "SgprScores", "[", "GprNo", "-", "NUM_ALL_VGPRS", "]", "=", "Val", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "setRegScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51180, "Length": 24, "Cover_Rate": 0.32} {"Template_token": ["", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";"], "ground_truth": ["ScoreLBs", "[", "T", "]", "=", "Val", ";"], "File": "SIInsertWaitcnts1", "Func": "setScoreLB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51181, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "void", "setScoreLB", "(", "InstCounterType", "T", ",", "unsigned", "Val", ")", "{"], "ground_truth": ["assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";"], "File": "SIInsertWaitcnts1", "Func": "setScoreLB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51182, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "if", "(", "T", "==", "EXP_CNT", ")", "{", "unsigned", "UB", "=", "ScoreUBs", "[", "T", "]", "-", "getWaitCountMax", "(", "EXP_CNT", ")", ";", "if", "(", "ScoreLBs", "[", "T", "]", "<", "UB", "&&", "UB", "<", "ScoreUBs", "[", "T", "]", ")", "ScoreLBs", "[", "T", "]", "=", "UB", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "setScoreUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51183, "Length": 44, "Cover_Rate": 0.6376811594202898} {"Template_token": ["", "unsigned", "UB", "=", "ScoreUBs", "[", "T", "]", "-", "getWaitCountMax", "(", "EXP_CNT", ")", ";"], "ground_truth": ["if", "(", "ScoreLBs", "[", "T", "]", "<", "UB", "&&", "UB", "<", "ScoreUBs", "[", "T", "]", ")", "ScoreLBs", "[", "T", "]", "=", "UB", ";"], "File": "SIInsertWaitcnts1", "Func": "setScoreUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51184, "Length": 36, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "if", "(", "Count", "<", "UB", "&&", "UB", "-", "Count", ">", "LB", ")", "return", "true", ";", "Count", "=", "~", "", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "simplifyWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51185, "Length": 24, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "", ")", "||", "(", "TII", "->", "isMIMG", "(", "Inst", ")", "&&", "!", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "Inst", ".", "mayStore", "(", ")", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "}", "else", "if", "(", "Inst", ".", "isCall", "(", ")", ")", "{", "if", "(", "callWaitsOnFunctionReturn", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "applyWaitcnt", "(", "", "::", "allZero", "(", "ST", "->", "hasVscnt", "(", ")", ")", ")", ";", "}", "else", "{", "ScoreBrackets", "->", "applyWaitcnt", "(", "", "(", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIInsertWaitcnts1", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51186, "Length": 247, "Cover_Rate": 0.33378378378378376} {"Template_token": ["", "WaitcntBrackets", "(", "const", "GCNSubtarget", "*", "SubTarget", ")", ":", "ST", "(", "SubTarget", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "WaitcntBrackets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51188, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "WaitcntBrackets", "(", "const", "GCNSubtarget", "*", "SubTarget", ")", ":", "ST", "(", "SubTarget", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "WaitcntBrackets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51189, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "BlockWaitcntBrackets", "(", ")", ":", "WaitAtBeginning", "(", "false", ")", ",", "RevisitLoop", "(", "false", ")", ",", "ValidLoop", "(", "false", ")", ",", "MixedExpTypes", "(", "false", ")", ",", "LoopRegion", "(", "NULL", ")", ",", "PostOrder", "(", "", ")", ",", "Waitcnt", "(", "NULL", ")", ",", "VgprUB", "(", "", ")", ",", "SgprUB", "(", "", ")", "{"], "ground_truth": ["for", "(", "enum", "InstCounterType", "T", "=", "VM_CNT", ";", "T", "<", "NUM_INST_CNTS", ";"], "File": "SIInsertWaitcnts20", "Func": "BlockWaitcntBrackets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51190, "Length": 61, "Cover_Rate": 0.648936170212766} {"Template_token": ["", "for", "(", "enum", "InstCounterType", "T", "=", "VM_CNT", ";", "T", "<", "NUM_INST_CNTS", ";", "T", "=", "(", "enum", "InstCounterType", ")", "(", "T", "+", "", ")", ")", "{"], "ground_truth": ["memset", "(", "VgprScores", "[", "T", "]", ",", "", ",", "sizeof", "(", "VgprScores", "[", "T", "]", ")", ")", ";"], "File": "SIInsertWaitcnts20", "Func": "BlockWaitcntBrackets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51191, "Length": 43, "Cover_Rate": 0.4574468085106383} {"Template_token": ["", "static", "bool", "mayWriteLDSThroughDMA", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "InstrInfo", "::", "isVALU", "(", "MI", ")", "&&", "(", "InstrInfo", "::", "isMUBUF", "(", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "MI", ")", ")", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", ";"], "File": "SIInsertWaitcnts21", "Func": "mayWriteLDSThroughDMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51196, "Length": 42, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "InstrInfo", "::", "isVALU", "(", "MI", ")", "&&", "(", "InstrInfo", "::", "isMUBUF", "(", "MI", ")", "||", "InstrInfo", "::", "isFLAT", "(", "MI", ")", ")", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts21", "Func": "mayWriteLDSThroughDMA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51197, "Length": 33, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AddrOpIdx", ",", "CurrScore", ")", ";", "}", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data0", ")", "!=", "-", "", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data0", ")", ",", "CurrScore", ")", ";", "}", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data1", ")", "!=", "-", "", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data1", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "InstrInfo", "::", "isAtomicRet", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "!", "Op", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "I", ",", "CurrScore", ")", ";", "}", "}", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "InstrInfo", "::", "isAtomicRet", "(", "Inst", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMIMG", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "InstrInfo", "::", "isAtomicRet", "(", "Inst", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMTBUF", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMUBUF", "(", "Inst", ")", ")", "{"], "ground_truth": ["if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{"], "File": "SIInsertWaitcnts21", "Func": "updateByEvent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51198, "Length": 504, "Cover_Rate": 0.40942323314378554} {"Template_token": ["", "if", "(", "(", "T", "==", "VM_CNT", "||", "T", "==", "LGKM_CNT", ")", "&&", "hasPendingFlat", "(", ")", "&&", "!", "ST", "->", "hasFlatLgkmVMemCountInOrder", "(", ")", ")", "{", "addWait", "(", "Wait", ",", "T", ",", "", ")", ";", "}", "else", "if", "(", "counterOutOfOrder", "(", "T", ")", ")", "{"], "ground_truth": ["addWait", "(", "Wait", ",", "T", ",", "", ")", ";"], "File": "SIInsertWaitcnts23", "Func": "determineWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51200, "Length": 52, "Cover_Rate": 0.37681159420289856} {"Template_token": ["", "const", "uint32_t", "UB", "=", "getScoreUB", "(", "T", ")", ";", "if", "(", "(", "UB", ">=", "ScoreToWait", ")", "&&", "(", "ScoreToWait", ">", "LB", ")", ")", "{", "if", "(", "(", "T", "==", "VM_CNT", "||", "T", "==", "LGKM_CNT", ")", "&&", "hasPendingFlat", "(", ")", "&&", "!", "ST", "->", "hasFlatLgkmVMemCountInOrder", "(", ")", ")", "{", "addWait", "(", "Wait", ",", "T", ",", "", ")", ";", "}", "else", "if", "(", "counterOutOfOrder", "(", "T", ")", ")", "{", "addWait", "(", "Wait", ",", "T", ",", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInsertWaitcnts23", "Func": "determineWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51201, "Length": 79, "Cover_Rate": 0.572463768115942} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRIA", "=", "*", "MRI", ";", "unsigned", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "VGPR0", "&&", "Reg", "<=", "RegisterEncoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "VGPR0", ";", "assert", "(", "Result", ".", "first", ">=", "", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";", "}", "else", "if", "(", "TRI", "->", "isSGPRReg", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{"], "ground_truth": ["assert", "(", "Reg", ">=", "RegisterEncoding", ".", "SGPR0", "&&", "Reg", "<", "SQ_MAX_PGM_SGPRS", ")", ";"], "File": "SIInsertWaitcnts23", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51203, "Length": 109, "Cover_Rate": 0.340625} {"Template_token": ["", "BlockInfos", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "(", "&", "MF", ")", ")", "{", "RpotIdxMap", "[", "MBB", "]", "=", "BlockInfos", ".", "size", "(", ")", ";", "BlockInfos", ".", "emplace_back", "(", "MBB", ")", ";", "}", "std", "::", "unique_ptr", "<", "WaitcntBrackets", ">", "Brackets", ";", "bool", "Modified", "=", "false", ";", "bool", "Repeat", ";", "do", "{", "Repeat", "=", "false", ";", "for", "(", "BlockInfo", "&", "BI", ":", "BlockInfos", ")", "{", "if", "(", "!", "BI", ".", "Dirty", ")", "continue", ";", "unsigned", "Idx", "=", "std", "::", "distance", "(", "&", "*", "BlockInfos", ".", "begin", "(", ")", ",", "&", "BI", ")", ";", "if", "(", "BI", ".", "Incoming", ")", "{", "if", "(", "!", "Brackets", ")", "Brackets", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "*", "BI", ".", "Incoming", ")", ";", "else", "*", "Brackets", "=", "*", "BI", ".", "Incoming", ";", "}", "else", "{", "if", "(", "!", "Brackets", ")", "Brackets", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "ST", ")", ";", "else", "Brackets", "->", "clear", "(", ")", ";", "}", "Modified", "|=", "insertWaitcntInBlock", "(", "MF", ",", "*", "BI", ".", "MBB", ",", "*", "Brackets", ")", ";", "BI", ".", "Dirty", "=", "false", ";", "if", "(", "Brackets", "->", "hasPending", "(", ")", ")", "{", "BlockInfo", "*", "MoveBracketsToSucc", "=", "nullptr", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "BI", ".", "MBB", "->", "successors", "(", ")", ")", "{", "unsigned", "SuccIdx", "=", "RpotIdxMap", "[", "Succ", "]", ";", "BlockInfo", "&", "SuccBI", "=", "BlockInfos", "[", "SuccIdx", "]", ";", "if", "(", "!", "SuccBI", ".", "Incoming", ")", "{", "SuccBI", ".", "Dirty", "=", "true", ";", "if", "(", "SuccIdx", "<=", "Idx", ")", "Repeat", "=", "true", ";", "if", "(", "!", "MoveBracketsToSucc", ")", "{", "MoveBracketsToSucc", "=", "&", "SuccBI", ";", "}", "else", "{", "SuccBI", ".", "Incoming", "=", "std", "::", "make_unique", "<", "WaitcntBrackets", ">", "(", "*", "Brackets", ")", ";", "}", "}", "else", "if", "(", "SuccBI", ".", "Incoming", "->", "merge", "(", "*", "Brackets", ")", ")", "{", "SuccBI", ".", "Dirty", "=", "true", ";", "if", "(", "SuccIdx", "<=", "Idx", ")", "Repeat", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts23", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51205, "Length": 320, "Cover_Rate": 0.329557157569516} {"Template_token": ["", "else", "if", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "}", "if", "(", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "", ")", "||", "(", "TII", "->", "isMIMG", "(", "Inst", ")", "&&", "!", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "Inst", ".", "mayStore", "(", ")", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "}", "else", "if", "(", "Inst", ".", "isCall", "(", ")", ")", "{", "if", "(", "callWaitsOnFunctionReturn", "(", "Inst", ")", ")", "{"], "ground_truth": ["ScoreBrackets", "->", "applyWaitcnt", "(", "", "::", "allZero", "(", "ST", "->", "hasVscnt", "(", ")", ")", ")", ";"], "File": "SIInsertWaitcnts24", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51206, "Length": 360, "Cover_Rate": 0.49382716049382713} {"Template_token": ["", "if", "(", "!", "TRI", "->", "isInAllocatableClass", "(", "Op", ".", "getReg", "(", ")", ")", "||", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "return", "{", "-", "", ",", "-", "", "}", ";", "assert", "(", "!", "Op", ".", "getSubReg", "(", ")", "||", "!", "Op", ".", "isUndef", "(", ")", ")", ";", "RegInterval", "Result", ";", "unsigned", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "VGPR0", "&&", "Reg", "<=", "RegisterEncoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "VGPR0", ";"], "ground_truth": ["assert", "(", "Result", ".", "first", ">=", "", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";"], "File": "SIInsertWaitcnts25", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51207, "Length": 128, "Cover_Rate": 0.43389830508474575} {"Template_token": ["", "RegInterval", "WaitcntBrackets", "::", "getRegInterval", "(", "const", "MachineInstr", "*", "MI", ",", "const", "InstrInfo", "*", "TII", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "RegisterInfo", "*", "TRI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "Op", ".", "isReg", "(", ")", ")", ";", "if", "(", "!", "TRI", "->", "isInAllocatableClass", "(", "Op", ".", "getReg", "(", ")", ")", "||", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "return", "{", "-", "", ",", "-", "", "}", ";", "assert", "(", "!", "Op", ".", "getSubReg", "(", ")", "||", "!", "Op", ".", "isUndef", "(", ")", ")", ";"], "ground_truth": ["RegInterval", "Result", ";"], "File": "SIInsertWaitcnts25", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51208, "Length": 108, "Cover_Rate": 0.36610169491525424} {"Template_token": ["", "}", "else", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SQ_MESSAGE", ",", "Inst", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "int", "Imm", "=", "TII", "->", "getNamedOperand", "(", "Inst", ",", "", "::", "tgt", ")", "->", "getImm", "(", ")", ";", "if", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_PARAM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_POS_ACCESS", ",", "Inst", ")", ";", "else", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_GPR_LOCK", ",", "Inst", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts27", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51211, "Length": 160, "Cover_Rate": 0.3187250996015936} {"Template_token": ["", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "{", "++", "FlatASCount", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "}", "assert", "(", "FlatASCount", ")", ";", "if", "(", "FlatASCount", ">", "", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "else", "if", "(", "InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "", ")", "||", "(", "TII", "->", "isMIMG", "(", "Inst", ")", "&&", "!", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "Inst", ".", "mayStore", "(", ")", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{"], "ground_truth": ["ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";"], "File": "SIInsertWaitcnts2", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51213, "Length": 277, "Cover_Rate": 0.36933333333333335} {"Template_token": ["", "else", "if", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "}", "if", "(", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "", ")", "||", "(", "TII", "->", "isMIMG", "(", "Inst", ")", "&&", "!", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "Inst", ".", "mayStore", "(", ")", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{"], "ground_truth": ["ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";"], "File": "SIInsertWaitcnts30", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51215, "Length": 325, "Cover_Rate": 0.47584187408491946} {"Template_token": ["", "II", "->", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "else", "{", "assert", "(", "II", "->", "getOpcode", "(", ")", "==", "", ")", ";", "assert", "(", "II", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "!", "TrackedWaitcntSet", ".", "count", "(", "&", "*", "II", ")", ")", "{", "unsigned", "OldVSCnt", "=", "TII", "->", "getNamedOperand", "(", "*", "II", ",", "", "::", "simm16", ")", "->", "getImm", "(", ")", ";", "Wait", ".", "VsCnt", "=", "std", "::", "min", "(", "Wait", ".", "VsCnt", ",", "OldVSCnt", ")", ";", "}", "if", "(", "!", "WaitcntVsCntInstr", ")", "{", "WaitcntVsCntInstr", "=", "&", "*", "II", ";", "}", "else", "{", "II", "->", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "}", "if", "(", "WaitcntInstr", ")", "{", "if", "(", "Wait", ".", "hasWaitExceptVsCnt", "(", ")", ")", "{", "unsigned", "NewEnc", "=", "", "(", "IV", ",", "Wait", ")", ";", "unsigned", "OldEnc", "=", "WaitcntInstr", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "OldEnc", "!=", "NewEnc", ")", "{", "WaitcntInstr", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "NewEnc", ")", ";", "Modified", "=", "true", ";", "}", "ScoreBrackets", ".", "applyWaitcnt", "(", "Wait", ")", ";", "Wait", ".", "VmCnt", "=", "~", "", ";", "Wait", ".", "LgkmCnt", "=", "~", "", ";", "Wait", ".", "ExpCnt", "=", "~", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "MI", "<<", "", "<<", "*", "WaitcntInstr", "<<", "'\\n'", ")", ";", "}", "else", "{", "WaitcntInstr", "->", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "if", "(", "WaitcntVsCntInstr", ")", "{", "if", "(", "Wait", ".", "hasWaitVsCnt", "(", ")", ")", "{", "assert", "(", "ST", "->", "hasVscnt", "(", ")", ")", ";"], "ground_truth": ["unsigned", "OldVSCnt", "=", "TII", "->", "getNamedOperand", "(", "*", "WaitcntVsCntInstr", ",", "", "::", "simm16", ")", "->", "getImm", "(", ")", ";"], "File": "SIInsertWaitcnts31", "Func": "applyPreexistingWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51216, "Length": 284, "Cover_Rate": 0.5191956124314442} {"Template_token": ["", "RegInterval", "Result", ";", "unsigned", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "", "(", "Op", ".", "getReg", "(", ")", ",", "*", "ST", ")", ")", ";", "if", "(", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "VGPR0", "&&", "Reg", "<=", "RegisterEncoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "VGPR0", ";", "if", "(", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "Result", ".", "first", "+=", "AGPR_OFFSET", ";", "assert", "(", "Result", ".", "first", ">=", "", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";", "}", "else", "if", "(", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "SGPR0", "&&", "Reg", "<", "SQ_MAX_PGM_SGPRS", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "SGPR0", "+", "NUM_ALL_VGPRS", ";", "assert", "(", "Result", ".", "first", ">=", "NUM_ALL_VGPRS", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_SGPRS", "+", "NUM_ALL_VGPRS", ")", ";", "}"], "ground_truth": ["else", "return", "{", "-", "", ",", "-", "", "}", ";"], "File": "SIInsertWaitcnts31", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51218, "Length": 174, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "if", "(", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "VGPR0", "&&", "Reg", "<=", "RegisterEncoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "VGPR0", ";", "if", "(", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "Result", ".", "first", "+=", "AGPR_OFFSET", ";", "assert", "(", "Result", ".", "first", ">=", "", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";", "}", "else", "if", "(", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{"], "ground_truth": ["assert", "(", "Reg", ">=", "RegisterEncoding", ".", "SGPR0", "&&", "Reg", "<", "SQ_MAX_PGM_SGPRS", ")", ";"], "File": "SIInsertWaitcnts31", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51219, "Length": 111, "Cover_Rate": 0.3627450980392157} {"Template_token": ["", "BlockWaitcntProcessedSet", ".", "clear", "(", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ",", "J", "=", "RPOT", ".", "begin", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "*", "I", ";", "BlockVisitedSet", ".", "insert", "(", "&", "MBB", ")", ";", "BlockWaitcntBrackets", "*", "ScoreBrackets", "=", "BlockWaitcntBracketsMap", "[", "&", "MBB", "]", ".", "get", "(", ")", ";", "if", "(", "!", "ScoreBrackets", ")", "{", "BlockWaitcntBracketsMap", "[", "&", "MBB", "]", "=", "llvm", "::", "make_unique", "<", "BlockWaitcntBrackets", ">", "(", "ST", ")", ";", "ScoreBrackets", "=", "BlockWaitcntBracketsMap", "[", "&", "MBB", "]", ".", "get", "(", ")", ";", "}", "ScoreBrackets", "->", "setPostOrder", "(", "MBB", ".", "getNumber", "(", ")", ")", ";", "MachineLoop", "*", "ContainingLoop", "=", "MLI", "->", "getLoopFor", "(", "&", "MBB", ")", ";", "if", "(", "ContainingLoop", "&&", "LoopWaitcntDataMap", "[", "ContainingLoop", "]", "==", "nullptr", ")", "LoopWaitcntDataMap", "[", "ContainingLoop", "]", "=", "llvm", "::", "make_unique", "<", "LoopWaitcntData", ">", "(", ")", ";", "if", "(", "ContainingLoop", "&&", "ContainingLoop", "->", "getHeader", "(", ")", "==", "&", "MBB", ")", "{", "unsigned", "Count", "=", "countNumBottomBlocks", "(", "ContainingLoop", ")", ";", "if", "(", "(", "std", "::", "count", "(", "BlockWaitcntProcessedSet", ".", "begin", "(", ")", ",", "BlockWaitcntProcessedSet", ".", "end", "(", ")", ",", "&", "MBB", ")", "<", "Count", ")", ")", "{", "BlockWaitcntBracketsMap", "[", "&", "MBB", "]", "->", "setRevisitLoop", "(", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ContainingLoop", "->", "getHeader", "(", ")", "->", "getNumber", "(", ")", "<<", "'\\n'", ";", ")", ";", "}", "}", "insertWaitcntInBlock", "(", "MF", ",", "MBB", ")", ";", "BlockWaitcntProcessedSet", ".", "push_back", "(", "&", "MBB", ")", ";", "if", "(", "ContainingLoop", "&&", "isLoopBottom", "(", "ContainingLoop", ",", "&", "MBB", ")", "&&", "std", "::", "count", "(", "BlockWaitcntProcessedSet", ".", "begin", "(", ")", ",", "BlockWaitcntProcessedSet", ".", "end", "(", ")", ",", "&", "MBB", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "EntryBB", "=", "ContainingLoop", "->", "getHeader", "(", ")", ";", "BlockWaitcntBrackets", "*", "EntrySB", "=", "BlockWaitcntBracketsMap", "[", "EntryBB", "]", ".", "get", "(", ")", ";", "if", "(", "EntrySB", "&&", "EntrySB", "->", "getRevisitLoop", "(", ")", ")", "{", "EntrySB", "->", "setRevisitLoop", "(", "false", ")", ";", "J", "=", "I", ";", "int32_t", "PostOrder", "=", "EntrySB", "->", "getPostOrder", "(", ")", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "X", "=", "RPOT", ".", "begin", "(", ")", ",", "Y", "=", "RPOT", ".", "end", "(", ")", ";", "X", "!=", "Y", ";", "++", "X", ")", "{", "MachineBasicBlock", "&", "MBBX", "=", "*", "*", "X", ";", "if", "(", "MBBX", ".", "getNumber", "(", ")", "==", "PostOrder", ")", "{", "I", "=", "X", ";", "break", ";", "}", "}", "LoopWaitcntData", "*", "WaitcntData", "=", "LoopWaitcntDataMap", "[", "ContainingLoop", "]", ".", "get", "(", ")", ";", "WaitcntData", "->", "incIterCnt", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "EntryBB", "->", "getNumber", "(", ")", "<<", "'\\n'", ";", ")", ";", "continue", ";", "}", "else", "{", "LoopWaitcntData", "*", "WaitcntData", "=", "LoopWaitcntDataMap", "[", "ContainingLoop", "]", ".", "get", "(", ")", ";"], "ground_truth": ["WaitcntData", "->", "resetIterCnt", "(", ")", ";"], "File": "SIInsertWaitcnts32", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51221, "Length": 483, "Cover_Rate": 0.4406934306569343} {"Template_token": ["", "unsigned", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "VGPR0", "&&", "Reg", "<=", "RegisterEncoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "VGPR0", ";", "assert", "(", "Result", ".", "first", ">=", "", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";", "}", "else", "if", "(", "TRI", "->", "isSGPRReg", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "SGPR0", "&&", "Reg", "<", "SQ_MAX_PGM_SGPRS", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "SGPR0", "+", "NUM_ALL_VGPRS", ";", "assert", "(", "Result", ".", "first", ">=", "NUM_ALL_VGPRS", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_SGPRS", "+", "NUM_ALL_VGPRS", ")", ";", "}", "else", "return", "{", "-", "", ",", "-", "", "}", ";", "const", "MachineInstr", "&", "MIA", "=", "*", "MI", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MIA", ",", "OpNo", ")", ";"], "ground_truth": ["unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";"], "File": "SIInsertWaitcnts35", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51222, "Length": 172, "Cover_Rate": 0.5657894736842105} {"Template_token": ["", "I", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "*", "I", ";", "BlockVisitedSet", ".", "insert", "(", "&", "MBB", ")", ";", "BlockWaitcntBrackets", "*", "ScoreBrackets", "=", "BlockWaitcntBracketsMap", "[", "&", "MBB", "]", ".", "get", "(", ")", ";", "if", "(", "!", "ScoreBrackets", ")", "{", "BlockWaitcntBracketsMap", "[", "&", "MBB", "]", "=", "llvm", "::", "make_unique", "<", "BlockWaitcntBrackets", ">", "(", "ST", ")", ";", "ScoreBrackets", "=", "BlockWaitcntBracketsMap", "[", "&", "MBB", "]", ".", "get", "(", ")", ";", "}", "ScoreBrackets", "->", "setPostOrder", "(", "MBB", ".", "getNumber", "(", ")", ")", ";", "MachineLoop", "*", "ContainingLoop", "=", "MLI", "->", "getLoopFor", "(", "&", "MBB", ")", ";", "if", "(", "ContainingLoop", "&&", "LoopWaitcntDataMap", "[", "ContainingLoop", "]", "==", "nullptr", ")", "LoopWaitcntDataMap", "[", "ContainingLoop", "]", "=", "llvm", "::", "make_unique", "<", "LoopWaitcntData", ">", "(", ")", ";", "if", "(", "ContainingLoop", "&&", "ContainingLoop", "->", "getHeader", "(", ")", "==", "&", "MBB", ")", "{", "unsigned", "Count", "=", "countNumBottomBlocks", "(", "ContainingLoop", ")", ";", "if", "(", "(", "std", "::", "count", "(", "BlockWaitcntProcessedSet", ".", "begin", "(", ")", ",", "BlockWaitcntProcessedSet", ".", "end", "(", ")", ",", "&", "MBB", ")", "<", "(", "int", ")", "Count", ")", ")", "{", "BlockWaitcntBracketsMap", "[", "&", "MBB", "]", "->", "setRevisitLoop", "(", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ContainingLoop", "->", "getHeader", "(", ")", "->", "getNumber", "(", ")", "<<", "'\\n'", ";", ")", ";", "}", "}", "insertWaitcntInBlock", "(", "MF", ",", "MBB", ")", ";", "BlockWaitcntProcessedSet", ".", "push_back", "(", "&", "MBB", ")", ";", "if", "(", "ContainingLoop", "&&", "isLoopBottom", "(", "ContainingLoop", ",", "&", "MBB", ")", "&&", "std", "::", "count", "(", "BlockWaitcntProcessedSet", ".", "begin", "(", ")", ",", "BlockWaitcntProcessedSet", ".", "end", "(", ")", ",", "&", "MBB", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "EntryBB", "=", "ContainingLoop", "->", "getHeader", "(", ")", ";", "BlockWaitcntBrackets", "*", "EntrySB", "=", "BlockWaitcntBracketsMap", "[", "EntryBB", "]", ".", "get", "(", ")", ";", "if", "(", "EntrySB", "&&", "EntrySB", "->", "getRevisitLoop", "(", ")", ")", "{", "EntrySB", "->", "setRevisitLoop", "(", "false", ")", ";", "J", "=", "I", ";", "int32_t", "PostOrder", "=", "EntrySB", "->", "getPostOrder", "(", ")", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "X", "=", "RPOT", ".", "begin", "(", ")", ",", "Y", "=", "RPOT", ".", "end", "(", ")", ";"], "ground_truth": ["X", "!=", "Y", ";", "++", "X", ")", "{"], "File": "SIInsertWaitcnts44", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51229, "Length": 343, "Cover_Rate": 0.3149678604224059} {"Template_token": ["", "Wait", ".", "ExpCnt", "=", "std", "::", "min", "(", "Wait", ".", "ExpCnt", ",", "Count", ")", ";", "break", ";", "case", "LGKM_CNT", ":", "Wait", ".", "LgkmCnt", "=", "std", "::", "min", "(", "Wait", ".", "LgkmCnt", ",", "Count", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "addWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51233, "Length": 45, "Cover_Rate": 0.5} {"Template_token": ["", "void", "WaitcntBrackets", "::", "applyWaitcnt", "(", "InstCounterType", "T", ",", "unsigned", "Count", ")", "{", "const", "uint32_t", "UB", "=", "getScoreUB", "(", "T", ")", ";", "if", "(", "Count", ">=", "UB", ")", "return", ";", "if", "(", "Count", "!=", "", ")", "{", "if", "(", "counterOutOfOrder", "(", "T", ")", ")", "return", ";", "setScoreLB", "(", "T", ",", "std", "::", "max", "(", "getScoreLB", "(", "T", ")", ",", "UB", "-", "Count", ")", ")", ";", "}", "else", "{"], "ground_truth": ["setScoreLB", "(", "T", ",", "UB", ")", ";"], "File": "SIInsertWaitcnts", "Func": "applyWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51234, "Length": 74, "Cover_Rate": 0.8131868131868132} {"Template_token": ["", "void", "WaitcntBrackets", "::", "applyWaitcnt", "(", "InstCounterType", "T", ",", "unsigned", "Count", ")", "{", "const", "uint32_t", "UB", "=", "getScoreUB", "(", "T", ")", ";", "if", "(", "Count", ">=", "UB", ")", "return", ";", "if", "(", "Count", "!=", "", ")", "{", "if", "(", "counterOutOfOrder", "(", "T", ")", ")", "return", ";", "setScoreLB", "(", "T", ",", "std", "::", "max", "(", "getScoreLB", "(", "T", ")", ",", "UB", "-", "Count", ")", ")", ";", "}", "else", "{"], "ground_truth": ["setScoreLB", "(", "T", ",", "UB", ")", ";"], "File": "SIInsertWaitcnts", "Func": "applyWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51235, "Length": 74, "Cover_Rate": 0.8131868131868132} {"Template_token": ["", "explicit", "BlockInfo", "(", "MachineBasicBlock", "*", "MBB", ")", ":", "MBB", "(", "MBB", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "BlockInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51236, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "BlockInfo", "(", "MachineBasicBlock", "*", "MBB", ")", ":", "MBB", "(", "MBB", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "BlockInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51237, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "void", "clear", "(", ")", "{", "memset", "(", "ScoreLBs", ",", "", ",", "sizeof", "(", "ScoreLBs", ")", ")", ";", "memset", "(", "ScoreUBs", ",", "", ",", "sizeof", "(", "ScoreUBs", ")", ")", ";", "PendingEvents", "=", "", ";", "memset", "(", "MixedPendingEvents", ",", "", ",", "sizeof", "(", "MixedPendingEvents", ")", ")", ";"], "ground_truth": ["for", "(", "auto", "T", ":", "inst_counter_types", "(", ")", ")", "memset", "(", "VgprScores", "[", "T", "]", ",", "", ",", "sizeof", "(", "VgprScores", "[", "T", "]", ")", ")", ";"], "File": "SIInsertWaitcnts", "Func": "clear", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51238, "Length": 72, "Cover_Rate": 0.8470588235294118} {"Template_token": ["", "return", "new", "InsertWaitcnts", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "createSIInsertWaitcntsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51242, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "void", "WaitcntBrackets", "::", "determineWait", "(", "InstCounterType", "T", ",", "uint32_t", "ScoreToWait", ",", "", "&", "Wait", ")", "const", "{", "const", "uint32_t", "LB", "=", "getScoreLB", "(", "T", ")", ";", "const", "uint32_t", "UB", "=", "getScoreUB", "(", "T", ")", ";", "if", "(", "(", "UB", ">=", "ScoreToWait", ")", "&&", "(", "ScoreToWait", ">", "LB", ")", ")", "{", "if", "(", "(", "T", "==", "VM_CNT", "||", "T", "==", "LGKM_CNT", ")", "&&", "hasPendingFlat", "(", ")", "&&", "!", "ST", "->", "hasFlatLgkmVMemCountInOrder", "(", ")", ")", "{", "addWait", "(", "Wait", ",", "T", ",", "", ")", ";", "}", "else", "if", "(", "counterOutOfOrder", "(", "T", ")", ")", "{", "addWait", "(", "Wait", ",", "T", ",", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInsertWaitcnts", "Func": "determineWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51243, "Length": 105, "Cover_Rate": 0.8677685950413223} {"Template_token": ["", "void", "dump", "(", ")", "{"], "ground_truth": ["print", "(", "dbgs", "(", ")", ")", ";"], "File": "SIInsertWaitcnts", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51244, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "void", "dump", "(", ")", "{", "print", "(", "dbgs", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51245, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "enum_iterator", "(", "EnumT", "Value", ")", ":", "Value", "(", "Value", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "enum_iterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51246, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "enum_iterator", "(", "EnumT", "Value", ")", ":", "Value", "(", "Value", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "enum_iterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51247, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "WaitEventMaskForInst", "[", "EXP_CNT", "]", "&", "(", "", "<<", "E", ")", ")", ";"], "ground_truth": ["return", "EXP_CNT", ";"], "File": "SIInsertWaitcnts", "Func": "eventCounter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51248, "Length": 17, "Cover_Rate": 0.34} {"Template_token": ["", "if", "(", "E", "==", "VMEM_ACCESS", ")", "return", "VM_CNT", ";", "if", "(", "WaitEventMaskForInst", "[", "LGKM_CNT", "]", "&", "(", "", "<<", "E", ")", ")", "return", "LGKM_CNT", ";"], "ground_truth": ["assert", "(", "WaitEventMaskForInst", "[", "EXP_CNT", "]", "&", "(", "", "<<", "E", ")", ")", ";"], "File": "SIInsertWaitcnts", "Func": "eventCounter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51249, "Length": 39, "Cover_Rate": 0.78} {"Template_token": ["", "int32_t", "getMaxSGPR", "(", ")", "const", "{", "return", "SgprUB", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "getMaxSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51251, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "SgprUB", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "getMaxSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51252, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "int32_t", "getMaxVGPR", "(", ")", "const", "{", "return", "VgprUB", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "getMaxVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51253, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51256, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "VGPR0", "&&", "Reg", "<=", "RegisterEncoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "VGPR0", ";", "assert", "(", "Result", ".", "first", ">=", "", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";", "}", "else", "if", "(", "TRI", "->", "isSGPRReg", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "SGPR0", "&&", "Reg", "<", "SQ_MAX_PGM_SGPRS", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "SGPR0", "+", "NUM_ALL_VGPRS", ";", "assert", "(", "Result", ".", "first", ">=", "NUM_ALL_VGPRS", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_SGPRS", "+", "NUM_ALL_VGPRS", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51257, "Length": 101, "Cover_Rate": 0.3300653594771242} {"Template_token": ["", "if", "(", "TRI", "->", "isVGPR", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "VGPR0", "&&", "Reg", "<=", "RegisterEncoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "VGPR0", ";", "assert", "(", "Result", ".", "first", ">=", "", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";", "}", "else", "if", "(", "TRI", "->", "isSGPRReg", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "SGPR0", "&&", "Reg", "<", "SQ_MAX_PGM_SGPRS", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "SGPR0", "+", "NUM_ALL_VGPRS", ";"], "ground_truth": ["assert", "(", "Result", ".", "first", ">=", "NUM_ALL_VGPRS", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_SGPRS", "+", "NUM_ALL_VGPRS", ")", ";"], "File": "SIInsertWaitcnts", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51258, "Length": 116, "Cover_Rate": 0.3790849673202614} {"Template_token": ["", "if", "(", "GprNo", "<", "NUM_ALL_VGPRS", ")", "{", "return", "VgprScores", "[", "T", "]", "[", "GprNo", "]", ";", "}", "assert", "(", "T", "==", "LGKM_CNT", ")", ";", "return", "SgprScores", "[", "GprNo", "-", "NUM_ALL_VGPRS", "]", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "getRegScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51259, "Length": 33, "Cover_Rate": 0.7674418604651163} {"Template_token": ["", "uint32_t", "getScoreLB", "(", "InstCounterType", "T", ")", "const", "{", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";"], "ground_truth": ["if", "(", "T", ">=", "NUM_INST_CNTS", ")", "return", "", ";"], "File": "SIInsertWaitcnts", "Func": "getScoreLB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51260, "Length": 24, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";", "if", "(", "T", ">=", "NUM_INST_CNTS", ")", "return", "", ";"], "ground_truth": ["return", "ScoreUBs", "[", "T", "]", ";"], "File": "SIInsertWaitcnts", "Func": "getScoreUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51261, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "static", "uint32_t", "getWaitCountMax", "(", "InstCounterType", "T", ")", "{", "switch", "(", "T", ")", "{", "case", "VM_CNT", ":", "return", "HardwareLimits", ".", "VmcntMax", ";", "case", "LGKM_CNT", ":", "return", "HardwareLimits", ".", "LgkmcntMax", ";"], "ground_truth": ["case", "EXP_CNT", ":"], "File": "SIInsertWaitcnts", "Func": "getWaitCountMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51262, "Length": 32, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "return", "PendingEvents", "!=", "", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "hasPending", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51263, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasPending", "(", ")", "const", "{"], "ground_truth": ["return", "PendingEvents", "!=", "", ";"], "File": "SIInsertWaitcnts", "Func": "hasPending", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51264, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "hasPendingFlat", "(", ")", "const", "{"], "ground_truth": ["return", "(", "(", "LastFlat", "[", "LGKM_CNT", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "LastFlat", "[", "LGKM_CNT", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "||", "(", "LastFlat", "[", "VM_CNT", "]", ">", "ScoreLBs", "[", "VM_CNT", "]", "&&", "LastFlat", "[", "VM_CNT", "]", "<=", "ScoreUBs", "[", "VM_CNT", "]", ")", ")", ";"], "File": "SIInsertWaitcnts", "Func": "hasPendingFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51267, "Length": 53, "Cover_Rate": 0.9814814814814815} {"Template_token": ["", "return", "(", "(", "LastFlat", "[", "LGKM_CNT", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "LastFlat", "[", "LGKM_CNT", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "||", "(", "LastFlat", "[", "VM_CNT", "]", ">", "ScoreLBs", "[", "VM_CNT", "]", "&&", "LastFlat", "[", "VM_CNT", "]", "<=", "ScoreUBs", "[", "VM_CNT", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "hasPendingFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51268, "Length": 48, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", "<<", "Block", ".", "getNumber", "(", ")", "<<", "", ";"], "ground_truth": ["ScoreBrackets", ".", "dump", "(", ")", ";"], "File": "SIInsertWaitcnts", "Func": "insertWaitcntInBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51269, "Length": 23, "Cover_Rate": 0.48936170212765956} {"Template_token": ["", "iterator_range", "<", "enum_iterator", "<", "InstCounterType", ">>", "inst_counter_types", "(", ")", "{"], "ground_truth": ["return", "make_range", "(", "enum_iterator", "<", "InstCounterType", ">", "(", "VM_CNT", ")", ",", "enum_iterator", "<", "InstCounterType", ">", "(", "NUM_INST_CNTS", ")", ")", ";"], "File": "SIInsertWaitcnts", "Func": "inst_counter_types", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51271, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "unsigned", "AS", "=", "Memop", "->", "getAddrSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "mayAccessLDSThroughFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51274, "Length": 27, "Cover_Rate": 0.39705882352941174} {"Template_token": ["", "unsigned", "AS", "=", "Memop", "->", "getAddrSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "mayAccessLDSThroughFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51275, "Length": 27, "Cover_Rate": 0.39705882352941174} {"Template_token": ["", "const", "uint32_t", "OtherEvents", "=", "Other", ".", "PendingEvents", "&", "WaitEventMaskForInst", "[", "T", "]", ";", "if", "(", "OtherEvents", "&", "~", "OldEvents", ")", "StrictDom", "=", "true", ";", "if", "(", "Other", ".", "MixedPendingEvents", "[", "T", "]", "||", "(", "OldEvents", "&&", "OtherEvents", "&&", "OldEvents", "!=", "OtherEvents", ")", ")", "MixedPendingEvents", "[", "T", "]", "=", "true", ";", "PendingEvents", "|=", "OtherEvents", ";", "const", "uint32_t", "MyPending", "=", "ScoreUBs", "[", "T", "]", "-", "ScoreLBs", "[", "T", "]", ";", "const", "uint32_t", "OtherPending", "=", "Other", ".", "ScoreUBs", "[", "T", "]", "-", "Other", ".", "ScoreLBs", "[", "T", "]", ";", "MergeInfo", "M", ";", "M", ".", "OldLB", "=", "ScoreLBs", "[", "T", "]", ";", "M", ".", "OtherLB", "=", "Other", ".", "ScoreLBs", "[", "T", "]", ";", "M", ".", "MyShift", "=", "OtherPending", ">", "MyPending", "?", "OtherPending", "-", "MyPending", ":", "", ";", "M", ".", "OtherShift", "=", "ScoreUBs", "[", "T", "]", "-", "Other", ".", "ScoreUBs", "[", "T", "]", "+", "M", ".", "MyShift", ";", "const", "uint32_t", "NewUB", "=", "ScoreUBs", "[", "T", "]", "+", "M", ".", "MyShift", ";", "if", "(", "NewUB", "<", "ScoreUBs", "[", "T", "]", ")", "report_fatal_error", "(", "", ")", ";", "ScoreUBs", "[", "T", "]", "=", "NewUB", ";", "ScoreLBs", "[", "T", "]", "=", "std", "::", "min", "(", "M", ".", "OldLB", "+", "M", ".", "MyShift", ",", "M", ".", "OtherLB", "+", "M", ".", "OtherShift", ")", ";", "StrictDom", "|=", "mergeScore", "(", "M", ",", "LastFlat", "[", "T", "]", ",", "Other", ".", "LastFlat", "[", "T", "]", ")", ";", "bool", "RegStrictDom", "=", "false", ";", "for", "(", "int", "J", "=", "", ",", "E", "=", "std", "::", "max", "(", "getMaxVGPR", "(", ")", ",", "Other", ".", "getMaxVGPR", "(", ")", ")", "+", "", ";", "J", "!=", "E", ";", "J", "++", ")", "{", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "VgprScores", "[", "T", "]", "[", "J", "]", ",", "Other", ".", "VgprScores", "[", "T", "]", "[", "J", "]", ")", ";", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{", "for", "(", "int", "J", "=", "", ",", "E", "=", "std", "::", "max", "(", "getMaxSGPR", "(", ")", ",", "Other", ".", "getMaxSGPR", "(", ")", ")", "+", "", ";", "J", "!=", "E", ";", "J", "++", ")", "{", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "SgprScores", "[", "J", "]", ",", "Other", ".", "SgprScores", "[", "J", "]", ")", ";", "}", "}"], "ground_truth": ["if", "(", "RegStrictDom", "&&", "!", "OldOutOfOrder", ")", "StrictDom", "=", "true", ";"], "File": "SIInsertWaitcnts", "Func": "merge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51276, "Length": 360, "Cover_Rate": 0.8759124087591241} {"Template_token": ["", "M", ".", "MyShift", "=", "OtherPending", ">", "MyPending", "?", "OtherPending", "-", "MyPending", ":", "", ";", "M", ".", "OtherShift", "=", "ScoreUBs", "[", "T", "]", "-", "Other", ".", "ScoreUBs", "[", "T", "]", "+", "M", ".", "MyShift", ";", "const", "uint32_t", "NewUB", "=", "ScoreUBs", "[", "T", "]", "+", "M", ".", "MyShift", ";", "if", "(", "NewUB", "<", "ScoreUBs", "[", "T", "]", ")", "report_fatal_error", "(", "", ")", ";", "ScoreUBs", "[", "T", "]", "=", "NewUB", ";", "ScoreLBs", "[", "T", "]", "=", "std", "::", "min", "(", "M", ".", "OldLB", "+", "M", ".", "MyShift", ",", "M", ".", "OtherLB", "+", "M", ".", "OtherShift", ")", ";", "StrictDom", "|=", "mergeScore", "(", "M", ",", "LastFlat", "[", "T", "]", ",", "Other", ".", "LastFlat", "[", "T", "]", ")", ";", "bool", "RegStrictDom", "=", "false", ";", "for", "(", "int", "J", "=", "", ",", "E", "=", "std", "::", "max", "(", "getMaxVGPR", "(", ")", ",", "Other", ".", "getMaxVGPR", "(", ")", ")", "+", "", ";", "J", "!=", "E", ";", "J", "++", ")", "{", "RegStrictDom", "|=", "mergeScore", "(", "M", ",", "VgprScores", "[", "T", "]", "[", "J", "]", ",", "Other", ".", "VgprScores", "[", "T", "]", "[", "J", "]", ")", ";", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{"], "ground_truth": ["for", "(", "int", "J", "=", "", ",", "E", "=", "std", "::", "max", "(", "getMaxSGPR", "(", ")", ",", "Other", ".", "getMaxSGPR", "(", ")", ")", "+", "", ";"], "File": "SIInsertWaitcnts", "Func": "merge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51277, "Length": 211, "Cover_Rate": 0.51338199513382} {"Template_token": ["", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "default", ":", "OS", "<<", "", "<<", "UB", "-", "LB", "<<", "", ";", "break", ";", "}", "if", "(", "LB", "<", "UB", ")", "{", "for", "(", "int", "J", "=", "", ";", "J", "<=", "getMaxVGPR", "(", ")", ";", "J", "++", ")", "{", "uint32_t", "RegScore", "=", "getRegScore", "(", "J", ",", "T", ")", ";", "if", "(", "RegScore", "<=", "LB", ")", "continue", ";", "uint32_t", "RelScore", "=", "RegScore", "-", "LB", "-", "", ";", "if", "(", "J", "<", "SQ_MAX_PGM_VGPRS", "+", "EXTRA_VGPR_LDS", ")", "{", "OS", "<<", "RelScore", "<<", "", "<<", "J", "<<", "", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInsertWaitcnts", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51278, "Length": 100, "Cover_Rate": 0.3816793893129771} {"Template_token": ["", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "return", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "readsVCCZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51279, "Length": 33, "Cover_Rate": 0.7021276595744681} {"Template_token": ["", "return", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "readsVCCZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51280, "Length": 24, "Cover_Rate": 0.5106382978723404} {"Template_token": ["", "if", "(", "DebugCounter", "::", "isCounterSet", "(", "ForceLgkmCounter", ")", "&&", "DebugCounter", "::", "shouldExecute", "(", "ForceLgkmCounter", ")", ")", "{", "ForceEmitWaitcnt", "[", "LGKM_CNT", "]", "=", "true", ";", "}", "else", "{", "ForceEmitWaitcnt", "[", "LGKM_CNT", "]", "=", "false", ";", "}", "if", "(", "DebugCounter", "::", "isCounterSet", "(", "ForceVMCounter", ")", "&&", "DebugCounter", "::", "shouldExecute", "(", "ForceVMCounter", ")", ")", "{", "ForceEmitWaitcnt", "[", "VM_CNT", "]", "=", "true", ";", "}", "else", "{", "ForceEmitWaitcnt", "[", "VM_CNT", "]", "=", "false", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "setForceEmitWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51282, "Length": 71, "Cover_Rate": 0.6396396396396397} {"Template_token": ["", "}", "if", "(", "DebugCounter", "::", "isCounterSet", "(", "ForceLgkmCounter", ")", "&&", "DebugCounter", "::", "shouldExecute", "(", "ForceLgkmCounter", ")", ")", "{", "ForceEmitWaitcnt", "[", "LGKM_CNT", "]", "=", "true", ";", "}", "else", "{"], "ground_truth": ["ForceEmitWaitcnt", "[", "LGKM_CNT", "]", "=", "false", ";"], "File": "SIInsertWaitcnts", "Func": "setForceEmitWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51283, "Length": 35, "Cover_Rate": 0.3153153153153153} {"Template_token": ["", "void", "setPendingFlat", "(", ")", "{", "LastFlat", "[", "VM_CNT", "]", "=", "ScoreUBs", "[", "VM_CNT", "]", ";", "LastFlat", "[", "LGKM_CNT", "]", "=", "ScoreUBs", "[", "LGKM_CNT", "]", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "setPendingFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51284, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "LastFlat", "[", "VM_CNT", "]", "=", "ScoreUBs", "[", "VM_CNT", "]", ";", "LastFlat", "[", "LGKM_CNT", "]", "=", "ScoreUBs", "[", "LGKM_CNT", "]", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "setPendingFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51285, "Length": 21, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "}", "else", "{", "assert", "(", "T", "==", "LGKM_CNT", ")", ";", "if", "(", "GprNo", "-", "NUM_ALL_VGPRS", ">", "SgprUB", ")", "{"], "ground_truth": ["SgprUB", "=", "GprNo", "-", "NUM_ALL_VGPRS", ";"], "File": "SIInsertWaitcnts", "Func": "setRegScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51286, "Length": 25, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";"], "ground_truth": ["if", "(", "T", ">=", "NUM_INST_CNTS", ")", "return", ";"], "File": "SIInsertWaitcnts", "Func": "setScoreLB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51288, "Length": 15, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "ScoreLBs", "[", "T", "]", "<", "UB", "&&", "UB", "<", "ScoreUBs", "[", "T", "]", ")", "ScoreLBs", "[", "T", "]", "=", "UB", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "setScoreUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51289, "Length": 25, "Cover_Rate": 0.3246753246753247} {"Template_token": ["", "InsertWaitcnts", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "(", "void", ")", "ForceExpCounter", ";", "(", "void", ")", "ForceLgkmCounter", ";"], "ground_truth": ["(", "void", ")", "ForceVMCounter", ";"], "File": "SIInsertWaitcnts", "Func": "SIInsertWaitcnts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51290, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "const", "uint32_t", "UB", "=", "getScoreUB", "(", "T", ")", ";", "if", "(", "Count", "<", "UB", "&&", "UB", "-", "Count", ">", "LB", ")", "return", "true", ";", "Count", "=", "~", "", ";"], "ground_truth": ["return", "false", ";"], "File": "SIInsertWaitcnts", "Func": "simplifyWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51291, "Length": 32, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "Count", "<", "UB", "&&", "UB", "-", "Count", ">", "LB", ")", "return", "true", ";", "Count", "=", "~", "", ";"], "ground_truth": ["return", "false", ";"], "File": "SIInsertWaitcnts", "Func": "simplifyWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51292, "Length": 23, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "uint32_t", "CurrScore", "=", "getScoreUB", "(", "T", ")", "+", "", ";", "if", "(", "CurrScore", "==", "", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "!", "hasPendingEvent", "(", "E", ")", ")", "{", "if", "(", "PendingEvents", "&", "WaitEventMaskForInst", "[", "T", "]", ")", "MixedPendingEvents", "[", "T", "]", "=", "true", ";", "PendingEvents", "|=", "", "<<", "E", ";", "}", "setScoreUB", "(", "T", ",", "CurrScore", ")", ";", "if", "(", "T", "==", "EXP_CNT", ")", "{", "if", "(", "TII", "->", "isDS", "(", "Inst", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "Inst", ".", "mayLoad", "(", ")", ")", ")", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "addr", ")", ",", "CurrScore", ")", ";", "}", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data0", ")", ",", "CurrScore", ")", ";", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data1", ")", "!=", "-", "", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data1", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "!", "Op", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "I", ",", "CurrScore", ")", ";", "}", "}", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", "{"], "ground_truth": ["setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "", "(", "Inst", ".", "getOpcode", "(", ")", ",", "", "::", "data", ")", ",", "CurrScore", ")", ";"], "File": "SIInsertWaitcnts", "Func": "updateByEvent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51293, "Length": 477, "Cover_Rate": 0.40219224283305227} {"Template_token": ["", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_ACCESS", ",", "Inst", ")", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_GPR_LOCK", ",", "Inst", ")", ";", "}", "else", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "assert", "(", "Inst", ".", "mayLoad", "(", ")", "||", "Inst", ".", "mayStore", "(", ")", ")", ";", "if", "(", "TII", "->", "usesVM_CNT", "(", "Inst", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", ")", "{"], "ground_truth": ["ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";"], "File": "SIInsertWaitcnts", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51294, "Length": 234, "Cover_Rate": 0.47657841140529533} {"Template_token": ["", "if", "(", "TII", "->", "isDS", "(", "Inst", ")", "&&", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "if", "(", "TII", "->", "hasModifiersSet", "(", "Inst", ",", "", "::", "gds", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_ACCESS", ",", "Inst", ")", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_GPR_LOCK", ",", "Inst", ")", ";", "}", "else", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "assert", "(", "Inst", ".", "mayLoad", "(", ")", "||", "Inst", ".", "mayStore", "(", ")", ")", ";", "if", "(", "TII", "->", "usesVM_CNT", "(", "Inst", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "}", "else", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SQ_MESSAGE", ",", "Inst", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "int", "Imm", "=", "TII", "->", "getNamedOperand", "(", "Inst", ",", "", "::", "tgt", ")", "->", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_PARAM_ACCESS", ",", "Inst", ")", ";"], "File": "SIInsertWaitcnts", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51295, "Length": 378, "Cover_Rate": 0.769857433808554} {"Template_token": ["", "WaitcntBrackets", "(", "const", "GCNSubtarget", "*", "SubTarget", ")", ":", "ST", "(", "SubTarget", ")", "{", "for", "(", "auto", "T", ":", "inst_counter_types", "(", ")", ")", "memset", "(", "VgprScores", "[", "T", "]", ",", "", ",", "sizeof", "(", "VgprScores", "[", "T", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "WaitcntBrackets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51297, "Length": 41, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MI", ".", "getNumOperands", "(", ")", "!=", "", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ";", "unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";", "Result", ".", "Named", ".", "LGKM", "=", "Size", ">", "", "?", "", ":", "", ";", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "", ";"], "ground_truth": ["}"], "File": "SIInsertWaits11", "Func": "getHwCounts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51298, "Length": 76, "Cover_Rate": 0.36018957345971564} {"Template_token": ["", "if", "(", "Data", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data", ")", ")", "return", "true", ";", "MachineOperand", "*", "Data0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "data0", ")", ";", "if", "(", "Data0", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data0", ")", ")", "return", "true", ";", "MachineOperand", "*", "Data1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "data1", ")", ";", "if", "(", "Data1", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data1", ")", ")", "return", "true", ";", "return", "false", ";", "}", "for", "(", "MachineInstr", "::", "mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isReg", "(", ")", "&&", "I", "->", "isUse", "(", ")", ")", "return", "Op", ".", "isIdenticalTo", "(", "*", "I", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInsertWaits11", "Func": "isOpRelevant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51299, "Length": 135, "Cover_Rate": 0.531496062992126} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "LastIssued", ".", "Array", "[", "i", "]", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "if", "(", "Increment", ".", "Array", "[", "i", "]", ")", "Limit", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", ";", "Sum", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "Sum", "==", "", ")", "{", "LastOpcodeType", "=", "OTHER", ";", "return", ";", "}", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "(", "LastOpcodeType", "==", "SMEM", "&&", "TII", "->", "isSMRD", "(", "*", "I", ")", ")", "||", "(", "LastOpcodeType", "==", "VMEM", "&&", "Increment", ".", "Named", ".", "VM", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "LastInstWritesM0", "=", "false", ";", "}", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", ")", "LastOpcodeType", "=", "SMEM", ";", "else", "if", "(", "Increment", ".", "Named", ".", "VM", ")", "LastOpcodeType", "=", "VMEM", ";", "}", "if", "(", "Increment", ".", "Named", ".", "EXP", ")", "{", "ExpInstrTypesSeen", "|=", "I", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isOpRelevant", "(", "Op", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "*", "I", ",", "i", ")", ";", "RegInterval", "Interval", "=", "getRegInterval", "(", "RC", ",", "Op", ")", ";", "for", "(", "unsigned", "j", "=", "Interval", ".", "first", ";", "j", "<", "Interval", ".", "second", ";", "++", "j", ")", "{", "if", "(", "Op", ".", "isDef", "(", ")", ")", "DefinedRegs", "[", "j", "]", "=", "Limit", ";"], "ground_truth": ["if", "(", "Op", ".", "isUse", "(", ")", ")", "UsedRegs", "[", "j", "]", "=", "Limit", ";"], "File": "SIInsertWaits11", "Func": "pushInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51300, "Length": 327, "Cover_Rate": 0.8885869565217391} {"Template_token": ["", "unsigned", "Sum", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "LastIssued", ".", "Array", "[", "i", "]", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "if", "(", "Increment", ".", "Array", "[", "i", "]", ")", "Limit", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", ";", "Sum", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "Sum", "==", "", ")", "{", "LastOpcodeType", "=", "OTHER", ";", "return", ";", "}", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "(", "LastOpcodeType", "==", "SMEM", "&&", "TII", "->", "isSMRD", "(", "*", "I", ")", ")", "||", "(", "LastOpcodeType", "==", "VMEM", "&&", "Increment", ".", "Named", ".", "VM", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "LastInstWritesM0", "=", "false", ";", "}", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", ")", "LastOpcodeType", "=", "SMEM", ";", "else", "if", "(", "Increment", ".", "Named", ".", "VM", ")", "LastOpcodeType", "=", "VMEM", ";", "}", "if", "(", "Increment", ".", "Named", ".", "EXP", ")", "{", "ExpInstrTypesSeen", "|=", "I", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "SIInsertWaits11", "Func": "pushInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51301, "Length": 214, "Cover_Rate": 0.5815217391304348} {"Template_token": ["", "return", "new", "InsertWaits", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaits13", "Func": "createSIInsertWaitsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51303, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createInsertWaitsPass", "(", ")", "{"], "ground_truth": ["return", "new", "InsertWaits", "(", ")", ";"], "File": "SIInsertWaits13", "Func": "createSIInsertWaitsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51304, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "if", "(", "MI", ".", "getNumOperands", "(", ")", "!=", "", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "Result", ".", "Named", ".", "LGKM", "=", "Size", ">", "", "?", "", ":", "", ";", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "", ";", "}", "}", "else", "{"], "ground_truth": ["Result", ".", "Named", ".", "LGKM", "=", "", ";"], "File": "SIInsertWaits13", "Func": "getHwCounts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51305, "Length": 89, "Cover_Rate": 0.4517766497461929} {"Template_token": ["", "assert", "(", "Size", ">=", "", ")", ";", "RegInterval", "Result", ";", "Result", ".", "first", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "Result", ".", "second", "=", "Result", ".", "first", "+", "Size", "/", "", ";"], "ground_truth": ["return", "Result", ";"], "File": "SIInsertWaits13", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51306, "Length": 40, "Cover_Rate": 0.5797101449275363} {"Template_token": ["", "Counts", ".", "Named", ".", "LGKM", "=", "", "(", "ISA", ",", "Imm", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Counts", ".", "Array", "[", "i", "]", "<=", "LastIssued", ".", "Array", "[", "i", "]", ")", "WaitOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "else", "WaitOn", ".", "Array", "[", "i", "]", "=", "", ";", "}"], "ground_truth": ["increaseCounters", "(", "DelayedWaitOn", ",", "WaitOn", ")", ";"], "File": "SIInsertWaits13", "Func": "handleExistingWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51307, "Length": 83, "Cover_Rate": 0.5220125786163522} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MI", ",", "i", ")", ";", "RegInterval", "Interval", "=", "getRegInterval", "(", "RC", ",", "Op", ")", ";", "for", "(", "unsigned", "j", "=", "Interval", ".", "first", ";", "j", "<", "Interval", ".", "second", ";", "++", "j", ")", "{", "if", "(", "Op", ".", "isDef", "(", ")", ")", "{", "increaseCounters", "(", "Result", ",", "UsedRegs", "[", "j", "]", ")", ";", "increaseCounters", "(", "Result", ",", "DefinedRegs", "[", "j", "]", ")", ";", "}", "if", "(", "Op", ".", "isUse", "(", ")", ")", "increaseCounters", "(", "Result", ",", "DefinedRegs", "[", "j", "]", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaits13", "Func": "handleOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51308, "Length": 92, "Cover_Rate": 0.5443786982248521} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MI", ",", "i", ")", ";", "RegInterval", "Interval", "=", "getRegInterval", "(", "RC", ",", "Op", ")", ";", "for", "(", "unsigned", "j", "=", "Interval", ".", "first", ";", "j", "<", "Interval", ".", "second", ";", "++", "j", ")", "{", "if", "(", "Op", ".", "isDef", "(", ")", ")", "{", "increaseCounters", "(", "Result", ",", "UsedRegs", "[", "j", "]", ")", ";", "increaseCounters", "(", "Result", ",", "DefinedRegs", "[", "j", "]", ")", ";", "}", "if", "(", "Op", ".", "isUse", "(", ")", ")", "increaseCounters", "(", "Result", ",", "DefinedRegs", "[", "j", "]", ")", ";", "}", "}"], "ground_truth": ["return", "Result", ";"], "File": "SIInsertWaits13", "Func": "handleOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51309, "Length": 96, "Cover_Rate": 0.5680473372781065} {"Template_token": ["", "if", "(", "ST", "->", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", ";", "if", "(", "LastInstWritesM0", "&&", "(", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "LastInstWritesM0", "=", "false", ";", "return", ";", "}", "LastInstWritesM0", "=", "false", ";", "unsigned", "NumOperands", "=", "I", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOperands", ";", "i", "++", ")", "{", "const", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "LastInstWritesM0", "=", "true", ";"], "File": "SIInsertWaits13", "Func": "handleSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51310, "Length": 133, "Cover_Rate": 0.8417721518987342} {"Template_token": ["", "bool", "InsertWaits", "::", "hasOutstandingLGKM", "(", ")", "const", "{", "return", "WaitedOn", ".", "Named", ".", "LGKM", "!=", "LastIssued", ".", "Named", ".", "LGKM", ";"], "ground_truth": ["}"], "File": "SIInsertWaits13", "Func": "hasOutstandingLGKM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51311, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "hasTrivialSuccessor", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "if", "(", "MBB", ".", "succ_size", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["const", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";"], "File": "SIInsertWaits13", "Func": "hasTrivialSuccessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51313, "Length": 35, "Cover_Rate": 0.6481481481481481} {"Template_token": ["", "if", "(", "MBB", ".", "succ_size", "(", ")", "!=", "", ")", "return", "false", ";", "const", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";"], "ground_truth": ["return", "(", "Succ", "->", "pred_size", "(", ")", "==", "", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "Succ", ")", ";"], "File": "SIInsertWaits13", "Func": "hasTrivialSuccessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51314, "Length": 43, "Cover_Rate": 0.7962962962962963} {"Template_token": ["", "MachineOperand", "*", "Data", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", ";", "if", "(", "Data", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data", ")", ")", "return", "true", ";", "}", "for", "(", "MachineInstr", "::", "mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isReg", "(", ")", "&&", "I", "->", "isUse", "(", ")", ")", "return", "Op", ".", "isIdenticalTo", "(", "*", "I", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInsertWaits13", "Func": "isOpRelevant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51315, "Length": 87, "Cover_Rate": 0.3411764705882353} {"Template_token": ["", "LastIssued", ".", "Array", "[", "i", "]", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "if", "(", "Increment", ".", "Array", "[", "i", "]", ")", "Limit", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", ";", "Sum", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "Sum", "==", "", ")", "{", "LastOpcodeType", "=", "OTHER", ";", "return", ";", "}", "if", "(", "ST", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "LastOpcodeType", "==", "VMEM", "&&", "Increment", ".", "Named", ".", "VM", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "LastInstWritesM0", "=", "false", ";", "}", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", ")", "LastOpcodeType", "=", "SMEM", ";", "else", "if", "(", "Increment", ".", "Named", ".", "VM", ")", "LastOpcodeType", "=", "VMEM", ";", "}", "if", "(", "Increment", ".", "Named", ".", "EXP", ")", "{", "ExpInstrTypesSeen", "|=", "TII", "->", "isEXP", "(", "*", "I", ")", "?", "", ":", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isOpRelevant", "(", "Op", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "*", "I", ",", "i", ")", ";", "RegInterval", "Interval", "=", "getRegInterval", "(", "RC", ",", "Op", ")", ";", "for", "(", "unsigned", "j", "=", "Interval", ".", "first", ";", "j", "<", "Interval", ".", "second", ";", "++", "j", ")", "{"], "ground_truth": ["if", "(", "Op", ".", "isDef", "(", ")", ")", "DefinedRegs", "[", "j", "]", "=", "Limit", ";"], "File": "SIInsertWaits13", "Func": "pushInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51316, "Length": 270, "Cover_Rate": 0.7736389684813754} {"Template_token": ["", "InsertWaits", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaits13", "Func": "SIInsertWaits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51317, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "InsertWaits", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaits13", "Func": "SIInsertWaits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51318, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ";", "unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";", "Result", ".", "Named", ".", "LGKM", "=", "Size", ">", "", "?", "", ":", "", ";", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "", ";", "}", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "", ";", "}", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "", ";", "}", "return", "Result", ";"], "ground_truth": ["}"], "File": "SIInsertWaits14", "Func": "getHwCounts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51319, "Length": 93, "Cover_Rate": 0.47692307692307695} {"Template_token": ["", "if", "(", "TSFlags", "&", "", ")", "{", "if", "(", "TII", "->", "isSMRD", "(", "MI", ")", ")", "{", "if", "(", "MI", ".", "getNumOperands", "(", ")", "!=", "", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ";", "unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";", "Result", ".", "Named", ".", "LGKM", "=", "Size", ">", "", "?", "", ":", "", ";", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "", ";", "}", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "", ";", "}", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "", ";", "}", "return", "Result", ";"], "ground_truth": ["}"], "File": "SIInsertWaits14", "Func": "getHwCounts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51320, "Length": 121, "Cover_Rate": 0.6205128205128205} {"Template_token": ["", "Counters", "Counts", ",", "WaitOn", ";", "Counts", ".", "Named", ".", "VM", "=", "decodeVmcnt", "(", "IV", ",", "Imm", ")", ";", "Counts", ".", "Named", ".", "EXP", "=", "decodeExpcnt", "(", "IV", ",", "Imm", ")", ";", "Counts", ".", "Named", ".", "LGKM", "=", "decodeLgkmcnt", "(", "IV", ",", "Imm", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Counts", ".", "Array", "[", "i", "]", "<=", "LastIssued", ".", "Array", "[", "i", "]", ")", "WaitOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "else", "WaitOn", ".", "Array", "[", "i", "]", "=", "", ";", "}", "increaseCounters", "(", "DelayedWaitOn", ",", "WaitOn", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaits14", "Func": "handleExistingWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51321, "Length": 115, "Cover_Rate": 0.7516339869281046} {"Template_token": ["", "if", "(", "Required", ".", "Array", "[", "i", "]", "<=", "WaitedOn", ".", "Array", "[", "i", "]", ")", "continue", ";", "NeedWait", "=", "true", ";", "if", "(", "Ordered", "[", "i", "]", ")", "{", "unsigned", "Value", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Required", ".", "Array", "[", "i", "]", ";", "Counts", ".", "Array", "[", "i", "]", "=", "std", "::", "min", "(", "Value", ",", "HardwareLimits", ".", "Array", "[", "i", "]", ")", ";", "}", "else", "Counts", ".", "Array", "[", "i", "]", "=", "", ";", "WaitedOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "!", "NeedWait", ")", "return", "false", ";", "if", "(", "Counts", ".", "Named", ".", "EXP", "==", "", ")", "ExpInstrTypesSeen", "=", "", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "encodeWaitcnt", "(", "IV", ",", "Counts", ".", "Named", ".", "VM", ",", "Counts", ".", "Named", ".", "EXP", ",", "Counts", ".", "Named", ".", "LGKM", ")", ")", ";"], "File": "SIInsertWaits14", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51322, "Length": 167, "Cover_Rate": 0.5859649122807018} {"Template_token": ["", "NeedWait", "=", "true", ";", "if", "(", "Ordered", "[", "i", "]", ")", "{", "unsigned", "Value", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Required", ".", "Array", "[", "i", "]", ";", "Counts", ".", "Array", "[", "i", "]", "=", "std", "::", "min", "(", "Value", ",", "HardwareLimits", ".", "Array", "[", "i", "]", ")", ";", "}", "else", "Counts", ".", "Array", "[", "i", "]", "=", "", ";", "WaitedOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "!", "NeedWait", ")", "return", "false", ";", "if", "(", "Counts", ".", "Named", ".", "EXP", "==", "", ")", "ExpInstrTypesSeen", "=", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "encodeWaitcnt", "(", "IV", ",", "Counts", ".", "Named", ".", "VM", ",", "Counts", ".", "Named", ".", "EXP", ",", "Counts", ".", "Named", ".", "LGKM", ")", ")", ";", "LastOpcodeType", "=", "OTHER", ";"], "ground_truth": ["LastInstWritesM0", "=", "false", ";"], "File": "SIInsertWaits14", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51323, "Length": 157, "Cover_Rate": 0.5508771929824562} {"Template_token": ["", "HardwareLimits", ".", "Named", ".", "EXP", "=", "", "(", "ISA", ")", ";", "HardwareLimits", ".", "Named", ".", "LGKM", "=", "", "(", "ISA", ")", ";", "WaitedOn", "=", "ZeroCounts", ";", "DelayedWaitOn", "=", "ZeroCounts", ";", "LastIssued", "=", "ZeroCounts", ";", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "=", "false", ";", "IsFlatOutstanding", "=", "false", ";", "ReturnsVoid", "=", "MFI", "->", "returnsVoid", "(", ")", ";", "memset", "(", "&", "UsedRegs", ",", "", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "RemoveMI", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "EndPgmBlocks", ";", "bool", "HaveScalarStores", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "HaveScalarStores", "&&", "TII", "->", "isScalarStore", "(", "*", "I", ")", ")", "HaveScalarStores", "=", "true", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "VCCZCorrupt", "=", "true", ";", "}", "else", "if", "(", "!", "hasOutstandingLGKM", "(", ")", "&&", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "{", "VCCZCorrupt", "=", "false", ";", "}", "if", "(", "VCCZCorrupt", "&&", "readsVCCZ", "(", "*", "I", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "'\\n'", ")", ";", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "handleExistingWait", "(", "*", "I", ")", ";", "RemoveMI", ".", "push_back", "(", "&", "*", "I", ")", ";", "continue", ";", "}", "Counters", "Required", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "ST", "->", "hasAutoWaitcntBeforeBarrier", "(", ")", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "Required", "=", "LastIssued", ";", "else", "Required", "=", "handleOperands", "(", "*", "I", ")", ";", "Counters", "Increment", "=", "getHwCounts", "(", "*", "I", ")", ";", "if", "(", "countersNonZero", "(", "Required", ")", "||", "countersNonZero", "(", "Increment", ")", ")", "increaseCounters", "(", "Required", ",", "DelayedWaitOn", ")", ";", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "Required", ")", ";", "pushInstruction", "(", "MBB", ",", "I", ",", "Increment", ")", ";", "handleSendMsg", "(", "MBB", ",", "I", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "EndPgmBlocks", ".", "push_back", "(", "&", "MBB", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaits16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51324, "Length": 465, "Cover_Rate": 0.5684596577017115} {"Template_token": ["", "Ordered", "[", "", "]", "=", "ExpInstrTypesSeen", "==", "", ";", "Ordered", "[", "", "]", "=", "false", ";", "Counters", "Counts", "=", "WaitCounts", ";", "bool", "NeedWait", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Required", ".", "Array", "[", "i", "]", "<=", "WaitedOn", ".", "Array", "[", "i", "]", ")", "continue", ";", "NeedWait", "=", "true", ";", "if", "(", "Ordered", "[", "i", "]", ")", "{", "unsigned", "Value", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Required", ".", "Array", "[", "i", "]", ";", "Counts", ".", "Array", "[", "i", "]", "=", "std", "::", "min", "(", "Value", ",", "WaitCounts", ".", "Array", "[", "i", "]", ")", ";", "}", "else", "Counts", ".", "Array", "[", "i", "]", "=", "", ";", "WaitedOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "!", "NeedWait", ")", "return", "false", ";", "if", "(", "Counts", ".", "Named", ".", "EXP", "==", "", ")", "ExpInstrTypesSeen", "=", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "Counts", ".", "Named", ".", "VM", "&", "", ")", "|", "(", "(", "Counts", ".", "Named", ".", "EXP", "&", "", ")", "<<", "", ")", "|", "(", "(", "Counts", ".", "Named", ".", "LGKM", "&", "", ")", "<<", "", ")", ")", ";"], "ground_truth": ["LastOpcodeType", "=", "OTHER", ";"], "File": "SIInsertWaits18", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51325, "Length": 227, "Cover_Rate": 0.7694915254237288} {"Template_token": ["", "memset", "(", "&", "DefinedRegs", ",", "", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "else", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "handleOperands", "(", "*", "I", ")", ")", ";", "pushInstruction", "(", "MBB", ",", "I", ")", ";", "handleSendMsg", "(", "MBB", ",", "I", ")", ";", "}", "Changes", "|=", "insertWait", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastIssued", ")", ";", "if", "(", "!", "ReturnsVoid", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "I", "->", "eraseFromParent", "(", ")", ";", "}", "}"], "ground_truth": ["return", "Changes", ";"], "File": "SIInsertWaits18", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51326, "Length": 191, "Cover_Rate": 0.6282894736842105} {"Template_token": ["", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "=", "false", ";", "ReturnsVoid", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ";", "memset", "(", "&", "UsedRegs", ",", "", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";"], "File": "SIInsertWaits18", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51327, "Length": 106, "Cover_Rate": 0.34868421052631576} {"Template_token": ["", "Counters", "Counts", "=", "WaitCounts", ";", "bool", "NeedWait", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Required", ".", "Array", "[", "i", "]", "<=", "WaitedOn", ".", "Array", "[", "i", "]", ")", "continue", ";", "NeedWait", "=", "true", ";", "if", "(", "Ordered", "[", "i", "]", ")", "{", "unsigned", "Value", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Required", ".", "Array", "[", "i", "]", ";", "Counts", ".", "Array", "[", "i", "]", "=", "std", "::", "min", "(", "Value", ",", "WaitCounts", ".", "Array", "[", "i", "]", ")", ";", "}", "else", "Counts", ".", "Array", "[", "i", "]", "=", "", ";"], "ground_truth": ["WaitedOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";"], "File": "SIInsertWaits19", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51328, "Length": 125, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "if", "(", "(", "LastOpcodeType", "==", "SMEM", "&&", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "||", "(", "LastOpcodeType", "==", "VMEM", "&&", "Increment", ".", "Named", ".", "VM", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "LastInstWritesM0", "=", "false", ";", "}", "if", "(", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "LastOpcodeType", "=", "SMEM", ";", "else", "if", "(", "Increment", ".", "Named", ".", "VM", ")", "LastOpcodeType", "=", "VMEM", ";", "}", "if", "(", "Increment", ".", "Named", ".", "EXP", ")", "{", "ExpInstrTypesSeen", "|=", "I", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isOpRelevant", "(", "Op", ")", ")", "continue", ";", "RegInterval", "Interval", "=", "getRegInterval", "(", "Op", ")", ";", "for", "(", "unsigned", "j", "=", "Interval", ".", "first", ";", "j", "<", "Interval", ".", "second", ";", "++", "j", ")", "{", "if", "(", "Op", ".", "isDef", "(", ")", ")", "DefinedRegs", "[", "j", "]", "=", "Limit", ";", "if", "(", "Op", ".", "isUse", "(", ")", ")", "UsedRegs", "[", "j", "]", "=", "Limit", ";"], "ground_truth": ["}"], "File": "SIInsertWaits28", "Func": "pushInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51331, "Length": 217, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "if", "(", "TSFlags", "&", "", ")", "{", "if", "(", "TII", "->", "isSMRD", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "Op", ".", "isReg", "(", ")", "&&", "", ")", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", "->", "getSize", "(", ")", ";"], "ground_truth": ["Result", ".", "Named", ".", "LGKM", "=", "Size", ">", "", "?", "", ":", "", ";"], "File": "SIInsertWaits2", "Func": "getHwCounts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51332, "Length": 80, "Cover_Rate": 0.41450777202072536} {"Template_token": ["", "Result", ".", "Named", ".", "VM", "=", "!", "!", "(", "TSFlags", "&", "", ")", ";", "Result", ".", "Named", ".", "EXP", "=", "!", "!", "(", "TSFlags", "&", "", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")", ")", ";", "if", "(", "TSFlags", "&", "", ")", "{"], "ground_truth": ["if", "(", "TII", "->", "isSMRD", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{"], "File": "SIInsertWaits2", "Func": "getHwCounts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51333, "Length": 69, "Cover_Rate": 0.35751295336787564} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIInsertWaits2", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51335, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "RegInterval", "InsertWaits", "::", "getRegInterval", "(", "MachineOperand", "&", "Op", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TRI", "->", "isInAllocatableClass", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", "->", "getSize", "(", ")", ";", "assert", "(", "Size", ">=", "", ")", ";", "RegInterval", "Result", ";", "Result", ".", "first", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";"], "ground_truth": ["Result", ".", "second", "=", "Result", ".", "first", "+", "Size", "/", "", ";"], "File": "SIInsertWaits2", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51336, "Length": 97, "Cover_Rate": 0.9603960396039604} {"Template_token": ["", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "Op", ".", "isDef", "(", ")", ")", "return", "true", ";", "MachineInstr", "&", "MI", "=", "*", "Op", ".", "getParent", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isDS", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "MachineOperand", "*", "Data", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "data", ")", ";", "if", "(", "Data", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data", ")", ")", "return", "true", ";", "MachineOperand", "*", "Data0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "data0", ")", ";", "if", "(", "Data0", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data0", ")", ")", "return", "true", ";", "MachineOperand", "*", "Data1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "data1", ")", ";", "if", "(", "Data1", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data1", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "SIInsertWaits2", "Func": "isOpRelevant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51337, "Length": 170, "Cover_Rate": 0.6910569105691057} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "Op", ".", "getParent", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isDS", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "MachineOperand", "*", "Data", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "data", ")", ";"], "ground_truth": ["if", "(", "Data", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data", ")", ")", "return", "true", ";"], "File": "SIInsertWaits2", "Func": "isOpRelevant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51338, "Length": 84, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "}", "if", "(", "Sum", "==", "", ")", "{", "LastOpcodeType", "=", "OTHER", ";", "return", ";", "}", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "(", "LastOpcodeType", "==", "SMEM", "&&", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "||", "(", "LastOpcodeType", "==", "VMEM", "&&", "Increment", ".", "Named", ".", "VM", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "LastInstWritesM0", "=", "false", ";", "}", "if", "(", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "LastOpcodeType", "=", "SMEM", ";", "else", "if", "(", "Increment", ".", "Named", ".", "VM", ")", "LastOpcodeType", "=", "VMEM", ";", "}", "if", "(", "Increment", ".", "Named", ".", "EXP", ")", "{", "ExpInstrTypesSeen", "|=", "I", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";"], "File": "SIInsertWaits2", "Func": "pushInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51339, "Length": 188, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "}", "if", "(", "VCCZCorrupt", "&&", "readsVCCZ", "(", "*", "I", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "'\\n'", ")", ";", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "handleExistingWait", "(", "*", "I", ")", ";", "RemoveMI", ".", "push_back", "(", "&", "*", "I", ")", ";", "continue", ";", "}", "Counters", "Required", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "", "&&", "ST", "->", "needWaitcntBeforeBarrier", "(", ")", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "Required", "=", "LastIssued", ";", "else", "Required", "=", "handleOperands", "(", "*", "I", ")", ";", "Counters", "Increment", "=", "getHwCounts", "(", "*", "I", ")", ";", "if", "(", "countersNonZero", "(", "Required", ")", "||", "countersNonZero", "(", "Increment", ")", ")", "increaseCounters", "(", "Required", ",", "DelayedWaitOn", ")", ";", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "Required", ")", ";", "pushInstruction", "(", "MBB", ",", "I", ",", "Increment", ")", ";", "handleSendMsg", "(", "MBB", ",", "I", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "EndPgmBlocks", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "if", "(", "!", "hasTrivialSuccessor", "(", "MBB", ")", ")", "Changes", "|=", "insertWait", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastIssued", ")", ";", "}", "if", "(", "HaveScalarStores", ")", "{", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "EndPgmBlocks", ")", "{", "bool", "SeenDCacheWB", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "{"], "File": "SIInsertWaits32", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51340, "Length": 297, "Cover_Rate": 0.3892529488859764} {"Template_token": ["", "Counts", ".", "Named", ".", "LGKM", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Counts", ".", "Array", "[", "i", "]", "<=", "LastIssued", ".", "Array", "[", "i", "]", ")", "WaitOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "else", "WaitOn", ".", "Array", "[", "i", "]", "=", "", ";", "}"], "ground_truth": ["increaseCounters", "(", "DelayedWaitOn", ",", "WaitOn", ")", ";"], "File": "SIInsertWaits33", "Func": "handleExistingWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51341, "Length": 84, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "if", "(", "Counts", ".", "Array", "[", "i", "]", "<=", "LastIssued", ".", "Array", "[", "i", "]", ")", "WaitOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";"], "ground_truth": ["else", "WaitOn", ".", "Array", "[", "i", "]", "=", "", ";"], "File": "SIInsertWaits33", "Func": "handleExistingWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51342, "Length": 47, "Cover_Rate": 0.3092105263157895} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "LastIssued", ".", "Array", "[", "i", "]", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "if", "(", "Increment", ".", "Array", "[", "i", "]", ")", "Limit", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", ";", "Sum", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "Sum", "==", "", ")", "{", "LastOpcodeType", "=", "OTHER", ";", "return", ";", "}", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "LastOpcodeType", "==", "VMEM", "&&", "Increment", ".", "Named", ".", "VM", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "LastInstWritesM0", "=", "false", ";", "}", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", ")", "LastOpcodeType", "=", "SMEM", ";", "else", "if", "(", "Increment", ".", "Named", ".", "VM", ")", "LastOpcodeType", "=", "VMEM", ";", "}", "if", "(", "Increment", ".", "Named", ".", "EXP", ")", "{", "ExpInstrTypesSeen", "|=", "I", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "!", "isOpRelevant", "(", "Op", ")", ")", "continue", ";"], "File": "SIInsertWaits33", "Func": "pushInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51343, "Length": 237, "Cover_Rate": 0.6810344827586207} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "WaitedOn", "=", "ZeroCounts", ";", "DelayedWaitOn", "=", "ZeroCounts", ";", "LastIssued", "=", "ZeroCounts", ";", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "=", "false", ";", "ReturnsVoid", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ";", "memset", "(", "&", "UsedRegs", ",", "", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "RemoveMI", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "VCCZCorrupt", "=", "true", ";", "}", "else", "if", "(", "!", "hasOutstandingLGKM", "(", ")", "&&", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "{", "VCCZCorrupt", "=", "false", ";", "}", "if", "(", "readsVCCZ", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "VCCZCorrupt", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "'\\n'", ")", ";", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaits33", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51346, "Length": 279, "Cover_Rate": 0.5591182364729459} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", ",", "ExpInstrTypesSeen", "(", "", ")", ",", "VCCZCorrupt", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaits33", "Func": "SIInsertWaits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51347, "Length": 26, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", ",", "ExpInstrTypesSeen", "(", "", ")", ",", "VCCZCorrupt", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaits33", "Func": "SIInsertWaits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51348, "Length": 26, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "IsFlatOutstanding", "=", "false", ";", "ReturnsVoid", "=", "MFI", "->", "returnsVoid", "(", ")", ";", "memset", "(", "&", "UsedRegs", ",", "", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "RemoveMI", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "EndPgmBlocks", ";", "bool", "HaveScalarStores", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "HaveScalarStores", "&&", "TII", "->", "isScalarStore", "(", "*", "I", ")", ")", "HaveScalarStores", "=", "true", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "VCCZCorrupt", "=", "true", ";", "}", "else", "if", "(", "!", "hasOutstandingLGKM", "(", ")", "&&", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "{", "VCCZCorrupt", "=", "false", ";", "}", "if", "(", "VCCZCorrupt", "&&", "readsVCCZ", "(", "*", "I", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "'\\n'", ")", ";", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "handleExistingWait", "(", "*", "I", ")", ";", "RemoveMI", ".", "push_back", "(", "&", "*", "I", ")", ";", "continue", ";", "}", "Counters", "Required", ";"], "ground_truth": ["if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "", "&&", "ST", "->", "needWaitcntBeforeBarrier", "(", ")", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "Required", "=", "LastIssued", ";"], "File": "SIInsertWaits36", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51349, "Length": 331, "Cover_Rate": 0.4384105960264901} {"Template_token": ["", "void", "InsertWaits", "::", "handleSendMsg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "if", "(", "ST", "->", "getGeneration", "(", ")", "<", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", ";", "if", "(", "LastInstWritesM0", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["LastInstWritesM0", "=", "false", ";"], "File": "SIInsertWaits4", "Func": "handleSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51350, "Length": 69, "Cover_Rate": 0.4726027397260274} {"Template_token": ["", "if", "(", "LastInstWritesM0", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "LastInstWritesM0", "=", "false", ";", "return", ";", "}"], "ground_truth": ["LastInstWritesM0", "=", "false", ";"], "File": "SIInsertWaits4", "Func": "handleSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51351, "Length": 47, "Cover_Rate": 0.3219178082191781} {"Template_token": ["", "unsigned", "Sum", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "LastIssued", ".", "Array", "[", "i", "]", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "if", "(", "Increment", ".", "Array", "[", "i", "]", ")", "Limit", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", ";", "Sum", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "Sum", "==", "", ")", "{", "LastOpcodeType", "=", "OTHER", ";", "return", ";", "}", "if", "(", "ST", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "LastOpcodeType", "==", "VMEM", "&&", "Increment", ".", "Named", ".", "VM", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "LastInstWritesM0", "=", "false", ";", "}", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", ")", "LastOpcodeType", "=", "SMEM", ";", "else", "if", "(", "Increment", ".", "Named", ".", "VM", ")", "LastOpcodeType", "=", "VMEM", ";", "}", "if", "(", "Increment", ".", "Named", ".", "EXP", ")", "{", "ExpInstrTypesSeen", "|=", "I", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isOpRelevant", "(", "Op", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "*", "I", ",", "i", ")", ";", "RegInterval", "Interval", "=", "getRegInterval", "(", "RC", ",", "Op", ")", ";"], "ground_truth": ["for", "(", "unsigned", "j", "=", "Interval", ".", "first", ";", "j", "<", "Interval", ".", "second", ";", "++", "j", ")", "{"], "File": "SIInsertWaits4", "Func": "pushInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51352, "Length": 275, "Cover_Rate": 0.8160237388724035} {"Template_token": ["", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "handleExistingWait", "(", "*", "I", ")", ";", "RemoveMI", ".", "push_back", "(", "&", "*", "I", ")", ";", "continue", ";", "}", "Counters", "Required", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "Required", "=", "LastIssued", ";", "else", "Required", "=", "handleOperands", "(", "*", "I", ")", ";", "Counters", "Increment", "=", "getHwCounts", "(", "*", "I", ")", ";", "if", "(", "countersNonZero", "(", "Required", ")", "||", "countersNonZero", "(", "Increment", ")", ")", "increaseCounters", "(", "Required", ",", "DelayedWaitOn", ")", ";", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "Required", ")", ";", "pushInstruction", "(", "MBB", ",", "I", ",", "Increment", ")", ";", "handleSendMsg", "(", "MBB", ",", "I", ")", ";", "}", "Changes", "|=", "insertWait", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastIssued", ")", ";", "}"], "ground_truth": ["for", "(", "MachineInstr", "*", "I", ":", "RemoveMI", ")", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SIInsertWaits4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51353, "Length": 187, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "DelayedWaitOn", "=", "ZeroCounts", ";", "LastIssued", "=", "ZeroCounts", ";", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "=", "false", ";", "ReturnsVoid", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ";", "memset", "(", "&", "UsedRegs", ",", "", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "RemoveMI", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "VCCZCorrupt", "=", "true", ";"], "ground_truth": ["}", "else", "if", "(", "!", "hasOutstandingLGKM", "(", ")", "&&", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "{"], "File": "SIInsertWaits4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51354, "Length": 181, "Cover_Rate": 0.3802521008403361} {"Template_token": ["", "LastInstWritesM0", "=", "false", ";", "ReturnsVoid", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ";", "memset", "(", "&", "UsedRegs", ",", "", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "{"], "File": "SIInsertWaits9", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51355, "Length": 110, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", ",", "ExpInstrTypesSeen", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaits9", "Func": "SIInsertWaits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51356, "Length": 21, "Cover_Rate": 0.84} {"Template_token": ["", "InsertWaits", "(", ")", ":"], "ground_truth": ["MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", ",", "ExpInstrTypesSeen", "(", "", ")", "{"], "File": "SIInsertWaits9", "Func": "SIInsertWaits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51357, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "return", "new", "InsertWaits", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "createSIInsertWaits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51358, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createInsertWaits", "(", "TargetMachine", "&", "tm", ")", "{", "return", "new", "InsertWaits", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "createSIInsertWaits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51359, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TII", "->", "isSMRD", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "getNumOperands", "(", ")", "!=", "", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ";", "unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";", "Result", ".", "Named", ".", "LGKM", "=", "Size", ">", "", "?", "", ":", "", ";", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "", ";", "}", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "", ";", "}", "}", "else", "{"], "ground_truth": ["Result", ".", "Named", ".", "LGKM", "=", "", ";"], "File": "SIInsertWaits", "Func": "getHwCounts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51360, "Length": 113, "Cover_Rate": 0.5255813953488372} {"Template_token": ["", "if", "(", "TSFlags", "&", "", ")", "{", "if", "(", "TII", "->", "isSMRD", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "getNumOperands", "(", ")", "!=", "", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MI", ",", "", ")", ";", "unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";", "Result", ".", "Named", ".", "LGKM", "=", "Size", ">", "", "?", "", ":", "", ";", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "", ";", "}", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "", ";", "}", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "getHwCounts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51361, "Length": 121, "Cover_Rate": 0.5627906976744186} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51363, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "RegInterval", "InsertWaits", "::", "getRegInterval", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineOperand", "&", "Reg", ")", "const", "{", "unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";", "assert", "(", "Size", ">=", "", ")", ";", "RegInterval", "Result", ";"], "ground_truth": ["Result", ".", "first", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";"], "File": "SIInsertWaits", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51364, "Length": 51, "Cover_Rate": 0.7611940298507462} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "return", "LastIssued", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TRI", "->", "isInAllocatableClass", "(", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MI", ",", "i", ")", ";", "RegInterval", "Interval", "=", "getRegInterval", "(", "RC", ",", "Op", ")", ";", "for", "(", "unsigned", "j", "=", "Interval", ".", "first", ";", "j", "<", "Interval", ".", "second", ";", "++", "j", ")", "{", "if", "(", "Op", ".", "isDef", "(", ")", ")", "{"], "ground_truth": ["increaseCounters", "(", "Result", ",", "UsedRegs", "[", "j", "]", ")", ";"], "File": "SIInsertWaits", "Func": "handleOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51365, "Length": 132, "Cover_Rate": 0.717391304347826} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOperands", ";", "i", "++", ")", "{", "const", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "LastInstWritesM0", "=", "true", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "handleSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51366, "Length": 54, "Cover_Rate": 0.34394904458598724} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOperands", ";", "i", "++", ")", "{", "const", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "LastInstWritesM0", "=", "true", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "handleSendMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51367, "Length": 54, "Cover_Rate": 0.34394904458598724} {"Template_token": ["", "Ordered", "[", "", "]", "=", "ExpInstrTypesSeen", "==", "", ";", "Ordered", "[", "", "]", "=", "false", ";", "Counters", "Counts", "=", "WaitCounts", ";", "bool", "NeedWait", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Required", ".", "Array", "[", "i", "]", "<=", "WaitedOn", ".", "Array", "[", "i", "]", ")", "continue", ";", "NeedWait", "=", "true", ";", "if", "(", "Ordered", "[", "i", "]", ")", "{", "unsigned", "Value", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Required", ".", "Array", "[", "i", "]", ";", "Counts", ".", "Array", "[", "i", "]", "=", "std", "::", "min", "(", "Value", ",", "WaitCounts", ".", "Array", "[", "i", "]", ")", ";", "}", "else", "Counts", ".", "Array", "[", "i", "]", "=", "", ";", "WaitedOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "!", "NeedWait", ")", "return", "false", ";", "if", "(", "Counts", ".", "Named", ".", "EXP", "==", "", ")", "ExpInstrTypesSeen", "=", "", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "Counts", ".", "Named", ".", "VM", "&", "", ")", "|", "(", "(", "Counts", ".", "Named", ".", "EXP", "&", "", ")", "<<", "", ")", "|", "(", "(", "Counts", ".", "Named", ".", "LGKM", "&", "", ")", "<<", "", ")", ")", ";"], "File": "SIInsertWaits", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51370, "Length": 223, "Cover_Rate": 0.7610921501706485} {"Template_token": ["", "bool", "NeedWait", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Required", ".", "Array", "[", "i", "]", "<=", "WaitedOn", ".", "Array", "[", "i", "]", ")", "continue", ";", "NeedWait", "=", "true", ";", "if", "(", "Ordered", "[", "i", "]", ")", "{", "unsigned", "Value", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Required", ".", "Array", "[", "i", "]", ";", "Counts", ".", "Array", "[", "i", "]", "=", "std", "::", "min", "(", "Value", ",", "WaitCounts", ".", "Array", "[", "i", "]", ")", ";", "}", "else", "Counts", ".", "Array", "[", "i", "]", "=", "", ";", "WaitedOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "!", "NeedWait", ")", "return", "false", ";", "if", "(", "Counts", ".", "Named", ".", "EXP", "==", "", ")", "ExpInstrTypesSeen", "=", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "Counts", ".", "Named", ".", "VM", "&", "", ")", "|", "(", "(", "Counts", ".", "Named", ".", "EXP", "&", "", ")", "<<", "", ")", "|", "(", "(", "Counts", ".", "Named", ".", "LGKM", "&", "", ")", "<<", "", ")", ")", ";", "LastOpcodeType", "=", "OTHER", ";"], "ground_truth": ["LastInstWritesM0", "=", "false", ";"], "File": "SIInsertWaits", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51371, "Length": 210, "Cover_Rate": 0.7167235494880546} {"Template_token": ["", "if", "(", "Data", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data", ")", ")", "return", "true", ";", "MachineOperand", "*", "Data0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "data0", ")", ";", "if", "(", "Data0", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data0", ")", ")", "return", "true", ";", "MachineOperand", "*", "Data1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "data1", ")", ";", "if", "(", "Data1", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data1", ")", ")", "return", "true", ";", "return", "false", ";", "}", "for", "(", "MachineInstr", "::", "mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isReg", "(", ")", "&&", "I", "->", "isUse", "(", ")", ")", "return", "Op", ".", "isIdenticalTo", "(", "*", "I", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInsertWaits", "Func": "isOpRelevant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51372, "Length": 135, "Cover_Rate": 0.5232558139534884} {"Template_token": ["", "MachineOperand", "*", "Data0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "data0", ")", ";", "if", "(", "Data0", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data0", ")", ")", "return", "true", ";", "MachineOperand", "*", "Data1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "data1", ")", ";", "if", "(", "Data1", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data1", ")", ")", "return", "true", ";", "return", "false", ";", "}", "for", "(", "MachineInstr", "::", "mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isReg", "(", ")", "&&", "I", "->", "isUse", "(", ")", ")", "return", "Op", ".", "isIdenticalTo", "(", "*", "I", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "isOpRelevant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51373, "Length": 121, "Cover_Rate": 0.4689922480620155} {"Template_token": ["", "if", "(", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "LastOpcodeType", "=", "SMEM", ";", "else", "if", "(", "Increment", ".", "Named", ".", "VM", ")", "LastOpcodeType", "=", "VMEM", ";", "}", "if", "(", "Increment", ".", "Named", ".", "EXP", ")", "{", "ExpInstrTypesSeen", "|=", "I", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isOpRelevant", "(", "Op", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "*", "I", ",", "i", ")", ";", "RegInterval", "Interval", "=", "getRegInterval", "(", "RC", ",", "Op", ")", ";", "for", "(", "unsigned", "j", "=", "Interval", ".", "first", ";", "j", "<", "Interval", ".", "second", ";", "++", "j", ")", "{", "if", "(", "Op", ".", "isDef", "(", ")", ")", "DefinedRegs", "[", "j", "]", "=", "Limit", ";", "if", "(", "Op", ".", "isUse", "(", ")", ")", "UsedRegs", "[", "j", "]", "=", "Limit", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "pushInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51374, "Length": 174, "Cover_Rate": 0.46524064171123} {"Template_token": ["", "Counters", "Limit", "=", "ZeroCounts", ";", "unsigned", "Sum", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "LastIssued", ".", "Array", "[", "i", "]", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "if", "(", "Increment", ".", "Array", "[", "i", "]", ")", "Limit", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", ";", "Sum", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "Sum", "==", "", ")", "{", "LastOpcodeType", "=", "OTHER", ";", "return", ";", "}", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "(", "LastOpcodeType", "==", "SMEM", "&&", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "||", "(", "LastOpcodeType", "==", "VMEM", "&&", "Increment", ".", "Named", ".", "VM", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "LastInstWritesM0", "=", "false", ";", "}", "if", "(", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "LastOpcodeType", "=", "SMEM", ";", "else", "if", "(", "Increment", ".", "Named", ".", "VM", ")", "LastOpcodeType", "=", "VMEM", ";", "}", "if", "(", "Increment", ".", "Named", ".", "EXP", ")", "{", "ExpInstrTypesSeen", "|=", "I", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isOpRelevant", "(", "Op", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "*", "I", ",", "i", ")", ";", "RegInterval", "Interval", "=", "getRegInterval", "(", "RC", ",", "Op", ")", ";", "for", "(", "unsigned", "j", "=", "Interval", ".", "first", ";", "j", "<", "Interval", ".", "second", ";", "++", "j", ")", "{", "if", "(", "Op", ".", "isDef", "(", ")", ")", "DefinedRegs", "[", "j", "]", "=", "Limit", ";", "if", "(", "Op", ".", "isUse", "(", ")", ")", "UsedRegs", "[", "j", "]", "=", "Limit", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "pushInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51375, "Length": 344, "Cover_Rate": 0.9197860962566845} {"Template_token": ["", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "else", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "handleOperands", "(", "*", "I", ")", ")", ";", "pushInstruction", "(", "MBB", ",", "I", ")", ";", "handleSendMsg", "(", "MBB", ",", "I", ")", ";", "}", "Changes", "|=", "insertWait", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastIssued", ")", ";", "}", "return", "Changes", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51376, "Length": 116, "Cover_Rate": 0.47346938775510206} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";"], "ground_truth": ["else", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "handleOperands", "(", "*", "I", ")", ")", ";"], "File": "SIInsertWaits", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51377, "Length": 102, "Cover_Rate": 0.4163265306122449} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", ",", "ExpInstrTypesSeen", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "SIInsertWaits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51378, "Length": 21, "Cover_Rate": 0.75} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", ",", "ExpInstrTypesSeen", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "SIInsertWaits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51379, "Length": 21, "Cover_Rate": 0.75} {"Template_token": ["", "void", "InstrInfo", "::", "addSCCDefUsersToVALUWorklist", "(", "MachineInstr", "&", "SCCDefInst", ",", "SetVectorType", "&", "Worklist", ")", "const", "{", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "MachineBasicBlock", "::", "iterator", "(", "SCCDefInst", ")", ",", "SCCDefInst", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "findRegisterDefOperandIdx", "(", "", ")", "!=", "-", "", ")", "return", ";"], "ground_truth": ["if", "(", "MI", ".", "findRegisterUseOperandIdx", "(", "", ")", "!=", "-", "", ")", "Worklist", ".", "insert", "(", "&", "MI", ")", ";"], "File": "SIInstrInfo (2)", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51380, "Length": 76, "Cover_Rate": 0.926829268292683} {"Template_token": ["", "void", "InstrInfo", "::", "addUsersToMoveToVALUWorklist", "(", "unsigned", "DstReg", ",", "MachineRegisterInfo", "&", "MRI", ",", "SetVectorType", "&", "Worklist", ")", "const", "{", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", ".", "use_begin", "(", "DstReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineInstr", "&", "UseMI", "=", "*", "I", "->", "getParent", "(", ")", ";", "if", "(", "!", "canReadVGPR", "(", "UseMI", ",", "I", ".", "getOperandNo", "(", ")", ")", ")", "{", "Worklist", ".", "insert", "(", "&", "UseMI", ")", ";", "do", "{", "++", "I", ";", "}", "while", "(", "I", "!=", "E", "&&", "I", "->", "getParent", "(", ")", "==", "&", "UseMI", ")", ";", "}", "else", "{", "++", "I", ";", "}", "}"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51381, "Length": 111, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", ".", "use_begin", "(", "DstReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineInstr", "&", "UseMI", "=", "*", "I", "->", "getParent", "(", ")", ";", "if", "(", "!", "canReadVGPR", "(", "UseMI", ",", "I", ".", "getOperandNo", "(", ")", ")", ")", "{", "Worklist", ".", "insert", "(", "&", "UseMI", ")", ";"], "ground_truth": ["do", "{"], "File": "SIInstrInfo (2)", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51382, "Length": 64, "Cover_Rate": 0.5765765765765766} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "true", ";", "if", "(", "analyzeBranchImpl", "(", "MBB", ",", "I", ",", "TBB", ",", "FBB", ",", "Cond", ",", "AllowModify", ")", ")", "return", "true", ";", "MachineBasicBlock", "*", "MaskBrDest", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "TBB", "!=", "MaskBrDest", "||", "Cond", ".", "empty", "(", ")", ")", "return", "true", ";", "auto", "Pred", "=", "Cond", "[", "", "]", ".", "getImm", "(", ")", ";", "return", "(", "Pred", "!=", "EXECZ", "&&", "Pred", "!=", "EXECNZ", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51383, "Length": 87, "Cover_Rate": 0.5028901734104047} {"Template_token": ["", "return", "false", ";", "}", "MachineBasicBlock", "*", "CondBB", "=", "nullptr", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CondBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "BranchPredicate", "Pred", "=", "getBranchPredicate", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "Pred", "==", "INVALID_BR", ")", "return", "true", ";", "CondBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "Pred", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "++", "I", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "{", "TBB", "=", "CondBB", ";", "return", "false", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "TBB", "=", "CondBB", ";"], "ground_truth": ["FBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "File": "SIInstrInfo (2)", "Func": "analyzeBranchImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51384, "Length": 158, "Cover_Rate": 0.6810344827586207} {"Template_token": ["", "assert", "(", "(", "MIa", ".", "mayLoad", "(", ")", "||", "MIa", ".", "mayStore", "(", ")", ")", "&&", "", ")", ";", "assert", "(", "(", "MIb", ".", "mayLoad", "(", ")", "||", "MIb", ".", "mayStore", "(", ")", ")", "&&", "", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "AA", "&&", "MIa", ".", "hasOneMemOperand", "(", ")", "&&", "MIb", ".", "hasOneMemOperand", "(", ")", ")", "{", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "MIa", ".", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "MIb", ".", "memoperands_begin", "(", ")", ";"], "ground_truth": ["if", "(", "MMOa", "->", "getValue", "(", ")", "&&", "MMOb", "->", "getValue", "(", ")", ")", "{"], "File": "SIInstrInfo (2)", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51386, "Length": 128, "Cover_Rate": 0.3506849315068493} {"Template_token": ["", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "AA", "&&", "MIa", ".", "hasOneMemOperand", "(", ")", "&&", "MIb", ".", "hasOneMemOperand", "(", ")", ")", "{", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "MIa", ".", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "MIb", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MMOa", "->", "getValue", "(", ")", "&&", "MMOb", "->", "getValue", "(", ")", ")", "{", "MemoryLocation", "LocA", "(", "MMOa", "->", "getValue", "(", ")", ",", "MMOa", "->", "getSize", "(", ")", ",", "MMOa", "->", "getAAInfo", "(", ")", ")", ";", "MemoryLocation", "LocB", "(", "MMOb", "->", "getValue", "(", ")", ",", "MMOb", "->", "getSize", "(", ")", ",", "MMOb", "->", "getAAInfo", "(", ")", ")", ";", "if", "(", "!", "AA", "->", "alias", "(", "LocA", ",", "LocB", ")", ")", "return", "true", ";", "}", "}", "if", "(", "isDS", "(", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "||", "isSegmentSpecificFLAT", "(", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "||", "isMTBUF", "(", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "MIb", ")", "||", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isSMRD", "(", "MIb", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51387, "Length": 234, "Cover_Rate": 0.6410958904109589} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewSuperReg", ")", ".", "addReg", "(", "SuperReg", ".", "getReg", "(", ")", ",", "", ",", "SuperReg", ".", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "SubReg", ")", ".", "addReg", "(", "NewSuperReg", ",", "", ",", "SubIdx", ")", ";"], "File": "SIInstrInfo (2)", "Func": "buildExtractSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51388, "Length": 64, "Cover_Rate": 0.3386243386243386} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SubReg", "=", "MRI", ".", "createVirtualRegister", "(", "SubRC", ")", ";", "if", "(", "SuperReg", ".", "getSubReg", "(", ")", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "SubReg", ")", ".", "addReg", "(", "SuperReg", ".", "getReg", "(", ")", ",", "", ",", "SubIdx", ")", ";", "return", "SubReg", ";", "}", "unsigned", "NewSuperReg", "=", "MRI", ".", "createVirtualRegister", "(", "SuperRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewSuperReg", ")", ".", "addReg", "(", "SuperReg", ".", "getReg", "(", ")", ",", "", ",", "SuperReg", ".", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "SubReg", ")", ".", "addReg", "(", "NewSuperReg", ",", "", ",", "SubIdx", ")", ";"], "File": "SIInstrInfo (2)", "Func": "buildExtractSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51389, "Length": 140, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "MachineOperand", "InstrInfo", "::", "buildExtractSubRegOrImm", "(", "MachineBasicBlock", "::", "iterator", "MII", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineOperand", "&", "Op", ",", "const", "TargetRegisterClass", "*", "SuperRC", ",", "unsigned", "SubIdx", ",", "const", "TargetRegisterClass", "*", "SubRC", ")", "const", "{", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "if", "(", "SubIdx", "==", "", ")", "return", "MachineOperand", "::", "CreateImm", "(", "static_cast", "<", "int32_t", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "SubIdx", "==", "", ")", "return", "MachineOperand", "::", "CreateImm", "(", "static_cast", "<", "int32_t", ">", "(", "Op", ".", "getImm", "(", ")", ">>", "", ")", ")", ";"], "File": "SIInstrInfo (2)", "Func": "buildExtractSubRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51390, "Length": 92, "Cover_Rate": 0.7022900763358778} {"Template_token": ["", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "if", "(", "SubIdx", "==", "", ")", "return", "MachineOperand", "::", "CreateImm", "(", "static_cast", "<", "int32_t", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "SubIdx", "==", "", ")", "return", "MachineOperand", "::", "CreateImm", "(", "static_cast", "<", "int32_t", ">", "(", "Op", ".", "getImm", "(", ")", ">>", "", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["unsigned", "SubReg", "=", "buildExtractSubReg", "(", "MII", ",", "MRI", ",", "Op", ",", "SuperRC", ",", "SubIdx", ",", "SubRC", ")", ";"], "File": "SIInstrInfo (2)", "Func": "buildExtractSubRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51391, "Length": 83, "Cover_Rate": 0.6335877862595419} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "WorkGroupSize", "=", "MFI", "->", "getMaxFlatWorkGroupSize", "(", ")", ";", "unsigned", "WavefrontSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "unsigned", "TIDReg", "=", "MFI", "->", "getTIDReg", "(", ")", ";", "if", "(", "!", "MFI", "->", "hasCalculatedTID", "(", ")", ")", "{", "MachineBasicBlock", "&", "Entry", "=", "MBB", ".", "getParent", "(", ")", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "Entry", ".", "front", "(", ")", ";", "DebugLoc", "DL", "=", "Insert", "->", "getDebugLoc", "(", ")", ";", "TIDReg", "=", "RI", ".", "findUnusedRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "&", "", ",", "*", "MF", ")", ";", "if", "(", "TIDReg", "==", "", ")", "return", "TIDReg", ";", "if", "(", "!", "", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "WorkGroupSize", ">", "WavefrontSize", ")", "{", "unsigned", "TIDIGXReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "TIDIGYReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "TIDIGZReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "InputPtrReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";"], "ground_truth": ["unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";"], "File": "SIInstrInfo (2)", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51392, "Length": 249, "Cover_Rate": 0.3952380952380952} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "RI", ".", "hasVGPRs", "(", "getOpRegClass", "(", "MI", ",", "", ")", ")", ";"], "File": "SIInstrInfo (2)", "Func": "canReadVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51393, "Length": 25, "Cover_Rate": 0.33783783783783783} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo (2)", "Func": "changesVGPRIndexingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51394, "Length": 21, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "if", "(", "getMemOpBaseRegImmOfs", "(", "MIa", ",", "BaseReg0", ",", "Offset0", ",", "&", "RI", ")", "&&", "getMemOpBaseRegImmOfs", "(", "MIb", ",", "BaseReg1", ",", "Offset1", ",", "&", "RI", ")", ")", "{", "if", "(", "!", "MIa", ".", "hasOneMemOperand", "(", ")", "||", "!", "MIb", ".", "hasOneMemOperand", "(", ")", ")", "{", "return", "false", ";", "}", "unsigned", "Width0", "=", "(", "*", "MIa", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "unsigned", "Width1", "=", "(", "*", "MIb", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "if", "(", "BaseReg0", "==", "BaseReg1", "&&", "offsetsDoNotOverlap", "(", "Width0", ",", "Offset0", ",", "Width1", ",", "Offset1", ")", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo (2)", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51395, "Length": 101, "Cover_Rate": 0.7651515151515151} {"Template_token": ["", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "CommutedOpcode", "=", "commuteOpcode", "(", "Opc", ")", ";", "if", "(", "CommutedOpcode", "==", "-", "", ")", "return", "nullptr", ";", "assert", "(", "", "(", "Opc", ",", "", "::", "src0", ")", "==", "static_cast", "<", "int", ">", "(", "Src0Idx", ")", "&&", "", "(", "Opc", ",", "", "::", "src1", ")", "==", "static_cast", "<", "int", ">", "(", "Src1Idx", ")", "&&", "", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "Src1Idx", ")", ";", "MachineInstr", "*", "CommutedMI", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src1", ".", "isReg", "(", ")", ")", "{", "if", "(", "isOperandLegal", "(", "MI", ",", "Src1Idx", ",", "&", "Src0", ")", ")", "{", "CommutedMI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "Src0Idx", ",", "Src1Idx", ")", ";", "}", "}", "else", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "!", "Src1", ".", "isReg", "(", ")", ")", "{", "CommutedMI", "=", "swapRegAndNonRegOperand", "(", "MI", ",", "Src0", ",", "Src1", ")", ";", "}", "else", "if", "(", "!", "Src0", ".", "isReg", "(", ")", "&&", "Src1", ".", "isReg", "(", ")", ")", "{"], "ground_truth": ["if", "(", "isOperandLegal", "(", "MI", ",", "Src1Idx", ",", "&", "Src0", ")", ")", "CommutedMI", "=", "swapRegAndNonRegOperand", "(", "MI", ",", "Src1", ",", "Src0", ")", ";"], "File": "SIInstrInfo (2)", "Func": "commuteInstructionImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51396, "Length": 208, "Cover_Rate": 0.7098976109215017} {"Template_token": ["", "int", "InstrInfo", "::", "commuteOpcode", "(", "unsigned", "Opcode", ")", "const", "{", "int", "NewOpc", ";", "NewOpc", "=", "", "(", "Opcode", ")", ";", "if", "(", "NewOpc", "!=", "-", "", ")", "return", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", "?", "NewOpc", ":", "-", "", ";"], "ground_truth": ["NewOpc", "=", "", "(", "Opcode", ")", ";"], "File": "SIInstrInfo (2)", "Func": "commuteOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51397, "Length": 48, "Cover_Rate": 0.6233766233766234} {"Template_token": ["", "MachineInstr", "*", "Branch", "=", "&", "(", "*", "TI", ")", ";", "MachineFunction", "*", "MF", "=", "IfEntry", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "IfEntry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "IF", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "", ")", ")", ";", "MachineInstr", "*", "END", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ")", ";"], "ground_truth": ["IfEntry", "->", "erase", "(", "TI", ")", ";"], "File": "SIInstrInfo (2)", "Func": "convertNonUniformIfRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51398, "Length": 132, "Cover_Rate": 0.6439024390243903} {"Template_token": ["", "assert", "(", "TI", "!=", "LoopEnd", "->", "end", "(", ")", ")", ";", "MachineInstr", "*", "Branch", "=", "&", "(", "*", "TI", ")", ";", "MachineFunction", "*", "MF", "=", "LoopEnd", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "LoopEnd", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "BackEdgeReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstrBuilder", "HeaderPHIBuilder", "=", "BuildMI", "(", "*", "(", "MF", ")", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "DstReg", ")", ";", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "LoopEntry", "->", "pred_begin", "(", ")", ",", "E", "=", "LoopEntry", "->", "pred_end", "(", ")", ";", "PI", "!=", "E", ";", "++", "PI", ")", "{", "if", "(", "*", "PI", "==", "LoopEnd", ")", "{"], "ground_truth": ["HeaderPHIBuilder", ".", "addReg", "(", "BackEdgeReg", ")", ";"], "File": "SIInstrInfo (2)", "Func": "convertNonUniformLoopRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51399, "Length": 148, "Cover_Rate": 0.39892183288409705} {"Template_token": ["", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "if", "(", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "(", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src2", ")", ")", "{", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "", ":", "", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";", "}", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src1", ")", ")", "{", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "", ":", "", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "}", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src0", ")", ")", "{"], "ground_truth": ["if", "(", "isOperandLegal", "(", "MI", ",", "", "(", "", ",", "", "::", "src0", ")", ",", "Src1", ")", ")", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "", ":", "", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";"], "File": "SIInstrInfo (2)", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51400, "Length": 353, "Cover_Rate": 0.5414110429447853} {"Template_token": ["", "if", "(", "SrcReg", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "if", "(", "!", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "RC", "==", "&", "", ")", "{", "if", "(", "DestReg", "==", "", ")", "{", "if", "(", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "return", ";", "}", "if", "(", "!", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "unsigned", "EltSize", "=", "", ";"], "ground_truth": ["unsigned", "Opcode", "=", "", ";"], "File": "SIInstrInfo (2)", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51401, "Length": 313, "Cover_Rate": 0.4305364511691884} {"Template_token": ["", "return", "new", "GCNHazardRecognizer", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51403, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "return", "std", "::", "make_pair", "(", "TF", "&", "MO_MASK", ",", "TF", "&", "~", "MO_MASK", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "decomposeMachineOperandsTargetFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51404, "Length": 16, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "InstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "return", "std", "::", "make_pair", "(", "TF", "&", "MO_MASK", ",", "TF", "&", "~", "MO_MASK", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "decomposeMachineOperandsTargetFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51405, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "static", "SDValue", "findChainOperand", "(", "SDNode", "*", "Load", ")", "{"], "ground_truth": ["SDValue", "LastOp", "=", "Load", "->", "getOperand", "(", "getNumOperandsNoGlue", "(", "Load", ")", "-", "", ")", ";"], "File": "SIInstrInfo (2)", "Func": "findChainOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51408, "Length": 24, "Cover_Rate": 0.5581395348837209} {"Template_token": ["", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "false", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "false", ";", "return", "fixCommutedOpIndices", "(", "SrcOpIdx0", ",", "SrcOpIdx1", ",", "Src0Idx", ",", "Src1Idx", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "findCommutedOpIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51410, "Length": 78, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "static", "unsigned", "findImplicitSGPRRead", "(", "const", "MachineInstr", "&", "MI", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "switch", "(", "MO", ".", "getReg", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "MO", ".", "getReg", "(", ")", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "SIInstrInfo (2)", "Func": "findImplicitSGPRRead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51411, "Length": 63, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "if", "(", "RI", ".", "isSGPRClass", "(", "RegRC", ")", ")", "UsedSGPRs", "[", "i", "]", "=", "Reg", ";", "}", "if", "(", "UsedSGPRs", "[", "", "]", "!=", "", ")", "{", "if", "(", "UsedSGPRs", "[", "", "]", "==", "UsedSGPRs", "[", "", "]", "||", "UsedSGPRs", "[", "", "]", "==", "UsedSGPRs", "[", "", "]", ")", "SGPRReg", "=", "UsedSGPRs", "[", "", "]", ";", "}", "if", "(", "SGPRReg", "==", "", "&&", "UsedSGPRs", "[", "", "]", "!=", "", ")", "{"], "ground_truth": ["if", "(", "UsedSGPRs", "[", "", "]", "==", "UsedSGPRs", "[", "", "]", ")", "SGPRReg", "=", "UsedSGPRs", "[", "", "]", ";"], "File": "SIInstrInfo (2)", "Func": "findUsedSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51412, "Length": 90, "Cover_Rate": 0.30405405405405406} {"Template_token": ["", "bool", "IsRequiredSGPR", "=", "RI", ".", "isSGPRClass", "(", "OpRC", ")", ";", "if", "(", "IsRequiredSGPR", ")", "return", "MO", ".", "getReg", "(", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegRC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RegRC", ")", ")", "UsedSGPRs", "[", "i", "]", "=", "Reg", ";", "}", "if", "(", "UsedSGPRs", "[", "", "]", "!=", "", ")", "{"], "ground_truth": ["if", "(", "UsedSGPRs", "[", "", "]", "==", "UsedSGPRs", "[", "", "]", "||", "UsedSGPRs", "[", "", "]", "==", "UsedSGPRs", "[", "", "]", ")", "SGPRReg", "=", "UsedSGPRs", "[", "", "]", ";"], "File": "SIInstrInfo (2)", "Func": "findUsedSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51413, "Length": 98, "Cover_Rate": 0.3310810810810811} {"Template_token": ["", "unsigned", "NewOpc", "=", "isVGPRCopy", "?", "", ":", "", ";", "UseMI", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "UseMI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "ImmOp", "->", "getImm", "(", ")", ")", ";", "UseMI", ".", "addImplicitDefUseOperands", "(", "*", "UseMI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "if", "(", "hasAnyModifiersSet", "(", "UseMI", ")", ")", "return", "false", ";", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src0", ")", ";", "if", "(", "isInlineConstant", "(", "UseMI", ",", "*", "Src0", ",", "*", "ImmOp", ")", ")", "return", "false", ";", "bool", "IsF32", "=", "Opc", "==", "", "||", "Opc", "==", "", ";", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src1", ")", ";", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src2", ")", ";", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src2", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "ImmOp", "->", "getImm", "(", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "unsigned", "Src1Reg", "=", "Src1", "->", "getReg", "(", ")", ";", "unsigned", "Src1SubReg", "=", "Src1", "->", "getSubReg", "(", ")", ";", "Src0", "->", "setReg", "(", "Src1Reg", ")", ";", "Src0", "->", "setSubReg", "(", "Src1SubReg", ")", ";", "Src0", "->", "setIsKill", "(", "Src1", "->", "isKill", "(", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "UseMI", ".", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "Src1", "->", "ChangeToImmediate", "(", "Imm", ")", ";"], "ground_truth": ["removeModOperands", "(", "UseMI", ")", ";"], "File": "SIInstrInfo (2)", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51414, "Length": 340, "Cover_Rate": 0.4353393085787452} {"Template_token": ["", "MachineInstrBuilder", "InstrInfo", "::", "getAddNoCarry", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ")", "const", "{", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "UnusedCarry", ",", "", ",", "", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51415, "Length": 116, "Cover_Rate": 0.9354838709677419} {"Template_token": ["", "MachineInstrBuilder", "InstrInfo", "::", "getAddNoCarry", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ")", "const", "{"], "ground_truth": ["if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";"], "File": "SIInstrInfo (2)", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51416, "Length": 49, "Cover_Rate": 0.3951612903225806} {"Template_token": ["", "return", "AMDGPUA", ".", "PRIVATE_ADDRESS", ";", "case", "PseudoSourceValue", "::", "ConstantPool", ":", "case", "PseudoSourceValue", "::", "GOT", ":", "case", "PseudoSourceValue", "::", "JumpTable", ":", "case", "PseudoSourceValue", "::", "GlobalValueCallEntry", ":", "case", "PseudoSourceValue", "::", "ExternalSymbolCallEntry", ":", "case", "PseudoSourceValue", "::", "TargetCustom", ":", "return", "AMDGPUA", ".", "CONSTANT_ADDRESS", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getAddressSpaceForPseudoSourceKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51417, "Length": 41, "Cover_Rate": 0.5540540540540541} {"Template_token": ["", "}", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getBranchDestBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51418, "Length": 14, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "}"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "File": "SIInstrInfo (2)", "Func": "getBranchDestBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51419, "Length": 13, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "case", "", ":", "return", "SCC_FALSE", ";", "case", "", ":", "return", "SCC_TRUE", ";", "case", "", ":", "return", "VCCNZ", ";", "case", "", ":", "return", "VCCZ", ";", "case", "", ":", "return", "EXECNZ", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo (2)", "Func": "getBranchPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51420, "Length": 33, "Cover_Rate": 0.4647887323943662} {"Template_token": ["", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51421, "Length": 41, "Cover_Rate": 0.5942028985507246} {"Template_token": ["", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";"], "File": "SIInstrInfo (2)", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51422, "Length": 40, "Cover_Rate": 0.5797101449275363} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", ")", "return", "nullptr", ";"], "ground_truth": ["NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";"], "File": "SIInstrInfo (2)", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51423, "Length": 36, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "unsigned", "Size", "=", "", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ".", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "instr_end", "(", ")", ";"], "ground_truth": ["while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{"], "File": "SIInstrInfo (2)", "Func": "getInstBundleSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51425, "Length": 45, "Cover_Rate": 0.5487804878048781} {"Template_token": ["", "unsigned", "InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "Opc", ")", ";", "unsigned", "DescSize", "=", "Desc", ".", "getSize", "(", ")", ";", "if", "(", "DescSize", "!=", "", "&&", "DescSize", "!=", "", ")", "return", "DescSize", ";", "if", "(", "isVALU", "(", "MI", ")", "||", "isSALU", "(", "MI", ")", ")", "{", "if", "(", "isFixedSize", "(", "MI", ")", ")", "return", "DescSize", ";", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src0Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", "return", "", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src1Idx", "]", ")", ")", "return", "", ";", "return", "", ";", "}", "if", "(", "DescSize", "==", "", ")", "return", "", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo (2)", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51426, "Length": 205, "Cover_Rate": 0.7118055555555556} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "return", "get", "(", "", ")", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo (2)", "Func": "getKillTerminatorFromPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51427, "Length": 17, "Cover_Rate": 0.3269230769230769} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "return", "get", "(", "", ")", ";", "case", "", ":", "return", "get", "(", "", ")", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo (2)", "Func": "getKillTerminatorFromPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51428, "Length": 25, "Cover_Rate": 0.4807692307692308} {"Template_token": ["", "unsigned", "getMachineCSELookAheadLimit", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo (2)", "Func": "getMachineCSELookAheadLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51429, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "OffsetImm", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "const", "MachineOperand", "*", "Offset0Imm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset0", ")", ";", "const", "MachineOperand", "*", "Offset1Imm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset1", ")", ";", "uint8_t", "Offset0", "=", "Offset0Imm", "->", "getImm", "(", ")", ";", "uint8_t", "Offset1", "=", "Offset1Imm", "->", "getImm", "(", ")", ";", "if", "(", "Offset1", ">", "Offset0", "&&", "Offset1", "-", "Offset0", "==", "", ")", "{", "unsigned", "EltSize", ";", "if", "(", "LdSt", ".", "mayLoad", "(", ")", ")", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "", ")", ")", "/", "", ";", "else", "{", "assert", "(", "LdSt", ".", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", ")", "/", "", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "if", "(", "SOffset", ")", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "isSMRD", "(", "LdSt", ")", ")", "{"], "File": "SIInstrInfo (2)", "Func": "getMemOpBaseRegImmOfs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51430, "Length": 330, "Cover_Rate": 0.5851063829787234} {"Template_token": ["", "uint8_t", "Offset0", "=", "Offset0Imm", "->", "getImm", "(", ")", ";", "uint8_t", "Offset1", "=", "Offset1Imm", "->", "getImm", "(", ")", ";", "if", "(", "Offset1", ">", "Offset0", "&&", "Offset1", "-", "Offset0", "==", "", ")", "{", "unsigned", "EltSize", ";", "if", "(", "LdSt", ".", "mayLoad", "(", ")", ")", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "", ")", ")", "/", "", ";", "else", "{", "assert", "(", "LdSt", ".", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", ")", "/", "", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "if", "(", "SOffset", ")", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "if", "(", "!", "OffsetImm", ")", "return", "false", ";", "const", "MachineOperand", "*", "SBaseReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "sbase", ")", ";", "BaseReg", "=", "SBaseReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isFLAT", "(", "LdSt", ")", ")", "{"], "ground_truth": ["const", "MachineOperand", "*", "VAddr", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";"], "File": "SIInstrInfo (2)", "Func": "getMemOpBaseRegImmOfs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51431, "Length": 341, "Cover_Rate": 0.6046099290780141} {"Template_token": ["", "return", "RI", ".", "isSGPRClass", "(", "DstRC", ")", "?", "", ":", "", ";", "}", "else", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "", "&&", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "", "&&", "!", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{", "return", "", ";", "}"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo (2)", "Func": "getMovOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51432, "Length": 67, "Cover_Rate": 0.6504854368932039} {"Template_token": ["", "return", "MI", ".", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getNamedImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51434, "Length": 13, "Cover_Rate": 0.30952380952380953} {"Template_token": ["", "return", "getNamedOperand", "(", "const_cast", "<", "MachineInstr", "&", ">", "(", "MI", ")", ",", "OpName", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getNamedOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51435, "Length": 16, "Cover_Rate": 0.5} {"Template_token": ["", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "+", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getNumWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51438, "Length": 15, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "unsigned", "getOpSize", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "return", "getOpRegClass", "(", "MI", ",", "OpNo", ")", "->", "getSize", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getOpSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51440, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetRegisterClass", "*", "InstrInfo", "::", "getPreferredSelectRegClass", "(", "unsigned", "Size", ")", "const", "{", "return", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getPreferredSelectRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51441, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "const", "TargetRegisterClass", "*", "InstrInfo", "::", "getPreferredSelectRegClass", "(", "unsigned", "Size", ")", "const", "{", "return", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getPreferredSelectRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51442, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "const", "RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51443, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "const", "RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "RI", ";"], "File": "SIInstrInfo (2)", "Func": "getRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51444, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "uint64_t", "InstrInfo", "::", "getScratchRsrcWords23", "(", ")", "const", "{", "uint64_t", "Rsrc23", "=", "getDefaultRsrcDataFormat", "(", ")", "|", "", "|", "", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "uint64_t", "EltSizeValue", "=", "Log2_32", "(", "ST", ".", "getMaxPrivateElementSize", "(", ")", ")", "-", "", ";", "Rsrc23", "|=", "EltSizeValue", "<<", "", ";", "}", "Rsrc23", "|=", "UINT64_C", "(", "", ")", "<<", "", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "Rsrc23", "&=", "~", "", ";", "return", "Rsrc23", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51445, "Length": 83, "Cover_Rate": 0.9120879120879121} {"Template_token": ["", "uint64_t", "Rsrc23", "=", "getDefaultRsrcDataFormat", "(", ")", "|", "", "|", "", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "uint64_t", "EltSizeValue", "=", "Log2_32", "(", "ST", ".", "getMaxPrivateElementSize", "(", ")", ")", "-", "", ";"], "ground_truth": ["Rsrc23", "|=", "EltSizeValue", "<<", "", ";"], "File": "SIInstrInfo (2)", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51446, "Length": 44, "Cover_Rate": 0.4835164835164835} {"Template_token": ["", "{", "MO_GOTPCREL", ",", "", "}", ",", "{", "MO_GOTPCREL32_LO", ",", "", "}", ",", "{", "MO_GOTPCREL32_HI", ",", "", "}", ",", "{", "MO_REL32_LO", ",", "", "}", ",", "{", "MO_REL32_HI", ",", "", "}", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "File": "SIInstrInfo (2)", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51447, "Length": 37, "Cover_Rate": 0.5} {"Template_token": ["", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_GOTPCREL", ",", "", "}", ",", "{", "MO_GOTPCREL32_LO", ",", "", "}", ",", "{", "MO_GOTPCREL32_HI", ",", "", "}", ",", "{", "MO_REL32_LO", ",", "", "}", ",", "{", "MO_REL32_HI", ",", ""], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51448, "Length": 46, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "TargetIndices", ")", ";"], "File": "SIInstrInfo (2)", "Func": "getSerializableTargetIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51449, "Length": 37, "Cover_Rate": 0.44047619047619047} {"Template_token": ["", "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">>", "InstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{"], "ground_truth": ["static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">", "TargetIndices", "[", "]", "=", "{"], "File": "SIInstrInfo (2)", "Func": "getSerializableTargetIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51450, "Length": 36, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "switch", "(", "Size", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo (2)", "Func": "getSGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51451, "Length": 35, "Cover_Rate": 0.5645161290322581} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInstrInfo (2)", "Func": "getSGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51452, "Length": 34, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "SIInstrInfo (2)", "Func": "getVALUOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51453, "Length": 234, "Cover_Rate": 0.3804878048780488} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getVGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51454, "Length": 30, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "hasAnyModifiersSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51455, "Length": 47, "Cover_Rate": 0.6811594202898551} {"Template_token": ["", "bool", "InstrInfo", "::", "hasModifiers", "(", "unsigned", "Opcode", ")", "const", "{", "return", "", "(", "Opcode", ",", "", "::", "src0_modifiers", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "hasModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51456, "Length": 24, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "InstrInfo", "::", "hasModifiers", "(", "unsigned", "Opcode", ")", "const", "{"], "ground_truth": ["return", "", "(", "Opcode", ",", "", "::", "src0_modifiers", ")", "!=", "-", "", ";"], "File": "SIInstrInfo (2)", "Func": "hasModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51457, "Length": 23, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "bool", "InstrInfo", "::", "hasModifiersSet", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpName", ")", "const", "{"], "ground_truth": ["const", "MachineOperand", "*", "Mods", "=", "getNamedOperand", "(", "MI", ",", "OpName", ")", ";"], "File": "SIInstrInfo (2)", "Func": "hasModifiersSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51459, "Length": 27, "Cover_Rate": 0.7297297297297297} {"Template_token": ["", "bool", "InstrInfo", "::", "hasVALU32BitEncoding", "(", "unsigned", "Opcode", ")", "const", "{", "int", "Op32", "=", "", "(", "Opcode", ")", ";"], "ground_truth": ["if", "(", "Op32", "==", "-", "", ")", "return", "false", ";"], "File": "SIInstrInfo (2)", "Func": "hasVALU32BitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51460, "Length": 28, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "Op32", "==", "-", "", ")", "return", "false", ";", "return", "pseudoToMCOpcode", "(", "Op32", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "hasVALU32BitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51461, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "*", "BytesAdded", ")", "const", "{", "if", "(", "!", "FBB", "&&", "Cond", ".", "empty", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "", ";", "return", "", ";", "}", "if", "(", "Cond", ".", "size", "(", ")", "==", "", "&&", "Cond", "[", "", "]", ".", "isReg", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "add", "(", "Cond", "[", "", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "", ";", "}", "assert", "(", "TBB", "&&", "Cond", "[", "", "]", ".", "isImm", "(", ")", ")", ";", "unsigned", "Opcode", "=", "getBranchOpcode", "(", "static_cast", "<", "BranchPredicate", ">", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "!", "FBB", ")", "{"], "ground_truth": ["Cond", "[", "", "]", ".", "isUndef", "(", ")", ";"], "File": "SIInstrInfo (2)", "Func": "insertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51462, "Length": 177, "Cover_Rate": 0.5331325301204819} {"Template_token": ["", "unsigned", "InstrInfo", "::", "insertEQ", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "SrcReg", ",", "int", "Value", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Value", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "Reg", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "insertEQ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51463, "Length": 83, "Cover_Rate": 0.9540229885057471} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Value", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "Reg", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "insertEQ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51464, "Length": 56, "Cover_Rate": 0.6436781609195402} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addMBB", "(", "&", "DestBB", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ")", ";"], "ground_truth": ["RS", "->", "enterBasicBlockEnd", "(", "MBB", ")", ";"], "File": "SIInstrInfo (2)", "Func": "insertIndirectBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51465, "Length": 149, "Cover_Rate": 0.3706467661691542} {"Template_token": ["", "MachineInstr", "*", "GetPC", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "PCReg", ")", ";", "if", "(", "BrOffset", ">=", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addMBB", "(", "&", "DestBB", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addMBB", "(", "&", "DestBB", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ")", ";"], "ground_truth": ["RS", "->", "enterBasicBlockEnd", "(", "MBB", ")", ";"], "File": "SIInstrInfo (2)", "Func": "insertIndirectBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51466, "Length": 218, "Cover_Rate": 0.5422885572139303} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Value", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["return", "Reg", ";"], "File": "SIInstrInfo (2)", "Func": "insertNE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51468, "Length": 55, "Cover_Rate": 0.632183908045977} {"Template_token": ["", "insertWaitStates", "(", "MBB", ",", "MI", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "insertNoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51470, "Length": 10, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "if", "(", "HasNoTerminator", ")", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Info", "->", "returnsVoid", "(", ")", "?", "", ":", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "insertReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51471, "Length": 33, "Cover_Rate": 0.3173076923076923} {"Template_token": ["", "void", "InstrInfo", "::", "insertReturn", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "MF", "=", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["MachineFunctionInfo", "*", "Info", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "File": "SIInstrInfo (2)", "Func": "insertReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51472, "Length": 33, "Cover_Rate": 0.3173076923076923} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", "==", "&", "", "&&", "", ")", ";", "if", "(", "Cond", ".", "size", "(", ")", "==", "", ")", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "add", "(", "Cond", "[", "", "]", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "}", "else", "if", "(", "Cond", ".", "size", "(", ")", "==", "", ")", "{", "assert", "(", "Cond", "[", "", "]", ".", "isImm", "(", ")", "&&", "", ")", ";", "switch", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", "{", "case", "InstrInfo", "::", "SCC_TRUE", ":", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "SCC_FALSE", ":", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "VCCNZ", ":", "{", "MachineOperand", "RegOp", "=", "Cond", "[", "", "]", ";", "RegOp", ".", "setImplicit", "(", "false", ")", ";", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "add", "(", "RegOp", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "VCCZ", ":", "{", "MachineOperand", "RegOp", "=", "Cond", "[", "", "]", ";", "RegOp", ".", "setImplicit", "(", "false", ")", ";", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "add", "(", "RegOp", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}"], "ground_truth": ["case", "InstrInfo", "::", "EXECNZ", ":", "{"], "File": "SIInstrInfo (2)", "Func": "insertVectorSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51473, "Length": 481, "Cover_Rate": 0.5967741935483871} {"Template_token": ["", "case", "InstrInfo", "::", "VCCZ", ":", "{", "MachineOperand", "RegOp", "=", "Cond", "[", "", "]", ";", "RegOp", ".", "setImplicit", "(", "false", ")", ";", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "add", "(", "RegOp", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "EXECNZ", ":", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "EXECZ", ":", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["break", ";"], "File": "SIInstrInfo (2)", "Func": "insertVectorSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51474, "Length": 311, "Cover_Rate": 0.3858560794044665} {"Template_token": ["", "if", "(", "Count", ">=", "", ")", "Arg", "=", "", ";", "else", "Arg", "=", "Count", "-", "", ";", "Count", "-=", "", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addImm", "(", "Arg", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "insertWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51475, "Length": 42, "Cover_Rate": 0.5060240963855421} {"Template_token": ["", "while", "(", "Count", ">", "", ")", "{", "int", "Arg", ";", "if", "(", "Count", ">=", "", ")", "Arg", "=", "", ";", "else", "Arg", "=", "Count", "-", "", ";", "Count", "-=", "", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addImm", "(", "Arg", ")", ";"], "File": "SIInstrInfo (2)", "Func": "insertWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51476, "Length": 50, "Cover_Rate": 0.6024096385542169} {"Template_token": ["", "return", "!", "MI", ".", "isTerminator", "(", ")", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MI", ".", "modifiesRegister", "(", "", ",", "&", "RI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isBasicBlockPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51477, "Length": 27, "Cover_Rate": 0.627906976744186} {"Template_token": ["", "bool", "InstrInfo", "::", "isBasicBlockPrologue", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "!", "MI", ".", "isTerminator", "(", ")", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MI", ".", "modifiesRegister", "(", "", ",", "&", "RI", ")", ";"], "File": "SIInstrInfo (2)", "Func": "isBasicBlockPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51478, "Length": 38, "Cover_Rate": 0.8837209302325582} {"Template_token": ["", "bool", "InstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "assert", "(", "BranchOp", "!=", "", ")", ";", "BrOffset", "/=", "", ";", "BrOffset", "-=", "", ";"], "ground_truth": ["return", "isIntN", "(", "BranchOffsetBits", ",", "BrOffset", ")", ";"], "File": "SIInstrInfo (2)", "Func": "isBranchOffsetInRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51479, "Length": 36, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "assert", "(", "BranchOp", "!=", "", ")", ";", "BrOffset", "/=", "", ";"], "ground_truth": ["BrOffset", "-=", "", ";"], "File": "SIInstrInfo (2)", "Func": "isBranchOffsetInRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51480, "Length": 15, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51481, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "bool", "isFLAT", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo (2)", "Func": "isFLAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51484, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "InstrInfo", "::", "isFoldableCopy", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "SIInstrInfo (2)", "Func": "isFoldableCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51485, "Length": 31, "Cover_Rate": 0.3263157894736842} {"Template_token": ["", "bool", "InstrInfo", "::", "isFoldableCopy", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumOps", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", ";", "return", "MI", ".", "getNumOperands", "(", ")", "==", "NumOps", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo (2)", "Func": "isFoldableCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51486, "Length": 76, "Cover_Rate": 0.8} {"Template_token": ["", "bool", "InstrInfo", "::", "isHighLatencyInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "return", "isMUBUF", "(", "Opc", ")", "||", "isMTBUF", "(", "Opc", ")", "||", "isMIMG", "(", "Opc", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isHighLatencyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51487, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "InstrInfo", "::", "isHighLatencyInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";"], "File": "SIInstrInfo (2)", "Func": "isHighLatencyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51488, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "if", "(", "OpInfo", ".", "OperandType", "==", "MCOI", "::", "OPERAND_IMMEDIATE", ")", "return", "true", ";", "if", "(", "OpInfo", ".", "RegClass", "<", "", ")", "return", "false", ";", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "isInlineConstant", "(", "MO", ",", "OpInfo", ")", ")", "return", "RI", ".", "opCanUseInlineConstant", "(", "OpInfo", ".", "OperandType", ")", ";"], "ground_truth": ["return", "RI", ".", "opCanUseLiteralConstant", "(", "OpInfo", ".", "OperandType", ")", ";"], "File": "SIInstrInfo (2)", "Func": "isImmOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51489, "Length": 59, "Cover_Rate": 0.49166666666666664} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "(", "MO", ".", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Imm", ")", "||", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "uint32_t", "Trunc", "=", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ";", "return", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}"], "ground_truth": ["default", ":"], "File": "SIInstrInfo (2)", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51490, "Length": 124, "Cover_Rate": 0.4696969696969697} {"Template_token": ["", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isKillTerminator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51491, "Length": 13, "Cover_Rate": 0.38235294117647056} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";"], "File": "SIInstrInfo (2)", "Func": "isLegalRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51492, "Length": 54, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "RC", "=", "TRI", "->", "getSubRegClass", "(", "RC", ",", "MO", ".", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["return", "RI", ".", "getCommonSubClass", "(", "RC", ",", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ")", "==", "RC", ";"], "File": "SIInstrInfo (2)", "Func": "isLegalRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51493, "Length": 100, "Cover_Rate": 0.8130081300813008} {"Template_token": ["", "assert", "(", "MO", ".", "isImm", "(", ")", "||", "MO", ".", "isTargetIndex", "(", ")", "||", "MO", ".", "isFI", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isLegalVSrcOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51494, "Length": 25, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "bool", "InstrInfo", "::", "isLegalVSrcOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "isLegalRegOperand", "(", "MRI", ",", "OpInfo", ",", "MO", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "||", "MO", ".", "isTargetIndex", "(", ")", "||", "MO", ".", "isFI", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isLegalVSrcOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51495, "Length": 65, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "InstrInfo", "::", "isLiteralConstantLike", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MCOperandInfo", "&", "OpInfo", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "!", "isInlineConstant", "(", "MO", ",", "OpInfo", ")", ";", "case", "MachineOperand", "::", "MO_FrameIndex", ":"], "ground_truth": ["case", "MachineOperand", "::", "MO_MachineBasicBlock", ":"], "File": "SIInstrInfo (2)", "Func": "isLiteralConstantLike", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51496, "Length": 58, "Cover_Rate": 0.6823529411764706} {"Template_token": ["", "if", "(", "isMUBUF", "(", "MI", ")", "||", "isVGPRSpill", "(", "MI", ")", ")", "return", "isStackAccess", "(", "MI", ",", "FrameIndex", ")", ";", "if", "(", "isSGPRSpill", "(", "MI", ")", ")", "return", "isSGPRStackAccess", "(", "MI", ",", "FrameIndex", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isLoadFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51497, "Length": 39, "Cover_Rate": 0.5492957746478874} {"Template_token": ["", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", ")", "return", "", ";", "if", "(", "isMUBUF", "(", "MI", ")", "||", "isVGPRSpill", "(", "MI", ")", ")", "return", "isStackAccess", "(", "MI", ",", "FrameIndex", ")", ";", "if", "(", "isSGPRSpill", "(", "MI", ")", ")", "return", "isSGPRStackAccess", "(", "MI", ",", "FrameIndex", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isLoadFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51498, "Length": 51, "Cover_Rate": 0.7183098591549296} {"Template_token": ["", "bool", "InstrInfo", "::", "isLowLatencyInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["return", "isSMRD", "(", "Opc", ")", ";"], "File": "SIInstrInfo (2)", "Func": "isLowLatencyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51500, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "bool", "isMTBUF", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo (2)", "Func": "isMTBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51504, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "isMUBUF", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo (2)", "Func": "isMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51505, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "isMUBUF", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo (2)", "Func": "isMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51506, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "InstrInfo", "::", "isNonUniformBranchInstr", "(", "MachineInstr", "&", "Branch", ")", "const", "{", "return", "Branch", ".", "getOpcode", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isNonUniformBranchInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51508, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "(", "Op", ".", "getReg", "(", ")", "!=", "SGPRUsed", ".", "Reg", "||", "Op", ".", "getSubReg", "(", ")", "!=", "SGPRUsed", ".", "SubReg", ")", "&&", "usesConstantBus", "(", "MRI", ",", "Op", ",", "InstDesc", ".", "OpInfo", "[", "i", "]", ")", ")", "{", "return", "false", ";", "}", "}", "else", "if", "(", "InstDesc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", "==", "", ")", "{", "return", "false", ";", "}", "}", "}", "if", "(", "MO", "->", "isReg", "(", ")", ")", "{", "assert", "(", "DefinedRC", ")", ";", "return", "isLegalRegOperand", "(", "MRI", ",", "OpInfo", ",", "*", "MO", ")", ";", "}", "assert", "(", "MO", "->", "isImm", "(", ")", "||", "MO", "->", "isTargetIndex", "(", ")", "||", "MO", "->", "isFI", "(", ")", ")", ";", "if", "(", "!", "DefinedRC", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo (2)", "Func": "isOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51509, "Length": 173, "Cover_Rate": 0.5179640718562875} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isReallyTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51510, "Length": 18, "Cover_Rate": 0.36} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isReallyTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51511, "Length": 27, "Cover_Rate": 0.54} {"Template_token": ["", "bool", "isSALU", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isSALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51512, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isSALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51513, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "TargetInstrInfo", "::", "isSchedulingBoundary", "(", "MI", ",", "MBB", ",", "MF", ")", "||", "MI", ".", "modifiesRegister", "(", "", ",", "&", "RI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "changesVGPRIndexingMode", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isSchedulingBoundary", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51514, "Length": 44, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "assert", "(", "Addr", "&&", "Addr", "->", "isFI", "(", ")", ")", ";", "FrameIndex", "=", "Addr", "->", "getIndex", "(", ")", ";"], "ground_truth": ["return", "getNamedOperand", "(", "MI", ",", "", "::", "data", ")", "->", "getReg", "(", ")", ";"], "File": "SIInstrInfo (2)", "Func": "isSGPRStackAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51516, "Length": 33, "Cover_Rate": 0.4852941176470588} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51517, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "bool", "isSMRD", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo (2)", "Func": "isSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51518, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "isSOP2", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo (2)", "Func": "isSOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51521, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "isSOPC", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isSOPC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51523, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "bool", "isSOPK", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo (2)", "Func": "isSOPK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51525, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "isSOPK", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isSOPK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51526, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isSOPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51528, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "assert", "(", "!", "MI", ".", "memoperands_empty", "(", ")", "&&", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", ";", "FrameIndex", "=", "Addr", "->", "getIndex", "(", ")", ";"], "ground_truth": ["return", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";"], "File": "SIInstrInfo (2)", "Func": "isStackAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51529, "Length": 49, "Cover_Rate": 0.48514851485148514} {"Template_token": ["", "if", "(", "isMUBUF", "(", "MI", ")", "||", "isVGPRSpill", "(", "MI", ")", ")", "return", "isStackAccess", "(", "MI", ",", "FrameIndex", ")", ";", "if", "(", "isSGPRSpill", "(", "MI", ")", ")", "return", "isSGPRStackAccess", "(", "MI", ",", "FrameIndex", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isStoreToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51530, "Length": 39, "Cover_Rate": 0.5492957746478874} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo (2)", "Func": "isStride64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51531, "Length": 17, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo (2)", "Func": "isStride64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51532, "Length": 14, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "static", "bool", "isSubRegOf", "(", "const", "RegisterInfo", "&", "TRI", ",", "const", "MachineOperand", "&", "SuperVec", ",", "const", "MachineOperand", "&", "SubReg", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SubReg", ".", "getReg", "(", ")", ")", ")", "return", "TRI", ".", "isSubRegister", "(", "SuperVec", ".", "getReg", "(", ")", ",", "SubReg", ".", "getReg", "(", ")", ")", ";", "return", "SubReg", ".", "getSubReg", "(", ")", "!=", "", "&&", "SubReg", ".", "getReg", "(", ")", "==", "SuperVec", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isSubRegOf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51533, "Length": 73, "Cover_Rate": 0.9733333333333334} {"Template_token": ["", "bool", "isVALU", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo (2)", "Func": "isVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51534, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51535, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isVGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51536, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isVGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51537, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isVOP1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51539, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "bool", "isVOP2", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo (2)", "Func": "isVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51540, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "isVOP2", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51541, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51542, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isVOPC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51544, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "if", "(", "DstRC", "==", "OpRC", ")", "return", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "InsertMBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "add", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setSubReg", "(", "", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";"], "ground_truth": ["if", "(", "!", "Def", ")", "return", ";"], "File": "SIInstrInfo (2)", "Func": "legalizeGenericOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51548, "Length": 75, "Cover_Rate": 0.43352601156069365} {"Template_token": ["", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRReg", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", ")", "legalizeOpWithMove", "(", "MI", ",", "Src0Idx", ")", ";", "}", "if", "(", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src1", ")", ")", "return", ";", "if", "(", "Opc", "==", "", "&&", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "return", ";", "}", "if", "(", "HasImplicitSGPR", "||", "!", "MI", ".", "isCommutable", "(", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";"], "ground_truth": ["if", "(", "(", "!", "Src1", ".", "isImm", "(", ")", "&&", "!", "Src1", ".", "isReg", "(", ")", ")", "||", "!", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src0", ")", ")", "{"], "File": "SIInstrInfo (2)", "Func": "legalizeOperandsVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51550, "Length": 212, "Cover_Rate": 0.4335378323108384} {"Template_token": ["", "int", "VOP3Idx", "[", "", "]", "=", "{", "", "(", "Opc", ",", "", "::", "src0", ")", ",", "", "(", "Opc", ",", "", "::", "src1", ")", ",", "", "(", "Opc", ",", "", "::", "src2", ")", "}", ";", "unsigned", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{"], "File": "SIInstrInfo (2)", "Func": "legalizeOperandsVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51551, "Length": 60, "Cover_Rate": 0.31088082901554404} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RCID", ")", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Opcode", "=", "", ";", "else", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "Opcode", "=", "", ";", "const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "RC", ")", ";", "if", "(", "RI", ".", "getCommonSubClass", "(", "&", "", ",", "VRC", ")", ")", "VRC", "=", "&", "", ";", "else", "VRC", "=", "&", "", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "VRC", ")", ";", "DebugLoc", "DL", "=", "MBB", "->", "findDebugLoc", "(", "I", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "Reg", ")", ".", "add", "(", "MO", ")", ";"], "File": "SIInstrInfo (2)", "Func": "legalizeOpWithMove", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51552, "Length": 124, "Cover_Rate": 0.5610859728506787} {"Template_token": ["", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Opcode", "=", "", ";", "else", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "Opcode", "=", "", ";", "const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "RC", ")", ";", "if", "(", "RI", ".", "getCommonSubClass", "(", "&", "", ",", "VRC", ")", ")", "VRC", "=", "&", "", ";", "else", "VRC", "=", "&", "", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "VRC", ")", ";", "DebugLoc", "DL", "=", "MBB", "->", "findDebugLoc", "(", "I", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "Reg", ")", ".", "add", "(", "MO", ")", ";"], "File": "SIInstrInfo (2)", "Func": "legalizeOpWithMove", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51553, "Length": 107, "Cover_Rate": 0.4841628959276018} {"Template_token": ["", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "", ")", ";", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51554, "Length": 217, "Cover_Rate": 0.5191387559808612} {"Template_token": ["", "void", "InstrInfo", "::", "lowerScalarAbs", "(", "SetVectorType", "&", "Worklist", ",", "MachineInstr", "&", "Inst", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "Inst", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "DebugLoc", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";"], "File": "SIInstrInfo (2)", "Func": "lowerScalarAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51555, "Length": 78, "Cover_Rate": 0.3786407766990291} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "Inst", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "DebugLoc", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SubOp", "=", "ST", ".", "hasAddNoCarry", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "SubOp", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "TmpReg", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "lowerScalarAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51556, "Length": 181, "Cover_Rate": 0.8786407766990292} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", ".", "getRegClass", "(", "DestReg", ")", ";", "if", "(", "RegClass", "==", "&", "", "||", "RegClass", "==", "&", "", "||", "RegClass", "==", "&", "", "||", "RegClass", "==", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "if", "(", "RegClass", "==", "&", "", "||", "RegClass", "==", "&", "", "||", "RegClass", "==", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "if", "(", "RegClass", "==", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "RegClass", "==", "&", "", ")", "{"], "File": "SIInstrInfo (2)", "Func": "materializeImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51557, "Length": 155, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "isFLAT", "(", "MI", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "true", ";"], "File": "SIInstrInfo (2)", "Func": "mayAccessFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51558, "Length": 22, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "for", "(", "const", "MachineMemOperand", "*", "MMO", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "if", "(", "MMO", "->", "getAddrSpace", "(", ")", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "mayAccessFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51559, "Length": 34, "Cover_Rate": 0.5} {"Template_token": ["", "auto", "MO1", "=", "*", "MI1", ".", "memoperands_begin", "(", ")", ";", "auto", "MO2", "=", "*", "MI2", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MO1", "->", "getAddrSpace", "(", ")", "!=", "MO2", "->", "getAddrSpace", "(", ")", ")", "return", "false", ";", "auto", "Base1", "=", "MO1", "->", "getValue", "(", ")", ";", "auto", "Base2", "=", "MO2", "->", "getValue", "(", ")", ";", "if", "(", "!", "Base1", "||", "!", "Base2", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI1", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Base1", "=", "GetUnderlyingObject", "(", "Base1", ",", "DL", ")", ";", "Base2", "=", "GetUnderlyingObject", "(", "Base1", ",", "DL", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "UndefValue", ">", "(", "Base1", ")", "||", "isa", "<", "UndefValue", ">", "(", "Base2", ")", ")", "return", "false", ";"], "File": "SIInstrInfo (2)", "Func": "memOpsHaveSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51560, "Length": 140, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "*", "MI1", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Base1", "=", "GetUnderlyingObject", "(", "Base1", ",", "DL", ")", ";", "Base2", "=", "GetUnderlyingObject", "(", "Base1", ",", "DL", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "Base1", ")", "||", "isa", "<", "UndefValue", ">", "(", "Base2", ")", ")", "return", "false", ";", "return", "Base1", "==", "Base2", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "memOpsHaveSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51561, "Length": 80, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "Inst", ".", "getParent", "(", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "unsigned", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "ImmReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "Src0", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "add", "(", "Src1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ImmReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "Src0", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "add", "(", "Src1", ")", ".", "addReg", "(", "ImmReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";"], "ground_truth": ["addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "File": "SIInstrInfo (2)", "Func": "movePackToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51562, "Length": 405, "Cover_Rate": 0.8617021276595744} {"Template_token": ["", "unsigned", "NewOpc", "=", "Opc", "==", "", "?", "", ":", "", ";", "assert", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "Inst", ".", "RemoveOperand", "(", "", ")", ";", "Inst", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "Inst", ".", "addImplicitDefUseOperands", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "OldDstReg", ",", "ResultReg", ")", ";", "legalizeOperands", "(", "Inst", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo (2)", "Func": "moveScalarAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51563, "Length": 86, "Cover_Rate": 0.441025641025641} {"Template_token": ["", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "unsigned", "NewOpc", "=", "Opc", "==", "", "?", "", ":", "", ";", "assert", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "Inst", ".", "RemoveOperand", "(", "", ")", ";", "Inst", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "Inst", ".", "addImplicitDefUseOperands", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "OldDstReg", ",", "ResultReg", ")", ";", "legalizeOperands", "(", "Inst", ")", ";"], "ground_truth": ["addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "File": "SIInstrInfo (2)", "Func": "moveScalarAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51564, "Length": 90, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "unsigned", "Opc0", "=", "N0", "->", "getMachineOpcode", "(", ")", ";", "unsigned", "Opc1", "=", "N1", "->", "getMachineOpcode", "(", ")", ";", "int", "Op0Idx", "=", "", "(", "Opc0", ",", "OpName", ")", ";", "int", "Op1Idx", "=", "", "(", "Opc1", ",", "OpName", ")", ";", "if", "(", "Op0Idx", "==", "-", "", "&&", "Op1Idx", "==", "-", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "(", "Op0Idx", "==", "-", "", "&&", "Op1Idx", "!=", "-", "", ")", "||", "(", "Op1Idx", "==", "-", "", "&&", "Op0Idx", "!=", "-", "", ")", ")", "return", "false", ";"], "File": "SIInstrInfo (2)", "Func": "nodesHaveSameOperandValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51566, "Length": 82, "Cover_Rate": 0.6612903225806451} {"Template_token": ["", "int", "LowOffset", "=", "OffsetA", "<", "OffsetB", "?", "OffsetA", ":", "OffsetB", ";", "int", "HighOffset", "=", "OffsetA", "<", "OffsetB", "?", "OffsetB", ":", "OffsetA", ";", "int", "LowWidth", "=", "(", "LowOffset", "==", "OffsetA", ")", "?", "WidthA", ":", "WidthB", ";"], "ground_truth": ["return", "LowOffset", "+", "LowWidth", "<=", "HighOffset", ";"], "File": "SIInstrInfo (2)", "Func": "offsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51567, "Length": 42, "Cover_Rate": 0.7} {"Template_token": ["", "int", "LowWidth", "=", "(", "LowOffset", "==", "OffsetA", ")", "?", "WidthA", ":", "WidthB", ";", "return", "LowOffset", "+", "LowWidth", "<=", "HighOffset", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "offsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51568, "Length": 21, "Cover_Rate": 0.35} {"Template_token": ["", "CondReg", ".", "setIsUndef", "(", "OrigCond", ".", "isUndef", "(", ")", ")", ";", "CondReg", ".", "setIsKill", "(", "OrigCond", ".", "isKill", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "preserveCondRegFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51569, "Length": 23, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "unsigned", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "SGPR", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";", "SRegs", ".", "push_back", "(", "SGPR", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "MIB", ".", "addReg", "(", "SRegs", "[", "i", "]", ")", ";", "MIB", ".", "addImm", "(", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51571, "Length": 124, "Cover_Rate": 0.5585585585585585} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "SGPR", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";", "SRegs", ".", "push_back", "(", "SGPR", ")", ";", "}"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ";"], "File": "SIInstrInfo (2)", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51572, "Length": 101, "Cover_Rate": 0.45495495495495497} {"Template_token": ["", "unsigned", "RemovedSize", "=", "", ";", "while", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "I", ")", ";"], "ground_truth": ["if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "SIInstrInfo (2)", "Func": "removeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51573, "Length": 39, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "unsigned", "Count", "=", "", ";", "unsigned", "RemovedSize", "=", "", ";", "while", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "I", ")", ";"], "ground_truth": ["if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "SIInstrInfo (2)", "Func": "removeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51574, "Length": 55, "Cover_Rate": 0.4824561403508772} {"Template_token": ["", "int", "Src1ModIdx", "=", "", "(", "Opc", ",", "", "::", "src1_modifiers", ")", ";", "int", "Src2ModIdx", "=", "", "(", "Opc", ",", "", "::", "src2_modifiers", ")", ";", "MI", ".", "RemoveOperand", "(", "Src2ModIdx", ")", ";", "MI", ".", "RemoveOperand", "(", "Src1ModIdx", ")", ";"], "ground_truth": ["MI", ".", "RemoveOperand", "(", "Src0ModIdx", ")", ";"], "File": "SIInstrInfo (2)", "Func": "removeModOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51575, "Length": 45, "Cover_Rate": 0.5113636363636364} {"Template_token": ["", "int", "Src1ModIdx", "=", "", "(", "Opc", ",", "", "::", "src1_modifiers", ")", ";", "int", "Src2ModIdx", "=", "", "(", "Opc", ",", "", "::", "src2_modifiers", ")", ";", "MI", ".", "RemoveOperand", "(", "Src2ModIdx", ")", ";", "MI", ".", "RemoveOperand", "(", "Src1ModIdx", ")", ";"], "ground_truth": ["MI", ".", "RemoveOperand", "(", "Src0ModIdx", ")", ";"], "File": "SIInstrInfo (2)", "Func": "removeModOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51576, "Length": 45, "Cover_Rate": 0.5113636363636364} {"Template_token": ["", "LLVMContext", "&", "C", "=", "MF", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "diagnose", "(", "IllegalCopy", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "SIInstrInfo (2)", "Func": "reportIllegalCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51577, "Length": 49, "Cover_Rate": 0.44144144144144143} {"Template_token": ["", "bool", "InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "size", "(", ")", "!=", "", ")", "{", "return", "true", ";", "}", "if", "(", "Cond", "[", "", "]", ".", "isImm", "(", ")", ")", "{", "Cond", "[", "", "]", ".", "setImm", "(", "-", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "reverseBranchCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51578, "Length": 63, "Cover_Rate": 0.9402985074626866} {"Template_token": ["", "bool", "InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "size", "(", ")", "!=", "", ")", "{", "return", "true", ";", "}", "if", "(", "Cond", "[", "", "]", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["Cond", "[", "", "]", ".", "setImm", "(", "-", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";"], "File": "SIInstrInfo (2)", "Func": "reverseBranchCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51579, "Length": 59, "Cover_Rate": 0.8805970149253731} {"Template_token": ["", "bool", "InstrInfo", "::", "shouldClusterMemOps", "(", "MachineInstr", "&", "FirstLdSt", ",", "unsigned", "BaseReg1", ",", "MachineInstr", "&", "SecondLdSt", ",", "unsigned", "BaseReg2", ",", "unsigned", "NumLoads", ")", "const", "{", "if", "(", "!", "memOpsHaveSameBasePtr", "(", "FirstLdSt", ",", "BaseReg1", ",", "SecondLdSt", ",", "BaseReg2", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "FirstDst", "=", "nullptr", ";", "const", "MachineOperand", "*", "SecondDst", "=", "nullptr", ";", "if", "(", "(", "isMUBUF", "(", "FirstLdSt", ")", "&&", "isMUBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isMTBUF", "(", "FirstLdSt", ")", "&&", "isMTBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isFLAT", "(", "FirstLdSt", ")", "&&", "isFLAT", "(", "SecondLdSt", ")", ")", ")", "{", "const", "unsigned", "MaxGlobalLoadCluster", "=", "", ";", "if", "(", "NumLoads", ">", "MaxGlobalLoadCluster", ")", "return", "false", ";", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdata", ")", ";", "if", "(", "!", "FirstDst", ")", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdata", ")", ";", "if", "(", "!", "SecondDst", ")", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdst", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdst", ")", ";"], "ground_truth": ["SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdst", ")", ";"], "File": "SIInstrInfo (2)", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51580, "Length": 237, "Cover_Rate": 0.7292307692307692} {"Template_token": ["", "static", "bool", "shouldReadExec", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "InstrInfo", "::", "isVALU", "(", "MI", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo (2)", "Func": "shouldReadExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51581, "Length": 44, "Cover_Rate": 0.43564356435643564} {"Template_token": ["", "}"], "ground_truth": ["if", "(", "InstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "InstrInfo", "::", "isSALU", "(", "MI", ")", "||", "InstrInfo", "::", "isSMRD", "(", "MI", ")", ")", "return", "false", ";"], "File": "SIInstrInfo (2)", "Func": "shouldReadExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51582, "Length": 31, "Cover_Rate": 0.3069306930693069} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "InstrInfo", "(", "ST", ")", ",", "RI", "(", "ST", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "SIInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51583, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "InstrInfo", "(", "ST", ")", ",", "RI", "(", "ST", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "SIInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51584, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "LoOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "LoOpc", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "unsigned", "HiOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "HiOpc", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "legalizeOperands", "(", "*", "LoHalf", ")", ";"], "ground_truth": ["legalizeOperands", "(", "*", "HiHalf", ")", ";"], "File": "SIInstrInfo (2)", "Func": "splitScalar64BitAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51585, "Length": 226, "Cover_Rate": 0.444007858546169} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "Inst", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "DebugLoc", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "Src", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "unsigned", "MidReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "TargetRegisterClass", "*", "SrcSubRC", "=", "RI", ".", "getSubRegClass", "(", "SrcRC", ",", "", ")", ";", "MachineOperand", "SrcRegSub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "", ",", "SrcSubRC", ")", ";", "MachineOperand", "SrcRegSub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "", ",", "SrcSubRC", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "MidReg", ")", ".", "add", "(", "SrcRegSub0", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo (2)", "Func": "splitScalar64BitBCNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51586, "Length": 193, "Cover_Rate": 0.7201492537313433} {"Template_token": ["", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "", ")", ">>", "", ";", "(", "void", ")", "Offset", ";", "assert", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "BitWidth", "<=", "", "&&", "Offset", "==", "", "&&", "", ")", ";", "if", "(", "BitWidth", "<", "", ")", "{", "unsigned", "MidRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "MidRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "MidRegLo", ")", ".", "addReg", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "BitWidth", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "MidRegHi", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MidRegLo", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "ResultReg", ")", ".", "addReg", "(", "MidRegLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MidRegHi", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";", "return", ";", "}", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "SIInstrInfo (2)", "Func": "splitScalar64BitBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51587, "Length": 232, "Cover_Rate": 0.4978540772532189} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "MidRegHi", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MidRegLo", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "ResultReg", ")", ".", "addReg", "(", "MidRegLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MidRegHi", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";", "return", ";", "}", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo (2)", "Func": "splitScalar64BitBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51588, "Length": 202, "Cover_Rate": 0.4334763948497854} {"Template_token": ["", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "LoHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "HiHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo (2)", "Func": "splitScalar64BitBinaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51589, "Length": 174, "Cover_Rate": 0.3678646934460888} {"Template_token": ["", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "Opcode", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "Src0", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "Src1", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";"], "File": "SIInstrInfo (2)", "Func": "splitScalar64BitBinaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51590, "Length": 189, "Cover_Rate": 0.39957716701902746} {"Template_token": ["", "void", "InstrInfo", "::", "splitScalar64BitUnaryOp", "(", "SetVectorType", "&", "Worklist", ",", "MachineInstr", "&", "Inst", ",", "unsigned", "Opcode", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "Inst", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "Opcode", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "Src0", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";"], "File": "SIInstrInfo (2)", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51591, "Length": 164, "Cover_Rate": 0.4699140401146132} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ";"], "File": "SIInstrInfo (2)", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51592, "Length": 148, "Cover_Rate": 0.42406876790830944} {"Template_token": ["", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["return", ";"], "File": "SIInstrInfo (2)", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51593, "Length": 155, "Cover_Rate": 0.32426778242677823} {"Template_token": ["", "void", "InstrInfo", "::", "swapOperands", "(", "MachineInstr", "&", "Inst", ")", "const", "{", "assert", "(", "Inst", ".", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "MachineOperand", "Op1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "Inst", ".", "RemoveOperand", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "Op1", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "swapOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51594, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "IsUndef", "=", "RegOp", ".", "isUndef", "(", ")", ";", "bool", "IsDebug", "=", "RegOp", ".", "isDebug", "(", ")", ";", "if", "(", "NonRegOp", ".", "isImm", "(", ")", ")", "RegOp", ".", "ChangeToImmediate", "(", "NonRegOp", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "NonRegOp", ".", "isFI", "(", ")", ")", "RegOp", ".", "ChangeToFrameIndex", "(", "NonRegOp", ".", "getIndex", "(", ")", ")", ";", "else", "return", "nullptr", ";", "NonRegOp", ".", "ChangeToRegister", "(", "Reg", ",", "false", ",", "false", ",", "IsKill", ",", "IsDead", ",", "IsUndef", ",", "IsDebug", ")", ";"], "ground_truth": ["NonRegOp", ".", "setSubReg", "(", "SubReg", ")", ";"], "File": "SIInstrInfo (2)", "Func": "swapRegAndNonRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51595, "Length": 87, "Cover_Rate": 0.5958904109589042} {"Template_token": ["", "bool", "InstrInfo", "::", "swapSourceModifiers", "(", "MachineInstr", "&", "MI", ",", "MachineOperand", "&", "Src0", ",", "unsigned", "Src0OpName", ",", "MachineOperand", "&", "Src1", ",", "unsigned", "Src1OpName", ")", "const", "{", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "Src0OpName", ")", ";", "if", "(", "!", "Src0Mods", ")", "return", "false", ";", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "Src1OpName", ")", ";", "assert", "(", "Src1Mods", "&&", "", ")", ";", "int", "Src0ModsVal", "=", "Src0Mods", "->", "getImm", "(", ")", ";"], "ground_truth": ["int", "Src1ModsVal", "=", "Src1Mods", "->", "getImm", "(", ")", ";"], "File": "SIInstrInfo (2)", "Func": "swapSourceModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51596, "Length": 80, "Cover_Rate": 0.8163265306122449} {"Template_token": ["", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", ".", "use_begin", "(", "DstReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "UseMI", "=", "*", "I", "->", "getParent", "(", ")", ";", "if", "(", "!", "canReadVGPR", "(", "UseMI", ",", "I", ".", "getOperandNo", "(", ")", ")", ")", "{", "Worklist", ".", "push_back", "(", "&", "UseMI", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51598, "Length": 66, "Cover_Rate": 0.7415730337078652} {"Template_token": ["", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", ".", "use_begin", "(", "DstReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "UseMI", "=", "*", "I", "->", "getParent", "(", ")", ";"], "ground_truth": ["if", "(", "!", "canReadVGPR", "(", "UseMI", ",", "I", ".", "getOperandNo", "(", ")", ")", ")", "{"], "File": "SIInstrInfo (3)", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51599, "Length": 56, "Cover_Rate": 0.6292134831460674} {"Template_token": ["", "if", "(", "findChainOperand", "(", "Load0", ")", "!=", "findChainOperand", "(", "Load1", ")", ")", "return", "false", ";", "Offset0", "=", "Load0Offset", "->", "getZExtValue", "(", ")", ";", "Offset1", "=", "Load1Offset", "->", "getZExtValue", "(", ")", ";", "return", "true", ";", "}", "if", "(", "(", "isMUBUF", "(", "Opc0", ")", "||", "isMTBUF", "(", "Opc0", ")", ")", "&&", "(", "isMUBUF", "(", "Opc1", ")", "||", "isMTBUF", "(", "Opc1", ")", ")", ")", "{", "if", "(", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "", "::", "soffset", ")", "||", "findChainOperand", "(", "Load0", ")", "!=", "findChainOperand", "(", "Load1", ")", "||", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "", "::", "vaddr", ")", "||", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "", "::", "srsrc", ")", ")", "return", "false", ";", "int", "OffIdx0", "=", "", "(", "Opc0", ",", "", "::", "offset", ")", ";", "int", "OffIdx1", "=", "", "(", "Opc1", ",", "", "::", "offset", ")", ";", "if", "(", "OffIdx0", "==", "-", "", "||", "OffIdx1", "==", "-", "", ")", "return", "false", ";", "--", "OffIdx0", ";", "--", "OffIdx1", ";", "SDValue", "Off0", "=", "Load0", "->", "getOperand", "(", "OffIdx0", ")", ";", "SDValue", "Off1", "=", "Load1", "->", "getOperand", "(", "OffIdx1", ")", ";"], "ground_truth": ["if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Off0", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Off1", ")", ")", "return", "false", ";"], "File": "SIInstrInfo (3)", "Func": "areLoadsFromSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51600, "Length": 201, "Cover_Rate": 0.3532513181019332} {"Template_token": ["", "bool", "InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "*", "MIa", ",", "MachineInstr", "*", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "assert", "(", "MIa", "&&", "(", "MIa", "->", "mayLoad", "(", ")", "||", "MIa", "->", "mayStore", "(", ")", ")", "&&", "", ")", ";", "assert", "(", "MIb", "&&", "(", "MIb", "->", "mayLoad", "(", ")", "||", "MIb", "->", "mayStore", "(", ")", ")", "&&", "", ")", ";", "if", "(", "MIa", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", "->", "hasOrderedMemoryRef", "(", ")", "||", "MIb", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "*", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "*", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "*", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "*", "MIa", ")", "||", "isMTBUF", "(", "*", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "*", "MIb", ")", "||", "isMTBUF", "(", "*", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "*", "MIb", ")", "&&", "!", "isSMRD", "(", "*", "MIb", ")", ";", "}", "if", "(", "isSMRD", "(", "*", "MIa", ")", ")", "{"], "ground_truth": ["if", "(", "isSMRD", "(", "*", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";"], "File": "SIInstrInfo (3)", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51601, "Length": 207, "Cover_Rate": 0.7870722433460076} {"Template_token": ["", "if", "(", "MIa", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", "->", "hasOrderedMemoryRef", "(", ")", "||", "MIb", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "*", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "*", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "*", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "*", "MIa", ")", "||", "isMTBUF", "(", "*", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "*", "MIb", ")", "||", "isMTBUF", "(", "*", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "*", "MIb", ")", "&&", "!", "isSMRD", "(", "*", "MIb", ")", ";", "}", "if", "(", "isSMRD", "(", "*", "MIa", ")", ")", "{", "if", "(", "isSMRD", "(", "*", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "*", "MIb", ")", "&&", "!", "isMUBUF", "(", "*", "MIa", ")", "&&", "!", "isMTBUF", "(", "*", "MIa", ")", ";", "}", "if", "(", "isFLAT", "(", "*", "MIa", ")", ")", "{", "if", "(", "isFLAT", "(", "*", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo (3)", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51602, "Length": 197, "Cover_Rate": 0.7490494296577946} {"Template_token": ["", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "if", "(", "SubIdx", "==", "", ")", "return", "MachineOperand", "::", "CreateImm", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", ";", "if", "(", "SubIdx", "==", "", ")", "return", "MachineOperand", "::", "CreateImm", "(", "Op", ".", "getImm", "(", ")", ">>", "", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInstrInfo (3)", "Func": "buildExtractSubRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51603, "Length": 54, "Cover_Rate": 0.4462809917355372} {"Template_token": ["", "MachineOperand", "InstrInfo", "::", "buildExtractSubRegOrImm", "(", "MachineBasicBlock", "::", "iterator", "MII", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineOperand", "&", "Op", ",", "const", "TargetRegisterClass", "*", "SuperRC", ",", "unsigned", "SubIdx", ",", "const", "TargetRegisterClass", "*", "SubRC", ")", "const", "{", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["if", "(", "SubIdx", "==", "", ")", "return", "MachineOperand", "::", "CreateImm", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", ";"], "File": "SIInstrInfo (3)", "Func": "buildExtractSubRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51604, "Length": 62, "Cover_Rate": 0.512396694214876} {"Template_token": ["", "MachineInstrBuilder", "InstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", "const", "DebugLoc", "&", "DL", "=", "MBB", "->", "findDebugLoc", "(", "I", ")", ";"], "ground_truth": ["unsigned", "IndirectBaseReg", "=", "", ".", "getRegister", "(", "getIndirectIndexBegin", "(", "*", "MBB", "->", "getParent", "(", ")", ")", ")", ";"], "File": "SIInstrInfo (3)", "Func": "buildIndirectRead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51605, "Length": 55, "Cover_Rate": 0.4954954954954955} {"Template_token": ["", "unsigned", "IndirectBaseReg", "=", "", ".", "getRegister", "(", "getIndirectIndexBegin", "(", "*", "MBB", "->", "getParent", "(", ")", ")", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "IndirectBaseReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo (3)", "Func": "buildIndirectRead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51606, "Length": 69, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "unsigned", "IndirectBaseReg", "=", "", ".", "getRegister", "(", "getIndirectIndexBegin", "(", "*", "MBB", "->", "getParent", "(", ")", ")", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "IndirectBaseReg", ",", "RegState", "::", "Define", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "IndirectBaseReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "ValueReg", ")", ";"], "File": "SIInstrInfo (3)", "Func": "buildIndirectWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51607, "Length": 73, "Cover_Rate": 0.6347826086956522} {"Template_token": ["", "MachineInstr", "*", "InstrInfo", "::", "buildMovInstr", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ")", "const", "{", "return", "BuildMI", "(", "*", "MBB", ",", "I", ",", "MBB", "->", "findDebugLoc", "(", "I", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "buildMovInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51610, "Length": 52, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "assert", "(", "Channel", "==", "", ")", ";", "return", "RegIndex", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "calculateIndirectAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51611, "Length": 11, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "unsigned", "WavefrontSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "unsigned", "TIDReg", "=", "MFI", "->", "getTIDReg", "(", ")", ";", "if", "(", "!", "MFI", "->", "hasCalculatedTID", "(", ")", ")", "{", "MachineBasicBlock", "&", "Entry", "=", "MBB", ".", "getParent", "(", ")", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "Entry", ".", "front", "(", ")", ";", "DebugLoc", "DL", "=", "Insert", "->", "getDebugLoc", "(", ")", ";", "TIDReg", "=", "RI", ".", "findUnusedRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "&", "", ")", ";", "if", "(", "TIDReg", "==", "", ")", "return", "TIDReg", ";", "if", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", "&&", "WorkGroupSize", ">", "WavefrontSize", ")", "{", "unsigned", "TIDIGXReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_X", ")", ";", "unsigned", "TIDIGYReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_Y", ")", ";", "unsigned", "TIDIGZReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_Z", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "&", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TIDReg", ")", ";"], "File": "SIInstrInfo (3)", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51612, "Length": 479, "Cover_Rate": 0.7170658682634731} {"Template_token": ["", "unsigned", "BaseReg1", ",", "Offset1", ";", "if", "(", "getMemOpBaseRegImmOfs", "(", "MIa", ",", "BaseReg0", ",", "Offset0", ",", "&", "RI", ")", "&&", "getMemOpBaseRegImmOfs", "(", "MIb", ",", "BaseReg1", ",", "Offset1", ",", "&", "RI", ")", ")", "{", "assert", "(", "MIa", "->", "hasOneMemOperand", "(", ")", "&&", "MIb", "->", "hasOneMemOperand", "(", ")", "&&", "", ")", ";"], "ground_truth": ["unsigned", "Width0", "=", "(", "*", "MIa", "->", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";"], "File": "SIInstrInfo (3)", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51613, "Length": 65, "Cover_Rate": 0.5078125} {"Template_token": ["", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "isVOP2", "(", "*", "MI", ")", ")", "{", "const", "MCInstrDesc", "&", "InstrDesc", "=", "MI", "->", "getDesc", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "!", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src0", ")", ")", "return", "nullptr", ";", "}", "if", "(", "!", "Src1", ".", "isReg", "(", ")", ")", "{", "if", "(", "NewMI", "||", "!", "Src1", ".", "isImm", "(", ")", "||", "(", "!", "isVOP2", "(", "*", "MI", ")", "&&", "!", "isVOP3", "(", "*", "MI", ")", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0_modifiers", ")", ")", "{", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1_modifiers", ")", ";", "int", "Src0ModsVal", "=", "Src0Mods", "->", "getImm", "(", ")", ";", "if", "(", "!", "Src1Mods", "&&", "Src0ModsVal", "!=", "", ")", "return", "nullptr", ";", "int", "Src1ModsVal", "=", "Src1Mods", "->", "getImm", "(", ")", ";", "assert", "(", "(", "Src1ModsVal", "==", "", ")", "&&", "", ")", ";", "Src1Mods", "->", "setImm", "(", "Src0ModsVal", ")", ";", "Src0Mods", "->", "setImm", "(", "Src1ModsVal", ")", ";", "}", "unsigned", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "unsigned", "SubReg", "=", "Src0", ".", "getSubReg", "(", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", ")", "Src0", ".", "ChangeToImmediate", "(", "Src1", ".", "getImm", "(", ")", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "Src1", ".", "setSubReg", "(", "SubReg", ")", ";", "}", "else", "{", "MI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx0", ",", "OpIdx1", ")", ";", "}", "if", "(", "MI", ")", "MI", "->", "setDesc", "(", "get", "(", "CommutedOpcode", ")", ")", ";"], "ground_truth": ["return", "MI", ";"], "File": "SIInstrInfo (3)", "Func": "commuteInstructionImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51614, "Length": 295, "Cover_Rate": 0.6526548672566371} {"Template_token": ["", "int", "NewOpc", ";", "NewOpc", "=", "", "(", "Opcode", ")", ";", "if", "(", "NewOpc", "!=", "-", "", ")", "return", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", "?", "NewOpc", ":", "-", "", ";", "NewOpc", "=", "", "(", "Opcode", ")", ";"], "ground_truth": ["if", "(", "NewOpc", "!=", "-", "", ")", "return", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", "?", "NewOpc", ":", "-", "", ";"], "File": "SIInstrInfo (3)", "Func": "commuteOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51615, "Length": 59, "Cover_Rate": 0.6629213483146067} {"Template_token": ["", "case", "", ":", "{", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "*", "Src0", ",", "", ")", ")", "return", "nullptr", ";", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "dst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", ";"], "ground_truth": ["const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1", ")", ";"], "File": "SIInstrInfo (3)", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51616, "Length": 88, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "default", ":", "return", "nullptr", ";", "case", "", ":", "break", ";", "case", "", ":", "{", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "*", "Src0", ",", "", ")", ")", "return", "nullptr", ";", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "dst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", ";"], "ground_truth": ["const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1", ")", ";"], "File": "SIInstrInfo (3)", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51617, "Length": 98, "Cover_Rate": 0.4224137931034483} {"Template_token": ["", "unsigned", "Src1", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "SrcCond", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstLo", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src0", ",", "", ")", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src1", ",", "", ")", ")", ".", "addOperand", "(", "SrcCond", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstHi", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src0", ",", "", ")", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src1", ",", "", ")", ")", ".", "addOperand", "(", "SrcCond", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "ST", ".", "getRegisterInfo", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegLo", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "RegHi", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "MIBundleBuilder", "Bundler", "(", "MBB", ",", "MI", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "RegLo", ")", ".", "addReg", "(", "RegLo", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "RegHi", ")", ".", "addReg", "(", "RegHi", ")", ".", "addImm", "(", "", ")", ")", ";", "llvm", "::", "finalizeBundle", "(", "MBB", ",", "Bundler", ".", "begin", "(", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51618, "Length": 309, "Cover_Rate": 0.412} {"Template_token": ["", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "false", ";", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", ")", "{", "if", "(", "!", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "!", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", ")", "{", "if", "(", "hasModifiersSet", "(", "*", "MI", ",", "", "::", "src0_modifiers", ")", "||", "hasModifiersSet", "(", "*", "MI", ",", "", "::", "src1_modifiers", ")", ")", "return", "false", ";", "}", "else", "return", "false", ";"], "ground_truth": ["return", "fixCommutedOpIndices", "(", "SrcOpIdx0", ",", "SrcOpIdx1", ",", "Src0Idx", ",", "Src1Idx", ")", ";"], "File": "SIInstrInfo (3)", "Func": "findCommutedOpIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51620, "Length": 108, "Cover_Rate": 0.484304932735426} {"Template_token": ["", "Src1", "->", "setIsKill", "(", "Src2", "->", "isKill", "(", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "UseMI", "->", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "}", "Src2", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "*", "UseMI", ")", ";", "UseMI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";", "if", "(", "DeleteDef", ")", "DefMI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Src2", "->", "isReg", "(", ")", "&&", "Src2", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "if", "(", "!", "Src0", "->", "isImm", "(", ")", "&&", "(", "Src0", "->", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "(", "Src1", "->", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "UseMI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "UseMI", "->", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "}", "Src2", "->", "ChangeToImmediate", "(", "Imm", ")", ";"], "ground_truth": ["removeModOperands", "(", "*", "UseMI", ")", ";"], "File": "SIInstrInfo (3)", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51622, "Length": 247, "Cover_Rate": 0.36592592592592593} {"Template_token": ["", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";", "}", "return", "RsrcDataFormat", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51623, "Length": 33, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", ")", "return", "nullptr", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "return", "NewDstRC", ";", "default", ":"], "ground_truth": ["return", "NewDstRC", ";"], "File": "SIInstrInfo (3)", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51624, "Length": 49, "Cover_Rate": 0.5212765957446809} {"Template_token": ["", "const", "TargetRegisterClass", "*", "InstrInfo", "::", "getIndirectAddrRegClass", "(", ")", "const", "{", "return", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "getIndirectAddrRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51625, "Length": 15, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "if", "(", "isDS", "(", "*", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "offset", ")", ";", "if", "(", "OffsetImm", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "const", "MachineOperand", "*", "Offset0Imm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "offset0", ")", ";", "const", "MachineOperand", "*", "Offset1Imm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "offset1", ")", ";", "uint8_t", "Offset0", "=", "Offset0Imm", "->", "getImm", "(", ")", ";", "uint8_t", "Offset1", "=", "Offset1Imm", "->", "getImm", "(", ")", ";", "if", "(", "Offset1", ">", "Offset0", "&&", "Offset1", "-", "Offset0", "==", "", ")", "{", "unsigned", "EltSize", ";", "if", "(", "LdSt", "->", "mayLoad", "(", ")", ")", "EltSize", "=", "getOpRegClass", "(", "*", "LdSt", ",", "", ")", "->", "getSize", "(", ")", "/", "", ";", "else", "{", "assert", "(", "LdSt", "->", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "EltSize", "=", "getOpRegClass", "(", "*", "LdSt", ",", "Data0Idx", ")", "->", "getSize", "(", ")", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "*", "LdSt", ")", "||", "isMTBUF", "(", "*", "LdSt", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "soffset", ")", "!=", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";"], "ground_truth": ["const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "offset", ")", ";"], "File": "SIInstrInfo (3)", "Func": "getMemOpBaseRegImmOfs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51626, "Length": 308, "Cover_Rate": 0.6724890829694323} {"Template_token": ["", "}", "else", "if", "(", "DstRC", "->", "getSize", "(", ")", "==", "", "&&", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "DstRC", "->", "getSize", "(", ")", "==", "", "&&", "!", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "getMovOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51627, "Length": 48, "Cover_Rate": 0.4948453608247423} {"Template_token": ["", "return", "RI", ".", "isSGPRClass", "(", "DstRC", ")", "?", "", ":", "", ";", "}", "else", "if", "(", "DstRC", "->", "getSize", "(", ")", "==", "", "&&", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "DstRC", "->", "getSize", "(", ")", "==", "", "&&", "!", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "getMovOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51628, "Length": 60, "Cover_Rate": 0.6185567010309279} {"Template_token": ["", "uint64_t", "InstrInfo", "::", "getScratchRsrcWords23", "(", ")", "const", "{", "uint64_t", "Rsrc23", "=", "getDefaultRsrcDataFormat", "(", ")", "|", "", "|", "", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "Rsrc23", "&=", "~", "", ";", "return", "Rsrc23", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51629, "Length": 40, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "?", "", ":", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "SIInstrInfo (3)", "Func": "getVALUOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51630, "Length": 255, "Cover_Rate": 0.4866412213740458} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInstrInfo (3)", "Func": "getVGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51631, "Length": 22, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo (3)", "Func": "getVGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51632, "Length": 24, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "unsigned", "OpSize", "=", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", "->", "getSize", "(", ")", ";", "if", "(", "isLiteralConstant", "(", "MO", ",", "OpSize", ")", ")", "return", "RI", ".", "opCanUseLiteralConstant", "(", "OpInfo", ".", "OperandType", ")", ";", "return", "RI", ".", "opCanUseInlineConstant", "(", "OpInfo", ".", "OperandType", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "isImmOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51634, "Length": 46, "Cover_Rate": 0.35384615384615387} {"Template_token": ["", "bool", "InstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "unsigned", "OpSize", ")", "const", "{"], "ground_truth": ["if", "(", "MO", ".", "isImm", "(", ")", ")", "{"], "File": "SIInstrInfo (3)", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51635, "Length": 24, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "bool", "InstrInfo", "::", "isLegalRegOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":"], "File": "SIInstrInfo (3)", "Func": "isLegalRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51636, "Length": 62, "Cover_Rate": 0.6966292134831461} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":"], "ground_truth": ["RI", ".", "getPhysRegClass", "(", "Reg", ")", ";"], "File": "SIInstrInfo (3)", "Func": "isLegalRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51637, "Length": 47, "Cover_Rate": 0.5280898876404494} {"Template_token": ["", "bool", "InstrInfo", "::", "isLiteralConstant", "(", "const", "MachineOperand", "&", "MO", ",", "unsigned", "OpSize", ")", "const", "{", "return", "MO", ".", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "MO", ",", "OpSize", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "isLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51639, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "InstrInfo", "::", "isMov", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{"], "ground_truth": ["default", ":", "return", "false", ";"], "File": "SIInstrInfo (3)", "Func": "isMov", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51640, "Length": 20, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "return", "getVALUOp", "(", "MI", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "isSALUOpSupportedOnVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51641, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "bool", "InstrInfo", "::", "isSALUOpSupportedOnVALU", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "getVALUOp", "(", "MI", ")", "!=", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "isSALUOpSupportedOnVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51642, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "const", "MCInstrDesc", "&", "InstrDesc", "=", "get", "(", "Opc", ")", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "bool", "HasImplicitSGPR", "=", "findImplicitSGPRRead", "(", "*", "MI", ")", "!=", "", ";", "if", "(", "HasImplicitSGPR", ")", "{", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRReg", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", ")", "legalizeOpWithMove", "(", "MI", ",", "Src0Idx", ")", ";", "}", "if", "(", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src1", ")", ")", "return", ";", "if", "(", "HasImplicitSGPR", "||", "!", "MI", "->", "isCommutable", "(", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "(", "!", "Src1", ".", "isImm", "(", ")", "&&", "!", "Src1", ".", "isReg", "(", ")", ")", "||", "!", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src0", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "CommutedOpc", "=", "commuteOpcode", "(", "*", "MI", ")", ";", "if", "(", "CommutedOpc", "==", "-", "", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "MI", "->", "setDesc", "(", "get", "(", "CommutedOpc", ")", ")", ";", "unsigned", "Src0Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "unsigned", "Src0SubReg", "=", "Src0", ".", "getSubReg", "(", ")", ";", "bool", "Src0Kill", "=", "Src0", ".", "isKill", "(", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", ")", "Src0", ".", "ChangeToImmediate", "(", "Src1", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "Src1", ".", "isReg", "(", ")", ")", "{", "Src0", ".", "ChangeToRegister", "(", "Src1", ".", "getReg", "(", ")", ",", "false", ",", "false", ",", "Src1", ".", "isKill", "(", ")", ")", ";", "Src0", ".", "setSubReg", "(", "Src1", ".", "getSubReg", "(", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Src0Reg", ",", "false", ",", "false", ",", "Src0Kill", ")", ";", "Src1", ".", "setSubReg", "(", "Src0SubReg", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "legalizeOperandsVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51645, "Length": 361, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "", "(", "Opc", ",", "", "::", "src0", ")", ",", "", "(", "Opc", ",", "", "::", "src1", ")", ",", "", "(", "Opc", ",", "", "::", "src2", ")", "}", ";", "unsigned", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";"], "ground_truth": ["if", "(", "Idx", "==", "-", "", ")", "break", ";"], "File": "SIInstrInfo (3)", "Func": "legalizeOperandsVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51646, "Length": 70, "Cover_Rate": 0.3626943005181347} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "RCID", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RCID", ")", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Opcode", "=", "", ";", "else", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "Opcode", "=", "", ";", "const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "RC", ")", ";", "if", "(", "RI", ".", "getCommonSubClass", "(", "&", "", ",", "VRC", ")", ")", "VRC", "=", "&", "", ";", "else", "VRC", "=", "&", "", ";"], "ground_truth": ["unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "VRC", ")", ";"], "File": "SIInstrInfo (3)", "Func": "legalizeOpWithMove", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51647, "Length": 142, "Cover_Rate": 0.6425339366515838} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "RCID", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RCID", ")", ";", "unsigned", "Opcode", "=", "", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", ")", "Opcode", "=", "", ";"], "File": "SIInstrInfo (3)", "Func": "legalizeOpWithMove", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51648, "Length": 83, "Cover_Rate": 0.3755656108597285} {"Template_token": ["", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIInstrInfo (3)", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51649, "Length": 121, "Cover_Rate": 0.40066225165562913} {"Template_token": ["", "MachineOperand", "&", "Dest", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "TmpReg", ")", ";"], "File": "SIInstrInfo (3)", "Func": "lowerScalarAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51650, "Length": 104, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "TmpReg", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";"], "File": "SIInstrInfo (3)", "Func": "lowerScalarAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51651, "Length": 84, "Cover_Rate": 0.4307692307692308} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "int", "DstIdx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "dst", ")", ";", "assert", "(", "DstIdx", "!=", "-", "", ")", ";", "unsigned", "DstRCID", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "DstIdx", "]", ".", "RegClass", ";", "switch", "(", "RI", ".", "getRegClass", "(", "DstRCID", ")", "->", "getSize", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpcode", "=", "getVALUOp", "(", "*", "MI", ")", ";", "unsigned", "RegOffset", ";", "unsigned", "ImmOffset", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "{", "RegOffset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "ImmOffset", "=", "", ";", "}", "else", "{", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", ";", "ImmOffset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "MBB", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", ")", "ImmOffset", "<<=", "", ";", "RegOffset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "ImmOffset", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "RegOffset", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "RegOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "ImmOffset", "=", "", ";", "}", "}", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DWord0", "=", "RegOffset", ";", "unsigned", "DWord1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DWord2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DWord3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "uint64_t", "RsrcDataFormat", "=", "getDefaultRsrcDataFormat", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DWord1", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DWord2", ")", ".", "addImm", "(", "RsrcDataFormat", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DWord3", ")", ".", "addImm", "(", "RsrcDataFormat", ">>", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "SRsrc", ")", ".", "addReg", "(", "DWord0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DWord1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DWord2", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DWord3", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "NewInstDesc", "=", "get", "(", "NewOpcode", ")", ";"], "File": "SIInstrInfo (3)", "Func": "moveSMRDToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51652, "Length": 471, "Cover_Rate": 0.587281795511222} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "RegOffset", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "RegOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "ImmOffset", "=", "", ";", "}", "}", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DWord0", "=", "RegOffset", ";", "unsigned", "DWord1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DWord2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DWord3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "uint64_t", "RsrcDataFormat", "=", "getDefaultRsrcDataFormat", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DWord1", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DWord2", ")", ".", "addImm", "(", "RsrcDataFormat", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DWord3", ")", ".", "addImm", "(", "RsrcDataFormat", ">>", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "SRsrc", ")", ".", "addReg", "(", "DWord0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DWord1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DWord2", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DWord3", ")", ".", "addImm", "(", "", ")", ";", "const", "MCInstrDesc", "&", "NewInstDesc", "=", "get", "(", "NewOpcode", ")", ";", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "RI", ".", "getRegClass", "(", "NewInstDesc", ".", "OpInfo", "[", "", "]", ".", "RegClass", ")", ";", "unsigned", "NewDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDstRC", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MRI", ".", "replaceRegWith", "(", "DstReg", ",", "NewDstReg", ")", ";", "MachineInstr", "*", "NewInst", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "NewInstDesc", ",", "NewDstReg", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "SRsrc", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "ImmOffset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "legalizeOperands", "(", "NewInst", ")", ";", "addUsersToMoveToVALUWorklist", "(", "NewDstReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["break", ";"], "File": "SIInstrInfo (3)", "Func": "moveSMRDToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51653, "Length": 421, "Cover_Rate": 0.5249376558603491} {"Template_token": ["", "for", "(", "int", "Index", "=", "Begin", ";", "Index", "<=", "End", ";", "++", "Index", ")", "Reserved", ".", "set", "(", "", ".", "getRegister", "(", "Index", ")", ")", ";", "for", "(", "int", "Index", "=", "std", "::", "max", "(", "", ",", "Begin", "-", "", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "Reserved", ".", "set", "(", "", ".", "getRegister", "(", "Index", ")", ")", ";", "for", "(", "int", "Index", "=", "std", "::", "max", "(", "", ",", "Begin", "-", "", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "Reserved", ".", "set", "(", "", ".", "getRegister", "(", "Index", ")", ")", ";", "for", "(", "int", "Index", "=", "std", "::", "max", "(", "", ",", "Begin", "-", "", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "Reserved", ".", "set", "(", "", ".", "getRegister", "(", "Index", ")", ")", ";", "for", "(", "int", "Index", "=", "std", "::", "max", "(", "", ",", "Begin", "-", "", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "Reserved", ".", "set", "(", "", ".", "getRegister", "(", "Index", ")", ")", ";", "for", "(", "int", "Index", "=", "std", "::", "max", "(", "", ",", "Begin", "-", "", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "Reserved", ".", "set", "(", "", ".", "getRegister", "(", "Index", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "reserveIndirectRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51654, "Length": 202, "Cover_Rate": 0.792156862745098} {"Template_token": ["", "if", "(", "isDS", "(", "*", "FirstLdSt", ")", "&&", "isDS", "(", "*", "SecondLdSt", ")", ")", "return", "true", ";", "if", "(", "isSMRD", "(", "*", "FirstLdSt", ")", "&&", "isSMRD", "(", "*", "SecondLdSt", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "(", "isMUBUF", "(", "*", "FirstLdSt", ")", "||", "isMTBUF", "(", "*", "FirstLdSt", ")", ")", "&&", "(", "isMUBUF", "(", "*", "SecondLdSt", ")", "||", "isMTBUF", "(", "*", "SecondLdSt", ")", ")", ")", "return", "true", ";"], "File": "SIInstrInfo (3)", "Func": "shouldClusterLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51655, "Length": 67, "Cover_Rate": 0.6836734693877551} {"Template_token": ["", "bool", "InstrInfo", "::", "shouldClusterLoads", "(", "MachineInstr", "*", "FirstLdSt", ",", "MachineInstr", "*", "SecondLdSt", ",", "unsigned", "NumLoads", ")", "const", "{", "if", "(", "NumLoads", ">", "", ")", "return", "false", ";", "if", "(", "isDS", "(", "*", "FirstLdSt", ")", "&&", "isDS", "(", "*", "SecondLdSt", ")", ")", "return", "true", ";", "if", "(", "isSMRD", "(", "*", "FirstLdSt", ")", "&&", "isSMRD", "(", "*", "SecondLdSt", ")", ")", "return", "true", ";", "if", "(", "(", "isMUBUF", "(", "*", "FirstLdSt", ")", "||", "isMTBUF", "(", "*", "FirstLdSt", ")", ")", "&&", "(", "isMUBUF", "(", "*", "SecondLdSt", ")", "||", "isMTBUF", "(", "*", "SecondLdSt", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "shouldClusterLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51656, "Length": 98, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "st", ")", ":", "InstrInfo", "(", "st", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "SIInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51657, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "st", ")", ":", "InstrInfo", "(", "st", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "SIInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51658, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "DebugLoc", "DL", "=", "Inst", "->", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "Src", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "unsigned", "MidReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "TargetRegisterClass", "*", "SrcSubRC", "=", "RI", ".", "getSubRegClass", "(", "SrcRC", ",", "", ")", ";", "MachineOperand", "SrcRegSub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "", ",", "SrcSubRC", ")", ";", "MachineOperand", "SrcRegSub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "", ",", "SrcSubRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "MidReg", ")", ".", "addOperand", "(", "SrcRegSub0", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "ResultReg", ")", ".", "addOperand", "(", "SrcRegSub1", ")", ".", "addReg", "(", "MidReg", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";"], "ground_truth": ["addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "File": "SIInstrInfo (3)", "Func": "splitScalar64BitBCNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51659, "Length": 227, "Cover_Rate": 0.8345588235294118} {"Template_token": ["", "uint32_t", "Offset", "=", "Imm", "&", "", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "", ")", ">>", "", ";", "(", "void", ")", "Offset", ";", "assert", "(", "Inst", "->", "getOpcode", "(", ")", "==", "", "&&", "BitWidth", "<=", "", "&&", "Offset", "==", "", "&&", "", ")", ";", "if", "(", "BitWidth", "<", "", ")", "{", "unsigned", "MidRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "MidRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "MidRegLo", ")", ".", "addReg", "(", "Inst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "BitWidth", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "MidRegHi", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MidRegLo", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "ResultReg", ")", ".", "addReg", "(", "MidRegLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MidRegHi", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";", "return", ";", "}"], "ground_truth": ["MachineOperand", "&", "Src", "=", "Inst", "->", "getOperand", "(", "", ")", ";"], "File": "SIInstrInfo (3)", "Func": "splitScalar64BitBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51660, "Length": 228, "Cover_Rate": 0.4851063829787234} {"Template_token": ["", "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "addOperand", "(", "SrcReg0Sub0", ")", ".", "addOperand", "(", "SrcReg1Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "addOperand", "(", "SrcReg0Sub1", ")", ".", "addOperand", "(", "SrcReg1Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo (3)", "Func": "splitScalar64BitBinaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51661, "Length": 184, "Cover_Rate": 0.3873684210526316} {"Template_token": ["", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "addOperand", "(", "SrcReg0Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "addOperand", "(", "SrcReg0Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";"], "File": "SIInstrInfo (3)", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51662, "Length": 149, "Cover_Rate": 0.42209631728045327} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "unsigned", "Opcode", "=", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51663, "Length": 210, "Cover_Rate": 0.6461538461538462} {"Template_token": ["", "assert", "(", "Inst", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "MachineOperand", "Op1", "=", "Inst", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["Inst", "->", "RemoveOperand", "(", "", ")", ";"], "File": "SIInstrInfo (3)", "Func": "swapOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51664, "Length": 28, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "if", "(", "isLiteralConstant", "(", "MO", ",", "OpSize", ")", ")", "return", "true", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "return", "false", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", ")", "return", "true", ";", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", "||", "MO", ".", "getReg", "(", ")", "==", "", "||", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "(", "", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", "||", "", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51665, "Length": 159, "Cover_Rate": 0.8153846153846154} {"Template_token": ["", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "break", ";", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "i", ")", ",", "RI", ".", "getRegClass", "(", "RegClass", ")", "->", "getSize", "(", ")", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "break", ";", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", "&&", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "default", ":", "continue", ";", "}", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "RegClass", "!=", "-", "", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RegClass", ")", ";", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "}", "if", "(", "isVOP1", "(", "*", "MI", ")", "||", "isVOP2", "(", "*", "MI", ")", "||", "isVOP3", "(", "*", "MI", ")", "||", "isVOPC", "(", "*", "MI", ")", ")", "{", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "ConstantBusCount", "=", "", ";", "unsigned", "SGPRUsed", "=", "findImplicitSGPRRead", "(", "*", "MI", ")", ";", "if", "(", "SGPRUsed", "!=", "", ")", "++", "ConstantBusCount", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "MRI", ",", "MO", ",", "getOpSize", "(", "Opcode", ",", "OpIdx", ")", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "SGPRUsed", ")", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "else", "{", "++", "ConstantBusCount", ";", "}", "}", "}", "if", "(", "ConstantBusCount", ">", "", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "", "||", "Desc", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", "->", "getOperand", "(", "Src2Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src1", ".", "isReg", "(", ")", "&&", "Src2", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "compareMachineOp", "(", "Src0", ",", "Src1", ")", "&&", "!", "compareMachineOp", "(", "Src0", ",", "Src2", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "}", "if", "(", "!", "isGenericOpcode", "(", "Opcode", ")", "&&", "!", "isSALU", "(", "Opcode", ")", "&&", "!", "isSMRD", "(", "Opcode", ")", ")", "{", "const", "MachineOperand", "*", "Exec", "=", "MI", "->", "findRegisterUseOperand", "(", "", ")", ";", "if", "(", "!", "Exec", "||", "!", "Exec", "->", "isImplicit", "(", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "verifyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51666, "Length": 504, "Cover_Rate": 0.680161943319838} {"Template_token": ["", "if", "(", "MI", ".", "findRegisterDefOperandIdx", "(", "", ")", "!=", "-", "", ")", "return", ";"], "ground_truth": ["if", "(", "MI", ".", "findRegisterUseOperandIdx", "(", "", ")", "!=", "-", "", ")", "Worklist", ".", "push_back", "(", "&", "MI", ")", ";"], "File": "SIInstrInfo100", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51667, "Length": 34, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "assert", "(", "(", "MIa", ".", "mayLoad", "(", ")", "||", "MIa", ".", "mayStore", "(", ")", ")", "&&", "", ")", ";", "assert", "(", "(", "MIb", ".", "mayLoad", "(", ")", "||", "MIb", ".", "mayStore", "(", ")", ")", "&&", "", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "isDS", "(", "MIa", ")", ")", "{"], "File": "SIInstrInfo100", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51668, "Length": 80, "Cover_Rate": 0.3292181069958848} {"Template_token": ["", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "||", "isMTBUF", "(", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "MIb", ")", "||", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isSMRD", "(", "MIb", ")", ";", "}", "if", "(", "isSMRD", "(", "MIa", ")", ")", "{", "if", "(", "isSMRD", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";"], "ground_truth": ["return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isMUBUF", "(", "MIa", ")", "&&", "!", "isMTBUF", "(", "MIa", ")", ";"], "File": "SIInstrInfo100", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51669, "Length": 90, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo100", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51670, "Length": 208, "Cover_Rate": 0.3132530120481928} {"Template_token": ["", "if", "(", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ")", "{", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "int", "Src0ModsVal", "=", "Src0Mods", "->", "getImm", "(", ")", ";", "if", "(", "!", "Src1Mods", "&&", "Src0ModsVal", "!=", "", ")", "return", "nullptr", ";", "int", "Src1ModsVal", "=", "Src1Mods", "->", "getImm", "(", ")", ";", "assert", "(", "(", "Src1ModsVal", "==", "", ")", "&&", "", ")", ";", "Src1Mods", "->", "setImm", "(", "Src0ModsVal", ")", ";", "Src0Mods", "->", "setImm", "(", "Src1ModsVal", ")", ";", "}", "unsigned", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "unsigned", "SubReg", "=", "Src0", ".", "getSubReg", "(", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", ")", "Src0", ".", "ChangeToImmediate", "(", "Src1", ".", "getImm", "(", ")", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "Src1", ".", "setSubReg", "(", "SubReg", ")", ";", "}", "else", "{", "CommutedMI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx0", ",", "OpIdx1", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "commuteInstructionImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51671, "Length": 163, "Cover_Rate": 0.3558951965065502} {"Template_token": ["", "return", "nullptr", ";", "case", "", ":", "break", ";", "case", "", ":", "{", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "*", "Src0", ",", "", ")", ")", "return", "nullptr", ";", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";"], "ground_truth": ["const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";"], "File": "SIInstrInfo100", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51672, "Length": 106, "Cover_Rate": 0.4711111111111111} {"Template_token": ["", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addOperand", "(", "*", "Dst", ")", ".", "addImm", "(", "", ")", ".", "addOperand", "(", "*", "Src0", ")", ".", "addImm", "(", "", ")", ".", "addOperand", "(", "*", "Src1", ")", ".", "addImm", "(", "", ")", ".", "addOperand", "(", "*", "Src2", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo100", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51673, "Length": 97, "Cover_Rate": 0.4311111111111111} {"Template_token": ["", "return", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_3_64", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_7_64", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_15_64", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_1", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_2", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_3", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_7", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_15", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "RI", ".", "getHWRegIndex", "(", "DestReg", ")", "<=", "RI", ".", "getHWRegIndex", "(", "SrcReg", ")", ")", "Forward", "=", "true", ";", "else", "Forward", "=", "false", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "SubIndices", ".", "size", "(", ")", ";", "++", "Idx", ")", "{"], "ground_truth": ["unsigned", "SubIdx", ";"], "File": "SIInstrInfo100", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51674, "Length": 383, "Cover_Rate": 0.34849863512283896} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstHi", ")", ".", "addImm", "(", "Imm", ".", "getHiBits", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "SrcOp", ".", "isReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstLo", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcOp", ".", "getReg", "(", ")", ",", "", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstHi", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcOp", ".", "getReg", "(", ")", ",", "", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLo", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "", ")", ";", "unsigned", "DstHi", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "", ")", ";", "unsigned", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "SrcCond", "=", "MI", ".", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstLo", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src0", ",", "", ")", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src1", ",", "", ")", ")", ".", "addReg", "(", "SrcCond", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstHi", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src0", ",", "", ")", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src1", ",", "", ")", ")", ".", "addReg", "(", "SrcCond", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "SrcCond", ".", "isKill", "(", ")", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "ST", ".", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "File": "SIInstrInfo100", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51675, "Length": 413, "Cover_Rate": 0.519496855345912} {"Template_token": ["", "bool", "InstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx0", ",", "unsigned", "&", "SrcOpIdx1", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "!", "MCID", ".", "isCommutable", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "Src0Idx", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "false", ";", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", ")", "{", "if", "(", "!", "isVOP2", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "isVOP3", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", ")", "{", "if", "(", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", "return", "false", ";", "}", "else", "return", "false", ";", "return", "fixCommutedOpIndices", "(", "SrcOpIdx0", ",", "SrcOpIdx1", ",", "Src0Idx", ",", "Src1Idx", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "findCommutedOpIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51676, "Length": 209, "Cover_Rate": 0.9457013574660633} {"Template_token": ["", "if", "(", "!", "isVOP2", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "isVOP3", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", ")", "{", "if", "(", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", "return", "false", ";", "}", "else", "return", "false", ";", "return", "fixCommutedOpIndices", "(", "SrcOpIdx0", ",", "SrcOpIdx1", ",", "Src0Idx", ",", "Src1Idx", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "findCommutedOpIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51677, "Length": 77, "Cover_Rate": 0.34841628959276016} {"Template_token": ["", "Src1", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "UseMI", ")", ";", "UseMI", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";", "if", "(", "DeleteDef", ")", "DefMI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Src2", "->", "isReg", "(", ")", "&&", "Src2", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "if", "(", "!", "Src0", "->", "isImm", "(", ")", "&&", "(", "Src0", "->", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "UseMI", ".", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "}", "Src2", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "UseMI", ")", ";", "UseMI", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "DeleteDef", ")", "DefMI", ".", "eraseFromParent", "(", ")", ";"], "File": "SIInstrInfo100", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51678, "Length": 234, "Cover_Rate": 0.375} {"Template_token": ["", "uint64_t", "RsrcDataFormat", "=", "", ";", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";", "}"], "ground_truth": ["return", "RsrcDataFormat", ";"], "File": "SIInstrInfo100", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51679, "Length": 46, "Cover_Rate": 0.8070175438596491} {"Template_token": ["", "bool", "InstrInfo", "::", "getMemOpBaseRegImmOfs", "(", "MachineInstr", "&", "LdSt", ",", "unsigned", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Opc", "=", "LdSt", ".", "getOpcode", "(", ")", ";", "if", "(", "isDS", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "if", "(", "OffsetImm", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "const", "MachineOperand", "*", "Offset0Imm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset0", ")", ";", "const", "MachineOperand", "*", "Offset1Imm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset1", ")", ";", "uint8_t", "Offset0", "=", "Offset0Imm", "->", "getImm", "(", ")", ";", "uint8_t", "Offset1", "=", "Offset1Imm", "->", "getImm", "(", ")", ";", "if", "(", "Offset1", ">", "Offset0", "&&", "Offset1", "-", "Offset0", "==", "", ")", "{", "unsigned", "EltSize", ";", "if", "(", "LdSt", ".", "mayLoad", "(", ")", ")", "EltSize", "=", "getOpRegClass", "(", "LdSt", ",", "", ")", "->", "getSize", "(", ")", "/", "", ";", "else", "{", "assert", "(", "LdSt", ".", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "EltSize", "=", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", "->", "getSize", "(", ")", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "soffset", ")", "!=", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "isSMRD", "(", "LdSt", ")", ")", "{"], "File": "SIInstrInfo100", "Func": "getMemOpBaseRegImmOfs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51680, "Length": 357, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "if", "(", "OpNum", ">=", "TID", ".", "getNumOperands", "(", ")", ")", "return", "nullptr", ";", "return", "RI", ".", "getRegClass", "(", "TID", ".", "OpInfo", "[", "OpNum", "]", ".", "RegClass", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51681, "Length": 29, "Cover_Rate": 0.5272727272727272} {"Template_token": ["", "const", "TargetRegisterClass", "*", "getRegClass", "(", "const", "MCInstrDesc", "&", "TID", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "if", "(", "OpNum", ">=", "TID", ".", "getNumOperands", "(", ")", ")", "return", "nullptr", ";", "return", "RI", ".", "getRegClass", "(", "TID", ".", "OpInfo", "[", "OpNum", "]", ".", "RegClass", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51682, "Length": 55, "Cover_Rate": 1.0} {"Template_token": ["", "uint64_t", "EltSizeValue", "=", "Log2_32", "(", "ST", ".", "getMaxPrivateElementSize", "(", ")", ")", "-", "", ";", "Rsrc23", "|=", "(", "EltSizeValue", "<<", "", ")", "|", "(", "UINT64_C", "(", "", ")", "<<", "", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "Rsrc23", "&=", "~", "", ";", "return", "Rsrc23", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51683, "Length": 52, "Cover_Rate": 0.6582278481012658} {"Template_token": ["", "}", "assert", "(", "TBB", "&&", "Cond", "[", "", "]", ".", "isImm", "(", ")", ")", ";", "unsigned", "Opcode", "=", "getBranchOpcode", "(", "static_cast", "<", "BranchPredicate", ">", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "!", "FBB", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "", ";", "}", "assert", "(", "TBB", "&&", "FBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo100", "Func": "InsertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51684, "Length": 110, "Cover_Rate": 0.6179775280898876} {"Template_token": ["", "return", "isSegmentSpecificFLAT", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "isFLATScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51685, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "return", "isSegmentSpecificFLAT", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "isFLATScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51686, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "unsigned", "OpSize", "=", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", "->", "getSize", "(", ")", ";", "if", "(", "isLiteralConstant", "(", "MO", ",", "OpSize", ")", ")", "return", "RI", ".", "opCanUseLiteralConstant", "(", "OpInfo", ".", "OperandType", ")", ";"], "ground_truth": ["return", "RI", ".", "opCanUseInlineConstant", "(", "OpInfo", ".", "OperandType", ")", ";"], "File": "SIInstrInfo100", "Func": "isImmOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51687, "Length": 45, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRReg", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", ")", "legalizeOpWithMove", "(", "MI", ",", "Src0Idx", ")", ";", "}", "if", "(", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src1", ")", ")", "return", ";", "if", "(", "HasImplicitSGPR", "||", "!", "MI", ".", "isCommutable", "(", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "(", "!", "Src1", ".", "isImm", "(", ")", "&&", "!", "Src1", ".", "isReg", "(", ")", ")", "||", "!", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src0", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "CommutedOpc", "=", "commuteOpcode", "(", "MI", ")", ";", "if", "(", "CommutedOpc", "==", "-", "", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "legalizeOperandsVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51691, "Length": 185, "Cover_Rate": 0.4659949622166247} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "DebugLoc", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "TmpReg", ")", ";"], "File": "SIInstrInfo100", "Func": "lowerScalarAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51692, "Length": 134, "Cover_Rate": 0.6871794871794872} {"Template_token": ["", "case", "", ":", "splitScalar64BitBCNT", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "{", "splitScalar64BitBFE", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "lowerScalarAbs", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "case", "", ":", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "Inst", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51693, "Length": 275, "Cover_Rate": 0.3005464480874317} {"Template_token": ["", "const", "TargetRegisterClass", "*", "VRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "const", "TargetRegisterClass", "*", "SRC", "=", "RI", ".", "getEquivalentSGPRClass", "(", "VRC", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "SRC", ")", ";", "unsigned", "SubRegs", "=", "VRC", "->", "getSize", "(", ")", "/", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "SIInstrInfo100", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51694, "Length": 79, "Cover_Rate": 0.35909090909090907} {"Template_token": ["", "unsigned", "SubRegs", "=", "VRC", "->", "getSize", "(", ")", "/", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "SGPR", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";", "SRegs", ".", "push_back", "(", "SGPR", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{"], "File": "SIInstrInfo100", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51695, "Length": 135, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "++", "Count", ";", "I", "=", "Next", ";", "}", "return", "Count", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "RemoveBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51696, "Length": 30, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "++", "Count", ";", "I", "=", "Next", ";", "}"], "ground_truth": ["return", "Count", ";"], "File": "SIInstrInfo100", "Func": "RemoveBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51697, "Length": 29, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "bool", "InstrInfo", "::", "ReverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "", ")", ";", "Cond", "[", "", "]", ".", "setImm", "(", "-", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo100", "Func": "ReverseBranchCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51698, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "sdst", ")", ";", "}", "if", "(", "(", "isMUBUF", "(", "FirstLdSt", ")", "&&", "isMUBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isMTBUF", "(", "FirstLdSt", ")", "&&", "isMTBUF", "(", "SecondLdSt", ")", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdata", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdata", ")", ";", "}", "if", "(", "!", "FirstDst", "||", "!", "SecondDst", ")", "return", "false", ";", "unsigned", "LoadClusterThreshold", "=", "", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "FirstLdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "FirstDst", "->", "getReg", "(", ")", ")", ";"], "File": "SIInstrInfo100", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51699, "Length": 113, "Cover_Rate": 0.48917748917748916} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "InstrInfo", "(", "ST", ")", ",", "RI", "(", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "SIInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51700, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "InstrInfo", "(", "ST", ")", ",", "RI", "(", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "SIInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51701, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "Src", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "unsigned", "MidReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "TargetRegisterClass", "*", "SrcSubRC", "=", "RI", ".", "getSubRegClass", "(", "SrcRC", ",", "", ")", ";"], "ground_truth": ["MachineOperand", "SrcRegSub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "", ",", "SrcSubRC", ")", ";"], "File": "SIInstrInfo100", "Func": "splitScalar64BitBCNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51702, "Length": 111, "Cover_Rate": 0.40808823529411764} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "MidRegLo", ")", ".", "addReg", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "BitWidth", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "MidRegHi", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MidRegLo", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "ResultReg", ")", ".", "addReg", "(", "MidRegLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MidRegHi", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";", "return", ";", "}", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "", ",", "", ")", ";"], "File": "SIInstrInfo100", "Func": "splitScalar64BitBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51703, "Length": 200, "Cover_Rate": 0.425531914893617} {"Template_token": ["", "&", "", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "Src1", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "LoHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "addOperand", "(", "SrcReg0Sub0", ")", ".", "addOperand", "(", "SrcReg1Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "HiHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "addOperand", "(", "SrcReg0Sub1", ")", ".", "addOperand", "(", "SrcReg1Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo100", "Func": "splitScalar64BitBinaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51704, "Length": 294, "Cover_Rate": 0.6163522012578616} {"Template_token": ["", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "LoHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "addOperand", "(", "SrcReg0Sub0", ")", ".", "addOperand", "(", "SrcReg1Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "HiHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "addOperand", "(", "SrcReg0Sub1", ")", ".", "addOperand", "(", "SrcReg1Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "legalizeOperands", "(", "LoHalf", ")", ";", "legalizeOperands", "(", "HiHalf", ")", ";", "addUsersToMoveToVALUWorklist", "(", "FullDestReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "splitScalar64BitBinaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51705, "Length": 207, "Cover_Rate": 0.4339622641509434} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "addOperand", "(", "SrcReg0Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";"], "ground_truth": ["unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";"], "File": "SIInstrInfo100", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51706, "Length": 130, "Cover_Rate": 0.36827195467422097} {"Template_token": ["", "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "addOperand", "(", "SrcReg0Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "addOperand", "(", "SrcReg0Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "FullDestReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo100", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51707, "Length": 171, "Cover_Rate": 0.48441926345609065} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "return", "false", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", ")", "return", "true", ";"], "File": "SIInstrInfo100", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51708, "Length": 71, "Cover_Rate": 0.3776595744680851} {"Template_token": ["", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", ")", "return", "true", ";", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "(", "MO", ".", "getReg", "(", ")", "==", "", "||", "MO", ".", "getReg", "(", ")", "==", "", "||", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "(", "", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", "||", "", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ")", ";"], "File": "SIInstrInfo100", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51709, "Length": 94, "Cover_Rate": 0.5} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RegClass", ")", ";", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "}", "if", "(", "isVOP1", "(", "MI", ")", "||", "isVOP2", "(", "MI", ")", "||", "isVOP3", "(", "MI", ")", "||", "isVOPC", "(", "MI", ")", ")", "{", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "ConstantBusCount", "=", "", ";", "if", "(", "", "(", "Opcode", ",", "", "::", "imm", ")", "!=", "-", "", ")", "++", "ConstantBusCount", ";", "unsigned", "SGPRUsed", "=", "findImplicitSGPRRead", "(", "MI", ")", ";", "if", "(", "SGPRUsed", "!=", "", ")", "++", "ConstantBusCount", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "MRI", ",", "MO", ",", "getOpSize", "(", "Opcode", ",", "OpIdx", ")", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "SGPRUsed", ")", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "else", "{", "++", "ConstantBusCount", ";", "}", "}", "}", "if", "(", "ConstantBusCount", ">", "", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "", "||", "Desc", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";"], "ground_truth": ["const", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "Src1Idx", ")", ";"], "File": "SIInstrInfo100", "Func": "verifyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51710, "Length": 253, "Cover_Rate": 0.34143049932523617} {"Template_token": ["", "if", "(", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RI", ".", "getSubClassWithSubReg", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ",", "SubReg", ")", ")", ">=", "", "&&", "", ")", ";"], "File": "SIInstrInfo101", "Func": "getOpSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51711, "Length": 55, "Cover_Rate": 0.45081967213114754} {"Template_token": ["", "unsigned", "Reg", "=", "NewDesc", ".", "ImplicitUses", "[", "i", "]", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ")", ")", ";", "}", "}", "if", "(", "NewDesc", ".", "ImplicitDefs", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "NewDesc", ".", "ImplicitDefs", "[", "i", "]", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "NewDesc", ".", "ImplicitDefs", "[", "i", "]", ";"], "File": "SIInstrInfo102", "Func": "addDescImplicitUseDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51712, "Length": 63, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "unsigned", "InstrInfo", "::", "buildExtractSubReg", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineOperand", "&", "SuperReg", ",", "const", "TargetRegisterClass", "*", "SuperRC", ",", "unsigned", "SubIdx", ",", "const", "TargetRegisterClass", "*", "SubRC", ")", "const", "{", "assert", "(", "SuperReg", ".", "isReg", "(", ")", ")", ";", "unsigned", "NewSuperReg", "=", "MRI", ".", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "SubReg", "=", "MRI", ".", "createVirtualRegister", "(", "SubRC", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewSuperReg", ")", ".", "addReg", "(", "SuperReg", ".", "getReg", "(", ")", ",", "", ",", "SuperReg", ".", "getSubReg", "(", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "SubReg", ")", ".", "addReg", "(", "NewSuperReg", ",", "", ",", "SubIdx", ")", ";"], "ground_truth": ["return", "SubReg", ";"], "File": "SIInstrInfo102", "Func": "buildExtractSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51713, "Length": 148, "Cover_Rate": 0.9932885906040269} {"Template_token": ["", "assert", "(", "Src0Idx", "!=", "-", "", "&&", "", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", ".", "isReg", "(", ")", ")", "return", "nullptr", ";", "int", "Src1Idx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "nullptr", ";", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "(", "!", "isOperandLegal", "(", "MI", ",", "Src0Idx", ",", "&", "Src1", ")", "||", "!", "isOperandLegal", "(", "MI", ",", "Src1Idx", ",", "&", "Src0", ")", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "!", "Src1", ".", "isReg", "(", ")", ")", "{", "if", "(", "NewMI", "||", "!", "Src1", ".", "isImm", "(", ")", "||", "(", "!", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "!", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0_modifiers", ")", ")", "{", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1_modifiers", ")", ";", "int", "Src0ModsVal", "=", "Src0Mods", "->", "getImm", "(", ")", ";", "if", "(", "!", "Src1Mods", "&&", "Src0ModsVal", "!=", "", ")", "return", "nullptr", ";", "int", "Src1ModsVal", "=", "Src1Mods", "->", "getImm", "(", ")", ";", "assert", "(", "(", "Src1ModsVal", "==", "", ")", "&&", "", ")", ";", "Src1Mods", "->", "setImm", "(", "Src0ModsVal", ")", ";", "Src0Mods", "->", "setImm", "(", "Src1ModsVal", ")", ";", "}", "unsigned", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "unsigned", "SubReg", "=", "Src0", ".", "getSubReg", "(", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", ")", "Src0", ".", "ChangeToImmediate", "(", "Src1", ".", "getImm", "(", ")", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "Src1", ".", "setSubReg", "(", "SubReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo102", "Func": "commuteInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51715, "Length": 307, "Cover_Rate": 0.7451456310679612} {"Template_token": ["", "if", "(", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "(", "!", "isOperandLegal", "(", "MI", ",", "Src0Idx", ",", "&", "Src1", ")", "||", "!", "isOperandLegal", "(", "MI", ",", "Src1Idx", ",", "&", "Src0", ")", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "!", "Src1", ".", "isReg", "(", ")", ")", "{", "if", "(", "NewMI", "||", "!", "Src1", ".", "isImm", "(", ")", "||", "(", "!", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "!", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0_modifiers", ")", ")", "{", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1_modifiers", ")", ";"], "ground_truth": ["int", "Src0ModsVal", "=", "Src0Mods", "->", "getImm", "(", ")", ";"], "File": "SIInstrInfo102", "Func": "commuteInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51716, "Length": 128, "Cover_Rate": 0.3106796116504854} {"Template_token": ["", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "Src0Idx", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "Src1Idx", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "hasModifiersSet", "(", "*", "MI", ",", "", "::", "src0_modifiers", ")", "||", "hasModifiersSet", "(", "*", "MI", ",", "", "::", "src1_modifiers", ")", ")", "return", "false", ";", "SrcOpIdx1", "=", "Src0Idx", ";", "SrcOpIdx2", "=", "Src1Idx", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo102", "Func": "findCommutedOpIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51717, "Length": 103, "Cover_Rate": 0.5786516853932584} {"Template_token": ["", "Src0", "->", "setReg", "(", "Src1Reg", ")", ";", "Src0", "->", "setSubReg", "(", "Src1SubReg", ")", ";", "Src0", "->", "setIsKill", "(", "Src1", "->", "isKill", "(", ")", ")", ";", "Src1", "->", "setReg", "(", "Src2Reg", ")", ";", "Src1", "->", "setSubReg", "(", "Src2SubReg", ")", ";", "Src1", "->", "setIsKill", "(", "Src2", "->", "isKill", "(", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "UseMI", "->", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "}", "UseMI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "Src2", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "*", "UseMI", ")", ";", "UseMI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";", "if", "(", "DeleteDef", ")", "DefMI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Src2", "->", "isReg", "(", ")", "&&", "Src2", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "if", "(", "!", "Src0", "->", "isImm", "(", ")", "&&", "(", "Src0", "->", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "(", "Src1", "->", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "UseMI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "UseMI", "->", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "}", "Src2", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "*", "UseMI", ")", ";", "UseMI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";", "if", "(", "DeleteDef", ")", "DefMI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo102", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51718, "Length": 334, "Cover_Rate": 0.481962481962482} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo102", "Func": "getVALUOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51719, "Length": 201, "Cover_Rate": 0.3948919449901768} {"Template_token": ["", "bool", "InstrInfo", "::", "isSafeToMoveRegClassDefs", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "RC", "!=", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo102", "Func": "isSafeToMoveRegClassDefs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51720, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "InstrInfo", "::", "isTriviallyReMaterializable", "(", "MI", ",", "AA", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ";"], "File": "SIInstrInfo102", "Func": "isTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51721, "Length": 42, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "int", "Opcode", "=", "-", "", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "switch", "(", "RC", "->", "getSize", "(", ")", "*", "", ")", "{", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "}", "}", "else", "if", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "switch", "(", "RC", "->", "getSize", "(", ")", "*", "", ")", "{", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "Opcode", "=", "", ";", "break", ";"], "File": "SIInstrInfo102", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51723, "Length": 174, "Cover_Rate": 0.48066298342541436} {"Template_token": ["", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "RegOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "ImmOffset", "=", "", ";", "}", "}", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DWord0", "=", "RegOffset", ";", "unsigned", "DWord1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DWord2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DWord3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "uint64_t", "RsrcDataFormat", "=", "getDefaultRsrcDataFormat", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DWord1", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DWord2", ")", ".", "addImm", "(", "RsrcDataFormat", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DWord3", ")", ".", "addImm", "(", "RsrcDataFormat", ">>", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "SRsrc", ")", ".", "addReg", "(", "DWord0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DWord1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DWord2", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DWord3", ")", ".", "addImm", "(", "", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "NewOpcode", ")", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SRsrc", ")", ";", "}", "else", "{", "MI", "->", "getOperand", "(", "", ")", ".", "ChangeToRegister", "(", "SRsrc", ",", "false", ")", ";", "}", "MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "ImmOffset", ")", ")", ";", "MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "RI", ".", "getRegClass", "(", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "", "]", ".", "RegClass", ")", ";"], "ground_truth": ["unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SIInstrInfo102", "Func": "moveSMRDToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51724, "Length": 419, "Cover_Rate": 0.5147420147420148} {"Template_token": ["", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", "->", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">", "", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "addDescImplicitUseDef", "(", "NewDesc", ",", "Inst", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "", ")", ";", "uint32_t", "Imm", "=", "OffsetWidthOp", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "", ")", ">>", "", ";", "Inst", "->", "RemoveOperand", "(", "", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "BitWidth", ")", ")", ";", "}", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "getOpRegClass", "(", "*", "Inst", ",", "", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", ")", "continue", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "continue", ";", "break", ";", "default", ":", "break", ";", "}", "unsigned", "DstReg", "=", "Inst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDstRC", ")", ";", "MRI", ".", "replaceRegWith", "(", "DstReg", ",", "NewDstReg", ")", ";", "legalizeOperands", "(", "Inst", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", ".", "use_begin", "(", "NewDstReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["MachineInstr", "&", "UseMI", "=", "*", "I", "->", "getParent", "(", ")", ";"], "File": "SIInstrInfo102", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51726, "Length": 394, "Cover_Rate": 0.3731060606060606} {"Template_token": ["", "MachineInstr", "*", "Lo", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "LoDst", ")", ".", "addImm", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", ";", "MachineInstr", "*", "Hi", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "HiDst", ")", ".", "addImm", "(", "Op", ".", "getImm", "(", ")", ">>", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "Dst", ")", ".", "addReg", "(", "LoDst", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "HiDst", ")", ".", "addImm", "(", "", ")", ";", "Worklist", ".", "push_back", "(", "Lo", ")", ";"], "ground_truth": ["Worklist", ".", "push_back", "(", "Hi", ")", ";"], "File": "SIInstrInfo102", "Func": "split64BitImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51727, "Length": 117, "Cover_Rate": 0.536697247706422} {"Template_token": ["", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "TargetRegisterClass", "*", "SrcSubRC", "=", "RI", ".", "getSubRegClass", "(", "SrcRC", ",", "", ")", ";", "MachineOperand", "SrcRegSub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "", ",", "SrcSubRC", ")", ";", "MachineOperand", "SrcRegSub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "", ",", "SrcSubRC", ")", ";", "MachineInstr", "*", "First", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "MidReg", ")", ".", "addOperand", "(", "SrcRegSub0", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MachineInstr", "*", "Second", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "ResultReg", ")", ".", "addOperand", "(", "SrcRegSub1", ")", ".", "addReg", "(", "MidReg", ")", ";"], "File": "SIInstrInfo102", "Func": "splitScalar64BitBCNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51728, "Length": 115, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "&", "", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "Src1", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "DestSubRC", "=", "RI", ".", "getSubRegClass", "(", "DestRC", ",", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "DestRC", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "addOperand", "(", "SrcReg0Sub0", ")", ".", "addOperand", "(", "SrcReg1Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "DestSubRC", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "addOperand", "(", "SrcReg0Sub1", ")", ".", "addOperand", "(", "SrcReg1Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "DestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";"], "ground_truth": ["Worklist", ".", "push_back", "(", "LoHalf", ")", ";"], "File": "SIInstrInfo102", "Func": "splitScalar64BitBinaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51729, "Length": 300, "Cover_Rate": 0.6550218340611353} {"Template_token": ["", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "DestSubRC", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "addOperand", "(", "SrcReg0Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "DestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "Worklist", ".", "push_back", "(", "LoHalf", ")", ";"], "ground_truth": ["Worklist", ".", "push_back", "(", "HiHalf", ")", ";"], "File": "SIInstrInfo102", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51730, "Length": 125, "Cover_Rate": 0.3531073446327684} {"Template_token": ["", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "addOperand", "(", "SrcReg0Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "DestSubRC", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "addOperand", "(", "SrcReg0Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "DestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "Worklist", ".", "push_back", "(", "LoHalf", ")", ";", "Worklist", ".", "push_back", "(", "HiHalf", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo102", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51731, "Length": 148, "Cover_Rate": 0.4180790960451977} {"Template_token": ["", "const", "MachineOperand", "*", "SBase", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "sbase", ")", ";", "bool", "IsKill", "=", "SBase", "->", "isKill", "(", ")", ";", "if", "(", "OffOp", ")", "{", "bool", "isVI", "=", "MBB", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ";", "unsigned", "OffScale", "=", "isVI", "?", "", ":", "", ";", "unsigned", "LoOffset", "=", "OffOp", "->", "getImm", "(", ")", "*", "OffScale", ";", "unsigned", "HiOffset", "=", "LoOffset", "+", "HalfSize", ";", "Lo", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "HalfImmOp", ")", ",", "RegLo", ")", ".", "addReg", "(", "SBase", "->", "getReg", "(", ")", ",", "", ",", "SBase", "->", "getSubReg", "(", ")", ")", ".", "addImm", "(", "LoOffset", "/", "OffScale", ")", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "HiOffset", ")", "||", "(", "!", "isVI", "&&", "!", "isUInt", "<", "", ">", "(", "HiOffset", "/", "OffScale", ")", ")", ")", "{", "unsigned", "OffsetSGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "OffsetSGPR", ")", ".", "addImm", "(", "HiOffset", ")", ";", "Hi", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "HalfSGPROp", ")", ",", "RegHi", ")", ".", "addReg", "(", "SBase", "->", "getReg", "(", ")", ",", "getKillRegState", "(", "IsKill", ")", ",", "SBase", "->", "getSubReg", "(", ")", ")", ".", "addReg", "(", "OffsetSGPR", ")", ";", "}", "else", "{"], "ground_truth": ["Hi", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "HalfImmOp", ")", ",", "RegHi", ")", ".", "addReg", "(", "SBase", "->", "getReg", "(", ")", ",", "getKillRegState", "(", "IsKill", ")", ",", "SBase", "->", "getSubReg", "(", ")", ")", ".", "addImm", "(", "HiOffset", "/", "OffScale", ")", ";"], "File": "SIInstrInfo102", "Func": "splitSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51732, "Length": 277, "Cover_Rate": 0.40976331360946744} {"Template_token": ["", "switch", "(", "RC", "->", "getSize", "(", ")", "*", "", ")", "{", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "}", "}", "if", "(", "Opcode", "!=", "-", "", ")", "{", "FrameInfo", "->", "setObjectAlignment", "(", "FrameIndex", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo102", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51733, "Length": 129, "Cover_Rate": 0.34308510638297873} {"Template_token": ["", "for", "(", "int", "i", "=", "", ",", "e", "=", "Desc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isFPImm", "(", ")", ")", "{", "ErrInfo", "=", "", "", ";", "return", "false", ";", "}", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "switch", "(", "Desc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", "{", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "break", ";", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "i", ")", ",", "RI", ".", "getRegClass", "(", "RegClass", ")", "->", "getSize", "(", ")", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "break", ";", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", "&&", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "default", ":", "continue", ";", "}", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "RegClass", "!=", "-", "", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RegClass", ")", ";", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "}", "if", "(", "isVOP1", "(", "Opcode", ")", "||", "isVOP2", "(", "Opcode", ")", "||", "isVOP3", "(", "Opcode", ")", "||", "isVOPC", "(", "Opcode", ")", ")", "{", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "ConstantBusCount", "=", "", ";", "unsigned", "SGPRUsed", "=", "", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "MRI", ",", "MO", ",", "getOpSize", "(", "Opcode", ",", "OpIdx", ")", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{"], "ground_truth": ["if", "(", "MO", ".", "getReg", "(", ")", "!=", "SGPRUsed", ")", "++", "ConstantBusCount", ";"], "File": "SIInstrInfo102", "Func": "verifyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51734, "Length": 383, "Cover_Rate": 0.5742128935532234} {"Template_token": ["", "MachineInstr", "&", "UseMI", "=", "*", "I", "->", "getParent", "(", ")", ";", "if", "(", "!", "canReadVGPR", "(", "UseMI", ",", "I", ".", "getOperandNo", "(", ")", ")", ")", "{", "Worklist", ".", "push_back", "(", "&", "UseMI", ")", ";", "do", "{"], "ground_truth": ["++", "I", ";"], "File": "SIInstrInfo103", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51735, "Length": 39, "Cover_Rate": 0.3391304347826087} {"Template_token": ["", "}", "BranchPredicate", "Pred", "=", "getBranchPredicate", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "Pred", "==", "INVALID_BR", ")", "return", "true", ";", "MachineBasicBlock", "*", "CondBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "Pred", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "++", "I", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "{", "TBB", "=", "CondBB", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo103", "Func": "analyzeBranchImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51736, "Length": 83, "Cover_Rate": 0.44623655913978494} {"Template_token": ["", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "AA", "&&", "MIa", ".", "hasOneMemOperand", "(", ")", "&&", "MIb", ".", "hasOneMemOperand", "(", ")", ")", "{", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "MIa", ".", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "MIb", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MMOa", "->", "getValue", "(", ")", "&&", "MMOb", "->", "getValue", "(", ")", ")", "{", "MemoryLocation", "LocA", "(", "MMOa", "->", "getValue", "(", ")", ",", "MMOa", "->", "getSize", "(", ")", ",", "MMOa", "->", "getAAInfo", "(", ")", ")", ";", "MemoryLocation", "LocB", "(", "MMOb", "->", "getValue", "(", ")", ",", "MMOb", "->", "getSize", "(", ")", ",", "MMOb", "->", "getAAInfo", "(", ")", ")", ";", "if", "(", "!", "AA", "->", "alias", "(", "LocA", ",", "LocB", ")", ")", "return", "true", ";", "}", "}", "if", "(", "isDS", "(", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "||", "isMTBUF", "(", "MIa", ")", ")", "{"], "ground_truth": ["if", "(", "isMUBUF", "(", "MIb", ")", "||", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";"], "File": "SIInstrInfo103", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51737, "Length": 215, "Cover_Rate": 0.5972222222222222} {"Template_token": ["", "assert", "(", "(", "MIa", ".", "mayLoad", "(", ")", "||", "MIa", ".", "mayStore", "(", ")", ")", "&&", "", ")", ";", "assert", "(", "(", "MIb", ".", "mayLoad", "(", ")", "||", "MIb", ".", "mayStore", "(", ")", ")", "&&", "", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "AA", "&&", "MIa", ".", "hasOneMemOperand", "(", ")", "&&", "MIb", ".", "hasOneMemOperand", "(", ")", ")", "{", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "MIa", ".", "memoperands_begin", "(", ")", ";"], "ground_truth": ["const", "MachineMemOperand", "*", "MMOb", "=", "*", "MIb", ".", "memoperands_begin", "(", ")", ";"], "File": "SIInstrInfo103", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51738, "Length": 113, "Cover_Rate": 0.3138888888888889} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "WorkGroupSize", "=", "MFI", "->", "getMaxFlatWorkGroupSize", "(", ")", ";", "unsigned", "WavefrontSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "unsigned", "TIDReg", "=", "MFI", "->", "getTIDReg", "(", ")", ";", "if", "(", "!", "MFI", "->", "hasCalculatedTID", "(", ")", ")", "{", "MachineBasicBlock", "&", "Entry", "=", "MBB", ".", "getParent", "(", ")", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "Entry", ".", "front", "(", ")", ";", "DebugLoc", "DL", "=", "Insert", "->", "getDebugLoc", "(", ")", ";", "TIDReg", "=", "RI", ".", "findUnusedRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "&", "", ",", "*", "MF", ")", ";", "if", "(", "TIDReg", "==", "", ")", "return", "TIDReg", ";", "if", "(", "!", "", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "&&", "WorkGroupSize", ">", "WavefrontSize", ")", "{", "unsigned", "TIDIGXReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_X", ")", ";", "unsigned", "TIDIGYReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_Y", ")", ";", "unsigned", "TIDIGZReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_Z", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";"], "ground_truth": ["unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";"], "File": "SIInstrInfo103", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51739, "Length": 290, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "", ":", "", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "addImm", "(", "Src0Mods", "?", "Src0Mods", "->", "getImm", "(", ")", ":", "", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Src1Mods", "?", "Src1Mods", "->", "getImm", "(", ")", ":", "", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "*", "Src2", ")", ".", "addImm", "(", "Clamp", "?", "Clamp", "->", "getImm", "(", ")", ":", "", ")", ".", "addImm", "(", "Omod", "?", "Omod", "->", "getImm", "(", ")", ":", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo103", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51740, "Length": 220, "Cover_Rate": 0.5962059620596206} {"Template_token": ["", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "", ":", "", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "addImm", "(", "Src0Mods", "?", "Src0Mods", "->", "getImm", "(", ")", ":", "", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Src1Mods", "?", "Src1Mods", "->", "getImm", "(", ")", ":", "", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "*", "Src2", ")", ".", "addImm", "(", "Clamp", "?", "Clamp", "->", "getImm", "(", ")", ":", "", ")", ".", "addImm", "(", "Omod", "?", "Omod", "->", "getImm", "(", ")", ":", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo103", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51741, "Length": 219, "Cover_Rate": 0.5934959349593496} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "if", "(", "!", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "RC", "==", "&", "", ")", "{", "if", "(", "DestReg", "==", "", ")", "{", "if", "(", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "return", ";", "}", "if", "(", "!", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "unsigned", "EltSize", "=", "", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "if", "(", "RC", "->", "getSize", "(", ")", ">", "", ")", "{", "Opcode", "=", "", ";", "EltSize", "=", "", ";", "}", "else", "{", "Opcode", "=", "", ";"], "ground_truth": ["EltSize", "=", "", ";"], "File": "SIInstrInfo103", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51742, "Length": 346, "Cover_Rate": 0.47203274215552526} {"Template_token": ["", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "get", "(", "", ")", ";", "unsigned", "VecReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SubReg", "=", "", "+", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "VecReg", "==", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "VecReg", ",", "SubReg", ")", ",", "RegState", "::", "Undef", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "Implicit", "|", "(", "IsUndef", "?", "RegState", "::", "Undef", ":", "", ")", ")", ";", "const", "int", "ImpDefIdx", "=", "MovRelDesc", ".", "getNumOperands", "(", ")", "+", "MovRelDesc", ".", "getNumImplicitUses", "(", ")", ";", "const", "int", "ImpUseIdx", "=", "ImpDefIdx", "+", "", ";", "MovRel", "->", "tieOperands", "(", "ImpDefIdx", ",", "ImpUseIdx", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegLo", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "RegHi", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "MIBundleBuilder", "Bundler", "(", "MBB", ",", "MI", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "RegLo", ")", ".", "addReg", "(", "RegLo", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "RegHi", ")", ".", "addReg", "(", "RegHi", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", "==", "InstrInfo", "::", "MO_NONE", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["else", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIInstrInfo103", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51743, "Length": 373, "Cover_Rate": 0.4414201183431953} {"Template_token": ["", "const", "MachineOperand", "*", "ImmOp", "=", "getNamedOperand", "(", "DefMI", ",", "", "::", "src0", ")", ";", "assert", "(", "ImmOp", ")", ";", "if", "(", "!", "ImmOp", "->", "isImm", "(", ")", ")", "{", "return", "false", ";", "}", "UseMI", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "UseMI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "ImmOp", "->", "getImm", "(", ")", ")", ";", "UseMI", ".", "addImplicitDefUseOperands", "(", "*", "UseMI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "if", "(", "hasAnyModifiersSet", "(", "UseMI", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "ImmOp", "=", "DefMI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src0", ")", ";", "if", "(", "isInlineConstant", "(", "UseMI", ",", "*", "Src0", ",", "ImmOp", ")", ")", "return", "false", ";", "bool", "IsF32", "=", "Opc", "==", "", "||", "Opc", "==", "", ";", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src1", ")", ";", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src2", ")", ";", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src2", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "unsigned", "Src1Reg", "=", "Src1", "->", "getReg", "(", ")", ";", "unsigned", "Src1SubReg", "=", "Src1", "->", "getSubReg", "(", ")", ";", "Src0", "->", "setReg", "(", "Src1Reg", ")", ";", "Src0", "->", "setSubReg", "(", "Src1SubReg", ")", ";", "Src0", "->", "setIsKill", "(", "Src1", "->", "isKill", "(", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "UseMI", ".", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "Src1", "->", "ChangeToImmediate", "(", "Imm", ")", ";"], "ground_truth": ["removeModOperands", "(", "UseMI", ")", ";"], "File": "SIInstrInfo103", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51744, "Length": 380, "Cover_Rate": 0.472636815920398} {"Template_token": ["", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo103", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51745, "Length": 42, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "isVALU", "(", "MI", ")", "||", "isSALU", "(", "MI", ")", ")", "{", "if", "(", "isFixedSize", "(", "MI", ")", ")", "return", "DescSize", ";", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src0Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", "return", "", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src1Idx", "]", ")", ")", "return", "", ";", "return", "", ";", "}", "if", "(", "DescSize", "==", "", ")", "return", "", ";"], "ground_truth": ["switch", "(", "Opc", ")", "{"], "File": "SIInstrInfo103", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51747, "Length": 129, "Cover_Rate": 0.4574468085106383} {"Template_token": ["", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "if", "(", "SOffset", ")", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "if", "(", "!", "OffsetImm", ")", "return", "false", ";", "const", "MachineOperand", "*", "SBaseReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "sbase", ")", ";", "BaseReg", "=", "SBaseReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isFLAT", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo103", "Func": "getMemOpBaseRegImmOfs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51748, "Length": 183, "Cover_Rate": 0.36381709741550694} {"Template_token": ["", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "?", "", ":", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "SIInstrInfo103", "Func": "getVALUOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51749, "Length": 276, "Cover_Rate": 0.48936170212765956} {"Template_token": ["", "preserveCondRegFlags", "(", "CondBr", "->", "getOperand", "(", "", ")", ",", "Cond", "[", "", "]", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "", ";", "return", "", ";", "}", "assert", "(", "TBB", "&&", "FBB", ")", ";", "MachineInstr", "*", "CondBr", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "MachineOperand", "&", "CondReg", "=", "CondBr", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["CondReg", ".", "setIsUndef", "(", "Cond", "[", "", "]", ".", "isUndef", "(", ")", ")", ";"], "File": "SIInstrInfo103", "Func": "insertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51750, "Length": 100, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "preserveCondRegFlags", "(", "CondBr", "->", "getOperand", "(", "", ")", ",", "Cond", "[", "", "]", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "", ";", "return", "", ";", "}", "assert", "(", "TBB", "&&", "FBB", ")", ";", "MachineInstr", "*", "CondBr", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "MachineOperand", "&", "CondReg", "=", "CondBr", "->", "getOperand", "(", "", ")", ";", "CondReg", ".", "setIsUndef", "(", "Cond", "[", "", "]", ".", "isUndef", "(", ")", ")", ";", "CondReg", ".", "setIsKill", "(", "Cond", "[", "", "]", ".", "isKill", "(", ")", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "", ";"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo103", "Func": "insertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51751, "Length": 126, "Cover_Rate": 0.45} {"Template_token": ["", "unsigned", "SelOp", "=", "Pred", "==", "SCC_TRUE", "?", "", ":", "", ";", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SelOp", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ";", "preserveCondRegFlags", "(", "Select", "->", "getOperand", "(", "", ")", ",", "Cond", "[", "", "]", ")", ";", "return", ";", "}", "if", "(", "DstSize", "==", "", "&&", "Pred", "==", "SCC_TRUE", ")", "{", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ";", "preserveCondRegFlags", "(", "Select", "->", "getOperand", "(", "", ")", ",", "Cond", "[", "", "]", ")", ";", "return", ";", "}", "static", "const", "int16_t", "Sub0_15", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";", "static", "const", "int16_t", "Sub0_15_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";", "unsigned", "SelOp", "=", "", ";", "const", "TargetRegisterClass", "*", "EltRC", "=", "&", "", ";", "const", "int16_t", "*", "SubIndices", "=", "Sub0_15", ";", "int", "NElts", "=", "DstSize", "/", "", ";", "if", "(", "Pred", "==", "SCC_TRUE", ")", "{", "SelOp", "=", "", ";", "EltRC", "=", "&", "", ";", "SubIndices", "=", "Sub0_15_64", ";", "assert", "(", "NElts", "%", "", "==", "", ")", ";", "NElts", "/=", "", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ";", "I", "=", "MIB", "->", "getIterator", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "for", "(", "int", "Idx", "=", "", ";", "Idx", "!=", "NElts", ";", "++", "Idx", ")", "{"], "ground_truth": ["unsigned", "DstElt", "=", "MRI", ".", "createVirtualRegister", "(", "EltRC", ")", ";"], "File": "SIInstrInfo103", "Func": "insertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51752, "Length": 307, "Cover_Rate": 0.5283993115318416} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "return", "", "(", "MO", ".", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Imm", ")", "||", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo103", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51753, "Length": 100, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo103", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51755, "Length": 218, "Cover_Rate": 0.5356265356265356} {"Template_token": ["", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo103", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51756, "Length": 131, "Cover_Rate": 0.32186732186732187} {"Template_token": ["", "case", "", ":", "{", "unsigned", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ImmReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "Src0", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "add", "(", "Src1", ")", ".", "addReg", "(", "ImmReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo103", "Func": "movePackToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51757, "Length": 202, "Cover_Rate": 0.42616033755274263} {"Template_token": ["", "case", "", ":", "{", "unsigned", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ImmReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "Src0", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "add", "(", "Src1", ")", ".", "addReg", "(", "ImmReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["break", ";"], "File": "SIInstrInfo103", "Func": "movePackToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51758, "Length": 193, "Cover_Rate": 0.40717299578059074} {"Template_token": ["", "static", "void", "reportIllegalCopy", "(", "const", "InstrInfo", "*", "TII", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "{"], "ground_truth": ["MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";"], "File": "SIInstrInfo103", "Func": "reportIllegalCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51760, "Length": 43, "Cover_Rate": 0.38392857142857145} {"Template_token": ["", "DiagnosticInfoUnsupported", "IllegalCopy", "(", "*", "MF", "->", "getFunction", "(", ")", ",", "", ",", "DL", ",", "DS_Error", ")", ";", "LLVMContext", "&", "C", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "diagnose", "(", "IllegalCopy", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo103", "Func": "reportIllegalCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51761, "Length": 67, "Cover_Rate": 0.5982142857142857} {"Template_token": ["", "bool", "InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "", ")", ";", "Cond", "[", "", "]", ".", "setImm", "(", "-", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo103", "Func": "reverseBranchCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51762, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "Cond", ".", "size", "(", ")", "==", "", ")", ";", "Cond", "[", "", "]", ".", "setImm", "(", "-", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo103", "Func": "reverseBranchCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51763, "Length": 33, "Cover_Rate": 0.7021276595744681} {"Template_token": ["", "const", "MachineOperand", "*", "FirstDst", "=", "nullptr", ";", "const", "MachineOperand", "*", "SecondDst", "=", "nullptr", ";", "if", "(", "(", "isMUBUF", "(", "FirstLdSt", ")", "&&", "isMUBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isMTBUF", "(", "FirstLdSt", ")", "&&", "isMTBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isFLAT", "(", "FirstLdSt", ")", "&&", "isFLAT", "(", "SecondLdSt", ")", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdata", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdata", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdst", ")", ";"], "ground_truth": ["SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdst", ")", ";"], "File": "SIInstrInfo103", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51764, "Length": 149, "Cover_Rate": 0.6081632653061224} {"Template_token": ["", "&", "", ";", "unsigned", "MidReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "TargetRegisterClass", "*", "SrcSubRC", "=", "RI", ".", "getSubRegClass", "(", "SrcRC", ",", "", ")", ";", "MachineOperand", "SrcRegSub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "", ",", "SrcSubRC", ")", ";", "MachineOperand", "SrcRegSub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "", ",", "SrcSubRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "MidReg", ")", ".", "add", "(", "SrcRegSub0", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "ResultReg", ")", ".", "add", "(", "SrcRegSub1", ")", ".", "addReg", "(", "MidReg", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";"], "File": "SIInstrInfo103", "Func": "splitScalar64BitBCNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51765, "Length": 134, "Cover_Rate": 0.49264705882352944} {"Template_token": ["", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "LoHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "HiHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";"], "File": "SIInstrInfo103", "Func": "splitScalar64BitBinaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51766, "Length": 187, "Cover_Rate": 0.3920335429769392} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "Inst", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "Opcode", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "Src0", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";"], "File": "SIInstrInfo103", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51767, "Length": 146, "Cover_Rate": 0.41359773371104813} {"Template_token": ["", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "RC", "->", "getSize", "(", ")", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}"], "ground_truth": ["return", ";"], "File": "SIInstrInfo103", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51768, "Length": 155, "Cover_Rate": 0.3522727272727273} {"Template_token": ["", "}", "else", "{", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", ";", "ImmOffset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "MBB", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "SEA_ISLANDS", ")", "ImmOffset", "<<=", "", ";", "RegOffset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "isUInt", "<", "", ">", "(", "ImmOffset", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "RegOffset", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "RegOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "ImmOffset", "=", "", ";", "}", "}", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DWord0", "=", "RegOffset", ";", "unsigned", "DWord1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DWord2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DWord3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "uint64_t", "RsrcDataFormat", "=", "getDefaultRsrcDataFormat", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DWord1", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DWord2", ")", ".", "addImm", "(", "RsrcDataFormat", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DWord3", ")", ".", "addImm", "(", "RsrcDataFormat", ">>", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "SRsrc", ")", ".", "addReg", "(", "DWord0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DWord1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DWord2", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DWord3", ")", ".", "addImm", "(", "", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "NewOpcode", ")", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SRsrc", ")", ";", "}", "else", "{", "MI", "->", "getOperand", "(", "", ")", ".", "ChangeToRegister", "(", "SRsrc", ",", "false", ")", ";", "}", "MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "ImmOffset", ")", ")", ";", "MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "SIInstrInfo105", "Func": "moveSMRDToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51771, "Length": 468, "Cover_Rate": 0.5631768953068592} {"Template_token": ["", "const", "MIRFormatter", "*", "getMIRFormatter", "(", ")", "const", "override", "{"], "ground_truth": ["if", "(", "!", "Formatter", ".", "get", "(", ")", ")", "Formatter", "=", "std", "::", "make_unique", "<", "MIRFormatter", ">", "(", ")", ";"], "File": "SIInstrInfo10", "Func": "getMIRFormatter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51774, "Length": 29, "Cover_Rate": 0.7837837837837838} {"Template_token": ["", "if", "(", "!", "Formatter", ".", "get", "(", ")", ")", "Formatter", "=", "std", "::", "make_unique", "<", "MIRFormatter", ">", "(", ")", ";"], "ground_truth": ["return", "Formatter", ".", "get", "(", ")", ";"], "File": "SIInstrInfo10", "Func": "getMIRFormatter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51775, "Length": 27, "Cover_Rate": 0.7297297297297297} {"Template_token": ["", "unsigned", "getOpSize", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", ")", "{"], "File": "SIInstrInfo10", "Func": "getOpSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51776, "Length": 34, "Cover_Rate": 0.4533333333333333} {"Template_token": ["", "inline", "TargetInstrInfo", "::", "RegSubRegPair", "getRegSubRegPair", "(", "const", "MachineOperand", "&", "O", ")", "{", "assert", "(", "O", ".", "isReg", "(", ")", ")", ";"], "ground_truth": ["return", "TargetInstrInfo", "::", "RegSubRegPair", "(", "O", ".", "getReg", "(", ")", ",", "O", ".", "getSubReg", "(", ")", ")", ";"], "File": "SIInstrInfo10", "Func": "getRegSubRegPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51777, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "const", "TargetSchedModel", "&", "getSchedModel", "(", ")", "const", "{", "return", "SchedModel", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "getSchedModel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51778, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "SchedModel", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "getSchedModel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51779, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "GCNSubtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "ST", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "getSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51780, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "const", "GCNSubtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "ST", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "getSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51781, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "true", ";"], "File": "SIInstrInfo10", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51782, "Length": 32, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "true", ";"], "File": "SIInstrInfo10", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51783, "Length": 32, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "return", "llvm", "::", "any_of", "(", "MI", ".", "explicit_uses", "(", ")", ",", "[", "&", "MRI", ",", "this", "]", "(", "const", "MachineOperand", "&", "MO", ")", "{"], "ground_truth": ["return", "MO", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ";", "}", ")", ";"], "File": "SIInstrInfo10", "Func": "hasVGPRUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51784, "Length": 47, "Cover_Rate": 0.5529411764705883} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["return", "llvm", "::", "any_of", "(", "MI", ".", "explicit_uses", "(", ")", ",", "[", "&", "MRI", ",", "this", "]", "(", "const", "MachineOperand", "&", "MO", ")", "{"], "File": "SIInstrInfo10", "Func": "hasVGPRUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51785, "Length": 35, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "bool", "isAtomic", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "(", "", "|", "", ")", ";"], "File": "SIInstrInfo10", "Func": "isAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51787, "Length": 22, "Cover_Rate": 0.8148148148148148} {"Template_token": ["", "bool", "isAtomicNoRet", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isAtomicNoRet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51788, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isAtomicNoRet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51789, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isAtomicRet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51790, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "bool", "isDOT", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo10", "Func": "isDOT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51792, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "isDOT", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isDOT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51793, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isFLATGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51794, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isFLATScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51796, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isFLATScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51797, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "bool", "isFPAtomic", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo10", "Func": "isFPAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51798, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "isInlineConstant", "(", "Imm", ".", "bitcastToAPInt", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51800, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "bool", "isInlineConstant", "(", "const", "APFloat", "&", "Imm", ")", "const", "{"], "ground_truth": ["return", "isInlineConstant", "(", "Imm", ".", "bitcastToAPInt", "(", ")", ")", ";"], "File": "SIInstrInfo10", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51801, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "bool", "isMAI", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isMAI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51802, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "if", "(", "!", "P", ".", "SubReg", ")", "return", "RC", "==", "&", "TRC", ";", "auto", "*", "TRI", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";", "return", "RC", "==", "TRI", "->", "getMatchingSuperRegClass", "(", "RC", ",", "&", "TRC", ",", "P", ".", "SubReg", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isOfRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51804, "Length": 41, "Cover_Rate": 0.5466666666666666} {"Template_token": ["", "if", "(", "!", "P", ".", "SubReg", ")", "return", "RC", "==", "&", "TRC", ";"], "ground_truth": ["auto", "*", "TRI", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";"], "File": "SIInstrInfo10", "Func": "isOfRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51805, "Length": 23, "Cover_Rate": 0.30666666666666664} {"Template_token": ["", "bool", "isPacked", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isPacked", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51806, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "Flags", "&", "(", "", "|", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isSegmentSpecificFLAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51808, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "bool", "isSegmentSpecificFLAT", "(", "uint16_t", "Opcode", ")", "const", "{", "auto", "Flags", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";", "return", "Flags", "&", "(", "", "|", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isSegmentSpecificFLAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51809, "Length": 28, "Cover_Rate": 0.875} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isTRANS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51810, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isTRANS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51811, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "assert", "(", "MI", ".", "isCopy", "(", ")", ")", ";"], "ground_truth": ["Register", "Dest", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SIInstrInfo10", "Func": "isVGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51812, "Length": 23, "Cover_Rate": 0.3194444444444444} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "SIInstrInfo10", "Func": "isVGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51813, "Length": 27, "Cover_Rate": 0.375} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "usesFPDPRounding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51814, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "bool", "usesFPDPRounding", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo10", "Func": "usesFPDPRounding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51815, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "void", "InstrInfo", "::", "addSCCDefUsersToVALUWorklist", "(", "MachineOperand", "&", "Op", ",", "MachineInstr", "&", "SCCDefInst", ",", "SetVectorType", "&", "Worklist", ")", "const", "{", "assert", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", "&&", "Op", ".", "isDef", "(", ")", "&&", "!", "Op", ".", "isDead", "(", ")", "&&", "Op", ".", "getParent", "(", ")", "==", "&", "SCCDefInst", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":"], "ground_truth": ["make_range", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "SCCDefInst", ")", ")", ",", "SCCDefInst", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", "{"], "File": "SIInstrInfo110", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51816, "Length": 90, "Cover_Rate": 0.625} {"Template_token": ["", "assert", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", "&&", "Op", ".", "isDef", "(", ")", "&&", "!", "Op", ".", "isDead", "(", ")", "&&", "Op", ".", "getParent", "(", ")", "==", "&", "SCCDefInst", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "SCCDefInst", ")", ")", ",", "SCCDefInst", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "MI", ".", "findRegisterUseOperandIdx", "(", "", ",", "false", ",", "&", "RI", ")", "!=", "-", "", ")", "Worklist", ".", "insert", "(", "&", "MI", ")", ";"], "File": "SIInstrInfo110", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51817, "Length": 96, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "case", "", ":", "break", ";", "default", ":", "OpNo", "=", "I", ".", "getOperandNo", "(", ")", ";", "break", ";", "}", "if", "(", "!", "RI", ".", "hasVGPRs", "(", "getOpRegClass", "(", "UseMI", ",", "OpNo", ")", ")", ")", "{", "Worklist", ".", "insert", "(", "&", "UseMI", ")", ";", "do", "{", "++", "I", ";", "}", "while", "(", "I", "!=", "E", "&&", "I", "->", "getParent", "(", ")", "==", "&", "UseMI", ")", ";", "}", "else", "{"], "ground_truth": ["++", "I", ";"], "File": "SIInstrInfo110", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51818, "Length": 70, "Cover_Rate": 0.4093567251461988} {"Template_token": ["", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "||", "isSegmentSpecificFLAT", "(", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "||", "isMTBUF", "(", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "MIb", ")", "||", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isSMRD", "(", "MIb", ")", ";", "}", "if", "(", "isSMRD", "(", "MIa", ")", ")", "{", "if", "(", "isSMRD", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isMUBUF", "(", "MIa", ")", "&&", "!", "isMTBUF", "(", "MIa", ")", ";", "}"], "ground_truth": ["if", "(", "isFLAT", "(", "MIa", ")", ")", "{"], "File": "SIInstrInfo110", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51819, "Length": 151, "Cover_Rate": 0.604} {"Template_token": ["", "assert", "(", "(", "MIb", ".", "mayLoad", "(", ")", "||", "MIb", ".", "mayStore", "(", ")", ")", "&&", "", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "||", "isSegmentSpecificFLAT", "(", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "||", "isMTBUF", "(", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "MIb", ")", "||", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isSMRD", "(", "MIb", ")", ";", "}", "if", "(", "isSMRD", "(", "MIa", ")", ")", "{", "if", "(", "isSMRD", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isMUBUF", "(", "MIa", ")", "&&", "!", "isMTBUF", "(", "MIa", ")", ";", "}"], "ground_truth": ["if", "(", "isFLAT", "(", "MIa", ")", ")", "{"], "File": "SIInstrInfo110", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51820, "Length": 187, "Cover_Rate": 0.748} {"Template_token": ["", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "getAddNoCarry", "(", "Entry", ",", "Insert", ",", "DL", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TIDReg", ")", ";"], "File": "SIInstrInfo110", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51821, "Length": 283, "Cover_Rate": 0.4394409937888199} {"Template_token": ["", "unsigned", "WavefrontSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "unsigned", "TIDReg", "=", "MFI", "->", "getTIDReg", "(", ")", ";", "if", "(", "!", "MFI", "->", "hasCalculatedTID", "(", ")", ")", "{", "MachineBasicBlock", "&", "Entry", "=", "MBB", ".", "getParent", "(", ")", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "Entry", ".", "front", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "Insert", "->", "getDebugLoc", "(", ")", ";", "TIDReg", "=", "RI", ".", "findUnusedRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "&", "", ",", "*", "MF", ")", ";", "if", "(", "TIDReg", "==", "", ")", "return", "TIDReg", ";", "if", "(", "!", "", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "WorkGroupSize", ">", "WavefrontSize", ")", "{", "unsigned", "TIDIGXReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "TIDIGYReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "TIDIGZReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "InputPtrReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "getAddNoCarry", "(", "Entry", ",", "Insert", ",", "DL", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo110", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51822, "Length": 386, "Cover_Rate": 0.5993788819875776} {"Template_token": ["", "bool", "InstrInfo", "::", "canShrink", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Src2", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src2", "->", "getReg", "(", ")", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "break", ";", "}", "}"], "ground_truth": ["const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";"], "File": "SIInstrInfo110", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51823, "Length": 174, "Cover_Rate": 0.5878378378378378} {"Template_token": ["", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Src2", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src2", "->", "getReg", "(", ")", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", ")", "return", "false", ";"], "ground_truth": ["break", ";"], "File": "SIInstrInfo110", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51824, "Length": 93, "Cover_Rate": 0.3141891891891892} {"Template_token": ["", "return", "false", ";", "}", "unsigned", "Width0", "=", "(", "*", "MIa", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "unsigned", "Width1", "=", "(", "*", "MIb", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "if", "(", "offsetsDoNotOverlap", "(", "Width0", ",", "Offset0", ",", "Width1", ",", "Offset1", ")", ")", "{", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51825, "Length": 55, "Cover_Rate": 0.3741496598639456} {"Template_token": ["", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "}", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src0", ")", ")", "{", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", "&&", "isOperandLegal", "(", "MI", ",", "", "(", "NewOpc", ",", "", "::", "src0", ")", ",", "Src1", ")", ")", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "}", "}", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "==", "-", "", ")", "return", "nullptr", ";"], "ground_truth": ["return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "addImm", "(", "Src0Mods", "?", "Src0Mods", "->", "getImm", "(", ")", ":", "", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Src1Mods", "?", "Src1Mods", "->", "getImm", "(", ")", ":", "", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "*", "Src2", ")", ".", "addImm", "(", "Clamp", "?", "Clamp", "->", "getImm", "(", ")", ":", "", ")", ".", "addImm", "(", "Omod", "?", "Omod", "->", "getImm", "(", ")", ":", "", ")", ";"], "File": "SIInstrInfo110", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51826, "Length": 271, "Cover_Rate": 0.3358116480793061} {"Template_token": ["", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "if", "(", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "(", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ">", "", "||", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src2", ")", ")", "{", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";", "}", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src1", ")", ")", "{", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "}"], "ground_truth": ["if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src0", ")", ")", "{"], "File": "SIInstrInfo110", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51827, "Length": 252, "Cover_Rate": 0.31226765799256506} {"Template_token": ["", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "if", "(", "SrcReg", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "if", "(", "!", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "RC", "==", "&", "", ")", "{", "if", "(", "DestReg", "==", "", ")", "{", "if", "(", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "return", ";", "}", "if", "(", "!", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "unsigned", "EltSize", "=", "", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "if", "(", "!", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RC", ")", "%", "", ")", ")", "{", "Opcode", "=", "", ";", "EltSize", "=", "", ";", "}", "else", "{", "Opcode", "=", "", ";", "EltSize", "=", "", ";", "}", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "RI", ".", "getPhysRegClass", "(", "SrcReg", ")", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51828, "Length": 408, "Cover_Rate": 0.5589041095890411} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "expandPostRAPseudo", "(", "*", "Copy", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "get", "(", "", ")", ";", "unsigned", "VecReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SubReg", "=", "", "+", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "VecReg", "==", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "VecReg", ",", "SubReg", ")", ",", "RegState", "::", "Undef", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "Implicit", "|", "(", "IsUndef", "?", "RegState", "::", "Undef", ":", "", ")", ")", ";", "const", "int", "ImpDefIdx", "=", "MovRelDesc", ".", "getNumOperands", "(", ")", "+", "MovRelDesc", ".", "getNumImplicitUses", "(", ")", ";", "const", "int", "ImpUseIdx", "=", "ImpDefIdx", "+", "", ";", "MovRel", "->", "tieOperands", "(", "ImpDefIdx", ",", "ImpUseIdx", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51829, "Length": 362, "Cover_Rate": 0.30548523206751055} {"Template_token": ["", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "if", "(", "hasAnyModifiersSet", "(", "UseMI", ")", ")", "return", "false", ";", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src0", ")", ";", "if", "(", "isInlineConstant", "(", "UseMI", ",", "*", "Src0", ",", "*", "ImmOp", ")", ")", "return", "false", ";", "bool", "IsF32", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "bool", "IsFMA", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src1", ")", ";", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src2", ")", ";", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src2", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF32", "?", "", ":", "", ")", ":", "(", "IsF32", "?", "", ":", "", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "==", "-", "", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "ImmOp", "->", "getImm", "(", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "unsigned", "Src1Reg", "=", "Src1", "->", "getReg", "(", ")", ";", "unsigned", "Src1SubReg", "=", "Src1", "->", "getSubReg", "(", ")", ";", "Src0", "->", "setReg", "(", "Src1Reg", ")", ";", "Src0", "->", "setSubReg", "(", "Src1SubReg", ")", ";", "Src0", "->", "setIsKill", "(", "Src1", "->", "isKill", "(", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "UseMI", ".", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "Src1", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "UseMI", ")", ";", "UseMI", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";"], "ground_truth": ["bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";"], "File": "SIInstrInfo110", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51831, "Length": 391, "Cover_Rate": 0.32802013422818793} {"Template_token": ["", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";", "}"], "ground_truth": ["return", "RsrcDataFormat", ";"], "File": "SIInstrInfo110", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51833, "Length": 53, "Cover_Rate": 0.5196078431372549} {"Template_token": ["", "uint64_t", "InstrInfo", "::", "getDefaultRsrcDataFormat", "(", ")", "const", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "return", "(", "", "<<", "", ")", "|", "(", "", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "}", "uint64_t", "RsrcDataFormat", "=", "", ";"], "ground_truth": ["if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{"], "File": "SIInstrInfo110", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51834, "Length": 55, "Cover_Rate": 0.5392156862745098} {"Template_token": ["", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src0Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src1Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src2Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src2Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "return", "DescSize", ";", "}", "if", "(", "isMIMG", "(", "MI", ")", ")", "{", "int", "VAddr0Idx", "=", "", "(", "Opc", ",", "", "::", "vaddr0", ")", ";", "if", "(", "VAddr0Idx", "<", "", ")", "return", "", ";", "int", "RSrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "return", "", "+", "", "*", "(", "(", "RSrcIdx", "-", "VAddr0Idx", "+", "", ")", "/", "", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleSize", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ",", "&", "MF", "->", "getSubtarget", "(", ")", ")", ";", "}", "default", ":", "return", "DescSize", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51835, "Length": 341, "Cover_Rate": 0.8042452830188679} {"Template_token": ["", "if", "(", "VAddr0Idx", "<", "", ")", "return", "", ";", "int", "RSrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "return", "", "+", "", "*", "(", "(", "RSrcIdx", "-", "VAddr0Idx", "+", "", ")", "/", "", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleSize", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ",", "&", "MF", "->", "getSubtarget", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51836, "Length": 145, "Cover_Rate": 0.3419811320754717} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "BaseOp", "=", "AddrReg", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "if", "(", "SOffset", ")", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "assert", "(", "BaseOp", "->", "isReg", "(", ")", "&&", "", "", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "if", "(", "!", "OffsetImm", ")", "return", "false", ";", "const", "MachineOperand", "*", "SBaseReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "sbase", ")", ";", "BaseOp", "=", "SBaseReg", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "assert", "(", "BaseOp", "->", "isReg", "(", ")", "&&", "", "", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "getMemOperandWithOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51837, "Length": 192, "Cover_Rate": 0.32160804020100503} {"Template_token": ["", "uint64_t", "InstrInfo", "::", "getScratchRsrcWords23", "(", ")", "const", "{", "uint64_t", "Rsrc23", "=", "getDefaultRsrcDataFormat", "(", ")", "|", "", "|", "", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "uint64_t", "EltSizeValue", "=", "Log2_32", "(", "ST", ".", "getMaxPrivateElementSize", "(", ")", ")", "-", "", ";", "Rsrc23", "|=", "EltSizeValue", "<<", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51838, "Length": 53, "Cover_Rate": 0.4608695652173913} {"Template_token": ["", "uint64_t", "EltSizeValue", "=", "Log2_32", "(", "ST", ".", "getMaxPrivateElementSize", "(", ")", ")", "-", "", ";", "Rsrc23", "|=", "EltSizeValue", "<<", "", ";", "}", "uint64_t", "IndexStride", "=", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "GFX9", "?", "", ":", "", ";", "Rsrc23", "|=", "IndexStride", "<<", "", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", "&&", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "GFX9", ")", "Rsrc23", "&=", "~", "", ";"], "ground_truth": ["return", "Rsrc23", ";"], "File": "SIInstrInfo110", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51839, "Length": 74, "Cover_Rate": 0.6434782608695652} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "getSGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51840, "Length": 33, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo110", "Func": "getVGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51841, "Length": 24, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD", "(", "MI", ")", ")", "return", "true", ";", "if", "(", "MI", ".", "isReturn", "(", ")", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "true", ";"], "File": "SIInstrInfo110", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51842, "Length": 82, "Cover_Rate": 0.6456692913385826} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD", "(", "MI", ")", ")", "return", "true", ";", "if", "(", "MI", ".", "isReturn", "(", ")", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo110", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51843, "Length": 98, "Cover_Rate": 0.7716535433070866} {"Template_token": ["", "if", "(", "BrOffset", ">=", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addMBB", "(", "&", "DestBB", ",", "MO_LONG_BRANCH_FORWARD", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addMBB", "(", "&", "DestBB", ",", "MO_LONG_BRANCH_BACKWARD", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ")", ";", "RS", "->", "enterBasicBlockEnd", "(", "MBB", ")", ";", "unsigned", "Scav", "=", "RS", "->", "scavengeRegisterBackwards", "(", "", ",", "MachineBasicBlock", "::", "iterator", "(", "GetPC", ")", ",", "false", ",", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "PCReg", ",", "Scav", ")", ";", "MRI", ".", "clearVirtRegs", "(", ")", ";", "RS", "->", "setRegUsed", "(", "Scav", ")", ";"], "ground_truth": ["return", "", "+", "", "+", "", "+", "", ";"], "File": "SIInstrInfo110", "Func": "insertIndirectBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51844, "Length": 250, "Cover_Rate": 0.6265664160401002} {"Template_token": ["", "static", "const", "int16_t", "Sub0_15", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";", "static", "const", "int16_t", "Sub0_15_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";", "unsigned", "SelOp", "=", "", ";", "const", "TargetRegisterClass", "*", "EltRC", "=", "&", "", ";", "const", "int16_t", "*", "SubIndices", "=", "Sub0_15", ";", "int", "NElts", "=", "DstSize", "/", "", ";", "if", "(", "Pred", "==", "SCC_TRUE", ")", "{", "if", "(", "NElts", "%", "", ")", "{", "SelOp", "=", "", ";", "EltRC", "=", "&", "", ";", "}", "else", "{", "SelOp", "=", "", ";", "EltRC", "=", "&", "", ";", "SubIndices", "=", "Sub0_15_64", ";", "NElts", "/=", "", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ";", "I", "=", "MIB", "->", "getIterator", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "for", "(", "int", "Idx", "=", "", ";", "Idx", "!=", "NElts", ";", "++", "Idx", ")", "{"], "ground_truth": ["unsigned", "DstElt", "=", "MRI", ".", "createVirtualRegister", "(", "EltRC", ")", ";"], "File": "SIInstrInfo110", "Func": "insertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51845, "Length": 200, "Cover_Rate": 0.33444816053511706} {"Template_token": ["", "break", ";", "}", "case", "InstrInfo", "::", "VCCNZ", ":", "{", "MachineOperand", "RegOp", "=", "Cond", "[", "", "]", ";", "RegOp", ".", "setImplicit", "(", "false", ")", ";", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "add", "(", "RegOp", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "VCCZ", ":", "{", "MachineOperand", "RegOp", "=", "Cond", "[", "", "]", ";", "RegOp", ".", "setImplicit", "(", "false", ")", ";", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "add", "(", "RegOp", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "EXECNZ", ":", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";"], "ground_truth": ["break", ";"], "File": "SIInstrInfo110", "Func": "insertVectorSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51846, "Length": 316, "Cover_Rate": 0.3607305936073059} {"Template_token": ["", "auto", "*", "BB", "=", "DefI", "->", "getParent", "(", ")", ";", "DenseSet", "<", "MachineInstr", "*", ">", "Uses", ";", "for", "(", "auto", "&", "Use", ":", "MRI", ".", "use_nodbg_operands", "(", "VReg", ")", ")", "{", "auto", "*", "I", "=", "Use", ".", "getParent", "(", ")", ";", "if", "(", "I", "->", "getParent", "(", ")", "!=", "BB", ")", "return", "false", ";", "Uses", ".", "insert", "(", "I", ")", ";", "}", "auto", "E", "=", "BB", "->", "end", "(", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "DefI", "->", "getIterator", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Uses", ".", "erase", "(", "&", "*", "I", ")", ";", "if", "(", "Uses", ".", "empty", "(", ")", "||", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "}", "return", "Uses", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "isEXECMaskConstantBetweenDefAndUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51847, "Length": 132, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "}", "auto", "E", "=", "BB", "->", "end", "(", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "DefI", "->", "getIterator", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Uses", ".", "erase", "(", "&", "*", "I", ")", ";", "if", "(", "Uses", ".", "empty", "(", ")", "||", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "}", "return", "Uses", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "isEXECMaskConstantBetweenDefAndUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51848, "Length": 71, "Cover_Rate": 0.39444444444444443} {"Template_token": ["", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "isInlineConstant", "(", "MO", ",", "OpInfo", ")", ")", "return", "RI", ".", "opCanUseInlineConstant", "(", "OpInfo", ".", "OperandType", ")", ";", "if", "(", "!", "RI", ".", "opCanUseLiteralConstant", "(", "OpInfo", ".", "OperandType", ")", ")", "return", "false", ";", "if", "(", "!", "isVOP3", "(", "MI", ")", "||", "!", "", "(", "InstDesc", ",", "OpNo", ")", ")", "return", "true", ";"], "ground_truth": ["const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "SIInstrInfo110", "Func": "isImmOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51849, "Length": 74, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "(", "MO", ".", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Imm", ")", "||", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51850, "Length": 90, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Imm", ")", "||", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "uint32_t", "Trunc", "=", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ";", "return", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}"], "ground_truth": ["default", ":"], "File": "SIInstrInfo110", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51851, "Length": 99, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "if", "(", "isVOP3", "(", "MI", ")", "&&", "isLiteralConstantLike", "(", "*", "MO", ",", "OpInfo", ")", "&&", "!", "VOP3LiteralLimit", "--", ")", "return", "false", ";", "SmallDenseSet", "<", "RegSubRegPair", ">", "SGPRsUsed", ";", "if", "(", "MO", "->", "isReg", "(", ")", ")", "SGPRsUsed", ".", "insert", "(", "RegSubRegPair", "(", "MO", "->", "getReg", "(", ")", ",", "MO", "->", "getSubReg", "(", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "RegSubRegPair", "SGPR", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "SGPRsUsed", ".", "count", "(", "SGPR", ")", "&&", "usesConstantBus", "(", "MRI", ",", "Op", ",", "InstDesc", ".", "OpInfo", "[", "i", "]", ")", ")", "{", "if", "(", "--", "ConstantBusLimit", "<=", "", ")", "return", "false", ";", "SGPRsUsed", ".", "insert", "(", "SGPR", ")", ";", "}", "}", "else", "if", "(", "InstDesc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", "==", "", ")", "{", "if", "(", "--", "ConstantBusLimit", "<=", "", ")", "return", "false", ";", "}", "else", "if", "(", "isVOP3", "(", "MI", ")", "&&", "", "(", "InstDesc", ",", "i", ")", "&&", "isLiteralConstantLike", "(", "Op", ",", "InstDesc", ".", "OpInfo", "[", "i", "]", ")", ")", "{", "if", "(", "!", "VOP3LiteralLimit", "--", ")", "return", "false", ";", "if", "(", "--", "ConstantBusLimit", "<=", "", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "isOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51852, "Length": 242, "Cover_Rate": 0.5} {"Template_token": ["", "case", "", ":", "return", "MI", ".", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "isReallyTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51853, "Length": 26, "Cover_Rate": 0.40625} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "return", ";", "}", "if", "(", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src1", ")", ")", "return", ";", "if", "(", "Opc", "==", "", "&&", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "return", ";", "}", "if", "(", "HasImplicitSGPR", "||", "!", "MI", ".", "isCommutable", "(", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "(", "!", "Src1", ".", "isImm", "(", ")", "&&", "!", "Src1", ".", "isReg", "(", ")", ")", "||", "!", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src0", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "CommutedOpc", "=", "commuteOpcode", "(", "MI", ")", ";", "if", "(", "CommutedOpc", "==", "-", "", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "legalizeOperandsVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51854, "Length": 269, "Cover_Rate": 0.3741307371349096} {"Template_token": ["", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "(", "RI", ".", "isSGPRReg", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", "||", "isLiteralConstantLike", "(", "Src0", ",", "InstrDesc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", ")", "legalizeOpWithMove", "(", "MI", ",", "Src0Idx", ")", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src0", ")", ";", "Src0", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "legalizeOperandsVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51855, "Length": 247, "Cover_Rate": 0.3435326842837274} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RCID", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "unsigned", "Opcode", "=", "(", "Size", "==", "", ")", "?", "", ":", "", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Opcode", "=", "", ";", "else", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "Opcode", "=", "(", "Size", "==", "", ")", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "RC", ")", ";"], "ground_truth": ["if", "(", "RI", ".", "getCommonSubClass", "(", "&", "", ",", "VRC", ")", ")", "VRC", "=", "&", "", ";"], "File": "SIInstrInfo110", "Func": "legalizeOpWithMove", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51856, "Length": 99, "Cover_Rate": 0.36531365313653136} {"Template_token": ["", "if", "(", "(", "isMUBUF", "(", "FirstLdSt", ")", "&&", "isMUBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isMTBUF", "(", "FirstLdSt", ")", "&&", "isMTBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isFLAT", "(", "FirstLdSt", ")", "&&", "isFLAT", "(", "SecondLdSt", ")", ")", ")", "{", "const", "unsigned", "MaxGlobalLoadCluster", "=", "", ";", "if", "(", "NumLoads", ">", "MaxGlobalLoadCluster", ")", "return", "false", ";", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdata", ")", ";", "if", "(", "!", "FirstDst", ")", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdata", ")", ";", "if", "(", "!", "SecondDst", ")", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdst", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdst", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51857, "Length": 183, "Cover_Rate": 0.5013698630136987} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "InstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "InstrInfo", "::", "isSALU", "(", "MI", ")", "||", "InstrInfo", "::", "isSMRD", "(", "MI", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo110", "Func": "shouldReadExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51858, "Length": 53, "Cover_Rate": 0.4774774774774775} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "LoOpc", "=", "IsAdd", "?", "", ":", "", ";"], "ground_truth": ["MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "LoOpc", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo110", "Func": "splitScalar64BitAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51859, "Length": 169, "Cover_Rate": 0.3206831119544592} {"Template_token": ["", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "LoOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "LoOpc", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "HiOpc", "=", "IsAdd", "?", "", ":", "", ";"], "ground_truth": ["MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "HiOpc", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo110", "Func": "splitScalar64BitAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51860, "Length": 291, "Cover_Rate": 0.5521821631878557} {"Template_token": ["", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51861, "Length": 121, "Cover_Rate": 0.30710659898477155} {"Template_token": ["", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "{", "return", "MO", ".", "getReg", "(", ")", "==", "", "||", "MO", ".", "getReg", "(", ")", "==", "", "||", "MO", ".", "getReg", "(", ")", "==", "", ";", "}", "else", "{", "return", "", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", "||", "", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51862, "Length": 61, "Cover_Rate": 0.3388888888888889} {"Template_token": ["", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "!", "isInlineConstant", "(", "MO", ",", "OpInfo", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "if", "(", "!", "MO", ".", "isUse", "(", ")", ")", "return", "false", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "{", "return", "MO", ".", "getReg", "(", ")", "==", "", "||", "MO", ".", "getReg", "(", ")", "==", "", "||", "MO", ".", "getReg", "(", ")", "==", "", ";", "}", "else", "{"], "ground_truth": ["return", "", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", "||", "", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "SIInstrInfo110", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51863, "Length": 144, "Cover_Rate": 0.8} {"Template_token": ["", "void", "InstrInfo", "::", "addUsersToMoveToVALUWorklist", "(", "Register", "DstReg", ",", "MachineRegisterInfo", "&", "MRI", ",", "SetVectorType", "&", "Worklist", ")", "const", "{", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", ".", "use_begin", "(", "DstReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineInstr", "&", "UseMI", "=", "*", "I", "->", "getParent", "(", ")", ";"], "ground_truth": ["unsigned", "OpNo", "=", "", ";"], "File": "SIInstrInfo111", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51866, "Length": 62, "Cover_Rate": 0.3522727272727273} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "++", "I", ";", "}", "if", "(", "I", "==", "E", ")", "return", "false", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "analyzeBranchImpl", "(", "MBB", ",", "I", ",", "TBB", ",", "FBB", ",", "Cond", ",", "AllowModify", ")", ";", "++", "I", ";"], "ground_truth": ["if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "true", ";"], "File": "SIInstrInfo111", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51867, "Length": 104, "Cover_Rate": 0.3365695792880259} {"Template_token": ["", "if", "(", "Op32DstIdx", "!=", "-", "", ")", "{", "Inst32", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "||", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "}", "Inst32", ".", "add", "(", "*", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "add", "(", "*", "Src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "int", "Op32Src2Idx", "=", "", "(", "Op32", ",", "", "::", "src2", ")", ";", "if", "(", "Op32Src2Idx", "!=", "-", "", ")", "{", "Inst32", ".", "add", "(", "*", "Src2", ")", ";", "}", "else", "{"], "ground_truth": ["fixImplicitOperands", "(", "*", "Inst32", ")", ";"], "File": "SIInstrInfo111", "Func": "buildShrunkInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51868, "Length": 158, "Cover_Rate": 0.6076923076923076} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "WorkGroupSize", "=", "MFI", "->", "getMaxFlatWorkGroupSize", "(", ")", ";", "unsigned", "WavefrontSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "Register", "TIDReg", "=", "MFI", "->", "getTIDReg", "(", ")", ";", "if", "(", "!", "MFI", "->", "hasCalculatedTID", "(", ")", ")", "{", "MachineBasicBlock", "&", "Entry", "=", "MBB", ".", "getParent", "(", ")", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "Entry", ".", "front", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "Insert", "->", "getDebugLoc", "(", ")", ";", "TIDReg", "=", "RI", ".", "findUnusedRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "&", "", ",", "*", "MF", ")", ";", "if", "(", "TIDReg", "==", "", ")", "return", "TIDReg", ";", "if", "(", "!", "", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "WorkGroupSize", ">", "WavefrontSize", ")", "{", "Register", "TIDIGXReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "TIDIGYReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "TIDIGZReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "InputPtrReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{"], "ground_truth": ["if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";"], "File": "SIInstrInfo111", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51869, "Length": 218, "Cover_Rate": 0.346031746031746} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "TI", "=", "LoopEnd", "->", "getFirstTerminator", "(", ")", ";", "assert", "(", "TI", "!=", "LoopEnd", "->", "end", "(", ")", ")", ";", "MachineInstr", "*", "Branch", "=", "&", "(", "*", "TI", ")", ";", "MachineFunction", "*", "MF", "=", "LoopEnd", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "LoopEnd", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Register", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "Register", "BackEdgeReg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "MachineInstrBuilder", "HeaderPHIBuilder", "=", "BuildMI", "(", "*", "(", "MF", ")", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "DstReg", ")", ";", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "LoopEntry", "->", "pred_begin", "(", ")", ",", "E", "=", "LoopEntry", "->", "pred_end", "(", ")", ";", "PI", "!=", "E", ";", "++", "PI", ")", "{", "if", "(", "*", "PI", "==", "LoopEnd", ")", "{", "HeaderPHIBuilder", ".", "addReg", "(", "BackEdgeReg", ")", ";", "}", "else", "{", "MachineBasicBlock", "*", "PMBB", "=", "*", "PI", ";", "Register", "ZeroReg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "materializeImmediate", "(", "*", "PMBB", ",", "PMBB", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "ZeroReg", ",", "", ")", ";", "HeaderPHIBuilder", ".", "addReg", "(", "ZeroReg", ")", ";", "}", "HeaderPHIBuilder", ".", "addMBB", "(", "*", "PI", ")", ";", "}", "MachineInstr", "*", "HeaderPhi", "=", "HeaderPHIBuilder", ";", "MachineInstr", "*", "IFBREAK", "=", "BuildMI", "(", "*", "(", "MF", ")", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "BackEdgeReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "", ")", ")", ";", "MachineInstr", "*", "LOOP", "=", "BuildMI", "(", "*", "(", "MF", ")", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "BackEdgeReg", ")", ".", "addMBB", "(", "LoopEntry", ")", ";", "LoopEntry", "->", "insert", "(", "LoopEntry", "->", "begin", "(", ")", ",", "HeaderPhi", ")", ";", "LoopEnd", "->", "erase", "(", "TI", ")", ";", "LoopEnd", "->", "insert", "(", "LoopEnd", "->", "end", "(", ")", ",", "IFBREAK", ")", ";", "LoopEnd", "->", "insert", "(", "LoopEnd", "->", "end", "(", ")", ",", "LOOP", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "convertNonUniformLoopRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51870, "Length": 352, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "Register", "VRsrc", "=", "Rsrc", ".", "getReg", "(", ")", ";", "unsigned", "VRsrcUndef", "=", "getUndefRegState", "(", "Rsrc", ".", "isUndef", "(", ")", ")", ";", "unsigned", "RegSize", "=", "TRI", "->", "getRegSizeInBits", "(", "Rsrc", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "unsigned", "NumSubRegs", "=", "RegSize", "/", "", ";", "assert", "(", "NumSubRegs", "%", "", "==", "", "&&", "NumSubRegs", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "NumSubRegs", ";", "Idx", "+=", "", ")", "{", "Register", "CurRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "CurRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurRegLo", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurRegHi", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", "+", "", ")", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegLo", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegHi", ")", ";", "Register", "CurReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurReg", ")", ".", "addReg", "(", "CurRegLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "CurRegHi", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo111", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51872, "Length": 226, "Cover_Rate": 0.3108665749656121} {"Template_token": ["", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurReg", ")", ".", "addReg", "(", "CurRegLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "CurRegHi", ")", ".", "addImm", "(", "", ")", ";", "Register", "NewCondReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewCondReg", ")", ".", "addReg", "(", "CurReg", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ",", "", ")", ")", ";", "if", "(", "CondReg", "==", "", ")", "CondReg", "=", "NewCondReg", ";", "else", "{", "Register", "AndReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "CondReg", ")", ".", "addReg", "(", "NewCondReg", ")", ";", "CondReg", "=", "AndReg", ";", "}", "}", "auto", "SRsrcRC", "=", "TRI", "->", "getEquivalentSGPRClass", "(", "MRI", ".", "getRegClass", "(", "VRsrc", ")", ")", ";", "Register", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "SRsrcRC", ")", ";", "auto", "Merge", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrc", ")", ";", "unsigned", "Channel", "=", "", ";", "for", "(", "Register", "Piece", ":", "ReadlanePieces", ")", "{", "Merge", ".", "addReg", "(", "Piece", ")", ".", "addImm", "(", "TRI", "->", "getSubRegFromChannel", "(", "Channel", "++", ")", ")", ";", "}", "Rsrc", ".", "setReg", "(", "SRsrc", ")", ";", "Rsrc", ".", "setIsKill", "(", "true", ")", ";", "Register", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "MRI", ".", "setSimpleHint", "(", "SaveExec", ",", "CondReg", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "SaveExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "CondReg", ",", "RegState", "::", "Kill", ")", ";", "I", "=", "LoopBB", ".", "end", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "XorTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "File": "SIInstrInfo111", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51873, "Length": 317, "Cover_Rate": 0.4360385144429161} {"Template_token": ["", "bool", "llvm", "::", "execMayBeModifiedBeforeAnyUse", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "VReg", ",", "const", "MachineInstr", "&", "DefMI", ")", "{", "assert", "(", "MRI", ".", "isSSA", "(", ")", "&&", "", ")", ";", "auto", "*", "TRI", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";", "auto", "*", "DefBB", "=", "DefMI", ".", "getParent", "(", ")", ";", "const", "int", "MaxUseInstScan", "=", "", ";", "int", "NumUseInst", "=", "", ";", "for", "(", "auto", "&", "UseInst", ":", "MRI", ".", "use_nodbg_instructions", "(", "VReg", ")", ")", "{"], "ground_truth": ["if", "(", "UseInst", ".", "getParent", "(", ")", "!=", "DefBB", ")", "return", "true", ";"], "File": "SIInstrInfo111", "Func": "execMayBeModifiedBeforeAnyUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51874, "Length": 88, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "for", "(", "auto", "&", "UseInst", ":", "MRI", ".", "use_nodbg_instructions", "(", "VReg", ")", ")", "{", "if", "(", "UseInst", ".", "getParent", "(", ")", "!=", "DefBB", ")", "return", "true", ";", "if", "(", "++", "NumUseInst", ">", "MaxUseInstScan", ")", "return", "true", ";", "}", "const", "int", "MaxInstScan", "=", "", ";", "int", "NumInst", "=", "", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "std", "::", "next", "(", "DefMI", ".", "getIterator", "(", ")", ")", ";", ";", "++", "I", ")", "{"], "File": "SIInstrInfo111", "Func": "execMayBeModifiedBeforeAnyUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51875, "Length": 70, "Cover_Rate": 0.3723404255319149} {"Template_token": ["", "if", "(", "Opc", "==", "", ")", "{", "Register", "DstReg", "=", "UseMI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "Is16Bit", "=", "getOpSize", "(", "UseMI", ",", "", ")", "==", "", ";", "bool", "isVGPRCopy", "=", "RI", ".", "isVGPR", "(", "*", "MRI", ",", "DstReg", ")", ";", "unsigned", "NewOpc", "=", "isVGPRCopy", "?", "", ":", "", ";", "APInt", "Imm", "(", "", ",", "ImmOp", "->", "getImm", "(", ")", ")", ";", "if", "(", "UseMI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "Imm", "=", "Imm", ".", "ashr", "(", "", ")", ";", "if", "(", "RI", ".", "isAGPR", "(", "*", "MRI", ",", "DstReg", ")", ")", "{", "if", "(", "!", "isInlineConstant", "(", "Imm", ")", ")", "return", "false", ";", "NewOpc", "=", "", ";", "}", "if", "(", "Is16Bit", ")", "{", "if", "(", "isVGPRCopy", ")", "return", "false", ";", "if", "(", "DstReg", ".", "isVirtual", "(", ")", "&&", "UseMI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "", ")", "return", "false", ";", "UseMI", ".", "getOperand", "(", "", ")", ".", "setSubReg", "(", "", ")", ";", "if", "(", "DstReg", ".", "isPhysical", "(", ")", ")", "{", "DstReg", "=", "RI", ".", "get32BitRegister", "(", "DstReg", ")", ";", "UseMI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DstReg", ")", ";", "}", "assert", "(", "UseMI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", ";", "}", "UseMI", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "UseMI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ";", "UseMI", ".", "addImplicitDefUseOperands", "(", "*", "UseMI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "if", "(", "hasAnyModifiersSet", "(", "UseMI", ")", ")", "return", "false", ";", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src0", ")", ";", "if", "(", "isInlineConstant", "(", "UseMI", ",", "*", "Src0", ",", "*", "ImmOp", ")", ")", "return", "false", ";", "bool", "IsF32", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "bool", "IsFMA", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src1", ")", ";", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src2", ")", ";", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src2", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF32", "?", "", ":", "", ")", ":", "(", "IsF32", "?", "", ":", "", ")", ";"], "ground_truth": ["if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "==", "-", "", ")", "return", "false", ";"], "File": "SIInstrInfo111", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51877, "Length": 509, "Cover_Rate": 0.369108049311095} {"Template_token": ["", "switch", "(", "Size", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo111", "Func": "getAGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51878, "Length": 53, "Cover_Rate": 0.5638297872340425} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo111", "Func": "getAGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51879, "Length": 30, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "getAGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51880, "Length": 57, "Cover_Rate": 0.6063829787234043} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo111", "Func": "getAGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51881, "Length": 53, "Cover_Rate": 0.5638297872340425} {"Template_token": ["", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51882, "Length": 50, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getOpRegClass", "(", "Inst", ",", "", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "SrcRC", ")", ")", "{", "if", "(", "RI", ".", "hasAGPRs", "(", "NewDstRC", ")", ")", "return", "nullptr", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "NewDstRC", "=", "RI", ".", "getEquivalentAGPRClass", "(", "NewDstRC", ")", ";", "break", ";", "default", ":", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51883, "Length": 97, "Cover_Rate": 0.4597156398104265} {"Template_token": ["", "const", "TargetRegisterClass", "*", "InstrInfo", "::", "getDestEquivalentVGPRClass", "(", "const", "MachineInstr", "&", "Inst", ")", "const", "{", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "getOpRegClass", "(", "Inst", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getOpRegClass", "(", "Inst", ",", "", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "SrcRC", ")", ")", "{", "if", "(", "RI", ".", "hasAGPRs", "(", "NewDstRC", ")", ")", "return", "nullptr", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "NewDstRC", "=", "RI", ".", "getEquivalentAGPRClass", "(", "NewDstRC", ")", ";", "break", ";", "default", ":", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "}", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "}", "else", "{", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", "||", "NewDstRC", "==", "&", "", ")", "return", "nullptr", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "}", "return", "NewDstRC", ";", "}"], "ground_truth": ["default", ":"], "File": "SIInstrInfo111", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51884, "Length": 184, "Cover_Rate": 0.8720379146919431} {"Template_token": ["", "return", "get", "(", "getIndirectSGPRWritePseudo32", "(", "VecSize", ")", ")", ";", "case", "", ":", "return", "get", "(", "getIndirectSGPRWritePseudo64", "(", "VecSize", ")", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInstrInfo111", "Func": "getIndirectRegWritePseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51885, "Length": 28, "Cover_Rate": 0.35} {"Template_token": ["", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInstrInfo111", "Func": "getIndirectSGPRWritePseudo32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51886, "Length": 32, "Cover_Rate": 0.3137254901960784} {"Template_token": ["", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "VecSize", "<=", "", ")", "return", "", ";"], "File": "SIInstrInfo111", "Func": "getIndirectSGPRWritePseudo64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51887, "Length": 36, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "getIndirectVGPRWritePseudoOpc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51888, "Length": 60, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "VecSize", "<=", "", ")", "return", "", ";"], "File": "SIInstrInfo111", "Func": "getIndirectVGPRWritePseudoOpc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51889, "Length": 54, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "if", "(", "isFixedSize", "(", "MI", ")", ")", "return", "DescSize", ";", "if", "(", "isVALU", "(", "MI", ")", "||", "isSALU", "(", "MI", ")", ")", "{", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src0Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src1Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src2Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src2Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "return", "DescSize", ";", "}", "if", "(", "isMIMG", "(", "MI", ")", ")", "{", "int", "VAddr0Idx", "=", "", "(", "Opc", ",", "", "::", "vaddr0", ")", ";", "if", "(", "VAddr0Idx", "<", "", ")", "return", "", ";", "int", "RSrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "return", "", "+", "", "*", "(", "(", "RSrcIdx", "-", "VAddr0Idx", "+", "", ")", "/", "", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":"], "ground_truth": ["case", "TargetOpcode", "::", "DBG_VALUE", ":"], "File": "SIInstrInfo111", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51890, "Length": 271, "Cover_Rate": 0.6452380952380953} {"Template_token": ["", "if", "(", "isFixedSize", "(", "MI", ")", ")", "return", "DescSize", ";", "if", "(", "isVALU", "(", "MI", ")", "||", "isSALU", "(", "MI", ")", ")", "{", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src0Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src1Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src2Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src2Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "return", "DescSize", ";", "}", "if", "(", "isMIMG", "(", "MI", ")", ")", "{", "int", "VAddr0Idx", "=", "", "(", "Opc", ",", "", "::", "vaddr0", ")", ";", "if", "(", "VAddr0Idx", "<", "", ")", "return", "", ";", "int", "RSrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "return", "", "+", "", "*", "(", "(", "RSrcIdx", "-", "VAddr0Idx", "+", "", ")", "/", "", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleSize", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ",", "&", "ST", ")", ";", "}"], "ground_truth": ["default", ":"], "File": "SIInstrInfo111", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51891, "Length": 355, "Cover_Rate": 0.8452380952380952} {"Template_token": ["", "unsigned", "InstrInfo", "::", "getNumFlatOffsetBits", "(", "bool", "Signed", ")", "const", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "return", "Signed", "?", "", ":", "", ";", "return", "Signed", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "getNumFlatOffsetBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51893, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetRegisterClass", "*", "InstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MI", ".", "isVariadic", "(", ")", "||", "OpNo", ">=", "Desc", ".", "getNumOperands", "(", ")", "||", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", "==", "-", "", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";"], "ground_truth": ["return", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";"], "File": "SIInstrInfo111", "Func": "getOpRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51894, "Length": 117, "Cover_Rate": 0.841726618705036} {"Template_token": ["", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "uint64_t", "EltSizeValue", "=", "Log2_32", "(", "ST", ".", "getMaxPrivateElementSize", "(", ")", ")", "-", "", ";", "Rsrc23", "|=", "EltSizeValue", "<<", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51895, "Length": 34, "Cover_Rate": 0.3008849557522124} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo111", "Func": "getSGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51896, "Length": 38, "Cover_Rate": 0.40425531914893614} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo111", "Func": "getSGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51897, "Length": 36, "Cover_Rate": 0.3829787234042553} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "RI", ".", "isAGPR", "(", "MRI", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "?", "", ":", "", ";", "}", "case", "", ":", "return", "ST", ".", "hasAddNoCarry", "(", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "ST", ".", "hasAddNoCarry", "(", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "ST", ".", "hasDLInsts", "(", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "SIInstrInfo111", "Func": "getVALUOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51898, "Length": 252, "Cover_Rate": 0.3554301833568406} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo111", "Func": "getVGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51899, "Length": 51, "Cover_Rate": 0.5425531914893617} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo111", "Func": "getVGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51900, "Length": 30, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "getVGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51901, "Length": 29, "Cover_Rate": 0.30851063829787234} {"Template_token": ["", "bool", "InstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD", "(", "MI", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "MI", ".", "isReturn", "(", ")", ")", "return", "true", ";"], "File": "SIInstrInfo111", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51902, "Length": 48, "Cover_Rate": 0.3221476510067114} {"Template_token": ["", "if", "(", "MI", ".", "isReturn", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "File": "SIInstrInfo111", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51903, "Length": 48, "Cover_Rate": 0.3221476510067114} {"Template_token": ["", "RS", ".", "setRegUsed", "(", "Tmp", ")", ";", "while", "(", "RegNo", "--", "&&", "RS", ".", "FindUnusedReg", "(", "&", "", ")", ")", "{", "Register", "Tmp2", "=", "RS", ".", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "if", "(", "!", "Tmp2", "||", "RI", ".", "getHWRegIndex", "(", "Tmp2", ")", ">=", "MaxVGPRs", ")", "break", ";", "Tmp", "=", "Tmp2", ";", "RS", ".", "setRegUsed", "(", "Tmp", ")", ";", "}", "unsigned", "TmpCopyOp", "=", "", ";", "if", "(", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "TmpCopyOp", "=", "", ";", "}", "else", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "}", "MachineInstrBuilder", "UseBuilder", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TmpCopyOp", ")", ",", "Tmp", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "ImpUseSuperReg", ")", "{", "UseBuilder", ".", "addReg", "(", "ImpUseSuperReg", ",", "getKillRegState", "(", "KillSrc", ")", "|", "RegState", "::", "Implicit", ")", ";", "}", "MachineInstrBuilder", "DefBuilder", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "ImpDefSuperReg", ")", "DefBuilder", ".", "addReg", "(", "ImpDefSuperReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "indirectCopyToAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51904, "Length": 198, "Cover_Rate": 0.3431542461005199} {"Template_token": ["", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "", ";", "return", "", ";", "}", "assert", "(", "TBB", "&&", "FBB", ")", ";", "MachineInstr", "*", "CondBr", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "MachineOperand", "&", "CondReg", "=", "CondBr", "->", "getOperand", "(", "", ")", ";", "CondReg", ".", "setIsUndef", "(", "Cond", "[", "", "]", ".", "isUndef", "(", ")", ")", ";", "CondReg", ".", "setIsKill", "(", "Cond", "[", "", "]", ".", "isKill", "(", ")", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "", ";"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo111", "Func": "insertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51905, "Length": 111, "Cover_Rate": 0.32840236686390534} {"Template_token": ["", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addMBB", "(", "&", "DestBB", ",", "MO_LONG_BRANCH_BACKWARD", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ")", ";", "RS", "->", "enterBasicBlockEnd", "(", "MBB", ")", ";"], "ground_truth": ["Register", "Scav", "=", "RS", "->", "scavengeRegisterBackwards", "(", "", ",", "MachineBasicBlock", "::", "iterator", "(", "GetPC", ")", ",", "false", ",", "", ")", ";"], "File": "SIInstrInfo111", "Func": "insertIndirectBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51906, "Length": 131, "Cover_Rate": 0.3283208020050125} {"Template_token": ["", "auto", "I", "=", "MBB", ".", "end", "(", ")", ";", "MachineInstr", "*", "GetPC", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "PCReg", ")", ";", "if", "(", "BrOffset", ">=", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addMBB", "(", "&", "DestBB", ",", "MO_LONG_BRANCH_FORWARD", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addMBB", "(", "&", "DestBB", ",", "MO_LONG_BRANCH_BACKWARD", ")", ";"], "File": "SIInstrInfo111", "Func": "insertIndirectBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51907, "Length": 162, "Cover_Rate": 0.40601503759398494} {"Template_token": ["", "unsigned", "NumOps", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", ";", "return", "MI", ".", "getNumOperands", "(", ")", "==", "NumOps", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "isFoldableCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51908, "Length": 33, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumOps", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", ";", "return", "MI", ".", "getNumOperands", "(", ")", "==", "NumOps", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo111", "Func": "isFoldableCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51909, "Length": 64, "Cover_Rate": 0.6095238095238096} {"Template_token": ["", "bool", "InstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "||", "OperandType", "<", "", "||", "OperandType", ">", "", ")", "return", "false", ";", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "switch", "(", "OperandType", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "int32_t", "Trunc", "=", "static_cast", "<", "int32_t", ">", "(", "Imm", ")", ";", "return", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "(", "MO", ".", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "(", "Imm", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "(", "Imm", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Imm", ")", "||", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "SIInstrInfo111", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51910, "Length": 223, "Cover_Rate": 0.7056962025316456} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "hasFlatSegmentOffsetBug", "(", ")", "&&", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "false", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "return", "Signed", "?", "isInt", "<", "", ">", "(", "Offset", ")", ":", "isUInt", "<", "", ">", "(", "Offset", ")", ";"], "ground_truth": ["return", "Signed", "?", "isInt", "<", "", ">", "(", "Offset", ")", ":", "isUInt", "<", "", ">", "(", "Offset", ")", ";"], "File": "SIInstrInfo111", "Func": "isLegalFLATOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51911, "Length": 79, "Cover_Rate": 0.8229166666666666} {"Template_token": ["", "if", "(", "ST", ".", "hasFlatSegmentOffsetBug", "(", ")", "&&", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "false", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "return", "Signed", "?", "isInt", "<", "", ">", "(", "Offset", ")", ":", "isUInt", "<", "", ">", "(", "Offset", ")", ";", "return", "Signed", "?", "isInt", "<", "", ">", "(", "Offset", ")", ":", "isUInt", "<", "", ">", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "isLegalFLATOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51912, "Length": 68, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "Reg", ".", "isVirtual", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "DRC", "=", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ";", "if", "(", "MO", ".", "getSubReg", "(", ")", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "RI", ".", "getLargestLegalSuperClass", "(", "RC", ",", "*", "MF", ")", ";", "if", "(", "!", "SuperRC", ")", "return", "false", ";", "DRC", "=", "RI", ".", "getMatchingSuperRegClass", "(", "SuperRC", ",", "DRC", ",", "MO", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "DRC", ")", "return", "false", ";", "}", "return", "RC", "->", "hasSuperClassEq", "(", "DRC", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "isLegalRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51913, "Length": 134, "Cover_Rate": 0.7976190476190477} {"Template_token": ["", "bool", "InstrInfo", "::", "isLegalRegOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "Reg", ".", "isVirtual", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "DRC", "=", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ";", "if", "(", "MO", ".", "getSubReg", "(", ")", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "RI", ".", "getLargestLegalSuperClass", "(", "RC", ",", "*", "MF", ")", ";"], "ground_truth": ["if", "(", "!", "SuperRC", ")", "return", "false", ";"], "File": "SIInstrInfo111", "Func": "isLegalRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51914, "Length": 133, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "MCOperandInfo", "&", "OpInfo", "=", "InstDesc", ".", "OpInfo", "[", "OpIdx", "]", ";", "const", "TargetRegisterClass", "*", "DefinedRC", "=", "OpInfo", ".", "RegClass", "!=", "-", "", "?", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ":", "nullptr", ";", "if", "(", "!", "MO", ")", "MO", "=", "&", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "int", "ConstantBusLimit", "=", "ST", ".", "getConstantBusLimit", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "int", "VOP3LiteralLimit", "=", "ST", ".", "hasVOP3Literal", "(", ")", "?", "", ":", "", ";", "if", "(", "isVALU", "(", "MI", ")", "&&", "usesConstantBus", "(", "MRI", ",", "*", "MO", ",", "OpInfo", ")", ")", "{", "if", "(", "isVOP3", "(", "MI", ")", "&&", "isLiteralConstantLike", "(", "*", "MO", ",", "OpInfo", ")", "&&", "!", "VOP3LiteralLimit", "--", ")", "return", "false", ";", "SmallDenseSet", "<", "RegSubRegPair", ">", "SGPRsUsed", ";", "if", "(", "MO", "->", "isReg", "(", ")", ")", "SGPRsUsed", ".", "insert", "(", "RegSubRegPair", "(", "MO", "->", "getReg", "(", ")", ",", "MO", "->", "getSubReg", "(", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "RegSubRegPair", "SGPR", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "SGPRsUsed", ".", "count", "(", "SGPR", ")", "&&", "usesConstantBus", "(", "MRI", ",", "Op", ",", "InstDesc", ".", "OpInfo", "[", "i", "]", ")", ")", "{", "if", "(", "--", "ConstantBusLimit", "<=", "", ")", "return", "false", ";", "SGPRsUsed", ".", "insert", "(", "SGPR", ")", ";", "}"], "ground_truth": ["}", "else", "if", "(", "InstDesc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", "==", "", ")", "{"], "File": "SIInstrInfo111", "Func": "isOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51915, "Length": 300, "Cover_Rate": 0.6302521008403361} {"Template_token": ["", "int", "VOP3LiteralLimit", "=", "ST", ".", "hasVOP3Literal", "(", ")", "?", "", ":", "", ";", "if", "(", "isVALU", "(", "MI", ")", "&&", "usesConstantBus", "(", "MRI", ",", "*", "MO", ",", "OpInfo", ")", ")", "{", "if", "(", "isVOP3", "(", "MI", ")", "&&", "isLiteralConstantLike", "(", "*", "MO", ",", "OpInfo", ")", "&&", "!", "VOP3LiteralLimit", "--", ")", "return", "false", ";", "SmallDenseSet", "<", "RegSubRegPair", ">", "SGPRsUsed", ";", "if", "(", "MO", "->", "isReg", "(", ")", ")", "SGPRsUsed", ".", "insert", "(", "RegSubRegPair", "(", "MO", "->", "getReg", "(", ")", ",", "MO", "->", "getSubReg", "(", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "RegSubRegPair", "SGPR", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "SGPRsUsed", ".", "count", "(", "SGPR", ")", "&&", "usesConstantBus", "(", "MRI", ",", "Op", ",", "InstDesc", ".", "OpInfo", "[", "i", "]", ")", ")", "{", "if", "(", "--", "ConstantBusLimit", "<=", "", ")", "return", "false", ";", "SGPRsUsed", ".", "insert", "(", "SGPR", ")", ";", "}", "}", "else", "if", "(", "InstDesc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", "==", "", ")", "{", "if", "(", "--", "ConstantBusLimit", "<=", "", ")", "return", "false", ";", "}", "else", "if", "(", "isVOP3", "(", "MI", ")", "&&", "", "(", "InstDesc", ",", "i", ")", "&&", "isLiteralConstantLike", "(", "Op", ",", "InstDesc", ".", "OpInfo", "[", "i", "]", ")", ")", "{", "if", "(", "!", "VOP3LiteralLimit", "--", ")", "return", "false", ";"], "ground_truth": ["if", "(", "--", "ConstantBusLimit", "<=", "", ")", "return", "false", ";"], "File": "SIInstrInfo111", "Func": "isOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51916, "Length": 272, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "MI", ".", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "isReallyTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51917, "Length": 38, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setSubReg", "(", "", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "return", ";", "if", "(", "Def", "->", "isMoveImmediate", "(", ")", "&&", "DstRC", "!=", "&", "", ")", "FoldImmediate", "(", "*", "Copy", ",", "*", "Def", ",", "OpReg", ",", "&", "MRI", ")", ";", "bool", "ImpDef", "=", "Def", "->", "isImplicitDef", "(", ")", ";", "while", "(", "!", "ImpDef", "&&", "Def", "&&", "Def", "->", "isCopy", "(", ")", ")", "{", "if", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "break", ";"], "ground_truth": ["Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "SIInstrInfo111", "Func": "legalizeGenericOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51918, "Length": 119, "Cover_Rate": 0.4033898305084746} {"Template_token": ["", "MachineOperand", "*", "SAddr", "=", "getNamedOperand", "(", "MI", ",", "", "::", "saddr", ")", ";"], "ground_truth": ["if", "(", "!", "SAddr", "||", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SAddr", "->", "getReg", "(", ")", ")", ")", ")", "return", ";"], "File": "SIInstrInfo111", "Func": "legalizeOperandsFLAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51920, "Length": 36, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src2", ")", ";", "Src2", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "}", "int", "ConstantBusLimit", "=", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ";", "int", "LiteralLimit", "=", "ST", ".", "hasVOP3Literal", "(", ")", "?", "", ":", "", ";", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "Register", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";", "if", "(", "SGPRReg", "!=", "", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRReg", ")", ";", "--", "ConstantBusLimit", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "isLiteralConstantLike", "(", "MO", ",", "get", "(", "Opc", ")", ".", "OpInfo", "[", "Idx", "]", ")", ")", "continue", ";", "if", "(", "LiteralLimit", ">", "", "&&", "ConstantBusLimit", ">", "", ")", "{", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "continue", ";", "}", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "legalizeOperandsVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51921, "Length": 203, "Cover_Rate": 0.3644524236983842} {"Template_token": ["", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src2", ")", ";", "Src2", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "}", "int", "ConstantBusLimit", "=", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ";", "int", "LiteralLimit", "=", "ST", ".", "hasVOP3Literal", "(", ")", "?", "", ":", "", ";", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "Register", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";", "if", "(", "SGPRReg", "!=", "", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRReg", ")", ";", "--", "ConstantBusLimit", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "isLiteralConstantLike", "(", "MO", ",", "get", "(", "Opc", ")", ".", "OpInfo", "[", "Idx", "]", ")", ")", "continue", ";", "if", "(", "LiteralLimit", ">", "", "&&", "ConstantBusLimit", ">", "", ")", "{", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "continue", ";", "}", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "continue", ";", "}", "if", "(", "RI", ".", "hasAGPRs", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", "&&", "!", "isOperandLegal", "(", "MI", ",", "Idx", ",", "&", "MO", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "legalizeOperandsVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51922, "Length": 254, "Cover_Rate": 0.45601436265709155} {"Template_token": ["", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Opcode", "=", "", ";", "else", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "Opcode", "=", "(", "Size", "==", "", ")", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "RC", ")", ";", "if", "(", "RI", ".", "getCommonSubClass", "(", "&", "", ",", "VRC", ")", ")", "VRC", "=", "&", "", ";", "else", "VRC", "=", "&", "", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "VRC", ")", ";", "DebugLoc", "DL", "=", "MBB", "->", "findDebugLoc", "(", "I", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "Reg", ")", ".", "add", "(", "MO", ")", ";"], "File": "SIInstrInfo111", "Func": "legalizeOpWithMove", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51923, "Length": 115, "Cover_Rate": 0.45634920634920634} {"Template_token": ["", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51924, "Length": 141, "Cover_Rate": 0.3810810810810811} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "MovExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "Register", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "Exec", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", ")", "{", "MRI", ".", "clearKillFlags", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "}", "MachineBasicBlock", "*", "LoopBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "MachineBasicBlock", "::", "iterator", "J", "=", "I", "++", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "I", ",", "MBB", ".", "end", "(", ")", ")", ";"], "ground_truth": ["LoopBB", "->", "splice", "(", "LoopBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "J", ")", ";"], "File": "SIInstrInfo111", "Func": "loadSRsrcFromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51925, "Length": 249, "Cover_Rate": 0.5424836601307189} {"Template_token": ["", "for", "(", "MachineInstr", "&", "CandI", ":", "make_range", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "reverse_iterator", "(", "Inst", ")", ")", ",", "Inst", ".", "getParent", "(", ")", "->", "rend", "(", ")", ")", ")", "{", "if", "(", "CandI", ".", "findRegisterDefOperandIdx", "(", "", ",", "false", ",", "false", ",", "&", "RI", ")", "!=", "-", "", ")", "{", "if", "(", "CandI", ".", "isCopy", "(", ")", "&&", "CandI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "SCCSource", "=", "CandI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "}", "}", "if", "(", "(", "SCCSource", "!=", "", ")", "&&", "Src0", ".", "isImm", "(", ")", "&&", "(", "Src0", ".", "getImm", "(", ")", "==", "-", "", ")", "&&", "Src1", ".", "isImm", "(", ")", "&&", "(", "Src1", ".", "getImm", "(", ")", "==", "", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "SCCSource", ")", ";", "return", ";", "}", "const", "TargetRegisterClass", "*", "TC", "=", "ST", ".", "getWavefrontSize", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "Register", "CopySCC", "=", "MRI", ".", "createVirtualRegister", "(", "TC", ")", ";", "if", "(", "SCCSource", "==", "", ")", "{", "unsigned", "Opcode", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "==", "", ")", "?", "", ":", "", ";", "auto", "NewSelect", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "CopySCC", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "NewSelect", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", "Cond", ".", "isUndef", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo111", "Func": "lowerSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51926, "Length": 253, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "RegClass", "==", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "if", "(", "RegClass", "==", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "unsigned", "EltSize", "=", "", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RegClass", ")", ")", "{", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RegClass", ")", ">", "", ")", "{", "Opcode", "=", "", ";", "EltSize", "=", "", ";", "}", "else", "{", "Opcode", "=", "", ";", "EltSize", "=", "", ";", "}", "}", "ArrayRef", "<", "int16_t", ">", "SubIndices", "=", "RI", ".", "getRegSplitParts", "(", "RegClass", ",", "EltSize", ")", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "SubIndices", ".", "size", "(", ")", ";", "++", "Idx", ")", "{", "int64_t", "IdxValue", "=", "Idx", "==", "", "?", "Value", ":", "", ";", "MachineInstrBuilder", "Builder", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubIndices", "[", "Idx", "]", ")", ")", ";"], "ground_truth": ["Builder", ".", "addImm", "(", "IdxValue", ")", ";"], "File": "SIInstrInfo111", "Func": "materializeImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51927, "Length": 199, "Cover_Rate": 0.5306666666666666} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "Register", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "ImmReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "Src0", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "add", "(", "Src1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "case", "", ":", "{", "Register", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ImmReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "break", ";", "}", "case", "", ":", "{", "Register", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "Src0", ")", ";"], "File": "SIInstrInfo111", "Func": "movePackToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51928, "Length": 267, "Cover_Rate": 0.5680851063829787} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "OldDstReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "unsigned", "NewOpc", "=", "Opc", "==", "", "?", "", ":", "", ";", "assert", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "Inst", ".", "RemoveOperand", "(", "", ")", ";", "Inst", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "File": "SIInstrInfo111", "Func": "moveScalarAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51929, "Length": 115, "Cover_Rate": 0.539906103286385} {"Template_token": ["", "Inst", ".", "RemoveOperand", "(", "", ")", ";", "Inst", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", ".", "addImplicitDefUseOperands", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "OldDstReg", ",", "ResultReg", ")", ";", "legalizeOperands", "(", "Inst", ",", "MDT", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo111", "Func": "moveScalarAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51930, "Length": 69, "Cover_Rate": 0.323943661971831} {"Template_token": ["", "Gen", "=", "", ";", "break", ";", "case", "Subtarget", "::", "GFX10", ":", "Gen", "=", "", ";", "break", ";", "}", "}", "int", "MCOp", "=", "", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";", "if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "", ")", "return", "-", "", ";"], "ground_truth": ["if", "(", "isAsmOnlyOpcode", "(", "MCOp", ")", ")", "return", "-", "", ";"], "File": "SIInstrInfo111", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51932, "Length": 64, "Cover_Rate": 0.3368421052631579} {"Template_token": ["", "const", "MachineInstr", "&", "SecondLdSt", "=", "*", "BaseOps2", ".", "front", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "memOpsHaveSameBasePtr", "(", "FirstLdSt", ",", "BaseOps1", ",", "SecondLdSt", ",", "BaseOps2", ")", ")", "return", "false", ";", "const", "unsigned", "LoadSize", "=", "NumBytes", "/", "NumLoads", ";", "const", "unsigned", "NumDWORDs", "=", "(", "(", "LoadSize", "+", "", ")", "/", "", ")", "*", "NumLoads", ";"], "ground_truth": ["return", "NumDWORDs", "<=", "", ";"], "File": "SIInstrInfo111", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51933, "Length": 62, "Cover_Rate": 0.496} {"Template_token": ["", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "MI", ".", "isPreISelOpcode", "(", ")", "||", "InstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "InstrInfo", "::", "isSALU", "(", "MI", ")", "||", "InstrInfo", "::", "isSMRD", "(", "MI", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo111", "Func": "shouldReadExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51934, "Length": 47, "Cover_Rate": 0.4017094017094017} {"Template_token": ["", "}", "if", "(", "MI", ".", "isPreISelOpcode", "(", ")", "||", "InstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "InstrInfo", "::", "isSALU", "(", "MI", ")", "||", "InstrInfo", "::", "isSMRD", "(", "MI", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo111", "Func": "shouldReadExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51935, "Length": 40, "Cover_Rate": 0.3418803418803419} {"Template_token": ["", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";", "return", ";", "}", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "splitScalar64BitBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51936, "Length": 148, "Cover_Rate": 0.3162393162393162} {"Template_token": ["", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "Opcode", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "Src0", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";"], "File": "SIInstrInfo111", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51937, "Length": 121, "Cover_Rate": 0.32266666666666666} {"Template_token": ["", "void", "InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FrameIndex", ")", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";"], "ground_truth": ["assert", "(", "SrcReg", "!=", "", "&&", "", ")", ";"], "File": "SIInstrInfo111", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51938, "Length": 158, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "BranchPredicate", "Pred", "=", "getBranchPredicate", "(", "I", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Pred", "==", "INVALID_BR", ")", "return", "true", ";"], "File": "SIInstrInfo112", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51941, "Length": 62, "Cover_Rate": 0.32124352331606215} {"Template_token": ["", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "}", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "MFI", "->", "setTIDReg", "(", "TIDReg", ")", ";", "}", "unsigned", "LDSOffset", "=", "MFI", "->", "getLDSSize", "(", ")", "+", "(", "FrameOffset", "*", "WorkGroupSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "LDSOffset", ")", ".", "addReg", "(", "TIDReg", ")", ";", "return", "TmpReg", ";"], "ground_truth": ["}"], "File": "SIInstrInfo112", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51942, "Length": 328, "Cover_Rate": 0.49028400597907323} {"Template_token": ["", "assert", "(", "!", "SrcOp", ".", "isFPImm", "(", ")", ")", ";", "if", "(", "SrcOp", ".", "isImm", "(", ")", ")", "{", "APInt", "Imm", "(", "", ",", "SrcOp", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstLo", ")", ".", "addImm", "(", "Imm", ".", "getLoBits", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstHi", ")", ".", "addImm", "(", "Imm", ".", "getHiBits", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "SrcOp", ".", "isReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstLo", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcOp", ".", "getReg", "(", ")", ",", "", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstHi", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcOp", ".", "getReg", "(", ")", ",", "", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLo", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "", ")", ";", "unsigned", "DstHi", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "", ")", ";", "unsigned", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "SrcCond", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstLo", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src0", ",", "", ")", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src1", ",", "", ")", ")", ".", "addReg", "(", "SrcCond", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";"], "File": "SIInstrInfo112", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51943, "Length": 373, "Cover_Rate": 0.4806701030927835} {"Template_token": ["", "bool", "InstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "InstrInfo", "::", "expandPostRAPseudo", "(", "MI", ")", ";", "case", "", ":", "{", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLo", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "", ")", ";", "unsigned", "DstHi", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "", ")", ";", "const", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "!", "SrcOp", ".", "isFPImm", "(", ")", ")", ";", "if", "(", "SrcOp", ".", "isImm", "(", ")", ")", "{", "APInt", "Imm", "(", "", ",", "SrcOp", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstLo", ")", ".", "addImm", "(", "Imm", ".", "getLoBits", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstHi", ")", ".", "addImm", "(", "Imm", ".", "getHiBits", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "SrcOp", ".", "isReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstLo", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcOp", ".", "getReg", "(", ")", ",", "", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstHi", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcOp", ".", "getReg", "(", ")", ",", "", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo112", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51944, "Length": 325, "Cover_Rate": 0.41881443298969073} {"Template_token": ["", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "case", "TargetOpcode", "::", "BUNDLE", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "return", "", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}"], "ground_truth": ["default", ":"], "File": "SIInstrInfo112", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51945, "Length": 91, "Cover_Rate": 0.337037037037037} {"Template_token": ["", "if", "(", "DescSize", "==", "", "||", "DescSize", "==", "", ")", "return", "DescSize", ";", "assert", "(", "DescSize", "==", "", ")", ";", "if", "(", "isVALU", "(", "MI", ")", "||", "isSALU", "(", "MI", ")", ")", "{", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src0Idx", ")", ",", "getOpSize", "(", "MI", ",", "Src0Idx", ")", ")", ")", "return", "", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "getOpSize", "(", "MI", ",", "Src1Idx", ")", ")", ")", "return", "", ";", "return", "", ";", "}", "switch", "(", "Opc", ")", "{"], "ground_truth": ["case", "TargetOpcode", "::", "IMPLICIT_DEF", ":"], "File": "SIInstrInfo112", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51946, "Length": 135, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isFLATGlobal", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo112", "Func": "isFLATGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51947, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "false", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "!", "isInlineConstant", "(", "MO", ",", "OpSize", ")", ";", "case", "MachineOperand", "::", "MO_FrameIndex", ":", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":"], "ground_truth": ["case", "MachineOperand", "::", "MO_MCSymbol", ":"], "File": "SIInstrInfo112", "Func": "isLiteralConstantLike", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51951, "Length": 42, "Cover_Rate": 0.5060240963855421} {"Template_token": ["", "bool", "isSegmentSpecificFLAT", "(", "uint16_t", "Opcode", ")", "const", "{", "auto", "Flags", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "Flags", "&", "(", "", "|", "", ")", ";"], "File": "SIInstrInfo112", "Func": "isSegmentSpecificFLAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51952, "Length": 27, "Cover_Rate": 0.84375} {"Template_token": ["", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "unsigned", "Opcode", "=", "getSGPRSpillRestoreOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "RC", "->", "getSize", "(", ")", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{"], "File": "SIInstrInfo112", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51953, "Length": 138, "Cover_Rate": 0.3909348441926346} {"Template_token": ["", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo112", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51954, "Length": 149, "Cover_Rate": 0.3860103626943005} {"Template_token": ["", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "RC", "->", "getSize", "(", ")", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "unsigned", "Opcode", "=", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIInstrInfo112", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51955, "Length": 153, "Cover_Rate": 0.3963730569948187} {"Template_token": ["", "switch", "(", "Desc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", "{", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "if", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "break", ";", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "isLiteralConstant", "(", "MI", ".", "getOperand", "(", "i", ")", ",", "RI", ".", "getRegClass", "(", "RegClass", ")", "->", "getSize", "(", ")", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "break", ";", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "case", "", ":", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", "&&", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "LLVM_FALLTHROUGH", ";", "default", ":", "continue", ";", "}", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "RegClass", "!=", "-", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RegClass", ")", ";", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "}", "if", "(", "isVOP1", "(", "MI", ")", "||", "isVOP2", "(", "MI", ")", "||", "isVOP3", "(", "MI", ")", "||", "isVOPC", "(", "MI", ")", ")", "{", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "ConstantBusCount", "=", "", ";", "if", "(", "", "(", "Opcode", ",", "", "::", "imm", ")", "!=", "-", "", ")", "++", "ConstantBusCount", ";", "unsigned", "SGPRUsed", "=", "findImplicitSGPRRead", "(", "MI", ")", ";", "if", "(", "SGPRUsed", "!=", "", ")", "++", "ConstantBusCount", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{"], "ground_truth": ["if", "(", "OpIdx", "==", "-", "", ")", "break", ";"], "File": "SIInstrInfo112", "Func": "verifyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51956, "Length": 312, "Cover_Rate": 0.31293881644934807} {"Template_token": ["", "return", "false", ";", "}", "}", "}", "if", "(", "isVOP1", "(", "MI", ")", "||", "isVOP2", "(", "MI", ")", "||", "isVOP3", "(", "MI", ")", "||", "isVOPC", "(", "MI", ")", ")", "{", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "ConstantBusCount", "=", "", ";", "if", "(", "", "(", "Opcode", ",", "", "::", "imm", ")", "!=", "-", "", ")", "++", "ConstantBusCount", ";", "unsigned", "SGPRUsed", "=", "findImplicitSGPRRead", "(", "MI", ")", ";", "if", "(", "SGPRUsed", "!=", "", ")", "++", "ConstantBusCount", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "MRI", ",", "MO", ",", "getOpSize", "(", "Opcode", ",", "OpIdx", ")", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "SGPRUsed", ")", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "else", "{", "++", "ConstantBusCount", ";", "}", "}", "}", "if", "(", "ConstantBusCount", ">", "", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "", "||", "Desc", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "const", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "Src1Idx", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "Src2Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src1", ".", "isReg", "(", ")", "&&", "Src2", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "compareMachineOp", "(", "Src0", ",", "Src1", ")", "&&", "!", "compareMachineOp", "(", "Src0", ",", "Src2", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "}", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "", "||", "Desc", ".", "getOpcode", "(", ")", "==", "", "||", "Desc", ".", "getOpcode", "(", ")", "==", "", "||", "Desc", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["const", "bool", "IsDst", "=", "Desc", ".", "getOpcode", "(", ")", "==", "", "||", "Desc", ".", "getOpcode", "(", ")", "==", "", ";"], "File": "SIInstrInfo112", "Func": "verifyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51957, "Length": 343, "Cover_Rate": 0.3440320962888666} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ")", "{", "assert", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RI", ".", "getSubClassWithSubReg", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ",", "SubReg", ")", ")", ">=", "", "&&", "", ")", ";", "return", "RI", ".", "getNumChannelsFromSubReg", "(", "SubReg", ")", "*", "", ";", "}", "}"], "ground_truth": ["return", "RI", ".", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "MI", ",", "OpNo", ")", ")", "/", "", ";"], "File": "SIInstrInfo114", "Func": "getOpSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51959, "Length": 104, "Cover_Rate": 0.8813559322033898} {"Template_token": ["", "assert", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RI", ".", "getSubClassWithSubReg", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ",", "SubReg", ")", ")", ">=", "", "&&", "", ")", ";", "return", "RI", ".", "getNumChannelsFromSubReg", "(", "SubReg", ")", "*", "", ";", "}", "}"], "ground_truth": ["return", "RI", ".", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "MI", ",", "OpNo", ")", ")", "/", "", ";"], "File": "SIInstrInfo114", "Func": "getOpSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51960, "Length": 71, "Cover_Rate": 0.6016949152542372} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "++", "I", ";", "}", "if", "(", "I", "==", "E", ")", "return", "false", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "analyzeBranchImpl", "(", "MBB", ",", "I", ",", "TBB", ",", "FBB", ",", "Cond", ",", "AllowModify", ")", ";", "++", "I", ";"], "ground_truth": ["if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "true", ";"], "File": "SIInstrInfo118", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51962, "Length": 101, "Cover_Rate": 0.33223684210526316} {"Template_token": ["", "}", "Inst32", ".", "add", "(", "*", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "add", "(", "*", "Src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "int", "Op32Src2Idx", "=", "", "(", "Op32", ",", "", "::", "src2", ")", ";", "if", "(", "Op32Src2Idx", "!=", "-", "", ")", "{"], "ground_truth": ["Inst32", ".", "add", "(", "*", "Src2", ")", ";"], "File": "SIInstrInfo118", "Func": "buildShrunkInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51963, "Length": 89, "Cover_Rate": 0.35039370078740156} {"Template_token": ["", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "Register", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "Register", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "getAddNoCarry", "(", "Entry", ",", "Insert", ",", "DL", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "}", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "MFI", "->", "setTIDReg", "(", "TIDReg", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51964, "Length": 291, "Cover_Rate": 0.4518633540372671} {"Template_token": ["", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "NumInsts", "<=", "", ";", "}", "case", "SCC_TRUE", ":", "case", "SCC_FALSE", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "", ";", "if", "(", "NumInsts", "%", "", "==", "", ")", "NumInsts", "/=", "", ";"], "ground_truth": ["CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";"], "File": "SIInstrInfo118", "Func": "canInsertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51965, "Length": 127, "Cover_Rate": 0.5474137931034483} {"Template_token": ["", "case", "SCC_TRUE", ":", "case", "SCC_FALSE", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "", ";", "if", "(", "NumInsts", "%", "", "==", "", ")", "NumInsts", "/=", "", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "isSGPRClass", "(", "RC", ")", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "canInsertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51966, "Length": 95, "Cover_Rate": 0.40948275862068967} {"Template_token": ["", "Register", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub0", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub1", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub2", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub3", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrc", ")", ".", "addReg", "(", "SRsrcSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcSub1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcSub2", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcSub3", ")", ".", "addImm", "(", "", ")", ";", "Rsrc", ".", "setReg", "(", "SRsrc", ")", ";", "Rsrc", ".", "setIsKill", "(", "true", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondReg0", ")", ".", "addReg", "(", "SRsrc", ",", "", ",", "", ")", ".", "addReg", "(", "VRsrc", ",", "", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondReg1", ")", ".", "addReg", "(", "SRsrc", ",", "", ",", "", ")", ".", "addReg", "(", "VRsrc", ",", "", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "AndCond", ")", ".", "addReg", "(", "CondReg0", ")", ".", "addReg", "(", "CondReg1", ")", ";", "MRI", ".", "setSimpleHint", "(", "SaveExec", ",", "AndCond", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "SaveExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "AndCond", ",", "RegState", "::", "Kill", ")", ";", "I", "=", "LoopBB", ".", "end", "(", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "XorTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";"], "File": "SIInstrInfo118", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51968, "Length": 385, "Cover_Rate": 0.5492154065620543} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "EltRC", "=", "getOpRegClass", "(", "MI", ",", "", ")", ";", "unsigned", "Opc", ";", "if", "(", "RI", ".", "hasVGPRs", "(", "EltRC", ")", ")", "{", "Opc", "=", "ST", ".", "useVGPRIndexMode", "(", ")", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "RI", ".", "getRegSizeInBits", "(", "*", "EltRC", ")", "==", "", "?", "", ":", "", ";", "}", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "Opc", ")", ";", "Register", "VecReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SubReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "VecReg", "==", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "VecReg", ",", "SubReg", ")", ",", "RegState", "::", "Undef", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "Implicit", "|", "(", "IsUndef", "?", "RegState", "::", "Undef", ":", "", ")", ")", ";", "const", "int", "ImpDefIdx", "=", "OpDesc", ".", "getNumOperands", "(", ")", "+", "OpDesc", ".", "getNumImplicitUses", "(", ")", ";", "const", "int", "ImpUseIdx", "=", "ImpDefIdx", "+", "", ";", "MIB", "->", "tieOperands", "(", "ImpDefIdx", ",", "ImpUseIdx", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "RegLo", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "Register", "RegHi", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "MIBundleBuilder", "Bundler", "(", "MBB", ",", "MI", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "RegLo", ")", ".", "addReg", "(", "RegLo", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "RegHi", ")", ".", "addReg", "(", "RegHi", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["Bundler", ".", "append", "(", "MIB", ")", ";"], "File": "SIInstrInfo118", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51969, "Length": 439, "Cover_Rate": 0.32090643274853803} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "isWave32", "(", ")", ")", "return", ";", "for", "(", "auto", "&", "Op", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "Op", ".", "setReg", "(", "", ")", ";"], "File": "SIInstrInfo118", "Func": "fixImplicitOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51971, "Length": 61, "Cover_Rate": 0.6224489795918368} {"Template_token": ["", "if", "(", "!", "ST", ".", "isWave32", "(", ")", ")", "return", ";", "for", "(", "auto", "&", "Op", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "Op", ".", "setReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "fixImplicitOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51972, "Length": 48, "Cover_Rate": 0.4897959183673469} {"Template_token": ["", "if", "(", "!", "UnusedCarry", ".", "isValid", "(", ")", ")", "return", "MachineInstrBuilder", "(", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51975, "Length": 45, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "MachineInstrBuilder", "InstrInfo", "::", "getAddNoCarry", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "DestReg", ",", "RegScavenger", "&", "RS", ")", "const", "{", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "Register", "UnusedCarry", "=", "!", "RS", ".", "isRegUsed", "(", "", ")", "?", "Register", "(", "RI", ".", "getVCC", "(", ")", ")", ":", "RS", ".", "scavengeRegister", "(", "RI", ".", "getBoolRC", "(", ")", ",", "I", ",", "", ",", "false", ")", ";", "if", "(", "!", "UnusedCarry", ".", "isValid", "(", ")", ")", "return", "MachineInstrBuilder", "(", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "File": "SIInstrInfo118", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51976, "Length": 134, "Cover_Rate": 0.950354609929078} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInstrInfo118", "Func": "getAGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51977, "Length": 19, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "static", "unsigned", "getAGPRSpillSaveOpcode", "(", "unsigned", "Size", ")", "{", "switch", "(", "Size", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo118", "Func": "getAGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51978, "Length": 40, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "getAGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51979, "Length": 32, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "", ";", "if", "(", "ST", ".", "hasFlatSegmentOffsetBug", "(", ")", "&&", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "return", "Signed", "?", "", ":", "", ";", "return", "Signed", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "getNumFlatOffsetBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51980, "Length": 56, "Cover_Rate": 0.8115942028985508} {"Template_token": ["", "unsigned", "InstrInfo", "::", "getNumFlatOffsetBits", "(", "unsigned", "AddrSpace", ",", "bool", "Signed", ")", "const", "{"], "ground_truth": ["if", "(", "!", "ST", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "", ";"], "File": "SIInstrInfo118", "Func": "getNumFlatOffsetBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51981, "Length": 25, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "return", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "}", "unsigned", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";"], "ground_truth": ["return", "RI", ".", "getRegClass", "(", "RCID", ")", ";"], "File": "SIInstrInfo118", "Func": "getOpRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51982, "Length": 46, "Cover_Rate": 0.32857142857142857} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MI", ".", "isVariadic", "(", ")", "||", "OpNo", ">=", "Desc", ".", "getNumOperands", "(", ")", "||", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", "==", "-", "", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";"], "ground_truth": ["return", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";"], "File": "SIInstrInfo118", "Func": "getOpRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51983, "Length": 82, "Cover_Rate": 0.5857142857142857} {"Template_token": ["", "if", "(", "Op1", ".", "isReg", "(", ")", "&&", "Register", "::", "isVirtualRegister", "(", "Op1", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "Op1", ".", "isUndef", "(", ")", ")", "return", "nullptr", ";", "RSR", "=", "getRegSubRegPair", "(", "Op1", ")", ";", "DefInst", "=", "MRI", ".", "getVRegDef", "(", "RSR", ".", "Reg", ")", ";", "}", "break", ";", "}", "default", ":"], "ground_truth": ["if", "(", "followSubRegDef", "(", "*", "MI", ",", "RSR", ")", ")", "{"], "File": "SIInstrInfo118", "Func": "getVRegSubRegDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51984, "Length": 66, "Cover_Rate": 0.32038834951456313} {"Template_token": ["", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addMBB", "(", "&", "DestBB", ",", "MO_LONG_BRANCH_BACKWARD", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ")", ";", "RS", "->", "enterBasicBlockEnd", "(", "MBB", ")", ";", "unsigned", "Scav", "=", "RS", "->", "scavengeRegisterBackwards", "(", "", ",", "MachineBasicBlock", "::", "iterator", "(", "GetPC", ")", ",", "false", ",", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "PCReg", ",", "Scav", ")", ";", "MRI", ".", "clearVirtRegs", "(", ")", ";", "RS", "->", "setRegUsed", "(", "Scav", ")", ";"], "ground_truth": ["return", "", "+", "", "+", "", "+", "", ";"], "File": "SIInstrInfo118", "Func": "insertIndirectBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51985, "Length": 162, "Cover_Rate": 0.40601503759398494} {"Template_token": ["", "if", "(", "!", "isSMRD", "(", "MI", ")", ")", "return", "false", ";", "int", "Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "sbase", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "false", ";", "const", "auto", "RCID", "=", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", "[", "Idx", "]", ".", "RegClass", ";", "return", "RCID", "==", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "isBufferSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51986, "Length": 60, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "if", "(", "Idx", "==", "-", "", ")", "return", "false", ";", "const", "auto", "RCID", "=", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", "[", "Idx", "]", ".", "RegClass", ";", "return", "RCID", "==", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "isBufferSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51987, "Length": 33, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "isD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51988, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "bool", "isD16", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo118", "Func": "isD16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51989, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "InstrInfo", "::", "isImmOperandLegal", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "MCInstrDesc", "&", "InstDesc", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "MCOperandInfo", "&", "OpInfo", "=", "InstDesc", ".", "OpInfo", "[", "OpNo", "]", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "||", "MO", ".", "isTargetIndex", "(", ")", "||", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isGlobal", "(", ")", ")", ";", "if", "(", "OpInfo", ".", "OperandType", "==", "MCOI", "::", "OPERAND_IMMEDIATE", ")", "return", "true", ";", "if", "(", "OpInfo", ".", "RegClass", "<", "", ")", "return", "false", ";", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "isInlineConstant", "(", "MO", ",", "OpInfo", ")", ")", "{", "if", "(", "isMAI", "(", "MI", ")", "&&", "ST", ".", "hasMFMAInlineLiteralBug", "(", ")", "&&", "OpNo", "==", "(", "unsigned", ")", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src2", ")", ")", "return", "false", ";", "return", "RI", ".", "opCanUseInlineConstant", "(", "OpInfo", ".", "OperandType", ")", ";", "}", "if", "(", "!", "RI", ".", "opCanUseLiteralConstant", "(", "OpInfo", ".", "OperandType", ")", ")", "return", "false", ";", "if", "(", "!", "isVOP3", "(", "MI", ")", "||", "!", "", "(", "InstDesc", ",", "OpNo", ")", ")", "return", "true", ";", "return", "ST", ".", "hasVOP3Literal", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "isImmOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51990, "Length": 226, "Cover_Rate": 0.9741379310344828} {"Template_token": ["", "bool", "InstrInfo", "::", "isLegalFLATOffset", "(", "int64_t", "Offset", ",", "unsigned", "AddrSpace", ",", "bool", "Signed", ")", "const", "{", "if", "(", "!", "ST", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "hasFlatSegmentOffsetBug", "(", ")", "&&", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "false", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "return", "(", "Signed", "&&", "isInt", "<", "", ">", "(", "Offset", ")", ")", "||", "(", "!", "Signed", "&&", "isUInt", "<", "", ">", "(", "Offset", ")", ")", ";", "}"], "ground_truth": ["return", "(", "Signed", "&&", "isInt", "<", "", ">", "(", "Offset", ")", ")", "||", "(", "!", "Signed", "&&", "isUInt", "<", "", ">", "(", "Offset", ")", ")", ";"], "File": "SIInstrInfo118", "Func": "isLegalFLATOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51991, "Length": 111, "Cover_Rate": 0.9910714285714286} {"Template_token": ["", "if", "(", "ST", ".", "hasFlatSegmentOffsetBug", "(", ")", "&&", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "false", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{"], "ground_truth": ["return", "(", "Signed", "&&", "isInt", "<", "", ">", "(", "Offset", ")", ")", "||", "(", "!", "Signed", "&&", "isUInt", "<", "", ">", "(", "Offset", ")", ")", ";"], "File": "SIInstrInfo118", "Func": "isLegalFLATOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51992, "Length": 56, "Cover_Rate": 0.5} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "RI", ".", "getLargestLegalSuperClass", "(", "RC", ",", "*", "MF", ")", ";", "if", "(", "!", "SuperRC", ")", "return", "false", ";"], "ground_truth": ["DRC", "=", "RI", ".", "getMatchingSuperRegClass", "(", "SuperRC", ",", "DRC", ",", "MO", ".", "getSubReg", "(", ")", ")", ";"], "File": "SIInstrInfo118", "Func": "isLegalRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51993, "Length": 59, "Cover_Rate": 0.34911242603550297} {"Template_token": ["", "if", "(", "Register", "::", "isPhysicalRegister", "(", "SubReg", ".", "getReg", "(", ")", ")", ")", "return", "TRI", ".", "isSubRegister", "(", "SuperVec", ".", "getReg", "(", ")", ",", "SubReg", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "SubReg", ".", "getSubReg", "(", ")", "!=", "", "&&", "SubReg", ".", "getReg", "(", ")", "==", "SuperVec", ".", "getReg", "(", ")", ";"], "File": "SIInstrInfo118", "Func": "isSubRegOf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51994, "Length": 52, "Cover_Rate": 0.6933333333333334} {"Template_token": ["", "unsigned", "Opcode", "=", "(", "Size", "==", "", ")", "?", "", ":", "", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Opcode", "=", "", ";", "else", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "Opcode", "=", "(", "Size", "==", "", ")", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "RC", ")", ";", "if", "(", "RI", ".", "getCommonSubClass", "(", "&", "", ",", "VRC", ")", ")", "VRC", "=", "&", "", ";", "else", "VRC", "=", "&", "", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "VRC", ")", ";", "DebugLoc", "DL", "=", "MBB", "->", "findDebugLoc", "(", "I", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "Reg", ")", ".", "add", "(", "MO", ")", ";"], "ground_truth": ["MO", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";"], "File": "SIInstrInfo118", "Func": "legalizeOpWithMove", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51997, "Length": 137, "Cover_Rate": 0.5055350553505535} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RCID", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "unsigned", "Opcode", "=", "(", "Size", "==", "", ")", "?", "", ":", "", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Opcode", "=", "", ";", "else", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "Opcode", "=", "(", "Size", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "RC", ")", ";"], "File": "SIInstrInfo118", "Func": "legalizeOpWithMove", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51998, "Length": 82, "Cover_Rate": 0.3025830258302583} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MIB", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Define", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 51999, "Length": 134, "Cover_Rate": 0.319047619047619} {"Template_token": ["", "unsigned", "SubOp", "=", "ST", ".", "hasAddNoCarry", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "SubOp", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "TmpReg", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";"], "ground_truth": ["addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "File": "SIInstrInfo118", "Func": "lowerScalarAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52000, "Length": 95, "Cover_Rate": 0.46116504854368934} {"Template_token": ["", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SubOp", "=", "ST", ".", "hasAddNoCarry", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "SubOp", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "TmpReg", ")", ";"], "File": "SIInstrInfo118", "Func": "lowerScalarAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52001, "Length": 106, "Cover_Rate": 0.5145631067961165} {"Template_token": ["", "if", "(", "!", "Base1", "||", "!", "Base2", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI1", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Base1", "=", "GetUnderlyingObject", "(", "Base1", ",", "DL", ")", ";", "Base2", "=", "GetUnderlyingObject", "(", "Base2", ",", "DL", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "Base1", ")", "||", "isa", "<", "UndefValue", ">", "(", "Base2", ")", ")", "return", "false", ";", "return", "Base1", "==", "Base2", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "memOpsHaveSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52002, "Length": 91, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "assert", "(", "(", "NumLoads", ">", "", ")", "&&", "(", "NumBytes", ">", "", ")", "&&", "(", "NumBytes", ">=", "NumLoads", ")", "&&", "", ")", ";", "unsigned", "MaxNumLoads", ";", "if", "(", "NumBytes", "<=", "", "*", "NumLoads", ")", "{", "MaxNumLoads", "=", "", ";", "}", "else", "{", "MaxNumLoads", "=", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52004, "Length": 47, "Cover_Rate": 0.31756756756756754} {"Template_token": ["", "unsigned", "LoOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "LoOpc", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "HiOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "HiOpc", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "legalizeOperands", "(", "*", "LoHalf", ",", "MDT", ")", ";", "legalizeOperands", "(", "*", "HiHalf", ",", "MDT", ")", ";", "addUsersToMoveToVALUWorklist", "(", "FullDestReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "splitScalar64BitAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52005, "Length": 196, "Cover_Rate": 0.3663551401869159} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "LoOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "LoOpc", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "HiOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "HiOpc", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo118", "Func": "splitScalar64BitAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52006, "Length": 289, "Cover_Rate": 0.5401869158878505} {"Template_token": ["", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FrameIndex", ")", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillSaveOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "File": "SIInstrInfo118", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52007, "Length": 307, "Cover_Rate": 0.6883408071748879} {"Template_token": ["", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "{", "return", "MO", ".", "getReg", "(", ")", "==", "", "||", "MO", ".", "getReg", "(", ")", "==", "", "||", "MO", ".", "getReg", "(", ")", "==", "", ";", "}", "else", "{", "return", "", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", "||", "", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo118", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52008, "Length": 74, "Cover_Rate": 0.4111111111111111} {"Template_token": ["", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "reverse_iterator", "(", "SCCUseInst", ")", ")", ",", "SCCUseInst", "->", "getParent", "(", ")", "->", "rend", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "modifiesRegister", "(", "", ",", "&", "RI", ")", ")", "break", ";"], "ground_truth": ["if", "(", "MI", ".", "definesRegister", "(", "", ",", "&", "RI", ")", ")", "{"], "File": "SIInstrInfo11", "Func": "addSCCDefsToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52010, "Length": 59, "Cover_Rate": 0.46825396825396826} {"Template_token": ["", "assert", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", "&&", "Op", ".", "isUse", "(", ")", ")", ";", "MachineInstr", "*", "SCCUseInst", "=", "Op", ".", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "reverse_iterator", "(", "SCCUseInst", ")", ")", ",", "SCCUseInst", "->", "getParent", "(", ")", "->", "rend", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "modifiesRegister", "(", "", ",", "&", "RI", ")", ")", "break", ";", "if", "(", "MI", ".", "definesRegister", "(", "", ",", "&", "RI", ")", ")", "{", "Worklist", ".", "insert", "(", "&", "MI", ")", ";"], "ground_truth": ["break", ";"], "File": "SIInstrInfo11", "Func": "addSCCDefsToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52011, "Length": 102, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "SCCDefInst", ")", ")", ",", "SCCDefInst", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", "{", "int", "SCCIdx", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "", ",", "false", ",", "&", "RI", ")", ";", "if", "(", "SCCIdx", "!=", "-", "", ")", "{", "if", "(", "MI", ".", "isCopy", "(", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MRI", ".", "replaceRegWith", "(", "DestReg", ",", "NewCond", ")", ";", "CopyToDelete", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "if", "(", "NewCond", ".", "isValid", "(", ")", ")", "MI", ".", "getOperand", "(", "SCCIdx", ")", ".", "setReg", "(", "NewCond", ")", ";", "Worklist", ".", "insert", "(", "&", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52012, "Length": 145, "Cover_Rate": 0.5598455598455598} {"Template_token": ["", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "SCCDefInst", ")", ")", ",", "SCCDefInst", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", "{", "int", "SCCIdx", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "", ",", "false", ",", "&", "RI", ")", ";", "if", "(", "SCCIdx", "!=", "-", "", ")", "{", "if", "(", "MI", ".", "isCopy", "(", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MRI", ".", "replaceRegWith", "(", "DestReg", ",", "NewCond", ")", ";", "CopyToDelete", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "NewCond", ".", "isValid", "(", ")", ")", "MI", ".", "getOperand", "(", "SCCIdx", ")", ".", "setReg", "(", "NewCond", ")", ";"], "File": "SIInstrInfo11", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52013, "Length": 136, "Cover_Rate": 0.525096525096525} {"Template_token": ["", "OpNo", "=", "I", ".", "getOperandNo", "(", ")", ";", "break", ";", "}", "if", "(", "!", "RI", ".", "hasVectorRegisters", "(", "getOpRegClass", "(", "UseMI", ",", "OpNo", ")", ")", ")", "{", "Worklist", ".", "insert", "(", "&", "UseMI", ")", ";", "do", "{", "++", "I", ";", "}", "while", "(", "I", "!=", "E", "&&", "I", "->", "getParent", "(", ")", "==", "&", "UseMI", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo11", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52014, "Length": 60, "Cover_Rate": 0.3314917127071823} {"Template_token": ["", "if", "(", "I", "==", "E", ")", "return", "false", ";", "while", "(", "I", "!=", "E", "&&", "!", "I", "->", "isBranch", "(", ")", "&&", "!", "I", "->", "isReturn", "(", ")", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo11", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52015, "Length": 86, "Cover_Rate": 0.4236453201970443} {"Template_token": ["", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["++", "I", ";"], "File": "SIInstrInfo11", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52016, "Length": 67, "Cover_Rate": 0.33004926108374383} {"Template_token": ["", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", "return", "false", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpValue", "=", "", ";", "}", "else", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "{", "SrcReg2", "=", "Register", "(", ")", ";", "CmpValue", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "}", "else", "{"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo11", "Func": "analyzeCompare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52017, "Length": 107, "Cover_Rate": 0.3022598870056497} {"Template_token": ["", "Offset0", "=", "Load0Offset", "->", "getZExtValue", "(", ")", ";", "Offset1", "=", "Load1Offset", "->", "getZExtValue", "(", ")", ";", "return", "true", ";", "}", "if", "(", "(", "isMUBUF", "(", "Opc0", ")", "||", "isMTBUF", "(", "Opc0", ")", ")", "&&", "(", "isMUBUF", "(", "Opc1", ")", "||", "isMTBUF", "(", "Opc1", ")", ")", ")", "{", "if", "(", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "", "::", "soffset", ")", "||", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "", "::", "vaddr", ")", "||", "!", "nodesHaveSameOperandValue", "(", "Load0", ",", "Load1", ",", "", "::", "srsrc", ")", ")", "return", "false", ";", "int", "OffIdx0", "=", "", "(", "Opc0", ",", "", "::", "offset", ")", ";", "int", "OffIdx1", "=", "", "(", "Opc1", ",", "", "::", "offset", ")", ";", "if", "(", "OffIdx0", "==", "-", "", "||", "OffIdx1", "==", "-", "", ")", "return", "false", ";", "OffIdx0", "-=", "get", "(", "Opc0", ")", ".", "NumDefs", ";", "OffIdx1", "-=", "get", "(", "Opc1", ")", ".", "NumDefs", ";", "SDValue", "Off0", "=", "Load0", "->", "getOperand", "(", "OffIdx0", ")", ";", "SDValue", "Off1", "=", "Load1", "->", "getOperand", "(", "OffIdx1", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Off0", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Off1", ")", ")", "return", "false", ";", "Offset0", "=", "cast", "<", "ConstantSDNode", ">", "(", "Off0", ")", "->", "getZExtValue", "(", ")", ";", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Off1", ")", "->", "getZExtValue", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo11", "Func": "areLoadsFromSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52018, "Length": 223, "Cover_Rate": 0.367986798679868} {"Template_token": ["", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isSMRD", "(", "MIb", ")", ";", "}", "if", "(", "isSMRD", "(", "MIa", ")", ")", "{", "if", "(", "isSMRD", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isMUBUF", "(", "MIb", ")", "&&", "!", "isMTBUF", "(", "MIb", ")", ";", "}", "if", "(", "isFLAT", "(", "MIa", ")", ")", "{", "if", "(", "isFLAT", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo11", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52019, "Length": 87, "Cover_Rate": 0.3782608695652174} {"Template_token": ["", "}", "if", "(", "isSMRD", "(", "MIa", ")", ")", "{", "if", "(", "isSMRD", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isMUBUF", "(", "MIb", ")", "&&", "!", "isMTBUF", "(", "MIb", ")", ";", "}", "if", "(", "isFLAT", "(", "MIa", ")", ")", "{", "if", "(", "isFLAT", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo11", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52020, "Length": 74, "Cover_Rate": 0.3217391304347826} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewSuperReg", ")", ".", "addReg", "(", "SuperReg", ".", "getReg", "(", ")", ",", "", ",", "SuperReg", ".", "getSubReg", "(", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "SubReg", ")", ".", "addReg", "(", "NewSuperReg", ",", "", ",", "SubIdx", ")", ";"], "ground_truth": ["return", "SubReg", ";"], "File": "SIInstrInfo11", "Func": "buildExtractSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52021, "Length": 67, "Cover_Rate": 0.3544973544973545} {"Template_token": ["", "Inst32", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "if", "(", "", "(", "Op32", ",", "", "::", "sdst", ")", "!=", "-", "", ")", "{", "assert", "(", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "||", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "}", "Inst32", ".", "add", "(", "*", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "add", "(", "*", "Src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "int", "Op32Src2Idx", "=", "", "(", "Op32", ",", "", "::", "src2", ")", ";", "if", "(", "Op32Src2Idx", "!=", "-", "", ")", "{", "Inst32", ".", "add", "(", "*", "Src2", ")", ";", "}", "else", "{"], "ground_truth": ["fixImplicitOperands", "(", "*", "Inst32", ")", ";"], "File": "SIInstrInfo11", "Func": "buildShrunkInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52022, "Length": 164, "Cover_Rate": 0.6029411764705882} {"Template_token": ["", "assert", "(", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "||", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "}", "Inst32", ".", "add", "(", "*", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "add", "(", "*", "Src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "int", "Op32Src2Idx", "=", "", "(", "Op32", ",", "", "::", "src2", ")", ";", "if", "(", "Op32Src2Idx", "!=", "-", "", ")", "{", "Inst32", ".", "add", "(", "*", "Src2", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo11", "Func": "buildShrunkInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52023, "Length": 129, "Cover_Rate": 0.4742647058823529} {"Template_token": ["", "case", "VCCNZ", ":", "case", "VCCZ", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "!=", "RC", ")", "return", "false", ";", "int", "NumInsts", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "NumInsts", "<=", "", ";", "}", "case", "SCC_TRUE", ":", "case", "SCC_FALSE", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "!=", "RC", ")", "return", "false", ";", "int", "NumInsts", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "", ";", "if", "(", "NumInsts", "%", "", "==", "", ")", "NumInsts", "/=", "", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "isSGPRClass", "(", "RC", ")", ";", "}", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "canInsertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52024, "Length": 181, "Cover_Rate": 0.7669491525423728} {"Template_token": ["", "}", "case", "SCC_TRUE", ":", "case", "SCC_FALSE", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "!=", "RC", ")", "return", "false", ";", "int", "NumInsts", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "", ";", "if", "(", "NumInsts", "%", "", "==", "", ")", "NumInsts", "/=", "", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "isSGPRClass", "(", "RC", ")", ";", "}"], "ground_truth": ["default", ":"], "File": "SIInstrInfo11", "Func": "canInsertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52025, "Length": 94, "Cover_Rate": 0.3983050847457627} {"Template_token": ["", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", "&&", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", "->", "getReg", "(", ")", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", ")", "return", "false", ";", "if", "(", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", ")", "return", "false", ";", "if", "(", "!", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "return", "!", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", "&&", "!", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52026, "Length": 104, "Cover_Rate": 0.33440514469453375} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Src2", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src2", "->", "getReg", "(", ")", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "break", ";", "}", "}", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", "&&", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", "->", "getReg", "(", ")", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", ")", "return", "false", ";", "if", "(", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", ")", "return", "false", ";", "if", "(", "!", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "!", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", "&&", "!", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", ";"], "File": "SIInstrInfo11", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52027, "Length": 156, "Cover_Rate": 0.5016077170418006} {"Template_token": ["", "if", "(", "!", "getMemOperandsWithOffsetWidth", "(", "MIa", ",", "BaseOps0", ",", "Offset0", ",", "Offset0IsScalable", ",", "Dummy0", ",", "&", "RI", ")", "||", "!", "getMemOperandsWithOffsetWidth", "(", "MIb", ",", "BaseOps1", ",", "Offset1", ",", "Offset1IsScalable", ",", "Dummy1", ",", "&", "RI", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "memOpsHaveSameBaseOperands", "(", "BaseOps0", ",", "BaseOps1", ")", ")", "return", "false", ";"], "File": "SIInstrInfo11", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52028, "Length": 52, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "Register", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "IF", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "", ")", ")", ";", "MachineInstr", "*", "END", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "IfEntry", "->", "erase", "(", "TI", ")", ";", "IfEntry", "->", "insert", "(", "IfEntry", "->", "end", "(", ")", ",", "IF", ")", ";"], "ground_truth": ["IfEnd", "->", "insert", "(", "IfEnd", "->", "getFirstNonPHI", "(", ")", ",", "END", ")", ";"], "File": "SIInstrInfo11", "Func": "convertNonUniformIfRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52029, "Length": 116, "Cover_Rate": 0.5631067961165048} {"Template_token": ["", "Register", "ZeroReg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "materializeImmediate", "(", "*", "PMBB", ",", "PMBB", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "ZeroReg", ",", "", ")", ";", "HeaderPHIBuilder", ".", "addReg", "(", "ZeroReg", ")", ";", "}", "HeaderPHIBuilder", ".", "addMBB", "(", "PMBB", ")", ";", "}", "MachineInstr", "*", "HeaderPhi", "=", "HeaderPHIBuilder", ";", "MachineInstr", "*", "IFBREAK", "=", "BuildMI", "(", "*", "(", "MF", ")", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "BackEdgeReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "", ")", ")", ";", "MachineInstr", "*", "LOOP", "=", "BuildMI", "(", "*", "(", "MF", ")", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "BackEdgeReg", ")", ".", "addMBB", "(", "LoopEntry", ")", ";", "LoopEntry", "->", "insert", "(", "LoopEntry", "->", "begin", "(", ")", ",", "HeaderPhi", ")", ";", "LoopEnd", "->", "erase", "(", "TI", ")", ";", "LoopEnd", "->", "insert", "(", "LoopEnd", "->", "end", "(", ")", ",", "IFBREAK", ")", ";"], "ground_truth": ["LoopEnd", "->", "insert", "(", "LoopEnd", "->", "end", "(", ")", ",", "LOOP", ")", ";"], "File": "SIInstrInfo11", "Func": "convertNonUniformLoopRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52030, "Length": 175, "Cover_Rate": 0.501432664756447} {"Template_token": ["", "for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Use", ".", "isUse", "(", ")", "&&", "(", "Use", ".", "getReg", "(", ")", "==", "", "||", "Use", ".", "getReg", "(", ")", "==", "", ")", ")", "{"], "File": "SIInstrInfo11", "Func": "copyFlagsToImplicitVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52032, "Length": 40, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "Use", ".", "isUse", "(", ")", "&&", "(", "Use", ".", "getReg", "(", ")", "==", "", "||", "Use", ".", "getReg", "(", ")", "==", "", ")", ")", "{", "Use", ".", "setIsUndef", "(", "Orig", ".", "isUndef", "(", ")", ")", ";", "Use", ".", "setIsKill", "(", "Orig", ".", "isKill", "(", ")", ")", ";", "return", ";", "}", "}"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "copyFlagsToImplicitVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52033, "Length": 67, "Cover_Rate": 0.788235294117647} {"Template_token": ["", "auto", "Cur", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "Cur", "!=", "MBB", ".", "end", "(", ")", ")", "do", "{", "if", "(", "!", "Cur", "->", "isPHI", "(", ")", "&&", "Cur", "->", "readsRegister", "(", "Dst", ")", ")", "return", "BuildMI", "(", "MBB", ",", "Cur", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "++", "Cur", ";", "}", "while", "(", "Cur", "!=", "MBB", ".", "end", "(", ")", "&&", "Cur", "!=", "LastPHIIt", ")", ";", "return", "TargetInstrInfo", "::", "createPHIDestinationCopy", "(", "MBB", ",", "LastPHIIt", ",", "DL", ",", "Src", ",", "Dst", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "createPHIDestinationCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52035, "Length": 97, "Cover_Rate": 0.776} {"Template_token": ["", "if", "(", "Cur", "!=", "MBB", ".", "end", "(", ")", ")", "do", "{", "if", "(", "!", "Cur", "->", "isPHI", "(", ")", "&&", "Cur", "->", "readsRegister", "(", "Dst", ")", ")", "return", "BuildMI", "(", "MBB", ",", "Cur", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";"], "ground_truth": ["++", "Cur", ";"], "File": "SIInstrInfo11", "Func": "createPHIDestinationCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52036, "Length": 55, "Cover_Rate": 0.44} {"Template_token": ["", "return", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ",", "", ",", "SrcSubReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "}"], "ground_truth": ["return", "TargetInstrInfo", "::", "createPHISourceCopy", "(", "MBB", ",", "InsPt", ",", "DL", ",", "Src", ",", "SrcSubReg", ",", "Dst", ")", ";"], "File": "SIInstrInfo11", "Func": "createPHISourceCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52037, "Length": 62, "Cover_Rate": 0.40522875816993464} {"Template_token": ["", "if", "(", "!", "DAG", "->", "hasVRegLiveness", "(", ")", ")", "return", "new", "GCNHazardRecognizer", "(", "DAG", "->", "MF", ")", ";", "return", "TargetInstrInfo", "::", "CreateTargetMIHazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "CreateTargetMIHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52038, "Length": 29, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "ScheduleHazardRecognizer", "*", "InstrInfo", "::", "CreateTargetMIHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAGMI", "*", "DAG", ")", "const", "{", "if", "(", "!", "DAG", "->", "hasVRegLiveness", "(", ")", ")", "return", "new", "GCNHazardRecognizer", "(", "DAG", "->", "MF", ")", ";", "return", "TargetInstrInfo", "::", "CreateTargetMIHazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "CreateTargetMIHazardRecognizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52039, "Length": 47, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "XorTermOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "AndOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "LoopBB", ".", "begin", "(", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "ReadlanePieces", ";", "Register", "CondReg", "=", "", ";", "Register", "VRsrc", "=", "Rsrc", ".", "getReg", "(", ")", ";", "unsigned", "VRsrcUndef", "=", "getUndefRegState", "(", "Rsrc", ".", "isUndef", "(", ")", ")", ";", "unsigned", "RegSize", "=", "TRI", "->", "getRegSizeInBits", "(", "Rsrc", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "unsigned", "NumSubRegs", "=", "RegSize", "/", "", ";", "assert", "(", "NumSubRegs", "%", "", "==", "", "&&", "NumSubRegs", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "NumSubRegs", ";", "Idx", "+=", "", ")", "{", "Register", "CurRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "CurRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurRegLo", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurRegHi", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", "+", "", ")", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegLo", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegHi", ")", ";", "Register", "CurReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurReg", ")", ".", "addReg", "(", "CurRegLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "CurRegHi", ")", ".", "addImm", "(", "", ")", ";", "Register", "NewCondReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "auto", "Cmp", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewCondReg", ")", ".", "addReg", "(", "CurReg", ")", ";", "if", "(", "NumSubRegs", "<=", "", ")", "Cmp", ".", "addReg", "(", "VRsrc", ")", ";", "else", "Cmp", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ",", "", ")", ")", ";", "if", "(", "CondReg", "==", "", ")", "CondReg", "=", "NewCondReg", ";", "else", "{", "Register", "AndReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "CondReg", ")", ".", "addReg", "(", "NewCondReg", ")", ";"], "ground_truth": ["CondReg", "=", "AndReg", ";"], "File": "SIInstrInfo11", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52040, "Length": 410, "Cover_Rate": 0.5466666666666666} {"Template_token": ["", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "DefMI", ".", "getIterator", "(", ")", ")", ";", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "DefBB", "->", "end", "(", ")", ")", ";", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "++", "NumInst", ">", "MaxInstScan", ")", "return", "true", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Op", ".", "isUse", "(", ")", ")", "{", "if", "(", "Reg", "==", "VReg", "&&", "--", "NumUse", "==", "", ")", "return", "false", ";"], "ground_truth": ["}", "else", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "", ")", ")", "return", "true", ";"], "File": "SIInstrInfo11", "Func": "execMayBeModifiedBeforeAnyUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52041, "Length": 125, "Cover_Rate": 0.4807692307692308} {"Template_token": ["", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "DefMI", ".", "getIterator", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "++", "NumInst", ">", "MaxInstScan", ")", "return", "true", ";", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo11", "Func": "execMayBeModifiedBeforeUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52042, "Length": 62, "Cover_Rate": 0.40522875816993464} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "I", "<=", "", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "assert", "(", "!", "SrcOp", ".", "isFPImm", "(", ")", ")", ";", "if", "(", "SrcOp", ".", "isImm", "(", ")", ")", "{", "APInt", "Imm", "(", "", ",", "SrcOp", ".", "getImm", "(", ")", ")", ";", "Imm", ".", "ashrInPlace", "(", "Part", "*", "", ")", ";", "MovDPP", ".", "addImm", "(", "Imm", ".", "getLoBits", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "SrcOp", ".", "isReg", "(", ")", ")", ";", "Register", "Src", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "Src", ".", "isPhysical", "(", ")", ")", "MovDPP", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src", ",", "Sub", ")", ")", ";", "else", "MovDPP", ".", "addReg", "(", "Src", ",", "SrcOp", ".", "isUndef", "(", ")", "?", "RegState", "::", "Undef", ":", "", ",", "Sub", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", ".", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "MovDPP", ".", "addImm", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getImm", "(", ")", ")", ";", "Split", "[", "Part", "]", "=", "MovDPP", ";", "++", "Part", ";", "}", "if", "(", "Dst", ".", "isVirtual", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Split", "[", "", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Split", "[", "", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "std", "::", "make_pair", "(", "Split", "[", "", "]", ",", "Split", "[", "", "]", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "expandMovDPP64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52043, "Length": 286, "Cover_Rate": 0.5335820895522388} {"Template_token": ["", "unsigned", "Part", "=", "", ";", "MachineInstr", "*", "Split", "[", "", "]", ";", "for", "(", "auto", "Sub", ":", "{", "", ",", "", "}", ")", "{", "auto", "MovDPP", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ";", "if", "(", "Dst", ".", "isPhysical", "(", ")", ")", "{", "MovDPP", ".", "addDef", "(", "RI", ".", "getSubReg", "(", "Dst", ",", "Sub", ")", ")", ";", "}", "else", "{", "assert", "(", "MRI", ".", "isSSA", "(", ")", ")", ";", "auto", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MovDPP", ".", "addDef", "(", "Tmp", ")", ";", "}", "for", "(", "unsigned", "I", "=", "", ";", "I", "<=", "", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "assert", "(", "!", "SrcOp", ".", "isFPImm", "(", ")", ")", ";", "if", "(", "SrcOp", ".", "isImm", "(", ")", ")", "{", "APInt", "Imm", "(", "", ",", "SrcOp", ".", "getImm", "(", ")", ")", ";", "Imm", ".", "ashrInPlace", "(", "Part", "*", "", ")", ";", "MovDPP", ".", "addImm", "(", "Imm", ".", "getLoBits", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "SrcOp", ".", "isReg", "(", ")", ")", ";", "Register", "Src", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "Src", ".", "isPhysical", "(", ")", ")", "MovDPP", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src", ",", "Sub", ")", ")", ";", "else", "MovDPP", ".", "addReg", "(", "Src", ",", "SrcOp", ".", "isUndef", "(", ")", "?", "RegState", "::", "Undef", ":", "", ",", "Sub", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", ".", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "MovDPP", ".", "addImm", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getImm", "(", ")", ")", ";", "Split", "[", "Part", "]", "=", "MovDPP", ";", "++", "Part", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "expandMovDPP64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52044, "Length": 290, "Cover_Rate": 0.5410447761194029} {"Template_token": ["", "Register", "Reg", "=", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubIdx", ")", ";", "unsigned", "Opcode", "=", "", ";", "Register", "Src", "=", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubIdx", ")", ";", "bool", "AlignedDest", "=", "(", "(", "Reg", "-", "", ")", "%", "", ")", "==", "", ";", "bool", "AlignedSrc", "=", "(", "(", "Src", "-", "", ")", "%", "", ")", "==", "", ";", "if", "(", "AlignedDest", "&&", "AlignedSrc", "&&", "(", "Idx", "+", "", "<", "BaseIndices", ".", "size", "(", ")", ")", ")", "{", "unsigned", "Channel", "=", "RI", ".", "getChannelFromSubReg", "(", "SubIdx", ")", ";", "SubIdx", "=", "RI", ".", "getSubRegFromChannel", "(", "Channel", ",", "", ")", ";", "Opcode", "=", "", ";"], "ground_truth": ["Idx", "++", ";"], "File": "SIInstrInfo11", "Func": "expandSGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52046, "Length": 106, "Cover_Rate": 0.3072463768115942} {"Template_token": ["", "return", "findCommutedOpIndices", "(", "MI", ".", "getDesc", "(", ")", ",", "SrcOpIdx0", ",", "SrcOpIdx1", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "findCommutedOpIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52048, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "Register", "findImplicitSGPRRead", "(", "const", "MachineInstr", "&", "MI", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "switch", "(", "MO", ".", "getReg", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo11", "Func": "findImplicitSGPRRead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52049, "Length": 58, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "switch", "(", "MO", ".", "getReg", "(", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo11", "Func": "findImplicitSGPRRead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52050, "Length": 36, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "int", "Idx", "=", "OpIndices", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "RI", ".", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "Idx", "]", ".", "RegClass", ")", ";", "bool", "IsRequiredSGPR", "=", "RI", ".", "isSGPRClass", "(", "OpRC", ")", ";", "if", "(", "IsRequiredSGPR", ")", "return", "MO", ".", "getReg", "(", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegRC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "RI", ".", "isSGPRClass", "(", "RegRC", ")", ")", "UsedSGPRs", "[", "i", "]", "=", "Reg", ";"], "File": "SIInstrInfo11", "Func": "findUsedSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52051, "Length": 117, "Cover_Rate": 0.3952702702702703} {"Template_token": ["", "Register", "UsedSGPRs", "[", "", "]", "=", "{", "", "}", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "int", "Idx", "=", "OpIndices", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "RI", ".", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "Idx", "]", ".", "RegClass", ")", ";", "bool", "IsRequiredSGPR", "=", "RI", ".", "isSGPRClass", "(", "OpRC", ")", ";", "if", "(", "IsRequiredSGPR", ")", "return", "MO", ".", "getReg", "(", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegRC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RegRC", ")", ")", "UsedSGPRs", "[", "i", "]", "=", "Reg", ";", "}", "if", "(", "UsedSGPRs", "[", "", "]", "!=", "", ")", "{", "if", "(", "UsedSGPRs", "[", "", "]", "==", "UsedSGPRs", "[", "", "]", "||", "UsedSGPRs", "[", "", "]", "==", "UsedSGPRs", "[", "", "]", ")", "SGPRReg", "=", "UsedSGPRs", "[", "", "]", ";", "}", "if", "(", "SGPRReg", "==", "", "&&", "UsedSGPRs", "[", "", "]", "!=", "", ")", "{", "if", "(", "UsedSGPRs", "[", "", "]", "==", "UsedSGPRs", "[", "", "]", ")", "SGPRReg", "=", "UsedSGPRs", "[", "", "]", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "findUsedSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52052, "Length": 236, "Cover_Rate": 0.7972972972972973} {"Template_token": ["", "if", "(", "!", "ST", ".", "isWave32", "(", ")", ")", "return", ";", "for", "(", "auto", "&", "Op", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "Op", ".", "setReg", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "fixImplicitOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52053, "Length": 49, "Cover_Rate": 0.765625} {"Template_token": ["", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "DstReg", ".", "isVirtual", "(", ")", "||", "SrcReg", ".", "isVirtual", "(", ")", ")", "&&", "(", "DstReg", ".", "isVirtual", "(", ")", "!=", "SrcReg", ".", "isVirtual", "(", ")", ")", ")", "{"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "SIInstrInfo11", "Func": "foldMemoryOperandImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52055, "Length": 69, "Cover_Rate": 0.33495145631067963} {"Template_token": ["", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "Register", "UnusedCarry", "=", "!", "RS", ".", "isRegUsed", "(", "", ")", "?", "Register", "(", "RI", ".", "getVCC", "(", ")", ")", ":", "RS", ".", "scavengeRegister", "(", "RI", ".", "getBoolRC", "(", ")", ",", "I", ",", "", ",", "false", ")", ";"], "ground_truth": ["if", "(", "!", "UnusedCarry", ".", "isValid", "(", ")", ")", "return", "MachineInstrBuilder", "(", ")", ";"], "File": "SIInstrInfo11", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52056, "Length": 76, "Cover_Rate": 0.5390070921985816} {"Template_token": ["", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";"], "ground_truth": ["Register", "UnusedCarry", "=", "!", "RS", ".", "isRegUsed", "(", "", ")", "?", "Register", "(", "RI", ".", "getVCC", "(", ")", ")", ":", "RS", ".", "scavengeRegister", "(", "RI", ".", "getBoolRC", "(", ")", ",", "I", ",", "", ",", "false", ")", ";"], "File": "SIInstrInfo11", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52057, "Length": 62, "Cover_Rate": 0.4397163120567376} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo11", "Func": "getAGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52058, "Length": 33, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo11", "Func": "getAVSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52059, "Length": 48, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getAVSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52060, "Length": 59, "Cover_Rate": 0.5784313725490197} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getAVSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52061, "Length": 44, "Cover_Rate": 0.43137254901960786} {"Template_token": ["", "return", "(", "", "::", "UFMT_32_FLOAT", "<<", "", ")", "|", "(", "", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "}", "uint64_t", "RsrcDataFormat", "=", "", ";", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";", "}", "return", "RsrcDataFormat", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52062, "Length": 81, "Cover_Rate": 0.7641509433962265} {"Template_token": ["", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getOpRegClass", "(", "Inst", ",", "", ")", ";", "if", "(", "RI", ".", "isAGPRClass", "(", "SrcRC", ")", ")", "{", "if", "(", "RI", ".", "isAGPRClass", "(", "NewDstRC", ")", ")", "return", "nullptr", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "NewDstRC", "=", "RI", ".", "getEquivalentAGPRClass", "(", "NewDstRC", ")", ";", "break", ";", "default", ":", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "}", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "}", "else", "{"], "ground_truth": ["if", "(", "RI", ".", "isVGPRClass", "(", "NewDstRC", ")", "||", "NewDstRC", "==", "&", "", ")", "return", "nullptr", ";"], "File": "SIInstrInfo11", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52063, "Length": 107, "Cover_Rate": 0.49537037037037035} {"Template_token": ["", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getOpRegClass", "(", "Inst", ",", "", ")", ";", "if", "(", "RI", ".", "isAGPRClass", "(", "SrcRC", ")", ")", "{", "if", "(", "RI", ".", "isAGPRClass", "(", "NewDstRC", ")", ")", "return", "nullptr", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "NewDstRC", "=", "RI", ".", "getEquivalentAGPRClass", "(", "NewDstRC", ")", ";", "break", ";", "default", ":", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "}", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "}", "else", "{", "if", "(", "RI", ".", "isVGPRClass", "(", "NewDstRC", ")", "||", "NewDstRC", "==", "&", "", ")", "return", "nullptr", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "}", "return", "NewDstRC", ";", "}", "default", ":", "return", "NewDstRC", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52064, "Length": 136, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "return", "", ";", "case", "CallingConv", "::", "_VS", ":", "return", "", ";", "case", "CallingConv", "::", "_GS", ":", "return", "", ";", "case", "CallingConv", "::", "_HS", ":"], "ground_truth": ["case", "CallingConv", "::", "_LS", ":"], "File": "SIInstrInfo11", "Func": "getDSShaderTypeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52065, "Length": 29, "Cover_Rate": 0.30526315789473685} {"Template_token": ["", "switch", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "{", "case", "CallingConv", "::", "_PS", ":", "return", "", ";", "case", "CallingConv", "::", "_VS", ":", "return", "", ";", "case", "CallingConv", "::", "_GS", ":", "return", "", ";", "case", "CallingConv", "::", "_HS", ":", "case", "CallingConv", "::", "_LS", ":", "case", "CallingConv", "::", "_ES", ":", "report_fatal_error", "(", "", ")", ";", "case", "CallingConv", "::", "_CS", ":", "case", "CallingConv", "::", "_KERNEL", ":"], "ground_truth": ["case", "CallingConv", "::", "C", ":"], "File": "SIInstrInfo11", "Func": "getDSShaderTypeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52066, "Length": 72, "Cover_Rate": 0.7578947368421053} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MO", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "File": "SIInstrInfo11", "Func": "getFoldableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52067, "Length": 30, "Cover_Rate": 0.375} {"Template_token": ["", "static", "bool", "getFoldableImm", "(", "const", "MachineOperand", "*", "MO", ",", "int64_t", "&", "Imm", ",", "MachineInstr", "*", "*", "DefMI", "=", "nullptr", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", ")", "return", "false", ";", "const", "MachineFunction", "*", "MF", "=", "MO", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["return", "getFoldableImm", "(", "MO", "->", "getReg", "(", ")", ",", "MRI", ",", "Imm", ",", "DefMI", ")", ";"], "File": "SIInstrInfo11", "Func": "getFoldableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52068, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "assert", "(", "EltSize", "==", "", "&&", "", ")", ";"], "ground_truth": ["return", "get", "(", "getIndirectVGPRWriteMovRelPseudoOpc", "(", "VecSize", ")", ")", ";"], "File": "SIInstrInfo11", "Func": "getIndirectRegWriteMovRelPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52069, "Length": 27, "Cover_Rate": 0.3375} {"Template_token": ["", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getIndirectSGPRWriteMovRelPseudo32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52070, "Length": 60, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";", "if", "(", "VecSize", "<=", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "VecSize", "<=", "", ")", "return", "", ";"], "File": "SIInstrInfo11", "Func": "getIndirectVGPRWriteMovRelPseudoOpc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52071, "Length": 36, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "{", "++", "Count", ";", "Lat", "=", "std", "::", "max", "(", "Lat", ",", "SchedModel", ".", "computeInstrLatency", "(", "&", "*", "I", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getInstrLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52072, "Length": 41, "Cover_Rate": 0.3253968253968254} {"Template_token": ["", "}", "if", "(", "isMIMG", "(", "MI", ")", ")", "{", "int", "VAddr0Idx", "=", "", "(", "Opc", ",", "", "::", "vaddr0", ")", ";", "if", "(", "VAddr0Idx", "<", "", ")", "return", "", ";", "int", "RSrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "return", "", "+", "", "*", "(", "(", "RSrcIdx", "-", "VAddr0Idx", "+", "", ")", "/", "", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleSize", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ",", "&", "ST", ")", ";", "}", "default", ":", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "DescSize", ";"], "File": "SIInstrInfo11", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52073, "Length": 155, "Cover_Rate": 0.48742138364779874} {"Template_token": ["", "unsigned", "Offset1", "=", "Offset1Op", "->", "getImm", "(", ")", ";", "if", "(", "Offset0", "+", "", "!=", "Offset1", ")", "return", "false", ";", "unsigned", "EltSize", ";", "if", "(", "LdSt", ".", "mayLoad", "(", ")", ")", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "", ")", ")", "/", "", ";", "else", "{", "assert", "(", "LdSt", ".", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", ")", "/", "", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "", ")", "{", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "data1", ")", ";", "Width", "+=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "else", "{", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "}", "return", "true", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "srsrc", ")", ";", "if", "(", "!", "RSrc", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "RSrc", ")", ";", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "BaseOp", "&&", "!", "BaseOp", "->", "isFI", "(", ")", ")", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", ")", "{", "if", "(", "SOffset", "->", "isReg", "(", ")", ")", "BaseOps", ".", "push_back", "(", "SOffset", ")", ";", "else", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "}", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "", ")", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdata", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "return", "true", ";", "}", "if", "(", "isMIMG", "(", "LdSt", ")", ")", "{", "int", "SRsrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";"], "ground_truth": ["BaseOps", ".", "push_back", "(", "&", "LdSt", ".", "getOperand", "(", "SRsrcIdx", ")", ")", ";"], "File": "SIInstrInfo11", "Func": "getMemOperandsWithOffsetWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52074, "Length": 402, "Cover_Rate": 0.40853658536585363} {"Template_token": ["", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "", ")", "{", "return", "RI", ".", "isSGPRClass", "(", "DstRC", ")", "?", "", ":", "", ";", "}", "else", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "", "&&", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "", "&&", "!", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{", "return", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getMovOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52076, "Length": 81, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "", ")", "{", "return", "RI", ".", "isSGPRClass", "(", "DstRC", ")", "?", "", ":", "", ";", "}", "else", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "", "&&", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "", "&&", "!", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{", "return", "", ";", "}"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo11", "Func": "getMovOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52077, "Length": 80, "Cover_Rate": 0.6837606837606838} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "+", "", ";", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getNumWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52078, "Length": 30, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MI", ".", "isVariadic", "(", ")", "||", "OpNo", ">=", "Desc", ".", "getNumOperands", "(", ")", "||", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", "==", "-", "", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "return", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getOpRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52079, "Length": 101, "Cover_Rate": 0.6870748299319728} {"Template_token": ["", "if", "(", "MI", ".", "isVariadic", "(", ")", "||", "OpNo", ">=", "Desc", ".", "getNumOperands", "(", ")", "||", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", "==", "-", "", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "return", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "}", "unsigned", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "return", "adjustAllocatableRegClass", "(", "ST", ",", "RI", ",", "MRI", ",", "Desc", ",", "RCID", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getOpRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52080, "Length": 97, "Cover_Rate": 0.6598639455782312} {"Template_token": ["", "if", "(", "OpNum", ">=", "TID", ".", "getNumOperands", "(", ")", ")", "return", "nullptr", ";", "auto", "RegClass", "=", "TID", ".", "OpInfo", "[", "OpNum", "]", ".", "RegClass", ";", "bool", "IsAllocatable", "=", "false", ";", "if", "(", "TID", ".", "TSFlags", "&", "(", "", "|", "", ")", ")", "{"], "ground_truth": ["const", "int", "VDstIdx", "=", "", "(", "TID", ".", "Opcode", ",", "", "::", "vdst", ")", ";"], "File": "SIInstrInfo11", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52081, "Length": 58, "Cover_Rate": 0.31521739130434784} {"Template_token": ["", "}", "uint64_t", "IndexStride", "=", "ST", ".", "getWavefrontSize", "(", ")", "==", "", "?", "", ":", "", ";", "Rsrc23", "|=", "IndexStride", "<<", "", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", "&&", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "GFX9", ")", "Rsrc23", "&=", "~", "", ";", "return", "Rsrc23", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52082, "Length": 53, "Cover_Rate": 0.4649122807017544} {"Template_token": ["", "{", "MO_GOTPCREL", ",", "", "}", ",", "{", "MO_GOTPCREL32_LO", ",", "", "}", ",", "{", "MO_GOTPCREL32_HI", ",", "", "}", ",", "{", "MO_REL32_LO", ",", "", "}", ",", "{", "MO_REL32_HI", ",", "", "}", ",", "{", "MO_ABS32_LO", ",", "", "}", ",", "{", "MO_ABS32_HI", ",", "", "}", ",", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52083, "Length": 51, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "static", "const", "std", "::", "pair", "<", "MachineMemOperand", "::", "Flags", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MONoClobber", ",", "", "}", ",", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getSerializableMachineMemOperandTargetFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52086, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getSGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52087, "Length": 39, "Cover_Rate": 0.38235294117647056} {"Template_token": ["", "switch", "(", "Size", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo11", "Func": "getSGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52088, "Length": 47, "Cover_Rate": 0.46078431372549017} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo11", "Func": "getSGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52089, "Length": 53, "Cover_Rate": 0.5196078431372549} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "RI", ".", "isAGPR", "(", "MRI", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "?", "", ":", "", ";", "}", "case", "", ":", "return", "ST", ".", "hasAddNoCarry", "(", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "ST", ".", "hasAddNoCarry", "(", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "ST", ".", "hasDLInsts", "(", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "SIInstrInfo11", "Func": "getVALUOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52090, "Length": 274, "Cover_Rate": 0.3810848400556328} {"Template_token": ["", "static", "unsigned", "getVGPRSpillRestoreOpcode", "(", "unsigned", "Size", ")", "{", "switch", "(", "Size", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo11", "Func": "getVGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52091, "Length": 40, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "switch", "(", "Size", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo11", "Func": "getVGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52092, "Length": 38, "Cover_Rate": 0.37254901960784315} {"Template_token": ["", "DefInst", "=", "nullptr", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "{", "auto", "&", "Op1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op1", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "if", "(", "Op1", ".", "isUndef", "(", ")", ")", "return", "nullptr", ";", "RSR", "=", "getRegSubRegPair", "(", "Op1", ")", ";", "DefInst", "=", "MRI", ".", "getVRegDef", "(", "RSR", ".", "Reg", ")", ";", "}", "break", ";", "}", "default", ":", "if", "(", "followSubRegDef", "(", "*", "MI", ",", "RSR", ")", ")", "{", "if", "(", "!", "RSR", ".", "Reg", ")", "return", "nullptr", ";"], "ground_truth": ["DefInst", "=", "MRI", ".", "getVRegDef", "(", "RSR", ".", "Reg", ")", ";"], "File": "SIInstrInfo11", "Func": "getVRegSubRegDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52093, "Length": 117, "Cover_Rate": 0.5735294117647058} {"Template_token": ["", "bool", "InstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD", "(", "MI", ")", ")", "return", "true", ";", "if", "(", "MI", ".", "isReturn", "(", ")", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "isEXP", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "true", ";"], "File": "SIInstrInfo11", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52094, "Length": 99, "Cover_Rate": 0.668918918918919} {"Template_token": ["", "int", "Op32", "=", "", "(", "Opcode", ")", ";", "if", "(", "Op32", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["return", "pseudoToMCOpcode", "(", "Op32", ")", "!=", "-", "", ";"], "File": "SIInstrInfo11", "Func": "hasVALU32BitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52095, "Length": 27, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "if", "(", "Opcode", "==", "", "&&", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "return", "false", ";", "int", "Op32", "=", "", "(", "Opcode", ")", ";"], "ground_truth": ["if", "(", "Op32", "==", "-", "", ")", "return", "false", ";"], "File": "SIInstrInfo11", "Func": "hasVALU32BitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52096, "Length": 33, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "if", "(", "!", "Def", "->", "definesRegister", "(", "SrcReg", ",", "&", "RI", ")", ")", "continue", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "!=", "", ")", "break", ";", "MachineOperand", "&", "DefOp", "=", "Def", "->", "getOperand", "(", "", ")", ";", "assert", "(", "DefOp", ".", "isReg", "(", ")", "||", "DefOp", ".", "isImm", "(", ")", ")", ";", "if", "(", "DefOp", ".", "isReg", "(", ")", ")", "{", "bool", "SafeToPropagate", "=", "true", ";", "for", "(", "auto", "I", "=", "Def", ";", "I", "!=", "MI", "&&", "SafeToPropagate", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "DefOp", ".", "getReg", "(", ")", ",", "&", "RI", ")", ")", "SafeToPropagate", "=", "false", ";", "if", "(", "!", "SafeToPropagate", ")", "break", ";", "DefOp", ".", "setIsKill", "(", "false", ")", ";", "}", "MachineInstrBuilder", "Builder", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "add", "(", "DefOp", ")", ";", "if", "(", "ImpDefSuperReg", ")", "Builder", ".", "addReg", "(", "ImpDefSuperReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImpUseSuperReg", ")", "{", "Builder", ".", "addReg", "(", "ImpUseSuperReg", ",", "getKillRegState", "(", "KillSrc", ")", "|", "RegState", "::", "Implicit", ")", ";", "}", "return", ";", "}", "RS", ".", "enterBasicBlock", "(", "MBB", ")", ";", "RS", ".", "forward", "(", "MI", ")", ";", "unsigned", "MaxVGPRs", "=", "RI", ".", "getRegPressureLimit", "(", "&", "", ",", "*", "MBB", ".", "getParent", "(", ")", ")", ";", "unsigned", "RegNo", "=", "DestReg", "%", "", ";", "Register", "Tmp", "=", "", ";", "assert", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "isReserved", "(", "Tmp", ")", "&&", "", ")", ";", "while", "(", "RegNo", "--", "&&", "RS", ".", "FindUnusedReg", "(", "&", "", ")", ")", "{", "Register", "Tmp2", "=", "RS", ".", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "if", "(", "!", "Tmp2", "||", "RI", ".", "getHWRegIndex", "(", "Tmp2", ")", ">=", "MaxVGPRs", ")", "break", ";", "Tmp", "=", "Tmp2", ";", "RS", ".", "setRegUsed", "(", "Tmp", ")", ";", "}", "unsigned", "TmpCopyOp", "=", "", ";", "if", "(", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "TmpCopyOp", "=", "", ";", "}", "else", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "}", "MachineInstrBuilder", "UseBuilder", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TmpCopyOp", ")", ",", "Tmp", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "ImpUseSuperReg", ")", "{", "UseBuilder", ".", "addReg", "(", "ImpUseSuperReg", ",", "getKillRegState", "(", "KillSrc", ")", "|", "RegState", "::", "Implicit", ")", ";", "}"], "ground_truth": ["MachineInstrBuilder", "DefBuilder", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIInstrInfo11", "Func": "indirectCopyToAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52097, "Length": 423, "Cover_Rate": 0.6844660194174758} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Value", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["return", "Reg", ";"], "File": "SIInstrInfo11", "Func": "insertEQ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52098, "Length": 30, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "MachineInstr", "*", "GetPC", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "PCReg", ")", ";", "auto", "&", "MCCtx", "=", "MF", "->", "getContext", "(", ")", ";", "MCSymbol", "*", "PostGetPCLabel", "=", "MCCtx", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "GetPC", "->", "setPostInstrSymbol", "(", "*", "MF", ",", "PostGetPCLabel", ")", ";", "MCSymbol", "*", "OffsetLo", "=", "MCCtx", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "MCSymbol", "*", "OffsetHi", "=", "MCCtx", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addSym", "(", "OffsetLo", ",", "MO_FAR_BRANCH_OFFSET", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addSym", "(", "OffsetHi", ",", "MO_FAR_BRANCH_OFFSET", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ")", ";", "RS", "->", "enterBasicBlockEnd", "(", "MBB", ")", ";", "Register", "Scav", "=", "RS", "->", "scavengeRegisterBackwards", "(", "", ",", "MachineBasicBlock", "::", "iterator", "(", "GetPC", ")", ",", "false", ",", "", ",", "false", ")", ";", "if", "(", "Scav", ")", "{", "RS", "->", "setRegUsed", "(", "Scav", ")", ";", "MRI", ".", "replaceRegWith", "(", "PCReg", ",", "Scav", ")", ";", "MRI", ".", "clearVirtRegs", "(", ")", ";", "}", "else", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "TRI", "->", "spillEmergencySGPR", "(", "GetPC", ",", "RestoreBB", ",", "", ",", "RS", ")", ";", "MRI", ".", "replaceRegWith", "(", "PCReg", ",", "", ")", ";"], "ground_truth": ["MRI", ".", "clearVirtRegs", "(", ")", ";"], "File": "SIInstrInfo11", "Func": "insertIndirectBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52100, "Length": 292, "Cover_Rate": 0.5468164794007491} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Value", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["return", "Reg", ";"], "File": "SIInstrInfo11", "Func": "insertNE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52101, "Length": 30, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Value", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["return", "Reg", ";"], "File": "SIInstrInfo11", "Func": "insertNE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52102, "Length": 58, "Cover_Rate": 0.6590909090909091} {"Template_token": ["", "void", "InstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{"], "ground_truth": ["insertNoops", "(", "MBB", ",", "MI", ",", "", ")", ";"], "File": "SIInstrInfo11", "Func": "insertNoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52103, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "void", "InstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "insertNoops", "(", "MBB", ",", "MI", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "insertNoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52104, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "void", "InstrInfo", "::", "insertNoops", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Quantity", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "while", "(", "Quantity", ">", "", ")", "{", "unsigned", "Arg", "=", "std", "::", "min", "(", "Quantity", ",", "", ")", ";"], "ground_truth": ["Quantity", "-=", "Arg", ";"], "File": "SIInstrInfo11", "Func": "insertNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52105, "Length": 52, "Cover_Rate": 0.6753246753246753} {"Template_token": ["", "void", "InstrInfo", "::", "insertNoops", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Quantity", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "while", "(", "Quantity", ">", "", ")", "{"], "ground_truth": ["unsigned", "Arg", "=", "std", "::", "min", "(", "Quantity", ",", "", ")", ";"], "File": "SIInstrInfo11", "Func": "insertNoops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52106, "Length": 48, "Cover_Rate": 0.6233766233766234} {"Template_token": ["", "std", "::", "swap", "(", "TrueReg", ",", "FalseReg", ")", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "unsigned", "DstSize", "=", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", ";", "if", "(", "DstSize", "==", "", ")", "{", "MachineInstr", "*", "Select", ";", "if", "(", "Pred", "==", "SCC_TRUE", ")", "{", "Select", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "FalseReg", ")", ";", "}", "else", "{", "Select", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ";", "}", "preserveCondRegFlags", "(", "Select", "->", "getOperand", "(", "", ")", ",", "Cond", "[", "", "]", ")", ";", "return", ";", "}", "if", "(", "DstSize", "==", "", "&&", "Pred", "==", "SCC_TRUE", ")", "{", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "FalseReg", ")", ";", "preserveCondRegFlags", "(", "Select", "->", "getOperand", "(", "", ")", ",", "Cond", "[", "", "]", ")", ";", "return", ";", "}", "static", "const", "int16_t", "Sub0_15", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";", "static", "const", "int16_t", "Sub0_15_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";", "unsigned", "SelOp", "=", "", ";", "const", "TargetRegisterClass", "*", "EltRC", "=", "&", "", ";", "const", "int16_t", "*", "SubIndices", "=", "Sub0_15", ";", "int", "NElts", "=", "DstSize", "/", "", ";", "if", "(", "Pred", "==", "SCC_TRUE", ")", "{", "if", "(", "NElts", "%", "", ")", "{", "SelOp", "=", "", ";", "EltRC", "=", "&", "", ";", "}", "else", "{", "SelOp", "=", "", ";", "EltRC", "=", "&", "", ";", "SubIndices", "=", "Sub0_15_64", ";", "NElts", "/=", "", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ";", "I", "=", "MIB", "->", "getIterator", "(", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Regs", ";"], "ground_truth": ["for", "(", "int", "Idx", "=", "", ";", "Idx", "!=", "NElts", ";", "++", "Idx", ")", "{"], "File": "SIInstrInfo11", "Func": "insertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52107, "Length": 392, "Cover_Rate": 0.5722627737226277} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "VCCZ", ":", "{", "MachineOperand", "RegOp", "=", "Cond", "[", "", "]", ";", "RegOp", ".", "setImplicit", "(", "false", ")", ";", "Register", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "add", "(", "RegOp", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "EXECNZ", ":", "{", "Register", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "EXECZ", ":", "{", "Register", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "insertVectorSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52108, "Length": 436, "Cover_Rate": 0.4703344120819849} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo11", "Func": "isAsmOnlyOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52109, "Length": 20, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "Idx", "==", "-", "", ")", "return", "false", ";", "const", "auto", "RCID", "=", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", "[", "Idx", "]", ".", "RegClass", ";", "return", "RI", ".", "getRegClass", "(", "RCID", ")", "->", "hasSubClassEq", "(", "&", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "isBufferSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52110, "Length": 42, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "if", "(", "Idx", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["const", "auto", "RCID", "=", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", "[", "Idx", "]", ".", "RegClass", ";"], "File": "SIInstrInfo11", "Func": "isBufferSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52111, "Length": 27, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "return", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "&&", "(", "isMUBUF", "(", "Opc", ")", "||", "isMTBUF", "(", "Opc", ")", "||", "isMIMG", "(", "Opc", ")", "||", "isFLAT", "(", "Opc", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "isHighLatencyDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52112, "Length": 33, "Cover_Rate": 0.7674418604651163} {"Template_token": ["", "bool", "InstrInfo", "::", "isHighLatencyDef", "(", "int", "Opc", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "&&", "(", "isMUBUF", "(", "Opc", ")", "||", "isMTBUF", "(", "Opc", ")", "||", "isMIMG", "(", "Opc", ")", "||", "isFLAT", "(", "Opc", ")", ")", ";"], "File": "SIInstrInfo11", "Func": "isHighLatencyDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52113, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "bool", "InstrInfo", "::", "isIgnorableUse", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{"], "ground_truth": ["return", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "isVALU", "(", "*", "MO", ".", "getParent", "(", ")", ")", "&&", "!", "resultDependsOnExec", "(", "*", "MO", ".", "getParent", "(", ")", ")", ";"], "File": "SIInstrInfo11", "Func": "isIgnorableUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52114, "Length": 48, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "isMAI", "(", "MI", ")", "&&", "ST", ".", "hasMFMAInlineLiteralBug", "(", ")", "&&", "OpNo", "==", "(", "unsigned", ")", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src2", ")", ")", "return", "false", ";", "return", "RI", ".", "opCanUseInlineConstant", "(", "OpInfo", ".", "OperandType", ")", ";", "}", "if", "(", "!", "RI", ".", "opCanUseLiteralConstant", "(", "OpInfo", ".", "OperandType", ")", ")", "return", "false", ";", "if", "(", "!", "isVOP3", "(", "MI", ")", "||", "!", "", "(", "InstDesc", ",", "OpNo", ")", ")", "return", "true", ";"], "ground_truth": ["return", "ST", ".", "hasVOP3Literal", "(", ")", ";"], "File": "SIInstrInfo11", "Func": "isImmOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52116, "Length": 86, "Cover_Rate": 0.4236453201970443} {"Template_token": ["", "if", "(", "ST", ".", "hasFlatSegmentOffsetBug", "(", ")", "&&", "FlatVariant", "==", "", "&&", "(", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "GLOBAL_ADDRESS", ")", ")", "return", "false", ";", "bool", "Signed", "=", "FlatVariant", "!=", "", ";", "if", "(", "ST", ".", "hasNegativeScratchOffsetBug", "(", ")", "&&", "FlatVariant", "==", "", ")", "Signed", "=", "false", ";", "if", "(", "ST", ".", "hasNegativeUnalignedScratchOffsetBug", "(", ")", "&&", "FlatVariant", "==", "", "&&", "Offset", "<", "", "&&", "(", "Offset", "%", "", ")", "!=", "", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo11", "Func": "isLegalFLATOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52117, "Length": 80, "Cover_Rate": 0.54421768707483} {"Template_token": ["", "if", "(", "ST", ".", "hasNegativeScratchOffsetBug", "(", ")", "&&", "FlatVariant", "==", "", ")", "Signed", "=", "false", ";", "if", "(", "ST", ".", "hasNegativeUnalignedScratchOffsetBug", "(", ")", "&&", "FlatVariant", "==", "", "&&", "Offset", "<", "", "&&", "(", "Offset", "%", "", ")", "!=", "", ")", "{", "return", "false", ";", "}", "unsigned", "N", "=", "", "(", "ST", ",", "Signed", ")", ";"], "ground_truth": ["return", "Signed", "?", "isIntN", "(", "N", ",", "Offset", ")", ":", "isUIntN", "(", "N", ",", "Offset", ")", ";"], "File": "SIInstrInfo11", "Func": "isLegalFLATOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52118, "Length": 72, "Cover_Rate": 0.4897959183673469} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DRC", "=", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "return", "DRC", "->", "contains", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "getSubReg", "(", ")", ")", "{"], "File": "SIInstrInfo11", "Func": "isLegalRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52119, "Length": 72, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "return", "!", "MI", ".", "hasImplicitDef", "(", ")", "&&", "MI", ".", "getNumImplicitOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", "&&", "!", "MI", ".", "mayRaiseFPException", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "isReallyTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52122, "Length": 32, "Cover_Rate": 0.4} {"Template_token": ["", "return", "!", "MI", ".", "hasImplicitDef", "(", ")", "&&", "MI", ".", "getNumImplicitOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", "&&", "!", "MI", ".", "mayRaiseFPException", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo11", "Func": "isReallyTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52123, "Length": 35, "Cover_Rate": 0.4375} {"Template_token": ["", "bool", "InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isTerminator", "(", ")", "||", "MI", ".", "isPosition", "(", ")", ")", "return", "true", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM_BR", ")", "return", "true", ";", "return", "MI", ".", "modifiesRegister", "(", "", ",", "&", "RI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "changesVGPRIndexingMode", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "isSchedulingBoundary", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52124, "Length": 87, "Cover_Rate": 0.9354838709677419} {"Template_token": ["", "if", "(", "SubReg", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "return", "TRI", ".", "isSubRegister", "(", "SuperVec", ".", "getReg", "(", ")", ",", "SubReg", ".", "getReg", "(", ")", ")", ";", "return", "SubReg", ".", "getSubReg", "(", ")", "!=", "", "&&", "SubReg", ".", "getReg", "(", ")", "==", "SuperVec", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "isSubRegOf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52125, "Length": 52, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "static", "bool", "isSubRegOf", "(", "const", "RegisterInfo", "&", "TRI", ",", "const", "MachineOperand", "&", "SuperVec", ",", "const", "MachineOperand", "&", "SubReg", ")", "{", "if", "(", "SubReg", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "return", "TRI", ".", "isSubRegister", "(", "SuperVec", ".", "getReg", "(", ")", ",", "SubReg", ".", "getReg", "(", ")", ")", ";", "return", "SubReg", ".", "getSubReg", "(", ")", "!=", "", "&&", "SubReg", ".", "getReg", "(", ")", "==", "SuperVec", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "isSubRegOf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52126, "Length": 72, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "unsigned", "OpSubReg", "=", "Op", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "RI", ".", "getSubClassWithSubReg", "(", "RI", ".", "getRegClassForReg", "(", "MRI", ",", "OpReg", ")", ",", "OpSubReg", ")", ";", "if", "(", "DstRC", "==", "OpRC", ")", "return", ";", "Register", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "auto", "Copy", "=", "BuildMI", "(", "InsertMBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "add", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setSubReg", "(", "", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "return", ";", "if", "(", "Def", "->", "isMoveImmediate", "(", ")", "&&", "DstRC", "!=", "&", "", ")", "FoldImmediate", "(", "*", "Copy", ",", "*", "Def", ",", "OpReg", ",", "&", "MRI", ")", ";", "bool", "ImpDef", "=", "Def", "->", "isImplicitDef", "(", ")", ";"], "ground_truth": ["while", "(", "!", "ImpDef", "&&", "Def", "&&", "Def", "->", "isCopy", "(", ")", ")", "{"], "File": "SIInstrInfo11", "Func": "legalizeGenericOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52127, "Length": 154, "Cover_Rate": 0.532871972318339} {"Template_token": ["", "if", "(", "!", "SAddr", "||", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SAddr", "->", "getReg", "(", ")", ")", ")", ")", "return", ";"], "ground_truth": ["if", "(", "moveFlatAddrToVGPR", "(", "MI", ")", ")", "return", ";"], "File": "SIInstrInfo11", "Func": "legalizeOperandsFLAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52130, "Length": 32, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SBase", "->", "setReg", "(", "SGPR", ")", ";", "}", "MachineOperand", "*", "SOff", "=", "getNamedOperand", "(", "MI", ",", "", "::", "soff", ")", ";", "if", "(", "SOff", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SOff", "->", "getReg", "(", ")", ")", ")", ")", "{", "Register", "SGPR", "=", "readlaneVGPRToSGPR", "(", "SOff", "->", "getReg", "(", ")", ",", "MI", ",", "MRI", ")", ";", "SOff", "->", "setReg", "(", "SGPR", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "legalizeOperandsSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52131, "Length": 67, "Cover_Rate": 0.4855072463768116} {"Template_token": ["", "if", "(", "SOff", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SOff", "->", "getReg", "(", ")", ")", ")", ")", "{", "Register", "SGPR", "=", "readlaneVGPRToSGPR", "(", "SOff", "->", "getReg", "(", ")", ",", "MI", ",", "MRI", ")", ";", "SOff", "->", "setReg", "(", "SGPR", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "legalizeOperandsSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52132, "Length": 47, "Cover_Rate": 0.34057971014492755} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src0", ")", ";", "Src0", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "return", ";", "}", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isAGPR", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", ")", "legalizeOpWithMove", "(", "MI", ",", "Src0Idx", ")", ";", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isAGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "if", "(", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src1", ")", ")", "return", ";", "if", "(", "Opc", "==", "", "&&", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "return", ";", "}", "if", "(", "HasImplicitSGPR", "||", "!", "MI", ".", "isCommutable", "(", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "if", "(", "(", "!", "Src1", ".", "isImm", "(", ")", "&&", "!", "Src1", ".", "isReg", "(", ")", ")", "||", "!", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src0", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "CommutedOpc", "=", "commuteOpcode", "(", "MI", ")", ";", "if", "(", "CommutedOpc", "==", "-", "", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "MI", ".", "setDesc", "(", "get", "(", "CommutedOpc", ")", ")", ";", "Register", "Src0Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "unsigned", "Src0SubReg", "=", "Src0", ".", "getSubReg", "(", ")", ";", "bool", "Src0Kill", "=", "Src0", ".", "isKill", "(", ")", ";"], "ground_truth": ["if", "(", "Src1", ".", "isImm", "(", ")", ")", "Src0", ".", "ChangeToImmediate", "(", "Src1", ".", "getImm", "(", ")", ")", ";"], "File": "SIInstrInfo11", "Func": "legalizeOperandsVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52133, "Length": 471, "Cover_Rate": 0.6523545706371191} {"Template_token": ["", "}", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isAGPR", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", ")", "legalizeOpWithMove", "(", "MI", ",", "Src0Idx", ")", ";", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isAGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "if", "(", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src1", ")", ")", "return", ";", "if", "(", "Opc", "==", "", "&&", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "return", ";", "}", "if", "(", "HasImplicitSGPR", "||", "!", "MI", ".", "isCommutable", "(", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "if", "(", "(", "!", "Src1", ".", "isImm", "(", ")", "&&", "!", "Src1", ".", "isReg", "(", ")", ")", "||", "!", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src0", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "legalizeOperandsVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52134, "Length": 227, "Cover_Rate": 0.314404432132964} {"Template_token": ["", "unsigned", "Size", "=", "RI", ".", "getRegSizeInBits", "(", "*", "RC", ")", ";", "unsigned", "Opcode", "=", "(", "Size", "==", "", ")", "?", "", ":", "", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Opcode", "=", "", ";", "else", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "Opcode", "=", "(", "Size", "==", "", ")", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "RC", ")", ";", "const", "TargetRegisterClass", "*", "VRC64", "=", "RI", ".", "getVGPR64Class", "(", ")", ";", "if", "(", "RI", ".", "getCommonSubClass", "(", "VRC64", ",", "VRC", ")", ")", "VRC", "=", "VRC64", ";", "else", "VRC", "=", "&", "", ";"], "ground_truth": ["Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "VRC", ")", ";"], "File": "SIInstrInfo11", "Func": "legalizeOpWithMove", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52135, "Length": 112, "Cover_Rate": 0.4357976653696498} {"Template_token": ["", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "RCID", "=", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RCID", ")", ";", "unsigned", "Size", "=", "RI", ".", "getRegSizeInBits", "(", "*", "RC", ")", ";", "unsigned", "Opcode", "=", "(", "Size", "==", "", ")", "?", "", ":", "", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Opcode", "=", "", ";", "else", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "Opcode", "=", "(", "Size", "==", "", ")", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "RC", ")", ";", "const", "TargetRegisterClass", "*", "VRC64", "=", "RI", ".", "getVGPR64Class", "(", ")", ";", "if", "(", "RI", ".", "getCommonSubClass", "(", "VRC64", ",", "VRC", ")", ")", "VRC", "=", "VRC64", ";", "else", "VRC", "=", "&", "", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "VRC", ")", ";"], "ground_truth": ["DebugLoc", "DL", "=", "MBB", "->", "findDebugLoc", "(", "I", ")", ";"], "File": "SIInstrInfo11", "Func": "legalizeOpWithMove", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52136, "Length": 178, "Cover_Rate": 0.6926070038910506} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "isVectorSuperClass", "(", "RC", ")", "?", "getAVSpillRestoreOpcode", "(", "SpillSize", ")", ":", "RI", ".", "isAGPRClass", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52137, "Length": 152, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "MovExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "Register", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "Begin", ",", "DL", ",", "TII", ".", "get", "(", "MovExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "Exec", ")", ";", "MachineBasicBlock", "::", "iterator", "AfterMI", "=", "MI", ";", "++", "AfterMI", ";", "for", "(", "auto", "I", "=", "Begin", ";", "I", "!=", "AfterMI", ";", "I", "++", ")", "{", "for", "(", "auto", "&", "MO", ":", "I", "->", "uses", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", ")", "{", "MRI", ".", "clearKillFlags", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "MachineBasicBlock", "*", "LoopBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "BodyBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "BodyBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "BodyBB", ")", ";", "BodyBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "BodyBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";"], "ground_truth": ["RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "End", ",", "MBB", ".", "end", "(", ")", ")", ";"], "File": "SIInstrInfo11", "Func": "loadSRsrcFromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52138, "Length": 269, "Cover_Rate": 0.477797513321492} {"Template_token": ["", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "BodyBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "BodyBB", ")", ";", "BodyBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "BodyBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "End", ",", "MBB", ".", "end", "(", ")", ")", ";", "BodyBB", "->", "splice", "(", "BodyBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "Begin", ",", "MBB", ".", "end", "(", ")", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopBB", ")", ";", "if", "(", "MDT", ")", "{", "MDT", "->", "addNewBlock", "(", "LoopBB", ",", "&", "MBB", ")", ";", "MDT", "->", "addNewBlock", "(", "BodyBB", ",", "LoopBB", ")", ";", "MDT", "->", "addNewBlock", "(", "RemainderBB", ",", "BodyBB", ")", ";", "for", "(", "auto", "&", "Succ", ":", "RemainderBB", "->", "successors", "(", ")", ")", "{", "if", "(", "MDT", "->", "properlyDominates", "(", "&", "MBB", ",", "Succ", ")", ")", "{", "MDT", "->", "changeImmediateDominator", "(", "Succ", ",", "RemainderBB", ")", ";", "}", "}", "}", "emitLoadSRsrcFromVGPRLoop", "(", "TII", ",", "MRI", ",", "MBB", ",", "*", "LoopBB", ",", "*", "BodyBB", ",", "DL", ",", "Rsrc", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "RemainderBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "RemainderBB", ",", "First", ",", "DL", ",", "TII", ".", "get", "(", "MovExecOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "ground_truth": ["return", "BodyBB", ";"], "File": "SIInstrInfo11", "Func": "loadSRsrcFromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52139, "Length": 238, "Cover_Rate": 0.4227353463587922} {"Template_token": ["", "unsigned", "SubOp", "=", "ST", ".", "hasAddNoCarry", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "SubOp", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "TmpReg", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "lowerScalarAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52140, "Length": 96, "Cover_Rate": 0.46601941747572817} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "Inst", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "if", "(", "ST", ".", "hasDLInsts", "(", ")", ")", "{", "Register", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "legalizeGenericOperand", "(", "MBB", ",", "MII", ",", "&", "", ",", "Src0", ",", "MRI", ",", "DL", ")", ";", "legalizeGenericOperand", "(", "MBB", ",", "MII", ",", "&", "", ",", "Src1", ",", "MRI", ",", "DL", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "NewDest", ")", ";", "addUsersToMoveToVALUWorklist", "(", "NewDest", ",", "MRI", ",", "Worklist", ")", ";", "}", "else", "{", "bool", "Src0IsSGPR", "=", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ")", ";", "bool", "Src1IsSGPR", "=", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ")", ";", "MachineInstr", "*", "Xor", ";", "Register", "Temp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "Src0IsSGPR", ")", "{", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "Temp", ")", ".", "add", "(", "Src0", ")", ";", "Xor", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "addReg", "(", "Temp", ")", ".", "add", "(", "Src1", ")", ";", "}", "else", "if", "(", "Src1IsSGPR", ")", "{", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "Temp", ")", ".", "add", "(", "Src1", ")", ";"], "ground_truth": ["Xor", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "add", "(", "Src0", ")", ".", "addReg", "(", "Temp", ")", ";"], "File": "SIInstrInfo11", "Func": "lowerScalarXnor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52141, "Length": 365, "Cover_Rate": 0.7314629258517034} {"Template_token": ["", "make_range", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "reverse_iterator", "(", "Inst", ")", ")", ",", "Inst", ".", "getParent", "(", ")", "->", "rend", "(", ")", ")", ")", "{", "if", "(", "CandI", ".", "findRegisterDefOperandIdx", "(", "", ",", "false", ",", "false", ",", "&", "RI", ")", "!=", "-", "", ")", "{", "if", "(", "CandI", ".", "isCopy", "(", ")", "&&", "CandI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "CopySCC", ")", ".", "addReg", "(", "CandI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "CopyFound", "=", "true", ";", "}", "break", ";", "}", "}", "if", "(", "!", "CopyFound", ")", "{", "unsigned", "Opcode", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "==", "", ")", "?", "", ":", "", ";", "auto", "NewSelect", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "CopySCC", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "NewSelect", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", "Cond", ".", "isUndef", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "lowerSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52142, "Length": 178, "Cover_Rate": 0.35528942115768464} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", ".", "getRegClass", "(", "DestReg", ")", ";", "if", "(", "RegClass", "==", "&", "", "||", "RegClass", "==", "&", "", "||", "RegClass", "==", "&", "", "||", "RegClass", "==", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "if", "(", "RegClass", "==", "&", "", "||", "RegClass", "==", "&", "", "||", "RegClass", "==", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "if", "(", "RegClass", "==", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "if", "(", "RegClass", "->", "hasSuperClassEq", "(", "&", "", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "Value", ")", ";", "return", ";", "}", "unsigned", "EltSize", "=", "", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RegClass", ")", ")", "{", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RegClass", ")", ">", "", ")", "{", "Opcode", "=", "", ";"], "ground_truth": ["EltSize", "=", "", ";"], "File": "SIInstrInfo11", "Func": "materializeImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52143, "Length": 223, "Cover_Rate": 0.58994708994709} {"Template_token": ["", "if", "(", "MI", ".", "isCall", "(", ")", ")", "return", "true", ";", "if", "(", "!", "isTargetSpecificOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "!", "isSALU", "(", "MI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "&", "RI", ")", ";"], "File": "SIInstrInfo11", "Func": "mayReadEXEC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52144, "Length": 43, "Cover_Rate": 0.35537190082644626} {"Template_token": ["", "return", "MI", ".", "readsRegister", "(", "", ",", "&", "RI", ")", ";", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "isTargetSpecificOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";"], "File": "SIInstrInfo11", "Func": "mayReadEXEC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52145, "Length": 38, "Cover_Rate": 0.3140495867768595} {"Template_token": ["", "static", "bool", "memOpsHaveSameBaseOperands", "(", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps1", ",", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps2", ")", "{", "if", "(", "BaseOps1", ".", "size", "(", ")", "!=", "BaseOps2", ".", "size", "(", ")", ")", "return", "false", ";", "for", "(", "size_t", "I", "=", "", ",", "E", "=", "BaseOps1", ".", "size", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "if", "(", "!", "BaseOps1", "[", "I", "]", "->", "isIdenticalTo", "(", "*", "BaseOps2", "[", "I", "]", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "memOpsHaveSameBaseOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52146, "Length": 82, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "if", "(", "BaseOps1", ".", "front", "(", ")", "->", "isIdenticalTo", "(", "*", "BaseOps2", ".", "front", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "MI1", ".", "hasOneMemOperand", "(", ")", "||", "!", "MI2", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "auto", "MO1", "=", "*", "MI1", ".", "memoperands_begin", "(", ")", ";"], "ground_truth": ["auto", "MO2", "=", "*", "MI2", ".", "memoperands_begin", "(", ")", ";"], "File": "SIInstrInfo11", "Func": "memOpsHaveSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52147, "Length": 60, "Cover_Rate": 0.33707865168539325} {"Template_token": ["", "if", "(", "const", "MCPhysReg", "*", "ImpDef", "=", "MI", ".", "getDesc", "(", ")", ".", "getImplicitDefs", "(", ")", ")", "{", "for", "(", ";", "ImpDef", "&&", "*", "ImpDef", ";", "++", "ImpDef", ")", "{", "if", "(", "*", "ImpDef", "==", "", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo11", "Func": "modifiesModeRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52148, "Length": 45, "Cover_Rate": 0.7627118644067796} {"Template_token": ["", "MachineOperand", "&", "NewVAddr", "=", "Inst", ".", "getOperand", "(", "NewVAddrIdx", ")", ";", "MRI", ".", "removeRegOperandFromUseList", "(", "&", "NewVAddr", ")", ";", "MRI", ".", "moveOperands", "(", "&", "NewVAddr", ",", "&", "SAddr", ",", "", ")", ";", "Inst", ".", "removeOperand", "(", "OldSAddrIdx", ")", ";", "MRI", ".", "removeRegOperandFromUseList", "(", "&", "NewVAddr", ")", ";", "MRI", ".", "addRegOperandToUseList", "(", "&", "NewVAddr", ")", ";", "}", "else", "{", "assert", "(", "OldSAddrIdx", "==", "NewVAddrIdx", ")", ";", "if", "(", "OldVAddrIdx", ">=", "", ")", "{", "int", "NewVDstIn", "=", "", "(", "NewOpc", ",", "", "::", "vdst_in", ")", ";", "if", "(", "NewVDstIn", "!=", "-", "", ")", "{", "int", "OldVDstIn", "=", "", "(", "Opc", ",", "", "::", "vdst_in", ")", ";", "Inst", ".", "untieRegOperand", "(", "OldVDstIn", ")", ";", "}", "Inst", ".", "removeOperand", "(", "OldVAddrIdx", ")", ";", "if", "(", "NewVDstIn", "!=", "-", "", ")", "{", "int", "NewVDst", "=", "", "(", "NewOpc", ",", "", "::", "vdst", ")", ";", "Inst", ".", "tieOperands", "(", "NewVDst", ",", "NewVDstIn", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "moveFlatAddrToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52149, "Length": 149, "Cover_Rate": 0.31769722814498935} {"Template_token": ["", "if", "(", "OldVAddrIdx", "==", "NewVAddrIdx", ")", "{", "MachineOperand", "&", "NewVAddr", "=", "Inst", ".", "getOperand", "(", "NewVAddrIdx", ")", ";", "MRI", ".", "removeRegOperandFromUseList", "(", "&", "NewVAddr", ")", ";", "MRI", ".", "moveOperands", "(", "&", "NewVAddr", ",", "&", "SAddr", ",", "", ")", ";", "Inst", ".", "removeOperand", "(", "OldSAddrIdx", ")", ";", "MRI", ".", "removeRegOperandFromUseList", "(", "&", "NewVAddr", ")", ";", "MRI", ".", "addRegOperandToUseList", "(", "&", "NewVAddr", ")", ";", "}", "else", "{", "assert", "(", "OldSAddrIdx", "==", "NewVAddrIdx", ")", ";", "if", "(", "OldVAddrIdx", ">=", "", ")", "{", "int", "NewVDstIn", "=", "", "(", "NewOpc", ",", "", "::", "vdst_in", ")", ";", "if", "(", "NewVDstIn", "!=", "-", "", ")", "{", "int", "OldVDstIn", "=", "", "(", "Opc", ",", "", "::", "vdst_in", ")", ";", "Inst", ".", "untieRegOperand", "(", "OldVDstIn", ")", ";", "}", "Inst", ".", "removeOperand", "(", "OldVAddrIdx", ")", ";", "if", "(", "NewVDstIn", "!=", "-", "", ")", "{"], "ground_truth": ["int", "NewVDst", "=", "", "(", "NewOpc", ",", "", "::", "vdst", ")", ";"], "File": "SIInstrInfo11", "Func": "moveFlatAddrToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52150, "Length": 146, "Cover_Rate": 0.31130063965884863} {"Template_token": ["", "Register", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Inst", ".", "getParent", "(", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "Register", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "ImmReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "Src0", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "add", "(", "Src1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "case", "", ":", "{", "Register", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ImmReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "break", ";", "}", "case", "", ":", "{", "Register", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "Src0", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "add", "(", "Src1", ")", ".", "addReg", "(", "ImmReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}"], "ground_truth": ["default", ":"], "File": "SIInstrInfo11", "Func": "movePackToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52151, "Length": 377, "Cover_Rate": 0.8021276595744681} {"Template_token": ["", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "unsigned", "NewOpc", "=", "Opc", "==", "", "?", "", ":", "", ";", "assert", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "Inst", ".", "removeOperand", "(", "", ")", ";", "Inst", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", ".", "addImplicitDefUseOperands", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "OldDstReg", ",", "ResultReg", ")", ";"], "File": "SIInstrInfo11", "Func": "moveScalarAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52152, "Length": 97, "Cover_Rate": 0.40585774058577406} {"Template_token": ["", "}", "}", "if", "(", "isMAI", "(", "Opcode", ")", ")", "{", "int", "MFMAOp", "=", "", "(", "Opcode", ")", ";", "if", "(", "MFMAOp", "!=", "-", "", ")", "Opcode", "=", "MFMAOp", ";", "}", "int", "MCOp", "=", "", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "{", "uint16_t", "NMCOp", "=", "(", "uint16_t", ")", "-", "", ";", "if", "(", "ST", ".", "hasGFX940Insts", "(", ")", ")", "NMCOp", "=", "", "(", "Opcode", ",", "", ")", ";", "if", "(", "NMCOp", "==", "(", "uint16_t", ")", "-", "", ")", "NMCOp", "=", "", "(", "Opcode", ",", "", ")", ";"], "ground_truth": ["if", "(", "NMCOp", "==", "(", "uint16_t", ")", "-", "", ")", "NMCOp", "=", "", "(", "Opcode", ",", "", ")", ";"], "File": "SIInstrInfo11", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52155, "Length": 123, "Cover_Rate": 0.384375} {"Template_token": ["", "if", "(", "MI", ".", "isBranch", "(", ")", "||", "MI", ".", "isReturn", "(", ")", ")", "{", "RemovedSize", "+=", "getInstSizeInBytes", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["++", "Count", ";"], "File": "SIInstrInfo11", "Func": "removeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52156, "Length": 31, "Cover_Rate": 0.34831460674157305} {"Template_token": ["", "int", "Src1ModIdx", "=", "", "(", "Opc", ",", "", "::", "src1_modifiers", ")", ";", "int", "Src2ModIdx", "=", "", "(", "Opc", ",", "", "::", "src2_modifiers", ")", ";", "MI", ".", "removeOperand", "(", "Src2ModIdx", ")", ";", "MI", ".", "removeOperand", "(", "Src1ModIdx", ")", ";", "MI", ".", "removeOperand", "(", "Src0ModIdx", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "removeModOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52157, "Length": 46, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "DiagnosticInfoUnsupported", "IllegalCopy", "(", "MF", "->", "getFunction", "(", ")", ",", "Msg", ",", "DL", ",", "DS_Error", ")", ";"], "ground_truth": ["LLVMContext", "&", "C", "=", "MF", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";"], "File": "SIInstrInfo11", "Func": "reportIllegalCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52158, "Length": 40, "Cover_Rate": 0.3389830508474576} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "DstReg", ".", "isVirtual", "(", ")", ")", "return", "true", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", ".", "use_nodbg_instructions", "(", "DstReg", ")", ")", "{", "switch", "(", "Use", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "Use", ".", "readsRegister", "(", "", ")", ")", "return", "true", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo11", "Func": "resultDependsOnExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52159, "Length": 99, "Cover_Rate": 0.6073619631901841} {"Template_token": ["", "const", "MachineInstr", "&", "FirstLdSt", "=", "*", "BaseOps1", ".", "front", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineInstr", "&", "SecondLdSt", "=", "*", "BaseOps2", ".", "front", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "memOpsHaveSameBasePtr", "(", "FirstLdSt", ",", "BaseOps1", ",", "SecondLdSt", ",", "BaseOps2", ")", ")", "return", "false", ";", "}", "else", "if", "(", "!", "BaseOps1", ".", "empty", "(", ")", "||", "!", "BaseOps2", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "const", "unsigned", "LoadSize", "=", "NumBytes", "/", "NumLoads", ";", "const", "unsigned", "NumDWORDs", "=", "(", "(", "LoadSize", "+", "", ")", "/", "", ")", "*", "NumLoads", ";"], "ground_truth": ["return", "NumDWORDs", "<=", "", ";"], "File": "SIInstrInfo11", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52160, "Length": 101, "Cover_Rate": 0.6824324324324325} {"Template_token": ["", "bool", "InstrInfo", "::", "shouldClusterMemOps", "(", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps1", ",", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps2", ",", "unsigned", "NumLoads", ",", "unsigned", "NumBytes", ")", "const", "{", "if", "(", "!", "BaseOps1", ".", "empty", "(", ")", "&&", "!", "BaseOps2", ".", "empty", "(", ")", ")", "{", "const", "MachineInstr", "&", "FirstLdSt", "=", "*", "BaseOps1", ".", "front", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["const", "MachineInstr", "&", "SecondLdSt", "=", "*", "BaseOps2", ".", "front", "(", ")", "->", "getParent", "(", ")", ";"], "File": "SIInstrInfo11", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52161, "Length": 78, "Cover_Rate": 0.527027027027027} {"Template_token": ["", "}", "if", "(", "MI", ".", "isPreISelOpcode", "(", ")", "||", "InstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "InstrInfo", "::", "isSALU", "(", "MI", ")", "||", "InstrInfo", "::", "isSMRD", "(", "MI", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "shouldReadExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52162, "Length": 41, "Cover_Rate": 0.47126436781609193} {"Template_token": ["", "}"], "ground_truth": ["if", "(", "MI", ".", "isPreISelOpcode", "(", ")", "||", "InstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "InstrInfo", "::", "isSALU", "(", "MI", ")", "||", "InstrInfo", "::", "isSMRD", "(", "MI", ")", ")", "return", "false", ";"], "File": "SIInstrInfo11", "Func": "shouldReadExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52163, "Length": 37, "Cover_Rate": 0.42528735632183906} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "GenInstrInfo", "(", "", ",", "", ")", ",", "RI", "(", "ST", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["SchedModel", ".", "init", "(", "&", "ST", ")", ";"], "File": "SIInstrInfo11", "Func": "SIInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52164, "Length": 35, "Cover_Rate": 0.875} {"Template_token": ["", "int64_t", "ImmField", "=", "", ";", "bool", "Signed", "=", "FlatVariant", "!=", "", ";", "if", "(", "ST", ".", "hasNegativeScratchOffsetBug", "(", ")", "&&", "FlatVariant", "==", "", ")", "Signed", "=", "false", ";", "const", "unsigned", "NumBits", "=", "", "(", "ST", ",", "Signed", ")", ";", "if", "(", "Signed", ")", "{", "int64_t", "D", "=", "", "<<", "(", "NumBits", "-", "", ")", ";", "RemainderOffset", "=", "(", "COffsetVal", "/", "D", ")", "*", "D", ";", "ImmField", "=", "COffsetVal", "-", "RemainderOffset", ";", "if", "(", "ST", ".", "hasNegativeUnalignedScratchOffsetBug", "(", ")", "&&", "FlatVariant", "==", "", "&&", "ImmField", "<", "", "&&", "(", "ImmField", "%", "", ")", "!=", "", ")", "{", "RemainderOffset", "+=", "ImmField", "%", "", ";", "ImmField", "-=", "ImmField", "%", "", ";", "}"], "ground_truth": ["}", "else", "if", "(", "COffsetVal", ">=", "", ")", "{"], "File": "SIInstrInfo11", "Func": "splitFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52165, "Length": 118, "Cover_Rate": 0.5841584158415841} {"Template_token": ["", "Register", "CarryReg", "=", "MRI", ".", "createVirtualRegister", "(", "CarryRC", ")", ";", "Register", "DeadCarryReg", "=", "MRI", ".", "createVirtualRegister", "(", "CarryRC", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "LoOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "LoOpc", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "HiOpc", "=", "IsAdd", "?", "", ":", "", ";"], "ground_truth": ["MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "HiOpc", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo11", "Func": "splitScalar64BitAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52166, "Length": 322, "Cover_Rate": 0.6018691588785047} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "LoOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "LoOpc", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "HiOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "HiOpc", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";"], "ground_truth": ["legalizeOperands", "(", "*", "LoHalf", ",", "MDT", ")", ";"], "File": "SIInstrInfo11", "Func": "splitScalar64BitAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52167, "Length": 278, "Cover_Rate": 0.5196261682242991} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "Src", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "Register", "MidReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "TargetRegisterClass", "*", "SrcSubRC", "=", "RI", ".", "getSubRegClass", "(", "SrcRC", ",", "", ")", ";", "MachineOperand", "SrcRegSub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "", ",", "SrcSubRC", ")", ";"], "ground_truth": ["MachineOperand", "SrcRegSub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src", ",", "SrcRC", ",", "", ",", "SrcSubRC", ")", ";"], "File": "SIInstrInfo11", "Func": "splitScalar64BitBCNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52168, "Length": 147, "Cover_Rate": 0.5444444444444444} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "uint32_t", "Imm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "", ")", ">>", "", ";", "(", "void", ")", "Offset", ";", "assert", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "BitWidth", "<=", "", "&&", "Offset", "==", "", "&&", "", ")", ";", "if", "(", "BitWidth", "<", "", ")", "{", "Register", "MidRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "MidRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "MidRegLo", ")", ".", "addReg", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "BitWidth", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "MidRegHi", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MidRegLo", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "ResultReg", ")", ".", "addReg", "(", "MidRegLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MidRegHi", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";", "return", ";", "}", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "splitScalar64BitBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52169, "Length": 396, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "Opcode", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "Src0", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "Src1", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "Register", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "LoHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "Register", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "HiHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ";", "Register", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "Worklist", ".", "insert", "(", "&", "LoHalf", ")", ";", "Worklist", ".", "insert", "(", "&", "HiHalf", ")", ";"], "ground_truth": ["addUsersToMoveToVALUWorklist", "(", "FullDestReg", ",", "MRI", ",", "Worklist", ")", ";"], "File": "SIInstrInfo11", "Func": "splitScalar64BitBinaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52170, "Length": 402, "Cover_Rate": 0.8322981366459627} {"Template_token": ["", "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "Register", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "LoHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "Register", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "HiHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ";", "if", "(", "Swap", ")", "std", "::", "swap", "(", "DestSub0", ",", "DestSub1", ")", ";", "Register", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";"], "File": "SIInstrInfo11", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52171, "Length": 184, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "Register", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "LoHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "Register", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";"], "ground_truth": ["MachineInstr", "&", "HiHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ";"], "File": "SIInstrInfo11", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52172, "Length": 158, "Cover_Rate": 0.4040920716112532} {"Template_token": ["", "Register", "Interm", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "&", "Not", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "Interm", ")", ".", "add", "(", "Src1", ")", ";", "MachineInstr", "&", "Op", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "NewDest", ")", ".", "add", "(", "Src0", ")", ".", "addReg", "(", "Interm", ")", ";", "Worklist", ".", "insert", "(", "&", "Not", ")", ";", "Worklist", ".", "insert", "(", "&", "Op", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "NewDest", ")", ";"], "ground_truth": ["addUsersToMoveToVALUWorklist", "(", "NewDest", ",", "MRI", ",", "Worklist", ")", ";"], "File": "SIInstrInfo11", "Func": "splitScalarBinOpN2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52173, "Length": 106, "Cover_Rate": 0.48623853211009177} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "Inst", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "Register", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "Interm", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "&", "Op", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "Interm", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "MachineInstr", "&", "Not", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "addReg", "(", "Interm", ")", ";", "Worklist", ".", "insert", "(", "&", "Op", ")", ";", "Worklist", ".", "insert", "(", "&", "Not", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "NewDest", ")", ";"], "File": "SIInstrInfo11", "Func": "splitScalarNotBinop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52174, "Length": 184, "Cover_Rate": 0.8440366972477065} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "SrcReg", ".", "isVirtual", "(", ")", "&&", "SpillSize", "==", "", ")", "{", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";"], "File": "SIInstrInfo11", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52175, "Length": 152, "Cover_Rate": 0.3948051948051948} {"Template_token": ["", "void", "InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FrameIndex", ")", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "SrcReg", ".", "isVirtual", "(", ")", "&&", "SpillSize", "==", "", ")", "{", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52176, "Length": 222, "Cover_Rate": 0.5766233766233766} {"Template_token": ["", "case", "Subtarget", "::", "GFX9", ":", "return", "", ";", "case", "Subtarget", "::", "GFX10", ":", "return", "", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInstrInfo11", "Func": "subtargetEncodingFamily", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52177, "Length": 22, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "void", "InstrInfo", "::", "swapOperands", "(", "MachineInstr", "&", "Inst", ")", "const", "{", "assert", "(", "Inst", ".", "getNumExplicitOperands", "(", ")", "==", "", ")", ";"], "ground_truth": ["MachineOperand", "Op1", "=", "Inst", ".", "getOperand", "(", "", ")", ";"], "File": "SIInstrInfo11", "Func": "swapOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52178, "Length": 32, "Cover_Rate": 0.6808510638297872} {"Template_token": ["", "assert", "(", "Inst", ".", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "MachineOperand", "Op1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "Inst", ".", "removeOperand", "(", "", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "Op1", ")", ";"], "File": "SIInstrInfo11", "Func": "swapOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52179, "Length": 35, "Cover_Rate": 0.7446808510638298} {"Template_token": ["", "bool", "IsDead", "=", "RegOp", ".", "isDead", "(", ")", ";", "bool", "IsUndef", "=", "RegOp", ".", "isUndef", "(", ")", ";", "bool", "IsDebug", "=", "RegOp", ".", "isDebug", "(", ")", ";", "if", "(", "NonRegOp", ".", "isImm", "(", ")", ")", "RegOp", ".", "ChangeToImmediate", "(", "NonRegOp", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "NonRegOp", ".", "isFI", "(", ")", ")", "RegOp", ".", "ChangeToFrameIndex", "(", "NonRegOp", ".", "getIndex", "(", ")", ")", ";", "else", "if", "(", "NonRegOp", ".", "isGlobal", "(", ")", ")", "{", "RegOp", ".", "ChangeToGA", "(", "NonRegOp", ".", "getGlobal", "(", ")", ",", "NonRegOp", ".", "getOffset", "(", ")", ",", "NonRegOp", ".", "getTargetFlags", "(", ")", ")", ";", "}", "else", "return", "nullptr", ";", "RegOp", ".", "setTargetFlags", "(", "NonRegOp", ".", "getTargetFlags", "(", ")", ")", ";", "NonRegOp", ".", "ChangeToRegister", "(", "Reg", ",", "false", ",", "false", ",", "IsKill", ",", "IsDead", ",", "IsUndef", ",", "IsDebug", ")", ";", "NonRegOp", ".", "setSubReg", "(", "SubReg", ")", ";", "return", "&", "MI", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "swapRegAndNonRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52180, "Length": 146, "Cover_Rate": 0.7643979057591623} {"Template_token": ["", "bool", "IsDebug", "=", "RegOp", ".", "isDebug", "(", ")", ";", "if", "(", "NonRegOp", ".", "isImm", "(", ")", ")", "RegOp", ".", "ChangeToImmediate", "(", "NonRegOp", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "NonRegOp", ".", "isFI", "(", ")", ")", "RegOp", ".", "ChangeToFrameIndex", "(", "NonRegOp", ".", "getIndex", "(", ")", ")", ";", "else", "if", "(", "NonRegOp", ".", "isGlobal", "(", ")", ")", "{"], "ground_truth": ["RegOp", ".", "ChangeToGA", "(", "NonRegOp", ".", "getGlobal", "(", ")", ",", "NonRegOp", ".", "getOffset", "(", ")", ",", "NonRegOp", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "SIInstrInfo11", "Func": "swapRegAndNonRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52181, "Length": 81, "Cover_Rate": 0.42408376963350786} {"Template_token": ["", "unsigned", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isKill", "(", ")", ")", "LV", "->", "replaceKillInstruction", "(", "Op", ".", "getReg", "(", ")", ",", "MI", ",", "NewMI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "updateLiveVariables", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52182, "Length": 65, "Cover_Rate": 0.7303370786516854} {"Template_token": ["", "static", "void", "updateLiveVariables", "(", "LiveVariables", "*", "LV", ",", "MachineInstr", "&", "MI", ",", "MachineInstr", "&", "NewMI", ")", "{", "if", "(", "LV", ")", "{", "unsigned", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{"], "ground_truth": ["MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";"], "File": "SIInstrInfo11", "Func": "updateLiveVariables", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52183, "Length": 57, "Cover_Rate": 0.6404494382022472} {"Template_token": ["", "bool", "InstrInfo", "::", "usesConstantBus", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineOperand", "&", "MO", ",", "const", "MCOperandInfo", "&", "OpInfo", ")", "const", "{", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "!", "isInlineConstant", "(", "MO", ",", "OpInfo", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "if", "(", "!", "MO", ".", "isUse", "(", ")", ")", "return", "false", ";", "if", "(", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "return", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "{"], "ground_truth": ["return", "MO", ".", "getReg", "(", ")", "==", "", "||", "MO", ".", "getReg", "(", ")", "==", "", "||", "MO", ".", "getReg", "(", ")", "==", "", ";"], "File": "SIInstrInfo11", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52184, "Length": 139, "Cover_Rate": 0.776536312849162} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "if", "(", "!", "MO", ".", "isUse", "(", ")", ")", "return", "false", ";", "if", "(", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "return", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";"], "File": "SIInstrInfo11", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52185, "Length": 66, "Cover_Rate": 0.3687150837988827} {"Template_token": ["", "static", "unsigned", "adjustAllocatableRegClass", "(", "const", "GCNSubtarget", "&", "ST", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCInstrDesc", "&", "TID", ",", "unsigned", "RCID", ",", "bool", "IsAllocatable", ")", "{", "if", "(", "(", "IsAllocatable", "||", "!", "ST", ".", "hasGFX90AInsts", "(", ")", "||", "!", "MRI", ".", "reservedRegsFrozen", "(", ")", ")", "&&", "(", "TID", ".", "mayLoad", "(", ")", "||", "TID", ".", "mayStore", "(", ")", "||", "(", "TID", ".", "TSFlags", "&", "(", "", "|", "", ")", ")", ")", ")", "{", "switch", "(", "RCID", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "}", "return", "RCID", ";"], "ground_truth": ["}"], "File": "SIInstrInfo120", "Func": "adjustAllocatableRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52188, "Length": 118, "Cover_Rate": 0.8309859154929577} {"Template_token": ["", "if", "(", "Src2", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Src2", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src2", "->", "getReg", "(", ")", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "break", ";", "}", "}", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", "&&", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", "->", "getReg", "(", ")", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", ")", "return", "false", ";"], "File": "SIInstrInfo120", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52189, "Length": 199, "Cover_Rate": 0.6611295681063123} {"Template_token": ["", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "MachineInstrBuilder", "MIB", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "if", "(", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "!", "IsF64", "&&", "(", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ">", "", "||", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "int64_t", "Imm", ";", "if", "(", "getFoldableImm", "(", "Src2", ",", "Imm", ")", ")", "{", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";", "}", "}", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "getFoldableImm", "(", "Src1", ",", "Imm", ")", ")", "{", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo120", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52190, "Length": 345, "Cover_Rate": 0.3754080522306855} {"Template_token": ["", "unsigned", "SaveExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "XorTermOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "AndOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "LoopBB", ".", "begin", "(", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "ReadlanePieces", ";", "Register", "CondReg", "=", "", ";", "Register", "VRsrc", "=", "Rsrc", ".", "getReg", "(", ")", ";", "unsigned", "VRsrcUndef", "=", "getUndefRegState", "(", "Rsrc", ".", "isUndef", "(", ")", ")", ";", "unsigned", "RegSize", "=", "TRI", "->", "getRegSizeInBits", "(", "Rsrc", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "unsigned", "NumSubRegs", "=", "RegSize", "/", "", ";", "assert", "(", "NumSubRegs", "%", "", "==", "", "&&", "NumSubRegs", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "NumSubRegs", ";", "Idx", "+=", "", ")", "{", "Register", "CurRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "CurRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurRegLo", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurRegHi", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", "+", "", ")", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegLo", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegHi", ")", ";", "Register", "CurReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurReg", ")", ".", "addReg", "(", "CurRegLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "CurRegHi", ")", ".", "addImm", "(", "", ")", ";", "Register", "NewCondReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "auto", "Cmp", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewCondReg", ")", ".", "addReg", "(", "CurReg", ")", ";", "if", "(", "NumSubRegs", "<=", "", ")", "Cmp", ".", "addReg", "(", "VRsrc", ")", ";", "else", "Cmp", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ",", "", ")", ")", ";", "if", "(", "CondReg", "==", "", ")", "CondReg", "=", "NewCondReg", ";", "else", "{", "Register", "AndReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "CondReg", ")", ".", "addReg", "(", "NewCondReg", ")", ";", "CondReg", "=", "AndReg", ";", "}", "}", "auto", "SRsrcRC", "=", "TRI", "->", "getEquivalentSGPRClass", "(", "MRI", ".", "getRegClass", "(", "VRsrc", ")", ")", ";", "Register", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "SRsrcRC", ")", ";", "auto", "Merge", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrc", ")", ";", "unsigned", "Channel", "=", "", ";", "for", "(", "Register", "Piece", ":", "ReadlanePieces", ")", "{", "Merge", ".", "addReg", "(", "Piece", ")", ".", "addImm", "(", "TRI", "->", "getSubRegFromChannel", "(", "Channel", "++", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo120", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52193, "Length": 503, "Cover_Rate": 0.6742627345844504} {"Template_token": ["", "static", "bool", "getFoldableImm", "(", "const", "MachineOperand", "*", "MO", ",", "int64_t", "&", "Imm", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MachineFunction", "*", "MF", "=", "MO", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "SIInstrInfo120", "Func": "getFoldableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52196, "Length": 45, "Cover_Rate": 0.6338028169014085} {"Template_token": ["", "if", "(", "!", "MO", "->", "isReg", "(", ")", ")", "return", "false", ";", "const", "MachineFunction", "*", "MF", "=", "MO", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["return", "getFoldableImm", "(", "MO", "->", "getReg", "(", ")", ",", "MRI", ",", "Imm", ")", ";"], "File": "SIInstrInfo120", "Func": "getFoldableImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52197, "Length": 56, "Cover_Rate": 0.7887323943661971} {"Template_token": ["", "}", "if", "(", "isVALU", "(", "MI", ")", "||", "isSALU", "(", "MI", ")", ")", "{", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src0Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src1Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src2Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src2Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "return", "DescSize", ";", "}", "if", "(", "isMIMG", "(", "MI", ")", ")", "{", "int", "VAddr0Idx", "=", "", "(", "Opc", ",", "", "::", "vaddr0", ")", ";", "if", "(", "VAddr0Idx", "<", "", ")", "return", "", ";", "int", "RSrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "return", "", "+", "", "*", "(", "(", "RSrcIdx", "-", "VAddr0Idx", "+", "", ")", "/", "", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleSize", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ",", "&", "ST", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo120", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52198, "Length": 321, "Cover_Rate": 0.7413394919168591} {"Template_token": ["", "if", "(", "isFixedSize", "(", "MI", ")", ")", "{", "unsigned", "Size", "=", "DescSize", ";", "if", "(", "MI", ".", "isBranch", "(", ")", "&&", "ST", ".", "hasOffset3fBug", "(", ")", ")", "Size", "+=", "", ";", "return", "Size", ";", "}", "if", "(", "isVALU", "(", "MI", ")", "||", "isSALU", "(", "MI", ")", ")", "{", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src0Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src1Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src2Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src2Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "return", "DescSize", ";", "}", "if", "(", "isMIMG", "(", "MI", ")", ")", "{", "int", "VAddr0Idx", "=", "", "(", "Opc", ",", "", "::", "vaddr0", ")", ";", "if", "(", "VAddr0Idx", "<", "", ")", "return", "", ";", "int", "RSrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "return", "", "+", "", "*", "(", "(", "RSrcIdx", "-", "VAddr0Idx", "+", "", ")", "/", "", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleSize", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ",", "&", "ST", ")", ";", "}", "default", ":", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "", ";", "return", "DescSize", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo120", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52199, "Length": 373, "Cover_Rate": 0.8614318706697459} {"Template_token": ["", "const", "TargetRegisterClass", "*", "InstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MI", ".", "isVariadic", "(", ")", "||", "OpNo", ">=", "Desc", ".", "getNumOperands", "(", ")", "||", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", "==", "-", "", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "return", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "}", "unsigned", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";"], "ground_truth": ["RCID", "=", "adjustAllocatableRegClass", "(", "ST", ",", "MRI", ",", "Desc", ",", "RCID", ",", "true", ")", ";"], "File": "SIInstrInfo120", "Func": "getOpRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52200, "Length": 145, "Cover_Rate": 0.9415584415584416} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MI", ".", "isVariadic", "(", ")", "||", "OpNo", ">=", "Desc", ".", "getNumOperands", "(", ")", "||", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", "==", "-", "", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "return", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "}", "unsigned", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "RCID", "=", "adjustAllocatableRegClass", "(", "ST", ",", "MRI", ",", "Desc", ",", "RCID", ",", "true", ")", ";", "return", "RI", ".", "getRegClass", "(", "RCID", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo120", "Func": "getOpRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52201, "Length": 118, "Cover_Rate": 0.7662337662337663} {"Template_token": ["", "const", "TargetRegisterClass", "*", "InstrInfo", "::", "getRegClass", "(", "const", "MCInstrDesc", "&", "TID", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "OpNum", ">=", "TID", ".", "getNumOperands", "(", ")", ")", "return", "nullptr", ";", "auto", "RegClass", "=", "TID", ".", "OpInfo", "[", "OpNum", "]", ".", "RegClass", ";", "bool", "IsAllocatable", "=", "false", ";"], "ground_truth": ["if", "(", "TID", ".", "TSFlags", "&", "(", "", "|", "", ")", ")", "{"], "File": "SIInstrInfo120", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52202, "Length": 70, "Cover_Rate": 0.36649214659685864} {"Template_token": ["", "Register", "Tmp", "=", "RS", ".", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "if", "(", "!", "Tmp", ")", "report_fatal_error", "(", "", ")", ";", "RS", ".", "setRegUsed", "(", "Tmp", ")", ";", "if", "(", "!", "TII", ".", "getSubtarget", "(", ")", ".", "hasGFX90AInsts", "(", ")", ")", "{", "while", "(", "RegNo", "--", "&&", "RS", ".", "FindUnusedReg", "(", "&", "", ")", ")", "{", "Register", "Tmp2", "=", "RS", ".", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "if", "(", "!", "Tmp2", "||", "RI", ".", "getHWRegIndex", "(", "Tmp2", ")", ">=", "MaxVGPRs", ")", "break", ";", "Tmp", "=", "Tmp2", ";", "RS", ".", "setRegUsed", "(", "Tmp", ")", ";", "}", "}", "unsigned", "TmpCopyOp", "=", "", ";", "if", "(", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "TmpCopyOp", "=", "", ";", "}", "else", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "}", "MachineInstrBuilder", "UseBuilder", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TmpCopyOp", ")", ",", "Tmp", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "ImpUseSuperReg", ")", "{", "UseBuilder", ".", "addReg", "(", "ImpUseSuperReg", ",", "getKillRegState", "(", "KillSrc", ")", "|", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo120", "Func": "indirectCopyToAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52203, "Length": 186, "Cover_Rate": 0.3141891891891892} {"Template_token": ["", "Register", "PCReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "auto", "I", "=", "MBB", ".", "end", "(", ")", ";", "MachineInstr", "*", "GetPC", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "PCReg", ")", ";", "auto", "&", "MCCtx", "=", "MF", "->", "getContext", "(", ")", ";", "MCSymbol", "*", "PostGetPCLabel", "=", "MCCtx", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "GetPC", "->", "setPostInstrSymbol", "(", "*", "MF", ",", "PostGetPCLabel", ")", ";", "MCSymbol", "*", "OffsetLo", "=", "MCCtx", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "MCSymbol", "*", "OffsetHi", "=", "MCCtx", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addSym", "(", "OffsetLo", ",", "MO_FAR_BRANCH_OFFSET", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addSym", "(", "OffsetHi", ",", "MO_FAR_BRANCH_OFFSET", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ")", ";", "auto", "ComputeBlockSize", "=", "[", "]", "(", "const", "TargetInstrInfo", "*", "TII", ",", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "unsigned", "Size", "=", "", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "return", "Size", ";", "}", ";", "RS", "->", "enterBasicBlockEnd", "(", "MBB", ")", ";", "Register", "Scav", "=", "RS", "->", "scavengeRegisterBackwards", "(", "", ",", "MachineBasicBlock", "::", "iterator", "(", "GetPC", ")", ",", "false", ",", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "PCReg", ",", "Scav", ")", ";", "MRI", ".", "clearVirtRegs", "(", ")", ";"], "ground_truth": ["RS", "->", "setRegUsed", "(", "Scav", ")", ";"], "File": "SIInstrInfo120", "Func": "insertIndirectBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52204, "Length": 294, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "MBB", ".", "empty", "(", ")", "&&", "", ")", ";", "assert", "(", "MBB", ".", "pred_size", "(", ")", "==", "", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "PCReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "auto", "I", "=", "MBB", ".", "end", "(", ")", ";", "MachineInstr", "*", "GetPC", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "PCReg", ")", ";", "auto", "&", "MCCtx", "=", "MF", "->", "getContext", "(", ")", ";", "MCSymbol", "*", "PostGetPCLabel", "=", "MCCtx", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "GetPC", "->", "setPostInstrSymbol", "(", "*", "MF", ",", "PostGetPCLabel", ")", ";", "MCSymbol", "*", "OffsetLo", "=", "MCCtx", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "MCSymbol", "*", "OffsetHi", "=", "MCCtx", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addSym", "(", "OffsetLo", ",", "MO_FAR_BRANCH_OFFSET", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ",", "RegState", "::", "Define", ",", "", ")", ".", "addReg", "(", "PCReg", ",", "", ",", "", ")", ".", "addSym", "(", "OffsetHi", ",", "MO_FAR_BRANCH_OFFSET", ")", ";"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "PCReg", ")", ";"], "File": "SIInstrInfo120", "Func": "insertIndirectBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52205, "Length": 241, "Cover_Rate": 0.49183673469387756} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumOps", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", ";", "return", "MI", ".", "getNumOperands", "(", ")", "==", "NumOps", ";", "}"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo120", "Func": "isFoldableCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52206, "Length": 55, "Cover_Rate": 0.5045871559633027} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumOps", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", ";", "return", "MI", ".", "getNumOperands", "(", ")", "==", "NumOps", ";", "}"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo120", "Func": "isFoldableCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52207, "Length": 46, "Cover_Rate": 0.42201834862385323} {"Template_token": ["", "bool", "InstrInfo", "::", "isIgnorableUse", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{"], "ground_truth": ["return", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "isVALU", "(", "*", "MO", ".", "getParent", "(", ")", ")", ";"], "File": "SIInstrInfo120", "Func": "isIgnorableUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52208, "Length": 37, "Cover_Rate": 0.925} {"Template_token": ["", "bool", "InstrInfo", "::", "isIgnorableUse", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "isVALU", "(", "*", "MO", ".", "getParent", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo120", "Func": "isIgnorableUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52209, "Length": 38, "Cover_Rate": 0.95} {"Template_token": ["", "}", "}", "}", "if", "(", "MO", "->", "isReg", "(", ")", ")", "{", "assert", "(", "DefinedRC", ")", ";", "if", "(", "!", "isLegalRegOperand", "(", "MRI", ",", "OpInfo", ",", "*", "MO", ")", ")", "return", "false", ";", "bool", "IsAGPR", "=", "RI", ".", "isAGPR", "(", "MRI", ",", "MO", "->", "getReg", "(", ")", ")", ";", "if", "(", "IsAGPR", "&&", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "IsAGPR", "&&", "(", "!", "ST", ".", "hasGFX90AInsts", "(", ")", "||", "!", "MRI", ".", "reservedRegsFrozen", "(", ")", ")", "&&", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", "||", "isDS", "(", "Opc", ")", "||", "isMIMG", "(", "Opc", ")", ")", ")", "return", "false", ";", "const", "int", "VDstIdx", "=", "", "(", "Opc", ",", "", "::", "vdst", ")", ";", "const", "int", "DataIdx", "=", "", "(", "Opc", ",", "isDS", "(", "Opc", ")", "?", "", "::", "data0", ":", "", "::", "vdata", ")", ";", "if", "(", "(", "int", ")", "OpIdx", "==", "VDstIdx", "&&", "DataIdx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "DataIdx", ")", ".", "isReg", "(", ")", "&&", "RI", ".", "isAGPR", "(", "MRI", ",", "MI", ".", "getOperand", "(", "DataIdx", ")", ".", "getReg", "(", ")", ")", "!=", "IsAGPR", ")", "return", "false", ";", "if", "(", "(", "int", ")", "OpIdx", "==", "DataIdx", ")", "{", "if", "(", "VDstIdx", "!=", "-", "", "&&", "RI", ".", "isAGPR", "(", "MRI", ",", "MI", ".", "getOperand", "(", "VDstIdx", ")", ".", "getReg", "(", ")", ")", "!=", "IsAGPR", ")", "return", "false", ";", "const", "int", "Data1Idx", "=", "", "(", "Opc", ",", "", "::", "data1", ")", ";", "if", "(", "Data1Idx", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "Data1Idx", ")", ".", "isReg", "(", ")", "&&", "RI", ".", "isAGPR", "(", "MRI", ",", "MI", ".", "getOperand", "(", "Data1Idx", ")", ".", "getReg", "(", ")", ")", "!=", "IsAGPR", ")", "return", "false", ";", "}", "if", "(", "Opc", "==", "", "&&", "(", "int", ")", "OpIdx", "==", "", "(", "Opc", ",", "", "::", "src0", ")", "&&", "RI", ".", "isSGPRReg", "(", "MRI", ",", "MO", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";", "}", "assert", "(", "MO", "->", "isImm", "(", ")", "||", "MO", "->", "isTargetIndex", "(", ")", "||", "MO", "->", "isFI", "(", ")", "||", "MO", "->", "isGlobal", "(", ")", ")", ";", "if", "(", "!", "DefinedRC", ")", "{", "return", "true", ";", "}"], "ground_truth": ["return", "isImmOperandLegal", "(", "MI", ",", "OpIdx", ",", "*", "MO", ")", ";"], "File": "SIInstrInfo120", "Func": "isOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52210, "Length": 385, "Cover_Rate": 0.47885572139303484} {"Template_token": ["", "bool", "InstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "if", "(", "isVOP1", "(", "MI", ")", "||", "isVOP2", "(", "MI", ")", "||", "isVOP3", "(", "MI", ")", "||", "isSDWA", "(", "MI", ")", ")", "{"], "ground_truth": ["return", "!", "MI", ".", "hasImplicitDef", "(", ")", "&&", "MI", ".", "getNumImplicitOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", "&&", "!", "MI", ".", "mayRaiseFPException", "(", ")", ";"], "File": "SIInstrInfo120", "Func": "isReallyTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52211, "Length": 70, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "if", "(", "Src2", ".", "isReg", "(", ")", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src2", ".", "getReg", "(", ")", ")", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src2", ")", ";", "Src2", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "}", "int", "ConstantBusLimit", "=", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ";", "int", "LiteralLimit", "=", "ST", ".", "hasVOP3Literal", "(", ")", "?", "", ":", "", ";", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "Register", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";", "if", "(", "SGPRReg", "!=", "", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRReg", ")", ";", "--", "ConstantBusLimit", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "isLiteralConstantLike", "(", "MO", ",", "get", "(", "Opc", ")", ".", "OpInfo", "[", "Idx", "]", ")", ")", "continue", ";", "if", "(", "LiteralLimit", ">", "", "&&", "ConstantBusLimit", ">", "", ")", "{", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";"], "ground_truth": ["continue", ";"], "File": "SIInstrInfo120", "Func": "legalizeOperandsVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52214, "Length": 259, "Cover_Rate": 0.46167557932263814} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIInstrInfo120", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52215, "Length": 139, "Cover_Rate": 0.3994252873563218} {"Template_token": ["", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FrameIndex", ")", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "DestReg", "!=", "", "&&", "", ")", ";", "assert", "(", "DestReg", "!=", "", "&&", "DestReg", "!=", "", "&&", "DestReg", "!=", "", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "DestReg", ".", "isVirtual", "(", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}"], "ground_truth": ["unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";"], "File": "SIInstrInfo120", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52216, "Length": 209, "Cover_Rate": 0.6005747126436781} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "MovExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "Register", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "Begin", ",", "DL", ",", "TII", ".", "get", "(", "MovExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "Exec", ")", ";", "MachineBasicBlock", "::", "iterator", "AfterMI", "=", "MI", ";", "++", "AfterMI", ";", "for", "(", "auto", "I", "=", "Begin", ";", "I", "!=", "AfterMI", ";", "I", "++", ")", "{", "for", "(", "auto", "&", "MO", ":", "I", "->", "uses", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", ")", "{", "MRI", ".", "clearKillFlags", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "MachineBasicBlock", "*", "LoopBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "End", ",", "MBB", ".", "end", "(", ")", ")", ";", "LoopBB", "->", "splice", "(", "LoopBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "Begin", ",", "MBB", ".", "end", "(", ")", ")", ";"], "ground_truth": ["MBB", ".", "addSuccessor", "(", "LoopBB", ")", ";"], "File": "SIInstrInfo120", "Func": "loadSRsrcFromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52217, "Length": 271, "Cover_Rate": 0.5161904761904762} {"Template_token": ["", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Cond", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "Register", "SCCSource", "=", "Cond", ".", "getReg", "(", ")", ";", "bool", "IsSCC", "=", "(", "SCCSource", "==", "", ")", ";", "if", "(", "!", "IsSCC", "&&", "Src0", ".", "isImm", "(", ")", "&&", "(", "Src0", ".", "getImm", "(", ")", "==", "-", "", ")", "&&", "Src1", ".", "isImm", "(", ")", "&&", "(", "Src1", ".", "getImm", "(", ")", "==", "", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "SCCSource", ")", ";", "return", ";", "}", "const", "TargetRegisterClass", "*", "TC", "=", "RI", ".", "getRegClass", "(", "", ")", ";", "Register", "CopySCC", "=", "MRI", ".", "createVirtualRegister", "(", "TC", ")", ";", "if", "(", "IsSCC", ")", "{", "bool", "CopyFound", "=", "false", ";", "for", "(", "MachineInstr", "&", "CandI", ":", "make_range", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "reverse_iterator", "(", "Inst", ")", ")", ",", "Inst", ".", "getParent", "(", ")", "->", "rend", "(", ")", ")", ")", "{", "if", "(", "CandI", ".", "findRegisterDefOperandIdx", "(", "", ",", "false", ",", "false", ",", "&", "RI", ")", "!=", "-", "", ")", "{", "if", "(", "CandI", ".", "isCopy", "(", ")", "&&", "CandI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "CopySCC", ")", ".", "addReg", "(", "CandI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "CopyFound", "=", "true", ";", "}", "break", ";", "}", "}", "if", "(", "!", "CopyFound", ")", "{", "unsigned", "Opcode", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "==", "", ")", "?", "", ":", "", ";", "auto", "NewSelect", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "CopySCC", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["NewSelect", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", "Cond", ".", "isUndef", "(", ")", ")", ";"], "File": "SIInstrInfo120", "Func": "lowerSelect32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52218, "Length": 320, "Cover_Rate": 0.6387225548902196} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "Inst", ".", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineOperand", "&", "SAddr", "=", "Inst", ".", "getOperand", "(", "OldSAddrIdx", ")", ";", "if", "(", "RI", ".", "isSGPRReg", "(", "MRI", ",", "SAddr", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "int", "NewVAddrIdx", "=", "", "(", "NewOpc", ",", "", "::", "vaddr", ")", ";", "if", "(", "NewVAddrIdx", "<", "", ")", "return", "false", ";", "int", "OldVAddrIdx", "=", "", "(", "Opc", ",", "", "::", "vaddr", ")", ";", "MachineInstr", "*", "VAddrDef", "=", "nullptr", ";", "if", "(", "OldVAddrIdx", ">=", "", ")", "{", "MachineOperand", "&", "VAddr", "=", "Inst", ".", "getOperand", "(", "OldVAddrIdx", ")", ";", "VAddrDef", "=", "MRI", ".", "getUniqueVRegDef", "(", "VAddr", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "VAddrDef", "||", "VAddrDef", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "VAddrDef", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "||", "VAddrDef", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpc", ")", ";", "Inst", ".", "setDesc", "(", "NewDesc", ")", ";", "if", "(", "OldVAddrIdx", "==", "NewVAddrIdx", ")", "{", "MachineOperand", "&", "NewVAddr", "=", "Inst", ".", "getOperand", "(", "NewVAddrIdx", ")", ";", "MRI", ".", "removeRegOperandFromUseList", "(", "&", "NewVAddr", ")", ";", "MRI", ".", "moveOperands", "(", "&", "NewVAddr", ",", "&", "SAddr", ",", "", ")", ";", "Inst", ".", "RemoveOperand", "(", "OldSAddrIdx", ")", ";", "MRI", ".", "removeRegOperandFromUseList", "(", "&", "NewVAddr", ")", ";", "MRI", ".", "addRegOperandToUseList", "(", "&", "NewVAddr", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo120", "Func": "moveFlatAddrToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52219, "Length": 237, "Cover_Rate": 0.5053304904051172} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "Inst", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "OldDstReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "unsigned", "NewOpc", "=", "Opc", "==", "", "?", "", ":", "", ";", "assert", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "Inst", ".", "RemoveOperand", "(", "", ")", ";", "Inst", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", ".", "addImplicitDefUseOperands", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "OldDstReg", ",", "ResultReg", ")", ";"], "File": "SIInstrInfo120", "Func": "moveScalarAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52220, "Length": 147, "Cover_Rate": 0.6150627615062761} {"Template_token": ["", "Mask", "&=", "maxUIntN", "(", "SrcSize", ")", ";", "return", "isPowerOf2_64", "(", "Mask", ")", ";", "}", ";", "MachineOperand", "*", "SrcOp", "=", "&", "Def", "->", "getOperand", "(", "", ")", ";", "if", "(", "isMask", "(", "SrcOp", ")", ")", "SrcOp", "=", "&", "Def", "->", "getOperand", "(", "", ")", ";", "else", "if", "(", "isMask", "(", "&", "Def", "->", "getOperand", "(", "", ")", ")", ")", "SrcOp", "=", "&", "Def", "->", "getOperand", "(", "", ")", ";", "else", "return", "false", ";", "unsigned", "BitNo", "=", "countTrailingZeros", "(", "(", "uint64_t", ")", "Mask", ")", ";", "if", "(", "IsSigned", "&&", "BitNo", "==", "SrcSize", "-", "", ")", "return", "false", ";", "ExpectedValue", "<<=", "BitNo", ";", "bool", "IsReversedCC", "=", "false", ";", "if", "(", "CmpValue", "!=", "ExpectedValue", ")", "{", "if", "(", "!", "IsReversable", ")", "return", "false", ";", "IsReversedCC", "=", "CmpValue", "==", "(", "ExpectedValue", "^", "Mask", ")", ";", "if", "(", "!", "IsReversedCC", ")", "return", "false", ";", "}", "Register", "DefReg", "=", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "IsReversedCC", "&&", "!", "MRI", "->", "hasOneNonDBGUse", "(", "DefReg", ")", ")", "return", "false", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "Def", "->", "getIterator", "(", ")", ")", ",", "E", "=", "CmpInstr", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "&", "RI", ")", "||", "I", "->", "killsRegister", "(", "", ",", "&", "RI", ")", ")", "return", "false", ";", "}", "MachineOperand", "*", "SccDef", "=", "Def", "->", "findRegisterDefOperand", "(", "", ")", ";", "SccDef", "->", "setIsDead", "(", "false", ")", ";", "CmpInstr", ".", "eraseFromParent", "(", ")", ";", "if", "(", "!", "MRI", "->", "use_nodbg_empty", "(", "DefReg", ")", ")", "{", "assert", "(", "!", "IsReversedCC", ")", ";", "return", "true", ";", "}", "MachineBasicBlock", "*", "MBB", "=", "Def", "->", "getParent", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "SrcSize", "==", "", ")", "?", "IsReversedCC", "?", "", ":", "", ":", "IsReversedCC", "?", "", ":", "", ";", "BuildMI", "(", "*", "MBB", ",", "Def", ",", "Def", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "SrcOp", ")", ".", "addImm", "(", "BitNo", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", ";", "switch", "(", "CmpInstr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "optimizeCmpAnd", "(", "", ",", "", ",", "true", ",", "false", ")", ";", "case", "", ":", "case", "", ":", "return", "optimizeCmpAnd", "(", "", ",", "", ",", "false", ",", "false", ")", ";", "case", "", ":", "case", "", ":", "return", "optimizeCmpAnd", "(", "", ",", "", ",", "false", ",", "true", ")", ";", "case", "", ":", "return", "optimizeCmpAnd", "(", "", ",", "", ",", "true", ",", "false", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo120", "Func": "optimizeCompareInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52221, "Length": 443, "Cover_Rate": 0.5821287779237845} {"Template_token": ["", "}", "}", "int", "MCOp", "=", "", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "{", "uint16_t", "NMCOp", "=", "(", "uint16_t", ")", "-", "", ";", "NMCOp", "=", "", "(", "Opcode", ",", "", ")", ";", "if", "(", "NMCOp", "==", "(", "uint16_t", ")", "-", "", ")", "NMCOp", "=", "", "(", "Opcode", ",", "", ")", ";", "if", "(", "NMCOp", "!=", "(", "uint16_t", ")", "-", "", ")", "MCOp", "=", "NMCOp", ";", "}", "if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "", ")", "return", "-", "", ";"], "ground_truth": ["if", "(", "isAsmOnlyOpcode", "(", "MCOp", ")", ")", "return", "-", "", ";"], "File": "SIInstrInfo120", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52222, "Length": 108, "Cover_Rate": 0.416988416988417} {"Template_token": ["", "unsigned", "InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "unsigned", "Count", "=", "", ";", "unsigned", "RemovedSize", "=", "", ";", "while", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "RemovedSize", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "++", "Count", ";", "I", "=", "Next", ";", "}"], "ground_truth": ["if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "=", "RemovedSize", ";"], "File": "SIInstrInfo120", "Func": "removeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52223, "Length": 90, "Cover_Rate": 0.9574468085106383} {"Template_token": ["", "Register", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "nullptr", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", ")", "{", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ";", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "}", "const", "TargetRegisterClass", "*", "Src1RC", "=", "nullptr", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "nullptr", ";", "if", "(", "Src1", ".", "isReg", "(", ")", ")", "{", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ";", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "}", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "LoHalf", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SCCSource", ")", ";", "Worklist", ".", "insert", "(", "LoHalf", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ";", "HiHalf", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SCCSource", ")", ";", "Worklist", ".", "insert", "(", "HiHalf", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo120", "Func": "splitSelect64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52224, "Length": 315, "Cover_Rate": 0.5403087478559176} {"Template_token": ["", "if", "(", "Src0", ".", "isReg", "(", ")", ")", "{", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ";", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "}", "const", "TargetRegisterClass", "*", "Src1RC", "=", "nullptr", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "nullptr", ";", "if", "(", "Src1", ".", "isReg", "(", ")", ")", "{", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ";", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "}", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "LoHalf", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SCCSource", ")", ";", "Worklist", ".", "insert", "(", "LoHalf", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ";", "HiHalf", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SCCSource", ")", ";", "Worklist", ".", "insert", "(", "HiHalf", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "legalizeOperands", "(", "*", "LoHalf", ",", "MDT", ")", ";"], "ground_truth": ["legalizeOperands", "(", "*", "HiHalf", ",", "MDT", ")", ";"], "File": "SIInstrInfo120", "Func": "splitSelect64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52225, "Length": 319, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "SrcReg", ".", "isVirtual", "(", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";"], "File": "SIInstrInfo120", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52226, "Length": 142, "Cover_Rate": 0.3806970509383378} {"Template_token": ["", "return", "", "(", "Imm", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Imm", ")", "||", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "uint32_t", "Trunc", "=", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ";", "return", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo121", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52228, "Length": 115, "Cover_Rate": 0.32763532763532766} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", "(", "Imm", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Imm", ")", "||", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "uint32_t", "Trunc", "=", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ";", "return", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInstrInfo121", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52229, "Length": 119, "Cover_Rate": 0.33903133903133903} {"Template_token": ["", "if", "(", "I", "->", "isBranch", "(", ")", "||", "I", "->", "isReturn", "(", ")", ")", "{", "RemovedSize", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "++", "Count", ";", "}", "I", "=", "Next", ";"], "ground_truth": ["}"], "File": "SIInstrInfo121", "Func": "removeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52230, "Length": 38, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "llvm", "::", "make_range", "(", "MachineBasicBlock", "::", "iterator", "(", "SCCDefInst", ")", ",", "SCCDefInst", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "findRegisterDefOperandIdx", "(", "", ")", "!=", "-", "", ")", "return", ";"], "ground_truth": ["if", "(", "MI", ".", "findRegisterUseOperandIdx", "(", "", ")", "!=", "-", "", ")", "Worklist", ".", "insert", "(", "&", "MI", ")", ";"], "File": "SIInstrInfo122", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52232, "Length": 57, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_range", "(", "MachineBasicBlock", "::", "iterator", "(", "SCCDefInst", ")", ",", "SCCDefInst", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "findRegisterDefOperandIdx", "(", "", ")", "!=", "-", "", ")", "return", ";", "if", "(", "MI", ".", "findRegisterUseOperandIdx", "(", "", ")", "!=", "-", "", ")", "Worklist", ".", "insert", "(", "&", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo122", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52233, "Length": 64, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "", ":", "", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "addImm", "(", "Src0Mods", "?", "Src0Mods", "->", "getImm", "(", ")", ":", "", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Src1Mods", "?", "Src1Mods", "->", "getImm", "(", ")", ":", "", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "*", "Src2", ")", ".", "addImm", "(", "Clamp", "?", "Clamp", "->", "getImm", "(", ")", ":", "", ")", ".", "addImm", "(", "Omod", "?", "Omod", "->", "getImm", "(", ")", ":", "", ")", ";"], "File": "SIInstrInfo122", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52234, "Length": 189, "Cover_Rate": 0.5067024128686327} {"Template_token": ["", "break", ";", "case", "", ":", "IsF16", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "{", "int", "Src0Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "MI", ",", "Src0Idx", ",", "*", "Src0", ")", ")", "return", "nullptr", ";", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ";"], "ground_truth": ["const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";"], "File": "SIInstrInfo122", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52235, "Length": 126, "Cover_Rate": 0.3378016085790885} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "if", "(", "SOffset", ")", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "if", "(", "!", "OffsetImm", ")", "return", "false", ";", "const", "MachineOperand", "*", "SBaseReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "sbase", ")", ";", "BaseReg", "=", "SBaseReg", "->", "getReg", "(", ")", ";"], "ground_truth": ["Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";"], "File": "SIInstrInfo122", "Func": "getMemOpBaseRegImmOfs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52236, "Length": 172, "Cover_Rate": 0.3379174852652259} {"Template_token": ["", "break", ";", "}", "case", "InstrInfo", "::", "EXECNZ", ":", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "EXECZ", ":", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo122", "Func": "insertVectorSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52237, "Length": 245, "Cover_Rate": 0.3510028653295129} {"Template_token": ["", "break", ";", "}", "case", "InstrInfo", "::", "EXECNZ", ":", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "EXECZ", ":", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInstrInfo122", "Func": "insertVectorSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52238, "Length": 244, "Cover_Rate": 0.3495702005730659} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "int32_t", "Trunc", "=", "static_cast", "<", "int32_t", ">", "(", "Imm", ")", ";", "return", "Trunc", "==", "Imm", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "return", "", "(", "MO", ".", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Imm", ")", "||", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["uint32_t", "Trunc", "=", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ";"], "File": "SIInstrInfo122", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52239, "Length": 149, "Cover_Rate": 0.5601503759398496} {"Template_token": ["", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIInstrInfo122", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52240, "Length": 127, "Cover_Rate": 0.3031026252983294} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "", ")", ";", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo122", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52241, "Length": 237, "Cover_Rate": 0.5656324582338902} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "Inst", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "DebugLoc", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "TmpReg", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";"], "File": "SIInstrInfo122", "Func": "lowerScalarAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52242, "Length": 158, "Cover_Rate": 0.8272251308900523} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "DebugLoc", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "TmpReg", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo122", "Func": "lowerScalarAbs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52243, "Length": 157, "Cover_Rate": 0.8219895287958116} {"Template_token": ["", "case", "", ":", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "Inst", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "movePackToVALU", "(", "Worklist", ",", "MRI", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "}", "if", "(", "NewOpcode", "==", "", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", ".", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "", ";", "i", ">", "", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "{", "Inst", ".", "RemoveOperand", "(", "i", ")", ";", "addSCCDefUsersToVALUWorklist", "(", "Inst", ",", "Worklist", ")", ";", "}", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "Inst", ".", "addImplicitDefUseOperands", "(", "*", "Inst", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "", ")", ";", "uint32_t", "Imm", "=", "OffsetWidthOp", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "", ")", ">>", "", ";", "Inst", ".", "RemoveOperand", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "BitWidth", ")", ")", ";", "}", "bool", "HasDst", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ";", "unsigned", "NewDstReg", "=", "", ";", "if", "(", "HasDst", ")", "{"], "ground_truth": ["unsigned", "DstReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SIInstrInfo122", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52245, "Length": 401, "Cover_Rate": 0.3793755912961211} {"Template_token": ["", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdata", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdst", ")", ";", "}", "if", "(", "!", "FirstDst", "||", "!", "SecondDst", ")", "return", "false", ";", "unsigned", "LoadClusterThreshold", "=", "", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "FirstLdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "FirstDst", "->", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "(", "NumLoads", "*", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "/", "", ")", ")", "<=", "LoadClusterThreshold", ";"], "File": "SIInstrInfo122", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52246, "Length": 156, "Cover_Rate": 0.6215139442231076} {"Template_token": ["", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdata", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdst", ")", ";"], "ground_truth": ["SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdst", ")", ";"], "File": "SIInstrInfo122", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52247, "Length": 85, "Cover_Rate": 0.3386454183266932} {"Template_token": ["", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo122", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52248, "Length": 157, "Cover_Rate": 0.3473451327433628} {"Template_token": ["", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["return", ";"], "File": "SIInstrInfo122", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52249, "Length": 167, "Cover_Rate": 0.3694690265486726} {"Template_token": ["", "bool", "InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "&", "MIa", ",", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "assert", "(", "(", "MIa", ".", "mayLoad", "(", ")", "||", "MIa", ".", "mayStore", "(", ")", ")", "&&", "", ")", ";", "assert", "(", "(", "MIb", ".", "mayLoad", "(", ")", "||", "MIb", ".", "mayStore", "(", ")", ")", "&&", "", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "||", "isSegmentSpecificFLAT", "(", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "||", "isMTBUF", "(", "MIa", ")", ")", "{"], "ground_truth": ["if", "(", "isMUBUF", "(", "MIb", ")", "||", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";"], "File": "SIInstrInfo123", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52252, "Length": 160, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "ST", ".", "hasDLInsts", "(", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "SIInstrInfo123", "Func": "getVALUOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52253, "Length": 266, "Cover_Rate": 0.403030303030303} {"Template_token": ["", "bool", "llvm", "::", "isEXECMaskConstantBetweenDefAndUses", "(", "unsigned", "VReg", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "MRI", ".", "isSSA", "(", ")", "&&", "", ")", ";", "auto", "*", "TRI", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";", "auto", "*", "DefI", "=", "MRI", ".", "getVRegDef", "(", "VReg", ")", ";", "auto", "*", "BB", "=", "DefI", "->", "getParent", "(", ")", ";", "DenseSet", "<", "MachineInstr", "*", ">", "Uses", ";", "for", "(", "auto", "&", "Use", ":", "MRI", ".", "use_nodbg_operands", "(", "VReg", ")", ")", "{"], "ground_truth": ["auto", "*", "I", "=", "Use", ".", "getParent", "(", ")", ";"], "File": "SIInstrInfo123", "Func": "isEXECMaskConstantBetweenDefAndUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52254, "Length": 86, "Cover_Rate": 0.48044692737430167} {"Template_token": ["", "bool", "InstrInfo", "::", "mayReadEXEC", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isCopyLike", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "RI", ".", "isSGPRReg", "(", "MRI", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "true", ";"], "File": "SIInstrInfo123", "Func": "mayReadEXEC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52255, "Length": 61, "Cover_Rate": 0.5545454545454546} {"Template_token": ["", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isCopyLike", "(", ")", ")", "{", "if", "(", "!", "RI", ".", "isSGPRReg", "(", "MRI", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "return", "MI", ".", "readsRegister", "(", "", ",", "&", "RI", ")", ";", "}", "if", "(", "!", "isTargetSpecificOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "return", "!", "isSALU", "(", "MI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "&", "RI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo123", "Func": "mayReadEXEC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52256, "Length": 89, "Cover_Rate": 0.8090909090909091} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIInstrInfo125", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52257, "Length": 241, "Cover_Rate": 0.5878048780487805} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo125", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52258, "Length": 302, "Cover_Rate": 0.7365853658536585} {"Template_token": ["", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo125", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52259, "Length": 195, "Cover_Rate": 0.4401805869074492} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "RC", "==", "&", "", ")", "{", "if", "(", "DestReg", "==", "", ")", "{", "if", "(", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "return", ";", "}", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo127", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52261, "Length": 205, "Cover_Rate": 0.31297709923664124} {"Template_token": ["", "splitScalar64BitBCNT", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "{", "splitScalar64BitBFE", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "lowerScalarAbs", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "case", "", ":", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "Inst", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "movePackToVALU", "(", "Worklist", ",", "MRI", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "}", "if", "(", "NewOpcode", "==", "", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";"], "ground_truth": ["Inst", ".", "setDesc", "(", "NewDesc", ")", ";"], "File": "SIInstrInfo127", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52262, "Length": 332, "Cover_Rate": 0.3155893536121673} {"Template_token": ["", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "lowerScalarAbs", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "case", "", ":", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "Inst", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "movePackToVALU", "(", "Worklist", ",", "MRI", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "}", "if", "(", "NewOpcode", "==", "", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", ".", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "", ";", "i", ">", "", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "{", "Inst", ".", "RemoveOperand", "(", "i", ")", ";", "addSCCDefUsersToVALUWorklist", "(", "Inst", ",", "Worklist", ")", ";", "}", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "Inst", ".", "addImplicitDefUseOperands", "(", "*", "Inst", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "", ")", ";", "uint32_t", "Imm", "=", "OffsetWidthOp", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "", ")", ">>", "", ";", "Inst", ".", "RemoveOperand", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "BitWidth", ")", ")", ";", "}", "bool", "HasDst", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ";", "unsigned", "NewDstReg", "=", "", ";"], "ground_truth": ["if", "(", "HasDst", ")", "{"], "File": "SIInstrInfo127", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52263, "Length": 436, "Cover_Rate": 0.4144486692015209} {"Template_token": ["", "if", "(", "I", "->", "findRegisterDefOperandIdx", "(", "", ")", "!=", "-", "", ")", "return", ";", "if", "(", "I", "->", "findRegisterUseOperandIdx", "(", "", ")", "!=", "-", "", ")", "Worklist", ".", "push_back", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo128", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52264, "Length": 34, "Cover_Rate": 0.39080459770114945} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Insert", "=", "Entry", ".", "front", "(", ")", ";", "DebugLoc", "DL", "=", "Insert", "->", "getDebugLoc", "(", ")", ";", "TIDReg", "=", "RI", ".", "findUnusedRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "&", "", ")", ";", "if", "(", "TIDReg", "==", "", ")", "return", "TIDReg", ";", "if", "(", "!", "", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "&&", "WorkGroupSize", ">", "WavefrontSize", ")", "{", "unsigned", "TIDIGXReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_X", ")", ";", "unsigned", "TIDIGYReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_Y", ")", ";", "unsigned", "TIDIGZReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_Z", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";"], "ground_truth": ["BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";"], "File": "SIInstrInfo128", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52265, "Length": 299, "Cover_Rate": 0.4442793462109955} {"Template_token": ["", "DebugLoc", "DL", "=", "Insert", "->", "getDebugLoc", "(", ")", ";", "TIDReg", "=", "RI", ".", "findUnusedRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "&", "", ")", ";", "if", "(", "TIDReg", "==", "", ")", "return", "TIDReg", ";", "if", "(", "!", "", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "&&", "WorkGroupSize", ">", "WavefrontSize", ")", "{", "unsigned", "TIDIGXReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_X", ")", ";", "unsigned", "TIDIGYReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_Y", ")", ";", "unsigned", "TIDIGZReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_Z", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TIDReg", ")", ";"], "File": "SIInstrInfo128", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52266, "Length": 429, "Cover_Rate": 0.637444279346211} {"Template_token": ["", "bool", "InstrInfo", "::", "checkInstOffsetsDoNotOverlap", "(", "MachineInstr", "*", "MIa", ",", "MachineInstr", "*", "MIb", ")", "const", "{", "unsigned", "BaseReg0", ",", "BaseReg1", ";", "int64_t", "Offset0", ",", "Offset1", ";", "if", "(", "getMemOpBaseRegImmOfs", "(", "MIa", ",", "BaseReg0", ",", "Offset0", ",", "&", "RI", ")", "&&", "getMemOpBaseRegImmOfs", "(", "MIb", ",", "BaseReg1", ",", "Offset1", ",", "&", "RI", ")", ")", "{", "if", "(", "!", "MIa", "->", "hasOneMemOperand", "(", ")", "||", "!", "MIb", "->", "hasOneMemOperand", "(", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["unsigned", "Width0", "=", "(", "*", "MIa", "->", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";"], "File": "SIInstrInfo128", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52267, "Length": 89, "Cover_Rate": 0.6742424242424242} {"Template_token": ["", "int", "Src0Idx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", ".", "isReg", "(", ")", ")", "return", "nullptr", ";", "int", "Src1Idx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "src1", ")", ";", "if", "(", "(", "OpIdx0", "!=", "static_cast", "<", "unsigned", ">", "(", "Src0Idx", ")", "||", "OpIdx1", "!=", "static_cast", "<", "unsigned", ">", "(", "Src1Idx", ")", ")", "&&", "(", "OpIdx0", "!=", "static_cast", "<", "unsigned", ">", "(", "Src1Idx", ")", "||", "OpIdx1", "!=", "static_cast", "<", "unsigned", ">", "(", "Src0Idx", ")", ")", ")", "return", "nullptr", ";", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "isVOP2", "(", "*", "MI", ")", "||", "isVOPC", "(", "*", "MI", ")", ")", "{", "const", "MCInstrDesc", "&", "InstrDesc", "=", "MI", "->", "getDesc", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "!", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src0", ")", ")", "return", "nullptr", ";", "}", "if", "(", "!", "Src1", ".", "isReg", "(", ")", ")", "{", "if", "(", "NewMI", "||", "!", "Src1", ".", "isImm", "(", ")", "||", "(", "!", "isVOP2", "(", "*", "MI", ")", "&&", "!", "isVOP3", "(", "*", "MI", ")", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0_modifiers", ")", ")", "{", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1_modifiers", ")", ";", "int", "Src0ModsVal", "=", "Src0Mods", "->", "getImm", "(", ")", ";", "if", "(", "!", "Src1Mods", "&&", "Src0ModsVal", "!=", "", ")", "return", "nullptr", ";", "int", "Src1ModsVal", "=", "Src1Mods", "->", "getImm", "(", ")", ";", "assert", "(", "(", "Src1ModsVal", "==", "", ")", "&&", "", ")", ";", "Src1Mods", "->", "setImm", "(", "Src0ModsVal", ")", ";", "Src0Mods", "->", "setImm", "(", "Src1ModsVal", ")", ";", "}"], "ground_truth": ["unsigned", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";"], "File": "SIInstrInfo128", "Func": "commuteInstructionImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52268, "Length": 319, "Cover_Rate": 0.6965065502183406} {"Template_token": ["", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src2", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addOperand", "(", "*", "Dst", ")", ".", "addImm", "(", "", ")", ".", "addOperand", "(", "*", "Src0", ")", ".", "addImm", "(", "", ")", ".", "addOperand", "(", "*", "Src1", ")", ".", "addImm", "(", "", ")", ".", "addOperand", "(", "*", "Src2", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo128", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52269, "Length": 99, "Cover_Rate": 0.4267241379310345} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstHi", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcOp", ".", "getReg", "(", ")", ",", "", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "Dst", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLo", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "", ")", ";", "unsigned", "DstHi", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "", ")", ";", "unsigned", "Src0", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "SrcCond", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstLo", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src0", ",", "", ")", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src1", ",", "", ")", ")", ".", "addReg", "(", "SrcCond", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstHi", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src0", ",", "", ")", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "Src1", ",", "", ")", ")", ".", "addReg", "(", "SrcCond", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "SrcCond", ".", "isKill", "(", ")", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "SIInstrInfo128", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52271, "Length": 279, "Cover_Rate": 0.34487021013597036} {"Template_token": ["", "UseMI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "unsigned", "Src1Reg", "=", "Src1", "->", "getReg", "(", ")", ";", "unsigned", "Src1SubReg", "=", "Src1", "->", "getSubReg", "(", ")", ";", "Src0", "->", "setReg", "(", "Src1Reg", ")", ";", "Src0", "->", "setSubReg", "(", "Src1SubReg", ")", ";", "Src0", "->", "setIsKill", "(", "Src1", "->", "isKill", "(", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "UseMI", "->", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "}", "Src1", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "*", "UseMI", ")", ";", "UseMI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";", "if", "(", "DeleteDef", ")", "DefMI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Src2", "->", "isReg", "(", ")", "&&", "Src2", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "if", "(", "!", "Src0", "->", "isImm", "(", ")", "&&", "(", "Src0", "->", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "UseMI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "UseMI", "->", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "}", "Src2", "->", "ChangeToImmediate", "(", "Imm", ")", ";"], "ground_truth": ["removeModOperands", "(", "*", "UseMI", ")", ";"], "File": "SIInstrInfo128", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52272, "Length": 299, "Cover_Rate": 0.47310126582278483} {"Template_token": ["", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "*", "LdSt", ")", "||", "isMTBUF", "(", "*", "LdSt", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "soffset", ")", "!=", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "offset", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "*", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "offset", ")", ";", "if", "(", "!", "OffsetImm", ")", "return", "false", ";", "const", "MachineOperand", "*", "SBaseReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "sbase", ")", ";", "BaseReg", "=", "SBaseReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isFLAT", "(", "*", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "addr", ")", ";"], "ground_truth": ["BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";"], "File": "SIInstrInfo128", "Func": "getMemOpBaseRegImmOfs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52273, "Length": 237, "Cover_Rate": 0.474} {"Template_token": ["", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "const", "MachineOperand", "*", "Offset0Imm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "offset0", ")", ";", "const", "MachineOperand", "*", "Offset1Imm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "offset1", ")", ";", "uint8_t", "Offset0", "=", "Offset0Imm", "->", "getImm", "(", ")", ";", "uint8_t", "Offset1", "=", "Offset1Imm", "->", "getImm", "(", ")", ";", "if", "(", "Offset1", ">", "Offset0", "&&", "Offset1", "-", "Offset0", "==", "", ")", "{", "unsigned", "EltSize", ";", "if", "(", "LdSt", "->", "mayLoad", "(", ")", ")", "EltSize", "=", "getOpRegClass", "(", "*", "LdSt", ",", "", ")", "->", "getSize", "(", ")", "/", "", ";", "else", "{", "assert", "(", "LdSt", "->", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "EltSize", "=", "getOpRegClass", "(", "*", "LdSt", ",", "Data0Idx", ")", "->", "getSize", "(", ")", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "*", "LdSt", ")", "||", "isMTBUF", "(", "*", "LdSt", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "soffset", ")", "!=", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "offset", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "*", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "offset", ")", ";", "if", "(", "!", "OffsetImm", ")", "return", "false", ";", "const", "MachineOperand", "*", "SBaseReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "sbase", ")", ";"], "ground_truth": ["BaseReg", "=", "SBaseReg", "->", "getReg", "(", ")", ";"], "File": "SIInstrInfo128", "Func": "getMemOpBaseRegImmOfs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52274, "Length": 331, "Cover_Rate": 0.662} {"Template_token": ["", "uint64_t", "Rsrc23", "=", "getDefaultRsrcDataFormat", "(", ")", "|", "", "|", "", ";", "uint64_t", "EltSizeValue", "=", "Log2_32", "(", "ST", ".", "getMaxPrivateElementSize", "(", ")", ")", "-", "", ";", "Rsrc23", "|=", "(", "EltSizeValue", "<<", "", ")", "|", "(", "UINT64_C", "(", "", ")", "<<", "", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "Rsrc23", "&=", "~", "", ";", "return", "Rsrc23", ";"], "ground_truth": ["}"], "File": "SIInstrInfo128", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52275, "Length": 63, "Cover_Rate": 0.7974683544303798} {"Template_token": ["", "uint64_t", "EltSizeValue", "=", "Log2_32", "(", "ST", ".", "getMaxPrivateElementSize", "(", ")", ")", "-", "", ";", "Rsrc23", "|=", "(", "EltSizeValue", "<<", "", ")", "|", "(", "UINT64_C", "(", "", ")", "<<", "", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "Rsrc23", "&=", "~", "", ";"], "File": "SIInstrInfo128", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52276, "Length": 48, "Cover_Rate": 0.6075949367088608} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "return", "isMUBUF", "(", "Opc", ")", "||", "isMTBUF", "(", "Opc", ")", "||", "isMIMG", "(", "Opc", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo128", "Func": "isHighLatencyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52278, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "bool", "InstrInfo", "::", "isLowLatencyInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["return", "isSMRD", "(", "Opc", ")", ";"], "File": "SIInstrInfo128", "Func": "isLowLatencyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52279, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "true", ";"], "File": "SIInstrInfo128", "Func": "isSchedulingBoundary", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52280, "Length": 29, "Cover_Rate": 0.4393939393939394} {"Template_token": ["", "MachineOperand", "*", "SBase", "=", "getNamedOperand", "(", "*", "MI", ",", "", "::", "sbase", ")", ";", "if", "(", "SBase", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SBase", "->", "getReg", "(", ")", ")", ")", ")", "{", "unsigned", "SGPR", "=", "readlaneVGPRToSGPR", "(", "SBase", "->", "getReg", "(", ")", ",", "MI", ",", "MRI", ")", ";", "SBase", "->", "setReg", "(", "SGPR", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo128", "Func": "legalizeOperandsSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52283, "Length": 60, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "if", "(", "SBase", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SBase", "->", "getReg", "(", ")", ")", ")", ")", "{", "unsigned", "SGPR", "=", "readlaneVGPRToSGPR", "(", "SBase", "->", "getReg", "(", ")", ",", "MI", ",", "MRI", ")", ";", "SBase", "->", "setReg", "(", "SGPR", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo128", "Func": "legalizeOperandsSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52284, "Length": 47, "Cover_Rate": 0.6025641025641025} {"Template_token": ["", "}", "break", ";", "case", "", ":", "lowerScalarAbs", "(", "Worklist", ",", "Inst", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "case", "", ":", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "Inst", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewOpcode", "==", "", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", "->", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">", "", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "{", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "addSCCDefUsersToVALUWorklist", "(", "Inst", ",", "Worklist", ")", ";", "}", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "Inst", "->", "addImplicitDefUseOperands", "(", "*", "Inst", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "", ")", ";", "uint32_t", "Imm", "=", "OffsetWidthOp", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "", ")", ">>", "", ";", "Inst", "->", "RemoveOperand", "(", "", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "BitWidth", ")", ")", ";", "}", "bool", "HasDst", "=", "Inst", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "Inst", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ";", "unsigned", "NewDstReg", "=", "", ";", "if", "(", "HasDst", ")", "{", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "getDestEquivalentVGPRClass", "(", "*", "Inst", ")", ";", "if", "(", "!", "NewDstRC", ")", "continue", ";", "unsigned", "DstReg", "=", "Inst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "NewDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDstRC", ")", ";", "MRI", ".", "replaceRegWith", "(", "DstReg", ",", "NewDstReg", ")", ";", "}", "legalizeOperands", "(", "Inst", ")", ";"], "ground_truth": ["if", "(", "HasDst", ")", "addUsersToMoveToVALUWorklist", "(", "NewDstReg", ",", "MRI", ",", "Worklist", ")", ";"], "File": "SIInstrInfo128", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52285, "Length": 452, "Cover_Rate": 0.49344978165938863} {"Template_token": ["", "break", ";", "case", "", ":", "lowerScalarAbs", "(", "Worklist", ",", "Inst", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "case", "", ":", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "Inst", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewOpcode", "==", "", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", "->", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">", "", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "{", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "addSCCDefUsersToVALUWorklist", "(", "Inst", ",", "Worklist", ")", ";", "}", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "Inst", "->", "addImplicitDefUseOperands", "(", "*", "Inst", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "", ")", ";", "uint32_t", "Imm", "=", "OffsetWidthOp", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "", ")", ">>", "", ";", "Inst", "->", "RemoveOperand", "(", "", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "BitWidth", ")", ")", ";", "}", "bool", "HasDst", "=", "Inst", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "Inst", "->", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ";", "unsigned", "NewDstReg", "=", "", ";", "if", "(", "HasDst", ")", "{", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "getDestEquivalentVGPRClass", "(", "*", "Inst", ")", ";", "if", "(", "!", "NewDstRC", ")", "continue", ";", "unsigned", "DstReg", "=", "Inst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "NewDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDstRC", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "DstReg", ",", "NewDstReg", ")", ";"], "File": "SIInstrInfo128", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52286, "Length": 432, "Cover_Rate": 0.47161572052401746} {"Template_token": ["", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "SRC", ")", ";", "unsigned", "SubRegs", "=", "VRC", "->", "getSize", "(", ")", "/", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "UseMI", "->", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "SGPR", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";", "SRegs", ".", "push_back", "(", "SGPR", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "UseMI", "->", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "MIB", ".", "addReg", "(", "SRegs", "[", "i", "]", ")", ";", "MIB", ".", "addImm", "(", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";", "}", "return", "DstReg", ";"], "ground_truth": ["}"], "File": "SIInstrInfo128", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52287, "Length": 172, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "UseMI", "->", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "MIB", ".", "addReg", "(", "SRegs", "[", "i", "]", ")", ";", "MIB", ".", "addImm", "(", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";", "}"], "ground_truth": ["return", "DstReg", ";"], "File": "SIInstrInfo128", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52288, "Length": 69, "Cover_Rate": 0.31363636363636366} {"Template_token": ["", "if", "(", "isSMRD", "(", "*", "FirstLdSt", ")", "&&", "isSMRD", "(", "*", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "*", "FirstLdSt", ",", "", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "*", "SecondLdSt", ",", "", "::", "sdst", ")", ";", "}", "if", "(", "(", "isMUBUF", "(", "*", "FirstLdSt", ")", "&&", "isMUBUF", "(", "*", "SecondLdSt", ")", ")", "||", "(", "isMTBUF", "(", "*", "FirstLdSt", ")", "&&", "isMTBUF", "(", "*", "SecondLdSt", ")", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "*", "FirstLdSt", ",", "", "::", "vdata", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "*", "SecondLdSt", ",", "", "::", "vdata", ")", ";", "}", "if", "(", "!", "FirstDst", "||", "!", "SecondDst", ")", "return", "false", ";", "unsigned", "LoadClusterThreshold", "=", "", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "FirstLdSt", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "FirstDst", "->", "getReg", "(", ")", ")", ";", "return", "(", "NumLoads", "*", "DstRC", "->", "getSize", "(", ")", ")", "<=", "LoadClusterThreshold", ";"], "ground_truth": ["}"], "File": "SIInstrInfo128", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52289, "Length": 161, "Cover_Rate": 0.6571428571428571} {"Template_token": ["", "MachineInstr", "&", "UseMI", "=", "*", "I", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "", ";", "switch", "(", "UseMI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "OpNo", "=", "I", ".", "getOperandNo", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "SIInstrInfo129", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52290, "Length": 57, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "TargetRegisterClass", "*", "InstrInfo", "::", "getDestEquivalentVGPRClass", "(", "const", "MachineInstr", "&", "Inst", ")", "const", "{", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "getOpRegClass", "(", "Inst", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getOpRegClass", "(", "Inst", ",", "", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "SrcRC", ")", ")", "{", "if", "(", "RI", ".", "hasAGPRs", "(", "NewDstRC", ")", ")", "return", "nullptr", ";", "NewDstRC", "=", "RI", ".", "getEquivalentAGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "}", "else", "{", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", ")", "return", "nullptr", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "}", "return", "NewDstRC", ";", "}", "default", ":"], "ground_truth": ["return", "NewDstRC", ";"], "File": "SIInstrInfo129", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52292, "Length": 147, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getOpRegClass", "(", "Inst", ",", "", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "SrcRC", ")", ")", "{", "if", "(", "RI", ".", "hasAGPRs", "(", "NewDstRC", ")", ")", "return", "nullptr", ";", "NewDstRC", "=", "RI", ".", "getEquivalentAGPRClass", "(", "NewDstRC", ")", ";"], "ground_truth": ["if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";"], "File": "SIInstrInfo129", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52293, "Length": 79, "Cover_Rate": 0.4906832298136646} {"Template_token": ["", "case", "", ":", "break", ";", "default", ":", "OpNo", "=", "I", ".", "getOperandNo", "(", ")", ";", "break", ";", "}", "if", "(", "!", "RI", ".", "hasVectorRegisters", "(", "getOpRegClass", "(", "UseMI", ",", "OpNo", ")", ")", ")", "{", "Worklist", ".", "insert", "(", "&", "UseMI", ")", ";", "do", "{", "++", "I", ";", "}", "while", "(", "I", "!=", "E", "&&", "I", "->", "getParent", "(", ")", "==", "&", "UseMI", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo12", "Func": "addUsersToMoveToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52295, "Length": 67, "Cover_Rate": 0.3806818181818182} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", ";", "MachineInstrBuilder", "Inst32", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Op32", ")", ")", ";", "int", "Op32DstIdx", "=", "", "(", "Op32", ",", "", "::", "vdst", ")", ";", "if", "(", "Op32DstIdx", "!=", "-", "", ")", "{", "Inst32", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "||", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "}", "Inst32", ".", "add", "(", "*", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "add", "(", "*", "Src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "int", "Op32Src2Idx", "=", "", "(", "Op32", ",", "", "::", "src2", ")", ";", "if", "(", "Op32Src2Idx", "!=", "-", "", ")", "{", "Inst32", ".", "add", "(", "*", "Src2", ")", ";", "}", "else", "{", "copyFlagsToImplicitVCC", "(", "*", "Inst32", ",", "*", "Src2", ")", ";", "}", "}", "return", "Inst32", ";"], "ground_truth": ["}"], "File": "SIInstrInfo12", "Func": "buildShrunkInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52296, "Length": 212, "Cover_Rate": 0.8653061224489796} {"Template_token": ["", "int", "Op32DstIdx", "=", "", "(", "Op32", ",", "", "::", "vdst", ")", ";", "if", "(", "Op32DstIdx", "!=", "-", "", ")", "{", "Inst32", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "||", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "}", "Inst32", ".", "add", "(", "*", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "add", "(", "*", "Src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "int", "Op32Src2Idx", "=", "", "(", "Op32", ",", "", "::", "src2", ")", ";", "if", "(", "Op32Src2Idx", "!=", "-", "", ")", "{", "Inst32", ".", "add", "(", "*", "Src2", ")", ";", "}", "else", "{", "copyFlagsToImplicitVCC", "(", "*", "Inst32", ",", "*", "Src2", ")", ";", "}", "}"], "ground_truth": ["return", "Inst32", ";"], "File": "SIInstrInfo12", "Func": "buildShrunkInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52297, "Length": 178, "Cover_Rate": 0.726530612244898} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "", ";", "if", "(", "NumInsts", "%", "", "==", "", ")", "NumInsts", "/=", "", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "isSGPRClass", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo12", "Func": "canInsertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52298, "Length": 82, "Cover_Rate": 0.35807860262008734} {"Template_token": ["", "case", "SCC_FALSE", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "", ";", "if", "(", "NumInsts", "%", "", "==", "", ")", "NumInsts", "/=", "", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "isSGPRClass", "(", "RC", ")", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo12", "Func": "canInsertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52299, "Length": 92, "Cover_Rate": 0.4017467248908297} {"Template_token": ["", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "IF", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "", ")", ")", ";", "MachineInstr", "*", "END", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "IfEntry", "->", "erase", "(", "TI", ")", ";", "IfEntry", "->", "insert", "(", "IfEntry", "->", "end", "(", ")", ",", "IF", ")", ";"], "ground_truth": ["IfEnd", "->", "insert", "(", "IfEnd", "->", "getFirstNonPHI", "(", ")", ",", "END", ")", ";"], "File": "SIInstrInfo12", "Func": "convertNonUniformIfRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52300, "Length": 116, "Cover_Rate": 0.5631067961165048} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "IfEntry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "IF", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "", ")", ")", ";", "MachineInstr", "*", "END", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ")", ";"], "ground_truth": ["IfEntry", "->", "erase", "(", "TI", ")", ";"], "File": "SIInstrInfo12", "Func": "convertNonUniformIfRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52301, "Length": 115, "Cover_Rate": 0.558252427184466} {"Template_token": ["", "}", "MachineInstr", "*", "HeaderPhi", "=", "HeaderPHIBuilder", ";", "MachineInstr", "*", "IFBREAK", "=", "BuildMI", "(", "*", "(", "MF", ")", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "BackEdgeReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "", ")", ")", ";", "MachineInstr", "*", "LOOP", "=", "BuildMI", "(", "*", "(", "MF", ")", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "BackEdgeReg", ")", ".", "addMBB", "(", "LoopEntry", ")", ";", "LoopEntry", "->", "insert", "(", "LoopEntry", "->", "begin", "(", ")", ",", "HeaderPhi", ")", ";", "LoopEnd", "->", "erase", "(", "TI", ")", ";", "LoopEnd", "->", "insert", "(", "LoopEnd", "->", "end", "(", ")", ",", "IFBREAK", ")", ";", "LoopEnd", "->", "insert", "(", "LoopEnd", "->", "end", "(", ")", ",", "LOOP", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo12", "Func": "convertNonUniformLoopRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52302, "Length": 128, "Cover_Rate": 0.3422459893048128} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "LoopBB", ".", "begin", "(", ")", ";", "unsigned", "VRsrc", "=", "Rsrc", ".", "getReg", "(", ")", ";", "unsigned", "VRsrcUndef", "=", "getUndefRegState", "(", "Rsrc", ".", "isUndef", "(", ")", ")", ";", "unsigned", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "CondReg0", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "CondReg1", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "AndCond", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "SRsrcSub0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrcSub1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrcSub2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrcSub3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub0", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub1", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub2", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub3", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrc", ")", ".", "addReg", "(", "SRsrcSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcSub1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcSub2", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcSub3", ")", ".", "addImm", "(", "", ")", ";", "Rsrc", ".", "setReg", "(", "SRsrc", ")", ";", "Rsrc", ".", "setIsKill", "(", "true", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondReg0", ")", ".", "addReg", "(", "SRsrc", ",", "", ",", "", ")", ".", "addReg", "(", "VRsrc", ",", "", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondReg1", ")", ".", "addReg", "(", "SRsrc", ",", "", ",", "", ")", ".", "addReg", "(", "VRsrc", ",", "", ",", "", ")", ";"], "File": "SIInstrInfo12", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52304, "Length": 379, "Cover_Rate": 0.5406562054208274} {"Template_token": ["", "static", "void", "emitLoadSRsrcFromVGPRLoop", "(", "const", "InstrInfo", "&", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineBasicBlock", "&", "OrigBB", ",", "MachineBasicBlock", "&", "LoopBB", ",", "const", "DebugLoc", "&", "DL", ",", "MachineOperand", "&", "Rsrc", ")", "{", "MachineFunction", "&", "MF", "=", "*", "OrigBB", ".", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "SaveExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "XorTermOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "AndOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "LoopBB", ".", "begin", "(", ")", ";", "unsigned", "VRsrc", "=", "Rsrc", ".", "getReg", "(", ")", ";", "unsigned", "VRsrcUndef", "=", "getUndefRegState", "(", "Rsrc", ".", "isUndef", "(", ")", ")", ";", "unsigned", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "CondReg0", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "CondReg1", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "AndCond", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "SRsrcSub0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrcSub1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrcSub2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrcSub3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub0", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub1", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";"], "File": "SIInstrInfo12", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52305, "Length": 312, "Cover_Rate": 0.4450784593437946} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "MO", ".", "getReg", "(", ")", ";", "default", ":", "break", ";", "}", "}", "return", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo12", "Func": "findImplicitSGPRRead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52307, "Length": 32, "Cover_Rate": 0.367816091954023} {"Template_token": ["", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "UnusedCarry", ",", "", ",", "RI", ".", "getVCC", "(", ")", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "File": "SIInstrInfo12", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52310, "Length": 59, "Cover_Rate": 0.4645669291338583} {"Template_token": ["", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "UnusedCarry", ",", "", ",", "RI", ".", "getVCC", "(", ")", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "File": "SIInstrInfo12", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52311, "Length": 98, "Cover_Rate": 0.7716535433070866} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getOpRegClass", "(", "Inst", ",", "", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "SrcRC", ")", ")", "{", "if", "(", "RI", ".", "hasAGPRs", "(", "NewDstRC", ")", ")", "return", "nullptr", ";", "NewDstRC", "=", "RI", ".", "getEquivalentAGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "}", "else", "{", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", ")", "return", "nullptr", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "}"], "ground_truth": ["return", "NewDstRC", ";"], "File": "SIInstrInfo12", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52312, "Length": 109, "Cover_Rate": 0.6566265060240963} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo12", "Func": "getSGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52313, "Length": 33, "Cover_Rate": 0.38372093023255816} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo12", "Func": "getSGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52314, "Length": 41, "Cover_Rate": 0.47674418604651164} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SIInstrInfo12", "Func": "getVGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52315, "Length": 39, "Cover_Rate": 0.45348837209302323} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo12", "Func": "getVGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52316, "Length": 33, "Cover_Rate": 0.38372093023255816} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "File": "SIInstrInfo12", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52317, "Length": 67, "Cover_Rate": 0.48201438848920863} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Value", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "SIInstrInfo12", "Func": "insertEQ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52318, "Length": 55, "Cover_Rate": 0.625} {"Template_token": ["", "unsigned", "InstrInfo", "::", "insertNE", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "SrcReg", ",", "int", "Value", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";"], "File": "SIInstrInfo12", "Func": "insertNE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52319, "Length": 55, "Cover_Rate": 0.625} {"Template_token": ["", "unsigned", "InstrInfo", "::", "insertNE", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "SrcReg", ",", "int", "Value", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";"], "File": "SIInstrInfo12", "Func": "insertNE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52320, "Length": 55, "Cover_Rate": 0.625} {"Template_token": ["", "return", ";", "}", "if", "(", "DstSize", "==", "", "&&", "Pred", "==", "SCC_TRUE", ")", "{", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ";", "preserveCondRegFlags", "(", "Select", "->", "getOperand", "(", "", ")", ",", "Cond", "[", "", "]", ")", ";", "return", ";", "}", "static", "const", "int16_t", "Sub0_15", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";", "static", "const", "int16_t", "Sub0_15_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";", "unsigned", "SelOp", "=", "", ";", "const", "TargetRegisterClass", "*", "EltRC", "=", "&", "", ";", "const", "int16_t", "*", "SubIndices", "=", "Sub0_15", ";", "int", "NElts", "=", "DstSize", "/", "", ";", "if", "(", "Pred", "==", "SCC_TRUE", ")", "{", "if", "(", "NElts", "%", "", ")", "{", "SelOp", "=", "", ";", "EltRC", "=", "&", "", ";", "}", "else", "{", "SelOp", "=", "", ";", "EltRC", "=", "&", "", ";", "SubIndices", "=", "Sub0_15_64", ";", "NElts", "/=", "", ";", "}", "}"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ";"], "File": "SIInstrInfo12", "Func": "insertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52321, "Length": 221, "Cover_Rate": 0.3658940397350993} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "EXECNZ", ":", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "EXECZ", ":", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "llvm_unreachable", "(", "", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "SIInstrInfo12", "Func": "insertVectorSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52322, "Length": 325, "Cover_Rate": 0.3403141361256545} {"Template_token": ["", "const", "MCInstrDesc", "&", "InstDesc", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "MCOperandInfo", "&", "OpInfo", "=", "InstDesc", ".", "OpInfo", "[", "OpNo", "]", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "||", "MO", ".", "isTargetIndex", "(", ")", "||", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isGlobal", "(", ")", ")", ";"], "ground_truth": ["if", "(", "OpInfo", ".", "OperandType", "==", "MCOI", "::", "OPERAND_IMMEDIATE", ")", "return", "true", ";"], "File": "SIInstrInfo12", "Func": "isImmOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52323, "Length": 63, "Cover_Rate": 0.328125} {"Template_token": ["", "bool", "HasImplicitSGPR", "=", "findImplicitSGPRRead", "(", "MI", ")", "!=", "", ";", "if", "(", "HasImplicitSGPR", "&&", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", "<=", "", "&&", "Src0", ".", "isReg", "(", ")", "&&", "(", "RI", ".", "isSGPRReg", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", "||", "isLiteralConstantLike", "(", "Src0", ",", "InstrDesc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", ")", "legalizeOpWithMove", "(", "MI", ",", "Src0Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src0", ")", ";", "Src0", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";"], "ground_truth": ["Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";"], "File": "SIInstrInfo12", "Func": "legalizeOperandsVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52325, "Length": 229, "Cover_Rate": 0.3171745152354571} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";"], "ground_truth": ["if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{"], "File": "SIInstrInfo12", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52326, "Length": 169, "Cover_Rate": 0.3957845433255269} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "MovExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "unsigned", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "Exec", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", ")", "{", "MRI", ".", "clearKillFlags", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "}", "MachineBasicBlock", "*", "LoopBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "MachineBasicBlock", "::", "iterator", "J", "=", "I", "++", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "I", ",", "MBB", ".", "end", "(", ")", ")", ";", "LoopBB", "->", "splice", "(", "LoopBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "J", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopBB", ")", ";", "if", "(", "MDT", ")", "{", "MDT", "->", "addNewBlock", "(", "LoopBB", ",", "&", "MBB", ")", ";", "MDT", "->", "addNewBlock", "(", "RemainderBB", ",", "LoopBB", ")", ";", "for", "(", "auto", "&", "Succ", ":", "RemainderBB", "->", "successors", "(", ")", ")", "{", "if", "(", "MDT", "->", "dominates", "(", "&", "MBB", ",", "Succ", ")", ")", "{", "MDT", "->", "changeImmediateDominator", "(", "Succ", ",", "RemainderBB", ")", ";", "}", "}", "}", "emitLoadSRsrcFromVGPRLoop", "(", "TII", ",", "MRI", ",", "MBB", ",", "*", "LoopBB", ",", "DL", ",", "Rsrc", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "RemainderBB", "->", "begin", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "RemainderBB", ",", "First", ",", "DL", ",", "TII", ".", "get", "(", "MovExecOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "File": "SIInstrInfo12", "Func": "loadSRsrcFromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52327, "Length": 415, "Cover_Rate": 0.9041394335511983} {"Template_token": ["", "void", "InstrInfo", "::", "lowerScalarXnor", "(", "SetVectorType", "&", "Worklist", ",", "MachineInstr", "&", "Inst", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "Inst", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "if", "(", "ST", ".", "hasDLInsts", "(", ")", ")", "{", "unsigned", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "legalizeGenericOperand", "(", "MBB", ",", "MII", ",", "&", "", ",", "Src0", ",", "MRI", ",", "DL", ")", ";", "legalizeGenericOperand", "(", "MBB", ",", "MII", ",", "&", "", ",", "Src1", ",", "MRI", ",", "DL", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "NewDest", ")", ";", "addUsersToMoveToVALUWorklist", "(", "NewDest", ",", "MRI", ",", "Worklist", ")", ";", "}", "else", "{", "bool", "Src0IsSGPR", "=", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ")", ";", "bool", "Src1IsSGPR", "=", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ")", ";", "MachineInstr", "*", "Xor", ";", "unsigned", "Temp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "Src0IsSGPR", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "Temp", ")", ".", "add", "(", "Src0", ")", ";"], "File": "SIInstrInfo12", "Func": "lowerScalarXnor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52328, "Length": 296, "Cover_Rate": 0.593186372745491} {"Template_token": ["", "unsigned", "NewSrcReg", "=", "MRI", ".", "createVirtualRegister", "(", "VRC", ")", ";", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewSrcReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "SrcReg", "=", "NewSrcReg", ";", "}", "if", "(", "SubRegs", "==", "", ")", "{", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "DstReg", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "SRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "SGPR", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";", "SRegs", ".", "push_back", "(", "SGPR", ")", ";", "}"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ";"], "File": "SIInstrInfo12", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52330, "Length": 197, "Cover_Rate": 0.595166163141994} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "LoOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "LoOpc", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "HiOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "HiOpc", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "legalizeOperands", "(", "*", "LoHalf", ",", "MDT", ")", ";", "legalizeOperands", "(", "*", "HiHalf", ",", "MDT", ")", ";"], "ground_truth": ["addUsersToMoveToVALUWorklist", "(", "FullDestReg", ",", "MRI", ",", "Worklist", ")", ";"], "File": "SIInstrInfo12", "Func": "splitScalar64BitAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52331, "Length": 334, "Cover_Rate": 0.6242990654205608} {"Template_token": ["", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Users", ";", "for", "(", "auto", "&", "User", ":", "MRI", ".", "use_nodbg_instructions", "(", "DestReg", ")", ")", "{", "if", "(", "(", "User", ".", "getOpcode", "(", ")", "==", "", ")", "||", "(", "User", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Users", ".", "push_back", "(", "&", "User", ")", ";", "Worklist", ".", "insert", "(", "&", "User", ")", ";", "}", "}", "for", "(", "auto", "&", "U", ":", "Users", ")", "U", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "RI", ".", "getVCC", "(", ")", ")", ";", "CopyToDelete", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "Worklist", ".", "insert", "(", "&", "MI", ")", ";", "}", "if", "(", "MI", ".", "findRegisterDefOperandIdx", "(", "", ",", "false", ",", "false", ",", "&", "RI", ")", "!=", "-", "", ")", "break", ";", "}", "for", "(", "auto", "&", "Copy", ":", "CopyToDelete", ")", "Copy", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo130", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52333, "Length": 158, "Cover_Rate": 0.5064102564102564} {"Template_token": ["", "if", "(", "!", "memOpsHaveSameBaseOperands", "(", "BaseOps0", ",", "BaseOps1", ")", ")", "return", "false", ";", "if", "(", "!", "MIa", ".", "hasOneMemOperand", "(", ")", "||", "!", "MIb", ".", "hasOneMemOperand", "(", ")", ")", "{", "return", "false", ";", "}", "unsigned", "Width0", "=", "MIa", ".", "memoperands", "(", ")", ".", "front", "(", ")", "->", "getSize", "(", ")", ";", "unsigned", "Width1", "=", "MIb", ".", "memoperands", "(", ")", ".", "front", "(", ")", "->", "getSize", "(", ")", ";"], "ground_truth": ["return", "offsetsDoNotOverlap", "(", "Width0", ",", "Offset0", ",", "Width1", ",", "Offset1", ")", ";"], "File": "SIInstrInfo130", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52334, "Length": 80, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "int64_t", "Offset0", ",", "Offset1", ";", "bool", "Offset0IsScalable", ",", "Offset1IsScalable", ";", "if", "(", "!", "getMemOperandsWithOffset", "(", "MIa", ",", "BaseOps0", ",", "Offset0", ",", "Offset0IsScalable", ",", "&", "RI", ")", "||", "!", "getMemOperandsWithOffset", "(", "MIb", ",", "BaseOps1", ",", "Offset1", ",", "Offset1IsScalable", ",", "&", "RI", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "memOpsHaveSameBaseOperands", "(", "BaseOps0", ",", "BaseOps1", ")", ")", "return", "false", ";"], "File": "SIInstrInfo130", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52335, "Length": 58, "Cover_Rate": 0.3741935483870968} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInstrInfo130", "Func": "getIndirectSGPRWritePseudo32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52337, "Length": 49, "Cover_Rate": 0.5697674418604651} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInstrInfo130", "Func": "getIndirectSGPRWritePseudo64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52338, "Length": 19, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo130", "Func": "getIndirectSGPRWritePseudo64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52339, "Length": 26, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo130", "Func": "getIndirectVGPRWritePseudoOpc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52340, "Length": 33, "Cover_Rate": 0.38372093023255816} {"Template_token": ["", "static", "unsigned", "getIndirectVGPRWritePseudoOpc", "(", "unsigned", "VecSize", ")", "{", "switch", "(", "VecSize", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo130", "Func": "getIndirectVGPRWritePseudoOpc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52341, "Length": 58, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "static", "const", "int16_t", "Sub0_15", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";", "static", "const", "int16_t", "Sub0_15_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";", "unsigned", "SelOp", "=", "", ";", "const", "TargetRegisterClass", "*", "EltRC", "=", "&", "", ";", "const", "int16_t", "*", "SubIndices", "=", "Sub0_15", ";", "int", "NElts", "=", "DstSize", "/", "", ";", "if", "(", "Pred", "==", "SCC_TRUE", ")", "{", "if", "(", "NElts", "%", "", ")", "{", "SelOp", "=", "", ";", "EltRC", "=", "&", "", ";", "}", "else", "{", "SelOp", "=", "", ";", "EltRC", "=", "&", "", ";", "SubIndices", "=", "Sub0_15_64", ";", "NElts", "/=", "", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ";", "I", "=", "MIB", "->", "getIterator", "(", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Regs", ";", "for", "(", "int", "Idx", "=", "", ";", "Idx", "!=", "NElts", ";", "++", "Idx", ")", "{", "Register", "DstElt", "=", "MRI", ".", "createVirtualRegister", "(", "EltRC", ")", ";", "Regs", ".", "push_back", "(", "DstElt", ")", ";"], "ground_truth": ["unsigned", "SubIdx", "=", "SubIndices", "[", "Idx", "]", ";"], "File": "SIInstrInfo130", "Func": "insertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52343, "Length": 215, "Cover_Rate": 0.35596026490066224} {"Template_token": ["", "bool", "InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "TargetInstrInfo", "::", "isSchedulingBoundary", "(", "MI", ",", "MBB", ",", "MF", ")", "||", "MI", ".", "modifiesRegister", "(", "", ",", "&", "RI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "changesVGPRIndexingMode", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo130", "Func": "isSchedulingBoundary", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52344, "Length": 74, "Cover_Rate": 0.9024390243902439} {"Template_token": ["", "bool", "InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "TargetInstrInfo", "::", "isSchedulingBoundary", "(", "MI", ",", "MBB", ",", "MF", ")", "||", "MI", ".", "modifiesRegister", "(", "", ",", "&", "RI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "changesVGPRIndexingMode", "(", "MI", ")", ";"], "File": "SIInstrInfo130", "Func": "isSchedulingBoundary", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52345, "Length": 73, "Cover_Rate": 0.8902439024390244} {"Template_token": ["", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "DestReg", ".", "isVirtual", "(", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}"], "ground_truth": ["unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";"], "File": "SIInstrInfo130", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52346, "Length": 138, "Cover_Rate": 0.34760705289672544} {"Template_token": ["", "for", "(", "size_t", "I", "=", "", ",", "E", "=", "BaseOps1", ".", "size", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "if", "(", "!", "BaseOps1", "[", "I", "]", "->", "isIdenticalTo", "(", "*", "BaseOps2", "[", "I", "]", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo130", "Func": "memOpsHaveSameBaseOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52347, "Length": 46, "Cover_Rate": 0.5476190476190477} {"Template_token": ["", "auto", "Base1", "=", "MO1", "->", "getValue", "(", ")", ";", "auto", "Base2", "=", "MO2", "->", "getValue", "(", ")", ";", "if", "(", "!", "Base1", "||", "!", "Base2", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI1", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";"], "ground_truth": ["Base1", "=", "GetUnderlyingObject", "(", "Base1", ",", "DL", ")", ";"], "File": "SIInstrInfo130", "Func": "memOpsHaveSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52348, "Length": 73, "Cover_Rate": 0.35096153846153844} {"Template_token": ["", "if", "(", "memOpsHaveSameBaseOperands", "(", "BaseOps1", ",", "BaseOps2", ")", ")", "return", "true", ";", "if", "(", "!", "MI1", ".", "hasOneMemOperand", "(", ")", "||", "!", "MI2", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "auto", "MO1", "=", "*", "MI1", ".", "memoperands_begin", "(", ")", ";", "auto", "MO2", "=", "*", "MI2", ".", "memoperands_begin", "(", ")", ";"], "ground_truth": ["if", "(", "MO1", "->", "getAddrSpace", "(", ")", "!=", "MO2", "->", "getAddrSpace", "(", ")", ")", "return", "false", ";"], "File": "SIInstrInfo130", "Func": "memOpsHaveSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52349, "Length": 68, "Cover_Rate": 0.3269230769230769} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillSaveOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";"], "ground_truth": ["if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{"], "File": "SIInstrInfo130", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52352, "Length": 153, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "if", "(", "NonRegOp", ".", "isImm", "(", ")", ")", "RegOp", ".", "ChangeToImmediate", "(", "NonRegOp", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "NonRegOp", ".", "isFI", "(", ")", ")", "RegOp", ".", "ChangeToFrameIndex", "(", "NonRegOp", ".", "getIndex", "(", ")", ")", ";", "else", "return", "nullptr", ";"], "ground_truth": ["NonRegOp", ".", "ChangeToRegister", "(", "Reg", ",", "false", ",", "false", ",", "IsKill", ",", "IsDead", ",", "IsUndef", ",", "IsDebug", ")", ";"], "File": "SIInstrInfo130", "Func": "swapRegAndNonRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52353, "Length": 62, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "TIDReg", "=", "RI", ".", "findUnusedRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "&", "", ",", "*", "MF", ")", ";", "if", "(", "TIDReg", "==", "", ")", "return", "TIDReg", ";", "if", "(", "!", "", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "WorkGroupSize", ">", "WavefrontSize", ")", "{", "Register", "TIDIGXReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "TIDIGYReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "TIDIGZReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "Register", "InputPtrReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "getAddNoCarry", "(", "Entry", ",", "Insert", ",", "DL", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "}", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "MFI", "->", "setTIDReg", "(", "TIDReg", ")", ";", "}", "unsigned", "LDSOffset", "=", "MFI", "->", "getLDSSize", "(", ")", "+", "(", "FrameOffset", "*", "WorkGroupSize", ")", ";", "getAddNoCarry", "(", "MBB", ",", "MI", ",", "DL", ",", "TmpReg", ")", ".", "addImm", "(", "LDSOffset", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addImm", "(", "", ")", ";", "return", "TmpReg", ";"], "ground_truth": ["}"], "File": "SIInstrInfo131", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52355, "Length": 456, "Cover_Rate": 0.7080745341614907} {"Template_token": ["", "unsigned", "SaveExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "XorTermOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "AndOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "LoopBB", ".", "begin", "(", ")", ";", "Register", "VRsrc", "=", "Rsrc", ".", "getReg", "(", ")", ";", "unsigned", "VRsrcUndef", "=", "getUndefRegState", "(", "Rsrc", ".", "isUndef", "(", ")", ")", ";", "Register", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "CondReg0", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "CondReg1", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "AndCond", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "SRsrcSub0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "SRsrcSub1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "SRsrcSub2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "SRsrcSub3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub0", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub1", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub2", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub3", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";"], "File": "SIInstrInfo131", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52357, "Length": 286, "Cover_Rate": 0.4079885877318117} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Zero64", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcFormatLo", ")", ".", "addImm", "(", "RsrcDataFormat", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcFormatHi", ")", ".", "addImm", "(", "RsrcDataFormat", ">>", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "NewSRsrc", ")", ".", "addReg", "(", "Zero64", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcFormatLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcFormatHi", ")", ".", "addImm", "(", "", ")", ";", "return", "std", "::", "make_tuple", "(", "RsrcPtr", ",", "NewSRsrc", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo131", "Func": "extractRsrcPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52359, "Length": 148, "Cover_Rate": 0.4805194805194805} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "SGPRReg", "=", "findImplicitSGPRRead", "(", "MI", ")", ";", "if", "(", "SGPRReg", "!=", "", ")", "return", "SGPRReg", ";", "unsigned", "UsedSGPRs", "[", "", "]", "=", "{", "", "}", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "int", "Idx", "=", "OpIndices", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "RI", ".", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "Idx", "]", ".", "RegClass", ")", ";", "bool", "IsRequiredSGPR", "=", "RI", ".", "isSGPRClass", "(", "OpRC", ")", ";", "if", "(", "IsRequiredSGPR", ")", "return", "MO", ".", "getReg", "(", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegRC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "RI", ".", "isSGPRClass", "(", "RegRC", ")", ")", "UsedSGPRs", "[", "i", "]", "=", "Reg", ";"], "File": "SIInstrInfo131", "Func": "findUsedSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52360, "Length": 189, "Cover_Rate": 0.6385135135135135} {"Template_token": ["", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";"], "ground_truth": ["Register", "UnusedCarry", "=", "RS", ".", "scavengeRegister", "(", "RI", ".", "getBoolRC", "(", ")", ",", "I", ",", "", ",", "false", ")", ";"], "File": "SIInstrInfo131", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52362, "Length": 45, "Cover_Rate": 0.36885245901639346} {"Template_token": ["", "if", "(", "!", "UnusedCarry", ".", "isValid", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo131", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52363, "Length": 45, "Cover_Rate": 0.36885245901639346} {"Template_token": ["", "unsigned", "InstrInfo", "::", "insertEQ", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "SrcReg", ",", "int", "Value", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Value", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["return", "Reg", ";"], "File": "SIInstrInfo131", "Func": "insertEQ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52364, "Length": 85, "Cover_Rate": 0.9659090909090909} {"Template_token": ["", "unsigned", "InstrInfo", "::", "insertEQ", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "SrcReg", ",", "int", "Value", ")", "const", "{"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "File": "SIInstrInfo131", "Func": "insertEQ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52365, "Length": 41, "Cover_Rate": 0.4659090909090909} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Value", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "Reg", ";"], "ground_truth": ["}"], "File": "SIInstrInfo131", "Func": "insertNE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52367, "Length": 59, "Cover_Rate": 0.6704545454545454} {"Template_token": ["", "BranchPredicate", "Pred", "=", "static_cast", "<", "BranchPredicate", ">", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "if", "(", "Pred", "==", "VCCZ", "||", "Pred", "==", "SCC_FALSE", ")", "{", "Pred", "=", "static_cast", "<", "BranchPredicate", ">", "(", "-", "Pred", ")", ";", "std", "::", "swap", "(", "TrueReg", ",", "FalseReg", ")", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "unsigned", "DstSize", "=", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", ";", "if", "(", "DstSize", "==", "", ")", "{", "unsigned", "SelOp", "=", "Pred", "==", "SCC_TRUE", "?", "", ":", "", ";", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SelOp", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ";", "preserveCondRegFlags", "(", "Select", "->", "getOperand", "(", "", ")", ",", "Cond", "[", "", "]", ")", ";", "return", ";", "}", "if", "(", "DstSize", "==", "", "&&", "Pred", "==", "SCC_TRUE", ")", "{", "MachineInstr", "*", "Select", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ";", "preserveCondRegFlags", "(", "Select", "->", "getOperand", "(", "", ")", ",", "Cond", "[", "", "]", ")", ";", "return", ";", "}", "static", "const", "int16_t", "Sub0_15", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";", "static", "const", "int16_t", "Sub0_15_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";"], "ground_truth": ["unsigned", "SelOp", "=", "", ";"], "File": "SIInstrInfo131", "Func": "insertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52368, "Length": 285, "Cover_Rate": 0.4718543046357616} {"Template_token": ["", "}", "case", "InstrInfo", "::", "SCC_FALSE", ":", "{", "Register", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "VCCNZ", ":", "{", "MachineOperand", "RegOp", "=", "Cond", "[", "", "]", ";", "RegOp", ".", "setImplicit", "(", "false", ")", ";", "Register", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "add", "(", "RegOp", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "VCCZ", ":", "{", "MachineOperand", "RegOp", "=", "Cond", "[", "", "]", ";", "RegOp", ".", "setImplicit", "(", "false", ")", ";", "Register", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "add", "(", "RegOp", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "EXECNZ", ":", "{", "Register", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";"], "ground_truth": ["Register", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";"], "File": "SIInstrInfo131", "Func": "insertVectorSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52369, "Length": 318, "Cover_Rate": 0.33298429319371725} {"Template_token": ["", "Register", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "VCCNZ", ":", "{", "MachineOperand", "RegOp", "=", "Cond", "[", "", "]", ";", "RegOp", ".", "setImplicit", "(", "false", ")", ";", "Register", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "add", "(", "RegOp", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "VCCZ", ":", "{", "MachineOperand", "RegOp", "=", "Cond", "[", "", "]", ";", "RegOp", ".", "setImplicit", "(", "false", ")", ";", "Register", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "SReg", ")", ".", "add", "(", "RegOp", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "EXECNZ", ":", "{", "Register", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}"], "ground_truth": ["case", "InstrInfo", "::", "EXECZ", ":", "{"], "File": "SIInstrInfo131", "Func": "insertVectorSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52370, "Length": 425, "Cover_Rate": 0.44502617801047123} {"Template_token": ["", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "RC", "=", "TRI", "->", "getSubRegClass", "(", "RC", ",", "MO", ".", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["return", "RI", ".", "getCommonSubClass", "(", "RC", ",", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ")", "==", "RC", ";"], "File": "SIInstrInfo131", "Func": "isLegalRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52371, "Length": 88, "Cover_Rate": 0.7154471544715447} {"Template_token": ["", "Register", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "InsertMBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "add", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setSubReg", "(", "", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "return", ";", "if", "(", "Def", "->", "isMoveImmediate", "(", ")", ")", "FoldImmediate", "(", "*", "Copy", ",", "*", "Def", ",", "OpReg", ",", "&", "MRI", ")", ";", "bool", "ImpDef", "=", "Def", "->", "isImplicitDef", "(", ")", ";", "while", "(", "!", "ImpDef", "&&", "Def", "&&", "Def", "->", "isCopy", "(", ")", ")", "{", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["ImpDef", "=", "Def", "&&", "Def", "->", "isImplicitDef", "(", ")", ";"], "File": "SIInstrInfo131", "Func": "legalizeGenericOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52372, "Length": 140, "Cover_Rate": 0.5204460966542751} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";"], "File": "SIInstrInfo131", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52374, "Length": 137, "Cover_Rate": 0.32084309133489464} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo131", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52375, "Length": 182, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "MovExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "Register", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "Exec", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", ")", "{", "MRI", ".", "clearKillFlags", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "}", "MachineBasicBlock", "*", "LoopBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "MachineBasicBlock", "::", "iterator", "J", "=", "I", "++", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "I", ",", "MBB", ".", "end", "(", ")", ")", ";", "LoopBB", "->", "splice", "(", "LoopBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "J", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopBB", ")", ";", "if", "(", "MDT", ")", "{"], "ground_truth": ["MDT", "->", "addNewBlock", "(", "LoopBB", ",", "&", "MBB", ")", ";"], "File": "SIInstrInfo131", "Func": "loadSRsrcFromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52376, "Length": 251, "Cover_Rate": 0.5468409586056645} {"Template_token": ["", "void", "InstrInfo", "::", "lowerScalarXnor", "(", "SetVectorType", "&", "Worklist", ",", "MachineInstr", "&", "Inst", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "Inst", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "if", "(", "ST", ".", "hasDLInsts", "(", ")", ")", "{", "Register", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "legalizeGenericOperand", "(", "MBB", ",", "MII", ",", "&", "", ",", "Src0", ",", "MRI", ",", "DL", ")", ";", "legalizeGenericOperand", "(", "MBB", ",", "MII", ",", "&", "", ",", "Src1", ",", "MRI", ",", "DL", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "NewDest", ")", ";", "addUsersToMoveToVALUWorklist", "(", "NewDest", ",", "MRI", ",", "Worklist", ")", ";", "}", "else", "{"], "ground_truth": ["bool", "Src0IsSGPR", "=", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ")", ";"], "File": "SIInstrInfo131", "Func": "lowerScalarXnor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52377, "Length": 219, "Cover_Rate": 0.43887775551102204} {"Template_token": ["", "if", "(", "ST", ".", "hasDLInsts", "(", ")", ")", "{", "Register", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "legalizeGenericOperand", "(", "MBB", ",", "MII", ",", "&", "", ",", "Src0", ",", "MRI", ",", "DL", ")", ";", "legalizeGenericOperand", "(", "MBB", ",", "MII", ",", "&", "", ",", "Src1", ",", "MRI", ",", "DL", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "NewDest", ")", ";", "addUsersToMoveToVALUWorklist", "(", "NewDest", ",", "MRI", ",", "Worklist", ")", ";", "}", "else", "{", "bool", "Src0IsSGPR", "=", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ")", ";", "bool", "Src1IsSGPR", "=", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ")", ";", "MachineInstr", "*", "Xor", ";", "Register", "Temp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "Src0IsSGPR", ")", "{", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "Temp", ")", ".", "add", "(", "Src0", ")", ";", "Xor", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "addReg", "(", "Temp", ")", ".", "add", "(", "Src1", ")", ";", "}", "else", "if", "(", "Src1IsSGPR", ")", "{", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "Temp", ")", ".", "add", "(", "Src1", ")", ";", "Xor", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "add", "(", "Src0", ")", ".", "addReg", "(", "Temp", ")", ";", "}", "else", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "Temp", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";"], "ground_truth": ["MachineInstr", "*", "Not", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "addReg", "(", "Temp", ")", ";"], "File": "SIInstrInfo131", "Func": "lowerScalarXnor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52378, "Length": 345, "Cover_Rate": 0.6913827655310621} {"Template_token": ["", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewSrcReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "SrcReg", "=", "NewSrcReg", ";", "}", "if", "(", "SubRegs", "==", "", ")", "{", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "DstReg", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "SRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "Register", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "SGPR", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";"], "File": "SIInstrInfo131", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52379, "Length": 151, "Cover_Rate": 0.4561933534743202} {"Template_token": ["", "if", "(", "NumLoads", ">", "MaxGlobalLoadCluster", ")", "return", "false", ";", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdata", ")", ";", "if", "(", "!", "FirstDst", ")", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdata", ")", ";", "if", "(", "!", "SecondDst", ")", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdst", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdst", ")", ";", "}", "if", "(", "!", "FirstDst", "||", "!", "SecondDst", ")", "return", "false", ";", "unsigned", "LoadClusterThreshold", "=", "", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "FirstLdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "Register", "Reg", "=", "FirstDst", "->", "getReg", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DstRC", "=", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";"], "File": "SIInstrInfo131", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52380, "Length": 209, "Cover_Rate": 0.5726027397260274} {"Template_token": ["", "MachineInstr", "&", "Op", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "Interm", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "MachineInstr", "&", "Not", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "addReg", "(", "Interm", ")", ";", "Worklist", ".", "insert", "(", "&", "Op", ")", ";"], "ground_truth": ["Worklist", ".", "insert", "(", "&", "Not", ")", ";"], "File": "SIInstrInfo131", "Func": "splitScalarNotBinop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52381, "Length": 73, "Cover_Rate": 0.3348623853211009} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "Register", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "Interm", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "&", "Op", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "Interm", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "MachineInstr", "&", "Not", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "addReg", "(", "Interm", ")", ";", "Worklist", ".", "insert", "(", "&", "Op", ")", ";", "Worklist", ".", "insert", "(", "&", "Not", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "NewDest", ")", ";"], "ground_truth": ["addUsersToMoveToVALUWorklist", "(", "NewDest", ",", "MRI", ",", "Worklist", ")", ";"], "File": "SIInstrInfo131", "Func": "splitScalarNotBinop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52382, "Length": 161, "Cover_Rate": 0.7385321100917431} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}"], "ground_truth": ["return", ";"], "File": "SIInstrInfo131", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52383, "Length": 245, "Cover_Rate": 0.5420353982300885} {"Template_token": ["", "case", "", ":", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "case", "", ":", "{", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLo", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "", ")", ";", "unsigned", "DstHi", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "", ")", ";", "const", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "!", "SrcOp", ".", "isFPImm", "(", ")", ")", ";", "if", "(", "SrcOp", ".", "isImm", "(", ")", ")", "{", "APInt", "Imm", "(", "", ",", "SrcOp", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstLo", ")", ".", "addImm", "(", "Imm", ".", "getLoBits", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstHi", ")", ".", "addImm", "(", "Imm", ".", "getHiBits", "(", "", ")", ".", "getZExtValue", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "SrcOp", ".", "isReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstLo", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcOp", ".", "getReg", "(", ")", ",", "", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DstHi", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcOp", ".", "getReg", "(", ")", ",", "", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLo", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "", ")", ";", "unsigned", "DstHi", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "", ")", ";", "unsigned", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["const", "MachineOperand", "&", "SrcCond", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "File": "SIInstrInfo133", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52385, "Length": 376, "Cover_Rate": 0.46534653465346537} {"Template_token": ["", "bool", "InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "assert", "(", "(", "MIa", ".", "mayLoad", "(", ")", "||", "MIa", ".", "mayStore", "(", ")", ")", "&&", "", ")", ";", "assert", "(", "(", "MIb", ".", "mayLoad", "(", ")", "||", "MIb", ".", "mayStore", "(", ")", ")", "&&", "", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "||", "isSegmentSpecificFLAT", "(", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "||", "isMTBUF", "(", "MIa", ")", ")", "{"], "ground_truth": ["if", "(", "isMUBUF", "(", "MIb", ")", "||", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";"], "File": "SIInstrInfo134", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52386, "Length": 158, "Cover_Rate": 0.6422764227642277} {"Template_token": ["", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "||", "isSegmentSpecificFLAT", "(", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "||", "isMTBUF", "(", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "MIb", ")", "||", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isSMRD", "(", "MIb", ")", ";", "}", "if", "(", "isSMRD", "(", "MIa", ")", ")", "{", "if", "(", "isSMRD", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isMUBUF", "(", "MIa", ")", "&&", "!", "isMTBUF", "(", "MIa", ")", ";", "}", "if", "(", "isFLAT", "(", "MIa", ")", ")", "{"], "ground_truth": ["if", "(", "isFLAT", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";"], "File": "SIInstrInfo134", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52387, "Length": 166, "Cover_Rate": 0.6747967479674797} {"Template_token": ["", "if", "(", "InsPt", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "InsPt", "->", "getOpcode", "(", ")", "==", "", "||", "InsPt", "->", "getOpcode", "(", ")", "==", "", "||", "InsPt", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "InsPt", "->", "definesRegister", "(", "Src", ")", ")", "{", "InsPt", "++", ";"], "ground_truth": ["return", "BuildMI", "(", "MBB", ",", "InsPt", ",", "InsPt", "->", "getDebugLoc", "(", ")", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ",", "", ",", "SrcSubReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SIInstrInfo134", "Func": "createPHISourceCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52388, "Length": 94, "Cover_Rate": 0.5987261146496815} {"Template_token": ["", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "Register", "UnusedCarry", "=", "RS", ".", "scavengeRegister", "(", "RI", ".", "getBoolRC", "(", ")", ",", "I", ",", "", ",", "false", ")", ";", "if", "(", "!", "UnusedCarry", ".", "isValid", "(", ")", ")", "return", "MachineInstrBuilder", "(", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "File": "SIInstrInfo134", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52389, "Length": 89, "Cover_Rate": 0.7295081967213115} {"Template_token": ["", "case", "", ":", "NewDstRC", "=", "RI", ".", "getEquivalentAGPRClass", "(", "NewDstRC", ")", ";", "break", ";", "default", ":", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "}", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "}", "else", "{", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", ")", "return", "nullptr", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";"], "ground_truth": ["if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";"], "File": "SIInstrInfo134", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52390, "Length": 66, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "if", "(", "!", "BaseOp", ")", "return", "false", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "assert", "(", "BaseOp", "->", "isReg", "(", ")", "&&", "", "", ")", ";", "return", "true", ";", "}", "const", "MachineOperand", "*", "Offset0Imm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset0", ")", ";", "const", "MachineOperand", "*", "Offset1Imm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset1", ")", ";", "uint8_t", "Offset0", "=", "Offset0Imm", "->", "getImm", "(", ")", ";", "uint8_t", "Offset1", "=", "Offset1Imm", "->", "getImm", "(", ")", ";", "if", "(", "Offset1", ">", "Offset0", "&&", "Offset1", "-", "Offset0", "==", "", ")", "{", "unsigned", "EltSize", ";", "if", "(", "LdSt", ".", "mayLoad", "(", ")", ")", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "", ")", ")", "/", "", ";", "else", "{", "assert", "(", "LdSt", ".", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", ")", "/", "", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "addr", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "assert", "(", "BaseOp", "->", "isReg", "(", ")", "&&", "", "", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "AddrReg", "&&", "!", "AddrReg", "->", "isFI", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "srsrc", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "LdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "RSrc", "->", "getReg", "(", ")", "!=", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "BaseOp", "=", "SOffset", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo134", "Func": "getMemOperandWithOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52391, "Length": 357, "Cover_Rate": 0.5014044943820225} {"Template_token": ["", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "getAddNoCarry", "(", "Entry", ",", "Insert", ",", "DL", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo136", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52393, "Length": 228, "Cover_Rate": 0.3619047619047619} {"Template_token": ["", "case", "", ":", "break", ";", "}", "}", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", "&&", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", "->", "getReg", "(", ")", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", ")", "return", "false", ";", "if", "(", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", ")", "return", "false", ";", "return", "!", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", "&&", "!", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo136", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52394, "Length": 96, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Src2", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src2", "->", "getReg", "(", ")", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", ")", "return", "false", ";"], "ground_truth": ["break", ";"], "File": "SIInstrInfo136", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52395, "Length": 90, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "", ")", ";", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{"], "File": "SIInstrInfo136", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52396, "Length": 160, "Cover_Rate": 0.4419889502762431} {"Template_token": ["", "}", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "Inst", ".", "addImplicitDefUseOperands", "(", "*", "Inst", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "", ")", ";", "uint32_t", "Imm", "=", "OffsetWidthOp", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "", ")", ">>", "", ";", "Inst", ".", "RemoveOperand", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "BitWidth", ")", ")", ";", "}", "bool", "HasDst", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ";", "unsigned", "NewDstReg", "=", "", ";", "if", "(", "HasDst", ")", "{", "unsigned", "DstReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "getDestEquivalentVGPRClass", "(", "Inst", ")", ";", "if", "(", "!", "NewDstRC", ")", "continue", ";", "if", "(", "Inst", ".", "isCopy", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "NewDstRC", "==", "RI", ".", "getRegClassForReg", "(", "MRI", ",", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "addUsersToMoveToVALUWorklist", "(", "DstReg", ",", "MRI", ",", "Worklist", ")", ";", "MRI", ".", "replaceRegWith", "(", "DstReg", ",", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "clearKillFlags", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Inst", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DstReg", ")", ";", "for", "(", "unsigned", "I", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "", ";", "I", "!=", "", ";", "--", "I", ")", "Inst", ".", "RemoveOperand", "(", "I", ")", ";", "Inst", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "continue", ";", "}"], "ground_truth": ["NewDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDstRC", ")", ";"], "File": "SIInstrInfo136", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52397, "Length": 407, "Cover_Rate": 0.3380398671096346} {"Template_token": ["", "MachineInstr", "&", "LoHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "HiHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";"], "File": "SIInstrInfo136", "Func": "splitScalar64BitBinaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52398, "Length": 163, "Cover_Rate": 0.3388773388773389} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Src0RC", "=", "Src0", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "Src1", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "LoHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "HiHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ";"], "ground_truth": ["unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";"], "File": "SIInstrInfo136", "Func": "splitScalar64BitBinaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52399, "Length": 278, "Cover_Rate": 0.577962577962578} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Insert", "=", "Entry", ".", "front", "(", ")", ";", "DebugLoc", "DL", "=", "Insert", "->", "getDebugLoc", "(", ")", ";", "TIDReg", "=", "RI", ".", "findUnusedRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "&", "", ",", "*", "MF", ")", ";", "if", "(", "TIDReg", "==", "", ")", "return", "TIDReg", ";", "if", "(", "!", "", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "&&", "WorkGroupSize", ">", "WavefrontSize", ")", "{", "unsigned", "TIDIGXReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_X", ")", ";", "unsigned", "TIDIGYReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_Y", ")", ";", "unsigned", "TIDIGZReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_Z", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "}", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "MFI", "->", "setTIDReg", "(", "TIDReg", ")", ";", "}", "unsigned", "LDSOffset", "=", "MFI", "->", "LDSSize", "+", "(", "FrameOffset", "*", "WorkGroupSize", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "LDSOffset", ")", ".", "addReg", "(", "TIDReg", ")", ";"], "File": "SIInstrInfo137", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52400, "Length": 490, "Cover_Rate": 0.7346326836581709} {"Template_token": ["", "return", ";", "}", "if", "(", "RC", "==", "&", "", ")", "{", "if", "(", "DestReg", "==", "", ")", "{", "if", "(", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "return", ";", "}", "if", "(", "!", "", ".", "contains", "(", "SrcReg", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "unsigned", "EltSize", "=", "", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "if", "(", "!", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RC", ")", "%", "", ")", ")", "{", "Opcode", "=", "", ";", "EltSize", "=", "", ";", "}", "else", "{", "Opcode", "=", "", ";", "EltSize", "=", "", ";", "}", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "RI", ".", "getPhysRegClass", "(", "SrcReg", ")", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo139", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52401, "Length": 301, "Cover_Rate": 0.3622141997593261} {"Template_token": ["", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "unsigned", "EltSize", "=", "", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "if", "(", "!", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RC", ")", "%", "", ")", ")", "{", "Opcode", "=", "", ";", "EltSize", "=", "", ";", "}", "else", "{", "Opcode", "=", "", ";", "EltSize", "=", "", ";", "}", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "RI", ".", "getPhysRegClass", "(", "SrcReg", ")", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "}", "ArrayRef", "<", "int16_t", ">", "SubIndices", "=", "RI", ".", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "bool", "Forward", "=", "RI", ".", "getHWRegIndex", "(", "DestReg", ")", "<=", "RI", ".", "getHWRegIndex", "(", "SrcReg", ")", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "SubIndices", ".", "size", "(", ")", ";", "++", "Idx", ")", "{", "unsigned", "SubIdx", ";", "if", "(", "Forward", ")", "SubIdx", "=", "SubIndices", "[", "Idx", "]", ";", "else", "SubIdx", "=", "SubIndices", "[", "SubIndices", ".", "size", "(", ")", "-", "Idx", "-", "", "]", ";", "MachineInstrBuilder", "Builder", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubIdx", ")", ")", ";", "Builder", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubIdx", ")", ")", ";"], "ground_truth": ["if", "(", "Idx", "==", "", ")", "Builder", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";"], "File": "SIInstrInfo139", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52402, "Length": 333, "Cover_Rate": 0.4007220216606498} {"Template_token": ["", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "DefBB", ")", "return", "true", ";", "}", "else", "{", "int", "NumUse", "=", "", ";", "const", "int", "MaxUseScan", "=", "", ";", "for", "(", "auto", "&", "UseInst", ":", "MRI", ".", "use_nodbg_instructions", "(", "VReg", ")", ")", "{", "if", "(", "UseInst", ".", "getParent", "(", ")", "!=", "DefBB", ")", "return", "true", ";", "if", "(", "NumUse", "++", ">", "MaxUseScan", ")", "return", "true", ";", "}", "}", "const", "int", "MaxInstScan", "=", "", ";", "int", "NumScan", "=", "", ";", "auto", "E", "=", "UseMI", "?", "UseMI", "->", "getIterator", "(", ")", ":", "DefBB", "->", "end", "(", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "DefMI", ".", "getIterator", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "NumScan", "++", ">", "MaxInstScan", ")", "return", "true", ";", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo139", "Func": "execMayBeModifiedBeforeUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52403, "Length": 156, "Cover_Rate": 0.6753246753246753} {"Template_token": ["", "}", "if", "(", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src1", ")", ")", "return", ";", "if", "(", "Opc", "==", "", "&&", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "return", ";", "}", "if", "(", "HasImplicitSGPR", "||", "!", "MI", ".", "isCommutable", "(", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "(", "!", "Src1", ".", "isImm", "(", ")", "&&", "!", "Src1", ".", "isReg", "(", ")", ")", "||", "!", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src0", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "CommutedOpc", "=", "commuteOpcode", "(", "MI", ")", ";", "if", "(", "CommutedOpc", "==", "-", "", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo139", "Func": "legalizeOperandsVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52405, "Length": 220, "Cover_Rate": 0.30386740331491713} {"Template_token": ["", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}"], "ground_truth": ["return", ";"], "File": "SIInstrInfo139", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52406, "Length": 186, "Cover_Rate": 0.5040650406504065} {"Template_token": ["", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}"], "ground_truth": ["assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";"], "File": "SIInstrInfo139", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52408, "Length": 175, "Cover_Rate": 0.44416243654822335} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "default", ":", "return", "nullptr", ";", "case", "", ":", "case", "", ":", "IsF16", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "IsF16", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "{", "int", "Src0Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "&&", "!", "Src0", "->", "isImm", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "MI", ",", "Src0Idx", ",", "*", "Src0", ")", ")", "return", "nullptr", ";", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "(", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ">", "", "||", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src2", ")", ")", "{", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";", "}", "}", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src1", ")", ")", "{", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";"], "ground_truth": ["}"], "File": "SIInstrInfo13", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52409, "Length": 496, "Cover_Rate": 0.5688073394495413} {"Template_token": ["", "unsigned", "NumSubRegs", "=", "RegSize", "/", "", ";", "assert", "(", "NumSubRegs", "%", "", "==", "", "&&", "NumSubRegs", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "NumSubRegs", ";", "Idx", "+=", "", ")", "{", "Register", "CurRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "CurRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurRegLo", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurRegHi", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", "+", "", ")", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegLo", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegHi", ")", ";", "Register", "CurReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurReg", ")", ".", "addReg", "(", "CurRegLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "CurRegHi", ")", ".", "addImm", "(", "", ")", ";", "Register", "NewCondReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "auto", "Cmp", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewCondReg", ")", ".", "addReg", "(", "CurReg", ")", ";", "if", "(", "NumSubRegs", "<=", "", ")", "Cmp", ".", "addReg", "(", "VRsrc", ")", ";", "else", "Cmp", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ",", "", ")", ")", ";", "if", "(", "CondReg", "==", "", ")", "CondReg", "=", "NewCondReg", ";", "else", "{", "Register", "AndReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "CondReg", ")", ".", "addReg", "(", "NewCondReg", ")", ";"], "File": "SIInstrInfo13", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52410, "Length": 307, "Cover_Rate": 0.41152815013404825} {"Template_token": ["", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "SaveExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "XorTermOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "AndOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "LoopBB", ".", "begin", "(", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "ReadlanePieces", ";", "Register", "CondReg", "=", "", ";", "Register", "VRsrc", "=", "Rsrc", ".", "getReg", "(", ")", ";", "unsigned", "VRsrcUndef", "=", "getUndefRegState", "(", "Rsrc", ".", "isUndef", "(", ")", ")", ";", "unsigned", "RegSize", "=", "TRI", "->", "getRegSizeInBits", "(", "Rsrc", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "unsigned", "NumSubRegs", "=", "RegSize", "/", "", ";", "assert", "(", "NumSubRegs", "%", "", "==", "", "&&", "NumSubRegs", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "NumSubRegs", ";", "Idx", "+=", "", ")", "{", "Register", "CurRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "CurRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurRegLo", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurRegHi", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", "+", "", ")", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegLo", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegHi", ")", ";", "Register", "CurReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CurReg", ")", ".", "addReg", "(", "CurRegLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "CurRegHi", ")", ".", "addImm", "(", "", ")", ";", "Register", "NewCondReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "auto", "Cmp", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewCondReg", ")", ".", "addReg", "(", "CurReg", ")", ";", "if", "(", "NumSubRegs", "<=", "", ")", "Cmp", ".", "addReg", "(", "VRsrc", ")", ";", "else", "Cmp", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ",", "", ")", ")", ";", "if", "(", "CondReg", "==", "", ")", "CondReg", "=", "NewCondReg", ";", "else", "{", "Register", "AndReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "CondReg", ")", ".", "addReg", "(", "NewCondReg", ")", ";", "CondReg", "=", "AndReg", ";", "}", "}", "auto", "SRsrcRC", "=", "TRI", "->", "getEquivalentSGPRClass", "(", "MRI", ".", "getRegClass", "(", "VRsrc", ")", ")", ";"], "ground_truth": ["Register", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "SRsrcRC", ")", ";"], "File": "SIInstrInfo13", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52411, "Length": 463, "Cover_Rate": 0.6206434316353887} {"Template_token": ["", "return", "Size", ";", "}", "if", "(", "isVALU", "(", "MI", ")", "||", "isSALU", "(", "MI", ")", ")", "{", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src0Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src1Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src2Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src2Idx", "]", ")", ")", "return", "isVOP3", "(", "MI", ")", "?", "", ":", "(", "DescSize", "+", "", ")", ";", "return", "DescSize", ";", "}", "if", "(", "isMIMG", "(", "MI", ")", ")", "{", "int", "VAddr0Idx", "=", "", "(", "Opc", ",", "", "::", "vaddr0", ")", ";", "if", "(", "VAddr0Idx", "<", "", ")", "return", "", ";"], "ground_truth": ["int", "RSrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";"], "File": "SIInstrInfo13", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52412, "Length": 227, "Cover_Rate": 0.5101123595505618} {"Template_token": ["", "bool", "hasFPClamp", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo13", "Func": "hasFPClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52413, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo13", "Func": "hasFPClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52414, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD", "(", "MI", ")", ")", "return", "true", ";", "if", "(", "MI", ".", "isReturn", "(", ")", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "true", ";", "if", "(", "modifiesModeRegister", "(", "MI", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "File": "SIInstrInfo13", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52415, "Length": 108, "Cover_Rate": 0.6967741935483871} {"Template_token": ["", "bool", "InstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD", "(", "MI", ")", ")", "return", "true", ";", "if", "(", "MI", ".", "isReturn", "(", ")", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "true", ";", "if", "(", "modifiesModeRegister", "(", "MI", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "File": "SIInstrInfo13", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52416, "Length": 129, "Cover_Rate": 0.832258064516129} {"Template_token": ["", "switch", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", "{", "case", "VCCNZ", ":", "case", "VCCZ", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "NumInsts", "<=", "", ";", "}", "case", "SCC_TRUE", ":", "case", "SCC_FALSE", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "", ";", "if", "(", "NumInsts", "%", "", "==", "", ")", "NumInsts", "/=", "", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "isSGPRClass", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo140", "Func": "canInsertSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52421, "Length": 182, "Cover_Rate": 0.7844827586206896} {"Template_token": ["", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "get", "(", "", ")", ";", "Register", "VecReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SubReg", "=", "", "+", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "VecReg", "==", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "VecReg", ",", "SubReg", ")", ",", "RegState", "::", "Undef", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "Implicit", "|", "(", "IsUndef", "?", "RegState", "::", "Undef", ":", "", ")", ")", ";", "const", "int", "ImpDefIdx", "=", "MovRelDesc", ".", "getNumOperands", "(", ")", "+", "MovRelDesc", ".", "getNumImplicitUses", "(", ")", ";", "const", "int", "ImpUseIdx", "=", "ImpDefIdx", "+", "", ";", "MovRel", "->", "tieOperands", "(", "ImpDefIdx", ",", "ImpUseIdx", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "RegLo", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "Register", "RegHi", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "MIBundleBuilder", "Bundler", "(", "MBB", ",", "MI", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "RegLo", ")", ".", "addReg", "(", "RegLo", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "RegHi", ")", ".", "addReg", "(", "RegHi", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Bundler", ".", "append", "(", "MIB", ")", ";", "finalizeBundle", "(", "MBB", ",", "Bundler", ".", "begin", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{"], "ground_truth": ["MI", ".", "setDesc", "(", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ")", ";"], "File": "SIInstrInfo140", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52423, "Length": 397, "Cover_Rate": 0.3007575757575758} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "EXECNZ", ":", "{", "Register", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "InstrInfo", "::", "EXECZ", ":", "{", "Register", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "SReg2", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg2", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "SReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInstrInfo140", "Func": "insertVectorSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52426, "Length": 339, "Cover_Rate": 0.35646687697160884} {"Template_token": ["", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "DestReg", "!=", "", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "SIInstrInfo140", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52427, "Length": 277, "Cover_Rate": 0.678921568627451} {"Template_token": ["", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "DestReg", "!=", "", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MIB", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Define", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo140", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52428, "Length": 269, "Cover_Rate": 0.6593137254901961} {"Template_token": ["", "if", "(", "!", "BaseOp1", ".", "isReg", "(", ")", "||", "!", "BaseOp2", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "BaseOp1", ".", "isIdenticalTo", "(", "BaseOp2", ")", ")", "return", "true", ";", "if", "(", "!", "MI1", ".", "hasOneMemOperand", "(", ")", "||", "!", "MI2", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "auto", "MO1", "=", "*", "MI1", ".", "memoperands_begin", "(", ")", ";", "auto", "MO2", "=", "*", "MI2", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MO1", "->", "getAddrSpace", "(", ")", "!=", "MO2", "->", "getAddrSpace", "(", ")", ")", "return", "false", ";", "auto", "Base1", "=", "MO1", "->", "getValue", "(", ")", ";", "auto", "Base2", "=", "MO2", "->", "getValue", "(", ")", ";", "if", "(", "!", "Base1", "||", "!", "Base2", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI1", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";"], "ground_truth": ["Base1", "=", "GetUnderlyingObject", "(", "Base1", ",", "DL", ")", ";"], "File": "SIInstrInfo140", "Func": "memOpsHaveSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52429, "Length": 160, "Cover_Rate": 0.7239819004524887} {"Template_token": ["", "auto", "MO2", "=", "*", "MI2", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MO1", "->", "getAddrSpace", "(", ")", "!=", "MO2", "->", "getAddrSpace", "(", ")", ")", "return", "false", ";", "auto", "Base1", "=", "MO1", "->", "getValue", "(", ")", ";", "auto", "Base2", "=", "MO2", "->", "getValue", "(", ")", ";", "if", "(", "!", "Base1", "||", "!", "Base2", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI1", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Base1", "=", "GetUnderlyingObject", "(", "Base1", ",", "DL", ")", ";", "Base2", "=", "GetUnderlyingObject", "(", "Base2", ",", "DL", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "UndefValue", ">", "(", "Base1", ")", "||", "isa", "<", "UndefValue", ">", "(", "Base2", ")", ")", "return", "false", ";"], "File": "SIInstrInfo140", "Func": "memOpsHaveSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52430, "Length": 130, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "DiagnosticInfoUnsupported", "IllegalCopy", "(", "MF", "->", "getFunction", "(", ")", ",", "", ",", "DL", ",", "DS_Error", ")", ";", "LLVMContext", "&", "C", "=", "MF", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";"], "ground_truth": ["C", ".", "diagnose", "(", "IllegalCopy", ")", ";"], "File": "SIInstrInfo140", "Func": "reportIllegalCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52431, "Length": 37, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "hasFlatSegmentOffsetBug", "(", ")", "&&", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "false", ";", "unsigned", "N", "=", "", "(", "ST", ",", "Signed", ")", ";", "return", "Signed", "?", "isIntN", "(", "N", ",", "Offset", ")", ":", "isUIntN", "(", "N", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo141", "Func": "isLegalFLATOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52433, "Length": 57, "Cover_Rate": 0.76} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "MI", ".", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";"], "File": "SIInstrInfo141", "Func": "isReallyTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52434, "Length": 41, "Cover_Rate": 0.5540540540540541} {"Template_token": ["", "if", "(", "IsSigned", ")", "{", "int64_t", "D", "=", "", "<<", "(", "NumBits", "-", "", ")", ";", "RemainderOffset", "=", "(", "COffsetVal", "/", "D", ")", "*", "D", ";", "ImmField", "=", "COffsetVal", "-", "RemainderOffset", ";", "}", "else", "if", "(", "COffsetVal", ">=", "", ")", "{", "ImmField", "=", "COffsetVal", "&", "maskTrailingOnes", "<", "uint64_t", ">", "(", "NumBits", ")", ";", "RemainderOffset", "=", "COffsetVal", "-", "ImmField", ";"], "ground_truth": ["}"], "File": "SIInstrInfo141", "Func": "splitFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52436, "Length": 60, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "ImmField", "=", "COffsetVal", "-", "RemainderOffset", ";", "}", "else", "if", "(", "COffsetVal", ">=", "", ")", "{", "ImmField", "=", "COffsetVal", "&", "maskTrailingOnes", "<", "uint64_t", ">", "(", "NumBits", ")", ";", "RemainderOffset", "=", "COffsetVal", "-", "ImmField", ";", "}"], "ground_truth": ["assert", "(", "isLegalFLATOffset", "(", "ImmField", ",", "AddrSpace", ",", "IsSigned", ")", ")", ";"], "File": "SIInstrInfo141", "Func": "splitFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52437, "Length": 46, "Cover_Rate": 0.34074074074074073} {"Template_token": ["", "RS", "->", "enterBasicBlockEnd", "(", "MBB", ")", ";", "Register", "Scav", "=", "RS", "->", "scavengeRegisterBackwards", "(", "", ",", "MachineBasicBlock", "::", "iterator", "(", "GetPC", ")", ",", "false", ",", "", ",", "false", ")", ";", "if", "(", "Scav", ")", "{", "RS", "->", "setRegUsed", "(", "Scav", ")", ";", "MRI", ".", "replaceRegWith", "(", "PCReg", ",", "Scav", ")", ";", "MRI", ".", "clearVirtRegs", "(", ")", ";", "}", "else", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "TRI", "->", "spillEmergencySGPR", "(", "GetPC", ",", "RestoreBB", ",", "", ",", "RS", ")", ";", "MRI", ".", "replaceRegWith", "(", "PCReg", ",", "", ")", ";", "MRI", ".", "clearVirtRegs", "(", ")", ";", "}", "MCSymbol", "*", "DestLabel", "=", "Scav", "?", "DestBB", ".", "getSymbol", "(", ")", ":", "RestoreBB", ".", "getSymbol", "(", ")", ";", "auto", "*", "Offset", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "DestLabel", ",", "MCCtx", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "PostGetPCLabel", ",", "MCCtx", ")", ",", "MCCtx", ")", ";", "auto", "*", "Mask", "=", "MCConstantExpr", "::", "create", "(", "", ",", "MCCtx", ")", ";", "OffsetLo", "->", "setVariableValue", "(", "MCBinaryExpr", "::", "createAnd", "(", "Offset", ",", "Mask", ",", "MCCtx", ")", ")", ";", "auto", "*", "ShAmt", "=", "MCConstantExpr", "::", "create", "(", "", ",", "MCCtx", ")", ";", "OffsetHi", "->", "setVariableValue", "(", "MCBinaryExpr", "::", "createAShr", "(", "Offset", ",", "ShAmt", ",", "MCCtx", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo142", "Func": "insertIndirectBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52443, "Length": 222, "Cover_Rate": 0.4141791044776119} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo142", "Func": "isFoldableCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52444, "Length": 30, "Cover_Rate": 0.4} {"Template_token": ["", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "AddrReg", "&&", "!", "AddrReg", "->", "isFI", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "srsrc", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "LdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "RSrc", "->", "getReg", "(", ")", "!=", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "BaseOps", ".", "push_back", "(", "SOffset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "BaseOp", "=", "AddrReg", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "if", "(", "SOffset", ")", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "if", "(", "!", "BaseOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "if", "(", "!", "OffsetImm", ")", "return", "false", ";", "const", "MachineOperand", "*", "SBaseReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "sbase", ")", ";", "BaseOp", "=", "SBaseReg", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "if", "(", "!", "BaseOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "return", "true", ";", "}", "if", "(", "isFLAT", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "VAddr", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "VAddr", ")", "{", "if", "(", "getNamedOperand", "(", "LdSt", ",", "", "::", "saddr", ")", ")", "return", "false", ";", "BaseOp", "=", "VAddr", ";", "}", "else", "{", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "saddr", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo143", "Func": "getMemOperandsWithOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52445, "Length": 382, "Cover_Rate": 0.4993464052287582} {"Template_token": ["", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src2", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "unsigned", "Src1Reg", "=", "Src1", "->", "getReg", "(", ")", ";", "unsigned", "Src1SubReg", "=", "Src1", "->", "getSubReg", "(", ")", ";", "Src0", "->", "setReg", "(", "Src1Reg", ")", ";", "Src0", "->", "setSubReg", "(", "Src1SubReg", ")", ";", "Src0", "->", "setIsKill", "(", "Src1", "->", "isKill", "(", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "UseMI", ".", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "Src1", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "UseMI", ")", ";", "UseMI", ".", "setDesc", "(", "get", "(", "IsF32", "?", "", ":", "", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";", "if", "(", "DeleteDef", ")", "DefMI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Src2", "->", "isReg", "(", ")", "&&", "Src2", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "if", "(", "!", "Src0", "->", "isImm", "(", ")", "&&", "(", "Src0", "->", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "UseMI", ".", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "Src2", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "UseMI", ")", ";", "UseMI", ".", "setDesc", "(", "get", "(", "IsF32", "?", "", ":", "", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";", "if", "(", "DeleteDef", ")", "DefMI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo145", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52446, "Length": 435, "Cover_Rate": 0.5215827338129496} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo15", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52449, "Length": 241, "Cover_Rate": 0.5489749430523918} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo15", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52450, "Length": 178, "Cover_Rate": 0.4054669703872437} {"Template_token": ["", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIInstrInfo17", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52453, "Length": 128, "Cover_Rate": 0.3047619047619048} {"Template_token": ["", "void", "InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";"], "ground_truth": ["if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{"], "File": "SIInstrInfo17", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52454, "Length": 149, "Cover_Rate": 0.3547619047619048} {"Template_token": ["", "case", "", ":", "Count", "=", "", ";", "break", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "ResultRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Count", ";", "++", "i", ")", "{", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "&", "NewMI", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "NewOpcode", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Offset", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Rsrc", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "i", "<<", "", ")", ".", "addImm", "(", "Glc", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "*", "Inst", ".", "memoperands_begin", "(", ")", ")", ";", "auto", "&", "NewDestOp", "=", "NewMI", ".", "getOperand", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "ResultRegs", ".", "push_back", "(", "buildExtractSubReg", "(", "MII", ",", "MRI", ",", "NewDestOp", ",", "&", "", ",", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ",", "&", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo17", "Func": "splitScalarBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52456, "Length": 177, "Cover_Rate": 0.3782051282051282} {"Template_token": ["", "break", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "ResultRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Count", ";", "++", "i", ")", "{", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "&", "NewMI", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "NewOpcode", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Offset", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Rsrc", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "i", "<<", "", ")", ".", "addImm", "(", "Glc", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "*", "Inst", ".", "memoperands_begin", "(", ")", ")", ";", "auto", "&", "NewDestOp", "=", "NewMI", ".", "getOperand", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "ResultRegs", ".", "push_back", "(", "buildExtractSubReg", "(", "MII", ",", "MRI", ",", "NewDestOp", ",", "&", "", ",", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ",", "&", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo17", "Func": "splitScalarBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52457, "Length": 170, "Cover_Rate": 0.36324786324786323} {"Template_token": ["", "unsigned", "InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "Opc", ")", ";", "unsigned", "DescSize", "=", "Desc", ".", "getSize", "(", ")", ";", "if", "(", "DescSize", "!=", "", "&&", "DescSize", "!=", "", ")", "return", "DescSize", ";", "if", "(", "isFixedSize", "(", "MI", ")", ")", "return", "DescSize", ";", "if", "(", "isVALU", "(", "MI", ")", "||", "isSALU", "(", "MI", ")", ")", "{", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src0Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", "return", "", ";"], "File": "SIInstrInfo18", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52458, "Length": 120, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "unsigned", "InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getMCOpcodeFromPseudo", "(", "Opc", ")", ";", "unsigned", "DescSize", "=", "Desc", ".", "getSize", "(", ")", ";", "if", "(", "DescSize", "!=", "", "&&", "DescSize", "!=", "", ")", "return", "DescSize", ";", "if", "(", "isFixedSize", "(", "MI", ")", ")", "return", "DescSize", ";", "if", "(", "isVALU", "(", "MI", ")", "||", "isSALU", "(", "MI", ")", ")", "{", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src0Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src0Idx", "]", ")", ")", "return", "", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src1Idx", "]", ")", ")", "return", "", ";", "return", "", ";", "}", "if", "(", "DescSize", "==", "", ")", "return", "", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "return", "", ";"], "ground_truth": ["case", "TargetOpcode", "::", "BUNDLE", ":"], "File": "SIInstrInfo18", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52459, "Length": 210, "Cover_Rate": 0.7291666666666666} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "if", "(", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "!", "(", "Imm", "&", "", ")", ")", "{", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Imm", ">>", "", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "uint32_t", "Trunc", "=", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ";", "return", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo18", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52460, "Length": 112, "Cover_Rate": 0.32941176470588235} {"Template_token": ["", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "true", ";", "for", "(", "const", "MachineMemOperand", "*", "MMO", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "if", "(", "MMO", "->", "getAddrSpace", "(", ")", "==", "ST", ".", "getAS", "(", ")", ".", "FLAT_ADDRESS", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo18", "Func": "mayAccessFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52461, "Length": 48, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "int64_t", "Offset0", ",", "Offset1", ";", "if", "(", "getMemOpBaseRegImmOfs", "(", "MIa", ",", "BaseReg0", ",", "Offset0", ",", "&", "RI", ")", "&&", "getMemOpBaseRegImmOfs", "(", "MIb", ",", "BaseReg1", ",", "Offset1", ",", "&", "RI", ")", ")", "{", "assert", "(", "MIa", "->", "hasOneMemOperand", "(", ")", "&&", "MIb", "->", "hasOneMemOperand", "(", ")", "&&", "", ")", ";", "unsigned", "Width0", "=", "(", "*", "MIa", "->", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "unsigned", "Width1", "=", "(", "*", "MIb", "->", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "if", "(", "BaseReg0", "==", "BaseReg1", "&&", "offsetsDoNotOverlap", "(", "Width0", ",", "Offset0", ",", "Width1", ",", "Offset1", ")", ")", "{", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo19", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52462, "Length": 104, "Cover_Rate": 0.8125} {"Template_token": ["", "assert", "(", "MIa", "->", "hasOneMemOperand", "(", ")", "&&", "MIb", "->", "hasOneMemOperand", "(", ")", "&&", "", ")", ";", "unsigned", "Width0", "=", "(", "*", "MIa", "->", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "unsigned", "Width1", "=", "(", "*", "MIb", "->", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "if", "(", "BaseReg0", "==", "BaseReg1", "&&", "offsetsDoNotOverlap", "(", "Width0", ",", "Offset0", ",", "Width1", ",", "Offset1", ")", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo19", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52463, "Length": 71, "Cover_Rate": 0.5546875} {"Template_token": ["", "if", "(", "hasModifiersSet", "(", "*", "UseMI", ",", "", "::", "src0_modifiers", ")", "||", "hasModifiersSet", "(", "*", "UseMI", ",", "", "::", "src1_modifiers", ")", "||", "hasModifiersSet", "(", "*", "UseMI", ",", "", "::", "src2_modifiers", ")", ")", "{", "return", "false", ";", "}", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "*", "UseMI", ",", "", "::", "src0", ")", ";", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "*", "UseMI", ",", "", "::", "src1", ")", ";", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "*", "UseMI", ",", "", "::", "src2", ")", ";", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src2", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "UseMI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", "->", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "unsigned", "Src1Reg", "=", "Src1", "->", "getReg", "(", ")", ";", "unsigned", "Src1SubReg", "=", "Src1", "->", "getSubReg", "(", ")", ";", "Src0", "->", "setReg", "(", "Src1Reg", ")", ";", "Src0", "->", "setSubReg", "(", "Src1SubReg", ")", ";", "Src0", "->", "setIsKill", "(", "Src1", "->", "isKill", "(", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "UseMI", "->", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "}", "Src1", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "*", "UseMI", ")", ";", "UseMI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "DeleteDef", ")", "DefMI", "->", "eraseFromParent", "(", ")", ";"], "File": "SIInstrInfo19", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52464, "Length": 303, "Cover_Rate": 0.49835526315789475} {"Template_token": ["", "uint8_t", "Offset0", "=", "Offset0Imm", "->", "getImm", "(", ")", ";", "uint8_t", "Offset1", "=", "Offset1Imm", "->", "getImm", "(", ")", ";", "if", "(", "Offset1", ">", "Offset0", "&&", "Offset1", "-", "Offset0", "==", "", ")", "{", "unsigned", "EltSize", ";", "if", "(", "LdSt", "->", "mayLoad", "(", ")", ")", "EltSize", "=", "getOpRegClass", "(", "*", "LdSt", ",", "", ")", "->", "getSize", "(", ")", "/", "", ";", "else", "{", "assert", "(", "LdSt", "->", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "EltSize", "=", "getOpRegClass", "(", "*", "LdSt", ",", "Data0Idx", ")", "->", "getSize", "(", ")", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo19", "Func": "getMemOpBaseRegImmOfs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52465, "Length": 140, "Cover_Rate": 0.30042918454935624} {"Template_token": ["", "uint64_t", "Rsrc23", "=", "getDefaultRsrcDataFormat", "(", ")", "|", "", "|", "", ";", "uint64_t", "EltSizeValue", "=", "Log2_32", "(", "ST", ".", "getMaxPrivateElementSize", "(", ")", ")", "-", "", ";", "Rsrc23", "|=", "(", "EltSizeValue", "<<", "", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "Rsrc23", "&=", "~", "", ";", "return", "Rsrc23", ";"], "ground_truth": ["}"], "File": "SIInstrInfo19", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52466, "Length": 54, "Cover_Rate": 0.7941176470588235} {"Template_token": ["", "uint64_t", "Rsrc23", "=", "getDefaultRsrcDataFormat", "(", ")", "|", "", "|", "", ";"], "ground_truth": ["uint64_t", "EltSizeValue", "=", "Log2_32", "(", "ST", ".", "getMaxPrivateElementSize", "(", ")", ")", "-", "", ";"], "File": "SIInstrInfo19", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52467, "Length": 25, "Cover_Rate": 0.36764705882352944} {"Template_token": ["", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "unsigned", "Opcode", "=", "getSGPRSpillRestoreOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo19", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52468, "Length": 177, "Cover_Rate": 0.5765472312703583} {"Template_token": ["", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "unsigned", "Opcode", "=", "getSGPRSpillRestoreOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo19", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52469, "Length": 93, "Cover_Rate": 0.30293159609120524} {"Template_token": ["", "if", "(", "isSMRD", "(", "*", "FirstLdSt", ")", "&&", "isSMRD", "(", "*", "SecondLdSt", ")", ")", "return", "true", ";"], "ground_truth": ["return", "(", "isMUBUF", "(", "*", "FirstLdSt", ")", "||", "isMTBUF", "(", "*", "FirstLdSt", ")", ")", "&&", "(", "isMUBUF", "(", "*", "SecondLdSt", ")", "||", "isMTBUF", "(", "*", "SecondLdSt", ")", ")", ";"], "File": "SIInstrInfo19", "Func": "shouldClusterLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52470, "Length": 46, "Cover_Rate": 0.5054945054945055} {"Template_token": ["", "bool", "InstrInfo", "::", "shouldClusterLoads", "(", "MachineInstr", "*", "FirstLdSt", ",", "MachineInstr", "*", "SecondLdSt", ",", "unsigned", "NumLoads", ")", "const", "{", "if", "(", "NumLoads", ">", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "isDS", "(", "*", "FirstLdSt", ")", "&&", "isDS", "(", "*", "SecondLdSt", ")", ")", "return", "true", ";"], "File": "SIInstrInfo19", "Func": "shouldClusterLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52471, "Length": 44, "Cover_Rate": 0.4835164835164835} {"Template_token": ["", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "unsigned", "Opcode", "=", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";"], "ground_truth": ["unsigned", "Opcode", "=", "getVGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";"], "File": "SIInstrInfo19", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52472, "Length": 129, "Cover_Rate": 0.39090909090909093} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "MRI", ",", "MO", ",", "getOpSize", "(", "Opcode", ",", "OpIdx", ")", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "SGPRUsed", ")", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "else", "{", "++", "ConstantBusCount", ";", "}", "}", "}", "if", "(", "ConstantBusCount", ">", "", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "", "||", "Desc", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", "->", "getOperand", "(", "Src2Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src1", ".", "isReg", "(", ")", "&&", "Src2", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "compareMachineOp", "(", "Src0", ",", "Src1", ")", "&&", "!", "compareMachineOp", "(", "Src0", ",", "Src2", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "}", "if", "(", "!", "isGenericOpcode", "(", "Opcode", ")", "&&", "!", "isSALU", "(", "Opcode", ")", "&&", "!", "isSMRD", "(", "Opcode", ")", ")", "{", "const", "MachineOperand", "*", "Exec", "=", "MI", "->", "findRegisterUseOperand", "(", "", ")", ";", "if", "(", "!", "Exec", "||", "!", "Exec", "->", "isImplicit", "(", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo19", "Func": "verifyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52473, "Length": 248, "Cover_Rate": 0.3159235668789809} {"Template_token": ["", "void", "InstrInfo", "::", "addSCCDefUsersToVALUWorklist", "(", "MachineInstr", "&", "SCCDefInst", ",", "SetVectorType", "&", "Worklist", ")", "const", "{", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "MachineBasicBlock", "::", "iterator", "(", "SCCDefInst", ")", ",", "SCCDefInst", ".", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "findRegisterDefOperandIdx", "(", "", ",", "false", ",", "false", ",", "&", "RI", ")", "!=", "-", "", ")", "return", ";", "if", "(", "MI", ".", "findRegisterUseOperandIdx", "(", "", ",", "false", ",", "&", "RI", ")", "!=", "-", "", ")", "Worklist", ".", "insert", "(", "&", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "addSCCDefUsersToVALUWorklist", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52474, "Length": 89, "Cover_Rate": 0.9468085106382979} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", ";", "MachineInstrBuilder", "Inst32", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Op32", ")", ")", ";", "int", "Op32DstIdx", "=", "", "(", "Op32", ",", "", "::", "vdst", ")", ";", "if", "(", "Op32DstIdx", "!=", "-", "", ")", "{", "Inst32", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "}", "Inst32", ".", "add", "(", "*", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "add", "(", "*", "Src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "int", "Op32Src2Idx", "=", "", "(", "Op32", ",", "", "::", "src2", ")", ";", "if", "(", "Op32Src2Idx", "!=", "-", "", ")", "{", "Inst32", ".", "add", "(", "*", "Src2", ")", ";", "}", "else", "{", "copyFlagsToImplicitVCC", "(", "*", "Inst32", ",", "*", "Src2", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "buildShrunkInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52475, "Length": 189, "Cover_Rate": 0.84375} {"Template_token": ["", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "getAddNoCarry", "(", "Entry", ",", "Insert", ",", "DL", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "TIDReg", ")", ";"], "File": "SIInstrInfo1", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52476, "Length": 251, "Cover_Rate": 0.39589905362776023} {"Template_token": ["", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "getAddNoCarry", "(", "Entry", ",", "Insert", ",", "DL", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TIDReg", ")", ";"], "File": "SIInstrInfo1", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52477, "Length": 244, "Cover_Rate": 0.38485804416403785} {"Template_token": ["", "if", "(", "Src1", "&&", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", "->", "getReg", "(", ")", ")", "||", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", ")", "return", "false", ";", "if", "(", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", ")", "return", "false", ";", "if", "(", "!", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "return", "!", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", "&&", "!", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52478, "Length": 90, "Cover_Rate": 0.30927835051546393} {"Template_token": ["", "unsigned", "Width0", "=", "(", "*", "MIa", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "unsigned", "Width1", "=", "(", "*", "MIb", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "if", "(", "offsetsDoNotOverlap", "(", "Width0", ",", "Offset0", ",", "Width1", ",", "Offset1", ")", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52479, "Length": 50, "Cover_Rate": 0.3472222222222222} {"Template_token": ["", "}", "unsigned", "Width0", "=", "(", "*", "MIa", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "unsigned", "Width1", "=", "(", "*", "MIb", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";"], "ground_truth": ["if", "(", "offsetsDoNotOverlap", "(", "Width0", ",", "Offset0", ",", "Width1", ",", "Offset1", ")", ")", "{"], "File": "SIInstrInfo1", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52480, "Length": 47, "Cover_Rate": 0.3263888888888889} {"Template_token": ["", "MachineInstr", "*", "InstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MBB", ",", "MachineInstr", "&", "MI", ",", "LiveVariables", "*", "LV", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "IsF16", "=", "false", ";", "bool", "IsFMA", "=", "Opc", "==", "", "||", "Opc", "==", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "return", "nullptr", ";", "case", "", ":", "IsF16", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "IsF16", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "{", "int", "Src0Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "&&", "!", "Src0", "->", "isImm", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "MI", ",", "Src0Idx", ",", "*", "Src0", ")", ")", "return", "nullptr", ";", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "if", "(", "!", "IsFMA", "&&", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "(", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src2", ")", ")", "{", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "", ":", "", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52481, "Length": 384, "Cover_Rate": 0.540084388185654} {"Template_token": ["", "const", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "&&", "!", "Src0", "->", "isImm", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "MI", ",", "Src0Idx", ",", "*", "Src0", ")", ")", "return", "nullptr", ";", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "if", "(", "!", "IsFMA", "&&", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "(", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src2", ")", ")", "{", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "", ":", "", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";", "}", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src1", ")", ")", "{", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "", ":", "", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "}", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src0", ")", ")", "{", "if", "(", "isOperandLegal", "(", "MI", ",", "", "(", "", ",", "", "::", "src0", ")", ",", "Src1", ")", ")", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "", ":", "", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52482, "Length": 414, "Cover_Rate": 0.5822784810126582} {"Template_token": ["", "static", "void", "copyFlagsToImplicitVCC", "(", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Orig", ")", "{"], "ground_truth": ["for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{"], "File": "SIInstrInfo1", "Func": "copyFlagsToImplicitVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52483, "Length": 27, "Cover_Rate": 0.3698630136986301} {"Template_token": ["", "for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Use", ".", "isUse", "(", ")", "&&", "Use", ".", "getReg", "(", ")", "==", "", ")", "{"], "File": "SIInstrInfo1", "Func": "copyFlagsToImplicitVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52484, "Length": 30, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "unsigned", "SRsrcSub1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrcSub2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrcSub3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub0", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub1", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub2", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub3", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrc", ")", ".", "addReg", "(", "SRsrcSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcSub1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcSub2", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcSub3", ")", ".", "addImm", "(", "", ")", ";", "Rsrc", ".", "setReg", "(", "SRsrc", ")", ";", "Rsrc", ".", "setIsKill", "(", "true", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondReg0", ")", ".", "addReg", "(", "SRsrc", ",", "", ",", "", ")", ".", "addReg", "(", "VRsrc", ",", "", ",", "", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondReg1", ")", ".", "addReg", "(", "SRsrc", ",", "", ",", "", ")", ".", "addReg", "(", "VRsrc", ",", "", ",", "", ")", ";"], "File": "SIInstrInfo1", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52485, "Length": 296, "Cover_Rate": 0.48925619834710743} {"Template_token": ["", "unsigned", "SRsrcSub3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub0", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub1", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub2", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcSub3", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrc", ")", ".", "addReg", "(", "SRsrcSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcSub1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcSub2", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcSub3", ")", ".", "addImm", "(", "", ")", ";", "Rsrc", ".", "setReg", "(", "SRsrc", ")", ";", "Rsrc", ".", "setIsKill", "(", "true", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondReg0", ")", ".", "addReg", "(", "SRsrc", ",", "", ",", "", ")", ".", "addReg", "(", "VRsrc", ",", "", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "CondReg1", ")", ".", "addReg", "(", "SRsrc", ",", "", ",", "", ")", ".", "addReg", "(", "VRsrc", ",", "", ",", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "AndCond", ")", ".", "addReg", "(", "CondReg0", ")", ".", "addReg", "(", "CondReg1", ")", ";", "MRI", ".", "setSimpleHint", "(", "SaveExec", ",", "AndCond", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SaveExec", ")", ".", "addReg", "(", "AndCond", ",", "RegState", "::", "Kill", ")", ";", "I", "=", "LoopBB", ".", "end", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "File": "SIInstrInfo1", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52486, "Length": 374, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "static", "std", "::", "tuple", "<", "unsigned", ",", "unsigned", ">", "extractRsrcPtr", "(", "const", "InstrInfo", "&", "TII", ",", "MachineInstr", "&", "MI", ",", "MachineOperand", "&", "Rsrc", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "RsrcPtr", "=", "TII", ".", "buildExtractSubReg", "(", "MI", ",", "MRI", ",", "Rsrc", ",", "&", "", ",", "", ",", "&", "", ")", ";", "unsigned", "Zero64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrcFormatLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrcFormatHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "NewSRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["uint64_t", "RsrcDataFormat", "=", "TII", ".", "getDefaultRsrcDataFormat", "(", ")", ";"], "File": "SIInstrInfo1", "Func": "extractRsrcPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52487, "Length": 132, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "std", "::", "tuple", "<", "unsigned", ",", "unsigned", ">", "extractRsrcPtr", "(", "const", "InstrInfo", "&", "TII", ",", "MachineInstr", "&", "MI", ",", "MachineOperand", "&", "Rsrc", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "RsrcPtr", "=", "TII", ".", "buildExtractSubReg", "(", "MI", ",", "MRI", ",", "Rsrc", ",", "&", "", ",", "", ",", "&", "", ")", ";", "unsigned", "Zero64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrcFormatLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "SRsrcFormatHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "NewSRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "uint64_t", "RsrcDataFormat", "=", "TII", ".", "getDefaultRsrcDataFormat", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Zero64", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcFormatLo", ")", ".", "addImm", "(", "RsrcDataFormat", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "SRsrcFormatHi", ")", ".", "addImm", "(", "RsrcDataFormat", ">>", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "NewSRsrc", ")", ".", "addReg", "(", "Zero64", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcFormatLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SRsrcFormatHi", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo1", "Func": "extractRsrcPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52488, "Length": 269, "Cover_Rate": 0.8733766233766234} {"Template_token": ["", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "false", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "false", ";", "return", "fixCommutedOpIndices", "(", "SrcOpIdx0", ",", "SrcOpIdx1", ",", "Src0Idx", ",", "Src1Idx", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "findCommutedOpIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52489, "Length": 45, "Cover_Rate": 0.4326923076923077} {"Template_token": ["", "if", "(", "!", "Desc", ".", "isCommutable", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "Desc", ".", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "if", "(", "Src0Idx", "==", "-", "", ")", "return", "false", ";", "int", "Src1Idx", "=", "", "(", "Opc", ",", "", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["return", "fixCommutedOpIndices", "(", "SrcOpIdx0", ",", "SrcOpIdx1", ",", "Src0Idx", ",", "Src1Idx", ")", ";"], "File": "SIInstrInfo1", "Func": "findCommutedOpIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52490, "Length": 77, "Cover_Rate": 0.7403846153846154} {"Template_token": ["", "UseMI", ".", "setDesc", "(", "get", "(", "IsF32", "?", "", ":", "", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";", "if", "(", "DeleteDef", ")", "DefMI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Src2", "->", "isReg", "(", ")", "&&", "Src2", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "bool", "Src0Inlined", "=", "false", ";", "if", "(", "Src0", "->", "isReg", "(", ")", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Src0", "->", "getReg", "(", ")", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", "&&", "isInlineConstant", "(", "Def", "->", "getOperand", "(", "", ")", ")", "&&", "MRI", "->", "hasOneUse", "(", "Src0", "->", "getReg", "(", ")", ")", ")", "{", "Src0", "->", "ChangeToImmediate", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "Src0Inlined", "=", "true", ";", "}", "else", "if", "(", "(", "RI", ".", "isPhysicalRegister", "(", "Src0", "->", "getReg", "(", ")", ")", "&&", "RI", ".", "isSGPRClass", "(", "RI", ".", "getPhysRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "||", "(", "RI", ".", "isVirtualRegister", "(", "Src0", "->", "getReg", "(", ")", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "}", "if", "(", "Src1", "->", "isReg", "(", ")", "&&", "!", "Src0Inlined", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Src1", "->", "getReg", "(", ")", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", "&&", "isInlineConstant", "(", "Def", "->", "getOperand", "(", "", ")", ")", "&&", "MRI", "->", "hasOneUse", "(", "Src1", "->", "getReg", "(", ")", ")", "&&", "commuteInstruction", "(", "UseMI", ")", ")", "{", "Src0", "->", "ChangeToImmediate", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "(", "RI", ".", "isPhysicalRegister", "(", "Src1", "->", "getReg", "(", ")", ")", "&&", "RI", ".", "isSGPRClass", "(", "RI", ".", "getPhysRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "||", "(", "RI", ".", "isVirtualRegister", "(", "Src1", "->", "getReg", "(", ")", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "}", "const", "int64_t", "Imm", "=", "ImmOp", "->", "getImm", "(", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "UseMI", ".", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "Src2", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "UseMI", ")", ";", "UseMI", ".", "setDesc", "(", "get", "(", "IsF32", "?", "", ":", "", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";", "if", "(", "DeleteDef", ")", "DefMI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52491, "Length": 461, "Cover_Rate": 0.45643564356435645} {"Template_token": ["", "}", "else", "if", "(", "(", "RI", ".", "isPhysicalRegister", "(", "Src0", "->", "getReg", "(", ")", ")", "&&", "RI", ".", "isSGPRClass", "(", "RI", ".", "getPhysRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "||", "(", "RI", ".", "isVirtualRegister", "(", "Src0", "->", "getReg", "(", ")", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "}", "if", "(", "Src1", "->", "isReg", "(", ")", "&&", "!", "Src0Inlined", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Src1", "->", "getReg", "(", ")", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", "&&", "isInlineConstant", "(", "Def", "->", "getOperand", "(", "", ")", ")", "&&", "MRI", "->", "hasOneUse", "(", "Src1", "->", "getReg", "(", ")", ")", "&&", "commuteInstruction", "(", "UseMI", ")", ")", "{", "Src0", "->", "ChangeToImmediate", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "(", "RI", ".", "isPhysicalRegister", "(", "Src1", "->", "getReg", "(", ")", ")", "&&", "RI", ".", "isSGPRClass", "(", "RI", ".", "getPhysRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "||", "(", "RI", ".", "isVirtualRegister", "(", "Src1", "->", "getReg", "(", ")", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "}", "const", "int64_t", "Imm", "=", "ImmOp", "->", "getImm", "(", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "UseMI", ".", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "Src2", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "UseMI", ")", ";", "UseMI", ".", "setDesc", "(", "get", "(", "IsF32", "?", "", ":", "", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";", "if", "(", "DeleteDef", ")", "DefMI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52492, "Length": 329, "Cover_Rate": 0.32574257425742575} {"Template_token": ["", "case", "PseudoSourceValue", "::", "GOT", ":", "case", "PseudoSourceValue", "::", "JumpTable", ":", "case", "PseudoSourceValue", "::", "GlobalValueCallEntry", ":", "case", "PseudoSourceValue", "::", "ExternalSymbolCallEntry", ":"], "ground_truth": ["case", "PseudoSourceValue", "::", "TargetCustom", ":"], "File": "SIInstrInfo1", "Func": "getAddressSpaceForPseudoSourceKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52493, "Length": 25, "Cover_Rate": 0.3472222222222222} {"Template_token": ["", "case", "PseudoSourceValue", "::", "ConstantPool", ":", "case", "PseudoSourceValue", "::", "GOT", ":", "case", "PseudoSourceValue", "::", "JumpTable", ":", "case", "PseudoSourceValue", "::", "GlobalValueCallEntry", ":", "case", "PseudoSourceValue", "::", "ExternalSymbolCallEntry", ":", "case", "PseudoSourceValue", "::", "TargetCustom", ":"], "ground_truth": ["return", "AS", "::", "CONSTANT_ADDRESS", ";"], "File": "SIInstrInfo1", "Func": "getAddressSpaceForPseudoSourceKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52494, "Length": 35, "Cover_Rate": 0.4861111111111111} {"Template_token": ["", "if", "(", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";", "}", "return", "RsrcDataFormat", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52495, "Length": 25, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52496, "Length": 41, "Cover_Rate": 0.5942028985507246} {"Template_token": ["", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src1Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src1Idx", "]", ")", ")", "return", "DescSize", "+", "", ";", "int", "Src2Idx", "=", "", "(", "Opc", ",", "", "::", "src2", ")", ";", "if", "(", "Src2Idx", "==", "-", "", ")", "return", "DescSize", ";", "if", "(", "isLiteralConstantLike", "(", "MI", ".", "getOperand", "(", "Src2Idx", ")", ",", "Desc", ".", "OpInfo", "[", "Src2Idx", "]", ")", ")", "return", "DescSize", "+", "", ";", "return", "DescSize", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleSize", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ";"], "File": "SIInstrInfo1", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52497, "Length": 150, "Cover_Rate": 0.4716981132075472} {"Template_token": ["", "return", "DescSize", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleSize", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "default", ":", "return", "DescSize", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52498, "Length": 104, "Cover_Rate": 0.3270440251572327} {"Template_token": ["", "unsigned", "Opc", "=", "LdSt", ".", "getOpcode", "(", ")", ";", "if", "(", "isDS", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "if", "(", "OffsetImm", ")", "{", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "addr", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "assert", "(", "BaseOp", "->", "isReg", "(", ")", "&&", "", "", ")", ";", "return", "true", ";", "}", "const", "MachineOperand", "*", "Offset0Imm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset0", ")", ";", "const", "MachineOperand", "*", "Offset1Imm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset1", ")", ";", "uint8_t", "Offset0", "=", "Offset0Imm", "->", "getImm", "(", ")", ";", "uint8_t", "Offset1", "=", "Offset1Imm", "->", "getImm", "(", ")", ";", "if", "(", "Offset1", ">", "Offset0", "&&", "Offset1", "-", "Offset0", "==", "", ")", "{", "unsigned", "EltSize", ";", "if", "(", "LdSt", ".", "mayLoad", "(", ")", ")", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "", ")", ")", "/", "", ";", "else", "{", "assert", "(", "LdSt", ".", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", ")", "/", "", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "addr", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "assert", "(", "BaseOp", "->", "isReg", "(", ")", "&&", "", "", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "return", "false", ";", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";"], "ground_truth": ["const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";"], "File": "SIInstrInfo1", "Func": "getMemOperandWithOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52499, "Length": 322, "Cover_Rate": 0.5513698630136986} {"Template_token": ["", "default", ":", "return", "", ";", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "+", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "getNumWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52500, "Length": 23, "Cover_Rate": 0.5} {"Template_token": ["", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "+", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "getNumWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52501, "Length": 18, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "static", "TargetInstrInfo", "::", "RegSubRegPair", "getRegOrUndef", "(", "const", "MachineOperand", "&", "RegOpnd", ")", "{", "assert", "(", "RegOpnd", ".", "isReg", "(", ")", ")", ";"], "ground_truth": ["return", "RegOpnd", ".", "isUndef", "(", ")", "?", "TargetInstrInfo", "::", "RegSubRegPair", "(", ")", ":"], "File": "SIInstrInfo1", "Func": "getRegOrUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52502, "Length": 34, "Cover_Rate": 0.85} {"Template_token": ["", "return", "RegOpnd", ".", "isUndef", "(", ")", "?", "TargetInstrInfo", "::", "RegSubRegPair", "(", ")", ":", "getRegSubRegPair", "(", "RegOpnd", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "getRegOrUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52503, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", "/", "", ";", "I", "<", "E", ";", "++", "I", ")", "if", "(", "MI", ".", "getOperand", "(", "", "+", "", "*", "I", "+", "", ")", ".", "getImm", "(", ")", "==", "SubReg", ")", "{", "auto", "&", "RegOp", "=", "MI", ".", "getOperand", "(", "", "+", "", "*", "I", ")", ";", "return", "getRegOrUndef", "(", "RegOp", ")", ";", "}"], "ground_truth": ["return", "TargetInstrInfo", "::", "RegSubRegPair", "(", ")", ";"], "File": "SIInstrInfo1", "Func": "getRegSequenceSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52504, "Length": 79, "Cover_Rate": 0.7596153846153846} {"Template_token": ["", "}", "Rsrc23", "|=", "UINT64_C", "(", "", ")", "<<", "", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "Rsrc23", "&=", "~", "", ";", "return", "Rsrc23", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52505, "Length": 31, "Cover_Rate": 0.34065934065934067} {"Template_token": ["", "if", "(", "Op1", ".", "isUndef", "(", ")", ")", "return", "nullptr", ";", "RSR", "=", "getRegSubRegPair", "(", "Op1", ")", ";", "DefInst", "=", "MRI", ".", "getVRegDef", "(", "RSR", ".", "Reg", ")", ";", "}", "break", ";", "}", "default", ":", "if", "(", "followSubRegDef", "(", "*", "MI", ",", "RSR", ")", ")", "{", "if", "(", "!", "RSR", ".", "Reg", ")", "return", "nullptr", ";", "DefInst", "=", "MRI", ".", "getVRegDef", "(", "RSR", ".", "Reg", ")", ";", "}", "}"], "ground_truth": ["if", "(", "!", "DefInst", ")", "return", "MI", ";"], "File": "SIInstrInfo1", "Func": "getVRegSubRegDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52506, "Length": 77, "Cover_Rate": 0.3737864077669903} {"Template_token": ["", "bool", "InstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD", "(", "MI", ")", ")", "return", "true", ";"], "File": "SIInstrInfo1", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52507, "Length": 37, "Cover_Rate": 0.3557692307692308} {"Template_token": ["", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD", "(", "MI", ")", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo1", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52508, "Length": 68, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "bool", "InstrInfo", "::", "isAlwaysGDS", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "File": "SIInstrInfo1", "Func": "isAlwaysGDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52509, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "bool", "InstrInfo", "::", "isAlwaysGDS", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";"], "File": "SIInstrInfo1", "Func": "isAlwaysGDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52510, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "int", "Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "sbase", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["const", "auto", "RCID", "=", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", "[", "Idx", "]", ".", "RegClass", ";"], "File": "SIInstrInfo1", "Func": "isBufferSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52511, "Length": 43, "Cover_Rate": 0.5512820512820513} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "int32_t", "Trunc", "=", "static_cast", "<", "int32_t", ">", "(", "Imm", ")", ";", "return", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "(", "MO", ".", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Imm", ")", "||", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "if", "(", "!", "(", "Imm", "&", "", ")", ")", "{", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Imm", ">>", "", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "uint32_t", "Trunc", "=", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ";", "return", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52512, "Length": 242, "Cover_Rate": 0.7202380952380952} {"Template_token": ["", "case", "", ":", "{", "int32_t", "Trunc", "=", "static_cast", "<", "int32_t", ">", "(", "Imm", ")", ";", "return", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "(", "MO", ".", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Imm", ")", "||", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "!", "(", "Imm", "&", "", ")", ")", "{"], "File": "SIInstrInfo1", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52513, "Length": 180, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "if", "(", "!", "Addr", "||", "!", "Addr", "->", "isFI", "(", ")", ")", "return", "", ";", "assert", "(", "!", "MI", ".", "memoperands_empty", "(", ")", "&&", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ")", ";", "FrameIndex", "=", "Addr", "->", "getIndex", "(", ")", ";"], "ground_truth": ["return", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";"], "File": "SIInstrInfo1", "Func": "isStackAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52514, "Length": 64, "Cover_Rate": 0.6336633663366337} {"Template_token": ["", "void", "InstrInfo", "::", "legalizeOperandsSMRD", "(", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstr", "&", "MI", ")", "const", "{", "MachineOperand", "*", "SBase", "=", "getNamedOperand", "(", "MI", ",", "", "::", "sbase", ")", ";", "if", "(", "SBase", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SBase", "->", "getReg", "(", ")", ")", ")", ")", "{"], "ground_truth": ["unsigned", "SGPR", "=", "readlaneVGPRToSGPR", "(", "SBase", "->", "getReg", "(", ")", ",", "MI", ",", "MRI", ")", ";"], "File": "SIInstrInfo1", "Func": "legalizeOperandsSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52517, "Length": 66, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "return", ";", "}", "if", "(", "HasImplicitSGPR", "||", "!", "MI", ".", "isCommutable", "(", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "Src0Idx", "=", "", "(", "Opc", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "(", "!", "Src1", ".", "isImm", "(", ")", "&&", "!", "Src1", ".", "isReg", "(", ")", ")", "||", "!", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src0", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "CommutedOpc", "=", "commuteOpcode", "(", "MI", ")", ";", "if", "(", "CommutedOpc", "==", "-", "", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "MI", ".", "setDesc", "(", "get", "(", "CommutedOpc", ")", ")", ";", "unsigned", "Src0Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "unsigned", "Src0SubReg", "=", "Src0", ".", "getSubReg", "(", ")", ";", "bool", "Src0Kill", "=", "Src0", ".", "isKill", "(", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", ")", "Src0", ".", "ChangeToImmediate", "(", "Src1", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "Src1", ".", "isReg", "(", ")", ")", "{", "Src0", ".", "ChangeToRegister", "(", "Src1", ".", "getReg", "(", ")", ",", "false", ",", "false", ",", "Src1", ".", "isKill", "(", ")", ")", ";", "Src0", ".", "setSubReg", "(", "Src1", ".", "getSubReg", "(", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Src0Reg", ",", "false", ",", "false", ",", "Src0Kill", ")", ";", "Src1", ".", "setSubReg", "(", "Src0SubReg", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "legalizeOperandsVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52518, "Length": 301, "Cover_Rate": 0.4324712643678161} {"Template_token": ["", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "", ")", ";", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIInstrInfo1", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52519, "Length": 307, "Cover_Rate": 0.8319783197831978} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SaveExec", ")", ".", "addReg", "(", "", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", ")", "{", "MRI", ".", "clearKillFlags", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "}", "MachineBasicBlock", "*", "LoopBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";"], "ground_truth": ["LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";"], "File": "SIInstrInfo1", "Func": "loadSRsrcFromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52520, "Length": 179, "Cover_Rate": 0.4508816120906801} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "Inst", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "if", "(", "ST", ".", "hasDLInsts", "(", ")", ")", "{", "unsigned", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "legalizeGenericOperand", "(", "MBB", ",", "MII", ",", "&", "", ",", "Src0", ",", "MRI", ",", "DL", ")", ";", "legalizeGenericOperand", "(", "MBB", ",", "MII", ",", "&", "", ",", "Src1", ",", "MRI", ",", "DL", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "NewDest", ")", ";", "addUsersToMoveToVALUWorklist", "(", "NewDest", ",", "MRI", ",", "Worklist", ")", ";", "}", "else", "{", "bool", "Src0IsSGPR", "=", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ")", ";", "bool", "Src1IsSGPR", "=", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ")", ";", "MachineInstr", "*", "Not", "=", "nullptr", ";", "MachineInstr", "*", "Xor", "=", "nullptr", ";", "unsigned", "Temp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["unsigned", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "SIInstrInfo1", "Func": "lowerScalarXnor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52521, "Length": 263, "Cover_Rate": 0.5166994106090373} {"Template_token": ["", "bool", "InstrInfo", "::", "mayAccessFlatAddressSpace", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "isFLAT", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "true", ";", "for", "(", "const", "MachineMemOperand", "*", "MMO", ":", "MI", ".", "memoperands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "MMO", "->", "getAddrSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "true", ";"], "File": "SIInstrInfo1", "Func": "mayAccessFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52522, "Length": 63, "Cover_Rate": 0.9264705882352942} {"Template_token": ["", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "true", ";", "for", "(", "const", "MachineMemOperand", "*", "MMO", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "if", "(", "MMO", "->", "getAddrSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo1", "Func": "mayAccessFlatAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52523, "Length": 44, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "if", "(", "!", "MI1", ".", "hasOneMemOperand", "(", ")", "||", "!", "MI2", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "auto", "MO1", "=", "*", "MI1", ".", "memoperands_begin", "(", ")", ";", "auto", "MO2", "=", "*", "MI2", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MO1", "->", "getAddrSpace", "(", ")", "!=", "MO2", "->", "getAddrSpace", "(", ")", ")", "return", "false", ";", "auto", "Base1", "=", "MO1", "->", "getValue", "(", ")", ";", "auto", "Base2", "=", "MO2", "->", "getValue", "(", ")", ";", "if", "(", "!", "Base1", "||", "!", "Base2", ")", "return", "false", ";"], "ground_truth": ["const", "MachineFunction", "&", "MF", "=", "*", "MI1", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "SIInstrInfo1", "Func": "memOpsHaveSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52524, "Length": 101, "Cover_Rate": 0.45701357466063347} {"Template_token": ["", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "unsigned", "NewOpc", "=", "Opc", "==", "", "?", "", ":", "", ";", "assert", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "Inst", ".", "RemoveOperand", "(", "", ")", ";", "Inst", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "Inst", ".", "addImplicitDefUseOperands", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "OldDstReg", ",", "ResultReg", ")", ";", "legalizeOperands", "(", "Inst", ",", "MDT", ")", ";"], "ground_truth": ["addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "File": "SIInstrInfo1", "Func": "moveScalarAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52525, "Length": 92, "Cover_Rate": 0.4577114427860697} {"Template_token": ["", "case", "", ":", "if", "(", "ST", ".", "hasDLInsts", "(", ")", ")", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ",", "MDT", ")", ";", "else", "splitScalar64BitXnor", "(", "Worklist", ",", "Inst", ",", "MDT", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ",", "MDT", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ",", "MDT", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitUnaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBCNT", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBFE", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "lowerScalarAbs", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "case", "", ":", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "Inst", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "movePackToVALU", "(", "Worklist", ",", "MRI", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "lowerScalarXnor", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalarNotBinop", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalarNotBinop", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalarBinOpN2", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo1", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52526, "Length": 483, "Cover_Rate": 0.339662447257384} {"Template_token": ["", "EncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "!=", "", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", ")", "Gen", "=", "", ";", "if", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "Gen", "=", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "GFX9", "?", "", ":", "", ";", "if", "(", "ST", ".", "hasUnpackedD16VMem", "(", ")", "&&", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", ")", "Gen", "=", "", ";", "int", "MCOp", "=", "", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";"], "ground_truth": ["if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "", ")", "return", "-", "", ";"], "File": "SIInstrInfo1", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52528, "Length": 121, "Cover_Rate": 0.8013245033112583} {"Template_token": ["", "unsigned", "InstrInfo", "::", "readlaneVGPRToSGPR", "(", "unsigned", "SrcReg", ",", "MachineInstr", "&", "UseMI", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "const", "TargetRegisterClass", "*", "VRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "const", "TargetRegisterClass", "*", "SRC", "=", "RI", ".", "getEquivalentSGPRClass", "(", "VRC", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "SRC", ")", ";", "unsigned", "SubRegs", "=", "RI", ".", "getRegSizeInBits", "(", "*", "VRC", ")", "/", "", ";", "if", "(", "SubRegs", "==", "", ")", "{", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "DstReg", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "SRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "SGPR", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";", "SRegs", ".", "push_back", "(", "SGPR", ")", ";", "}"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ";"], "File": "SIInstrInfo1", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52529, "Length": 215, "Cover_Rate": 0.8113207547169812} {"Template_token": ["", "const", "MachineOperand", "*", "FirstDst", "=", "nullptr", ";", "const", "MachineOperand", "*", "SecondDst", "=", "nullptr", ";", "if", "(", "(", "isMUBUF", "(", "FirstLdSt", ")", "&&", "isMUBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isMTBUF", "(", "FirstLdSt", ")", "&&", "isMTBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isFLAT", "(", "FirstLdSt", ")", "&&", "isFLAT", "(", "SecondLdSt", ")", ")", ")", "{", "const", "unsigned", "MaxGlobalLoadCluster", "=", "", ";", "if", "(", "NumLoads", ">", "MaxGlobalLoadCluster", ")", "return", "false", ";", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdata", ")", ";", "if", "(", "!", "FirstDst", ")", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdata", ")", ";", "if", "(", "!", "SecondDst", ")", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdst", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "sdst", ")", ";"], "ground_truth": ["}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{"], "File": "SIInstrInfo1", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52530, "Length": 174, "Cover_Rate": 0.5102639296187683} {"Template_token": ["", "bool", "InstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "*", "Load0", ",", "SDNode", "*", "Load1", ",", "int64_t", "Offset0", ",", "int64_t", "Offset1", ",", "unsigned", "NumLoads", ")", "const", "{"], "ground_truth": ["assert", "(", "Offset1", ">", "Offset0", "&&", "", ")", ";"], "File": "SIInstrInfo1", "Func": "shouldScheduleLoadsNear", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52531, "Length": 33, "Cover_Rate": 0.673469387755102} {"Template_token": ["", "assert", "(", "Offset1", ">", "Offset0", "&&", "", ")", ";", "return", "(", "NumLoads", "<=", "", "&&", "(", "Offset1", "-", "Offset0", ")", "<", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "shouldScheduleLoadsNear", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52532, "Length": 25, "Cover_Rate": 0.5102040816326531} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "GenInstrInfo", "(", "", ",", "", ")", ",", "RI", "(", "ST", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "SIInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52533, "Length": 28, "Cover_Rate": 0.875} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "GenInstrInfo", "(", "", ",", "", ")", ",", "RI", "(", "ST", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "SIInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52534, "Length": 28, "Cover_Rate": 0.875} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "unsigned", "LoOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "LoOpc", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "unsigned", "HiOpc", "=", "IsAdd", "?", "", ":", "", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "HiOpc", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";"], "File": "SIInstrInfo1", "Func": "splitScalar64BitAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52535, "Length": 276, "Cover_Rate": 0.5338491295938105} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "Src", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "unsigned", "MidReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "SrcSubRC", "=", "RI", ".", "getSubRegClass", "(", "SrcRC", ",", "", ")", ";"], "File": "SIInstrInfo1", "Func": "splitScalar64BitBCNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52536, "Length": 104, "Cover_Rate": 0.3851851851851852} {"Template_token": ["", "if", "(", "BitWidth", "<", "", ")", "{", "unsigned", "MidRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "MidRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "MidRegLo", ")", ".", "addReg", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "BitWidth", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "MidRegHi", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MidRegLo", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "ResultReg", ")", ".", "addReg", "(", "MidRegLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MidRegHi", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["return", ";"], "File": "SIInstrInfo1", "Func": "splitScalar64BitBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52537, "Length": 172, "Cover_Rate": 0.36752136752136755} {"Template_token": ["", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "uint32_t", "Imm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "", ")", ">>", "", ";", "(", "void", ")", "Offset", ";", "assert", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "BitWidth", "<=", "", "&&", "Offset", "==", "", "&&", "", ")", ";", "if", "(", "BitWidth", "<", "", ")", "{", "unsigned", "MidRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "MidRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "MidRegLo", ")", ".", "addReg", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "BitWidth", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "MidRegHi", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "MidRegLo", ")", ";"], "File": "SIInstrInfo1", "Func": "splitScalar64BitBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52538, "Length": 179, "Cover_Rate": 0.38247863247863245} {"Template_token": ["", "MachineInstr", "&", "LoHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "HiHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "Worklist", ".", "insert", "(", "&", "LoHalf", ")", ";", "Worklist", ".", "insert", "(", "&", "HiHalf", ")", ";", "addUsersToMoveToVALUWorklist", "(", "FullDestReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "splitScalar64BitBinaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52539, "Length": 153, "Cover_Rate": 0.3167701863354037} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "Inst", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "Inst", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "Opcode", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "Src0", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "Src1", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "", ",", "Src1SubRC", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "LoHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "HiHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "Worklist", ".", "insert", "(", "&", "LoHalf", ")", ";", "Worklist", ".", "insert", "(", "&", "HiHalf", ")", ";", "addUsersToMoveToVALUWorklist", "(", "FullDestReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "splitScalar64BitBinaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52540, "Length": 439, "Cover_Rate": 0.9089026915113871} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "Opcode", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "Src0", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ":", "&", "", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "LoHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "", ",", "Src0SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "HiHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "Worklist", ".", "insert", "(", "&", "LoHalf", ")", ";", "Worklist", ".", "insert", "(", "&", "HiHalf", ")", ";", "addUsersToMoveToVALUWorklist", "(", "FullDestReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52541, "Length": 287, "Cover_Rate": 0.7653333333333333} {"Template_token": ["", "Op1", "=", "&", "Src0", ";", "}", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "Interm", ")", ".", "add", "(", "*", "Op0", ")", ";", "unsigned", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "DestRC", ")", ";", "MachineInstr", "&", "Xor", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "addReg", "(", "Interm", ")", ".", "add", "(", "*", "Op1", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "NewDest", ")", ";"], "ground_truth": ["Worklist", ".", "insert", "(", "&", "Xor", ")", ";"], "File": "SIInstrInfo1", "Func": "splitScalar64BitXnor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52542, "Length": 91, "Cover_Rate": 0.33955223880597013} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "Interm", ")", ".", "add", "(", "*", "Op0", ")", ";", "unsigned", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "DestRC", ")", ";", "MachineInstr", "&", "Xor", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "addReg", "(", "Interm", ")", ".", "add", "(", "*", "Op1", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "NewDest", ")", ";", "Worklist", ".", "insert", "(", "&", "Xor", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "splitScalar64BitXnor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52543, "Length": 86, "Cover_Rate": 0.3208955223880597} {"Template_token": ["", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "unsigned", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Interm", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "&", "Not", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "Interm", ")", ".", "add", "(", "Src1", ")", ";", "MachineInstr", "&", "Op", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "NewDest", ")", ".", "add", "(", "Src0", ")", ".", "addReg", "(", "Interm", ")", ";"], "ground_truth": ["Worklist", ".", "insert", "(", "&", "Not", ")", ";"], "File": "SIInstrInfo1", "Func": "splitScalarBinOpN2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52544, "Length": 98, "Cover_Rate": 0.44954128440366975} {"Template_token": ["", "MachineOperand", "&", "Dest", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "unsigned", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Interm", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "&", "Op", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "Interm", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "MachineInstr", "&", "Not", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "addReg", "(", "Interm", ")", ";", "Worklist", ".", "insert", "(", "&", "Op", ")", ";"], "ground_truth": ["Worklist", ".", "insert", "(", "&", "Not", ")", ";"], "File": "SIInstrInfo1", "Func": "splitScalarNotBinop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52545, "Length": 128, "Cover_Rate": 0.5871559633027523} {"Template_token": ["", "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "unsigned", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Interm", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "&", "Op", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "Interm", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src1", ")", ";", "MachineInstr", "&", "Not", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "", ")", ",", "NewDest", ")", ".", "addReg", "(", "Interm", ")", ";", "Worklist", ".", "insert", "(", "&", "Op", ")", ";"], "ground_truth": ["Worklist", ".", "insert", "(", "&", "Not", ")", ";"], "File": "SIInstrInfo1", "Func": "splitScalarNotBinop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52546, "Length": 117, "Cover_Rate": 0.536697247706422} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "", ")", ";"], "File": "SIInstrInfo1", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52547, "Length": 241, "Cover_Rate": 0.6116751269035533} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}"], "ground_truth": ["MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SIInstrInfo1", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52548, "Length": 154, "Cover_Rate": 0.39086294416243655} {"Template_token": ["", "static", "EncodingFamily", "subtargetEncodingFamily", "(", "const", "GCNSubtarget", "&", "ST", ")", "{"], "ground_truth": ["switch", "(", "ST", ".", "getGeneration", "(", ")", ")", "{"], "File": "SIInstrInfo1", "Func": "subtargetEncodingFamily", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52549, "Length": 19, "Cover_Rate": 0.31666666666666665} {"Template_token": ["", "}", "if", "(", "Src2", "->", "isReg", "(", ")", "&&", "Src2", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "bool", "Src0Inlined", "=", "false", ";", "if", "(", "Src0", "->", "isReg", "(", ")", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Src0", "->", "getReg", "(", ")", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", "&&", "isInlineConstant", "(", "Def", "->", "getOperand", "(", "", ")", ")", "&&", "MRI", "->", "hasOneUse", "(", "Src0", "->", "getReg", "(", ")", ")", ")", "{", "Src0", "->", "ChangeToImmediate", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "Src0Inlined", "=", "true", ";", "}", "else", "if", "(", "(", "Register", "::", "isPhysicalRegister", "(", "Src0", "->", "getReg", "(", ")", ")", "&&", "(", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", "<=", "", "&&", "RI", ".", "isSGPRClass", "(", "RI", ".", "getPhysRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", ")", "||", "(", "Register", "::", "isVirtualRegister", "(", "Src0", "->", "getReg", "(", ")", ")", "&&", "(", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", "<=", "", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", ")", ")", "return", "false", ";", "}", "if", "(", "Src1", "->", "isReg", "(", ")", "&&", "!", "Src0Inlined", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Src1", "->", "getReg", "(", ")", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", "&&", "isInlineConstant", "(", "Def", "->", "getOperand", "(", "", ")", ")", "&&", "MRI", "->", "hasOneUse", "(", "Src1", "->", "getReg", "(", ")", ")", "&&", "commuteInstruction", "(", "UseMI", ")", ")", "{", "Src0", "->", "ChangeToImmediate", "(", "Def", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "(", "Register", "::", "isPhysicalRegister", "(", "Src1", "->", "getReg", "(", ")", ")", "&&", "RI", ".", "isSGPRClass", "(", "RI", ".", "getPhysRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "||", "(", "Register", "::", "isVirtualRegister", "(", "Src1", "->", "getReg", "(", ")", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "}", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF32", "?", "", ":", "", ")", ":", "(", "IsF32", "?", "", ":", "", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "==", "-", "", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "ImmOp", "->", "getImm", "(", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "omod", ")", ")", ";", "UseMI", ".", "RemoveOperand", "(", "", "(", "Opc", ",", "", "::", "clamp", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "UseMI", ".", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "Src2", "->", "ChangeToImmediate", "(", "Imm", ")", ";"], "ground_truth": ["removeModOperands", "(", "UseMI", ")", ";"], "File": "SIInstrInfo24", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52555, "Length": 449, "Cover_Rate": 0.3615136876006441} {"Template_token": ["", "Register", "VecReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SubReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "VecReg", "==", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "VecReg", ",", "SubReg", ")", ",", "RegState", "::", "Undef", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "Implicit", "|", "(", "IsUndef", "?", "RegState", "::", "Undef", ":", "", ")", ")", ";", "const", "int", "ImpDefIdx", "=", "OpDesc", ".", "getNumOperands", "(", ")", "+", "OpDesc", ".", "getNumImplicitUses", "(", ")", ";", "const", "int", "ImpUseIdx", "=", "ImpDefIdx", "+", "", ";", "MIB", "->", "tieOperands", "(", "ImpDefIdx", ",", "ImpUseIdx", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "RegLo", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "Register", "RegHi", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "MIBundleBuilder", "Bundler", "(", "MBB", ",", "MI", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "RegLo", ")", ".", "addReg", "(", "RegLo", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "RegHi", ")", ".", "addReg", "(", "RegHi", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Bundler", ".", "append", "(", "MIB", ")", ";", "finalizeBundle", "(", "MBB", ",", "Bundler", ".", "begin", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ")", ";", "break", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "BUNDLE", ":", "{", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "MI", ".", "getIterator", "(", ")", ";", "I", "->", "isBundledWithSucc", "(", ")", ";", "++", "I", ")", "{", "I", "->", "unbundleFromSucc", "(", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "false", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "SIInstrInfo26", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52556, "Length": 482, "Cover_Rate": 0.35836431226765797} {"Template_token": ["", "auto", "E", "=", "UseMI", "?", "UseMI", "->", "getIterator", "(", ")", ":", "DefBB", "->", "end", "(", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "DefMI", ".", "getIterator", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "NumScan", "++", ">", "MaxInstScan", ")", "return", "true", ";"], "ground_truth": ["if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "true", ";"], "File": "SIInstrInfo28", "Func": "execMayBeModifiedBeforeUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52557, "Length": 75, "Cover_Rate": 0.3424657534246575} {"Template_token": ["", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":"], "ground_truth": ["return", "NeedsCFI", "?", "", ":", "", ";"], "File": "SIInstrInfo2", "Func": "getAGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52562, "Length": 67, "Cover_Rate": 0.40606060606060607} {"Template_token": ["", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo2", "Func": "getSGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52563, "Length": 92, "Cover_Rate": 0.5575757575757576} {"Template_token": ["", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";", "case", "", ":", "return", "NeedsCFI", "?", "", ":", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo2", "Func": "getVGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52564, "Length": 50, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FrameIndex", ")", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ",", "NeedsCFI", ")", ")", ";", "if", "(", "SrcReg", ".", "isVirtual", "(", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SIInstrInfo2", "Func": "storeRegToStackSlotImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52569, "Length": 188, "Cover_Rate": 0.49214659685863876} {"Template_token": ["", "int", "CommutedOpcode", "=", "commuteOpcode", "(", "*", "MI", ")", ";", "if", "(", "CommutedOpcode", "==", "-", "", ")", "return", "nullptr", ";", "int", "Src0Idx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", ".", "isReg", "(", ")", ")", "return", "nullptr", ";", "int", "Src1Idx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "src1", ")", ";", "if", "(", "(", "OpIdx0", "!=", "static_cast", "<", "unsigned", ">", "(", "Src0Idx", ")", "||", "OpIdx1", "!=", "static_cast", "<", "unsigned", ">", "(", "Src1Idx", ")", ")", "&&", "(", "OpIdx0", "!=", "static_cast", "<", "unsigned", ">", "(", "Src1Idx", ")", "||", "OpIdx1", "!=", "static_cast", "<", "unsigned", ">", "(", "Src0Idx", ")", ")", ")", "return", "nullptr", ";"], "ground_truth": ["MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";"], "File": "SIInstrInfo30", "Func": "commuteInstructionImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52570, "Length": 134, "Cover_Rate": 0.3123543123543124} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "Idx", ")", ";", "if", "(", "RI", ".", "isSGPRClassID", "(", "Desc", ".", "OpInfo", "[", "Idx", "]", ".", "RegClass", ")", ")", "SGPRReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "UsedSGPRs", "[", "i", "]", "=", "MO", ".", "getReg", "(", ")", ";", "}", "if", "(", "SGPRReg", "!=", "", ")", "return", "SGPRReg", ";", "if", "(", "UsedSGPRs", "[", "", "]", "!=", "", ")", "{", "if", "(", "UsedSGPRs", "[", "", "]", "==", "UsedSGPRs", "[", "", "]", "||", "UsedSGPRs", "[", "", "]", "==", "UsedSGPRs", "[", "", "]", ")", "SGPRReg", "=", "UsedSGPRs", "[", "", "]", ";", "}", "if", "(", "SGPRReg", "==", "", "&&", "UsedSGPRs", "[", "", "]", "!=", "", ")", "{", "if", "(", "UsedSGPRs", "[", "", "]", "==", "UsedSGPRs", "[", "", "]", ")", "SGPRReg", "=", "UsedSGPRs", "[", "", "]", ";", "}", "return", "SGPRReg", ";"], "ground_truth": ["}"], "File": "SIInstrInfo30", "Func": "findUsedSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52571, "Length": 159, "Cover_Rate": 0.5698924731182796} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCOperandInfo", "&", "OpInfo", "=", "InstDesc", ".", "OpInfo", "[", "OpIdx", "]", ";", "const", "TargetRegisterClass", "*", "DefinedRC", "=", "OpInfo", ".", "RegClass", "!=", "-", "", "?", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ":", "nullptr", ";", "if", "(", "!", "MO", ")", "MO", "=", "&", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "isVALU", "(", "*", "MI", ")", "&&", "usesConstantBus", "(", "MRI", ",", "*", "MO", ",", "DefinedRC", "->", "getSize", "(", ")", ")", ")", "{", "unsigned", "SGPRUsed", "=", "MO", "->", "isReg", "(", ")", "?", "MO", "->", "getReg", "(", ")", ":", "(", "unsigned", ")", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "!=", "SGPRUsed", "&&", "usesConstantBus", "(", "MRI", ",", "Op", ",", "getOpSize", "(", "*", "MI", ",", "i", ")", ")", ")", "{", "return", "false", ";", "}", "}", "}", "if", "(", "MO", "->", "isReg", "(", ")", ")", "{", "assert", "(", "DefinedRC", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", "->", "getReg", "(", ")", ")", "?", "MRI", ".", "getRegClass", "(", "MO", "->", "getReg", "(", ")", ")", ":", "RI", ".", "getPhysRegClass", "(", "MO", "->", "getReg", "(", ")", ")", ";", "return", "RI", ".", "getCommonSubClass", "(", "RC", ",", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ")", "==", "RC", ";", "}", "assert", "(", "MO", "->", "isImm", "(", ")", "||", "MO", "->", "isTargetIndex", "(", ")", "||", "MO", "->", "isFI", "(", ")", ")", ";", "if", "(", "!", "DefinedRC", ")", "{", "return", "true", ";", "}", "return", "isImmOperandLegal", "(", "MI", ",", "OpIdx", ",", "*", "MO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo30", "Func": "isOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52572, "Length": 322, "Cover_Rate": 0.936046511627907} {"Template_token": ["", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCOperandInfo", "&", "OpInfo", "=", "InstDesc", ".", "OpInfo", "[", "OpIdx", "]", ";", "const", "TargetRegisterClass", "*", "DefinedRC", "=", "OpInfo", ".", "RegClass", "!=", "-", "", "?", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ":", "nullptr", ";", "if", "(", "!", "MO", ")", "MO", "=", "&", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "isVALU", "(", "*", "MI", ")", "&&", "usesConstantBus", "(", "MRI", ",", "*", "MO", ",", "DefinedRC", "->", "getSize", "(", ")", ")", ")", "{", "unsigned", "SGPRUsed", "=", "MO", "->", "isReg", "(", ")", "?", "MO", "->", "getReg", "(", ")", ":", "(", "unsigned", ")", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "!=", "SGPRUsed", "&&", "usesConstantBus", "(", "MRI", ",", "Op", ",", "getOpSize", "(", "*", "MI", ",", "i", ")", ")", ")", "{", "return", "false", ";", "}", "}", "}"], "ground_truth": ["if", "(", "MO", "->", "isReg", "(", ")", ")", "{"], "File": "SIInstrInfo30", "Func": "isOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52573, "Length": 197, "Cover_Rate": 0.5726744186046512} {"Template_token": ["", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ",", "*", "SRC", "=", "nullptr", ",", "*", "VRC", "=", "nullptr", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "i", "+=", "", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "MRI", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "RI", ".", "hasVGPRs", "(", "OpRC", ")", ")", "{", "VRC", "=", "OpRC", ";", "}", "else", "{", "SRC", "=", "OpRC", ";", "}", "}", "if", "(", "VRC", "||", "!", "RI", ".", "isSGPRClass", "(", "getOpRegClass", "(", "*", "MI", ",", "", ")", ")", ")", "{", "if", "(", "!", "VRC", ")", "{", "assert", "(", "SRC", ")", ";", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "SRC", ")", ";", "}", "RC", "=", "VRC", ";", "}", "else", "{", "RC", "=", "SRC", ";", "}", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineBasicBlock", "*", "InsertBB", "=", "MI", "->", "getOperand", "(", "I", "+", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "InsertBB", "->", "getFirstTerminator", "(", ")", ";", "BuildMI", "(", "*", "InsertBB", ",", "Insert", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addOperand", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "}", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "getOpRegClass", "(", "*", "MI", ",", "", ")", ";", "if", "(", "RI", ".", "hasVGPRs", "(", "DstRC", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "MRI", ".", "getRegClass", "(", "Op", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "OpRC", ")", ";", "if", "(", "VRC", "==", "OpRC", ")", "continue", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "VRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addOperand", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setIsKill", "(", ")", ";", "}", "}", "return", ";", "}"], "ground_truth": ["if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "SIInstrInfo30", "Func": "legalizeOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52574, "Length": 518, "Cover_Rate": 0.3247648902821317} {"Template_token": ["", "moveSMRDToVALU", "(", "Inst", ",", "MRI", ",", "Worklist", ")", ";", "continue", ";", "}", "break", ";", "case", "", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitUnaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBCNT", "(", "Worklist", ",", "Inst", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "{", "splitScalar64BitBFE", "(", "Worklist", ",", "Inst", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewOpcode", "==", "", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", "->", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">", "", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}"], "ground_truth": ["Inst", "->", "addImplicitDefUseOperands", "(", "*", "Inst", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";"], "File": "SIInstrInfo30", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52575, "Length": 486, "Cover_Rate": 0.5955882352941176} {"Template_token": ["", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "MachineInstrBuilder", "MIB", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "if", "(", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "!", "IsF64", "&&", "(", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ">", "", "||", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "int64_t", "Imm", ";", "if", "(", "getFoldableImm", "(", "Src2", ",", "Imm", ")", ")", "{", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";", "}", "}", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "getFoldableImm", "(", "Src1", ",", "Imm", ")", ")", "{", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "MIB", ")", ";"], "ground_truth": ["return", "MIB", ";"], "File": "SIInstrInfo33", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52576, "Length": 417, "Cover_Rate": 0.42594484167517876} {"Template_token": ["", "const", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "&&", "!", "Src0", "->", "isImm", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "MI", ",", "Src0Idx", ",", "*", "Src0", ")", ")", "return", "nullptr", ";", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "MachineInstrBuilder", "MIB", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "if", "(", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "!", "IsF64", "&&", "(", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ">", "", "||", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "int64_t", "Imm", ";", "if", "(", "getFoldableImm", "(", "Src2", ",", "Imm", ")", ")", "{", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";", "}", "}", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "getFoldableImm", "(", "Src1", ",", "Imm", ")", ")", "{", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";", "}", "}"], "ground_truth": ["if", "(", "getFoldableImm", "(", "Src0", ",", "Imm", ")", ")", "{"], "File": "SIInstrInfo33", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52577, "Length": 483, "Cover_Rate": 0.4933605720122574} {"Template_token": ["", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";"], "ground_truth": ["auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";"], "File": "SIInstrInfo34", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52578, "Length": 121, "Cover_Rate": 0.3047858942065491} {"Template_token": ["", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MIB", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Define", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo34", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52579, "Length": 153, "Cover_Rate": 0.3853904282115869} {"Template_token": ["", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillSaveOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";"], "ground_truth": ["MFI", "->", "setHasSpilledVGPRs", "(", ")", ";"], "File": "SIInstrInfo34", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52580, "Length": 153, "Cover_Rate": 0.36255924170616116} {"Template_token": ["", "return", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "isVALU", "(", "*", "MO", ".", "getParent", "(", ")", ")", "&&", "!", "readsExecAsData", "(", "*", "MO", ".", "getParent", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo35", "Func": "isIgnorableUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52582, "Length": 37, "Cover_Rate": 0.7254901960784313} {"Template_token": ["", "int", "MCOp", "=", "", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "{", "uint16_t", "NMCOp", "=", "(", "uint16_t", ")", "-", "", ";", "NMCOp", "=", "", "(", "Opcode", ",", "", ")", ";", "if", "(", "NMCOp", "==", "(", "uint16_t", ")", "-", "", ")", "NMCOp", "=", "", "(", "Opcode", ",", "", ")", ";", "if", "(", "NMCOp", "!=", "(", "uint16_t", ")", "-", "", ")", "MCOp", "=", "NMCOp", ";", "}", "if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "", ")", "return", "-", "", ";", "if", "(", "isAsmOnlyOpcode", "(", "MCOp", ")", ")", "return", "-", "", ";", "return", "MCOp", ";"], "ground_truth": ["}"], "File": "SIInstrInfo35", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52585, "Length": 110, "Cover_Rate": 0.3806228373702422} {"Template_token": ["", "if", "(", "MI", ".", "isCompare", "(", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo35", "Func": "readsExecAsData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52586, "Length": 35, "Cover_Rate": 0.7446808510638298} {"Template_token": ["", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "DestReg", "!=", "", "&&", "", ")", ";", "assert", "(", "DestReg", "!=", "", "&&", "DestReg", "!=", "", "&&", "DestReg", "!=", "", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "DestReg", ".", "isVirtual", "(", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "isAGPRClass", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo37", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52591, "Length": 208, "Cover_Rate": 0.5977011494252874} {"Template_token": ["", "assert", "(", "SrcReg", "!=", "", "&&", "", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "SrcReg", ".", "isVirtual", "(", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "isAGPRClass", "(", "RC", ")", "?", "getAGPRSpillSaveOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIInstrInfo37", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52592, "Length": 213, "Cover_Rate": 0.5710455764075067} {"Template_token": ["", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo38", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52593, "Length": 194, "Cover_Rate": 0.30124223602484473} {"Template_token": ["", "if", "(", "BaseReg1", "==", "BaseReg2", ")", "return", "true", ";", "if", "(", "!", "MI1", ".", "hasOneMemOperand", "(", ")", "||", "!", "MI2", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "auto", "MO1", "=", "*", "MI1", ".", "memoperands_begin", "(", ")", ";", "auto", "MO2", "=", "*", "MI2", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MO1", "->", "getAddrSpace", "(", ")", "!=", "MO2", "->", "getAddrSpace", "(", ")", ")", "return", "false", ";", "auto", "Base1", "=", "MO1", "->", "getValue", "(", ")", ";", "auto", "Base2", "=", "MO2", "->", "getValue", "(", ")", ";", "if", "(", "!", "Base1", "||", "!", "Base2", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI1", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["const", "DataLayout", "&", "DL", "=", "MF", ".", "getFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";"], "File": "SIInstrInfo38", "Func": "memOpsHaveSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52594, "Length": 129, "Cover_Rate": 0.6615384615384615} {"Template_token": ["", "auto", "MO2", "=", "*", "MI2", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MO1", "->", "getAddrSpace", "(", ")", "!=", "MO2", "->", "getAddrSpace", "(", ")", ")", "return", "false", ";", "auto", "Base1", "=", "MO1", "->", "getValue", "(", ")", ";", "auto", "Base2", "=", "MO2", "->", "getValue", "(", ")", ";", "if", "(", "!", "Base1", "||", "!", "Base2", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI1", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Base1", "=", "GetUnderlyingObject", "(", "Base1", ",", "DL", ")", ";"], "ground_truth": ["Base2", "=", "GetUnderlyingObject", "(", "Base1", ",", "DL", ")", ";"], "File": "SIInstrInfo38", "Func": "memOpsHaveSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52595, "Length": 109, "Cover_Rate": 0.558974358974359} {"Template_token": ["", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitUnaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBCNT", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBFE", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "lowerScalarAbs", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "case", "", ":", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "Inst", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "movePackToVALU", "(", "Worklist", ",", "MRI", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "lowerScalarXnor", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "SIInstrInfo38", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52596, "Length": 414, "Cover_Rate": 0.37739288969917956} {"Template_token": ["", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "assert", "(", "SrcReg", "!=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "&&", "SrcReg", "!=", "MFI", "->", "getFrameOffsetReg", "(", ")", "&&", "SrcReg", "!=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "SIInstrInfo38", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52597, "Length": 318, "Cover_Rate": 0.6638830897703549} {"Template_token": ["", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "", ")", ";", "return", ";", "}", "unsigned", "EltSize", "=", "", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "RC", ")", ">", "", ")", "{", "Opcode", "=", "", ";", "EltSize", "=", "", ";", "}", "else", "{", "Opcode", "=", "", ";", "EltSize", "=", "", ";", "}", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "RI", ".", "getPhysRegClass", "(", "SrcReg", ")", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "}", "ArrayRef", "<", "int16_t", ">", "SubIndices", "=", "RI", ".", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "bool", "Forward", "=", "RI", ".", "getHWRegIndex", "(", "DestReg", ")", "<=", "RI", ".", "getHWRegIndex", "(", "SrcReg", ")", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "SubIndices", ".", "size", "(", ")", ";", "++", "Idx", ")", "{", "unsigned", "SubIdx", ";", "if", "(", "Forward", ")", "SubIdx", "=", "SubIndices", "[", "Idx", "]", ";", "else", "SubIdx", "=", "SubIndices", "[", "SubIndices", ".", "size", "(", ")", "-", "Idx", "-", "", "]", ";"], "ground_truth": ["MachineInstrBuilder", "Builder", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubIdx", ")", ")", ";"], "File": "SIInstrInfo39", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52598, "Length": 239, "Cover_Rate": 0.3251700680272109} {"Template_token": ["", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";"], "ground_truth": ["return", ";"], "File": "SIInstrInfo39", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52599, "Length": 180, "Cover_Rate": 0.4433497536945813} {"Template_token": ["", "void", "InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}"], "ground_truth": ["assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";"], "File": "SIInstrInfo39", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52600, "Length": 361, "Cover_Rate": 0.8223234624145785} {"Template_token": ["", "int", "Src0Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "MI", ",", "Src0Idx", ",", "*", "Src0", ")", ")", "return", "nullptr", ";", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "", ":", "", ")", ")", ".", "addOperand", "(", "*", "Dst", ")", ".", "addImm", "(", "", ")", ".", "addOperand", "(", "*", "Src0", ")", ".", "addImm", "(", "", ")", ".", "addOperand", "(", "*", "Src1", ")", ".", "addImm", "(", "", ")", ".", "addOperand", "(", "*", "Src2", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo41", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52607, "Length": 184, "Cover_Rate": 0.673992673992674} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "get", "(", "", ")", ";", "unsigned", "VecReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SubReg", "=", "", "+", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "VecReg", "==", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "VecReg", ",", "SubReg", ")", ",", "RegState", "::", "Undef", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "VecReg", ",", "RegState", "::", "Implicit", "|", "(", "IsUndef", "?", "RegState", "::", "Undef", ":", "", ")", ")", ";", "const", "int", "ImpDefIdx", "=", "MovRelDesc", ".", "getNumOperands", "(", ")", "+", "MovRelDesc", ".", "getNumImplicitUses", "(", ")", ";", "const", "int", "ImpUseIdx", "=", "ImpDefIdx", "+", "", ";", "MovRel", "->", "tieOperands", "(", "ImpDefIdx", ",", "ImpUseIdx", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegLo", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "RegHi", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "MIBundleBuilder", "Bundler", "(", "MBB", ",", "MI", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "RegLo", ")", ".", "addReg", "(", "RegLo", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ",", "RegHi", ")", ".", "addReg", "(", "RegHi", ")", ";"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", "==", "InstrInfo", "::", "MO_NONE", ")", "MIB", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo41", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52608, "Length": 358, "Cover_Rate": 0.4236686390532544} {"Template_token": ["", "unsigned", "InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "*", "BytesAdded", ")", "const", "{", "if", "(", "!", "FBB", "&&", "Cond", ".", "empty", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "", ";", "return", "", ";", "}", "assert", "(", "TBB", "&&", "Cond", "[", "", "]", ".", "isImm", "(", ")", ")", ";", "unsigned", "Opcode", "=", "getBranchOpcode", "(", "static_cast", "<", "BranchPredicate", ">", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "!", "FBB", ")", "{", "Cond", "[", "", "]", ".", "isUndef", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "CondBr", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "File": "SIInstrInfo41", "Func": "insertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52610, "Length": 149, "Cover_Rate": 0.4901315789473684} {"Template_token": ["", "return", "", "(", "MO", ".", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "case", "", ":", "{", "if", "(", "isInt", "<", "", ">", "(", "Imm", ")", "||", "isUInt", "<", "", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo41", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52611, "Length": 68, "Cover_Rate": 0.40236686390532544} {"Template_token": ["", "void", "InstrInfo", "::", "legalizeGenericOperand", "(", "MachineBasicBlock", "&", "InsertMBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "MachineOperand", "&", "Op", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "DebugLoc", "&", "DL", ")", "const", "{", "unsigned", "OpReg", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "OpSubReg", "=", "Op", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "RI", ".", "getSubClassWithSubReg", "(", "RI", ".", "getRegClassForReg", "(", "MRI", ",", "OpReg", ")", ",", "OpSubReg", ")", ";", "if", "(", "DstRC", "==", "OpRC", ")", "return", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "InsertMBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "addOperand", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setSubReg", "(", "", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "return", ";"], "ground_truth": ["if", "(", "Def", "->", "isMoveImmediate", "(", ")", ")", "FoldImmediate", "(", "*", "Copy", ",", "*", "Def", ",", "OpReg", ",", "&", "MRI", ")", ";"], "File": "SIInstrInfo41", "Func": "legalizeGenericOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52612, "Length": 170, "Cover_Rate": 0.9826589595375722} {"Template_token": ["", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdata", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdata", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "sdst", ")", ";"], "ground_truth": ["}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{"], "File": "SIInstrInfo41", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52614, "Length": 74, "Cover_Rate": 0.31759656652360513} {"Template_token": ["", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "AddrReg", "&&", "!", "AddrReg", "->", "isFI", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "srsrc", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "LdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "RSrc", "->", "getReg", "(", ")", "!=", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "BaseOps", ".", "push_back", "(", "RSrc", ")", ";", "BaseOps", ".", "push_back", "(", "SOffset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "MOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vdst", ")", ";", "if", "(", "!", "MOp", ")", "MOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vdata", ")", ";", "Width", "=", "getOperandSizeInBytes", "(", "LdSt", ",", "MOp", ")", ";", "return", "true", ";", "}", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "srsrc", ")", ";", "if", "(", "!", "BaseOp", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "BaseOp", ")", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "if", "(", "SOffset", ")", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "MOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vdst", ")", ";", "if", "(", "!", "MOp", ")", "MOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vdata", ")", ";", "Width", "=", "getOperandSizeInBytes", "(", "LdSt", ",", "MOp", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "LdSt", ")", ")", "{"], "ground_truth": ["BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "sbase", ")", ";"], "File": "SIInstrInfo46", "Func": "getMemOperandsWithOffsetWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52618, "Length": 336, "Cover_Rate": 0.3474663908996898} {"Template_token": ["", "assert", "(", "MOp", "&&", "", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "LdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "Register", "Reg", "=", "MOp", "->", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "return", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "/", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo46", "Func": "getOperandSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52619, "Length": 76, "Cover_Rate": 0.8172043010752689} {"Template_token": ["", "unsigned", "InstrInfo", "::", "getOperandSizeInBytes", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "MOp", ")", "const", "{", "assert", "(", "MOp", "&&", "", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "LdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "Register", "Reg", "=", "MOp", "->", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["return", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "/", "", ")", ";"], "File": "SIInstrInfo46", "Func": "getOperandSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52620, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "bool", "isLDSDIR", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo46", "Func": "isLDSDIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52621, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "bool", "isLDSDIR", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo46", "Func": "isLDSDIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52622, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isTerminator", "(", ")", "||", "MI", ".", "isPosition", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "MI", ".", "modifiesRegister", "(", "", ",", "&", "RI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "changesVGPRIndexingMode", "(", "MI", ")", ";"], "File": "SIInstrInfo46", "Func": "isSchedulingBoundary", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52623, "Length": 71, "Cover_Rate": 0.9102564102564102} {"Template_token": ["", "bool", "InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["if", "(", "MI", ".", "isTerminator", "(", ")", "||", "MI", ".", "isPosition", "(", ")", ")", "return", "true", ";"], "File": "SIInstrInfo46", "Func": "isSchedulingBoundary", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52624, "Length": 39, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "memOpsHaveSameBasePtr", "(", "FirstLdSt", ",", "BaseOps1", ",", "SecondLdSt", ",", "BaseOps2", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "FirstDst", "=", "nullptr", ";", "const", "MachineOperand", "*", "SecondDst", "=", "nullptr", ";", "if", "(", "(", "isMUBUF", "(", "FirstLdSt", ")", "&&", "isMUBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isMTBUF", "(", "FirstLdSt", ")", "&&", "isMTBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isFLAT", "(", "FirstLdSt", ")", "&&", "isFLAT", "(", "SecondLdSt", ")", ")", ")", "{", "const", "unsigned", "MaxGlobalLoadCluster", "=", "", ";", "if", "(", "NumLoads", ">", "MaxGlobalLoadCluster", ")", "return", "false", ";", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdata", ")", ";", "if", "(", "!", "FirstDst", ")", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdata", ")", ";", "if", "(", "!", "SecondDst", ")", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdst", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{"], "ground_truth": ["FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "sdst", ")", ";"], "File": "SIInstrInfo46", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52628, "Length": 165, "Cover_Rate": 0.4094292803970223} {"Template_token": ["", "int", "RSrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "return", "", "+", "", "*", "(", "(", "RSrcIdx", "-", "VAddr0Idx", "+", "", ")", "/", "", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleSize", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ";"], "ground_truth": ["return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ",", "&", "ST", ")", ";"], "File": "SIInstrInfo51", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52631, "Length": 108, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "}", "return", "HasLiteral", "?", "DescSize", "+", "", ":", "DescSize", ";", "}", "if", "(", "isMIMG", "(", "MI", ")", ")", "{", "int", "VAddr0Idx", "=", "", "(", "Opc", ",", "", "::", "vaddr0", ")", ";", "if", "(", "VAddr0Idx", "<", "", ")", "return", "", ";", "int", "RSrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "return", "", "+", "", "*", "(", "(", "RSrcIdx", "-", "VAddr0Idx", "+", "", ")", "/", "", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleSize", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ",", "&", "ST", ")", ";", "}", "default", ":", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "", ";", "return", "DescSize", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo51", "Func": "getInstSizeInBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52632, "Length": 167, "Cover_Rate": 0.48830409356725146} {"Template_token": ["", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "!", "IsF64", "&&", "(", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ">", "", "||", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "int64_t", "Imm", ";", "if", "(", "getFoldableImm", "(", "Src2", ",", "Imm", ")", ")", "{", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";", "}", "}", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "getFoldableImm", "(", "Src1", ",", "Imm", ")", ")", "{", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";", "}", "}", "if", "(", "getFoldableImm", "(", "Src0", ",", "Imm", ")", ")", "{"], "ground_truth": ["if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", "&&", "isOperandLegal", "(", "MI", ",", "", "(", "NewOpc", ",", "", "::", "src0", ")", ",", "Src1", ")", ")", "{"], "File": "SIInstrInfo53", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52635, "Length": 387, "Cover_Rate": 0.4215686274509804} {"Template_token": ["", "if", "(", "CmpValue", "!=", "ExpectedValue", ")", "{", "if", "(", "!", "IsReversable", ")", "return", "false", ";", "IsReversedCC", "=", "CmpValue", "==", "(", "ExpectedValue", "^", "Mask", ")", ";", "if", "(", "!", "IsReversedCC", ")", "return", "false", ";", "}", "Register", "DefReg", "=", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "IsReversedCC", "&&", "!", "MRI", "->", "hasOneNonDBGUse", "(", "DefReg", ")", ")", "return", "false", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "Def", "->", "getIterator", "(", ")", ")", ",", "E", "=", "CmpInstr", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "&", "RI", ")", "||", "I", "->", "killsRegister", "(", "", ",", "&", "RI", ")", ")", "return", "false", ";", "}", "MachineOperand", "*", "SccDef", "=", "Def", "->", "findRegisterDefOperand", "(", "", ")", ";", "SccDef", "->", "setIsDead", "(", "false", ")", ";", "CmpInstr", ".", "eraseFromParent", "(", ")", ";", "if", "(", "!", "MRI", "->", "use_nodbg_empty", "(", "DefReg", ")", ")", "{", "assert", "(", "!", "IsReversedCC", ")", ";", "return", "true", ";", "}", "MachineBasicBlock", "*", "MBB", "=", "Def", "->", "getParent", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "SrcSize", "==", "", ")", "?", "IsReversedCC", "?", "", ":", "", ":", "IsReversedCC", "?", "", ":", "", ";", "BuildMI", "(", "*", "MBB", ",", "Def", ",", "Def", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "SrcOp", ")", ".", "addImm", "(", "Log2_64", "(", "Mask", ")", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", ";", "switch", "(", "CmpInstr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "optimizeCmpAnd", "(", "", ",", "", ",", "true", ",", "false", ")", ";", "case", "", ":", "case", "", ":", "return", "optimizeCmpAnd", "(", "", ",", "", ",", "false", ",", "false", ")", ";", "case", "", ":", "case", "", ":", "return", "optimizeCmpAnd", "(", "", ",", "", ",", "false", ",", "true", ")", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo53", "Func": "optimizeCompareInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52636, "Length": 317, "Cover_Rate": 0.41492146596858637} {"Template_token": ["", "Register", "Undef", "=", "MRI", ".", "createVirtualRegister", "(", "IsAGPR", "?", "&", "", ":", "&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Undef", ")", ";", "Register", "NewVR", "=", "MRI", ".", "createVirtualRegister", "(", "IsAGPR", "?", "&", "", ":", "&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "NewVR", ")", ".", "addReg", "(", "DataReg", ",", "", ",", "Op", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Undef", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["Op", ".", "setReg", "(", "NewVR", ")", ";"], "File": "SIInstrInfo54", "Func": "enforceOperandRCAlignment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52637, "Length": 101, "Cover_Rate": 0.3713235294117647} {"Template_token": ["", "int", "NumUse", "=", "", ";", "for", "(", "auto", "&", "Use", ":", "MRI", ".", "use_nodbg_operands", "(", "VReg", ")", ")", "{", "auto", "&", "UseInst", "=", "*", "Use", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", ".", "getParent", "(", ")", "!=", "DefBB", "||", "UseInst", ".", "isPHI", "(", ")", ")", "return", "true", ";", "if", "(", "++", "NumUse", ">", "MaxUseScan", ")", "return", "true", ";", "}", "if", "(", "NumUse", "==", "", ")", "return", "false", ";", "const", "int", "MaxInstScan", "=", "", ";", "int", "NumInst", "=", "", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "std", "::", "next", "(", "DefMI", ".", "getIterator", "(", ")", ")", ";", ";", "++", "I", ")", "{"], "File": "SIInstrInfo54", "Func": "execMayBeModifiedBeforeAnyUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52638, "Length": 101, "Cover_Rate": 0.37969924812030076} {"Template_token": ["", "assert", "(", "UseMI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", ";", "}", "UseMI", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "UseMI", ".", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ";", "UseMI", ".", "addImplicitDefUseOperands", "(", "*", "UseMI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "if", "(", "hasAnyModifiersSet", "(", "UseMI", ")", ")", "return", "false", ";", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src0", ")", ";", "if", "(", "isInlineConstant", "(", "UseMI", ",", "*", "Src0", ",", "*", "ImmOp", ")", ")", "return", "false", ";", "bool", "IsF32", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "bool", "IsFMA", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src1", ")", ";", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "UseMI", ",", "", "::", "src2", ")", ";", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src2", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF32", "?", "", ":", "", ")", ":", "(", "IsF32", "?", "", ":", "", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "==", "-", "", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "ImmOp", "->", "getImm", "(", ")", ";", "Register", "Src1Reg", "=", "Src1", "->", "getReg", "(", ")", ";", "unsigned", "Src1SubReg", "=", "Src1", "->", "getSubReg", "(", ")", ";", "Src0", "->", "setReg", "(", "Src1Reg", ")", ";", "Src0", "->", "setSubReg", "(", "Src1SubReg", ")", ";", "Src0", "->", "setIsKill", "(", "Src1", "->", "isKill", "(", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "UseMI", ".", "untieRegOperand", "(", "", "(", "Opc", ",", "", "::", "src2", ")", ")", ";", "Src1", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "UseMI", ")", ";"], "ground_truth": ["UseMI", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";"], "File": "SIInstrInfo54", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52639, "Length": 417, "Cover_Rate": 0.3190512624330528} {"Template_token": ["", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "{", "int64_t", "Format", "=", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX11", "?", "", "::", "UFMT_32_FLOAT", ":", "", "::", "UFMT_32_FLOAT", ";", "return", "(", "Format", "<<", "", ")", "|", "(", "", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "}", "uint64_t", "RsrcDataFormat", "=", "", ";", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "RsrcDataFormat", "|=", "(", "", "<<", "", ")", ";"], "File": "SIInstrInfo54", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52640, "Length": 108, "Cover_Rate": 0.8503937007874016} {"Template_token": ["", "int64_t", "Format", "=", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX11", "?", "", "::", "UFMT_32_FLOAT", ":", "", "::", "UFMT_32_FLOAT", ";", "return", "(", "Format", "<<", "", ")", "|", "(", "", "<<", "", ")", "|", "(", "", "<<", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo54", "Func": "getDefaultRsrcDataFormat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52641, "Length": 41, "Cover_Rate": 0.3228346456692913} {"Template_token": ["", "int", "Data0Idx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", ")", "/", "", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "", ")", "{", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "data1", ")", ";", "Width", "+=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "else", "{", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "}", "return", "true", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "srsrc", ")", ";", "if", "(", "!", "RSrc", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "RSrc", ")", ";", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "BaseOp", "&&", "!", "BaseOp", "->", "isFI", "(", ")", ")", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", ")", "{", "if", "(", "SOffset", "->", "isReg", "(", ")", ")", "BaseOps", ".", "push_back", "(", "SOffset", ")", ";", "else", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "}", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "", ")", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdata", ")", ";", "if", "(", "DataOpIdx", "==", "-", "", ")", "return", "false", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "return", "true", ";", "}", "if", "(", "isMIMG", "(", "LdSt", ")", ")", "{", "int", "SRsrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";"], "ground_truth": ["BaseOps", ".", "push_back", "(", "&", "LdSt", ".", "getOperand", "(", "SRsrcIdx", ")", ")", ";"], "File": "SIInstrInfo54", "Func": "getMemOperandsWithOffsetWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52642, "Length": 353, "Cover_Rate": 0.351593625498008} {"Template_token": ["", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "}", "return", "true", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "srsrc", ")", ";", "if", "(", "!", "RSrc", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "RSrc", ")", ";", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "BaseOp", "&&", "!", "BaseOp", "->", "isFI", "(", ")", ")", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", ")", "{", "if", "(", "SOffset", "->", "isReg", "(", ")", ")", "BaseOps", ".", "push_back", "(", "SOffset", ")", ";", "else", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "}", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "", ")", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdata", ")", ";", "if", "(", "DataOpIdx", "==", "-", "", ")", "return", "false", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "return", "true", ";", "}", "if", "(", "isMIMG", "(", "LdSt", ")", ")", "{", "int", "SRsrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "BaseOps", ".", "push_back", "(", "&", "LdSt", ".", "getOperand", "(", "SRsrcIdx", ")", ")", ";", "int", "VAddr0Idx", "=", "", "(", "Opc", ",", "", "::", "vaddr0", ")", ";", "if", "(", "VAddr0Idx", ">=", "", ")", "{", "for", "(", "int", "I", "=", "VAddr0Idx", ";", "I", "<", "SRsrcIdx", ";", "++", "I", ")", "BaseOps", ".", "push_back", "(", "&", "LdSt", ".", "getOperand", "(", "I", ")", ")", ";", "}", "else", "{", "BaseOps", ".", "push_back", "(", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ")", ";", "}", "Offset", "=", "", ";", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdata", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "LdSt", ")", ")", "{", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "sbase", ")", ";", "if", "(", "!", "BaseOp", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "OffsetOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "Offset", "=", "OffsetOp", "?", "OffsetOp", "->", "getImm", "(", ")", ":", "", ";", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "sdst", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "return", "true", ";", "}", "if", "(", "isFLAT", "(", "LdSt", ")", ")", "{", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "BaseOp", ")", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "saddr", ")", ";"], "ground_truth": ["if", "(", "BaseOp", ")", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";"], "File": "SIInstrInfo54", "Func": "getMemOperandsWithOffsetWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52643, "Length": 462, "Cover_Rate": 0.4601593625498008} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "", ";", "return", "", ";", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "+", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo54", "Func": "getNumWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52644, "Length": 45, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "InstrInfo", "::", "hasAnyModifiersSet", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "any_of", "(", "ModifierOpNames", ",", "[", "&", "]", "(", "unsigned", "Name", ")", "{", "return", "hasModifiersSet", "(", "MI", ",", "Name", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo54", "Func": "hasAnyModifiersSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52646, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "true", ";", "return", "MI", ".", "modifiesRegister", "(", "", ",", "&", "RI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "changesVGPRIndexingMode", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo54", "Func": "isSchedulingBoundary", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52647, "Length": 59, "Cover_Rate": 0.48760330578512395} {"Template_token": ["", "MachineOperand", "*", "SBase", "=", "getNamedOperand", "(", "MI", ",", "", "::", "sbase", ")", ";", "if", "(", "SBase", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SBase", "->", "getReg", "(", ")", ")", ")", ")", "{", "Register", "SGPR", "=", "readlaneVGPRToSGPR", "(", "SBase", "->", "getReg", "(", ")", ",", "MI", ",", "MRI", ")", ";", "SBase", "->", "setReg", "(", "SGPR", ")", ";", "}", "MachineOperand", "*", "SOff", "=", "getNamedOperand", "(", "MI", ",", "", "::", "soffset", ")", ";"], "ground_truth": ["if", "(", "SOff", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SOff", "->", "getReg", "(", ")", ")", ")", ")", "{"], "File": "SIInstrInfo54", "Func": "legalizeOperandsSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52648, "Length": 94, "Cover_Rate": 0.6811594202898551} {"Template_token": ["", "MachineOperand", "*", "SBase", "=", "getNamedOperand", "(", "MI", ",", "", "::", "sbase", ")", ";", "if", "(", "SBase", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SBase", "->", "getReg", "(", ")", ")", ")", ")", "{", "Register", "SGPR", "=", "readlaneVGPRToSGPR", "(", "SBase", "->", "getReg", "(", ")", ",", "MI", ",", "MRI", ")", ";", "SBase", "->", "setReg", "(", "SGPR", ")", ";", "}", "MachineOperand", "*", "SOff", "=", "getNamedOperand", "(", "MI", ",", "", "::", "soffset", ")", ";", "if", "(", "SOff", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SOff", "->", "getReg", "(", ")", ")", ")", ")", "{", "Register", "SGPR", "=", "readlaneVGPRToSGPR", "(", "SOff", "->", "getReg", "(", ")", ",", "MI", ",", "MRI", ")", ";", "SOff", "->", "setReg", "(", "SGPR", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo54", "Func": "legalizeOperandsSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52649, "Length": 119, "Cover_Rate": 0.8623188405797102} {"Template_token": ["", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "for", "(", "unsigned", "Name", ":", "reverse", "(", "ModifierOpNames", ")", ")", "MI", ".", "removeOperand", "(", "", "(", "Opc", ",", "Name", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo54", "Func": "removeModOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52650, "Length": 32, "Cover_Rate": 0.7111111111111111} {"Template_token": ["", "static", "EncodingFamily", "subtargetEncodingFamily", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "switch", "(", "ST", ".", "getGeneration", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Subtarget", "::", "SOUTHERN_ISLANDS", ":", "case", "Subtarget", "::", "SEA_ISLANDS", ":", "return", "", ";", "case", "Subtarget", "::", "VOLCANIC_ISLANDS", ":", "case", "Subtarget", "::", "GFX9", ":", "return", "", ";", "case", "Subtarget", "::", "GFX10", ":", "return", "", ";", "case", "Subtarget", "::", "GFX11", ":", "return", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo54", "Func": "subtargetEncodingFamily", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52652, "Length": 66, "Cover_Rate": 0.825} {"Template_token": ["", "default", ":", "return", "nullptr", ";", "case", "", ":", "case", "", ":", "IsF16", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "IsF16", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "int", "Src0Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "&&", "!", "Src0", "->", "isImm", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "MI", ",", "Src0Idx", ",", "*", "Src0", ")", ")", "return", "nullptr", ";", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "!", "IsF64", "&&", "(", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ">", "", "||", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src2", ")", ")", "{", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";", "}", "}", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src1", ")", ")", "{", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{"], "ground_truth": ["MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";"], "File": "SIInstrInfo55", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52654, "Length": 486, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumOps", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", ";", "return", "MI", ".", "getNumOperands", "(", ")", "==", "NumOps", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIInstrInfo55", "Func": "isFoldableCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52655, "Length": 64, "Cover_Rate": 0.5818181818181818} {"Template_token": ["", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "Register", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";", "if", "(", "SGPRReg", "!=", "", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRReg", ")", ";", "--", "ConstantBusLimit", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "isLiteralConstantLike", "(", "MO", ",", "get", "(", "Opc", ")", ".", "OpInfo", "[", "Idx", "]", ")", ")", "continue", ";", "if", "(", "LiteralLimit", ">", "", "&&", "ConstantBusLimit", ">", "", ")", "{", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "continue", ";", "}", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "continue", ";", "}", "if", "(", "RI", ".", "hasAGPRs", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", "&&", "!", "isOperandLegal", "(", "MI", ",", "Idx", ",", "&", "MO", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "continue", ";", "}", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "if", "(", "SGPRsUsed", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "ConstantBusLimit", ">", "", ")", "{"], "File": "SIInstrInfo55", "Func": "legalizeOperandsVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52656, "Length": 226, "Cover_Rate": 0.40574506283662476} {"Template_token": ["", "void", "InstrInfo", "::", "legalizeOperandsVOP3", "(", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "VOP3Idx", "[", "", "]", "=", "{", "", "(", "Opc", ",", "", "::", "src0", ")", ",", "", "(", "Opc", ",", "", "::", "src1", ")", ",", "", "(", "Opc", ",", "", "::", "src2", ")", "}", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "VOP3Idx", "[", "", "]", ")", ";", "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "VOP3Idx", "[", "", "]", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "if", "(", "Src2", ".", "isReg", "(", ")", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src2", ".", "getReg", "(", ")", ")", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "add", "(", "Src2", ")", ";", "Src2", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "}", "int", "ConstantBusLimit", "=", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ";", "int", "LiteralLimit", "=", "ST", ".", "hasVOP3Literal", "(", ")", "?", "", ":", "", ";", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "Register", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";"], "ground_truth": ["if", "(", "SGPRReg", "!=", "", ")", "{"], "File": "SIInstrInfo55", "Func": "legalizeOperandsVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52657, "Length": 302, "Cover_Rate": 0.5421903052064632} {"Template_token": ["", "case", "", ":", "if", "(", "isLiteralConstant", "(", "MI", ".", "getOperand", "(", "i", ")", ",", "RI", ".", "getRegClass", "(", "RegClass", ")", "->", "getSize", "(", ")", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "break", ";", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "case", "", ":", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", "&&", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "default", ":", "continue", ";", "}", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "RegClass", "!=", "-", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RegClass", ")", ";", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "}", "if", "(", "isVOP1", "(", "MI", ")", "||", "isVOP2", "(", "MI", ")", "||", "isVOP3", "(", "MI", ")", "||", "isVOPC", "(", "MI", ")", ")", "{", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "ConstantBusCount", "=", "", ";", "if", "(", "", "(", "Opcode", ",", "", "::", "imm", ")", "!=", "-", "", ")", "++", "ConstantBusCount", ";", "unsigned", "SGPRUsed", "=", "findImplicitSGPRRead", "(", "MI", ")", ";", "if", "(", "SGPRUsed", "!=", "", ")", "++", "ConstantBusCount", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "MRI", ",", "MO", ",", "getOpSize", "(", "Opcode", ",", "OpIdx", ")", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "SGPRUsed", ")", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "else", "{", "++", "ConstantBusCount", ";", "}", "}", "}", "if", "(", "ConstantBusCount", ">", "", ")", "{"], "ground_truth": ["ErrInfo", "=", "", ";"], "File": "SIInstrInfo58", "Func": "verifyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52660, "Length": 343, "Cover_Rate": 0.34472361809045227} {"Template_token": ["", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "if", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "break", ";", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "isLiteralConstant", "(", "MI", ".", "getOperand", "(", "i", ")", ",", "RI", ".", "getRegClass", "(", "RegClass", ")", "->", "getSize", "(", ")", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "break", ";", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "case", "", ":", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", "&&", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "default", ":", "continue", ";", "}", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "RegClass", "!=", "-", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RegClass", ")", ";", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "}", "if", "(", "isVOP1", "(", "MI", ")", "||", "isVOP2", "(", "MI", ")", "||", "isVOP3", "(", "MI", ")", "||", "isVOPC", "(", "MI", ")", ")", "{", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "ConstantBusCount", "=", "", ";", "if", "(", "", "(", "Opcode", ",", "", "::", "imm", ")", "!=", "-", "", ")", "++", "ConstantBusCount", ";", "unsigned", "SGPRUsed", "=", "findImplicitSGPRRead", "(", "MI", ")", ";", "if", "(", "SGPRUsed", "!=", "", ")", "++", "ConstantBusCount", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "MRI", ",", "MO", ",", "getOpSize", "(", "Opcode", ",", "OpIdx", ")", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "SGPRUsed", ")", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "else", "{", "++", "ConstantBusCount", ";", "}", "}", "}", "if", "(", "ConstantBusCount", ">", "", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "", "||", "Desc", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "const", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "Src1Idx", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "Src2Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src1", ".", "isReg", "(", ")", "&&", "Src2", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "compareMachineOp", "(", "Src0", ",", "Src1", ")", "&&", "!", "compareMachineOp", "(", "Src0", ",", "Src2", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo58", "Func": "verifyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52661, "Length": 486, "Cover_Rate": 0.4884422110552764} {"Template_token": ["", "case", "PseudoSourceValue", "::", "ExternalSymbolCallEntry", ":", "case", "PseudoSourceValue", "::", "TargetCustom", ":", "return", "ST", ".", "getAS", "(", ")", ".", "CONSTANT_ADDRESS", ";", "}"], "ground_truth": ["return", "ST", ".", "getAS", "(", ")", ".", "FLAT_ADDRESS", ";"], "File": "SIInstrInfo59", "Func": "getAddressSpaceForPseudoSourceKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52662, "Length": 29, "Cover_Rate": 0.3372093023255814} {"Template_token": ["", "switch", "(", "Kind", ")", "{", "case", "PseudoSourceValue", "::", "Stack", ":", "case", "PseudoSourceValue", "::", "FixedStack", ":", "return", "ST", ".", "getAS", "(", ")", ".", "PRIVATE_ADDRESS", ";", "case", "PseudoSourceValue", "::", "ConstantPool", ":", "case", "PseudoSourceValue", "::", "GOT", ":", "case", "PseudoSourceValue", "::", "JumpTable", ":", "case", "PseudoSourceValue", "::", "GlobalValueCallEntry", ":", "case", "PseudoSourceValue", "::", "ExternalSymbolCallEntry", ":", "case", "PseudoSourceValue", "::", "TargetCustom", ":", "return", "ST", ".", "getAS", "(", ")", ".", "CONSTANT_ADDRESS", ";", "}"], "ground_truth": ["return", "ST", ".", "getAS", "(", ")", ".", "FLAT_ADDRESS", ";"], "File": "SIInstrInfo59", "Func": "getAddressSpaceForPseudoSourceKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52663, "Length": 73, "Cover_Rate": 0.8488372093023255} {"Template_token": ["", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";"], "File": "SIInstrInfo69", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52668, "Length": 124, "Cover_Rate": 0.31313131313131315} {"Template_token": ["", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "SrcReg", "!=", "", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillSaveOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo69", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52669, "Length": 253, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "case", "PseudoSourceValue", "::", "JumpTable", ":", "case", "PseudoSourceValue", "::", "GlobalValueCallEntry", ":", "case", "PseudoSourceValue", "::", "ExternalSymbolCallEntry", ":", "case", "PseudoSourceValue", "::", "TargetCustom", ":", "return", "AS", "::", "CONSTANT_ADDRESS", ";"], "ground_truth": ["case", "PseudoSourceValue", "::", "CapTable", ":"], "File": "SIInstrInfo70", "Func": "getAddressSpaceForPseudoSourceKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52670, "Length": 30, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "case", "PseudoSourceValue", "::", "ExternalSymbolCallEntry", ":", "case", "PseudoSourceValue", "::", "TargetCustom", ":", "return", "AS", "::", "CONSTANT_ADDRESS", ";", "case", "PseudoSourceValue", "::", "CapTable", ":"], "ground_truth": ["return", "AS", "::", "CONSTANT_ADDRESS", ";"], "File": "SIInstrInfo70", "Func": "getAddressSpaceForPseudoSourceKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52671, "Length": 25, "Cover_Rate": 0.3048780487804878} {"Template_token": ["", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";"], "ground_truth": ["auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";"], "File": "SIInstrInfo72", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52672, "Length": 145, "Cover_Rate": 0.3553921568627451} {"Template_token": ["", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "DestReg", "!=", "", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}"], "ground_truth": ["if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";"], "File": "SIInstrInfo72", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52673, "Length": 124, "Cover_Rate": 0.30392156862745096} {"Template_token": ["", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillSaveOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MIB", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Define", ")", ";", "}", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo72", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52674, "Length": 274, "Cover_Rate": 0.6327944572748267} {"Template_token": ["", "if", "(", "Src", "->", "isImm", "(", ")", ")", "Offset", "=", "Src", "->", "getImm", "(", ")", ";", "else", "if", "(", "Src", "->", "isCImm", "(", ")", ")", "Offset", "=", "Src", "->", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "}", "if", "(", "Offset", "&&", "isLegalMUBUFImmOffset", "(", "Offset", ")", ")", "VAddr", "=", "getNamedOperand", "(", "*", "Add", ",", "", "::", "src1", ")", ";", "else", "Offset", "=", "", ";", "}", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "Inst", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "VDst", ")", ".", "add", "(", "*", "VAddr", ")", ".", "add", "(", "*", "getNamedOperand", "(", "Inst", ",", "", "::", "sbase", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "getNamedOperand", "(", "Inst", ",", "", "::", "glc", ")", "->", "getImm", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "Inst", ".", "memoperands_begin", "(", ")", ",", "Inst", ".", "memoperands_end", "(", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "getNamedOperand", "(", "Inst", ",", "", "::", "sdst", ")", "->", "getReg", "(", ")", ",", "VDst", ")", ";", "addUsersToMoveToVALUWorklist", "(", "VDst", ",", "MRI", ",", "Worklist", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "}", "if", "(", "NewOpcode", "==", "", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", ".", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "", ";", "i", ">", "", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "{", "Inst", ".", "RemoveOperand", "(", "i", ")", ";", "addSCCDefUsersToVALUWorklist", "(", "Inst", ",", "Worklist", ")", ";", "}", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "Inst", ".", "addImplicitDefUseOperands", "(", "*", "Inst", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", ".", "getOperand", "(", "", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "", ")", ";", "uint32_t", "Imm", "=", "OffsetWidthOp", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "", ")", ">>", "", ";", "Inst", ".", "RemoveOperand", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "BitWidth", ")", ")", ";", "}"], "ground_truth": ["bool", "HasDst", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ";"], "File": "SIInstrInfo80", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52678, "Length": 496, "Cover_Rate": 0.338104976141786} {"Template_token": ["", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "{", "unsigned", "VDst", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "const", "MachineOperand", "*", "VAddr", "=", "getNamedOperand", "(", "Inst", ",", "", "::", "soff", ")", ";", "auto", "Add", "=", "MRI", ".", "getUniqueVRegDef", "(", "VAddr", "->", "getReg", "(", ")", ")", ";", "unsigned", "Offset", "=", "", ";", "if", "(", "Add", "&&", "Add", "->", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "*", "Src", "=", "getNamedOperand", "(", "*", "Add", ",", "", "::", "src0", ")", ";", "if", "(", "Src", "&&", "Src", "->", "isReg", "(", ")", ")", "{", "auto", "Mov", "=", "MRI", ".", "getUniqueVRegDef", "(", "Src", "->", "getReg", "(", ")", ")", ";", "if", "(", "Mov", "&&", "Mov", "->", "getOpcode", "(", ")", "==", "", ")", "Src", "=", "&", "Mov", "->", "getOperand", "(", "", ")", ";", "}", "if", "(", "Src", ")", "{", "if", "(", "Src", "->", "isImm", "(", ")", ")", "Offset", "=", "Src", "->", "getImm", "(", ")", ";", "else", "if", "(", "Src", "->", "isCImm", "(", ")", ")", "Offset", "=", "Src", "->", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "}", "if", "(", "Offset", "&&", "isLegalMUBUFImmOffset", "(", "Offset", ")", ")", "VAddr", "=", "getNamedOperand", "(", "*", "Add", ",", "", "::", "src1", ")", ";", "else", "Offset", "=", "", ";", "}", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "Inst", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "VDst", ")", ".", "add", "(", "*", "VAddr", ")", ".", "add", "(", "*", "getNamedOperand", "(", "Inst", ",", "", "::", "sbase", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "getNamedOperand", "(", "Inst", ",", "", "::", "glc", ")", "->", "getImm", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "Inst", ".", "memoperands_begin", "(", ")", ",", "Inst", ".", "memoperands_end", "(", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "getNamedOperand", "(", "Inst", ",", "", "::", "sdst", ")", "->", "getReg", "(", ")", ",", "VDst", ")", ";", "addUsersToMoveToVALUWorklist", "(", "VDst", ",", "MRI", ",", "Worklist", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "}", "if", "(", "NewOpcode", "==", "", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", ".", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "", ";", "i", ">", "", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "{", "Inst", ".", "RemoveOperand", "(", "i", ")", ";", "addSCCDefUsersToVALUWorklist", "(", "Inst", ",", "Worklist", ")", ";", "}", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo80", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52679, "Length": 508, "Cover_Rate": 0.34628493524199044} {"Template_token": ["", "return", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_3_64", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_7_64", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_15_64", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_1", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_2", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_3", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_7", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_15", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "RI", ".", "getHWRegIndex", "(", "DestReg", ")", "<=", "RI", ".", "getHWRegIndex", "(", "SrcReg", ")", ")", "Forward", "=", "true", ";", "else", "Forward", "=", "false", ";", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "SubIndices", ".", "size", "(", ")", ";", "++", "Idx", ")", "{", "unsigned", "SubIdx", ";", "if", "(", "Forward", ")", "SubIdx", "=", "SubIndices", "[", "Idx", "]", ";"], "ground_truth": ["else", "SubIdx", "=", "SubIndices", "[", "SubIndices", ".", "size", "(", ")", "-", "Idx", "-", "", "]", ";"], "File": "SIInstrInfo84", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52681, "Length": 410, "Cover_Rate": 0.37374658158614404} {"Template_token": ["", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "", ";", "}", "assert", "(", "TBB", "&&", "Cond", "[", "", "]", ".", "isImm", "(", ")", ")", ";", "unsigned", "Opcode", "=", "getBranchOpcode", "(", "static_cast", "<", "BranchPredicate", ">", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "!", "FBB", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo84", "Func": "InsertBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52682, "Length": 85, "Cover_Rate": 0.48295454545454547} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "RC", "->", "getSize", "(", ")", "==", "", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "unsigned", "Opcode", "=", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";"], "ground_truth": ["MFI", "->", "setHasSpilledVGPRs", "(", ")", ";"], "File": "SIInstrInfo84", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52683, "Length": 274, "Cover_Rate": 0.7287234042553191} {"Template_token": ["", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";"], "ground_truth": ["Register", "UnusedCarry", "=", "RS", ".", "scavengeRegister", "(", "RI", ".", "getBoolRC", "(", ")", ",", "I", ",", "", ",", "false", ")", ";"], "File": "SIInstrInfo86", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52684, "Length": 45, "Cover_Rate": 0.36885245901639346} {"Template_token": ["", "if", "(", "!", "UnusedCarry", ".", "isValid", "(", ")", ")", "return", "MachineInstrBuilder", "(", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "File": "SIInstrInfo86", "Func": "getAddNoCarry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52685, "Length": 44, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "unsigned", "Opcode", "=", "getSGPRSpillRestoreOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo88", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52687, "Length": 162, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "unsigned", "Opcode", "=", "getSGPRSpillRestoreOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo88", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52688, "Length": 145, "Cover_Rate": 0.4738562091503268} {"Template_token": ["", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIInstrInfo88", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52689, "Length": 135, "Cover_Rate": 0.41033434650455924} {"Template_token": ["", "case", "", ":", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", "||", "NewDstRC", "==", "&", "", ")", "return", "nullptr", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "return", "NewDstRC", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo91", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52690, "Length": 42, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD", "(", "MI", ")", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo91", "Func": "hasUnwantedEffectsWhenEXECEmpty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52691, "Length": 74, "Cover_Rate": 0.6727272727272727} {"Template_token": ["", "unsigned", "OpSubReg", "=", "Op", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "RI", ".", "getSubClassWithSubReg", "(", "RI", ".", "getRegClassForReg", "(", "MRI", ",", "OpReg", ")", ",", "OpSubReg", ")", ";", "if", "(", "DstRC", "==", "OpRC", ")", "return", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "InsertMBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "add", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setSubReg", "(", "", ")", ";"], "ground_truth": ["MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";"], "File": "SIInstrInfo91", "Func": "legalizeGenericOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52692, "Length": 98, "Cover_Rate": 0.5444444444444444} {"Template_token": ["", "unsigned", "OpSubReg", "=", "Op", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "RI", ".", "getSubClassWithSubReg", "(", "RI", ".", "getRegClassForReg", "(", "MRI", ",", "OpReg", ")", ",", "OpSubReg", ")", ";", "if", "(", "DstRC", "==", "OpRC", ")", "return", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "InsertMBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DstReg", ")", ".", "add", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setSubReg", "(", "", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "return", ";"], "ground_truth": ["if", "(", "Def", "->", "isMoveImmediate", "(", ")", "&&", "DstRC", "!=", "&", "", ")", "FoldImmediate", "(", "*", "Copy", ",", "*", "Def", ",", "OpReg", ",", "&", "MRI", ")", ";"], "File": "SIInstrInfo91", "Func": "legalizeGenericOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52693, "Length": 132, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "VOP3Idx", "[", "", "]", "=", "{", "", "(", "Opc", ",", "", "::", "src0", ")", ",", "", "(", "Opc", ",", "", "::", "src1", ")", ",", "", "(", "Opc", ",", "", "::", "src2", ")", "}", ";", "int", "ConstantBusLimit", "=", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ";", "int", "LiteralLimit", "=", "ST", ".", "hasVOP3Literal", "(", ")", "?", "", ":", "", ";", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "unsigned", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";", "if", "(", "SGPRReg", "!=", "", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRReg", ")", ";", "--", "ConstantBusLimit", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "isLiteralConstantLike", "(", "MO", ",", "get", "(", "Opc", ")", ".", "OpInfo", "[", "Idx", "]", ")", ")", "continue", ";", "if", "(", "LiteralLimit", ">", "", "&&", "ConstantBusLimit", ">", "", ")", "{", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "continue", ";", "}", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";"], "ground_truth": ["continue", ";"], "File": "SIInstrInfo91", "Func": "legalizeOperandsVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52695, "Length": 209, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitDefs", "(", ")", "==", "", ")", ";", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", "==", "", ")", ";", "return", "MI", ".", "getNumOperands", "(", ")", "==", "", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo92", "Func": "isReallyTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52697, "Length": 46, "Cover_Rate": 0.4144144144144144} {"Template_token": ["", "unsigned", "TIDIGXReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "TIDIGYReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "TIDIGZReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "InputPtrReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "getAddNoCarry", "(", "Entry", ",", "Insert", ",", "DL", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo95", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52699, "Length": 268, "Cover_Rate": 0.4253968253968254} {"Template_token": ["", "unsigned", "TIDIGZReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "unsigned", "InputPtrReg", "=", "MFI", "->", "getPreloadedReg", "(", "", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";"], "ground_truth": ["BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";"], "File": "SIInstrInfo95", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52700, "Length": 224, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "EncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "!=", "", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", ")", "Gen", "=", "", ";", "if", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", "Gen", "=", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "GFX9", "?", "", ":", "", ";", "if", "(", "ST", ".", "hasUnpackedD16VMem", "(", ")", "&&", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ")", ")", "Gen", "=", "", ";", "int", "MCOp", "=", "", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "", ")", "return", "Opcode", ";", "if", "(", "MCOp", "==", "(", "uint16_t", ")", "-", "", ")", "return", "-", "", ";", "return", "MCOp", ";"], "ground_truth": ["}"], "File": "SIInstrInfo95", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52701, "Length": 125, "Cover_Rate": 0.8278145695364238} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "GenInstrInfo", "(", "", ",", "", ")", ",", "RI", "(", "ST", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIInstrInfo95", "Func": "SIInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52702, "Length": 28, "Cover_Rate": 0.875} {"Template_token": ["", "InstrInfo", "::", "InstrInfo", "(", "const", "Subtarget", "&", "ST", ")", ":", "GenInstrInfo", "(", "", ",", "", ")", ",", "RI", "(", "ST", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIInstrInfo95", "Func": "SIInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52703, "Length": 28, "Cover_Rate": 0.875} {"Template_token": ["", "case", "Subtarget", "::", "VOLCANIC_ISLANDS", ":", "case", "Subtarget", "::", "GFX9", ":", "return", "", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIInstrInfo95", "Func": "subtargetEncodingFamily", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52704, "Length": 19, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "}", "unsigned", "Width0", "=", "MIa", ".", "memoperands", "(", ")", ".", "front", "(", ")", "->", "getSize", "(", ")", ";", "unsigned", "Width1", "=", "MIb", ".", "memoperands", "(", ")", ".", "front", "(", ")", "->", "getSize", "(", ")", ";", "return", "offsetsDoNotOverlap", "(", "Width0", ",", "Offset0", ",", "Width1", ",", "Offset1", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo98", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52705, "Length": 48, "Cover_Rate": 0.3287671232876712} {"Template_token": ["", "if", "(", "!", "BaseOp", ")", "{", "return", "false", ";", "}", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "Offset", "=", "OffsetOp", "->", "getImm", "(", ")", ";", "}", "else", "{", "const", "MachineOperand", "*", "Offset0Op", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset0", ")", ";", "const", "MachineOperand", "*", "Offset1Op", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset1", ")", ";", "unsigned", "Offset0", "=", "Offset0Op", "->", "getImm", "(", ")", ";", "unsigned", "Offset1", "=", "Offset1Op", "->", "getImm", "(", ")", ";", "if", "(", "Offset0", "+", "", "!=", "Offset1", ")", "return", "false", ";", "unsigned", "EltSize", ";", "if", "(", "LdSt", ".", "mayLoad", "(", ")", ")", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "", ")", ")", "/", "", ";", "else", "{", "assert", "(", "LdSt", ".", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", ")", "/", "", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "}", "return", "true", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "AddrReg", "&&", "!", "AddrReg", "->", "isFI", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "srsrc", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "LdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "RSrc", "->", "getReg", "(", ")", "!=", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "BaseOps", ".", "push_back", "(", "RSrc", ")", ";", "BaseOps", ".", "push_back", "(", "SOffset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "srsrc", ")", ";", "if", "(", "!", "BaseOp", ")", "return", "false", ";"], "ground_truth": ["BaseOps", ".", "push_back", "(", "BaseOp", ")", ";"], "File": "SIInstrInfo98", "Func": "getMemOperandsWithOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52706, "Length": 368, "Cover_Rate": 0.5302593659942363} {"Template_token": ["", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "AddrReg", "&&", "!", "AddrReg", "->", "isFI", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "srsrc", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "LdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "RSrc", "->", "getReg", "(", ")", "!=", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "BaseOps", ".", "push_back", "(", "RSrc", ")", ";", "BaseOps", ".", "push_back", "(", "SOffset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "srsrc", ")", ";", "if", "(", "!", "BaseOp", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "BaseOp", ")", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "if", "(", "SOffset", ")", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "LdSt", ")", ")", "{", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "sbase", ")", ";", "if", "(", "!", "BaseOp", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "OffsetOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "Offset", "=", "OffsetOp", "?", "OffsetOp", "->", "getImm", "(", ")", ":", "", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIInstrInfo98", "Func": "getMemOperandsWithOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52707, "Length": 306, "Cover_Rate": 0.4409221902017291} {"Template_token": ["", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "(", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ">", "", "||", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src2", ")", ")", "{", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";", "}", "}", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src1", ")", ")", "{", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", ")", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";", "}", "}", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src0", ")", ")", "{", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "", "&&", "isOperandLegal", "(", "MI", ",", "", "(", "NewOpc", ",", "", "::", "src0", ")", ",", "Src1", ")", ")", "{", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "updateLiveVariables", "(", "LV", ",", "MI", ",", "*", "MIB", ")", ";", "return", "MIB", ";", "}", "}", "}", "unsigned", "NewOpc", "=", "IsFMA", "?", "(", "IsF16", "?", "", ":", "", ")", ":", "(", "IsF16", "?", "", ":", "", ")", ";", "if", "(", "pseudoToMCOpcode", "(", "NewOpc", ")", "==", "-", "", ")", "return", "nullptr", ";"], "ground_truth": ["MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "addImm", "(", "Src0Mods", "?", "Src0Mods", "->", "getImm", "(", ")", ":", "", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Src1Mods", "?", "Src1Mods", "->", "getImm", "(", ")", ":", "", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "*", "Src2", ")", ".", "addImm", "(", "Clamp", "?", "Clamp", "->", "getImm", "(", ")", ":", "", ")", ".", "addImm", "(", "Omod", "?", "Omod", "->", "getImm", "(", ")", ":", "", ")", ";"], "File": "SIInstrInfo99", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52708, "Length": 580, "Cover_Rate": 0.6651376146788991} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "ST", ".", "hasDLInsts", "(", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo99", "Func": "getVALUOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52711, "Length": 255, "Cover_Rate": 0.35966149506346967} {"Template_token": ["", "case", "", ":", "{", "unsigned", "NumOps", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", ";", "return", "MI", ".", "getNumOperands", "(", ")", "==", "NumOps", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo99", "Func": "isFoldableCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52712, "Length": 62, "Cover_Rate": 0.5904761904761905} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "MI", ".", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo99", "Func": "isReallyTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52713, "Length": 30, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "bool", "InstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "MI", ".", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";"], "File": "SIInstrInfo99", "Func": "isReallyTriviallyReMaterializable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52714, "Length": 57, "Cover_Rate": 0.7702702702702703} {"Template_token": ["", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "Offset", "=", "OffsetOp", "->", "getImm", "(", ")", ";", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "", ")", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "else", "{", "const", "MachineOperand", "*", "Offset0Op", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset0", ")", ";", "const", "MachineOperand", "*", "Offset1Op", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset1", ")", ";", "unsigned", "Offset0", "=", "Offset0Op", "->", "getImm", "(", ")", ";", "unsigned", "Offset1", "=", "Offset1Op", "->", "getImm", "(", ")", ";", "if", "(", "Offset0", "+", "", "!=", "Offset1", ")", "return", "false", ";", "unsigned", "EltSize", ";", "if", "(", "LdSt", ".", "mayLoad", "(", ")", ")", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "", ")", ")", "/", "", ";", "else", "{", "assert", "(", "LdSt", ".", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", ")", "/", "", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "", ")", "{", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "data1", ")", ";", "Width", "+=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "else", "{", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "}", "return", "true", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "AddrReg", "&&", "!", "AddrReg", "->", "isFI", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "srsrc", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "LdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["if", "(", "RSrc", "->", "getReg", "(", ")", "!=", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", "return", "false", ";"], "File": "SIInstrInfo9", "Func": "getMemOperandsWithOffsetWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52717, "Length": 402, "Cover_Rate": 0.37570093457943926} {"Template_token": ["", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "BaseOp", ")", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "if", "(", "SOffset", ")", "Offset", "+=", "SOffset", "->", "getImm", "(", ")", ";", "}", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "", ")", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdata", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "return", "true", ";", "}", "if", "(", "isMIMG", "(", "LdSt", ")", ")", "{", "int", "SRsrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "BaseOps", ".", "push_back", "(", "&", "LdSt", ".", "getOperand", "(", "SRsrcIdx", ")", ")", ";", "int", "VAddr0Idx", "=", "", "(", "Opc", ",", "", "::", "vaddr0", ")", ";", "if", "(", "VAddr0Idx", ">=", "", ")", "{", "for", "(", "int", "I", "=", "VAddr0Idx", ";", "I", "<", "SRsrcIdx", ";", "++", "I", ")", "BaseOps", ".", "push_back", "(", "&", "LdSt", ".", "getOperand", "(", "I", ")", ")", ";", "}", "else", "{", "BaseOps", ".", "push_back", "(", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ")", ";", "}", "Offset", "=", "", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "LdSt", ")", ")", "{", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "sbase", ")", ";", "if", "(", "!", "BaseOp", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "OffsetOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", ";", "Offset", "=", "OffsetOp", "?", "OffsetOp", "->", "getImm", "(", ")", ":", "", ";", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "sdst", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "return", "true", ";", "}", "if", "(", "isFLAT", "(", "LdSt", ")", ")", "{", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "BaseOp", ")", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "saddr", ")", ";", "if", "(", "BaseOp", ")", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "Offset", "=", "getNamedOperand", "(", "LdSt", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ";", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "", ")", "DataOpIdx", "=", "", "(", "Opc", ",", "", "::", "vdata", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo9", "Func": "getMemOperandsWithOffsetWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52718, "Length": 393, "Cover_Rate": 0.36728971962616824} {"Template_token": ["", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdata", ")", ";", "if", "(", "!", "SecondDst", ")", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdst", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "", "::", "vdst", ")", ";", "}", "if", "(", "!", "FirstDst", "||", "!", "SecondDst", ")", "return", "false", ";", "unsigned", "LoadClusterThreshold", "=", "", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "FirstLdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "Register", "Reg", "=", "FirstDst", "->", "getReg", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DstRC", "=", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";"], "File": "SIInstrInfo9", "Func": "shouldClusterMemOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52719, "Length": 173, "Cover_Rate": 0.41686746987951806} {"Template_token": ["", "if", "(", "isMUBUF", "(", "Opc1", ")", "||", "isMTBUF", "(", "Opc1", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "Opc1", ")", "&&", "!", "isSMRD", "(", "Opc1", ")", ";", "}", "if", "(", "isSMRD", "(", "Opc0", ")", ")", "{", "if", "(", "isSMRD", "(", "Opc1", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "Opc1", ")", "&&", "!", "isMUBUF", "(", "Opc0", ")", "&&", "!", "isMTBUF", "(", "Opc0", ")", ";", "}", "if", "(", "isFLAT", "(", "Opc0", ")", ")", "{", "if", "(", "isFLAT", "(", "Opc1", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52721, "Length": 107, "Cover_Rate": 0.4037735849056604} {"Template_token": ["", "assert", "(", "MIb", "&&", "(", "MIb", "->", "mayLoad", "(", ")", "||", "MIb", "->", "mayStore", "(", ")", ")", "&&", "", ")", ";", "if", "(", "MIa", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", "->", "hasOrderedMemoryRef", "(", ")", "||", "MIb", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "Opc0", ")", ")", "{", "if", "(", "isDS", "(", "Opc1", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "Opc1", ")", ";", "}", "if", "(", "isMUBUF", "(", "Opc0", ")", "||", "isMTBUF", "(", "Opc0", ")", ")", "{", "if", "(", "isMUBUF", "(", "Opc1", ")", "||", "isMTBUF", "(", "Opc1", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";"], "ground_truth": ["return", "!", "isFLAT", "(", "Opc1", ")", "&&", "!", "isSMRD", "(", "Opc1", ")", ";"], "File": "SIInstrInfo", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52722, "Length": 132, "Cover_Rate": 0.4981132075471698} {"Template_token": ["", "unsigned", "TIDIGYReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "TIDIG_Y", ")", ";", "unsigned", "TIDIGZReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "TIDIG_Z", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "INPUT_PTR", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "&", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIInstrInfo", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52723, "Length": 306, "Cover_Rate": 0.45808383233532934} {"Template_token": ["", "if", "(", "!", "MFI", "->", "hasCalculatedTID", "(", ")", ")", "{", "MachineBasicBlock", "&", "Entry", "=", "MBB", ".", "getParent", "(", ")", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "Entry", ".", "front", "(", ")", ";", "DebugLoc", "DL", "=", "Insert", "->", "getDebugLoc", "(", ")", ";", "TIDReg", "=", "RI", ".", "findUnusedRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "&", "", ")", ";", "if", "(", "TIDReg", "==", "", ")", "return", "TIDReg", ";", "if", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", "&&", "WorkGroupSize", ">", "WavefrontSize", ")", "{", "unsigned", "TIDIGXReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "TIDIG_X", ")", ";", "unsigned", "TIDIGYReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "TIDIG_Y", ")", ";", "unsigned", "TIDIGZReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "TIDIG_Z", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "*", "MF", ",", "RegisterInfo", "::", "INPUT_PTR", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "TIDIGXReg", ",", "TIDIGYReg", ",", "TIDIGZReg", "}", ")", "{", "if", "(", "!", "Entry", ".", "isLiveIn", "(", "Reg", ")", ")", "Entry", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "RS", "->", "enterBasicBlock", "(", "&", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "}", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "", ")", ",", "TIDReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "TIDReg", ")", ";", "MFI", "->", "setTIDReg", "(", "TIDReg", ")", ";", "}", "unsigned", "LDSOffset", "=", "MFI", "->", "LDSSize", "+", "(", "FrameOffset", "*", "WorkGroupSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "LDSOffset", ")", ".", "addReg", "(", "TIDReg", ")", ";"], "ground_truth": ["return", "TmpReg", ";"], "File": "SIInstrInfo", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52724, "Length": 511, "Cover_Rate": 0.7649700598802395} {"Template_token": ["", "if", "(", "CommutedOpcode", "==", "-", "", ")", "return", "nullptr", ";", "int", "Src0Idx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", ".", "isReg", "(", ")", ")", "return", "nullptr", ";", "int", "Src1Idx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "src1", ")", ";", "if", "(", "(", "OpIdx0", "!=", "static_cast", "<", "unsigned", ">", "(", "Src0Idx", ")", "||", "OpIdx1", "!=", "static_cast", "<", "unsigned", ">", "(", "Src1Idx", ")", ")", "&&", "(", "OpIdx0", "!=", "static_cast", "<", "unsigned", ">", "(", "Src1Idx", ")", "||", "OpIdx1", "!=", "static_cast", "<", "unsigned", ">", "(", "Src0Idx", ")", ")", ")", "return", "nullptr", ";", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "(", "!", "isOperandLegal", "(", "MI", ",", "Src0Idx", ",", "&", "Src1", ")", "||", "!", "isOperandLegal", "(", "MI", ",", "Src1Idx", ",", "&", "Src0", ")", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "!", "Src1", ".", "isReg", "(", ")", ")", "{"], "ground_truth": ["if", "(", "NewMI", "||", "!", "Src1", ".", "isImm", "(", ")", "||", "(", "!", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "!", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{"], "File": "SIInstrInfo", "Func": "commuteInstructionImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52725, "Length": 209, "Cover_Rate": 0.4771689497716895} {"Template_token": ["", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "return", ";", "}", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_3", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_7", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_15", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_1", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_2", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_3", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_7", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", "||", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opcode", "=", "", ";", "SubIndices", "=", "Sub0_15", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "while", "(", "unsigned", "SubIdx", "=", "*", "SubIndices", "++", ")", "{"], "ground_truth": ["MachineInstrBuilder", "Builder", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubIdx", ")", ")", ";"], "File": "SIInstrInfo", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52728, "Length": 451, "Cover_Rate": 0.4880952380952381} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "Idx", ")", ";", "if", "(", "RI", ".", "isSGPRClassID", "(", "Desc", ".", "OpInfo", "[", "Idx", "]", ".", "RegClass", ")", ")", "SGPRReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "UsedSGPRs", "[", "i", "]", "=", "MO", ".", "getReg", "(", ")", ";", "}", "if", "(", "SGPRReg", "!=", "", ")", "return", "SGPRReg", ";", "if", "(", "UsedSGPRs", "[", "", "]", "!=", "", ")", "{"], "ground_truth": ["if", "(", "UsedSGPRs", "[", "", "]", "==", "UsedSGPRs", "[", "", "]", "||", "UsedSGPRs", "[", "", "]", "==", "UsedSGPRs", "[", "", "]", ")", "SGPRReg", "=", "UsedSGPRs", "[", "", "]", ";"], "File": "SIInstrInfo", "Func": "findUsedSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52729, "Length": 120, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "uint64_t", "getClampMask", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "uint64_t", "ClampFlags", "=", "", "|", "", "|", "", "|", "", ";"], "ground_truth": ["return", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "ClampFlags", ";"], "File": "SIInstrInfo", "Func": "getClampMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52730, "Length": 33, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "const", "uint64_t", "ClampFlags", "=", "", "|", "", "|", "", "|", "", ";"], "ground_truth": ["return", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "ClampFlags", ";"], "File": "SIInstrInfo", "Func": "getClampMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52731, "Length": 23, "Cover_Rate": 0.5476190476190477} {"Template_token": ["", "else", "{", "assert", "(", "LdSt", "->", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "", "(", "Opc", ",", "", "::", "data0", ")", ";", "EltSize", "=", "getOpRegClass", "(", "*", "LdSt", ",", "Data0Idx", ")", "->", "getSize", "(", ")", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "Opc", ")", "||", "isMTBUF", "(", "Opc", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "soffset", ")", "!=", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "offset", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "Opc", ")", ")", "{"], "ground_truth": ["const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "", "::", "offset", ")", ";"], "File": "SIInstrInfo", "Func": "getMemOpBaseRegImmOfs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52732, "Length": 197, "Cover_Rate": 0.43392070484581496} {"Template_token": ["", "return", "RI", ".", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "MI", ",", "OpNo", ")", ")", "/", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "getOpSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52734, "Length": 17, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "const", "RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "SIInstrInfo", "Func": "getRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52735, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "hasFPClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52737, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "static", "bool", "hasIntClamp", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo", "Func": "hasIntClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52738, "Length": 21, "Cover_Rate": 0.875} {"Template_token": ["", "return", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "hasIntClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52739, "Length": 12, "Cover_Rate": 0.5} {"Template_token": ["", "Count", "-=", "", ";"], "ground_truth": ["BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addImm", "(", "Arg", ")", ";"], "File": "SIInstrInfo", "Func": "insertNOPs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52740, "Length": 32, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addImm", "(", "Arg", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "insertNOPs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52741, "Length": 29, "Cover_Rate": 0.3717948717948718} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52744, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "bool", "isDPP", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo", "Func": "isDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52745, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "isEXP", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isEXP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52747, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "bool", "isFixedSize", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isFixedSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52749, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "bool", "isGather4", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo", "Func": "isGather4", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52750, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "MachineInstr", "*", "Parent", "=", "MO", ".", "getParent", "(", ")", ";", "return", "isInlineConstant", "(", "*", "Parent", ",", "Parent", "->", "getOperandNo", "(", "&", "MO", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52752, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "return", "isInlineConstant", "(", "*", "Parent", ",", "Parent", "->", "getOperandNo", "(", "&", "MO", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52753, "Length": 16, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "return", "MO", ".", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "MI", ",", "OpIdx", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52754, "Length": 16, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "ground_truth": ["return", "MO", ".", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "MI", ",", "OpIdx", ")", ";"], "File": "SIInstrInfo", "Func": "isLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52755, "Length": 27, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "if", "(", "isVALU", "(", "InstDesc", ".", "Opcode", ")", "&&", "usesConstantBus", "(", "MRI", ",", "*", "MO", ",", "DefinedRC", "->", "getSize", "(", ")", ")", ")", "{", "unsigned", "SGPRUsed", "=", "MO", "->", "isReg", "(", ")", "?", "MO", "->", "getReg", "(", ")", ":", "(", "unsigned", ")", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "!=", "SGPRUsed", "&&", "usesConstantBus", "(", "MRI", ",", "Op", ",", "getOpSize", "(", "*", "MI", ",", "i", ")", ")", ")", "{", "return", "false", ";", "}", "}", "}", "if", "(", "MO", "->", "isReg", "(", ")", ")", "{", "assert", "(", "DefinedRC", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", "->", "getReg", "(", ")", ")", "?", "MRI", ".", "getRegClass", "(", "MO", "->", "getReg", "(", ")", ")", ":", "RI", ".", "getPhysRegClass", "(", "MO", "->", "getReg", "(", ")", ")", ";", "return", "RI", ".", "getCommonSubClass", "(", "RC", ",", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ")", "==", "RC", ";", "}", "assert", "(", "MO", "->", "isImm", "(", ")", "||", "MO", "->", "isTargetIndex", "(", ")", "||", "MO", "->", "isFI", "(", ")", ")", ";", "if", "(", "!", "DefinedRC", ")", "{", "return", "true", ";", "}", "return", "isImmOperandLegal", "(", "MI", ",", "OpIdx", ",", "*", "MO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52756, "Length": 240, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCOperandInfo", "&", "OpInfo", "=", "InstDesc", ".", "OpInfo", "[", "OpIdx", "]", ";", "const", "TargetRegisterClass", "*", "DefinedRC", "=", "OpInfo", ".", "RegClass", "!=", "-", "", "?", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ":", "nullptr", ";", "if", "(", "!", "MO", ")", "MO", "=", "&", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "isVALU", "(", "InstDesc", ".", "Opcode", ")", "&&", "usesConstantBus", "(", "MRI", ",", "*", "MO", ",", "DefinedRC", "->", "getSize", "(", ")", ")", ")", "{", "unsigned", "SGPRUsed", "=", "MO", "->", "isReg", "(", ")", "?", "MO", "->", "getReg", "(", ")", ":", "(", "unsigned", ")", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "!=", "SGPRUsed", "&&", "usesConstantBus", "(", "MRI", ",", "Op", ",", "getOpSize", "(", "*", "MI", ",", "i", ")", ")", ")", "{", "return", "false", ";", "}", "}", "}", "if", "(", "MO", "->", "isReg", "(", ")", ")", "{", "assert", "(", "DefinedRC", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", "->", "getReg", "(", ")", ")", "?", "MRI", ".", "getRegClass", "(", "MO", "->", "getReg", "(", ")", ")", ":", "RI", ".", "getPhysRegClass", "(", "MO", "->", "getReg", "(", ")", ")", ";", "return", "RI", ".", "getCommonSubClass", "(", "RC", ",", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ")", "==", "RC", ";", "}", "assert", "(", "MO", "->", "isImm", "(", ")", "||", "MO", "->", "isTargetIndex", "(", ")", "||", "MO", "->", "isFI", "(", ")", ")", ";", "if", "(", "!", "DefinedRC", ")", "{", "return", "true", ";", "}"], "ground_truth": ["return", "isImmOperandLegal", "(", "MI", ",", "OpIdx", ",", "*", "MO", ")", ";"], "File": "SIInstrInfo", "Func": "isOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52757, "Length": 322, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "bool", "isScalarStore", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isScalarStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52758, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isScalarStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52759, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "static", "bool", "isScalarUnit", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "(", "", "|", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isScalarUnit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52760, "Length": 26, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "return", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "(", "", "|", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isScalarUnit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52761, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "isSDWA", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52763, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "auto", "Flags", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "(", "Flags", "&", "", ")", "&&", "!", "(", "Flags", "&", "", ")", ";"], "File": "SIInstrInfo", "Func": "isSegmentSpecificFLAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52764, "Length": 25, "Cover_Rate": 0.625} {"Template_token": ["", "auto", "Flags", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "return", "(", "Flags", "&", "", ")", "&&", "!", "(", "Flags", "&", "", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isSegmentSpecificFLAT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52765, "Length": 26, "Cover_Rate": 0.65} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isSGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52767, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "bool", "isVGPRCopy", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "MI", ".", "isCopy", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Dest", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SIInstrInfo", "Func": "isVGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52768, "Length": 33, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "bool", "isVGPRCopy", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "MI", ".", "isCopy", "(", ")", ")", ";", "unsigned", "Dest", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "SIInstrInfo", "Func": "isVGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52769, "Length": 49, "Cover_Rate": 0.6805555555555556} {"Template_token": ["", "bool", "isVINTRP", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isVINTRP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52770, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "bool", "isVMEM", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "isMUBUF", "(", "Opcode", ")", "||", "isMTBUF", "(", "Opcode", ")", "||", "isMIMG", "(", "Opcode", ")", ";"], "File": "SIInstrInfo", "Func": "isVMEM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52773, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "bool", "isVOP3P", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isVOP3P", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52774, "Length": 19, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isVOP3P", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52775, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "}", "else", "if", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "switch", "(", "RC", "->", "getSize", "(", ")", "*", "", ")", "{", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "}", "}", "if", "(", "Opcode", "!=", "-", "", ")", "{", "unsigned", "Align", "=", "", ";", "FrameInfo", "->", "setObjectAlignment", "(", "FrameIndex", ",", "Align", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ";"], "File": "SIInstrInfo", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52777, "Length": 235, "Cover_Rate": 0.5676328502415459} {"Template_token": ["", "case", "", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitUnaryOp", "(", "Worklist", ",", "Inst", ",", "", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "splitScalar64BitBCNT", "(", "Worklist", ",", "Inst", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "", ":", "{", "splitScalar64BitBFE", "(", "Worklist", ",", "Inst", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewOpcode", "==", "", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", "->", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">", "", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52778, "Length": 456, "Cover_Rate": 0.5567765567765568} {"Template_token": ["", "if", "(", "NewOpcode", "==", "", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", "->", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">", "", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "Inst", "->", "addImplicitDefUseOperands", "(", "*", "Inst", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", "->", "getOperand", "(", "", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "", ")", ";", "uint32_t", "Imm", "=", "OffsetWidthOp", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "", ")", ">>", "", ";", "Inst", "->", "RemoveOperand", "(", "", ")", ";"], "ground_truth": ["Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "File": "SIInstrInfo", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52779, "Length": 254, "Cover_Rate": 0.31013431013431014} {"Template_token": ["", "if", "(", "isDS", "(", "Opc0", ")", "&&", "isDS", "(", "Opc1", ")", ")", "return", "true", ";", "if", "(", "isSMRD", "(", "Opc0", ")", "&&", "isSMRD", "(", "Opc1", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "(", "isMUBUF", "(", "Opc0", ")", "||", "isMTBUF", "(", "Opc0", ")", ")", "&&", "(", "isMUBUF", "(", "Opc1", ")", "||", "isMTBUF", "(", "Opc1", ")", ")", ")", "return", "true", ";"], "File": "SIInstrInfo", "Func": "shouldClusterLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52780, "Length": 59, "Cover_Rate": 0.5462962962962963} {"Template_token": ["", "unsigned", "Opc0", "=", "FirstLdSt", "->", "getOpcode", "(", ")", ";", "unsigned", "Opc1", "=", "SecondLdSt", "->", "getOpcode", "(", ")", ";", "if", "(", "NumLoads", ">", "", ")", "return", "false", ";", "if", "(", "isDS", "(", "Opc0", ")", "&&", "isDS", "(", "Opc1", ")", ")", "return", "true", ";", "if", "(", "isSMRD", "(", "Opc0", ")", "&&", "isSMRD", "(", "Opc1", ")", ")", "return", "true", ";", "if", "(", "(", "isMUBUF", "(", "Opc0", ")", "||", "isMTBUF", "(", "Opc0", ")", ")", "&&", "(", "isMUBUF", "(", "Opc1", ")", "||", "isMTBUF", "(", "Opc1", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "shouldClusterLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52781, "Length": 90, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "bool", "sopkIsZext", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo", "Func": "sopkIsZext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52782, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "sopkIsZext", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo", "Func": "sopkIsZext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52783, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "}", "}", "if", "(", "Opcode", "!=", "-", "", ")", "{", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "FrameInfo", "->", "setObjectAlignment", "(", "FrameIndex", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "SIInstrInfo", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52784, "Length": 216, "Cover_Rate": 0.49884526558891457} {"Template_token": ["", "static", "bool", "usesLGKM_CNT", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo", "Func": "usesLGKM_CNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52785, "Length": 21, "Cover_Rate": 0.875} {"Template_token": ["", "static", "bool", "usesLGKM_CNT", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";"], "File": "SIInstrInfo", "Func": "usesLGKM_CNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52786, "Length": 21, "Cover_Rate": 0.875} {"Template_token": ["", "static", "bool", "usesVM_CNT", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "usesVM_CNT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52788, "Length": 22, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "if", "(", "isVOP1", "(", "Opcode", ")", "||", "isVOP2", "(", "Opcode", ")", "||", "isVOP3", "(", "Opcode", ")", "||", "isVOPC", "(", "Opcode", ")", ")", "{", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "ConstantBusCount", "=", "", ";", "unsigned", "SGPRUsed", "=", "", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "usesConstantBus", "(", "MRI", ",", "MO", ",", "getOpSize", "(", "Opcode", ",", "OpIdx", ")", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "SGPRUsed", ")", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "else", "{", "++", "ConstantBusCount", ";", "}", "}", "}", "if", "(", "ConstantBusCount", ">", "", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "", "||", "Desc", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", "->", "getOperand", "(", "Src2Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src1", ".", "isReg", "(", ")", "&&", "Src2", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "compareMachineOp", "(", "Src0", ",", "Src1", ")", "&&", "!", "compareMachineOp", "(", "Src0", ",", "Src2", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "verifyInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52789, "Length": 252, "Cover_Rate": 0.34806629834254144} {"Template_token": ["", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";"], "ground_truth": ["return", "allowsMisalignedMemoryAccessesImpl", "(", "Ty", ".", "getSizeInBits", "(", ")", ",", "AddrSpace", ",", "Alignment", ",", "Flags", ",", "IsFast", ")", ";"], "File": "SIISelLowering (2)1", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52790, "Length": 27, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "(", "Node", "->", "hasNUsesOfValue", "(", "", ",", "", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "isMachineOpcode", "(", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "!", "Node", "->", "use_begin", "(", ")", "->", "hasAnyUseOfValue", "(", "", ")", ")", ")", "{"], "File": "SIISelLowering (2)3", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52792, "Length": 81, "Cover_Rate": 0.3319672131147541} {"Template_token": ["", "if", "(", "(", "Node", "->", "hasNUsesOfValue", "(", "", ",", "", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "isMachineOpcode", "(", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "!", "Node", "->", "use_begin", "(", ")", "->", "hasAnyUseOfValue", "(", "", ")", ")", ")", "{", "unsigned", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Def", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52793, "Length": 109, "Cover_Rate": 0.44672131147540983} {"Template_token": ["", "bool", "Unpacked", "=", "Subtarget", "->", "hasUnpackedD16VMem", "(", ")", ";", "EVT", "LoadVT", "=", "M", "->", "getValueType", "(", "", ")", ";", "EVT", "EquivLoadVT", "=", "LoadVT", ";", "if", "(", "Unpacked", "&&", "LoadVT", ".", "isVector", "(", ")", ")", "{", "EquivLoadVT", "=", "LoadVT", ".", "isVector", "(", ")", "?", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "LoadVT", ".", "getVectorNumElements", "(", ")", ")", ":", "LoadVT", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "adjustLoadValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52794, "Length": 66, "Cover_Rate": 0.336734693877551} {"Template_token": ["", "EVT", "IntLoadVT", "=", "LoadVT", ".", "changeTypeToInteger", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Elts", ";", "DAG", ".", "ExtractVectorElements", "(", "Result", ",", "Elts", ")", ";", "for", "(", "SDValue", "&", "Elt", ":", "Elts", ")", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Elt", ")", ";", "Result", "=", "DAG", ".", "getBuildVector", "(", "IntLoadVT", ",", "DL", ",", "Elts", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LoadVT", ",", "Result", ")", ";"], "File": "SIISelLowering (2)3", "Func": "adjustLoadValueTypeImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52795, "Length": 76, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "static", "SDValue", "adjustLoadValueTypeImpl", "(", "SDValue", "Result", ",", "EVT", "LoadVT", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "bool", "Unpacked", ")", "{", "if", "(", "!", "LoadVT", ".", "isVector", "(", ")", ")", "return", "Result", ";", "if", "(", "Unpacked", ")", "{"], "ground_truth": ["EVT", "IntLoadVT", "=", "LoadVT", ".", "changeTypeToInteger", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "adjustLoadValueTypeImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52796, "Length": 49, "Cover_Rate": 0.35} {"Template_token": ["", "return", "allocateSGPR32InputImpl", "(", "CCInfo", ",", "&", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "allocateSGPR32Input", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52798, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "static", "ArgDescriptor", "allocateSGPR32InputImpl", "(", "CCState", "&", "CCInfo", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "NumArgRegs", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "ArgSGPRs", "=", "makeArrayRef", "(", "RC", "->", "begin", "(", ")", ",", "", ")", ";", "unsigned", "RegIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgSGPRs", ")", ";", "if", "(", "RegIdx", "==", "ArgSGPRs", ".", "size", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "unsigned", "Reg", "=", "ArgSGPRs", "[", "RegIdx", "]", ";", "Reg", "=", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "assert", "(", "Reg", "!=", "", ")", ";", "MachineFunction", "&", "MF", "=", "CCInfo", ".", "getMachineFunction", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";"], "ground_truth": ["return", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ";"], "File": "SIISelLowering (2)3", "Func": "allocateSGPR32InputImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52800, "Length": 110, "Cover_Rate": 0.9734513274336283} {"Template_token": ["", "}", "if", "(", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "{", "unsigned", "Reg", "=", "", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDZ", "(", ")", ")", "{", "unsigned", "Reg", "=", "", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "Info", ".", "setWorkItemIDZ", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "allocateSpecialEntryInputVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52803, "Length": 89, "Cover_Rate": 0.5329341317365269} {"Template_token": ["", "if", "(", "Info", ".", "hasDispatchID", "(", ")", ")", "ArgInfo", ".", "DispatchID", "=", "allocateSGPR64Input", "(", "CCInfo", ")", ";", "if", "(", "Info", ".", "hasWorkGroupIDX", "(", ")", ")", "ArgInfo", ".", "WorkGroupIDX", "=", "allocateSGPR32Input", "(", "CCInfo", ")", ";", "if", "(", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "ArgInfo", ".", "WorkGroupIDY", "=", "allocateSGPR32Input", "(", "CCInfo", ")", ";", "if", "(", "Info", ".", "hasWorkGroupIDZ", "(", ")", ")", "ArgInfo", ".", "WorkGroupIDZ", "=", "allocateSGPR32Input", "(", "CCInfo", ")", ";"], "ground_truth": ["if", "(", "Info", ".", "hasImplicitArgPtr", "(", ")", ")", "ArgInfo", ".", "ImplicitArgPtr", "=", "allocateSGPR64Input", "(", "CCInfo", ")", ";"], "File": "SIISelLowering (2)3", "Func": "allocateSpecialInputSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52804, "Length": 85, "Cover_Rate": 0.5029585798816568} {"Template_token": ["", "if", "(", "Info", ".", "hasWorkItemIDX", "(", ")", ")", "Info", ".", "setWorkItemIDX", "(", "allocateVGPR32Input", "(", "CCInfo", ")", ")", ";", "if", "(", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "Info", ".", "setWorkItemIDY", "(", "allocateVGPR32Input", "(", "CCInfo", ")", ")", ";"], "ground_truth": ["if", "(", "Info", ".", "hasWorkItemIDZ", "(", ")", ")", "Info", ".", "setWorkItemIDZ", "(", "allocateVGPR32Input", "(", "CCInfo", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "allocateSpecialInputVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52805, "Length": 54, "Cover_Rate": 0.7012987012987013} {"Template_token": ["", "static", "void", "allocateSpecialInputVGPRs", "(", "CCState", "&", "CCInfo", ",", "MachineFunction", "&", "MF", ",", "const", "RegisterInfo", "&", "TRI", ",", "MachineFunctionInfo", "&", "Info", ")", "{", "if", "(", "Info", ".", "hasWorkItemIDX", "(", ")", ")", "Info", ".", "setWorkItemIDX", "(", "allocateVGPR32Input", "(", "CCInfo", ")", ")", ";"], "ground_truth": ["if", "(", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "Info", ".", "setWorkItemIDY", "(", "allocateVGPR32Input", "(", "CCInfo", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "allocateSpecialInputVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52806, "Length": 58, "Cover_Rate": 0.7532467532467533} {"Template_token": ["", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDX", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDY", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupIDZ", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDZ", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupInfo", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasPrivateSegmentWaveByteOffset", "(", ")", ")", "{", "unsigned", "PrivateSegmentWaveByteOffsetReg", ";", "if", "(", "IsShader", ")", "{", "PrivateSegmentWaveByteOffsetReg", "=", "Info", ".", "getPrivateSegmentWaveByteOffsetSystemSGPR", "(", ")", ";", "if", "(", "PrivateSegmentWaveByteOffsetReg", "==", "", ")", "{", "PrivateSegmentWaveByteOffsetReg", "=", "findFirstFreeSGPR", "(", "CCInfo", ")", ";", "Info", ".", "setPrivateSegmentWaveByteOffset", "(", "PrivateSegmentWaveByteOffsetReg", ")", ";", "}", "}", "else", "PrivateSegmentWaveByteOffsetReg", "=", "Info", ".", "addPrivateSegmentWaveByteOffset", "(", ")", ";", "MF", ".", "addLiveIn", "(", "PrivateSegmentWaveByteOffsetReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "PrivateSegmentWaveByteOffsetReg", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "allocateSystemSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52807, "Length": 211, "Cover_Rate": 0.8210116731517509} {"Template_token": ["", "static", "ArgDescriptor", "allocateVGPR32Input", "(", "CCState", "&", "CCInfo", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "ArgVGPRs", "=", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "", ")", ";", "unsigned", "RegIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgVGPRs", ")", ";", "if", "(", "RegIdx", "==", "ArgVGPRs", ".", "size", "(", ")", ")", "{", "int64_t", "Offset", "=", "CCInfo", ".", "AllocateStack", "(", "", ",", "", ")", ";", "return", "ArgDescriptor", "::", "createStack", "(", "Offset", ")", ";", "}", "unsigned", "Reg", "=", "ArgVGPRs", "[", "RegIdx", "]", ";", "Reg", "=", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "assert", "(", "Reg", "!=", "", ")", ";", "MachineFunction", "&", "MF", "=", "CCInfo", ".", "getMachineFunction", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "return", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "allocateVGPR32Input", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52808, "Length": 121, "Cover_Rate": 0.952755905511811} {"Template_token": ["", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "VT", "==", "", "||", "(", "VT", "!=", "", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "", "&&", "VT", ".", "getStoreSize", "(", ")", ">", "", ")", ")", "{", "return", "false", ";", "}", "if", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "bool", "AlignedBy4", "=", "(", "Align", "%", "", "==", "", ")", ";"], "ground_truth": ["if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";"], "File": "SIISelLowering (2)3", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52809, "Length": 77, "Cover_Rate": 0.3276595744680851} {"Template_token": ["", "static", "bool", "bitOpWithConstantIsReducible", "(", "unsigned", "Opc", ",", "uint32_t", "Val", ")", "{"], "ground_truth": ["return", "(", "Opc", "==", "", "&&", "(", "Val", "==", "", "||", "Val", "==", "", ")", ")", "||", "(", "Opc", "==", "", "&&", "(", "Val", "==", "", "||", "Val", "==", "", ")", ")", "||", "(", "Opc", "==", "", "&&", "Val", "==", "", ")", ";"], "File": "SIISelLowering (2)3", "Func": "bitOpWithConstantIsReducible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52810, "Length": 54, "Cover_Rate": 0.8852459016393442} {"Template_token": ["", "return", "(", "Opc", "==", "", "&&", "(", "Val", "==", "", "||", "Val", "==", "", ")", ")", "||", "(", "Opc", "==", "", "&&", "(", "Val", "==", "", "||", "Val", "==", "", ")", ")", "||", "(", "Opc", "==", "", "&&", "Val", "==", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "bitOpWithConstantIsReducible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52811, "Length": 44, "Cover_Rate": 0.7213114754098361} {"Template_token": ["", "static", "SDValue", "buildPCRelGlobalAddress", "(", "SelectionDAG", "&", "DAG", ",", "const", "GlobalValue", "*", "GV", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "Offset", ",", "EVT", "PtrVT", ",", "unsigned", "GAFlags", "=", "InstrInfo", "::", "MO_NONE", ")", "{", "SDValue", "PtrLo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "GAFlags", ")", ";"], "ground_truth": ["SDValue", "PtrHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "GAFlags", "==", "InstrInfo", "::", "MO_NONE", "?", "GAFlags", ":", "GAFlags", "+", "", ")", ";"], "File": "SIISelLowering (2)3", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52813, "Length": 82, "Cover_Rate": 0.780952380952381} {"Template_token": ["", "MachineSDNode", "*", "TargetLowering", "::", "buildRSRC", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Ptr", ",", "uint32_t", "RsrcDword1", ",", "uint64_t", "RsrcDword2And3", ")", "const", "{", "SDValue", "PtrLo", "=", "DAG", ".", "getTargetExtractSubreg", "(", "", ",", "DL", ",", "", ",", "Ptr", ")", ";", "SDValue", "PtrHi", "=", "DAG", ".", "getTargetExtractSubreg", "(", "", ",", "DL", ",", "", ",", "Ptr", ")", ";", "if", "(", "RsrcDword1", ")", "{", "PtrHi", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "PtrHi", ",", "DAG", ".", "getConstant", "(", "RsrcDword1", ",", "DL", ",", "", ")", ")", ",", "", ")", ";", "}", "SDValue", "DataLo", "=", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "RsrcDword2And3", "&", "UINT64_C", "(", "", ")", ")", ";", "SDValue", "DataHi", "=", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "RsrcDword2And3", ">>", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "PtrLo", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "PtrHi", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DataLo", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DataHi", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Ops", ")", ";"], "File": "SIISelLowering (2)3", "Func": "buildRSRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52814, "Length": 211, "Cover_Rate": 0.844} {"Template_token": ["", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "K", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "buildSMovImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52815, "Length": 20, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "bool", "TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "if", "(", "", "(", "CallConv", ")", ")", "return", "true", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";"], "ground_truth": ["CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";"], "File": "SIISelLowering (2)3", "Func": "CanLowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52817, "Length": 63, "Cover_Rate": 0.7590361445783133} {"Template_token": ["", "bool", "TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "if", "(", "", "(", "CallConv", ")", ")", "return", "true", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";"], "ground_truth": ["return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "CCAssignFnForReturn", "(", "CallConv", ",", "IsVarArg", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "CanLowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52818, "Length": 78, "Cover_Rate": 0.9397590361445783} {"Template_token": ["", "bool", "TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", "*", "", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "unsigned", "MaxPrivateBits", "=", "", "*", "getSubtarget", "(", ")", "->", "getMaxPrivateElementSize", "(", ")", ";", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxPrivateBits", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", "*", "", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52819, "Length": 110, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", "*", "", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "unsigned", "MaxPrivateBits", "=", "", "*", "getSubtarget", "(", ")", "->", "getMaxPrivateElementSize", "(", ")", ";", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxPrivateBits", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", "*", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52820, "Length": 106, "Cover_Rate": 0.9636363636363636} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", "->", "enableHugePrivateBuffer", "(", ")", ")", "return", ";", "Known", ".", "Zero", ".", "setHighBits", "(", "AssumeFrameIndexHighZeroBits", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "computeKnownBitsForFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52822, "Length": 22, "Cover_Rate": 0.3384615384615385} {"Template_token": ["", "void", "TargetLowering", "::", "computeKnownBitsForFrameIndex", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "TargetLowering", "::", "computeKnownBitsForFrameIndex", "(", "Op", ",", "Known", ",", "DemandedElts", ",", "DAG", ",", "Depth", ")", ";", "if", "(", "getSubtarget", "(", ")", "->", "enableHugePrivateBuffer", "(", ")", ")", "return", ";"], "ground_truth": ["Known", ".", "Zero", ".", "setHighBits", "(", "AssumeFrameIndexHighZeroBits", ")", ";"], "File": "SIISelLowering (2)3", "Func": "computeKnownBitsForFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52823, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "}", "if", "(", "MemVT", ".", "isFloatingPoint", "(", ")", ")", "Val", "=", "getFPExtOrFPTrunc", "(", "DAG", ",", "Val", ",", "SL", ",", "VT", ")", ";", "else", "if", "(", "Signed", ")", "Val", "=", "DAG", ".", "getSExtOrTrunc", "(", "Val", ",", "SL", ",", "VT", ")", ";"], "ground_truth": ["else", "Val", "=", "DAG", ".", "getZExtOrTrunc", "(", "Val", ",", "SL", ",", "VT", ")", ";"], "File": "SIISelLowering (2)3", "Func": "convertArgType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52824, "Length": 54, "Cover_Rate": 0.32926829268292684} {"Template_token": ["", "if", "(", "Arg", "&&", "(", "Arg", "->", "Flags", ".", "isSExt", "(", ")", "||", "Arg", "->", "Flags", ".", "isZExt", "(", ")", ")", "&&", "VT", ".", "bitsLT", "(", "MemVT", ")", ")", "{", "unsigned", "Opc", "=", "Arg", "->", "Flags", ".", "isZExt", "(", ")", "?", "", ":", "", ";", "Val", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "MemVT", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "}", "if", "(", "MemVT", ".", "isFloatingPoint", "(", ")", ")", "Val", "=", "getFPExtOrFPTrunc", "(", "DAG", ",", "Val", ",", "SL", ",", "VT", ")", ";", "else", "if", "(", "Signed", ")", "Val", "=", "DAG", ".", "getSExtOrTrunc", "(", "Val", ",", "SL", ",", "VT", ")", ";", "else", "Val", "=", "DAG", ".", "getZExtOrTrunc", "(", "Val", ",", "SL", ",", "VT", ")", ";", "return", "Val", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "convertArgType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52825, "Length": 125, "Cover_Rate": 0.7621951219512195} {"Template_token": ["", "ObjectIdx", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "", ",", "i", "*", "", "+", "", ",", "true", ")", ";", "Info", "->", "setDebuggerWorkItemIDStackObjectIndex", "(", "i", ",", "ObjectIdx", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "createDebuggerPrologueStackObjects", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52828, "Length": 32, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "Subtarget", "->", "hasFP32Denormals", "(", ")", ";", "case", "", ":", "return", "Subtarget", "->", "hasFP64Denormals", "(", ")", ";", "case", "", ":", "return", "Subtarget", "->", "hasFP16Denormals", "(", ")", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "denormalsEnabledForType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52829, "Length": 33, "Cover_Rate": 0.4852941176470588} {"Template_token": ["", "bool", "TargetLowering", "::", "denormalsEnabledForType", "(", "EVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "return", "Subtarget", "->", "hasFP32Denormals", "(", ")", ";"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering (2)3", "Func": "denormalsEnabledForType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52830, "Length": 38, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "false", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "add", "(", "*", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "TII", "->", "get", "(", "getMOVRELDPseudo", "(", "TRI", ",", "VecRC", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ")", ".", "add", "(", "*", "Val", ")", ".", "addImm", "(", "SubReg", "-", "", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "Val", "->", "isReg", "(", ")", ")", "MRI", ".", "clearKillFlags", "(", "Val", "->", "getReg", "(", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "SrcVec", "->", "getReg", "(", ")", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "false", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "PhiReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "add", "(", "*", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "PhiReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "emitIndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52831, "Length": 371, "Cover_Rate": 0.49798657718120803} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src", ")", "->", "getReg", "(", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcReg", ",", "Offset", ")", ";", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", "EnableVGPRIndexMode", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "&", "MBB", ";"], "File": "SIISelLowering (2)3", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52832, "Length": 273, "Cover_Rate": 0.4910071942446043} {"Template_token": ["", "unsigned", "CondReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiReg", ")", ".", "addReg", "(", "InitReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "ResultReg", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiExec", ")", ".", "addReg", "(", "InitSaveExecReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "NewExec", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "IdxReg", ".", "isUndef", "(", ")", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CondReg", ")", ".", "addReg", "(", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "", ",", "IdxReg", ".", "getSubReg", "(", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewExec", ")", ".", "addReg", "(", "CondReg", ",", "RegState", "::", "Kill", ")", ";", "MRI", ".", "setSimpleHint", "(", "NewExec", ",", "CondReg", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "unsigned", "IdxReg", ";", "if", "(", "Offset", "==", "", ")", "{", "IdxReg", "=", "CurrentIdxReg", ";", "}", "else", "{", "IdxReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "IdxReg", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "unsigned", "IdxMode", "=", "IsIndirectSrc", "?", "VGPRIndexMode", "::", "SRC0_ENABLE", ":", "VGPRIndexMode", "::", "DST_ENABLE", ";", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "IdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "}", "else", "{", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "}", "MachineInstr", "*", "InsertPt", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "NewExec", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";"], "ground_truth": ["return", "InsertPt", "->", "getIterator", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52834, "Length": 465, "Cover_Rate": 0.7737104825291181} {"Template_token": ["", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiReg", ")", ".", "addReg", "(", "InitReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "ResultReg", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiExec", ")", ".", "addReg", "(", "InitSaveExecReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "NewExec", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "IdxReg", ".", "isUndef", "(", ")", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CondReg", ")", ".", "addReg", "(", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "", ",", "IdxReg", ".", "getSubReg", "(", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewExec", ")", ".", "addReg", "(", "CondReg", ",", "RegState", "::", "Kill", ")", ";", "MRI", ".", "setSimpleHint", "(", "NewExec", ",", "CondReg", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "unsigned", "IdxReg", ";", "if", "(", "Offset", "==", "", ")", "{", "IdxReg", "=", "CurrentIdxReg", ";", "}", "else", "{", "IdxReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "IdxReg", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "unsigned", "IdxMode", "=", "IsIndirectSrc", "?", "VGPRIndexMode", "::", "SRC0_ENABLE", ":", "VGPRIndexMode", "::", "DST_ENABLE", ";", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "IdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "Offset", "==", "", ")", "{"], "File": "SIISelLowering (2)3", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52835, "Length": 329, "Cover_Rate": 0.5474209650582362} {"Template_token": ["", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "emitNonHSAIntrinsicError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52836, "Length": 20, "Cover_Rate": 0.3389830508474576} {"Template_token": ["", "DiagnosticInfoUnsupported", "BadIntrin", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "", ",", "DL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";"], "ground_truth": ["return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "File": "SIISelLowering (2)3", "Func": "emitRemovedIntrinsicError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52837, "Length": 41, "Cover_Rate": 0.6949152542372882} {"Template_token": ["", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "reservePrivateMemoryRegs", "(", "getTargetMachine", "(", ")", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "bool", "NeedSP", "=", "!", "Info", "->", "isEntryFunction", "(", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "hasCalls", "(", ")", ";", "if", "(", "NeedSP", ")", "{", "unsigned", "ReservedStackPtrOffsetReg", "=", "TRI", "->", "reservedStackPtrOffsetReg", "(", "MF", ")", ";", "Info", "->", "setStackPtrOffsetReg", "(", "ReservedStackPtrOffsetReg", ")", ";", "assert", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52838, "Length": 118, "Cover_Rate": 0.4978902953586498} {"Template_token": ["", "reservePrivateMemoryRegs", "(", "getTargetMachine", "(", ")", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "bool", "NeedSP", "=", "!", "Info", "->", "isEntryFunction", "(", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "hasCalls", "(", ")", ";", "if", "(", "NeedSP", ")", "{", "unsigned", "ReservedStackPtrOffsetReg", "=", "TRI", "->", "reservedStackPtrOffsetReg", "(", "MF", ")", ";", "Info", "->", "setStackPtrOffsetReg", "(", "ReservedStackPtrOffsetReg", ")", ";", "assert", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52839, "Length": 109, "Cover_Rate": 0.459915611814346} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering (2)3", "Func": "fp16SrcZerosHighBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52840, "Length": 117, "Cover_Rate": 0.5021459227467812} {"Template_token": ["", "Value", "*", "Ptr", "=", "II", "->", "getArgOperand", "(", "", ")", ";", "AccessTy", "=", "II", "->", "getType", "(", ")", ";", "Ops", ".", "push_back", "(", "Ptr", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getAddrModeArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52841, "Length": 36, "Cover_Rate": 0.375} {"Template_token": ["", "}", "SmallVector", "<", "SDValue", ",", "", ">", "VecElts", "(", "NumElts", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Elts", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Elt", "=", "Elts", "[", "i", "]", ";", "if", "(", "Elt", ".", "getValueType", "(", ")", "!=", "", ")", "Elt", "=", "DAG", ".", "getBitcast", "(", "", ",", "Elt", ")", ";", "VecElts", "[", "i", "]", "=", "Elt", ";", "}", "for", "(", "unsigned", "i", "=", "Elts", ".", "size", "(", ")", ";", "i", "<", "NumElts", ";", "++", "i", ")", "VecElts", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "if", "(", "NumElts", "==", "", ")", "return", "VecElts", "[", "", "]", ";", "return", "DAG", ".", "getBuildVector", "(", "Type", ",", "DL", ",", "VecElts", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getBuildDwordsVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52842, "Length": 123, "Cover_Rate": 0.44404332129963897} {"Template_token": ["", "if", "(", "C", ".", "isNaN", "(", ")", ")", "{", "APFloat", "CanonicalQNaN", "=", "APFloat", "::", "getQNaN", "(", "C", ".", "getSemantics", "(", ")", ")", ";", "if", "(", "C", ".", "isSignaling", "(", ")", ")", "{", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SL", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "bitcastToAPInt", "(", ")", "!=", "CanonicalQNaN", ".", "bitcastToAPInt", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SL", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getCanonicalConstantFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52843, "Length": 72, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "if", "(", "C", ".", "isNaN", "(", ")", ")", "{", "APFloat", "CanonicalQNaN", "=", "APFloat", "::", "getQNaN", "(", "C", ".", "getSemantics", "(", ")", ")", ";", "if", "(", "C", ".", "isSignaling", "(", ")", ")", "{", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SL", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "bitcastToAPInt", "(", ")", "!=", "CanonicalQNaN", ".", "bitcastToAPInt", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SL", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getCanonicalConstantFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52844, "Length": 72, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "static", "uint32_t", "getConstantPermuteMask", "(", "uint32_t", "C", ")", "{", "uint32_t", "ZeroByteMask", "=", "", ";", "if", "(", "!", "(", "C", "&", "", ")", ")", "ZeroByteMask", "|=", "", ";", "if", "(", "!", "(", "C", "&", "", ")", ")", "ZeroByteMask", "|=", "", ";", "if", "(", "!", "(", "C", "&", "", ")", ")", "ZeroByteMask", "|=", "", ";", "if", "(", "!", "(", "C", "&", "", ")", ")", "ZeroByteMask", "|=", "", ";", "uint32_t", "NonZeroByteMask", "=", "~", "ZeroByteMask", ";", "if", "(", "(", "NonZeroByteMask", "&", "C", ")", "!=", "NonZeroByteMask", ")", "return", "", ";", "return", "C", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getConstantPermuteMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52845, "Length": 88, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "(", "C", "&", "", ")", ")", "ZeroByteMask", "|=", "", ";", "uint32_t", "NonZeroByteMask", "=", "~", "ZeroByteMask", ";", "if", "(", "(", "NonZeroByteMask", "&", "C", ")", "!=", "NonZeroByteMask", ")", "return", "", ";", "return", "C", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getConstantPermuteMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52846, "Length": 36, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "if", "(", "GlueChain", "->", "getNumValues", "(", ")", "<=", "", ")", "{", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "VT", ",", "A", ",", "B", ")", ";", "}", "assert", "(", "GlueChain", "->", "getNumValues", "(", ")", "==", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "VT", ",", "", ",", "", ")", ";", "switch", "(", "Opcode", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering (2)3", "Func": "getFPBinOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52847, "Length": 65, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "return", "Op", ".", "getValueType", "(", ")", ".", "bitsLE", "(", "VT", ")", "?", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ")", ":", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getFPExtOrFPTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52848, "Length": 39, "Cover_Rate": 0.6} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getFPExtOrFPTrunc", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Op", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "VT", ")", "const", "{", "return", "Op", ".", "getValueType", "(", ")", ".", "bitsLE", "(", "VT", ")", "?", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ")", ":", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getFPExtOrFPTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52849, "Length": 61, "Cover_Rate": 0.9384615384615385} {"Template_token": ["", "static", "SDValue", "getFPTernOp", "(", "SelectionDAG", "&", "DAG", ",", "unsigned", "Opcode", ",", "const", "SDLoc", "&", "SL", ",", "EVT", "VT", ",", "SDValue", "A", ",", "SDValue", "B", ",", "SDValue", "C", ",", "SDValue", "GlueChain", ")", "{", "if", "(", "GlueChain", "->", "getNumValues", "(", ")", "<=", "", ")", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "VT", ",", "A", ",", "B", ",", "C", ")", ";"], "File": "SIISelLowering (2)3", "Func": "getFPTernOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52850, "Length": 61, "Cover_Rate": 0.4066666666666667} {"Template_token": ["", "EVT", "VT", "=", "N0", "->", "getValueType", "(", "", ")", ";", "if", "(", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "||", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP16Denormals", "(", ")", ")", ")", "return", "", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N0", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&", "N1", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "&&", "isFMAFasterThanFMulAndFAdd", "(", "VT", ")", ")", "{", "return", "", ";", "}"], "ground_truth": ["return", "", ";"], "File": "SIISelLowering (2)3", "Func": "getFusedOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52851, "Length": 105, "Cover_Rate": 0.7720588235294118} {"Template_token": ["", "EVT", "VT", "=", "N0", "->", "getValueType", "(", "", ")", ";", "if", "(", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "||", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP16Denormals", "(", ")", ")", ")", "return", "", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N0", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&", "N1", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "&&", "isFMAFasterThanFMulAndFAdd", "(", "VT", ")", ")", "{"], "ground_truth": ["return", "", ";"], "File": "SIISelLowering (2)3", "Func": "getFusedOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52852, "Length": 101, "Cover_Rate": 0.7426470588235294} {"Template_token": ["", "uint64_t", "Offset", "=", "getImplicitParameterOffset", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FIRST_IMPLICIT", ")", ";", "return", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52853, "Length": 31, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "static", "SDValue", "getLoadExtOrTrunc", "(", "SelectionDAG", "&", "DAG", ",", "", "ExtType", ",", "SDValue", "Op", ",", "const", "SDLoc", "&", "SL", ",", "EVT", "VT", ")", "{", "if", "(", "VT", ".", "bitsLT", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Op", ")", ";", "switch", "(", "ExtType", ")", "{"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering (2)3", "Func": "getLoadExtOrTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52855, "Length": 58, "Cover_Rate": 0.4233576642335766} {"Template_token": ["", "if", "(", "VT", ".", "bitsLT", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Op", ")", ";", "switch", "(", "ExtType", ")", "{", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Op", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Op", ")", ";"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering (2)3", "Func": "getLoadExtOrTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52856, "Length": 69, "Cover_Rate": 0.5036496350364964} {"Template_token": ["", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Mad", "=", "DAG", ".", "getNode", "(", "MadOpc", ",", "SL", ",", "VTs", ",", "N0", ",", "N1", ",", "N2", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Mad", ")", ";"], "File": "SIISelLowering (2)3", "Func": "getMad64_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52857, "Length": 46, "Cover_Rate": 0.4842105263157895} {"Template_token": ["", "static", "unsigned", "getMOVRELDPseudo", "(", "const", "RegisterInfo", "&", "TRI", ",", "const", "TargetRegisterClass", "*", "VecRC", ")", "{", "switch", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "VecRC", ")", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getMOVRELDPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52858, "Length": 64, "Cover_Rate": 0.8533333333333334} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "SIISelLowering (2)3", "Func": "getMOVRELDPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52859, "Length": 23, "Cover_Rate": 0.30666666666666664} {"Template_token": ["", "if", "(", "Size", "==", "", ")", "return", "", "*", "NumElts", ";", "if", "(", "Size", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "return", "(", "VT", ".", "getVectorNumElements", "(", ")", "+", "", ")", "/", "", ";", "}", "return", "TargetLowering", "::", "getNumRegistersForCallingConv", "(", "Context", ",", "CC", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getNumRegistersForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52860, "Length": 50, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "Size", "==", "", ")", "return", "NumElts", ";", "if", "(", "Size", "==", "", ")", "return", "", "*", "NumElts", ";"], "ground_truth": ["if", "(", "Size", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "return", "(", "VT", ".", "getVectorNumElements", "(", ")", "+", "", ")", "/", "", ";"], "File": "SIISelLowering (2)3", "Func": "getNumRegistersForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52861, "Length": 45, "Cover_Rate": 0.375} {"Template_token": ["", "static", "uint32_t", "getPermuteMask", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "V", ")", "{", "assert", "(", "V", ".", "getValueSizeInBits", "(", ")", "==", "", ")", ";", "if", "(", "V", ".", "getNumOperands", "(", ")", "!=", "", ")", "return", "~", "", ";", "ConstantSDNode", "*", "N1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N1", ")", "return", "~", "", ";", "uint32_t", "C", "=", "N1", "->", "getZExtValue", "(", ")", ";", "switch", "(", "V", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "uint32_t", "ConstMask", "=", "getConstantPermuteMask", "(", "C", ")", ")", "{", "return", "(", "", "&", "ConstMask", ")", "|", "(", "", "&", "~", "ConstMask", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "uint32_t", "ConstMask", "=", "getConstantPermuteMask", "(", "C", ")", ")", "{", "return", "(", "", "&", "~", "ConstMask", ")", "|", "ConstMask", ";", "}"], "ground_truth": ["break", ";"], "File": "SIISelLowering (2)3", "Func": "getPermuteMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52862, "Length": 143, "Cover_Rate": 0.7044334975369458} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getPreloadedValue", "(", "SelectionDAG", "&", "DAG", ",", "const", "MachineFunctionInfo", "&", "MFI", ",", "EVT", "VT", ",", "", "PVID", ")", "const", "{", "const", "ArgDescriptor", "*", "Reg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "Reg", ",", "RC", ")", "=", "MFI", ".", "getPreloadedValue", "(", "PVID", ")", ";"], "ground_truth": ["return", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", "->", "getRegister", "(", ")", ",", "VT", ")", ";"], "File": "SIISelLowering (2)3", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52864, "Length": 64, "Cover_Rate": 0.9552238805970149} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "default", ":", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "case", "'s'", ":", "case", "'r'", ":", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "case", "", ":", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "}", "break", ";", "case", "'v'", ":", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "case", "", ":", "case", "", ":", "RC", "=", "&", "", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering (2)3", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52865, "Length": 163, "Cover_Rate": 0.3835294117647059} {"Template_token": ["", "break", ";", "}", "if", "(", "RC", "&&", "(", "isTypeLegal", "(", "VT", ")", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", ")", ")", "return", "std", "::", "make_pair", "(", "", ",", "RC", ")", ";", "}", "if", "(", "Constraint", ".", "size", "(", ")", ">", "", ")", "{", "if", "(", "Constraint", "[", "", "]", "==", "'v'", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Constraint", "[", "", "]", "==", "'s'", ")", "{", "RC", "=", "&", "", ";", "}", "if", "(", "RC", ")", "{", "uint32_t", "Idx", ";", "bool", "Failed", "=", "Constraint", ".", "substr", "(", "", ")", ".", "getAsInteger", "(", "", ",", "Idx", ")", ";"], "ground_truth": ["if", "(", "!", "Failed", "&&", "Idx", "<", "RC", "->", "getNumRegs", "(", ")", ")", "return", "std", "::", "make_pair", "(", "RC", "->", "getRegister", "(", "Idx", ")", ",", "RC", ")", ";"], "File": "SIISelLowering (2)3", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52866, "Length": 140, "Cover_Rate": 0.32941176470588235} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "{", "report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", "&&", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "regsOverlap", "(", "Reg", ",", "", ")", ")", "{", "report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering (2)3", "Func": "getRegisterByName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52867, "Length": 79, "Cover_Rate": 0.30038022813688214} {"Template_token": ["", "unsigned", "Size", "=", "ScalarVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "", ")", "return", "ScalarVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "Size", "==", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "Size", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "return", "VT", ".", "isInteger", "(", ")", "?", "", ":", "", ";"], "File": "SIISelLowering (2)3", "Func": "getRegisterTypeForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52868, "Length": 54, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "unsigned", "Size", "=", "ScalarVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "", ")", "return", "ScalarVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "Size", "==", "", ")", "return", "", ";", "if", "(", "Size", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "return", "VT", ".", "isInteger", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getRegisterTypeForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52869, "Length": 55, "Cover_Rate": 0.4700854700854701} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "OFFSET_SRC_SHARED_BASE", ":", "", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "SDValue", "EncodingImm", "=", "DAG", ".", "getTargetConstant", "(", "Encoding", ",", "DL", ",", "", ")", ";", "SDValue", "ApertureReg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "EncodingImm", ")", ",", "", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getTargetConstant", "(", "WidthM1", "+", "", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ApertureReg", ",", "ShiftAmount", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52872, "Length": 166, "Cover_Rate": 0.4783861671469741} {"Template_token": ["", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "return", "C", ";", "if", "(", "BuildVectorSDNode", "*", "BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "ConstantFPSDNode", "*", "C", "=", "BV", "->", "getConstantFPSplatNode", "(", ")", ")", "return", "C", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "SIISelLowering (2)3", "Func": "getSplatConstantFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52873, "Length": 51, "Cover_Rate": 0.8360655737704918} {"Template_token": ["", "static", "ConstantFPSDNode", "*", "getSplatConstantFP", "(", "SDValue", "Op", ")", "{"], "ground_truth": ["if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "return", "C", ";"], "File": "SIISelLowering (2)3", "Func": "getSplatConstantFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52874, "Length": 26, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "const", "GCNSubtarget", "*", "TargetLowering", "::", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52875, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "const", "GCNSubtarget", "*", "TargetLowering", "::", "getSubtarget", "(", ")", "const", "{"], "ground_truth": ["return", "Subtarget", ";"], "File": "SIISelLowering (2)3", "Func": "getSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52876, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "if", "(", "Size", "==", "", ")", "{", "RegisterVT", "=", "", ";", "IntermediateVT", "=", "RegisterVT", ";", "NumIntermediates", "=", "", "*", "NumElts", ";", "return", "NumIntermediates", ";", "}", "if", "(", "Size", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "{", "RegisterVT", "=", "VT", ".", "isInteger", "(", ")", "?", "", ":", "", ";", "IntermediateVT", "=", "RegisterVT", ";", "NumIntermediates", "=", "(", "NumElts", "+", "", ")", "/", "", ";", "return", "NumIntermediates", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getVectorTypeBreakdownForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52877, "Length": 68, "Cover_Rate": 0.35051546391752575} {"Template_token": ["", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "EVT", "EquivStoreVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "StoreVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "ZExt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EquivStoreVT", ",", "IntVData", ")", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "ZExt", ".", "getNode", "(", ")", ")", ";", "}"], "ground_truth": ["assert", "(", "isTypeLegal", "(", "StoreVT", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52878, "Length": 76, "Cover_Rate": 0.475} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasUnpackedD16VMem", "(", ")", ")", "{", "EVT", "IntStoreVT", "=", "StoreVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "EVT", "EquivStoreVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "StoreVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "ZExt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EquivStoreVT", ",", "IntVData", ")", ";"], "ground_truth": ["return", "DAG", ".", "UnrollVectorOp", "(", "ZExt", ".", "getNode", "(", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52879, "Length": 85, "Cover_Rate": 0.53125} {"Template_token": ["", "bool", "TargetLowering", "::", "hasBitPreservingFPLogic", "(", "EVT", "VT", ")", "const", "{"], "ground_truth": ["return", "isTypeLegal", "(", "VT", ".", "getScalarType", "(", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "hasBitPreservingFPLogic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52880, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "isTypeLegal", "(", "VT", ".", "getScalarType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "hasBitPreservingFPLogic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52881, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "void", "TargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ")", "const", "{"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "initializeSplitCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52882, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ")", "const", "{"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "initializeSplitCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52883, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "void", "TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "IStart", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "Entry", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "IStart", ")", "return", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "Entry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "MBBI", "=", "Entry", "->", "begin", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "insertCopiesSplitCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52884, "Length": 93, "Cover_Rate": 0.3705179282868526} {"Template_token": ["", "unsigned", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "Entry", "->", "addLiveIn", "(", "*", "I", ")", ";", "BuildMI", "(", "*", "Entry", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVR", ")", ".", "addReg", "(", "*", "I", ")", ";", "for", "(", "auto", "*", "Exit", ":", "Exits", ")", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "I", ")", ".", "addReg", "(", "NewVR", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "insertCopiesSplitCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52885, "Length": 89, "Cover_Rate": 0.3545816733067729} {"Template_token": ["", "switch", "(", "V", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering (2)3", "Func": "isBoolSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52886, "Length": 35, "Cover_Rate": 0.5072463768115942} {"Template_token": ["", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", ")", "return", "true", ";", "if", "(", "auto", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "auto", "F", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "if", "(", "F", ".", "isNaN", "(", ")", "&&", "F", ".", "isSignaling", "(", ")", ")", "return", "false", ";", "return", "!", "F", ".", "isDenormal", "(", ")", "||", "denormalsEnabledForType", "(", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "if", "(", "MaxDepth", "==", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Op", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "!=", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering (2)3", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52887, "Length": 250, "Cover_Rate": 0.30599755201958384} {"Template_token": ["", "if", "(", "Intr", "->", "getOpcode", "(", ")", "==", "", ")", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Intr", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "default", ":", "return", "", ";", "}", "}"], "ground_truth": ["return", "", ";"], "File": "SIISelLowering (2)3", "Func": "isCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52888, "Length": 67, "Cover_Rate": 0.6979166666666666} {"Template_token": ["", "bool", "TargetLowering", "::", "isCheapAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{"], "ground_truth": ["if", "(", "SrcAS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "true", ";"], "File": "SIISelLowering (2)3", "Func": "isCheapAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52889, "Length": 24, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "if", "(", "ConstantFPSDNode", "*", "CA", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "A", ")", ")", "{", "if", "(", "ConstantFPSDNode", "*", "CB", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "B", ")", ")", "{", "return", "(", "CA", "->", "isExactlyValue", "(", "", ")", "&&", "CB", "->", "isExactlyValue", "(", "", ")", ")", "||", "(", "CA", "->", "isExactlyValue", "(", "", ")", "&&", "CB", "->", "isExactlyValue", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "isClampZeroToOne", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52891, "Length": 65, "Cover_Rate": 0.8125} {"Template_token": ["", "do", "{", "N", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "}", "while", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "isCopyFromRegOfInlineAsm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52892, "Length": 44, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "LLVM_ATTRIBUTE_UNUSED", "static", "bool", "isCopyFromRegOfInlineAsm", "(", "const", "SDNode", "*", "N", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "do", "{", "N", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";"], "File": "SIISelLowering (2)3", "Func": "isCopyFromRegOfInlineAsm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52893, "Length": 50, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "&", "CallerF", "=", "MF", ".", "getFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", ".", "getCallingConv", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "!", "CallerPreserved", ")", "return", "false", ";", "bool", "CCMatch", "=", "CallerCC", "==", "CalleeCC", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "{", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ")", "&&", "CCMatch", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "IsVarArg", ")", "return", "false", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "CallerF", ".", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "hasByValAttr", "(", ")", ")", "return", "false", ";", "}"], "ground_truth": ["LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "isEligibleForTailCallOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52894, "Length": 158, "Cover_Rate": 0.4146981627296588} {"Template_token": ["", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "{", "if", "(", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "Subtarget", "->", "hasFastFMAF32", "(", ")", "||", "Subtarget", "->", "hasDLInsts", "(", ")", ";", "return", "Subtarget", "->", "hasFastFMAF32", "(", ")", "&&", "Subtarget", "->", "hasDLInsts", "(", ")", ";", "}", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering (2)3", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52895, "Length": 56, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "isKnownNeverNaNForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52897, "Length": 42, "Cover_Rate": 0.525} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", "||", "AS", "==", "AS", "::", "UNKNOWN_ADDRESS_SPACE", ")", "{", "return", "isLegalFlatAddressingMode", "(", "AM", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52898, "Length": 212, "Cover_Rate": 0.6091954022988506} {"Template_token": ["", "}", "return", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", "&&", "AM", ".", "Scale", "==", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "isLegalFlatAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52899, "Length": 19, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasFlatInstOffsets", "(", ")", ")", "{", "return", "AM", ".", "BaseOffs", "==", "", "&&", "AM", ".", "Scale", "==", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "isLegalFlatAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52900, "Length": 24, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "bool", "TargetLowering", "::", "isLegalGlobalAddressingMode", "(", "const", "AddrMode", "&", "AM", ")", "const", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "hasFlatGlobalInsts", "(", ")", ")", "return", "isInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", "&&", "AM", ".", "Scale", "==", "", ";"], "File": "SIISelLowering (2)3", "Func": "isLegalGlobalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52901, "Length": 37, "Cover_Rate": 0.5522388059701493} {"Template_token": ["", "const", "MemSDNode", "*", "MemNode", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";"], "ground_truth": ["const", "Value", "*", "Ptr", "=", "MemNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "isMemOpHasNoClobberedMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52902, "Length": 28, "Cover_Rate": 0.4375} {"Template_token": ["", "bool", "TargetLowering", "::", "isMemOpHasNoClobberedMemOperand", "(", "const", "SDNode", "*", "N", ")", "const", "{", "const", "MemSDNode", "*", "MemNode", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";", "const", "Value", "*", "Ptr", "=", "MemNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "const", "Instruction", "*", "I", "=", "dyn_cast_or_null", "<", "Instruction", ">", "(", "Ptr", ")", ";"], "ground_truth": ["return", "I", "&&", "I", "->", "getMetadata", "(", "", ")", ";"], "File": "SIISelLowering (2)3", "Func": "isMemOpHasNoClobberedMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52903, "Length": 63, "Cover_Rate": 0.984375} {"Template_token": ["", "return", "isFlatGlobalAddrSpace", "(", "SrcAS", ")", "&&", "isFlatGlobalAddrSpace", "(", "DestAS", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "isNoopAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52906, "Length": 12, "Cover_Rate": 0.48} {"Template_token": ["", "return", "(", "GA", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "GA", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "GA", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "&&", "!", "shouldEmitGOTReloc", "(", "GA", "->", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "isOffsetFoldingLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52908, "Length": 44, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "return", "(", "GA", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "GA", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "GA", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "&&", "!", "shouldEmitGOTReloc", "(", "GA", "->", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "isOffsetFoldingLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52909, "Length": 44, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "const", "RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "TRI", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ")", "return", "true", ";", "else", "if", "(", "!", "", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "const", "Value", "*", "V", "=", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ";", "if", "(", "V", ")", "return", "KDA", "->", "isDivergent", "(", "V", ")", ";", "assert", "(", "Reg", "==", "FLI", "->", "DemoteRegister", "||", "isCopyFromRegOfInlineAsm", "(", "N", ")", ")", ";", "return", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "}", "break", ";", "case", "", ":", "{", "const", "LoadSDNode", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "L", "->", "getAddressSpace", "(", ")", ";", "return", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ";", "}", "break", ";", "case", "", ":", "return", "true", ";", "break", ";", "case", "", ":", "{", "}", "return", "", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "", ":", "return", "", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering (2)3", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52910, "Length": 249, "Cover_Rate": 0.6784741144414169} {"Template_token": ["", "const", "Value", "*", "V", "=", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ";", "if", "(", "V", ")", "return", "KDA", "->", "isDivergent", "(", "V", ")", ";", "assert", "(", "Reg", "==", "FLI", "->", "DemoteRegister", "||", "isCopyFromRegOfInlineAsm", "(", "N", ")", ")", ";", "return", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "}", "break", ";", "case", "", ":", "{", "const", "LoadSDNode", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "L", "->", "getAddressSpace", "(", ")", ";", "return", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ";", "}", "break", ";", "case", "", ":", "return", "true", ";", "break", ";", "case", "", ":", "{", "}", "return", "", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "", ":", "return", "", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering (2)3", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52911, "Length": 161, "Cover_Rate": 0.43869209809264303} {"Template_token": ["", "bool", "TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", ",", "EVT", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering (2)3", "Func": "isShuffleMaskLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52912, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "if", "(", "VT", "==", "", "&&", "Op", "==", "", ")", "return", "false", ";"], "ground_truth": ["return", "TargetLowering", "::", "isTypeDesirableForOp", "(", "Op", ",", "VT", ")", ";"], "File": "SIISelLowering (2)3", "Func": "isTypeDesirableForOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52913, "Length": 33, "Cover_Rate": 0.32673267326732675} {"Template_token": ["", "SDNode", "*", "Glued", "=", "Node", "->", "getGluedNode", "(", ")", ";", "SDValue", "ToVReg", "=", "DAG", ".", "getCopyToReg", "(", "Node", "->", "getOperand", "(", "", ")", ",", "SL", ",", "VReg", ",", "SrcVal", ",", "SDValue", "(", "Glued", ",", "Glued", "?", "Glued", "->", "getNumValues", "(", ")", "-", "", ":", "", ")", ")", ";", "SDValue", "ToResultReg", "=", "DAG", ".", "getCopyToReg", "(", "ToVReg", ",", "SL", ",", "SDValue", "(", "DestReg", ",", "", ")", ",", "VReg", ",", "ToVReg", ".", "getValue", "(", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Node", ",", "ToResultReg", ".", "getNode", "(", ")", ")", ";", "DAG", ".", "RemoveDeadNode", "(", "Node", ")", ";", "return", "ToResultReg", ".", "getNode", "(", ")", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Node", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "!", "isFrameIndexOp", "(", "Node", "->", "getOperand", "(", "i", ")", ")", ")", "{"], "ground_truth": ["Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "legalizeTargetIndependentNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52914, "Length": 158, "Cover_Rate": 0.4647058823529412} {"Template_token": ["", "unsigned", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "TmpExec", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "TmpExec", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveExec", ")", ".", "addReg", "(", "", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "I", ",", "MBB", ".", "end", "(", ")", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopBB", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "auto", "InsPt", "=", "emitLoadM0FromVGPRLoop", "(", "TII", ",", "MRI", ",", "MBB", ",", "*", "LoopBB", ",", "DL", ",", "*", "Idx", ",", "InitResultReg", ",", "DstReg", ",", "PhiReg", ",", "TmpExec", ",", "Offset", ",", "UseGPRIdxMode", ",", "IsIndirectSrc", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "RemainderBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "RemainderBB", ",", "First", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "ground_truth": ["return", "InsPt", ";"], "File": "SIISelLowering (2)3", "Func": "loadM0FromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52915, "Length": 253, "Cover_Rate": 0.7086834733893558} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "TargetMachine", "&", ">", "(", "getTargetMachine", "(", ")", ")", ";", "if", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "unsigned", "DestAS", "=", "ASC", "->", "getDestAddressSpace", "(", ")", ";", "if", "(", "DestAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "Src", ",", "FlatNullPtr", ",", "", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NonNull", ",", "Ptr", ",", "SegmentNullPtr", ")", ";", "}", "}"], "ground_truth": ["if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", "{"], "File": "SIISelLowering (2)3", "Func": "lowerADDRSPACECAST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52916, "Length": 145, "Cover_Rate": 0.34441805225653205} {"Template_token": ["", "SDValue", "Addr", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Old", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "New", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "MVT", "SimpleVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";"], "ground_truth": ["MVT", "VecType", "=", "", "(", "SimpleVT", ",", "", ")", ";"], "File": "SIISelLowering (2)3", "Func": "LowerATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52917, "Length": 58, "Cover_Rate": 0.3036649214659686} {"Template_token": ["", "SetCC", "=", "Intr", ";", "Intr", "=", "SetCC", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "}", "else", "{", "BR", "=", "findUser", "(", "BRCOND", ",", "", ")", ";", "Target", "=", "BR", "->", "getOperand", "(", "", ")", ";", "}", "unsigned", "CFNode", "=", "isCFIntrinsic", "(", "Intr", ")", ";", "if", "(", "CFNode", "==", "", ")", "{", "return", "BRCOND", ";", "}", "bool", "HaveChain", "=", "Intr", "->", "getOpcode", "(", ")", "==", "", "||", "Intr", "->", "getOpcode", "(", ")", "==", "", ";", "assert", "(", "!", "SetCC", "||", "(", "SetCC", "->", "getConstantOperandVal", "(", "", ")", "==", "", "&&", "cast", "<", "CondCodeSDNode", ">", "(", "SetCC", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "->", "get", "(", ")", "==", "", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "HaveChain", ")", "Ops", ".", "push_back", "(", "BRCOND", ".", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "append", "(", "Intr", "->", "op_begin", "(", ")", "+", "(", "HaveChain", "?", "", ":", "", ")", ",", "Intr", "->", "op_end", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Target", ")", ";", "ArrayRef", "<", "EVT", ">", "Res", "(", "Intr", "->", "value_begin", "(", ")", "+", "", ",", "Intr", "->", "value_end", "(", ")", ")", ";", "SDNode", "*", "Result", "=", "DAG", ".", "getNode", "(", "CFNode", ",", "DL", ",", "DAG", ".", "getVTList", "(", "Res", ")", ",", "Ops", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "HaveChain", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SDValue", "(", "Result", ",", "", ")", ",", "BRCOND", ".", "getOperand", "(", "", ")", "}", ";", "Result", "=", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ".", "getNode", "(", ")", ";", "}"], "ground_truth": ["if", "(", "BR", ")", "{"], "File": "SIISelLowering (2)3", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52918, "Length": 268, "Cover_Rate": 0.48114901256732495} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "{", "EVT", "HalfVT", "=", "", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ",", "", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getBuildVector", "(", "HalfVT", ",", "SL", ",", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getBuildVector", "(", "HalfVT", ",", "SL", ",", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ")", ";", "SDValue", "CastLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ")", ";", "SDValue", "CastHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ")", ";", "SDValue", "Blend", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "CastLo", ",", "CastHi", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Blend", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerBUILD_VECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52919, "Length": 159, "Cover_Rate": 0.3305613305613306} {"Template_token": ["", "assert", "(", "VT", "==", "", "||", "VT", "==", "", ")", ";", "assert", "(", "!", "Subtarget", "->", "hasVOP3PInsts", "(", ")", "&&", "", ")", ";", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Hi", ".", "isUndef", "(", ")", ")", "{", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ")", ";", "SDValue", "ExtLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "ExtLo", ")", ";", "}", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ")", ";", "SDValue", "ShlHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "if", "(", "Lo", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "ShlHi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ")", ";"], "ground_truth": ["Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ")", ";"], "File": "SIISelLowering (2)3", "Func": "lowerBUILD_VECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52920, "Length": 207, "Cover_Rate": 0.4303534303534304} {"Template_token": ["", "}", "else", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "report_fatal_error", "(", "", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";"], "ground_truth": ["Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";"], "File": "SIISelLowering (2)3", "Func": "LowerCallResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52922, "Length": 175, "Cover_Rate": 0.4156769596199525} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "if", "(", "Subtarget", "->", "getTrapHandlerAbi", "(", ")", "!=", "GCNSubtarget", "::", "TrapHandlerAbiHsa", "||", "!", "Subtarget", "->", "isTrapHandlerEnabled", "(", ")", ")", "{", "DiagnosticInfoUnsupported", "NoTrap", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "diagnose", "(", "NoTrap", ")", ";", "return", "Chain", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerDEBUGTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52923, "Length": 91, "Cover_Rate": 0.6148648648648649} {"Template_token": ["", "if", "(", "Subtarget", "->", "getTrapHandlerAbi", "(", ")", "!=", "GCNSubtarget", "::", "TrapHandlerAbiHsa", "||", "!", "Subtarget", "->", "isTrapHandlerEnabled", "(", ")", ")", "{", "DiagnosticInfoUnsupported", "NoTrap", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "diagnose", "(", "NoTrap", ")", ";", "return", "Chain", ";", "}"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{"], "File": "SIISelLowering (2)3", "Func": "lowerDEBUGTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52924, "Length": 71, "Cover_Rate": 0.4797297297297297} {"Template_token": ["", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "EltSize", ")", ")", ";", "MVT", "IntVT", "=", "", "(", "VecSize", ")", ";", "SDValue", "ScaleFactor", "=", "DAG", ".", "getConstant", "(", "Log2_32", "(", "EltSize", ")", ",", "SL", ",", "", ")", ";", "SDValue", "ScaledIdx", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Idx", ",", "ScaleFactor", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IntVT", ",", "Vec", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IntVT", ",", "BC", ",", "ScaledIdx", ")", ";", "if", "(", "ResultVT", "==", "", ")", "{", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Elt", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ResultVT", ",", "Result", ")", ";", "}", "return", "DAG", ".", "getAnyExtOrTrunc", "(", "Elt", ",", "SL", ",", "ResultVT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52925, "Length": 145, "Cover_Rate": 0.5197132616487455} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerFastUnsafeFDIV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "SDNodeFlags", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", "||", "Flags", ".", "hasAllowReciprocal", "(", ")", ";", "if", "(", "!", "Unsafe", "&&", "VT", "==", "", "&&", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "Unsafe", "||", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{"], "ground_truth": ["if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52926, "Length": 166, "Cover_Rate": 0.570446735395189} {"Template_token": ["", "if", "(", "Unsafe", "||", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "FNegRHS", ")", ";", "}", "}", "}"], "ground_truth": ["if", "(", "Unsafe", ")", "{"], "File": "SIISelLowering (2)3", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52927, "Length": 116, "Cover_Rate": 0.39862542955326463} {"Template_token": ["", "int", "CondCode", "=", "CD", "->", "getSExtValue", "(", ")", ";", "if", "(", "CondCode", "<", "FCmpInst", "::", "Predicate", "::", "FIRST_FCMP_PREDICATE", "||", "CondCode", ">", "FCmpInst", "::", "Predicate", "::", "LAST_FCMP_PREDICATE", ")", "{", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "}", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "CmpVT", "=", "Src0", ".", "getValueType", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "CmpVT", "==", "", "&&", "!", "TLI", ".", "isTypeLegal", "(", "CmpVT", ")", ")", "{", "Src0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src0", ")", ";", "Src1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src1", ")", ";", "}", "FCmpInst", "::", "Predicate", "IcInput", "=", "static_cast", "<", "FCmpInst", "::", "Predicate", ">", "(", "CondCode", ")", ";", "", "CCOpcode", "=", "getFCmpCondCode", "(", "IcInput", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Src0", ",", "Src1", ",", "DAG", ".", "getCondCode", "(", "CCOpcode", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerFCMPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52928, "Length": 165, "Cover_Rate": 0.6932773109243697} {"Template_token": ["", "int", "CondCode", "=", "CD", "->", "getSExtValue", "(", ")", ";", "if", "(", "CondCode", "<", "FCmpInst", "::", "Predicate", "::", "FIRST_FCMP_PREDICATE", "||", "CondCode", ">", "FCmpInst", "::", "Predicate", "::", "LAST_FCMP_PREDICATE", ")", "{", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "}", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "CmpVT", "=", "Src0", ".", "getValueType", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "CmpVT", "==", "", "&&", "!", "TLI", ".", "isTypeLegal", "(", "CmpVT", ")", ")", "{", "Src0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src0", ")", ";", "Src1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src1", ")", ";", "}", "FCmpInst", "::", "Predicate", "IcInput", "=", "static_cast", "<", "FCmpInst", "::", "Predicate", ">", "(", "CondCode", ")", ";", "", "CCOpcode", "=", "getFCmpCondCode", "(", "IcInput", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Src0", ",", "Src1", ",", "DAG", ".", "getCondCode", "(", "CCOpcode", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerFCMPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52929, "Length": 165, "Cover_Rate": 0.6932773109243697} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "LowerFDIV64", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "", ")", "return", "LowerFDIV16", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering (2)3", "Func": "LowerFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52930, "Length": 28, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "SDValue", "Src1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "CvtSrc0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src0", ")", ";", "SDValue", "CvtSrc1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src1", ")", ";", "SDValue", "RcpSrc1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "CvtSrc1", ")", ";"], "ground_truth": ["SDValue", "Quot", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "CvtSrc0", ",", "RcpSrc1", ")", ";"], "File": "SIISelLowering (2)3", "Func": "LowerFDIV16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52931, "Length": 76, "Cover_Rate": 0.3838383838383838} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "X", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Y", "=", "Op", ".", "getOperand", "(", "", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "SDVTList", "ScaleVT", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "DivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "Y", ",", "Y", ",", "X", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Rcp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Rcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Rcp", ",", "Fma0", ",", "Rcp", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Fma1", ",", "One", ")", ";", "SDValue", "DivScale1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "X", ",", "Y", ",", "X", ")", ";"], "ground_truth": ["SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma1", ",", "Fma2", ",", "Fma1", ")", ";"], "File": "SIISelLowering (2)3", "Func": "LowerFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52932, "Length": 205, "Cover_Rate": 0.3168469860896445} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "r1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "RHS", ")", ";", "const", "APFloat", "K0Val", "(", "BitsToFloat", "(", "", ")", ")", ";", "const", "SDValue", "K0", "=", "DAG", ".", "getConstantFP", "(", "K0Val", ",", "SL", ",", "", ")", ";", "const", "APFloat", "K1Val", "(", "BitsToFloat", "(", "", ")", ")", ";", "const", "SDValue", "K1", "=", "DAG", ".", "getConstantFP", "(", "K1Val", ",", "SL", ",", "", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "SDValue", "r2", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "r1", ",", "K0", ",", "", ")", ";", "SDValue", "r3", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "r2", ",", "K1", ",", "One", ")", ";", "r1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "RHS", ",", "r3", ")", ";", "SDValue", "r0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "r1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ",", "r0", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "r3", ",", "Mul", ")", ";"], "File": "SIISelLowering (2)3", "Func": "lowerFDIV_FAST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52933, "Length": 233, "Cover_Rate": 0.8262411347517731} {"Template_token": ["", "if", "(", "IsIEEEMode", ")", "return", "expandFMINNUM_FMAXNUM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "return", "splitBinaryVectorOp", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "Op", ";"], "File": "SIISelLowering (2)3", "Func": "lowerFMINNUM_FMAXNUM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52934, "Length": 33, "Cover_Rate": 0.4520547945205479} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FpToFp16", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FpToFp16", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Trunc", ")", ";"], "File": "SIISelLowering (2)3", "Func": "lowerFP_ROUND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52937, "Length": 52, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "||", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", "||", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "GSD", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "", ",", "PtrVT", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "ground_truth": ["const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52938, "Length": 176, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "", ",", "PtrVT", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";"], "ground_truth": ["unsigned", "Align", "=", "DataLayout", ".", "getABITypeAlignment", "(", "PtrTy", ")", ";"], "File": "SIISelLowering (2)3", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52939, "Length": 102, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "CondCode", "<", "ICmpInst", "::", "Predicate", "::", "FIRST_ICMP_PREDICATE", "||", "CondCode", ">", "ICmpInst", "::", "Predicate", "::", "LAST_ICMP_PREDICATE", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "ICmpInst", "::", "Predicate", "IcInput", "=", "static_cast", "<", "ICmpInst", "::", "Predicate", ">", "(", "CondCode", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "CmpVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "if", "(", "CmpVT", "==", "", "&&", "!", "TLI", ".", "isTypeLegal", "(", "", ")", ")", "{", "unsigned", "PromoteOp", "=", "ICmpInst", "::", "isSigned", "(", "IcInput", ")", "?", "", ":", "", ";", "LHS", "=", "DAG", ".", "getNode", "(", "PromoteOp", ",", "DL", ",", "", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "PromoteOp", ",", "DL", ",", "", ",", "RHS", ")", ";", "}"], "ground_truth": ["", "CCOpcode", "=", "getICmpCondCode", "(", "IcInput", ")", ";"], "File": "SIISelLowering (2)3", "Func": "lowerICMPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52940, "Length": 144, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "SDValue", "Param", "=", "lowerKernargMemParameter", "(", "DAG", ",", "", ",", "", ",", "SL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ",", "", ",", "false", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Param", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerImplicitZextParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52941, "Length": 48, "Cover_Rate": 0.5853658536585366} {"Template_token": ["", "SDValue", "Idx", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "VecSize", "<=", "", ")", ";", "unsigned", "NumElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "auto", "KIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", ";", "if", "(", "NumElts", "==", "", "&&", "EltSize", "==", "", "&&", "KIdx", ")", "{", "SDValue", "BCVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";", "SDValue", "LoHalf", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BCVec", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "HiHalf", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BCVec", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "LoVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LoHalf", ")", ";", "SDValue", "HiVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "HiHalf", ")", ";", "unsigned", "Idx", "=", "KIdx", "->", "getZExtValue", "(", ")", ";", "bool", "InsertLo", "=", "Idx", "<", "", ";", "SDValue", "InsHalf", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InsertLo", "?", "LoVec", ":", "HiVec", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InsVal", ")", ",", "DAG", ".", "getConstant", "(", "InsertLo", "?", "Idx", ":", "(", "Idx", "-", "", ")", ",", "SL", ",", "", ")", ")", ";", "InsHalf", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InsHalf", ")", ";", "SDValue", "Concat", "=", "InsertLo", "?", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "InsHalf", ",", "HiHalf", "}", ")", ":", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "LoHalf", ",", "InsHalf", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VecVT", ",", "Concat", ")", ";", "}"], "ground_truth": ["if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "lowerINSERT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52943, "Length": 342, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "auto", "KIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", ";", "if", "(", "NumElts", "==", "", "&&", "EltSize", "==", "", "&&", "KIdx", ")", "{", "SDValue", "BCVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";", "SDValue", "LoHalf", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BCVec", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "HiHalf", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BCVec", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "LoVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LoHalf", ")", ";", "SDValue", "HiVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "HiHalf", ")", ";", "unsigned", "Idx", "=", "KIdx", "->", "getZExtValue", "(", ")", ";", "bool", "InsertLo", "=", "Idx", "<", "", ";", "SDValue", "InsHalf", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InsertLo", "?", "LoVec", ":", "HiVec", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InsVal", ")", ",", "DAG", ".", "getConstant", "(", "InsertLo", "?", "Idx", ":", "(", "Idx", "-", "", ")", ",", "SL", ",", "", ")", ")", ";", "InsHalf", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InsHalf", ")", ";", "SDValue", "Concat", "=", "InsertLo", "?", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "InsHalf", ",", "HiHalf", "}", ")", ":", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "LoHalf", ",", "InsHalf", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VecVT", ",", "Concat", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerINSERT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52944, "Length": 259, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "Type", "*", "Ty", "=", "MemVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "if", "(", "MemVT", ".", "getStoreSize", "(", ")", "<", "", "&&", "Align", "<", "", ")", "{", "int64_t", "AlignDownOffset", "=", "alignDown", "(", "Offset", ",", "", ")", ";", "int64_t", "OffsetDiff", "=", "Offset", "-", "AlignDownOffset", ";", "EVT", "IntVT", "=", "MemVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "AlignDownOffset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "OffsetDiff", "*", "", ",", "SL", ",", "", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Load", ",", "ShiftAmt", ")", ";", "SDValue", "ArgVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IntVT", ",", "Extract", ")", ";", "ArgVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "MemVT", ",", "ArgVal", ")", ";", "ArgVal", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "ArgVal", ",", "Signed", ",", "Arg", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "ArgVal", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "SL", ")", ";", "}", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "Val", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "Load", ",", "Signed", ",", "Arg", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Val", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "SL", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52948, "Length": 311, "Cover_Rate": 0.8543956043956044} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "InputPtrReg", ",", "RC", ")", "=", "Info", "->", "getPreloadedValue", "(", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", "->", "getRegister", "(", ")", ")", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerKernArgParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52949, "Length": 85, "Cover_Rate": 0.5704697986577181} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "InputPtrReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "InputPtrReg", ",", "RC", ")", "=", "Info", "->", "getPreloadedValue", "(", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", "->", "getRegister", "(", ")", ")", ",", "PtrVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "Offset", ")", ";"], "File": "SIISelLowering (2)3", "Func": "lowerKernArgParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52950, "Length": 124, "Cover_Rate": 0.8322147651006712} {"Template_token": ["", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "", "ExtType", "=", "Load", "->", "getExtensionType", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "if", "(", "ExtType", "==", "", "&&", "MemVT", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "if", "(", "MemVT", "==", "", "&&", "isTypeLegal", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Chain", "=", "Load", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "Load", "->", "getMemOperand", "(", ")", ";", "EVT", "RealMemVT", "=", "(", "MemVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "BasePtr", ",", "RealMemVT", ",", "MMO", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "Alignment", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Alignment", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "!", "Op", "->", "isDivergent", "(", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "!", "Op", "->", "isDivergent", "(", ")", "&&", "!", "Load", "->", "isVolatile", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{"], "File": "SIISelLowering (2)3", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52951, "Length": 488, "Cover_Rate": 0.6921985815602837} {"Template_token": ["", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "I", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "&", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "I", ")", "{", "for", "(", ";", "*", "I", ";", "++", "I", ")", "{", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "", ")", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "}", "}", "RetOps", "[", "", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";"], "ground_truth": ["unsigned", "Opc", "=", "", ";"], "File": "SIISelLowering (2)3", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52953, "Length": 248, "Cover_Rate": 0.33741496598639453} {"Template_token": ["", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getEntryNode", "(", ")", ",", "Rsrc", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "{", "}", ",", "{", "}", ",", "{", "}", ",", "DAG", ".", "getConstant", "(", "CachePolicy", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "}", ";", "setBufferOffsets", "(", "Offset", ",", "DAG", ",", "&", "Ops", "[", "", "]", ",", "NumLoads", ">", "", "?", "", "*", "NumLoads", ":", "", ")", ";", "uint64_t", "InstOffset", "=", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "", "]", ")", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "Ops", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "InstOffset", "+", "", "*", "i", ",", "DL", ",", "", ")", ";", "Loads", ".", "push_back", "(", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "VTList", ",", "Ops", ",", "LoadVT", ",", "MMO", ")", ")", ";", "}", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Loads", ")", ";", "return", "Loads", "[", "", "]", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52954, "Length": 188, "Cover_Rate": 0.41409691629955947} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getSelect", "(", "DL", ",", "", ",", "Cond", ",", "Lo0", ",", "Lo1", ")", ";", "SDValue", "Hi0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LHS", ",", "One", ")", ";", "SDValue", "Hi1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RHS", ",", "One", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getSelect", "(", "DL", ",", "", ",", "Cond", ",", "Hi0", ",", "Hi1", ")", ";"], "ground_truth": ["SDValue", "Res", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "{", "Lo", ",", "Hi", "}", ")", ";"], "File": "SIISelLowering (2)3", "Func": "LowerSELECT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52955, "Length": 90, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AS", ",", "Store", "->", "getAlignment", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{"], "File": "SIISelLowering (2)3", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52956, "Length": 149, "Cover_Rate": 0.32603938730853393} {"Template_token": ["", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AS", ",", "Store", "->", "getAlignment", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52957, "Length": 221, "Cover_Rate": 0.48358862144420134} {"Template_token": ["", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "ToReg", ",", "DAG", ".", "getTargetConstant", "(", "GCNSubtarget", "::", "TrapIDLLVMTrap", ",", "SL", ",", "", ")", ",", "SGPR01", ",", "ToReg", ".", "getValue", "(", "", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Ops", ")", ";"], "File": "SIISelLowering (2)3", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52958, "Length": 108, "Cover_Rate": 0.5023255813953489} {"Template_token": ["", "if", "(", "Subtarget", "->", "getTrapHandlerAbi", "(", ")", "!=", "GCNSubtarget", "::", "TrapHandlerAbiHsa", "||", "!", "Subtarget", "->", "isTrapHandlerEnabled", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Chain", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52959, "Length": 65, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "TrigVal", ";", "SDValue", "OneOver2Pi", "=", "DAG", ".", "getConstantFP", "(", "", "/", "M_PI", ",", "DL", ",", "VT", ")", ";", "if", "(", "Subtarget", "->", "hasTrigReducedRange", "(", ")", ")", "{", "SDValue", "MulVal", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Arg", ",", "OneOver2Pi", ")", ";", "TrigVal", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "MulVal", ")", ";", "}", "else", "{", "TrigVal", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Arg", ",", "OneOver2Pi", ")", ";", "}", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "TrigVal", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "TrigVal", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "LowerTrig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52960, "Length": 158, "Cover_Rate": 0.8186528497409327} {"Template_token": ["", "if", "(", "", "(", "ParentFn", "->", "getCallingConv", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["auto", "Attr", "=", "ParentFn", "->", "getFnAttribute", "(", "", ")", ";"], "File": "SIISelLowering (2)3", "Func": "mayBeEmittedAsTailCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52961, "Length": 24, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "bool", "TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "const", "Function", "*", "ParentFn", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "", "(", "ParentFn", "->", "getCallingConv", "(", ")", ")", ")", "return", "false", ";", "auto", "Attr", "=", "ParentFn", "->", "getFnAttribute", "(", "", ")", ";"], "ground_truth": ["return", "(", "Attr", ".", "getValueAsString", "(", ")", "!=", "", ")", ";"], "File": "SIISelLowering (2)3", "Func": "mayBeEmittedAsTailCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52962, "Length": 74, "Cover_Rate": 0.961038961038961} {"Template_token": ["", "static", "bool", "mayTailCallThisCC", "(", "CallingConv", "::", "ID", "CC", ")", "{"], "ground_truth": ["switch", "(", "CC", ")", "{"], "File": "SIISelLowering (2)3", "Func": "mayTailCallThisCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52963, "Length": 15, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "minMaxOpcToMin3Max3Opc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52964, "Length": 45, "Cover_Rate": 0.4891304347826087} {"Template_token": ["", "SDLoc", "DL", "(", "CachePolicy", ")", ";", "if", "(", "GLC", ")", "{", "*", "GLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ",", "DL", ",", "", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "", ";", "}", "if", "(", "SLC", ")", "{", "*", "SLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["Value", "&=", "~", "(", "uint64_t", ")", "", ";"], "File": "SIISelLowering (2)3", "Func": "parseCachePolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52965, "Length": 77, "Cover_Rate": 0.55} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "auto", "&", "ArgUsageInfo", "=", "DAG", ".", "getPass", "(", ")", "->", "getAnalysis", "<", "ArgumentUsageInfo", ">", "(", ")", ";", "const", "FunctionArgInfo", "&", "CalleeArgInfo", "=", "ArgUsageInfo", ".", "lookupFuncArgInfo", "(", "*", "CalleeFunc", ")", ";", "const", "FunctionArgInfo", "&", "CallerArgInfo", "=", "Info", ".", "getArgInfo", "(", ")", ";", "", "InputRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "for", "(", "auto", "InputID", ":", "InputRegs", ")", "{", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", ".", "getPreloadedValue", "(", "InputID", ")", ";", "if", "(", "!", "OutgoingArg", ")", "continue", ";", "const", "ArgDescriptor", "*", "IncomingArg", ";", "const", "TargetRegisterClass", "*", "IncomingArgRC", ";", "std", "::", "tie", "(", "IncomingArg", ",", "IncomingArgRC", ")", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "InputID", ")", ";", "assert", "(", "IncomingArgRC", "==", "ArgRC", ")", ";", "EVT", "ArgVT", "=", "TRI", "->", "getSpillSize", "(", "*", "ArgRC", ")", "==", "", "?", "", ":", "", ";", "SDValue", "InputReg", ";", "if", "(", "IncomingArg", ")", "{", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "ArgVT", ",", "DL", ",", "*", "IncomingArg", ")", ";", "}", "else", "{", "assert", "(", "InputID", "==", "", ")", ";", "InputReg", "=", "getImplicitArgPtr", "(", "DAG", ",", "DL", ")", ";", "}", "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "RegsToPass", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "}", "else", "{", "unsigned", "SpecialArgOffset", "=", "CCInfo", ".", "AllocateStack", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "", ")", ";"], "ground_truth": ["SDValue", "ArgStore", "=", "storeStackInputValue", "(", "DAG", ",", "DL", ",", "Chain", ",", "InputReg", ",", "SpecialArgOffset", ")", ";"], "File": "SIISelLowering (2)3", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52966, "Length": 273, "Cover_Rate": 0.6825} {"Template_token": ["", "if", "(", "(", "LHSOpc", "==", "", "&&", "Opc", "==", "", ")", "||", "(", "LHSOpc", "==", "", "&&", "Opc", "==", "", ")", ")", "{", "SDValue", "Args", "[", "]", "=", "{", "LHS", ".", "getOperand", "(", "", ")", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getVTList", "(", ")", ",", "Args", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performAddCarrySubCarryCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52967, "Length": 73, "Cover_Rate": 0.38421052631578945} {"Template_token": ["", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "||", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "Subtarget", "->", "hasMad64_32", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", ">", "", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "<=", "", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "MulLHS", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "MulRHS", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "AddRHS", "=", "RHS", ";", "if", "(", "numBitsUnsigned", "(", "MulLHS", ",", "DAG", ")", "<=", "", "&&", "numBitsUnsigned", "(", "MulRHS", ",", "DAG", ")", "<=", "", ")", "{", "MulLHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "MulLHS", ",", "SL", ",", "", ")", ";", "MulRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "MulRHS", ",", "SL", ",", "", ")", ";", "AddRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "AddRHS", ",", "SL", ",", "", ")", ";", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52968, "Length": 193, "Cover_Rate": 0.3133116883116883} {"Template_token": ["", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "true", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "VT", "!=", "", "||", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "Opc", "=", "RHS", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "auto", "Cond", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isBoolSGPR", "(", "Cond", ")", ")", "break", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "Cond", "}", ";", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VTList", ",", "Args", ")", ";", "}", "case", "", ":", "{"], "ground_truth": ["auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52969, "Length": 207, "Cover_Rate": 0.336038961038961} {"Template_token": ["", "APFloat", "Zero", "=", "APFloat", "::", "getZero", "(", "F", ".", "getSemantics", "(", ")", ")", ";", "APFloat", "::", "cmpResult", "Cmp0", "=", "F", ".", "compare", "(", "Zero", ")", ";", "if", "(", "Cmp0", "==", "APFloat", "::", "cmpLessThan", "||", "(", "Cmp0", "==", "APFloat", "::", "cmpUnordered", "&&", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", ")", "{", "return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "Zero", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ";", "}", "APFloat", "One", "(", "F", ".", "getSemantics", "(", ")", ",", "", ")", ";", "APFloat", "::", "cmpResult", "Cmp1", "=", "F", ".", "compare", "(", "One", ")", ";"], "ground_truth": ["if", "(", "Cmp1", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "One", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performClampCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52972, "Length": 126, "Cover_Rate": 0.6702127659574468} {"Template_token": ["", "APFloat", "Zero", "=", "APFloat", "::", "getZero", "(", "F", ".", "getSemantics", "(", ")", ")", ";", "APFloat", "::", "cmpResult", "Cmp0", "=", "F", ".", "compare", "(", "Zero", ")", ";", "if", "(", "Cmp0", "==", "APFloat", "::", "cmpLessThan", "||", "(", "Cmp0", "==", "APFloat", "::", "cmpUnordered", "&&", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", ")", "{", "return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "Zero", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ";", "}"], "ground_truth": ["APFloat", "One", "(", "F", ".", "getSemantics", "(", ")", ",", "", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performClampCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52973, "Length": 84, "Cover_Rate": 0.44680851063829785} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "const", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ")", "{"], "File": "SIISelLowering (2)3", "Func": "performClassCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52974, "Length": 34, "Cover_Rate": 0.3269230769230769} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", "+", "SrcOffset", "/", "", ",", "SL", ",", "", ",", "Srl", ")", ";", "}", "}", "}", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "", ",", "", "*", "Offset", ",", "", "*", "Offset", "+", "", ")", ";", "KnownBits", "Known", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "ShrinkDemandedConstant", "(", "Src", ",", "Demanded", ",", "TLO", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "Src", ",", "Demanded", ",", "Known", ",", "TLO", ")", ")", "{", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performCvtF32UByteNCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52975, "Length": 112, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "if", "(", "Srl", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Srl", ".", "getOperand", "(", "", ")", ")", ")", "{", "Srl", "=", "DAG", ".", "getZExtOrTrunc", "(", "Srl", ".", "getOperand", "(", "", ")", ",", "SDLoc", "(", "Srl", ".", "getOperand", "(", "", ")", ")", ",", "EVT", "(", "", ")", ")", ";", "unsigned", "SrcOffset", "=", "C", "->", "getZExtValue", "(", ")", "+", "", "*", "Offset", ";", "if", "(", "SrcOffset", "<", "", "&&", "SrcOffset", "%", "", "==", "", ")", "{", "return", "DAG", ".", "getNode", "(", "", "+", "SrcOffset", "/", "", ",", "SL", ",", "", ",", "Srl", ")", ";", "}", "}", "}", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "", ",", "", "*", "Offset", ",", "", "*", "Offset", "+", "", ")", ";", "KnownBits", "Known", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";"], "ground_truth": ["if", "(", "TLI", ".", "ShrinkDemandedConstant", "(", "Src", ",", "Demanded", ",", "TLO", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "Src", ",", "Demanded", ",", "Known", ",", "TLO", ")", ")", "{"], "File": "SIISelLowering (2)3", "Func": "performCvtF32UByteNCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52976, "Length": 191, "Cover_Rate": 0.6452702702702703} {"Template_token": ["", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src0", ".", "isUndef", "(", ")", "&&", "Src1", ".", "isUndef", "(", ")", ")", "return", "DCI", ".", "DAG", ".", "getUNDEF", "(", "N", "->", "getValueType", "(", "", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performCvtPkRTZCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52977, "Length": 44, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "return", "performSetCCCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "performMinMaxCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFMACombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "if", "(", "SDValue", "Widended", "=", "widenLoad", "(", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ",", "DCI", ")", ")", "return", "Widended", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performRcpCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";"], "File": "SIISelLowering (2)3", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52978, "Length": 329, "Cover_Rate": 0.425614489003881} {"Template_token": ["", "}", "}", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "VecSize", "<=", "", "&&", "(", "VecSize", ">", "", "||", "EltSize", ">=", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "IdxVT", "=", "Idx", ".", "getValueType", "(", ")", ";", "SDValue", "V", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "SDValue", "IC", "=", "DAG", ".", "getConstant", "(", "I", ",", "SL", ",", "IdxVT", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ",", "IC", ")", ";", "if", "(", "I", "==", "", ")", "V", "=", "Elt", ";", "else", "V", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IC", ",", "Elt", ",", "V", ",", "", ")", ";", "}", "return", "V", ";", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "isa", "<", "MemSDNode", ">", "(", "Vec", ")", "&&", "EltSize", "<=", "", "&&", "EltVT", ".", "isByteSized", "(", ")", "&&", "VecSize", ">", "", "&&", "VecSize", "%", "", "==", "", "&&", "Idx", ")", "{", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VecVT", ")", ";", "unsigned", "BitIndex", "=", "Idx", "->", "getZExtValue", "(", ")", "*", "EltSize", ";", "unsigned", "EltIdx", "=", "BitIndex", "/", "", ";", "unsigned", "LeftoverBitIdx", "=", "BitIndex", "%", "", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cast", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "Vec", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cast", ".", "getNode", "(", ")", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cast", ",", "DAG", ".", "getConstant", "(", "EltIdx", ",", "SL", ",", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt", ".", "getNode", "(", ")", ")", ";", "SDValue", "Srl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "LeftoverBitIdx", ",", "SL", ",", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Srl", ".", "getNode", "(", ")", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ".", "changeTypeToInteger", "(", ")", ",", "Srl", ")", ";", "DCI", ".", "AddToWorklist", "(", "Trunc", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Trunc", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52979, "Length": 428, "Cover_Rate": 0.5206812652068127} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performExtractVectorEltCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SDValue", "Vec", "=", "N", "->", "getOperand", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VecVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "(", "Vec", ".", "getOpcode", "(", ")", "==", "", "||", "Vec", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "allUsesHaveSourceMods", "(", "N", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "Vec", ".", "getOpcode", "(", ")", ",", "SL", ",", "EltVT", ",", "Elt", ")", ";", "}", "if", "(", "Vec", ".", "hasOneUse", "(", ")", "&&", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Opc", "=", "Vec", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "SDValue", "Elt1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt0", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt1", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "EltVT", ",", "Elt0", ",", "Elt1", ",", "Vec", "->", "getFlags", "(", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52980, "Length": 334, "Cover_Rate": 0.40632603406326034} {"Template_token": ["", "unsigned", "FusedOp", "=", "getFusedOpcode", "(", "DAG", ",", "N", ",", "LHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "FusedOp", "!=", "", ")", "{", "const", "SDValue", "Two", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "FusedOp", ",", "SL", ",", "VT", ",", "A", ",", "Two", ",", "RHS", ")", ";", "}", "}", "}", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "A", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "A", "==", "RHS", ".", "getOperand", "(", "", ")", ")", "{", "unsigned", "FusedOp", "=", "getFusedOpcode", "(", "DAG", ",", "N", ",", "RHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "FusedOp", "!=", "", ")", "{", "const", "SDValue", "Two", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "FusedOp", ",", "SL", ",", "VT", ",", "A", ",", "Two", ",", "LHS", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performFAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52981, "Length": 150, "Cover_Rate": 0.5597014925373134} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "N0", ".", "isUndef", "(", ")", ")", "{", "APFloat", "QNaN", "=", "APFloat", "::", "getQNaN", "(", "SelectionDAG", "::", "EVTToAPFloatSemantics", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getConstantFP", "(", "QNaN", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "isConstOrConstSplatFP", "(", "N0", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "return", "getCanonicalConstantFP", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "CFP", "->", "getValueAPF", "(", ")", ")", ";", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", "==", "", "&&", "isTypeLegal", "(", "", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "NewElts", "[", "", "]", ";", "SDValue", "Lo", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Hi", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Lo", ".", "getValueType", "(", ")", ";", "if", "(", "vectorEltWillFoldAway", "(", "Lo", ")", "||", "vectorEltWillFoldAway", "(", "Hi", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "", ";", "++", "I", ")", "{", "SDValue", "Op", "=", "N0", ".", "getOperand", "(", "I", ")", ";"], "ground_truth": ["if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{"], "File": "SIISelLowering (2)3", "Func": "performFCanonicalizeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52982, "Length": 216, "Cover_Rate": 0.3776223776223776} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performFMACombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDLInsts", "(", ")", "||", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op2", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "FMA", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "FMA", ".", "getOpcode", "(", ")", "!=", "", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&", "FMA", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "{", "Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["Op2", "=", "Op2", ".", "getOperand", "(", "", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performFMACombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52983, "Length": 186, "Cover_Rate": 0.3576923076923077} {"Template_token": ["", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src2", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "isClampZeroToOne", "(", "Src0", ",", "Src1", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Src2", ")", ";", "}", "if", "(", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", "{"], "ground_truth": ["if", "(", "isa", "<", "ConstantFPSDNode", ">", "(", "Src0", ")", "&&", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "Src1", ")", ")", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performFMed3Combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52984, "Length": 82, "Cover_Rate": 0.37104072398190047} {"Template_token": ["", "APFloat", "::", "cmpResult", "Cmp", "=", "K0", "->", "getValueAPF", "(", ")", ".", "compare", "(", "K1", "->", "getValueAPF", "(", ")", ")", ";", "if", "(", "Cmp", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", "{", "if", "(", "K1", "->", "isExactlyValue", "(", "", ")", "&&", "K0", "->", "isExactlyValue", "(", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "}"], "ground_truth": ["if", "(", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "{"], "File": "SIISelLowering (2)3", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52985, "Length": 106, "Cover_Rate": 0.343042071197411} {"Template_token": ["", "if", "(", "!", "K0", ")", "return", "SDValue", "(", ")", ";", "APFloat", "::", "cmpResult", "Cmp", "=", "K0", "->", "getValueAPF", "(", ")", ".", "compare", "(", "K1", "->", "getValueAPF", "(", ")", ")", ";", "if", "(", "Cmp", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", "{", "if", "(", "K1", "->", "isExactlyValue", "(", "", ")", "&&", "K0", "->", "isExactlyValue", "(", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "{", "SDValue", "Var", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "DAG", ".", "isKnownNeverSNaN", "(", "Var", ")", ")", "return", "SDValue", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "if", "(", "(", "!", "K0", "->", "hasOneUse", "(", ")", "||", "TII", "->", "isInlineConstant", "(", "K0", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ")", ")", "&&", "(", "!", "K1", "->", "hasOneUse", "(", ")", "||", "TII", "->", "isInlineConstant", "(", "K1", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ")", ")", ")", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "K0", "->", "getValueType", "(", "", ")", ",", "Var", ",", "SDValue", "(", "K0", ",", "", ")", ",", "SDValue", "(", "K1", ",", "", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52986, "Length": 238, "Cover_Rate": 0.7702265372168284} {"Template_token": ["", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "A", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "A", "==", "LHS", ".", "getOperand", "(", "", ")", ")", "{", "unsigned", "FusedOp", "=", "getFusedOpcode", "(", "DAG", ",", "N", ",", "LHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "FusedOp", "!=", "", ")", "{", "const", "SDValue", "Two", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "SDValue", "NegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "FusedOp", ",", "SL", ",", "VT", ",", "A", ",", "Two", ",", "NegRHS", ")", ";", "}", "}", "}", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "A", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "A", "==", "RHS", ".", "getOperand", "(", "", ")", ")", "{", "unsigned", "FusedOp", "=", "getFusedOpcode", "(", "DAG", ",", "N", ",", "RHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "FusedOp", "!=", "", ")", "{", "const", "SDValue", "NegTwo", "=", "DAG", ".", "getConstantFP", "(", "-", "", ",", "SL", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "FusedOp", ",", "SL", ",", "VT", ",", "A", ",", "NegTwo", ",", "LHS", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performFSubCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52987, "Length": 210, "Cover_Rate": 0.7070707070707071} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Ins", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "IdxVT", "=", "Idx", ".", "getValueType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "SDValue", "IC", "=", "DAG", ".", "getConstant", "(", "I", ",", "SL", ",", "IdxVT", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ",", "IC", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IC", ",", "Ins", ",", "Elt", ",", "", ")", ";", "Ops", ".", "push_back", "(", "V", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getBuildVector", "(", "VecVT", ",", "SL", ",", "Ops", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performInsertVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52988, "Length": 136, "Cover_Rate": 0.5643153526970954} {"Template_token": ["", "if", "(", "!", "K0", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Signed", ")", "{", "if", "(", "K0", "->", "getAPIntValue", "(", ")", ".", "sge", "(", "K1", "->", "getAPIntValue", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "else", "{", "if", "(", "K0", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "K1", "->", "getAPIntValue", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "EVT", "VT", "=", "K0", "->", "getValueType", "(", "", ")", ";", "unsigned", "Med3Opc", "=", "Signed", "?", "", ":", "", ";", "if", "(", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "Med3Opc", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "SDValue", "(", "K0", ",", "", ")", ",", "SDValue", "(", "K1", ",", "", ")", ")", ";", "}", "MVT", "NVT", "=", "", ";"], "ground_truth": ["unsigned", "ExtOp", "=", "Signed", "?", "", ":", "", ";"], "File": "SIISelLowering (2)3", "Func": "performIntMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52989, "Length": 149, "Cover_Rate": 0.46273291925465837} {"Template_token": ["", "if", "(", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "Med3Opc", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "SDValue", "(", "K0", ",", "", ")", ",", "SDValue", "(", "K1", ",", "", ")", ")", ";", "}", "MVT", "NVT", "=", "", ";", "unsigned", "ExtOp", "=", "Signed", "?", "", ":", "", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "ExtOp", ",", "SL", ",", "NVT", ",", "Op0", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "ExtOp", ",", "SL", ",", "NVT", ",", "Op0", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "ExtOp", ",", "SL", ",", "NVT", ",", "Op1", ")", ";"], "ground_truth": ["SDValue", "Med3", "=", "DAG", ".", "getNode", "(", "Med3Opc", ",", "SL", ",", "NVT", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performIntMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52990, "Length": 145, "Cover_Rate": 0.4503105590062112} {"Template_token": ["", "SDValue", "Ptr", "=", "N", "->", "getBasePtr", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "NewPtr", "=", "performSHLPtrCombine", "(", "Ptr", ".", "getNode", "(", ")", ",", "N", "->", "getAddressSpace", "(", ")", ",", "N", "->", "getMemoryVT", "(", ")", ",", "DCI", ")", ";", "if", "(", "NewPtr", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", "]", "=", "NewPtr", ";"], "ground_truth": ["return", "SDValue", "(", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ",", "", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performMemSDNodeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52991, "Length": 118, "Cover_Rate": 0.8137931034482758} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", "]", "=", "NewPtr", ";", "return", "SDValue", "(", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ",", "", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performMemSDNodeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52992, "Length": 61, "Cover_Rate": 0.4206896551724138} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Opc", "!=", "", "&&", "Opc", "!=", "", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "VT", "!=", "", "&&", "(", "(", "VT", "!=", "", "&&", "VT", "!=", "", ")", "||", "Subtarget", "->", "hasMin3Max3_16", "(", ")", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op1", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "}", "}", "if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "Med3", ";", "}"], "ground_truth": ["if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{"], "File": "SIISelLowering (2)3", "Func": "performMinMaxCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52993, "Length": 267, "Cover_Rate": 0.5692963752665245} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "||", "N0", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{"], "ground_truth": ["return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ",", "N", "->", "getFlags", "(", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performRcpCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52995, "Length": 50, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "if", "(", "N0", ".", "isUndef", "(", ")", ")", "return", "N0", ";"], "ground_truth": ["if", "(", "VT", "==", "", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "||", "N0", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{"], "File": "SIISelLowering (2)3", "Func": "performRcpCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52996, "Length": 36, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "if", "(", "(", "CC", "==", "", "||", "CC", "==", "", ")", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "&&", "LHS", ".", "getConstantOperandVal", "(", "", ")", "!=", "LHS", ".", "getConstantOperandVal", "(", "", ")", "&&", "isBoolSGPR", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ")", "{", "uint64_t", "CT", "=", "LHS", ".", "getConstantOperandVal", "(", "", ")", ";", "uint64_t", "CF", "=", "LHS", ".", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "(", "CF", "==", "CRHSVal", "&&", "CC", "==", "", ")", "||", "(", "CT", "==", "CRHSVal", "&&", "CC", "==", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "-", "", ",", "SL", ",", "", ")", ")", ";", "if", "(", "(", "CF", "==", "CRHSVal", "&&", "CC", "==", "", ")", "||", "(", "CT", "==", "CRHSVal", "&&", "CC", "==", "", ")", ")", "return", "LHS", ".", "getOperand", "(", "", ")", ";", "}", "}", "if", "(", "VT", "!=", "", "&&", "VT", "!=", "", "&&", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "VT", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "CC", "==", "", "||", "CC", "==", "", ")", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "ConstantFPSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ")", ";", "if", "(", "!", "CRHS", ")", "return", "SDValue", "(", ")", ";", "const", "APFloat", "&", "APF", "=", "CRHS", "->", "getValueAPF", "(", ")", ";", "if", "(", "APF", ".", "isInfinity", "(", ")", "&&", "!", "APF", ".", "isNegative", "(", ")", ")", "{", "const", "unsigned", "IsInfMask", "=", "", "|", "", ";"], "ground_truth": ["const", "unsigned", "IsFiniteMask", "=", "", "|", "", "|", "", "|", "", "|", "", "|", "", ";"], "File": "SIISelLowering (2)3", "Func": "performSetCCCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52997, "Length": 298, "Cover_Rate": 0.4037940379403794} {"Template_token": ["", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", "&&", "N0", ".", "getOpcode", "(", ")", "!=", "", ")", "||", "N0", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "!", "CN1", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CAdd", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CAdd", ")", "return", "SDValue", "(", ")", ";", "APInt", "Offset", "=", "CAdd", "->", "getAPIntValue", "(", ")", "<<", "CN1", "->", "getAPIntValue", "(", ")", ";", "Type", "*", "Ty", "=", "MemVT", ".", "getTypeForEVT", "(", "*", "DCI", ".", "DAG", ".", "getContext", "(", ")", ")", ";", "AddrMode", "AM", ";", "AM", ".", "HasBaseReg", "=", "true", ";", "AM", ".", "BaseOffs", "=", "Offset", ".", "getSExtValue", "(", ")", ";", "if", "(", "!", "isLegalAddressingMode", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ",", "AM", ",", "Ty", ",", "AddrSpace", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "ShlX", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "N1", ")", ";", "SDValue", "COffset", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "", ")", ";"], "ground_truth": ["SDNodeFlags", "Flags", ";"], "File": "SIISelLowering (2)3", "Func": "performSHLPtrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52998, "Length": 233, "Cover_Rate": 0.706060606060606} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "", ")", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", "||", "C", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDValue", "Args", "[", "]", "=", "{", "LHS", ".", "getOperand", "(", "", ")", ",", "RHS", ",", "LHS", ".", "getOperand", "(", "", ")", "}", ";"], "File": "SIISelLowering (2)3", "Func": "performSubCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 52999, "Length": 139, "Cover_Rate": 0.702020202020202} {"Template_token": ["", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "DCI", ".", "isAfterLegalizeDAG", "(", ")", "&&", "SrcVT", "==", "", ")", "{"], "ground_truth": ["if", "(", "DAG", ".", "MaskedValueIsZero", "(", "Src", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ")", "{"], "File": "SIISelLowering (2)3", "Func": "performUCharToFloatCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53000, "Length": 57, "Cover_Rate": 0.37012987012987014} {"Template_token": ["", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "Src", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ")", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Src", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cvt", ".", "getNode", "(", ")", ")", ";", "return", "Cvt", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performUCharToFloatCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53001, "Length": 57, "Cover_Rate": 0.37012987012987014} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "CRHS", ")", "{", "if", "(", "SDValue", "Split", "=", "splitBinaryBitConstantOp", "(", "DCI", ",", "SDLoc", "(", "N", ")", ",", "", ",", "LHS", ",", "CRHS", ")", ")", "return", "Split", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performXorCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53002, "Length": 84, "Cover_Rate": 0.7706422018348624} {"Template_token": ["", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performXorCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53003, "Length": 33, "Cover_Rate": 0.30275229357798167} {"Template_token": ["", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "BCSrc", "=", "Src", ".", "getOperand", "(", "", ")", ";", "if", "(", "BCSrc", ".", "getValueType", "(", ")", "==", "", "&&", "fp16SrcZerosHighBits", "(", "BCSrc", ".", "getOpcode", "(", ")", ")", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "BCSrc", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performZeroExtendCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53004, "Length": 91, "Cover_Rate": 0.5723270440251572} {"Template_token": ["", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["SDValue", "BCSrc", "=", "Src", ".", "getOperand", "(", "", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performZeroExtendCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53005, "Length": 57, "Cover_Rate": 0.3584905660377358} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "unsigned", "Opcode", "=", "Node", "->", "getMachineOpcode", "(", ")", ";", "if", "(", "TII", "->", "isMIMG", "(", "Opcode", ")", "&&", "!", "TII", "->", "get", "(", "Opcode", ")", ".", "mayStore", "(", ")", "&&", "!", "TII", "->", "isGather4", "(", "Opcode", ")", ")", "{", "return", "adjustWritemask", "(", "Node", ",", "DAG", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "legalizeTargetIndependentNode", "(", "Node", ",", "DAG", ")", ";", "return", "Node", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "{", "SDValue", "Src0", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "", ")", ";", "Src0", "=", "UndefReg", ";"], "ground_truth": ["Src1", "=", "UndefReg", ";"], "File": "SIISelLowering (2)3", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53006, "Length": 315, "Cover_Rate": 0.7046979865771812} {"Template_token": ["", "if", "(", "Arg", "->", "Flags", ".", "isSplit", "(", ")", ")", "{", "while", "(", "!", "Arg", "->", "Flags", ".", "isSplitEnd", "(", ")", ")", "{", "assert", "(", "!", "Arg", "->", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "if", "(", "!", "SkipArg", ")", "Splits", ".", "push_back", "(", "*", "Arg", ")", ";", "Arg", "=", "&", "Ins", "[", "++", "I", "]", ";", "}", "}", "if", "(", "SkipArg", ")", "{", "Skipped", ".", "set", "(", "Arg", "->", "getOrigArgIndex", "(", ")", ")", ";", "++", "PnputNum", ";", "continue", ";", "}"], "ground_truth": ["Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";"], "File": "SIISelLowering (2)3", "Func": "processShaderInputArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53007, "Length": 90, "Cover_Rate": 0.3345724907063197} {"Template_token": ["", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cvt", ")", ")", ";", "}", "return", ";", "}", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "SDValue", "Res", "=", "LowerINTRINC_W_CHAIN", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ")", "{", "Results", ".", "push_back", "(", "Res", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "}", "break", ";", "}", "case", "", ":", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "EVT", "SelectVT", "=", "NewVT", ";", "if", "(", "NewVT", ".", "bitsLT", "(", "", ")", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "RHS", ")", ";", "SelectVT", "=", "", ";", "}", "SDValue", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SelectVT", ",", "N", "->", "getOperand", "(", "", ")", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "NewVT", "!=", "SelectVT", ")", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "NewSelect", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewSelect", ")", ")", ";", "return", ";", "}", "case", "", ":", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "break", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BC", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ")", ")", ";", "return", ";", "}", "case", "", ":", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "break", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BC", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ")", ")", ";", "return", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53008, "Length": 456, "Cover_Rate": 0.5123595505617977} {"Template_token": ["", "}", "case", "", ":", "{", "if", "(", "SDValue", "Res", "=", "lowerEXTRACT_VECTOR_ELT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";", "return", ";", "}", "case", "", ":", "{", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IID", ")", "{", "case", "", ":", "{", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cvt", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "Opcode", ";", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "Opcode", "=", "", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", ")", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "VT", ",", "Src0", ",", "Src1", ")", ")", ";", "else", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cvt", ")", ")", ";", "}", "return", ";", "}", "}", "break", ";", "}", "case", "", ":", "{"], "ground_truth": ["if", "(", "SDValue", "Res", "=", "LowerINTRINC_W_CHAIN", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ")", "{"], "File": "SIISelLowering (2)3", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53009, "Length": 314, "Cover_Rate": 0.35280898876404493} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasStackObjects", "=", "MFI", ".", "hasStackObjects", "(", ")", ";", "if", "(", "HasStackObjects", ")", "Info", ".", "setHasNonSpillStackObjects", "(", "true", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "HasStackObjects", "=", "true", ";", "bool", "RequiresStackAccess", "=", "HasStackObjects", "||", "MFI", ".", "hasCalls", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "if", "(", "RequiresStackAccess", ")", "{", "unsigned", "PrivateSegmentBufferReg", "=", "Info", ".", "getPreloadedReg", "(", "", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}", "else", "{", "unsigned", "PrivateSegmentWaveByteOffsetReg", "=", "Info", ".", "getPreloadedReg", "(", "", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "PrivateSegmentWaveByteOffsetReg", ")", ";", "}", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "if", "(", "HasStackObjects", "&&", "!", "MFI", ".", "hasCalls", "(", ")", ")", "{", "unsigned", "ScratchWaveOffsetReg", "=", "Info", ".", "getPreloadedReg", "(", "", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ScratchWaveOffsetReg", ")", ";", "}", "else", "{", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53010, "Length": 263, "Cover_Rate": 0.8976109215017065} {"Template_token": ["", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "SOffset", ",", "DL", ",", "", ")", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "ImmOffset", ",", "DL", ",", "", ")", ";", "return", ";", "}", "}", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "CombinedOffset", ")", ")", "{", "SDValue", "N0", "=", "CombinedOffset", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "CombinedOffset", ".", "getOperand", "(", "", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "int", "Offset", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ",", "Align", ")", ")", "{", "Offsets", "[", "", "]", "=", "N0", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "SOffset", ",", "DL", ",", "", ")", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "ImmOffset", ",", "DL", ",", "", ")", ";", "return", ";", "}", "}", "Offsets", "[", "", "]", "=", "CombinedOffset", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53011, "Length": 205, "Cover_Rate": 0.6972789115646258} {"Template_token": ["", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "*", "Idx", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "}", "else", "{", "unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Tmp", ")", ".", "add", "(", "*", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "}", "return", "true", ";", "}", "if", "(", "Offset", "==", "", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "add", "(", "*", "Idx", ")", ";"], "File": "SIISelLowering (2)3", "Func": "setM0ToIndexFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53012, "Length": 170, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering (2)3", "Func": "shouldConvertConstantLoadToIntImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53013, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldEmitFixup", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "return", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "&&", "", "(", "TT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "shouldEmitFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53014, "Length": 62, "Cover_Rate": 0.96875} {"Template_token": ["", "return", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "&&", "", "(", "TT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "shouldEmitFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53015, "Length": 37, "Cover_Rate": 0.578125} {"Template_token": ["", "return", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "&&", "!", "shouldEmitFixup", "(", "GV", ")", "&&", "!", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53016, "Length": 69, "Cover_Rate": 0.8518518518518519} {"Template_token": ["", "return", "!", "shouldEmitFixup", "(", "GV", ")", "&&", "!", "shouldEmitGOTReloc", "(", "GV", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "shouldEmitPCReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53019, "Length": 14, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "if", "(", "(", "bitOpWithConstantIsReducible", "(", "Opc", ",", "ValLo", ")", "||", "bitOpWithConstantIsReducible", "(", "Opc", ",", "ValHi", ")", ")", "||", "(", "CRHS", "->", "hasOneUse", "(", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "CRHS", "->", "getAPIntValue", "(", ")", ")", ")", ")", "{", "return", "splitBinaryBitConstantOpImpl", "(", "DCI", ",", "SL", ",", "Opc", ",", "LHS", ",", "ValLo", ",", "ValHi", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "splitBinaryBitConstantOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53021, "Length": 56, "Cover_Rate": 0.4409448818897638} {"Template_token": ["", "SDValue", "TargetLowering", "::", "splitBinaryBitConstantOp", "(", "DAGCombinerInfo", "&", "DCI", ",", "const", "SDLoc", "&", "SL", ",", "unsigned", "Opc", ",", "SDValue", "LHS", ",", "const", "ConstantSDNode", "*", "CRHS", ")", "const", "{", "uint64_t", "Val", "=", "CRHS", "->", "getZExtValue", "(", ")", ";", "uint32_t", "ValLo", "=", "Lo_32", "(", "Val", ")", ";", "uint32_t", "ValHi", "=", "Hi_32", "(", "Val", ")", ";"], "ground_truth": ["const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "splitBinaryBitConstantOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53022, "Length": 65, "Cover_Rate": 0.5118110236220472} {"Template_token": ["", "std", "::", "tie", "(", "Lo1", ",", "Hi1", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Lo0", ".", "getValueType", "(", ")", ",", "Lo0", ",", "Lo1", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Hi0", ".", "getValueType", "(", ")", ",", "Hi0", ",", "Hi1", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "splitBinaryVectorOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53023, "Length": 84, "Cover_Rate": 0.4540540540540541} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "SplitBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", "->", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MachineFunction", "::", "iterator", "(", "BB", ")", ",", "SplitBB", ")", ";", "SplitBB", "->", "splice", "(", "SplitBB", "->", "begin", "(", ")", ",", "BB", ",", "SplitPoint", ",", "BB", "->", "end", "(", ")", ")", ";", "SplitBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "SplitBB", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "getKillTerminatorFromPseudo", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";"], "ground_truth": ["return", "SplitBB", ";"], "File": "SIISelLowering (2)3", "Func": "splitKillBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53024, "Length": 94, "Cover_Rate": 0.562874251497006} {"Template_token": ["", "MachineBasicBlock", "*", "SplitBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", "->", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MachineFunction", "::", "iterator", "(", "BB", ")", ",", "SplitBB", ")", ";", "SplitBB", "->", "splice", "(", "SplitBB", "->", "begin", "(", ")", ",", "BB", ",", "SplitPoint", ",", "BB", "->", "end", "(", ")", ")", ";"], "ground_truth": ["SplitBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";"], "File": "SIISelLowering (2)3", "Func": "splitKillBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53025, "Length": 58, "Cover_Rate": 0.3473053892215569} {"Template_token": ["", "bool", "TargetLowering", "::", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "{", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "!", "Info", "->", "isEntryFunction", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "supportSplitCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53026, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "EVT", "TruncVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "MemVT", ".", "isFloatingPoint", "(", ")", ")", "{", "assert", "(", "Ld", "->", "getExtensionType", "(", ")", "==", "", "&&", "", ")", ";", "TruncVT", "=", "MemVT", ".", "changeTypeToInteger", "(", ")", ";", "}", "SDValue", "Cvt", "=", "NewLoad", ";", "if", "(", "Ld", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NewLoad", ",", "DAG", ".", "getValueType", "(", "TruncVT", ")", ")", ";", "}", "else", "if", "(", "Ld", "->", "getExtensionType", "(", ")", "==", "", "||", "Ld", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "Cvt", "=", "DAG", ".", "getZeroExtendInReg", "(", "NewLoad", ",", "SL", ",", "TruncVT", ")", ";", "}", "else", "{", "assert", "(", "Ld", "->", "getExtensionType", "(", ")", "==", "", ")", ";", "}", "EVT", "VT", "=", "Ld", "->", "getValueType", "(", "", ")", ";", "EVT", "IntVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cvt", ".", "getNode", "(", ")", ")", ";", "Cvt", "=", "getLoadExtOrTrunc", "(", "DAG", ",", "Ld", "->", "getExtensionType", "(", ")", ",", "Cvt", ",", "SL", ",", "IntVT", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cvt", ".", "getNode", "(", ")", ")", ";", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Cvt", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Cvt", ",", "NewLoad", ".", "getValue", "(", "", ")", "}", ",", "SL", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "widenLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53029, "Length": 246, "Cover_Rate": 0.4949698189134809} {"Template_token": ["", "const", "SDValue", "Ops0", "[", "]", "=", "{", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", ">>", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "SubRegHi", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Ops0", ")", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "Ops1", "[", "]", "=", "{"], "File": "SIISelLowering (2)3", "Func": "wrapAddr64Rsrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53030, "Length": 93, "Cover_Rate": 0.44075829383886256} {"Template_token": ["", "SDValue", "SubRegHi", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Ops0", ")", ",", "", ")", ";", "const", "SDValue", "Ops1", "[", "]", "=", "{"], "ground_truth": ["DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SubRegHi", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";"], "File": "SIISelLowering (2)3", "Func": "wrapAddr64Rsrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53031, "Length": 66, "Cover_Rate": 0.3127962085308057} {"Template_token": ["", "TII", "->", "legalizeOperandsVOP3", "(", "MRI", ",", "MI", ")", ";", "return", ";", "}", "if", "(", "TII", "->", "isMIMG", "(", "*", "MI", ")", ")", "{", "unsigned", "VReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Writemask", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "BitsSet", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "BitsSet", "+=", "Writemask", "&", "(", "", "<<", "i", ")", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "BitsSet", ")", "{", "default", ":", "return", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "}", "unsigned", "NewOpcode", "=", "TII", "->", "getMaskedMIMGOp", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitsSet", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MRI", ".", "setRegClass", "(", "VReg", ",", "RC", ")", ";", "return", ";", "}", "int", "NoRetAtomicOp", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "", ")", "{"], "ground_truth": ["if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", ")", "{"], "File": "SIISelLowering (2)", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53032, "Length": 200, "Cover_Rate": 0.6711409395973155} {"Template_token": ["", "Lane", "=", "SubIdx2Lane", "(", "I", "->", "getConstantOperandVal", "(", "", ")", ")", ";", "unsigned", "Comp", ";", "for", "(", "unsigned", "i", "=", "", ",", "Dmask", "=", "OldDmask", ";", "i", "<=", "Lane", ";", "i", "++", ")", "{", "assert", "(", "Dmask", ")", ";", "Comp", "=", "countTrailingZeros", "(", "Dmask", ")", ";", "Dmask", "&=", "~", "(", "", "<<", "Comp", ")", ";", "}", "if", "(", "Users", "[", "Lane", "]", ")", "return", ";", "Users", "[", "Lane", "]", "=", "*", "I", ";", "NewDmask", "|=", "", "<<", "Comp", ";", "}", "if", "(", "NewDmask", "==", "OldDmask", ")", "return", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "NewDmask", ",", "SDLoc", "(", "Node", ")", ",", "", ")", ")", ";", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Node", "->", "op_begin", "(", ")", "+", "", ",", "Node", "->", "op_end", "(", ")", ")", ";", "Node", "=", "(", "MachineSDNode", "*", ")", "DAG", ".", "UpdateNodeOperands", "(", "Node", ",", "Ops", ")", ";", "if", "(", "NewDmask", "&&", "(", "NewDmask", "&", "(", "NewDmask", "-", "", ")", ")", "==", "", ")", "{", "SDValue", "RC", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ";", "SDNode", "*", "Copy", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "SDLoc", "(", ")", ",", "Users", "[", "Lane", "]", "->", "getValueType", "(", "", ")", ",", "SDValue", "(", "Node", ",", "", ")", ",", "RC", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Users", "[", "Lane", "]", ",", "Copy", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "Idx", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "SDNode", "*", "User", "=", "Users", "[", "i", "]", ";", "if", "(", "!", "User", ")", "continue", ";", "SDValue", "Op", "=", "DAG", ".", "getTargetConstant", "(", "Idx", ",", "SDLoc", "(", "User", ")", ",", "", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "User", ",", "User", "->", "getOperand", "(", "", ")", ",", "Op", ")", ";", "switch", "(", "Idx", ")", "{", "default", ":", "break", ";", "case", "", ":", "Idx", "=", "", ";", "break", ";", "case", "", ":", "Idx", "=", "", ";", "break", ";", "case", "", ":", "Idx", "=", "", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "adjustWritemask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53033, "Length": 345, "Cover_Rate": 0.7435344827586207} {"Template_token": ["", "return", "AlignedBy4", ";", "}", "if", "(", "VT", ".", "bitsLT", "(", "", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "ground_truth": ["return", "VT", ".", "bitsGT", "(", "", ")", "&&", "Align", "%", "", "==", "", ";"], "File": "SIISelLowering (2)", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53034, "Length": 39, "Cover_Rate": 0.325} {"Template_token": ["", "int32_t", "TargetLowering", "::", "analyzeImmediate", "(", "const", "SDNode", "*", "N", ")", "const", "{", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";", "if", "(", "const", "ConstantSDNode", "*", "Node", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "TII", "->", "isInlineConstant", "(", "Node", "->", "getAPIntValue", "(", ")", ")", ")", "return", "", ";"], "ground_truth": ["uint64_t", "Val", "=", "Node", "->", "getZExtValue", "(", ")", ";"], "File": "SIISelLowering (2)", "Func": "analyzeImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53035, "Length": 72, "Cover_Rate": 0.45} {"Template_token": ["", "MachineSDNode", "*", "TargetLowering", "::", "buildRSRC", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Ptr", ",", "uint32_t", "RsrcDword1", ",", "uint64_t", "RsrcDword2And3", ")", "const", "{", "SDValue", "PtrLo", "=", "DAG", ".", "getTargetExtractSubreg", "(", "", ",", "DL", ",", "", ",", "Ptr", ")", ";", "SDValue", "PtrHi", "=", "DAG", ".", "getTargetExtractSubreg", "(", "", ",", "DL", ",", "", ",", "Ptr", ")", ";", "if", "(", "RsrcDword1", ")", "{"], "ground_truth": ["PtrHi", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "PtrHi", ",", "DAG", ".", "getConstant", "(", "RsrcDword1", ",", "DL", ",", "", ")", ")", ",", "", ")", ";"], "File": "SIISelLowering (2)", "Func": "buildRSRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53036, "Length": 92, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "PtrLo", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "PtrHi", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DataLo", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DataHi", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Ops", ")", ";"], "File": "SIISelLowering (2)", "Func": "buildRSRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53037, "Length": 78, "Cover_Rate": 0.31451612903225806} {"Template_token": ["", "SDValue", "K", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "", ")", ";", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "K", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "buildSMovImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53038, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "static", "SDValue", "buildSMovImm32", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "uint64_t", "Val", ")", "{"], "ground_truth": ["SDValue", "K", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "", ")", ";"], "File": "SIISelLowering (2)", "Func": "buildSMovImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53039, "Length": 29, "Cover_Rate": 0.5272727272727272} {"Template_token": ["", "}", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "{", "if", "(", "STI", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "isUInt", "<", "", ">", "(", "OffsetSize", ")", ";", "else", "return", "(", "OffsetSize", "%", "", "==", "", ")", "&&", "isUInt", "<", "", ">", "(", "OffsetSize", "/", "", ")", ";", "}", "case", "AS", "::", "LOCAL_ADDRESS", ":", "case", "AS", "::", "REGION_ADDRESS", ":", "{", "return", "isUInt", "<", "", ">", "(", "OffsetSize", ")", ";", "}", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "default", ":", "return", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "canFoldOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53040, "Length": 81, "Cover_Rate": 0.6864406779661016} {"Template_token": ["", "SDNode", "*", "M0", "=", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "V", ".", "getValueType", "(", ")", ",", "V", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "SDValue", "(", "M0", ",", "", ")", ",", "SDValue", "(", ")", ")", ";"], "File": "SIISelLowering (2)", "Func": "copyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53041, "Length": 51, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "SDValue", "TargetLowering", "::", "copyToM0", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Chain", ",", "SDLoc", "DL", ",", "SDValue", "V", ")", "const", "{"], "ground_truth": ["SDNode", "*", "M0", "=", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "V", ".", "getValueType", "(", ")", ",", "V", ")", ";"], "File": "SIISelLowering (2)", "Func": "copyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53042, "Length": 41, "Cover_Rate": 0.5256410256410257} {"Template_token": ["", "SDValue", "TargetLowering", "::", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["SDValue", "VReg", "=", "TargetLowering", "::", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", ",", "VT", ")", ";"], "File": "SIISelLowering (2)", "Func": "CreateLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53043, "Length": 38, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "SDValue", "VReg", "=", "TargetLowering", "::", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", ",", "VT", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ",", "cast", "<", "RegisterSDNode", ">", "(", "VReg", ")", "->", "getReg", "(", ")", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "CreateLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53044, "Length": 52, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "bool", "TargetLowering", "::", "enableAggressiveFMAFusion", "(", "EVT", "VT", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "enableAggressiveFMAFusion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53046, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "static", "SDNode", "*", "findUser", "(", "SDValue", "Value", ",", "unsigned", "Opcode", ")", "{", "SDNode", "*", "Parent", "=", "Value", ".", "getNode", "(", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "I", "=", "Parent", "->", "use_begin", "(", ")", ",", "E", "=", "Parent", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", ".", "getUse", "(", ")", ".", "get", "(", ")", "!=", "Value", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Opcode", ")", "return", "*", "I", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "findUser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53047, "Length": 86, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "SDNode", "::", "use_iterator", "I", "=", "Parent", "->", "use_begin", "(", ")", ",", "E", "=", "Parent", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["if", "(", "I", ".", "getUse", "(", ")", ".", "get", "(", ")", "!=", "Value", ")", "continue", ";"], "File": "SIISelLowering (2)", "Func": "findUser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53048, "Length": 45, "Cover_Rate": 0.5232558139534884} {"Template_token": ["", "TargetLowering", "::", "ConstraintType", "TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{"], "ground_truth": ["switch", "(", "Constraint", "[", "", "]", ")", "{"], "File": "SIISelLowering (2)", "Func": "getConstraintType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53049, "Length": 31, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "EVT", "TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Size", ">=", "", "&&", "DstAlign", ">=", "", ")", "return", "", ";"], "ground_truth": ["if", "(", "Size", ">=", "", "&&", "DstAlign", ">=", "", ")", "return", "", ";"], "File": "SIISelLowering (2)", "Func": "getOptimalMemOpType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53051, "Length": 55, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "TargetLoweringBase", "::", "LegalizeTypeAction", "TargetLowering", "::", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "", "&&", "VT", ".", "getScalarType", "(", ")", ".", "bitsLE", "(", "", ")", ")", "return", "TypeSplitVector", ";", "return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "getPreferredVectorAction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53052, "Length": 45, "Cover_Rate": 0.9574468085106383} {"Template_token": ["", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "}", "case", "'v'", ":", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "}", "}", "}", "if", "(", "Constraint", ".", "size", "(", ")", ">", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "Constraint", "[", "", "]", "==", "'v'", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Constraint", "[", "", "]", "==", "'s'", ")", "{", "RC", "=", "&", "", ";", "}", "if", "(", "RC", ")", "{", "uint32_t", "Idx", ";", "bool", "Failed", "=", "Constraint", ".", "substr", "(", "", ")", ".", "getAsInteger", "(", "", ",", "Idx", ")", ";"], "ground_truth": ["if", "(", "!", "Failed", "&&", "Idx", "<", "RC", "->", "getNumRegs", "(", ")", ")", "return", "std", "::", "make_pair", "(", "RC", "->", "getRegister", "(", "Idx", ")", ",", "RC", ")", ";"], "File": "SIISelLowering (2)", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53053, "Length": 241, "Cover_Rate": 0.6276041666666666} {"Template_token": ["", "MVT", "TargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "getScalarShiftAmountTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53054, "Length": 17, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "EVT", "TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", "Ctx", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{"], "File": "SIISelLowering (2)", "Func": "getSetCCResultType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53055, "Length": 29, "Cover_Rate": 0.5370370370370371} {"Template_token": ["", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "return", "", ";", "}", "return", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "getSetCCResultType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53056, "Length": 31, "Cover_Rate": 0.5740740740740741} {"Template_token": ["", "static", "bool", "isFlatGlobalAddrSpace", "(", "unsigned", "AS", ")", "{"], "ground_truth": ["return", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", ";"], "File": "SIISelLowering (2)", "Func": "isFlatGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53058, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "return", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "Subtarget", "->", "hasFastFMAF32", "(", ")", ";", "case", "", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "SIISelLowering (2)", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53059, "Length": 55, "Cover_Rate": 0.7236842105263158} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "return", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "Subtarget", "->", "hasFastFMAF32", "(", ")", ";", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering (2)", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53060, "Length": 45, "Cover_Rate": 0.5921052631578947} {"Template_token": ["", "static", "bool", "isFrameIndexOp", "(", "SDValue", "Op", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Op", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["return", "isa", "<", "FrameIndexSDNode", ">", "(", "Op", ")", ";"], "File": "SIISelLowering (2)", "Func": "isFrameIndexOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53061, "Length": 36, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "isLegalFlatAddressingMode", "(", "AM", ")", ";", "}", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "}", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "{", "if", "(", "AM", ".", "BaseOffs", "%", "", "!=", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Ty", ")", "<", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{"], "ground_truth": ["if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";"], "File": "SIISelLowering (2)", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53062, "Length": 148, "Cover_Rate": 0.4417910447761194} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "case", "AS", "::", "UNKNOWN_ADDRESS_SPACE", ":", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "case", "AS", "::", "LOCAL_ADDRESS", ":", "case", "AS", "::", "REGION_ADDRESS", ":", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";"], "File": "SIISelLowering (2)", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53063, "Length": 170, "Cover_Rate": 0.5074626865671642} {"Template_token": ["", "bool", "TargetLowering", "::", "isLegalFlatAddressingMode", "(", "const", "AddrMode", "&", "AM", ")", "const", "{"], "ground_truth": ["return", "AM", ".", "BaseOffs", "==", "", "&&", "(", "AM", ".", "Scale", "==", "", "||", "AM", ".", "Scale", "==", "", ")", ";"], "File": "SIISelLowering (2)", "Func": "isLegalFlatAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53064, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "return", "AM", ".", "BaseOffs", "==", "", "&&", "(", "AM", ".", "Scale", "==", "", "||", "AM", ".", "Scale", "==", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "isLegalFlatAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53065, "Length": 22, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "if", "(", "AM", ".", "HasBaseReg", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering (2)", "Func": "isLegalMUBUFAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53066, "Length": 32, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "if", "(", "AM", ".", "HasBaseReg", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "isLegalMUBUFAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53067, "Length": 33, "Cover_Rate": 0.4647887323943662} {"Template_token": ["", "if", "(", "isa", "<", "UndefValue", ">", "(", "Ptr", ")", "||", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "Constant", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "return", "true", ";", "const", "Instruction", "*", "I", "=", "dyn_cast_or_null", "<", "Instruction", ">", "(", "Ptr", ")", ";"], "ground_truth": ["return", "I", "&&", "I", "->", "getMetadata", "(", "", ")", ";"], "File": "SIISelLowering (2)", "Func": "isMemOpUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53068, "Length": 60, "Cover_Rate": 0.594059405940594} {"Template_token": ["", "bool", "TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", ",", "EVT", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering (2)", "Func": "isShuffleMaskLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53071, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Node", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "!", "isFrameIndexOp", "(", "Node", "->", "getOperand", "(", "i", ")", ")", ")", "{", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "i", ")", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "legalizeTargetIndependentNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53072, "Length": 48, "Cover_Rate": 0.3779527559055118} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Node", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "!", "isFrameIndexOp", "(", "Node", "->", "getOperand", "(", "i", ")", ")", ")", "{", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "i", ")", ")", ";", "continue", ";", "}"], "ground_truth": ["SDLoc", "DL", "(", "Node", ")", ";"], "File": "SIISelLowering (2)", "Func": "legalizeTargetIndependentNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53073, "Length": 62, "Cover_Rate": 0.4881889763779528} {"Template_token": ["", "Ops", ".", "push_back", "(", "Target", ")", ";", "SDNode", "*", "Result", "=", "DAG", ".", "getNode", "(", "Res", ".", "size", "(", ")", ">", "", "?", "", ":", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "Res", ")", ",", "Ops", ")", ".", "getNode", "(", ")", ";", "if", "(", "BR", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "BR", "->", "getOperand", "(", "", ")", ",", "BRCOND", ".", "getOperand", "(", "", ")", "}", ";", "SDValue", "NewBR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BR", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "BR", ",", "NewBR", ".", "getNode", "(", ")", ")", ";", "BR", "=", "NewBR", ".", "getNode", "(", ")", ";", "}", "SDValue", "Chain", "=", "SDValue", "(", "Result", ",", "Result", "->", "getNumValues", "(", ")", "-", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Intr", "->", "getNumValues", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "SIISelLowering (2)", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53074, "Length": 152, "Cover_Rate": 0.3146997929606625} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFastFDIV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "(", "Unsafe", "||", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", ")", "&&", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "}", "if", "(", "Unsafe", ")", "{", "SDNodeFlags", "Flags", ";", "Flags", ".", "setUnsafeAlgebra", "(", "true", ")", ";", "SDValue", "Recip", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ",", "Recip", ",", "&", "Flags", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "LowerFastFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53075, "Length": 201, "Cover_Rate": 0.9178082191780822} {"Template_token": ["", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "(", "Unsafe", "||", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", ")", "&&", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "}", "if", "(", "Unsafe", ")", "{", "SDNodeFlags", "Flags", ";", "Flags", ".", "setUnsafeAlgebra", "(", "true", ")", ";", "SDValue", "Recip", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ",", "Recip", ",", "&", "Flags", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "LowerFastFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53076, "Length": 158, "Cover_Rate": 0.7214611872146118} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "LowerFDIV32", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "return", "LowerFDIV64", "(", "Op", ",", "DAG", ")", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "LowerFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53077, "Length": 34, "Cover_Rate": 0.5573770491803278} {"Template_token": ["", "SDValue", "r2", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "r1", ",", "K0", ",", "", ")", ";", "SDValue", "r3", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "r2", ",", "K1", ",", "One", ")", ";", "r1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "RHS", ",", "r3", ")", ";", "SDValue", "r0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "r1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ",", "r0", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "r3", ",", "Mul", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53078, "Length": 105, "Cover_Rate": 0.3322784810126582} {"Template_token": ["", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "r1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "RHS", ")", ";", "const", "APFloat", "K0Val", "(", "BitsToFloat", "(", "", ")", ")", ";", "const", "SDValue", "K0", "=", "DAG", ".", "getConstantFP", "(", "K0Val", ",", "SL", ",", "", ")", ";", "const", "APFloat", "K1Val", "(", "BitsToFloat", "(", "", ")", ")", ";", "const", "SDValue", "K1", "=", "DAG", ".", "getConstantFP", "(", "K1Val", ",", "SL", ",", "", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "SDValue", "r2", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "r1", ",", "K0", ",", "", ")", ";", "SDValue", "r3", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "r2", ",", "K1", ",", "One", ")", ";", "r1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "RHS", ",", "r3", ")", ";", "SDValue", "r0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "r1", ")", ";"], "ground_truth": ["SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ",", "r0", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53079, "Length": 201, "Cover_Rate": 0.6360759493670886} {"Template_token": ["", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "SDVTList", "ScaleVT", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "DivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "Y", ",", "Y", ",", "X", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Rcp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Rcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Rcp", ",", "Fma0", ",", "Rcp", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Fma1", ",", "One", ")", ";", "SDValue", "DivScale1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "X", ",", "Y", ",", "X", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma1", ",", "Fma2", ",", "Fma1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale1", ",", "Fma3", ")", ";", "SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ")", ";", "SDValue", "Scale", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "const", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "NumBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "X", ")", ";", "SDValue", "DenBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Y", ")", ";"], "ground_truth": ["SDValue", "Scale0BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53080, "Length": 296, "Cover_Rate": 0.4574961360123648} {"Template_token": ["", "SDValue", "DivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "Y", ",", "Y", ",", "X", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Rcp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Rcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Rcp", ",", "Fma0", ",", "Rcp", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Fma1", ",", "One", ")", ";", "SDValue", "DivScale1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "X", ",", "Y", ",", "X", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma1", ",", "Fma2", ",", "Fma1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale1", ",", "Fma3", ")", ";", "SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ")", ";", "SDValue", "Scale", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "const", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "NumBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "X", ")", ";", "SDValue", "DenBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Y", ")", ";", "SDValue", "Scale0BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Scale1BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale1", ")", ";", "SDValue", "NumHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NumBC", ",", "Hi", ")", ";", "SDValue", "DenHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DenBC", ",", "Hi", ")", ";", "SDValue", "Scale0Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Scale0BC", ",", "Hi", ")", ";", "SDValue", "Scale1Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Scale1BC", ",", "Hi", ")", ";"], "ground_truth": ["SDValue", "CmpDen", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "DenHi", ",", "Scale0Hi", ",", "", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53081, "Length": 375, "Cover_Rate": 0.5795981452859351} {"Template_token": ["", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", ")", "return", "TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "GSD", ")", ";"], "ground_truth": ["const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53084, "Length": 41, "Cover_Rate": 0.3360655737704918} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddress", "(", "MachineFunction", "*", "MFI", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "GlobalAddressSDNode", "*", "GSD", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", ")", "return", "TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "GSD", ")", ";"], "ground_truth": ["const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53085, "Length": 71, "Cover_Rate": 0.5819672131147541} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerImplicitZextParam", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Op", ",", "MVT", "VT", ",", "unsigned", "Offset", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Param", "=", "LowerParameter", "(", "DAG", ",", "", ",", "", ",", "SL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ",", "false", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Param", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "lowerImplicitZextParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53086, "Length": 72, "Cover_Rate": 0.9} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerImplicitZextParam", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Op", ",", "MVT", "VT", ",", "unsigned", "Offset", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Param", "=", "LowerParameter", "(", "DAG", ",", "", ",", "", ",", "SL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ",", "false", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Param", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";"], "File": "SIISelLowering (2)", "Func": "lowerImplicitZextParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53087, "Length": 71, "Cover_Rate": 0.8875} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "{", "Chain", "=", "copyToM0", "(", "DAG", ",", "Chain", ",", "DL", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Glue", ")", ";", "}"], "ground_truth": ["case", "", ":", "{"], "File": "SIISelLowering (2)", "Func": "LowerINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53088, "Length": 101, "Cover_Rate": 0.3300653594771242} {"Template_token": ["", "case", "", ":", "{", "Chain", "=", "copyToM0", "(", "DAG", ",", "Chain", ",", "DL", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Glue", ")", ";", "}", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "VT", ".", "getStoreSize", "(", ")", ",", "", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53089, "Length": 199, "Cover_Rate": 0.6503267973856209} {"Template_token": ["", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "NumElements", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "NumElements", "!=", "", "&&", "", ")", ";", "switch", "(", "Load", "->", "getAddressSpace", "(", ")", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "AS", "::", "CONSTANT_ADDRESS", ":"], "File": "SIISelLowering (2)", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53090, "Length": 57, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "default", ":", "return", "TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFrameIndex", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "SDValue", "Result", "=", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "(", "!", "Result", ".", "getNode", "(", ")", "||", "Result", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "", ")", "&&", "", ")", ";", "return", "Result", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering (2)", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53091, "Length": 84, "Cover_Rate": 0.35443037974683544} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53092, "Length": 158, "Cover_Rate": 0.5543859649122806} {"Template_token": ["", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "ground_truth": ["unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53093, "Length": 136, "Cover_Rate": 0.47719298245614034} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerSampleIntrinsic", "(", "unsigned", "Opcode", ",", "const", "SDValue", "&", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerSampleIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53094, "Length": 66, "Cover_Rate": 0.9850746268656716} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerSampleIntrinsic", "(", "unsigned", "Opcode", ",", "const", "SDValue", "&", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerSampleIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53095, "Length": 66, "Cover_Rate": 0.9850746268656716} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerSELECT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Lo0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LHS", ",", "Zero", ")", ";", "SDValue", "Lo1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RHS", ",", "Zero", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getSelect", "(", "DL", ",", "", ",", "Cond", ",", "Lo0", ",", "Lo1", ")", ";", "SDValue", "Hi0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LHS", ",", "One", ")", ";", "SDValue", "Hi1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RHS", ",", "One", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getSelect", "(", "DL", ",", "", ",", "Cond", ",", "Hi0", ",", "Hi1", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerSELECT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53096, "Length": 223, "Cover_Rate": 0.7483221476510067} {"Template_token": ["", "if", "(", "Ret", ".", "getNode", "(", ")", ")", "return", "Ret", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", ">=", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53097, "Length": 89, "Cover_Rate": 0.4635416666666667} {"Template_token": ["", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "FractPart", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "FractPart", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "LowerTrig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53098, "Length": 57, "Cover_Rate": 0.3825503355704698} {"Template_token": ["", "SDValue", "FractPart", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Arg", ",", "DAG", ".", "getConstantFP", "(", "", "/", "M_PI", ",", "DL", ",", "VT", ")", ")", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "FractPart", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "FractPart", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering (2)", "Func": "LowerTrig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53099, "Length": 96, "Cover_Rate": 0.6442953020134228} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering (2)", "Func": "minMaxOpcToMin3Max3Opc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53100, "Length": 25, "Cover_Rate": 0.3048780487804878} {"Template_token": ["", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "", "LCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "", "RCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "X", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "Y", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "Y", ".", "getOpcode", "(", ")", "!=", "", "||", "Y", ".", "getOperand", "(", "", ")", "!=", "X", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LCC", "==", "", ")", "{", "if", "(", "X", "!=", "LHS", ".", "getOperand", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RCC", "==", "", ")", "{", "const", "ConstantFPSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1", "||", "!", "C1", "->", "isInfinity", "(", ")", "||", "C1", "->", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "uint32_t", "Mask", "=", "", "|", "", "|", "", "|", "", "|", "", "|", "", ";"], "ground_truth": ["static_assert", "(", "(", "(", "~", "(", "", "|", "", "|", "", "|", "", ")", ")", "&", "", ")", "==", "Mask", ",", "", ")", ";"], "File": "SIISelLowering (2)", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53101, "Length": 234, "Cover_Rate": 0.6685714285714286} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performClassCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "const", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ")", "{", "if", "(", "CMask", "->", "isNullValue", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "performClassCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53102, "Length": 79, "Cover_Rate": 0.9753086419753086} {"Template_token": ["", "if", "(", "CMask", "->", "isNullValue", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "performClassCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53103, "Length": 30, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op1", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering (2)", "Func": "performMin3Max3Combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53105, "Length": 96, "Cover_Rate": 0.5393258426966292} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op1", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "performMin3Max3Combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53106, "Length": 163, "Cover_Rate": 0.9157303370786517} {"Template_token": ["", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Src", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", "!=", "RHS", ".", "getOperand", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CLHS", "||", "!", "CRHS", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["static", "const", "uint32_t", "MaxMask", "=", "", ";"], "File": "SIISelLowering (2)", "Func": "performOrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53107, "Length": 121, "Cover_Rate": 0.5734597156398105} {"Template_token": ["", "SDValue", "Src", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", "!=", "RHS", ".", "getOperand", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CLHS", "||", "!", "CRHS", ")", "return", "SDValue", "(", ")", ";", "static", "const", "uint32_t", "MaxMask", "=", "", ";", "uint32_t", "NewMask", "=", "(", "CLHS", "->", "getZExtValue", "(", ")", "|", "CRHS", "->", "getZExtValue", "(", ")", ")", "&", "MaxMask", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NewMask", ",", "DL", ",", "", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "performOrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53108, "Length": 139, "Cover_Rate": 0.6587677725118484} {"Template_token": ["", "if", "(", "!", "CRHS", ")", "return", "SDValue", "(", ")", ";", "const", "APFloat", "&", "APF", "=", "CRHS", "->", "getValueAPF", "(", ")", ";", "if", "(", "APF", ".", "isInfinity", "(", ")", "&&", "!", "APF", ".", "isNegative", "(", ")", ")", "{", "unsigned", "Mask", "=", "", "|", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "SL", ",", "", ")", ")", ";"], "File": "SIISelLowering (2)", "Func": "performSetCCCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53109, "Length": 74, "Cover_Rate": 0.33183856502242154} {"Template_token": ["", "if", "(", "!", "canFoldOffset", "(", "Offset", ".", "getZExtValue", "(", ")", ",", "AddrSpace", ",", "*", "Subtarget", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "ShlX", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "N1", ")", ";"], "ground_truth": ["SDValue", "COffset", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "", ")", ";"], "File": "SIISelLowering (2)", "Func": "performSHLPtrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53110, "Length": 83, "Cover_Rate": 0.3656387665198238} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performSHLPtrCombine", "(", "SDNode", "*", "N", ",", "unsigned", "AddrSpace", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "!", "CN1", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CAdd", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CAdd", ")", "return", "SDValue", "(", ")", ";", "APInt", "Offset", "=", "CAdd", "->", "getAPIntValue", "(", ")", "<<", "CN1", "->", "getAPIntValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "canFoldOffset", "(", "Offset", ".", "getZExtValue", "(", ")", ",", "AddrSpace", ",", "*", "Subtarget", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering (2)", "Func": "performSHLPtrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53111, "Length": 141, "Cover_Rate": 0.6211453744493393} {"Template_token": ["", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Src", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Align", "=", "Load", "->", "getAlignment", "(", ")", ";", "Type", "*", "Ty", "=", "LoadVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "ABIAlignment", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "Align", "<", "ABIAlignment", "&&", "!", "allowsMisalignedMemoryAccesses", "(", "LoadVT", ",", "AS", ",", "Align", ",", "nullptr", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "RegVT", ",", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")", ",", "LoadVT", ",", "Load", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Load", ",", "", ")", ",", "NewLoad", ".", "getValue", "(", "", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Elts", ";", "if", "(", "RegVT", ".", "isVector", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "NewLoad", ",", "Elts", ")", ";", "else", "Elts", ".", "push_back", "(", "NewLoad", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "unsigned", "EltIdx", "=", "", ";", "for", "(", "SDValue", "Elt", ":", "Elts", ")", "{", "unsigned", "ComponentsInElt", "=", "std", "::", "min", "(", "", ",", "NElts", "-", "", "*", "EltIdx", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "ComponentsInElt", ";", "++", "I", ")", "{", "unsigned", "Opc", "=", "", "+", "I", ";", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "", ",", "Elt", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cvt", ".", "getNode", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Cvt", ")", ";", "}", "++", "EltIdx", ";", "}"], "ground_truth": ["assert", "(", "Ops", ".", "size", "(", ")", "==", "NElts", ")", ";"], "File": "SIISelLowering (2)", "Func": "performUCharToFloatCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53112, "Length": 280, "Cover_Rate": 0.4674457429048414} {"Template_token": ["", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "DCI", ".", "isAfterLegalizeVectorOps", "(", ")", "&&", "SrcVT", "==", "", ")", "{", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "Src", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ")", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Src", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cvt", ".", "getNode", "(", ")", ")", ";", "return", "Cvt", ";", "}", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "!", "SrcVT", ".", "isVector", "(", ")", "||", "SrcVT", ".", "getVectorElementType", "(", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "&&", "", ")", ";", "unsigned", "NElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "SrcVT", ".", "isSimple", "(", ")", "&&", "NElts", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "(", "Src", ".", "getNode", "(", ")", ")", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "EVT", "LoadVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ")", ";", "EVT", "RegVT", "=", "getEquivalentLoadRegType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NElts", ")", ";", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Src", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Align", "=", "Load", "->", "getAlignment", "(", ")", ";", "Type", "*", "Ty", "=", "LoadVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "ABIAlignment", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "Align", "<", "ABIAlignment", "&&", "!", "allowsMisalignedMemoryAccesses", "(", "LoadVT", ",", "AS", ",", "Align", ",", "nullptr", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "RegVT", ",", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")", ",", "LoadVT", ",", "Load", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Load", ",", "", ")", ",", "NewLoad", ".", "getValue", "(", "", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Elts", ";", "if", "(", "RegVT", ".", "isVector", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "NewLoad", ",", "Elts", ")", ";", "else", "Elts", ".", "push_back", "(", "NewLoad", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";"], "File": "SIISelLowering (2)", "Func": "performUCharToFloatCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53113, "Length": 404, "Cover_Rate": 0.674457429048414} {"Template_token": ["", "if", "(", "TII", "->", "isMIMG", "(", "Node", "->", "getMachineOpcode", "(", ")", ")", ")", "adjustWritemask", "(", "Node", ",", "DAG", ")", ";", "if", "(", "Node", "->", "getMachineOpcode", "(", ")", "==", "", "||", "Node", "->", "getMachineOpcode", "(", ")", "==", "", ")", "{", "legalizeTargetIndependentNode", "(", "Node", ",", "DAG", ")", ";", "return", "Node", ";", "}"], "ground_truth": ["return", "Node", ";"], "File": "SIISelLowering (2)", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53114, "Length": 53, "Cover_Rate": 0.5698924731182796} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["return", "TII", "->", "isInlineConstant", "(", "Imm", ")", ";"], "File": "SIISelLowering (2)", "Func": "shouldConvertConstantLoadToIntImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53116, "Length": 27, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "SubIdx2Lane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53118, "Length": 20, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "static", "unsigned", "SubIdx2Lane", "(", "unsigned", "Idx", ")", "{", "switch", "(", "Idx", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "SIISelLowering (2)", "Func": "SubIdx2Lane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53119, "Length": 30, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "MachineSDNode", "*", "TargetLowering", "::", "wrapAddr64Rsrc", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Ptr", ")", "const", "{", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";", "const", "SDValue", "Ops0", "[", "]", "=", "{", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", ">>", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "SubRegHi", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Ops0", ")", ",", "", ")", ";"], "ground_truth": ["const", "SDValue", "Ops1", "[", "]", "=", "{"], "File": "SIISelLowering (2)", "Func": "wrapAddr64Rsrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53120, "Length": 130, "Cover_Rate": 0.6046511627906976} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";", "const", "SDValue", "Ops0", "[", "]", "=", "{", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", ">>", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "SubRegHi", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Ops0", ")", ",", "", ")", ";", "const", "SDValue", "Ops1", "[", "]", "=", "{", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "SubRegHi", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Ops1", ")", ";"], "File": "SIISelLowering (2)", "Func": "wrapAddr64Rsrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53121, "Length": 164, "Cover_Rate": 0.7627906976744186} {"Template_token": ["", "if", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "return", "Align", "%", "", "==", "", ";", "}", "if", "(", "VT", ".", "bitsLT", "(", "", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "ground_truth": ["return", "VT", ".", "bitsGT", "(", "", ")", "&&", "Align", "%", "", "==", "", ";"], "File": "SIISelLowering100", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53122, "Length": 52, "Cover_Rate": 0.5} {"Template_token": ["", "static", "bool", "isFlatGlobalAddrSpace", "(", "unsigned", "AS", ")", "{"], "ground_truth": ["return", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", ">", "AS", "::", "MAX__ADDRESS", ";"], "File": "SIISelLowering100", "Func": "isFlatGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53123, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "static", "bool", "isFlatGlobalAddrSpace", "(", "unsigned", "AS", ")", "{"], "ground_truth": ["return", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", ">", "AS", "::", "MAX__ADDRESS", ";"], "File": "SIISelLowering100", "Func": "isFlatGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53124, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "default", ":", "return", "false", ";", "}", "}", "case", "AS", "::", "LOCAL_ADDRESS", ":", "case", "AS", "::", "REGION_ADDRESS", ":", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "case", "AS", "::", "FLAT_ADDRESS", ":", "return", "isLegalFlatAddressingMode", "(", "AM", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering100", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53125, "Length": 83, "Cover_Rate": 0.386046511627907} {"Template_token": ["", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "}", "if", "(", "Unsafe", ")", "{", "SDValue", "Recip", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ",", "Recip", ")", ";"], "File": "SIISelLowering100", "Func": "LowerFastFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53126, "Length": 82, "Cover_Rate": 0.39805825242718446} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFastFDIV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "(", "Unsafe", "||", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", ")", "&&", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "}", "if", "(", "Unsafe", ")", "{"], "ground_truth": ["SDValue", "Recip", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";"], "File": "SIISelLowering100", "Func": "LowerFastFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53127, "Length": 171, "Cover_Rate": 0.8300970873786407} {"Template_token": ["", "unsigned", "InputPtrRegLo", "=", "TRI", "->", "getPhysRegSubReg", "(", "InputPtrReg", ",", "&", "", ",", "", ")", ";", "unsigned", "InputPtrRegHi", "=", "TRI", "->", "getPhysRegSubReg", "(", "InputPtrReg", ",", "&", "", ",", "", ")", ";", "unsigned", "ScratchPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "SCRATCH_PTR", ")", ";", "unsigned", "ScratchPtrRegLo", "=", "TRI", "->", "getPhysRegSubReg", "(", "ScratchPtrReg", ",", "&", "", ",", "", ")", ";", "unsigned", "ScratchPtrRegHi", "=", "TRI", "->", "getPhysRegSubReg", "(", "ScratchPtrReg", ",", "&", "", ",", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrRegLo", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrRegHi", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ScratchPtrRegLo", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ScratchPtrRegHi", ")", ";", "MF", ".", "addLiveIn", "(", "InputPtrReg", ",", "&", "", ")", ";", "MF", ".", "addLiveIn", "(", "ScratchPtrReg", ",", "&", "", ")", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{", "getOriginalFunctionArgs", "(", "DAG", ",", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "Ins", ",", "Splits", ")", ";", "}", "AnalyzeFormalArguments", "(", "CCInfo", ",", "Splits", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ",", "ArgIdx", "=", "", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "", "&", "Arg", "=", "Ins", "[", "i", "]", ";", "if", "(", "Skipped", "[", "i", "]", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "Arg", ".", "VT", ")", ")", ";", "continue", ";", "}", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "ArgIdx", "++", "]", ";", "MVT", "VT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "EVT", "MemVT", "=", "Splits", "[", "i", "]", ".", "VT", ";", "const", "unsigned", "Offset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", ")", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "Arg", "=", "LowerParameter", "(", "DAG", ",", "VT", ",", "MemVT", ",", "DL", ",", "Chain", ",", "Offset", ",", "Ins", "[", "i", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", ";", "Chains", ".", "push_back", "(", "Arg", ".", "getValue", "(", "", ")", ")", ";", "const", "PointerType", "*", "ParamTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "FType", "->", "getParamType", "(", "Ins", "[", "i", "]", ".", "getOrigArgIndex", "(", ")", ")", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", "&&", "ParamTy", "&&", "ParamTy", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{"], "ground_truth": ["Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Arg", ".", "getValueType", "(", ")", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";"], "File": "SIISelLowering100", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53128, "Length": 413, "Cover_Rate": 0.3089005235602094} {"Template_token": ["", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "VT", "!=", "MemVT", "&&", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "assert", "(", "VT", ".", "getScalarType", "(", ")", "==", "", "&&", "MemVT", ".", "getScalarType", "(", ")", "==", "", ")", ";", "EVT", "IVT", "=", "toIntegerVT", "(", "VT", ")", ";", "EVT", "MemIVT", "=", "toIntegerVT", "(", "MemVT", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "", ",", "", ",", "IVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrOffset", ",", "PtrInfo", ",", "MemIVT", ",", "false", ",", "true", ",", "true", ",", "Align", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{"], "File": "SIISelLowering100", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53129, "Length": 194, "Cover_Rate": 0.4837905236907731} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "INPUT_PTR", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "VT", "!=", "MemVT", "&&", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "assert", "(", "VT", ".", "getScalarType", "(", ")", "==", "", "&&", "MemVT", ".", "getScalarType", "(", ")", "==", "", ")", ";", "EVT", "IVT", "=", "toIntegerVT", "(", "VT", ")", ";", "EVT", "MemIVT", "=", "toIntegerVT", "(", "MemVT", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "", ",", "", ",", "IVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrOffset", ",", "PtrInfo", ",", "MemIVT", ",", "false", ",", "true", ",", "true", ",", "Align", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Load", ")", ",", "Load", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}", "", "ExtTy", "=", "Signed", "?", "", ":", "", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "", ",", "ExtTy", ",", "VT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrOffset", ",", "PtrInfo", ",", "MemVT", ",", "false", ",", "true", ",", "true", ",", "Align", ")", ";"], "File": "SIISelLowering100", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53130, "Length": 351, "Cover_Rate": 0.8753117206982544} {"Template_token": ["", "return", "", "(", "VT", ".", "getSizeInBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering100", "Func": "toIntegerVT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53131, "Length": 11, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "static", "EVT", "toIntegerVT", "(", "EVT", "VT", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "return", "", "(", "VT", ".", "getSizeInBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering100", "Func": "toIntegerVT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53132, "Length": 34, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "}", "unsigned", "NewOpcode", "=", "TII", "->", "getMaskedMIMGOp", "(", "MI", ".", "getOpcode", "(", ")", ",", "BitsSet", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MRI", ".", "setRegClass", "(", "VReg", ",", "RC", ")", ";", "return", ";", "}", "int", "NoRetAtomicOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "", ")", "{", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "return", ";", "}", "if", "(", "(", "Node", "->", "hasNUsesOfValue", "(", "", ",", "", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "isMachineOpcode", "(", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "!", "Node", "->", "use_begin", "(", ")", "->", "hasAnyUseOfValue", "(", "", ")", ")", ")", "{"], "ground_truth": ["unsigned", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SIISelLowering101", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53133, "Length": 186, "Cover_Rate": 0.4418052256532066} {"Template_token": ["", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Node", "->", "op_begin", "(", ")", ",", "Node", "->", "op_begin", "(", ")", "+", "DmaskIdx", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "NewDmask", ",", "SDLoc", "(", "Node", ")", ",", "", ")", ")", ";", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Node", "->", "op_begin", "(", ")", "+", "DmaskIdx", "+", "", ",", "Node", "->", "op_end", "(", ")", ")", ";", "Node", "=", "(", "MachineSDNode", "*", ")", "DAG", ".", "UpdateNodeOperands", "(", "Node", ",", "Ops", ")", ";", "if", "(", "NewDmask", "&&", "(", "NewDmask", "&", "(", "NewDmask", "-", "", ")", ")", "==", "", ")", "{", "SDValue", "RC", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ";", "SDNode", "*", "Copy", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "SDLoc", "(", ")", ",", "Users", "[", "Lane", "]", "->", "getValueType", "(", "", ")", ",", "SDValue", "(", "Node", ",", "", ")", ",", "RC", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Users", "[", "Lane", "]", ",", "Copy", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "Idx", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "SDNode", "*", "User", "=", "Users", "[", "i", "]", ";", "if", "(", "!", "User", ")", "continue", ";", "SDValue", "Op", "=", "DAG", ".", "getTargetConstant", "(", "Idx", ",", "SDLoc", "(", "User", ")", ",", "", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "User", ",", "User", "->", "getOperand", "(", "", ")", ",", "Op", ")", ";", "switch", "(", "Idx", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "SIISelLowering101", "Func": "adjustWritemask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53134, "Length": 255, "Cover_Rate": 0.4961089494163424} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", "==", "", ")", "return", "false", ";", "if", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "bool", "AlignedBy4", "=", "(", "Align", "%", "", "==", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccess", "(", ")", ")", "{"], "ground_truth": ["if", "(", "IsFast", ")", "{"], "File": "SIISelLowering101", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53135, "Length": 98, "Cover_Rate": 0.5903614457831325} {"Template_token": ["", "if", "(", "const", "ConstantFPSDNode", "*", "Node", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "TII", "->", "isInlineConstant", "(", "Node", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "Node", "->", "getValueType", "(", "", ")", "==", "", ")", "return", "FloatToBits", "(", "Node", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ")", ";"], "File": "SIISelLowering101", "Func": "analyzeImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53136, "Length": 61, "Cover_Rate": 0.3961038961038961} {"Template_token": ["", "return", "isUInt", "<", "", ">", "(", "OffsetSize", ")", ";", "}", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "{", "if", "(", "STI", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "isUInt", "<", "", ">", "(", "OffsetSize", ")", ";", "else", "return", "(", "OffsetSize", "%", "", "==", "", ")", "&&", "isUInt", "<", "", ">", "(", "OffsetSize", "/", "", ")", ";", "}", "case", "AS", "::", "LOCAL_ADDRESS", ":", "case", "AS", "::", "REGION_ADDRESS", ":", "{", "return", "isUInt", "<", "", ">", "(", "OffsetSize", ")", ";", "}", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "default", ":", "return", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "canFoldOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53138, "Length": 90, "Cover_Rate": 0.7627118644067796} {"Template_token": ["", "static", "std", "::", "pair", "<", "unsigned", ",", "int", ">", "computeIndirectRegAndOffset", "(", "const", "RegisterInfo", "&", "TRI", ",", "const", "TargetRegisterClass", "*", "SuperRC", ",", "unsigned", "VecReg", ",", "int", "Offset", ")", "{", "int", "NumElts", "=", "SuperRC", "->", "getSize", "(", ")", "/", "", ";"], "ground_truth": ["if", "(", "Offset", ">=", "NumElts", "||", "Offset", "<", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "Offset", ")", ";"], "File": "SIISelLowering101", "Func": "computeIndirectRegAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53139, "Length": 59, "Cover_Rate": 0.7763157894736842} {"Template_token": ["", "if", "(", "Offset", ">=", "NumElts", "||", "Offset", "<", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "Offset", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "", "+", "Offset", ",", "", ")", ";"], "File": "SIISelLowering101", "Func": "computeIndirectRegAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53140, "Length": 32, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "void", "TargetLowering", "::", "createDebuggerPrologueStackObjects", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "int", "ObjectIdx", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "ObjectIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "", ",", "i", "*", "", ",", "true", ")", ";", "Info", "->", "setDebuggerWorkGroupIDStackObjectIndex", "(", "i", ",", "ObjectIdx", ")", ";"], "ground_truth": ["ObjectIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "", ",", "i", "*", "", "+", "", ",", "true", ")", ";"], "File": "SIISelLowering101", "Func": "createDebuggerPrologueStackObjects", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53141, "Length": 93, "Cover_Rate": 0.8942307692307693} {"Template_token": ["", "Info", "->", "setDebuggerWorkGroupIDStackObjectIndex", "(", "i", ",", "ObjectIdx", ")", ";", "ObjectIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "", ",", "i", "*", "", "+", "", ",", "true", ")", ";", "Info", "->", "setDebuggerWorkItemIDStackObjectIndex", "(", "i", ",", "ObjectIdx", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "createDebuggerPrologueStackObjects", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53142, "Length": 40, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "}", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "TII", "->", "get", "(", "", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addOperand", "(", "*", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "const", "int", "ImpDefIdx", "=", "MovRelDesc", ".", "getNumOperands", "(", ")", "+", "MovRelDesc", ".", "getNumImplicitUses", "(", ")", ";", "const", "int", "ImpUseIdx", "=", "ImpDefIdx", "+", "", ";", "MovRel", "->", "tieOperands", "(", "ImpDefIdx", ",", "ImpUseIdx", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "Val", "->", "isReg", "(", ")", ")", "MRI", ".", "clearKillFlags", "(", "Val", "->", "getReg", "(", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "PhiReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addOperand", "(", "*", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "PhiReg", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["const", "int", "ImpDefIdx", "=", "MovRelDesc", ".", "getNumOperands", "(", ")", "+", "MovRelDesc", ".", "getNumImplicitUses", "(", ")", ";"], "File": "SIISelLowering101", "Func": "emitIndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53143, "Length": 254, "Cover_Rate": 0.4432809773123909} {"Template_token": ["", "const", "MachineOperand", "*", "SrcVec", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "MRI", ".", "getRegClass", "(", "SrcVec", "->", "getReg", "(", ")", ")", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcVec", "->", "getReg", "(", ")", ",", "Offset", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";"], "File": "SIISelLowering101", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53144, "Length": 188, "Cover_Rate": 0.5026737967914439} {"Template_token": ["", "case", "", ":", "{", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "MFI", "->", "LDSSize", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering101", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53145, "Length": 99, "Cover_Rate": 0.32673267326732675} {"Template_token": ["", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "emitNonHSAIntrinsicError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53146, "Length": 20, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "DiagnosticInfoUnsupported", "BadIntrin", "(", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "", ",", "DL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "emitRemovedIntrinsicError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53147, "Length": 43, "Cover_Rate": 0.7413793103448276} {"Template_token": ["", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";"], "ground_truth": ["return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "File": "SIISelLowering101", "Func": "emitRemovedIntrinsicError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53148, "Length": 19, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", "&&", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "regsOverlap", "(", "Reg", ",", "", ")", ")", "{", "report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "Reg", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering101", "Func": "getRegisterByName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53149, "Length": 96, "Cover_Rate": 0.3650190114068441} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", "&&", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "regsOverlap", "(", "Reg", ",", "", ")", ")", "{", "report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "Reg", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "Reg", ";"], "ground_truth": ["break", ";"], "File": "SIISelLowering101", "Func": "getRegisterByName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53150, "Length": 205, "Cover_Rate": 0.779467680608365} {"Template_token": ["", "return", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "getSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53151, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "const", "Subtarget", "*", "TargetLowering", "::", "getSubtarget", "(", ")", "const", "{", "return", "static_cast", "<", "const", "Subtarget", "*", ">", "(", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "getSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53152, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "unsigned", "IntrID", ")", "const", "{", "switch", "(", "IntrID", ")", "{", "case", "", ":", "case", "", ":"], "ground_truth": ["Info", ".", "opc", "=", "", ";"], "File": "SIISelLowering101", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53153, "Length": 36, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "bool", "TargetLowering", "::", "isCFIntrinsic", "(", "const", "SDNode", "*", "Intr", ")", "const", "{", "if", "(", "Intr", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Intr", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{"], "ground_truth": ["default", ":", "return", "false", ";"], "File": "SIISelLowering101", "Func": "isCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53154, "Length": 50, "Cover_Rate": 0.5434782608695652} {"Template_token": ["", "static", "bool", "isKnownNeverSNan", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Op", ")", "{"], "ground_truth": ["if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "hasFloatingPointExceptions", "(", ")", ")", "return", "true", ";"], "File": "SIISelLowering101", "Func": "isKnownNeverSNan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53156, "Length": 28, "Cover_Rate": 0.7567567567567568} {"Template_token": ["", "switch", "(", "AS", ")", "{", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "{", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "return", "isLegalFlatAddressingMode", "(", "AM", ")", ";", "}", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "}", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "{", "if", "(", "AM", ".", "BaseOffs", "%", "", "!=", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Ty", ")", "<", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "case", "AS", "::", "LOCAL_ADDRESS", ":", "case", "AS", "::", "REGION_ADDRESS", ":", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}"], "ground_truth": ["case", "AS", "::", "FLAT_ADDRESS", ":"], "File": "SIISelLowering101", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53157, "Length": 282, "Cover_Rate": 0.8417910447761194} {"Template_token": ["", "const", "Value", "*", "Ptr", "=", "MemNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Ptr", "||", "isa", "<", "UndefValue", ">", "(", "Ptr", ")", "||", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "Constant", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "return", "true", ";"], "File": "SIISelLowering101", "Func": "isMemOpUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53158, "Length": 55, "Cover_Rate": 0.5288461538461539} {"Template_token": ["", "bool", "TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "GA", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "&&", "!", "shouldEmitGOTReloc", "(", "GA", "->", "getGlobal", "(", ")", ",", "getTargetMachine", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "isOffsetFoldingLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53159, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "Op", "==", "", ")", "return", "false", ";", "return", "TargetLowering", "::", "isTypeDesirableForOp", "(", "Op", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "isTypeDesirableForOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53161, "Length": 24, "Cover_Rate": 0.5853658536585366} {"Template_token": ["", "unsigned", "TmpExec", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "TmpExec", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveExec", ")", ".", "addReg", "(", "", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "replaceSuccessorPhisWith", "(", "MBB", ",", "*", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "RemainderBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "I", ",", "MBB", ".", "end", "(", ")", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopBB", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "emitLoadM0FromVGPRLoop", "(", "TII", ",", "MRI", ",", "MBB", ",", "*", "LoopBB", ",", "DL", ",", "MovRel", ",", "*", "Idx", ",", "InitResultReg", ",", "DstReg", ",", "PhiReg", ",", "TmpExec", ",", "Offset", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "RemainderBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "RemainderBB", ",", "First", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "SaveExec", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "RemainderBB", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "loadM0FromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53163, "Length": 252, "Cover_Rate": 0.6942148760330579} {"Template_token": ["", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "||", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "Src", ",", "FlatNullPtr", ",", "", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NonNull", ",", "Ptr", ",", "SegmentNullPtr", ")", ";", "}", "}", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "||", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "Src", ",", "SegmentNullPtr", ",", "", ")", ";", "SDValue", "Aperture", "=", "getSegmentAperture", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", ",", "DAG", ")", ";", "SDValue", "CvtPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ",", "Aperture", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NonNull", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "CvtPtr", ")", ",", "FlatNullPtr", ")", ";", "}", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["DiagnosticInfoUnsupported", "InvalidAddrSpaceCast", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ",", "SL", ".", "getDebugLoc", "(", ")", ")", ";"], "File": "SIISelLowering101", "Func": "lowerADDRSPACECAST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53164, "Length": 224, "Cover_Rate": 0.6120218579234973} {"Template_token": ["", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "||", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "Src", ",", "SegmentNullPtr", ",", "", ")", ";", "SDValue", "Aperture", "=", "getSegmentAperture", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", ",", "DAG", ")", ";", "SDValue", "CvtPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ",", "Aperture", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NonNull", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "CvtPtr", ")", ",", "FlatNullPtr", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "lowerADDRSPACECAST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53165, "Length": 116, "Cover_Rate": 0.31693989071038253} {"Template_token": ["", "if", "(", "Intr", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SetCC", "=", "Intr", ";", "Intr", "=", "SetCC", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "}", "else", "{", "BR", "=", "findUser", "(", "BRCOND", ",", "", ")", ";", "Target", "=", "BR", "->", "getOperand", "(", "", ")", ";", "}", "if", "(", "!", "isCFIntrinsic", "(", "Intr", ")", ")", "{", "return", "BRCOND", ";", "}", "assert", "(", "!", "SetCC", "||", "(", "SetCC", "->", "getConstantOperandVal", "(", "", ")", "==", "", "&&", "cast", "<", "CondCodeSDNode", ">", "(", "SetCC", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "->", "get", "(", ")", "==", "", ")", ")", ";", "ArrayRef", "<", "EVT", ">", "Res", "(", "Intr", "->", "value_begin", "(", ")", "+", "", ",", "Intr", "->", "value_end", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "BRCOND", ".", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "append", "(", "Intr", "->", "op_begin", "(", ")", "+", "", ",", "Intr", "->", "op_end", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Target", ")", ";", "SDNode", "*", "Result", "=", "DAG", ".", "getNode", "(", "Res", ".", "size", "(", ")", ">", "", "?", "", ":", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "Res", ")", ",", "Ops", ")", ".", "getNode", "(", ")", ";", "if", "(", "BR", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "BR", "->", "getOperand", "(", "", ")", ",", "BRCOND", ".", "getOperand", "(", "", ")", "}", ";", "SDValue", "NewBR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BR", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "BR", ",", "NewBR", ".", "getNode", "(", ")", ")", ";", "BR", "=", "NewBR", ".", "getNode", "(", ")", ";", "}", "SDValue", "Chain", "=", "SDValue", "(", "Result", ",", "Result", "->", "getNumValues", "(", ")", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Intr", "->", "getNumValues", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDNode", "*", "CopyToReg", "=", "findUser", "(", "SDValue", "(", "Intr", ",", "i", ")", ",", "", ")", ";", "if", "(", "!", "CopyToReg", ")", "continue", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "CopyToReg", "->", "getOperand", "(", "", ")", ",", "SDValue", "(", "Result", ",", "i", "-", "", ")", ",", "SDValue", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "SDValue", "(", "CopyToReg", ",", "", ")", ",", "CopyToReg", "->", "getOperand", "(", "", ")", ")", ";", "}"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Intr", ",", "Intr", "->", "getNumValues", "(", ")", "-", "", ")", ",", "Intr", "->", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering101", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53166, "Length": 414, "Cover_Rate": 0.8466257668711656} {"Template_token": ["", "SDValue", "Ops", "[", "]", "=", "{", "BR", "->", "getOperand", "(", "", ")", ",", "BRCOND", ".", "getOperand", "(", "", ")", "}", ";", "SDValue", "NewBR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BR", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "BR", ",", "NewBR", ".", "getNode", "(", ")", ")", ";", "BR", "=", "NewBR", ".", "getNode", "(", ")", ";", "}", "SDValue", "Chain", "=", "SDValue", "(", "Result", ",", "Result", "->", "getNumValues", "(", ")", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Intr", "->", "getNumValues", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDNode", "*", "CopyToReg", "=", "findUser", "(", "SDValue", "(", "Intr", ",", "i", ")", ",", "", ")", ";", "if", "(", "!", "CopyToReg", ")", "continue", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "CopyToReg", "->", "getOperand", "(", "", ")", ",", "SDValue", "(", "Result", ",", "i", "-", "", ")", ",", "SDValue", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "SDValue", "(", "CopyToReg", ",", "", ")", ",", "CopyToReg", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53167, "Length": 178, "Cover_Rate": 0.36400817995910023} {"Template_token": ["", "const", "SDNodeFlags", "*", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "if", "(", "Unsafe", "||", "Flags", "->", "hasAllowReciprocal", "(", ")", ")", "{", "SDNodeFlags", "Flags", ";", "Flags", ".", "setUnsafeAlgebra", "(", "true", ")", ";", "SDValue", "Recip", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ",", "Recip", ",", "&", "Flags", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering101", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53168, "Length": 73, "Cover_Rate": 0.3093220338983051} {"Template_token": ["", "if", "(", "SDValue", "FastLowered", "=", "lowerFastUnsafeFDIV", "(", "Op", ",", "DAG", ")", ")", "return", "FastLowered", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "SDVTList", "ScaleVT", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "DenominatorScaled", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "RHS", ",", "RHS", ",", "LHS", ")", ";", "SDValue", "NumeratorScaled", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "LHS", ",", "RHS", ",", "LHS", ")", ";", "SDValue", "ApproxRcp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DenominatorScaled", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DenominatorScaled", ")", ";"], "ground_truth": ["SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ")", ";"], "File": "SIISelLowering101", "Func": "LowerFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53169, "Length": 160, "Cover_Rate": 0.4289544235924933} {"Template_token": ["", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Fma1", ",", "One", ")", ";", "SDValue", "DivScale1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "X", ",", "Y", ",", "X", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma1", ",", "Fma2", ",", "Fma1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale1", ",", "Fma3", ")", ";", "SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ")", ";", "SDValue", "Scale", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "const", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "NumBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "X", ")", ";", "SDValue", "DenBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Y", ")", ";", "SDValue", "Scale0BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Scale1BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale1", ")", ";", "SDValue", "NumHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NumBC", ",", "Hi", ")", ";", "SDValue", "DenHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DenBC", ",", "Hi", ")", ";", "SDValue", "Scale0Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Scale0BC", ",", "Hi", ")", ";", "SDValue", "Scale1Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Scale1BC", ",", "Hi", ")", ";", "SDValue", "CmpDen", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "DenHi", ",", "Scale0Hi", ",", "", ")", ";", "SDValue", "CmpNum", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "NumHi", ",", "Scale1Hi", ",", "", ")", ";", "Scale", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "CmpNum", ",", "CmpDen", ")", ";", "}", "else", "{"], "ground_truth": ["Scale", "=", "DivScale1", ".", "getValue", "(", "", ")", ";"], "File": "SIISelLowering101", "Func": "LowerFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53170, "Length": 330, "Cover_Rate": 0.5100463678516228} {"Template_token": ["", "unsigned", "KnownBits", "=", "Log2_64", "(", "MaxGPUAlloc", "/", "MinGranularity", ")", ";", "EVT", "ExtVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "KnownBits", ")", ";", "SDValue", "TFI", "=", "DAG", ".", "getTargetFrameIndex", "(", "FrameIndex", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "TFI", ",", "DAG", ".", "getValueType", "(", "ExtVT", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "LowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53171, "Length": 61, "Cover_Rate": 0.48031496062992124} {"Template_token": ["", "FrameIndexSDNode", "*", "FINode", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Op", ")", ";", "unsigned", "FrameIndex", "=", "FINode", "->", "getIndex", "(", ")", ";", "uint64_t", "MaxGPUAlloc", "=", "UINT64_C", "(", "", ")", "*", "", "*", "", "*", "", ";"], "ground_truth": ["uint64_t", "MinGranularity", "=", "", ";"], "File": "SIISelLowering101", "Func": "LowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53172, "Length": 40, "Cover_Rate": 0.31496062992125984} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "shouldEmitGOTReloc", "(", "GV", ",", "getTargetMachine", "(", ")", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "", ",", "PtrVT", ",", "InstrInfo", "::", "MO_GOTPCREL", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "File": "SIISelLowering101", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53173, "Length": 101, "Cover_Rate": 0.4391304347826087} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Glue", ")", ";", "}", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "VT", ".", "getStoreSize", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "case", "", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "K", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Src", ")", ")", "{", "if", "(", "!", "K", "->", "isNegative", "(", ")", ")", "return", "Chain", ";", "SDValue", "NegOne", "=", "DAG", ".", "getTargetConstant", "(", "FloatToBits", "(", "-", "", ")", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "NegOne", ")", ";", "}", "SDValue", "Cast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Cast", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "LowerINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53174, "Length": 300, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "MemSDNode", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "unsigned", "Opc", "=", "(", "IntrID", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "M", "->", "getOperand", "(", "", ")", ",", "M", "->", "getOperand", "(", "", ")", ",", "M", "->", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "SDLoc", "(", "Op", ")", ",", "M", "->", "getVTList", "(", ")", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "}", "default", ":"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering101", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53175, "Length": 101, "Cover_Rate": 0.6644736842105263} {"Template_token": ["", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "AS", ")", "{", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "case", "AS", "::", "FLAT_ADDRESS", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["case", "AS", "::", "PRIVATE_ADDRESS", ":", "{"], "File": "SIISelLowering101", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53176, "Length": 144, "Cover_Rate": 0.3031578947368421} {"Template_token": ["", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "AS", ")", "{", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "case", "AS", "::", "FLAT_ADDRESS", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53177, "Length": 286, "Cover_Rate": 0.6021052631578947} {"Template_token": ["", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "", "ExtTy", "=", "Signed", "?", "", ":", "", ";", "if", "(", "MemVT", ".", "isFloatingPoint", "(", ")", ")", "ExtTy", "=", "", ";", "SDValue", "Ptr", "=", "LowerParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "return", "DAG", ".", "getLoad", "(", "", ",", "ExtTy", ",", "VT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrOffset", ",", "PtrInfo", ",", "MemVT", ",", "Align", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53178, "Length": 101, "Cover_Rate": 0.5153061224489796} {"Template_token": ["", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";"], "ground_truth": ["", "ExtTy", "=", "Signed", "?", "", ":", "", ";"], "File": "SIISelLowering101", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53179, "Length": 67, "Cover_Rate": 0.34183673469387754} {"Template_token": ["", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "LowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53180, "Length": 87, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "Out", ".", "VT", ".", "isVector", "(", ")", ")", "{", "MVT", "VT", "=", "Out", ".", "VT", ".", "getVectorElementType", "(", ")", ";", "", "NewOut", "=", "Out", ";", "NewOut", ".", "Flags", ".", "setSplit", "(", ")", ";", "NewOut", ".", "VT", "=", "VT", ";", "unsigned", "NumElements", "=", "Out", ".", "ArgVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "{", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OutVals", "[", "i", "]", ",", "DAG", ".", "getConstant", "(", "j", ",", "DL", ",", "", ")", ")", ";", "SplitVals", ".", "push_back", "(", "Elem", ")", ";", "Splits", ".", "push_back", "(", "NewOut", ")", ";", "NewOut", ".", "PartOffset", "+=", "NewOut", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "{", "SplitVals", ".", "push_back", "(", "OutVals", "[", "i", "]", ")", ";", "Splits", ".", "push_back", "(", "Out", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "AnalyzeReturn", "(", "CCInfo", ",", "Splits", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "SplitVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering101", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53181, "Length": 272, "Cover_Rate": 0.46337308347529815} {"Template_token": ["", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Lo0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LHS", ",", "Zero", ")", ";", "SDValue", "Lo1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RHS", ",", "Zero", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getSelect", "(", "DL", ",", "", ",", "Cond", ",", "Lo0", ",", "Lo1", ")", ";", "SDValue", "Hi0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LHS", ",", "One", ")", ";", "SDValue", "Hi1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RHS", ",", "One", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getSelect", "(", "DL", ",", "", ",", "Cond", ",", "Hi0", ",", "Hi1", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "{", "Lo", ",", "Hi", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Res", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "LowerSELECT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53182, "Length": 221, "Cover_Rate": 0.7466216216216216} {"Template_token": ["", "EVT", "VT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "VT", "==", "", ")", "{", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "", ")", ";", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AS", ",", "Store", "->", "getAlignment", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "AS", ")", "{", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "case", "AS", "::", "FLAT_ADDRESS", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "case", "AS", "::", "LOCAL_ADDRESS", ":", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "Op", ";", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53183, "Length": 293, "Cover_Rate": 0.8567251461988304} {"Template_token": ["", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "", ")", ";", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AS", ",", "Store", "->", "getAlignment", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "AS", ")", "{", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "case", "AS", "::", "FLAT_ADDRESS", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53184, "Length": 239, "Cover_Rate": 0.6988304093567251} {"Template_token": ["", "DiagnosticInfoUnsupported", "NoTrap", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoTrap", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering101", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53185, "Length": 54, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "NoTrap", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoTrap", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering101", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53186, "Length": 65, "Cover_Rate": 0.7738095238095238} {"Template_token": ["", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "", "LCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "", "RCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "X", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "Y", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "Y", ".", "getOpcode", "(", ")", "!=", "", "||", "Y", ".", "getOperand", "(", "", ")", "!=", "X", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LCC", "==", "", ")", "{", "if", "(", "X", "!=", "LHS", ".", "getOperand", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RCC", "==", "", ")", "{", "const", "ConstantFPSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1", "||", "!", "C1", "->", "isInfinity", "(", ")", "||", "C1", "->", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "uint32_t", "Mask", "=", "", "|", "", "|", "", "|", "", "|", "", "|", "", ";"], "ground_truth": ["static_assert", "(", "(", "(", "~", "(", "", "|", "", "|", "", "|", "", ")", ")", "&", "", ")", "==", "Mask", ",", "", ")", ";"], "File": "SIISelLowering101", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53187, "Length": 214, "Cover_Rate": 0.5831062670299727} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "!=", "", ")", "break", ";", "if", "(", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "break", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "A", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "A", "==", "LHS", ".", "getOperand", "(", "", ")", ")", "{", "const", "SDValue", "Two", "=", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Two", ",", "A", ",", "RHS", ")", ";", "}", "}", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "A", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "A", "==", "RHS", ".", "getOperand", "(", "", ")", ")", "{", "const", "SDValue", "Two", "=", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Two", ",", "A", ",", "LHS", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";", "}", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "{", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "A", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "A", "==", "LHS", ".", "getOperand", "(", "", ")", ")", "{", "const", "SDValue", "Two", "=", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "NegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Two", ",", "A", ",", "NegRHS", ")", ";", "}", "}", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "A", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "A", "==", "RHS", ".", "getOperand", "(", "", ")", ")", "{", "const", "SDValue", "NegTwo", "=", "DAG", ".", "getConstantFP", "(", "-", "", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NegTwo", ",", "A", ",", "LHS", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering101", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53188, "Length": 424, "Cover_Rate": 0.3504132231404959} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP64Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "isNaN", "(", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "APFloat", "CanonicalQNaN", "=", "APFloat", "::", "getQNaN", "(", "C", ".", "getSemantics", "(", ")", ")", ";", "if", "(", "C", ".", "isSignaling", "(", ")", ")", "{"], "ground_truth": ["return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";"], "File": "SIISelLowering101", "Func": "performFCanonicalizeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53189, "Length": 114, "Cover_Rate": 0.4789915966386555} {"Template_token": ["", "if", "(", "!", "K0", ")", "return", "SDValue", "(", ")", ";", "APFloat", "::", "cmpResult", "Cmp", "=", "K0", "->", "getValueAPF", "(", ")", ".", "compare", "(", "K1", "->", "getValueAPF", "(", ")", ")", ";", "if", "(", "Cmp", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDValue", "Var", "=", "Op0", ".", "getOperand", "(", "", ")", ";"], "File": "SIISelLowering101", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53190, "Length": 53, "Cover_Rate": 0.32515337423312884} {"Template_token": ["", "static", "SDValue", "performFPMed3ImmCombine", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ",", "SDValue", "Op0", ",", "SDValue", "Op1", ")", "{", "ConstantFPSDNode", "*", "K1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op1", ")", ";", "if", "(", "!", "K1", ")", "return", "SDValue", "(", ")", ";", "ConstantFPSDNode", "*", "K0", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "K0", ")", "return", "SDValue", "(", ")", ";", "APFloat", "::", "cmpResult", "Cmp", "=", "K0", "->", "getValueAPF", "(", ")", ".", "compare", "(", "K1", "->", "getValueAPF", "(", ")", ")", ";", "if", "(", "Cmp", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Var", "=", "Op0", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "!", "isKnownNeverSNan", "(", "DAG", ",", "Var", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering101", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53191, "Length": 127, "Cover_Rate": 0.7791411042944786} {"Template_token": ["", "ConstantSDNode", "*", "K0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "K0", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Signed", ")", "{", "if", "(", "K0", "->", "getAPIntValue", "(", ")", ".", "sge", "(", "K1", "->", "getAPIntValue", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "else", "{", "if", "(", "K0", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "K1", "->", "getAPIntValue", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "EVT", "VT", "=", "K0", "->", "getValueType", "(", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Signed", "?", "", ":", "", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "SDValue", "(", "K0", ",", "", ")", ",", "SDValue", "(", "K1", ",", "", ")", ")", ";"], "File": "SIISelLowering101", "Func": "performIntMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53192, "Length": 127, "Cover_Rate": 0.7175141242937854} {"Template_token": ["", "if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "Med3", ";", "}", "if", "(", "(", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "||", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", ")", "&&", "N", "->", "getValueType", "(", "", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Res", "=", "performFPMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ")", ")", "return", "Res", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering101", "Func": "performMinMaxCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53193, "Length": 122, "Cover_Rate": 0.3253333333333333} {"Template_token": ["", "SDValue", "ExtSrc", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "ExtSrc", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", "==", "", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "LowLHS", ",", "HiBits", ";", "std", "::", "tie", "(", "LowLHS", ",", "HiBits", ")", "=", "split64BitValue", "(", "LHS", ",", "DAG", ")", ";", "SDValue", "LowOr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LowLHS", ",", "ExtSrc", ")", ";", "DCI", ".", "AddToWorklist", "(", "LowOr", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "HiBits", ".", "getNode", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LowOr", ",", "HiBits", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";", "}", "}", "}", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Src", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", "!=", "RHS", ".", "getOperand", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CLHS", "||", "!", "CRHS", ")", "return", "SDValue", "(", ")", ";", "static", "const", "uint32_t", "MaxMask", "=", "", ";", "uint32_t", "NewMask", "=", "(", "CLHS", "->", "getZExtValue", "(", ")", "|", "CRHS", "->", "getZExtValue", "(", ")", ")", "&", "MaxMask", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NewMask", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "performOrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53194, "Length": 280, "Cover_Rate": 0.6730769230769231} {"Template_token": ["", "if", "(", "!", "CN1", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CAdd", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CAdd", ")", "return", "SDValue", "(", ")", ";", "APInt", "Offset", "=", "CAdd", "->", "getAPIntValue", "(", ")", "<<", "CN1", "->", "getAPIntValue", "(", ")", ";", "if", "(", "!", "canFoldOffset", "(", "Offset", ".", "getZExtValue", "(", ")", ",", "AddrSpace", ",", "*", "getSubtarget", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "ShlX", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "N1", ")", ";", "SDValue", "COffset", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "ShlX", ",", "COffset", ")", ";"], "File": "SIISelLowering101", "Func": "performSHLPtrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53195, "Length": 154, "Cover_Rate": 0.6724890829694323} {"Template_token": ["", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "DCI", ".", "isAfterLegalizeVectorOps", "(", ")", "&&", "SrcVT", "==", "", ")", "{", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "Src", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ")", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Src", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cvt", ".", "getNode", "(", ")", ")", ";", "return", "Cvt", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering101", "Func": "performUCharToFloatCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53196, "Length": 78, "Cover_Rate": 0.5064935064935064} {"Template_token": ["", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "Src", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ")", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Src", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cvt", ".", "getNode", "(", ")", ")", ";", "return", "Cvt", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "performUCharToFloatCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53197, "Length": 50, "Cover_Rate": 0.3246753246753247} {"Template_token": ["", "for", "(", "MachineInstr", "&", "MI", ":", "*", "Succ", ")", "{", "if", "(", "!", "MI", ".", "isPHI", "(", ")", ")", "break", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{"], "File": "SIISelLowering101", "Func": "replaceSuccessorPhisWith", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53198, "Length": 45, "Cover_Rate": 0.41284403669724773} {"Template_token": ["", "assert", "(", "Idx", "->", "getReg", "(", ")", "!=", "", ")", ";", "if", "(", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isSGPRClass", "(", "IdxRC", ")", ")", "return", "false", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addOperand", "(", "*", "Idx", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addOperand", "(", "*", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "setM0ToIndexFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53199, "Length": 98, "Cover_Rate": 0.5077720207253886} {"Template_token": ["", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "const", "TargetRegisterClass", "*", "IdxRC", "=", "MRI", ".", "getRegClass", "(", "Idx", "->", "getReg", "(", ")", ")", ";", "assert", "(", "Idx", "->", "getReg", "(", ")", "!=", "", ")", ";", "if", "(", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isSGPRClass", "(", "IdxRC", ")", ")", "return", "false", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addOperand", "(", "*", "Idx", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addOperand", "(", "*", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering101", "Func": "setM0ToIndexFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53200, "Length": 129, "Cover_Rate": 0.6683937823834197} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "return", "TII", "->", "isInlineConstant", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "shouldConvertConstantLoadToIntImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53201, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "return", "TII", "->", "isInlineConstant", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "shouldConvertConstantLoadToIntImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53202, "Length": 22, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "static", "bool", "shouldEmitGOTReloc", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["return", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "&&", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "File": "SIISelLowering101", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53203, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "static", "bool", "shouldEmitGOTReloc", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "{", "return", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "&&", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53204, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Promote", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "for", "(", "MVT", "VT", ":", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "{", "for", "(", "unsigned", "Op", "=", "", ";", "Op", "<", "", ";", "++", "Op", ")", "{", "switch", "(", "Op", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "setOperationAction", "(", "Op", ",", "VT", ",", "Custom", ")", ";", "break", ";", "default", ":", "setOperationAction", "(", "Op", ",", "VT", ",", "Expand", ")", ";", "break", ";", "}", "}", "}", "for", "(", "MVT", "Vec64", ":", "{", "", ",", "", "}", ")", "{", "setOperationAction", "(", "", ",", "Vec64", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "Vec64", ",", "", ")", ";", "setOperationAction", "(", "", ",", "Vec64", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "Vec64", ",", "", ")", ";", "setOperationAction", "(", "", ",", "Vec64", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "Vec64", ",", "", ")", ";", "setOperationAction", "(", "", ",", "Vec64", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "Vec64", ",", "", ")", ";", "}", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "if", "(", "getSubtarget", "(", ")", "->", "hasFlatAddressSpace", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";"], "File": "SIISelLowering101", "Func": "SITargetLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53205, "Length": 510, "Cover_Rate": 0.32136105860113423} {"Template_token": ["", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "SplitBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", "->", "getBasicBlock", "(", ")", ")", ";", "replaceSuccessorPhisWith", "(", "*", "BB", ",", "*", "SplitBB", ")", ";", "MF", "->", "insert", "(", "++", "MachineFunction", "::", "iterator", "(", "BB", ")", ",", "SplitBB", ")", ";", "SplitBB", "->", "splice", "(", "SplitBB", "->", "begin", "(", ")", ",", "BB", ",", "SplitPoint", ",", "BB", "->", "end", "(", ")", ")", ";", "SplitBB", "->", "transferSuccessors", "(", "BB", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "SplitBB", ")", ";"], "File": "SIISelLowering101", "Func": "splitKillBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53206, "Length": 85, "Cover_Rate": 0.4941860465116279} {"Template_token": ["", "void", "TargetLowering", "::", "computeKnownBitsForFrameIndex", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "TargetLowering", "::", "computeKnownBitsForFrameIndex", "(", "Op", ",", "Known", ",", "DemandedElts", ",", "DAG", ",", "Depth", ")", ";"], "ground_truth": ["Known", ".", "Zero", ".", "setHighBits", "(", "getSubtarget", "(", ")", "->", "getKnownHighZeroBitsForFrameIndex", "(", ")", ")", ";"], "File": "SIISelLowering103", "Func": "computeKnownBitsForFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53208, "Length": 58, "Cover_Rate": 0.9830508474576272} {"Template_token": ["", "void", "TargetLowering", "::", "computeKnownBitsForFrameIndex", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "TargetLowering", "::", "computeKnownBitsForFrameIndex", "(", "Op", ",", "Known", ",", "DemandedElts", ",", "DAG", ",", "Depth", ")", ";", "Known", ".", "Zero", ".", "setHighBits", "(", "getSubtarget", "(", ")", "->", "getKnownHighZeroBitsForFrameIndex", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "computeKnownBitsForFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53209, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "EVT", "ReqRetVT", "=", "ResultTypes", "[", "", "]", ";", "EVT", "ReqRetEltVT", "=", "ReqRetVT", ".", "isVector", "(", ")", "?", "ReqRetVT", ".", "getVectorElementType", "(", ")", ":", "ReqRetVT", ";", "int", "ReqRetNumElts", "=", "ReqRetVT", ".", "isVector", "(", ")", "?", "ReqRetVT", ".", "getVectorNumElements", "(", ")", ":", "", ";", "EVT", "AdjEltVT", "=", "Unpacked", "&&", "IsD16", "?", "", ":", "ReqRetEltVT", ";", "EVT", "AdjVT", "=", "Unpacked", "?", "ReqRetNumElts", ">", "", "?", "EVT", "::", "getVectorVT", "(", "Context", ",", "AdjEltVT", ",", "ReqRetNumElts", ")", ":", "AdjEltVT", ":", "ReqRetVT", ";", "int", "NumElts", ";", "if", "(", "IsD16", "&&", "!", "Unpacked", ")", "NumElts", "=", "NumVDataDwords", "<<", "", ";", "else", "NumElts", "=", "NumVDataDwords", ";", "EVT", "CastVT", "=", "NumElts", ">", "", "?", "EVT", "::", "getVectorVT", "(", "Context", ",", "AdjEltVT", ",", "NumElts", ")", ":", "AdjEltVT", ";", "bool", "V6F16Special", "=", "false", ";", "if", "(", "NumElts", "==", "", ")", "{", "CastVT", "=", "EVT", "::", "getVectorVT", "(", "Context", ",", "", ",", "NumElts", "/", "", ")", ";", "DMaskPop", ">>=", "", ";", "ReqRetNumElts", ">>=", "", ";", "V6F16Special", "=", "true", ";", "AdjVT", "=", "", ";", "}", "SDValue", "N", "=", "SDValue", "(", "Result", ",", "", ")", ";", "SDValue", "CastRes", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CastVT", ",", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "BVElts", ";", "if", "(", "CastVT", ".", "isVector", "(", ")", ")", "{", "DAG", ".", "ExtractVectorElements", "(", "CastRes", ",", "BVElts", ",", "", ",", "DMaskPop", ")", ";", "}", "else", "{", "BVElts", ".", "push_back", "(", "CastRes", ")", ";", "}", "int", "ExtraElts", "=", "ReqRetNumElts", "-", "DMaskPop", ";", "while", "(", "ExtraElts", "--", ")", "BVElts", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "AdjEltVT", ")", ")", ";", "SDValue", "PreTFCRes", ";", "if", "(", "ReqRetNumElts", ">", "", ")", "{", "SDValue", "NewVec", "=", "DAG", ".", "getBuildVector", "(", "AdjVT", ",", "DL", ",", "BVElts", ")", ";", "if", "(", "IsD16", "&&", "Unpacked", ")", "PreTFCRes", "=", "adjustLoadValueTypeImpl", "(", "NewVec", ",", "ReqRetVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "else", "PreTFCRes", "=", "NewVec", ";", "}", "else", "{", "PreTFCRes", "=", "BVElts", "[", "", "]", ";", "}", "if", "(", "V6F16Special", ")", "PreTFCRes", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "PreTFCRes", ")", ";", "if", "(", "!", "IsTexFail", ")", "{", "if", "(", "Result", "->", "getNumValues", "(", ")", ">", "", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "PreTFCRes", ",", "SDValue", "(", "Result", ",", "", ")", "}", ",", "DL", ")", ";", "else", "return", "PreTFCRes", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "TFCElt", ";", "DAG", ".", "ExtractVectorElements", "(", "N", ",", "TFCElt", ",", "DMaskPop", ",", "", ")", ";"], "ground_truth": ["SDValue", "TFCRes", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ResultTypes", "[", "", "]", ",", "TFCElt", "[", "", "]", ")", ";"], "File": "SIISelLowering103", "Func": "constructRetValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53210, "Length": 416, "Cover_Rate": 0.8404040404040404} {"Template_token": ["", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "IdxReg", ".", "isUndef", "(", ")", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CondReg", ")", ".", "addReg", "(", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "", ",", "IdxReg", ".", "getSubReg", "(", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewExec", ")", ".", "addReg", "(", "CondReg", ",", "RegState", "::", "Kill", ")", ";", "MRI", ".", "setSimpleHint", "(", "NewExec", ",", "CondReg", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "unsigned", "IdxReg", ";", "if", "(", "Offset", "==", "", ")", "{", "IdxReg", "=", "CurrentIdxReg", ";", "}", "else", "{", "IdxReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "IdxReg", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "unsigned", "IdxMode", "=", "IsIndirectSrc", "?", "", "::", "SRC0_ENABLE", ":", "", "::", "DST_ENABLE", ";", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "IdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "}", "else", "{", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "SIISelLowering103", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53212, "Length": 307, "Cover_Rate": 0.5074380165289256} {"Template_token": ["", "unsigned", "CurrentIdxReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "CondReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiReg", ")", ".", "addReg", "(", "InitReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "ResultReg", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiExec", ")", ".", "addReg", "(", "InitSaveExecReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "NewExec", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "IdxReg", ".", "isUndef", "(", ")", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CondReg", ")", ".", "addReg", "(", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "", ",", "IdxReg", ".", "getSubReg", "(", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewExec", ")", ".", "addReg", "(", "CondReg", ",", "RegState", "::", "Kill", ")", ";", "MRI", ".", "setSimpleHint", "(", "NewExec", ",", "CondReg", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "unsigned", "IdxReg", ";", "if", "(", "Offset", "==", "", ")", "{", "IdxReg", "=", "CurrentIdxReg", ";", "}", "else", "{", "IdxReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "IdxReg", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53213, "Length": 283, "Cover_Rate": 0.4677685950413223} {"Template_token": ["", "}", "bool", "NeedSP", "=", "!", "Info", "->", "isEntryFunction", "(", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "hasCalls", "(", ")", ";", "if", "(", "NeedSP", ")", "{", "unsigned", "ReservedStackPtrOffsetReg", "=", "TRI", "->", "reservedStackPtrOffsetReg", "(", "MF", ")", ";", "Info", "->", "setStackPtrOffsetReg", "(", "ReservedStackPtrOffsetReg", ")", ";", "assert", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";"], "File": "SIISelLowering103", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53214, "Length": 104, "Cover_Rate": 0.3623693379790941} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "Value", "*", "Ptr", "=", "II", "->", "getArgOperand", "(", "", ")", ";", "AccessTy", "=", "II", "->", "getType", "(", ")", ";", "Ops", ".", "push_back", "(", "Ptr", ")", ";", "return", "true", ";", "}"], "ground_truth": ["default", ":"], "File": "SIISelLowering103", "Func": "getAddrModeArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53215, "Length": 39, "Cover_Rate": 0.36792452830188677} {"Template_token": ["", "if", "(", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N0", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&", "N1", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "&&", "isFMAFasterThanFMulAndFAdd", "(", "VT", ")", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "getFusedOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53216, "Length": 48, "Cover_Rate": 0.3096774193548387} {"Template_token": ["", "EVT", "VT", "=", "N0", "->", "getValueType", "(", "", ")", ";", "if", "(", "(", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "||", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP16Denormals", "(", ")", "&&", "getSubtarget", "(", ")", "->", "hasMadF16", "(", ")", ")", ")", "&&", "isOperationLegal", "(", "", ",", "VT", ")", ")", "return", "", ";"], "ground_truth": ["const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";"], "File": "SIISelLowering103", "Func": "getFusedOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53217, "Length": 71, "Cover_Rate": 0.45806451612903226} {"Template_token": ["", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "MMO", ",", "", ",", "", ")", ";", "}", "assert", "(", "VTList", ".", "NumVTs", "==", "", ")", ";", "SDVTList", "WidenedVTList", "=", "DAG", ".", "getVTList", "(", "WidenedVT", ",", "VTList", ".", "VTs", "[", "", "]", ")", ";", "auto", "NewOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opcode", ",", "DL", ",", "WidenedVTList", ",", "Ops", ",", "WidenedMemVT", ",", "MMO", ")", ";", "if", "(", "WidenedVT", "!=", "VT", ")", "{", "auto", "Extract", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewOp", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "NewOp", "=", "DAG", ".", "getMergeValues", "(", "{", "Extract", ",", "SDValue", "(", "NewOp", ".", "getNode", "(", ")", ",", "", ")", "}", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "getMemIntrinsicNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53218, "Length": 130, "Cover_Rate": 0.5019305019305019} {"Template_token": ["", "EVT", "TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{"], "ground_truth": ["if", "(", "Size", ">=", "", "&&", "DstAlign", ">=", "", ")", "return", "", ";"], "File": "SIISelLowering103", "Func": "getOptimalMemOpType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53219, "Length": 43, "Cover_Rate": 0.6515151515151515} {"Template_token": ["", "if", "(", "Size", ">=", "", "&&", "DstAlign", ">=", "", ")", "return", "", ";", "if", "(", "Size", ">=", "", "&&", "DstAlign", ">=", "", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "getOptimalMemOpType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53220, "Length": 30, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "unsigned", "LoopSize", "=", "", ";", "for", "(", "const", "MachineBasicBlock", "*", "MBB", ":", "ML", "->", "blocks", "(", ")", ")", "{", "if", "(", "MBB", "!=", "Header", ")", "LoopSize", "+=", "(", "", "<<", "MBB", "->", "getAlignment", "(", ")", ")", "/", "", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "LoopSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "if", "(", "LoopSize", ">", "", ")", "return", "PrefAlign", ";", "}", "}", "if", "(", "LoopSize", "<=", "", ")", "return", "PrefAlign", ";", "if", "(", "LoopSize", "<=", "", ")", "return", "CacheLineAlign", ";", "for", "(", "MachineLoop", "*", "P", "=", "ML", "->", "getParentLoop", "(", ")", ";", "P", ";", "P", "=", "P", "->", "getParentLoop", "(", ")", ")", "{", "if", "(", "MachineBasicBlock", "*", "Exit", "=", "P", "->", "getExitBlock", "(", ")", ")", "{", "auto", "I", "=", "Exit", "->", "getFirstNonDebugInstr", "(", ")", ";", "if", "(", "I", "!=", "Exit", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "CacheLineAlign", ";", "}", "}", "MachineBasicBlock", "*", "Pre", "=", "ML", "->", "getLoopPreheader", "(", ")", ";", "MachineBasicBlock", "*", "Exit", "=", "ML", "->", "getExitBlock", "(", ")", ";", "if", "(", "Pre", "&&", "Exit", ")", "{", "BuildMI", "(", "*", "Pre", ",", "Pre", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstNonDebugInstr", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "getPrefLoopAlignment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53221, "Length": 240, "Cover_Rate": 0.6837606837606838} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TargetLoweringBase", "::", "getRegClassFor", "(", "VT", ",", "false", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "RC", "==", "&", "", "&&", "!", "isDivergent", ")", "return", "&", "", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "RC", ")", "&&", "!", "isDivergent", ")", "return", "TRI", "->", "getEquivalentSGPRClass", "(", "RC", ")", ";", "else", "if", "(", "TRI", "->", "isSGPRClass", "(", "RC", ")", "&&", "isDivergent", ")", "return", "TRI", "->", "getEquivalentVGPRClass", "(", "RC", ")", ";"], "ground_truth": ["return", "RC", ";"], "File": "SIISelLowering103", "Func": "getRegClassFor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53222, "Length": 83, "Cover_Rate": 0.8058252427184466} {"Template_token": ["", "if", "(", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", "||", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "&&", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "regsOverlap", "(", "Reg", ",", "", ")", ")", "{", "report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "Reg", ";", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering103", "Func": "getRegisterByName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53223, "Length": 95, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";", "}", "if", "(", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", "||", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "&&", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "regsOverlap", "(", "Reg", ",", "", ")", ")", "{", "report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering103", "Func": "getRegisterByName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53224, "Length": 159, "Cover_Rate": 0.5781818181818181} {"Template_token": ["", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "ReadNone", ")", ")", "return", "false", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "RsrcIntr", "->", "IsImage", ")", "{", "Info", ".", "ptrVal", "=", "MFI", "->", "getImagePSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "RsrcIntr", "->", "RsrcArg", ")", ")", ";", "Info", ".", "align", "=", "", ";", "}", "else", "{", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "RsrcIntr", "->", "RsrcArg", ")", ")", ";", "}", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MODereferenceable", ";", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "ReadOnly", ")", ")", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "Info", ".", "memVT", "==", "", ")", "{", "Info", ".", "memVT", "=", "memVTFromAggregate", "(", "CI", ".", "getType", "(", ")", ")", ";", "}", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "}", "else", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "WriteOnly", ")", ")", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "}", "else", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "}", "return", "true", ";", "}"], "ground_truth": ["switch", "(", "IntrID", ")", "{"], "File": "SIISelLowering103", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53225, "Length": 282, "Cover_Rate": 0.47554806070826305} {"Template_token": ["", "SDValue", "TargetLowering", "::", "handleByteShortBufferLoads", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "LoadVT", ",", "SDLoc", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ",", "MemSDNode", "*", "M", ")", "const", "{", "EVT", "IntVT", "=", "LoadVT", ".", "changeTypeToInteger", "(", ")", ";", "unsigned", "Opc", "=", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "", ")", "?", "", ":", "", ";", "SDVTList", "ResList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "BufferLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "ResList", ",", "Ops", ",", "IntVT", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BufferLoadTrunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LoadVT", ".", "getScalarType", "(", ")", ",", "BufferLoad", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "BufferLoadTrunc", ",", "BufferLoad", ".", "getValue", "(", "", ")", "}", ",", "DL", ")", ";"], "File": "SIISelLowering103", "Func": "handleByteShortBufferLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53226, "Length": 128, "Cover_Rate": 0.9078014184397163} {"Template_token": ["", "SDVTList", "ResList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "BufferLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "ResList", ",", "Ops", ",", "IntVT", ",", "M", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["SDValue", "BufferLoadTrunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LoadVT", ".", "getScalarType", "(", ")", ",", "BufferLoad", ")", ";"], "File": "SIISelLowering103", "Func": "handleByteShortBufferLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53227, "Length": 56, "Cover_Rate": 0.3971631205673759} {"Template_token": ["", "SDValue", "TargetLowering", "::", "handleByteShortBufferStores", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VDataType", ",", "SDLoc", "DL", ",", "SDValue", "Ops", "[", "]", ",", "MemSDNode", "*", "M", ")", "const", "{", "SDValue", "BufferStoreExt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ops", "[", "", "]", ")", ";", "Ops", "[", "", "]", "=", "BufferStoreExt", ";"], "ground_truth": ["unsigned", "Opc", "=", "(", "VDataType", "==", "", ")", "?", "", ":"], "File": "SIISelLowering103", "Func": "handleByteShortBufferStores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53228, "Length": 63, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "ArrayRef", "<", "SDValue", ">", "OpsRef", "=", "makeArrayRef", "(", "&", "Ops", "[", "", "]", ",", "", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "M", "->", "getVTList", "(", ")", ",", "OpsRef", ",", "VDataType", ",", "M", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "handleByteShortBufferStores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53229, "Length": 44, "Cover_Rate": 0.3697478991596639} {"Template_token": ["", "if", "(", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", "==", "", ")", "&&", "(", "V", "==", "U", "->", "getOperand", "(", "", ")", ")", ")", "Result", "=", "true", ";", "}", "else", "{", "Result", "=", "hasIfBreakUser", "(", "U", ",", "Visited", ")", ";", "}", "if", "(", "Result", ")", "break", ";", "}"], "ground_truth": ["return", "Result", ";"], "File": "SIISelLowering103", "Func": "hasIfBreakUser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53230, "Length": 50, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", "||", "AS", "==", "AS", "::", "UNKNOWN_ADDRESS_SPACE", ")", "{", "return", "isLegalFlatAddressingMode", "(", "AM", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53231, "Length": 141, "Cover_Rate": 0.3983050847457627} {"Template_token": ["", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "BUFFER_FAT_POINTER", ")", "{", "if", "(", "AM", ".", "BaseOffs", "%", "", "!=", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "Ty", "->", "isSized", "(", ")", "&&", "DL", ".", "getTypeStoreSize", "(", "Ty", ")", "<", "", ")", "return", "isLegalGlobalAddressingMode", "(", "AM", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", "||", "AS", "==", "AS", "::", "UNKNOWN_ADDRESS_SPACE", ")", "{", "return", "isLegalFlatAddressingMode", "(", "AM", ")", ";", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering103", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53232, "Length": 301, "Cover_Rate": 0.8502824858757062} {"Template_token": ["", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", ")", "return", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", "&&", "AM", ".", "Scale", "==", "", ";"], "ground_truth": ["return", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", "&&", "AM", ".", "Scale", "==", "", ";"], "File": "SIISelLowering103", "Func": "isLegalFlatAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53233, "Length": 46, "Cover_Rate": 0.5542168674698795} {"Template_token": ["", "static", "SDValue", "lowerFCMPIntrinsic", "(", "const", "TargetLowering", "&", "TLI", ",", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "const", "auto", "*", "CD", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "int", "CondCode", "=", "CD", "->", "getSExtValue", "(", ")", ";", "if", "(", "CondCode", "<", "FCmpInst", "::", "Predicate", "::", "FIRST_FCMP_PREDICATE", "||", "CondCode", ">", "FCmpInst", "::", "Predicate", "::", "LAST_FCMP_PREDICATE", ")", "{", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "}", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "CmpVT", "=", "Src0", ".", "getValueType", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "CmpVT", "==", "", "&&", "!", "TLI", ".", "isTypeLegal", "(", "CmpVT", ")", ")", "{"], "ground_truth": ["Src0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src0", ")", ";"], "File": "SIISelLowering103", "Func": "lowerFCMPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53235, "Length": 148, "Cover_Rate": 0.6577777777777778} {"Template_token": ["", "bool", "IsIEEEMode", "=", "Info", "->", "getMode", "(", ")", ".", "IEEE", ";", "if", "(", "IsIEEEMode", ")", "return", "expandFMINNUM_FMAXNUM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "return", "splitBinaryVectorOp", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "Op", ";"], "File": "SIISelLowering103", "Func": "lowerFMINNUM_FMAXNUM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53236, "Length": 44, "Cover_Rate": 0.4631578947368421} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerFMINNUM_FMAXNUM", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "bool", "IsIEEEMode", "=", "Info", "->", "getMode", "(", ")", ".", "IEEE", ";", "if", "(", "IsIEEEMode", ")", "return", "expandFMINNUM_FMAXNUM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "", ")", "return", "splitBinaryVectorOp", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering103", "Func": "lowerFMINNUM_FMAXNUM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53237, "Length": 89, "Cover_Rate": 0.9368421052631579} {"Template_token": ["", "const", "auto", "*", "CD", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "int", "CondCode", "=", "CD", "->", "getSExtValue", "(", ")", ";", "if", "(", "CondCode", "<", "ICmpInst", "::", "Predicate", "::", "FIRST_ICMP_PREDICATE", "||", "CondCode", ">", "ICmpInst", "::", "Predicate", "::", "LAST_ICMP_PREDICATE", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "ICmpInst", "::", "Predicate", "IcInput", "=", "static_cast", "<", "ICmpInst", "::", "Predicate", ">", "(", "CondCode", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "CmpVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "if", "(", "CmpVT", "==", "", "&&", "!", "TLI", ".", "isTypeLegal", "(", "", ")", ")", "{", "unsigned", "PromoteOp", "=", "ICmpInst", "::", "isSigned", "(", "IcInput", ")", "?", "", ":", "", ";", "LHS", "=", "DAG", ".", "getNode", "(", "PromoteOp", ",", "DL", ",", "", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "PromoteOp", ",", "DL", ",", "", ",", "RHS", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "lowerICMPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53240, "Length": 163, "Cover_Rate": 0.6820083682008368} {"Template_token": ["", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Alignment", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "Alignment", "<", "MemVT", ".", "getStoreSize", "(", ")", "&&", "MemVT", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "!", "Op", "->", "isDivergent", "(", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "!", "Op", "->", "isDivergent", "(", ")", "&&", "!", "Load", "->", "isVolatile", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering103", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53246, "Length": 414, "Cover_Rate": 0.42073170731707316} {"Template_token": ["", "case", "", ":", "{", "SDValue", "Result", "=", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "(", "!", "Result", ".", "getNode", "(", ")", "||", "Result", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "", ")", "&&", "", ")", ";", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerDEBUGTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "splitUnaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "lowerFMINNUM_FMAXNUM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering103", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53248, "Length": 293, "Cover_Rate": 0.6194503171247357} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "SDValue", "Result", "=", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "(", "!", "Result", ".", "getNode", "(", ")", "||", "Result", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "", ")", "&&", "", ")", ";", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerDEBUGTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "splitUnaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "lowerFMINNUM_FMAXNUM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering103", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53249, "Length": 365, "Cover_Rate": 0.7716701902748414} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "getRegClassFor", "(", "VT", ",", "Op", ".", "getNode", "(", ")", "->", "isDivergent", "(", ")", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Reg", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "LowerRETURNADDR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53250, "Length": 113, "Cover_Rate": 0.6108108108108108} {"Template_token": ["", "}", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "Store", "->", "getAlignment", "(", ")", "<", "VT", ".", "getStoreSize", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", "||", "NumElements", "==", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "useDS128", "(", ")", "&&", "Store", "->", "getAlignment", "(", ")", ">=", "", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "", "&&", "NumElements", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", "&&", "NumElements", "==", "", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "", "&&", "Store", "->", "getAlignment", "(", ")", "<", "", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering103", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53251, "Length": 356, "Cover_Rate": 0.6716981132075471} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Type", "::", "IntegerTyID", ":", "ElementSize", "=", "cast", "<", "IntegerType", ">", "(", "ElementType", ")", "->", "getBitWidth", "(", ")", ";", "break", ";", "case", "Type", "::", "HalfTyID", ":", "ElementSize", "=", "", ";", "break", ";", "case", "Type", "::", "FloatTyID", ":", "ElementSize", "=", "", ";", "break", ";", "}", "unsigned", "AdditionalElts", "=", "ElementSize", "==", "", "?", "", ":", "", ";", "Pow2Elts", "=", "", "<<", "Log2_32_Ceil", "(", "NumElts", "+", "AdditionalElts", ")", ";", "return", "", "(", "", "(", "ElementType", ",", "false", ")", ",", "Pow2Elts", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "memVTFromAggregate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53252, "Length": 87, "Cover_Rate": 0.3832599118942731} {"Template_token": ["", "static", "bool", "parseCachePolicy", "(", "SDValue", "CachePolicy", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "*", "GLC", ",", "SDValue", "*", "SLC", ",", "SDValue", "*", "DLC", ")", "{", "auto", "CachePolicyConst", "=", "cast", "<", "ConstantSDNode", ">", "(", "CachePolicy", ".", "getNode", "(", ")", ")", ";", "uint64_t", "Value", "=", "CachePolicyConst", "->", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "CachePolicy", ")", ";", "if", "(", "GLC", ")", "{", "*", "GLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ",", "DL", ",", "", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "", ";", "}", "if", "(", "SLC", ")", "{"], "ground_truth": ["*", "SLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ",", "DL", ",", "", ")", ";"], "File": "SIISelLowering103", "Func": "parseCachePolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53253, "Length": 117, "Cover_Rate": 0.6724137931034483} {"Template_token": ["", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "false", ")", ";", "}", "if", "(", "numBitsSigned", "(", "MulLHS", ",", "DAG", ")", "<", "", "&&", "numBitsSigned", "(", "MulRHS", ",", "DAG", ")", "<", "", ")", "{", "MulLHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "MulLHS", ",", "SL", ",", "", ")", ";", "MulRHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "MulRHS", ",", "SL", ",", "", ")", ";", "AddRHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "AddRHS", ",", "SL", ",", "", ")", ";", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "true", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "SDValue", "V", "=", "reassociateScalarOps", "(", "N", ",", "DAG", ")", ")", "{", "return", "V", ";", "}", "if", "(", "VT", "!=", "", "||", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "Opc", "=", "RHS", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "auto", "Cond", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isBoolSGPR", "(", "Cond", ")", ")", "break", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "Cond", "}", ";", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VTList", ",", "Args", ")", ";", "}", "case", "", ":", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", "||", "C", "->", "getZExtValue", "(", ")", "!=", "", ")", "break", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "RHS", ".", "getOperand", "(", "", ")", ",", "RHS", ".", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "RHS", "->", "getVTList", "(", ")", ",", "Args", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering103", "Func": "performAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53254, "Length": 369, "Cover_Rate": 0.5829383886255924} {"Template_token": ["", "MulRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "MulRHS", ",", "SL", ",", "", ")", ";", "AddRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "AddRHS", ",", "SL", ",", "", ")", ";", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "false", ")", ";", "}", "if", "(", "numBitsSigned", "(", "MulLHS", ",", "DAG", ")", "<", "", "&&", "numBitsSigned", "(", "MulRHS", ",", "DAG", ")", "<", "", ")", "{", "MulLHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "MulLHS", ",", "SL", ",", "", ")", ";", "MulRHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "MulRHS", ",", "SL", ",", "", ")", ";", "AddRHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "AddRHS", ",", "SL", ",", "", ")", ";", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "true", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "SDValue", "V", "=", "reassociateScalarOps", "(", "N", ",", "DAG", ")", ")", "{", "return", "V", ";", "}", "if", "(", "VT", "!=", "", "||", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "Opc", "=", "RHS", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "auto", "Cond", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isBoolSGPR", "(", "Cond", ")", ")", "break", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "Cond", "}", ";", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VTList", ",", "Args", ")", ";", "}", "case", "", ":", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", "||", "C", "->", "getZExtValue", "(", ")", "!=", "", ")", "break", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "RHS", ".", "getOperand", "(", "", ")", ",", "RHS", ".", "getOperand", "(", "", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "RHS", "->", "getVTList", "(", ")", ",", "Args", ")", ";"], "File": "SIISelLowering103", "Func": "performAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53255, "Length": 388, "Cover_Rate": 0.6129541864139021} {"Template_token": ["", "const", "APFloat", "&", "F", "=", "CSrc", "->", "getValueAPF", "(", ")", ";", "APFloat", "Zero", "=", "APFloat", "::", "getZero", "(", "F", ".", "getSemantics", "(", ")", ")", ";", "APFloat", "::", "cmpResult", "Cmp0", "=", "F", ".", "compare", "(", "Zero", ")", ";", "if", "(", "Cmp0", "==", "APFloat", "::", "cmpLessThan", "||", "(", "Cmp0", "==", "APFloat", "::", "cmpUnordered", "&&", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getMode", "(", ")", ".", "DX10Clamp", ")", ")", "{", "return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "Zero", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ";", "}", "APFloat", "One", "(", "F", ".", "getSemantics", "(", ")", ",", "", ")", ";", "APFloat", "::", "cmpResult", "Cmp1", "=", "F", ".", "compare", "(", "One", ")", ";"], "ground_truth": ["if", "(", "Cmp1", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "One", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ";"], "File": "SIISelLowering103", "Func": "performClampCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53256, "Length": 146, "Cover_Rate": 0.6952380952380952} {"Template_token": ["", "const", "APFloat", "&", "F", "=", "CSrc", "->", "getValueAPF", "(", ")", ";", "APFloat", "Zero", "=", "APFloat", "::", "getZero", "(", "F", ".", "getSemantics", "(", ")", ")", ";", "APFloat", "::", "cmpResult", "Cmp0", "=", "F", ".", "compare", "(", "Zero", ")", ";", "if", "(", "Cmp0", "==", "APFloat", "::", "cmpLessThan", "||", "(", "Cmp0", "==", "APFloat", "::", "cmpUnordered", "&&", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getMode", "(", ")", ".", "DX10Clamp", ")", ")", "{"], "ground_truth": ["return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "Zero", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ";"], "File": "SIISelLowering103", "Func": "performClampCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53257, "Length": 91, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performCvtF32UByteNCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "Offset", "=", "N", "->", "getOpcode", "(", ")", "-", "", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Srl", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Srl", ".", "getOpcode", "(", ")", "==", "", ")", "Srl", "=", "Srl", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Srl", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "SIISelLowering103", "Func": "performCvtF32UByteNCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53258, "Length": 90, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSignExtendInRegCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performRcpCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performCvtPkRTZCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClampCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "EltVT", "==", "", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Ext", ")", ";", "}", "break", ";", "}", "case", "", ":", "return", "performExtractVectorEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performInsertVectorEltCombine", "(", "N", ",", "DCI", ")", ";", "}"], "ground_truth": ["return", "TargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";"], "File": "SIISelLowering103", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53259, "Length": 380, "Cover_Rate": 0.48346055979643765} {"Template_token": ["", "SDValue", "Vec2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp1", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp2", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAAcc", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "FMAOp1", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "FMAOp2", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec3", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Vec4", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";", "SDValue", "Idx2", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "if", "(", "Idx1", "!=", "Op2", ".", "getOperand", "(", "", ")", "||", "Idx2", "!=", "FMAOp2", ".", "getOperand", "(", "", ")", "||", "Idx1", "==", "Idx2", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Vec1", "==", "Vec2", "||", "Vec3", "==", "Vec4", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Vec1", ".", "getValueType", "(", ")", "!=", "", "||", "Vec2", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "Vec1", "==", "Vec3", "&&", "Vec2", "==", "Vec4", ")", "||", "(", "Vec1", "==", "Vec4", "&&", "Vec2", "==", "Vec3", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec1", ",", "Vec2", ",", "FMAAcc", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "performFMACombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53260, "Length": 255, "Cover_Rate": 0.49038461538461536} {"Template_token": ["", "SDValue", "Var", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "DAG", ".", "isKnownNeverSNaN", "(", "Var", ")", ")", "return", "SDValue", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "if", "(", "(", "!", "K0", "->", "hasOneUse", "(", ")", "||", "TII", "->", "isInlineConstant", "(", "K0", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ")", ")", "&&", "(", "!", "K1", "->", "hasOneUse", "(", ")", "||", "TII", "->", "isInlineConstant", "(", "K1", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "K0", "->", "getValueType", "(", "", ")", ",", "Var", ",", "SDValue", "(", "K0", ",", "", ")", ",", "SDValue", "(", "K1", ",", "", ")", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53261, "Length": 130, "Cover_Rate": 0.3869047619047619} {"Template_token": ["", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", "||", "!", "C", "->", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ".", "getOperand", "(", "", ")", ",", "RHS", ",", "LHS", ".", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "LHS", "->", "getVTList", "(", ")", ",", "Args", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "performSubCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53262, "Length": 95, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", "||", "!", "C", "->", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDValue", "Args", "[", "]", "=", "{", "LHS", ".", "getOperand", "(", "", ")", ",", "RHS", ",", "LHS", ".", "getOperand", "(", "", ")", "}", ";"], "File": "SIISelLowering103", "Func": "performSubCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53263, "Length": 104, "Cover_Rate": 0.6081871345029239} {"Template_token": ["", "SDValue", "Src0", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ",", "Src0", ".", "getNode", "(", ")", "->", "isDivergent", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}", "}", "else", "break", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Ops", "=", "{", "Src0", ",", "Src1", ",", "Src2", "}", ";"], "File": "SIISelLowering103", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53264, "Length": 251, "Cover_Rate": 0.5492341356673961} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "!=", "", "&&", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "Op0", "->", "isDivergent", "(", ")", "^", "Op1", "->", "isDivergent", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op0", "->", "isDivergent", "(", ")", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "Opc", "||", "!", "Op1", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op2", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "Op1", "->", "isDivergent", "(", ")", "^", "Op2", "->", "isDivergent", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "Op1", "->", "isDivergent", "(", ")", ")", "std", "::", "swap", "(", "Op1", ",", "Op2", ")", ";"], "File": "SIISelLowering103", "Func": "reassociateScalarOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53265, "Length": 173, "Cover_Rate": 0.6811023622047244} {"Template_token": ["", "if", "(", "Op1", "->", "isDivergent", "(", ")", ")", "std", "::", "swap", "(", "Op1", ",", "Op2", ")", ";", "if", "(", "DAG", ".", "isConstantIntBuildVectorOrConstantInt", "(", "Op0", ")", "||", "DAG", ".", "isConstantIntBuildVectorOrConstantInt", "(", "Op1", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Add1", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "Add1", ",", "Op2", ")", ";"], "File": "SIISelLowering103", "Func": "reassociateScalarOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53266, "Length": 78, "Cover_Rate": 0.30708661417322836} {"Template_token": ["", "case", "", ":", "return", "true", ";", "}", "}", "if", "(", "const", "ExtractValueInst", "*", "ExtValue", "=", "dyn_cast", "<", "ExtractValueInst", ">", "(", "V", ")", ")", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "ExtValue", "->", "getOperand", "(", "", ")", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "{", "ArrayRef", "<", "unsigned", ">", "Indices", "=", "ExtValue", "->", "getIndices", "(", ")", ";", "if", "(", "Indices", ".", "size", "(", ")", "==", "", "&&", "Indices", "[", "", "]", "==", "", ")", "{", "return", "true", ";", "}", "}", "}", "}", "}", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "{", "const", "RegisterInfo", "*", "RI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "ParseConstraints", "(", "MF", ".", "getDataLayout", "(", ")", ",", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "CS", ")", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "==", "InlineAsm", "::", "isOutput", ")", "{", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";"], "ground_truth": ["unsigned", "AssignedReg", ";"], "File": "SIISelLowering103", "Func": "requiresUniformRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53267, "Length": 206, "Cover_Rate": 0.5835694050991501} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "const", "TargetRegisterClass", "*", "IdxRC", "=", "MRI", ".", "getRegClass", "(", "Idx", "->", "getReg", "(", ")", ")", ";", "assert", "(", "Idx", "->", "getReg", "(", ")", "!=", "", ")", ";", "if", "(", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isSGPRClass", "(", "IdxRC", ")", ")", "return", "false", ";", "if", "(", "UseGPRIdxMode", ")", "{", "unsigned", "IdxMode", "=", "IsIndirectSrc", "?", "", "::", "SRC0_ENABLE", ":", "", "::", "DST_ENABLE", ";", "if", "(", "Offset", "==", "", ")", "{", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "*", "Idx", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "}", "else", "{"], "ground_truth": ["unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "SIISelLowering103", "Func": "setM0ToIndexFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53268, "Length": 151, "Cover_Rate": 0.4037433155080214} {"Template_token": ["", "return", "(", "GV", "->", "getValueType", "(", ")", "->", "isFunctionTy", "(", ")", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "&&", "!", "shouldEmitFixup", "(", "GV", ")", "&&", "!", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53269, "Length": 79, "Cover_Rate": 0.8681318681318682} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldEmitGOTReloc", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "return", "(", "GV", "->", "getValueType", "(", ")", "->", "isFunctionTy", "(", ")", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "&&", "!", "shouldEmitFixup", "(", "GV", ")", "&&", "!", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53270, "Length": 91, "Cover_Rate": 1.0} {"Template_token": ["", "return", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "Subtarget", "->", "hasLDSFPAtomics", "(", ")", ")", "?", "AtomicExpansionKind", "::", "None", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "default", ":", "break", ";", "}", "return", "TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "RMW", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53271, "Length": 38, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering103", "Func": "SubIdx2Lane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53273, "Length": 25, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "Unpacked", "&&", "LoadVT", ".", "isVector", "(", ")", ")", "{", "EquivLoadVT", "=", "LoadVT", ".", "isVector", "(", ")", "?", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "LoadVT", ".", "getVectorNumElements", "(", ")", ")", ":", "LoadVT", ";", "}", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "EquivLoadVT", ",", "", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getMemIntrinsicNode", "(", "IsIntrinsic", "?", "(", "unsigned", ")", "", ":", "Opcode", ",", "DL", ",", "VTList", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Unpacked", ")", "return", "Load", ";"], "File": "SIISelLowering105", "Func": "adjustLoadValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53274, "Length": 97, "Cover_Rate": 0.35018050541516244} {"Template_token": ["", "if", "(", "ST", "->", "supportsMinMaxDenormModes", "(", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "return", "true", ";", "return", "(", "MaxDepth", ">", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "ST", ",", "MaxDepth", "-", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "ST", ",", "MaxDepth", "-", "", ")", ";", "case", "", ":", "{", "auto", "F", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", "->", "getValueAPF", "(", ")", ";", "return", "!", "F", ".", "isDenormal", "(", ")", "&&", "!", "(", "F", ".", "isNaN", "(", ")", "&&", "F", ".", "isSignaling", "(", ")", ")", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering105", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53275, "Length": 126, "Cover_Rate": 0.34054054054054056} {"Template_token": ["", "return", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "!=", "", "||", "ST", "->", "hasFP16Denormals", "(", ")", ";", "case", "", ":", "case", "", ":", "return", "ST", "->", "hasFP16Denormals", "(", ")", ";", "case", "", ":", "case", "", ":", "return", "(", "MaxDepth", ">", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "ST", ",", "MaxDepth", "-", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Op", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "!=", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ST", "->", "supportsMinMaxDenormModes", "(", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "return", "true", ";", "return", "(", "MaxDepth", ">", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "ST", ",", "MaxDepth", "-", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "ST", ",", "MaxDepth", "-", "", ")", ";", "case", "", ":", "{"], "ground_truth": ["auto", "F", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", "->", "getValueAPF", "(", ")", ";"], "File": "SIISelLowering105", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53276, "Length": 199, "Cover_Rate": 0.5378378378378378} {"Template_token": ["", "EVT", "LoadVT", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "IsD16", "=", "LoadVT", ".", "getScalarType", "(", ")", "==", "", ";", "if", "(", "IsD16", ")", "return", "adjustLoadValueType", "(", "", ",", "M", ",", "DAG", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "IntVT", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "}", "case", "", ":", "{", "MemSDNode", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "EVT", "LoadVT", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "IsD16", "=", "LoadVT", ".", "getScalarType", "(", ")", "==", "", ";", "if", "(", "IsD16", ")", "{", "return", "adjustLoadValueType", "(", "", ",", "M", ",", "DAG", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "LoadVT", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["auto", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";"], "File": "SIISelLowering105", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53278, "Length": 318, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerDEBUGTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "splitUnaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "splitBinaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering105", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53279, "Length": 278, "Cover_Rate": 0.6361556064073226} {"Template_token": ["", "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "SDValue", "ReturnAddrReg", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "", ")", ";", "SDValue", "PhysReturnAddrReg", "=", "DAG", ".", "getRegister", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "PhysReturnAddrReg", ",", "ReturnAddrReg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "PhysReturnAddrReg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "SplitVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "I", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "&", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "I", ")", "{", "for", "(", ";", "*", "I", ";", "++", "I", ")", "{", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "", ")", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering105", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53281, "Length": 441, "Cover_Rate": 0.47419354838709676} {"Template_token": ["", "EVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "SVT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "SVT", "==", "", "&&", "!", "Subtarget", "->", "hasFP64Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "SVT", "==", "", "&&", "!", "Subtarget", "->", "hasFP16Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "isNaN", "(", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "APFloat", "CanonicalQNaN", "=", "APFloat", "::", "getQNaN", "(", "C", ".", "getSemantics", "(", ")", ")", ";", "if", "(", "C", ".", "isSignaling", "(", ")", ")", "{", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "bitcastToAPInt", "(", ")", "!=", "CanonicalQNaN", ".", "bitcastToAPInt", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering105", "Func": "performFCanonicalizeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53282, "Length": 182, "Cover_Rate": 0.4538653366583541} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performFMACombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDLInsts", "(", ")", "||", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op2", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "FMA", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "FMA", ".", "getOpcode", "(", ")", "!=", "", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&", "FMA", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "{", "Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "Op2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Idx1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Vec2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp1", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp2", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAAcc", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "FMAOp1", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "FMAOp2", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec3", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Vec4", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";", "SDValue", "Idx2", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "if", "(", "Idx1", "!=", "Op2", ".", "getOperand", "(", "", ")", "||", "Idx2", "!=", "FMAOp2", ".", "getOperand", "(", "", ")", "||", "Idx1", "==", "Idx2", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Vec1", "==", "Vec2", "||", "Vec3", "==", "Vec4", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "Vec1", ".", "getValueType", "(", ")", "!=", "", "||", "Vec2", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering105", "Func": "performFMACombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53283, "Length": 430, "Cover_Rate": 0.8514851485148515} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDLInsts", "(", ")", "||", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op2", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "FMA", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "FMA", ".", "getOpcode", "(", ")", "!=", "", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&", "FMA", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "{", "Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "Op2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Idx1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Vec2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp1", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp2", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAAcc", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "FMAOp1", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "FMAOp2", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec3", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["SDValue", "Vec4", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";"], "File": "SIISelLowering105", "Func": "performFMACombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53284, "Length": 338, "Cover_Rate": 0.6693069306930693} {"Template_token": ["", "if", "(", "!", "K0", ")", "return", "SDValue", "(", ")", ";", "APFloat", "::", "cmpResult", "Cmp", "=", "K0", "->", "getValueAPF", "(", ")", ".", "compare", "(", "K1", "->", "getValueAPF", "(", ")", ")", ";", "if", "(", "Cmp", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", "{", "if", "(", "K1", "->", "isExactlyValue", "(", "", ")", "&&", "K0", "->", "isExactlyValue", "(", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "{", "SDValue", "Var", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isKnownNeverSNan", "(", "DAG", ",", "Var", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "K0", "->", "getValueType", "(", "", ")", ",", "Var", ",", "SDValue", "(", "K0", ",", "", ")", ",", "SDValue", "(", "K1", ",", "", ")", ")", ";"], "File": "SIISelLowering105", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53285, "Length": 174, "Cover_Rate": 0.7131147540983607} {"Template_token": ["", "if", "(", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "{", "SDValue", "Var", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isKnownNeverSNan", "(", "DAG", ",", "Var", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "K0", "->", "getValueType", "(", "", ")", ",", "Var", ",", "SDValue", "(", "K0", ",", "", ")", ",", "SDValue", "(", "K1", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering105", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53286, "Length": 78, "Cover_Rate": 0.319672131147541} {"Template_token": ["", "static", "void", "processShaderInputArgs", "(", "SmallVectorImpl", "<", "", ">", "&", "Splits", ",", "CallingConv", "::", "ID", "CallConv", ",", "ArrayRef", "<", "", ">", "Ins", ",", "BitVector", "&", "Skipped", ",", "FunctionType", "*", "FType", ",", "MachineFunctionInfo", "*", "Info", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Ins", ".", "size", "(", ")", ",", "PnputNum", "=", "", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "", "*", "Arg", "=", "&", "Ins", "[", "I", "]", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "_PS", "&&", "!", "Arg", "->", "Flags", ".", "isInReg", "(", ")", "&&", "!", "Arg", "->", "Flags", ".", "isByVal", "(", ")", "&&", "PnputNum", "<=", "", ")", "{", "bool", "SkipArg", "=", "!", "Arg", "->", "Used", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "Arg", "->", "Flags", ".", "isSplit", "(", ")", ")", "{", "while", "(", "!", "Arg", "->", "Flags", ".", "isSplitEnd", "(", ")", ")", "{", "assert", "(", "!", "Arg", "->", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "if", "(", "!", "SkipArg", ")", "Splits", ".", "push_back", "(", "*", "Arg", ")", ";", "Arg", "=", "&", "Ins", "[", "++", "I", "]", ";", "}", "}", "if", "(", "SkipArg", ")", "{", "Skipped", ".", "set", "(", "Arg", "->", "getOrigArgIndex", "(", ")", ")", ";", "++", "PnputNum", ";", "continue", ";", "}", "Info", "->", "markPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "Arg", "->", "Used", ")", "Info", "->", "markPnputEnabled", "(", "PnputNum", ")", ";", "++", "PnputNum", ";"], "ground_truth": ["}"], "File": "SIISelLowering105", "Func": "processShaderInputArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53287, "Length": 227, "Cover_Rate": 0.6579710144927536} {"Template_token": ["", "case", "", ":", "{", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "Opcode", ";", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "Opcode", "=", "", ";", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cvt", ")", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "SDValue", "Res", "=", "LowerINTRINC_W_CHAIN", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ")", "{", "Results", ".", "push_back", "(", "Res", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "}", "break", ";", "}", "case", "", ":", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "EVT", "SelectVT", "=", "NewVT", ";", "if", "(", "NewVT", ".", "bitsLT", "(", "", ")", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "RHS", ")", ";", "SelectVT", "=", "", ";", "}", "SDValue", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SelectVT", ",", "N", "->", "getOperand", "(", "", ")", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "NewVT", "!=", "SelectVT", ")", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "NewSelect", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewSelect", ")", ")", ";", "return", ";", "}", "case", "", ":", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "break", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BC", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ")", ")", ";", "return", ";", "}", "case", "", ":", "{"], "ground_truth": ["if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "break", ";"], "File": "SIISelLowering105", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53288, "Length": 463, "Cover_Rate": 0.5447058823529412} {"Template_token": ["", "TII", "->", "legalizeOperandsVOP3", "(", "MRI", ",", "MI", ")", ";", "if", "(", "const", "MCOperandInfo", "*", "OpInfo", "=", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "I", ":", "{", "", "(", "Opc", ",", "", "::", "src0", ")", ",", "", "(", "Opc", ",", "", "::", "src1", ")", "}", ")", "{", "if", "(", "I", "==", "-", "", ")", "break", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "(", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "", "&&", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "", ")", "||", "!", "Register", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", "||", "!", "TRI", "->", "isAGPR", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "Src", "=", "MRI", ".", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Src", "||", "!", "Src", "->", "isCopy", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ";", "auto", "*", "NewRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "RC", ")", ";", "MRI", ".", "setRegClass", "(", "Op", ".", "getReg", "(", ")", ",", "NewRC", ")", ";", "}", "}", "return", ";", "}"], "ground_truth": ["int", "NoRetAtomicOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "SIISelLowering106", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53289, "Length": 251, "Cover_Rate": 0.5196687370600414} {"Template_token": ["", "void", "TargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "TII", "->", "isVOP3", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "TII", "->", "legalizeOperandsVOP3", "(", "MRI", ",", "MI", ")", ";", "if", "(", "const", "MCOperandInfo", "*", "OpInfo", "=", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "I", ":", "{", "", "(", "Opc", ",", "", "::", "src0", ")", ",", "", "(", "Opc", ",", "", "::", "src1", ")", "}", ")", "{", "if", "(", "I", "==", "-", "", ")", "break", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "(", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "", "&&", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "", ")", "||", "!", "Register", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", "||", "!", "TRI", "->", "isAGPR", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "Src", "=", "MRI", ".", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Src", "||", "!", "Src", "->", "isCopy", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ";", "auto", "*", "NewRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "RC", ")", ";", "MRI", ".", "setRegClass", "(", "Op", ".", "getReg", "(", ")", ",", "NewRC", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53290, "Length": 295, "Cover_Rate": 0.6107660455486542} {"Template_token": ["", "}", "if", "(", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "{", "Register", "Reg", "=", "", ";", "MRI", ".", "setType", "(", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ",", "S32", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDZ", "(", ")", ")", "{", "Register", "Reg", "=", "", ";", "MRI", ".", "setType", "(", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ",", "S32", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "Info", ".", "setWorkItemIDZ", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "allocateSpecialEntryInputVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53291, "Length": 104, "Cover_Rate": 0.4928909952606635} {"Template_token": ["", "void", "TargetLowering", "::", "allocateSpecialInputSGPRs", "(", "CCState", "&", "CCInfo", ",", "MachineFunction", "&", "MF", ",", "const", "RegisterInfo", "&", "TRI", ",", "MachineFunctionInfo", "&", "Info", ")", "const", "{", "auto", "&", "ArgInfo", "=", "Info", ".", "getArgInfo", "(", ")", ";", "if", "(", "Info", ".", "hasDispatchPtr", "(", ")", ")", "ArgInfo", ".", "DispatchPtr", "=", "allocateSGPR64Input", "(", "CCInfo", ")", ";", "if", "(", "Info", ".", "hasQueuePtr", "(", ")", ")", "ArgInfo", ".", "QueuePtr", "=", "allocateSGPR64Input", "(", "CCInfo", ")", ";", "if", "(", "Info", ".", "hasKernargSegmentPtr", "(", ")", ")", "ArgInfo", ".", "KernargSegmentPtr", "=", "allocateSGPR64Input", "(", "CCInfo", ")", ";", "if", "(", "Info", ".", "hasDispatchID", "(", ")", ")", "ArgInfo", ".", "DispatchID", "=", "allocateSGPR64Input", "(", "CCInfo", ")", ";", "if", "(", "Info", ".", "hasWorkGroupIDX", "(", ")", ")", "ArgInfo", ".", "WorkGroupIDX", "=", "allocateSGPR32Input", "(", "CCInfo", ")", ";"], "ground_truth": ["if", "(", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "ArgInfo", ".", "WorkGroupIDY", "=", "allocateSGPR32Input", "(", "CCInfo", ")", ";"], "File": "SIISelLowering106", "Func": "allocateSpecialInputSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53292, "Length": 136, "Cover_Rate": 0.7953216374269005} {"Template_token": ["", "Arg", "=", "allocateVGPR32Input", "(", "CCInfo", ",", "Mask", "<<", "", ",", "Arg", ")", ";", "Info", ".", "setWorkItemIDY", "(", "Arg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDZ", "(", ")", ")", "Info", ".", "setWorkItemIDZ", "(", "allocateVGPR32Input", "(", "CCInfo", ",", "Mask", "<<", "", ",", "Arg", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "allocateSpecialInputVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53293, "Length": 46, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "ArgDescriptor", "Arg", ";", "if", "(", "Info", ".", "hasWorkItemIDX", "(", ")", ")", "{", "Arg", "=", "allocateVGPR32Input", "(", "CCInfo", ",", "Mask", ")", ";", "Info", ".", "setWorkItemIDX", "(", "Arg", ")", ";", "}"], "ground_truth": ["if", "(", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "{"], "File": "SIISelLowering106", "Func": "allocateSpecialInputVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53294, "Length": 38, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDY", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupIDZ", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDZ", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "allocateSystemSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53295, "Length": 90, "Cover_Rate": 0.3474903474903475} {"Template_token": ["", "static", "ArgDescriptor", "allocateVGPR32Input", "(", "CCState", "&", "CCInfo", ",", "unsigned", "Mask", "=", "~", "", ",", "ArgDescriptor", "Arg", "=", "ArgDescriptor", "(", ")", ")", "{", "if", "(", "Arg", ".", "isSet", "(", ")", ")", "return", "ArgDescriptor", "::", "createArg", "(", "Arg", ",", "Mask", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "ArgVGPRs", "=", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "", ")", ";", "unsigned", "RegIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgVGPRs", ")", ";", "if", "(", "RegIdx", "==", "ArgVGPRs", ".", "size", "(", ")", ")", "{", "int64_t", "Offset", "=", "CCInfo", ".", "AllocateStack", "(", "", ",", "", ")", ";", "return", "ArgDescriptor", "::", "createStack", "(", "Offset", ",", "Mask", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "allocateVGPR32Input", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53296, "Length": 101, "Cover_Rate": 0.5519125683060109} {"Template_token": ["", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "VT", "==", "", "||", "(", "VT", "!=", "", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "", "&&", "VT", ".", "getStoreSize", "(", ")", ">", "", ")", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53297, "Length": 42, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "}", "if", "(", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", "&&", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", ")", "{", "bool", "AlignedBy4", "=", "Align", ">=", "", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccess", "(", ")", ")", "{", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "(", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "?", "(", "Align", "%", "", "==", "", ")", ":", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53298, "Length": 87, "Cover_Rate": 0.45549738219895286} {"Template_token": ["", "SDValue", "PtrLo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "GAFlags", ")", ";", "SDValue", "PtrHi", ";", "if", "(", "GAFlags", "==", "InstrInfo", "::", "MO_NONE", ")", "{", "PtrHi", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "PtrHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "GAFlags", "+", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53299, "Length": 70, "Cover_Rate": 0.5511811023622047} {"Template_token": ["", "static", "SDValue", "buildPCRelGlobalAddress", "(", "SelectionDAG", "&", "DAG", ",", "const", "GlobalValue", "*", "GV", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "Offset", ",", "EVT", "PtrVT", ",", "unsigned", "GAFlags", "=", "InstrInfo", "::", "MO_NONE", ")", "{", "SDValue", "PtrLo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "GAFlags", ")", ";", "SDValue", "PtrHi", ";", "if", "(", "GAFlags", "==", "InstrInfo", "::", "MO_NONE", ")", "{", "PtrHi", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "PtrHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "GAFlags", "+", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53300, "Length": 102, "Cover_Rate": 0.8031496062992126} {"Template_token": ["", "unsigned", "MaxPrivateBits", "=", "", "*", "getSubtarget", "(", ")", "->", "getMaxPrivateElementSize", "(", ")", ";", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxPrivateBits", ")", ";"], "ground_truth": ["}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{"], "File": "SIISelLowering106", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53301, "Length": 41, "Cover_Rate": 0.35344827586206895} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "add", "(", "*", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "TII", "->", "get", "(", "getMOVRELDPseudo", "(", "TRI", ",", "VecRC", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ")", ".", "add", "(", "*", "Val", ")", ".", "addImm", "(", "SubReg", "-", "", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "Val", "->", "isReg", "(", ")", ")", "MRI", ".", "clearKillFlags", "(", "Val", "->", "getReg", "(", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "VecRC", ")", ";"], "ground_truth": ["auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "SrcVec", "->", "getReg", "(", ")", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "false", ")", ";"], "File": "SIISelLowering106", "Func": "emitIndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53302, "Length": 249, "Cover_Rate": 0.33422818791946307} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "Register", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "InitReg", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering106", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53303, "Length": 308, "Cover_Rate": 0.5539568345323741} {"Template_token": ["", "Register", "CondReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolRC", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiReg", ")", ".", "addReg", "(", "InitReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "ResultReg", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiExec", ")", ".", "addReg", "(", "InitSaveExecReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "NewExec", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "IdxReg", ".", "isUndef", "(", ")", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CondReg", ")", ".", "addReg", "(", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "", ",", "IdxReg", ".", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "NewExec", ")", ".", "addReg", "(", "CondReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIISelLowering106", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53305, "Length": 205, "Cover_Rate": 0.3037037037037037} {"Template_token": ["", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";", "if", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getScratchRSrcReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getFrameOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", "!=", "", ")", "{", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "Info", "->", "limitOccupancy", "(", "MF", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", "&&", "!", "MF", ".", "empty", "(", ")", ")", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstNonDebugInstr", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "MBB", ":", "MF", ")", "{"], "File": "SIISelLowering106", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53306, "Length": 202, "Cover_Rate": 0.6102719033232629} {"Template_token": ["", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";", "if", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getScratchRSrcReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getFrameOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", "!=", "", ")", "{", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "Info", "->", "limitOccupancy", "(", "MF", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", "&&", "!", "MF", ".", "empty", "(", ")", ")", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstNonDebugInstr", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "MBB", ":", "MF", ")", "{"], "File": "SIISelLowering106", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53307, "Length": 202, "Cover_Rate": 0.6102719033232629} {"Template_token": ["", "}"], "ground_truth": ["return", "cast", "<", "ConstantSDNode", ">", "(", "VOffset", ")", "->", "getSExtValue", "(", ")", "+", "cast", "<", "ConstantSDNode", ">", "(", "SOffset", ")", "->", "getSExtValue", "(", ")", "+", "cast", "<", "ConstantSDNode", ">", "(", "Offset", ")", "->", "getSExtValue", "(", ")", ";"], "File": "SIISelLowering106", "Func": "getBufferOffsetForMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53308, "Length": 38, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "}", "return", "cast", "<", "ConstantSDNode", ">", "(", "VOffset", ")", "->", "getSExtValue", "(", ")", "+", "cast", "<", "ConstantSDNode", ">", "(", "SOffset", ")", "->", "getSExtValue", "(", ")", "+", "cast", "<", "ConstantSDNode", ">", "(", "Offset", ")", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "getBufferOffsetForMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53309, "Length": 39, "Cover_Rate": 0.31451612903225806} {"Template_token": ["", "default", ":", "break", ";", "case", "'s'", ":", "case", "'v'", ":", "case", "'a'", ":", "return", "C_RegisterClass", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "getConstraintType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53310, "Length": 27, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "if", "(", "NumElts", "!=", "", "&&", "VT", ".", "getScalarType", "(", ")", ".", "bitsLE", "(", "", ")", ")", "return", "VT", ".", "isPow2VectorType", "(", ")", "?", "TypeSplitVector", ":", "TypeWidenVector", ";", "return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "getPreferredVectorAction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53311, "Length": 37, "Cover_Rate": 0.6166666666666667} {"Template_token": ["", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["if", "(", "NumElts", "!=", "", "&&", "VT", ".", "getScalarType", "(", ")", ".", "bitsLE", "(", "", ")", ")", "return", "VT", ".", "isPow2VectorType", "(", ")", "?", "TypeSplitVector", ":", "TypeWidenVector", ";"], "File": "SIISelLowering106", "Func": "getPreferredVectorAction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53312, "Length": 37, "Cover_Rate": 0.6166666666666667} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "default", ":", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "case", "'s'", ":", "case", "'r'", ":", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "case", "", ":", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "}", "break", ";", "case", "'v'", ":", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "case", "", ":", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "}", "break", ";", "case", "'a'", ":", "if", "(", "!", "Subtarget", "->", "hasMAIInsts", "(", ")", ")", "break", ";", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "case", "", ":", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";"], "ground_truth": ["break", ";"], "File": "SIISelLowering106", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53313, "Length": 311, "Cover_Rate": 0.5280135823429541} {"Template_token": ["", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "SDValue", "EncodingImm", "=", "DAG", ".", "getTargetConstant", "(", "Encoding", ",", "DL", ",", "", ")", ";", "SDValue", "ApertureReg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "EncodingImm", ")", ",", "", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getTargetConstant", "(", "WidthM1", "+", "", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ApertureReg", ",", "ShiftAmount", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "SDValue", "Ptr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "QueuePtr", ",", "StructOffset", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "return", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "QueuePtr", ".", "getValue", "(", "", ")", ",", "Ptr", ",", "PtrInfo", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53314, "Length": 236, "Cover_Rate": 0.7444794952681388} {"Template_token": ["", "static", "const", "SDValue", "getSPDenormModeValue", "(", "int", "SPDenormMode", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ",", "const", "GCNSubtarget", "*", "ST", ")", "{", "assert", "(", "ST", "->", "hasDenormModeInst", "(", ")", "&&", "", ")", ";", "int", "DPDenormModeDefault", "=", "hasFP64FP16Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "ground_truth": ["int", "Mode", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault", "<<", "", ")", ";"], "File": "SIISelLowering106", "Func": "getSPDenormModeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53315, "Length": 61, "Cover_Rate": 0.8026315789473685} {"Template_token": ["", "int", "Mode", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault", "<<", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getTargetConstant", "(", "Mode", ",", "SL", ",", "", ")", ";"], "File": "SIISelLowering106", "Func": "getSPDenormModeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53316, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "if", "(", "RsrcIntr", "->", "IsImage", ")", "{", "Info", ".", "ptrVal", "=", "MFI", "->", "getImagePSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "RsrcIntr", "->", "RsrcArg", ")", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "}", "else", "{", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "RsrcIntr", "->", "RsrcArg", ")", ")", ";", "}", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MODereferenceable", ";", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "ReadOnly", ")", ")", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "Info", ".", "memVT", "==", "", ")", "{", "Info", ".", "memVT", "=", "memVTFromAggregate", "(", "CI", ".", "getType", "(", ")", ")", ";", "}", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "}", "else", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "WriteOnly", ")", ")", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "}", "else", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "}", "return", "true", ";", "}", "switch", "(", "IntrID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";"], "ground_truth": ["Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";"], "File": "SIISelLowering106", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53317, "Length": 329, "Cover_Rate": 0.3511205976520811} {"Template_token": ["", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "}", "else", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "}", "return", "true", ";", "}", "switch", "(", "IntrID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Vol", "||", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering106", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53318, "Length": 398, "Cover_Rate": 0.4247598719316969} {"Template_token": ["", "RegisterVT", "=", "", ";", "IntermediateVT", "=", "RegisterVT", ";", "NumIntermediates", "=", "NumElts", "*", "(", "(", "Size", "+", "", ")", "/", "", ")", ";", "return", "NumIntermediates", ";", "}", "if", "(", "Size", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "{", "RegisterVT", "=", "VT", ".", "isInteger", "(", ")", "?", "", ":", "", ";", "IntermediateVT", "=", "RegisterVT", ";", "NumIntermediates", "=", "(", "NumElts", "+", "", ")", "/", "", ";"], "ground_truth": ["return", "NumIntermediates", ";"], "File": "SIISelLowering106", "Func": "getVectorTypeBreakdownForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53319, "Length": 68, "Cover_Rate": 0.33663366336633666} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT", "&", "RegisterVT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "_KERNEL", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "unsigned", "Size", "=", "ScalarVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "", ")", "{", "RegisterVT", "=", "ScalarVT", ".", "getSimpleVT", "(", ")", ";", "IntermediateVT", "=", "RegisterVT", ";", "NumIntermediates", "=", "NumElts", ";", "return", "NumIntermediates", ";", "}", "if", "(", "Size", ">", "", ")", "{", "RegisterVT", "=", "", ";", "IntermediateVT", "=", "RegisterVT", ";", "NumIntermediates", "=", "NumElts", "*", "(", "(", "Size", "+", "", ")", "/", "", ")", ";", "return", "NumIntermediates", ";", "}", "if", "(", "Size", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "{", "RegisterVT", "=", "VT", ".", "isInteger", "(", ")", "?", "", ":", "", ";", "IntermediateVT", "=", "RegisterVT", ";", "NumIntermediates", "=", "(", "NumElts", "+", "", ")", "/", "", ";"], "ground_truth": ["return", "NumIntermediates", ";"], "File": "SIISelLowering106", "Func": "getVectorTypeBreakdownForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53320, "Length": 175, "Cover_Rate": 0.8663366336633663} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "Info", "->", "getMode", "(", ")", ".", "FP32Denormals", ";"], "File": "SIISelLowering106", "Func": "hasFP32Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53321, "Length": 23, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "Info", "->", "getMode", "(", ")", ".", "FP32Denormals", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "hasFP32Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53322, "Length": 24, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "static", "bool", "hasFP64FP16Denormals", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "Info", "->", "getMode", "(", ")", ".", "FP64FP16Denormals", ";"], "File": "SIISelLowering106", "Func": "hasFP64FP16Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53323, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "static", "bool", "hasFP64FP16Denormals", "(", "const", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "File": "SIISelLowering106", "Func": "hasFP64FP16Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53324, "Length": 24, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "!", "hasFP32Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "", ")", "{"], "File": "SIISelLowering106", "Func": "isFMADLegalForFAddFSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53325, "Length": 24, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", ")", "return", "!", "hasFP32Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "", ")", "{"], "File": "SIISelLowering106", "Func": "isFMADLegalForFAddFSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53326, "Length": 34, "Cover_Rate": 0.44155844155844154} {"Template_token": ["", "case", "", ":", "{", "if", "(", "hasFP32Denormals", "(", "MF", ")", ")", "return", "Subtarget", "->", "hasFastFMAF32", "(", ")", "||", "Subtarget", "->", "hasDLInsts", "(", ")", ";", "return", "Subtarget", "->", "hasFastFMAF32", "(", ")", "&&", "Subtarget", "->", "hasDLInsts", "(", ")", ";", "}", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "hasFP64FP16Denormals", "(", "MF", ")", ";"], "ground_truth": ["default", ":"], "File": "SIISelLowering106", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53327, "Length": 61, "Cover_Rate": 0.5648148148148148} {"Template_token": ["", "if", "(", "hasFP32Denormals", "(", "MF", ")", ")", "return", "Subtarget", "->", "hasFastFMAF32", "(", ")", "||", "Subtarget", "->", "hasDLInsts", "(", ")", ";", "return", "Subtarget", "->", "hasFastFMAF32", "(", ")", "&&", "Subtarget", "->", "hasDLInsts", "(", ")", ";", "}", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "hasFP64FP16Denormals", "(", "MF", ")", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53328, "Length": 60, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "SrcAS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "true", ";", "return", "isNoopAddrSpaceCast", "(", "SrcAS", ",", "DestAS", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "isFreeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53330, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "}", "return", "AM", ".", "Scale", "==", "", "&&", "(", "AM", ".", "BaseOffs", "==", "", "||", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "isLegalFLATOffset", "(", "AM", ".", "BaseOffs", ",", "AS", "::", "FLAT_ADDRESS", ",", "false", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "isLegalFlatAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53331, "Length": 36, "Cover_Rate": 0.5070422535211268} {"Template_token": ["", "bool", "TargetLowering", "::", "isLegalFlatAddressingMode", "(", "const", "AddrMode", "&", "AM", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasFlatInstOffsets", "(", ")", ")", "{"], "ground_truth": ["return", "AM", ".", "BaseOffs", "==", "", "&&", "AM", ".", "Scale", "==", "", ";"], "File": "SIISelLowering106", "Func": "isLegalFlatAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53332, "Length": 35, "Cover_Rate": 0.49295774647887325} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasFlatGlobalInsts", "(", ")", ")", "return", "AM", ".", "Scale", "==", "", "&&", "(", "AM", ".", "BaseOffs", "==", "", "||", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "isLegalFLATOffset", "(", "AM", ".", "BaseOffs", ",", "AS", "::", "GLOBAL_ADDRESS", ",", "true", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "hasAddr64", "(", ")", "||", "Subtarget", "->", "useFlatForGlobal", "(", ")", ")", "{", "return", "isLegalFlatAddressingMode", "(", "AM", ")", ";", "}"], "ground_truth": ["return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";"], "File": "SIISelLowering106", "Func": "isLegalGlobalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53333, "Length": 71, "Cover_Rate": 0.8452380952380952} {"Template_token": ["", "case", "", ":", "{", "const", "RegisterSDNode", "*", "R", "=", "cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "const", "MachineFunction", "*", "MF", "=", "FLI", "->", "MF", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";"], "ground_truth": ["if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{"], "File": "SIISelLowering106", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53334, "Length": 110, "Cover_Rate": 0.3151862464183381} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "TmpExec", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "Exec", ")", ";", "MachineBasicBlock", "*", "LoopBB", ";", "MachineBasicBlock", "*", "RemainderBB", ";", "std", "::", "tie", "(", "LoopBB", ",", "RemainderBB", ")", "=", "splitBlockForLoop", "(", "MI", ",", "MBB", ",", "false", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "auto", "InsPt", "=", "emitLoadM0FromVGPRLoop", "(", "TII", ",", "MRI", ",", "MBB", ",", "*", "LoopBB", ",", "DL", ",", "*", "Idx", ",", "InitResultReg", ",", "DstReg", ",", "PhiReg", ",", "TmpExec", ",", "Offset", ",", "UseGPRIdxMode", ",", "IsIndirectSrc", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "First", "=", "RemainderBB", "->", "begin", "(", ")", ";"], "File": "SIISelLowering106", "Func": "loadM0FromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53335, "Length": 130, "Cover_Rate": 0.38011695906432746} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "TmpExec", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "Exec", ")", ";", "MachineBasicBlock", "*", "LoopBB", ";", "MachineBasicBlock", "*", "RemainderBB", ";", "std", "::", "tie", "(", "LoopBB", ",", "RemainderBB", ")", "=", "splitBlockForLoop", "(", "MI", ",", "MBB", ",", "false", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "auto", "InsPt", "=", "emitLoadM0FromVGPRLoop", "(", "TII", ",", "MRI", ",", "MBB", ",", "*", "LoopBB", ",", "DL", ",", "*", "Idx", ",", "InitResultReg", ",", "DstReg", ",", "PhiReg", ",", "TmpExec", ",", "Offset", ",", "UseGPRIdxMode", ",", "IsIndirectSrc", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "RemainderBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "RemainderBB", ",", "First", ",", "DL", ",", "TII", "->", "get", "(", "MovExecOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "ground_truth": ["return", "InsPt", ";"], "File": "SIISelLowering106", "Func": "loadM0FromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53336, "Length": 157, "Cover_Rate": 0.4590643274853801} {"Template_token": ["", "if", "(", "!", "Unsafe", "&&", "VT", "==", "", "&&", "hasFP32Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "Unsafe", "||", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "FNegRHS", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53339, "Length": 148, "Cover_Rate": 0.5034013605442177} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerFastUnsafeFDIV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "SDNodeFlags", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", "||", "Flags", ".", "hasAllowReciprocal", "(", ")", ";", "if", "(", "!", "Unsafe", "&&", "VT", "==", "", "&&", "hasFP32Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "Unsafe", "||", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{"], "ground_truth": ["SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";"], "File": "SIISelLowering106", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53340, "Length": 211, "Cover_Rate": 0.717687074829932} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "const", "auto", "*", "CD", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "int", "CondCode", "=", "CD", "->", "getSExtValue", "(", ")", ";", "if", "(", "CondCode", "<", "FCmpInst", "::", "Predicate", "::", "FIRST_FCMP_PREDICATE", "||", "CondCode", ">", "FCmpInst", "::", "Predicate", "::", "LAST_FCMP_PREDICATE", ")", "{", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "}", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "CmpVT", "=", "Src0", ".", "getValueType", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "CmpVT", "==", "", "&&", "!", "TLI", ".", "isTypeLegal", "(", "CmpVT", ")", ")", "{"], "ground_truth": ["Src0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src0", ")", ";"], "File": "SIISelLowering106", "Func": "lowerFCMPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53341, "Length": 130, "Cover_Rate": 0.4626334519572954} {"Template_token": ["", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Rcp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Rcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Rcp", ",", "Fma0", ",", "Rcp", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Fma1", ",", "One", ")", ";", "SDValue", "DivScale1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "X", ",", "Y", ",", "X", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma1", ",", "Fma2", ",", "Fma1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale1", ",", "Fma3", ")", ";", "SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ")", ";", "SDValue", "Scale", ";", "if", "(", "!", "Subtarget", "->", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "const", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "NumBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "X", ")", ";", "SDValue", "DenBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Y", ")", ";", "SDValue", "Scale0BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Scale1BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale1", ")", ";", "SDValue", "NumHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NumBC", ",", "Hi", ")", ";", "SDValue", "DenHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DenBC", ",", "Hi", ")", ";", "SDValue", "Scale0Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Scale0BC", ",", "Hi", ")", ";", "SDValue", "Scale1Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Scale1BC", ",", "Hi", ")", ";", "SDValue", "CmpDen", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "DenHi", ",", "Scale0Hi", ",", "", ")", ";", "SDValue", "CmpNum", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "NumHi", ",", "Scale1Hi", ",", "", ")", ";", "Scale", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "CmpNum", ",", "CmpDen", ")", ";", "}", "else", "{", "Scale", "=", "DivScale1", ".", "getValue", "(", "", ")", ";", "}"], "ground_truth": ["SDValue", "Fmas", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma4", ",", "Fma3", ",", "Mul", ",", "Scale", ")", ";"], "File": "SIISelLowering106", "Func": "LowerFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53342, "Length": 422, "Cover_Rate": 0.65527950310559} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "GA", ")", ";", "}", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "", ",", "PtrVT", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "unsigned", "Align", "=", "DataLayout", ".", "getABITypeAlignment", "(", "PtrTy", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOTAddr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "SIISelLowering106", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53344, "Length": 186, "Cover_Rate": 0.49865951742627346} {"Template_token": ["", "int", "CondCode", "=", "CD", "->", "getSExtValue", "(", ")", ";", "if", "(", "CondCode", "<", "ICmpInst", "::", "Predicate", "::", "FIRST_ICMP_PREDICATE", "||", "CondCode", ">", "ICmpInst", "::", "Predicate", "::", "LAST_ICMP_PREDICATE", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "ICmpInst", "::", "Predicate", "IcInput", "=", "static_cast", "<", "ICmpInst", "::", "Predicate", ">", "(", "CondCode", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "CmpVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "if", "(", "CmpVT", "==", "", "&&", "!", "TLI", ".", "isTypeLegal", "(", "", ")", ")", "{", "unsigned", "PromoteOp", "=", "ICmpInst", "::", "isSigned", "(", "IcInput", ")", "?", "", ":", "", ";", "LHS", "=", "DAG", ".", "getNode", "(", "PromoteOp", ",", "DL", ",", "", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "PromoteOp", ",", "DL", ",", "", ",", "RHS", ")", ";", "}", "", "CCOpcode", "=", "getICmpCondCode", "(", "IcInput", ")", ";", "unsigned", "WavefrontSize", "=", "TLI", ".", "getSubtarget", "(", ")", "->", "getWavefrontSize", "(", ")", ";"], "ground_truth": ["EVT", "CCVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WavefrontSize", ")", ";"], "File": "SIISelLowering106", "Func": "lowerICMPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53345, "Length": 183, "Cover_Rate": 0.6203389830508474} {"Template_token": ["", "ArgVal", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "ArgVal", ",", "Signed", ",", "Arg", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "ArgVal", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "SL", ")", ";", "}", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["SDValue", "Val", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "Load", ",", "Signed", ",", "Arg", ")", ";"], "File": "SIISelLowering106", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53348, "Length": 101, "Cover_Rate": 0.30606060606060603} {"Template_token": ["", "}", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getBuildVector", "(", "MemVT", ",", "DL", ",", "Elts", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "*", "Load", "->", "getMemOperand", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "unsigned", "Alignment", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "Alignment", "<", "MemVT", ".", "getStoreSize", "(", ")", "&&", "MemVT", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "!", "Op", "->", "isDivergent", "(", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "!", "Op", "->", "isDivergent", "(", ")", "&&", "!", "Load", "->", "isVolatile", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{"], "File": "SIISelLowering106", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53349, "Length": 491, "Cover_Rate": 0.4790243902439024} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "SDValue", "Result", "=", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "(", "!", "Result", ".", "getNode", "(", ")", "||", "Result", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "", ")", "&&", "", ")", ";", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerDEBUGTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "splitUnaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "lowerFMINNUM_FMAXNUM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "splitTernaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "splitBinaryVectorOp", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53350, "Length": 422, "Cover_Rate": 0.82421875} {"Template_token": ["", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "I", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "&", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "I", ")", "{", "for", "(", ";", "*", "I", ";", "++", "I", ")", "{", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "", ")", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "}", "}"], "ground_truth": ["RetOps", "[", "", "]", "=", "Chain", ";"], "File": "SIISelLowering106", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53351, "Length": 233, "Cover_Rate": 0.3140161725067385} {"Template_token": ["", "if", "(", "!", "Offset", "->", "isDivergent", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Rsrc", ",", "Offset", ",", "GLC", ",", "DLC", ",", "}", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "{", "EVT", "WidenedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";", "auto", "WidenedOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "WidenedVT", ")", ",", "Ops", ",", "WidenedVT", ",", "MF", ".", "getMachineMemOperand", "(", "MMO", ",", "", ",", "WidenedVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "auto", "Subvector", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "WidenedOp", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "return", "Subvector", ";", "}", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "unsigned", "NumLoads", "=", "", ";", "MVT", "LoadVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "LoadVT", ".", "isVector", "(", ")", "?", "LoadVT", ".", "getVectorNumElements", "(", ")", ":", "", ";", "assert", "(", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "", "||", "LoadVT", ".", "getScalarType", "(", ")", "==", "", ")", ")", ";", "if", "(", "NumElts", "==", "", "||", "NumElts", "==", "", ")", "{", "NumLoads", "=", "NumElts", "/", "", ";", "LoadVT", "=", "", ";", "}", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "{", "LoadVT", ",", "", "}", ")", ";"], "ground_truth": ["unsigned", "CachePolicy", "=", "cast", "<", "ConstantSDNode", ">", "(", "GLC", ")", "->", "getZExtValue", "(", ")", ";"], "File": "SIISelLowering106", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53352, "Length": 277, "Cover_Rate": 0.46321070234113715} {"Template_token": ["", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "VT", "==", "", ")", "{", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "", ")", ";", "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "Store", "->", "getAlignment", "(", ")", "<", "VT", ".", "getStoreSize", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", "||", "NumElements", "==", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "useDS128", "(", ")", "&&", "Store", "->", "getAlignment", "(", ")", ">=", "", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "", "&&", "NumElements", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "Subtarget", "->", "hasUsableDSOffset", "(", ")", "&&", "NumElements", "==", "", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "", "&&", "Store", "->", "getAlignment", "(", ")", "<", "", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53353, "Length": 503, "Cover_Rate": 0.9454887218045113} {"Template_token": ["", "unsigned", "SpecialArgOffset", "=", "CCInfo", ".", "AllocateStack", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "", ")", ";", "SDValue", "ArgStore", "=", "storeStackInputValue", "(", "DAG", ",", "DL", ",", "Chain", ",", "InputReg", ",", "SpecialArgOffset", ")", ";", "MemOpChains", ".", "push_back", "(", "ArgStore", ")", ";", "}", "}", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", ".", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", ".", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", ".", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "return", ";", "const", "ArgDescriptor", "*", "IncomingArgX", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ".", "first", ";", "const", "ArgDescriptor", "*", "IncomingArgY", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ".", "first", ";", "const", "ArgDescriptor", "*", "IncomingArgZ", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ".", "first", ";", "SDValue", "InputReg", ";", "SDLoc", "SL", ";", "if", "(", "IncomingArgX", "&&", "!", "IncomingArgX", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", ".", "WorkItemIDX", ")", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgX", ")", ";", "if", "(", "IncomingArgY", "&&", "!", "IncomingArgY", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", ".", "WorkItemIDY", ")", "{", "SDValue", "Y", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgY", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Y", ",", "DAG", ".", "getShiftAmountConstant", "(", "", ",", "", ",", "SL", ")", ")", ";", "InputReg", "=", "InputReg", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InputReg", ",", "Y", ")", ":", "Y", ";", "}", "if", "(", "IncomingArgZ", "&&", "!", "IncomingArgZ", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", ".", "WorkItemIDZ", ")", "{", "SDValue", "Z", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgZ", ")", ";", "Z", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Z", ",", "DAG", ".", "getShiftAmountConstant", "(", "", ",", "", ",", "SL", ")", ")", ";", "InputReg", "=", "InputReg", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InputReg", ",", "Z", ")", ":", "Z", ";", "}", "if", "(", "!", "InputReg", ".", "getNode", "(", ")", ")", "{", "ArgDescriptor", "IncomingArg", "=", "ArgDescriptor", "::", "createArg", "(", "IncomingArgX", "?", "*", "IncomingArgX", ":", "IncomingArgY", "?", "*", "IncomingArgY", ":", "*", "IncomingArgZ", ",", "~", "", ")", ";", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "IncomingArg", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53354, "Length": 415, "Cover_Rate": 0.48088064889918886} {"Template_token": ["", "static", "void", "processShaderInputArgs", "(", "SmallVectorImpl", "<", "", ">", "&", "Splits", ",", "CallingConv", "::", "ID", "CallConv", ",", "ArrayRef", "<", "", ">", "Ins", ",", "BitVector", "&", "Skipped", ",", "FunctionType", "*", "FType", ",", "MachineFunctionInfo", "*", "Info", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Ins", ".", "size", "(", ")", ",", "PnputNum", "=", "", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "", "*", "Arg", "=", "&", "Ins", "[", "I", "]", ";", "assert", "(", "(", "!", "Arg", "->", "VT", ".", "isVector", "(", ")", "||", "Arg", "->", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "_PS", "&&", "!", "Arg", "->", "Flags", ".", "isInReg", "(", ")", "&&", "PnputNum", "<=", "", ")", "{", "bool", "SkipArg", "=", "!", "Arg", "->", "Used", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "Arg", "->", "Flags", ".", "isSplit", "(", ")", ")", "{", "while", "(", "!", "Arg", "->", "Flags", ".", "isSplitEnd", "(", ")", ")", "{", "assert", "(", "(", "!", "Arg", "->", "VT", ".", "isVector", "(", ")", "||", "Arg", "->", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "SkipArg", ")", "Splits", ".", "push_back", "(", "*", "Arg", ")", ";", "Arg", "=", "&", "Ins", "[", "++", "I", "]", ";", "}", "}", "if", "(", "SkipArg", ")", "{", "Skipped", ".", "set", "(", "Arg", "->", "getOrigArgIndex", "(", ")", ")", ";", "++", "PnputNum", ";"], "ground_truth": ["continue", ";"], "File": "SIISelLowering106", "Func": "processShaderInputArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53356, "Length": 231, "Cover_Rate": 0.8492647058823529} {"Template_token": ["", "}", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "SDValue", "Res", "=", "LowerINTRINC_W_CHAIN", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ")", "{", "if", "(", "Res", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Results", ".", "push_back", "(", "Res", ".", "getOperand", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "Results", ".", "push_back", "(", "Res", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "}", "return", ";", "}", "break", ";", "}", "case", "", ":", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "EVT", "SelectVT", "=", "NewVT", ";", "if", "(", "NewVT", ".", "bitsLT", "(", "", ")", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "RHS", ")", ";", "SelectVT", "=", "", ";", "}", "SDValue", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SelectVT", ",", "N", "->", "getOperand", "(", "", ")", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "NewVT", "!=", "SelectVT", ")", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "NewSelect", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewSelect", ")", ")", ";", "return", ";", "}", "case", "", ":", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "break", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BC", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Op", ")", ")", ";", "return", ";", "}"], "ground_truth": ["case", "", ":", "{"], "File": "SIISelLowering106", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53357, "Length": 381, "Cover_Rate": 0.4092373791621912} {"Template_token": ["", "if", "(", "isa", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "{", "const", "RegisterInfo", "*", "RI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "ParseConstraints", "(", "MF", ".", "getDataLayout", "(", ")", ",", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "CS", ")", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "==", "InlineAsm", "::", "isOutput", ")", "{", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "unsigned", "AssignedReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "AssignedReg", ",", "RC", ")", "=", "getRegForInlineAsmConstraint", "(", "RI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ";", "if", "(", "RC", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "AssignedReg", "!=", "", "&&", "RI", "->", "isSGPRReg", "(", "MRI", ",", "AssignedReg", ")", ")", "return", "true", ";", "else", "if", "(", "RI", "->", "isSGPRClass", "(", "RC", ")", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "requiresUniformRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53359, "Length": 161, "Cover_Rate": 0.4535211267605634} {"Template_token": ["", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "}", "if", "(", "ST", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "", ")", ")", "{", "Info", ".", "setStackPtrOffsetReg", "(", "", ")", ";", "}", "else", "{", "assert", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "for", "(", "unsigned", "Reg", ":", "", ")", "{", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "Info", ".", "setStackPtrOffsetReg", "(", "Reg", ")", ";", "break", ";", "}", "}", "if", "(", "Info", ".", "getStackPtrOffsetReg", "(", ")", "==", "", ")", "report_fatal_error", "(", "", ")", ";", "}", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{", "Info", ".", "setScratchWaveOffsetReg", "(", "", ")", ";", "Info", ".", "setFrameOffsetReg", "(", "", ")", ";", "}", "else", "{", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";"], "ground_truth": ["Info", ".", "setFrameOffsetReg", "(", "ReservedOffsetReg", ")", ";"], "File": "SIISelLowering106", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53360, "Length": 198, "Cover_Rate": 0.4593967517401392} {"Template_token": ["", "Offsets", "[", "", "]", "=", "DAG", ".", "getTargetConstant", "(", "ImmOffset", ",", "DL", ",", "", ")", ";", "return", "SOffset", "+", "ImmOffset", ";", "}", "}", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "CombinedOffset", ")", ")", "{", "SDValue", "N0", "=", "CombinedOffset", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "CombinedOffset", ".", "getOperand", "(", "", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "int", "Offset", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ",", "Align", ")", ")", "{", "Offsets", "[", "", "]", "=", "N0", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "SOffset", ",", "DL", ",", "", ")", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getTargetConstant", "(", "ImmOffset", ",", "DL", ",", "", ")", ";", "return", "", ";", "}", "}"], "ground_truth": ["Offsets", "[", "", "]", "=", "CombinedOffset", ";"], "File": "SIISelLowering106", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53361, "Length": 144, "Cover_Rate": 0.47840531561461797} {"Template_token": ["", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "*", "Idx", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "}", "else", "{", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Tmp", ")", ".", "add", "(", "*", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "}", "return", "true", ";", "}", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "add", "(", "*", "Idx", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering106", "Func": "setM0ToIndexFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53362, "Length": 173, "Cover_Rate": 0.4625668449197861} {"Template_token": ["", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "const", "TargetRegisterClass", "*", "IdxRC", "=", "MRI", ".", "getRegClass", "(", "Idx", "->", "getReg", "(", ")", ")", ";", "assert", "(", "Idx", "->", "getReg", "(", ")", "!=", "", ")", ";", "if", "(", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isSGPRClass", "(", "IdxRC", ")", ")", "return", "false", ";", "if", "(", "UseGPRIdxMode", ")", "{", "unsigned", "IdxMode", "=", "IsIndirectSrc", "?", "", "::", "SRC0_ENABLE", ":", "", "::", "DST_ENABLE", ";", "if", "(", "Offset", "==", "", ")", "{", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "*", "Idx", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "}", "else", "{", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Tmp", ")", ".", "add", "(", "*", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "IdxMode", ")", ";"], "File": "SIISelLowering106", "Func": "setM0ToIndexFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53363, "Length": 207, "Cover_Rate": 0.553475935828877} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldEmitGOTReloc", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{"], "ground_truth": ["return", "(", "GV", "->", "getValueType", "(", ")", "->", "isFunctionTy", "(", ")", "||", "GV", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "GV", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "GV", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "&&", "!", "shouldEmitFixup", "(", "GV", ")", "&&", "!", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "File": "SIISelLowering106", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53365, "Length": 78, "Cover_Rate": 0.9873417721518988} {"Template_token": ["", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "&&", "Subtarget", "->", "hasAtomicFaddInsts", "(", ")", ")", "{", "return", "RMW", "->", "use_empty", "(", ")", "?", "AtomicExpansionKind", "::", "None", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "return", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "Subtarget", "->", "hasLDSFPAtomics", "(", ")", ")", "?", "AtomicExpansionKind", "::", "None", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "SIISelLowering106", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53366, "Length": 59, "Cover_Rate": 0.4125874125874126} {"Template_token": ["", "SDValue", "Lo0", ",", "Hi0", ";", "std", "::", "tie", "(", "Lo0", ",", "Hi0", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDValue", "Lo1", ",", "Hi1", ";", "std", "::", "tie", "(", "Lo1", ",", "Hi1", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDValue", "Lo2", ",", "Hi2", ";", "std", "::", "tie", "(", "Lo2", ",", "Hi2", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Lo0", ".", "getValueType", "(", ")", ",", "Lo0", ",", "Lo1", ",", "Lo2", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Hi0", ".", "getValueType", "(", ")", ",", "Hi0", ",", "Hi1", ",", "Hi2", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "File": "SIISelLowering106", "Func": "splitTernaryVectorOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53367, "Length": 147, "Cover_Rate": 0.6805555555555556} {"Template_token": ["", "assert", "(", "VT", "==", "", "||", "VT", "==", "", ")", ";", "SDValue", "Lo0", ",", "Hi0", ";", "std", "::", "tie", "(", "Lo0", ",", "Hi0", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDValue", "Lo1", ",", "Hi1", ";", "std", "::", "tie", "(", "Lo1", ",", "Hi1", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDValue", "Lo2", ",", "Hi2", ";", "std", "::", "tie", "(", "Lo2", ",", "Hi2", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";"], "ground_truth": ["SDLoc", "SL", "(", "Op", ")", ";"], "File": "SIISelLowering106", "Func": "splitTernaryVectorOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53368, "Length": 98, "Cover_Rate": 0.4537037037037037} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src", ")", "->", "getReg", "(", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcReg", ",", "Offset", ")", ";", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", "EnableVGPRIndexMode", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "unsigned", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "InitReg", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering108", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53369, "Length": 463, "Cover_Rate": 0.8327338129496403} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "unsigned", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "InitReg", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SIISelLowering108", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53370, "Length": 206, "Cover_Rate": 0.37050359712230213} {"Template_token": ["", "const", "Subtarget", "*", "TargetLowering", "::", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";"], "ground_truth": ["}"], "File": "SIISelLowering108", "Func": "getSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53371, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "const", "Subtarget", "*", "TargetLowering", "::", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";"], "ground_truth": ["}"], "File": "SIISelLowering108", "Func": "getSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53372, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "}", "else", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "WriteOnly", ")", ")", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "}", "else", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "}", "return", "true", ";", "}", "switch", "(", "IntrID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "SIISelLowering108", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53373, "Length": 139, "Cover_Rate": 0.3041575492341357} {"Template_token": ["", "case", "", ":", "if", "(", "ST", "->", "supportsMinMaxDenormModes", "(", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "return", "true", ";", "return", "(", "MaxDepth", ">", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "ST", ",", "MaxDepth", "-", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "ST", ",", "MaxDepth", "-", "", ")", ";", "case", "", ":", "{", "auto", "F", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", "->", "getValueAPF", "(", ")", ";", "return", "!", "F", ".", "isDenormal", "(", ")", "&&", "!", "(", "F", ".", "isNaN", "(", ")", "&&", "F", ".", "isSignaling", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering108", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53374, "Length": 125, "Cover_Rate": 0.33783783783783783} {"Template_token": ["", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "AM", ".", "BaseOffs", "%", "", "!=", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "Ty", "->", "isSized", "(", ")", "&&", "DL", ".", "getTypeStoreSize", "(", "Ty", ")", "<", "", ")", "return", "isLegalGlobalAddressingMode", "(", "AM", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "REGION_ADDRESS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";"], "File": "SIISelLowering108", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53375, "Length": 246, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "const", "RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "TRI", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "return", "true", ";", "else", "if", "(", "!", "", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "}", "return", "!", "DA", "||", "DA", "->", "isDivergent", "(", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ")", ";", "}", "}", "break", ";", "case", "", ":", "{", "const", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "L", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "Subtarget", "->", "getAS", "(", ")", ".", "PRIVATE_ADDRESS", ")", "return", "true", ";", "}", "break", ";", "case", "", ":", "return", "true", ";", "break", ";", "case", "", ":", "{", "}", "return", "", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "", ":", "return", "", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering108", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53376, "Length": 220, "Cover_Rate": 0.5913978494623656} {"Template_token": ["", "DiagnosticInfoUnsupported", "NoTrap", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "diagnose", "(", "NoTrap", ")", ";", "return", "Chain", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "Subtarget", "::", "TrapIDLLVMDebugTrap", ",", "SL", ",", "", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering108", "Func": "lowerDEBUGTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53377, "Length": 82, "Cover_Rate": 0.5540540540540541} {"Template_token": ["", "const", "ConstantSDNode", "*", "Done", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "VM", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "Tgt", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "En", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src0", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src1", ")", ",", "Undef", ",", "Undef", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "VM", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", "}", ";", "unsigned", "Opc", "=", "Done", "->", "isNullValue", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NodeOp", "=", "(", "IntrinsicID", "==", "", ")", "?", "", ":", "", ";", "Chain", "=", "copyToM0", "(", "DAG", ",", "Chain", ",", "DL", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "NodeOp", ",", "DL", ",", "", ",", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Glue", ")", ";", "}", "case", "", ":", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "K", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Src", ")", ")", "{", "if", "(", "!", "K", "->", "isNegative", "(", ")", ")", "return", "Chain", ";", "SDValue", "NegOne", "=", "DAG", ".", "getTargetConstant", "(", "FloatToBits", "(", "-", "", ")", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "NegOne", ")", ";", "}", "SDValue", "Cast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Cast", ")", ";", "}", "case", "", ":", "{", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "WGSize", "=", "ST", ".", "getFlatWorkGroupSizes", "(", "MF", ".", "getFunction", "(", ")", ")", ".", "second", ";", "if", "(", "WGSize", "<=", "ST", ".", "getWavefrontSize", "(", ")", ")", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ",", "", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering108", "Func": "LowerINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53380, "Length": 504, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "}", "case", "", ":", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "K", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Src", ")", ")", "{", "if", "(", "!", "K", "->", "isNegative", "(", ")", ")", "return", "Chain", ";", "SDValue", "NegOne", "=", "DAG", ".", "getTargetConstant", "(", "FloatToBits", "(", "-", "", ")", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "NegOne", ")", ";", "}", "SDValue", "Cast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Cast", ")", ";", "}", "case", "", ":", "{", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "WGSize", "=", "ST", ".", "getFlatWorkGroupSizes", "(", "MF", ".", "getFunction", "(", ")", ")", ".", "second", ";", "if", "(", "WGSize", "<=", "ST", ".", "getWavefrontSize", "(", ")", ")", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ",", "", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", ";", "case", "", ":", "{", "const", "ConstantSDNode", "*", "OffEn", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "IdxEn", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "VAddr", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "assert", "(", "!", "(", "OffEn", "->", "isOne", "(", ")", "&&", "IdxEn", "->", "isOne", "(", ")", ")", "&&", "", ")", ";", "SDValue", "VIndex", "=", "IdxEn", "->", "isOne", "(", ")", "?", "VAddr", ":", "Zero", ";", "SDValue", "VOffset", "=", "OffEn", "->", "isOne", "(", ")", "?", "VAddr", ":", "Zero", ";", "const", "ConstantSDNode", "*", "NumChannels", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "auto", "Opcode", "=", "NumChannels", "->", "getZExtValue", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "VIndex", ",", "VOffset", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "}", ";", "assert", "(", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "->", "getZExtValue", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "VT", ".", "getStoreSize", "(", ")", ",", "", ")", ";"], "File": "SIISelLowering108", "Func": "LowerINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53381, "Length": 513, "Cover_Rate": 0.31902985074626866} {"Template_token": ["", "Type", "*", "Ty", "=", "MemVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "if", "(", "Align", "<", "", ")", "{", "assert", "(", "MemVT", ".", "getStoreSize", "(", ")", "<", "", ")", ";", "int64_t", "AlignDownOffset", "=", "alignDown", "(", "Offset", ",", "", ")", ";", "int64_t", "OffsetDiff", "=", "Offset", "-", "AlignDownOffset", ";", "EVT", "IntVT", "=", "MemVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "AlignDownOffset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "OffsetDiff", "*", "", ",", "SL", ",", "", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Load", ",", "ShiftAmt", ")", ";", "SDValue", "ArgVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IntVT", ",", "Extract", ")", ";", "ArgVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "MemVT", ",", "ArgVal", ")", ";", "ArgVal", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "ArgVal", ",", "Signed", ",", "Arg", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "ArgVal", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "SL", ")", ";", "}", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["SDValue", "Val", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "Load", ",", "Signed", ",", "Arg", ")", ";"], "File": "SIISelLowering108", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53383, "Length": 294, "Cover_Rate": 0.8010899182561307} {"Template_token": ["", "ArgVal", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "ArgVal", ",", "Signed", ",", "Arg", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "ArgVal", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "SL", ")", ";", "}", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "Val", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "Load", ",", "Signed", ",", "Arg", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Val", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "SL", ")", ";"], "File": "SIISelLowering108", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53384, "Length": 120, "Cover_Rate": 0.32697547683923706} {"Template_token": ["", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "ToReg", ",", "DAG", ".", "getTargetConstant", "(", "Subtarget", "::", "TrapIDLLVMTrap", ",", "SL", ",", "", ")", ",", "SGPR01", ",", "ToReg", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering108", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53385, "Length": 66, "Cover_Rate": 0.30697674418604654} {"Template_token": ["", "return", "TargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performAddCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSubCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "performAddCarrySubCarryCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFAddCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFSubCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSetCCCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", ">=", "AfterLegalizeDAG", "&&", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "return", "performMinMaxCombine", "(", "N", ",", "DCI", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "SDValue", "Widended", "=", "widenLoad", "(", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ",", "DCI", ")", ")", "return", "Widended", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering108", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53386, "Length": 288, "Cover_Rate": 0.380449141347424} {"Template_token": ["", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", ">=", "AfterLegalizeDAG", "&&", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "return", "performMinMaxCombine", "(", "N", ",", "DCI", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "SDValue", "Widended", "=", "widenLoad", "(", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ",", "DCI", ")", ")", "return", "Widended", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performRcpCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performCvtPkRTZCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClampCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["case", "", ":", "{"], "File": "SIISelLowering108", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53387, "Length": 346, "Cover_Rate": 0.4570673712021136} {"Template_token": ["", "if", "(", "Arg", ".", "VT", ".", "isVector", "(", ")", ")", "{", "", "NewArg", "=", "Arg", ";", "NewArg", ".", "Flags", ".", "setSplit", "(", ")", ";", "NewArg", ".", "VT", "=", "Arg", ".", "VT", ".", "getVectorElementType", "(", ")", ";", "Type", "*", "ParamType", "=", "FType", "->", "getParamType", "(", "Arg", ".", "getOrigArgIndex", "(", ")", ")", ";", "unsigned", "NumElements", "=", "ParamType", "->", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "J", "=", "", ";", "J", "!=", "NumElements", ";", "++", "J", ")", "{", "Splits", ".", "push_back", "(", "NewArg", ")", ";", "NewArg", ".", "PartOffset", "+=", "NewArg", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "{", "Splits", ".", "push_back", "(", "Arg", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering108", "Func": "processShaderInputArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53388, "Length": 106, "Cover_Rate": 0.3897058823529412} {"Template_token": ["", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}", "else", "{", "unsigned", "PrivateSegmentWaveByteOffsetReg", "=", "Info", ".", "getPreloadedReg", "(", "", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "PrivateSegmentWaveByteOffsetReg", ")", ";", "}", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";"], "ground_truth": ["Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";"], "File": "SIISelLowering108", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53389, "Length": 91, "Cover_Rate": 0.310580204778157} {"Template_token": ["", "NewDmask", "|=", "", "<<", "Comp", ";", "}", "}", "bool", "NoChannels", "=", "!", "NewDmask", ";", "if", "(", "NoChannels", ")", "{", "if", "(", "OldBitsSet", "==", "", ")", "return", "Node", ";", "NewDmask", "=", "", ";", "}", "if", "(", "NewDmask", "==", "OldDmask", ")", "return", "Node", ";", "unsigned", "BitsSet", "=", "countPopulation", "(", "NewDmask", ")", ";", "unsigned", "NewChannels", "=", "BitsSet", "+", "UsesTFC", ";", "int", "NewOpcode", "=", "", "(", "Node", "->", "getMachineOpcode", "(", ")", ",", "NewChannels", ")", ";", "assert", "(", "NewOpcode", "!=", "-", "", "&&", "NewOpcode", "!=", "static_cast", "<", "int", ">", "(", "Node", "->", "getMachineOpcode", "(", ")", ")", "&&", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Node", "->", "op_begin", "(", ")", ",", "Node", "->", "op_begin", "(", ")", "+", "DmaskIdx", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "NewDmask", ",", "SDLoc", "(", "Node", ")", ",", "", ")", ")", ";", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Node", "->", "op_begin", "(", ")", "+", "DmaskIdx", "+", "", ",", "Node", "->", "op_end", "(", ")", ")", ";", "MVT", "SVT", "=", "Node", "->", "getValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "ResultVT", "=", "NewChannels", "==", "", "?", "SVT", ":", "", "(", "SVT", ",", "NewChannels", "==", "", "?", "", ":", "NewChannels", "==", "", "?", "", ":", "NewChannels", ")", ";", "SDVTList", "NewVTList", "=", "HasChain", "?", "DAG", ".", "getVTList", "(", "ResultVT", ",", "", ")", ":", "DAG", ".", "getVTList", "(", "ResultVT", ")", ";", "MachineSDNode", "*", "NewNode", "=", "DAG", ".", "getMachineNode", "(", "NewOpcode", ",", "SDLoc", "(", "Node", ")", ",", "NewVTList", ",", "Ops", ")", ";", "if", "(", "HasChain", ")", "{", "DAG", ".", "setNodeMemRefs", "(", "NewNode", ",", "Node", "->", "memoperands", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Node", ",", "", ")", ",", "SDValue", "(", "NewNode", ",", "", ")", ")", ";", "}", "if", "(", "NewChannels", "==", "", ")", "{", "assert", "(", "Node", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", ";", "SDNode", "*", "Copy", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "COPY", ",", "SDLoc", "(", "Node", ")", ",", "Users", "[", "Lane", "]", "->", "getValueType", "(", "", ")", ",", "SDValue", "(", "NewNode", ",", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Users", "[", "Lane", "]", ",", "Copy", ")", ";", "return", "nullptr", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "Idx", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "SDNode", "*", "User", "=", "Users", "[", "i", "]", ";", "if", "(", "!", "User", ")", "{", "if", "(", "i", "||", "!", "NoChannels", ")", "continue", ";", "}", "else", "{", "SDValue", "Op", "=", "DAG", ".", "getTargetConstant", "(", "Idx", ",", "SDLoc", "(", "User", ")", ",", "", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "User", ",", "SDValue", "(", "NewNode", ",", "", ")", ",", "Op", ")", ";", "}", "switch", "(", "Idx", ")", "{", "default", ":", "break", ";", "case", "", ":", "Idx", "=", "", ";", "break", ";", "case", "", ":", "Idx", "=", "", ";", "break", ";", "case", "", ":", "Idx", "=", "", ";", "break", ";", "case", "", ":", "Idx", "=", "", ";", "break", ";"], "ground_truth": ["}"], "File": "SIISelLowering109", "Func": "adjustWritemask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53391, "Length": 495, "Cover_Rate": 0.5427631578947368} {"Template_token": ["", "DMaskPop", ">>=", "", ";", "ReqRetNumElts", ">>=", "", ";", "V8F16Special", "=", "true", ";", "AdjVT", "=", "", ";", "}", "SDValue", "N", "=", "SDValue", "(", "Result", ",", "", ")", ";", "SDValue", "CastRes", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CastVT", ",", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "BVElts", ";", "if", "(", "CastVT", ".", "isVector", "(", ")", ")", "{", "DAG", ".", "ExtractVectorElements", "(", "CastRes", ",", "BVElts", ",", "", ",", "DMaskPop", ")", ";", "}", "else", "{", "BVElts", ".", "push_back", "(", "CastRes", ")", ";", "}", "int", "ExtraElts", "=", "ReqRetNumElts", "-", "DMaskPop", ";", "while", "(", "ExtraElts", "--", ")", "BVElts", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "AdjEltVT", ")", ")", ";", "SDValue", "PreTFCRes", ";", "if", "(", "ReqRetNumElts", ">", "", ")", "{", "SDValue", "NewVec", "=", "DAG", ".", "getBuildVector", "(", "AdjVT", ",", "DL", ",", "BVElts", ")", ";", "if", "(", "IsD16", "&&", "Unpacked", ")", "PreTFCRes", "=", "adjustLoadValueTypeImpl", "(", "NewVec", ",", "ReqRetVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "else", "PreTFCRes", "=", "NewVec", ";", "}", "else", "{", "PreTFCRes", "=", "BVElts", "[", "", "]", ";", "}", "if", "(", "V8F16Special", ")", "PreTFCRes", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "PreTFCRes", ")", ";", "if", "(", "!", "IsTexFail", ")", "{", "if", "(", "Result", "->", "getNumValues", "(", ")", ">", "", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "PreTFCRes", ",", "SDValue", "(", "Result", ",", "", ")", "}", ",", "DL", ")", ";"], "ground_truth": ["else", "return", "PreTFCRes", ";"], "File": "SIISelLowering109", "Func": "constructRetValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53392, "Length": 227, "Cover_Rate": 0.4670781893004115} {"Template_token": ["", "SDValue", "N", "=", "SDValue", "(", "Result", ",", "", ")", ";", "SDValue", "CastRes", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "CastVT", ",", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "BVElts", ";", "if", "(", "CastVT", ".", "isVector", "(", ")", ")", "{", "DAG", ".", "ExtractVectorElements", "(", "CastRes", ",", "BVElts", ",", "", ",", "DMaskPop", ")", ";", "}", "else", "{", "BVElts", ".", "push_back", "(", "CastRes", ")", ";", "}", "int", "ExtraElts", "=", "ReqRetNumElts", "-", "DMaskPop", ";", "while", "(", "ExtraElts", "--", ")", "BVElts", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "AdjEltVT", ")", ")", ";", "SDValue", "PreTFCRes", ";", "if", "(", "ReqRetNumElts", ">", "", ")", "{", "SDValue", "NewVec", "=", "DAG", ".", "getBuildVector", "(", "AdjVT", ",", "DL", ",", "BVElts", ")", ";", "if", "(", "IsD16", "&&", "Unpacked", ")", "PreTFCRes", "=", "adjustLoadValueTypeImpl", "(", "NewVec", ",", "ReqRetVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "else", "PreTFCRes", "=", "NewVec", ";", "}", "else", "{", "PreTFCRes", "=", "BVElts", "[", "", "]", ";", "}", "if", "(", "V8F16Special", ")", "PreTFCRes", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "PreTFCRes", ")", ";", "if", "(", "!", "IsTexFail", ")", "{", "if", "(", "Result", "->", "getNumValues", "(", ")", ">", "", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "PreTFCRes", ",", "SDValue", "(", "Result", ",", "", ")", "}", ",", "DL", ")", ";", "else", "return", "PreTFCRes", ";"], "ground_truth": ["}"], "File": "SIISelLowering109", "Func": "constructRetValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53393, "Length": 211, "Cover_Rate": 0.43415637860082307} {"Template_token": ["", "MachineInstr", "*", "FirstMI", "=", "&", "*", "BB", "->", "begin", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "InputReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "CountReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "Found", "=", "false", ";", "for", "(", "auto", "I", "=", "BB", "->", "begin", "(", ")", ";", "I", "!=", "&", "MI", ";", "I", "++", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "COPY", "||", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "InputReg", ")", "continue", ";", "if", "(", "I", "==", "FirstMI", ")", "{", "FirstMI", "=", "&", "*", "++", "BB", "->", "begin", "(", ")", ";", "}", "else", "{", "I", "->", "removeFromParent", "(", ")", ";", "BB", "->", "insert", "(", "FirstMI", ",", "&", "*", "I", ")", ";", "}", "Found", "=", "true", ";", "break", ";", "}", "assert", "(", "Found", ")", ";", "(", "void", ")", "Found", ";", "BuildMI", "(", "*", "BB", ",", "FirstMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "CountReg", ")", ".", "addReg", "(", "InputReg", ")", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "", ")", "|", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "FirstMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "CountReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "FirstMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "CountReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "FirstMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "-", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "", ":", "{", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "MFI", "->", "getLDSSize", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "emitIndirectSrc", "(", "MI", ",", "*", "BB", ",", "*", "getSubtarget", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "emitIndirectDst", "(", "MI", ",", "*", "BB", ",", "*", "getSubtarget", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "return", "splitKillBlock", "(", "MI", ",", "BB", ")", ";", "case", "", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["unsigned", "SrcCond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SIISelLowering109", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53394, "Length": 518, "Cover_Rate": 0.3112980769230769} {"Template_token": ["", "Info", ".", "ptrVal", "=", "MFI", "->", "getImagePSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "RsrcIntr", "->", "RsrcArg", ")", ")", ";", "Info", ".", "align", "=", "", ";", "}", "else", "{", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "RsrcIntr", "->", "RsrcArg", ")", ")", ";", "}", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MODereferenceable", ";", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "ReadOnly", ")", ")", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "Info", ".", "memVT", "==", "", ")", "{", "Info", ".", "memVT", "=", "memVTFromAggregate", "(", "CI", ".", "getType", "(", ")", ")", ";", "}", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "}", "else", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "WriteOnly", ")", ")", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "}", "else", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";"], "ground_truth": ["}"], "File": "SIISelLowering109", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53395, "Length": 239, "Cover_Rate": 0.3989983305509182} {"Template_token": ["", "if", "(", "!", "TexFailCtrlConst", ")", "return", "false", ";", "uint64_t", "Value", "=", "TexFailCtrlConst", "->", "getZExtValue", "(", ")", ";", "if", "(", "Value", ")", "{", "IsTexFail", "=", "true", ";", "}", "SDLoc", "DL", "(", "TexFailCtrlConst", ")", ";", "*", "TFE", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ",", "DL", ",", "", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "", ";", "*", "LWE", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["Value", "&=", "~", "(", "uint64_t", ")", "", ";"], "File": "SIISelLowering109", "Func": "parseTexFail", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53403, "Length": 93, "Cover_Rate": 0.6549295774647887} {"Template_token": ["", "IsTexFail", "=", "true", ";", "}", "SDLoc", "DL", "(", "TexFailCtrlConst", ")", ";", "*", "TFE", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ",", "DL", ",", "", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "", ";"], "ground_truth": ["*", "LWE", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ",", "DL", ",", "", ")", ";"], "File": "SIISelLowering109", "Func": "parseTexFail", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53404, "Length": 63, "Cover_Rate": 0.44366197183098594} {"Template_token": ["", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op2", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "FMA", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "FMA", ".", "getOpcode", "(", ")", "!=", "", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&", "FMA", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "{", "Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "Op2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Idx1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Vec2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp1", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp2", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAAcc", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "FMAOp1", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "FMAOp2", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec3", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Vec4", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";", "SDValue", "Idx2", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "if", "(", "Idx1", "!=", "Op2", ".", "getOperand", "(", "", ")", "||", "Idx2", "!=", "FMAOp2", ".", "getOperand", "(", "", ")", "||", "Idx1", "==", "Idx2", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Vec1", "==", "Vec2", "||", "Vec3", "==", "Vec4", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "Vec1", ".", "getValueType", "(", ")", "!=", "", "||", "Vec2", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering109", "Func": "performFMACombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53406, "Length": 373, "Cover_Rate": 0.7173076923076923} {"Template_token": ["", "if", "(", "FMA", ".", "getOpcode", "(", ")", "!=", "", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&", "FMA", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "{", "Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "Op2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Idx1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Vec2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp1", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp2", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAAcc", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "FMAOp1", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "FMAOp2", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec3", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Vec4", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";", "SDValue", "Idx2", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "if", "(", "Idx1", "!=", "Op2", ".", "getOperand", "(", "", ")", "||", "Idx2", "!=", "FMAOp2", ".", "getOperand", "(", "", ")", "||", "Idx1", "==", "Idx2", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Vec1", "==", "Vec2", "||", "Vec3", "==", "Vec4", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Vec1", ".", "getValueType", "(", ")", "!=", "", "||", "Vec2", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "Vec1", "==", "Vec3", "&&", "Vec2", "==", "Vec4", ")", "||", "(", "Vec1", "==", "Vec4", "&&", "Vec2", "==", "Vec3", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec1", ",", "Vec2", ",", "FMAAcc", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering109", "Func": "performFMACombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53407, "Length": 397, "Cover_Rate": 0.7634615384615384} {"Template_token": ["", "SDNode", "*", "TargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "unsigned", "Opcode", "=", "Node", "->", "getMachineOpcode", "(", ")", ";", "if", "(", "TII", "->", "isMIMG", "(", "Opcode", ")", "&&", "!", "TII", "->", "get", "(", "Opcode", ")", ".", "mayStore", "(", ")", "&&", "!", "TII", "->", "isGather4", "(", "Opcode", ")", ")", "{", "return", "adjustWritemask", "(", "Node", ",", "DAG", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "legalizeTargetIndependentNode", "(", "Node", ",", "DAG", ")", ";", "return", "Node", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "{", "SDValue", "Src0", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}", "}", "else", "break", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", "=", "{", "Src0", ",", "Src1", ",", "Src2", "}", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "Node", "->", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "I", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "ImpDef", ".", "getValue", "(", "", ")", ")", ";"], "File": "SIISelLowering109", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53408, "Length": 398, "Cover_Rate": 0.5550906555090656} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "SDValue", "Src0", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}", "}", "else", "break", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", "=", "{", "Src0", ",", "Src1", ",", "Src2", "}", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "Node", "->", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "I", ")", ")", ";", "Ops", ".", "push_back", "(", "ImpDef", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumOps", "=", "Node", "->", "getNumOperands", "(", ")", ";", "SDValue", "OldChain", "=", "Node", "->", "getOperand", "(", "NumOps", "-", "", ")", ";"], "ground_truth": ["if", "(", "OldChain", ".", "getValueType", "(", ")", "!=", "", ")", "break", ";"], "File": "SIISelLowering109", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53409, "Length": 395, "Cover_Rate": 0.5509065550906556} {"Template_token": ["", "unsigned", "SizeLeft", "=", "Subtarget", "->", "usePRTStrictNull", "(", ")", "?", "InitIdx", ":", "", ";", "unsigned", "CurrIdx", "=", "Subtarget", "->", "usePRTStrictNull", "(", ")", "?", "", ":", "(", "InitIdx", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "PrevDst", ")", ";", "for", "(", ";", "SizeLeft", ";", "SizeLeft", "--", ",", "CurrIdx", "++", ")", "{", "NewDst", "=", "MRI", ".", "createVirtualRegister", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", ";", "Register", "SubReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SubReg", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "NewDst", ")", ".", "addReg", "(", "PrevDst", ")", ".", "addReg", "(", "SubReg", ")", ".", "addImm", "(", "RegisterInfo", "::", "getSubRegFromChannel", "(", "CurrIdx", ")", ")", ";", "PrevDst", "=", "NewDst", ";", "}"], "ground_truth": ["MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "NewDst", ",", "false", ",", "true", ")", ")", ";"], "File": "SIISelLowering10", "Func": "AddIMGInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53410, "Length": 171, "Cover_Rate": 0.32695984703632885} {"Template_token": ["", "if", "(", "!", "TFE", "&&", "!", "LWE", ")", "return", ";", "unsigned", "TFEVal", "=", "TFE", "?", "TFE", "->", "getImm", "(", ")", ":", "", ";", "unsigned", "LWEVal", "=", "LWE", "->", "getImm", "(", ")", ";", "unsigned", "D16Val", "=", "D16", "?", "D16", "->", "getImm", "(", ")", ":", "", ";", "if", "(", "!", "TFEVal", "&&", "!", "LWEVal", ")", "return", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "DstIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vdata", ")", ";", "MachineOperand", "*", "MO_Dmask", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "dmask", ")", ";", "assert", "(", "MO_Dmask", "&&", "", ")", ";", "unsigned", "dmask", "=", "MO_Dmask", "->", "getImm", "(", ")", ";", "unsigned", "ActiveLanes", "=", "TII", "->", "isGather4", "(", "MI", ")", "?", "", ":", "countPopulation", "(", "dmask", ")", ";", "bool", "Packed", "=", "!", "Subtarget", "->", "hasUnpackedD16VMem", "(", ")", ";", "unsigned", "InitIdx", "=", "D16Val", "&&", "Packed", "?", "(", "(", "ActiveLanes", "+", "", ")", ">>", "", ")", "+", "", ":", "ActiveLanes", "+", "", ";", "uint32_t", "DstSize", "=", "TRI", ".", "getRegSizeInBits", "(", "*", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", "/", "", ";", "if", "(", "DstSize", "<", "InitIdx", ")", "return", ";"], "ground_truth": ["Register", "PrevDst", "=", "MRI", ".", "createVirtualRegister", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "DstIdx", ")", ")", ";"], "File": "SIISelLowering10", "Func": "AddIMGInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53411, "Length": 208, "Cover_Rate": 0.3977055449330784} {"Template_token": ["", "if", "(", "TRI", "->", "isVectorSuperClass", "(", "RC", ")", ")", "{", "auto", "*", "NewRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "RC", ")", ";", "MRI", ".", "setRegClass", "(", "Src2", "->", "getReg", "(", ")", ",", "NewRC", ")", ";", "if", "(", "Src2", "->", "isTied", "(", ")", ")", "MRI", ".", "setRegClass", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "NewRC", ")", ";", "}", "}", "}", "}", "return", ";", "}", "int", "NoRetAtomicOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "", ")", "{", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", ")", "{", "int", "CPolIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "cpol", ")", ";", "if", "(", "CPolIdx", "!=", "-", "", ")", "{", "MachineOperand", "&", "CPol", "=", "MI", ".", "getOperand", "(", "CPolIdx", ")", ";", "CPol", ".", "setImm", "(", "CPol", ".", "getImm", "(", ")", "&", "~", "", "::", "GLC", ")", ";", "}", "MI", ".", "removeOperand", "(", "", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "return", ";", "}", "if", "(", "(", "Node", "->", "hasNUsesOfValue", "(", "", ",", "", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "isMachineOpcode", "(", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "!", "Node", "->", "use_begin", "(", ")", "->", "hasAnyUseOfValue", "(", "", ")", ")", ")", "{", "Register", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "removeOperand", "(", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Def", ")", ";", "}"], "ground_truth": ["return", ";"], "File": "SIISelLowering10", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53412, "Length": 283, "Cover_Rate": 0.4340490797546012} {"Template_token": ["", "}", "else", "if", "(", "(", "LoadVT", ".", "getVectorNumElements", "(", ")", "%", "", ")", "==", "", ")", "{", "EquivLoadVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "LoadVT", ".", "getVectorElementType", "(", ")", ",", "LoadVT", ".", "getVectorNumElements", "(", ")", "+", "", ")", ";", "}", "}", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "EquivLoadVT", ",", "", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getMemIntrinsicNode", "(", "IsIntrinsic", "?", "(", "unsigned", ")", "", ":", "Opcode", ",", "DL", ",", "VTList", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Adjusted", "=", "adjustLoadValueTypeImpl", "(", "Load", ",", "LoadVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Adjusted", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "DL", ")", ";"], "File": "SIISelLowering10", "Func": "adjustLoadValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53413, "Length": 129, "Cover_Rate": 0.5633187772925764} {"Template_token": ["", "if", "(", "LoadVT", ".", "isVector", "(", ")", ")", "{", "if", "(", "Unpacked", ")", "{", "EquivLoadVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "LoadVT", ".", "getVectorNumElements", "(", ")", ")", ";", "}", "else", "if", "(", "(", "LoadVT", ".", "getVectorNumElements", "(", ")", "%", "", ")", "==", "", ")", "{", "EquivLoadVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "LoadVT", ".", "getVectorElementType", "(", ")", ",", "LoadVT", ".", "getVectorNumElements", "(", ")", "+", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "adjustLoadValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53414, "Length": 83, "Cover_Rate": 0.3624454148471616} {"Template_token": ["", "FittingLoadVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "LoadVT", ".", "getVectorElementType", "(", ")", ",", "LoadVT", ".", "getVectorNumElements", "(", ")", "+", "", ")", ";", "}", "if", "(", "Unpacked", ")", "{", "EVT", "IntLoadVT", "=", "FittingLoadVT", ".", "changeTypeToInteger", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Elts", ";", "DAG", ".", "ExtractVectorElements", "(", "Result", ",", "Elts", ")", ";", "for", "(", "SDValue", "&", "Elt", ":", "Elts", ")", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Elt", ")", ";", "if", "(", "(", "LoadVT", ".", "getVectorNumElements", "(", ")", "%", "", ")", "==", "", ")", "Elts", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "", ")", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getBuildVector", "(", "IntLoadVT", ",", "DL", ",", "Elts", ")", ";"], "File": "SIISelLowering10", "Func": "adjustLoadValueTypeImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53415, "Length": 122, "Cover_Rate": 0.5622119815668203} {"Template_token": ["", "DAG", ".", "ExtractVectorElements", "(", "Result", ",", "Elts", ")", ";", "for", "(", "SDValue", "&", "Elt", ":", "Elts", ")", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Elt", ")", ";", "if", "(", "(", "LoadVT", ".", "getVectorNumElements", "(", ")", "%", "", ")", "==", "", ")", "Elts", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "", ")", ")", ";", "Result", "=", "DAG", ".", "getBuildVector", "(", "IntLoadVT", ",", "DL", ",", "Elts", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FittingLoadVT", ",", "Result", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FittingLoadVT", ",", "Result", ")", ";"], "File": "SIISelLowering10", "Func": "adjustLoadValueTypeImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53416, "Length": 100, "Cover_Rate": 0.4608294930875576} {"Template_token": ["", "static", "void", "allocateFixedSGPRInputImpl", "(", "CCState", "&", "CCInfo", ",", "const", "TargetRegisterClass", "*", "RC", ",", "MCRegister", "Reg", ")", "{"], "ground_truth": ["Reg", "=", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";"], "File": "SIISelLowering10", "Func": "allocateFixedSGPRInputImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53419, "Length": 26, "Cover_Rate": 0.4727272727272727} {"Template_token": ["", "MF", ".", "addLiveIn", "(", "DispatchPtrReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "DispatchPtrReg", ")", ";", "}", "if", "(", "Info", ".", "hasQueuePtr", "(", ")", "&&", "", "(", ")", "<", "", ")", "{", "Register", "QueuePtrReg", "=", "Info", ".", "addQueuePtr", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "QueuePtrReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "QueuePtrReg", ")", ";", "}", "if", "(", "Info", ".", "hasKernargSegmentPtr", "(", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Register", "InputPtrReg", "=", "Info", ".", "addKernargSegmentPtr", "(", "TRI", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrReg", ")", ";", "Register", "VReg", "=", "MF", ".", "addLiveIn", "(", "InputPtrReg", ",", "&", "", ")", ";", "MRI", ".", "setType", "(", "VReg", ",", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "}", "if", "(", "Info", ".", "hasDispatchID", "(", ")", ")", "{", "Register", "DispatchIDReg", "=", "Info", ".", "addDispatchID", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "DispatchIDReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "DispatchIDReg", ")", ";", "}", "if", "(", "Info", ".", "hasFlatScratchInit", "(", ")", "&&", "!", "getSubtarget", "(", ")", "->", "isAmdPalOS", "(", ")", ")", "{", "Register", "FlatScratchInitReg", "=", "Info", ".", "addFlatScratchInit", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "FlatScratchInitReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "FlatScratchInitReg", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "allocateHSAUserSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53420, "Length": 212, "Cover_Rate": 0.6127167630057804} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Register", "InputPtrReg", "=", "Info", ".", "addKernargSegmentPtr", "(", "TRI", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrReg", ")", ";", "Register", "VReg", "=", "MF", ".", "addLiveIn", "(", "InputPtrReg", ",", "&", "", ")", ";", "MRI", ".", "setType", "(", "VReg", ",", "LLT", "::", "pointer", "(", "AS", "::", "CONSTANT_ADDRESS", ",", "", ")", ")", ";", "}", "if", "(", "Info", ".", "hasDispatchID", "(", ")", ")", "{", "Register", "DispatchIDReg", "=", "Info", ".", "addDispatchID", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "DispatchIDReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "DispatchIDReg", ")", ";", "}", "if", "(", "Info", ".", "hasFlatScratchInit", "(", ")", "&&", "!", "getSubtarget", "(", ")", "->", "isAmdPalOS", "(", ")", ")", "{", "Register", "FlatScratchInitReg", "=", "Info", ".", "addFlatScratchInit", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "FlatScratchInitReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "FlatScratchInitReg", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "allocateHSAUserSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53421, "Length": 143, "Cover_Rate": 0.41329479768786126} {"Template_token": ["", "if", "(", "Arg", ")", "{", "allocateFixedSGPRInputImpl", "(", "CCInfo", ",", "&", "", ",", "Arg", ".", "getRegister", "(", ")", ")", ";"], "ground_truth": ["}", "else", "Arg", "=", "allocateSGPR32InputImpl", "(", "CCInfo", ",", "&", "", ",", "", ")", ";"], "File": "SIISelLowering10", "Func": "allocateSGPR32Input", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53422, "Length": 33, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "allocateFixedSGPRInputImpl", "(", "CCInfo", ",", "&", "", ",", "Arg", ".", "getRegister", "(", ")", ")", ";"], "ground_truth": ["}", "else", "Arg", "=", "allocateSGPR32InputImpl", "(", "CCInfo", ",", "&", "", ",", "", ")", ";"], "File": "SIISelLowering10", "Func": "allocateSGPR64Input", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53423, "Length": 28, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "if", "(", "Arg", ")", "{"], "ground_truth": ["allocateFixedSGPRInputImpl", "(", "CCInfo", ",", "&", "", ",", "Arg", ".", "getRegister", "(", ")", ")", ";"], "File": "SIISelLowering10", "Func": "allocateSGPR64Input", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53424, "Length": 19, "Cover_Rate": 0.37254901960784315} {"Template_token": ["", "if", "(", "Info", ".", "hasWorkItemIDX", "(", ")", ")", "{", "Register", "Reg", "=", "", ";", "MRI", ".", "setType", "(", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ",", "S32", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "unsigned", "Mask", "=", "(", "Subtarget", "->", "hasPackedTID", "(", ")", "&&", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "?", "", ":", "~", "", ";", "Info", ".", "setWorkItemIDX", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ",", "Mask", ")", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "{", "assert", "(", "Info", ".", "hasWorkItemIDX", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "hasPackedTID", "(", ")", ")", "{", "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "", ",", "", "<<", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering10", "Func": "allocateSpecialEntryInputVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53425, "Length": 121, "Cover_Rate": 0.37694704049844235} {"Template_token": ["", "if", "(", "Info", ".", "hasDispatchPtr", "(", ")", ")", "allocateSGPR64Input", "(", "CCInfo", ",", "ArgInfo", ".", "DispatchPtr", ")", ";", "if", "(", "Info", ".", "hasQueuePtr", "(", ")", "&&", "", "(", ")", "<", "", ")", "allocateSGPR64Input", "(", "CCInfo", ",", "ArgInfo", ".", "QueuePtr", ")", ";", "if", "(", "Info", ".", "hasImplicitArgPtr", "(", ")", ")", "allocateSGPR64Input", "(", "CCInfo", ",", "ArgInfo", ".", "ImplicitArgPtr", ")", ";", "if", "(", "Info", ".", "hasDispatchID", "(", ")", ")", "allocateSGPR64Input", "(", "CCInfo", ",", "ArgInfo", ".", "DispatchID", ")", ";", "if", "(", "Info", ".", "hasWorkGroupIDX", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDX", ")", ";", "if", "(", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDY", ")", ";"], "ground_truth": ["if", "(", "Info", ".", "hasWorkGroupIDZ", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDZ", ")", ";"], "File": "SIISelLowering10", "Func": "allocateSpecialInputSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53426, "Length": 125, "Cover_Rate": 0.7716049382716049} {"Template_token": ["", "const", "unsigned", "Mask", "=", "", ";", "ArgDescriptor", "Arg", ";", "if", "(", "Info", ".", "hasWorkItemIDX", "(", ")", ")", "{", "Arg", "=", "allocateVGPR32Input", "(", "CCInfo", ",", "Mask", ")", ";", "Info", ".", "setWorkItemIDX", "(", "Arg", ")", ";", "}"], "ground_truth": ["if", "(", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "{"], "File": "SIISelLowering10", "Func": "allocateSpecialInputVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53427, "Length": 44, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "const", "unsigned", "Mask", "=", "", ";", "ArgDescriptor", "Arg", ";", "if", "(", "Info", ".", "hasWorkItemIDX", "(", ")", ")", "{", "Arg", "=", "allocateVGPR32Input", "(", "CCInfo", ",", "Mask", ")", ";", "Info", ".", "setWorkItemIDX", "(", "Arg", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "allocateSpecialInputVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53428, "Length": 35, "Cover_Rate": 0.30701754385964913} {"Template_token": ["", "void", "TargetLowering", "::", "allocateSpecialInputVGPRsFixed", "(", "CCState", "&", "CCInfo", ",", "MachineFunction", "&", "MF", ",", "const", "RegisterInfo", "&", "TRI", ",", "MachineFunctionInfo", "&", "Info", ")", "const", "{", "Register", "Reg", "=", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "if", "(", "!", "Reg", ")", "report_fatal_error", "(", "", ")", ";", "const", "unsigned", "Mask", "=", "", ";"], "ground_truth": ["Info", ".", "setWorkItemIDX", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ",", "Mask", ")", ")", ";"], "File": "SIISelLowering10", "Func": "allocateSpecialInputVGPRsFixed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53429, "Length": 64, "Cover_Rate": 0.6464646464646465} {"Template_token": ["", "Register", "Reg", "=", "Info", ".", "addWorkGroupIDX", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "{", "Register", "Reg", "=", "Info", ".", "addWorkGroupIDY", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupIDZ", "(", ")", ")", "{", "Register", "Reg", "=", "Info", ".", "addWorkGroupIDZ", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupInfo", "(", ")", ")", "{", "Register", "Reg", "=", "Info", ".", "addWorkGroupInfo", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasPrivateSegmentWaveByteOffset", "(", ")", ")", "{", "unsigned", "PrivateSegmentWaveByteOffsetReg", ";", "if", "(", "IsShader", ")", "{", "PrivateSegmentWaveByteOffsetReg", "=", "Info", ".", "getPrivateSegmentWaveByteOffsetSystemSGPR", "(", ")", ";", "if", "(", "PrivateSegmentWaveByteOffsetReg", "==", "", ")", "{", "PrivateSegmentWaveByteOffsetReg", "=", "findFirstFreeSGPR", "(", "CCInfo", ")", ";", "Info", ".", "setPrivateSegmentWaveByteOffset", "(", "PrivateSegmentWaveByteOffsetReg", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "allocateSystemSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53430, "Length": 182, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "ArrayRef", "<", "MCPhysReg", ">", "ArgVGPRs", "=", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "", ")", ";", "unsigned", "RegIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgVGPRs", ")", ";", "if", "(", "RegIdx", "==", "ArgVGPRs", ".", "size", "(", ")", ")", "{", "int64_t", "Offset", "=", "CCInfo", ".", "AllocateStack", "(", "", ",", "Align", "(", "", ")", ")", ";", "return", "ArgDescriptor", "::", "createStack", "(", "Offset", ",", "Mask", ")", ";", "}", "unsigned", "Reg", "=", "ArgVGPRs", "[", "RegIdx", "]", ";", "Reg", "=", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "assert", "(", "Reg", "!=", "", ")", ";"], "ground_truth": ["MachineFunction", "&", "MF", "=", "CCInfo", ".", "getMachineFunction", "(", ")", ";"], "File": "SIISelLowering10", "Func": "allocateVGPR32Input", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53431, "Length": 98, "Cover_Rate": 0.5268817204301075} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "VT", "==", "", "||", "(", "VT", "!=", "", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "", "&&", "VT", ".", "getStoreSize", "(", ")", ">", "", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering10", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53432, "Length": 66, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "VT", "==", "", "||", "(", "VT", "!=", "", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "", "&&", "VT", ".", "getStoreSize", "(", ")", ">", "", ")", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53433, "Length": 67, "Cover_Rate": 0.7444444444444445} {"Template_token": ["", "if", "(", "Size", "==", "", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Size", "==", "", ")", "{", "bool", "AlignedBy16", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy16", ";", "return", "AlignedBy16", ";", "}", "if", "(", "Size", "==", "", ")", "{", "bool", "AlignedBy8", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy8", ";", "return", "AlignedBy8", ";", "}", "}", "if", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", "||", "Subtarget", "->", "enableFlatScratch", "(", ")", "||", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", ";", "}"], "ground_truth": ["if", "(", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", "&&", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", ")", "{"], "File": "SIISelLowering10", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53434, "Length": 151, "Cover_Rate": 0.42776203966005666} {"Template_token": ["", "SDValue", "PtrLo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "GAFlags", ")", ";", "SDValue", "PtrHi", ";", "if", "(", "GAFlags", "==", "InstrInfo", "::", "MO_NONE", ")", "{", "PtrHi", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "PtrHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "GAFlags", "+", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53435, "Length": 70, "Cover_Rate": 0.49295774647887325} {"Template_token": ["", "SDValue", "PtrLo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "GAFlags", ")", ";", "SDValue", "PtrHi", ";", "if", "(", "GAFlags", "==", "InstrInfo", "::", "MO_NONE", ")", "{", "PtrHi", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering10", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53436, "Length": 48, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "PtrLo", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "PtrHi", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DataLo", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DataHi", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Ops", ")", ";"], "File": "SIISelLowering10", "Func": "buildRSRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53437, "Length": 85, "Cover_Rate": 0.34} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "PtrLo", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "PtrHi", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DataLo", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DataHi", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Ops", ")", ";"], "File": "SIISelLowering10", "Func": "buildRSRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53438, "Length": 85, "Cover_Rate": 0.34} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "auto", "I", "=", "MI", ".", "getIterator", "(", ")", ";", "auto", "E", "=", "std", "::", "next", "(", "I", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "E", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIISelLowering10", "Func": "bundleInstWithWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53439, "Length": 68, "Cover_Rate": 0.6476190476190476} {"Template_token": ["", "void", "TargetLowering", "::", "bundleInstWithWaitcnt", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "auto", "I", "=", "MI", ".", "getIterator", "(", ")", ";", "auto", "E", "=", "std", "::", "next", "(", "I", ")", ";", "BuildMI", "(", "*", "MBB", ",", "E", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "MIBundleBuilder", "Bundler", "(", "*", "MBB", ",", "I", ",", "E", ")", ";", "finalizeBundle", "(", "*", "MBB", ",", "Bundler", ".", "begin", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "bundleInstWithWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53440, "Length": 103, "Cover_Rate": 0.9809523809523809} {"Template_token": ["", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxPrivateBits", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", "*", "", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering10", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53441, "Length": 45, "Cover_Rate": 0.3879310344827586} {"Template_token": ["", "return", "checkAsmConstraintValA", "(", "Op", ",", "Val", ")", ";", "case", "'B'", ":", "return", "isInt", "<", "", ">", "(", "Val", ")", ";", "case", "'C'", ":", "return", "isUInt", "<", "", ">", "(", "clearUnusedBits", "(", "Val", ",", "Op", ".", "getScalarValueSizeInBits", "(", ")", ")", ")", "||", "", "(", "Val", ")", ";", "default", ":", "break", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Constraint", "==", "", ")", "{", "int64_t", "HiBits", "=", "static_cast", "<", "int32_t", ">", "(", "Val", ">>", "", ")", ";", "int64_t", "LoBits", "=", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ";", "return", "checkAsmConstraintValA", "(", "Op", ",", "HiBits", ",", "", ")", "&&", "checkAsmConstraintValA", "(", "Op", ",", "LoBits", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "checkAsmConstraintVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53442, "Length": 115, "Cover_Rate": 0.575} {"Template_token": ["", "bool", "TargetLowering", "::", "checkAsmConstraintValA", "(", "SDValue", "Op", ",", "uint64_t", "Val", ",", "unsigned", "MaxSize", ")", "const", "{", "unsigned", "Size", "=", "std", "::", "min", "<", "unsigned", ">", "(", "Op", ".", "getScalarValueSizeInBits", "(", ")", ",", "MaxSize", ")", ";", "bool", "HasInv2Pi", "=", "Subtarget", "->", "hasInv2PiInlineImm", "(", ")", ";", "if", "(", "(", "Size", "==", "", "&&", "", "(", "Val", ",", "HasInv2Pi", ")", ")", "||", "(", "Size", "==", "", "&&", "", "(", "Val", ",", "HasInv2Pi", ")", ")", "||", "(", "Size", "==", "", "&&", "", "(", "Val", ",", "HasInv2Pi", ")", ")", ")", "{", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "checkAsmConstraintValA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53444, "Length": 94, "Cover_Rate": 0.94} {"Template_token": ["", "static", "uint64_t", "clearUnusedBits", "(", "uint64_t", "Val", ",", "unsigned", "Size", ")", "{"], "ground_truth": ["if", "(", "!", "", "(", "Val", ")", ")", "{"], "File": "SIISelLowering10", "Func": "clearUnusedBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53445, "Length": 20, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "int", "NumElts", "=", "TRI", ".", "getRegSizeInBits", "(", "*", "SuperRC", ")", "/", "", ";"], "ground_truth": ["if", "(", "Offset", ">=", "NumElts", "||", "Offset", "<", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "Offset", ")", ";"], "File": "SIISelLowering10", "Func": "computeIndirectRegAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53446, "Length": 33, "Cover_Rate": 0.4177215189873418} {"Template_token": ["", "AttributeList", "Attrs", "=", "", "(", "Ctx", ",", "IID", ")", ";", "if", "(", "MaybeAlign", "RetAlign", "=", "Attrs", ".", "getRetAlignment", "(", ")", ")", "return", "*", "RetAlign", ";", "return", "Align", "(", "", ")", ";", "}", "default", ":"], "ground_truth": ["return", "Align", "(", "", ")", ";"], "File": "SIISelLowering10", "Func": "computeKnownAlignForTargetInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53447, "Length": 40, "Cover_Rate": 0.31496062992125984} {"Template_token": ["", "TargetLowering", "::", "computeKnownBitsForFrameIndex", "(", "FI", ",", "Known", ",", "MF", ")", ";"], "ground_truth": ["Known", ".", "Zero", ".", "setHighBits", "(", "getSubtarget", "(", ")", "->", "getKnownHighZeroBitsForFrameIndex", "(", ")", ")", ";"], "File": "SIISelLowering10", "Func": "computeKnownBitsForFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53448, "Length": 26, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "MVT", "DataDwordVT", "=", "NumDataDwords", "==", "", "?", "", ":", "", "(", "", ",", "NumDataDwords", ")", ";", "MVT", "MaskPopVT", "=", "MaskPopDwords", "==", "", "?", "", ":", "", "(", "", ",", "MaskPopDwords", ")", ";", "SDValue", "Data", "(", "Result", ",", "", ")", ";", "SDValue", "TexFail", ";", "if", "(", "DMaskPop", ">", "", "&&", "Data", ".", "getValueType", "(", ")", "!=", "MaskPopVT", ")", "{", "SDValue", "ZeroIdx", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "MaskPopVT", ".", "isVector", "(", ")", ")", "{", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MaskPopVT", ",", "SDValue", "(", "Result", ",", "", ")", ",", "ZeroIdx", ")", ";", "}", "else", "{", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MaskPopVT", ",", "SDValue", "(", "Result", ",", "", ")", ",", "ZeroIdx", ")", ";", "}", "}", "if", "(", "DataDwordVT", ".", "isVector", "(", ")", ")", "Data", "=", "padEltsToUndef", "(", "DAG", ",", "DL", ",", "DataDwordVT", ",", "Data", ",", "NumDataDwords", "-", "MaskPopDwords", ")", ";", "if", "(", "IsD16", ")", "Data", "=", "adjustLoadValueTypeImpl", "(", "Data", ",", "ReqRetVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "EVT", "LegalReqRetVT", "=", "ReqRetVT", ";", "if", "(", "!", "ReqRetVT", ".", "isVector", "(", ")", ")", "{", "if", "(", "!", "Data", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Data", ".", "getValueType", "(", ")", ".", "changeTypeToInteger", "(", ")", ",", "Data", ")", ";", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ReqRetVT", ".", "changeTypeToInteger", "(", ")", ",", "Data", ")", ";", "}", "else", "{", "if", "(", "(", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "%", "", ")", "==", "", "&&", "ReqRetVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "LegalReqRetVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ReqRetVT", ".", "getVectorElementType", "(", ")", ",", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "+", "", ")", ";", "}", "}"], "ground_truth": ["Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalReqRetVT", ",", "Data", ")", ";"], "File": "SIISelLowering10", "Func": "constructRetValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53450, "Length": 319, "Cover_Rate": 0.5778985507246377} {"Template_token": ["", "}", "}", "if", "(", "DataDwordVT", ".", "isVector", "(", ")", ")", "Data", "=", "padEltsToUndef", "(", "DAG", ",", "DL", ",", "DataDwordVT", ",", "Data", ",", "NumDataDwords", "-", "MaskPopDwords", ")", ";", "if", "(", "IsD16", ")", "Data", "=", "adjustLoadValueTypeImpl", "(", "Data", ",", "ReqRetVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "EVT", "LegalReqRetVT", "=", "ReqRetVT", ";", "if", "(", "!", "ReqRetVT", ".", "isVector", "(", ")", ")", "{", "if", "(", "!", "Data", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Data", ".", "getValueType", "(", ")", ".", "changeTypeToInteger", "(", ")", ",", "Data", ")", ";", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ReqRetVT", ".", "changeTypeToInteger", "(", ")", ",", "Data", ")", ";", "}", "else", "{", "if", "(", "(", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "%", "", ")", "==", "", "&&", "ReqRetVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "LegalReqRetVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ReqRetVT", ".", "getVectorElementType", "(", ")", ",", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "+", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "constructRetValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53451, "Length": 175, "Cover_Rate": 0.3170289855072464} {"Template_token": ["", "if", "(", "Arg", "&&", "(", "Arg", "->", "Flags", ".", "isSExt", "(", ")", "||", "Arg", "->", "Flags", ".", "isZExt", "(", ")", ")", "&&", "VT", ".", "bitsLT", "(", "MemVT", ")", ")", "{", "unsigned", "Opc", "=", "Arg", "->", "Flags", ".", "isZExt", "(", ")", "?", "", ":", "", ";", "Val", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "MemVT", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "}", "if", "(", "MemVT", ".", "isFloatingPoint", "(", ")", ")", "Val", "=", "getFPExtOrFPRound", "(", "DAG", ",", "Val", ",", "SL", ",", "VT", ")", ";", "else", "if", "(", "Signed", ")", "Val", "=", "DAG", ".", "getSExtOrTrunc", "(", "Val", ",", "SL", ",", "VT", ")", ";", "else", "Val", "=", "DAG", ".", "getZExtOrTrunc", "(", "Val", ",", "SL", ",", "VT", ")", ";", "return", "Val", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "convertArgType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53452, "Length": 125, "Cover_Rate": 0.51440329218107} {"Template_token": ["", "case", "", ":", "return", "hasFP64FP16Denormals", "(", "MF", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "denormalsEnabledForType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53453, "Length": 16, "Cover_Rate": 0.3137254901960784} {"Template_token": ["", "return", "hasFP32Denormals", "(", "MF", ")", ";", "case", "", ":", "case", "", ":", "return", "hasFP64FP16Denormals", "(", "MF", ")", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering10", "Func": "denormalsEnabledForType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53454, "Length": 23, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "static", "bool", "elementPairIsContiguous", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "int", "Elt", ")", "{"], "ground_truth": ["assert", "(", "Elt", "%", "", "==", "", ")", ";"], "File": "SIISelLowering10", "Func": "elementPairIsContiguous", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53455, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "BuildMI", "(", "*", "LoopBB", ",", "LoopBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "EncodedReg", ")", ";", "bundleInstWithWaitcnt", "(", "MI", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "EncodedReg", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "LoopBB", ")", ";", "return", "RemainderBB", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "emitGWSMemViolTestLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53456, "Length": 128, "Cover_Rate": 0.4555160142348754} {"Template_token": ["", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "EncodedReg", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "LoopBB", ")", ";"], "ground_truth": ["return", "RemainderBB", ";"], "File": "SIISelLowering10", "Func": "emitGWSMemViolTestLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53457, "Length": 91, "Cover_Rate": 0.3238434163701068} {"Template_token": ["", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "*", "SrcVec", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "const", "MachineOperand", "*", "Val", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "val", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "MRI", ".", "getRegClass", "(", "SrcVec", "->", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "IdxRC", "=", "MRI", ".", "getRegClass", "(", "Idx", "->", "getReg", "(", ")", ")", ";", "assert", "(", "Val", "->", "getReg", "(", ")", ")", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcVec", "->", "getReg", "(", ")", ",", "Offset", ")", ";", "const", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", ")", ";", "if", "(", "Idx", "->", "getReg", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Offset", "==", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "Dst", ")", ".", "add", "(", "*", "SrcVec", ")", ".", "add", "(", "*", "Val", ")", ".", "addImm", "(", "SubReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "isSGPRClass", "(", "IdxRC", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "Register", "Idx", "=", "getIndirectSGPRIdx", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ")", ";", "const", "MCInstrDesc", "&", "GPRIDXDesc", "=", "TII", "->", "getIndirectGPRIDXPseudo", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "VecRC", ")", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "GPRIDXDesc", ",", "Dst", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ")", ".", "add", "(", "*", "Val", ")", ".", "addReg", "(", "Idx", ")", ".", "addImm", "(", "SubReg", ")", ";", "}", "else", "{", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ")", ";", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "TII", "->", "getIndirectRegWriteMovRelPseudo", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "VecRC", ")", ",", "", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MovRelDesc", ",", "Dst", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ")", ".", "add", "(", "*", "Val", ")", ".", "addImm", "(", "SubReg", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "Val", "->", "isReg", "(", ")", ")", "MRI", ".", "clearKillFlags", "(", "Val", "->", "getReg", "(", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["Register", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "VecRC", ")", ";"], "File": "SIISelLowering10", "Func": "emitIndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53458, "Length": 507, "Cover_Rate": 0.7081005586592178} {"Template_token": ["", "const", "MCInstrDesc", "&", "GPRIDXDesc", "=", "TII", "->", "getIndirectGPRIDXPseudo", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "VecRC", ")", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "GPRIDXDesc", ",", "Dst", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ")", ".", "add", "(", "*", "Val", ")", ".", "addReg", "(", "Idx", ")", ".", "addImm", "(", "SubReg", ")", ";", "}", "else", "{", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ")", ";", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "TII", "->", "getIndirectRegWriteMovRelPseudo", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "VecRC", ")", ",", "", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MovRelDesc", ",", "Dst", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ")", ".", "add", "(", "*", "Val", ")", ".", "addImm", "(", "SubReg", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "Val", "->", "isReg", "(", ")", ")", "MRI", ".", "clearKillFlags", "(", "Val", "->", "getReg", "(", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "Register", "SGPRIdxReg", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "SrcVec", "->", "getReg", "(", ")", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "SGPRIdxReg", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "const", "MCInstrDesc", "&", "GPRIDXDesc", "=", "TII", "->", "getIndirectGPRIDXPseudo", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "VecRC", ")", ",", "false", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "GPRIDXDesc", ",", "Dst", ")", ".", "addReg", "(", "PhiReg", ")", ".", "add", "(", "*", "Val", ")", ".", "addReg", "(", "SGPRIdxReg", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering10", "Func": "emitIndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53459, "Length": 281, "Cover_Rate": 0.3924581005586592} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "Register", "SrcReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src", ")", "->", "getReg", "(", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "const", "TargetRegisterClass", "*", "IdxRC", "=", "MRI", ".", "getRegClass", "(", "Idx", "->", "getReg", "(", ")", ")", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcReg", ",", "Offset", ")", ";", "const", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", ")", ";", "if", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "isSGPRClass", "(", "IdxRC", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "Register", "Idx", "=", "getIndirectSGPRIdx", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ")", ";", "const", "MCInstrDesc", "&", "GPRIDXDesc", "=", "TII", "->", "getIndirectGPRIDXPseudo", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "VecRC", ")", ",", "true", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "GPRIDXDesc", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "Idx", ")", ".", "addImm", "(", "SubReg", ")", ";", "}", "else", "{"], "ground_truth": ["setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ")", ";"], "File": "SIISelLowering10", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53460, "Length": 252, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcReg", ",", "Offset", ")", ";", "const", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", ")", ";", "if", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "isSGPRClass", "(", "IdxRC", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "Register", "Idx", "=", "getIndirectSGPRIdx", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ")", ";", "const", "MCInstrDesc", "&", "GPRIDXDesc", "=", "TII", "->", "getIndirectGPRIDXPseudo", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "VecRC", ")", ",", "true", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "GPRIDXDesc", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "Idx", ")", ".", "addImm", "(", "SubReg", ")", ";", "}", "else", "{", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";"], "File": "SIISelLowering10", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53461, "Length": 216, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "if", "(", "Offset", "==", "", ")", "{", "SGPRIdxReg", "=", "CurrentIdxReg", ";", "}", "else", "{", "SGPRIdxReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SGPRIdxReg", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "}", "else", "{", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "}", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["MachineInstr", "*", "InsertPt", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "NewExec", ")", ";"], "File": "SIISelLowering10", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53463, "Length": 184, "Cover_Rate": 0.3021346469622332} {"Template_token": ["", "if", "(", "Info", "->", "getFrameOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "Info", "->", "limitOccupancy", "(", "MF", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", "&&", "!", "MF", ".", "empty", "(", ")", ")", "{", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "TII", "->", "fixImplicitOperands", "(", "MI", ")", ";", "}", "}", "}", "if", "(", "ST", ".", "needsAlignedVGPRs", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ";", "if", "(", "!", "RC", ")", "continue", ";", "int", "NewClassID", "=", "getAlignedAGPRClassID", "(", "RC", "->", "getID", "(", ")", ")", ";", "if", "(", "NewClassID", "!=", "-", "", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", "->", "getRegClass", "(", "NewClassID", ")", ")", ";", "}", "}"], "ground_truth": ["TargetLoweringBase", "::", "finalizeLowering", "(", "MF", ")", ";"], "File": "SIISelLowering10", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53465, "Length": 178, "Cover_Rate": 0.5042492917847026} {"Template_token": ["", "if", "(", "&", "Flt", "==", "&", "APFloat", "::", "IEEEsingle", "(", ")", ")", "return", "DenormMode", "==", "DenormalMode", "::", "getPreserveSign", "(", ")", ";"], "ground_truth": ["return", "DenormMode", "==", "DenormalMode", "::", "getIEEE", "(", ")", ";"], "File": "SIISelLowering10", "Func": "fpModeMatchesGlobalFPAtomicMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53466, "Length": 30, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "auto", "DenormMode", "=", "RMW", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getDenormalMode", "(", "Flt", ")", ";"], "ground_truth": ["if", "(", "&", "Flt", "==", "&", "APFloat", "::", "IEEEsingle", "(", ")", ")", "return", "DenormMode", "==", "DenormalMode", "::", "getPreserveSign", "(", ")", ";"], "File": "SIISelLowering10", "Func": "fpModeMatchesGlobalFPAtomicMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53467, "Length": 39, "Cover_Rate": 0.5} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Value", "*", "Ptr", "=", "II", "->", "getArgOperand", "(", "", ")", ";", "AccessTy", "=", "II", "->", "getType", "(", ")", ";", "Ops", ".", "push_back", "(", "Ptr", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "getAddrModeArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53468, "Length": 83, "Cover_Rate": 0.5496688741721855} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Value", "*", "Ptr", "=", "II", "->", "getArgOperand", "(", "", ")", ";"], "ground_truth": ["AccessTy", "=", "II", "->", "getType", "(", ")", ";"], "File": "SIISelLowering10", "Func": "getAddrModeArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53469, "Length": 50, "Cover_Rate": 0.33112582781456956} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "SIISelLowering10", "Func": "getAlignedAGPRClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53470, "Length": 77, "Cover_Rate": 0.4031413612565445} {"Template_token": ["", "if", "(", "Size", "!=", "", "||", "Op", ".", "getNumOperands", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "Op", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "V", "->", "getConstantSplatNode", "(", ")", ")", "{", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantFPSDNode", "*", "C", "=", "V", "->", "getConstantFPSplatNode", "(", ")", ")", "{", "Val", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering10", "Func": "getAsmOperandConstVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53471, "Length": 101, "Cover_Rate": 0.4353448275862069} {"Template_token": ["", "if", "(", "Elt", ".", "getValueType", "(", ")", "!=", "", ")", "Elt", "=", "DAG", ".", "getBitcast", "(", "", ",", "Elt", ")", ";", "VecElts", "[", "i", "]", "=", "Elt", ";", "}", "for", "(", "unsigned", "i", "=", "Elts", ".", "size", "(", ")", ";", "i", "<", "NumElts", ";", "++", "i", ")", "VecElts", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "if", "(", "NumElts", "==", "", ")", "return", "VecElts", "[", "", "]", ";", "return", "DAG", ".", "getBuildVector", "(", "Type", ",", "DL", ",", "VecElts", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "getBuildDwordsVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53472, "Length": 84, "Cover_Rate": 0.39436619718309857} {"Template_token": ["", "APFloat", "CanonicalQNaN", "=", "APFloat", "::", "getQNaN", "(", "C", ".", "getSemantics", "(", ")", ")", ";", "if", "(", "C", ".", "isSignaling", "(", ")", ")", "{", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SL", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "bitcastToAPInt", "(", ")", "!=", "CanonicalQNaN", ".", "bitcastToAPInt", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SL", ",", "VT", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getConstantFP", "(", "C", ",", "SL", ",", "VT", ")", ";"], "File": "SIISelLowering10", "Func": "getCanonicalConstantFP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53473, "Length": 75, "Cover_Rate": 0.5474452554744526} {"Template_token": ["", "case", "'s'", ":", "case", "'v'", ":", "case", "'a'", ":", "return", "C_RegisterClass", ";", "}", "}", "if", "(", "isImmConstraint", "(", "Constraint", ")", ")", "{", "return", "C_Other", ";", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "getConstraintType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53474, "Length": 35, "Cover_Rate": 0.5} {"Template_token": ["", "switch", "(", "Constraint", "[", "", "]", ")", "{", "default", ":", "break", ";", "case", "'s'", ":", "case", "'v'", ":", "case", "'a'", ":", "return", "C_RegisterClass", ";", "}", "}", "if", "(", "isImmConstraint", "(", "Constraint", ")", ")", "{", "return", "C_Other", ";", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "getConstraintType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53475, "Length": 47, "Cover_Rate": 0.6714285714285714} {"Template_token": ["", "assert", "(", "GlueChain", "->", "getNumValues", "(", ")", "==", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "VT", ",", "", ",", "", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "VTList", ",", "{", "GlueChain", ".", "getValue", "(", "", ")", ",", "A", ",", "B", ",", "GlueChain", ".", "getValue", "(", "", ")", "}", ",", "Flags", ")", ";"], "File": "SIISelLowering10", "Func": "getFPBinOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53476, "Length": 81, "Cover_Rate": 0.5328947368421053} {"Template_token": ["", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "getFPExtOrFPRound", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53477, "Length": 25, "Cover_Rate": 0.32051282051282054} {"Template_token": ["", "if", "(", "GlueChain", "->", "getNumValues", "(", ")", "<=", "", ")", "{", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "VT", ",", "{", "A", ",", "B", ",", "C", "}", ",", "Flags", ")", ";", "}", "assert", "(", "GlueChain", "->", "getNumValues", "(", ")", "==", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "VT", ",", "", ",", "", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "}", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "VTList", ",", "{", "GlueChain", ".", "getValue", "(", "", ")", ",", "A", ",", "B", ",", "C", ",", "GlueChain", ".", "getValue", "(", "", ")", "}", ",", "Flags", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "getFPTernOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53478, "Length": 118, "Cover_Rate": 0.7329192546583851} {"Template_token": ["", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N0", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&", "N1", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "&&", "isFMAFasterThanFMulAndFAdd", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "VT", ")", ")", "{"], "ground_truth": ["return", "", ";"], "File": "SIISelLowering10", "Func": "getFusedOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53479, "Length": 66, "Cover_Rate": 0.39520958083832336} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getFusedOpcode", "(", "const", "SelectionDAG", "&", "DAG", ",", "const", "SDNode", "*", "N0", ",", "const", "SDNode", "*", "N1", ")", "const", "{", "EVT", "VT", "=", "N0", "->", "getValueType", "(", "", ")", ";", "if", "(", "(", "(", "VT", "==", "", "&&", "!", "hasFP32Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "||", "(", "VT", "==", "", "&&", "!", "hasFP64FP16Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "&&", "getSubtarget", "(", ")", "->", "hasMadF16", "(", ")", ")", ")", "&&", "isOperationLegal", "(", "", ",", "VT", ")", ")", "return", "", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N0", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&", "N1", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "&&", "isFMAFasterThanFMulAndFAdd", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "VT", ")", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "getFusedOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53480, "Length": 153, "Cover_Rate": 0.9161676646706587} {"Template_token": ["", "if", "(", "auto", "VIndexC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "VIndex", ")", ")", "return", "VIndexC", "->", "getZExtValue", "(", ")", "!=", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "getIdxEn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53481, "Length": 26, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "if", "(", "Offset", "==", "", ")", "return", "Idx", "->", "getReg", "(", ")", ";", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Tmp", ")", ".", "add", "(", "*", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["return", "Tmp", ";"], "File": "SIISelLowering10", "Func": "getIndirectSGPRIdx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53482, "Length": 57, "Cover_Rate": 0.4351145038167939} {"Template_token": ["", "EVT", "VT", "=", "VTList", ".", "VTs", "[", "", "]", ";", "EVT", "WidenedVT", "=", "VT", ";", "EVT", "WidenedMemVT", "=", "MemVT", ";", "if", "(", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", "&&", "(", "WidenedVT", "==", "", "||", "WidenedVT", "==", "", ")", ")", "{", "WidenedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidenedVT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";", "WidenedMemVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidenedMemVT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "MMO", ",", "", ",", "", ")", ";", "}", "assert", "(", "VTList", ".", "NumVTs", "==", "", ")", ";", "SDVTList", "WidenedVTList", "=", "DAG", ".", "getVTList", "(", "WidenedVT", ",", "VTList", ".", "VTs", "[", "", "]", ")", ";", "auto", "NewOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opcode", ",", "DL", ",", "WidenedVTList", ",", "Ops", ",", "WidenedMemVT", ",", "MMO", ")", ";", "if", "(", "WidenedVT", "!=", "VT", ")", "{"], "ground_truth": ["auto", "Extract", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewOp", ",", "DAG", ".", "getVectorIdxConstant", "(", "", ",", "DL", ")", ")", ";"], "File": "SIISelLowering10", "Func": "getMemIntrinsicNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53483, "Length": 180, "Cover_Rate": 0.72} {"Template_token": ["", "}", "assert", "(", "VTList", ".", "NumVTs", "==", "", ")", ";", "SDVTList", "WidenedVTList", "=", "DAG", ".", "getVTList", "(", "WidenedVT", ",", "VTList", ".", "VTs", "[", "", "]", ")", ";", "auto", "NewOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opcode", ",", "DL", ",", "WidenedVTList", ",", "Ops", ",", "WidenedMemVT", ",", "MMO", ")", ";", "if", "(", "WidenedVT", "!=", "VT", ")", "{"], "ground_truth": ["auto", "Extract", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewOp", ",", "DAG", ".", "getVectorIdxConstant", "(", "", ",", "DL", ")", ")", ";"], "File": "SIISelLowering10", "Func": "getMemIntrinsicNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53484, "Length": 79, "Cover_Rate": 0.316} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "unsigned", "Size", "=", "ScalarVT", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "Size", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "return", "(", "NumElts", "+", "", ")", "/", "", ";"], "File": "SIISelLowering10", "Func": "getNumRegistersForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53485, "Length": 57, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "EVT", "TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "Op", ".", "isDstAligned", "(", "Align", "(", "", ")", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "Op", ".", "isDstAligned", "(", "Align", "(", "", ")", ")", ")", "return", "", ";"], "File": "SIISelLowering10", "Func": "getOptimalMemOpType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53486, "Length": 63, "Cover_Rate": 0.863013698630137} {"Template_token": ["", "LLT", "TargetLowering", "::", "getPreferredShiftAmountTy", "(", "LLT", "Ty", ")", "const", "{"], "ground_truth": ["return", "(", "Ty", ".", "getScalarSizeInBits", "(", ")", "<=", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "?", "Ty", ".", "changeElementSize", "(", "", ")", ":", "Ty", ".", "changeElementSize", "(", "", ")", ";"], "File": "SIISelLowering10", "Func": "getPreferredShiftAmountTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53488, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "LLT", "TargetLowering", "::", "getPreferredShiftAmountTy", "(", "LLT", "Ty", ")", "const", "{"], "ground_truth": ["return", "(", "Ty", ".", "getScalarSizeInBits", "(", ")", "<=", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "?", "Ty", ".", "changeElementSize", "(", "", ")", ":", "Ty", ".", "changeElementSize", "(", "", ")", ";"], "File": "SIISelLowering10", "Func": "getPreferredShiftAmountTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53489, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "if", "(", "!", "VT", ".", "isScalableVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "!=", "", "&&", "VT", ".", "getScalarType", "(", ")", ".", "bitsLE", "(", "", ")", ")", "return", "VT", ".", "isPow2VectorType", "(", ")", "?", "TypeSplitVector", ":", "TypeWidenVector", ";"], "ground_truth": ["return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";"], "File": "SIISelLowering10", "Func": "getPreferredVectorAction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53490, "Length": 47, "Cover_Rate": 0.7580645161290323} {"Template_token": ["", "if", "(", "MBB", "!=", "Header", ")", "LoopSize", "+=", "MBB", "->", "getAlignment", "(", ")", ".", "value", "(", ")", "/", "", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "LoopSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "if", "(", "LoopSize", ">", "", ")", "return", "PrefAlign", ";", "}", "}", "if", "(", "LoopSize", "<=", "", ")", "return", "PrefAlign", ";", "if", "(", "LoopSize", "<=", "", ")", "return", "CacheLineAlign", ";", "for", "(", "MachineLoop", "*", "P", "=", "ML", "->", "getParentLoop", "(", ")", ";", "P", ";", "P", "=", "P", "->", "getParentLoop", "(", ")", ")", "{", "if", "(", "MachineBasicBlock", "*", "Exit", "=", "P", "->", "getExitBlock", "(", ")", ")", "{", "auto", "I", "=", "Exit", "->", "getFirstNonDebugInstr", "(", ")", ";", "if", "(", "I", "!=", "Exit", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "CacheLineAlign", ";", "}", "}", "MachineBasicBlock", "*", "Pre", "=", "ML", "->", "getLoopPreheader", "(", ")", ";", "MachineBasicBlock", "*", "Exit", "=", "ML", "->", "getExitBlock", "(", ")", ";", "if", "(", "Pre", "&&", "Exit", ")", "{", "BuildMI", "(", "*", "Pre", ",", "Pre", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstNonDebugInstr", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "}"], "ground_truth": ["return", "CacheLineAlign", ";"], "File": "SIISelLowering10", "Func": "getPrefLoopAlignment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53491, "Length": 224, "Cover_Rate": 0.632768361581921} {"Template_token": ["", "if", "(", "MBB", "!=", "Header", ")", "LoopSize", "+=", "MBB", "->", "getAlignment", "(", ")", ".", "value", "(", ")", "/", "", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "LoopSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "if", "(", "LoopSize", ">", "", ")", "return", "PrefAlign", ";", "}", "}", "if", "(", "LoopSize", "<=", "", ")", "return", "PrefAlign", ";", "if", "(", "LoopSize", "<=", "", ")", "return", "CacheLineAlign", ";", "for", "(", "MachineLoop", "*", "P", "=", "ML", "->", "getParentLoop", "(", ")", ";", "P", ";", "P", "=", "P", "->", "getParentLoop", "(", ")", ")", "{", "if", "(", "MachineBasicBlock", "*", "Exit", "=", "P", "->", "getExitBlock", "(", ")", ")", "{", "auto", "I", "=", "Exit", "->", "getFirstNonDebugInstr", "(", ")", ";", "if", "(", "I", "!=", "Exit", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "CacheLineAlign", ";", "}", "}", "MachineBasicBlock", "*", "Pre", "=", "ML", "->", "getLoopPreheader", "(", ")", ";", "MachineBasicBlock", "*", "Exit", "=", "ML", "->", "getExitBlock", "(", ")", ";", "if", "(", "Pre", "&&", "Exit", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "Pre", ",", "Pre", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIISelLowering10", "Func": "getPrefLoopAlignment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53492, "Length": 192, "Cover_Rate": 0.5423728813559322} {"Template_token": ["", "const", "ArgDescriptor", "*", "Reg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "LLT", "Ty", ";", "std", "::", "tie", "(", "Reg", ",", "RC", ",", "Ty", ")", "=", "MFI", ".", "getPreloadedValue", "(", "PVID", ")", ";", "if", "(", "!", "Reg", ")", "{", "if", "(", "PVID", "==", "", "::", "KERNARG_SEGMENT_PTR", ")", "{", "return", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", ")", ",", "VT", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "File": "SIISelLowering10", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53493, "Length": 69, "Cover_Rate": 0.6106194690265486} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getPreloadedValue", "(", "SelectionDAG", "&", "DAG", ",", "const", "MachineFunctionInfo", "&", "MFI", ",", "EVT", "VT", ",", "", "PVID", ")", "const", "{", "const", "ArgDescriptor", "*", "Reg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "LLT", "Ty", ";", "std", "::", "tie", "(", "Reg", ",", "RC", ",", "Ty", ")", "=", "MFI", ".", "getPreloadedValue", "(", "PVID", ")", ";", "if", "(", "!", "Reg", ")", "{", "if", "(", "PVID", "==", "", "::", "KERNARG_SEGMENT_PTR", ")", "{"], "ground_truth": ["return", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", ")", ",", "VT", ")", ";"], "File": "SIISelLowering10", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53494, "Length": 82, "Cover_Rate": 0.7256637168141593} {"Template_token": ["", "if", "(", "RC", "==", "&", "", "&&", "!", "isDivergent", ")", "return", "Subtarget", "->", "getWavefrontSize", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "RC", ")", "&&", "!", "isDivergent", ")", "return", "TRI", "->", "getEquivalentSGPRClass", "(", "RC", ")", ";", "else", "if", "(", "TRI", "->", "isSGPRClass", "(", "RC", ")", "&&", "isDivergent", ")", "return", "TRI", "->", "getEquivalentVGPRClass", "(", "RC", ")", ";"], "ground_truth": ["return", "RC", ";"], "File": "SIISelLowering10", "Func": "getRegClassFor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53495, "Length": 69, "Cover_Rate": 0.5948275862068966} {"Template_token": ["", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "case", "'s'", ":", "case", "'r'", ":", "switch", "(", "BitWidth", ")", "{", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "default", ":", "RC", "=", "RegisterInfo", "::", "getSGPRClassForBitWidth", "(", "BitWidth", ")", ";", "if", "(", "!", "RC", ")", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "break", ";", "}", "break", ";", "case", "'v'", ":", "switch", "(", "BitWidth", ")", "{", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "default", ":", "RC", "=", "TRI", "->", "getVGPRClassForBitWidth", "(", "BitWidth", ")", ";", "if", "(", "!", "RC", ")", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "break", ";", "}", "break", ";", "case", "'a'", ":", "if", "(", "!", "Subtarget", "->", "hasMAIInsts", "(", ")", ")", "break", ";", "switch", "(", "BitWidth", ")", "{", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "default", ":", "RC", "=", "TRI", "->", "getAGPRClassForBitWidth", "(", "BitWidth", ")", ";", "if", "(", "!", "RC", ")", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "break", ";", "}", "break", ";", "}", "if", "(", "RC", "&&", "(", "isTypeLegal", "(", "VT", ")", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", ")", ")", "return", "std", "::", "make_pair", "(", "", ",", "RC", ")", ";", "}", "if", "(", "Constraint", ".", "startswith", "(", "", ")", "&&", "Constraint", ".", "endswith", "(", "", ")", ")", "{", "StringRef", "RegName", "(", "Constraint", ".", "data", "(", ")", "+", "", ",", "Constraint", ".", "size", "(", ")", "-", "", ")", ";", "if", "(", "RegName", ".", "consume_front", "(", "", ")", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "RegName", ".", "consume_front", "(", "", ")", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "RegName", ".", "consume_front", "(", "", ")", ")", "{", "RC", "=", "&", "", ";", "}", "if", "(", "RC", ")", "{", "uint32_t", "Idx", ";", "if", "(", "RegName", ".", "consume_front", "(", "", ")", ")", "{", "uint32_t", "End", ";", "bool", "Failed", "=", "RegName", ".", "consumeInteger", "(", "", ",", "Idx", ")", ";", "Failed", "|=", "!", "RegName", ".", "consume_front", "(", "", ")", ";", "Failed", "|=", "RegName", ".", "consumeInteger", "(", "", ",", "End", ")", ";", "Failed", "|=", "!", "RegName", ".", "consume_back", "(", "", ")", ";", "if", "(", "!", "Failed", ")", "{", "uint32_t", "Width", "=", "(", "End", "-", "Idx", "+", "", ")", "*", "", ";", "MCRegister", "Reg", "=", "RC", "->", "getRegister", "(", "Idx", ")", ";", "if", "(", "RegisterInfo", "::", "isVGPRClass", "(", "RC", ")", ")", "RC", "=", "TRI", "->", "getVGPRClassForBitWidth", "(", "Width", ")", ";", "else", "if", "(", "RegisterInfo", "::", "isSGPRClass", "(", "RC", ")", ")", "RC", "=", "TRI", "->", "getSGPRClassForBitWidth", "(", "Width", ")", ";", "else", "if", "(", "RegisterInfo", "::", "isAGPRClass", "(", "RC", ")", ")", "RC", "=", "TRI", "->", "getAGPRClassForBitWidth", "(", "Width", ")", ";", "if", "(", "RC", ")", "{", "Reg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "", ",", "RC", ")", ";", "return", "std", "::", "make_pair", "(", "Reg", ",", "RC", ")", ";", "}", "}", "}", "else", "{", "bool", "Failed", "=", "RegName", ".", "getAsInteger", "(", "", ",", "Idx", ")", ";"], "ground_truth": ["if", "(", "!", "Failed", "&&", "Idx", "<", "RC", "->", "getNumRegs", "(", ")", ")", "return", "std", "::", "make_pair", "(", "RC", "->", "getRegister", "(", "Idx", ")", ",", "RC", ")", ";"], "File": "SIISelLowering10", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53496, "Length": 533, "Cover_Rate": 0.7896296296296297} {"Template_token": ["", "}", "break", ";", "case", "'a'", ":", "if", "(", "!", "Subtarget", "->", "hasMAIInsts", "(", ")", ")", "break", ";", "switch", "(", "BitWidth", ")", "{", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "default", ":", "RC", "=", "TRI", "->", "getAGPRClassForBitWidth", "(", "BitWidth", ")", ";", "if", "(", "!", "RC", ")", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "break", ";", "}", "break", ";", "}", "if", "(", "RC", "&&", "(", "isTypeLegal", "(", "VT", ")", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", ")", ")", "return", "std", "::", "make_pair", "(", "", ",", "RC", ")", ";", "}", "if", "(", "Constraint", ".", "startswith", "(", "", ")", "&&", "Constraint", ".", "endswith", "(", "", ")", ")", "{", "StringRef", "RegName", "(", "Constraint", ".", "data", "(", ")", "+", "", ",", "Constraint", ".", "size", "(", ")", "-", "", ")", ";", "if", "(", "RegName", ".", "consume_front", "(", "", ")", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "RegName", ".", "consume_front", "(", "", ")", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "RegName", ".", "consume_front", "(", "", ")", ")", "{", "RC", "=", "&", "", ";", "}", "if", "(", "RC", ")", "{", "uint32_t", "Idx", ";", "if", "(", "RegName", ".", "consume_front", "(", "", ")", ")", "{", "uint32_t", "End", ";", "bool", "Failed", "=", "RegName", ".", "consumeInteger", "(", "", ",", "Idx", ")", ";", "Failed", "|=", "!", "RegName", ".", "consume_front", "(", "", ")", ";", "Failed", "|=", "RegName", ".", "consumeInteger", "(", "", ",", "End", ")", ";", "Failed", "|=", "!", "RegName", ".", "consume_back", "(", "", ")", ";", "if", "(", "!", "Failed", ")", "{", "uint32_t", "Width", "=", "(", "End", "-", "Idx", "+", "", ")", "*", "", ";", "MCRegister", "Reg", "=", "RC", "->", "getRegister", "(", "Idx", ")", ";", "if", "(", "RegisterInfo", "::", "isVGPRClass", "(", "RC", ")", ")", "RC", "=", "TRI", "->", "getVGPRClassForBitWidth", "(", "Width", ")", ";", "else", "if", "(", "RegisterInfo", "::", "isSGPRClass", "(", "RC", ")", ")", "RC", "=", "TRI", "->", "getSGPRClassForBitWidth", "(", "Width", ")", ";", "else", "if", "(", "RegisterInfo", "::", "isAGPRClass", "(", "RC", ")", ")", "RC", "=", "TRI", "->", "getAGPRClassForBitWidth", "(", "Width", ")", ";", "if", "(", "RC", ")", "{", "Reg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "", ",", "RC", ")", ";", "return", "std", "::", "make_pair", "(", "Reg", ",", "RC", ")", ";", "}", "}", "}", "else", "{", "bool", "Failed", "=", "RegName", ".", "getAsInteger", "(", "", ",", "Idx", ")", ";"], "ground_truth": ["if", "(", "!", "Failed", "&&", "Idx", "<", "RC", "->", "getNumRegs", "(", ")", ")", "return", "std", "::", "make_pair", "(", "RC", "->", "getRegister", "(", "Idx", ")", ",", "RC", ")", ";"], "File": "SIISelLowering10", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53497, "Length": 413, "Cover_Rate": 0.6118518518518519} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasFlatScrRegister", "(", ")", "&&", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "regsOverlap", "(", "Reg", ",", "", ")", ")", "{", "report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "Reg", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "Reg", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";"], "File": "SIISelLowering10", "Func": "getRegisterByName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53498, "Length": 118, "Cover_Rate": 0.4521072796934866} {"Template_token": ["", "", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "SDValue", "EncodingImm", "=", "DAG", ".", "getTargetConstant", "(", "Encoding", ",", "DL", ",", "", ")", ";", "SDValue", "ApertureReg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "EncodingImm", ")", ",", "", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getTargetConstant", "(", "WidthM1", "+", "", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ApertureReg", ",", "ShiftAmount", ")", ";", "}", "if", "(", "", "(", ")", "==", "", ")", "{", "ImplicitParameter", "Param", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "SHARED_BASE", ":", "PRIVATE_BASE", ";", "return", "loadImplicitKernelArgument", "(", "DAG", ",", "", ",", "DL", ",", "Align", "(", "", ")", ",", "Param", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "if", "(", "UserSGPR", "==", "", ")", "{", "return", "DAG", ".", "getUNDEF", "(", "", ")", ";", "}", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "SDValue", "Ptr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "QueuePtr", ",", "TypeSize", "::", "Fixed", "(", "StructOffset", ")", ")", ";"], "ground_truth": ["MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "File": "SIISelLowering10", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53499, "Length": 259, "Cover_Rate": 0.6780104712041884} {"Template_token": ["", "int", "DPDenormModeDefault", "=", "hasFP64FP16Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "ground_truth": ["int", "Mode", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault", "<<", "", ")", ";"], "File": "SIISelLowering10", "Func": "getSPDenormModeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53500, "Length": 27, "Cover_Rate": 0.36} {"Template_token": ["", "if", "(", "I", ".", "getMetadata", "(", "", ")", ")", "return", "MONoClobber", ";"], "ground_truth": ["return", "MachineMemOperand", "::", "MONone", ";"], "File": "SIISelLowering10", "Func": "getTargetMMOFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53501, "Length": 17, "Cover_Rate": 0.53125} {"Template_token": ["", "if", "(", "I", ".", "getMetadata", "(", "", ")", ")", "return", "MONoClobber", ";", "return", "MachineMemOperand", "::", "MONone", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "getTargetMMOFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53502, "Length": 18, "Cover_Rate": 0.5625} {"Template_token": ["", "if", "(", "Size", "<=", "", ")", "return", "Cost", ";", "Cost", ".", "first", "+=", "(", "Size", "+", "", ")", "/", "", ";"], "ground_truth": ["return", "Cost", ";"], "File": "SIISelLowering10", "Func": "getTypeLegalizationCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53504, "Length": 24, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "TargetLowering", "::", "getTypeLegalizationCost", "(", "const", "DataLayout", "&", "DL", ",", "Type", "*", "Ty", ")", "const", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "Cost", "=", "TargetLoweringBase", "::", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";"], "ground_truth": ["auto", "Size", "=", "DL", ".", "getTypeSizeInBits", "(", "Ty", ")", ";"], "File": "SIISelLowering10", "Func": "getTypeLegalizationCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53505, "Length": 52, "Cover_Rate": 0.6753246753246753} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT", "&", "RegisterVT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "_KERNEL", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "unsigned", "Size", "=", "ScalarVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "{"], "ground_truth": ["RegisterVT", "=", "VT", ".", "isInteger", "(", ")", "?", "", ":", "", ";"], "File": "SIISelLowering10", "Func": "getVectorTypeBreakdownForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53506, "Length": 98, "Cover_Rate": 0.37404580152671757} {"Template_token": ["", "NumIntermediates", "=", "(", "NumElts", "+", "", ")", "/", "", ";", "return", "NumIntermediates", ";", "}", "if", "(", "Size", "==", "", ")", "{", "RegisterVT", "=", "ScalarVT", ".", "getSimpleVT", "(", ")", ";", "IntermediateVT", "=", "RegisterVT", ";", "NumIntermediates", "=", "NumElts", ";", "return", "NumIntermediates", ";", "}", "if", "(", "Size", "<", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "{", "RegisterVT", "=", "", ";", "IntermediateVT", "=", "ScalarVT", ";", "NumIntermediates", "=", "NumElts", ";", "return", "NumIntermediates", ";", "}", "if", "(", "Size", "!=", "", "&&", "Size", "<=", "", ")", "{", "RegisterVT", "=", "", ";", "IntermediateVT", "=", "ScalarVT", ";", "NumIntermediates", "=", "NumElts", ";", "return", "NumIntermediates", ";", "}", "if", "(", "Size", ">", "", ")", "{", "RegisterVT", "=", "", ";", "IntermediateVT", "=", "RegisterVT", ";"], "ground_truth": ["NumIntermediates", "=", "NumElts", "*", "(", "(", "Size", "+", "", ")", "/", "", ")", ";"], "File": "SIISelLowering10", "Func": "getVectorTypeBreakdownForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53507, "Length": 126, "Cover_Rate": 0.48091603053435117} {"Template_token": ["", "SDValue", "LoadVal", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntVT", ",", "BufferLoad", ")", ";", "LoadVal", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LoadVT", ",", "LoadVal", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "LoadVal", ",", "BufferLoad", ".", "getValue", "(", "", ")", "}", ",", "DL", ")", ";"], "File": "SIISelLowering10", "Func": "handleByteShortBufferLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53508, "Length": 50, "Cover_Rate": 0.3246753246753247} {"Template_token": ["", "SDValue", "TargetLowering", "::", "handleByteShortBufferLoads", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "LoadVT", ",", "SDLoc", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ",", "MemSDNode", "*", "M", ")", "const", "{", "EVT", "IntVT", "=", "LoadVT", ".", "changeTypeToInteger", "(", ")", ";", "unsigned", "Opc", "=", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "", ")", "?", "", ":", "", ";", "SDVTList", "ResList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "BufferLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "ResList", ",", "Ops", ",", "IntVT", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntVT", ",", "BufferLoad", ")", ";", "LoadVal", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LoadVT", ",", "LoadVal", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "LoadVal", ",", "BufferLoad", ".", "getValue", "(", "", ")", "}", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "handleByteShortBufferLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53509, "Length": 140, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "!", "StoreVT", ".", "isVector", "(", ")", ")", "return", "VData", ";", "SDLoc", "DL", "(", "VData", ")", ";", "unsigned", "NumElements", "=", "StoreVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "Subtarget", "->", "hasUnpackedD16VMem", "(", ")", ")", "{", "EVT", "IntStoreVT", "=", "StoreVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "EVT", "EquivStoreVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElements", ")", ";", "SDValue", "ZExt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EquivStoreVT", ",", "IntVData", ")", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "ZExt", ".", "getNode", "(", ")", ")", ";", "}", "if", "(", "ImageStore", "&&", "Subtarget", "->", "hasImageStoreD16Bug", "(", ")", ")", "{", "EVT", "IntStoreVT", "=", "StoreVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Elts", ";", "DAG", ".", "ExtractVectorElements", "(", "IntVData", ",", "Elts", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "PackedElts", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Elts", ".", "size", "(", ")", "/", "", ";", "I", "+=", "", ")", "{", "SDValue", "Pair", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "{", "Elts", "[", "I", "*", "", "]", ",", "Elts", "[", "I", "*", "", "+", "", "]", "}", ")", ";", "SDValue", "IntPair", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Pair", ")", ";", "PackedElts", ".", "push_back", "(", "IntPair", ")", ";", "}", "if", "(", "(", "NumElements", "%", "", ")", "==", "", ")", "{", "unsigned", "I", "=", "Elts", ".", "size", "(", ")", "/", "", ";", "SDValue", "Pair", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "{", "Elts", "[", "I", "*", "", "]", ",", "DAG", ".", "getUNDEF", "(", "", ")", "}", ")", ";", "SDValue", "IntPair", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Pair", ")", ";", "PackedElts", ".", "push_back", "(", "IntPair", ")", ";", "}", "PackedElts", ".", "resize", "(", "Elts", ".", "size", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PackedElts", ".", "size", "(", ")", ")", ";", "return", "DAG", ".", "getBuildVector", "(", "VecVT", ",", "DL", ",", "PackedElts", ")", ";", "}", "if", "(", "NumElements", "==", "", ")", "{", "EVT", "IntStoreVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreVT", ".", "getStoreSizeInBits", "(", ")", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "EVT", "WidenedStoreVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreVT", ".", "getVectorElementType", "(", ")", ",", "NumElements", "+", "", ")", ";", "EVT", "WidenedIntVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidenedStoreVT", ".", "getStoreSizeInBits", "(", ")", ")", ";", "SDValue", "ZExt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WidenedIntVT", ",", "IntVData", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WidenedStoreVT", ",", "ZExt", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "StoreVT", ")", ")", ";"], "ground_truth": ["return", "VData", ";"], "File": "SIISelLowering10", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53510, "Length": 506, "Cover_Rate": 0.8955752212389381} {"Template_token": ["", "if", "(", "!", "Visited", ".", "insert", "(", "V", ")", ".", "second", ")", "return", "false", ";", "bool", "Result", "=", "false", ";", "for", "(", "auto", "U", ":", "V", "->", "users", "(", ")", ")", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ")", ")", "{", "if", "(", "V", "==", "U", "->", "getOperand", "(", "", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "Result", "=", "false", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering10", "Func": "hasCFUser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53511, "Length": 80, "Cover_Rate": 0.3292181069958848} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "Info", "->", "getMode", "(", ")", ".", "allFP32Denormals", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "hasFP32Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53512, "Length": 26, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "Info", "->", "getMode", "(", ")", ".", "allFP64FP16Denormals", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "hasFP64FP16Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53513, "Length": 26, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "MemSDNode", "*", "M", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "*", "I", ")", ")", "{", "if", "(", "getBasePtrIndex", "(", "M", ")", "==", "I", ".", "getOperandNo", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "hasMemSDNodeUser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53514, "Length": 44, "Cover_Rate": 0.5569620253164557} {"Template_token": ["", "Entry", "->", "addLiveIn", "(", "*", "I", ")", ";", "BuildMI", "(", "*", "Entry", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVR", ")", ".", "addReg", "(", "*", "I", ")", ";", "for", "(", "auto", "*", "Exit", ":", "Exits", ")", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "I", ")", ".", "addReg", "(", "NewVR", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "insertCopiesSplitCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53515, "Length": 79, "Cover_Rate": 0.3147410358565737} {"Template_token": ["", "}", "if", "(", "MaxDepth", "==", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "supportsMinMaxDenormModes", "(", ")", "||", "denormalsEnabledForType", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "MF", ")", ")", "return", "true", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ")", ")", "if", "(", "!", "isCanonicalized", "(", "MO", ".", "getReg", "(", ")", ",", "MF", ",", "MaxDepth", "-", "", ")", ")", "return", "false", ";", "return", "true", ";", "}", "default", ":", "return", "denormalsEnabledForType", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "MF", ")", "&&", "isKnownNeverSNaN", "(", "Reg", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53516, "Length": 111, "Cover_Rate": 0.46443514644351463} {"Template_token": ["", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "do", "{", "N", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "}", "while", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering10", "Func": "isCopyFromRegOfInlineAsm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53517, "Length": 62, "Cover_Rate": 0.7560975609756098} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "{", "return", "Subtarget", "->", "hasMadF16", "(", ")", "&&", "!", "hasFP64FP16Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering10", "Func": "isFMADLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53518, "Length": 28, "Cover_Rate": 0.3373493975903614} {"Template_token": ["", "switch", "(", "Ty", ".", "getScalarSizeInBits", "(", ")", ")", "{", "case", "", ":", "return", "isFMAFasterThanFMulAndFAdd", "(", "MF", ",", "", ")", ";", "case", "", ":"], "ground_truth": ["return", "isFMAFasterThanFMulAndFAdd", "(", "MF", ",", "", ")", ";"], "File": "SIISelLowering10", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53519, "Length": 31, "Cover_Rate": 0.4305555555555556} {"Template_token": ["", "return", "(", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMAD", "&&", "Subtarget", "->", "hasMadMixInsts", "(", ")", ")", "||", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMA", "&&", "Subtarget", "->", "hasFmaMixInsts", "(", ")", ")", ")", "&&", "DestTy", ".", "getScalarSizeInBits", "(", ")", "==", "", "&&", "SrcTy", ".", "getScalarSizeInBits", "(", ")", "==", "", "&&", "!", "hasFP32Denormals", "(", "*", "MI", ".", "getMF", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "isFPExtFoldable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53520, "Length": 59, "Cover_Rate": 0.7375} {"Template_token": ["", "bool", "TargetLowering", "::", "isFPExtFoldable", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Opcode", ",", "LLT", "DestTy", ",", "LLT", "SrcTy", ")", "const", "{"], "ground_truth": ["return", "(", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMAD", "&&", "Subtarget", "->", "hasMadMixInsts", "(", ")", ")", "||", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMA", "&&", "Subtarget", "->", "hasFmaMixInsts", "(", ")", ")", ")", "&&", "DestTy", ".", "getScalarSizeInBits", "(", ")", "==", "", "&&", "SrcTy", ".", "getScalarSizeInBits", "(", ")", "==", "", "&&", "!", "hasFP32Denormals", "(", "*", "MI", ".", "getMF", "(", ")", ")", ";"], "File": "SIISelLowering10", "Func": "isFPExtFoldable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53521, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "bool", "TargetLowering", "::", "isFreeAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "if", "(", "SrcAS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "true", ";"], "ground_truth": ["const", "GCNTargetMachine", "&", "TM", "=", "static_cast", "<", "const", "GCNTargetMachine", "&", ">", "(", "getTargetMachine", "(", ")", ")", ";"], "File": "SIISelLowering10", "Func": "isFreeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53522, "Length": 41, "Cover_Rate": 0.7884615384615384} {"Template_token": ["", "if", "(", "SrcAS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "true", ";", "const", "GCNTargetMachine", "&", "TM", "=", "static_cast", "<", "const", "GCNTargetMachine", "&", ">", "(", "getTargetMachine", "(", ")", ")", ";"], "ground_truth": ["return", "TM", ".", "isNoopAddrSpaceCast", "(", "SrcAS", ",", "DestAS", ")", ";"], "File": "SIISelLowering10", "Func": "isFreeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53523, "Length": 38, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "case", "'A'", ":", "case", "'B'", ":", "case", "'C'", ":", "return", "true", ";", "}", "}", "else", "if", "(", "Constraint", "==", "", "||", "Constraint", "==", "", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering10", "Func": "isImmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53524, "Length": 29, "Cover_Rate": 0.4084507042253521} {"Template_token": ["", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Info", "->", "getMode", "(", ")", ".", "DX10Clamp", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";", "}", "return", "TargetLowering", "::", "isKnownNeverNaNForTargetNode", "(", "Op", ",", "DAG", ",", "SNaN", ",", "Depth", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "isKnownNeverNaNForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53525, "Length": 84, "Cover_Rate": 0.7850467289719626} {"Template_token": ["", "if", "(", "Info", "->", "getMode", "(", ")", ".", "DX10Clamp", ")", "return", "true", ";", "return", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ",", "SNaN", ",", "Depth", "+", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "isKnownNeverNaNForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53526, "Length": 33, "Cover_Rate": 0.308411214953271} {"Template_token": ["", "if", "(", "auto", "*", "ConstVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ")", ")", "return", "ConstVal", "->", "getSExtValue", "(", ")", "!=", "TM", ".", "getNullPointerValue", "(", "AddrSpace", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering10", "Func": "isKnownNonNull", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53527, "Length": 31, "Cover_Rate": 0.38271604938271603} {"Template_token": ["", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Val", ")", "||", "isa", "<", "GlobalAddressSDNode", ">", "(", "Val", ")", "||", "isa", "<", "BasicBlockSDNode", ">", "(", "Val", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "auto", "*", "ConstVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ")", ")", "return", "ConstVal", "->", "getSExtValue", "(", ")", "!=", "TM", ".", "getNullPointerValue", "(", "AddrSpace", ")", ";"], "File": "SIISelLowering10", "Func": "isKnownNonNull", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53528, "Length": 57, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "if", "(", "AM", ".", "BaseOffs", "%", "", "!=", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "Ty", "->", "isSized", "(", ")", "&&", "DL", ".", "getTypeStoreSize", "(", "Ty", ")", "<", "", ")", "return", "isLegalGlobalAddressingMode", "(", "AM", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";"], "File": "SIISelLowering10", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53529, "Length": 231, "Cover_Rate": 0.65625} {"Template_token": ["", "return", "AM", ".", "Scale", "==", "", "&&", "(", "AM", ".", "BaseOffs", "==", "", "||", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "isLegalFLATOffset", "(", "AM", ".", "BaseOffs", ",", "AS", "::", "FLAT_ADDRESS", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "isLegalFlatAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53530, "Length": 35, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasAddr64", "(", ")", "||", "Subtarget", "->", "useFlatForGlobal", "(", ")", ")", "{", "return", "isLegalFlatAddressingMode", "(", "AM", ")", ";", "}", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "isLegalGlobalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53531, "Length": 30, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "if", "(", "!", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "if", "(", "AM", ".", "HasBaseReg", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "isLegalMUBUFAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53532, "Length": 48, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "return", "MemNode", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", "&", "MONoClobber", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "isMemOpHasNoClobberedMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53533, "Length": 14, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "return", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", "||", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "isNonGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53536, "Length": 20, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "bool", "TargetLowering", "::", "isReassocProfitable", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "N0", ",", "SDValue", "N1", ")", "const", "{", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "N0", "->", "isDivergent", "(", ")", "||", "!", "N1", "->", "isDivergent", "(", ")", ")", "return", "true", ";"], "File": "SIISelLowering10", "Func": "isReassocProfitable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53537, "Length": 47, "Cover_Rate": 0.6911764705882353} {"Template_token": ["", "const", "LoadSDNode", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "L", "->", "getAddressSpace", "(", ")", ";", "return", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ";", "}", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "", ":", "return", "", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "if", "(", "auto", "*", "A", "=", "dyn_cast", "<", "AtomicSDNode", ">", "(", "N", ")", ")", "{", "return", "A", "->", "readMem", "(", ")", "&&", "A", "->", "writeMem", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering10", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53538, "Length": 193, "Cover_Rate": 0.4606205250596659} {"Template_token": ["", "unsigned", "MaxValue", "=", "ST", ".", "getMaxWorkitemID", "(", "KB", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "Dim", ")", ";", "Known", ".", "Zero", ".", "setHighBits", "(", "countLeadingZeros", "(", "MaxValue", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "knownBitsForWorkitemID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53539, "Length": 33, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "SDValue", "VReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ",", "", ")", ";", "SDNode", "*", "Glued", "=", "Node", "->", "getGluedNode", "(", ")", ";", "SDValue", "ToVReg", "=", "DAG", ".", "getCopyToReg", "(", "Node", "->", "getOperand", "(", "", ")", ",", "SL", ",", "VReg", ",", "SrcVal", ",", "SDValue", "(", "Glued", ",", "Glued", "?", "Glued", "->", "getNumValues", "(", ")", "-", "", ":", "", ")", ")", ";", "SDValue", "ToResultReg", "=", "DAG", ".", "getCopyToReg", "(", "ToVReg", ",", "SL", ",", "SDValue", "(", "DestReg", ",", "", ")", ",", "VReg", ",", "ToVReg", ".", "getValue", "(", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Node", ",", "ToResultReg", ".", "getNode", "(", ")", ")", ";", "DAG", ".", "RemoveDeadNode", "(", "Node", ")", ";", "return", "ToResultReg", ".", "getNode", "(", ")", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Node", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "!", "isFrameIndexOp", "(", "Node", "->", "getOperand", "(", "i", ")", ")", ")", "{", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "i", ")", ")", ";", "continue", ";", "}"], "ground_truth": ["SDLoc", "DL", "(", "Node", ")", ";"], "File": "SIISelLowering10", "Func": "legalizeTargetIndependentNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53541, "Length": 185, "Cover_Rate": 0.5457227138643068} {"Template_token": ["", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "PtrInfo", ",", "Alignment", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "SIISelLowering10", "Func": "loadImplicitKernelArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53542, "Length": 56, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "uint64_t", "Offset", "=", "getImplicitParameterOffset", "(", "MF", ",", "Param", ")", ";", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "PtrInfo", ",", "Alignment", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "loadImplicitKernelArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53543, "Length": 77, "Cover_Rate": 0.7549019607843137} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "TmpExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "MovExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "TmpExec", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "Exec", ")", ";", "MachineBasicBlock", "*", "LoopBB", ";", "MachineBasicBlock", "*", "RemainderBB", ";", "std", "::", "tie", "(", "LoopBB", ",", "RemainderBB", ")", "=", "splitBlockForLoop", "(", "MI", ",", "MBB", ",", "false", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "auto", "InsPt", "=", "emitLoadM0FromVGPRLoop", "(", "TII", ",", "MRI", ",", "MBB", ",", "*", "LoopBB", ",", "DL", ",", "*", "Idx", ",", "InitResultReg", ",", "DstReg", ",", "PhiReg", ",", "TmpExec", ",", "Offset", ",", "UseGPRIdxMode", ",", "SGPRIdxReg", ")", ";", "MachineBasicBlock", "*", "LandingPad", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "LoopBB", ")", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "LandingPad", ")", ";", "LoopBB", "->", "removeSuccessor", "(", "RemainderBB", ")", ";", "LandingPad", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LandingPad", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "LandingPad", "->", "begin", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "LandingPad", ",", "First", ",", "DL", ",", "TII", "->", "get", "(", "MovExecOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "File": "SIISelLowering10", "Func": "loadM0FromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53544, "Length": 307, "Cover_Rate": 0.7791878172588832} {"Template_token": ["", "SDValue", "FlatNullPtr", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "unsigned", "SrcAS", "=", "ASC", "->", "getSrcAddressSpace", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "TargetMachine", "&", ">", "(", "getTargetMachine", "(", ")", ")", ";", "if", "(", "SrcAS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "unsigned", "DestAS", "=", "ASC", "->", "getDestAddressSpace", "(", ")", ";", "if", "(", "DestAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "if", "(", "isKnownNonNull", "(", "Src", ",", "DAG", ",", "TM", ",", "SrcAS", ")", ")", "return", "Ptr", ";", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "Src", ",", "FlatNullPtr", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NonNull", ",", "Ptr", ",", "SegmentNullPtr", ")", ";", "}", "}", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "SrcAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "SrcAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "SDValue", "Aperture", "=", "getSegmentAperture", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", ",", "SL", ",", "DAG", ")", ";", "SDValue", "CvtPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ",", "Aperture", ")", ";", "CvtPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "CvtPtr", ")", ";", "if", "(", "isKnownNonNull", "(", "Src", ",", "DAG", ",", "TM", ",", "SrcAS", ")", ")", "return", "CvtPtr", ";"], "ground_truth": ["unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ";"], "File": "SIISelLowering10", "Func": "lowerADDRSPACECAST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53545, "Length": 270, "Cover_Rate": 0.45685279187817257} {"Template_token": ["", "void", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isImmConstraint", "(", "Constraint", ")", ")", "{", "uint64_t", "Val", ";", "if", "(", "getAsmOperandConstVal", "(", "Op", ",", "Val", ")", "&&", "checkAsmConstraintVal", "(", "Op", ",", "Constraint", ",", "Val", ")", ")", "{", "Val", "=", "clearUnusedBits", "(", "Val", ",", "Op", ".", "getScalarValueSizeInBits", "(", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ")", ";"], "File": "SIISelLowering10", "Func": "LowerAsmOperandForConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53546, "Length": 91, "Cover_Rate": 0.8125} {"Template_token": ["", "Val", "=", "clearUnusedBits", "(", "Val", ",", "Op", ".", "getScalarValueSizeInBits", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ")", ";", "}", "}", "else", "{", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "Ops", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "LowerAsmOperandForConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53547, "Length": 50, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "SDValue", "New", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "MVT", "SimpleVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "MVT", "VecType", "=", "", "(", "SimpleVT", ",", "", ")", ";", "SDValue", "NewOld", "=", "DAG", ".", "getBuildVector", "(", "VecType", ",", "DL", ",", "{", "New", ",", "Old", "}", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "ChainIn", ",", "Addr", ",", "NewOld", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "AtomicNode", "->", "getMemOperand", "(", ")", ")", ";"], "File": "SIISelLowering10", "Func": "LowerATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53548, "Length": 95, "Cover_Rate": 0.49222797927461137} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Src", ".", "getOperand", "(", "", ")", ",", "Src", ".", "getOperand", "(", "", ")", ",", "Src", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "const", "ConstantSDNode", "*", "Arg", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "{", "if", "(", "Arg", "->", "isZero", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "VT", ")", ";", "if", "(", "Arg", "->", "isOne", "(", ")", ")", "{"], "ground_truth": ["Register", "Exec", ";"], "File": "SIISelLowering10", "Func": "lowerBALLOTIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53549, "Length": 119, "Cover_Rate": 0.476} {"Template_token": ["", "}", "bool", "HaveChain", "=", "Intr", "->", "getOpcode", "(", ")", "==", "", "||", "Intr", "->", "getOpcode", "(", ")", "==", "", ";", "assert", "(", "!", "SetCC", "||", "(", "SetCC", "->", "getConstantOperandVal", "(", "", ")", "==", "", "&&", "cast", "<", "CondCodeSDNode", ">", "(", "SetCC", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "->", "get", "(", ")", "==", "", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "HaveChain", ")", "Ops", ".", "push_back", "(", "BRCOND", ".", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "append", "(", "Intr", "->", "op_begin", "(", ")", "+", "(", "HaveChain", "?", "", ":", "", ")", ",", "Intr", "->", "op_end", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Target", ")", ";", "ArrayRef", "<", "EVT", ">", "Res", "(", "Intr", "->", "value_begin", "(", ")", "+", "", ",", "Intr", "->", "value_end", "(", ")", ")", ";", "SDNode", "*", "Result", "=", "DAG", ".", "getNode", "(", "CFNode", ",", "DL", ",", "DAG", ".", "getVTList", "(", "Res", ")", ",", "Ops", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "HaveChain", ")", "{", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["SDValue", "(", "Result", ",", "", ")", ",", "BRCOND", ".", "getOperand", "(", "", ")", "}", ";"], "File": "SIISelLowering10", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53550, "Length": 190, "Cover_Rate": 0.34172661870503596} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "LoOps", ",", "HiOps", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "LoOps", ".", "push_back", "(", "Op", ".", "getOperand", "(", "I", ")", ")", ";", "HiOps", ".", "push_back", "(", "Op", ".", "getOperand", "(", "I", "+", "E", ")", ")", ";", "}", "SDValue", "Lo", "=", "DAG", ".", "getBuildVector", "(", "HalfVT", ",", "SL", ",", "LoOps", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getBuildVector", "(", "HalfVT", ",", "SL", ",", "HiOps", ")", ";", "SDValue", "CastLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "HalfIntVT", ",", "Lo", ")", ";", "SDValue", "CastHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "HalfIntVT", ",", "Hi", ")", ";", "SDValue", "Blend", "=", "DAG", ".", "getBuildVector", "(", "", "(", "HalfIntVT", ",", "", ")", ",", "SL", ",", "{", "CastLo", ",", "CastHi", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Blend", ")", ";", "}", "assert", "(", "VT", "==", "", "||", "VT", "==", "", ")", ";", "assert", "(", "!", "Subtarget", "->", "hasVOP3PInsts", "(", ")", "&&", "", ")", ";", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Hi", ".", "isUndef", "(", ")", ")", "{", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ")", ";", "SDValue", "ExtLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "ExtLo", ")", ";"], "File": "SIISelLowering10", "Func": "lowerBUILD_VECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53551, "Length": 257, "Cover_Rate": 0.46897810218978103} {"Template_token": ["", "Ctx", ".", "diagnose", "(", "NoTrap", ")", ";", "return", "Chain", ";", "}", "uint64_t", "TrapID", "=", "static_cast", "<", "uint64_t", ">", "(", "GCNSubtarget", "::", "TrapID", "::", "LLVMAMDHSADebugTrap", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "TrapID", ",", "SL", ",", "", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Ops", ")", ";"], "File": "SIISelLowering10", "Func": "lowerDEBUGTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53554, "Length": 60, "Cover_Rate": 0.36809815950920244} {"Template_token": ["", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTrapHandlerEnabled", "(", ")", "||", "Subtarget", "->", "getTrapHandlerAbi", "(", ")", "!=", "GCNSubtarget", "::", "TrapHandlerAbi", "::", "AMDHSA", ")", "{", "DiagnosticInfoUnsupported", "NoTrap", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";"], "ground_truth": ["Ctx", ".", "diagnose", "(", "NoTrap", ")", ";"], "File": "SIISelLowering10", "Func": "lowerDEBUGTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53555, "Length": 83, "Cover_Rate": 0.50920245398773} {"Template_token": ["", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Size", ")", ")", "return", "lowerDYNAMIC_STACKALLOCImpl", "(", "Op", ",", "DAG", ")", ";", "return", "TargetLowering", "::", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53556, "Length": 39, "Cover_Rate": 0.7358490566037735} {"Template_token": ["", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Size", ")", ")", "return", "lowerDYNAMIC_STACKALLOCImpl", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "TargetLowering", "::", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering10", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53557, "Length": 28, "Cover_Rate": 0.5283018867924528} {"Template_token": ["", "Chain", "=", "SP", ".", "getValue", "(", "", ")", ";", "MaybeAlign", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Tmp3", ")", "->", "getMaybeAlignValue", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "Opc", "=", "TFL", "->", "getStackGrowthDirection", "(", ")", "==", "TargetFrameLowering", "::", "StackGrowsUp", "?", "", ":", "", ";", "SDValue", "ScaledSize", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Size", ",", "DAG", ".", "getConstant", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ",", "dl", ",", "", ")", ")", ";", "Align", "StackAlign", "=", "TFL", "->", "getStackAlign", "(", ")", ";"], "ground_truth": ["Tmp1", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "SP", ",", "ScaledSize", ")", ";"], "File": "SIISelLowering10", "Func": "lowerDYNAMIC_STACKALLOCImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53558, "Length": 123, "Cover_Rate": 0.3153846153846154} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Tmp1", "=", "Op", ";", "SDValue", "Tmp2", "=", "Op", ".", "getValue", "(", "", ")", ";", "SDValue", "Tmp3", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Chain", "=", "Tmp1", ".", "getOperand", "(", "", ")", ";", "Register", "SPReg", "=", "Info", "->", "getStackPtrOffsetReg", "(", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "", ",", "", ",", "dl", ")", ";", "SDValue", "Size", "=", "Tmp2", ".", "getOperand", "(", "", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "VT", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "", ")", ";", "MaybeAlign", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Tmp3", ")", "->", "getMaybeAlignValue", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "Opc", "=", "TFL", "->", "getStackGrowthDirection", "(", ")", "==", "TargetFrameLowering", "::", "StackGrowsUp", "?", "", ":", "", ";", "SDValue", "ScaledSize", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Size", ",", "DAG", ".", "getConstant", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ",", "dl", ",", "", ")", ")", ";", "Align", "StackAlign", "=", "TFL", "->", "getStackAlign", "(", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "SP", ",", "ScaledSize", ")", ";", "if", "(", "Alignment", "&&", "*", "Alignment", ">", "StackAlign", ")", "{", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Alignment", "->", "value", "(", ")", "<<", "ST", ".", "getWavefrontSizeLog2", "(", ")", ",", "dl", ",", "VT", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "Tmp1", ")", ";"], "ground_truth": ["Tmp2", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ",", "true", ")", ",", "SDValue", "(", ")", ",", "dl", ")", ";"], "File": "SIISelLowering10", "Func": "lowerDYNAMIC_STACKALLOCImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53559, "Length": 320, "Cover_Rate": 0.8205128205128205} {"Template_token": ["", "Hi", "=", "DAG", ".", "getBitcast", "(", "HiVT", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "V2", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ")", ";", "EVT", "IdxVT", "=", "Idx", ".", "getValueType", "(", ")", ";", "unsigned", "NElem", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "NElem", ")", ")", ";", "SDValue", "IdxMask", "=", "DAG", ".", "getConstant", "(", "NElem", "/", "", "-", "", ",", "SL", ",", "IdxVT", ")", ";", "SDValue", "NewIdx", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IdxVT", ",", "Idx", ",", "IdxMask", ")", ";", "SDValue", "Half", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IdxMask", ",", "Hi", ",", "Lo", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Half", ",", "NewIdx", ")", ";", "}", "assert", "(", "VecSize", "<=", "", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "EltSize", ")", ")", ";", "MVT", "IntVT", "=", "", "(", "VecSize", ")", ";", "SDValue", "ScaleFactor", "=", "DAG", ".", "getConstant", "(", "Log2_32", "(", "EltSize", ")", ",", "SL", ",", "", ")", ";", "SDValue", "ScaledIdx", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Idx", ",", "ScaleFactor", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IntVT", ",", "Vec", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IntVT", ",", "BC", ",", "ScaledIdx", ")", ";", "if", "(", "ResultVT", "==", "", ")", "{", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Elt", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ResultVT", ",", "Result", ")", ";", "}", "return", "DAG", ".", "getAnyExtOrTrunc", "(", "Elt", ",", "SL", ",", "ResultVT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53560, "Length": 284, "Cover_Rate": 0.5579567779960707} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerFastUnsafeFDIV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "SDNodeFlags", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "bool", "AllowInaccurateRcp", "=", "Flags", ".", "hasApproximateFuncs", "(", ")", ";", "if", "(", "!", "AllowInaccurateRcp", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";"], "File": "SIISelLowering10", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53561, "Length": 147, "Cover_Rate": 0.6125} {"Template_token": ["", "if", "(", "!", "AllowInaccurateDiv", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NegY", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Y", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "SDValue", "R", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Y", ")", ";", "SDValue", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NegY", ",", "R", ",", "One", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Tmp0", ",", "R", ",", "R", ")", ";"], "ground_truth": ["SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NegY", ",", "R", ",", "One", ")", ";"], "File": "SIISelLowering10", "Func": "lowerFastUnsafeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53562, "Length": 115, "Cover_Rate": 0.40069686411149824} {"Template_token": ["", "SDValue", "NegY", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Y", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "VT", ")", ";", "SDValue", "R", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Y", ")", ";", "SDValue", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NegY", ",", "R", ",", "One", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Tmp0", ",", "R", ",", "R", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NegY", ",", "R", ",", "One", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Tmp1", ",", "R", ",", "R", ")", ";", "SDValue", "Ret", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "X", ",", "R", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NegY", ",", "Ret", ",", "X", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Tmp2", ",", "R", ",", "Ret", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "lowerFastUnsafeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53563, "Length": 181, "Cover_Rate": 0.6306620209059234} {"Template_token": ["", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "CmpVT", "=", "Src0", ".", "getValueType", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "CmpVT", "==", "", "&&", "!", "TLI", ".", "isTypeLegal", "(", "CmpVT", ")", ")", "{", "Src0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src0", ")", ";", "Src1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src1", ")", ";", "}", "FCmpInst", "::", "Predicate", "IcInput", "=", "static_cast", "<", "FCmpInst", "::", "Predicate", ">", "(", "CondCode", ")", ";", "", "CCOpcode", "=", "getFCmpCondCode", "(", "IcInput", ")", ";", "unsigned", "WavefrontSize", "=", "TLI", ".", "getSubtarget", "(", ")", "->", "getWavefrontSize", "(", ")", ";", "EVT", "CCVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WavefrontSize", ")", ";"], "ground_truth": ["SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "CCVT", ",", "Src0", ",", "Src1", ",", "DAG", ".", "getCondCode", "(", "CCOpcode", ")", ")", ";"], "File": "SIISelLowering10", "Func": "lowerFCMPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53564, "Length": 159, "Cover_Rate": 0.5698924731182796} {"Template_token": ["", "SDNode", "*", "EnableDenorm", ";", "if", "(", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "const", "SDValue", "EnableDenormValue", "=", "getSPDenormModeValue", "(", "FP_DENORM_FLUSH_NONE", ",", "DAG", ",", "SL", ",", "Subtarget", ")", ";", "EnableDenorm", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "BindParamVTs", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "EnableDenormValue", ")", ".", "getNode", "(", ")", ";", "}", "else", "{", "const", "SDValue", "EnableDenormValue", "=", "DAG", ".", "getConstant", "(", "FP_DENORM_FLUSH_NONE", ",", "SL", ",", "", ")", ";", "EnableDenorm", "=", "DAG", ".", "getMachineNode", "(", "", ",", "SL", ",", "BindParamVTs", ",", "{", "EnableDenormValue", ",", "BitField", ",", "DAG", ".", "getEntryNode", "(", ")", "}", ")", ";", "}", "SDValue", "Ops", "[", "", "]", "=", "{", "NegDivScale0", ",", "SDValue", "(", "EnableDenorm", ",", "", ")", ",", "SDValue", "(", "EnableDenorm", ",", "", ")", "}", ";", "NegDivScale0", "=", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}", "SDValue", "Fma0", "=", "getFPTernOp", "(", "DAG", ",", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "NegDivScale0", ",", "Flags", ")", ";", "SDValue", "Fma1", "=", "getFPTernOp", "(", "DAG", ",", "", ",", "SL", ",", "", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Fma0", ",", "Flags", ")", ";", "SDValue", "Mul", "=", "getFPBinOp", "(", "DAG", ",", "", ",", "SL", ",", "", ",", "NumeratorScaled", ",", "Fma1", ",", "Fma1", ",", "Flags", ")", ";", "SDValue", "Fma2", "=", "getFPTernOp", "(", "DAG", ",", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Mul", ",", "Flags", ")", ";", "SDValue", "Fma3", "=", "getFPTernOp", "(", "DAG", ",", "", ",", "SL", ",", "", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Fma2", ",", "Flags", ")", ";", "SDValue", "Fma4", "=", "getFPTernOp", "(", "DAG", ",", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Fma3", ",", "Flags", ")", ";", "if", "(", "!", "HasFP32Denormals", ")", "{", "SDNode", "*", "DisableDenorm", ";", "if", "(", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "const", "SDValue", "DisableDenormValue", "=", "getSPDenormModeValue", "(", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ",", "DAG", ",", "SL", ",", "Subtarget", ")", ";", "DisableDenorm", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma4", ".", "getValue", "(", "", ")", ",", "DisableDenormValue", ",", "Fma4", ".", "getValue", "(", "", ")", ")", ".", "getNode", "(", ")", ";", "}", "else", "{"], "ground_truth": ["const", "SDValue", "DisableDenormValue", "=", "DAG", ".", "getConstant", "(", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ",", "SL", ",", "", ")", ";"], "File": "SIISelLowering10", "Func": "LowerFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53565, "Length": 360, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFDIV64", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "SDValue", "FastLowered", "=", "lowerFastUnsafeFDIV64", "(", "Op", ",", "DAG", ")", ")", "return", "FastLowered", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "X", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Y", "=", "Op", ".", "getOperand", "(", "", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "SDVTList", "ScaleVT", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "DivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "Y", ",", "Y", ",", "X", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Rcp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Rcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Rcp", ",", "Fma0", ",", "Rcp", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Fma1", ",", "One", ")", ";", "SDValue", "DivScale1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "X", ",", "Y", ",", "X", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma1", ",", "Fma2", ",", "Fma1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale1", ",", "Fma3", ")", ";", "SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ")", ";", "SDValue", "Scale", ";", "if", "(", "!", "Subtarget", "->", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "const", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "NumBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "X", ")", ";", "SDValue", "DenBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Y", ")", ";", "SDValue", "Scale0BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Scale1BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale1", ")", ";", "SDValue", "NumHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NumBC", ",", "Hi", ")", ";", "SDValue", "DenHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DenBC", ",", "Hi", ")", ";", "SDValue", "Scale0Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Scale0BC", ",", "Hi", ")", ";", "SDValue", "Scale1Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Scale1BC", ",", "Hi", ")", ";", "SDValue", "CmpDen", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "DenHi", ",", "Scale0Hi", ",", "", ")", ";"], "ground_truth": ["SDValue", "CmpNum", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "NumHi", ",", "Scale1Hi", ",", "", ")", ";"], "File": "SIISelLowering10", "Func": "LowerFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53566, "Length": 472, "Cover_Rate": 0.7386541471048513} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerFMINNUM_FMAXNUM", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["bool", "IsIEEEMode", "=", "Info", "->", "getMode", "(", ")", ".", "IEEE", ";"], "File": "SIISelLowering10", "Func": "lowerFMINNUM_FMAXNUM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53567, "Length": 59, "Cover_Rate": 0.5841584158415841} {"Template_token": ["", "if", "(", "IsIEEEMode", ")", "return", "expandFMINNUM_FMAXNUM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "return", "splitBinaryVectorOp", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering10", "Func": "lowerFMINNUM_FMAXNUM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53568, "Length": 34, "Cover_Rate": 0.33663366336633666} {"Template_token": ["", "if", "(", "(", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "||", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", "||", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "GV", "->", "hasExternalLinkage", "(", ")", ")", "{", "Type", "*", "Ty", "=", "GV", "->", "getValueType", "(", ")", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Ty", ")", ".", "isZero", "(", ")", ")", "{", "assert", "(", "PtrVT", "==", "", "&&", "", ")", ";", "MFI", "->", "setDynLDSAlign", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ";", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "PtrVT", ")", ",", "", ")", ";", "}", "}", "return", "TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53570, "Length": 148, "Cover_Rate": 0.3378995433789954} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "if", "(", "(", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "||", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", "||", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "GV", "->", "hasExternalLinkage", "(", ")", ")", "{", "Type", "*", "Ty", "=", "GV", "->", "getValueType", "(", ")", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Ty", ")", ".", "isZero", "(", ")", ")", "{", "assert", "(", "PtrVT", "==", "", "&&", "", ")", ";", "MFI", "->", "setDynLDSAlign", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ";", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "PtrVT", ")", ",", "", ")", ";", "}", "}"], "ground_truth": ["return", "TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering10", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53571, "Length": 158, "Cover_Rate": 0.3607305936073059} {"Template_token": ["", "const", "auto", "*", "CD", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "CondCode", "=", "CD", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "ICmpInst", "::", "isIntPredicate", "(", "static_cast", "<", "ICmpInst", "::", "Predicate", ">", "(", "CondCode", ")", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "ICmpInst", "::", "Predicate", "IcInput", "=", "static_cast", "<", "ICmpInst", "::", "Predicate", ">", "(", "CondCode", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "CmpVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "if", "(", "CmpVT", "==", "", "&&", "!", "TLI", ".", "isTypeLegal", "(", "", ")", ")", "{", "unsigned", "PromoteOp", "=", "ICmpInst", "::", "isSigned", "(", "IcInput", ")", "?", "", ":", "", ";", "LHS", "=", "DAG", ".", "getNode", "(", "PromoteOp", ",", "DL", ",", "", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "PromoteOp", ",", "DL", ",", "", ",", "RHS", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "lowerICMPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53572, "Length": 163, "Cover_Rate": 0.5525423728813559} {"Template_token": ["", "unsigned", "CondCode", "=", "CD", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "ICmpInst", "::", "isIntPredicate", "(", "static_cast", "<", "ICmpInst", "::", "Predicate", ">", "(", "CondCode", ")", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "ICmpInst", "::", "Predicate", "IcInput", "=", "static_cast", "<", "ICmpInst", "::", "Predicate", ">", "(", "CondCode", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "CmpVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "if", "(", "CmpVT", "==", "", "&&", "!", "TLI", ".", "isTypeLegal", "(", "", ")", ")", "{", "unsigned", "PromoteOp", "=", "ICmpInst", "::", "isSigned", "(", "IcInput", ")", "?", "", ":", "", ";", "LHS", "=", "DAG", ".", "getNode", "(", "PromoteOp", ",", "DL", ",", "", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "PromoteOp", ",", "DL", ",", "", ",", "RHS", ")", ";", "}", "", "CCOpcode", "=", "getICmpCondCode", "(", "IcInput", ")", ";", "unsigned", "WavefrontSize", "=", "TLI", ".", "getSubtarget", "(", ")", "->", "getWavefrontSize", "(", ")", ";"], "ground_truth": ["EVT", "CCVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WavefrontSize", ")", ";"], "File": "SIISelLowering10", "Func": "lowerICMPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53573, "Length": 183, "Cover_Rate": 0.6203389830508474} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "Param", "=", "lowerKernargMemParameter", "(", "DAG", ",", "", ",", "", ",", "SL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ",", "Align", "(", "", ")", ",", "false", ")", ";"], "File": "SIISelLowering10", "Func": "lowerImplicitZextParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53574, "Length": 35, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "EVT", "InsVT", "=", "Ins", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "InsNumElts", "=", "InsVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "InsNumElts", ";", "++", "I", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Ins", ",", "DAG", ".", "getConstant", "(", "I", ",", "SL", ",", "", ")", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VecVT", ",", "Vec", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "IdxVal", "+", "I", ",", "SL", ",", "", ")", ")", ";", "}", "return", "Vec", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "lowerINSERT_SUBVECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53576, "Length": 125, "Cover_Rate": 0.6720430107526881} {"Template_token": ["", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "InsNumElts", "=", "InsVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "InsNumElts", ";", "++", "I", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Ins", ",", "DAG", ".", "getConstant", "(", "I", ",", "SL", ",", "", ")", ")", ";"], "ground_truth": ["Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VecVT", ",", "Vec", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "IdxVal", "+", "I", ",", "SL", ",", "", ")", ")", ";"], "File": "SIISelLowering10", "Func": "lowerINSERT_SUBVECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53577, "Length": 111, "Cover_Rate": 0.5967741935483871} {"Template_token": ["", "SDValue", "LoVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LoHalf", ")", ";", "SDValue", "HiVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "HiHalf", ")", ";", "unsigned", "Idx", "=", "KIdx", "->", "getZExtValue", "(", ")", ";", "bool", "InsertLo", "=", "Idx", "<", "", ";", "SDValue", "InsHalf", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InsertLo", "?", "LoVec", ":", "HiVec", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InsVal", ")", ",", "DAG", ".", "getConstant", "(", "InsertLo", "?", "Idx", ":", "(", "Idx", "-", "", ")", ",", "SL", ",", "", ")", ")", ";", "InsHalf", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InsHalf", ")", ";", "SDValue", "Concat", "=", "InsertLo", "?", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "InsHalf", ",", "HiHalf", "}", ")", ":", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "LoHalf", ",", "InsHalf", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VecVT", ",", "Concat", ")", ";", "}", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "IntVT", "=", "", "(", "VecSize", ")", ";", "SDValue", "ExtVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IntVT", ",", "DAG", ".", "getSplatBuildVector", "(", "VecVT", ",", "SL", ",", "InsVal", ")", ")", ";", "assert", "(", "isPowerOf2_32", "(", "EltSize", ")", ")", ";"], "ground_truth": ["SDValue", "ScaleFactor", "=", "DAG", ".", "getConstant", "(", "Log2_32", "(", "EltSize", ")", ",", "SL", ",", "", ")", ";"], "File": "SIISelLowering10", "Func": "lowerINSERT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53578, "Length": 238, "Cover_Rate": 0.37245696400625977} {"Template_token": ["", "if", "(", "IsD16", ")", "{", "return", "adjustLoadValueType", "(", "", ",", "M", ",", "DAG", ",", "Ops", ")", ";", "}", "if", "(", "!", "IsD16", "&&", "!", "LoadVT", ".", "isVector", "(", ")", "&&", "EltType", ".", "getSizeInBits", "(", ")", "<", "", ")", "return", "handleByteShortBufferLoads", "(", "DAG", ",", "LoadVT", ",", "DL", ",", "Ops", ",", "M", ")", ";", "if", "(", "isTypeLegal", "(", "LoadVT", ")", ")", "{", "return", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "M", "->", "getVTList", "(", ")", ",", "Ops", ",", "IntVT", ",", "M", "->", "getMemOperand", "(", ")", ",", "DAG", ")", ";", "}", "EVT", "CastVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "LoadVT", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "CastVT", ",", "", ")", ";", "SDValue", "MemNode", "=", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Ops", ",", "CastVT", ",", "M", "->", "getMemOperand", "(", ")", ",", "DAG", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LoadVT", ",", "MemNode", ")", ",", "MemNode", ".", "getValue", "(", "", ")", "}", ",", "DL", ")", ";"], "File": "SIISelLowering10", "Func": "lowerIntrinsicLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53580, "Length": 168, "Cover_Rate": 0.6436781609195402} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", ";", "LLT", "ArgTy", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "std", "::", "tie", "(", "InputPtrReg", ",", "RC", ",", "ArgTy", ")", "=", "Info", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "InputPtrReg", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "PtrVT", ")", ";"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";"], "File": "SIISelLowering10", "Func": "lowerKernArgParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53583, "Length": 69, "Cover_Rate": 0.39204545454545453} {"Template_token": ["", "const", "ArgDescriptor", "*", "InputPtrReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "LLT", "ArgTy", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "std", "::", "tie", "(", "InputPtrReg", ",", "RC", ",", "ArgTy", ")", "=", "Info", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "InputPtrReg", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "PtrVT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", "->", "getRegister", "(", ")", ")", ",", "PtrVT", ")", ";"], "File": "SIISelLowering10", "Func": "lowerKernArgParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53584, "Length": 99, "Cover_Rate": 0.5625} {"Template_token": ["", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "if", "(", "ExtType", "==", "", "&&", "MemVT", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "if", "(", "MemVT", "==", "", "&&", "isTypeLegal", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Chain", "=", "Load", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "Load", "->", "getMemOperand", "(", ")", ";", "EVT", "RealMemVT", "=", "(", "MemVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "BasePtr", ",", "RealMemVT", ",", "MMO", ")", ";", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Elts", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewLD", ",", "DAG", ".", "getConstant", "(", "I", ",", "DL", ",", "", ")", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Elt", ")", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getBuildVector", "(", "MemVT", ",", "DL", ",", "Elts", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "Alignment", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "Alignment", "<", "MemVT", ".", "getStoreSize", "(", ")", "&&", "MemVT", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "!", "Subtarget", "->", "hasMultiDwordFlatScratchAddressing", "(", ")", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";"], "ground_truth": ["unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";"], "File": "SIISelLowering10", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53585, "Length": 416, "Cover_Rate": 0.40388349514563104} {"Template_token": ["", "Op", ".", "getOperand", "(", "", ")", ",", "VData", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Offsets", ".", "first", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Offsets", ".", "second", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "}", ";", "auto", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "updateBufferMMO", "(", "M", "->", "getMemOperand", "(", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";", "EVT", "MemVT", "=", "VData", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpcode", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "MemVT", ",", "M", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "lowerRawBufferAtomicIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53587, "Length": 134, "Cover_Rate": 0.6979166666666666} {"Template_token": ["", "updateBufferMMO", "(", "M", "->", "getMemOperand", "(", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";", "EVT", "MemVT", "=", "VData", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpcode", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "MemVT", ",", "M", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "lowerRawBufferAtomicIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53588, "Length": 60, "Cover_Rate": 0.3125} {"Template_token": ["", "bool", "IsWaveEnd", "=", "Info", "->", "returnsVoid", "(", ")", "&&", "IsShader", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "SmallVector", "<", "", ",", "", ">", "Splits", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForReturn", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "RealRVLocIdx", "=", "", ",", "E", "=", "RVLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "RealRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "I", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "RealRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";"], "ground_truth": ["Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";"], "File": "SIISelLowering10", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53589, "Length": 298, "Cover_Rate": 0.4692913385826772} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "Register", "Reg", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "getRegClassFor", "(", "VT", ",", "Op", ".", "getNode", "(", ")", "->", "isDivergent", "(", ")", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Reg", ",", "VT", ")", ";"], "File": "SIISelLowering10", "Func": "LowerRETURNADDR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53590, "Length": 161, "Cover_Rate": 0.8702702702702703} {"Template_token": ["", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "VT", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "Register", "Reg", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "getRegClassFor", "(", "VT", ",", "Op", ".", "getNode", "(", ")", "->", "isDivergent", "(", ")", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Reg", ",", "VT", ")", ";"], "File": "SIISelLowering10", "Func": "LowerRETURNADDR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53591, "Length": 170, "Cover_Rate": 0.918918918918919} {"Template_token": ["", "if", "(", "!", "Offset", "->", "isDivergent", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Rsrc", ",", "Offset", ",", "CachePolicy", "}", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "{", "EVT", "WidenedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";", "auto", "WidenedOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "WidenedVT", ")", ",", "Ops", ",", "WidenedVT", ",", "MF", ".", "getMachineMemOperand", "(", "MMO", ",", "", ",", "WidenedVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "auto", "Subvector", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "WidenedOp", ",", "DAG", ".", "getVectorIdxConstant", "(", "", ",", "DL", ")", ")", ";", "return", "Subvector", ";", "}", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "unsigned", "NumLoads", "=", "", ";", "MVT", "LoadVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "LoadVT", ".", "isVector", "(", ")", "?", "LoadVT", ".", "getVectorNumElements", "(", ")", ":", "", ";", "assert", "(", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "", "||", "LoadVT", ".", "getScalarType", "(", ")", "==", "", ")", ")", ";", "if", "(", "NumElts", "==", "", "||", "NumElts", "==", "", ")", "{"], "ground_truth": ["NumLoads", "=", "NumElts", "/", "", ";"], "File": "SIISelLowering10", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53592, "Length": 231, "Cover_Rate": 0.40669014084507044} {"Template_token": ["", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "splitTernaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Lo0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LHS", ",", "Zero", ")", ";", "SDValue", "Lo1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RHS", ",", "Zero", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getSelect", "(", "DL", ",", "", ",", "Cond", ",", "Lo0", ",", "Lo1", ")", ";", "SDValue", "Hi0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LHS", ",", "One", ")", ";", "SDValue", "Hi1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RHS", ",", "One", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getSelect", "(", "DL", ",", "", ",", "Cond", ",", "Hi0", ",", "Hi1", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "{", "Lo", ",", "Hi", "}", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Res", ")", ";"], "File": "SIISelLowering10", "Func": "LowerSELECT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53593, "Length": 255, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "", ")", ";", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "Store", "->", "getAlignment", "(", ")", "<", "VT", ".", "getStoreSize", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "!", "Subtarget", "->", "hasMultiDwordFlatScratchAddressing", "(", ")", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", "||", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "enableFlatScratch", "(", ")", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "hasDS96AndDS128", "(", ")", "&&", "(", "(", "Subtarget", "->", "useDS128", "(", ")", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "", ")", "||", "(", "VT", ".", "getStoreSize", "(", ")", "==", "", ")", ")", "&&", "allowsMisalignedMemoryAccessesImpl", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "AS", ",", "Store", "->", "getAlign", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering10", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53594, "Length": 447, "Cover_Rate": 0.7152} {"Template_token": ["", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", "||", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "enableFlatScratch", "(", ")", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "hasDS96AndDS128", "(", ")", "&&", "(", "(", "Subtarget", "->", "useDS128", "(", ")", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "", ")", "||", "(", "VT", ".", "getStoreSize", "(", ")", "==", "", ")", ")", "&&", "allowsMisalignedMemoryAccessesImpl", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "AS", ",", "Store", "->", "getAlign", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "Subtarget", "->", "hasUsableDSOffset", "(", ")", "&&", "NumElements", "==", "", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "", "&&", "Store", "->", "getAlignment", "(", ")", "<", "", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering10", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53595, "Length": 283, "Cover_Rate": 0.4528} {"Template_token": ["", "SDValue", "VData", "=", "Op", ".", "getOperand", "(", "", ")", ";", "auto", "Offsets", "=", "splitBufferOffsets", "(", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "VData", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Offsets", ".", "first", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Offsets", ".", "second", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "}", ";", "auto", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "updateBufferMMO", "(", "M", "->", "getMemOperand", "(", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "ground_truth": ["EVT", "MemVT", "=", "VData", ".", "getValueType", "(", ")", ";"], "File": "SIISelLowering10", "Func": "lowerStructBufferAtomicIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53596, "Length": 139, "Cover_Rate": 0.7277486910994765} {"Template_token": ["", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "VData", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Offsets", ".", "first", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Offsets", ".", "second", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "}", ";", "auto", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "updateBufferMMO", "(", "M", "->", "getMemOperand", "(", ")", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ";"], "ground_truth": ["EVT", "MemVT", "=", "VData", ".", "getValueType", "(", ")", ";"], "File": "SIISelLowering10", "Func": "lowerStructBufferAtomicIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53597, "Length": 114, "Cover_Rate": 0.5968586387434555} {"Template_token": ["", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V2", ":", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V3", ":", "return", "lowerTrapHsaQueuePtr", "(", "Op", ",", "DAG", ")", ";", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V4", ":", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V5", ":", "return", "Subtarget", "->", "supportsGetDoorbellID", "(", ")", "?", "lowerTrapHsa", "(", "Op", ",", "DAG", ")", ":", "lowerTrapHsaQueuePtr", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53598, "Length": 50, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerTRAP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "isTrapHandlerEnabled", "(", ")", "||", "Subtarget", "->", "getTrapHandlerAbi", "(", ")", "!=", "GCNSubtarget", "::", "TrapHandlerAbi", "::", "AMDHSA", ")", "return", "lowerTrapEndpgm", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering10", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53599, "Length": 43, "Cover_Rate": 0.3524590163934426} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerTrapEndpgm", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["SDLoc", "SL", "(", "Op", ")", ";"], "File": "SIISelLowering10", "Func": "lowerTrapEndpgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53600, "Length": 20, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "File": "SIISelLowering10", "Func": "lowerTrapEndpgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53601, "Length": 16, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "uint64_t", "TrapID", "=", "static_cast", "<", "uint64_t", ">", "(", "GCNSubtarget", "::", "TrapID", "::", "LLVMAMDHSATrap", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "TrapID", ",", "SL", ",", "", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "lowerTrapHsa", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53602, "Length": 50, "Cover_Rate": 0.5813953488372093} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "if", "(", "UserSGPR", "==", "", ")", "{", "QueuePtr", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "}", "else", "{", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "}", "}"], "ground_truth": ["SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "File": "SIISelLowering10", "Func": "lowerTrapHsaQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53603, "Length": 83, "Cover_Rate": 0.3360323886639676} {"Template_token": ["", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "QueuePtr", ";", "if", "(", "", "(", ")", "==", "", ")", "{", "QueuePtr", "=", "loadImplicitKernelArgument", "(", "DAG", ",", "", ",", "SL", ",", "Align", "(", "", ")", ",", "QUEUE_PTR", ")", ";", "}", "else", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "if", "(", "UserSGPR", "==", "", ")", "{", "QueuePtr", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "}", "else", "{", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "}", "}", "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";"], "ground_truth": ["SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(", ")", ")", ";"], "File": "SIISelLowering10", "Func": "lowerTrapHsaQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53604, "Length": 146, "Cover_Rate": 0.5910931174089069} {"Template_token": ["", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PackVT", ",", "SVN", "->", "getOperand", "(", "VecIdx", ")", ",", "DAG", ".", "getConstant", "(", "EltIdx", ",", "SL", ",", "", ")", ")", ";", "Pieces", ".", "push_back", "(", "SubVec", ")", ";", "}", "else", "{", "const", "int", "Idx0", "=", "SVN", "->", "getMaskElt", "(", "I", ")", ";", "const", "int", "Idx1", "=", "SVN", "->", "getMaskElt", "(", "I", "+", "", ")", ";", "int", "VecIdx0", "=", "Idx0", "<", "SrcNumElts", "?", "", ":", "", ";", "int", "VecIdx1", "=", "Idx1", "<", "SrcNumElts", "?", "", ":", "", ";", "int", "EltIdx0", "=", "Idx0", "<", "SrcNumElts", "?", "Idx0", ":", "Idx0", "-", "SrcNumElts", ";", "int", "EltIdx1", "=", "Idx1", "<", "SrcNumElts", "?", "Idx1", ":", "Idx1", "-", "SrcNumElts", ";", "SDValue", "Vec0", "=", "SVN", "->", "getOperand", "(", "VecIdx0", ")", ";", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec0", ",", "DAG", ".", "getConstant", "(", "EltIdx0", ",", "SL", ",", "", ")", ")", ";", "SDValue", "Vec1", "=", "SVN", "->", "getOperand", "(", "VecIdx1", ")", ";", "SDValue", "Elt1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec1", ",", "DAG", ".", "getConstant", "(", "EltIdx1", ",", "SL", ",", "", ")", ")", ";", "Pieces", ".", "push_back", "(", "DAG", ".", "getBuildVector", "(", "PackVT", ",", "SL", ",", "{", "Elt0", ",", "Elt1", "}", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "lowerVECTOR_SHUFFLE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53605, "Length": 209, "Cover_Rate": 0.5160493827160494} {"Template_token": ["", "bool", "UseArithShift", "=", "isSigned", "&&", "!", "C", ".", "isMinSignedValue", "(", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "C", ".", "logBase2", "(", ")", ",", "SL", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ",", "ShiftAmt", ")", ";", "SDValue", "Overflow", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "DAG", ".", "getNode", "(", "UseArithShift", "?", "", ":", "", ",", "SL", ",", "VT", ",", "Result", ",", "ShiftAmt", ")", ",", "LHS", ",", "", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Overflow", "}", ",", "SL", ")", ";", "}", "}", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["SDValue", "Top", "=", "DAG", ".", "getNode", "(", "isSigned", "?", "", ":", "", ",", "SL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";"], "File": "SIISelLowering10", "Func": "lowerXMULO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53606, "Length": 139, "Cover_Rate": 0.41124260355029585} {"Template_token": ["", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "Top", "=", "DAG", ".", "getNode", "(", "isSigned", "?", "", ":", "", ",", "SL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "Sign", "=", "isSigned", "?", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Result", ",", "DAG", ".", "getConstant", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "-", "", ",", "SL", ",", "", ")", ")", ":", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "VT", ")", ";"], "ground_truth": ["SDValue", "Overflow", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "Top", ",", "Sign", ",", "", ")", ";"], "File": "SIISelLowering10", "Func": "lowerXMULO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53607, "Length": 104, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "}", "if", "(", "Subtarget", "->", "hasSMulHi", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "lowerXMUL_LOHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53608, "Length": 20, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerXMUL_LOHI", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", "->", "isDivergent", "(", ")", ")", "{", "return", "Op", ";", "}", "if", "(", "Subtarget", "->", "hasSMulHi", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "lowerXMUL_LOHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53609, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "const", "Function", "*", "ParentFn", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "", "(", "ParentFn", "->", "getCallingConv", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering10", "Func": "mayBeEmittedAsTailCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53610, "Length": 44, "Cover_Rate": 0.7457627118644068} {"Template_token": ["", "const", "Function", "*", "ParentFn", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "", "(", "ParentFn", "->", "getCallingConv", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering10", "Func": "mayBeEmittedAsTailCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53611, "Length": 32, "Cover_Rate": 0.5423728813559322} {"Template_token": ["", "assert", "(", "DMaskLanes", "!=", "", ")", ";", "if", "(", "auto", "*", "VT", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Ty", ")", ")", "{", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DMaskLanes", ",", "VT", "->", "getNumElements", "(", ")", ")", ";", "return", "EVT", "::", "getVectorVT", "(", "Ty", "->", "getContext", "(", ")", ",", "EVT", "::", "getEVT", "(", "VT", "->", "getElementType", "(", ")", ")", ",", "NumElts", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "memVTFromImageData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53612, "Length": 64, "Cover_Rate": 0.7529411764705882} {"Template_token": ["", "assert", "(", "DMaskLanes", "!=", "", ")", ";", "if", "(", "auto", "*", "VT", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Ty", ")", ")", "{", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DMaskLanes", ",", "VT", "->", "getNumElements", "(", ")", ")", ";"], "ground_truth": ["return", "EVT", "::", "getVectorVT", "(", "Ty", "->", "getContext", "(", ")", ",", "EVT", "::", "getEVT", "(", "VT", "->", "getElementType", "(", ")", ")", ",", "NumElts", ")", ";"], "File": "SIISelLowering10", "Func": "memVTFromImageData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53613, "Length": 63, "Cover_Rate": 0.7411764705882353} {"Template_token": ["", "static", "EVT", "memVTFromImageReturn", "(", "Type", "*", "Ty", ",", "unsigned", "DMaskLanes", ")", "{", "auto", "*", "ST", "=", "dyn_cast", "<", "StructType", ">", "(", "Ty", ")", ";", "if", "(", "!", "ST", ")", "return", "memVTFromImageData", "(", "Ty", ",", "DMaskLanes", ")", ";", "if", "(", "ST", "->", "getNumContainedTypes", "(", ")", "!=", "", "||", "!", "ST", "->", "getContainedType", "(", "", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "EVT", "(", ")", ";"], "ground_truth": ["return", "memVTFromImageData", "(", "ST", "->", "getContainedType", "(", "", ")", ",", "DMaskLanes", ")", ";"], "File": "SIISelLowering10", "Func": "memVTFromImageReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53614, "Length": 78, "Cover_Rate": 0.9873417721518988} {"Template_token": ["", "static", "EVT", "memVTFromImageReturn", "(", "Type", "*", "Ty", ",", "unsigned", "DMaskLanes", ")", "{", "auto", "*", "ST", "=", "dyn_cast", "<", "StructType", ">", "(", "Ty", ")", ";"], "ground_truth": ["if", "(", "!", "ST", ")", "return", "memVTFromImageData", "(", "Ty", ",", "DMaskLanes", ")", ";"], "File": "SIISelLowering10", "Func": "memVTFromImageReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53615, "Length": 37, "Cover_Rate": 0.46835443037974683} {"Template_token": ["", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Addr", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getBuildVector", "(", "PackVectorVT", ",", "DL", ",", "{", "Addr", ",", "Op", ".", "getOperand", "(", "I", "+", "", ")", "}", ")", ";", "I", "++", ";", "}", "Addr", "=", "DAG", ".", "getBitcast", "(", "", ",", "Addr", ")", ";", "PackedAddrs", ".", "push_back", "(", "Addr", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "packImage16bitOpsToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53616, "Length": 66, "Cover_Rate": 0.32038834951456313} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Elts", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "Src", ",", "Elts", ")", ";", "else", "Elts", ".", "push_back", "(", "Src", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "SrcVT", ".", "getScalarType", "(", ")", ")", ";"], "ground_truth": ["while", "(", "ExtraElts", "--", ")", "Elts", ".", "push_back", "(", "Undef", ")", ";"], "File": "SIISelLowering10", "Func": "padEltsToUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53617, "Length": 59, "Cover_Rate": 0.5673076923076923} {"Template_token": ["", "static", "SDValue", "padEltsToUndef", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "CastVT", ",", "SDValue", "Src", ",", "int", "ExtraElts", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Elts", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "Src", ",", "Elts", ")", ";", "else", "Elts", ".", "push_back", "(", "Src", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "SrcVT", ".", "getScalarType", "(", ")", ")", ";"], "ground_truth": ["while", "(", "ExtraElts", "--", ")", "Elts", ".", "push_back", "(", "Undef", ")", ";"], "File": "SIISelLowering10", "Func": "padEltsToUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53618, "Length": 91, "Cover_Rate": 0.875} {"Template_token": ["", "static", "bool", "parseTexFail", "(", "SDValue", "TexFailCtrl", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "*", "TFE", ",", "SDValue", "*", "LWE", ",", "bool", "&", "IsTexFail", ")", "{", "auto", "TexFailCtrlConst", "=", "cast", "<", "ConstantSDNode", ">", "(", "TexFailCtrl", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["uint64_t", "Value", "=", "TexFailCtrlConst", "->", "getZExtValue", "(", ")", ";"], "File": "SIISelLowering10", "Func": "parseTexFail", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53619, "Length": 48, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "SDValue", "MulLHS", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "MulRHS", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "AddRHS", "=", "RHS", ";", "if", "(", "numBitsUnsigned", "(", "MulLHS", ",", "DAG", ")", "<=", "", "&&", "numBitsUnsigned", "(", "MulRHS", ",", "DAG", ")", "<=", "", ")", "{", "MulLHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "MulLHS", ",", "SL", ",", "", ")", ";", "MulRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "MulRHS", ",", "SL", ",", "", ")", ";", "AddRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "AddRHS", ",", "SL", ",", "", ")", ";", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "false", ")", ";", "}", "if", "(", "numBitsSigned", "(", "MulLHS", ",", "DAG", ")", "<=", "", "&&", "numBitsSigned", "(", "MulRHS", ",", "DAG", ")", "<=", "", ")", "{", "MulLHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "MulLHS", ",", "SL", ",", "", ")", ";", "MulRHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "MulRHS", ",", "SL", ",", "", ")", ";", "AddRHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "AddRHS", ",", "SL", ",", "", ")", ";", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "true", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "SDValue", "V", "=", "reassociateScalarOps", "(", "N", ",", "DAG", ")", ")", "{", "return", "V", ";", "}", "if", "(", "VT", "!=", "", "||", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "Opc", "=", "RHS", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "auto", "Cond", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isBoolSGPR", "(", "Cond", ")", ")", "break", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "Cond", "}", ";", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VTList", ",", "Args", ")", ";", "}", "case", "", ":", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", "||", "C", "->", "getZExtValue", "(", ")", "!=", "", ")", "break", ";"], "ground_truth": ["SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "RHS", ".", "getOperand", "(", "", ")", ",", "RHS", ".", "getOperand", "(", "", ")", "}", ";"], "File": "SIISelLowering10", "Func": "performAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53621, "Length": 426, "Cover_Rate": 0.6729857819905213} {"Template_token": ["", "const", "ConstantFPSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1", "||", "!", "C1", "->", "isInfinity", "(", ")", "||", "C1", "->", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "uint32_t", "Mask", "=", "", "|", "", "|", "", "|", "", "|", "", "|", "", ";", "static_assert", "(", "(", "(", "~", "(", "", "|", "", "|", "", "|", "", ")", ")", "&", "", ")", "==", "Mask", ",", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "X", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "", "&&", "RHS", ".", "hasOneUse", "(", ")", ")", "{", "", "LCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "const", "ConstantSDNode", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "(", "LCC", "==", "", "||", "LCC", "==", "", ")", "&&", "Mask", "&&", "(", "RHS", ".", "getOperand", "(", "", ")", "==", "LHS", ".", "getOperand", "(", "", ")", "&&", "LHS", ".", "getOperand", "(", "", ")", "==", "LHS", ".", "getOperand", "(", "", ")", ")", ")", "{", "const", "unsigned", "OrdMask", "=", "", "|", "", ";", "unsigned", "NewMask", "=", "LCC", "==", "", "?", "Mask", "->", "getZExtValue", "(", ")", "&", "~", "OrdMask", ":", "Mask", "->", "getZExtValue", "(", ")", "&", "OrdMask", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RHS", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "NewMask", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "VT", "==", "", "&&", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", "||", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "!=", "", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "isBoolSGPR", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ")", "return", "DAG", ".", "getSelect", "(", "SDLoc", "(", "N", ")", ",", "", ",", "RHS", ".", "getOperand", "(", "", ")", ",", "LHS", ",", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";", "}", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "if", "(", "VT", "==", "", "&&", "LHS", ".", "hasOneUse", "(", ")", "&&", "RHS", ".", "hasOneUse", "(", ")", "&&", "N", "->", "isDivergent", "(", ")", "&&", "TII", "->", "pseudoToMCOpcode", "(", "", ")", "!=", "-", "", ")", "{"], "ground_truth": ["uint32_t", "LHSMask", "=", "getPermuteMask", "(", "DAG", ",", "LHS", ")", ";"], "File": "SIISelLowering10", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53622, "Length": 471, "Cover_Rate": 0.3309908643710471} {"Template_token": ["", "if", "(", "F", "<", "Zero", "||", "(", "F", ".", "isNaN", "(", ")", "&&", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getMode", "(", ")", ".", "DX10Clamp", ")", ")", "{", "return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "Zero", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ";", "}", "APFloat", "One", "(", "F", ".", "getSemantics", "(", ")", ",", "", ")", ";", "if", "(", "F", ">", "One", ")", "return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "One", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ";", "return", "SDValue", "(", "CSrc", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "performClampCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53623, "Length": 102, "Cover_Rate": 0.5604395604395604} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "const", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ")", "{", "if", "(", "CMask", "->", "isZero", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "performClassCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53624, "Length": 58, "Cover_Rate": 0.5576923076923077} {"Template_token": ["", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "const", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ")", "{"], "ground_truth": ["if", "(", "CMask", "->", "isZero", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "SIISelLowering10", "Func": "performClassCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53625, "Length": 49, "Cover_Rate": 0.47115384615384615} {"Template_token": ["", "SDValue", "Shift", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Shift", ".", "getOpcode", "(", ")", "==", "", ")", "Shift", "=", "Shift", ".", "getOperand", "(", "", ")", ";", "if", "(", "Shift", ".", "getOpcode", "(", ")", "==", "", "||", "Shift", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Shift", ".", "getOperand", "(", "", ")", ")", ")", "{", "SDValue", "Shifted", "=", "DAG", ".", "getZExtOrTrunc", "(", "Shift", ".", "getOperand", "(", "", ")", ",", "SDLoc", "(", "Shift", ".", "getOperand", "(", "", ")", ")", ",", "", ")", ";", "unsigned", "ShiftOffset", "=", "", "*", "Offset", ";", "if", "(", "Shift", ".", "getOpcode", "(", ")", "==", "", ")", "ShiftOffset", "-=", "C", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["else", "ShiftOffset", "+=", "C", "->", "getZExtValue", "(", ")", ";"], "File": "SIISelLowering10", "Func": "performCvtF32UByteNCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53626, "Length": 129, "Cover_Rate": 0.37283236994219654} {"Template_token": ["", "case", "", ":", "return", "performAddCarrySubCarryCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFAddCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFSubCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSetCCCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "performMinMaxCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFMACombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSignExtendInRegCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performRcpCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performCvtPkRTZCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClampCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";"], "ground_truth": ["EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";"], "File": "SIISelLowering10", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53627, "Length": 313, "Cover_Rate": 0.46097201767304863} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VecVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "(", "Vec", ".", "getOpcode", "(", ")", "==", "", "||", "Vec", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "allUsesHaveSourceMods", "(", "N", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "Vec", ".", "getOpcode", "(", ")", ",", "SL", ",", "EltVT", ",", "Elt", ")", ";", "}", "if", "(", "Vec", ".", "hasOneUse", "(", ")", "&&", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Opc", "=", "Vec", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "SDValue", "Elt1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt0", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt1", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "EltVT", ",", "Elt0", ",", "Elt1", ",", "Vec", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53628, "Length": 307, "Cover_Rate": 0.38910012674271227} {"Template_token": ["", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "Vec", ".", "getOpcode", "(", ")", ",", "SL", ",", "EltVT", ",", "Elt", ")", ";", "}", "if", "(", "Vec", ".", "hasOneUse", "(", ")", "&&", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Opc", "=", "Vec", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "SDValue", "Elt1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt0", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt1", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "EltVT", ",", "Elt0", ",", "Elt1", ",", "Vec", "->", "getFlags", "(", ")", ")", ";", "}", "}", "}", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "::", "shouldExpandVectorDynExt", "(", "N", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "V", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "SDValue", "IC", "=", "DAG", ".", "getVectorIdxConstant", "(", "I", ",", "SL", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ",", "IC", ")", ";", "if", "(", "I", "==", "", ")", "V", "=", "Elt", ";", "else", "V", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IC", ",", "Elt", ",", "V", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53629, "Length": 361, "Cover_Rate": 0.45754119138149557} {"Template_token": ["", "SDValue", "Idx1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Vec2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp1", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp2", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAAcc", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "FMAOp1", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "FMAOp2", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec3", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Vec4", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";", "SDValue", "Idx2", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Idx1", "!=", "Op2", ".", "getOperand", "(", "", ")", "||", "Idx2", "!=", "FMAOp2", ".", "getOperand", "(", "", ")", "||", "Idx1", "==", "Idx2", ")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering10", "Func": "performFMACombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53630, "Length": 173, "Cover_Rate": 0.3326923076923077} {"Template_token": ["", "if", "(", "FMA", ".", "getOpcode", "(", ")", "!=", "", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&", "FMA", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "{", "Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "Op2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Idx1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Vec2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp1", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAOp2", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "SDValue", "FMAAcc", "=", "FMA", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "FMAOp1", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "FMAOp2", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";", "if", "(", "FMAOp1", ".", "getOpcode", "(", ")", "!=", "", "||", "FMAOp2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec3", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Vec4", "=", "FMAOp2", ".", "getOperand", "(", "", ")", ";", "SDValue", "Idx2", "=", "FMAOp1", ".", "getOperand", "(", "", ")", ";", "if", "(", "Idx1", "!=", "Op2", ".", "getOperand", "(", "", ")", "||", "Idx2", "!=", "FMAOp2", ".", "getOperand", "(", "", ")", "||", "Idx1", "==", "Idx2", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Vec1", "==", "Vec2", "||", "Vec3", "==", "Vec4", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Vec1", ".", "getValueType", "(", ")", "!=", "", "||", "Vec2", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "Vec1", "==", "Vec3", "&&", "Vec2", "==", "Vec4", ")", "||", "(", "Vec1", "==", "Vec4", "&&", "Vec2", "==", "Vec3", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec1", ",", "Vec2", ",", "FMAAcc", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "SL", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "performFMACombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53631, "Length": 396, "Cover_Rate": 0.7615384615384615} {"Template_token": ["", "ConstantFPSDNode", "*", "K0", "=", "getSplatConstantFP", "(", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "K0", ")", "return", "SDValue", "(", ")", ";", "if", "(", "K0", "->", "getValueAPF", "(", ")", ">", "K1", "->", "getValueAPF", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "if", "(", "Info", "->", "getMode", "(", ")", ".", "DX10Clamp", ")", "{", "if", "(", "K1", "->", "isExactlyValue", "(", "", ")", "&&", "K0", "->", "isExactlyValue", "(", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53632, "Length": 124, "Cover_Rate": 0.38509316770186336} {"Template_token": ["", "SDValue", "Ins", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "IdxVT", "=", "Idx", ".", "getValueType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "SDValue", "IC", "=", "DAG", ".", "getConstant", "(", "I", ",", "SL", ",", "IdxVT", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ",", "IC", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IC", ",", "Ins", ",", "Elt", ",", "", ")", ";", "Ops", ".", "push_back", "(", "V", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getBuildVector", "(", "VecVT", ",", "SL", ",", "Ops", ")", ";"], "File": "SIISelLowering10", "Func": "performInsertVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53633, "Length": 122, "Cover_Rate": 0.5865384615384616} {"Template_token": ["", "if", "(", "Signed", ")", "{", "if", "(", "K0", "->", "getAPIntValue", "(", ")", ".", "sge", "(", "K1", "->", "getAPIntValue", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "else", "{", "if", "(", "K0", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "K1", "->", "getAPIntValue", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "EVT", "VT", "=", "K0", "->", "getValueType", "(", "", ")", ";", "unsigned", "Med3Opc", "=", "Signed", "?", "", ":", "", ";", "if", "(", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "Med3Opc", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "SDValue", "(", "K0", ",", "", ")", ",", "SDValue", "(", "K1", ",", "", ")", ")", ";", "}", "if", "(", "VT", "==", "", ")", "{", "MVT", "NVT", "=", "", ";", "unsigned", "ExtOp", "=", "Signed", "?", "", ":", "", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "ExtOp", ",", "SL", ",", "NVT", ",", "Op0", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "ExtOp", ",", "SL", ",", "NVT", ",", "Op0", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "ExtOp", ",", "SL", ",", "NVT", ",", "Op1", ")", ";"], "ground_truth": ["SDValue", "Med3", "=", "DAG", ".", "getNode", "(", "Med3Opc", ",", "SL", ",", "NVT", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ")", ";"], "File": "SIISelLowering10", "Func": "performIntMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53634, "Length": 224, "Cover_Rate": 0.6646884272997032} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "PtrIdx", "=", "getBasePtrIndex", "(", "N", ")", ";", "SDValue", "Ptr", "=", "N", "->", "getOperand", "(", "PtrIdx", ")", ";", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "NewPtr", "=", "performSHLPtrCombine", "(", "Ptr", ".", "getNode", "(", ")", ",", "N", "->", "getAddressSpace", "(", ")", ",", "N", "->", "getMemoryVT", "(", ")", ",", "DCI", ")", ";", "if", "(", "NewPtr", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "PtrIdx", "]", "=", "NewPtr", ";"], "ground_truth": ["return", "SDValue", "(", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ",", "", ")", ";"], "File": "SIISelLowering10", "Func": "performMemSDNodeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53635, "Length": 117, "Cover_Rate": 0.823943661971831} {"Template_token": ["", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "NewPtr", "=", "performSHLPtrCombine", "(", "Ptr", ".", "getNode", "(", ")", ",", "N", "->", "getAddressSpace", "(", ")", ",", "N", "->", "getMemoryVT", "(", ")", ",", "DCI", ")", ";", "if", "(", "NewPtr", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "PtrIdx", "]", "=", "NewPtr", ";", "return", "SDValue", "(", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ",", "", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "performMemSDNodeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53636, "Length": 93, "Cover_Rate": 0.6549295774647887} {"Template_token": ["", "}", "if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "Med3", ";", "}", "if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "Med3", ";", "}"], "ground_truth": ["if", "(", "(", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "||", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "||", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasVOP3PInsts", "(", ")", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{"], "File": "SIISelLowering10", "Func": "performMinMaxCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53637, "Length": 180, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "Med3", ";", "}", "if", "(", "(", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "||", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "||", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasVOP3PInsts", "(", ")", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{"], "ground_truth": ["if", "(", "SDValue", "Res", "=", "performFPMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ")", ")", "return", "Res", ";"], "File": "SIISelLowering10", "Func": "performMinMaxCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53638, "Length": 155, "Cover_Rate": 0.3249475890985325} {"Template_token": ["", "if", "(", "Src", "!=", "RHS", ".", "getOperand", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CLHS", "||", "!", "CRHS", ")", "return", "SDValue", "(", ")", ";", "static", "const", "uint32_t", "MaxMask", "=", "", ";", "uint32_t", "NewMask", "=", "(", "CLHS", "->", "getZExtValue", "(", ")", "|", "CRHS", "->", "getZExtValue", "(", ")", ")", "&", "MaxMask", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NewMask", ",", "DL", ",", "", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", "&&", "LHS", ".", "hasOneUse", "(", ")", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ")", "{", "uint32_t", "Sel", "=", "getConstantPermuteMask", "(", "N", "->", "getConstantOperandVal", "(", "", ")", ")", ";", "if", "(", "!", "Sel", ")", "return", "SDValue", "(", ")", ";", "Sel", "|=", "LHS", ".", "getConstantOperandVal", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Sel", ",", "DL", ",", "", ")", ")", ";", "}", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "if", "(", "VT", "==", "", "&&", "LHS", ".", "hasOneUse", "(", ")", "&&", "RHS", ".", "hasOneUse", "(", ")", "&&", "N", "->", "isDivergent", "(", ")", "&&", "TII", "->", "pseudoToMCOpcode", "(", "", ")", "!=", "-", "", ")", "{", "uint32_t", "LHSMask", "=", "getPermuteMask", "(", "DAG", ",", "LHS", ")", ";", "uint32_t", "RHSMask", "=", "getPermuteMask", "(", "DAG", ",", "RHS", ")", ";", "if", "(", "LHSMask", "!=", "~", "", "&&", "RHSMask", "!=", "~", "", ")", "{", "if", "(", "LHSMask", ">", "RHSMask", ")", "{", "std", "::", "swap", "(", "LHSMask", ",", "RHSMask", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "uint32_t", "LHSUsedLanes", "=", "~", "(", "LHSMask", "&", "", ")", "&", "", ";", "uint32_t", "RHSUsedLanes", "=", "~", "(", "RHSMask", "&", "", ")", "&", "", ";", "if", "(", "!", "(", "LHSUsedLanes", "&", "RHSUsedLanes", ")", "&&", "!", "(", "LHSUsedLanes", "==", "", "&&", "RHSUsedLanes", "==", "", ")", ")", "{"], "ground_truth": ["LHSMask", "&=", "~", "RHSUsedLanes", ";"], "File": "SIISelLowering10", "Func": "performOrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53639, "Length": 400, "Cover_Rate": 0.4716981132075472} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N0", ".", "isUndef", "(", ")", ")", "return", "N0", ";", "if", "(", "VT", "==", "", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "||", "N0", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ",", "N", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "N", "->", "getFlags", "(", ")", ")", ";"], "File": "SIISelLowering10", "Func": "performRcpCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53640, "Length": 133, "Cover_Rate": 0.7556818181818182} {"Template_token": ["", "AM", ".", "BaseOffs", "=", "Offset", ".", "getSExtValue", "(", ")", ";", "if", "(", "!", "isLegalAddressingMode", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ",", "AM", ",", "Ty", ",", "AddrSpace", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "ShlX", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "N1", ")", ";", "SDValue", "COffset", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "VT", ")", ";", "SDNodeFlags", "Flags", ";", "Flags", ".", "setNoUnsignedWrap", "(", "N", "->", "getFlags", "(", ")", ".", "hasNoUnsignedWrap", "(", ")", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "||", "N0", "->", "getFlags", "(", ")", ".", "hasNoUnsignedWrap", "(", ")", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "ShlX", ",", "COffset", ",", "Flags", ")", ";"], "File": "SIISelLowering10", "Func": "performSHLPtrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53642, "Length": 152, "Cover_Rate": 0.4634146341463415} {"Template_token": ["", "AddrMode", "AM", ";", "AM", ".", "HasBaseReg", "=", "true", ";", "AM", ".", "BaseOffs", "=", "Offset", ".", "getSExtValue", "(", ")", ";", "if", "(", "!", "isLegalAddressingMode", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ",", "AM", ",", "Ty", ",", "AddrSpace", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "ShlX", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "N1", ")", ";", "SDValue", "COffset", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "VT", ")", ";", "SDNodeFlags", "Flags", ";", "Flags", ".", "setNoUnsignedWrap", "(", "N", "->", "getFlags", "(", ")", ".", "hasNoUnsignedWrap", "(", ")", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "||", "N0", "->", "getFlags", "(", ")", ".", "hasNoUnsignedWrap", "(", ")", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "ShlX", ",", "COffset", ",", "Flags", ")", ";"], "File": "SIISelLowering10", "Func": "performSHLPtrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53643, "Length": 161, "Cover_Rate": 0.49085365853658536} {"Template_token": ["", "auto", "*", "VTSign", "=", "cast", "<", "VTSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "(", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "&&", "VTSign", "->", "getVT", "(", ")", "==", "", ")", "||", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "&&", "VTSign", "->", "getVT", "(", ")", "==", "", ")", ")", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "auto", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Src", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Src", ".", "getOperand", "(", "", ")", ",", "Src", ".", "getOperand", "(", "", ")", ",", "Src", ".", "getOperand", "(", "", ")", ",", "Src", ".", "getOperand", "(", "", ")", ",", "Src", ".", "getOperand", "(", "", ")", ",", "Src", ".", "getOperand", "(", "", ")", ",", "Src", ".", "getOperand", "(", "", ")", ",", "Src", ".", "getOperand", "(", "", ")", "}", ";", "SDVTList", "ResList", "=", "DCI", ".", "DAG", ".", "getVTList", "(", "", ",", "Src", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ")", ";", "unsigned", "Opc", "=", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "BufferLoadSignExt", "=", "DCI", ".", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "SDLoc", "(", "N", ")", ",", "ResList", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";"], "File": "SIISelLowering10", "Func": "performSignExtendInRegCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53644, "Length": 212, "Cover_Rate": 0.7464788732394366} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performSignExtendInRegCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "*", "VTSign", "=", "cast", "<", "VTSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "(", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "&&", "VTSign", "->", "getVT", "(", ")", "==", "", ")", "||", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "&&", "VTSign", "->", "getVT", "(", ")", "==", "", ")", ")", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{"], "ground_truth": ["auto", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Src", ")", ";"], "File": "SIISelLowering10", "Func": "performSignExtendInRegCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53645, "Length": 101, "Cover_Rate": 0.35563380281690143} {"Template_token": ["", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Opc", "=", "RHS", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "auto", "Cond", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isBoolSGPR", "(", "Cond", ")", ")", "break", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "Cond", "}", ";", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VTList", ",", "Args", ")", ";", "}", "}", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "C", "||", "!", "C", "->", "isZero", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering10", "Func": "performSubCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53646, "Length": 174, "Cover_Rate": 0.5819397993311036} {"Template_token": ["", "if", "(", "!", "isBoolSGPR", "(", "Cond", ")", ")", "break", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "Cond", "}", ";", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VTList", ",", "Args", ")", ";", "}", "}", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", "||", "!", "C", "->", "isZero", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ".", "getOperand", "(", "", ")", ",", "RHS", ",", "LHS", ".", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "LHS", "->", "getVTList", "(", ")", ",", "Args", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "performSubCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53647, "Length": 161, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "CRHS", ")", "{", "if", "(", "SDValue", "Split", "=", "splitBinaryBitConstantOp", "(", "DCI", ",", "SDLoc", "(", "N", ")", ",", "", ",", "LHS", ",", "CRHS", ")", ")", "return", "Split", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "performXorCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53648, "Length": 53, "Cover_Rate": 0.42063492063492064} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";"], "File": "SIISelLowering10", "Func": "performZeroExtendCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53649, "Length": 31, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ",", "Src0", ".", "getNode", "(", ")", "->", "isDivergent", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}"], "ground_truth": ["}", "else", "break", ";"], "File": "SIISelLowering10", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53650, "Length": 205, "Cover_Rate": 0.44086021505376344} {"Template_token": ["", "static", "void", "processPnputArgs", "(", "SmallVectorImpl", "<", "", ">", "&", "Splits", ",", "CallingConv", "::", "ID", "CallConv", ",", "ArrayRef", "<", "", ">", "Ins", ",", "BitVector", "&", "Skipped", ",", "FunctionType", "*", "FType", ",", "MachineFunctionInfo", "*", "Info", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Ins", ".", "size", "(", ")", ",", "PnputNum", "=", "", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "", "*", "Arg", "=", "&", "Ins", "[", "I", "]", ";", "assert", "(", "(", "!", "Arg", "->", "VT", ".", "isVector", "(", ")", "||", "Arg", "->", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "_PS", "&&", "!", "Arg", "->", "Flags", ".", "isInReg", "(", ")", "&&", "PnputNum", "<=", "", ")", "{", "bool", "SkipArg", "=", "!", "Arg", "->", "Used", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "Arg", "->", "Flags", ".", "isSplit", "(", ")", ")", "{", "while", "(", "!", "Arg", "->", "Flags", ".", "isSplitEnd", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "(", "!", "Arg", "->", "VT", ".", "isVector", "(", ")", "||", "Arg", "->", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";"], "File": "SIISelLowering10", "Func": "processPSInputArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53651, "Length": 186, "Cover_Rate": 0.6838235294117647} {"Template_token": ["", "case", "", ":", "{", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "Opcode", ";", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "Opcode", "=", "", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", ")", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "VT", ",", "Src0", ",", "Src1", ")", ")", ";", "else", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cvt", ")", ")", ";", "}", "return", ";", "}", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "SDValue", "Res", "=", "LowerINTRINC_W_CHAIN", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ")", "{", "if", "(", "Res", ".", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Res", ".", "getNumOperands", "(", ")", ";", "I", "++", ")", "{", "Results", ".", "push_back", "(", "Res", ".", "getOperand", "(", "I", ")", ")", ";", "}", "}", "else", "{", "Results", ".", "push_back", "(", "Res", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "}", "return", ";", "}", "break", ";", "}", "case", "", ":", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering10", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53652, "Length": 324, "Cover_Rate": 0.3450479233226837} {"Template_token": ["", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "CI", "->", "isInlineAsm", "(", ")", ")", "{", "const", "RegisterInfo", "*", "RI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "ParseConstraints", "(", "MF", ".", "getDataLayout", "(", ")", ",", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "*", "CI", ")", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "==", "InlineAsm", "::", "isOutput", ")", "{", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegForInlineAsmConstraint", "(", "RI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ".", "second", ";", "if", "(", "RC", "&&", "RI", "->", "isSGPRClass", "(", "RC", ")", ")", "return", "true", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "requiresUniformRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53653, "Length": 126, "Cover_Rate": 0.7544910179640718} {"Template_token": ["", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "}", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "", ")", ")", "{", "Info", ".", "setStackPtrOffsetReg", "(", "", ")", ";", "}", "else", "{", "assert", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "for", "(", "unsigned", "Reg", ":", "", ")", "{", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "Info", ".", "setStackPtrOffsetReg", "(", "Reg", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53654, "Length": 119, "Cover_Rate": 0.39403973509933776} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasStackObjects", "=", "MFI", ".", "hasStackObjects", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "HasStackObjects", ")", "Info", ".", "setHasNonSpillStackObjects", "(", "true", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "HasStackObjects", "=", "true", ";", "bool", "RequiresStackAccess", "=", "HasStackObjects", "||", "MFI", ".", "hasCalls", "(", ")", ";", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "{", "if", "(", "RequiresStackAccess", "&&", "ST", ".", "isAmdHsaOrMesa", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "Register", "PrivateSegmentBufferReg", "=", "Info", ".", "getPreloadedReg", "(", "", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "}", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "", ")", ")", "{", "Info", ".", "setStackPtrOffsetReg", "(", "", ")", ";", "}", "else", "{", "assert", "(", "", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "for", "(", "unsigned", "Reg", ":", "", ")", "{", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "Info", ".", "setStackPtrOffsetReg", "(", "Reg", ")", ";"], "ground_truth": ["break", ";"], "File": "SIISelLowering10", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53655, "Length": 224, "Cover_Rate": 0.7417218543046358} {"Template_token": ["", "SDValue", "N0", "=", "CombinedOffset", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "CombinedOffset", ".", "getOperand", "(", "", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "int", "Offset", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ",", "Alignment", ")", ")", "{", "Offsets", "[", "", "]", "=", "N0", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "SOffset", ",", "DL", ",", "", ")", ";"], "ground_truth": ["Offsets", "[", "", "]", "=", "DAG", ".", "getTargetConstant", "(", "ImmOffset", ",", "DL", ",", "", ")", ";"], "File": "SIISelLowering10", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53656, "Length": 99, "Cover_Rate": 0.336734693877551} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "assert", "(", "Idx", "->", "getReg", "(", ")", "!=", "", ")", ";", "if", "(", "Offset", "==", "", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "add", "(", "*", "Idx", ")", ";"], "File": "SIISelLowering10", "Func": "setM0ToIndexFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53657, "Length": 68, "Cover_Rate": 0.43312101910828027} {"Template_token": ["", "static", "void", "setM0ToIndexFromSGPR", "(", "const", "InstrInfo", "*", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstr", "&", "MI", ",", "int", "Offset", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "assert", "(", "Idx", "->", "getReg", "(", ")", "!=", "", ")", ";"], "ground_truth": ["if", "(", "Offset", "==", "", ")", "{"], "File": "SIISelLowering10", "Func": "setM0ToIndexFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53658, "Length": 85, "Cover_Rate": 0.5414012738853503} {"Template_token": ["", "return", "(", "GV", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "GV", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "&&", "", "(", "TT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "shouldEmitFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53659, "Length": 29, "Cover_Rate": 0.5178571428571429} {"Template_token": ["", "return", "(", "GV", "->", "getValueType", "(", ")", "->", "isFunctionTy", "(", ")", "||", "!", "isNonGlobalAddrSpace", "(", "GV", "->", "getAddressSpace", "(", ")", ")", ")", "&&", "!", "shouldEmitFixup", "(", "GV", ")", "&&", "!", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53660, "Length": 47, "Cover_Rate": 0.7966101694915254} {"Template_token": ["", "return", "(", "GV", "->", "getValueType", "(", ")", "->", "isFunctionTy", "(", ")", "||", "!", "isNonGlobalAddrSpace", "(", "GV", "->", "getAddressSpace", "(", ")", ")", ")", "&&", "!", "shouldEmitFixup", "(", "GV", ")", "&&", "!", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53661, "Length": 47, "Cover_Rate": 0.7966101694915254} {"Template_token": ["", "if", "(", "Ty", "->", "isHalfTy", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "!", "Ty", "->", "isFloatTy", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasGFX90AInsts", "(", ")", "||", "!", "Ty", "->", "isDoubleTy", "(", ")", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "unsigned", "AS", "=", "RMW", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "&&", "Subtarget", "->", "hasAtomicFaddInsts", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasGFX940Insts", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "!=", "", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "if", "(", "Subtarget", "->", "hasGFX90AInsts", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "auto", "SD", "=", "RMW", "->", "getSyncScopeID", "(", ")", ";", "if", "(", "SD", "==", "SyncScope", "::", "System", "||", "SD", "==", "RMW", "->", "getContext", "(", ")", ".", "getOrInsertSyncScopeID", "(", "", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ";", "}", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "RMW", "->", "use_empty", "(", ")", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "Subtarget", "->", "hasLDSFPAtomicAdd", "(", ")", ")", "{", "if", "(", "!", "Ty", "->", "isDoubleTy", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "fpModeMatchesGlobalFPAtomicMode", "(", "RMW", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "return", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53662, "Length": 287, "Cover_Rate": 0.6119402985074627} {"Template_token": ["", "if", "(", "!", "Ty", "->", "isFloatTy", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasGFX90AInsts", "(", ")", "||", "!", "Ty", "->", "isDoubleTy", "(", ")", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "unsigned", "AS", "=", "RMW", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "&&", "Subtarget", "->", "hasAtomicFaddInsts", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasGFX940Insts", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "!=", "", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "if", "(", "Subtarget", "->", "hasGFX90AInsts", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "auto", "SD", "=", "RMW", "->", "getSyncScopeID", "(", ")", ";", "if", "(", "SD", "==", "SyncScope", "::", "System", "||", "SD", "==", "RMW", "->", "getContext", "(", ")", ".", "getOrInsertSyncScopeID", "(", "", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ";", "}", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "RMW", "->", "use_empty", "(", ")", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "Subtarget", "->", "hasLDSFPAtomicAdd", "(", ")", ")", "{", "if", "(", "!", "Ty", "->", "isDoubleTy", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "fpModeMatchesGlobalFPAtomicMode", "(", "RMW", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["return", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";"], "File": "SIISelLowering10", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53663, "Length": 273, "Cover_Rate": 0.582089552238806} {"Template_token": ["", "EVT", "VecVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumElem", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["return", "TargetLowering", "::", "shouldExpandVectorDynExt", "(", "EltSize", ",", "NumElem", ",", "Idx", "->", "isDivergent", "(", ")", ")", ";"], "File": "SIISelLowering10", "Func": "shouldExpandVectorDynExt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53664, "Length": 52, "Cover_Rate": 0.5148514851485149} {"Template_token": ["", "static", "bool", "shouldExpandVectorDynExt", "(", "SDNode", "*", "N", ")", "{", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "N", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "return", "false", ";", "SDValue", "Vec", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumElem", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "return", "TargetLowering", "::", "shouldExpandVectorDynExt", "(", "EltSize", ",", "NumElem", ",", "Idx", "->", "isDivergent", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "shouldExpandVectorDynExt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53665, "Length": 101, "Cover_Rate": 1.0} {"Template_token": ["", "const", "auto", "OS", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", ";"], "ground_truth": ["return", "OS", "==", "Triple", "::", "AMDHSA", "||", "OS", "==", "Triple", "::", "AMDPAL", ";"], "File": "SIISelLowering10", "Func": "shouldUseLDSConstAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53666, "Length": 29, "Cover_Rate": 0.5370370370370371} {"Template_token": ["", "SDValue", "TargetLowering", "::", "splitBinaryVectorOp", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ";", "SDValue", "Lo0", ",", "Hi0", ";", "std", "::", "tie", "(", "Lo0", ",", "Hi0", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDValue", "Lo1", ",", "Hi1", ";", "std", "::", "tie", "(", "Lo1", ",", "Hi1", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Lo0", ".", "getValueType", "(", ")", ",", "Lo0", ",", "Lo1", ",", "Op", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Hi0", ".", "getValueType", "(", ")", ",", "Hi0", ",", "Hi1", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "OpLo", ",", "OpHi", ")", ";"], "File": "SIISelLowering10", "Func": "splitBinaryVectorOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53668, "Length": 202, "Cover_Rate": 0.9140271493212669} {"Template_token": ["", "MachineBasicBlock", "*", "LoopBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "if", "(", "InstInLoop", ")", "{", "auto", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "LoopBB", "->", "splice", "(", "LoopBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "I", ",", "Next", ")", ";", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "Next", ",", "MBB", ".", "end", "(", ")", ")", ";", "}", "else", "{", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "I", ",", "MBB", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "splitBlockForLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53669, "Length": 152, "Cover_Rate": 0.7102803738317757} {"Template_token": ["", "static", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "splitBlockForLoop", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "&", "MBB", ",", "bool", "InstInLoop", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";"], "ground_truth": ["++", "MBBI", ";"], "File": "SIISelLowering10", "Func": "splitBlockForLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53670, "Length": 75, "Cover_Rate": 0.35046728971962615} {"Template_token": ["", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "TargetLowering", "::", "splitBufferOffsets", "(", "SDValue", "Offset", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Offset", ")", ";", "const", "unsigned", "MaxImm", "=", "", ";", "SDValue", "N0", "=", "Offset", ";", "ConstantSDNode", "*", "C1", "=", "nullptr", ";", "if", "(", "(", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ")", ")", ")", "N0", "=", "SDValue", "(", ")", ";", "else", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "N0", ")", ")", "{", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "", ")", ")", ";", "N0", "=", "N0", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53671, "Length": 100, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "MI", ".", "setDesc", "(", "TII", "->", "getKillTerminatorFromPseudo", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";"], "ground_truth": ["return", "SplitBB", ";"], "File": "SIISelLowering10", "Func": "splitKillBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53672, "Length": 19, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "getKillTerminatorFromPseudo", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";"], "ground_truth": ["return", "SplitBB", ";"], "File": "SIISelLowering10", "Func": "splitKillBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53673, "Length": 32, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "SDValue", "Lo0", ",", "Hi0", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "std", "::", "tie", "(", "Lo0", ",", "Hi0", ")", "=", "Op0", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "?", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ":", "std", "::", "make_pair", "(", "Op0", ",", "Op0", ")", ";", "SDValue", "Lo1", ",", "Hi1", ";", "std", "::", "tie", "(", "Lo1", ",", "Hi1", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDValue", "Lo2", ",", "Hi2", ";", "std", "::", "tie", "(", "Lo2", ",", "Hi2", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "auto", "ResVT", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "ResVT", ".", "first", ",", "Lo0", ",", "Lo1", ",", "Lo2", ",", "Op", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "ResVT", ".", "second", ",", "Hi0", ",", "Hi1", ",", "Hi2", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "OpLo", ",", "OpHi", ")", ";"], "File": "SIISelLowering10", "Func": "splitTernaryVectorOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53674, "Length": 201, "Cover_Rate": 0.7003484320557491} {"Template_token": ["", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Lo", ".", "getValueType", "(", ")", ",", "Lo", ",", "Op", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Hi", ".", "getValueType", "(", ")", ",", "Hi", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "OpLo", ",", "OpHi", ")", ";"], "File": "SIISelLowering10", "Func": "splitUnaryVectorOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53675, "Length": 99, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "switch", "(", "Idx", ")", "{", "default", ":", "return", "~", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "SubIdx2Lane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53676, "Length": 43, "Cover_Rate": 0.7049180327868853} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "SIISelLowering10", "Func": "SubIdx2Lane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53677, "Length": 24, "Cover_Rate": 0.39344262295081966} {"Template_token": ["", "static", "void", "updateBufferMMO", "(", "MachineMemOperand", "*", "MMO", ",", "SDValue", "VOffset", ",", "SDValue", "SOffset", ",", "SDValue", "Offset", ",", "SDValue", "VIndex", "=", "SDValue", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "VOffset", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "SOffset", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "{"], "ground_truth": ["MMO", "->", "setValue", "(", "(", "Value", "*", ")", "nullptr", ")", ";"], "File": "SIISelLowering10", "Func": "updateBufferMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53678, "Length": 66, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "MMO", "->", "setValue", "(", "(", "Value", "*", ")", "nullptr", ")", ";", "return", ";", "}", "if", "(", "VIndex", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "VIndex", ")", "||", "!", "cast", "<", "ConstantSDNode", ">", "(", "VIndex", ")", "->", "isZero", "(", ")", ")", ")", "{", "MMO", "->", "setValue", "(", "(", "Value", "*", ")", "nullptr", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "updateBufferMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53679, "Length": 57, "Cover_Rate": 0.37012987012987014} {"Template_token": ["", "MachineSDNode", "*", "TargetLowering", "::", "wrapAddr64Rsrc", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Ptr", ")", "const", "{", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "const", "SDValue", "Ops0", "[", "]", "=", "{", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", ">>", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";"], "ground_truth": ["SDValue", "SubRegHi", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "Ops0", ")", ",", "", ")", ";"], "File": "SIISelLowering10", "Func": "wrapAddr64Rsrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53680, "Length": 119, "Cover_Rate": 0.5639810426540285} {"Template_token": ["", "MachineBasicBlock", "*", "TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "return", "BB", ";", "case", "", ":", "{", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "MFI", "->", "LDSSize", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "default", ":", "return", "TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "}", "return", "BB", ";"], "ground_truth": ["}"], "File": "SIISelLowering110", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53681, "Length": 204, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getSegmentAperture", "(", "unsigned", "AS", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";"], "ground_truth": ["SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";"], "File": "SIISelLowering110", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53682, "Length": 71, "Cover_Rate": 0.355} {"Template_token": ["", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "QueuePtr", ",", "DAG", ".", "getConstant", "(", "StructOffset", ",", "SL", ",", "", ")", ")", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "", ",", "SL", ",", "QueuePtr", ".", "getValue", "(", "", ")", ",", "Ptr", ",", "PtrInfo", ",", "false", ",", "false", ",", "true", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ")", ";"], "File": "SIISelLowering110", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53683, "Length": 129, "Cover_Rate": 0.645} {"Template_token": ["", "bool", "TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "if", "(", "GA", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "GLOBAL_ADDRESS", ")", "return", "false", ";"], "ground_truth": ["return", "TargetLowering", "::", "isOffsetFoldingLegal", "(", "GA", ")", ";"], "File": "SIISelLowering110", "Func": "isOffsetFoldingLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53684, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "(", "Unsafe", "||", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", ")", "&&", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering110", "Func": "LowerFastFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53685, "Length": 136, "Cover_Rate": 0.576271186440678} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "r3", ",", "Mul", ")", ";", "}", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "SDVTList", "ScaleVT", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "DenominatorScaled", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "RHS", ",", "RHS", ",", "LHS", ")", ";", "SDValue", "NumeratorScaled", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "LHS", ",", "RHS", ",", "LHS", ")", ";", "SDValue", "ApproxRcp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DenominatorScaled", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DenominatorScaled", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NumeratorScaled", ",", "Fma1", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma2", ",", "Fma1", ",", "Mul", ")", ";"], "ground_truth": ["SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ")", ";"], "File": "SIISelLowering110", "Func": "LowerFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53686, "Length": 234, "Cover_Rate": 0.3774193548387097} {"Template_token": ["", "SDValue", "Rcp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Rcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Rcp", ",", "Fma0", ",", "Rcp", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Fma1", ",", "One", ")", ";", "SDValue", "DivScale1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "X", ",", "Y", ",", "X", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma1", ",", "Fma2", ",", "Fma1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale1", ",", "Fma3", ")", ";", "SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ")", ";", "SDValue", "Scale", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "const", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "NumBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "X", ")", ";", "SDValue", "DenBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Y", ")", ";", "SDValue", "Scale0BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Scale1BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale1", ")", ";", "SDValue", "NumHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NumBC", ",", "Hi", ")", ";", "SDValue", "DenHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DenBC", ",", "Hi", ")", ";"], "ground_truth": ["SDValue", "Scale0Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Scale0BC", ",", "Hi", ")", ";"], "File": "SIISelLowering110", "Func": "LowerFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53687, "Length": 303, "Cover_Rate": 0.46831530139103555} {"Template_token": ["", "SDValue", "Y", "=", "Op", ".", "getOperand", "(", "", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "SDVTList", "ScaleVT", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "DivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "Y", ",", "Y", ",", "X", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Rcp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Rcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Rcp", ",", "Fma0", ",", "Rcp", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Fma1", ",", "One", ")", ";", "SDValue", "DivScale1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "X", ",", "Y", ",", "X", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Fma1", ",", "Fma2", ",", "Fma1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale1", ",", "Fma3", ")", ";", "SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ")", ";", "SDValue", "Scale", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "const", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "NumBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "X", ")", ";", "SDValue", "DenBC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Y", ")", ";", "SDValue", "Scale0BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale0", ")", ";", "SDValue", "Scale1BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DivScale1", ")", ";", "SDValue", "NumHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NumBC", ",", "Hi", ")", ";", "SDValue", "DenHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DenBC", ",", "Hi", ")", ";", "SDValue", "Scale0Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Scale0BC", ",", "Hi", ")", ";", "SDValue", "Scale1Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Scale1BC", ",", "Hi", ")", ";", "SDValue", "CmpDen", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "DenHi", ",", "Scale0Hi", ",", "", ")", ";"], "ground_truth": ["SDValue", "CmpNum", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "NumHi", ",", "Scale1Hi", ",", "", ")", ";"], "File": "SIISelLowering110", "Func": "LowerFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53688, "Length": 430, "Cover_Rate": 0.6646058732612056} {"Template_token": ["", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "GSD", "->", "getOffset", "(", ")", "+", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "GA", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering110", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53689, "Length": 46, "Cover_Rate": 0.3511450381679389} {"Template_token": ["", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "GSD", "->", "getOffset", "(", ")", "+", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "GA", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering110", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53690, "Length": 46, "Cover_Rate": 0.3511450381679389} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";"], "ground_truth": ["MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "File": "SIISelLowering110", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53692, "Length": 75, "Cover_Rate": 0.3865979381443299} {"Template_token": ["", "MachineSDNode", "*", "TargetLowering", "::", "buildScratchRSRC", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Ptr", ")", "const", "{", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["uint64_t", "Rsrc", "=", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", "|", "", "|", "", ";"], "File": "SIISelLowering112", "Func": "buildScratchRSRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53693, "Length": 50, "Cover_Rate": 0.746268656716418} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["uint64_t", "Rsrc", "=", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", "|", "", "|", "", ";"], "File": "SIISelLowering112", "Func": "buildScratchRSRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53694, "Length": 32, "Cover_Rate": 0.47761194029850745} {"Template_token": ["", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "}", "unsigned", "NewOpcode", "=", "TII", "->", "getMaskedMIMGOp", "(", "MI", ".", "getOpcode", "(", ")", ",", "BitsSet", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MRI", ".", "setRegClass", "(", "VReg", ",", "RC", ")", ";", "return", ";", "}", "int", "NoRetAtomicOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "", ")", "{", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "return", ";", "}", "if", "(", "(", "Node", "->", "hasNUsesOfValue", "(", "", ",", "", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "isMachineOpcode", "(", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "!", "Node", "->", "use_begin", "(", ")", "->", "hasAnyUseOfValue", "(", "", ")", ")", ")", "{", "unsigned", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";"], "File": "SIISelLowering113", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53695, "Length": 188, "Cover_Rate": 0.428246013667426} {"Template_token": ["", "}", "if", "(", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", "&&", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", ")", "{", "return", "false", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccess", "(", ")", ")", "{", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "(", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS", ")", "?", "(", "Align", "%", "", "==", "", ")", ":", "true", ";", "}", "return", "true", ";", "}", "if", "(", "VT", ".", "bitsLT", "(", "", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";", "return", "VT", ".", "bitsGT", "(", "", ")", "&&", "Align", "%", "", "==", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53696, "Length": 105, "Cover_Rate": 0.49295774647887325} {"Template_token": ["", "SDValue", "PtrHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "GAFlags", "==", "InstrInfo", "::", "MO_NONE", "?", "GAFlags", ":", "GAFlags", "+", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "PtrLo", ",", "PtrHi", ")", ";"], "File": "SIISelLowering113", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53697, "Length": 46, "Cover_Rate": 0.44660194174757284} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addOperand", "(", "*", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "TII", "->", "get", "(", "getMOVRELDPseudo", "(", "VecRC", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ")", ".", "addOperand", "(", "*", "Val", ")", ".", "addImm", "(", "SubReg", "-", "", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "Val", "->", "isReg", "(", ")", ")", "MRI", ".", "clearKillFlags", "(", "Val", "->", "getReg", "(", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "VGPRIndexMode", "::", "DST_ENABLE", ")", ";"], "ground_truth": ["SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";"], "File": "SIISelLowering113", "Func": "emitIndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53698, "Length": 259, "Cover_Rate": 0.32213930348258707} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "unsigned", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "VGPRIndexMode", "::", "SRC0_ENABLE", ")", ";"], "ground_truth": ["SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";"], "File": "SIISelLowering113", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53699, "Length": 251, "Cover_Rate": 0.41147540983606556} {"Template_token": ["", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiReg", ")", ".", "addReg", "(", "InitReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "ResultReg", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiExec", ")", ".", "addReg", "(", "InitSaveExecReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "NewExec", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "IdxReg", ".", "isUndef", "(", ")", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CondReg", ")", ".", "addReg", "(", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "", ",", "IdxReg", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "unsigned", "IdxReg", ";", "if", "(", "Offset", "==", "", ")", "{"], "ground_truth": ["IdxReg", "=", "CurrentIdxReg", ";"], "File": "SIISelLowering113", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53702, "Length": 179, "Cover_Rate": 0.3086206896551724} {"Template_token": ["", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiExec", ")", ".", "addReg", "(", "InitSaveExecReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "NewExec", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "IdxReg", ".", "isUndef", "(", ")", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CondReg", ")", ".", "addReg", "(", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "", ",", "IdxReg", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "unsigned", "IdxReg", ";", "if", "(", "Offset", "==", "", ")", "{", "IdxReg", "=", "CurrentIdxReg", ";", "}", "else", "{", "IdxReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "IdxReg", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "MachineInstr", "*", "SetIdx", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "IdxReg", ",", "RegState", "::", "Kill", ")", ";", "SetIdx", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "}", "else", "{", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53703, "Length": 296, "Cover_Rate": 0.5103448275862069} {"Template_token": ["", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";"], "ground_truth": ["if", "(", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "cast", "<", "BinaryWithFlagsSDNode", ">", "(", "N0", ")", "->", "Flags", ".", "hasUnsafeAlgebra", "(", ")", "&&", "cast", "<", "BinaryWithFlagsSDNode", ">", "(", "N1", ")", "->", "Flags", ".", "hasUnsafeAlgebra", "(", ")", ")", ")", "&&", "isFMAFasterThanFMulAndFAdd", "(", "VT", ")", ")", "{"], "File": "SIISelLowering113", "Func": "getFusedOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53704, "Length": 65, "Cover_Rate": 0.4513888888888889} {"Template_token": ["", "if", "(", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "cast", "<", "BinaryWithFlagsSDNode", ">", "(", "N0", ")", "->", "Flags", ".", "hasUnsafeAlgebra", "(", ")", "&&", "cast", "<", "BinaryWithFlagsSDNode", ">", "(", "N1", ")", "->", "Flags", ".", "hasUnsafeAlgebra", "(", ")", ")", ")", "&&", "isFMAFasterThanFMulAndFAdd", "(", "VT", ")", ")", "{", "return", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "getFusedOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53705, "Length": 60, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "switch", "(", "VecRC", "->", "getSize", "(", ")", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "getMOVRELDPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53706, "Length": 47, "Cover_Rate": 0.6911764705882353} {"Template_token": ["", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "}", "case", "'v'", ":", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "case", "", ":", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "}", "}", "}", "if", "(", "Constraint", ".", "size", "(", ")", ">", "", ")", "{"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";"], "File": "SIISelLowering113", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53707, "Length": 189, "Cover_Rate": 0.4609756097560976} {"Template_token": ["", "SDLoc", "SL", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";"], "ground_truth": ["uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";"], "File": "SIISelLowering113", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53708, "Length": 72, "Cover_Rate": 0.3564356435643564} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getSegmentAperture", "(", "unsigned", "AS", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "QueuePtr", ",", "DAG", ".", "getConstant", "(", "StructOffset", ",", "SL", ",", "", ")", ")", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";", "return", "DAG", ".", "getLoad", "(", "", ",", "SL", ",", "QueuePtr", ".", "getValue", "(", "", ")", ",", "Ptr", ",", "PtrInfo", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53709, "Length": 188, "Cover_Rate": 0.9306930693069307} {"Template_token": ["", "if", "(", "Intr", "->", "getOpcode", "(", ")", "==", "", ")", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Intr", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering113", "Func": "isCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53710, "Length": 43, "Cover_Rate": 0.31386861313868614} {"Template_token": ["", "bool", "TargetLowering", "::", "isCFIntrinsic", "(", "const", "SDNode", "*", "Intr", ")", "const", "{", "if", "(", "Intr", "->", "getOpcode", "(", ")", "==", "", ")", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Intr", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "if", "(", "Intr", "->", "getOpcode", "(", ")", "==", "", ")", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Intr", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "isCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53711, "Length": 119, "Cover_Rate": 0.8686131386861314} {"Template_token": ["", "bool", "TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "return", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "Subtarget", "->", "hasFastFMAF32", "(", ")", ";", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering113", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53712, "Length": 63, "Cover_Rate": 0.6702127659574468} {"Template_token": ["", "bool", "TargetLowering", "::", "isMemOpHasNoClobberedMemOperand", "(", "const", "SDNode", "*", "N", ")", "const", "{", "const", "MemSDNode", "*", "MemNode", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";"], "ground_truth": ["const", "Value", "*", "Ptr", "=", "MemNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";"], "File": "SIISelLowering113", "Func": "isMemOpHasNoClobberedMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53713, "Length": 40, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "(", "GA", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "GA", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", ")", "&&", "!", "shouldEmitGOTReloc", "(", "GA", "->", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "isOffsetFoldingLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53714, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "I", ",", "MBB", ".", "end", "(", ")", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopBB", ")", ";"], "ground_truth": ["const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";"], "File": "SIISelLowering113", "Func": "loadM0FromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53715, "Length": 106, "Cover_Rate": 0.30113636363636365} {"Template_token": ["", "if", "(", "HaveChain", ")", "Ops", ".", "push_back", "(", "BRCOND", ".", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "append", "(", "Intr", "->", "op_begin", "(", ")", "+", "(", "HaveChain", "?", "", ":", "", ")", ",", "Intr", "->", "op_end", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Target", ")", ";", "ArrayRef", "<", "EVT", ">", "Res", "(", "Intr", "->", "value_begin", "(", ")", "+", "", ",", "Intr", "->", "value_end", "(", ")", ")", ";", "SDNode", "*", "Result", "=", "DAG", ".", "getNode", "(", "Res", ".", "size", "(", ")", ">", "", "?", "", ":", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "Res", ")", ",", "Ops", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "HaveChain", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SDValue", "(", "Result", ",", "", ")", ",", "BRCOND", ".", "getOperand", "(", "", ")", "}", ";", "Result", "=", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ".", "getNode", "(", ")", ";", "}", "if", "(", "BR", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "BR", "->", "getOperand", "(", "", ")", ",", "BRCOND", ".", "getOperand", "(", "", ")", "}", ";", "SDValue", "NewBR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BR", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "BR", ",", "NewBR", ".", "getNode", "(", ")", ")", ";", "BR", "=", "NewBR", ".", "getNode", "(", ")", ";", "}", "SDValue", "Chain", "=", "SDValue", "(", "Result", ",", "Result", "->", "getNumValues", "(", ")", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Intr", "->", "getNumValues", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDNode", "*", "CopyToReg", "=", "findUser", "(", "SDValue", "(", "Intr", ",", "i", ")", ",", "", ")", ";", "if", "(", "!", "CopyToReg", ")", "continue", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "CopyToReg", "->", "getOperand", "(", "", ")", ",", "SDValue", "(", "Result", ",", "i", "-", "", ")", ",", "SDValue", "(", ")", ")", ";"], "File": "SIISelLowering113", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53716, "Length": 311, "Cover_Rate": 0.5504424778761062} {"Template_token": ["", "assert", "(", "!", "SetCC", "||", "(", "SetCC", "->", "getConstantOperandVal", "(", "", ")", "==", "", "&&", "cast", "<", "CondCodeSDNode", ">", "(", "SetCC", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "->", "get", "(", ")", "==", "", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "HaveChain", ")", "Ops", ".", "push_back", "(", "BRCOND", ".", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "append", "(", "Intr", "->", "op_begin", "(", ")", "+", "(", "HaveChain", "?", "", ":", "", ")", ",", "Intr", "->", "op_end", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Target", ")", ";", "ArrayRef", "<", "EVT", ">", "Res", "(", "Intr", "->", "value_begin", "(", ")", "+", "", ",", "Intr", "->", "value_end", "(", ")", ")", ";", "SDNode", "*", "Result", "=", "DAG", ".", "getNode", "(", "Res", ".", "size", "(", ")", ">", "", "?", "", ":", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "Res", ")", ",", "Ops", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "HaveChain", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SDValue", "(", "Result", ",", "", ")", ",", "BRCOND", ".", "getOperand", "(", "", ")", "}", ";", "Result", "=", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ".", "getNode", "(", ")", ";", "}", "if", "(", "BR", ")", "{", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["BR", "->", "getOperand", "(", "", ")", ",", "BRCOND", ".", "getOperand", "(", "", ")", "}", ";"], "File": "SIISelLowering113", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53717, "Length": 222, "Cover_Rate": 0.3929203539823009} {"Template_token": ["", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "Unsafe", "||", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "||", "VT", "==", "", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "FNegRHS", ")", ";", "}", "}", "}", "const", "SDNodeFlags", "*", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "if", "(", "Unsafe", "||", "Flags", "->", "hasAllowReciprocal", "(", ")", ")", "{"], "ground_truth": ["SDNodeFlags", "Flags", ";"], "File": "SIISelLowering113", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53718, "Length": 174, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "SrcVT", "!=", "", ")", "return", "Op", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FpToFp16", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FpToFp16", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Trunc", ")", ";", ";"], "File": "SIISelLowering113", "Func": "lowerFP_ROUND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53720, "Length": 62, "Cover_Rate": 0.496} {"Template_token": ["", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "SrcVT", "!=", "", ")", "return", "Op", ";"], "File": "SIISelLowering113", "Func": "lowerFP_ROUND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53721, "Length": 41, "Cover_Rate": 0.328} {"Template_token": ["", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "", ",", "PtrVT", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "unsigned", "Align", "=", "DataLayout", ".", "getABITypeAlignment", "(", "PtrTy", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOTAddr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "SIISelLowering113", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53722, "Length": 143, "Cover_Rate": 0.5521235521235521} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddress", "(", "MachineFunction", "*", "MFI", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "GlobalAddressSDNode", "*", "GSD", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", "&&", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "GLOBAL_ADDRESS", ")", "return", "TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "GSD", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "", ",", "PtrVT", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "unsigned", "Align", "=", "DataLayout", ".", "getABITypeAlignment", "(", "PtrTy", ")", ";"], "ground_truth": ["MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "File": "SIISelLowering113", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53723, "Length": 228, "Cover_Rate": 0.8803088803088803} {"Template_token": ["", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "VT", ".", "getStoreSize", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "case", "", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "K", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Src", ")", ")", "{", "if", "(", "!", "K", "->", "isNegative", "(", ")", ")", "return", "Chain", ";", "SDValue", "NegOne", "=", "DAG", ".", "getTargetConstant", "(", "FloatToBits", "(", "-", "", ")", ",", "DL", ",", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "NegOne", ")", ";"], "File": "SIISelLowering113", "Func": "LowerINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53724, "Length": 232, "Cover_Rate": 0.3147896879240163} {"Template_token": ["", "unsigned", "Opc", "=", "(", "IntrID", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "M", "->", "getOperand", "(", "", ")", ",", "M", "->", "getOperand", "(", "", ")", ",", "M", "->", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "SDLoc", "(", "Op", ")", ",", "M", "->", "getVTList", "(", ")", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Opc", "=", "(", "IntrID", "==", "", ")", "?", "", ":", "", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "IntVT", "=", "VT", ".", "changeTypeToInteger", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "MFI", "->", "getBufferPSV", "(", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "VT", ".", "getStoreSize", "(", ")", ",", "VT", ".", "getStoreSize", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "IntVT", ",", "MMO", ")", ";"], "File": "SIISelLowering113", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53726, "Length": 241, "Cover_Rate": 0.7194029850746269} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "MemSDNode", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "unsigned", "Opc", "=", "(", "IntrID", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "M", "->", "getOperand", "(", "", ")", ",", "M", "->", "getOperand", "(", "", ")", ",", "M", "->", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "SDLoc", "(", "Op", ")", ",", "M", "->", "getVTList", "(", ")", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Opc", "=", "(", "IntrID", "==", "", ")", "?", "", ":", "", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "IntVT", "=", "VT", ".", "changeTypeToInteger", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "MFI", "->", "getBufferPSV", "(", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "VT", ".", "getStoreSize", "(", ")", ",", "VT", ".", "getStoreSize", "(", ")", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "IntVT", ",", "MMO", ")", ";", "}", "default", ":", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53727, "Length": 270, "Cover_Rate": 0.8059701492537313} {"Template_token": ["", "default", ":", "return", "TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "SDValue", "Result", "=", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "(", "!", "Result", ".", "getNode", "(", ")", "||", "Result", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "", ")", "&&", "", ")", ";", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering113", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53728, "Length": 162, "Cover_Rate": 0.5605536332179931} {"Template_token": ["", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "Val", "=", "Load", ";", "if", "(", "Arg", "&&", "(", "Arg", "->", "Flags", ".", "isSExt", "(", ")", "||", "Arg", "->", "Flags", ".", "isZExt", "(", ")", ")", "&&", "VT", ".", "bitsLT", "(", "MemVT", ")", ")", "{", "unsigned", "Opc", "=", "Arg", "->", "Flags", ".", "isZExt", "(", ")", "?", "", ":", "", ";", "Val", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "MemVT", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "}", "if", "(", "MemVT", ".", "isFloatingPoint", "(", ")", ")", "Val", "=", "getFPExtOrFPTrunc", "(", "DAG", ",", "Val", ",", "SL", ",", "VT", ")", ";", "else", "if", "(", "Signed", ")", "Val", "=", "DAG", ".", "getSExtOrTrunc", "(", "Val", ",", "SL", ",", "VT", ")", ";"], "ground_truth": ["else", "Val", "=", "DAG", ".", "getZExtOrTrunc", "(", "Val", ",", "SL", ",", "VT", ")", ";"], "File": "SIISelLowering113", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53729, "Length": 158, "Cover_Rate": 0.531986531986532} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "VT", "==", "", ")", "{", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "", ")", ";", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AS", ",", "Store", "->", "getAlignment", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "AS", ")", "{", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "case", "AS", "::", "FLAT_ADDRESS", ":"], "ground_truth": ["if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering113", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53730, "Length": 236, "Cover_Rate": 0.6066838046272494} {"Template_token": ["", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", ")", "{", "const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "CRHS", ")", "{", "if", "(", "SDValue", "Split", "=", "splitBinaryBitConstantOp", "(", "DCI", ",", "SDLoc", "(", "N", ")", ",", "", ",", "LHS", ",", "CRHS", ")", ")", "return", "Split", ";", "}", "}", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "", "LCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "", "RCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "X", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "Y", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "Y", ".", "getOpcode", "(", ")", "!=", "", "||", "Y", ".", "getOperand", "(", "", ")", "!=", "X", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LCC", "==", "", ")", "{", "if", "(", "X", "!=", "LHS", ".", "getOperand", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RCC", "==", "", ")", "{", "const", "ConstantFPSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1", "||", "!", "C1", "->", "isInfinity", "(", ")", "||", "C1", "->", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "uint32_t", "Mask", "=", "", "|", "", "|", "", "|", "", "|", "", "|", "", ";", "static_assert", "(", "(", "(", "~", "(", "", "|", "", "|", "", "|", "", ")", ")", "&", "", ")", "==", "Mask", ",", "", ")", ";"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "SIISelLowering113", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53731, "Length": 322, "Cover_Rate": 0.7759036144578313} {"Template_token": ["", "if", "(", "X", "!=", "LHS", ".", "getOperand", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RCC", "==", "", ")", "{", "const", "ConstantFPSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1", "||", "!", "C1", "->", "isInfinity", "(", ")", "||", "C1", "->", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "uint32_t", "Mask", "=", "", "|", "", "|", "", "|", "", "|", "", "|", "", ";", "static_assert", "(", "(", "(", "~", "(", "", "|", "", "|", "", "|", "", ")", ")", "&", "", ")", "==", "Mask", ",", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "X", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ")", ";"], "File": "SIISelLowering113", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53732, "Length": 135, "Cover_Rate": 0.3253012048192771} {"Template_token": ["", "SDValue", "Srl", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Srl", ".", "getOpcode", "(", ")", "==", "", ")", "Srl", "=", "Srl", ".", "getOperand", "(", "", ")", ";", "if", "(", "Srl", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Srl", ".", "getOperand", "(", "", ")", ")", ")", "{", "Srl", "=", "DAG", ".", "getZExtOrTrunc", "(", "Srl", ".", "getOperand", "(", "", ")", ",", "SDLoc", "(", "Srl", ".", "getOperand", "(", "", ")", ")", ",", "EVT", "(", "", ")", ")", ";", "unsigned", "SrcOffset", "=", "C", "->", "getZExtValue", "(", ")", "+", "", "*", "Offset", ";", "if", "(", "SrcOffset", "<", "", "&&", "SrcOffset", "%", "", "==", "", ")", "{", "return", "DAG", ".", "getNode", "(", "", "+", "SrcOffset", "/", "", ",", "SL", ",", "", ",", "Srl", ")", ";", "}", "}", "}", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "", ",", "", "*", "Offset", ",", "", "*", "Offset", "+", "", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";"], "ground_truth": ["const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";"], "File": "SIISelLowering113", "Func": "performCvtF32UByteNCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53733, "Length": 195, "Cover_Rate": 0.6543624161073825} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "}", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering113", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53734, "Length": 198, "Cover_Rate": 0.4267241379310345} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "}", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";"], "File": "SIISelLowering113", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53735, "Length": 148, "Cover_Rate": 0.31896551724137934} {"Template_token": ["", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "!", "VT", ".", "isVector", "(", ")", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "A", "=", "LHS", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "A", "==", "LHS", ".", "getOperand", "(", "", ")", ")", "{"], "File": "SIISelLowering113", "Func": "performFAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53736, "Length": 102, "Cover_Rate": 0.3669064748201439} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP64Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP16Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "isNaN", "(", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "APFloat", "CanonicalQNaN", "=", "APFloat", "::", "getQNaN", "(", "C", ".", "getSemantics", "(", ")", ")", ";", "if", "(", "C", ".", "isSignaling", "(", ")", ")", "{"], "ground_truth": ["return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";"], "File": "SIISelLowering113", "Func": "performFCanonicalizeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53737, "Length": 142, "Cover_Rate": 0.5298507462686567} {"Template_token": ["", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CFP", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "APFloat", "&", "C", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "if", "(", "C", ".", "isDenormal", "(", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP64Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP16Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "isNaN", "(", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "APFloat", "CanonicalQNaN", "=", "APFloat", "::", "getQNaN", "(", "C", ".", "getSemantics", "(", ")", ")", ";", "if", "(", "C", ".", "isSignaling", "(", ")", ")", "{", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "bitcastToAPInt", "(", ")", "!=", "CanonicalQNaN", ".", "bitcastToAPInt", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "performFCanonicalizeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53738, "Length": 238, "Cover_Rate": 0.8880597014925373} {"Template_token": ["", "SDValue", "Ptr", "=", "N", "->", "getBasePtr", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "AS", "=", "N", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "", "&&", "AS", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "SDValue", "NewPtr", "=", "performSHLPtrCombine", "(", "Ptr", ".", "getNode", "(", ")", ",", "AS", ",", "DCI", ")", ";", "if", "(", "NewPtr", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", "]", "=", "NewPtr", ";", "return", "SDValue", "(", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ",", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "performMemSDNodeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53739, "Length": 125, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";"], "ground_truth": ["return", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", "&&", "", "(", "TT", ")", ";"], "File": "SIISelLowering113", "Func": "shouldEmitFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53740, "Length": 33, "Cover_Rate": 0.6875} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldEmitFixup", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{"], "ground_truth": ["const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";"], "File": "SIISelLowering113", "Func": "shouldEmitFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53741, "Length": 25, "Cover_Rate": 0.5208333333333334} {"Template_token": ["", "return", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", ")", "&&", "!", "shouldEmitFixup", "(", "GV", ")", "&&", "!", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53742, "Length": 55, "Cover_Rate": 0.8208955223880597} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldEmitGOTReloc", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "return", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS", ")", "&&", "!", "shouldEmitFixup", "(", "GV", ")", "&&", "!", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53743, "Length": 67, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "SplitPoint", "(", "&", "MI", ")", ";", "++", "SplitPoint", ";", "if", "(", "SplitPoint", "==", "BB", "->", "end", "(", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "return", "BB", ";", "}"], "ground_truth": ["MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";"], "File": "SIISelLowering113", "Func": "splitKillBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53745, "Length": 49, "Cover_Rate": 0.3006134969325153} {"Template_token": ["", "if", "(", "SplitPoint", "==", "BB", "->", "end", "(", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "return", "BB", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "SplitBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", "->", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MachineFunction", "::", "iterator", "(", "BB", ")", ",", "SplitBB", ")", ";", "SplitBB", "->", "splice", "(", "SplitBB", "->", "begin", "(", ")", ",", "BB", ",", "SplitPoint", ",", "BB", "->", "end", "(", ")", ")", ";", "SplitBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "SplitBB", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "return", "SplitBB", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "splitKillBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53746, "Length": 118, "Cover_Rate": 0.7239263803680982} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "Dmask", "=", "OldDmask", ";", "i", "<=", "Lane", ";", "i", "++", ")", "{", "assert", "(", "Dmask", ")", ";", "Comp", "=", "countTrailingZeros", "(", "Dmask", ")", ";", "Dmask", "&=", "~", "(", "", "<<", "Comp", ")", ";", "}", "if", "(", "Users", "[", "Lane", "]", ")", "return", ";", "Users", "[", "Lane", "]", "=", "*", "I", ";", "NewDmask", "|=", "", "<<", "Comp", ";", "}", "if", "(", "NewDmask", "==", "OldDmask", ")", "return", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Node", "->", "op_begin", "(", ")", ",", "Node", "->", "op_begin", "(", ")", "+", "DmaskIdx", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "NewDmask", ",", "SDLoc", "(", "Node", ")", ",", "", ")", ")", ";", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Node", "->", "op_begin", "(", ")", "+", "DmaskIdx", "+", "", ",", "Node", "->", "op_end", "(", ")", ")", ";", "Node", "=", "(", "MachineSDNode", "*", ")", "DAG", ".", "UpdateNodeOperands", "(", "Node", ",", "Ops", ")", ";", "if", "(", "NewDmask", "&&", "(", "NewDmask", "&", "(", "NewDmask", "-", "", ")", ")", "==", "", ")", "{", "SDValue", "RC", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "SDLoc", "(", ")", ",", "", ")", ";", "SDNode", "*", "Copy", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "SDLoc", "(", ")", ",", "Users", "[", "Lane", "]", "->", "getValueType", "(", "", ")", ",", "SDValue", "(", "Node", ",", "", ")", ",", "RC", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Users", "[", "Lane", "]", ",", "Copy", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "Idx", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{"], "ground_truth": ["SDNode", "*", "User", "=", "Users", "[", "i", "]", ";"], "File": "SIISelLowering114", "Func": "adjustWritemask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53747, "Length": 279, "Cover_Rate": 0.5264150943396226} {"Template_token": ["", "}", "if", "(", "Info", ".", "hasDispatchPtr", "(", ")", ")", "{", "unsigned", "DispatchPtrReg", "=", "Info", ".", "addDispatchPtr", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "DispatchPtrReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "DispatchPtrReg", ")", ";", "}", "if", "(", "Info", ".", "hasQueuePtr", "(", ")", ")", "{", "unsigned", "QueuePtrReg", "=", "Info", ".", "addQueuePtr", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "QueuePtrReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "QueuePtrReg", ")", ";", "}", "if", "(", "Info", ".", "hasKernargSegmentPtr", "(", ")", ")", "{", "unsigned", "InputPtrReg", "=", "Info", ".", "addKernargSegmentPtr", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "InputPtrReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrReg", ")", ";", "}"], "ground_truth": ["if", "(", "Info", ".", "hasDispatchID", "(", ")", ")", "{"], "File": "SIISelLowering114", "Func": "allocateHSAUserSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53748, "Length": 121, "Cover_Rate": 0.40878378378378377} {"Template_token": ["", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "{", "unsigned", "Reg", "=", "TRI", ".", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "WORKITEM_ID_Y", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDZ", "(", ")", ")", "{", "unsigned", "Reg", "=", "TRI", ".", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "WORKITEM_ID_Z", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering114", "Func": "allocateSpecialInputVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53749, "Length": 101, "Cover_Rate": 0.6644736842105263} {"Template_token": ["", "if", "(", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "{", "unsigned", "Reg", "=", "TRI", ".", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "WORKITEM_ID_Y", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDZ", "(", ")", ")", "{", "unsigned", "Reg", "=", "TRI", ".", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "WORKITEM_ID_Z", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";"], "ground_truth": ["CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";"], "File": "SIISelLowering114", "Func": "allocateSpecialInputVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53750, "Length": 81, "Cover_Rate": 0.5328947368421053} {"Template_token": ["", "if", "(", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDY", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupIDZ", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDZ", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupInfo", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasPrivateSegmentWaveByteOffset", "(", ")", ")", "{", "unsigned", "PrivateSegmentWaveByteOffsetReg", ";", "if", "(", "IsShader", ")", "{", "PrivateSegmentWaveByteOffsetReg", "=", "findFirstFreeSGPR", "(", "CCInfo", ")", ";", "Info", ".", "setPrivateSegmentWaveByteOffset", "(", "PrivateSegmentWaveByteOffsetReg", ")", ";", "}", "else", "PrivateSegmentWaveByteOffsetReg", "=", "Info", ".", "addPrivateSegmentWaveByteOffset", "(", ")", ";", "MF", ".", "addLiveIn", "(", "PrivateSegmentWaveByteOffsetReg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "PrivateSegmentWaveByteOffsetReg", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering114", "Func": "allocateSystemSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53751, "Length": 167, "Cover_Rate": 0.7136752136752137} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccess", "(", ")", ")", "{", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "(", "AddrSpace", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", "?", "(", "Align", "%", "", "==", "", ")", ":", "true", ";", "}", "return", "true", ";", "}", "if", "(", "VT", ".", "bitsLT", "(", "", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "File": "SIISelLowering114", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53752, "Length": 65, "Cover_Rate": 0.3051643192488263} {"Template_token": ["", "unsigned", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "VGPRIndexMode", "::", "SRC0_ENABLE", ")", ";", "SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "InitReg", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SIISelLowering114", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53753, "Length": 184, "Cover_Rate": 0.3021346469622332} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "unsigned", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "VGPRIndexMode", "::", "SRC0_ENABLE", ")", ";"], "ground_truth": ["SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";"], "File": "SIISelLowering114", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53754, "Length": 226, "Cover_Rate": 0.37110016420361247} {"Template_token": ["", "return", "splitKillBlock", "(", "MI", ",", "BB", ")", ";", "case", "", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SrcCond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DstHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstLo", ")", ".", "addReg", "(", "Src0", ",", "", ",", "", ")", ".", "addReg", "(", "Src1", ",", "", ",", "", ")", ".", "addReg", "(", "SrcCond", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstHi", ")", ".", "addReg", "(", "Src0", ",", "", ",", "", ")", ".", "addReg", "(", "Src1", ",", "", ",", "", ")", ".", "addReg", "(", "SrcCond", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "DstLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DstHi", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "SIISelLowering114", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53755, "Length": 247, "Cover_Rate": 0.337431693989071} {"Template_token": ["", "DiagnosticInfoUnsupported", "BadIntrin", "(", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "", ",", "DL", ".", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";"], "File": "SIISelLowering114", "Func": "emitNonHSAIntrinsicError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53756, "Length": 34, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "static", "SDValue", "emitRemovedIntrinsicError", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "VT", ")", "{", "DiagnosticInfoUnsupported", "BadIntrin", "(", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "", ",", "DL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";"], "ground_truth": ["return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "File": "SIISelLowering114", "Func": "emitRemovedIntrinsicError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53757, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "DiagnosticInfoUnsupported", "BadIntrin", "(", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "", ",", "DL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";"], "ground_truth": ["return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "File": "SIISelLowering114", "Func": "emitRemovedIntrinsicError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53758, "Length": 42, "Cover_Rate": 0.7} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "Value", "*", "Ptr", "=", "II", "->", "getArgOperand", "(", "", ")", ";", "AccessTy", "=", "II", "->", "getType", "(", ")", ";", "Ops", ".", "push_back", "(", "Ptr", ")", ";", "return", "true", ";", "}", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering114", "Func": "getAddrModeArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53759, "Length": 42, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "case", "'s'", ":", "case", "'r'", ":", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "case", "", ":", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "}", "case", "'v'", ":", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "case", "", ":", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "}", "}", "}", "if", "(", "Constraint", ".", "size", "(", ")", ">", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "Constraint", "[", "", "]", "==", "'v'", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Constraint", "[", "", "]", "==", "'s'", ")", "{", "RC", "=", "&", "", ";", "}", "if", "(", "RC", ")", "{", "uint32_t", "Idx", ";"], "ground_truth": ["bool", "Failed", "=", "Constraint", ".", "substr", "(", "", ")", ".", "getAsInteger", "(", "", ",", "Idx", ")", ";"], "File": "SIISelLowering114", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53760, "Length": 291, "Cover_Rate": 0.6830985915492958} {"Template_token": ["", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "QueuePtr", ",", "DAG", ".", "getConstant", "(", "StructOffset", ",", "DL", ",", "", ")", ")", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "QueuePtr", ".", "getValue", "(", "", ")", ",", "Ptr", ",", "PtrInfo", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "SIISelLowering114", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53761, "Length": 116, "Cover_Rate": 0.31693989071038253} {"Template_token": ["", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", "=", "", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "Info", ".", "vol", "=", "!", "Vol", "||", "!", "Vol", "->", "isNullValue", "(", ")", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering114", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53762, "Length": 70, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", "=", "", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "Info", ".", "vol", "=", "!", "Vol", "||", "!", "Vol", "->", "isNullValue", "(", ")", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering114", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53763, "Length": 90, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "static", "bool", "isFlatGlobalAddrSpace", "(", "unsigned", "AS", ",", "AS", "AMDGPUA", ")", "{"], "ground_truth": ["return", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", ";"], "File": "SIISelLowering114", "Func": "isFlatGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53765, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "bool", "TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "return", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "Subtarget", "->", "hasFastFMAF32", "(", ")", ";", "case", "", ":", "return", "true", ";"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering114", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53766, "Length": 54, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", "{", "if", "(", "AM", ".", "BaseOffs", "%", "", "!=", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Ty", ")", "<", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "REGION_ADDRESS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";"], "File": "SIISelLowering114", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53767, "Length": 236, "Cover_Rate": 0.6647887323943662} {"Template_token": ["", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Ty", ")", "<", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering114", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53768, "Length": 148, "Cover_Rate": 0.4169014084507042} {"Template_token": ["", "bool", "TargetLowering", "::", "isMemOpUniform", "(", "const", "SDNode", "*", "N", ")", "const", "{", "const", "MemSDNode", "*", "MemNode", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";"], "ground_truth": ["return", "", "(", "MemNode", "->", "getMemOperand", "(", ")", ")", ";"], "File": "SIISelLowering114", "Func": "isMemOpUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53770, "Length": 35, "Cover_Rate": 0.9210526315789473} {"Template_token": ["", "bool", "TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{"], "ground_truth": ["return", "(", "GA", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "GA", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", "&&", "!", "shouldEmitGOTReloc", "(", "GA", "->", "getGlobal", "(", ")", ")", ";"], "File": "SIISelLowering114", "Func": "isOffsetFoldingLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53771, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "bool", "TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "(", "GA", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "GA", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", "&&", "!", "shouldEmitGOTReloc", "(", "GA", "->", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering114", "Func": "isOffsetFoldingLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53772, "Length": 46, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ToResultReg", ".", "getNode", "(", ")", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Node", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "!", "isFrameIndexOp", "(", "Node", "->", "getOperand", "(", "i", ")", ")", ")", "{", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "i", ")", ")", ";", "continue", ";", "}", "SDLoc", "DL", "(", "Node", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "Node", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ",", "Node", "->", "getOperand", "(", "i", ")", ")", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering114", "Func": "legalizeTargetIndependentNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53773, "Length": 109, "Cover_Rate": 0.31871345029239767} {"Template_token": ["", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "}", "else", "{", "assert", "(", "CIdx", "->", "getZExtValue", "(", ")", "==", "", ")", ";", "}", "if", "(", "ResultVT", ".", "bitsLT", "(", "", ")", ")", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Result", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ResultVT", ",", "Result", ")", ";", "}", "SDValue", "Sixteen", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "ScaledIdx", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Idx", ",", "Sixteen", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";"], "ground_truth": ["SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BC", ",", "ScaledIdx", ")", ";"], "File": "SIISelLowering114", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53774, "Length": 146, "Cover_Rate": 0.453416149068323} {"Template_token": ["", "if", "(", "!", "Unsafe", "&&", "VT", "==", "", "&&", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "Unsafe", "||", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "FNegRHS", ")", ";", "}", "}", "}", "const", "SDNodeFlags", "*", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "if", "(", "Unsafe", "||", "Flags", "->", "hasAllowReciprocal", "(", ")", ")", "{"], "ground_truth": ["SDNodeFlags", "Flags", ";"], "File": "SIISelLowering114", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53775, "Length": 172, "Cover_Rate": 0.5676567656765676} {"Template_token": ["", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "!", "Unsafe", "&&", "VT", "==", "", "&&", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "Unsafe", "||", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "FNegRHS", ")", ";", "}", "}", "}"], "ground_truth": ["const", "SDNodeFlags", "*", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";"], "File": "SIISelLowering114", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53776, "Length": 200, "Cover_Rate": 0.6600660066006601} {"Template_token": ["", "assert", "(", "!", "IsKernel", "||", "(", "Info", "->", "hasWorkGroupIDX", "(", ")", "&&", "Info", "->", "hasWorkItemIDX", "(", ")", ")", ")", ";", "}", "if", "(", "IsEntryFunc", ")", "{", "allocateSpecialInputVGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "allocateHSAUserSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "if", "(", "IsKernel", ")", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "else", "{", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Splits", ",", "AssignFn", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Ins", ".", "size", "(", ")", ",", "ArgIdx", "=", "", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "", "&", "Arg", "=", "Ins", "[", "i", "]", ";", "if", "(", "Skipped", "[", "i", "]", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "Arg", ".", "VT", ")", ")", ";", "continue", ";", "}", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "ArgIdx", "++", "]", ";", "MVT", "VT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "IsEntryFunc", "&&", "VA", ".", "isMemLoc", "(", ")", ")", "{", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "const", "uint64_t", "Offset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "MF", ")", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "Info", "->", "setABIArgOffset", "(", "Offset", "+", "MemVT", ".", "getStoreSize", "(", ")", ")", ";", "SDValue", "Arg", "=", "lowerKernargMemParameter", "(", "DAG", ",", "VT", ",", "MemVT", ",", "DL", ",", "Chain", ",", "Offset", ",", "Ins", "[", "i", "]", ".", "Flags", ".", "isSExt", "(", ")", ",", "&", "Ins", "[", "i", "]", ")", ";", "Chains", ".", "push_back", "(", "Arg", ".", "getValue", "(", "", ")", ")", ";", "auto", "*", "ParamTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "FType", "->", "getParamType", "(", "Ins", "[", "i", "]", ".", "getOrigArgIndex", "(", ")", ")", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", "&&", "ParamTy", "&&", "ParamTy", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Arg", ".", "getValueType", "(", ")", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "}", "InVals", ".", "push_back", "(", "Arg", ")", ";", "continue", ";", "}", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "report_fatal_error", "(", "", ")", ";"], "ground_truth": ["assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";"], "File": "SIISelLowering114", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53777, "Length": 394, "Cover_Rate": 0.3546354635463546} {"Template_token": ["", "SDLoc", "DL", "(", "GSD", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";"], "ground_truth": ["else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "InstrInfo", "::", "MO_REL32", ")", ";"], "File": "SIISelLowering114", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53778, "Length": 81, "Cover_Rate": 0.3127413127413127} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Param", "=", "lowerKernargMemParameter", "(", "DAG", ",", "", ",", "", ",", "SL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ",", "false", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Param", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";"], "File": "SIISelLowering114", "Func": "lowerImplicitZextParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53779, "Length": 51, "Cover_Rate": 0.6375} {"Template_token": ["", "SDValue", "Ops", "[", "]", "=", "{", "M", "->", "getOperand", "(", "", ")", ",", "M", "->", "getOperand", "(", "", ")", ",", "M", "->", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "SDLoc", "(", "Op", ")", ",", "M", "->", "getVTList", "(", ")", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Opc", "=", "(", "IntrID", "==", "", ")", "?", "", ":", "", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "IntVT", "=", "VT", ".", "changeTypeToInteger", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "MFI", "->", "getBufferPSV", "(", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "VT", ".", "getStoreSize", "(", ")", ",", "VT", ".", "getStoreSize", "(", ")", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "IntVT", ",", "MMO", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["const", "ConstantSDNode", "*", "DMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering114", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53783, "Length": 371, "Cover_Rate": 0.6042345276872965} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "Type", "*", "Ty", "=", "MemVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["SDValue", "Val", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "Load", ",", "Signed", ",", "Arg", ")", ";"], "File": "SIISelLowering114", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53784, "Length": 129, "Cover_Rate": 0.6898395721925134} {"Template_token": ["", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "Val", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "Load", ",", "Signed", ",", "Arg", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Val", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "SL", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering114", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53785, "Length": 86, "Cover_Rate": 0.45989304812834225} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";"], "ground_truth": ["SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";"], "File": "SIISelLowering114", "Func": "lowerKernArgParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53786, "Length": 95, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "Load", "->", "getMemOperand", "(", ")", ";", "EVT", "RealMemVT", "=", "(", "MemVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "BasePtr", ",", "RealMemVT", ",", "MMO", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AMDGPUA", ".", "PRIVATE_ADDRESS", ":", "AMDGPUA", ".", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", "{", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "isMemOpUniform", "(", "Load", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":"], "ground_truth": ["return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";"], "File": "SIISelLowering114", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53787, "Length": 379, "Cover_Rate": 0.6500857632933105} {"Template_token": ["", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "", ":"], "ground_truth": ["return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering114", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53788, "Length": 145, "Cover_Rate": 0.453125} {"Template_token": ["", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "", ":"], "ground_truth": ["return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering114", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53789, "Length": 155, "Cover_Rate": 0.484375} {"Template_token": ["", "const", "", "&", "Out", "=", "Outs", "[", "i", "]", ";", "if", "(", "Out", ".", "VT", ".", "isVector", "(", ")", ")", "{", "MVT", "VT", "=", "Out", ".", "VT", ".", "getVectorElementType", "(", ")", ";", "", "NewOut", "=", "Out", ";", "NewOut", ".", "Flags", ".", "setSplit", "(", ")", ";", "NewOut", ".", "VT", "=", "VT", ";", "unsigned", "NumElements", "=", "Out", ".", "ArgVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "{", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OutVals", "[", "i", "]", ",", "DAG", ".", "getConstant", "(", "j", ",", "DL", ",", "", ")", ")", ";", "SplitVals", ".", "push_back", "(", "Elem", ")", ";", "Splits", ".", "push_back", "(", "NewOut", ")", ";", "NewOut", ".", "PartOffset", "+=", "NewOut", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "{", "SplitVals", ".", "push_back", "(", "OutVals", "[", "i", "]", ")", ";", "Splits", ".", "push_back", "(", "Out", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "AnalyzeReturn", "(", "CCInfo", ",", "Splits", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "SplitVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";"], "ground_truth": ["break", ";"], "File": "SIISelLowering114", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53790, "Length": 315, "Cover_Rate": 0.5366269165247018} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "{", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "", ")", ";", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AS", ",", "Store", "->", "getAlignment", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AMDGPUA", ".", "PRIVATE_ADDRESS", ":", "AMDGPUA", ".", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering114", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53791, "Length": 296, "Cover_Rate": 0.7437185929648241} {"Template_token": ["", "unsigned", "TrapID", "=", "Op", ".", "getOpcode", "(", ")", "==", "", "?", "Subtarget", "::", "TrapIDLLVMDebugTrap", ":", "Subtarget", "::", "TrapIDLLVMTrap", ";", "if", "(", "Subtarget", "->", "getTrapHandlerAbi", "(", ")", "==", "Subtarget", "::", "TrapHandlerAbiHsa", "&&", "Subtarget", "->", "isTrapHandlerEnabled", "(", ")", ")", "{", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(", ")", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{"], "File": "SIISelLowering114", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53792, "Length": 120, "Cover_Rate": 0.38961038961038963} {"Template_token": ["", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "", ",", "", "*", "Offset", ",", "", "*", "Offset", "+", "", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "ShrinkDemandedConstant", "(", "Src", ",", "Demanded", ",", "TLO", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "Src", ",", "Demanded", ",", "KnownZero", ",", "KnownOne", ",", "TLO", ")", ")", "{", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering114", "Func": "performCvtF32UByteNCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53793, "Length": 101, "Cover_Rate": 0.33666666666666667} {"Template_token": ["", "return", "TargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFAddCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFSubCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSetCCCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", ">=", "AfterLegalizeDAG", "&&", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "return", "performMinMaxCombine", "(", "N", ",", "DCI", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performCvtPkRTZCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "EltVT", "==", "", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Ext", ")", ";", "}", "break", ";", "}", "}", "return", "TargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering114", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53794, "Length": 475, "Cover_Rate": 0.7648953301127214} {"Template_token": ["", "EVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "SVT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "SVT", "==", "", "&&", "!", "Subtarget", "->", "hasFP64Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "SVT", "==", "", "&&", "!", "Subtarget", "->", "hasFP16Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "isNaN", "(", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "APFloat", "CanonicalQNaN", "=", "APFloat", "::", "getQNaN", "(", "C", ".", "getSemantics", "(", ")", ")", ";", "if", "(", "C", ".", "isSignaling", "(", ")", ")", "{"], "ground_truth": ["return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";"], "File": "SIISelLowering114", "Func": "performFCanonicalizeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53795, "Length": 151, "Cover_Rate": 0.551094890510949} {"Template_token": ["", "if", "(", "Cmp", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "K0", "->", "getValueType", "(", "", ")", ";", "if", "(", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", "{", "if", "(", "K1", "->", "isExactlyValue", "(", "", ")", "&&", "K0", "->", "isExactlyValue", "(", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "}"], "ground_truth": ["if", "(", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering114", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53796, "Length": 92, "Cover_Rate": 0.368} {"Template_token": ["", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "", "&&", "AS", "!=", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "SDValue", "NewPtr", "=", "performSHLPtrCombine", "(", "Ptr", ".", "getNode", "(", ")", ",", "AS", ",", "DCI", ")", ";", "if", "(", "NewPtr", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", "]", "=", "NewPtr", ";", "return", "SDValue", "(", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering114", "Func": "performMemSDNodeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53797, "Length": 92, "Cover_Rate": 0.6133333333333333} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "AS", "=", "N", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "", "&&", "AS", "!=", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "SDValue", "NewPtr", "=", "performSHLPtrCombine", "(", "Ptr", ".", "getNode", "(", ")", ",", "AS", ",", "DCI", ")", ";"], "ground_truth": ["if", "(", "NewPtr", ")", "{"], "File": "SIISelLowering114", "Func": "performMemSDNodeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53798, "Length": 61, "Cover_Rate": 0.4066666666666667} {"Template_token": ["", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "Med3", ";", "}", "if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "Med3", ";", "}", "if", "(", "(", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "||", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{"], "ground_truth": ["if", "(", "SDValue", "Res", "=", "performFPMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ")", ")", "return", "Res", ";"], "File": "SIISelLowering114", "Func": "performMinMaxCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53799, "Length": 154, "Cover_Rate": 0.37745098039215685} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cvt", ")", ")", ";", "return", ";", "}", "default", ":", "break", ";", "}", "}", "case", "", ":", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "EVT", "SelectVT", "=", "NewVT", ";", "if", "(", "NewVT", ".", "bitsLT", "(", "", ")", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "RHS", ")", ";", "SelectVT", "=", "", ";", "}", "SDValue", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SelectVT", ",", "N", "->", "getOperand", "(", "", ")", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "NewVT", "!=", "SelectVT", ")", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "NewSelect", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewSelect", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "SIISelLowering114", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53800, "Length": 244, "Cover_Rate": 0.5583524027459954} {"Template_token": ["", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "if", "(", "HasStackObjects", ")", "{", "unsigned", "ScratchWaveOffsetReg", "=", "TRI", ".", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ScratchWaveOffsetReg", ")", ";", "}", "else", "{", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering114", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53801, "Length": 93, "Cover_Rate": 0.38589211618257263} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "add", "(", "*", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "TII", "->", "get", "(", "getMOVRELDPseudo", "(", "TRI", ",", "VecRC", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ")", ".", "add", "(", "*", "Val", ")", ".", "addImm", "(", "SubReg", "-", "", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "Val", "->", "isReg", "(", ")", ")", "MRI", ".", "clearKillFlags", "(", "Val", "->", "getReg", "(", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "VGPRIndexMode", "::", "DST_ENABLE", ")", ";"], "ground_truth": ["SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";"], "File": "SIISelLowering115", "Func": "emitIndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53806, "Length": 270, "Cover_Rate": 0.3345724907063197} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "reservePrivateMemoryRegs", "(", "getTargetMachine", "(", ")", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "bool", "NeedSP", "=", "!", "Info", "->", "isEntryFunction", "(", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "hasCalls", "(", ")", ";", "if", "(", "NeedSP", ")", "{", "unsigned", "ReservedStackPtrOffsetReg", "=", "TRI", "->", "reservedStackPtrOffsetReg", "(", "MF", ")", ";", "Info", "->", "setStackPtrOffsetReg", "(", "ReservedStackPtrOffsetReg", ")", ";", "assert", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "}"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";"], "File": "SIISelLowering115", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53808, "Length": 191, "Cover_Rate": 0.7827868852459017} {"Template_token": ["", "unsigned", "ReservedStackPtrOffsetReg", "=", "TRI", "->", "reservedStackPtrOffsetReg", "(", "MF", ")", ";", "Info", "->", "setStackPtrOffsetReg", "(", "ReservedStackPtrOffsetReg", ")", ";", "assert", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "}", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";"], "File": "SIISelLowering115", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53809, "Length": 93, "Cover_Rate": 0.38114754098360654} {"Template_token": ["", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N0", "->", "getFlags", "(", ")", ".", "hasUnsafeAlgebra", "(", ")", "&&", "N1", "->", "getFlags", "(", ")", ".", "hasUnsafeAlgebra", "(", ")", ")", ")", "&&", "isFMAFasterThanFMulAndFAdd", "(", "VT", ")", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering115", "Func": "getFusedOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53810, "Length": 61, "Cover_Rate": 0.4485294117647059} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getImplicitArgPtr", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ")", "const", "{", "auto", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["uint64_t", "Offset", "=", "getImplicitParameterOffset", "(", "MFI", ",", "FIRST_IMPLICIT", ")", ";"], "File": "SIISelLowering115", "Func": "getImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53812, "Length": 42, "Cover_Rate": 0.711864406779661} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getImplicitArgPtr", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ")", "const", "{", "auto", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["uint64_t", "Offset", "=", "getImplicitParameterOffset", "(", "MFI", ",", "FIRST_IMPLICIT", ")", ";"], "File": "SIISelLowering115", "Func": "getImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53813, "Length": 42, "Cover_Rate": 0.711864406779661} {"Template_token": ["", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getImagePSV", "(", "*", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getImagePSV", "(", "*", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";"], "ground_truth": ["Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOVolatile", ";"], "File": "SIISelLowering115", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53814, "Length": 459, "Cover_Rate": 0.33849557522123896} {"Template_token": ["", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", "{", "if", "(", "AM", ".", "BaseOffs", "%", "", "!=", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Ty", ")", "<", "", ")", "return", "isLegalGlobalAddressingMode", "(", "AM", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";"], "File": "SIISelLowering115", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53816, "Length": 170, "Cover_Rate": 0.5059523809523809} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "TmpExec", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveExec", ")", ".", "addReg", "(", "", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "I", ",", "MBB", ".", "end", "(", ")", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopBB", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "auto", "InsPt", "=", "emitLoadM0FromVGPRLoop", "(", "TII", ",", "MRI", ",", "MBB", ",", "*", "LoopBB", ",", "DL", ",", "*", "Idx", ",", "InitResultReg", ",", "DstReg", ",", "PhiReg", ",", "TmpExec", ",", "Offset", ",", "UseGPRIdxMode", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "RemainderBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "RemainderBB", ",", "First", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "ground_truth": ["return", "InsPt", ";"], "File": "SIISelLowering115", "Func": "loadM0FromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53817, "Length": 229, "Cover_Rate": 0.6505681818181818} {"Template_token": ["", "const", "SDNodeFlags", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", "||", "Flags", ".", "hasUnsafeAlgebra", "(", ")", "||", "Flags", ".", "hasAllowReciprocal", "(", ")", ";", "if", "(", "!", "Unsafe", "&&", "VT", "==", "", "&&", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "Unsafe", "||", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{"], "ground_truth": ["SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";"], "File": "SIISelLowering115", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53818, "Length": 165, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "SDNodeFlags", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", "||", "Flags", ".", "hasUnsafeAlgebra", "(", ")", "||", "Flags", ".", "hasAllowReciprocal", "(", ")", ";", "if", "(", "!", "Unsafe", "&&", "VT", "==", "", "&&", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "Unsafe", "||", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "FNegRHS", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering115", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53819, "Length": 215, "Cover_Rate": 0.7239057239057239} {"Template_token": ["", "SDLoc", "DL", "(", "GSD", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "", ",", "PtrVT", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "unsigned", "Align", "=", "DataLayout", ".", "getABITypeAlignment", "(", "PtrTy", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOTAddr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering115", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53821, "Length": 184, "Cover_Rate": 0.6715328467153284} {"Template_token": ["", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "unsigned", "Align", "=", "DataLayout", ".", "getABITypeAlignment", "(", "PtrTy", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOTAddr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering115", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53822, "Length": 94, "Cover_Rate": 0.34306569343065696} {"Template_token": ["", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", "->", "getRegister", "(", ")", ")", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering115", "Func": "lowerKernArgParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53825, "Length": 51, "Cover_Rate": 0.31097560975609756} {"Template_token": ["", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AMDGPUA", ".", "PRIVATE_ADDRESS", ":", "AMDGPUA", ".", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", "{", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "isMemOpUniform", "(", "Load", ")", "&&", "!", "Load", "->", "isVolatile", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":"], "ground_truth": ["if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering115", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53826, "Length": 342, "Cover_Rate": 0.5606557377049181} {"Template_token": ["", "NewOut", ".", "VT", "=", "VT", ";", "unsigned", "NumElements", "=", "Out", ".", "ArgVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "{", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OutVals", "[", "i", "]", ",", "DAG", ".", "getConstant", "(", "j", ",", "DL", ",", "", ")", ")", ";", "SplitVals", ".", "push_back", "(", "Elem", ")", ";", "Splits", ".", "push_back", "(", "NewOut", ")", ";", "NewOut", ".", "PartOffset", "+=", "NewOut", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "{", "SplitVals", ".", "push_back", "(", "OutVals", "[", "i", "]", ")", ";", "Splits", ".", "push_back", "(", "Out", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Splits", ",", "CCAssignFnForReturn", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "SDValue", "ReturnAddrReg", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "", ")", ";", "SDValue", "PhysReturnAddrReg", "=", "DAG", ".", "getRegister", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "PhysReturnAddrReg", ",", "ReturnAddrReg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "PhysReturnAddrReg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "SplitVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";"], "ground_truth": ["break", ";"], "File": "SIISelLowering115", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53827, "Length": 416, "Cover_Rate": 0.44349680170575695} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerTRAP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "unsigned", "TrapID", "=", "Op", ".", "getOpcode", "(", ")", "==", "", "?", "Subtarget", "::", "TrapIDLLVMDebugTrap", ":", "Subtarget", "::", "TrapIDLLVMTrap", ";", "if", "(", "Subtarget", "->", "getTrapHandlerAbi", "(", ")", "==", "Subtarget", "::", "TrapHandlerAbiHsa", "&&", "Subtarget", "->", "isTrapHandlerEnabled", "(", ")", ")", "{", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "ToReg", ",", "DAG", ".", "getTargetConstant", "(", "TrapID", ",", "SL", ",", "", ")", ",", "SGPR01", ",", "ToReg", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Ops", ")", ";", "}", "switch", "(", "TrapID", ")", "{", "case", "Subtarget", "::", "TrapIDLLVMTrap", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Chain", ")", ";"], "File": "SIISelLowering115", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53828, "Length": 222, "Cover_Rate": 0.7231270358306189} {"Template_token": ["", "void", "TargetLowering", "::", "passSpecialInputs", "(", "CallLoweringInfo", "&", "CLI", ",", "const", "MachineFunctionInfo", "&", "Info", ",", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">>", "&", "RegsToPass", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "MemOpChains", ",", "SDValue", "Chain", ",", "SDValue", "StackPtr", ")", "const", "{", "if", "(", "!", "CLI", ".", "CS", ")", "return", ";", "const", "Function", "*", "CalleeFunc", "=", "CLI", ".", "CS", ".", "getCalledFunction", "(", ")", ";", "assert", "(", "CalleeFunc", ")", ";", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "const", "SDLoc", "&", "DL", "=", "CLI", ".", "DL", ";", "const", "Subtarget", "*", "ST", "=", "getSubtarget", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "auto", "&", "ArgUsageInfo", "=", "DAG", ".", "getPass", "(", ")", "->", "getAnalysis", "<", "ArgumentUsageInfo", ">", "(", ")", ";", "const", "FunctionArgInfo", "&", "CalleeArgInfo", "=", "ArgUsageInfo", ".", "lookupFuncArgInfo", "(", "*", "CalleeFunc", ")", ";", "const", "FunctionArgInfo", "&", "CallerArgInfo", "=", "Info", ".", "getArgInfo", "(", ")", ";", "", "InputRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "for", "(", "auto", "InputID", ":", "InputRegs", ")", "{", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", ".", "getPreloadedValue", "(", "InputID", ")", ";", "if", "(", "!", "OutgoingArg", ")", "continue", ";", "const", "ArgDescriptor", "*", "IncomingArg", ";", "const", "TargetRegisterClass", "*", "IncomingArgRC", ";", "std", "::", "tie", "(", "IncomingArg", ",", "IncomingArgRC", ")", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "InputID", ")", ";", "assert", "(", "IncomingArgRC", "==", "ArgRC", ")", ";", "EVT", "ArgVT", "=", "TRI", "->", "getSpillSize", "(", "*", "ArgRC", ")", "==", "", "?", "", ":", "", ";", "SDValue", "InputReg", ";", "if", "(", "IncomingArg", ")", "{", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "ArgVT", ",", "DL", ",", "*", "IncomingArg", ")", ";", "}", "else", "{", "assert", "(", "InputID", "==", "", ")", ";", "InputReg", "=", "getImplicitArgPtr", "(", "DAG", ",", "DL", ")", ";", "}", "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "RegsToPass", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "}", "else", "{"], "ground_truth": ["SDValue", "ArgStore", "=", "storeStackInputValue", "(", "DAG", ",", "DL", ",", "Chain", ",", "StackPtr", ",", "InputReg", ",", "OutgoingArg", "->", "getStackOffset", "(", ")", ")", ";"], "File": "SIISelLowering115", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53829, "Length": 358, "Cover_Rate": 0.8994974874371859} {"Template_token": ["", "if", "(", "numBitsUnsigned", "(", "MulLHS", ",", "DAG", ")", "<=", "", "&&", "numBitsUnsigned", "(", "MulRHS", ",", "DAG", ")", "<=", "", ")", "{", "MulLHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "MulLHS", ",", "SL", ",", "", ")", ";", "MulRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "MulRHS", ",", "SL", ",", "", ")", ";", "AddRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "AddRHS", ",", "SL", ",", "", ")", ";", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "false", ")", ";", "}", "if", "(", "numBitsSigned", "(", "MulLHS", ",", "DAG", ")", "<", "", "&&", "numBitsSigned", "(", "MulRHS", ",", "DAG", ")", "<", "", ")", "{", "MulLHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "MulLHS", ",", "SL", ",", "", ")", ";", "MulRHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "MulRHS", ",", "SL", ",", "", ")", ";", "AddRHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "AddRHS", ",", "SL", ",", "", ")", ";", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "true", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "Opc", "=", "RHS", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering115", "Func": "performAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53830, "Length": 234, "Cover_Rate": 0.3842364532019704} {"Template_token": ["", "if", "(", "(", "Offset", "&", "(", "Bits", "-", "", ")", ")", "==", "", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BFE", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Bits", ",", "SL", ",", "", ")", ")", ";", "EVT", "NarrowVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "Bits", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "BFE", ",", "DAG", ".", "getValueType", "(", "NarrowVT", ")", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "LHS", ")", ",", "VT", ",", "Ext", ",", "DAG", ".", "getConstant", "(", "NB", ",", "SDLoc", "(", "CRHS", ")", ",", "", ")", ")", ";", "return", "Shl", ";", "}", "}", "}", "}", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "", "LCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "", "RCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "X", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "Y", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "Y", ".", "getOpcode", "(", ")", "!=", "", "||", "Y", ".", "getOperand", "(", "", ")", "!=", "X", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LCC", "==", "", ")", "{", "if", "(", "X", "!=", "LHS", ".", "getOperand", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RCC", "==", "", ")", "{", "const", "ConstantFPSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1", "||", "!", "C1", "->", "isInfinity", "(", ")", "||", "C1", "->", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "uint32_t", "Mask", "=", "", "|", "", "|", "", "|", "", "|", "", "|", "", ";", "static_assert", "(", "(", "(", "~", "(", "", "|", "", "|", "", "|", "", ")", ")", "&", "", ")", "==", "Mask", ",", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "X", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "if", "(", "VT", "==", "", "&&", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", "||", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "!=", "", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["if", "(", "isBoolSGPR", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ")", "return", "DAG", ".", "getSelect", "(", "SDLoc", "(", "N", ")", ",", "", ",", "RHS", ".", "getOperand", "(", "", ")", ",", "LHS", ",", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ")", ";"], "File": "SIISelLowering115", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53831, "Length": 484, "Cover_Rate": 0.6095717884130982} {"Template_token": ["", "SDValue", "Vec", "=", "N", "->", "getOperand", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "", "&&", "allUsesHaveSourceMods", "(", "N", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";"], "ground_truth": ["EVT", "EltVT", "=", "N", "->", "getValueType", "(", "", ")", ";"], "File": "SIISelLowering115", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53832, "Length": 50, "Cover_Rate": 0.4} {"Template_token": ["", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Elt", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering115", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53833, "Length": 53, "Cover_Rate": 0.424} {"Template_token": ["", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op1", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "}", "}", "if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "Med3", ";", "}", "if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "Med3", ";", "}", "if", "(", "(", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "||", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasVOP3PInsts", "(", ")", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Res", "=", "performFPMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ")", ")", "return", "Res", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering115", "Func": "performMinMaxCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53834, "Length": 298, "Cover_Rate": 0.6711711711711712} {"Template_token": ["", "}", "if", "(", "CRHS", "&&", "VT", "==", "", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "isBoolSGPR", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "(", "CRHS", "->", "isAllOnesValue", "(", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "||", "(", "CRHS", "->", "isNullValue", "(", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "-", "", ",", "SL", ",", "", ")", ")", ";", "if", "(", "(", "CRHS", "->", "isAllOnesValue", "(", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "||", "(", "CRHS", "->", "isNullValue", "(", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", ")", "return", "LHS", ".", "getOperand", "(", "", ")", ";", "}", "if", "(", "VT", "!=", "", "&&", "VT", "!=", "", "&&", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "VT", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC", "==", "", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "ConstantFPSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ")", ";", "if", "(", "!", "CRHS", ")", "return", "SDValue", "(", ")", ";", "const", "APFloat", "&", "APF", "=", "CRHS", "->", "getValueAPF", "(", ")", ";", "if", "(", "APF", ".", "isInfinity", "(", ")", "&&", "!", "APF", ".", "isNegative", "(", ")", ")", "{", "unsigned", "Mask", "=", "", "|", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "SL", ",", "", ")", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering115", "Func": "performSetCCCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53835, "Length": 297, "Cover_Rate": 0.61875} {"Template_token": ["", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cvt", ")", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "", ":", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "EVT", "SelectVT", "=", "NewVT", ";", "if", "(", "NewVT", ".", "bitsLT", "(", "", ")", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "RHS", ")", ";", "SelectVT", "=", "", ";", "}", "SDValue", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SelectVT", ",", "N", "->", "getOperand", "(", "", ")", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "NewVT", "!=", "SelectVT", ")", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "NewSelect", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewSelect", ")", ")", ";"], "File": "SIISelLowering115", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53836, "Length": 234, "Cover_Rate": 0.4027538726333907} {"Template_token": ["", "Chains", ".", "push_back", "(", "Arg", ".", "getValue", "(", "", ")", ")", ";", "auto", "*", "ParamTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "FType", "->", "getParamType", "(", "Ins", "[", "i", "]", ".", "getOrigArgIndex", "(", ")", ")", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", "&&", "ParamTy", "&&", "ParamTy", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Arg", ".", "getValueType", "(", ")", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "}", "InVals", ".", "push_back", "(", "Arg", ")", ";", "Info", "->", "ABIArgOffset", "=", "Offset", "+", "MemVT", ".", "getStoreSize", "(", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "unsigned", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Reg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "", ",", "&", "", ")", ";", "Reg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "SDValue", "Copy", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Copy", ")", ";", "continue", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "VT", ")", ";", "Reg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "if", "(", "Arg", ".", "VT", ".", "isVector", "(", ")", ")", "{", "Type", "*", "ParamType", "=", "FType", "->", "getParamType", "(", "Arg", ".", "getOrigArgIndex", "(", ")", ")", ";", "unsigned", "NumElements", "=", "ParamType", "->", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Regs", ";", "Regs", ".", "push_back", "(", "Val", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "{", "Reg", "=", "ArgLocs", "[", "ArgIdx", "++", "]", ".", "getLocReg", "(", ")", ";", "Reg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "SDValue", "Copy", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "Regs", ".", "push_back", "(", "Copy", ")", ";", "}", "NumElements", "=", "Arg", ".", "VT", ".", "getVectorNumElements", "(", ")", "-", "NumElements", ";", "Regs", ".", "append", "(", "NumElements", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Arg", ".", "VT", ",", "Regs", ")", ")", ";", "continue", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "!=", "ShaderType", "::", "COMPUTE", ")", "{", "unsigned", "ScratchIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArrayRef", "<", "MCPhysReg", ">", "(", "", ".", "begin", "(", ")", ",", "", ".", "getNumRegs", "(", ")", ")", ")", ";", "Info", "->", "ScratchOffsetReg", "=", "", ".", "getRegister", "(", "ScratchIdx", ")", ";", "}"], "ground_truth": ["if", "(", "Chains", ".", "empty", "(", ")", ")", "return", "Chain", ";"], "File": "SIISelLowering116", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53838, "Length": 461, "Cover_Rate": 0.34505988023952094} {"Template_token": ["", "MachineOperand", "&", "CPol", "=", "MI", ".", "getOperand", "(", "CPolIdx", ")", ";", "CPol", ".", "setImm", "(", "CPol", ".", "getImm", "(", ")", "&", "~", "", "::", "GLC", ")", ";", "}", "MI", ".", "RemoveOperand", "(", "", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "return", ";", "}", "if", "(", "(", "Node", "->", "hasNUsesOfValue", "(", "", ",", "", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "isMachineOpcode", "(", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "!", "Node", "->", "use_begin", "(", ")", "->", "hasAnyUseOfValue", "(", "", ")", ")", ")", "{", "Register", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Def", ")", ";", "}", "return", ";", "}", "if", "(", "TII", "->", "isMIMG", "(", "MI", ")", "&&", "!", "MI", ".", "mayStore", "(", ")", ")", "AddIMGInit", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering118", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53839, "Length": 184, "Cover_Rate": 0.3452157598499062} {"Template_token": ["", "void", "TargetLowering", "::", "allocateSpecialInputSGPRs", "(", "CCState", "&", "CCInfo", ",", "MachineFunction", "&", "MF", ",", "const", "RegisterInfo", "&", "TRI", ",", "MachineFunctionInfo", "&", "Info", ")", "const", "{", "auto", "&", "ArgInfo", "=", "Info", ".", "getArgInfo", "(", ")", ";", "if", "(", "Info", ".", "hasDispatchPtr", "(", ")", ")", "allocateSGPR64Input", "(", "CCInfo", ",", "ArgInfo", ".", "DispatchPtr", ")", ";", "if", "(", "Info", ".", "hasQueuePtr", "(", ")", ")", "allocateSGPR64Input", "(", "CCInfo", ",", "ArgInfo", ".", "QueuePtr", ")", ";", "if", "(", "Info", ".", "hasImplicitArgPtr", "(", ")", ")", "allocateSGPR64Input", "(", "CCInfo", ",", "ArgInfo", ".", "ImplicitArgPtr", ")", ";", "if", "(", "Info", ".", "hasDispatchID", "(", ")", ")", "allocateSGPR64Input", "(", "CCInfo", ",", "ArgInfo", ".", "DispatchID", ")", ";", "if", "(", "Info", ".", "hasWorkGroupIDX", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDX", ")", ";", "if", "(", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDY", ")", ";"], "ground_truth": ["if", "(", "Info", ".", "hasWorkGroupIDZ", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDZ", ")", ";"], "File": "SIISelLowering118", "Func": "allocateSpecialInputSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53840, "Length": 153, "Cover_Rate": 0.9935064935064936} {"Template_token": ["", "bool", "TargetLowering", "::", "getAddrModeArguments", "(", "IntrinsicInst", "*", "II", ",", "SmallVectorImpl", "<", "Value", "*", ">", "&", "Ops", ",", "Type", "*", "&", "AccessTy", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering118", "Func": "getAddrModeArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53843, "Length": 66, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ApertureReg", ",", "ShiftAmount", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "if", "(", "UserSGPR", "==", "", ")", "{", "return", "DAG", ".", "getUNDEF", "(", "", ")", ";", "}", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "SDValue", "Ptr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "QueuePtr", ",", "TypeSize", "::", "Fixed", "(", "StructOffset", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "QueuePtr", ".", "getValue", "(", "", ")", ",", "Ptr", ",", "PtrInfo", ",", "commonAlignment", "(", "Align", "(", "", ")", ",", "StructOffset", ")", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "SIISelLowering118", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53844, "Length": 161, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", "&&", "ParamTy", "&&", "(", "ParamTy", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "||", "ParamTy", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", ")", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "Arg", ".", "getValueType", "(", ")", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "}", "InVals", ".", "push_back", "(", "Arg", ")", ";", "continue", ";", "}", "else", "if", "(", "!", "IsEntryFunc", "&&", "VA", ".", "isMemLoc", "(", ")", ")", "{", "SDValue", "Val", "=", "lowerStackParameter", "(", "DAG", ",", "VA", ",", "DL", ",", "Chain", ",", "Arg", ")", ";", "InVals", ".", "push_back", "(", "Val", ")", ";", "if", "(", "!", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "Chains", ".", "push_back", "(", "Val", ".", "getValue", "(", "", ")", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "Register", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "VT", ")", ";", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "Reg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "if", "(", "Arg", ".", "Flags", ".", "isSRet", "(", ")", ")", "{", "unsigned", "NumBits", "=", "", "-", "getSubtarget", "(", ")", "->", "getKnownHighZeroBitsForFrameIndex", "(", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Val", ",", "DAG", ".", "getValueType", "(", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NumBits", ")", ")", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ValVT", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Val", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ValVT", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Val", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ValVT", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ValVT", ",", "Val", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "if", "(", "IsEntryFunc", ")", "{", "allocateSystemSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "Info", ",", "CallConv", ",", "IsGraphics", ")", ";", "}", "else", "{", "CCInfo", ".", "AllocateReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "IsGraphics", ")", "allocateSpecialInputSGPRs", "(", "CCInfo", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";"], "File": "SIISelLowering118", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53848, "Length": 480, "Cover_Rate": 0.3137254901960784} {"Template_token": ["", "default", ":", "return", "TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "SDValue", "Result", "=", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "(", "!", "Result", ".", "getNode", "(", ")", "||", "Result", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "", ")", "&&", "", ")", ";", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerDEBUGTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "splitUnaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "lowerFMINNUM_FMAXNUM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "splitTernaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering118", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53849, "Length": 377, "Cover_Rate": 0.6241721854304636} {"Template_token": ["", "default", ":", "return", "TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "SDValue", "Result", "=", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "(", "!", "Result", ".", "getNode", "(", ")", "||", "Result", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "", ")", "&&", "", ")", ";", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerDEBUGTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering118", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53850, "Length": 315, "Cover_Rate": 0.5215231788079471} {"Template_token": ["", "return", "TargetLowering", "::", "LowerReturn", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Outs", ",", "OutVals", ",", "DL", ",", "DAG", ")", ";", "}", "bool", "IsShader", "=", "", "(", "CallConv", ")", ";", "Info", "->", "setIfReturnsVoid", "(", "Outs", ".", "empty", "(", ")", ")", ";", "bool", "IsWaveEnd", "=", "Info", "->", "returnsVoid", "(", ")", "&&", "IsShader", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "SmallVector", "<", "", ",", "", ">", "Splits", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForReturn", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "SDValue", "ReturnAddrReg", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "", ")", ";", "SDValue", "ReturnAddrVirtualReg", "=", "DAG", ".", "getRegister", "(", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "CallConv", "!=", "CallingConv", "::", "_Gfx", "?", "&", "", ":", "&", "", ")", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "ReturnAddrVirtualReg", ",", "ReturnAddrReg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "ReturnAddrVirtualReg", ")", ";", "}", "for", "(", "unsigned", "I", "=", "", ",", "RealRVLocIdx", "=", "", ",", "E", "=", "RVLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "RealRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "I", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "RealRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":"], "ground_truth": ["Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";"], "File": "SIISelLowering118", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53851, "Length": 354, "Cover_Rate": 0.4567741935483871} {"Template_token": ["", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(", ")", ")", ";", "uint64_t", "TrapID", "=", "static_cast", "<", "uint64_t", ">", "(", "GCNSubtarget", "::", "TrapID", "::", "LLVMAMDHSATrap", ")", ";", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["ToReg", ",", "DAG", ".", "getTargetConstant", "(", "TrapID", ",", "SL", ",", "", ")", ",", "SGPR01", ",", "ToReg", ".", "getValue", "(", "", ")", "}", ";"], "File": "SIISelLowering118", "Func": "lowerTrapHsaQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53853, "Length": 64, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "if", "(", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "&&", "Subtarget", "->", "hasAtomicFaddInsts", "(", ")", ")", "{", "if", "(", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "!=", "", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "if", "(", "Subtarget", "->", "hasGFX90AInsts", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "auto", "SD", "=", "RMW", "->", "getSyncScopeID", "(", ")", ";", "if", "(", "SD", "==", "SyncScope", "::", "System", "||", "SD", "==", "RMW", "->", "getContext", "(", ")", ".", "getOrInsertSyncScopeID", "(", "", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ";", "}", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "RMW", "->", "use_empty", "(", ")", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "Subtarget", "->", "hasLDSFPAtomicAdd", "(", ")", ")", "{", "if", "(", "!", "Ty", "->", "isDoubleTy", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "fpModeMatchesGlobalFPAtomicMode", "(", "RMW", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "return", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "return", "AtomicExpansionKind", "::", "CmpXChg", ";"], "ground_truth": ["}"], "File": "SIISelLowering118", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53854, "Length": 228, "Cover_Rate": 0.5} {"Template_token": ["", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";", "if", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getScratchRSrcReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getFrameOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", "!=", "", ")", "{", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering119", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53855, "Length": 115, "Cover_Rate": 0.5324074074074074} {"Template_token": ["", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";", "if", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Info", "->", "getScratchRSrcReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";"], "File": "SIISelLowering119", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53856, "Length": 67, "Cover_Rate": 0.3101851851851852} {"Template_token": ["", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "useDS128", "(", ")", "&&", "Load", "->", "getAlignment", "(", ")", ">=", "", "&&", "MemVT", ".", "getStoreSize", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", "&&", "NumElements", "==", "", "&&", "MemVT", ".", "getStoreSize", "(", ")", "==", "", "&&", "Load", "->", "getAlignment", "(", ")", "<", "", ")", "{", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering119", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53863, "Length": 309, "Cover_Rate": 0.3130699088145897} {"Template_token": ["", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "*", "Load", "->", "getMemOperand", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "unsigned", "Alignment", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "Alignment", "<", "MemVT", ".", "getStoreSize", "(", ")", "&&", "MemVT", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "!", "Op", "->", "isDivergent", "(", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "!", "Op", "->", "isDivergent", "(", ")", "&&", "!", "Load", "->", "isVolatile", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering119", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53864, "Length": 345, "Cover_Rate": 0.3495440729483283} {"Template_token": ["", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "I", ":", "{", "", "(", "Opc", ",", "", "::", "src0", ")", ",", "", "(", "Opc", ",", "", "::", "src1", ")", "}", ")", "{", "if", "(", "I", "==", "-", "", ")", "break", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "(", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "", "&&", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", "||", "!", "TRI", "->", "isAGPR", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "Src", "=", "MRI", ".", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Src", "||", "!", "Src", "->", "isCopy", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ";", "auto", "*", "NewRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "RC", ")", ";", "MRI", ".", "setRegClass", "(", "Op", ".", "getReg", "(", ")", ",", "NewRC", ")", ";", "}", "}", "return", ";", "}", "int", "NoRetAtomicOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "", ")", "{", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";"], "ground_truth": ["return", ";"], "File": "SIISelLowering11", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53865, "Length": 266, "Cover_Rate": 0.5507246376811594} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "TII", "->", "isVOP3", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "TII", "->", "legalizeOperandsVOP3", "(", "MRI", ",", "MI", ")", ";", "if", "(", "const", "MCOperandInfo", "*", "OpInfo", "=", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "I", ":", "{", "", "(", "Opc", ",", "", "::", "src0", ")", ",", "", "(", "Opc", ",", "", "::", "src1", ")", "}", ")", "{", "if", "(", "I", "==", "-", "", ")", "break", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "(", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "", "&&", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", "||", "!", "TRI", "->", "isAGPR", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "Src", "=", "MRI", ".", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Src", "||", "!", "Src", "->", "isCopy", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "SIISelLowering11", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53866, "Length": 225, "Cover_Rate": 0.4658385093167702} {"Template_token": ["", "}", "if", "(", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDY", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupIDZ", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDZ", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupInfo", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasPrivateSegmentWaveByteOffset", "(", ")", ")", "{", "unsigned", "PrivateSegmentWaveByteOffsetReg", ";", "if", "(", "IsShader", ")", "{", "PrivateSegmentWaveByteOffsetReg", "=", "Info", ".", "getPrivateSegmentWaveByteOffsetSystemSGPR", "(", ")", ";"], "ground_truth": ["if", "(", "PrivateSegmentWaveByteOffsetReg", "==", "", ")", "{"], "File": "SIISelLowering11", "Func": "allocateSystemSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53867, "Length": 141, "Cover_Rate": 0.5444015444015444} {"Template_token": ["", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDX", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDY", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupIDZ", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupIDZ", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkGroupInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "Info", ".", "addWorkGroupInfo", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "}", "if", "(", "Info", ".", "hasPrivateSegmentWaveByteOffset", "(", ")", ")", "{", "unsigned", "PrivateSegmentWaveByteOffsetReg", ";"], "ground_truth": ["if", "(", "IsShader", ")", "{"], "File": "SIISelLowering11", "Func": "allocateSystemSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53868, "Length": 152, "Cover_Rate": 0.5868725868725869} {"Template_token": ["", "return", "ArgDescriptor", "::", "createStack", "(", "Offset", ",", "Mask", ")", ";", "}", "unsigned", "Reg", "=", "ArgVGPRs", "[", "RegIdx", "]", ";", "Reg", "=", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "assert", "(", "Reg", "!=", "", ")", ";", "MachineFunction", "&", "MF", "=", "CCInfo", ".", "getMachineFunction", "(", ")", ";", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "", ")", ";"], "ground_truth": ["return", "ArgDescriptor", "::", "createRegister", "(", "Reg", ",", "Mask", ")", ";"], "File": "SIISelLowering11", "Func": "allocateVGPR32Input", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53869, "Length": 65, "Cover_Rate": 0.4012345679012346} {"Template_token": ["", "unsigned", "LoFlags", "=", "GAFlags", ";", "if", "(", "LoFlags", "==", "InstrInfo", "::", "MO_NONE", ")", "LoFlags", "=", "InstrInfo", "::", "MO_REL32", ";", "SDValue", "PtrLo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "LoFlags", ")", ";", "SDValue", "PtrHi", ";", "if", "(", "GAFlags", "==", "InstrInfo", "::", "MO_NONE", ")", "{", "PtrHi", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["PtrHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "GAFlags", "+", "", ")", ";"], "File": "SIISelLowering11", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53870, "Length": 88, "Cover_Rate": 0.6027397260273972} {"Template_token": ["", "if", "(", "LoFlags", "==", "InstrInfo", "::", "MO_NONE", ")", "LoFlags", "=", "InstrInfo", "::", "MO_REL32", ";", "SDValue", "PtrLo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "LoFlags", ")", ";", "SDValue", "PtrHi", ";", "if", "(", "GAFlags", "==", "InstrInfo", "::", "MO_NONE", ")", "{", "PtrHi", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering11", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53871, "Length": 62, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "const", "unsigned", "EncodedReg", "=", "", "::", "encodeHwreg", "(", "", "::", "ID_TRAPSTS", ",", "", "::", "OFFSET_MEM_VIOL", ",", "", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "LoopBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "EncodedReg", ")", ";", "if", "(", "Src", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Src", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Data0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "std", "::", "next", "(", "Prev", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Data0", ")", ".", "add", "(", "*", "Src", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "LoopBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Src", "->", "getReg", "(", ")", ")", ".", "addReg", "(", "Data0", ")", ";", "MRI", ".", "setSimpleHint", "(", "Data0", ",", "Src", "->", "getReg", "(", ")", ")", ";", "}", "bundleInstWithWaitcnt", "(", "MI", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "EncodedReg", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "LoopBB", ")", ";"], "ground_truth": ["return", "RemainderBB", ";"], "File": "SIISelLowering11", "Func": "emitGWSMemViolTestLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53872, "Length": 249, "Cover_Rate": 0.6272040302267002} {"Template_token": ["", "const", "TargetRegisterClass", "*", "BoolRC", "=", "TRI", "->", "getBoolRC", "(", ")", ";", "unsigned", "PhiExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolRC", ")", ";", "unsigned", "NewExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolRC", ")", ";", "unsigned", "CurrentIdxReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "CondReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolRC", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiReg", ")", ".", "addReg", "(", "InitReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "ResultReg", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiExec", ")", ".", "addReg", "(", "InitSaveExecReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "NewExec", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "IdxReg", ".", "isUndef", "(", ")", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CondReg", ")", ".", "addReg", "(", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "", ",", "IdxReg", ".", "getSubReg", "(", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "NewExec", ")", ".", "addReg", "(", "CondReg", ",", "RegState", "::", "Kill", ")", ";", "MRI", ".", "setSimpleHint", "(", "NewExec", ",", "CondReg", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "unsigned", "IdxReg", ";", "if", "(", "Offset", "==", "", ")", "{", "IdxReg", "=", "CurrentIdxReg", ";", "}", "else", "{", "IdxReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "IdxReg", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering11", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53874, "Length": 321, "Cover_Rate": 0.47555555555555556} {"Template_token": ["", "}", "if", "(", "!", "Subtarget", "->", "hasFlatScrRegister", "(", ")", "&&", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "regsOverlap", "(", "Reg", ",", "", ")", ")", "{", "report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+", "", ")", ")", ";", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "Reg", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "Reg", ";", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering11", "Func": "getRegisterByName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53875, "Length": 103, "Cover_Rate": 0.39615384615384613} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "TmpExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "MovExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "TmpExec", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "Exec", ")", ";", "MachineBasicBlock", "*", "LoopBB", ";"], "ground_truth": ["MachineBasicBlock", "*", "RemainderBB", ";"], "File": "SIISelLowering11", "Func": "loadM0FromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53876, "Length": 143, "Cover_Rate": 0.41812865497076024} {"Template_token": ["", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "!", "Op", "->", "isDivergent", "(", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "!", "Op", "->", "isDivergent", "(", ")", "&&", "!", "Load", "->", "isVolatile", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering11", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53883, "Length": 386, "Cover_Rate": 0.38872104733131924} {"Template_token": ["", "DAG", ".", "getEntryNode", "(", ")", ",", "Rsrc", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "{", "}", ",", "{", "}", ",", "{", "}", ",", "DAG", ".", "getConstant", "(", "CachePolicy", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "}", ";", "setBufferOffsets", "(", "Offset", ",", "DAG", ",", "&", "Ops", "[", "", "]", ",", "NumLoads", ">", "", "?", "", "*", "NumLoads", ":", "", ")", ";", "uint64_t", "InstOffset", "=", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "", "]", ")", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "Ops", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "InstOffset", "+", "", "*", "i", ",", "DL", ",", "", ")", ";", "Loads", ".", "push_back", "(", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "VTList", ",", "Ops", ",", "LoadVT", ",", "MMO", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering11", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53885, "Length": 151, "Cover_Rate": 0.3282608695652174} {"Template_token": ["", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "Store", "->", "getAlignment", "(", ")", "<", "VT", ".", "getStoreSize", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", "||", "NumElements", "==", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering11", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53886, "Length": 307, "Cover_Rate": 0.5770676691729323} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasStackObjects", "=", "MFI", ".", "hasStackObjects", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "HasStackObjects", ")", "Info", ".", "setHasNonSpillStackObjects", "(", "true", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "HasStackObjects", "=", "true", ";", "bool", "RequiresStackAccess", "=", "HasStackObjects", "||", "MFI", ".", "hasCalls", "(", ")", ";", "if", "(", "RequiresStackAccess", "&&", "ST", ".", "isAmdHsaOrMesa", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "unsigned", "PrivateSegmentBufferReg", "=", "Info", ".", "getPreloadedReg", "(", "", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "}", "if", "(", "ST", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "", ")", ")", "{", "Info", ".", "setStackPtrOffsetReg", "(", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering11", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53887, "Length": 170, "Cover_Rate": 0.39443155452436196} {"Template_token": ["", "return", ";", "}", "int", "NoRetAtomicOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "", ")", "{", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "return", ";", "}", "if", "(", "(", "Node", "->", "hasNUsesOfValue", "(", "", ",", "", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "isMachineOpcode", "(", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "!", "Node", "->", "use_begin", "(", ")", "->", "hasAnyUseOfValue", "(", "", ")", ")", ")", "{", "Register", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Def", ")", ";"], "File": "SIISelLowering120", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53888, "Length": 164, "Cover_Rate": 0.34024896265560167} {"Template_token": ["", "if", "(", "Info", ".", "hasDispatchPtr", "(", ")", ")", "ArgInfo", ".", "DispatchPtr", "=", "allocateSGPR64Input", "(", "CCInfo", ")", ";", "if", "(", "Info", ".", "hasQueuePtr", "(", ")", ")", "ArgInfo", ".", "QueuePtr", "=", "allocateSGPR64Input", "(", "CCInfo", ")", ";", "if", "(", "Info", ".", "hasImplicitArgPtr", "(", ")", ")", "ArgInfo", ".", "ImplicitArgPtr", "=", "allocateSGPR64Input", "(", "CCInfo", ")", ";", "if", "(", "Info", ".", "hasDispatchID", "(", ")", ")", "ArgInfo", ".", "DispatchID", "=", "allocateSGPR64Input", "(", "CCInfo", ")", ";", "if", "(", "Info", ".", "hasWorkGroupIDX", "(", ")", ")", "ArgInfo", ".", "WorkGroupIDX", "=", "allocateSGPR32Input", "(", "CCInfo", ")", ";"], "ground_truth": ["if", "(", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "ArgInfo", ".", "WorkGroupIDY", "=", "allocateSGPR32Input", "(", "CCInfo", ")", ";"], "File": "SIISelLowering120", "Func": "allocateSpecialInputSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53889, "Length": 102, "Cover_Rate": 0.6623376623376623} {"Template_token": ["", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "VT", "==", "", "||", "(", "VT", "!=", "", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "", "&&", "VT", ".", "getStoreSize", "(", ")", ">", "", ")", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53890, "Length": 42, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "}", "if", "(", "Size", "==", "", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Size", "==", "", ")", "{", "bool", "Aligned", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "Aligned", ";", "return", "Aligned", ";", "}", "if", "(", "Size", "==", "", ")", "{", "bool", "Aligned", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "Aligned", ";", "return", "Aligned", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", "&&", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53891, "Length": 139, "Cover_Rate": 0.43034055727554177} {"Template_token": ["", "break", ";", "case", "", ":", "knownBitsForWorkitemID", "(", "*", "getSubtarget", "(", ")", ",", "KB", ",", "Known", ",", "", ")", ";", "break", ";", "case", "", ":", "knownBitsForWorkitemID", "(", "*", "getSubtarget", "(", ")", ",", "KB", ",", "Known", ",", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "R", ")", ".", "getSizeInBits", "(", ")", ";", "Known", ".", "Zero", ".", "setHighBits", "(", "Size", "-", "getSubtarget", "(", ")", "->", "getWavefrontSizeLog2", "(", ")", ")", ";", "break", ";", "}", "case", "", ":", "{", "Known", ".", "Zero", ".", "setHighBits", "(", "countLeadingZeros", "(", "getSubtarget", "(", ")", "->", "getLocalMemorySize", "(", ")", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "computeKnownBitsForTargetInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53892, "Length": 106, "Cover_Rate": 0.5047619047619047} {"Template_token": ["", "int", "NumDataDwords", "=", "(", "!", "IsD16", "||", "(", "IsD16", "&&", "Unpacked", ")", ")", "?", "ReqRetNumElts", ":", "(", "ReqRetNumElts", "+", "", ")", "/", "", ";", "int", "MaskPopDwords", "=", "(", "!", "IsD16", "||", "(", "IsD16", "&&", "Unpacked", ")", ")", "?", "DMaskPop", ":", "(", "DMaskPop", "+", "", ")", "/", "", ";", "MVT", "DataDwordVT", "=", "NumDataDwords", "==", "", "?", "", ":", "", "(", "", ",", "NumDataDwords", ")", ";", "MVT", "MaskPopVT", "=", "MaskPopDwords", "==", "", "?", "", ":", "", "(", "", ",", "MaskPopDwords", ")", ";", "SDValue", "Data", "(", "Result", ",", "", ")", ";", "SDValue", "TexFail", ";", "if", "(", "IsTexFail", ")", "{", "SDValue", "ZeroIdx", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "MaskPopVT", ".", "isVector", "(", ")", ")", "{", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MaskPopVT", ",", "SDValue", "(", "Result", ",", "", ")", ",", "ZeroIdx", ")", ";", "}", "else", "{"], "ground_truth": ["Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MaskPopVT", ",", "SDValue", "(", "Result", ",", "", ")", ",", "ZeroIdx", ")", ";"], "File": "SIISelLowering120", "Func": "constructRetValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53893, "Length": 166, "Cover_Rate": 0.32806324110671936} {"Template_token": ["", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcVec", "->", "getReg", "(", ")", ",", "Offset", ")", ";", "const", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", ")", ";", "if", "(", "Idx", "->", "getReg", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Offset", "==", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "Dst", ")", ".", "add", "(", "*", "SrcVec", ")", ".", "add", "(", "*", "Val", ")", ".", "addImm", "(", "SubReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "TII", "->", "getIndirectRegWritePseudo", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "VecRC", ")", ",", "", ",", "false", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "false", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MovRelDesc", ",", "Dst", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ")", ".", "add", "(", "*", "Val", ")", ".", "addImm", "(", "SubReg", ")", ";"], "File": "SIISelLowering120", "Func": "emitIndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53894, "Length": 216, "Cover_Rate": 0.38162544169611307} {"Template_token": ["", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "*", "SrcVec", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "const", "MachineOperand", "*", "Val", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "val", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "MRI", ".", "getRegClass", "(", "SrcVec", "->", "getReg", "(", ")", ")", ";", "assert", "(", "Val", "->", "getReg", "(", ")", ")", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcVec", "->", "getReg", "(", ")", ",", "Offset", ")", ";", "const", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", ")", ";", "if", "(", "Idx", "->", "getReg", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["assert", "(", "Offset", "==", "", ")", ";"], "File": "SIISelLowering120", "Func": "emitIndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53895, "Length": 180, "Cover_Rate": 0.31802120141342755} {"Template_token": ["", "Register", "SrcReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src", ")", "->", "getReg", "(", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcReg", ",", "Offset", ")", ";", "const", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "Register", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "InitReg", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SIISelLowering120", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53896, "Length": 445, "Cover_Rate": 0.8120437956204379} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src", ")", "->", "getReg", "(", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcReg", ",", "Offset", ")", ";", "const", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering120", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53897, "Length": 212, "Cover_Rate": 0.38686131386861317} {"Template_token": ["", "if", "(", "Info", "->", "getScratchRSrcReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getFrameOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "Info", "->", "limitOccupancy", "(", "MF", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", "&&", "!", "MF", ".", "empty", "(", ")", ")", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstNonDebugInstr", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "TII", "->", "fixImplicitOperands", "(", "MI", ")", ";", "}", "}", "}", "TargetLoweringBase", "::", "finalizeLowering", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "VGPRReserveforSGPRSpill", "&&", "!", "Info", "->", "VGPRReservedForSGPRSpill", "&&", "!", "Info", "->", "isEntryFunction", "(", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "hasStackObjects", "(", ")", ")", "Info", "->", "reserveVGPRforSGPRSpills", "(", "MF", ")", ";"], "File": "SIISelLowering120", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53899, "Length": 192, "Cover_Rate": 0.573134328358209} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Value", "*", "Ptr", "=", "II", "->", "getArgOperand", "(", "", ")", ";", "AccessTy", "=", "II", "->", "getType", "(", ")", ";", "Ops", ".", "push_back", "(", "Ptr", ")", ";", "return", "true", ";", "}"], "ground_truth": ["default", ":"], "File": "SIISelLowering120", "Func": "getAddrModeArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53900, "Length": 45, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Value", "*", "Ptr", "=", "II", "->", "getArgOperand", "(", "", ")", ";", "AccessTy", "=", "II", "->", "getType", "(", ")", ";", "Ops", ".", "push_back", "(", "Ptr", ")", ";", "return", "true", ";", "}"], "ground_truth": ["default", ":"], "File": "SIISelLowering120", "Func": "getAddrModeArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53901, "Length": 63, "Cover_Rate": 0.5} {"Template_token": ["", "NumElts", "=", "", ";", "}", "else", "{", "assert", "(", "Elts", ".", "size", "(", ")", "<=", "", ")", ";", "Type", "=", "", ";", "NumElts", "=", "", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "VecElts", "(", "NumElts", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Elts", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Elt", "=", "Elts", "[", "i", "]", ";", "if", "(", "Elt", ".", "getValueType", "(", ")", "!=", "", ")", "Elt", "=", "DAG", ".", "getBitcast", "(", "", ",", "Elt", ")", ";", "VecElts", "[", "i", "]", "=", "Elt", ";", "}", "for", "(", "unsigned", "i", "=", "Elts", ".", "size", "(", ")", ";", "i", "<", "NumElts", ";", "++", "i", ")", "VecElts", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";"], "ground_truth": ["if", "(", "NumElts", "==", "", ")", "return", "VecElts", "[", "", "]", ";"], "File": "SIISelLowering120", "Func": "getBuildDwordsVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53902, "Length": 136, "Cover_Rate": 0.4533333333333333} {"Template_token": ["", "if", "(", "!", "RC", ")", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "break", ";", "}", "break", ";", "}", "if", "(", "RC", "&&", "(", "isTypeLegal", "(", "VT", ")", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", ")", ")", "return", "std", "::", "make_pair", "(", "", ",", "RC", ")", ";", "}", "if", "(", "Constraint", ".", "size", "(", ")", ">", "", ")", "{", "if", "(", "Constraint", "[", "", "]", "==", "'v'", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Constraint", "[", "", "]", "==", "'s'", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Constraint", "[", "", "]", "==", "'a'", ")", "{", "RC", "=", "&", "", ";", "}", "if", "(", "RC", ")", "{", "uint32_t", "Idx", ";"], "ground_truth": ["bool", "Failed", "=", "Constraint", ".", "substr", "(", "", ")", ".", "getAsInteger", "(", "", ",", "Idx", ")", ";"], "File": "SIISelLowering120", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53903, "Length": 147, "Cover_Rate": 0.3356164383561644} {"Template_token": ["", "auto", "Size", "=", "DL", ".", "getTypeSizeInBits", "(", "Ty", ")", ";", "if", "(", "Size", "<=", "", ")", "return", "Cost", ";", "Cost", ".", "first", "=", "(", "Size", "+", "", ")", "/", "", ";", "return", "Cost", ";"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "getTypeLegalizationCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53906, "Length": 35, "Cover_Rate": 0.5} {"Template_token": ["", "EVT", "IntStoreVT", "=", "StoreVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "EVT", "EquivStoreVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElements", ")", ";", "SDValue", "ZExt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EquivStoreVT", ",", "IntVData", ")", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "ZExt", ".", "getNode", "(", ")", ")", ";", "}", "else", "if", "(", "NumElements", "==", "", ")", "{", "EVT", "IntStoreVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreVT", ".", "getStoreSizeInBits", "(", ")", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "EVT", "WidenedStoreVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreVT", ".", "getVectorElementType", "(", ")", ",", "NumElements", "+", "", ")", ";", "EVT", "WidenedIntVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidenedStoreVT", ".", "getStoreSizeInBits", "(", ")", ")", ";"], "ground_truth": ["SDValue", "ZExt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WidenedIntVT", ",", "IntVData", ")", ";"], "File": "SIISelLowering120", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53907, "Length": 180, "Cover_Rate": 0.6474820143884892} {"Template_token": ["", "case", "", ":", "{", "const", "RegisterSDNode", "*", "R", "=", "cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "FLI", "->", "MF", "->", "getRegInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "Register", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", "||", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "return", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "const", "Value", "*", "V", "=", "FLI", "->", "getValueFromVirtualReg", "(", "R", "->", "getReg", "(", ")", ")", ")", "return", "KDA", "->", "isDivergent", "(", "V", ")", ";", "assert", "(", "Reg", "==", "FLI", "->", "DemoteRegister", "||", "isCopyFromRegOfInlineAsm", "(", "N", ")", ")", ";", "return", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "}", "case", "", ":", "{", "const", "LoadSDNode", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "L", "->", "getAddressSpace", "(", ")", ";", "return", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ";"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53908, "Length": 173, "Cover_Rate": 0.6290909090909091} {"Template_token": ["", "const", "SDNodeFlags", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "bool", "AllowInaccurateRcp", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", "||", "Flags", ".", "hasApproximateFuncs", "(", ")", ";", "if", "(", "!", "AllowInaccurateRcp", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "FNegRHS", ")", ";", "}", "}", "SDValue", "Recip", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "LHS", ",", "Recip", ",", "Flags", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53910, "Length": 187, "Cover_Rate": 0.748} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerDEBUGTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "splitUnaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "lowerFMINNUM_FMAXNUM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "splitTernaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering120", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53917, "Length": 240, "Cover_Rate": 0.4225352112676056} {"Template_token": ["", "M", "->", "getMemOperand", "(", ")", "->", "setOffset", "(", "getBufferOffsetForMMO", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ")", ";", "EVT", "MemVT", "=", "VData", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpcode", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "MemVT", ",", "M", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "lowerRawBufferAtomicIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53918, "Length": 63, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerRawBufferAtomicIntrin", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "NewOpcode", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VData", "=", "Op", ".", "getOperand", "(", "", ")", ";", "auto", "Offsets", "=", "splitBufferOffsets", "(", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "VData", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Offsets", ".", "first", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Offsets", ".", "second", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "}", ";", "auto", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "M", "->", "getMemOperand", "(", ")", "->", "setOffset", "(", "getBufferOffsetForMMO", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ")", ";", "EVT", "MemVT", "=", "VData", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpcode", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "MemVT", ",", "M", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "lowerRawBufferAtomicIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53919, "Length": 191, "Cover_Rate": 0.9794871794871794} {"Template_token": ["", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "Store", "->", "getAlignment", "(", ")", "<", "VT", ".", "getStoreSize", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "!", "Subtarget", "->", "hasMultiDwordFlatScratchAddressing", "(", ")", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", "||", "NumElements", "==", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering120", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53920, "Length": 259, "Cover_Rate": 0.4592198581560284} {"Template_token": ["", "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "Store", "->", "getAlignment", "(", ")", "<", "VT", ".", "getStoreSize", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "!", "Subtarget", "->", "hasMultiDwordFlatScratchAddressing", "(", ")", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering120", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53921, "Length": 209, "Cover_Rate": 0.37056737588652483} {"Template_token": ["", "Op", ".", "getOperand", "(", "", ")", ",", "VData", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Offsets", ".", "first", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Offsets", ".", "second", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "}", ";", "auto", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "M", "->", "getMemOperand", "(", ")", "->", "setOffset", "(", "getBufferOffsetForMMO", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", ")", ";", "EVT", "MemVT", "=", "VData", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpcode", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "MemVT", ",", "M", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "lowerStructBufferAtomicIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53922, "Length": 138, "Cover_Rate": 0.711340206185567} {"Template_token": ["", "auto", "Offsets", "=", "splitBufferOffsets", "(", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["Op", ".", "getOperand", "(", "", ")", ",", "VData", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Offsets", ".", "first", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Offsets", ".", "second", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "}", ";"], "File": "SIISelLowering120", "Func": "lowerStructBufferAtomicIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53923, "Length": 79, "Cover_Rate": 0.4072164948453608} {"Template_token": ["", "assert", "(", "UserSGPR", "!=", "", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["ToReg", ",", "DAG", ".", "getTargetConstant", "(", "GCNSubtarget", "::", "TrapIDLLVMTrap", ",", "SL", ",", "", ")", ",", "SGPR01", ",", "ToReg", ".", "getValue", "(", "", ")", "}", ";"], "File": "SIISelLowering120", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53924, "Length": 85, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "if", "(", "(", "(", "I", "+", "", ")", ">=", "EndIdx", ")", "||", "(", "(", "NumGradients", "/", "", ")", "%", "", "==", "", "&&", "(", "I", "==", "DimIdx", "+", "(", "NumGradients", "/", "", ")", "-", "", "||", "I", "==", "DimIdx", "+", "NumGradients", "-", "", ")", ")", ")", "{", "if", "(", "Addr", ".", "getValueType", "(", ")", "!=", "", ")", "Addr", "=", "DAG", ".", "getBitcast", "(", "", ",", "Addr", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Addr", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getBuildVector", "(", "PackVectorVT", ",", "DL", ",", "{", "Addr", ",", "Op", ".", "getOperand", "(", "I", "+", "", ")", "}", ")", ";", "I", "++", ";", "}"], "ground_truth": ["Addr", "=", "DAG", ".", "getBitcast", "(", "", ",", "Addr", ")", ";"], "File": "SIISelLowering120", "Func": "packImageA16AddressToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53925, "Length": 125, "Cover_Rate": 0.6067961165048543} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "DimIdx", ";", "I", "<", "EndIdx", ";", "I", "++", ")", "{", "SDValue", "Addr", "=", "Op", ".", "getOperand", "(", "I", ")", ";", "if", "(", "(", "(", "I", "+", "", ")", ">=", "EndIdx", ")", "||", "(", "(", "NumGradients", "/", "", ")", "%", "", "==", "", "&&", "(", "I", "==", "DimIdx", "+", "(", "NumGradients", "/", "", ")", "-", "", "||", "I", "==", "DimIdx", "+", "NumGradients", "-", "", ")", ")", ")", "{", "if", "(", "Addr", ".", "getValueType", "(", ")", "!=", "", ")", "Addr", "=", "DAG", ".", "getBitcast", "(", "", ",", "Addr", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Addr", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getBuildVector", "(", "PackVectorVT", ",", "DL", ",", "{", "Addr", ",", "Op", ".", "getOperand", "(", "I", "+", "", ")", "}", ")", ";", "I", "++", ";", "}", "Addr", "=", "DAG", ".", "getBitcast", "(", "", ",", "Addr", ")", ";", "PackedAddrs", ".", "push_back", "(", "Addr", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "packImageA16AddressToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53926, "Length": 159, "Cover_Rate": 0.7718446601941747} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Sel", ",", "DL", ",", "", ")", ")", ";", "}", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "if", "(", "VT", "==", "", "&&", "LHS", ".", "hasOneUse", "(", ")", "&&", "RHS", ".", "hasOneUse", "(", ")", "&&", "N", "->", "isDivergent", "(", ")", "&&", "TII", "->", "pseudoToMCOpcode", "(", "", ")", "!=", "-", "", ")", "{", "uint32_t", "LHSMask", "=", "getPermuteMask", "(", "DAG", ",", "LHS", ")", ";", "uint32_t", "RHSMask", "=", "getPermuteMask", "(", "DAG", ",", "RHS", ")", ";", "if", "(", "LHSMask", "!=", "~", "", "&&", "RHSMask", "!=", "~", "", ")", "{", "if", "(", "LHSMask", ">", "RHSMask", ")", "{", "std", "::", "swap", "(", "LHSMask", ",", "RHSMask", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "uint32_t", "LHSUsedLanes", "=", "~", "(", "LHSMask", "&", "", ")", "&", "", ";", "uint32_t", "RHSUsedLanes", "=", "~", "(", "RHSMask", "&", "", ")", "&", "", ";", "if", "(", "!", "(", "LHSUsedLanes", "&", "RHSUsedLanes", ")", "&&", "!", "(", "LHSUsedLanes", "==", "", "&&", "RHSUsedLanes", "==", "", ")", ")", "{", "LHSMask", "&=", "~", "RHSUsedLanes", ";", "RHSMask", "&=", "~", "LHSUsedLanes", ";", "LHSMask", "|=", "LHSUsedLanes", "&", "", ";", "uint32_t", "Sel", "=", "LHSMask", "|", "RHSMask", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "RHS", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Sel", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "if", "(", "VT", "!=", "", "||", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "RHS", ".", "getOpcode", "(", ")", "!=", "", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtSrc", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "ExtSrc", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", "==", "", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "LowLHS", ",", "HiBits", ";", "std", "::", "tie", "(", "LowLHS", ",", "HiBits", ")", "=", "split64BitValue", "(", "LHS", ",", "DAG", ")", ";", "SDValue", "LowOr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LowLHS", ",", "ExtSrc", ")", ";", "DCI", ".", "AddToWorklist", "(", "LowOr", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "HiBits", ".", "getNode", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LowOr", ",", "HiBits", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Vec", ")", ";", "}", "}", "const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "CRHS", ")", "{", "if", "(", "SDValue", "Split", "=", "splitBinaryBitConstantOp", "(", "DCI", ",", "SDLoc", "(", "N", ")", ",", "", ",", "LHS", ",", "CRHS", ")", ")", "return", "Split", ";"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "performOrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53927, "Length": 489, "Cover_Rate": 0.5800711743772242} {"Template_token": ["", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}", "}", "else", "break", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", "=", "{", "Src0", ",", "Src1", ",", "Src2", "}", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "", ",", "N", "=", "Node", "->", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "I", ")", ")", ";"], "File": "SIISelLowering120", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53928, "Length": 178, "Cover_Rate": 0.3763213530655391} {"Template_token": ["", "legalizeTargetIndependentNode", "(", "Node", ",", "DAG", ")", ";", "return", "Node", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "{", "SDValue", "Src0", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ",", "Src0", ".", "getNode", "(", ")", "->", "isDivergent", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}", "}", "else", "break", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", "=", "{", "Src0", ",", "Src1", ",", "Src2", "}", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "Node", "->", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "I", ")", ")", ";", "Ops", ".", "push_back", "(", "ImpDef", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53929, "Length": 347, "Cover_Rate": 0.733615221987315} {"Template_token": ["", "bool", "HasStackObjects", "=", "MFI", ".", "hasStackObjects", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "HasStackObjects", ")", "Info", ".", "setHasNonSpillStackObjects", "(", "true", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "HasStackObjects", "=", "true", ";", "bool", "RequiresStackAccess", "=", "HasStackObjects", "||", "MFI", ".", "hasCalls", "(", ")", ";", "if", "(", "RequiresStackAccess", "&&", "ST", ".", "isAmdHsaOrMesa", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "Register", "PrivateSegmentBufferReg", "=", "Info", ".", "getPreloadedReg", "(", "", ")", ";"], "ground_truth": ["Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";"], "File": "SIISelLowering120", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53930, "Length": 94, "Cover_Rate": 0.3230240549828179} {"Template_token": ["", "uint32_t", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "if", "(", "", "(", "Imm", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ",", "Alignment", ")", ")", "{", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "SOffset", ",", "DL", ",", "", ")", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getTargetConstant", "(", "ImmOffset", ",", "DL", ",", "", ")", ";", "return", "SOffset", "+", "ImmOffset", ";", "}", "}", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "CombinedOffset", ")", ")", "{", "SDValue", "N0", "=", "CombinedOffset", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "CombinedOffset", ".", "getOperand", "(", "", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "int", "Offset", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ",", "Alignment", ")", ")", "{", "Offsets", "[", "", "]", "=", "N0", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "SOffset", ",", "DL", ",", "", ")", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getTargetConstant", "(", "ImmOffset", ",", "DL", ",", "", ")", ";", "return", "", ";", "}", "}", "Offsets", "[", "", "]", "=", "CombinedOffset", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";"], "ground_truth": ["Offsets", "[", "", "]", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";"], "File": "SIISelLowering120", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53931, "Length": 238, "Cover_Rate": 0.7906976744186046} {"Template_token": ["", "switch", "(", "RMW", "->", "getOperation", "(", ")", ")", "{", "case", "AtomicRMWInst", "::", "FAdd", ":", "{", "Type", "*", "Ty", "=", "RMW", "->", "getType", "(", ")", ";", "if", "(", "Ty", "->", "isHalfTy", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "!", "Ty", "->", "isFloatTy", "(", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "unsigned", "AS", "=", "RMW", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "&&", "Subtarget", "->", "hasAtomicFaddInsts", "(", ")", ")", "{", "if", "(", "!", "fpModeMatchesGlobalFPAtomicMode", "(", "RMW", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "RMW", "->", "use_empty", "(", ")", "?", "AtomicExpansionKind", "::", "None", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "return", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "Subtarget", "->", "hasLDSFPAtomics", "(", ")", ")", "?", "AtomicExpansionKind", "::", "None", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "SIISelLowering120", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53932, "Length": 133, "Cover_Rate": 0.8525641025641025} {"Template_token": ["", "LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "I", ",", "MBB", ".", "end", "(", ")", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopBB", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "emitLoadM0FromVGPRLoop", "(", "TII", ",", "MRI", ",", "MBB", ",", "*", "LoopBB", ",", "DL", ",", "MovRel", ",", "*", "Idx", ",", "InitResultReg", ",", "DstReg", ",", "PhiReg", ",", "TmpExec", ",", "Offset", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "RemainderBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "RemainderBB", ",", "First", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SIISelLowering121", "Func": "loadM0FromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53933, "Length": 130, "Cover_Rate": 0.36619718309859156} {"Template_token": ["", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "(", "Unsafe", "||", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", ")", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{"], "ground_truth": ["if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering121", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53934, "Length": 88, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "}", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "AS", ")", "{", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "case", "AS", "::", "FLAT_ADDRESS", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "case", "AS", "::", "LOCAL_ADDRESS", ":", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "SDValue", "(", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "default", ":"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering121", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53939, "Length": 189, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "Load", "->", "getMemOperand", "(", ")", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "BasePtr", ",", "", ",", "MMO", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "AS", ")", "{", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "case", "AS", "::", "FLAT_ADDRESS", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "case", "AS", "::", "LOCAL_ADDRESS", ":", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "SDValue", "(", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "default", ":"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering121", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53940, "Length": 376, "Cover_Rate": 0.7882599580712788} {"Template_token": ["", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering123", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53945, "Length": 99, "Cover_Rate": 0.32781456953642385} {"Template_token": ["", "Type", "*", "Ty", "=", "MemVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "SDValue", "Ptr", "=", "LowerParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "Val", "=", "Load", ";", "if", "(", "Arg", "&&", "(", "Arg", "->", "Flags", ".", "isSExt", "(", ")", "||", "Arg", "->", "Flags", ".", "isZExt", "(", ")", ")", "&&", "VT", ".", "bitsLT", "(", "MemVT", ")", ")", "{", "unsigned", "Opc", "=", "Arg", "->", "Flags", ".", "isZExt", "(", ")", "?", "", ":", "", ";", "Val", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "MemVT", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "}", "if", "(", "MemVT", ".", "isFloatingPoint", "(", ")", ")", "Val", "=", "getFPExtOrFPTrunc", "(", "DAG", ",", "Val", ",", "SL", ",", "VT", ")", ";", "else", "if", "(", "Signed", ")", "Val", "=", "DAG", ".", "getSExtOrTrunc", "(", "Val", ",", "SL", ",", "VT", ")", ";"], "ground_truth": ["else", "Val", "=", "DAG", ".", "getZExtOrTrunc", "(", "Val", ",", "SL", ",", "VT", ")", ";"], "File": "SIISelLowering123", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53946, "Length": 224, "Cover_Rate": 0.7542087542087542} {"Template_token": ["", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";"], "File": "SIISelLowering123", "Func": "LowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53947, "Length": 58, "Cover_Rate": 0.4} {"Template_token": ["", "void", "TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "if", "(", "SDValue", "Res", "=", "lowerINSERT_VECTOR_ELT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";", "return", ";", "}", "case", "", ":", "{", "if", "(", "SDValue", "Res", "=", "lowerEXTRACT_VECTOR_ELT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";", "return", ";", "}", "case", "", ":", "{", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IID", ")", "{", "case", "", ":", "{", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cvt", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIISelLowering123", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53948, "Length": 191, "Cover_Rate": 0.8721461187214612} {"Template_token": ["", "if", "(", "IsFixed", "||", "Info", ".", "hasWorkGroupIDX", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDX", ")", ";", "if", "(", "IsFixed", "||", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDY", ")", ";"], "ground_truth": ["if", "(", "IsFixed", "||", "Info", ".", "hasWorkGroupIDZ", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDZ", ")", ";"], "File": "SIISelLowering129", "Func": "allocateSpecialInputSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53951, "Length": 57, "Cover_Rate": 0.32386363636363635} {"Template_token": ["", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Lo0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LHS", ",", "Zero", ")", ";", "SDValue", "Lo1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RHS", ",", "Zero", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getSelect", "(", "DL", ",", "", ",", "Cond", ",", "Lo0", ",", "Lo1", ")", ";", "SDValue", "Hi0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LHS", ",", "One", ")", ";", "SDValue", "Hi1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RHS", ",", "One", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getSelect", "(", "DL", ",", "", ",", "Cond", ",", "Hi0", ",", "Hi1", ")", ";"], "ground_truth": ["SDValue", "Res", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "{", "Lo", ",", "Hi", "}", ")", ";"], "File": "SIISelLowering129", "Func": "LowerSELECT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53958, "Length": 182, "Cover_Rate": 0.4364508393285372} {"Template_token": ["", "if", "(", "IncomingArg", ")", "{", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "ArgVT", ",", "DL", ",", "*", "IncomingArg", ")", ";", "}", "else", "if", "(", "InputID", "==", "", ")", "{", "InputReg", "=", "getImplicitArgPtr", "(", "DAG", ",", "DL", ")", ";", "}", "else", "{", "InputReg", "=", "DAG", ".", "getUNDEF", "(", "ArgVT", ")", ";", "}", "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "RegsToPass", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "if", "(", "!", "CCInfo", ".", "AllocateReg", "(", "OutgoingArg", "->", "getRegister", "(", ")", ")", ")", "report_fatal_error", "(", "", ")", ";", "}", "else", "{", "unsigned", "SpecialArgOffset", "=", "CCInfo", ".", "AllocateStack", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "Align", "(", "", ")", ")", ";", "SDValue", "ArgStore", "=", "storeStackInputValue", "(", "DAG", ",", "DL", ",", "Chain", ",", "InputReg", ",", "SpecialArgOffset", ")", ";", "MemOpChains", ".", "push_back", "(", "ArgStore", ")", ";", "}", "}", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "Ty", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "return", ";", "const", "ArgDescriptor", "*", "IncomingArgX", "=", "std", "::", "get", "<", "", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgY", "=", "std", "::", "get", "<", "", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgZ", "=", "std", "::", "get", "<", "", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ")", ";", "SDValue", "InputReg", ";", "SDLoc", "SL", ";", "const", "bool", "NeedWorkItemIDX", "=", "!", "CLI", ".", "CB", "->", "hasFnAttr", "(", "", ")", ";", "const", "bool", "NeedWorkItemIDY", "=", "!", "CLI", ".", "CB", "->", "hasFnAttr", "(", "", ")", ";", "const", "bool", "NeedWorkItemIDZ", "=", "!", "CLI", ".", "CB", "->", "hasFnAttr", "(", "", ")", ";", "if", "(", "IncomingArgX", "&&", "!", "IncomingArgX", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDX", "&&", "NeedWorkItemIDX", ")", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgX", ")", ";", "if", "(", "IncomingArgY", "&&", "!", "IncomingArgY", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDY", "&&", "NeedWorkItemIDY", ")", "{"], "ground_truth": ["SDValue", "Y", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgY", ")", ";"], "File": "SIISelLowering129", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53959, "Length": 400, "Cover_Rate": 0.3727865796831314} {"Template_token": ["", "uint64_t", "CRHSVal", "=", "CRHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "CC", "==", "", "||", "CC", "==", "", ")", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "&&", "LHS", ".", "getConstantOperandVal", "(", "", ")", "!=", "LHS", ".", "getConstantOperandVal", "(", "", ")", "&&", "isBoolSGPR", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ")", "{", "uint64_t", "CT", "=", "LHS", ".", "getConstantOperandVal", "(", "", ")", ";", "uint64_t", "CF", "=", "LHS", ".", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "(", "CF", "==", "CRHSVal", "&&", "CC", "==", "", ")", "||", "(", "CT", "==", "CRHSVal", "&&", "CC", "==", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "-", "", ",", "SL", ",", "", ")", ")", ";", "if", "(", "(", "CF", "==", "CRHSVal", "&&", "CC", "==", "", ")", "||", "(", "CT", "==", "CRHSVal", "&&", "CC", "==", "", ")", ")", "return", "LHS", ".", "getOperand", "(", "", ")", ";", "}", "}", "if", "(", "VT", "!=", "", "&&", "VT", "!=", "", "&&", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "VT", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "CC", "==", "", "||", "CC", "==", "", ")", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "ConstantFPSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ")", ";", "if", "(", "!", "CRHS", ")", "return", "SDValue", "(", ")", ";", "const", "APFloat", "&", "APF", "=", "CRHS", "->", "getValueAPF", "(", ")", ";", "if", "(", "APF", ".", "isInfinity", "(", ")", "&&", "!", "APF", ".", "isNegative", "(", ")", ")", "{", "const", "unsigned", "IsInfMask", "=", "", "|", "", ";", "const", "unsigned", "IsFiniteMask", "=", "", "|", "", "|", "", "|", "", "|", "", "|", "", ";", "unsigned", "Mask", "=", "CC", "==", "", "?", "IsInfMask", ":", "IsFiniteMask", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "SL", ",", "", ")", ")", ";"], "File": "SIISelLowering129", "Func": "performSetCCCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53960, "Length": 348, "Cover_Rate": 0.4715447154471545} {"Template_token": ["", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "(", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "", "&&", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "", ")", "||", "!", "Op", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", "||", "!", "TRI", "->", "isAGPR", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "Src", "=", "MRI", ".", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Src", "||", "!", "Src", "->", "isCopy", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ";", "auto", "*", "NewRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "RC", ")", ";", "MRI", ".", "setRegClass", "(", "Op", ".", "getReg", "(", ")", ",", "NewRC", ")", ";", "}", "}", "return", ";", "}", "int", "NoRetAtomicOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "", ")", "{", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", ")", "{", "int", "CPolIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "cpol", ")", ";", "if", "(", "CPolIdx", "!=", "-", "", ")", "{", "MachineOperand", "&", "CPol", "=", "MI", ".", "getOperand", "(", "CPolIdx", ")", ";", "CPol", ".", "setImm", "(", "CPol", ".", "getImm", "(", ")", "&", "~", "", "::", "GLC", ")", ";", "}", "MI", ".", "RemoveOperand", "(", "", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "return", ";", "}", "if", "(", "(", "Node", "->", "hasNUsesOfValue", "(", "", ",", "", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "isMachineOpcode", "(", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "!", "Node", "->", "use_begin", "(", ")", "->", "hasAnyUseOfValue", "(", "", ")", ")", ")", "{", "Register", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Def", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering12", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53962, "Length": 372, "Cover_Rate": 0.6631016042780749} {"Template_token": ["", "if", "(", "!", "ReqRetVT", ".", "isVector", "(", ")", ")", "{", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ReqRetVT", ".", "changeTypeToInteger", "(", ")", ",", "Data", ")", ";", "}", "else", "{", "if", "(", "(", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "%", "", ")", "==", "", "&&", "ReqRetVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "LegalReqRetVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ReqRetVT", ".", "getVectorElementType", "(", ")", ",", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "+", "", ")", ";", "}", "}", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalReqRetVT", ",", "Data", ")", ";", "if", "(", "IsTexFail", ")", "{", "TexFail", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SDValue", "(", "Result", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskPopDwords", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Data", ",", "TexFail", ",", "SDValue", "(", "Result", ",", "", ")", "}", ",", "DL", ")", ";", "}", "if", "(", "Result", "->", "getNumValues", "(", ")", "==", "", ")", "return", "Data", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Data", ",", "SDValue", "(", "Result", ",", "", ")", "}", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering12", "Func": "constructRetValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53964, "Length": 195, "Cover_Rate": 0.37937743190661477} {"Template_token": ["", "if", "(", "IsD16", ")", "Data", "=", "adjustLoadValueTypeImpl", "(", "Data", ",", "ReqRetVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "EVT", "LegalReqRetVT", "=", "ReqRetVT", ";", "if", "(", "!", "ReqRetVT", ".", "isVector", "(", ")", ")", "{", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ReqRetVT", ".", "changeTypeToInteger", "(", ")", ",", "Data", ")", ";", "}", "else", "{", "if", "(", "(", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "%", "", ")", "==", "", "&&", "ReqRetVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", ")", "{", "LegalReqRetVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ReqRetVT", ".", "getVectorElementType", "(", ")", ",", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "+", "", ")", ";", "}", "}", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalReqRetVT", ",", "Data", ")", ";", "if", "(", "IsTexFail", ")", "{"], "ground_truth": ["TexFail", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SDValue", "(", "Result", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskPopDwords", ",", "DL", ",", "", ")", ")", ";"], "File": "SIISelLowering12", "Func": "constructRetValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53965, "Length": 164, "Cover_Rate": 0.31906614785992216} {"Template_token": ["", "reservePrivateMemoryRegs", "(", "getTargetMachine", "(", ")", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";", "if", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getScratchRSrcReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getFrameOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "Info", "->", "limitOccupancy", "(", "MF", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", "&&", "!", "MF", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["for", "(", "auto", "&", "MBB", ":", "MF", ")", "{"], "File": "SIISelLowering12", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53967, "Length": 138, "Cover_Rate": 0.3612565445026178} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "reservePrivateMemoryRegs", "(", "getTargetMachine", "(", ")", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";", "if", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getScratchRSrcReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getFrameOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "Info", "->", "limitOccupancy", "(", "MF", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", "&&", "!", "MF", ".", "empty", "(", ")", ")", "{", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{"], "ground_truth": ["TII", "->", "fixImplicitOperands", "(", "MI", ")", ";"], "File": "SIISelLowering12", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53968, "Length": 174, "Cover_Rate": 0.45549738219895286} {"Template_token": ["", "LLT", "Ty", ";", "std", "::", "tie", "(", "Reg", ",", "RC", ",", "Ty", ")", "=", "MFI", ".", "getPreloadedValue", "(", "PVID", ")", ";"], "ground_truth": ["return", "CreateLiveInRegister", "(", "DAG", ",", "RC", ",", "Reg", "->", "getRegister", "(", ")", ",", "VT", ")", ";"], "File": "SIISelLowering12", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53969, "Length": 37, "Cover_Rate": 0.5138888888888888} {"Template_token": ["", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "default", ":", "RC", "=", "TRI", "->", "getAGPRClassForBitWidth", "(", "BitWidth", ")", ";", "if", "(", "!", "RC", ")", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "break", ";", "}", "break", ";", "}", "if", "(", "RC", "&&", "(", "isTypeLegal", "(", "VT", ")", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", ")", ")", "return", "std", "::", "make_pair", "(", "", ",", "RC", ")", ";", "}", "if", "(", "Constraint", ".", "size", "(", ")", ">", "", ")", "{", "if", "(", "Constraint", "[", "", "]", "==", "'v'", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Constraint", "[", "", "]", "==", "'s'", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Constraint", "[", "", "]", "==", "'a'", ")", "{"], "ground_truth": ["RC", "=", "&", "", ";"], "File": "SIISelLowering12", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53970, "Length": 142, "Cover_Rate": 0.31346578366445915} {"Template_token": ["", "", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "SDValue", "EncodingImm", "=", "DAG", ".", "getTargetConstant", "(", "Encoding", ",", "DL", ",", "", ")", ";", "SDValue", "ApertureReg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "EncodingImm", ")", ",", "", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getTargetConstant", "(", "WidthM1", "+", "", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ApertureReg", ",", "ShiftAmount", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "SDValue", "Ptr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "QueuePtr", ",", "TypeSize", "::", "Fixed", "(", "StructOffset", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "QueuePtr", ".", "getValue", "(", "", ")", ",", "Ptr", ",", "PtrInfo", ",", "commonAlignment", "(", "Align", "(", "", ")", ",", "StructOffset", ")", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "SIISelLowering12", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53971, "Length": 247, "Cover_Rate": 0.76} {"Template_token": ["", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "Cost", "=", "TargetLoweringBase", "::", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "auto", "Size", "=", "DL", ".", "getTypeSizeInBits", "(", "Ty", ")", ";"], "ground_truth": ["if", "(", "Size", "<=", "", ")", "return", "Cost", ";"], "File": "SIISelLowering12", "Func": "getTypeLegalizationCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53973, "Length": 38, "Cover_Rate": 0.4935064935064935} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "supportsMinMaxDenormModes", "(", ")", "||", "denormalsEnabledForType", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "MF", ")", ")", "return", "true", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "isCanonicalized", "(", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ",", "MF", ",", "MaxDepth", "-", "", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering12", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53974, "Length": 84, "Cover_Rate": 0.33070866141732286} {"Template_token": ["", "auto", "F", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "if", "(", "F", ".", "isNaN", "(", ")", "&&", "F", ".", "isSignaling", "(", ")", ")", "return", "false", ";", "return", "!", "F", ".", "isDenormal", "(", ")", "||", "denormalsEnabledForType", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "MF", ")", ";", "}", "if", "(", "MaxDepth", "==", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "SIISelLowering12", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53975, "Length": 77, "Cover_Rate": 0.3031496062992126} {"Template_token": ["", "return", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", "||", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ";"], "ground_truth": ["}"], "File": "SIISelLowering12", "Func": "isNonGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53976, "Length": 20, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "if", "(", "SrcAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "SrcAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "Src", ",", "SegmentNullPtr", ",", "", ")", ";", "SDValue", "Aperture", "=", "getSegmentAperture", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", ",", "SL", ",", "DAG", ")", ";", "SDValue", "CvtPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ",", "Aperture", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NonNull", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "CvtPtr", ")", ",", "FlatNullPtr", ")", ";", "}", "}", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "&&", "Src", ".", "getValueType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "InvalidAddrSpaceCast", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "SL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "InvalidAddrSpaceCast", ")", ";"], "ground_truth": ["return", "DAG", ".", "getUNDEF", "(", "ASC", "->", "getValueType", "(", "", ")", ")", ";"], "File": "SIISelLowering12", "Func": "lowerADDRSPACECAST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53978, "Length": 209, "Cover_Rate": 0.45336225596529284} {"Template_token": ["", "SDValue", "Src", "=", "ASC", "->", "getOperand", "(", "", ")", ";", "SDValue", "FlatNullPtr", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "const", "TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "TargetMachine", "&", ">", "(", "getTargetMachine", "(", ")", ")", ";", "if", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "unsigned", "DestAS", "=", "ASC", "->", "getDestAddressSpace", "(", ")", ";", "if", "(", "DestAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "Src", ",", "FlatNullPtr", ",", "", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NonNull", ",", "Ptr", ",", "SegmentNullPtr", ")", ";", "}", "}", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "unsigned", "SrcAS", "=", "ASC", "->", "getSrcAddressSpace", "(", ")", ";", "if", "(", "SrcAS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "SrcAS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "Src", ",", "SegmentNullPtr", ",", "", ")", ";", "SDValue", "Aperture", "=", "getSegmentAperture", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", ",", "SL", ",", "DAG", ")", ";", "SDValue", "CvtPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ",", "Aperture", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NonNull", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "CvtPtr", ")", ",", "FlatNullPtr", ")", ";", "}", "}", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "&&", "Src", ".", "getValueType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["DiagnosticInfoUnsupported", "InvalidAddrSpaceCast", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "SL", ".", "getDebugLoc", "(", ")", ")", ";"], "File": "SIISelLowering12", "Func": "lowerADDRSPACECAST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53979, "Length": 363, "Cover_Rate": 0.7874186550976139} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Src", ".", "getOperand", "(", "", ")", ",", "Src", ".", "getOperand", "(", "", ")", ",", "Src", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "const", "ConstantSDNode", "*", "Arg", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "{", "if", "(", "Arg", "->", "isNullValue", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "VT", ")", ";", "if", "(", "Arg", "->", "isOne", "(", ")", ")", "{"], "ground_truth": ["Register", "Exec", ";"], "File": "SIISelLowering12", "Func": "lowerBALLOTIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53980, "Length": 82, "Cover_Rate": 0.328} {"Template_token": ["", "static", "SDValue", "lowerBALLOTIntrinsic", "(", "const", "TargetLowering", "&", "TLI", ",", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Src", ".", "getOperand", "(", "", ")", ",", "Src", ".", "getOperand", "(", "", ")", ",", "Src", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "const", "ConstantSDNode", "*", "Arg", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "{", "if", "(", "Arg", "->", "isNullValue", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "VT", ")", ";", "if", "(", "Arg", "->", "isOne", "(", ")", ")", "{", "Register", "Exec", ";"], "ground_truth": ["if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "Exec", "=", "", ";"], "File": "SIISelLowering12", "Func": "lowerBALLOTIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53981, "Length": 151, "Cover_Rate": 0.604} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "InputPtrReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "InputPtrReg", ",", "RC", ",", "ArgTy", ")", "=", "Info", "->", "getPreloadedValue", "(", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "ground_truth": ["SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", "->", "getRegister", "(", ")", ")", ",", "PtrVT", ")", ";"], "File": "SIISelLowering12", "Func": "lowerKernArgParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53988, "Length": 96, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "return", "lowerTrapHsaQueuePtr", "(", "Op", ",", "DAG", ")", ";", "case", "ELF", "::", "ELFABIVERON_AMDGPU_HSA_V4", ":", "return", "Subtarget", "->", "supportsGetDoorbellID", "(", ")", "?", "lowerTrapHsa", "(", "Op", ",", "DAG", ")", ":", "lowerTrapHsaQueuePtr", "(", "Op", ",", "DAG", ")", ";", "}", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering12", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53989, "Length": 41, "Cover_Rate": 0.3504273504273504} {"Template_token": ["", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(", ")", ")", ";", "uint64_t", "TrapID", "=", "static_cast", "<", "uint64_t", ">", "(", "GCNSubtarget", "::", "TrapID", "::", "LLVMAMDHSATrap", ")", ";", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["ToReg", ",", "DAG", ".", "getTargetConstant", "(", "TrapID", ",", "SL", ",", "", ")", ",", "SGPR01", ",", "ToReg", ".", "getValue", "(", "", ")", "}", ";"], "File": "SIISelLowering12", "Func": "lowerTrapHsaQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53990, "Length": 91, "Cover_Rate": 0.47643979057591623} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(", ")", ")", ";", "uint64_t", "TrapID", "=", "static_cast", "<", "uint64_t", ">", "(", "GCNSubtarget", "::", "TrapID", "::", "LLVMAMDHSATrap", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "ToReg", ",", "DAG", ".", "getTargetConstant", "(", "TrapID", ",", "SL", ",", "", ")", ",", "SGPR01", ",", "ToReg", ".", "getValue", "(", "", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Ops", ")", ";"], "File": "SIISelLowering12", "Func": "lowerTrapHsaQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53991, "Length": 144, "Cover_Rate": 0.7539267015706806} {"Template_token": ["", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "Ty", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "return", ";", "const", "ArgDescriptor", "*", "IncomingArgX", "=", "std", "::", "get", "<", "", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgY", "=", "std", "::", "get", "<", "", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgZ", "=", "std", "::", "get", "<", "", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ")", ";", "SDValue", "InputReg", ";", "SDLoc", "SL", ";", "if", "(", "IncomingArgX", "&&", "!", "IncomingArgX", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDX", ")", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgX", ")", ";", "if", "(", "IncomingArgY", "&&", "!", "IncomingArgY", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDY", ")", "{", "SDValue", "Y", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgY", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Y", ",", "DAG", ".", "getShiftAmountConstant", "(", "", ",", "", ",", "SL", ")", ")", ";", "InputReg", "=", "InputReg", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InputReg", ",", "Y", ")", ":", "Y", ";", "}", "if", "(", "IncomingArgZ", "&&", "!", "IncomingArgZ", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDZ", ")", "{", "SDValue", "Z", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgZ", ")", ";", "Z", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Z", ",", "DAG", ".", "getShiftAmountConstant", "(", "", ",", "", ",", "SL", ")", ")", ";"], "ground_truth": ["InputReg", "=", "InputReg", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InputReg", ",", "Z", ")", ":", "Z", ";"], "File": "SIISelLowering12", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53992, "Length": 345, "Cover_Rate": 0.36741214057507987} {"Template_token": ["", "if", "(", "Shift", ".", "getOpcode", "(", ")", "==", "", ")", "ShiftOffset", "-=", "C", "->", "getZExtValue", "(", ")", ";", "else", "ShiftOffset", "+=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShiftOffset", "<", "", "&&", "(", "ShiftOffset", "%", "", ")", "==", "", ")", "{", "return", "DAG", ".", "getNode", "(", "", "+", "ShiftOffset", "/", "", ",", "SL", ",", "", ",", "Shift", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedBits", "=", "APInt", "::", "getBitsSet", "(", "", ",", "", "*", "Offset", ",", "", "*", "Offset", "+", "", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Src", ",", "DemandedBits", ",", "DCI", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "", ")", ";", "}"], "ground_truth": ["if", "(", "SDValue", "DemandedSrc", "=", "TLI", ".", "SimplifyMultipleUseDemandedBits", "(", "Src", ",", "DemandedBits", ",", "DAG", ")", ")", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SL", ",", "", ",", "DemandedSrc", ")", ";"], "File": "SIISelLowering12", "Func": "performCvtF32UByteNCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53993, "Length": 168, "Cover_Rate": 0.48695652173913045} {"Template_token": ["", "const", "RegisterInfo", "*", "RI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "ParseConstraints", "(", "MF", ".", "getDataLayout", "(", ")", ",", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "*", "CI", ")", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "==", "InlineAsm", "::", "isOutput", ")", "{", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "unsigned", "AssignedReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "AssignedReg", ",", "RC", ")", "=", "getRegForInlineAsmConstraint", "(", "RI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ";", "if", "(", "RC", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "AssignedReg", "!=", "", "&&", "RI", "->", "isSGPRReg", "(", "MRI", ",", "AssignedReg", ")", ")", "return", "true", ";"], "ground_truth": ["else", "if", "(", "RI", "->", "isSGPRClass", "(", "RC", ")", ")", "return", "true", ";"], "File": "SIISelLowering12", "Func": "requiresUniformRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53994, "Length": 139, "Cover_Rate": 0.6619047619047619} {"Template_token": ["", "if", "(", "!", "Ty", "->", "isFloatTy", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasGFX90AInsts", "(", ")", "||", "!", "Ty", "->", "isDoubleTy", "(", ")", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "unsigned", "AS", "=", "RMW", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "&&", "Subtarget", "->", "hasAtomicFaddInsts", "(", ")", ")", "{", "if", "(", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "!=", "", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "if", "(", "Subtarget", "->", "hasGFX90AInsts", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "auto", "SD", "=", "RMW", "->", "getSyncScopeID", "(", ")", ";", "if", "(", "SD", "==", "SyncScope", "::", "System", "||", "SD", "==", "RMW", "->", "getContext", "(", ")", ".", "getOrInsertSyncScopeID", "(", "", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";"], "ground_truth": ["return", "AtomicExpansionKind", "::", "None", ";"], "File": "SIISelLowering12", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53995, "Length": 154, "Cover_Rate": 0.48427672955974843} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ";", "SDValue", "Lo0", ",", "Hi0", ";", "std", "::", "tie", "(", "Lo0", ",", "Hi0", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDValue", "Lo1", ",", "Hi1", ";", "std", "::", "tie", "(", "Lo1", ",", "Hi1", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";"], "ground_truth": ["SDLoc", "SL", "(", "Op", ")", ";"], "File": "SIISelLowering12", "Func": "splitBinaryVectorOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53997, "Length": 96, "Cover_Rate": 0.45933014354066987} {"Template_token": ["", "std", "::", "tie", "(", "Lo1", ",", "Hi1", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDValue", "Lo2", ",", "Hi2", ";", "std", "::", "tie", "(", "Lo2", ",", "Hi2", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "Op", ".", "getNode", "(", ")", ",", "", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "Lo0", ".", "getValueType", "(", ")", ",", "Lo0", ",", "Lo1", ",", "Lo2", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "File": "SIISelLowering12", "Func": "splitTernaryVectorOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53998, "Length": 85, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "MMO", "->", "setValue", "(", "(", "Value", "*", ")", "nullptr", ")", ";", "return", ";", "}", "MMO", "->", "setOffset", "(", "cast", "<", "ConstantSDNode", ">", "(", "VOffset", ")", "->", "getSExtValue", "(", ")", "+", "cast", "<", "ConstantSDNode", ">", "(", "SOffset", ")", "->", "getSExtValue", "(", ")", "+", "cast", "<", "ConstantSDNode", ">", "(", "Offset", ")", "->", "getSExtValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering12", "Func": "updateBufferMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 53999, "Length": 56, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "MMO", "->", "setValue", "(", "(", "Value", "*", ")", "nullptr", ")", ";", "return", ";", "}", "if", "(", "VIndex", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "VIndex", ")", "||", "!", "cast", "<", "ConstantSDNode", ">", "(", "VIndex", ")", "->", "isNullValue", "(", ")", ")", ")", "{", "MMO", "->", "setValue", "(", "(", "Value", "*", ")", "nullptr", ")", ";", "return", ";", "}", "MMO", "->", "setOffset", "(", "cast", "<", "ConstantSDNode", ">", "(", "VOffset", ")", "->", "getSExtValue", "(", ")", "+", "cast", "<", "ConstantSDNode", ">", "(", "SOffset", ")", "->", "getSExtValue", "(", ")", "+", "cast", "<", "ConstantSDNode", ">", "(", "Offset", ")", "->", "getSExtValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering12", "Func": "updateBufferMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54000, "Length": 99, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AS", ",", "Store", "->", "getAlignment", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", "||", "NumElements", "==", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "useDS128", "(", ")", "&&", "Store", "->", "getAlignment", "(", ")", ">=", "", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "", "&&", "NumElements", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", "&&", "NumElements", "==", "", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "", "&&", "Store", "->", "getAlignment", "(", ")", "<", "", ")", "{"], "ground_truth": ["return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering131", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54007, "Length": 336, "Cover_Rate": 0.691358024691358} {"Template_token": ["", "auto", "CachePolicyConst", "=", "cast", "<", "ConstantSDNode", ">", "(", "CachePolicy", ".", "getNode", "(", ")", ")", ";", "uint64_t", "Value", "=", "CachePolicyConst", "->", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "CachePolicy", ")", ";", "if", "(", "GLC", ")", "{", "*", "GLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ",", "DL", ",", "", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "", ";", "}", "if", "(", "SLC", ")", "{", "*", "SLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ",", "DL", ",", "", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "", ";", "}"], "ground_truth": ["return", "Value", "==", "", ";"], "File": "SIISelLowering131", "Func": "parseCachePolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54008, "Length": 107, "Cover_Rate": 0.8106060606060606} {"Template_token": ["", "if", "(", "GLC", ")", "{", "*", "GLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ",", "DL", ",", "", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "", ";", "}", "if", "(", "SLC", ")", "{"], "ground_truth": ["*", "SLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ",", "DL", ",", "", ")", ";"], "File": "SIISelLowering131", "Func": "parseCachePolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54009, "Length": 63, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "}", "else", "{", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MaskPopVT", ",", "SDValue", "(", "Result", ",", "", ")", ",", "ZeroIdx", ")", ";", "}", "}", "if", "(", "DataDwordVT", ".", "isVector", "(", ")", ")", "Data", "=", "padEltsToUndef", "(", "DAG", ",", "DL", ",", "DataDwordVT", ",", "Data", ",", "NumDataDwords", "-", "MaskPopDwords", ")", ";", "if", "(", "IsD16", ")", "Data", "=", "adjustLoadValueTypeImpl", "(", "Data", ",", "ReqRetVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "EVT", "LegalReqRetVT", "=", "ReqRetVT", ";", "if", "(", "!", "ReqRetVT", ".", "isVector", "(", ")", ")", "{", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ReqRetVT", ".", "changeTypeToInteger", "(", ")", ",", "Data", ")", ";", "}", "else", "{", "if", "(", "(", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "%", "", ")", "==", "", "&&", "ReqRetVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", ")", "{"], "ground_truth": ["LegalReqRetVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ReqRetVT", ".", "getVectorElementType", "(", ")", ",", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "+", "", ")", ";"], "File": "SIISelLowering132", "Func": "constructRetValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54010, "Length": 163, "Cover_Rate": 0.31467181467181465} {"Template_token": ["", "}", "if", "(", "ImageStore", "&&", "Subtarget", "->", "hasImageStoreD16Bug", "(", ")", ")", "{", "EVT", "IntStoreVT", "=", "StoreVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Elts", ";", "DAG", ".", "ExtractVectorElements", "(", "IntVData", ",", "Elts", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "PackedElts", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Elts", ".", "size", "(", ")", "/", "", ";", "I", "+=", "", ")", "{", "SDValue", "Pair", "=", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "{", "Elts", "[", "I", "*", "", "]", ",", "Elts", "[", "I", "*", "", "+", "", "]", "}", ")", ";", "SDValue", "IntPair", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Pair", ")", ";", "PackedElts", ".", "push_back", "(", "IntPair", ")", ";", "}", "PackedElts", ".", "resize", "(", "PackedElts", ".", "size", "(", ")", "*", "", ",", "DAG", ".", "getUNDEF", "(", "", ")", ")", ";"], "ground_truth": ["EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PackedElts", ".", "size", "(", ")", ")", ";"], "File": "SIISelLowering132", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54011, "Length": 181, "Cover_Rate": 0.3724279835390947} {"Template_token": ["", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Elts", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewLD", ",", "DAG", ".", "getConstant", "(", "I", ",", "DL", ",", "", ")", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Elt", ")", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getBuildVector", "(", "MemVT", ",", "DL", ",", "Elts", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "Alignment", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "Alignment", "<", "MemVT", ".", "getStoreSize", "(", ")", "&&", "MemVT", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "!", "Subtarget", "->", "hasMultiDwordFlatScratchAddressing", "(", ")", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "!", "Op", "->", "isDivergent", "(", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "!", "Op", "->", "isDivergent", "(", ")", "&&", "Load", "->", "isSimple", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering132", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54017, "Length": 501, "Cover_Rate": 0.4735349716446125} {"Template_token": ["", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", "||", "NumElements", "==", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "hasDS96AndDS128", "(", ")", "&&", "(", "(", "Subtarget", "->", "useDS128", "(", ")", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "", ")", "||", "(", "VT", ".", "getStoreSize", "(", ")", "==", "", ")", ")", "&&", "allowsMisalignedMemoryAccessesImpl", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "AS", ",", "Store", "->", "getAlign", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "Subtarget", "->", "hasUsableDSOffset", "(", ")", "&&", "NumElements", "==", "", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "", "&&", "Store", "->", "getAlignment", "(", ")", "<", "", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering132", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54018, "Length": 360, "Cover_Rate": 0.5844155844155844} {"Template_token": ["", "Arg", "=", "allocateVGPR32Input", "(", "CCInfo", ",", "Mask", ")", ";", "Info", ".", "setWorkItemIDX", "(", "Arg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "{", "Arg", "=", "allocateVGPR32Input", "(", "CCInfo", ",", "Mask", "<<", "", ",", "Arg", ")", ";"], "ground_truth": ["Info", ".", "setWorkItemIDY", "(", "Arg", ")", ";"], "File": "SIISelLowering133", "Func": "allocateSpecialInputVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54019, "Length": 46, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "BuildMI", "(", "*", "LoopBB", ",", "LoopBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Src", "->", "getReg", "(", ")", ")", ".", "addReg", "(", "Data0", ")", ";", "MRI", ".", "setSimpleHint", "(", "Data0", ",", "Src", "->", "getReg", "(", ")", ")", ";", "}", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "EncodedReg", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "LoopBB", ")", ";"], "ground_truth": ["return", "RemainderBB", ";"], "File": "SIISelLowering133", "Func": "emitGWSMemViolTestLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54020, "Length": 159, "Cover_Rate": 0.38221153846153844} {"Template_token": ["", "MRI", ".", "setSimpleHint", "(", "Data0", ",", "Src", "->", "getReg", "(", ")", ")", ";", "}", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "EncodedReg", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "LoopBB", ")", ";"], "ground_truth": ["return", "RemainderBB", ";"], "File": "SIISelLowering133", "Func": "emitGWSMemViolTestLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54021, "Length": 127, "Cover_Rate": 0.30528846153846156} {"Template_token": ["", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "}", "break", ";", "case", "'a'", ":", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "case", "", ":", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "return", "std", "::", "make_pair", "(", "", ",", "RC", ")", ";", "}", "break", ";", "}", "if", "(", "RC", "&&", "(", "isTypeLegal", "(", "VT", ")", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", ")", ")", "return", "std", "::", "make_pair", "(", "", ",", "RC", ")", ";", "}", "if", "(", "Constraint", ".", "size", "(", ")", ">", "", ")", "{", "if", "(", "Constraint", "[", "", "]", "==", "'v'", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Constraint", "[", "", "]", "==", "'s'", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Constraint", "[", "", "]", "==", "'a'", ")", "{", "RC", "=", "&", "", ";", "}", "if", "(", "RC", ")", "{", "uint32_t", "Idx", ";"], "ground_truth": ["bool", "Failed", "=", "Constraint", ".", "substr", "(", "", ")", ".", "getAsInteger", "(", "", ",", "Idx", ")", ";"], "File": "SIISelLowering133", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54023, "Length": 270, "Cover_Rate": 0.4671280276816609} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Ins", ".", "size", "(", ")", ",", "PnputNum", "=", "", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "", "*", "Arg", "=", "&", "Ins", "[", "I", "]", ";", "assert", "(", "(", "!", "Arg", "->", "VT", ".", "isVector", "(", ")", "||", "Arg", "->", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "_PS", "&&", "!", "Arg", "->", "Flags", ".", "isInReg", "(", ")", "&&", "PnputNum", "<=", "", ")", "{", "bool", "SkipArg", "=", "!", "Arg", "->", "Used", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "Arg", "->", "Flags", ".", "isSplit", "(", ")", ")", "{", "while", "(", "!", "Arg", "->", "Flags", ".", "isSplitEnd", "(", ")", ")", "{", "assert", "(", "!", "Arg", "->", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "if", "(", "!", "SkipArg", ")", "Splits", ".", "push_back", "(", "*", "Arg", ")", ";", "Arg", "=", "&", "Ins", "[", "++", "I", "]", ";", "}", "}", "if", "(", "SkipArg", ")", "{", "Skipped", ".", "set", "(", "Arg", "->", "getOrigArgIndex", "(", ")", ")", ";", "++", "PnputNum", ";"], "ground_truth": ["continue", ";"], "File": "SIISelLowering133", "Func": "processShaderInputArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54026, "Length": 184, "Cover_Rate": 0.7076923076923077} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "case", "", ":", "case", "", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering135", "Func": "fp16SrcZerosHighBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54027, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "return", "false", ";", "default", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering135", "Func": "fp16SrcZerosHighBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54028, "Length": 10, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "RegNo", ",", "", ")", ";", "}", "SDLoc", "SL", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "QueuePtr", ",", "DAG", ".", "getConstant", "(", "StructOffset", ",", "SL", ",", "", ")", ")", ";"], "File": "SIISelLowering135", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54029, "Length": 113, "Cover_Rate": 0.45564516129032256} {"Template_token": ["", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "QueuePtr", ",", "DAG", ".", "getConstant", "(", "StructOffset", ",", "SL", ",", "", ")", ")", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "", ",", "SL", ",", "QueuePtr", ".", "getValue", "(", "", ")", ",", "Ptr", ",", "PtrInfo", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "SIISelLowering135", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54030, "Length": 160, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NonNull", ",", "Ptr", ",", "SegmentNullPtr", ")", ";", "}", "}", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "unsigned", "SrcAS", "=", "ASC", "->", "getSrcAddressSpace", "(", ")", ";", "if", "(", "SrcAS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "||", "SrcAS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "Src", ",", "SegmentNullPtr", ",", "", ")", ";", "SDValue", "Aperture", "=", "getSegmentAperture", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", ",", "DAG", ")", ";", "SDValue", "CvtPtr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ",", "Aperture", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NonNull", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "CvtPtr", ")", ",", "FlatNullPtr", ")", ";", "}", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "InvalidAddrSpaceCast", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ",", "SL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "InvalidAddrSpaceCast", ")", ";", "return", "DAG", ".", "getUNDEF", "(", "ASC", "->", "getValueType", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering135", "Func": "lowerADDRSPACECAST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54031, "Length": 233, "Cover_Rate": 0.5547619047619048} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "{", "const", "ConstantSDNode", "*", "Tgt", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "En", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "Done", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "VM", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "Tgt", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "En", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "VM", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", "}", ";", "unsigned", "Opc", "=", "Done", "->", "isNullValue", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "case", "", ":", "{", "const", "ConstantSDNode", "*", "Tgt", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "En", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["SDValue", "Src0", "=", "Op", ".", "getOperand", "(", "", ")", ";"], "File": "SIISelLowering135", "Func": "LowerINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54034, "Length": 303, "Cover_Rate": 0.32721382289416845} {"Template_token": ["", "}", "if", "(", "TII", "->", "isMIMG", "(", "*", "MI", ")", ")", "{", "unsigned", "VReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DmaskIdx", "=", "MI", "->", "getNumOperands", "(", ")", "==", "", "?", "", ":", "", ";", "unsigned", "Writemask", "=", "MI", "->", "getOperand", "(", "DmaskIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "BitsSet", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "BitsSet", "+=", "Writemask", "&", "(", "", "<<", "i", ")", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "BitsSet", ")", "{", "default", ":", "return", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "}", "unsigned", "NewOpcode", "=", "TII", "->", "getMaskedMIMGOp", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitsSet", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MRI", ".", "setRegClass", "(", "VReg", ",", "RC", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIISelLowering136", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54036, "Length": 173, "Cover_Rate": 0.40420560747663553} {"Template_token": ["", "case", "", ":", "return", "BB", ";", "case", "", ":", "{", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "MFI", "->", "LDSSize", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}"], "ground_truth": ["default", ":"], "File": "SIISelLowering136", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54037, "Length": 107, "Cover_Rate": 0.4692982456140351} {"Template_token": ["", "MachineBasicBlock", "*", "TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", "->", "getIterator", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "return", "BB", ";", "case", "", ":", "{", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";"], "ground_truth": ["MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "File": "SIISelLowering136", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54038, "Length": 146, "Cover_Rate": 0.6403508771929824} {"Template_token": ["", "static", "SDValue", "emitNonHSAIntrinsicError", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ")", "{", "DiagnosticInfoUnsupported", "BadIntrin", "(", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering136", "Func": "emitNonHSAIntrinsicError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54039, "Length": 49, "Cover_Rate": 1.0} {"Template_token": ["", "static", "SDValue", "emitNonHSAIntrinsicError", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ")", "{", "DiagnosticInfoUnsupported", "BadIntrin", "(", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";"], "ground_truth": ["return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "File": "SIISelLowering136", "Func": "emitNonHSAIntrinsicError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54040, "Length": 48, "Cover_Rate": 0.9795918367346939} {"Template_token": ["", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "case", "AS", "::", "LOCAL_ADDRESS", ":", "case", "AS", "::", "REGION_ADDRESS", ":", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering136", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54041, "Length": 121, "Cover_Rate": 0.3611940298507463} {"Template_token": ["", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", ")", "return", "TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "GSD", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "GSD", "->", "getOffset", "(", ")", "+", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "GA", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering136", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54043, "Length": 87, "Cover_Rate": 0.71900826446281} {"Template_token": ["", "SDLoc", "DL", "(", "GSD", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "GSD", "->", "getOffset", "(", ")", "+", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "GA", ")", ";"], "File": "SIISelLowering136", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54044, "Length": 62, "Cover_Rate": 0.512396694214876} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "ground_truth": ["unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";"], "File": "SIISelLowering136", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54046, "Length": 179, "Cover_Rate": 0.6236933797909407} {"Template_token": ["", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "", "ExtTy", "=", "Signed", "?", "", ":", "", ";", "if", "(", "MemVT", ".", "isFloatingPoint", "(", ")", ")", "ExtTy", "=", "", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "", ",", "ExtTy", ",", "VT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrOffset", ",", "PtrInfo", ",", "MemVT", ",", "false", ",", "true", ",", "true", ",", "Align", ")", ";"], "File": "SIISelLowering136", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54047, "Length": 111, "Cover_Rate": 0.3867595818815331} {"Template_token": ["", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoTrap", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering136", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54048, "Length": 33, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "DiagnosticInfoUnsupported", "NoTrap", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";"], "ground_truth": ["DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoTrap", ")", ";"], "File": "SIISelLowering136", "Func": "lowerTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54049, "Length": 32, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "}", "assert", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "&&", "", ")", ";", "unsigned", "NElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "SrcVT", ".", "isSimple", "(", ")", "&&", "NElts", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "(", "Src", ".", "getNode", "(", ")", ")", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "EVT", "LoadVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ")", ";", "EVT", "RegVT", "=", "getEquivalentLoadRegType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NElts", ")", ";", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Src", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Align", "=", "Load", "->", "getAlignment", "(", ")", ";", "Type", "*", "Ty", "=", "LoadVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "ABIAlignment", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "Align", "<", "ABIAlignment", "&&", "!", "allowsMisalignedMemoryAccesses", "(", "LoadVT", ",", "AS", ",", "Align", ",", "nullptr", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "RegVT", ",", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")", ",", "LoadVT", ",", "Load", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Load", ",", "", ")", ",", "NewLoad", ".", "getValue", "(", "", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Elts", ";", "if", "(", "RegVT", ".", "isVector", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "NewLoad", ",", "Elts", ")", ";", "else", "Elts", ".", "push_back", "(", "NewLoad", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "unsigned", "EltIdx", "=", "", ";", "for", "(", "SDValue", "Elt", ":", "Elts", ")", "{", "unsigned", "ComponentsInElt", "=", "std", "::", "min", "(", "", ",", "NElts", "-", "", "*", "EltIdx", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "ComponentsInElt", ";", "++", "I", ")", "{", "unsigned", "Opc", "=", "", "+", "I", ";", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "", ",", "Elt", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cvt", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Cvt", ")", ";"], "File": "SIISelLowering136", "Func": "performUCharToFloatCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54052, "Length": 370, "Cover_Rate": 0.6218487394957983} {"Template_token": ["", "unsigned", "NElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "SrcVT", ".", "isSimple", "(", ")", "&&", "NElts", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "(", "Src", ".", "getNode", "(", ")", ")", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "EVT", "LoadVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ")", ";", "EVT", "RegVT", "=", "getEquivalentLoadRegType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NElts", ")", ";", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Src", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Align", "=", "Load", "->", "getAlignment", "(", ")", ";", "Type", "*", "Ty", "=", "LoadVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "ABIAlignment", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "Align", "<", "ABIAlignment", "&&", "!", "allowsMisalignedMemoryAccesses", "(", "LoadVT", ",", "AS", ",", "Align", ",", "nullptr", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "RegVT", ",", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")", ",", "LoadVT", ",", "Load", "->", "getMemOperand", "(", ")", ")", ";"], "File": "SIISelLowering136", "Func": "performUCharToFloatCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54053, "Length": 213, "Cover_Rate": 0.35798319327731093} {"Template_token": ["", "unsigned", "Opcode", "=", "Node", "->", "getMachineOpcode", "(", ")", ";", "if", "(", "TII", "->", "isMIMG", "(", "Opcode", ")", "&&", "!", "TII", "->", "get", "(", "Opcode", ")", ".", "mayStore", "(", ")", ")", "adjustWritemask", "(", "Node", ",", "DAG", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "legalizeTargetIndependentNode", "(", "Node", ",", "DAG", ")", ";", "return", "Node", ";", "}"], "ground_truth": ["return", "Node", ";"], "File": "SIISelLowering136", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54054, "Length": 62, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "MachineSDNode", "*", "TargetLowering", "::", "wrapAddr64Rsrc", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Ptr", ")", "const", "{", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";", "const", "SDValue", "Ops0", "[", "]", "=", "{"], "ground_truth": ["DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", ">>", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";"], "File": "SIISelLowering136", "Func": "wrapAddr64Rsrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54056, "Length": 104, "Cover_Rate": 0.4792626728110599} {"Template_token": ["", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "Info", ".", "memVT", "==", "", ")", "{", "Info", ".", "memVT", "=", "memVTFromAggregate", "(", "CI", ".", "getType", "(", ")", ")", ";", "}", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "}", "else", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "WriteOnly", ")", ")", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "}", "else", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "}", "return", "true", ";", "}", "switch", "(", "IntrID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["Info", ".", "opc", "=", "", ";"], "File": "SIISelLowering138", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54057, "Length": 176, "Cover_Rate": 0.3562753036437247} {"Template_token": ["", "if", "(", "Unpacked", ")", "{", "EVT", "IntLoadVT", "=", "LoadVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntLoadVT", ",", "Result", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LoadVT", ",", "Trunc", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering139", "Func": "adjustLoadValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54061, "Length": 45, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "EVT", "IntLoadVT", "=", "LoadVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntLoadVT", ",", "Result", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LoadVT", ",", "Trunc", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LoadVT", ",", "Result", ")", ";"], "File": "SIISelLowering139", "Func": "adjustLoadValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54062, "Length": 54, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "if", "(", "const", "", "*", "RsrcIntr", "=", "", "(", "IntrID", ")", ")", "{", "AttributeList", "Attr", "=", "", "(", "CI", ".", "getContext", "(", ")", ",", "(", "", ")", "IntrID", ")", ";", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "ReadNone", ")", ")", "return", "false", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "RsrcIntr", "->", "IsImage", ")", "{", "Info", ".", "ptrVal", "=", "MFI", "->", "getImagePSV", "(", "*", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "RsrcIntr", "->", "RsrcArg", ")", ")", ";", "Info", ".", "align", "=", "", ";", "}", "else", "{", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "RsrcIntr", "->", "RsrcArg", ")", ")", ";", "}", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MODereferenceable", ";", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "ReadOnly", ")", ")", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";"], "ground_truth": ["Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";"], "File": "SIISelLowering139", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54063, "Length": 185, "Cover_Rate": 0.4048140043763676} {"Template_token": ["", "}", "else", "{", "EVT", "IntStoreVT", "=", "StoreVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "EVT", "EquivStoreVT", "=", "(", "StoreVT", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EquivStoreVT", ",", "IntVData", ")", ";"], "File": "SIISelLowering139", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54064, "Length": 55, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "REGION_ADDRESS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering139", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54065, "Length": 108, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";"], "File": "SIISelLowering139", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54066, "Length": 113, "Cover_Rate": 0.3304093567251462} {"Template_token": ["", "switch", "(", "IID", ")", "{", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "VTList", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "", ")", ";", "return", "adjustLoadValueType", "(", "Res", ",", "LoadVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "}", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "VTList", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "", ")", ";", "return", "adjustLoadValueType", "(", "Res", ",", "LoadVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "unsigned", "Opc", "=", "getImageOpcode", "(", "IID", ")", ";", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "", ")", ";", "return", "adjustLoadValueType", "(", "Res", ",", "LoadVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering139", "Func": "lowerIntrinsicWChain_IllegalReturnType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54067, "Length": 457, "Cover_Rate": 0.4080357142857143} {"Template_token": ["", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "EquivLoadVT", ",", "", ")", ";", "SDValue", "Res", ";", "SDLoc", "DL", "(", "Op", ")", ";", "MemSDNode", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IID", ")", "{", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "VTList", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "", ")", ";", "return", "adjustLoadValueType", "(", "Res", ",", "LoadVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "}", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "VTList", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "", ")", ";", "return", "adjustLoadValueType", "(", "Res", ",", "LoadVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "unsigned", "Opc", "=", "getImageOpcode", "(", "IID", ")", ";", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "", ")", ";", "return", "adjustLoadValueType", "(", "Res", ",", "LoadVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "}", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering139", "Func": "lowerIntrinsicWChain_IllegalReturnType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54068, "Length": 429, "Cover_Rate": 0.3830357142857143} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerKernargMemParameter", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "EVT", "MemVT", ",", "const", "SDLoc", "&", "SL", ",", "SDValue", "Chain", ",", "uint64_t", "Offset", ",", "bool", "Signed", ",", "const", "", "*", "Arg", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "Type", "*", "Ty", "=", "MemVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";"], "ground_truth": ["MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "File": "SIISelLowering139", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54071, "Length": 89, "Cover_Rate": 0.48633879781420764} {"Template_token": ["", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";"], "ground_truth": ["SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "SIISelLowering139", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54072, "Length": 78, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "EVT", "VT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "VT", "==", "", ")", "{", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "", ")", ";", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AS", ",", "Store", "->", "getAlignment", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AMDGPUA", ".", "PRIVATE_ADDRESS", ":", "AMDGPUA", ".", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering139", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54074, "Length": 298, "Cover_Rate": 0.7163461538461539} {"Template_token": ["", "case", "", ":", "return", "performSubCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "performAddCarrySubCarryCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFAddCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFSubCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSetCCCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", ">=", "AfterLegalizeDAG", "&&", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "return", "performMinMaxCombine", "(", "N", ",", "DCI", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performCvtPkRTZCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "EltVT", "==", "", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Ext", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering139", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54075, "Length": 484, "Cover_Rate": 0.6855524079320113} {"Template_token": ["", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}", "}", "else", "break", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", "=", "{", "Src0", ",", "Src1", ",", "Src2", "}", ";", "for", "(", "unsigned", "I", "=", "", ",", "N", "=", "Node", "->", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "I", ")", ")", ";", "Ops", ".", "push_back", "(", "ImpDef", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "SIISelLowering139", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54076, "Length": 303, "Cover_Rate": 0.6659340659340659} {"Template_token": ["", "return", ";", "}", "case", "", ":", "{", "if", "(", "SDValue", "Res", "=", "lowerEXTRACT_VECTOR_ELT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";", "return", ";", "}", "case", "", ":", "{", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IID", ")", "{", "case", "", ":", "{", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cvt", ")", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "Opcode", ";", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "Opcode", "=", "", ";", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cvt", ")", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "", ":", "{", "SDValue", "Chain", ";", "if", "(", "SDValue", "Res", "=", "lowerIntrinsicWChain_IllegalReturnType", "(", "SDValue", "(", "N", ",", "", ")", ",", "Chain", ",", "DAG", ")", ")", "{", "Results", ".", "push_back", "(", "Res", ")", ";", "Results", ".", "push_back", "(", "Chain", ")", ";", "return", ";", "}", "break", ";", "}", "case", "", ":", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";"], "ground_truth": ["SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering139", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54077, "Length": 357, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsMisalignedMemoryAccessesImpl", "(", "unsigned", "Size", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "bool", "AlignedBy4", "=", "(", "Align", "%", "", "==", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", "&&", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", ")", "{", "bool", "AlignedBy4", "=", "Align", ">=", "", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccess", "(", ")", ")", "{", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "(", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "?", "Align", ">=", "", ":", "Align", "!=", "", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering140", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54079, "Length": 160, "Cover_Rate": 0.8465608465608465} {"Template_token": ["", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccess", "(", ")", ")", "{", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "(", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "?", "Align", ">=", "", ":", "Align", "!=", "", ";", "}", "return", "true", ";", "}", "if", "(", "Size", "<", "", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "ground_truth": ["return", "Size", ">=", "", "&&", "Align", ">=", "", ";"], "File": "SIISelLowering140", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54080, "Length": 84, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "MaskPopVT", ".", "isVector", "(", ")", ")", "{", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MaskPopVT", ",", "SDValue", "(", "Result", ",", "", ")", ",", "ZeroIdx", ")", ";", "}", "else", "{", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MaskPopVT", ",", "SDValue", "(", "Result", ",", "", ")", ",", "ZeroIdx", ")", ";", "}", "TexFail", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SDValue", "(", "Result", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskPopDwords", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "DataDwordVT", ".", "isVector", "(", ")", ")", "Data", "=", "padEltsToUndef", "(", "DAG", ",", "DL", ",", "DataDwordVT", ",", "Data", ",", "NumDataDwords", "-", "MaskPopDwords", ")", ";", "if", "(", "IsD16", ")", "Data", "=", "adjustLoadValueTypeImpl", "(", "Data", ",", "ReqRetVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "if", "(", "!", "ReqRetVT", ".", "isVector", "(", ")", ")", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ReqRetVT", ".", "changeTypeToInteger", "(", ")", ",", "Data", ")", ";", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ReqRetVT", ",", "Data", ")", ";"], "ground_truth": ["if", "(", "TexFail", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Data", ",", "TexFail", ",", "SDValue", "(", "Result", ",", "", ")", "}", ",", "DL", ")", ";"], "File": "SIISelLowering140", "Func": "constructRetValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54081, "Length": 201, "Cover_Rate": 0.45681818181818185} {"Template_token": ["", "switch", "(", "Constraint", "[", "", "]", ")", "{", "default", ":", "break", ";", "case", "'s'", ":", "case", "'v'", ":", "case", "'a'", ":", "return", "C_RegisterClass", ";", "case", "'A'", ":", "return", "C_Other", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering140", "Func": "getConstraintType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54083, "Length": 32, "Cover_Rate": 0.5} {"Template_token": ["", "case", "'a'", ":", "return", "C_RegisterClass", ";", "case", "'A'", ":", "return", "C_Other", ";", "}", "}"], "ground_truth": ["return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "File": "SIISelLowering140", "Func": "getConstraintType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54084, "Length": 22, "Cover_Rate": 0.34375} {"Template_token": ["", "assert", "(", "UserSGPR", "!=", "", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "SDValue", "Ptr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "QueuePtr", ",", "StructOffset", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "return", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "QueuePtr", ".", "getValue", "(", "", ")", ",", "Ptr", ",", "PtrInfo", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering140", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54085, "Length": 96, "Cover_Rate": 0.3028391167192429} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "OFFSET_SRC_SHARED_BASE", ":", "", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "?", "", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "", "::", "ID_MEM_BASES", "<<", "", "::", "ID_SHIFT_", "|", "Offset", "<<", "", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "", "::", "WIDTH_M1_SHIFT_", ";", "SDValue", "EncodingImm", "=", "DAG", ".", "getTargetConstant", "(", "Encoding", ",", "DL", ",", "", ")", ";", "SDValue", "ApertureReg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "EncodingImm", ")", ",", "", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getTargetConstant", "(", "WidthM1", "+", "", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "ApertureReg", ",", "ShiftAmount", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";"], "ground_truth": ["uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";"], "File": "SIISelLowering140", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54086, "Length": 203, "Cover_Rate": 0.6403785488958991} {"Template_token": ["", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Vol", "||", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getGWSPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "Info", ".", "memVT", "=", "", ";", "Info", ".", "size", "=", "", ";", "Info", ".", "align", "=", "Align", "(", "", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "if", "(", "IntrID", "==", "", ")", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering140", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54087, "Length": 324, "Cover_Rate": 0.3025210084033613} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Op", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "!=", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "supportsMinMaxDenormModes", "(", ")", "||", "denormalsEnabledForType", "(", "DAG", ",", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "true", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Op", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "I", ")", ",", "MaxDepth", "-", "", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "case", "", ":", "{", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", ";", "}", "case", "", ":", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "SrcOp", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isCanonicalized", "(", "DAG", ",", "SrcOp", ",", "MaxDepth", "-", "", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", ";", "}", "case", "", ":", "{", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", ";", "}", "case", "", ":", "return", "false", ";", "case", "", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "", "&&", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "TruncSrc", "=", "Src", ".", "getOperand", "(", "", ")", ";", "if", "(", "TruncSrc", ".", "getValueType", "(", ")", "==", "", "&&", "TruncSrc", ".", "getOpcode", "(", ")", "==", "", "&&", "TruncSrc", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "{", "return", "isCanonicalized", "(", "DAG", ",", "TruncSrc", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", ";", "}", "}", "return", "false", ";", "}", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering140", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54088, "Length": 513, "Cover_Rate": 0.608540925266904} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "{", "return", "Subtarget", "->", "hasMadF16", "(", ")", "&&", "!", "hasFP64FP16Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering140", "Func": "isFMADLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54089, "Length": 25, "Cover_Rate": 0.3246753246753247} {"Template_token": ["", "void", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["if", "(", "Constraint", ".", "length", "(", ")", "==", "", "&&", "Constraint", "[", "", "]", "==", "'A'", ")", "{"], "File": "SIISelLowering140", "Func": "LowerAsmOperandForConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54090, "Length": 47, "Cover_Rate": 0.6351351351351351} {"Template_token": ["", "if", "(", "Size", ">", "", ")", "return", ";", "uint64_t", "Val", ";", "bool", "IsConst", "=", "false", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "IsConst", "=", "true", ";", "}", "else", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "Val", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";", "IsConst", "=", "true", ";", "}", "else", "if", "(", "BuildVectorSDNode", "*", "V", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "Size", "!=", "", "||", "Op", ".", "getNumOperands", "(", ")", "!=", "", ")", "return", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "Op", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "V", "->", "getConstantSplatNode", "(", ")", ")", "{", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "IsConst", "=", "true", ";", "}", "else", "if", "(", "ConstantFPSDNode", "*", "C", "=", "V", "->", "getConstantFPSplatNode", "(", ")", ")", "{"], "ground_truth": ["Val", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";"], "File": "SIISelLowering140", "Func": "LowerAsmOperandForConstraintA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54091, "Length": 195, "Cover_Rate": 0.5524079320113314} {"Template_token": ["", "}", "else", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "Val", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";", "IsConst", "=", "true", ";", "}", "else", "if", "(", "BuildVectorSDNode", "*", "V", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "Size", "!=", "", "||", "Op", ".", "getNumOperands", "(", ")", "!=", "", ")", "return", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "Op", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "V", "->", "getConstantSplatNode", "(", ")", ")", "{", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "IsConst", "=", "true", ";", "}", "else", "if", "(", "ConstantFPSDNode", "*", "C", "=", "V", "->", "getConstantFPSplatNode", "(", ")", ")", "{", "Val", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";", "IsConst", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering140", "Func": "LowerAsmOperandForConstraintA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54092, "Length": 158, "Cover_Rate": 0.4475920679886686} {"Template_token": ["", "if", "(", "(", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "||", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "REGION_ADDRESS", "||", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "return", "TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "GSD", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "LOCAL_ADDRESS", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "GSD", "->", "getOffset", "(", ")", ",", "InstrInfo", "::", "MO_ABS32_LO", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "GA", ")", ";", "}", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "", ",", "PtrVT", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "File": "SIISelLowering140", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54095, "Length": 224, "Cover_Rate": 0.6646884272997032} {"Template_token": ["", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerDEBUGTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "splitUnaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "lowerFMINNUM_FMAXNUM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "splitTernaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "splitBinaryVectorOp", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering140", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54099, "Length": 229, "Cover_Rate": 0.44294003868471954} {"Template_token": ["", "NumLoads", "=", "NumElts", "/", "", ";", "LoadVT", "=", "", "(", "LoadVT", ".", "getScalarType", "(", ")", ",", "", ")", ";", "}", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "{", "LoadVT", ",", "", "}", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getEntryNode", "(", ")", ",", "Rsrc", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "{", "}", ",", "{", "}", ",", "{", "}", ",", "CachePolicy", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "}", ";", "setBufferOffsets", "(", "Offset", ",", "DAG", ",", "&", "Ops", "[", "", "]", ",", "NumLoads", ">", "", "?", "", "*", "NumLoads", ":", "", ")", ";", "uint64_t", "InstOffset", "=", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "", "]", ")", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "Ops", "[", "", "]", "=", "DAG", ".", "getTargetConstant", "(", "InstOffset", "+", "", "*", "i", ",", "DL", ",", "", ")", ";", "Loads", ".", "push_back", "(", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "VTList", ",", "Ops", ",", "LoadVT", ",", "MMO", ",", "DAG", ")", ")", ";", "}"], "ground_truth": ["if", "(", "NumElts", "==", "", "||", "NumElts", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Loads", ")", ";"], "File": "SIISelLowering140", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54100, "Length": 206, "Cover_Rate": 0.3665480427046263} {"Template_token": ["", "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "Store", "->", "getAlignment", "(", ")", "<", "VT", ".", "getStoreSize", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "!", "Subtarget", "->", "hasMultiDwordFlatScratchAddressing", "(", ")", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", "||", "NumElements", "==", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "useDS128", "(", ")", "&&", "Store", "->", "getAlignment", "(", ")", ">=", "", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "", "&&", "NumElements", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "Subtarget", "->", "hasUsableDSOffset", "(", ")", "&&", "NumElements", "==", "", "&&", "VT", ".", "getStoreSize", "(", ")", "==", "", "&&", "Store", "->", "getAlignment", "(", ")", "<", "", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering140", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54101, "Length": 414, "Cover_Rate": 0.7680890538033395} {"Template_token": ["", "if", "(", "IncomingArgX", "&&", "!", "IncomingArgX", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDX", ")", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgX", ")", ";", "if", "(", "IncomingArgY", "&&", "!", "IncomingArgY", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDY", ")", "{", "SDValue", "Y", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgY", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Y", ",", "DAG", ".", "getShiftAmountConstant", "(", "", ",", "", ",", "SL", ")", ")", ";", "InputReg", "=", "InputReg", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InputReg", ",", "Y", ")", ":", "Y", ";", "}", "if", "(", "IncomingArgZ", "&&", "!", "IncomingArgZ", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDZ", ")", "{", "SDValue", "Z", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgZ", ")", ";", "Z", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Z", ",", "DAG", ".", "getShiftAmountConstant", "(", "", ",", "", ",", "SL", ")", ")", ";", "InputReg", "=", "InputReg", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InputReg", ",", "Z", ")", ":", "Z", ";", "}", "if", "(", "!", "InputReg", ".", "getNode", "(", ")", ")", "{", "ArgDescriptor", "IncomingArg", "=", "ArgDescriptor", "::", "createArg", "(", "IncomingArgX", "?", "*", "IncomingArgX", ":", "IncomingArgY", "?", "*", "IncomingArgY", ":", "*", "IncomingArgZ", ",", "~", "", ")", ";", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "IncomingArg", ")", ";", "}", "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "RegsToPass", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "CCInfo", ".", "AllocateReg", "(", "OutgoingArg", "->", "getRegister", "(", ")", ")", ";", "}", "else", "{", "unsigned", "SpecialArgOffset", "=", "CCInfo", ".", "AllocateStack", "(", "", ",", "", ")", ";", "SDValue", "ArgStore", "=", "storeStackInputValue", "(", "DAG", ",", "DL", ",", "Chain", ",", "InputReg", ",", "SpecialArgOffset", ")", ";", "MemOpChains", ".", "push_back", "(", "ArgStore", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering140", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54103, "Length": 323, "Cover_Rate": 0.36049107142857145} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSignExtendInRegCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performRcpCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performCvtPkRTZCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClampCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "EltVT", "==", "", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Ext", ")", ";", "}", "break", ";", "}", "case", "", ":", "return", "performExtractVectorEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performInsertVectorEltCombine", "(", "N", ",", "DCI", ")", ";", "}", "return", "TargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering140", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54104, "Length": 429, "Cover_Rate": 0.5492957746478874} {"Template_token": ["", "SDValue", "IC", "=", "DAG", ".", "getVectorIdxConstant", "(", "I", ",", "SL", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ",", "IC", ")", ";", "if", "(", "I", "==", "", ")", "V", "=", "Elt", ";", "else", "V", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IC", ",", "Elt", ",", "V", ",", "", ")", ";", "}", "return", "V", ";", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "isa", "<", "MemSDNode", ">", "(", "Vec", ")", "&&", "EltSize", "<=", "", "&&", "EltVT", ".", "isByteSized", "(", ")", "&&", "VecSize", ">", "", "&&", "VecSize", "%", "", "==", "", "&&", "Idx", ")", "{", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VecVT", ")", ";", "unsigned", "BitIndex", "=", "Idx", "->", "getZExtValue", "(", ")", "*", "EltSize", ";", "unsigned", "EltIdx", "=", "BitIndex", "/", "", ";", "unsigned", "LeftoverBitIdx", "=", "BitIndex", "%", "", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cast", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "Vec", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cast", ".", "getNode", "(", ")", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cast", ",", "DAG", ".", "getConstant", "(", "EltIdx", ",", "SL", ",", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt", ".", "getNode", "(", ")", ")", ";", "SDValue", "Srl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "LeftoverBitIdx", ",", "SL", ",", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Srl", ".", "getNode", "(", ")", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ".", "changeTypeToInteger", "(", ")", ",", "Srl", ")", ";", "DCI", ".", "AddToWorklist", "(", "Trunc", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Trunc", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering140", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54105, "Length": 324, "Cover_Rate": 0.41116751269035534} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Ins", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "IdxVT", "=", "Idx", ".", "getValueType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "SDValue", "IC", "=", "DAG", ".", "getConstant", "(", "I", ",", "SL", ",", "IdxVT", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ",", "IC", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IC", ",", "Ins", ",", "Elt", ",", "", ")", ";", "Ops", ".", "push_back", "(", "V", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getBuildVector", "(", "VecVT", ",", "SL", ",", "Ops", ")", ";"], "File": "SIISelLowering140", "Func": "performInsertVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54106, "Length": 128, "Cover_Rate": 0.6183574879227053} {"Template_token": ["", "unsigned", "NumElem", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VecSize", "<=", "", "&&", "EltSize", "<", "", ")", "return", "false", ";", "if", "(", "EltSize", "<", "", ")", "return", "true", ";", "if", "(", "Idx", "->", "isDivergent", "(", ")", ")", "return", "true", ";"], "ground_truth": ["unsigned", "NumInsts", "=", "NumElem", "+", "(", "(", "EltSize", "+", "", ")", "/", "", ")", "*", "NumElem", ";"], "File": "SIISelLowering140", "Func": "shouldExpandVectorDynExt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54107, "Length": 59, "Cover_Rate": 0.39072847682119205} {"Template_token": ["", "assert", "(", "Offset", "==", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "Dst", ")", ".", "add", "(", "*", "SrcVec", ")", ".", "add", "(", "*", "Val", ")", ".", "addImm", "(", "SubReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "false", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "add", "(", "*", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "TII", "->", "get", "(", "getMOVRELDPseudo", "(", "TRI", ",", "VecRC", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ")", ".", "add", "(", "*", "Val", ")", ".", "addImm", "(", "SubReg", "-", "", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "Val", "->", "isReg", "(", ")", ")", "MRI", ".", "clearKillFlags", "(", "Val", "->", "getReg", "(", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "SrcVec", "->", "getReg", "(", ")", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "false", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";"], "ground_truth": ["if", "(", "UseGPRIdxMode", ")", "{"], "File": "SIISelLowering141", "Func": "emitIndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54108, "Length": 337, "Cover_Rate": 0.45234899328859063} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src", ")", "->", "getReg", "(", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcReg", ",", "Offset", ")", ";", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", "EnableVGPRIndexMode", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "Register", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "InitReg", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering141", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54109, "Length": 503, "Cover_Rate": 0.9046762589928058} {"Template_token": ["", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcReg", ",", "Offset", ")", ";", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", "EnableVGPRIndexMode", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "Register", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "InitReg", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";"], "ground_truth": ["if", "(", "UseGPRIdxMode", ")", "{"], "File": "SIISelLowering141", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54110, "Length": 291, "Cover_Rate": 0.5233812949640287} {"Template_token": ["", "int", "DPDenormModeDefault", "=", "ST", "->", "hasFP64Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";", "int", "Mode", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault", "<<", "", ")", ";", "return", "DAG", ".", "getTargetConstant", "(", "Mode", ",", "SL", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering141", "Func": "getSPDenormModeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54111, "Length": 37, "Cover_Rate": 0.5068493150684932} {"Template_token": ["", "int", "DPDenormModeDefault", "=", "ST", "->", "hasFP64Denormals", "(", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";", "int", "Mode", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault", "<<", "", ")", ";"], "ground_truth": ["return", "DAG", ".", "getTargetConstant", "(", "Mode", ",", "SL", ",", "", ")", ";"], "File": "SIISelLowering141", "Func": "getSPDenormModeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54112, "Length": 36, "Cover_Rate": 0.4931506849315068} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ")", "return", "true", ";", "else", "if", "(", "!", "", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "const", "Value", "*", "V", "=", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ";", "if", "(", "V", ")", "return", "KDA", "->", "isDivergent", "(", "V", ")", ";", "assert", "(", "Reg", "==", "FLI", "->", "DemoteRegister", "||", "isCopyFromRegOfInlineAsm", "(", "N", ")", ")", ";", "return", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "}", "break", ";", "case", "", ":", "{", "const", "LoadSDNode", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "L", "->", "getAddressSpace", "(", ")", ";", "return", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ";", "}", "break", ";", "case", "", ":", "return", "true", ";"], "ground_truth": ["break", ";"], "File": "SIISelLowering141", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54113, "Length": 204, "Cover_Rate": 0.555858310626703} {"Template_token": ["", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "SDVTList", "ScaleVT", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "DenominatorScaled", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "RHS", ",", "RHS", ",", "LHS", ")", ";", "SDValue", "NumeratorScaled", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ScaleVT", ",", "LHS", ",", "RHS", ",", "LHS", ")", ";", "SDValue", "ApproxRcp", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DenominatorScaled", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "DenominatorScaled", ")", ";", "const", "unsigned", "Denorm32Reg", "=", "", "::", "ID_MODE", "|", "(", "", "<<", "", "::", "OFFSET_SHIFT_", ")", "|", "(", "", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", ";", "const", "SDValue", "BitField", "=", "DAG", ".", "getTargetConstant", "(", "Denorm32Reg", ",", "SL", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "{", "SDVTList", "BindParamVTs", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "EnableDenorm", ";", "if", "(", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "const", "SDValue", "EnableDenormValue", "=", "getSPDenormModeValue", "(", "FP_DENORM_FLUSH_NONE", ",", "DAG", ",", "SL", ",", "Subtarget", ")", ";", "EnableDenorm", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "BindParamVTs", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "EnableDenormValue", ")", ";", "}", "else", "{", "const", "SDValue", "EnableDenormValue", "=", "DAG", ".", "getConstant", "(", "FP_DENORM_FLUSH_NONE", ",", "SL", ",", "", ")", ";", "EnableDenorm", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "BindParamVTs", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "EnableDenormValue", ",", "BitField", ")", ";", "}", "SDValue", "Ops", "[", "", "]", "=", "{"], "ground_truth": ["NegDivScale0", ",", "EnableDenorm", ".", "getValue", "(", "", ")", ",", "EnableDenorm", ".", "getValue", "(", "", ")", "}", ";"], "File": "SIISelLowering141", "Func": "LowerFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54114, "Length": 274, "Cover_Rate": 0.36533333333333334} {"Template_token": ["", "SDNode", "*", "TargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";"], "File": "SIISelLowering143", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54117, "Length": 29, "Cover_Rate": 0.3020833333333333} {"Template_token": ["", "unsigned", "Opcode", "=", "Node", "->", "getMachineOpcode", "(", ")", ";", "if", "(", "TII", "->", "isMIMG", "(", "Opcode", ")", "&&", "!", "TII", "->", "get", "(", "Opcode", ")", ".", "mayStore", "(", ")", ")", "adjustWritemask", "(", "Node", ",", "DAG", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "legalizeTargetIndependentNode", "(", "Node", ",", "DAG", ")", ";"], "ground_truth": ["return", "Node", ";"], "File": "SIISelLowering143", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54118, "Length": 58, "Cover_Rate": 0.6041666666666666} {"Template_token": ["", "Lane", "=", "SubIdx2Lane", "(", "I", "->", "getConstantOperandVal", "(", "", ")", ")", ";", "unsigned", "Comp", ";", "for", "(", "unsigned", "i", "=", "", ",", "Dmask", "=", "OldDmask", ";", "i", "<=", "Lane", ";", "i", "++", ")", "{", "Comp", "=", "countTrailingZeros", "(", "Dmask", ")", ";", "Dmask", "&=", "~", "(", "", "<<", "Comp", ")", ";", "}", "if", "(", "Users", "[", "Lane", "]", ")", "return", "Node", ";", "Users", "[", "Lane", "]", "=", "*", "I", ";", "NewDmask", "|=", "", "<<", "Comp", ";", "}", "if", "(", "NewDmask", "==", "OldDmask", ")", "return", "Node", ";", "unsigned", "BitsSet", "=", "countPopulation", "(", "NewDmask", ")", ";", "int", "NewOpcode", "=", "", "(", "Node", "->", "getMachineOpcode", "(", ")", ",", "BitsSet", ")", ";", "assert", "(", "NewOpcode", "!=", "-", "", "&&", "NewOpcode", "!=", "static_cast", "<", "int", ">", "(", "Node", "->", "getMachineOpcode", "(", ")", ")", "&&", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Node", "->", "op_begin", "(", ")", ",", "Node", "->", "op_begin", "(", ")", "+", "DmaskIdx", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "NewDmask", ",", "SDLoc", "(", "Node", ")", ",", "", ")", ")", ";", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Node", "->", "op_begin", "(", ")", "+", "DmaskIdx", "+", "", ",", "Node", "->", "op_end", "(", ")", ")", ";", "MVT", "SVT", "=", "Node", "->", "getValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "ResultVT", "=", "BitsSet", "==", "", "?", "SVT", ":", "", "(", "SVT", ",", "BitsSet", "==", "", "?", "", ":", "BitsSet", ")", ";", "SDVTList", "NewVTList", "=", "HasChain", "?", "DAG", ".", "getVTList", "(", "ResultVT", ",", "", ")", ":", "DAG", ".", "getVTList", "(", "ResultVT", ")", ";", "MachineSDNode", "*", "NewNode", "=", "DAG", ".", "getMachineNode", "(", "NewOpcode", ",", "SDLoc", "(", "Node", ")", ",", "NewVTList", ",", "Ops", ")", ";", "if", "(", "HasChain", ")", "{", "DAG", ".", "setNodeMemRefs", "(", "NewNode", ",", "Node", "->", "memoperands", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Node", ",", "", ")", ",", "SDValue", "(", "NewNode", ",", "", ")", ")", ";", "}", "if", "(", "BitsSet", "==", "", ")", "{", "assert", "(", "Node", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", ";", "SDNode", "*", "Copy", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "COPY", ",", "SDLoc", "(", "Node", ")", ",", "Users", "[", "Lane", "]", "->", "getValueType", "(", "", ")", ",", "SDValue", "(", "NewNode", ",", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Users", "[", "Lane", "]", ",", "Copy", ")", ";", "return", "nullptr", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "Idx", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "SDNode", "*", "User", "=", "Users", "[", "i", "]", ";", "if", "(", "!", "User", ")", "continue", ";", "SDValue", "Op", "=", "DAG", ".", "getTargetConstant", "(", "Idx", ",", "SDLoc", "(", "User", ")", ",", "", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "User", ",", "SDValue", "(", "NewNode", ",", "", ")", ",", "Op", ")", ";", "switch", "(", "Idx", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "SIISelLowering144", "Func": "adjustWritemask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54119, "Length": 476, "Cover_Rate": 0.6449864498644986} {"Template_token": ["", "else", "if", "(", "!", "", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "}", "return", "!", "KDA", "||", "KDA", "->", "isDivergent", "(", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ")", ";", "}", "}", "break", ";", "case", "", ":", "{", "const", "LoadSDNode", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "L", "->", "getAddressSpace", "(", ")", ";", "return", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ";", "}", "break", ";", "case", "", ":", "return", "true", ";", "break", ";", "case", "", ":", "{", "}", "return", "", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "", ":", "return", "", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering144", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54120, "Length": 151, "Cover_Rate": 0.40700808625336926} {"Template_token": ["", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "R", ")", "{", "const", "MachineFunction", "*", "MF", "=", "FLI", "->", "MF", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "TRI", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "return", "true", ";", "else", "if", "(", "!", "", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "}", "return", "!", "KDA", "||", "KDA", "->", "isDivergent", "(", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering144", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54121, "Length": 159, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerSTORE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "VT", "==", "", ")", "{", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "", ")", ";", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AS", ",", "Store", "->", "getAlignment", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering144", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54125, "Length": 337, "Cover_Rate": 0.8120481927710843} {"Template_token": ["", "case", "", ":", "{", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "SDValue", "Elt1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt0", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt1", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "EltVT", ",", "Elt0", ",", "Elt1", ",", "Vec", "->", "getFlags", "(", ")", ")", ";", "}", "}", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "auto", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "isa", "<", "MemSDNode", ">", "(", "Vec", ")", "&&", "EltSize", "<=", "", "&&", "EltVT", ".", "isByteSized", "(", ")", "&&", "VecSize", ">", "", "&&", "VecSize", "%", "", "==", "", "&&", "Idx", ")", "{", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VecVT", ")", ";", "unsigned", "BitIndex", "=", "Idx", "->", "getZExtValue", "(", ")", "*", "EltSize", ";", "unsigned", "EltIdx", "=", "BitIndex", "/", "", ";", "unsigned", "LeftoverBitIdx", "=", "BitIndex", "%", "", ";", "SDLoc", "SL", "(", "N", ")", ";"], "ground_truth": ["SDValue", "Cast", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "Vec", ")", ";"], "File": "SIISelLowering144", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54126, "Length": 241, "Cover_Rate": 0.3640483383685801} {"Template_token": ["", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "isConstOrConstSplatFP", "(", "N0", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "return", "getCanonicalConstantFP", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "CFP", "->", "getValueAPF", "(", ")", ")", ";", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", "==", "", "&&", "isTypeLegal", "(", "", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "NewElts", "[", "", "]", ";", "SDValue", "Lo", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Hi", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Lo", ".", "getValueType", "(", ")", ";", "if", "(", "vectorEltWillFoldAway", "(", "Lo", ")", "||", "vectorEltWillFoldAway", "(", "Hi", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "", ";", "++", "I", ")", "{", "SDValue", "Op", "=", "N0", ".", "getOperand", "(", "I", ")", ";", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "NewElts", "[", "I", "]", "=", "getCanonicalConstantFP", "(", "DAG", ",", "SL", ",", "EltVT", ",", "CFP", "->", "getValueAPF", "(", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "{"], "File": "SIISelLowering144", "Func": "performFCanonicalizeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54127, "Length": 187, "Cover_Rate": 0.425} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "N0", ".", "isUndef", "(", ")", ")", "{", "APFloat", "QNaN", "=", "APFloat", "::", "getQNaN", "(", "SelectionDAG", "::", "EVTToAPFloatSemantics", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getConstantFP", "(", "QNaN", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "isConstOrConstSplatFP", "(", "N0", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "return", "getCanonicalConstantFP", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "CFP", "->", "getValueAPF", "(", ")", ")", ";", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", "==", "", "&&", "isTypeLegal", "(", "", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "NewElts", "[", "", "]", ";", "SDValue", "Lo", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Hi", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Lo", ".", "getValueType", "(", ")", ";", "if", "(", "vectorEltWillFoldAway", "(", "Lo", ")", "||", "vectorEltWillFoldAway", "(", "Hi", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "", ";", "++", "I", ")", "{", "SDValue", "Op", "=", "N0", ".", "getOperand", "(", "I", ")", ";"], "ground_truth": ["if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{"], "File": "SIISelLowering144", "Func": "performFCanonicalizeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54128, "Length": 224, "Cover_Rate": 0.509090909090909} {"Template_token": ["", "if", "(", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "CombinedOffset", ")", ")", "{", "uint32_t", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "if", "(", "", "(", "Imm", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ")", ")", "{", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "SOffset", ",", "DL", ",", "", ")", ";", "Offsets", "[", "", "]", "=", "DAG", ".", "getConstant", "(", "ImmOffset", ",", "DL", ",", "", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering144", "Func": "setBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54129, "Length": 94, "Cover_Rate": 0.32752613240418116} {"Template_token": ["", "ConstantSDNode", "*", "C1", "=", "nullptr", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "(", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "", ")", ")", ")", ")", "N0", "=", "N0", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "(", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ")", ")", ")", "N0", "=", "SDValue", "(", ")", ";", "if", "(", "C1", ")", "{", "unsigned", "ImmOffset", "=", "C1", "->", "getZExtValue", "(", ")", ";", "unsigned", "Overflow", "=", "ImmOffset", "&", "~", "MaxImm", ";"], "ground_truth": ["ImmOffset", "-=", "Overflow", ";"], "File": "SIISelLowering144", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54131, "Length": 93, "Cover_Rate": 0.31313131313131315} {"Template_token": ["", "auto", "OverflowVal", "=", "DAG", ".", "getConstant", "(", "Overflow", ",", "DL", ",", "", ")", ";", "if", "(", "!", "N0", ")", "N0", "=", "OverflowVal", ";", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "N0", ",", "OverflowVal", "}", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ops", ")", ";", "}", "}", "}", "if", "(", "!", "N0", ")", "N0", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "if", "(", "!", "C1", ")", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "{", "N0", ",", "SDValue", "(", "C1", ",", "", ")", "}", ";"], "ground_truth": ["}"], "File": "SIISelLowering144", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54132, "Length": 109, "Cover_Rate": 0.367003367003367} {"Template_token": ["", "case", "", ":", "{", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "return", "performMinMaxCombine", "(", "N", ",", "DCI", ")", ";", "break", ";", "}", "case", "", ":", "return", "performFMACombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "if", "(", "SDValue", "Widended", "=", "widenLoad", "(", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ",", "DCI", ")", ")", "return", "Widended", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performRcpCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performCvtPkRTZCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClampCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Src", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "EltVT", "==", "", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";"], "File": "SIISelLowering147", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54134, "Length": 424, "Cover_Rate": 0.5586297760210803} {"Template_token": ["", "case", "", ":", "return", "performAddCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSubCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "performAddCarrySubCarryCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFAddCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFSubCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performSetCCCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "return", "performMinMaxCombine", "(", "N", ",", "DCI", ")", ";", "break", ";", "}", "case", "", ":", "return", "performFMACombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "if", "(", "SDValue", "Widended", "=", "widenLoad", "(", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ",", "DCI", ")", ")", "return", "Widended", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":"], "ground_truth": ["return", "performXorCombine", "(", "N", ",", "DCI", ")", ";"], "File": "SIISelLowering147", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54135, "Length": 284, "Cover_Rate": 0.37417654808959155} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "SDValue", "Elt1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt0", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt1", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "EltVT", ",", "Elt0", ",", "Elt1", ",", "Vec", "->", "getFlags", "(", ")", ")", ";", "}", "}", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "auto", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "isa", "<", "MemSDNode", ">", "(", "Vec", ")", "&&", "EltSize", "<=", "", "&&", "EltVT", ".", "isByteSized", "(", ")", "&&", "VecSize", ">", "", "&&", "VecSize", "%", "", "==", "", "&&", "Idx", ")", "{", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VecVT", ")", ";", "unsigned", "BitIndex", "=", "Idx", "->", "getZExtValue", "(", ")", "*", "EltSize", ";", "unsigned", "EltIdx", "=", "BitIndex", "/", "", ";"], "ground_truth": ["unsigned", "LeftoverBitIdx", "=", "BitIndex", "%", "", ";"], "File": "SIISelLowering147", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54136, "Length": 228, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "SDValue", "Elt1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt0", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt1", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "EltVT", ",", "Elt0", ",", "Elt1", ",", "Vec", "->", "getFlags", "(", ")", ")", ";", "}", "}", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "auto", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "isa", "<", "MemSDNode", ">", "(", "Vec", ")", "&&", "EltSize", "<=", "", "&&", "EltVT", ".", "isByteSized", "(", ")", "&&", "VecSize", ">", "", "&&", "VecSize", "%", "", "==", "", "&&", "Idx", ")", "{"], "ground_truth": ["EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VecVT", ")", ";"], "File": "SIISelLowering147", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54137, "Length": 209, "Cover_Rate": 0.31101190476190477} {"Template_token": ["", "}", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "}", "else", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "WriteOnly", ")", ")", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "}", "else", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "}", "return", "true", ";", "}", "switch", "(", "IntrID", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", "=", "", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", "=", "", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getGWSPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["Info", ".", "memVT", "=", "", ";"], "File": "SIISelLowering149", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54140, "Length": 369, "Cover_Rate": 0.5301724137931034} {"Template_token": ["", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "unsigned", "MovExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "TmpExec", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "Exec", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "I", ",", "MBB", ".", "end", "(", ")", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopBB", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "auto", "InsPt", "=", "emitLoadM0FromVGPRLoop", "(", "TII", ",", "MRI", ",", "MBB", ",", "*", "LoopBB", ",", "DL", ",", "*", "Idx", ",", "InitResultReg", ",", "DstReg", ",", "PhiReg", ",", "TmpExec", ",", "Offset", ",", "UseGPRIdxMode", ",", "IsIndirectSrc", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "RemainderBB", "->", "begin", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "RemainderBB", ",", "First", ",", "DL", ",", "TII", "->", "get", "(", "MovExecOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "File": "SIISelLowering149", "Func": "loadM0FromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54141, "Length": 254, "Cover_Rate": 0.6105769230769231} {"Template_token": ["", "void", "TargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "TII", "->", "isVOP3", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "TII", "->", "legalizeOperandsVOP3", "(", "MRI", ",", "MI", ")", ";", "if", "(", "const", "MCOperandInfo", "*", "OpInfo", "=", "MI", ".", "getDesc", "(", ")", ".", "OpInfo", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "I", ":", "{", "", "(", "Opc", ",", "", "::", "src0", ")", ",", "", "(", "Opc", ",", "", "::", "src1", ")", "}", ")", "{", "if", "(", "I", "==", "-", "", ")", "break", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "(", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "", "&&", "OpInfo", "[", "I", "]", ".", "RegClass", "!=", "llvm", "::", "", ")", "||", "!", "Op", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", "||", "!", "TRI", "->", "isAGPR", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "Src", "=", "MRI", ".", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Src", "||", "!", "Src", "->", "isCopy", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ";", "auto", "*", "NewRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "RC", ")", ";", "MRI", ".", "setRegClass", "(", "Op", ".", "getReg", "(", ")", ",", "NewRC", ")", ";", "}", "}", "return", ";", "}", "int", "NoRetAtomicOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "", ")", "{", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", ")", "{", "int", "Glc1Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "glc1", ")", ";", "if", "(", "Glc1Idx", "!=", "-", "", ")", "MI", ".", "RemoveOperand", "(", "Glc1Idx", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "return", ";", "}", "if", "(", "(", "Node", "->", "hasNUsesOfValue", "(", "", ",", "", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "isMachineOpcode", "(", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "!", "Node", "->", "use_begin", "(", ")", "->", "hasAnyUseOfValue", "(", "", ")", ")", ")", "{", "Register", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Def", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering14", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54143, "Length": 490, "Cover_Rate": 0.9496124031007752} {"Template_token": ["", "int", "Glc1Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "glc1", ")", ";", "if", "(", "Glc1Idx", "!=", "-", "", ")", "MI", ".", "RemoveOperand", "(", "Glc1Idx", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "return", ";", "}", "if", "(", "(", "Node", "->", "hasNUsesOfValue", "(", "", ",", "", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "isMachineOpcode", "(", ")", "&&", "Node", "->", "use_begin", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "!", "Node", "->", "use_begin", "(", ")", "->", "hasAnyUseOfValue", "(", "", ")", ")", ")", "{", "Register", "Def", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Def", ")", ";", "}", "return", ";"], "ground_truth": ["}"], "File": "SIISelLowering14", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54144, "Length": 164, "Cover_Rate": 0.3178294573643411} {"Template_token": ["", "if", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", "&&", "!", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", ")", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "Alignment", "!=", "Align", "(", "", ")", ";", "return", "true", ";", "}", "if", "(", "Size", "==", "", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Size", "==", "", ")", "{", "bool", "Aligned", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "Aligned", ";", "return", "Aligned", ";", "}", "if", "(", "Size", "==", "", ")", "{", "bool", "Aligned", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "Aligned", ";", "return", "Aligned", ";", "}", "}", "if", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", "||", "Subtarget", "->", "enableFlatScratch", "(", ")", "||", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering151", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54147, "Length": 184, "Cover_Rate": 0.5212464589235127} {"Template_token": ["", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "reservePrivateMemoryRegs", "(", "getTargetMachine", "(", ")", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";", "if", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Info", "->", "getScratchRSrcReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";"], "File": "SIISelLowering151", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54148, "Length": 92, "Cover_Rate": 0.31833910034602075} {"Template_token": ["", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Vol", "||", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering153", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54153, "Length": 392, "Cover_Rate": 0.43171806167400884} {"Template_token": ["", "return", "true", ";", "}", "case", "", ":", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Vol", "||", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";"], "File": "SIISelLowering153", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54154, "Length": 296, "Cover_Rate": 0.32599118942731276} {"Template_token": ["", "unsigned", "NumLoads", "=", "", ";", "MVT", "LoadVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "LoadVT", ".", "isVector", "(", ")", "?", "LoadVT", ".", "getVectorNumElements", "(", ")", ":", "", ";", "assert", "(", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "", "||", "LoadVT", ".", "getScalarType", "(", ")", "==", "", ")", ")", ";", "if", "(", "NumElts", "==", "", "||", "NumElts", "==", "", ")", "{", "NumLoads", "=", "NumElts", "/", "", ";", "LoadVT", "=", "", "(", "LoadVT", ".", "getScalarType", "(", ")", ",", "", ")", ";", "}", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "{", "LoadVT", ",", "", "}", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getEntryNode", "(", ")", ",", "Rsrc", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "{", "}", ",", "{", "}", ",", "{", "}", ",", "CachePolicy", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "}", ";", "setBufferOffsets", "(", "Offset", ",", "DAG", ",", "&", "Ops", "[", "", "]", ",", "NumLoads", ">", "", "?", "", "*", "NumLoads", ":", "", ")", ";", "uint64_t", "InstOffset", "=", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "", "]", ")", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "Ops", "[", "", "]", "=", "DAG", ".", "getTargetConstant", "(", "InstOffset", "+", "", "*", "i", ",", "DL", ",", "", ")", ";", "Loads", ".", "push_back", "(", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "VTList", ",", "Ops", ",", "LoadVT", ",", "MMO", ",", "DAG", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering153", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54157, "Length": 245, "Cover_Rate": 0.4359430604982206} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "unsigned", "Align", "=", "DataLayout", ".", "getABITypeAlignment", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "VT", ".", "getStoreSize", "(", ")", ",", "Align", ")", ";", "if", "(", "!", "Offset", "->", "isDivergent", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Rsrc", ",", "Offset", ",", "CachePolicy", "}", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "{", "EVT", "WidenedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";", "auto", "WidenedOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "WidenedVT", ")", ",", "Ops", ",", "WidenedVT", ",", "MF", ".", "getMachineMemOperand", "(", "MMO", ",", "", ",", "WidenedVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "auto", "Subvector", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "WidenedOp", ",", "DAG", ".", "getVectorIdxConstant", "(", "", ",", "DL", ")", ")", ";", "return", "Subvector", ";", "}", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "unsigned", "NumLoads", "=", "", ";", "MVT", "LoadVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "LoadVT", ".", "isVector", "(", ")", "?", "LoadVT", ".", "getVectorNumElements", "(", ")", ":", "", ";", "assert", "(", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "", "||", "LoadVT", ".", "getScalarType", "(", ")", "==", "", ")", ")", ";", "if", "(", "NumElts", "==", "", "||", "NumElts", "==", "", ")", "{", "NumLoads", "=", "NumElts", "/", "", ";", "LoadVT", "=", "", "(", "LoadVT", ".", "getScalarType", "(", ")", ",", "", ")", ";", "}", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "{", "LoadVT", ",", "", "}", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{"], "File": "SIISelLowering153", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54158, "Length": 339, "Cover_Rate": 0.603202846975089} {"Template_token": ["", "if", "(", "!", "ST", ")", "return", "EVT", "::", "getEVT", "(", "Ty", ",", "true", ")", ";", "if", "(", "ST", "->", "getNumContainedTypes", "(", ")", "!=", "", "||", "!", "ST", "->", "getContainedType", "(", "", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "EVT", "(", ")", ";", "return", "EVT", "::", "getEVT", "(", "ST", "->", "getContainedType", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering153", "Func": "memVTFromImageReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54159, "Length": 57, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Opc", "=", "Vec", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "SDValue", "Elt1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt0", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt1", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "EltVT", ",", "Elt0", ",", "Elt1", ",", "Vec", "->", "getFlags", "(", ")", ")", ";", "}", "}", "}", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "VecSize", "<=", "", "&&", "(", "VecSize", ">", "", "||", "EltSize", ">=", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "V", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "SDValue", "IC", "=", "DAG", ".", "getVectorIdxConstant", "(", "I", ",", "SL", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ",", "IC", ")", ";", "if", "(", "I", "==", "", ")", "V", "=", "Elt", ";", "else", "V", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IC", ",", "Elt", ",", "V", ",", "", ")", ";", "}", "return", "V", ";"], "ground_truth": ["}"], "File": "SIISelLowering153", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54160, "Length": 324, "Cover_Rate": 0.3995067817509248} {"Template_token": ["", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "VecSize", "<=", "", "&&", "(", "VecSize", ">", "", "||", "EltSize", ">=", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "V", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "SDValue", "IC", "=", "DAG", ".", "getVectorIdxConstant", "(", "I", ",", "SL", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ",", "IC", ")", ";", "if", "(", "I", "==", "", ")", "V", "=", "Elt", ";", "else", "V", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IC", ",", "Elt", ",", "V", ",", "", ")", ";", "}", "return", "V", ";", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "isa", "<", "MemSDNode", ">", "(", "Vec", ")", "&&", "EltSize", "<=", "", "&&", "EltVT", ".", "isByteSized", "(", ")", "&&", "VecSize", ">", "", "&&", "VecSize", "%", "", "==", "", "&&", "Idx", ")", "{", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VecVT", ")", ";", "unsigned", "BitIndex", "=", "Idx", "->", "getZExtValue", "(", ")", "*", "EltSize", ";", "unsigned", "EltIdx", "=", "BitIndex", "/", "", ";", "unsigned", "LeftoverBitIdx", "=", "BitIndex", "%", "", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cast", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "Vec", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cast", ".", "getNode", "(", ")", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cast", ",", "DAG", ".", "getConstant", "(", "EltIdx", ",", "SL", ",", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt", ".", "getNode", "(", ")", ")", ";", "SDValue", "Srl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "LeftoverBitIdx", ",", "SL", ",", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Srl", ".", "getNode", "(", ")", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ".", "changeTypeToInteger", "(", ")", ",", "Srl", ")", ";", "DCI", ".", "AddToWorklist", "(", "Trunc", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Trunc", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering153", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54161, "Length": 411, "Cover_Rate": 0.5067817509247842} {"Template_token": ["", "}", "}", "}", "}", "}", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "{", "const", "RegisterInfo", "*", "RI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "ParseConstraints", "(", "MF", ".", "getDataLayout", "(", ")", ",", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "CS", ")", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "==", "InlineAsm", "::", "isOutput", ")", "{", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "unsigned", "AssignedReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "AssignedReg", ",", "RC", ")", "=", "getRegForInlineAsmConstraint", "(", "RI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ";", "if", "(", "RC", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "AssignedReg", "!=", "", "&&", "RI", "->", "isSGPRReg", "(", "MRI", ",", "AssignedReg", ")", ")", "return", "true", ";", "else", "if", "(", "RI", "->", "isSGPRClass", "(", "RC", ")", ")", "return", "true", ";", "}", "}", "}", "}", "}", "SmallPtrSet", "<", "const", "Value", "*", ",", "", ">", "Visited", ";", "return", "hasCFUser", "(", "V", ",", "Visited", ",", "Subtarget", "->", "getWavefrontSize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering153", "Func": "requiresUniformRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54162, "Length": 210, "Cover_Rate": 0.5817174515235457} {"Template_token": ["", "if", "(", "V", "==", "U", "->", "getOperand", "(", "", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "Result", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "Result", "=", "true", ";", "break", ";", "}", "}", "}", "else", "{", "Result", "=", "hasCFUser", "(", "U", ",", "Visited", ")", ";", "}", "if", "(", "Result", ")", "break", ";"], "ground_truth": ["}"], "File": "SIISelLowering154", "Func": "hasCFUser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54163, "Length": 63, "Cover_Rate": 0.328125} {"Template_token": ["", "for", "(", "auto", "U", ":", "V", "->", "users", "(", ")", ")", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ")", ")", "{", "if", "(", "V", "==", "U", "->", "getOperand", "(", "", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "Result", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Result", "=", "true", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "V", "==", "U", "->", "getOperand", "(", "", ")", ")", "{"], "File": "SIISelLowering154", "Func": "hasCFUser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54164, "Length": 86, "Cover_Rate": 0.4479166666666667} {"Template_token": ["", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "!", "Op", "->", "isDivergent", "(", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "!", "Op", "->", "isDivergent", "(", ")", "&&", "!", "Load", "->", "isVolatile", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{"], "File": "SIISelLowering154", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54166, "Length": 360, "Cover_Rate": 0.36253776435045315} {"Template_token": ["", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "}", "else", "{", "Args", "[", "", "]", "=", "LHS", ";", "Args", "[", "", "]", "=", "Zero", ";", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "}", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VTList", ",", "Args", ")", ";", "}", "}", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", "||", "!", "C", "->", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ".", "getOperand", "(", "", ")", ",", "RHS", ",", "LHS", ".", "getOperand", "(", "", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "LHS", "->", "getVTList", "(", ")", ",", "Args", ")", ";"], "File": "SIISelLowering154", "Func": "performSubCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54167, "Length": 146, "Cover_Rate": 0.35872235872235875} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "VT", ".", "getStoreSize", "(", ")", ",", "Align", ")", ";", "if", "(", "!", "Offset", "->", "isDivergent", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Rsrc", ",", "Offset", ",", "GLC", ",", "DLC", ",", "}", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "{", "EVT", "WidenedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";", "auto", "WidenedOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "WidenedVT", ")", ",", "Ops", ",", "WidenedVT", ",", "MF", ".", "getMachineMemOperand", "(", "MMO", ",", "", ",", "WidenedVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "auto", "Subvector", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "WidenedOp", ",", "DAG", ".", "getVectorIdxConstant", "(", "", ",", "DL", ")", ")", ";", "return", "Subvector", ";", "}", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "unsigned", "NumLoads", "=", "", ";", "MVT", "LoadVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "LoadVT", ".", "isVector", "(", ")", "?", "LoadVT", ".", "getVectorNumElements", "(", ")", ":", "", ";", "assert", "(", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "", "||", "LoadVT", ".", "getScalarType", "(", ")", "==", "", ")", ")", ";", "if", "(", "NumElts", "==", "", "||", "NumElts", "==", "", ")", "{", "NumLoads", "=", "NumElts", "/", "", ";", "LoadVT", "=", "", ";", "}", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "{", "LoadVT", ",", "", "}", ")", ";", "unsigned", "CachePolicy", "=", "cast", "<", "ConstantSDNode", ">", "(", "GLC", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["DAG", ".", "getEntryNode", "(", ")", ",", "Rsrc", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "{", "}", ",", "{", "}", ",", "{", "}", ",", "DAG", ".", "getTargetConstant", "(", "CachePolicy", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "}", ";"], "File": "SIISelLowering155", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54170, "Length": 359, "Cover_Rate": 0.6095076400679117} {"Template_token": ["", "EVT", "WidenedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "", ")", ";", "auto", "WidenedOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "WidenedVT", ")", ",", "Ops", ",", "WidenedVT", ",", "MF", ".", "getMachineMemOperand", "(", "MMO", ",", "", ",", "WidenedVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "auto", "Subvector", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "WidenedOp", ",", "DAG", ".", "getVectorIdxConstant", "(", "", ",", "DL", ")", ")", ";", "return", "Subvector", ";", "}", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "unsigned", "NumLoads", "=", "", ";", "MVT", "LoadVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "LoadVT", ".", "isVector", "(", ")", "?", "LoadVT", ".", "getVectorNumElements", "(", ")", ":", "", ";", "assert", "(", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "", "||", "LoadVT", ".", "getScalarType", "(", ")", "==", "", ")", ")", ";", "if", "(", "NumElts", "==", "", "||", "NumElts", "==", "", ")", "{"], "ground_truth": ["NumLoads", "=", "NumElts", "/", "", ";"], "File": "SIISelLowering155", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54171, "Length": 191, "Cover_Rate": 0.3242784380305603} {"Template_token": ["", "return", "BB", ";", "case", "", ":", "{", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "MFI", "->", "LDSSize", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "", ":", "return", "splitKillBlock", "(", "MI", ",", "BB", ")", ";", "default", ":", "return", "TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "}"], "ground_truth": ["return", "BB", ";"], "File": "SIISelLowering158", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54172, "Length": 123, "Cover_Rate": 0.537117903930131} {"Template_token": ["", "case", "", ":", "return", "BB", ";", "case", "", ":", "{", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "MFI", "->", "LDSSize", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering158", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54173, "Length": 102, "Cover_Rate": 0.44541484716157204} {"Template_token": ["", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "shouldEmitGOTReloc", "(", "GV", ",", "getTargetMachine", "(", ")", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "", ",", "PtrVT", ",", "InstrInfo", "::", "MO_GOTPCREL", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "unsigned", "Align", "=", "DataLayout", ".", "getABITypeAlignment", "(", "PtrTy", ")", ";"], "ground_truth": ["MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "File": "SIISelLowering158", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54174, "Length": 122, "Cover_Rate": 0.5258620689655172} {"Template_token": ["", "SDValue", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Glue", ")", ";", "}", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "VT", ".", "getStoreSize", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}"], "ground_truth": ["case", "", ":", "{"], "File": "SIISelLowering158", "Func": "LowerINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54175, "Length": 204, "Cover_Rate": 0.5828571428571429} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerINTRINC_VOID", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "{", "Chain", "=", "copyToM0", "(", "DAG", ",", "Chain", ",", "DL", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Glue", ")", ";", "}", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "VT", ".", "getStoreSize", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "case", "", ":", "{", "if", "(", "const", "ConstantFPSDNode", "*", "K", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "!", "K", "->", "isNegative", "(", ")", ")", "return", "Chain", ";"], "ground_truth": ["}"], "File": "SIISelLowering158", "Func": "LowerINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54176, "Length": 325, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "MachineBasicBlock", "*", "TargetLowering", "::", "splitKillBlock", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "SplitPoint", "(", "&", "MI", ")", ";", "++", "SplitPoint", ";", "if", "(", "SplitPoint", "==", "BB", "->", "end", "(", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "return", "BB", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "SplitBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", "->", "getBasicBlock", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "BB", "->", "successors", "(", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "*", "Succ", ")", "{", "if", "(", "!", "MI", ".", "isPHI", "(", ")", ")", "break", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "MachineOperand", "&", "FromBB", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "BB", "==", "FromBB", ".", "getMBB", "(", ")", ")", "{", "FromBB", ".", "setMBB", "(", "SplitBB", ")", ";", "break", ";", "}", "}", "}", "}", "MF", "->", "insert", "(", "++", "MachineFunction", "::", "iterator", "(", "BB", ")", ",", "SplitBB", ")", ";", "SplitBB", "->", "splice", "(", "SplitBB", "->", "begin", "(", ")", ",", "BB", ",", "SplitPoint", ",", "BB", "->", "end", "(", ")", ")", ";", "SplitBB", "->", "transferSuccessors", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "SplitBB", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["return", "SplitBB", ";"], "File": "SIISelLowering158", "Func": "splitKillBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54179, "Length": 251, "Cover_Rate": 0.98046875} {"Template_token": ["", "++", "SplitPoint", ";", "if", "(", "SplitPoint", "==", "BB", "->", "end", "(", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "return", "BB", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "SplitBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", "->", "getBasicBlock", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "BB", "->", "successors", "(", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "*", "Succ", ")", "{", "if", "(", "!", "MI", ".", "isPHI", "(", ")", ")", "break", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "MachineOperand", "&", "FromBB", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "BB", "==", "FromBB", ".", "getMBB", "(", ")", ")", "{", "FromBB", ".", "setMBB", "(", "SplitBB", ")", ";", "break", ";", "}", "}", "}", "}", "MF", "->", "insert", "(", "++", "MachineFunction", "::", "iterator", "(", "BB", ")", ",", "SplitBB", ")", ";", "SplitBB", "->", "splice", "(", "SplitBB", "->", "begin", "(", ")", ",", "BB", ",", "SplitPoint", ",", "BB", "->", "end", "(", ")", ")", ";", "SplitBB", "->", "transferSuccessors", "(", "BB", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "SplitBB", ")", ";"], "File": "SIISelLowering158", "Func": "splitKillBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54180, "Length": 198, "Cover_Rate": 0.7734375} {"Template_token": ["", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "Val", "->", "isReg", "(", ")", ")", "MRI", ".", "clearKillFlags", "(", "Val", "->", "getReg", "(", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "VGPRIndexMode", "::", "DST_ENABLE", ")", ";", "SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "}", "unsigned", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "SrcVec", "->", "getReg", "(", ")", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "PhiReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "add", "(", "*", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "PhiReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "TII", "->", "get", "(", "getMOVRELDPseudo", "(", "VecRC", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PhiReg", ")", ".", "add", "(", "*", "Val", ")", ".", "addImm", "(", "SubReg", "-", "", ")", ";"], "File": "SIISelLowering159", "Func": "emitIndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54181, "Length": 287, "Cover_Rate": 0.35696517412935325} {"Template_token": ["", "case", "", ":", "{", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "int", "TrapType", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Subtarget", "->", "getTrapHandlerAbi", "(", ")", "==", "Subtarget", "::", "TrapHandlerAbiHsa", "&&", "Subtarget", "->", "isTrapHandlerEnabled", "(", ")", ")", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";", "if", "(", "!", "BB", "->", "isLiveIn", "(", "UserSGPR", ")", ")", "BB", "->", "addLiveIn", "(", "UserSGPR", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "UserSGPR", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "TrapType", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "}", "else", "{", "switch", "(", "TrapType", ")", "{", "case", "Subtarget", "::", "TrapCodeLLVMTrap", ":", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "break", ";", "case", "Subtarget", "::", "TrapCodeLLVMDebugTrap", ":", "{", "DiagnosticInfoUnsupported", "NoTrap", "(", "*", "MF", "->", "getFunction", "(", ")", ",", "", ",", "DL", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "C", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "diagnose", "(", "NoTrap", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "", ":", "BuildMI", "(", "*", "BB", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "case", "", ":", "{", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "MFI", "->", "getLDSSize", "(", ")", ")", ";"], "File": "SIISelLowering159", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54182, "Length": 378, "Cover_Rate": 0.36770428015564205} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "case", "AS", "::", "LOCAL_ADDRESS", ":", "case", "AS", "::", "REGION_ADDRESS", ":", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";"], "File": "SIISelLowering159", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54183, "Length": 148, "Cover_Rate": 0.44984802431610943} {"Template_token": ["", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "BasePtr", ",", "RealMemVT", ",", "MMO", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "AS", ")", "{", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "isMemOpUniform", "(", "Load", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "AS", "::", "FLAT_ADDRESS", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering159", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54186, "Length": 379, "Cover_Rate": 0.6878402903811253} {"Template_token": ["", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "BasePtr", ",", "RealMemVT", ",", "MMO", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "AS", ")", "{", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "isMemOpUniform", "(", "Load", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "AS", "::", "FLAT_ADDRESS", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering159", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54187, "Length": 379, "Cover_Rate": 0.6878402903811253} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering159", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54188, "Length": 190, "Cover_Rate": 0.41125541125541126} {"Template_token": ["", "case", "", ":", "{", "if", "(", "SDValue", "Res", "=", "lowerINSERT_VECTOR_ELT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";", "return", ";", "}", "case", "", ":", "{", "if", "(", "SDValue", "Res", "=", "lowerEXTRACT_VECTOR_ELT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";", "return", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "SIISelLowering159", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54189, "Length": 66, "Cover_Rate": 0.6407766990291263} {"Template_token": ["", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "}", "return", "true", ";", "}", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "add", "(", "*", "Idx", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "add", "(", "*", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering159", "Func": "setM0ToIndexFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54190, "Length": 117, "Cover_Rate": 0.3162162162162162} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Tmp", ")", ".", "add", "(", "*", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "}", "return", "true", ";", "}", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "add", "(", "*", "Idx", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "add", "(", "*", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering159", "Func": "setM0ToIndexFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54191, "Length": 151, "Cover_Rate": 0.4081081081081081} {"Template_token": ["", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "unsigned", "Opc", "=", "getImageOpcode", "(", "IID", ")", ";", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "", ")", ";", "return", "adjustLoadValueType", "(", "Res", ",", "LoadVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "unsigned", "Opc", "=", "getImageOpcode", "(", "IID", ")", ";", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "", ")", ";", "return", "adjustLoadValueType", "(", "Res", ",", "LoadVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "}"], "ground_truth": ["default", ":"], "File": "SIISelLowering160", "Func": "lowerIntrinsicWChain_IllegalReturnType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54194, "Length": 457, "Cover_Rate": 0.45883534136546184} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "", "ExtType", "=", "Load", "->", "getExtensionType", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "if", "(", "ExtType", "==", "", "&&", "MemVT", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "if", "(", "MemVT", "==", "", "&&", "isTypeLegal", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Chain", "=", "Load", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "Load", "->", "getMemOperand", "(", ")", ";", "EVT", "RealMemVT", "=", "(", "MemVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "BasePtr", ",", "RealMemVT", ",", "MMO", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AMDGPUA", ".", "PRIVATE_ADDRESS", ":", "AMDGPUA", ".", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "isMemOpUniform", "(", "Load", ")", "&&", "!", "Load", "->", "isVolatile", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering160", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54196, "Length": 514, "Cover_Rate": 0.8184713375796179} {"Template_token": ["", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AMDGPUA", ".", "PRIVATE_ADDRESS", ":", "AMDGPUA", ".", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "isMemOpUniform", "(", "Load", ")", "&&", "!", "Load", "->", "isVolatile", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "", ":"], "ground_truth": ["if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering160", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54197, "Length": 370, "Cover_Rate": 0.589171974522293} {"Template_token": ["", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", "*", "", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "unsigned", "MaxPrivateBits", "=", "", "*", "getSubtarget", "(", ")", "->", "getMaxPrivateElementSize", "(", ")", ";", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxPrivateBits", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", ")", "{"], "ground_truth": ["return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", "*", "", ")", ";"], "File": "SIISelLowering16", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54198, "Length": 72, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "!", "Unsafe", "&&", "VT", "==", "", "&&", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "Unsafe", "||", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "", ")", ")", "{", "SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "FNegRHS", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIISelLowering16", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54199, "Length": 195, "Cover_Rate": 0.6478405315614618} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerINTRINC_VOID", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "{", "const", "ConstantSDNode", "*", "Tgt", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "En", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "Done", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "VM", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "Tgt", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "En", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "VM", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", "}", ";", "unsigned", "Opc", "=", "Done", "->", "isNullValue", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "case", "", ":", "{", "const", "ConstantSDNode", "*", "Tgt", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "En", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Src0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "const", "ConstantSDNode", "*", "Done", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "VM", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "Tgt", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "En", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src0", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src1", ")", ",", "Undef", ",", "Undef", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "VM", "->", "getZExtValue", "(", ")", ",", "DL", ",", "", ")", "}", ";", "unsigned", "Opc", "=", "Done", "->", "isNullValue", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["unsigned", "NodeOp", "=", "(", "IntrinsicID", "==", "", ")", "?", "", ":", "", ";"], "File": "SIISelLowering16", "Func": "LowerINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54202, "Length": 521, "Cover_Rate": 0.3767172812725958} {"Template_token": ["", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "IntVT", ",", "MMO", ")", ";", "}", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "VT", ".", "getStoreSize", "(", ")", ",", "VT", ".", "getStoreSize", "(", ")", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["const", "ConstantSDNode", "*", "DMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering16", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54203, "Length": 312, "Cover_Rate": 0.40784313725490196} {"Template_token": ["", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Opc", "=", "(", "IntrID", "==", "", ")", "?", "", ":", "", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "IntVT", "=", "VT", ".", "changeTypeToInteger", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "MFI", "->", "getBufferPSV", "(", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "VT", ".", "getStoreSize", "(", ")", ",", "VT", ".", "getStoreSize", "(", ")", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "IntVT", ",", "MMO", ")", ";", "}", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "VT", ".", "getStoreSize", "(", ")", ",", "VT", ".", "getStoreSize", "(", ")", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering16", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54204, "Length": 396, "Cover_Rate": 0.5176470588235295} {"Template_token": ["", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AMDGPUA", ".", "PRIVATE_ADDRESS", ":", "AMDGPUA", ".", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", "{", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "isMemOpUniform", "(", "Load", ")", "&&", "!", "Load", "->", "isVolatile", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "", ":"], "ground_truth": ["if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering16", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54205, "Length": 320, "Cover_Rate": 0.5423728813559322} {"Template_token": ["", "NewOut", ".", "VT", "=", "VT", ";", "unsigned", "NumElements", "=", "Out", ".", "ArgVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "{", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OutVals", "[", "i", "]", ",", "DAG", ".", "getConstant", "(", "j", ",", "DL", ",", "", ")", ")", ";", "SplitVals", ".", "push_back", "(", "Elem", ")", ";", "Splits", ".", "push_back", "(", "NewOut", ")", ";", "NewOut", ".", "PartOffset", "+=", "NewOut", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "{", "SplitVals", ".", "push_back", "(", "OutVals", "[", "i", "]", ")", ";", "Splits", ".", "push_back", "(", "Out", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Splits", ",", "CCAssignFnForReturn", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "const", "RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "SDValue", "ReturnAddrReg", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "", ")", ";", "SDValue", "PhysReturnAddrReg", "=", "DAG", ".", "getRegister", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "PhysReturnAddrReg", ",", "ReturnAddrReg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "PhysReturnAddrReg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{"], "ground_truth": ["CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";"], "File": "SIISelLowering16", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54206, "Length": 303, "Cover_Rate": 0.37453646477132263} {"Template_token": ["", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "Cond", "}", ";", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VTList", ",", "Args", ")", ";", "}", "case", "", ":", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", "||", "C", "->", "getZExtValue", "(", ")", "!=", "", ")", "break", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "RHS", ".", "getOperand", "(", "", ")", ",", "RHS", ".", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "RHS", "->", "getVTList", "(", ")", ",", "Args", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering16", "Func": "performAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54207, "Length": 136, "Cover_Rate": 0.3919308357348703} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BFE", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Bits", ",", "SL", ",", "", ")", ")", ";", "EVT", "NarrowVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "Bits", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "BFE", ",", "DAG", ".", "getValueType", "(", "NarrowVT", ")", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "LHS", ")", ",", "VT", ",", "Ext", ",", "DAG", ".", "getConstant", "(", "NB", ",", "SDLoc", "(", "CRHS", ")", ",", "", ")", ")", ";", "return", "Shl", ";", "}", "}", "}", "}", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "", "LCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "", "RCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "X", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "Y", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "Y", ".", "getOpcode", "(", ")", "!=", "", "||", "Y", ".", "getOperand", "(", "", ")", "!=", "X", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LCC", "==", "", ")", "{", "if", "(", "X", "!=", "LHS", ".", "getOperand", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RCC", "==", "", ")", "{"], "ground_truth": ["const", "ConstantFPSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering16", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54208, "Length": 280, "Cover_Rate": 0.40638606676342526} {"Template_token": ["", "case", "", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", ">=", "AfterLegalizeDAG", "&&", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "return", "performMinMaxCombine", "(", "N", ",", "DCI", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":"], "ground_truth": ["return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";"], "File": "SIISelLowering16", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54209, "Length": 275, "Cover_Rate": 0.4056047197640118} {"Template_token": ["", "SDValue", "Vec", "=", "N", "->", "getOperand", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "", "&&", "allUsesHaveSourceMods", "(", "N", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Elt", ")", ";"], "File": "SIISelLowering16", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54210, "Length": 97, "Cover_Rate": 0.776} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op1", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "}", "}", "if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "Med3", ";", "}", "if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "Med3", ";", "}", "if", "(", "(", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "||", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Res", "=", "performFPMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ")", ")", "return", "Res", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering16", "Func": "performMinMaxCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54211, "Length": 279, "Cover_Rate": 0.6488372093023256} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performMinMaxCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Opc", "!=", "", "&&", "Opc", "!=", "", "&&", "VT", "!=", "", "&&", "(", "(", "VT", "!=", "", "&&", "VT", "!=", "", ")", "||", "Subtarget", "->", "hasMin3Max3_16", "(", ")", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op1", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "}", "}", "if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "Med3", ";", "}", "if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "Med3", ";", "}"], "ground_truth": ["if", "(", "(", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "||", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{"], "File": "SIISelLowering16", "Func": "performMinMaxCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54212, "Length": 369, "Cover_Rate": 0.858139534883721} {"Template_token": ["", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "if", "(", "HasStackObjects", ")", "{", "unsigned", "ScratchWaveOffsetReg", "=", "TRI", ".", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ScratchWaveOffsetReg", ")", ";", "}", "else", "{", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}", "}", "if", "(", "NeedSP", ")", "{", "unsigned", "ReservedStackPtrOffsetReg", "=", "TRI", ".", "reservedStackPtrOffsetReg", "(", "MF", ")", ";", "Info", ".", "setStackPtrOffsetReg", "(", "ReservedStackPtrOffsetReg", ")", ";", "assert", "(", "Info", ".", "getStackPtrOffsetReg", "(", ")", "!=", "Info", ".", "getFrameOffsetReg", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "!", "TRI", ".", "isSubRegister", "(", "Info", ".", "getScratchRSrcReg", "(", ")", ",", "Info", ".", "getStackPtrOffsetReg", "(", ")", ")", ")", ";"], "File": "SIISelLowering16", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54213, "Length": 151, "Cover_Rate": 0.4886731391585761} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccess", "(", ")", ")", "{", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "(", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "?", "(", "Align", "%", "", "==", "", ")", ":", "true", ";", "}", "return", "true", ";", "}", "if", "(", "VT", ".", "bitsLT", "(", "", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "ground_truth": ["return", "VT", ".", "bitsGT", "(", "", ")", "&&", "Align", "%", "", "==", "", ";"], "File": "SIISelLowering17", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54215, "Length": 81, "Cover_Rate": 0.3698630136986301} {"Template_token": ["", "return", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ";"], "ground_truth": ["}"], "File": "SIISelLowering17", "Func": "isFlatGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54216, "Length": 26, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "unsigned", "Align", "=", "DataLayout", ".", "getABITypeAlignment", "(", "PtrTy", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOTAddr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "SIISelLowering17", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54219, "Length": 93, "Cover_Rate": 0.3274647887323944} {"Template_token": ["", "if", "(", "(", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "", ")", ")", ")", ")", "N0", "=", "N0", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "(", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ")", ")", ")", "N0", "=", "SDValue", "(", ")", ";", "if", "(", "C1", ")", "{", "unsigned", "ImmOffset", "=", "C1", "->", "getZExtValue", "(", ")", ";", "unsigned", "Overflow", "=", "ImmOffset", "&", "~", "MaxImm", ";", "ImmOffset", "-=", "Overflow", ";", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "DAG", ".", "getConstant", "(", "ImmOffset", ",", "DL", ",", "", ")", ")", ";", "if", "(", "Overflow", ")", "{", "auto", "OverflowVal", "=", "DAG", ".", "getConstant", "(", "Overflow", ",", "DL", ",", "", ")", ";", "if", "(", "!", "N0", ")", "N0", "=", "OverflowVal", ";", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "N0", ",", "OverflowVal", "}", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering17", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54221, "Length": 152, "Cover_Rate": 0.5467625899280576} {"Template_token": ["", "}", "else", "if", "(", "(", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ")", ")", ")", "N0", "=", "SDValue", "(", ")", ";", "if", "(", "C1", ")", "{", "unsigned", "ImmOffset", "=", "C1", "->", "getZExtValue", "(", ")", ";", "unsigned", "Overflow", "=", "ImmOffset", "&", "~", "MaxImm", ";", "ImmOffset", "-=", "Overflow", ";", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "DAG", ".", "getConstant", "(", "ImmOffset", ",", "DL", ",", "", ")", ")", ";", "if", "(", "Overflow", ")", "{", "auto", "OverflowVal", "=", "DAG", ".", "getConstant", "(", "Overflow", ",", "DL", ",", "", ")", ";", "if", "(", "!", "N0", ")", "N0", "=", "OverflowVal", ";", "else", "{"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "N0", ",", "OverflowVal", "}", ";"], "File": "SIISelLowering17", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54222, "Length": 108, "Cover_Rate": 0.38848920863309355} {"Template_token": ["", "default", ":", "return", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "}", "unsigned", "NewOpcode", "=", "TII", "->", "getMaskedMIMGOp", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitsSet", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MRI", ".", "setRegClass", "(", "VReg", ",", "RC", ")", ";", "return", ";", "}", "int", "NoRetAtomicOp", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "", ")", "{", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";"], "ground_truth": ["MI", "->", "RemoveOperand", "(", "", ")", ";"], "File": "SIISelLowering18", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54223, "Length": 125, "Cover_Rate": 0.3993610223642173} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "TII", "->", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "TII", "->", "legalizeOperandsVOP3", "(", "MRI", ",", "MI", ")", ";", "return", ";", "}", "if", "(", "TII", "->", "isMIMG", "(", "*", "MI", ")", ")", "{", "unsigned", "VReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DmaskIdx", "=", "MI", "->", "getNumOperands", "(", ")", "==", "", "?", "", ":", "", ";", "unsigned", "Writemask", "=", "MI", "->", "getOperand", "(", "DmaskIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "BitsSet", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "BitsSet", "+=", "Writemask", "&", "(", "", "<<", "i", ")", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "BitsSet", ")", "{", "default", ":", "return", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "}", "unsigned", "NewOpcode", "=", "TII", "->", "getMaskedMIMGOp", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitsSet", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MRI", ".", "setRegClass", "(", "VReg", ",", "RC", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIISelLowering18", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54224, "Length": 235, "Cover_Rate": 0.7507987220447284} {"Template_token": ["", "SDValue", "Target", "=", "BRCOND", ".", "getOperand", "(", "", ")", ";", "SDNode", "*", "BR", "=", "nullptr", ";", "SDNode", "*", "SetCC", "=", "nullptr", ";", "if", "(", "Intr", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SetCC", "=", "Intr", ";", "Intr", "=", "SetCC", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "}", "else", "{", "BR", "=", "findUser", "(", "BRCOND", ",", "", ")", ";", "Target", "=", "BR", "->", "getOperand", "(", "", ")", ";", "}", "if", "(", "Intr", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "return", "BRCOND", ";", "}", "assert", "(", "!", "SetCC", "||", "(", "SetCC", "->", "getConstantOperandVal", "(", "", ")", "==", "", "&&", "isCFIntrinsic", "(", "Intr", ")", "&&", "cast", "<", "CondCodeSDNode", ">", "(", "SetCC", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "->", "get", "(", ")", "==", "", ")", ")", ";", "ArrayRef", "<", "EVT", ">", "Res", "(", "Intr", "->", "value_begin", "(", ")", "+", "", ",", "Intr", "->", "value_end", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "BRCOND", ".", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "append", "(", "Intr", "->", "op_begin", "(", ")", "+", "", ",", "Intr", "->", "op_end", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Target", ")", ";", "SDNode", "*", "Result", "=", "DAG", ".", "getNode", "(", "Res", ".", "size", "(", ")", ">", "", "?", "", ":", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "Res", ")", ",", "Ops", ")", ".", "getNode", "(", ")", ";", "if", "(", "BR", ")", "{"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{"], "File": "SIISelLowering18", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54225, "Length": 246, "Cover_Rate": 0.4939759036144578} {"Template_token": ["", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "", ",", "SL", ",", "", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "", ")", ";", "SDValue", "r2", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "r1", ",", "K0", ",", "", ")", ";", "SDValue", "r3", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "r2", ",", "K1", ",", "One", ")", ";", "r1", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "RHS", ",", "r3", ")", ";"], "ground_truth": ["SDValue", "r0", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "r1", ")", ";"], "File": "SIISelLowering18", "Func": "LowerFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54226, "Length": 107, "Cover_Rate": 0.34516129032258064} {"Template_token": ["", "if", "(", "Out", ".", "VT", ".", "isVector", "(", ")", ")", "{", "MVT", "VT", "=", "Out", ".", "VT", ".", "getVectorElementType", "(", ")", ";", "", "NewOut", "=", "Out", ";", "NewOut", ".", "Flags", ".", "setSplit", "(", ")", ";", "NewOut", ".", "VT", "=", "VT", ";", "unsigned", "NumElements", "=", "Out", ".", "ArgVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "{", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OutVals", "[", "i", "]", ",", "DAG", ".", "getConstant", "(", "j", ",", "DL", ",", "", ")", ")", ";", "SplitVals", ".", "push_back", "(", "Elem", ")", ";", "Splits", ".", "push_back", "(", "NewOut", ")", ";", "NewOut", ".", "PartOffset", "+=", "NewOut", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "{", "SplitVals", ".", "push_back", "(", "OutVals", "[", "i", "]", ")", ";", "Splits", ".", "push_back", "(", "Out", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "AnalyzeReturn", "(", "CCInfo", ",", "Splits", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "SplitVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";"], "ground_truth": ["case", "CCValAssign", "::", "BCvt", ":"], "File": "SIISelLowering18", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54229, "Length": 284, "Cover_Rate": 0.4965034965034965} {"Template_token": ["", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "ScalarizeVectorStore", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "case", "AS", "::", "LOCAL_ADDRESS", ":", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering18", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54230, "Length": 95, "Cover_Rate": 0.35580524344569286} {"Template_token": ["", "if", "(", "!", "isKnownNeverSNan", "(", "DAG", ",", "Var", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "K0", "->", "getValueType", "(", "", ")", ",", "Var", ",", "SDValue", "(", "K0", ",", "", ")", ",", "SDValue", "(", "K1", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering18", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54232, "Length": 49, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "ConstantFPSDNode", "*", "K1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op1", ")", ";", "if", "(", "!", "K1", ")", "return", "SDValue", "(", ")", ";", "ConstantFPSDNode", "*", "K0", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "K0", ")", "return", "SDValue", "(", ")", ";", "APFloat", "::", "cmpResult", "Cmp", "=", "K0", "->", "getValueAPF", "(", ")", ".", "compare", "(", "K1", "->", "getValueAPF", "(", ")", ")", ";", "if", "(", "Cmp", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Var", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isKnownNeverSNan", "(", "DAG", ",", "Var", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "K0", "->", "getValueType", "(", "", ")", ",", "Var", ",", "SDValue", "(", "K0", ",", "", ")", ",", "SDValue", "(", "K1", ",", "", ")", ")", ";"], "File": "SIISelLowering18", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54233, "Length": 140, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "ConstantSDNode", "*", "K0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "K0", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Signed", ")", "{"], "ground_truth": ["if", "(", "K0", "->", "getAPIntValue", "(", ")", ".", "sge", "(", "K1", "->", "getAPIntValue", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering18", "Func": "performIntMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54234, "Length": 54, "Cover_Rate": 0.30857142857142855} {"Template_token": ["", "void", "TargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "TII", "->", "legalizeOperands", "(", "MI", ")", ";", "if", "(", "TII", "->", "isMIMG", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "unsigned", "VReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Writemask", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "BitsSet", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "BitsSet", "+=", "Writemask", "&", "(", "", "<<", "i", ")", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "BitsSet", ")", "{"], "ground_truth": ["default", ":", "return", ";"], "File": "SIISelLowering1", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54235, "Length": 148, "Cover_Rate": 0.524822695035461} {"Template_token": ["", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "}", "unsigned", "NewOpcode", "=", "TII", "->", "getMaskedMIMGOp", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitsSet", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MRI", ".", "setRegClass", "(", "VReg", ",", "RC", ")", ";", "return", ";", "}", "int", "NoRetAtomicOp", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "", ")", "{", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";", "MI", "->", "RemoveOperand", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering1", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54236, "Length": 102, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "return", "buildRSRC", "(", "DAG", ",", "DL", ",", "Ptr", ",", "", ",", "TII", "->", "getScratchRsrcWords23", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering1", "Func": "buildScratchRSRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54238, "Length": 19, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "SIISelLowering1", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54239, "Length": 85, "Cover_Rate": 0.4696132596685083} {"Template_token": ["", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "case", "", ":", "return", "std", "::", "make_pair", "(", "", ",", "&", "", ")", ";", "}", "}", "if", "(", "Constraint", ".", "size", "(", ")", ">", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "Constraint", "[", "", "]", "==", "'v'", ")", "{", "RC", "=", "&", "", ";"], "ground_truth": ["}", "else", "if", "(", "Constraint", "[", "", "]", "==", "'s'", ")", "{"], "File": "SIISelLowering1", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54240, "Length": 89, "Cover_Rate": 0.4258373205741627} {"Template_token": ["", "}", "else", "if", "(", "Constraint", "[", "", "]", "==", "'s'", ")", "{", "RC", "=", "&", "", ";", "}", "if", "(", "RC", ")", "{", "uint32_t", "Idx", ";", "bool", "Failed", "=", "Constraint", ".", "substr", "(", "", ")", ".", "getAsInteger", "(", "", ",", "Idx", ")", ";", "if", "(", "!", "Failed", "&&", "Idx", "<", "RC", "->", "getNumRegs", "(", ")", ")", "return", "std", "::", "make_pair", "(", "RC", "->", "getRegister", "(", "Idx", ")", ",", "RC", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering1", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54241, "Length": 73, "Cover_Rate": 0.3492822966507177} {"Template_token": ["", "}", "Info", "->", "PnputAddr", "|=", "", "<<", "PnputNum", "++", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "!=", "ShaderType", "::", "COMPUTE", "&&", "Arg", ".", "VT", ".", "isVector", "(", ")", ")", "{", "", "NewArg", "=", "Arg", ";", "NewArg", ".", "Flags", ".", "setSplit", "(", ")", ";", "NewArg", ".", "VT", "=", "Arg", ".", "VT", ".", "getVectorElementType", "(", ")", ";", "Type", "*", "ParamType", "=", "FType", "->", "getParamType", "(", "Arg", ".", "getOrigArgIndex", "(", ")", ")", ";", "unsigned", "NumElements", "=", "ParamType", "->", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "{", "Splits", ".", "push_back", "(", "NewArg", ")", ";", "NewArg", ".", "PartOffset", "+=", "NewArg", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "if", "(", "Info", "->", "getShaderType", "(", ")", "!=", "ShaderType", "::", "COMPUTE", ")", "{", "Splits", ".", "push_back", "(", "Arg", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", "&&", "(", "Info", "->", "PnputAddr", "&", "", ")", "==", "", ")", "{", "Info", "->", "PnputAddr", "|=", "", ";", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "", ")", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{", "if", "(", "Subtarget", "->", "isAmdHsaOS", "(", ")", ")", "Info", "->", "NumUserSGPRs", "=", "", ";", "else", "Info", "->", "NumUserSGPRs", "=", "", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "INPUT_PTR", ")", ";", "unsigned", "InputPtrRegLo", "=", "TRI", "->", "getPhysRegSubReg", "(", "InputPtrReg", ",", "&", "", ",", "", ")", ";", "unsigned", "InputPtrRegHi", "=", "TRI", "->", "getPhysRegSubReg", "(", "InputPtrReg", ",", "&", "", ",", "", ")", ";", "unsigned", "ScratchPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "SCRATCH_PTR", ")", ";", "unsigned", "ScratchPtrRegLo", "=", "TRI", "->", "getPhysRegSubReg", "(", "ScratchPtrReg", ",", "&", "", ",", "", ")", ";", "unsigned", "ScratchPtrRegHi", "=", "TRI", "->", "getPhysRegSubReg", "(", "ScratchPtrReg", ",", "&", "", ",", "", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrRegLo", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrRegHi", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ScratchPtrRegLo", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ScratchPtrRegHi", ")", ";", "MF", ".", "addLiveIn", "(", "InputPtrReg", ",", "&", "", ")", ";", "MF", ".", "addLiveIn", "(", "ScratchPtrReg", ",", "&", "", ")", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{"], "ground_truth": ["getOriginalFunctionArgs", "(", "DAG", ",", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "Ins", ",", "Splits", ")", ";"], "File": "SIISelLowering1", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54242, "Length": 418, "Cover_Rate": 0.3157099697885196} {"Template_token": ["", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AS", "::", "CONSTANT_ADDRESS", ")", "return", "TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "GSD", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "GSD", "->", "getAddressSpace", "(", ")", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ")", ";", "SDValue", "PtrLo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "PtrHi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "PtrLo", ",", "GA", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "PtrHi", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "SDValue", "(", "Lo", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering1", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54243, "Length": 228, "Cover_Rate": 0.7808219178082192} {"Template_token": ["", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ")", ";", "SDValue", "PtrLo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "PtrHi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "ground_truth": ["SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "PtrLo", ",", "GA", ")", ";"], "File": "SIISelLowering1", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54244, "Length": 107, "Cover_Rate": 0.3664383561643836} {"Template_token": ["", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "NumElements", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "NumElements", "!=", "", "&&", "", ")", ";", "switch", "(", "Load", "->", "getAddressSpace", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "case", "AS", "::", "PRIVATE_ADDRESS", ":", "if", "(", "NumElements", "<=", "", ")", "break", ";", "case", "AS", "::", "LOCAL_ADDRESS", ":", "return", "ScalarizeVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "return", "TargetLowering", "::", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering1", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54246, "Length": 96, "Cover_Rate": 0.6713286713286714} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerLOAD", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";"], "File": "SIISelLowering1", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54247, "Length": 62, "Cover_Rate": 0.43356643356643354} {"Template_token": ["", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "", "ExtTy", "=", "Signed", "?", "", ":", "", ";", "if", "(", "MemVT", ".", "isFloatingPoint", "(", ")", ")", "ExtTy", "=", "", ";", "return", "DAG", ".", "getLoad", "(", "", ",", "ExtTy", ",", "VT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrOffset", ",", "PtrInfo", ",", "MemVT", ",", "false", ",", "true", ",", "true", ",", "Align", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering1", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54248, "Length": 148, "Cover_Rate": 0.519298245614035} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "PtrVT", ")", ";"], "File": "SIISelLowering1", "Func": "LowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54249, "Length": 99, "Cover_Rate": 0.3473684210526316} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerSTORE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "Store", "->", "getAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", ">", "", ")", "return", "ScalarizeVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Ret", "=", "TargetLowering", "::", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Ret", ".", "getNode", "(", ")", ")", "return", "Ret", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", ">=", "", ")", "return", "ScalarizeVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering1", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54250, "Length": 186, "Cover_Rate": 0.96875} {"Template_token": ["", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "BB", "->", "successors", "(", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "*", "Succ", ")", "{", "if", "(", "!", "MI", ".", "isPHI", "(", ")", ")", "break", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "unsigned", "IncomingReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "FromBB", "=", "MI", ".", "getOperand", "(", "I", "+", "", ")", ";", "if", "(", "BB", "==", "FromBB", ".", "getMBB", "(", ")", ")", "{", "if", "(", "SplitDefRegs", ".", "count", "(", "IncomingReg", ")", ")", "FromBB", ".", "setMBB", "(", "SplitBB", ")", ";", "break", ";", "}", "}", "}", "}", "MF", "->", "insert", "(", "++", "MachineFunction", "::", "iterator", "(", "BB", ")", ",", "SplitBB", ")", ";", "SplitBB", "->", "splice", "(", "SplitBB", "->", "begin", "(", ")", ",", "BB", ",", "SplitPoint", ",", "BB", "->", "end", "(", ")", ")", ";", "SplitBB", "->", "transferSuccessors", "(", "BB", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "SplitBB", ")", ";"], "File": "SIISelLowering21", "Func": "splitKillBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54251, "Length": 168, "Cover_Rate": 0.5} {"Template_token": ["", "switch", "(", "IntrinsicID", ")", "{", "case", "", ":", "if", "(", "!", "Subtarget", "->", "isAmdHsaOS", "(", ")", ")", "{", "DiagnosticInfoUnsupported", "BadIntrin", "(", "*", "MF", ".", "getFunction", "(", ")", ",", "", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "}", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "DISPATCH_PTR", ")", ",", "VT", ")", ";", "case", "", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "", "::", "NGROUPS_X", ",", "false", ")", ";", "case", "", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "", "::", "NGROUPS_Y", ",", "false", ")", ";", "case", "", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "", "::", "NGROUPS_Z", ",", "false", ")", ";", "case", "", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "", "::", "GLOBAL_ZE_X", ",", "false", ")", ";", "case", "", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "", "::", "GLOBAL_ZE_Y", ",", "false", ")", ";", "case", "", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "", "::", "GLOBAL_ZE_Z", ",", "false", ")", ";", "case", "", ":", "return", "lowerImplicitZextParam", "(", "DAG", ",", "Op", ",", "", ",", "", "::", "LOCAL_ZE_X", ")", ";", "case", "", ":", "return", "lowerImplicitZextParam", "(", "DAG", ",", "Op", ",", "", ",", "", "::", "LOCAL_ZE_Y", ")", ";", "case", "", ":", "return", "lowerImplicitZextParam", "(", "DAG", ",", "Op", ",", "", ",", "", "::", "LOCAL_ZE_Z", ")", ";", "case", "", ":", "return", "lowerImplicitZextParam", "(", "DAG", ",", "Op", ",", "", ",", "getImplicitParameterOffset", "(", "MFI", ",", "GRID_DIM", ")", ")", ";", "case", "", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_X", ")", ",", "VT", ")", ";", "case", "", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_Y", ")", ",", "VT", ")", ";", "case", "", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "WORKGROUP_ID_Z", ")", ",", "VT", ")", ";", "case", "", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "WORKITEM_ID_X", ")", ",", "VT", ")", ";", "case", "", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "WORKITEM_ID_Y", ")", ",", "VT", ")", ";", "case", "", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "WORKITEM_ID_Z", ")", ",", "VT", ")", ";", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";"], "File": "SIISelLowering23", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54253, "Length": 481, "Cover_Rate": 0.34855072463768116} {"Template_token": ["", "case", "", ":", "return", "LowerSampleIntrinsic", "(", "", ",", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSampleIntrinsic", "(", "", ",", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSampleIntrinsic", "(", "", ",", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ")", ")", ";", "case", "", ":", "{", "SDValue", "M0", "=", "copyToM0", "(", "DAG", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Glue", ")", ";", "}", "case", "", ":", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "&&", "Op", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "", ")", ";", "return", "Op", ";", "case", "", ":", "{", "SDValue", "IJ", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "I", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "IJ", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "J", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "IJ", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "M0", "=", "copyToM0", "(", "DAG", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "", ")", ";", "SDValue", "P1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "I", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Glue", ")", ";", "Glue", "=", "SDValue", "(", "P1", ".", "getNode", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "P1", ",", "J", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Glue", ")", ";", "}", "case", "", ":", "{", "SDValue", "M0", "=", "copyToM0", "(", "DAG", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["SDValue", "Glue", "=", "M0", ".", "getValue", "(", "", ")", ";"], "File": "SIISelLowering23", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54254, "Length": 456, "Cover_Rate": 0.33043478260869563} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "{", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "A", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "A", "==", "LHS", ".", "getOperand", "(", "", ")", ")", "{", "const", "SDValue", "Two", "=", "DAG", ".", "getConstantFP", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "NegRHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Two", ",", "A", ",", "NegRHS", ")", ";", "}", "}", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "A", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "A", "==", "RHS", ".", "getOperand", "(", "", ")", ")", "{", "const", "SDValue", "NegTwo", "=", "DAG", ".", "getConstantFP", "(", "-", "", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NegTwo", ",", "A", ",", "LHS", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "MemSDNode", "*", "MemNode", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";", "SDValue", "Ptr", "=", "MemNode", "->", "getBasePtr", "(", ")", ";", "unsigned", "AS", "=", "MemNode", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "", "&&", "AS", "!=", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "SDValue", "NewPtr", "=", "performSHLPtrCombine", "(", "Ptr", ".", "getNode", "(", ")", ",", "AS", ",", "DCI", ")", ";", "if", "(", "NewPtr", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "NewOps", "(", "MemNode", "->", "op_begin", "(", ")", ",", "MemNode", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", "]", "=", "NewPtr", ";", "return", "SDValue", "(", "DAG", ".", "UpdateNodeOperands", "(", "MemNode", ",", "NewOps", ")", ",", "", ")", ";", "}", "}"], "ground_truth": ["break", ";"], "File": "SIISelLowering23", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54255, "Length": 393, "Cover_Rate": 0.3808139534883721} {"Template_token": ["", "if", "(", "Info", "->", "getFrameOffsetReg", "(", ")", "!=", "", ")", "MRI", ".", "replaceRegWith", "(", "", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "Info", "->", "limitOccupancy", "(", "MF", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", "&&", "!", "MF", ".", "empty", "(", ")", ")", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstNonDebugInstr", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{"], "ground_truth": ["TII", "->", "fixImplicitOperands", "(", "MI", ")", ";"], "File": "SIISelLowering24", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54256, "Length": 126, "Cover_Rate": 0.41721854304635764} {"Template_token": ["", "Info", "->", "limitOccupancy", "(", "MF", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", "&&", "!", "MF", ".", "empty", "(", ")", ")", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstNonDebugInstr", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "TII", "->", "fixImplicitOperands", "(", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering24", "Func": "finalizeLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54257, "Length": 105, "Cover_Rate": 0.347682119205298} {"Template_token": ["", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "return", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ")", "return", "true", ";", "else", "if", "(", "!", "", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "const", "Value", "*", "V", "=", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ";", "if", "(", "V", ")", "return", "KDA", "->", "isDivergent", "(", "V", ")", ";", "assert", "(", "Reg", "==", "FLI", "->", "DemoteRegister", "||", "isCopyFromRegOfInlineAsm", "(", "N", ")", ")", ";", "return", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "}", "break", ";", "case", "", ":", "{", "const", "LoadSDNode", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "L", "->", "getAddressSpace", "(", ")", ";", "return", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ";", "}", "break", ";", "case", "", ":", "return", "true", ";"], "ground_truth": ["break", ";"], "File": "SIISelLowering24", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54258, "Length": 168, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "SDNode", "*", "Result", "=", "DAG", ".", "getNode", "(", "CFNode", ",", "DL", ",", "DAG", ".", "getVTList", "(", "Res", ")", ",", "Ops", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "HaveChain", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SDValue", "(", "Result", ",", "", ")", ",", "BRCOND", ".", "getOperand", "(", "", ")", "}", ";", "Result", "=", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ".", "getNode", "(", ")", ";", "}", "if", "(", "BR", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "BR", "->", "getOperand", "(", "", ")", ",", "BRCOND", ".", "getOperand", "(", "", ")", "}", ";", "SDValue", "NewBR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BR", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "BR", ",", "NewBR", ".", "getNode", "(", ")", ")", ";", "}", "SDValue", "Chain", "=", "SDValue", "(", "Result", ",", "Result", "->", "getNumValues", "(", ")", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Intr", "->", "getNumValues", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["SDNode", "*", "CopyToReg", "=", "findUser", "(", "SDValue", "(", "Intr", ",", "i", ")", ",", "", ")", ";"], "File": "SIISelLowering24", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54259, "Length": 186, "Cover_Rate": 0.33879781420765026} {"Template_token": ["", "assert", "(", "DMaskLanes", "!=", "", ")", ";", "if", "(", "auto", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DMaskLanes", ",", "static_cast", "<", "unsigned", ">", "(", "VT", "->", "getNumElements", "(", ")", ")", ")", ";"], "ground_truth": ["return", "EVT", "::", "getVectorVT", "(", "Ty", "->", "getContext", "(", ")", ",", "EVT", "::", "getEVT", "(", "VT", "->", "getElementType", "(", ")", ")", ",", "NumElts", ")", ";"], "File": "SIISelLowering24", "Func": "memVTFromImageData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54262, "Length": 69, "Cover_Rate": 0.7582417582417582} {"Template_token": ["", "assert", "(", "DMaskLanes", "!=", "", ")", ";", "if", "(", "auto", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DMaskLanes", ",", "static_cast", "<", "unsigned", ">", "(", "VT", "->", "getNumElements", "(", ")", ")", ")", ";", "return", "EVT", "::", "getVectorVT", "(", "Ty", "->", "getContext", "(", ")", ",", "EVT", "::", "getEVT", "(", "VT", "->", "getElementType", "(", ")", ")", ",", "NumElts", ")", ";", "}"], "ground_truth": ["return", "EVT", "::", "getEVT", "(", "Ty", ")", ";"], "File": "SIISelLowering24", "Func": "memVTFromImageData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54263, "Length": 78, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "SDValue", "InputReg", ";", "if", "(", "IncomingArg", ")", "{", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "ArgVT", ",", "DL", ",", "*", "IncomingArg", ")", ";", "}", "else", "{", "assert", "(", "InputID", "==", "", ")", ";", "InputReg", "=", "getImplicitArgPtr", "(", "DAG", ",", "DL", ")", ";", "}", "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "RegsToPass", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "if", "(", "!", "CCInfo", ".", "AllocateReg", "(", "OutgoingArg", "->", "getRegister", "(", ")", ")", ")", "report_fatal_error", "(", "", ")", ";", "}", "else", "{", "unsigned", "SpecialArgOffset", "=", "CCInfo", ".", "AllocateStack", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "", ")", ";", "SDValue", "ArgStore", "=", "storeStackInputValue", "(", "DAG", ",", "DL", ",", "Chain", ",", "InputReg", ",", "SpecialArgOffset", ")", ";", "MemOpChains", ".", "push_back", "(", "ArgStore", ")", ";", "}", "}", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "return", ";", "const", "ArgDescriptor", "*", "IncomingArgX", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ".", "first", ";", "const", "ArgDescriptor", "*", "IncomingArgY", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ".", "first", ";", "const", "ArgDescriptor", "*", "IncomingArgZ", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ".", "first", ";", "SDValue", "InputReg", ";", "SDLoc", "SL", ";", "if", "(", "IncomingArgX", "&&", "!", "IncomingArgX", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDX", ")", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgX", ")", ";", "if", "(", "IncomingArgY", "&&", "!", "IncomingArgY", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDY", ")", "{", "SDValue", "Y", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgY", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Y", ",", "DAG", ".", "getShiftAmountConstant", "(", "", ",", "", ",", "SL", ")", ")", ";", "InputReg", "=", "InputReg", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InputReg", ",", "Y", ")", ":", "Y", ";", "}", "if", "(", "IncomingArgZ", "&&", "!", "IncomingArgZ", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDZ", ")", "{", "SDValue", "Z", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "", ",", "DL", ",", "*", "IncomingArgZ", ")", ";", "Z", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Z", ",", "DAG", ".", "getShiftAmountConstant", "(", "", ",", "", ",", "SL", ")", ")", ";", "InputReg", "=", "InputReg", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InputReg", ",", "Z", ")", ":", "Z", ";", "}"], "ground_truth": ["if", "(", "!", "InputReg", ".", "getNode", "(", ")", ")", "{"], "File": "SIISelLowering24", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54264, "Length": 463, "Cover_Rate": 0.5167410714285714} {"Template_token": ["", "void", "TargetLowering", "::", "passSpecialInputs", "(", "CallLoweringInfo", "&", "CLI", ",", "CCState", "&", "CCInfo", ",", "const", "MachineFunctionInfo", "&", "Info", ",", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">>", "&", "RegsToPass", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "MemOpChains", ",", "SDValue", "Chain", ")", "const", "{", "if", "(", "!", "CLI", ".", "CS", ")", "return", ";", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "const", "SDLoc", "&", "DL", "=", "CLI", ".", "DL", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "FunctionArgInfo", "&", "CallerArgInfo", "=", "Info", ".", "getArgInfo", "(", ")", ";", "const", "FunctionArgInfo", "*", "CalleeArgInfo", "=", "&", "ArgumentUsageInfo", "::", "FixedABIFunctionInfo", ";", "if", "(", "const", "Function", "*", "CalleeFunc", "=", "CLI", ".", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "auto", "&", "ArgUsageInfo", "=", "DAG", ".", "getPass", "(", ")", "->", "getAnalysis", "<", "ArgumentUsageInfo", ">", "(", ")", ";", "CalleeArgInfo", "=", "&", "ArgUsageInfo", ".", "lookupFuncArgInfo", "(", "*", "CalleeFunc", ")", ";", "}", "", "InputRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "for", "(", "auto", "InputID", ":", "InputRegs", ")", "{", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "InputID", ")", ";", "if", "(", "!", "OutgoingArg", ")", "continue", ";", "const", "ArgDescriptor", "*", "IncomingArg", ";", "const", "TargetRegisterClass", "*", "IncomingArgRC", ";", "std", "::", "tie", "(", "IncomingArg", ",", "IncomingArgRC", ")", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "InputID", ")", ";", "assert", "(", "IncomingArgRC", "==", "ArgRC", ")", ";", "EVT", "ArgVT", "=", "TRI", "->", "getSpillSize", "(", "*", "ArgRC", ")", "==", "", "?", "", ":", "", ";", "SDValue", "InputReg", ";", "if", "(", "IncomingArg", ")", "{", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "ArgVT", ",", "DL", ",", "*", "IncomingArg", ")", ";", "}", "else", "{", "assert", "(", "InputID", "==", "", ")", ";", "InputReg", "=", "getImplicitArgPtr", "(", "DAG", ",", "DL", ")", ";", "}", "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "RegsToPass", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "if", "(", "!", "CCInfo", ".", "AllocateReg", "(", "OutgoingArg", "->", "getRegister", "(", ")", ")", ")", "report_fatal_error", "(", "", ")", ";", "}", "else", "{", "unsigned", "SpecialArgOffset", "=", "CCInfo", ".", "AllocateStack", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "", ")", ";", "SDValue", "ArgStore", "=", "storeStackInputValue", "(", "DAG", ",", "DL", ",", "Chain", ",", "InputReg", ",", "SpecialArgOffset", ")", ";", "MemOpChains", ".", "push_back", "(", "ArgStore", ")", ";", "}", "}", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "return", ";", "const", "ArgDescriptor", "*", "IncomingArgX", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ".", "first", ";", "const", "ArgDescriptor", "*", "IncomingArgY", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ".", "first", ";", "const", "ArgDescriptor", "*", "IncomingArgZ", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ".", "first", ";"], "ground_truth": ["SDValue", "InputReg", ";"], "File": "SIISelLowering24", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54265, "Length": 507, "Cover_Rate": 0.5658482142857143} {"Template_token": ["", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "ParseConstraints", "(", "MF", ".", "getDataLayout", "(", ")", ",", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "CS", ")", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "==", "InlineAsm", "::", "isOutput", ")", "{", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "unsigned", "AssignedReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "AssignedReg", ",", "RC", ")", "=", "getRegForInlineAsmConstraint", "(", "RI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ";", "if", "(", "RC", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "AssignedReg", "!=", "", "&&", "RI", "->", "isSGPRReg", "(", "MRI", ",", "AssignedReg", ")", ")", "return", "true", ";", "else", "if", "(", "RI", "->", "isSGPRClass", "(", "RC", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering24", "Func": "requiresUniformRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54266, "Length": 128, "Cover_Rate": 0.579185520361991} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "!", "Subtarget", "->", "hasFP16Denormals", "(", ")", "&&", "Subtarget", "->", "hasMadF16", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SIISelLowering25", "Func": "isFMADLegalForFAddFSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54267, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "TargetLowering", "::", "isFPExtFoldable", "(", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Opcode", ",", "EVT", "DestVT", ",", "EVT", "SrcVT", ")", "const", "{", "return", "(", "(", "Opcode", "==", "", "&&", "Subtarget", "->", "hasMadMixInsts", "(", ")", ")", "||", "(", "Opcode", "==", "", "&&", "Subtarget", "->", "hasFmaMixInsts", "(", ")", ")", ")", "&&", "DestVT", ".", "getScalarType", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "SrcVT", ".", "getScalarType", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering25", "Func": "isFPExtFoldable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54268, "Length": 72, "Cover_Rate": 0.9} {"Template_token": ["", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "unsigned", "NumLoads", "=", "", ";", "MVT", "LoadVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "LoadVT", ".", "isVector", "(", ")", "?", "LoadVT", ".", "getVectorNumElements", "(", ")", ":", "", ";", "assert", "(", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "", "||", "LoadVT", ".", "getScalarType", "(", ")", "==", "", ")", "&&", "isPowerOf2_32", "(", "NumElts", ")", ")", ";", "if", "(", "NumElts", "==", "", "||", "NumElts", "==", "", ")", "{", "NumLoads", "=", "NumElts", "==", "", "?", "", ":", "", ";", "LoadVT", "=", "", ";", "}", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "{", "LoadVT", ",", "", "}", ")", ";", "unsigned", "CachePolicy", "=", "cast", "<", "ConstantSDNode", ">", "(", "GLC", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getEntryNode", "(", ")", ",", "Rsrc", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "{", "}", ",", "{", "}", ",", "{", "}", ",", "DAG", ".", "getTargetConstant", "(", "CachePolicy", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "}", ";"], "ground_truth": ["setBufferOffsets", "(", "Offset", ",", "DAG", ",", "&", "Ops", "[", "", "]", ",", "NumLoads", ">", "", "?", "", "*", "NumLoads", ":", "", ")", ";"], "File": "SIISelLowering25", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54271, "Length": 202, "Cover_Rate": 0.4391304347826087} {"Template_token": ["", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "{", "LoadVT", ",", "", "}", ")", ";", "unsigned", "CachePolicy", "=", "cast", "<", "ConstantSDNode", ">", "(", "GLC", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getEntryNode", "(", ")", ",", "Rsrc", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "{", "}", ",", "{", "}", ",", "{", "}", ",", "DAG", ".", "getTargetConstant", "(", "CachePolicy", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "}", ";", "setBufferOffsets", "(", "Offset", ",", "DAG", ",", "&", "Ops", "[", "", "]", ",", "NumLoads", ">", "", "?", "", "*", "NumLoads", ":", "", ")", ";", "uint64_t", "InstOffset", "=", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "", "]", ")", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "Ops", "[", "", "]", "=", "DAG", ".", "getTargetConstant", "(", "InstOffset", "+", "", "*", "i", ",", "DL", ",", "", ")", ";", "Loads", ".", "push_back", "(", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "VTList", ",", "Ops", ",", "LoadVT", ",", "MMO", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering25", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54272, "Length": 186, "Cover_Rate": 0.4043478260869565} {"Template_token": ["", "switch", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "VecRC", ")", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering26", "Func": "getIndirectRegWritePseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54275, "Length": 67, "Cover_Rate": 0.6767676767676768} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering26", "Func": "getIndirectRegWritePseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54276, "Length": 52, "Cover_Rate": 0.5252525252525253} {"Template_token": ["", "SDValue", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "NodeOp", ",", "DL", ",", "", ",", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Glue", ")", ";", "}", "case", "", ":", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "{", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "VT", ".", "getStoreSize", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "case", "", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "K", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Src", ")", ")", "{", "if", "(", "!", "K", "->", "isNegative", "(", ")", ")", "return", "Chain", ";", "SDValue", "NegOne", "=", "DAG", ".", "getTargetConstant", "(", "FloatToBits", "(", "-", "", ")", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "NegOne", ")", ";", "}"], "ground_truth": ["SDValue", "Cast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Src", ")", ";"], "File": "SIISelLowering27", "Func": "LowerINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54278, "Length": 352, "Cover_Rate": 0.3182640144665461} {"Template_token": ["", "std", "::", "tie", "(", "Reg", ",", "RC", ",", "Ty", ")", "=", "MFI", ".", "getPreloadedValue", "(", "PVID", ")", ";", "if", "(", "!", "Reg", ")", "{", "assert", "(", "PVID", "==", "", "::", "KERNARG_SEGMENT_PTR", ")", ";", "return", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", ")", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering2", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54282, "Length": 48, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "const", "FunctionArgInfo", "&", "CallerArgInfo", "=", "Info", ".", "getArgInfo", "(", ")", ";", "const", "FunctionArgInfo", "*", "CalleeArgInfo", "=", "&", "ArgumentUsageInfo", "::", "FixedABIFunctionInfo", ";", "if", "(", "const", "Function", "*", "CalleeFunc", "=", "CLI", ".", "CB", "->", "getCalledFunction", "(", ")", ")", "{", "auto", "&", "ArgUsageInfo", "=", "DAG", ".", "getPass", "(", ")", "->", "getAnalysis", "<", "ArgumentUsageInfo", ">", "(", ")", ";", "CalleeArgInfo", "=", "&", "ArgUsageInfo", ".", "lookupFuncArgInfo", "(", "*", "CalleeFunc", ")", ";", "}", "", "InputRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "for", "(", "auto", "InputID", ":", "InputRegs", ")", "{", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "ArgTy", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "InputID", ")", ";", "if", "(", "!", "OutgoingArg", ")", "continue", ";", "const", "ArgDescriptor", "*", "IncomingArg", ";", "const", "TargetRegisterClass", "*", "IncomingArgRC", ";", "LLT", "Ty", ";", "std", "::", "tie", "(", "IncomingArg", ",", "IncomingArgRC", ",", "Ty", ")", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "InputID", ")", ";", "assert", "(", "IncomingArgRC", "==", "ArgRC", ")", ";", "EVT", "ArgVT", "=", "TRI", "->", "getSpillSize", "(", "*", "ArgRC", ")", "==", "", "?", "", ":", "", ";", "SDValue", "InputReg", ";", "if", "(", "IncomingArg", ")", "{", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "ArgVT", ",", "DL", ",", "*", "IncomingArg", ")", ";", "}", "else", "if", "(", "InputID", "==", "", ")", "{", "InputReg", "=", "getImplicitArgPtr", "(", "DAG", ",", "DL", ")", ";", "}", "else", "{", "InputReg", "=", "DAG", ".", "getUNDEF", "(", "ArgVT", ")", ";", "}", "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "RegsToPass", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "if", "(", "!", "CCInfo", ".", "AllocateReg", "(", "OutgoingArg", "->", "getRegister", "(", ")", ")", ")", "report_fatal_error", "(", "", ")", ";", "}", "else", "{", "unsigned", "SpecialArgOffset", "=", "CCInfo", ".", "AllocateStack", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "Align", "(", "", ")", ")", ";", "SDValue", "ArgStore", "=", "storeStackInputValue", "(", "DAG", ",", "DL", ",", "Chain", ",", "InputReg", ",", "SpecialArgOffset", ")", ";", "MemOpChains", ".", "push_back", "(", "ArgStore", ")", ";", "}", "}", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "Ty", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "", ")", ";", "if", "(", "!", "OutgoingArg", ")", "return", ";", "const", "ArgDescriptor", "*", "IncomingArgX", "=", "std", "::", "get", "<", "", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgY", "=", "std", "::", "get", "<", "", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgZ", "=", "std", "::", "get", "<", "", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "", ")", ")", ";", "SDValue", "InputReg", ";"], "ground_truth": ["SDLoc", "SL", ";"], "File": "SIISelLowering2", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54283, "Length": 481, "Cover_Rate": 0.5063157894736842} {"Template_token": ["", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Value", "*", "Ptr", "=", "II", "->", "getArgOperand", "(", "", ")", ";", "AccessTy", "=", "II", "->", "getType", "(", ")", ";", "Ops", ".", "push_back", "(", "Ptr", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering31", "Func": "getAddrModeArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54285, "Length": 55, "Cover_Rate": 0.5729166666666666} {"Template_token": ["", "case", "", ":", "{", "Value", "*", "Ptr", "=", "II", "->", "getArgOperand", "(", "", ")", ";", "AccessTy", "=", "II", "->", "getType", "(", ")", ";", "Ops", ".", "push_back", "(", "Ptr", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering31", "Func": "getAddrModeArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54286, "Length": 40, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getImagePSV", "(", "*", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";", "Info", ".", "align", "=", "", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getImagePSV", "(", "*", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "align", "=", "", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getImagePSV", "(", "*", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getImagePSV", "(", "*", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";"], "ground_truth": ["Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";"], "File": "SIISelLowering31", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54287, "Length": 460, "Cover_Rate": 0.33552151714077316} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "M", "->", "getOperand", "(", "", ")", ",", "M", "->", "getOperand", "(", "", ")", ",", "M", "->", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "SDLoc", "(", "Op", ")", ",", "M", "->", "getVTList", "(", ")", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "unsigned", "Opc", "=", "(", "IntrID", "==", "", ")", "?", "", ":", "", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "IntVT", "=", "VT", ".", "changeTypeToInteger", "(", ")", ";", "auto", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "IntVT", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "}", "case", "", ":", "{", "MemSDNode", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "auto", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "unsigned", "Opcode", "=", "", ";", "switch", "(", "IntrID", ")", "{"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering31", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54288, "Length": 439, "Cover_Rate": 0.37015177065767285} {"Template_token": ["", "return", ";", "}", "case", "", ":", "{", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IID", "==", "", ")", "{", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cvt", ")", ")", ";", "return", ";", "}", "break", ";", "}", "case", "", ":", "{", "SDValue", "Chain", ";", "if", "(", "SDValue", "Res", "=", "lowerIntrinsicWChain_IllegalReturnType", "(", "SDValue", "(", "N", ",", "", ")", ",", "Chain", ",", "DAG", ")", ")", "{", "Results", ".", "push_back", "(", "Res", ")", ";", "Results", ".", "push_back", "(", "Chain", ")", ";", "return", ";", "}", "break", ";", "}", "case", "", ":", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";"], "ground_truth": ["SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering31", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54289, "Length": 205, "Cover_Rate": 0.4261954261954262} {"Template_token": ["", "break", ";", "}", "case", "", ":", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "EVT", "SelectVT", "=", "NewVT", ";", "if", "(", "NewVT", ".", "bitsLT", "(", "", ")", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "RHS", ")", ";", "SelectVT", "=", "", ";", "}", "SDValue", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "SelectVT", ",", "N", "->", "getOperand", "(", "", ")", ",", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["if", "(", "NewVT", "!=", "SelectVT", ")", "NewSelect", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "NewSelect", ")", ";"], "File": "SIISelLowering33", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54290, "Length": 176, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "switch", "(", "IntrID", ")", "{", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", "=", "", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["Info", ".", "vol", "=", "!", "Vol", "||", "!", "Vol", "->", "isZero", "(", ")", ";"], "File": "SIISelLowering37", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54292, "Length": 80, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VTList", ",", "Args", ")", ";", "}", "case", "", ":", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", "||", "C", "->", "getZExtValue", "(", ")", "!=", "", ")", "break", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "RHS", ".", "getOperand", "(", "", ")", ",", "RHS", ".", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "RHS", "->", "getVTList", "(", ")", ",", "Args", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering37", "Func": "performAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54294, "Length": 108, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "bool", "HasStackObjects", "=", "MFI", ".", "hasStackObjects", "(", ")", ";", "if", "(", "HasStackObjects", ")", "Info", ".", "setHasNonSpillStackObjects", "(", "true", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "HasStackObjects", "=", "true", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", "{", "if", "(", "HasStackObjects", ")", "{", "unsigned", "PrivateSegmentBufferReg", "=", "TRI", ".", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "unsigned", "PrivateSegmentWaveByteOffsetReg", "=", "TRI", ".", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "PrivateSegmentWaveByteOffsetReg", ")", ";", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";"], "ground_truth": ["Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";"], "File": "SIISelLowering37", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54295, "Length": 137, "Cover_Rate": 0.44336569579288027} {"Template_token": ["", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "I", ":", "{", "", "(", "Opc", ",", "", "::", "src0", ")", ",", "", "(", "Opc", ",", "", "::", "src1", ")", "}", ")", "{", "if", "(", "I", "==", "-", "", ")", "break", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "auto", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "TRI", "->", "hasAGPRs", "(", "RC", ")", ")", "continue", ";", "auto", "*", "Src", "=", "MRI", ".", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Src", "||", "!", "Src", "->", "isCopy", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "*", "NewRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "RC", ")", ";", "MRI", ".", "setRegClass", "(", "Op", ".", "getReg", "(", ")", ",", "NewRC", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering40", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54296, "Length": 190, "Cover_Rate": 0.35315985130111527} {"Template_token": ["", "if", "(", "Opcode", "==", "", ")", "{", "auto", "F", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "if", "(", "F", ".", "isNaN", "(", ")", "&&", "F", ".", "isSignaling", "(", ")", ")", "return", "false", ";", "return", "!", "F", ".", "isDenormal", "(", ")", "||", "denormalsEnabledForType", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "MF", ")", ";", "}", "if", "(", "MaxDepth", "==", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "supportsMinMaxDenormModes", "(", ")", "||", "denormalsEnabledForType", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "MF", ")", ")", "return", "true", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ")", ")", "if", "(", "!", "isCanonicalized", "(", "MO", ".", "getReg", "(", ")", ",", "MF", ",", "MaxDepth", "-", "", ")", ")", "return", "false", ";", "return", "true", ";", "}", "default", ":", "return", "denormalsEnabledForType", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "MF", ")", "&&", "isKnownNeverSNaN", "(", "Reg", ",", "MRI", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering40", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54297, "Length": 179, "Cover_Rate": 0.7366255144032922} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", ")", "{", "auto", "F", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "if", "(", "F", ".", "isNaN", "(", ")", "&&", "F", ".", "isSignaling", "(", ")", ")", "return", "false", ";", "return", "!", "F", ".", "isDenormal", "(", ")", "||", "denormalsEnabledForType", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "MF", ")", ";", "}", "if", "(", "MaxDepth", "==", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "supportsMinMaxDenormModes", "(", ")", "||", "denormalsEnabledForType", "(", "MRI", ".", "getType", "(", "Reg", ")", ",", "MF", ")", ")", "return", "true", ";"], "File": "SIISelLowering40", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54298, "Length": 125, "Cover_Rate": 0.51440329218107} {"Template_token": ["", "}", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "Ctx", ",", "Ins", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "IsVarArg", ")", ",", "CCAssignFnForCall", "(", "CallerCC", ",", "IsVarArg", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CCMatch", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "if", "(", "Outs", ".", "empty", "(", ")", ")", "return", "true", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "Ctx", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "IsVarArg", ")", ")", ";", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ">", "FuncInfo", "->", "getBytesInStackArgArea", "(", ")", ")", "return", "false", ";"], "File": "SIISelLowering41", "Func": "isEligibleForTailCallOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54300, "Length": 161, "Cover_Rate": 0.4225721784776903} {"Template_token": ["", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", "->", "getCallingConv", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "!", "CallerPreserved", ")", "return", "false", ";", "bool", "CCMatch", "=", "CallerCC", "==", "CalleeCC", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "{", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ")", "&&", "CCMatch", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "IsVarArg", ")", "return", "false", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "CallerF", "->", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "hasByValAttr", "(", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";"], "ground_truth": ["if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "Ctx", ",", "Ins", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "IsVarArg", ")", ",", "CCAssignFnForCall", "(", "CallerCC", ",", "IsVarArg", ")", ")", ")", "return", "false", ";"], "File": "SIISelLowering41", "Func": "isEligibleForTailCallOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54301, "Length": 161, "Cover_Rate": 0.4225721784776903} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "{", "SDValue", "Src0", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}", "}", "else", "break", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "Ops", "=", "{", "Src0", ",", "Src1", ",", "Src2", "}", ";"], "File": "SIISelLowering41", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54306, "Length": 253, "Cover_Rate": 0.5698198198198198} {"Template_token": ["", "if", "(", "TII", "->", "isMIMG", "(", "Opcode", ")", "&&", "!", "TII", "->", "get", "(", "Opcode", ")", ".", "mayStore", "(", ")", "&&", "!", "TII", "->", "isGather4", "(", "Opcode", ")", ")", "adjustWritemask", "(", "Node", ",", "DAG", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "legalizeTargetIndependentNode", "(", "Node", ",", "DAG", ")", ";", "return", "Node", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "{", "SDValue", "Src0", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "", ")", ";", "Src0", "=", "UndefReg", ";"], "ground_truth": ["Src1", "=", "UndefReg", ";"], "File": "SIISelLowering41", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54307, "Length": 290, "Cover_Rate": 0.6531531531531531} {"Template_token": ["", "if", "(", "LoadVT", ".", "isVector", "(", ")", ")", "{", "EquivLoadVT", "=", "Unpacked", "?", "UnpackedLoadVT", ":", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "LoadVT", ")", ";", "}", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "EquivLoadVT", ",", "", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getMemIntrinsicNode", "(", "IsIntrinsic", "?", "", ":", "Opcode", ",", "DL", ",", "VTList", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Adjusted", "=", "adjustLoadValueTypeImpl", "(", "Load", ",", "LoadVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Adjusted", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "DL", ")", ";"], "File": "SIISelLowering43", "Func": "adjustLoadValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54308, "Length": 107, "Cover_Rate": 0.37809187279151946} {"Template_token": ["", "SDValue", "TargetLowering", "::", "handleD16VData", "(", "SDValue", "VData", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "StoreVT", "=", "VData", ".", "getValueType", "(", ")", ";", "if", "(", "!", "StoreVT", ".", "isVector", "(", ")", ")", "return", "VData", ";", "SDLoc", "DL", "(", "VData", ")", ";", "assert", "(", "(", "StoreVT", ".", "getVectorNumElements", "(", ")", "!=", "", ")", "&&", "", ")", ";", "if", "(", "Subtarget", "->", "hasUnpackedD16VMem", "(", ")", ")", "{", "EVT", "IntStoreVT", "=", "StoreVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "EVT", "EquivStoreVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "StoreVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "ZExt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EquivStoreVT", ",", "IntVData", ")", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "ZExt", ".", "getNode", "(", ")", ")", ";", "}", "if", "(", "isTypeLegal", "(", "StoreVT", ")", ")", "return", "VData", ";"], "ground_truth": ["EVT", "EquivStoreVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreVT", ")", ";"], "File": "SIISelLowering43", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54309, "Length": 167, "Cover_Rate": 0.8789473684210526} {"Template_token": ["", "if", "(", "!", "StoreVT", ".", "isVector", "(", ")", ")", "return", "VData", ";", "SDLoc", "DL", "(", "VData", ")", ";", "assert", "(", "(", "StoreVT", ".", "getVectorNumElements", "(", ")", "!=", "", ")", "&&", "", ")", ";", "if", "(", "Subtarget", "->", "hasUnpackedD16VMem", "(", ")", ")", "{", "EVT", "IntStoreVT", "=", "StoreVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "EVT", "EquivStoreVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "StoreVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "ZExt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "EquivStoreVT", ",", "IntVData", ")", ";"], "ground_truth": ["return", "DAG", ".", "UnrollVectorOp", "(", "ZExt", ".", "getNode", "(", ")", ")", ";"], "File": "SIISelLowering43", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54310, "Length": 118, "Cover_Rate": 0.6210526315789474} {"Template_token": ["", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ")", ";", "SDValue", "ShlHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "ShlHi", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Or", ")", ";"], "File": "SIISelLowering43", "Func": "lowerBUILD_VECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54311, "Length": 74, "Cover_Rate": 0.3490566037735849} {"Template_token": ["", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ")", ";", "SDValue", "ShlHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "ShlHi", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Or", ")", ";"], "File": "SIISelLowering43", "Func": "lowerBUILD_VECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54312, "Length": 74, "Cover_Rate": 0.3490566037735849} {"Template_token": ["", "EVT", "VecVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "unsigned", "NumElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "VecVT", ".", "getScalarSizeInBits", "(", ")", "==", "", "&&", "(", "NumElts", "==", "", "||", "NumElts", "==", "", ")", ")", ";", "DAGCombinerInfo", "DCI", "(", "DAG", ",", "AfterLegalizeVectorOps", ",", "true", ",", "nullptr", ")", ";", "if", "(", "SDValue", "Combined", "=", "performExtractVectorEltCombine", "(", "Op", ".", "getNode", "(", ")", ",", "DCI", ")", ")", "return", "Combined", ";", "EVT", "IntVT", "=", "NumElts", "==", "", "?", "", ":", "", ";", "SDValue", "Four", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "ScaledIdx", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Idx", ",", "Four", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IntVT", ",", "Vec", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IntVT", ",", "BC", ",", "ScaledIdx", ")", ";", "if", "(", "ResultVT", "==", "", ")", "{", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Elt", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "ResultVT", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering43", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54313, "Length": 185, "Cover_Rate": 0.6877323420074349} {"Template_token": ["", "SDValue", "HiHalf", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "BCVec", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "LoVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LoHalf", ")", ";", "SDValue", "HiVec", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "HiHalf", ")", ";", "unsigned", "Idx", "=", "KIdx", "->", "getZExtValue", "(", ")", ";", "bool", "InsertLo", "=", "Idx", "<", "", ";", "SDValue", "InsHalf", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InsertLo", "?", "LoVec", ":", "HiVec", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InsVal", ")", ",", "DAG", ".", "getConstant", "(", "InsertLo", "?", "Idx", ":", "(", "Idx", "-", "", ")", ",", "SL", ",", "", ")", ")", ";", "InsHalf", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InsHalf", ")", ";", "SDValue", "Concat", "=", "InsertLo", "?", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "InsHalf", ",", "HiHalf", "}", ")", ":", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "LoHalf", ",", "InsHalf", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VecVT", ",", "Concat", ")", ";", "}", "assert", "(", "NumElts", "==", "", "||", "NumElts", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "IntVT", "=", "NumElts", "==", "", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "InsVal", ")", ";"], "File": "SIISelLowering43", "Func": "lowerINSERT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54314, "Length": 245, "Cover_Rate": 0.39325842696629215} {"Template_token": ["", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "Vec", ".", "getOpcode", "(", ")", ",", "SL", ",", "EltVT", ",", "Elt", ")", ";", "}", "if", "(", "Vec", ".", "hasOneUse", "(", ")", "&&", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Opc", "=", "Vec", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering43", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54316, "Length": 104, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "case", "", ":", "{", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "Opcode", ";", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "IID", "==", "", ")", "Opcode", "=", "", ";", "else", "Opcode", "=", "", ";", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cvt", ")", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "", ":", "{", "if", "(", "SDValue", "Res", "=", "LowerINTRINC_W_CHAIN", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ")", "{", "Results", ".", "push_back", "(", "Res", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "}", "break", ";", "}", "case", "", ":", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "EVT", "SelectVT", "=", "NewVT", ";", "if", "(", "NewVT", ".", "bitsLT", "(", "", ")", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "RHS", ")", ";", "SelectVT", "=", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering43", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54317, "Length": 287, "Cover_Rate": 0.45555555555555555} {"Template_token": ["", "if", "(", "GAFlags", "==", "InstrInfo", "::", "MO_NONE", ")", "{", "PtrHi", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ";", "}", "else", "{", "PtrHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "", ",", "Offset", "+", "", ",", "GAFlags", "+", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering47", "Func": "buildPCRelGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54318, "Length": 47, "Cover_Rate": 0.33098591549295775} {"Template_token": ["", "}", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "", ",", "PtrVT", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";"], "ground_truth": ["Align", "Alignment", "=", "DataLayout", ".", "getABITypeAlign", "(", "PtrTy", ")", ";"], "File": "SIISelLowering47", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54323, "Length": 128, "Cover_Rate": 0.3798219584569733} {"Template_token": ["", "SDValue", "ArgVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IntVT", ",", "Extract", ")", ";", "ArgVal", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "MemVT", ",", "ArgVal", ")", ";", "ArgVal", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "ArgVal", ",", "Signed", ",", "Arg", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "ArgVal", ",", "Load", ".", "getValue", "(", "", ")", "}", ",", "SL", ")", ";", "}", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Alignment", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["SDValue", "Val", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "Load", ",", "Signed", ",", "Arg", ")", ";"], "File": "SIISelLowering47", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54325, "Length": 132, "Cover_Rate": 0.4} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerKernArgParameterPtr", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ",", "SDValue", "Chain", ",", "uint64_t", "Offset", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "InputPtrReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "LLT", "ArgTy", ";", "std", "::", "tie", "(", "InputPtrReg", ",", "RC", ",", "ArgTy", ")", "=", "Info", "->", "getPreloadedValue", "(", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ";"], "File": "SIISelLowering47", "Func": "lowerKernArgParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54326, "Length": 114, "Cover_Rate": 0.7402597402597403} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "!", "Subtarget", "->", "hasMultiDwordFlatScratchAddressing", "(", ")", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "!", "Op", "->", "isDivergent", "(", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "!", "Op", "->", "isDivergent", "(", ")", "&&", "Load", "->", "isSimple", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", "&&", "Alignment", ">=", "", "&&", "NumElements", "<", "", ")", "{", "if", "(", "MemVT", ".", "isPow2VectorType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElements", "==", "", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "}", "}", "if", "(", "AS", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "WidenVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["default", ":"], "File": "SIISelLowering47", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54327, "Length": 412, "Cover_Rate": 0.39961202715809896} {"Template_token": ["", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerDEBUGTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "splitUnaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "lowerFMINNUM_FMAXNUM", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "splitTernaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "splitBinaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "lowerXMULO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering47", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54328, "Length": 330, "Cover_Rate": 0.6021897810218978} {"Template_token": ["", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "auto", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "EltSize", "<=", "", "&&", "EltVT", ".", "isByteSized", "(", ")", "&&", "VecSize", ">", "", "&&", "VecSize", "%", "", "==", "", "&&", "Idx", ")", "{", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VecVT", ")", ";", "unsigned", "BitIndex", "=", "Idx", "->", "getZExtValue", "(", ")", "*", "EltSize", ";", "unsigned", "EltIdx", "=", "BitIndex", "/", "", ";", "unsigned", "LeftoverBitIdx", "=", "BitIndex", "%", "", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cast", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "Vec", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cast", ".", "getNode", "(", ")", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cast", ",", "DAG", ".", "getConstant", "(", "EltIdx", ",", "SL", ",", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt", ".", "getNode", "(", ")", ")", ";", "SDValue", "Srl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "LeftoverBitIdx", ",", "SL", ",", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Srl", ".", "getNode", "(", ")", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ".", "changeTypeToInteger", "(", ")", ",", "Srl", ")", ";", "DCI", ".", "AddToWorklist", "(", "Trunc", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Trunc", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering50", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54335, "Length": 276, "Cover_Rate": 0.42201834862385323} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "emitIndirectDst", "(", "MI", ",", "*", "BB", ",", "*", "getSubtarget", "(", ")", ")", ";", "case", "", ":", "return", "splitKillBlock", "(", "MI", ",", "BB", ")", ";", "case", "", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SrcCond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DstHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstLo", ")", ".", "addReg", "(", "Src0", ",", "", ",", "", ")", ".", "addReg", "(", "Src1", ",", "", ",", "", ")", ".", "addReg", "(", "SrcCond", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstHi", ")", ".", "addReg", "(", "Src0", ",", "", ",", "", ")", ".", "addReg", "(", "Src1", ",", "", ",", "", ")", ".", "addReg", "(", "SrcCond", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "DstLo", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DstHi", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "", ":", "{", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Br", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["Br", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", "true", ")", ";"], "File": "SIISelLowering52", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54336, "Length": 345, "Cover_Rate": 0.376226826608506} {"Template_token": ["", "unsigned", "Opc", "=", "TFL", "->", "getStackGrowthDirection", "(", ")", "==", "TargetFrameLowering", "::", "StackGrowsUp", "?", "", ":", "", ";", "SDValue", "ScaledSize", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Size", ",", "DAG", ".", "getConstant", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ",", "dl", ",", "", ")", ")", ";", "unsigned", "StackAlign", "=", "TFL", "->", "getStackAlignment", "(", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "SP", ",", "ScaledSize", ")", ";", "if", "(", "Align", ">", "StackAlign", ")", "{"], "ground_truth": ["Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Align", "<<", "ST", ".", "getWavefrontSizeLog2", "(", ")", ",", "dl", ",", "VT", ")", ")", ";"], "File": "SIISelLowering53", "Func": "lowerDYNAMIC_STACKALLOCImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54341, "Length": 117, "Cover_Rate": 0.30548302872062666} {"Template_token": ["", "case", "", ":", "{", "const", "InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "MFI", "->", "LDSSize", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "", ":", "return", "splitKillBlock", "(", "MI", ",", "BB", ")", ";"], "ground_truth": ["default", ":"], "File": "SIISelLowering5", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54344, "Length": 106, "Cover_Rate": 0.462882096069869} {"Template_token": ["", "static", "bool", "isDwordAligned", "(", "unsigned", "Alignment", ")", "{", "return", "Alignment", "%", "", "==", "", ";"], "ground_truth": ["}"], "File": "SIISelLowering61", "Func": "isDwordAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54346, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MemVT", "==", "", "&&", "isTypeLegal", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Chain", "=", "Load", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "Load", "->", "getMemOperand", "(", ")", ";", "EVT", "RealMemVT", "=", "(", "MemVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "BasePtr", ",", "RealMemVT", ",", "MMO", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "Alignment", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Alignment", ")", ")", "{", "SDValue", "Ops", "[", "", "]", ";", "std", "::", "tie", "(", "Ops", "[", "", "]", ",", "Ops", "[", "", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AMDGPUA", ".", "PRIVATE_ADDRESS", ":", "AMDGPUA", ".", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ")", "{"], "File": "SIISelLowering61", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54348, "Length": 302, "Cover_Rate": 0.46248085758039814} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerLOAD", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "", "ExtType", "=", "Load", "->", "getExtensionType", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "if", "(", "ExtType", "==", "", "&&", "MemVT", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "if", "(", "MemVT", "==", "", "&&", "isTypeLegal", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Chain", "=", "Load", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "Load", "->", "getMemOperand", "(", ")", ";", "EVT", "RealMemVT", "=", "(", "MemVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "", ",", "DL", ",", "", ",", "Chain", ",", "BasePtr", ",", "RealMemVT", ",", "MMO", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["unsigned", "Alignment", "=", "Load", "->", "getAlignment", "(", ")", ";"], "File": "SIISelLowering61", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54349, "Length": 222, "Cover_Rate": 0.33996937212863704} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "IsFast", ")", "const", "{", "bool", "Allow", "=", "allowsMisalignedMemoryAccessesImpl", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "AddrSpace", ",", "Alignment", ",", "Flags", ",", "IsFast", ")", ";", "if", "(", "Allow", "&&", "IsFast", "&&", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", "&&", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", ")", "{", "*", "IsFast", "=", "true", ";", "}"], "ground_truth": ["return", "Allow", ";"], "File": "SIISelLowering62", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54350, "Length": 81, "Cover_Rate": 0.9878048780487805} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "IsFast", ")", "const", "{", "bool", "Allow", "=", "allowsMisalignedMemoryAccessesImpl", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "AddrSpace", ",", "Alignment", ",", "Flags", ",", "IsFast", ")", ";"], "ground_truth": ["if", "(", "Allow", "&&", "IsFast", "&&", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", "&&", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", ")", "{"], "File": "SIISelLowering62", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54351, "Length": 72, "Cover_Rate": 0.8780487804878049} {"Template_token": ["", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasUsableDSOffset", "(", ")", "&&", "Alignment", "<", "Align", "(", "", ")", ")", "return", "false", ";", "RequiredAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", ")", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";", "return", "true", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasDS96AndDS128", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", ")", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "Alignment", ">=", "RequiredAlignment", "||", "Alignment", "<", "Align", "(", "", ")", ";", "return", "true", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasDS96AndDS128", "(", ")", "||", "!", "Subtarget", "->", "useDS128", "(", ")", ")", "return", "false", ";", "RequiredAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", ")", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "Alignment", ">=", "RequiredAlignment", "||", "Alignment", "<", "Align", "(", "", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":"], "ground_truth": ["if", "(", "Size", ">", "", ")", "return", "false", ";"], "File": "SIISelLowering62", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54352, "Length": 174, "Cover_Rate": 0.37259100642398285} {"Template_token": ["", "}", "}", "MachineBasicBlock", "*", "Pre", "=", "ML", "->", "getLoopPreheader", "(", ")", ";", "MachineBasicBlock", "*", "Exit", "=", "ML", "->", "getExitBlock", "(", ")", ";", "if", "(", "Pre", "&&", "Exit", ")", "{", "auto", "PreTerm", "=", "Pre", "->", "getFirstTerminator", "(", ")", ";", "if", "(", "PreTerm", "==", "Pre", "->", "begin", "(", ")", "||", "std", "::", "prev", "(", "PreTerm", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "BuildMI", "(", "*", "Pre", ",", "PreTerm", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "auto", "ExitHead", "=", "Exit", "->", "getFirstNonDebugInstr", "(", ")", ";", "if", "(", "ExitHead", "==", "Exit", "->", "end", "(", ")", "||", "ExitHead", "->", "getOpcode", "(", ")", "!=", "", ")", "BuildMI", "(", "*", "Exit", ",", "ExitHead", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering62", "Func": "getPrefLoopAlignment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54354, "Length": 137, "Cover_Rate": 0.33496332518337407} {"Template_token": ["", "SDValue", "Idx", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "DAGCombinerInfo", "DCI", "(", "DAG", ",", "AfterLegalizeVectorOps", ",", "true", ",", "nullptr", ")", ";", "if", "(", "SDValue", "Combined", "=", "performExtractVectorEltCombine", "(", "Op", ".", "getNode", "(", ")", ",", "DCI", ")", ")", "return", "Combined", ";", "if", "(", "VecSize", "==", "", ")", "{", "SDValue", "Lo", ",", "Hi", ";", "EVT", "LoVT", ",", "HiVT", ";", "SDValue", "V2", "=", "DAG", ".", "getBitcast", "(", "", ",", "Vec", ")", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VecVT", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "LoVT", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "V2", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "HiVT", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "V2", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ")", ";", "EVT", "IdxVT", "=", "Idx", ".", "getValueType", "(", ")", ";", "unsigned", "NElem", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "NElem", ")", ")", ";", "SDValue", "IdxMask", "=", "DAG", ".", "getConstant", "(", "NElem", "/", "", "-", "", ",", "SL", ",", "IdxVT", ")", ";", "SDValue", "NewIdx", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IdxVT", ",", "Idx", ",", "IdxMask", ")", ";", "SDValue", "Half", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IdxMask", ",", "Hi", ",", "Lo", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Half", ",", "NewIdx", ")", ";", "}", "assert", "(", "VecSize", "<=", "", ")", ";", "MVT", "IntVT", "=", "", "(", "VecSize", ")", ";", "SDValue", "VecBC", "=", "peekThroughBitcasts", "(", "Vec", ")", ";", "if", "(", "VecBC", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Src", "=", "VecBC", ".", "getOperand", "(", "", ")", ";", "Src", "=", "DAG", ".", "getBitcast", "(", "Src", ".", "getValueType", "(", ")", ".", "changeTypeToInteger", "(", ")", ",", "Src", ")", ";", "Vec", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "Src", ",", "SL", ",", "IntVT", ")", ";", "}", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "EltSize", ")", ")", ";", "SDValue", "ScaleFactor", "=", "DAG", ".", "getConstant", "(", "Log2_32", "(", "EltSize", ")", ",", "SL", ",", "", ")", ";", "SDValue", "ScaledIdx", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Idx", ",", "ScaleFactor", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IntVT", ",", "Vec", ")", ";"], "ground_truth": ["SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "IntVT", ",", "BC", ",", "ScaledIdx", ")", ";"], "File": "SIISelLowering62", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54357, "Length": 441, "Cover_Rate": 0.7696335078534031} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "SDValue", "Result", "=", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "(", "!", "Result", ".", "getNode", "(", ")", "||", "Result", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "", ")", "&&", "", ")", ";", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":"], "ground_truth": ["return", "lowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering62", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54361, "Length": 296, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "EVT", "ResultVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SValVT", "=", "SVal", ".", "getValueType", "(", ")", ";", "SDValue", "UndefVal", "=", "DAG", ".", "getUNDEF", "(", "SValVT", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "", ">", "VElts", ";"], "File": "SIISelLowering62", "Func": "lowerSCALAR_TO_VECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54362, "Length": 42, "Cover_Rate": 0.3652173913043478} {"Template_token": ["", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", "||", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "enableFlatScratch", "(", ")", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AS", "::", "REGION_ADDRESS", ")", "{"], "ground_truth": ["bool", "Fast", "=", "false", ";"], "File": "SIISelLowering62", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54363, "Length": 218, "Cover_Rate": 0.41523809523809524} {"Template_token": ["", "SDLoc", "SL", "(", "Op", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "MaxID", "=", "Subtarget", "->", "getMaxWorkitemID", "(", "MF", ".", "getFunction", "(", ")", ",", "Dim", ")", ";", "if", "(", "MaxID", "==", "", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Val", "=", "loadInputValue", "(", "DAG", ",", "&", "", ",", "", ",", "SDLoc", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ",", "Arg", ")", ";", "if", "(", "Arg", ".", "isMasked", "(", ")", ")", "return", "Val", ";"], "ground_truth": ["EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", "-", "countLeadingZeros", "(", "MaxID", ")", ")", ";"], "File": "SIISelLowering62", "Func": "lowerWorkitemID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54364, "Length": 107, "Cover_Rate": 0.6645962732919255} {"Template_token": ["", "if", "(", "MaxID", "==", "", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "Val", "=", "loadInputValue", "(", "DAG", ",", "&", "", ",", "", ",", "SDLoc", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ",", "Arg", ")", ";", "if", "(", "Arg", ".", "isMasked", "(", ")", ")", "return", "Val", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", "-", "countLeadingZeros", "(", "MaxID", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Val", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering62", "Func": "lowerWorkitemID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54365, "Length": 97, "Cover_Rate": 0.6024844720496895} {"Template_token": ["", "}", "if", "(", "SDValue", "V", "=", "reassociateScalarOps", "(", "N", ",", "DAG", ")", ")", "{", "return", "V", ";", "}", "if", "(", "VT", "!=", "", "||", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "Opc", "=", "RHS", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "auto", "Cond", "=", "RHS", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isBoolSGPR", "(", "Cond", ")", ")", "break", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ",", "Cond", "}", ";", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VTList", ",", "Args", ")", ";", "}", "case", "", ":", "{"], "ground_truth": ["auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SIISelLowering62", "Func": "performAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54366, "Length": 200, "Cover_Rate": 0.48661800486618007} {"Template_token": ["", "TargetLowering", "::", "AtomicExpansionKind", "TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "CmpX", ")", "const", "{"], "ground_truth": ["return", "CmpX", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", "?", "AtomicExpansionKind", "::", "NotAtomic", ":", "AtomicExpansionKind", "::", "None", ";"], "File": "SIISelLowering62", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54367, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "TargetLowering", "::", "AtomicExpansionKind", "TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "CmpX", ")", "const", "{"], "ground_truth": ["return", "CmpX", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", "?", "AtomicExpansionKind", "::", "NotAtomic", ":", "AtomicExpansionKind", "::", "None", ";"], "File": "SIISelLowering62", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54368, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "TargetLowering", "::", "AtomicExpansionKind", "TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "return", "LI", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", "?", "AtomicExpansionKind", "::", "NotAtomic", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "SIISelLowering62", "Func": "shouldExpandAtomicLoadInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54369, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "return", "LI", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", "?", "AtomicExpansionKind", "::", "NotAtomic", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "SIISelLowering62", "Func": "shouldExpandAtomicLoadInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54370, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasGFX940Insts", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "!=", "", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "if", "(", "Subtarget", "->", "hasGFX90AInsts", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "auto", "SD", "=", "RMW", "->", "getSyncScopeID", "(", ")", ";", "if", "(", "SD", "==", "SyncScope", "::", "System", "||", "SD", "==", "RMW", "->", "getContext", "(", ")", ".", "getOrInsertSyncScopeID", "(", "", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ";", "}", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "RMW", "->", "use_empty", "(", ")", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "Subtarget", "->", "hasLDSFPAtomicAdd", "(", ")", ")", "{", "if", "(", "!", "Ty", "->", "isDoubleTy", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "fpModeMatchesGlobalFPAtomicMode", "(", "RMW", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "return", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "SIISelLowering62", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54371, "Length": 223, "Cover_Rate": 0.46265560165975106} {"Template_token": ["", "TargetLowering", "::", "AtomicExpansionKind", "TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "", ")", "const", "{", "return", "", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", "?", "AtomicExpansionKind", "::", "NotAtomic", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "SIISelLowering62", "Func": "shouldExpandAtomicStoreInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54372, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "TargetLowering", "::", "AtomicExpansionKind", "TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "", ")", "const", "{", "return", "", "->", "getPointerAddressSpace", "(", ")", "==", "AS", "::", "PRIVATE_ADDRESS", "?", "AtomicExpansionKind", "::", "NotAtomic", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "SIISelLowering62", "Func": "shouldExpandAtomicStoreInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54373, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Use", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "++", "NumUsers", ";", "if", "(", "NumUsers", ">=", "", ")", "return", "SDValue", "(", ")", ";", "}", "}", "SDValue", "MulLHS", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "MulRHS", "=", "LHS", ".", "getOperand", "(", "", ")", ";", "SDValue", "AddRHS", "=", "RHS", ";", "bool", "MulLHSUnsigned32", "=", "numBitsUnsigned", "(", "MulLHS", ",", "DAG", ")", "<=", "", ";", "bool", "MulRHSUnsigned32", "=", "numBitsUnsigned", "(", "MulRHS", ",", "DAG", ")", "<=", "", ";", "bool", "MulSignedLo", "=", "false", ";", "if", "(", "!", "MulLHSUnsigned32", "||", "!", "MulRHSUnsigned32", ")", "{", "MulSignedLo", "=", "numBitsSigned", "(", "MulLHS", ",", "DAG", ")", "<=", "", "&&", "numBitsSigned", "(", "MulRHS", ",", "DAG", ")", "<=", "", ";", "}", "if", "(", "VT", "!=", "", ")", "{", "MulLHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulLHS", ")", ";", "MulRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulRHS", ")", ";", "AddRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "AddRHS", ")", ";", "}", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "auto", "MulLHSLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulLHS", ")", ";", "auto", "MulRHSLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulRHS", ")", ";", "SDValue", "Accum", "=", "getMad64_32", "(", "DAG", ",", "SL", ",", "", ",", "MulLHSLo", ",", "MulRHSLo", ",", "AddRHS", ",", "MulSignedLo", ")", ";", "if", "(", "!", "MulSignedLo", "&&", "(", "!", "MulLHSUnsigned32", "||", "!", "MulRHSUnsigned32", ")", ")", "{", "auto", "AccumLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Accum", ",", "Zero", ")", ";", "auto", "AccumHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Accum", ",", "One", ")", ";", "if", "(", "!", "MulLHSUnsigned32", ")", "{", "auto", "MulLHSHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulLHS", ",", "One", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulLHSHi", ",", "MulRHSLo", ")", ";", "AccumHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulHi", ",", "AccumHi", ")", ";", "}", "if", "(", "!", "MulRHSUnsigned32", ")", "{", "auto", "MulRHSHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulRHS", ",", "One", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulLHSLo", ",", "MulRHSHi", ")", ";", "AccumHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulHi", ",", "AccumHi", ")", ";", "}", "Accum", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "AccumLo", ",", "AccumHi", "}", ")", ";", "Accum", "=", "DAG", ".", "getBitcast", "(", "", ",", "Accum", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering62", "Func": "tryFoldToMad64_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54375, "Length": 447, "Cover_Rate": 0.6081632653061224} {"Template_token": ["", "MulLHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulLHS", ")", ";", "MulRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulRHS", ")", ";", "AddRHS", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "AddRHS", ")", ";", "}", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "auto", "MulLHSLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulLHS", ")", ";", "auto", "MulRHSLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulRHS", ")", ";", "SDValue", "Accum", "=", "getMad64_32", "(", "DAG", ",", "SL", ",", "", ",", "MulLHSLo", ",", "MulRHSLo", ",", "AddRHS", ",", "MulSignedLo", ")", ";", "if", "(", "!", "MulSignedLo", "&&", "(", "!", "MulLHSUnsigned32", "||", "!", "MulRHSUnsigned32", ")", ")", "{", "auto", "AccumLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Accum", ",", "Zero", ")", ";", "auto", "AccumHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Accum", ",", "One", ")", ";", "if", "(", "!", "MulLHSUnsigned32", ")", "{", "auto", "MulLHSHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulLHS", ",", "One", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulLHSHi", ",", "MulRHSLo", ")", ";"], "ground_truth": ["AccumHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "MulHi", ",", "AccumHi", ")", ";"], "File": "SIISelLowering62", "Func": "tryFoldToMad64_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54376, "Length": 235, "Cover_Rate": 0.3197278911564626} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering64", "Func": "getAlignedAGPRClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54379, "Length": 66, "Cover_Rate": 0.36464088397790057} {"Template_token": ["", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":"], "ground_truth": ["if", "(", "NumElements", ">", "", "||", "NumElements", "==", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering66", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54385, "Length": 186, "Cover_Rate": 0.35361216730038025} {"Template_token": ["", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "VT", "==", "", ")", "{", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "AS", "::", "FLAT_ADDRESS", "&&", "Store", "->", "getAlignment", "(", ")", "<", "VT", ".", "getStoreSize", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AS", "::", "PRIVATE_ADDRESS", ":", "AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":"], "ground_truth": ["if", "(", "NumElements", ">", "", "||", "NumElements", "==", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering66", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54386, "Length": 373, "Cover_Rate": 0.7091254752851711} {"Template_token": ["", "return", "false", ";", "}", "bool", "Allow", "=", "allowsMisalignedMemoryAccessesImpl", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "AddrSpace", ",", "Alignment", ",", "Flags", ",", "IsFast", ")", ";", "if", "(", "Allow", "&&", "IsFast", "&&", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", "&&", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", ")", "{"], "ground_truth": ["*", "IsFast", "=", "true", ";"], "File": "SIISelLowering67", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54387, "Length": 56, "Cover_Rate": 0.4375} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", "&&", "Alignment", "<", "Align", "(", "", ")", ")", "return", "false", ";", "Align", "RequiredAlignment", "(", "PowerOf2Ceil", "(", "Size", "/", "", ")", ")", ";", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "Size", ">", "", "&&", "Alignment", "<", "RequiredAlignment", ")", "return", "false", ";", "switch", "(", "Size", ")", "{", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasUsableDSOffset", "(", ")", "&&", "Alignment", "<", "Align", "(", "", ")", ")", "return", "false", ";", "RequiredAlignment", "=", "Align", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasDS96AndDS128", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", ")", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "Alignment", ">=", "RequiredAlignment", "||", "Alignment", "<", "Align", "(", "", ")", ";", "return", "true", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasDS96AndDS128", "(", ")", "||", "!", "Subtarget", "->", "useDS128", "(", ")", ")", "return", "false", ";", "RequiredAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", ")", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "Alignment", ">=", "RequiredAlignment", "||", "Alignment", "<", "Align", "(", "", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "if", "(", "Size", ">", "", ")", "return", "false", ";", "break", ";", "}", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "Alignment", ">=", "RequiredAlignment", "||", "(", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", "&&", "Size", "<", "", ")", ";", "}", "return", "Alignment", ">=", "RequiredAlignment", "||", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", ";", "}", "if", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", "||", "Subtarget", "->", "enableFlatScratch", "(", ")", "||", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", ";", "}", "if", "(", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", "&&", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccessEnabled", "(", ")", ")", "{"], "ground_truth": ["if", "(", "IsFast", ")", "{"], "File": "SIISelLowering67", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54388, "Length": 343, "Cover_Rate": 0.7472766884531591} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "Op", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "!=", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ST", "->", "supportsMinMaxDenormModes", "(", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "return", "true", ";", "return", "(", "MaxDepth", ">", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "ST", ",", "MaxDepth", "-", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "ST", ",", "MaxDepth", "-", "", ")", ";"], "ground_truth": ["case", "", ":", "{"], "File": "SIISelLowering68", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54389, "Length": 113, "Cover_Rate": 0.32011331444759206} {"Template_token": ["", "ConstantFPSDNode", "*", "CFP", "=", "isConstOrConstSplatFP", "(", "N0", ")", ";", "if", "(", "!", "CFP", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N0", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ";", "auto", "ST", "=", "getSubtarget", "(", ")", ";", "if", "(", "(", "(", "VT", "==", "", "&&", "ST", "->", "hasFP32Denormals", "(", ")", ")", "||", "(", "VT", "==", "", "&&", "ST", "->", "hasFP64Denormals", "(", ")", ")", "||", "(", "VT", "==", "", "&&", "ST", "->", "hasFP16Denormals", "(", ")", ")", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "N0", ")", ")", "return", "N0", ";", "bool", "IsIEEEMode", "=", "Subtarget", "->", "enableIEEEBit", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "(", "IsIEEEMode", "||", "isKnownNeverSNan", "(", "DAG", ",", "N0", ")", ")", "&&", "isCanonicalized", "(", "DAG", ",", "N0", ",", "ST", ")", ")", "return", "N0", ";", "return", "SDValue", "(", ")", ";", "}", "const", "APFloat", "&", "C", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "if", "(", "C", ".", "isDenormal", "(", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "SVT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "SVT", "==", "", "&&", "!", "Subtarget", "->", "hasFP64Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "SVT", "==", "", "&&", "!", "Subtarget", "->", "hasFP16Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "isNaN", "(", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "APFloat", "CanonicalQNaN", "=", "APFloat", "::", "getQNaN", "(", "C", ".", "getSemantics", "(", ")", ")", ";", "if", "(", "C", ".", "isSignaling", "(", ")", ")", "{", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "bitcastToAPInt", "(", ")", "!=", "CanonicalQNaN", ".", "bitcastToAPInt", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "return", "N0", ";"], "ground_truth": ["}"], "File": "SIISelLowering68", "Func": "performFCanonicalizeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54391, "Length": 356, "Cover_Rate": 0.7893569844789357} {"Template_token": ["", "const", "APFloat", "&", "C", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "if", "(", "C", ".", "isDenormal", "(", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "SVT", "==", "", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "SVT", "==", "", "&&", "!", "Subtarget", "->", "hasFP64Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "SVT", "==", "", "&&", "!", "Subtarget", "->", "hasFP16Denormals", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "isNaN", "(", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "APFloat", "CanonicalQNaN", "=", "APFloat", "::", "getQNaN", "(", "C", ".", "getSemantics", "(", ")", ")", ";", "if", "(", "C", ".", "isSignaling", "(", ")", ")", "{", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}", "if", "(", "C", ".", "bitcastToAPInt", "(", ")", "!=", "CanonicalQNaN", ".", "bitcastToAPInt", "(", ")", ")", "return", "DAG", ".", "getConstantFP", "(", "CanonicalQNaN", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "}"], "ground_truth": ["return", "N0", ";"], "File": "SIISelLowering68", "Func": "performFCanonicalizeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54392, "Length": 215, "Cover_Rate": 0.47671840354767187} {"Template_token": ["", "if", "(", "CallConv", "==", "CallingConv", "::", "_PS", "&&", "!", "Arg", "->", "Flags", ".", "isInReg", "(", ")", "&&", "!", "Arg", "->", "Flags", ".", "isByVal", "(", ")", "&&", "PnputNum", "<=", "", ")", "{", "bool", "SkipArg", "=", "!", "Arg", "->", "Used", "&&", "!", "Info", "->", "isPnputAllocated", "(", "PnputNum", ")", ";", "if", "(", "Arg", "->", "Flags", ".", "isSplit", "(", ")", ")", "{", "while", "(", "!", "Arg", "->", "Flags", ".", "isSplitEnd", "(", ")", ")", "{", "assert", "(", "!", "Arg", "->", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "if", "(", "!", "SkipArg", ")", "Splits", ".", "push_back", "(", "*", "Arg", ")", ";", "Arg", "=", "&", "Ins", "[", "++", "I", "]", ";"], "ground_truth": ["}"], "File": "SIISelLowering68", "Func": "processShaderInputArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54393, "Length": 107, "Cover_Rate": 0.4163424124513619} {"Template_token": ["", "unsigned", "RegNo", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "RegNo", ",", "", ")", ";", "}", "SDLoc", "SL", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "", ")", ";"], "ground_truth": ["SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "UserSGPR", ",", "", ")", ";"], "File": "SIISelLowering69", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54394, "Length": 86, "Cover_Rate": 0.3467741935483871} {"Template_token": ["", "switch", "(", "AS", ")", "{", "case", "AS", "::", "GLOBAL_ADDRESS", ":", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "return", "isLegalFlatAddressingMode", "(", "AM", ")", ";", "}", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "if", "(", "AM", ".", "BaseOffs", "%", "", "!=", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Ty", ")", "<", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{"], "ground_truth": ["if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";"], "File": "SIISelLowering69", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54395, "Length": 138, "Cover_Rate": 0.4194528875379939} {"Template_token": ["", "case", "AS", "::", "CONSTANT_ADDRESS", ":", "if", "(", "AM", ".", "BaseOffs", "%", "", "!=", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Ty", ")", "<", "", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", "/", "", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";"], "File": "SIISelLowering69", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54396, "Length": 166, "Cover_Rate": 0.5045592705167173} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering69", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54397, "Length": 177, "Cover_Rate": 0.3710691823899371} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performCvtPkRTZCombine", "(", "N", ",", "DCI", ")", ";", "}"], "ground_truth": ["return", "TargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";"], "File": "SIISelLowering69", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54398, "Length": 216, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "if", "(", "K1", "->", "isExactlyValue", "(", "", ")", "&&", "K0", "->", "isExactlyValue", "(", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Var", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isKnownNeverSNan", "(", "DAG", ",", "Var", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "K0", "->", "getValueType", "(", "", ")", ",", "Var", ",", "SDValue", "(", "K0", ",", "", ")", ",", "SDValue", "(", "K1", ",", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering69", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54399, "Length": 110, "Cover_Rate": 0.45643153526970953} {"Template_token": ["", "ConstantFPSDNode", "*", "K1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op1", ")", ";", "if", "(", "!", "K1", ")", "return", "SDValue", "(", ")", ";", "ConstantFPSDNode", "*", "K0", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "K0", ")", "return", "SDValue", "(", ")", ";", "APFloat", "::", "cmpResult", "Cmp", "=", "K0", "->", "getValueAPF", "(", ")", ".", "compare", "(", "K1", "->", "getValueAPF", "(", ")", ")", ";", "if", "(", "Cmp", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["EVT", "VT", "=", "K0", "->", "getValueType", "(", "", ")", ";"], "File": "SIISelLowering69", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54400, "Length": 92, "Cover_Rate": 0.3817427385892116} {"Template_token": ["", "if", "(", "IsFast", ")", "*", "IsFast", "=", "Aligned", ";", "return", "Aligned", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", "&&", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccessEnabled", "(", ")", "&&", "!", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", ")", "{", "if", "(", "IsFast", ")", "{"], "ground_truth": ["*", "IsFast", "=", "(", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "?", "Alignment", ">=", "Align", "(", "", ")", ":", "Alignment", "!=", "Align", "(", "", ")", ";"], "File": "SIISelLowering70", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54402, "Length": 121, "Cover_Rate": 0.38170347003154576} {"Template_token": ["", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccessEnabled", "(", ")", "&&", "!", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", ")", "{", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "(", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "?", "Alignment", ">=", "Align", "(", "", ")", ":", "Alignment", "!=", "Align", "(", "", ")", ";", "}", "return", "true", ";", "}", "if", "(", "Size", "<", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "File": "SIISelLowering70", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54403, "Length": 106, "Cover_Rate": 0.334384858044164} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsMisalignedMemoryAccessesImpl", "(", "unsigned", "Size", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", "&&", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";"], "ground_truth": ["}"], "File": "SIISelLowering77", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54409, "Length": 119, "Cover_Rate": 0.595} {"Template_token": ["", "if", "(", "!", "(", "Op1", "->", "isDivergent", "(", ")", "^", "Op2", "->", "isDivergent", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op1", "->", "isDivergent", "(", ")", ")", "std", "::", "swap", "(", "Op1", ",", "Op2", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Add1", "=", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VT", ",", "Add1", ",", "Op2", ")", ";"], "File": "SIISelLowering79", "Func": "reassociateScalarOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54413, "Length": 102, "Cover_Rate": 0.3984375} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", "+", "ShiftOffset", "/", "", ",", "SL", ",", "", ",", "Shift", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedBits", "=", "APInt", "::", "getBitsSet", "(", "", ",", "", "*", "Offset", ",", "", "*", "Offset", "+", "", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Src", ",", "DemandedBits", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";"], "ground_truth": ["if", "(", "SDValue", "DemandedSrc", "=", "TLI", ".", "SimplifyMultipleUseDemandedBits", "(", "Src", ",", "DemandedBits", ",", "DAG", ")", ")", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SL", ",", "", ",", "DemandedSrc", ")", ";"], "File": "SIISelLowering82", "Func": "performCvtF32UByteNCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54416, "Length": 107, "Cover_Rate": 0.33024691358024694} {"Template_token": ["", "if", "(", "SD", "==", "SyncScope", "::", "System", "||", "SD", "==", "RMW", "->", "getContext", "(", ")", ".", "getOrInsertSyncScopeID", "(", "", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ";", "}", "if", "(", "AS", "==", "AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "RMW", "->", "use_empty", "(", ")", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "if", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", "&&", "Subtarget", "->", "hasLDSFPAtomics", "(", ")", ")", "{", "if", "(", "!", "Ty", "->", "isDoubleTy", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "fpModeMatchesGlobalFPAtomicMode", "(", "RMW", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "return", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "return", "AtomicExpansionKind", "::", "CmpXChg", ";"], "ground_truth": ["}"], "File": "SIISelLowering83", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54417, "Length": 144, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "}", "break", ";", "case", "'v'", ":", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "case", "", ":", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "}", "break", ";", "case", "'a'", ":", "if", "(", "!", "Subtarget", "->", "hasMAIInsts", "(", ")", ")", "break", ";", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "", ",", "nullptr", ")", ";", "case", "", ":", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "RC", "=", "&", "", ";", "return", "std", "::", "make_pair", "(", "", ",", "RC", ")", ";", "}", "break", ";", "}", "if", "(", "RC", "&&", "(", "isTypeLegal", "(", "VT", ")", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", "||", "VT", ".", "SimpleTy", "==", "", ")", ")", "return", "std", "::", "make_pair", "(", "", ",", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering84", "Func": "getRegForInlineAsmConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54418, "Length": 243, "Cover_Rate": 0.41256366723259763} {"Template_token": ["", "if", "(", "Size", "==", "", ")", "{", "bool", "Aligned", "=", "Alignment", ">=", "Align", "(", "(", "Subtarget", "->", "hasUnalignedDSAccess", "(", ")", "&&", "!", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", ")", "?", "", ":", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "Aligned", ";", "return", "Aligned", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", "&&", "(", "AddrSpace", "==", "AS", "::", "PRIVATE_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "FLAT_ADDRESS", ")", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccessEnabled", "(", ")", "&&", "!", "(", "AddrSpace", "==", "AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "REGION_ADDRESS", ")", ")", "{", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "(", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "?", "Alignment", ">=", "Align", "(", "", ")", ":", "Alignment", "!=", "Align", "(", "", ")", ";", "}", "return", "true", ";", "}", "if", "(", "Size", "<", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "File": "SIISelLowering86", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54422, "Length": 178, "Cover_Rate": 0.5250737463126843} {"Template_token": ["", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "MaskPopVT", ",", "SDValue", "(", "Result", ",", "", ")", ",", "ZeroIdx", ")", ";", "}", "TexFail", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SDValue", "(", "Result", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskPopDwords", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "DataDwordVT", ".", "isVector", "(", ")", ")", "Data", "=", "padEltsToUndef", "(", "DAG", ",", "DL", ",", "DataDwordVT", ",", "Data", ",", "NumDataDwords", "-", "MaskPopDwords", ")", ";", "if", "(", "IsD16", ")", "Data", "=", "adjustLoadValueTypeImpl", "(", "Data", ",", "ReqRetVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "EVT", "LegalReqRetVT", "=", "ReqRetVT", ";", "if", "(", "!", "ReqRetVT", ".", "isVector", "(", ")", ")", "{", "Data", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ReqRetVT", ".", "changeTypeToInteger", "(", ")", ",", "Data", ")", ";", "}", "else", "{", "if", "(", "(", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "%", "", ")", "==", "", ")", "{"], "ground_truth": ["LegalReqRetVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ReqRetVT", ".", "getVectorElementType", "(", ")", ",", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "+", "", ")", ";"], "File": "SIISelLowering86", "Func": "constructRetValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54423, "Length": 179, "Cover_Rate": 0.3623481781376518} {"Template_token": ["", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "{", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "", ")", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Vol", "||", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering86", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54426, "Length": 443, "Cover_Rate": 0.3828867761452031} {"Template_token": ["", "Info", ".", "align", ".", "reset", "(", ")", ";", "}", "else", "{", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "RsrcIntr", "->", "RsrcArg", ")", ")", ";", "}", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MODereferenceable", ";", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "ReadOnly", ")", ")", "{", "unsigned", "DMaskLanes", "=", "", ";", "if", "(", "RsrcIntr", "->", "IsImage", ")", "{", "const", "", "*", "Intr", "=", "", "(", "IntrID", ")", ";", "const", "", "*", "BaseOpcode", "=", "", "(", "Intr", "->", "BaseOpcode", ")", ";", "if", "(", "!", "BaseOpcode", "->", "Gather4", ")", "{", "unsigned", "DMask", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "DMaskLanes", "=", "DMask", "==", "", "?", "", ":", "countPopulation", "(", "DMask", ")", ";", "}", "Info", ".", "memVT", "=", "memVTFromImageReturn", "(", "CI", ".", "getType", "(", ")", ",", "DMaskLanes", ")", ";", "}", "else", "Info", ".", "memVT", "=", "EVT", "::", "getEVT", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "}", "else", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "WriteOnly", ")", ")", "{", "Info", ".", "opc", "=", "", ";", "Type", "*", "DataTy", "=", "CI", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "RsrcIntr", "->", "IsImage", ")", "{", "unsigned", "DMask", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "DMaskLanes", "=", "DMask", "==", "", "?", "", ":", "countPopulation", "(", "DMask", ")", ";", "Info", ".", "memVT", "=", "memVTFromImageData", "(", "DataTy", ",", "DMaskLanes", ")", ";", "}", "else", "Info", ".", "memVT", "=", "EVT", "::", "getEVT", "(", "DataTy", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "}", "else", "{", "Info", ".", "opc", "=", "CI", ".", "getType", "(", ")", "->", "isVoidTy", "(", ")", "?", "", ":", "", ";", "Info", ".", "memVT", "=", "", "(", "CI", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";"], "ground_truth": ["}"], "File": "SIISelLowering86", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54427, "Length": 358, "Cover_Rate": 0.3094209161624892} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "_KERNEL", "&&", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "{"], "ground_truth": ["EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";"], "File": "SIISelLowering89", "Func": "getNumRegistersForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54432, "Length": 51, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "MVT", "TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "CC", "!=", "CallingConv", "::", "_KERNEL", "&&", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "{"], "File": "SIISelLowering89", "Func": "getRegisterTypeForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54433, "Length": 42, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "if", "(", "HasStackObjects", ")", "{", "unsigned", "ScratchWaveOffsetReg", "=", "TRI", ".", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering94", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54439, "Length": 87, "Cover_Rate": 0.3522267206477733} {"Template_token": ["", "SDNode", "*", "M0", "=", "DAG", ".", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "V", ",", "Chain", ")", ";"], "ground_truth": ["return", "SDValue", "(", "M0", ",", "", ")", ";"], "File": "SIISelLowering95", "Func": "copyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54440, "Length": 29, "Cover_Rate": 0.5178571428571429} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getSegmentAperture", "(", "unsigned", "AS", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ",", "", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "QueuePtr", ",", "DAG", ".", "getConstant", "(", "StructOffset", ",", "SL", ",", "", ")", ")", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";", "return", "DAG", ".", "getLoad", "(", "", ",", "SL", ",", "QueuePtr", ".", "getValue", "(", "", ")", ",", "Ptr", ",", "PtrInfo", ",", "false", ",", "false", ",", "true", ",", "MinAlign", "(", "", ",", "StructOffset", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering95", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54441, "Length": 174, "Cover_Rate": 0.9354838709677419} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getSegmentAperture", "(", "unsigned", "AS", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ",", "", ")", ";"], "ground_truth": ["uint32_t", "StructOffset", "=", "(", "AS", "==", "AS", "::", "LOCAL_ADDRESS", ")", "?", "", ":", "", ";"], "File": "SIISelLowering95", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54442, "Length": 74, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "SDValue", "NewOld", "=", "DAG", ".", "getBuildVector", "(", "VecType", ",", "DL", ",", "{", "New", ",", "Old", "}", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "ChainIn", ",", "Addr", ",", "NewOld", "}", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "VTList", ",", "Ops", ",", "VT", ",", "AtomicNode", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering95", "Func": "LowerATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54443, "Length": 66, "Cover_Rate": 0.3283582089552239} {"Template_token": ["", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "File": "SIISelLowering95", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54445, "Length": 89, "Cover_Rate": 0.322463768115942} {"Template_token": ["", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering95", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54446, "Length": 127, "Cover_Rate": 0.4601449275362319} {"Template_token": ["", "NewOut", ".", "PartOffset", "+=", "NewOut", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "{", "SplitVals", ".", "push_back", "(", "OutVals", "[", "i", "]", ")", ";", "Splits", ".", "push_back", "(", "Out", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "AnalyzeReturn", "(", "CCInfo", ",", "Splits", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "SplitVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "RetOps", "[", "", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RetOps", ")", ";"], "File": "SIISelLowering95", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54447, "Length": 284, "Cover_Rate": 0.4982456140350877} {"Template_token": ["", "const", "", "&", "Out", "=", "Outs", "[", "i", "]", ";", "if", "(", "Out", ".", "VT", ".", "isVector", "(", ")", ")", "{", "MVT", "VT", "=", "Out", ".", "VT", ".", "getVectorElementType", "(", ")", ";", "", "NewOut", "=", "Out", ";", "NewOut", ".", "Flags", ".", "setSplit", "(", ")", ";", "NewOut", ".", "VT", "=", "VT", ";", "unsigned", "NumElements", "=", "Out", ".", "ArgVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "!=", "NumElements", ";", "++", "j", ")", "{", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OutVals", "[", "i", "]", ",", "DAG", ".", "getConstant", "(", "j", ",", "DL", ",", "", ")", ")", ";", "SplitVals", ".", "push_back", "(", "Elem", ")", ";", "Splits", ".", "push_back", "(", "NewOut", ")", ";", "NewOut", ".", "PartOffset", "+=", "NewOut", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "}", "else", "{", "SplitVals", ".", "push_back", "(", "OutVals", "[", "i", "]", ")", ";", "Splits", ".", "push_back", "(", "Out", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "AnalyzeReturn", "(", "CCInfo", ",", "Splits", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "SplitVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}"], "ground_truth": ["RetOps", "[", "", "]", "=", "Chain", ";"], "File": "SIISelLowering95", "Func": "LowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54448, "Length": 376, "Cover_Rate": 0.6596491228070176} {"Template_token": ["", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "for", "(", "MVT", "VT", ":", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "{", "for", "(", "unsigned", "Op", "=", "", ";", "Op", "<", "", ";", "++", "Op", ")", "{", "switch", "(", "Op", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "setOperationAction", "(", "Op", ",", "VT", ",", "Custom", ")", ";", "break", ";", "default", ":", "setOperationAction", "(", "Op", ",", "VT", ",", "Expand", ")", ";", "break", ";", "}", "}", "}", "for", "(", "MVT", "Vec64", ":", "{", "", ",", "", "}", ")", "{", "setOperationAction", "(", "", ",", "Vec64", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "Vec64", ",", "", ")", ";", "setOperationAction", "(", "", ",", "Vec64", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "Vec64", ",", "", ")", ";", "setOperationAction", "(", "", ",", "Vec64", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "Vec64", ",", "", ")", ";", "setOperationAction", "(", "", ",", "Vec64", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "Vec64", ",", "", ")", ";", "}", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Expand", ")", ";", "if", "(", "Subtarget", "->", "hasFlatAddressSpace", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";"], "ground_truth": ["setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";"], "File": "SIISelLowering95", "Func": "SITargetLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54449, "Length": 473, "Cover_Rate": 0.3010821133036283} {"Template_token": ["", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "", "::", "LOCAL_ZE_Y", ",", "false", ")", ";", "case", "", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "", "::", "LOCAL_ZE_Z", ",", "false", ")", ";", "case", "", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "getImplicitParameterOffset", "(", "MFI", ",", "GRID_DIM", ")", ",", "false", ")", ";", "case", "", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "TGID_X", ")", ",", "VT", ")", ";", "case", "", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "TGID_Y", ")", ",", "VT", ")", ";", "case", "", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "TGID_Z", ")", ",", "VT", ")", ";", "case", "", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "TIDIG_X", ")", ",", "VT", ")", ";", "case", "", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "TIDIG_Y", ")", ",", "VT", ")", ";", "case", "", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "TIDIG_Z", ")", ",", "VT", ")", ";", "case", "", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "VT", ".", "getStoreSize", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "case", "", ":", "return", "LowerSampleIntrinsic", "(", "", ",", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSampleIntrinsic", "(", "", ",", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSampleIntrinsic", "(", "", ",", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSampleIntrinsic", "(", "", ",", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ")", ")", ";", "case", "", ":", "{", "SDValue", "M0", "=", "copyToM0", "(", "DAG", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["SDValue", "Glue", "=", "M0", ".", "getValue", "(", "", ")", ";"], "File": "SIISelLowering99", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54453, "Length": 476, "Cover_Rate": 0.40649017933390263} {"Template_token": ["", "bool", "AlignedBy4", "=", "(", "Align", "%", "", "==", "", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", "&&", "(", "AddrSpace", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", "||", "AddrSpace", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", ")", "{", "return", "false", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccess", "(", ")", ")", "{", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "(", "AddrSpace", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ")", "?", "(", "Align", "%", "", "==", "", ")", ":", "true", ";", "}", "return", "true", ";", "}", "if", "(", "VT", ".", "bitsLT", "(", "", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "ground_truth": ["return", "VT", ".", "bitsGT", "(", "", ")", "&&", "Align", "%", "", "==", "", ";"], "File": "SIISelLowering", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54455, "Length": 133, "Cover_Rate": 0.6073059360730594} {"Template_token": ["", "if", "(", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", "*", "", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "unsigned", "MaxPrivateBits", "=", "", "*", "getSubtarget", "(", ")", "->", "getMaxPrivateElementSize", "(", ")", ";", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxPrivateBits", ")", ";"], "ground_truth": ["}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", ")", "{"], "File": "SIISelLowering", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54456, "Length": 74, "Cover_Rate": 0.6727272727272727} {"Template_token": ["", "if", "(", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "", "*", "", ")", ";"], "ground_truth": ["}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{"], "File": "SIISelLowering", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54457, "Length": 39, "Cover_Rate": 0.35454545454545455} {"Template_token": ["", "if", "(", "Hi", ".", "getOpcode", "(", ")", "==", "", "&&", "Hi", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "(", "isa", "<", "ConstantSDNode", ">", "(", "Lo", ")", "||", "Lo", ".", "isUndef", "(", ")", ")", ")", "{", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Lo", ")", ",", "", ",", "Lo", ")", ";"], "ground_truth": ["Hi", "=", "Hi", ".", "getOperand", "(", "", ")", ";"], "File": "SIISelLowering", "Func": "convertBuildVectorCastElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54458, "Length": 67, "Cover_Rate": 0.67} {"Template_token": ["", "static", "bool", "convertBuildVectorCastElt", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "Lo", ",", "SDValue", "&", "Hi", ")", "{", "if", "(", "Hi", ".", "getOpcode", "(", ")", "==", "", "&&", "Hi", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "(", "isa", "<", "ConstantSDNode", ">", "(", "Lo", ")", "||", "Lo", ".", "isUndef", "(", ")", ")", ")", "{", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Lo", ")", ",", "", ",", "Lo", ")", ";", "Hi", "=", "Hi", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering", "Func": "convertBuildVectorCastElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54459, "Length": 87, "Cover_Rate": 0.87} {"Template_token": ["", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "unsigned", "Size", "=", "ScalarVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "", ")", "return", "NumElts", ";"], "ground_truth": ["if", "(", "Size", "==", "", ")", "return", "", "*", "NumElts", ";"], "File": "SIISelLowering", "Func": "getNumRegistersForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54461, "Length": 38, "Cover_Rate": 0.3140495867768595} {"Template_token": ["", "MVT", "TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "_KERNEL", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";"], "ground_truth": ["unsigned", "Size", "=", "ScalarVT", ".", "getSizeInBits", "(", ")", ";"], "File": "SIISelLowering", "Func": "getRegisterTypeForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54462, "Length": 52, "Cover_Rate": 0.4126984126984127} {"Template_token": ["", "if", "(", "Size", "==", "", ")", "return", "", ";", "if", "(", "Size", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "isPowerOf2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", ")", "return", "VT", ".", "isInteger", "(", ")", "?", "", ":", "", ";", "}", "return", "TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "Context", ",", "CC", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "getRegisterTypeForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54463, "Length": 55, "Cover_Rate": 0.4365079365079365} {"Template_token": ["", "IntermediateVT", "=", "RegisterVT", ";", "NumIntermediates", "=", "", "*", "NumElts", ";", "return", "NumIntermediates", ";", "}", "if", "(", "Size", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "isPowerOf2_32", "(", "NumElts", ")", ")", "{", "RegisterVT", "=", "VT", ".", "isInteger", "(", ")", "?", "", ":", "", ";", "IntermediateVT", "=", "RegisterVT", ";", "NumIntermediates", "=", "NumElts", "/", "", ";", "return", "NumIntermediates", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "getVectorTypeBreakdownForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54464, "Length": 59, "Cover_Rate": 0.30256410256410254} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT", "&", "RegisterVT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "_KERNEL", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "unsigned", "Size", "=", "ScalarVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "", ")", "{"], "ground_truth": ["RegisterVT", "=", "ScalarVT", ".", "getSimpleVT", "(", ")", ";"], "File": "SIISelLowering", "Func": "getVectorTypeBreakdownForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54465, "Length": 88, "Cover_Rate": 0.4512820512820513} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Op", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "!=", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "IsIEEEMode", "=", "Subtarget", "->", "enableIEEEBit", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "IsIEEEMode", ")", "{", "if", "(", "Subtarget", "->", "supportsMinMaxDenormModes", "(", ")", "||", "denormalsEnabledForType", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "true", ";", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", ";", "}", "if", "(", "Subtarget", "->", "supportsMinMaxDenormModes", "(", ")", "||", "denormalsEnabledForType", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "{", "return", "DAG", ".", "isKnownNeverSNaN", "(", "Op", ".", "getOperand", "(", "", ")", ")", "&&", "DAG", ".", "isKnownNeverSNaN", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", ";", "}", "case", "", ":", "{", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", ";", "}", "case", "", ":", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "SrcOp", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isCanonicalized", "(", "DAG", ",", "SrcOp", ",", "MaxDepth", "-", "", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", ";", "}", "case", "", ":", "{", "return", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", "&&", "isCanonicalized", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "MaxDepth", "-", "", ")", ";", "}", "case", "", ":", "return", "false", ";", "case", "", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrinsicID", ")", "{"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering", "Func": "isCanonicalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54466, "Length": 416, "Cover_Rate": 0.5614035087719298} {"Template_token": ["", "bool", "TargetLowering", "::", "isCheapAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "if", "(", "SrcAS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "return", "true", ";"], "ground_truth": ["return", "isNoopAddrSpaceCast", "(", "SrcAS", ",", "DestAS", ")", ";"], "File": "SIISelLowering", "Func": "isCheapAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54467, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "bool", "TargetLowering", "::", "isCheapAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "if", "(", "SrcAS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "return", "true", ";"], "ground_truth": ["return", "isNoopAddrSpaceCast", "(", "SrcAS", ",", "DestAS", ")", ";"], "File": "SIISelLowering", "Func": "isCheapAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54468, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "return", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "isFlatGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54469, "Length": 26, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "static", "bool", "isFlatGlobalAddrSpace", "(", "unsigned", "AS", ",", "AS", "AMDGPUA", ")", "{", "return", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "isFlatGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54470, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "REGION_ADDRESS", ")", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "UNKNOWN_ADDRESS_SPACE", ")", "{", "return", "isLegalFlatAddressingMode", "(", "AM", ")", ";", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIISelLowering", "Func": "isLegalAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54471, "Length": 128, "Cover_Rate": 0.367816091954023} {"Template_token": ["", "return", "isFlatGlobalAddrSpace", "(", "SrcAS", ",", "AMDGPUA", ")", "&&", "isFlatGlobalAddrSpace", "(", "DestAS", ",", "AMDGPUA", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "isNoopAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54472, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "bool", "TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "(", "GA", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "GA", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "GA", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ")", "&&", "!", "shouldEmitGOTReloc", "(", "GA", "->", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "isOffsetFoldingLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54475, "Length": 56, "Cover_Rate": 1.0} {"Template_token": ["", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "{", "const", "RegisterSDNode", "*", "R", "=", "nullptr", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ")", ";", "}", "else", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "R", ")", "{", "const", "MachineFunction", "*", "MF", "=", "FLI", "->", "MF", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "TRI", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "return", "true", ";", "else", "if", "(", "!", "", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "}", "return", "!", "DA", "||", "DA", "->", "isDivergent", "(", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ")", ";", "}", "}", "break", ";", "case", "", ":", "{", "const", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "L", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "Subtarget", "->", "getAS", "(", ")", ".", "PRIVATE_ADDRESS", ")", "return", "true", ";", "}", "break", ";", "case", "", ":", "return", "true", ";", "break", ";", "case", "", ":", "{", "}", "return", "", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54476, "Length": 288, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "SDValue", "TargetLowering", "::", "lowerADDRSPACECAST", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "const", "AddrSpaceCastSDNode", "*", "ASC", "=", "cast", "<", "AddrSpaceCastSDNode", ">", "(", "Op", ")", ";", "SDValue", "Src", "=", "ASC", "->", "getOperand", "(", "", ")", ";", "SDValue", "FlatNullPtr", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "const", "TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "TargetMachine", "&", ">", "(", "getTargetMachine", "(", ")", ")", ";", "if", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "unsigned", "DestAS", "=", "ASC", "->", "getDestAddressSpace", "(", ")", ";", "if", "(", "DestAS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "||", "DestAS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "Src", ",", "FlatNullPtr", ",", "", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NonNull", ",", "Ptr", ",", "SegmentNullPtr", ")", ";", "}", "}", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "unsigned", "SrcAS", "=", "ASC", "->", "getSrcAddressSpace", "(", ")", ";", "if", "(", "SrcAS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "||", "SrcAS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "", ")", ";"], "ground_truth": ["SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "Src", ",", "SegmentNullPtr", ",", "", ")", ";"], "File": "SIISelLowering", "Func": "lowerADDRSPACECAST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54477, "Length": 268, "Cover_Rate": 0.6365795724465558} {"Template_token": ["", "SDValue", "Src", "=", "ASC", "->", "getOperand", "(", "", ")", ";", "SDValue", "FlatNullPtr", "=", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ";", "const", "TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "TargetMachine", "&", ">", "(", "getTargetMachine", "(", ")", ")", ";", "if", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "unsigned", "DestAS", "=", "ASC", "->", "getDestAddressSpace", "(", ")", ";", "if", "(", "DestAS", "==", "AMDGPUA", ".", "LOCAL_ADDRESS", "||", "DestAS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "", ",", "Src", ",", "FlatNullPtr", ",", "", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "NonNull", ",", "Ptr", ",", "SegmentNullPtr", ")", ";", "}", "}", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{"], "ground_truth": ["unsigned", "SrcAS", "=", "ASC", "->", "getSrcAddressSpace", "(", ")", ";"], "File": "SIISelLowering", "Func": "lowerADDRSPACECAST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54478, "Length": 178, "Cover_Rate": 0.42280285035629456} {"Template_token": ["", "MVT", "SimpleVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "MVT", "VecType", "=", "", "(", "SimpleVT", ",", "", ")", ";", "SDValue", "NewOld", "=", "DAG", ".", "getBuildVector", "(", "VecType", ",", "DL", ",", "{", "New", ",", "Old", "}", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "ChainIn", ",", "Addr", ",", "NewOld", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "AtomicNode", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "LowerATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54479, "Length": 77, "Cover_Rate": 0.39896373056994816} {"Template_token": ["", "SDValue", "CastLo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ")", ";", "SDValue", "CastHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ")", ";", "SDValue", "Blend", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "CastLo", ",", "CastHi", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Blend", ")", ";", "}", "assert", "(", "VT", "==", "", "||", "VT", "==", "", ")", ";", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ")", ";", "SDValue", "ShlHi", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "", ",", "SL", ",", "", ")", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Lo", ",", "ShlHi", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "Or", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "lowerBUILD_VECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54480, "Length": 216, "Cover_Rate": 0.5684210526315789} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AMDGPUA", ".", "CONSTANT_ADDRESS", "&&", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", "&&", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AMDGPUA", ".", "GLOBAL_ADDRESS", "&&", "!", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", "->", "isFunctionTy", "(", ")", ")", "return", "TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "GSD", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "", ",", "PtrVT", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";"], "ground_truth": ["unsigned", "Align", "=", "DataLayout", ".", "getABITypeAlignment", "(", "PtrTy", ")", ";"], "File": "SIISelLowering", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54482, "Length": 212, "Cover_Rate": 0.7464788732394366} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "if", "(", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AMDGPUA", ".", "CONSTANT_ADDRESS", "&&", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", "&&", "GSD", "->", "getAddressSpace", "(", ")", "!=", "AMDGPUA", ".", "GLOBAL_ADDRESS", "&&", "!", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", "->", "isFunctionTy", "(", ")", ")", "return", "TargetLowering", "::", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "GSD", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "InstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "", ",", "PtrVT", ",", "InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "unsigned", "Align", "=", "DataLayout", ".", "getABITypeAlignment", "(", "PtrTy", ")", ";"], "ground_truth": ["MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "File": "SIISelLowering", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54483, "Length": 223, "Cover_Rate": 0.7852112676056338} {"Template_token": ["", "Type", "*", "Ty", "=", "MemVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "if", "(", "MemVT", ".", "getStoreSize", "(", ")", "<", "", "&&", "Align", "<", "", ")", "{", "int64_t", "AlignDownOffset", "=", "alignDown", "(", "Offset", ",", "", ")", ";", "int64_t", "OffsetDiff", "=", "Offset", "-", "AlignDownOffset", ";", "EVT", "IntVT", "=", "MemVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "AlignDownOffset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "OffsetDiff", "*", "", ",", "SL", ",", "", ")", ";"], "ground_truth": ["SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Load", ",", "ShiftAmt", ")", ";"], "File": "SIISelLowering", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54487, "Length": 159, "Cover_Rate": 0.4368131868131868} {"Template_token": ["", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "if", "(", "MemVT", ".", "getStoreSize", "(", ")", "<", "", "&&", "Align", "<", "", ")", "{", "int64_t", "AlignDownOffset", "=", "alignDown", "(", "Offset", ",", "", ")", ";", "int64_t", "OffsetDiff", "=", "Offset", "-", "AlignDownOffset", ";", "EVT", "IntVT", "=", "MemVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "AlignDownOffset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "ground_truth": ["SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "OffsetDiff", "*", "", ",", "SL", ",", "", ")", ";"], "File": "SIISelLowering", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54488, "Length": 110, "Cover_Rate": 0.3021978021978022} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "ArgDescriptor", "*", "InputPtrReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "InputPtrReg", ",", "RC", ")", "=", "Info", "->", "getPreloadedValue", "(", "", ")", ";"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";"], "File": "SIISelLowering", "Func": "lowerKernArgParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54489, "Length": 64, "Cover_Rate": 0.42953020134228187} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AMDGPUA", ".", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", "->", "getRegister", "(", ")", ")", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "lowerKernArgParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54490, "Length": 64, "Cover_Rate": 0.42953020134228187} {"Template_token": ["", "if", "(", "!", "Op", "->", "isDivergent", "(", ")", "&&", "Alignment", ">=", "", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "getScalarizeGlobalBehavior", "(", ")", "&&", "!", "Op", "->", "isDivergent", "(", ")", "&&", "!", "Load", "->", "isVolatile", "(", ")", "&&", "isMemOpHasNoClobberedMemOperand", "(", "Load", ")", "&&", "Alignment", ">=", "", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["default", ":"], "File": "SIISelLowering", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54491, "Length": 199, "Cover_Rate": 0.30381679389312977} {"Template_token": ["", "assert", "(", "(", "!", "Result", ".", "getNode", "(", ")", "||", "Result", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "", ")", "&&", "", ")", ";", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "return", "LowerTrig", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerINTRINC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":", "return", "LowerINTRINC_VOID", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54492, "Length": 159, "Cover_Rate": 0.3597285067873303} {"Template_token": ["", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AMDGPUA", ".", "PRIVATE_ADDRESS", ":", "AMDGPUA", ".", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54493, "Length": 152, "Cover_Rate": 0.36626506024096384} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "if", "(", "VT", "==", "", ")", "{", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "}", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "", ")", ";", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AS", ",", "Store", "->", "getAlignment", "(", ")", ")", ")", "{", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "AMDGPUA", ".", "PRIVATE_ADDRESS", ":", "AMDGPUA", ".", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA", ".", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA", ".", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";"], "ground_truth": ["case", "", ":"], "File": "SIISelLowering", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54494, "Length": 275, "Cover_Rate": 0.6626506024096386} {"Template_token": ["", "auto", "&", "ArgUsageInfo", "=", "DAG", ".", "getPass", "(", ")", "->", "getAnalysis", "<", "ArgumentUsageInfo", ">", "(", ")", ";", "const", "FunctionArgInfo", "&", "CalleeArgInfo", "=", "ArgUsageInfo", ".", "lookupFuncArgInfo", "(", "*", "CalleeFunc", ")", ";", "const", "FunctionArgInfo", "&", "CallerArgInfo", "=", "Info", ".", "getArgInfo", "(", ")", ";", "", "InputRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "for", "(", "auto", "InputID", ":", "InputRegs", ")", "{", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", ".", "getPreloadedValue", "(", "InputID", ")", ";", "if", "(", "!", "OutgoingArg", ")", "continue", ";", "const", "ArgDescriptor", "*", "IncomingArg", ";", "const", "TargetRegisterClass", "*", "IncomingArgRC", ";", "std", "::", "tie", "(", "IncomingArg", ",", "IncomingArgRC", ")", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "InputID", ")", ";", "assert", "(", "IncomingArgRC", "==", "ArgRC", ")", ";", "EVT", "ArgVT", "=", "TRI", "->", "getSpillSize", "(", "*", "ArgRC", ")", "==", "", "?", "", ":", "", ";"], "ground_truth": ["SDValue", "InputReg", ";"], "File": "SIISelLowering", "Func": "passSpecialInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54495, "Length": 164, "Cover_Rate": 0.42159383033419023} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewVec", ")", ";", "}", "if", "(", "convertBuildVectorCastElt", "(", "DAG", ",", "Hi", ",", "Lo", ")", ")", "{", "SDValue", "NewVec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Hi", ",", "Lo", "}", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewVec", ")", ";"], "File": "SIISelLowering", "Func": "performBuildVectorCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54497, "Length": 59, "Cover_Rate": 0.31382978723404253} {"Template_token": ["", "SDValue", "TargetLowering", "::", "performBuildVectorCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "!", "isTypeLegal", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", ")", "{", "SDValue", "Lo", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Hi", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "convertBuildVectorCastElt", "(", "DAG", ",", "Lo", ",", "Hi", ")", ")", "{", "SDValue", "NewVec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Lo", ",", "Hi", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewVec", ")", ";", "}", "if", "(", "convertBuildVectorCastElt", "(", "DAG", ",", "Hi", ",", "Lo", ")", ")", "{", "SDValue", "NewVec", "=", "DAG", ".", "getBuildVector", "(", "", ",", "SL", ",", "{", "Hi", ",", "Lo", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "VT", ",", "NewVec", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "performBuildVectorCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54498, "Length": 176, "Cover_Rate": 0.9361702127659575} {"Template_token": ["", "case", "", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performRcpCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performCvtPkRTZCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "performClampCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";"], "ground_truth": ["EVT", "EltVT", "=", "Src", ".", "getValueType", "(", ")", ";"], "File": "SIISelLowering", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54499, "Length": 275, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "EltVT", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "", ")", ",", "Idx", ")", ")", ";", "}", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "auto", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "EltSize", "<=", "", "&&", "EltVT", ".", "isByteSized", "(", ")", "&&", "VecSize", ">", "", "&&", "VecSize", "%", "", "==", "", "&&", "Idx", ")", "{", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VecVT", ")", ";", "unsigned", "BitIndex", "=", "Idx", "->", "getZExtValue", "(", ")", "*", "EltSize", ";", "unsigned", "EltIdx", "=", "BitIndex", "/", "", ";", "unsigned", "LeftoverBitIdx", "=", "BitIndex", "%", "", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cast", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "NewVT", ",", "Vec", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cast", ".", "getNode", "(", ")", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Cast", ",", "DAG", ".", "getConstant", "(", "EltIdx", ",", "SL", ",", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt", ".", "getNode", "(", ")", ")", ";", "SDValue", "Srl", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "LeftoverBitIdx", ",", "SL", ",", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Srl", ".", "getNode", "(", ")", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ".", "changeTypeToInteger", "(", ")", ",", "Srl", ")", ";", "DCI", ".", "AddToWorklist", "(", "Trunc", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "EltVT", ",", "Trunc", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54500, "Length": 338, "Cover_Rate": 0.5596026490066225} {"Template_token": ["", "}", "if", "(", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "{", "SDValue", "Var", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "DAG", ".", "isKnownNeverSNaN", "(", "Var", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "", ",", "SL", ",", "K0", "->", "getValueType", "(", "", ")", ",", "Var", ",", "SDValue", "(", "K0", ",", "", ")", ",", "SDValue", "(", "K1", ",", "", ")", ")", ";"], "File": "SIISelLowering", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54501, "Length": 78, "Cover_Rate": 0.319672131147541} {"Template_token": ["", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "Med3", ";", "}", "if", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "Med3", ";", "}", "if", "(", "(", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "||", "(", "Opc", "==", "", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "||", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasVOP3PInsts", "(", ")", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Res", "=", "performFPMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ")", ")", "return", "Res", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "performMinMaxCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54502, "Length": 167, "Cover_Rate": 0.37028824833702884} {"Template_token": ["", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}", "else", "{", "unsigned", "PrivateSegmentWaveByteOffsetReg", "=", "Info", ".", "getPreloadedReg", "(", "", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "PrivateSegmentWaveByteOffsetReg", ")", ";", "}", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "if", "(", "HasStackObjects", "&&", "!", "MFI", ".", "hasCalls", "(", ")", ")", "{", "unsigned", "ScratchWaveOffsetReg", "=", "Info", ".", "getPreloadedReg", "(", "", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54504, "Length": 144, "Cover_Rate": 0.49146757679180886} {"Template_token": ["", "static", "void", "reservePrivateMemoryRegs", "(", "const", "TargetMachine", "&", "TM", ",", "MachineFunction", "&", "MF", ",", "const", "RegisterInfo", "&", "TRI", ",", "MachineFunctionInfo", "&", "Info", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasStackObjects", "=", "MFI", ".", "hasStackObjects", "(", ")", ";", "if", "(", "HasStackObjects", ")", "Info", ".", "setHasNonSpillStackObjects", "(", "true", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "HasStackObjects", "=", "true", ";", "bool", "RequiresStackAccess", "=", "HasStackObjects", "||", "MFI", ".", "hasCalls", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "if", "(", "RequiresStackAccess", ")", "{", "unsigned", "PrivateSegmentBufferReg", "=", "Info", ".", "getPreloadedReg", "(", "", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54505, "Length": 159, "Cover_Rate": 0.5426621160409556} {"Template_token": ["", "return", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ")", "&&", "", "(", "TT", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "shouldEmitFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54506, "Length": 37, "Cover_Rate": 0.578125} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldEmitFixup", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";"], "ground_truth": ["return", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ")", "&&", "", "(", "TT", ")", ";"], "File": "SIISelLowering", "Func": "shouldEmitFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54507, "Length": 61, "Cover_Rate": 0.953125} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldEmitGOTReloc", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "return", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ")", "&&", "!", "shouldEmitFixup", "(", "GV", ")", "&&", "!", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54508, "Length": 81, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldEmitGOTReloc", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "return", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "GLOBAL_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS", "||", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA", ".", "CONSTANT_ADDRESS_32BIT", ")", "&&", "!", "shouldEmitFixup", "(", "GV", ")", "&&", "!", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54509, "Length": 81, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "(", "MemVT", ".", "isSimple", "(", ")", "&&", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "||", "MemVT", ".", "getSizeInBits", "(", ")", ">=", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "SL", "(", "Ld", ")", ";", "assert", "(", "(", "!", "MemVT", ".", "isVector", "(", ")", "||", "Ld", "->", "getExtensionType", "(", ")", "==", "", ")", "&&", "", ")", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "", ",", "", ",", "", ",", "SL", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getOffset", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "", ",", "Ld", "->", "getAlignment", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "Ld", "->", "getAAInfo", "(", ")", ",", "nullptr", ")", ";", "EVT", "TruncVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "MemVT", ".", "isFloatingPoint", "(", ")", ")", "{", "assert", "(", "Ld", "->", "getExtensionType", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["TruncVT", "=", "MemVT", ".", "changeTypeToInteger", "(", ")", ";"], "File": "SIISelLowering", "Func": "widenLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54511, "Length": 180, "Cover_Rate": 0.36217303822937624} {"Template_token": ["", "for", "(", "MachineInstr", "*", "Instr", ":", "EarlyTermInstrs", ")", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "_GS", ")", "earlyTerm", "(", "*", "Instr", ",", "EarlyExitBlock", ")", ";", "Instr", "->", "eraseFromParent", "(", ")", ";", "}", "EarlyTermInstrs", ".", "clear", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "EpilogInstrs", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "EpilogInstrs", ".", "size", "(", ")", ">", "", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "for", "(", "auto", "MI", ":", "EpilogInstrs", ")", "{", "auto", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "MBB", "==", "&", "MF", ".", "back", "(", ")", "&&", "MI", "==", "&", "MBB", "->", "back", "(", ")", ")", "continue", ";", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", "->", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "MBB", ",", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["MadeChange", "=", "true", ";"], "File": "SILateBranchLowering1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54512, "Length": 240, "Cover_Rate": 0.40472175379426645} {"Template_token": ["", "for", "(", "MachineInstr", "*", "Instr", ":", "EarlyTermInstrs", ")", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "_GS", ")", "earlyTerm", "(", "*", "Instr", ",", "EarlyExitBlock", ")", ";", "Instr", "->", "eraseFromParent", "(", ")", ";", "}", "EarlyTermInstrs", ".", "clear", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "EpilogInstrs", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "EpilogInstrs", ".", "size", "(", ")", ">", "", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "for", "(", "auto", "MI", ":", "EpilogInstrs", ")", "{", "auto", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "MBB", "==", "&", "MF", ".", "back", "(", ")", "&&", "MI", "==", "&", "MBB", "->", "back", "(", ")", ")", "continue", ";", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", "->", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "MBB", ",", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["MadeChange", "=", "true", ";"], "File": "SILateBranchLowering3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54513, "Length": 240, "Cover_Rate": 0.39669421487603307} {"Template_token": ["", "}", "EarlyTermInstrs", ".", "clear", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "EpilogInstrs", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "EpilogInstrs", ".", "size", "(", ")", ">", "", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "for", "(", "auto", "MI", ":", "EpilogInstrs", ")", "{", "auto", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "MBB", "==", "&", "MF", ".", "back", "(", ")", "&&", "MI", "==", "&", "MBB", "->", "back", "(", ")", ")", "continue", ";", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", "->", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "MBB", ",", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}"], "ground_truth": ["EpilogInstrs", ".", "clear", "(", ")", ";"], "File": "SILateBranchLowering3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54514, "Length": 208, "Cover_Rate": 0.343801652892562} {"Template_token": ["", "void", "LateBranchLowering", "::", "earlyTerm", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "EarlyExitBlock", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "auto", "BranchMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EarlyExitBlock", ")", ";", "auto", "Next", "=", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ";", "if", "(", "Next", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "Next", "->", "isTerminator", "(", ")", ")", "splitBlock", "(", "MBB", ",", "*", "BranchMI", ",", "MDT", ")", ";"], "ground_truth": ["MBB", ".", "addSuccessor", "(", "EarlyExitBlock", ")", ";"], "File": "SILateBranchLowering", "Func": "earlyTerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54515, "Length": 107, "Cover_Rate": 0.8629032258064516} {"Template_token": ["", "if", "(", "IsPS", "&&", "(", "HasExports", "||", "MustExport", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", "::", "ET_NULL", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SILateBranchLowering", "Func": "generateEndPgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54516, "Length": 108, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SILateBranchLowering", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54517, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SILateBranchLowering", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54518, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "}", "if", "(", "!", "EarlyTermInstrs", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "EarlyExitBlock", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "DebugLoc", "DL", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EarlyExitBlock", ")", ";", "BuildMI", "(", "*", "EarlyExitBlock", ",", "EarlyExitBlock", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addImm", "(", "", ")", ";", "generateEndPgm", "(", "*", "EarlyExitBlock", ",", "EarlyExitBlock", "->", "end", "(", ")", ",", "DL", ",", "TII", ",", "MF", ")", ";", "for", "(", "MachineInstr", "*", "Instr", ":", "EarlyTermInstrs", ")", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "_GS", ")", "earlyTerm", "(", "*", "Instr", ",", "EarlyExitBlock", ")", ";", "Instr", "->", "eraseFromParent", "(", ")", ";", "}", "EarlyTermInstrs", ".", "clear", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "EpilogInstrs", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "EpilogInstrs", ".", "size", "(", ")", ">", "", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "for", "(", "auto", "MI", ":", "EpilogInstrs", ")", "{", "auto", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "MBB", "==", "&", "MF", ".", "back", "(", ")", "&&", "MI", "==", "&", "MBB", "->", "back", "(", ")", ")", "continue", ";", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", "->", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "MBB", ",", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "SILateBranchLowering", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54519, "Length": 319, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "LateBranchLowering", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SILateBranchLowering", "Func": "SILateBranchLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54520, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "LateBranchLowering", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SILateBranchLowering", "Func": "SILateBranchLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54521, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "else", "if", "(", "Op", ".", "readsReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "PhysRegUses", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "addDefsUsesToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54522, "Length": 33, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "for", "(", "std", "::", "list", "<", "CombineInfo", ">", "&", "AddrList", ":", "MergeableInsts", ")", "{", "if", "(", "AddrList", ".", "front", "(", ")", ".", "InstClass", "==", "CI", ".", "InstClass", "&&", "AddrList", ".", "front", "(", ")", ".", "hasSameBaseAddress", "(", "*", "CI", ".", "I", ")", ")", "{", "AddrList", ".", "emplace_back", "(", "CI", ")", ";", "return", ";", "}", "}"], "ground_truth": ["MergeableInsts", ".", "emplace_back", "(", "", ",", "CI", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "addInstToMergeableList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54523, "Length": 63, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "Use", ".", "isReg", "(", ")", "&&", "(", "(", "Use", ".", "readsReg", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "Use", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", "&&", "PhysRegUses", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "Insts", ".", "push_back", "(", "&", "MI", ")", ";", "addDefsUsesToList", "(", "MI", ",", "RegDefs", ",", "PhysRegUses", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "addToListsIfDependent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54524, "Length": 99, "Cover_Rate": 0.668918918918919} {"Template_token": ["", "for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "Use", ".", "isReg", "(", ")", "&&", "(", "(", "Use", ".", "readsReg", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "Use", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", "&&", "PhysRegUses", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "Insts", ".", "push_back", "(", "&", "MI", ")", ";", "addDefsUsesToList", "(", "MI", ",", "RegDefs", ",", "PhysRegUses", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "addToListsIfDependent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54525, "Length": 117, "Cover_Rate": 0.7905405405405406} {"Template_token": ["", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "int", "Swizzled", "=", "", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "", "&&", "MBBI", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "InstsToMove", ")", ")", "continue", ";", "if", "(", "&", "*", "MBBI", "==", "&", "*", "Paired", ".", "I", ")", "{", "if", "(", "TRI", "->", "hasAGPRs", "(", "getDataRegClass", "(", "*", "MBBI", ")", ")", "!=", "IsAGPR", ")", "return", "false", ";", "if", "(", "IsAGPR", "&&", "CI", ".", "InstClass", "==", "DS_WRITE", ")", "return", "false", ";", "if", "(", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", "{", "if", "(", "CI", ".", "InstClass", "!=", "MIMG", ")", "offsetsCanBeCombined", "(", "CI", ",", "*", "STM", ",", "Paired", ",", "true", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", "break", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "checkAndPrepareMerge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54526, "Length": 211, "Cover_Rate": 0.35581787521079256} {"Template_token": ["", "if", "(", "!", "CI", ".", "hasMergeableAddress", "(", "*", "MRI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "addInstToMergeableList", "(", "CI", ",", "MergeableInsts", ")", ";", "}", "for", "(", "std", "::", "list", "<", "std", "::", "list", "<", "CombineInfo", ">>", "::", "iterator", "I", "=", "MergeableInsts", ".", "begin", "(", ")", ",", "E", "=", "MergeableInsts", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "std", "::", "list", "<", "CombineInfo", ">", "&", "MergeList", "=", "*", "I", ";", "if", "(", "MergeList", ".", "size", "(", ")", "<=", "", ")", "{", "I", "=", "MergeableInsts", ".", "erase", "(", "I", ")", ";", "continue", ";", "}", "MergeList", ".", "sort", "(", "[", "]", "(", "const", "CombineInfo", "&", "A", ",", "const", "CombineInfo", "&", "B", ")", "{", "return", "A", ".", "Offset", "<", "B", ".", "Offset", ";"], "ground_truth": ["}", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "collectMergeableInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54527, "Length": 133, "Cover_Rate": 0.4104938271604938} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "A", ",", "", ",", "Size", ")", ";", "MMO", "->", "setOffset", "(", "MinOffset", ")", ";", "return", "MMO", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "combineKnownAdjacentMMOs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54528, "Length": 26, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "Register", "DestSub0", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "DestSub1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "LoReg", ",", "", ",", "Addr", ".", "Base", ".", "LoSubReg", ")", ".", "add", "(", "OffsetLo", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "LoHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "LoHalf", "->", "dump", "(", ")", ";", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "HiReg", ",", "", ",", "Addr", ".", "Base", ".", "HiSubReg", ")", ".", "add", "(", "OffsetHi", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "HiHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "HiHalf", "->", "dump", "(", ")", ";", ")", ";", "Register", "FullDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getVGPR64Class", "(", ")", ")", ";"], "ground_truth": ["MachineInstr", "*", "FullBase", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "computeBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54529, "Length": 254, "Cover_Rate": 0.5269709543568465} {"Template_token": ["", "MachineInstr", "*", "Mov", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Val", ")", ";", "(", "void", ")", "Mov", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Mov", "->", "dump", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "createRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54530, "Length": 60, "Cover_Rate": 0.47244094488188976} {"Template_token": ["", "APInt", "V", "(", "", ",", "Val", ",", "true", ")", ";", "if", "(", "TII", "->", "isInlineConstant", "(", "V", ")", ")", "return", "MachineOperand", "::", "CreateImm", "(", "Val", ")", ";", "Register", "Reg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "Mov", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Val", ")", ";", "(", "void", ")", "Mov", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Mov", "->", "dump", "(", ")", ")", ";", "return", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "createRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54531, "Length": 109, "Cover_Rate": 0.8582677165354331} {"Template_token": ["", "unsigned", "OperandsToMatch", "[", "]", "=", "{", "", "::", "cpol", ",", "", "::", "d16", ",", "", "::", "unorm", ",", "", "::", "da", ",", "", "::", "r128", ",", "", "::", "a16", "}", ";", "for", "(", "auto", "op", ":", "OperandsToMatch", ")", "{", "int", "Idx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", ";", "if", "(", "", "(", "Paired", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", "!=", "Idx", ")", "return", "false", ";", "if", "(", "Idx", "!=", "-", "", "&&", "CI", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", "!=", "Paired", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "MaxMask", "=", "std", "::", "max", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";", "unsigned", "MinMask", "=", "std", "::", "min", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";"], "ground_truth": ["unsigned", "AllowedBitsForMin", "=", "llvm", "::", "countTrailingZeros", "(", "MaxMask", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "dmasksCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54532, "Length": 154, "Cover_Rate": 0.5422535211267606} {"Template_token": ["", "int", "Idx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", ";", "if", "(", "", "(", "Paired", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", "!=", "Idx", ")", "return", "false", ";", "if", "(", "Idx", "!=", "-", "", "&&", "CI", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", "!=", "Paired", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "MaxMask", "=", "std", "::", "max", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";", "unsigned", "MinMask", "=", "std", "::", "min", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";", "unsigned", "AllowedBitsForMin", "=", "llvm", "::", "countTrailingZeros", "(", "MaxMask", ")", ";", "if", "(", "(", "", "<<", "AllowedBitsForMin", ")", "<=", "MinMask", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "dmasksCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54533, "Length": 132, "Cover_Rate": 0.4647887323943662} {"Template_token": ["", "if", "(", "!", "Def", "||", "Def", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Def", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "None", ";", "return", "Def", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "extractConstOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54534, "Length": 41, "Cover_Rate": 0.41} {"Template_token": ["", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "return", "None", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Def", "||", "Def", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Def", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "None", ";"], "File": "SILoadStoreOptimizer10", "Func": "extractConstOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54535, "Length": 55, "Cover_Rate": 0.55} {"Template_token": ["", "const", "llvm", "::", "", "*", "NewFormatInfo", "=", "llvm", "::", "", "(", "OldFormatInfo", "->", "BitsPerComp", ",", "ComponentCount", ",", "OldFormatInfo", "->", "NumFormat", ",", "STI", ")", ";", "if", "(", "!", "NewFormatInfo", ")", "return", "", ";"], "ground_truth": ["assert", "(", "NewFormatInfo", "->", "NumFormat", "==", "OldFormatInfo", "->", "NumFormat", "&&", "NewFormatInfo", "->", "BitsPerComp", "==", "OldFormatInfo", "->", "BitsPerComp", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "getBufferFormatWithCompCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54536, "Length": 51, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "static", "unsigned", "getBufferFormatWithCompCount", "(", "unsigned", "OldFormat", ",", "unsigned", "ComponentCount", ",", "const", "GCNSubtarget", "&", "STI", ")", "{", "if", "(", "ComponentCount", ">", "", ")", "return", "", ";", "const", "llvm", "::", "", "*", "OldFormatInfo", "=", "llvm", "::", "", "(", "OldFormat", ",", "STI", ")", ";", "if", "(", "!", "OldFormatInfo", ")", "return", "", ";", "const", "llvm", "::", "", "*", "NewFormatInfo", "=", "llvm", "::", "", "(", "OldFormatInfo", "->", "BitsPerComp", ",", "ComponentCount", ",", "OldFormatInfo", "->", "NumFormat", ",", "STI", ")", ";", "if", "(", "!", "NewFormatInfo", ")", "return", "", ";", "assert", "(", "NewFormatInfo", "->", "NumFormat", "==", "OldFormatInfo", "->", "NumFormat", "&&", "NewFormatInfo", "->", "BitsPerComp", "==", "OldFormatInfo", "->", "BitsPerComp", ")", ";"], "ground_truth": ["return", "NewFormatInfo", "->", "Format", ";"], "File": "SILoadStoreOptimizer10", "Func": "getBufferFormatWithCompCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54537, "Length": 105, "Cover_Rate": 0.9210526315789473} {"Template_token": ["", "}", "if", "(", "const", "auto", "*", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ")", "{", "return", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "Dst", "->", "getReg", "(", ")", ")", ";", "}", "if", "(", "const", "auto", "*", "Src", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdata", ")", ")", "{", "return", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "Src", "->", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "getDataRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54538, "Length": 71, "Cover_Rate": 0.3497536945812808} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "vaddr", ")", "==", "-", "", "&&", "", "(", "Opc", ",", "", "::", "vaddr0", ")", "==", "-", "", ")", "return", "UNKNOWN", ";", "if", "(", "", "(", "Opc", ")", "->", "BVH", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "||", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "||", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "switch", "(", "", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_STORE", ";", "}", "}", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "S_BUFFER_LOAD_IMM", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "DS_READ", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "DS_WRITE", ";"], "File": "SILoadStoreOptimizer10", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54539, "Length": 210, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "default", ":", "if", "(", "TII", ".", "isMUBUF", "(", "Opc", ")", ")", "{", "switch", "(", "", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "vaddr", ")", "==", "-", "", "&&", "", "(", "Opc", ",", "", "::", "vaddr0", ")", "==", "-", "", ")", "return", "UNKNOWN", ";", "if", "(", "", "(", "Opc", ")", "->", "BVH", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "||", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "||", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "switch", "(", "", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_STORE", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54540, "Length": 206, "Cover_Rate": 0.6058823529411764} {"Template_token": ["", "case", "TBUFFER_LOAD", ":", "case", "TBUFFER_STORE", ":", "return", "", "(", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ")", ",", "Width", ")", ";", "case", "UNKNOWN", ":", "llvm_unreachable", "(", "", ")", ";", "case", "S_BUFFER_LOAD_IMM", ":", "switch", "(", "Width", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "MIMG", ":", "assert", "(", "(", "countPopulation", "(", "CI", ".", "DMask", "|", "Paired", ".", "DMask", ")", "==", "Width", ")", "&&", "", ")", ";"], "ground_truth": ["return", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "Width", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "getNewOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54541, "Length": 100, "Cover_Rate": 0.5347593582887701} {"Template_token": ["", "static", "unsigned", "getOpcodeWidth", "(", "const", "MachineInstr", "&", "MI", ",", "const", "InstrInfo", "&", "TII", ")", "{", "const", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "TII", ".", "isMUBUF", "(", "Opc", ")", ")", "{", "return", "", "(", "Opc", ")", ";", "}", "if", "(", "TII", ".", "isMIMG", "(", "MI", ")", ")", "{", "uint64_t", "DMaskImm", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "", "::", "dmask", ")", "->", "getImm", "(", ")", ";", "return", "countPopulation", "(", "DMaskImm", ")", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "return", "", "(", "Opc", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "LLVM_FALLTHROUGH", ";", "case", "", ":", "LLVM_FALLTHROUGH", ";", "case", "", ":", "LLVM_FALLTHROUGH", ";", "case", "", ":", "return", "", ";", "case", "", ":", "LLVM_FALLTHROUGH", ";"], "ground_truth": ["case", "", ":", "LLVM_FALLTHROUGH", ";"], "File": "SILoadStoreOptimizer10", "Func": "getOpcodeWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54542, "Length": 154, "Cover_Rate": 0.7623762376237624} {"Template_token": ["", "if", "(", "Info", "&&", "", "(", "Info", "->", "BaseOpcode", ")", "->", "Sampler", ")", "Result", ".", "SSamp", "=", "true", ";", "return", "Result", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "if", "(", "", "(", "Opc", ")", ")", "Result", ".", "VAddr", "=", "true", ";", "if", "(", "", "(", "Opc", ")", ")", "Result", ".", "SRsrc", "=", "true", ";", "if", "(", "", "(", "Opc", ")", ")", "Result", ".", "SOffset", "=", "true", ";", "return", "Result", ";", "}", "switch", "(", "Opc", ")", "{", "default", ":", "return", "Result", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Result", ".", "SBase", "=", "true", ";", "return", "Result", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["Result", ".", "Addr", "=", "true", ";"], "File": "SILoadStoreOptimizer10", "Func": "getRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54543, "Length": 137, "Cover_Rate": 0.40773809523809523} {"Template_token": ["", "static", "const", "unsigned", "Idxs", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "assert", "(", "CI", ".", "Width", ">=", "", "&&", "CI", ".", "Width", "<=", "", ")", ";", "assert", "(", "Paired", ".", "Width", ">=", "", "&&", "Paired", ".", "Width", "<=", "", ")", ";", "if", "(", "ReverseOrder", ")", "{", "Idx1", "=", "Idxs", "[", "", "]", "[", "Paired", ".", "Width", "-", "", "]", ";", "Idx0", "=", "Idxs", "[", "Paired", ".", "Width", "]", "[", "CI", ".", "Width", "-", "", "]", ";", "}", "else", "{"], "ground_truth": ["Idx0", "=", "Idxs", "[", "", "]", "[", "CI", ".", "Width", "-", "", "]", ";"], "File": "SILoadStoreOptimizer10", "Func": "getSubRegIdxs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54544, "Length": 136, "Cover_Rate": 0.38309859154929576} {"Template_token": ["", "unsigned", "BitWidth", "=", "", "*", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", ";"], "ground_truth": ["return", "TRI", "->", "hasAGPRs", "(", "getDataRegClass", "(", "*", "CI", ".", "I", ")", ")", "?", "TRI", "->", "getAGPRClassForBitWidth", "(", "BitWidth", ")", ":", "TRI", "->", "getVGPRClassForBitWidth", "(", "BitWidth", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "getTargetRegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54545, "Length": 43, "Cover_Rate": 0.344} {"Template_token": ["", "unsigned", "BitWidth", "=", "", "*", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", ";"], "ground_truth": ["return", "TRI", "->", "hasAGPRs", "(", "getDataRegClass", "(", "*", "CI", ".", "I", ")", ")", "?", "TRI", "->", "getAGPRClassForBitWidth", "(", "BitWidth", ")", ":", "TRI", "->", "getVGPRClassForBitWidth", "(", "BitWidth", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "getTargetRegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54546, "Length": 43, "Cover_Rate": 0.344} {"Template_token": ["", "if", "(", "!", "AddrOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "AddrOp", "->", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "return", "false", ";", "if", "(", "MRI", ".", "hasOneNonDBGUse", "(", "AddrOp", "->", "getReg", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "hasMergeableAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54547, "Length": 44, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "const", "MachineOperand", "*", "AddrOp", "=", "AddrReg", "[", "i", "]", ";", "if", "(", "AddrOp", "->", "isImm", "(", ")", ")", "continue", ";", "if", "(", "!", "AddrOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "AddrOp", "->", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "return", "false", ";", "if", "(", "MRI", ".", "hasOneNonDBGUse", "(", "AddrOp", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "hasMergeableAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54548, "Length": 68, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "||", "AddrRegNext", ".", "isImm", "(", ")", ")", "{", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "!=", "AddrRegNext", ".", "isImm", "(", ")", "||", "AddrReg", "[", "i", "]", "->", "getImm", "(", ")", "!=", "AddrRegNext", ".", "getImm", "(", ")", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "hasSameBaseAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54549, "Length": 55, "Cover_Rate": 0.39568345323741005} {"Template_token": ["", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";"], "ground_truth": ["const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54550, "Length": 178, "Cover_Rate": 0.3677685950413223} {"Template_token": ["", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "AddressRegs", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", ".", "VAddr", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";"], "ground_truth": ["MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54551, "Length": 366, "Cover_Rate": 0.756198347107438} {"Template_token": ["", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "AddressRegs", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", ".", "VAddr", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";"], "ground_truth": ["assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54552, "Length": 149, "Cover_Rate": 0.32891832229580575} {"Template_token": ["", "unsigned", "DMaskIdx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "", "::", "dmask", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "(", "*", "CI", ".", "I", ")", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "==", "DMaskIdx", ")", "MIB", ".", "addImm", "(", "MergedDMask", ")", ";", "else", "MIB", ".", "add", "(", "(", "*", "CI", ".", "I", ")", ".", "getOperand", "(", "I", ")", ")", ";", "}", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "unsigned", "SubRegIdx0", ",", "SubRegIdx1", ";", "std", "::", "tie", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "mergeImagePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54553, "Length": 332, "Cover_Rate": 0.7614678899082569} {"Template_token": ["", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdst", ")", ";", "unsigned", "NewOffset0", "=", "CI", ".", "Offset", ";", "unsigned", "NewOffset1", "=", "Paired", ".", "Offset", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "read2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "read2Opcode", "(", "CI", ".", "EltSize", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "Register", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54554, "Length": 313, "Cover_Rate": 0.5287162162162162} {"Template_token": ["", "unsigned", "NewOffset0", "=", "CI", ".", "Offset", ";", "unsigned", "NewOffset1", "=", "Paired", ".", "Offset", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "read2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "read2Opcode", "(", "CI", ".", "EltSize", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "Register", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}"], "ground_truth": ["MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "Paired", ".", "I", "}", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54555, "Length": 354, "Cover_Rate": 0.597972972972973} {"Template_token": ["", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "sdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "InstsToMove", ")", ";"], "ground_truth": ["CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54556, "Length": 311, "Cover_Rate": 0.7585365853658537} {"Template_token": ["", "MachineInstr", "*", "New", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "sdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "InstsToMove", ")", ";"], "ground_truth": ["CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54557, "Length": 248, "Cover_Rate": 0.6048780487804878} {"Template_token": ["", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ",", "Paired", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "AddressRegs", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", ".", "VAddr", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "*", "STM", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "JoinedFormat", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";"], "ground_truth": ["MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "mergeTBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54558, "Length": 425, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "InstsToMove", ")", ";"], "ground_truth": ["CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "mergeTBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54559, "Length": 176, "Cover_Rate": 0.34509803921568627} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ",", "Paired", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";"], "ground_truth": ["auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "mergeTBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54560, "Length": 213, "Cover_Rate": 0.44467640918580376} {"Template_token": ["", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "Paired", ".", "I", "}", ")", ";", "moveInstsAfter", "(", "Write2", ",", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Write2", "<<", "'\\n'", ")", ";", "return", "Write2", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54561, "Length": 217, "Cover_Rate": 0.47276688453159044} {"Template_token": ["", "static", "uint32_t", "mostAlignedValueInRange", "(", "uint32_t", "Lo", ",", "uint32_t", "Hi", ")", "{", "return", "Hi", "&", "maskLeadingOnes", "<", "uint32_t", ">", "(", "countLeadingZeros", "(", "(", "Lo", "-", "", ")", "^", "Hi", ")", "+", "", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "mostAlignedValueInRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54562, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Info0", ")", "return", "false", ";", "const", "llvm", "::", "", "*", "Info1", "=", "llvm", "::", "", "(", "Paired", ".", "Format", ",", "STI", ")", ";", "if", "(", "!", "Info1", ")", "return", "false", ";", "if", "(", "Info0", "->", "BitsPerComp", "!=", "Info1", "->", "BitsPerComp", "||", "Info0", "->", "NumFormat", "!=", "Info1", "->", "NumFormat", ")", "return", "false", ";", "if", "(", "Info0", "->", "BitsPerComp", "!=", "", ")", "return", "false", ";", "if", "(", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "STI", ")", "==", "", ")", "return", "false", ";", "}", "uint32_t", "EltOffset0", "=", "CI", ".", "Offset", "/", "CI", ".", "EltSize", ";", "uint32_t", "EltOffset1", "=", "Paired", ".", "Offset", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "", ";", "if", "(", "(", "CI", ".", "InstClass", "!=", "DS_READ", ")", "&&", "(", "CI", ".", "InstClass", "!=", "DS_WRITE", ")", ")", "{", "return", "(", "EltOffset0", "+", "CI", ".", "Width", "==", "EltOffset1", "||", "EltOffset1", "+", "Paired", ".", "Width", "==", "EltOffset0", ")", "&&", "CI", ".", "CPol", "==", "Paired", ".", "CPol", "&&", "(", "CI", ".", "InstClass", "==", "S_BUFFER_LOAD_IMM", "||", "CI", ".", "CPol", "==", "Paired", ".", "CPol", ")", ";", "}", "if", "(", "(", "EltOffset0", "%", "", "==", "", ")", "&&", "(", "EltOffset1", "%", "", ")", "==", "", "&&", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", "/", "", ";", "Paired", ".", "Offset", "=", "EltOffset1", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "}", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", ";", "Paired", ".", "Offset", "=", "EltOffset1", ";", "}", "return", "true", ";", "}", "uint32_t", "Min", "=", "std", "::", "min", "(", "EltOffset0", ",", "EltOffset1", ")", ";", "uint32_t", "Max", "=", "std", "::", "max", "(", "EltOffset0", ",", "EltOffset1", ")", ";", "const", "uint32_t", "Mask", "=", "maskTrailingOnes", "<", "uint32_t", ">", "(", "", ")", "*", "", ";", "if", "(", "(", "(", "Max", "-", "Min", ")", "&", "~", "Mask", ")", "==", "", ")", "{", "if", "(", "Modify", ")", "{", "uint32_t", "BaseOff", "=", "mostAlignedValueInRange", "(", "Max", "-", "", "*", "", ",", "Min", ")", ";", "BaseOff", "|=", "Min", "&", "maskTrailingOnes", "<", "uint32_t", ">", "(", "", ")", ";", "CI", ".", "BaseOff", "=", "BaseOff", "*", "CI", ".", "EltSize", ";", "CI", ".", "Offset", "=", "(", "EltOffset0", "-", "BaseOff", ")", "/", "", ";", "Paired", ".", "Offset", "=", "(", "EltOffset1", "-", "BaseOff", ")", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "}", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "Max", "-", "Min", ")", ")", "{", "if", "(", "Modify", ")", "{", "uint32_t", "BaseOff", "=", "mostAlignedValueInRange", "(", "Max", "-", "", ",", "Min", ")", ";", "CI", ".", "BaseOff", "=", "BaseOff", "*", "CI", ".", "EltSize", ";", "CI", ".", "Offset", "=", "EltOffset0", "-", "BaseOff", ";", "Paired", ".", "Offset", "=", "EltOffset1", "-", "BaseOff", ";", "}", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54564, "Length": 495, "Cover_Rate": 0.812807881773399} {"Template_token": ["", "for", "(", "std", "::", "list", "<", "std", "::", "list", "<", "CombineInfo", ">>", "::", "iterator", "I", "=", "MergeableInsts", ".", "begin", "(", ")", ",", "E", "=", "MergeableInsts", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "std", "::", "list", "<", "CombineInfo", ">", "&", "MergeList", "=", "*", "I", ";", "bool", "OptimizeListAgain", "=", "false", ";", "if", "(", "!", "optimizeInstsWithSameBaseAddr", "(", "MergeList", ",", "OptimizeListAgain", ")", ")", "{", "I", "=", "MergeableInsts", ".", "erase", "(", "I", ")", ";", "continue", ";", "}"], "ground_truth": ["Modified", "=", "true", ";"], "File": "SILoadStoreOptimizer10", "Func": "optimizeBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54566, "Length": 80, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "bool", "LoadStoreOptimizer", "::", "optimizeInstsWithSameBaseAddr", "(", "std", "::", "list", "<", "CombineInfo", ">", "&", "MergeList", ",", "bool", "&", "OptimizeListAgain", ")", "{", "if", "(", "MergeList", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "I", "=", "MergeList", ".", "begin", "(", ")", ",", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "Next", "!=", "MergeList", ".", "end", "(", ")", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ")", "{", "auto", "First", "=", "I", ";", "auto", "Second", "=", "Next", ";", "if", "(", "(", "*", "First", ")", ".", "Order", ">", "(", "*", "Second", ")", ".", "Order", ")", "std", "::", "swap", "(", "First", ",", "Second", ")", ";", "CombineInfo", "&", "CI", "=", "*", "First", ";", "CombineInfo", "&", "Paired", "=", "*", "Second", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "InstsToMove", ";", "if", "(", "!", "checkAndPrepareMerge", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ")", "{", "++", "I", ";", "continue", ";", "}", "Modified", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CI", ".", "I", "<<", "", "<<", "*", "Paired", ".", "I", ")", ";", "switch", "(", "CI", ".", "InstClass", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "DS_READ", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeRead2Pair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "break", ";", "}", "case", "DS_WRITE", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeWrite2Pair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "break", ";", "}", "case", "S_BUFFER_LOAD_IMM", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeSBufferLoadImmPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "BUFFER_LOAD", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferLoadPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "BUFFER_STORE", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferStorePair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "MIMG", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeImagePair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";"], "ground_truth": ["CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "optimizeInstsWithSameBaseAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54567, "Length": 434, "Cover_Rate": 0.7508650519031141} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeRead2Pair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "break", ";", "}", "case", "DS_WRITE", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeWrite2Pair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "break", ";", "}", "case", "S_BUFFER_LOAD_IMM", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeSBufferLoadImmPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "BUFFER_LOAD", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferLoadPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "BUFFER_STORE", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferStorePair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}"], "ground_truth": ["case", "MIMG", ":", "{"], "File": "SILoadStoreOptimizer10", "Func": "optimizeInstsWithSameBaseAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54568, "Length": 212, "Cover_Rate": 0.36678200692041524} {"Template_token": ["", "TII", "=", "STM", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "bool", "Modified", "=", "false", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "AnchorList", ";", "MemInfoMap", "Visited", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "SectionEnd", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "SectionEnd", ")", "{", "bool", "CollectModified", ";", "std", "::", "list", "<", "std", "::", "list", "<", "CombineInfo", ">>", "MergeableInsts", ";", "std", "::", "tie", "(", "SectionEnd", ",", "CollectModified", ")", "=", "collectMergeableInsts", "(", "I", ",", "E", ",", "Visited", ",", "AnchorList", ",", "MergeableInsts", ")", ";", "Modified", "|=", "CollectModified", ";", "do", "{", "OptimizeAgain", "=", "false", ";", "Modified", "|=", "optimizeBlock", "(", "MergeableInsts", ")", ";", "}", "while", "(", "OptimizeAgain", ")", ";", "}"], "ground_truth": ["Visited", ".", "clear", "(", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54570, "Length": 177, "Cover_Rate": 0.75} {"Template_token": ["", "Base", "->", "setIsKill", "(", "false", ")", ";"], "ground_truth": ["TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "setImm", "(", "NewOffset", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "updateBaseAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54571, "Length": 23, "Cover_Rate": 0.3484848484848485} {"Template_token": ["", "void", "LoadStoreOptimizer", "::", "updateBaseAndOffset", "(", "MachineInstr", "&", "MI", ",", "Register", "NewBase", ",", "int32_t", "NewOffset", ")", "const", "{"], "ground_truth": ["auto", "Base", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "updateBaseAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54572, "Length": 31, "Cover_Rate": 0.4696969696969697} {"Template_token": ["", "switch", "(", "CI", ".", "InstClass", ")", "{", "default", ":", "return", "(", "Width", "<=", "", ")", "&&", "(", "STM", ".", "hasDwordx3LoadStores", "(", ")", "||", "(", "Width", "!=", "", ")", ")", ";", "case", "S_BUFFER_LOAD_IMM", ":", "switch", "(", "Width", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "widthsFit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54573, "Length": 57, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "if", "(", "Use", ".", "isReg", "(", ")", "&&", "(", "(", "Use", ".", "readsReg", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Use", ".", "getReg", "(", ")", ")", "&&", "PhysRegUses", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "Insts", ".", "push_back", "(", "&", "MI", ")", ";", "addDefsUsesToList", "(", "MI", ",", "RegDefs", ",", "PhysRegUses", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer11", "Func": "addToListsIfDependent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54574, "Length": 86, "Cover_Rate": 0.6615384615384615} {"Template_token": ["", "assert", "(", "MemOp", ".", "mayLoadOrStore", "(", ")", ")", ";", "for", "(", "MachineInstr", "*", "InstToMove", ":", "InstsToMove", ")", "{", "if", "(", "!", "InstToMove", "->", "mayLoadOrStore", "(", ")", ")", "continue", ";", "if", "(", "!", "memAccessesCanBeReordered", "(", "MemOp", ",", "*", "InstToMove", ",", "TII", ",", "AA", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SILoadStoreOptimizer11", "Func": "canMoveInstsAcrossMemOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54575, "Length": 51, "Cover_Rate": 0.6623376623376623} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MI", ".", "getIterator", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "TRI", "->", "getRegSizeInBits", "(", "Addr", ".", "Base", ".", "LoReg", ",", "*", "MRI", ")", "==", "", "||", "Addr", ".", "Base", ".", "LoSubReg", ")", "&&", "", ")", ";", "assert", "(", "(", "TRI", "->", "getRegSizeInBits", "(", "Addr", ".", "Base", ".", "HiReg", ",", "*", "MRI", ")", "==", "", "||", "Addr", ".", "Base", ".", "HiSubReg", ")", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineOperand", "OffsetLo", "=", "createRegOrImm", "(", "static_cast", "<", "int32_t", ">", "(", "Addr", ".", "Offset", ")", ",", "MI", ")", ";", "MachineOperand", "OffsetHi", "=", "createRegOrImm", "(", "static_cast", "<", "int32_t", ">", "(", "Addr", ".", "Offset", ">>", "", ")", ",", "MI", ")", ";", "unsigned", "CarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DeadCarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DestSub1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "LoReg", ",", "", ",", "Addr", ".", "Base", ".", "LoSubReg", ")", ".", "add", "(", "OffsetLo", ")", ";", "(", "void", ")", "LoHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "LoHalf", "->", "dump", "(", ")", ";", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "HiReg", ",", "", ",", "Addr", ".", "Base", ".", "HiSubReg", ")", ".", "add", "(", "OffsetHi", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ";", "(", "void", ")", "HiHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "HiHalf", "->", "dump", "(", ")", ";", ")", ";", "unsigned", "FullDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "FullBase", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "FullBase", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "FullBase", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "return", "FullDestReg", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer11", "Func": "computeBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54576, "Length": 429, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MI", ".", "getIterator", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "TRI", "->", "getRegSizeInBits", "(", "Addr", ".", "Base", ".", "LoReg", ",", "*", "MRI", ")", "==", "", "||", "Addr", ".", "Base", ".", "LoSubReg", ")", "&&", "", ")", ";", "assert", "(", "(", "TRI", "->", "getRegSizeInBits", "(", "Addr", ".", "Base", ".", "HiReg", ",", "*", "MRI", ")", "==", "", "||", "Addr", ".", "Base", ".", "HiSubReg", ")", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineOperand", "OffsetLo", "=", "createRegOrImm", "(", "static_cast", "<", "int32_t", ">", "(", "Addr", ".", "Offset", ")", ",", "MI", ")", ";", "MachineOperand", "OffsetHi", "=", "createRegOrImm", "(", "static_cast", "<", "int32_t", ">", "(", "Addr", ".", "Offset", ">>", "", ")", ",", "MI", ")", ";", "unsigned", "CarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DeadCarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["unsigned", "DestSub1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "SILoadStoreOptimizer11", "Func": "computeBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54577, "Length": 179, "Cover_Rate": 0.3874458874458874} {"Template_token": ["", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "TII", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "TII", ",", "AA", ")", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumAddresses", ";", "i", "++", ")", "{", "const", "MachineOperand", "&", "AddrRegNext", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", "[", "i", "]", ")", ";", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "||", "AddrRegNext", ".", "isImm", "(", ")", ")", "{", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "!=", "AddrRegNext", ".", "isImm", "(", ")", "||", "AddrReg", "[", "i", "]", "->", "getImm", "(", ")", "!=", "AddrRegNext", ".", "getImm", "(", ")", ")", "{", "Match", "=", "false", ";", "break", ";", "}", "continue", ";", "}", "if", "(", "AddrReg", "[", "i", "]", "->", "getReg", "(", ")", "!=", "AddrRegNext", ".", "getReg", "(", ")", "||", "AddrReg", "[", "i", "]", "->", "getSubReg", "(", ")", "!=", "AddrRegNext", ".", "getSubReg", "(", ")", ")", "{", "Match", "=", "false", ";", "break", ";", "}", "}", "if", "(", "Match", ")", "{", "int", "OffsetIdx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "", "::", "offset", ")", ";", "CI", ".", "Offset0", "=", "CI", ".", "I", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", ";", "CI", ".", "Width0", "=", "getOpcodeWidth", "(", "*", "CI", ".", "I", ")", ";", "CI", ".", "Offset1", "=", "MBBI", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", ";", "CI", ".", "Width1", "=", "getOpcodeWidth", "(", "*", "MBBI", ")", ";", "CI", ".", "Paired", "=", "MBBI", ";", "if", "(", "(", "CI", ".", "InstClass", "==", "DS_READ", ")", "||", "(", "CI", ".", "InstClass", "==", "DS_WRITE", ")", ")", "{", "CI", ".", "Offset0", "&=", "", ";", "CI", ".", "Offset1", "&=", "", ";", "}", "else", "{", "CI", ".", "GLC0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "glc", ")", "->", "getImm", "(", ")", ";", "CI", ".", "GLC1", "=", "TII", "->", "getNamedOperand", "(", "*", "MBBI", ",", "", "::", "glc", ")", "->", "getImm", "(", ")", ";", "if", "(", "CI", ".", "InstClass", "!=", "S_BUFFER_LOAD_IMM", ")", "{", "CI", ".", "SLC0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "slc", ")", "->", "getImm", "(", ")", ";", "CI", ".", "SLC1", "=", "TII", "->", "getNamedOperand", "(", "*", "MBBI", ",", "", "::", "slc", ")", "->", "getImm", "(", ")", ";", "}", "}", "if", "(", "widthsFit", "(", "*", "STM", ",", "CI", ")", "&&", "offsetsCanBeCombined", "(", "CI", ")", ")", "if", "(", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "TII", ",", "AA", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer11", "Func": "findMatchingInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54578, "Length": 497, "Cover_Rate": 0.5187891440501043} {"Template_token": ["", "static", "bool", "memAccessesCanBeReordered", "(", "MachineBasicBlock", "::", "iterator", "A", ",", "MachineBasicBlock", "::", "iterator", "B", ",", "const", "InstrInfo", "*", "TII", ",", "AliasAnalysis", "*", "AA", ")", "{", "return", "!", "(", "A", "->", "mayStore", "(", ")", "||", "B", "->", "mayStore", "(", ")", ")", "||", "TII", "->", "areMemAccessesTriviallyDisjoint", "(", "*", "A", ",", "*", "B", ",", "AA", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer11", "Func": "memAccessesCanBeReordered", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54579, "Length": 54, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "LoadStoreOptimizer", "::", "mergeBufferLoadPair", "(", "CombineInfo", "&", "CI", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";"], "File": "SILoadStoreOptimizer11", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54581, "Length": 275, "Cover_Rate": 0.6395348837209303} {"Template_token": ["", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "vdata", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";"], "File": "SILoadStoreOptimizer11", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54582, "Length": 318, "Cover_Rate": 0.7395348837209302} {"Template_token": ["", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "moveInstsAfter", "(", "MIB", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Next", ";"], "File": "SILoadStoreOptimizer11", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54583, "Length": 167, "Cover_Rate": 0.41854636591478694} {"Template_token": ["", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "unsigned", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer11", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54584, "Length": 288, "Cover_Rate": 0.47920133111480867} {"Template_token": ["", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "sdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer11", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54585, "Length": 122, "Cover_Rate": 0.34269662921348315} {"Template_token": ["", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "sdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";", "return", "Next", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer11", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54586, "Length": 126, "Cover_Rate": 0.3539325842696629} {"Template_token": ["", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "unsigned", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ";", "BaseSubReg", "=", "", ";", "}"], "ground_truth": ["MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";"], "File": "SILoadStoreOptimizer11", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54587, "Length": 194, "Cover_Rate": 0.424507658643326} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "moveInstsAfter", "(", "Write2", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer11", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54588, "Length": 192, "Cover_Rate": 0.4201312910284464} {"Template_token": ["", "unsigned", "EltOffset0", "=", "CI", ".", "Offset0", "/", "CI", ".", "EltSize", ";", "unsigned", "EltOffset1", "=", "CI", ".", "Offset1", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "", ";", "if", "(", "(", "CI", ".", "InstClass", "!=", "DS_READ", ")", "&&", "(", "CI", ".", "InstClass", "!=", "DS_WRITE", ")", ")", "{", "return", "(", "EltOffset0", "+", "CI", ".", "Width0", "==", "EltOffset1", "||", "EltOffset1", "+", "CI", ".", "Width1", "==", "EltOffset0", ")", "&&", "CI", ".", "GLC0", "==", "CI", ".", "GLC1", "&&", "(", "CI", ".", "InstClass", "==", "S_BUFFER_LOAD_IMM", "||", "CI", ".", "SLC0", "==", "CI", ".", "SLC1", ")", ";", "}", "if", "(", "(", "EltOffset0", "%", "", "==", "", ")", "&&", "(", "EltOffset1", "%", "", ")", "==", "", "&&", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", "/", "", ";", "CI", ".", "Offset1", "=", "EltOffset1", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", ";", "CI", ".", "Offset1", "=", "EltOffset1", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer11", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54589, "Length": 197, "Cover_Rate": 0.4949748743718593} {"Template_token": ["", "for", "(", ";", "BlockI", "!=", "End", ";", "++", "BlockI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "BlockI", ";", "if", "(", "promoteConstantOffsetToImm", "(", "MI", ",", "Visited", ",", "AnchorList", ")", ")", "Modified", "=", "true", ";", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "++", "BlockI", ";", "break", ";", "}", "const", "InstClassEnum", "InstClass", "=", "getInstClass", "(", "MI", ".", "getOpcode", "(", ")", ",", "*", "TII", ")", ";", "if", "(", "InstClass", "==", "UNKNOWN", ")", "continue", ";", "CombineInfo", "CI", ";", "CI", ".", "setMI", "(", "MI", ",", "*", "TII", ",", "*", "STM", ")", ";", "CI", ".", "Order", "=", "Order", "++", ";", "if", "(", "!", "CI", ".", "hasMergeableAddress", "(", "*", "MRI", ")", ")", "continue", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "File": "SILoadStoreOptimizer12", "Func": "collectMergeableInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54590, "Length": 130, "Cover_Rate": 0.4024767801857585} {"Template_token": ["", "if", "(", "promoteConstantOffsetToImm", "(", "MI", ",", "Visited", ",", "AnchorList", ")", ")", "Modified", "=", "true", ";", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "++", "BlockI", ";", "break", ";", "}", "const", "InstClassEnum", "InstClass", "=", "getInstClass", "(", "MI", ".", "getOpcode", "(", ")", ",", "*", "TII", ")", ";", "if", "(", "InstClass", "==", "UNKNOWN", ")", "continue", ";", "CombineInfo", "CI", ";", "CI", ".", "setMI", "(", "MI", ",", "*", "TII", ",", "*", "STM", ")", ";", "CI", ".", "Order", "=", "Order", "++", ";"], "ground_truth": ["if", "(", "!", "CI", ".", "hasMergeableAddress", "(", "*", "MRI", ")", ")", "continue", ";"], "File": "SILoadStoreOptimizer12", "Func": "collectMergeableInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54591, "Length": 101, "Cover_Rate": 0.3126934984520124} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "vaddr", ")", "==", "-", "", "&&", "", "(", "Opc", ",", "", "::", "vaddr0", ")", "==", "-", "", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "||", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "||", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "switch", "(", "", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_LOAD", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SILoadStoreOptimizer12", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54592, "Length": 136, "Cover_Rate": 0.37362637362637363} {"Template_token": ["", "return", "Info", "->", "BaseOpcode", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "return", "", "(", "Opc", ")", ";", "return", "-", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Opc", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SILoadStoreOptimizer12", "Func": "getInstSubclass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54593, "Length": 64, "Cover_Rate": 0.4050632911392405} {"Template_token": ["", "if", "(", "TII", ".", "isMIMG", "(", "MI", ")", ")", "{", "uint64_t", "DMaskImm", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "", "::", "dmask", ")", "->", "getImm", "(", ")", ";", "return", "countPopulation", "(", "DMaskImm", ")", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "return", "", "(", "Opc", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SILoadStoreOptimizer12", "Func": "getOpcodeWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54594, "Length": 66, "Cover_Rate": 0.3402061855670103} {"Template_token": ["", "assert", "(", "CI", ".", "Width", ">=", "", "&&", "CI", ".", "Width", "<=", "", ")", ";", "assert", "(", "Paired", ".", "Width", ">=", "", "&&", "Paired", ".", "Width", "<=", "", ")", ";", "if", "(", "ReverseOrder", ")", "{", "Idx1", "=", "Idxs", "[", "", "]", "[", "Paired", ".", "Width", "-", "", "]", ";", "Idx0", "=", "Idxs", "[", "Paired", ".", "Width", "]", "[", "CI", ".", "Width", "-", "", "]", ";", "}", "else", "{", "Idx0", "=", "Idxs", "[", "", "]", "[", "CI", ".", "Width", "-", "", "]", ";", "Idx1", "=", "Idxs", "[", "CI", ".", "Width", "]", "[", "Paired", ".", "Width", "-", "", "]", ";", "}", "return", "std", "::", "make_pair", "(", "Idx0", ",", "Idx1", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer12", "Func": "getSubRegIdxs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54595, "Length": 110, "Cover_Rate": 0.3583061889250814} {"Template_token": ["", "Next", "=", "std", "::", "next", "(", "I", ")", ")", "{", "auto", "First", "=", "I", ";", "auto", "Second", "=", "Next", ";", "if", "(", "(", "*", "First", ")", ".", "Order", ">", "(", "*", "Second", ")", ".", "Order", ")", "std", "::", "swap", "(", "First", ",", "Second", ")", ";", "CombineInfo", "&", "CI", "=", "*", "First", ";", "CombineInfo", "&", "Paired", "=", "*", "Second", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "InstsToMove", ";", "if", "(", "!", "checkAndPrepareMerge", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ")", "{", "++", "I", ";", "continue", ";", "}", "Modified", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CI", ".", "I", "<<", "", "<<", "*", "Paired", ".", "I", ")", ";", "switch", "(", "CI", ".", "InstClass", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "DS_READ", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeRead2Pair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "break", ";", "}", "case", "DS_WRITE", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeWrite2Pair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "break", ";", "}", "case", "S_BUFFER_LOAD_IMM", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeSBufferLoadImmPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "BUFFER_LOAD", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferLoadPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "BUFFER_STORE", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferStorePair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "MIMG", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeImagePair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer12", "Func": "optimizeInstsWithSameBaseAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54596, "Length": 388, "Cover_Rate": 0.671280276816609} {"Template_token": ["", "static", "void", "addDefsToList", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "const", "MachineOperand", "*", ">", "&", "Defs", ")", "{"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "Def", ":", "MI", ".", "defs", "(", ")", ")", "{"], "File": "SILoadStoreOptimizer13", "Func": "addDefsToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54597, "Length": 33, "Cover_Rate": 0.7674418604651163} {"Template_token": ["", "bool", "ReadDef", "=", "MI", ".", "readsVirtualRegister", "(", "Def", "->", "getReg", "(", ")", ")", ";", "if", "(", "ReadDef", ")", "{", "Insts", ".", "push_back", "(", "&", "MI", ")", ";", "addDefsToList", "(", "MI", ",", "Defs", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer13", "Func": "addToListsIfDependent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54598, "Length": 43, "Cover_Rate": 0.5443037974683544} {"Template_token": ["", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "DefsToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "int", "AddrIdx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "", "::", "addr", ")", ";", "const", "MachineOperand", "&", "AddrReg0", "=", "CI", ".", "I", "->", "getOperand", "(", "AddrIdx", ")", ";", "const", "MachineOperand", "&", "AddrReg1", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", ")", ";", "if", "(", "AddrReg0", ".", "getReg", "(", ")", "==", "AddrReg1", ".", "getReg", "(", ")", "&&", "AddrReg0", ".", "getSubReg", "(", ")", "==", "AddrReg1", ".", "getSubReg", "(", ")", ")", "{", "int", "OffsetIdx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "", "::", "offset", ")", ";", "CI", ".", "Offset0", "=", "CI", ".", "I", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", "&", "", ";"], "ground_truth": ["CI", ".", "Offset1", "=", "MBBI", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", "&", "", ";"], "File": "SILoadStoreOptimizer13", "Func": "findMatchingDSInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54599, "Length": 155, "Cover_Rate": 0.3944020356234097} {"Template_token": ["", "++", "MBBI", ";", "SmallVector", "<", "const", "MachineOperand", "*", ",", "", ">", "DefsToMove", ";", "addDefsToList", "(", "*", "CI", ".", "I", ",", "DefsToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "!=", "CI", ".", "I", "->", "getOpcode", "(", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "TII", ",", "AA", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsToList", "(", "*", "MBBI", ",", "DefsToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "DefsToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "DefsToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";"], "File": "SILoadStoreOptimizer13", "Func": "findMatchingDSInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54600, "Length": 151, "Cover_Rate": 0.3842239185750636} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ")", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "CI", ".", "I", "->", "mergeMemRefsWith", "(", "*", "CI", ".", "Paired", ")", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer13", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54603, "Length": 293, "Cover_Rate": 0.5158450704225352} {"Template_token": ["", "if", "(", "CI", ".", "BaseOff", ")", "{", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ".", "addReg", "(", "Addr", "->", "getReg", "(", ")", ")", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "CI", ".", "I", "->", "mergeMemRefsWith", "(", "*", "CI", ".", "Paired", ")", ")", ";", "moveInstsAfter", "(", "Write2", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Write2", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "Next", ";"], "File": "SILoadStoreOptimizer13", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54604, "Length": 183, "Cover_Rate": 0.43160377358490565} {"Template_token": ["", "if", "(", "(", "CI", ".", "Offset0", "%", "CI", ".", "EltSize", "!=", "", ")", "||", "(", "CI", ".", "Offset1", "%", "CI", ".", "EltSize", "!=", "", ")", ")", "return", "false", ";", "unsigned", "EltOffset0", "=", "CI", ".", "Offset0", "/", "CI", ".", "EltSize", ";", "unsigned", "EltOffset1", "=", "CI", ".", "Offset1", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "", ";", "if", "(", "(", "EltOffset0", "%", "", "==", "", ")", "&&", "(", "EltOffset1", "%", "", ")", "==", "", "&&", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", "/", "", ";", "CI", ".", "Offset1", "=", "EltOffset1", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", ";", "CI", ".", "Offset1", "=", "EltOffset1", ";", "return", "true", ";", "}", "unsigned", "OffsetDiff", "=", "std", "::", "abs", "(", "(", "int", ")", "EltOffset1", "-", "(", "int", ")", "EltOffset0", ")", ";", "CI", ".", "BaseOff", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "if", "(", "(", "OffsetDiff", "%", "", "==", "", ")", "&&", "isUInt", "<", "", ">", "(", "OffsetDiff", "/", "", ")", ")", "{", "CI", ".", "Offset0", "=", "(", "EltOffset0", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "", ";", "CI", ".", "Offset1", "=", "(", "EltOffset1", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "OffsetDiff", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ";", "CI", ".", "Offset1", "=", "EltOffset1", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SILoadStoreOptimizer13", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54605, "Length": 311, "Cover_Rate": 0.9283582089552239} {"Template_token": ["", "bool", "LoadStoreOptimizer", "::", "offsetsCanBeCombined", "(", "CombineInfo", "&", "CI", ")", "{", "if", "(", "CI", ".", "Offset0", "==", "CI", ".", "Offset1", ")", "return", "false", ";", "if", "(", "(", "CI", ".", "Offset0", "%", "CI", ".", "EltSize", "!=", "", ")", "||", "(", "CI", ".", "Offset1", "%", "CI", ".", "EltSize", "!=", "", ")", ")", "return", "false", ";", "unsigned", "EltOffset0", "=", "CI", ".", "Offset0", "/", "CI", ".", "EltSize", ";", "unsigned", "EltOffset1", "=", "CI", ".", "Offset1", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "", ";", "if", "(", "(", "EltOffset0", "%", "", "==", "", ")", "&&", "(", "EltOffset1", "%", "", ")", "==", "", "&&", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", "/", "", ";", "CI", ".", "Offset1", "=", "EltOffset1", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", ";", "CI", ".", "Offset1", "=", "EltOffset1", ";", "return", "true", ";", "}", "unsigned", "OffsetDiff", "=", "std", "::", "abs", "(", "(", "int", ")", "EltOffset1", "-", "(", "int", ")", "EltOffset0", ")", ";", "CI", ".", "BaseOff", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "if", "(", "(", "OffsetDiff", "%", "", "==", "", ")", "&&", "isUInt", "<", "", ">", "(", "OffsetDiff", "/", "", ")", ")", "{", "CI", ".", "Offset0", "=", "(", "EltOffset0", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "", ";", "CI", ".", "Offset1", "=", "(", "EltOffset1", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer13", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54606, "Length": 288, "Cover_Rate": 0.8597014925373134} {"Template_token": ["", "if", "(", "findMatchingDnst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "I", "=", "mergeRead2Pair", "(", "CI", ")", ";", "}", "else", "{", "++", "I", ";", "}", "continue", ";", "}", "else", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "CI", ".", "EltSize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "if", "(", "findMatchingDnst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "I", "=", "mergeWrite2Pair", "(", "CI", ")", ";", "}", "else", "{", "++", "I", ";", "}", "continue", ";", "}", "++", "I", ";", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer13", "Func": "optimizeBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54607, "Length": 92, "Cover_Rate": 0.43601895734597157} {"Template_token": ["", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "optimizeBlock", "(", "MBB", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54608, "Length": 47, "Cover_Rate": 0.3790322580645161} {"Template_token": ["", "if", "(", "!", "STM", ".", "loadStoreOptEnabled", "(", ")", ")", "return", "false", ";", "TII", "=", "STM", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "optimizeBlock", "(", "MBB", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "SILoadStoreOptimizer13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54609, "Length": 84, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createLoadStoreOptimizerPass", "(", "TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["return", "new", "LoadStoreOptimizer", "(", "TM", ")", ";"], "File": "SILoadStoreOptimizer14", "Func": "createSILoadStoreOptimizerPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54610, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "new", "LoadStoreOptimizer", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer14", "Func": "createSILoadStoreOptimizerPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54611, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "++", "MBBI", ";", "SmallVector", "<", "const", "MachineOperand", "*", ",", "", ">", "DefsToMove", ";", "addDefsToList", "(", "*", "I", ",", "DefsToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "!=", "I", "->", "getOpcode", "(", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "E", ";", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "!", "memAccessesCanBeReordered", "(", "*", "I", ",", "*", "MBBI", ",", "TII", ",", "AA", ")", ")", "{", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsToList", "(", "*", "MBBI", ",", "DefsToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "DefsToMove", ",", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "E", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "DefsToMove", ",", "InstsToMove", ")", ")", "continue", ";", "int", "AddrIdx", "=", "", "(", "I", "->", "getOpcode", "(", ")", ",", "", "::", "addr", ")", ";", "const", "MachineOperand", "&", "AddrReg0", "=", "I", "->", "getOperand", "(", "AddrIdx", ")", ";", "const", "MachineOperand", "&", "AddrReg1", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", ")", ";", "if", "(", "AddrReg0", ".", "getReg", "(", ")", "==", "AddrReg1", ".", "getReg", "(", ")", "&&", "AddrReg0", ".", "getSubReg", "(", ")", "==", "AddrReg1", ".", "getSubReg", "(", ")", ")", "{"], "ground_truth": ["int", "OffsetIdx", "=", "", "(", "I", "->", "getOpcode", "(", ")", ",", "", "::", "offset", ")", ";"], "File": "SILoadStoreOptimizer14", "Func": "findMatchingDSInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54612, "Length": 229, "Cover_Rate": 0.6172506738544474} {"Template_token": ["", "unsigned", "Offset1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", "&", "", ";", "unsigned", "NewOffset0", "=", "Offset0", "/", "EltSize", ";", "unsigned", "NewOffset1", "=", "Offset1", "/", "EltSize", ";", "unsigned", "Opc", "=", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";", "bool", "UseST64", "=", "(", "NewOffset0", "%", "", "==", "", ")", "&&", "(", "NewOffset1", "%", "", "==", "", ")", ";", "if", "(", "UseST64", ")", "{", "NewOffset0", "/=", "", ";", "NewOffset1", "/=", "", ";", "Opc", "=", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";", "}", "unsigned", "SubRegIdx0", "=", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addOperand", "(", "*", "AddrReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "*", "I", "->", "memoperands_begin", "(", ")", ")", ".", "addMemOperand", "(", "*", "Paired", "->", "memoperands_begin", "(", ")", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "addOperand", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";"], "File": "SILoadStoreOptimizer14", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54615, "Length": 326, "Cover_Rate": 0.5948905109489051} {"Template_token": ["", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "Data0", ",", "Data1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Write2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "addOperand", "(", "*", "Addr", ")", ".", "addOperand", "(", "*", "Data0", ")", ".", "addOperand", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "*", "I", "->", "memoperands_begin", "(", ")", ")", ".", "addMemOperand", "(", "*", "Paired", "->", "memoperands_begin", "(", ")", ")", ";", "moveInstsAfter", "(", "Write2", ",", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer14", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54616, "Length": 168, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "if", "(", "isUInt", "<", "", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", ")", ")", "return", "true", ";", "if", "(", "(", "EltOffset0", "%", "", "!=", "", ")", "||", "(", "EltOffset1", "%", "", ")", "!=", "", ")", "return", "false", ";", "return", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer14", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54617, "Length": 64, "Cover_Rate": 0.5203252032520326} {"Template_token": ["", "if", "(", "(", "EltOffset0", "%", "", "!=", "", ")", "||", "(", "EltOffset1", "%", "", ")", "!=", "", ")", "return", "false", ";", "return", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer14", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54618, "Length": 43, "Cover_Rate": 0.34959349593495936} {"Template_token": ["", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "MachineBasicBlock", "::", "iterator", "Match", "=", "findMatchingDnst", "(", "I", ",", "Size", ",", "InstsToMove", ")", ";", "if", "(", "Match", "!=", "E", ")", "{", "Modified", "=", "true", ";", "I", "=", "mergeRead2Pair", "(", "I", ",", "Match", ",", "Size", ",", "InstsToMove", ")", ";", "}", "else", "{", "++", "I", ";", "}", "continue", ";", "}", "else", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "MachineBasicBlock", "::", "iterator", "Match", "=", "findMatchingDnst", "(", "I", ",", "Size", ",", "InstsToMove", ")", ";", "if", "(", "Match", "!=", "E", ")", "{", "Modified", "=", "true", ";", "I", "=", "mergeWrite2Pair", "(", "I", ",", "Match", ",", "Size", ",", "InstsToMove", ")", ";", "}", "else", "{", "++", "I", ";", "}", "continue", ";", "}", "++", "I", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "SILoadStoreOptimizer14", "Func": "optimizeBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54619, "Length": 161, "Cover_Rate": 0.6518218623481782} {"Template_token": ["", "initializeLoadStoreOptimizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer14", "Func": "SILoadStoreOptimizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54621, "Length": 11, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "default", ":", "return", "nullptr", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "}", "}", "unsigned", "BitWidth", "=", "", "*", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", ";"], "ground_truth": ["return", "TRI", "->", "isAGPRClass", "(", "getDataRegClass", "(", "*", "CI", ".", "I", ")", ")", "?", "TRI", "->", "getAGPRClassForBitWidth", "(", "BitWidth", ")", ":", "TRI", "->", "getVGPRClassForBitWidth", "(", "BitWidth", ")", ";"], "File": "SILoadStoreOptimizer15", "Func": "getTargetRegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54622, "Length": 78, "Cover_Rate": 0.624} {"Template_token": ["", "return", "&", "", ";", "}", "}", "unsigned", "BitWidth", "=", "", "*", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", ";", "return", "TRI", "->", "isAGPRClass", "(", "getDataRegClass", "(", "*", "CI", ".", "I", ")", ")", "?", "TRI", "->", "getAGPRClassForBitWidth", "(", "BitWidth", ")", ":", "TRI", "->", "getVGPRClassForBitWidth", "(", "BitWidth", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer15", "Func": "getTargetRegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54623, "Length": 50, "Cover_Rate": 0.4} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "CI", ".", "I", ";", "int", "AddrIdx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "", "::", "addr", ")", ";", "const", "MachineOperand", "&", "AddrReg0", "=", "CI", ".", "I", "->", "getOperand", "(", "AddrIdx", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "AddrReg0", ".", "getReg", "(", ")", ")", "||", "MRI", "->", "hasOneNonDBGUse", "(", "AddrReg0", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "++", "MBBI", ";", "DenseSet", "<", "unsigned", ">", "DefsToMove", ";", "addDefsToList", "(", "*", "CI", ".", "I", ",", "DefsToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "!=", "CI", ".", "I", "->", "getOpcode", "(", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "TII", ",", "AA", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsToList", "(", "*", "MBBI", ",", "DefsToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "DefsToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "DefsToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "const", "MachineOperand", "&", "AddrReg1", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", ")", ";", "if", "(", "AddrReg0", ".", "getReg", "(", ")", "==", "AddrReg1", ".", "getReg", "(", ")", "&&", "AddrReg0", ".", "getSubReg", "(", ")", "==", "AddrReg1", ".", "getSubReg", "(", ")", ")", "{"], "ground_truth": ["int", "OffsetIdx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "", "::", "offset", ")", ";"], "File": "SILoadStoreOptimizer16", "Func": "findMatchingDSInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54624, "Length": 297, "Cover_Rate": 0.7004716981132075} {"Template_token": ["", "TII", "=", "STM", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";"], "ground_truth": ["assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "", ")", ";"], "File": "SILoadStoreOptimizer16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54625, "Length": 51, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "optimizeBlock", "(", "MBB", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54626, "Length": 44, "Cover_Rate": 0.32592592592592595} {"Template_token": ["", "break", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumAddresses", ";", "i", "++", ")", "{", "AddrIdx", "[", "i", "]", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "AddrOpName", "[", "i", "]", ")", ";", "AddrReg", "[", "i", "]", "=", "&", "CI", ".", "I", "->", "getOperand", "(", "AddrIdx", "[", "i", "]", ")", ";", "if", "(", "AddrReg", "[", "i", "]", "->", "isReg", "(", ")", "&&", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "AddrReg", "[", "i", "]", "->", "getReg", "(", ")", ")", "||", "MRI", "->", "hasOneNonDBGUse", "(", "AddrReg", "[", "i", "]", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "}", "++", "MBBI", ";", "DenseSet", "<", "unsigned", ">", "RegDefsToMove", ";", "DenseSet", "<", "unsigned", ">", "PhysRegUsesToMove", ";", "addDefsUsesToList", "(", "*", "CI", ".", "I", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "!=", "CI", ".", "I", "->", "getOpcode", "(", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "TII", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "TII", ",", "AA", ")", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumAddresses", ";", "i", "++", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "AddrRegNext", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", "[", "i", "]", ")", ";"], "File": "SILoadStoreOptimizer17", "Func": "findMatchingInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54627, "Length": 317, "Cover_Rate": 0.36605080831408776} {"Template_token": ["", "if", "(", "CI", ".", "BaseOff", ")", "{", "unsigned", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ")", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "CI", ".", "I", "->", "mergeMemRefsWith", "(", "*", "CI", ".", "Paired", ")", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";"], "File": "SILoadStoreOptimizer17", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54628, "Length": 255, "Cover_Rate": 0.4396551724137931} {"Template_token": ["", "const", "MachineOperand", "*", "AddrReg", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "addr", ")", ";", "const", "MachineOperand", "*", "Data0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "data0", ")", ";", "const", "MachineOperand", "*", "Data1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "data0", ")", ";", "unsigned", "NewOffset0", "=", "CI", ".", "Offset0", ";", "unsigned", "NewOffset1", "=", "CI", ".", "Offset1", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "write2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "write2Opcode", "(", "CI", ".", "EltSize", ")", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "Data0", ",", "Data1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Write2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "unsigned", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BaseRegFlags", "=", "RegState", "::", "Kill", ";"], "File": "SILoadStoreOptimizer17", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54629, "Length": 246, "Cover_Rate": 0.5642201834862385} {"Template_token": ["", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["CreatedX2", "=", "", ";"], "File": "SILoadStoreOptimizer17", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54630, "Length": 70, "Cover_Rate": 0.46357615894039733} {"Template_token": ["", "++", "MBBI", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "!=", "I", "->", "getOpcode", "(", ")", ")", "return", "E", ";", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "E", ";", "int", "AddrIdx", "=", "", "(", "I", "->", "getOpcode", "(", ")", ",", "", "::", "addr", ")", ";", "const", "MachineOperand", "&", "AddrReg0", "=", "I", "->", "getOperand", "(", "AddrIdx", ")", ";", "const", "MachineOperand", "&", "AddrReg1", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", ")", ";", "if", "(", "AddrReg0", ".", "getReg", "(", ")", "==", "AddrReg1", ".", "getReg", "(", ")", "&&", "AddrReg0", ".", "getSubReg", "(", ")", "==", "AddrReg1", ".", "getSubReg", "(", ")", ")", "{", "int", "OffsetIdx", "=", "", "(", "I", "->", "getOpcode", "(", ")", ",", "", "::", "offset", ")", ";", "unsigned", "Offset0", "=", "I", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", "&", "", ";", "unsigned", "Offset1", "=", "MBBI", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", "&", "", ";", "if", "(", "offsetsCanBeCombined", "(", "Offset0", ",", "Offset1", ",", "EltSize", ")", ")", "return", "MBBI", ";", "}"], "ground_truth": ["return", "E", ";"], "File": "SILoadStoreOptimizer19", "Func": "findMatchingDSInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54631, "Length": 164, "Cover_Rate": 0.7772511848341233} {"Template_token": ["", "int", "AddrIdx", "=", "", "(", "I", "->", "getOpcode", "(", ")", ",", "", "::", "addr", ")", ";", "const", "MachineOperand", "&", "AddrReg0", "=", "I", "->", "getOperand", "(", "AddrIdx", ")", ";", "const", "MachineOperand", "&", "AddrReg1", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", ")", ";", "if", "(", "AddrReg0", ".", "getReg", "(", ")", "==", "AddrReg1", ".", "getReg", "(", ")", "&&", "AddrReg0", ".", "getSubReg", "(", ")", "==", "AddrReg1", ".", "getSubReg", "(", ")", ")", "{", "int", "OffsetIdx", "=", "", "(", "I", "->", "getOpcode", "(", ")", ",", "", "::", "offset", ")", ";", "unsigned", "Offset0", "=", "I", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", "&", "", ";"], "ground_truth": ["unsigned", "Offset1", "=", "MBBI", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", "&", "", ";"], "File": "SILoadStoreOptimizer19", "Func": "findMatchingDSInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54632, "Length": 115, "Cover_Rate": 0.5450236966824644} {"Template_token": ["", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "LiveVariables", ">", "(", ")", ";"], "File": "SILoadStoreOptimizer19", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54633, "Length": 27, "Cover_Rate": 0.45} {"Template_token": ["", "AU", ".", "addPreserved", "<", "LiveVariables", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SILoadStoreOptimizer19", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54634, "Length": 25, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SILoadStoreOptimizer19", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54635, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addOperand", "(", "*", "AddrReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "*", "I", "->", "memoperands_begin", "(", ")", ")", ".", "addMemOperand", "(", "*", "Paired", "->", "memoperands_begin", "(", ")", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "MachineInstr", "*", "Copy0", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "CopyDesc", ")", ".", "addOperand", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "CopyDesc", ")", ".", "addOperand", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "Read2", ")", ";", "SlotIndex", "PairedIndex", "=", "LIS", "->", "getInstructionIndex", "(", "Paired", ")", ";", "LiveRange", "&", "M0Range", "=", "LIS", "->", "getRegUnit", "(", "*", "MCRegUnitIterator", "(", "", ",", "TRI", ")", ")", ";", "LiveRange", "::", "Segment", "*", "M0Segment", "=", "M0Range", ".", "getSegmentContaining", "(", "PairedIndex", ")", ";", "bool", "UpdateM0Range", "=", "M0Segment", "->", "end", "==", "PairedIndex", ".", "getRegSlot", "(", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "I", ",", "Copy0", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "Paired", ",", "Copy1", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer19", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54636, "Length": 271, "Cover_Rate": 0.4267716535433071} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addOperand", "(", "*", "AddrReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "*", "I", "->", "memoperands_begin", "(", ")", ")", ".", "addMemOperand", "(", "*", "Paired", "->", "memoperands_begin", "(", ")", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "MachineInstr", "*", "Copy0", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "CopyDesc", ")", ".", "addOperand", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "CopyDesc", ")", ".", "addOperand", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "Read2", ")", ";", "SlotIndex", "PairedIndex", "=", "LIS", "->", "getInstructionIndex", "(", "Paired", ")", ";", "LiveRange", "&", "M0Range", "=", "LIS", "->", "getRegUnit", "(", "*", "MCRegUnitIterator", "(", "", ",", "TRI", ")", ")", ";"], "ground_truth": ["LiveRange", "::", "Segment", "*", "M0Segment", "=", "M0Range", ".", "getSegmentContaining", "(", "PairedIndex", ")", ";"], "File": "SILoadStoreOptimizer19", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54637, "Length": 245, "Cover_Rate": 0.3858267716535433} {"Template_token": ["", "bool", "UpdateM0Range", "=", "M0Segment", "->", "end", "==", "PairedIndex", ".", "getRegSlot", "(", ")", ";", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "Write2Desc", ")", ".", "addOperand", "(", "*", "Addr", ")", ".", "addOperand", "(", "*", "Data0", ")", ".", "addOperand", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "*", "I", "->", "memoperands_begin", "(", ")", ")", ".", "addMemOperand", "(", "*", "Paired", "->", "memoperands_begin", "(", ")", ")", ";", "unsigned", "OrigRegs", "[", "]", "=", "{", "Data0", "->", "getReg", "(", ")", ",", "Data1", "->", "getReg", "(", ")", ",", "Addr", "->", "getReg", "(", ")", "}", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "Paired", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "repairIntervalsInRange", "(", "MBB", ",", "Write2", ",", "Write2", ",", "OrigRegs", ")", ";", "if", "(", "UpdateM0Range", ")", "{", "SlotIndex", "Write2Index", "=", "LIS", "->", "getInstructionIndex", "(", "Write2", ")", ";", "M0Segment", "->", "end", "=", "Write2Index", ".", "getRegSlot", "(", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Write2", "<<", "'\\n'", ")", ";", "return", "Write2", ".", "getInstr", "(", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer19", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54638, "Length": 193, "Cover_Rate": 0.3867735470941884} {"Template_token": ["", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "++", "I", ";", "continue", ";", "}", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "MachineBasicBlock", "::", "iterator", "Match", "=", "findMatchingDnst", "(", "I", ",", "Size", ")", ";", "if", "(", "Match", "!=", "E", ")", "{", "Modified", "=", "true", ";", "I", "=", "mergeRead2Pair", "(", "I", ",", "Match", ",", "Size", ")", ";", "}", "else", "{", "++", "I", ";", "}", "continue", ";", "}", "else", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "Size", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "Match", "=", "findMatchingDnst", "(", "I", ",", "Size", ")", ";"], "File": "SILoadStoreOptimizer19", "Func": "optimizeBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54639, "Length": 129, "Cover_Rate": 0.5608695652173913} {"Template_token": ["", "const", "TargetSubtargetInfo", "&", "STM", "=", "MF", ".", "getSubtarget", "(", ")", ";", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "STM", ".", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "STM", ".", "getInstrInfo", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54640, "Length": 43, "Cover_Rate": 0.3739130434782609} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "STM", ".", "getInstrInfo", "(", ")", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "assert", "(", "!", "MRI", "->", "isSSA", "(", ")", ")", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "SILoadStoreOptimizer19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54641, "Length": 59, "Cover_Rate": 0.5130434782608696} {"Template_token": ["", "LoadStoreOptimizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", ",", "MRI", "(", "nullptr", ")", ",", "LIS", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer19", "Func": "SILoadStoreOptimizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54642, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "LoadStoreOptimizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", ",", "MRI", "(", "nullptr", ")", ",", "LIS", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer19", "Func": "SILoadStoreOptimizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54643, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "O", ".", "substVirtReg", "(", "DstReg", ",", "SubIdx", ",", "*", "TRI", ")", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer19", "Func": "updateRegDefsUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54644, "Length": 24, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "void", "LoadStoreOptimizer", "::", "updateRegDefsUses", "(", "unsigned", "SrcReg", ",", "unsigned", "DstReg", ",", "unsigned", "SubIdx", ")", "{", "for", "(", "MachineRegisterInfo", "::", "reg_iterator", "I", "=", "MRI", "->", "reg_begin", "(", "SrcReg", ")", ",", "E", "=", "MRI", "->", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "O", ".", "substVirtReg", "(", "DstReg", ",", "SubIdx", ",", "*", "TRI", ")", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer19", "Func": "updateRegDefsUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54645, "Length": 67, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "Use", ".", "isReg", "(", ")", "&&", "Use", ".", "readsReg", "(", ")", "&&", "Defs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "{"], "ground_truth": ["Insts", ".", "push_back", "(", "&", "MI", ")", ";"], "File": "SILoadStoreOptimizer1", "Func": "addToListsIfDependent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54648, "Length": 47, "Cover_Rate": 0.5402298850574713} {"Template_token": ["", "if", "(", "!", "InstToMove", "->", "mayLoadOrStore", "(", ")", ")", "continue", ";", "if", "(", "!", "memAccessesCanBeReordered", "(", "MemOp", ",", "*", "InstToMove", ",", "TII", ",", "AA", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer1", "Func": "canMoveInstsAcrossMemOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54649, "Length": 34, "Cover_Rate": 0.44155844155844154} {"Template_token": ["", "DenseSet", "<", "unsigned", ">", "DefsToMove", ";", "addDefsToList", "(", "*", "CI", ".", "I", ",", "DefsToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "!=", "CI", ".", "I", "->", "getOpcode", "(", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "TII", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "TII", ",", "AA", ")", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsToList", "(", "*", "MBBI", ",", "DefsToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "DefsToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "DefsToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumAddresses", ";", "i", "++", ")", "{", "const", "MachineOperand", "&", "AddrRegNext", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", "[", "i", "]", ")", ";", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "||", "AddrRegNext", ".", "isImm", "(", ")", ")", "{", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "!=", "AddrRegNext", ".", "isImm", "(", ")", "||", "AddrReg", "[", "i", "]", "->", "getImm", "(", ")", "!=", "AddrRegNext", ".", "getImm", "(", ")", ")", "{", "Match", "=", "false", ";", "break", ";", "}", "continue", ";", "}"], "ground_truth": ["if", "(", "AddrReg", "[", "i", "]", "->", "getReg", "(", ")", "!=", "AddrRegNext", ".", "getReg", "(", ")", "||", "AddrReg", "[", "i", "]", "->", "getSubReg", "(", ")", "!=", "AddrRegNext", ".", "getSubReg", "(", ")", ")", "{"], "File": "SILoadStoreOptimizer1", "Func": "findMatchingInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54650, "Length": 292, "Cover_Rate": 0.3427230046948357} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54651, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "return", "!", "(", "A", "->", "mayStore", "(", ")", "||", "B", "->", "mayStore", "(", ")", ")", "||", "TII", "->", "areMemAccessesTriviallyDisjoint", "(", "*", "A", ",", "*", "B", ",", "AA", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer1", "Func": "memAccessesCanBeReordered", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54652, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", ";", "if", "(", "CI", ".", "InstClass", "==", "BUFFER_LOAD_OFFEN", ")", "{", "Opcode", "=", "CI", ".", "IsX2", "?", "", ":", "", ";", "}", "else", "{", "Opcode", "=", "CI", ".", "IsX2", "?", "", ":", "", ";", "}", "const", "TargetRegisterClass", "*", "SuperRC", "=", "CI", ".", "IsX2", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "if", "(", "CI", ".", "InstClass", "==", "BUFFER_LOAD_OFFEN", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "CI", ".", "I", "->", "mergeMemRefsWith", "(", "*", "CI", ".", "Paired", ")", ")", ";", "unsigned", "SubRegIdx0", "=", "CI", ".", "IsX2", "?", "", ":", "", ";"], "ground_truth": ["unsigned", "SubRegIdx1", "=", "CI", ".", "IsX2", "?", "", ":", "", ";"], "File": "SILoadStoreOptimizer1", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54654, "Length": 239, "Cover_Rate": 0.5074309978768577} {"Template_token": ["", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "CI", ".", "InstClass", "==", "BUFFER_STORE_OFFEN", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "CI", ".", "I", "->", "mergeMemRefsWith", "(", "*", "CI", ".", "Paired", ")", ")", ";", "moveInstsAfter", "(", "MIB", ",", "CI", ".", "InstsToMove", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";"], "File": "SILoadStoreOptimizer1", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54655, "Length": 170, "Cover_Rate": 0.40865384615384615} {"Template_token": ["", "unsigned", "SubRegIdx1", "=", "CI", ".", "IsX2", "?", "", ":", "", ";", "if", "(", "CI", ".", "Offset0", ">", "CI", ".", "Offset1", ")", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "CI", ".", "IsX2", "?", "&", "", ":", "&", "", ";", "unsigned", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "CI", ".", "InstClass", "==", "BUFFER_STORE_OFFEN", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "CI", ".", "I", "->", "mergeMemRefsWith", "(", "*", "CI", ".", "Paired", ")", ")", ";"], "File": "SILoadStoreOptimizer1", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54656, "Length": 283, "Cover_Rate": 0.6802884615384616} {"Template_token": ["", "unsigned", "NewOffset1", "=", "CI", ".", "Offset1", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "read2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "read2Opcode", "(", "CI", ".", "EltSize", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BaseRegFlags", "=", "RegState", "::", "Kill", ";"], "File": "SILoadStoreOptimizer1", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54657, "Length": 202, "Cover_Rate": 0.3600713012477718} {"Template_token": ["", "unsigned", "NewOffset0", "=", "CI", ".", "Offset0", ";", "unsigned", "NewOffset1", "=", "CI", ".", "Offset1", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "read2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "read2Opcode", "(", "CI", ".", "EltSize", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";"], "ground_truth": ["DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";"], "File": "SILoadStoreOptimizer1", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54658, "Length": 172, "Cover_Rate": 0.3065953654188948} {"Template_token": ["", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "sdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";"], "ground_truth": ["CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer1", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54659, "Length": 114, "Cover_Rate": 0.304} {"Template_token": ["", "std", "::", "swap", "(", "Data0", ",", "Data1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Write2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "Addr", "->", "getReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "unsigned", "AddOpc", "=", "STM", "->", "hasAddNoCarry", "(", ")", "?", "", ":", "", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "AddOpc", ")", ",", "BaseReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ".", "addReg", "(", "Addr", "->", "getReg", "(", ")", ")", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "CI", ".", "I", "->", "mergeMemRefsWith", "(", "*", "CI", ".", "Paired", ")", ")", ";", "moveInstsAfter", "(", "Write2", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Write2", "<<", "'\\n'", ")", ";"], "File": "SILoadStoreOptimizer1", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54660, "Length": 269, "Cover_Rate": 0.645083932853717} {"Template_token": ["", "MI", "->", "removeFromParent", "(", ")", ";", "MBB", "->", "insert", "(", "I", ",", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer1", "Func": "moveInstsAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54661, "Length": 17, "Cover_Rate": 0.30357142857142855} {"Template_token": ["", "unsigned", "EltOffset0", "=", "CI", ".", "Offset0", "/", "CI", ".", "EltSize", ";", "unsigned", "EltOffset1", "=", "CI", ".", "Offset1", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "", ";", "if", "(", "CI", ".", "InstClass", "!=", "DS_READ_WRITE", ")", "{", "unsigned", "Diff", "=", "CI", ".", "IsX2", "?", "", ":", "", ";", "return", "(", "EltOffset0", "+", "Diff", "==", "EltOffset1", "||", "EltOffset1", "+", "Diff", "==", "EltOffset0", ")", "&&", "CI", ".", "GLC0", "==", "CI", ".", "GLC1", "&&", "(", "CI", ".", "InstClass", "==", "S_BUFFER_LOAD_IMM", "||", "CI", ".", "SLC0", "==", "CI", ".", "SLC1", ")", ";", "}", "if", "(", "(", "EltOffset0", "%", "", "==", "", ")", "&&", "(", "EltOffset1", "%", "", ")", "==", "", "&&", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", "/", "", ";", "CI", ".", "Offset1", "=", "EltOffset1", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", ";", "CI", ".", "Offset1", "=", "EltOffset1", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer1", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54662, "Length": 194, "Cover_Rate": 0.4911392405063291} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "Op", ".", "isDef", "(", ")", ")", "RegDefs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "Op", ".", "readsReg", "(", ")", "&&", "Register", "::", "isPhysicalRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "PhysRegUses", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer21", "Func": "addDefsUsesToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54663, "Length": 76, "Cover_Rate": 0.76} {"Template_token": ["", "if", "(", "AddrList", ".", "front", "(", ")", ".", "hasSameBaseAddress", "(", "*", "CI", ".", "I", ")", "&&", "AddrList", ".", "front", "(", ")", ".", "InstClass", "==", "CI", ".", "InstClass", ")", "{", "AddrList", ".", "emplace_back", "(", "CI", ")", ";"], "ground_truth": ["return", ";"], "File": "SILoadStoreOptimizer21", "Func": "addInstToMergeableList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54664, "Length": 38, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "Use", ".", "isReg", "(", ")", "&&", "(", "(", "Use", ".", "readsReg", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "Register", "::", "isPhysicalRegister", "(", "Use", ".", "getReg", "(", ")", ")", "&&", "PhysRegUses", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "Insts", ".", "push_back", "(", "&", "MI", ")", ";", "addDefsUsesToList", "(", "MI", ",", "RegDefs", ",", "PhysRegUses", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer21", "Func": "addToListsIfDependent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54665, "Length": 118, "Cover_Rate": 0.7919463087248322} {"Template_token": ["", "if", "(", "promoteConstantOffsetToImm", "(", "MI", ",", "Visited", ",", "AnchorList", ")", ")", "Modified", "=", "true", ";", "const", "InstClassEnum", "InstClass", "=", "getInstClass", "(", "MI", ".", "getOpcode", "(", ")", ",", "*", "TII", ")", ";", "if", "(", "InstClass", "==", "UNKNOWN", ")", "continue", ";", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "continue", ";", "CombineInfo", "CI", ";", "CI", ".", "setMI", "(", "MI", ",", "*", "TII", ",", "*", "STM", ")", ";", "if", "(", "!", "CI", ".", "hasMergeableAddress", "(", "*", "MRI", ")", ")", "continue", ";", "addInstToMergeableList", "(", "CI", ",", "MergeableInsts", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer21", "Func": "collectMergeableInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54666, "Length": 86, "Cover_Rate": 0.593103448275862} {"Template_token": ["", "Register", "DestSub1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "LoReg", ",", "", ",", "Addr", ".", "Base", ".", "LoSubReg", ")", ".", "add", "(", "OffsetLo", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "LoHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "LoHalf", "->", "dump", "(", ")", ";", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "HiReg", ",", "", ",", "Addr", ".", "Base", ".", "HiSubReg", ")", ".", "add", "(", "OffsetHi", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["(", "void", ")", "HiHalf", ";"], "File": "SILoadStoreOptimizer21", "Func": "computeBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54667, "Length": 168, "Cover_Rate": 0.3492723492723493} {"Template_token": ["", "const", "InstClassEnum", "InstClass", "=", "getInstClass", "(", "Opc", ",", "*", "TII", ")", ";", "if", "(", "InstClass", "==", "UNKNOWN", ")", "{", "return", "false", ";", "}", "const", "unsigned", "InstSubclass", "=", "getInstSubclass", "(", "Opc", ",", "*", "TII", ")", ";", "int", "Swizzled", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "", "&&", "CI", ".", "I", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "++", "MBBI", ";", "DenseSet", "<", "unsigned", ">", "RegDefsToMove", ";", "DenseSet", "<", "unsigned", ">", "PhysRegUsesToMove", ";", "addDefsUsesToList", "(", "*", "CI", ".", "I", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "if", "(", "(", "getInstClass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstClass", ")", "||", "(", "getInstSubclass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstSubclass", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "AA", ")", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "CI", ".", "hasSameBaseAddress", "(", "*", "MBBI", ")", ";", "if", "(", "Match", ")", "{", "CI", ".", "setPaired", "(", "MBBI", ",", "*", "TII", ")", ";", "if", "(", "widthsFit", "(", "*", "STM", ",", "CI", ")", "&&", "offsetsCanBeCombined", "(", "CI", ")", ")", "if", "(", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "AA", ")", ")", "return", "true", ";", "}"], "ground_truth": ["if", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "AA", ")", ")", "break", ";"], "File": "SILoadStoreOptimizer21", "Func": "findMatchingInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54668, "Length": 360, "Cover_Rate": 0.851063829787234} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_STORE", ";", "}", "}", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "S_BUFFER_LOAD_IMM", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "DS_READ", ";"], "File": "SILoadStoreOptimizer21", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54669, "Length": 59, "Cover_Rate": 0.36419753086419754} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Opc", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer21", "Func": "getInstSubclass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54670, "Length": 34, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "unsigned", "LoadStoreOptimizer", "::", "getNewOpcode", "(", "const", "CombineInfo", "&", "CI", ")", "{", "const", "unsigned", "Width", "=", "CI", ".", "Width0", "+", "CI", ".", "Width1", ";", "switch", "(", "CI", ".", "InstClass", ")", "{", "default", ":", "assert", "(", "CI", ".", "InstClass", "==", "BUFFER_LOAD", "||", "CI", ".", "InstClass", "==", "BUFFER_STORE", ")", ";", "return", "", "(", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ")", ",", "Width", ")", ";"], "ground_truth": ["case", "UNKNOWN", ":"], "File": "SILoadStoreOptimizer21", "Func": "getNewOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54671, "Length": 67, "Cover_Rate": 0.6203703703703703} {"Template_token": ["", "const", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "TII", ".", "isMUBUF", "(", "Opc", ")", ")", "{", "return", "", "(", "Opc", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "SILoadStoreOptimizer21", "Func": "getOpcodeWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54672, "Length": 52, "Cover_Rate": 0.65} {"Template_token": ["", "unsigned", "result", "=", "", ";", "if", "(", "", "(", "Opc", ")", ")", "{", "result", "|=", "VADDR", ";", "}", "if", "(", "", "(", "Opc", ")", ")", "{", "result", "|=", "SRSRC", ";", "}", "if", "(", "", "(", "Opc", ")", ")", "{", "result", "|=", "SOFFSET", ";", "}", "return", "result", ";", "}", "switch", "(", "Opc", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "SBASE", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "ADDR", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer21", "Func": "getRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54673, "Length": 98, "Cover_Rate": 0.6533333333333333} {"Template_token": ["", "assert", "(", "CI", ".", "Width1", ">=", "", "&&", "CI", ".", "Width1", "<=", "", ")", ";", "if", "(", "ReverseOrder", ")", "{", "Idx1", "=", "Idxs", "[", "", "]", "[", "CI", ".", "Width1", "-", "", "]", ";", "Idx0", "=", "Idxs", "[", "CI", ".", "Width1", "]", "[", "CI", ".", "Width0", "-", "", "]", ";", "}", "else", "{", "Idx0", "=", "Idxs", "[", "", "]", "[", "CI", ".", "Width0", "-", "", "]", ";", "Idx1", "=", "Idxs", "[", "CI", ".", "Width0", "]", "[", "CI", ".", "Width1", "-", "", "]", ";", "}"], "ground_truth": ["return", "std", "::", "make_pair", "(", "Idx0", ",", "Idx1", ")", ";"], "File": "SILoadStoreOptimizer21", "Func": "getSubRegIdxs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54674, "Length": 94, "Cover_Rate": 0.3715415019762846} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumAddresses", ";", "++", "i", ")", "{", "const", "MachineOperand", "*", "AddrOp", "=", "AddrReg", "[", "i", "]", ";", "if", "(", "AddrOp", "->", "isImm", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "AddrOp", "->", "isReg", "(", ")", ")", "return", "false", ";"], "File": "SILoadStoreOptimizer21", "Func": "hasMergeableAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54675, "Length": 47, "Cover_Rate": 0.5053763440860215} {"Template_token": ["", "const", "MachineOperand", "*", "AddrOp", "=", "AddrReg", "[", "i", "]", ";", "if", "(", "AddrOp", "->", "isImm", "(", ")", ")", "continue", ";", "if", "(", "!", "AddrOp", "->", "isReg", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "AddrOp", "->", "getReg", "(", ")", ")", ")", "return", "false", ";"], "File": "SILoadStoreOptimizer21", "Func": "hasMergeableAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54676, "Length": 48, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";"], "ground_truth": ["const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "vdata", ")", ";"], "File": "SILoadStoreOptimizer21", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54677, "Length": 335, "Cover_Rate": 0.6950207468879668} {"Template_token": ["", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";"], "ground_truth": ["assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer21", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54678, "Length": 241, "Cover_Rate": 0.5343680709534369} {"Template_token": ["", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "read2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "read2Opcode", "(", "CI", ".", "EltSize", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "Register", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Read2", "<<", "'\\n'", ")", ";", "return", "Read2", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer21", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54679, "Length": 473, "Cover_Rate": 0.7989864864864865} {"Template_token": ["", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Read2", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "Read2", ";"], "File": "SILoadStoreOptimizer21", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54680, "Length": 229, "Cover_Rate": 0.38682432432432434} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sdst", ")", ";"], "ground_truth": ["const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "sdst", ")", ";"], "File": "SILoadStoreOptimizer21", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54681, "Length": 257, "Cover_Rate": 0.6425} {"Template_token": ["", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Write2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "Register", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "moveInstsAfter", "(", "Write2", ",", "CI", ".", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Write2", "<<", "'\\n'", ")", ";"], "File": "SILoadStoreOptimizer21", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54682, "Length": 291, "Cover_Rate": 0.6495535714285714} {"Template_token": ["", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "Data0", ",", "Data1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Write2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "Register", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BaseRegFlags", "=", "RegState", "::", "Kill", ";"], "File": "SILoadStoreOptimizer21", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54683, "Length": 163, "Cover_Rate": 0.3638392857142857} {"Template_token": ["", "bool", "OptimizeListAgain", "=", "false", ";", "if", "(", "!", "optimizeInstsWithSameBaseAddr", "(", "MergeList", ",", "OptimizeListAgain", ")", ")", "{", "MergeList", ".", "clear", "(", ")", ";", "continue", ";", "}", "if", "(", "!", "OptimizeListAgain", ")", "MergeList", ".", "clear", "(", ")", ";", "OptimizeAgain", "|=", "OptimizeListAgain", ";", "Modified", "=", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer21", "Func": "optimizeBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54684, "Length": 45, "Cover_Rate": 0.45} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "std", "::", "list", "<", "CombineInfo", ">", "&", "MergeList", ":", "MergeableInsts", ")", "{", "if", "(", "MergeList", ".", "size", "(", ")", "<", "", ")", "continue", ";", "bool", "OptimizeListAgain", "=", "false", ";", "if", "(", "!", "optimizeInstsWithSameBaseAddr", "(", "MergeList", ",", "OptimizeListAgain", ")", ")", "{", "MergeList", ".", "clear", "(", ")", ";", "continue", ";", "}", "if", "(", "!", "OptimizeListAgain", ")", "MergeList", ".", "clear", "(", ")", ";", "OptimizeAgain", "|=", "OptimizeListAgain", ";", "Modified", "=", "true", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "SILoadStoreOptimizer21", "Func": "optimizeBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54685, "Length": 79, "Cover_Rate": 0.79} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeWrite2Pair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "}", "break", ";", "case", "S_BUFFER_LOAD_IMM", ":", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "removeCombinedInst", "(", "MergeList", ",", "*", "CI", ".", "Paired", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeSBufferLoadImmPair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "<", "", ";", "}", "break", ";", "case", "BUFFER_LOAD", ":", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "removeCombinedInst", "(", "MergeList", ",", "*", "CI", ".", "Paired", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferLoadPair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "<", "", ";", "}", "break", ";", "case", "BUFFER_STORE", ":", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "removeCombinedInst", "(", "MergeList", ",", "*", "CI", ".", "Paired", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferStorePair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "<", "", ";", "}", "break", ";", "}", "CI", ".", "InstsToMove", ".", "clear", "(", ")", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "SILoadStoreOptimizer21", "Func": "optimizeInstsWithSameBaseAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54686, "Length": 234, "Cover_Rate": 0.6223404255319149} {"Template_token": ["", "MachineInstr", "*", "BaseHiDef", "=", "MRI", "->", "getUniqueVRegDef", "(", "BaseHi", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "BaseLoDef", "||", "BaseLoDef", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "BaseHiDef", "||", "BaseHiDef", "->", "getOpcode", "(", ")", "!=", "", ")", "return", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "BaseLoDef", ",", "", "::", "src0", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "BaseLoDef", ",", "", "::", "src1", ")", ";", "auto", "Offset0P", "=", "extractConstOffset", "(", "*", "Src0", ")", ";", "if", "(", "Offset0P", ")", "BaseLo", "=", "*", "Src1", ";", "else", "{", "if", "(", "!", "(", "Offset0P", "=", "extractConstOffset", "(", "*", "Src1", ")", ")", ")", "return", ";", "BaseLo", "=", "*", "Src0", ";", "}", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "BaseHiDef", ",", "", "::", "src0", ")", ";", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "BaseHiDef", ",", "", "::", "src1", ")", ";", "if", "(", "Src0", "->", "isImm", "(", ")", ")", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";", "if", "(", "!", "Src1", "->", "isImm", "(", ")", ")", "return", ";"], "ground_truth": ["uint64_t", "Offset1", "=", "Src1", "->", "getImm", "(", ")", ";"], "File": "SILoadStoreOptimizer21", "Func": "processBaseWithConstOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54687, "Length": 181, "Cover_Rate": 0.4713541666666667} {"Template_token": ["", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "!=", "NULL", ")", "return", "false", ";", "if", "(", "AnchorList", ".", "count", "(", "&", "MI", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ")", ";", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "return", "false", ";", "}", "MachineOperand", "&", "Base", "=", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";", "MemAddress", "MAddr", ";", "if", "(", "Visited", ".", "find", "(", "&", "MI", ")", "==", "Visited", ".", "end", "(", ")", ")", "{", "processBaseWithConstOffset", "(", "Base", ",", "MAddr", ")", ";", "Visited", "[", "&", "MI", "]", "=", "MAddr", ";", "}", "else", "MAddr", "=", "Visited", "[", "&", "MI", "]", ";", "if", "(", "MAddr", ".", "Offset", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ";", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MAddr", ".", "Base", ".", "HiReg", "<<", "", "<<", "MAddr", ".", "Base", ".", "LoReg", "<<", "", "<<", "MAddr", ".", "Offset", "<<", "", ";", ")", ";", "MachineInstr", "*", "AnchorInst", "=", "nullptr", ";", "MemAddress", "AnchorAddr", ";", "uint32_t", "MaxDist", "=", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "min", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineInstr", "*", ",", "int64_t", ">", ",", "", ">", "InstsWCommonBase", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MI", ".", "getIterator", "(", ")", ";", "++", "MBBI", ";", "const", "TargetLowering", "*", "TLI", "=", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "STM", "->", "getTargetLowering", "(", ")", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MINext", "=", "*", "MBBI", ";", "if", "(", "MINext", ".", "getOpcode", "(", ")", "!=", "MI", ".", "getOpcode", "(", ")", "||", "TII", "->", "getNamedOperand", "(", "MINext", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ")", "continue", ";", "const", "MachineOperand", "&", "BaseNext", "=", "*", "TII", "->", "getNamedOperand", "(", "MINext", ",", "", "::", "vaddr", ")", ";", "MemAddress", "MAddrNext", ";", "if", "(", "Visited", ".", "find", "(", "&", "MINext", ")", "==", "Visited", ".", "end", "(", ")", ")", "{", "processBaseWithConstOffset", "(", "BaseNext", ",", "MAddrNext", ")", ";", "Visited", "[", "&", "MINext", "]", "=", "MAddrNext", ";", "}", "else", "MAddrNext", "=", "Visited", "[", "&", "MINext", "]", ";", "if", "(", "MAddrNext", ".", "Base", ".", "LoReg", "!=", "MAddr", ".", "Base", ".", "LoReg", "||", "MAddrNext", ".", "Base", ".", "HiReg", "!=", "MAddr", ".", "Base", ".", "HiReg", "||", "MAddrNext", ".", "Base", ".", "LoSubReg", "!=", "MAddr", ".", "Base", ".", "LoSubReg", "||", "MAddrNext", ".", "Base", ".", "HiSubReg", "!=", "MAddr", ".", "Base", ".", "HiSubReg", ")", "continue", ";", "InstsWCommonBase", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MINext", ",", "MAddrNext", ".", "Offset", ")", ")", ";"], "ground_truth": ["int64_t", "Dist", "=", "MAddr", ".", "Offset", "-", "MAddrNext", ".", "Offset", ";"], "File": "SILoadStoreOptimizer21", "Func": "promoteConstantOffsetToImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54688, "Length": 485, "Cover_Rate": 0.5965559655596556} {"Template_token": ["", "if", "(", "&", "*", "CI", "->", "I", "==", "&", "MI", ")", "{", "MergeList", ".", "erase", "(", "CI", ")", ";", "return", ";", "}", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer21", "Func": "removeCombinedInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54690, "Length": 24, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "for", "(", "auto", "CI", "=", "MergeList", ".", "begin", "(", ")", ",", "E", "=", "MergeList", ".", "end", "(", ")", ";", "CI", "!=", "E", ";", "++", "CI", ")", "{", "if", "(", "&", "*", "CI", "->", "I", "==", "&", "MI", ")", "{", "MergeList", ".", "erase", "(", "CI", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer21", "Func": "removeCombinedInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54691, "Length": 50, "Cover_Rate": 0.704225352112676} {"Template_token": ["", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "ground_truth": ["bool", "Modified", "=", "false", ";"], "File": "SILoadStoreOptimizer21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54692, "Length": 57, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "setImm", "(", "NewOffset", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer21", "Func": "updateBaseAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54693, "Length": 17, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "for", "(", "const", "auto", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "Op", ".", "isDef", "(", ")", ")", "RegDefs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "Op", ".", "readsReg", "(", ")", ")", "RegUses", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer23", "Func": "addDefsUsesToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54694, "Length": 65, "Cover_Rate": 0.7303370786516854} {"Template_token": ["", "static", "void", "addDefsUsesToList", "(", "const", "MachineInstr", "&", "MI", ",", "DenseSet", "<", "Register", ">", "&", "RegDefs", ",", "DenseSet", "<", "Register", ">", "&", "RegUses", ")", "{", "for", "(", "const", "auto", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";"], "File": "SILoadStoreOptimizer23", "Func": "addDefsUsesToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54695, "Length": 49, "Cover_Rate": 0.550561797752809} {"Template_token": ["", "void", "LoadStoreOptimizer", "::", "addInstToMergeableList", "(", "const", "CombineInfo", "&", "CI", ",", "std", "::", "list", "<", "std", "::", "list", "<", "CombineInfo", ">", ">", "&", "MergeableInsts", ")", "const", "{"], "ground_truth": ["for", "(", "std", "::", "list", "<", "CombineInfo", ">", "&", "AddrList", ":", "MergeableInsts", ")", "{"], "File": "SILoadStoreOptimizer23", "Func": "addInstToMergeableList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54696, "Length": 40, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "if", "(", "!", "BOp", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "(", "BOp", ".", "isDef", "(", ")", "||", "BOp", ".", "readsReg", "(", ")", ")", "&&", "ARegDefs", ".", "contains", "(", "BOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "BOp", ".", "isDef", "(", ")", "&&", "ARegUses", ".", "contains", "(", "BOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer23", "Func": "canSwapInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54697, "Length": 68, "Cover_Rate": 0.43312101910828027} {"Template_token": ["", "break", ";", "}", "const", "InstClassEnum", "InstClass", "=", "getInstClass", "(", "MI", ".", "getOpcode", "(", ")", ",", "*", "TII", ")", ";", "if", "(", "InstClass", "==", "UNKNOWN", ")", "continue", ";", "int", "Swizzled", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "continue", ";", "CombineInfo", "CI", ";", "CI", ".", "setMI", "(", "MI", ",", "*", "this", ")", ";", "CI", ".", "Order", "=", "Order", "++", ";", "if", "(", "!", "CI", ".", "hasMergeableAddress", "(", "*", "MRI", ")", ")", "continue", ";", "if", "(", "CI", ".", "InstClass", "==", "DS_WRITE", "&&", "CI", ".", "IsAGPR", ")", "{", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "addInstToMergeableList", "(", "CI", ",", "MergeableInsts", ")", ";", "}", "for", "(", "std", "::", "list", "<", "std", "::", "list", "<", "CombineInfo", ">>", "::", "iterator", "I", "=", "MergeableInsts", ".", "begin", "(", ")", ",", "E", "=", "MergeableInsts", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "std", "::", "list", "<", "CombineInfo", ">", "&", "MergeList", "=", "*", "I", ";", "if", "(", "MergeList", ".", "size", "(", ")", "<=", "", ")", "{", "I", "=", "MergeableInsts", ".", "erase", "(", "I", ")", ";", "continue", ";", "}"], "ground_truth": ["MergeList", ".", "sort", "(", "[", "]", "(", "const", "CombineInfo", "&", "A", ",", "const", "CombineInfo", "&", "B", ")", "{"], "File": "SILoadStoreOptimizer23", "Func": "collectMergeableInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54698, "Length": 220, "Cover_Rate": 0.5744125326370757} {"Template_token": ["", "MachineMemOperand", "*", "LoadStoreOptimizer", "::", "combineKnownAdjacentMMOs", "(", "const", "CombineInfo", "&", "CI", ",", "const", "CombineInfo", "&", "Paired", ")", "{", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "unsigned", "Size", "=", "MMOa", "->", "getSize", "(", ")", "+", "MMOb", "->", "getSize", "(", ")", ";", "if", "(", "Paired", "<", "CI", ")", "std", "::", "swap", "(", "MMOa", ",", "MMOb", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "MMOa", "->", "getPointerInfo", "(", ")", ")", ";", "if", "(", "MMOb", "->", "getAddrSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", "PtrInfo", ".", "AddrSpace", "=", "AS", "::", "FLAT_ADDRESS", ";", "MachineFunction", "*", "MF", "=", "CI", ".", "I", "->", "getMF", "(", ")", ";"], "ground_truth": ["return", "MF", "->", "getMachineMemOperand", "(", "MMOa", ",", "PtrInfo", ",", "Size", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "combineKnownAdjacentMMOs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54699, "Length": 129, "Cover_Rate": 0.9923076923076923} {"Template_token": ["", "unsigned", "Size", "=", "MMOa", "->", "getSize", "(", ")", "+", "MMOb", "->", "getSize", "(", ")", ";", "if", "(", "Paired", "<", "CI", ")", "std", "::", "swap", "(", "MMOa", ",", "MMOb", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "MMOa", "->", "getPointerInfo", "(", ")", ")", ";", "if", "(", "MMOb", "->", "getAddrSpace", "(", ")", "==", "AS", "::", "FLAT_ADDRESS", ")", "PtrInfo", ".", "AddrSpace", "=", "AS", "::", "FLAT_ADDRESS", ";", "MachineFunction", "*", "MF", "=", "CI", ".", "I", "->", "getMF", "(", ")", ";"], "ground_truth": ["return", "MF", "->", "getMachineMemOperand", "(", "MMOa", ",", "PtrInfo", ",", "Size", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "combineKnownAdjacentMMOs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54700, "Length": 84, "Cover_Rate": 0.6461538461538462} {"Template_token": ["", "if", "(", "(", "CI", ".", "InstClass", "==", "FLAT_LOAD", "||", "CI", ".", "InstClass", "==", "FLAT_STORE", ")", "&&", "InstrInfo", "::", "isFLATGlobal", "(", "*", "CI", ".", "I", ")", "&&", "InstrInfo", "::", "isFLATGlobal", "(", "*", "Paired", ".", "I", ")", ")", "return", "(", "CI", ".", "InstClass", "==", "FLAT_STORE", ")", "?", "GLOBAL_STORE", ":", "GLOBAL_LOAD", ";"], "ground_truth": ["return", "CI", ".", "InstClass", ";"], "File": "SILoadStoreOptimizer23", "Func": "getCommonInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54701, "Length": 54, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "assert", "(", "CI", ".", "InstClass", "==", "Paired", ".", "InstClass", ")", ";"], "ground_truth": ["if", "(", "(", "CI", ".", "InstClass", "==", "FLAT_LOAD", "||", "CI", ".", "InstClass", "==", "FLAT_STORE", ")", "&&", "InstrInfo", "::", "isFLATGlobal", "(", "*", "CI", ".", "I", ")", "&&", "InstrInfo", "::", "isFLATGlobal", "(", "*", "Paired", ".", "I", ")", ")", "return", "(", "CI", ".", "InstClass", "==", "FLAT_STORE", ")", "?", "GLOBAL_STORE", ":", "GLOBAL_LOAD", ";"], "File": "SILoadStoreOptimizer23", "Func": "getCommonInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54702, "Length": 60, "Cover_Rate": 0.7317073170731707} {"Template_token": ["", "switch", "(", "", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "vaddr", ")", "==", "-", "", "&&", "", "(", "Opc", ",", "", "::", "vaddr0", ")", "==", "-", "", ")", "return", "UNKNOWN", ";", "if", "(", "", "(", "Opc", ")", "->", "BVH", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "||", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "||", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "switch", "(", "", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_STORE", ";", "}", "}", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "S_BUFFER_LOAD_IMM", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "DS_READ", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SILoadStoreOptimizer23", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54703, "Length": 229, "Cover_Rate": 0.4851694915254237} {"Template_token": ["", "switch", "(", "Width", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "GLOBAL_LOAD", ":", "switch", "(", "Width", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "GLOBAL_LOAD_SADDR", ":", "switch", "(", "Width", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "GLOBAL_STORE", ":", "switch", "(", "Width", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "GLOBAL_STORE_SADDR", ":", "switch", "(", "Width", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "FLAT_LOAD", ":", "switch", "(", "Width", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer23", "Func": "getNewOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54704, "Length": 189, "Cover_Rate": 0.45215311004784686} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "LLVM_FALLTHROUGH", ";", "case", "", ":", "LLVM_FALLTHROUGH", ";", "case", "", ":", "LLVM_FALLTHROUGH", ";"], "ground_truth": ["case", "", ":"], "File": "SILoadStoreOptimizer23", "Func": "getOpcodeWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54705, "Length": 117, "Cover_Rate": 0.36} {"Template_token": ["", "if", "(", "VAddr0Idx", ">=", "", ")", "{", "int", "SRsrcIdx", "=", "", "(", "Opc", ",", "", "::", "srsrc", ")", ";", "Result", ".", "NumVAddrs", "=", "SRsrcIdx", "-", "VAddr0Idx", ";", "}", "else", "{", "Result", ".", "VAddr", "=", "true", ";", "}", "Result", ".", "SRsrc", "=", "true", ";", "const", "", "*", "Info", "=", "", "(", "Opc", ")", ";", "if", "(", "Info", "&&", "", "(", "Info", "->", "BaseOpcode", ")", "->", "Sampler", ")", "Result", ".", "SSamp", "=", "true", ";", "return", "Result", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "if", "(", "", "(", "Opc", ")", ")", "Result", ".", "VAddr", "=", "true", ";", "if", "(", "", "(", "Opc", ")", ")", "Result", ".", "SRsrc", "=", "true", ";", "if", "(", "", "(", "Opc", ")", ")", "Result", ".", "SOffset", "=", "true", ";", "return", "Result", ";", "}", "switch", "(", "Opc", ")", "{", "default", ":", "return", "Result", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Result", ".", "SBase", "=", "true", ";", "return", "Result", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SILoadStoreOptimizer23", "Func": "getRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54706, "Length": 169, "Cover_Rate": 0.3572938689217759} {"Template_token": ["", "assert", "(", "CI", ".", "Width", ">=", "", "&&", "CI", ".", "Width", "<=", "", ")", ";", "assert", "(", "Paired", ".", "Width", ">=", "", "&&", "Paired", ".", "Width", "<=", "", ")", ";", "if", "(", "Paired", "<", "CI", ")", "{", "Idx1", "=", "Idxs", "[", "", "]", "[", "Paired", ".", "Width", "-", "", "]", ";", "Idx0", "=", "Idxs", "[", "Paired", ".", "Width", "]", "[", "CI", ".", "Width", "-", "", "]", ";", "}", "else", "{"], "ground_truth": ["Idx0", "=", "Idxs", "[", "", "]", "[", "CI", ".", "Width", "-", "", "]", ";"], "File": "SILoadStoreOptimizer23", "Func": "getSubRegIdxs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54707, "Length": 84, "Cover_Rate": 0.3010752688172043} {"Template_token": ["", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "AddressRegs", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", ".", "VAddr", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "CI", ",", "Paired", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";"], "ground_truth": ["const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54708, "Length": 275, "Cover_Rate": 0.6425233644859814} {"Template_token": ["", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "AddressRegs", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", ".", "VAddr", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";"], "ground_truth": ["assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54709, "Length": 174, "Cover_Rate": 0.4317617866004963} {"Template_token": ["", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "if", "(", "auto", "*", "SAddr", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "saddr", ")", ")", "MIB", ".", "add", "(", "*", "SAddr", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "CI", ",", "Paired", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";"], "ground_truth": ["const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdst", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeFlatLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54710, "Length": 195, "Cover_Rate": 0.5342465753424658} {"Template_token": ["", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "CI", ",", "Paired", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "New", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeFlatLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54711, "Length": 229, "Cover_Rate": 0.6273972602739726} {"Template_token": ["", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ",", "Paired", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "auto", "*", "SAddr", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "saddr", ")", ")", "MIB", ".", "add", "(", "*", "SAddr", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "CI", ",", "Paired", ")", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";", "return", "New", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer23", "Func": "mergeFlatStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54712, "Length": 302, "Cover_Rate": 0.8753623188405797} {"Template_token": ["", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedDMask", "=", "CI", ".", "DMask", "|", "Paired", ".", "DMask", ";", "unsigned", "DMaskIdx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "", "::", "dmask", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "(", "*", "CI", ".", "I", ")", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "==", "DMaskIdx", ")", "MIB", ".", "addImm", "(", "MergedDMask", ")", ";", "else", "MIB", ".", "add", "(", "(", "*", "CI", ".", "I", ")", ".", "getOperand", "(", "I", ")", ")", ";", "}"], "ground_truth": ["assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeImagePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54713, "Length": 140, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "Paired", ".", "I", "}", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Read2", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "Read2", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54714, "Length": 282, "Cover_Rate": 0.4973544973544973} {"Template_token": ["", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "sdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "ground_truth": ["CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54715, "Length": 130, "Cover_Rate": 0.3672316384180791} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "CI", ",", "Paired", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "sdst", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54716, "Length": 244, "Cover_Rate": 0.6892655367231638} {"Template_token": ["", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "JoinedFormat", ")", ".", "addImm", "(", "CI", ".", "CPol", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "CI", ",", "Paired", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeTBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54717, "Length": 138, "Cover_Rate": 0.3039647577092511} {"Template_token": ["", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "AddressRegs", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", ".", "VAddr", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "*", "STM", ")", ";"], "ground_truth": ["assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeTBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54718, "Length": 221, "Cover_Rate": 0.5151515151515151} {"Template_token": ["", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "Paired", ".", "I", "}", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Write2", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "Write2", ";"], "File": "SILoadStoreOptimizer23", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54719, "Length": 149, "Cover_Rate": 0.33710407239819007} {"Template_token": ["", "if", "(", "(", "CI", ".", "Offset", "%", "CI", ".", "EltSize", "!=", "", ")", "||", "(", "Paired", ".", "Offset", "%", "CI", ".", "EltSize", "!=", "", ")", ")", "return", "false", ";", "if", "(", "CI", ".", "InstClass", "==", "TBUFFER_LOAD", "||", "CI", ".", "InstClass", "==", "TBUFFER_STORE", ")", "{", "const", "llvm", "::", "", "*", "Info0", "=", "llvm", "::", "", "(", "CI", ".", "Format", ",", "STI", ")", ";", "if", "(", "!", "Info0", ")", "return", "false", ";", "const", "llvm", "::", "", "*", "Info1", "=", "llvm", "::", "", "(", "Paired", ".", "Format", ",", "STI", ")", ";", "if", "(", "!", "Info1", ")", "return", "false", ";", "if", "(", "Info0", "->", "BitsPerComp", "!=", "Info1", "->", "BitsPerComp", "||", "Info0", "->", "NumFormat", "!=", "Info1", "->", "NumFormat", ")", "return", "false", ";", "if", "(", "Info0", "->", "BitsPerComp", "!=", "", ")", "return", "false", ";", "if", "(", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "STI", ")", "==", "", ")", "return", "false", ";", "}", "uint32_t", "EltOffset0", "=", "CI", ".", "Offset", "/", "CI", ".", "EltSize", ";", "uint32_t", "EltOffset1", "=", "Paired", ".", "Offset", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "", ";", "if", "(", "(", "CI", ".", "InstClass", "!=", "DS_READ", ")", "&&", "(", "CI", ".", "InstClass", "!=", "DS_WRITE", ")", ")", "{", "return", "(", "EltOffset0", "+", "CI", ".", "Width", "==", "EltOffset1", "||", "EltOffset1", "+", "Paired", ".", "Width", "==", "EltOffset0", ")", "&&", "CI", ".", "CPol", "==", "Paired", ".", "CPol", ";", "}", "if", "(", "(", "EltOffset0", "%", "", "==", "", ")", "&&", "(", "EltOffset1", "%", "", ")", "==", "", "&&", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", "/", "", ";", "Paired", ".", "Offset", "=", "EltOffset1", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "}", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", ";", "Paired", ".", "Offset", "=", "EltOffset1", ";", "}", "return", "true", ";", "}", "uint32_t", "Min", "=", "std", "::", "min", "(", "EltOffset0", ",", "EltOffset1", ")", ";", "uint32_t", "Max", "=", "std", "::", "max", "(", "EltOffset0", ",", "EltOffset1", ")", ";", "const", "uint32_t", "Mask", "=", "maskTrailingOnes", "<", "uint32_t", ">", "(", "", ")", "*", "", ";", "if", "(", "(", "(", "Max", "-", "Min", ")", "&", "~", "Mask", ")", "==", "", ")", "{", "if", "(", "Modify", ")", "{", "uint32_t", "BaseOff", "=", "mostAlignedValueInRange", "(", "Max", "-", "", "*", "", ",", "Min", ")", ";", "BaseOff", "|=", "Min", "&", "maskTrailingOnes", "<", "uint32_t", ">", "(", "", ")", ";", "CI", ".", "BaseOff", "=", "BaseOff", "*", "CI", ".", "EltSize", ";", "CI", ".", "Offset", "=", "(", "EltOffset0", "-", "BaseOff", ")", "/", "", ";", "Paired", ".", "Offset", "=", "(", "EltOffset1", "-", "BaseOff", ")", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer23", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54720, "Length": 476, "Cover_Rate": 0.8026981450252951} {"Template_token": ["", "if", "(", "Info0", "->", "BitsPerComp", "!=", "Info1", "->", "BitsPerComp", "||", "Info0", "->", "NumFormat", "!=", "Info1", "->", "NumFormat", ")", "return", "false", ";", "if", "(", "Info0", "->", "BitsPerComp", "!=", "", ")", "return", "false", ";", "if", "(", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "STI", ")", "==", "", ")", "return", "false", ";", "}", "uint32_t", "EltOffset0", "=", "CI", ".", "Offset", "/", "CI", ".", "EltSize", ";", "uint32_t", "EltOffset1", "=", "Paired", ".", "Offset", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "", ";", "if", "(", "(", "CI", ".", "InstClass", "!=", "DS_READ", ")", "&&", "(", "CI", ".", "InstClass", "!=", "DS_WRITE", ")", ")", "{", "return", "(", "EltOffset0", "+", "CI", ".", "Width", "==", "EltOffset1", "||", "EltOffset1", "+", "Paired", ".", "Width", "==", "EltOffset0", ")", "&&", "CI", ".", "CPol", "==", "Paired", ".", "CPol", ";", "}", "if", "(", "(", "EltOffset0", "%", "", "==", "", ")", "&&", "(", "EltOffset1", "%", "", ")", "==", "", "&&", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", "/", "", ";", "Paired", ".", "Offset", "=", "EltOffset1", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "}", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", ";", "Paired", ".", "Offset", "=", "EltOffset1", ";", "}", "return", "true", ";", "}", "uint32_t", "Min", "=", "std", "::", "min", "(", "EltOffset0", ",", "EltOffset1", ")", ";", "uint32_t", "Max", "=", "std", "::", "max", "(", "EltOffset0", ",", "EltOffset1", ")", ";", "const", "uint32_t", "Mask", "=", "maskTrailingOnes", "<", "uint32_t", ">", "(", "", ")", "*", "", ";", "if", "(", "(", "(", "Max", "-", "Min", ")", "&", "~", "Mask", ")", "==", "", ")", "{"], "ground_truth": ["if", "(", "Modify", ")", "{"], "File": "SILoadStoreOptimizer23", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54721, "Length": 309, "Cover_Rate": 0.521079258010118} {"Template_token": ["", "bool", "LoadStoreOptimizer", "::", "promoteConstantOffsetToImm", "(", "MachineInstr", "&", "MI", ",", "MemInfoMap", "&", "Visited", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "&", "AnchorList", ")", "const", "{", "if", "(", "!", "(", "MI", ".", "mayLoad", "(", ")", "^", "MI", ".", "mayStore", "(", ")", ")", ")", "return", "false", ";", "if", "(", "", "(", "MI", ".", "getOpcode", "(", ")", ")", "<", "", ")", "return", "false", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "!=", "nullptr", ")", "return", "false", ";", "if", "(", "AnchorList", ".", "count", "(", "&", "MI", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ")", ";", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "return", "false", ";", "}", "MachineOperand", "&", "Base", "=", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";", "MemAddress", "MAddr", ";", "if", "(", "Visited", ".", "find", "(", "&", "MI", ")", "==", "Visited", ".", "end", "(", ")", ")", "{", "processBaseWithConstOffset", "(", "Base", ",", "MAddr", ")", ";", "Visited", "[", "&", "MI", "]", "=", "MAddr", ";", "}", "else", "MAddr", "=", "Visited", "[", "&", "MI", "]", ";", "if", "(", "MAddr", ".", "Offset", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ";", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MAddr", ".", "Base", ".", "HiReg", "<<", "", "<<", "MAddr", ".", "Base", ".", "LoReg", "<<", "", "<<", "MAddr", ".", "Offset", "<<", "", ";", ")", ";", "MachineInstr", "*", "AnchorInst", "=", "nullptr", ";", "MemAddress", "AnchorAddr", ";", "uint32_t", "MaxDist", "=", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "min", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineInstr", "*", ",", "int64_t", ">", ",", "", ">", "InstsWCommonBase", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MI", ".", "getIterator", "(", ")", ";", "++", "MBBI", ";", "const", "TargetLowering", "*", "TLI", "=", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "STM", "->", "getTargetLowering", "(", ")", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MINext", "=", "*", "MBBI", ";", "if", "(", "MINext", ".", "getOpcode", "(", ")", "!=", "MI", ".", "getOpcode", "(", ")", "||", "TII", "->", "getNamedOperand", "(", "MINext", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ")", "continue", ";", "const", "MachineOperand", "&", "BaseNext", "=", "*", "TII", "->", "getNamedOperand", "(", "MINext", ",", "", "::", "vaddr", ")", ";", "MemAddress", "MAddrNext", ";", "if", "(", "Visited", ".", "find", "(", "&", "MINext", ")", "==", "Visited", ".", "end", "(", ")", ")", "{", "processBaseWithConstOffset", "(", "BaseNext", ",", "MAddrNext", ")", ";", "Visited", "[", "&", "MINext", "]", "=", "MAddrNext", ";", "}", "else", "MAddrNext", "=", "Visited", "[", "&", "MINext", "]", ";"], "ground_truth": ["if", "(", "MAddrNext", ".", "Base", ".", "LoReg", "!=", "MAddr", ".", "Base", ".", "LoReg", "||", "MAddrNext", ".", "Base", ".", "HiReg", "!=", "MAddr", ".", "Base", ".", "HiReg", "||", "MAddrNext", ".", "Base", ".", "LoSubReg", "!=", "MAddr", ".", "Base", ".", "LoSubReg", "||", "MAddrNext", ".", "Base", ".", "HiSubReg", "!=", "MAddr", ".", "Base", ".", "HiSubReg", ")", "continue", ";"], "File": "SILoadStoreOptimizer23", "Func": "promoteConstantOffsetToImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54722, "Length": 518, "Cover_Rate": 0.6371463714637147} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "Op", ".", "isDef", "(", ")", ")", "RegDefs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "Op", ".", "readsReg", "(", ")", "&&", "Register", "::", "isPhysicalRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "PhysRegUses", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer29", "Func": "addDefsUsesToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54723, "Length": 73, "Cover_Rate": 0.73} {"Template_token": ["", "if", "(", "(", "getInstClass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstClass", ")", "||", "(", "getInstSubclass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstSubclass", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", ")", "{", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "int", "Swizzled", "=", "", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "", "&&", "MBBI", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "InstsToMove", ")", ")", "continue", ";", "if", "(", "&", "*", "MBBI", "==", "&", "*", "Paired", ".", "I", ")", "{", "if", "(", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", "{", "if", "(", "CI", ".", "InstClass", "!=", "MIMG", ")", "offsetsCanBeCombined", "(", "CI", ",", "*", "STM", ",", "Paired", ",", "true", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer29", "Func": "checkAndPrepareMerge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54724, "Length": 235, "Cover_Rate": 0.4359925788497217} {"Template_token": ["", "const", "auto", "*", "CarryRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "Register", "CarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "CarryRC", ")", ";", "Register", "DeadCarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "CarryRC", ")", ";", "Register", "DestSub0", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "DestSub1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "LoReg", ",", "", ",", "Addr", ".", "Base", ".", "LoSubReg", ")", ".", "add", "(", "OffsetLo", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "LoHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "LoHalf", "->", "dump", "(", ")", ";", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "HiReg", ",", "", ",", "Addr", ".", "Base", ".", "HiSubReg", ")", ".", "add", "(", "OffsetHi", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "HiHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "HiHalf", "->", "dump", "(", ")", ";", ")", ";", "Register", "FullDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "FullBase", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["(", "void", ")", "FullBase", ";"], "File": "SILoadStoreOptimizer29", "Func": "computeBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54725, "Length": 288, "Cover_Rate": 0.5987525987525988} {"Template_token": ["", "const", "auto", "*", "LWEOp", "=", "TII", ".", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "lwe", ")", ";", "if", "(", "(", "TFEOp", "&&", "TFEOp", "->", "getImm", "(", ")", ")", "||", "(", "LWEOp", "&&", "LWEOp", "->", "getImm", "(", ")", ")", ")", "return", "false", ";", "unsigned", "OperandsToMatch", "[", "]", "=", "{", "", "::", "glc", ",", "", "::", "slc", ",", "", "::", "d16", ",", "", "::", "unorm", ",", "", "::", "da", ",", "", "::", "r128", ",", "", "::", "a16", ",", "", "::", "dlc", "}", ";", "for", "(", "auto", "op", ":", "OperandsToMatch", ")", "{"], "ground_truth": ["int", "Idx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", ";"], "File": "SILoadStoreOptimizer29", "Func": "dmasksCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54726, "Length": 107, "Cover_Rate": 0.3614864864864865} {"Template_token": ["", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "vaddr", ")", "==", "-", "", "&&", "", "(", "Opc", ",", "", "::", "vaddr0", ")", "==", "-", "", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "||", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "||", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "switch", "(", "", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_STORE", ";", "}", "}", "return", "UNKNOWN", ";"], "ground_truth": ["case", "", ":"], "File": "SILoadStoreOptimizer29", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54727, "Length": 174, "Cover_Rate": 0.5420560747663551} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "vaddr", ")", "==", "-", "", "&&", "", "(", "Opc", ",", "", "::", "vaddr0", ")", "==", "-", "", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "||", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "||", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "switch", "(", "", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_STORE", ";", "}", "}", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "S_BUFFER_LOAD_IMM", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SILoadStoreOptimizer29", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54728, "Length": 186, "Cover_Rate": 0.5794392523364486} {"Template_token": ["", "if", "(", "TII", ".", "isMUBUF", "(", "Opc", ")", ")", "{", "return", "", "(", "Opc", ")", ";", "}", "if", "(", "TII", ".", "isMIMG", "(", "MI", ")", ")", "{", "uint64_t", "DMaskImm", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "", "::", "dmask", ")", "->", "getImm", "(", ")", ";"], "ground_truth": ["return", "countPopulation", "(", "DMaskImm", ")", ";"], "File": "SILoadStoreOptimizer29", "Func": "getOpcodeWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54729, "Length": 51, "Cover_Rate": 0.375} {"Template_token": ["", "return", "countPopulation", "(", "DMaskImm", ")", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "return", "", "(", "Opc", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SILoadStoreOptimizer29", "Func": "getOpcodeWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54730, "Length": 44, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "}", "}", "else", "{", "switch", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "{", "default", ":", "return", "nullptr", ";", "case", "", ":", "return", "&", "", ";"], "ground_truth": ["case", "", ":"], "File": "SILoadStoreOptimizer29", "Func": "getTargetRegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54731, "Length": 44, "Cover_Rate": 0.34108527131782945} {"Template_token": ["", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";", "return", "New", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer29", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54732, "Length": 157, "Cover_Rate": 0.3152610441767068} {"Template_token": ["", "if", "(", "Regs", ".", "VAddr", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "InstsToMove", ")", ";"], "ground_truth": ["CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer29", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54733, "Length": 344, "Cover_Rate": 0.6907630522088354} {"Template_token": ["", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "AddressRegs", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", ".", "VAddr", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";"], "ground_truth": ["const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";"], "File": "SILoadStoreOptimizer29", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54734, "Length": 232, "Cover_Rate": 0.49678800856531047} {"Template_token": ["", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdst", ")", ";", "unsigned", "NewOffset0", "=", "CI", ".", "Offset", ";", "unsigned", "NewOffset1", "=", "Paired", ".", "Offset", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "read2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "read2Opcode", "(", "CI", ".", "EltSize", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "Register", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "Paired", ".", "I", "}", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "ground_truth": ["moveInstsAfter", "(", "Copy1", ",", "InstsToMove", ")", ";"], "File": "SILoadStoreOptimizer29", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54735, "Length": 470, "Cover_Rate": 0.7794361525704809} {"Template_token": ["", "MachineInstr", "*", "New", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "sdst", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";"], "File": "SILoadStoreOptimizer29", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54736, "Length": 205, "Cover_Rate": 0.49160671462829736} {"Template_token": ["", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "JoinedFormat", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "ground_truth": ["moveInstsAfter", "(", "Copy1", ",", "InstsToMove", ")", ";"], "File": "SILoadStoreOptimizer29", "Func": "mergeTBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54737, "Length": 268, "Cover_Rate": 0.5114503816793893} {"Template_token": ["", "if", "(", "Info0", "->", "BitsPerComp", "!=", "", ")", "return", "false", ";", "if", "(", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "STI", ")", "==", "", ")", "return", "false", ";", "}", "unsigned", "EltOffset0", "=", "CI", ".", "Offset", "/", "CI", ".", "EltSize", ";", "unsigned", "EltOffset1", "=", "Paired", ".", "Offset", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "", ";", "if", "(", "(", "CI", ".", "InstClass", "!=", "DS_READ", ")", "&&", "(", "CI", ".", "InstClass", "!=", "DS_WRITE", ")", ")", "{", "return", "(", "EltOffset0", "+", "CI", ".", "Width", "==", "EltOffset1", "||", "EltOffset1", "+", "Paired", ".", "Width", "==", "EltOffset0", ")", "&&", "CI", ".", "GLC", "==", "Paired", ".", "GLC", "&&", "CI", ".", "DLC", "==", "Paired", ".", "DLC", "&&", "(", "CI", ".", "InstClass", "==", "S_BUFFER_LOAD_IMM", "||", "CI", ".", "SLC", "==", "Paired", ".", "SLC", ")", ";", "}", "if", "(", "(", "EltOffset0", "%", "", "==", "", ")", "&&", "(", "EltOffset1", "%", "", ")", "==", "", "&&", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ")", "{"], "ground_truth": ["if", "(", "Modify", ")", "{"], "File": "SILoadStoreOptimizer29", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54738, "Length": 185, "Cover_Rate": 0.31732418524871353} {"Template_token": ["", "", ";", "}", "else", "{", "Opcode", "=", "CI", ".", "IsX2", "?", "", ":", "", ";", "}", "const", "TargetRegisterClass", "*", "SuperRC", "=", "CI", ".", "IsX2", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "if", "(", "CI", ".", "InstClass", "==", "BUFFER_LOAD_OFFEN", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";"], "ground_truth": ["unsigned", "SubRegIdx0", "=", "CI", ".", "IsX2", "?", "", ":", "", ";"], "File": "SILoadStoreOptimizer2", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54740, "Length": 199, "Cover_Rate": 0.42071881606765327} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SuperRC", "=", "CI", ".", "IsX2", "?", "&", "", ":", "&", "", ";", "unsigned", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["if", "(", "CI", ".", "InstClass", "==", "BUFFER_STORE_OFFEN", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";"], "File": "SILoadStoreOptimizer2", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54741, "Length": 165, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "const", "auto", "*", "AddrReg", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "addr", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "vdst", ")", ";", "unsigned", "NewOffset0", "=", "CI", ".", "Offset0", ";", "unsigned", "NewOffset1", "=", "CI", ".", "Offset1", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "read2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "read2Opcode", "(", "CI", ".", "EltSize", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "BaseRegFlags", "=", "", ";"], "File": "SILoadStoreOptimizer2", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54742, "Length": 255, "Cover_Rate": 0.4381443298969072} {"Template_token": ["", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "vdst", ")", ";", "unsigned", "NewOffset0", "=", "CI", ".", "Offset0", ";", "unsigned", "NewOffset1", "=", "CI", ".", "Offset1", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "read2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "read2Opcode", "(", "CI", ".", "EltSize", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "unsigned", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BaseRegFlags", "=", "RegState", "::", "Kill", ";"], "File": "SILoadStoreOptimizer2", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54743, "Length": 267, "Cover_Rate": 0.4587628865979381} {"Template_token": ["", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "sdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";"], "ground_truth": ["CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer2", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54744, "Length": 147, "Cover_Rate": 0.38992042440318303} {"Template_token": ["", "", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "CI", ".", "IsX2", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "unsigned", "SubRegIdx0", "=", "CI", ".", "IsX2", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "CI", ".", "IsX2", "?", "", ":", "", ";", "if", "(", "CI", ".", "Offset0", ">", "CI", ".", "Offset1", ")", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sdst", ")", ";"], "ground_truth": ["const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "sdst", ")", ";"], "File": "SILoadStoreOptimizer2", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54745, "Length": 204, "Cover_Rate": 0.5411140583554377} {"Template_token": ["", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "int", "Swizzled", "=", "", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "", "&&", "MBBI", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "InstsToMove", ")", ")", "continue", ";", "if", "(", "&", "*", "MBBI", "==", "&", "*", "Paired", ".", "I", ")", "{", "if", "(", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", "{", "if", "(", "CI", ".", "InstClass", "!=", "MIMG", ")", "offsetsCanBeCombined", "(", "CI", ",", "*", "STI", ",", "Paired", ",", "true", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", "break", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer31", "Func": "checkAndPrepareMerge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54747, "Length": 155, "Cover_Rate": 0.30332681017612523} {"Template_token": ["", "if", "(", "", "(", "Paired", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", "!=", "Idx", ")", "return", "false", ";", "if", "(", "Idx", "!=", "-", "", "&&", "CI", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", "!=", "Paired", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "MaxMask", "=", "std", "::", "max", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";", "unsigned", "MinMask", "=", "std", "::", "min", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";"], "ground_truth": ["unsigned", "AllowedBitsForMin", "=", "llvm", "::", "countTrailingZeros", "(", "MaxMask", ")", ";"], "File": "SILoadStoreOptimizer31", "Func": "dmasksCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54748, "Length": 99, "Cover_Rate": 0.3413793103448276} {"Template_token": ["", "if", "(", "Idx", "!=", "-", "", "&&", "CI", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", "!=", "Paired", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "MaxMask", "=", "std", "::", "max", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";", "unsigned", "MinMask", "=", "std", "::", "min", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";", "unsigned", "AllowedBitsForMin", "=", "llvm", "::", "countTrailingZeros", "(", "MaxMask", ")", ";", "if", "(", "(", "", "<<", "AllowedBitsForMin", ")", "<=", "MinMask", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SILoadStoreOptimizer31", "Func": "dmasksCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54749, "Length": 95, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "static", "unsigned", "getBufferFormatWithCompCount", "(", "unsigned", "OldFormat", ",", "unsigned", "ComponentCount", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "ComponentCount", ">", "", ")", "return", "", ";", "const", "llvm", "::", "", "*", "OldFormatInfo", "=", "llvm", "::", "", "(", "OldFormat", ",", "STI", ")", ";"], "ground_truth": ["if", "(", "!", "OldFormatInfo", ")", "return", "", ";"], "File": "SILoadStoreOptimizer31", "Func": "getBufferFormatWithCompCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54750, "Length": 49, "Cover_Rate": 0.4298245614035088} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "BUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "vaddr", ")", "==", "-", "", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "||", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "||", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "switch", "(", "", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_STORE", ";", "}", "}", "return", "UNKNOWN", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SILoadStoreOptimizer31", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54751, "Length": 156, "Cover_Rate": 0.5114754098360655} {"Template_token": ["", "if", "(", "", "(", "Opc", ")", ")", "{", "result", "|=", "VADDR", ";", "}", "if", "(", "", "(", "Opc", ")", ")", "{", "result", "|=", "SRSRC", ";", "}", "if", "(", "", "(", "Opc", ")", ")", "{", "result", "|=", "SOFFSET", ";", "}", "return", "result", ";", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "unsigned", "result", "=", "VADDR", "|", "SRSRC", ";", "const", "", "*", "Info", "=", "", "(", "Opc", ")", ";", "if", "(", "Info", "&&", "", "(", "Info", "->", "BaseOpcode", ")", "->", "Sampler", ")", "result", "|=", "SSAMP", ";", "return", "result", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "unsigned", "result", "=", "", ";", "if", "(", "", "(", "Opc", ")", ")", "{", "result", "|=", "VADDR", ";", "}", "if", "(", "", "(", "Opc", ")", ")", "{", "result", "|=", "SRSRC", ";", "}", "if", "(", "", "(", "Opc", ")", ")", "{", "result", "|=", "SOFFSET", ";", "}", "return", "result", ";", "}", "switch", "(", "Opc", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "SBASE", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "ADDR", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer31", "Func": "getRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54752, "Length": 200, "Cover_Rate": 0.746268656716418} {"Template_token": ["", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "}", "}", "else", "{"], "ground_truth": ["switch", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "{"], "File": "SILoadStoreOptimizer31", "Func": "getTargetRegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54753, "Length": 43, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";"], "ground_truth": ["MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "File": "SILoadStoreOptimizer31", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54754, "Length": 403, "Cover_Rate": 0.8076152304609219} {"Template_token": ["", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer31", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54755, "Length": 352, "Cover_Rate": 0.7054108216432866} {"Template_token": ["", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";"], "ground_truth": ["moveInstsAfter", "(", "MIB", ",", "InstsToMove", ")", ";"], "File": "SILoadStoreOptimizer31", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54756, "Length": 229, "Cover_Rate": 0.4893162393162393} {"Template_token": ["", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "JoinedFormat", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer31", "Func": "mergeTBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54757, "Length": 284, "Cover_Rate": 0.540952380952381} {"Template_token": ["", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "*", "STI", ")", ";"], "ground_truth": ["assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer31", "Func": "mergeTBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54758, "Length": 240, "Cover_Rate": 0.48582995951417} {"Template_token": ["", "CI", ".", "BaseOff", "=", "", ";", "if", "(", "(", "CI", ".", "InstClass", "!=", "DS_READ", ")", "&&", "(", "CI", ".", "InstClass", "!=", "DS_WRITE", ")", ")", "{", "return", "(", "EltOffset0", "+", "CI", ".", "Width", "==", "EltOffset1", "||", "EltOffset1", "+", "Paired", ".", "Width", "==", "EltOffset0", ")", "&&", "CI", ".", "GLC", "==", "Paired", ".", "GLC", "&&", "CI", ".", "DLC", "==", "Paired", ".", "DLC", "&&", "(", "CI", ".", "InstClass", "==", "S_BUFFER_LOAD_IMM", "||", "CI", ".", "SLC", "==", "Paired", ".", "SLC", ")", ";", "}", "if", "(", "(", "EltOffset0", "%", "", "==", "", ")", "&&", "(", "EltOffset1", "%", "", ")", "==", "", "&&", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", "/", "", ";", "Paired", ".", "Offset", "=", "EltOffset1", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "}", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", ";", "Paired", ".", "Offset", "=", "EltOffset1", ";", "}", "return", "true", ";", "}", "unsigned", "OffsetDiff", "=", "std", "::", "abs", "(", "(", "int", ")", "EltOffset1", "-", "(", "int", ")", "EltOffset0", ")", ";", "CI", ".", "BaseOff", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "if", "(", "(", "OffsetDiff", "%", "", "==", "", ")", "&&", "isUInt", "<", "", ">", "(", "OffsetDiff", "/", "", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "(", "EltOffset0", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "", ";", "Paired", ".", "Offset", "=", "(", "EltOffset1", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "}", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "OffsetDiff", ")", ")", "{"], "ground_truth": ["if", "(", "Modify", ")", "{"], "File": "SILoadStoreOptimizer31", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54759, "Length": 313, "Cover_Rate": 0.5368782161234992} {"Template_token": ["", "if", "(", "Info0", "->", "BitsPerComp", "!=", "", ")", "return", "false", ";", "if", "(", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "STI", ")", "==", "", ")", "return", "false", ";", "}", "unsigned", "EltOffset0", "=", "CI", ".", "Offset", "/", "CI", ".", "EltSize", ";", "unsigned", "EltOffset1", "=", "Paired", ".", "Offset", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "", ";", "if", "(", "(", "CI", ".", "InstClass", "!=", "DS_READ", ")", "&&", "(", "CI", ".", "InstClass", "!=", "DS_WRITE", ")", ")", "{", "return", "(", "EltOffset0", "+", "CI", ".", "Width", "==", "EltOffset1", "||", "EltOffset1", "+", "Paired", ".", "Width", "==", "EltOffset0", ")", "&&", "CI", ".", "GLC", "==", "Paired", ".", "GLC", "&&", "CI", ".", "DLC", "==", "Paired", ".", "DLC", "&&", "(", "CI", ".", "InstClass", "==", "S_BUFFER_LOAD_IMM", "||", "CI", ".", "SLC", "==", "Paired", ".", "SLC", ")", ";", "}", "if", "(", "(", "EltOffset0", "%", "", "==", "", ")", "&&", "(", "EltOffset1", "%", "", ")", "==", "", "&&", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", "/", "", ";", "Paired", ".", "Offset", "=", "EltOffset1", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "}", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", ";", "Paired", ".", "Offset", "=", "EltOffset1", ";", "}", "return", "true", ";", "}", "unsigned", "OffsetDiff", "=", "std", "::", "abs", "(", "(", "int", ")", "EltOffset1", "-", "(", "int", ")", "EltOffset0", ")", ";", "CI", ".", "BaseOff", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "if", "(", "(", "OffsetDiff", "%", "", "==", "", ")", "&&", "isUInt", "<", "", ">", "(", "OffsetDiff", "/", "", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "(", "EltOffset0", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "", ";", "Paired", ".", "Offset", "=", "(", "EltOffset1", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "", ";"], "ground_truth": ["CI", ".", "UseST64", "=", "true", ";"], "File": "SILoadStoreOptimizer31", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54760, "Length": 356, "Cover_Rate": 0.6106346483704974} {"Template_token": ["", "break", ";", "}", "case", "S_BUFFER_LOAD_IMM", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeSBufferLoadImmPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "BUFFER_LOAD", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferLoadPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "BUFFER_STORE", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferStorePair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "MIMG", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeImagePair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "TBUFFER_LOAD", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeTBufferLoadPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";"], "ground_truth": ["OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";"], "File": "SILoadStoreOptimizer31", "Func": "optimizeInstsWithSameBaseAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54761, "Length": 240, "Cover_Rate": 0.43087971274685816} {"Template_token": ["", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "std", "::", "list", "<", "std", "::", "list", "<", "CombineInfo", ">", ">", "MergeableInsts", ";", "Modified", "|=", "collectMergeableInsts", "(", "MBB", ",", "MergeableInsts", ")", ";", "do", "{", "OptimizeAgain", "=", "false", ";"], "ground_truth": ["Modified", "|=", "optimizeBlock", "(", "MergeableInsts", ")", ";"], "File": "SILoadStoreOptimizer31", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54762, "Length": 92, "Cover_Rate": 0.5111111111111111} {"Template_token": ["", "Base", "->", "setIsKill", "(", "false", ")", ";", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "setImm", "(", "NewOffset", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer31", "Func": "updateBaseAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54763, "Length": 24, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "void", "LoadStoreOptimizer", "::", "updateBaseAndOffset", "(", "MachineInstr", "&", "MI", ",", "unsigned", "NewBase", ",", "int32_t", "NewOffset", ")", "const", "{", "auto", "Base", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";", "Base", "->", "setReg", "(", "NewBase", ")", ";", "Base", "->", "setIsKill", "(", "false", ")", ";", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "setImm", "(", "NewOffset", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer31", "Func": "updateBaseAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54764, "Length": 62, "Cover_Rate": 0.9393939393939394} {"Template_token": ["", "const", "auto", "*", "LWEOp", "=", "TII", ".", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "lwe", ")", ";", "if", "(", "(", "TFEOp", "&&", "TFEOp", "->", "getImm", "(", ")", ")", "||", "(", "LWEOp", "&&", "LWEOp", "->", "getImm", "(", ")", ")", ")", "return", "false", ";", "unsigned", "OperandsToMatch", "[", "]", "=", "{", "", "::", "glc", ",", "", "::", "slc", ",", "", "::", "d16", ",", "", "::", "unorm", ",", "", "::", "da", ",", "", "::", "r128", "}", ";", "for", "(", "auto", "op", ":", "OperandsToMatch", ")", "{", "int", "Idx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", ";", "if", "(", "", "(", "CI", ".", "Paired", "->", "getOpcode", "(", ")", ",", "op", ")", "!=", "Idx", ")", "return", "false", ";", "if", "(", "Idx", "!=", "-", "", "&&", "CI", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", "!=", "CI", ".", "Paired", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "MaxMask", "=", "std", "::", "max", "(", "CI", ".", "DMask0", ",", "CI", ".", "DMask1", ")", ";"], "ground_truth": ["unsigned", "MinMask", "=", "std", "::", "min", "(", "CI", ".", "DMask0", ",", "CI", ".", "DMask1", ")", ";"], "File": "SILoadStoreOptimizer33", "Func": "dmasksCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54765, "Length": 188, "Cover_Rate": 0.6738351254480287} {"Template_token": ["", "if", "(", "Swizzled", "!=", "-", "", "&&", "CI", ".", "I", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "++", "MBBI", ";", "DenseSet", "<", "unsigned", ">", "RegDefsToMove", ";", "DenseSet", "<", "unsigned", ">", "PhysRegUsesToMove", ";", "addDefsUsesToList", "(", "*", "CI", ".", "I", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "if", "(", "(", "getInstClass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstClass", ")", "||", "(", "getInstSubclass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstSubclass", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "AA", ")", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "CI", ".", "hasSameBaseAddress", "(", "*", "MBBI", ")", ";"], "ground_truth": ["if", "(", "Match", ")", "{"], "File": "SILoadStoreOptimizer33", "Func": "findMatchingInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54766, "Length": 233, "Cover_Rate": 0.5295454545454545} {"Template_token": ["", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "CI", ".", "hasSameBaseAddress", "(", "*", "MBBI", ")", ";", "if", "(", "Match", ")", "{", "CI", ".", "setPaired", "(", "MBBI", ",", "*", "TII", ")", ";", "bool", "canBeCombined", "=", "CI", ".", "InstClass", "==", "MIMG", "?", "dmasksCanBeCombined", "(", "CI", ",", "*", "TII", ")", ":", "widthsFit", "(", "*", "STM", ",", "CI", ")", "&&", "offsetsCanBeCombined", "(", "CI", ")", ";"], "ground_truth": ["if", "(", "canBeCombined", "&&", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "AA", ")", ")", "return", "true", ";"], "File": "SILoadStoreOptimizer33", "Func": "findMatchingInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54767, "Length": 145, "Cover_Rate": 0.32954545454545453} {"Template_token": ["", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "vaddr", ")", "==", "-", "", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "||", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "||", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "S_BUFFER_LOAD_IMM", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "DS_READ", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SILoadStoreOptimizer33", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54768, "Length": 140, "Cover_Rate": 0.603448275862069} {"Template_token": ["", "return", "BUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "vaddr", ")", "==", "-", "", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "||", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "||", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "S_BUFFER_LOAD_IMM", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "DS_READ", ";"], "File": "SILoadStoreOptimizer33", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54769, "Length": 116, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "TII", ".", "isMUBUF", "(", "Opc", ")", ")", "return", "", "(", "Opc", ")", ";", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "const", "", "*", "Info", "=", "", "(", "Opc", ")", ";", "assert", "(", "Info", ")", ";"], "ground_truth": ["return", "Info", "->", "BaseOpcode", ";"], "File": "SILoadStoreOptimizer33", "Func": "getInstSubclass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54770, "Length": 45, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "default", ":", "assert", "(", "CI", ".", "InstClass", "==", "BUFFER_LOAD", "||", "CI", ".", "InstClass", "==", "BUFFER_STORE", ")", ";", "return", "", "(", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ")", ",", "Width", ")", ";", "case", "UNKNOWN", ":", "llvm_unreachable", "(", "", ")", ";", "case", "S_BUFFER_LOAD_IMM", ":", "switch", "(", "Width", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SILoadStoreOptimizer33", "Func": "getNewOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54771, "Length": 67, "Cover_Rate": 0.4557823129251701} {"Template_token": ["", "unsigned", "LoadStoreOptimizer", "::", "getNewOpcode", "(", "const", "CombineInfo", "&", "CI", ")", "{", "const", "unsigned", "Width", "=", "CI", ".", "Width0", "+", "CI", ".", "Width1", ";", "switch", "(", "CI", ".", "InstClass", ")", "{", "default", ":", "assert", "(", "CI", ".", "InstClass", "==", "BUFFER_LOAD", "||", "CI", ".", "InstClass", "==", "BUFFER_STORE", ")", ";", "return", "", "(", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ")", ",", "Width", ")", ";", "case", "UNKNOWN", ":", "llvm_unreachable", "(", "", ")", ";", "case", "S_BUFFER_LOAD_IMM", ":", "switch", "(", "Width", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer33", "Func": "getNewOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54772, "Length": 98, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "TII", ".", "isMUBUF", "(", "Opc", ")", ")", "{", "return", "", "(", "Opc", ")", ";", "}", "if", "(", "TII", ".", "isMIMG", "(", "MI", ")", ")", "{", "uint64_t", "DMaskImm", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "", "::", "dmask", ")", "->", "getImm", "(", ")", ";", "return", "countPopulation", "(", "DMaskImm", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer33", "Func": "getOpcodeWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54773, "Length": 52, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "return", "", "(", "Opc", ")", ";", "}", "if", "(", "TII", ".", "isMIMG", "(", "MI", ")", ")", "{", "uint64_t", "DMaskImm", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "", "::", "dmask", ")", "->", "getImm", "(", ")", ";", "return", "countPopulation", "(", "DMaskImm", ")", ";", "}", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SILoadStoreOptimizer33", "Func": "getOpcodeWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54774, "Length": 65, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "LoadStoreOptimizer", "::", "getSubRegIdxs", "(", "const", "CombineInfo", "&", "CI", ")", "{", "if", "(", "CI", ".", "Width0", "==", "", "||", "CI", ".", "Width0", "==", "", "||", "CI", ".", "Width0", "+", "CI", ".", "Width1", ">", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "bool", "ReverseOrder", ";", "if", "(", "CI", ".", "InstClass", "==", "MIMG", ")", "{", "assert", "(", "(", "countPopulation", "(", "CI", ".", "DMask0", "|", "CI", ".", "DMask1", ")", "==", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "&&", "", ")", ";", "ReverseOrder", "=", "CI", ".", "DMask0", ">", "CI", ".", "DMask1", ";", "}", "else", "ReverseOrder", "=", "CI", ".", "Offset0", ">", "CI", ".", "Offset1", ";", "static", "const", "unsigned", "Idxs", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "unsigned", "Idx0", ";", "unsigned", "Idx1", ";", "assert", "(", "CI", ".", "Width0", ">=", "", "&&", "CI", ".", "Width0", "<=", "", ")", ";", "assert", "(", "CI", ".", "Width1", ">=", "", "&&", "CI", ".", "Width1", "<=", "", ")", ";", "if", "(", "ReverseOrder", ")", "{", "Idx1", "=", "Idxs", "[", "", "]", "[", "CI", ".", "Width1", "-", "", "]", ";", "Idx0", "=", "Idxs", "[", "CI", ".", "Width1", "]", "[", "CI", ".", "Width0", "-", "", "]", ";"], "ground_truth": ["}", "else", "{"], "File": "SILoadStoreOptimizer33", "Func": "getSubRegIdxs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54775, "Length": 240, "Cover_Rate": 0.7947019867549668} {"Template_token": ["", "assert", "(", "(", "countPopulation", "(", "CI", ".", "DMask0", "|", "CI", ".", "DMask1", ")", "==", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "&&", "", ")", ";", "ReverseOrder", "=", "CI", ".", "DMask0", ">", "CI", ".", "DMask1", ";", "}", "else", "ReverseOrder", "=", "CI", ".", "Offset0", ">", "CI", ".", "Offset1", ";", "static", "const", "unsigned", "Idxs", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "unsigned", "Idx0", ";", "unsigned", "Idx1", ";", "assert", "(", "CI", ".", "Width0", ">=", "", "&&", "CI", ".", "Width0", "<=", "", ")", ";", "assert", "(", "CI", ".", "Width1", ">=", "", "&&", "CI", ".", "Width1", "<=", "", ")", ";", "if", "(", "ReverseOrder", ")", "{", "Idx1", "=", "Idxs", "[", "", "]", "[", "CI", ".", "Width1", "-", "", "]", ";"], "ground_truth": ["Idx0", "=", "Idxs", "[", "CI", ".", "Width1", "]", "[", "CI", ".", "Width0", "-", "", "]", ";"], "File": "SILoadStoreOptimizer33", "Func": "getSubRegIdxs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54776, "Length": 173, "Cover_Rate": 0.5728476821192053} {"Template_token": ["", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "}", "}", "else", "{", "switch", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "{", "default", ":", "return", "nullptr", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "}", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer33", "Func": "getTargetRegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54777, "Length": 72, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "unsigned", "DMaskIdx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "", "::", "dmask", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "(", "*", "CI", ".", "I", ")", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "==", "DMaskIdx", ")", "MIB", ".", "addImm", "(", "MergedDMask", ")", ";", "else", "MIB", ".", "add", "(", "(", "*", "CI", ".", "I", ")", ".", "getOperand", "(", "I", ")", ")", ";", "}", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "New", "=", "MIB", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";"], "File": "SILoadStoreOptimizer33", "Func": "mergeImagePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54778, "Length": 172, "Cover_Rate": 0.38826185101580135} {"Template_token": ["", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "Register", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Read2", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "Read2", ";"], "File": "SILoadStoreOptimizer33", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54779, "Length": 366, "Cover_Rate": 0.6182432432432432} {"Template_token": ["", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "Register", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "moveInstsAfter", "(", "Write2", ",", "CI", ".", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Write2", "<<", "'\\n'", ")", ";", "return", "Write2", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer33", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54780, "Length": 253, "Cover_Rate": 0.5647321428571429} {"Template_token": ["", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "LoReg", ",", "", ",", "Addr", ".", "Base", ".", "LoSubReg", ")", ".", "add", "(", "OffsetLo", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "LoHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "LoHalf", "->", "dump", "(", ")", ";", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "HiReg", ",", "", ",", "Addr", ".", "Base", ".", "HiSubReg", ")", ".", "add", "(", "OffsetHi", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "HiHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "HiHalf", "->", "dump", "(", ")", ";", ")", ";"], "ground_truth": ["Register", "FullDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "SILoadStoreOptimizer35", "Func": "computeBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54781, "Length": 184, "Cover_Rate": 0.38253638253638256} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "LoadStoreOptimizer", "::", "mergeTBufferStorePair", "(", "CombineInfo", "&", "CI", ",", "CombineInfo", "&", "Paired", ",", "const", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "InstsToMove", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ",", "Paired", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "*", "STM", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";"], "ground_truth": ["const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";"], "File": "SILoadStoreOptimizer35", "Func": "mergeTBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54782, "Length": 344, "Cover_Rate": 0.6963562753036437} {"Template_token": ["", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "bool", "Modified", "=", "false", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "AnchorList", ";", "MemInfoMap", "Visited", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "SectionEnd", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "SectionEnd", ")", "{", "bool", "CollectModified", ";", "std", "::", "list", "<", "std", "::", "list", "<", "CombineInfo", ">>", "MergeableInsts", ";", "std", "::", "tie", "(", "SectionEnd", ",", "CollectModified", ")", "=", "collectMergeableInsts", "(", "I", ",", "E", ",", "Visited", ",", "AnchorList", ",", "MergeableInsts", ")", ";", "Modified", "|=", "CollectModified", ";", "do", "{", "OptimizeAgain", "=", "false", ";", "Modified", "|=", "optimizeBlock", "(", "MergeableInsts", ")", ";", "}", "while", "(", "OptimizeAgain", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer35", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54783, "Length": 142, "Cover_Rate": 0.5748987854251012} {"Template_token": ["", "continue", ";", "}", "if", "(", "STM", "->", "hasSBufferLoadStoreAtomicDwordxN", "(", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "{", "CI", ".", "InstClass", "=", "S_BUFFER_LOAD_IMM", ";", "CI", ".", "EltSize", "=", "", "(", "*", "STM", ",", "", ")", ";", "CI", ".", "IsX2", "=", "Opc", "==", "", ";", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "I", "=", "mergeSBufferLoadImmPair", "(", "CI", ")", ";", "if", "(", "!", "CI", ".", "IsX2", ")", "CreatedX2", "++", ";", "}", "else", "{", "++", "I", ";", "}", "continue", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "CI", ".", "InstClass", "=", "BUFFER_LOAD_OFFEN", ";", "else", "CI", ".", "InstClass", "=", "BUFFER_LOAD_OFFSET", ";", "CI", ".", "EltSize", "=", "", ";", "CI", ".", "IsX2", "=", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "I", "=", "mergeBufferLoadPair", "(", "CI", ")", ";", "if", "(", "!", "CI", ".", "IsX2", ")", "CreatedX2", "++", ";", "}", "else", "{", "++", "I", ";", "}", "continue", ";", "}", "bool", "StoreIsX2", ",", "IsOffen", ";", "if", "(", "promoteBufferStoreOpcode", "(", "*", "I", ",", "StoreIsX2", ",", "IsOffen", ")", ")", "{", "CI", ".", "InstClass", "=", "IsOffen", "?", "BUFFER_STORE_OFFEN", ":", "BUFFER_STORE_OFFSET", ";", "CI", ".", "EltSize", "=", "", ";"], "ground_truth": ["CI", ".", "IsX2", "=", "StoreIsX2", ";"], "File": "SILoadStoreOptimizer36", "Func": "optimizeBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54784, "Length": 226, "Cover_Rate": 0.4448818897637795} {"Template_token": ["", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "bool", "Modified", "=", "false", ";", "CreatedX2", "=", "", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "optimizeBlock", "(", "MBB", ")", ";", "if", "(", "CreatedX2", ">=", "", ")", "{", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "optimizeBlock", "(", "MBB", ")", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "SILoadStoreOptimizer36", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54785, "Length": 70, "Cover_Rate": 0.4375} {"Template_token": ["", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "bool", "Modified", "=", "false", ";", "CreatedX2", "=", "", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "optimizeBlock", "(", "MBB", ")", ";", "if", "(", "CreatedX2", ">=", "", ")", "{"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "optimizeBlock", "(", "MBB", ")", ";"], "File": "SILoadStoreOptimizer36", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54786, "Length": 89, "Cover_Rate": 0.55625} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "default", ":", "if", "(", "TII", ".", "isMUBUF", "(", "Opc", ")", ")", "{", "switch", "(", "", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "", "(", "Opc", ",", "", "::", "vaddr", ")", "==", "-", "", "&&", "", "(", "Opc", ",", "", "::", "vaddr0", ")", "==", "-", "", ")", "return", "UNKNOWN", ";", "if", "(", "", "(", "Opc", ")", "->", "BVH", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "||", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "||", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "switch", "(", "", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_LOAD", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "TBUFFER_STORE", ";", "}", "}", "return", "UNKNOWN", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "S_BUFFER_LOAD_IMM", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "DS_READ", ";"], "File": "SILoadStoreOptimizer37", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54787, "Length": 237, "Cover_Rate": 0.7074626865671642} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "STM", ".", "getInstrInfo", "(", ")", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "assert", "(", "!", "MRI", "->", "isSSA", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "optimizeBlock", "(", "MBB", ")", ";"], "File": "SILoadStoreOptimizer38", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54788, "Length": 74, "Cover_Rate": 0.5692307692307692} {"Template_token": ["", "MachineOperand", "OffsetHi", "=", "createRegOrImm", "(", "static_cast", "<", "int32_t", ">", "(", "Addr", ".", "Offset", ">>", "", ")", ",", "MI", ")", ";", "const", "auto", "*", "CarryRC", "=", "TRI", "->", "getRegClass", "(", "", ")", ";", "Register", "CarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "CarryRC", ")", ";", "Register", "DeadCarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "CarryRC", ")", ";", "Register", "DestSub0", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "DestSub1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "LoReg", ",", "", ",", "Addr", ".", "Base", ".", "LoSubReg", ")", ".", "add", "(", "OffsetLo", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "LoHalf", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "LoHalf", "->", "dump", "(", ")", ";", ")", ";"], "File": "SILoadStoreOptimizer39", "Func": "computeBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54789, "Length": 154, "Cover_Rate": 0.32083333333333336} {"Template_token": ["", "Register", "Reg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "Mov", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Val", ")", ";"], "ground_truth": ["(", "void", ")", "Mov", ";"], "File": "SILoadStoreOptimizer39", "Func": "createRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54790, "Length": 56, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumAddresses", ";", "i", "++", ")", "{", "const", "MachineOperand", "&", "AddrRegNext", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", "[", "i", "]", ")", ";", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "||", "AddrRegNext", ".", "isImm", "(", ")", ")", "{", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "!=", "AddrRegNext", ".", "isImm", "(", ")", "||", "AddrReg", "[", "i", "]", "->", "getImm", "(", ")", "!=", "AddrRegNext", ".", "getImm", "(", ")", ")", "{", "Match", "=", "false", ";", "break", ";", "}", "continue", ";", "}", "if", "(", "AddrReg", "[", "i", "]", "->", "getReg", "(", ")", "!=", "AddrRegNext", ".", "getReg", "(", ")", "||", "AddrReg", "[", "i", "]", "->", "getSubReg", "(", ")", "!=", "AddrRegNext", ".", "getSubReg", "(", ")", ")", "{", "Match", "=", "false", ";", "break", ";", "}", "}", "if", "(", "Match", ")", "{", "int", "OffsetIdx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "", "::", "offset", ")", ";", "CI", ".", "Offset0", "=", "CI", ".", "I", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", ";", "CI", ".", "Width0", "=", "getOpcodeWidth", "(", "*", "CI", ".", "I", ")", ";", "CI", ".", "Offset1", "=", "MBBI", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", ";", "CI", ".", "Width1", "=", "getOpcodeWidth", "(", "*", "MBBI", ")", ";", "CI", ".", "Paired", "=", "MBBI", ";", "if", "(", "(", "CI", ".", "InstClass", "==", "DS_READ", ")", "||", "(", "CI", ".", "InstClass", "==", "DS_WRITE", ")", ")", "{", "CI", ".", "Offset0", "&=", "", ";", "CI", ".", "Offset1", "&=", "", ";", "}", "else", "{", "CI", ".", "GLC0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "glc", ")", "->", "getImm", "(", ")", ";", "CI", ".", "GLC1", "=", "TII", "->", "getNamedOperand", "(", "*", "MBBI", ",", "", "::", "glc", ")", "->", "getImm", "(", ")", ";", "if", "(", "CI", ".", "InstClass", "!=", "S_BUFFER_LOAD_IMM", ")", "{", "CI", ".", "SLC0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "slc", ")", "->", "getImm", "(", ")", ";", "CI", ".", "SLC1", "=", "TII", "->", "getNamedOperand", "(", "*", "MBBI", ",", "", "::", "slc", ")", "->", "getImm", "(", ")", ";", "}", "CI", ".", "DLC0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "dlc", ")", "->", "getImm", "(", ")", ";"], "ground_truth": ["CI", ".", "DLC1", "=", "TII", "->", "getNamedOperand", "(", "*", "MBBI", ",", "", "::", "dlc", ")", "->", "getImm", "(", ")", ";"], "File": "SILoadStoreOptimizer39", "Func": "findMatchingInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54791, "Length": 436, "Cover_Rate": 0.4386317907444668} {"Template_token": ["", "if", "(", "baseOpcode", "==", "-", "", ")", "{", "return", "UNKNOWN", ";", "}", "switch", "(", "baseOpcode", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "", ":", "return", "BUFFER_LOAD_OFFEN", ";", "case", "", ":", "return", "BUFFER_LOAD_OFFSET", ";", "case", "", ":", "return", "BUFFER_STORE_OFFEN", ";", "case", "", ":", "return", "BUFFER_STORE_OFFSET", ";", "case", "", ":", "return", "BUFFER_LOAD_OFFEN_exact", ";", "case", "", ":", "return", "BUFFER_LOAD_OFFSET_exact", ";", "case", "", ":", "return", "BUFFER_STORE_OFFEN_exact", ";", "case", "", ":", "return", "BUFFER_STORE_OFFSET_exact", ";", "}", "}", "switch", "(", "Opc", ")", "{", "default", ":", "return", "UNKNOWN", ";"], "ground_truth": ["case", "", ":"], "File": "SILoadStoreOptimizer39", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54792, "Length": 85, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer39", "Func": "getOpcodeWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54793, "Length": 24, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "}", "switch", "(", "Opc", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "SBASE", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "ADDR", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer39", "Func": "getRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54794, "Length": 52, "Cover_Rate": 0.35374149659863946} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";"], "ground_truth": ["MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";"], "File": "SILoadStoreOptimizer39", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54795, "Length": 260, "Cover_Rate": 0.5371900826446281} {"Template_token": ["", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer39", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54796, "Length": 312, "Cover_Rate": 0.6446280991735537} {"Template_token": ["", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "moveInstsAfter", "(", "MIB", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Next", ";"], "File": "SILoadStoreOptimizer39", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54797, "Length": 221, "Cover_Rate": 0.4878587196467991} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "LoadStoreOptimizer", "::", "mergeBufferStorePair", "(", "CombineInfo", "&", "CI", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";"], "ground_truth": ["const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "vdata", ")", ";"], "File": "SILoadStoreOptimizer39", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54798, "Length": 145, "Cover_Rate": 0.3200883002207506} {"Template_token": ["", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "Register", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "ground_truth": ["moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";"], "File": "SILoadStoreOptimizer39", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54799, "Length": 333, "Cover_Rate": 0.5495049504950495} {"Template_token": ["", "MachineInstr", "&", "MINext", "=", "*", "MBBI", ";", "if", "(", "MINext", ".", "getOpcode", "(", ")", "!=", "MI", ".", "getOpcode", "(", ")", "||", "TII", "->", "getNamedOperand", "(", "MINext", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ")", "continue", ";", "const", "MachineOperand", "&", "BaseNext", "=", "*", "TII", "->", "getNamedOperand", "(", "MINext", ",", "", "::", "vaddr", ")", ";", "MemAddress", "MAddrNext", ";", "if", "(", "Visited", ".", "find", "(", "&", "MINext", ")", "==", "Visited", ".", "end", "(", ")", ")", "{", "processBaseWithConstOffset", "(", "BaseNext", ",", "MAddrNext", ")", ";", "Visited", "[", "&", "MINext", "]", "=", "MAddrNext", ";", "}", "else", "MAddrNext", "=", "Visited", "[", "&", "MINext", "]", ";", "if", "(", "MAddrNext", ".", "Base", ".", "LoReg", "!=", "MAddr", ".", "Base", ".", "LoReg", "||", "MAddrNext", ".", "Base", ".", "HiReg", "!=", "MAddr", ".", "Base", ".", "HiReg", "||", "MAddrNext", ".", "Base", ".", "LoSubReg", "!=", "MAddr", ".", "Base", ".", "LoSubReg", "||", "MAddrNext", ".", "Base", ".", "HiSubReg", "!=", "MAddr", ".", "Base", ".", "HiSubReg", ")", "continue", ";", "InstsWCommonBase", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MINext", ",", "MAddrNext", ".", "Offset", ")", ")", ";", "int64_t", "Dist", "=", "MAddr", ".", "Offset", "-", "MAddrNext", ".", "Offset", ";", "TargetLoweringBase", "::", "AddrMode", "AM", ";", "AM", ".", "HasBaseReg", "=", "true", ";", "AM", ".", "BaseOffs", "=", "Dist", ";", "if", "(", "TLI", "->", "isLegalGlobalAddressingMode", "(", "AM", ")", "&&", "(", "uint32_t", ")", "std", "::", "abs", "(", "Dist", ")", ">", "MaxDist", ")", "{", "MaxDist", "=", "std", "::", "abs", "(", "Dist", ")", ";", "AnchorAddr", "=", "MAddrNext", ";", "AnchorInst", "=", "&", "MINext", ";", "}", "}", "if", "(", "AnchorInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "AnchorInst", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "AnchorAddr", ".", "Offset", "<<", "", ")", ";", "unsigned", "Base", "=", "computeBase", "(", "MI", ",", "AnchorAddr", ")", ";", "updateBaseAndOffset", "(", "MI", ",", "Base", ",", "MAddr", ".", "Offset", "-", "AnchorAddr", ".", "Offset", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", ")", ";"], "ground_truth": ["for", "(", "auto", "P", ":", "InstsWCommonBase", ")", "{"], "File": "SILoadStoreOptimizer39", "Func": "promoteConstantOffsetToImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54800, "Length": 323, "Cover_Rate": 0.3977832512315271} {"Template_token": ["", "SlotIndex", "PairedIndex", "=", "LIS", "->", "getInstructionIndex", "(", "*", "Paired", ")", ";", "LiveRange", "&", "M0Range", "=", "LIS", "->", "getRegUnit", "(", "*", "MCRegUnitIterator", "(", "", ",", "TRI", ")", ")", ";", "LiveRange", "::", "Segment", "*", "M0Segment", "=", "M0Range", ".", "getSegmentContaining", "(", "PairedIndex", ")", ";", "bool", "UpdateM0Range", "=", "M0Segment", "->", "end", "==", "PairedIndex", ".", "getRegSlot", "(", ")", ";", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "Write2Desc", ")", ".", "addOperand", "(", "*", "Addr", ")", ".", "addOperand", "(", "*", "Data0", ")", ".", "addOperand", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "*", "I", "->", "memoperands_begin", "(", ")", ")", ".", "addMemOperand", "(", "*", "Paired", "->", "memoperands_begin", "(", ")", ")", ";", "unsigned", "OrigRegs", "[", "]", "=", "{", "Data0", "->", "getReg", "(", ")", ",", "Data1", "->", "getReg", "(", ")", ",", "Addr", "->", "getReg", "(", ")", "}", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Paired", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "repairIntervalsInRange", "(", "MBB", ",", "Write2", ",", "Write2", ",", "OrigRegs", ")", ";", "if", "(", "UpdateM0Range", ")", "{", "SlotIndex", "Write2Index", "=", "LIS", "->", "getInstructionIndex", "(", "*", "Write2", ")", ";", "M0Segment", "->", "end", "=", "Write2Index", ".", "getRegSlot", "(", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Write2", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "Write2", ".", "getInstr", "(", ")", ";"], "File": "SILoadStoreOptimizer3", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54801, "Length": 236, "Cover_Rate": 0.4691848906560636} {"Template_token": ["", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ")", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "CI", ".", "I", "->", "mergeMemRefsWith", "(", "*", "CI", ".", "Paired", ")", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Read2", "<<", "'\\n'", ")", ";"], "File": "SILoadStoreOptimizer40", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54802, "Length": 229, "Cover_Rate": 0.39482758620689656} {"Template_token": ["", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "unsigned", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ")", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "CI", ".", "I", "->", "mergeMemRefsWith", "(", "*", "CI", ".", "Paired", ")", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";"], "File": "SILoadStoreOptimizer40", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54803, "Length": 302, "Cover_Rate": 0.5206896551724138} {"Template_token": ["", "const", "MachineOperand", "*", "Data0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "data0", ")", ";", "const", "MachineOperand", "*", "Data1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "data0", ")", ";", "unsigned", "NewOffset0", "=", "CI", ".", "Offset0", ";", "unsigned", "NewOffset1", "=", "CI", ".", "Offset1", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "write2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "write2Opcode", "(", "CI", ".", "EltSize", ")", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "Data0", ",", "Data1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Write2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "unsigned", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BaseRegFlags", "=", "RegState", "::", "Kill", ";"], "File": "SILoadStoreOptimizer40", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54804, "Length": 227, "Cover_Rate": 0.5206422018348624} {"Template_token": ["", "MachineOperand", "OffsetHi", "=", "createRegOrImm", "(", "static_cast", "<", "int32_t", ">", "(", "Addr", ".", "Offset", ">>", "", ")", ",", "MI", ")", ";", "unsigned", "CarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DeadCarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DestSub0", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "DestSub1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "LoReg", ",", "", ",", "Addr", ".", "Base", ".", "LoSubReg", ")", ".", "add", "(", "OffsetLo", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "LoHalf", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "LoHalf", "->", "dump", "(", ")", ";", ")", ";"], "File": "SILoadStoreOptimizer41", "Func": "computeBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54805, "Length": 144, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";"], "File": "SILoadStoreOptimizer41", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54806, "Length": 153, "Cover_Rate": 0.3501144164759725} {"Template_token": ["", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "unsigned", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";"], "ground_truth": ["if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";"], "File": "SILoadStoreOptimizer41", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54807, "Length": 219, "Cover_Rate": 0.5394088669950738} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sdst", ")", ";"], "ground_truth": ["const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "sdst", ")", ";"], "File": "SILoadStoreOptimizer41", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54808, "Length": 170, "Cover_Rate": 0.46831955922865015} {"Template_token": ["", "const", "unsigned", "Opc", "=", "CI", ".", "I", "->", "getOpcode", "(", ")", ";", "const", "InstClassEnum", "InstClass", "=", "getInstClass", "(", "Opc", ",", "*", "TII", ")", ";", "if", "(", "InstClass", "==", "UNKNOWN", ")", "{", "return", "false", ";", "}", "const", "unsigned", "InstSubclass", "=", "getInstSubclass", "(", "Opc", ",", "*", "TII", ")", ";", "int", "Swizzled", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "", "&&", "CI", ".", "I", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "++", "MBBI", ";", "DenseSet", "<", "unsigned", ">", "RegDefsToMove", ";", "DenseSet", "<", "unsigned", ">", "PhysRegUsesToMove", ";", "addDefsUsesToList", "(", "*", "CI", ".", "I", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "if", "(", "(", "getInstClass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstClass", ")", "||", "(", "getInstSubclass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstSubclass", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "AA", ")", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "int", "Swizzled", "=", "", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "", "&&", "MBBI", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "CI", ".", "hasSameBaseAddress", "(", "*", "MBBI", ")", ";", "if", "(", "Match", ")", "{", "CI", ".", "setPaired", "(", "MBBI", ",", "*", "TII", ")", ";", "bool", "canBeCombined", "=", "CI", ".", "InstClass", "==", "MIMG", "?", "dmasksCanBeCombined", "(", "CI", ",", "*", "TII", ")", ":", "widthsFit", "(", "*", "STM", ",", "CI", ")", "&&", "offsetsCanBeCombined", "(", "CI", ",", "*", "STI", ")", ";"], "ground_truth": ["if", "(", "canBeCombined", "&&", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "AA", ")", ")", "return", "true", ";"], "File": "SILoadStoreOptimizer42", "Func": "findMatchingInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54809, "Length": 397, "Cover_Rate": 0.8202479338842975} {"Template_token": ["", "if", "(", "(", "getInstClass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstClass", ")", "||", "(", "getInstSubclass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstSubclass", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "AA", ")", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "int", "Swizzled", "=", "", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "", "&&", "MBBI", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "CI", ".", "hasSameBaseAddress", "(", "*", "MBBI", ")", ";", "if", "(", "Match", ")", "{"], "ground_truth": ["CI", ".", "setPaired", "(", "MBBI", ",", "*", "TII", ")", ";"], "File": "SILoadStoreOptimizer42", "Func": "findMatchingInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54810, "Length": 219, "Cover_Rate": 0.4524793388429752} {"Template_token": ["", "unsigned", "LoadStoreOptimizer", "::", "getNewOpcode", "(", "const", "CombineInfo", "&", "CI", ")", "{", "const", "unsigned", "Width", "=", "CI", ".", "Width0", "+", "CI", ".", "Width1", ";", "switch", "(", "CI", ".", "InstClass", ")", "{", "default", ":", "assert", "(", "CI", ".", "InstClass", "==", "BUFFER_LOAD", "||", "CI", ".", "InstClass", "==", "BUFFER_STORE", ")", ";"], "ground_truth": ["return", "", "(", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ")", ",", "Width", ")", ";"], "File": "SILoadStoreOptimizer42", "Func": "getNewOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54811, "Length": 64, "Cover_Rate": 0.367816091954023} {"Template_token": ["", "}", "else", "ReverseOrder", "=", "CI", ".", "Offset0", ">", "CI", ".", "Offset1", ";", "static", "const", "unsigned", "Idxs", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "unsigned", "Idx0", ";", "unsigned", "Idx1", ";", "assert", "(", "CI", ".", "Width0", ">=", "", "&&", "CI", ".", "Width0", "<=", "", ")", ";", "assert", "(", "CI", ".", "Width1", ">=", "", "&&", "CI", ".", "Width1", "<=", "", ")", ";", "if", "(", "ReverseOrder", ")", "{", "Idx1", "=", "Idxs", "[", "", "]", "[", "CI", ".", "Width1", "-", "", "]", ";", "Idx0", "=", "Idxs", "[", "CI", ".", "Width1", "]", "[", "CI", ".", "Width0", "-", "", "]", ";", "}", "else", "{", "Idx0", "=", "Idxs", "[", "", "]", "[", "CI", ".", "Width0", "-", "", "]", ";"], "ground_truth": ["Idx1", "=", "Idxs", "[", "CI", ".", "Width0", "]", "[", "CI", ".", "Width1", "-", "", "]", ";"], "File": "SILoadStoreOptimizer42", "Func": "getSubRegIdxs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54812, "Length": 170, "Cover_Rate": 0.5629139072847682} {"Template_token": ["", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format0", ",", "CI", ".", "Width0", "+", "CI", ".", "Width1", ",", "*", "STI", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "JoinedFormat", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";"], "ground_truth": ["const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";"], "File": "SILoadStoreOptimizer42", "Func": "mergeTBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54813, "Length": 362, "Cover_Rate": 0.7125984251968503} {"Template_token": ["", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format0", ",", "CI", ".", "Width0", "+", "CI", ".", "Width1", ",", "*", "STI", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ")", ".", "addImm", "(", "JoinedFormat", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "moveInstsAfter", "(", "MIB", ",", "CI", ".", "InstsToMove", ")", ";"], "ground_truth": ["CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer42", "Func": "mergeTBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54814, "Length": 222, "Cover_Rate": 0.46540880503144655} {"Template_token": ["", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format0", ",", "CI", ".", "Width0", "+", "CI", ".", "Width1", ",", "*", "STI", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ")", ".", "addImm", "(", "JoinedFormat", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "moveInstsAfter", "(", "MIB", ",", "CI", ".", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer42", "Func": "mergeTBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54815, "Length": 374, "Cover_Rate": 0.7840670859538784} {"Template_token": ["", "LoadStoreOptimizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer44", "Func": "SILoadStoreOptimizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54816, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "LoadStoreOptimizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer44", "Func": "SILoadStoreOptimizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54817, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", ")", "{", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "InstsToMove", ")", ")", "continue", ";", "if", "(", "&", "*", "MBBI", "==", "&", "*", "Paired", ".", "I", ")", "{", "if", "(", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", "{", "if", "(", "CI", ".", "InstClass", "!=", "MIMG", ")", "offsetsCanBeCombined", "(", "CI", ",", "*", "STM", ",", "Paired", ",", "true", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer45", "Func": "checkAndPrepareMerge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54818, "Length": 139, "Cover_Rate": 0.32400932400932403} {"Template_token": ["", "unsigned", "Idx0", ";", "unsigned", "Idx1", ";", "static", "const", "unsigned", "Idxs", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "assert", "(", "CI", ".", "Width", ">=", "", "&&", "CI", ".", "Width", "<=", "", ")", ";", "assert", "(", "Paired", ".", "Width", ">=", "", "&&", "Paired", ".", "Width", "<=", "", ")", ";", "if", "(", "ReverseOrder", ")", "{", "Idx1", "=", "Idxs", "[", "", "]", "[", "Paired", ".", "Width", "-", "", "]", ";", "Idx0", "=", "Idxs", "[", "Paired", ".", "Width", "]", "[", "CI", ".", "Width", "-", "", "]", ";"], "ground_truth": ["}", "else", "{"], "File": "SILoadStoreOptimizer45", "Func": "getSubRegIdxs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54819, "Length": 138, "Cover_Rate": 0.4524590163934426} {"Template_token": ["", "if", "(", "CI", ".", "InstClass", "==", "MIMG", ")", "{", "assert", "(", "(", "countPopulation", "(", "CI", ".", "DMask", "|", "Paired", ".", "DMask", ")", "==", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "&&", "", ")", ";", "ReverseOrder", "=", "CI", ".", "DMask", ">", "Paired", ".", "DMask", ";", "}", "else", "{", "ReverseOrder", "=", "CI", ".", "Offset", ">", "Paired", ".", "Offset", ";", "}", "unsigned", "Idx0", ";", "unsigned", "Idx1", ";", "static", "const", "unsigned", "Idxs", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "assert", "(", "CI", ".", "Width", ">=", "", "&&", "CI", ".", "Width", "<=", "", ")", ";", "assert", "(", "Paired", ".", "Width", ">=", "", "&&", "Paired", ".", "Width", "<=", "", ")", ";", "if", "(", "ReverseOrder", ")", "{", "Idx1", "=", "Idxs", "[", "", "]", "[", "Paired", ".", "Width", "-", "", "]", ";", "Idx0", "=", "Idxs", "[", "Paired", ".", "Width", "]", "[", "CI", ".", "Width", "-", "", "]", ";", "}", "else", "{", "Idx0", "=", "Idxs", "[", "", "]", "[", "CI", ".", "Width", "-", "", "]", ";", "Idx1", "=", "Idxs", "[", "CI", ".", "Width", "]", "[", "Paired", ".", "Width", "-", "", "]", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer45", "Func": "getSubRegIdxs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54820, "Length": 228, "Cover_Rate": 0.7475409836065574} {"Template_token": ["", "}", "case", "BUFFER_LOAD", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferLoadPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "this", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "BUFFER_STORE", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferStorePair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "this", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "MIMG", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeImagePair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "this", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "TBUFFER_LOAD", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeTBufferLoadPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "this", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "TBUFFER_STORE", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeTBufferStorePair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "this", ")", ";"], "ground_truth": ["OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";"], "File": "SILoadStoreOptimizer45", "Func": "optimizeInstsWithSameBaseAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54821, "Length": 223, "Cover_Rate": 0.40252707581227437} {"Template_token": ["", "const", "MachineOperand", "&", "AddrReg0", "=", "I", "->", "getOperand", "(", "AddrIdx", ")", ";", "const", "MachineOperand", "&", "AddrReg1", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", ")", ";", "if", "(", "AddrReg0", ".", "getReg", "(", ")", "==", "AddrReg1", ".", "getReg", "(", ")", "&&", "AddrReg0", ".", "getSubReg", "(", ")", "==", "AddrReg1", ".", "getSubReg", "(", ")", ")", "{", "int", "OffsetIdx", "=", "", "(", "I", "->", "getOpcode", "(", ")", ",", "", "::", "offset", ")", ";", "unsigned", "Offset0", "=", "I", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", "&", "", ";"], "ground_truth": ["unsigned", "Offset1", "=", "MBBI", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", "&", "", ";"], "File": "SILoadStoreOptimizer48", "Func": "findMatchingDSInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54822, "Length": 99, "Cover_Rate": 0.43043478260869567} {"Template_token": ["", "bool", "LoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STM", ".", "loadStoreOptEnabled", "(", ")", ")", "return", "false", ";", "TII", "=", "STM", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "SILoadStoreOptimizer48", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54823, "Length": 77, "Cover_Rate": 0.5923076923076923} {"Template_token": ["", "if", "(", "Regs", "&", "SOFFSET", ")", "{", "AddrOpName", "[", "NumAddresses", "++", "]", "=", "", "::", "soffset", ";", "}", "if", "(", "Regs", "&", "VADDR", ")", "{", "AddrOpName", "[", "NumAddresses", "++", "]", "=", "", "::", "vaddr", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumAddresses", ";", "i", "++", ")", "{", "AddrIdx", "[", "i", "]", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "AddrOpName", "[", "i", "]", ")", ";", "AddrReg", "[", "i", "]", "=", "&", "CI", ".", "I", "->", "getOperand", "(", "AddrIdx", "[", "i", "]", ")", ";", "if", "(", "AddrReg", "[", "i", "]", "->", "isReg", "(", ")", "&&", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "AddrReg", "[", "i", "]", "->", "getReg", "(", ")", ")", "||", "MRI", "->", "hasOneNonDBGUse", "(", "AddrReg", "[", "i", "]", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "}", "++", "MBBI", ";", "DenseSet", "<", "unsigned", ">", "RegDefsToMove", ";", "DenseSet", "<", "unsigned", ">", "PhysRegUsesToMove", ";", "addDefsUsesToList", "(", "*", "CI", ".", "I", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "const", "bool", "IsDS", "=", "(", "InstClass", "==", "DS_READ", ")", "||", "(", "InstClass", "==", "DS_WRITE", ")", ";", "if", "(", "(", "getInstClass", "(", "MBBI", "->", "getOpcode", "(", ")", ")", "!=", "InstClass", ")", "||", "(", "IsDS", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "!=", "Opc", ")", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "TII", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "TII", ",", "AA", ")", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumAddresses", ";", "i", "++", ")", "{", "const", "MachineOperand", "&", "AddrRegNext", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", "[", "i", "]", ")", ";", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "||", "AddrRegNext", ".", "isImm", "(", ")", ")", "{", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "!=", "AddrRegNext", ".", "isImm", "(", ")", "||", "AddrReg", "[", "i", "]", "->", "getImm", "(", ")", "!=", "AddrRegNext", ".", "getImm", "(", ")", ")", "{"], "ground_truth": ["Match", "=", "false", ";"], "File": "SILoadStoreOptimizer49", "Func": "findMatchingInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54824, "Length": 434, "Cover_Rate": 0.4544502617801047} {"Template_token": ["", "bool", "LoadStoreOptimizer", "::", "widthsFit", "(", "const", "CombineInfo", "&", "CI", ")", "{", "const", "unsigned", "Width", "=", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", ";", "switch", "(", "CI", ".", "InstClass", ")", "{", "default", ":"], "ground_truth": ["return", "Width", "<=", "", ";"], "File": "SILoadStoreOptimizer49", "Func": "widthsFit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54825, "Length": 39, "Cover_Rate": 0.609375} {"Template_token": ["", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "unsigned", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";"], "File": "SILoadStoreOptimizer57", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54826, "Length": 371, "Cover_Rate": 0.6173044925124792} {"Template_token": ["", "unsigned", "NewOffset0", "=", "CI", ".", "Offset0", ";", "unsigned", "NewOffset1", "=", "CI", ".", "Offset1", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "read2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "read2Opcode", "(", "CI", ".", "EltSize", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "unsigned", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BaseRegFlags", "=", "RegState", "::", "Kill", ";"], "File": "SILoadStoreOptimizer57", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54827, "Length": 257, "Cover_Rate": 0.4276206322795341} {"Template_token": ["", "unsigned", "NewOffset1", "=", "CI", ".", "Offset1", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "write2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "write2Opcode", "(", "CI", ".", "EltSize", ")", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "Data0", ",", "Data1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Write2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "unsigned", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "moveInstsAfter", "(", "Write2", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Write2", "<<", "'\\n'", ")", ";"], "File": "SILoadStoreOptimizer57", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54828, "Length": 353, "Cover_Rate": 0.7724288840262582} {"Template_token": ["", "CombineInfo", "&", "CI", "=", "*", "I", ";", "switch", "(", "CI", ".", "InstClass", ")", "{", "default", ":", "break", ";", "case", "DS_READ", ":", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "removeCombinedInst", "(", "MergeList", ",", "*", "CI", ".", "Paired", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeRead2Pair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "}", "break", ";", "case", "DS_WRITE", ":", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "removeCombinedInst", "(", "MergeList", ",", "*", "CI", ".", "Paired", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeWrite2Pair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "}", "break", ";", "case", "S_BUFFER_LOAD_IMM", ":", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "removeCombinedInst", "(", "MergeList", ",", "*", "CI", ".", "Paired", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeSBufferLoadImmPair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "<", "", ";", "}", "break", ";", "case", "BUFFER_LOAD", ":", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "removeCombinedInst", "(", "MergeList", ",", "*", "CI", ".", "Paired", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferLoadPair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "<", "", ";", "}", "break", ";", "case", "BUFFER_STORE", ":", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "removeCombinedInst", "(", "MergeList", ",", "*", "CI", ".", "Paired", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferStorePair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "<", "", ";", "}", "break", ";", "case", "MIMG", ":", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "removeCombinedInst", "(", "MergeList", ",", "*", "CI", ".", "Paired", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeImagePair", "(", "CI", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "<", "", ";", "}", "break", ";", "case", "TBUFFER_LOAD", ":", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "removeCombinedInst", "(", "MergeList", ",", "*", "CI", ".", "Paired", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeTBufferLoadPair", "(", "CI", ")", ";"], "ground_truth": ["CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";"], "File": "SILoadStoreOptimizer60", "Func": "optimizeInstsWithSameBaseAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54829, "Length": 428, "Cover_Rate": 0.7495621716287215} {"Template_token": ["", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "add", "(", "*", "AddrReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "*", "I", "->", "memoperands_begin", "(", ")", ")", ".", "addMemOperand", "(", "*", "Paired", "->", "memoperands_begin", "(", ")", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer61", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54830, "Length": 264, "Cover_Rate": 0.48175182481751827} {"Template_token": ["", "if", "(", "UseST64", ")", "{", "NewOffset0", "/=", "", ";", "NewOffset1", "/=", "", ";", "Opc", "=", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";", "}", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "Data0", ",", "Data1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Write2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "add", "(", "*", "Addr", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "*", "I", "->", "memoperands_begin", "(", ")", ")", ".", "addMemOperand", "(", "*", "Paired", "->", "memoperands_begin", "(", ")", ")", ";", "moveInstsAfter", "(", "Write2", ",", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer61", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54831, "Length": 201, "Cover_Rate": 0.4855072463768116} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MI", ".", "operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Def", ".", "isReg", "(", ")", "&&", "Def", ".", "isDef", "(", ")", ")", "Defs", ".", "insert", "(", "Def", ".", "getReg", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer62", "Func": "addDefsToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54832, "Length": 39, "Cover_Rate": 0.6724137931034483} {"Template_token": ["", "if", "(", "Def", ".", "isReg", "(", ")", "&&", "Def", ".", "isDef", "(", ")", ")", "Defs", ".", "insert", "(", "Def", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer62", "Func": "addDefsToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54833, "Length": 27, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "if", "(", "", "(", "Paired", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", "!=", "Idx", ")", "return", "false", ";", "if", "(", "Idx", "!=", "-", "", "&&", "CI", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", "!=", "Paired", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "MaxMask", "=", "std", "::", "max", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";"], "ground_truth": ["unsigned", "MinMask", "=", "std", "::", "min", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "dmasksCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54834, "Length": 89, "Cover_Rate": 0.31338028169014087} {"Template_token": ["", "const", "auto", "*", "LWEOp", "=", "TII", ".", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "lwe", ")", ";", "if", "(", "(", "TFEOp", "&&", "TFEOp", "->", "getImm", "(", ")", ")", "||", "(", "LWEOp", "&&", "LWEOp", "->", "getImm", "(", ")", ")", ")", "return", "false", ";", "unsigned", "OperandsToMatch", "[", "]", "=", "{", "", "::", "glc", ",", "", "::", "slc", ",", "", "::", "d16", ",", "", "::", "unorm", ",", "", "::", "da", ",", "", "::", "r128", "}", ";", "for", "(", "auto", "op", ":", "OperandsToMatch", ")", "{", "int", "Idx", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", ";", "if", "(", "", "(", "Paired", ".", "I", "->", "getOpcode", "(", ")", ",", "op", ")", "!=", "Idx", ")", "return", "false", ";", "if", "(", "Idx", "!=", "-", "", "&&", "CI", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", "!=", "Paired", ".", "I", "->", "getOperand", "(", "Idx", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "MaxMask", "=", "std", "::", "max", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";", "unsigned", "MinMask", "=", "std", "::", "min", "(", "CI", ".", "DMask", ",", "Paired", ".", "DMask", ")", ";", "unsigned", "AllowedBitsForMin", "=", "llvm", "::", "countTrailingZeros", "(", "MaxMask", ")", ";"], "ground_truth": ["if", "(", "(", "", "<<", "AllowedBitsForMin", ")", "<=", "MinMask", ")", "return", "false", ";"], "File": "SILoadStoreOptimizer7", "Func": "dmasksCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54835, "Length": 211, "Cover_Rate": 0.7429577464788732} {"Template_token": ["", "int", "Swizzled", "=", "", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "", "&&", "CI", ".", "I", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "++", "MBBI", ";", "DenseSet", "<", "unsigned", ">", "RegDefsToMove", ";", "DenseSet", "<", "unsigned", ">", "PhysRegUsesToMove", ";", "addDefsUsesToList", "(", "*", "CI", ".", "I", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "if", "(", "(", "getInstClass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstClass", ")", "||", "(", "getInstSubclass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstSubclass", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "AA", ")", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "int", "Swizzled", "=", "", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "", "&&", "MBBI", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "CI", ".", "hasSameBaseAddress", "(", "*", "MBBI", ")", ";"], "ground_truth": ["if", "(", "Match", ")", "{"], "File": "SILoadStoreOptimizer7", "Func": "findMatchingInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54836, "Length": 288, "Cover_Rate": 0.579476861167002} {"Template_token": ["", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "ground_truth": ["moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54837, "Length": 312, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";", "return", "New", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer7", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54838, "Length": 358, "Cover_Rate": 0.7276422764227642} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "LoadStoreOptimizer", "::", "mergeBufferStorePair", "(", "CombineInfo", "&", "CI", ",", "CombineInfo", "&", "Paired", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ",", "Paired", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";"], "ground_truth": ["moveInstsAfter", "(", "MIB", ",", "CI", ".", "InstsToMove", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54839, "Length": 429, "Cover_Rate": 0.93058568329718} {"Template_token": ["", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ",", "Paired", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54840, "Length": 381, "Cover_Rate": 0.8264642082429501} {"Template_token": ["", "}", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "unsigned", "SubRegIdx0", ",", "SubRegIdx1", ";", "std", "::", "tie", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "ground_truth": ["moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeImagePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54841, "Length": 217, "Cover_Rate": 0.5058275058275058} {"Template_token": ["", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "Register", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "Paired", ".", "I", "}", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Read2", "<<", "'\\n'", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54842, "Length": 392, "Cover_Rate": 0.6577181208053692} {"Template_token": ["", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "sdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54843, "Length": 127, "Cover_Rate": 0.3097560975609756} {"Template_token": ["", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ",", "Paired", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "New", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54844, "Length": 175, "Cover_Rate": 0.4268292682926829} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "LoadStoreOptimizer", "::", "mergeTBufferLoadPair", "(", "CombineInfo", "&", "CI", ",", "CombineInfo", "&", "Paired", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ",", "Paired", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "*", "STI", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "JoinedFormat", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";"], "ground_truth": ["const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeTBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54845, "Length": 396, "Cover_Rate": 0.7644787644787645} {"Template_token": ["", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ",", "Paired", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "*", "STI", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "JoinedFormat", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";"], "ground_truth": ["const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeTBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54846, "Length": 324, "Cover_Rate": 0.6254826254826255} {"Template_token": ["", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "unsigned", "JoinedFormat", "=", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "*", "STI", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";"], "ground_truth": ["const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeTBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54847, "Length": 214, "Cover_Rate": 0.4394250513347023} {"Template_token": ["", "const", "MCInstrDesc", "&", "Write2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "Register", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "Paired", ".", "I", "}", ")", ";", "moveInstsAfter", "(", "Write2", ",", "CI", ".", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54848, "Length": 247, "Cover_Rate": 0.5464601769911505} {"Template_token": ["", "if", "(", "Info0", "->", "BitsPerComp", "!=", "", ")", "return", "false", ";", "if", "(", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "STI", ")", "==", "", ")", "return", "false", ";", "}", "unsigned", "EltOffset0", "=", "CI", ".", "Offset", "/", "CI", ".", "EltSize", ";", "unsigned", "EltOffset1", "=", "Paired", ".", "Offset", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "", ";", "if", "(", "(", "CI", ".", "InstClass", "!=", "DS_READ", ")", "&&", "(", "CI", ".", "InstClass", "!=", "DS_WRITE", ")", ")", "{", "return", "(", "EltOffset0", "+", "CI", ".", "Width", "==", "EltOffset1", "||", "EltOffset1", "+", "Paired", ".", "Width", "==", "EltOffset0", ")", "&&", "CI", ".", "GLC", "==", "Paired", ".", "GLC", "&&", "CI", ".", "DLC", "==", "Paired", ".", "DLC", "&&", "(", "CI", ".", "InstClass", "==", "S_BUFFER_LOAD_IMM", "||", "CI", ".", "SLC", "==", "Paired", ".", "SLC", ")", ";", "}", "if", "(", "(", "EltOffset0", "%", "", "==", "", ")", "&&", "(", "EltOffset1", "%", "", ")", "==", "", "&&", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", "/", "", ";", "Paired", ".", "Offset", "=", "EltOffset1", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", ")", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", ";", "Paired", ".", "Offset", "=", "EltOffset1", ";", "return", "true", ";", "}", "unsigned", "OffsetDiff", "=", "std", "::", "abs", "(", "(", "int", ")", "EltOffset1", "-", "(", "int", ")", "EltOffset0", ")", ";", "CI", ".", "BaseOff", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "if", "(", "(", "OffsetDiff", "%", "", "==", "", ")", "&&", "isUInt", "<", "", ">", "(", "OffsetDiff", "/", "", ")", ")", "{", "CI", ".", "Offset", "=", "(", "EltOffset0", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "", ";", "Paired", ".", "Offset", "=", "(", "EltOffset1", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";"], "ground_truth": ["return", "true", ";"], "File": "SILoadStoreOptimizer7", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54849, "Length": 342, "Cover_Rate": 0.6151079136690647} {"Template_token": ["", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "BUFFER_LOAD", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferLoadPair", "(", "CI", ",", "Paired", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "BUFFER_STORE", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferStorePair", "(", "CI", ",", "Paired", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "MIMG", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeImagePair", "(", "CI", ",", "Paired", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "TBUFFER_LOAD", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeTBufferLoadPair", "(", "CI", ",", "Paired", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "", ";", "break", ";", "}", "case", "TBUFFER_STORE", ":", "{"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeTBufferStorePair", "(", "CI", ",", "Paired", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "optimizeInstsWithSameBaseAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54850, "Length": 230, "Cover_Rate": 0.49356223175965663} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "Op", ".", "isDef", "(", ")", ")", "RegDefs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "Op", ".", "readsReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "PhysRegUses", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "addDefsUsesToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54851, "Length": 62, "Cover_Rate": 0.62} {"Template_token": ["", "else", "if", "(", "Op", ".", "readsReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "PhysRegUses", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "addDefsUsesToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54852, "Length": 33, "Cover_Rate": 0.33} {"Template_token": ["", "for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Use", ".", "isReg", "(", ")", "&&", "(", "(", "Use", ".", "readsReg", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Use", ".", "getReg", "(", ")", ")", "&&", "PhysRegUses", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", ")", ")", "{"], "File": "SILoadStoreOptimizer", "Func": "addToListsIfDependent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54853, "Length": 92, "Cover_Rate": 0.6174496644295302} {"Template_token": ["", "static", "bool", "addToListsIfDependent", "(", "MachineInstr", "&", "MI", ",", "DenseSet", "<", "unsigned", ">", "&", "RegDefs", ",", "DenseSet", "<", "unsigned", ">", "&", "PhysRegUses", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", ")", "{", "for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "Use", ".", "isReg", "(", ")", "&&", "(", "(", "Use", ".", "readsReg", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Use", ".", "getReg", "(", ")", ")", "&&", "PhysRegUses", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "Insts", ".", "push_back", "(", "&", "MI", ")", ";", "addDefsUsesToList", "(", "MI", ",", "RegDefs", ",", "PhysRegUses", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SILoadStoreOptimizer", "Func": "addToListsIfDependent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54854, "Length": 143, "Cover_Rate": 0.959731543624161} {"Template_token": ["", "static", "bool", "canMoveInstsAcrossMemOp", "(", "MachineInstr", "&", "MemOp", ",", "ArrayRef", "<", "MachineInstr", "*", ">", "InstsToMove", ",", "AliasAnalysis", "*", "AA", ")", "{", "assert", "(", "MemOp", ".", "mayLoadOrStore", "(", ")", ")", ";", "for", "(", "MachineInstr", "*", "InstToMove", ":", "InstsToMove", ")", "{", "if", "(", "!", "InstToMove", "->", "mayLoadOrStore", "(", ")", ")", "continue", ";", "if", "(", "!", "memAccessesCanBeReordered", "(", "MemOp", ",", "*", "InstToMove", ",", "AA", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SILoadStoreOptimizer", "Func": "canMoveInstsAcrossMemOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54855, "Length": 69, "Cover_Rate": 0.9857142857142858} {"Template_token": ["", "unsigned", "MinOffset", "=", "std", "::", "min", "(", "A", "->", "getOffset", "(", ")", ",", "B", "->", "getOffset", "(", ")", ")", ";", "unsigned", "Size", "=", "A", "->", "getSize", "(", ")", "+", "B", "->", "getSize", "(", ")", ";", "return", "MF", ".", "getMachineMemOperand", "(", "A", ",", "MinOffset", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "combineKnownAdjacentMMOs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54856, "Length": 48, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "HiReg", ",", "", ",", "Addr", ".", "Base", ".", "HiSubReg", ")", ".", "add", "(", "OffsetHi", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "HiHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "HiHalf", "->", "dump", "(", ")", ";", ")", ";", "unsigned", "FullDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["MachineInstr", "*", "FullBase", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "computeBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54857, "Length": 149, "Cover_Rate": 0.3104166666666667} {"Template_token": ["", "unsigned", "DestSub1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "LoReg", ",", "", ",", "Addr", ".", "Base", ".", "LoSubReg", ")", ".", "add", "(", "OffsetLo", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "LoHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "LoHalf", "->", "dump", "(", ")", ";", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "HiReg", ",", "", ",", "Addr", ".", "Base", ".", "HiSubReg", ")", ".", "add", "(", "OffsetHi", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "HiHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "HiHalf", "->", "dump", "(", ")", ";", ")", ";", "unsigned", "FullDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "FullBase", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "", ")", ";", "(", "void", ")", "FullBase", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "FullBase", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "return", "FullDestReg", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "computeBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54858, "Length": 271, "Cover_Rate": 0.5645833333333333} {"Template_token": ["", "unsigned", "Reg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "Mov", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addImm", "(", "Val", ")", ";", "(", "void", ")", "Mov", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Mov", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["return", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "createRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54859, "Length": 81, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "MachineOperand", "LoadStoreOptimizer", "::", "createRegOrImm", "(", "int32_t", "Val", ",", "MachineInstr", "&", "MI", ")", "{", "APInt", "V", "(", "", ",", "Val", ",", "true", ")", ";"], "ground_truth": ["if", "(", "TII", "->", "isInlineConstant", "(", "V", ")", ")", "return", "MachineOperand", "::", "CreateImm", "(", "Val", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "createRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54860, "Length": 40, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Def", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "None", ";"], "ground_truth": ["return", "Def", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "extractConstOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54863, "Length": 55, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Def", "||", "Def", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Def", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "None", ";"], "File": "SILoadStoreOptimizer", "Func": "extractConstOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54864, "Length": 43, "Cover_Rate": 0.43434343434343436} {"Template_token": ["", "switch", "(", "baseOpcode", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "", ":", "return", "BUFFER_LOAD_OFFEN", ";", "case", "", ":", "return", "BUFFER_LOAD_OFFSET", ";", "case", "", ":", "return", "BUFFER_STORE_OFFEN", ";", "case", "", ":", "return", "BUFFER_STORE_OFFSET", ";", "case", "", ":", "return", "BUFFER_LOAD_OFFEN_exact", ";", "case", "", ":", "return", "BUFFER_LOAD_OFFSET_exact", ";", "case", "", ":", "return", "BUFFER_STORE_OFFEN_exact", ";", "case", "", ":", "return", "BUFFER_STORE_OFFSET_exact", ";", "}", "}", "switch", "(", "Opc", ")", "{", "default", ":", "return", "UNKNOWN", ";"], "ground_truth": ["case", "", ":"], "File": "SILoadStoreOptimizer", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54867, "Length": 73, "Cover_Rate": 0.37628865979381443} {"Template_token": ["", "default", ":", "return", "", "(", "CI", ".", "InstClass", ",", "Width", ")", ";", "case", "UNKNOWN", ":", "llvm_unreachable", "(", "", ")", ";", "case", "S_BUFFER_LOAD_IMM", ":"], "ground_truth": ["switch", "(", "Width", ")", "{"], "File": "SILoadStoreOptimizer", "Func": "getNewOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54868, "Length": 28, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "LoadStoreOptimizer", "::", "getNewOpcode", "(", "const", "CombineInfo", "&", "CI", ")", "{", "const", "unsigned", "Width", "=", "CI", ".", "Width0", "+", "CI", ".", "Width1", ";", "switch", "(", "CI", ".", "InstClass", ")", "{", "default", ":", "return", "", "(", "CI", ".", "InstClass", ",", "Width", ")", ";", "case", "UNKNOWN", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "getNewOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54869, "Length": 50, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SILoadStoreOptimizer", "Func": "getOpcodeWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54870, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "const", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", "{", "return", "", "(", "Opc", ")", ";", "}", "switch", "(", "Opc", ")", "{", "default", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SILoadStoreOptimizer", "Func": "getOpcodeWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54871, "Length": 43, "Cover_Rate": 0.5657894736842105} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54872, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "result", "|=", "SOFFSET", ";", "}", "return", "result", ";", "}", "switch", "(", "Opc", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "SBASE", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "ADDR", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "getRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54874, "Length": 60, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "const", "TargetRegisterClass", "*", "LoadStoreOptimizer", "::", "getTargetRegisterClass", "(", "const", "CombineInfo", "&", "CI", ")", "{", "if", "(", "CI", ".", "InstClass", "==", "S_BUFFER_LOAD_IMM", ")", "{", "switch", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "{", "default", ":", "return", "nullptr", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "getTargetRegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54875, "Length": 67, "Cover_Rate": 0.5403225806451613} {"Template_token": ["", "static", "bool", "memAccessesCanBeReordered", "(", "MachineBasicBlock", "::", "iterator", "A", ",", "MachineBasicBlock", "::", "iterator", "B", ",", "AliasAnalysis", "*", "AA", ")", "{"], "ground_truth": ["return", "!", "(", "A", "->", "mayStore", "(", ")", "||", "B", "->", "mayStore", "(", ")", ")", "||", "!", "A", "->", "mayAlias", "(", "AA", ",", "*", "B", ",", "true", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "memAccessesCanBeReordered", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54877, "Length": 48, "Cover_Rate": 0.9795918367346939} {"Template_token": ["", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";"], "ground_truth": ["const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54878, "Length": 148, "Cover_Rate": 0.30578512396694213} {"Template_token": ["", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";"], "ground_truth": ["moveInstsAfter", "(", "MIB", ",", "CI", ".", "InstsToMove", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54879, "Length": 188, "Cover_Rate": 0.41501103752759383} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";"], "ground_truth": ["const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54880, "Length": 156, "Cover_Rate": 0.3443708609271523} {"Template_token": ["", "const", "auto", "*", "AddrReg", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "addr", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "vdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "vdst", ")", ";", "unsigned", "NewOffset0", "=", "CI", ".", "Offset0", ";", "unsigned", "NewOffset1", "=", "CI", ".", "Offset1", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "read2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "read2Opcode", "(", "CI", ".", "EltSize", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "unsigned", "SubRegIdx1", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "", ")", "?", "&", "", ":", "&", "", ";"], "File": "SILoadStoreOptimizer", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54881, "Length": 208, "Cover_Rate": 0.3432343234323432} {"Template_token": ["", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "sdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "ground_truth": ["moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54882, "Length": 306, "Cover_Rate": 0.7463414634146341} {"Template_token": ["", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sbase", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "sdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "sdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "", ",", "SubRegIdx0", ")", ";"], "ground_truth": ["MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "mergeSBufferLoadImmPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54883, "Length": 307, "Cover_Rate": 0.748780487804878} {"Template_token": ["", "const", "MachineOperand", "*", "AddrReg", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "addr", ")", ";", "const", "MachineOperand", "*", "Data0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "", "::", "data0", ")", ";", "const", "MachineOperand", "*", "Data1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "", "::", "data0", ")", ";", "unsigned", "NewOffset0", "=", "CI", ".", "Offset0", ";", "unsigned", "NewOffset1", "=", "CI", ".", "Offset1", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "write2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "write2Opcode", "(", "CI", ".", "EltSize", ")", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "Data0", ",", "Data1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "Write2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "unsigned", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "moveInstsAfter", "(", "Write2", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Write2", "<<", "'\\n'", ")", ";", "return", "Next", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54884, "Length": 426, "Cover_Rate": 0.922077922077922} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "", ",", "BaseSubReg", ")", ".", "addImm", "(", "", ")", ";", "BaseSubReg", "=", "", ";", "}", "MachineInstrBuilder", "Write2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Write2Desc", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "add", "(", "*", "Data0", ")", ".", "add", "(", "*", "Data1", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "moveInstsAfter", "(", "Write2", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Write2", "<<", "'\\n'", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "mergeWrite2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54885, "Length": 211, "Cover_Rate": 0.45670995670995673} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "I", "->", "getParent", "(", ")", ";", "++", "I", ";", "for", "(", "MachineInstr", "*", "MI", ":", "InstsToMove", ")", "{", "MI", "->", "removeFromParent", "(", ")", ";"], "ground_truth": ["MBB", "->", "insert", "(", "I", ",", "MI", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "moveInstsAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54886, "Length": 37, "Cover_Rate": 0.6607142857142857} {"Template_token": ["", "CI", ".", "Offset0", "=", "EltOffset0", "/", "", ";", "CI", ".", "Offset1", "=", "EltOffset1", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", ";", "CI", ".", "Offset1", "=", "EltOffset1", ";", "return", "true", ";", "}", "unsigned", "OffsetDiff", "=", "std", "::", "abs", "(", "(", "int", ")", "EltOffset1", "-", "(", "int", ")", "EltOffset0", ")", ";", "CI", ".", "BaseOff", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "if", "(", "(", "OffsetDiff", "%", "", "==", "", ")", "&&", "isUInt", "<", "", ">", "(", "OffsetDiff", "/", "", ")", ")", "{", "CI", ".", "Offset0", "=", "(", "EltOffset0", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "", ";", "CI", ".", "Offset1", "=", "(", "EltOffset1", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";"], "ground_truth": ["return", "true", ";"], "File": "SILoadStoreOptimizer", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54887, "Length": 162, "Cover_Rate": 0.39901477832512317} {"Template_token": ["", "unsigned", "EltOffset1", "=", "CI", ".", "Offset1", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "", ";", "if", "(", "(", "CI", ".", "InstClass", "!=", "DS_READ", ")", "&&", "(", "CI", ".", "InstClass", "!=", "DS_WRITE", ")", ")", "{", "return", "(", "EltOffset0", "+", "CI", ".", "Width0", "==", "EltOffset1", "||", "EltOffset1", "+", "CI", ".", "Width1", "==", "EltOffset0", ")", "&&", "CI", ".", "GLC0", "==", "CI", ".", "GLC1", "&&", "CI", ".", "DLC0", "==", "CI", ".", "DLC1", "&&", "(", "CI", ".", "InstClass", "==", "S_BUFFER_LOAD_IMM", "||", "CI", ".", "SLC0", "==", "CI", ".", "SLC1", ")", ";", "}", "if", "(", "(", "EltOffset0", "%", "", "==", "", ")", "&&", "(", "EltOffset1", "%", "", ")", "==", "", "&&", "isUInt", "<", "", ">", "(", "EltOffset0", "/", "", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", "/", "", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", "/", "", ";", "CI", ".", "Offset1", "=", "EltOffset1", "/", "", ";", "CI", ".", "UseST64", "=", "true", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "", ">", "(", "EltOffset1", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", ";"], "ground_truth": ["CI", ".", "Offset1", "=", "EltOffset1", ";"], "File": "SILoadStoreOptimizer", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54888, "Length": 190, "Cover_Rate": 0.46798029556650245} {"Template_token": ["", "continue", ";", "}", "const", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "CombineInfo", "CI", ";", "CI", ".", "I", "=", "I", ";", "CI", ".", "InstClass", "=", "getInstClass", "(", "Opc", ")", ";", "switch", "(", "CI", ".", "InstClass", ")", "{", "default", ":", "break", ";", "case", "DS_READ", ":", "CI", ".", "EltSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "I", "=", "mergeRead2Pair", "(", "CI", ")", ";", "}", "else", "{", "++", "I", ";", "}", "continue", ";", "case", "DS_WRITE", ":", "CI", ".", "EltSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "I", "=", "mergeWrite2Pair", "(", "CI", ")", ";", "}", "else", "{", "++", "I", ";", "}", "continue", ";", "case", "S_BUFFER_LOAD_IMM", ":", "CI", ".", "EltSize", "=", "", "(", "*", "STM", ",", "", ")", ";", "if", "(", "findMatchingInst", "(", "CI", ")", ")", "{", "Modified", "=", "true", ";", "I", "=", "mergeSBufferLoadImmPair", "(", "CI", ")", ";", "OptimizeAgain", "|=", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "<", "", ";", "}", "else", "{", "++", "I", ";", "}", "continue", ";", "case", "BUFFER_LOAD_OFFEN", ":", "case", "BUFFER_LOAD_OFFSET", ":", "case", "BUFFER_LOAD_OFFEN_exact", ":"], "ground_truth": ["case", "BUFFER_LOAD_OFFSET_exact", ":"], "File": "SILoadStoreOptimizer", "Func": "optimizeBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54889, "Length": 209, "Cover_Rate": 0.49292452830188677} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Base", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getOpcode", "(", ")", "!=", "", "||", "Def", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", ";", "MachineOperand", "BaseLo", "=", "Def", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "BaseHi", "=", "Def", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "BaseLo", ".", "isReg", "(", ")", "||", "!", "BaseHi", ".", "isReg", "(", ")", ")", "return", ";", "MachineInstr", "*", "BaseLoDef", "=", "MRI", "->", "getUniqueVRegDef", "(", "BaseLo", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "BaseHiDef", "=", "MRI", "->", "getUniqueVRegDef", "(", "BaseHi", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "BaseLoDef", "||", "BaseLoDef", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "BaseHiDef", "||", "BaseHiDef", "->", "getOpcode", "(", ")", "!=", "", ")", "return", ";"], "File": "SILoadStoreOptimizer", "Func": "processBaseWithConstOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54890, "Length": 132, "Cover_Rate": 0.34464751958224543} {"Template_token": ["", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "BaseHiDef", ",", "", "::", "src1", ")", ";", "if", "(", "Src0", "->", "isImm", "(", ")", ")", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";", "if", "(", "!", "Src1", "->", "isImm", "(", ")", ")", "return", ";", "uint64_t", "Offset1", "=", "Src1", "->", "getImm", "(", ")", ";", "BaseHi", "=", "*", "Src0", ";", "Addr", ".", "Base", ".", "LoReg", "=", "BaseLo", ".", "getReg", "(", ")", ";", "Addr", ".", "Base", ".", "HiReg", "=", "BaseHi", ".", "getReg", "(", ")", ";", "Addr", ".", "Base", ".", "LoSubReg", "=", "BaseLo", ".", "getSubReg", "(", ")", ";", "Addr", ".", "Base", ".", "HiSubReg", "=", "BaseHi", ".", "getSubReg", "(", ")", ";"], "ground_truth": ["Addr", ".", "Offset", "=", "(", "*", "Offset0P", "&", "", ")", "|", "(", "Offset1", "<<", "", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "processBaseWithConstOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54891, "Length": 121, "Cover_Rate": 0.31592689295039167} {"Template_token": ["", "if", "(", "MAddrNext", ".", "Base", ".", "LoReg", "!=", "MAddr", ".", "Base", ".", "LoReg", "||", "MAddrNext", ".", "Base", ".", "HiReg", "!=", "MAddr", ".", "Base", ".", "HiReg", "||", "MAddrNext", ".", "Base", ".", "LoSubReg", "!=", "MAddr", ".", "Base", ".", "LoSubReg", "||", "MAddrNext", ".", "Base", ".", "HiSubReg", "!=", "MAddr", ".", "Base", ".", "HiSubReg", ")", "continue", ";", "InstsWCommonBase", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MINext", ",", "MAddrNext", ".", "Offset", ")", ")", ";", "int64_t", "Dist", "=", "MAddr", ".", "Offset", "-", "MAddrNext", ".", "Offset", ";", "TargetLoweringBase", "::", "AddrMode", "AM", ";", "AM", ".", "HasBaseReg", "=", "true", ";", "AM", ".", "BaseOffs", "=", "Dist", ";", "if", "(", "TLI", "->", "isLegalGlobalAddressingMode", "(", "AM", ")", "&&", "(", "uint32_t", ")", "std", "::", "abs", "(", "Dist", ")", ">", "MaxDist", ")", "{", "MaxDist", "=", "std", "::", "abs", "(", "Dist", ")", ";", "AnchorAddr", "=", "MAddrNext", ";", "AnchorInst", "=", "&", "MINext", ";", "}", "}", "if", "(", "AnchorInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "AnchorInst", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "AnchorAddr", ".", "Offset", "<<", "", ")", ";", "unsigned", "Base", "=", "computeBase", "(", "MI", ",", "AnchorAddr", ")", ";", "updateBaseAndOffset", "(", "MI", ",", "Base", ",", "MAddr", ".", "Offset", "-", "AnchorAddr", ".", "Offset", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", ")", ";", "for", "(", "auto", "P", ":", "InstsWCommonBase", ")", "{", "TargetLoweringBase", "::", "AddrMode", "AM", ";", "AM", ".", "HasBaseReg", "=", "true", ";", "AM", ".", "BaseOffs", "=", "P", ".", "second", "-", "AnchorAddr", ".", "Offset", ";", "if", "(", "TLI", "->", "isLegalGlobalAddressingMode", "(", "AM", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "P", ".", "second", ";", "dbgs", "(", ")", "<<", "", ";", "P", ".", "first", "->", "dump", "(", ")", ")", ";", "updateBaseAndOffset", "(", "*", "P", ".", "first", ",", "Base", ",", "P", ".", "second", "-", "AnchorAddr", ".", "Offset", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "P", ".", "first", "->", "dump", "(", ")", ")", ";", "}", "}", "AnchorList", ".", "insert", "(", "AnchorInst", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "promoteConstantOffsetToImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54892, "Length": 331, "Cover_Rate": 0.41740226986128626} {"Template_token": ["", "if", "(", "STM", "->", "ldsRequiresM0Init", "(", ")", ")", "return", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";"], "File": "SILoadStoreOptimizer", "Func": "read2Opcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54894, "Length": 30, "Cover_Rate": 0.6122448979591837} {"Template_token": ["", "unsigned", "LoadStoreOptimizer", "::", "read2Opcode", "(", "unsigned", "EltSize", ")", "const", "{", "if", "(", "STM", "->", "ldsRequiresM0Init", "(", ")", ")", "return", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";", "return", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "read2Opcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54895, "Length": 41, "Cover_Rate": 0.8367346938775511} {"Template_token": ["", "if", "(", "STM", "->", "ldsRequiresM0Init", "(", ")", ")", "return", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";", "return", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "read2ST64Opcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54896, "Length": 31, "Cover_Rate": 0.6326530612244898} {"Template_token": ["", "if", "(", "STM", "->", "ldsRequiresM0Init", "(", ")", ")", "return", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";", "return", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "read2ST64Opcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54897, "Length": 31, "Cover_Rate": 0.6326530612244898} {"Template_token": ["", "TII", "=", "STM", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["do", "{"], "File": "SILoadStoreOptimizer", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54898, "Length": 76, "Cover_Rate": 0.5205479452054794} {"Template_token": ["", "LoadStoreOptimizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initializeLoadStoreOptimizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer", "Func": "SILoadStoreOptimizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54900, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", "->", "setReg", "(", "NewBase", ")", ";", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "setImm", "(", "NewOffset", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "updateBaseAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54901, "Length": 33, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", "->", "setReg", "(", "NewBase", ")", ";", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "setImm", "(", "NewOffset", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "updateBaseAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54902, "Length": 33, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "const", "unsigned", "Width", "=", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", ";", "switch", "(", "CI", ".", "InstClass", ")", "{", "default", ":", "return", "(", "Width", "<=", "", ")", "&&", "(", "STM", ".", "hasDwordx3LoadStores", "(", ")", "||", "(", "Width", "!=", "", ")", ")", ";", "case", "S_BUFFER_LOAD_IMM", ":", "switch", "(", "Width", ")", "{"], "ground_truth": ["default", ":"], "File": "SILoadStoreOptimizer", "Func": "widthsFit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54903, "Length": 54, "Cover_Rate": 0.6352941176470588} {"Template_token": ["", "if", "(", "STM", "->", "ldsRequiresM0Init", "(", ")", ")", "return", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";"], "File": "SILoadStoreOptimizer", "Func": "write2Opcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54904, "Length": 30, "Cover_Rate": 0.6122448979591837} {"Template_token": ["", "unsigned", "LoadStoreOptimizer", "::", "write2ST64Opcode", "(", "unsigned", "EltSize", ")", "const", "{", "if", "(", "STM", "->", "ldsRequiresM0Init", "(", ")", ")", "return", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "(", "EltSize", "==", "", ")", "?", "", ":", "", ";"], "File": "SILoadStoreOptimizer", "Func": "write2ST64Opcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54906, "Length": 40, "Cover_Rate": 0.8163265306122449} {"Template_token": ["", "void", "LowerControlFlowPass", "::", "Branch", "(", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "MI", ".", "getParent", "(", ")", "->", "getNextNode", "(", ")", ")", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "Branch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54907, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "void", "LowerControlFlowPass", "::", "Branch", "(", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "MI", ".", "getParent", "(", ")", "->", "getNextNode", "(", ")", ")", "MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "Branch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54908, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Src", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "Break", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54909, "Length": 57, "Cover_Rate": 0.5816326530612245} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "Break", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54910, "Length": 48, "Cover_Rate": 0.4897959183673469} {"Template_token": ["", "void", "LowerControlFlowPass", "::", "computeIndirectRegAndOffset", "(", "unsigned", "VecReg", ",", "unsigned", "&", "Reg", ",", "int", "&", "Offset", ")", "{", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "VecReg", ",", "", ")", ";", "if", "(", "!", "SubReg", ")", "SubReg", "=", "VecReg", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getPhysRegClass", "(", "SubReg", ")", ";"], "ground_truth": ["int", "RegIdx", "=", "TRI", "->", "getHWRegIndex", "(", "SubReg", ")", "+", "Offset", ";"], "File": "SILowerControlFlow (2)", "Func": "computeIndirectRegAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54911, "Length": 62, "Cover_Rate": 0.6391752577319587} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getPhysRegClass", "(", "SubReg", ")", ";", "int", "RegIdx", "=", "TRI", "->", "getHWRegIndex", "(", "SubReg", ")", "+", "Offset", ";", "if", "(", "RegIdx", "<", "", ")", "{", "Offset", "=", "RegIdx", ";", "RegIdx", "=", "", ";", "}", "else", "{"], "ground_truth": ["Offset", "=", "", ";"], "File": "SILowerControlFlow (2)", "Func": "computeIndirectRegAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54912, "Length": 46, "Cover_Rate": 0.4742268041237113} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createLowerControlFlowPass", "(", "TargetMachine", "&", "tm", ")", "{", "return", "new", "LowerControlFlowPass", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "createSILowerControlFlowPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54914, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Dst", ")", ";", "Skip", "(", "MI", ",", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "Else", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54915, "Length": 103, "Cover_Rate": 0.7304964539007093} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Saved", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Saved", ")", ".", "addReg", "(", "Src", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "ElseBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54916, "Length": 97, "Cover_Rate": 0.8818181818181818} {"Template_token": ["", "unsigned", "Saved", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Saved", ")", ".", "addReg", "(", "Src", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "ElseBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54917, "Length": 63, "Cover_Rate": 0.5727272727272728} {"Template_token": ["", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "EndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54918, "Length": 53, "Cover_Rate": 0.5955056179775281} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54919, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Vcc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Vcc", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ")", ";"], "ground_truth": ["Skip", "(", "MI", ",", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "If", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54921, "Length": 102, "Cover_Rate": 0.75} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Vcc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Vcc", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ")", ";", "Skip", "(", "MI", ",", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "If", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54922, "Length": 109, "Cover_Rate": 0.8014705882352942} {"Template_token": ["", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Vcc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Vcc", ")", ".", "addReg", "(", "Src", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "IfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54923, "Length": 71, "Cover_Rate": 0.6454545454545455} {"Template_token": ["", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Vcc", ")", ".", "addReg", "(", "Src", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "IfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54924, "Length": 49, "Cover_Rate": 0.44545454545454544} {"Template_token": ["", "unsigned", "Val", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg", ";", "computeIndirectRegAndOffset", "(", "Dst", ",", "Reg", ",", "Off", ")", ";", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", ")", ";", "LoadM0", "(", "MI", ",", "MovRel", ",", "Off", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "IndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54925, "Length": 82, "Cover_Rate": 0.5774647887323944} {"Template_token": ["", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "Vec", ",", "RegState", "::", "Implicit", ")", ";", "LoadM0", "(", "MI", ",", "MovRel", ",", "Off", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "IndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54926, "Length": 49, "Cover_Rate": 0.362962962962963} {"Template_token": ["", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", "||", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "GEOMETRY", ")", ";", "if", "(", "(", "Op", ".", "isImm", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "SILowerControlFlow (2)", "Func": "Kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54927, "Length": 103, "Cover_Rate": 0.5919540229885057} {"Template_token": ["", "assert", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", "||", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "GEOMETRY", ")", ";", "if", "(", "(", "Op", ".", "isImm", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "Kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54928, "Length": 69, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Idx", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "MovRel", ")", ";", "}", "else", "{", "assert", "(", "", ".", "contains", "(", "Save", ")", ")", ";", "assert", "(", "", ".", "contains", "(", "Idx", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Save", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Idx", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Idx", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "Offset", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "MovRel", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "-", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Save", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "LoadM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54929, "Length": 332, "Cover_Rate": 0.6845360824742268} {"Template_token": ["", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Src", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "Loop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54930, "Length": 43, "Cover_Rate": 0.3739130434782609} {"Template_token": ["", "void", "LowerControlFlowPass", "::", "Loop", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Src", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "Loop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54931, "Length": 100, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "break", ";", "case", "", ":", "Else", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Break", "(", "MI", ")", ";", "break", ";", "case", "", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "--", "Depth", "==", "", "&&", "HaveKill", ")", "{", "SkipIfDead", "(", "MI", ")", ";", "HaveKill", "=", "false", ";", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "Depth", "==", "", ")", "SkipIfDead", "(", "MI", ")", ";", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "IndirectSrc", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "IndirectDst", "(", "MI", ")", ";", "break", ";", "}", "}", "}", "if", "(", "NeedWQM", "&&", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "if", "(", "NeedFlat", "&&", "MFI", "->", "IsKernel", ")", "{", "const", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint64_t", "StackSizeBytes", "=", "FrameInfo", "->", "getStackSize", "(", ")", ";", "int", "IndirectBegin", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "TII", ")", "->", "getIndirectIndexBegin", "(", "MF", ")", ";", "uint64_t", "StackOffset", "=", "IndirectBegin", "<", "", "?", "", ":", "(", "", "*", "IndirectBegin", "/", "", ")", ";", "assert", "(", "(", "StackSizeBytes", "<", "", ")", "&&", "StackOffset", "<", "", "&&", "", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "DebugLoc", "NoDL", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "getFirstNonPHI", "(", ")", ";"], "File": "SILowerControlFlow (2)", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54932, "Length": 326, "Cover_Rate": 0.48656716417910445} {"Template_token": ["", "for", "(", "MachineBasicBlock", "*", "MBB", "=", "From", ";", "MBB", "!=", "To", "&&", "!", "MBB", "->", "succ_empty", "(", ")", ";", "MBB", "=", "*", "MBB", "->", "succ_begin", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isBundle", "(", ")", "||", "!", "I", "->", "isBundled", "(", ")", ")", "if", "(", "++", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54933, "Length": 93, "Cover_Rate": 0.8303571428571429} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", ",", "TRI", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "SILowerControlFlowPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54934, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", ",", "TRI", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "SILowerControlFlowPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54935, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "if", "(", "!", "shouldSkip", "(", "*", "From", ".", "getParent", "(", ")", "->", "succ_begin", "(", ")", ",", "To", ".", "getMBB", "(", ")", ")", ")", "return", ";", "DebugLoc", "DL", "=", "From", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "From", ".", "getParent", "(", ")", ",", "&", "From", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "To", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "Skip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54936, "Length": 62, "Cover_Rate": 0.7948717948717948} {"Template_token": ["", "void", "LowerControlFlowPass", "::", "Skip", "(", "MachineInstr", "&", "From", ",", "MachineOperand", "&", "To", ")", "{", "if", "(", "!", "shouldSkip", "(", "*", "From", ".", "getParent", "(", ")", "->", "succ_begin", "(", ")", ",", "To", ".", "getMBB", "(", ")", ")", ")", "return", ";", "DebugLoc", "DL", "=", "From", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "From", ".", "getParent", "(", ")", ",", "&", "From", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "To", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "Skip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54937, "Length": 76, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "SkipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54938, "Length": 78, "Cover_Rate": 0.39593908629441626} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getShaderType", "(", ")", "!=", "ShaderType", "::", "PIXEL", "||", "!", "shouldSkip", "(", "&", "MBB", ",", "&", "MBB", ".", "getParent", "(", ")", "->", "back", "(", ")", ")", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "&", "MI", ";", "++", "Insert", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "SkipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54939, "Length": 162, "Cover_Rate": 0.8223350253807107} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "ExecModified", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ";", "MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow11", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54940, "Length": 182, "Cover_Rate": 0.5244956772334294} {"Template_token": ["", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow11", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54941, "Length": 33, "Cover_Rate": 0.7674418604651163} {"Template_token": ["", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Worklist", "(", "Begin", "->", "succ_begin", "(", ")", ",", "Begin", "->", "succ_end", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";"], "File": "SILowerControlFlow11", "Func": "hasKill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54942, "Length": 42, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "MBB", "==", "End", "||", "!", "Visited", ".", "insert", "(", "MBB", ")", ".", "second", ")", "continue", ";", "for", "(", "auto", "&", "Term", ":", "MBB", "->", "terminators", "(", ")", ")", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "Worklist", ".", "append", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow11", "Func": "hasKill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54943, "Length": 74, "Cover_Rate": 0.5362318840579711} {"Template_token": ["", "break", ";", "default", ":", "assert", "(", "false", "&&", "", ")", ";", "break", ";", "}", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "I", "=", "Prev", "?", "Prev", "->", "getIterator", "(", ")", ":", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MaskMI", "=", "*", "I", ";", "switch", "(", "MaskMI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "combineMasks", "(", "MaskMI", ")", ";", "break", ";", "default", ":", "I", "=", "MBB", ".", "end", "(", ")", ";", "break", ";", "}", "}"], "ground_truth": ["return", "SplitBB", ";"], "File": "SILowerControlFlow11", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54944, "Length": 111, "Cover_Rate": 0.43873517786561267} {"Template_token": ["", "bool", "Redundant", "=", "true", ";", "for", "(", "auto", "&", "I", ":", "MBB", ".", "instrs", "(", ")", ")", "{", "if", "(", "!", "I", ".", "isDebugInstr", "(", ")", "&&", "!", "I", ".", "isUnconditionalBranch", "(", ")", ")", "Redundant", "=", "false", ";", "}", "if", "(", "Redundant", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Preds", "(", "MBB", ".", "predecessors", "(", ")", ")", ";", "for", "(", "auto", "P", ":", "Preds", ")", "{", "P", "->", "replaceSuccessor", "(", "&", "MBB", ",", "Succ", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "P", "->", "getFirstInstrTerminator", "(", ")", ")", ";", "while", "(", "I", "!=", "P", "->", "end", "(", ")", ")", "{", "if", "(", "I", "->", "isBranch", "(", ")", ")", "{", "if", "(", "TII", "->", "getBranchDestBlock", "(", "*", "I", ")", "==", "&", "MBB", ")", "{", "I", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "Succ", ")", ";", "break", ";", "}", "}", "I", "++", ";", "}", "if", "(", "I", "==", "P", "->", "end", "(", ")", ")", "{", "MachineFunction", "*", "MF", "=", "P", "->", "getParent", "(", ")", ";", "MachineFunction", "::", "iterator", "InsertPt", "=", "P", "->", "getNextNode", "(", ")", "?", "MachineFunction", "::", "iterator", "(", "P", "->", "getNextNode", "(", ")", ")", ":", "MF", "->", "end", "(", ")", ";", "MF", "->", "splice", "(", "InsertPt", ",", "Succ", ")", ";", "}", "}", "MBB", ".", "removeSuccessor", "(", "Succ", ")", ";", "if", "(", "LIS", ")", "{", "for", "(", "auto", "&", "I", ":", "MBB", ".", "instrs", "(", ")", ")", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "I", ")", ";", "}", "MBB", ".", "clear", "(", ")", ";", "MBB", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SILowerControlFlow11", "Func": "removeMBBifRedundant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54945, "Length": 262, "Cover_Rate": 0.9458483754512635} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Worklist", ";", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ";", "BI", "!=", "MF", ".", "end", "(", ")", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "E", ",", "Next", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MachineBasicBlock", "*", "SplitMBB", "=", "MBB", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "SplitMBB", "=", "process", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "InsertKillCleanups", ")", "Worklist", ".", "push_back", "(", "&", "MI", ")", ";", "else", "SplitMBB", "=", "process", "(", "MI", ")", ";", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "SILowerControlFlow11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54946, "Length": 174, "Cover_Rate": 0.3824175824175824} {"Template_token": ["", "MachineBasicBlock", "*", "B", "=", "&", "MBB", ";", "do", "{", "if", "(", "!", "Visited", ".", "insert", "(", "B", ")", ".", "second", ")", "return", "MBB", ".", "end", "(", ")", ";", "auto", "E", "=", "B", "->", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "It", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "TII", "->", "mayReadEXEC", "(", "*", "MRI", ",", "*", "It", ")", ")", "break", ";", "}", "if", "(", "It", "!=", "E", ")", "return", "It", ";", "if", "(", "B", "->", "succ_size", "(", ")", "!=", "", ")", "return", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "*", "Succ", "=", "*", "B", "->", "succ_begin", "(", ")", ";", "It", "=", "Succ", "->", "begin", "(", ")", ";", "B", "=", "Succ", ";"], "ground_truth": ["}", "while", "(", "true", ")", ";"], "File": "SILowerControlFlow11", "Func": "skipIgnoreExecInstsTrivialSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54947, "Length": 131, "Cover_Rate": 0.808641975308642} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "LowerControlFlow", "::", "skipIgnoreExecInstsTrivialSucc", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "It", ")", "const", "{", "SmallSet", "<", "const", "MachineBasicBlock", "*", ",", "", ">", "Visited", ";", "MachineBasicBlock", "*", "B", "=", "&", "MBB", ";", "do", "{", "if", "(", "!", "Visited", ".", "insert", "(", "B", ")", ".", "second", ")", "return", "MBB", ".", "end", "(", ")", ";", "auto", "E", "=", "B", "->", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "It", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "TII", "->", "mayReadEXEC", "(", "*", "MRI", ",", "*", "It", ")", ")", "break", ";", "}"], "ground_truth": ["if", "(", "It", "!=", "E", ")", "return", "It", ";"], "File": "SILowerControlFlow11", "Func": "skipIgnoreExecInstsTrivialSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54948, "Length": 113, "Cover_Rate": 0.6975308641975309} {"Template_token": ["", "void", "LowerControlFlow", "::", "Branch", "(", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "MI", ".", "getParent", "(", ")", "->", "getNextNode", "(", ")", ")", "MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow12", "Func": "Branch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54949, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "MI", ".", "getParent", "(", ")", "->", "getNextNode", "(", ")", ")", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow12", "Func": "Branch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54950, "Length": 30, "Cover_Rate": 0.75} {"Template_token": ["", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Src", ")", ";"], "File": "SILowerControlFlow12", "Func": "Break", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54951, "Length": 57, "Cover_Rate": 0.5816326530612245} {"Template_token": ["", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "VecReg", ",", "", ")", ";", "if", "(", "!", "SubReg", ")", "SubReg", "=", "VecReg", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getPhysRegClass", "(", "SubReg", ")", ";"], "ground_truth": ["int", "RegIdx", "=", "TRI", "->", "getHWRegIndex", "(", "SubReg", ")", "+", "Offset", ";"], "File": "SILowerControlFlow12", "Func": "computeIndirectRegAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54952, "Length": 45, "Cover_Rate": 0.4639175257731959} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createLowerControlFlowPass", "(", ")", "{"], "ground_truth": ["return", "new", "LowerControlFlow", "(", ")", ";"], "File": "SILowerControlFlow12", "Func": "createSILowerControlFlowPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54953, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "new", "LowerControlFlow", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow12", "Func": "createSILowerControlFlowPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54954, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Dst", ")", ";"], "File": "SILowerControlFlow12", "Func": "Else", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54955, "Length": 84, "Cover_Rate": 0.5957446808510638} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Saved", ")", ".", "addReg", "(", "Src", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow12", "Func": "ElseBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54956, "Length": 36, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Saved", ")", ".", "addReg", "(", "Src", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow12", "Func": "ElseBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54957, "Length": 36, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow12", "Func": "EndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54958, "Length": 72, "Cover_Rate": 0.8089887640449438} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SILowerControlFlow12", "Func": "EndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54959, "Length": 34, "Cover_Rate": 0.38202247191011235} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow12", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54960, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "void", "LowerControlFlow", "::", "If", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Vcc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Vcc", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ")", ";"], "File": "SILowerControlFlow12", "Func": "If", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54962, "Length": 111, "Cover_Rate": 0.8161764705882353} {"Template_token": ["", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Vcc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Vcc", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ")", ";"], "File": "SILowerControlFlow12", "Func": "If", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54963, "Length": 81, "Cover_Rate": 0.5955882352941176} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Vcc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SILowerControlFlow12", "Func": "IfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54964, "Length": 62, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "computeIndirectRegAndOffset", "(", "Dst", ",", "Reg", ",", "Off", ")", ";"], "ground_truth": ["MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SILowerControlFlow12", "Func": "IndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54965, "Length": 55, "Cover_Rate": 0.3873239436619718} {"Template_token": ["", "unsigned", "Vec", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Off", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Reg", ";", "computeIndirectRegAndOffset", "(", "Vec", ",", "Reg", ",", "Off", ")", ";"], "ground_truth": ["MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "Vec", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SILowerControlFlow12", "Func": "IndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54966, "Length": 79, "Cover_Rate": 0.5851851851851851} {"Template_token": ["", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "Vec", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["LoadM0", "(", "MI", ",", "MovRel", ",", "Off", ")", ";"], "File": "SILowerControlFlow12", "Func": "IndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54967, "Length": 48, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "if", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "}", "else", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addOperand", "(", "Op", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow12", "Func": "Kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54968, "Length": 74, "Cover_Rate": 0.42528735632183906} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Src", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SILowerControlFlow12", "Func": "Loop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54969, "Length": 56, "Cover_Rate": 0.48695652173913045} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Src", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow12", "Func": "Loop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54970, "Length": 63, "Cover_Rate": 0.5478260869565217} {"Template_token": ["", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "bool", "HaveKill", "=", "false", ";", "bool", "NeedWQM", "=", "false", ";", "bool", "NeedFlat", "=", "false", ";", "unsigned", "Depth", "=", "", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "NULL", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "TII", "->", "isWQM", "(", "MI", ")", "||", "TII", "->", "isDS", "(", "MI", ")", ")", "NeedWQM", "=", "true", ";", "if", "(", "TII", "->", "isFLAT", "(", "MI", ")", ")", "NeedFlat", "=", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "++", "Depth", ";", "If", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Else", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Break", "(", "MI", ")", ";", "break", ";", "case", "", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "--", "Depth", "==", "", "&&", "HaveKill", ")", "{", "SkipIfDead", "(", "MI", ")", ";", "HaveKill", "=", "false", ";", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "Depth", "==", "", ")", "SkipIfDead", "(", "MI", ")", ";", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "IndirectSrc", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "IndirectDst", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "if", "(", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", "break", ";", "if", "(", "BI", "!=", "--", "MF", ".", "end", "(", ")", "||", "I", "!=", "MBB", ".", "getFirstTerminator", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "BI", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "}", "I", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "}", "}", "}"], "ground_truth": ["if", "(", "NeedWQM", "&&", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", ")", "{"], "File": "SILowerControlFlow12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54971, "Length": 493, "Cover_Rate": 0.7751572327044025} {"Template_token": ["", "for", "(", "MachineBasicBlock", "*", "MBB", "=", "From", ";", "MBB", "!=", "To", "&&", "!", "MBB", "->", "succ_empty", "(", ")", ";", "MBB", "=", "*", "MBB", "->", "succ_begin", "(", ")", ")", "{"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";"], "File": "SILowerControlFlow12", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54972, "Length": 50, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "bool", "LowerControlFlow", "::", "shouldSkip", "(", "MachineBasicBlock", "*", "From", ",", "MachineBasicBlock", "*", "To", ")", "{", "unsigned", "NumInstr", "=", "", ";", "for", "(", "MachineBasicBlock", "*", "MBB", "=", "From", ";", "MBB", "!=", "To", "&&", "!", "MBB", "->", "succ_empty", "(", ")", ";", "MBB", "=", "*", "MBB", "->", "succ_begin", "(", ")", ")", "{"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";"], "File": "SILowerControlFlow12", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54973, "Length": 69, "Cover_Rate": 0.6160714285714286} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", ",", "TRI", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SILowerControlFlow12", "Func": "SILowerControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54975, "Length": 16, "Cover_Rate": 0.8} {"Template_token": ["", "DebugLoc", "DL", "=", "From", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "From", ".", "getParent", "(", ")", ",", "&", "From", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "To", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow12", "Func": "Skip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54977, "Length": 37, "Cover_Rate": 0.47435897435897434} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow12", "Func": "SkipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54978, "Length": 99, "Cover_Rate": 0.5025380710659898} {"Template_token": ["", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getShaderType", "(", ")", "!=", "ShaderType", "::", "PIXEL", "||", "!", "shouldSkip", "(", "&", "MBB", ",", "&", "MBB", ".", "getParent", "(", ")", "->", "back", "(", ")", ")", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "&", "MI", ";", "++", "Insert", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "SILowerControlFlow12", "Func": "SkipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54979, "Length": 136, "Cover_Rate": 0.6903553299492385} {"Template_token": ["", "Register", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "}", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "XorTermrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "DstReg", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "if", "(", "!", "LIS", ")", "{"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow13", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54980, "Length": 183, "Cover_Rate": 0.4728682170542636} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "DstReg", "=", "getSaveExec", "(", "&", "MI", ")", ";", "bool", "ExecModified", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ";", "MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "CopyReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Register", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "}", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "XorTermrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "DstReg", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";"], "ground_truth": ["if", "(", "!", "LIS", ")", "{"], "File": "SILowerControlFlow13", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54981, "Length": 277, "Cover_Rate": 0.7157622739018088} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "Def", "&&", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", "?", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "Def", ")", ")", ":", "MBB", ".", "begin", "(", ")", ";", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";"], "File": "SILowerControlFlow13", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54982, "Length": 96, "Cover_Rate": 0.5485714285714286} {"Template_token": ["", "unsigned", "CFMask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "CFMask", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "Def", "&&", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", "?", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "Def", ")", ")", ":", "MBB", ".", "begin", "(", ")", ";", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "LIS", "->", "handleMove", "(", "*", "NewMI", ")", ";"], "File": "SILowerControlFlow13", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54983, "Length": 139, "Cover_Rate": 0.7942857142857143} {"Template_token": ["", "Register", "CopyReg", "=", "SimpleIf", "?", "SaveExecReg", ":", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "Exec", ",", "RegState", "::", "ImplicitDefine", ")", ";", "Register", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "add", "(", "Cond", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "And", ")", ";", "if", "(", "!", "SimpleIf", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "SetExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewBr", ")", ";", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "removeInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Tmp", ")", ";"], "ground_truth": ["if", "(", "!", "SimpleIf", ")", "LIS", "->", "createAndComputeVirtRegInterval", "(", "CopyReg", ")", ";"], "File": "SILowerControlFlow13", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54984, "Length": 324, "Cover_Rate": 0.7248322147651006} {"Template_token": ["", "MachineOperand", "&", "Cond", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "Cond", ".", "getSubReg", "(", ")", "==", "", ")", ";", "MachineOperand", "&", "ImpDefSCC", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";", "bool", "SimpleIf", "=", "isSimpleIf", "(", "MI", ",", "MRI", ",", "TII", ")", ";", "Register", "CopyReg", "=", "SimpleIf", "?", "SaveExecReg", ":", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "Exec", ",", "RegState", "::", "ImplicitDefine", ")", ";", "Register", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "add", "(", "Cond", ")", ";"], "ground_truth": ["setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";"], "File": "SILowerControlFlow13", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54985, "Length": 162, "Cover_Rate": 0.3624161073825503} {"Template_token": ["", "}", "}", "MachineInstr", "*", "And", "=", "nullptr", ",", "*", "Or", "=", "nullptr", ";", "if", "(", "!", "SkipAnding", ")", "{", "Register", "AndReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "And", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "addReg", "(", "AndReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SILowerControlFlow13", "Func": "emitIfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54986, "Length": 101, "Cover_Rate": 0.3423728813559322} {"Template_token": ["", "MachineInstr", "*", "And", "=", "nullptr", ",", "*", "Or", "=", "nullptr", ";", "if", "(", "!", "SkipAnding", ")", "{", "Register", "AndReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "And", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "addReg", "(", "AndReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "createAndComputeVirtRegInterval", "(", "AndReg", ")", ";", "}", "else", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "{", "if", "(", "And", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "Or", ")", ";", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow13", "Func": "emitIfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54987, "Length": 187, "Cover_Rate": 0.6338983050847458} {"Template_token": ["", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "{"], "ground_truth": ["LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "AndN2", ")", ";"], "File": "SILowerControlFlow13", "Func": "emitLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54988, "Length": 46, "Cover_Rate": 0.34328358208955223} {"Template_token": ["", "MachineInstr", "*", "AndN2", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Andn2TermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "{", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "AndN2", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Branch", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow13", "Func": "emitLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54989, "Length": 93, "Cover_Rate": 0.6940298507462687} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "J", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "J", "!=", "MBB", "->", "end", "(", ")", "&&", "J", "->", "getOpcode", "(", ")", "==", "FalseTermOpc", "&&", "J", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "J", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SaveExecReg", ")", "{", "SaveExecReg", "=", "J", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["J", "->", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow13", "Func": "getSaveExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54990, "Length": 74, "Cover_Rate": 0.46835443037974683} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "MBB", "==", "EMBB", "||", "!", "Visited", ".", "insert", "(", "MBB", ")", ".", "second", ")", "continue", ";", "for", "(", "auto", "&", "Term", ":", "MBB", "->", "terminators", "(", ")", ")", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["Worklist", ".", "append", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ")", ";"], "File": "SILowerControlFlow13", "Func": "isSimpleIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54991, "Length": 73, "Cover_Rate": 0.33796296296296297} {"Template_token": ["", "Exec", "=", "", ";", "}", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ",", "Last", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ",", "Last", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "emitIf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitElse", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitIfBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoop", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitEndCf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "combineMasks", "(", "MI", ")", ";", "Last", "=", "I", ";", "continue", ";", "default", ":", "Last", "=", "I", ";"], "ground_truth": ["continue", ";"], "File": "SILowerControlFlow13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54992, "Length": 202, "Cover_Rate": 0.48325358851674644} {"Template_token": ["", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "OrSaveExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Branch", ")", ";", "LIS", "->", "removeInterval", "(", "DstReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "DstReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SaveReg", ")", ";"], "ground_truth": ["LIS", "->", "removeAllRegUnitsForPhysReg", "(", "", ")", ";"], "File": "SILowerControlFlow15", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54993, "Length": 105, "Cover_Rate": 0.30701754385964913} {"Template_token": ["", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "SaveReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LV", ")", "LV", "->", "replaceKillInstruction", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MI", ",", "*", "OrSaveExec", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveReg", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";"], "File": "SILowerControlFlow15", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54994, "Length": 159, "Cover_Rate": 0.4649122807017544} {"Template_token": ["", "NeedBlockSplit", "=", "true", ";", "break", ";", "}", "}", "unsigned", "Opcode", "=", "OrOpc", ";", "MachineBasicBlock", "*", "SplitBB", "=", "&", "MBB", ";", "if", "(", "NeedBlockSplit", ")", "{", "SplitBB", "=", "MBB", ".", "splitAt", "(", "MI", ",", "true", ",", "LIS", ")", ";", "if", "(", "MDT", "&&", "SplitBB", "!=", "&", "MBB", ")", "{", "MachineDomTreeNode", "*", "MBBNode", "=", "(", "*", "MDT", ")", "[", "&", "MBB", "]", ";", "SmallVector", "<", "MachineDomTreeNode", "*", ">", "Children", "(", "MBBNode", "->", "begin", "(", ")", ",", "MBBNode", "->", "end", "(", ")", ")", ";", "MachineDomTreeNode", "*", "SplitBBNode", "=", "MDT", "->", "addNewBlock", "(", "SplitBB", ",", "&", "MBB", ")", ";", "for", "(", "MachineDomTreeNode", "*", "Child", ":", "Children", ")", "MDT", "->", "changeImmediateDominator", "(", "Child", ",", "SplitBBNode", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow15", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54995, "Length": 113, "Cover_Rate": 0.345565749235474} {"Template_token": ["", "if", "(", "SimpleIf", ")", "{", "auto", "UseMI", "=", "MRI", "->", "use_instr_nodbg_begin", "(", "SaveExecReg", ")", ";", "SimpleIf", "=", "!", "hasKill", "(", "MI", ".", "getParent", "(", ")", ",", "UseMI", "->", "getParent", "(", ")", ")", ";", "}", "Register", "CopyReg", "=", "SimpleIf", "?", "SaveExecReg", ":", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "Exec", ",", "RegState", "::", "ImplicitDefine", ")", ";", "LoweredIf", ".", "insert", "(", "CopyReg", ")", ";", "Register", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "add", "(", "Cond", ")", ";", "if", "(", "LV", ")", "LV", "->", "replaceKillInstruction", "(", "Cond", ".", "getReg", "(", ")", ",", "MI", ",", "*", "And", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}"], "ground_truth": ["MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";"], "File": "SILowerControlFlow15", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54996, "Length": 247, "Cover_Rate": 0.4591078066914498} {"Template_token": ["", "SimpleIf", "=", "!", "hasKill", "(", "MI", ".", "getParent", "(", ")", ",", "UseMI", "->", "getParent", "(", ")", ")", ";", "}", "Register", "CopyReg", "=", "SimpleIf", "?", "SaveExecReg", ":", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "Exec", ",", "RegState", "::", "ImplicitDefine", ")", ";", "LoweredIf", ".", "insert", "(", "CopyReg", ")", ";", "Register", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "add", "(", "Cond", ")", ";", "if", "(", "LV", ")", "LV", "->", "replaceKillInstruction", "(", "Cond", ".", "getReg", "(", ")", ",", "MI", ",", "*", "And", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "LV", ")", "LV", "->", "getVarInfo", "(", "Tmp", ")", ".", "Kills", ".", "push_back", "(", "SetExec", ")", ";", "I", "=", "skipToUncondBrOrEnd", "(", "MBB", ",", "I", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "And", ")", ";", "if", "(", "!", "SimpleIf", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "SetExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewBr", ")", ";", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "removeInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Tmp", ")", ";"], "ground_truth": ["if", "(", "!", "SimpleIf", ")", "LIS", "->", "createAndComputeVirtRegInterval", "(", "CopyReg", ")", ";"], "File": "SILowerControlFlow15", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54997, "Length": 397, "Cover_Rate": 0.7379182156133829} {"Template_token": ["", "Register", "AndReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "And", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LV", ")", "LV", "->", "replaceKillInstruction", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MI", ",", "*", "And", ")", ";", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "addReg", "(", "AndReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "createAndComputeVirtRegInterval", "(", "AndReg", ")", ";", "}", "else", "{", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "LV", ")", "LV", "->", "replaceKillInstruction", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MI", ",", "*", "Or", ")", ";"], "File": "SILowerControlFlow15", "Func": "emitIfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54998, "Length": 187, "Cover_Rate": 0.4960212201591512} {"Template_token": ["", "}", "else", "{", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LV", ")", "LV", "->", "replaceKillInstruction", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MI", ",", "*", "Or", ")", ";", "}", "if", "(", "LV", ")", "LV", "->", "replaceKillInstruction", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MI", ",", "*", "Or", ")", ";", "if", "(", "LIS", ")", "{", "if", "(", "And", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "Or", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow15", "Func": "emitIfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 54999, "Length": 130, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MBB", "->", "begin", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsWave32", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "Register", "InputReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "FirstMI", "=", "&", "*", "MBB", "->", "begin", "(", ")", ";", "if", "(", "InputReg", ".", "isVirtual", "(", ")", ")", "{", "MachineInstr", "*", "DefInstr", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "assert", "(", "DefInstr", "&&", "DefInstr", "->", "isCopy", "(", ")", ")", ";", "if", "(", "DefInstr", "->", "getParent", "(", ")", "==", "MBB", ")", "{", "if", "(", "DefInstr", "!=", "FirstMI", ")", "{", "DefInstr", "->", "removeFromParent", "(", ")", ";", "MBB", "->", "insert", "(", "FirstMI", ",", "DefInstr", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "handleMove", "(", "*", "DefInstr", ")", ";", "}", "else", "{", "FirstMI", "=", "&", "*", "std", "::", "next", "(", "FirstMI", "->", "getIterator", "(", ")", ")", ";", "}", "}", "}", "const", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "unsigned", "WavefrontSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "const", "unsigned", "Mask", "=", "(", "WavefrontSize", "<<", "", ")", "-", "", ";", "Register", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "auto", "BfeMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CountReg", ")", ".", "addReg", "(", "InputReg", ")", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "Mask", ")", "|", "", ")", ";", "if", "(", "LV", ")", "LV", "->", "recomputeForSingleDefVirtReg", "(", "InputReg", ")", ";", "auto", "BfmMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "IsWave32", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addReg", "(", "CountReg", ")", ".", "addImm", "(", "", ")", ";", "auto", "CmpMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "CountReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "WavefrontSize", ")", ";", "if", "(", "LV", ")", "LV", "->", "getVarInfo", "(", "CountReg", ")", ".", "Kills", ".", "push_back", "(", "CmpMI", ")", ";", "auto", "CmovMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "IsWave32", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addImm", "(", "-", "", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "BfeMI", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "BfmMI", ")", ";"], "File": "SILowerControlFlow15", "Func": "lowerInitExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55000, "Length": 453, "Cover_Rate": 0.7947368421052632} {"Template_token": ["", "MBB", "->", "insert", "(", "FirstMI", ",", "DefInstr", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "handleMove", "(", "*", "DefInstr", ")", ";", "}", "else", "{", "FirstMI", "=", "&", "*", "std", "::", "next", "(", "FirstMI", "->", "getIterator", "(", ")", ")", ";", "}", "}", "}", "const", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "unsigned", "WavefrontSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "const", "unsigned", "Mask", "=", "(", "WavefrontSize", "<<", "", ")", "-", "", ";", "Register", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "auto", "BfeMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CountReg", ")", ".", "addReg", "(", "InputReg", ")", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "Mask", ")", "|", "", ")", ";", "if", "(", "LV", ")", "LV", "->", "recomputeForSingleDefVirtReg", "(", "InputReg", ")", ";", "auto", "BfmMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "IsWave32", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addReg", "(", "CountReg", ")", ".", "addImm", "(", "", ")", ";", "auto", "CmpMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "CountReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "WavefrontSize", ")", ";", "if", "(", "LV", ")", "LV", "->", "getVarInfo", "(", "CountReg", ")", ".", "Kills", ".", "push_back", "(", "CmpMI", ")", ";", "auto", "CmovMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "IsWave32", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addImm", "(", "-", "", ")", ";", "if", "(", "!", "LIS", ")", "{"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow15", "Func": "lowerInitExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55001, "Length": 275, "Cover_Rate": 0.4824561403508772} {"Template_token": ["", "if", "(", "Next", "==", "MBB", ".", "end", "(", ")", "||", "!", "LoweredEndCf", ".", "count", "(", "&", "*", "Next", ")", ")", "continue", ";", "Register", "SavedExec", "=", "TII", "->", "getNamedOperand", "(", "*", "Next", ",", "", "::", "src1", ")", "->", "getReg", "(", ")", ";", "assert", "(", "SavedExec", ".", "isVirtual", "(", ")", "&&", "", ")", ";"], "ground_truth": ["const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "SavedExec", ")", ";"], "File": "SILowerControlFlow15", "Func": "optimizeEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55002, "Length": 64, "Cover_Rate": 0.3004694835680751} {"Template_token": ["", "}", "if", "(", "MDT", ")", "{", "if", "(", "MDT", "->", "dominates", "(", "&", "MBB", ",", "Succ", ")", ")", "MDT", "->", "changeImmediateDominator", "(", "MDT", "->", "getNode", "(", "Succ", ")", ",", "MDT", "->", "getNode", "(", "&", "MBB", ")", "->", "getIDom", "(", ")", ")", ";", "MDT", "->", "eraseNode", "(", "&", "MBB", ")", ";", "}", "MBB", ".", "clear", "(", ")", ";", "MBB", ".", "eraseFromParent", "(", ")", ";", "if", "(", "FallThrough", "&&", "!", "FallThrough", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "if", "(", "!", "Succ", "->", "canFallThrough", "(", ")", ")", "{", "MachineFunction", "*", "MF", "=", "FallThrough", "->", "getParent", "(", ")", ";"], "ground_truth": ["MachineFunction", "::", "iterator", "FallThroughPos", "(", "FallThrough", ")", ";"], "File": "SILowerControlFlow15", "Func": "removeMBBifRedundant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55003, "Length": 104, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MachineBasicBlock", "*", "FallThrough", "=", "nullptr", ";", "while", "(", "!", "MBB", ".", "predecessors", "(", ")", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "P", "=", "*", "MBB", ".", "pred_begin", "(", ")", ";", "if", "(", "P", "->", "getFallThrough", "(", ")", "==", "&", "MBB", ")", "FallThrough", "=", "P", ";", "P", "->", "ReplaceUsesOfBlockWith", "(", "&", "MBB", ",", "Succ", ")", ";", "}", "MBB", ".", "removeSuccessor", "(", "Succ", ")", ";", "if", "(", "LIS", ")", "{", "for", "(", "auto", "&", "I", ":", "MBB", ".", "instrs", "(", ")", ")", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "I", ")", ";", "}", "if", "(", "MDT", ")", "{", "if", "(", "MDT", "->", "dominates", "(", "&", "MBB", ",", "Succ", ")", ")", "MDT", "->", "changeImmediateDominator", "(", "MDT", "->", "getNode", "(", "Succ", ")", ",", "MDT", "->", "getNode", "(", "&", "MBB", ")", "->", "getIDom", "(", ")", ")", ";"], "ground_truth": ["MDT", "->", "eraseNode", "(", "&", "MBB", ")", ";"], "File": "SILowerControlFlow15", "Func": "removeMBBifRedundant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55004, "Length": 138, "Cover_Rate": 0.4423076923076923} {"Template_token": ["", "MDT", "=", "getAnalysisIfAvailable", "<", "MachineDominatorTree", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "BoolRC", "=", "TRI", "->", "getBoolRC", "(", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", ")", "{", "AndOpc", "=", "", ";", "OrOpc", "=", "", ";", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "else", "{", "AndOpc", "=", "", ";", "OrOpc", "=", "", ";", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "const", "bool", "CanDemote", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsKillBlock", "=", "false", ";", "for", "(", "auto", "&", "Term", ":", "MBB", ".", "terminators", "(", ")", ")", "{", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "IsKillBlock", "=", "true", ";", "break", ";", "}", "}", "if", "(", "CanDemote", "&&", "!", "IsKillBlock", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "break", ";", "}", "}", "}", "}", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ";", "BI", "!=", "MF", ".", "end", "(", ")", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "E", ",", "Next", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MachineBasicBlock", "*", "SplitMBB", "=", "MBB", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "SplitMBB", "=", "process", "(", "MI", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SILowerControlFlow15", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55005, "Length": 376, "Cover_Rate": 0.6416382252559727} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "auto", "Next", "=", "skipIgnoreExecInstsTrivialSucc", "(", "MBB", ",", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ")", ";", "if", "(", "Next", "==", "MBB", ".", "end", "(", ")", "||", "!", "LoweredEndCf", ".", "count", "(", "&", "*", "Next", ")", ")", "continue", ";", "Register", "SavedExec", "=", "TII", "->", "getNamedOperand", "(", "*", "Next", ",", "", "::", "src1", ")", "->", "getReg", "(", ")", ";", "assert", "(", "SavedExec", ".", "isVirtual", "(", ")", "&&", "", ")", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "SavedExec", ")", ";", "if", "(", "Def", "&&", "LoweredIf", ".", "count", "(", "SavedExec", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "MI", ")", ";", "Register", "Reg", ";", "if", "(", "LV", ")", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1", ")", "->", "getReg", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "if", "(", "LV", ")", "LV", "->", "recomputeForSingleDefVirtReg", "(", "Reg", ")", ";", "removeMBBifRedundant", "(", "MBB", ")", ";", "}"], "ground_truth": ["}"], "File": "SILowerControlFlow17", "Func": "optimizeEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55006, "Length": 182, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "void", "LowerControlFlow", "::", "combineMasks", "(", "MachineInstr", "&", "MI", ")", "{", "assert", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "Ops", ";", "unsigned", "OpToReplace", "=", "", ";", "findMaskOperands", "(", "MI", ",", "", ",", "Ops", ")", ";", "if", "(", "Ops", ".", "size", "(", ")", "==", "", ")", "OpToReplace", "=", "", ";", "findMaskOperands", "(", "MI", ",", "", ",", "Ops", ")", ";", "if", "(", "Ops", ".", "size", "(", ")", "!=", "", ")", "return", ";", "unsigned", "UniqueOpndIdx", ";", "if", "(", "Ops", "[", "", "]", ".", "isIdenticalTo", "(", "Ops", "[", "", "]", ")", ")", "UniqueOpndIdx", "=", "", ";", "else", "if", "(", "Ops", "[", "", "]", ".", "isIdenticalTo", "(", "Ops", "[", "", "]", ")", ")", "UniqueOpndIdx", "=", "", ";", "else", "if", "(", "Ops", "[", "", "]", ".", "isIdenticalTo", "(", "Ops", "[", "", "]", ")", ")", "UniqueOpndIdx", "=", "", ";"], "ground_truth": ["else", "return", ";"], "File": "SILowerControlFlow18", "Func": "combineMasks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55007, "Length": 143, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "if", "(", "Ops", ".", "size", "(", ")", "!=", "", ")", "return", ";", "unsigned", "UniqueOpndIdx", ";", "if", "(", "Ops", "[", "", "]", ".", "isIdenticalTo", "(", "Ops", "[", "", "]", ")", ")", "UniqueOpndIdx", "=", "", ";", "else", "if", "(", "Ops", "[", "", "]", ".", "isIdenticalTo", "(", "Ops", "[", "", "]", ")", ")", "UniqueOpndIdx", "=", "", ";", "else", "if", "(", "Ops", "[", "", "]", ".", "isIdenticalTo", "(", "Ops", "[", "", "]", ")", ")", "UniqueOpndIdx", "=", "", ";", "else", "return", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "OpToReplace", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["MI", ".", "RemoveOperand", "(", "OpToReplace", ")", ";"], "File": "SILowerControlFlow18", "Func": "combineMasks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55008, "Length": 98, "Cover_Rate": 0.5025641025641026} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "Or", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow18", "Func": "emitBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55009, "Length": 94, "Cover_Rate": 0.8623853211009175} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "Or", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow18", "Func": "emitBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55010, "Length": 94, "Cover_Rate": 0.8623853211009175} {"Template_token": ["", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "}", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "DstReg", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "OrSaveExec", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";"], "File": "SILowerControlFlow18", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55011, "Length": 154, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow18", "Func": "emitElseBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55012, "Length": 13, "Cover_Rate": 0.52} {"Template_token": ["", "void", "LowerControlFlow", "::", "emitElseBreak", "(", "MachineInstr", "&", "MI", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow18", "Func": "emitElseBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55013, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "void", "LowerControlFlow", "::", "emitEndCf", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "MBB", ".", "begin", "(", ")", ";", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";"], "File": "SILowerControlFlow18", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55014, "Length": 94, "Cover_Rate": 0.7899159663865546} {"Template_token": ["", "assert", "(", "SaveExec", ".", "getSubReg", "(", ")", "==", "", "&&", "Cond", ".", "getSubReg", "(", ")", "==", "", ")", ";", "unsigned", "SaveExecReg", "=", "SaveExec", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "ImpDefSCC", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";", "bool", "SimpleIf", "=", "isSimpleIf", "(", "MI", ",", "MRI", ")", ";", "unsigned", "CopyReg", "=", "SimpleIf", "?", "SaveExecReg", ":", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", ")", ";", "unsigned", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "addReg", "(", "Cond", ".", "getReg", "(", ")", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "And", ")", ";", "if", "(", "!", "SimpleIf", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "SetExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewBr", ")", ";", "LIS", "->", "removeRegUnit", "(", "*", "MCRegUnitIterator", "(", "", ",", "TRI", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "removeInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Tmp", ")", ";", "if", "(", "!", "SimpleIf", ")", "LIS", "->", "createAndComputeVirtRegInterval", "(", "CopyReg", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow18", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55016, "Length": 403, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "AndN2", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "{", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "AndN2", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Branch", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow18", "Func": "emitLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55019, "Length": 104, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "void", "LowerControlFlow", "::", "findMaskOperands", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Src", ")", "const", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "{", "Src", ".", "push_back", "(", "Op", ")", ";", "return", ";", "}", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "!", "(", "Def", "->", "isFullCopy", "(", ")", "||", "(", "Def", "->", "getOpcode", "(", ")", "==", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", "return", ";", "for", "(", "auto", "I", "=", "Def", "->", "getIterator", "(", ")", ";", "I", "!=", "MI", ".", "getIterator", "(", ")", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", "&&", "!", "(", "I", "->", "isCopy", "(", ")", "&&", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ")", ")", "return", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "SrcOp", ":", "Def", "->", "explicit_operands", "(", ")", ")", "if", "(", "SrcOp", ".", "isUse", "(", ")", "&&", "(", "!", "SrcOp", ".", "isReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcOp", ".", "getReg", "(", ")", ")", "||", "SrcOp", ".", "getReg", "(", ")", "==", "", ")", ")", "Src", ".", "push_back", "(", "SrcOp", ")", ";"], "File": "SILowerControlFlow18", "Func": "findMaskOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55020, "Length": 234, "Cover_Rate": 0.970954356846473} {"Template_token": ["", "DenseSet", "<", "const", "MachineBasicBlock", "*", ">", "Visited", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Worklist", "(", "SMBB", "->", "succ_begin", "(", ")", ",", "SMBB", "->", "succ_end", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";"], "ground_truth": ["if", "(", "MBB", "==", "EMBB", "||", "!", "Visited", ".", "insert", "(", "MBB", ")", ".", "second", ")", "continue", ";"], "File": "SILowerControlFlow18", "Func": "isSimpleIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55021, "Length": 68, "Cover_Rate": 0.3238095238095238} {"Template_token": ["", "assert", "(", "SaveExec", ".", "getSubReg", "(", ")", "==", "", "&&", "Cond", ".", "getSubReg", "(", ")", "==", "", ")", ";", "unsigned", "SaveExecReg", "=", "SaveExec", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "ImpDefSCC", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";", "bool", "SimpleIf", "=", "isSimpleIf", "(", "MI", ",", "MRI", ",", "TII", ")", ";", "unsigned", "CopyReg", "=", "SimpleIf", "?", "SaveExecReg", ":", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", ")", ";", "unsigned", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "addReg", "(", "Cond", ".", "getReg", "(", ")", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "And", ")", ";", "if", "(", "!", "SimpleIf", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "SetExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewBr", ")", ";", "LIS", "->", "removeRegUnit", "(", "*", "MCRegUnitIterator", "(", "", ",", "TRI", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "removeInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Tmp", ")", ";", "if", "(", "!", "SimpleIf", ")", "LIS", "->", "createAndComputeVirtRegInterval", "(", "CopyReg", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow19", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55022, "Length": 405, "Cover_Rate": 0.8165322580645161} {"Template_token": ["", "if", "(", "U", "==", "MRI", "->", "use_instr_nodbg_end", "(", ")", "||", "std", "::", "next", "(", "U", ")", "!=", "MRI", "->", "use_instr_nodbg_end", "(", ")", "||", "U", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "auto", "SMBB", "=", "MI", ".", "getParent", "(", ")", ";", "auto", "EMBB", "=", "U", "->", "getParent", "(", ")", ";", "DenseSet", "<", "const", "MachineBasicBlock", "*", ">", "Visited", ";"], "ground_truth": ["SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Worklist", "(", "SMBB", "->", "succ_begin", "(", ")", ",", "SMBB", "->", "succ_end", "(", ")", ")", ";"], "File": "SILowerControlFlow19", "Func": "isSimpleIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55023, "Length": 82, "Cover_Rate": 0.37962962962962965} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "SaveReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "XorTermrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "DstReg", ")", ";", "ElsePt", "=", "skipToUncondBrOrEnd", "(", "MBB", ",", "ElsePt", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "OrSaveExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Branch", ")", ";"], "ground_truth": ["LIS", "->", "removeInterval", "(", "DstReg", ")", ";"], "File": "SILowerControlFlow1", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55024, "Length": 270, "Cover_Rate": 0.8517350157728707} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "NeedBlockSplit", "=", "false", ";", "Register", "DataReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "InsPt", ",", "E", "=", "MI", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "DataReg", ",", "TRI", ")", ")", "{", "NeedBlockSplit", "=", "true", ";", "break", ";", "}", "}", "unsigned", "Opcode", "=", "OrOpc", ";", "MachineBasicBlock", "*", "SplitBB", "=", "&", "MBB", ";", "if", "(", "NeedBlockSplit", ")", "{", "SplitBB", "=", "MBB", ".", "splitAt", "(", "MI", ",", "true", ",", "LIS", ")", ";", "if", "(", "MDT", "&&", "SplitBB", "!=", "&", "MBB", ")", "{", "MachineDomTreeNode", "*", "MBBNode", "=", "(", "*", "MDT", ")", "[", "&", "MBB", "]", ";", "SmallVector", "<", "MachineDomTreeNode", "*", ">", "Children", "(", "MBBNode", "->", "begin", "(", ")", ",", "MBBNode", "->", "end", "(", ")", ")", ";", "MachineDomTreeNode", "*", "SplitBBNode", "=", "MDT", "->", "addNewBlock", "(", "SplitBB", ",", "&", "MBB", ")", ";", "for", "(", "MachineDomTreeNode", "*", "Child", ":", "Children", ")", "MDT", "->", "changeImmediateDominator", "(", "Child", ",", "SplitBBNode", ")", ";", "}", "Opcode", "=", "OrTermrOpc", ";", "InsPt", "=", "MI", ";", "}", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "LoweredEndCf", ".", "insert", "(", "NewMI", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "handleMove", "(", "*", "NewMI", ")", ";", "return", "SplitBB", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55025, "Length": 280, "Cover_Rate": 0.9271523178807947} {"Template_token": ["", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "I", "=", "skipToUncondBrOrEnd", "(", "MBB", ",", "I", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "And", ")", ";", "if", "(", "!", "SimpleIf", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "SetExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewBr", ")", ";"], "ground_truth": ["LIS", "->", "removeAllRegUnitsForPhysReg", "(", "", ")", ";"], "File": "SILowerControlFlow1", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55026, "Length": 188, "Cover_Rate": 0.376} {"Template_token": ["", "MachineOperand", "&", "ImpDefSCC", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";", "bool", "SimpleIf", "=", "isSimpleIf", "(", "MI", ",", "MRI", ")", ";", "if", "(", "SimpleIf", ")", "{", "auto", "UseMI", "=", "MRI", "->", "use_instr_nodbg_begin", "(", "SaveExecReg", ")", ";", "SimpleIf", "=", "!", "hasKill", "(", "MI", ".", "getParent", "(", ")", ",", "UseMI", "->", "getParent", "(", ")", ")", ";", "}", "Register", "CopyReg", "=", "SimpleIf", "?", "SaveExecReg", ":", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "Exec", ",", "RegState", "::", "ImplicitDefine", ")", ";", "LoweredIf", ".", "insert", "(", "CopyReg", ")", ";", "Register", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "add", "(", "Cond", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "nullptr", ";"], "ground_truth": ["if", "(", "!", "SimpleIf", ")", "{"], "File": "SILowerControlFlow1", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55027, "Length": 191, "Cover_Rate": 0.382} {"Template_token": ["", "if", "(", "!", "SkipAnding", ")", "{", "Register", "AndReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "And", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "addReg", "(", "AndReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "createAndComputeVirtRegInterval", "(", "AndReg", ")", ";"], "ground_truth": ["}", "else", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SILowerControlFlow1", "Func": "emitIfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55028, "Length": 142, "Cover_Rate": 0.47333333333333333} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "AndN2", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Andn2TermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "auto", "BranchPt", "=", "skipToUncondBrOrEnd", "(", "MBB", ",", "MI", ".", "getIterator", "(", ")", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "BranchPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "{", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "AndN2", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Branch", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "emitLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55029, "Length": 117, "Cover_Rate": 0.7959183673469388} {"Template_token": ["", "void", "LowerControlFlow", "::", "findMaskOperands", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Src", ")", "const", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "Src", ".", "push_back", "(", "Op", ")", ";", "return", ";", "}", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "!", "(", "Def", "->", "isFullCopy", "(", ")", "||", "(", "Def", "->", "getOpcode", "(", ")", "==", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", "return", ";", "for", "(", "auto", "I", "=", "Def", "->", "getIterator", "(", ")", ";", "I", "!=", "MI", ".", "getIterator", "(", ")", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", "&&", "!", "(", "I", "->", "isCopy", "(", ")", "&&", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Exec", ")", ")", "return", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "SrcOp", ":", "Def", "->", "explicit_operands", "(", ")", ")", "if", "(", "SrcOp", ".", "isReg", "(", ")", "&&", "SrcOp", ".", "isUse", "(", ")", "&&", "(", "SrcOp", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", "||", "SrcOp", ".", "getReg", "(", ")", "==", "Exec", ")", ")", "Src", ".", "push_back", "(", "SrcOp", ")", ";"], "File": "SILowerControlFlow1", "Func": "findMaskOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55030, "Length": 231, "Cover_Rate": 0.9871794871794872} {"Template_token": ["", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55031, "Length": 24, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55032, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55033, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "LowerControlFlow", "::", "hasKill", "(", "const", "MachineBasicBlock", "*", "Begin", ",", "const", "MachineBasicBlock", "*", "End", ")", "{", "DenseSet", "<", "const", "MachineBasicBlock", "*", ">", "Visited", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Worklist", "(", "Begin", "->", "successors", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "MBB", "==", "End", "||", "!", "Visited", ".", "insert", "(", "MBB", ")", ".", "second", ")", "continue", ";", "if", "(", "KillBlocks", ".", "contains", "(", "MBB", ")", ")", "return", "true", ";", "Worklist", ".", "append", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "hasKill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55034, "Length": 112, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "MBB", "==", "End", "||", "!", "Visited", ".", "insert", "(", "MBB", ")", ".", "second", ")", "continue", ";", "if", "(", "KillBlocks", ".", "contains", "(", "MBB", ")", ")", "return", "true", ";", "Worklist", ".", "append", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "hasKill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55035, "Length": 48, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Register", "SaveExecReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["auto", "U", "=", "MRI", "->", "use_instr_nodbg_begin", "(", "SaveExecReg", ")", ";"], "File": "SILowerControlFlow1", "Func": "isSimpleIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55036, "Length": 24, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "Register", "SaveExecReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["auto", "U", "=", "MRI", "->", "use_instr_nodbg_begin", "(", "SaveExecReg", ")", ";"], "File": "SILowerControlFlow1", "Func": "isSimpleIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55037, "Length": 24, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "MachineInstr", "*", "FirstMI", "=", "&", "*", "MBB", "->", "begin", "(", ")", ";", "if", "(", "InputReg", ".", "isVirtual", "(", ")", ")", "{", "MachineInstr", "*", "DefInstr", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "assert", "(", "DefInstr", "&&", "DefInstr", "->", "isCopy", "(", ")", ")", ";", "if", "(", "DefInstr", "->", "getParent", "(", ")", "==", "MBB", ")", "{", "if", "(", "DefInstr", "!=", "FirstMI", ")", "{", "DefInstr", "->", "removeFromParent", "(", ")", ";", "MBB", "->", "insert", "(", "FirstMI", ",", "DefInstr", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "handleMove", "(", "*", "DefInstr", ")", ";", "}", "else", "{", "FirstMI", "=", "&", "*", "std", "::", "next", "(", "FirstMI", "->", "getIterator", "(", ")", ")", ";", "}", "}", "}", "const", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "unsigned", "WavefrontSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "const", "unsigned", "Mask", "=", "(", "WavefrontSize", "<<", "", ")", "-", "", ";", "Register", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "auto", "BfeMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CountReg", ")", ".", "addReg", "(", "InputReg", ")", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "Mask", ")", "|", "", ")", ";", "auto", "BfmMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "IsWave32", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addReg", "(", "CountReg", ")", ".", "addImm", "(", "", ")", ";", "auto", "CmpMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "CountReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "WavefrontSize", ")", ";", "auto", "CmovMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "IsWave32", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addImm", "(", "-", "", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", ";"], "File": "SILowerControlFlow1", "Func": "lowerInitExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55038, "Length": 315, "Cover_Rate": 0.5822550831792976} {"Template_token": ["", "FirstMI", "=", "&", "*", "std", "::", "next", "(", "FirstMI", "->", "getIterator", "(", ")", ")", ";", "}", "}", "}", "const", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "unsigned", "WavefrontSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "const", "unsigned", "Mask", "=", "(", "WavefrontSize", "<<", "", ")", "-", "", ";", "Register", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "auto", "BfeMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CountReg", ")", ".", "addReg", "(", "InputReg", ")", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "&", "Mask", ")", "|", "", ")", ";", "auto", "BfmMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "IsWave32", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addReg", "(", "CountReg", ")", ".", "addImm", "(", "", ")", ";", "auto", "CmpMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "CountReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "WavefrontSize", ")", ";", "auto", "CmovMI", "=", "BuildMI", "(", "*", "MBB", ",", "FirstMI", ",", "DL", ",", "TII", "->", "get", "(", "IsWave32", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addImm", "(", "-", "", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "BfeMI", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "BfmMI", ")", ";"], "File": "SILowerControlFlow1", "Func": "lowerInitExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55039, "Length": 254, "Cover_Rate": 0.46950092421441775} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "LoweredEndCf", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "auto", "Next", "=", "skipIgnoreExecInstsTrivialSucc", "(", "MBB", ",", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "Next", "==", "MBB", ".", "end", "(", ")", "||", "!", "LoweredEndCf", ".", "count", "(", "&", "*", "Next", ")", ")", "continue", ";"], "File": "SILowerControlFlow1", "Func": "optimizeEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55040, "Length": 61, "Cover_Rate": 0.3546511627906977} {"Template_token": ["", "void", "LowerControlFlow", "::", "optimizeEndCf", "(", ")", "{", "if", "(", "!", "RemoveRedundantEndcf", ")", "return", ";", "for", "(", "MachineInstr", "*", "MI", ":", "LoweredEndCf", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "auto", "Next", "=", "skipIgnoreExecInstsTrivialSucc", "(", "MBB", ",", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ")", ";", "if", "(", "Next", "==", "MBB", ".", "end", "(", ")", "||", "!", "LoweredEndCf", ".", "count", "(", "&", "*", "Next", ")", ")", "continue", ";", "Register", "SavedExec", "=", "TII", "->", "getNamedOperand", "(", "*", "Next", ",", "", "::", "src1", ")", "->", "getReg", "(", ")", ";", "assert", "(", "SavedExec", ".", "isVirtual", "(", ")", "&&", "", ")", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "SavedExec", ")", ";", "if", "(", "Def", "&&", "LoweredIf", ".", "count", "(", "SavedExec", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "removeMBBifRedundant", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "optimizeEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55041, "Length": 168, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "}", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "I", "=", "Prev", "?", "Prev", "->", "getIterator", "(", ")", ":", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MaskMI", "=", "*", "I", ";", "switch", "(", "MaskMI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "combineMasks", "(", "MaskMI", ")", ";", "break", ";", "default", ":", "I", "=", "MBB", ".", "end", "(", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55042, "Length": 95, "Cover_Rate": 0.3467153284671533} {"Template_token": ["", "emitIfBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoop", "(", "MI", ")", ";", "break", ";", "case", "", ":", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "SplitBB", "=", "emitEndCf", "(", "MI", ")", ";", "break", ";", "default", ":", "assert", "(", "false", "&&", "", ")", ";", "break", ";", "}", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "I", "=", "Prev", "?", "Prev", "->", "getIterator", "(", ")", ":", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MaskMI", "=", "*", "I", ";", "switch", "(", "MaskMI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "combineMasks", "(", "MaskMI", ")", ";", "break", ";", "default", ":"], "ground_truth": ["I", "=", "MBB", ".", "end", "(", ")", ";"], "File": "SILowerControlFlow1", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55043, "Length": 148, "Cover_Rate": 0.5401459854014599} {"Template_token": ["", "if", "(", "MDT", "->", "dominates", "(", "&", "MBB", ",", "Succ", ")", ")", "MDT", "->", "changeImmediateDominator", "(", "MDT", "->", "getNode", "(", "Succ", ")", ",", "MDT", "->", "getNode", "(", "&", "MBB", ")", "->", "getIDom", "(", ")", ")", ";", "MDT", "->", "eraseNode", "(", "&", "MBB", ")", ";", "}", "MBB", ".", "clear", "(", ")", ";", "MBB", ".", "eraseFromParent", "(", ")", ";", "if", "(", "FallThrough", "&&", "!", "FallThrough", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "if", "(", "!", "GetFallThroughSucc", "(", "Succ", ")", ")", "{", "MachineFunction", "*", "MF", "=", "FallThrough", "->", "getParent", "(", ")", ";", "MachineFunction", "::", "iterator", "FallThroughPos", "(", "FallThrough", ")", ";", "MF", "->", "splice", "(", "std", "::", "next", "(", "FallThroughPos", ")", ",", "Succ", ")", ";", "}", "else", "BuildMI", "(", "*", "FallThrough", ",", "FallThrough", "->", "end", "(", ")", ",", "FallThrough", "->", "findBranchDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "Succ", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "removeMBBifRedundant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55044, "Length": 148, "Cover_Rate": 0.3566265060240964} {"Template_token": ["", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "else", "{", "AndOpc", "=", "", ";", "OrOpc", "=", "", ";", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "const", "bool", "CanDemote", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsKillBlock", "=", "false", ";", "for", "(", "auto", "&", "Term", ":", "MBB", ".", "terminators", "(", ")", ")", "{", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "IsKillBlock", "=", "true", ";", "break", ";", "}", "}", "if", "(", "CanDemote", "&&", "!", "IsKillBlock", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "break", ";", "}", "}", "}", "}", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ";", "BI", "!=", "MF", ".", "end", "(", ")", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "E", ",", "Next", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MachineBasicBlock", "*", "SplitMBB", "=", "MBB", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SILowerControlFlow1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55045, "Length": 315, "Cover_Rate": 0.5487804878048781} {"Template_token": ["", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "const", "bool", "CanDemote", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsKillBlock", "=", "false", ";", "for", "(", "auto", "&", "Term", ":", "MBB", ".", "terminators", "(", ")", ")", "{", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "IsKillBlock", "=", "true", ";", "break", ";", "}", "}", "if", "(", "CanDemote", "&&", "!", "IsKillBlock", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "break", ";", "}", "}", "}", "}", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ";", "BI", "!=", "MF", ".", "end", "(", ")", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "E", ",", "Next", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";"], "ground_truth": ["MachineBasicBlock", "*", "SplitMBB", "=", "MBB", ";"], "File": "SILowerControlFlow1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55046, "Length": 244, "Cover_Rate": 0.4250871080139373} {"Template_token": ["", "MachineOperand", "&", "ImpDefSCC", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";", "ImpDefSCC", ".", "setIsDead", "(", "IsDead", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "setImpSCCDefDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55047, "Length": 36, "Cover_Rate": 0.72} {"Template_token": ["", "static", "void", "setImpSCCDefDead", "(", "MachineInstr", "&", "MI", ",", "bool", "IsDead", ")", "{", "MachineOperand", "&", "ImpDefSCC", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";"], "ground_truth": ["ImpDefSCC", ".", "setIsDead", "(", "IsDead", ")", ";"], "File": "SILowerControlFlow1", "Func": "setImpSCCDefDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55048, "Length": 47, "Cover_Rate": 0.94} {"Template_token": ["", "LowerControlFlow", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "SILowerControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55049, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "LowerControlFlow", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "SILowerControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55050, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "SmallSet", "<", "const", "MachineBasicBlock", "*", ",", "", ">", "Visited", ";", "MachineBasicBlock", "*", "B", "=", "&", "MBB", ";", "do", "{", "if", "(", "!", "Visited", ".", "insert", "(", "B", ")", ".", "second", ")", "return", "MBB", ".", "end", "(", ")", ";", "auto", "E", "=", "B", "->", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "TII", "->", "mayReadEXEC", "(", "*", "MRI", ",", "*", "It", ")", ")", "break", ";", "}", "if", "(", "It", "!=", "E", ")", "return", "It", ";", "if", "(", "B", "->", "succ_size", "(", ")", "!=", "", ")", "return", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "*", "Succ", "=", "*", "B", "->", "succ_begin", "(", ")", ";", "It", "=", "Succ", "->", "begin", "(", ")", ";"], "ground_truth": ["B", "=", "Succ", ";"], "File": "SILowerControlFlow1", "Func": "skipIgnoreExecInstsTrivialSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55051, "Length": 123, "Cover_Rate": 0.831081081081081} {"Template_token": ["", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "TII", "->", "mayReadEXEC", "(", "*", "MRI", ",", "*", "It", ")", ")", "break", ";", "}", "if", "(", "It", "!=", "E", ")", "return", "It", ";", "if", "(", "B", "->", "succ_size", "(", ")", "!=", "", ")", "return", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "*", "Succ", "=", "*", "B", "->", "succ_begin", "(", ")", ";"], "File": "SILowerControlFlow1", "Func": "skipIgnoreExecInstsTrivialSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55052, "Length": 64, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "assert", "(", "I", "->", "isTerminator", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "End", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "I", "!=", "End", "&&", "!", "I", "->", "isUnconditionalBranch", "(", ")", ")", "++", "I", ";"], "ground_truth": ["return", "I", ";"], "File": "SILowerControlFlow1", "Func": "skipToUncondBrOrEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55053, "Length": 39, "Cover_Rate": 0.6964285714285714} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "skipToUncondBrOrEnd", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(", "I", "->", "isTerminator", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "End", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "I", "!=", "End", "&&", "!", "I", "->", "isUnconditionalBranch", "(", ")", ")", "++", "I", ";", "return", "I", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "skipToUncondBrOrEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55054, "Length": 56, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "SkipAnding", "=", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "{", "if", "(", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "SkipAnding", "=", "Def", "->", "getParent", "(", ")", "==", "MI", ".", "getParent", "(", ")", "&&", "InstrInfo", "::", "isVALU", "(", "*", "Def", ")", ";", "}", "}", "MachineInstr", "*", "And", "=", "nullptr", ",", "*", "Or", "=", "nullptr", ";", "if", "(", "!", "SkipAnding", ")", "{", "And", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Dst", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SILowerControlFlow21", "Func": "emitIfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55055, "Length": 198, "Cover_Rate": 0.6898954703832753} {"Template_token": ["", "}", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "!", "(", "Def", "->", "isFullCopy", "(", ")", "||", "(", "Def", "->", "getOpcode", "(", ")", "==", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", "return", ";", "for", "(", "auto", "I", "=", "Def", "->", "getIterator", "(", ")", ";", "I", "!=", "MI", ".", "getIterator", "(", ")", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", "&&", "!", "(", "I", "->", "isCopy", "(", ")", "&&", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ")", ")", "return", ";", "for", "(", "const", "auto", "&", "SrcOp", ":", "Def", "->", "explicit_operands", "(", ")", ")", "if", "(", "SrcOp", ".", "isReg", "(", ")", "&&", "SrcOp", ".", "isUse", "(", ")", "&&", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcOp", ".", "getReg", "(", ")", ")", "||", "SrcOp", ".", "getReg", "(", ")", "==", "", ")", ")", "Src", ".", "push_back", "(", "SrcOp", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow21", "Func": "findMaskOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55056, "Length": 171, "Cover_Rate": 0.7125} {"Template_token": ["", "return", ";", "}", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "!", "(", "Def", "->", "isFullCopy", "(", ")", "||", "(", "Def", "->", "getOpcode", "(", ")", "==", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", "return", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "Def", "->", "getIterator", "(", ")", ";", "I", "!=", "MI", ".", "getIterator", "(", ")", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", "&&", "!", "(", "I", "->", "isCopy", "(", ")", "&&", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ")", ")", "return", ";"], "File": "SILowerControlFlow21", "Func": "findMaskOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55057, "Length": 117, "Cover_Rate": 0.4875} {"Template_token": ["", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ",", "Last", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ",", "Last", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "emitIf", "(", "MI", ")", ";"], "ground_truth": ["break", ";"], "File": "SILowerControlFlow21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55058, "Length": 126, "Cover_Rate": 0.4329896907216495} {"Template_token": ["", "MachineInstr", "*", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "Or", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow23", "Func": "emitBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55059, "Length": 58, "Cover_Rate": 0.5321100917431193} {"Template_token": ["", "void", "LowerControlFlow", "::", "emitElse", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", ";", "bool", "ExecModified", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ";", "MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "begin", "(", ")", ";", "unsigned", "CopyReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "}", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "DstReg", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";"], "ground_truth": ["if", "(", "!", "LIS", ")", "{"], "File": "SILowerControlFlow23", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55060, "Length": 306, "Cover_Rate": 0.7251184834123223} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "MBB", ".", "begin", "(", ")", ";", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";"], "File": "SILowerControlFlow23", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55061, "Length": 73, "Cover_Rate": 0.6134453781512605} {"Template_token": ["", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";", "unsigned", "CopyReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", ")", ";", "unsigned", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "addReg", "(", "Cond", ".", "getReg", "(", ")", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "!", "LIS", ")", "{"], "File": "SILowerControlFlow23", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55062, "Length": 230, "Cover_Rate": 0.5010893246187363} {"Template_token": ["", "MachineInstr", "*", "AndN2", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "{", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "AndN2", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Branch", ")", ";"], "File": "SILowerControlFlow23", "Func": "emitLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55063, "Length": 92, "Cover_Rate": 0.6571428571428571} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", ",", "TRI", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", ",", "LIS", "(", "nullptr", ")", ",", "MRI", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SILowerControlFlow23", "Func": "SILowerControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55064, "Length": 26, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "LowerControlFlow", "(", ")", ":"], "ground_truth": ["MachineFunctionPass", "(", "ID", ")", ",", "TRI", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", ",", "LIS", "(", "nullptr", ")", ",", "MRI", "(", "nullptr", ")", "{"], "File": "SILowerControlFlow23", "Func": "SILowerControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55065, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "Register", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "}", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "XorTermrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "DstReg", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}"], "ground_truth": ["LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";"], "File": "SILowerControlFlow24", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55066, "Length": 193, "Cover_Rate": 0.47073170731707314} {"Template_token": ["", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", ";", "bool", "ExecModified", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ";", "MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "CopyReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Register", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "}", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "XorTermrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "DstReg", ")", ";"], "ground_truth": ["MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";"], "File": "SILowerControlFlow24", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55067, "Length": 270, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "void", "LowerControlFlow", "::", "emitEndCf", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "MBB", ".", "begin", "(", ")", ";", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "LIS", "->", "handleMove", "(", "*", "NewMI", ")", ";"], "File": "SILowerControlFlow24", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55068, "Length": 112, "Cover_Rate": 0.9911504424778761} {"Template_token": ["", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "addReg", "(", "Dst", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "{"], "File": "SILowerControlFlow24", "Func": "emitIfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55069, "Length": 84, "Cover_Rate": 0.3010752688172043} {"Template_token": ["", "if", "(", "Ops", ".", "size", "(", ")", "!=", "", ")", "return", ";", "unsigned", "UniqueOpndIdx", ";", "if", "(", "Ops", "[", "", "]", ".", "isIdenticalTo", "(", "Ops", "[", "", "]", ")", ")", "UniqueOpndIdx", "=", "", ";", "else", "if", "(", "Ops", "[", "", "]", ".", "isIdenticalTo", "(", "Ops", "[", "", "]", ")", ")", "UniqueOpndIdx", "=", "", ";", "else", "if", "(", "Ops", "[", "", "]", ".", "isIdenticalTo", "(", "Ops", "[", "", "]", ")", ")", "UniqueOpndIdx", "=", "", ";", "else", "return", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpToReplace", ")", ".", "getReg", "(", ")", ";", "MI", ".", "removeOperand", "(", "OpToReplace", ")", ";", "MI", ".", "addOperand", "(", "Ops", "[", "UniqueOpndIdx", "]", ")", ";"], "ground_truth": ["if", "(", "MRI", "->", "use_empty", "(", "Reg", ")", ")", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", "->", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow27", "Func": "combineMasks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55070, "Length": 128, "Cover_Rate": 0.6564102564102564} {"Template_token": ["", "LV", "=", "getAnalysisIfAvailable", "<", "LiveVariables", ">", "(", ")", ";", "MDT", "=", "getAnalysisIfAvailable", "<", "MachineDominatorTree", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "BoolRC", "=", "TRI", "->", "getBoolRC", "(", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", ")", "{", "AndOpc", "=", "", ";", "OrOpc", "=", "", ";", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "else", "{", "AndOpc", "=", "", ";", "OrOpc", "=", "", ";", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "const", "bool", "CanDemote", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsKillBlock", "=", "false", ";", "for", "(", "auto", "&", "Term", ":", "MBB", ".", "terminators", "(", ")", ")", "{", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "IsKillBlock", "=", "true", ";", "break", ";", "}", "}", "if", "(", "CanDemote", "&&", "!", "IsKillBlock", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "break", ";", "}", "}", "}", "}"], "ground_truth": ["bool", "Changed", "=", "false", ";"], "File": "SILowerControlFlow27", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55071, "Length": 242, "Cover_Rate": 0.4040066777963272} {"Template_token": ["", "NeedBlockSplit", "=", "true", ";", "break", ";", "}", "}", "unsigned", "Opcode", "=", "OrOpc", ";", "MachineBasicBlock", "*", "SplitBB", "=", "&", "MBB", ";", "if", "(", "NeedBlockSplit", ")", "{", "SplitBB", "=", "MBB", ".", "splitAt", "(", "MI", ",", "true", ",", "LIS", ")", ";", "if", "(", "MDT", "&&", "SplitBB", "!=", "&", "MBB", ")", "{", "MachineDomTreeNode", "*", "MBBNode", "=", "(", "*", "MDT", ")", "[", "&", "MBB", "]", ";", "SmallVector", "<", "MachineDomTreeNode", "*", ">", "Children", "(", "MBBNode", "->", "begin", "(", ")", ",", "MBBNode", "->", "end", "(", ")", ")", ";", "MachineDomTreeNode", "*", "SplitBBNode", "=", "MDT", "->", "addNewBlock", "(", "SplitBB", ",", "&", "MBB", ")", ";", "for", "(", "MachineDomTreeNode", "*", "Child", ":", "Children", ")", "MDT", "->", "changeImmediateDominator", "(", "Child", ",", "SplitBBNode", ")", ";", "}", "Opcode", "=", "OrTermrOpc", ";", "InsPt", "=", "MI", ";", "}", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "LV", ")", "{", "LV", "->", "replaceKillInstruction", "(", "DataReg", ",", "MI", ",", "*", "NewMI", ")", ";", "if", "(", "SplitBB", "!=", "&", "MBB", ")", "{", "DenseSet", "<", "Register", ">", "SplitDefs", ";", "for", "(", "MachineInstr", "&", "X", ":", "*", "SplitBB", ")", "{", "for", "(", "MachineOperand", "&", "Op", ":", "X", ".", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", "&&", "Op", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "SplitDefs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "i", ")", ";", "LiveVariables", "::", "VarInfo", "&", "VI", "=", "LV", "->", "getVarInfo", "(", "Reg", ")", ";", "if", "(", "VI", ".", "AliveBlocks", ".", "test", "(", "MBB", ".", "getNumber", "(", ")", ")", ")", "VI", ".", "AliveBlocks", ".", "set", "(", "SplitBB", "->", "getNumber", "(", ")", ")", ";", "else", "{", "for", "(", "MachineInstr", "*", "Kill", ":", "VI", ".", "Kills", ")", "{", "if", "(", "Kill", "->", "getParent", "(", ")", "==", "SplitBB", "&&", "!", "SplitDefs", ".", "contains", "(", "Reg", ")", ")", "VI", ".", "AliveBlocks", ".", "set", "(", "MBB", ".", "getNumber", "(", ")", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "SILowerControlFlow28", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55072, "Length": 372, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "}", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "LoweredEndCf", ".", "insert", "(", "NewMI", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "handleMove", "(", "*", "NewMI", ")", ";"], "ground_truth": ["return", "SplitBB", ";"], "File": "SILowerControlFlow30", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55073, "Length": 80, "Cover_Rate": 0.3524229074889868} {"Template_token": ["", "unsigned", "Opcode", "=", "OrOpc", ";", "MachineBasicBlock", "*", "SplitBB", "=", "&", "MBB", ";", "if", "(", "NeedBlockSplit", ")", "{", "SplitBB", "=", "MBB", ".", "splitAt", "(", "MI", ",", "true", ",", "LIS", ")", ";", "Opcode", "=", "OrTermrOpc", ";", "InsPt", "=", "MI", ";", "}", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["LoweredEndCf", ".", "insert", "(", "NewMI", ")", ";"], "File": "SILowerControlFlow30", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55074, "Length": 83, "Cover_Rate": 0.3656387665198238} {"Template_token": ["", "if", "(", "!", "I", ".", "isDebugInstr", "(", ")", "&&", "!", "I", ".", "isUnconditionalBranch", "(", ")", ")", "return", "false", ";", "}", "assert", "(", "MBB", ".", "succ_size", "(", ")", "==", "", "&&", "", ")", ";", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "FallThrough", "=", "nullptr", ";", "while", "(", "!", "MBB", ".", "predecessors", "(", ")", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "P", "=", "*", "MBB", ".", "pred_begin", "(", ")", ";", "if", "(", "GetFallThroughSucc", "(", "P", ")", "==", "&", "MBB", ")", "FallThrough", "=", "P", ";", "P", "->", "ReplaceUsesOfBlockWith", "(", "&", "MBB", ",", "Succ", ")", ";", "}", "MBB", ".", "removeSuccessor", "(", "Succ", ")", ";", "if", "(", "LIS", ")", "{", "for", "(", "auto", "&", "I", ":", "MBB", ".", "instrs", "(", ")", ")", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "I", ")", ";", "}", "MBB", ".", "clear", "(", ")", ";", "MBB", ".", "eraseFromParent", "(", ")", ";", "if", "(", "FallThrough", "&&", "!", "FallThrough", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "if", "(", "!", "GetFallThroughSucc", "(", "Succ", ")", ")", "{", "MachineFunction", "*", "MF", "=", "FallThrough", "->", "getParent", "(", ")", ";"], "ground_truth": ["MachineFunction", "::", "iterator", "FallThroughPos", "(", "FallThrough", ")", ";"], "File": "SILowerControlFlow30", "Func": "removeMBBifRedundant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55075, "Length": 184, "Cover_Rate": 0.5041095890410959} {"Template_token": ["", "OrTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "else", "{", "AndOpc", "=", "", ";", "OrOpc", "=", "", ";", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "const", "bool", "CanDemote", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsKillBlock", "=", "false", ";", "for", "(", "auto", "&", "Term", ":", "MBB", ".", "terminators", "(", ")", ")", "{", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "IsKillBlock", "=", "true", ";", "break", ";", "}", "}", "if", "(", "CanDemote", "&&", "!", "IsKillBlock", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "break", ";", "}", "}", "}", "}", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ";", "BI", "!=", "MF", ".", "end", "(", ")", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "E", ",", "Next", ";"], "ground_truth": ["E", "=", "MBB", "->", "end", "(", ")", ";"], "File": "SILowerControlFlow30", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55076, "Length": 234, "Cover_Rate": 0.4254545454545455} {"Template_token": ["", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Dst", ")", ";", "}", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Dst", ")", ";", "Skip", "(", "MI", ",", "MI", ".", "getOperand", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "Dst", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow31", "Func": "Else", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55077, "Length": 167, "Cover_Rate": 0.7422222222222222} {"Template_token": ["", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "Depth", "==", "", ")", "{", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "}", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "BI", "!=", "--", "MF", ".", "end", "(", ")", "||", "I", "!=", "MBB", ".", "getFirstTerminator", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "BI", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow31", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55078, "Length": 178, "Cover_Rate": 0.34296724470134876} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", ",", "TRI", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", ",", "SkipThreshold", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SILowerControlFlow31", "Func": "SILowerControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55080, "Length": 21, "Cover_Rate": 0.84} {"Template_token": ["", "Register", "CopyReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Register", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{"], "ground_truth": ["MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveReg", ")", ";"], "File": "SILowerControlFlow33", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55081, "Length": 143, "Cover_Rate": 0.3695090439276486} {"Template_token": ["", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Register", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "}", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "XorTermrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "DstReg", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "OrSaveExec", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";"], "File": "SILowerControlFlow33", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55082, "Length": 255, "Cover_Rate": 0.6589147286821705} {"Template_token": ["", "MachineOperand", "&", "ImpDefSCC", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";", "bool", "SimpleIf", "=", "isSimpleIf", "(", "MI", ",", "MRI", ",", "TII", ")", ";", "Register", "CopyReg", "=", "SimpleIf", "?", "SaveExecReg", ":", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "Exec", ",", "RegState", "::", "ImplicitDefine", ")", ";", "Register", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "add", "(", "Cond", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";"], "ground_truth": ["MachineInstr", "*", "Xor", "=", "nullptr", ";"], "File": "SILowerControlFlow33", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55083, "Length": 146, "Cover_Rate": 0.32662192393736017} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["if", "(", "MBB", "==", "MI", ".", "getParent", "(", ")", "->", "getNextNode", "(", ")", ")", "MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow3", "Func": "Branch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55084, "Length": 35, "Cover_Rate": 0.7608695652173914} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "MBB", "==", "MI", ".", "getParent", "(", ")", "->", "getNextNode", "(", ")", ")", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow3", "Func": "Branch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55085, "Length": 36, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "if", "(", "Offset", ">=", "NumElts", ")", "return", "std", "::", "make_pair", "(", "RC", "->", "getRegister", "(", "BaseRegIdx", ")", ",", "Offset", ")", ";", "int", "RegIdx", "=", "BaseRegIdx", "+", "Offset", ";", "if", "(", "RegIdx", "<", "", ")", "{", "Offset", "=", "RegIdx", ";", "RegIdx", "=", "", ";", "}", "else", "{", "Offset", "=", "", ";", "}", "unsigned", "Reg", "=", "RC", "->", "getRegister", "(", "RegIdx", ")", ";", "return", "std", "::", "make_pair", "(", "Reg", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow3", "Func": "computeIndirectRegAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55086, "Length": 72, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "void", "LowerControlFlow", "::", "Else", "(", "MachineInstr", "&", "MI", ",", "bool", "ExecModified", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "if", "(", "ExecModified", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Dst", ")", ";", "}", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Dst", ")", ";", "Skip", "(", "MI", ",", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "Dst", ")", ";"], "File": "SILowerControlFlow3", "Func": "Else", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55087, "Length": 196, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "if", "(", "ExecModified", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Dst", ")", ";", "}", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Dst", ")", ";", "Skip", "(", "MI", ",", "MI", ".", "getOperand", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "Dst", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow3", "Func": "Else", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55088, "Length": 189, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "IdxReg", ".", "isUndef", "(", ")", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "Offset", "!=", "", ")", "{", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "LoopBB", ".", "insert", "(", "I", ",", "MovRel", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";"], "File": "SILowerControlFlow3", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55089, "Length": 180, "Cover_Rate": 0.6228373702422145} {"Template_token": ["", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "IdxReg", ".", "isUndef", "(", ")", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "Offset", "!=", "", ")", "{"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "SILowerControlFlow3", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55090, "Length": 97, "Cover_Rate": 0.3356401384083045} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Vcc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Vcc", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ")", ";", "Skip", "(", "MI", ",", "MI", ".", "getOperand", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "Reg", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow3", "Func": "If", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55091, "Length": 140, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "unsigned", "Reg", ";", "const", "MachineOperand", "*", "Val", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "val", ")", ";", "std", "::", "tie", "(", "Reg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "Dst", ",", "Offset", ")", ";", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "if", "(", "Idx", "->", "getReg", "(", ")", "==", "", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ".", "getIterator", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addOperand", "(", "*", "Val", ")", ";"], "File": "SILowerControlFlow3", "Func": "indirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55092, "Length": 89, "Cover_Rate": 0.3739495798319328} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ".", "getIterator", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addOperand", "(", "*", "Val", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}"], "ground_truth": ["MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Val", "->", "getReg", "(", ")", ",", "getUndefRegState", "(", "Val", "->", "isUndef", "(", ")", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SILowerControlFlow3", "Func": "indirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55093, "Length": 90, "Cover_Rate": 0.37815126050420167} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "*", "SrcVec", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ";", "unsigned", "Reg", ";"], "ground_truth": ["std", "::", "tie", "(", "Reg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "SrcVec", "->", "getReg", "(", ")", ",", "Offset", ")", ";"], "File": "SILowerControlFlow3", "Func": "indirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55094, "Length": 93, "Cover_Rate": 0.3705179282868526} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "*", "SrcVec", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ";", "unsigned", "Reg", ";", "std", "::", "tie", "(", "Reg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "SrcVec", "->", "getReg", "(", ")", ",", "Offset", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "idx", ")", ";", "if", "(", "Idx", "->", "getReg", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ".", "getIterator", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Reg", ",", "getUndefRegState", "(", "SrcVec", "->", "isUndef", "(", ")", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Reg", ",", "getUndefRegState", "(", "SrcVec", "->", "isUndef", "(", ")", ")", ")", ".", "addReg", "(", "SrcVec", "->", "getReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "return", "loadM0", "(", "MI", ",", "MovRel", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow3", "Func": "indirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55095, "Length": 229, "Cover_Rate": 0.9123505976095617} {"Template_token": ["", "MachineBasicBlock", "*", "LowerControlFlow", "::", "insertSkipBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "SkipBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "SkipBB", ")", ";", "return", "SkipBB", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow3", "Func": "insertSkipBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55096, "Length": 61, "Cover_Rate": 1.0} {"Template_token": ["", "CallingConv", "::", "ID", "CallConv", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "assert", "(", "CallConv", "==", "CallingConv", "::", "_PS", "||", "CallConv", "==", "CallingConv", "::", "_GS", ")", ";", "if", "(", "(", "Op", ".", "isImm", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", "{"], "File": "SILowerControlFlow3", "Func": "Kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55097, "Length": 56, "Cover_Rate": 0.33532934131736525} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "CallingConv", "::", "ID", "CallConv", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "assert", "(", "CallConv", "==", "CallingConv", "::", "_PS", "||", "CallConv", "==", "CallingConv", "::", "_GS", ")", ";", "if", "(", "(", "Op", ".", "isImm", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ";", "}", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addOperand", "(", "Op", ")", ";"], "File": "SILowerControlFlow3", "Func": "Kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55098, "Length": 143, "Cover_Rate": 0.8562874251497006} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Idx", "->", "getReg", "(", ")", ",", "getUndefRegState", "(", "Idx", "->", "isUndef", "(", ")", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Idx", "->", "getReg", "(", ")", ",", "getUndefRegState", "(", "Idx", "->", "isUndef", "(", ")", ")", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "MovRel", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "MachineOperand", "*", "SaveOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "SaveOp", "->", "setIsDead", "(", "false", ")", ";", "unsigned", "Save", "=", "SaveOp", "->", "getReg", "(", ")", ";", "assert", "(", "", ".", "contains", "(", "Save", ")", "&&", "", ".", "contains", "(", "Idx", "->", "getReg", "(", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Save", ")", ".", "addReg", "(", "", ")", ";", "LivePhysRegs", "RemainderLiveRegs", "(", "TRI", ")", ";", "RemainderLiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "MachineBasicBlock", "*", "LoopBB", ";", "MachineBasicBlock", "*", "RemainderBB", ";", "std", "::", "tie", "(", "LoopBB", ",", "RemainderBB", ")", "=", "splitBlock", "(", "MBB", ",", "I", ")", ";", "for", "(", "const", "MachineInstr", "&", "Inst", ":", "reverse", "(", "*", "RemainderBB", ")", ")", "RemainderLiveRegs", ".", "stepBackward", "(", "Inst", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["LoopBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";"], "File": "SILowerControlFlow3", "Func": "loadM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55099, "Length": 253, "Cover_Rate": 0.5634743875278396} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "TII", "->", "isFLAT", "(", "MI", ")", ")", "NeedFlat", "=", "true", ";", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "ExecModified", "=", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "++", "Depth", ";", "If", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Else", "(", "MI", ",", "ExecModified", ")", ";", "break", ";", "case", "", ":", "Break", "(", "MI", ")", ";", "break", ";", "case", "", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "--", "Depth", "==", "", "&&", "HaveKill", ")", "{", "HaveKill", "=", "false", ";", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "Depth", "==", "", ")", "{", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "}", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "indirectSrc", "(", "MI", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "indirectDst", "(", "MI", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "break", ";", "case", "", ":", "{", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "BI", "!=", "--", "MF", ".", "end", "(", ")", "||", "I", "!=", "MBB", ".", "getFirstTerminator", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "BI", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "break", ";", "}", "}", "}", "}", "if", "(", "NeedFlat", "&&", "MFI", "->", "IsKernel", ")", "{", "if", "(", "NeedFlat", ")", "MFI", "->", "setHasFlatInstructions", "(", "true", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SILowerControlFlow3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55100, "Length": 444, "Cover_Rate": 0.6737481031866465} {"Template_token": ["", "Break", "(", "MI", ")", ";", "break", ";", "case", "", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "--", "Depth", "==", "", "&&", "HaveKill", ")", "{", "HaveKill", "=", "false", ";", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "Depth", "==", "", ")", "{", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "}", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "indirectSrc", "(", "MI", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "indirectDst", "(", "MI", ")", ")", "{"], "File": "SILowerControlFlow3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55101, "Length": 201, "Cover_Rate": 0.30500758725341426} {"Template_token": ["", "unsigned", "NumInstr", "=", "", ";", "MachineFunction", "*", "MF", "=", "From", "->", "getParent", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "(", "From", ")", ",", "ToI", "(", "To", ")", ",", "End", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "End", "&&", "MBBI", "!=", "ToI", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["if", "(", "opcodeEmitsNoInsts", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "continue", ";"], "File": "SILowerControlFlow3", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55102, "Length": 103, "Cover_Rate": 0.4327731092436975} {"Template_token": ["", "MBBI", "!=", "End", "&&", "MBBI", "!=", "ToI", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "opcodeEmitsNoInsts", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";"], "ground_truth": ["if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "{"], "File": "SILowerControlFlow3", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55103, "Length": 95, "Cover_Rate": 0.39915966386554624} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Insert", "=", "SkipBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ";", "BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SILowerControlFlow3", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55104, "Length": 109, "Cover_Rate": 0.436} {"Template_token": ["", "bool", "LowerControlFlow", "::", "skipIfDead", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "&", "NextBB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "_PS", "||", "!", "shouldSkip", "(", "&", "MBB", ",", "&", "MBB", ".", "getParent", "(", ")", "->", "back", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["MachineBasicBlock", "*", "SkipBB", "=", "insertSkipBlock", "(", "MBB", ",", "MI", ".", "getIterator", "(", ")", ")", ";"], "File": "SILowerControlFlow3", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55105, "Length": 87, "Cover_Rate": 0.348} {"Template_token": ["", "MachineBasicBlock", "*", "LoopBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "LoopBB", ")", ";"], "ground_truth": ["MF", "->", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";"], "File": "SILowerControlFlow3", "Func": "splitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55106, "Length": 49, "Cover_Rate": 0.37404580152671757} {"Template_token": ["", "std", "::", "pair", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "LowerControlFlow", "::", "splitBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";"], "ground_truth": ["MF", "->", "insert", "(", "MBBI", ",", "LoopBB", ")", ";"], "File": "SILowerControlFlow3", "Func": "splitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55107, "Length": 74, "Cover_Rate": 0.5648854961832062} {"Template_token": ["", "void", "LowerControlFlow", "::", "splitLoadM0BlockLiveIns", "(", "LivePhysRegs", "&", "RemainderLiveRegs", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "&", "LoopBB", ",", "MachineBasicBlock", "&", "RemainderBB", ",", "unsigned", "SaveReg", ",", "const", "MachineOperand", "&", "IdxReg", ")", "{", "RemainderLiveRegs", ".", "addReg", "(", "SaveReg", ")", ";"], "ground_truth": ["if", "(", "const", "MachineOperand", "*", "Val", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "val", ")", ")", "{"], "File": "SILowerControlFlow3", "Func": "splitLoadM0BlockLiveIns", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55108, "Length": 62, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "if", "(", "const", "MachineOperand", "*", "Val", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "val", ")", ")", "{", "if", "(", "!", "Val", "->", "isUndef", "(", ")", ")", "{", "RemainderLiveRegs", ".", "addReg", "(", "Val", "->", "getReg", "(", ")", ")", ";", "LoopBB", ".", "addLiveIn", "(", "Val", "->", "getReg", "(", ")", ")", ";", "}", "}", "for", "(", "unsigned", "Reg", ":", "RemainderLiveRegs", ")", "{", "if", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "RemainderBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow3", "Func": "splitLoadM0BlockLiveIns", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55109, "Length": 78, "Cover_Rate": 0.4148936170212766} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "CopyReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Register", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";"], "ground_truth": ["if", "(", "ExecModified", ")", "{"], "File": "SILowerControlFlow40", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55110, "Length": 122, "Cover_Rate": 0.30423940149625933} {"Template_token": ["", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Register", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveReg", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";"], "File": "SILowerControlFlow40", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55111, "Length": 145, "Cover_Rate": 0.36159600997506236} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "CFMask", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "Def", "&&", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", "?", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "Def", ")", ")", ":", "MBB", ".", "begin", "(", ")", ";", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "LoweredEndCf", ".", "insert", "(", "NewMI", ")", ";", "MachineInstr", "*", "CleanUpMI", "=", "nullptr", ";", "if", "(", "NeedsKillCleanup", ".", "count", "(", "&", "MI", ")", ")", "CleanUpMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "{"], "ground_truth": ["LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";"], "File": "SILowerControlFlow40", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55112, "Length": 149, "Cover_Rate": 0.6422413793103449} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "Def", "&&", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", "?", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "Def", ")", ")", ":", "MBB", ".", "begin", "(", ")", ";", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "LoweredEndCf", ".", "insert", "(", "NewMI", ")", ";", "MachineInstr", "*", "CleanUpMI", "=", "nullptr", ";", "if", "(", "NeedsKillCleanup", ".", "count", "(", "&", "MI", ")", ")", "CleanUpMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "{"], "ground_truth": ["LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";"], "File": "SILowerControlFlow40", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55113, "Length": 138, "Cover_Rate": 0.5948275862068966} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "LoweredEndCf", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "auto", "Next", "=", "skipIgnoreExecInstsTrivialSucc", "(", "MBB", ",", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "Next", "==", "MBB", ".", "end", "(", ")", "||", "!", "LoweredEndCf", ".", "count", "(", "&", "*", "Next", ")", ")", "continue", ";"], "File": "SILowerControlFlow40", "Func": "optimizeEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55114, "Length": 61, "Cover_Rate": 0.3652694610778443} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "auto", "Next", "=", "skipIgnoreExecInstsTrivialSucc", "(", "MBB", ",", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ")", ";", "if", "(", "Next", "==", "MBB", ".", "end", "(", ")", "||", "!", "LoweredEndCf", ".", "count", "(", "&", "*", "Next", ")", ")", "continue", ";", "Register", "SavedExec", "=", "TII", "->", "getNamedOperand", "(", "*", "Next", ",", "", "::", "src1", ")", "->", "getReg", "(", ")", ";", "assert", "(", "SavedExec", ".", "isVirtual", "(", ")", "&&", "", ")", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "SavedExec", ")", ";", "if", "(", "Def", "&&", "LoweredIf", ".", "count", "(", "SavedExec", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ")", ";"], "File": "SILowerControlFlow40", "Func": "optimizeEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55115, "Length": 121, "Cover_Rate": 0.7245508982035929} {"Template_token": ["", "default", ":", "assert", "(", "false", "&&", "", ")", ";", "break", ";", "}", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "I", "=", "Prev", "?", "Prev", "->", "getIterator", "(", ")", ":", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MaskMI", "=", "*", "I", ";", "switch", "(", "MaskMI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "combineMasks", "(", "MaskMI", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "SILowerControlFlow40", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55116, "Length": 94, "Cover_Rate": 0.39166666666666666} {"Template_token": ["", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "else", "{", "AndOpc", "=", "", ";", "OrOpc", "=", "", ";", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Worklist", ";", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "process", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "InsertKillCleanups", ")", "Worklist", ".", "push_back", "(", "&", "MI", ")", ";", "else", "process", "(", "MI", ")", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow40", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55117, "Length": 214, "Cover_Rate": 0.5270935960591133} {"Template_token": ["", "const", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "SavedExec", ")", ";", "if", "(", "Def", "&&", "(", "Def", "->", "getOpcode", "(", ")", "==", "", "||", "LoweredIf", ".", "count", "(", "SavedExec", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "}", "}", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "Def", "&&", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", "?", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "Def", ")", ")", ":", "MBB", ".", "begin", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SILowerControlFlow41", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55118, "Length": 142, "Cover_Rate": 0.4369230769230769} {"Template_token": ["", "assert", "(", "Cond", ".", "getSubReg", "(", ")", "==", "", ")", ";", "MachineOperand", "&", "ImpDefSCC", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";", "bool", "SimpleIf", "=", "isSimpleIf", "(", "MI", ",", "MRI", ",", "TII", ")", ";", "Register", "CopyReg", "=", "SimpleIf", "?", "SaveExecReg", ":", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "Exec", ",", "RegState", "::", "ImplicitDefine", ")", ";", "LoweredIf", ".", "insert", "(", "CopyReg", ")", ";", "Register", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "add", "(", "Cond", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";"], "ground_truth": ["MachineInstr", "*", "Xor", "=", "nullptr", ";"], "File": "SILowerControlFlow41", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55119, "Length": 164, "Cover_Rate": 0.3572984749455338} {"Template_token": ["", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "else", "{", "AndOpc", "=", "", ";", "OrOpc", "=", "", ";", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ",", "Last", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ",", "Last", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "emitIf", "(", "MI", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "SILowerControlFlow41", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55120, "Length": 189, "Cover_Rate": 0.43953488372093025} {"Template_token": ["", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "else", "{", "AndOpc", "=", "", ";", "OrOpc", "=", "", ";", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ",", "Last", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ",", "Last", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "emitIf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitElse", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitIfBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoop", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitEndCf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "combineMasks", "(", "MI", ")", ";", "Last", "=", "I", ";", "continue", ";", "default", ":", "Last", "=", "I", ";", "continue", ";", "}", "Next", "=", "(", "Last", "==", "MBB", ".", "end", "(", ")", ")", "?", "MBB", ".", "begin", "(", ")", ":", "Last", ";", "}", "}", "LoweredEndCf", ".", "clear", "(", ")", ";"], "ground_truth": ["LoweredIf", ".", "clear", "(", ")", ";"], "File": "SILowerControlFlow41", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55121, "Length": 292, "Cover_Rate": 0.6790697674418604} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "Register", "SaveExecReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "Cond", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "Cond", ".", "getSubReg", "(", ")", "==", "", ")", ";", "MachineOperand", "&", "ImpDefSCC", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";", "bool", "SimpleIf", "=", "isSimpleIf", "(", "MI", ",", "MRI", ",", "TII", ")", ";", "Register", "CopyReg", "=", "SimpleIf", "?", "SaveExecReg", ":", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "Exec", ",", "RegState", "::", "ImplicitDefine", ")", ";", "Register", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "add", "(", "Cond", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "And", ")", ";", "if", "(", "!", "SimpleIf", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "SetExec", ")", ";"], "File": "SILowerControlFlow42", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55122, "Length": 377, "Cover_Rate": 0.834070796460177} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "CFMask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "CFMask", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "Def", "&&", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", "?", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "Def", ")", ")", ":", "MBB", ".", "begin", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "File": "SILowerControlFlow43", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55123, "Length": 121, "Cover_Rate": 0.521551724137931} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "CFMask", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "Def", "&&", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", "?", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "Def", ")", ")", ":", "MBB", ".", "begin", "(", ")", ";", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "LoweredEndCf", ".", "insert", "(", "NewMI", ")", ";", "MachineInstr", "*", "CleanUpMI", "=", "nullptr", ";", "if", "(", "NeedsKillCleanup", ".", "count", "(", "&", "MI", ")", ")", "CleanUpMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "if", "(", "LIS", ")", "{"], "ground_truth": ["LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";"], "File": "SILowerControlFlow43", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55124, "Length": 149, "Cover_Rate": 0.6422413793103449} {"Template_token": ["", "void", "LowerControlFlow", "::", "Else", "(", "MachineInstr", "&", "MI", ",", "bool", "ExecModified", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "if", "(", "ExecModified", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Dst", ")", ";"], "File": "SILowerControlFlow46", "Func": "Else", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55125, "Length": 122, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Dst", ")", ";", "}", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Dst", ")", ";", "Skip", "(", "MI", ",", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerControlFlow46", "Func": "Else", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55126, "Length": 77, "Cover_Rate": 0.4207650273224044} {"Template_token": ["", "unsigned", "NumInstr", "=", "", ";", "MachineFunction", "*", "MF", "=", "From", "->", "getParent", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "(", "From", ")", ",", "ToI", "(", "To", ")", ",", "End", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "End", "&&", "MBBI", "!=", "ToI", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "opcodeEmitsNoInsts", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "++", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SILowerControlFlow46", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55127, "Length": 139, "Cover_Rate": 0.879746835443038} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "opcodeEmitsNoInsts", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "++", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SILowerControlFlow46", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55128, "Length": 86, "Cover_Rate": 0.5443037974683544} {"Template_token": ["", "void", "LowerControlFlow", "::", "SkipIfDead", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "_PS", "||", "!", "shouldSkip", "(", "&", "MBB", ",", "&", "MBB", ".", "getParent", "(", ")", "->", "back", "(", ")", ")", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "&", "MI", ";", "++", "Insert", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow46", "Func": "SkipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55129, "Length": 180, "Cover_Rate": 0.9278350515463918} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "_PS", "||", "!", "shouldSkip", "(", "&", "MBB", ",", "&", "MBB", ".", "getParent", "(", ")", "->", "back", "(", ")", ")", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "&", "MI", ";", "++", "Insert", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "SILowerControlFlow46", "Func": "SkipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55130, "Length": 142, "Cover_Rate": 0.7319587628865979} {"Template_token": ["", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "}", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "DstReg", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";"], "File": "SILowerControlFlow48", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55131, "Length": 193, "Cover_Rate": 0.45093457943925236} {"Template_token": ["", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "}", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "DstReg", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "OrSaveExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Branch", ")", ";", "LIS", "->", "removeInterval", "(", "DstReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "DstReg", ")", ";"], "ground_truth": ["LIS", "->", "createAndComputeVirtRegInterval", "(", "CopyReg", ")", ";"], "File": "SILowerControlFlow48", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55132, "Length": 285, "Cover_Rate": 0.6658878504672897} {"Template_token": ["", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "And", ")", ";"], "ground_truth": ["if", "(", "!", "SimpleIf", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";"], "File": "SILowerControlFlow48", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55133, "Length": 170, "Cover_Rate": 0.3497942386831276} {"Template_token": ["", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "And", ")", ";", "if", "(", "!", "SimpleIf", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "SetExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewBr", ")", ";", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "removeInterval", "(", "SaveExecReg", ")", ";"], "ground_truth": ["LIS", "->", "createAndComputeVirtRegInterval", "(", "SaveExecReg", ")", ";"], "File": "SILowerControlFlow48", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55134, "Length": 193, "Cover_Rate": 0.39711934156378603} {"Template_token": ["", "}", "}", "}", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ";", "BI", "!=", "MF", ".", "end", "(", ")", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "E", ",", "Next", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MachineBasicBlock", "*", "SplitMBB", "=", "MBB", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "SplitMBB", "=", "process", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "SplitMBB", "=", "process", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "lowerInitExec", "(", "MBB", ",", "MI", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "", ")", ";"], "File": "SILowerControlFlow49", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55135, "Length": 175, "Cover_Rate": 0.315884476534296} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", "||", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "GEOMETRY", ")", ";", "if", "(", "(", "Op", ".", "isImm", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ";"], "File": "SILowerControlFlow4", "Func": "Kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55136, "Length": 87, "Cover_Rate": 0.4887640449438202} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Idx", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "MovRel", ")", ";", "}", "else", "{", "assert", "(", "", ".", "contains", "(", "Save", ")", ")", ";", "assert", "(", "", ".", "contains", "(", "Idx", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Save", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Idx", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Idx", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "Offset", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "MovRel", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "SILowerControlFlow4", "Func": "LoadM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55137, "Length": 283, "Cover_Rate": 0.5705645161290323} {"Template_token": ["", "if", "(", "", ".", "contains", "(", "Idx", ")", ")", "{", "if", "(", "Offset", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Idx", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Idx", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "MovRel", ")", ";", "}", "else", "{", "assert", "(", "", ".", "contains", "(", "Save", ")", ")", ";", "assert", "(", "", ".", "contains", "(", "Idx", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Save", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Idx", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Idx", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "Offset", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "MovRel", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Save", ")", ";"], "File": "SILowerControlFlow4", "Func": "LoadM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55138, "Length": 354, "Cover_Rate": 0.7137096774193549} {"Template_token": ["", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Src", ")", ";"], "File": "SILowerControlFlow4", "Func": "Loop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55139, "Length": 43, "Cover_Rate": 0.3524590163934426} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Src", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow4", "Func": "Loop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55140, "Length": 102, "Cover_Rate": 0.8360655737704918} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "++", "Depth", ";", "If", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Else", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Break", "(", "MI", ")", ";", "break", ";", "case", "", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "--", "Depth", "==", "", "&&", "HaveKill", ")", "{", "SkipIfDead", "(", "MI", ")", ";", "HaveKill", "=", "false", ";", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "Depth", "==", "", ")", "SkipIfDead", "(", "MI", ")", ";", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "", ":", "IndirectSrc", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "IndirectDst", "(", "MI", ")", ";", "break", ";", "}", "}", "}", "if", "(", "NeedWQM", "&&", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}"], "ground_truth": ["if", "(", "NeedFlat", "&&", "MFI", "->", "IsKernel", ")", "{"], "File": "SILowerControlFlow4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55141, "Length": 235, "Cover_Rate": 0.3549848942598187} {"Template_token": ["", "void", "LowerControlFlowPass", "::", "Skip", "(", "MachineInstr", "&", "From", ",", "MachineOperand", "&", "To", ")", "{", "if", "(", "!", "shouldSkip", "(", "*", "From", ".", "getParent", "(", ")", "->", "succ_begin", "(", ")", ",", "To", ".", "getMBB", "(", ")", ")", ")", "return", ";", "DebugLoc", "DL", "=", "From", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "From", ".", "getParent", "(", ")", ",", "&", "From", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "To", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow4", "Func": "Skip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55142, "Length": 81, "Cover_Rate": 0.9529411764705882} {"Template_token": ["", "void", "LowerControlFlowPass", "::", "Skip", "(", "MachineInstr", "&", "From", ",", "MachineOperand", "&", "To", ")", "{", "if", "(", "!", "shouldSkip", "(", "*", "From", ".", "getParent", "(", ")", "->", "succ_begin", "(", ")", ",", "To", ".", "getMBB", "(", ")", ")", ")", "return", ";"], "ground_truth": ["DebugLoc", "DL", "=", "From", ".", "getDebugLoc", "(", ")", ";"], "File": "SILowerControlFlow4", "Func": "Skip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55143, "Length": 48, "Cover_Rate": 0.5647058823529412} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Insert", "=", "&", "MI", ";", "++", "Insert", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "SILowerControlFlow4", "Func": "SkipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55144, "Length": 114, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "void", "LowerControlFlow", "::", "emitElseBreak", "(", "MachineInstr", "&", "MI", ")", "{", "emitIfBreak", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow50", "Func": "emitElseBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55145, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Worklist", "(", "Begin", "->", "successors", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "MBB", "==", "End", "||", "!", "Visited", ".", "insert", "(", "MBB", ")", ".", "second", ")", "continue", ";", "for", "(", "auto", "&", "Term", ":", "MBB", "->", "terminators", "(", ")", ")", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["Worklist", ".", "append", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ")", ";"], "File": "SILowerControlFlow51", "Func": "hasKill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55147, "Length": 99, "Cover_Rate": 0.75} {"Template_token": ["", "DenseSet", "<", "const", "MachineBasicBlock", "*", ">", "Visited", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Worklist", "(", "Begin", "->", "successors", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "MBB", "==", "End", "||", "!", "Visited", ".", "insert", "(", "MBB", ")", ".", "second", ")", "continue", ";", "for", "(", "auto", "&", "Term", ":", "MBB", "->", "terminators", "(", ")", ")", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "Worklist", ".", "append", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow51", "Func": "hasKill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55148, "Length": 108, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ";", "BI", "!=", "MF", ".", "end", "(", ")", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "E", ",", "Next", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MachineBasicBlock", "*", "SplitMBB", "=", "MBB", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "SplitMBB", "=", "process", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "InsertKillCleanups", ")", "Worklist", ".", "push_back", "(", "&", "MI", ")", ";", "else", "SplitMBB", "=", "process", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "lowerInitExec", "(", "MBB", ",", "MI", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "", ")", ";"], "File": "SILowerControlFlow51", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55149, "Length": 180, "Cover_Rate": 0.36960985626283366} {"Template_token": ["", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "bool", "ExecModified", "=", "false", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "TII", "->", "isFLAT", "(", "MI", ")", ")", "NeedFlat", "=", "true", ";", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "ExecModified", "=", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "++", "Depth", ";", "If", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Else", "(", "MI", ",", "ExecModified", ")", ";", "break", ";", "case", "", ":", "Break", "(", "MI", ")", ";", "break", ";", "case", "", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "--", "Depth", "==", "", "&&", "HaveKill", ")", "{", "SkipIfDead", "(", "MI", ")", ";", "HaveKill", "=", "false", ";", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "Depth", "==", "", ")", "SkipIfDead", "(", "MI", ")", ";", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "indirectSrc", "(", "MI", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "indirectDst", "(", "MI", ")", ")", "{"], "File": "SILowerControlFlow52", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55150, "Length": 306, "Cover_Rate": 0.47962382445141066} {"Template_token": ["", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "TII", "->", "isFLAT", "(", "MI", ")", ")", "NeedFlat", "=", "true", ";", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "ExecModified", "=", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "++", "Depth", ";", "If", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Else", "(", "MI", ",", "ExecModified", ")", ";", "break", ";", "case", "", ":", "Break", "(", "MI", ")", ";", "break", ";", "case", "", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "--", "Depth", "==", "", "&&", "HaveKill", ")", "{", "SkipIfDead", "(", "MI", ")", ";", "HaveKill", "=", "false", ";", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "Depth", "==", "", ")", "SkipIfDead", "(", "MI", ")", ";", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "indirectSrc", "(", "MI", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "indirectDst", "(", "MI", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "break", ";", "case", "", ":", "{", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "BI", "!=", "--", "MF", ".", "end", "(", ")", "||", "I", "!=", "MBB", ".", "getFirstTerminator", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "BI", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "break", ";", "}", "}", "}", "}", "if", "(", "NeedFlat", "&&", "MFI", "->", "IsKernel", ")", "{", "if", "(", "NeedFlat", ")", "MFI", "->", "setHasFlatInstructions", "(", "true", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow52", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55151, "Length": 433, "Cover_Rate": 0.6786833855799373} {"Template_token": ["", "void", "LowerControlFlow", "::", "splitBlockLiveIns", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "const", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "&", "LoopBB", ",", "MachineBasicBlock", "&", "RemainderBB", ",", "unsigned", "SaveReg", ",", "const", "MachineOperand", "&", "IdxReg", ")", "{", "LivePhysRegs", "RemainderLiveRegs", "(", "TRI", ")", ";", "RemainderLiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_reverse_iterator", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "(", "&", "MI", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "RemainderLiveRegs", ".", "stepBackward", "(", "*", "I", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow52", "Func": "splitBlockLiveIns", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55152, "Length": 81, "Cover_Rate": 0.32661290322580644} {"Template_token": ["", "void", "LowerControlFlow", "::", "splitBlockLiveIns", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "const", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "&", "LoopBB", ",", "MachineBasicBlock", "&", "RemainderBB", ",", "unsigned", "SaveReg", ",", "const", "MachineOperand", "&", "IdxReg", ")", "{", "LivePhysRegs", "RemainderLiveRegs", "(", "TRI", ")", ";", "RemainderLiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_reverse_iterator", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "(", "&", "MI", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "RemainderLiveRegs", ".", "stepBackward", "(", "*", "I", ")", ";", "}", "RemainderLiveRegs", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "const", "MachineOperand", "*", "Val", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "val", ")", ")", "{"], "ground_truth": ["if", "(", "!", "Val", "->", "isUndef", "(", ")", ")", "{"], "File": "SILowerControlFlow52", "Func": "splitBlockLiveIns", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55153, "Length": 117, "Cover_Rate": 0.4717741935483871} {"Template_token": ["", "MachineOperand", "&", "Cond", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "SaveExec", ".", "getSubReg", "(", ")", "==", "", "&&", "Cond", ".", "getSubReg", "(", ")", "==", "", ")", ";", "unsigned", "SaveExecReg", "=", "SaveExec", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "ImpDefSCC", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";", "unsigned", "CopyReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", ")", ";", "unsigned", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "addReg", "(", "Cond", ".", "getReg", "(", ")", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";"], "File": "SILowerControlFlow54", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55154, "Length": 297, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "unsigned", "SaveExecReg", "=", "SaveExec", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "ImpDefSCC", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "ImpDefSCC", ".", "getReg", "(", ")", "==", "", "&&", "ImpDefSCC", ".", "isDef", "(", ")", ")", ";", "unsigned", "CopyReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "ImplicitDefine", ")", ";", "unsigned", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "addReg", "(", "Cond", ".", "getReg", "(", ")", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", ";"], "File": "SILowerControlFlow54", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55155, "Length": 258, "Cover_Rate": 0.5620915032679739} {"Template_token": ["", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", ";", "bool", "ExecModified", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ";", "MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "begin", "(", ")", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "}", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "DstReg", ")", ";", "MachineBasicBlock", "::", "iterator", "Term", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "Term", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addReg", "(", "DstReg", ")", ";"], "ground_truth": ["if", "(", "!", "LIS", ")", "{"], "File": "SILowerControlFlow56", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55156, "Length": 227, "Cover_Rate": 0.6219178082191781} {"Template_token": ["", "void", "LowerControlFlow", "::", "emitElse", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", ";", "bool", "ExecModified", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ";", "MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "begin", "(", ")", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "DstReg", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";"], "File": "SILowerControlFlow56", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55157, "Length": 193, "Cover_Rate": 0.5287671232876713} {"Template_token": ["", "MachineOperand", "&", "SaveExec", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Cond", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "SaveExec", ".", "getSubReg", "(", ")", "==", "", "&&", "Cond", ".", "getSubReg", "(", ")", "==", "", ")", ";", "unsigned", "SaveExecReg", "=", "SaveExec", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "AndSaveExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveExecReg", ")", ".", "addOperand", "(", "Cond", ")", ";", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "SaveExecReg", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "SaveExecReg", ",", "getKillRegState", "(", "SaveExec", ".", "isKill", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "!", "LIS", ")", "{"], "File": "SILowerControlFlow56", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55158, "Length": 159, "Cover_Rate": 0.5932835820895522} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "AndN2", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "{"], "File": "SILowerControlFlow56", "Func": "emitLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55159, "Length": 85, "Cover_Rate": 0.6071428571428571} {"Template_token": ["", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SILowerControlFlow56", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55160, "Length": 22, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", ",", "TRI", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", ",", "LIS", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SILowerControlFlow56", "Func": "SILowerControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55161, "Length": 21, "Cover_Rate": 0.84} {"Template_token": ["", "void", "LowerControlFlow", "::", "emitIfBreak", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "auto", "Dst", "=", "getSaveExec", "(", "&", "MI", ")", ";", "bool", "SkipAnding", "=", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "{"], "ground_truth": ["if", "(", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{"], "File": "SILowerControlFlow58", "Func": "emitIfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55163, "Length": 83, "Cover_Rate": 0.3029197080291971} {"Template_token": ["", "And", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Dst", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "addReg", "(", "Dst", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "Or", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Dst", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "{"], "File": "SILowerControlFlow58", "Func": "emitIfBreak", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55164, "Length": 120, "Cover_Rate": 0.43795620437956206} {"Template_token": ["", "for", "(", ";", "I", "!=", "E", ";", "I", "++", ")", "{", "if", "(", "I", "->", "isBranch", "(", ")", "&&", "TII", "->", "getBranchDestBlock", "(", "*", "I", ")", "==", "S", ")", "return", "nullptr", ";", "}", "}", "return", "S", ";", "}", ";", "for", "(", "auto", "&", "I", ":", "MBB", ".", "instrs", "(", ")", ")", "{", "if", "(", "!", "I", ".", "isDebugInstr", "(", ")", "&&", "!", "I", ".", "isUnconditionalBranch", "(", ")", ")", "return", "false", ";", "}", "assert", "(", "MBB", ".", "succ_size", "(", ")", "==", "", "&&", "", ")", ";", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "FallThrough", "=", "nullptr", ";", "while", "(", "!", "MBB", ".", "predecessors", "(", ")", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "P", "=", "*", "MBB", ".", "pred_begin", "(", ")", ";", "if", "(", "GetFallThroughSucc", "(", "P", ")", "==", "&", "MBB", ")", "FallThrough", "=", "P", ";", "P", "->", "ReplaceUsesOfBlockWith", "(", "&", "MBB", ",", "Succ", ")", ";", "}", "MBB", ".", "removeSuccessor", "(", "Succ", ")", ";", "if", "(", "LIS", ")", "{", "for", "(", "auto", "&", "I", ":", "MBB", ".", "instrs", "(", ")", ")", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "I", ")", ";", "}", "if", "(", "MDT", ")", "MDT", "->", "eraseNode", "(", "&", "MBB", ")", ";", "MBB", ".", "clear", "(", ")", ";", "MBB", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["if", "(", "FallThrough", "&&", "!", "FallThrough", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{"], "File": "SILowerControlFlow61", "Func": "removeMBBifRedundant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55165, "Length": 221, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "Exec", "=", "", ";", "}", "const", "bool", "CanDemote", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "_PS", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsKillBlock", "=", "false", ";", "for", "(", "auto", "&", "Term", ":", "MBB", ".", "terminators", "(", ")", ")", "{", "if", "(", "TII", "->", "isKillTerminator", "(", "Term", ".", "getOpcode", "(", ")", ")", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "IsKillBlock", "=", "true", ";", "break", ";", "}", "}", "if", "(", "CanDemote", "&&", "!", "IsKillBlock", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "KillBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "break", ";", "}", "}", "}", "}", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ";", "BI", "!=", "MF", ".", "end", "(", ")", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "E", ",", "Next", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MachineBasicBlock", "*", "SplitMBB", "=", "MBB", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "SplitMBB", "=", "process", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "lowerInitExec", "(", "MBB", ",", "MI", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "SplitMBB", "!=", "MBB", ")", "{", "MBB", "=", "Next", "->", "getParent", "(", ")", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "}", "}", "}", "optimizeEndCf", "(", ")", ";", "LoweredEndCf", ".", "clear", "(", ")", ";", "LoweredIf", ".", "clear", "(", ")", ";", "KillBlocks", ".", "clear", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow61", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55166, "Length": 347, "Cover_Rate": 0.6207513416815742} {"Template_token": ["", "MachineInstr", "*", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "And", ")", ";", "if", "(", "!", "SimpleIf", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "SetExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewBr", ")", ";", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "removeInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SaveExecReg", ")", ";"], "ground_truth": ["LIS", "->", "createAndComputeVirtRegInterval", "(", "Tmp", ")", ";"], "File": "SILowerControlFlow65", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55167, "Length": 212, "Cover_Rate": 0.452991452991453} {"Template_token": ["", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "{", "Src", ".", "push_back", "(", "Op", ")", ";", "return", ";", "}", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "!", "(", "Def", "->", "isFullCopy", "(", ")", "||", "(", "Def", "->", "getOpcode", "(", ")", "==", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", "return", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "Def", "->", "getIterator", "(", ")", ";", "I", "!=", "MI", ".", "getIterator", "(", ")", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", "&&", "!", "(", "I", "->", "isCopy", "(", ")", "&&", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Exec", ")", ")", "return", ";"], "File": "SILowerControlFlow65", "Func": "findMaskOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55168, "Length": 157, "Cover_Rate": 0.6652542372881356} {"Template_token": ["", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "{", "Src", ".", "push_back", "(", "Op", ")", ";", "return", ";", "}", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "!", "(", "Def", "->", "isFullCopy", "(", ")", "||", "(", "Def", "->", "getOpcode", "(", ")", "==", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", "return", ";", "for", "(", "auto", "I", "=", "Def", "->", "getIterator", "(", ")", ";", "I", "!=", "MI", ".", "getIterator", "(", ")", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", "&&", "!", "(", "I", "->", "isCopy", "(", ")", "&&", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Exec", ")", ")", "return", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "SrcOp", ":", "Def", "->", "explicit_operands", "(", ")", ")", "if", "(", "SrcOp", ".", "isReg", "(", ")", "&&", "SrcOp", ".", "isUse", "(", ")", "&&", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcOp", ".", "getReg", "(", ")", ")", "||", "SrcOp", ".", "getReg", "(", ")", "==", "Exec", ")", ")", "Src", ".", "push_back", "(", "SrcOp", ")", ";"], "File": "SILowerControlFlow65", "Func": "findMaskOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55169, "Length": 212, "Cover_Rate": 0.8983050847457628} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "InsPt", "=", "Def", "&&", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", "?", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "Def", ")", ")", ":", "MBB", ".", "begin", "(", ")", ";", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "OrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "LoweredEndCf", ".", "insert", "(", "NewMI", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "NewMI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "handleMove", "(", "*", "NewMI", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow66", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55170, "Length": 111, "Cover_Rate": 0.6098901098901099} {"Template_token": ["", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "else", "{", "AndOpc", "=", "", ";", "OrOpc", "=", "", ";", "XorOpc", "=", "", ";", "MovTermOpc", "=", "", ";", "Andn2TermOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "MachineFunction", "::", "iterator", "NextBB", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ",", "Last", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ",", "Last", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "emitIf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitElse", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitIfBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoop", "(", "MI", ")", ";"], "ground_truth": ["break", ";"], "File": "SILowerControlFlow66", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55171, "Length": 216, "Cover_Rate": 0.4976958525345622} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Start", "=", "MBB", ".", "begin", "(", ")", ";", "unsigned", "CopyReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "SaveReg", "=", "ExecModified", "?", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ":", "DstReg", ";", "MachineInstr", "*", "OrSaveExec", "=", "BuildMI", "(", "MBB", ",", "Start", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExecOpc", ")", ",", "SaveReg", ")", ".", "addReg", "(", "CopyReg", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "ElsePt", "(", "MI", ")", ";", "if", "(", "ExecModified", ")", "{", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveReg", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "And", ")", ";", "}", "MachineInstr", "*", "Xor", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "XorTermrOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "DstReg", ")", ";", "MachineInstr", "*", "Branch", "=", "BuildMI", "(", "MBB", ",", "ElsePt", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "OrSaveExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Branch", ")", ";"], "ground_truth": ["LIS", "->", "removeInterval", "(", "DstReg", ")", ";"], "File": "SILowerControlFlow70", "Func": "emitElse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55172, "Length": 291, "Cover_Rate": 0.7097560975609756} {"Template_token": ["", "UseMI", "=", "MRI", "->", "use_instr_nodbg_begin", "(", "NextExecReg", ")", ";", "}", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "hasKill", "(", "MI", ".", "getParent", "(", ")", ",", "UseMI", "->", "getParent", "(", ")", ",", "TII", ")", ")", "{", "NeedsKillCleanup", ".", "insert", "(", "&", "*", "UseMI", ")", ";", "SimpleIf", "=", "false", ";", "}", "}", "}", "else", "if", "(", "SimpleIf", ")", "{", "auto", "UseMI", "=", "MRI", "->", "use_instr_nodbg_begin", "(", "SaveExecReg", ")", ";", "SimpleIf", "=", "!", "hasKill", "(", "MI", ".", "getParent", "(", ")", ",", "UseMI", "->", "getParent", "(", ")", ",", "TII", ")", ";", "}", "Register", "CopyReg", "=", "SimpleIf", "?", "SaveExecReg", ":", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "CopyExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "CopyReg", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "Exec", ",", "RegState", "::", "ImplicitDefine", ")", ";", "LoweredIf", ".", "insert", "(", "CopyReg", ")", ";", "Register", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "add", "(", "Cond", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";"], "ground_truth": ["LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "And", ")", ";"], "File": "SILowerControlFlow71", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55173, "Length": 350, "Cover_Rate": 0.5401234567901234} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ",", "Last", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ",", "Last", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "emitIf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitElse", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitIfBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitElseBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoop", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitEndCf", "(", "MI", ")", ";", "break", ";"], "ground_truth": ["case", "", ":"], "File": "SILowerControlFlow73", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55174, "Length": 138, "Cover_Rate": 0.4380952380952381} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "SkipBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "SkipBB", ")", ";", "MBB", ".", "addSuccessor", "(", "SkipBB", ")", ";", "return", "SkipBB", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow9", "Func": "insertSkipBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55175, "Length": 51, "Cover_Rate": 0.75} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "++", "Depth", ";", "If", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Else", "(", "MI", ",", "ExecModified", ")", ";", "break", ";", "case", "", ":", "Break", "(", "MI", ")", ";", "break", ";", "case", "", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "--", "Depth", "==", "", "&&", "HaveKill", ")", "{", "HaveKill", "=", "false", ";", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "Depth", "==", "", ")", "{", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "}", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "indirectSrc", "(", "MI", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "indirectDst", "(", "MI", ")", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "Next", "=", "MBB", ".", "end", "(", ")", ";", "}", "break", ";", "case", "", ":", "{", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "BI", "!=", "--", "MF", ".", "end", "(", ")", "||", "I", "!=", "MBB", ".", "getFirstTerminator", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BI", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";"], "File": "SILowerControlFlow9", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55176, "Length": 417, "Cover_Rate": 0.5923295454545454} {"Template_token": ["", "if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "{", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "I", "->", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ";", "uint64_t", "MaxAsmSize", "=", "TII", "->", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MAI", ")", ";", "NumInstr", "+=", "MaxAsmSize", "/", "MAI", "->", "getMaxInstLength", "(", ")", ";", "}", "else", "{", "++", "NumInstr", ";", "}", "if", "(", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SILowerControlFlow9", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55177, "Length": 84, "Cover_Rate": 0.3700440528634361} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "From", "->", "getParent", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "(", "From", ")", ",", "ToI", "(", "To", ")", ",", "End", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "End", "&&", "MBBI", "!=", "ToI", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "opcodeEmitsNoInsts", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "{", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "I", "->", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ";", "uint64_t", "MaxAsmSize", "=", "TII", "->", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MAI", ")", ";", "NumInstr", "+=", "MaxAsmSize", "/", "MAI", "->", "getMaxInstLength", "(", ")", ";", "}", "else", "{"], "ground_truth": ["++", "NumInstr", ";"], "File": "SILowerControlFlow9", "Func": "shouldSkip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55178, "Length": 188, "Cover_Rate": 0.8281938325991189} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "_PS", "||", "!", "shouldSkip", "(", "&", "MBB", ",", "&", "MBB", ".", "getParent", "(", ")", "->", "back", "(", ")", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "SkipBB", "=", "insertSkipBlock", "(", "MBB", ",", "MI", ".", "getIterator", "(", ")", ")", ";"], "ground_truth": ["SkipBB", "->", "addSuccessor", "(", "&", "NextBB", ")", ";"], "File": "SILowerControlFlow9", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55179, "Length": 81, "Cover_Rate": 0.32270916334661354} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Insert", "=", "SkipBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "SkipBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "SILowerControlFlow9", "Func": "skipIfDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55180, "Length": 106, "Cover_Rate": 0.42231075697211157} {"Template_token": ["", "void", "LowerControlFlowPass", "::", "IndirectDst", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Off", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["unsigned", "Val", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SILowerControlFlow", "Func": "IndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55181, "Length": 72, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "void", "LowerControlFlowPass", "::", "IndirectDst", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Off", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Val", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg", ";", "computeIndirectRegAndOffset", "(", "Dst", ",", "Reg", ",", "Off", ")", ";", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Val", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", ")", ";", "LoadM0", "(", "MI", ",", "MovRel", ",", "Off", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow", "Func": "IndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55182, "Length": 149, "Cover_Rate": 0.9738562091503268} {"Template_token": ["", "computeIndirectRegAndOffset", "(", "Vec", ",", "Reg", ",", "Off", ")", ";"], "ground_truth": ["MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "Vec", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SILowerControlFlow", "Func": "IndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55183, "Length": 57, "Cover_Rate": 0.3904109589041096} {"Template_token": ["", "int", "Off", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Reg", ";", "computeIndirectRegAndOffset", "(", "Vec", ",", "Reg", ",", "Off", ")", ";"], "ground_truth": ["MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "Vec", ",", "RegState", "::", "Implicit", ")", ";"], "File": "SILowerControlFlow", "Func": "IndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55184, "Length": 74, "Cover_Rate": 0.5068493150684932} {"Template_token": ["", "bool", "isVreg1", "(", "unsigned", "Reg", ")", "const", "{"], "ground_truth": ["return", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "MRI", "->", "getRegClass", "(", "Reg", ")", "==", "&", "", ";"], "File": "SILowerI1Copies10", "Func": "isVreg1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55185, "Length": 26, "Cover_Rate": 0.896551724137931} {"Template_token": ["", "MachineSSAUpdater", "SSAUpdater", "(", "*", "MF", ")", ";", "LoopFinder", "LF", "(", "*", "DT", ",", "*", "PDT", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DeadCopies", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "LF", ".", "initialize", "(", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isVreg1", "(", "DstReg", ")", ")", "continue", ";", "if", "(", "MRI", "->", "use_empty", "(", "DstReg", ")", ")", "{", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "IsWave32", "?", "&", "", ":", "&", "", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "(", "!", "isLaneMaskReg", "(", "SrcReg", ")", "&&", "!", "isVreg1", "(", "SrcReg", ")", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "DomBlocks", "=", "{", "&", "MBB", "}", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "DomBlocks", ".", "push_back", "(", "Use", ".", "getParent", "(", ")", ")", ";"], "ground_truth": ["MachineBasicBlock", "*", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "DomBlocks", ")", ";"], "File": "SILowerI1Copies10", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55187, "Length": 340, "Cover_Rate": 0.7505518763796909} {"Template_token": ["", "MachineInstr", "*", "IncomingDef", "=", "MRI", "->", "getUniqueVRegDef", "(", "IncomingReg", ")", ";", "if", "(", "IncomingDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "IncomingReg", "=", "IncomingDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLaneMaskReg", "(", "IncomingReg", ")", "||", "isVreg1", "(", "IncomingReg", ")", ")", ";", "assert", "(", "!", "IncomingDef", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "}", "else", "if", "(", "IncomingDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "continue", ";", "}", "else", "{", "assert", "(", "IncomingDef", "->", "isPHI", "(", ")", "||", "PhiRegisters", ".", "count", "(", "IncomingReg", ")", ")", ";", "}", "IncomingBlocks", ".", "push_back", "(", "IncomingMBB", ")", ";", "IncomingRegs", ".", "push_back", "(", "IncomingReg", ")", ";", "}", "PhiRegisters", ".", "insert", "(", "DstReg", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "DomBlocks", "=", "{", "&", "MBB", "}", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "DomBlocks", ".", "push_back", "(", "Use", ".", "getParent", "(", ")", ")", ";", "MachineBasicBlock", "*", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "DomBlocks", ")", ";", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "SSAUpdater", ".", "Initialize", "(", "DstReg", ")", ";", "if", "(", "FoundLoopLevel", ")", "{", "LF", ".", "addLoopEntries", "(", "FoundLoopLevel", ",", "SSAUpdater", ",", "IncomingBlocks", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "IncomingUpdated", ".", "push_back", "(", "createLaneMaskReg", "(", "*", "MF", ")", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "IncomingBlocks", "[", "i", "]", ",", "IncomingUpdated", ".", "back", "(", ")", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{"], "File": "SILowerI1Copies10", "Func": "lowerPhis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55188, "Length": 268, "Cover_Rate": 0.32682926829268294} {"Template_token": ["", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "ST", "=", "&", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "IsWave32", "=", "ST", "->", "isWave32", "(", ")", ";", "if", "(", "IsWave32", ")", "{", "ExecReg", "=", "", ";", "MovOp", "=", "", ";", "AndOp", "=", "", ";", "OrOp", "=", "", ";", "XorOp", "=", "", ";", "AndN2Op", "=", "", ";", "OrN2Op", "=", "", ";", "}", "else", "{", "ExecReg", "=", "", ";", "MovOp", "=", "", ";", "AndOp", "=", "", ";", "OrOp", "=", "", ";", "XorOp", "=", "", ";", "AndN2Op", "=", "", ";", "OrN2Op", "=", "", ";", "}", "lowerCopiesFromI1", "(", ")", ";", "lowerPhis", "(", ")", ";", "lowerCopiesToI1", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "ConstrainRegs", ")", "MRI", "->", "constrainRegClass", "(", "Reg", ",", "&", "", ")", ";", "ConstrainRegs", ".", "clear", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SILowerI1Copies10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55189, "Length": 160, "Cover_Rate": 0.7766990291262136} {"Template_token": ["", "ReachableMap", "[", "&", "DefBlock", "]", "=", "true", ";", "continue", ";", "}", "ReachableMap", ".", "try_emplace", "(", "MBB", ",", "false", ")", ";", "ReachableOrdered", ".", "push_back", "(", "MBB", ")", ";", "bool", "Divergent", "=", "false", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Divergent", "=", "true", ";", "break", ";", "}", "}", "if", "(", "Divergent", "&&", "PDT", ".", "dominates", "(", "&", "DefBlock", ",", "MBB", ")", ")", "append_range", "(", "Stack", ",", "MBB", "->", "successors", "(", ")", ")", ";", "}", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "ReachableMap", ".", "try_emplace", "(", "MBB", ",", "false", ")", ".", "second", ")", "continue", ";", "ReachableOrdered", ".", "push_back", "(", "MBB", ")", ";", "append_range", "(", "Stack", ",", "MBB", "->", "successors", "(", ")", ")", ";", "}", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "ReachableOrdered", ")", "{", "bool", "HaveReachablePred", "=", "false", ";", "for", "(", "MachineBasicBlock", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "ReachableMap", ".", "count", "(", "Pred", ")", ")", "{", "HaveReachablePred", "=", "true", ";", "}", "else", "{", "Stack", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "if", "(", "!", "HaveReachablePred", ")", "ReachableMap", "[", "MBB", "]", "=", "true", ";", "if", "(", "HaveReachablePred", ")", "{", "for", "(", "MachineBasicBlock", "*", "UnreachablePred", ":", "Stack", ")", "{", "if", "(", "!", "llvm", "::", "is_contained", "(", "Predecessors", ",", "UnreachablePred", ")", ")", "Predecessors", ".", "push_back", "(", "UnreachablePred", ")", ";", "}", "}", "Stack", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies11", "Func": "analyze", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55190, "Length": 276, "Cover_Rate": 0.7624309392265194} {"Template_token": ["", "Divergent", "=", "true", ";", "break", ";", "}", "}", "if", "(", "Divergent", "&&", "PDT", ".", "dominates", "(", "&", "DefBlock", ",", "MBB", ")", ")", "append_range", "(", "Stack", ",", "MBB", "->", "successors", "(", ")", ")", ";", "}", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "ReachableMap", ".", "try_emplace", "(", "MBB", ",", "false", ")", ".", "second", ")", "continue", ";", "ReachableOrdered", ".", "push_back", "(", "MBB", ")", ";", "append_range", "(", "Stack", ",", "MBB", "->", "successors", "(", ")", ")", ";", "}", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "ReachableOrdered", ")", "{", "bool", "HaveReachablePred", "=", "false", ";", "for", "(", "MachineBasicBlock", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "ReachableMap", ".", "count", "(", "Pred", ")", ")", "{"], "ground_truth": ["HaveReachablePred", "=", "true", ";"], "File": "SILowerI1Copies11", "Func": "analyze", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55191, "Length": 130, "Cover_Rate": 0.35911602209944754} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOp", ")", ",", "DstReg", ")", ".", "addReg", "(", "ExecReg", ")", ".", "addImm", "(", "-", "", ")", ";", "}", "return", ";", "}", "unsigned", "PrevMaskedReg", "=", "", ";", "unsigned", "CurMaskedReg", "=", "", ";", "if", "(", "!", "PrevConstant", ")", "{", "if", "(", "CurConstant", "&&", "CurVal", ")", "{", "PrevMaskedReg", "=", "PrevReg", ";", "}", "else", "{", "PrevMaskedReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndN2Op", ")", ",", "PrevMaskedReg", ")", ".", "addReg", "(", "PrevReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "}", "}", "if", "(", "!", "CurConstant", ")", "{", "if", "(", "PrevConstant", "&&", "PrevVal", ")", "{", "CurMaskedReg", "=", "CurReg", ";", "}", "else", "{", "CurMaskedReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOp", ")", ",", "CurMaskedReg", ")", ".", "addReg", "(", "CurReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "}", "}", "if", "(", "PrevConstant", "&&", "!", "PrevVal", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "CurMaskedReg", ")", ";", "}", "else", "if", "(", "CurConstant", "&&", "!", "CurVal", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "PrevMaskedReg", ")", ";", "}", "else", "if", "(", "PrevConstant", "&&", "PrevVal", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "OrN2Op", ")", ",", "DstReg", ")", ".", "addReg", "(", "CurMaskedReg", ")", ".", "addReg", "(", "ExecReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SILowerI1Copies11", "Func": "buildMergeLaneMasks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55192, "Length": 263, "Cover_Rate": 0.6059907834101382} {"Template_token": ["", "if", "(", "DomIt", "!=", "Visited", ".", "end", "(", ")", "&&", "DomIt", "->", "second", "<=", "LoopLevel", ")", "return", "true", ";"], "ground_truth": ["if", "(", "llvm", "::", "is_contained", "(", "Blocks", ",", "&", "MBB", ")", ")", "return", "true", ";"], "File": "SILowerI1Copies11", "Func": "inLoopLevel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55193, "Length": 34, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "inLoopLevel", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "LoopLevel", ",", "ArrayRef", "<", "MachineBasicBlock", "*", ">", "Blocks", ")", "const", "{", "auto", "DomIt", "=", "Visited", ".", "find", "(", "&", "MBB", ")", ";"], "ground_truth": ["if", "(", "DomIt", "!=", "Visited", ".", "end", "(", ")", "&&", "DomIt", "->", "second", "<=", "LoopLevel", ")", "return", "true", ";"], "File": "SILowerI1Copies11", "Func": "inLoopLevel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55194, "Length": 49, "Cover_Rate": 0.7205882352941176} {"Template_token": ["", "for", "(", ";", ";", ")", "{", "MI", "=", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "break", ";", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isLaneMaskReg", "(", "Reg", ")", ")", "return", "false", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "MovOp", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "{", "Val", "=", "false", ";", "return", "true", ";", "}", "if", "(", "Imm", "==", "-", "", ")", "{", "Val", "=", "true", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies11", "Func": "isConstantLaneMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55195, "Length": 152, "Cover_Rate": 0.8491620111731844} {"Template_token": ["", "assert", "(", "isVRegCompatibleReg", "(", "TII", "->", "getRegisterInfo", "(", ")", ",", "*", "MRI", ",", "DstReg", ")", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "ConstrainRegs", ".", "insert", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "SrcReg", ")", ";", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies11", "Func": "lowerCopiesFromI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55196, "Length": 92, "Cover_Rate": 0.36947791164658633} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "MachineSSAUpdater", "SSAUpdater", "(", "*", "MF", ")", ";", "LoopFinder", "LF", "(", "*", "DT", ",", "*", "PDT", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DeadCopies", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "LF", ".", "initialize", "(", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isVreg1", "(", "DstReg", ")", ")", "continue", ";", "Changed", "=", "true", ";", "if", "(", "MRI", "->", "use_empty", "(", "DstReg", ")", ")", "{", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "IsWave32", "?", "&", "", ":", "&", "", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "SrcReg", ".", "isVirtual", "(", ")", "||", "(", "!", "isLaneMaskReg", "(", "SrcReg", ")", "&&", "!", "isVreg1", "(", "SrcReg", ")", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "DomBlocks", "=", "{", "&", "MBB", "}", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "DomBlocks", ".", "push_back", "(", "Use", ".", "getParent", "(", ")", ")", ";", "MachineBasicBlock", "*", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "DomBlocks", ")", ";", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "if", "(", "FoundLoopLevel", ")", "{", "SSAUpdater", ".", "Initialize", "(", "DstReg", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "&", "MBB", ",", "DstReg", ")", ";", "LF", ".", "addLoopEntries", "(", "FoundLoopLevel", ",", "SSAUpdater", ")", ";", "buildMergeLaneMasks", "(", "MBB", ",", "MI", ",", "DL", ",", "DstReg", ",", "SSAUpdater", ".", "GetValueInMiddleOfBlock", "(", "&", "MBB", ")", ",", "SrcReg", ")", ";", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "DeadCopies", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["DeadCopies", ".", "clear", "(", ")", ";"], "File": "SILowerI1Copies11", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55197, "Length": 440, "Cover_Rate": 0.9482758620689655} {"Template_token": ["", "assert", "(", "IncomingDef", "->", "isPHI", "(", ")", "||", "PhiRegisters", ".", "count", "(", "IncomingReg", ")", ")", ";", "}", "IncomingBlocks", ".", "push_back", "(", "IncomingMBB", ")", ";", "IncomingRegs", ".", "push_back", "(", "IncomingReg", ")", ";", "}", "PhiRegisters", ".", "insert", "(", "DstReg", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "DomBlocks", "=", "{", "&", "MBB", "}", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "DomBlocks", ".", "push_back", "(", "Use", ".", "getParent", "(", ")", ")", ";", "MachineBasicBlock", "*", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "DomBlocks", ")", ";", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "SSAUpdater", ".", "Initialize", "(", "DstReg", ")", ";", "if", "(", "FoundLoopLevel", ")", "{", "LF", ".", "addLoopEntries", "(", "FoundLoopLevel", ",", "SSAUpdater", ",", "IncomingBlocks", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "IncomingUpdated", ".", "push_back", "(", "createLaneMaskReg", "(", "*", "MF", ")", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "IncomingBlocks", "[", "i", "]", ",", "IncomingUpdated", ".", "back", "(", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "MachineBasicBlock", "&", "IMBB", "=", "*", "IncomingBlocks", "[", "i", "]", ";", "buildMergeLaneMasks", "(", "IMBB", ",", "getSaluInsertionAtEnd", "(", "IMBB", ")", ",", "{", "}", ",", "IncomingUpdated", "[", "i", "]", ",", "SSAUpdater", ".", "GetValueInMiddleOfBlock", "(", "&", "IMBB", ")", ",", "IncomingRegs", "[", "i", "]", ")", ";", "}", "}", "else", "{", "PIA", ".", "analyze", "(", "MBB", ",", "IncomingBlocks", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "PIA", ".", "predecessors", "(", ")", ")", "SSAUpdater", ".", "AddAvailableValue", "(", "MBB", ",", "insertUndefLaneMask", "(", "*", "MBB", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "MachineBasicBlock", "&", "IMBB", "=", "*", "IncomingBlocks", "[", "i", "]", ";", "if", "(", "PIA", ".", "isSource", "(", "IMBB", ")", ")", "{", "IncomingUpdated", ".", "push_back", "(", "", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "&", "IMBB", ",", "IncomingRegs", "[", "i", "]", ")", ";", "}", "else", "{"], "ground_truth": ["IncomingUpdated", ".", "push_back", "(", "createLaneMaskReg", "(", "*", "MF", ")", ")", ";"], "File": "SILowerI1Copies11", "Func": "lowerPhis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55198, "Length": 339, "Cover_Rate": 0.39602803738317754} {"Template_token": ["", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "IsWave32", "=", "ST", "->", "isWave32", "(", ")", ";", "if", "(", "IsWave32", ")", "{", "ExecReg", "=", "", ";", "MovOp", "=", "", ";", "AndOp", "=", "", ";", "OrOp", "=", "", ";", "XorOp", "=", "", ";", "AndN2Op", "=", "", ";", "OrN2Op", "=", "", ";", "}", "else", "{", "ExecReg", "=", "", ";", "MovOp", "=", "", ";", "AndOp", "=", "", ";", "OrOp", "=", "", ";", "XorOp", "=", "", ";", "AndN2Op", "=", "", ";", "OrN2Op", "=", "", ";", "}", "bool", "Changed", "=", "false", ";"], "ground_truth": ["Changed", "|=", "lowerCopiesFromI1", "(", ")", ";"], "File": "SILowerI1Copies11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55199, "Length": 92, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "if", "(", "!", "isLaneMaskReg", "(", "Reg", ")", ")", "return", "false", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "MovOp", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "{", "Val", "=", "false", ";", "return", "true", ";", "}", "if", "(", "Imm", "==", "-", "", ")", "{"], "ground_truth": ["Val", "=", "true", ";"], "File": "SILowerI1Copies14", "Func": "isConstantLaneMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55200, "Length": 83, "Cover_Rate": 0.503030303030303} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DeadCopies", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "MRI", "->", "getRegClass", "(", "SrcReg", ")", "!=", "&", "", ")", "continue", ";", "if", "(", "isLaneMaskReg", "(", "DstReg", ")", "||", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "&&", "MRI", "->", "getRegClass", "(", "DstReg", ")", "==", "&", "", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "DstReg", ",", "*", "MRI", ")", "==", "", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "ConstrainRegs", ".", "insert", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";"], "File": "SILowerI1Copies14", "Func": "lowerCopiesFromI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55201, "Length": 231, "Cover_Rate": 0.8587360594795539} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "MRI", "->", "getRegClass", "(", "SrcReg", ")", "!=", "&", "", ")", "continue", ";", "if", "(", "isLaneMaskReg", "(", "DstReg", ")", "||", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "&&", "MRI", "->", "getRegClass", "(", "DstReg", ")", "==", "&", "", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "ground_truth": ["DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "File": "SILowerI1Copies14", "Func": "lowerCopiesFromI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55202, "Length": 110, "Cover_Rate": 0.40892193308550184} {"Template_token": ["", "MachineSSAUpdater", "SSAUpdater", "(", "*", "MF", ")", ";", "LoopFinder", "LF", "(", "*", "DT", ",", "*", "PDT", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DeadCopies", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "LF", ".", "initialize", "(", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "||", "MRI", "->", "getRegClass", "(", "DstReg", ")", "!=", "&", "", ")", "continue", ";", "if", "(", "MRI", "->", "use_empty", "(", "DstReg", ")", ")", "{", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "IsWave32", "?", "&", "", ":", "&", "", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "!", "isLaneMaskReg", "(", "SrcReg", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";", "}", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";"], "ground_truth": ["if", "(", "FoundLoopLevel", ")", "{"], "File": "SILowerI1Copies14", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55203, "Length": 347, "Cover_Rate": 0.7762863534675615} {"Template_token": ["", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "if", "(", "RC", "==", "&", "", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "&", "", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Src", ".", "getReg", "(", ")", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "DefInst", "=", "MRI", ".", "getUniqueVRegDef", "(", "Src", ".", "getReg", "(", ")", ")", ";", "if", "(", "DstRC", "==", "&", "", "&&", "TRI", "->", "getCommonSubClass", "(", "SrcRC", ",", "&", "", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefInst", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["int64_t", "Val", "=", "DefInst", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";"], "File": "SILowerI1Copies16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55205, "Length": 245, "Cover_Rate": 0.3211009174311927} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies18", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55206, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ";", "if", "(", "DstRC", "==", "&", "", "&&", "TRI", "->", "getCommonSubClass", "(", "SrcRC", ",", "&", "", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "DefInst", "=", "MRI", ".", "getUniqueVRegDef", "(", "Src", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefInst", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "int64_t", "Val", "=", "DefInst", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Val", "==", "", "||", "Val", "==", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "Dst", ")", ".", "addImm", "(", "Val", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "}", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "Dst", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "addOperand", "(", "Src", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "TRI", "->", "getCommonSubClass", "(", "DstRC", ",", "&", "", ")", "&&", "SrcRC", "==", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "Dst", ")", ".", "addOperand", "(", "Src", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerI1Copies18", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55207, "Length": 290, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "if", "(", "RC", "==", "&", "", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "&", "", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Src", ".", "getReg", "(", ")", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ";", "if", "(", "DstRC", "==", "&", "", "&&", "TRI", "->", "getCommonSubClass", "(", "SrcRC", ",", "&", "", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "DefInst", "=", "MRI", ".", "getUniqueVRegDef", "(", "Src", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefInst", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "int64_t", "Val", "=", "DefInst", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Val", "==", "", "||", "Val", "==", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "Dst", ")", ".", "addImm", "(", "Val", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "}", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "Dst", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "addOperand", "(", "Src", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerI1Copies18", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55208, "Length": 431, "Cover_Rate": 0.7077175697865353} {"Template_token": ["", "}", "else", "{", "for", "(", "MachineBasicBlock", "*", "Pred", ":", "Dom", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "inLoopLevel", "(", "*", "Pred", ",", "LoopLevel", ",", "Blocks", ")", ")", "SSAUpdater", ".", "AddAvailableValue", "(", "Pred", ",", "insertUndefLaneMask", "(", "*", "Pred", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SILowerI1Copies1", "Func": "addLoopEntries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55209, "Length": 45, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "VisitedDom", "=", "DefBlock", ";", "Stack", ".", "push_back", "(", "DefBlock", ")", ";", "}", "else", "{", "VisitedPostDom", "=", "PDT", ".", "getNode", "(", "VisitedPostDom", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "VisitedDom", "=", "CommonDominators", ".", "back", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NextLevel", ".", "size", "(", ")", ";", ")", "{", "if", "(", "PDT", ".", "dominates", "(", "VisitedPostDom", ",", "NextLevel", "[", "i", "]", ")", ")", "{", "Stack", ".", "push_back", "(", "NextLevel", "[", "i", "]", ")", ";", "NextLevel", "[", "i", "]", "=", "NextLevel", ".", "back", "(", ")", ";", "NextLevel", ".", "pop_back", "(", ")", ";", "}", "else", "{", "i", "++", ";", "}", "}", "}", "unsigned", "Level", "=", "CommonDominators", ".", "size", "(", ")", ";", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "PDT", ".", "dominates", "(", "VisitedPostDom", ",", "MBB", ")", ")", "NextLevel", ".", "push_back", "(", "MBB", ")", ";", "Visited", "[", "MBB", "]", "=", "Level", ";", "VisitedDom", "=", "DT", ".", "findNearestCommonDominator", "(", "VisitedDom", ",", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "MBB", "->", "successors", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Succ", "==", "DefBlock", ")", "{"], "File": "SILowerI1Copies1", "Func": "advanceLevel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55210, "Length": 193, "Cover_Rate": 0.658703071672355} {"Template_token": ["", "}", "if", "(", "!", "CurConstant", ")", "{", "if", "(", "PrevConstant", "&&", "PrevVal", ")", "{", "CurMaskedReg", "=", "CurReg", ";", "}", "else", "{", "CurMaskedReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOp", ")", ",", "CurMaskedReg", ")", ".", "addReg", "(", "CurReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "}", "}", "if", "(", "PrevConstant", "&&", "!", "PrevVal", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "CurMaskedReg", ")", ";", "}", "else", "if", "(", "CurConstant", "&&", "!", "CurVal", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "PrevMaskedReg", ")", ";", "}", "else", "if", "(", "PrevConstant", "&&", "PrevVal", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "OrN2Op", ")", ",", "DstReg", ")", ".", "addReg", "(", "CurMaskedReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "OrOp", ")", ",", "DstReg", ")", ".", "addReg", "(", "PrevMaskedReg", ")", ".", "addReg", "(", "CurMaskedReg", "?", "CurMaskedReg", ":", "ExecReg", ")", ";", "}"], "ground_truth": ["}"], "File": "SILowerI1Copies1", "Func": "buildMergeLaneMasks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55211, "Length": 197, "Cover_Rate": 0.45813953488372094} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "CurReg", ")", ";", "}", "else", "if", "(", "CurVal", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOp", ")", ",", "DstReg", ")", ".", "addReg", "(", "ExecReg", ")", ".", "addImm", "(", "-", "", ")", ";", "}", "return", ";", "}", "unsigned", "PrevMaskedReg", "=", "", ";", "unsigned", "CurMaskedReg", "=", "", ";", "if", "(", "!", "PrevConstant", ")", "{", "if", "(", "CurConstant", "&&", "CurVal", ")", "{", "PrevMaskedReg", "=", "PrevReg", ";", "}", "else", "{", "PrevMaskedReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndN2Op", ")", ",", "PrevMaskedReg", ")", ".", "addReg", "(", "PrevReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "}", "}", "if", "(", "!", "CurConstant", ")", "{", "if", "(", "PrevConstant", "&&", "PrevVal", ")", "{", "CurMaskedReg", "=", "CurReg", ";", "}", "else", "{", "CurMaskedReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOp", ")", ",", "CurMaskedReg", ")", ".", "addReg", "(", "CurReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "}", "}", "if", "(", "PrevConstant", "&&", "!", "PrevVal", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "CurMaskedReg", ")", ";", "}", "else", "if", "(", "CurConstant", "&&", "!", "CurVal", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addReg", "(", "PrevMaskedReg", ")", ";", "}", "else", "if", "(", "PrevConstant", "&&", "PrevVal", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "OrN2Op", ")", ",", "DstReg", ")", ".", "addReg", "(", "CurMaskedReg", ")", ".", "addReg", "(", "ExecReg", ")", ";"], "File": "SILowerI1Copies1", "Func": "buildMergeLaneMasks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55212, "Length": 316, "Cover_Rate": 0.7348837209302326} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["return", "MRI", ".", "createVirtualRegister", "(", "ST", ".", "isWave32", "(", ")", "?", "&", "", ":", "&", "", ")", ";"], "File": "SILowerI1Copies1", "Func": "createLaneMaskReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55213, "Length": 28, "Cover_Rate": 0.5} {"Template_token": ["", "static", "unsigned", "createLaneMaskReg", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "File": "SILowerI1Copies1", "Func": "createLaneMaskReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55214, "Length": 23, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "if", "(", "!", "VisitedPostDom", ")", "advanceLevel", "(", ")", ";", "unsigned", "Level", "=", "", ";", "while", "(", "PDNode", "->", "getBlock", "(", ")", "!=", "PostDom", ")", "{", "if", "(", "PDNode", "->", "getBlock", "(", ")", "==", "VisitedPostDom", ")", "advanceLevel", "(", ")", ";", "PDNode", "=", "PDNode", "->", "getIDom", "(", ")", ";", "Level", "++", ";"], "ground_truth": ["if", "(", "FoundLoopLevel", "==", "Level", ")", "return", "Level", ";"], "File": "SILowerI1Copies1", "Func": "findLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55215, "Length": 59, "Cover_Rate": 0.7108433734939759} {"Template_token": ["", "if", "(", "PDNode", "->", "getBlock", "(", ")", "==", "VisitedPostDom", ")", "advanceLevel", "(", ")", ";", "PDNode", "=", "PDNode", "->", "getIDom", "(", ")", ";", "Level", "++", ";", "if", "(", "FoundLoopLevel", "==", "Level", ")", "return", "Level", ";", "}"], "ground_truth": ["return", "", ";"], "File": "SILowerI1Copies1", "Func": "findLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55216, "Length": 38, "Cover_Rate": 0.4578313253012048} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SILowerI1Copies1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55217, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SILowerI1Copies1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55218, "Length": 25, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "while", "(", "InsertionPt", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "InsertionPt", "--", ";", "bool", "DefSCC", ",", "UseSCC", ";", "instrDefsUsesSCC", "(", "*", "InsertionPt", ",", "DefSCC", ",", "UseSCC", ")", ";", "if", "(", "DefSCC", ")", "return", "InsertionPt", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SILowerI1Copies1", "Func": "getSaluInsertionAtEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55219, "Length": 42, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "Stack", ".", "clear", "(", ")", ";", "NextLevel", ".", "clear", "(", ")", ";"], "ground_truth": ["VisitedPostDom", "=", "nullptr", ";"], "File": "SILowerI1Copies1", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55220, "Length": 16, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "bool", "inLoopLevel", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "LoopLevel", ",", "ArrayRef", "<", "MachineBasicBlock", "*", ">", "Blocks", ")", "const", "{", "auto", "DomIt", "=", "Visited", ".", "find", "(", "&", "MBB", ")", ";"], "ground_truth": ["if", "(", "DomIt", "!=", "Visited", ".", "end", "(", ")", "&&", "DomIt", "->", "second", "<=", "LoopLevel", ")", "return", "true", ";"], "File": "SILowerI1Copies1", "Func": "inLoopLevel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55221, "Length": 49, "Cover_Rate": 0.6621621621621622} {"Template_token": ["", "auto", "DomIt", "=", "Visited", ".", "find", "(", "&", "MBB", ")", ";"], "ground_truth": ["if", "(", "DomIt", "!=", "Visited", ".", "end", "(", ")", "&&", "DomIt", "->", "second", "<=", "LoopLevel", ")", "return", "true", ";"], "File": "SILowerI1Copies1", "Func": "inLoopLevel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55222, "Length": 30, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "unsigned", "UndefReg", "=", "createLaneMaskReg", "(", "MF", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "{", "}", ",", "TII", "->", "get", "(", "", ")", ",", "UndefReg", ")", ";"], "File": "SILowerI1Copies1", "Func": "insertUndefLaneMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55223, "Length": 31, "Cover_Rate": 0.3780487804878049} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "UndefReg", "=", "createLaneMaskReg", "(", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "{", "}", ",", "TII", "->", "get", "(", "", ")", ",", "UndefReg", ")", ";", "return", "UndefReg", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies1", "Func": "insertUndefLaneMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55224, "Length": 46, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "static", "void", "instrDefsUsesSCC", "(", "const", "MachineInstr", "&", "MI", ",", "bool", "&", "Def", ",", "bool", "&", "Use", ")", "{", "Def", "=", "false", ";", "Use", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "if", "(", "MO", ".", "isUse", "(", ")", ")", "Use", "=", "true", ";", "else", "Def", "=", "true", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies1", "Func": "instrDefsUsesSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55225, "Length": 75, "Cover_Rate": 0.9493670886075949} {"Template_token": ["", "Use", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{"], "ground_truth": ["if", "(", "MO", ".", "isUse", "(", ")", ")", "Use", "=", "true", ";"], "File": "SILowerI1Copies1", "Func": "instrDefsUsesSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55226, "Length": 47, "Cover_Rate": 0.5949367088607594} {"Template_token": ["", "for", "(", ";", ";", ")", "{", "MI", "=", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "break", ";", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isLaneMaskReg", "(", "Reg", ")", ")", "return", "false", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "MovOp", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "{", "Val", "=", "false", ";", "return", "true", ";", "}", "if", "(", "Imm", "==", "-", "", ")", "{", "Val", "=", "true", ";"], "ground_truth": ["return", "true", ";"], "File": "SILowerI1Copies1", "Func": "isConstantLaneMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55227, "Length": 138, "Cover_Rate": 0.8414634146341463} {"Template_token": ["", "return", "TII", "->", "getRegisterInfo", "(", ")", ".", "isSGPRReg", "(", "*", "MRI", ",", "Reg", ")", "&&", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "Reg", ",", "*", "MRI", ")", "==", "ST", "->", "getWavefrontSize", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies1", "Func": "isLaneMaskReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55229, "Length": 36, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "bool", "isSource", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["return", "ReachableMap", ".", "find", "(", "&", "MBB", ")", "->", "second", ";"], "File": "SILowerI1Copies1", "Func": "isSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55231, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "Reg", ".", "isVirtual", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "Reg", ")", "==", "&", "", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies1", "Func": "isVreg1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55232, "Length": 18, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "return", "Reg", ".", "isVirtual", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "Reg", ")", "==", "&", "", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies1", "Func": "isVreg1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55233, "Length": 18, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "static", "bool", "isVRegCompatibleReg", "(", "const", "RegisterInfo", "&", "TRI", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "{"], "ground_truth": ["unsigned", "Size", "=", "TRI", ".", "getRegSizeInBits", "(", "Reg", ",", "MRI", ")", ";"], "File": "SILowerI1Copies1", "Func": "isVRegCompatibleReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55234, "Length": 30, "Cover_Rate": 0.75} {"Template_token": ["", "unsigned", "Size", "=", "TRI", ".", "getRegSizeInBits", "(", "Reg", ",", "MRI", ")", ";", "return", "Size", "==", "", "||", "Size", "==", "", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies1", "Func": "isVRegCompatibleReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55235, "Length": 22, "Cover_Rate": 0.55} {"Template_token": ["", "LoopFinder", "(", "MachineDominatorTree", "&", "DT", ",", "MachinePostDominatorTree", "&", "PDT", ")", ":", "DT", "(", "DT", ")", ",", "PDT", "(", "PDT", ")", "{"], "ground_truth": ["}"], "File": "SILowerI1Copies1", "Func": "LoopFinder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55236, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "LoopFinder", "(", "MachineDominatorTree", "&", "DT", ",", "MachinePostDominatorTree", "&", "PDT", ")", ":", "DT", "(", "DT", ")", ",", "PDT", "(", "PDT", ")", "{"], "ground_truth": ["}"], "File": "SILowerI1Copies1", "Func": "LoopFinder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55237, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "SrcReg", ")", ";", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "DeadCopies", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["DeadCopies", ".", "clear", "(", ")", ";"], "File": "SILowerI1Copies1", "Func": "lowerCopiesFromI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55238, "Length": 73, "Cover_Rate": 0.3080168776371308} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DeadCopies", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isVreg1", "(", "SrcReg", ")", ")", "continue", ";"], "File": "SILowerI1Copies1", "Func": "lowerCopiesFromI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55239, "Length": 78, "Cover_Rate": 0.3291139240506329} {"Template_token": ["", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "IsWave32", "?", "&", "", ":", "&", "", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "SrcReg", ".", "isVirtual", "(", ")", "||", "(", "!", "isLaneMaskReg", "(", "SrcReg", ")", "&&", "!", "isVreg1", "(", "SrcReg", ")", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "DomBlocks", "=", "{", "&", "MBB", "}", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "DomBlocks", ".", "push_back", "(", "Use", ".", "getParent", "(", ")", ")", ";", "MachineBasicBlock", "*", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "DomBlocks", ")", ";", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "if", "(", "FoundLoopLevel", ")", "{"], "ground_truth": ["SSAUpdater", ".", "Initialize", "(", "DstReg", ")", ";"], "File": "SILowerI1Copies1", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55240, "Length": 247, "Cover_Rate": 0.5464601769911505} {"Template_token": ["", "MachineInstr", "*", "IncomingDef", "=", "MRI", "->", "getUniqueVRegDef", "(", "IncomingReg", ")", ";", "if", "(", "IncomingDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "IncomingReg", "=", "IncomingDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLaneMaskReg", "(", "IncomingReg", ")", "||", "isVreg1", "(", "IncomingReg", ")", ")", ";", "assert", "(", "!", "IncomingDef", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "}", "else", "if", "(", "IncomingDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "continue", ";", "}", "else", "{", "assert", "(", "IncomingDef", "->", "isPHI", "(", ")", "||", "PhiRegisters", ".", "count", "(", "IncomingReg", ")", ")", ";", "}", "IncomingBlocks", ".", "push_back", "(", "IncomingMBB", ")", ";", "IncomingRegs", ".", "push_back", "(", "IncomingReg", ")", ";", "}", "PhiRegisters", ".", "insert", "(", "DstReg", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "DomBlocks", "=", "{", "&", "MBB", "}", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "DomBlocks", ".", "push_back", "(", "Use", ".", "getParent", "(", ")", ")", ";", "MachineBasicBlock", "*", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "DomBlocks", ")", ";", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "SSAUpdater", ".", "Initialize", "(", "DstReg", ")", ";", "if", "(", "FoundLoopLevel", ")", "{", "LF", ".", "addLoopEntries", "(", "FoundLoopLevel", ",", "SSAUpdater", ",", "IncomingBlocks", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "IncomingUpdated", ".", "push_back", "(", "createLaneMaskReg", "(", "*", "MF", ")", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "IncomingBlocks", "[", "i", "]", ",", "IncomingUpdated", ".", "back", "(", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "MachineBasicBlock", "&", "IMBB", "=", "*", "IncomingBlocks", "[", "i", "]", ";", "buildMergeLaneMasks", "(", "IMBB", ",", "getSaluInsertionAtEnd", "(", "IMBB", ")", ",", "{", "}", ",", "IncomingUpdated", "[", "i", "]", ",", "SSAUpdater", ".", "GetValueInMiddleOfBlock", "(", "&", "IMBB", ")", ",", "IncomingRegs", "[", "i", "]", ")", ";", "}", "}", "else", "{", "PIA", ".", "analyze", "(", "MBB", ",", "IncomingBlocks", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "PIA", ".", "predecessors", "(", ")", ")", "SSAUpdater", ".", "AddAvailableValue", "(", "MBB", ",", "insertUndefLaneMask", "(", "*", "MBB", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "MachineBasicBlock", "&", "IMBB", "=", "*", "IncomingBlocks", "[", "i", "]", ";", "if", "(", "PIA", ".", "isSource", "(", "IMBB", ")", ")", "{", "IncomingUpdated", ".", "push_back", "(", "", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "&", "IMBB", ",", "IncomingRegs", "[", "i", "]", ")", ";", "}", "else", "{", "IncomingUpdated", ".", "push_back", "(", "createLaneMaskReg", "(", "*", "MF", ")", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "&", "IMBB", ",", "IncomingUpdated", ".", "back", "(", ")", ")", ";", "}", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{"], "File": "SILowerI1Copies1", "Func": "lowerPhis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55241, "Length": 455, "Cover_Rate": 0.5403800475059383} {"Template_token": ["", "PhiIncomingAnalysis", "(", "MachinePostDominatorTree", "&", "PDT", ")", ":", "PDT", "(", "PDT", ")", "{"], "ground_truth": ["}"], "File": "SILowerI1Copies1", "Func": "PhiIncomingAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55242, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "PhiIncomingAnalysis", "(", "MachinePostDominatorTree", "&", "PDT", ")", ":", "PDT", "(", "PDT", ")", "{"], "ground_truth": ["}"], "File": "SILowerI1Copies1", "Func": "PhiIncomingAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55243, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "LowerI1Copies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "TheMF", ")", "{", "if", "(", "TheMF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "Selected", ")", ")", "return", "false", ";", "MF", "=", "&", "TheMF", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "ST", "=", "&", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "IsWave32", "=", "ST", "->", "isWave32", "(", ")", ";", "if", "(", "IsWave32", ")", "{", "ExecReg", "=", "", ";", "MovOp", "=", "", ";", "AndOp", "=", "", ";", "OrOp", "=", "", ";", "XorOp", "=", "", ";", "AndN2Op", "=", "", ";", "OrN2Op", "=", "", ";", "}", "else", "{"], "ground_truth": ["ExecReg", "=", "", ";"], "File": "SILowerI1Copies1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55244, "Length": 132, "Cover_Rate": 0.584070796460177} {"Template_token": ["", "static", "unsigned", "createLaneMaskReg", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "File": "SILowerI1Copies21", "Func": "createLaneMaskReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55245, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "return", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies21", "Func": "createLaneMaskReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55246, "Length": 20, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "false", ";", "if", "(", "!", "isLaneMaskReg", "(", "Reg", ")", ")", "return", "false", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "{", "Val", "=", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies21", "Func": "isConstantLaneMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55247, "Length": 97, "Cover_Rate": 0.5808383233532934} {"Template_token": ["", "if", "(", "!", "isLaneMaskReg", "(", "Reg", ")", ")", "return", "false", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "{", "Val", "=", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SILowerI1Copies21", "Func": "isConstantLaneMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55248, "Length": 70, "Cover_Rate": 0.41916167664670656} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DeadCopies", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "LF", ".", "initialize", "(", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "||", "MRI", "->", "getRegClass", "(", "DstReg", ")", "!=", "&", "", ")", "continue", ";", "if", "(", "MRI", "->", "use_empty", "(", "DstReg", ")", ")", "{", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "&", "", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "!", "isLaneMaskReg", "(", "SrcReg", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";", "}", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "if", "(", "FoundLoopLevel", ")", "{", "SSAUpdater", ".", "Initialize", "(", "DstReg", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "&", "MBB", ",", "DstReg", ")", ";", "LF", ".", "addLoopEntries", "(", "FoundLoopLevel", ",", "SSAUpdater", ")", ";"], "ground_truth": ["buildMergeLaneMasks", "(", "MBB", ",", "MI", ",", "DL", ",", "DstReg", ",", "SSAUpdater", ".", "GetValueInMiddleOfBlock", "(", "&", "MBB", ")", ",", "SrcReg", ")", ";"], "File": "SILowerI1Copies21", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55249, "Length": 372, "Cover_Rate": 0.8454545454545455} {"Template_token": ["", "LF", ".", "initialize", "(", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "||", "MRI", "->", "getRegClass", "(", "DstReg", ")", "!=", "&", "", ")", "continue", ";", "if", "(", "MRI", "->", "use_empty", "(", "DstReg", ")", ")", "{", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "&", "", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "!", "isLaneMaskReg", "(", "SrcReg", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";", "}"], "ground_truth": ["unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";"], "File": "SILowerI1Copies21", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55250, "Length": 301, "Cover_Rate": 0.6840909090909091} {"Template_token": ["", "}", "PhiRegisters", ".", "insert", "(", "DstReg", ")", ";", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";", "}", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "SSAUpdater", ".", "Initialize", "(", "DstReg", ")", ";", "if", "(", "FoundLoopLevel", ")", "{", "LF", ".", "addLoopEntries", "(", "FoundLoopLevel", ",", "SSAUpdater", ",", "IncomingBlocks", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "IncomingUpdated", ".", "push_back", "(", "createLaneMaskReg", "(", "*", "MF", ")", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "IncomingBlocks", "[", "i", "]", ",", "IncomingUpdated", ".", "back", "(", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "MachineBasicBlock", "&", "IMBB", "=", "*", "IncomingBlocks", "[", "i", "]", ";", "buildMergeLaneMasks", "(", "IMBB", ",", "getSaluInsertionAtEnd", "(", "IMBB", ")", ",", "{", "}", ",", "IncomingUpdated", "[", "i", "]", ",", "SSAUpdater", ".", "GetValueInMiddleOfBlock", "(", "&", "IMBB", ")", ",", "IncomingRegs", "[", "i", "]", ")", ";", "}", "}", "else", "{", "PIA", ".", "analyze", "(", "MBB", ",", "IncomingBlocks", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "PIA", ".", "predecessors", "(", ")", ")", "SSAUpdater", ".", "AddAvailableValue", "(", "MBB", ",", "insertUndefLaneMask", "(", "*", "MBB", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "MachineBasicBlock", "&", "IMBB", "=", "*", "IncomingBlocks", "[", "i", "]", ";", "if", "(", "PIA", ".", "isSource", "(", "IMBB", ")", ")", "{", "IncomingUpdated", ".", "push_back", "(", "", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "&", "IMBB", ",", "IncomingRegs", "[", "i", "]", ")", ";", "}", "else", "{", "IncomingUpdated", ".", "push_back", "(", "createLaneMaskReg", "(", "*", "MF", ")", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "&", "IMBB", ",", "IncomingUpdated", ".", "back", "(", ")", ")", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "!", "IncomingUpdated", "[", "i", "]", ")", "continue", ";", "MachineBasicBlock", "&", "IMBB", "=", "*", "IncomingBlocks", "[", "i", "]", ";", "buildMergeLaneMasks", "(", "IMBB", ",", "getSaluInsertionAtEnd", "(", "IMBB", ")", ",", "{", "}", ",", "IncomingUpdated", "[", "i", "]", ",", "SSAUpdater", ".", "GetValueInMiddleOfBlock", "(", "&", "IMBB", ")", ",", "IncomingRegs", "[", "i", "]", ")", ";", "}", "}", "unsigned", "NewReg", "=", "SSAUpdater", ".", "GetValueInMiddleOfBlock", "(", "&", "MBB", ")", ";", "if", "(", "NewReg", "!=", "DstReg", ")", "{", "MRI", "->", "replaceRegWith", "(", "NewReg", ",", "DstReg", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "NewReg", ")", ";", "DeadPhis", ".", "push_back", "(", "&", "MI", ")", ";", "}", "IncomingBlocks", ".", "clear", "(", ")", ";", "IncomingRegs", ".", "clear", "(", ")", ";", "IncomingUpdated", ".", "clear", "(", ")", ";", "}"], "ground_truth": ["for", "(", "MachineInstr", "*", "MI", ":", "DeadPhis", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "File": "SILowerI1Copies21", "Func": "lowerPhis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55251, "Length": 465, "Cover_Rate": 0.5798004987531172} {"Template_token": ["", "MF", "=", "&", "TheMF", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "ST", "=", "&", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "lowerCopiesFromI1", "(", ")", ";", "lowerPhis", "(", ")", ";", "lowerCopiesToI1", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "Reg", ":", "ConstrainRegs", ")", "MRI", "->", "constrainRegClass", "(", "Reg", ",", "&", "", ")", ";"], "File": "SILowerI1Copies21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55252, "Length": 83, "Cover_Rate": 0.7904761904761904} {"Template_token": ["", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "ST", "=", "&", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "lowerCopiesFromI1", "(", ")", ";", "lowerPhis", "(", ")", ";", "lowerCopiesToI1", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "ConstrainRegs", ")", "MRI", "->", "constrainRegClass", "(", "Reg", ",", "&", "", ")", ";", "ConstrainRegs", ".", "clear", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55253, "Length": 79, "Cover_Rate": 0.7523809523809524} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DeadCopies", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "MRI", "->", "getRegClass", "(", "SrcReg", ")", "!=", "&", "", ")", "continue", ";", "if", "(", "isLaneMaskReg", "(", "DstReg", ")", "||", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "&&", "MRI", "->", "getRegClass", "(", "DstReg", ")", "==", "&", "", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "DstReg", ",", "*", "MRI", ")", "==", "", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "ConstrainRegs", ".", "insert", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "SrcReg", ")", ";", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "DeadCopies", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["DeadCopies", ".", "clear", "(", ")", ";"], "File": "SILowerI1Copies23", "Func": "lowerCopiesFromI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55254, "Length": 242, "Cover_Rate": 0.9343629343629344} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "IncomingUpdated", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "LF", ".", "initialize", "(", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ".", "phis", "(", ")", ")", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getRegClass", "(", "DstReg", ")", "!=", "&", "", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "&", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "", ")", "{", "assert", "(", "i", "+", "", "<", "MI", ".", "getNumOperands", "(", ")", ")", ";", "unsigned", "IncomingReg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "IncomingMBB", "=", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "getMBB", "(", ")", ";", "MachineInstr", "*", "IncomingDef", "=", "MRI", "->", "getUniqueVRegDef", "(", "IncomingReg", ")", ";", "if", "(", "IncomingDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "IncomingReg", "=", "IncomingDef", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLaneMaskReg", "(", "IncomingReg", ")", ")", ";", "assert", "(", "!", "IncomingDef", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "}", "else", "if", "(", "IncomingDef", "->", "getOpcode", "(", ")", "==", "", ")", "{", "continue", ";", "}", "else", "{", "assert", "(", "IncomingDef", "->", "isPHI", "(", ")", ")", ";", "}", "IncomingBlocks", ".", "push_back", "(", "IncomingMBB", ")", ";", "IncomingRegs", ".", "push_back", "(", "IncomingReg", ")", ";", "}", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";", "}", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "SSAUpdater", ".", "Initialize", "(", "DstReg", ")", ";", "if", "(", "FoundLoopLevel", ")", "{", "LF", ".", "addLoopEntries", "(", "FoundLoopLevel", ",", "SSAUpdater", ",", "IncomingBlocks", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "IncomingUpdated", ".", "push_back", "(", "createLaneMaskReg", "(", "*", "MF", ")", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "IncomingBlocks", "[", "i", "]", ",", "IncomingUpdated", ".", "back", "(", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "IncomingRegs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "MachineBasicBlock", "&", "IMBB", "=", "*", "IncomingBlocks", "[", "i", "]", ";", "buildMergeLaneMasks", "(", "IMBB", ",", "getSaluInsertionAtEnd", "(", "IMBB", ")", ",", "{", "}", ",", "IncomingUpdated", "[", "i", "]", ",", "SSAUpdater", ".", "GetValueInMiddleOfBlock", "(", "&", "IMBB", ")", ",", "IncomingRegs", "[", "i", "]", ")", ";", "}", "}", "else", "{", "PIA", ".", "analyze", "(", "MBB", ",", "IncomingBlocks", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "*", "MBB", ":", "PIA", ".", "predecessors", "(", ")", ")", "SSAUpdater", ".", "AddAvailableValue", "(", "MBB", ",", "insertUndefLaneMask", "(", "*", "MBB", ")", ")", ";"], "File": "SILowerI1Copies23", "Func": "lowerPhis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55255, "Length": 467, "Cover_Rate": 0.5971867007672634} {"Template_token": ["", "if", "(", "RC", "==", "&", "", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "&", "", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Src", ".", "getReg", "(", ")", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "DefInst", "=", "MRI", ".", "getUniqueVRegDef", "(", "Src", ".", "getReg", "(", ")", ")", ";", "if", "(", "DstRC", "==", "&", "", "&&", "TRI", "->", "getCommonSubClass", "(", "SrcRC", ",", "&", "", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefInst", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "int64_t", "Val", "=", "DefInst", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Val", "==", "", "||", "Val", "==", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "Dst", ")", ".", "addImm", "(", "Val", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["continue", ";"], "File": "SILowerI1Copies25", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55257, "Length": 266, "Cover_Rate": 0.3312577833125778} {"Template_token": ["", "bool", "isVreg1", "(", "unsigned", "Reg", ")", "const", "{"], "ground_truth": ["return", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "MRI", "->", "getRegClass", "(", "Reg", ")", "==", "&", "", ";"], "File": "SILowerI1Copies29", "Func": "isVreg1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55258, "Length": 26, "Cover_Rate": 0.896551724137931} {"Template_token": ["", "bool", "isVreg1", "(", "unsigned", "Reg", ")", "const", "{"], "ground_truth": ["return", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "MRI", "->", "getRegClass", "(", "Reg", ")", "==", "&", "", ";"], "File": "SILowerI1Copies29", "Func": "isVreg1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55259, "Length": 26, "Cover_Rate": 0.896551724137931} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DeadCopies", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isVreg1", "(", "SrcReg", ")", ")", "continue", ";", "if", "(", "isLaneMaskReg", "(", "DstReg", ")", "||", "isVreg1", "(", "DstReg", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "DstReg", ",", "*", "MRI", ")", "==", "", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "ConstrainRegs", ".", "insert", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "SrcReg", ")", ";", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "DeadCopies", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "DeadCopies", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies29", "Func": "lowerCopiesFromI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55260, "Length": 227, "Cover_Rate": 0.9497907949790795} {"Template_token": ["", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "(", "!", "isLaneMaskReg", "(", "SrcReg", ")", "&&", "!", "isVreg1", "(", "SrcReg", ")", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";", "}"], "ground_truth": ["unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";"], "File": "SILowerI1Copies29", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55261, "Length": 174, "Cover_Rate": 0.3945578231292517} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isVreg1", "(", "DstReg", ")", ")", "continue", ";", "if", "(", "MRI", "->", "use_empty", "(", "DstReg", ")", ")", "{", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "IsWave32", "?", "&", "", ":", "&", "", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "(", "!", "isLaneMaskReg", "(", "SrcReg", ")", "&&", "!", "isVreg1", "(", "SrcReg", ")", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies29", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55262, "Length": 276, "Cover_Rate": 0.6258503401360545} {"Template_token": ["", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isVreg1", "(", "SrcReg", ")", ")", "continue", ";", "if", "(", "isLaneMaskReg", "(", "DstReg", ")", "||", "isVreg1", "(", "DstReg", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "DstReg", ",", "*", "MRI", ")", "==", "", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "ConstrainRegs", ".", "insert", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "SrcReg", ")", ";", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "DeadCopies", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "DeadCopies", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies34", "Func": "lowerCopiesFromI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55264, "Length": 218, "Cover_Rate": 0.9121338912133892} {"Template_token": ["", "if", "(", "isLaneMaskReg", "(", "DstReg", ")", "||", "isVreg1", "(", "DstReg", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "DstReg", ",", "*", "MRI", ")", "==", "", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "ConstrainRegs", ".", "insert", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";"], "File": "SILowerI1Copies34", "Func": "lowerCopiesFromI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55265, "Length": 127, "Cover_Rate": 0.5313807531380753} {"Template_token": ["", "MRI", "->", "setRegClass", "(", "DstReg", ",", "IsWave32", "?", "&", "", ":", "&", "", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "(", "!", "isLaneMaskReg", "(", "SrcReg", ")", "&&", "!", "isVreg1", "(", "SrcReg", ")", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";", "}", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "if", "(", "FoundLoopLevel", ")", "{", "SSAUpdater", ".", "Initialize", "(", "DstReg", ")", ";", "SSAUpdater", ".", "AddAvailableValue", "(", "&", "MBB", ",", "DstReg", ")", ";", "LF", ".", "addLoopEntries", "(", "FoundLoopLevel", ",", "SSAUpdater", ")", ";"], "ground_truth": ["buildMergeLaneMasks", "(", "MBB", ",", "MI", ",", "DL", ",", "DstReg", ",", "SSAUpdater", ".", "GetValueInMiddleOfBlock", "(", "&", "MBB", ")", ",", "SrcReg", ")", ";"], "File": "SILowerI1Copies34", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55266, "Length": 262, "Cover_Rate": 0.5941043083900227} {"Template_token": ["", "if", "(", "!", "isVreg1", "(", "DstReg", ")", ")", "continue", ";", "if", "(", "MRI", "->", "use_empty", "(", "DstReg", ")", ")", "{", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "DstReg", ",", "IsWave32", "?", "&", "", ":", "&", "", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "(", "!", "isLaneMaskReg", "(", "SrcReg", ")", "&&", "!", "isVreg1", "(", "SrcReg", ")", ")", ")", "{", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "SrcReg", ",", "*", "MRI", ")", "==", "", ")", ";", "unsigned", "TmpReg", "=", "createLaneMaskReg", "(", "*", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "TmpReg", ")", ";", "SrcReg", "=", "TmpReg", ";", "}", "MachineBasicBlock", "*", "PostDomBound", "=", "&", "MBB", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "DstReg", ")", ")", "{", "PostDomBound", "=", "PDT", "->", "findNearestCommonDominator", "(", "PostDomBound", ",", "Use", ".", "getParent", "(", ")", ")", ";", "}", "unsigned", "FoundLoopLevel", "=", "LF", ".", "findLoop", "(", "PostDomBound", ")", ";", "if", "(", "FoundLoopLevel", ")", "{"], "ground_truth": ["SSAUpdater", ".", "Initialize", "(", "DstReg", ")", ";"], "File": "SILowerI1Copies34", "Func": "lowerCopiesToI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55267, "Length": 264, "Cover_Rate": 0.5986394557823129} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "if", "(", "RC", "==", "&", "", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "&", "", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Src", ".", "getReg", "(", ")", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ";", "if", "(", "DstRC", "==", "&", "", "&&", "TRI", "->", "getCommonSubClass", "(", "SrcRC", ",", "&", "", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "DefInst", "=", "MRI", ".", "getUniqueVRegDef", "(", "Src", ".", "getReg", "(", ")", ")", ";"], "File": "SILowerI1Copies3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55270, "Length": 206, "Cover_Rate": 0.33881578947368424} {"Template_token": ["", "return", "new", "LowerI1Copies", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies", "Func": "createSILowerI1CopiesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55272, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "new", "LowerI1Copies", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies", "Func": "createSILowerI1CopiesPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55273, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55274, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "I1Defs", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "if", "(", "RC", "==", "&", "", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "&", "", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Src", ".", "getReg", "(", ")", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ";"], "File": "SILowerI1Copies", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55276, "Length": 255, "Cover_Rate": 0.31211750305997554} {"Template_token": ["", "if", "(", "DefInst", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "int64_t", "Val", "=", "DefInst", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Val", "==", "", "||", "Val", "==", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "Dst", ")", ".", "addImm", "(", "Val", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "}", "unsigned", "int", "TmpSrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpSrc", ")", ".", "add", "(", "Src", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "Dst", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "addReg", "(", "TmpSrc", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "TRI", "->", "getCommonSubClass", "(", "DstRC", ",", "&", "", ")", "&&", "SrcRC", "==", "&", "", ")", "{", "if", "(", "DefInst", "->", "getOpcode", "(", ")", "==", "", "&&", "DefInst", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "DefInst", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "DefInst", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "DefInst", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", "&&", "DefInst", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "TRI", "->", "getCommonSubClass", "(", "MRI", ".", "getRegClass", "(", "DefInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ",", "&", "", ")", "&&", "", "(", "DefInst", "->", "getParent", "(", ")", ",", "&", "MBB", ")", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "Dst", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "DefInst", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SILowerI1Copies", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55277, "Length": 361, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "LowerI1Copies", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initializeLowerI1CopiesPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "SILowerI1Copies", "Func": "SILowerI1Copies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55279, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "void", "insertCSRSaves", "(", "MachineBasicBlock", "&", "SaveBlock", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "C", ",", "LiveIntervals", "*", "LIS", ")", "{", "MachineFunction", "&", "MF", "=", "*", "SaveBlock", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "SaveBlock", ".", "begin", "(", ")", ";", "if", "(", "!", "TFI", "->", "spillCalleeSavedRegisters", "(", "SaveBlock", ",", "I", ",", "C", ",", "TRI", ")", ")", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CS", ":", "C", ")", "{", "MCRegister", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "MachineInstrSpan", "MIS", "(", "I", ",", "&", "SaveBlock", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "", ")", ";", "const", "bool", "IsLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "SaveBlock", ",", "I", ",", "Reg", ",", "!", "IsLiveIn", ",", "CS", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "if", "(", "LIS", ")", "{", "assert", "(", "std", "::", "distance", "(", "MIS", ".", "begin", "(", ")", ",", "I", ")", "==", "", ")", ";", "MachineInstr", "&", "Inst", "=", "*", "std", "::", "prev", "(", "I", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "Inst", ")", ";", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "Reg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SILowerSGPRSpills10", "Func": "insertCSRSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55280, "Length": 244, "Cover_Rate": 0.9878542510121457} {"Template_token": ["", "MCRegister", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "MachineInstrSpan", "MIS", "(", "I", ",", "&", "SaveBlock", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "", ")", ";", "const", "bool", "IsLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "SaveBlock", ",", "I", ",", "Reg", ",", "!", "IsLiveIn", ",", "CS", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "if", "(", "LIS", ")", "{"], "ground_truth": ["assert", "(", "std", "::", "distance", "(", "MIS", ".", "begin", "(", ")", ",", "I", ")", "==", "", ")", ";"], "File": "SILowerSGPRSpills10", "Func": "insertCSRSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55281, "Length": 90, "Cover_Rate": 0.3643724696356275} {"Template_token": ["", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "SpillToAGPR", "&&", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "if", "(", "!", "RS", ")", "RS", ".", "reset", "(", "new", "RegScavenger", "(", ")", ")", ";", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "", ",", "FIOp", ",", "RS", ".", "get", "(", ")", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "continue", ";", "}", "}", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", "||", "!", "TRI", "->", "spillSGPRToVGPR", "(", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "}"], "ground_truth": ["}"], "File": "SILowerSGPRSpills10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55282, "Length": 281, "Cover_Rate": 0.36973684210526314} {"Template_token": ["", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "C", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "{", "MCRegister", "Reg", "=", "CSRegs", "[", "I", "]", ";", "if", "(", "SavedRegs", ".", "test", "(", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "", ")", ";", "int", "JunkFI", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ",", "true", ")", ";", "C", ".", "push_back", "(", "CalleeSavedInfo", "(", "Reg", ",", "JunkFI", ")", ")", ";", "}", "}", "if", "(", "!", "C", ".", "empty", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "*", "SaveBlock", ":", "SaveBlocks", ")", "insertCSRSaves", "(", "*", "SaveBlock", ",", "C", ",", "LIS", ")", ";", "assert", "(", "SaveBlocks", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "updateLiveness", "(", "MF", ",", "C", ")", ";", "for", "(", "MachineBasicBlock", "*", "RestoreBlock", ":", "RestoreBlocks", ")", "insertCSRRestores", "(", "*", "RestoreBlock", ",", "C", ",", "LIS", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SILowerSGPRSpills10", "Func": "spillCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55283, "Length": 178, "Cover_Rate": 0.6137931034482759} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ",", "LIS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setIsDebug", "(", ")", ";", "}", "}", "}", "MadeChange", "=", "true", ";", "}", "else", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "FuncInfo", "->", "removeVGPRForSGPRSpill", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ",", "MF", ")", ";", "}", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";"], "ground_truth": ["if", "(", "NewReservedRegs", ")", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";"], "File": "SILowerSGPRSpills11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55284, "Length": 270, "Cover_Rate": 0.4936014625228519} {"Template_token": ["", "static", "bool", "lowerShiftReservedVGPR", "(", "MachineFunction", "&", "MF", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "Register", "PreReservedVGPR", "=", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ";", "if", "(", "!", "PreReservedVGPR", ")", "return", "false", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "LowestAvailableVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "&", "", ",", "MF", ")", ";"], "ground_truth": ["if", "(", "!", "LowestAvailableVGPR", ")", "LowestAvailableVGPR", "=", "PreReservedVGPR", ";"], "File": "SILowerSGPRSpills12", "Func": "lowerShiftReservedVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55285, "Length": 82, "Cover_Rate": 0.30036630036630035} {"Template_token": ["", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "VRM", "=", "getAnalysisIfAvailable", "<", "VirtRegMap", ">", "(", ")", ";", "assert", "(", "SaveBlocks", ".", "empty", "(", ")", "&&", "RestoreBlocks", ".", "empty", "(", ")", ")", ";", "calculateSaveRestoreBlocks", "(", "MF", ")", ";", "bool", "HasCSRs", "=", "spillCalleeSavedRegs", "(", "MF", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", "&&", "!", "HasCSRs", ")", "{", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "return", "false", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "bool", "MadeChange", "=", "false", ";", "const", "bool", "SpillToAGPR", "=", "EnableSpillVGPRToAGPR", "&&", "ST", ".", "hasMAIInsts", "(", ")", ";", "std", "::", "unique_ptr", "<", "RegScavenger", ">", "RS", ";", "if", "(", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "||", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ")", "||", "SpillVGPRToAGPR", ")", "{", "lowerShiftReservedVGPR", "(", "MF", ",", "ST", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "SpillToAGPR", "&&", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "if", "(", "!", "RS", ")", "RS", ".", "reset", "(", "new", "RegScavenger", "(", ")", ")", ";", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "", ",", "FIOp", ",", "RS", ".", "get", "(", ")", ")", ";", "continue", ";", "}", "}", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "}", "}", "}"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{"], "File": "SILowerSGPRSpills12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55287, "Length": 457, "Cover_Rate": 0.7603993344425957} {"Template_token": ["", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSRegs", "[", "I", "]", ";", "if", "(", "SavedRegs", ".", "test", "(", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "", ")", ";", "int", "JunkFI", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ",", "true", ")", ";", "C", ".", "push_back", "(", "CalleeSavedInfo", "(", "Reg", ",", "JunkFI", ")", ")", ";", "}", "}", "if", "(", "!", "C", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["for", "(", "MachineBasicBlock", "*", "SaveBlock", ":", "SaveBlocks", ")", "insertCSRSaves", "(", "*", "SaveBlock", ",", "C", ",", "LIS", ")", ";"], "File": "SILowerSGPRSpills12", "Func": "spillCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55288, "Length": 127, "Cover_Rate": 0.4703703703703704} {"Template_token": ["", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "LIS", "=", "getAnalysisIfAvailable", "<", "LiveIntervals", ">", "(", ")", ";", "assert", "(", "SaveBlocks", ".", "empty", "(", ")", "&&", "RestoreBlocks", ".", "empty", "(", ")", ")", ";", "calculateSaveRestoreBlocks", "(", "MF", ")", ";", "bool", "HasCSRs", "=", "spillCalleeSavedRegs", "(", "MF", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", "&&", "!", "HasCSRs", ")", "{", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "FuncInfo", "->", "removeVGPRForSGPRSpill", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ",", "MF", ")", ";", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";", "}", "return", "false", ";", "}", "bool", "MadeChange", "=", "false", ";", "bool", "NewReservedRegs", "=", "false", ";", "const", "bool", "HasSGPRSpillToVGPR", "=", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "||", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ";"], "ground_truth": ["if", "(", "HasSGPRSpillToVGPR", ")", "{"], "File": "SILowerSGPRSpills13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55289, "Length": 169, "Cover_Rate": 0.31647940074906367} {"Template_token": ["", "return", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerSGPRSpills14", "Func": "getAllVGPR32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55290, "Length": 18, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "LowestAvailableVGPR", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "!", "LowestAvailableVGPR", ")", "return", "false", ";", "ReservedVGPR", "=", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getCalleeSavedRegs", "(", ")", ";", "int", "i", "=", "", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "Reg", ".", "VGPR", "==", "ReservedVGPR", ")", "{", "MBB", ".", "removeLiveIn", "(", "ReservedVGPR", ")", ";", "MBB", ".", "addLiveIn", "(", "LowestAvailableVGPR", ")", ";"], "ground_truth": ["Optional", "<", "int", ">", "FI", ";"], "File": "SILowerSGPRSpills14", "Func": "lowerShiftReservedVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55292, "Length": 92, "Cover_Rate": 0.39148936170212767} {"Template_token": ["", "Register", "LowestAvailableVGPR", ",", "ReservedVGPR", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllVGPR32s", "=", "getAllVGPR32", "(", "ST", ",", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllVGPR32s", ")", "{", "if", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "LowestAvailableVGPR", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "!", "LowestAvailableVGPR", ")", "return", "false", ";", "ReservedVGPR", "=", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getCalleeSavedRegs", "(", ")", ";", "int", "i", "=", "", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "Reg", ".", "VGPR", "==", "ReservedVGPR", ")", "{", "MBB", ".", "removeLiveIn", "(", "ReservedVGPR", ")", ";", "MBB", ".", "addLiveIn", "(", "LowestAvailableVGPR", ")", ";"], "ground_truth": ["Optional", "<", "int", ">", "FI", ";"], "File": "SILowerSGPRSpills14", "Func": "lowerShiftReservedVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55293, "Length": 136, "Cover_Rate": 0.5787234042553191} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "RestoreBlock", ",", "I", ",", "Reg", ",", "CI", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "I", "!=", "RestoreBlock", ".", "begin", "(", ")", "&&", "", ")", ";", "if", "(", "LIS", ")", "{", "MachineInstr", "&", "Inst", "=", "*", "std", "::", "prev", "(", "I", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "Inst", ")", ";", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "Reg", ")", ";", "}"], "ground_truth": ["}"], "File": "SILowerSGPRSpills15", "Func": "insertCSRRestores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55294, "Length": 79, "Cover_Rate": 0.38164251207729466} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "RestoreBlock", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "RestoreBlock", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "!", "TFI", "->", "restoreCalleeSavedRegisters", "(", "RestoreBlock", ",", "I", ",", "C", ",", "TRI", ")", ")", "{", "for", "(", "const", "CalleeSavedInfo", "&", "CI", ":", "reverse", "(", "C", ")", ")", "{", "unsigned", "Reg", "=", "CI", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["TII", ".", "loadRegFromStackSlot", "(", "RestoreBlock", ",", "I", ",", "Reg", ",", "CI", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";"], "File": "SILowerSGPRSpills15", "Func": "insertCSRRestores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55295, "Length": 140, "Cover_Rate": 0.6763285024154589} {"Template_token": ["", "if", "(", "!", "TFI", "->", "spillCalleeSavedRegisters", "(", "SaveBlock", ",", "I", ",", "C", ",", "TRI", ")", ")", "{", "for", "(", "const", "CalleeSavedInfo", "&", "CS", ":", "C", ")", "{", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "MachineInstrSpan", "MIS", "(", "I", ",", "&", "SaveBlock", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "SaveBlock", ",", "I", ",", "Reg", ",", "true", ",", "CS", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "if", "(", "LIS", ")", "{", "assert", "(", "std", "::", "distance", "(", "MIS", ".", "begin", "(", ")", ",", "I", ")", "==", "", ")", ";", "MachineInstr", "&", "Inst", "=", "*", "std", "::", "prev", "(", "I", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "Inst", ")", ";"], "File": "SILowerSGPRSpills15", "Func": "insertCSRSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55296, "Length": 122, "Cover_Rate": 0.5545454545454546} {"Template_token": ["", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "", ",", "FIOp", ",", "nullptr", ")", ";", "continue", ";", "}", "}", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getVGPRSpillAGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getAGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "}", "MadeChange", "=", "true", ";", "}", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "SILowerSGPRSpills15", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55297, "Length": 216, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "Reg", "=", "CSRegs", "[", "I", "]", ";", "if", "(", "SavedRegs", ".", "test", "(", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "int", "JunkFI", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlignment", "(", "*", "RC", ")", ",", "true", ")", ";", "C", ".", "push_back", "(", "CalleeSavedInfo", "(", "Reg", ",", "JunkFI", ")", ")", ";", "}", "}", "if", "(", "!", "C", ".", "empty", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "*", "SaveBlock", ":", "SaveBlocks", ")", "insertCSRSaves", "(", "*", "SaveBlock", ",", "C", ",", "LIS", ")", ";", "for", "(", "MachineBasicBlock", "*", "RestoreBlock", ":", "RestoreBlocks", ")", "insertCSRRestores", "(", "*", "RestoreBlock", ",", "C", ",", "LIS", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILowerSGPRSpills15", "Func": "spillCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55298, "Length": 120, "Cover_Rate": 0.45112781954887216} {"Template_token": ["", "bool", "HasCSRs", "=", "spillCalleeSavedRegs", "(", "MF", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", "&&", "!", "HasCSRs", ")", "{", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "FuncInfo", "->", "removeVGPRForSGPRSpill", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ",", "MF", ")", ";", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";", "}", "return", "false", ";", "}", "bool", "MadeChange", "=", "false", ";", "bool", "NewReservedRegs", "=", "false", ";", "const", "bool", "HasSGPRSpillToVGPR", "=", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "||", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ";", "if", "(", "HasSGPRSpillToVGPR", ")", "{", "lowerShiftReservedVGPR", "(", "MF", ",", "ST", ")", ";", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ",", "LIS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";", "}", "}", "}", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";"], "ground_truth": ["MadeChange", "=", "true", ";"], "File": "SILowerSGPRSpills19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55299, "Length": 414, "Cover_Rate": 0.7624309392265194} {"Template_token": ["", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "SaveBlock", ".", "begin", "(", ")", ";", "if", "(", "!", "TFI", "->", "spillCalleeSavedRegisters", "(", "SaveBlock", ",", "I", ",", "C", ",", "TRI", ")", ")", "{", "for", "(", "const", "CalleeSavedInfo", "&", "CS", ":", "C", ")", "{", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "MachineInstrSpan", "MIS", "(", "I", ",", "&", "SaveBlock", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "SaveBlock", ",", "I", ",", "Reg", ",", "true", ",", "CS", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "{"], "File": "SILowerSGPRSpills1", "Func": "insertCSRSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55300, "Length": 128, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "LowestAvailableVGPR", ",", "ReservedVGPR", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllVGPR32s", "=", "ST", ".", "getRegisterInfo", "(", ")", "->", "getAllVGPR32", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllVGPR32s", ")", "{", "if", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "LowestAvailableVGPR", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "!", "LowestAvailableVGPR", ")", "return", "false", ";", "ReservedVGPR", "=", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getCalleeSavedRegs", "(", ")", ";", "int", "i", "=", "", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "Reg", ".", "VGPR", "==", "ReservedVGPR", ")", "{"], "ground_truth": ["MBB", ".", "removeLiveIn", "(", "ReservedVGPR", ")", ";"], "File": "SILowerSGPRSpills1", "Func": "lowerShiftReservedVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55301, "Length": 140, "Cover_Rate": 0.5857740585774058} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "LowestAvailableVGPR", ",", "ReservedVGPR", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllVGPR32s", "=", "ST", ".", "getRegisterInfo", "(", ")", "->", "getAllVGPR32", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllVGPR32s", ")", "{", "if", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "LowestAvailableVGPR", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "!", "LowestAvailableVGPR", ")", "return", "false", ";", "ReservedVGPR", "=", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getCalleeSavedRegs", "(", ")", ";", "int", "i", "=", "", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "Reg", ".", "VGPR", "==", "ReservedVGPR", ")", "{", "MBB", ".", "removeLiveIn", "(", "ReservedVGPR", ")", ";", "MBB", ".", "addLiveIn", "(", "LowestAvailableVGPR", ")", ";", "Optional", "<", "int", ">", "FI", ";", "if", "(", "FuncInfo", "->", "isCalleeSavedReg", "(", "CSRegs", ",", "LowestAvailableVGPR", ")", ")", "FI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "", ",", "Align", "(", "", ")", ")", ";", "FuncInfo", "->", "setSGPRSpillVGPRs", "(", "LowestAvailableVGPR", ",", "FI", ",", "i", ")", ";", "}", "++", "i", ";", "}"], "ground_truth": ["MBB", ".", "sortUniqueLiveIns", "(", ")", ";"], "File": "SILowerSGPRSpills1", "Func": "lowerShiftReservedVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55302, "Length": 220, "Cover_Rate": 0.9205020920502092} {"Template_token": ["", "VRM", "=", "getAnalysisIfAvailable", "<", "VirtRegMap", ">", "(", ")", ";", "assert", "(", "SaveBlocks", ".", "empty", "(", ")", "&&", "RestoreBlocks", ".", "empty", "(", ")", ")", ";", "calculateSaveRestoreBlocks", "(", "MF", ")", ";", "bool", "HasCSRs", "=", "spillCalleeSavedRegs", "(", "MF", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", "&&", "!", "HasCSRs", ")", "{", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "return", "false", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "bool", "MadeChange", "=", "false", ";", "const", "bool", "SpillToAGPR", "=", "EnableSpillVGPRToAGPR", "&&", "ST", ".", "hasMAIInsts", "(", ")", ";", "if", "(", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "||", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ")", "||", "SpillVGPRToAGPR", ")", "{", "lowerShiftReservedVGPR", "(", "MF", ",", "ST", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "SpillToAGPR", "&&", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "", ",", "FIOp", ",", "nullptr", ")", ";", "continue", ";", "}", "}", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getVGPRSpillAGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getAGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "}", "MadeChange", "=", "true", ";"], "ground_truth": ["}", "else", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{"], "File": "SILowerSGPRSpills1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55303, "Length": 490, "Cover_Rate": 0.8641975308641975} {"Template_token": ["", "unsigned", "Reg", "=", "CSRegs", "[", "I", "]", ";", "if", "(", "SavedRegs", ".", "test", "(", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "", ")", ";", "int", "JunkFI", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlignment", "(", "*", "RC", ")", ",", "true", ")", ";", "C", ".", "push_back", "(", "CalleeSavedInfo", "(", "Reg", ",", "JunkFI", ")", ")", ";", "}", "}"], "ground_truth": ["if", "(", "!", "C", ".", "empty", "(", ")", ")", "{"], "File": "SILowerSGPRSpills1", "Func": "spillCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55304, "Length": 82, "Cover_Rate": 0.3037037037037037} {"Template_token": ["", "TFI", "->", "determineCalleeSavesSGPR", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "{", "MFI", ".", "setCalleeSavedInfoValid", "(", "true", ")", ";", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "C", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSRegs", "[", "I", "]", ";", "if", "(", "SavedRegs", ".", "test", "(", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "", ")", ";", "int", "JunkFI", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlignment", "(", "*", "RC", ")", ",", "true", ")", ";", "C", ".", "push_back", "(", "CalleeSavedInfo", "(", "Reg", ",", "JunkFI", ")", ")", ";", "}", "}", "if", "(", "!", "C", ".", "empty", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "*", "SaveBlock", ":", "SaveBlocks", ")", "insertCSRSaves", "(", "*", "SaveBlock", ",", "C", ",", "LIS", ")", ";", "for", "(", "MachineBasicBlock", "*", "RestoreBlock", ":", "RestoreBlocks", ")", "insertCSRRestores", "(", "*", "RestoreBlock", ",", "C", ",", "LIS", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILowerSGPRSpills1", "Func": "spillCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55305, "Length": 188, "Cover_Rate": 0.6962962962962963} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "RestoreBlock", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "!", "TFI", "->", "restoreCalleeSavedRegisters", "(", "RestoreBlock", ",", "I", ",", "C", ",", "TRI", ")", ")", "{", "for", "(", "const", "CalleeSavedInfo", "&", "CI", ":", "reverse", "(", "C", ")", ")", "{", "unsigned", "Reg", "=", "CI", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "RestoreBlock", ",", "I", ",", "Reg", ",", "CI", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "I", "!=", "RestoreBlock", ".", "begin", "(", ")", "&&", "", ")", ";", "if", "(", "LIS", ")", "{", "MachineInstr", "&", "Inst", "=", "*", "std", "::", "prev", "(", "I", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "Inst", ")", ";", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "Reg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SILowerSGPRSpills20", "Func": "insertCSRRestores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55306, "Length": 176, "Cover_Rate": 0.8380952380952381} {"Template_token": ["", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", "&&", "!", "HasCSRs", ")", "{", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "FuncInfo", "->", "removeVGPRForSGPRSpill", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ",", "MF", ")", ";", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";", "}", "return", "false", ";", "}", "bool", "MadeChange", "=", "false", ";", "bool", "NewReservedRegs", "=", "false", ";", "const", "bool", "HasSGPRSpillToVGPR", "=", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "||", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ";", "if", "(", "HasSGPRSpillToVGPR", ")", "{", "lowerShiftReservedVGPR", "(", "MF", ",", "ST", ")", ";", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MBB", ")", ")", "{", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{"], "ground_truth": ["NewReservedRegs", "=", "true", ";"], "File": "SILowerSGPRSpills21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55307, "Length": 205, "Cover_Rate": 0.41082164328657317} {"Template_token": ["", "Optional", "<", "int", ">", "FI", ";", "if", "(", "FuncInfo", "->", "isCalleeSavedReg", "(", "CSRegs", ",", "LowestAvailableVGPR", ")", ")", "FI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "", ",", "Align", "(", "", ")", ")", ";", "const", "auto", "*", "ReservedVGPRInfoItr", "=", "std", "::", "find_if", "(", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "begin", "(", ")", ",", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "end", "(", ")", ",", "[", "PreReservedVGPR", "]", "(", "const", "auto", "&", "SpillRegInfo", ")", "{", "return", "SpillRegInfo", ".", "VGPR", "==", "PreReservedVGPR", ";", "}", ")", ";", "assert", "(", "ReservedVGPRInfoItr", "!=", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "end", "(", ")", ")", ";", "auto", "Index", "=", "std", "::", "distance", "(", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "begin", "(", ")", ",", "ReservedVGPRInfoItr", ")", ";", "FuncInfo", "->", "setSGPRSpillVGPRs", "(", "LowestAvailableVGPR", ",", "FI", ",", "Index", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MBB", ".", "addLiveIn", "(", "LowestAvailableVGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SILowerSGPRSpills2", "Func": "lowerShiftReservedVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55308, "Length": 152, "Cover_Rate": 0.5801526717557252} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "SaveBlock", ".", "begin", "(", ")", ";", "if", "(", "!", "TFI", "->", "spillCalleeSavedRegisters", "(", "SaveBlock", ",", "I", ",", "C", ",", "TRI", ")", ")", "{"], "ground_truth": ["for", "(", "const", "CalleeSavedInfo", "&", "CS", ":", "C", ")", "{"], "File": "SILowerSGPRSpills3", "Func": "insertCSRSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55309, "Length": 84, "Cover_Rate": 0.375} {"Template_token": ["", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "SaveBlock", ".", "begin", "(", ")", ";", "if", "(", "!", "TFI", "->", "spillCalleeSavedRegisters", "(", "SaveBlock", ",", "I", ",", "C", ",", "TRI", ")", ")", "{", "for", "(", "const", "CalleeSavedInfo", "&", "CS", ":", "C", ")", "{"], "ground_truth": ["MCRegister", "Reg", "=", "CS", ".", "getReg", "(", ")", ";"], "File": "SILowerSGPRSpills3", "Func": "insertCSRSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55310, "Length": 77, "Cover_Rate": 0.34375} {"Template_token": ["", "return", "false", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "bool", "MadeChange", "=", "false", ";", "const", "bool", "SpillToAGPR", "=", "EnableSpillVGPRToAGPR", "&&", "ST", ".", "hasMAIInsts", "(", ")", ";", "std", "::", "unique_ptr", "<", "RegScavenger", ">", "RS", ";", "bool", "NewReservedRegs", "=", "false", ";", "const", "bool", "HasSGPRSpillToVGPR", "=", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "||", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ";", "if", "(", "HasSGPRSpillToVGPR", "||", "SpillVGPRToAGPR", ")", "{", "lowerShiftReservedVGPR", "(", "MF", ",", "ST", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "SpillToAGPR", "&&", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{"], "ground_truth": ["unsigned", "FIOp", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ";"], "File": "SILowerSGPRSpills3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55311, "Length": 195, "Cover_Rate": 0.31001589825119236} {"Template_token": ["", "if", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "||", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ")", "{", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ")", ";", "(", "void", ")", "Spilled", ";"], "ground_truth": ["assert", "(", "Spilled", "&&", "", ")", ";"], "File": "SILowerSGPRSpills4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55312, "Length": 159, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "", ",", "FIOp", ",", "nullptr", ")", ";", "continue", ";", "}", "}", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getVGPRSpillAGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getAGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "}", "MadeChange", "=", "true", ";", "}", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "SILowerSGPRSpills5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55313, "Length": 216, "Cover_Rate": 0.4} {"Template_token": ["", "TII", ".", "loadRegFromStackSlot", "(", "RestoreBlock", ",", "I", ",", "Reg", ",", "CI", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "I", "!=", "RestoreBlock", ".", "begin", "(", ")", "&&", "", ")", ";", "if", "(", "LIS", ")", "{", "MachineInstr", "&", "Inst", "=", "*", "std", "::", "prev", "(", "I", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "Inst", ")", ";", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SILowerSGPRSpills6", "Func": "insertCSRRestores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55314, "Length": 66, "Cover_Rate": 0.3127962085308057} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "RestoreBlock", ",", "I", ",", "Reg", ",", "CI", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "I", "!=", "RestoreBlock", ".", "begin", "(", ")", "&&", "", ")", ";", "if", "(", "LIS", ")", "{"], "ground_truth": ["MachineInstr", "&", "Inst", "=", "*", "std", "::", "prev", "(", "I", ")", ";"], "File": "SILowerSGPRSpills6", "Func": "insertCSRRestores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55315, "Length": 65, "Cover_Rate": 0.3080568720379147} {"Template_token": ["", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";", "}", "}", "}", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";", "MadeChange", "=", "true", ";", "}", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "if", "(", "NewReservedRegs", ")", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";"], "ground_truth": ["return", "MadeChange", ";"], "File": "SILowerSGPRSpills6", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55316, "Length": 138, "Cover_Rate": 0.3094170403587444} {"Template_token": ["", "assert", "(", "ReservedVGPRInfoItr", "!=", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "end", "(", ")", ")", ";", "auto", "Index", "=", "std", "::", "distance", "(", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "begin", "(", ")", ",", "ReservedVGPRInfoItr", ")", ";", "FuncInfo", "->", "setSGPRSpillVGPRs", "(", "LowestAvailableVGPR", ",", "FI", ",", "Index", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "assert", "(", "LowestAvailableVGPR", ".", "isValid", "(", ")", "&&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "LowestAvailableVGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SILowerSGPRSpills8", "Func": "lowerShiftReservedVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55317, "Length": 84, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "RestoreBlock", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "RI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "RestoreBlock", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "!", "TFI", "->", "restoreCalleeSavedRegisters", "(", "RestoreBlock", ",", "I", ",", "C", ",", "TRI", ")", ")", "{", "for", "(", "const", "CalleeSavedInfo", "&", "CI", ":", "reverse", "(", "C", ")", ")", "{", "Register", "Reg", "=", "CI", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "Reg", "==", "RI", "->", "getReturnAddressReg", "(", "MF", ")", "?", "", ":", "", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "RestoreBlock", ",", "I", ",", "Reg", ",", "CI", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "I", "!=", "RestoreBlock", ".", "begin", "(", ")", "&&", "", ")", ";", "if", "(", "LIS", ")", "{", "MachineInstr", "&", "Inst", "=", "*", "std", "::", "prev", "(", "I", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "Inst", ")", ";", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "Reg", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "SILowerSGPRSpills9", "Func": "insertCSRRestores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55318, "Length": 226, "Cover_Rate": 0.9076305220883534} {"Template_token": ["", "MCRegister", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "MachineInstrSpan", "MIS", "(", "I", ",", "&", "SaveBlock", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "Reg", "==", "RI", "->", "getReturnAddressReg", "(", "MF", ")", "?", "", ":", "", ")", ";", "const", "bool", "IsLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "SaveBlock", ",", "I", ",", "Reg", ",", "!", "IsLiveIn", ",", "CS", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "if", "(", "LIS", ")", "{", "assert", "(", "std", "::", "distance", "(", "MIS", ".", "begin", "(", ")", ",", "I", ")", "==", "", ")", ";"], "ground_truth": ["MachineInstr", "&", "Inst", "=", "*", "std", "::", "prev", "(", "I", ")", ";"], "File": "SILowerSGPRSpills9", "Func": "insertCSRSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55319, "Length": 113, "Cover_Rate": 0.39649122807017545} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", "&&", "!", "HasCSRs", ")", "{", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "return", "false", ";", "}", "bool", "MadeChange", "=", "false", ";", "bool", "NewReservedRegs", "=", "false", ";", "const", "bool", "HasSGPRSpillToVGPR", "=", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "||", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ";", "if", "(", "HasSGPRSpillToVGPR", ")", "{", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MBB", ")", ")", "{", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ",", "LIS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";", "}", "}", "}", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ",", "false", ")", ";", "MadeChange", "=", "true", ";", "}", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";"], "ground_truth": ["if", "(", "NewReservedRegs", ")", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";"], "File": "SILowerSGPRSpills9", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55320, "Length": 354, "Cover_Rate": 0.7901785714285714} {"Template_token": ["", "SaveBlocks", ".", "push_back", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "isEHFuncletEntry", "(", ")", ")", "SaveBlocks", ".", "push_back", "(", "&", "MBB", ")", ";"], "ground_truth": ["if", "(", "MBB", ".", "isReturnBlock", "(", ")", ")", "RestoreBlocks", ".", "push_back", "(", "&", "MBB", ")", ";"], "File": "SILowerSGPRSpills", "Func": "calculateSaveRestoreBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55321, "Length": 53, "Cover_Rate": 0.3732394366197183} {"Template_token": ["", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SILowerSGPRSpills", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55322, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "SILowerSGPRSpills", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55323, "Length": 14, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "RestoreBlock", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "!", "TFI", "->", "restoreCalleeSavedRegisters", "(", "RestoreBlock", ",", "I", ",", "C", ",", "TRI", ")", ")", "{", "for", "(", "const", "CalleeSavedInfo", "&", "CI", ":", "reverse", "(", "C", ")", ")", "{", "unsigned", "Reg", "=", "CI", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "RestoreBlock", ",", "I", ",", "Reg", ",", "CI", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "I", "!=", "RestoreBlock", ".", "begin", "(", ")", "&&", "", ")", ";", "if", "(", "LIS", ")", "{", "MachineInstr", "&", "Inst", "=", "*", "std", "::", "prev", "(", "I", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "Inst", ")", ";", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "Reg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SILowerSGPRSpills", "Func": "insertCSRRestores", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55324, "Length": 178, "Cover_Rate": 0.8436018957345972} {"Template_token": ["", "}", ")", ";", "assert", "(", "ReservedVGPRInfoItr", "!=", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "end", "(", ")", ")", ";", "auto", "Index", "=", "std", "::", "distance", "(", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "begin", "(", ")", ",", "ReservedVGPRInfoItr", ")", ";", "FuncInfo", "->", "setSGPRSpillVGPRs", "(", "LowestAvailableVGPR", ",", "FI", ",", "Index", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "assert", "(", "LowestAvailableVGPR", ".", "isValid", "(", ")", "&&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "LowestAvailableVGPR", ")", ";"], "ground_truth": ["MBB", ".", "sortUniqueLiveIns", "(", ")", ";"], "File": "SILowerSGPRSpills", "Func": "lowerShiftReservedVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55325, "Length": 82, "Cover_Rate": 0.354978354978355} {"Template_token": ["", "}", ")", ";", "assert", "(", "ReservedVGPRInfoItr", "!=", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "end", "(", ")", ")", ";", "auto", "Index", "=", "std", "::", "distance", "(", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "begin", "(", ")", ",", "ReservedVGPRInfoItr", ")", ";", "FuncInfo", "->", "setSGPRSpillVGPRs", "(", "LowestAvailableVGPR", ",", "FI", ",", "Index", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "assert", "(", "LowestAvailableVGPR", ".", "isValid", "(", ")", "&&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "LowestAvailableVGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SILowerSGPRSpills", "Func": "lowerShiftReservedVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55326, "Length": 87, "Cover_Rate": 0.37662337662337664} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ",", "LIS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";", "}", "}", "}", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MF", ")", ";", "MadeChange", "=", "true", ";"], "ground_truth": ["}", "else", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{"], "File": "SILowerSGPRSpills", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55327, "Length": 264, "Cover_Rate": 0.4943820224719101} {"Template_token": ["", "LIS", "=", "getAnalysisIfAvailable", "<", "LiveIntervals", ">", "(", ")", ";", "assert", "(", "SaveBlocks", ".", "empty", "(", ")", "&&", "RestoreBlocks", ".", "empty", "(", ")", ")", ";", "calculateSaveRestoreBlocks", "(", "MF", ")", ";", "bool", "HasCSRs", "=", "spillCalleeSavedRegs", "(", "MF", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", "&&", "!", "HasCSRs", ")", "{", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "FuncInfo", "->", "removeVGPRForSGPRSpill", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ",", "MF", ")", ";", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";", "}", "return", "false", ";", "}", "bool", "MadeChange", "=", "false", ";", "bool", "NewReservedRegs", "=", "false", ";", "const", "bool", "HasSGPRSpillToVGPR", "=", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "||", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ";", "if", "(", "HasSGPRSpillToVGPR", ")", "{", "lowerShiftReservedVGPR", "(", "MF", ",", "ST", ")", ";", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ",", "LIS", ")", ";"], "ground_truth": ["(", "void", ")", "Spilled", ";"], "File": "SILowerSGPRSpills", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55328, "Length": 318, "Cover_Rate": 0.5955056179775281} {"Template_token": ["", "LowerSGPRSpills", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SILowerSGPRSpills", "Func": "SILowerSGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55329, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "LowerSGPRSpills", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SILowerSGPRSpills", "Func": "SILowerSGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55330, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "int", "JunkFI", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ",", "true", ")", ";", "C", ".", "push_back", "(", "CalleeSavedInfo", "(", "Reg", ",", "JunkFI", ")", ")", ";", "}", "}", "if", "(", "!", "C", ".", "empty", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "*", "SaveBlock", ":", "SaveBlocks", ")", "insertCSRSaves", "(", "ST", ",", "*", "SaveBlock", ",", "C", ",", "LIS", ")", ";", "assert", "(", "SaveBlocks", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "updateLiveness", "(", "MF", ",", "C", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "*", "RestoreBlock", ":", "RestoreBlocks", ")", "insertCSRRestores", "(", "*", "RestoreBlock", ",", "C", ",", "LIS", ")", ";"], "File": "SILowerSGPRSpills", "Func": "spillCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55331, "Length": 108, "Cover_Rate": 0.3698630136986301} {"Template_token": ["", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "{", "MCRegister", "Reg", "=", "CSRegs", "[", "I", "]", ";", "if", "(", "SavedRegs", ".", "test", "(", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "", ")", ";", "int", "JunkFI", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ",", "true", ")", ";", "C", ".", "push_back", "(", "CalleeSavedInfo", "(", "Reg", ",", "JunkFI", ")", ")", ";", "}", "}", "if", "(", "!", "C", ".", "empty", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "*", "SaveBlock", ":", "SaveBlocks", ")", "insertCSRSaves", "(", "ST", ",", "*", "SaveBlock", ",", "C", ",", "LIS", ")", ";", "assert", "(", "SaveBlocks", ".", "size", "(", ")", "==", "", "&&", "", ")", ";"], "ground_truth": ["updateLiveness", "(", "MF", ",", "C", ")", ";"], "File": "SILowerSGPRSpills", "Func": "spillCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55332, "Length": 149, "Cover_Rate": 0.5102739726027398} {"Template_token": ["", "static", "void", "updateLiveness", "(", "MachineFunction", "&", "MF", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "C", ")", "{"], "ground_truth": ["MachineBasicBlock", "&", "EntryBB", "=", "MF", ".", "front", "(", ")", ";"], "File": "SILowerSGPRSpills", "Func": "updateLiveness", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55333, "Length": 25, "Cover_Rate": 0.4807692307692308} {"Template_token": ["", "NumSpilledSGPRs", "+=", "num", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "addToSpilledSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55336, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "NumSpilledVGPRs", "+=", "num", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "addToSpilledVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55338, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "PseudoSourceValue", "(", "PseudoSourceValue", "::", "TargetCustom", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "AMDGPUBufferPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55339, "Length": 8, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "explicit", "BufferPseudoSourceValue", "(", ")", ":", "PseudoSourceValue", "(", "PseudoSourceValue", "::", "TargetCustom", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "AMDGPUBufferPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55340, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "PseudoSourceValue", "(", "PseudoSourceValue", "::", "TargetCustom", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "AMDGPUImagePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55341, "Length": 8, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "PseudoSourceValue", "(", "PseudoSourceValue", "::", "TargetCustom", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "AMDGPUImagePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55342, "Length": 8, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "const", "BufferPseudoSourceValue", "*", "getBufferPSV", "(", ")", "const", "{", "return", "&", "BufferPSV", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getBufferPSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55343, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "int", "getDebuggerWorkGroupIDStackObjectIndex", "(", "unsigned", "Dim", ")", "const", "{", "assert", "(", "Dim", "<", "", ")", ";"], "ground_truth": ["return", "DebuggerWorkGroupIDStackObjectIndices", "[", "Dim", "]", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getDebuggerWorkGroupIDStackObjectIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55345, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "int", "getDebuggerWorkGroupIDStackObjectIndex", "(", "unsigned", "Dim", ")", "const", "{", "assert", "(", "Dim", "<", "", ")", ";"], "ground_truth": ["return", "DebuggerWorkGroupIDStackObjectIndices", "[", "Dim", "]", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getDebuggerWorkGroupIDStackObjectIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55346, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "assert", "(", "Dim", "<", "", ")", ";", "return", "DebuggerWorkItemIDStackObjectIndices", "[", "Dim", "]", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getDebuggerWorkItemIDStackObjectIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55348, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "getFlatWorkGroupSizes", "(", ")", "const", "{"], "ground_truth": ["return", "FlatWorkGroupSizes", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getFlatWorkGroupSizes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55349, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getFrameOffsetReg", "(", ")", "const", "{"], "ground_truth": ["return", "FrameOffsetReg", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getFrameOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55351, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getFrameOffsetReg", "(", ")", "const", "{", "return", "FrameOffsetReg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getFrameOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55352, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "const", "ImagePseudoSourceValue", "*", "getImagePSV", "(", ")", "const", "{"], "ground_truth": ["return", "&", "ImagePSV", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getImagePSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55354, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "unsigned", "getImplicitBufferPtrUserSGPR", "(", ")", "const", "{", "return", "ImplicitBufferPtrUserSGPR", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getImplicitBufferPtrUserSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55356, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getLDSWaveSpillSize", "(", ")", "const", "{"], "ground_truth": ["return", "LDSWaveSpillSize", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getLDSWaveSpillSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55357, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "LDSWaveSpillSize", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getLDSWaveSpillSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55358, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "WavesPerEU", ".", "second", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55361, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "FlatWorkGroupSizes", ".", "first", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getMinFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55363, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "WavesPerEU", ".", "first", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getMinWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55366, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "getNumSpilledSGPRs", "(", ")", "const", "{"], "ground_truth": ["return", "NumSpilledSGPRs", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getNumSpilledSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55367, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "NumSpilledSGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getNumSpilledSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55368, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getNumSpilledVGPRs", "(", ")", "const", "{"], "ground_truth": ["return", "NumSpilledVGPRs", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getNumSpilledVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55369, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getNumSpilledVGPRs", "(", ")", "const", "{", "return", "NumSpilledVGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getNumSpilledVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55370, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getPnputAddr", "(", ")", "const", "{", "return", "PnputAddr", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getPSInputAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55371, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "PnputEnable", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getPSInputEnable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55372, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getPnputEnable", "(", ")", "const", "{"], "ground_truth": ["return", "PnputEnable", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getPSInputEnable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55373, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "QueuePtrUserSGPR", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getQueuePtrUserSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55374, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "QueuePtrUserSGPR", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getQueuePtrUserSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55375, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "(", "I", "==", "SGPRToVGPRSpills", ".", "end", "(", ")", ")", "?", "ArrayRef", "<", "SpilledReg", ">", "(", ")", ":", "makeArrayRef", "(", "I", "->", "second", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getSGPRToVGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55376, "Length": 26, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "return", "(", "I", "==", "SGPRToVGPRSpills", ".", "end", "(", ")", ")", "?", "ArrayRef", "<", "SpilledReg", ">", "(", ")", ":", "makeArrayRef", "(", "I", "->", "second", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getSGPRToVGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55377, "Length": 26, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "return", "StackPtrOffsetReg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getStackPtrOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55378, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "StackPtrOffsetReg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "getStackPtrOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55379, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "getWavesPerEU", "(", ")", "const", "{"], "ground_truth": ["return", "WavesPerEU", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55380, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "case", "", ":", "assert", "(", "hasWorkItemIDX", "(", ")", ")", ";", "return", "", ";", "case", "", ":", "assert", "(", "hasWorkItemIDY", "(", ")", ")", ";"], "ground_truth": ["return", "", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getWorkItemIDVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55381, "Length": 26, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getWorkItemIDVGPR", "(", "unsigned", "Dim", ")", "const", "{", "switch", "(", "Dim", ")", "{", "case", "", ":", "assert", "(", "hasWorkItemIDX", "(", ")", ")", ";", "return", "", ";", "case", "", ":", "assert", "(", "hasWorkItemIDY", "(", ")", ")", ";", "return", "", ";", "case", "", ":", "assert", "(", "hasWorkItemIDZ", "(", ")", ")", ";"], "ground_truth": ["return", "", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getWorkItemIDVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55382, "Length": 52, "Cover_Rate": 0.8} {"Template_token": ["", "bool", "hasImplicitBufferPtr", "(", ")", "const", "{"], "ground_truth": ["return", "ImplicitBufferPtr", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "hasImplicitBufferPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55384, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasNonSpillStackObjects", "(", ")", "const", "{"], "ground_truth": ["return", "HasNonSpillStackObjects", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "hasNonSpillStackObjects", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55386, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "VGPR", "!=", "", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "hasReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55387, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "bool", "hasReg", "(", ")", "{", "return", "VGPR", "!=", "", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "hasReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55388, "Length": 11, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "void", "markPnputAllocated", "(", "unsigned", "Index", ")", "{", "PnputAddr", "|=", "", "<<", "Index", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "markPSInputAllocated", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55393, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "void", "markPnputAllocated", "(", "unsigned", "Index", ")", "{", "PnputAddr", "|=", "", "<<", "Index", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "markPSInputAllocated", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55394, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "PnputEnable", "|=", "", "<<", "Index", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "markPSInputEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55395, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "mayAlias", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "mayAlias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55398, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ReturnsVoid", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "returnsVoid", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55400, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "assert", "(", "Dim", "<", "", ")", ";"], "ground_truth": ["DebuggerWorkGroupIDStackObjectIndices", "[", "Dim", "]", "=", "ObjectIdx", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "setDebuggerWorkGroupIDStackObjectIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55401, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "void", "setDebuggerWorkItemIDStackObjectIndex", "(", "unsigned", "Dim", ",", "int", "ObjectIdx", ")", "{"], "ground_truth": ["assert", "(", "Dim", "<", "", ")", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "setDebuggerWorkItemIDStackObjectIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55402, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "assert", "(", "Dim", "<", "", ")", ";"], "ground_truth": ["DebuggerWorkItemIDStackObjectIndices", "[", "Dim", "]", "=", "ObjectIdx", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "setDebuggerWorkItemIDStackObjectIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55403, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "HasNonSpillStackObjects", "=", "StackObject", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "setHasNonSpillStackObjects", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55404, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "void", "setIfReturnsVoid", "(", "bool", "Value", ")", "{"], "ground_truth": ["ReturnsVoid", "=", "Value", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "setIfReturnsVoid", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55406, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "PrivateSegmentWaveByteOffsetSystemSGPR", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "setPrivateSegmentWaveByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55407, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "PrivateSegmentWaveByteOffsetSystemSGPR", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "setPrivateSegmentWaveByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55408, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";", "if", "(", "isEntryFunction", "(", ")", ")", "FrameOffsetReg", "=", "ScratchWaveOffsetReg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "setScratchWaveOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55409, "Length": 24, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "void", "setStackPtrOffsetReg", "(", "unsigned", "Reg", ")", "{", "StackPtrOffsetReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "setStackPtrOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55410, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "MachineFunctionInfo", "::", "addDispatchPtr", "(", "const", "RegisterInfo", "&", "TRI", ")", "{", "DispatchPtrUserSGPR", "=", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ";"], "ground_truth": ["NumUserSGPRs", "+=", "", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "addDispatchPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55412, "Length": 31, "Cover_Rate": 0.7948717948717948} {"Template_token": ["", "PrivateSegmentBufferUserSGPR", "=", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ";"], "ground_truth": ["NumUserSGPRs", "+=", "", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "addPrivateSegmentBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55414, "Length": 20, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "Register", "addPrivateSegmentWaveByteOffset", "(", ")", "{"], "ground_truth": ["ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "getNextSystemSGPR", "(", ")", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "addPrivateSegmentWaveByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55415, "Length": 18, "Cover_Rate": 0.5625} {"Template_token": ["", "Register", "addPrivateSegmentWaveByteOffset", "(", ")", "{", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "getNextSystemSGPR", "(", ")", ")", ";", "NumSystemSGPRs", "+=", "", ";"], "ground_truth": ["return", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ".", "getRegister", "(", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "addPrivateSegmentWaveByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55416, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "QueuePtrUserSGPR", "=", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ";"], "ground_truth": ["NumUserSGPRs", "+=", "", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "addQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55417, "Length": 20, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "ArgInfo", ".", "WorkGroupIDX", "=", "ArgDescriptor", "::", "createRegister", "(", "getNextSystemSGPR", "(", ")", ")", ";", "NumSystemSGPRs", "+=", "", ";", "return", "ArgInfo", ".", "WorkGroupIDX", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "addWorkGroupIDX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55418, "Length": 27, "Cover_Rate": 0.84375} {"Template_token": ["", "ArgInfo", ".", "WorkGroupIDX", "=", "ArgDescriptor", "::", "createRegister", "(", "getNextSystemSGPR", "(", ")", ")", ";", "NumSystemSGPRs", "+=", "", ";", "return", "ArgInfo", ".", "WorkGroupIDX", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "addWorkGroupIDX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55419, "Length": 27, "Cover_Rate": 0.84375} {"Template_token": ["", "return", "ArgInfo", ".", "WorkGroupIDY", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "addWorkGroupIDY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55420, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "return", "ArgInfo", ".", "WorkGroupInfo", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "addWorkGroupInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55423, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "explicit", "BufferPseudoSourceValue", "(", "const", "TargetMachine", "&", "TM", ")", ":", "PseudoSourceValue", "(", "PSVBuffer", ",", "TM", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "AMDGPUBufferPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55424, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "BufferPseudoSourceValue", "(", "const", "TargetMachine", "&", "TM", ")", ":", "PseudoSourceValue", "(", "PSVBuffer", ",", "TM", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "AMDGPUBufferPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55425, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "GWSResourcePseudoSourceValue", "(", "const", "TargetMachine", "&", "TM", ")", ":", "PseudoSourceValue", "(", "GWSResource", ",", "TM", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "AMDGPUGWSResourcePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55426, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "GWSResourcePseudoSourceValue", "(", "const", "TargetMachine", "&", "TM", ")", ":", "PseudoSourceValue", "(", "GWSResource", ",", "TM", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "AMDGPUGWSResourcePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55427, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "ImagePseudoSourceValue", "(", "const", "TargetMachine", "&", "TM", ")", ":", "PseudoSourceValue", "(", "PSVImage", ",", "TM", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "AMDGPUImagePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55428, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "ImagePseudoSourceValue", "(", "const", "TargetMachine", "&", "TM", ")", ":", "PseudoSourceValue", "(", "PSVImage", ",", "TM", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "AMDGPUImagePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55429, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "PseudoSourceValue", "(", "unsigned", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", ":", "PseudoSourceValue", "(", "Kind", ",", "TM", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "AMDGPUPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55430, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "PseudoSourceValue", "(", "unsigned", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", ":", "PseudoSourceValue", "(", "Kind", ",", "TM", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "AMDGPUPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55431, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "void", "MachineFunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "anchor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55432, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "MachineFunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "anchor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55433, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "classof", "(", "const", "PseudoSourceValue", "*", "V", ")", "{"], "ground_truth": ["return", "V", "->", "kind", "(", ")", "==", "GWSResource", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "classof", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55435, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "inline", "Argument", "createArgument", "(", "bool", "IsReg", ")", "{", "if", "(", "IsReg", ")", "return", "Argument", "(", "IsReg", ")", ";"], "ground_truth": ["return", "Argument", "(", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "createArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55436, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "return", "HighBitsOf32BitAddress", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "get32BitAddressHighBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55438, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "ArrayRef", "<", "MCPhysReg", ">", "getAGPRSpillVGPRs", "(", ")", "const", "{"], "ground_truth": ["return", "SpillAGPR", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getAGPRSpillVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55439, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "ArgInfo", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getArgInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55440, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "FunctionArgInfo", "&", "getArgInfo", "(", ")", "const", "{"], "ground_truth": ["return", "ArgInfo", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getArgInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55441, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "BufferPseudoSourceValue", "*", "getBufferPSV", "(", "const", "TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["if", "(", "!", "BufferPSV", ")", "BufferPSV", "=", "std", "::", "make_unique", "<", "BufferPseudoSourceValue", ">", "(", "TM", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getBufferPSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55442, "Length": 28, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "return", "FrameOffsetReg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getFrameOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55445, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getGITPtrHigh", "(", ")", "const", "{"], "ground_truth": ["return", "GITPtrHigh", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getGITPtrHigh", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55446, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "GWSResourcePSV", "=", "std", "::", "make_unique", "<", "GWSResourcePseudoSourceValue", ">", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getGWSPSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55448, "Length": 13, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "const", "GWSResourcePseudoSourceValue", "*", "getGWSPSV", "(", "const", "TargetMachine", "&", "TM", ")", "{", "if", "(", "!", "GWSResourcePSV", ")", "{", "GWSResourcePSV", "=", "std", "::", "make_unique", "<", "GWSResourcePseudoSourceValue", ">", "(", "TM", ")", ";", "}", "return", "GWSResourcePSV", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getGWSPSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55449, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "ImagePSV", ")", "ImagePSV", "=", "std", "::", "make_unique", "<", "ImagePseudoSourceValue", ">", "(", "TM", ")", ";", "return", "ImagePSV", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getImagePSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55450, "Length": 25, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "if", "(", "!", "ImagePSV", ")", "ImagePSV", "=", "std", "::", "make_unique", "<", "ImagePseudoSourceValue", ">", "(", "TM", ")", ";", "return", "ImagePSV", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getImagePSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55451, "Length": 25, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "Register", "getImplicitBufferPtrUserSGPR", "(", ")", "const", "{"], "ground_truth": ["return", "ArgInfo", ".", "ImplicitBufferPtr", ".", "getRegister", "(", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getImplicitBufferPtrUserSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55452, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "unsigned", "MachineFunctionInfo", "::", "getMaximumWorkGroupSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "return", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", "?", "", ":", "ST", ".", "getWavefrontSize", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getMaximumWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55455, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "isMemoryBound", "(", ")", "&&", "!", "needsWaveLimiter", "(", ")", ")", "return", "Occupancy", ";"], "ground_truth": ["return", "(", "Occupancy", "<", "", ")", "?", "Occupancy", ":", "", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getMinAllowedOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55456, "Length": 26, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "return", "(", "Occupancy", "<", "", ")", "?", "Occupancy", ":", "", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getMinAllowedOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55457, "Length": 12, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "unsigned", "getOccupancy", "(", ")", "const", "{", "return", "Occupancy", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55458, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ScavengeFI", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getOptionalScavengeFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55460, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "Optional", "<", "int", ">", "getOptionalScavengeFI", "(", ")", "const", "{"], "ground_truth": ["return", "ScavengeFI", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getOptionalScavengeFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55461, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "MCRegister", "getPreloadedReg", "(", "", "Value", ")", "const", "{"], "ground_truth": ["auto", "Arg", "=", "std", "::", "get", "<", "", ">", "(", "ArgInfo", ".", "getPreloadedValue", "(", "Value", ")", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getPreloadedReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55462, "Length": 26, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "MCRegister", "getPreloadedReg", "(", "", "Value", ")", "const", "{", "auto", "Arg", "=", "std", "::", "get", "<", "", ">", "(", "ArgInfo", ".", "getPreloadedValue", "(", "Value", ")", ")", ";", "return", "Arg", "?", "Arg", "->", "getRegister", "(", ")", ":", "MCRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getPreloadedReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55463, "Length": 40, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "std", "::", "tuple", "<", "const", "ArgDescriptor", "*", ",", "const", "TargetRegisterClass", "*", ",", "LLT", ">", "getPreloadedValue", "(", "", "Value", ")", "const", "{"], "ground_truth": ["return", "ArgInfo", ".", "getPreloadedValue", "(", "Value", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55464, "Length": 29, "Cover_Rate": 0.90625} {"Template_token": ["", "std", "::", "tuple", "<", "const", "ArgDescriptor", "*", ",", "const", "TargetRegisterClass", "*", ",", "LLT", ">", "getPreloadedValue", "(", "", "Value", ")", "const", "{"], "ground_truth": ["return", "ArgInfo", ".", "getPreloadedValue", "(", "Value", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55465, "Length": 29, "Cover_Rate": 0.90625} {"Template_token": ["", "return", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getPrivateSegmentWaveByteOffsetSystemSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55466, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "Register", "getQueuePtrUserSGPR", "(", ")", "const", "{"], "ground_truth": ["return", "ArgInfo", ".", "QueuePtr", ".", "getRegister", "(", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getQueuePtrUserSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55468, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "ScratchRSrcReg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getScratchRSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55470, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "ScratchRSrcReg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getScratchRSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55471, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "ArrayRef", "<", "SGPRSpillVGPR", ">", "getSGPRSpillVGPRs", "(", ")", "const", "{", "return", "SpillVGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getSGPRSpillVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55472, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Lane", "=", "(", "Offset", "/", "", ")", "%", "", ";", "struct", "SpilledReg", "Spill", ";", "if", "(", "!", "LaneVGPRs", ".", "count", "(", "LaneVGPRIdx", ")", ")", "{", "unsigned", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", ")", ";", "LaneVGPR", "=", "", ";", "}", "LaneVGPRs", "[", "LaneVGPRIdx", "]", "=", "LaneVGPR", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", "->", "begin", "(", ")", ",", "BE", "=", "MF", "->", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "BI", "->", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "}", "Spill", ".", "VGPR", "=", "LaneVGPRs", "[", "LaneVGPRIdx", "]", ";", "Spill", ".", "Lane", "=", "Lane", ";", "return", "Spill", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getSpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55473, "Length": 136, "Cover_Rate": 0.5811965811965812} {"Template_token": ["", "Register", "getStackPtrOffsetReg", "(", ")", "const", "{"], "ground_truth": ["return", "StackPtrOffsetReg", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getStackPtrOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55475, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "VGPRForAGPRCopy", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getVGPRForAGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55476, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "Register", "getVGPRForAGPRCopy", "(", ")", "const", "{"], "ground_truth": ["return", "VGPRForAGPRCopy", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getVGPRForAGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55477, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "SpillVGPR", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getVGPRSpillAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55478, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "ArrayRef", "<", "MCPhysReg", ">", "getVGPRSpillAGPRs", "(", ")", "const", "{", "return", "SpillVGPR", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getVGPRSpillAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55479, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "I", "=", "VGPRToAGPRSpills", ".", "find", "(", "FrameIndex", ")", ";"], "ground_truth": ["return", "(", "I", "==", "VGPRToAGPRSpills", ".", "end", "(", ")", ")", "?", "(", "MCPhysReg", ")", "", ":", "I", "->", "second", ".", "Lanes", "[", "Lane", "]", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "getVGPRToAGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55480, "Length": 35, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "return", "(", "I", "==", "VGPRToAGPRSpills", ".", "end", "(", ")", ")", "?", "(", "MCPhysReg", ")", "", ":", "I", "->", "second", ".", "Lanes", "[", "Lane", "]", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getVGPRToAGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55481, "Length": 26, "Cover_Rate": 0.5306122448979592} {"Template_token": ["", "case", "", ":", "assert", "(", "hasWorkGroupIDY", "(", ")", ")", ";", "return", "ArgInfo", ".", "WorkGroupIDY", ".", "getRegister", "(", ")", ";", "case", "", ":", "assert", "(", "hasWorkGroupIDZ", "(", ")", ")", ";", "return", "ArgInfo", ".", "WorkGroupIDZ", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getWorkGroupIDSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55482, "Length": 39, "Cover_Rate": 0.5064935064935064} {"Template_token": ["", "bool", "hasImplicitArgPtr", "(", ")", "const", "{"], "ground_truth": ["return", "ImplicitArgPtr", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "hasImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55483, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "VGPR", "!=", "", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "hasReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55486, "Length": 6, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "if", "(", "Occupancy", "<", "Limit", ")", "Occupancy", "=", "Limit", ";", "limitOccupancy", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "increaseOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55487, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "Occupancy", "<", "Limit", ")", "Occupancy", "=", "Limit", ";"], "ground_truth": ["limitOccupancy", "(", "MF", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "increaseOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55488, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "bool", "isAliased", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "isAliased", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55489, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "void", "limitOccupancy", "(", "unsigned", "Limit", ")", "{"], "ground_truth": ["if", "(", "Occupancy", ">", "Limit", ")", "Occupancy", "=", "Limit", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "limitOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55491, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "static", "void", "mapping", "(", "IO", "&", "YamlIO", ",", "MachineFunctionInfo", "&", "MFI", ")", "{", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ExplicitKernArgSize", ",", "UINT64_C", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "MaxKernArgAlign", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "LDSSize", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "GDSSize", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "DynLDSAlign", ",", "Align", "(", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "IsEntryFunction", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "NoSignedZerosFPMath", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "MemoryBound", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "HasSpilledSGPRs", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "HasSpilledVGPRs", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "BytesInStackArgArea", ",", "", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ReturnsVoid", ",", "true", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55493, "Length": 235, "Cover_Rate": 0.7230769230769231} {"Template_token": ["", "bool", "mayAlias", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "mayAlias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55494, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "mayNeedAGPRs", "(", ")", "const", "{", "return", "MayNeedAGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "mayNeedAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55495, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "mayNeedAGPRs", "(", ")", "const", "{"], "ground_truth": ["return", "MayNeedAGPRs", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "mayNeedAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55496, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "void", "printCustom", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{"], "ground_truth": ["OS", "<<", "", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "printCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55498, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "void", "reserveWWMRegister", "(", "Register", "Reg", ")", "{"], "ground_truth": ["WWMReservedRegs", ".", "insert", "(", "Reg", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "reserveWWMRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55499, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "WWMReservedRegs", ".", "insert", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "reserveWWMRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55500, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "FrameOffsetReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "setFrameOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55503, "Length": 14, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "FrameOffsetReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "setFrameOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55504, "Length": 14, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "IsStackRealigned", "=", "Realigned", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "setIsStackRealigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55505, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "setPrivateSegmentWaveByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55506, "Length": 12, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";"], "ground_truth": ["ScratchRSrcReg", "=", "Reg", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "setScratchRSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55508, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "void", "setScratchRSrcReg", "(", "Register", "Reg", ")", "{"], "ground_truth": ["assert", "(", "Reg", "!=", "", "&&", "", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "setScratchRSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55509, "Length": 16, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "void", "setVGPRForAGPRCopy", "(", "Register", "NewVGPRForAGPRCopy", ")", "{", "VGPRForAGPRCopy", "=", "NewVGPRForAGPRCopy", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "setVGPRForAGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55511, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "I", "=", "VGPRToAGPRSpills", ".", "find", "(", "FrameIndex", ")", ";"], "ground_truth": ["if", "(", "I", "!=", "VGPRToAGPRSpills", ".", "end", "(", ")", ")", "I", "->", "second", ".", "IsDead", "=", "true", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "setVGPRToAGPRSpillDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55513, "Length": 28, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "if", "(", "I", "!=", "VGPRToAGPRSpills", ".", "end", "(", ")", ")", "I", "->", "second", ".", "IsDead", "=", "true", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "setVGPRToAGPRSpillDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55514, "Length": 19, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "ArgInfo", ".", "WorkItemIDX", "=", "Arg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "setWorkItemIDX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55515, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "ArgInfo", ".", "WorkItemIDZ", "=", "Arg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "setWorkItemIDZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55520, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "SGPRSpillVGPR", "(", "Register", "V", ",", "Optional", "<", "int", ">", "F", ")", ":", "VGPR", "(", "V", ")", ",", "FI", "(", "F", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "SGPRSpillVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55521, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "SGPRSpillVGPR", "(", "Register", "V", ",", "Optional", "<", "int", ">", "F", ")", ":", "VGPR", "(", "V", ")", ",", "FI", "(", "F", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "SGPRSpillVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55522, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "Argument", "(", "bool", ")", ":", "IsRegister", "(", "true", ")", ",", "RegisterName", "(", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "SIArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55523, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "Argument", "(", "bool", ")", ":", "IsRegister", "(", "true", ")", ",", "RegisterName", "(", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "SIArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55524, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "FP32InputDenormals", "=", "Mode", ".", "FP32InputDenormals", ";", "FP32OutputDenormals", "=", "Mode", ".", "FP32OutputDenormals", ";", "FP64FP16InputDenormals", "=", "Mode", ".", "FP64FP16InputDenormals", ";", "FP64FP16OutputDenormals", "=", "Mode", ".", "FP64FP16OutputDenormals", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "SIMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55525, "Length": 25, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "SpilledReg", "(", "Register", "R", ",", "int", "L", ")", ":", "VGPR", "(", "R", ")", ",", "Lane", "(", "L", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "SpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55526, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "SpilledReg", "(", "Register", "R", ",", "int", "L", ")", ":", "VGPR", "(", "R", ")", ",", "Lane", "(", "L", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "SpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55527, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "wwmAllocation", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "WWMReservedRegs", ".", "size", "(", ")", "==", "WWMReservedFrameIndexes", ".", "size", "(", ")", ")", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "wwmAllocation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55529, "Length": 21, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "IsRegister", ")", "RegisterName", ".", "~", "StringValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "~SIArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55530, "Length": 12, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "unsigned", "MachineFunctionInfo", "::", "addDispatchID", "(", "const", "RegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "DispatchID", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";"], "ground_truth": ["NumUserSGPRs", "+=", "", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "addDispatchID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55533, "Length": 38, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "unsigned", "MachineFunctionInfo", "::", "addDispatchPtr", "(", "const", "RegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "DispatchPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";", "NumUserSGPRs", "+=", "", ";", "return", "ArgInfo", ".", "DispatchPtr", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "addDispatchPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55534, "Length": 48, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "ArgInfo", ".", "FlatScratchInit", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";", "NumUserSGPRs", "+=", "", ";"], "ground_truth": ["return", "ArgInfo", ".", "FlatScratchInit", ".", "getRegister", "(", ")", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "addFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55535, "Length": 36, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "unsigned", "MachineFunctionInfo", "::", "addFlatScratchInit", "(", "const", "RegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "FlatScratchInit", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";"], "ground_truth": ["NumUserSGPRs", "+=", "", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "addFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55536, "Length": 38, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "ArgInfo", ".", "ImplicitBufferPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";"], "ground_truth": ["NumUserSGPRs", "+=", "", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "addImplicitBufferPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55537, "Length": 27, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "unsigned", "MachineFunctionInfo", "::", "addImplicitBufferPtr", "(", "const", "RegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "ImplicitBufferPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";", "NumUserSGPRs", "+=", "", ";", "return", "ArgInfo", ".", "ImplicitBufferPtr", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "addImplicitBufferPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55538, "Length": 48, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "unsigned", "MachineFunctionInfo", "::", "addPrivateSegmentBuffer", "(", "const", "RegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";", "NumUserSGPRs", "+=", "", ";", "return", "ArgInfo", ".", "PrivateSegmentBuffer", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "addPrivateSegmentBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55541, "Length": 48, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "NumSystemSGPRs", "+=", "", ";", "return", "PrivateSegmentWaveByteOffsetSystemSGPR", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "addPrivateSegmentWaveByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55542, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "ArgInfo", ".", "QueuePtr", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";", "NumUserSGPRs", "+=", "", ";", "return", "ArgInfo", ".", "QueuePtr", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "addQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55544, "Length": 37, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "unsigned", "MachineFunctionInfo", "::", "addQueuePtr", "(", "const", "RegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "QueuePtr", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";"], "ground_truth": ["NumUserSGPRs", "+=", "", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "addQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55545, "Length": 38, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "unsigned", "addWorkGroupIDY", "(", ")", "{"], "ground_truth": ["WorkGroupIDYSystemSGPR", "=", "getNextSystemSGPR", "(", ")", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "addWorkGroupIDY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55546, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "unsigned", "addWorkGroupIDY", "(", ")", "{", "WorkGroupIDYSystemSGPR", "=", "getNextSystemSGPR", "(", ")", ";"], "ground_truth": ["NumSystemSGPRs", "+=", "", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "addWorkGroupIDY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55547, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "NumSystemSGPRs", "+=", "", ";", "return", "WorkGroupIDZSystemSGPR", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "addWorkGroupIDZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55548, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "unsigned", "addWorkGroupIDZ", "(", ")", "{", "WorkGroupIDZSystemSGPR", "=", "getNextSystemSGPR", "(", ")", ";"], "ground_truth": ["NumSystemSGPRs", "+=", "", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "addWorkGroupIDZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55549, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "unsigned", "addWorkGroupInfo", "(", ")", "{", "WorkGroupInfoSystemSGPR", "=", "getNextSystemSGPR", "(", ")", ";", "NumSystemSGPRs", "+=", "", ";", "return", "WorkGroupInfoSystemSGPR", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "addWorkGroupInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55550, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "", ")", ";", "int", "NumLanes", "=", "Size", "/", "", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumVGPRSpillLanes", ")", "{", "unsigned", "LaneVGPR", ";", "unsigned", "VGPRIndex", "=", "(", "NumVGPRSpillLanes", "%", "WaveSize", ")", ";", "if", "(", "VGPRIndex", "==", "", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "return", "false", ";", "}", "Optional", "<", "int", ">", "CSRSpillFI", ";", "if", "(", "FrameInfo", ".", "hasCalls", "(", ")", "&&", "CSRegs", "&&", "isCalleeSavedReg", "(", "CSRegs", ",", "LaneVGPR", ")", ")", "{", "CSRSpillFI", "=", "FrameInfo", ".", "CreateStackObject", "(", "", ",", "", ",", "false", ")", ";", "}", "SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPRCSR", "(", "LaneVGPR", ",", "CSRSpillFI", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "BB", ".", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "else", "{", "LaneVGPR", "=", "SpillVGPRs", ".", "back", "(", ")", ".", "VGPR", ";", "}", "SpillLanes", ".", "push_back", "(", "SpilledReg", "(", "LaneVGPR", ",", "VGPRIndex", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55551, "Length": 199, "Cover_Rate": 0.621875} {"Template_token": ["", "return", "", "+", "NumUserSGPRs", "+", "NumSystemSGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "getNextSystemSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55553, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "getNumPreloadedSGPRs", "(", ")", "const", "{", "return", "NumUserSGPRs", "+", "NumSystemSGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "getNumPreloadedSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55556, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getNumUserSGPRs", "(", ")", "const", "{"], "ground_truth": ["return", "NumUserSGPRs", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "getNumUserSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55557, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "NumUserSGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "getNumUserSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55558, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getPrivateSegmentWaveByteOffsetSystemSGPR", "(", ")", "const", "{"], "ground_truth": ["return", "PrivateSegmentWaveByteOffsetSystemSGPR", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "getPrivateSegmentWaveByteOffsetSystemSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55559, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "PrivateSegmentWaveByteOffsetSystemSGPR", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "getPrivateSegmentWaveByteOffsetSystemSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55560, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getScratchRSrcReg", "(", ")", "const", "{", "return", "ScratchRSrcReg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "getScratchRSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55561, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasDispatchID", "(", ")", "const", "{", "return", "DispatchID", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasDispatchID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55569, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasDispatchPtr", "(", ")", "const", "{"], "ground_truth": ["return", "DispatchPtr", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasDispatchPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55571, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasDispatchPtr", "(", ")", "const", "{"], "ground_truth": ["return", "DispatchPtr", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasDispatchPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55572, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasFlatScratchInit", "(", ")", "const", "{", "return", "FlatScratchInit", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55573, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "FlatScratchInit", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55574, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasGridWorkgroupCountX", "(", ")", "const", "{"], "ground_truth": ["return", "GridWorkgroupCountX", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasGridWorkgroupCountX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55575, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasGridWorkgroupCountX", "(", ")", "const", "{", "return", "GridWorkgroupCountX", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasGridWorkgroupCountX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55576, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "GridWorkgroupCountY", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasGridWorkgroupCountY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55577, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "GridWorkgroupCountZ", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasGridWorkgroupCountZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55579, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasGridWorkgroupCountZ", "(", ")", "const", "{"], "ground_truth": ["return", "GridWorkgroupCountZ", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasGridWorkgroupCountZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55580, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasKernargSegmentPtr", "(", ")", "const", "{"], "ground_truth": ["return", "KernargSegmentPtr", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasKernargSegmentPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55581, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "KernargSegmentPtr", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasKernargSegmentPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55582, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasPrivateSegmentBuffer", "(", ")", "const", "{"], "ground_truth": ["return", "PrivateSegmentBuffer", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasPrivateSegmentBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55585, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasPrivateSegmentBuffer", "(", ")", "const", "{"], "ground_truth": ["return", "PrivateSegmentBuffer", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasPrivateSegmentBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55586, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "PrivateSegmentWaveByteOffset", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasPrivateSegmentWaveByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55587, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasQueuePtr", "(", ")", "const", "{"], "ground_truth": ["return", "QueuePtr", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55589, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasQueuePtr", "(", ")", "const", "{"], "ground_truth": ["return", "QueuePtr", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55590, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasSpilledSGPRs", "(", ")", "const", "{", "return", "HasSpilledSGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasSpilledSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55592, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasSpilledVGPRs", "(", ")", "const", "{", "return", "HasSpilledVGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasSpilledVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55593, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasSpilledVGPRs", "(", ")", "const", "{", "return", "HasSpilledVGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasSpilledVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55594, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasWorkGroupIDX", "(", ")", "const", "{", "return", "WorkGroupIDX", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasWorkGroupIDX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55596, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "hasWorkGroupIDY", "(", ")", "const", "{"], "ground_truth": ["return", "WorkGroupIDY", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasWorkGroupIDY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55597, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "WorkGroupIDZ", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasWorkGroupIDZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55599, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "WorkGroupInfo", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasWorkGroupInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55600, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasWorkItemIDX", "(", ")", "const", "{"], "ground_truth": ["return", "WorkItemIDX", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasWorkItemIDX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55601, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "WorkItemIDY", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasWorkItemIDY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55603, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "hasWorkItemIDY", "(", ")", "const", "{"], "ground_truth": ["return", "WorkItemIDY", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasWorkItemIDY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55604, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasWorkItemIDZ", "(", ")", "const", "{", "return", "WorkItemIDZ", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "hasWorkItemIDZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55605, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "{", "if", "(", "CSRegs", "[", "I", "]", "==", "Reg", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "isCalleeSavedReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55606, "Length": 33, "Cover_Rate": 0.717391304347826} {"Template_token": ["", "static", "bool", "isCalleeSavedReg", "(", "const", "MCPhysReg", "*", "CSRegs", ",", "MCPhysReg", "Reg", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "{", "if", "(", "CSRegs", "[", "I", "]", "==", "Reg", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "isCalleeSavedReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55607, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "void", "MachineFunctionInfo", "::", "removeSGPRToVGPRFrameIndices", "(", "MachineFrameInfo", "&", "MFI", ")", "{"], "ground_truth": ["for", "(", "auto", "&", "R", ":", "SGPRToVGPRSpills", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "removeSGPRToVGPRFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55609, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "void", "setHasSpilledSGPRs", "(", "bool", "Spill", "=", "true", ")", "{"], "ground_truth": ["HasSpilledSGPRs", "=", "Spill", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "setHasSpilledSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55610, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "HasSpilledVGPRs", "=", "Spill", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "setHasSpilledVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55612, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "HasSpilledVGPRs", "=", "Spill", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "setHasSpilledVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55613, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "ScratchRSrcReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "setScratchRSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55614, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "void", "setScratchRSrcReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";"], "ground_truth": ["ScratchRSrcReg", "=", "Reg", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "setScratchRSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55615, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "setScratchWaveOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55616, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "TIDReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "setTIDReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55617, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "setTIDReg", "(", "unsigned", "Reg", ")", "{", "TIDReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "setTIDReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55618, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "SpilledReg", "(", ")", ":", "VGPR", "(", "", ")", ",", "Lane", "(", "-", "", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "SpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55619, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "SpilledReg", "(", ")", ":", "VGPR", "(", "", ")", ",", "Lane", "(", "-", "", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)", "Func": "SpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55620, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "int64_t", "Offset", "=", "FrameInfo", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "SubIdx", "*", "", ";", "unsigned", "LaneVGPRIdx", "=", "Offset", "/", "(", "", "*", "", ")", ";", "unsigned", "Lane", "=", "(", "Offset", "/", "", ")", "%", "", ";", "struct", "SpilledReg", "Spill", ";", "if", "(", "!", "LaneVGPRs", ".", "count", "(", "LaneVGPRIdx", ")", ")", "{", "unsigned", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ")", ";", "LaneVGPRs", "[", "LaneVGPRIdx", "]", "=", "LaneVGPR", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", "->", "begin", "(", ")", ",", "BE", "=", "MF", "->", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "BI", "->", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "}", "Spill", ".", "VGPR", "=", "LaneVGPRs", "[", "LaneVGPRIdx", "]", ";", "Spill", ".", "Lane", "=", "Lane", ";"], "ground_truth": ["return", "Spill", ";"], "File": "SIMachineFunctionInfo (3)", "Func": "getSpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55621, "Length": 176, "Cover_Rate": 0.8934010152284264} {"Template_token": ["", "FlatScratchInitUserSGPR", "=", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ";", "NumUserSGPRs", "+=", "", ";"], "ground_truth": ["return", "FlatScratchInitUserSGPR", ";"], "File": "SIMachineFunctionInfo10", "Func": "addFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55622, "Length": 23, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "unsigned", "MachineFunctionInfo", "::", "addPrivateMemoryPtr", "(", "const", "RegisterInfo", "&", "TRI", ")", "{"], "ground_truth": ["PrivateMemoryPtrUserSGPR", "=", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ";"], "File": "SIMachineFunctionInfo10", "Func": "addPrivateMemoryPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55623, "Length": 27, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "return", "false", ";", "}", "SpillVGPRs", ".", "push_back", "(", "LaneVGPR", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "BB", ".", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "else", "{", "LaneVGPR", "=", "SpillVGPRs", ".", "back", "(", ")", ";", "}", "SpillLanes", ".", "push_back", "(", "SpilledReg", "(", "LaneVGPR", ",", "VGPRIndex", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SIMachineFunctionInfo10", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55624, "Length": 86, "Cover_Rate": 0.3282442748091603} {"Template_token": ["", "}", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "PnputAddr", "=", "", "(", "*", "F", ")", ";", "}", "if", "(", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "}", "else", "{", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", "||", "FrameInfo", ".", "hasCalls", "(", ")", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "PrivateSegmentWaveByteOffsetSystemSGPR", "=", "", ";", "}", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";"], "ground_truth": ["if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";"], "File": "SIMachineFunctionInfo10", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55625, "Length": 260, "Cover_Rate": 0.34805890227576974} {"Template_token": ["", "LDSSize", "=", "YamlMFI", ".", "LDSSize", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";"], "ground_truth": ["WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";"], "File": "SIMachineFunctionInfo11", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55626, "Length": 30, "Cover_Rate": 0.5084745762711864} {"Template_token": ["", "MaxKernArgAlign", "=", "YamlMFI", ".", "MaxKernArgAlign", ";", "LDSSize", "=", "YamlMFI", ".", "LDSSize", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";"], "ground_truth": ["WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";"], "File": "SIMachineFunctionInfo11", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55627, "Length": 36, "Cover_Rate": 0.6101694915254238} {"Template_token": ["", "static", "yaml", "::", "StringValue", "regToString", "(", "unsigned", "Reg", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "{", "yaml", "::", "StringValue", "Dest", ";", "{", "raw_string_ostream", "OS", "(", "Dest", ".", "Value", ")", ";"], "ground_truth": ["OS", "<<", "printReg", "(", "Reg", ",", "&", "TRI", ")", ";"], "File": "SIMachineFunctionInfo11", "Func": "regToString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55628, "Length": 39, "Cover_Rate": 0.8863636363636364} {"Template_token": ["", "}", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";"], "ground_truth": ["++", "i", ")", "if", "(", "i", "!=", "FramePointerSaveIndex", ")", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";"], "File": "SIMachineFunctionInfo11", "Func": "removeSGPRToVGPRFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55629, "Length": 44, "Cover_Rate": 0.5432098765432098} {"Template_token": ["", "}", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "!=", "FramePointerSaveIndex", ")", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo11", "Func": "removeSGPRToVGPRFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55630, "Length": 45, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "PnputAddr", "=", "", "(", "F", ")", ";", "}", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "ScratchRSrcReg", "=", "", ";", "ScratchWaveOffsetReg", "=", "", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", ")", "{", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{", "ImplicitBufferPtr", "=", "true", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "KernargSegmentPtr", "=", "true", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "isAmdHsaOrMesa", ")", "{", "auto", "hasNonSpillStackObjects", "=", "[", "&", "]", "(", ")", "{", "if", "(", "!", "HasStackObjects", ")", "return", "false", ";", "for", "(", "auto", "OI", "=", "FrameInfo", ".", "getObjectIndexBegin", "(", ")", ",", "OE", "=", "FrameInfo", ".", "getObjectIndexEnd", "(", ")", ";", "OI", "!=", "OE", ";", "++", "OI", ")", "if", "(", "!", "FrameInfo", ".", "isSpillSlotObjectIndex", "(", "OI", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "if", "(", "hasNonSpillStackObjects", "(", ")", "||", "F", ".", "hasFnAttribute", "(", "", ")", ")", "FlatScratchInit", "=", "true", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo11", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55631, "Length": 438, "Cover_Rate": 0.5579617834394904} {"Template_token": ["", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "assert", "(", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FrameInfo", ".", "isSpillSlotObjectIndex", "(", "FI", ")", ")", ";", "auto", "&", "Spill", "=", "VGPRToAGPRSpills", "[", "FI", "]", ";", "if", "(", "!", "Spill", ".", "Lanes", ".", "empty", "(", ")", ")", "return", "Spill", ".", "FullyAllocated", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ";", "unsigned", "NumLanes", "=", "Size", "/", "", ";", "Spill", ".", "Lanes", ".", "resize", "(", "NumLanes", ",", "", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "isAGPRtoVGPR", "?", "", ":", "", ";", "auto", "Regs", "=", "RC", ".", "getRegisters", "(", ")", ";", "auto", "&", "SpillRegs", "=", "isAGPRtoVGPR", "?", "SpillAGPR", ":", "SpillVGPR", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Spill", ".", "FullyAllocated", "=", "true", ";", "BitVector", "OtherUsedRegs", ";", "OtherUsedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "const", "uint32_t", "*", "CSRMask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "if", "(", "CSRMask", ")", "OtherUsedRegs", ".", "setBitsInMask", "(", "CSRMask", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "SpillAGPR", ")", "OtherUsedRegs", ".", "set", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "SpillVGPR", ")", "OtherUsedRegs", ".", "set", "(", "Reg", ")", ";", "SmallVectorImpl", "<", "MCPhysReg", ">", "::", "const_iterator", "NextSpillReg", "=", "Regs", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumLanes", ";", "++", "I", ")", "{", "NextSpillReg", "=", "std", "::", "find_if", "(", "NextSpillReg", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "MRI", ",", "&", "OtherUsedRegs", "]", "(", "MCPhysReg", "Reg", ")", "{", "return", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "!", "OtherUsedRegs", "[", "Reg", "]", ";", "}", ")", ";", "if", "(", "NextSpillReg", "==", "Regs", ".", "end", "(", ")", ")", "{", "Spill", ".", "FullyAllocated", "=", "false", ";"], "ground_truth": ["break", ";"], "File": "SIMachineFunctionInfo13", "Func": "allocateVGPRSpillToAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55633, "Length": 314, "Cover_Rate": 0.8241469816272966} {"Template_token": ["", "LDSSize", "=", "YamlMFI", ".", "LDSSize", ";", "HighBitsOf32BitAddress", "=", "YamlMFI", ".", "HighBitsOf32BitAddress", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";"], "ground_truth": ["WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";"], "File": "SIMachineFunctionInfo13", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55634, "Length": 36, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "for", "(", "auto", "&", "R", ":", "SGPRToVGPRSpills", ")", "{", "if", "(", "R", ".", "first", "!=", "FramePointerSaveIndex", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";", "}"], "ground_truth": ["for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";"], "File": "SIMachineFunctionInfo13", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55635, "Length": 50, "Cover_Rate": 0.46296296296296297} {"Template_token": ["", "}", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "!=", "FramePointerSaveIndex", ")", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";", "for", "(", "auto", "&", "R", ":", "VGPRToAGPRSpills", ")", "{"], "ground_truth": ["if", "(", "R", ".", "second", ".", "FullyAllocated", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";"], "File": "SIMachineFunctionInfo13", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55636, "Length": 70, "Cover_Rate": 0.6481481481481481} {"Template_token": ["", "SpillVGPRs", "[", "Index", "]", ".", "VGPR", "=", "NewVGPR", ";", "SpillVGPRs", "[", "Index", "]", ".", "FI", "=", "newFI", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo13", "Func": "setSGPRSpillVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55637, "Length": 19, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "if", "(", "!", "F", ".", "arg_empty", "(", ")", ")", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "PnputAddr", "=", "", "(", "F", ")", ";", "}", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "ScratchRSrcReg", "=", "", ";", "ScratchWaveOffsetReg", "=", "", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo13", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55638, "Length": 303, "Cover_Rate": 0.3850063532401525} {"Template_token": ["", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "if", "(", "!", "F", ".", "arg_empty", "(", ")", ")", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "PnputAddr", "=", "", "(", "F", ")", ";", "}", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "ScratchRSrcReg", "=", "", ";", "ScratchWaveOffsetReg", "=", "", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", ")", "{", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{", "ImplicitBufferPtr", "=", "true", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "KernargSegmentPtr", "=", "true", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "isAmdHsaOrMesa", ")", "{", "auto", "hasNonSpillStackObjects", "=", "[", "&", "]", "(", ")", "{", "if", "(", "!", "HasStackObjects", ")", "return", "false", ";", "for", "(", "auto", "OI", "=", "FrameInfo", ".", "getObjectIndexBegin", "(", ")", ",", "OE", "=", "FrameInfo", ".", "getObjectIndexEnd", "(", ")", ";", "OI", "!=", "OE", ";", "++", "OI", ")", "if", "(", "!", "FrameInfo", ".", "isSpillSlotObjectIndex", "(", "OI", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "if", "(", "hasNonSpillStackObjects", "(", ")", "||", "F", ".", "hasFnAttribute", "(", "", ")", ")", "FlatScratchInit", "=", "true", ";", "}", "Attribute", "A", "=", "F", ".", "getFnAttribute", "(", "", ")", ";"], "ground_truth": ["StringRef", "S", "=", "A", ".", "getValueAsString", "(", ")", ";"], "File": "SIMachineFunctionInfo13", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55639, "Length": 515, "Cover_Rate": 0.6543837357052097} {"Template_token": ["", "unsigned", "MachineFunctionInfo", "::", "getMaximumWorkGroupSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "MaximumWorkGroupSize", ";"], "File": "SIMachineFunctionInfo14", "Func": "getMaximumWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55640, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "int64_t", "Offset", "=", "FrameInfo", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "SubIdx", "*", "", ";", "unsigned", "LaneVGPRIdx", "=", "Offset", "/", "(", "", "*", "", ")", ";", "unsigned", "Lane", "=", "(", "Offset", "/", "", ")", "%", "", ";", "struct", "SpilledReg", "Spill", ";", "Spill", ".", "Lane", "=", "Lane", ";", "if", "(", "!", "LaneVGPRs", ".", "count", "(", "LaneVGPRIdx", ")", ")", "{", "unsigned", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "*", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "return", "Spill", ";", "LaneVGPRs", "[", "LaneVGPRIdx", "]", "=", "LaneVGPR", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", "->", "begin", "(", ")", ",", "BE", "=", "MF", "->", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "BI", "->", "addLiveIn", "(", "LaneVGPR", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo14", "Func": "getSpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55641, "Length": 159, "Cover_Rate": 0.726027397260274} {"Template_token": ["", "void", "setStackPtrOffsetReg", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["assert", "(", "Reg", "!=", "", "&&", "", ")", ";"], "File": "SIMachineFunctionInfo14", "Func": "setStackPtrOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55643, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "MachineFunctionInfo", "::", "MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunction", "(", "MF", ")", ",", "TIDReg", "(", "", ")", ",", "ScratchRSrcReg", "(", "", ")", ",", "ScratchWaveOffsetReg", "(", "", ")", ",", "PrivateSegmentBufferUserSGPR", "(", "", ")", ",", "DispatchPtrUserSGPR", "(", "", ")", ",", "QueuePtrUserSGPR", "(", "", ")", ",", "KernargSegmentPtrUserSGPR", "(", "", ")", ",", "DispatchIDUserSGPR", "(", "", ")", ",", "FlatScratchInitUserSGPR", "(", "", ")", ",", "PrivateSegmentSizeUserSGPR", "(", "", ")", ",", "GridWorkGroupCountXUserSGPR", "(", "", ")", ",", "GridWorkGroupCountYUserSGPR", "(", "", ")", ",", "GridWorkGroupCountZUserSGPR", "(", "", ")", ",", "WorkGroupIDXSystemSGPR", "(", "", ")", ",", "WorkGroupIDYSystemSGPR", "(", "", ")", ",", "WorkGroupIDZSystemSGPR", "(", "", ")", ",", "WorkGroupInfoSystemSGPR", "(", "", ")", ",", "PrivateSegmentWaveByteOffsetSystemSGPR", "(", "", ")", ",", "PnputAddr", "(", "", ")", ",", "ReturnsVoid", "(", "true", ")", ",", "MaximumWorkGroupSize", "(", "", ")", ",", "DebuggerReservedVGPRCount", "(", "", ")", ",", "DebuggerWorkGroupIDStackObjectIndices", "(", "{", "{", "", ",", "", ",", "", "}", "}", ")", ",", "DebuggerWorkItemIDStackObjectIndices", "(", "{", "{", "", ",", "", ",", "", "}", "}", ")", ",", "LDSWaveSpillSize", "(", "", ")", ",", "PnputEna", "(", "", ")", ",", "NumUserSGPRs", "(", "", ")", ",", "NumSystemSGPRs", "(", "", ")", ",", "HasSpilledSGPRs", "(", "false", ")", ",", "HasSpilledVGPRs", "(", "false", ")", ",", "HasNonSpillStackObjects", "(", "false", ")", ",", "HasFlatInstructions", "(", "false", ")", ",", "NumSpilledSGPRs", "(", "", ")", ",", "NumSpilledVGPRs", "(", "", ")", ",", "PrivateSegmentBuffer", "(", "false", ")", ",", "DispatchPtr", "(", "false", ")", ",", "QueuePtr", "(", "false", ")", ",", "DispatchID", "(", "false", ")", ",", "KernargSegmentPtr", "(", "false", ")", ",", "FlatScratchInit", "(", "false", ")", ",", "GridWorkgroupCountX", "(", "false", ")", ",", "GridWorkgroupCountY", "(", "false", ")", ",", "GridWorkgroupCountZ", "(", "false", ")", ",", "WorkGroupIDX", "(", "false", ")", ",", "WorkGroupIDY", "(", "false", ")", ",", "WorkGroupIDZ", "(", "false", ")", ",", "WorkGroupInfo", "(", "false", ")", ",", "PrivateSegmentWaveByteOffset", "(", "false", ")", ",", "WorkItemIDX", "(", "false", ")", ",", "WorkItemIDY", "(", "false", ")", ",", "WorkItemIDZ", "(", "false", ")", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "File": "SIMachineFunctionInfo14", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55644, "Length": 311, "Cover_Rate": 0.4976} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "WaveSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ";", "unsigned", "NumLanes", "=", "Size", "/", "", ";", "if", "(", "NumLanes", ">", "WaveSize", ")", "return", "false", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "assert", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumVGPRSpillLanes", ")", "{", "Register", "LaneVGPR", ";", "unsigned", "VGPRIndex", "=", "(", "NumVGPRSpillLanes", "%", "WaveSize", ")", ";", "if", "(", "VGPRIndex", "==", "", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "MF", ")", ";"], "ground_truth": ["if", "(", "LaneVGPR", "==", "", ")", "{"], "File": "SIMachineFunctionInfo15", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55645, "Length": 144, "Cover_Rate": 0.4311377245508982} {"Template_token": ["", "assert", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumVGPRSpillLanes", ")", "{", "Register", "LaneVGPR", ";", "unsigned", "VGPRIndex", "=", "(", "NumVGPRSpillLanes", "%", "WaveSize", ")", ";", "if", "(", "VGPRIndex", "==", "", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "DiagnosticInfoResourceLimit", "DiagOutOfRegs", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "", ",", "DS_Error", ")", ";", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagOutOfRegs", ")", ";", "return", "false", ";", "}", "Optional", "<", "int", ">", "SpillFI", ";", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{"], "ground_truth": ["SpillFI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "", ",", "Align", "(", "", ")", ")", ";"], "File": "SIMachineFunctionInfo15", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55646, "Length": 143, "Cover_Rate": 0.4281437125748503} {"Template_token": ["", "bool", "hasPrivateMemoryInputPtr", "(", ")", "const", "{"], "ground_truth": ["return", "PrivateMemoryInputPtr", ";"], "File": "SIMachineFunctionInfo15", "Func": "hasPrivateMemoryInputPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55648, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasPrivateMemoryInputPtr", "(", ")", "const", "{"], "ground_truth": ["return", "PrivateMemoryInputPtr", ";"], "File": "SIMachineFunctionInfo15", "Func": "hasPrivateMemoryInputPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55649, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "!=", "FramePointerSaveIndex", "&&", "i", "!=", "BasePointerSaveIndex", ")", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";", "for", "(", "auto", "&", "R", ":", "VGPRToAGPRSpills", ")", "{", "if", "(", "R", ".", "second", ".", "IsDead", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo15", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55650, "Length": 75, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "}", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "!=", "FramePointerSaveIndex", "&&", "i", "!=", "BasePointerSaveIndex", ")", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";", "for", "(", "auto", "&", "R", ":", "VGPRToAGPRSpills", ")", "{", "if", "(", "R", ".", "second", ".", "IsDead", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo15", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55651, "Length": 75, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "const", "bool", "HasCalls", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "const", "bool", "IsKernel", "=", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ";", "if", "(", "IsKernel", ")", "{", "if", "(", "!", "F", ".", "arg_empty", "(", ")", "||", "ST", ".", "getImplicitArgNumBytes", "(", "F", ")", "!=", "", ")", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "PnputAddr", "=", "", "(", "F", ")", ";", "}", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "if", "(", "CC", "!=", "CallingConv", "::", "_Gfx", ")", "ArgInfo", "=", "ArgumentUsageInfo", "::", "FixedABIFunctionInfo", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "{", "ScratchRSrcReg", "=", "", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "}", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "ImplicitArgPtr", "=", "false", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", "&&", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "PrivateSegmentBuffer", "=", "true", ";", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "ImplicitBufferPtr", "=", "true", ";", "if", "(", "!", "", "(", "CC", ")", ")", "{", "if", "(", "IsKernel", "||", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "IsKernel", "||", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", "&&", "ST", ".", "getMaxWorkitemID", "(", "F", ",", "", ")", "!=", "", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", "&&", "ST", ".", "getMaxWorkitemID", "(", "F", ",", "", ")", "!=", "", ")", "WorkItemIDZ", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "bool", "HasStackObjects", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "(", "isAmdHsaOrMesa", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", "&&", "(", "HasCalls", "||", "HasStackObjects", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", "&&", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "FlatScratchInit", "=", "true", ";", "}", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo15", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55652, "Length": 510, "Cover_Rate": 0.6431273644388399} {"Template_token": ["", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "ImplicitArgPtr", "=", "false", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", "&&", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "PrivateSegmentBuffer", "=", "true", ";", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "ImplicitBufferPtr", "=", "true", ";", "if", "(", "!", "", "(", "CC", ")", ")", "{", "if", "(", "IsKernel", "||", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "IsKernel", "||", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", "&&", "ST", ".", "getMaxWorkitemID", "(", "F", ",", "", ")", "!=", "", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", "&&", "ST", ".", "getMaxWorkitemID", "(", "F", ",", "", ")", "!=", "", ")", "WorkItemIDZ", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "bool", "HasStackObjects", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "(", "isAmdHsaOrMesa", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", "&&", "(", "HasCalls", "||", "HasStackObjects", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", "&&", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "FlatScratchInit", "=", "true", ";", "}", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";"], "ground_truth": ["if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";"], "File": "SIMachineFunctionInfo15", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55653, "Length": 361, "Cover_Rate": 0.4552332912988651} {"Template_token": ["", "const", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ";", "if", "(", "RC", "&&", "RegisterInfo", "::", "isAGPRClass", "(", "RC", ")", ")", "{", "UsesAGPRs", "=", "true", ";", "return", "true", ";", "}", "else", "if", "(", "!", "RC", "&&", "!", "MRI", ".", "use_empty", "(", "Reg", ")", "&&", "MRI", ".", "getType", "(", "Reg", ")", ".", "isValid", "(", ")", ")", "{", "return", "true", ";", "}", "}", "for", "(", "MCRegister", "Reg", ":", "", ")", "{"], "ground_truth": ["if", "(", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{"], "File": "SIMachineFunctionInfo15", "Func": "usesAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55654, "Length": 92, "Cover_Rate": 0.45544554455445546} {"Template_token": ["", "unsigned", "MachineFunctionInfo", "::", "addImplicitBufferPtr", "(", "const", "RegisterInfo", "&", "TRI", ")", "{", "ImplicitBufferPtrUserSGPR", "=", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ";", "NumUserSGPRs", "+=", "", ";", "return", "ImplicitBufferPtrUserSGPR", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo16", "Func": "addImplicitBufferPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55655, "Length": 35, "Cover_Rate": 0.8974358974358975} {"Template_token": ["", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "getNextSystemSGPR", "(", ")", ")", ";", "NumSystemSGPRs", "+=", "", ";", "return", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "addPrivateSegmentWaveByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55656, "Length": 27, "Cover_Rate": 0.84375} {"Template_token": ["", "return", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "addPrivateSegmentWaveByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55657, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "NumSystemSGPRs", "+=", "", ";", "return", "ArgInfo", ".", "WorkGroupIDX", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "addWorkGroupIDX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55658, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "return", "ArgInfo", ".", "WorkGroupIDY", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "addWorkGroupIDY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55659, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "return", "ArgInfo", ".", "WorkGroupIDY", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "addWorkGroupIDY", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55660, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "unsigned", "addWorkGroupIDZ", "(", ")", "{", "ArgInfo", ".", "WorkGroupIDZ", "=", "ArgDescriptor", "::", "createRegister", "(", "getNextSystemSGPR", "(", ")", ")", ";", "NumSystemSGPRs", "+=", "", ";"], "ground_truth": ["return", "ArgInfo", ".", "WorkGroupIDZ", ".", "getRegister", "(", ")", ";"], "File": "SIMachineFunctionInfo17", "Func": "addWorkGroupIDZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55661, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "ArgInfo", ".", "WorkGroupIDZ", "=", "ArgDescriptor", "::", "createRegister", "(", "getNextSystemSGPR", "(", ")", ")", ";", "NumSystemSGPRs", "+=", "", ";", "return", "ArgInfo", ".", "WorkGroupIDZ", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "addWorkGroupIDZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55662, "Length": 27, "Cover_Rate": 0.84375} {"Template_token": ["", "NumSystemSGPRs", "+=", "", ";", "return", "ArgInfo", ".", "WorkGroupInfo", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "addWorkGroupInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55663, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "explicit", "BufferPseudoSourceValue", "(", "const", "TargetInstrInfo", "&", "TII", ")", ":", "PseudoSourceValue", "(", "PseudoSourceValue", "::", "TargetCustom", ",", "TII", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "AMDGPUBufferPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55665, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "PseudoSourceValue", "(", "PseudoSourceValue", "::", "TargetCustom", ",", "TII", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "AMDGPUImagePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55666, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "return", "ArgInfo", ".", "ImplicitBufferPtr", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "getImplicitBufferPtrUserSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55668, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "ArgInfo", ".", "getPreloadedValue", "(", "Value", ")", ".", "first", "->", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "getPreloadedReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55670, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "return", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "getPrivateSegmentWaveByteOffsetSystemSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55673, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "unsigned", "getPrivateSegmentWaveByteOffsetSystemSGPR", "(", ")", "const", "{", "return", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "getPrivateSegmentWaveByteOffsetSystemSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55674, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ArgInfo", ".", "QueuePtr", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "getQueuePtrUserSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55675, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "ArrayRef", "<", "SGPRSpillVGPRCSR", ">", "getSGPRSpillVGPRs", "(", ")", "const", "{"], "ground_truth": ["return", "SpillVGPRs", ";"], "File": "SIMachineFunctionInfo17", "Func": "getSGPRSpillVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55677, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "SpillVGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "getSGPRSpillVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55678, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "getTIDReg", "(", ")", "const", "{", "return", "TIDReg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "getTIDReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55679, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "switch", "(", "Dim", ")", "{", "case", "", ":", "assert", "(", "hasWorkGroupIDX", "(", ")", ")", ";", "return", "ArgInfo", ".", "WorkGroupIDX", ".", "getRegister", "(", ")", ";", "case", "", ":", "assert", "(", "hasWorkGroupIDY", "(", ")", ")", ";", "return", "ArgInfo", ".", "WorkGroupIDY", ".", "getRegister", "(", ")", ";", "case", "", ":", "assert", "(", "hasWorkGroupIDZ", "(", ")", ")", ";", "return", "ArgInfo", ".", "WorkGroupIDZ", ".", "getRegister", "(", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "getWorkGroupIDSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55680, "Length": 69, "Cover_Rate": 0.8961038961038961} {"Template_token": ["", "switch", "(", "Dim", ")", "{", "case", "", ":", "assert", "(", "hasWorkGroupIDX", "(", ")", ")", ";", "return", "ArgInfo", ".", "WorkGroupIDX", ".", "getRegister", "(", ")", ";", "case", "", ":", "assert", "(", "hasWorkGroupIDY", "(", ")", ")", ";", "return", "ArgInfo", ".", "WorkGroupIDY", ".", "getRegister", "(", ")", ";", "case", "", ":", "assert", "(", "hasWorkGroupIDZ", "(", ")", ")", ";"], "ground_truth": ["return", "ArgInfo", ".", "WorkGroupIDZ", ".", "getRegister", "(", ")", ";"], "File": "SIMachineFunctionInfo17", "Func": "getWorkGroupIDSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55681, "Length": 62, "Cover_Rate": 0.8051948051948052} {"Template_token": ["", "bool", "hasCalculatedTID", "(", ")", "const", "{"], "ground_truth": ["return", "TIDReg", "!=", "", ";"], "File": "SIMachineFunctionInfo17", "Func": "hasCalculatedTID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55683, "Length": 11, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "}", "}", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";"], "ground_truth": ["++", "i", ")", "if", "(", "i", "!=", "FramePointerSaveIndex", "&&", "i", "!=", "BasePointerSaveIndex", ")", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";"], "File": "SIMachineFunctionInfo17", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55684, "Length": 49, "Cover_Rate": 0.3712121212121212} {"Template_token": ["", "void", "setPrivateSegmentWaveByteOffset", "(", "unsigned", "Reg", ")", "{", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "setPrivateSegmentWaveByteOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55685, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "SGPRSpillVGPRCSR", "(", "unsigned", "V", ",", "Optional", "<", "int", ">", "F", ")", ":", "VGPR", "(", "V", ")", ",", "FI", "(", "F", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "SGPRSpillVGPRCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55687, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "SGPRSpillVGPRCSR", "(", "unsigned", "V", ",", "Optional", "<", "int", ">", "F", ")", ":", "VGPR", "(", "V", ")", ",", "FI", "(", "F", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "SGPRSpillVGPRCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55688, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "isAmdHsaOrMesa", "&&", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "PrivateSegmentBuffer", "=", "true", ";", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "ImplicitBufferPtr", "=", "true", ";", "if", "(", "UseFixedABI", ")", "{", "DispatchPtr", "=", "true", ";", "QueuePtr", "=", "true", ";", "ImplicitArgPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "!", "", "(", "CC", ")", ")", "{", "if", "(", "IsKernel", "||", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "IsKernel", "||", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "bool", "HasStackObjects", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "(", "isAmdHsaOrMesa", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", "&&", "(", "HasCalls", "||", "HasStackObjects", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", "&&", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "FlatScratchInit", "=", "true", ";", "}", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "}", "Attribute", "A", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "StringRef", "S", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "S", ".", "empty", "(", ")", ")", "S", ".", "consumeInteger", "(", "", ",", "GITPtrHigh", ")", ";", "A", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "S", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "S", ".", "empty", "(", ")", ")", "S", ".", "consumeInteger", "(", "", ",", "HighBitsOf32BitAddress", ")", ";", "S", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "S", ".", "empty", "(", ")", ")", "S", ".", "consumeInteger", "(", "", ",", "GDSSize", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55689, "Length": 445, "Cover_Rate": 0.5316606929510155} {"Template_token": ["", "void", "setScratchWaveOffsetReg", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["assert", "(", "Reg", "!=", "", "&&", "", ")", ";"], "File": "SIMachineFunctionInfo18", "Func": "setScratchWaveOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55690, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "}", "bool", "IsCOV2", "=", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ";", "if", "(", "IsCOV2", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "ImplicitBufferPtr", "=", "true", ";", "}", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "KernargSegmentPtr", "=", "true", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "IsCOV2", ")", "{", "if", "(", "HasStackObjects", "||", "F", "->", "hasFnAttribute", "(", "", ")", ")", "FlatScratchInit", "=", "true", ";", "}", "Attribute", "A", "=", "F", "->", "getFnAttribute", "(", "", ")", ";", "StringRef", "S", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "S", ".", "empty", "(", ")", ")", "S", ".", "consumeInteger", "(", "", ",", "GITPtrHigh", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo18", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55691, "Length": 305, "Cover_Rate": 0.4195323246217332} {"Template_token": ["", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "WaveSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ";", "assert", "(", "Size", ">=", "", "&&", "Size", "<=", "", "&&", "", ")", ";", "assert", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "", ")", ";", "int", "NumLanes", "=", "Size", "/", "", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumVGPRSpillLanes", ")", "{"], "ground_truth": ["unsigned", "LaneVGPR", ";"], "File": "SIMachineFunctionInfo19", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55692, "Length": 104, "Cover_Rate": 0.32} {"Template_token": ["", "unsigned", "get32BitAddressHighBits", "(", ")", "const", "{", "return", "HighBitsOf32BitAddress", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo19", "Func": "get32BitAddressHighBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55693, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "BufferRsrc", ")", ";"], "ground_truth": ["auto", "PSV", "=", "BufferPSVs", ".", "try_emplace", "(", "BufferRsrc", ",", "llvm", "::", "make_unique", "<", "BufferPseudoSourceValue", ">", "(", "TII", ")", ")", ";"], "File": "SIMachineFunctionInfo19", "Func": "getBufferPSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55696, "Length": 25, "Cover_Rate": 0.4716981132075472} {"Template_token": ["", "assert", "(", "ImgRsrc", ")", ";", "auto", "PSV", "=", "ImagePSVs", ".", "try_emplace", "(", "ImgRsrc", ",", "llvm", "::", "make_unique", "<", "ImagePseudoSourceValue", ">", "(", "TII", ")", ")", ";", "return", "PSV", ".", "first", "->", "second", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo19", "Func": "getImagePSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55697, "Length": 37, "Cover_Rate": 0.6981132075471698} {"Template_token": ["", "assert", "(", "hasWorkItemIDX", "(", ")", ")", ";", "return", "", ";", "case", "", ":", "assert", "(", "hasWorkItemIDY", "(", ")", ")", ";", "return", "", ";", "case", "", ":", "assert", "(", "hasWorkItemIDZ", "(", ")", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo19", "Func": "getWorkItemIDVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55699, "Length": 37, "Cover_Rate": 0.5522388059701493} {"Template_token": ["", "void", "setScratchRSrcReg", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["assert", "(", "Reg", "!=", "", "&&", "", ")", ";"], "File": "SIMachineFunctionInfo19", "Func": "setScratchRSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55700, "Length": 16, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "ScratchRSrcReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo19", "Func": "setScratchRSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55701, "Length": 14, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "isEntryFunction", "(", ")", ")", "FrameOffsetReg", "=", "ScratchWaveOffsetReg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo19", "Func": "setScratchWaveOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55703, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";"], "ground_truth": ["StackPtrOffsetReg", "=", "Reg", ";"], "File": "SIMachineFunctionInfo19", "Func": "setStackPtrOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55704, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "void", "setStackPtrOffsetReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";"], "ground_truth": ["StackPtrOffsetReg", "=", "Reg", ";"], "File": "SIMachineFunctionInfo19", "Func": "setStackPtrOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55705, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "WorkGroupIDX", "=", "true", ";", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "}", "bool", "IsCOV2", "=", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ";", "if", "(", "IsCOV2", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "ImplicitBufferPtr", "=", "true", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "KernargSegmentPtr", "=", "true", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "IsCOV2", ")", "{", "if", "(", "HasStackObjects", "||", "F", ".", "hasFnAttribute", "(", "", ")", ")", "FlatScratchInit", "=", "true", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo19", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55706, "Length": 332, "Cover_Rate": 0.454172366621067} {"Template_token": ["", "return", "HasFlatInstructions", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo1", "Func": "hasFlatInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55707, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "HasFlatInstructions", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo1", "Func": "hasFlatInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55708, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "void", "setHasFlatInstructions", "(", "bool", "UseFlat", "=", "true", ")", "{", "HasFlatInstructions", "=", "UseFlat", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo1", "Func": "setHasFlatInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55709, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "SpilledReg", "(", ")", ":", "VGPR", "(", "", ")", ",", "Lane", "(", "-", "", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo1", "Func": "SpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55711, "Length": 16, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "SpilledReg", "(", ")", ":", "VGPR", "(", "", ")", ",", "Lane", "(", "-", "", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo1", "Func": "SpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55712, "Length": 16, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "if", "(", "!", "F", ".", "arg_empty", "(", ")", ")", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "PnputAddr", "=", "", "(", "F", ")", ";", "}", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "ScratchRSrcReg", "=", "", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "UseFixedABI", ")", "{", "WorkGroupIDX", "=", "true", ";", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "bool", "HasStackObjects", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", ")", "{", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "UseFixedABI", ")", "{", "DispatchPtr", "=", "true", ";", "QueuePtr", "=", "true", ";", "DispatchID", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{", "ImplicitBufferPtr", "=", "true", ";", "}", "if", "(", "UseFixedABI", "||", "F", ".", "hasFnAttribute", "(", "", ")", ")", "KernargSegmentPtr", "=", "true", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "isAmdHsaOrMesa", ")", "{", "if", "(", "HasCalls", "||", "HasStackObjects", ")", "FlatScratchInit", "=", "true", ";", "}", "Attribute", "A", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "StringRef", "S", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "S", ".", "empty", "(", ")", ")", "S", ".", "consumeInteger", "(", "", ",", "GITPtrHigh", ")", ";", "A", "=", "F", ".", "getFnAttribute", "(", "", ")", ";"], "ground_truth": ["S", "=", "A", ".", "getValueAsString", "(", ")", ";"], "File": "SIMachineFunctionInfo22", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55713, "Length": 506, "Cover_Rate": 0.6562905317769131} {"Template_token": ["", "assert", "(", "BufferRsrc", ")", ";", "auto", "PSV", "=", "BufferPSVs", ".", "try_emplace", "(", "BufferRsrc", ",", "std", "::", "make_unique", "<", "BufferPseudoSourceValue", ">", "(", "TII", ")", ")", ";"], "ground_truth": ["return", "PSV", ".", "first", "->", "second", ".", "get", "(", ")", ";"], "File": "SIMachineFunctionInfo24", "Func": "getBufferPSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55714, "Length": 36, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "const", "BufferPseudoSourceValue", "*", "getBufferPSV", "(", "const", "InstrInfo", "&", "TII", ",", "const", "Value", "*", "BufferRsrc", ")", "{", "assert", "(", "BufferRsrc", ")", ";", "auto", "PSV", "=", "BufferPSVs", ".", "try_emplace", "(", "BufferRsrc", ",", "std", "::", "make_unique", "<", "BufferPseudoSourceValue", ">", "(", "TII", ")", ")", ";", "return", "PSV", ".", "first", "->", "second", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo24", "Func": "getBufferPSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55715, "Length": 53, "Cover_Rate": 1.0} {"Template_token": ["", "auto", "PSV", "=", "ImagePSVs", ".", "try_emplace", "(", "ImgRsrc", ",", "std", "::", "make_unique", "<", "ImagePseudoSourceValue", ">", "(", "TII", ")", ")", ";", "return", "PSV", ".", "first", "->", "second", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo24", "Func": "getImagePSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55716, "Length": 32, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "auto", "Arg", "=", "ArgInfo", ".", "getPreloadedValue", "(", "Value", ")", ".", "first", ";"], "ground_truth": ["return", "Arg", "?", "Arg", "->", "getRegister", "(", ")", ":", "Register", "(", ")", ";"], "File": "SIMachineFunctionInfo24", "Func": "getPreloadedReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55717, "Length": 25, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "NoSignedZerosFPMath", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "MemoryBound", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "", ")", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";"], "File": "SIMachineFunctionInfo24", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55718, "Length": 71, "Cover_Rate": 0.3641025641025641} {"Template_token": ["", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ArgInfo", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "Mode", ",", "Mode", "(", ")", ")", ";"], "File": "SIMachineFunctionInfo24", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55719, "Length": 74, "Cover_Rate": 0.37948717948717947} {"Template_token": ["", "if", "(", "Code", ".", "startswith", "(", "", ")", ")", "return", "true", ";", "}", "}", "continue", ";", "}", "const", "Function", "*", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "CB", "->", "getCalledOperand", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "Callee", ")", "return", "true", ";", "if", "(", "Callee", "->", "getIntrinsicID", "(", ")", "==", "", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SIMachineFunctionInfo24", "Func": "mayUseAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55720, "Length": 64, "Cover_Rate": 0.35359116022099446} {"Template_token": ["", "for", "(", "StringRef", "Code", ":", "CI", ".", "Codes", ")", "{", "Code", ".", "consume_front", "(", "", ")", ";", "if", "(", "Code", ".", "startswith", "(", "", ")", ")", "return", "true", ";", "}", "}", "continue", ";", "}", "const", "Function", "*", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "CB", "->", "getCalledOperand", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "Callee", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Callee", "->", "getIntrinsicID", "(", ")", "==", "", ")", "return", "true", ";"], "File": "SIMachineFunctionInfo24", "Func": "mayUseAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55721, "Length": 76, "Cover_Rate": 0.4198895027624309} {"Template_token": ["", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";", "SGPRToVGPRSpills", ".", "erase", "(", "R", ".", "first", ")", ";", "}", "}", "bool", "HaveSGPRToMemory", "=", "false", ";", "if", "(", "ResetSGPRSpillStackIDs", ")", "{", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "FramePointerSaveIndex", "&&", "i", "!=", "BasePointerSaveIndex", ")", "{", "if", "(", "MFI", ".", "getStackID", "(", "i", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", "{", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";", "HaveSGPRToMemory", "=", "true", ";", "}", "}", "}", "}", "for", "(", "auto", "&", "R", ":", "VGPRToAGPRSpills", ")", "{", "if", "(", "R", ".", "second", ".", "IsDead", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";", "}", "return", "HaveSGPRToMemory", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo24", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55722, "Length": 132, "Cover_Rate": 0.7674418604651163} {"Template_token": ["", "void", "ReserveWWMRegister", "(", "Register", "Reg", ")", "{"], "ground_truth": ["WWMReservedRegs", ".", "set", "(", "Reg", ")", ";"], "File": "SIMachineFunctionInfo24", "Func": "ReserveWWMRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55724, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "SGPRSpillVGPRCSR", "(", "Register", "V", ",", "Optional", "<", "int", ">", "F", ")", ":", "VGPR", "(", "V", ")", ",", "FI", "(", "F", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo24", "Func": "SGPRSpillVGPRCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55725, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "SGPRSpillVGPRCSR", "(", "Register", "V", ",", "Optional", "<", "int", ">", "F", ")", ":", "VGPR", "(", "V", ")", ",", "FI", "(", "F", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo24", "Func": "SGPRSpillVGPRCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55726, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "CC", "!=", "CallingConv", "::", "_Gfx", ")", "ArgInfo", "=", "ArgumentUsageInfo", "::", "FixedABIFunctionInfo", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "{", "ScratchRSrcReg", "=", "", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "}", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "ImplicitArgPtr", "=", "false", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", "&&", "ST", ".", "getMaxNumVGPRs", "(", "F", ")", "<=", "", ".", "getNumRegs", "(", ")", "&&", "!", "mayUseAGPRs", "(", "MF", ")", ")", "MayNeedAGPRs", "=", "false", ";", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", "&&", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "PrivateSegmentBuffer", "=", "true", ";", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "ImplicitBufferPtr", "=", "true", ";", "if", "(", "!", "", "(", "CC", ")", ")", "{", "if", "(", "IsKernel", "||", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "IsKernel", "||", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", "&&", "ST", ".", "getMaxWorkitemID", "(", "F", ",", "", ")", "!=", "", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", "&&", "ST", ".", "getMaxWorkitemID", "(", "F", ",", "", ")", "!=", "", ")", "WorkItemIDZ", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "bool", "HasStackObjects", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "(", "isAmdHsaOrMesa", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", "&&", "(", "HasCalls", "||", "HasStackObjects", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", "&&", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "FlatScratchInit", "=", "true", ";", "}", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";"], "ground_truth": ["if", "(", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{"], "File": "SIMachineFunctionInfo24", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55727, "Length": 399, "Cover_Rate": 0.4784172661870504} {"Template_token": ["", "}", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ";", "if", "(", "RC", "&&", "RegisterInfo", "::", "isAGPRClass", "(", "RC", ")", ")", "{", "UsesAGPRs", "=", "true", ";", "return", "true", ";", "}", "else", "if", "(", "!", "RC", "&&", "!", "MRI", ".", "use_empty", "(", "Reg", ")", "&&", "MRI", ".", "getType", "(", "Reg", ")", ".", "isValid", "(", ")", ")", "{", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo24", "Func": "usesAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55728, "Length": 109, "Cover_Rate": 0.5} {"Template_token": ["", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ";", "unsigned", "NumLanes", "=", "Size", "/", "", ";", "if", "(", "NumLanes", ">", "WaveSize", ")", "return", "false", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "assert", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumVGPRSpillLanes", ")", "{", "Register", "LaneVGPR", ";", "unsigned", "VGPRIndex", "=", "(", "NumVGPRSpillLanes", "%", "WaveSize", ")", ";", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", "&&", "NumVGPRSpillLanes", "<", "WaveSize", ")", "{", "assert", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", "==", "SpillVGPRs", ".", "back", "(", ")", ".", "VGPR", ")", ";", "LaneVGPR", "=", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ";", "}", "else", "if", "(", "VGPRIndex", "==", "", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "return", "false", ";", "}", "Optional", "<", "int", ">", "CSRSpillFI", ";", "if", "(", "(", "FrameInfo", ".", "hasCalls", "(", ")", "||", "!", "isEntryFunction", "(", ")", ")", "&&", "CSRegs", "&&", "isCalleeSavedReg", "(", "CSRegs", ",", "LaneVGPR", ")", ")", "{", "CSRSpillFI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "", ",", "Align", "(", "", ")", ")", ";", "}", "SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPRCSR", "(", "LaneVGPR", ",", "CSRSpillFI", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "BB", ".", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "else", "{", "LaneVGPR", "=", "SpillVGPRs", ".", "back", "(", ")", ".", "VGPR", ";", "}", "SpillLanes", ".", "push_back", "(", "SpilledReg", "(", "LaneVGPR", ",", "VGPRIndex", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo25", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55729, "Length": 277, "Cover_Rate": 0.7328042328042328} {"Template_token": ["", "MaxKernArgAlign", "=", "assumeAligned", "(", "YamlMFI", ".", "MaxKernArgAlign", ")", ";", "LDSSize", "=", "YamlMFI", ".", "LDSSize", ";", "DynLDSAlign", "=", "YamlMFI", ".", "DynLDSAlign", ";", "HighBitsOf32BitAddress", "=", "YamlMFI", ".", "HighBitsOf32BitAddress", ";", "Occupancy", "=", "YamlMFI", ".", "Occupancy", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";"], "ground_truth": ["MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";"], "File": "SIMachineFunctionInfo25", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55730, "Length": 51, "Cover_Rate": 0.5543478260869565} {"Template_token": ["", "MaxKernArgAlign", "=", "assumeAligned", "(", "YamlMFI", ".", "MaxKernArgAlign", ")", ";", "LDSSize", "=", "YamlMFI", ".", "LDSSize", ";", "DynLDSAlign", "=", "YamlMFI", ".", "DynLDSAlign", ";", "HighBitsOf32BitAddress", "=", "YamlMFI", ".", "HighBitsOf32BitAddress", ";", "Occupancy", "=", "YamlMFI", ".", "Occupancy", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";"], "ground_truth": ["WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";"], "File": "SIMachineFunctionInfo25", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55731, "Length": 57, "Cover_Rate": 0.6195652173913043} {"Template_token": ["", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "MemoryBound", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchWaveOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "", ")", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ArgInfo", ")", ";"], "File": "SIMachineFunctionInfo25", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55732, "Length": 101, "Cover_Rate": 0.4786729857819905} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "&", "", ",", "MF", ",", "true", ")", ";", "if", "(", "LaneVGPR", "==", "Register", "(", ")", ")", "return", "false", ";", "SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPRCSR", "(", "LaneVGPR", ",", "None", ")", ")", ";"], "ground_truth": ["FuncInfo", "->", "VGPRReservedForSGPRSpill", "=", "LaneVGPR", ";"], "File": "SIMachineFunctionInfo25", "Func": "reserveVGPRforSGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55733, "Length": 74, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "&", "", ",", "MF", ",", "true", ")", ";", "if", "(", "LaneVGPR", "==", "Register", "(", ")", ")", "return", "false", ";"], "ground_truth": ["SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPRCSR", "(", "LaneVGPR", ",", "None", ")", ")", ";"], "File": "SIMachineFunctionInfo25", "Func": "reserveVGPRforSGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55734, "Length": 82, "Cover_Rate": 0.7884615384615384} {"Template_token": ["", "WWMReservedRegs", ".", "set", "(", "reg", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo25", "Func": "ReserveWWMRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55735, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo25", "Func": "setScratchWaveOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55739, "Length": 14, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "UseFixedABI", ")", "{", "WorkGroupIDX", "=", "true", ";", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "bool", "HasStackObjects", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", ")", "{", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "UseFixedABI", ")", "{", "DispatchPtr", "=", "true", ";", "QueuePtr", "=", "true", ";", "DispatchID", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{", "ImplicitBufferPtr", "=", "true", ";", "}", "if", "(", "UseFixedABI", "||", "F", ".", "hasFnAttribute", "(", "", ")", ")", "KernargSegmentPtr", "=", "true", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "(", "isAmdHsaOrMesa", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "HasCalls", "||", "HasStackObjects", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", "FlatScratchInit", "=", "true", ";"], "File": "SIMachineFunctionInfo25", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55740, "Length": 388, "Cover_Rate": 0.48198757763975153} {"Template_token": ["", "Mode", "(", "const", "", "&", "Mode", ")", "{", "IEEE", "=", "Mode", ".", "IEEE", ";", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo25", "Func": "SIMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55741, "Length": 21, "Cover_Rate": 0.9130434782608695} {"Template_token": ["", "IEEE", "=", "Mode", ".", "IEEE", ";", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo25", "Func": "SIMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55742, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", "&&", "NumVGPRSpillLanes", "<", "WaveSize", ")", "{", "assert", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", "==", "SpillVGPRs", ".", "back", "(", ")", ".", "VGPR", ")", ";", "LaneVGPR", "=", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ";", "}", "else", "if", "(", "VGPRIndex", "==", "", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "return", "false", ";", "}", "Optional", "<", "int", ">", "SpillFI", ";", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "SpillFI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "", ",", "Align", "(", "", ")", ")", ";", "}", "SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPR", "(", "LaneVGPR", ",", "SpillFI", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "BB", ".", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "else", "{"], "ground_truth": ["LaneVGPR", "=", "SpillVGPRs", ".", "back", "(", ")", ".", "VGPR", ";"], "File": "SIMachineFunctionInfo26", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55743, "Length": 146, "Cover_Rate": 0.41714285714285715} {"Template_token": ["", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "bool", "HasStackObjects", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", ")", "{", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "UseFixedABI", ")", "{", "DispatchPtr", "=", "true", ";", "QueuePtr", "=", "true", ";", "DispatchID", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{", "ImplicitBufferPtr", "=", "true", ";", "}", "if", "(", "UseFixedABI", "||", "F", ".", "hasFnAttribute", "(", "", ")", ")", "KernargSegmentPtr", "=", "true", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "(", "isAmdHsaOrMesa", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", "&&", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "if", "(", "HasCalls", "||", "HasStackObjects", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", "FlatScratchInit", "=", "true", ";", "}", "Attribute", "A", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "StringRef", "S", "=", "A", ".", "getValueAsString", "(", ")", ";"], "ground_truth": ["if", "(", "!", "S", ".", "empty", "(", ")", ")", "S", ".", "consumeInteger", "(", "", ",", "GITPtrHigh", ")", ";"], "File": "SIMachineFunctionInfo26", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55744, "Length": 368, "Cover_Rate": 0.43861740166865315} {"Template_token": ["", "const", "bool", "HasCalls", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "const", "bool", "UseFixedABI", "=", "TargetMachine", "::", "EnableFixedFunctionABI", "&&", "CC", "!=", "CallingConv", "::", "_Gfx", "&&", "(", "!", "isEntryFunction", "(", ")", "||", "HasCalls", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "if", "(", "!", "F", ".", "arg_empty", "(", ")", ")", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "PnputAddr", "=", "", "(", "F", ")", ";", "}", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "if", "(", "UseFixedABI", ")", "ArgInfo", "=", "ArgumentUsageInfo", "::", "FixedABIFunctionInfo", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "{", "ScratchRSrcReg", "=", "", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "UseFixedABI", ")", "{", "WorkGroupIDX", "=", "true", ";", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";"], "ground_truth": ["if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";"], "File": "SIMachineFunctionInfo27", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55745, "Length": 263, "Cover_Rate": 0.3134684147794994} {"Template_token": ["", "for", "(", "auto", "&", "R", ":", "SGPRToVGPRSpills", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";"], "File": "SIMachineFunctionInfo28", "Func": "removeSGPRToVGPRFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55746, "Length": 36, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";"], "ground_truth": ["i", "!=", "e", ";", "++", "i", ")", "MFI", ".", "setStackID", "(", "i", ",", "", ")", ";"], "File": "SIMachineFunctionInfo28", "Func": "removeSGPRToVGPRFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55747, "Length": 35, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "ScratchWaveOffsetReg", "=", "", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", ")", "{", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{", "ImplicitBufferPtr", "=", "true", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo28", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55748, "Length": 311, "Cover_Rate": 0.45335276967930027} {"Template_token": ["", "if", "(", "isAmdHsaOrMesa", "&&", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "PrivateSegmentBuffer", "=", "true", ";", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "ImplicitBufferPtr", "=", "true", ";", "if", "(", "!", "", "(", "CC", ")", ")", "{", "if", "(", "IsKernel", "||", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "IsKernel", "||", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", "&&", "ST", ".", "getMaxWorkitemID", "(", "F", ",", "", ")", "!=", "", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", "&&", "ST", ".", "getMaxWorkitemID", "(", "F", ",", "", ")", "!=", "", ")", "WorkItemIDZ", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "bool", "HasStackObjects", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "(", "isAmdHsaOrMesa", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", "&&", "(", "HasCalls", "||", "HasStackObjects", "||", "ST", ".", "enableFlatScratch", "(", ")", ")", "&&", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "FlatScratchInit", "=", "true", ";", "}", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo29", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55750, "Length": 315, "Cover_Rate": 0.3654292343387471} {"Template_token": ["", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumVGPRSpillLanes", ")", "{", "Register", "LaneVGPR", ";", "unsigned", "VGPRIndex", "=", "(", "NumVGPRSpillLanes", "%", "WaveSize", ")", ";", "if", "(", "VGPRIndex", "==", "", "&&", "!", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "return", "false", ";", "}", "Optional", "<", "int", ">", "CSRSpillFI", ";", "if", "(", "(", "FrameInfo", ".", "hasCalls", "(", ")", "||", "!", "isEntryFunction", "(", ")", ")", "&&", "CSRegs", "&&", "isCalleeSavedReg", "(", "CSRegs", ",", "LaneVGPR", ")", ")", "{", "CSRSpillFI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "", ",", "Align", "(", "", ")", ")", ";", "}"], "ground_truth": ["SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPRCSR", "(", "LaneVGPR", ",", "CSRSpillFI", ")", ")", ";"], "File": "SIMachineFunctionInfo2", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55751, "Length": 147, "Cover_Rate": 0.42120343839541546} {"Template_token": ["", "void", "MachineFunctionInfo", "::", "removeDeadFrameIndices", "(", "MachineFrameInfo", "&", "MFI", ")", "{", "for", "(", "auto", "&", "R", ":", "SGPRToVGPRSpills", ")", "{", "if", "(", "R", ".", "first", "!=", "FramePointerSaveIndex", "&&", "R", ".", "first", "!=", "BasePointerSaveIndex", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo2", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55752, "Length": 43, "Cover_Rate": 0.3644067796610169} {"Template_token": ["", "Register", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "&", "", ",", "MF", ",", "true", ")", ";", "SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPRCSR", "(", "LaneVGPR", ",", "None", ")", ")", ";", "FuncInfo", "->", "VGPRReservedForSGPRSpill", "=", "LaneVGPR", ";"], "ground_truth": ["return", "true", ";"], "File": "SIMachineFunctionInfo2", "Func": "reserveVGPRforSGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55753, "Length": 42, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "Register", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "&", "", ",", "MF", ",", "true", ")", ";", "SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPRCSR", "(", "LaneVGPR", ",", "None", ")", ")", ";", "FuncInfo", "->", "VGPRReservedForSGPRSpill", "=", "LaneVGPR", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo2", "Func": "reserveVGPRforSGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55754, "Length": 43, "Cover_Rate": 0.46236559139784944} {"Template_token": ["", "FlatWorkGroupSizes", "=", "ST", ".", "getFlatWorkGroupSizes", "(", "F", ")", ";", "WavesPerEU", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ";", "Occupancy", "=", "ST", ".", "computeOccupancy", "(", "F", ",", "getLDSSize", "(", ")", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "const", "bool", "HasCalls", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "const", "bool", "UseFixedABI", "=", "TargetMachine", "::", "EnableFixedFunctionABI", "&&", "(", "!", "isEntryFunction", "(", ")", "||", "HasCalls", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "if", "(", "!", "F", ".", "arg_empty", "(", ")", ")", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "PnputAddr", "=", "", "(", "F", ")", ";", "}", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "ScratchRSrcReg", "=", "", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "UseFixedABI", ")", "{", "WorkGroupIDX", "=", "true", ";", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}"], "ground_truth": ["bool", "HasStackObjects", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";"], "File": "SIMachineFunctionInfo2", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55755, "Length": 328, "Cover_Rate": 0.4254215304798962} {"Template_token": ["", "}", "Optional", "<", "int", ">", "CSRSpillFI", ";", "if", "(", "(", "FrameInfo", ".", "hasCalls", "(", ")", "||", "!", "isEntryFunction", "(", ")", ")", "&&", "CSRegs", "&&", "isCalleeSavedReg", "(", "CSRegs", ",", "LaneVGPR", ")", ")", "{", "CSRSpillFI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "", ",", "", ")", ";", "}", "SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPRCSR", "(", "LaneVGPR", ",", "CSRSpillFI", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "BB", ".", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "else", "{", "LaneVGPR", "=", "SpillVGPRs", ".", "back", "(", ")", ".", "VGPR", ";", "}", "SpillLanes", ".", "push_back", "(", "SpilledReg", "(", "LaneVGPR", ",", "VGPRIndex", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo30", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55756, "Length": 102, "Cover_Rate": 0.31384615384615383} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "FlatWorkGroupSizes", "=", "ST", ".", "getFlatWorkGroupSizes", "(", "F", ")", ";", "WavesPerEU", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ";", "Occupancy", "=", "getMaxWavesPerEU", "(", ")", ";", "limitOccupancy", "(", "MF", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "if", "(", "!", "F", ".", "arg_empty", "(", ")", ")", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "PnputAddr", "=", "", "(", "F", ")", ";", "}", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "ScratchRSrcReg", "=", "", ";", "ScratchWaveOffsetReg", "=", "", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "WorkGroupIDX", "=", "true", ";", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "}", "bool", "IsCOV2", "=", "ST", ".", "isAmdCodeObjectV2", "(", "F", ")", ";", "if", "(", "IsCOV2", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{"], "ground_truth": ["if", "(", "HasStackObjects", "||", "MaySpill", ")", "ImplicitBufferPtr", "=", "true", ";"], "File": "SIMachineFunctionInfo30", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55757, "Length": 495, "Cover_Rate": 0.6653225806451613} {"Template_token": ["", "}", "}", "if", "(", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "WorkGroupIDX", "=", "true", ";", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "}", "bool", "IsCOV2", "=", "ST", ".", "isAmdCodeObjectV2", "(", "F", ")", ";"], "ground_truth": ["if", "(", "IsCOV2", ")", "{"], "File": "SIMachineFunctionInfo30", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55758, "Length": 227, "Cover_Rate": 0.30510752688172044} {"Template_token": ["", "if", "(", "!", "GWSResourcePSV", ")", "{", "GWSResourcePSV", "=", "llvm", "::", "make_unique", "<", "GWSResourcePseudoSourceValue", ">", "(", "TII", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo31", "Func": "getGWSPSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55759, "Length": 19, "Cover_Rate": 0.5} {"Template_token": ["", "auto", "Arg", "=", "ArgInfo", ".", "getPreloadedValue", "(", "Value", ")", ".", "first", ";", "return", "Arg", "?", "Arg", "->", "getRegister", "(", ")", ":", "", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo31", "Func": "getPreloadedReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55760, "Length": 24, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "auto", "Arg", "=", "ArgInfo", ".", "getPreloadedValue", "(", "Value", ")", ".", "first", ";"], "ground_truth": ["return", "Arg", "?", "Arg", "->", "getRegister", "(", ")", ":", "", ";"], "File": "SIMachineFunctionInfo31", "Func": "getPreloadedReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55761, "Length": 23, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchWaveOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "", ")", ")", ";"], "File": "SIMachineFunctionInfo31", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55762, "Length": 77, "Cover_Rate": 0.4476744186046512} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "PnputAddr", "=", "", "(", "*", "F", ")", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDZ", "=", "true", ";", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateMemoryInputPtr", "=", "true", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo31", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55763, "Length": 266, "Cover_Rate": 0.41497659906396256} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "PnputAddr", "=", "", "(", "*", "F", ")", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDZ", "=", "true", ";", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", "{"], "ground_truth": ["if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateMemoryInputPtr", "=", "true", ";"], "File": "SIMachineFunctionInfo31", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55764, "Length": 251, "Cover_Rate": 0.3915756630265211} {"Template_token": ["", "Register", "getVGPRForAGPRCopy", "(", ")", "const", "{", "assert", "(", "VGPRForAGPRCopy", "&&", "", ")", ";", "return", "VGPRForAGPRCopy", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo32", "Func": "getVGPRForAGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55765, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "VGPRForAGPRCopy", "&&", "", ")", ";", "return", "VGPRForAGPRCopy", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo32", "Func": "getVGPRForAGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55766, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "HighBitsOf32BitAddress", "=", "YamlMFI", ".", "HighBitsOf32BitAddress", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";", "WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";", "HasSpilledSGPRs", "=", "YamlMFI", ".", "HasSpilledSGPRs", ";"], "ground_truth": ["HasSpilledVGPRs", "=", "YamlMFI", ".", "HasSpilledVGPRs", ";"], "File": "SIMachineFunctionInfo32", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55767, "Length": 42, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "void", "MachineFunctionInfo", "::", "allocateWWMReservedSpillSlots", "(", "MachineFrameInfo", "&", "MFI", ",", "const", "RegisterInfo", "&", "TRI", ")", "{", "assert", "(", "WWMReservedFrameIndexes", ".", "empty", "(", ")", ")", ";", "WWMReservedFrameIndexes", ".", "resize", "(", "WWMReservedRegs", ".", "size", "(", ")", ")", ";", "int", "I", "=", "", ";", "for", "(", "Register", "VGPR", ":", "WWMReservedRegs", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getPhysRegClass", "(", "VGPR", ")", ";"], "ground_truth": ["WWMReservedFrameIndexes", "[", "I", "++", "]", "=", "MFI", ".", "CreateSpillStackObject", "(", "TRI", ".", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", ".", "getSpillAlign", "(", "*", "RC", ")", ")", ";"], "File": "SIMachineFunctionInfo34", "Func": "allocateWWMReservedSpillSlots", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55768, "Length": 87, "Cover_Rate": 0.9775280898876404} {"Template_token": ["", "assert", "(", "WWMReservedFrameIndexes", ".", "empty", "(", ")", ")", ";", "WWMReservedFrameIndexes", ".", "resize", "(", "WWMReservedRegs", ".", "size", "(", ")", ")", ";", "int", "I", "=", "", ";", "for", "(", "Register", "VGPR", ":", "WWMReservedRegs", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getPhysRegClass", "(", "VGPR", ")", ";", "WWMReservedFrameIndexes", "[", "I", "++", "]", "=", "MFI", ".", "CreateSpillStackObject", "(", "TRI", ".", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", ".", "getSpillAlign", "(", "*", "RC", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo34", "Func": "allocateWWMReservedSpillSlots", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55769, "Length": 73, "Cover_Rate": 0.8202247191011236} {"Template_token": ["", "LDSSize", "=", "YamlMFI", ".", "LDSSize", ";", "GDSSize", "=", "YamlMFI", ".", "GDSSize", ";", "DynLDSAlign", "=", "YamlMFI", ".", "DynLDSAlign", ";", "HighBitsOf32BitAddress", "=", "YamlMFI", ".", "HighBitsOf32BitAddress", ";", "Occupancy", "=", "YamlMFI", ".", "Occupancy", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";", "WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";", "HasSpilledSGPRs", "=", "YamlMFI", ".", "HasSpilledSGPRs", ";", "HasSpilledVGPRs", "=", "YamlMFI", ".", "HasSpilledVGPRs", ";", "BytesInStackArgArea", "=", "YamlMFI", ".", "BytesInStackArgArea", ";", "ReturnsVoid", "=", "YamlMFI", ".", "ReturnsVoid", ";", "if", "(", "YamlMFI", ".", "ScavengeFI", ")", "{", "auto", "FIOrErr", "=", "YamlMFI", ".", "ScavengeFI", "->", "getFI", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ";", "if", "(", "!", "FIOrErr", ")", "{", "const", "MemoryBuffer", "&", "Buffer", "=", "*", "PFS", ".", "SM", "->", "getMemoryBuffer", "(", "PFS", ".", "SM", "->", "getMainFileID", "(", ")", ")", ";", "Error", "=", "SMDiagnostic", "(", "*", "PFS", ".", "SM", ",", "SMLoc", "(", ")", ",", "Buffer", ".", "getBufferIdentifier", "(", ")", ",", "", ",", "", ",", "SourceMgr", "::", "DK_Error", ",", "toString", "(", "FIOrErr", ".", "takeError", "(", ")", ")", ",", "", ",", "None", ",", "None", ")", ";", "SourceRange", "=", "YamlMFI", ".", "ScavengeFI", "->", "SourceRange", ";", "return", "true", ";", "}", "ScavengeFI", "=", "*", "FIOrErr", ";"], "ground_truth": ["}", "else", "{"], "File": "SIMachineFunctionInfo34", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55770, "Length": 191, "Cover_Rate": 0.7795918367346939} {"Template_token": ["", "auto", "FIOrErr", "=", "YamlMFI", ".", "ScavengeFI", "->", "getFI", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ";", "if", "(", "!", "FIOrErr", ")", "{", "const", "MemoryBuffer", "&", "Buffer", "=", "*", "PFS", ".", "SM", "->", "getMemoryBuffer", "(", "PFS", ".", "SM", "->", "getMainFileID", "(", ")", ")", ";", "Error", "=", "SMDiagnostic", "(", "*", "PFS", ".", "SM", ",", "SMLoc", "(", ")", ",", "Buffer", ".", "getBufferIdentifier", "(", ")", ",", "", ",", "", ",", "SourceMgr", "::", "DK_Error", ",", "toString", "(", "FIOrErr", ".", "takeError", "(", ")", ")", ",", "", ",", "None", ",", "None", ")", ";", "SourceRange", "=", "YamlMFI", ".", "ScavengeFI", "->", "SourceRange", ";", "return", "true", ";", "}"], "ground_truth": ["ScavengeFI", "=", "*", "FIOrErr", ";"], "File": "SIMachineFunctionInfo34", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55771, "Length": 103, "Cover_Rate": 0.4204081632653061} {"Template_token": ["", "static", "void", "mapping", "(", "IO", "&", "YamlIO", ",", "Mode", "&", "Mode", ")", "{", "YamlIO", ".", "mapOptional", "(", "", ",", "Mode", ".", "IEEE", ",", "true", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "Mode", ".", "DX10Clamp", ",", "true", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "Mode", ".", "FP32Denormals", ",", "true", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "Mode", ".", "FP64FP16Denormals", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo34", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55772, "Length": 66, "Cover_Rate": 1.0} {"Template_token": ["", "YamlIO", ".", "mapOptional", "(", "", ",", "Mode", ".", "IEEE", ",", "true", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "Mode", ".", "DX10Clamp", ",", "true", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "Mode", ".", "FP32Denormals", ",", "true", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "", ",", "Mode", ".", "FP64FP16Denormals", ",", "true", ")", ";"], "File": "SIMachineFunctionInfo34", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55773, "Length": 52, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";", "FP32Denormals", "=", "Mode", ".", "FP32Denormals", ";", "FP64FP16Denormals", "=", "Mode", ".", "FP64FP16Denormals", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo34", "Func": "SIMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55775, "Length": 19, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "Optional", "<", "int", ">", "CSRSpillFI", ";", "if", "(", "(", "FrameInfo", ".", "hasCalls", "(", ")", "||", "!", "isEntryFunction", "(", ")", ")", "&&", "CSRegs", "&&", "isCalleeSavedReg", "(", "CSRegs", ",", "LaneVGPR", ")", ")", "{", "CSRSpillFI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "", ",", "Align", "(", "", ")", ")", ";", "}", "SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPRCSR", "(", "LaneVGPR", ",", "CSRSpillFI", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "BB", ".", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "else", "{", "LaneVGPR", "=", "SpillVGPRs", ".", "back", "(", ")", ".", "VGPR", ";", "}", "SpillLanes", ".", "push_back", "(", "SpilledReg", "(", "LaneVGPR", ",", "VGPRIndex", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo35", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55776, "Length": 104, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "unsigned", "WaveSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ";", "assert", "(", "Size", ">=", "", "&&", "Size", "<=", "", "&&", "", ")", ";", "assert", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "", ")", ";", "int", "NumLanes", "=", "Size", "/", "", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumVGPRSpillLanes", ")", "{", "Register", "LaneVGPR", ";", "unsigned", "VGPRIndex", "=", "(", "NumVGPRSpillLanes", "%", "WaveSize", ")", ";", "if", "(", "VGPRIndex", "==", "", "&&", "!", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo35", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55777, "Length": 152, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "HighBitsOf32BitAddress", "=", "YamlMFI", ".", "HighBitsOf32BitAddress", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";"], "ground_truth": ["WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";"], "File": "SIMachineFunctionInfo36", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55778, "Length": 30, "Cover_Rate": 0.375} {"Template_token": ["", "std", "::", "vector", "<", "SpilledReg", ">", "&", "SpillLanes", "=", "SGPRToVGPRSpills", "[", "FI", "]", ";", "if", "(", "!", "SpillLanes", ".", "empty", "(", ")", ")", "return", "true", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "WaveSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ";", "assert", "(", "Size", ">=", "", "&&", "Size", "<=", "", "&&", "", ")", ";", "assert", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "", ")", ";", "int", "NumLanes", "=", "Size", "/", "", ";"], "ground_truth": ["const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";"], "File": "SIMachineFunctionInfo38", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55779, "Length": 132, "Cover_Rate": 0.4086687306501548} {"Template_token": ["", "int", "NumLanes", "=", "Size", "/", "", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "int", "I", "=", "", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumVGPRSpillLanes", ")", "{", "Register", "LaneVGPR", ";", "unsigned", "VGPRIndex", "=", "(", "NumVGPRSpillLanes", "%", "WaveSize", ")", ";", "if", "(", "VGPRIndex", "==", "", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "return", "false", ";", "}", "Optional", "<", "int", ">", "CSRSpillFI", ";", "if", "(", "(", "FrameInfo", ".", "hasCalls", "(", ")", "||", "!", "isEntryFunction", "(", ")", ")", "&&", "CSRegs", "&&", "isCalleeSavedReg", "(", "CSRegs", ",", "LaneVGPR", ")", ")", "{", "CSRSpillFI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo38", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55780, "Length": 134, "Cover_Rate": 0.4148606811145511} {"Template_token": ["", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", ")", "{", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "UseFixedABI", ")", "{", "DispatchPtr", "=", "true", ";", "QueuePtr", "=", "true", ";", "DispatchID", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{", "ImplicitBufferPtr", "=", "true", ";", "}", "if", "(", "UseFixedABI", "||", "F", ".", "hasFnAttribute", "(", "", ")", ")", "KernargSegmentPtr", "=", "true", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "isAmdHsaOrMesa", ")", "{", "auto", "hasNonSpillStackObjects", "=", "[", "&", "]", "(", ")", "{", "if", "(", "!", "HasStackObjects", ")", "return", "false", ";", "for", "(", "auto", "OI", "=", "FrameInfo", ".", "getObjectIndexBegin", "(", ")", ",", "OE", "=", "FrameInfo", ".", "getObjectIndexEnd", "(", ")", ";", "OI", "!=", "OE", ";", "++", "OI", ")", "if", "(", "!", "FrameInfo", ".", "isSpillSlotObjectIndex", "(", "OI", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "if", "(", "HasCalls", "||", "hasNonSpillStackObjects", "(", ")", ")", "FlatScratchInit", "=", "true", ";", "}", "Attribute", "A", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "StringRef", "S", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "S", ".", "empty", "(", ")", ")", "S", ".", "consumeInteger", "(", "", ",", "GITPtrHigh", ")", ";", "A", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "S", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "S", ".", "empty", "(", ")", ")", "S", ".", "consumeInteger", "(", "", ",", "HighBitsOf32BitAddress", ")", ";"], "ground_truth": ["S", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";"], "File": "SIMachineFunctionInfo38", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55781, "Length": 457, "Cover_Rate": 0.5376470588235294} {"Template_token": ["", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", ")", "{", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "UseFixedABI", ")", "{", "DispatchPtr", "=", "true", ";", "QueuePtr", "=", "true", ";", "DispatchID", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{", "ImplicitBufferPtr", "=", "true", ";", "}", "if", "(", "UseFixedABI", "||", "F", ".", "hasFnAttribute", "(", "", ")", ")", "KernargSegmentPtr", "=", "true", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "isAmdHsaOrMesa", ")", "{", "auto", "hasNonSpillStackObjects", "=", "[", "&", "]", "(", ")", "{", "if", "(", "!", "HasStackObjects", ")", "return", "false", ";", "for", "(", "auto", "OI", "=", "FrameInfo", ".", "getObjectIndexBegin", "(", ")", ",", "OE", "=", "FrameInfo", ".", "getObjectIndexEnd", "(", ")", ";", "OI", "!=", "OE", ";", "++", "OI", ")", "if", "(", "!", "FrameInfo", ".", "isSpillSlotObjectIndex", "(", "OI", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "if", "(", "HasCalls", "||", "hasNonSpillStackObjects", "(", ")", ")", "FlatScratchInit", "=", "true", ";", "}", "Attribute", "A", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "StringRef", "S", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "S", ".", "empty", "(", ")", ")", "S", ".", "consumeInteger", "(", "", ",", "GITPtrHigh", ")", ";", "A", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "S", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "S", ".", "empty", "(", ")", ")", "S", ".", "consumeInteger", "(", "", ",", "HighBitsOf32BitAddress", ")", ";"], "ground_truth": ["S", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";"], "File": "SIMachineFunctionInfo38", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55782, "Length": 404, "Cover_Rate": 0.4752941176470588} {"Template_token": ["", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ArgInfo", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "Mode", ",", "Mode", "(", ")", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "HighBitsOf32BitAddress", ",", "", ")", ";"], "File": "SIMachineFunctionInfo39", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55783, "Length": 71, "Cover_Rate": 0.3212669683257919} {"Template_token": ["", "static", "void", "mapping", "(", "IO", "&", "YamlIO", ",", "MachineFunctionInfo", "&", "MFI", ")", "{", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ExplicitKernArgSize", ",", "UINT64_C", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "MaxKernArgAlign", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "LDSSize", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "IsEntryFunction", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "NoSignedZerosFPMath", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "MemoryBound", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "HasSpilledSGPRs", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "HasSpilledVGPRs", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "", ")", ")", ";"], "File": "SIMachineFunctionInfo39", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55784, "Length": 181, "Cover_Rate": 0.8190045248868778} {"Template_token": ["", "MachineFunctionInfo", "::", "MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunction", "(", "MF", ")", ",", "TIDReg", "(", "", ")", ",", "ScratchRSrcReg", "(", "", ")", ",", "ScratchWaveOffsetReg", "(", "", ")", ",", "FrameOffsetReg", "(", "", ")", ",", "StackPtrOffsetReg", "(", "", ")", ",", "PrivateSegmentBufferUserSGPR", "(", "", ")", ",", "DispatchPtrUserSGPR", "(", "", ")", ",", "QueuePtrUserSGPR", "(", "", ")", ",", "KernargSegmentPtrUserSGPR", "(", "", ")", ",", "DispatchIDUserSGPR", "(", "", ")", ",", "FlatScratchInitUserSGPR", "(", "", ")", ",", "PrivateSegmentSizeUserSGPR", "(", "", ")", ",", "GridWorkGroupCountXUserSGPR", "(", "", ")", ",", "GridWorkGroupCountYUserSGPR", "(", "", ")", ",", "GridWorkGroupCountZUserSGPR", "(", "", ")", ",", "WorkGroupIDXSystemSGPR", "(", "", ")", ",", "WorkGroupIDYSystemSGPR", "(", "", ")", ",", "WorkGroupIDZSystemSGPR", "(", "", ")", ",", "WorkGroupInfoSystemSGPR", "(", "", ")", ",", "PrivateSegmentWaveByteOffsetSystemSGPR", "(", "", ")", ",", "WorkItemIDXVGPR", "(", "", ")", ",", "WorkItemIDYVGPR", "(", "", ")", ",", "WorkItemIDZVGPR", "(", "", ")", ",", "PnputAddr", "(", "", ")", ",", "PnputEnable", "(", "", ")", ",", "ReturnsVoid", "(", "true", ")", ",", "FlatWorkGroupSizes", "(", "", ",", "", ")", ",", "WavesPerEU", "(", "", ",", "", ")", ",", "DebuggerWorkGroupIDStackObjectIndices", "(", "{", "{", "", ",", "", ",", "", "}", "}", ")", ",", "DebuggerWorkItemIDStackObjectIndices", "(", "{", "{", "", ",", "", ",", "", "}", "}", ")", ",", "LDSWaveSpillSize", "(", "", ")", ",", "NumUserSGPRs", "(", "", ")", ",", "NumSystemSGPRs", "(", "", ")", ",", "HasSpilledSGPRs", "(", "false", ")", ",", "HasSpilledVGPRs", "(", "false", ")", ",", "HasNonSpillStackObjects", "(", "false", ")", ",", "NumSpilledSGPRs", "(", "", ")", ",", "NumSpilledVGPRs", "(", "", ")", ",", "PrivateSegmentBuffer", "(", "false", ")", ",", "DispatchPtr", "(", "false", ")", ",", "QueuePtr", "(", "false", ")", ",", "KernargSegmentPtr", "(", "false", ")", ",", "DispatchID", "(", "false", ")", ",", "FlatScratchInit", "(", "false", ")", ",", "GridWorkgroupCountX", "(", "false", ")", ",", "GridWorkgroupCountY", "(", "false", ")", ",", "GridWorkgroupCountZ", "(", "false", ")", ",", "WorkGroupIDX", "(", "false", ")", ",", "WorkGroupIDY", "(", "false", ")", ",", "WorkGroupIDZ", "(", "false", ")", ",", "WorkGroupInfo", "(", "false", ")", ",", "PrivateSegmentWaveByteOffset", "(", "false", ")", ",", "WorkItemIDX", "(", "false", ")", ",", "WorkItemIDY", "(", "false", ")", ",", "WorkItemIDZ", "(", "false", ")", ",", "ImplicitBufferPtr", "(", "false", ")", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "FlatWorkGroupSizes", "=", "ST", ".", "getFlatWorkGroupSizes", "(", "*", "F", ")", ";", "WavesPerEU", "=", "ST", ".", "getWavesPerEU", "(", "*", "F", ")", ";", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "ScratchRSrcReg", "=", "", ";", "ScratchWaveOffsetReg", "=", "", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "PrivateSegmentWaveByteOffsetSystemSGPR", "=", "ScratchWaveOffsetReg", ";", "}"], "ground_truth": ["CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";"], "File": "SIMachineFunctionInfo42", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55785, "Length": 400, "Cover_Rate": 0.4728132387706856} {"Template_token": ["", "MachineFunctionInfo", "::", "MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunction", "(", "MF", ")", ",", "TIDReg", "(", "", ")", ",", "ScratchRSrcReg", "(", "", ")", ",", "ScratchWaveOffsetReg", "(", "", ")", ",", "PrivateSegmentBufferUserSGPR", "(", "", ")", ",", "DispatchPtrUserSGPR", "(", "", ")", ",", "QueuePtrUserSGPR", "(", "", ")", ",", "KernargSegmentPtrUserSGPR", "(", "", ")", ",", "DispatchIDUserSGPR", "(", "", ")", ",", "FlatScratchInitUserSGPR", "(", "", ")", ",", "PrivateSegmentSizeUserSGPR", "(", "", ")", ",", "GridWorkGroupCountXUserSGPR", "(", "", ")", ",", "GridWorkGroupCountYUserSGPR", "(", "", ")", ",", "GridWorkGroupCountZUserSGPR", "(", "", ")", ",", "WorkGroupIDXSystemSGPR", "(", "", ")", ",", "WorkGroupIDYSystemSGPR", "(", "", ")", ",", "WorkGroupIDZSystemSGPR", "(", "", ")", ",", "WorkGroupInfoSystemSGPR", "(", "", ")", ",", "PrivateSegmentWaveByteOffsetSystemSGPR", "(", "", ")", ",", "PnputAddr", "(", "", ")", ",", "ReturnsVoid", "(", "true", ")", ",", "LDSWaveSpillSize", "(", "", ")", ",", "PnputEna", "(", "", ")", ",", "NumUserSGPRs", "(", "", ")", ",", "NumSystemSGPRs", "(", "", ")", ",", "HasSpilledSGPRs", "(", "false", ")", ",", "HasSpilledVGPRs", "(", "false", ")", ",", "PrivateSegmentBuffer", "(", "false", ")", ",", "DispatchPtr", "(", "false", ")", ",", "QueuePtr", "(", "false", ")", ",", "DispatchID", "(", "false", ")", ",", "KernargSegmentPtr", "(", "false", ")", ",", "FlatScratchInit", "(", "false", ")", ",", "GridWorkgroupCountX", "(", "false", ")", ",", "GridWorkgroupCountY", "(", "false", ")", ",", "GridWorkgroupCountZ", "(", "false", ")", ",", "WorkGroupIDX", "(", "true", ")", ",", "WorkGroupIDY", "(", "false", ")", ",", "WorkGroupIDZ", "(", "false", ")", ",", "WorkGroupInfo", "(", "false", ")", ",", "PrivateSegmentWaveByteOffset", "(", "false", ")", ",", "WorkItemIDX", "(", "true", ")", ",", "WorkItemIDY", "(", "false", ")", ",", "WorkItemIDZ", "(", "false", ")", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "ground_truth": ["PnputAddr", "=", "", "(", "*", "F", ")", ";"], "File": "SIMachineFunctionInfo43", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55786, "Length": 263, "Cover_Rate": 0.5857461024498887} {"Template_token": ["", "MachineFunctionInfo", "::", "MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunction", "(", "MF", ")", ",", "TIDReg", "(", "", ")", ",", "HasSpilledSGPRs", "(", "false", ")", ",", "HasSpilledVGPRs", "(", "false", ")", ",", "PnputAddr", "(", "", ")", ",", "NumUserSGPRs", "(", "", ")", ",", "LDSWaveSpillSize", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo45", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55787, "Length": 46, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "MachineFunctionInfo", "::", "MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunction", "(", "MF", ")", ",", "TIDReg", "(", "", ")", ",", "HasSpilledSGPRs", "(", "false", ")", ",", "HasSpilledVGPRs", "(", "false", ")", ",", "PnputAddr", "(", "", ")", ",", "NumUserSGPRs", "(", "", ")", ",", "LDSWaveSpillSize", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo45", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55788, "Length": 46, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "int64_t", "Offset", "=", "FrameInfo", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "SubIdx", "*", "", ";", "unsigned", "LaneVGPRIdx", "=", "Offset", "/", "(", "", "*", "", ")", ";"], "ground_truth": ["unsigned", "Lane", "=", "(", "Offset", "/", "", ")", "%", "", ";"], "File": "SIMachineFunctionInfo47", "Func": "getSpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55789, "Length": 83, "Cover_Rate": 0.38425925925925924} {"Template_token": ["", "ScratchRSrcReg", "=", "", ";", "ScratchWaveOffsetReg", "=", "", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", ")", "{", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";"], "ground_truth": ["}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{"], "File": "SIMachineFunctionInfo48", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55790, "Length": 310, "Cover_Rate": 0.4518950437317784} {"Template_token": ["", "return", "DebuggerReservedVGPRCount", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo4", "Func": "getDebuggerReservedVGPRCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55791, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getDebuggerReservedVGPRCount", "(", ")", "const", "{"], "ground_truth": ["return", "DebuggerReservedVGPRCount", ";"], "File": "SIMachineFunctionInfo4", "Func": "getDebuggerReservedVGPRCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55792, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "Offset", "+=", "SubIdx", "*", "", ";", "unsigned", "LaneVGPRIdx", "=", "Offset", "/", "(", "", "*", "", ")", ";", "unsigned", "Lane", "=", "(", "Offset", "/", "", ")", "%", "", ";", "struct", "SpilledReg", "Spill", ";", "Spill", ".", "Lane", "=", "Lane", ";", "if", "(", "!", "LaneVGPRs", ".", "count", "(", "LaneVGPRIdx", ")", ")", "{", "unsigned", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "*", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "return", "Spill", ";", "LaneVGPRs", "[", "LaneVGPRIdx", "]", "=", "LaneVGPR", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", "->", "begin", "(", ")", ",", "BE", "=", "MF", "->", "end", "(", ")", ";"], "File": "SIMachineFunctionInfo4", "Func": "getSpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55793, "Length": 102, "Cover_Rate": 0.4657534246575342} {"Template_token": ["", "if", "(", "!", "LaneVGPRs", ".", "count", "(", "LaneVGPRIdx", ")", ")", "{", "unsigned", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "*", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "return", "Spill", ";", "LaneVGPRs", "[", "LaneVGPRIdx", "]", "=", "LaneVGPR", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", "->", "begin", "(", ")", ",", "BE", "=", "MF", "->", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "BI", "->", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "}"], "ground_truth": ["Spill", ".", "VGPR", "=", "LaneVGPRs", "[", "LaneVGPRIdx", "]", ";"], "File": "SIMachineFunctionInfo4", "Func": "getSpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55794, "Length": 90, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "PnputAddr", "=", "", "(", "*", "F", ")", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDZ", "=", "true", ";", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";"], "ground_truth": ["if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";"], "File": "SIMachineFunctionInfo4", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55795, "Length": 216, "Cover_Rate": 0.3385579937304075} {"Template_token": ["", "if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "if", "(", "!", "F", ".", "arg_empty", "(", ")", ")", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "PnputAddr", "=", "", "(", "F", ")", ";", "}", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "ScratchRSrcReg", "=", "", ";", "ScratchWaveOffsetReg", "=", "", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{"], "ground_truth": ["if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";"], "File": "SIMachineFunctionInfo50", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55796, "Length": 261, "Cover_Rate": 0.33547557840616965} {"Template_token": ["", "limitOccupancy", "(", "getMaxWavesPerEU", "(", ")", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["limitOccupancy", "(", "ST", ".", "getOccupancyWithLocalMemSize", "(", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ")", ";"], "File": "SIMachineFunctionInfo51", "Func": "limitOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55798, "Length": 39, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "Occupancy", "=", "getMaxWavesPerEU", "(", ")", ";", "limitOccupancy", "(", "MF", ")", ";", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "ScratchRSrcReg", "=", "", ";", "ScratchWaveOffsetReg", "=", "", ";", "FrameOffsetReg", "=", "", ";", "StackPtrOffsetReg", "=", "", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "assert", "(", "MaxKernArgAlign", "==", "", ")", ";", "MaxKernArgAlign", "=", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ";", "}", "}", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "if", "(", "!", "F", ".", "arg_empty", "(", ")", ")", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "_PS", ")", "{", "PnputAddr", "=", "", "(", "F", ")", ";", "}", "if", "(", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "WorkGroupIDX", "=", "true", ";", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "}", "bool", "IsCOV2", "=", "ST", ".", "isAmdCodeObjectV2", "(", "F", ")", ";", "if", "(", "IsCOV2", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{"], "ground_truth": ["if", "(", "HasStackObjects", "||", "MaySpill", ")", "ImplicitBufferPtr", "=", "true", ";"], "File": "SIMachineFunctionInfo51", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55799, "Length": 466, "Cover_Rate": 0.6263440860215054} {"Template_token": ["", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "LDSSize", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "DynLDSAlign", ",", "Align", "(", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "IsEntryFunction", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "NoSignedZerosFPMath", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "MemoryBound", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "HasSpilledSGPRs", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "HasSpilledVGPRs", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "", ")", ")", ";"], "File": "SIMachineFunctionInfo53", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55800, "Length": 154, "Cover_Rate": 0.652542372881356} {"Template_token": ["", "MachineFunctionInfo", "::", "MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunction", "(", "MF", ")", ",", "TIDReg", "(", "", ")", ",", "ScratchRSrcReg", "(", "", ")", ",", "ScratchWaveOffsetReg", "(", "", ")", ",", "PrivateSegmentBufferUserSGPR", "(", "", ")", ",", "DispatchPtrUserSGPR", "(", "", ")", ",", "QueuePtrUserSGPR", "(", "", ")", ",", "KernargSegmentPtrUserSGPR", "(", "", ")", ",", "DispatchIDUserSGPR", "(", "", ")", ",", "FlatScratchInitUserSGPR", "(", "", ")", ",", "PrivateSegmentSizeUserSGPR", "(", "", ")", ",", "GridWorkGroupCountXUserSGPR", "(", "", ")", ",", "GridWorkGroupCountYUserSGPR", "(", "", ")", ",", "GridWorkGroupCountZUserSGPR", "(", "", ")", ",", "WorkGroupIDXSystemSGPR", "(", "", ")", ",", "WorkGroupIDYSystemSGPR", "(", "", ")", ",", "WorkGroupIDZSystemSGPR", "(", "", ")", ",", "WorkGroupInfoSystemSGPR", "(", "", ")", ",", "PrivateSegmentWaveByteOffsetSystemSGPR", "(", "", ")", ",", "PnputAddr", "(", "", ")", ",", "ReturnsVoid", "(", "true", ")", ",", "MaximumWorkGroupSize", "(", "", ")", ",", "DebuggerReservedVGPRCount", "(", "", ")", ",", "DebuggerWorkGroupIDStackObjectIndices", "(", "{", "{", "", ",", "", ",", "", "}", "}", ")", ",", "DebuggerWorkItemIDStackObjectIndices", "(", "{", "{", "", ",", "", ",", "", "}", "}", ")", ",", "LDSWaveSpillSize", "(", "", ")", ",", "PnputEna", "(", "", ")", ",", "NumUserSGPRs", "(", "", ")", ",", "NumSystemSGPRs", "(", "", ")", ",", "HasSpilledSGPRs", "(", "false", ")", ",", "HasSpilledVGPRs", "(", "false", ")", ",", "HasNonSpillStackObjects", "(", "false", ")", ",", "HasFlatInstructions", "(", "false", ")", ",", "PrivateSegmentBuffer", "(", "false", ")", ",", "DispatchPtr", "(", "false", ")", ",", "QueuePtr", "(", "false", ")", ",", "DispatchID", "(", "false", ")", ",", "KernargSegmentPtr", "(", "false", ")", ",", "FlatScratchInit", "(", "false", ")", ",", "GridWorkgroupCountX", "(", "false", ")", ",", "GridWorkgroupCountY", "(", "false", ")", ",", "GridWorkgroupCountZ", "(", "false", ")", ",", "WorkGroupIDX", "(", "false", ")", ",", "WorkGroupIDY", "(", "false", ")", ",", "WorkGroupIDZ", "(", "false", ")", ",", "WorkGroupInfo", "(", "false", ")", ",", "PrivateSegmentWaveByteOffset", "(", "false", ")", ",", "WorkItemIDX", "(", "false", ")", ",", "WorkItemIDY", "(", "false", ")", ",", "WorkItemIDZ", "(", "false", ")", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "PnputAddr", "=", "", "(", "*", "F", ")", ";", "const", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDZ", "=", "true", ";", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";"], "ground_truth": ["bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "F", ")", ";"], "File": "SIMachineFunctionInfo53", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55801, "Length": 441, "Cover_Rate": 0.7170731707317073} {"Template_token": ["", "LaneVGPRs", "[", "LaneVGPRIdx", "]", "=", "LaneVGPR", ";", "MRI", ".", "setPhysRegUsed", "(", "LaneVGPR", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", "->", "begin", "(", ")", ",", "BE", "=", "MF", "->", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "BI", "->", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "}", "Spill", ".", "VGPR", "=", "LaneVGPRs", "[", "LaneVGPRIdx", "]", ";", "Spill", ".", "Lane", "=", "Lane", ";"], "ground_truth": ["return", "Spill", ";"], "File": "SIMachineFunctionInfo55", "Func": "getSpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55802, "Length": 70, "Cover_Rate": 0.3431372549019608} {"Template_token": ["", "struct", "SpilledReg", "Spill", ";", "if", "(", "!", "LaneVGPRs", ".", "count", "(", "LaneVGPRIdx", ")", ")", "{", "unsigned", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ")", ";", "LaneVGPRs", "[", "LaneVGPRIdx", "]", "=", "LaneVGPR", ";", "MRI", ".", "setPhysRegUsed", "(", "LaneVGPR", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", "->", "begin", "(", ")", ",", "BE", "=", "MF", "->", "end", "(", ")", ";"], "ground_truth": ["BI", "!=", "BE", ";", "++", "BI", ")", "{"], "File": "SIMachineFunctionInfo55", "Func": "getSpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55803, "Length": 71, "Cover_Rate": 0.3480392156862745} {"Template_token": ["", "MachineFunctionInfo", "::", "MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunction", "(", "MF", ")", ",", "TIDReg", "(", "", ")", ",", "HasSpilledVGPRs", "(", "false", ")", ",", "PnputAddr", "(", "", ")", ",", "NumUserSGPRs", "(", "", ")", ",", "LDSWaveSpillSize", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo55", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55804, "Length": 41, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "MachineFunctionInfo", "::", "MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunction", "(", "MF", ")", ",", "TIDReg", "(", "", ")", ",", "HasSpilledVGPRs", "(", "false", ")", ",", "PnputAddr", "(", "", ")", ",", "NumUserSGPRs", "(", "", ")", ",", "LDSWaveSpillSize", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo55", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55805, "Length": 41, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "MaxKernArgAlign", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "LDSSize", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "IsEntryFunction", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "NoSignedZerosFPMath", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "MemoryBound", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchWaveOffsetReg", ",", "StringValue", "(", "", ")", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";"], "File": "SIMachineFunctionInfo57", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55806, "Length": 126, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "LDSSize", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "IsEntryFunction", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "NoSignedZerosFPMath", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "MemoryBound", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchWaveOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "", ")", ")", ";"], "File": "SIMachineFunctionInfo57", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55807, "Length": 129, "Cover_Rate": 0.6515151515151515} {"Template_token": ["", "WorkItemIDX", "=", "true", ";", "}", "if", "(", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "}", "else", "{", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", "{"], "ground_truth": ["if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateMemoryInputPtr", "=", "true", ";"], "File": "SIMachineFunctionInfo57", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55808, "Length": 216, "Cover_Rate": 0.32238805970149254} {"Template_token": ["", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDZ", "=", "true", ";", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";"], "ground_truth": ["if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";"], "File": "SIMachineFunctionInfo60", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55810, "Length": 196, "Cover_Rate": 0.30963665086887837} {"Template_token": ["", "Register", "getPreloadedReg", "(", "", "Value", ")", "const", "{", "auto", "Arg", "=", "std", "::", "get", "<", "", ">", "(", "ArgInfo", ".", "getPreloadedValue", "(", "Value", ")", ")", ";"], "ground_truth": ["return", "Arg", "?", "Arg", "->", "getRegister", "(", ")", ":", "Register", "(", ")", ";"], "File": "SIMachineFunctionInfo64", "Func": "getPreloadedReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55811, "Length": 39, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "Arg", "?", "Arg", "->", "getRegister", "(", ")", ":", "Register", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo64", "Func": "getPreloadedReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55812, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Spill", ".", "Lane", "=", "Lane", ";", "if", "(", "!", "LaneVGPRs", ".", "count", "(", "LaneVGPRIdx", ")", ")", "{", "unsigned", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "return", "Spill", ";", "LaneVGPRs", "[", "LaneVGPRIdx", "]", "=", "LaneVGPR", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", "->", "begin", "(", ")", ",", "BE", "=", "MF", "->", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "BI", "->", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "}", "Spill", ".", "VGPR", "=", "LaneVGPRs", "[", "LaneVGPRIdx", "]", ";"], "ground_truth": ["return", "Spill", ";"], "File": "SIMachineFunctionInfo68", "Func": "getSpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55813, "Length": 96, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "MaxKernArgAlign", "=", "YamlMFI", ".", "MaxKernArgAlign", ";", "LDSSize", "=", "YamlMFI", ".", "LDSSize", ";", "HighBitsOf32BitAddress", "=", "YamlMFI", ".", "HighBitsOf32BitAddress", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";"], "ground_truth": ["WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";"], "File": "SIMachineFunctionInfo71", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55814, "Length": 42, "Cover_Rate": 0.6461538461538462} {"Template_token": ["", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "ImplicitBufferPtr", "=", "true", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "KernargSegmentPtr", "=", "true", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "isAmdHsaOrMesa", ")", "{", "if", "(", "HasStackObjects", "||", "F", ".", "hasFnAttribute", "(", "", ")", ")", "FlatScratchInit", "=", "true", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo72", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55815, "Length": 266, "Cover_Rate": 0.3575268817204301} {"Template_token": ["", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchWaveOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ArgInfo", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo8", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55817, "Length": 60, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchWaveOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "", ")", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ArgInfo", ")", ";"], "File": "SIMachineFunctionInfo8", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55818, "Length": 59, "Cover_Rate": 0.3224043715846995} {"Template_token": ["", "Register", "MachineFunctionInfo", "::", "addDispatchID", "(", "const", "RegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "DispatchID", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";", "NumUserSGPRs", "+=", "", ";"], "ground_truth": ["return", "ArgInfo", ".", "DispatchID", ".", "getRegister", "(", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "addDispatchID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55819, "Length": 47, "Cover_Rate": 0.9038461538461539} {"Template_token": ["", "ArgInfo", ".", "FlatScratchInit", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";", "NumUserSGPRs", "+=", "", ";", "return", "ArgInfo", ".", "FlatScratchInit", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "addFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55821, "Length": 37, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "Register", "MachineFunctionInfo", "::", "addFlatScratchInit", "(", "const", "RegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "FlatScratchInit", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";", "NumUserSGPRs", "+=", "", ";"], "ground_truth": ["return", "ArgInfo", ".", "FlatScratchInit", ".", "getRegister", "(", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "addFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55822, "Length": 47, "Cover_Rate": 0.9038461538461539} {"Template_token": ["", "ArgInfo", ".", "ImplicitBufferPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";", "NumUserSGPRs", "+=", "", ";", "return", "ArgInfo", ".", "ImplicitBufferPtr", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "addImplicitBufferPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55823, "Length": 37, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "ArgInfo", ".", "KernargSegmentPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";", "NumUserSGPRs", "+=", "", ";"], "ground_truth": ["return", "ArgInfo", ".", "KernargSegmentPtr", ".", "getRegister", "(", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "addKernargSegmentPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55824, "Length": 36, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "Register", "MachineFunctionInfo", "::", "addPrivateSegmentBuffer", "(", "const", "RegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";", "NumUserSGPRs", "+=", "", ";", "return", "ArgInfo", ".", "PrivateSegmentBuffer", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "addPrivateSegmentBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55825, "Length": 48, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "ArgInfo", ".", "QueuePtr", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "", ",", "&", "", ")", ")", ";", "NumUserSGPRs", "+=", "", ";"], "ground_truth": ["return", "ArgInfo", ".", "QueuePtr", ".", "getRegister", "(", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "addQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55826, "Length": 36, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", "&&", "NumVGPRSpillLanes", "<", "WaveSize", ")", "{", "assert", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", "==", "SpillVGPRs", ".", "back", "(", ")", ".", "VGPR", ")", ";", "LaneVGPR", "=", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ";", "}", "else", "if", "(", "VGPRIndex", "==", "", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "DiagnosticInfoResourceLimit", "DiagOutOfRegs", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "", ",", "DS_Error", ")", ";", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagOutOfRegs", ")", ";", "return", "false", ";", "}", "Optional", "<", "int", ">", "SpillFI", ";", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{"], "ground_truth": ["SpillFI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "", ",", "Align", "(", "", ")", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55827, "Length": 136, "Cover_Rate": 0.3569553805774278} {"Template_token": ["", "unsigned", "NumLanes", "=", "Size", "/", "", ";", "if", "(", "NumLanes", ">", "WaveSize", ")", "return", "false", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "assert", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumVGPRSpillLanes", ")", "{", "Register", "LaneVGPR", ";", "unsigned", "VGPRIndex", "=", "(", "NumVGPRSpillLanes", "%", "WaveSize", ")", ";", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", "&&", "NumVGPRSpillLanes", "<", "WaveSize", ")", "{", "assert", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", "==", "SpillVGPRs", ".", "back", "(", ")", ".", "VGPR", ")", ";", "LaneVGPR", "=", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ";", "}", "else", "if", "(", "VGPRIndex", "==", "", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "DiagnosticInfoResourceLimit", "DiagOutOfRegs", "(", "MF", ".", "getFunction", "(", ")", ",", "", ",", "", ",", "DS_Error", ")", ";", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagOutOfRegs", ")", ";", "return", "false", ";", "}", "Optional", "<", "int", ">", "SpillFI", ";", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "SpillFI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "", ",", "Align", "(", "", ")", ")", ";", "}"], "ground_truth": ["SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPR", "(", "LaneVGPR", ",", "SpillFI", ")", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55828, "Length": 215, "Cover_Rate": 0.5643044619422573} {"Template_token": ["", "const", "uint32_t", "*", "CSRMask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "if", "(", "CSRMask", ")", "OtherUsedRegs", ".", "setBitsInMask", "(", "CSRMask", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "SpillAGPR", ")", "OtherUsedRegs", ".", "set", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "SpillVGPR", ")", "OtherUsedRegs", ".", "set", "(", "Reg", ")", ";", "SmallVectorImpl", "<", "MCPhysReg", ">", "::", "const_iterator", "NextSpillReg", "=", "Regs", ".", "begin", "(", ")", ";", "for", "(", "int", "I", "=", "NumLanes", "-", "", ";", "I", ">=", "", ";", "--", "I", ")", "{", "NextSpillReg", "=", "std", "::", "find_if", "(", "NextSpillReg", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "MRI", ",", "&", "OtherUsedRegs", "]", "(", "MCPhysReg", "Reg", ")", "{", "return", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "!", "OtherUsedRegs", "[", "Reg", "]", ";", "}", ")", ";", "if", "(", "NextSpillReg", "==", "Regs", ".", "end", "(", ")", ")", "{", "Spill", ".", "FullyAllocated", "=", "false", ";", "break", ";", "}"], "ground_truth": ["OtherUsedRegs", ".", "set", "(", "*", "NextSpillReg", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "allocateVGPRSpillToAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55829, "Length": 171, "Cover_Rate": 0.4464751958224543} {"Template_token": ["", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Spill", ".", "FullyAllocated", "=", "true", ";", "BitVector", "OtherUsedRegs", ";", "OtherUsedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "const", "uint32_t", "*", "CSRMask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "if", "(", "CSRMask", ")", "OtherUsedRegs", ".", "setBitsInMask", "(", "CSRMask", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "SpillAGPR", ")", "OtherUsedRegs", ".", "set", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "SpillVGPR", ")", "OtherUsedRegs", ".", "set", "(", "Reg", ")", ";", "SmallVectorImpl", "<", "MCPhysReg", ">", "::", "const_iterator", "NextSpillReg", "=", "Regs", ".", "begin", "(", ")", ";", "for", "(", "int", "I", "=", "NumLanes", "-", "", ";", "I", ">=", "", ";", "--", "I", ")", "{", "NextSpillReg", "=", "std", "::", "find_if", "(", "NextSpillReg", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "MRI", ",", "&", "OtherUsedRegs", "]", "(", "MCPhysReg", "Reg", ")", "{", "return", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "!", "OtherUsedRegs", "[", "Reg", "]", ";"], "ground_truth": ["}", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "allocateVGPRSpillToAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55830, "Length": 174, "Cover_Rate": 0.45430809399477806} {"Template_token": ["", "explicit", "BufferPseudoSourceValue", "(", "const", "TargetInstrInfo", "&", "TII", ")", ":", "PseudoSourceValue", "(", "PSVBuffer", ",", "TII", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "AMDGPUBufferPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55831, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "BufferPseudoSourceValue", "(", "const", "TargetInstrInfo", "&", "TII", ")", ":", "PseudoSourceValue", "(", "PSVBuffer", ",", "TII", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "AMDGPUBufferPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55832, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "GWSResourcePseudoSourceValue", "(", "const", "TargetInstrInfo", "&", "TII", ")", ":", "PseudoSourceValue", "(", "GWSResource", ",", "TII", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "AMDGPUGWSResourcePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55833, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "GWSResourcePseudoSourceValue", "(", "const", "TargetInstrInfo", "&", "TII", ")", ":", "PseudoSourceValue", "(", "GWSResource", ",", "TII", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "AMDGPUGWSResourcePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55834, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "ImagePseudoSourceValue", "(", "const", "TargetInstrInfo", "&", "TII", ")", ":", "PseudoSourceValue", "(", "PSVImage", ",", "TII", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "AMDGPUImagePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55835, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "ImagePseudoSourceValue", "(", "const", "TargetInstrInfo", "&", "TII", ")", ":", "PseudoSourceValue", "(", "PSVImage", ",", "TII", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "AMDGPUImagePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55836, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "PseudoSourceValue", "(", "unsigned", "Kind", ",", "const", "TargetInstrInfo", "&", "TII", ")", ":", "PseudoSourceValue", "(", "Kind", ",", "TII", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "AMDGPUPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55837, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "PseudoSourceValue", "(", "unsigned", "Kind", ",", "const", "TargetInstrInfo", "&", "TII", ")", ":", "PseudoSourceValue", "(", "Kind", ",", "TII", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "AMDGPUPseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55838, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "Any", "|=", "convertArg", "(", "AI", ".", "QueuePtr", ",", "ArgInfo", ".", "QueuePtr", ")", ";", "Any", "|=", "convertArg", "(", "AI", ".", "KernargSegmentPtr", ",", "ArgInfo", ".", "KernargSegmentPtr", ")", ";", "Any", "|=", "convertArg", "(", "AI", ".", "DispatchID", ",", "ArgInfo", ".", "DispatchID", ")", ";", "Any", "|=", "convertArg", "(", "AI", ".", "FlatScratchInit", ",", "ArgInfo", ".", "FlatScratchInit", ")", ";", "Any", "|=", "convertArg", "(", "AI", ".", "PrivateSegmentSize", ",", "ArgInfo", ".", "PrivateSegmentSize", ")", ";", "Any", "|=", "convertArg", "(", "AI", ".", "WorkGroupIDX", ",", "ArgInfo", ".", "WorkGroupIDX", ")", ";", "Any", "|=", "convertArg", "(", "AI", ".", "WorkGroupIDY", ",", "ArgInfo", ".", "WorkGroupIDY", ")", ";", "Any", "|=", "convertArg", "(", "AI", ".", "WorkGroupIDZ", ",", "ArgInfo", ".", "WorkGroupIDZ", ")", ";", "Any", "|=", "convertArg", "(", "AI", ".", "WorkGroupInfo", ",", "ArgInfo", ".", "WorkGroupInfo", ")", ";", "Any", "|=", "convertArg", "(", "AI", ".", "PrivateSegmentWaveByteOffset", ",", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ")", ";", "Any", "|=", "convertArg", "(", "AI", ".", "ImplicitArgPtr", ",", "ArgInfo", ".", "ImplicitArgPtr", ")", ";"], "ground_truth": ["Any", "|=", "convertArg", "(", "AI", ".", "ImplicitBufferPtr", ",", "ArgInfo", ".", "ImplicitBufferPtr", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "convertArgumentInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55839, "Length": 156, "Cover_Rate": 0.4083769633507853} {"Template_token": ["", "unsigned", "getGDSSize", "(", ")", "const", "{", "return", "GDSSize", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "getGDSSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55842, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "GDSSize", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "getGDSSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55843, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "!", "GWSResourcePSV", ")", "{", "GWSResourcePSV", "=", "std", "::", "make_unique", "<", "GWSResourcePseudoSourceValue", ">", "(", "TII", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "getGWSPSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55844, "Length": 19, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "GWSResourcePSV", ")", "{", "GWSResourcePSV", "=", "std", "::", "make_unique", "<", "GWSResourcePseudoSourceValue", ">", "(", "TII", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "getGWSPSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55845, "Length": 19, "Cover_Rate": 0.5} {"Template_token": ["", "const", "ImagePseudoSourceValue", "*", "getImagePSV", "(", "const", "InstrInfo", "&", "TII", ")", "{", "if", "(", "!", "ImagePSV", ")", "ImagePSV", "=", "std", "::", "make_unique", "<", "ImagePseudoSourceValue", ">", "(", "TII", ")", ";", "return", "ImagePSV", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "getImagePSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55846, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "ImagePSV", ")", "ImagePSV", "=", "std", "::", "make_unique", "<", "ImagePseudoSourceValue", ">", "(", "TII", ")", ";"], "ground_truth": ["return", "ImagePSV", ".", "get", "(", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "getImagePSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55847, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "MCPhysReg", "MachineFunctionInfo", "::", "getNextSystemSGPR", "(", ")", "const", "{", "return", "", "+", "NumUserSGPRs", "+", "NumSystemSGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "getNextSystemSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55848, "Length": 16, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "MCPhysReg", "MachineFunctionInfo", "::", "getNextSystemSGPR", "(", ")", "const", "{"], "ground_truth": ["return", "", "+", "NumUserSGPRs", "+", "NumSystemSGPRs", ";"], "File": "SIMachineFunctionInfo", "Func": "getNextSystemSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55849, "Length": 15, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "MCPhysReg", "MachineFunctionInfo", "::", "getNextUserSGPR", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "NumSystemSGPRs", "==", "", "&&", "", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "getNextUserSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55851, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", ".", "getSpillSize", "(", "", ")", ",", "", ",", "false", ")", ";", "}", "else", "{", "ScavengeFI", "=", "MFI", ".", "CreateStackObject", "(", "TRI", ".", "getSpillSize", "(", "", ")", ",", "TRI", ".", "getSpillAlign", "(", "", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "getScavengeFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55852, "Length": 45, "Cover_Rate": 0.5232558139534884} {"Template_token": ["", "bool", "MachineFunctionInfo", "::", "haveFreeLanesForSGPRSpill", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "NumNeed", ")", "const", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "WaveSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";"], "ground_truth": ["return", "NumVGPRSpillLanes", "+", "NumNeed", "<=", "WaveSize", "*", "SpillVGPRs", ".", "size", "(", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "haveFreeLanesForSGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55857, "Length": 51, "Cover_Rate": 0.9807692307692307} {"Template_token": ["", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";", "WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";", "HasSpilledSGPRs", "=", "YamlMFI", ".", "HasSpilledSGPRs", ";", "HasSpilledVGPRs", "=", "YamlMFI", ".", "HasSpilledVGPRs", ";", "if", "(", "YamlMFI", ".", "ScavengeFI", ")", "{", "auto", "FIOrErr", "=", "YamlMFI", ".", "ScavengeFI", "->", "getFI", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ";", "if", "(", "!", "FIOrErr", ")", "{", "const", "MemoryBuffer", "&", "Buffer", "=", "*", "PFS", ".", "SM", "->", "getMemoryBuffer", "(", "PFS", ".", "SM", "->", "getMainFileID", "(", ")", ")", ";", "Error", "=", "SMDiagnostic", "(", "*", "PFS", ".", "SM", ",", "SMLoc", "(", ")", ",", "Buffer", ".", "getBufferIdentifier", "(", ")", ",", "", ",", "", ",", "SourceMgr", "::", "DK_Error", ",", "toString", "(", "FIOrErr", ".", "takeError", "(", ")", ")", ",", "", ",", "None", ",", "None", ")", ";", "SourceRange", "=", "YamlMFI", ".", "ScavengeFI", "->", "SourceRange", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55858, "Length": 141, "Cover_Rate": 0.6211453744493393} {"Template_token": ["", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";", "WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";", "HasSpilledSGPRs", "=", "YamlMFI", ".", "HasSpilledSGPRs", ";", "HasSpilledVGPRs", "=", "YamlMFI", ".", "HasSpilledVGPRs", ";", "if", "(", "YamlMFI", ".", "ScavengeFI", ")", "{", "auto", "FIOrErr", "=", "YamlMFI", ".", "ScavengeFI", "->", "getFI", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ";", "if", "(", "!", "FIOrErr", ")", "{", "const", "MemoryBuffer", "&", "Buffer", "=", "*", "PFS", ".", "SM", "->", "getMemoryBuffer", "(", "PFS", ".", "SM", "->", "getMainFileID", "(", ")", ")", ";", "Error", "=", "SMDiagnostic", "(", "*", "PFS", ".", "SM", ",", "SMLoc", "(", ")", ",", "Buffer", ".", "getBufferIdentifier", "(", ")", ",", "", ",", "", ",", "SourceMgr", "::", "DK_Error", ",", "toString", "(", "FIOrErr", ".", "takeError", "(", ")", ")", ",", "", ",", "None", ",", "None", ")", ";", "SourceRange", "=", "YamlMFI", ".", "ScavengeFI", "->", "SourceRange", ";"], "ground_truth": ["return", "true", ";"], "File": "SIMachineFunctionInfo", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55859, "Length": 134, "Cover_Rate": 0.5903083700440529} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "limitOccupancy", "(", "ST", ".", "getOccupancyWithLocalMemSize", "(", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "limitOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55860, "Length": 33, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "limitOccupancy", "(", "ST", ".", "getOccupancyWithLocalMemSize", "(", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "limitOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55861, "Length": 19, "Cover_Rate": 0.37254901960784315} {"Template_token": ["", "static", "void", "mapping", "(", "IO", "&", "YamlIO", ",", "MachineFunctionInfo", "&", "MFI", ")", "{", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ExplicitKernArgSize", ",", "UINT64_C", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "MaxKernArgAlign", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "LDSSize", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "DynLDSAlign", ",", "Align", "(", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "IsEntryFunction", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "NoSignedZerosFPMath", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "MemoryBound", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "HasSpilledSGPRs", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "HasSpilledVGPRs", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ArgInfo", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "Mode", ",", "Mode", "(", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "HighBitsOf32BitAddress", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "Occupancy", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScavengeFI", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55862, "Length": 260, "Cover_Rate": 1.0} {"Template_token": ["", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "MemoryBound", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "HasSpilledSGPRs", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "HasSpilledVGPRs", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ArgInfo", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "Mode", ",", "Mode", "(", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "HighBitsOf32BitAddress", ",", "", ")", ";", "YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "Occupancy", ",", "", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "", ",", "MFI", ".", "ScavengeFI", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55863, "Length": 163, "Cover_Rate": 0.6269230769230769} {"Template_token": ["", "OS", "<<", "printReg", "(", "Reg", ",", "&", "TRI", ")", ";", "}"], "ground_truth": ["return", "Dest", ";"], "File": "SIMachineFunctionInfo", "Func": "regToString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55864, "Length": 14, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "yaml", "::", "StringValue", "Dest", ";", "{"], "ground_truth": ["raw_string_ostream", "OS", "(", "Dest", ".", "Value", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "regToString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55865, "Length": 14, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "}", "}", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "!=", "FramePointerSaveIndex", "&&", "i", "!=", "BasePointerSaveIndex", "&&", "(", "!", "TRI", "->", "isCFISavedRegsSpillEnabled", "(", ")", "||", "(", "i", "!=", "ReturnAddressSaveIndex", "&&", "i", "!=", "EXECSaveIndex", ")", ")", ")", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "R", ":", "VGPRToAGPRSpills", ")", "{"], "File": "SIMachineFunctionInfo", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55866, "Length": 77, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MBB", ".", "removeLiveIn", "(", "ReservedVGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "}", "this", "->", "VGPRReservedForSGPRSpill", "=", "", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SIMachineFunctionInfo", "Func": "removeVGPRForSGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55867, "Length": 37, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "SpillVGPRs", ".", "erase", "(", "i", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MBB", ".", "removeLiveIn", "(", "ReservedVGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "}", "this", "->", "VGPRReservedForSGPRSpill", "=", "", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SIMachineFunctionInfo", "Func": "removeVGPRForSGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55868, "Length": 44, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "&", "", ",", "MF", ",", "true", ")", ";", "if", "(", "LaneVGPR", "==", "Register", "(", ")", ")", "return", "false", ";", "SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPR", "(", "LaneVGPR", ",", "None", ")", ")", ";", "FuncInfo", "->", "VGPRReservedForSGPRSpill", "=", "LaneVGPR", ";"], "ground_truth": ["return", "true", ";"], "File": "SIMachineFunctionInfo", "Func": "reserveVGPRforSGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55869, "Length": 91, "Cover_Rate": 0.875} {"Template_token": ["", "WWMReservedRegs", ".", "insert", "(", "std", "::", "make_pair", "(", "Reg", ",", "FI", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "reserveWWMRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55871, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "void", "setSGPRSpillVGPRs", "(", "Register", "NewVGPR", ",", "Optional", "<", "int", ">", "newFI", ",", "int", "Index", ")", "{"], "ground_truth": ["SpillVGPRs", "[", "Index", "]", ".", "VGPR", "=", "NewVGPR", ";"], "File": "SIMachineFunctionInfo", "Func": "setSGPRSpillVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55872, "Length": 25, "Cover_Rate": 0.6410256410256411} {"Template_token": ["", "SpillVGPRs", "[", "Index", "]", ".", "VGPR", "=", "NewVGPR", ";"], "ground_truth": ["SpillVGPRs", "[", "Index", "]", ".", "FI", "=", "newFI", ";"], "File": "SIMachineFunctionInfo", "Func": "setSGPRSpillVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55873, "Length": 18, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "void", "setTIDReg", "(", "Register", "Reg", ")", "{", "TIDReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "setTIDReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55874, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "UseFixedABI", ")", "{", "WorkGroupIDX", "=", "true", ";", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "bool", "HasStackObjects", "=", "F", ".", "hasFnAttribute", "(", "", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "!", "ST", ".", "flatScratchIsArchitected", "(", ")", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "_HS", "||", "CC", "==", "CallingConv", "::", "_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "", ")", ";", "}", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", "&&", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "PrivateSegmentBuffer", "=", "true", ";", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "ImplicitBufferPtr", "=", "true", ";", "if", "(", "!", "", "(", "CC", ")", ")", "{", "if", "(", "UseFixedABI", ")", "{", "DispatchPtr", "=", "true", ";", "QueuePtr", "=", "true", ";", "DispatchID", "=", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "SIMachineFunctionInfo", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55877, "Length": 261, "Cover_Rate": 0.3110846245530393} {"Template_token": ["", "return", "true", ";", "}", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ";", "if", "(", "RC", "&&", "RegisterInfo", "::", "isAGPRClass", "(", "RC", ")", ")", "{", "UsesAGPRs", "=", "true", ";", "return", "true", ";", "}", "}", "for", "(", "MCRegister", "Reg", ":", "", ")", "{", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "UsesAGPRs", "=", "true", ";", "return", "true", ";", "}", "}"], "ground_truth": ["UsesAGPRs", "=", "false", ";"], "File": "SIMachineFunctionInfo", "Func": "usesAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55878, "Length": 113, "Cover_Rate": 0.6569767441860465} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ";", "if", "(", "RC", "&&", "RegisterInfo", "::", "isAGPRClass", "(", "RC", ")", ")", "{", "UsesAGPRs", "=", "true", ";", "return", "true", ";", "}", "}", "for", "(", "MCRegister", "Reg", ":", "", ")", "{", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "UsesAGPRs", "=", "true", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "usesAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55879, "Length": 104, "Cover_Rate": 0.6046511627906976} {"Template_token": ["", "Preds", ".", "push_back", "(", "Pred", ")", ";", "assert", "(", "none_of", "(", "Succs", ",", "[", "=", "]", "(", "std", "::", "pair", "<", "ScheduleBlock", "*", ",", "ScheduleBlockLinkKind", ">", "S", ")", "{", "return", "PredID", "==", "S", ".", "first", "->", "getID", "(", ")", ";"], "ground_truth": ["}", ")", "&&", "", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "addPred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55881, "Length": 46, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "if", "(", "PredID", "==", "P", "->", "getID", "(", ")", ")", "return", ";", "}", "Preds", ".", "push_back", "(", "Pred", ")", ";", "assert", "(", "none_of", "(", "Succs", ",", "[", "=", "]", "(", "std", "::", "pair", "<", "ScheduleBlock", "*", ",", "ScheduleBlockLinkKind", ">", "S", ")", "{", "return", "PredID", "==", "S", ".", "first", "->", "getID", "(", ")", ";"], "ground_truth": ["}", ")", "&&", "", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "addPred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55882, "Length": 59, "Cover_Rate": 0.6704545454545454} {"Template_token": ["", "Succs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Succ", ",", "Kind", ")", ")", ";", "assert", "(", "none_of", "(", "Preds", ",", "[", "=", "]", "(", "ScheduleBlock", "*", "P", ")", "{", "return", "SuccID", "==", "P", "->", "getID", "(", ")", ";", "}", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "addSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55883, "Length": 45, "Cover_Rate": 0.3358208955223881} {"Template_token": ["", "return", ";", "}", "}", "if", "(", "Succ", "->", "isHighLatencyBlock", "(", ")", ")", "++", "NumHighLatencySuccessors", ";", "Succs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Succ", ",", "Kind", ")", ")", ";", "assert", "(", "none_of", "(", "Preds", ",", "[", "=", "]", "(", "ScheduleBlock", "*", "P", ")", "{", "return", "SuccID", "==", "P", "->", "getID", "(", ")", ";", "}", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "addSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55884, "Length": 60, "Cover_Rate": 0.44776119402985076} {"Template_token": ["", "decreaseLiveRegs", "(", "Block", ",", "Block", "->", "getInRegs", "(", ")", ")", ";", "addLiveRegs", "(", "Block", "->", "getOutRegs", "(", ")", ")", ";", "releaseBlockSuccs", "(", "Block", ")", ";", "for", "(", "const", "auto", "&", "RegP", ":", "LiveOutRegsNumUsages", "[", "Block", "->", "getID", "(", ")", "]", ")", "{"], "ground_truth": ["assert", "(", "LiveRegsConsumers", ".", "find", "(", "RegP", ".", "first", ")", "==", "LiveRegsConsumers", ".", "end", "(", ")", "||", "LiveRegsConsumers", "[", "RegP", ".", "first", "]", "==", "", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "blockScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55887, "Length": 69, "Cover_Rate": 0.5655737704918032} {"Template_token": ["", "}", "for", "(", "Register", "Reg", ":", "OutRegs", ")", "{", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "continue", ";", "PSetIterator", "PSetI", "=", "DAG", "->", "getMRI", "(", ")", "->", "getPressureSets", "(", "Reg", ")", ";", "for", "(", ";", "PSetI", ".", "isValid", "(", ")", ";", "++", "PSetI", ")", "{", "DiffSetPressure", "[", "*", "PSetI", "]", "+=", "PSetI", ".", "getWeight", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "checkRegUsageImpact", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55888, "Length": 60, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "for", "(", "const", "SUnit", "&", "SU", ":", "DAG", "->", "SUnits", ")", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", ".", "NodeNum", "]", ")", "continue", ";", "SUColors", ".", "first", "=", "CurrentTopDownReservedDependencyColoring", "[", "SU", ".", "NodeNum", "]", ";", "SUColors", ".", "second", "=", "CurrentBottomUpReservedDependencyColoring", "[", "SU", ".", "NodeNum", "]", ";", "std", "::", "map", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end", "(", ")", ")", "{", "CurrentColoring", "[", "SU", ".", "NodeNum", "]", "=", "Pos", "->", "second", ";", "}", "else", "{", "CurrentColoring", "[", "SU", ".", "NodeNum", "]", "=", "NextNonReservedID", ";", "ColorCombinations", "[", "SUColors", "]", "=", "NextNonReservedID", "++", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "colorAccordingToReservedDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55889, "Length": 125, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "SUColors", ".", "second", "=", "CurrentBottomUpReservedDependencyColoring", "[", "SU", ".", "NodeNum", "]", ";", "std", "::", "map", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end", "(", ")", ")", "{", "CurrentColoring", "[", "SU", ".", "NodeNum", "]", "=", "Pos", "->", "second", ";", "}", "else", "{", "CurrentColoring", "[", "SU", ".", "NodeNum", "]", "=", "NextNonReservedID", ";", "ColorCombinations", "[", "SUColors", "]", "=", "NextNonReservedID", "++", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "colorAccordingToReservedDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55890, "Length": 80, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "CurrentTopDownReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "NextNonReservedID", ";", "ColorCombinations", "[", "SUColors", "]", "=", "NextNonReservedID", "++", ";", "}", "}", "}", "ColorCombinations", ".", "clear", "(", ")", ";", "for", "(", "unsigned", "SUNum", ":", "DAG", "->", "BottomUpIndex2SU", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "SUNum", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ")", "{", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "continue", ";", "}", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "CurrentBottomUpReservedDependencyColoring", "[", "Succ", "->", "NodeNum", "]", ">", "", ")", "SUColors", ".", "insert", "(", "CurrentBottomUpReservedDependencyColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "SUColors", ".", "size", "(", ")", "==", "", "&&", "*", "SUColors", ".", "begin", "(", ")", ">", "DAGSize", ")", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";", "else", "{", "std", "::", "map", "<", "std", "::", "set", "<", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end", "(", ")", ")", "{", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "Pos", "->", "second", ";", "}", "else", "{", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "NextNonReservedID", ";", "ColorCombinations", "[", "SUColors", "]", "=", "NextNonReservedID", "++", ";", "}", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "colorComputeReservedDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55891, "Length": 258, "Cover_Rate": 0.48314606741573035} {"Template_token": ["", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "CurrentBottomUpReservedDependencyColoring", "[", "Succ", "->", "NodeNum", "]", ">", "", "||", "CurrentTopDownReservedDependencyColoring", "[", "Succ", "->", "NodeNum", "]", ">", "", ")", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "SUColorsPending", ".", "insert", "(", "PendingColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}"], "ground_truth": ["if", "(", "SUColors", ".", "size", "(", ")", "==", "", "&&", "SUColorsPending", ".", "size", "(", ")", "==", "", ")", "PendingColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "colorEndsAccordingToDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55892, "Length": 93, "Cover_Rate": 0.3079470198675497} {"Template_token": ["", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "SuccSU", "->", "NodeNum", ">=", "DAG", "->", "SUnits", ".", "size", "(", ")", ")", "{", "continue", ";", "}", "assert", "(", "SuccSU", "->", "isInstr", "(", ")", "&&", "", ")", ";", "if", "(", "!", "InstrInfo", "::", "isEXP", "(", "*", "SuccSU", "->", "getInstr", "(", ")", ")", ")", "{", "return", ";", "}", "}"], "ground_truth": ["ExpGroup", ".", "push_back", "(", "SUNum", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "colorExports", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55893, "Length": 62, "Cover_Rate": 0.3875} {"Template_token": ["", "const", "SUnit", "*", "SuccSU", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "SuccSU", "->", "NodeNum", ">=", "DAG", "->", "SUnits", ".", "size", "(", ")", ")", "{", "continue", ";", "}", "assert", "(", "SuccSU", "->", "isInstr", "(", ")", "&&", "", ")", ";"], "ground_truth": ["if", "(", "!", "InstrInfo", "::", "isEXP", "(", "*", "SuccSU", "->", "getInstr", "(", ")", ")", ")", "{"], "File": "SIMachineScheduler (2)", "Func": "colorExports", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55894, "Length": 62, "Cover_Rate": 0.3875} {"Template_token": ["", "std", "::", "set", "<", "unsigned", ">", "SeenColors", ";", "if", "(", "DAGSize", "<=", "", ")", "return", ";", "PreviousColor", "=", "CurrentColoring", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "unsigned", "CurrentColor", "=", "CurrentColoring", "[", "i", "]", ";", "unsigned", "PreviousColorSave", "=", "PreviousColor", ";", "assert", "(", "i", "==", "SU", "->", "NodeNum", ")", ";", "if", "(", "CurrentColor", "!=", "PreviousColor", ")", "SeenColors", ".", "insert", "(", "PreviousColor", ")", ";"], "ground_truth": ["PreviousColor", "=", "CurrentColor", ";"], "File": "SIMachineScheduler (2)", "Func": "colorForceConsecutiveOrderInGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55895, "Length": 93, "Cover_Rate": 0.5284090909090909} {"Template_token": ["", "void", "ScheduleBlockCreator", "::", "colorHighLatenciesAlone", "(", ")", "{", "unsigned", "DAGSize", "=", "DAG", "->", "SUnits", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";"], "File": "SIMachineScheduler (2)", "Func": "colorHighLatenciesAlone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55896, "Length": 49, "Cover_Rate": 0.6621621621621622} {"Template_token": ["", "unsigned", "DAGSize", "=", "DAG", "->", "SUnits", ".", "size", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "SIMachineScheduler (2)", "Func": "colorHighLatenciesAlone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55897, "Length": 30, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "const", "SUnit", "&", "SU", "=", "DAG", "->", "SUnits", "[", "SUNum", "]", ";", "if", "(", "DAG", "->", "IsHighLatencySU", "[", "SU", ".", "NodeNum", "]", ")", "{", "unsigned", "CompatibleGroup", "=", "true", ";", "int", "ProposedColor", "=", "Color", ";", "std", "::", "vector", "<", "int", ">", "AdditionalElements", ";", "for", "(", "unsigned", "j", ":", "FormingGroup", ")", "{", "bool", "HasSubGraph", ";", "std", "::", "vector", "<", "int", ">", "SubGraph", ";", "SubGraph", "=", "DAG", "->", "GetTopo", "(", ")", "->", "GetSubGraph", "(", "SU", ",", "DAG", "->", "SUnits", "[", "j", "]", ",", "HasSubGraph", ")", ";", "assert", "(", "!", "HasSubGraph", ")", ";", "SubGraph", "=", "DAG", "->", "GetTopo", "(", ")", "->", "GetSubGraph", "(", "DAG", "->", "SUnits", "[", "j", "]", ",", "SU", ",", "HasSubGraph", ")", ";", "if", "(", "!", "HasSubGraph", ")", "continue", ";", "else", "if", "(", "SubGraph", ".", "size", "(", ")", ">", "", ")", "{", "CompatibleGroup", "=", "false", ";", "break", ";", "}", "else", "{", "for", "(", "unsigned", "k", ":", "SubGraph", ")", "{", "if", "(", "DAG", "->", "IsHighLatencySU", "[", "k", "]", "||", "(", "CurrentColoring", "[", "k", "]", "!=", "ProposedColor", "&&", "CurrentColoring", "[", "k", "]", "!=", "", ")", ")", "{", "CompatibleGroup", "=", "false", ";", "break", ";", "}", "if", "(", "hasDataDependencyPred", "(", "DAG", "->", "SUnits", "[", "k", "]", ",", "DAG", "->", "SUnits", "[", "j", "]", ")", ")", "{", "CompatibleGroup", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "CompatibleGroup", ")", "break", ";", "if", "(", "hasDataDependencyPred", "(", "SU", ",", "DAG", "->", "SUnits", "[", "j", "]", ")", ")", "{", "CompatibleGroup", "=", "false", ";", "break", ";", "}", "llvm", "::", "append_range", "(", "AdditionalElements", ",", "SubGraph", ")", ";", "}", "}", "if", "(", "CompatibleGroup", ")", "{"], "ground_truth": ["FormingGroup", ".", "insert", "(", "SU", ".", "NodeNum", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "colorHighLatenciesGroups", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55898, "Length": 262, "Cover_Rate": 0.5261044176706827} {"Template_token": ["", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "SU", "->", "Preds", ".", "size", "(", ")", ">", "", "&&", "!", "DAG", "->", "IsLowLatencySU", "[", "SU", "->", "NodeNum", "]", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "colorMergeConstantLoadsNextGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55899, "Length": 98, "Cover_Rate": 0.5975609756097561} {"Template_token": ["", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}"], "ground_truth": ["if", "(", "SUColors", ".", "size", "(", ")", "==", "", ")", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "colorMergeIfPossibleNextGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55900, "Length": 74, "Cover_Rate": 0.5285714285714286} {"Template_token": ["", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "SUNum", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "size", "(", ")", "==", "", "&&", "*", "SUColors", ".", "begin", "(", ")", "<=", "DAGSize", ")", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "colorMergeIfPossibleNextGroupOnlyForReserved", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55901, "Length": 121, "Cover_Rate": 0.8120805369127517} {"Template_token": ["", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";"], "ground_truth": ["SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "colorMergeIfPossibleNextGroupOnlyForReserved", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55902, "Length": 49, "Cover_Rate": 0.3288590604026846} {"Template_token": ["", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "SUNum", "]", ";", "unsigned", "color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "ColorCount", "[", "color", "]", ">", "", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "colorMergeIfPossibleSmallGroupsToNextGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55903, "Length": 107, "Cover_Rate": 0.4495798319327731} {"Template_token": ["", "}", "for", "(", "unsigned", "SUNum", ":", "DAG", "->", "BottomUpIndex2SU", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "SUNum", "]", ";", "unsigned", "color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "ColorCount", "[", "color", "]", ">", "", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "size", "(", ")", "==", "", "&&", "*", "SUColors", ".", "begin", "(", ")", "!=", "color", ")", "{", "--", "ColorCount", "[", "color", "]", ";"], "ground_truth": ["CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "colorMergeIfPossibleSmallGroupsToNextGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55904, "Length": 158, "Cover_Rate": 0.6638655462184874} {"Template_token": ["", "BlockPtrs", ".", "push_back", "(", "std", "::", "make_unique", "<", "ScheduleBlock", ">", "(", "DAG", ",", "this", ",", "ID", ")", ")", ";", "CurrentBlocks", ".", "push_back", "(", "BlockPtrs", ".", "rbegin", "(", ")", "->", "get", "(", ")", ")", ";", "RealID", "[", "Color", "]", "=", "ID", ";", "}", "CurrentBlocks", "[", "RealID", "[", "Color", "]", "]", "->", "addUnit", "(", "SU", ")", ";", "Node2CurrentBlock", "[", "SU", "->", "NodeNum", "]", "=", "RealID", "[", "Color", "]", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "int", "SUID", "=", "Node2CurrentBlock", "[", "i", "]", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addSucc", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "]", ",", "SuccDep", ".", "isCtrl", "(", ")", "?", "NoData", ":", "Data", ")", ";", "}", "for", "(", "SDep", "&", "PredDep", ":", "SU", "->", "Preds", ")", "{", "SUnit", "*", "Pred", "=", "PredDep", ".", "getSUnit", "(", ")", ";"], "ground_truth": ["if", "(", "PredDep", ".", "isWeak", "(", ")", "||", "Pred", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";"], "File": "SIMachineScheduler (2)", "Func": "createBlocksForVariant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55905, "Length": 221, "Cover_Rate": 0.4367588932806324} {"Template_token": ["", "void", "ScheduleBlockCreator", "::", "cutHugeBlocks", "(", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "cutHugeBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55906, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "ScheduleBlockCreator", "::", "cutHugeBlocks", "(", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "cutHugeBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55907, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "void", "ScheduleBlockScheduler", "::", "decreaseLiveRegs", "(", "ScheduleBlock", "*", "Block", ",", "std", "::", "set", "<", "unsigned", ">", "&", "Regs", ")", "{", "for", "(", "unsigned", "Reg", ":", "Regs", ")", "{", "std", "::", "set", "<", "unsigned", ">", "::", "iterator", "Pos", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";", "assert", "(", "Pos", "!=", "LiveRegs", ".", "end", "(", ")", "&&", "LiveRegsConsumers", ".", "find", "(", "Reg", ")", "!=", "LiveRegsConsumers", ".", "end", "(", ")", "&&", "LiveRegsConsumers", "[", "Reg", "]", ">=", "", ")", ";", "--", "LiveRegsConsumers", "[", "Reg", "]", ";", "if", "(", "LiveRegsConsumers", "[", "Reg", "]", "==", "", ")", "LiveRegs", ".", "erase", "(", "Pos", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "decreaseLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55908, "Length": 99, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "SU", "->", "NumPredsLeft", ")", "TopReadySUs", ".", "push_back", "(", "SU", ")", ";", "}", "while", "(", "!", "TopReadySUs", ".", "empty", "(", ")", ")", "{", "SUnit", "*", "SU", "=", "TopReadySUs", "[", "", "]", ";", "ScheduledSUnits", ".", "push_back", "(", "SU", ")", ";", "nodeScheduled", "(", "SU", ")", ";", "}", "Scheduled", "=", "true", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "fastSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55909, "Length": 52, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "}", "while", "(", "!", "TopReadySUs", ".", "empty", "(", ")", ")", "{", "SUnit", "*", "SU", "=", "TopReadySUs", "[", "", "]", ";"], "ground_truth": ["ScheduledSUnits", ".", "push_back", "(", "SU", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "fastSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55910, "Length": 27, "Cover_Rate": 0.32926829268292684} {"Template_token": ["", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "if", "(", "Block", "->", "getPreds", "(", ")", ".", "empty", "(", ")", ")", "Block", "->", "Depth", "=", "", ";", "else", "{", "unsigned", "Depth", "=", "", ";", "for", "(", "ScheduleBlock", "*", "Pred", ":", "Block", "->", "getPreds", "(", ")", ")", "{", "if", "(", "Depth", "<", "Pred", "->", "Depth", "+", "Pred", "->", "getCost", "(", ")", ")", "Depth", "=", "Pred", "->", "Depth", "+", "Pred", "->", "getCost", "(", ")", ";", "}", "Block", "->", "Depth", "=", "Depth", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "fillStats", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55911, "Length": 81, "Cover_Rate": 0.35064935064935066} {"Template_token": ["", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "BlockIndice", "=", "BottomUpIndex2Block", "[", "i", "]", ";", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "if", "(", "Block", "->", "getSuccs", "(", ")", ".", "empty", "(", ")", ")", "Block", "->", "Height", "=", "", ";", "else", "{", "unsigned", "Height", "=", "", ";", "for", "(", "const", "auto", "&", "Succ", ":", "Block", "->", "getSuccs", "(", ")", ")", "Height", "=", "std", "::", "max", "(", "Height", ",", "Succ", ".", "first", "->", "Height", "+", "Succ", ".", "first", "->", "getCost", "(", ")", ")", ";", "Block", "->", "Height", "=", "Height", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "fillStats", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55912, "Length": 106, "Cover_Rate": 0.4588744588744589} {"Template_token": ["", "for", "(", "_Iterator", "RegI", "=", "First", ";", "RegI", "!=", "End", ";", "++", "RegI", ")", "{", "Register", "Reg", "=", "*", "RegI", ";", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "continue", ";", "PSetIterator", "PSetI", "=", "MRI", ".", "getPressureSets", "(", "Reg", ")", ";", "for", "(", ";", "PSetI", ".", "isValid", "(", ")", ";", "++", "PSetI", ")", "{", "if", "(", "*", "PSetI", "==", "", "::", "VGPR_32", ")", "VgprUsage", "+=", "PSetI", ".", "getWeight", "(", ")", ";"], "ground_truth": ["else", "if", "(", "*", "PSetI", "==", "", "::", "SReg_32", ")", "SgprUsage", "+=", "PSetI", ".", "getWeight", "(", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "fillVgprSgprCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55913, "Length": 90, "Cover_Rate": 0.72} {"Template_token": ["", "for", "(", "SUnit", "*", "SU", ":", "SUnits", ")", "{", "releaseSuccessors", "(", "SU", ",", "false", ")", ";", "if", "(", "DAG", "->", "IsHighLatencySU", "[", "SU", "->", "NodeNum", "]", ")", "HighLatencyBlock", "=", "true", ";", "}", "HasLowLatencyNonWaitedParent", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "finalizeUnits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55914, "Length": 46, "Cover_Rate": 0.8679245283018868} {"Template_token": ["", "Res", ".", "TopDownIndex2Block", "=", "TopDownIndex2Block", ";", "Res", ".", "TopDownBlock2Index", "=", "TopDownBlock2Index", ";", "Blocks", "[", "BlockVariant", "]", "=", "Res", ";", "return", "Res", ";", "}", "else", "{", "return", "B", "->", "second", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "getBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55915, "Length": 32, "Cover_Rate": 0.32989690721649484} {"Template_token": ["", "createBlocksForVariant", "(", "BlockVariant", ")", ";", "topologicalSort", "(", ")", ";", "scheduleInsideBlocks", "(", ")", ";", "fillStats", "(", ")", ";", "Res", ".", "Blocks", "=", "CurrentBlocks", ";", "Res", ".", "TopDownIndex2Block", "=", "TopDownIndex2Block", ";", "Res", ".", "TopDownBlock2Index", "=", "TopDownBlock2Index", ";", "Blocks", "[", "BlockVariant", "]", "=", "Res", ";", "return", "Res", ";", "}", "else", "{", "return", "B", "->", "second", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "getBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55916, "Length": 54, "Cover_Rate": 0.5567010309278351} {"Template_token": ["", "static", "const", "char", "*", "getReasonStr", "(", "ScheduleCandReason", "Reason", ")", "{", "switch", "(", "Reason", ")", "{", "case", "NoCand", ":", "return", "", ";", "case", "RegUsage", ":", "return", "", ";", "case", "Latency", ":", "return", "", ";", "case", "Successor", ":", "return", "", ";"], "ground_truth": ["case", "Depth", ":", "return", "", ";"], "File": "SIMachineScheduler (2)", "Func": "getReasonStr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55917, "Length": 45, "Cover_Rate": 0.7758620689655172} {"Template_token": ["", "static", "const", "char", "*", "getReasonStr", "(", "ScheduleCandReason", "Reason", ")", "{", "switch", "(", "Reason", ")", "{", "case", "NoCand", ":", "return", "", ";", "case", "RegUsage", ":", "return", "", ";", "case", "Latency", ":", "return", "", ";", "case", "Successor", ":", "return", "", ";", "case", "Depth", ":", "return", "", ";", "case", "NodeOrder", ":", "return", "", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "getReasonStr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55918, "Length": 58, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "hasDataDependencyPred", "(", "const", "SUnit", "&", "SU", ",", "const", "SUnit", "&", "FromSU", ")", "{"], "ground_truth": ["for", "(", "const", "auto", "&", "PredDep", ":", "SU", ".", "Preds", ")", "{"], "File": "SIMachineScheduler (2)", "Func": "hasDataDependencyPred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55919, "Length": 27, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "static", "bool", "hasDataDependencyPred", "(", "const", "SUnit", "&", "SU", ",", "const", "SUnit", "&", "FromSU", ")", "{", "for", "(", "const", "auto", "&", "PredDep", ":", "SU", ".", "Preds", ")", "{", "if", "(", "PredDep", ".", "getSUnit", "(", ")", "==", "&", "FromSU", "&&", "PredDep", ".", "getKind", "(", ")", "==", "llvm", "::", "SDep", "::", "Data", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIMachineScheduler (2)", "Func": "hasDataDependencyPred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55920, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "}", "LiveOutRegs", ".", "clear", "(", ")", ";", "for", "(", "const", "auto", "&", "RegMaskPair", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveOutRegs", ")", "{", "Register", "Reg", "=", "RegMaskPair", ".", "RegUnit", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", "&&", "isDefBetween", "(", "Reg", ",", "LIS", "->", "getInstructionIndex", "(", "*", "BeginBlock", ")", ".", "getRegSlot", "(", ")", ",", "LIS", "->", "getInstructionIndex", "(", "*", "EndBlock", ")", ".", "getRegSlot", "(", ")", ",", "MRI", ",", "LIS", ")", ")", "{", "LiveOutRegs", ".", "insert", "(", "Reg", ")", ";", "}", "}", "LiveInPressure", "=", "TopPressure", ".", "MaxSetPressure", ";", "LiveOutPressure", "=", "BotPressure", ".", "MaxSetPressure", ";"], "ground_truth": ["TopRPTracker", ".", "closeTop", "(", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "initRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55921, "Length": 99, "Cover_Rate": 0.3694029850746269} {"Template_token": ["", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "SlotIndex", "InstSlot", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ";"], "ground_truth": ["if", "(", "InstSlot", ">=", "First", "&&", "InstSlot", "<=", "Last", ")", "return", "true", ";"], "File": "SIMachineScheduler (2)", "Func": "isDefBetween", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55922, "Length": 38, "Cover_Rate": 0.3584905660377358} {"Template_token": ["", "bool", "ScheduleBlockCreator", "::", "isSUInBlock", "(", "SUnit", "*", "SU", ",", "unsigned", "ID", ")", "{", "if", "(", "SU", "->", "NodeNum", ">=", "DAG", "->", "SUnits", ".", "size", "(", ")", ")", "return", "false", ";", "return", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "SU", "->", "NodeNum", "]", "]", "->", "getID", "(", ")", "==", "ID", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "isSUInBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55923, "Length": 48, "Cover_Rate": 1.0} {"Template_token": ["", "ScheduledSUnits", "[", "BestPos", "]", "=", "SU", "->", "NodeNum", ";", "ScheduledSUnitsInv", "[", "SU", "->", "NodeNum", "]", "=", "BestPos", ";", "}", "LastLowLatencyPos", "=", "BestPos", ";", "if", "(", "IsLowLatencyUser", ")", "LastLowLatencyUser", "=", "BestPos", ";", "}", "else", "if", "(", "IsLowLatencyUser", ")", "{", "LastLowLatencyUser", "=", "i", ";", "}", "else", "if", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "bool", "CopyForLowLat", "=", "false", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "TII", "->", "isLowLatencyInstruction", "(", "*", "Succ", "->", "getInstr", "(", ")", ")", ")", "{", "CopyForLowLat", "=", "true", ";", "}", "}", "if", "(", "!", "CopyForLowLat", ")", "continue", ";", "if", "(", "MinPos", "<", "i", ")", "{", "for", "(", "unsigned", "u", "=", "i", ";", "u", ">", "MinPos", ";", "--", "u", ")", "{", "++", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "u", "-", "", "]", "]", ";", "ScheduledSUnits", "[", "u", "]", "=", "ScheduledSUnits", "[", "u", "-", "", "]", ";", "}", "ScheduledSUnits", "[", "MinPos", "]", "=", "SU", "->", "NodeNum", ";"], "ground_truth": ["ScheduledSUnitsInv", "[", "SU", "->", "NodeNum", "]", "=", "MinPos", ";"], "File": "SIMachineScheduler (2)", "Func": "moveLowLatencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55924, "Length": 193, "Cover_Rate": 0.43863636363636366} {"Template_token": ["", "}", "if", "(", "TII", "->", "isLowLatencyInstruction", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "unsigned", "BestPos", "=", "LastLowLatencyUser", "+", "", ";", "if", "(", "(", "int", ")", "BestPos", "<=", "LastLowLatencyPos", ")", "BestPos", "=", "LastLowLatencyPos", "+", "", ";", "if", "(", "BestPos", "<", "MinPos", ")", "BestPos", "=", "MinPos", ";", "if", "(", "BestPos", "<", "i", ")", "{", "for", "(", "unsigned", "u", "=", "i", ";", "u", ">", "BestPos", ";", "--", "u", ")", "{", "++", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "u", "-", "", "]", "]", ";", "ScheduledSUnits", "[", "u", "]", "=", "ScheduledSUnits", "[", "u", "-", "", "]", ";", "}", "ScheduledSUnits", "[", "BestPos", "]", "=", "SU", "->", "NodeNum", ";", "ScheduledSUnitsInv", "[", "SU", "->", "NodeNum", "]", "=", "BestPos", ";", "}", "LastLowLatencyPos", "=", "BestPos", ";", "if", "(", "IsLowLatencyUser", ")", "LastLowLatencyUser", "=", "BestPos", ";", "}", "else", "if", "(", "IsLowLatencyUser", ")", "{", "LastLowLatencyUser", "=", "i", ";", "}", "else", "if", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "bool", "CopyForLowLat", "=", "false", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";"], "ground_truth": ["if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";"], "File": "SIMachineScheduler (2)", "Func": "moveLowLatencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55925, "Length": 195, "Cover_Rate": 0.4431818181818182} {"Template_token": ["", "if", "(", "!", "I", "->", "isDebugInstr", "(", ")", ")", "break", ";", "}", "return", "I", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "nextIfDebug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55926, "Length": 16, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "assert", "(", "!", "SU", "->", "NumPredsLeft", ")", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "::", "iterator", "I", "=", "llvm", "::", "find", "(", "TopReadySUs", ",", "SU", ")", ";", "if", "(", "I", "==", "TopReadySUs", ".", "end", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "TopReadySUs", ".", "erase", "(", "I", ")", ";", "releaseSuccessors", "(", "SU", ",", "true", ")", ";", "if", "(", "HasLowLatencyNonWaitedParent", "[", "NodeNum2Index", "[", "SU", "->", "NodeNum", "]", "]", ")", "HasLowLatencyNonWaitedParent", ".", "assign", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";", "if", "(", "DAG", "->", "IsLowLatencySU", "[", "SU", "->", "NodeNum", "]", ")", "{", "for", "(", "SDep", "&", "Succ", ":", "SU", "->", "Succs", ")", "{", "std", "::", "map", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "I", "=", "NodeNum2Index", ".", "find", "(", "Succ", ".", "getSUnit", "(", ")", "->", "NodeNum", ")", ";", "if", "(", "I", "!=", "NodeNum2Index", ".", "end", "(", ")", ")", "HasLowLatencyNonWaitedParent", "[", "I", "->", "second", "]", "=", "", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "nodeScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55927, "Length": 159, "Cover_Rate": 0.9034090909090909} {"Template_token": ["", "Cand", ".", "Block", "=", "nullptr", ";", "for", "(", "std", "::", "vector", "<", "ScheduleBlock", "*", ">", "::", "iterator", "I", "=", "ReadyBlocks", ".", "begin", "(", ")", ",", "E", "=", "ReadyBlocks", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BlockSchedCandidate", "TryCand", ";", "TryCand", ".", "Block", "=", "*", "I", ";", "TryCand", ".", "IsHighLatency", "=", "TryCand", ".", "Block", "->", "isHighLatencyBlock", "(", ")", ";", "TryCand", ".", "VGPRUsageDiff", "=", "checkRegUsageImpact", "(", "TryCand", ".", "Block", "->", "getInRegs", "(", ")", ",", "TryCand", ".", "Block", "->", "getOutRegs", "(", ")", ")", "[", "", "::", "VGPR_32", "]", ";", "TryCand", ".", "NumSuccessors", "=", "TryCand", ".", "Block", "->", "getSuccs", "(", ")", ".", "size", "(", ")", ";", "TryCand", ".", "NumHighLatencySuccessors", "=", "TryCand", ".", "Block", "->", "getNumHighLatencySuccessors", "(", ")", ";", "TryCand", ".", "LastPosHighLatParentScheduled", "=", "(", "unsigned", "int", ")", "std", "::", "max", "<", "int", ">", "(", "", ",", "LastPosHighLatencyParentScheduled", "[", "TryCand", ".", "Block", "->", "getID", "(", ")", "]", "-", "LastPosWaitedHighLatency", ")", ";", "TryCand", ".", "Height", "=", "TryCand", ".", "Block", "->", "Height", ";", "if", "(", "VregCurrentUsage", ">", "", "||", "Variant", "!=", "", ")", "{", "if", "(", "!", "tryCandidateRegUsage", "(", "Cand", ",", "TryCand", ")", "&&", "Variant", "!=", "", ")", "tryCandidateLatency", "(", "Cand", ",", "TryCand", ")", ";", "}", "else", "{", "if", "(", "!", "tryCandidateLatency", "(", "Cand", ",", "TryCand", ")", ")", "tryCandidateRegUsage", "(", "Cand", ",", "TryCand", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "pickBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55928, "Length": 213, "Cover_Rate": 0.40804597701149425} {"Template_token": ["", "TryCand", ".", "LowLatencyOffset", "=", "DAG", "->", "LowLatencyOffset", "[", "SU", "->", "NodeNum", "]", ";", "TryCand", ".", "HasLowLatencyNonWaitedParent", "=", "HasLowLatencyNonWaitedParent", "[", "NodeNum2Index", "[", "SU", "->", "NodeNum", "]", "]", ";", "tryCandidateTopDown", "(", "TopCand", ",", "TryCand", ")", ";"], "ground_truth": ["if", "(", "TryCand", ".", "Reason", "!=", "NoCand", ")", "TopCand", ".", "setBest", "(", "TryCand", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "pickNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55929, "Length": 49, "Cover_Rate": 0.3161290322580645} {"Template_token": ["", "if", "(", "!", "full", ")", "return", ";", "dbgs", "(", ")", "<<", "", "<<", "HighLatencyBlock", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "ScheduleBlock", "*", "P", ":", "Preds", ")", "{", "P", "->", "printDebug", "(", "false", ")", ";", "}", "dbgs", "(", ")", "<<", "", ";", "for", "(", "std", "::", "pair", "<", "ScheduleBlock", "*", ",", "ScheduleBlockLinkKind", ">", "S", ":", "Succs", ")", "{", "if", "(", "S", ".", "second", "==", "", ")", "dbgs", "(", ")", "<<", "", ";", "S", ".", "first", "->", "printDebug", "(", "false", ")", ";", "}", "if", "(", "Scheduled", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "LiveInPressure", "[", "", "::", "SReg_32", "]", "<<", "' '", "<<", "LiveInPressure", "[", "", "::", "VGPR_32", "]", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "", "<<", "LiveOutPressure", "[", "", "::", "SReg_32", "]", "<<", "' '", "<<", "LiveOutPressure", "[", "", "::", "VGPR_32", "]", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "Reg", ":", "LiveInRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "Reg", ":", "LiveOutRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "printDebug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55930, "Length": 200, "Cover_Rate": 0.7722007722007722} {"Template_token": ["", "for", "(", "unsigned", "SUNum", ":", "DAG", "->", "BottomUpIndex2SU", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "SUNum", "]", ";", "bool", "hasSuccessor", "=", "false", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "hasSuccessor", "=", "true", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "regroupNoUserInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55931, "Length": 85, "Cover_Rate": 0.68} {"Template_token": ["", "int", "GroupID", "=", "NextNonReservedID", "++", ";", "for", "(", "unsigned", "SUNum", ":", "DAG", "->", "BottomUpIndex2SU", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "SUNum", "]", ";", "bool", "hasSuccessor", "=", "false", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "hasSuccessor", "=", "true", ";", "}", "if", "(", "!", "hasSuccessor", ")", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "GroupID", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "regroupNoUserInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55932, "Length": 106, "Cover_Rate": 0.848} {"Template_token": ["", "void", "ScheduleBlockScheduler", "::", "releaseBlockSuccs", "(", "ScheduleBlock", "*", "Parent", ")", "{", "for", "(", "const", "auto", "&", "Block", ":", "Parent", "->", "getSuccs", "(", ")", ")", "{"], "ground_truth": ["if", "(", "--", "BlockNumPredsLeft", "[", "Block", ".", "first", "->", "getID", "(", ")", "]", "==", "", ")", "ReadyBlocks", ".", "push_back", "(", "Block", ".", "first", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "releaseBlockSuccs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55933, "Length": 49, "Cover_Rate": 0.6125} {"Template_token": ["", "if", "(", "--", "BlockNumPredsLeft", "[", "Block", ".", "first", "->", "getID", "(", ")", "]", "==", "", ")", "ReadyBlocks", ".", "push_back", "(", "Block", ".", "first", ")", ";", "if", "(", "Parent", "->", "isHighLatencyBlock", "(", ")", "&&", "Block", ".", "second", "==", "", ")", "LastPosHighLatencyParentScheduled", "[", "Block", ".", "first", "->", "getID", "(", ")", "]", "=", "NumBlockScheduled", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "releaseBlockSuccs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55934, "Length": 53, "Cover_Rate": 0.6625} {"Template_token": ["", "void", "ScheduleBlock", "::", "releaseSucc", "(", "SUnit", "*", "SU", ",", "SDep", "*", "SuccEdge", ")", "{", "SUnit", "*", "SuccSU", "=", "SuccEdge", "->", "getSUnit", "(", ")", ";", "if", "(", "SuccEdge", "->", "isWeak", "(", ")", ")", "{", "--", "SuccSU", "->", "WeakPredsLeft", ";", "return", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "releaseSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55935, "Length": 41, "Cover_Rate": 0.5} {"Template_token": ["", "}", "if", "(", "SuccSU", "->", "NumPredsLeft", "==", "", ")", "{", "dbgs", "(", ")", "<<", "", ";", "DAG", "->", "dumpNode", "(", "*", "SuccSU", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "SIMachineScheduler (2)", "Func": "releaseSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55936, "Length": 30, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "SUnit", "*", "SuccSU", "=", "Succ", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccSU", "->", "NodeNum", ">=", "DAG", "->", "SUnits", ".", "size", "(", ")", ")", "continue", ";", "if", "(", "BC", "->", "isSUInBlock", "(", "SuccSU", ",", "ID", ")", "!=", "InOrOutBlock", ")", "continue", ";", "releaseSucc", "(", "SU", ",", "&", "Succ", ")", ";"], "ground_truth": ["if", "(", "SuccSU", "->", "NumPredsLeft", "==", "", "&&", "InOrOutBlock", ")", "TopReadySUs", ".", "push_back", "(", "SuccSU", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "releaseSuccessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55937, "Length": 66, "Cover_Rate": 0.717391304347826} {"Template_token": ["", "void", "ScheduleDAGMI", "::", "restoreSULinksLeft", "(", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnits", "[", "i", "]", ".", "isScheduled", "=", "false", ";", "SUnits", "[", "i", "]", ".", "WeakPredsLeft", "=", "SUnitsLinksBackup", "[", "i", "]", ".", "WeakPredsLeft", ";", "SUnits", "[", "i", "]", ".", "NumPredsLeft", "=", "SUnitsLinksBackup", "[", "i", "]", ".", "NumPredsLeft", ";", "SUnits", "[", "i", "]", ".", "WeakSuccsLeft", "=", "SUnitsLinksBackup", "[", "i", "]", ".", "WeakSuccsLeft", ";"], "ground_truth": ["SUnits", "[", "i", "]", ".", "NumSuccsLeft", "=", "SUnitsLinksBackup", "[", "i", "]", ".", "NumSuccsLeft", ";"], "File": "SIMachineScheduler (2)", "Func": "restoreSULinksLeft", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55938, "Length": 95, "Cover_Rate": 0.979381443298969} {"Template_token": ["", "SUnits", "[", "i", "]", ".", "isScheduled", "=", "false", ";", "SUnits", "[", "i", "]", ".", "WeakPredsLeft", "=", "SUnitsLinksBackup", "[", "i", "]", ".", "WeakPredsLeft", ";", "SUnits", "[", "i", "]", ".", "NumPredsLeft", "=", "SUnitsLinksBackup", "[", "i", "]", ".", "NumPredsLeft", ";", "SUnits", "[", "i", "]", ".", "WeakSuccsLeft", "=", "SUnitsLinksBackup", "[", "i", "]", ".", "WeakSuccsLeft", ";", "SUnits", "[", "i", "]", ".", "NumSuccsLeft", "=", "SUnitsLinksBackup", "[", "i", "]", ".", "NumSuccsLeft", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "restoreSULinksLeft", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55939, "Length": 67, "Cover_Rate": 0.6907216494845361} {"Template_token": ["", "if", "(", "TII", "->", "getMemOperandWithOffset", "(", "*", "SU", "->", "getInstr", "(", ")", ",", "BaseLatOp", ",", "OffLatReg", ",", "OffsetIsScalable", ",", "TRI", ")", ")", "LowLatencyOffset", "[", "i", "]", "=", "OffLatReg", ";", "}", "else", "if", "(", "TII", "->", "isHighLatencyDef", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ")", ")", "IsHighLatencySU", "[", "i", "]", "=", "", ";", "}", "Scheduler", "Scheduler", "(", "this", ")", ";", "Best", "=", "Scheduler", ".", "scheduleVariant", "(", "", ",", "", ")", ";", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "", ")", "{", "static", "const", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockLatencyRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockLatencyRegUsage", "}", ",", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "", ")", "{", "static", "const", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsage", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsage", "}", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "unsigned", "I", ":", "ScheduledSUnits", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "", ")", ";", "placeDebugValues", "(", ")", ";", "LLVM_DEBUG", "(", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "begin", "(", ")", "->", "getParent", "(", ")", ")", "<<", "", ";"], "File": "SIMachineScheduler (2)", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55940, "Length": 426, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "CurrentTopFastSched", "=", "DAG", "->", "getCurrentTop", "(", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "::", "iterator", ">", "PosOld", ";", "std", "::", "vector", "<", "MachineBasicBlock", "::", "iterator", ">", "PosNew", ";", "PosOld", ".", "reserve", "(", "DAG", "->", "SUnits", ".", "size", "(", ")", ")", ";", "PosNew", ".", "reserve", "(", "DAG", "->", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "BlockIndice", "=", "TopDownIndex2Block", "[", "i", "]", ";", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "SUs", "=", "Block", "->", "getScheduledUnits", "(", ")", ";", "for", "(", "SUnit", "*", "SU", ":", "SUs", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Pos", "=", "MI", ";", "PosOld", ".", "push_back", "(", "Pos", ")", ";", "if", "(", "&", "*", "CurrentTopFastSched", "==", "MI", ")", "{", "PosNew", ".", "push_back", "(", "Pos", ")", ";", "CurrentTopFastSched", "=", "nextIfDebug", "(", "++", "CurrentTopFastSched", ",", "DAG", "->", "getCurrentBottom", "(", ")", ")", ";", "}", "else", "{", "DAG", "->", "getBB", "(", ")", "->", "splice", "(", "CurrentTopFastSched", ",", "DAG", "->", "getBB", "(", ")", ",", "MI", ")", ";", "DAG", "->", "getLIS", "(", ")", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";"], "ground_truth": ["PosNew", ".", "push_back", "(", "CurrentTopFastSched", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "scheduleInsideBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55941, "Length": 214, "Cover_Rate": 0.44490644490644493} {"Template_token": ["", "struct", "ScheduleBlockResult", "", "(", "SchedulerBlockCreatorVariant", "BlockVariant", ",", "SchedulerBlockSchedulerVariant", "ScheduleVariant", ")", "{", "ScheduleBlocks", "Blocks", "=", "BlockCreator", ".", "getBlocks", "(", "BlockVariant", ")", ";", "ScheduleBlockScheduler", "Scheduler", "(", "DAG", ",", "ScheduleVariant", ",", "Blocks", ")", ";", "std", "::", "vector", "<", "ScheduleBlock", "*", ">", "ScheduledBlocks", ";"], "ground_truth": ["struct", "ScheduleBlockResult", "Res", ";"], "File": "SIMachineScheduler (2)", "Func": "scheduleVariant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55942, "Length": 44, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "ScheduleBlockCreator", "::", "ScheduleBlockCreator", "(", "ScheduleDAGMI", "*", "DAG", ")", ":", "DAG", "(", "DAG", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "SIScheduleBlockCreator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55943, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "ScheduleBlockCreator", "::", "ScheduleBlockCreator", "(", "ScheduleDAGMI", "*", "DAG", ")", ":", "DAG", "(", "DAG", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "SIScheduleBlockCreator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55944, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "int", "topoInd", "=", "-", "", ";", "for", "(", "ScheduleBlock", "*", "Pred", ":", "Block", "->", "getPreds", "(", ")", ")", "{", "std", "::", "set", "<", "unsigned", ">", "PredOutRegs", "=", "Pred", "->", "getOutRegs", "(", ")", ";", "std", "::", "set", "<", "unsigned", ">", "::", "iterator", "RegPos", "=", "PredOutRegs", ".", "find", "(", "Reg", ")", ";", "if", "(", "RegPos", "!=", "PredOutRegs", ".", "end", "(", ")", ")", "{", "Found", "=", "true", ";", "if", "(", "topoInd", "<", "BlocksStruct", ".", "TopDownBlock2Index", "[", "Pred", "->", "getID", "(", ")", "]", ")", "{", "topoInd", "=", "BlocksStruct", ".", "TopDownBlock2Index", "[", "Pred", "->", "getID", "(", ")", "]", ";", "}", "}", "}", "if", "(", "!", "Found", ")", "continue", ";", "int", "PredID", "=", "BlocksStruct", ".", "TopDownIndex2Block", "[", "topoInd", "]", ";", "++", "LiveOutRegsNumUsages", "[", "PredID", "]", "[", "Reg", "]", ";", "}", "}", "LastPosHighLatencyParentScheduled", ".", "resize", "(", "Blocks", ".", "size", "(", ")", ",", "", ")", ";", "BlockNumPredsLeft", ".", "resize", "(", "Blocks", ".", "size", "(", ")", ")", ";", "BlockNumSuccsLeft", ".", "resize", "(", "Blocks", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Blocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "Blocks", "[", "i", "]", ";", "BlockNumPredsLeft", "[", "i", "]", "=", "Block", "->", "getPreds", "(", ")", ".", "size", "(", ")", ";", "BlockNumSuccsLeft", "[", "i", "]", "=", "Block", "->", "getSuccs", "(", ")", ".", "size", "(", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Blocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "Blocks", "[", "i", "]", ";", "assert", "(", "Block", "->", "getID", "(", ")", "==", "i", ")", ";", "}", "std", "::", "set", "<", "unsigned", ">", "InRegs", "=", "DAG", "->", "getInRegs", "(", ")", ";", "addLiveRegs", "(", "InRegs", ")", ";", "for", "(", "unsigned", "Reg", ":", "DAG", "->", "getOutRegs", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Blocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "ID", "=", "BlocksStruct", ".", "TopDownIndex2Block", "[", "Blocks", ".", "size", "(", ")", "-", "", "-", "i", "]", ";", "ScheduleBlock", "*", "Block", "=", "Blocks", "[", "ID", "]", ";", "const", "std", "::", "set", "<", "unsigned", ">", "&", "OutRegs", "=", "Block", "->", "getOutRegs", "(", ")", ";", "if", "(", "OutRegs", ".", "find", "(", "Reg", ")", "==", "OutRegs", ".", "end", "(", ")", ")", "continue", ";", "++", "LiveOutRegsNumUsages", "[", "ID", "]", "[", "Reg", "]", ";", "break", ";", "}", "}", "for", "(", "ScheduleBlock", "*", "Block", ":", "Blocks", ")", "{", "for", "(", "unsigned", "Reg", ":", "Block", "->", "getInRegs", "(", ")", ")", "{", "bool", "Found", "=", "false", ";", "for", "(", "ScheduleBlock", "*", "Pred", ":", "Block", "->", "getPreds", "(", ")", ")", "{", "std", "::", "set", "<", "unsigned", ">", "PredOutRegs", "=", "Pred", "->", "getOutRegs", "(", ")", ";", "std", "::", "set", "<", "unsigned", ">", "::", "iterator", "RegPos", "=", "PredOutRegs", ".", "find", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "RegPos", "!=", "PredOutRegs", ".", "end", "(", ")", ")", "{"], "File": "SIMachineScheduler (2)", "Func": "SIScheduleBlockScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55945, "Length": 475, "Cover_Rate": 0.6699576868829337} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "TII", ")", ";"], "ground_truth": ["TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "SIScheduleDAGMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55946, "Length": 24, "Cover_Rate": 0.4897959183673469} {"Template_token": ["", "BottomUpIndex2SU", "=", "std", "::", "vector", "<", "int", ">", "(", "Topo", ".", "rbegin", "(", ")", ",", "Topo", ".", "rend", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "topologicalSort", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55948, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "if", "(", "TryCand", ".", "IsHighLatency", "&&", "", "(", "TryCand", ".", "Height", ",", "Cand", ".", "Height", ",", "TryCand", ",", "Cand", ",", "Depth", ")", ")", "return", "true", ";", "if", "(", "", "(", "TryCand", ".", "NumHighLatencySuccessors", ",", "Cand", ".", "NumHighLatencySuccessors", ",", "TryCand", ",", "Cand", ",", "Successor", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "SIMachineScheduler (2)", "Func": "tryCandidateLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55950, "Length": 51, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "if", "(", "", "(", "TryCand", ".", "VGPRUsageDiff", ">", "", ",", "Cand", ".", "VGPRUsageDiff", ">", "", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", "true", ";", "if", "(", "", "(", "TryCand", ".", "NumSuccessors", ">", "", ",", "Cand", ".", "NumSuccessors", ">", "", ",", "TryCand", ",", "Cand", ",", "Successor", ")", ")", "return", "true", ";", "if", "(", "", "(", "TryCand", ".", "Height", ",", "Cand", ".", "Height", ",", "TryCand", ",", "Cand", ",", "Depth", ")", ")", "return", "true", ";", "if", "(", "", "(", "TryCand", ".", "VGPRUsageDiff", ",", "Cand", ".", "VGPRUsageDiff", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "SIMachineScheduler (2)", "Func": "tryCandidateRegUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55951, "Length": 99, "Cover_Rate": 0.6971830985915493} {"Template_token": ["", "if", "(", "", "(", "TryCand", ".", "NumSuccessors", ">", "", ",", "Cand", ".", "NumSuccessors", ">", "", ",", "TryCand", ",", "Cand", ",", "Successor", ")", ")", "return", "true", ";", "if", "(", "", "(", "TryCand", ".", "Height", ",", "Cand", ".", "Height", ",", "TryCand", ",", "Cand", ",", "Depth", ")", ")", "return", "true", ";", "if", "(", "", "(", "TryCand", ".", "VGPRUsageDiff", ",", "Cand", ".", "VGPRUsageDiff", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "SIMachineScheduler (2)", "Func": "tryCandidateRegUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55952, "Length": 73, "Cover_Rate": 0.5140845070422535} {"Template_token": ["", "TryCand", ".", "Reason", "=", "NodeOrder", ";", "return", ";", "}", "if", "(", "Cand", ".", "SGPRUsage", ">", "", "&&", "", "(", "TryCand", ".", "SGPRUsage", ",", "Cand", ".", "SGPRUsage", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", ";", "if", "(", "", "(", "TryCand", ".", "HasLowLatencyNonWaitedParent", ",", "Cand", ".", "HasLowLatencyNonWaitedParent", ",", "TryCand", ",", "Cand", ",", "", ")", ")", "return", ";"], "ground_truth": ["if", "(", "", "(", "TryCand", ".", "IsLowLatency", ",", "Cand", ".", "IsLowLatency", ",", "TryCand", ",", "Cand", ",", "", ")", ")", "return", ";"], "File": "SIMachineScheduler (2)", "Func": "tryCandidateTopDown", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55953, "Length": 78, "Cover_Rate": 0.41711229946524064} {"Template_token": ["", "TryCand", ".", "Reason", "=", "NodeOrder", ";", "return", ";", "}", "if", "(", "Cand", ".", "SGPRUsage", ">", "", "&&", "", "(", "TryCand", ".", "SGPRUsage", ",", "Cand", ".", "SGPRUsage", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", ";", "if", "(", "", "(", "TryCand", ".", "HasLowLatencyNonWaitedParent", ",", "Cand", ".", "HasLowLatencyNonWaitedParent", ",", "TryCand", ",", "Cand", ",", "", ")", ")", "return", ";", "if", "(", "", "(", "TryCand", ".", "IsLowLatency", ",", "Cand", ".", "IsLowLatency", ",", "TryCand", ",", "Cand", ",", "", ")", ")", "return", ";", "if", "(", "TryCand", ".", "IsLowLatency", "&&", "", "(", "TryCand", ".", "LowLatencyOffset", ",", "Cand", ".", "LowLatencyOffset", ",", "TryCand", ",", "Cand", ",", "", ")", ")", "return", ";", "if", "(", "", "(", "TryCand", ".", "VGPRUsage", ",", "Cand", ".", "VGPRUsage", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", ";", "if", "(", "TryCand", ".", "SU", "->", "NodeNum", "<", "Cand", ".", "SU", "->", "NodeNum", ")", "{"], "ground_truth": ["TryCand", ".", "Reason", "=", "NodeOrder", ";"], "File": "SIMachineScheduler (2)", "Func": "tryCandidateTopDown", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55954, "Length": 145, "Cover_Rate": 0.7754010695187166} {"Template_token": ["", "if", "(", "TryVal", "<", "CandVal", ")", "{", "TryCand", ".", "Reason", "=", "Reason", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "TryVal", ">", "CandVal", ")", "{"], "File": "SIMachineScheduler (2)", "Func": "tryLess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55955, "Length": 24, "Cover_Rate": 0.32} {"Template_token": ["", "void", "ScheduleBlock", "::", "undoReleaseSucc", "(", "SUnit", "*", "SU", ",", "SDep", "*", "SuccEdge", ")", "{", "SUnit", "*", "SuccSU", "=", "SuccEdge", "->", "getSUnit", "(", ")", ";", "if", "(", "SuccEdge", "->", "isWeak", "(", ")", ")", "{", "++", "SuccSU", "->", "WeakPredsLeft", ";", "return", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "undoReleaseSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55956, "Length": 41, "Cover_Rate": 0.8723404255319149} {"Template_token": ["", "for", "(", "SUnit", "*", "SU", ":", "SUnits", ")", "{", "SU", "->", "isScheduled", "=", "false", ";"], "ground_truth": ["for", "(", "SDep", "&", "Succ", ":", "SU", "->", "Succs", ")", "{"], "File": "SIMachineScheduler (2)", "Func": "undoSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55957, "Length": 26, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "CurrentColoring", ".", "clear", "(", ")", ";", "CurrentColoring", ".", "resize", "(", "DAGSize", ",", "", ")", ";", "Node2CurrentBlock", ".", "clear", "(", ")", ";", "DAG", "->", "restoreSULinksLeft", "(", ")", ";", "NextReservedID", "=", "", ";", "NextNonReservedID", "=", "DAGSize", "+", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "BlockVariant", "==", "", ")", "colorHighLatenciesGroups", "(", ")", ";", "else", "colorHighLatenciesAlone", "(", ")", ";", "colorComputeReservedDependencies", "(", ")", ";", "colorAccordingToReservedDependencies", "(", ")", ";", "colorEndsAccordingToDependencies", "(", ")", ";", "if", "(", "BlockVariant", "==", "", ")", "colorForceConsecutiveOrderInGroup", "(", ")", ";", "regroupNoUserInstructions", "(", ")", ";", "colorMergeConstantLoadsNextGroup", "(", ")", ";", "colorMergeIfPossibleNextGroupOnlyForReserved", "(", ")", ";", "colorExports", "(", ")", ";", "Node2CurrentBlock", ".", "resize", "(", "DAGSize", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "unsigned", "Color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "if", "(", "RealID", ".", "find", "(", "Color", ")", "==", "RealID", ".", "end", "(", ")", ")", "{", "int", "ID", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "BlockPtrs", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "ScheduleBlock", ">", "(", "DAG", ",", "this", ",", "ID", ")", ")", ";", "CurrentBlocks", ".", "push_back", "(", "BlockPtrs", ".", "rbegin", "(", ")", "->", "get", "(", ")", ")", ";", "RealID", "[", "Color", "]", "=", "ID", ";", "}", "CurrentBlocks", "[", "RealID", "[", "Color", "]", "]", "->", "addUnit", "(", "SU", ")", ";", "Node2CurrentBlock", "[", "SU", "->", "NodeNum", "]", "=", "RealID", "[", "Color", "]", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "int", "SUID", "=", "Node2CurrentBlock", "[", "i", "]", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addSucc", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "]", ",", "SuccDep", ".", "isCtrl", "(", ")", "?", "NoData", ":", "Data", ")", ";", "}", "for", "(", "SDep", "&", "PredDep", ":", "SU", "->", "Preds", ")", "{", "SUnit", "*", "Pred", "=", "PredDep", ".", "getSUnit", "(", ")", ";"], "ground_truth": ["if", "(", "PredDep", ".", "isWeak", "(", ")", "||", "Pred", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";"], "File": "SIMachineScheduler11", "Func": "createBlocksForVariant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55958, "Length": 396, "Cover_Rate": 0.7109515260323159} {"Template_token": ["", "SUnit", "&", "getEntrySU", "(", ")", "{"], "ground_truth": ["return", "EntrySU", ";"], "File": "SIMachineScheduler11", "Func": "getEntrySU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55959, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "EntrySU", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler11", "Func": "getEntrySU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55960, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "PredID", "==", "P", "->", "getID", "(", ")", ")", "return", ";", "}", "Preds", ".", "push_back", "(", "Pred", ")", ";", "assert", "(", "none_of", "(", "Succs", ",", "[", "=", "]", "(", "ScheduleBlock", "*", "S", ")", "{", "return", "PredID", "==", "S", "->", "getID", "(", ")", ";", "}", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler13", "Func": "addPred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55961, "Length": 51, "Cover_Rate": 0.6455696202531646} {"Template_token": ["", "void", "ScheduleBlock", "::", "addPred", "(", "ScheduleBlock", "*", "Pred", ")", "{", "unsigned", "PredID", "=", "Pred", "->", "getID", "(", ")", ";", "for", "(", "ScheduleBlock", "*", "P", ":", "Preds", ")", "{", "if", "(", "PredID", "==", "P", "->", "getID", "(", ")", ")", "return", ";", "}"], "ground_truth": ["Preds", ".", "push_back", "(", "Pred", ")", ";"], "File": "SIMachineScheduler13", "Func": "addPred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55962, "Length": 48, "Cover_Rate": 0.6075949367088608} {"Template_token": ["", "if", "(", "SuccID", "==", "S", "->", "getID", "(", ")", ")", "return", ";", "}", "if", "(", "Succ", "->", "isHighLatencyBlock", "(", ")", ")", "++", "NumHighLatencySuccessors", ";", "Succs", ".", "push_back", "(", "Succ", ")", ";", "assert", "(", "none_of", "(", "Preds", ",", "[", "=", "]", "(", "ScheduleBlock", "*", "P", ")", "{", "return", "SuccID", "==", "P", "->", "getID", "(", ")", ";", "}", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler13", "Func": "addSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55963, "Length": 62, "Cover_Rate": 0.6888888888888889} {"Template_token": ["", "if", "(", "SuccID", "==", "S", "->", "getID", "(", ")", ")", "return", ";", "}", "if", "(", "Succ", "->", "isHighLatencyBlock", "(", ")", ")", "++", "NumHighLatencySuccessors", ";", "Succs", ".", "push_back", "(", "Succ", ")", ";", "assert", "(", "none_of", "(", "Preds", ",", "[", "=", "]", "(", "ScheduleBlock", "*", "P", ")", "{", "return", "SuccID", "==", "P", "->", "getID", "(", ")", ";", "}", ")", "&&", "", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler13", "Func": "addSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55964, "Length": 62, "Cover_Rate": 0.6888888888888889} {"Template_token": ["", "decreaseLiveRegs", "(", "Block", ",", "Block", "->", "getInRegs", "(", ")", ")", ";", "addLiveRegs", "(", "Block", "->", "getOutRegs", "(", ")", ")", ";", "releaseBlockSuccs", "(", "Block", ")", ";", "for", "(", "std", "::", "map", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "RegI", "=", "LiveOutRegsNumUsages", "[", "Block", "->", "getID", "(", ")", "]", ".", "begin", "(", ")", ",", "E", "=", "LiveOutRegsNumUsages", "[", "Block", "->", "getID", "(", ")", "]", ".", "end", "(", ")", ";", "RegI", "!=", "E", ";", "++", "RegI", ")", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "RegP", "=", "*", "RegI", ";", "if", "(", "LiveRegsConsumers", ".", "find", "(", "RegP", ".", "first", ")", "==", "LiveRegsConsumers", ".", "end", "(", ")", ")", "LiveRegsConsumers", "[", "RegP", ".", "first", "]", "=", "RegP", ".", "second", ";", "else", "{", "assert", "(", "LiveRegsConsumers", "[", "RegP", ".", "first", "]", "==", "", ")", ";", "LiveRegsConsumers", "[", "RegP", ".", "first", "]", "+=", "RegP", ".", "second", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler13", "Func": "blockScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55965, "Length": 142, "Cover_Rate": 0.7717391304347826} {"Template_token": ["", "void", "ScheduleBlockScheduler", "::", "blockScheduled", "(", "ScheduleBlock", "*", "Block", ")", "{", "decreaseLiveRegs", "(", "Block", ",", "Block", "->", "getInRegs", "(", ")", ")", ";", "addLiveRegs", "(", "Block", "->", "getOutRegs", "(", ")", ")", ";", "releaseBlockSuccs", "(", "Block", ")", ";", "for", "(", "std", "::", "map", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "RegI", "=", "LiveOutRegsNumUsages", "[", "Block", "->", "getID", "(", ")", "]", ".", "begin", "(", ")", ",", "E", "=", "LiveOutRegsNumUsages", "[", "Block", "->", "getID", "(", ")", "]", ".", "end", "(", ")", ";", "RegI", "!=", "E", ";", "++", "RegI", ")", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "RegP", "=", "*", "RegI", ";", "if", "(", "LiveRegsConsumers", ".", "find", "(", "RegP", ".", "first", ")", "==", "LiveRegsConsumers", ".", "end", "(", ")", ")", "LiveRegsConsumers", "[", "RegP", ".", "first", "]", "=", "RegP", ".", "second", ";", "else", "{", "assert", "(", "LiveRegsConsumers", "[", "RegP", ".", "first", "]", "==", "", ")", ";", "LiveRegsConsumers", "[", "RegP", ".", "first", "]", "+=", "RegP", ".", "second", ";", "}", "}"], "ground_truth": ["if", "(", "LastPosHighLatencyParentScheduled", "[", "Block", "->", "getID", "(", ")", "]", ">", "(", "unsigned", ")", "LastPosWaitedHighLatency", ")", "LastPosWaitedHighLatency", "=", "LastPosHighLatencyParentScheduled", "[", "Block", "->", "getID", "(", ")", "]", ";"], "File": "SIMachineScheduler13", "Func": "blockScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55966, "Length": 180, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "std", "::", "set", "<", "unsigned", ">", "SUColorsPending", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ">", "", "||", "CurrentTopDownReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ">", "", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";"], "ground_truth": ["if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";"], "File": "SIMachineScheduler13", "Func": "colorEndsAccordingToDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55967, "Length": 83, "Cover_Rate": 0.35319148936170214} {"Template_token": ["", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "ColorCount", "[", "color", "]", ">", "", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "size", "(", ")", "==", "", "&&", "*", "SUColors", ".", "begin", "(", ")", "!=", "color", ")", "{"], "ground_truth": ["--", "ColorCount", "[", "color", "]", ";"], "File": "SIMachineScheduler13", "Func": "colorMergeIfPossibleSmallGroupsToNextGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55968, "Length": 103, "Cover_Rate": 0.36917562724014336} {"Template_token": ["", "colorEndsAccordingToDependencies", "(", ")", ";", "if", "(", "BlockVariant", "==", "", ")", "colorForceConsecutiveOrderInGroup", "(", ")", ";", "regroupNoUserInstructions", "(", ")", ";", "colorMergeConstantLoadsNextGroup", "(", ")", ";", "colorMergeIfPossibleNextGroupOnlyForReserved", "(", ")", ";", "Node2CurrentBlock", ".", "resize", "(", "DAGSize", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "unsigned", "Color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "if", "(", "RealID", ".", "find", "(", "Color", ")", "==", "RealID", ".", "end", "(", ")", ")", "{", "int", "ID", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "BlockPtrs", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "ScheduleBlock", ">", "(", "DAG", ",", "this", ",", "ID", ")", ")", ";", "CurrentBlocks", ".", "push_back", "(", "BlockPtrs", ".", "rbegin", "(", ")", "->", "get", "(", ")", ")", ";", "RealID", "[", "Color", "]", "=", "ID", ";", "}", "CurrentBlocks", "[", "RealID", "[", "Color", "]", "]", "->", "addUnit", "(", "SU", ")", ";", "Node2CurrentBlock", "[", "SU", "->", "NodeNum", "]", "=", "RealID", "[", "Color", "]", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler13", "Func": "createBlocksForVariant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55969, "Length": 170, "Cover_Rate": 0.31307550644567217} {"Template_token": ["", "void", "ScheduleBlockCreator", "::", "fillStats", "(", ")", "{", "unsigned", "DAGSize", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "BlockIndice", "=", "TopDownIndex2Block", "[", "i", "]", ";", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "if", "(", "Block", "->", "getPreds", "(", ")", ".", "empty", "(", ")", ")", "Block", "->", "Depth", "=", "", ";"], "ground_truth": ["else", "{"], "File": "SIMachineScheduler13", "Func": "fillStats", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55970, "Length": 72, "Cover_Rate": 0.3287671232876712} {"Template_token": ["", "if", "(", "ReadyBlocks", ".", "empty", "(", ")", ")", "return", "nullptr", ";", "DAG", "->", "fillVgprSgprCost", "(", "LiveRegs", ".", "begin", "(", ")", ",", "LiveRegs", ".", "end", "(", ")", ",", "VregCurrentUsage", ",", "SregCurrentUsage", ")", ";", "if", "(", "VregCurrentUsage", ">", "maxVregUsage", ")", "maxVregUsage", "=", "VregCurrentUsage", ";", "if", "(", "VregCurrentUsage", ">", "maxSregUsage", ")", "maxSregUsage", "=", "VregCurrentUsage", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "ScheduleBlock", "*", "Block", ":", "ReadyBlocks", ")", "dbgs", "(", ")", "<<", "Block", "->", "getID", "(", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "Reg", ":", "LiveRegs", ")", "dbgs", "(", ")", "<<", "PrintVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "", "<<", "VregCurrentUsage", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "", "<<", "SregCurrentUsage", "<<", "'\\n'", ";", ")", ";", "Cand", ".", "Block", "=", "nullptr", ";", "for", "(", "std", "::", "vector", "<", "ScheduleBlock", "*", ">", "::", "iterator", "I", "=", "ReadyBlocks", ".", "begin", "(", ")", ",", "E", "=", "ReadyBlocks", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BlockSchedCandidate", "TryCand", ";", "TryCand", ".", "Block", "=", "*", "I", ";", "TryCand", ".", "IsHighLatency", "=", "TryCand", ".", "Block", "->", "isHighLatencyBlock", "(", ")", ";", "TryCand", ".", "VGPRUsageDiff", "=", "checkRegUsageImpact", "(", "TryCand", ".", "Block", "->", "getInRegs", "(", ")", ",", "TryCand", ".", "Block", "->", "getOutRegs", "(", ")", ")", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", ";", "TryCand", ".", "NumSuccessors", "=", "TryCand", ".", "Block", "->", "getSuccs", "(", ")", ".", "size", "(", ")", ";", "TryCand", ".", "NumHighLatencySuccessors", "=", "TryCand", ".", "Block", "->", "getNumHighLatencySuccessors", "(", ")", ";", "TryCand", ".", "LastPosHighLatParentScheduled", "=", "(", "unsigned", "int", ")", "std", "::", "max", "<", "int", ">", "(", "", ",", "LastPosHighLatencyParentScheduled", "[", "TryCand", ".", "Block", "->", "getID", "(", ")", "]", "-", "LastPosWaitedHighLatency", ")", ";"], "ground_truth": ["TryCand", ".", "Height", "=", "TryCand", ".", "Block", "->", "Height", ";"], "File": "SIMachineScheduler13", "Func": "pickBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55971, "Length": 306, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "for", "(", "unsigned", "Reg", ":", "LiveInRegs", ")", "dbgs", "(", ")", "<<", "PrintVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "Reg", ":", "LiveOutRegs", ")", "dbgs", "(", ")", "<<", "PrintVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "}", "dbgs", "(", ")", "<<", "", ";", "if", "(", "!", "Scheduled", ")", "{", "for", "(", "SUnit", "*", "SU", ":", "SUnits", ")", "{", "SU", "->", "dump", "(", "DAG", ")", ";", "}", "}", "else", "{"], "ground_truth": ["for", "(", "SUnit", "*", "SU", ":", "SUnits", ")", "{"], "File": "SIMachineScheduler13", "Func": "printDebug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55972, "Length": 96, "Cover_Rate": 0.367816091954023} {"Template_token": ["", "for", "(", "ScheduleBlock", "*", "Block", ":", "Parent", "->", "getSuccs", "(", ")", ")", "{", "--", "BlockNumPredsLeft", "[", "Block", "->", "getID", "(", ")", "]", ";", "if", "(", "BlockNumPredsLeft", "[", "Block", "->", "getID", "(", ")", "]", "==", "", ")", "{", "ReadyBlocks", ".", "push_back", "(", "Block", ")", ";", "}", "if", "(", "Parent", "->", "isHighLatencyBlock", "(", ")", ")", "LastPosHighLatencyParentScheduled", "[", "Block", "->", "getID", "(", ")", "]", "=", "NumBlockScheduled", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler13", "Func": "releaseBlockSuccs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55973, "Length": 65, "Cover_Rate": 0.8552631578947368} {"Template_token": ["", "if", "(", "BlockVariant", "==", "", ")", "colorForceConsecutiveOrderInGroup", "(", ")", ";", "regroupNoUserInstructions", "(", ")", ";", "colorMergeConstantLoadsNextGroup", "(", ")", ";", "colorMergeIfPossibleNextGroupOnlyForReserved", "(", ")", ";", "colorExports", "(", ")", ";", "Node2CurrentBlock", ".", "resize", "(", "DAGSize", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "unsigned", "Color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "if", "(", "RealID", ".", "find", "(", "Color", ")", "==", "RealID", ".", "end", "(", ")", ")", "{", "int", "ID", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "BlockPtrs", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "ScheduleBlock", ">", "(", "DAG", ",", "this", ",", "ID", ")", ")", ";", "CurrentBlocks", ".", "push_back", "(", "BlockPtrs", ".", "rbegin", "(", ")", "->", "get", "(", ")", ")", ";", "RealID", "[", "Color", "]", "=", "ID", ";", "}", "CurrentBlocks", "[", "RealID", "[", "Color", "]", "]", "->", "addUnit", "(", "SU", ")", ";", "Node2CurrentBlock", "[", "SU", "->", "NodeNum", "]", "=", "RealID", "[", "Color", "]", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "int", "SUID", "=", "Node2CurrentBlock", "[", "i", "]", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";"], "ground_truth": ["if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";"], "File": "SIMachineScheduler14", "Func": "createBlocksForVariant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55975, "Length": 246, "Cover_Rate": 0.44165170556552963} {"Template_token": ["", "std", "::", "vector", "<", "unsigned", ">", "&", "getInternalAdditionalRegUsage", "(", ")", "{"], "ground_truth": ["return", "InternalAdditionalPressure", ";"], "File": "SIMachineScheduler14", "Func": "getInternalAdditionalRegUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55976, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "std", "::", "vector", "<", "unsigned", ">", "&", "getInternalAdditionalRegUsage", "(", ")", "{", "return", "InternalAdditionalPressure", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler14", "Func": "getInternalAdditionalRegUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55977, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "ScheduleBlock", "*", "Block", ":", "ReadyBlocks", ")", "dbgs", "(", ")", "<<", "Block", "->", "getID", "(", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "Reg", ":", "LiveRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "", "<<", "VregCurrentUsage", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "", "<<", "SregCurrentUsage", "<<", "'\\n'", ";", ")", ";", "Cand", ".", "Block", "=", "nullptr", ";", "for", "(", "std", "::", "vector", "<", "ScheduleBlock", "*", ">", "::", "iterator", "I", "=", "ReadyBlocks", ".", "begin", "(", ")", ",", "E", "=", "ReadyBlocks", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BlockSchedCandidate", "TryCand", ";", "TryCand", ".", "Block", "=", "*", "I", ";", "TryCand", ".", "IsHighLatency", "=", "TryCand", ".", "Block", "->", "isHighLatencyBlock", "(", ")", ";", "TryCand", ".", "VGPRUsageDiff", "=", "checkRegUsageImpact", "(", "TryCand", ".", "Block", "->", "getInRegs", "(", ")", ",", "TryCand", ".", "Block", "->", "getOutRegs", "(", ")", ")", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", ";", "TryCand", ".", "NumSuccessors", "=", "TryCand", ".", "Block", "->", "getSuccs", "(", ")", ".", "size", "(", ")", ";", "TryCand", ".", "NumHighLatencySuccessors", "=", "TryCand", ".", "Block", "->", "getNumHighLatencySuccessors", "(", ")", ";", "TryCand", ".", "LastPosHighLatParentScheduled", "=", "(", "unsigned", "int", ")", "std", "::", "max", "<", "int", ">", "(", "", ",", "LastPosHighLatencyParentScheduled", "[", "TryCand", ".", "Block", "->", "getID", "(", ")", "]", "-", "LastPosWaitedHighLatency", ")", ";", "TryCand", ".", "Height", "=", "TryCand", ".", "Block", "->", "Height", ";", "if", "(", "VregCurrentUsage", ">", "", "||", "Variant", "!=", "", ")", "{", "if", "(", "!", "tryCandidateRegUsage", "(", "Cand", ",", "TryCand", ")", "&&", "Variant", "!=", "", ")", "tryCandidateLatency", "(", "Cand", ",", "TryCand", ")", ";", "}", "else", "{", "if", "(", "!", "tryCandidateLatency", "(", "Cand", ",", "TryCand", ")", ")", "tryCandidateRegUsage", "(", "Cand", ",", "TryCand", ")", ";", "}"], "ground_truth": ["if", "(", "TryCand", ".", "Reason", "!=", "NoCand", ")", "{"], "File": "SIMachineScheduler14", "Func": "pickBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55978, "Length": 316, "Cover_Rate": 0.6053639846743295} {"Template_token": ["", "dbgs", "(", ")", "<<", "", "<<", "LiveOutPressure", "[", "DAG", "->", "getSGPRSetID", "(", ")", "]", "<<", "' '", "<<", "LiveOutPressure", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "Reg", ":", "LiveInRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "Reg", ":", "LiveOutRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "}"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "SIMachineScheduler14", "Func": "printDebug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55979, "Length": 95, "Cover_Rate": 0.3321678321678322} {"Template_token": ["", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "*", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler14", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55980, "Length": 199, "Cover_Rate": 0.3028919330289193} {"Template_token": ["", "for", "(", "ScheduleBlock", "*", "S", ":", "Succs", ")", "{", "if", "(", "PredID", "==", "S", "->", "getID", "(", ")", ")", "assert", "(", "!", "", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "addPred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55981, "Length": 26, "Cover_Rate": 0.3466666666666667} {"Template_token": ["", "if", "(", "SuccID", "==", "S", "->", "getID", "(", ")", ")", "return", ";", "}", "if", "(", "Succ", "->", "isHighLatencyBlock", "(", ")", ")", "++", "NumHighLatencySuccessors", ";", "Succs", ".", "push_back", "(", "Succ", ")", ";", "for", "(", "ScheduleBlock", "*", "P", ":", "Preds", ")", "{", "if", "(", "SuccID", "==", "P", "->", "getID", "(", ")", ")", "assert", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "addSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55982, "Length": 57, "Cover_Rate": 0.6705882352941176} {"Template_token": ["", "std", "::", "map", "<", "std", "::", "set", "<", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end", "(", ")", ")", "{", "CurrentTopDownReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "Pos", "->", "second", ";", "}", "else", "{", "CurrentTopDownReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "NextNonReservedID", ";", "ColorCombinations", "[", "SUColors", "]", "=", "NextNonReservedID", "++", ";", "}", "}", "}", "ColorCombinations", ".", "clear", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "DAG", "->", "BottomUpIndex2SU", "[", "i", "]", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ")", "{", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "continue", ";", "}", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "CurrentBottomUpReservedDependencyColoring", "[", "Succ", "->", "NodeNum", "]", ">", "", ")", "SUColors", ".", "insert", "(", "CurrentBottomUpReservedDependencyColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "SUColors", ".", "size", "(", ")", "==", "", "&&", "*", "SUColors", ".", "begin", "(", ")", ">", "DAGSize", ")", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";", "else", "{", "std", "::", "map", "<", "std", "::", "set", "<", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end", "(", ")", ")", "{", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "Pos", "->", "second", ";", "}", "else", "{"], "ground_truth": ["CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "NextNonReservedID", ";"], "File": "SIMachineScheduler15", "Func": "colorComputeReservedDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55983, "Length": 310, "Cover_Rate": 0.5516014234875445} {"Template_token": ["", "void", "ScheduleBlockCreator", "::", "colorEndsAccordingToDependencies", "(", ")", "{", "unsigned", "DAGSize", "=", "DAG", "->", "SUnits", ".", "size", "(", ")", ";", "std", "::", "vector", "<", "int", ">", "PendingColoring", "=", "CurrentColoring", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "DAG", "->", "BottomUpIndex2SU", "[", "i", "]", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "std", "::", "set", "<", "unsigned", ">", "SUColorsPending", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ">", "", "||", "CurrentTopDownReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ">", "", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "CurrentBottomUpReservedDependencyColoring", "[", "Succ", "->", "NodeNum", "]", ">", "", "||", "CurrentTopDownReservedDependencyColoring", "[", "Succ", "->", "NodeNum", "]", ">", "", ")", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "SUColorsPending", ".", "insert", "(", "PendingColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "size", "(", ")", "==", "", "&&", "SUColorsPending", ".", "size", "(", ")", "==", "", ")", "PendingColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";", "else", "PendingColoring", "[", "SU", "->", "NodeNum", "]", "=", "NextNonReservedID", "++", ";", "}"], "ground_truth": ["CurrentColoring", "=", "PendingColoring", ";"], "File": "SIMachineScheduler15", "Func": "colorEndsAccordingToDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55984, "Length": 248, "Cover_Rate": 0.9959839357429718} {"Template_token": ["", "if", "(", "SU", "->", "Preds", ".", "size", "(", ")", ">", "", "&&", "!", "DAG", "->", "IsLowLatencySU", "[", "SU", "->", "NodeNum", "]", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "size", "(", ")", "==", "", ")", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "colorMergeConstantLoadsNextGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55985, "Length": 100, "Cover_Rate": 0.5617977528089888} {"Template_token": ["", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "size", "(", ")", "==", "", ")", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "colorMergeConstantLoadsNextGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55986, "Length": 76, "Cover_Rate": 0.42696629213483145} {"Template_token": ["", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "size", "(", ")", "==", "", ")", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "colorMergeIfPossibleNextGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55987, "Length": 54, "Cover_Rate": 0.35064935064935066} {"Template_token": ["", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "DAG", "->", "BottomUpIndex2SU", "[", "i", "]", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}"], "ground_truth": ["if", "(", "SUColors", ".", "size", "(", ")", "==", "", "&&", "*", "SUColors", ".", "begin", "(", ")", "<=", "DAGSize", ")", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";"], "File": "SIMachineScheduler15", "Func": "colorMergeIfPossibleNextGroupOnlyForReserved", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55988, "Length": 124, "Cover_Rate": 0.7607361963190185} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "DAG", "->", "BottomUpIndex2SU", "[", "i", "]", "]", ";", "unsigned", "color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "std", "::", "map", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCount", ".", "find", "(", "color", ")", ";", "if", "(", "Pos", "!=", "ColorCount", ".", "end", "(", ")", ")", "{", "++", "ColorCount", "[", "color", "]", ";", "}", "else", "{", "ColorCount", "[", "color", "]", "=", "", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "DAG", "->", "BottomUpIndex2SU", "[", "i", "]", "]", ";", "unsigned", "color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "ColorCount", "[", "color", "]", ">", "", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "size", "(", ")", "==", "", "&&", "*", "SUColors", ".", "begin", "(", ")", "!=", "color", ")", "{", "--", "ColorCount", "[", "color", "]", ";", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";", "++", "ColorCount", "[", "*", "SUColors", ".", "begin", "(", ")", "]", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "colorMergeIfPossibleSmallGroupsToNextGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55989, "Length": 278, "Cover_Rate": 0.9055374592833876} {"Template_token": ["", "CurrentColoring", ".", "clear", "(", ")", ";", "CurrentColoring", ".", "resize", "(", "DAGSize", ",", "", ")", ";", "Node2CurrentBlock", ".", "clear", "(", ")", ";", "DAG", "->", "restoreSULinksLeft", "(", ")", ";", "NextReservedID", "=", "", ";", "NextNonReservedID", "=", "DAGSize", "+", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "BlockVariant", "==", "", ")", "colorHighLatenciesGroups", "(", ")", ";", "else", "colorHighLatenciesAlone", "(", ")", ";", "colorComputeReservedDependencies", "(", ")", ";", "colorAccordingToReservedDependencies", "(", ")", ";", "colorEndsAccordingToDependencies", "(", ")", ";", "if", "(", "BlockVariant", "==", "", ")", "colorForceConsecutiveOrderInGroup", "(", ")", ";", "regroupNoUserInstructions", "(", ")", ";", "colorMergeConstantLoadsNextGroup", "(", ")", ";", "colorMergeIfPossibleNextGroupOnlyForReserved", "(", ")", ";", "Node2CurrentBlock", ".", "resize", "(", "DAGSize", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "unsigned", "Color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "if", "(", "RealID", ".", "find", "(", "Color", ")", "==", "RealID", ".", "end", "(", ")", ")", "{", "int", "ID", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "BlockPtrs", ".", "push_back", "(", "make_unique", "<", "ScheduleBlock", ">", "(", "DAG", ",", "this", ",", "ID", ")", ")", ";", "CurrentBlocks", ".", "push_back", "(", "BlockPtrs", ".", "rbegin", "(", ")", "->", "get", "(", ")", ")", ";", "RealID", "[", "Color", "]", "=", "ID", ";", "}", "CurrentBlocks", "[", "RealID", "[", "Color", "]", "]", "->", "addUnit", "(", "SU", ")", ";", "Node2CurrentBlock", "[", "SU", "->", "NodeNum", "]", "=", "RealID", "[", "Color", "]", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "int", "SUID", "=", "Node2CurrentBlock", "[", "i", "]", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addSucc", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "]", ")", ";", "}", "for", "(", "SDep", "&", "PredDep", ":", "SU", "->", "Preds", ")", "{", "SUnit", "*", "Pred", "=", "PredDep", ".", "getSUnit", "(", ")", ";", "if", "(", "PredDep", ".", "isWeak", "(", ")", "||", "Pred", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "Node2CurrentBlock", "[", "Pred", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addPred", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Pred", "->", "NodeNum", "]", "]", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "createBlocksForVariant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55990, "Length": 410, "Cover_Rate": 0.7578558225508318} {"Template_token": ["", "ScheduleDAGInstrs", "*", "llvm", "::", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{"], "ground_truth": ["return", "new", "ScheduleDAGMI", "(", "C", ")", ";"], "File": "SIMachineScheduler15", "Func": "createSIMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55992, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "BlockIndice", "=", "BottomUpIndex2Block", "[", "i", "]", ";", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "if", "(", "Block", "->", "getSuccs", "(", ")", ".", "size", "(", ")", "==", "", ")", "Block", "->", "Height", "=", "", ";", "else", "{", "unsigned", "Height", "=", "", ";", "for", "(", "ScheduleBlock", "*", "Succ", ":", "Block", "->", "getSuccs", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Height", "<", "Succ", "->", "Height", "+", "", ")", "Height", "=", "Succ", "->", "Height", "+", "", ";"], "File": "SIMachineScheduler15", "Func": "fillStats", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55993, "Length": 95, "Cover_Rate": 0.4260089686098655} {"Template_token": ["", "RegPressureTracker", "RPTracker", "(", "Pressure", ")", ",", "BotRPTracker", "(", "BotPressure", ")", ";", "LiveIntervals", "*", "LIS", "=", "DAG", "->", "getLIS", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "DAG", "->", "getMRI", "(", ")", ";", "DAG", "->", "initRPTracker", "(", "TopRPTracker", ")", ";", "DAG", "->", "initRPTracker", "(", "BotRPTracker", ")", ";", "DAG", "->", "initRPTracker", "(", "RPTracker", ")", ";", "for", "(", "SUnit", "*", "SU", ":", "ScheduledSUnits", ")", "{", "RPTracker", ".", "setPos", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "RPTracker", ".", "advance", "(", ")", ";", "}", "RPTracker", ".", "closeRegion", "(", ")", ";", "TopRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", ";", "BotRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveOutRegs", ")", ";", "for", "(", "unsigned", "Reg", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "LiveInRegs", ".", "insert", "(", "Reg", ")", ";", "}", "LiveOutRegs", ".", "clear", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveOutRegs", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "isDefBetween", "(", "Reg", ",", "LIS", "->", "getInstructionIndex", "(", "BeginBlock", ")", ".", "getRegSlot", "(", ")", ",", "LIS", "->", "getInstructionIndex", "(", "EndBlock", ")", ".", "getRegSlot", "(", ")", ",", "MRI", ",", "LIS", ")", ")", "{", "LiveOutRegs", ".", "insert", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "initRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55994, "Length": 211, "Cover_Rate": 0.8373015873015873} {"Template_token": ["", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "SlotIndex", "InstSlot", "=", "LIS", "->", "getInstructionIndex", "(", "MI", ")", ".", "getRegSlot", "(", ")", ";", "if", "(", "InstSlot", ">=", "First", "&&", "InstSlot", "<=", "Last", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIMachineScheduler15", "Func": "isDefBetween", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55995, "Length": 41, "Cover_Rate": 0.3904761904761905} {"Template_token": ["", "IsLowLatencyUser", "=", "true", ";", "}", "if", "(", "Pred", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "unsigned", "PredPos", "=", "ScheduledSUnitsInv", "[", "Pred", "->", "NodeNum", "]", ";", "if", "(", "PredPos", ">=", "MinPos", ")", "MinPos", "=", "PredPos", "+", "", ";", "}", "if", "(", "TII", "->", "isLowLatencyInstruction", "(", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "unsigned", "BestPos", "=", "LastLowLatencyUser", "+", "", ";", "if", "(", "(", "int", ")", "BestPos", "<=", "LastLowLatencyPos", ")", "BestPos", "=", "LastLowLatencyPos", "+", "", ";", "if", "(", "BestPos", "<", "MinPos", ")", "BestPos", "=", "MinPos", ";", "if", "(", "BestPos", "<", "i", ")", "{", "for", "(", "unsigned", "u", "=", "i", ";", "u", ">", "BestPos", ";", "--", "u", ")", "{", "++", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "u", "-", "", "]", "]", ";", "ScheduledSUnits", "[", "u", "]", "=", "ScheduledSUnits", "[", "u", "-", "", "]", ";", "}", "ScheduledSUnits", "[", "BestPos", "]", "=", "SU", "->", "NodeNum", ";", "ScheduledSUnitsInv", "[", "SU", "->", "NodeNum", "]", "=", "BestPos", ";", "}", "LastLowLatencyPos", "=", "BestPos", ";", "if", "(", "IsLowLatencyUser", ")", "LastLowLatencyUser", "=", "BestPos", ";", "}", "else", "if", "(", "IsLowLatencyUser", ")", "{", "LastLowLatencyUser", "=", "i", ";", "}", "else", "if", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "bool", "CopyForLowLat", "=", "false", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "TII", "->", "isLowLatencyInstruction", "(", "Succ", "->", "getInstr", "(", ")", ")", ")", "{", "CopyForLowLat", "=", "true", ";", "}", "}", "if", "(", "!", "CopyForLowLat", ")", "continue", ";", "if", "(", "MinPos", "<", "i", ")", "{", "for", "(", "unsigned", "u", "=", "i", ";", "u", ">", "MinPos", ";", "--", "u", ")", "{", "++", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "u", "-", "", "]", "]", ";", "ScheduledSUnits", "[", "u", "]", "=", "ScheduledSUnits", "[", "u", "-", "", "]", ";", "}", "ScheduledSUnits", "[", "MinPos", "]", "=", "SU", "->", "NodeNum", ";", "ScheduledSUnitsInv", "[", "SU", "->", "NodeNum", "]", "=", "MinPos", ";", "}", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "moveLowLatencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55996, "Length": 309, "Cover_Rate": 0.7339667458432304} {"Template_token": ["", "static", "MachineBasicBlock", "::", "iterator", "nextIfDebug", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "const_iterator", "End", ")", "{"], "ground_truth": ["return", "MachineBasicBlock", "::", "instr_iterator", "(", "const_cast", "<", "MachineInstr", "*", ">", "(", "&", "*", "nextIfDebug", "(", "MachineBasicBlock", "::", "const_iterator", "(", "I", ")", ",", "End", ")", ")", ")", ";"], "File": "SIMachineScheduler15", "Func": "nextIfDebug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55998, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "if", "(", "HasLowLatencyNonWaitedParent", "[", "NodeNum2Index", "[", "SU", "->", "NodeNum", "]", "]", ")", "HasLowLatencyNonWaitedParent", ".", "assign", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";", "if", "(", "DAG", "->", "IsLowLatencySU", "[", "SU", "->", "NodeNum", "]", ")", "{", "for", "(", "SDep", "&", "Succ", ":", "SU", "->", "Succs", ")", "{"], "ground_truth": ["std", "::", "map", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "I", "=", "NodeNum2Index", ".", "find", "(", "Succ", ".", "getSUnit", "(", ")", "->", "NodeNum", ")", ";"], "File": "SIMachineScheduler15", "Func": "nodeScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 55999, "Length": 73, "Cover_Rate": 0.3924731182795699} {"Template_token": ["", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "TopReadySUs", ".", "erase", "(", "I", ")", ";", "releaseSuccessors", "(", "SU", ",", "true", ")", ";", "if", "(", "HasLowLatencyNonWaitedParent", "[", "NodeNum2Index", "[", "SU", "->", "NodeNum", "]", "]", ")", "HasLowLatencyNonWaitedParent", ".", "assign", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";", "if", "(", "DAG", "->", "IsLowLatencySU", "[", "SU", "->", "NodeNum", "]", ")", "{", "for", "(", "SDep", "&", "Succ", ":", "SU", "->", "Succs", ")", "{"], "ground_truth": ["std", "::", "map", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "I", "=", "NodeNum2Index", ".", "find", "(", "Succ", ".", "getSUnit", "(", ")", "->", "NodeNum", ")", ";"], "File": "SIMachineScheduler15", "Func": "nodeScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56000, "Length": 93, "Cover_Rate": 0.5} {"Template_token": ["", "void", "ScheduleBlockCreator", "::", "regroupNoUserInstructions", "(", ")", "{", "unsigned", "DAGSize", "=", "DAG", "->", "SUnits", ".", "size", "(", ")", ";", "int", "GroupID", "=", "NextNonReservedID", "++", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "DAG", "->", "BottomUpIndex2SU", "[", "i", "]", "]", ";", "bool", "hasSuccessor", "=", "false", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";"], "ground_truth": ["for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{"], "File": "SIMachineScheduler15", "Func": "regroupNoUserInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56001, "Length": 92, "Cover_Rate": 0.6618705035971223} {"Template_token": ["", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";"], "ground_truth": ["hasSuccessor", "=", "true", ";"], "File": "SIMachineScheduler15", "Func": "regroupNoUserInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56002, "Length": 57, "Cover_Rate": 0.41007194244604317} {"Template_token": ["", "SUnit", "*", "SuccSU", "=", "Succ", ".", "getSUnit", "(", ")", ";"], "ground_truth": ["if", "(", "BC", "->", "isSUInBlock", "(", "SuccSU", ",", "ID", ")", "!=", "InOrOutBlock", ")", "continue", ";"], "File": "SIMachineScheduler15", "Func": "releaseSuccessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56003, "Length": 25, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "SUnit", "*", "SuccSU", "=", "Succ", ".", "getSUnit", "(", ")", ";", "if", "(", "BC", "->", "isSUInBlock", "(", "SuccSU", ",", "ID", ")", "!=", "InOrOutBlock", ")", "continue", ";", "releaseSucc", "(", "SU", ",", "&", "Succ", ")", ";", "if", "(", "SuccSU", "->", "NumPredsLeft", "==", "", "&&", "InOrOutBlock", ")", "TopReadySUs", ".", "push_back", "(", "SuccSU", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "releaseSuccessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56004, "Length": 52, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "{", "LatenciesAlone", ",", "BlockRegUsage", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsage", "}", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "*", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "", ")", ";", "placeDebugValues", "(", ")", ";", "DEBUG", "(", "{", "unsigned", "BBNum", "=", "begin", "(", ")", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "BBNum", "<<", "", ";", "dumpSchedule", "(", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "'\\n'", ";"], "File": "SIMachineScheduler15", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56005, "Length": 281, "Cover_Rate": 0.4150664697193501} {"Template_token": ["", "if", "(", "&", "*", "CurrentTopFastSched", "==", "MI", ")", "{", "PosNew", ".", "push_back", "(", "Pos", ")", ";", "CurrentTopFastSched", "=", "nextIfDebug", "(", "++", "CurrentTopFastSched", ",", "DAG", "->", "getCurrentBottom", "(", ")", ")", ";", "}", "else", "{", "DAG", "->", "getBB", "(", ")", "->", "splice", "(", "CurrentTopFastSched", ",", "DAG", "->", "getBB", "(", ")", ",", "MI", ")", ";", "DAG", "->", "getLIS", "(", ")", "->", "handleMove", "(", "MI", ",", "true", ")", ";", "PosNew", ".", "push_back", "(", "CurrentTopFastSched", ")", ";", "}", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "i", "]", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "SUs", "=", "Block", "->", "getScheduledUnits", "(", ")", ";", "Block", "->", "schedule", "(", "(", "*", "SUs", ".", "begin", "(", ")", ")", "->", "getInstr", "(", ")", ",", "(", "*", "SUs", ".", "rbegin", "(", ")", ")", "->", "getInstr", "(", ")", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "PosOld", ".", "size", "(", ")", ",", "e", "=", "", ";", "i", "!=", "e", ";", "--", "i", ")", "{", "MachineBasicBlock", "::", "iterator", "POld", "=", "PosOld", "[", "i", "-", "", "]", ";", "MachineBasicBlock", "::", "iterator", "PNew", "=", "PosNew", "[", "i", "-", "", "]", ";", "if", "(", "PNew", "!=", "POld", ")", "{", "DAG", "->", "getBB", "(", ")", "->", "splice", "(", "POld", ",", "DAG", "->", "getBB", "(", ")", ",", "PNew", ")", ";", "DAG", "->", "getLIS", "(", ")", "->", "handleMove", "(", "POld", ",", "true", ")", ";", "}", "}", "DEBUG", "(", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "i", "]", ";"], "ground_truth": ["Block", "->", "printDebug", "(", "true", ")", ";"], "File": "SIMachineScheduler15", "Func": "scheduleInsideBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56006, "Length": 288, "Cover_Rate": 0.5737051792828686} {"Template_token": ["", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "VGPRSetID", "=", "TRI", "->", "getVGPR32PressureSet", "(", ")", ";", "SGPRSetID", "=", "TRI", "->", "getSGPR32PressureSet", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "SIScheduleDAGMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56007, "Length": 29, "Cover_Rate": 0.4603174603174603} {"Template_token": ["", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";"], "ground_truth": ["VGPRSetID", "=", "TRI", "->", "getVGPR32PressureSet", "(", ")", ";"], "File": "SIMachineScheduler15", "Func": "SIScheduleDAGMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56008, "Length": 20, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "if", "(", "SU", "->", "NodeNum", "<", "DAGSize", "&&", "!", "--", "TopDownSU2Index", "[", "SU", "->", "NodeNum", "]", ")", "WorkList", ".", "push_back", "(", "SU", ")", ";", "}", "}", "BottomUpIndex2SU", "=", "std", "::", "vector", "<", "int", ">", "(", "TopDownIndex2SU", ".", "rbegin", "(", ")", ",", "TopDownIndex2SU", ".", "rend", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "i", "]", ";", "for", "(", "SDep", "&", "Pred", ":", "SU", "->", "Preds", ")", "{", "if", "(", "Pred", ".", "getSUnit", "(", ")", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "assert", "(", "TopDownSU2Index", "[", "SU", "->", "NodeNum", "]", ">", "TopDownSU2Index", "[", "Pred", ".", "getSUnit", "(", ")", "->", "NodeNum", "]", "&&", "", ")", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "i", "]", ";", "for", "(", "SDep", "&", "Succ", ":", "SU", "->", "Succs", ")", "{", "if", "(", "Succ", ".", "getSUnit", "(", ")", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";"], "ground_truth": ["assert", "(", "TopDownSU2Index", "[", "SU", "->", "NodeNum", "]", "<", "TopDownSU2Index", "[", "Succ", ".", "getSUnit", "(", ")", "->", "NodeNum", "]", "&&", "", ")", ";"], "File": "SIMachineScheduler15", "Func": "topologicalSort", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56009, "Length": 204, "Cover_Rate": 0.4523281596452328} {"Template_token": ["", "ScheduleBlockCreator", "::", "~", "ScheduleBlockCreator", "(", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "~SIScheduleBlockCreator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56010, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "ScheduleBlockCreator", "::", "~", "ScheduleBlockCreator", "(", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "~SIScheduleBlockCreator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56011, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "ScheduleDAGMI", "::", "~", "ScheduleDAGMI", "(", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "~SIScheduleDAGMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56012, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "ScheduleDAGMI", "::", "~", "ScheduleDAGMI", "(", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "~SIScheduleDAGMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56013, "Length": 8, "Cover_Rate": 1.0} {"Template_token": ["", "NextReservedID", "=", "", ";", "NextNonReservedID", "=", "DAGSize", "+", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "BlockVariant", "==", "", ")", "colorHighLatenciesGroups", "(", ")", ";", "else", "colorHighLatenciesAlone", "(", ")", ";", "colorComputeReservedDependencies", "(", ")", ";", "colorAccordingToReservedDependencies", "(", ")", ";", "colorEndsAccordingToDependencies", "(", ")", ";", "if", "(", "BlockVariant", "==", "", ")", "colorForceConsecutiveOrderInGroup", "(", ")", ";", "regroupNoUserInstructions", "(", ")", ";", "colorMergeConstantLoadsNextGroup", "(", ")", ";", "colorMergeIfPossibleNextGroupOnlyForReserved", "(", ")", ";", "colorExports", "(", ")", ";", "Node2CurrentBlock", ".", "resize", "(", "DAGSize", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "unsigned", "Color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "if", "(", "RealID", ".", "find", "(", "Color", ")", "==", "RealID", ".", "end", "(", ")", ")", "{", "int", "ID", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "BlockPtrs", ".", "push_back", "(", "std", "::", "make_unique", "<", "ScheduleBlock", ">", "(", "DAG", ",", "this", ",", "ID", ")", ")", ";", "CurrentBlocks", ".", "push_back", "(", "BlockPtrs", ".", "rbegin", "(", ")", "->", "get", "(", ")", ")", ";", "RealID", "[", "Color", "]", "=", "ID", ";", "}", "CurrentBlocks", "[", "RealID", "[", "Color", "]", "]", "->", "addUnit", "(", "SU", ")", ";", "Node2CurrentBlock", "[", "SU", "->", "NodeNum", "]", "=", "RealID", "[", "Color", "]", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "int", "SUID", "=", "Node2CurrentBlock", "[", "i", "]", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addSucc", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "]", ",", "SuccDep", ".", "isCtrl", "(", ")", "?", "NoData", ":", "Data", ")", ";", "}", "for", "(", "SDep", "&", "PredDep", ":", "SU", "->", "Preds", ")", "{", "SUnit", "*", "Pred", "=", "PredDep", ".", "getSUnit", "(", ")", ";", "if", "(", "PredDep", ".", "isWeak", "(", ")", "||", "Pred", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";"], "ground_truth": ["if", "(", "Node2CurrentBlock", "[", "Pred", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addPred", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Pred", "->", "NodeNum", "]", "]", ")", ";"], "File": "SIMachineScheduler1", "Func": "createBlocksForVariant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56014, "Length": 398, "Cover_Rate": 0.7145421903052065} {"Template_token": ["", "unsigned", "getSGPRSetID", "(", ")", "const", "{", "return", "SGPRSetID", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "getSGPRSetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56026, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getSGPRSetID", "(", ")", "const", "{"], "ground_truth": ["return", "SGPRSetID", ";"], "File": "SIMachineScheduler1", "Func": "getSGPRSetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56027, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "const", "std", "::", "vector", "<", "ScheduleBlock", "*", ">", "&", "getSuccs", "(", ")", "const", "{", "return", "Succs", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "getSuccs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56030, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "const", "std", "::", "vector", "<", "ScheduleBlock", "*", ">", "&", "getSuccs", "(", ")", "const", "{", "return", "Succs", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "getSuccs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56031, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "return", "VGPRSetID", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "getVGPRSetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56032, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getVGPRSetID", "(", ")", "const", "{"], "ground_truth": ["return", "VGPRSetID", ";"], "File": "SIMachineScheduler1", "Func": "getVGPRSetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56033, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "OffsetIsScalable", ";", "if", "(", "TII", "->", "getMemOperandWithOffset", "(", "*", "SU", "->", "getInstr", "(", ")", ",", "BaseLatOp", ",", "OffLatReg", ",", "OffsetIsScalable", ",", "TRI", ")", ")", "LowLatencyOffset", "[", "i", "]", "=", "OffLatReg", ";", "}", "else", "if", "(", "TII", "->", "isHighLatencyDef", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ")", ")", "IsHighLatencySU", "[", "i", "]", "=", "", ";", "}", "Scheduler", "Scheduler", "(", "this", ")", ";", "Best", "=", "Scheduler", ".", "scheduleVariant", "(", "", ",", "", ")", ";", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "", ")", "{", "static", "const", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockLatencyRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockLatencyRegUsage", "}", ",", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "", ")", "{", "static", "const", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsage", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsage", "}", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "*", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "}"], "ground_truth": ["assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "", ")", ";"], "File": "SIMachineScheduler1", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56036, "Length": 429, "Cover_Rate": 0.6441441441441441} {"Template_token": ["", "{", "LatenciesAlone", ",", "BlockRegUsage", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsage", "}", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "*", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";"], "File": "SIMachineScheduler1", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56037, "Length": 229, "Cover_Rate": 0.34384384384384387} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "i", "]", ";", "Block", "->", "fastSchedule", "(", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "CurrentTopFastSched", "=", "DAG", "->", "getCurrentTop", "(", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "::", "iterator", ">", "PosOld", ";", "std", "::", "vector", "<", "MachineBasicBlock", "::", "iterator", ">", "PosNew", ";", "PosOld", ".", "reserve", "(", "DAG", "->", "SUnits", ".", "size", "(", ")", ")", ";", "PosNew", ".", "reserve", "(", "DAG", "->", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "BlockIndice", "=", "TopDownIndex2Block", "[", "i", "]", ";", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "SUs", "=", "Block", "->", "getScheduledUnits", "(", ")", ";", "for", "(", "SUnit", "*", "SU", ":", "SUs", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Pos", "=", "MI", ";", "PosOld", ".", "push_back", "(", "Pos", ")", ";", "if", "(", "&", "*", "CurrentTopFastSched", "==", "MI", ")", "{", "PosNew", ".", "push_back", "(", "Pos", ")", ";", "CurrentTopFastSched", "=", "nextIfDebug", "(", "++", "CurrentTopFastSched", ",", "DAG", "->", "getCurrentBottom", "(", ")", ")", ";", "}", "else", "{", "DAG", "->", "getBB", "(", ")", "->", "splice", "(", "CurrentTopFastSched", ",", "DAG", "->", "getBB", "(", ")", ",", "MI", ")", ";", "DAG", "->", "getLIS", "(", ")", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "PosNew", ".", "push_back", "(", "CurrentTopFastSched", ")", ";", "}", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "i", "]", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "SUs", "=", "Block", "->", "getScheduledUnits", "(", ")", ";", "Block", "->", "schedule", "(", "(", "*", "SUs", ".", "begin", "(", ")", ")", "->", "getInstr", "(", ")", ",", "(", "*", "SUs", ".", "rbegin", "(", ")", ")", "->", "getInstr", "(", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "PosOld", ".", "size", "(", ")", ",", "e", "=", "", ";", "i", "!=", "e", ";", "--", "i", ")", "{"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "POld", "=", "PosOld", "[", "i", "-", "", "]", ";"], "File": "SIMachineScheduler1", "Func": "scheduleInsideBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56038, "Length": 371, "Cover_Rate": 0.7361111111111112} {"Template_token": ["", "BlockSchedCandidate", "(", ")", ":", "Block", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "SIBlockSchedCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56039, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "BlockSchedCandidate", "(", ")", ":", "Block", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "SIBlockSchedCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56040, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "SchedCandidate", "(", ")", ":", "SU", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "SISchedCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56041, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "SchedCandidate", "(", ")", ":", "SU", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "SISchedCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56042, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ScheduleBlock", "(", "ScheduleDAGMI", "*", "DAG", ",", "ScheduleBlockCreator", "*", "BC", ",", "unsigned", "ID", ")", ":"], "ground_truth": ["DAG", "(", "DAG", ")", ",", "BC", "(", "BC", ")", ",", "SUnits", "(", ")", ",", "TopReadySUs", "(", ")", ",", "ScheduledSUnits", "(", ")", ",", "TopRPTracker", "(", "TopPressure", ")", ",", "Scheduled", "(", "false", ")", ",", "HighLatencyBlock", "(", "false", ")", ",", "ID", "(", "ID", ")", ",", "Preds", "(", ")", ",", "Succs", "(", ")", ",", "NumHighLatencySuccessors", "(", "", ")", "{", "}"], "File": "SIMachineScheduler1", "Func": "SIScheduleBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56043, "Length": 70, "Cover_Rate": 1.0} {"Template_token": ["", "ScheduleBlock", "(", "ScheduleDAGMI", "*", "DAG", ",", "ScheduleBlockCreator", "*", "BC", ",", "unsigned", "ID", ")", ":"], "ground_truth": ["DAG", "(", "DAG", ")", ",", "BC", "(", "BC", ")", ",", "SUnits", "(", ")", ",", "TopReadySUs", "(", ")", ",", "ScheduledSUnits", "(", ")", ",", "TopRPTracker", "(", "TopPressure", ")", ",", "Scheduled", "(", "false", ")", ",", "HighLatencyBlock", "(", "false", ")", ",", "ID", "(", "ID", ")", ",", "Preds", "(", ")", ",", "Succs", "(", ")", ",", "NumHighLatencySuccessors", "(", "", ")", "{", "}"], "File": "SIMachineScheduler1", "Func": "SIScheduleBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56044, "Length": 70, "Cover_Rate": 1.0} {"Template_token": ["", "DAG", "(", "DAG", ")", ",", "Variant", "(", "Variant", ")", ",", "Blocks", "(", "BlocksStruct", ".", "Blocks", ")", ",", "LastPosWaitedHighLatency", "(", "", ")", ",", "NumBlockScheduled", "(", "", ")", ",", "VregCurrentUsage", "(", "", ")", ",", "SregCurrentUsage", "(", "", ")", ",", "maxVregUsage", "(", "", ")", ",", "maxSregUsage", "(", "", ")", "{", "LiveOutRegsNumUsages", ".", "resize", "(", "Blocks", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Blocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "Blocks", "[", "i", "]", ";", "for", "(", "unsigned", "Reg", ":", "Block", "->", "getInRegs", "(", ")", ")", "{", "bool", "Found", "=", "false", ";", "int", "topoInd", "=", "-", "", ";", "for", "(", "ScheduleBlock", "*", "Pred", ":", "Block", "->", "getPreds", "(", ")", ")", "{", "std", "::", "set", "<", "unsigned", ">", "PredOutRegs", "=", "Pred", "->", "getOutRegs", "(", ")", ";", "std", "::", "set", "<", "unsigned", ">", "::", "iterator", "RegPos", "=", "PredOutRegs", ".", "find", "(", "Reg", ")", ";", "if", "(", "RegPos", "!=", "PredOutRegs", ".", "end", "(", ")", ")", "{", "Found", "=", "true", ";", "if", "(", "topoInd", "<", "BlocksStruct", ".", "TopDownBlock2Index", "[", "Pred", "->", "getID", "(", ")", "]", ")", "{", "topoInd", "=", "BlocksStruct", ".", "TopDownBlock2Index", "[", "Pred", "->", "getID", "(", ")", "]", ";", "}", "}", "}", "if", "(", "!", "Found", ")", "continue", ";", "int", "PredID", "=", "BlocksStruct", ".", "TopDownIndex2Block", "[", "topoInd", "]", ";", "++", "LiveOutRegsNumUsages", "[", "PredID", "]", "[", "Reg", "]", ";", "}", "}", "LastPosHighLatencyParentScheduled", ".", "resize", "(", "Blocks", ".", "size", "(", ")", ",", "", ")", ";", "BlockNumPredsLeft", ".", "resize", "(", "Blocks", ".", "size", "(", ")", ")", ";", "BlockNumSuccsLeft", ".", "resize", "(", "Blocks", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Blocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "Blocks", "[", "i", "]", ";", "BlockNumPredsLeft", "[", "i", "]", "=", "Block", "->", "getPreds", "(", ")", ".", "size", "(", ")", ";", "BlockNumSuccsLeft", "[", "i", "]", "=", "Block", "->", "getSuccs", "(", ")", ".", "size", "(", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Blocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "Blocks", "[", "i", "]", ";", "assert", "(", "Block", "->", "getID", "(", ")", "==", "i", ")", ";", "}", "std", "::", "set", "<", "unsigned", ">", "InRegs", "=", "DAG", "->", "getInRegs", "(", ")", ";", "addLiveRegs", "(", "InRegs", ")", ";", "for", "(", "unsigned", "Reg", ":", "DAG", "->", "getOutRegs", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Blocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "ID", "=", "BlocksStruct", ".", "TopDownIndex2Block", "[", "Blocks", ".", "size", "(", ")", "-", "", "-", "i", "]", ";", "ScheduleBlock", "*", "Block", "=", "Blocks", "[", "ID", "]", ";", "const", "std", "::", "set", "<", "unsigned", ">", "&", "OutRegs", "=", "Block", "->", "getOutRegs", "(", ")", ";", "if", "(", "OutRegs", ".", "find", "(", "Reg", ")", "==", "OutRegs", ".", "end", "(", ")", ")", "continue", ";", "++", "LiveOutRegsNumUsages", "[", "ID", "]", "[", "Reg", "]", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "SIScheduleBlockScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56045, "Length": 501, "Cover_Rate": 0.6635761589403973} {"Template_token": ["", "SchedulerCandidate", "(", ")", ":", "Reason", "(", "NoCand", ")", ",", "RepeatReasonSet", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "SISchedulerCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56048, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "SchedulerCandidate", "(", ")", ":", "Reason", "(", "NoCand", ")", ",", "RepeatReasonSet", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "SISchedulerCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56049, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "(", "void", ")", "LiveRegs", ".", "insert", "(", "Reg", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler22", "Func": "addLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56056, "Length": 24, "Cover_Rate": 0.5106382978723404} {"Template_token": ["", "for", "(", "unsigned", "Reg", ":", "OutRegs", ")", "{", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "PSetIterator", "PSetI", "=", "DAG", "->", "getMRI", "(", ")", "->", "getPressureSets", "(", "Reg", ")", ";", "for", "(", ";", "PSetI", ".", "isValid", "(", ")", ";", "++", "PSetI", ")", "{", "DiffSetPressure", "[", "*", "PSetI", "]", "+=", "PSetI", ".", "getWeight", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler22", "Func": "checkRegUsageImpact", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56057, "Length": 61, "Cover_Rate": 0.3193717277486911} {"Template_token": ["", "void", "ScheduleDAGMI", "::", "fillVgprSgprCost", "(", "_Iterator", "First", ",", "_Iterator", "End", ",", "unsigned", "&", "VgprUsage", ",", "unsigned", "&", "SgprUsage", ")", "{", "VgprUsage", "=", "", ";", "SgprUsage", "=", "", ";", "for", "(", "_Iterator", "RegI", "=", "First", ";", "RegI", "!=", "End", ";", "++", "RegI", ")", "{", "unsigned", "Reg", "=", "*", "RegI", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "PSetIterator", "PSetI", "=", "MRI", ".", "getPressureSets", "(", "Reg", ")", ";", "for", "(", ";", "PSetI", ".", "isValid", "(", ")", ";", "++", "PSetI", ")", "{", "if", "(", "*", "PSetI", "==", "", "::", "VGPR_32", ")", "VgprUsage", "+=", "PSetI", ".", "getWeight", "(", ")", ";", "else", "if", "(", "*", "PSetI", "==", "", "::", "SReg_32", ")", "SgprUsage", "+=", "PSetI", ".", "getWeight", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler22", "Func": "fillVgprSgprCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56058, "Length": 120, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "void", "ScheduleDAGMI", "::", "fillVgprSgprCost", "(", "_Iterator", "First", ",", "_Iterator", "End", ",", "unsigned", "&", "VgprUsage", ",", "unsigned", "&", "SgprUsage", ")", "{", "VgprUsage", "=", "", ";", "SgprUsage", "=", "", ";", "for", "(", "_Iterator", "RegI", "=", "First", ";", "RegI", "!=", "End", ";", "++", "RegI", ")", "{", "unsigned", "Reg", "=", "*", "RegI", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "PSetIterator", "PSetI", "=", "MRI", ".", "getPressureSets", "(", "Reg", ")", ";", "for", "(", ";", "PSetI", ".", "isValid", "(", ")", ";", "++", "PSetI", ")", "{", "if", "(", "*", "PSetI", "==", "", "::", "VGPR_32", ")", "VgprUsage", "+=", "PSetI", ".", "getWeight", "(", ")", ";"], "ground_truth": ["else", "if", "(", "*", "PSetI", "==", "", "::", "SReg_32", ")", "SgprUsage", "+=", "PSetI", ".", "getWeight", "(", ")", ";"], "File": "SIMachineScheduler22", "Func": "fillVgprSgprCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56059, "Length": 119, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "RegPressureTracker", "RPTracker", "(", "Pressure", ")", ",", "BotRPTracker", "(", "BotPressure", ")", ";", "LiveIntervals", "*", "LIS", "=", "DAG", "->", "getLIS", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "DAG", "->", "getMRI", "(", ")", ";", "DAG", "->", "initRPTracker", "(", "TopRPTracker", ")", ";", "DAG", "->", "initRPTracker", "(", "BotRPTracker", ")", ";", "DAG", "->", "initRPTracker", "(", "RPTracker", ")", ";", "for", "(", "SUnit", "*", "SU", ":", "ScheduledSUnits", ")", "{", "RPTracker", ".", "setPos", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "RPTracker", ".", "advance", "(", ")", ";", "}", "RPTracker", ".", "closeRegion", "(", ")", ";", "TopRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", ";", "BotRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveOutRegs", ")", ";", "for", "(", "const", "auto", "&", "RegMaskPair", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "RegMaskPair", ".", "RegUnit", ")", ")", "LiveInRegs", ".", "insert", "(", "RegMaskPair", ".", "RegUnit", ")", ";", "}", "LiveOutRegs", ".", "clear", "(", ")", ";", "for", "(", "const", "auto", "&", "RegMaskPair", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveOutRegs", ")", "{", "unsigned", "Reg", "=", "RegMaskPair", ".", "RegUnit", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "isDefBetween", "(", "Reg", ",", "LIS", "->", "getInstructionIndex", "(", "*", "BeginBlock", ")", ".", "getRegSlot", "(", ")", ",", "LIS", "->", "getInstructionIndex", "(", "*", "EndBlock", ")", ".", "getRegSlot", "(", ")", ",", "MRI", ",", "LIS", ")", ")", "{", "LiveOutRegs", ".", "insert", "(", "Reg", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler22", "Func": "initRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56060, "Length": 229, "Cover_Rate": 0.8513011152416357} {"Template_token": ["", "RPTracker", ".", "advance", "(", ")", ";", "}", "RPTracker", ".", "closeRegion", "(", ")", ";", "TopRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", ";", "BotRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveOutRegs", ")", ";", "for", "(", "const", "auto", "&", "RegMaskPair", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegMaskPair", ".", "RegUnit", ")", ")", "LiveInRegs", ".", "insert", "(", "RegMaskPair", ".", "RegUnit", ")", ";", "}", "LiveOutRegs", ".", "clear", "(", ")", ";", "for", "(", "const", "auto", "&", "RegMaskPair", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveOutRegs", ")", "{", "unsigned", "Reg", "=", "RegMaskPair", ".", "RegUnit", ";"], "ground_truth": ["if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "isDefBetween", "(", "Reg", ",", "LIS", "->", "getInstructionIndex", "(", "BeginBlock", ")", ".", "getRegSlot", "(", ")", ",", "LIS", "->", "getInstructionIndex", "(", "EndBlock", ")", ".", "getRegSlot", "(", ")", ",", "MRI", ",", "LIS", ")", ")", "{"], "File": "SIMachineScheduler26", "Func": "initRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56061, "Length": 146, "Cover_Rate": 0.5468164794007491} {"Template_token": ["", "void", "ScheduleBlock", "::", "initRegPressure", "(", "MachineBasicBlock", "::", "iterator", "BeginBlock", ",", "MachineBasicBlock", "::", "iterator", "EndBlock", ")", "{", "IntervalPressure", "Pressure", ",", "BotPressure", ";", "RegPressureTracker", "RPTracker", "(", "Pressure", ")", ",", "BotRPTracker", "(", "BotPressure", ")", ";", "LiveIntervals", "*", "LIS", "=", "DAG", "->", "getLIS", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "DAG", "->", "getMRI", "(", ")", ";", "DAG", "->", "initRPTracker", "(", "TopRPTracker", ")", ";", "DAG", "->", "initRPTracker", "(", "BotRPTracker", ")", ";", "DAG", "->", "initRPTracker", "(", "RPTracker", ")", ";", "for", "(", "SUnit", "*", "SU", ":", "ScheduledSUnits", ")", "{", "RPTracker", ".", "setPos", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "RPTracker", ".", "advance", "(", ")", ";", "}", "RPTracker", ".", "closeRegion", "(", ")", ";"], "ground_truth": ["TopRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", ";"], "File": "SIMachineScheduler26", "Func": "initRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56062, "Length": 119, "Cover_Rate": 0.44569288389513106} {"Template_token": ["", "for", "(", "std", "::", "vector", "<", "ScheduleBlock", "*", ">", "::", "iterator", "I", "=", "ReadyBlocks", ".", "begin", "(", ")", ",", "E", "=", "ReadyBlocks", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BlockSchedCandidate", "TryCand", ";", "TryCand", ".", "Block", "=", "*", "I", ";", "TryCand", ".", "IsHighLatency", "=", "TryCand", ".", "Block", "->", "isHighLatencyBlock", "(", ")", ";", "TryCand", ".", "VGPRUsageDiff", "=", "checkRegUsageImpact", "(", "TryCand", ".", "Block", "->", "getInRegs", "(", ")", ",", "TryCand", ".", "Block", "->", "getOutRegs", "(", ")", ")", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", ";", "TryCand", ".", "NumSuccessors", "=", "TryCand", ".", "Block", "->", "getSuccs", "(", ")", ".", "size", "(", ")", ";", "TryCand", ".", "NumHighLatencySuccessors", "=", "TryCand", ".", "Block", "->", "getNumHighLatencySuccessors", "(", ")", ";", "TryCand", ".", "LastPosHighLatParentScheduled", "=", "(", "unsigned", "int", ")", "std", "::", "max", "<", "int", ">", "(", "", ",", "LastPosHighLatencyParentScheduled", "[", "TryCand", ".", "Block", "->", "getID", "(", ")", "]", "-", "LastPosWaitedHighLatency", ")", ";", "TryCand", ".", "Height", "=", "TryCand", ".", "Block", "->", "Height", ";", "if", "(", "VregCurrentUsage", ">", "", "||", "Variant", "!=", "", ")", "{", "if", "(", "!", "tryCandidateRegUsage", "(", "Cand", ",", "TryCand", ")", "&&", "Variant", "!=", "", ")", "tryCandidateLatency", "(", "Cand", ",", "TryCand", ")", ";", "}", "else", "{", "if", "(", "!", "tryCandidateLatency", "(", "Cand", ",", "TryCand", ")", ")", "tryCandidateRegUsage", "(", "Cand", ",", "TryCand", ")", ";", "}", "if", "(", "TryCand", ".", "Reason", "!=", "NoCand", ")", "{"], "ground_truth": ["Cand", ".", "setBest", "(", "TryCand", ")", ";"], "File": "SIMachineScheduler27", "Func": "pickBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56063, "Length": 225, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "Reg", ":", "LiveRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "", "<<", "VregCurrentUsage", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "", "<<", "SregCurrentUsage", "<<", "'\\n'", ";", ")", ";", "Cand", ".", "Block", "=", "nullptr", ";", "for", "(", "std", "::", "vector", "<", "ScheduleBlock", "*", ">", "::", "iterator", "I", "=", "ReadyBlocks", ".", "begin", "(", ")", ",", "E", "=", "ReadyBlocks", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BlockSchedCandidate", "TryCand", ";", "TryCand", ".", "Block", "=", "*", "I", ";", "TryCand", ".", "IsHighLatency", "=", "TryCand", ".", "Block", "->", "isHighLatencyBlock", "(", ")", ";", "TryCand", ".", "VGPRUsageDiff", "=", "checkRegUsageImpact", "(", "TryCand", ".", "Block", "->", "getInRegs", "(", ")", ",", "TryCand", ".", "Block", "->", "getOutRegs", "(", ")", ")", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", ";", "TryCand", ".", "NumSuccessors", "=", "TryCand", ".", "Block", "->", "getSuccs", "(", ")", ".", "size", "(", ")", ";", "TryCand", ".", "NumHighLatencySuccessors", "=", "TryCand", ".", "Block", "->", "getNumHighLatencySuccessors", "(", ")", ";", "TryCand", ".", "LastPosHighLatParentScheduled", "=", "(", "unsigned", "int", ")", "std", "::", "max", "<", "int", ">", "(", "", ",", "LastPosHighLatencyParentScheduled", "[", "TryCand", ".", "Block", "->", "getID", "(", ")", "]", "-", "LastPosWaitedHighLatency", ")", ";", "TryCand", ".", "Height", "=", "TryCand", ".", "Block", "->", "Height", ";", "if", "(", "VregCurrentUsage", ">", "", "||", "Variant", "!=", "", ")", "{", "if", "(", "!", "tryCandidateRegUsage", "(", "Cand", ",", "TryCand", ")", "&&", "Variant", "!=", "", ")", "tryCandidateLatency", "(", "Cand", ",", "TryCand", ")", ";", "}", "else", "{", "if", "(", "!", "tryCandidateLatency", "(", "Cand", ",", "TryCand", ")", ")", "tryCandidateRegUsage", "(", "Cand", ",", "TryCand", ")", ";", "}", "if", "(", "TryCand", ".", "Reason", "!=", "NoCand", ")", "{", "Cand", ".", "setBest", "(", "TryCand", ")", ";", "Best", "=", "I", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cand", ".", "Block", "->", "getID", "(", ")", "<<", "' '", "<<", "getReasonStr", "(", "Cand", ".", "Reason", ")", "<<", "'\\n'", ")", ";", "}", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cand", ".", "Block", "->", "getID", "(", ")", "<<", "'\\n'", ";"], "File": "SIMachineScheduler27", "Func": "pickBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56064, "Length": 341, "Cover_Rate": 0.6532567049808429} {"Template_token": ["", "static", "const", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockLatencyRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockLatencyRegUsage", "}", ",", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "", ")", "{", "static", "const", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsage", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsage", "}", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "*", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "", ")", ";"], "ground_truth": ["placeDebugValues", "(", ")", ";"], "File": "SIMachineScheduler27", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56065, "Length": 348, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "buildDAGWithRegPressure", "(", ")", ";", "DEBUG", "(", "for", "(", "SUnit", "&", "SU", ":", "SUnits", ")", "SU", ".", "dumpAll", "(", "this", ")", ")", ";", "topologicalSort", "(", ")", ";", "findRootsAndBiasEdges", "(", "TopRoots", ",", "BotRoots", ")", ";", "SchedImpl", "->", "initialize", "(", "this", ")", ";", "initQueues", "(", "TopRoots", ",", "BotRoots", ")", ";", "SUnitsLinksBackup", "=", "SUnits", ";", "IsLowLatencySU", ".", "clear", "(", ")", ";", "LowLatencyOffset", ".", "clear", "(", ")", ";", "IsHighLatencySU", ".", "clear", "(", ")", ";", "IsLowLatencySU", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";", "LowLatencyOffset", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";", "IsHighLatencySU", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "i", "]", ";", "unsigned", "BaseLatReg", ";", "int64_t", "OffLatReg", ";", "if", "(", "TII", "->", "isLowLatencyInstruction", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "IsLowLatencySU", "[", "i", "]", "=", "", ";", "if", "(", "TII", "->", "getMemOpBaseRegImmOfs", "(", "*", "SU", "->", "getInstr", "(", ")", ",", "BaseLatReg", ",", "OffLatReg", ",", "TRI", ")", ")", "LowLatencyOffset", "[", "i", "]", "=", "OffLatReg", ";", "}", "else", "if", "(", "TII", "->", "isHighLatencyInstruction", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ")", "IsHighLatencySU", "[", "i", "]", "=", "", ";", "}", "Scheduler", "Scheduler", "(", "this", ")", ";", "Best", "=", "Scheduler", ".", "scheduleVariant", "(", "", ",", "", ")", ";", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "", ")", "{", "static", "const", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockLatencyRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockLatencyRegUsage", "}", ",", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "", ")", "{", "static", "const", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{"], "ground_truth": ["{", "LatenciesAlone", ",", "BlockRegUsage", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsageLatency", "}", ",", "{"], "File": "SIMachineScheduler27", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56066, "Length": 379, "Cover_Rate": 0.568215892053973} {"Template_token": ["", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "*", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "", ")", ";", "placeDebugValues", "(", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "begin", "(", ")", "->", "getParent", "(", ")", ")", "<<", "", ";", "dumpSchedule", "(", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "'\\n'", ";"], "File": "SIMachineScheduler29", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56067, "Length": 200, "Cover_Rate": 0.303951367781155} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "for", "(", "std", "::", "pair", "<", "ScheduleBlock", "*", ",", "ScheduleBlockLinkKind", ">", "S", ":", "Succs", ")", "{", "if", "(", "S", ".", "second", "==", "", ")", "dbgs", "(", ")", "<<", "", ";", "S", ".", "first", "->", "printDebug", "(", "false", ")", ";", "}", "if", "(", "Scheduled", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "LiveInPressure", "[", "DAG", "->", "getSGPRSetID", "(", ")", "]", "<<", "' '", "<<", "LiveInPressure", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "", "<<", "LiveOutPressure", "[", "DAG", "->", "getSGPRSetID", "(", ")", "]", "<<", "' '", "<<", "LiveOutPressure", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "Reg", ":", "LiveInRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "Reg", ":", "LiveOutRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "}", "dbgs", "(", ")", "<<", "", ";", "if", "(", "!", "Scheduled", ")", "{", "for", "(", "SUnit", "*", "SU", ":", "SUnits", ")", "{", "SU", "->", "dump", "(", "DAG", ")", ";", "}", "}", "else", "{", "for", "(", "SUnit", "*", "SU", ":", "SUnits", ")", "{", "SU", "->", "dump", "(", "DAG", ")", ";", "}", "}"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "SIMachineScheduler2", "Func": "printDebug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56068, "Length": 224, "Cover_Rate": 0.7832167832167832} {"Template_token": ["", "{", "LatenciesAlone", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockLatencyRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockLatencyRegUsage", "}", ",", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "", ")", "{", "static", "const", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsage", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsage", "}", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "*", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "", ")", ";", "placeDebugValues", "(", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "begin", "(", ")", "->", "getParent", "(", ")", ")", "<<", "", ";", "dumpSchedule", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler2", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56069, "Length": 367, "Cover_Rate": 0.5502248875562219} {"Template_token": ["", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "", ")", "{", "static", "const", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsage", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsage", "}", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "*", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "SU", "->", "NodeNum", "<<", "", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler2", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56070, "Length": 254, "Cover_Rate": 0.3808095952023988} {"Template_token": ["", "if", "(", "I", "==", "TopReadySUs", ".", "end", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "TopReadySUs", ".", "erase", "(", "I", ")", ";", "releaseSuccessors", "(", "SU", ",", "true", ")", ";", "if", "(", "HasLowLatencyNonWaitedParent", "[", "NodeNum2Index", "[", "SU", "->", "NodeNum", "]", "]", ")", "HasLowLatencyNonWaitedParent", ".", "assign", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";", "if", "(", "DAG", "->", "IsLowLatencySU", "[", "SU", "->", "NodeNum", "]", ")", "{"], "ground_truth": ["for", "(", "SDep", "&", "Succ", ":", "SU", "->", "Succs", ")", "{"], "File": "SIMachineScheduler30", "Func": "nodeScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56071, "Length": 85, "Cover_Rate": 0.4885057471264368} {"Template_token": ["", "buildDAGWithRegPressure", "(", ")", ";", "DEBUG", "(", "for", "(", "SUnit", "&", "SU", ":", "SUnits", ")", "SU", ".", "dumpAll", "(", "this", ")", ")", ";", "topologicalSort", "(", ")", ";", "findRootsAndBiasEdges", "(", "TopRoots", ",", "BotRoots", ")", ";", "SchedImpl", "->", "initialize", "(", "this", ")", ";", "initQueues", "(", "TopRoots", ",", "BotRoots", ")", ";", "SUnitsLinksBackup", "=", "SUnits", ";", "IsLowLatencySU", ".", "clear", "(", ")", ";", "LowLatencyOffset", ".", "clear", "(", ")", ";", "IsHighLatencySU", ".", "clear", "(", ")", ";", "IsLowLatencySU", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";", "LowLatencyOffset", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";", "IsHighLatencySU", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "i", "]", ";", "unsigned", "BaseLatReg", ";", "int64_t", "OffLatReg", ";", "if", "(", "TII", "->", "isLowLatencyInstruction", "(", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "IsLowLatencySU", "[", "i", "]", "=", "", ";", "if", "(", "TII", "->", "getMemOpBaseRegImmOfs", "(", "SU", "->", "getInstr", "(", ")", ",", "BaseLatReg", ",", "OffLatReg", ",", "TRI", ")", ")", "LowLatencyOffset", "[", "i", "]", "=", "OffLatReg", ";", "}", "else", "if", "(", "TII", "->", "isHighLatencyInstruction", "(", "SU", "->", "getInstr", "(", ")", ")", ")", "IsHighLatencySU", "[", "i", "]", "=", "", ";", "}", "Scheduler", "Scheduler", "(", "this", ")", ";", "Best", "=", "Scheduler", ".", "scheduleVariant", "(", "", ",", "", ")", ";", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "", ")", "{", "std", "::", "vector", "<", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">>", "Variants", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockLatencyRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockLatencyRegUsage", "}", ",", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "", ")", "{", "std", "::", "vector", "<", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">>", "Variants", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsage", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsage", "}", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}"], "ground_truth": ["ScheduledSUnits", "=", "Best", ".", "SUs", ";"], "File": "SIMachineScheduler33", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56072, "Length": 434, "Cover_Rate": 0.6458333333333334} {"Template_token": ["", "SgprUsage", "=", "", ";", "for", "(", "_Iterator", "RegI", "=", "First", ";", "RegI", "!=", "End", ";", "++", "RegI", ")", "{", "unsigned", "Reg", "=", "*", "RegI", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "PSetIterator", "PSetI", "=", "MRI", ".", "getPressureSets", "(", "Reg", ")", ";"], "ground_truth": ["for", "(", ";", "PSetI", ".", "isValid", "(", ")", ";", "++", "PSetI", ")", "{"], "File": "SIMachineScheduler35", "Func": "fillVgprSgprCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56074, "Length": 60, "Cover_Rate": 0.5084745762711864} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "TII", ")", ";"], "ground_truth": ["TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";"], "File": "SIMachineScheduler35", "Func": "SIScheduleDAGMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56075, "Length": 24, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "void", "ScheduleBlock", "::", "printDebug", "(", "bool", "full", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "ID", "<<", "", ";", "if", "(", "!", "full", ")", "return", ";", "dbgs", "(", ")", "<<", "", "<<", "HighLatencyBlock", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "ScheduleBlock", "*", "P", ":", "Preds", ")", "{", "P", "->", "printDebug", "(", "false", ")", ";", "}", "dbgs", "(", ")", "<<", "", ";", "for", "(", "std", "::", "pair", "<", "ScheduleBlock", "*", ",", "ScheduleBlockLinkKind", ">", "S", ":", "Succs", ")", "{", "if", "(", "S", ".", "second", "==", "", ")", "dbgs", "(", ")", "<<", "", ";", "S", ".", "first", "->", "printDebug", "(", "false", ")", ";", "}", "if", "(", "Scheduled", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "LiveInPressure", "[", "DAG", "->", "getSGPRSetID", "(", ")", "]", "<<", "' '", "<<", "LiveInPressure", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "", "<<", "LiveOutPressure", "[", "DAG", "->", "getSGPRSetID", "(", ")", "]", "<<", "' '", "<<", "LiveOutPressure", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "Reg", ":", "LiveInRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "Reg", ":", "LiveOutRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler38", "Func": "printDebug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56077, "Length": 227, "Cover_Rate": 0.8764478764478765} {"Template_token": ["", "DAG", "(", "DAG", ")", ",", "BC", "(", "BC", ")", ",", "TopRPTracker", "(", "TopPressure", ")", ",", "Scheduled", "(", "false", ")", ",", "HighLatencyBlock", "(", "false", ")", ",", "ID", "(", "ID", ")", ",", "NumHighLatencySuccessors", "(", "", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler3", "Func": "SIScheduleBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56079, "Length": 36, "Cover_Rate": 0.72} {"Template_token": ["", "ScheduleBlock", "(", "ScheduleDAGMI", "*", "DAG", ",", "ScheduleBlockCreator", "*", "BC", ",", "unsigned", "ID", ")", ":"], "ground_truth": ["DAG", "(", "DAG", ")", ",", "BC", "(", "BC", ")", ",", "TopRPTracker", "(", "TopPressure", ")", ",", "Scheduled", "(", "false", ")", ",", "HighLatencyBlock", "(", "false", ")", ",", "ID", "(", "ID", ")", ",", "NumHighLatencySuccessors", "(", "", ")", "{"], "File": "SIMachineScheduler3", "Func": "SIScheduleBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56080, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "std", "::", "set", "<", "unsigned", ">", "InRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ".", "begin", "(", ")", ",", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ".", "end", "(", ")", ")", ";"], "ground_truth": ["return", "InRegs", ";"], "File": "SIMachineScheduler5", "Func": "getInRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56081, "Length": 36, "Cover_Rate": 0.7659574468085106} {"Template_token": ["", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";"], "ground_truth": ["(", "void", ")", "LiveRegs", ".", "insert", "(", "Reg", ")", ";"], "File": "SIMachineScheduler", "Func": "addLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56084, "Length": 22, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";"], "ground_truth": ["(", "void", ")", "LiveRegs", ".", "insert", "(", "Reg", ")", ";"], "File": "SIMachineScheduler", "Func": "addLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56085, "Length": 22, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "for", "(", "std", "::", "map", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "RegI", "=", "LiveOutRegsNumUsages", "[", "Block", "->", "getID", "(", ")", "]", ".", "begin", "(", ")", ",", "E", "=", "LiveOutRegsNumUsages", "[", "Block", "->", "getID", "(", ")", "]", ".", "end", "(", ")", ";", "RegI", "!=", "E", ";", "++", "RegI", ")", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "RegP", "=", "*", "RegI", ";", "assert", "(", "LiveRegsConsumers", ".", "find", "(", "RegP", ".", "first", ")", "==", "LiveRegsConsumers", ".", "end", "(", ")", "||", "LiveRegsConsumers", "[", "RegP", ".", "first", "]", "==", "", ")", ";", "LiveRegsConsumers", "[", "RegP", ".", "first", "]", "+=", "RegP", ".", "second", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "blockScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56086, "Length": 102, "Cover_Rate": 0.6071428571428571} {"Template_token": ["", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "if", "(", "LiveRegsConsumers", "[", "Reg", "]", ">", "", ")", "continue", ";", "PSetIterator", "PSetI", "=", "DAG", "->", "getMRI", "(", ")", "->", "getPressureSets", "(", "Reg", ")", ";", "for", "(", ";", "PSetI", ".", "isValid", "(", ")", ";", "++", "PSetI", ")", "{", "DiffSetPressure", "[", "*", "PSetI", "]", "-=", "PSetI", ".", "getWeight", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "checkRegUsageImpact", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56087, "Length": 63, "Cover_Rate": 0.3298429319371728} {"Template_token": ["", "DiffSetPressure", ".", "assign", "(", "DAG", "->", "getTRI", "(", ")", "->", "getNumRegPressureSets", "(", ")", ",", "", ")", ";", "for", "(", "unsigned", "Reg", ":", "InRegs", ")", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "if", "(", "LiveRegsConsumers", "[", "Reg", "]", ">", "", ")", "continue", ";"], "ground_truth": ["PSetIterator", "PSetI", "=", "DAG", "->", "getMRI", "(", ")", "->", "getPressureSets", "(", "Reg", ")", ";"], "File": "SIMachineScheduler", "Func": "checkRegUsageImpact", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56088, "Length": 62, "Cover_Rate": 0.32460732984293195} {"Template_token": ["", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ")", "continue", ";", "SUColors", ".", "first", "=", "CurrentTopDownReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ";", "SUColors", ".", "second", "=", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ";", "std", "::", "map", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end", "(", ")", ")", "{", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "Pos", "->", "second", ";", "}", "else", "{", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "NextNonReservedID", ";", "ColorCombinations", "[", "SUColors", "]", "=", "NextNonReservedID", "++", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "colorAccordingToReservedDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56089, "Length": 125, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ")", "continue", ";", "SUColors", ".", "first", "=", "CurrentTopDownReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ";", "SUColors", ".", "second", "=", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ";", "std", "::", "map", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end", "(", ")", ")", "{"], "ground_truth": ["CurrentColoring", "[", "SU", "->", "NodeNum", "]", "=", "Pos", "->", "second", ";"], "File": "SIMachineScheduler", "Func": "colorAccordingToReservedDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56090, "Length": 122, "Cover_Rate": 0.6777777777777778} {"Template_token": ["", "}", "else", "{", "for", "(", "unsigned", "k", ":", "SubGraph", ")", "{", "if", "(", "DAG", "->", "IsHighLatencySU", "[", "k", "]", "||", "(", "CurrentColoring", "[", "k", "]", "!=", "ProposedColor", "&&", "CurrentColoring", "[", "k", "]", "!=", "", ")", ")", "{", "CompatibleGroup", "=", "false", ";", "break", ";", "}", "if", "(", "hasDataDependencyPred", "(", "DAG", "->", "SUnits", "[", "k", "]", ",", "DAG", "->", "SUnits", "[", "j", "]", ")", ")", "{", "CompatibleGroup", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "CompatibleGroup", ")", "break", ";", "if", "(", "hasDataDependencyPred", "(", "SU", ",", "DAG", "->", "SUnits", "[", "j", "]", ")", ")", "{", "CompatibleGroup", "=", "false", ";", "break", ";", "}", "AdditionalElements", ".", "insert", "(", "AdditionalElements", ".", "end", "(", ")", ",", "SubGraph", ".", "begin", "(", ")", ",", "SubGraph", ".", "end", "(", ")", ")", ";", "}", "}", "if", "(", "CompatibleGroup", ")", "{", "FormingGroup", ".", "insert", "(", "SU", ".", "NodeNum", ")", ";", "for", "(", "unsigned", "j", ":", "AdditionalElements", ")", "CurrentColoring", "[", "j", "]", "=", "ProposedColor", ";", "CurrentColoring", "[", "SU", ".", "NodeNum", "]", "=", "ProposedColor", ";", "++", "Count", ";", "}", "if", "(", "!", "CompatibleGroup", ")", "{", "FormingGroup", ".", "clear", "(", ")", ";", "Color", "=", "++", "NextReservedID", ";", "ProposedColor", "=", "Color", ";", "FormingGroup", ".", "insert", "(", "SU", ".", "NodeNum", ")", ";", "CurrentColoring", "[", "SU", ".", "NodeNum", "]", "=", "ProposedColor", ";", "Count", "=", "", ";", "}", "else", "if", "(", "Count", "==", "GroupSize", ")", "{", "FormingGroup", ".", "clear", "(", ")", ";", "Color", "=", "++", "NextReservedID", ";"], "ground_truth": ["ProposedColor", "=", "Color", ";"], "File": "SIMachineScheduler", "Func": "colorHighLatenciesGroups", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56091, "Length": 234, "Cover_Rate": 0.45703125} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "if", "(", "DAG", "->", "IsHighLatencySU", "[", "SU", "->", "NodeNum", "]", ")", "++", "NumHighLatencies", ";", "}", "if", "(", "NumHighLatencies", "==", "", ")", "return", ";", "if", "(", "NumHighLatencies", "<=", "", ")", "GroupSize", "=", "", ";", "else", "if", "(", "NumHighLatencies", "<=", "", ")", "GroupSize", "=", "", ";", "else", "GroupSize", "=", "", ";", "for", "(", "unsigned", "SUNum", ":", "DAG", "->", "TopDownIndex2SU", ")", "{", "const", "SUnit", "&", "SU", "=", "DAG", "->", "SUnits", "[", "SUNum", "]", ";", "if", "(", "DAG", "->", "IsHighLatencySU", "[", "SU", ".", "NodeNum", "]", ")", "{", "unsigned", "CompatibleGroup", "=", "true", ";", "int", "ProposedColor", "=", "Color", ";", "std", "::", "vector", "<", "int", ">", "AdditionalElements", ";", "for", "(", "unsigned", "j", ":", "FormingGroup", ")", "{", "bool", "HasSubGraph", ";", "std", "::", "vector", "<", "int", ">", "SubGraph", ";", "SubGraph", "=", "DAG", "->", "GetTopo", "(", ")", "->", "GetSubGraph", "(", "SU", ",", "DAG", "->", "SUnits", "[", "j", "]", ",", "HasSubGraph", ")", ";", "assert", "(", "!", "HasSubGraph", ")", ";", "SubGraph", "=", "DAG", "->", "GetTopo", "(", ")", "->", "GetSubGraph", "(", "DAG", "->", "SUnits", "[", "j", "]", ",", "SU", ",", "HasSubGraph", ")", ";", "if", "(", "!", "HasSubGraph", ")", "continue", ";", "else", "if", "(", "SubGraph", ".", "size", "(", ")", ">", "", ")", "{", "CompatibleGroup", "=", "false", ";", "break", ";", "}", "else", "{", "for", "(", "unsigned", "k", ":", "SubGraph", ")", "{", "if", "(", "DAG", "->", "IsHighLatencySU", "[", "k", "]", "||", "(", "CurrentColoring", "[", "k", "]", "!=", "ProposedColor", "&&", "CurrentColoring", "[", "k", "]", "!=", "", ")", ")", "{", "CompatibleGroup", "=", "false", ";", "break", ";", "}", "if", "(", "hasDataDependencyPred", "(", "DAG", "->", "SUnits", "[", "k", "]", ",", "DAG", "->", "SUnits", "[", "j", "]", ")", ")", "{", "CompatibleGroup", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "CompatibleGroup", ")", "break", ";", "if", "(", "hasDataDependencyPred", "(", "SU", ",", "DAG", "->", "SUnits", "[", "j", "]", ")", ")", "{", "CompatibleGroup", "=", "false", ";", "break", ";", "}", "AdditionalElements", ".", "insert", "(", "AdditionalElements", ".", "end", "(", ")", ",", "SubGraph", ".", "begin", "(", ")", ",", "SubGraph", ".", "end", "(", ")", ")", ";", "}", "}", "if", "(", "CompatibleGroup", ")", "{", "FormingGroup", ".", "insert", "(", "SU", ".", "NodeNum", ")", ";", "for", "(", "unsigned", "j", ":", "AdditionalElements", ")", "CurrentColoring", "[", "j", "]", "=", "ProposedColor", ";"], "ground_truth": ["CurrentColoring", "[", "SU", ".", "NodeNum", "]", "=", "ProposedColor", ";"], "File": "SIMachineScheduler", "Func": "colorHighLatenciesGroups", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56092, "Length": 389, "Cover_Rate": 0.759765625} {"Template_token": ["", "CurrentColoring", ".", "resize", "(", "DAGSize", ",", "", ")", ";", "Node2CurrentBlock", ".", "clear", "(", ")", ";", "DAG", "->", "restoreSULinksLeft", "(", ")", ";", "NextReservedID", "=", "", ";", "NextNonReservedID", "=", "DAGSize", "+", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "BlockVariant", "==", "", ")", "colorHighLatenciesGroups", "(", ")", ";", "else", "colorHighLatenciesAlone", "(", ")", ";", "colorComputeReservedDependencies", "(", ")", ";", "colorAccordingToReservedDependencies", "(", ")", ";", "colorEndsAccordingToDependencies", "(", ")", ";", "if", "(", "BlockVariant", "==", "", ")", "colorForceConsecutiveOrderInGroup", "(", ")", ";", "regroupNoUserInstructions", "(", ")", ";", "colorMergeConstantLoadsNextGroup", "(", ")", ";", "colorMergeIfPossibleNextGroupOnlyForReserved", "(", ")", ";", "Node2CurrentBlock", ".", "resize", "(", "DAGSize", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "unsigned", "Color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "if", "(", "RealID", ".", "find", "(", "Color", ")", "==", "RealID", ".", "end", "(", ")", ")", "{", "int", "ID", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "BlockPtrs", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "ScheduleBlock", ">", "(", "DAG", ",", "this", ",", "ID", ")", ")", ";", "CurrentBlocks", ".", "push_back", "(", "BlockPtrs", ".", "rbegin", "(", ")", "->", "get", "(", ")", ")", ";", "RealID", "[", "Color", "]", "=", "ID", ";", "}", "CurrentBlocks", "[", "RealID", "[", "Color", "]", "]", "->", "addUnit", "(", "SU", ")", ";", "Node2CurrentBlock", "[", "SU", "->", "NodeNum", "]", "=", "RealID", "[", "Color", "]", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "int", "SUID", "=", "Node2CurrentBlock", "[", "i", "]", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addSucc", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Succ", "->", "NodeNum", "]", "]", ",", "SuccDep", ".", "isCtrl", "(", ")", "?", "NoData", ":", "Data", ")", ";", "}", "for", "(", "SDep", "&", "PredDep", ":", "SU", "->", "Preds", ")", "{", "SUnit", "*", "Pred", "=", "PredDep", ".", "getSUnit", "(", ")", ";", "if", "(", "PredDep", ".", "isWeak", "(", ")", "||", "Pred", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "Node2CurrentBlock", "[", "Pred", "->", "NodeNum", "]", "!=", "SUID", ")", "CurrentBlocks", "[", "SUID", "]", "->", "addPred", "(", "CurrentBlocks", "[", "Node2CurrentBlock", "[", "Pred", "->", "NodeNum", "]", "]", ")", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "i", "]", ";", "Block", "->", "finalizeUnits", "(", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "i", "]", ";", "Block", "->", "printDebug", "(", "true", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "createBlocksForVariant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56093, "Length": 504, "Cover_Rate": 0.9113924050632911} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "BlockIndice", "=", "TopDownIndex2Block", "[", "i", "]", ";", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "if", "(", "Block", "->", "getPreds", "(", ")", ".", "empty", "(", ")", ")", "Block", "->", "Depth", "=", "", ";", "else", "{", "unsigned", "Depth", "=", "", ";", "for", "(", "ScheduleBlock", "*", "Pred", ":", "Block", "->", "getPreds", "(", ")", ")", "{", "if", "(", "Depth", "<", "Pred", "->", "Depth", "+", "", ")", "Depth", "=", "Pred", "->", "Depth", "+", "", ";", "}", "Block", "->", "Depth", "=", "Depth", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "BlockIndice", "=", "BottomUpIndex2Block", "[", "i", "]", ";", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "if", "(", "Block", "->", "getSuccs", "(", ")", ".", "empty", "(", ")", ")", "Block", "->", "Height", "=", "", ";", "else", "{", "unsigned", "Height", "=", "", ";", "for", "(", "const", "auto", "&", "Succ", ":", "Block", "->", "getSuccs", "(", ")", ")", "Height", "=", "std", "::", "min", "(", "Height", ",", "Succ", ".", "first", "->", "Height", "+", "", ")", ";"], "ground_truth": ["Block", "->", "Height", "=", "Height", ";"], "File": "SIMachineScheduler", "Func": "fillStats", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56094, "Length": 198, "Cover_Rate": 0.9124423963133641} {"Template_token": ["", "void", "ScheduleBlockCreator", "::", "fillStats", "(", ")", "{", "unsigned", "DAGSize", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "BlockIndice", "=", "TopDownIndex2Block", "[", "i", "]", ";", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "if", "(", "Block", "->", "getPreds", "(", ")", ".", "empty", "(", ")", ")", "Block", "->", "Depth", "=", "", ";", "else", "{", "unsigned", "Depth", "=", "", ";", "for", "(", "ScheduleBlock", "*", "Pred", ":", "Block", "->", "getPreds", "(", ")", ")", "{", "if", "(", "Depth", "<", "Pred", "->", "Depth", "+", "", ")", "Depth", "=", "Pred", "->", "Depth", "+", "", ";", "}", "Block", "->", "Depth", "=", "Depth", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["int", "BlockIndice", "=", "BottomUpIndex2Block", "[", "i", "]", ";"], "File": "SIMachineScheduler", "Func": "fillStats", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56095, "Length": 144, "Cover_Rate": 0.663594470046083} {"Template_token": ["", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "PSetIterator", "PSetI", "=", "MRI", ".", "getPressureSets", "(", "Reg", ")", ";", "for", "(", ";", "PSetI", ".", "isValid", "(", ")", ";", "++", "PSetI", ")", "{"], "ground_truth": ["if", "(", "*", "PSetI", "==", "VGPRSetID", ")", "VgprUsage", "+=", "PSetI", ".", "getWeight", "(", ")", ";"], "File": "SIMachineScheduler", "Func": "fillVgprSgprCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56096, "Length": 50, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "return", "BB", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getBB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56099, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "std", "::", "vector", "<", "ScheduleBlock", "*", ">", "getBlocks", "(", ")", "{", "return", "BlocksScheduled", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56100, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "return", "SUnits", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56102, "Length": 8, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "return", "CurrentBottom", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getCurrentBottom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56104, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "CurrentBottom", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getCurrentBottom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56105, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "getCurrentTop", "(", ")", "{", "return", "CurrentTop", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getCurrentTop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56106, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "getCurrentTop", "(", ")", "{"], "ground_truth": ["return", "CurrentTop", ";"], "File": "SIMachineScheduler", "Func": "getCurrentTop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56107, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "SUnit", "&", "getEntrySU", "(", ")", "{", "return", "EntrySU", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getEntrySU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56109, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "ExitSU", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getExitSU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56110, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "ID", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56112, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getID", "(", ")", "const", "{", "return", "ID", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56113, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "set", "<", "unsigned", ">", "InRegs", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "RegMaskPair", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", "{"], "File": "SIMachineScheduler", "Func": "getInRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56114, "Length": 24, "Cover_Rate": 0.5} {"Template_token": ["", "for", "(", "const", "auto", "&", "RegMaskPair", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", "{", "InRegs", ".", "insert", "(", "RegMaskPair", ".", "RegUnit", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getInRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56115, "Length": 26, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "std", "::", "vector", "<", "unsigned", ">", "&", "getInternalAdditionnalRegUsage", "(", ")", "{"], "ground_truth": ["return", "InternalAdditionnalPressure", ";"], "File": "SIMachineScheduler", "Func": "getInternalAdditionnalRegUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56117, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "LiveIntervals", "*", "getLIS", "(", ")", "{"], "ground_truth": ["return", "LIS", ";"], "File": "SIMachineScheduler", "Func": "getLIS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56118, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "NumHighLatencySuccessors", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getNumHighLatencySuccessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56123, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "std", "::", "vector", "<", "SUnit", "*", ">", "getScheduledUnits", "(", ")", "{"], "ground_truth": ["return", "ScheduledSUnits", ";"], "File": "SIMachineScheduler", "Func": "getScheduledUnits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56126, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "maxSregUsage", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getSGPRUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56128, "Length": 4, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "ArrayRef", "<", "std", "::", "pair", "<", "ScheduleBlock", "*", ",", "ScheduleBlockLinkKind", ">>", "getSuccs", "(", ")", "const", "{"], "ground_truth": ["return", "Succs", ";"], "File": "SIMachineScheduler", "Func": "getSuccs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56129, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "ArrayRef", "<", "std", "::", "pair", "<", "ScheduleBlock", "*", ",", "ScheduleBlockLinkKind", ">>", "getSuccs", "(", ")", "const", "{", "return", "Succs", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getSuccs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56130, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "return", "&", "Topo", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "GetTopo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56131, "Length": 5, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "ScheduleDAGTopologicalSort", "*", "GetTopo", "(", ")", "{", "return", "&", "Topo", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "GetTopo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56132, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "getTRI", "(", ")", "{", "return", "TRI", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "getTRI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56133, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getVGPRUsage", "(", ")", "{"], "ground_truth": ["return", "maxVregUsage", ";"], "File": "SIMachineScheduler", "Func": "getVGPRUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56135, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "for", "(", "SUnit", "*", "SU", ":", "ScheduledSUnits", ")", "{", "RPTracker", ".", "setPos", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "RPTracker", ".", "advance", "(", ")", ";", "}", "RPTracker", ".", "closeRegion", "(", ")", ";", "TopRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", ";", "BotRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveOutRegs", ")", ";", "for", "(", "const", "auto", "&", "RegMaskPair", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegMaskPair", ".", "RegUnit", ")", ")", "LiveInRegs", ".", "insert", "(", "RegMaskPair", ".", "RegUnit", ")", ";", "}", "LiveOutRegs", ".", "clear", "(", ")", ";", "for", "(", "const", "auto", "&", "RegMaskPair", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveOutRegs", ")", "{", "unsigned", "Reg", "=", "RegMaskPair", ".", "RegUnit", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "isDefBetween", "(", "Reg", ",", "LIS", "->", "getInstructionIndex", "(", "*", "BeginBlock", ")", ".", "getRegSlot", "(", ")", ",", "LIS", "->", "getInstructionIndex", "(", "*", "EndBlock", ")", ".", "getRegSlot", "(", ")", ",", "MRI", ",", "LIS", ")", ")", "{", "LiveOutRegs", ".", "insert", "(", "Reg", ")", ";", "}", "}", "LiveInPressure", "=", "TopPressure", ".", "MaxSetPressure", ";"], "ground_truth": ["LiveOutPressure", "=", "BotPressure", ".", "MaxSetPressure", ";"], "File": "SIMachineScheduler", "Func": "initRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56137, "Length": 189, "Cover_Rate": 0.7026022304832714} {"Template_token": ["", "RPTracker", ".", "init", "(", "&", "MF", ",", "RegClassInfo", ",", "LIS", ",", "BB", ",", "RegionBegin", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "initRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56138, "Length": 21, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "void", "initRPTracker", "(", "RegPressureTracker", "&", "RPTracker", ")", "{", "RPTracker", ".", "init", "(", "&", "MF", ",", "RegClassInfo", ",", "LIS", ",", "BB", ",", "RegionBegin", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "initRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56139, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isRepeat", "(", "ScheduleCandReason", "R", ")", "{", "return", "RepeatReasonSet", "&", "(", "", "<<", "R", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "isRepeat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56142, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isScheduled", "(", ")", "{"], "ground_truth": ["return", "Scheduled", ";"], "File": "SIMachineScheduler", "Func": "isScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56145, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "SUnit", "*", "Pred", "=", "PredDep", ".", "getSUnit", "(", ")", ";", "if", "(", "TII", "->", "isLowLatencyInstruction", "(", "*", "Pred", "->", "getInstr", "(", ")", ")", ")", "{", "IsLowLatencyUser", "=", "true", ";", "}", "if", "(", "Pred", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "unsigned", "PredPos", "=", "ScheduledSUnitsInv", "[", "Pred", "->", "NodeNum", "]", ";", "if", "(", "PredPos", ">=", "MinPos", ")", "MinPos", "=", "PredPos", "+", "", ";", "}", "if", "(", "TII", "->", "isLowLatencyInstruction", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "unsigned", "BestPos", "=", "LastLowLatencyUser", "+", "", ";", "if", "(", "(", "int", ")", "BestPos", "<=", "LastLowLatencyPos", ")", "BestPos", "=", "LastLowLatencyPos", "+", "", ";", "if", "(", "BestPos", "<", "MinPos", ")", "BestPos", "=", "MinPos", ";", "if", "(", "BestPos", "<", "i", ")", "{", "for", "(", "unsigned", "u", "=", "i", ";", "u", ">", "BestPos", ";", "--", "u", ")", "{", "++", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "u", "-", "", "]", "]", ";", "ScheduledSUnits", "[", "u", "]", "=", "ScheduledSUnits", "[", "u", "-", "", "]", ";", "}", "ScheduledSUnits", "[", "BestPos", "]", "=", "SU", "->", "NodeNum", ";", "ScheduledSUnitsInv", "[", "SU", "->", "NodeNum", "]", "=", "BestPos", ";", "}", "LastLowLatencyPos", "=", "BestPos", ";", "if", "(", "IsLowLatencyUser", ")", "LastLowLatencyUser", "=", "BestPos", ";", "}", "else", "if", "(", "IsLowLatencyUser", ")", "{", "LastLowLatencyUser", "=", "i", ";", "}", "else", "if", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "bool", "CopyForLowLat", "=", "false", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";"], "ground_truth": ["if", "(", "TII", "->", "isLowLatencyInstruction", "(", "*", "Succ", "->", "getInstr", "(", ")", ")", ")", "{"], "File": "SIMachineScheduler", "Func": "moveLowLatencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56147, "Length": 256, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "for", "(", "unsigned", "u", "=", "i", ";", "u", ">", "BestPos", ";", "--", "u", ")", "{", "++", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "u", "-", "", "]", "]", ";", "ScheduledSUnits", "[", "u", "]", "=", "ScheduledSUnits", "[", "u", "-", "", "]", ";", "}", "ScheduledSUnits", "[", "BestPos", "]", "=", "SU", "->", "NodeNum", ";", "ScheduledSUnitsInv", "[", "SU", "->", "NodeNum", "]", "=", "BestPos", ";", "}", "LastLowLatencyPos", "=", "BestPos", ";", "if", "(", "IsLowLatencyUser", ")", "LastLowLatencyUser", "=", "BestPos", ";", "}", "else", "if", "(", "IsLowLatencyUser", ")", "{", "LastLowLatencyUser", "=", "i", ";", "}", "else", "if", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "bool", "CopyForLowLat", "=", "false", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "TII", "->", "isLowLatencyInstruction", "(", "*", "Succ", "->", "getInstr", "(", ")", ")", ")", "{", "CopyForLowLat", "=", "true", ";", "}", "}", "if", "(", "!", "CopyForLowLat", ")", "continue", ";", "if", "(", "MinPos", "<", "i", ")", "{"], "ground_truth": ["for", "(", "unsigned", "u", "=", "i", ";", "u", ">", "MinPos", ";", "--", "u", ")", "{"], "File": "SIMachineScheduler", "Func": "moveLowLatencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56148, "Length": 174, "Cover_Rate": 0.41037735849056606} {"Template_token": ["", "static", "MachineBasicBlock", "::", "iterator", "nextIfDebug", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "const_iterator", "End", ")", "{", "for", "(", ";", "I", "!=", "End", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "isDebugValue", "(", ")", ")", "break", ";", "}", "return", "I", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "nextIfDebug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56149, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "TryCand", ".", "SGPRUsage", "=", "pressure", "[", "DAG", "->", "getSGPRSetID", "(", ")", "]", ";", "TryCand", ".", "VGPRUsage", "=", "pressure", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", ";", "TryCand", ".", "IsLowLatency", "=", "DAG", "->", "IsLowLatencySU", "[", "SU", "->", "NodeNum", "]", ";", "TryCand", ".", "LowLatencyOffset", "=", "DAG", "->", "LowLatencyOffset", "[", "SU", "->", "NodeNum", "]", ";", "TryCand", ".", "HasLowLatencyNonWaitedParent", "=", "HasLowLatencyNonWaitedParent", "[", "NodeNum2Index", "[", "SU", "->", "NodeNum", "]", "]", ";", "tryCandidateTopDown", "(", "TopCand", ",", "TryCand", ")", ";", "if", "(", "TryCand", ".", "Reason", "!=", "NoCand", ")", "TopCand", ".", "setBest", "(", "TryCand", ")", ";", "}", "return", "TopCand", ".", "SU", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "pickNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56150, "Length": 95, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "TryCand", ".", "SGPRUsage", "=", "pressure", "[", "DAG", "->", "getSGPRSetID", "(", ")", "]", ";", "TryCand", ".", "VGPRUsage", "=", "pressure", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", ";", "TryCand", ".", "IsLowLatency", "=", "DAG", "->", "IsLowLatencySU", "[", "SU", "->", "NodeNum", "]", ";", "TryCand", ".", "LowLatencyOffset", "=", "DAG", "->", "LowLatencyOffset", "[", "SU", "->", "NodeNum", "]", ";", "TryCand", ".", "HasLowLatencyNonWaitedParent", "=", "HasLowLatencyNonWaitedParent", "[", "NodeNum2Index", "[", "SU", "->", "NodeNum", "]", "]", ";", "tryCandidateTopDown", "(", "TopCand", ",", "TryCand", ")", ";", "if", "(", "TryCand", ".", "Reason", "!=", "NoCand", ")", "TopCand", ".", "setBest", "(", "TryCand", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "pickNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56151, "Length": 89, "Cover_Rate": 0.5741935483870968} {"Template_token": ["", "--", "SuccSU", "->", "WeakPredsLeft", ";", "return", ";", "}", "if", "(", "SuccSU", "->", "NumPredsLeft", "==", "", ")", "{", "dbgs", "(", ")", "<<", "", ";", "SuccSU", "->", "dump", "(", "DAG", ")", ";", "dbgs", "(", ")", "<<", "", ";", "llvm_unreachable", "(", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "releaseSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56152, "Length": 42, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "buildDAGWithRegPressure", "(", ")", ";", "DEBUG", "(", "for", "(", "SUnit", "&", "SU", ":", "SUnits", ")", "SU", ".", "dumpAll", "(", "this", ")", ")", ";", "topologicalSort", "(", ")", ";", "findRootsAndBiasEdges", "(", "TopRoots", ",", "BotRoots", ")", ";", "SchedImpl", "->", "initialize", "(", "this", ")", ";", "initQueues", "(", "TopRoots", ",", "BotRoots", ")", ";", "SUnitsLinksBackup", "=", "SUnits", ";", "IsLowLatencySU", ".", "clear", "(", ")", ";", "LowLatencyOffset", ".", "clear", "(", ")", ";", "IsHighLatencySU", ".", "clear", "(", ")", ";", "IsLowLatencySU", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";", "LowLatencyOffset", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";", "IsHighLatencySU", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "i", "]", ";", "unsigned", "BaseLatReg", ";", "int64_t", "OffLatReg", ";", "if", "(", "TII", "->", "isLowLatencyInstruction", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "IsLowLatencySU", "[", "i", "]", "=", "", ";", "if", "(", "TII", "->", "getMemOpBaseRegImmOfs", "(", "*", "SU", "->", "getInstr", "(", ")", ",", "BaseLatReg", ",", "OffLatReg", ",", "TRI", ")", ")", "LowLatencyOffset", "[", "i", "]", "=", "OffLatReg", ";", "}", "else", "if", "(", "TII", "->", "isHighLatencyInstruction", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ")", "IsHighLatencySU", "[", "i", "]", "=", "", ";", "}", "Scheduler", "Scheduler", "(", "this", ")", ";", "Best", "=", "Scheduler", ".", "scheduleVariant", "(", "", ",", "", ")", ";", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "", ")", "{", "static", "const", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockLatencyRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockLatencyRegUsage", "}", ",", "}", ";", "for", "(", "std", "::", "pair", "<", "SchedulerBlockCreatorVariant", ",", "SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}"], "ground_truth": ["if", "(", "Best", ".", "MaxVGPRUsage", ">", "", ")", "{"], "File": "SIMachineScheduler", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56153, "Length": 339, "Cover_Rate": 0.5022222222222222} {"Template_token": ["", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "SUs", "=", "Block", "->", "getScheduledUnits", "(", ")", ";", "for", "(", "SUnit", "*", "SU", ":", "SUs", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Pos", "=", "MI", ";", "PosOld", ".", "push_back", "(", "Pos", ")", ";", "if", "(", "&", "*", "CurrentTopFastSched", "==", "MI", ")", "{", "PosNew", ".", "push_back", "(", "Pos", ")", ";", "CurrentTopFastSched", "=", "nextIfDebug", "(", "++", "CurrentTopFastSched", ",", "DAG", "->", "getCurrentBottom", "(", ")", ")", ";", "}", "else", "{", "DAG", "->", "getBB", "(", ")", "->", "splice", "(", "CurrentTopFastSched", ",", "DAG", "->", "getBB", "(", ")", ",", "MI", ")", ";", "DAG", "->", "getLIS", "(", ")", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "PosNew", ".", "push_back", "(", "CurrentTopFastSched", ")", ";", "}", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "i", "]", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "SUs", "=", "Block", "->", "getScheduledUnits", "(", ")", ";", "Block", "->", "schedule", "(", "(", "*", "SUs", ".", "begin", "(", ")", ")", "->", "getInstr", "(", ")", ",", "(", "*", "SUs", ".", "rbegin", "(", ")", ")", "->", "getInstr", "(", ")", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "PosOld", ".", "size", "(", ")", ",", "e", "=", "", ";", "i", "!=", "e", ";", "--", "i", ")", "{", "MachineBasicBlock", "::", "iterator", "POld", "=", "PosOld", "[", "i", "-", "", "]", ";", "MachineBasicBlock", "::", "iterator", "PNew", "=", "PosNew", "[", "i", "-", "", "]", ";", "if", "(", "PNew", "!=", "POld", ")", "{", "DAG", "->", "getBB", "(", ")", "->", "splice", "(", "POld", ",", "DAG", "->", "getBB", "(", ")", ",", "PNew", ")", ";", "DAG", "->", "getLIS", "(", ")", "->", "handleMove", "(", "*", "POld", ",", "true", ")", ";", "}", "}", "DEBUG", "(", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "i", "]", ";", "Block", "->", "printDebug", "(", "true", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "scheduleInsideBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56154, "Length": 348, "Cover_Rate": 0.6904761904761905} {"Template_token": ["", "ScheduleBlock", "*", "Block", "=", "ScheduledBlocks", "[", "b", "]", ";", "std", "::", "vector", "<", "SUnit", "*", ">", "SUs", "=", "Block", "->", "getScheduledUnits", "(", ")", ";", "for", "(", "SUnit", "*", "SU", ":", "SUs", ")", "Res", ".", "SUs", ".", "push_back", "(", "SU", "->", "NodeNum", ")", ";", "}", "Res", ".", "MaxSGPRUsage", "=", "Scheduler", ".", "getSGPRUsage", "(", ")", ";", "Res", ".", "MaxVGPRUsage", "=", "Scheduler", ".", "getVGPRUsage", "(", ")", ";"], "ground_truth": ["return", "Res", ";"], "File": "SIMachineScheduler", "Func": "scheduleVariant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56155, "Length": 67, "Cover_Rate": 0.475177304964539} {"Template_token": ["", "ScheduleBlockScheduler", "Scheduler", "(", "DAG", ",", "ScheduleVariant", ",", "Blocks", ")", ";", "std", "::", "vector", "<", "ScheduleBlock", "*", ">", "ScheduledBlocks", ";", "struct", "ScheduleBlockResult", "Res", ";", "ScheduledBlocks", "=", "Scheduler", ".", "getBlocks", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "b", "=", "", ";", "b", "<", "ScheduledBlocks", ".", "size", "(", ")", ";", "++", "b", ")", "{"], "File": "SIMachineScheduler", "Func": "scheduleVariant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56156, "Length": 50, "Cover_Rate": 0.3546099290780142} {"Template_token": ["", "DAG", "(", "DAG", ")", ",", "BC", "(", "BC", ")", ",", "TopRPTracker", "(", "TopPressure", ")", ",", "ID", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "SIScheduleBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56159, "Length": 21, "Cover_Rate": 0.6} {"Template_token": ["", "ScheduleBlock", "(", "ScheduleDAGMI", "*", "DAG", ",", "ScheduleBlockCreator", "*", "BC", ",", "unsigned", "ID", ")", ":", "DAG", "(", "DAG", ")", ",", "BC", "(", "BC", ")", ",", "TopRPTracker", "(", "TopPressure", ")", ",", "ID", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "SIScheduleBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56160, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "ScheduleBlockCreator", "::", "ScheduleBlockCreator", "(", "ScheduleDAGMI", "*", "DAG", ")", ":", "DAG", "(", "DAG", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "SIScheduleBlockCreator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56162, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Blocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "Blocks", "[", "i", "]", ";", "assert", "(", "Block", "->", "getID", "(", ")", "==", "i", ")", ";", "}", "std", "::", "set", "<", "unsigned", ">", "InRegs", "=", "DAG", "->", "getInRegs", "(", ")", ";", "addLiveRegs", "(", "InRegs", ")", ";", "for", "(", "unsigned", "Reg", ":", "DAG", "->", "getOutRegs", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Blocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "ID", "=", "BlocksStruct", ".", "TopDownIndex2Block", "[", "Blocks", ".", "size", "(", ")", "-", "", "-", "i", "]", ";", "ScheduleBlock", "*", "Block", "=", "Blocks", "[", "ID", "]", ";", "const", "std", "::", "set", "<", "unsigned", ">", "&", "OutRegs", "=", "Block", "->", "getOutRegs", "(", ")", ";", "if", "(", "OutRegs", ".", "find", "(", "Reg", ")", "==", "OutRegs", ".", "end", "(", ")", ")", "continue", ";", "++", "LiveOutRegsNumUsages", "[", "ID", "]", "[", "Reg", "]", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Blocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "Blocks", "[", "i", "]", ";", "for", "(", "unsigned", "Reg", ":", "Block", "->", "getInRegs", "(", ")", ")", "{", "bool", "Found", "=", "false", ";", "for", "(", "ScheduleBlock", "*", "Pred", ":", "Block", "->", "getPreds", "(", ")", ")", "{", "std", "::", "set", "<", "unsigned", ">", "PredOutRegs", "=", "Pred", "->", "getOutRegs", "(", ")", ";", "std", "::", "set", "<", "unsigned", ">", "::", "iterator", "RegPos", "=", "PredOutRegs", ".", "find", "(", "Reg", ")", ";", "if", "(", "RegPos", "!=", "PredOutRegs", ".", "end", "(", ")", ")", "{", "Found", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "Found", ")", "++", "LiveRegsConsumers", "[", "Reg", "]", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Blocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "Blocks", "[", "i", "]", ";", "if", "(", "BlockNumPredsLeft", "[", "i", "]", "==", "", ")", "{", "ReadyBlocks", ".", "push_back", "(", "Block", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "SIScheduleBlockScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56163, "Length": 347, "Cover_Rate": 0.4596026490066225} {"Template_token": ["", "ScheduleDAGMILive", "(", "C", ",", "llvm", "::", "make_unique", "<", "GenericScheduler", ">", "(", "C", ")", ")", "{", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "TII", ")", ";", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "VGPRSetID", "=", "TRI", "->", "getVGPRPressureSet", "(", ")", ";", "SGPRSetID", "=", "TRI", "->", "getSGPRPressureSet", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "SIScheduleDAGMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56164, "Length": 56, "Cover_Rate": 0.8615384615384616} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "TII", ")", ";", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "VGPRSetID", "=", "TRI", "->", "getVGPRPressureSet", "(", ")", ";", "SGPRSetID", "=", "TRI", "->", "getSGPRPressureSet", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "SIScheduleDAGMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56165, "Length": 41, "Cover_Rate": 0.6307692307692307} {"Template_token": ["", "Scheduler", "(", "ScheduleDAGMI", "*", "DAG", ")", ":", "DAG", "(", "DAG", ")", ",", "BlockCreator", "(", "DAG", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "SIScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56166, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "Scheduler", "(", "ScheduleDAGMI", "*", "DAG", ")", ":", "DAG", "(", "DAG", ")", ",", "BlockCreator", "(", "DAG", ")", "{"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "SIScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56167, "Length": 18, "Cover_Rate": 1.0} {"Template_token": ["", "int", "i", "=", "WorkList", ".", "back", "(", ")", ";", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "i", "]", ";", "WorkList", ".", "pop_back", "(", ")", ";", "TopDownBlock2Index", "[", "i", "]", "=", "--", "Id", ";", "TopDownIndex2Block", "[", "Id", "]", "=", "i", ";", "for", "(", "ScheduleBlock", "*", "Pred", ":", "Block", "->", "getPreds", "(", ")", ")", "{", "if", "(", "!", "--", "TopDownBlock2Index", "[", "Pred", "->", "getID", "(", ")", "]", ")", "WorkList", ".", "push_back", "(", "Pred", "->", "getID", "(", ")", ")", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "i", "]", ";", "for", "(", "ScheduleBlock", "*", "Pred", ":", "Block", "->", "getPreds", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "TopDownBlock2Index", "[", "i", "]", ">", "TopDownBlock2Index", "[", "Pred", "->", "getID", "(", ")", "]", "&&", "", ")", ";"], "File": "SIMachineScheduler", "Func": "topologicalSort", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56168, "Length": 138, "Cover_Rate": 0.45544554455445546} {"Template_token": ["", "if", "(", "TryCand", ".", "IsHighLatency", "&&", "tryGreater", "(", "TryCand", ".", "Height", ",", "Cand", ".", "Height", ",", "TryCand", ",", "Cand", ",", "Depth", ")", ")", "return", "true", ";", "if", "(", "tryGreater", "(", "TryCand", ".", "NumHighLatencySuccessors", ",", "Cand", ".", "NumHighLatencySuccessors", ",", "TryCand", ",", "Cand", ",", "Successor", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "SIMachineScheduler", "Func": "tryCandidateLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56169, "Length": 51, "Cover_Rate": 0.3923076923076923} {"Template_token": ["", "if", "(", "TryCand", ".", "IsHighLatency", "&&", "tryGreater", "(", "TryCand", ".", "Height", ",", "Cand", ".", "Height", ",", "TryCand", ",", "Cand", ",", "Depth", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "tryGreater", "(", "TryCand", ".", "NumHighLatencySuccessors", ",", "Cand", ".", "NumHighLatencySuccessors", ",", "TryCand", ",", "Cand", ",", "Successor", ")", ")", "return", "true", ";"], "File": "SIMachineScheduler", "Func": "tryCandidateLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56170, "Length": 48, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "if", "(", "!", "Cand", ".", "isValid", "(", ")", ")", "{", "TryCand", ".", "Reason", "=", "NodeOrder", ";", "return", "true", ";", "}", "if", "(", "tryLess", "(", "TryCand", ".", "VGPRUsageDiff", ">", "", ",", "Cand", ".", "VGPRUsageDiff", ">", "", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", "true", ";", "if", "(", "tryGreater", "(", "TryCand", ".", "NumSuccessors", ">", "", ",", "Cand", ".", "NumSuccessors", ">", "", ",", "TryCand", ",", "Cand", ",", "Successor", ")", ")", "return", "true", ";", "if", "(", "tryGreater", "(", "TryCand", ".", "Height", ",", "Cand", ".", "Height", ",", "TryCand", ",", "Cand", ",", "Depth", ")", ")", "return", "true", ";", "if", "(", "tryLess", "(", "TryCand", ".", "VGPRUsageDiff", ",", "Cand", ".", "VGPRUsageDiff", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "tryCandidateRegUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56171, "Length": 120, "Cover_Rate": 0.8955223880597015} {"Template_token": ["", "void", "ScheduleBlock", "::", "tryCandidateTopDown", "(", "SchedCandidate", "&", "Cand", ",", "SchedCandidate", "&", "TryCand", ")", "{", "if", "(", "!", "Cand", ".", "isValid", "(", ")", ")", "{", "TryCand", ".", "Reason", "=", "NodeOrder", ";", "return", ";", "}", "if", "(", "Cand", ".", "SGPRUsage", ">", "", "&&", "tryLess", "(", "TryCand", ".", "SGPRUsage", ",", "Cand", ".", "SGPRUsage", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", ";", "if", "(", "tryLess", "(", "TryCand", ".", "HasLowLatencyNonWaitedParent", ",", "Cand", ".", "HasLowLatencyNonWaitedParent", ",", "TryCand", ",", "Cand", ",", "", ")", ")", "return", ";", "if", "(", "tryGreater", "(", "TryCand", ".", "IsLowLatency", ",", "Cand", ".", "IsLowLatency", ",", "TryCand", ",", "Cand", ",", "", ")", ")", "return", ";", "if", "(", "TryCand", ".", "IsLowLatency", "&&", "tryLess", "(", "TryCand", ".", "LowLatencyOffset", ",", "Cand", ".", "LowLatencyOffset", ",", "TryCand", ",", "Cand", ",", "", ")", ")", "return", ";", "if", "(", "tryLess", "(", "TryCand", ".", "VGPRUsage", ",", "Cand", ".", "VGPRUsage", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", ";"], "ground_truth": ["if", "(", "TryCand", ".", "SU", "->", "NodeNum", "<", "Cand", ".", "SU", "->", "NodeNum", ")", "{"], "File": "SIMachineScheduler", "Func": "tryCandidateTopDown", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56172, "Length": 163, "Cover_Rate": 0.9209039548022598} {"Template_token": ["", "}", "if", "(", "bytes", ">", "", ")", "return", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Desc", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "", "(", "Desc", ",", "i", ")", ")", "continue", ";", "const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "getLitEncoding", "(", "Op", ",", "Desc", ".", "OpInfo", "[", "i", "]", ",", "STI", ")", "!=", "", ")", "continue", ";", "int64_t", "Imm", "=", "", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ")", "Imm", "=", "C", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "isExpr", "(", ")", ")", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["for", "(", "unsigned", "j", "=", "", ";", "j", "<", "", ";", "j", "++", ")", "{"], "File": "SIMCCodeEmitter (2)1", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56173, "Length": 165, "Cover_Rate": 0.532258064516129} {"Template_token": ["", "int64_t", "Imm", "=", "", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ")", "Imm", "=", "C", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "isExpr", "(", ")", ")", "llvm_unreachable", "(", "", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "", ";", "j", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Imm", ">>", "(", "", "*", "j", ")", ")", "&", "", ")", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "SIMCCodeEmitter (2)1", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56174, "Length": 114, "Cover_Rate": 0.36774193548387096} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "return", "", ";", "if", "(", "Val", "==", "", ")", "return", "", ";", "if", "(", "Val", "==", "", ")", "return", "", ";", "if", "(", "Val", "==", "", ")", "return", "", ";", "if", "(", "Val", "==", "", ")", "return", "", ";", "if", "(", "Val", "==", "", ")", "return", "", ";", "if", "(", "Val", "==", "", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "SIMCCodeEmitter (2)1", "Func": "getLit16Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56175, "Length": 75, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "if", "(", "Val", "==", "FloatToBits", "(", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "FloatToBits", "(", "-", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "FloatToBits", "(", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "FloatToBits", "(", "-", "", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "Val", "==", "", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "", ";"], "File": "SIMCCodeEmitter (2)1", "Func": "getLit32Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56176, "Length": 68, "Cover_Rate": 0.425} {"Template_token": ["", "static", "uint32_t", "getLit64Encoding", "(", "uint64_t", "Val", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "uint32_t", "IntImm", "=", "getIntInlineImmEncoding", "(", "static_cast", "<", "int64_t", ">", "(", "Val", ")", ")", ";", "if", "(", "IntImm", "!=", "", ")", "return", "IntImm", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "return", "", ";"], "File": "SIMCCodeEmitter (2)1", "Func": "getLit64Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56177, "Length": 136, "Cover_Rate": 0.85} {"Template_token": ["", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "return", "", ";"], "File": "SIMCCodeEmitter (2)1", "Func": "getLit64Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56178, "Length": 63, "Cover_Rate": 0.39375} {"Template_token": ["", "const", "auto", "*", "C", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ";", "if", "(", "!", "C", ")", "return", "", ";", "Imm", "=", "C", "->", "getValue", "(", ")", ";", "}", "else", "{", "assert", "(", "!", "MO", ".", "isFPImm", "(", ")", ")", ";", "if", "(", "!", "MO", ".", "isImm", "(", ")", ")", "return", "~", "", ";", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "}", "switch", "(", "OpInfo", ".", "OperandType", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit32Encoding", "(", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit64Encoding", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit16Encoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["uint16_t", "Lo16", "=", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ";"], "File": "SIMCCodeEmitter (2)1", "Func": "getLitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56179, "Length": 171, "Cover_Rate": 0.66796875} {"Template_token": ["", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "}", "switch", "(", "OpInfo", ".", "OperandType", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit32Encoding", "(", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit64Encoding", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit16Encoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["uint16_t", "Lo16", "=", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ";"], "File": "SIMCCodeEmitter (2)1", "Func": "getLitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56180, "Length": 112, "Cover_Rate": 0.4375} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "", "(", "Desc", ",", "OpNo", ")", ")", "{", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "Desc", ".", "OpInfo", "[", "OpNo", "]", ",", "STI", ")", ";", "if", "(", "Enc", "!=", "~", "", "&&", "(", "Enc", "!=", "", "||", "Desc", ".", "getSize", "(", ")", "==", "", ")", ")", "return", "Enc", ";"], "ground_truth": ["}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";"], "File": "SIMCCodeEmitter (2)1", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56181, "Length": 84, "Cover_Rate": 0.32684824902723736} {"Template_token": ["", "RegEnc", "|=", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "}", "return", "RegEnc", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "Desc", ".", "OpInfo", "[", "OpNo", "]", ",", "STI", ")", ";", "if", "(", "Enc", "!=", "~", "", "&&", "Enc", "!=", "", ")", "{", "return", "Enc", "|", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "}", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIMCCodeEmitter (2)1", "Func": "getSDWASrcEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56182, "Length": 72, "Cover_Rate": 0.4067796610169492} {"Template_token": ["", "RegEnc", "|=", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "}", "return", "RegEnc", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "Desc", ".", "OpInfo", "[", "OpNo", "]", ",", "STI", ")", ";", "if", "(", "Enc", "!=", "~", "", "&&", "Enc", "!=", "", ")", "{", "return", "Enc", "|", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)1", "Func": "getSDWASrcEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56183, "Length": 66, "Cover_Rate": 0.3728813559322034} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getSDWAVopcDstEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "using", "namespace", "", ";", "uint64_t", "RegEnc", "=", "", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "", ")", "{", "RegEnc", "|=", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ";"], "ground_truth": ["RegEnc", "&=", "SDWA9EncValues", "::", "VOPC_DST_SGPR_MASK", ";"], "File": "SIMCCodeEmitter (2)1", "Func": "getSDWAVopcDstEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56184, "Length": 79, "Cover_Rate": 0.8404255319148937} {"Template_token": ["", "auto", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "if", "(", "BE", "->", "getOpcode", "(", ")", "==", "MCBinaryExpr", "::", "Sub", ")", "return", "false", ";", "return", "needsPCRel", "(", "BE", "->", "getLHS", "(", ")", ")", "||", "needsPCRel", "(", "BE", "->", "getRHS", "(", ")", ")", ";", "}", "case", "MCExpr", "::", "Unary", ":", "return", "needsPCRel", "(", "cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", "->", "getSubExpr", "(", ")", ")", ";"], "ground_truth": ["case", "MCExpr", "::", "Target", ":"], "File": "SIMCCodeEmitter (2)1", "Func": "needsPCRel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56185, "Length": 73, "Cover_Rate": 0.6033057851239669} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ",", "MCContext", "&", "ctx", ")", ":", "MCCodeEmitter", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", "{"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)1", "Func": "SIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56186, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ",", "MCContext", "&", "ctx", ")", ":", "MCCodeEmitter", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", "{"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)1", "Func": "SIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56187, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "*", "llvm", "::", "createMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "MRI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)", "Func": "createSIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56188, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "}", "if", "(", "bytes", ">", "", ")", "return", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "isSrcOperand", "(", "Desc", ",", "i", ")", ")", "continue", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "const", "MCRegisterClass", "&", "RC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "getLitEncoding", "(", "Op", ",", "RC", ".", "getSize", "(", ")", ")", "!=", "", ")", "continue", ";", "int64_t", "Imm", "=", "", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Imm", "=", "Op", ".", "getImm", "(", ")", ";"], "ground_truth": ["else", "if", "(", "!", "Op", ".", "isExpr", "(", ")", ")", "llvm_unreachable", "(", "", ")", ";"], "File": "SIMCCodeEmitter (2)", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56190, "Length": 133, "Cover_Rate": 0.48014440433212996} {"Template_token": ["", "if", "(", "Imm", ">=", "-", "", "&&", "Imm", "<=", "-", "", ")", "return", "", "+", "std", "::", "abs", "(", "Imm", ")", ";"], "ground_truth": ["return", "", ";"], "File": "SIMCCodeEmitter (2)", "Func": "getIntInlineImmEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56191, "Length": 25, "Cover_Rate": 0.5102040816326531} {"Template_token": ["", "if", "(", "Imm", ">=", "", "&&", "Imm", "<=", "", ")", "return", "", "+", "Imm", ";", "if", "(", "Imm", ">=", "-", "", "&&", "Imm", "<=", "-", "", ")", "return", "", "+", "std", "::", "abs", "(", "Imm", ")", ";"], "ground_truth": ["return", "", ";"], "File": "SIMCCodeEmitter (2)", "Func": "getIntInlineImmEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56192, "Length": 40, "Cover_Rate": 0.8163265306122449} {"Template_token": ["", "if", "(", "Val", "==", "FloatToBits", "(", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "FloatToBits", "(", "-", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "FloatToBits", "(", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "FloatToBits", "(", "-", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "FloatToBits", "(", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "FloatToBits", "(", "-", "", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)", "Func": "getLit32Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56193, "Length": 79, "Cover_Rate": 0.5851851851851851} {"Template_token": ["", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "return", "", ";"], "ground_truth": ["if", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "return", "", ";"], "File": "SIMCCodeEmitter (2)", "Func": "getLit64Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56194, "Length": 50, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "if", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "", ")", ")", "return", "", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "", ")", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)", "Func": "getLit64Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56195, "Length": 54, "Cover_Rate": 0.4} {"Template_token": ["", "assert", "(", "!", "MO", ".", "isFPImm", "(", ")", ")", ";", "if", "(", "!", "MO", ".", "isImm", "(", ")", ")", "return", "~", "", ";", "if", "(", "OpSize", "==", "", ")", "return", "getLit32Encoding", "(", "static_cast", "<", "uint32_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "assert", "(", "OpSize", "==", "", ")", ";"], "ground_truth": ["return", "getLit64Encoding", "(", "static_cast", "<", "uint64_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";"], "File": "SIMCCodeEmitter (2)", "Func": "getLitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56196, "Length": 68, "Cover_Rate": 0.7157894736842105} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getSOPPBrEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isExpr", "(", ")", ")", "{"], "File": "SIMCCodeEmitter (2)", "Func": "getSOPPBrEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56197, "Length": 48, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";", "return", "OpType", "==", "", "||", "OpType", "==", "", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)", "Func": "isSrcOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56198, "Length": 22, "Cover_Rate": 0.5365853658536586} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", "{"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)", "Func": "SIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56199, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", "{"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)", "Func": "SIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56200, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "~", "MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)", "Func": "~SIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56201, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "~", "MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)", "Func": "~SIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56202, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumPadding", ";", "++", "i", ")", "OS", ".", "write", "(", "", ")", ";", "}", "if", "(", "(", "bytes", ">", "", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "||", "(", "bytes", ">", "", "&&", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", ")", "return", ";", "int", "ImmLitIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "imm", ")", ";", "if", "(", "ImmLitIdx", "!=", "-", "", ")", "return", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Desc", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "", "(", "Desc", ",", "i", ")", ")", "continue", ";", "const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "getLitEncoding", "(", "Op", ",", "Desc", ".", "OpInfo", "[", "i", "]", ",", "STI", ")", "!=", "", ")", "continue", ";", "int64_t", "Imm", "=", "", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ")", "Imm", "=", "C", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "isExpr", "(", ")", ")", "llvm_unreachable", "(", "", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "", ";", "j", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Imm", ">>", "(", "", "*", "j", ")", ")", "&", "", ")", ")", ";", "}", "break", ";", "}"], "ground_truth": ["}"], "File": "SIMCCodeEmitter10", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56203, "Length": 265, "Cover_Rate": 0.4732142857142857} {"Template_token": ["", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", ")", "Enc", "|=", "", ";"], "ground_truth": ["return", "Enc", ";"], "File": "SIMCCodeEmitter10", "Func": "getAVOperandEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56204, "Length": 117, "Cover_Rate": 0.6256684491978609} {"Template_token": ["", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", ")", "Enc", "|=", "", ";", "return", "Enc", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter10", "Func": "getAVOperandEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56205, "Length": 118, "Cover_Rate": 0.6310160427807486} {"Template_token": ["", "if", "(", "", "(", "Opcode", ",", "op_sel_hi", ")", "!=", "-", "", ")", "{", "if", "(", "", "(", "Opcode", ",", "src2", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "", "(", "Opcode", ",", "src1", ")", "!=", "-", "", ")", "return", "OP_SEL_HI_2", ";", "if", "(", "", "(", "Opcode", ",", "src0", ")", "!=", "-", "", ")", "return", "OP_SEL_HI_1", "|", "OP_SEL_HI_2", ";", "}"], "ground_truth": ["return", "OP_SEL_HI_0", "|", "OP_SEL_HI_1", "|", "OP_SEL_HI_2", ";"], "File": "SIMCCodeEmitter10", "Func": "getImplicitOpSelHiEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56206, "Length": 68, "Cover_Rate": 0.6868686868686869} {"Template_token": ["", "uint16_t", "IntImm", "=", "getIntInlineImmEncoding", "(", "static_cast", "<", "int16_t", ">", "(", "Val", ")", ")", ";", "return", "IntImm", "==", "", "?", "", ":", "IntImm", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter10", "Func": "getLit16IntEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56208, "Length": 24, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpNo", "<", "e", ";", "++", "OpNo", ")", "{", "if", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "break", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "", "(", "Desc", ",", "OpNo", ")", ")", "{", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "Desc", ".", "OpInfo", "[", "OpNo", "]", ",", "STI", ")", ";"], "ground_truth": ["if", "(", "Enc", "!=", "~", "", ")", "return", "Enc", ";"], "File": "SIMCCodeEmitter10", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56209, "Length": 88, "Cover_Rate": 0.3154121863799283} {"Template_token": ["", "using", "namespace", "", ";", "uint64_t", "RegEnc", "=", "", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "", "&&", "Reg", "!=", "", ")", "{", "RegEnc", "|=", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ";", "RegEnc", "&=", "SDWA9EncValues", "::", "VOPC_DST_SGPR_MASK", ";", "RegEnc", "|=", "SDWA9EncValues", "::", "VOPC_DST_VCC_MASK", ";", "}"], "ground_truth": ["return", "RegEnc", ";"], "File": "SIMCCodeEmitter10", "Func": "getSDWAVopcDstEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56210, "Length": 66, "Cover_Rate": 0.66} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getSDWAVopcDstEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "using", "namespace", "", ";", "uint64_t", "RegEnc", "=", "", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Reg", "!=", "", "&&", "Reg", "!=", "", ")", "{"], "File": "SIMCCodeEmitter10", "Func": "getSDWAVopcDstEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56211, "Length": 68, "Cover_Rate": 0.68} {"Template_token": ["", "auto", "Offset", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["assert", "(", "!", "", "(", "STI", ")", "||", "isUInt", "<", "", ">", "(", "Offset", ")", ")", ";"], "File": "SIMCCodeEmitter10", "Func": "getSMEMOffsetEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56212, "Length": 31, "Cover_Rate": 0.484375} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getSMEMOffsetEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "auto", "Offset", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "!", "", "(", "STI", ")", "||", "isUInt", "<", "", ">", "(", "Offset", ")", ")", ";"], "ground_truth": ["return", "Offset", ";"], "File": "SIMCCodeEmitter10", "Func": "getSMEMOffsetEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56213, "Length": 61, "Cover_Rate": 0.953125} {"Template_token": ["", "auto", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "if", "(", "BE", "->", "getOpcode", "(", ")", "==", "MCBinaryExpr", "::", "Sub", ")", "return", "false", ";", "return", "needsPCRel", "(", "BE", "->", "getLHS", "(", ")", ")", "||", "needsPCRel", "(", "BE", "->", "getRHS", "(", ")", ")", ";", "}", "case", "MCExpr", "::", "Unary", ":", "return", "needsPCRel", "(", "cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", "->", "getSubExpr", "(", ")", ")", ";", "case", "MCExpr", "::", "Target", ":", "case", "MCExpr", "::", "Constant", ":", "return", "false", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter10", "Func": "needsPCRel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56214, "Length": 88, "Cover_Rate": 0.5641025641025641} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "bytes", "=", "Desc", ".", "getSize", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "bytes", ";", "i", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Encoding", ">>", "(", "", "*", "i", ")", ")", "&", "", ")", ")", ";", "}", "if", "(", "", "(", "STI", ")", "&&", "Desc", ".", "TSFlags", "&", "", ")", "{", "int", "vaddr0", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr0", ")", ";", "int", "srsrc", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "srsrc", ")", ";", "assert", "(", "vaddr0", ">=", "", "&&", "srsrc", ">", "vaddr0", ")", ";", "unsigned", "NumExtraAddrs", "=", "srsrc", "-", "vaddr0", "-", "", ";", "unsigned", "NumPadding", "=", "(", "-", "NumExtraAddrs", ")", "&", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumExtraAddrs", ";", "++", "i", ")", "OS", ".", "write", "(", "(", "uint8_t", ")", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "vaddr0", "+", "", "+", "i", ")", ",", "Fixups", ",", "STI", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumPadding", ";", "++", "i", ")", "OS", ".", "write", "(", "", ")", ";", "}", "if", "(", "(", "bytes", ">", "", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "||", "(", "bytes", ">", "", "&&", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", ")", "return", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Desc", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "", "(", "Desc", ",", "i", ")", ")", "continue", ";", "const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "getLitEncoding", "(", "Op", ",", "Desc", ".", "OpInfo", "[", "i", "]", ",", "STI", ")", "!=", "", ")", "continue", ";", "int64_t", "Imm", "=", "", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ")", "Imm", "=", "C", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "isExpr", "(", ")", ")", "llvm_unreachable", "(", "", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "", ";", "j", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Imm", ">>", "(", "", "*", "j", ")", ")", "&", "", ")", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter15", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56215, "Length": 420, "Cover_Rate": 0.8519269776876268} {"Template_token": ["", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "uint64_t", "Enc", "=", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", ")", "Enc", "|=", "", ";"], "ground_truth": ["return", "Enc", ";"], "File": "SIMCCodeEmitter15", "Func": "getAVOperandEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56216, "Length": 129, "Cover_Rate": 0.7456647398843931} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit64Encoding", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit16Encoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "isUInt", "<", "", ">", "(", "Imm", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "getLit32Encoding", "(", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "SIMCCodeEmitter15", "Func": "getLitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56217, "Length": 110, "Cover_Rate": 0.32934131736526945} {"Template_token": ["", "uint64_t", "MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MRI", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", "&&", "MO", ".", "getExpr", "(", ")", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "Constant", ")", "{", "MCFixupKind", "Kind", ";", "if", "(", "needsPCRel", "(", "MO", ".", "getExpr", "(", ")", ")", ")", "Kind", "=", "FK_PCRel_4", ";"], "ground_truth": ["else", "Kind", "=", "FK_Data_4", ";"], "File": "SIMCCodeEmitter15", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56218, "Length": 95, "Cover_Rate": 0.31561461794019935} {"Template_token": ["", "if", "(", "needsPCRel", "(", "MO", ".", "getExpr", "(", ")", ")", ")", "Kind", "=", "FK_PCRel_4", ";", "else", "Kind", "=", "FK_Data_4", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Desc", ".", "getSize", "(", ")", ";", "assert", "(", "Offset", "==", "", "||", "Offset", "==", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Offset", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "}", "unsigned", "OpNo", "=", "", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpNo", "<", "e", ";", "++", "OpNo", ")", "{", "if", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "break", ";", "}"], "ground_truth": ["const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "SIMCCodeEmitter15", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56219, "Length": 139, "Cover_Rate": 0.46179401993355484} {"Template_token": ["", "verifyInstructionPredicates", "(", "MI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "uint64_t", "Encoding", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "bytes", "=", "Desc", ".", "getSize", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "bytes", ";", "i", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Encoding", ">>", "(", "", "*", "i", ")", ")", "&", "", ")", ")", ";", "}", "if", "(", "", "(", "STI", ")", "&&", "Desc", ".", "TSFlags", "&", "", ")", "{", "int", "vaddr0", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr0", ")", ";", "int", "srsrc", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "srsrc", ")", ";", "assert", "(", "vaddr0", ">=", "", "&&", "srsrc", ">", "vaddr0", ")", ";", "unsigned", "NumExtraAddrs", "=", "srsrc", "-", "vaddr0", "-", "", ";", "unsigned", "NumPadding", "=", "(", "-", "NumExtraAddrs", ")", "&", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumExtraAddrs", ";", "++", "i", ")", "OS", ".", "write", "(", "(", "uint8_t", ")", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "vaddr0", "+", "", "+", "i", ")", ",", "Fixups", ",", "STI", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumPadding", ";", "++", "i", ")", "OS", ".", "write", "(", "", ")", ";", "}"], "ground_truth": ["if", "(", "(", "bytes", ">", "", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "||", "(", "bytes", ">", "", "&&", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", ")", "return", ";"], "File": "SIMCCodeEmitter16", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56220, "Length": 264, "Cover_Rate": 0.5354969574036511} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit32Encoding", "(", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit64Encoding", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit16IntEncoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit16Encoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "Imm", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "getLit32Encoding", "(", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "if", "(", "OpInfo", ".", "OperandType", "==", "", ")", "return", "getLit16Encoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "case", "", ":", "return", "getLit16IntEncoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":", "{"], "File": "SIMCCodeEmitter16", "Func": "getLitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56221, "Length": 188, "Cover_Rate": 0.4845360824742268} {"Template_token": ["", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter17", "Func": "createSIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56222, "Length": 10, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", ")", "Enc", "|=", "", ";"], "ground_truth": ["return", "Enc", ";"], "File": "SIMCCodeEmitter17", "Func": "getAVOperandEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56224, "Length": 129, "Cover_Rate": 0.6417910447761194} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ")", ":", "MCCodeEmitter", "(", "mcii", ")", ",", "MRI", "(", "*", "ctx", ".", "getRegisterInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "SIMCCodeEmitter17", "Func": "SIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56226, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ")", ":", "MCCodeEmitter", "(", "mcii", ")", ",", "MRI", "(", "*", "ctx", ".", "getRegisterInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "SIMCCodeEmitter17", "Func": "SIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56227, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "NumExtraAddrs", "=", "srsrc", "-", "vaddr0", "-", "", ";", "unsigned", "NumPadding", "=", "(", "-", "NumExtraAddrs", ")", "&", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumExtraAddrs", ";", "++", "i", ")", "OS", ".", "write", "(", "(", "uint8_t", ")", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "vaddr0", "+", "", "+", "i", ")", ",", "Fixups", ",", "STI", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumPadding", ";", "++", "i", ")", "OS", ".", "write", "(", "", ")", ";", "}", "if", "(", "(", "bytes", ">", "", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "||", "(", "bytes", ">", "", "&&", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", ")", "return", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Desc", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "", "(", "Desc", ",", "i", ")", ")", "continue", ";", "const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "getLitEncoding", "(", "Op", ",", "Desc", ".", "OpInfo", "[", "i", "]", ",", "STI", ")", "!=", "", ")", "continue", ";"], "ground_truth": ["int64_t", "Imm", "=", "", ";"], "File": "SIMCCodeEmitter18", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56228, "Length": 190, "Cover_Rate": 0.3578154425612053} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit32Encoding", "(", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit64Encoding", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit16IntEncoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "getLit16Encoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "isUInt", "<", "", ">", "(", "Imm", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "getLit32Encoding", "(", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "if", "(", "OpInfo", ".", "OperandType", "==", "", ")", "return", "getLit16Encoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "case", "", ":", "return", "getLit16IntEncoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "{", "uint16_t", "Lo16", "=", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ";", "uint32_t", "Encoding", "=", "getLit16Encoding", "(", "Lo16", ",", "STI", ")", ";"], "ground_truth": ["return", "Encoding", ";"], "File": "SIMCCodeEmitter18", "Func": "getLitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56229, "Length": 227, "Cover_Rate": 0.549636803874092} {"Template_token": ["", "unsigned", "OpNo", "=", "", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpNo", "<", "e", ";", "++", "OpNo", ")", "{", "if", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "break", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "isSrcOperand", "(", "Desc", ",", "OpNo", ")", ")", "{", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "const", "MCRegisterClass", "&", "RC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "RC", ".", "getSize", "(", ")", ")", ";", "if", "(", "Enc", "!=", "~", "", "&&", "(", "Enc", "!=", "", "||", "Desc", ".", "getSize", "(", ")", "==", "", ")", ")", "return", "Enc", ";"], "ground_truth": ["}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";"], "File": "SIMCCodeEmitter1", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56230, "Length": 145, "Cover_Rate": 0.4769736842105263} {"Template_token": ["", "if", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "break", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "isSrcOperand", "(", "Desc", ",", "OpNo", ")", ")", "{", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "const", "MCRegisterClass", "&", "RC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "RC", ".", "getSize", "(", ")", ")", ";", "if", "(", "Enc", "!=", "~", "", "&&", "(", "Enc", "!=", "", "||", "Desc", ".", "getSize", "(", ")", "==", "", ")", ")", "return", "Enc", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIMCCodeEmitter1", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56231, "Length": 126, "Cover_Rate": 0.4144736842105263} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "SIMCCodeEmitter1", "Func": "SIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56232, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "SIMCCodeEmitter1", "Func": "SIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56233, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getAVOperandEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "uint64_t", "Enc", "=", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", ")", "Enc", "|=", "", ";"], "File": "SIMCCodeEmitter24", "Func": "getAVOperandEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56234, "Length": 81, "Cover_Rate": 0.9101123595505618} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getAVOperandEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "uint64_t", "Enc", "=", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "", ")", ".", "contains", "(", "Reg", ")", ")", "Enc", "|=", "", ";", "return", "Enc", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter24", "Func": "getAVOperandEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56235, "Length": 85, "Cover_Rate": 0.9550561797752809} {"Template_token": ["", "uint64_t", "Encoding", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "bytes", "=", "Desc", ".", "getSize", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "bytes", ";", "i", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Encoding", ">>", "(", "", "*", "i", ")", ")", "&", "", ")", ")", ";", "}", "if", "(", "bytes", ">", "", ")", "return", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "", "(", "Desc", ",", "i", ")", ")", "continue", ";", "const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "getLitEncoding", "(", "Op", ",", "Desc", ".", "OpInfo", "[", "i", "]", ",", "STI", ")", "!=", "", ")", "continue", ";", "int64_t", "Imm", "=", "", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ")", "Imm", "=", "C", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "isExpr", "(", ")", ")", "llvm_unreachable", "(", "", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "", ";", "j", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Imm", ">>", "(", "", "*", "j", ")", ")", "&", "", ")", ")", ";", "}", "break", ";", "}"], "ground_truth": ["}"], "File": "SIMCCodeEmitter2", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56236, "Length": 266, "Cover_Rate": 0.8580645161290322} {"Template_token": ["", "unsigned", "bytes", "=", "Desc", ".", "getSize", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "bytes", ";", "i", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Encoding", ">>", "(", "", "*", "i", ")", ")", "&", "", ")", ")", ";", "}", "if", "(", "bytes", ">", "", ")", "return", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "", "(", "Desc", ",", "i", ")", ")", "continue", ";"], "ground_truth": ["const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "File": "SIMCCodeEmitter2", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56237, "Length": 102, "Cover_Rate": 0.32903225806451614} {"Template_token": ["", "uint64_t", "MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MRI", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", "&&", "MO", ".", "getExpr", "(", ")", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "Constant", ")", "{", "const", "auto", "*", "Expr", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "Expr", "&&", "Expr", "->", "getSymbol", "(", ")", ".", "isExternal", "(", ")", ")", "Kind", "=", "FK_Data_4", ";", "else", "Kind", "=", "FK_PCRel_4", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "}", "unsigned", "OpNo", "=", "", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpNo", "<", "e", ";", "++", "OpNo", ")", "{", "if", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "break", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter2", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56238, "Length": 182, "Cover_Rate": 0.6570397111913358} {"Template_token": ["", "}", "unsigned", "OpNo", "=", "", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpNo", "<", "e", ";", "++", "OpNo", ")", "{", "if", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "break", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "", "(", "Desc", ",", "OpNo", ")", ")", "{", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "Desc", ".", "OpInfo", "[", "OpNo", "]", ",", "STI", ")", ";", "if", "(", "Enc", "!=", "~", "", "&&", "(", "Enc", "!=", "", "||", "Desc", ".", "getSize", "(", ")", "==", "", ")", ")", "return", "Enc", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "", ";"], "File": "SIMCCodeEmitter2", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56239, "Length": 133, "Cover_Rate": 0.48014440433212996} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "RegEnc", "|=", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ";", "RegEnc", "&=", "SDWA9EncValues", "::", "SRC_VGPR_MASK", ";", "if", "(", "", "(", "", "(", "Reg", ")", ",", "&", "MRI", ")", ")", "{", "RegEnc", "|=", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "}"], "ground_truth": ["return", "RegEnc", ";"], "File": "SIMCCodeEmitter2", "Func": "getSDWASrcEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56240, "Length": 60, "Cover_Rate": 0.5825242718446602} {"Template_token": ["", "return", "getLit16Encoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "isUInt", "<", "", ">", "(", "Imm", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "getLit32Encoding", "(", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "{", "uint16_t", "Lo16", "=", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ";", "uint32_t", "Encoding", "=", "getLit16Encoding", "(", "Lo16", ",", "STI", ")", ";", "return", "Encoding", ";", "}", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIMCCodeEmitter30", "Func": "getLitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56241, "Length": 95, "Cover_Rate": 0.3125} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "bytes", "=", "Desc", ".", "getSize", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "bytes", ";", "i", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Encoding", ">>", "(", "", "*", "i", ")", ")", "&", "", ")", ")", ";", "}", "if", "(", "bytes", ">", "", ")", "return", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "isSrcOperand", "(", "Desc", ",", "i", ")", ")", "continue", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "const", "MCRegisterClass", "&", "RC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "getLitEncoding", "(", "Op", ",", "RC", ".", "getSize", "(", ")", ")", "!=", "", ")", "continue", ";", "int64_t", "Imm", "=", "", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "if", "(", "const", "MCConstantExpr", "*", "C", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ")", "Imm", "=", "C", "->", "getValue", "(", ")", ";"], "ground_truth": ["}", "else", "if", "(", "!", "Op", ".", "isExpr", "(", ")", ")", "llvm_unreachable", "(", "", ")", ";"], "File": "SIMCCodeEmitter34", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56242, "Length": 233, "Cover_Rate": 0.7396825396825397} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getLitEncoding", "(", "const", "MCOperand", "&", "MO", ",", "unsigned", "OpSize", ")", "const", "{", "int64_t", "Imm", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCConstantExpr", "*", "C", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ";", "if", "(", "!", "C", ")", "return", "", ";", "Imm", "=", "C", "->", "getValue", "(", ")", ";", "}", "else", "{", "assert", "(", "!", "MO", ".", "isFPImm", "(", ")", ")", ";", "if", "(", "!", "MO", ".", "isImm", "(", ")", ")", "return", "~", "", ";", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "}", "if", "(", "OpSize", "==", "", ")", "return", "getLit32Encoding", "(", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ")", ";", "assert", "(", "OpSize", "==", "", ")", ";"], "ground_truth": ["return", "getLit64Encoding", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ")", ";"], "File": "SIMCCodeEmitter34", "Func": "getLitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56243, "Length": 132, "Cover_Rate": 0.9924812030075187} {"Template_token": ["", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "isSrcOperand", "(", "Desc", ",", "OpNo", ")", ")", "{", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "const", "MCRegisterClass", "&", "RC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "RC", ".", "getSize", "(", ")", ")", ";", "if", "(", "Enc", "!=", "~", "", "&&", "(", "Enc", "!=", "", "||", "Desc", ".", "getSize", "(", ")", "==", "", ")", ")", "return", "Enc", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIMCCodeEmitter34", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56244, "Length": 111, "Cover_Rate": 0.375} {"Template_token": ["", "case", "", ":", "return", "getLit32Encoding", "(", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "return", "getLit64Encoding", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "", ":", "return", "getLit16Encoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIMCCodeEmitter35", "Func": "getLitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56245, "Length": 58, "Cover_Rate": 0.3372093023255814} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "RegEnc", "|=", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ";", "RegEnc", "&=", "SDWA9EncValues", "::", "SRC_VGPR_MASK", ";", "if", "(", "", "(", "", "(", "Reg", ")", ",", "&", "MRI", ")", ")", "{", "RegEnc", "|=", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "}"], "ground_truth": ["return", "RegEnc", ";"], "File": "SIMCCodeEmitter7", "Func": "getSDWA9SrcEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56246, "Length": 60, "Cover_Rate": 0.5825242718446602} {"Template_token": ["", "uint64_t", "RegEnc", "=", "", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "RegEnc", "|=", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ";", "RegEnc", "&=", "SDWA9EncValues", "::", "SRC_VGPR_MASK", ";"], "ground_truth": ["if", "(", "", "(", "", "(", "Reg", ")", ",", "&", "MRI", ")", ")", "{"], "File": "SIMCCodeEmitter7", "Func": "getSDWA9SrcEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56247, "Length": 55, "Cover_Rate": 0.5339805825242718} {"Template_token": ["", "uint64_t", "RegEnc", "=", "", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "", ")", "{", "RegEnc", "|=", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ";", "RegEnc", "&=", "SDWA9EncValues", "::", "VOPC_DST_SGPR_MASK", ";", "RegEnc", "|=", "SDWA9EncValues", "::", "VOPC_DST_VCC_MASK", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter7", "Func": "getSDWA9VopcDstEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56248, "Length": 55, "Cover_Rate": 0.5851063829787234} {"Template_token": ["", "assert", "(", "MMO", "->", "getFailureOrdering", "(", ")", "!=", "AtomicOrdering", "::", "Release", "&&", "MMO", "->", "getFailureOrdering", "(", ")", "!=", "AtomicOrdering", "::", "AcquireRelease", ")", ";", "FailureOrdering", "=", "isStrongerThan", "(", "FailureOrdering", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", "?", "FailureOrdering", ":", "MMO", "->", "getFailureOrdering", "(", ")", ";", "}", "}", "AtomicScope", "Scope", "=", "", ";", "AtomicAddrSpace", "OrderingAddrSpace", "=", "", ";", "bool", "IsCrossAddressSpaceOrdering", "=", "false", ";", "if", "(", "Ordering", "!=", "AtomicOrdering", "::", "NotAtomic", ")", "{", "auto", "ScopeOrNone", "=", "toAtomicScope", "(", "SD", ",", "InstrAddrSpace", ")", ";", "if", "(", "!", "ScopeOrNone", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";", "}", "std", "::", "tie", "(", "Scope", ",", "OrderingAddrSpace", ",", "IsCrossAddressSpaceOrdering", ")", "=", "ScopeOrNone", ".", "getValue", "(", ")", ";", "if", "(", "(", "OrderingAddrSpace", "==", "", ")", "||", "(", "(", "OrderingAddrSpace", "&", "", ")", "!=", "OrderingAddrSpace", ")", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer10", "Func": "constructFromMIWithMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56249, "Length": 144, "Cover_Rate": 0.38605898123324395} {"Template_token": ["", "const", "auto", "&", "IsSyncScopeInclusion", "=", "MMI", "->", "isSyncScopeInclusion", "(", "SD", ",", "MMO", "->", "getSyncScopeID", "(", ")", ")", ";", "if", "(", "!", "IsSyncScopeInclusion", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";", "}", "SD", "=", "IsSyncScopeInclusion", ".", "getValue", "(", ")", "?", "SD", ":", "MMO", "->", "getSyncScopeID", "(", ")", ";", "Ordering", "=", "isStrongerThan", "(", "Ordering", ",", "OpOrdering", ")", "?", "Ordering", ":", "MMO", "->", "getOrdering", "(", ")", ";", "assert", "(", "MMO", "->", "getFailureOrdering", "(", ")", "!=", "AtomicOrdering", "::", "Release", "&&", "MMO", "->", "getFailureOrdering", "(", ")", "!=", "AtomicOrdering", "::", "AcquireRelease", ")", ";", "FailureOrdering", "=", "isStrongerThan", "(", "FailureOrdering", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", "?", "FailureOrdering", ":", "MMO", "->", "getFailureOrdering", "(", ")", ";", "}", "}", "AtomicScope", "Scope", "=", "", ";", "AtomicAddrSpace", "OrderingAddrSpace", "=", "", ";", "bool", "IsCrossAddressSpaceOrdering", "=", "false", ";"], "ground_truth": ["if", "(", "Ordering", "!=", "AtomicOrdering", "::", "NotAtomic", ")", "{"], "File": "SIMemoryLegalizer10", "Func": "constructFromMIWithMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56250, "Length": 138, "Cover_Rate": 0.3699731903485255} {"Template_token": ["", "if", "(", "Generation", "<", "Subtarget", "::", "GFX10", ")", "return", "std", "::", "make_unique", "<", "Gfx7CacheControl", ">", "(", "ST", ")", ";"], "ground_truth": ["return", "std", "::", "make_unique", "<", "Gfx10CacheControl", ">", "(", "ST", ")", ";"], "File": "SIMemoryLegalizer10", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56251, "Length": 30, "Cover_Rate": 0.38961038961038963} {"Template_token": ["", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", "Generation", "<=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "std", "::", "make_unique", "<", "Gfx6CacheControl", ">", "(", "ST", ")", ";", "if", "(", "Generation", "<", "Subtarget", "::", "GFX10", ")", "return", "std", "::", "make_unique", "<", "Gfx7CacheControl", ">", "(", "ST", ")", ";", "return", "std", "::", "make_unique", "<", "Gfx10CacheControl", ">", "(", "ST", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer10", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56252, "Length": 61, "Cover_Rate": 0.7922077922077922} {"Template_token": ["", "return", "enableNamedBit", "<", "", "::", "dlc", ">", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer10", "Func": "enableDLCBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56253, "Length": 12, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "return", "enableNamedBit", "<", "", "::", "dlc", ">", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer10", "Func": "enableDLCBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56254, "Length": 12, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertRelease", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "isAtomicRet", "(", "*", "MI", ")", "?", "", ":"], "ground_truth": ["", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "AFTER", ")", ";"], "File": "SIMemoryLegalizer10", "Func": "expandAtomicCmpxchgOrRmw", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56255, "Length": 167, "Cover_Rate": 0.6653386454183267} {"Template_token": ["", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "isAtomicRet", "(", "*", "MI", ")", "?", "", ":", "", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "Changed", "|=", "CC", "->", "insertAcquire", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "Position", "::", "AFTER", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer10", "Func": "expandAtomicCmpxchgOrRmw", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56256, "Length": 120, "Cover_Rate": 0.47808764940239046} {"Template_token": ["", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertRelease", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "return", "Changed", ";", "}"], "ground_truth": ["Changed", "|=", "CC", "->", "enableVolatileAndOrNonTemporal", "(", "MI", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "", ",", "MOI", ".", "isVolatile", "(", ")", ",", "MOI", ".", "isNonTemporal", "(", ")", ")", ";"], "File": "SIMemoryLegalizer10", "Func": "expandStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56257, "Length": 86, "Cover_Rate": 0.6187050359712231} {"Template_token": ["", "MemOpInfo", "(", "AtomicOrdering", "Ordering", "=", "AtomicOrdering", "::", "SequentiallyConsistent", ",", "AtomicScope", "Scope", "=", "", ",", "AtomicAddrSpace", "OrderingAddrSpace", "=", "", ",", "AtomicAddrSpace", "InstrAddrSpace", "=", "", ",", "bool", "IsCrossAddressSpaceOrdering", "=", "true", ",", "AtomicOrdering", "FailureOrdering", "=", "AtomicOrdering", "::", "SequentiallyConsistent", ",", "bool", "IsVolatile", "=", "false", ",", "bool", "IsNonTemporal", "=", "false", ")", ":", "Ordering", "(", "Ordering", ")", ",", "FailureOrdering", "(", "FailureOrdering", ")", ",", "Scope", "(", "Scope", ")", ",", "OrderingAddrSpace", "(", "OrderingAddrSpace", ")", ",", "InstrAddrSpace", "(", "InstrAddrSpace", ")", ",", "IsCrossAddressSpaceOrdering", "(", "IsCrossAddressSpaceOrdering", ")", ",", "IsVolatile", "(", "IsVolatile", ")", ",", "IsNonTemporal", "(", "IsNonTemporal", ")", "{"], "ground_truth": ["if", "(", "(", "OrderingAddrSpace", "==", "InstrAddrSpace", ")", "&&", "isPowerOf2_32", "(", "uint32_t", "(", "InstrAddrSpace", ")", ")", ")", "this", "->", "IsCrossAddressSpaceOrdering", "=", "false", ";"], "File": "SIMemoryLegalizer10", "Func": "SIMemOpInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56258, "Length": 109, "Cover_Rate": 0.9396551724137931} {"Template_token": ["", "if", "(", "SD", "==", "MMI", "->", "getAgentSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", ",", "true", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getWorkgroupSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", ",", "true", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getWavefrontSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", ",", "true", ")", ";", "if", "(", "SD", "==", "SyncScope", "::", "SingleThread", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", ",", "true", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getSystemOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getAgentOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getWorkgroupOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getWavefrontOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getSingleThreadOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";"], "ground_truth": ["return", "None", ";"], "File": "SIMemoryLegalizer10", "Func": "toSIAtomicScope", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56259, "Length": 209, "Cover_Rate": 0.706081081081081} {"Template_token": ["", "if", "(", "SD", "==", "MMI", "->", "getAgentOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getWorkgroupOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getWavefrontOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";"], "ground_truth": ["if", "(", "SD", "==", "MMI", "->", "getSingleThreadOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";"], "File": "SIMemoryLegalizer10", "Func": "toSIAtomicScope", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56260, "Length": 96, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "if", "(", "ST", ".", "hasGFX940Insts", "(", ")", ")", "return", "std", "::", "make_unique", "<", "Gfx940CacheControl", ">", "(", "ST", ")", ";", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "return", "std", "::", "make_unique", "<", "Gfx90ACacheControl", ">", "(", "ST", ")", ";", "if", "(", "Generation", "<=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "std", "::", "make_unique", "<", "Gfx6CacheControl", ">", "(", "ST", ")", ";", "if", "(", "Generation", "<", "Subtarget", "::", "GFX10", ")", "return", "std", "::", "make_unique", "<", "Gfx7CacheControl", ">", "(", "ST", ")", ";"], "ground_truth": ["return", "std", "::", "make_unique", "<", "Gfx10CacheControl", ">", "(", "ST", ")", ";"], "File": "SIMemoryLegalizer11", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56261, "Length": 87, "Cover_Rate": 0.7565217391304347} {"Template_token": ["", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", "ST", ".", "hasGFX940Insts", "(", ")", ")", "return", "std", "::", "make_unique", "<", "Gfx940CacheControl", ">", "(", "ST", ")", ";", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "return", "std", "::", "make_unique", "<", "Gfx90ACacheControl", ">", "(", "ST", ")", ";"], "ground_truth": ["if", "(", "Generation", "<=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "std", "::", "make_unique", "<", "Gfx6CacheControl", ">", "(", "ST", ")", ";"], "File": "SIMemoryLegalizer11", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56262, "Length": 68, "Cover_Rate": 0.591304347826087} {"Template_token": ["", "Changed", "|=", "enableSC1Bit", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Changed", "|=", "enableSC0Bit", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "SIMemoryLegalizer11", "Func": "enableLoadCacheBypass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56263, "Length": 41, "Cover_Rate": 0.3037037037037037} {"Template_token": ["", "bool", "enableNTBit", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "const", "{", "return", "enableNamedBit", "(", "MI", ",", "", "::", "NT", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "enableNTBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56265, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "assert", "(", "MI", "->", "mayLoad", "(", ")", "&&", "MI", "->", "mayStore", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "Changed", "|=", "enableSC1Bit", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIMemoryLegalizer11", "Func": "enableRMWCacheBypass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56266, "Length": 60, "Cover_Rate": 0.5504587155963303} {"Template_token": ["", "return", "enableNamedBit", "(", "MI", ",", "", "::", "SC0", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "enableSC0Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56267, "Length": 11, "Cover_Rate": 0.44} {"Template_token": ["", "bool", "enableSC0Bit", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "const", "{", "return", "enableNamedBit", "(", "MI", ",", "", "::", "SC0", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "enableSC0Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56268, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "return", "enableNamedBit", "(", "MI", ",", "", "::", "SC1", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "enableSC1Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56269, "Length": 11, "Cover_Rate": 0.44} {"Template_token": ["", "case", "", ":", "Changed", "|=", "enableSC0Bit", "(", "MI", ")", ";", "Changed", "|=", "enableSC1Bit", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Changed", "|=", "enableSC1Bit", "(", "MI", ")", ";", "break", ";", "case", "", ":", "Changed", "|=", "enableSC0Bit", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "enableStoreCacheBypass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56271, "Length": 59, "Cover_Rate": 0.43703703703703706} {"Template_token": ["", "if", "(", "Op", "==", "", ")", "{", "Changed", "|=", "enableGLCBit", "(", "MI", ")", ";", "Changed", "|=", "enableDLCBit", "(", "MI", ")", ";", "}", "Changed", "|=", "insertWait", "(", "MI", ",", "", ",", "AddrSpace", ",", "Op", ",", "false", ",", "Position", "::", "AFTER", ")", ";", "return", "Changed", ";", "}", "if", "(", "IsNonTemporal", ")", "{"], "ground_truth": ["if", "(", "Op", "==", "", ")", "Changed", "|=", "enableGLCBit", "(", "MI", ")", ";"], "File": "SIMemoryLegalizer11", "Func": "enableVolatileAndOrNonTemporal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56272, "Length": 63, "Cover_Rate": 0.4228187919463087} {"Template_token": ["", "if", "(", "Op", "==", "", ")", "{", "Changed", "|=", "enableGLCBit", "(", "MI", ")", ";", "Changed", "|=", "enableDLCBit", "(", "MI", ")", ";", "}", "Changed", "|=", "insertWait", "(", "MI", ",", "", ",", "AddrSpace", ",", "Op", ",", "false", ",", "Position", "::", "AFTER", ")", ";", "return", "Changed", ";", "}", "if", "(", "IsNonTemporal", ")", "{", "if", "(", "Op", "==", "", ")", "Changed", "|=", "enableGLCBit", "(", "MI", ")", ";", "Changed", "|=", "enableSLCBit", "(", "MI", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "enableVolatileAndOrNonTemporal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56273, "Length": 74, "Cover_Rate": 0.4966442953020134} {"Template_token": ["", "switch", "(", "Scope", ")", "{", "case", "", ":", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", "::", "SC0", "|", "", "::", "SC1", ")", ";", "Changed", "=", "true", ";", "break", ";", "case", "", ":", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", "::", "SC1", ")", ";", "Changed", "=", "true", ";", "break", ";", "case", "", ":", "if", "(", "ST", ".", "isTgSplitEnabled", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", "::", "SC0", ")", ";", "Changed", "=", "true", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIMemoryLegalizer11", "Func": "insertAcquire", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56274, "Length": 130, "Cover_Rate": 0.5158730158730159} {"Template_token": ["", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", "::", "SC0", "|", "", "::", "SC1", ")", ";", "Changed", "=", "true", ";", "break", ";", "case", "", ":", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", "::", "SC1", ")", ";", "Changed", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "insertRelease", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56275, "Length": 104, "Cover_Rate": 0.4581497797356828} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", "::", "SC1", ")", ";", "Changed", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "Pos", "==", "Position", "::", "AFTER", ")", "--", "MI", ";", "Changed", "|=", "insertWait", "(", "MI", ",", "Scope", ",", "AddrSpace", ",", "", "|", "", ",", "IsCrossAddrSpaceOrdering", ",", "Pos", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "insertRelease", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56276, "Length": 83, "Cover_Rate": 0.3656387665198238} {"Template_token": ["", "if", "(", "MI", "->", "isBundle", "(", ")", "&&", "MI", "->", "mayLoadOrStore", "(", ")", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "II", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "++", "II", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "{", "I", "->", "unbundleFromPred", "(", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "false", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MI", "=", "II", "->", "getIterator", "(", ")", ";", "}"], "ground_truth": ["if", "(", "!", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ")", "continue", ";"], "File": "SIMemoryLegalizer11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56277, "Length": 125, "Cover_Rate": 0.39184952978056425} {"Template_token": ["", "MI", "=", "II", "->", "getIterator", "(", ")", ";", "}", "if", "(", "!", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ")", "continue", ";", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getLoadInfo", "(", "MI", ")", ")", "Changed", "|=", "expandLoad", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getStoreInfo", "(", "MI", ")", ")", "Changed", "|=", "expandStore", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getAtomicFenceInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicFence", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getAtomicCmpxchgOrRmwInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicCmpxchgOrRmw", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56278, "Length": 139, "Cover_Rate": 0.43573667711598746} {"Template_token": ["", "Gfx10CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "Gfx7CacheControl", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "SIGfx10CacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56279, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Gfx10CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "Gfx7CacheControl", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "SIGfx10CacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56280, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Gfx6CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "CacheControl", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "SIGfx6CacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56281, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Gfx6CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "CacheControl", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "SIGfx6CacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56282, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Gfx7CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "Gfx6CacheControl", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "SIGfx7CacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56283, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Gfx7CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "Gfx6CacheControl", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "SIGfx7CacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56284, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Gfx90ACacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "Gfx7CacheControl", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "SIGfx90ACacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56285, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Gfx90ACacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "Gfx7CacheControl", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "SIGfx90ACacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56286, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "std", "::", "unique_ptr", "<", "CacheControl", ">", "CacheControl", "::", "create", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", "Generation", "<=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "std", "::", "make_unique", "<", "Gfx6CacheControl", ">", "(", "ST", ")", ";"], "ground_truth": ["if", "(", "Generation", "<", "Subtarget", "::", "GFX10", ")", "return", "std", "::", "make_unique", "<", "Gfx7CacheControl", ">", "(", "ST", ")", ";"], "File": "SIMemoryLegalizer14", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56289, "Length": 65, "Cover_Rate": 0.7831325301204819} {"Template_token": ["", "Changed", "|=", "enableDLCBit", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "!", "CuMode", ")", "Changed", "|=", "enableGLCBit", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer14", "Func": "enableLoadCacheBypass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56290, "Length": 47, "Cover_Rate": 0.35877862595419846} {"Template_token": ["", "case", "", ":", "case", "", ":", "Changed", "|=", "enableGLCBit", "(", "MI", ")", ";", "Changed", "|=", "enableDLCBit", "(", "MI", ")", ";", "break", ";", "case", "", ":", "if", "(", "!", "CuMode", ")", "Changed", "|=", "enableGLCBit", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "SIMemoryLegalizer14", "Func": "enableLoadCacheBypass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56291, "Length": 59, "Cover_Rate": 0.45038167938931295} {"Template_token": ["", "case", "", ":", "case", "", ":", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "Changed", "=", "true", ";", "break", ";", "case", "", ":", "if", "(", "!", "CuMode", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "Changed", "=", "true", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer14", "Func": "insertCacheInvalidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56293, "Length": 74, "Cover_Rate": 0.36633663366336633} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "!", "CuMode", ")", "{", "if", "(", "(", "Op", "&", "", ")", "!=", "", ")", "VMCnt", "|=", "true", ";", "if", "(", "(", "Op", "&", "", ")", "!=", "", ")", "VSCnt", "|=", "true", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "LGKMCnt", "|=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "case", "", ":", "LGKMCnt", "|=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "VMCnt", "||", "LGKMCnt", ")", "{", "unsigned", "WaitCntImmediate", "=", "", "(", "IV", ",", "VMCnt", "?", "", ":", "getVmcntBitMask", "(", "IV", ")", ",", "getExpcntBitMask", "(", "IV", ")", ",", "LGKMCnt", "?", "", ":", "getLgkmcntBitMask", "(", "IV", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "WaitCntImmediate", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "VSCnt", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "Pos", "==", "Position", "::", "AFTER", ")", "--", "MI", ";"], "ground_truth": ["return", "Changed", ";"], "File": "SIMemoryLegalizer14", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56294, "Length": 273, "Cover_Rate": 0.582089552238806} {"Template_token": ["", "MI", "=", "II", "->", "getIterator", "(", ")", ";", "}", "if", "(", "!", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ")", "continue", ";", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getLoadInfo", "(", "MI", ")", ")", "Changed", "|=", "expandLoad", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getStoreInfo", "(", "MI", ")", ")", "Changed", "|=", "expandStore", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getAtomicFenceInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicFence", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getAtomicCmpxchgOrRmwInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicCmpxchgOrRmw", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer14", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56295, "Length": 138, "Cover_Rate": 0.42724458204334365} {"Template_token": ["", "CacheControl", "::", "CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["IV", "=", "getIsaVersion", "(", "ST", ".", "getCPU", "(", ")", ")", ";"], "File": "SIMemoryLegalizer14", "Func": "SICacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56296, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "Gfx10CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ",", "bool", "CuMode", ")", ":"], "ground_truth": ["Gfx7CacheControl", "(", "ST", ")", ",", "CuMode", "(", "CuMode", ")", "{", "}"], "File": "SIMemoryLegalizer14", "Func": "SIGfx10CacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56298, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "Gfx10CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ",", "bool", "CuMode", ")", ":"], "ground_truth": ["Gfx7CacheControl", "(", "ST", ")", ",", "CuMode", "(", "CuMode", ")", "{", "}"], "File": "SIMemoryLegalizer14", "Func": "SIGfx10CacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56299, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "AtomicOrdering", "FailureOrdering", "=", "AtomicOrdering", "::", "NotAtomic", ";", "bool", "IsNonTemporal", "=", "true", ";", "for", "(", "const", "auto", "&", "MMO", ":", "MI", "->", "memoperands", "(", ")", ")", "{", "const", "auto", "&", "IsSyncScopeInclusion", "=", "MMI", "->", "isSyncScopeInclusion", "(", "SD", ",", "MMO", "->", "getSyncScopeID", "(", ")", ")", ";", "if", "(", "!", "IsSyncScopeInclusion", ")", "{", "reportUnknownSyncScope", "(", "MI", ")", ";", "return", "None", ";", "}", "SD", "=", "IsSyncScopeInclusion", ".", "getValue", "(", ")", "?", "SD", ":", "MMO", "->", "getSyncScopeID", "(", ")", ";", "Ordering", "=", "isStrongerThan", "(", "Ordering", ",", "MMO", "->", "getOrdering", "(", ")", ")", "?", "Ordering", ":", "MMO", "->", "getOrdering", "(", ")", ";", "FailureOrdering", "=", "isStrongerThan", "(", "FailureOrdering", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", "?", "FailureOrdering", ":", "MMO", "->", "getFailureOrdering", "(", ")", ";", "if", "(", "!", "(", "MMO", "->", "getFlags", "(", ")", "&", "MachineMemOperand", "::", "MONonTemporal", ")", ")", "IsNonTemporal", "=", "false", ";", "}"], "ground_truth": ["return", "MemOpInfo", "(", "SD", ",", "Ordering", ",", "FailureOrdering", ",", "IsNonTemporal", ")", ";"], "File": "SIMemoryLegalizer15", "Func": "constructFromMIWithMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56301, "Length": 149, "Cover_Rate": 0.6563876651982379} {"Template_token": ["", "for", "(", "const", "auto", "&", "MMO", ":", "MI", "->", "memoperands", "(", ")", ")", "{", "const", "auto", "&", "IsSyncScopeInclusion", "=", "MMI", "->", "isSyncScopeInclusion", "(", "SD", ",", "MMO", "->", "getSyncScopeID", "(", ")", ")", ";", "if", "(", "!", "IsSyncScopeInclusion", ")", "{", "reportUnknownSyncScope", "(", "MI", ")", ";", "return", "None", ";", "}", "SD", "=", "IsSyncScopeInclusion", ".", "getValue", "(", ")", "?", "SD", ":", "MMO", "->", "getSyncScopeID", "(", ")", ";", "Ordering", "=", "isStrongerThan", "(", "Ordering", ",", "MMO", "->", "getOrdering", "(", ")", ")", "?", "Ordering", ":", "MMO", "->", "getOrdering", "(", ")", ";", "FailureOrdering", "=", "isStrongerThan", "(", "FailureOrdering", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", "?", "FailureOrdering", ":", "MMO", "->", "getFailureOrdering", "(", ")", ";"], "ground_truth": ["if", "(", "!", "(", "MMO", "->", "getFlags", "(", ")", "&", "MachineMemOperand", "::", "MONonTemporal", ")", ")", "IsNonTemporal", "=", "false", ";"], "File": "SIMemoryLegalizer15", "Func": "constructFromMIWithMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56302, "Length": 124, "Cover_Rate": 0.5462555066079295} {"Template_token": ["", "int", "BitIdx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitName", ")", ";"], "ground_truth": ["if", "(", "BitIdx", "==", "-", "", ")", "return", "false", ";"], "File": "SIMemoryLegalizer15", "Func": "enableNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56303, "Length": 24, "Cover_Rate": 0.3287671232876712} {"Template_token": ["", "int", "BitIdx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitName", ")", ";", "if", "(", "BitIdx", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["MachineOperand", "&", "Bit", "=", "MI", "->", "getOperand", "(", "BitIdx", ")", ";"], "File": "SIMemoryLegalizer15", "Func": "enableNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56304, "Length": 35, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "insertWaitcntVmcnt0", "(", "MI", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "insertWaitcntVmcnt0", "(", "MI", ",", "false", ")", ";"], "ground_truth": ["Changed", "|=", "insertBufferWbinvl1Vol", "(", "MI", ",", "false", ")", ";"], "File": "SIMemoryLegalizer15", "Func": "expandAtomicCmpxchg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56305, "Length": 120, "Cover_Rate": 0.47244094488188976} {"Template_token": ["", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getSD", "(", ")", "==", "SyncScope", "::", "System", "||", "MOI", ".", "getSD", "(", ")", "==", "MMI", "->", "getAgentSD", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "insertWaitcntVmcnt0", "(", "MI", ")", ";", "return", "Changed", ";", "}", "if", "(", "MOI", ".", "getSD", "(", ")", "==", "SyncScope", "::", "SingleThread", "||", "MOI", ".", "getSD", "(", ")", "==", "MMI", "->", "getWorkgroupSD", "(", ")", "||", "MOI", ".", "getSD", "(", ")", "==", "MMI", "->", "getWavefrontSD", "(", ")", ")", "{", "return", "Changed", ";", "}", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "MOI", ".", "isNonTemporal", "(", ")", ")", "{", "Changed", "|=", "enableGLCBit", "(", "MI", ")", ";"], "ground_truth": ["Changed", "|=", "enableSLCBit", "(", "MI", ")", ";"], "File": "SIMemoryLegalizer15", "Func": "expandStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56306, "Length": 137, "Cover_Rate": 0.7486338797814208} {"Template_token": ["", "Optional", "<", "MemOpInfo", ">", "MemOpInfo", "::", "getAtomicCmpxchgInfo", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ";", "if", "(", "!", "(", "MI", "->", "mayLoad", "(", ")", "&&", "MI", "->", "mayStore", "(", ")", ")", ")", "return", "None", ";", "if", "(", "MI", "->", "getNumMemOperands", "(", ")", "==", "", ")", "return", "MemOpInfo", "(", "SyncScope", "::", "System", ",", "AtomicOrdering", "::", "SequentiallyConsistent", ",", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ";"], "ground_truth": ["return", "MemOpInfo", "::", "constructFromMIWithMMO", "(", "MI", ")", ";"], "File": "SIMemoryLegalizer15", "Func": "getAtomicCmpxchgInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56307, "Length": 83, "Cover_Rate": 0.9651162790697675} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "None", ";", "SyncScope", "::", "ID", "SD", "=", "static_cast", "<", "SyncScope", "::", "ID", ">", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "AtomicOrdering", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["return", "MemOpInfo", "(", "SD", ",", "Ordering", ")", ";"], "File": "SIMemoryLegalizer15", "Func": "getAtomicFenceInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56308, "Length": 65, "Cover_Rate": 0.6565656565656566} {"Template_token": ["", "if", "(", "MI", "->", "getNumMemOperands", "(", ")", "==", "", ")", "return", "MemOpInfo", "(", "SyncScope", "::", "System", ",", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ";"], "ground_truth": ["return", "MemOpInfo", "::", "constructFromMIWithMMO", "(", "MI", ")", ";"], "File": "SIMemoryLegalizer15", "Func": "getAtomicRmwInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56309, "Length": 30, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "if", "(", "!", "(", "MI", "->", "mayLoad", "(", ")", "&&", "MI", "->", "mayStore", "(", ")", ")", ")", "return", "None", ";", "if", "(", "MI", "->", "getNumMemOperands", "(", ")", "==", "", ")", "return", "MemOpInfo", "(", "SyncScope", "::", "System", ",", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ";", "return", "MemOpInfo", "::", "constructFromMIWithMMO", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer15", "Func": "getAtomicRmwInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56310, "Length": 51, "Cover_Rate": 0.6219512195121951} {"Template_token": ["", "if", "(", "!", "(", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", ")", "return", "None", ";", "if", "(", "MI", "->", "getNumMemOperands", "(", ")", "==", "", ")", "return", "MemOpInfo", "(", "SyncScope", "::", "System", ",", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ";"], "ground_truth": ["return", "MemOpInfo", "::", "constructFromMIWithMMO", "(", "MI", ")", ";"], "File": "SIMemoryLegalizer15", "Func": "getLoadInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56311, "Length": 51, "Cover_Rate": 0.6144578313253012} {"Template_token": ["", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ";"], "ground_truth": ["if", "(", "!", "(", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", ")", "return", "None", ";"], "File": "SIMemoryLegalizer15", "Func": "getLoadInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56312, "Length": 34, "Cover_Rate": 0.40963855421686746} {"Template_token": ["", "return", "SD", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer15", "Func": "getSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56313, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "SD", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer15", "Func": "getSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56314, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "MI", "->", "getNumMemOperands", "(", ")", "==", "", ")", "return", "MemOpInfo", "(", "SyncScope", "::", "System", ",", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ";", "return", "MemOpInfo", "::", "constructFromMIWithMMO", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer15", "Func": "getStoreInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56315, "Length": 31, "Cover_Rate": 0.37349397590361444} {"Template_token": ["", "bool", "MemoryLegalizer", "::", "insertBufferWbinvl1Vol", "(", "MachineBasicBlock", "::", "iterator", "&", "MI", ",", "bool", "Before", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "Before", ")", "++", "MI", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Wbinvl1Opcode", ")", ")", ";", "if", "(", "!", "Before", ")", "--", "MI", ";"], "ground_truth": ["return", "true", ";"], "File": "SIMemoryLegalizer15", "Func": "insertBufferWbinvl1Vol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56316, "Length": 71, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "bool", "MemoryLegalizer", "::", "insertBufferWbinvl1Vol", "(", "MachineBasicBlock", "::", "iterator", "&", "MI", ",", "bool", "Before", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Before", ")", "++", "MI", ";"], "File": "SIMemoryLegalizer15", "Func": "insertBufferWbinvl1Vol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56317, "Length": 44, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "if", "(", "!", "Before", ")", "++", "MI", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "Vmcnt0Immediate", ")", ";", "if", "(", "!", "Before", ")", "--", "MI", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer15", "Func": "insertWaitcntVmcnt0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56318, "Length": 41, "Cover_Rate": 0.5189873417721519} {"Template_token": ["", "if", "(", "!", "Before", ")", "++", "MI", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "Vmcnt0Immediate", ")", ";"], "File": "SIMemoryLegalizer15", "Func": "insertWaitcntVmcnt0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56319, "Length": 29, "Cover_Rate": 0.3670886075949367} {"Template_token": ["", "if", "(", "!", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ")", "continue", ";", "if", "(", "const", "auto", "&", "MOI", "=", "MemOpInfo", "::", "getLoadInfo", "(", "MI", ")", ")", "Changed", "|=", "expandLoad", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MemOpInfo", "::", "getStoreInfo", "(", "MI", ")", ")", "Changed", "|=", "expandStore", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";"], "ground_truth": ["else", "if", "(", "const", "auto", "&", "MOI", "=", "MemOpInfo", "::", "getAtomicFenceInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicFence", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";"], "File": "SIMemoryLegalizer15", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56322, "Length": 100, "Cover_Rate": 0.3194888178913738} {"Template_token": ["", "MemOpInfo", "(", "SyncScope", "::", "ID", "SD", ",", "AtomicOrdering", "Ordering", ",", "AtomicOrdering", "FailureOrdering", ",", "bool", "IsNonTemporal", "=", "false", ")", ":", "SD", "(", "SD", ")", ",", "Ordering", "(", "Ordering", ")", ",", "FailureOrdering", "(", "FailureOrdering", ")", ",", "IsNonTemporal", "(", "IsNonTemporal", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer15", "Func": "SIMemOpInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56323, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "MemOpInfo", "(", "SyncScope", "::", "ID", "SD", ",", "AtomicOrdering", "Ordering", ",", "AtomicOrdering", "FailureOrdering", ",", "bool", "IsNonTemporal", "=", "false", ")", ":", "SD", "(", "SD", ")", ",", "Ordering", "(", "Ordering", ")", ",", "FailureOrdering", "(", "FailureOrdering", ")", ",", "IsNonTemporal", "(", "IsNonTemporal", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer15", "Func": "SIMemOpInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56324, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "return", "None", ";", "}", "SD", "=", "IsSyncScopeInclusion", ".", "getValue", "(", ")", "?", "SD", ":", "MMO", "->", "getSyncScopeID", "(", ")", ";", "Ordering", "=", "isStrongerThan", "(", "Ordering", ",", "OpOrdering", ")", "?", "Ordering", ":", "MMO", "->", "getSuccessOrdering", "(", ")", ";", "assert", "(", "MMO", "->", "getFailureOrdering", "(", ")", "!=", "AtomicOrdering", "::", "Release", "&&", "MMO", "->", "getFailureOrdering", "(", ")", "!=", "AtomicOrdering", "::", "AcquireRelease", ")", ";", "FailureOrdering", "=", "isStrongerThan", "(", "FailureOrdering", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", "?", "FailureOrdering", ":", "MMO", "->", "getFailureOrdering", "(", ")", ";", "}", "}", "AtomicScope", "Scope", "=", "", ";", "AtomicAddrSpace", "OrderingAddrSpace", "=", "", ";", "bool", "IsCrossAddressSpaceOrdering", "=", "false", ";", "if", "(", "Ordering", "!=", "AtomicOrdering", "::", "NotAtomic", ")", "{", "auto", "ScopeOrNone", "=", "toAtomicScope", "(", "SD", ",", "InstrAddrSpace", ")", ";", "if", "(", "!", "ScopeOrNone", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";", "}", "std", "::", "tie", "(", "Scope", ",", "OrderingAddrSpace", ",", "IsCrossAddressSpaceOrdering", ")", "=", "ScopeOrNone", ".", "getValue", "(", ")", ";", "if", "(", "(", "OrderingAddrSpace", "==", "", ")", "||", "(", "(", "OrderingAddrSpace", "&", "", ")", "!=", "OrderingAddrSpace", ")", "||", "(", "(", "InstrAddrSpace", "&", "", ")", "==", "", ")", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer17", "Func": "constructFromMIWithMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56325, "Length": 191, "Cover_Rate": 0.4935400516795866} {"Template_token": ["", "return", ";", "}", "assert", "(", "Scope", "!=", "", "&&", "(", "OrderingAddrSpace", "&", "", ")", "!=", "", "&&", "(", "InstrAddrSpace", "&", "", ")", "!=", "", "&&", "!", "isStrongerThan", "(", "FailureOrdering", ",", "Ordering", ")", ")", ";", "if", "(", "(", "OrderingAddrSpace", "==", "InstrAddrSpace", ")", "&&", "isPowerOf2_32", "(", "uint32_t", "(", "InstrAddrSpace", ")", ")", ")", "this", "->", "IsCrossAddressSpaceOrdering", "=", "false", ";", "if", "(", "(", "InstrAddrSpace", "&", "~", "", ")", "==", "", ")", "{", "this", "->", "Scope", "=", "std", "::", "min", "(", "Scope", ",", "", ")", ";", "}", "else", "if", "(", "(", "InstrAddrSpace", "&", "~", "(", "", "|", "", ")", ")", "==", "", ")", "{", "this", "->", "Scope", "=", "std", "::", "min", "(", "Scope", ",", "", ")", ";", "}", "else", "if", "(", "(", "InstrAddrSpace", "&", "~", "(", "", "|", "", "|", "", ")", ")", "==", "", ")", "{", "this", "->", "Scope", "=", "std", "::", "min", "(", "Scope", ",", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMemoryLegalizer17", "Func": "SIMemOpInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56326, "Length": 147, "Cover_Rate": 0.4788273615635179} {"Template_token": ["", "void", "MemOpInfo", "::", "reportUnknownSyncScope", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "{"], "ground_truth": ["DiagnosticInfoUnsupported", "Diag", "(", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ",", "", ")", ";"], "File": "SIMemoryLegalizer18", "Func": "reportUnknownSyncScope", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56327, "Length": 33, "Cover_Rate": 0.515625} {"Template_token": ["", "void", "MemOpInfo", "::", "reportUnknownSyncScope", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "{", "DiagnosticInfoUnsupported", "Diag", "(", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ",", "", ")", ";", "LLVMContext", "*", "CTX", "=", "&", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "CTX", "->", "diagnose", "(", "Diag", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer18", "Func": "reportUnknownSyncScope", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56328, "Length": 64, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "InsertCacheInv", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "case", "", ":", "break", ";"], "ground_truth": ["case", "", ":"], "File": "SIMemoryLegalizer19", "Func": "insertAcquire", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56329, "Length": 40, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "AtomicOrdering", "FailureOrdering", "=", "AtomicOrdering", "::", "NotAtomic", ";", "AtomicAddrSpace", "InstrAddrSpace", "=", "", ";", "bool", "IsNonTemporal", "=", "true", ";", "for", "(", "const", "auto", "&", "MMO", ":", "MI", "->", "memoperands", "(", ")", ")", "{", "IsNonTemporal", "&=", "MMO", "->", "isNonTemporal", "(", ")", ";", "InstrAddrSpace", "|=", "toAtomicAddrSpace", "(", "MMO", "->", "getPointerInfo", "(", ")", ".", "getAddrSpace", "(", ")", ")", ";", "AtomicOrdering", "OpOrdering", "=", "MMO", "->", "getOrdering", "(", ")", ";", "if", "(", "OpOrdering", "!=", "AtomicOrdering", "::", "NotAtomic", ")", "{", "const", "auto", "&", "IsSyncScopeInclusion", "=", "MMI", "->", "isSyncScopeInclusion", "(", "SD", ",", "MMO", "->", "getSyncScopeID", "(", ")", ")", ";", "if", "(", "!", "IsSyncScopeInclusion", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";", "}", "SD", "=", "IsSyncScopeInclusion", ".", "getValue", "(", ")", "?", "SD", ":", "MMO", "->", "getSyncScopeID", "(", ")", ";", "Ordering", "=", "isStrongerThan", "(", "Ordering", ",", "OpOrdering", ")", "?", "Ordering", ":", "MMO", "->", "getOrdering", "(", ")", ";", "assert", "(", "MMO", "->", "getFailureOrdering", "(", ")", "!=", "AtomicOrdering", "::", "Release", "&&", "MMO", "->", "getFailureOrdering", "(", ")", "!=", "AtomicOrdering", "::", "AcquireRelease", ")", ";", "FailureOrdering", "=", "isStrongerThan", "(", "FailureOrdering", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", "?", "FailureOrdering", ":", "MMO", "->", "getFailureOrdering", "(", ")", ";", "}", "}", "AtomicScope", "Scope", "=", "", ";", "AtomicAddrSpace", "OrderingAddrSpace", "=", "", ";", "bool", "IsCrossAddressSpaceOrdering", "=", "false", ";", "if", "(", "Ordering", "!=", "AtomicOrdering", "::", "NotAtomic", ")", "{", "auto", "ScopeOrNone", "=", "toAtomicScope", "(", "SD", ",", "InstrAddrSpace", ")", ";", "if", "(", "!", "ScopeOrNone", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";", "}", "std", "::", "tie", "(", "Scope", ",", "OrderingAddrSpace", ",", "IsCrossAddressSpaceOrdering", ")", "=", "ScopeOrNone", ".", "getValue", "(", ")", ";", "if", "(", "(", "OrderingAddrSpace", "==", "", ")", "||", "(", "(", "OrderingAddrSpace", "&", "", ")", "!=", "OrderingAddrSpace", ")", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";", "}"], "ground_truth": ["}"], "File": "SIMemoryLegalizer1", "Func": "constructFromMIWithMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56330, "Length": 285, "Cover_Rate": 0.7960893854748603} {"Template_token": ["", "std", "::", "unique_ptr", "<", "CacheControl", ">", "CacheControl", "::", "create", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", "Generation", "<=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "make_unique", "<", "Gfx6CacheControl", ">", "(", "ST", ")", ";"], "ground_truth": ["return", "make_unique", "<", "Gfx7CacheControl", ">", "(", "ST", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56331, "Length": 53, "Cover_Rate": 0.9814814814814815} {"Template_token": ["", "bool", "enableGLCBit", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "enableNamedBit", "<", "", "::", "glc", ">", "(", "MI", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "enableGLCBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56333, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "bool", "enableGLCBit", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "const", "{", "return", "enableNamedBit", "<", "", "::", "glc", ">", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer1", "Func": "enableGLCBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56334, "Length": 24, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "enableNamedBit", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "{"], "ground_truth": ["int", "BitIdx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitName", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "enableNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56335, "Length": 25, "Cover_Rate": 0.3472222222222222} {"Template_token": ["", "bool", "enableNamedBit", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "{", "int", "BitIdx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitName", ")", ";", "if", "(", "BitIdx", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["MachineOperand", "&", "Bit", "=", "MI", "->", "getOperand", "(", "BitIdx", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "enableNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56336, "Length": 46, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "bool", "Gfx6CacheControl", "::", "enableNonTemporal", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "const", "{", "assert", "(", "MI", "->", "mayLoad", "(", ")", "^", "MI", "->", "mayStore", "(", ")", ")", ";"], "ground_truth": ["bool", "Changed", "=", "false", ";"], "File": "SIMemoryLegalizer1", "Func": "enableNonTemporal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56337, "Length": 34, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "assert", "(", "MI", "->", "mayLoad", "(", ")", "&&", "MI", "->", "mayStore", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "", "|", "", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{"], "ground_truth": ["Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "isAtomicRet", "(", "*", "MI", ")", "?", "", ":"], "File": "SIMemoryLegalizer1", "Func": "expandAtomicCmpxchgOrRmw", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56340, "Length": 187, "Cover_Rate": 0.722007722007722} {"Template_token": ["", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "", "|", "", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";"], "ground_truth": ["if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertCacheInvalidate", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "Position", "::", "BEFORE", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "expandAtomicFence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56341, "Length": 143, "Cover_Rate": 0.7258883248730964} {"Template_token": ["", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "", "|", "", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "AFTER", ")", ";"], "ground_truth": ["Changed", "|=", "CC", "->", "insertCacheInvalidate", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "Position", "::", "AFTER", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "expandLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56342, "Length": 128, "Cover_Rate": 0.4794007490636704} {"Template_token": ["", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "", "|", "", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "return", "Changed", ";", "}", "if", "(", "MOI", ".", "isNonTemporal", "(", ")", ")", "{"], "ground_truth": ["Changed", "|=", "CC", "->", "enableNonTemporal", "(", "MI", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "expandStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56343, "Length": 88, "Cover_Rate": 0.6376811594202898} {"Template_token": ["", "Optional", "<", "MemOpInfo", ">", "MemOpAccess", "::", "getAtomicFenceInfo", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "const", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "None", ";", "AtomicOrdering", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "SyncScope", "::", "ID", "SD", "=", "static_cast", "<", "SyncScope", "::", "ID", ">", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "auto", "ScopeOrNone", "=", "toAtomicScope", "(", "SD", ",", "", ")", ";", "if", "(", "!", "ScopeOrNone", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";", "}", "AtomicScope", "Scope", "=", "", ";", "AtomicAddrSpace", "OrderingAddrSpace", "=", "", ";", "bool", "IsCrossAddressSpaceOrdering", "=", "false", ";", "std", "::", "tie", "(", "Scope", ",", "OrderingAddrSpace", ",", "IsCrossAddressSpaceOrdering", ")", "=", "ScopeOrNone", ".", "getValue", "(", ")", ";", "if", "(", "(", "OrderingAddrSpace", "==", "", ")", "||", "(", "(", "OrderingAddrSpace", "&", "", ")", "!=", "OrderingAddrSpace", ")", ")", "{"], "ground_truth": ["reportUnsupported", "(", "MI", ",", "", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "getAtomicFenceInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56344, "Length": 172, "Cover_Rate": 0.8309178743961353} {"Template_token": ["", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "None", ";", "AtomicOrdering", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "SyncScope", "::", "ID", "SD", "=", "static_cast", "<", "SyncScope", "::", "ID", ">", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "auto", "ScopeOrNone", "=", "toAtomicScope", "(", "SD", ",", "", ")", ";", "if", "(", "!", "ScopeOrNone", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";", "}", "AtomicScope", "Scope", "=", "", ";", "AtomicAddrSpace", "OrderingAddrSpace", "=", "", ";", "bool", "IsCrossAddressSpaceOrdering", "=", "false", ";", "std", "::", "tie", "(", "Scope", ",", "OrderingAddrSpace", ",", "IsCrossAddressSpaceOrdering", ")", "=", "ScopeOrNone", ".", "getValue", "(", ")", ";", "if", "(", "(", "OrderingAddrSpace", "==", "", ")", "||", "(", "(", "OrderingAddrSpace", "&", "", ")", "!=", "OrderingAddrSpace", ")", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";", "}", "return", "MemOpInfo", "(", "Ordering", ",", "Scope", ",", "OrderingAddrSpace", ",", "", ",", "IsCrossAddressSpaceOrdering", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer1", "Func": "getAtomicFenceInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56345, "Length": 174, "Cover_Rate": 0.8405797101449275} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Pos", "==", "Position", "::", "AFTER", ")", "++", "MI", ";", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "case", "", ":", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "SIMemoryLegalizer1", "Func": "insertCacheInvalidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56346, "Length": 78, "Cover_Rate": 0.5098039215686274} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "LGKMCnt", "=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "case", "", ":", "EXPCnt", "=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "VMCnt", "||", "LGKMCnt", "||", "EXPCnt", ")", "{"], "ground_truth": ["unsigned", "WaitCntImmediate", "=", "", "(", "IV", ",", "VMCnt", "?", "", ":", "getVmcntBitMask", "(", "IV", ")", ",", "EXPCnt", "?", "", ":", "getExpcntBitMask", "(", "IV", ")", ",", "LGKMCnt", "?", "", ":", "getLgkmcntBitMask", "(", "IV", ")", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56347, "Length": 160, "Cover_Rate": 0.4519774011299435} {"Template_token": ["", "return", "", "(", "MI", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer1", "Func": "isAtomicRet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56348, "Length": 14, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isAtomicRet", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "", "(", "MI", ".", "getOpcode", "(", ")", ")", "!=", "-", "", ";"], "File": "SIMemoryLegalizer1", "Func": "isAtomicRet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56349, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "IV", "=", "IsaInfo", "::", "getIsaVersion", "(", "ST", ".", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer1", "Func": "SICacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56350, "Length": 22, "Cover_Rate": 0.6875} {"Template_token": ["", "MMI", "=", "&", "MF", ".", "getMMI", "(", ")", ".", "getObjFileInfo", "<", "MachineModuleInfo", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer1", "Func": "SIMemOpAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56351, "Length": 17, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "MemOpAccess", "::", "MemOpAccess", "(", "MachineFunction", "&", "MF", ")", "{", "AddrSpaceInfo", "=", "getAS", "(", "MF", ".", "getTarget", "(", ")", ")", ";"], "ground_truth": ["MMI", "=", "&", "MF", ".", "getMMI", "(", ")", ".", "getObjFileInfo", "<", "MachineModuleInfo", ">", "(", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "SIMemOpAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56352, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "MemOpInfo", "(", "AtomicOrdering", "Ordering", "=", "AtomicOrdering", "::", "SequentiallyConsistent", ",", "AtomicScope", "Scope", "=", "", ",", "AtomicAddrSpace", "OrderingAddrSpace", "=", "", ",", "AtomicAddrSpace", "InstrAddrSpace", "=", "", ",", "bool", "IsCrossAddressSpaceOrdering", "=", "true", ",", "AtomicOrdering", "FailureOrdering", "=", "AtomicOrdering", "::", "SequentiallyConsistent", ",", "bool", "IsNonTemporal", "=", "false", ")", ":", "Ordering", "(", "Ordering", ")", ",", "FailureOrdering", "(", "FailureOrdering", ")", ",", "Scope", "(", "Scope", ")", ",", "OrderingAddrSpace", "(", "OrderingAddrSpace", ")", ",", "InstrAddrSpace", "(", "InstrAddrSpace", ")", ",", "IsCrossAddressSpaceOrdering", "(", "IsCrossAddressSpaceOrdering", ")", ",", "IsNonTemporal", "(", "IsNonTemporal", ")", "{", "if", "(", "(", "OrderingAddrSpace", "==", "InstrAddrSpace", ")", "&&", "isPowerOf2_32", "(", "uint32_t", "(", "InstrAddrSpace", ")", ")", ")", "IsCrossAddressSpaceOrdering", "=", "false", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer1", "Func": "SIMemOpInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56353, "Length": 98, "Cover_Rate": 0.9423076923076923} {"Template_token": ["", "AtomicAddrSpace", "MemOpAccess", "::", "toAtomicAddrSpace", "(", "unsigned", "AS", ")", "const", "{", "if", "(", "AS", "==", "AddrSpaceInfo", ".", "FLAT_ADDRESS", ")", "return", "", ";", "if", "(", "AS", "==", "AddrSpaceInfo", ".", "GLOBAL_ADDRESS", ")", "return", "", ";", "if", "(", "AS", "==", "AddrSpaceInfo", ".", "LOCAL_ADDRESS", ")", "return", "", ";", "if", "(", "AS", "==", "AddrSpaceInfo", ".", "PRIVATE_ADDRESS", ")", "return", "", ";", "if", "(", "AS", "==", "AddrSpaceInfo", ".", "REGION_ADDRESS", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer1", "Func": "toSIAtomicAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56354, "Length": 69, "Cover_Rate": 0.8518518518518519} {"Template_token": ["", "Optional", "<", "std", "::", "tuple", "<", "AtomicScope", ",", "AtomicAddrSpace", ",", "bool", ">>", "MemOpAccess", "::", "toAtomicScope", "(", "SyncScope", "::", "ID", "SD", ",", "AtomicAddrSpace", "InstrScope", ")", "const", "{", "if", "(", "SD", "==", "SyncScope", "::", "System", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getAgentSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getWorkgroupSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getWavefrontSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";"], "ground_truth": ["if", "(", "SD", "==", "SyncScope", "::", "SingleThread", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrScope", ",", "false", ")", ";"], "File": "SIMemoryLegalizer1", "Func": "toSIAtomicScope", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56355, "Length": 142, "Cover_Rate": 0.8554216867469879} {"Template_token": ["", "Subtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";"], "ground_truth": ["if", "(", "Generation", "<=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "make_unique", "<", "Gfx6CacheControl", ">", "(", "ST", ")", ";"], "File": "SIMemoryLegalizer21", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56356, "Length": 28, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "IV", "=", "IsaInfo", "::", "getIsaVersion", "(", "ST", ".", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer21", "Func": "SICacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56357, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "CacheControl", "::", "CacheControl", "(", "const", "Subtarget", "&", "ST", ")", "{"], "ground_truth": ["TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "File": "SIMemoryLegalizer21", "Func": "SICacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56358, "Length": 18, "Cover_Rate": 0.5625} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getSD", "(", ")", "==", "SyncScope", "::", "System", "||", "MOI", ".", "getSD", "(", ")", "==", "MMI", "->", "getAgentSD", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "insertWaitcntVmcnt0", "(", "MI", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "insertWaitcntVmcnt0", "(", "MI", ",", "false", ")", ";", "Changed", "|=", "insertVmemMDCacheInvalidate", "(", "MI", ",", "false", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer22", "Func": "expandAtomicCmpxchgOrRmw", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56363, "Length": 164, "Cover_Rate": 0.6456692913385826} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getSD", "(", ")", "==", "SyncScope", "::", "System", "||", "MOI", ".", "getSD", "(", ")", "==", "MMI", "->", "getAgentSD", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "insertWaitcntVmcnt0", "(", "MI", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "insertVmemMDCacheInvalidate", "(", "MI", ")", ";", "AtomicPseudoMIs", ".", "push_back", "(", "MI", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "SIMemoryLegalizer22", "Func": "expandAtomicFence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56364, "Length": 137, "Cover_Rate": 0.6008771929824561} {"Template_token": ["", "Changed", "|=", "insertWaitcntVmcnt0", "(", "MI", ",", "false", ")", ";", "Changed", "|=", "insertVmemMDCacheInvalidate", "(", "MI", ",", "false", ")", ";", "}", "return", "Changed", ";", "}", "if", "(", "MOI", ".", "getSD", "(", ")", "==", "SyncScope", "::", "SingleThread", "||", "MOI", ".", "getSD", "(", ")", "==", "MMI", "->", "getWorkgroupSD", "(", ")", "||", "MOI", ".", "getSD", "(", ")", "==", "MMI", "->", "getWavefrontSD", "(", ")", ")", "{", "return", "Changed", ";", "}", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "MOI", ".", "isNonTemporal", "(", ")", ")", "{", "Changed", "|=", "enableGLCBit", "(", "MI", ")", ";", "Changed", "|=", "enableSLCBit", "(", "MI", ")", ";", "return", "Changed", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "SIMemoryLegalizer22", "Func": "expandLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56365, "Length": 100, "Cover_Rate": 0.3937007874015748} {"Template_token": ["", "if", "(", "MOI", ".", "getSD", "(", ")", "==", "SyncScope", "::", "System", "||", "MOI", ".", "getSD", "(", ")", "==", "MMI", "->", "getAgentSD", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Monotonic", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "enableGLCBit", "(", "MI", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "insertWaitcntVmcnt0", "(", "MI", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "insertWaitcntVmcnt0", "(", "MI", ",", "false", ")", ";", "Changed", "|=", "insertVmemMDCacheInvalidate", "(", "MI", ",", "false", ")", ";", "}", "return", "Changed", ";", "}", "if", "(", "MOI", ".", "getSD", "(", ")", "==", "SyncScope", "::", "SingleThread", "||", "MOI", ".", "getSD", "(", ")", "==", "MMI", "->", "getWorkgroupSD", "(", ")", "||", "MOI", ".", "getSD", "(", ")", "==", "MMI", "->", "getWavefrontSD", "(", ")", ")", "{", "return", "Changed", ";", "}", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "MOI", ".", "isNonTemporal", "(", ")", ")", "{", "Changed", "|=", "enableGLCBit", "(", "MI", ")", ";", "Changed", "|=", "enableSLCBit", "(", "MI", ")", ";", "return", "Changed", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "SIMemoryLegalizer22", "Func": "expandLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56366, "Length": 206, "Cover_Rate": 0.8110236220472441} {"Template_token": ["", "Optional", "<", "MemOpInfo", ">", "MemOpInfo", "::", "getAtomicCmpxchgOrRmwInfo", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "{"], "ground_truth": ["assert", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ";"], "File": "SIMemoryLegalizer22", "Func": "getAtomicCmpxchgOrRmwInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56367, "Length": 29, "Cover_Rate": 0.3372093023255814} {"Template_token": ["", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ";", "if", "(", "!", "(", "MI", "->", "mayLoad", "(", ")", "&&", "MI", "->", "mayStore", "(", ")", ")", ")", "return", "None", ";", "if", "(", "MI", "->", "getNumMemOperands", "(", ")", "==", "", ")", "return", "MemOpInfo", "(", "SyncScope", "::", "System", ",", "AtomicOrdering", "::", "SequentiallyConsistent", ",", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ";", "return", "MemOpInfo", "::", "constructFromMIWithMMO", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer22", "Func": "getAtomicCmpxchgOrRmwInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56368, "Length": 68, "Cover_Rate": 0.7906976744186046} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "Before", ")", "++", "MI", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "VmemMDCacheInvalidateOpc", ")", ")", ";", "if", "(", "!", "Before", ")", "--", "MI", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer22", "Func": "insertVmemSIMDCacheInvalidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56369, "Length": 56, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "bool", "MemoryLegalizer", "::", "insertVmemMDCacheInvalidate", "(", "MachineBasicBlock", "::", "iterator", "&", "MI", ",", "bool", "Before", ")", "const", "{"], "ground_truth": ["MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";"], "File": "SIMemoryLegalizer22", "Func": "insertVmemSIMDCacheInvalidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56370, "Length": 27, "Cover_Rate": 0.375} {"Template_token": ["", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "MI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MI", ")", "{", "if", "(", "!", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ")", "continue", ";", "if", "(", "const", "auto", "&", "MOI", "=", "MemOpInfo", "::", "getLoadInfo", "(", "MI", ")", ")", "Changed", "|=", "expandLoad", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MemOpInfo", "::", "getStoreInfo", "(", "MI", ")", ")", "Changed", "|=", "expandStore", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MemOpInfo", "::", "getAtomicFenceInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicFence", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MemOpInfo", "::", "getAtomicCmpxchgOrRmwInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicCmpxchgOrRmw", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "}", "}", "Changed", "|=", "removeAtomicPseudoMIs", "(", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "SIMemoryLegalizer22", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56371, "Length": 171, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Pos", "==", "Position", "::", "AFTER", ")", "++", "MI", ";", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "case", "", ":", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "Changed", "=", "true", ";", "break", ";", "case", "", ":", "if", "(", "!", "CuMode", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "Changed", "=", "true", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMemoryLegalizer25", "Func": "insertCacheInvalidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56372, "Length": 145, "Cover_Rate": 0.6904761904761905} {"Template_token": ["", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", "Generation", "<=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "make_unique", "<", "Gfx6CacheControl", ">", "(", "ST", ")", ";"], "ground_truth": ["if", "(", "Generation", "<", "Subtarget", "::", "GFX10", ")", "return", "make_unique", "<", "Gfx7CacheControl", ">", "(", "ST", ")", ";"], "File": "SIMemoryLegalizer27", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56374, "Length": 45, "Cover_Rate": 0.5844155844155844} {"Template_token": ["", "bool", "MemoryLegalizer", "::", "expandLoad", "(", "const", "MemOpInfo", "&", "MOI", ",", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "{", "assert", "(", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Monotonic", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "enableLoadCacheBypass", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ")", ";", "}", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "", "|", "", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "Changed", "|=", "CC", "->", "insertAcquire", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "}", "return", "Changed", ";", "}", "if", "(", "MOI", ".", "isNonTemporal", "(", ")", ")", "{", "Changed", "|=", "CC", "->", "enableNonTemporal", "(", "MI", ")", ";", "return", "Changed", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer2", "Func": "expandLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56375, "Length": 261, "Cover_Rate": 0.9775280898876404} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertRelease", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "return", "Changed", ";", "}"], "ground_truth": ["if", "(", "MOI", ".", "isNonTemporal", "(", ")", ")", "{"], "File": "SIMemoryLegalizer2", "Func": "expandStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56376, "Length": 80, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "case", "", ":", "case", "", ":", "LGKMCnt", "|=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "VMCnt", "||", "LGKMCnt", ")", "{", "unsigned", "WaitCntImmediate", "=", "", "(", "IV", ",", "VMCnt", "?", "", ":", "getVmcntBitMask", "(", "IV", ")", ",", "getExpcntBitMask", "(", "IV", ")", ",", "LGKMCnt", "?", "", ":", "getLgkmcntBitMask", "(", "IV", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "WaitCntImmediate", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "VSCnt", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["if", "(", "Pos", "==", "Position", "::", "AFTER", ")", "--", "MI", ";"], "File": "SIMemoryLegalizer2", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56377, "Length": 147, "Cover_Rate": 0.3107822410147992} {"Template_token": ["", "CacheControl", "::", "CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["IV", "=", "getIsaVersion", "(", "ST", ".", "getCPU", "(", ")", ")", ";"], "File": "SIMemoryLegalizer30", "Func": "SICacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56378, "Length": 29, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "assert", "(", "MI", "->", "mayLoad", "(", ")", "^", "MI", "->", "mayStore", "(", ")", ")", ";", "assert", "(", "Op", "==", "", "||", "Op", "==", "", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "IsVolatile", ")", "{", "if", "(", "Op", "==", "", ")", "{"], "ground_truth": ["Changed", "|=", "enableGLCBit", "(", "MI", ")", ";"], "File": "SIMemoryLegalizer5", "Func": "enableVolatileAndOrNonTemporal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56379, "Length": 50, "Cover_Rate": 0.373134328358209} {"Template_token": ["", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";", "}", "SD", "=", "IsSyncScopeInclusion", ".", "getValue", "(", ")", "?", "SD", ":", "MMO", "->", "getSyncScopeID", "(", ")", ";", "Ordering", "=", "getMergedAtomicOrdering", "(", "Ordering", ",", "OpOrdering", ")", ";", "assert", "(", "MMO", "->", "getFailureOrdering", "(", ")", "!=", "AtomicOrdering", "::", "Release", "&&", "MMO", "->", "getFailureOrdering", "(", ")", "!=", "AtomicOrdering", "::", "AcquireRelease", ")", ";", "FailureOrdering", "=", "getMergedAtomicOrdering", "(", "FailureOrdering", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", ";", "}", "}", "AtomicScope", "Scope", "=", "", ";", "AtomicAddrSpace", "OrderingAddrSpace", "=", "", ";", "bool", "IsCrossAddressSpaceOrdering", "=", "false", ";", "if", "(", "Ordering", "!=", "AtomicOrdering", "::", "NotAtomic", ")", "{", "auto", "ScopeOrNone", "=", "toAtomicScope", "(", "SD", ",", "InstrAddrSpace", ")", ";", "if", "(", "!", "ScopeOrNone", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";", "}"], "ground_truth": ["std", "::", "tie", "(", "Scope", ",", "OrderingAddrSpace", ",", "IsCrossAddressSpaceOrdering", ")", "=", "ScopeOrNone", ".", "getValue", "(", ")", ";"], "File": "SIMemoryLegalizer", "Func": "constructFromMIWithMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56380, "Length": 142, "Cover_Rate": 0.38274932614555257} {"Template_token": ["", "bool", "IsCrossAddressSpaceOrdering", "=", "false", ";", "if", "(", "Ordering", "!=", "AtomicOrdering", "::", "NotAtomic", ")", "{", "auto", "ScopeOrNone", "=", "toAtomicScope", "(", "SD", ",", "InstrAddrSpace", ")", ";", "if", "(", "!", "ScopeOrNone", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";", "}", "std", "::", "tie", "(", "Scope", ",", "OrderingAddrSpace", ",", "IsCrossAddressSpaceOrdering", ")", "=", "ScopeOrNone", ".", "getValue", "(", ")", ";", "if", "(", "(", "OrderingAddrSpace", "==", "", ")", "||", "(", "(", "OrderingAddrSpace", "&", "", ")", "!=", "OrderingAddrSpace", ")", "||", "(", "(", "InstrAddrSpace", "&", "", ")", "==", "", ")", ")", "{", "reportUnsupported", "(", "MI", ",", "", ")", ";", "return", "None", ";", "}", "}"], "ground_truth": ["return", "MemOpInfo", "(", "Ordering", ",", "Scope", ",", "OrderingAddrSpace", ",", "InstrAddrSpace", ",", "IsCrossAddressSpaceOrdering", ",", "FailureOrdering", ",", "IsVolatile", ",", "IsNonTemporal", ")", ";"], "File": "SIMemoryLegalizer", "Func": "constructFromMIWithMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56381, "Length": 119, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "if", "(", "Generation", "<", "Subtarget", "::", "GFX10", ")", "return", "std", "::", "make_unique", "<", "Gfx7CacheControl", ">", "(", "ST", ")", ";"], "ground_truth": ["return", "std", "::", "make_unique", "<", "Gfx10CacheControl", ">", "(", "ST", ")", ";"], "File": "SIMemoryLegalizer", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56382, "Length": 30, "Cover_Rate": 0.3125} {"Template_token": ["", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "return", "std", "::", "make_unique", "<", "Gfx90ACacheControl", ">", "(", "ST", ")", ";", "if", "(", "Generation", "<=", "Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "std", "::", "make_unique", "<", "Gfx6CacheControl", ">", "(", "ST", ")", ";", "if", "(", "Generation", "<", "Subtarget", "::", "GFX10", ")", "return", "std", "::", "make_unique", "<", "Gfx7CacheControl", ">", "(", "ST", ")", ";", "return", "std", "::", "make_unique", "<", "Gfx10CacheControl", ">", "(", "ST", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "create", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56383, "Length": 69, "Cover_Rate": 0.71875} {"Template_token": ["", "return", "enableNamedBit", "(", "MI", ",", "", "::", "DLC", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "enableDLCBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56386, "Length": 11, "Cover_Rate": 0.44} {"Template_token": ["", "bool", "enableGLCBit", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "const", "{", "return", "enableNamedBit", "(", "MI", ",", "", "::", "GLC", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "enableGLCBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56388, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "return", "enableNamedBit", "(", "MI", ",", "", "::", "GLC", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "enableGLCBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56389, "Length": 11, "Cover_Rate": 0.44} {"Template_token": ["", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIMemoryLegalizer", "Func": "enableRMWCacheBypass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56390, "Length": 42, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "bool", "enableSLCBit", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "const", "{", "return", "enableNamedBit", "(", "MI", ",", "", "::", "SLC", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "enableSLCBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56392, "Length": 23, "Cover_Rate": 0.92} {"Template_token": ["", "bool", "Gfx10CacheControl", "::", "enableVolatileAndOrNonTemporal", "(", "MachineBasicBlock", "::", "iterator", "&", "MI", ",", "AtomicAddrSpace", "AddrSpace", ",", "MemOp", "Op", ",", "bool", "IsVolatile", ",", "bool", "IsNonTemporal", ")", "const", "{", "assert", "(", "MI", "->", "mayLoad", "(", ")", "^", "MI", "->", "mayStore", "(", ")", ")", ";", "assert", "(", "Op", "==", "", "||", "Op", "==", "", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "IsVolatile", ")", "{", "if", "(", "Op", "==", "", ")", "{", "Changed", "|=", "enableGLCBit", "(", "MI", ")", ";", "Changed", "|=", "enableDLCBit", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "enableVolatileAndOrNonTemporal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56393, "Length": 83, "Cover_Rate": 0.6194029850746269} {"Template_token": ["", "}", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertRelease", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "isAtomicRet", "(", "*", "MI", ")", "?", "", ":", "", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "AFTER", ")", ";"], "ground_truth": ["Changed", "|=", "CC", "->", "insertAcquire", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "Position", "::", "AFTER", ")", ";"], "File": "SIMemoryLegalizer", "Func": "expandAtomicCmpxchgOrRmw", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56394, "Length": 193, "Cover_Rate": 0.5920245398773006} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Monotonic", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "enableRMWCacheBypass", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ")", ";", "}", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertRelease", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getFailureOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{"], "ground_truth": ["Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "isAtomicRet", "(", "*", "MI", ")", "?", "", ":"], "File": "SIMemoryLegalizer", "Func": "expandAtomicCmpxchgOrRmw", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56395, "Length": 243, "Cover_Rate": 0.745398773006135} {"Template_token": ["", "bool", "MemoryLegalizer", "::", "expandAtomicFence", "(", "const", "MemOpInfo", "&", "MOI", ",", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "{", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "AtomicPseudoMIs", ".", "push_back", "(", "MI", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertRelease", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertAcquire", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "expandAtomicFence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56396, "Length": 183, "Cover_Rate": 0.9682539682539683} {"Template_token": ["", "bool", "MemoryLegalizer", "::", "expandAtomicFence", "(", "const", "MemOpInfo", "&", "MOI", ",", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "{", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "AtomicPseudoMIs", ".", "push_back", "(", "MI", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{"], "ground_truth": ["if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "AcquireRelease", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertRelease", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";"], "File": "SIMemoryLegalizer", "Func": "expandAtomicFence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56397, "Length": 122, "Cover_Rate": 0.6455026455026455} {"Template_token": ["", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "Changed", "|=", "CC", "->", "insertAcquire", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "}", "return", "Changed", ";", "}"], "ground_truth": ["Changed", "|=", "CC", "->", "enableVolatileAndOrNonTemporal", "(", "MI", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "", ",", "MOI", ".", "isVolatile", "(", ")", ",", "MOI", ".", "isNonTemporal", "(", ")", ")", ";"], "File": "SIMemoryLegalizer", "Func": "expandLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56398, "Length": 115, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Monotonic", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "enableLoadCacheBypass", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ")", ";", "}", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "", "|", "", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "Changed", "|=", "CC", "->", "insertAcquire", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "}", "return", "Changed", ";", "}", "Changed", "|=", "CC", "->", "enableVolatileAndOrNonTemporal", "(", "MI", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "", ",", "MOI", ".", "isVolatile", "(", ")", ",", "MOI", ".", "isNonTemporal", "(", ")", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "expandLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56399, "Length": 221, "Cover_Rate": 0.8007246376811594} {"Template_token": ["", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertRelease", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";", "return", "Changed", ";", "}"], "ground_truth": ["Changed", "|=", "CC", "->", "enableVolatileAndOrNonTemporal", "(", "MI", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "", ",", "MOI", ".", "isVolatile", "(", ")", ",", "MOI", ".", "isNonTemporal", "(", ")", ")", ";"], "File": "SIMemoryLegalizer", "Func": "expandStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56400, "Length": 86, "Cover_Rate": 0.44329896907216493} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "if", "(", "MOI", ".", "isAtomic", "(", ")", ")", "{", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Monotonic", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "enableStoreCacheBypass", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ")", ";", "}", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Release", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Changed", "|=", "CC", "->", "insertRelease", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "BEFORE", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "SIMemoryLegalizer", "Func": "expandStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56401, "Length": 125, "Cover_Rate": 0.6443298969072165} {"Template_token": ["", "Optional", "<", "MemOpInfo", ">", "MemOpAccess", "::", "getAtomicCmpxchgOrRmwInfo", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ")", "const", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ";", "if", "(", "!", "(", "MI", "->", "mayLoad", "(", ")", "&&", "MI", "->", "mayStore", "(", ")", ")", ")", "return", "None", ";", "if", "(", "MI", "->", "getNumMemOperands", "(", ")", "==", "", ")", "return", "MemOpInfo", "(", ")", ";"], "ground_truth": ["return", "constructFromMIWithMMO", "(", "MI", ")", ";"], "File": "SIMemoryLegalizer", "Func": "getAtomicCmpxchgOrRmwInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56402, "Length": 71, "Cover_Rate": 0.9594594594594594} {"Template_token": ["", "AtomicOrdering", "getFailureOrdering", "(", ")", "const", "{", "return", "FailureOrdering", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "getFailureOrdering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56404, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "InstrAddrSpace", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "getInstrAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56405, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "IsCrossAddressSpaceOrdering", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "getIsCrossAddressSpaceOrdering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56406, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "IsCrossAddressSpaceOrdering", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "getIsCrossAddressSpaceOrdering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56407, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "!", "(", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", ")", "return", "None", ";"], "ground_truth": ["if", "(", "MI", "->", "getNumMemOperands", "(", ")", "==", "", ")", "return", "MemOpInfo", "(", ")", ";"], "File": "SIMemoryLegalizer", "Func": "getLoadInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56408, "Length": 36, "Cover_Rate": 0.48} {"Template_token": ["", "AtomicOrdering", "getOrdering", "(", ")", "const", "{", "return", "Ordering", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "getOrdering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56409, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "AtomicOrdering", "getOrdering", "(", ")", "const", "{"], "ground_truth": ["return", "Ordering", ";"], "File": "SIMemoryLegalizer", "Func": "getOrdering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56410, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "Scope", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "getScope", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56413, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ";", "if", "(", "!", "(", "!", "MI", "->", "mayLoad", "(", ")", "&&", "MI", "->", "mayStore", "(", ")", ")", ")", "return", "None", ";", "if", "(", "MI", "->", "getNumMemOperands", "(", ")", "==", "", ")", "return", "MemOpInfo", "(", ")", ";", "return", "constructFromMIWithMMO", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "getStoreInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56415, "Length": 56, "Cover_Rate": 0.7466666666666667} {"Template_token": ["", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "case", "", ":", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "Changed", "=", "true", ";", "break", ";", "case", "", ":", "if", "(", "!", "ST", ".", "isCuModeEnabled", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "Changed", "=", "true", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "break", ";"], "ground_truth": ["default", ":"], "File": "SIMemoryLegalizer", "Func": "insertAcquire", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56416, "Length": 106, "Cover_Rate": 0.4953271028037383} {"Template_token": ["", "LGKMCnt", "|=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "case", "", ":", "LGKMCnt", "|=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "VMCnt", "||", "LGKMCnt", ")", "{", "unsigned", "WaitCntImmediate", "=", "", "(", "IV", ",", "VMCnt", "?", "", ":", "getVmcntBitMask", "(", "IV", ")", ",", "getExpcntBitMask", "(", "IV", ")", ",", "LGKMCnt", "?", "", ":", "getLgkmcntBitMask", "(", "IV", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "WaitCntImmediate", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "VSCnt", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIMemoryLegalizer", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56417, "Length": 170, "Cover_Rate": 0.35490605427974947} {"Template_token": ["", "case", "", ":", "if", "(", "!", "ST", ".", "isCuModeEnabled", "(", ")", ")", "{", "if", "(", "(", "Op", "&", "", ")", "!=", "", ")", "VMCnt", "|=", "true", ";", "if", "(", "(", "Op", "&", "", ")", "!=", "", ")", "VSCnt", "|=", "true", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "LGKMCnt", "|=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "(", "AddrSpace", "&", "", ")", "!=", "", ")", "{", "switch", "(", "Scope", ")", "{", "case", "", ":", "case", "", ":", "LGKMCnt", "|=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "VMCnt", "||", "LGKMCnt", ")", "{", "unsigned", "WaitCntImmediate", "=", "", "(", "IV", ",", "VMCnt", "?", "", ":", "getVmcntBitMask", "(", "IV", ")", ",", "getExpcntBitMask", "(", "IV", ")", ",", "LGKMCnt", "?", "", ":", "getLgkmcntBitMask", "(", "IV", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "WaitCntImmediate", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "VSCnt", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "", ")", ";"], "File": "SIMemoryLegalizer", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56418, "Length": 256, "Cover_Rate": 0.534446764091858} {"Template_token": ["", "bool", "isAtomicRet", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "InstrInfo", "::", "isAtomicRet", "(", "MI", ")", ";"], "File": "SIMemoryLegalizer", "Func": "isAtomicRet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56421, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "bool", "isNonTemporal", "(", ")", "const", "{", "return", "IsNonTemporal", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "isNonTemporal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56423, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isNonTemporal", "(", ")", "const", "{"], "ground_truth": ["return", "IsNonTemporal", ";"], "File": "SIMemoryLegalizer", "Func": "isNonTemporal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56424, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "IsVolatile", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "isVolatile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56425, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isVolatile", "(", ")", "const", "{"], "ground_truth": ["return", "IsVolatile", ";"], "File": "SIMemoryLegalizer", "Func": "isVolatile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56426, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "const", "Function", "&", "Func", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ";"], "ground_truth": ["DiagnosticInfoUnsupported", "Diag", "(", "Func", ",", "Msg", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";"], "File": "SIMemoryLegalizer", "Func": "reportUnsupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56427, "Length": 33, "Cover_Rate": 0.515625} {"Template_token": ["", "void", "MemOpAccess", "::", "reportUnsupported", "(", "const", "MachineBasicBlock", "::", "iterator", "&", "MI", ",", "const", "char", "*", "Msg", ")", "const", "{", "const", "Function", "&", "Func", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "Diag", "(", "Func", ",", "Msg", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["Func", ".", "getContext", "(", ")", ".", "diagnose", "(", "Diag", ")", ";"], "File": "SIMemoryLegalizer", "Func": "reportUnsupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56428, "Length": 63, "Cover_Rate": 0.984375} {"Template_token": ["", "MachineBasicBlock", "::", "instr_iterator", "II", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "++", "II", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "{", "I", "->", "unbundleFromPred", "(", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "false", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MI", "=", "II", "->", "getIterator", "(", ")", ";", "}", "if", "(", "!", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ")", "continue", ";", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getLoadInfo", "(", "MI", ")", ")", "Changed", "|=", "expandLoad", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getStoreInfo", "(", "MI", ")", ")", "Changed", "|=", "expandStore", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getAtomicFenceInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicFence", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getAtomicCmpxchgOrRmwInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicCmpxchgOrRmw", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56429, "Length": 223, "Cover_Rate": 0.7124600638977636} {"Template_token": ["", "MemOpAccess", "MOA", "(", "MF", ")", ";", "CC", "=", "CacheControl", "::", "create", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "MI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MI", ")", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "II", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "++", "II", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "{", "I", "->", "unbundleFromPred", "(", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "false", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MI", "=", "II", "->", "getIterator", "(", ")", ";", "}"], "ground_truth": ["if", "(", "!", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ")", "continue", ";"], "File": "SIMemoryLegalizer", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56430, "Length": 173, "Cover_Rate": 0.5527156549520766} {"Template_token": ["", "CacheControl", "::", "CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "ST", "(", "ST", ")", "{", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "IV", "=", "getIsaVersion", "(", "ST", ".", "getCPU", "(", ")", ")", ";"], "ground_truth": ["InsertCacheInv", "=", "!", "AmdgcnSkipCacheInvalidations", ";"], "File": "SIMemoryLegalizer", "Func": "SICacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56431, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "IV", "=", "getIsaVersion", "(", "ST", ".", "getCPU", "(", ")", ")", ";", "InsertCacheInv", "=", "!", "AmdgcnSkipCacheInvalidations", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "SICacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56432, "Length": 25, "Cover_Rate": 0.625} {"Template_token": ["", "MemOpAccess", "::", "MemOpAccess", "(", "MachineFunction", "&", "MF", ")", "{", "MMI", "=", "&", "MF", ".", "getMMI", "(", ")", ".", "getObjFileInfo", "<", "MachineModuleInfo", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "SIMemOpAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56442, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "assert", "(", "Scope", "!=", "", "&&", "(", "OrderingAddrSpace", "&", "", ")", "!=", "", "&&", "(", "InstrAddrSpace", "&", "", ")", "!=", "", ")", ";", "if", "(", "(", "OrderingAddrSpace", "==", "InstrAddrSpace", ")", "&&", "isPowerOf2_32", "(", "uint32_t", "(", "InstrAddrSpace", ")", ")", ")", "this", "->", "IsCrossAddressSpaceOrdering", "=", "false", ";", "if", "(", "(", "InstrAddrSpace", "&", "~", "", ")", "==", "", ")", "{", "this", "->", "Scope", "=", "std", "::", "min", "(", "Scope", ",", "", ")", ";", "}", "else", "if", "(", "(", "InstrAddrSpace", "&", "~", "(", "", "|", "", ")", ")", "==", "", ")", "{"], "ground_truth": ["this", "->", "Scope", "=", "std", "::", "min", "(", "Scope", ",", "", ")", ";"], "File": "SIMemoryLegalizer", "Func": "SIMemOpInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56443, "Length": 101, "Cover_Rate": 0.3377926421404682} {"Template_token": ["", "MemoryLegalizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "SIMemoryLegalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56444, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "MemoryLegalizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "SIMemoryLegalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56445, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "SD", "==", "MMI", "->", "getWavefrontSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", ",", "true", ")", ";", "if", "(", "SD", "==", "SyncScope", "::", "SingleThread", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", ",", "true", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getSystemOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrAddrSpace", ",", "false", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getAgentOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrAddrSpace", ",", "false", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getWorkgroupOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrAddrSpace", ",", "false", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getWavefrontOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrAddrSpace", ",", "false", ")", ";", "if", "(", "SD", "==", "MMI", "->", "getSingleThreadOneAddressSpaceSD", "(", ")", ")", "return", "std", "::", "make_tuple", "(", "", ",", "", "&", "InstrAddrSpace", ",", "false", ")", ";", "return", "None", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "toSIAtomicScope", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56446, "Length": 166, "Cover_Rate": 0.5608108108108109} {"Template_token": ["", "unsigned", "Width", "=", "countTrailingOnes", "<", "unsigned", ">", "(", "InstrMode", ".", "Mask", ">>", "Offset", ")", ";", "unsigned", "Value", "=", "(", "InstrMode", ".", "Mode", ">>", "Offset", ")", "&", "(", "(", "", "<<", "Width", ")", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "nullptr", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "Value", ")", ".", "addImm", "(", "(", "(", "Width", "-", "", ")", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", "|", "(", "Offset", "<<", "", "::", "OFFSET_SHIFT_", ")", "|", "(", "", "::", "ID_MODE", "<<", "", "::", "ID_SHIFT_", ")", ")", ";"], "ground_truth": ["++", "NumSetregInserted", ";"], "File": "SIModeRegister10", "Func": "insertSetreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56447, "Length": 93, "Cover_Rate": 0.5470588235294118} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ",", "nullptr", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "Value", ")", ".", "addImm", "(", "(", "(", "Width", "-", "", ")", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", "|", "(", "Offset", "<<", "", "::", "OFFSET_SHIFT_", ")", "|", "(", "", "::", "ID_MODE", "<<", "", "::", "ID_SHIFT_", ")", ")", ";", "++", "NumSetregInserted", ";", "Changed", "=", "true", ";", "InstrMode", ".", "Mask", "&=", "~", "(", "(", "(", "", "<<", "Width", ")", "-", "", ")", "<<", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIModeRegister10", "Func": "insertSetreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56448, "Length": 81, "Cover_Rate": 0.4764705882352941} {"Template_token": ["", "if", "(", "MBB", ".", "pred_empty", "(", ")", ")", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "DefaultStatus", ";", "ExitSet", "=", "true", ";", "}", "else", "{", "MachineBasicBlock", "::", "pred_iterator", "P", "=", "MBB", ".", "pred_begin", "(", ")", ",", "E", "=", "MBB", ".", "pred_end", "(", ")", ";", "MachineBasicBlock", "&", "PB", "=", "*", "(", "*", "P", ")", ";", "unsigned", "PredBlock", "=", "PB", ".", "getNumber", "(", ")", ";", "if", "(", "(", "ThisBlock", "==", "PredBlock", ")", "&&", "(", "std", "::", "next", "(", "P", ")", "==", "E", ")", ")", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "DefaultStatus", ";", "ExitSet", "=", "true", ";", "}", "else", "if", "(", "BlockInfo", "[", "PredBlock", "]", "->", "ExitSet", ")", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "BlockInfo", "[", "PredBlock", "]", "->", "Exit", ";", "ExitSet", "=", "true", ";", "}", "else", "if", "(", "PredBlock", "!=", "ThisBlock", ")", "RevisitRequired", "=", "true", ";", "for", "(", "P", "=", "std", "::", "next", "(", "P", ")", ";", "P", "!=", "E", ";", "P", "=", "std", "::", "next", "(", "P", ")", ")", "{", "MachineBasicBlock", "*", "Pred", "=", "*", "P", ";", "unsigned", "PredBlock", "=", "Pred", "->", "getNumber", "(", ")", ";", "if", "(", "BlockInfo", "[", "PredBlock", "]", "->", "ExitSet", ")", "{", "if", "(", "BlockInfo", "[", "ThisBlock", "]", "->", "ExitSet", ")", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", ".", "intersect", "(", "BlockInfo", "[", "PredBlock", "]", "->", "Exit", ")", ";", "}", "else", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "BlockInfo", "[", "PredBlock", "]", "->", "Exit", ";", "}", "ExitSet", "=", "true", ";", "}", "else", "if", "(", "PredBlock", "!=", "ThisBlock", ")", "RevisitRequired", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "SIModeRegister11", "Func": "processBlockPhase2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56449, "Length": 259, "Cover_Rate": 0.6301703163017032} {"Template_token": ["", "unsigned", "Width", "=", "countTrailingOnes", "<", "unsigned", ">", "(", "InstrMode", ".", "Mask", ">>", "Offset", ")", ";", "unsigned", "Value", "=", "(", "InstrMode", ".", "Mode", ">>", "Offset", ")", "&", "(", "(", "", "<<", "Width", ")", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "Value", ")", ".", "addImm", "(", "(", "(", "Width", "-", "", ")", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", "|", "(", "Offset", "<<", "", "::", "OFFSET_SHIFT_", ")", "|", "(", "", "::", "ID_MODE", "<<", "", "::", "ID_SHIFT_", ")", ")", ";"], "ground_truth": ["++", "NumSetregInserted", ";"], "File": "SIModeRegister1", "Func": "insertSetreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56452, "Length": 93, "Cover_Rate": 0.5470588235294118} {"Template_token": ["", "void", "ModeRegister", "::", "insertSetreg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "MI", ",", "const", "InstrInfo", "*", "TII", ",", "Status", "InstrMode", ")", "{", "while", "(", "InstrMode", ".", "Mask", ")", "{", "unsigned", "Offset", "=", "countTrailingZeros", "<", "unsigned", ">", "(", "InstrMode", ".", "Mask", ")", ";"], "ground_truth": ["unsigned", "Width", "=", "countTrailingOnes", "<", "unsigned", ">", "(", "InstrMode", ".", "Mask", ">>", "Offset", ")", ";"], "File": "SIModeRegister1", "Func": "insertSetreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56453, "Length": 57, "Cover_Rate": 0.3352941176470588} {"Template_token": ["", "insertSetreg", "(", "MBB", ",", "InsertionPoint", ",", "TII", ",", "IPChange", ".", "delta", "(", "NewInfo", "->", "Change", ")", ")", ";", "InsertionPoint", "=", "nullptr", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Val", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "imm", ")", "->", "getImm", "(", ")", ";", "unsigned", "Mode", "=", "(", "Val", "<<", "Offset", ")", "&", "Mask", ";", "Status", "Setreg", "=", "Status", "(", "Mask", ",", "Mode", ")", ";", "RequirePending", "=", "false", ";", "NewInfo", "->", "Change", "=", "NewInfo", "->", "Change", ".", "merge", "(", "Setreg", ")", ";", "}", "else", "{", "NewInfo", "->", "Change", "=", "NewInfo", "->", "Change", ".", "mergeUnknown", "(", "Mask", ")", ";", "}", "}", "else", "if", "(", "!", "NewInfo", "->", "Change", ".", "isCompatible", "(", "InstrMode", ")", ")", "{", "if", "(", "InsertionPoint", ")", "{", "if", "(", "!", "IPChange", ".", "delta", "(", "NewInfo", "->", "Change", ")", ".", "isCombinable", "(", "InstrMode", ")", ")", "{", "if", "(", "RequirePending", ")", "{", "NewInfo", "->", "FirstInsertionPoint", "=", "InsertionPoint", ";", "NewInfo", "->", "Require", "=", "NewInfo", "->", "Change", ";", "RequirePending", "=", "false", ";", "}", "else", "{", "insertSetreg", "(", "MBB", ",", "InsertionPoint", ",", "TII", ",", "IPChange", ".", "delta", "(", "NewInfo", "->", "Change", ")", ")", ";", "IPChange", "=", "NewInfo", "->", "Change", ";", "}", "InsertionPoint", "=", "&", "MI", ";", "}", "NewInfo", "->", "Change", "=", "NewInfo", "->", "Change", ".", "merge", "(", "InstrMode", ")", ";", "}", "else", "{", "InsertionPoint", "=", "&", "MI", ";", "IPChange", "=", "NewInfo", "->", "Change", ";", "NewInfo", "->", "Change", "=", "NewInfo", "->", "Change", ".", "merge", "(", "InstrMode", ")", ";", "}"], "ground_truth": ["}"], "File": "SIModeRegister1", "Func": "processBlockPhase1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56454, "Length": 252, "Cover_Rate": 0.46494464944649444} {"Template_token": ["", "}", "else", "if", "(", "BlockInfo", "[", "PredBlock", "]", "->", "ExitSet", ")", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "BlockInfo", "[", "PredBlock", "]", "->", "Exit", ";", "ExitSet", "=", "true", ";", "}", "else", "if", "(", "PredBlock", "!=", "ThisBlock", ")", "RevisitRequired", "=", "true", ";", "for", "(", "P", "=", "std", "::", "next", "(", "P", ")", ";", "P", "!=", "E", ";", "P", "=", "std", "::", "next", "(", "P", ")", ")", "{", "MachineBasicBlock", "*", "Pred", "=", "*", "P", ";", "unsigned", "PredBlock", "=", "Pred", "->", "getNumber", "(", ")", ";", "if", "(", "BlockInfo", "[", "PredBlock", "]", "->", "ExitSet", ")", "{", "if", "(", "BlockInfo", "[", "ThisBlock", "]", "->", "ExitSet", ")", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", ".", "intersect", "(", "BlockInfo", "[", "PredBlock", "]", "->", "Exit", ")", ";", "}", "else", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", "=", "BlockInfo", "[", "PredBlock", "]", "->", "Exit", ";", "}", "ExitSet", "=", "true", ";", "}", "else", "if", "(", "PredBlock", "!=", "ThisBlock", ")", "RevisitRequired", "=", "true", ";", "}", "}", "Status", "TmpStatus", "=", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", ".", "merge", "(", "BlockInfo", "[", "ThisBlock", "]", "->", "Change", ")", ";"], "ground_truth": ["if", "(", "BlockInfo", "[", "ThisBlock", "]", "->", "Exit", "!=", "TmpStatus", ")", "{"], "File": "SIModeRegister1", "Func": "processBlockPhase2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56455, "Length": 195, "Cover_Rate": 0.5186170212765957} {"Template_token": ["", "bool", "ModeRegister", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "processBlockPhase1", "(", "BB", ",", "TII", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "Phase2List", ".", "push", "(", "&", "BB", ")", ";"], "File": "SIModeRegister1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56456, "Length": 77, "Cover_Rate": 0.5877862595419847} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "processBlockPhase1", "(", "BB", ",", "TII", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "Phase2List", ".", "push", "(", "&", "BB", ")", ";", "while", "(", "!", "Phase2List", ".", "empty", "(", ")", ")", "{", "processBlockPhase2", "(", "*", "Phase2List", ".", "front", "(", ")", ",", "TII", ")", ";", "Phase2List", ".", "pop", "(", ")", ";", "}"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "processBlockPhase3", "(", "BB", ",", "TII", ")", ";"], "File": "SIModeRegister1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56457, "Length": 100, "Cover_Rate": 0.7633587786259542} {"Template_token": ["", "void", "ModeRegister", "::", "processBlockPhase1", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "InstrInfo", "*", "TII", ")", "{", "auto", "NewInfo", "=", "std", "::", "make_unique", "<", "BlockData", ">", "(", ")", ";", "MachineInstr", "*", "InsertionPoint", "=", "nullptr", ";", "bool", "RequirePending", "=", "true", ";", "Status", "IPChange", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "Status", "InstrMode", "=", "getInstructionMode", "(", "MI", ",", "TII", ")", ";", "if", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "unsigned", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "simm16", ")", "->", "getImm", "(", ")", ";", "if", "(", "(", "(", "Dst", "&", "", "::", "ID_MASK_", ")", ">>", "", "::", "ID_SHIFT_", ")", "!=", "", "::", "ID_MODE", ")", "continue", ";", "unsigned", "Width", "=", "(", "(", "Dst", "&", "", "::", "WIDTH_M1_MASK_", ")", ">>", "", "::", "WIDTH_M1_SHIFT_", ")", "+", "", ";", "unsigned", "Offset", "=", "(", "Dst", "&", "", "::", "OFFSET_MASK_", ")", ">>", "", "::", "OFFSET_SHIFT_", ";", "unsigned", "Mask", "=", "(", "(", "", "<<", "Width", ")", "-", "", ")", "<<", "Offset", ";", "if", "(", "InsertionPoint", ")", "{", "insertSetreg", "(", "MBB", ",", "InsertionPoint", ",", "TII", ",", "IPChange", ".", "delta", "(", "NewInfo", "->", "Change", ")", ")", ";", "InsertionPoint", "=", "nullptr", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Val", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "imm", ")", "->", "getImm", "(", ")", ";", "unsigned", "Mode", "=", "(", "Val", "<<", "Offset", ")", "&", "Mask", ";", "Status", "Setreg", "=", "Status", "(", "Mask", ",", "Mode", ")", ";", "RequirePending", "=", "false", ";", "NewInfo", "->", "Change", "=", "NewInfo", "->", "Change", ".", "merge", "(", "Setreg", ")", ";", "}", "else", "{", "NewInfo", "->", "Change", "=", "NewInfo", "->", "Change", ".", "mergeUnknown", "(", "Mask", ")", ";", "}", "}", "else", "if", "(", "!", "NewInfo", "->", "Change", ".", "isCompatible", "(", "InstrMode", ")", ")", "{", "if", "(", "InsertionPoint", ")", "{", "if", "(", "!", "IPChange", ".", "delta", "(", "NewInfo", "->", "Change", ")", ".", "isCombinable", "(", "InstrMode", ")", ")", "{", "if", "(", "RequirePending", ")", "{", "NewInfo", "->", "FirstInsertionPoint", "=", "InsertionPoint", ";", "NewInfo", "->", "Require", "=", "NewInfo", "->", "Change", ";", "RequirePending", "=", "false", ";", "}", "else", "{", "insertSetreg", "(", "MBB", ",", "InsertionPoint", ",", "TII", ",", "IPChange", ".", "delta", "(", "NewInfo", "->", "Change", ")", ")", ";", "IPChange", "=", "NewInfo", "->", "Change", ";", "}", "InsertionPoint", "=", "&", "MI", ";", "}", "NewInfo", "->", "Change", "=", "NewInfo", "->", "Change", ".", "merge", "(", "InstrMode", ")", ";", "}", "else", "{", "InsertionPoint", "=", "&", "MI", ";", "IPChange", "=", "NewInfo", "->", "Change", ";", "NewInfo", "->", "Change", "=", "NewInfo", "->", "Change", ".", "merge", "(", "InstrMode", ")", ";", "}", "}", "}", "if", "(", "RequirePending", ")", "{", "NewInfo", "->", "FirstInsertionPoint", "=", "InsertionPoint", ";", "NewInfo", "->", "Require", "=", "NewInfo", "->", "Change", ";", "}", "else", "if", "(", "InsertionPoint", ")", "{", "insertSetreg", "(", "MBB", ",", "InsertionPoint", ",", "TII", ",", "IPChange", ".", "delta", "(", "NewInfo", "->", "Change", ")", ")", ";", "}", "NewInfo", "->", "Exit", "=", "NewInfo", "->", "Change", ";", "BlockInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", "=", "std", "::", "move", "(", "NewInfo", ")", ";"], "ground_truth": ["}"], "File": "SIModeRegister2", "Func": "processBlockPhase1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56459, "Length": 492, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "return", "Status", "(", "FP_ROUND_MODE_DP", "(", "", ")", ",", "FP_ROUND_MODE_DP", "(", "FP_ROUND_ROUND_TO_INF", ")", ")", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "return", "Status", "(", "FP_ROUND_MODE_DP", "(", "", ")", ",", "FP_ROUND_MODE_DP", "(", "FP_ROUND_ROUND_TO_NEGINF", ")", ")", ";", "}", "default", ":", "return", "DefaultStatus", ";", "}", "}"], "ground_truth": ["return", "Status", "(", ")", ";"], "File": "SIModeRegister4", "Func": "getInstructionMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56460, "Length": 58, "Cover_Rate": 0.3493975903614458} {"Template_token": ["", "return", "new", "ModeRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "createSIModeRegisterPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56463, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createModeRegisterPass", "(", ")", "{", "return", "new", "ModeRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "createSIModeRegisterPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56464, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "Status", "delta", "(", "const", "Status", "&", "S", ")", "const", "{"], "ground_truth": ["return", "Status", "(", "(", "S", ".", "Mask", "&", "(", "Mode", "^", "S", ".", "Mode", ")", ")", "|", "(", "~", "Mask", "&", "S", ".", "Mask", ")", ",", "S", ".", "Mode", ")", ";"], "File": "SIModeRegister", "Func": "delta", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56465, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "if", "(", "TII", "->", "usesFPDPRounding", "(", "MI", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIModeRegister", "Func": "getInstructionMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56467, "Length": 25, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "Status", "(", "FP_ROUND_MODE_DP", "(", "", ")", ",", "FP_ROUND_MODE_DP", "(", "FP_ROUND_ROUND_TO_ZERO", ")", ")", ";", "default", ":", "return", "DefaultStatus", ";", "}", "}"], "ground_truth": ["return", "Status", "(", ")", ";"], "File": "SIModeRegister", "Func": "getInstructionMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56468, "Length": 32, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ",", "", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "Value", ")", ".", "addImm", "(", "(", "(", "Width", "-", "", ")", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", "|", "(", "Offset", "<<", "", "::", "OFFSET_SHIFT_", ")", "|", "(", "", "::", "ID_MODE", "<<", "", "::", "ID_SHIFT_", ")", ")", ";", "++", "NumSetregInserted", ";", "InstrMode", ".", "Mask", "&=", "~", "(", "(", "(", "", "<<", "Width", ")", "-", "", ")", "<<", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "insertSetreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56469, "Length": 77, "Cover_Rate": 0.463855421686747} {"Template_token": ["", "unsigned", "Value", "=", "(", "InstrMode", ".", "Mode", ">>", "Offset", ")", "&", "(", "(", "", "<<", "Width", ")", "-", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "Value", ")", ".", "addImm", "(", "(", "(", "Width", "-", "", ")", "<<", "", "::", "WIDTH_M1_SHIFT_", ")", "|", "(", "Offset", "<<", "", "::", "OFFSET_SHIFT_", ")", "|", "(", "", "::", "ID_MODE", "<<", "", "::", "ID_SHIFT_", ")", ")", ";", "++", "NumSetregInserted", ";", "InstrMode", ".", "Mask", "&=", "~", "(", "(", "(", "", "<<", "Width", ")", "-", "", ")", "<<", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "insertSetreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56470, "Length": 98, "Cover_Rate": 0.5903614457831325} {"Template_token": ["", "Status", "intersect", "(", "const", "Status", "&", "S", ")", "const", "{"], "ground_truth": ["unsigned", "NewMask", "=", "(", "Mask", "&", "S", ".", "Mask", ")", "&", "(", "Mode", "^", "~", "S", ".", "Mode", ")", ";"], "File": "SIModeRegister", "Func": "intersect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56471, "Length": 30, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "isCombinable", "(", "Status", "&", "S", ")", "{", "return", "!", "(", "Mask", "&", "S", ".", "Mask", ")", "||", "isCompatible", "(", "S", ")", ";"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "isCombinable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56473, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isCompatible", "(", "Status", "&", "S", ")", "{", "return", "(", "(", "Mask", "&", "S", ".", "Mask", ")", "==", "S", ".", "Mask", ")", "&&", "(", "(", "Mode", "&", "S", ".", "Mask", ")", "==", "S", ".", "Mode", ")", ";"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "isCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56475, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "Status", "merge", "(", "const", "Status", "&", "S", ")", "const", "{", "return", "Status", "(", "(", "Mask", "|", "S", ".", "Mask", ")", ",", "(", "(", "Mode", "&", "~", "S", ".", "Mask", ")", "|", "(", "S", ".", "Mode", "&", "S", ".", "Mask", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "merge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56476, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "Status", "merge", "(", "const", "Status", "&", "S", ")", "const", "{", "return", "Status", "(", "(", "Mask", "|", "S", ".", "Mask", ")", ",", "(", "(", "Mode", "&", "~", "S", ".", "Mask", ")", "|", "(", "S", ".", "Mode", "&", "S", ".", "Mask", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "merge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56477, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "Status", "mergeUnknown", "(", "unsigned", "newMask", ")", "{", "return", "Status", "(", "Mask", "&", "~", "newMask", ",", "Mode", "&", "~", "newMask", ")", ";"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "mergeUnknown", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56478, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "BlockInfo", "[", "ThisBlock", "]", "->", "Exit", "!=", "TmpStatus", ")", "{", "BlockInfo", "[", "ThisBlock", "]", "->", "Exit", "=", "TmpStatus", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "S", "=", "MBB", ".", "succ_begin", "(", ")", ",", "E", "=", "MBB", ".", "succ_end", "(", ")", ";", "S", "!=", "E", ";", "S", "=", "std", "::", "next", "(", "S", ")", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "(", "*", "S", ")", ";", "Phase2List", ".", "push", "(", "&", "B", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "processBlockPhase2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56480, "Length": 77, "Cover_Rate": 0.30677290836653387} {"Template_token": ["", "if", "(", "!", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", ".", "isCompatible", "(", "BlockInfo", "[", "ThisBlock", "]", "->", "Require", ")", ")", "{", "Status", "Delta", "=", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", ".", "delta", "(", "BlockInfo", "[", "ThisBlock", "]", "->", "Require", ")", ";", "if", "(", "BlockInfo", "[", "ThisBlock", "]", "->", "FirstInsertionPoint", ")", "insertSetreg", "(", "MBB", ",", "BlockInfo", "[", "ThisBlock", "]", "->", "FirstInsertionPoint", ",", "TII", ",", "Delta", ")", ";", "else", "insertSetreg", "(", "MBB", ",", "&", "MBB", ".", "instr_front", "(", ")", ",", "TII", ",", "Delta", ")", ";", "}"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "processBlockPhase3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56481, "Length": 85, "Cover_Rate": 0.7798165137614679} {"Template_token": ["", "while", "(", "!", "Phase2List", ".", "empty", "(", ")", ")", "{", "processBlockPhase2", "(", "*", "Phase2List", ".", "front", "(", ")", ",", "TII", ")", ";", "Phase2List", ".", "pop", "(", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "processBlockPhase3", "(", "BB", ",", "TII", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";"], "ground_truth": ["return", "NumSetregInserted", ">", "", ";"], "File": "SIModeRegister", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56482, "Length": 55, "Cover_Rate": 0.41353383458646614} {"Template_token": ["", "ModeRegister", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "SIModeRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56483, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ModeRegister", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "SIModeRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56484, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "Status", "(", "unsigned", "Mask", ",", "unsigned", "Mode", ")", ":", "Mask", "(", "Mask", ")", ",", "Mode", "(", "Mode", ")", "{", "Mode", "&=", "Mask", ";"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "Status", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56485, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "Status", "(", "unsigned", "Mask", ",", "unsigned", "Mode", ")", ":", "Mask", "(", "Mask", ")", ",", "Mode", "(", "Mode", ")", "{"], "ground_truth": ["Mode", "&=", "Mask", ";"], "File": "SIModeRegister", "Func": "Status", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56486, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "for", "(", "++", "A", ";", "CurrentIteration", "<", "MaxInstructions", "&&", "A", "!=", "E", ";", "++", "A", ")", "{", "if", "(", "A", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "Pred", "(", "&", "*", "A", ")", ")", "return", "&", "*", "A", ";", "for", "(", "MCRegister", "Reg", ":", "NonModifiableRegs", ")", "{", "if", "(", "A", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "nullptr", ";", "}", "++", "CurrentIteration", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "SIOptimizeExecMasking10", "Func": "findInstrBackwards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56487, "Length": 71, "Cover_Rate": 0.5144927536231884} {"Template_token": ["", "Register", "SaveExecDest", "=", "SaveExec", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "SaveExecDest", ")", ")", "return", "nullptr", ";", "MachineOperand", "*", "SaveExecSrc0", "=", "TII", "->", "getNamedOperand", "(", "SaveExec", ",", "", "::", "src0", ")", ";", "if", "(", "!", "SaveExecSrc0", "->", "isReg", "(", ")", ")", "return", "nullptr", ";", "VCmp", "=", "findInstrBackwards", "(", "SaveExec", ",", "[", "&", "]", "(", "MachineInstr", "*", "Check", ")", "{", "return", "", "(", "Check", "->", "getOpcode", "(", ")", ")", "!=", "-", "", "&&", "Check", "->", "modifiesRegister", "(", "SaveExecSrc0", "->", "getReg", "(", ")", ",", "TRI", ")", ";", "}", ",", "{", "Exec", ",", "SaveExecSrc0", "->", "getReg", "(", ")", "}", ",", "TRI", ")", ";", "if", "(", "!", "VCmp", ")", "return", "nullptr", ";", "MachineOperand", "*", "VCmpDest", "=", "TII", "->", "getNamedOperand", "(", "*", "VCmp", ",", "", "::", "sdst", ")", ";", "assert", "(", "VCmpDest", "&&", "", ")", ";", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "VCmp", ",", "", "::", "src0", ")", ";"], "ground_truth": ["if", "(", "Src0", "->", "isReg", "(", ")", "&&", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src0", "->", "getReg", "(", ")", ")", "&&", "SaveExec", ".", "modifiesRegister", "(", "Src0", "->", "getReg", "(", ")", ",", "TRI", ")", ")", "return", "nullptr", ";"], "File": "SIOptimizeExecMasking10", "Func": "findPossibleVCMPVCMPXOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56488, "Length": 196, "Cover_Rate": 0.44954128440366975} {"Template_token": ["", "MachineOperand", "*", "VCmpDest", "=", "TII", "->", "getNamedOperand", "(", "*", "VCmp", ",", "", "::", "sdst", ")", ";", "assert", "(", "VCmpDest", "&&", "", ")", ";", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "VCmp", ",", "", "::", "src0", ")", ";", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src0", "->", "getReg", "(", ")", ")", "&&", "SaveExec", ".", "modifiesRegister", "(", "Src0", "->", "getReg", "(", ")", ",", "TRI", ")", ")", "return", "nullptr", ";", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "VCmp", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", "->", "isReg", "(", ")", "&&", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src1", "->", "getReg", "(", ")", ")", "&&", "SaveExec", ".", "modifiesRegister", "(", "Src1", "->", "getReg", "(", ")", ",", "TRI", ")", ")", "return", "nullptr", ";"], "ground_truth": ["if", "(", "isLiveOut", "(", "*", "VCmp", "->", "getParent", "(", ")", ",", "VCmpDest", "->", "getReg", "(", ")", ")", ")", "return", "nullptr", ";"], "File": "SIOptimizeExecMasking10", "Func": "findPossibleVCMPVCMPXOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56489, "Length": 150, "Cover_Rate": 0.3440366972477064} {"Template_token": ["", "LivePhysRegs", "LR", "(", "*", "TRI", ")", ";", "if", "(", "useLiveOuts", ")", "LR", ".", "addLiveOuts", "(", "*", "Stop", ".", "getParent", "(", ")", ")", ";", "MachineBasicBlock", "::", "reverse_iterator", "A", "(", "Start", ")", ";", "MachineBasicBlock", "::", "reverse_iterator", "E", "(", "Stop", ")", ";", "if", "(", "ignoreStart", ")", "++", "A", ";", "for", "(", ";", "A", "!=", "Stop", ".", "getParent", "(", ")", "->", "rend", "(", ")", "&&", "A", "!=", "Stop", ";", "++", "A", ")", "{", "LR", ".", "stepBackward", "(", "*", "A", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking10", "Func": "isRegisterInUseBetween", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56492, "Length": 78, "Cover_Rate": 0.624} {"Template_token": ["", "static", "MachineBasicBlock", "::", "reverse_iterator", "findExecCopy", "(", "const", "InstrInfo", "&", "TII", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "reverse_iterator", "I", ",", "unsigned", "CopyToExec", ")", "{"], "ground_truth": ["const", "unsigned", "InstLimit", "=", "", ";"], "File": "SIOptimizeExecMasking11", "Func": "findExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56493, "Length": 30, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "isTerminator", "(", ")", ")", "return", "I", ";", "if", "(", "removeTerminatorBit", "(", "TII", ",", "*", "I", ")", ")", "return", "I", ";", "}"], "ground_truth": ["return", "E", ";"], "File": "SIOptimizeExecMasking11", "Func": "fixTerminators", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56494, "Length": 40, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "isTerminator", "(", ")", ")", "return", "I", ";"], "ground_truth": ["if", "(", "removeTerminatorBit", "(", "TII", ",", "*", "I", ")", ")", "return", "I", ";"], "File": "SIOptimizeExecMasking11", "Func": "fixTerminators", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56495, "Length": 55, "Cover_Rate": 0.7236842105263158} {"Template_token": ["", "static", "unsigned", "getSaveExecOp", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIOptimizeExecMasking11", "Func": "getSaveExecOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56496, "Length": 52, "Cover_Rate": 0.5098039215686274} {"Template_token": ["", "if", "(", "Src", ".", "isReg", "(", ")", "&&", "Src", ".", "getReg", "(", ")", "==", "", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking11", "Func": "isCopyFromExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56497, "Length": 30, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "static", "unsigned", "isCopyFromExec", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "File": "SIOptimizeExecMasking11", "Func": "isCopyFromExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56498, "Length": 41, "Cover_Rate": 0.4823529411764706} {"Template_token": ["", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "Dst", ".", "getReg", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "break", ";", "}"], "ground_truth": ["case", "", ":"], "File": "SIOptimizeExecMasking11", "Func": "isCopyToExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56499, "Length": 57, "Cover_Rate": 0.5533980582524272} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "Dst", ".", "getReg", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "SIOptimizeExecMasking11", "Func": "isCopyToExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56500, "Length": 69, "Cover_Rate": 0.6699029126213593} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Src2", ".", "isReg", "(", ")", "&&", "Src2", ".", "getReg", "(", ")", "==", "", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SIOptimizeExecMasking11", "Func": "isLogicalOpOnExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56501, "Length": 102, "Cover_Rate": 0.6710526315789473} {"Template_token": ["", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src2", ".", "isReg", "(", ")", "&&", "Src2", ".", "getReg", "(", ")", "==", "", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking11", "Func": "isLogicalOpOnExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56502, "Length": 70, "Cover_Rate": 0.4605263157894737} {"Template_token": ["", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIOptimizeExecMasking11", "Func": "removeTerminatorBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56503, "Length": 39, "Cover_Rate": 0.38235294117647056} {"Template_token": ["", "auto", "CopyFromExecInst", "=", "findExecCopy", "(", "*", "TII", ",", "MBB", ",", "I", ",", "CopyToExec", ")", ";", "if", "(", "CopyFromExecInst", "==", "E", ")", "{", "auto", "PrepareExecInst", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "PrepareExecInst", "==", "E", ")", "continue", ";", "if", "(", "CopyToExecInst", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", "&&", "isLogicalOpOnExec", "(", "*", "PrepareExecInst", ")", "==", "CopyToExec", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PrepareExecInst", ")", ";", "PrepareExecInst", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PrepareExecInst", "<<", "'\\n'", ")", ";", "CopyToExecInst", "->", "eraseFromParent", "(", ")", ";", "}", "continue", ";", "}", "if", "(", "isLiveOut", "(", "MBB", ",", "CopyToExec", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "continue", ";", "}", "unsigned", "CopyFromExec", "=", "CopyFromExecInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SaveExecInst", "=", "nullptr", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "OtherUseInsts", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "J", "=", "std", "::", "next", "(", "CopyFromExecInst", "->", "getIterator", "(", ")", ")", ",", "JE", "=", "I", "->", "getIterator", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "{", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "bool", "ReadsCopyFromExec", "=", "J", "->", "readsRegister", "(", "CopyFromExec", ",", "TRI", ")", ";", "if", "(", "J", "->", "modifiesRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "if", "(", "SaveExecInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "CopyToExec", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "unsigned", "SaveExecOp", "=", "getSaveExecOp", "(", "J", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "SaveExecOp", "==", "", ")", "break", ";", "if", "(", "ReadsCopyFromExec", ")", "{", "SaveExecInst", "=", "&", "*", "J", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "continue", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "else", "if", "(", "ReadsCopyFromExec", "&&", "!", "SaveExecInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";"], "ground_truth": ["break", ";"], "File": "SIOptimizeExecMasking11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56504, "Length": 377, "Cover_Rate": 0.4941022280471822} {"Template_token": ["", "return", "true", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking13", "Func": "removeTerminatorBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56505, "Length": 70, "Cover_Rate": 0.39106145251396646} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Dst", ".", "isReg", "(", ")", "&&", "Dst", ".", "getReg", "(", ")", "==", "", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SIOptimizeExecMasking14", "Func": "isCopyToExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56506, "Length": 47, "Cover_Rate": 0.5108695652173914} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "fixTerminators", "(", "*", "TII", ",", "MBB", ")", ";", "MachineBasicBlock", "::", "reverse_iterator", "E", "=", "MBB", ".", "rend", "(", ")", ";", "if", "(", "I", "==", "E", ")", "continue", ";", "unsigned", "CopyToExec", "=", "isCopyToExec", "(", "*", "I", ")", ";", "if", "(", "CopyToExec", "==", "", ")", "continue", ";", "auto", "CopyToExecInst", "=", "&", "*", "I", ";", "auto", "CopyFromExecInst", "=", "findExecCopy", "(", "*", "TII", ",", "MBB", ",", "I", ",", "CopyToExec", ")", ";", "if", "(", "CopyFromExecInst", "==", "E", ")", "{", "auto", "PrepareExecInst", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "PrepareExecInst", "==", "E", ")", "continue", ";", "if", "(", "CopyToExecInst", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", "&&", "isLogicalOpOnExec", "(", "*", "PrepareExecInst", ")", "==", "CopyToExec", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PrepareExecInst", ")", ";", "PrepareExecInst", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PrepareExecInst", "<<", "'\\n'", ")", ";", "CopyToExecInst", "->", "eraseFromParent", "(", ")", ";", "}", "continue", ";", "}", "if", "(", "isLiveOut", "(", "MBB", ",", "CopyToExec", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "continue", ";", "}", "unsigned", "CopyFromExec", "=", "CopyFromExecInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SaveExecInst", "=", "nullptr", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "OtherUseInsts", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "J", "=", "std", "::", "next", "(", "CopyFromExecInst", "->", "getIterator", "(", ")", ")", ",", "JE", "=", "I", "->", "getIterator", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "{", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "bool", "ReadsCopyFromExec", "=", "J", "->", "readsRegister", "(", "CopyFromExec", ",", "TRI", ")", ";", "if", "(", "J", "->", "modifiesRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "if", "(", "SaveExecInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "CopyToExec", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "unsigned", "SaveExecOp", "=", "getSaveExecOp", "(", "J", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "SaveExecOp", "==", "", ")", "break", ";"], "ground_truth": ["if", "(", "ReadsCopyFromExec", ")", "{"], "File": "SIOptimizeExecMasking18", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56509, "Length": 410, "Cover_Rate": 0.5373525557011796} {"Template_token": ["", "static", "bool", "removeTerminatorBit", "(", "const", "InstrInfo", "&", "TII", ",", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "bool", "RegSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "RegSrc", "?", "", ":", "", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "{", "bool", "RegSrc", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "RegSrc", "?", "", ":", "", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "{"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";"], "File": "SIOptimizeExecMasking19", "Func": "removeTerminatorBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56510, "Length": 155, "Cover_Rate": 0.5916030534351145} {"Template_token": ["", "return", "true", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";", "}", "case", "", ":", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["default", ":"], "File": "SIOptimizeExecMasking1", "Func": "removeTerminatorBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56511, "Length": 126, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "Register", "CopyFromExec", "=", "CopyFromExecInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SaveExecInst", "=", "nullptr", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "OtherUseInsts", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "J", "=", "std", "::", "next", "(", "CopyFromExecInst", "->", "getIterator", "(", ")", ")", ",", "JE", "=", "I", "->", "getIterator", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "{", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "Exec", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "bool", "ReadsCopyFromExec", "=", "J", "->", "readsRegister", "(", "CopyFromExec", ",", "TRI", ")", ";", "if", "(", "J", "->", "modifiesRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "if", "(", "SaveExecInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "CopyToExec", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "unsigned", "SaveExecOp", "=", "getSaveExecOp", "(", "J", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "SaveExecOp", "==", "", ")", "break", ";", "if", "(", "ReadsCopyFromExec", ")", "{", "SaveExecInst", "=", "&", "*", "J", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "continue", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "else", "if", "(", "ReadsCopyFromExec", "&&", "!", "SaveExecInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "getSaveExecOp", "(", "SaveExecInst", "->", "getOpcode", "(", ")", ")", ")", ",", "CopyFromExec", ")", ".", "addReg", "(", "OtherOp", "->", "getReg", "(", ")", ")", ";", "SaveExecInst", "->", "eraseFromParent", "(", ")", ";", "CopyToExecInst", "->", "eraseFromParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "OtherInst", ":", "OtherUseInsts", ")", "{"], "ground_truth": ["OtherInst", "->", "substituteRegister", "(", "CopyToExec", ",", "Exec", ",", "", ",", "*", "TRI", ")", ";"], "File": "SIOptimizeExecMasking1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56512, "Length": 488, "Cover_Rate": 0.6024691358024692} {"Template_token": ["", "if", "(", "J", "->", "readsRegister", "(", "CopyFromExec", ",", "TRI", ")", ")", "{", "SaveExecInst", "=", "&", "*", "J", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "continue", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "getSaveExecOp", "(", "SaveExecInst", "->", "getOpcode", "(", ")", ")", ")", ",", "CopyFromExec", ")", ".", "addReg", "(", "OtherOp", "->", "getReg", "(", ")", ")", ";"], "ground_truth": ["SaveExecInst", "->", "eraseFromParent", "(", ")", ";"], "File": "SIOptimizeExecMasking20", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56513, "Length": 268, "Cover_Rate": 0.4260731319554849} {"Template_token": ["", "break", ";", "}", "unsigned", "SaveExecOp", "=", "getSaveExecOp", "(", "J", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "SaveExecOp", "==", "", ")", "break", ";", "if", "(", "ReadsCopyFromExec", ")", "{", "SaveExecInst", "=", "&", "*", "J", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "continue", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "else", "if", "(", "ReadsCopyFromExec", "&&", "!", "SaveExecInst", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "getSaveExecOp", "(", "SaveExecInst", "->", "getOpcode", "(", ")", ")", ")", ",", "CopyFromExec", ")", ".", "addReg", "(", "OtherOp", "->", "getReg", "(", ")", ")", ";"], "ground_truth": ["SaveExecInst", "->", "eraseFromParent", "(", ")", ";"], "File": "SIOptimizeExecMasking21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56514, "Length": 310, "Cover_Rate": 0.40629095674967236} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "continue", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "else", "if", "(", "ReadsCopyFromExec", "&&", "!", "SaveExecInst", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "getSaveExecOp", "(", "SaveExecInst", "->", "getOpcode", "(", ")", ")", ")", ",", "CopyFromExec", ")", ".", "addReg", "(", "OtherOp", "->", "getReg", "(", ")", ")", ";", "SaveExecInst", "->", "eraseFromParent", "(", ")", ";", "CopyToExecInst", "->", "eraseFromParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "OtherInst", ":", "OtherUseInsts", ")", "{"], "ground_truth": ["OtherInst", "->", "substituteRegister", "(", "CopyToExec", ",", "", ",", "", ",", "*", "TRI", ")", ";"], "File": "SIOptimizeExecMasking21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56515, "Length": 305, "Cover_Rate": 0.399737876802097} {"Template_token": ["", "static", "MachineBasicBlock", "::", "reverse_iterator", "findExecCopy", "(", "const", "InstrInfo", "&", "TII", ",", "const", "GCNSubtarget", "&", "ST", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "reverse_iterator", "I", ",", "unsigned", "CopyToExec", ")", "{", "const", "unsigned", "InstLimit", "=", "", ";", "auto", "E", "=", "MBB", ".", "rend", "(", ")", ";", "for", "(", "unsigned", "N", "=", "", ";", "N", "<=", "InstLimit", "&&", "I", "!=", "E", ";", "++", "I", ",", "++", "N", ")", "{"], "ground_truth": ["unsigned", "CopyFromExec", "=", "isCopyFromExec", "(", "*", "I", ",", "ST", ")", ";"], "File": "SIOptimizeExecMasking23", "Func": "findExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56516, "Length": 77, "Cover_Rate": 0.8279569892473119} {"Template_token": ["", "static", "unsigned", "isCopyToExec", "(", "const", "MachineInstr", "&", "MI", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "Dst", ".", "getReg", "(", ")", "==", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking23", "Func": "isCopyToExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56517, "Length": 114, "Cover_Rate": 0.8769230769230769} {"Template_token": ["", "const", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src2", ".", "isReg", "(", ")", "&&", "Src2", ".", "getReg", "(", ")", "==", "", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "File": "SIOptimizeExecMasking23", "Func": "isLogicalOpOnExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56518, "Length": 148, "Cover_Rate": 0.524822695035461} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "OtherUseInsts", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "J", "=", "std", "::", "next", "(", "CopyFromExecInst", "->", "getIterator", "(", ")", ")", ",", "JE", "=", "I", "->", "getIterator", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "{", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "Exec", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "bool", "ReadsCopyFromExec", "=", "J", "->", "readsRegister", "(", "CopyFromExec", ",", "TRI", ")", ";", "if", "(", "J", "->", "modifiesRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "if", "(", "SaveExecInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "CopyToExec", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "unsigned", "SaveExecOp", "=", "getSaveExecOp", "(", "J", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "SaveExecOp", "==", "", ")", "break", ";", "if", "(", "ReadsCopyFromExec", ")", "{", "SaveExecInst", "=", "&", "*", "J", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "continue", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "else", "if", "(", "ReadsCopyFromExec", "&&", "!", "SaveExecInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";"], "ground_truth": ["OtherOp", "=", "&", "Src0", ";"], "File": "SIOptimizeExecMasking23", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56519, "Length": 366, "Cover_Rate": 0.4704370179948586} {"Template_token": ["", "if", "(", "ReadsCopyFromExec", ")", "{", "SaveExecInst", "=", "&", "*", "J", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "continue", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "else", "if", "(", "ReadsCopyFromExec", "&&", "!", "SaveExecInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "getSaveExecOp", "(", "SaveExecInst", "->", "getOpcode", "(", ")", ")", ")", ",", "CopyFromExec", ")", ".", "addReg", "(", "OtherOp", "->", "getReg", "(", ")", ")", ";", "SaveExecInst", "->", "eraseFromParent", "(", ")", ";", "CopyToExecInst", "->", "eraseFromParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "OtherInst", ":", "OtherUseInsts", ")", "{", "OtherInst", "->", "substituteRegister", "(", "CopyToExec", ",", "Exec", ",", "", ",", "*", "TRI", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "SIOptimizeExecMasking24", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56520, "Length": 321, "Cover_Rate": 0.41259640102827766} {"Template_token": ["", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "getSaveExecOp", "(", "SaveExecInst", "->", "getOpcode", "(", ")", ")", ")", ",", "CopyFromExec", ")", ".", "addReg", "(", "OtherOp", "->", "getReg", "(", ")", ")", ";", "SaveExecInst", "->", "eraseFromParent", "(", ")", ";", "CopyToExecInst", "->", "eraseFromParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "OtherInst", ":", "OtherUseInsts", ")", "{", "OtherInst", "->", "substituteRegister", "(", "CopyToExec", ",", "", ",", "", ",", "*", "TRI", ")", ";", "}"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56521, "Length": 244, "Cover_Rate": 0.3398328690807799} {"Template_token": ["", "}", "unsigned", "CopyFromExec", "=", "CopyFromExecInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SaveExecInst", "=", "nullptr", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "OtherUseInsts", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "J", "=", "std", "::", "next", "(", "CopyFromExecInst", "->", "getIterator", "(", ")", ")", ",", "JE", "=", "I", "->", "getIterator", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "{", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "bool", "ReadsCopyFromExec", "=", "J", "->", "readsRegister", "(", "CopyFromExec", ",", "TRI", ")", ";", "if", "(", "J", "->", "modifiesRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "if", "(", "SaveExecInst", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "CopyToExec", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "unsigned", "SaveExecOp", "=", "getSaveExecOp", "(", "J", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "SaveExecOp", "==", "", ")", "break", ";", "if", "(", "ReadsCopyFromExec", ")", "{", "SaveExecInst", "=", "&", "*", "J", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "continue", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "else", "if", "(", "ReadsCopyFromExec", "&&", "!", "SaveExecInst", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";"], "ground_truth": ["const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->", "getDebugLoc", "(", ")", ";"], "File": "SIOptimizeExecMasking4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56522, "Length": 420, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "J", "!=", "JE", ";", "++", "J", ")", "{", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "bool", "ReadsCopyFromExec", "=", "J", "->", "readsRegister", "(", "CopyFromExec", ",", "TRI", ")", ";", "if", "(", "J", "->", "modifiesRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "if", "(", "SaveExecInst", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "CopyToExec", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "unsigned", "SaveExecOp", "=", "getSaveExecOp", "(", "J", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "SaveExecOp", "==", "", ")", "break", ";", "if", "(", "ReadsCopyFromExec", ")", "{", "SaveExecInst", "=", "&", "*", "J", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "continue", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "else", "if", "(", "ReadsCopyFromExec", "&&", "!", "SaveExecInst", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "getSaveExecOp", "(", "SaveExecInst", "->", "getOpcode", "(", ")", ")", ")", ",", "CopyFromExec", ")", ".", "addReg", "(", "OtherOp", "->", "getReg", "(", ")", ")", ";", "SaveExecInst", "->", "eraseFromParent", "(", ")", ";", "CopyToExecInst", "->", "eraseFromParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "OtherInst", ":", "OtherUseInsts", ")", "{"], "ground_truth": ["OtherInst", "->", "substituteRegister", "(", "CopyToExec", ",", "", ",", "", ",", "*", "TRI", ",", "true", ")", ";"], "File": "SIOptimizeExecMasking4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56523, "Length": 435, "Cover_Rate": 0.5598455598455598} {"Template_token": ["", "if", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isUnconditionalBranch", "(", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "++", "I", ";", "else", "if", "(", "I", "->", "isBranch", "(", ")", ")", "continue", ";", "}", "while", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "{", "I", "=", "std", "::", "next", "(", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "mayStore", "(", ")", "||", "I", "->", "isBarrier", "(", ")", "||", "I", "->", "isCall", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "hasOrderedMemoryRef", "(", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "'\\n'", ")", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "auto", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "Next", ";", "Changed", "=", "true", ";", "}", "if", "(", "I", "!=", "E", ")", "continue", ";", "for", "(", "auto", "*", "Pred", ":", "CurBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "->", "succ_size", "(", ")", "==", "", ")", "Blocks", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "continue", ";", "}", "unsigned", "ScanThreshold", "=", "", ";", "for", "(", "auto", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", "&&", "ScanThreshold", "--", ";", "++", "I", ")", "{", "if", "(", "!", "(", "I", "->", "isFullCopy", "(", ")", "&&", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Register", "(", "ExecReg", ")", ")", ")", "continue", ";", "Register", "SavedExec", "=", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "SavedExec", ".", "isVirtual", "(", ")", "&&", "MRI", "->", "hasOneNonDBGUse", "(", "SavedExec", ")", ")", "{", "MachineInstr", "*", "SingleExecUser", "=", "&", "*", "MRI", "->", "use_instr_nodbg_begin", "(", "SavedExec", ")", ";", "int", "Idx", "=", "SingleExecUser", "->", "findRegisterUseOperandIdx", "(", "SavedExec", ")", ";", "assert", "(", "Idx", "!=", "-", "", ")", ";", "if", "(", "SingleExecUser", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "!", "SingleExecUser", "->", "getOperand", "(", "Idx", ")", ".", "isImplicit", "(", ")", "&&", "TII", "->", "isOperandLegal", "(", "*", "SingleExecUser", ",", "Idx", ",", "&", "I", "->", "getOperand", "(", "", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "'\\n'", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MRI", "->", "replaceRegWith", "(", "SavedExec", ",", "ExecReg", ")", ";", "LIS", "->", "removeInterval", "(", "SavedExec", ")", ";", "Changed", "=", "true", ";", "}", "}", "break", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56525, "Length": 446, "Cover_Rate": 0.5056689342403629} {"Template_token": ["", "for", "(", "MCRegUnitIterator", "UI", "(", "Reg", ",", "&", "TRI", ")", ";", "UI", ".", "isValid", "(", ")", ";", "++", "UI", ")", "{", "if", "(", "isDefBetween", "(", "LIS", "->", "getRegUnit", "(", "*", "UI", ")", ",", "AndIdx", ",", "SelIdx", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA14", "Func": "isDefBetween", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56526, "Length": 42, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "static", "bool", "isFullExecCopy", "(", "const", "MachineInstr", "&", "MI", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["if", "(", "MI", ".", "isFullCopy", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Exec", ")", "return", "true", ";"], "File": "SIOptimizeExecMaskingPreRA14", "Func": "isFullExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56527, "Length": 52, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "auto", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "Next", ";", "Changed", "=", "true", ";", "}", "if", "(", "I", "!=", "E", ")", "continue", ";", "for", "(", "auto", "*", "Pred", ":", "CurBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "->", "succ_size", "(", ")", "==", "", ")", "Blocks", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "continue", ";", "}", "unsigned", "ScanThreshold", "=", "", ";", "for", "(", "auto", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", "&&", "ScanThreshold", "--", ";", "++", "I", ")", "{", "if", "(", "!", "isFullExecCopy", "(", "*", "I", ",", "ST", ")", ")", "continue", ";", "Register", "SavedExec", "=", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "SavedExec", ".", "isVirtual", "(", ")", "&&", "MRI", ".", "hasOneNonDBGUse", "(", "SavedExec", ")", "&&", "MRI", ".", "use_instr_nodbg_begin", "(", "SavedExec", ")", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "'\\n'", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "replaceRegWith", "(", "SavedExec", ",", "Exec", ")", ";", "LIS", "->", "removeInterval", "(", "SavedExec", ")", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["break", ";"], "File": "SIOptimizeExecMaskingPreRA14", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56529, "Length": 242, "Cover_Rate": 0.3324175824175824} {"Template_token": ["", "auto", "*", "Cmp", "=", "TRI", "->", "findReachingDef", "(", "CmpReg", ",", "CmpSubReg", ",", "*", "And", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "Cmp", "||", "!", "(", "Cmp", "->", "getOpcode", "(", ")", "==", "", "||", "Cmp", "->", "getOpcode", "(", ")", "==", "", ")", "||", "Cmp", "->", "getParent", "(", ")", "!=", "And", "->", "getParent", "(", ")", ")", "return", "", ";", "MachineOperand", "*", "Op1", "=", "TII", "->", "getNamedOperand", "(", "*", "Cmp", ",", "", "::", "src0", ")", ";", "MachineOperand", "*", "Op2", "=", "TII", "->", "getNamedOperand", "(", "*", "Cmp", ",", "", "::", "src1", ")", ";", "if", "(", "Op1", "->", "isImm", "(", ")", "&&", "Op2", "->", "isReg", "(", ")", ")", "std", "::", "swap", "(", "Op1", ",", "Op2", ")", ";", "if", "(", "!", "Op1", "->", "isReg", "(", ")", "||", "!", "Op2", "->", "isImm", "(", ")", "||", "Op2", "->", "getImm", "(", ")", "!=", "", ")", "return", "", ";", "Register", "SelReg", "=", "Op1", "->", "getReg", "(", ")", ";", "auto", "*", "Sel", "=", "TRI", "->", "findReachingDef", "(", "SelReg", ",", "Op1", "->", "getSubReg", "(", ")", ",", "*", "Cmp", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "Sel", "||", "Sel", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "*", "Sel", ",", "", "::", "src0_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "*", "Sel", ",", "", "::", "src1_modifiers", ")", ")", "return", "", ";", "Op1", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src0", ")", ";", "Op2", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src1", ")", ";", "MachineOperand", "*", "CC", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src2", ")", ";", "if", "(", "!", "Op1", "->", "isImm", "(", ")", "||", "!", "Op2", "->", "isImm", "(", ")", "||", "!", "CC", "->", "isReg", "(", ")", "||", "Op1", "->", "getImm", "(", ")", "!=", "", "||", "Op2", "->", "getImm", "(", ")", "!=", "", ")", "return", "", ";", "Register", "CCReg", "=", "CC", "->", "getReg", "(", ")", ";", "if", "(", "isDefBetween", "(", "*", "TRI", ",", "LIS", ",", "CCReg", ",", "*", "Sel", ",", "*", "And", ")", ")", "return", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Sel", "<<", "'\\t'", "<<", "*", "Cmp", "<<", "'\\t'", "<<", "*", "And", ")", ";"], "ground_truth": ["LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "And", ")", ";"], "File": "SIOptimizeExecMaskingPreRA15", "Func": "optimizeVcndVcmpPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56530, "Length": 365, "Cover_Rate": 0.35889872173058013} {"Template_token": ["", "RecalcRegs", ".", "insert", "(", "", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "if", "(", "MBB", ".", "empty", "(", ")", ")", "continue", ";", "MachineInstr", "&", "Term", "=", "MBB", ".", "back", "(", ")", ";", "if", "(", "Term", ".", "getOpcode", "(", ")", "!=", "", "||", "Term", ".", "getNumOperands", "(", ")", "!=", "", ")", "continue", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Blocks", "(", "{", "&", "MBB", "}", ")", ";", "while", "(", "!", "Blocks", ".", "empty", "(", ")", ")", "{", "auto", "CurBB", "=", "Blocks", ".", "pop_back_val", "(", ")", ";", "auto", "I", "=", "CurBB", "->", "rbegin", "(", ")", ",", "E", "=", "CurBB", "->", "rend", "(", ")", ";", "if", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isUnconditionalBranch", "(", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "++", "I", ";", "else", "if", "(", "I", "->", "isBranch", "(", ")", ")", "continue", ";", "}", "while", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "{", "I", "=", "std", "::", "next", "(", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "mayStore", "(", ")", "||", "I", "->", "isBarrier", "(", ")", "||", "I", "->", "isCall", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "hasOrderedMemoryRef", "(", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "'\\n'", ")", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "auto", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "Next", ";", "Changed", "=", "true", ";", "}", "if", "(", "I", "!=", "E", ")", "continue", ";", "for", "(", "auto", "*", "Pred", ":", "CurBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "->", "succ_size", "(", ")", "==", "", ")", "Blocks", ".", "push_back", "(", "Pred", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA15", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56531, "Length": 331, "Cover_Rate": 0.45529573590096284} {"Template_token": ["", "if", "(", "I", "!=", "E", ")", "continue", ";", "for", "(", "auto", "*", "Pred", ":", "CurBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "->", "succ_size", "(", ")", "==", "", ")", "Blocks", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "continue", ";", "}", "unsigned", "ScanThreshold", "=", "", ";", "for", "(", "auto", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", "&&", "ScanThreshold", "--", ";", "++", "I", ")", "{", "if", "(", "!", "isFullExecCopy", "(", "*", "I", ",", "ST", ")", ")", "continue", ";", "Register", "SavedExec", "=", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "SavedExec", ".", "isVirtual", "(", ")", "&&", "MRI", ".", "hasOneNonDBGUse", "(", "SavedExec", ")", "&&", "MRI", ".", "use_instr_nodbg_begin", "(", "SavedExec", ")", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "'\\n'", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "replaceRegWith", "(", "SavedExec", ",", "Exec", ")", ";", "LIS", "->", "removeInterval", "(", "SavedExec", ")", ";", "Changed", "=", "true", ";", "}", "break", ";", "}", "}", "if", "(", "Changed", ")", "{", "for", "(", "auto", "Reg", ":", "RecalcRegs", ")", "{", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "reg_empty", "(", "Reg", ")", ")", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "else", "{", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "Reg", ")", ";", "}", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA15", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56532, "Length": 254, "Cover_Rate": 0.3493810178817056} {"Template_token": ["", "MachineOperand", "*", "Op2", "=", "TII", "->", "getNamedOperand", "(", "*", "Cmp", ",", "", "::", "src1", ")", ";", "if", "(", "Op1", "->", "isImm", "(", ")", "&&", "Op2", "->", "isReg", "(", ")", ")", "std", "::", "swap", "(", "Op1", ",", "Op2", ")", ";", "if", "(", "!", "Op1", "->", "isReg", "(", ")", "||", "!", "Op2", "->", "isImm", "(", ")", "||", "Op2", "->", "getImm", "(", ")", "!=", "", ")", "return", "", ";", "Register", "SelReg", "=", "Op1", "->", "getReg", "(", ")", ";", "auto", "*", "Sel", "=", "TRI", "->", "findReachingDef", "(", "SelReg", ",", "Op1", "->", "getSubReg", "(", ")", ",", "*", "Cmp", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "Sel", "||", "Sel", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "*", "Sel", ",", "", "::", "src0_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "*", "Sel", ",", "", "::", "src1_modifiers", ")", ")", "return", "", ";", "Op1", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src0", ")", ";", "Op2", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src1", ")", ";", "MachineOperand", "*", "CC", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src2", ")", ";", "if", "(", "!", "Op1", "->", "isImm", "(", ")", "||", "!", "Op2", "->", "isImm", "(", ")", "||", "!", "CC", "->", "isReg", "(", ")", "||", "Op1", "->", "getImm", "(", ")", "!=", "", "||", "Op2", "->", "getImm", "(", ")", "!=", "", ")", "return", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Sel", "<<", "'\\t'", "<<", "*", "Cmp", "<<", "'\\t'", "<<", "*", "And", ")", ";", "Register", "CCReg", "=", "CC", "->", "getReg", "(", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "And", ")", ";", "MachineInstr", "*", "Andn2", "=", "BuildMI", "(", "MBB", ",", "*", "And", ",", "And", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Andn2Opc", ")", ",", "And", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "ExecReg", ")", ".", "addReg", "(", "CCReg", ",", "getUndefRegState", "(", "CC", "->", "isUndef", "(", ")", ")", ",", "CC", "->", "getSubReg", "(", ")", ")", ";", "And", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Andn2", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Andn2", "<<", "'\\n'", ")", ";", "if", "(", "(", "Register", "::", "isVirtualRegister", "(", "CmpReg", ")", "&&", "MRI", ".", "use_nodbg_empty", "(", "CmpReg", ")", ")", "||", "(", "CmpReg", "==", "CondReg", "&&", "std", "::", "none_of", "(", "std", "::", "next", "(", "Cmp", "->", "getIterator", "(", ")", ")", ",", "Andn2", "->", "getIterator", "(", ")", ",", "[", "&", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "readsRegister", "(", "CondReg", ",", "TRI", ")", ";", "}", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Cmp", "<<", "'\\n'", ")", ";"], "ground_truth": ["LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Cmp", ")", ";"], "File": "SIOptimizeExecMaskingPreRA16", "Func": "optimizeVcndVcmpPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56533, "Length": 449, "Cover_Rate": 0.4791889007470651} {"Template_token": ["", "if", "(", "SavedExec", "==", "", ")", "return", "nullptr", ";", "auto", "SaveExecInst", "=", "MRI", ".", "getUniqueVRegDef", "(", "SavedExec", ")", ";", "if", "(", "!", "SaveExecInst", "||", "!", "isFullExecCopy", "(", "*", "SaveExecInst", ",", "ST", ")", ")", "return", "nullptr", ";"], "ground_truth": ["return", "SaveExecInst", ";"], "File": "SIOptimizeExecMaskingPreRA18", "Func": "getOrExecSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56534, "Length": 39, "Cover_Rate": 0.4875} {"Template_token": ["", "auto", "Op", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Op", "->", "isReg", "(", ")", "&&", "Op", "->", "getReg", "(", ")", "!=", "Exec", ")", "return", "Op", "->", "getReg", "(", ")", ";", "Op", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "if", "(", "Op", "->", "isReg", "(", ")", "&&", "Op", "->", "getReg", "(", ")", "!=", "Exec", ")", "return", "Op", "->", "getReg", "(", ")", ";"], "ground_truth": ["return", "", ";"], "File": "SIOptimizeExecMaskingPreRA18", "Func": "getOrNonExecReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56535, "Length": 76, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "static", "unsigned", "getOrNonExecReg", "(", "const", "MachineInstr", "&", "MI", ",", "const", "InstrInfo", "&", "TII", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ";", "auto", "Op", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Op", "->", "isReg", "(", ")", "&&", "Op", "->", "getReg", "(", ")", "!=", "Exec", ")", "return", "Op", "->", "getReg", "(", ")", ";", "Op", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "if", "(", "Op", "->", "isReg", "(", ")", "&&", "Op", "->", "getReg", "(", ")", "!=", "Exec", ")", "return", "Op", "->", "getReg", "(", ")", ";"], "ground_truth": ["return", "", ";"], "File": "SIOptimizeExecMaskingPreRA18", "Func": "getOrNonExecReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56536, "Length": 109, "Cover_Rate": 0.9083333333333333} {"Template_token": ["", "static", "bool", "isEndCF", "(", "const", "MachineInstr", "&", "MI", ",", "const", "RegisterInfo", "*", "TRI", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "if", "(", "ST", ".", "isWave32", "(", ")", ")", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ";", "}"], "ground_truth": ["return", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ";"], "File": "SIOptimizeExecMaskingPreRA18", "Func": "isEndCF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56537, "Length": 66, "Cover_Rate": 0.88} {"Template_token": ["", "if", "(", "ST", ".", "isWave32", "(", ")", ")", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ";", "}", "return", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA18", "Func": "isEndCF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56538, "Length": 47, "Cover_Rate": 0.6266666666666667} {"Template_token": ["", "if", "(", "MI", ".", "isCopy", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Exec", ")", "{", "assert", "(", "MI", ".", "isFullCopy", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA18", "Func": "isFullExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56539, "Length": 35, "Cover_Rate": 0.49295774647887325} {"Template_token": ["", "if", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isUnconditionalBranch", "(", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "++", "I", ";", "else", "if", "(", "I", "->", "isBranch", "(", ")", ")", "continue", ";", "}", "while", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "{", "I", "=", "std", "::", "next", "(", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "mayStore", "(", ")", "||", "I", "->", "isBarrier", "(", ")", "||", "I", "->", "isCall", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "hasOrderedMemoryRef", "(", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "'\\n'", ")", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "auto", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "Next", ";", "Changed", "=", "true", ";", "}", "if", "(", "I", "!=", "E", ")", "continue", ";", "for", "(", "auto", "*", "Pred", ":", "CurBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "->", "succ_size", "(", ")", "==", "", ")", "Blocks", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "continue", ";", "}", "auto", "E", "=", "MBB", ".", "end", "(", ")", ";", "auto", "Lead", "=", "skipDebugInstructionsForward", "(", "MBB", ".", "begin", "(", ")", ",", "E", ")", ";", "if", "(", "MBB", ".", "succ_size", "(", ")", "!=", "", "||", "Lead", "==", "E", "||", "!", "isEndCF", "(", "*", "Lead", ",", "TRI", ",", "ST", ")", ")", "continue", ";"], "ground_truth": ["MachineBasicBlock", "*", "TmpMBB", "=", "&", "MBB", ";"], "File": "SIOptimizeExecMaskingPreRA18", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56541, "Length": 280, "Cover_Rate": 0.3027027027027027} {"Template_token": ["", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "TII", "->", "mayReadEXEC", "(", "*", "MRI", ",", "*", "I", ")", ")", "break", ";", "}"], "ground_truth": ["return", "I", ";"], "File": "SIOptimizeExecMaskingPreRA18", "Func": "skipIgnoreExecInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56543, "Length": 30, "Cover_Rate": 0.6} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "OptimizeExecMaskingPreRA", "::", "skipIgnoreExecInsts", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "E", ")", "const", "{", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["if", "(", "TII", "->", "mayReadEXEC", "(", "*", "MRI", ",", "*", "I", ")", ")", "break", ";"], "File": "SIOptimizeExecMaskingPreRA18", "Func": "skipIgnoreExecInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56544, "Length": 45, "Cover_Rate": 0.9} {"Template_token": ["", "if", "(", "It", "!=", "MBB", "->", "end", "(", ")", "||", "MBB", "->", "succ_size", "(", ")", "!=", "", ")", "break", ";"], "ground_truth": ["MachineBasicBlock", "*", "Succ", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";"], "File": "SIOptimizeExecMaskingPreRA18", "Func": "skipIgnoreExecInstsTrivialSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56545, "Length": 31, "Cover_Rate": 0.31313131313131315} {"Template_token": ["", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "LiveIntervals", "*", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "DenseSet", "<", "unsigned", ">", "RecalcRegs", "(", "{", "", ",", "", "}", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "if", "(", "MBB", ".", "empty", "(", ")", "||", "MBB", ".", "back", "(", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Blocks", "(", "{", "&", "MBB", "}", ")", ";", "while", "(", "!", "Blocks", ".", "empty", "(", ")", ")", "{", "auto", "CurBB", "=", "Blocks", ".", "pop_back_val", "(", ")", ";", "auto", "I", "=", "CurBB", "->", "rbegin", "(", ")", ",", "E", "=", "CurBB", "->", "rend", "(", ")", ";", "if", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isUnconditionalBranch", "(", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "++", "I", ";", "else", "if", "(", "I", "->", "isBranch", "(", ")", ")", "continue", ";", "}", "while", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "{", "I", "=", "std", "::", "next", "(", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "mayStore", "(", ")", "||", "I", "->", "isBarrier", "(", ")", "||", "I", "->", "isCall", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "hasOrderedMemoryRef", "(", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "'\\n'", ")", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "auto", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "Next", ";", "Changed", "=", "true", ";", "}", "if", "(", "I", "!=", "E", ")", "continue", ";", "for", "(", "auto", "*", "Pred", ":", "CurBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "->", "succ_size", "(", ")", "==", "", ")", "Blocks", ".", "push_back", "(", "Pred", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56546, "Length": 400, "Cover_Rate": 0.4439511653718091} {"Template_token": ["", "if", "(", "SavedExec", "==", "", ")", "return", "nullptr", ";", "auto", "SaveExecInst", "=", "MRI", ".", "getUniqueVRegDef", "(", "SavedExec", ")", ";"], "ground_truth": ["if", "(", "!", "SaveExecInst", "||", "!", "isFullExecCopy", "(", "*", "SaveExecInst", ")", ")", "return", "nullptr", ";"], "File": "SIOptimizeExecMaskingPreRA1", "Func": "getOrExecSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56547, "Length": 34, "Cover_Rate": 0.4788732394366197} {"Template_token": ["", "Op", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "if", "(", "Op", "->", "isReg", "(", ")", "&&", "Op", "->", "getReg", "(", ")", "!=", "", ")", "return", "Op", "->", "getReg", "(", ")", ";"], "ground_truth": ["return", "", ";"], "File": "SIOptimizeExecMaskingPreRA1", "Func": "getOrNonExecReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56548, "Length": 39, "Cover_Rate": 0.38235294117647056} {"Template_token": ["", "Op", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "if", "(", "Op", "->", "isReg", "(", ")", "&&", "Op", "->", "getReg", "(", ")", "!=", "", ")", "return", "Op", "->", "getReg", "(", ")", ";", "return", "", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA1", "Func": "getOrNonExecReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56549, "Length": 40, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "auto", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "Next", ";", "Changed", "=", "true", ";", "}", "if", "(", "I", "!=", "E", ")", "continue", ";", "for", "(", "auto", "*", "Pred", ":", "CurBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "->", "succ_size", "(", ")", "==", "", ")", "Blocks", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "continue", ";", "}", "auto", "Lead", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "MBB", ".", "succ_size", "(", ")", "!=", "", "||", "Lead", "==", "E", "||", "!", "isEndCF", "(", "*", "Lead", ",", "TRI", ")", ")", "continue", ";", "const", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Succ", ")", ")", "continue", ";", "auto", "I", "=", "std", "::", "next", "(", "Lead", ")", ";", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "!", "TII", "->", "isSALU", "(", "*", "I", ")", "||", "I", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "if", "(", "I", "!=", "E", ")", "continue", ";", "const", "auto", "NextLead", "=", "Succ", "->", "begin", "(", ")", ";", "if", "(", "NextLead", "==", "Succ", "->", "end", "(", ")", "||", "!", "isEndCF", "(", "*", "NextLead", ",", "TRI", ")", "||", "!", "getOrExecSource", "(", "*", "NextLead", ",", "*", "TII", ",", "MRI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Lead", "<<", "'\\n'", ")", ";", "auto", "SaveExec", "=", "getOrExecSource", "(", "*", "Lead", ",", "*", "TII", ",", "MRI", ")", ";"], "ground_truth": ["unsigned", "SaveExecReg", "=", "getOrNonExecReg", "(", "*", "Lead", ",", "*", "TII", ")", ";"], "File": "SIOptimizeExecMaskingPreRA1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56554, "Length": 308, "Cover_Rate": 0.341842397336293} {"Template_token": ["", "MachineOperand", "*", "Op2", "=", "TII", "->", "getNamedOperand", "(", "*", "Cmp", ",", "", "::", "src1", ")", ";", "if", "(", "Op1", "->", "isImm", "(", ")", "&&", "Op2", "->", "isReg", "(", ")", ")", "std", "::", "swap", "(", "Op1", ",", "Op2", ")", ";", "if", "(", "!", "Op1", "->", "isReg", "(", ")", "||", "!", "Op2", "->", "isImm", "(", ")", "||", "Op2", "->", "getImm", "(", ")", "!=", "", ")", "return", "", ";", "unsigned", "SelReg", "=", "Op1", "->", "getReg", "(", ")", ";", "auto", "*", "Sel", "=", "TRI", "->", "findReachingDef", "(", "SelReg", ",", "Op1", "->", "getSubReg", "(", ")", ",", "*", "Cmp", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "Sel", "||", "Sel", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "", ";", "Op1", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src0", ")", ";", "Op2", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src1", ")", ";", "MachineOperand", "*", "CC", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src2", ")", ";", "if", "(", "!", "Op1", "->", "isImm", "(", ")", "||", "!", "Op2", "->", "isImm", "(", ")", "||", "!", "CC", "->", "isReg", "(", ")", "||", "Op1", "->", "getImm", "(", ")", "!=", "", "||", "Op2", "->", "getImm", "(", ")", "!=", "", ")", "return", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Sel", "<<", "'\\t'", "<<", "*", "Cmp", "<<", "'\\t'", "<<", "*", "And", ")", ";", "unsigned", "CCReg", "=", "CC", "->", "getReg", "(", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "And", ")", ";", "MachineInstr", "*", "Andn2", "=", "BuildMI", "(", "MBB", ",", "*", "And", ",", "And", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Andn2Opc", ")", ",", "And", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "ExecReg", ")", ".", "addReg", "(", "CCReg", ",", "CC", "->", "getSubReg", "(", ")", ")", ";", "And", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Andn2", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Andn2", "<<", "'\\n'", ")", ";", "if", "(", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "CmpReg", ")", "&&", "MRI", ".", "use_nodbg_empty", "(", "CmpReg", ")", ")", "||", "(", "CmpReg", "==", "CondReg", "&&", "std", "::", "none_of", "(", "std", "::", "next", "(", "Cmp", "->", "getIterator", "(", ")", ")", ",", "Andn2", "->", "getIterator", "(", ")", ",", "[", "&", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "readsRegister", "(", "CondReg", ",", "TRI", ")", ";", "}", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Cmp", "<<", "'\\n'", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Cmp", ")", ";", "Cmp", "->", "eraseFromParent", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SelReg", ")", "&&", "MRI", ".", "use_nodbg_empty", "(", "SelReg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Sel", "<<", "'\\n'", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Sel", ")", ";"], "ground_truth": ["Sel", "->", "eraseFromParent", "(", ")", ";"], "File": "SIOptimizeExecMaskingPreRA22", "Func": "optimizeVcndVcmpPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56555, "Length": 462, "Cover_Rate": 0.5372093023255814} {"Template_token": ["", "DenseSet", "<", "unsigned", ">", "RecalcRegs", "(", "{", "", ",", "", "}", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "unsigned", "Reg", "=", "optimizeVcndVcmpPair", "(", "MBB", ",", "ST", ",", "MRI", ",", "LIS", ")", ")", "{", "RecalcRegs", ".", "insert", "(", "Reg", ")", ";", "RecalcRegs", ".", "insert", "(", "", ")", ";", "RecalcRegs", ".", "insert", "(", "", ")", ";", "RecalcRegs", ".", "insert", "(", "", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "if", "(", "MBB", ".", "empty", "(", ")", ")", "continue", ";", "MachineInstr", "&", "Term", "=", "MBB", ".", "back", "(", ")", ";", "if", "(", "Term", ".", "getOpcode", "(", ")", "!=", "", "||", "Term", ".", "getNumOperands", "(", ")", "!=", "", ")", "continue", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Blocks", "(", "{", "&", "MBB", "}", ")", ";", "while", "(", "!", "Blocks", ".", "empty", "(", ")", ")", "{", "auto", "CurBB", "=", "Blocks", ".", "pop_back_val", "(", ")", ";", "auto", "I", "=", "CurBB", "->", "rbegin", "(", ")", ",", "E", "=", "CurBB", "->", "rend", "(", ")", ";", "if", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isUnconditionalBranch", "(", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "++", "I", ";", "else", "if", "(", "I", "->", "isBranch", "(", ")", ")", "continue", ";", "}", "while", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "{", "I", "=", "std", "::", "next", "(", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "mayStore", "(", ")", "||", "I", "->", "isBarrier", "(", ")", "||", "I", "->", "isCall", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "hasOrderedMemoryRef", "(", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "'\\n'", ")", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "auto", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "Next", ";", "Changed", "=", "true", ";", "}", "if", "(", "I", "!=", "E", ")", "continue", ";", "for", "(", "auto", "*", "Pred", ":", "CurBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "->", "succ_size", "(", ")", "==", "", ")", "Blocks", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "continue", ";", "}", "auto", "Lead", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "MBB", ".", "succ_size", "(", ")", "!=", "", "||", "Lead", "==", "E", "||", "!", "isEndCF", "(", "*", "Lead", ",", "TRI", ")", ")", "continue", ";", "const", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Succ", ")", ")", "continue", ";"], "ground_truth": ["auto", "I", "=", "std", "::", "next", "(", "Lead", ")", ";"], "File": "SIOptimizeExecMaskingPreRA22", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56557, "Length": 476, "Cover_Rate": 0.4882051282051282} {"Template_token": ["", "if", "(", "MI", ".", "isCopy", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "assert", "(", "MI", ".", "isFullCopy", "(", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIOptimizeExecMaskingPreRA23", "Func": "isFullExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56558, "Length": 38, "Cover_Rate": 0.7450980392156863} {"Template_token": ["", "if", "(", "TII", "->", "hasModifiersSet", "(", "*", "Sel", ",", "", "::", "src0_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "*", "Sel", ",", "", "::", "src1_modifiers", ")", ")", "return", "", ";", "Op1", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src0", ")", ";", "Op2", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src1", ")", ";", "MachineOperand", "*", "CC", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src2", ")", ";", "if", "(", "!", "Op1", "->", "isImm", "(", ")", "||", "!", "Op2", "->", "isImm", "(", ")", "||", "!", "CC", "->", "isReg", "(", ")", "||", "Op1", "->", "getImm", "(", ")", "!=", "", "||", "Op2", "->", "getImm", "(", ")", "!=", "", ")", "return", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Sel", "<<", "'\\t'", "<<", "*", "Cmp", "<<", "'\\t'", "<<", "*", "And", ")", ";", "unsigned", "CCReg", "=", "CC", "->", "getReg", "(", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "And", ")", ";", "MachineInstr", "*", "Andn2", "=", "BuildMI", "(", "MBB", ",", "*", "And", ",", "And", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Andn2Opc", ")", ",", "And", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "ExecReg", ")", ".", "addReg", "(", "CCReg", ",", "", ",", "CC", "->", "getSubReg", "(", ")", ")", ";", "And", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Andn2", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Andn2", "<<", "'\\n'", ")", ";"], "ground_truth": ["if", "(", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "CmpReg", ")", "&&", "MRI", ".", "use_nodbg_empty", "(", "CmpReg", ")", ")", "||", "(", "CmpReg", "==", "CondReg", "&&", "std", "::", "none_of", "(", "std", "::", "next", "(", "Cmp", "->", "getIterator", "(", ")", ")", ",", "Andn2", "->", "getIterator", "(", ")", ",", "[", "&", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "File": "SIOptimizeExecMaskingPreRA23", "Func": "optimizeVcndVcmpPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56560, "Length": 290, "Cover_Rate": 0.3232998885172798} {"Template_token": ["", "static", "bool", "isFullExecCopy", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA24", "Func": "isFullExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56562, "Length": 25, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "static", "bool", "isFullExecCopy", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA24", "Func": "isFullExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56563, "Length": 25, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "Op1", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src0", ")", ";", "Op2", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src1", ")", ";", "MachineOperand", "*", "CC", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src2", ")", ";", "if", "(", "!", "Op1", "->", "isImm", "(", ")", "||", "!", "Op2", "->", "isImm", "(", ")", "||", "!", "CC", "->", "isReg", "(", ")", "||", "Op1", "->", "getImm", "(", ")", "!=", "", "||", "Op2", "->", "getImm", "(", ")", "!=", "", ")", "return", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Sel", "<<", "'\\t'", "<<", "*", "Cmp", "<<", "'\\t'", "<<", "*", "And", ")", ";", "unsigned", "CCReg", "=", "CC", "->", "getReg", "(", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "And", ")", ";", "MachineInstr", "*", "Andn2", "=", "BuildMI", "(", "MBB", ",", "*", "And", ",", "And", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Andn2Opc", ")", ",", "And", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "ExecReg", ")", ".", "addReg", "(", "CCReg", ",", "CC", "->", "getSubReg", "(", ")", ")", ";", "And", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Andn2", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Andn2", "<<", "'\\n'", ")", ";", "if", "(", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "CmpReg", ")", "&&", "MRI", ".", "use_nodbg_empty", "(", "CmpReg", ")", ")", "||", "(", "CmpReg", "==", "CondReg", "&&", "std", "::", "none_of", "(", "std", "::", "next", "(", "Cmp", "->", "getIterator", "(", ")", ")", ",", "Andn2", "->", "getIterator", "(", ")", ",", "[", "&", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "readsRegister", "(", "CondReg", ",", "TRI", ")", ";", "}", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Cmp", "<<", "'\\n'", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Cmp", ")", ";", "Cmp", "->", "eraseFromParent", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SelReg", ")", "&&", "MRI", ".", "use_nodbg_empty", "(", "SelReg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Sel", "<<", "'\\n'", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Sel", ")", ";", "Sel", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA24", "Func": "optimizeVcndVcmpPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56564, "Length": 349, "Cover_Rate": 0.38994413407821227} {"Template_token": ["", "if", "(", "!", "And", "||", "And", "->", "getOpcode", "(", ")", "!=", "AndOpc", "||", "!", "And", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "And", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "return", "", ";", "MachineOperand", "*", "AndCC", "=", "&", "And", "->", "getOperand", "(", "", ")", ";", "unsigned", "CmpReg", "=", "AndCC", "->", "getReg", "(", ")", ";", "unsigned", "CmpSubReg", "=", "AndCC", "->", "getSubReg", "(", ")", ";", "if", "(", "CmpReg", "==", "ExecReg", ")", "{", "AndCC", "=", "&", "And", "->", "getOperand", "(", "", ")", ";", "CmpReg", "=", "AndCC", "->", "getReg", "(", ")", ";", "CmpSubReg", "=", "AndCC", "->", "getSubReg", "(", ")", ";", "}", "else", "if", "(", "And", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "ExecReg", ")", "{", "return", "", ";", "}", "auto", "*", "Cmp", "=", "TRI", "->", "findReachingDef", "(", "CmpReg", ",", "CmpSubReg", ",", "*", "And", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "Cmp", "||", "!", "(", "Cmp", "->", "getOpcode", "(", ")", "==", "", "||", "Cmp", "->", "getOpcode", "(", ")", "==", "", ")", "||", "Cmp", "->", "getParent", "(", ")", "!=", "And", "->", "getParent", "(", ")", ")", "return", "", ";", "MachineOperand", "*", "Op1", "=", "TII", "->", "getNamedOperand", "(", "*", "Cmp", ",", "", "::", "src0", ")", ";", "MachineOperand", "*", "Op2", "=", "TII", "->", "getNamedOperand", "(", "*", "Cmp", ",", "", "::", "src1", ")", ";", "if", "(", "Op1", "->", "isImm", "(", ")", "&&", "Op2", "->", "isReg", "(", ")", ")", "std", "::", "swap", "(", "Op1", ",", "Op2", ")", ";", "if", "(", "!", "Op1", "->", "isReg", "(", ")", "||", "!", "Op2", "->", "isImm", "(", ")", "||", "Op2", "->", "getImm", "(", ")", "!=", "", ")", "return", "", ";", "unsigned", "SelReg", "=", "Op1", "->", "getReg", "(", ")", ";", "auto", "*", "Sel", "=", "TRI", "->", "findReachingDef", "(", "SelReg", ",", "Op1", "->", "getSubReg", "(", ")", ",", "*", "Cmp", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "Sel", "||", "Sel", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "*", "Sel", ",", "", "::", "src0_modifiers", ")", "||", "TII", "->", "hasModifiersSet", "(", "*", "Sel", ",", "", "::", "src1_modifiers", ")", ")", "return", "", ";"], "ground_truth": ["Op1", "=", "TII", "->", "getNamedOperand", "(", "*", "Sel", ",", "", "::", "src0", ")", ";"], "File": "SIOptimizeExecMaskingPreRA3", "Func": "optimizeVcndVcmpPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56566, "Length": 358, "Cover_Rate": 0.3849462365591398} {"Template_token": ["", "MachineInstr", "&", "Term", "=", "MBB", ".", "back", "(", ")", ";", "if", "(", "Term", ".", "getOpcode", "(", ")", "!=", "", "||", "Term", ".", "getNumOperands", "(", ")", "!=", "", ")", "continue", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Blocks", "(", "{", "&", "MBB", "}", ")", ";", "while", "(", "!", "Blocks", ".", "empty", "(", ")", ")", "{", "auto", "CurBB", "=", "Blocks", ".", "pop_back_val", "(", ")", ";", "auto", "I", "=", "CurBB", "->", "rbegin", "(", ")", ",", "E", "=", "CurBB", "->", "rend", "(", ")", ";", "if", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isUnconditionalBranch", "(", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "++", "I", ";", "else", "if", "(", "I", "->", "isBranch", "(", ")", ")", "continue", ";", "}", "while", "(", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "{", "I", "=", "std", "::", "next", "(", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "mayStore", "(", ")", "||", "I", "->", "isBarrier", "(", ")", "||", "I", "->", "isCall", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "hasOrderedMemoryRef", "(", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "'\\n'", ")", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "auto", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "Next", ";", "Changed", "=", "true", ";", "}", "if", "(", "I", "!=", "E", ")", "continue", ";", "for", "(", "auto", "*", "Pred", ":", "CurBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "->", "succ_size", "(", ")", "==", "", ")", "Blocks", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "continue", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56567, "Length": 304, "Cover_Rate": 0.3286486486486486} {"Template_token": ["", "const", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Succ", ")", ")", "continue", ";", "auto", "I", "=", "std", "::", "next", "(", "Lead", ")", ";", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "!", "TII", "->", "isSALU", "(", "*", "I", ")", "||", "I", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "if", "(", "I", "!=", "E", ")", "continue", ";", "const", "auto", "NextLead", "=", "Succ", "->", "begin", "(", ")", ";", "if", "(", "NextLead", "==", "Succ", "->", "end", "(", ")", "||", "!", "isEndCF", "(", "*", "NextLead", ",", "TRI", ")", "||", "!", "getOrExecSource", "(", "*", "NextLead", ",", "*", "TII", ",", "MRI", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Lead", "<<", "'\\n'", ")", ";", "auto", "SaveExec", "=", "getOrExecSource", "(", "*", "Lead", ",", "*", "TII", ",", "MRI", ")", ";", "unsigned", "SaveExecReg", "=", "getOrNonExecReg", "(", "*", "Lead", ",", "*", "TII", ")", ";", "for", "(", "auto", "&", "Op", ":", "Lead", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Lead", ")", ";", "Lead", "->", "eraseFromParent", "(", ")", ";", "if", "(", "SaveExecReg", ")", "{", "LIS", "->", "removeInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SaveExecReg", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "!", "SaveExec", "||", "!", "SaveExec", "->", "isFullCopy", "(", ")", ")", "continue", ";", "unsigned", "SavedExec", "=", "SaveExec", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "SafeToReplace", "=", "true", ";", "for", "(", "auto", "&", "U", ":", "MRI", ".", "use_nodbg_instructions", "(", "SavedExec", ")", ")", "{", "if", "(", "U", ".", "getParent", "(", ")", "!=", "SaveExec", "->", "getParent", "(", ")", ")", "{", "SafeToReplace", "=", "false", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExec", "<<", "'\\n'", ")", ";", "}", "if", "(", "SafeToReplace", ")", "{", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "SaveExec", ")", ";", "SaveExec", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "replaceRegWith", "(", "SavedExec", ",", "", ")", ";", "LIS", "->", "removeInterval", "(", "SavedExec", ")", ";", "}", "}"], "ground_truth": ["if", "(", "Changed", ")", "{"], "File": "SIOptimizeExecMaskingPreRA5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56569, "Length": 354, "Cover_Rate": 0.39730639730639733} {"Template_token": ["", "auto", "Lead", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "MBB", ".", "succ_size", "(", ")", "!=", "", "||", "Lead", "==", "E", "||", "!", "isEndCF", "(", "*", "Lead", ",", "TRI", ")", ")", "continue", ";", "const", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Succ", ")", ")", "continue", ";", "auto", "I", "=", "std", "::", "next", "(", "Lead", ")", ";", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "!", "TII", "->", "isSALU", "(", "*", "I", ")", "||", "I", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "if", "(", "I", "!=", "E", ")", "continue", ";", "const", "auto", "NextLead", "=", "Succ", "->", "begin", "(", ")", ";", "if", "(", "NextLead", "==", "Succ", "->", "end", "(", ")", "||", "!", "isEndCF", "(", "*", "NextLead", ",", "TRI", ")", "||", "!", "getOrExecSource", "(", "*", "NextLead", ",", "*", "TII", ",", "MRI", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Lead", "<<", "'\\n'", ")", ";", "auto", "SaveExec", "=", "getOrExecSource", "(", "*", "Lead", ",", "*", "TII", ",", "MRI", ")", ";", "unsigned", "SaveExecReg", "=", "getOrNonExecReg", "(", "*", "Lead", ",", "*", "TII", ")", ";", "for", "(", "auto", "&", "Op", ":", "Lead", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Lead", ")", ";", "Lead", "->", "eraseFromParent", "(", ")", ";", "if", "(", "SaveExecReg", ")", "{", "LIS", "->", "removeInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SaveExecReg", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "!", "SaveExec", "||", "!", "SaveExec", "->", "isFullCopy", "(", ")", ")", "continue", ";", "unsigned", "SavedExec", "=", "SaveExec", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "SafeToReplace", "=", "true", ";", "for", "(", "auto", "&", "U", ":", "MRI", ".", "use_nodbg_instructions", "(", "SavedExec", ")", ")", "{", "if", "(", "U", ".", "getParent", "(", ")", "!=", "SaveExec", "->", "getParent", "(", ")", ")", "{", "SafeToReplace", "=", "false", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExec", "<<", "'\\n'", ")", ";", "}", "if", "(", "SafeToReplace", ")", "{"], "ground_truth": ["LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "SaveExec", ")", ";"], "File": "SIOptimizeExecMaskingPreRA5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56570, "Length": 367, "Cover_Rate": 0.4118967452300786} {"Template_token": ["", "}", "}", "continue", ";", "}", "auto", "Lead", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "MBB", ".", "succ_size", "(", ")", "!=", "", "||", "Lead", "==", "E", "||", "!", "isEndCF", "(", "*", "Lead", ",", "TRI", ")", ")", "continue", ";", "const", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Succ", ")", ")", "continue", ";", "auto", "I", "=", "std", "::", "next", "(", "Lead", ")", ";", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "!", "TII", "->", "isSALU", "(", "*", "I", ")", "||", "I", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "if", "(", "I", "!=", "E", ")", "continue", ";", "const", "auto", "NextLead", "=", "Succ", "->", "begin", "(", ")", ";", "if", "(", "NextLead", "==", "Succ", "->", "end", "(", ")", "||", "!", "isEndCF", "(", "*", "NextLead", ",", "TRI", ")", "||", "!", "getOrExecSource", "(", "*", "NextLead", ",", "*", "TII", ",", "MRI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Lead", "<<", "'\\n'", ")", ";", "auto", "SaveExec", "=", "getOrExecSource", "(", "*", "Lead", ",", "*", "TII", ",", "MRI", ")", ";", "unsigned", "SaveExecReg", "=", "getOrNonExecReg", "(", "*", "Lead", ",", "*", "TII", ")", ";", "for", "(", "auto", "&", "Op", ":", "Lead", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "RecalcRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Lead", ")", ";", "Lead", "->", "eraseFromParent", "(", ")", ";", "if", "(", "SaveExecReg", ")", "{", "LIS", "->", "removeInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SaveExecReg", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "!", "SaveExec", "||", "!", "SaveExec", "->", "isFullCopy", "(", ")", ")", "continue", ";", "unsigned", "SavedExec", "=", "SaveExec", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "SafeToReplace", "=", "true", ";", "for", "(", "auto", "&", "U", ":", "MRI", ".", "use_nodbg_instructions", "(", "SavedExec", ")", ")", "{", "if", "(", "U", ".", "getParent", "(", ")", "!=", "SaveExec", "->", "getParent", "(", ")", ")", "{", "SafeToReplace", "=", "false", ";", "break", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SaveExec", "<<", "'\\n'", ")", ";", "}", "if", "(", "SafeToReplace", ")", "{", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "SaveExec", ")", ";", "SaveExec", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "replaceRegWith", "(", "SavedExec", ",", "", ")", ";", "LIS", "->", "removeInterval", "(", "SavedExec", ")", ";", "}", "}", "if", "(", "Changed", ")", "{", "for", "(", "auto", "Reg", ":", "RecalcRegs", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "reg_empty", "(", "Reg", ")", ")", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "else", "{", "for", "(", "MCRegUnitIterator", "U", "(", "Reg", ",", "TRI", ")", ";", "U", ".", "isValid", "(", ")", ";", "++", "U", ")", "LIS", "->", "removeRegUnit", "(", "*", "U", ")", ";", "}"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA6", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56571, "Length": 475, "Cover_Rate": 0.5168661588683352} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createOptimizeExecMaskingPreRAPass", "(", ")", "{"], "ground_truth": ["return", "new", "OptimizeExecMaskingPreRA", "(", ")", ";"], "File": "SIOptimizeExecMaskingPreRA", "Func": "createSIOptimizeExecMaskingPreRAPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56575, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56576, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIOptimizeExecMaskingPreRA", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56577, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "I", "--", ";", "}", "if", "(", "!", "AndExecMI", ")", "return", "false", ";", "SlotIndex", "StartIdx", "=", "LIS", "->", "getInstructionIndex", "(", "SaveExecMI", ")", ";", "SlotIndex", "EndIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "AndExecMI", ")", ";", "for", "(", "MCRegUnitIterator", "UI", "(", "ExecReg", ",", "TRI", ")", ";", "UI", ".", "isValid", "(", ")", ";", "++", "UI", ")", "{", "LiveRange", "&", "RegUnit", "=", "LIS", "->", "getRegUnit", "(", "*", "UI", ")", ";", "if", "(", "RegUnit", ".", "find", "(", "StartIdx", ")", "!=", "std", "::", "prev", "(", "RegUnit", ".", "find", "(", "EndIdx", ")", ")", ")", "return", "false", ";", "}", "LIS", "->", "removeInterval", "(", "SavedExecReg", ")", ";", "LIS", "->", "removeInterval", "(", "DstReg", ")", ";", "SaveExecMI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DstReg", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "AndExecMI", ")", ";", "AndExecMI", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "DstReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIOptimizeExecMaskingPreRA", "Func": "optimizeElseBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56578, "Length": 140, "Cover_Rate": 0.3856749311294766} {"Template_token": ["", "initializeOptimizeExecMaskingPreRAPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA", "Func": "SIOptimizeExecMaskingPreRA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56582, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "for", "(", "unsigned", "N", "=", "", ";", "N", "<=", "InstLimit", "&&", "I", "!=", "E", ";", "++", "I", ",", "++", "N", ")", "{", "Register", "CopyFromExec", "=", "isCopyFromExec", "(", "*", "I", ",", "ST", ")", ";"], "ground_truth": ["if", "(", "CopyFromExec", ".", "isValid", "(", ")", ")", "return", "I", ";"], "File": "SIOptimizeExecMasking", "Func": "findExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56583, "Length": 44, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "for", "(", "unsigned", "N", "=", "", ";", "N", "<=", "InstLimit", "&&", "I", "!=", "E", ";", "++", "I", ",", "++", "N", ")", "{", "Register", "CopyFromExec", "=", "isCopyFromExec", "(", "*", "I", ",", "ST", ")", ";", "if", "(", "CopyFromExec", ".", "isValid", "(", ")", ")", "return", "I", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking", "Func": "findExecCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56584, "Length": 45, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "unsigned", "CurrentIteration", "=", "", ";", "for", "(", "++", "A", ";", "CurrentIteration", "<", "MaxInstructions", "&&", "A", "!=", "E", ";", "++", "A", ")", "{", "if", "(", "Pred", "(", "&", "*", "A", ")", ")", "return", "&", "*", "A", ";", "for", "(", "MCRegister", "Reg", ":", "NonModifiableRegs", ")", "{", "if", "(", "A", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking", "Func": "findInstrBackwards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56585, "Length": 59, "Cover_Rate": 0.4609375} {"Template_token": ["", "static", "MachineBasicBlock", "::", "reverse_iterator", "fixTerminators", "(", "const", "InstrInfo", "&", "TII", ",", "MachineBasicBlock", "&", "MBB", ")", "{", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "bool", "Seen", "=", "false", ";", "MachineBasicBlock", "::", "reverse_iterator", "FirstNonTerm", "=", "I", ";", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "isTerminator", "(", ")", ")", "return", "Seen", "?", "FirstNonTerm", ":", "I", ";", "if", "(", "removeTerminatorBit", "(", "TII", ",", "*", "I", ")", ")", "{", "if", "(", "!", "Seen", ")", "{", "FirstNonTerm", "=", "I", ";", "Seen", "=", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking", "Func": "fixTerminators", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56586, "Length": 102, "Cover_Rate": 0.9622641509433962} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "return", "", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking", "Func": "getSaveExecOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56588, "Length": 81, "Cover_Rate": 0.44505494505494503} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isReg", "(", ")", "&&", "Src", ".", "getReg", "(", ")", "==", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking", "Func": "isCopyFromExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56589, "Length": 76, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "static", "Register", "isCopyFromExec", "(", "const", "MachineInstr", "&", "MI", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isReg", "(", ")", "&&", "Src", ".", "getReg", "(", ")", "==", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking", "Func": "isCopyFromExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56590, "Length": 91, "Cover_Rate": 0.8125} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "Dst", ".", "getReg", "(", ")", "==", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIOptimizeExecMasking", "Func": "isCopyToExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56591, "Length": 94, "Cover_Rate": 0.7230769230769231} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "Dst", ".", "getReg", "(", ")", "==", "(", "ST", ".", "isWave32", "(", ")", "?", "", ":", "", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["return", "Register", "(", ")", ";"], "File": "SIOptimizeExecMasking", "Func": "isCopyToExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56592, "Length": 88, "Cover_Rate": 0.676923076923077} {"Template_token": ["", "static", "bool", "isLiveOut", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "Reg", ")", "{"], "ground_truth": ["for", "(", "MachineBasicBlock", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "{"], "File": "SIOptimizeExecMasking", "Func": "isLiveOut", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56593, "Length": 26, "Cover_Rate": 0.6046511627906976} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src2", ".", "isReg", "(", ")", "&&", "Src2", ".", "getReg", "(", ")", "==", "", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIOptimizeExecMasking", "Func": "isLogicalOpOnExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56594, "Length": 126, "Cover_Rate": 0.44680851063829785} {"Template_token": ["", "LivePhysRegs", "LR", "(", "*", "TRI", ")", ";", "LR", ".", "addLiveOuts", "(", "*", "Stop", ".", "getParent", "(", ")", ")", ";", "for", "(", "auto", "A", "=", "Stop", ".", "getParent", "(", ")", "->", "rbegin", "(", ")", ";", "A", "!=", "Stop", ".", "getParent", "(", ")", "->", "rend", "(", ")", "&&", "A", "!=", "Stop", ";", "++", "A", ")", "{", "LR", ".", "stepBackward", "(", "*", "A", ")", ";", "}", "return", "!", "LR", ".", "available", "(", "MRI", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking", "Func": "isRegisterInUseAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56595, "Length": 75, "Cover_Rate": 0.78125} {"Template_token": ["", "LivePhysRegs", "LR", "(", "*", "TRI", ")", ";", "LR", ".", "addLiveOuts", "(", "*", "Stop", ".", "getParent", "(", ")", ")", ";"], "ground_truth": ["for", "(", "auto", "A", "=", "Stop", ".", "getParent", "(", ")", "->", "rbegin", "(", ")", ";"], "File": "SIOptimizeExecMasking", "Func": "isRegisterInUseAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56596, "Length": 34, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "Register", "MoveDest", "=", "SaveExecInstr", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "InsertPosIt", "=", "SaveExecInstr", ".", "getIterator", "(", ")", ";", "if", "(", "!", "SaveExecInstr", ".", "uses", "(", ")", ".", "empty", "(", ")", ")", "{", "bool", "isSGPR32", "=", "TRI", "->", "getRegSizeInBits", "(", "MoveDest", ",", "MRI", ")", "==", "", ";", "unsigned", "MovOpcode", "=", "isSGPR32", "?", "", ":", "", ";", "BuildMI", "(", "*", "SaveExecInstr", ".", "getParent", "(", ")", ",", "InsertPosIt", ",", "SaveExecInstr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MovOpcode", ")", ",", "MoveDest", ")", ".", "addReg", "(", "Exec", ")", ";", "}", "auto", "Builder", "=", "BuildMI", "(", "*", "VCmp", ".", "getParent", "(", ")", ",", "std", "::", "next", "(", "InsertPosIt", ")", ",", "VCmp", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "auto", "TryAddImmediateValueFromNamedOperand", "=", "[", "&", "]", "(", "unsigned", "OperandName", ")", "->", "void", "{"], "ground_truth": ["if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "VCmp", ",", "OperandName", ")", ")", "Builder", ".", "addImm", "(", "Mod", "->", "getImm", "(", ")", ")", ";"], "File": "SIOptimizeExecMasking", "Func": "optimizeVCMPSaveExecSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56597, "Length": 167, "Cover_Rate": 0.540453074433657} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "fixTerminators", "(", "*", "TII", ",", "MBB", ")", ";", "MachineBasicBlock", "::", "reverse_iterator", "E", "=", "MBB", ".", "rend", "(", ")", ";", "if", "(", "I", "==", "E", ")", "continue", ";", "Register", "CopyToExec", ";", "unsigned", "SearchCount", "=", "", ";", "const", "unsigned", "SearchLimit", "=", "", ";", "while", "(", "I", "!=", "E", "&&", "SearchCount", "++", "<", "SearchLimit", ")", "{", "CopyToExec", "=", "isCopyToExec", "(", "*", "I", ",", "ST", ")", ";", "if", "(", "CopyToExec", ")", "break", ";", "++", "I", ";", "}", "if", "(", "!", "CopyToExec", ")", "continue", ";", "auto", "CopyToExecInst", "=", "&", "*", "I", ";", "auto", "CopyFromExecInst", "=", "findExecCopy", "(", "*", "TII", ",", "ST", ",", "MBB", ",", "I", ",", "CopyToExec", ")", ";", "if", "(", "CopyFromExecInst", "==", "E", ")", "{", "auto", "PrepareExecInst", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "PrepareExecInst", "==", "E", ")", "continue", ";", "if", "(", "CopyToExecInst", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", "&&", "isLogicalOpOnExec", "(", "*", "PrepareExecInst", ")", "==", "CopyToExec", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PrepareExecInst", ")", ";", "PrepareExecInst", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "Exec", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PrepareExecInst", "<<", "'\\n'", ")", ";", "CopyToExecInst", "->", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "}", "continue", ";", "}", "if", "(", "isLiveOut", "(", "MBB", ",", "CopyToExec", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "continue", ";", "}", "Register", "CopyFromExec", "=", "CopyFromExecInst", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SaveExecInst", "=", "nullptr", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "OtherUseInsts", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "J", "=", "std", "::", "next", "(", "CopyFromExecInst", "->", "getIterator", "(", ")", ")", ",", "JE", "=", "I", "->", "getIterator", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "{", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "Exec", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "J", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "bool", "ReadsCopyFromExec", "=", "J", "->", "readsRegister", "(", "CopyFromExec", ",", "TRI", ")", ";", "if", "(", "J", "->", "modifiesRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "if", "(", "SaveExecInst", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "CopyToExec", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "SaveExecInst", "=", "nullptr", ";", "break", ";", "}", "unsigned", "SaveExecOp", "=", "getSaveExecOp", "(", "J", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "SaveExecOp", "==", "", ")", "break", ";", "if", "(", "ReadsCopyFromExec", ")", "{"], "ground_truth": ["SaveExecInst", "=", "&", "*", "J", ";"], "File": "SIOptimizeExecMasking", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56599, "Length": 427, "Cover_Rate": 0.42657342657342656} {"Template_token": ["", "initializeOptimizeExecMaskingPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking", "Func": "SIOptimizeExecMasking", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56600, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "initializeOptimizeExecMaskingPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMasking", "Func": "SIOptimizeExecMasking", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56601, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "void", "OptimizeVGPRLiveRange", "::", "collectWaterfallCandidateRegisters", "(", "MachineBasicBlock", "*", "Loop", ",", "SmallSetVector", "<", "Register", ",", "", ">", "&", "CandidateRegs", ")", "const", "{", "for", "(", "auto", "&", "MI", ":", "Loop", "->", "instrs", "(", ")", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "MOReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MOReg", ".", "isPhysical", "(", ")", "||", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "MOReg", ")", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "DefMBB", "=", "MRI", "->", "getVRegDef", "(", "MOReg", ")", "->", "getParent", "(", ")", ";", "if", "(", "DefMBB", "!=", "Loop", "&&", "!", "CandidateRegs", ".", "contains", "(", "MOReg", ")", ")", "{", "LiveVariables", "::", "VarInfo", "&", "OldVarInfo", "=", "LV", "->", "getVarInfo", "(", "MOReg", ")", ";", "bool", "IsUsed", "=", "false", ";", "for", "(", "auto", "*", "Succ", ":", "Loop", "->", "successors", "(", ")", ")", "{", "if", "(", "Succ", "!=", "Loop", "&&", "OldVarInfo", ".", "isLiveIn", "(", "*", "Succ", ",", "MOReg", ",", "*", "MRI", ")", ")", "{", "IsUsed", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "IsUsed", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOReg", ",", "TRI", ",", "", ",", "MRI", ")", "<<", "'\\n'", ")", ";", "CandidateRegs", ".", "insert", "(", "MOReg", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOReg", ",", "TRI", ",", "", ",", "MRI", ")", "<<", "'\\n'", ")", ";", "}", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange1", "Func": "collectWaterfallCandidateRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56602, "Length": 275, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "auto", "&", "O", ":", "make_early_inc_range", "(", "MRI", "->", "use_operands", "(", "Reg", ")", ")", ")", "{", "auto", "*", "UseMI", "=", "O", ".", "getParent", "(", ")", ";", "auto", "*", "UseBlock", "=", "UseMI", "->", "getParent", "(", ")", ";", "if", "(", "UseBlock", "==", "Loop", ")", "O", ".", "setReg", "(", "NewReg", ")", ";", "}", "MachineInstrBuilder", "PHI", "=", "BuildMI", "(", "*", "Loop", ",", "Loop", "->", "getFirstNonPHI", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "NewReg", ")", ";", "for", "(", "auto", "*", "Pred", ":", "Loop", "->", "predecessors", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Pred", "==", "Loop", ")", "PHI", ".", "addReg", "(", "UndefReg", ",", "RegState", "::", "Undef", ")", ".", "addMBB", "(", "Pred", ")", ";"], "File": "SIOptimizeVGPRLiveRange1", "Func": "optimizeWaterfallLiveRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56603, "Length": 116, "Cover_Rate": 0.3879598662207358} {"Template_token": ["", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "Loops", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "LV", "=", "&", "getAnalysis", "<", "LiveVariables", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ".", "terminators", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "IfTarget", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "auto", "*", "Endif", "=", "getElseTarget", "(", "IfTarget", ")", ";", "if", "(", "!", "Endif", ")", "continue", ";", "SmallSetVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ElseBlocks", ";", "SmallVector", "<", "Register", ">", "CandidateRegs", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "MBB", ")", "<<", "' '", "<<", "printMBBReference", "(", "*", "IfTarget", ")", "<<", "' '", "<<", "printMBBReference", "(", "*", "Endif", ")", "<<", "'\\n'", ")", ";", "collectElseRegionBlocks", "(", "IfTarget", ",", "Endif", ",", "ElseBlocks", ")", ";", "collectCandidateRegisters", "(", "&", "MBB", ",", "IfTarget", ",", "Endif", ",", "ElseBlocks", ",", "CandidateRegs", ")", ";", "MadeChange", "|=", "!", "CandidateRegs", ".", "empty", "(", ")", ";", "for", "(", "auto", "Reg", ":", "CandidateRegs", ")", "optimizeLiveRange", "(", "Reg", ",", "&", "MBB", ",", "IfTarget", ",", "Endif", ",", "ElseBlocks", ")", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "MBB", ")", "<<", "'\\n'", ")", ";", "SmallSetVector", "<", "Register", ",", "", ">", "CandidateRegs", ";", "collectWaterfallCandidateRegisters", "(", "&", "MBB", ",", "CandidateRegs", ")", ";", "MadeChange", "|=", "!", "CandidateRegs", ".", "empty", "(", ")", ";", "for", "(", "auto", "Reg", ":", "CandidateRegs", ")", "optimizeWaterfallLiveRange", "(", "Reg", ",", "&", "MBB", ")", ";", "}", "}", "}"], "ground_truth": ["return", "MadeChange", ";"], "File": "SIOptimizeVGPRLiveRange1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56604, "Length": 297, "Cover_Rate": 0.8658892128279884} {"Template_token": ["", "for", "(", "auto", "&", "MI", ":", "MBB", ".", "terminators", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "*", "IfTarget", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "auto", "*", "Endif", "=", "getElseTarget", "(", "IfTarget", ")", ";", "if", "(", "!", "Endif", ")", "continue", ";", "SmallSetVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ElseBlocks", ";", "SmallVector", "<", "Register", ">", "CandidateRegs", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "MBB", ")", "<<", "' '", "<<", "printMBBReference", "(", "*", "IfTarget", ")", "<<", "' '", "<<", "printMBBReference", "(", "*", "Endif", ")", "<<", "'\\n'", ")", ";", "collectElseRegionBlocks", "(", "IfTarget", ",", "Endif", ",", "ElseBlocks", ")", ";", "collectCandidateRegisters", "(", "&", "MBB", ",", "IfTarget", ",", "Endif", ",", "ElseBlocks", ",", "CandidateRegs", ")", ";", "MadeChange", "|=", "!", "CandidateRegs", ".", "empty", "(", ")", ";", "for", "(", "auto", "Reg", ":", "CandidateRegs", ")", "optimizeLiveRange", "(", "Reg", ",", "&", "MBB", ",", "IfTarget", ",", "Endif", ",", "ElseBlocks", ")", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "MBB", ")", "<<", "'\\n'", ")", ";"], "File": "SIOptimizeVGPRLiveRange1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56605, "Length": 184, "Cover_Rate": 0.5364431486880467} {"Template_token": ["", "}", "for", "(", "auto", "I", "=", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "*", "UseMI", "=", "I", "->", "getParent", "(", ")", ";", "if", "(", "UseMI", "->", "isPHI", "(", ")", "&&", "I", "->", "readsReg", "(", ")", ")", "{", "if", "(", "Visited", ".", "contains", "(", "UseMI", "->", "getParent", "(", ")", ")", ")", "PHIIncoming", ".", "insert", "(", "UseMI", "->", "getOperand", "(", "I", ".", "getOperandNo", "(", ")", "+", "", ")", ".", "getMBB", "(", ")", ")", ";", "}", "}", "Visited", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first_ext", "(", "ThenEntry", ",", "Visited", ")", ")", "{", "if", "(", "MBB", "==", "Flow", ")", "break", ";", "SmallVector", "<", "MachineInstr", "*", ">", "Uses", ";", "findNonPHIUsesInBlock", "(", "Reg", ",", "MBB", ",", "Uses", ")", ";", "if", "(", "Uses", ".", "size", "(", ")", "==", "", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "'\\n'", ")", ";"], "File": "SIOptimizeVGPRLiveRange1", "Func": "updateLiveRangeInThenRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56606, "Length": 163, "Cover_Rate": 0.3528138528138528} {"Template_token": ["", "if", "(", "UseMI", "->", "isPHI", "(", ")", "&&", "I", "->", "readsReg", "(", ")", ")", "{", "if", "(", "Visited", ".", "contains", "(", "UseMI", "->", "getParent", "(", ")", ")", ")", "PHIIncoming", ".", "insert", "(", "UseMI", "->", "getOperand", "(", "I", ".", "getOperandNo", "(", ")", "+", "", ")", ".", "getMBB", "(", ")", ")", ";", "}", "}", "Visited", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first_ext", "(", "ThenEntry", ",", "Visited", ")", ")", "{", "if", "(", "MBB", "==", "Flow", ")", "break", ";", "SmallVector", "<", "MachineInstr", "*", ">", "Uses", ";", "findNonPHIUsesInBlock", "(", "Reg", ",", "MBB", ",", "Uses", ")", ";", "if", "(", "Uses", ".", "size", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "'\\n'", ")", ";", "LV", "->", "HandleVirtRegUse", "(", "Reg", ",", "MBB", ",", "*", "(", "*", "Uses", ".", "begin", "(", ")", ")", ")", ";", "}", "else", "if", "(", "Uses", ".", "size", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Uses", ".", "size", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "'\\n'", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "llvm", "::", "is_contained", "(", "Uses", ",", "&", "MI", ")", ")", "LV", "->", "HandleVirtRegUse", "(", "Reg", ",", "MBB", ",", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange1", "Func": "updateLiveRangeInThenRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56607, "Length": 215, "Cover_Rate": 0.4653679653679654} {"Template_token": ["", "if", "(", "MOReg", ".", "isPhysical", "(", ")", "||", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "MOReg", ")", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "{", "MachineBasicBlock", "*", "DefMBB", "=", "MRI", "->", "getVRegDef", "(", "MOReg", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "Blocks", ".", "contains", "(", "DefMBB", ")", "&&", "!", "CandidateRegs", ".", "contains", "(", "MOReg", ")", ")", "{", "LiveVariables", "::", "VarInfo", "&", "OldVarInfo", "=", "LV", "->", "getVarInfo", "(", "MOReg", ")", ";", "bool", "IsUsed", "=", "false", ";", "for", "(", "auto", "*", "Succ", ":", "LoopEnd", "->", "successors", "(", ")", ")", "{", "if", "(", "!", "Blocks", ".", "contains", "(", "Succ", ")", "&&", "OldVarInfo", ".", "isLiveIn", "(", "*", "Succ", ",", "MOReg", ",", "*", "MRI", ")", ")", "{", "IsUsed", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "IsUsed", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOReg", ",", "TRI", ",", "", ",", "MRI", ")", "<<", "'\\n'", ")", ";", "CandidateRegs", ".", "insert", "(", "MOReg", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOReg", ",", "TRI", ",", "", ",", "MRI", ")", "<<", "'\\n'", ")", ";", "}"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange2", "Func": "collectWaterfallCandidateRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56608, "Length": 189, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "if", "(", "(", "VI", ".", "AliveBlocks", ".", "test", "(", "If", "->", "getNumber", "(", ")", ")", "||", "DefMBB", "==", "If", ")", "&&", "Loops", "->", "getLoopFor", "(", "DefMBB", ")", "==", "Loops", "->", "getLoopFor", "(", "If", ")", ")", "KillsInElse", ".", "insert", "(", "Reg", ")", ";", "}", "}", "auto", "IsLiveThroughThen", "=", "[", "&", "]", "(", "Register", "Reg", ")", "{", "for", "(", "auto", "I", "=", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "readsReg", "(", ")", ")", "continue", ";", "auto", "*", "UseMI", "=", "I", "->", "getParent", "(", ")", ";", "auto", "*", "UseMBB", "=", "UseMI", "->", "getParent", "(", ")", ";", "if", "(", "UseMBB", "==", "Flow", "||", "UseMBB", "==", "Endif", ")", "{", "if", "(", "!", "UseMI", "->", "isPHI", "(", ")", ")", "return", "true", ";", "auto", "*", "IncomingMBB", "=", "UseMI", "->", "getOperand", "(", "I", ".", "getOperandNo", "(", ")", "+", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "(", "UseMBB", "==", "Flow", "&&", "IncomingMBB", "!=", "If", ")", "||", "(", "UseMBB", "==", "Endif", "&&", "IncomingMBB", "==", "Flow", ")", ")", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "for", "(", "auto", "Reg", ":", "KillsInElse", ")", "{"], "ground_truth": ["if", "(", "!", "IsLiveThroughThen", "(", "Reg", ")", ")", "CandidateRegs", ".", "push_back", "(", "Reg", ")", ";"], "File": "SIOptimizeVGPRLiveRange", "Func": "collectCandidateRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56609, "Length": 213, "Cover_Rate": 0.30559540889526543} {"Template_token": ["", "if", "(", "!", "VI", ".", "isLiveIn", "(", "*", "Endif", ",", "MOReg", ",", "*", "MRI", ")", ")", "{", "KillsInElse", ".", "insert", "(", "MOReg", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOReg", ",", "TRI", ")", "<<", "", ")", ";", "}", "}", "}", "}", "}", "}", "for", "(", "auto", "&", "MI", ":", "Endif", "->", "phis", "(", ")", ")", "{", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "MI", ".", "getNumOperands", "(", ")", ";", "Idx", "+=", "", ")", "{", "auto", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "auto", "*", "Pred", "=", "MI", ".", "getOperand", "(", "Idx", "+", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "Pred", "==", "Flow", ")", "continue", ";", "assert", "(", "ElseBlocks", ".", "contains", "(", "Pred", ")", "&&", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", "||", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Reg", ")", ")", "continue", ";", "LiveVariables", "::", "VarInfo", "&", "VI", "=", "LV", "->", "getVarInfo", "(", "Reg", ")", ";", "if", "(", "VI", ".", "isLiveIn", "(", "*", "Endif", ",", "Reg", ",", "*", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "", ")", ";", "continue", ";", "}", "const", "MachineBasicBlock", "*", "DefMBB", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", "->", "getParent", "(", ")", ";", "if", "(", "(", "VI", ".", "AliveBlocks", ".", "test", "(", "If", "->", "getNumber", "(", ")", ")", "||", "DefMBB", "==", "If", ")", "&&", "Loops", "->", "getLoopFor", "(", "DefMBB", ")", "==", "Loops", "->", "getLoopFor", "(", "If", ")", ")", "KillsInElse", ".", "insert", "(", "Reg", ")", ";", "}", "}", "auto", "IsLiveThroughThen", "=", "[", "&", "]", "(", "Register", "Reg", ")", "{", "for", "(", "auto", "I", "=", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "readsReg", "(", ")", ")", "continue", ";", "auto", "*", "UseMI", "=", "I", "->", "getParent", "(", ")", ";", "auto", "*", "UseMBB", "=", "UseMI", "->", "getParent", "(", ")", ";", "if", "(", "UseMBB", "==", "Flow", "||", "UseMBB", "==", "Endif", ")", "{", "if", "(", "!", "UseMI", "->", "isPHI", "(", ")", ")", "return", "true", ";"], "ground_truth": ["auto", "*", "IncomingMBB", "=", "UseMI", "->", "getOperand", "(", "I", ".", "getOperandNo", "(", ")", "+", "", ")", ".", "getMBB", "(", ")", ";"], "File": "SIOptimizeVGPRLiveRange", "Func": "collectCandidateRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56610, "Length": 410, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "unsigned", "Cur", "=", "", ";", "while", "(", "MBB", ")", "{", "for", "(", "auto", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "!=", "Flow", "&&", "!", "Blocks", ".", "contains", "(", "Pred", ")", ")", "Blocks", ".", "insert", "(", "Pred", ")", ";", "}", "if", "(", "Cur", "<", "Blocks", ".", "size", "(", ")", ")", "MBB", "=", "Blocks", "[", "Cur", "++", "]", ";", "else", "MBB", "=", "nullptr", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "{"], "File": "SIOptimizeVGPRLiveRange", "Func": "collectElseRegionBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56611, "Length": 72, "Cover_Rate": 0.5034965034965035} {"Template_token": ["", "for", "(", "auto", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "!=", "Flow", "&&", "!", "Blocks", ".", "contains", "(", "Pred", ")", ")", "Blocks", ".", "insert", "(", "Pred", ")", ";", "}", "if", "(", "Cur", "<", "Blocks", ".", "size", "(", ")", ")", "MBB", "=", "Blocks", "[", "Cur", "++", "]", ";", "else", "MBB", "=", "nullptr", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "{"], "File": "SIOptimizeVGPRLiveRange", "Func": "collectElseRegionBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56612, "Length": 62, "Cover_Rate": 0.43356643356643354} {"Template_token": ["", "void", "OptimizeVGPRLiveRange", "::", "collectWaterfallCandidateRegisters", "(", "MachineBasicBlock", "*", "LoopHeader", ",", "MachineBasicBlock", "*", "LoopEnd", ",", "SmallSetVector", "<", "Register", ",", "", ">", "&", "CandidateRegs", ",", "SmallSetVector", "<", "MachineBasicBlock", "*", ",", "", ">", "&", "Blocks", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Instructions", ")", "const", "{", "auto", "*", "MBB", "=", "LoopHeader", ";", "for", "(", ";", ";", ")", "{", "Blocks", ".", "insert", "(", "MBB", ")", ";", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "Instructions", ".", "push_back", "(", "&", "MI", ")", ";", "}", "if", "(", "MBB", "==", "LoopEnd", ")", "break", ";", "assert", "(", "MBB", "->", "pred_size", "(", ")", "==", "", "||", "(", "MBB", "==", "LoopHeader", "&&", "MBB", "->", "pred_size", "(", ")", "==", "", ")", ")", ";", "assert", "(", "MBB", "->", "succ_size", "(", ")", "==", "", ")", ";", "MBB", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "}", "for", "(", "auto", "*", "I", ":", "Instructions", ")", "{", "auto", "&", "MI", "=", "*", "I", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "MOReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MOReg", ".", "isPhysical", "(", ")", "||", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "MOReg", ")", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "{", "MachineBasicBlock", "*", "DefMBB", "=", "MRI", "->", "getVRegDef", "(", "MOReg", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "Blocks", ".", "contains", "(", "DefMBB", ")", "&&", "!", "CandidateRegs", ".", "contains", "(", "MOReg", ")", ")", "{", "LiveVariables", "::", "VarInfo", "&", "OldVarInfo", "=", "LV", "->", "getVarInfo", "(", "MOReg", ")", ";", "bool", "IsUsed", "=", "false", ";", "for", "(", "auto", "*", "Succ", ":", "LoopEnd", "->", "successors", "(", ")", ")", "{", "if", "(", "!", "Blocks", ".", "contains", "(", "Succ", ")", "&&", "OldVarInfo", ".", "isLiveIn", "(", "*", "Succ", ",", "MOReg", ",", "*", "MRI", ")", ")", "{", "IsUsed", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "IsUsed", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOReg", ",", "TRI", ",", "", ",", "MRI", ")", "<<", "'\\n'", ")", ";", "CandidateRegs", ".", "insert", "(", "MOReg", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOReg", ",", "TRI", ",", "", ",", "MRI", ")", "<<", "'\\n'", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange", "Func": "collectWaterfallCandidateRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56613, "Length": 397, "Cover_Rate": 0.9949874686716792} {"Template_token": ["", "if", "(", "MBB", "==", "LoopEnd", ")", "break", ";", "assert", "(", "MBB", "->", "pred_size", "(", ")", "==", "", "||", "(", "MBB", "==", "LoopHeader", "&&", "MBB", "->", "pred_size", "(", ")", "==", "", ")", ")", ";", "assert", "(", "MBB", "->", "succ_size", "(", ")", "==", "", ")", ";", "MBB", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "}", "for", "(", "auto", "*", "I", ":", "Instructions", ")", "{", "auto", "&", "MI", "=", "*", "I", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "MOReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MOReg", ".", "isPhysical", "(", ")", "||", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "MOReg", ")", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "{", "MachineBasicBlock", "*", "DefMBB", "=", "MRI", "->", "getVRegDef", "(", "MOReg", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "Blocks", ".", "contains", "(", "DefMBB", ")", "&&", "!", "CandidateRegs", ".", "contains", "(", "MOReg", ")", ")", "{", "LiveVariables", "::", "VarInfo", "&", "OldVarInfo", "=", "LV", "->", "getVarInfo", "(", "MOReg", ")", ";", "bool", "IsUsed", "=", "false", ";"], "ground_truth": ["for", "(", "auto", "*", "Succ", ":", "LoopEnd", "->", "successors", "(", ")", ")", "{"], "File": "SIOptimizeVGPRLiveRange", "Func": "collectWaterfallCandidateRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56614, "Length": 211, "Cover_Rate": 0.5288220551378446} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createOptimizeVGPRLiveRangePass", "(", ")", "{", "return", "new", "OptimizeVGPRLiveRange", "(", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange", "Func": "createSIOptimizeVGPRLiveRangePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56616, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "void", "OptimizeVGPRLiveRange", "::", "findNonPHIUsesInBlock", "(", "Register", "Reg", ",", "MachineBasicBlock", "*", "MBB", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Uses", ")", "const", "{", "for", "(", "auto", "&", "UseMI", ":", "MRI", "->", "use_nodbg_instructions", "(", "Reg", ")", ")", "{", "if", "(", "UseMI", ".", "getParent", "(", ")", "==", "MBB", "&&", "!", "UseMI", ".", "isPHI", "(", ")", ")", "Uses", ".", "push_back", "(", "&", "UseMI", ")", ";", "}"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange", "Func": "findNonPHIUsesInBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56617, "Length": 63, "Cover_Rate": 1.0} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveVariables", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";"], "File": "SIOptimizeVGPRLiveRange", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56618, "Length": 45, "Cover_Rate": 0.625} {"Template_token": ["", "AU", ".", "addPreserved", "<", "LiveVariables", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";"], "File": "SIOptimizeVGPRLiveRange", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56619, "Length": 27, "Cover_Rate": 0.375} {"Template_token": ["", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoPHIs", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange", "Func": "getClearedProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56620, "Length": 15, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "MachineFunctionProperties", "getClearedProperties", "(", ")", "const", "override", "{", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoPHIs", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange", "Func": "getClearedProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56621, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "BR", ".", "getOpcode", "(", ")", "==", "", ")", "return", "BR", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange", "Func": "getElseTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56622, "Length": 23, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "for", "(", "auto", "&", "BR", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "BR", ".", "getOpcode", "(", ")", "==", "", ")", "return", "BR", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange", "Func": "getElseTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56623, "Length": 36, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56624, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "IsSSA", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange", "Func": "getRequiredProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56625, "Length": 15, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "const", "auto", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "Register", "NewReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "Register", "UndefReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstrBuilder", "PHI", "=", "BuildMI", "(", "*", "Flow", ",", "Flow", "->", "getFirstNonPHI", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "NewReg", ")", ";", "for", "(", "auto", "*", "Pred", ":", "Flow", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "==", "If", ")", "PHI", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "Pred", ")", ";", "else", "PHI", ".", "addReg", "(", "UndefReg", ",", "RegState", "::", "Undef", ")", ".", "addMBB", "(", "Pred", ")", ";", "}", "for", "(", "auto", "&", "O", ":", "make_early_inc_range", "(", "MRI", "->", "use_operands", "(", "Reg", ")", ")", ")", "{", "auto", "*", "UseMI", "=", "O", ".", "getParent", "(", ")", ";", "auto", "*", "UseBlock", "=", "UseMI", "->", "getParent", "(", ")", ";", "if", "(", "UseBlock", "==", "Endif", ")", "{"], "ground_truth": ["assert", "(", "UseMI", "->", "isPHI", "(", ")", "&&", "", ")", ";"], "File": "SIOptimizeVGPRLiveRange", "Func": "optimizeLiveRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56627, "Length": 166, "Cover_Rate": 0.5684931506849316} {"Template_token": ["", "for", "(", "auto", "*", "Pred", ":", "LoopHeader", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Blocks", ".", "contains", "(", "Pred", ")", ")", "PHI", ".", "addReg", "(", "UndefReg", ",", "RegState", "::", "Undef", ")", ".", "addMBB", "(", "Pred", ")", ";", "else", "PHI", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "Pred", ")", ";", "}", "LiveVariables", "::", "VarInfo", "&", "NewVarInfo", "=", "LV", "->", "getVarInfo", "(", "NewReg", ")", ";", "LiveVariables", "::", "VarInfo", "&", "OldVarInfo", "=", "LV", "->", "getVarInfo", "(", "Reg", ")", ";", "MachineInstr", "*", "Kill", "=", "nullptr", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "Instructions", ")", ")", "{", "if", "(", "MI", "->", "readsRegister", "(", "NewReg", ",", "TRI", ")", ")", "{", "MI", "->", "addRegisterKilled", "(", "NewReg", ",", "TRI", ")", ";", "NewVarInfo", ".", "Kills", ".", "push_back", "(", "MI", ")", ";", "Kill", "=", "MI", ";", "break", ";", "}", "}", "assert", "(", "Kill", "&&", "", ")", ";", "MachineBasicBlock", "*", "KillBlock", "=", "Kill", "->", "getParent", "(", ")", ";", "bool", "PostKillBlock", "=", "false", ";", "for", "(", "auto", "*", "Block", ":", "Blocks", ")", "{", "auto", "BBNum", "=", "Block", "->", "getNumber", "(", ")", ";", "OldVarInfo", ".", "AliveBlocks", ".", "reset", "(", "BBNum", ")", ";", "PostKillBlock", "|=", "(", "Block", "==", "KillBlock", ")", ";", "if", "(", "PostKillBlock", ")", "{", "NewVarInfo", ".", "AliveBlocks", ".", "reset", "(", "BBNum", ")", ";", "}", "else", "if", "(", "Block", "!=", "LoopHeader", ")", "{", "NewVarInfo", ".", "AliveBlocks", ".", "set", "(", "BBNum", ")", ";"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange", "Func": "optimizeWaterfallLiveRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56628, "Length": 224, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "SmallSetVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ElseBlocks", ";", "SmallVector", "<", "Register", ">", "CandidateRegs", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "MBB", ")", "<<", "' '", "<<", "printMBBReference", "(", "*", "IfTarget", ")", "<<", "' '", "<<", "printMBBReference", "(", "*", "Endif", ")", "<<", "'\\n'", ")", ";", "collectElseRegionBlocks", "(", "IfTarget", ",", "Endif", ",", "ElseBlocks", ")", ";", "collectCandidateRegisters", "(", "&", "MBB", ",", "IfTarget", ",", "Endif", ",", "ElseBlocks", ",", "CandidateRegs", ")", ";", "MadeChange", "|=", "!", "CandidateRegs", ".", "empty", "(", ")", ";", "for", "(", "auto", "Reg", ":", "CandidateRegs", ")", "optimizeLiveRange", "(", "Reg", ",", "&", "MBB", ",", "IfTarget", ",", "Endif", ",", "ElseBlocks", ")", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "auto", "*", "LoopHeader", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "auto", "*", "LoopEnd", "=", "&", "MBB", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "LoopHeader", ")", "<<", "'\\n'", ")", ";", "SmallSetVector", "<", "Register", ",", "", ">", "CandidateRegs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Instructions", ";", "SmallSetVector", "<", "MachineBasicBlock", "*", ",", "", ">", "Blocks", ";", "collectWaterfallCandidateRegisters", "(", "LoopHeader", ",", "LoopEnd", ",", "CandidateRegs", ",", "Blocks", ",", "Instructions", ")", ";", "MadeChange", "|=", "!", "CandidateRegs", ".", "empty", "(", ")", ";", "for", "(", "auto", "Reg", ":", "CandidateRegs", ")", "optimizeWaterfallLiveRange", "(", "Reg", ",", "LoopHeader", ",", "Blocks", ",", "Instructions", ")", ";", "}", "}", "}"], "ground_truth": ["return", "MadeChange", ";"], "File": "SIOptimizeVGPRLiveRange", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56629, "Length": 224, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "OptimizeVGPRLiveRange", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange", "Func": "SIOptimizeVGPRLiveRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56630, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "OptimizeVGPRLiveRange", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIOptimizeVGPRLiveRange", "Func": "SIOptimizeVGPRLiveRange", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56631, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "NewVarInfo", ".", "AliveBlocks", ".", "set", "(", "BBNum", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "'\\n'", ")", ";", "OldVarInfo", ".", "AliveBlocks", ".", "reset", "(", "BBNum", ")", ";", "}", "}", "auto", "I", "=", "OldVarInfo", ".", "Kills", ".", "begin", "(", ")", ";", "while", "(", "I", "!=", "OldVarInfo", ".", "Kills", ".", "end", "(", ")", ")", "{", "if", "(", "ElseBlocks", ".", "contains", "(", "(", "*", "I", ")", "->", "getParent", "(", ")", ")", ")", "{", "NewVarInfo", ".", "Kills", ".", "push_back", "(", "*", "I", ")", ";", "I", "=", "OldVarInfo", ".", "Kills", ".", "erase", "(", "I", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIOptimizeVGPRLiveRange", "Func": "updateLiveRangeInElseRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56632, "Length": 102, "Cover_Rate": 0.5230769230769231} {"Template_token": ["", "void", "OptimizeVGPRLiveRange", "::", "updateLiveRangeInElseRegion", "(", "Register", "Reg", ",", "Register", "NewReg", ",", "MachineBasicBlock", "*", "Flow", ",", "MachineBasicBlock", "*", "Endif", ",", "SmallSetVector", "<", "MachineBasicBlock", "*", ",", "", ">", "&", "ElseBlocks", ")", "const", "{", "LiveVariables", "::", "VarInfo", "&", "NewVarInfo", "=", "LV", "->", "getVarInfo", "(", "NewReg", ")", ";", "LiveVariables", "::", "VarInfo", "&", "OldVarInfo", "=", "LV", "->", "getVarInfo", "(", "Reg", ")", ";", "for", "(", "auto", "*", "MBB", ":", "ElseBlocks", ")", "{", "unsigned", "BBNum", "=", "MBB", "->", "getNumber", "(", ")", ";", "if", "(", "OldVarInfo", ".", "AliveBlocks", ".", "test", "(", "BBNum", ")", ")", "{", "NewVarInfo", ".", "AliveBlocks", ".", "set", "(", "BBNum", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "'\\n'", ")", ";"], "File": "SIOptimizeVGPRLiveRange", "Func": "updateLiveRangeInElseRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56633, "Length": 113, "Cover_Rate": 0.5794871794871795} {"Template_token": ["", "uint64_t", "SDWASrcOperand", "::", "getSrcMods", "(", "const", "InstrInfo", "*", "TII", ",", "const", "MachineOperand", "*", "SrcOp", ")", "const", "{", "uint64_t", "Mods", "=", "", ";", "const", "auto", "*", "MI", "=", "SrcOp", "->", "getParent", "(", ")", ";", "if", "(", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", "==", "SrcOp", ")", "{", "if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0_modifiers", ")", ")", "{", "Mods", "=", "Mod", "->", "getImm", "(", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1", ")", "==", "SrcOp", ")", "{", "if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1_modifiers", ")", ")", "{", "Mods", "=", "Mod", "->", "getImm", "(", ")", ";", "}", "}", "if", "(", "Abs", "||", "Neg", ")", "{", "assert", "(", "!", "Sext", "&&", "", ")", ";", "Mods", "|=", "Abs", "?", "", ":", "", ";", "Mods", "^=", "Neg", "?", "", ":", "", ";", "}", "else", "if", "(", "Sext", ")", "{", "Mods", "|=", "", ";", "}"], "ground_truth": ["return", "Mods", ";"], "File": "SIPeepholeSDWA12", "Func": "getSrcMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56634, "Length": 172, "Cover_Rate": 0.9197860962566845} {"Template_token": ["", "if", "(", "", "(", "Opc", ")", "==", "-", "", ")", "Opc", "=", "", "(", "Opc", ")", ";", "if", "(", "", "(", "Opc", ")", "==", "-", "", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";"], "ground_truth": ["if", "(", "SDst", "&&", "(", "SDst", "->", "getReg", "(", ")", "!=", "", "&&", "SDst", "->", "getReg", "(", ")", "!=", "", ")", ")", "return", "false", ";"], "File": "SIPeepholeSDWA13", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56636, "Length": 114, "Cover_Rate": 0.36774193548387096} {"Template_token": ["", "void", "PeepholeSDWA", "::", "pseudoOpConvertToVOP2", "(", "MachineInstr", "&", "MI", ",", "const", "GCNSubtarget", "&", "ST", ")", "const", "{", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "TII", "->", "canShrink", "(", "MI", ",", "*", "MRI", ")", ")", "return", ";", "Opc", "=", "", "(", "Opc", ")", ";", "const", "MachineOperand", "*", "Sdst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "if", "(", "!", "Sdst", ")", "return", ";", "MachineOperand", "*", "NextOp", "=", "findSingleRegUse", "(", "Sdst", ",", "MRI", ")", ";", "if", "(", "!", "NextOp", ")", "return", ";", "MachineInstr", "&", "MISucc", "=", "*", "NextOp", "->", "getParent", "(", ")", ";", "if", "(", "!", "TII", "->", "canShrink", "(", "MISucc", ",", "*", "MRI", ")", ")", "return", ";", "int", "SuccOpc", "=", "", "(", "MISucc", ".", "getOpcode", "(", ")", ")", ";", "MachineOperand", "*", "CarryIn", "=", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "src2", ")", ";", "if", "(", "!", "CarryIn", ")", "return", ";", "MachineOperand", "*", "CarryOut", "=", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "sdst", ")", ";", "if", "(", "!", "CarryOut", ")", "return", ";", "if", "(", "!", "MRI", "->", "hasOneUse", "(", "CarryIn", "->", "getReg", "(", ")", ")", "||", "!", "MRI", "->", "use_empty", "(", "CarryOut", "->", "getReg", "(", ")", ")", ")", "return", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", ".", "computeRegisterLiveness", "(", "TRI", ",", "", ",", "MI", ",", "", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ",", "E", "=", "MISucc", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", ";", "}"], "ground_truth": ["auto", "NewMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";"], "File": "SIPeepholeSDWA13", "Func": "pseudoOpConvertToVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56638, "Length": 319, "Cover_Rate": 0.6550308008213552} {"Template_token": ["", "if", "(", "!", "MRI", "->", "hasOneUse", "(", "CarryIn", "->", "getReg", "(", ")", ")", "||", "!", "MRI", "->", "use_empty", "(", "CarryOut", "->", "getReg", "(", ")", ")", ")", "return", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", ".", "computeRegisterLiveness", "(", "TRI", ",", "", ",", "MI", ",", "", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ",", "E", "=", "MISucc", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", ";", "}", "auto", "NewMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "NewMI", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ")", ";", "NewMI", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ";", "NewMI", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "auto", "NewInst", "=", "BuildMI", "(", "MBB", ",", "MISucc", ",", "MISucc", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "SuccOpc", ")", ")", ";", "NewInst", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "vdst", ")", ")", ";", "NewInst", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "src0", ")", ")", ";", "NewInst", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "src1", ")", ")", ";"], "ground_truth": ["MISucc", ".", "eraseFromParent", "(", ")", ";"], "File": "SIPeepholeSDWA13", "Func": "pseudoOpConvertToVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56639, "Length": 271, "Cover_Rate": 0.5564681724845996} {"Template_token": ["", "}", "SDWAOperands", ".", "clear", "(", ")", ";", "matchSDWAOperands", "(", "MBB", ")", ";", "for", "(", "const", "auto", "&", "OperandPair", ":", "SDWAOperands", ")", "{", "const", "auto", "&", "Operand", "=", "OperandPair", ".", "second", ";", "MachineInstr", "*", "PotentialMI", "=", "Operand", "->", "potentialToConvert", "(", "TII", ")", ";", "if", "(", "PotentialMI", "&&", "isConvertibleToSDWA", "(", "*", "PotentialMI", ",", "ST", ")", ")", "{", "PotentialMatches", "[", "PotentialMI", "]", ".", "push_back", "(", "Operand", ".", "get", "(", ")", ")", ";", "}", "}", "for", "(", "auto", "&", "PotentialPair", ":", "PotentialMatches", ")", "{", "MachineInstr", "&", "PotentialMI", "=", "*", "PotentialPair", ".", "first", ";", "convertToSDWA", "(", "PotentialMI", ",", "PotentialPair", ".", "second", ")", ";", "}", "PotentialMatches", ".", "clear", "(", ")", ";"], "ground_truth": ["SDWAOperands", ".", "clear", "(", ")", ";"], "File": "SIPeepholeSDWA13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56640, "Length": 111, "Cover_Rate": 0.346875} {"Template_token": ["", "MachineOperand", "*", "Clamp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "if", "(", "Clamp", ")", "{", "SDWAInst", ".", "add", "(", "*", "Clamp", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", ")", ";", "}", "if", "(", "", "(", "SDWAOpcode", ",", "", "::", "omod", ")", "!=", "-", "", ")", "{", "MachineOperand", "*", "OMod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "if", "(", "OMod", ")", "{", "SDWAInst", ".", "add", "(", "*", "OMod", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", ")", ";", "}", "}", "if", "(", "", "(", "SDWAOpcode", ",", "", "::", "dst_sel", ")", "!=", "-", "", ")", "{", "SDWAInst", ".", "addImm", "(", "", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "if", "(", "", "(", "SDWAOpcode", ",", "", "::", "dst_unused", ")", "!=", "-", "", ")", "{", "SDWAInst", ".", "addImm", "(", "", "::", "DstUnused", "::", "UNUSED_PAD", ")", ";", "}", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "src0_sel", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "addImm", "(", "", "::", "SdwaSel", "::", "DWORD", ")", ";", "if", "(", "Src1", ")", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "src1_sel", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "addImm", "(", "", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "bool", "Converted", "=", "false", ";", "for", "(", "auto", "&", "Operand", ":", "SDWAOperands", ")", "{", "if", "(", "PotentialMatches", ".", "count", "(", "Operand", "->", "getParentInst", "(", ")", ")", "==", "", ")", "Converted", "|=", "Operand", "->", "convertToSDWA", "(", "*", "SDWAInst", ",", "TII", ")", ";", "}", "if", "(", "Converted", ")", "{", "ConvertedInstructions", ".", "push_back", "(", "SDWAInst", ")", ";", "}", "else", "{", "SDWAInst", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA16", "Func": "convertToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56641, "Length": 273, "Cover_Rate": 0.32577565632458233} {"Template_token": ["", "assert", "(", "Dst", "&&", "", "(", "SDWAOpcode", ",", "", "::", "sdst", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Dst", ")", ";", "}", "else", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "sdst", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "}", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "assert", "(", "Src0", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src0", ")", "!=", "-", "", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src0_modifiers", ")", "!=", "-", "", ")", ";", "if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ")", "SDWAInst", ".", "addImm", "(", "Mod", "->", "getImm", "(", ")", ")", ";", "else", "SDWAInst", ".", "addImm", "(", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src0", ")", ";", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "src1", ")", "!=", "-", "", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src1_modifiers", ")", "!=", "-", "", ")", ";", "if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", "SDWAInst", ".", "addImm", "(", "Mod", "->", "getImm", "(", ")", ")", ";", "else", "SDWAInst", ".", "addImm", "(", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src1", ")", ";", "}", "if", "(", "SDWAOpcode", "==", "", "||", "SDWAOpcode", "==", "", ")", "{", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "assert", "(", "Src2", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src2", ")", ";", "}", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "clamp", ")", "!=", "-", "", ")", ";", "MachineOperand", "*", "Clamp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "if", "(", "Clamp", ")", "{", "SDWAInst", ".", "add", "(", "*", "Clamp", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", ")", ";", "}", "if", "(", "", "(", "SDWAOpcode", ",", "", "::", "omod", ")", "!=", "-", "", ")", "{", "MachineOperand", "*", "OMod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";", "if", "(", "OMod", ")", "{", "SDWAInst", ".", "add", "(", "*", "OMod", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", ")", ";", "}", "}"], "ground_truth": ["if", "(", "", "(", "SDWAOpcode", ",", "", "::", "dst_sel", ")", "!=", "-", "", ")", "{"], "File": "SIPeepholeSDWA16", "Func": "convertToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56642, "Length": 399, "Cover_Rate": 0.47613365155131265} {"Template_token": ["", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "", "(", "Opc", ")", "==", "-", "", ")", "Opc", "=", "", "(", "Opc", ")", ";", "if", "(", "Opc", "==", "-", "", "||", "", "(", "Opc", ")", "==", "-", "", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{"], "ground_truth": ["const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";"], "File": "SIPeepholeSDWA16", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56643, "Length": 103, "Cover_Rate": 0.40551181102362205} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "if", "(", "SDst", "&&", "SDst", "->", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "ST", ".", "hasSDWAOutModsVOPC", "(", ")", "&&", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", ")", "return", "false", ";"], "File": "SIPeepholeSDWA16", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56644, "Length": 111, "Cover_Rate": 0.43700787401574803} {"Template_token": ["", "auto", "SDWADst", "=", "make_unique", "<", "SDWADstOperand", ">", "(", "Dst", ",", "Src1", ",", "*", "Imm", "==", "", "?", "WORD_1", ":", "BYTE_3", ",", "UNUSED_PAD", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "SDWADst", "<<", "'\\n'", ")", ";", "SDWAOperands", "[", "&", "MI", "]", "=", "std", "::", "move", "(", "SDWADst", ")", ";", "++", "NumSDWAPatternsFound", ";", "}", "else", "{", "auto", "SDWASrc", "=", "make_unique", "<", "SDWASrcOperand", ">", "(", "Src1", ",", "Dst", ",", "*", "Imm", "==", "", "?", "WORD_1", ":", "BYTE_3", ",", "false", ",", "false", ",", "Opcode", "!=", "", "&&", "Opcode", "!=", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "SDWASrc", "<<", "'\\n'", ")", ";", "SDWAOperands", "[", "&", "MI", "]", "=", "std", "::", "move", "(", "SDWASrc", ")", ";", "++", "NumSDWAPatternsFound", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "auto", "Imm", "=", "foldToImm", "(", "*", "Src0", ")", ";", "if", "(", "!", "Imm", "||", "*", "Imm", "!=", "", ")", "break", ";", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "MachineOperand", "*", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "if", "(", "TRI", "->", "isPhysicalRegister", "(", "Src1", "->", "getReg", "(", ")", ")", "||", "TRI", "->", "isPhysicalRegister", "(", "Dst", "->", "getReg", "(", ")", ")", ")", "break", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "auto", "SDWADst", "=", "make_unique", "<", "SDWADstOperand", ">", "(", "Dst", ",", "Src1", ",", "BYTE_1", ",", "UNUSED_PAD", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "SDWADst", "<<", "'\\n'", ")", ";", "SDWAOperands", "[", "&", "MI", "]", "=", "std", "::", "move", "(", "SDWADst", ")", ";", "++", "NumSDWAPatternsFound", ";", "}", "else", "{", "auto", "SDWASrc", "=", "make_unique", "<", "SDWASrcOperand", ">", "(", "Src1", ",", "Dst", ",", "BYTE_1", ",", "false", ",", "false", ",", "Opcode", "!=", "", "&&", "Opcode", "!=", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "SDWASrc", "<<", "'\\n'", ")", ";", "SDWAOperands", "[", "&", "MI", "]", "=", "std", "::", "move", "(", "SDWASrc", ")", ";", "++", "NumSDWAPatternsFound", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "{"], "ground_truth": ["MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";"], "File": "SIPeepholeSDWA16", "Func": "matchSDWAOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56645, "Length": 396, "Cover_Rate": 0.3513753327417924} {"Template_token": ["", "}", "else", "if", "(", "(", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ")", ")", "{", "assert", "(", "Dst", "&&", "", "(", "SDWAOpcode", ",", "", "::", "sdst", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Dst", ")", ";", "}", "else", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "sdst", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "}", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "assert", "(", "Src0", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src0", ")", "!=", "-", "", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src0_modifiers", ")", "!=", "-", "", ")", ";", "if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ")", "SDWAInst", ".", "addImm", "(", "Mod", "->", "getImm", "(", ")", ")", ";", "else", "SDWAInst", ".", "addImm", "(", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src0", ")", ";", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "src1", ")", "!=", "-", "", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src1_modifiers", ")", "!=", "-", "", ")", ";", "if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", "SDWAInst", ".", "addImm", "(", "Mod", "->", "getImm", "(", ")", ")", ";", "else", "SDWAInst", ".", "addImm", "(", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src1", ")", ";", "}", "if", "(", "SDWAOpcode", "==", "", "||", "SDWAOpcode", "==", "", ")", "{", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "assert", "(", "Src2", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src2", ")", ";", "}", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "clamp", ")", "!=", "-", "", ")", ";", "MachineOperand", "*", "Clamp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "if", "(", "Clamp", ")", "{", "SDWAInst", ".", "add", "(", "*", "Clamp", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", ")", ";", "}", "if", "(", "", "(", "SDWAOpcode", ",", "", "::", "omod", ")", "!=", "-", "", ")", "{", "MachineOperand", "*", "OMod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "omod", ")", ";"], "ground_truth": ["if", "(", "OMod", ")", "{"], "File": "SIPeepholeSDWA19", "Func": "convertToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56647, "Length": 384, "Cover_Rate": 0.385929648241206} {"Template_token": ["", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "if", "(", "SDst", "&&", "SDst", "->", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAOutModsVOPC", "(", ")", "&&", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", "||", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "ST", ".", "hasSDWAMac", "(", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "return", "false", ";"], "File": "SIPeepholeSDWA19", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56648, "Length": 122, "Cover_Rate": 0.4674329501915709} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "if", "(", "SDst", "&&", "SDst", "->", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAOutModsVOPC", "(", ")", "&&", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", ")", "return", "false", ";"], "ground_truth": ["}", "else", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", "||", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ")", "{"], "File": "SIPeepholeSDWA19", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56649, "Length": 106, "Cover_Rate": 0.4061302681992337} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "Operand", "<<", "'\\n'", ")", ";", "SDWAOperands", "[", "&", "MI", "]", "=", "std", "::", "move", "(", "Operand", ")", ";", "++", "NumSDWAPatternsFound", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA19", "Func": "matchSDWAOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56651, "Length": 35, "Cover_Rate": 0.5223880597014925} {"Template_token": ["", "if", "(", "auto", "Operand", "=", "matchSDWAOperand", "(", "MI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "Operand", "<<", "'\\n'", ")", ";", "SDWAOperands", "[", "&", "MI", "]", "=", "std", "::", "move", "(", "Operand", ")", ";", "++", "NumSDWAPatternsFound", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA19", "Func": "matchSDWAOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56652, "Length": 46, "Cover_Rate": 0.6865671641791045} {"Template_token": ["", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", "Ret", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "do", "{", "matchSDWAOperands", "(", "MBB", ")", ";", "for", "(", "const", "auto", "&", "OperandPair", ":", "SDWAOperands", ")", "{", "const", "auto", "&", "Operand", "=", "OperandPair", ".", "second", ";", "MachineInstr", "*", "PotentialMI", "=", "Operand", "->", "potentialToConvert", "(", "TII", ")", ";", "if", "(", "PotentialMI", "&&", "isConvertibleToSDWA", "(", "*", "PotentialMI", ",", "ST", ")", ")", "{", "PotentialMatches", "[", "PotentialMI", "]", ".", "push_back", "(", "Operand", ".", "get", "(", ")", ")", ";", "}", "}", "for", "(", "auto", "&", "PotentialPair", ":", "PotentialMatches", ")", "{", "MachineInstr", "&", "PotentialMI", "=", "*", "PotentialPair", ".", "first", ";", "convertToSDWA", "(", "PotentialMI", ",", "PotentialPair", ".", "second", ")", ";", "}", "PotentialMatches", ".", "clear", "(", ")", ";"], "ground_truth": ["SDWAOperands", ".", "clear", "(", ")", ";"], "File": "SIPeepholeSDWA19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56653, "Length": 141, "Cover_Rate": 0.5778688524590164} {"Template_token": ["", "Mods", "=", "Mod", "->", "getImm", "(", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1", ")", "==", "SrcOp", ")", "{", "if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1_modifiers", ")", ")", "{", "Mods", "=", "Mod", "->", "getImm", "(", ")", ";", "}", "}", "if", "(", "Abs", "||", "Neg", ")", "{", "assert", "(", "!", "Sext", "&&", "", ")", ";", "Mods", "|=", "Abs", "?", "", ":", "", ";", "Mods", "^=", "Neg", "?", "", ":", "", ";", "}", "else", "if", "(", "Sext", ")", "{"], "ground_truth": ["Mods", "|=", "", ";"], "File": "SIPeepholeSDWA1", "Func": "getSrcMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56654, "Length": 99, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "if", "(", "", "(", "Opc", ")", "==", "-", "", ")", "Opc", "=", "", "(", "Opc", ")", ";", "if", "(", "Opc", "==", "-", "", "||", "", "(", "Opc", ")", "==", "-", "", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";"], "ground_truth": ["if", "(", "SDst", "&&", "SDst", "->", "getReg", "(", ")", "!=", "", ")", "return", "false", ";"], "File": "SIPeepholeSDWA1", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56655, "Length": 109, "Cover_Rate": 0.48444444444444446} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "if", "(", "SDst", "&&", "SDst", "->", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAClampVOPC", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", ")", "return", "false", ";", "}", "else", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAMac", "(", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SIPeepholeSDWA1", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56656, "Length": 143, "Cover_Rate": 0.6355555555555555} {"Template_token": ["", "if", "(", "SuperReg", ".", "getReg", "(", ")", "!=", "SubReg", ".", "getReg", "(", ")", ")", "return", "false", ";", "LaneBitmask", "SuperMask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "SuperReg", ".", "getSubReg", "(", ")", ")", ";", "LaneBitmask", "SubMask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "SubReg", ".", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["SuperMask", "|=", "~", "SubMask", ";"], "File": "SIPeepholeSDWA1", "Func": "isSubregOf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56657, "Length": 50, "Cover_Rate": 0.45871559633027525} {"Template_token": ["", "static", "bool", "isSubregOf", "(", "const", "MachineOperand", "&", "SubReg", ",", "const", "MachineOperand", "&", "SuperReg", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "if", "(", "!", "SuperReg", ".", "isReg", "(", ")", "||", "!", "SubReg", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "isSameReg", "(", "SuperReg", ",", "SubReg", ")", ")", "return", "true", ";", "if", "(", "SuperReg", ".", "getReg", "(", ")", "!=", "SubReg", ".", "getReg", "(", ")", ")", "return", "false", ";", "LaneBitmask", "SuperMask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "SuperReg", ".", "getSubReg", "(", ")", ")", ";", "LaneBitmask", "SubMask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "SubReg", ".", "getSubReg", "(", ")", ")", ";", "SuperMask", "|=", "~", "SubMask", ";"], "ground_truth": ["return", "SuperMask", ".", "all", "(", ")", ";"], "File": "SIPeepholeSDWA1", "Func": "isSubregOf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56658, "Length": 108, "Cover_Rate": 0.9908256880733946} {"Template_token": ["", "auto", "Copy", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "VGPR", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Copy", ".", "addImm", "(", "Op", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "Op", ".", "isReg", "(", ")", ")", "Copy", ".", "addReg", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "isKill", "(", ")", "?", "RegState", "::", "Kill", ":", "", ",", "Op", ".", "getSubReg", "(", ")", ")", ";", "Op", ".", "ChangeToRegister", "(", "VGPR", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA1", "Func": "legalizeScalarOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56659, "Length": 101, "Cover_Rate": 0.3506944444444444} {"Template_token": ["", "MachineInstr", "*", "ParentMI", "=", "getParentInst", "(", ")", ";", "MachineOperand", "*", "Replaced", "=", "getReplacedOperand", "(", ")", ";", "assert", "(", "Replaced", "->", "isReg", "(", ")", ")", ";", "for", "(", "MachineOperand", "&", "PotentialMO", ":", "MRI", "->", "def_operands", "(", "Replaced", "->", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "isSubregOf", "(", "*", "Replaced", ",", "PotentialMO", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "isSameReg", "(", "*", "Replaced", ",", "PotentialMO", ")", ")", "return", "nullptr", ";", "for", "(", "MachineOperand", "&", "UseMO", ":", "MRI", "->", "use_operands", "(", "PotentialMO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "isSubregOf", "(", "UseMO", ",", "PotentialMO", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "&&", "UseMO", ".", "getParent", "(", ")", "!=", "ParentMI", ")", "{", "return", "nullptr", ";", "}"], "ground_truth": ["}"], "File": "SIPeepholeSDWA1", "Func": "potentialToConvert", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56661, "Length": 123, "Cover_Rate": 0.7935483870967742} {"Template_token": ["", "if", "(", "!", "isSubregOf", "(", "*", "Replaced", ",", "PotentialMO", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "isSameReg", "(", "*", "Replaced", ",", "PotentialMO", ")", ")", "return", "nullptr", ";", "for", "(", "MachineOperand", "&", "UseMO", ":", "MRI", "->", "use_operands", "(", "PotentialMO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "isSubregOf", "(", "UseMO", ",", "PotentialMO", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "&&", "UseMO", ".", "getParent", "(", ")", "!=", "ParentMI", ")", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "SIPeepholeSDWA1", "Func": "potentialToConvert", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56662, "Length": 78, "Cover_Rate": 0.5032258064516129} {"Template_token": ["", "const", "auto", "&", "Operand", "=", "OperandPair", ".", "second", ";", "MachineInstr", "*", "PotentialMI", "=", "Operand", "->", "potentialToConvert", "(", "TII", ")", ";", "if", "(", "PotentialMI", "&&", "isConvertibleToSDWA", "(", "*", "PotentialMI", ",", "ST", ")", ")", "{", "PotentialMatches", "[", "PotentialMI", "]", ".", "push_back", "(", "Operand", ".", "get", "(", ")", ")", ";", "}", "}", "for", "(", "auto", "&", "PotentialPair", ":", "PotentialMatches", ")", "{", "MachineInstr", "&", "PotentialMI", "=", "*", "PotentialPair", ".", "first", ";", "convertToSDWA", "(", "PotentialMI", ",", "PotentialPair", ".", "second", ")", ";", "}"], "ground_truth": ["PotentialMatches", ".", "clear", "(", ")", ";"], "File": "SIPeepholeSDWA1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56663, "Length": 83, "Cover_Rate": 0.415} {"Template_token": ["", "virtual", "~", "SDWAOperand", "(", ")", "{"], "ground_truth": ["}"], "File": "SIPeepholeSDWA1", "Func": "~SDWAOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56664, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "virtual", "~", "SDWAOperand", "(", ")", "{"], "ground_truth": ["}"], "File": "SIPeepholeSDWA1", "Func": "~SDWAOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56665, "Length": 7, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "", "(", "SDWAOpcode", ",", "", "::", "dst_sel", ")", "!=", "-", "", ")", "{", "MachineOperand", "*", "DstSel", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "dst_sel", ")", ";", "if", "(", "DstSel", ")", "{", "SDWAInst", ".", "add", "(", "*", "DstSel", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "}", "if", "(", "", "(", "SDWAOpcode", ",", "", "::", "dst_unused", ")", "!=", "-", "", ")", "{", "MachineOperand", "*", "DstUnused", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "dst_unused", ")", ";", "if", "(", "DstUnused", ")", "{", "SDWAInst", ".", "add", "(", "*", "DstUnused", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", "::", "DstUnused", "::", "UNUSED_PAD", ")", ";", "}", "}", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "src0_sel", ")", "!=", "-", "", ")", ";", "MachineOperand", "*", "Src0Sel", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0_sel", ")", ";", "if", "(", "Src0Sel", ")", "{", "SDWAInst", ".", "add", "(", "*", "Src0Sel", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "if", "(", "Src1", ")", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "src1_sel", ")", "!=", "-", "", ")", ";", "MachineOperand", "*", "Src1Sel", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1_sel", ")", ";", "if", "(", "Src1Sel", ")", "{", "SDWAInst", ".", "add", "(", "*", "Src1Sel", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "}", "auto", "DstUnused", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "dst_unused", ")", ";", "if", "(", "DstUnused", "&&", "DstUnused", "->", "getImm", "(", ")", "==", "", "::", "DstUnused", "::", "UNUSED_PRESERVE", ")", "{", "assert", "(", "Dst", "&&", "Dst", "->", "isTied", "(", ")", ")", ";", "assert", "(", "Opcode", "==", "static_cast", "<", "unsigned", "int", ">", "(", "SDWAOpcode", ")", ")", ";", "auto", "PreserveDstIdx", "=", "", "(", "SDWAOpcode", ",", "", "::", "vdst", ")", ";", "assert", "(", "PreserveDstIdx", "!=", "-", "", ")", ";", "auto", "TiedIdx", "=", "MI", ".", "findTiedOperandIdx", "(", "PreserveDstIdx", ")", ";", "auto", "Tied", "=", "MI", ".", "getOperand", "(", "TiedIdx", ")", ";", "SDWAInst", ".", "add", "(", "Tied", ")", ";", "SDWAInst", "->", "tieOperands", "(", "PreserveDstIdx", ",", "SDWAInst", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "}", "bool", "Converted", "=", "false", ";", "for", "(", "auto", "&", "Operand", ":", "SDWAOperands", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "*", "SDWAInst", "<<", "", "<<", "*", "Operand", ")", ";", "if", "(", "PotentialMatches", ".", "count", "(", "Operand", "->", "getParentInst", "(", ")", ")", "==", "", ")", "Converted", "|=", "Operand", "->", "convertToSDWA", "(", "*", "SDWAInst", ",", "TII", ")", ";", "}"], "ground_truth": ["if", "(", "Converted", ")", "{"], "File": "SIPeepholeSDWA20", "Func": "convertToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56666, "Length": 421, "Cover_Rate": 0.368006993006993} {"Template_token": ["", "int", "SDWAOpcode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "SDWAOpcode", "!=", "-", "", ")", ";", "const", "MCInstrDesc", "&", "SDWADesc", "=", "TII", "->", "get", "(", "SDWAOpcode", ")", ";", "MachineInstrBuilder", "SDWAInst", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "SDWADesc", ")", ";", "MachineOperand", "*", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "if", "(", "Dst", ")", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "vdst", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Dst", ")", ";", "}", "else", "{", "assert", "(", "TII", "->", "isVOPC", "(", "MI", ")", ")", ";", "}", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "assert", "(", "Src0", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src0", ")", "!=", "-", "", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src0_modifiers", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "addImm", "(", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src0", ")", ";", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "src1", ")", "!=", "-", "", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src1_modifiers", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "addImm", "(", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src1", ")", ";", "}", "else", "{", "assert", "(", "TII", "->", "isVOP1", "(", "MI", ")", ")", ";", "}", "if", "(", "SDWAOpcode", "==", "", "||", "SDWAOpcode", "==", "", ")", "{", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "assert", "(", "Src2", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src2", ")", ";", "}", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "clamp", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "addImm", "(", "", ")", ";", "if", "(", "Dst", ")", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "dst_sel", ")", "!=", "-", "", "&&", "", "(", "SDWAOpcode", ",", "", "::", "dst_unused", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "addImm", "(", "", "::", "SdwaSel", "::", "DWORD", ")", ";", "SDWAInst", ".", "addImm", "(", "", "::", "DstUnused", "::", "UNUSED_PAD", ")", ";", "}", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "src0_sel", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "addImm", "(", "", "::", "SdwaSel", "::", "DWORD", ")", ";", "if", "(", "Src1", ")", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "src1_sel", ")", "!=", "-", "", ")", ";"], "ground_truth": ["SDWAInst", ".", "addImm", "(", "", "::", "SdwaSel", "::", "DWORD", ")", ";"], "File": "SIPeepholeSDWA21", "Func": "convertToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56667, "Length": 421, "Cover_Rate": 0.6640378548895899} {"Template_token": ["", "MachineInstrBuilder", "SDWAInst", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "SDWADesc", ")", ";", "MachineOperand", "*", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "if", "(", "Dst", ")", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "vdst", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Dst", ")", ";", "}", "else", "{", "assert", "(", "TII", "->", "isVOPC", "(", "MI", ")", ")", ";", "}", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "assert", "(", "Src0", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src0", ")", "!=", "-", "", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src0_modifiers", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "addImm", "(", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src0", ")", ";", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "src1", ")", "!=", "-", "", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src1_modifiers", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "addImm", "(", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src1", ")", ";", "}", "else", "{", "assert", "(", "TII", "->", "isVOP1", "(", "MI", ")", ")", ";", "}", "if", "(", "SDWAOpcode", "==", "", "||", "SDWAOpcode", "==", "", ")", "{", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "assert", "(", "Src2", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src2", ")", ";", "}", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "clamp", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "addImm", "(", "", ")", ";", "if", "(", "Dst", ")", "{"], "ground_truth": ["assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "dst_sel", ")", "!=", "-", "", "&&", "", "(", "SDWAOpcode", ",", "", "::", "dst_unused", ")", "!=", "-", "", ")", ";"], "File": "SIPeepholeSDWA21", "Func": "convertToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56668, "Length": 309, "Cover_Rate": 0.48738170347003157} {"Template_token": ["", "uint64_t", "Mods", "=", "", ";", "if", "(", "Abs", "||", "Neg", ")", "{", "assert", "(", "!", "Sext", "&&", "", ")", ";", "Mods", "|=", "Abs", "?", "", ":", "", ";", "Mods", "|=", "Neg", "?", "", ":", "", ";", "}", "else", "if", "(", "Sext", ")", "{"], "ground_truth": ["Mods", "|=", "", ";"], "File": "SIPeepholeSDWA21", "Func": "getSrcMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56669, "Length": 47, "Cover_Rate": 0.7121212121212122} {"Template_token": ["", "Mods", "|=", "Neg", "?", "", ":", "", ";", "}", "else", "if", "(", "Sext", ")", "{", "Mods", "|=", "", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA21", "Func": "getSrcMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56670, "Length": 20, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "else", "if", "(", "*", "Offset", "==", "", "&&", "*", "Width", "==", "", ")", "SrcSel", "=", "WORD_0", ";", "else", "if", "(", "*", "Offset", "==", "", "&&", "*", "Width", "==", "", ")", "SrcSel", "=", "DWORD", ";", "else", "if", "(", "*", "Offset", "==", "", "&&", "*", "Width", "==", "", ")", "SrcSel", "=", "BYTE_1", ";", "else", "if", "(", "*", "Offset", "==", "", "&&", "*", "Width", "==", "", ")", "SrcSel", "=", "BYTE_2", ";", "else", "if", "(", "*", "Offset", "==", "", "&&", "*", "Width", "==", "", ")", "SrcSel", "=", "WORD_1", ";", "else", "if", "(", "*", "Offset", "==", "", "&&", "*", "Width", "==", "", ")", "SrcSel", "=", "BYTE_3", ";", "else", "break", ";", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "MachineOperand", "*", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "if", "(", "TRI", "->", "isPhysicalRegister", "(", "Src0", "->", "getReg", "(", ")", ")", "||", "TRI", "->", "isPhysicalRegister", "(", "Dst", "->", "getReg", "(", ")", ")", ")", "break", ";", "auto", "SDWASrc", "=", "make_unique", "<", "SDWASrcOperand", ">", "(", "Src0", ",", "Dst", ",", "SrcSel", ",", "false", ",", "false", ",", "Opcode", "==", "", "?", "false", ":", "true", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "SDWASrc", "<<", "'\\n'", ")", ";", "SDWAOperands", "[", "&", "MI", "]", "=", "std", "::", "move", "(", "SDWASrc", ")", ";", "++", "NumSDWAPatternsFound", ";", "break", ";", "}", "case", "", ":", "{", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "auto", "Imm", "=", "foldToImm", "(", "*", "Src0", ")", ";", "if", "(", "!", "Imm", ")", "break", ";", "if", "(", "*", "Imm", "!=", "", "&&", "*", "Imm", "!=", "", ")", "break", ";", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "MachineOperand", "*", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "if", "(", "TRI", "->", "isPhysicalRegister", "(", "Src1", "->", "getReg", "(", ")", ")", "||", "TRI", "->", "isPhysicalRegister", "(", "Dst", "->", "getReg", "(", ")", ")", ")", "break", ";"], "ground_truth": ["auto", "SDWASrc", "=", "make_unique", "<", "SDWASrcOperand", ">", "(", "Src1", ",", "Dst", ",", "*", "Imm", "==", "", "?", "WORD_0", ":", "BYTE_0", ")", ";"], "File": "SIPeepholeSDWA21", "Func": "matchSDWAOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56671, "Length": 352, "Cover_Rate": 0.332703213610586} {"Template_token": ["", "auto", "SDWADst", "=", "make_unique", "<", "SDWADstOperand", ">", "(", "Dst", ",", "Src1", ",", "BYTE_1", ",", "UNUSED_PAD", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "SDWADst", "<<", "'\\n'", ")", ";", "SDWAOperands", "[", "&", "MI", "]", "=", "std", "::", "move", "(", "SDWADst", ")", ";", "++", "NumSDWAPatternsFound", ";", "}", "else", "{", "auto", "SDWASrc", "=", "make_unique", "<", "SDWASrcOperand", ">", "(", "Src1", ",", "Dst", ",", "BYTE_1", ",", "false", ",", "false", ",", "Opcode", "==", "", "?", "false", ":", "true", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "SDWASrc", "<<", "'\\n'", ")", ";", "SDWAOperands", "[", "&", "MI", "]", "=", "std", "::", "move", "(", "SDWASrc", ")", ";", "++", "NumSDWAPatternsFound", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "auto", "Offset", "=", "foldToImm", "(", "*", "Src1", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "auto", "Width", "=", "foldToImm", "(", "*", "Src2", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "SdwaSel", "SrcSel", "=", "DWORD", ";", "if", "(", "*", "Offset", "==", "", "&&", "*", "Width", "==", "", ")", "SrcSel", "=", "BYTE_0", ";", "else", "if", "(", "*", "Offset", "==", "", "&&", "*", "Width", "==", "", ")", "SrcSel", "=", "WORD_0", ";", "else", "if", "(", "*", "Offset", "==", "", "&&", "*", "Width", "==", "", ")", "SrcSel", "=", "DWORD", ";", "else", "if", "(", "*", "Offset", "==", "", "&&", "*", "Width", "==", "", ")", "SrcSel", "=", "BYTE_1", ";", "else", "if", "(", "*", "Offset", "==", "", "&&", "*", "Width", "==", "", ")", "SrcSel", "=", "BYTE_2", ";", "else", "if", "(", "*", "Offset", "==", "", "&&", "*", "Width", "==", "", ")", "SrcSel", "=", "WORD_1", ";", "else", "if", "(", "*", "Offset", "==", "", "&&", "*", "Width", "==", "", ")", "SrcSel", "=", "BYTE_3", ";", "else", "break", ";", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "MachineOperand", "*", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "if", "(", "TRI", "->", "isPhysicalRegister", "(", "Src0", "->", "getReg", "(", ")", ")", "||", "TRI", "->", "isPhysicalRegister", "(", "Dst", "->", "getReg", "(", ")", ")", ")", "break", ";", "auto", "SDWASrc", "=", "make_unique", "<", "SDWASrcOperand", ">", "(", "Src0", ",", "Dst", ",", "SrcSel", ",", "false", ",", "false", ",", "Opcode", "==", "", "?", "false", ":", "true", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "SDWASrc", "<<", "'\\n'", ")", ";", "SDWAOperands", "[", "&", "MI", "]", "=", "std", "::", "move", "(", "SDWASrc", ")", ";", "++", "NumSDWAPatternsFound", ";", "break", ";", "}", "case", "", ":", "{"], "ground_truth": ["MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";"], "File": "SIPeepholeSDWA21", "Func": "matchSDWAOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56672, "Length": 453, "Cover_Rate": 0.4281663516068053} {"Template_token": ["", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "std", "::", "unordered_map", "<", "MachineInstr", "*", ",", "SDWAOperandsVector", ">", "PotentialMatches", ";", "matchSDWAOperands", "(", "MF", ")", ";", "for", "(", "auto", "&", "OperandPair", ":", "SDWAOperands", ")", "{", "auto", "&", "Operand", "=", "OperandPair", ".", "second", ";", "MachineInstr", "*", "PotentialMI", "=", "Operand", "->", "potentialToConvert", "(", "TII", ")", ";", "if", "(", "PotentialMI", ")", "{"], "ground_truth": ["PotentialMatches", "[", "PotentialMI", "]", ".", "push_back", "(", "std", "::", "move", "(", "Operand", ")", ")", ";"], "File": "SIPeepholeSDWA21", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56673, "Length": 80, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "void", "PeepholeSDWA", "::", "matchSDWAOperands", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{"], "ground_truth": ["if", "(", "auto", "Operand", "=", "matchSDWAOperand", "(", "MI", ")", ")", "{"], "File": "SIPeepholeSDWA22", "Func": "matchSDWAOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56674, "Length": 39, "Cover_Rate": 0.5064935064935064} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "(", ")", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "bool", "Ret", "=", "false", ";", "do", "{", "matchSDWAOperands", "(", "MF", ")", ";", "for", "(", "const", "auto", "&", "OperandPair", ":", "SDWAOperands", ")", "{", "const", "auto", "&", "Operand", "=", "OperandPair", ".", "second", ";", "MachineInstr", "*", "PotentialMI", "=", "Operand", "->", "potentialToConvert", "(", "TII", ")", ";", "if", "(", "PotentialMI", "&&", "isConvertibleToSDWA", "(", "*", "PotentialMI", ",", "ST", ")", ")", "{"], "ground_truth": ["PotentialMatches", "[", "PotentialMI", "]", ".", "push_back", "(", "Operand", ".", "get", "(", ")", ")", ";"], "File": "SIPeepholeSDWA22", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56675, "Length": 134, "Cover_Rate": 0.5726495726495726} {"Template_token": ["", "bool", "PeepholeSDWA", "::", "isConvertibleToSDWA", "(", "MachineInstr", "&", "MI", ",", "const", "GCNSubtarget", "&", "ST", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "TII", "->", "isSDWA", "(", "Opc", ")", ")", "return", "true", ";", "if", "(", "", "(", "Opc", ")", "==", "-", "", ")", "Opc", "=", "", "(", "Opc", ")", ";", "if", "(", "", "(", "Opc", ")", "==", "-", "", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "if", "(", "SDst", "&&", "SDst", "->", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAOutModsVOPC", "(", ")", "&&", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", "||", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAMac", "(", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "pseudoToMCOpcode", "(", "Opc", ")", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Opc", "==", "", ")", "return", "false", ";"], "File": "SIPeepholeSDWA24", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56677, "Length": 264, "Cover_Rate": 0.8859060402684564} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ConstantBusCount", "=", "", ";", "for", "(", "MachineOperand", "&", "Op", ":", "MI", ".", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isImm", "(", ")", "&&", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "unsigned", "I", "=", "MI", ".", "getOperandNo", "(", "&", "Op", ")", ";", "if", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", "==", "-", "", "||", "!", "TRI", "->", "hasVGPRs", "(", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", ")", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "ST", ".", "hasSDWAScalar", "(", ")", "&&", "ConstantBusCount", "==", "", "&&", "Op", ".", "isReg", "(", ")", "&&", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{"], "File": "SIPeepholeSDWA24", "Func": "legalizeScalarOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56678, "Length": 149, "Cover_Rate": 0.5173611111111112} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MRI", "->", "def_operands", "(", "Op", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "isSameReg", "(", "Op", ",", "Def", ")", ")", "continue", ";"], "ground_truth": ["const", "MachineInstr", "*", "DefInst", "=", "Def", ".", "getParent", "(", ")", ";"], "File": "SIPeepholeSDWA26", "Func": "foldToImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56679, "Length": 51, "Cover_Rate": 0.3493150684931507} {"Template_token": ["", "const", "MachineInstr", "*", "DefInst", "=", "Def", ".", "getParent", "(", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "*", "DefInst", ")", "||", "!", "isSameBB", "(", "Op", ".", "getParent", "(", ")", ",", "DefInst", ")", ")", "return", "None", ";", "const", "MachineOperand", "&", "Copied", "=", "DefInst", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "Copied", ".", "isImm", "(", ")", ")", "return", "None", ";", "return", "Copied", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA26", "Func": "foldToImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56680, "Length": 69, "Cover_Rate": 0.4726027397260274} {"Template_token": ["", "MachineInstr", "*", "SDWADstOperand", "::", "potentialToConvert", "(", "const", "InstrInfo", "*", "TII", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";", "MachineInstr", "*", "ParentMI", "=", "getParentInst", "(", ")", ";", "MachineOperand", "*", "Replaced", "=", "getReplacedOperand", "(", ")", ";", "assert", "(", "Replaced", "->", "isReg", "(", ")", ")", ";", "for", "(", "MachineOperand", "&", "PotentialMO", ":", "MRI", "->", "def_operands", "(", "Replaced", "->", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "isSubregOf", "(", "*", "Replaced", ",", "PotentialMO", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "isSameBB", "(", "getParentInst", "(", ")", ",", "PotentialMO", ".", "getParent", "(", ")", ")", "||", "!", "isSameReg", "(", "*", "Replaced", ",", "PotentialMO", ")", ")", "return", "nullptr", ";", "for", "(", "MachineOperand", "&", "UseMO", ":", "MRI", "->", "use_operands", "(", "PotentialMO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "isSubregOf", "(", "UseMO", ",", "PotentialMO", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "&&", "UseMO", ".", "getParent", "(", ")", "!=", "ParentMI", ")", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "SIPeepholeSDWA26", "Func": "potentialToConvert", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56682, "Length": 155, "Cover_Rate": 0.9171597633136095} {"Template_token": ["", "MachineInstr", "*", "PotentialMI", "=", "Operand", "->", "potentialToConvert", "(", "TII", ")", ";", "if", "(", "PotentialMI", ")", "{", "PotentialMatches", "[", "PotentialMI", "]", ".", "push_back", "(", "std", "::", "move", "(", "Operand", ")", ")", ";", "}", "}", "for", "(", "auto", "&", "PotentialPair", ":", "PotentialMatches", ")", "{", "MachineInstr", "&", "PotentialMI", "=", "*", "PotentialPair", ".", "first", ";", "convertToSDWA", "(", "PotentialMI", ",", "PotentialPair", ".", "second", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA26", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56683, "Length": 61, "Cover_Rate": 0.3193717277486911} {"Template_token": ["", "SDWAOpcode", "=", "", "(", "Opcode", ")", ";", "if", "(", "SDWAOpcode", "==", "-", "", ")", "SDWAOpcode", "=", "", "(", "", "(", "Opcode", ")", ")", ";", "}", "assert", "(", "SDWAOpcode", "!=", "-", "", ")", ";", "const", "MCInstrDesc", "&", "SDWADesc", "=", "TII", "->", "get", "(", "SDWAOpcode", ")", ";", "MachineInstrBuilder", "SDWAInst", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "SDWADesc", ")", ";", "MachineOperand", "*", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ";", "if", "(", "Dst", ")", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "vdst", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Dst", ")", ";", "}", "else", "if", "(", "(", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ")", ")", "{", "assert", "(", "Dst", "&&", "", "(", "SDWAOpcode", ",", "", "::", "sdst", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Dst", ")", ";", "}", "else", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "sdst", ")", "!=", "-", "", ")", ";", "SDWAInst", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "}", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "assert", "(", "Src0", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src0", ")", "!=", "-", "", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src0_modifiers", ")", "!=", "-", "", ")", ";", "if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0_modifiers", ")", ")", "SDWAInst", ".", "addImm", "(", "Mod", "->", "getImm", "(", ")", ")", ";", "else", "SDWAInst", ".", "addImm", "(", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src0", ")", ";", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "src1", ")", "!=", "-", "", "&&", "", "(", "SDWAOpcode", ",", "", "::", "src1_modifiers", ")", "!=", "-", "", ")", ";", "if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", "SDWAInst", ".", "addImm", "(", "Mod", "->", "getImm", "(", ")", ")", ";", "else", "SDWAInst", ".", "addImm", "(", "", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src1", ")", ";", "}", "if", "(", "SDWAOpcode", "==", "", "||", "SDWAOpcode", "==", "", ")", "{", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "assert", "(", "Src2", ")", ";", "SDWAInst", ".", "add", "(", "*", "Src2", ")", ";", "}", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "clamp", ")", "!=", "-", "", ")", ";", "MachineOperand", "*", "Clamp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "clamp", ")", ";", "if", "(", "Clamp", ")", "{", "SDWAInst", ".", "add", "(", "*", "Clamp", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", ")", ";", "}"], "ground_truth": ["if", "(", "", "(", "SDWAOpcode", ",", "", "::", "omod", ")", "!=", "-", "", ")", "{"], "File": "SIPeepholeSDWA27", "Func": "convertToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56684, "Length": 475, "Cover_Rate": 0.4152097902097902} {"Template_token": ["", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "TII", "->", "isSDWA", "(", "Opc", ")", ")", "return", "true", ";", "if", "(", "", "(", "Opc", ")", "==", "-", "", ")", "Opc", "=", "", "(", "Opc", ")", ";", "if", "(", "", "(", "Opc", ")", "==", "-", "", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "if", "(", "SDst", "&&", "SDst", "->", "getReg", "(", ")", "!=", "", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA27", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56685, "Length": 126, "Cover_Rate": 0.46494464944649444} {"Template_token": ["", "if", "(", "", "(", "Opc", ")", "!=", "-", "", ")", "return", "true", ";", "int", "Opc32", "=", "", "(", "Opc", ")", ";", "if", "(", "Opc32", "!=", "-", "", "&&", "", "(", "Opc32", ")", "!=", "-", "", ")", "return", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", "&&", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA2", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56688, "Length": 65, "Cover_Rate": 0.6770833333333334} {"Template_token": ["", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isImm", "(", ")", "&&", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "if", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", "==", "-", "", "||", "!", "TRI", "->", "hasVGPRs", "(", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", ")", ")", ")", "continue", ";", "unsigned", "VGPR", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "auto", "Copy", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "VGPR", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Copy", ".", "addImm", "(", "Op", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "Op", ".", "isReg", "(", ")", ")", "Copy", ".", "addReg", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "isKill", "(", ")", "?", "RegState", "::", "Kill", ":", "", ",", "Op", ".", "getSubReg", "(", ")", ")", ";"], "File": "SIPeepholeSDWA2", "Func": "legalizeScalarOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56689, "Length": 184, "Cover_Rate": 0.7389558232931727} {"Template_token": ["", "bool", "PeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "(", ")", "||", "!", "", "(", "ST", ")", ")", "{", "return", "false", ";", "}", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["matchSDWAOperands", "(", "MF", ")", ";"], "File": "SIPeepholeSDWA2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56690, "Length": 74, "Cover_Rate": 0.3592233009708738} {"Template_token": ["", "if", "(", "!", "NextOp", ")", "return", ";", "MachineInstr", "&", "MISucc", "=", "*", "NextOp", "->", "getParent", "(", ")", ";", "if", "(", "!", "TII", "->", "canShrink", "(", "MISucc", ",", "*", "MRI", ")", ")", "return", ";", "int", "SuccOpc", "=", "", "(", "MISucc", ".", "getOpcode", "(", ")", ")", ";", "MachineOperand", "*", "CarryIn", "=", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "src2", ")", ";", "if", "(", "!", "CarryIn", ")", "return", ";", "MachineOperand", "*", "CarryOut", "=", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "sdst", ")", ";", "if", "(", "!", "CarryOut", ")", "return", ";", "if", "(", "!", "MRI", "->", "hasOneUse", "(", "CarryIn", "->", "getReg", "(", ")", ")", "||", "!", "MRI", "->", "use_empty", "(", "CarryOut", "->", "getReg", "(", ")", ")", ")", "return", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", ".", "computeRegisterLiveness", "(", "TRI", ",", "", ",", "MI", ",", "", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ",", "E", "=", "MISucc", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ")", ".", "setMIFlags", "(", "MI", ".", "getFlags", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MISucc", ",", "MISucc", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "SuccOpc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "vdst", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "src0", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "src1", ")", ")", ".", "setMIFlags", "(", "MISucc", ".", "getFlags", "(", ")", ")", ";"], "ground_truth": ["MISucc", ".", "eraseFromParent", "(", ")", ";"], "File": "SIPeepholeSDWA32", "Func": "pseudoOpConvertToVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56691, "Length": 360, "Cover_Rate": 0.7392197125256673} {"Template_token": ["", "bool", "PeepholeSDWA", "::", "isConvertibleToSDWA", "(", "const", "MachineInstr", "&", "MI", ",", "const", "GCNSubtarget", "&", "ST", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "TII", "->", "isSDWA", "(", "Opc", ")", ")", "return", "true", ";", "if", "(", "", "(", "Opc", ")", "==", "-", "", ")", "Opc", "=", "", "(", "Opc", ")", ";", "if", "(", "", "(", "Opc", ")", "==", "-", "", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "if", "(", "SDst", "&&", "SDst", "->", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAOutModsVOPC", "(", ")", "&&", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", "||", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "ST", ".", "hasSDWAMac", "(", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "return", "false", ";"], "File": "SIPeepholeSDWA33", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56692, "Length": 233, "Cover_Rate": 0.8566176470588235} {"Template_token": ["", "matchSDWAOperands", "(", "MBB", ")", ";", "for", "(", "const", "auto", "&", "OperandPair", ":", "SDWAOperands", ")", "{", "const", "auto", "&", "Operand", "=", "OperandPair", ".", "second", ";", "MachineInstr", "*", "PotentialMI", "=", "Operand", "->", "potentialToConvert", "(", "TII", ")", ";", "if", "(", "PotentialMI", "&&", "isConvertibleToSDWA", "(", "*", "PotentialMI", ",", "ST", ")", ")", "{", "PotentialMatches", "[", "PotentialMI", "]", ".", "push_back", "(", "Operand", ".", "get", "(", ")", ")", ";", "}", "}", "for", "(", "auto", "&", "PotentialPair", ":", "PotentialMatches", ")", "{", "MachineInstr", "&", "PotentialMI", "=", "*", "PotentialPair", ".", "first", ";", "convertToSDWA", "(", "PotentialMI", ",", "PotentialPair", ".", "second", ")", ";", "}", "PotentialMatches", ".", "clear", "(", ")", ";", "SDWAOperands", ".", "clear", "(", ")", ";"], "ground_truth": ["Changed", "=", "!", "ConvertedInstructions", ".", "empty", "(", ")", ";"], "File": "SIPeepholeSDWA33", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56693, "Length": 113, "Cover_Rate": 0.46311475409836067} {"Template_token": ["", "for", "(", "MachineOperand", "&", "Op", ":", "MI", ".", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isImm", "(", ")", "&&", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "unsigned", "I", "=", "MI", ".", "getOperandNo", "(", "&", "Op", ")", ";", "if", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", "==", "-", "", "||", "!", "TRI", "->", "isVGPRClass", "(", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", ")", ")", ")", "continue", ";", "if", "(", "ST", ".", "hasSDWAScalar", "(", ")", "&&", "ConstantBusCount", "==", "", "&&", "Op", ".", "isReg", "(", ")", "&&", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "++", "ConstantBusCount", ";", "continue", ";", "}", "Register", "VGPR", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "auto", "Copy", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "VGPR", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Copy", ".", "addImm", "(", "Op", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "Op", ".", "isReg", "(", ")", ")", "Copy", ".", "addReg", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "isKill", "(", ")", "?", "RegState", "::", "Kill", ":", "", ",", "Op", ".", "getSubReg", "(", ")", ")", ";"], "File": "SIPeepholeSDWA5", "Func": "legalizeScalarOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56694, "Length": 236, "Cover_Rate": 0.8194444444444444} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "if", "(", "SDst", "&&", "SDst", "->", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAOutModsVOPC", "(", ")", "&&", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", "||", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAMac", "(", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "return", "false", ";", "if", "(", "Opc", "==", "", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA7", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56695, "Length": 145, "Cover_Rate": 0.5330882352941176} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "if", "(", "SDst", "&&", "SDst", "->", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAOutModsVOPC", "(", ")", "&&", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", "||", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAMac", "(", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "return", "false", ";", "if", "(", "Opc", "==", "", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SIPeepholeSDWA7", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56696, "Length": 177, "Cover_Rate": 0.6507352941176471} {"Template_token": ["", "if", "(", "DstSel", ")", "{", "SDWAInst", ".", "add", "(", "*", "DstSel", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "}", "if", "(", "", "(", "SDWAOpcode", ",", "", "::", "dst_unused", ")", "!=", "-", "", ")", "{", "MachineOperand", "*", "DstUnused", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "dst_unused", ")", ";", "if", "(", "DstUnused", ")", "{", "SDWAInst", ".", "add", "(", "*", "DstUnused", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", "::", "DstUnused", "::", "UNUSED_PAD", ")", ";", "}", "}", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "src0_sel", ")", "!=", "-", "", ")", ";", "MachineOperand", "*", "Src0Sel", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0_sel", ")", ";", "if", "(", "Src0Sel", ")", "{", "SDWAInst", ".", "add", "(", "*", "Src0Sel", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "if", "(", "Src1", ")", "{", "assert", "(", "", "(", "SDWAOpcode", ",", "", "::", "src1_sel", ")", "!=", "-", "", ")", ";", "MachineOperand", "*", "Src1Sel", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1_sel", ")", ";", "if", "(", "Src1Sel", ")", "{", "SDWAInst", ".", "add", "(", "*", "Src1Sel", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "}", "auto", "DstUnused", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "dst_unused", ")", ";", "if", "(", "DstUnused", "&&", "DstUnused", "->", "getImm", "(", ")", "==", "", "::", "DstUnused", "::", "UNUSED_PRESERVE", ")", "{", "assert", "(", "Dst", "&&", "Dst", "->", "isTied", "(", ")", ")", ";", "assert", "(", "Opcode", "==", "static_cast", "<", "unsigned", "int", ">", "(", "SDWAOpcode", ")", ")", ";", "auto", "PreserveDstIdx", "=", "", "(", "SDWAOpcode", ",", "", "::", "vdst", ")", ";", "assert", "(", "PreserveDstIdx", "!=", "-", "", ")", ";", "auto", "TiedIdx", "=", "MI", ".", "findTiedOperandIdx", "(", "PreserveDstIdx", ")", ";", "auto", "Tied", "=", "MI", ".", "getOperand", "(", "TiedIdx", ")", ";", "SDWAInst", ".", "add", "(", "Tied", ")", ";", "SDWAInst", "->", "tieOperands", "(", "PreserveDstIdx", ",", "SDWAInst", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "}", "bool", "Converted", "=", "false", ";", "for", "(", "auto", "&", "Operand", ":", "SDWAOperands", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "SDWAInst", "<<", "", "<<", "*", "Operand", ")", ";", "if", "(", "PotentialMatches", ".", "count", "(", "Operand", "->", "getParentInst", "(", ")", ")", "==", "", ")", "Converted", "|=", "Operand", "->", "convertToSDWA", "(", "*", "SDWAInst", ",", "TII", ")", ";", "}", "if", "(", "Converted", ")", "{", "ConvertedInstructions", ".", "push_back", "(", "SDWAInst", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIPeepholeSDWA", "Func": "convertToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56697, "Length": 401, "Cover_Rate": 0.34361610968294776} {"Template_token": ["", "To", ".", "setSubReg", "(", "From", ".", "getSubReg", "(", ")", ")", ";", "To", ".", "setIsUndef", "(", "From", ".", "isUndef", "(", ")", ")", ";", "if", "(", "To", ".", "isUse", "(", ")", ")", "{", "To", ".", "setIsKill", "(", "From", ".", "isKill", "(", ")", ")", ";", "}", "else", "{", "To", ".", "setIsDead", "(", "From", ".", "isDead", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "copyRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56698, "Length": 57, "Cover_Rate": 0.5816326530612245} {"Template_token": ["", "To", ".", "setSubReg", "(", "From", ".", "getSubReg", "(", ")", ")", ";", "To", ".", "setIsUndef", "(", "From", ".", "isUndef", "(", ")", ")", ";", "if", "(", "To", ".", "isUse", "(", ")", ")", "{", "To", ".", "setIsKill", "(", "From", ".", "isKill", "(", ")", ")", ";", "}", "else", "{"], "ground_truth": ["To", ".", "setIsDead", "(", "From", ".", "isDead", "(", ")", ")", ";"], "File": "SIPeepholeSDWA", "Func": "copyRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56699, "Length": 56, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createPeepholeSDWAPass", "(", ")", "{", "return", "new", "PeepholeSDWA", "(", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "createSIPeepholeSDWAPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56701, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "DefInstr", ")", "return", "nullptr", ";", "for", "(", "auto", "&", "DefMO", ":", "DefInstr", "->", "defs", "(", ")", ")", "{", "if", "(", "DefMO", ".", "isReg", "(", ")", "&&", "DefMO", ".", "getReg", "(", ")", "==", "Reg", "->", "getReg", "(", ")", ")", "return", "&", "DefMO", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "SIPeepholeSDWA", "Func": "findSingleRegDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56702, "Length": 49, "Cover_Rate": 0.5268817204301075} {"Template_token": ["", "if", "(", "!", "Reg", "->", "isReg", "(", ")", "||", "!", "Reg", "->", "isDef", "(", ")", ")", "return", "nullptr", ";", "MachineOperand", "*", "ResMO", "=", "nullptr", ";", "for", "(", "MachineOperand", "&", "UseMO", ":", "MRI", "->", "use_nodbg_operands", "(", "Reg", "->", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "isSameReg", "(", "UseMO", ",", "*", "Reg", ")", ")", "return", "nullptr", ";", "if", "(", "!", "ResMO", ")", "{"], "ground_truth": ["ResMO", "=", "&", "UseMO", ";"], "File": "SIPeepholeSDWA", "Func": "findSingleRegUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56703, "Length": 68, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "}", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MRI", "->", "def_operands", "(", "Op", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "isSameReg", "(", "Op", ",", "Def", ")", ")", "continue", ";", "const", "MachineInstr", "*", "DefInst", "=", "Def", ".", "getParent", "(", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "*", "DefInst", ")", ")", "return", "None", ";", "const", "MachineOperand", "&", "Copied", "=", "DefInst", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "Copied", ".", "isImm", "(", ")", ")", "return", "None", ";", "return", "Copied", ".", "getImm", "(", ")", ";", "}", "}", "return", "None", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "foldToImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56704, "Length": 103, "Cover_Rate": 0.7686567164179104} {"Template_token": ["", "return", "DstSel", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getDstSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56707, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "SdwaSel", "getDstSel", "(", ")", "const", "{", "return", "DstSel", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getDstSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56708, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "DstUn", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getDstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56709, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "DstUn", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getDstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56710, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "MachineRegisterInfo", "*", "getMRI", "(", ")", "const", "{", "return", "&", "getParentInst", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getMRI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56711, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "return", "&", "getParentInst", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getMRI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56712, "Length": 19, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "bool", "getNeg", "(", ")", "const", "{", "return", "Neg", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getNeg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56713, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "Target", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getParentInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56715, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "return", "Target", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getParentInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56716, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "MachineOperand", "*", "getPreservedOperand", "(", ")", "const", "{"], "ground_truth": ["return", "Preserve", ";"], "File": "SIPeepholeSDWA", "Func": "getPreservedOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56718, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "MachineOperand", "*", "getReplacedOperand", "(", ")", "const", "{", "return", "Replaced", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getReplacedOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56719, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "MachineOperand", "*", "getReplacedOperand", "(", ")", "const", "{"], "ground_truth": ["return", "Replaced", ";"], "File": "SIPeepholeSDWA", "Func": "getReplacedOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56720, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "bool", "getSext", "(", ")", "const", "{"], "ground_truth": ["return", "Sext", ";"], "File": "SIPeepholeSDWA", "Func": "getSext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56721, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "getSext", "(", ")", "const", "{"], "ground_truth": ["return", "Sext", ";"], "File": "SIPeepholeSDWA", "Func": "getSext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56722, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "uint64_t", "Mods", "=", "", ";", "const", "auto", "*", "MI", "=", "SrcOp", "->", "getParent", "(", ")", ";", "if", "(", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0", ")", "==", "SrcOp", ")", "{", "if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src0_modifiers", ")", ")", "{", "Mods", "=", "Mod", "->", "getImm", "(", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1", ")", "==", "SrcOp", ")", "{", "if", "(", "auto", "*", "Mod", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src1_modifiers", ")", ")", "{", "Mods", "=", "Mod", "->", "getImm", "(", ")", ";", "}", "}", "if", "(", "Abs", "||", "Neg", ")", "{", "assert", "(", "!", "Sext", "&&", "", ")", ";", "Mods", "|=", "Abs", "?", "", ":", "", ";"], "ground_truth": ["Mods", "^=", "Neg", "?", "", ":", "", ";"], "File": "SIPeepholeSDWA", "Func": "getSrcMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56723, "Length": 140, "Cover_Rate": 0.7486631016042781} {"Template_token": ["", "return", "SrcSel", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getSrcSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56724, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "MachineOperand", "*", "getTargetOperand", "(", ")", "const", "{"], "ground_truth": ["return", "Target", ";"], "File": "SIPeepholeSDWA", "Func": "getTargetOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56725, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "Target", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getTargetOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56726, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "PeepholeSDWA", "::", "isConvertibleToSDWA", "(", "MachineInstr", "&", "MI", ",", "const", "GCNSubtarget", "&", "ST", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "TII", "->", "isSDWA", "(", "Opc", ")", ")", "return", "true", ";", "if", "(", "", "(", "Opc", ")", "==", "-", "", ")", "Opc", "=", "", "(", "Opc", ")", ";", "if", "(", "", "(", "Opc", ")", "==", "-", "", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "if", "(", "SDst", "&&", "(", "SDst", "->", "getReg", "(", ")", "!=", "", "&&", "SDst", "->", "getReg", "(", ")", "!=", "", ")", ")", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAOutModsVOPC", "(", ")", "&&", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", "||", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAMac", "(", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "pseudoToMCOpcode", "(", "Opc", ")", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Opc", "==", "", ")", "return", "false", ";"], "File": "SIPeepholeSDWA", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56727, "Length": 274, "Cover_Rate": 0.7025641025641025} {"Template_token": ["", "if", "(", "!", "Op", ".", "isImm", "(", ")", "&&", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "unsigned", "I", "=", "MI", ".", "getOperandNo", "(", "&", "Op", ")", ";", "if", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", "==", "-", "", "||", "!", "TRI", "->", "isVSSuperClass", "(", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", ")", ")", ")", "continue", ";", "if", "(", "ST", ".", "hasSDWAScalar", "(", ")", "&&", "ConstantBusCount", "==", "", "&&", "Op", ".", "isReg", "(", ")", "&&", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "++", "ConstantBusCount", ";", "continue", ";", "}", "Register", "VGPR", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["auto", "Copy", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "VGPR", ")", ";"], "File": "SIPeepholeSDWA", "Func": "legalizeScalarOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56729, "Length": 166, "Cover_Rate": 0.5763888888888888} {"Template_token": ["", "if", "(", "!", "Op", ".", "isImm", "(", ")", "&&", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "unsigned", "I", "=", "MI", ".", "getOperandNo", "(", "&", "Op", ")", ";", "if", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", "==", "-", "", "||", "!", "TRI", "->", "isVSSuperClass", "(", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", ")", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "ST", ".", "hasSDWAScalar", "(", ")", "&&", "ConstantBusCount", "==", "", "&&", "Op", ".", "isReg", "(", ")", "&&", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{"], "File": "SIPeepholeSDWA", "Func": "legalizeScalarOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56730, "Length": 115, "Cover_Rate": 0.3993055555555556} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "*", "Operand", "<<", "'\\n'", ")", ";"], "ground_truth": ["SDWAOperands", "[", "&", "MI", "]", "=", "std", "::", "move", "(", "Operand", ")", ";"], "File": "SIPeepholeSDWA", "Func": "matchSDWAOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56732, "Length": 31, "Cover_Rate": 0.4626865671641791} {"Template_token": ["", "MachineOperand", "*", "PotentialMO", "=", "findSingleRegDef", "(", "getReplacedOperand", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "PotentialMO", ")", "return", "nullptr", ";", "for", "(", "MachineInstr", "&", "UseInst", ":", "MRI", "->", "use_nodbg_instructions", "(", "PotentialMO", "->", "getReg", "(", ")", ")", ")", "{", "if", "(", "&", "UseInst", "!=", "ParentMI", ")", "return", "nullptr", ";", "}", "return", "PotentialMO", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "potentialToConvert", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56733, "Length": 58, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "OS", "<<", "", "<<", "*", "getTargetOperand", "(", ")", "<<", "", "<<", "getDstSel", "(", ")", "<<", "", "<<", "*", "getPreservedOperand", "(", ")", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "print", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56734, "Length": 25, "Cover_Rate": 0.6756756756756757} {"Template_token": ["", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ",", "E", "=", "MISucc", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ")", ".", "setMIFlags", "(", "MI", ".", "getFlags", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MISucc", ",", "MISucc", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "SuccOpc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "vdst", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "src0", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "src1", ")", ")", ".", "setMIFlags", "(", "MISucc", ".", "getFlags", "(", ")", ")", ";"], "File": "SIPeepholeSDWA", "Func": "pseudoOpConvertToVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56736, "Length": 210, "Cover_Rate": 0.43121149897330596} {"Template_token": ["", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ",", "E", "=", "MISucc", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vdst", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ")", ".", "setMIFlags", "(", "MI", ".", "getFlags", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MISucc", ",", "MISucc", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "SuccOpc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "vdst", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "src0", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "", "::", "src1", ")", ")", ".", "setMIFlags", "(", "MISucc", ".", "getFlags", "(", ")", ")", ";"], "ground_truth": ["MISucc", ".", "eraseFromParent", "(", ")", ";"], "File": "SIPeepholeSDWA", "Func": "pseudoOpConvertToVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56737, "Length": 216, "Cover_Rate": 0.44353182751540043} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "(", ")", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", "Ret", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "do", "{", "matchSDWAOperands", "(", "MBB", ")", ";", "for", "(", "const", "auto", "&", "OperandPair", ":", "SDWAOperands", ")", "{", "const", "auto", "&", "Operand", "=", "OperandPair", ".", "second", ";", "MachineInstr", "*", "PotentialMI", "=", "Operand", "->", "potentialToConvert", "(", "TII", ")", ";", "if", "(", "PotentialMI", "&&", "(", "PotentialMI", "->", "getOpcode", "(", ")", "==", "", "||", "PotentialMI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "pseudoOpConvertToVOP2", "(", "*", "PotentialMI", ",", "ST", ")", ";", "}", "SDWAOperands", ".", "clear", "(", ")", ";", "matchSDWAOperands", "(", "MBB", ")", ";", "for", "(", "const", "auto", "&", "OperandPair", ":", "SDWAOperands", ")", "{", "const", "auto", "&", "Operand", "=", "OperandPair", ".", "second", ";", "MachineInstr", "*", "PotentialMI", "=", "Operand", "->", "potentialToConvert", "(", "TII", ")", ";", "if", "(", "PotentialMI", "&&", "isConvertibleToSDWA", "(", "*", "PotentialMI", ",", "ST", ")", ")", "{", "PotentialMatches", "[", "PotentialMI", "]", ".", "push_back", "(", "Operand", ".", "get", "(", ")", ")", ";", "}", "}", "for", "(", "auto", "&", "PotentialPair", ":", "PotentialMatches", ")", "{", "MachineInstr", "&", "PotentialMI", "=", "*", "PotentialPair", ".", "first", ";", "convertToSDWA", "(", "PotentialMI", ",", "PotentialPair", ".", "second", ")", ";", "}", "PotentialMatches", ".", "clear", "(", ")", ";"], "ground_truth": ["SDWAOperands", ".", "clear", "(", ")", ";"], "File": "SIPeepholeSDWA", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56738, "Length": 257, "Cover_Rate": 0.803125} {"Template_token": ["", "SDWADstOperand", "(", "MachineOperand", "*", "TargetOp", ",", "MachineOperand", "*", "ReplacedOp", ",", "SdwaSel", "DstSel_", "=", "DWORD", ",", "DstUnused", "DstUn_", "=", "UNUSED_PAD", ")", ":", "SDWAOperand", "(", "TargetOp", ",", "ReplacedOp", ")", ",", "DstSel", "(", "DstSel_", ")", ",", "DstUn", "(", "DstUn_", ")", "{"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "SDWADstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56739, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "SDWADstOperand", "(", "MachineOperand", "*", "TargetOp", ",", "MachineOperand", "*", "ReplacedOp", ",", "SdwaSel", "DstSel_", "=", "DWORD", ",", "DstUnused", "DstUn_", "=", "UNUSED_PAD", ")", ":", "SDWAOperand", "(", "TargetOp", ",", "ReplacedOp", ")", ",", "DstSel", "(", "DstSel_", ")", ",", "DstUn", "(", "DstUn_", ")", "{"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "SDWADstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56740, "Length": 39, "Cover_Rate": 1.0} {"Template_token": ["", "SDWADstPreserveOperand", "(", "MachineOperand", "*", "TargetOp", ",", "MachineOperand", "*", "ReplacedOp", ",", "MachineOperand", "*", "PreserveOp", ",", "SdwaSel", "DstSel_", "=", "DWORD", ")", ":", "SDWADstOperand", "(", "TargetOp", ",", "ReplacedOp", ",", "DstSel_", ",", "UNUSED_PRESERVE", ")", ",", "Preserve", "(", "PreserveOp", ")", "{"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "SDWADstPreserveOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56741, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "SDWADstPreserveOperand", "(", "MachineOperand", "*", "TargetOp", ",", "MachineOperand", "*", "ReplacedOp", ",", "MachineOperand", "*", "PreserveOp", ",", "SdwaSel", "DstSel_", "=", "DWORD", ")", ":", "SDWADstOperand", "(", "TargetOp", ",", "ReplacedOp", ",", "DstSel_", ",", "UNUSED_PRESERVE", ")", ",", "Preserve", "(", "PreserveOp", ")", "{"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "SDWADstPreserveOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56742, "Length": 37, "Cover_Rate": 1.0} {"Template_token": ["", "SDWAOperand", "(", "MachineOperand", "*", "TargetOp", ",", "MachineOperand", "*", "ReplacedOp", ")", ":", "Target", "(", "TargetOp", ")", ",", "Replaced", "(", "ReplacedOp", ")", "{"], "ground_truth": ["assert", "(", "Target", "->", "isReg", "(", ")", ")", ";"], "File": "SIPeepholeSDWA", "Func": "SDWAOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56743, "Length": 30, "Cover_Rate": 0.75} {"Template_token": ["", "SDWAOperand", "(", "MachineOperand", "*", "TargetOp", ",", "MachineOperand", "*", "ReplacedOp", ")", ":", "Target", "(", "TargetOp", ")", ",", "Replaced", "(", "ReplacedOp", ")", "{", "assert", "(", "Target", "->", "isReg", "(", ")", ")", ";", "assert", "(", "Replaced", "->", "isReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "SDWAOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56744, "Length": 40, "Cover_Rate": 1.0} {"Template_token": ["", "SDWASrcOperand", "(", "MachineOperand", "*", "TargetOp", ",", "MachineOperand", "*", "ReplacedOp", ",", "SdwaSel", "SrcSel_", "=", "DWORD", ",", "bool", "Abs_", "=", "false", ",", "bool", "Neg_", "=", "false", ",", "bool", "Sext_", "=", "false", ")", ":", "SDWAOperand", "(", "TargetOp", ",", "ReplacedOp", ")", ",", "SrcSel", "(", "SrcSel_", ")", ",", "Abs", "(", "Abs_", ")", ",", "Neg", "(", "Neg_", ")", ",", "Sext", "(", "Sext_", ")", "{"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "SDWASrcOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56745, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "SDWASrcOperand", "(", "MachineOperand", "*", "TargetOp", ",", "MachineOperand", "*", "ReplacedOp", ",", "SdwaSel", "SrcSel_", "=", "DWORD", ",", "bool", "Abs_", "=", "false", ",", "bool", "Neg_", "=", "false", ",", "bool", "Sext_", "=", "false", ")", ":", "SDWAOperand", "(", "TargetOp", ",", "ReplacedOp", ")", ",", "SrcSel", "(", "SrcSel_", ")", ",", "Abs", "(", "Abs_", ")", ",", "Neg", "(", "Neg_", ")", ",", "Sext", "(", "Sext_", ")", "{"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "SDWASrcOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56746, "Length": 59, "Cover_Rate": 1.0} {"Template_token": ["", "initializePeepholeSDWAPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "SIPeepholeSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56748, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "return", "(", "IMemFlags", "!=", "", "&&", "MI", ".", "mayLoadOrStore", "(", ")", "&&", "!", "NextMI", ".", "isBundled", "(", ")", "&&", "NextMI", ".", "mayLoad", "(", ")", "==", "MI", ".", "mayLoad", "(", ")", "&&", "NextMI", ".", "mayStore", "(", ")", "==", "MI", ".", "mayStore", "(", ")", "&&", "(", "(", "NextMI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "MemFlags", ")", "==", "IMemFlags", ")", "&&", "!", "isDependentLoad", "(", "NextMI", ")", ")", ";"], "ground_truth": ["}"], "File": "SIPostRABundler1", "Func": "canBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56749, "Length": 67, "Cover_Rate": 0.6836734693877551} {"Template_token": ["", "const", "uint64_t", "IMemFlags", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "MemFlags", ";", "return", "(", "IMemFlags", "!=", "", "&&", "MI", ".", "mayLoadOrStore", "(", ")", "&&", "!", "NextMI", ".", "isBundled", "(", ")", "&&", "NextMI", ".", "mayLoad", "(", ")", "==", "MI", ".", "mayLoad", "(", ")", "&&", "NextMI", ".", "mayStore", "(", ")", "==", "MI", ".", "mayStore", "(", ")", "&&", "(", "(", "NextMI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "MemFlags", ")", "==", "IMemFlags", ")", "&&", "!", "isDependentLoad", "(", "NextMI", ")", ")", ";"], "ground_truth": ["}"], "File": "SIPostRABundler1", "Func": "canBundle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56750, "Length": 81, "Cover_Rate": 0.826530612244898} {"Template_token": ["", "assert", "(", "!", "Op", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "for", "(", "MCRegUnitIterator", "Units", "(", "Reg", ",", "TRI", ")", ";", "Units", ".", "isValid", "(", ")", ";", "++", "Units", ")", "UsedRegUnits", ".", "set", "(", "*", "Units", ")", ";"], "ground_truth": ["}"], "File": "SIPostRABundler1", "Func": "collectUsedRegUnits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56751, "Length": 40, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "assert", "(", "!", "Op", ".", "getSubReg", "(", ")", "&&", "", ")", ";"], "ground_truth": ["for", "(", "MCRegUnitIterator", "Units", "(", "Reg", ",", "TRI", ")", ";", "Units", ".", "isValid", "(", ")", ";", "++", "Units", ")", "UsedRegUnits", ".", "set", "(", "*", "Units", ")", ";"], "File": "SIPostRABundler1", "Func": "collectUsedRegUnits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56752, "Length": 48, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "bool", "PostRABundler", "::", "isBundleCandidate", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "uint64_t", "IMemFlags", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "MemFlags", ";", "return", "IMemFlags", "!=", "", "&&", "MI", ".", "mayLoadOrStore", "(", ")", "&&", "!", "MI", ".", "isBundled", "(", ")", ";"], "ground_truth": ["}"], "File": "SIPostRABundler1", "Func": "isBundleCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56753, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "ClauseLength", ">", "", ")", "{", "Changed", "=", "true", ";", "if", "(", "Next", "!=", "E", "&&", "Next", "->", "isKill", "(", ")", ")", "{", "for", "(", "const", "MachineInstr", "&", "BundleMI", ":", "make_range", "(", "BundleStart", ",", "Next", ")", ")", "collectUsedRegUnits", "(", "BundleMI", ",", "BundleUsedRegUnits", ")", ";", "BundleUsedRegUnits", ".", "flip", "(", ")", ";", "while", "(", "Next", "!=", "E", "&&", "Next", "->", "isKill", "(", ")", ")", "{", "MachineInstr", "&", "Kill", "=", "*", "Next", ";", "collectUsedRegUnits", "(", "Kill", ",", "KillUsedRegUnits", ")", ";", "KillUsedRegUnits", "&=", "BundleUsedRegUnits", ";", "if", "(", "KillUsedRegUnits", ".", "none", "(", ")", ")", "{", "++", "Next", ";", "Kill", ".", "eraseFromParent", "(", ")", ";", "}", "else", "break", ";", "KillUsedRegUnits", ".", "reset", "(", ")", ";", "}", "BundleUsedRegUnits", ".", "reset", "(", ")", ";", "}", "finalizeBundle", "(", "MBB", ",", "BundleStart", ",", "Next", ")", ";", "}", "Defs", ".", "clear", "(", ")", ";", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SIPostRABundler1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56755, "Length": 140, "Cover_Rate": 0.32036613272311215} {"Template_token": ["", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "explicit_operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";"], "File": "SIPostRABundler3", "Func": "isDependentLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56756, "Length": 46, "Cover_Rate": 0.5411764705882353} {"Template_token": ["", "for", "(", "const", "Register", "Def", ":", "Defs", ")", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Def", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIPostRABundler3", "Func": "isDependentLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56757, "Length": 27, "Cover_Rate": 0.3176470588235294} {"Template_token": ["", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "readsReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "assert", "(", "!", "Op", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "for", "(", "MCRegUnitIterator", "Units", "(", "Reg", ",", "TRI", ")", ";", "Units", ".", "isValid", "(", ")", ";", "++", "Units", ")", "UsedRegUnits", ".", "set", "(", "*", "Units", ")", ";", "}"], "ground_truth": ["}"], "File": "SIPostRABundler4", "Func": "collectUsedRegUnits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56758, "Length": 68, "Cover_Rate": 0.6938775510204082} {"Template_token": ["", "const", "uint64_t", "IMemFlags", "=", "I", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "MemFlags", ";", "if", "(", "IMemFlags", "==", "", "||", "I", "->", "isBundled", "(", ")", "||", "!", "I", "->", "mayLoadOrStore", "(", ")", "||", "B", "->", "mayLoad", "(", ")", "!=", "I", "->", "mayLoad", "(", ")", "||", "B", "->", "mayStore", "(", ")", "!=", "I", "->", "mayStore", "(", ")", "||", "(", "(", "B", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "MemFlags", ")", "!=", "IMemFlags", ")", "||", "isDependentLoad", "(", "*", "I", ")", ")", "{", "if", "(", "B", "!=", "I", ")", "{", "if", "(", "std", "::", "next", "(", "B", ")", "!=", "I", ")", "{", "finalizeBundle", "(", "MBB", ",", "B", ",", "I", ")", ";", "Changed", "=", "true", ";", "}", "Next", "=", "I", ";"], "ground_truth": ["}"], "File": "SIPostRABundler5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56759, "Length": 118, "Cover_Rate": 0.35014836795252224} {"Template_token": ["", "return", "new", "PostRABundler", "(", ")", ";"], "ground_truth": ["}"], "File": "SIPostRABundler", "Func": "createSIPostRABundlerPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56761, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIPostRABundler", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56762, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "explicit_operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "for", "(", "Register", "Def", ":", "Defs", ")", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Def", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIPostRABundler", "Func": "isDependentLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56764, "Length": 59, "Cover_Rate": 0.7023809523809523} {"Template_token": ["", "MachineBasicBlock", "::", "instr_iterator", "B", "=", "MBB", ".", "instr_begin", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "for", "(", "auto", "I", "=", "B", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "I", "->", "isBundled", "(", ")", "||", "!", "I", "->", "mayLoadOrStore", "(", ")", "||", "B", "->", "mayLoad", "(", ")", "!=", "I", "->", "mayLoad", "(", ")", "||", "B", "->", "mayStore", "(", ")", "!=", "I", "->", "mayStore", "(", ")", "||", "(", "B", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "MemFlags", ")", "!=", "(", "I", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "MemFlags", ")", "||", "isDependentLoad", "(", "*", "I", ")", ")", "{", "if", "(", "B", "!=", "I", ")", "{", "if", "(", "std", "::", "next", "(", "B", ")", "!=", "I", ")", "{", "finalizeBundle", "(", "MBB", ",", "B", ",", "I", ")", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "SIPostRABundler", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56765, "Length": 149, "Cover_Rate": 0.45565749235474007} {"Template_token": ["", "PostRABundler", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializePostRABundlerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIPostRABundler", "Func": "SIPostRABundler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56766, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "return", "false", ";", "if", "(", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "return", "false", ";", "if", "(", "VRM", "->", "hasPhys", "(", "Reg", ")", ")", "return", "false", ";", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "for", "(", "MCRegister", "PhysReg", ":", "RegClassInfo", ".", "getOrder", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "{", "if", "(", "!", "MRI", "->", "isPhysRegUsed", "(", "PhysReg", ")", "&&", "Matrix", "->", "checkInterference", "(", "LI", ",", "PhysReg", ")", "==", "LiveRegMatrix", "::", "IK_Free", ")", "{"], "ground_truth": ["Matrix", "->", "assign", "(", "LI", ",", "PhysReg", ")", ";"], "File": "SIPreAllocateWWMRegs1", "Func": "processDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56768, "Length": 122, "Cover_Rate": 0.7625} {"Template_token": ["", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "for", "(", "MCRegister", "PhysReg", ":", "RegClassInfo", ".", "getOrder", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "{", "if", "(", "!", "MRI", "->", "isPhysRegUsed", "(", "PhysReg", ")", "&&", "Matrix", "->", "checkInterference", "(", "LI", ",", "PhysReg", ")", "==", "LiveRegMatrix", "::", "IK_Free", ")", "{", "Matrix", "->", "assign", "(", "LI", ",", "PhysReg", ")", ";", "assert", "(", "PhysReg", "!=", "", ")", ";", "RegsToRewrite", ".", "push_back", "(", "Reg", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIPreAllocateWWMRegs1", "Func": "processDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56769, "Length": 86, "Cover_Rate": 0.5375} {"Template_token": ["", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "dbgs", "(", ")", "<<", "", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "dbgs", "(", ")", "<<", "", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "SIPreAllocateWWMRegs3", "Func": "printWWMInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56770, "Length": 64, "Cover_Rate": 0.5245901639344263} {"Template_token": ["", "LLVM_DUMP_METHOD", "void", "PreAllocateWWMRegs", "::", "printWWMInfo", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "dbgs", "(", ")", "<<", "", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "dbgs", "(", ")", "<<", "", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "dbgs", "(", ")", "<<", "", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "dbgs", "(", ")", "<<", "", ";"], "ground_truth": ["}"], "File": "SIPreAllocateWWMRegs3", "Func": "printWWMInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56771, "Length": 97, "Cover_Rate": 0.7950819672131147} {"Template_token": ["", "if", "(", "!", "VRM", "->", "hasPhys", "(", "VirtReg", ")", ")", "continue", ";", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "VirtReg", ")", ";", "const", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ";", "if", "(", "SubReg", "!=", "", ")", "{", "PhysReg", "=", "TRI", "->", "getSubReg", "(", "PhysReg", ",", "SubReg", ")", ";", "MO", ".", "setSubReg", "(", "", ")", ";", "}", "MO", ".", "setReg", "(", "PhysReg", ")", ";", "MO", ".", "setIsRenamable", "(", "false", ")", ";", "}", "}", "}", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "RegsToRewrite", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "const", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "assert", "(", "PhysReg", "!=", "", ")", ";", "if", "(", "!", "MFI", "->", "WWMReservedRegs", ".", "count", "(", "PhysReg", ")", ")", "{", "Optional", "<", "int", ">", "FI", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getPhysRegClass", "(", "PhysReg", ")", ";", "FI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ")", ";", "}", "MFI", "->", "reserveWWMRegister", "(", "PhysReg", ",", "FI", ")", ";", "}", "}"], "ground_truth": ["RegsToRewrite", ".", "clear", "(", ")", ";"], "File": "SIPreAllocateWWMRegs3", "Func": "rewriteRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56772, "Length": 213, "Cover_Rate": 0.726962457337884} {"Template_token": ["", "RegClassInfo", ".", "runOnMachineFunction", "(", "MF", ")", ";", "bool", "RegsAssigned", "=", "false", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "RPOT", ")", "{", "bool", "InWWM", "=", "false", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "RegsAssigned", "|=", "processDef", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "SIPreAllocateWWMRegs3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56773, "Length": 96, "Cover_Rate": 0.3096774193548387} {"Template_token": ["", "if", "(", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "return", "false", ";", "if", "(", "VRM", "->", "hasPhys", "(", "Reg", ")", ")", "return", "false", ";", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "for", "(", "MCRegister", "PhysReg", ":", "RegClassInfo", ".", "getOrder", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "{", "if", "(", "!", "MRI", "->", "isPhysRegUsed", "(", "PhysReg", ")", "&&", "Matrix", "->", "checkInterference", "(", "LI", ",", "PhysReg", ")", "==", "LiveRegMatrix", "::", "IK_Free", ")", "{", "Matrix", "->", "assign", "(", "LI", ",", "PhysReg", ")", ";", "assert", "(", "PhysReg", "!=", "", ")", ";"], "ground_truth": ["RegsToRewrite", ".", "push_back", "(", "Reg", ")", ";"], "File": "SIPreAllocateWWMRegs5", "Func": "processDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56774, "Length": 104, "Cover_Rate": 0.7172413793103448} {"Template_token": ["", "const", "Register", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "VirtReg", ".", "isPhysical", "(", ")", ")", "continue", ";", "if", "(", "!", "VRM", "->", "hasPhys", "(", "VirtReg", ")", ")", "continue", ";", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "VirtReg", ")", ";", "const", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ";", "if", "(", "SubReg", "!=", "", ")", "{", "PhysReg", "=", "TRI", "->", "getSubReg", "(", "PhysReg", ",", "SubReg", ")", ";", "MO", ".", "setSubReg", "(", "", ")", ";", "}", "MO", ".", "setReg", "(", "PhysReg", ")", ";", "MO", ".", "setIsRenamable", "(", "false", ")", ";", "}", "}", "}", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "RegsToRewrite", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "const", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "assert", "(", "PhysReg", "!=", "", ")", ";", "MFI", "->", "reserveWWMRegister", "(", "PhysReg", ")", ";"], "ground_truth": ["}"], "File": "SIPreAllocateWWMRegs5", "Func": "rewriteRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56775, "Length": 149, "Cover_Rate": 0.6930232558139535} {"Template_token": ["", "const", "unsigned", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "isPhysicalRegister", "(", "VirtReg", ")", ")", "continue", ";", "if", "(", "!", "VRM", "->", "hasPhys", "(", "VirtReg", ")", ")", "continue", ";", "unsigned", "PhysReg", "=", "VRM", "->", "getPhys", "(", "VirtReg", ")", ";", "const", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ";", "if", "(", "SubReg", "!=", "", ")", "{", "PhysReg", "=", "TRI", "->", "getSubReg", "(", "PhysReg", ",", "SubReg", ")", ";", "MO", ".", "setSubReg", "(", "", ")", ";", "}", "MO", ".", "setReg", "(", "PhysReg", ")", ";", "MO", ".", "setIsRenamable", "(", "false", ")", ";", "}", "}", "}", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "RegsToRewrite", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "const", "unsigned", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "assert", "(", "PhysReg", "!=", "", ")", ";", "MFI", "->", "ReserveWWMRegister", "(", "PhysReg", ")", ";", "}", "RegsToRewrite", ".", "clear", "(", ")", ";", "MRI", "->", "freezeReservedRegs", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIPreAllocateWWMRegs8", "Func": "rewriteRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56776, "Length": 164, "Cover_Rate": 0.7592592592592593} {"Template_token": ["", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "return", "false", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "return", "false", ";", "if", "(", "VRM", "->", "hasPhys", "(", "Reg", ")", ")", "return", "false", ";", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "for", "(", "unsigned", "PhysReg", ":", "RegClassInfo", ".", "getOrder", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "{", "if", "(", "!", "MRI", "->", "isPhysRegUsed", "(", "PhysReg", ")", "&&", "Matrix", "->", "checkInterference", "(", "LI", ",", "PhysReg", ")", "==", "LiveRegMatrix", "::", "IK_Free", ")", "{", "Matrix", "->", "assign", "(", "LI", ",", "PhysReg", ")", ";", "assert", "(", "PhysReg", "!=", "", ")", ";", "RegsToRewrite", ".", "push_back", "(", "Reg", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIPreAllocateWWMRegs9", "Func": "processDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56777, "Length": 129, "Cover_Rate": 0.80625} {"Template_token": ["", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "return", "false", ";", "if", "(", "VRM", "->", "hasPhys", "(", "Reg", ")", ")", "return", "false", ";", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "for", "(", "unsigned", "PhysReg", ":", "RegClassInfo", ".", "getOrder", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "{", "if", "(", "!", "MRI", "->", "isPhysRegUsed", "(", "PhysReg", ")", "&&", "Matrix", "->", "checkInterference", "(", "LI", ",", "PhysReg", ")", "==", "LiveRegMatrix", "::", "IK_Free", ")", "{", "Matrix", "->", "assign", "(", "LI", ",", "PhysReg", ")", ";", "assert", "(", "PhysReg", "!=", "", ")", ";", "RegsToRewrite", ".", "push_back", "(", "Reg", ")", ";", "return", "true", ";", "}", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SIPreAllocateWWMRegs9", "Func": "processDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56778, "Length": 112, "Cover_Rate": 0.7} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createPreAllocateWWMRegsPass", "(", ")", "{"], "ground_truth": ["return", "new", "PreAllocateWWMRegs", "(", ")", ";"], "File": "SIPreAllocateWWMRegs", "Func": "createSIPreAllocateWWMRegsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56779, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createPreAllocateWWMRegsPass", "(", ")", "{"], "ground_truth": ["return", "new", "PreAllocateWWMRegs", "(", ")", ";"], "File": "SIPreAllocateWWMRegs", "Func": "createSIPreAllocateWWMRegsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56780, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "AU", ".", "addRequired", "<", "VirtRegMap", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveRegMatrix", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";"], "File": "SIPreAllocateWWMRegs", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56781, "Length": 27, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "VirtRegMap", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveRegMatrix", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIPreAllocateWWMRegs", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56782, "Length": 68, "Cover_Rate": 0.9855072463768116} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "false", ";"], "File": "SIPreAllocateWWMRegs", "Func": "processDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56783, "Length": 49, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "MO", ".", "setReg", "(", "PhysReg", ")", ";", "MO", ".", "setIsRenamable", "(", "false", ")", ";", "}", "}", "}", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "RegsToRewrite", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "const", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "assert", "(", "PhysReg", "!=", "", ")", ";", "MFI", "->", "ReserveWWMRegister", "(", "PhysReg", ")", ";", "}"], "ground_truth": ["RegsToRewrite", ".", "clear", "(", ")", ";"], "File": "SIPreAllocateWWMRegs", "Func": "rewriteRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56784, "Length": 77, "Cover_Rate": 0.35648148148148145} {"Template_token": ["", "void", "PreAllocateWWMRegs", "::", "rewriteRegs", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "const", "Register", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "VirtReg", ")", ")", "continue", ";", "if", "(", "!", "VRM", "->", "hasPhys", "(", "VirtReg", ")", ")", "continue", ";", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "VirtReg", ")", ";", "const", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ";", "if", "(", "SubReg", "!=", "", ")", "{", "PhysReg", "=", "TRI", "->", "getSubReg", "(", "PhysReg", ",", "SubReg", ")", ";", "MO", ".", "setSubReg", "(", "", ")", ";", "}"], "ground_truth": ["MO", ".", "setReg", "(", "PhysReg", ")", ";"], "File": "SIPreAllocateWWMRegs", "Func": "rewriteRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56785, "Length": 138, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "RPOT", ")", "{", "bool", "InWWM", "=", "false", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "RegsAssigned", "|=", "processDef", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", ")", ";", "InWWM", "=", "true", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", ")", ";", "InWWM", "=", "false", ";", "}", "if", "(", "!", "InWWM", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", ")", ";", "for", "(", "MachineOperand", "&", "DefOpnd", ":", "MI", ".", "defs", "(", ")", ")", "{", "RegsAssigned", "|=", "processDef", "(", "DefOpnd", ")", ";", "}", "}", "}", "if", "(", "!", "RegsAssigned", ")", "return", "false", ";", "rewriteRegs", "(", "MF", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIPreAllocateWWMRegs", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56786, "Length": 185, "Cover_Rate": 0.6125827814569537} {"Template_token": ["", "PreAllocateWWMRegs", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initializePreAllocateWWMRegsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "SIPreAllocateWWMRegs", "Func": "SIPreAllocateWWMRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56788, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "if", "(", "TII", "->", "hasUnwantedEffectsWhenEXECEmpty", "(", "MI", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isSMRD", "(", "MI", ")", "||", "TII", "->", "isVMEM", "(", "MI", ")", "||", "TII", "->", "isFLAT", "(", "MI", ")", "||", "TII", "->", "isDS", "(", "MI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "++", "NumInstr", ";", "if", "(", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIPreEmitPeephole1", "Func": "mustRetainExeczBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56789, "Length": 71, "Cover_Rate": 0.4127906976744186} {"Template_token": ["", "case", "", ":", "return", "false", ";", "case", "", ":", "IdxOn", "=", "false", ";", "ToRemove", ".", "push_back", "(", "&", "*", "I", ")", ";", "break", ";", "default", ":", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "IdxReg", "&&", "I", "->", "modifiesRegister", "(", "IdxReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "llvm", "::", "any_of", "(", "I", "->", "operands", "(", ")", ",", "[", "&", "MRI", ",", "this", "]", "(", "const", "MachineOperand", "&", "MO", ")", "{", "return", "MO", ".", "isReg", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", "{", "if", "(", "!", "IdxOn", "||", "!", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "", "&&", "I", "->", "hasRegisterImplicitUseOperand", "(", "", ")", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "false", ";", "}", "}", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "RI", ":", "ToRemove", ")", "RI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIPreEmitPeephole2", "Func": "optimizeSetGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56791, "Length": 168, "Cover_Rate": 0.5014925373134328} {"Template_token": ["", "Register", "IdxReg", "=", "Idx", "->", "isReg", "(", ")", "?", "Idx", "->", "getReg", "(", ")", ":", "Register", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "ToRemove", ";", "bool", "IdxOn", "=", "true", ";", "if", "(", "!", "MI", ".", "isIdenticalTo", "(", "First", ")", ")", "return", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "std", "::", "next", "(", "First", ".", "getIterator", "(", ")", ")", ",", "E", "=", "MI", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "false", ";", "case", "", ":", "IdxOn", "=", "false", ";", "ToRemove", ".", "push_back", "(", "&", "*", "I", ")", ";", "break", ";", "default", ":", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "IdxReg", "&&", "I", "->", "modifiesRegister", "(", "IdxReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "llvm", "::", "any_of", "(", "I", "->", "operands", "(", ")", ",", "[", "&", "MRI", ",", "this", "]", "(", "const", "MachineOperand", "&", "MO", ")", "{", "return", "MO", ".", "isReg", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", "{", "if", "(", "!", "IdxOn", "||", "!", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "", "&&", "I", "->", "hasRegisterImplicitUseOperand", "(", "", ")", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "false", ";", "}", "}", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SIPreEmitPeephole2", "Func": "optimizeSetGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56792, "Length": 239, "Cover_Rate": 0.7134328358208956} {"Template_token": ["", "MI", ".", "eraseFromParent", "(", ")", ";", "MBBE", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "!", "ST", ".", "hasVGPRIndexMode", "(", ")", ")", "continue", ";", "MachineInstr", "*", "SetGPRMI", "=", "nullptr", ";", "const", "unsigned", "Threshold", "=", "", ";", "unsigned", "Count", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MBBI", "!=", "MBBE", ";", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "++", "MBBI", ";", "if", "(", "Count", "==", "Threshold", ")", "SetGPRMI", "=", "nullptr", ";", "else", "++", "Count", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "Count", "=", "", ";"], "ground_truth": ["if", "(", "!", "SetGPRMI", ")", "{"], "File": "SIPreEmitPeephole2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56793, "Length": 116, "Cover_Rate": 0.30687830687830686} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBE", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBE", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBE", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Changed", "|=", "optimizeVccBranch", "(", "MI", ")", ";", "continue", ";", "case", "", ":", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "&", "MBB", "!=", "&", "MF", ".", "back", "(", ")", "||", "&", "MI", "!=", "&", "MBB", ".", "back", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "MBBE", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "}", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "SIPreEmitPeephole2", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56794, "Length": 193, "Cover_Rate": 0.5105820105820106} {"Template_token": ["", "if", "(", "M", "->", "definesRegister", "(", "SReg", ",", "TRI", ")", ")", "break", ";", "if", "(", "M", "->", "modifiesRegister", "(", "SReg", ",", "TRI", ")", ")", "return", "Changed", ";", "ReadsSreg", "|=", "M", "->", "readsRegister", "(", "SReg", ",", "TRI", ")", ";", "}", "if", "(", "M", "==", "E", "||", "!", "M", "->", "isMoveImmediate", "(", ")", "||", "!", "M", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "||", "M", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "-", "", ")", "return", "Changed", ";", "if", "(", "!", "ReadsSreg", "&&", "Op2", ".", "isKill", "(", ")", ")", "{", "A", "->", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "-", "", ")", ";", "M", "->", "eraseFromParent", "(", ")", ";", "}", "}", "if", "(", "!", "ReadsCond", "&&", "A", "->", "registerDefIsDead", "(", "", ")", "&&", "MI", ".", "killsRegister", "(", "CondReg", ",", "TRI", ")", ")", "A", "->", "eraseFromParent", "(", ")", ";", "bool", "IsVCCZ", "=", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "if", "(", "SReg", "==", "ExecReg", ")", "{", "if", "(", "IsVCCZ", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "SIPreEmitPeephole3", "Func": "optimizeVccBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56795, "Length": 186, "Cover_Rate": 0.3079470198675497} {"Template_token": ["", "if", "(", "A", "->", "modifiesRegister", "(", "ExecReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "A", "->", "modifiesRegister", "(", "CondReg", ",", "TRI", ")", ")", "{", "if", "(", "!", "A", "->", "definesRegister", "(", "CondReg", ",", "TRI", ")", "||", "A", "->", "getOpcode", "(", ")", "!=", "And", ")", "return", "false", ";", "break", ";", "}", "ReadsCond", "|=", "A", "->", "readsRegister", "(", "CondReg", ",", "TRI", ")", ";", "}", "if", "(", "A", "==", "E", ")", "return", "false", ";", "MachineOperand", "&", "Op1", "=", "A", "->", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Op2", "=", "A", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op1", ".", "getReg", "(", ")", "!=", "ExecReg", "&&", "Op2", ".", "isReg", "(", ")", "&&", "Op2", ".", "getReg", "(", ")", "==", "ExecReg", ")", "{", "TII", "->", "commuteInstruction", "(", "*", "A", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "Op1", ".", "getReg", "(", ")", "!=", "ExecReg", ")", "return", "Changed", ";", "if", "(", "Op2", ".", "isImm", "(", ")", "&&", "Op2", ".", "getImm", "(", ")", "!=", "-", "", ")", "return", "Changed", ";", "Register", "SReg", ";", "if", "(", "Op2", ".", "isReg", "(", ")", ")", "{", "SReg", "=", "Op2", ".", "getReg", "(", ")", ";", "auto", "M", "=", "std", "::", "next", "(", "A", ")", ";", "bool", "ReadsSreg", "=", "false", ";", "for", "(", ";", "M", "!=", "E", ";", "++", "M", ")", "{", "if", "(", "M", "->", "definesRegister", "(", "SReg", ",", "TRI", ")", ")", "break", ";", "if", "(", "M", "->", "modifiesRegister", "(", "SReg", ",", "TRI", ")", ")", "return", "Changed", ";", "ReadsSreg", "|=", "M", "->", "readsRegister", "(", "SReg", ",", "TRI", ")", ";", "}", "if", "(", "M", "==", "E", "||", "!", "M", "->", "isMoveImmediate", "(", ")", "||", "!", "M", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "||", "M", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "-", "", ")", "return", "Changed", ";", "if", "(", "!", "ReadsSreg", "&&", "Op2", ".", "isKill", "(", ")", ")", "{", "A", "->", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "-", "", ")", ";", "M", "->", "eraseFromParent", "(", ")", ";", "}", "}", "if", "(", "!", "ReadsCond", "&&", "A", "->", "registerDefIsDead", "(", "", ")", "&&", "MI", ".", "killsRegister", "(", "CondReg", ",", "TRI", ")", ")", "A", "->", "eraseFromParent", "(", ")", ";", "bool", "IsVCCZ", "=", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "if", "(", "SReg", "==", "ExecReg", ")", "{", "if", "(", "IsVCCZ", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "IsVCCZ", "?", "", ":", "", ")", ")", ";", "}"], "ground_truth": ["MI", ".", "RemoveOperand", "(", "MI", ".", "findRegisterUseOperandIdx", "(", "CondReg", ",", "false", ",", "TRI", ")", ")", ";"], "File": "SIPreEmitPeephole3", "Func": "optimizeVccBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56796, "Length": 434, "Cover_Rate": 0.7185430463576159} {"Template_token": ["", "bool", "PreEmitPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["bool", "Changed", "=", "false", ";"], "File": "SIPreEmitPeephole3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56797, "Length": 46, "Cover_Rate": 0.37398373983739835} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "TermI", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "assert", "(", "!", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "&", "MBB", "!=", "&", "MF", ".", "back", "(", ")", "||", "&", "MI", "!=", "&", "MBB", ".", "back", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "MBBE", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "TermI", "=", "MBBE", ";", "continue", ";"], "ground_truth": ["}"], "File": "SIPreEmitPeephole4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56798, "Length": 140, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "M", "->", "modifiesRegister", "(", "SReg", ",", "TRI", ")", ")", "return", "Changed", ";", "ReadsSreg", "|=", "M", "->", "readsRegister", "(", "SReg", ",", "TRI", ")", ";", "}", "if", "(", "M", "==", "E", "||", "!", "M", "->", "isMoveImmediate", "(", ")", "||", "!", "M", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "||", "(", "M", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "-", "", "&&", "M", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", ")", "return", "Changed", ";", "MaskValue", "=", "M", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "ReadsSreg", "&&", "Op2", ".", "isKill", "(", ")", ")", "{", "A", "->", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "MaskValue", ")", ";", "M", "->", "eraseFromParent", "(", ")", ";", "}", "}", "else", "if", "(", "Op2", ".", "isImm", "(", ")", ")", "{", "MaskValue", "=", "Op2", ".", "getImm", "(", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "assert", "(", "MaskValue", "==", "", "||", "MaskValue", "==", "-", "", ")", ";", "if", "(", "A", "->", "getOpcode", "(", ")", "==", "AndN2", ")", "MaskValue", "=", "~", "MaskValue", ";", "if", "(", "!", "ReadsCond", "&&", "A", "->", "registerDefIsDead", "(", "", ")", "&&", "MI", ".", "killsRegister", "(", "CondReg", ",", "TRI", ")", ")", "A", "->", "eraseFromParent", "(", ")", ";", "bool", "IsVCCZ", "=", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "if", "(", "SReg", "==", "ExecReg", ")", "{", "if", "(", "IsVCCZ", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "if", "(", "IsVCCZ", "&&", "MaskValue", "==", "", ")", "{", "MachineBasicBlock", "*", "Parent", "=", "MI", ".", "getParent", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "ToRemove", ";", "bool", "Found", "=", "false", ";", "for", "(", "MachineInstr", "&", "Term", ":", "Parent", "->", "terminators", "(", ")", ")", "{", "if", "(", "Found", ")", "{", "if", "(", "Term", ".", "isBranch", "(", ")", ")", "ToRemove", ".", "push_back", "(", "&", "Term", ")", ";", "}", "else", "{", "Found", "=", "Term", ".", "isIdenticalTo", "(", "MI", ")", ";", "}", "}", "assert", "(", "Found", "&&", "", ")", ";", "for", "(", "auto", "BranchMI", ":", "ToRemove", ")", "{", "MachineOperand", "&", "Dst", "=", "BranchMI", "->", "getOperand", "(", "", ")", ";", "assert", "(", "Dst", ".", "isMBB", "(", ")", "&&", "", ")", ";", "Parent", "->", "removeSuccessor", "(", "Dst", ".", "getMBB", "(", ")", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";", "}", "if", "(", "MachineBasicBlock", "*", "Succ", "=", "Parent", "->", "getFallThrough", "(", ")", ")", "{", "Parent", "->", "removeSuccessor", "(", "Succ", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "if", "(", "!", "IsVCCZ", "&&", "MaskValue", "==", "", ")", "{", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "ground_truth": ["assert", "(", "Dst", ".", "isMBB", "(", ")", "&&", "", ")", ";"], "File": "SIPreEmitPeephole5", "Func": "optimizeVccBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56799, "Length": 459, "Cover_Rate": 0.4766355140186916} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ";", "Register", "IdxReg", "=", "Idx", "->", "isReg", "(", ")", "?", "Idx", "->", "getReg", "(", ")", ":", "Register", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "ToRemove", ";", "bool", "IdxOn", "=", "true", ";", "if", "(", "!", "MI", ".", "isIdenticalTo", "(", "First", ")", ")", "return", "false", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "std", "::", "next", "(", "First", ".", "getIterator", "(", ")", ")", ",", "E", "=", "MI", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isBundle", "(", ")", ")", "continue", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "false", ";", "case", "", ":", "IdxOn", "=", "false", ";", "ToRemove", ".", "push_back", "(", "&", "*", "I", ")", ";", "break", ";", "default", ":", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "IdxReg", "&&", "I", "->", "modifiesRegister", "(", "IdxReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "llvm", "::", "any_of", "(", "I", "->", "operands", "(", ")", ",", "[", "&", "MRI", ",", "this", "]", "(", "const", "MachineOperand", "&", "MO", ")", "{", "return", "MO", ".", "isReg", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", "{"], "ground_truth": ["if", "(", "!", "IdxOn", "||", "!", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "", "&&", "I", "->", "hasRegisterImplicitUseOperand", "(", "", ")", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "false", ";"], "File": "SIPreEmitPeephole7", "Func": "optimizeSetGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56800, "Length": 266, "Cover_Rate": 0.7710144927536232} {"Template_token": ["", "Register", "IdxReg", "=", "Idx", "->", "isReg", "(", ")", "?", "Idx", "->", "getReg", "(", ")", ":", "Register", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "ToRemove", ";", "bool", "IdxOn", "=", "true", ";", "if", "(", "!", "MI", ".", "isIdenticalTo", "(", "First", ")", ")", "return", "false", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "std", "::", "next", "(", "First", ".", "getIterator", "(", ")", ")", ",", "E", "=", "MI", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isBundle", "(", ")", ")", "continue", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "false", ";", "case", "", ":", "IdxOn", "=", "false", ";", "ToRemove", ".", "push_back", "(", "&", "*", "I", ")", ";", "break", ";", "default", ":", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "IdxReg", "&&", "I", "->", "modifiesRegister", "(", "IdxReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "llvm", "::", "any_of", "(", "I", "->", "operands", "(", ")", ",", "[", "&", "MRI", ",", "this", "]", "(", "const", "MachineOperand", "&", "MO", ")", "{", "return", "MO", ".", "isReg", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}", ")", ")", "{"], "File": "SIPreEmitPeephole7", "Func": "optimizeSetGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56801, "Length": 204, "Cover_Rate": 0.591304347826087} {"Template_token": ["", "bool", "PreEmitPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBE", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBE", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBE", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Changed", "|=", "optimizeVccBranch", "(", "MI", ")", ";", "continue", ";", "default", ":", "break", ";", "}", "}", "if", "(", "!", "ST", ".", "hasVGPRIndexMode", "(", ")", ")", "continue", ";", "MachineInstr", "*", "SetGPRMI", "=", "nullptr", ";", "const", "unsigned", "Threshold", "=", "", ";", "unsigned", "Count", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MBBI", "!=", "MBBE", ";", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "++", "MBBI", ";"], "ground_truth": ["if", "(", "Count", "==", "Threshold", ")", "SetGPRMI", "=", "nullptr", ";"], "File": "SIPreEmitPeephole9", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56802, "Length": 181, "Cover_Rate": 0.7327935222672065} {"Template_token": ["", "bool", "PreEmitPeephole", "::", "getBlockDestinations", "(", "MachineBasicBlock", "&", "SrcMBB", ",", "MachineBasicBlock", "*", "&", "TrueMBB", ",", "MachineBasicBlock", "*", "&", "FalseMBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "{"], "ground_truth": ["if", "(", "TII", "->", "analyzeBranch", "(", "SrcMBB", ",", "TrueMBB", ",", "FalseMBB", ",", "Cond", ")", ")", "return", "false", ";"], "File": "SIPreEmitPeephole", "Func": "getBlockDestinations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56803, "Length": 45, "Cover_Rate": 0.7258064516129032} {"Template_token": ["", "MBBI", "!=", "End", "&&", "MBBI", "!=", "ToI", ";", "++", "MBBI", ")", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isConditionalBranch", "(", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "hasUnwantedEffectsWhenEXECEmpty", "(", "*", "I", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", "||", "TII", "->", "isVMEM", "(", "*", "I", ")", "||", "TII", "->", "isFLAT", "(", "*", "I", ")", "||", "TII", "->", "isDS", "(", "*", "I", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "++", "NumInstr", ";", "if", "(", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIPreEmitPeephole", "Func": "mustRetainExeczBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56804, "Length": 132, "Cover_Rate": 0.673469387755102} {"Template_token": ["", "if", "(", "I", "->", "isConditionalBranch", "(", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "hasUnwantedEffectsWhenEXECEmpty", "(", "*", "I", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", "||", "TII", "->", "isVMEM", "(", "*", "I", ")", "||", "TII", "->", "isFLAT", "(", "*", "I", ")", "||", "TII", "->", "isDS", "(", "*", "I", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "++", "NumInstr", ";"], "ground_truth": ["if", "(", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";"], "File": "SIPreEmitPeephole", "Func": "mustRetainExeczBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56805, "Length": 81, "Cover_Rate": 0.413265306122449} {"Template_token": ["", "Register", "IdxReg", "=", "Idx", "->", "isReg", "(", ")", "?", "Idx", "->", "getReg", "(", ")", ":", "Register", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "ToRemove", ";", "bool", "IdxOn", "=", "true", ";", "if", "(", "!", "MI", ".", "isIdenticalTo", "(", "First", ")", ")", "return", "false", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "std", "::", "next", "(", "First", ".", "getIterator", "(", ")", ")", ",", "E", "=", "MI", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isBundle", "(", ")", ")", "continue", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "false", ";", "case", "", ":", "IdxOn", "=", "false", ";", "ToRemove", ".", "push_back", "(", "&", "*", "I", ")", ";", "break", ";", "default", ":", "if", "(", "I", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "IdxReg", "&&", "I", "->", "modifiesRegister", "(", "IdxReg", ",", "TRI", ")", ")", "return", "false", ";"], "File": "SIPreEmitPeephole", "Func": "optimizeSetGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56806, "Length": 155, "Cover_Rate": 0.46407185628742514} {"Template_token": ["", "if", "(", "!", "ReadsSreg", "&&", "Op2", ".", "isKill", "(", ")", ")", "{", "A", "->", "getOperand", "(", "", ")", ".", "ChangeToImmediate", "(", "MaskValue", ")", ";", "M", "->", "eraseFromParent", "(", ")", ";", "}", "}", "else", "if", "(", "Op2", ".", "isImm", "(", ")", ")", "{", "MaskValue", "=", "Op2", ".", "getImm", "(", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "assert", "(", "MaskValue", "==", "", "||", "MaskValue", "==", "-", "", ")", ";", "if", "(", "A", "->", "getOpcode", "(", ")", "==", "AndN2", ")", "MaskValue", "=", "~", "MaskValue", ";", "if", "(", "!", "ReadsCond", "&&", "A", "->", "registerDefIsDead", "(", "", ")", ")", "{", "if", "(", "!", "MI", ".", "killsRegister", "(", "CondReg", ",", "TRI", ")", ")", "{", "if", "(", "MaskValue", "==", "", ")", "{", "BuildMI", "(", "*", "A", "->", "getParent", "(", ")", ",", "*", "A", ",", "A", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Mov", ")", ",", "CondReg", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "A", "->", "getParent", "(", ")", ",", "*", "A", ",", "A", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Mov", ")", ",", "CondReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "}", "}", "A", "->", "eraseFromParent", "(", ")", ";", "}", "bool", "IsVCCZ", "=", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "if", "(", "SReg", "==", "ExecReg", ")", "{", "if", "(", "IsVCCZ", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "}", "else", "if", "(", "IsVCCZ", "&&", "MaskValue", "==", "", ")", "{", "MachineBasicBlock", "*", "Parent", "=", "MI", ".", "getParent", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "ToRemove", ";", "bool", "Found", "=", "false", ";", "for", "(", "MachineInstr", "&", "Term", ":", "Parent", "->", "terminators", "(", ")", ")", "{", "if", "(", "Found", ")", "{", "if", "(", "Term", ".", "isBranch", "(", ")", ")", "ToRemove", ".", "push_back", "(", "&", "Term", ")", ";", "}", "else", "{", "Found", "=", "Term", ".", "isIdenticalTo", "(", "MI", ")", ";", "}", "}", "assert", "(", "Found", "&&", "", ")", ";", "for", "(", "auto", "BranchMI", ":", "ToRemove", ")", "{"], "ground_truth": ["MachineOperand", "&", "Dst", "=", "BranchMI", "->", "getOperand", "(", "", ")", ";"], "File": "SIPreEmitPeephole", "Func": "optimizeVccBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56807, "Length": 351, "Cover_Rate": 0.3308199811498586} {"Template_token": ["", "if", "(", "(", "SrcMBB", ".", "getNumber", "(", ")", ">=", "TrueMBB", "->", "getNumber", "(", ")", ")", "||", "mustRetainExeczBranch", "(", "*", "FalseMBB", ",", "*", "TrueMBB", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "SrcMBB", ".", "removeSuccessor", "(", "TrueMBB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIPreEmitPeephole", "Func": "removeExeczBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56808, "Length": 55, "Cover_Rate": 0.514018691588785} {"Template_token": ["", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "TermI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "TermI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineInstr", "&", "MI", "=", "*", "TermI", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Changed", "|=", "optimizeVccBranch", "(", "MI", ")", ";"], "ground_truth": ["break", ";"], "File": "SIPreEmitPeephole", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56809, "Length": 90, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "PreEmitPeephole", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializePreEmitPeepholePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIPreEmitPeephole", "Func": "SIPreEmitPeephole", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56810, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "RS", ".", "enterBasicBlock", "(", "&", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "RS", ".", "forward", "(", "I", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "TII", "->", "isVGPRSpill", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "unsigned", "ScratchRsrcReg", "=", "RS", ".", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "unsigned", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Rsrc3", ")", ".", "addImm", "(", "Rsrc23", ">>", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "if", "(", "ScratchOffsetReg", "==", "", ")", "{", "ScratchOffsetReg", "=", "RS", ".", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchOffsetReg", ")", ".", "addFrameIndex", "(", "ScratchOffsetFI", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ";", "}", "else", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "ScratchOffsetReg", ")", ")", "{", "MBB", ".", "addLiveIn", "(", "ScratchOffsetReg", ")", ";", "}", "if", "(", "ScratchRsrcReg", "==", "", "||", "ScratchOffsetReg", "==", "", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", ")", ";", "ScratchRsrcReg", "=", "", ";", "ScratchOffsetReg", "=", "", ";", "}", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ScratchRsrcReg", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setIsKill", "(", "true", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "", ")", ".", "setIsUndef", "(", "false", ")", ";"], "File": "SIPrepareScratchRegs4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56813, "Length": 436, "Cover_Rate": 0.4458077709611452} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Rsrc3", ")", ".", "addImm", "(", "Rsrc23", ">>", "", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "if", "(", "ScratchOffsetReg", "==", "", ")", "{", "ScratchOffsetReg", "=", "RS", ".", "scavengeRegister", "(", "&", "", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchOffsetReg", ")", ".", "addFrameIndex", "(", "ScratchOffsetFI", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ";", "}", "else", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "ScratchOffsetReg", ")", ")", "{", "MBB", ".", "addLiveIn", "(", "ScratchOffsetReg", ")", ";", "}", "if", "(", "ScratchRsrcReg", "==", "", "||", "ScratchOffsetReg", "==", "", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", ")", ";", "ScratchRsrcReg", "=", "", ";", "ScratchOffsetReg", "=", "", ";", "}", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ScratchRsrcReg", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setIsKill", "(", "true", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setIsUndef", "(", "false", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "ScratchOffsetReg", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setIsUndef", "(", "false", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Rsrc0", ",", "false", ",", "true", ",", "true", ")", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Rsrc1", ",", "false", ",", "true", ",", "true", ")", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Rsrc2", ",", "false", ",", "true", ",", "true", ")", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Rsrc3", ",", "false", ",", "true", ",", "true", ")", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "SIPrepareScratchRegs4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56814, "Length": 305, "Cover_Rate": 0.3118609406952965} {"Template_token": ["", "unsigned", "ScratchPtrPreloadReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "SCRATCH_PTR", ")", ";", "unsigned", "ScratchOffsetPreloadReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "RegisterInfo", "::", "SCRATCH_WAVE_OFFSET", ")", ";", "if", "(", "!", "Entry", "->", "isLiveIn", "(", "ScratchPtrPreloadReg", ")", ")", "Entry", "->", "addLiveIn", "(", "ScratchPtrPreloadReg", ")", ";", "if", "(", "!", "Entry", "->", "isLiveIn", "(", "ScratchOffsetPreloadReg", ")", ")", "Entry", "->", "addLiveIn", "(", "ScratchOffsetPreloadReg", ")", ";", "unsigned", "ScratchOffsetReg", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "", ")", ";", "int", "ScratchOffsetFI", "=", "-", "", ";", "if", "(", "ScratchOffsetReg", "!=", "", ")", "{", "BuildMI", "(", "*", "Entry", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchOffsetReg", ")", ".", "addReg", "(", "ScratchOffsetPreloadReg", ")", ";", "}", "else", "{", "ScratchOffsetFI", "=", "FrameInfo", "->", "CreateSpillStackObject", "(", "", ",", "", ")", ";", "BuildMI", "(", "*", "Entry", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "ScratchOffsetPreloadReg", ")", ".", "addFrameIndex", "(", "ScratchOffsetFI", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ";", "}", "RegScavenger", "RS", ";", "unsigned", "ScratchRsrcFI", "=", "FrameInfo", "->", "CreateSpillStackObject", "(", "", ",", "", ")", ";", "RS", ".", "addScavengingFrameIndex", "(", "ScratchRsrcFI", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "ScratchOffsetReg", ")", "&&", "ScratchOffsetReg", "!=", "", ")", "MBB", ".", "addLiveIn", "(", "ScratchOffsetReg", ")", ";", "RS", ".", "enterBasicBlock", "(", "&", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "RS", ".", "forward", "(", "I", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "TII", "->", "isVGPRSpill", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "unsigned", "ScratchRsrcReg", "=", "RS", ".", "scavengeRegister", "(", "&", "", ",", "", ")", ";"], "ground_truth": ["uint64_t", "Rsrc", "=", "", "|", "", "|", "", ";"], "File": "SIPrepareScratchRegs5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56815, "Length": 349, "Cover_Rate": 0.35794871794871796} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createPrepareScratchRegs", "(", ")", "{"], "ground_truth": ["return", "new", "PrepareScratchRegs", "(", ")", ";"], "File": "SIPrepareScratchRegs", "Func": "createSIPrepareScratchRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56816, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIPrepareScratchRegs", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56818, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "PrepareScratchRegs", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIPrepareScratchRegs", "Func": "SIPrepareScratchRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56821, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "PrepareScratchRegs", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIPrepareScratchRegs", "Func": "SIPrepareScratchRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56822, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "S_00B848_VGPRS", "(", "VGPRBlocks", ")", "|", "S_00B848_SGPRS", "(", "SGPRBlocks", ")", "|", "S_00B848_PRIORITY", "(", "Priority", ")", "|", "S_00B848_FLOAT_MODE", "(", "FloatMode", ")", "|", "S_00B848_PRIV", "(", "Priv", ")", "|", "S_00B848_DX10_CLAMP", "(", "DX10Clamp", ")", "|", "S_00B848_DEBUG_MODE", "(", "DebugMode", ")", "|", "S_00B848_IEEE_MODE", "(", "IEEEMode", ")", "|", "S_00B848_WGP_MODE", "(", "WgpMode", ")", "|", "S_00B848_MEM_ORDERED", "(", "MemOrdered", ")", ";"], "ground_truth": ["}"], "File": "SIProgramInfo", "Func": "getComputePGMRSrc1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56823, "Length": 52, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "return", "getComputePGMRSrc1", "(", ")", ";", "}", "uint64_t", "Reg", "=", "S_00B848_VGPRS", "(", "VGPRBlocks", ")", "|", "S_00B848_SGPRS", "(", "SGPRBlocks", ")", "|", "S_00B848_PRIORITY", "(", "Priority", ")", "|", "S_00B848_FLOAT_MODE", "(", "FloatMode", ")", "|", "S_00B848_PRIV", "(", "Priv", ")", "|", "S_00B848_DX10_CLAMP", "(", "DX10Clamp", ")", "|", "S_00B848_DEBUG_MODE", "(", "DebugMode", ")", "|", "S_00B848_IEEE_MODE", "(", "IEEEMode", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "_PS", ":", "Reg", "|=", "S_00B028_MEM_ORDERED", "(", "MemOrdered", ")", ";", "break", ";", "case", "CallingConv", "::", "_VS", ":", "Reg", "|=", "S_00B128_MEM_ORDERED", "(", "MemOrdered", ")", ";", "break", ";", "case", "CallingConv", "::", "_GS", ":", "Reg", "|=", "S_00B228_WGP_MODE", "(", "WgpMode", ")", "|", "S_00B228_MEM_ORDERED", "(", "MemOrdered", ")", ";", "break", ";", "case", "CallingConv", "::", "_HS", ":", "Reg", "|=", "S_00B428_WGP_MODE", "(", "WgpMode", ")", "|", "S_00B428_MEM_ORDERED", "(", "MemOrdered", ")", ";", "break", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "Reg", ";"], "File": "SIProgramInfo", "Func": "getPGMRSrc1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56825, "Length": 128, "Cover_Rate": 0.847682119205298} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "ST", ".", "isXNACKEnabled", "(", ")", ")", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "}", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "NumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "unsigned", "Limit", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", ";", "if", "(", "ST", ".", "isXNACKEnabled", "(", ")", ")", "Limit", "-=", "", ";", "for", "(", "unsigned", "i", "=", "Limit", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{"], "ground_truth": ["reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";"], "File": "SIRegisterInfo (2)2", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56826, "Length": 181, "Cover_Rate": 0.6534296028880866} {"Template_token": ["", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "BaseIdx", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", "-", "", ";", "if", "(", "ST", ".", "isXNACKEnabled", "(", ")", ")", "BaseIdx", "-=", "", ";", "unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";", "return", "getMatchingSuperReg", "(", "BaseReg", ",", "", ",", "&", "", ")", ";", "}", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "return", "", ";", "}"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo (2)2", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56827, "Length": 75, "Cover_Rate": 0.6696428571428571} {"Template_token": ["", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "BaseIdx", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", "-", "", ";", "if", "(", "ST", ".", "isXNACKEnabled", "(", ")", ")", "BaseIdx", "-=", "", ";", "unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";", "return", "getMatchingSuperReg", "(", "BaseReg", ",", "", ",", "&", "", ")", ";", "}", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo (2)2", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56828, "Length": 71, "Cover_Rate": 0.6339285714285714} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "Idx", ";", "if", "(", "!", "ST", ".", "isXNACKEnabled", "(", ")", ")", "Idx", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", "-", "", ";", "else", "Idx", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", "-", "", ";", "return", "", ".", "getRegister", "(", "Idx", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)2", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56829, "Length": 65, "Cover_Rate": 0.5284552845528455} {"Template_token": ["", "bool", "RanOutOfSGPRs", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffset", ";", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", ")", ")", "{", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "RanOutOfSGPRs", "=", "true", ";", "SOffset", "=", "", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffset", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "", ";", "}", "if", "(", "RanOutOfSGPRs", ")", "Ctx", ".", "emitError", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", ">", "", "?", "getPhysRegSubReg", "(", "Value", ",", "&", "", ",", "i", ")", ":", "Value", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "IsLoad", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SOffset", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Value", ",", "RegState", "::", "Implicit", "|", "getDefRegState", "(", "IsLoad", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56830, "Length": 248, "Cover_Rate": 0.6631016042780749} {"Template_token": ["", "}", "if", "(", "RanOutOfSGPRs", ")", "Ctx", ".", "emitError", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", ">", "", "?", "getPhysRegSubReg", "(", "Value", ",", "&", "", ",", "i", ")", ":", "Value", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "IsLoad", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SOffset", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Value", ",", "RegState", "::", "Implicit", "|", "getDefRegState", "(", "IsLoad", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56831, "Length": 142, "Cover_Rate": 0.37967914438502676} {"Template_token": ["", "Ctx", ".", "emitError", "(", "", ")", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "getPhysRegSubReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "&", "", ",", "i", ")", ";", "struct", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "MFI", "->", "getSpilledReg", "(", "MF", ",", "Index", ",", "i", ")", ";", "if", "(", "Spill", ".", "VGPR", "==", "", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", ")", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "switch", "(", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", ")", "{", "case", "Subtarget", "::", "SOUTHERN_ISLANDS", ":", "TII", "->", "insertWaitStates", "(", "MI", ",", "", ")", ";", "break", ";", "case", "Subtarget", "::", "SEA_ISLANDS", ":", "break", ";", "default", ":"], "ground_truth": ["TII", "->", "insertWaitStates", "(", "MI", ",", "", ")", ";"], "File": "SIRegisterInfo (2)", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56832, "Length": 270, "Cover_Rate": 0.30786773090079816} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{"], "ground_truth": ["for", "(", "unsigned", "Reg", ":", "*", "RC", ")", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "return", "Reg", ";"], "File": "SIRegisterInfo (2)", "Func": "findUnusedRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56834, "Length": 38, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo (2)", "Func": "getEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56836, "Length": 28, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getEquivalentVGPRClass", "(", "const", "TargetRegisterClass", "*", "SRC", ")", "const", "{", "switch", "(", "SRC", "->", "getSize", "(", ")", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIRegisterInfo (2)", "Func": "getEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56837, "Length": 72, "Cover_Rate": 0.8372093023255814} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getHWRegIndex", "(", "unsigned", "Reg", ")", "const", "{", "return", "getEncodingValue", "(", "Reg", ")", "&", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "getHWRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56838, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "return", "", ";", "}", "}", "else", "{", "switch", "(", "WaveCount", ")", "{", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "SIRegisterInfo (2)", "Func": "getNumSGPRsAllowed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56840, "Length": 44, "Cover_Rate": 0.41904761904761906} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo (2)", "Func": "getNumSubRegsForSpillOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56841, "Length": 72, "Cover_Rate": 0.48} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "", ")", ";"], "File": "SIRegisterInfo (2)", "Func": "getNumSubRegsForSpillOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56842, "Length": 46, "Cover_Rate": 0.30666666666666664} {"Template_token": ["", "case", "RegisterInfo", "::", "WORKGROUP_ID_Y", ":", "assert", "(", "MFI", "->", "hasWorkGroupIDY", "(", ")", ")", ";", "return", "MFI", "->", "WorkGroupIDYSystemSGPR", ";", "case", "RegisterInfo", "::", "WORKGROUP_ID_Z", ":", "assert", "(", "MFI", "->", "hasWorkGroupIDZ", "(", ")", ")", ";", "return", "MFI", "->", "WorkGroupIDZSystemSGPR", ";", "case", "RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ":", "return", "MFI", "->", "PrivateSegmentWaveByteOffsetSystemSGPR", ";", "case", "RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ":", "assert", "(", "ST", ".", "isAmdHsaOS", "(", ")", "&&", "", ")", ";", "assert", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", ";", "return", "MFI", "->", "PrivateSegmentBufferUserSGPR", ";", "case", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ":", "assert", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", ";", "return", "MFI", "->", "KernargSegmentPtrUserSGPR", ";", "case", "RegisterInfo", "::", "DISPATCH_PTR", ":", "assert", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", ";", "return", "MFI", "->", "DispatchPtrUserSGPR", ";"], "ground_truth": ["case", "RegisterInfo", "::", "QUEUE_PTR", ":"], "File": "SIRegisterInfo (2)", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56843, "Length": 121, "Cover_Rate": 0.4600760456273764} {"Template_token": ["", "unsigned", "VGPRLimit", "=", "getNumVGPRsAllowed", "(", "STI", ".", "getMaxWavesPerCU", "(", ")", ")", ";", "unsigned", "VSLimit", "=", "SGPRLimit", "+", "VGPRLimit", ";", "for", "(", "regclass_iterator", "I", "=", "regclass_begin", "(", ")", ",", "E", "=", "regclass_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "*", "I", ";"], "ground_truth": ["unsigned", "NumSubRegs", "=", "std", "::", "max", "(", "(", "int", ")", "RC", "->", "getSize", "(", ")", "/", "", ",", "", ")", ";"], "File": "SIRegisterInfo (2)", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56844, "Length": 71, "Cover_Rate": 0.3317757009345794} {"Template_token": ["", "unsigned", "VGPRLimit", "=", "getNumVGPRsAllowed", "(", "STI", ".", "getMaxWavesPerCU", "(", ")", ")", ";", "unsigned", "VSLimit", "=", "SGPRLimit", "+", "VGPRLimit", ";", "for", "(", "regclass_iterator", "I", "=", "regclass_begin", "(", ")", ",", "E", "=", "regclass_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "*", "I", ";", "unsigned", "NumSubRegs", "=", "std", "::", "max", "(", "(", "int", ")", "RC", "->", "getSize", "(", ")", "/", "", ",", "", ")", ";", "unsigned", "Limit", ";"], "ground_truth": ["if", "(", "isPseudoRegClass", "(", "RC", ")", ")", "{"], "File": "SIRegisterInfo (2)", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56845, "Length": 82, "Cover_Rate": 0.38317757009345793} {"Template_token": ["", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "}", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "NumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "unsigned", "Limit", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", ";", "for", "(", "unsigned", "i", "=", "Limit", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";"], "ground_truth": ["if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{"], "File": "SIRegisterInfo (2)", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56846, "Length": 169, "Cover_Rate": 0.6814516129032258} {"Template_token": ["", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56848, "Length": 48, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "return", "!", "hasVGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "isSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56851, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "bool", "RegisterInfo", "::", "opCanUseInlineConstant", "(", "unsigned", "OpType", ")", "const", "{", "if", "(", "opCanUseLiteralConstant", "(", "OpType", ")", ")", "return", "true", ";"], "ground_truth": ["return", "OpType", "==", "", ";"], "File": "SIRegisterInfo (2)", "Func": "opCanUseInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56856, "Length": 25, "Cover_Rate": 0.8928571428571429} {"Template_token": ["", "if", "(", "opCanUseLiteralConstant", "(", "OpType", ")", ")", "return", "true", ";", "return", "OpType", "==", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "opCanUseInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56857, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "OpType", "==", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "opCanUseLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56858, "Length": 6, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "Fn", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "requiresRegisterScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56860, "Length": 12, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "BaseIdx", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", "-", "", ";", "unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";", "return", "getMatchingSuperReg", "(", "BaseReg", ",", "", ",", "&", "", ")", ";", "}", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "return", "", ";", "}", "return", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56862, "Length": 55, "Cover_Rate": 0.55} {"Template_token": ["", "unsigned", "Idx", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", "-", "", ";", "return", "", ".", "getRegister", "(", "Idx", ")", ";", "}"], "ground_truth": ["if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{"], "File": "SIRegisterInfo (2)", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56863, "Length": 33, "Cover_Rate": 0.4024390243902439} {"Template_token": ["", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "Idx", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", "-", "", ";", "return", "", ".", "getRegister", "(", "Idx", ")", ";", "}"], "ground_truth": ["if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{"], "File": "SIRegisterInfo (2)", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56864, "Length": 42, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "void", "RegisterInfo", "::", "reserveRegisterTuples", "(", "BitVector", "&", "Reserved", ",", "unsigned", "Reg", ")", "const", "{", "MCRegAliasIterator", "R", "(", "Reg", ",", "this", ",", "true", ")", ";", "for", "(", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "Reserved", ".", "set", "(", "*", "R", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "reserveRegisterTuples", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56866, "Length": 45, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getCommonSubClass", "(", "DefRC", ",", "SrcRC", ")", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "shouldRewriteCopySrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56867, "Length": 11, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", ")", ":", "RegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56869, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", ")", ":", "RegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56870, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";", "if", "(", "spillVGPRtoAGPR", "(", "ST", ",", "*", "MBB", ",", "MI", ",", "Index", ",", "", ",", "Reg", "->", "getReg", "(", ")", ",", "false", ")", ".", "getInstr", "(", ")", ")", "return", "true", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "const", "MachineOperand", "*", "VDataIn", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata_in", ")", ";"], "ground_truth": ["if", "(", "VDataIn", ")", "NewMI", ".", "add", "(", "*", "VDataIn", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56871, "Length": 236, "Cover_Rate": 0.8644688644688645} {"Template_token": ["", "void", "RegisterInfo", "::", "buildVGPRSpillLoadStore", "(", "SGPRSpillBuilder", "&", "SB", ",", "int", "Index", ",", "int", "Offset", ",", "bool", "IsLoad", ",", "bool", "IsKill", ")", "const", "{", "MachineFrameInfo", "&", "FrameInfo", "=", "SB", ".", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "FrameInfo", ".", "getStackID", "(", "Index", ")", "!=", "TargetStackID", "::", "SGPRSpill", ")", ";", "Register", "FrameReg", "=", "FrameInfo", ".", "isFixedObjectIndex", "(", "Index", ")", "&&", "hasBasePointer", "(", "SB", ".", "MF", ")", "?", "getBaseRegister", "(", ")", ":", "getFrameRegister", "(", "SB", ".", "MF", ")", ";", "Align", "Alignment", "=", "FrameInfo", ".", "getObjectAlign", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "SB", ".", "MF", ",", "Index", ")", ";", "MachineMemOperand", "*", "MMO", "=", "SB", ".", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "IsLoad", "?", "MachineMemOperand", "::", "MOLoad", ":", "MachineMemOperand", "::", "MOStore", ",", "SB", ".", "EltSize", ",", "Alignment", ")", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "Opc", "=", "ST", ".", "enableFlatScratch", "(", ")", "?", "", ":", "", ";", "buildSpillLoadStore", "(", "*", "SB", ".", "MBB", ",", "SB", ".", "MI", ",", "SB", ".", "DL", ",", "Opc", ",", "Index", ",", "SB", ".", "TmpVGPR", ",", "false", ",", "FrameReg", ",", "Offset", "*", "SB", ".", "EltSize", ",", "MMO", ",", "SB", ".", "RS", ")", ";", "}", "else", "{", "unsigned", "Opc", "=", "ST", ".", "enableFlatScratch", "(", ")", "?", "", ":", "", ";", "buildSpillLoadStore", "(", "*", "SB", ".", "MBB", ",", "SB", ".", "MI", ",", "SB", ".", "DL", ",", "Opc", ",", "Index", ",", "SB", ".", "TmpVGPR", ",", "IsKill", ",", "FrameReg", ",", "Offset", "*", "SB", ".", "EltSize", ",", "MMO", ",", "SB", ".", "RS", ")", ";", "SB", ".", "MFI", ".", "addToSpilledVGPRs", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "buildVGPRSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56874, "Length": 255, "Cover_Rate": 0.9695817490494296} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "spillSGPR", "(", "MI", ",", "FI", ",", "RS", ",", "LIS", ",", "true", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo (3)", "Func": "eliminateSGPRToVGPRSpillFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56876, "Length": 56, "Cover_Rate": 0.33136094674556216} {"Template_token": ["", "SlotIndex", "UseIdx", "=", "LIS", "->", "getInstructionIndex", "(", "Use", ")", ";", "SlotIndex", "DefIdx", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "if", "(", "!", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "return", "nullptr", ";", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "LaneBitmask", "SubLanes", "=", "SubReg", "?", "getSubRegIndexLaneMask", "(", "SubReg", ")", ":", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "VNInfo", "*", "V", "=", "nullptr", ";", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "for", "(", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "(", "S", ".", "LaneMask", "&", "SubLanes", ")", "==", "SubLanes", ")", "{", "V", "=", "S", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "break", ";", "}", "}"], "ground_truth": ["}", "else", "{"], "File": "SIRegisterInfo (3)", "Func": "findReachingDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56877, "Length": 120, "Cover_Rate": 0.3669724770642202} {"Template_token": ["", "if", "(", "!", "V", ")", "return", "nullptr", ";", "DefIdx", "=", "V", "->", "def", ";", "}", "else", "{", "for", "(", "MCRegUnitIterator", "Units", "(", "Reg", ".", "asMCReg", "(", ")", ",", "this", ")", ";", "Units", ".", "isValid", "(", ")", ";", "++", "Units", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "Units", ")", ";", "if", "(", "VNInfo", "*", "V", "=", "LR", ".", "getVNInfoAt", "(", "UseIdx", ")", ")", "{", "if", "(", "!", "DefIdx", ".", "isValid", "(", ")", "||", "MDT", ".", "dominates", "(", "LIS", "->", "getInstructionFromIndex", "(", "DefIdx", ")", ",", "LIS", "->", "getInstructionFromIndex", "(", "V", "->", "def", ")", ")", ")", "DefIdx", "=", "V", "->", "def", ";", "}", "else", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "SIRegisterInfo (3)", "Func": "findReachingDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56878, "Length": 109, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "}", "else", "{"], "ground_truth": ["for", "(", "MCRegister", "Reg", ":", "*", "RC", ")", "if", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "return", "Reg", ";"], "File": "SIRegisterInfo (3)", "Func": "findUnusedRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56879, "Length": 31, "Cover_Rate": 0.31313131313131315} {"Template_token": ["", "assert", "(", "getRegSizeInBits", "(", "*", "getPhysRegClass", "(", "Reg", ")", ")", "<=", "", ")", ";", "for", "(", "const", "TargetRegisterClass", "&", "RC", ":", "{", "", ",", "", ",", "", "}", ")", "{", "if", "(", "MCPhysReg", "Super", "=", "getMatchingSuperReg", "(", "Reg", ",", "", ",", "&", "RC", ")", ")", "return", "Super", ";", "}", "if", "(", "MCPhysReg", "Super", "=", "getMatchingSuperReg", "(", "Reg", ",", "", ",", "&", "", ")", ")", "{", "return", "Super", ";", "}"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo (3)", "Func": "get32BitRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56880, "Length": 72, "Cover_Rate": 0.7422680412371134} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo (3)", "Func": "getAGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56881, "Length": 20, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getAGPRClassForBitWidth", "(", "unsigned", "BitWidth", ")", "const", "{", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "return", "ST", ".", "needsAlignedVGPRs", "(", ")", "?", "getAlignedAGPRClassForBitWidth", "(", "BitWidth", ")", ":", "getAnyAGPRClassForBitWidth", "(", "BitWidth", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getAGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56882, "Length": 50, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "static", "const", "TargetRegisterClass", "*", "getAlignedAGPRClassForBitWidth", "(", "unsigned", "BitWidth", ")", "{", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "SIRegisterInfo (3)", "Func": "getAlignedAGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56883, "Length": 103, "Cover_Rate": 0.8442622950819673} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo (3)", "Func": "getAlignedVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56884, "Length": 60, "Cover_Rate": 0.4918032786885246} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getAllAGPRRegMask", "(", ")", "const", "{", "return", "_AllAGPRs_RegMask", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getAllAGPRRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56885, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "return", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", "/", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getAllSGPR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56888, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "return", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getAllSGPR32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56890, "Length": 18, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "return", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", "/", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getAllSGPR64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56892, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "return", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", "/", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getAllSGPR64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56893, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getAllVectorRegMask", "(", ")", "const", "{"], "ground_truth": ["return", "_AllVectorRegs_RegMask", ";"], "File": "SIRegisterInfo (3)", "Func": "getAllVectorRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56894, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getAllVGPRRegMask", "(", ")", "const", "{"], "ground_truth": ["return", "_AllVGPRs_RegMask", ";"], "File": "SIRegisterInfo (3)", "Func": "getAllVGPRRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56895, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getAllVGPRRegMask", "(", ")", "const", "{"], "ground_truth": ["return", "_AllVGPRs_RegMask", ";"], "File": "SIRegisterInfo (3)", "Func": "getAllVGPRRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56896, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo (3)", "Func": "getAnyAGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56897, "Length": 60, "Cover_Rate": 0.4918032786885246} {"Template_token": ["", "static", "const", "TargetRegisterClass", "*", "getAnyAGPRClassForBitWidth", "(", "unsigned", "BitWidth", ")", "{", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo (3)", "Func": "getAnyAGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56898, "Length": 70, "Cover_Rate": 0.5737704918032787} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "SIRegisterInfo (3)", "Func": "getAnyVectorSuperClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56899, "Length": 43, "Cover_Rate": 0.3524590163934426} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo (3)", "Func": "getAnyVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56900, "Length": 60, "Cover_Rate": 0.4918032786885246} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "SIRegisterInfo (3)", "Func": "getAnyVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56901, "Length": 53, "Cover_Rate": 0.4344262295081967} {"Template_token": ["", "Register", "RegisterInfo", "::", "getBaseRegister", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56902, "Length": 12, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "Register", "RegisterInfo", "::", "getBaseRegister", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo (3)", "Func": "getBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56903, "Length": 11, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "case", "CallingConv", "::", "Cold", ":", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR__GFX90AInsts_SaveList", ":", "CSR__SaveList", ";", "case", "CallingConv", "::", "_Gfx", ":", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR_AMDGPU__Gfx_GFX90AInsts_SaveList", ":", "CSR_AMDGPU__Gfx_SaveList", ";"], "ground_truth": ["default", ":", "{"], "File": "SIRegisterInfo (3)", "Func": "getCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56904, "Length": 35, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR__GFX90AInsts_RegMask", ":", "CSR__RegMask", ";"], "ground_truth": ["case", "CallingConv", "::", "_Gfx", ":"], "File": "SIRegisterInfo (3)", "Func": "getCallPreservedMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56905, "Length": 26, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":"], "ground_truth": ["return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR__GFX90AInsts_RegMask", ":", "CSR__RegMask", ";"], "File": "SIRegisterInfo (3)", "Func": "getCallPreservedMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56906, "Length": 50, "Cover_Rate": 0.684931506849315} {"Template_token": ["", "const", "TargetRegisterClass", "*", "MatchRC", "=", "getMatchingSuperRegClass", "(", "SuperRC", ",", "SubRC", ",", "SubIdx", ")", ";"], "ground_truth": ["return", "MatchRC", "&&", "MatchRC", "->", "hasSubClassEq", "(", "SuperRC", ")", "?", "MatchRC", ":", "nullptr", ";"], "File": "SIRegisterInfo (3)", "Func": "getCompatibleSubRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56907, "Length": 28, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "if", "(", "const", "RegisterBank", "*", "RB", "=", "RCOrRB", ".", "dyn_cast", "<", "const", "RegisterBank", "*", ">", "(", ")", ")", "return", "getRegClassForTypeOnBank", "(", "MRI", ".", "getType", "(", "MO", ".", "getReg", "(", ")", ")", ",", "*", "RB", ")", ";", "if", "(", "const", "auto", "*", "RC", "=", "RCOrRB", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ")", "return", "getAllocatableClass", "(", "RC", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getConstrainedRegClassForOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56908, "Length": 64, "Cover_Rate": 0.6464646464646465} {"Template_token": ["", "if", "(", "isAGPRClass", "(", "RC", ")", "&&", "!", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "return", "getEquivalentVGPRClass", "(", "RC", ")", ";"], "ground_truth": ["return", "RC", ";"], "File": "SIRegisterInfo (3)", "Func": "getCrossCopyRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56910, "Length": 23, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "const", "TargetRegisterClass", "*", "ARC", "=", "getAGPRClassForBitWidth", "(", "Size", ")", ";", "assert", "(", "ARC", "&&", "", ")", ";"], "ground_truth": ["return", "ARC", ";"], "File": "SIRegisterInfo (3)", "Func": "getEquivalentAGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56912, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getEquivalentAGPRClass", "(", "const", "TargetRegisterClass", "*", "SRC", ")", "const", "{", "unsigned", "Size", "=", "getRegSizeInBits", "(", "*", "SRC", ")", ";", "const", "TargetRegisterClass", "*", "ARC", "=", "getAGPRClassForBitWidth", "(", "Size", ")", ";", "assert", "(", "ARC", "&&", "", ")", ";", "return", "ARC", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getEquivalentAGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56913, "Length": 44, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "Size", "=", "getRegSizeInBits", "(", "*", "VRC", ")", ";", "if", "(", "Size", "==", "", ")", "return", "&", "", ";", "const", "TargetRegisterClass", "*", "SRC", "=", "getSGPRClassForBitWidth", "(", "Size", ")", ";", "assert", "(", "SRC", "&&", "", ")", ";"], "ground_truth": ["return", "SRC", ";"], "File": "SIRegisterInfo (3)", "Func": "getEquivalentSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56914, "Length": 39, "Cover_Rate": 0.6964285714285714} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getEquivalentVGPRClass", "(", "const", "TargetRegisterClass", "*", "SRC", ")", "const", "{", "unsigned", "Size", "=", "getRegSizeInBits", "(", "*", "SRC", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "VRC", "=", "getVGPRClassForBitWidth", "(", "Size", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "getEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56915, "Length": 33, "Cover_Rate": 0.75} {"Template_token": ["", "int64_t", "RegisterInfo", "::", "getFrameIndexInstrOffset", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Idx", ")", "const", "{", "if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "!", "InstrInfo", "::", "isFLATScratch", "(", "*", "MI", ")", ")", "return", "", ";", "assert", "(", "(", "Idx", "==", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", "||", "(", "Idx", "==", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "saddr", ")", ")", ")", "&&", "", ")", ";"], "ground_truth": ["return", "getScratchInstrOffset", "(", "MI", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "getFrameIndexInstrOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56916, "Length": 83, "Cover_Rate": 0.9021739130434783} {"Template_token": ["", "const", "FrameLowering", "*", "TFI", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "Register", "(", ")", ";", "}", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56918, "Length": 74, "Cover_Rate": 0.8604651162790697} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "Register", "(", ")", ";", "}"], "ground_truth": ["return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56919, "Length": 62, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{"], "ground_truth": ["return", "CSR__NoRegs_RegMask", ";"], "File": "SIRegisterInfo (3)", "Func": "getNoPreservedMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56921, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo (3)", "Func": "getNumSubRegsForSpillOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56922, "Length": 138, "Cover_Rate": 0.3053097345132743} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo (3)", "Func": "getOffenMUBUFLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56923, "Length": 54, "Cover_Rate": 0.33540372670807456} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "return", "-", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getOffenMUBUFLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56924, "Length": 88, "Cover_Rate": 0.546583850931677} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":"], "ground_truth": ["return", "-", "", ";"], "File": "SIRegisterInfo (3)", "Func": "getOffenMUBUFStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56925, "Length": 36, "Cover_Rate": 0.3564356435643564} {"Template_token": ["", "PerVGPRData", "getPerVGPRData", "(", ")", "{", "PerVGPRData", "Data", ";", "Data", ".", "PerVGPR", "=", "IsWave32", "?", "", ":", "", ";"], "ground_truth": ["Data", ".", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "Data", ".", "PerVGPR", "-", "", ")", ")", "/", "Data", ".", "PerVGPR", ";"], "File": "SIRegisterInfo (3)", "Func": "getPerVGPRData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56926, "Length": 38, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "if", "(", "isVGPRClass", "(", "RC", ")", ")", "return", "getAlignedVGPRClassForBitWidth", "(", "Size", ")", ";", "if", "(", "isAGPRClass", "(", "RC", ")", ")", "return", "getAlignedAGPRClassForBitWidth", "(", "Size", ")", ";", "if", "(", "isVectorSuperClass", "(", "RC", ")", ")", "return", "getAlignedVectorSuperClassForBitWidth", "(", "Size", ")", ";", "return", "RC", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getProperlyAlignedRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56928, "Length": 43, "Cover_Rate": 0.4777777777777778} {"Template_token": ["", "return", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getRegAsmName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56930, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "isWave32", "?", "&", "", ":", "&", "", ";", "case", "-", "", ":", "return", "nullptr", ";", "default", ":", "return", "GenRegisterInfo", "::", "getRegClass", "(", "RCID", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56931, "Length": 27, "Cover_Rate": 0.40298507462686567} {"Template_token": ["", "case", "", ":", "return", "getBoolRC", "(", ")", ";", "case", "", ":", "return", "isWave32", "?", "&", "", ":", "&", "", ";"], "ground_truth": ["case", "-", "", ":"], "File": "SIRegisterInfo (3)", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56932, "Length": 24, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getRegClassForReg", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{"], "ground_truth": ["return", "Reg", ".", "isVirtual", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "getPhysRegClass", "(", "Reg", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "getRegClassForReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56933, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getRegClassForReg", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{"], "ground_truth": ["return", "Reg", ".", "isVirtual", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "getPhysRegClass", "(", "Reg", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "getRegClassForReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56934, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "return", "getVGPRClassForBitWidth", "(", "std", "::", "max", "(", "", ",", "Size", ")", ")", ";", "case", "", ":", "assert", "(", "Size", "==", "", ")", ";", "return", "isWave32", "?", "&", "", ":", "&", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo (3)", "Func": "getRegClassForSizeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56935, "Length": 35, "Cover_Rate": 0.30701754385964913} {"Template_token": ["", "case", "", ":", "return", "getSGPRClassForBitWidth", "(", "std", "::", "max", "(", "", ",", "Size", ")", ")", ";", "case", "", ":", "return", "getAGPRClassForBitWidth", "(", "std", "::", "max", "(", "", ",", "Size", ")", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getRegClassForSizeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56936, "Length": 41, "Cover_Rate": 0.35964912280701755} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Occupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "GenRegisterInfo", "::", "getRegPressureLimit", "(", "RC", ",", "MF", ")", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo (3)", "Func": "getRegPressureLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56937, "Length": 61, "Cover_Rate": 0.4357142857142857} {"Template_token": ["", "if", "(", "Idx", "==", "", "::", "SReg_32", ")", "return", "getRegPressureLimit", "(", "&", "", ",", "const_cast", "<", "MachineFunction", "&", ">", "(", "MF", ")", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56938, "Length": 29, "Cover_Rate": 0.3411764705882353} {"Template_token": ["", "ArrayRef", "<", "int16_t", ">", "RegisterInfo", "::", "getRegSplitParts", "(", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "EltSize", ")", "const", "{", "const", "unsigned", "RegBitWidth", "=", "", "(", "*", "RC", "->", "MC", ")", ";", "assert", "(", "RegBitWidth", ">=", "", "&&", "RegBitWidth", "<=", "", ")", ";", "const", "unsigned", "RegDWORDs", "=", "RegBitWidth", "/", "", ";", "const", "unsigned", "EltDWORDs", "=", "EltSize", "/", "", ";", "assert", "(", "RegSplitParts", ".", "size", "(", ")", "+", "", ">=", "EltDWORDs", ")", ";", "const", "std", "::", "vector", "<", "int16_t", ">", "&", "Parts", "=", "RegSplitParts", "[", "EltDWORDs", "-", "", "]", ";"], "ground_truth": ["const", "unsigned", "NumParts", "=", "RegDWORDs", "/", "EltDWORDs", ";"], "File": "SIRegisterInfo (3)", "Func": "getRegSplitParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56939, "Length": 95, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "assert", "(", "RegSplitParts", ".", "size", "(", ")", "+", "", ">=", "EltDWORDs", ")", ";", "const", "std", "::", "vector", "<", "int16_t", ">", "&", "Parts", "=", "RegSplitParts", "[", "EltDWORDs", "-", "", "]", ";"], "ground_truth": ["const", "unsigned", "NumParts", "=", "RegDWORDs", "/", "EltDWORDs", ";"], "File": "SIRegisterInfo (3)", "Func": "getRegSplitParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56940, "Length": 38, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "static", "const", "int", "Empty", "[", "]", "=", "{", "-", "", "}", ";"], "ground_truth": ["if", "(", "RegPressureIgnoredUnits", "[", "RegUnit", "]", ")", "return", "Empty", ";"], "File": "SIRegisterInfo (3)", "Func": "getRegUnitPressureSets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56941, "Length": 22, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "const", "int", "*", "RegisterInfo", "::", "getRegUnitPressureSets", "(", "unsigned", "RegUnit", ")", "const", "{", "static", "const", "int", "Empty", "[", "]", "=", "{", "-", "", "}", ";", "if", "(", "RegPressureIgnoredUnits", "[", "RegUnit", "]", ")", "return", "Empty", ";"], "ground_truth": ["return", "GenRegisterInfo", "::", "getRegUnitPressureSets", "(", "RegUnit", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "getRegUnitPressureSets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56942, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "", ")", ";", "if", "(", "!", "", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "Register", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "MCRegister", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "MCRegister", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "MCRegister", "BasePtrReg", "=", "getBaseRegister", "(", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "BasePtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "BasePtrReg", ")", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "MaxNumAGPRs", "=", "MaxNumVGPRs", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MaxNumAGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "for", "(", "auto", "Reg", ":", "", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "}", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "{"], "ground_truth": ["if", "(", "MFI", "->", "usesAGPRs", "(", "MF", ")", ")", "{"], "File": "SIRegisterInfo (3)", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56943, "Length": 272, "Cover_Rate": 0.32113341204250295} {"Template_token": ["", "MCRegister", "RegisterInfo", "::", "getReturnAddressReg", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo (3)", "Func": "getReturnAddressReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56944, "Length": 15, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "int64_t", "RegisterInfo", "::", "getScratchInstrOffset", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["assert", "(", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "||", "InstrInfo", "::", "isFLATScratch", "(", "*", "MI", ")", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "getScratchInstrOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56945, "Length": 31, "Cover_Rate": 0.484375} {"Template_token": ["", "RC", "=", "getVGPRClassForBitWidth", "(", "Size", ")", ";", "}", "else", "if", "(", "isVectorSuperClass", "(", "RC", ")", ")", "{", "RC", "=", "getVectorSuperClassForBitWidth", "(", "Size", ")", ";", "}", "else", "{", "RC", "=", "getSGPRClassForBitWidth", "(", "Size", ")", ";", "}", "assert", "(", "RC", "&&", "", ")", ";"], "ground_truth": ["return", "RC", ";"], "File": "SIRegisterInfo (3)", "Func": "getSubRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56946, "Length": 45, "Cover_Rate": 0.41284403669724773} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getSubRegFromChannel", "(", "unsigned", "Channel", ",", "unsigned", "NumRegs", ")", "{", "assert", "(", "NumRegs", "<", "SubRegFromChannelTableWidthMap", ".", "size", "(", ")", ")", ";", "unsigned", "NumRegIndex", "=", "SubRegFromChannelTableWidthMap", "[", "NumRegs", "]", ";", "assert", "(", "NumRegIndex", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "Channel", "<", "SubRegFromChannelTable", "[", "NumRegIndex", "-", "", "]", ".", "size", "(", ")", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "getSubRegFromChannel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56947, "Length": 54, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "MCRegister", "RegisterInfo", "::", "getVCC", "(", ")", "const", "{", "return", "isWave32", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56948, "Length": 16, "Cover_Rate": 0.8} {"Template_token": ["", "MCRegister", "RegisterInfo", "::", "getVCC", "(", ")", "const", "{", "return", "isWave32", "?", "", ":", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getVCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56949, "Length": 16, "Cover_Rate": 0.8} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getVectorSuperClassForBitWidth", "(", "unsigned", "BitWidth", ")", "const", "{"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo (3)", "Func": "getVectorSuperClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56950, "Length": 22, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getVectorSuperClassForBitWidth", "(", "unsigned", "BitWidth", ")", "const", "{", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["return", "ST", ".", "needsAlignedVGPRs", "(", ")", "?", "getAlignedVectorSuperClassForBitWidth", "(", "BitWidth", ")", ":", "getAnyVectorSuperClassForBitWidth", "(", "BitWidth", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "getVectorSuperClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56951, "Length": 49, "Cover_Rate": 0.9074074074074074} {"Template_token": ["", "return", "ST", ".", "needsAlignedVGPRs", "(", ")", "?", "&", "", ":", "&", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getVGPR64Class", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56952, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getVGPR64Class", "(", ")", "const", "{", "return", "ST", ".", "needsAlignedVGPRs", "(", ")", "?", "&", "", ":", "&", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getVGPR64Class", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56953, "Length": 24, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getVGPRClassForBitWidth", "(", "unsigned", "BitWidth", ")", "const", "{"], "ground_truth": ["if", "(", "BitWidth", "==", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo (3)", "Func": "getVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56954, "Length": 22, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getVGPRClassForBitWidth", "(", "unsigned", "BitWidth", ")", "const", "{", "if", "(", "BitWidth", "==", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo (3)", "Func": "getVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56955, "Length": 42, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "return", "MFI", ".", "getNumFixedObjects", "(", ")", "&&", "shouldRealignStack", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "hasBasePointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56956, "Length": 13, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "bool", "RegisterInfo", "::", "isAGPR", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ";", "return", "RC", "&&", "isAGPRClass", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "isAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56958, "Length": 36, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "RegisterInfo", "::", "isAsmClobberable", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "PhysReg", ")", "const", "{"], "ground_truth": ["return", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isReserved", "(", "PhysReg", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "isAsmClobberable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56959, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "bool", "RegisterInfo", "::", "isAsmClobberable", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "PhysReg", ")", "const", "{"], "ground_truth": ["return", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isReserved", "(", "PhysReg", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "isAsmClobberable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56960, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "switch", "(", "PhysReg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo (3)", "Func": "isConstantPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56961, "Length": 17, "Cover_Rate": 0.34} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "isConstantPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56962, "Length": 21, "Cover_Rate": 0.42} {"Template_token": ["", "bool", "RegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "!", "InstrInfo", "::", "isFLATScratch", "(", "*", "MI", ")", ")", "return", "false", ";", "int64_t", "NewOffset", "=", "Offset", "+", "getScratchInstrOffset", "(", "MI", ")", ";"], "ground_truth": ["if", "(", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "NewOffset", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "isFrameOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56963, "Length": 69, "Cover_Rate": 0.711340206185567} {"Template_token": ["", "if", "(", "!", "ST", ".", "needsAlignedVGPRs", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "isVGPRClass", "(", "&", "RC", ")", ")", "return", "RC", ".", "hasSuperClassEq", "(", "getVGPRClassForBitWidth", "(", "getRegSizeInBits", "(", "RC", ")", ")", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "isProperlyAlignedRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56964, "Length": 34, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "bool", "RegisterInfo", "::", "isSGPRReg", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", ";"], "File": "SIRegisterInfo (3)", "Func": "isSGPRReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56965, "Length": 20, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "bool", "RegisterInfo", "::", "isSGPRReg", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";"], "ground_truth": ["else", "RC", "=", "getPhysRegClass", "(", "Reg", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "isSGPRReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56966, "Length": 45, "Cover_Rate": 0.8653846153846154} {"Template_token": ["", "bool", "RegisterInfo", "::", "isVGPR", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56967, "Length": 27, "Cover_Rate": 0.75} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ";", "return", "RC", "&&", "isVGPRClass", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56968, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "MovOpc", "=", "ST", ".", "enableFlatScratch", "(", ")", "?", "", ":", "", ";", "Register", "BaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "ST", ".", "enableFlatScratch", "(", ")", "?", "&", "", ":", "&", "", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "MovOpc", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", "BaseReg", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56969, "Length": 131, "Cover_Rate": 0.39939024390243905} {"Template_token": ["", "bool", "RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{"], "ground_truth": ["if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "!", "InstrInfo", "::", "isFLATScratch", "(", "*", "MI", ")", ")", "return", "false", ";"], "File": "SIRegisterInfo (3)", "Func": "needsFrameBaseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56970, "Length": 37, "Cover_Rate": 0.3894736842105263} {"Template_token": ["", "if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "!", "InstrInfo", "::", "isFLATScratch", "(", "*", "MI", ")", ")", "return", "false", ";", "int64_t", "FullOffset", "=", "Offset", "+", "getScratchInstrOffset", "(", "MI", ")", ";"], "ground_truth": ["if", "(", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "!", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "FullOffset", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "needsFrameBaseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56971, "Length": 52, "Cover_Rate": 0.5473684210526316} {"Template_token": ["", "bool", "RegisterInfo", "::", "opCanUseInlineConstant", "(", "unsigned", "OpType", ")", "const", "{"], "ground_truth": ["if", "(", "OpType", ">=", "", "&&", "OpType", "<=", "", ")", "return", "!", "ST", ".", "hasMFMAInlineLiteralBug", "(", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "opCanUseInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56973, "Length": 28, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "bool", "RegisterInfo", "::", "opCanUseLiteralConstant", "(", "unsigned", "OpType", ")", "const", "{", "return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "opCanUseLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56975, "Length": 20, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "if", "(", "RS", "->", "isRegUsed", "(", "", ")", ")", "MI", "->", "emitError", "(", "", ")", ";", "if", "(", "TmpVGPRLive", ")", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "false", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";", "I", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", "true", ")", ";", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "prepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56976, "Length": 106, "Cover_Rate": 0.3028571428571429} {"Template_token": ["", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "Index", ",", "Offset", ",", "IsLoad", ")", ";", "auto", "Not1", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "Not1", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "readWriteTmpVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56977, "Length": 53, "Cover_Rate": 0.33544303797468356} {"Template_token": ["", "bool", "RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "SIRegisterInfo (3)", "Func": "requiresFrameIndexScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56979, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "const", "MachineFrameInfo", "&", "MFI", "=", "Fn", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "hasStackObjects", "(", ")", "||", "MFI", ".", "hasCalls", "(", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "requiresRegisterScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56980, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "bool", "RegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "requiresVirtualBaseRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56981, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "RegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "requiresVirtualBaseRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56982, "Length": 15, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "BaseIdx", "=", "alignDown", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ",", "", ")", "-", "", ";"], "ground_truth": ["MCRegister", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56983, "Length": 28, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "MCRegister", "RegisterInfo", "::", "reservedPrivateSegmentBufferReg", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "BaseIdx", "=", "alignDown", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ",", "", ")", "-", "", ";", "MCRegister", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";", "return", "getMatchingSuperReg", "(", "BaseReg", ",", "", ",", "&", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56984, "Length": 52, "Cover_Rate": 0.896551724137931} {"Template_token": ["", "MCRegAliasIterator", "R", "(", "Reg", ",", "this", ",", "true", ")", ";", "for", "(", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "Reserved", ".", "set", "(", "*", "R", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "reserveRegisterTuples", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56986, "Length": 31, "Cover_Rate": 0.6888888888888889} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "IsFlat", "?", "", "::", "saddr", ":", "", "::", "vaddr", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";"], "ground_truth": ["int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";"], "File": "SIRegisterInfo (3)", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56987, "Length": 85, "Cover_Rate": 0.31365313653136534} {"Template_token": ["", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "true", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "SavedExecReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "{", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitKill", ")", ";", "}", "}", "else", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "true", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitKill", ")", ";", "I", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", "true", ")", ";"], "ground_truth": ["if", "(", "TmpVGPRLive", ")", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "true", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "restore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56988, "Length": 157, "Cover_Rate": 0.785} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SB", ".", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "if", "(", "SB", ".", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "if", "(", "LIS", ")", "{", "if", "(", "i", "==", "e", "-", "", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "MIB", ")", ";", "else", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MIB", ")", ";", "}", "}", "}", "else", "{", "SB", ".", "prepare", "(", ")", ";", "auto", "PVD", "=", "SB", ".", "getPerVGPRData", "(", ")", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "PVD", ".", "NumVGPRs", ";", "++", "Offset", ")", "{", "SB", ".", "readWriteTmpVGPR", "(", "Offset", ",", "true", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56989, "Length": 239, "Cover_Rate": 0.4613899613899614} {"Template_token": ["", "SB", ".", "prepare", "(", ")", ";", "auto", "PVD", "=", "SB", ".", "getPerVGPRData", "(", ")", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "PVD", ".", "NumVGPRs", ";", "++", "Offset", ")", "{", "SB", ".", "readWriteTmpVGPR", "(", "Offset", ",", "true", ")", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "bool", "LastSubReg", "=", "(", "i", "+", "", "==", "e", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "SB", ".", "TmpVGPR", ",", "getKillRegState", "(", "LastSubReg", ")", ")", ".", "addImm", "(", "i", ")", ";", "if", "(", "SB", ".", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "if", "(", "LIS", ")", "{"], "ground_truth": ["if", "(", "i", "==", "e", "-", "", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "MIB", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56990, "Length": 216, "Cover_Rate": 0.416988416988417} {"Template_token": ["", "void", "setMI", "(", "MachineBasicBlock", "*", "NewMBB", ",", "MachineBasicBlock", "::", "iterator", "NewMI", ")", "{", "assert", "(", "MBB", "->", "getParent", "(", ")", "==", "&", "MF", ")", ";", "MI", "=", "NewMI", ";", "MBB", "=", "NewMBB", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "setMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56991, "Length": 34, "Cover_Rate": 1.0} {"Template_token": ["", "SplitParts", "=", "TRI", ".", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "if", "(", "IsWave32", ")", "{", "ExecReg", "=", "", ";", "MovOpc", "=", "", ";", "NotOpc", "=", "", ";", "}", "else", "{", "ExecReg", "=", "", ";", "MovOpc", "=", "", ";", "NotOpc", "=", "", ";", "}", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "SuperReg", "!=", "", "&&", "SuperReg", "!=", "", "&&", "SuperReg", "!=", "", "&&", "", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "SGPRSpillBuilder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56992, "Length": 86, "Cover_Rate": 0.36752136752136755} {"Template_token": ["", "unsigned", "SrcSize", "=", "getRegSizeInBits", "(", "*", "SrcRC", ")", ";", "unsigned", "DstSize", "=", "getRegSizeInBits", "(", "*", "DstRC", ")", ";"], "ground_truth": ["unsigned", "NewSize", "=", "getRegSizeInBits", "(", "*", "NewRC", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "shouldCoalesce", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56993, "Length": 27, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "unsigned", "DstSize", "=", "getRegSizeInBits", "(", "*", "DstRC", ")", ";", "unsigned", "NewSize", "=", "getRegSizeInBits", "(", "*", "NewRC", ")", ";"], "ground_truth": ["if", "(", "SrcSize", "<=", "", "||", "DstSize", "<=", "", ")", "return", "true", ";"], "File": "SIRegisterInfo (3)", "Func": "shouldCoalesce", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56994, "Length": 31, "Cover_Rate": 0.36046511627906974} {"Template_token": ["", "bool", "RegisterInfo", "::", "shouldRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "TargetRegisterInfo", "::", "shouldRealignStack", "(", "MF", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "shouldRealignStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56995, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "bool", "RegisterInfo", "::", "shouldRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "return", "false", ";"], "File": "SIRegisterInfo (3)", "Func": "shouldRealignStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56996, "Length": 37, "Cover_Rate": 0.8043478260869565} {"Template_token": ["", "RegPressureIgnoredUnits", ".", "set", "(", "*", "MCRegUnitIterator", "(", "MCRegister", "::", "from", "(", "", ")", ",", "this", ")", ")", ";", "for", "(", "auto", "Reg", ":", "", ")", "RegPressureIgnoredUnits", ".", "set", "(", "*", "MCRegUnitIterator", "(", "Reg", ",", "this", ")", ")", ";", "static", "llvm", "::", "once_flag", "InitializeRegSplitPartsFlag", ";", "static", "auto", "InitializeRegSplitPartsOnce", "=", "[", "this", "]", "(", ")", "{", "for", "(", "unsigned", "Idx", "=", "", ",", "E", "=", "getNumSubRegIndices", "(", ")", "-", "", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "{", "unsigned", "Size", "=", "getSubRegIdxSize", "(", "Idx", ")", ";", "if", "(", "Size", "&", "", ")", "continue", ";", "std", "::", "vector", "<", "int16_t", ">", "&", "Vec", "=", "RegSplitParts", "[", "Size", "/", "", "-", "", "]", ";", "unsigned", "Pos", "=", "getSubRegIdxOffset", "(", "Idx", ")", ";", "if", "(", "Pos", "%", "Size", ")", "continue", ";", "Pos", "/=", "Size", ";"], "ground_truth": ["if", "(", "Vec", ".", "empty", "(", ")", ")", "{"], "File": "SIRegisterInfo (3)", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56997, "Length": 140, "Cover_Rate": 0.3111111111111111} {"Template_token": ["", "}", "MI", "=", "RestoreMBB", ".", "end", "(", ")", ";", "SB", ".", "setMI", "(", "&", "RestoreMBB", ",", "MI", ")", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "PVD", ".", "NumVGPRs", ";", "++", "Offset", ")", "{", "for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "bool", "LastSubReg", "=", "(", "i", "+", "", "==", "e", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "SB", ".", "TmpVGPR", ",", "getKillRegState", "(", "LastSubReg", ")", ")", ".", "addImm", "(", "i", ")", ";"], "ground_truth": ["if", "(", "SB", ".", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "spillEmergencySGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56998, "Length": 187, "Cover_Rate": 0.374749498997996} {"Template_token": ["", "if", "(", "i", "+", "", "==", "SB", ".", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "SB", ".", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "}", "MI", "=", "RestoreMBB", ".", "end", "(", ")", ";", "SB", ".", "setMI", "(", "&", "RestoreMBB", ",", "MI", ")", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "PVD", ".", "NumVGPRs", ";", "++", "Offset", ")", "{", "for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "bool", "LastSubReg", "=", "(", "i", "+", "", "==", "e", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "SB", ".", "TmpVGPR", ",", "getKillRegState", "(", "LastSubReg", ")", ")", ".", "addImm", "(", "i", ")", ";", "if", "(", "SB", ".", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}"], "ground_truth": ["SB", ".", "restore", "(", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "spillEmergencySGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 56999, "Length": 231, "Cover_Rate": 0.46292585170340683} {"Template_token": ["", "}", "else", "{", "SB", ".", "prepare", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "SB", ".", "NumSubRegs", "==", "", ")", "&&", "SB", ".", "IsKill", ")", ";", "auto", "PVD", "=", "SB", ".", "getPerVGPRData", "(", ")", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "PVD", ".", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "*", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SB", ".", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PVD", ".", "PerVGPR", ")", ".", "addReg", "(", "SB", ".", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "", ";", "if", "(", "LIS", ")", "{", "if", "(", "i", "==", "", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "WriteLane", ")", ";", "else", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "WriteLane", ")", ";", "}", "if", "(", "SB", ".", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "SB", ".", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "SB", ".", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "SB", ".", "readWriteTmpVGPR", "(", "Offset", ",", "false", ")", ";", "}", "SB", ".", "restore", "(", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "SB", ".", "MFI", ".", "addToSpilledSGPRs", "(", "SB", ".", "NumSubRegs", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "SB", ".", "SuperReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIRegisterInfo (3)", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57000, "Length": 321, "Cover_Rate": 0.47345132743362833} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MCPhysReg", "Reg", "=", "MFI", "->", "getVGPRToAGPRSpill", "(", "Index", ",", "Lane", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "MachineInstrBuilder", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "auto", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";", "bool", "IsVGPR", "=", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "IsVGPR", "==", "TRI", "->", "isVGPR", "(", "MRI", ",", "ValueReg", ")", ")", "{", "auto", "CopyMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "CopyMIB", "->", "setAsmPrinterFlag", "(", "MachineInstr", "::", "ReloadReuse", ")", ";", "return", "CopyMIB", ";", "}"], "ground_truth": ["unsigned", "Opc", "=", "(", "IsStore", "^", "IsVGPR", ")", "?", "", ":", "", ";"], "File": "SIRegisterInfo (3)", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57001, "Length": 181, "Cover_Rate": 0.6306620209059234} {"Template_token": ["", "if", "(", "LoadStoreOp", "==", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";"], "ground_truth": ["MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "SIRegisterInfo101", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57002, "Length": 120, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "const", "MachineOperand", "*", "VDataIn", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata_in", ")", ";", "if", "(", "VDataIn", ")", "NewMI", ".", "add", "(", "*", "VDataIn", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIRegisterInfo101", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57003, "Length": 176, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "EltSize", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "", "?", "ValueReg", ":", "getSubReg", "(", "ValueReg", ",", "getSubRegFromChannel", "(", "i", ")", ")", ";", "unsigned", "SOffsetRegState", "=", "", ";", "unsigned", "SrcDstRegState", "=", "getDefRegState", "(", "!", "IsStore", ")", ";", "if", "(", "i", "+", "", "==", "e", ")", "{", "SOffsetRegState", "|=", "getKillRegState", "(", "Scavenged", ")", ";", "SrcDstRegState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "}", "MachinePointerInfo", "PInfo", "=", "BasePtrInfo", ".", "getWithOffset", "(", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "NewMMO", "=", "MF", "->", "getMachineMemOperand", "(", "PInfo", ",", "MMO", "->", "getFlags", "(", ")", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "Desc", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "!", "IsStore", ")", "|", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "NewMMO", ")", ";", "if", "(", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "ValueReg", ",", "RegState", "::", "Implicit", "|", "SrcDstRegState", ")", ";", "}", "if", "(", "ScratchOffsetRegDelta", "!=", "", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchOffsetReg", ")", ".", "addReg", "(", "ScratchOffsetReg", ")", ".", "addImm", "(", "ScratchOffsetRegDelta", ")", ";"], "File": "SIRegisterInfo101", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57004, "Length": 244, "Cover_Rate": 0.4080267558528428} {"Template_token": ["", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo101", "Func": "getEquivalentSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57006, "Length": 29, "Cover_Rate": 0.37662337662337664} {"Template_token": ["", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":"], "ground_truth": ["return", "&", "", ";"], "File": "SIRegisterInfo101", "Func": "getEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57007, "Length": 28, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "}", ";"], "ground_truth": ["for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{"], "File": "SIRegisterInfo101", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57008, "Length": 54, "Cover_Rate": 0.40298507462686567} {"Template_token": ["", "REG_RANGE", "(", "", ",", "", ",", "SGPR64RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "VGPR96RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "VGPR128RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "SGPR128RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "VGPR256RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "VGPR512RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "SGPR256RegNames", ")", ";"], "ground_truth": ["REG_RANGE", "(", "", ",", "", ",", "SGPR512RegNames", ")", ";"], "File": "SIRegisterInfo101", "Func": "getRegAsmName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57009, "Length": 72, "Cover_Rate": 0.3090128755364807} {"Template_token": ["", "if", "(", "Idx", "==", "getVGPRPressureSet", "(", ")", ")", "return", "getRegPressureLimit", "(", "&", "", ",", "const_cast", "<", "MachineFunction", "&", ">", "(", "MF", ")", ")", ";", "if", "(", "Idx", "==", "getSGPRPressureSet", "(", ")", ")", "return", "getRegPressureLimit", "(", "&", "", ",", "const_cast", "<", "MachineFunction", "&", ">", "(", "MF", ")", ")", ";"], "ground_truth": ["return", "RegisterInfo", "::", "getRegPressureSetLimit", "(", "MF", ",", "Idx", ")", ";"], "File": "SIRegisterInfo101", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57011, "Length": 58, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";", "static", "const", "int16_t", "Sub0_7", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "}", ";", "static", "const", "int16_t", "Sub0_3", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "}", ";", "static", "const", "int16_t", "Sub0_2", "[", "]", "=", "{", "", ",", "", ",", "", ",", "}", ";", "static", "const", "int16_t", "Sub0_1", "[", "]", "=", "{", "", ",", "", ",", "}", ";", "switch", "(", "", "(", "*", "RC", "->", "MC", ")", ")", "{", "case", "", ":", "return", "{", "}", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_1", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_2", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_3", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_7", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_15", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "EltSize", "==", "", ")", "{", "static", "const", "int16_t", "Sub0_15_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_7_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_3_64", "[", "]", "=", "{", "", ",", "", "}", ";", "switch", "(", "", "(", "*", "RC", "->", "MC", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo101", "Func": "getRegSplitParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57012, "Length": 256, "Cover_Rate": 0.4876190476190476} {"Template_token": ["", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_3", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_7", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_15", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "EltSize", "==", "", ")", "{", "static", "const", "int16_t", "Sub0_15_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_7_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_3_64", "[", "]", "=", "{", "", ",", "", "}", ";", "switch", "(", "", "(", "*", "RC", "->", "MC", ")", ")", "{", "case", "", ":", "return", "{", "}", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_3_64", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_7_64", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_15_64", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "assert", "(", "EltSize", "==", "", "&&", "", ")", ";", "static", "const", "int16_t", "Sub0_15_128", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_7_128", "[", "]", "=", "{", "", ",", "", "}", ";", "switch", "(", "", "(", "*", "RC", "->", "MC", ")", ")", "{"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo101", "Func": "getRegSplitParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57013, "Length": 205, "Cover_Rate": 0.3904761904761905} {"Template_token": ["", "BitVector", "RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}", "unsigned", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "unsigned", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", "!=", "", ")", "{"], "ground_truth": ["reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";"], "File": "SIRegisterInfo101", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57014, "Length": 395, "Cover_Rate": 0.8531317494600432} {"Template_token": ["", "unsigned", "Count", "=", "getSubRegIndexLaneMask", "(", "SubIdx", ")", ".", "getNumLanes", "(", ")", ";", "if", "(", "isSGPRClass", "(", "RC", ")", ")", "{", "switch", "(", "Count", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "switch", "(", "Count", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo101", "Func": "getSubRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57015, "Length": 89, "Cover_Rate": 0.536144578313253} {"Template_token": ["", "unsigned", "Size", "=", "getRegSizeInBits", "(", "*", "RC", ")", ";", "if", "(", "Size", "<", "", ")", "return", "false", ";", "switch", "(", "Size", ")", "{", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo101", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57016, "Length": 82, "Cover_Rate": 0.5857142857142857} {"Template_token": ["", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo101", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57017, "Length": 64, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo101", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57018, "Length": 87, "Cover_Rate": 0.3625} {"Template_token": ["", "bool", "RegisterInfo", "::", "requiresFrameIndexReplacementScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "MF", ".", "getFrameInfo", "(", ")", ".", "hasStackObjects", "(", ")", "&&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "hasScalarStores", "(", ")", "&&", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "hasSpilledSGPRs", "(", ")", ";"], "File": "SIRegisterInfo101", "Func": "requiresFrameIndexReplacementScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57019, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "reservedStackPtrOffsetReg", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo101", "Func": "reservedStackPtrOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57021, "Length": 15, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "reservedStackPtrOffsetReg", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo101", "Func": "reservedStackPtrOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57022, "Length": 15, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "unsigned", "NumRegPressureSets", "=", "getNumRegPressureSets", "(", ")", ";", "SGPRSetID", "=", "NumRegPressureSets", ";", "VGPRSetID", "=", "NumRegPressureSets", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "classifyPressureSet", "(", "i", ",", "", ",", "SGPRPressureSets", ")", ";", "classifyPressureSet", "(", "i", ",", "", ",", "VGPRPressureSets", ")", ";", "}", "std", "::", "vector", "<", "unsigned", ">", "PressureSetRegUnits", "(", "NumRegPressureSets", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "getNumRegUnits", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "int", "*", "PSets", "=", "getRegUnitPressureSets", "(", "i", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "PSets", "[", "j", "]", "!=", "-", "", ";", "++", "j", ")", "{", "++", "PressureSetRegUnits", "[", "PSets", "[", "j", "]", "]", ";", "}", "}", "unsigned", "VGPRMax", "=", "", ",", "SGPRMax", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "if", "(", "isVGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "VGPRMax", ")", "{", "VGPRSetID", "=", "i", ";", "VGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";", "continue", ";", "}", "if", "(", "isSGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "SGPRMax", ")", "{", "SGPRSetID", "=", "i", ";", "SGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";", "}", "}"], "ground_truth": ["assert", "(", "SGPRSetID", "<", "NumRegPressureSets", "&&", "VGPRSetID", "<", "NumRegPressureSets", ")", ";"], "File": "SIRegisterInfo101", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57023, "Length": 215, "Cover_Rate": 0.7651245551601423} {"Template_token": ["", "if", "(", "SpillToVGPR", ")", "{", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstrBuilder", "Mov", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "e", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "Mov", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "}", "if", "(", "M0CopyReg", "!=", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "M0CopyReg", ",", "RegState", "::", "Kill", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MFI", "->", "addToSpilledSGPRs", "(", "NumSubRegs", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIRegisterInfo101", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57024, "Length": 357, "Cover_Rate": 0.3442622950819672} {"Template_token": ["", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "}", ";", "for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{", "if", "(", "BaseClass", "->", "contains", "(", "Reg", ")", ")", "{", "return", "BaseClass", ";", "}", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "SIRegisterInfo103", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57027, "Length": 78, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getPhysRegClass", "(", "unsigned", "Reg", ")", "const", "{", "assert", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "static", "const", "TargetRegisterClass", "*", "const", "BaseClasses", "[", "]", "=", "{"], "ground_truth": ["&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "}", ";"], "File": "SIRegisterInfo103", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57028, "Length": 83, "Cover_Rate": 0.5763888888888888} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Occupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "RegisterInfo", "::", "getRegPressureLimit", "(", "RC", ",", "MF", ")", ";", "case", "", ":", "return", "std", "::", "min", "(", "ST", ".", "getMaxNumVGPRs", "(", "Occupancy", ")", ",", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ")", ";", "case", "", ":", "return", "std", "::", "min", "(", "ST", ".", "getMaxNumSGPRs", "(", "Occupancy", ",", "true", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo103", "Func": "getRegPressureLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57029, "Length": 105, "Cover_Rate": 0.7553956834532374} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}", "unsigned", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "unsigned", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";"], "ground_truth": ["assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";"], "File": "SIRegisterInfo103", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57030, "Length": 316, "Cover_Rate": 0.6825053995680346} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";"], "File": "SIRegisterInfo103", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57031, "Length": 152, "Cover_Rate": 0.3282937365010799} {"Template_token": ["", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "FIReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FIReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";"], "File": "SIRegisterInfo103", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57032, "Length": 139, "Cover_Rate": 0.5791666666666667} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "BaseIdx", "=", "alignDown", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ",", "", ")", "-", "", ";"], "ground_truth": ["unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";"], "File": "SIRegisterInfo103", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57035, "Length": 42, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "reservedPrivateSegmentBufferReg", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "BaseIdx", "=", "alignDown", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ",", "", ")", "-", "", ";"], "ground_truth": ["unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";"], "File": "SIRegisterInfo103", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57036, "Length": 54, "Cover_Rate": 0.75} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "findPrivateSegmentWaveByteOffsetRegIndex", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "File": "SIRegisterInfo103", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57037, "Length": 27, "Cover_Rate": 0.54} {"Template_token": ["", "unsigned", "Reg", "=", "findPrivateSegmentWaveByteOffsetRegIndex", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "ground_truth": ["return", "", ".", "getRegister", "(", "Reg", ")", ";"], "File": "SIRegisterInfo103", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57038, "Length": 21, "Cover_Rate": 0.42} {"Template_token": ["", "void", "RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getFrameOffsetReg", "(", ")", "&&", "", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";"], "ground_truth": ["assert", "(", "isUInt", "<", "", ">", "(", "NewOffset", ")", "&&", "", ")", ";"], "File": "SIRegisterInfo103", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57039, "Length": 215, "Cover_Rate": 0.9033613445378151} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "", ")", ";"], "ground_truth": ["assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";"], "File": "SIRegisterInfo103", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57040, "Length": 116, "Cover_Rate": 0.48739495798319327} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "getNumRegUnits", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "int", "*", "PSets", "=", "getRegUnitPressureSets", "(", "i", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "PSets", "[", "j", "]", "!=", "-", "", ";", "++", "j", ")", "{", "++", "PressureSetRegUnits", "[", "PSets", "[", "j", "]", "]", ";", "}", "}", "unsigned", "VGPRMax", "=", "", ",", "SGPRMax", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "if", "(", "isVGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "VGPRMax", ")", "{", "VGPRSetID", "=", "i", ";", "VGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";"], "ground_truth": ["continue", ";"], "File": "SIRegisterInfo103", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57042, "Length": 113, "Cover_Rate": 0.40213523131672596} {"Template_token": ["", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstrBuilder", "Mov", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "e", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "Mov", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "}", "if", "(", "M0CopyReg", "!=", "", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "M0CopyReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIRegisterInfo103", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57043, "Length": 320, "Cover_Rate": 0.31809145129224653} {"Template_token": ["", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "Index", ")", ";", "const", "MachinePointerInfo", "&", "BasePtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "Register", "TmpReg", "=", "hasAGPRs", "(", "RC", ")", "?", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "tmp", ")", "->", "getReg", "(", ")", ":", "Register", "(", ")", ";", "assert", "(", "(", "Offset", "%", "EltSize", ")", "==", "", "&&", "", ")", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", "-", "EltSize", ")", ")", "{", "SOffset", "=", "", ";", "Offset", "*=", "ST", ".", "getWavefrontSize", "(", ")", ";", "if", "(", "RS", ")", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ",", "false", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "SOffset", "=", "ScratchOffsetReg", ";", "ScratchOffsetRegDelta", "=", "Offset", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "EltSize", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "Register", "(", "ValueReg", ")", ":", "getSubReg", "(", "ValueReg", ",", "getSubRegFromChannel", "(", "i", ")", ")", ";", "unsigned", "SOffsetRegState", "=", "", ";", "unsigned", "SrcDstRegState", "=", "getDefRegState", "(", "!", "IsStore", ")", ";", "if", "(", "i", "+", "", "==", "e", ")", "{", "SOffsetRegState", "|=", "getKillRegState", "(", "Scavenged", ")", ";", "SrcDstRegState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "}", "auto", "MIB", "=", "spillVGPRtoAGPR", "(", "MI", ",", "Index", ",", "i", ",", "SubReg", ",", "IsKill", ")", ";", "if", "(", "!", "MIB", ".", "getInstr", "(", ")", ")", "{", "unsigned", "FinalReg", "=", "SubReg", ";", "if", "(", "TmpReg", "!=", "", ")", "{", "if", "(", "IsStore", ")", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "SubReg", "=", "TmpReg", ";", "}", "MachinePointerInfo", "PInfo", "=", "BasePtrInfo", ".", "getWithOffset", "(", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "NewMMO", "=", "MF", "->", "getMachineMemOperand", "(", "PInfo", ",", "MMO", "->", "getFlags", "(", ")", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "Desc", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "!", "IsStore", ")", "|", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "NewMMO", ")", ";", "if", "(", "!", "IsStore", "&&", "TmpReg", "!=", "", ")", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FinalReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "ValueReg", ",", "RegState", "::", "Implicit", "|", "SrcDstRegState", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo104", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57044, "Length": 498, "Cover_Rate": 0.6509803921568628} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "Desc", ".", "mayStore", "(", ")", ";", "bool", "Scavenged", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffsetReg", ";", "const", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MF", "->", "getRegInfo", "(", ")", ",", "ValueReg", ")", ";", "unsigned", "NumSubRegs", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "(", "EltSize", "*", "CHAR_BIT", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "EltSize", ";", "int64_t", "Offset", "=", "InstOffset", "+", "MFI", ".", "getObjectOffset", "(", "Index", ")", ";", "int64_t", "ScratchOffsetRegDelta", "=", "", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "Index", ")", ";", "const", "MachinePointerInfo", "&", "BasePtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "Register", "TmpReg", "=", "hasAGPRs", "(", "RC", ")", "?", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "tmp", ")", "->", "getReg", "(", ")", ":", "Register", "(", ")", ";", "assert", "(", "(", "Offset", "%", "EltSize", ")", "==", "", "&&", "", ")", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", "-", "EltSize", ")", ")", "{", "SOffset", "=", "", ";", "Offset", "*=", "ST", ".", "getWavefrontSize", "(", ")", ";", "if", "(", "RS", ")", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ",", "false", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "SOffset", "=", "ScratchOffsetReg", ";", "ScratchOffsetRegDelta", "=", "Offset", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "EltSize", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "Register", "(", "ValueReg", ")", ":", "getSubReg", "(", "ValueReg", ",", "getSubRegFromChannel", "(", "i", ")", ")", ";", "unsigned", "SOffsetRegState", "=", "", ";"], "ground_truth": ["unsigned", "SrcDstRegState", "=", "getDefRegState", "(", "!", "IsStore", ")", ";"], "File": "SIRegisterInfo104", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57045, "Length": 320, "Cover_Rate": 0.41830065359477125} {"Template_token": ["", "for", "(", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "(", "S", ".", "LaneMask", "&", "SubLanes", ")", "==", "SubLanes", ")", "{", "V", "=", "S", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "break", ";", "}", "}", "}", "else", "{", "V", "=", "LI", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "}", "if", "(", "!", "V", ")", "return", "nullptr", ";", "DefIdx", "=", "V", "->", "def", ";", "}", "else", "{", "for", "(", "MCRegUnitIterator", "Units", "(", "Reg", ",", "this", ")", ";", "Units", ".", "isValid", "(", ")", ";", "++", "Units", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "Units", ")", ";", "if", "(", "VNInfo", "*", "V", "=", "LR", ".", "getVNInfoAt", "(", "UseIdx", ")", ")", "{", "if", "(", "!", "DefIdx", ".", "isValid", "(", ")", "||", "MDT", ".", "dominates", "(", "LIS", "->", "getInstructionFromIndex", "(", "DefIdx", ")", ",", "LIS", "->", "getInstructionFromIndex", "(", "V", "->", "def", ")", ")", ")", "DefIdx", "=", "V", "->", "def", ";", "}", "else", "{", "return", "nullptr", ";", "}", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo104", "Func": "findReachingDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57048, "Length": 160, "Cover_Rate": 0.49382716049382713} {"Template_token": ["", "static", "const", "TargetRegisterClass", "*", "const", "BaseClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "}", ";"], "ground_truth": ["for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{"], "File": "SIRegisterInfo104", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57049, "Length": 94, "Cover_Rate": 0.5108695652173914} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getPhysRegClass", "(", "unsigned", "Reg", ")", "const", "{", "assert", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "static", "const", "TargetRegisterClass", "*", "const", "BaseClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "}", ";"], "ground_truth": ["for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{"], "File": "SIRegisterInfo104", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57050, "Length": 117, "Cover_Rate": 0.6358695652173914} {"Template_token": ["", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "return", "getPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo104", "Func": "getRegClassForReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57052, "Length": 24, "Cover_Rate": 0.5853658536585366} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "FIReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FIReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "FIReg", ")", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo104", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57053, "Length": 159, "Cover_Rate": 0.6489795918367347} {"Template_token": ["", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarLoadOp", ")", ",", "SubReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "continue", ";", "}", "if", "(", "SpillToVGPR", ")", "{", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "if", "(", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "if", "(", "!", "TmpVGPR", ".", "isValid", "(", ")", ")", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpVGPR", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "if", "(", "M0CopyReg", "!=", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "M0CopyReg", ",", "RegState", "::", "Kill", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIRegisterInfo104", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57054, "Length": 396, "Cover_Rate": 0.41422594142259417} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "getNumRegUnits", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "int", "*", "PSets", "=", "getRegUnitPressureSets", "(", "i", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "PSets", "[", "j", "]", "!=", "-", "", ";", "++", "j", ")", "{", "++", "PressureSetRegUnits", "[", "PSets", "[", "j", "]", "]", ";", "}", "}", "unsigned", "VGPRMax", "=", "", ",", "SGPRMax", "=", "", ",", "AGPRMax", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "if", "(", "isVGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "VGPRMax", ")", "{"], "ground_truth": ["VGPRSetID", "=", "i", ";"], "File": "SIRegisterInfo104", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57055, "Length": 108, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "bool", "SpillToSMEM", "=", "spillSGPRToSMEM", "(", ")", ";", "if", "(", "SpillToSMEM", "&&", "OnlyToVGPR", ")", "return", "false", ";", "Register", "FrameReg", "=", "getFrameRegister", "(", "*", "MF", ")", ";", "assert", "(", "SpillToVGPR", "||", "(", "SuperReg", "!=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getFrameOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "OffsetReg", "=", "", ";", "unsigned", "M0CopyReg", "=", "", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "", ")", ")", "{", "M0CopyReg", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ",", "false", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "unsigned", "ScalarStoreOp", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarStoreOp", ")", "=", "getSpillEltSize", "(", "getRegSizeInBits", "(", "*", "RC", ")", "/", "", ",", "true", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "Register", "TmpVGPR", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "*", "FrOffset", ")", "+", "(", "EltSize", "*", "i", ")", ";", "if", "(", "Offset", "!=", "", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "SIRegisterInfo104", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57056, "Length": 391, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "bool", "RanOutOfSGPRs", "=", "false", ";", "bool", "Scavenged", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffset", ";", "unsigned", "OriginalImmOffset", "=", "Offset", ";", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", ")", ")", "{", "SOffset", "=", "", ";", "if", "(", "RS", ")", "SOffset", "=", "RS", "->", "FindUnusedReg", "(", "&", "", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "RanOutOfSGPRs", "=", "true", ";", "SOffset", "=", "ScratchOffset", ";"], "ground_truth": ["}", "else", "{"], "File": "SIRegisterInfo106", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57057, "Length": 146, "Cover_Rate": 0.31670281995661603} {"Template_token": ["", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIRegisterInfo106", "Func": "getEquivalentSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57058, "Length": 25, "Cover_Rate": 0.3246753246753247} {"Template_token": ["", "if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "", ";"], "ground_truth": ["assert", "(", "Idx", "==", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", "&&", "", ")", ";"], "File": "SIRegisterInfo106", "Func": "getFrameIndexInstrOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57059, "Length": 34, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "", ";", "assert", "(", "Idx", "==", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", "&&", "", ")", ";", "int", "OffIdx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "offset", ")", ";"], "ground_truth": ["return", "MI", "->", "getOperand", "(", "OffIdx", ")", ".", "getImm", "(", ")", ";"], "File": "SIRegisterInfo106", "Func": "getFrameIndexInstrOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57060, "Length": 62, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "unsigned", "MaxInvocationsPerWave", "=", "MDPerCU", "*", "ST", ".", "getWavefrontSize", "(", ")", ";", "return", "alignTo", "(", "MFI", ".", "getMaximumWorkGroupSize", "(", "MF", ")", ",", "MaxInvocationsPerWave", ")", "/", "MaxInvocationsPerWave", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo106", "Func": "getMaxWaveCountPerSIMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57061, "Length": 27, "Cover_Rate": 0.38028169014084506} {"Template_token": ["", "static", "unsigned", "getMaxWaveCountPerMD", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "File": "SIRegisterInfo106", "Func": "getMaxWaveCountPerSIMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57062, "Length": 39, "Cover_Rate": 0.5492957746478874} {"Template_token": ["", "TotalSGPRCountPerMD", "=", "", ";", "AddressableSGPRCount", "=", "", ";", "SGPRUsageAlignment", "=", "", ";", "ReservedSGPRCount", "=", "", ";", "}", "else", "{", "TotalSGPRCountPerMD", "=", "", ";", "AddressableSGPRCount", "=", "", ";", "SGPRUsageAlignment", "=", "", ";", "ReservedSGPRCount", "=", "", ";", "}"], "ground_truth": ["unsigned", "MaxSGPRCount", "=", "(", "TotalSGPRCountPerMD", "/", "MaxWaveCountPerMD", ")", ";"], "File": "SIRegisterInfo106", "Func": "getMaxWorkGroupSGPRCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57063, "Length": 45, "Cover_Rate": 0.33088235294117646} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "MaxWaveCountPerMD", "=", "getMaxWaveCountPerMD", "(", "MF", ")", ";", "unsigned", "TotalSGPRCountPerMD", ",", "AddressableSGPRCount", ",", "SGPRUsageAlignment", ";", "unsigned", "ReservedSGPRCount", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "TotalSGPRCountPerMD", "=", "", ";", "AddressableSGPRCount", "=", "", ";", "SGPRUsageAlignment", "=", "", ";", "ReservedSGPRCount", "=", "", ";", "}", "else", "{", "TotalSGPRCountPerMD", "=", "", ";", "AddressableSGPRCount", "=", "", ";", "SGPRUsageAlignment", "=", "", ";"], "ground_truth": ["ReservedSGPRCount", "=", "", ";"], "File": "SIRegisterInfo106", "Func": "getMaxWorkGroupSGPRCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57064, "Length": 80, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "unsigned", "MaxWaveCountPerMD", "=", "getMaxWaveCountPerMD", "(", "MF", ")", ";", "unsigned", "TotalVGPRCountPerMD", "=", "", ";", "unsigned", "VGPRUsageAlignment", "=", "", ";"], "ground_truth": ["return", "alignDown", "(", "TotalVGPRCountPerMD", "/", "MaxWaveCountPerMD", ",", "VGPRUsageAlignment", ")", ";"], "File": "SIRegisterInfo106", "Func": "getMaxWorkGroupVGPRCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57065, "Length": 28, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "static", "unsigned", "getMaxWorkGroupVGPRCount", "(", "const", "MachineFunction", "&", "MF", ")", "{", "unsigned", "MaxWaveCountPerMD", "=", "getMaxWaveCountPerMD", "(", "MF", ")", ";", "unsigned", "TotalVGPRCountPerMD", "=", "", ";", "unsigned", "VGPRUsageAlignment", "=", "", ";"], "ground_truth": ["return", "alignDown", "(", "TotalVGPRCountPerMD", "/", "MaxWaveCountPerMD", ",", "VGPRUsageAlignment", ")", ";"], "File": "SIRegisterInfo106", "Func": "getMaxWorkGroupVGPRCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57066, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getNumSGPRsAllowed", "(", "const", "Subtarget", "&", "ST", ",", "unsigned", "WaveCount", ")", "const", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "switch", "(", "WaveCount", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "SIRegisterInfo106", "Func": "getNumSGPRsAllowed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57067, "Length": 51, "Cover_Rate": 0.46788990825688076} {"Template_token": ["", "assert", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "static", "const", "TargetRegisterClass", "*", "const", "BaseClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "}", ";"], "ground_truth": ["for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{"], "File": "SIRegisterInfo106", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57068, "Length": 69, "Cover_Rate": 0.5564516129032258} {"Template_token": ["", "case", "", ":", "switch", "(", "Channel", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "switch", "(", "Channel", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Channel", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "break", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "Reg", ")", ";", "if", "(", "RC", "->", "getSize", "(", ")", "==", "", ")", "{"], "ground_truth": ["assert", "(", "Channel", "==", "", ")", ";"], "File": "SIRegisterInfo106", "Func": "getPhysRegSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57069, "Length": 119, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "case", "RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ":", "assert", "(", "ST", ".", "isAmdHsaOS", "(", ")", "&&", "", ")", ";", "assert", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", ";", "return", "MFI", "->", "PrivateSegmentBufferUserSGPR", ";", "case", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ":", "assert", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", ";", "return", "MFI", "->", "KernargSegmentPtrUserSGPR", ";", "case", "RegisterInfo", "::", "DISPATCH_ID", ":", "llvm_unreachable", "(", "", ")", ";", "case", "RegisterInfo", "::", "FLAT_SCRATCH_INIT", ":", "assert", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", ";", "return", "MFI", "->", "FlatScratchInitUserSGPR", ";", "case", "RegisterInfo", "::", "DISPATCH_PTR", ":", "assert", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", ";", "return", "MFI", "->", "DispatchPtrUserSGPR", ";", "case", "RegisterInfo", "::", "QUEUE_PTR", ":", "assert", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", ";", "return", "MFI", "->", "QueuePtrUserSGPR", ";"], "ground_truth": ["case", "RegisterInfo", "::", "WORKITEM_ID_X", ":"], "File": "SIRegisterInfo106", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57070, "Length": 121, "Cover_Rate": 0.4019933554817276} {"Template_token": ["", "assert", "(", "MFI", "->", "hasWorkGroupIDY", "(", ")", ")", ";", "return", "MFI", "->", "WorkGroupIDYSystemSGPR", ";", "case", "RegisterInfo", "::", "WORKGROUP_ID_Z", ":", "assert", "(", "MFI", "->", "hasWorkGroupIDZ", "(", ")", ")", ";", "return", "MFI", "->", "WorkGroupIDZSystemSGPR", ";", "case", "RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ":", "return", "MFI", "->", "PrivateSegmentWaveByteOffsetSystemSGPR", ";", "case", "RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ":", "assert", "(", "ST", ".", "isAmdHsaOS", "(", ")", "&&", "", ")", ";", "assert", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", ";", "return", "MFI", "->", "PrivateSegmentBufferUserSGPR", ";", "case", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ":", "assert", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", ";", "return", "MFI", "->", "KernargSegmentPtrUserSGPR", ";", "case", "RegisterInfo", "::", "DISPATCH_ID", ":", "llvm_unreachable", "(", "", ")", ";", "case", "RegisterInfo", "::", "FLAT_SCRATCH_INIT", ":", "assert", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", ";", "return", "MFI", "->", "FlatScratchInitUserSGPR", ";", "case", "RegisterInfo", "::", "DISPATCH_PTR", ":", "assert", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", ";", "return", "MFI", "->", "DispatchPtrUserSGPR", ";"], "ground_truth": ["case", "RegisterInfo", "::", "QUEUE_PTR", ":"], "File": "SIRegisterInfo106", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57071, "Length": 145, "Cover_Rate": 0.48172757475083056} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "ground_truth": ["unsigned", "SGPRLimit", "=", "getNumSGPRsAllowed", "(", "STI", ",", "STI", ".", "getMaxWavesPerCU", "(", ")", ")", ";"], "File": "SIRegisterInfo106", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57072, "Length": 43, "Cover_Rate": 0.43434343434343436} {"Template_token": ["", "unsigned", "MaxWorkGroupSGPRCount", "=", "getMaxWorkGroupSGPRCount", "(", "MF", ")", ";", "unsigned", "MaxWorkGroupVGPRCount", "=", "getMaxWorkGroupVGPRCount", "(", "MF", ")", ";", "unsigned", "NumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "unsigned", "NumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxWorkGroupSGPRCount", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "MaxWorkGroupVGPRCount", ";", "i", "<", "NumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "debuggerReserveRegs", "(", ")", ")", "{", "unsigned", "ReservedVGPRFirst", "=", "MaxWorkGroupVGPRCount", "-", "MFI", "->", "getDebuggerReservedVGPRCount", "(", ")", ";", "for", "(", "unsigned", "i", "=", "ReservedVGPRFirst", ";", "i", "<", "MaxWorkGroupVGPRCount", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";"], "File": "SIRegisterInfo106", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57073, "Length": 232, "Cover_Rate": 0.6137566137566137} {"Template_token": ["", "Reserved", ".", "set", "(", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "unsigned", "MaxWorkGroupSGPRCount", "=", "getMaxWorkGroupSGPRCount", "(", "MF", ")", ";", "unsigned", "MaxWorkGroupVGPRCount", "=", "getMaxWorkGroupVGPRCount", "(", "MF", ")", ";", "unsigned", "NumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "unsigned", "NumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxWorkGroupSGPRCount", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "MaxWorkGroupVGPRCount", ";", "i", "<", "NumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}"], "ground_truth": ["const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "File": "SIRegisterInfo106", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57074, "Length": 264, "Cover_Rate": 0.6984126984126984} {"Template_token": ["", "if", "(", "SubIdx", "==", "", ")", "return", "RC", ";", "unsigned", "Count", "=", "countPopulation", "(", "getSubRegIndexLaneMask", "(", "SubIdx", ")", ")", ";", "if", "(", "isSGPRClass", "(", "RC", ")", ")", "{", "switch", "(", "Count", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo106", "Func": "getSubRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57075, "Length": 50, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";"], "ground_truth": ["default", ":"], "File": "SIRegisterInfo106", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57076, "Length": 44, "Cover_Rate": 0.3188405797101449} {"Template_token": ["", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "case", "", ":", "return", "false", ";", "case", "", ":", "return", "false", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo106", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57077, "Length": 66, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "else", "RC", "=", "getPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["return", "hasVGPRs", "(", "RC", ")", ";"], "File": "SIRegisterInfo106", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57080, "Length": 37, "Cover_Rate": 0.6981132075471698} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";"], "File": "SIRegisterInfo106", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57081, "Length": 66, "Cover_Rate": 0.34554973821989526} {"Template_token": ["", "bool", "RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{"], "ground_truth": ["return", "MI", "->", "mayLoadOrStore", "(", ")", ";"], "File": "SIRegisterInfo106", "Func": "needsFrameBaseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57083, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "return", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo106", "Func": "requiresFrameIndexScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57084, "Length": 12, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "BaseIdx", "=", "alignDown", "(", "getMaxWorkGroupSGPRCount", "(", "MF", ")", ",", "", ")", "-", "", ";", "unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";", "return", "getMatchingSuperReg", "(", "BaseReg", ",", "", ",", "&", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo106", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57086, "Length": 38, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "unsigned", "BaseIdx", "=", "alignDown", "(", "getMaxWorkGroupSGPRCount", "(", "MF", ")", ",", "", ")", "-", "", ";", "unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";", "return", "getMatchingSuperReg", "(", "BaseReg", ",", "", ",", "&", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo106", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57087, "Length": 38, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "if", "(", "RegCount", "&", "", ")", "{", "Reg", "=", "RegCount", "-", "", ";", "}", "else", "{", "Reg", "=", "RegCount", "-", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo106", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57088, "Length": 23, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "if", "(", "isUInt", "<", "", ">", "(", "NewOffset", ")", ")", "{"], "ground_truth": ["FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";"], "File": "SIRegisterInfo106", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57089, "Length": 152, "Cover_Rate": 0.4887459807073955} {"Template_token": ["", "unsigned", "NumRegPressureSets", "=", "getNumRegPressureSets", "(", ")", ";", "SGPR32SetID", "=", "NumRegPressureSets", ";", "VGPR32SetID", "=", "NumRegPressureSets", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "strncmp", "(", "", ",", "getRegPressureSetName", "(", "i", ")", ",", "", ")", "==", "", ")", "SGPR32SetID", "=", "i", ";"], "File": "SIRegisterInfo106", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57090, "Length": 50, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "Desc", ".", "mayStore", "(", ")", ";", "bool", "Scavenged", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffsetReg", ";", "const", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MF", "->", "getRegInfo", "(", ")", ",", "ValueReg", ")", ";", "unsigned", "NumSubRegs", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "(", "EltSize", "*", "CHAR_BIT", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "EltSize", ";", "int64_t", "Offset", "=", "InstOffset", "+", "MFI", ".", "getObjectOffset", "(", "Index", ")", ";", "int64_t", "ScratchOffsetRegDelta", "=", "", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "Index", ")", ";", "const", "MachinePointerInfo", "&", "BasePtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "Register", "TmpReg", "=", "hasAGPRs", "(", "RC", ")", "?", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "tmp", ")", "->", "getReg", "(", ")", ":", "Register", "(", ")", ";", "assert", "(", "(", "Offset", "%", "EltSize", ")", "==", "", "&&", "", ")", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", "-", "EltSize", ")", ")", "{", "SOffset", "=", "", ";", "Offset", "*=", "ST", ".", "getWavefrontSize", "(", ")", ";", "if", "(", "RS", ")", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ",", "false", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "SOffset", "=", "ScratchOffsetReg", ";", "ScratchOffsetRegDelta", "=", "Offset", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "SIRegisterInfo107", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57092, "Length": 256, "Cover_Rate": 0.33246753246753247} {"Template_token": ["", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";"], "ground_truth": ["default", ":"], "File": "SIRegisterInfo107", "Func": "getEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57095, "Length": 65, "Cover_Rate": 0.5752212389380531} {"Template_token": ["", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "default", ":"], "ground_truth": ["if", "(", "Size", "<", "", ")", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":"], "File": "SIRegisterInfo107", "Func": "getRegClassForSizeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57096, "Length": 128, "Cover_Rate": 0.39263803680981596} {"Template_token": ["", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":"], "ground_truth": ["return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";"], "File": "SIRegisterInfo107", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57097, "Length": 70, "Cover_Rate": 0.3763440860215054} {"Template_token": ["", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "default", ":", "assert", "(", "Size", "<", "", "&&", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo107", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57098, "Length": 72, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "void", "RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "", ")", ";", "SeenFI", "=", "true", ";", "}", "}"], "ground_truth": ["MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";"], "File": "SIRegisterInfo107", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57099, "Length": 120, "Cover_Rate": 0.5042016806722689} {"Template_token": ["", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", "&&", "", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";"], "ground_truth": ["assert", "(", "isUInt", "<", "", ">", "(", "NewOffset", ")", "&&", "", ")", ";"], "File": "SIRegisterInfo107", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57100, "Length": 82, "Cover_Rate": 0.3445378151260504} {"Template_token": ["", "if", "(", "spillVGPRtoAGPR", "(", "MI", ",", "Index", ",", "", ",", "Reg", "->", "getReg", "(", ")", ",", "false", ")", ".", "getInstr", "(", ")", ")", "return", "true", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";"], "ground_truth": ["const", "MachineOperand", "*", "VDataIn", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata_in", ")", ";"], "File": "SIRegisterInfo10", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57101, "Length": 132, "Cover_Rate": 0.5038167938931297} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";", "if", "(", "spillVGPRtoAGPR", "(", "MI", ",", "Index", ",", "", ",", "Reg", "->", "getReg", "(", ")", ",", "false", ")", ".", "getInstr", "(", ")", ")", "return", "true", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "const", "MachineOperand", "*", "VDataIn", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata_in", ")", ";"], "ground_truth": ["if", "(", "VDataIn", ")", "NewMI", ".", "add", "(", "*", "VDataIn", ")", ";"], "File": "SIRegisterInfo10", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57102, "Length": 225, "Cover_Rate": 0.8587786259541985} {"Template_token": ["", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "Index", ")", ";", "const", "MachinePointerInfo", "&", "BasePtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "Register", "TmpReg", "=", "hasAGPRs", "(", "RC", ")", "?", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "tmp", ")", "->", "getReg", "(", ")", ":", "Register", "(", ")", ";", "assert", "(", "(", "Offset", "%", "EltSize", ")", "==", "", "&&", "", ")", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", "-", "EltSize", ")", ")", "{", "SOffset", "=", "", ";", "Offset", "*=", "ST", ".", "getWavefrontSize", "(", ")", ";", "if", "(", "RS", ")", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ",", "false", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "SOffset", "=", "ScratchOffsetReg", ";", "ScratchOffsetRegDelta", "=", "Offset", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "EltSize", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "", "?", "ValueReg", ":", "getSubReg", "(", "ValueReg", ",", "getSubRegFromChannel", "(", "i", ")", ")", ";", "unsigned", "SOffsetRegState", "=", "", ";", "unsigned", "SrcDstRegState", "=", "getDefRegState", "(", "!", "IsStore", ")", ";", "if", "(", "i", "+", "", "==", "e", ")", "{", "SOffsetRegState", "|=", "getKillRegState", "(", "Scavenged", ")", ";", "SrcDstRegState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "}", "auto", "MIB", "=", "spillVGPRtoAGPR", "(", "MI", ",", "Index", ",", "i", ",", "SubReg", ",", "IsKill", ")", ";", "if", "(", "!", "MIB", ".", "getInstr", "(", ")", ")", "{", "unsigned", "FinalReg", "=", "SubReg", ";", "if", "(", "TmpReg", "!=", "", ")", "{", "if", "(", "IsStore", ")", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "SubReg", "=", "TmpReg", ";", "}", "MachinePointerInfo", "PInfo", "=", "BasePtrInfo", ".", "getWithOffset", "(", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "NewMMO", "=", "MF", "->", "getMachineMemOperand", "(", "PInfo", ",", "MMO", "->", "getFlags", "(", ")", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";"], "ground_truth": ["MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "Desc", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "!", "IsStore", ")", "|", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "NewMMO", ")", ";"], "File": "SIRegisterInfo10", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57103, "Length": 435, "Cover_Rate": 0.5708661417322834} {"Template_token": ["", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "return", "false", ";", "return", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "canRealignStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57104, "Length": 20, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ";"], "File": "SIRegisterInfo10", "Func": "canRealignStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57105, "Length": 19, "Cover_Rate": 0.41304347826086957} {"Template_token": ["", "const", "int", "*", "PSets", "=", "getRegUnitPressureSets", "(", "*", "U", ")", ";", "if", "(", "hasPressureSet", "(", "PSets", ",", "PSetID", ")", ")", "{", "PressureSets", ".", "set", "(", "PSetID", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "classifyPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57106, "Length": 32, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "unsigned", "Reg", ";", "if", "(", "RegCount", "&", "", ")", "{", "Reg", "=", "RegCount", "-", "", ";", "}", "else", "{", "Reg", "=", "RegCount", "-", "", ";", "}", "return", "Reg", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "findPrivateSegmentWaveByteOffsetRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57107, "Length": 30, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "if", "(", "RegCount", "&", "", ")", "{", "Reg", "=", "RegCount", "-", "", ";", "}", "else", "{", "Reg", "=", "RegCount", "-", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "findPrivateSegmentWaveByteOffsetRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57108, "Length": 23, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "if", "(", "!", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "return", "nullptr", ";", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "LaneBitmask", "SubLanes", "=", "SubReg", "?", "getSubRegIndexLaneMask", "(", "SubReg", ")", ":", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "VNInfo", "*", "V", "=", "nullptr", ";", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "for", "(", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "(", "S", ".", "LaneMask", "&", "SubLanes", ")", "==", "SubLanes", ")", "{", "V", "=", "S", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "break", ";", "}", "}", "}", "else", "{", "V", "=", "LI", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "}", "if", "(", "!", "V", ")", "return", "nullptr", ";", "DefIdx", "=", "V", "->", "def", ";", "}", "else", "{", "for", "(", "MCRegUnitIterator", "Units", "(", "Reg", ",", "this", ")", ";", "Units", ".", "isValid", "(", ")", ";", "++", "Units", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "Units", ")", ";", "if", "(", "VNInfo", "*", "V", "=", "LR", ".", "getVNInfoAt", "(", "UseIdx", ")", ")", "{"], "ground_truth": ["if", "(", "!", "DefIdx", ".", "isValid", "(", ")", "||", "MDT", ".", "dominates", "(", "LIS", "->", "getInstructionFromIndex", "(", "DefIdx", ")", ",", "LIS", "->", "getInstructionFromIndex", "(", "V", "->", "def", ")", ")", ")", "DefIdx", "=", "V", "->", "def", ";"], "File": "SIRegisterInfo10", "Func": "findReachingDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57109, "Length": 207, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "return", "nullptr", ";", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "LaneBitmask", "SubLanes", "=", "SubReg", "?", "getSubRegIndexLaneMask", "(", "SubReg", ")", ":", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "VNInfo", "*", "V", "=", "nullptr", ";", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "for", "(", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "(", "S", ".", "LaneMask", "&", "SubLanes", ")", "==", "SubLanes", ")", "{", "V", "=", "S", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "break", ";", "}", "}", "}", "else", "{", "V", "=", "LI", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "}", "if", "(", "!", "V", ")", "return", "nullptr", ";", "DefIdx", "=", "V", "->", "def", ";", "}", "else", "{", "for", "(", "MCRegUnitIterator", "Units", "(", "Reg", ",", "this", ")", ";", "Units", ".", "isValid", "(", ")", ";", "++", "Units", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "Units", ")", ";", "if", "(", "VNInfo", "*", "V", "=", "LR", ".", "getVNInfoAt", "(", "UseIdx", ")", ")", "{", "if", "(", "!", "DefIdx", ".", "isValid", "(", ")", "||", "MDT", ".", "dominates", "(", "LIS", "->", "getInstructionFromIndex", "(", "DefIdx", ")", ",", "LIS", "->", "getInstructionFromIndex", "(", "V", "->", "def", ")", ")", ")", "DefIdx", "=", "V", "->", "def", ";"], "ground_truth": ["}", "else", "{"], "File": "SIRegisterInfo10", "Func": "findReachingDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57110, "Length": 220, "Cover_Rate": 0.6790123456790124} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "for", "(", "unsigned", "Reg", ":", "*", "RC", ")", "if", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo10", "Func": "findUnusedRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57111, "Length": 53, "Cover_Rate": 0.9464285714285714} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getConstrainedRegClassForOperand", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "const", "{"], "ground_truth": ["if", "(", "const", "RegisterBank", "*", "RB", "=", "MRI", ".", "getRegBankOrNull", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "getRegClassForTypeOnBank", "(", "MRI", ".", "getType", "(", "MO", ".", "getReg", "(", ")", ")", ",", "*", "RB", ",", "MRI", ")", ";"], "File": "SIRegisterInfo10", "Func": "getConstrainedRegClassForOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57114, "Length": 57, "Cover_Rate": 0.9344262295081968} {"Template_token": ["", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIRegisterInfo10", "Func": "getEquivalentAGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57115, "Length": 42, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getEquivalentAGPRClass", "(", "const", "TargetRegisterClass", "*", "SRC", ")", "const", "{", "switch", "(", "getRegSizeInBits", "(", "*", "SRC", ")", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":"], "ground_truth": ["return", "&", "", ";"], "File": "SIRegisterInfo10", "Func": "getEquivalentAGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57116, "Length": 51, "Cover_Rate": 0.6623376623376623} {"Template_token": ["", "assert", "(", "Idx", "==", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", "&&", "", ")", ";"], "ground_truth": ["return", "getMUBUFInstrOffset", "(", "MI", ")", ";"], "File": "SIRegisterInfo10", "Func": "getFrameIndexInstrOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57117, "Length": 26, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "unsigned", "getHWRegIndex", "(", "unsigned", "Reg", ")", "const", "{", "return", "getEncodingValue", "(", "Reg", ")", "&", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "getHWRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57118, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "getHWRegIndex", "(", "unsigned", "Reg", ")", "const", "{"], "ground_truth": ["return", "getEncodingValue", "(", "Reg", ")", "&", "", ";"], "File": "SIRegisterInfo10", "Func": "getHWRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57119, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "int64_t", "RegisterInfo", "::", "getMUBUFInstrOffset", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "assert", "(", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", ";", "int", "OffIdx", "=", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "offset", ")", ";", "return", "MI", "->", "getOperand", "(", "OffIdx", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "getMUBUFInstrOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57120, "Length": 52, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo10", "Func": "getNumSubRegsForSpillOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57121, "Length": 90, "Cover_Rate": 0.3515625} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getPhysRegClass", "(", "unsigned", "Reg", ")", "const", "{", "assert", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "static", "const", "TargetRegisterClass", "*", "const", "BaseClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "}", ";", "for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{"], "ground_truth": ["if", "(", "BaseClass", "->", "contains", "(", "Reg", ")", ")", "{"], "File": "SIRegisterInfo10", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57122, "Length": 127, "Cover_Rate": 0.6902173913043478} {"Template_token": ["", "static", "const", "TargetRegisterClass", "*", "const", "BaseClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "}", ";", "for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{", "if", "(", "BaseClass", "->", "contains", "(", "Reg", ")", ")", "{"], "ground_truth": ["return", "BaseClass", ";"], "File": "SIRegisterInfo10", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57123, "Length": 107, "Cover_Rate": 0.5815217391304348} {"Template_token": ["", "return", "isWave32", "?", "&", "", ":", "&", "", ";", "case", "-", "", ":", "return", "nullptr", ";", "default", ":"], "ground_truth": ["return", "RegisterInfo", "::", "getRegClass", "(", "RCID", ")", ";"], "File": "SIRegisterInfo10", "Func": "getRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57126, "Length": 26, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "return", "getPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "getRegClassForReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57127, "Length": 24, "Cover_Rate": 0.5853658536585366} {"Template_token": ["", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":"], "ground_truth": ["&", "", ";"], "File": "SIRegisterInfo10", "Func": "getRegClassForSizeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57129, "Length": 123, "Cover_Rate": 0.40728476821192056} {"Template_token": ["", "return", "RegisterInfo", "::", "getRegPressureLimit", "(", "RC", ",", "MF", ")", ";", "case", "", ":", "return", "std", "::", "min", "(", "ST", ".", "getMaxNumVGPRs", "(", "Occupancy", ")", ",", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ")", ";", "case", "", ":", "return", "std", "::", "min", "(", "ST", ".", "getMaxNumSGPRs", "(", "Occupancy", ",", "true", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "getRegPressureLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57130, "Length": 60, "Cover_Rate": 0.4316546762589928} {"Template_token": ["", "unsigned", "Occupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "RegisterInfo", "::", "getRegPressureLimit", "(", "RC", ",", "MF", ")", ";"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo10", "Func": "getRegPressureLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57131, "Length": 44, "Cover_Rate": 0.31654676258992803} {"Template_token": ["", "if", "(", "Idx", "==", "getSGPRPressureSet", "(", ")", ")", "return", "getRegPressureLimit", "(", "&", "", ",", "const_cast", "<", "MachineFunction", "&", ">", "(", "MF", ")", ")", ";", "return", "RegisterInfo", "::", "getRegPressureSetLimit", "(", "MF", ",", "Idx", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57132, "Length": 35, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "static", "const", "int16_t", "Sub0_2", "[", "]", "=", "{", "", ",", "", ",", "", ",", "}", ";", "static", "const", "int16_t", "Sub0_1", "[", "]", "=", "{", "", ",", "", ",", "}", ";", "switch", "(", "", "(", "*", "RC", "->", "MC", ")", ")", "{", "case", "", ":", "return", "{", "}", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_1", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_2", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_3", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_4", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_7", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_15", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_31", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "EltSize", "==", "", ")", "{", "static", "const", "int16_t", "Sub0_31_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_15_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_7_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_3_64", "[", "]", "=", "{", "", ",", "", "}", ";", "switch", "(", "", "(", "*", "RC", "->", "MC", ")", ")", "{", "case", "", ":", "return", "{", "}", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_3_64", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_7_64", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_15_64", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_31_64", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "EltSize", "==", "", ")", "{", "static", "const", "int16_t", "Sub0_31_128", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_15_128", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_7_128", "[", "]", "=", "{", "", ",", "", "}", ";", "switch", "(", "", "(", "*", "RC", "->", "MC", ")", ")", "{", "case", "", ":", "return", "{", "}", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_7_128", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_15_128", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_31_128", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "assert", "(", "EltSize", "==", "", "&&", "", ")", ";", "static", "const", "int16_t", "Sub0_31_256", "[", "]", "=", "{"], "ground_truth": ["", ",", "", ",", "", ",", "", "}", ";"], "File": "SIRegisterInfo10", "Func": "getRegSplitParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57133, "Length": 428, "Cover_Rate": 0.45580404685835996} {"Template_token": ["", "if", "(", "hasRegUnit", "(", "", ",", "RegUnit", ")", ")", "return", "Empty", ";"], "ground_truth": ["return", "RegisterInfo", "::", "getRegUnitPressureSets", "(", "RegUnit", ")", ";"], "File": "SIRegisterInfo10", "Func": "getRegUnitPressureSets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57134, "Length": 20, "Cover_Rate": 0.425531914893617} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";"], "ground_truth": ["assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";"], "File": "SIRegisterInfo10", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57135, "Length": 310, "Cover_Rate": 0.5057096247960848} {"Template_token": ["", "if", "(", "SuperRegSize", "%", "", "==", "", ")", "{", "return", "{", "", ",", "Store", "?", "", ":", "", "}", ";", "}", "return", "{", "", ",", "Store", "?", "", ":"], "ground_truth": ["", "}", ";"], "File": "SIRegisterInfo10", "Func": "getSpillEltSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57139, "Length": 32, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "return", "&", "", ";", "case", "", ":", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "hasAGPRs", "(", "RC", ")", ")", "{", "switch", "(", "Count", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "switch", "(", "Count", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo10", "Func": "getSubRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57140, "Length": 122, "Cover_Rate": 0.4468864468864469} {"Template_token": ["", "if", "(", "PSets", "[", "i", "]", "==", "(", "int", ")", "PSetID", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "hasPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57145, "Length": 20, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "assert", "(", "RC", "&&", "", ")", ";", "return", "hasAGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "isAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57146, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "int64_t", "NewOffset", "=", "Offset", "+", "getMUBUFInstrOffset", "(", "MI", ")", ";", "return", "isUInt", "<", "", ">", "(", "NewOffset", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "isFrameOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57147, "Length": 20, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "bool", "RegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "false", ";", "int64_t", "NewOffset", "=", "Offset", "+", "getMUBUFInstrOffset", "(", "MI", ")", ";", "return", "isUInt", "<", "", ">", "(", "NewOffset", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "isFrameOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57148, "Length": 52, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isSGPRPressureSet", "(", "unsigned", "SetID", ")", "const", "{"], "ground_truth": ["return", "SGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "VGPRPressureSets", ".", "test", "(", "SetID", ")", ";"], "File": "SIRegisterInfo10", "Func": "isSGPRPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57149, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "bool", "isSGPRPressureSet", "(", "unsigned", "SetID", ")", "const", "{", "return", "SGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "VGPRPressureSets", ".", "test", "(", "SetID", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "isSGPRPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57150, "Length": 25, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "else", "RC", "=", "getPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["return", "isSGPRClass", "(", "RC", ")", ";"], "File": "SIRegisterInfo10", "Func": "isSGPRReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57151, "Length": 32, "Cover_Rate": 0.6274509803921569} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "else", "RC", "=", "getPhysRegClass", "(", "Reg", ")", ";", "return", "isSGPRClass", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "isSGPRReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57152, "Length": 38, "Cover_Rate": 0.7450980392156863} {"Template_token": ["", "assert", "(", "RC", "&&", "", ")", ";", "return", "hasVGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57153, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "return", "VGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "SGPRPressureSets", ".", "test", "(", "SetID", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "isVGPRPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57155, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "bool", "isVGPRPressureSet", "(", "unsigned", "SetID", ")", "const", "{"], "ground_truth": ["return", "VGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "SGPRPressureSets", ".", "test", "(", "SetID", ")", ";"], "File": "SIRegisterInfo10", "Func": "isVGPRPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57156, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "FIReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FIReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";"], "File": "SIRegisterInfo10", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57157, "Length": 125, "Cover_Rate": 0.5102040816326531} {"Template_token": ["", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";"], "ground_truth": ["return", ";"], "File": "SIRegisterInfo10", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57158, "Length": 86, "Cover_Rate": 0.3510204081632653} {"Template_token": ["", "int64_t", "FullOffset", "=", "Offset", "+", "getMUBUFInstrOffset", "(", "MI", ")", ";", "return", "!", "isUInt", "<", "", ">", "(", "FullOffset", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "needsFrameBaseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57159, "Length": 21, "Cover_Rate": 0.44680851063829785} {"Template_token": ["", "return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "opCanUseInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57160, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "opCanUseInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57161, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "bool", "opCanUseLiteralConstant", "(", "unsigned", "OpType", ")", "const", "{"], "ground_truth": ["return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "File": "SIRegisterInfo10", "Func": "opCanUseLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57162, "Length": 17, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "bool", "opCanUseLiteralConstant", "(", "unsigned", "OpType", ")", "const", "{"], "ground_truth": ["return", "OpType", ">=", "", "&&", "OpType", "<=", "", ";"], "File": "SIRegisterInfo10", "Func": "opCanUseLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57163, "Length": 17, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "MFI", ".", "getStackSize", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "hasScalarStores", "(", ")", "&&", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "hasSpilledSGPRs", "(", ")", ";"], "File": "SIRegisterInfo10", "Func": "requiresFrameIndexReplacementScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57164, "Length": 57, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "if", "(", "!", "isUInt", "<", "", ">", "(", "MFI", ".", "getStackSize", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "hasScalarStores", "(", ")", "&&", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "hasSpilledSGPRs", "(", ")", ";"], "File": "SIRegisterInfo10", "Func": "requiresFrameIndexReplacementScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57165, "Length": 45, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "bool", "RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["if", "(", "MFI", ".", "hasStackObjects", "(", ")", ")", "return", "true", ";"], "File": "SIRegisterInfo10", "Func": "requiresFrameIndexScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57166, "Length": 34, "Cover_Rate": 0.5964912280701754} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "!", "Info", "->", "isEntryFunction", "(", ")", ";"], "File": "SIRegisterInfo10", "Func": "requiresFrameIndexScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57167, "Length": 22, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "reservedPrivateSegmentBufferReg", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "File": "SIRegisterInfo10", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57168, "Length": 26, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "unsigned", "BaseIdx", "=", "alignDown", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ",", "", ")", "-", "", ";", "unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";", "return", "getMatchingSuperReg", "(", "BaseReg", ",", "", ",", "&", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57169, "Length": 40, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "findPrivateSegmentWaveByteOffsetRegIndex", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "File": "SIRegisterInfo10", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57170, "Length": 27, "Cover_Rate": 0.54} {"Template_token": ["", "unsigned", "Reg", "=", "findPrivateSegmentWaveByteOffsetRegIndex", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";", "return", "", ".", "getRegister", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57171, "Length": 22, "Cover_Rate": 0.44} {"Template_token": ["", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getFrameOffsetReg", "(", ")", "&&", "", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";"], "ground_truth": ["assert", "(", "isUInt", "<", "", ">", "(", "NewOffset", ")", "&&", "", ")", ";"], "File": "SIRegisterInfo10", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57172, "Length": 178, "Cover_Rate": 0.7478991596638656} {"Template_token": ["", "if", "(", "SpillToVGPR", ")", "{", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "if", "(", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "if", "(", "M0CopyReg", "!=", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "M0CopyReg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57173, "Length": 295, "Cover_Rate": 0.31216931216931215} {"Template_token": ["", "}", "}", "unsigned", "VGPRMax", "=", "", ",", "SGPRMax", "=", "", ",", "AGPRMax", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "if", "(", "isVGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "VGPRMax", ")", "{", "VGPRSetID", "=", "i", ";", "VGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";", "continue", ";", "}", "if", "(", "isSGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "SGPRMax", ")", "{", "SGPRSetID", "=", "i", ";", "SGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";", "}", "if", "(", "isAGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "AGPRMax", ")", "{", "AGPRSetID", "=", "i", ";", "AGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";", "continue", ";", "}", "}"], "ground_truth": ["assert", "(", "SGPRSetID", "<", "NumRegPressureSets", "&&", "VGPRSetID", "<", "NumRegPressureSets", "&&", "AGPRSetID", "<", "NumRegPressureSets", ")", ";"], "File": "SIRegisterInfo10", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57174, "Length": 131, "Cover_Rate": 0.3753581661891118} {"Template_token": ["", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstrBuilder", "Mov", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "e", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "Mov", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "}", "if", "(", "M0CopyReg", "!=", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "M0CopyReg", ",", "RegState", "::", "Kill", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MFI", "->", "addToSpilledSGPRs", "(", "NumSubRegs", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57175, "Length": 343, "Cover_Rate": 0.3288590604026846} {"Template_token": ["", "bool", "RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "SIRegisterInfo10", "Func": "trackLivenessAfterRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57178, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "const", "MachineOperand", "*", "VDataIn", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata_in", ")", ";", "if", "(", "VDataIn", ")", "NewMI", ".", "add", "(", "*", "VDataIn", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIRegisterInfo110", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57179, "Length": 163, "Cover_Rate": 0.690677966101695} {"Template_token": ["", "&", "", ";", "case", "", ":", "return", "RB", "->", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", "->", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", "->", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", "->", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", "->", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "SIRegisterInfo110", "Func": "getConstrainedRegClassForOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57181, "Length": 97, "Cover_Rate": 0.35793357933579334} {"Template_token": ["", "switch", "(", "getRegSizeInBits", "(", "*", "VRC", ")", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":"], "ground_truth": ["return", "&", "", ";"], "File": "SIRegisterInfo110", "Func": "getEquivalentSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57182, "Length": 58, "Cover_Rate": 0.6105263157894737} {"Template_token": ["", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";"], "ground_truth": ["default", ":"], "File": "SIRegisterInfo110", "Func": "getEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57183, "Length": 51, "Cover_Rate": 0.5368421052631579} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo110", "Func": "getNumSubRegsForSpillOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57184, "Length": 60, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getPhysRegClass", "(", "unsigned", "Reg", ")", "const", "{", "assert", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "static", "const", "TargetRegisterClass", "*", "const", "BaseClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "}", ";", "for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{", "if", "(", "BaseClass", "->", "contains", "(", "Reg", ")", ")", "{", "return", "BaseClass", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo110", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57185, "Length": 110, "Cover_Rate": 0.738255033557047} {"Template_token": ["", "StringRef", "RegisterInfo", "::", "getRegAsmName", "(", "unsigned", "Reg", ")", "const", "{", "if", "(", "Reg", ">=", "BeginReg", "&&", "Reg", "<=", "EndReg", ")", "{", "\\", "unsigned", "Index", "=", "Reg", "-", "BeginReg", ";", "\\", "assert", "(", "Index", "<", "array_lengthof", "(", "RegTable", ")", ")", ";", "\\", "return", "RegTable", "[", "Index", "]", ";", "\\", "}", "REG_RANGE", "(", "", ",", "", ",", "VGPR32RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "SGPR32RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "VGPR64RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "SGPR64RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "VGPR96RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "VGPR128RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "SGPR128RegNames", ")", ";"], "ground_truth": ["REG_RANGE", "(", "", ",", "", ",", "VGPR256RegNames", ")", ";"], "File": "SIRegisterInfo110", "Func": "getRegAsmName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57186, "Length": 121, "Cover_Rate": 0.51931330472103} {"Template_token": ["", "", ",", "", ",", "", ",", "}", ";", "static", "const", "int16_t", "Sub0_1", "[", "]", "=", "{", "", ",", "", ",", "}", ";", "switch", "(", "", "(", "*", "RC", "->", "MC", ")", ")", "{", "case", "", ":", "return", "{", "}", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_1", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_2", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_3", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_4", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_7", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_15", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "EltSize", "==", "", ")", "{", "static", "const", "int16_t", "Sub0_15_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_7_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_3_64", "[", "]", "=", "{", "", ",", "", "}", ";", "switch", "(", "", "(", "*", "RC", "->", "MC", ")", ")", "{", "case", "", ":", "return", "{", "}", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_3_64", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_7_64", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_15_64", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}"], "ground_truth": ["assert", "(", "EltSize", "==", "", "&&", "", ")", ";"], "File": "SIRegisterInfo110", "Func": "getRegSplitParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57187, "Length": 228, "Cover_Rate": 0.40425531914893614} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}", "unsigned", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";"], "ground_truth": ["assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";"], "File": "SIRegisterInfo110", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57188, "Length": 406, "Cover_Rate": 0.7262969588550984} {"Template_token": ["", "BitVector", "RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";"], "ground_truth": ["unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";"], "File": "SIRegisterInfo110", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57189, "Length": 293, "Cover_Rate": 0.5241502683363148} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "switch", "(", "Count", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo110", "Func": "getSubRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57190, "Length": 71, "Cover_Rate": 0.36787564766839376} {"Template_token": ["", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":"], "ground_truth": ["return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";"], "File": "SIRegisterInfo110", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57191, "Length": 84, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo110", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57192, "Length": 56, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "classifyPressureSet", "(", "i", ",", "", ",", "SGPRPressureSets", ")", ";", "classifyPressureSet", "(", "i", ",", "", ",", "VGPRPressureSets", ")", ";", "}", "std", "::", "vector", "<", "unsigned", ">", "PressureSetRegUnits", "(", "NumRegPressureSets", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "getNumRegUnits", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "int", "*", "PSets", "=", "getRegUnitPressureSets", "(", "i", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "PSets", "[", "j", "]", "!=", "-", "", ";", "++", "j", ")", "{", "++", "PressureSetRegUnits", "[", "PSets", "[", "j", "]", "]", ";", "}", "}", "unsigned", "VGPRMax", "=", "", ",", "SGPRMax", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "if", "(", "isVGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "VGPRMax", ")", "{", "VGPRSetID", "=", "i", ";", "VGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";", "continue", ";", "}", "if", "(", "isSGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "SGPRMax", ")", "{", "SGPRSetID", "=", "i", ";"], "ground_truth": ["SGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";"], "File": "SIRegisterInfo110", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57193, "Length": 172, "Cover_Rate": 0.593103448275862} {"Template_token": ["", "const", "int", "*", "PSets", "=", "getRegUnitPressureSets", "(", "i", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "PSets", "[", "j", "]", "!=", "-", "", ";", "++", "j", ")", "{", "++", "PressureSetRegUnits", "[", "PSets", "[", "j", "]", "]", ";", "}", "}", "unsigned", "VGPRMax", "=", "", ",", "SGPRMax", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "if", "(", "isVGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "VGPRMax", ")", "{", "VGPRSetID", "=", "i", ";", "VGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";", "continue", ";", "}", "if", "(", "isSGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "SGPRMax", ")", "{", "SGPRSetID", "=", "i", ";", "SGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo110", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57194, "Length": 121, "Cover_Rate": 0.41724137931034483} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "FrameReg", ")", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "continue", ";", "}", "if", "(", "SpillToVGPR", ")", "{", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstrBuilder", "Mov", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "e", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "Mov", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";"], "File": "SIRegisterInfo110", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57195, "Length": 330, "Cover_Rate": 0.31639501438159157} {"Template_token": ["", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "unsigned", "ScalarStoreOp", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarStoreOp", ")", "=", "getSpillEltSize", "(", "getRegSizeInBits", "(", "*", "RC", ")", "/", "", ",", "true", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "*", "FrOffset", ")", "+", "(", "EltSize", "*", "i", ")", ";", "if", "(", "Offset", "!=", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "FrameReg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo110", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57196, "Length": 320, "Cover_Rate": 0.3068072866730585} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";"], "ground_truth": ["if", "(", "spillVGPRtoAGPR", "(", "ST", ",", "MI", ",", "Index", ",", "", ",", "Reg", "->", "getReg", "(", ")", ",", "false", ")", ".", "getInstr", "(", ")", ")", "return", "true", ";"], "File": "SIRegisterInfo111", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57197, "Length": 120, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "unsigned", "NumSubRegs", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "(", "EltSize", "*", "CHAR_BIT", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "EltSize", ";", "int64_t", "Offset", "=", "InstOffset", "+", "MFI", ".", "getObjectOffset", "(", "Index", ")", ";", "int64_t", "ScratchOffsetRegDelta", "=", "", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "Index", ")", ";", "const", "MachinePointerInfo", "&", "BasePtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "Register", "TmpReg", "=", "hasAGPRs", "(", "RC", ")", "?", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "tmp", ")", "->", "getReg", "(", ")", ":", "Register", "(", ")", ";", "assert", "(", "(", "Offset", "%", "EltSize", ")", "==", "", "&&", "", ")", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", "-", "EltSize", ")", ")", "{", "SOffset", "=", "", ";", "Offset", "*=", "ST", ".", "getWavefrontSize", "(", ")", ";", "if", "(", "RS", ")", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ",", "false", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "SOffset", "=", "ScratchOffsetReg", ";", "ScratchOffsetRegDelta", "=", "Offset", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "EltSize", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "Register", "(", "ValueReg", ")", ":", "getSubReg", "(", "ValueReg", ",", "getSubRegFromChannel", "(", "i", ")", ")", ";", "unsigned", "SOffsetRegState", "=", "", ";", "unsigned", "SrcDstRegState", "=", "getDefRegState", "(", "!", "IsStore", ")", ";", "if", "(", "i", "+", "", "==", "e", ")", "{", "SOffsetRegState", "|=", "getKillRegState", "(", "Scavenged", ")", ";", "SrcDstRegState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "}", "auto", "MIB", "=", "spillVGPRtoAGPR", "(", "ST", ",", "MI", ",", "Index", ",", "i", ",", "SubReg", ",", "IsKill", ")", ";", "if", "(", "!", "MIB", ".", "getInstr", "(", ")", ")", "{"], "ground_truth": ["unsigned", "FinalReg", "=", "SubReg", ";"], "File": "SIRegisterInfo111", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57198, "Length": 325, "Cover_Rate": 0.4287598944591029} {"Template_token": ["", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":"], "ground_truth": ["return", "&", "", ";"], "File": "SIRegisterInfo111", "Func": "getEquivalentSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57202, "Length": 39, "Cover_Rate": 0.375} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MaxNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}", "unsigned", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "unsigned", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", "!=", "", ")", "{"], "ground_truth": ["reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";"], "File": "SIRegisterInfo111", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57203, "Length": 469, "Cover_Rate": 0.7271317829457364} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MaxNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{"], "ground_truth": ["reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";"], "File": "SIRegisterInfo111", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57204, "Length": 305, "Cover_Rate": 0.4728682170542636} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";", "}"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "File": "SIRegisterInfo111", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57205, "Length": 97, "Cover_Rate": 0.4199134199134199} {"Template_token": ["", "unsigned", "BaseIdx", "=", "alignDown", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ",", "", ")", "-", "", ";"], "ground_truth": ["unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";"], "File": "SIRegisterInfo111", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57206, "Length": 28, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "unsigned", "BaseIdx", "=", "alignDown", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ",", "", ")", "-", "", ";"], "ground_truth": ["unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";"], "File": "SIRegisterInfo111", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57207, "Length": 28, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "unsigned", "Reg", "=", "findPrivateSegmentWaveByteOffsetRegIndex", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "ground_truth": ["return", "", ".", "getRegister", "(", "Reg", ")", ";"], "File": "SIRegisterInfo111", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57208, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "reservedPrivateSegmentWaveByteOffsetReg", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "Reg", "=", "findPrivateSegmentWaveByteOffsetRegIndex", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "ground_truth": ["return", "", ".", "getRegister", "(", "Reg", ")", ";"], "File": "SIRegisterInfo111", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57209, "Length": 33, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "assert", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", "&&", "", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "assert", "(", "isUInt", "<", "", ">", "(", "NewOffset", ")", "&&", "", ")", ";"], "ground_truth": ["FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";"], "File": "SIRegisterInfo111", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57210, "Length": 81, "Cover_Rate": 0.36160714285714285} {"Template_token": ["", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", "&&", "", ")", ";"], "ground_truth": ["MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";"], "File": "SIRegisterInfo111", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57211, "Length": 112, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "Register", "SuperReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "Register", "TmpVGPR", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "if", "(", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "if", "(", "!", "TmpVGPR", ".", "isValid", "(", ")", ")", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpVGPR", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo111", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57212, "Length": 421, "Cover_Rate": 0.8003802281368821} {"Template_token": ["", "classifyPressureSet", "(", "i", ",", "", ",", "SGPRPressureSets", ")", ";", "classifyPressureSet", "(", "i", ",", "", ",", "VGPRPressureSets", ")", ";", "classifyPressureSet", "(", "i", ",", "", ",", "AGPRPressureSets", ")", ";", "}", "std", "::", "vector", "<", "unsigned", ">", "PressureSetRegUnits", "(", "NumRegPressureSets", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "getNumRegUnits", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "int", "*", "PSets", "=", "getRegUnitPressureSets", "(", "i", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "PSets", "[", "j", "]", "!=", "-", "", ";", "++", "j", ")", "{", "++", "PressureSetRegUnits", "[", "PSets", "[", "j", "]", "]", ";", "}", "}", "unsigned", "VGPRMax", "=", "", ",", "SGPRMax", "=", "", ",", "AGPRMax", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "if", "(", "isVGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "VGPRMax", ")", "{", "VGPRSetID", "=", "i", ";", "VGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "isSGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "SGPRMax", ")", "{"], "File": "SIRegisterInfo111", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57213, "Length": 174, "Cover_Rate": 0.5337423312883436} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DenseSet", "<", "unsigned", ">", "SGPRSpillVGPRDefinedSet", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "VGPRSpills", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "Index", ")", ";", "bool", "SpillToVGPR", "=", "!", "VGPRSpills", ".", "empty", "(", ")", ";", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "Register", "SuperReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "assert", "(", "SpillToVGPR", "||", "(", "SuperReg", "!=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getFrameOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "Register", "TmpVGPR", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{"], "ground_truth": ["Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";"], "File": "SIRegisterInfo111", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57214, "Length": 254, "Cover_Rate": 0.396875} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MCPhysReg", "Reg", "=", "MFI", "->", "getVGPRToAGPRSpill", "(", "Index", ",", "Lane", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "MachineInstrBuilder", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "auto", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";", "unsigned", "Opc", "=", "(", "IsStore", "^", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "?", "", ":", "", ";"], "ground_truth": ["return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "IsKill", ")", ")", ";"], "File": "SIRegisterInfo111", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57215, "Length": 180, "Cover_Rate": 0.8411214953271028} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MCPhysReg", "Reg", "=", "MFI", "->", "getVGPRToAGPRSpill", "(", "Index", ",", "Lane", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "MachineInstrBuilder", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "auto", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";"], "ground_truth": ["unsigned", "Opc", "=", "(", "IsStore", "^", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "?", "", ":", "", ";"], "File": "SIRegisterInfo111", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57216, "Length": 136, "Cover_Rate": 0.6355140186915887} {"Template_token": ["", "for", "(", ";", "ExecLane", "<", "(", "NumSubRegs", "-", "", ")", ";", "++", "ExecLane", ")", "{", "SavedExecReg", "=", "getMatchingSuperReg", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "FirstPart", "+", "ExecLane", "]", ")", ",", "", ",", "&", "", ")", ";", "if", "(", "SavedExecReg", ")", "break", ";", "}", "}", "assert", "(", "SavedExecReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ExecMovOpc", ")", ",", "SavedExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ExecMovOpc", ")", ",", "ExecReg", ")", ".", "addImm", "(", "VGPRLanes", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "assert", "(", "FrameInfo", ".", "getStackID", "(", "Index", ")", "!=", "TargetStackID", "::", "SGPRSpill", ")", ";", "Register", "FrameReg", "=", "FrameInfo", ".", "isFixedObjectIndex", "(", "Index", ")", "&&", "hasBasePointer", "(", "*", "MF", ")", "?", "getBaseRegister", "(", ")", ":", "getFrameRegister", "(", "*", "MF", ")", ";", "Align", "Alignment", "=", "FrameInfo", ".", "getObjectAlign", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "IsLoad", "?", "MachineMemOperand", "::", "MOLoad", ":", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "Alignment", ")", ";", "if", "(", "IsLoad", ")", "{", "buildSpillLoadStore", "(", "MI", ",", "", ",", "Index", ",", "VGPR", ",", "false", ",", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "FrameReg", ",", "Offset", "*", "EltSize", ",", "MMO", ",", "RS", ")", ";", "}", "else", "{", "buildSpillLoadStore", "(", "MI", ",", "", ",", "Index", ",", "VGPR", ",", "IsKill", ",", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "FrameReg", ",", "Offset", "*", "EltSize", ",", "MMO", ",", "RS", ")", ";", "MFI", "->", "addToSpilledVGPRs", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo112", "Func": "buildSGPRSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57217, "Length": 270, "Cover_Rate": 0.3907380607814761} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "restoreSGPR", "(", "MI", ",", "FI", ",", "RS", ",", "true", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo112", "Func": "eliminateSGPRToVGPRSpillFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57218, "Length": 47, "Cover_Rate": 0.31125827814569534} {"Template_token": ["", "}", "else", "{", "V", "=", "LI", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "}", "if", "(", "!", "V", ")", "return", "nullptr", ";", "DefIdx", "=", "V", "->", "def", ";", "}", "else", "{", "for", "(", "MCRegUnitIterator", "Units", "(", "Reg", ",", "this", ")", ";", "Units", ".", "isValid", "(", ")", ";", "++", "Units", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "Units", ")", ";", "if", "(", "VNInfo", "*", "V", "=", "LR", ".", "getVNInfoAt", "(", "UseIdx", ")", ")", "{", "if", "(", "!", "DefIdx", ".", "isValid", "(", ")", "||", "MDT", ".", "dominates", "(", "LIS", "->", "getInstructionFromIndex", "(", "DefIdx", ")", ",", "LIS", "->", "getInstructionFromIndex", "(", "V", "->", "def", ")", ")", ")", "DefIdx", "=", "V", "->", "def", ";", "}", "else", "{", "return", "nullptr", ";", "}", "}", "}", "MachineInstr", "*", "Def", "=", "LIS", "->", "getInstructionFromIndex", "(", "DefIdx", ")", ";", "if", "(", "!", "Def", "||", "!", "MDT", ".", "dominates", "(", "Def", ",", "&", "Use", ")", ")", "return", "nullptr", ";"], "ground_truth": ["assert", "(", "Def", "->", "modifiesRegister", "(", "Reg", ",", "this", ")", ")", ";"], "File": "SIRegisterInfo112", "Func": "findReachingDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57219, "Length": 163, "Cover_Rate": 0.5046439628482973} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo112", "Func": "getAGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57220, "Length": 80, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "ArrayRef", "<", "MCPhysReg", ">", "RegisterInfo", "::", "getAllVGPR32", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "makeArrayRef", "(", "", ".", "begin", "(", ")", ",", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ")", ";"], "File": "SIRegisterInfo112", "Func": "getAllVGPR32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57221, "Length": 32, "Cover_Rate": 0.9142857142857143} {"Template_token": ["", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "}", ";", "for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{", "if", "(", "BaseClass", "->", "contains", "(", "Reg", ")", ")", "{", "return", "BaseClass", ";", "}", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo112", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57223, "Length": 133, "Cover_Rate": 0.5964125560538116} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getSGPRClassForBitWidth", "(", "unsigned", "BitWidth", ")", "{", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo112", "Func": "getSGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57224, "Length": 81, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo112", "Func": "getVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57225, "Length": 54, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo112", "Func": "getVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57226, "Length": 50, "Cover_Rate": 0.3401360544217687} {"Template_token": ["", "const", "TargetRegisterClass", "*", "ARC", "=", "getAGPRClassForBitWidth", "(", "Size", ")", ";", "if", "(", "!", "ARC", ")", "{", "assert", "(", "getVGPRClassForBitWidth", "(", "Size", ")", "&&", "", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "getCommonSubClass", "(", "ARC", ",", "RC", ")", "!=", "nullptr", ";"], "File": "SIRegisterInfo112", "Func": "hasAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57227, "Length": 40, "Cover_Rate": 0.5633802816901409} {"Template_token": ["", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "getNumFixedObjects", "(", ")", "&&", "needsStackRealignment", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo112", "Func": "hasBasePointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57229, "Length": 24, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "Size", "==", "", ")", "{", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", "||", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "}", "const", "TargetRegisterClass", "*", "VRC", "=", "getVGPRClassForBitWidth", "(", "Size", ")", ";", "if", "(", "!", "VRC", ")", "{", "assert", "(", "Size", "<", "", "&&", "", ")", ";", "return", "false", ";", "}", "return", "getCommonSubClass", "(", "VRC", ",", "RC", ")", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo112", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57230, "Length": 69, "Cover_Rate": 0.7340425531914894} {"Template_token": ["", "bool", "RegisterInfo", "::", "isAGPR", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ";"], "ground_truth": ["return", "RC", "&&", "hasAGPRs", "(", "RC", ")", ";"], "File": "SIRegisterInfo112", "Func": "isAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57231, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "false", ";", "int64_t", "NewOffset", "=", "Offset", "+", "getMUBUFInstrOffset", "(", "MI", ")", ";"], "ground_truth": ["return", "isUInt", "<", "", ">", "(", "NewOffset", ")", ";"], "File": "SIRegisterInfo112", "Func": "isFrameOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57233, "Length": 33, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ";", "return", "RC", "&&", "hasVGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo112", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57234, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ";", "return", "RC", "&&", "hasVGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo112", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57235, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "void", "RegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["Register", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "SIRegisterInfo112", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57236, "Length": 128, "Cover_Rate": 0.5541125541125541} {"Template_token": ["", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", "&&", "", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "assert", "(", "isUInt", "<", "", ">", "(", "NewOffset", ")", "&&", "", ")", ";"], "ground_truth": ["FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";"], "File": "SIRegisterInfo112", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57237, "Length": 104, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "if", "(", "SpillToVGPR", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "if", "(", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "PerVGPR", "=", "", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "buildSGPRSpillLoadStore", "(", "MI", ",", "Index", ",", "Offset", ",", "EltSize", ",", "TmpVGPR", ",", "VGPRLanes", ",", "RS", ",", "true", ")", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "bool", "LastSubReg", "=", "(", "i", "+", "", "==", "e", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "TmpVGPR", ",", "getKillRegState", "(", "LastSubReg", ")", ")", ".", "addImm", "(", "i", ")", ";", "if", "(", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo112", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57239, "Length": 333, "Cover_Rate": 0.5967741935483871} {"Template_token": ["", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "SpillToVGPR", "||", "(", "SuperReg", "!=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "SuperReg", "!=", "", "&&", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "unsigned", "PerVGPR", "=", "", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "", ";"], "ground_truth": ["for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{"], "File": "SIRegisterInfo112", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57240, "Length": 348, "Cover_Rate": 0.5194029850746269} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "Register", "SuperReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "unsigned", "FirstPart", "=", "Offset", "*", "", ";", "unsigned", "ExecLane", "=", "", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "SuperReg", "!=", "", "&&", "SuperReg", "!=", "", "&&", "", ")", ";", "bool", "OnlyExecLo", "=", "isWave32", "||", "NumSubRegs", "==", "", "||", "SuperReg", "==", "", ";", "unsigned", "ExecMovOpc", "=", "OnlyExecLo", "?", "", ":", "", ";", "Register", "ExecReg", "=", "OnlyExecLo", "?", "", ":", "", ";", "Register", "SavedExecReg", ";", "if", "(", "OnlyExecLo", ")", "{", "SavedExecReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "FirstPart", "+", "ExecLane", "]", ")", ")", ";", "}", "else", "{", "for", "(", ";", "ExecLane", "<", "(", "NumSubRegs", "-", "", ")", ";", "++", "ExecLane", ")", "{", "SavedExecReg", "=", "getMatchingSuperReg", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "FirstPart", "+", "ExecLane", "]", ")", ",", "", ",", "&", "", ")", ";", "if", "(", "SavedExecReg", ")", "break", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo113", "Func": "buildSGPRSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57242, "Length": 252, "Cover_Rate": 0.35244755244755244} {"Template_token": ["", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "case", "CallingConv", "::", "_Gfx", ":", "return", "CSR__HighRegs_SaveList", ";"], "ground_truth": ["default", ":", "{"], "File": "SIRegisterInfo113", "Func": "getCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57245, "Length": 31, "Cover_Rate": 0.40789473684210525} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo113", "Func": "getNumSubRegsForSpillOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57246, "Length": 183, "Cover_Rate": 0.5736677115987461} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "", ")", ";", "if", "(", "!", "", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "for", "(", "auto", "Reg", ":", "", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MaxNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "MCRegister", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo113", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57247, "Length": 464, "Cover_Rate": 0.6236559139784946} {"Template_token": ["", "bool", "RegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{"], "ground_truth": ["if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "!", "!", "InstrInfo", "::", "isFLATScratch", "(", "*", "MI", ")", ")", "return", "false", ";"], "File": "SIRegisterInfo113", "Func": "isFrameOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57249, "Length": 42, "Cover_Rate": 0.4375} {"Template_token": ["", "int64_t", "FullOffset", "=", "Offset", "+", "getScratchInstrOffset", "(", "MI", ")", ";", "if", "(", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "!", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "FullOffset", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "return", "TII", "->", "isLegalFLATOffset", "(", "FullOffset", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo113", "Func": "needsFrameBaseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57250, "Length": 55, "Cover_Rate": 0.6790123456790124} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "IsFlat", "?", "", "::", "saddr", ":", "", "::", "vaddr", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", "||", "TII", "->", "isFLATScratch", "(", "MI", ")", ")", ";", "if", "(", "IsFlat", ")", "{", "assert", "(", "TII", "->", "isLegalFLATOffset", "(", "NewOffset", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", "&&", "", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo113", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57251, "Length": 177, "Cover_Rate": 0.5566037735849056} {"Template_token": ["", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "if", "(", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "PerVGPR", "=", "", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "buildSGPRSpillLoadStore", "(", "MI", ",", "Index", ",", "Offset", ",", "EltSize", ",", "TmpVGPR", ",", "VGPRLanes", ",", "RS", ",", "true", ")", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ")", ";"], "ground_truth": ["bool", "LastSubReg", "=", "(", "i", "+", "", "==", "e", ")", ";"], "File": "SIRegisterInfo113", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57252, "Length": 254, "Cover_Rate": 0.450354609929078} {"Template_token": ["", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "PerVGPR", "=", "", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "buildSGPRSpillLoadStore", "(", "MI", ",", "Index", ",", "Offset", ",", "EltSize", ",", "TmpVGPR", ",", "VGPRLanes", ",", "RS", ",", "true", ")", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ")", ";", "bool", "LastSubReg", "=", "(", "i", "+", "", "==", "e", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "TmpVGPR", ",", "getKillRegState", "(", "LastSubReg", ")", ")", ".", "addImm", "(", "i", ")", ";"], "ground_truth": ["if", "(", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "SIRegisterInfo113", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57253, "Length": 222, "Cover_Rate": 0.39361702127659576} {"Template_token": ["", "}", "if", "(", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "getKillRegState", "(", "UseKill", ")", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "unsigned", "PerVGPR", "=", "", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PerVGPR", ")", ".", "addReg", "(", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "buildSGPRSpillLoadStore", "(", "MI", ",", "Index", ",", "Offset", ",", "EltSize", ",", "TmpVGPR", ",", "VGPRLanes", ",", "RS", ",", "false", ")", ";", "}", "}"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "SIRegisterInfo113", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57254, "Length": 295, "Cover_Rate": 0.426917510853835} {"Template_token": ["", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";", "unsigned", "Opc", "=", "(", "IsStore", "^", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "?", "", ":", "", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "MIB", "->", "setAsmPrinterFlag", "(", "MachineInstr", "::", "ReloadReuse", ")", ";"], "ground_truth": ["return", "MIB", ";"], "File": "SIRegisterInfo113", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57255, "Length": 86, "Cover_Rate": 0.37719298245614036} {"Template_token": ["", "auto", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";", "unsigned", "Opc", "=", "(", "IsStore", "^", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "?", "", ":", "", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "IsKill", ")", ")", ";"], "ground_truth": ["MIB", "->", "setAsmPrinterFlag", "(", "MachineInstr", "::", "ReloadReuse", ")", ";"], "File": "SIRegisterInfo113", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57256, "Length": 101, "Cover_Rate": 0.44298245614035087} {"Template_token": ["", "}", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo114", "Func": "getRegClassForSizeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57257, "Length": 130, "Cover_Rate": 0.4126984126984127} {"Template_token": ["", "case", "", ":", "return", "std", "::", "min", "(", "ST", ".", "getMaxNumVGPRs", "(", "Occupancy", ")", ",", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ")", ";", "case", "", ":"], "ground_truth": ["return", "std", "::", "min", "(", "ST", ".", "getMaxNumSGPRs", "(", "Occupancy", ",", "true", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "File": "SIRegisterInfo114", "Func": "getRegPressureLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57258, "Length": 48, "Cover_Rate": 0.384} {"Template_token": ["", "if", "(", "Idx", "==", "getVGPRPressureSet", "(", ")", "||", "Idx", "==", "getAGPRPressureSet", "(", ")", ")", "return", "getRegPressureLimit", "(", "&", "", ",", "const_cast", "<", "MachineFunction", "&", ">", "(", "MF", ")", ")", ";", "if", "(", "Idx", "==", "getSGPRPressureSet", "(", ")", ")", "return", "getRegPressureLimit", "(", "&", "", ",", "const_cast", "<", "MachineFunction", "&", ">", "(", "MF", ")", ")", ";"], "ground_truth": ["return", "GenRegisterInfo", "::", "getRegPressureSetLimit", "(", "MF", ",", "Idx", ")", ";"], "File": "SIRegisterInfo114", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57259, "Length": 64, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "if", "(", "Idx", "==", "getSGPRPressureSet", "(", ")", ")", "return", "getRegPressureLimit", "(", "&", "", ",", "const_cast", "<", "MachineFunction", "&", ">", "(", "MF", ")", ")", ";"], "ground_truth": ["return", "GenRegisterInfo", "::", "getRegPressureSetLimit", "(", "MF", ",", "Idx", ")", ";"], "File": "SIRegisterInfo114", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57260, "Length": 34, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "static", "const", "int", "Empty", "[", "]", "=", "{", "-", "", "}", ";", "if", "(", "hasRegUnit", "(", "", ",", "RegUnit", ")", ")", "return", "Empty", ";"], "ground_truth": ["return", "GenRegisterInfo", "::", "getRegUnitPressureSets", "(", "RegUnit", ")", ";"], "File": "SIRegisterInfo114", "Func": "getRegUnitPressureSets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57261, "Length": 32, "Cover_Rate": 0.6808510638297872} {"Template_token": ["", "const", "int", "*", "RegisterInfo", "::", "getRegUnitPressureSets", "(", "unsigned", "RegUnit", ")", "const", "{", "static", "const", "int", "Empty", "[", "]", "=", "{", "-", "", "}", ";", "if", "(", "hasRegUnit", "(", "", ",", "RegUnit", ")", ")", "return", "Empty", ";"], "ground_truth": ["return", "GenRegisterInfo", "::", "getRegUnitPressureSets", "(", "RegUnit", ")", ";"], "File": "SIRegisterInfo114", "Func": "getRegUnitPressureSets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57262, "Length": 44, "Cover_Rate": 0.9361702127659575} {"Template_token": ["", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "hasAGPRs", "(", "RC", ")", ")", "{", "switch", "(", "Count", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "SIRegisterInfo114", "Func": "getSubRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57263, "Length": 82, "Cover_Rate": 0.3048327137546468} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "classifyPressureSet", "(", "i", ",", "", ",", "SGPRPressureSets", ")", ";", "classifyPressureSet", "(", "i", ",", "", ",", "VGPRPressureSets", ")", ";", "classifyPressureSet", "(", "i", ",", "", ",", "AGPRPressureSets", ")", ";", "}", "std", "::", "vector", "<", "unsigned", ">", "PressureSetRegUnits", "(", "NumRegPressureSets", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "getNumRegUnits", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "int", "*", "PSets", "=", "getRegUnitPressureSets", "(", "i", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "PSets", "[", "j", "]", "!=", "-", "", ";", "++", "j", ")", "{", "++", "PressureSetRegUnits", "[", "PSets", "[", "j", "]", "]", ";", "}", "}", "unsigned", "VGPRMax", "=", "", ",", "SGPRMax", "=", "", ",", "AGPRMax", "=", "", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{"], "File": "SIRegisterInfo114", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57264, "Length": 145, "Cover_Rate": 0.4434250764525994} {"Template_token": ["", "case", "", ":", "{", "switch", "(", "RB", ".", "getID", "(", ")", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "isWave32", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":"], "ground_truth": ["&", "", ";"], "File": "SIRegisterInfo115", "Func": "getRegClassForSizeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57265, "Length": 181, "Cover_Rate": 0.5552147239263804} {"Template_token": ["", "static", "bool", "buildMUBUFOffsetLoadStore", "(", "const", "InstrInfo", "*", "TII", ",", "MachineFrameInfo", "&", "MFI", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "Index", ",", "int64_t", "Offset", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";"], "ground_truth": ["MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";"], "File": "SIRegisterInfo117", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57266, "Length": 190, "Cover_Rate": 0.8225108225108225} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";"], "File": "SIRegisterInfo117", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57267, "Length": 176, "Cover_Rate": 0.3728813559322034} {"Template_token": ["", "struct", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "MFI", "->", "getSpilledReg", "(", "MF", ",", "Index", ",", "i", ")", ";", "if", "(", "Spill", ".", "hasReg", "(", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "}", "else", "{", "MachineInstrBuilder", "Mov", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "e", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "Mov", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "Index", ")", ";", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MFI", "->", "addToSpilledSGPRs", "(", "NumSubRegs", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "getPhysRegSubReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "&", "", ",", "i", ")", ";", "struct", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "MFI", "->", "getSpilledReg", "(", "MF", ",", "Index", ",", "i", ")", ";", "if", "(", "Spill", ".", "hasReg", "(", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{"], "ground_truth": ["unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "Index", ")", ";"], "File": "SIRegisterInfo118", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57269, "Length": 438, "Cover_Rate": 0.3501199040767386} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "SIRegisterInfo118", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57270, "Length": 122, "Cover_Rate": 0.5213675213675214} {"Template_token": ["", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "if", "(", "isUInt", "<", "", ">", "(", "NewOffset", ")", ")", "{", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";", "return", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Offset", "!=", "", "&&", "", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ")", ";"], "File": "SIRegisterInfo118", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57271, "Length": 210, "Cover_Rate": 0.5932203389830508} {"Template_token": ["", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";"], "ground_truth": ["MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";"], "File": "SIRegisterInfo118", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57272, "Length": 121, "Cover_Rate": 0.3418079096045198} {"Template_token": ["", "MachineOperand", "&", "FIOp", "=", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ";", "int", "Index", "=", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "spillSGPR", "(", "MI", ",", "Index", ",", "RS", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "restoreSGPR", "(", "MI", ",", "Index", ",", "RS", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "*", "VData", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";", "buildSpillLoadStore", "(", "MI", ",", "", ",", "Index", ",", "VData", "->", "getReg", "(", ")", ",", "VData", "->", "isKill", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ",", "*", "MI", "->", "memoperands_begin", "(", ")", ",", "RS", ")", ";", "MFI", "->", "addToSpilledVGPRs", "(", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo119", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57273, "Length": 230, "Cover_Rate": 0.3133514986376022} {"Template_token": ["", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}"], "ground_truth": ["return", "Reserved", ";"], "File": "SIRegisterInfo119", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57274, "Length": 279, "Cover_Rate": 0.8558282208588958} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo119", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57275, "Length": 101, "Cover_Rate": 0.36996336996337} {"Template_token": ["", "bool", "RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "Fn", ")", "const", "{"], "ground_truth": ["return", "Fn", ".", "getFrameInfo", "(", ")", ".", "hasStackObjects", "(", ")", ";"], "File": "SIRegisterInfo119", "Func": "requiresRegisterScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57276, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "unsigned", "RegCount", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "Reg", ";", "if", "(", "RegCount", "&", "", ")", "{", "Reg", "=", "RegCount", "-", "", ";", "}", "else", "{", "Reg", "=", "RegCount", "-", "", ";", "}", "return", "", ".", "getRegister", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo119", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57278, "Length": 45, "Cover_Rate": 0.6164383561643836} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";"], "ground_truth": ["assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "", ")", ";"], "File": "SIRegisterInfo119", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57279, "Length": 116, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "assert", "(", "isUInt", "<", "", ">", "(", "NewOffset", ")", "&&", "", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";"], "ground_truth": ["OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";"], "File": "SIRegisterInfo119", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57280, "Length": 65, "Cover_Rate": 0.32019704433497537} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SuperReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "SpillToSMEM", "=", "ST", ".", "hasScalarStores", "(", ")", "&&", "EnableSpillSGPRToSMEM", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "OffsetReg", "=", "", ";", "unsigned", "M0CopyReg", "=", "", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "", ")", ")", "{", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "unsigned", "EltSize", "=", "", ";", "unsigned", "ScalarLoadOp", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarLoadOp", ")", "=", "getSpillEltSize", "(", "RC", "->", "getSize", "(", ")", ",", "false", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "*", "FrOffset", ")", "+", "(", "EltSize", "*", "i", ")", ";", "if", "(", "Offset", "!=", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIRegisterInfo119", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57282, "Length": 378, "Cover_Rate": 0.42663656884875845} {"Template_token": ["", "unsigned", "DstSize", "=", "DstRC", "->", "getSize", "(", ")", ";", "unsigned", "NewSize", "=", "NewRC", "->", "getSize", "(", ")", ";", "if", "(", "SrcSize", "<=", "", "||", "DstSize", "<=", "", ")", "return", "true", ";", "return", "NewSize", "<=", "DstSize", "||", "NewSize", "<=", "SrcSize", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo119", "Func": "shouldCoalesce", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57283, "Length": 41, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "RegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", "TargetRegisterClass", "*", "NewRC", ")", "const", "{", "unsigned", "SrcSize", "=", "SrcRC", "->", "getSize", "(", ")", ";"], "ground_truth": ["unsigned", "DstSize", "=", "DstRC", "->", "getSize", "(", ")", ";"], "File": "SIRegisterInfo119", "Func": "shouldCoalesce", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57284, "Length": 50, "Cover_Rate": 0.6097560975609756} {"Template_token": ["", "std", "::", "vector", "<", "unsigned", ">", "PressureSetRegUnits", "(", "NumRegPressureSets", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "getNumRegUnits", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "int", "*", "PSets", "=", "getRegUnitPressureSets", "(", "i", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "PSets", "[", "j", "]", "!=", "-", "", ";", "++", "j", ")", "{", "++", "PressureSetRegUnits", "[", "PSets", "[", "j", "]", "]", ";", "}", "}", "unsigned", "VGPRMax", "=", "", ",", "SGPRMax", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "if", "(", "isVGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "VGPRMax", ")", "{", "VGPRSetID", "=", "i", ";", "VGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";", "continue", ";", "}", "if", "(", "isSGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "SGPRMax", ")", "{", "SGPRSetID", "=", "i", ";", "SGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo119", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57285, "Length": 154, "Cover_Rate": 0.6311475409836066} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "", ")", "return", "false", ";", "unsigned", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "!", "IsStore", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "SIRegisterInfo11", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57287, "Length": 178, "Cover_Rate": 0.8356807511737089} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";"], "File": "SIRegisterInfo11", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57288, "Length": 73, "Cover_Rate": 0.3427230046948357} {"Template_token": ["", "unsigned", "DiffReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "IsCopy", "=", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "ResultReg", "=", "IsCopy", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DiffReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Log2_32", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ".", "addReg", "(", "DiffReg", ")", ";", "}", "else", "{", "unsigned", "CarryOut", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ScaledReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScaledReg", ")", ".", "addImm", "(", "Log2_32", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ".", "addReg", "(", "DiffReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "", "(", "Offset", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "CarryOut", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "unsigned", "ConstOffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ConstOffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "CarryOut", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "ConstOffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "}", "MRI", ".", "setRegAllocationHint", "(", "CarryOut", ",", "", ",", "", ")", ";", "}", "if", "(", "IsCopy", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "else", "FIOp", ".", "ChangeToRegister", "(", "ResultReg", ",", "false", ",", "false", ",", "true", ")", ";", "return", ";", "}", "if", "(", "IsMUBUF", ")", "{", "assert", "(", "static_cast", "<", "int", ">", "(", "FIOperandNum", ")", "==", "", "(", "MI", "->", "getOpcode", "(", ")", ",", "", "::", "vaddr", ")", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ";", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "int64_t", "OldImm", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ";"], "ground_truth": ["int64_t", "NewOffset", "=", "OldImm", "+", "Offset", ";"], "File": "SIRegisterInfo11", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57290, "Length": 479, "Cover_Rate": 0.396523178807947} {"Template_token": ["", "return", "isWave32", "?", "&", "", ":", "&", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo11", "Func": "getBoolRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57292, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":"], "File": "SIRegisterInfo11", "Func": "getOffsetMUBUFStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57293, "Length": 29, "Cover_Rate": 0.4084507042253521} {"Template_token": ["", "return", "MFI", "->", "WorkGroupIDYSystemSGPR", ";", "case", "RegisterInfo", "::", "WORKGROUP_ID_Z", ":", "assert", "(", "MFI", "->", "hasWorkGroupIDZ", "(", ")", ")", ";", "return", "MFI", "->", "WorkGroupIDZSystemSGPR", ";", "case", "RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ":", "return", "MFI", "->", "PrivateSegmentWaveByteOffsetSystemSGPR", ";", "case", "RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ":", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", "{", "assert", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", ";", "return", "MFI", "->", "PrivateSegmentBufferUserSGPR", ";", "}", "assert", "(", "MFI", "->", "hasPrivateMemoryInputPtr", "(", ")", ")", ";", "return", "MFI", "->", "PrivateMemoryPtrUserSGPR", ";", "case", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ":", "assert", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", ";", "return", "MFI", "->", "KernargSegmentPtrUserSGPR", ";", "case", "RegisterInfo", "::", "DISPATCH_ID", ":", "assert", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", ";", "return", "MFI", "->", "DispatchIDUserSGPR", ";", "case", "RegisterInfo", "::", "FLAT_SCRATCH_INIT", ":"], "ground_truth": ["assert", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", ";"], "File": "SIRegisterInfo11", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57294, "Length": 130, "Cover_Rate": 0.4012345679012346} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Occupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "*", "MF", ".", "getFunction", "(", ")", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "RegisterInfo", "::", "getRegPressureLimit", "(", "RC", ",", "MF", ")", ";"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo11", "Func": "getRegPressureLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57295, "Length": 73, "Cover_Rate": 0.5214285714285715} {"Template_token": ["", "return", "std", "::", "min", "(", "ST", ".", "getMaxNumVGPRs", "(", "Occupancy", ")", ",", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ")", ";", "case", "", ":", "return", "std", "::", "min", "(", "ST", ".", "getMaxNumSGPRs", "(", "Occupancy", ",", "true", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo11", "Func": "getRegPressureLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57296, "Length": 46, "Cover_Rate": 0.32857142857142857} {"Template_token": ["", "BitVector", "RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{"], "ground_truth": ["reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";"], "File": "SIRegisterInfo11", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57297, "Length": 311, "Cover_Rate": 0.698876404494382} {"Template_token": ["", "if", "(", "SubIdx", "==", "", ")", "return", "RC", ";", "LaneBitmask", "::", "Type", "Mask", "=", "getSubRegIndexLaneMask", "(", "SubIdx", ")", ".", "getAsInteger", "(", ")", ";", "unsigned", "Count", "=", "countPopulation", "(", "Mask", ")", ";", "if", "(", "isSGPRClass", "(", "RC", ")", ")", "{", "switch", "(", "Count", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":"], "ground_truth": ["return", "&", "", ";"], "File": "SIRegisterInfo11", "Func": "getSubRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57298, "Length": 65, "Cover_Rate": 0.3693181818181818} {"Template_token": ["", "virtual", "bool", "isDivergentRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "override", "{"], "ground_truth": ["return", "!", "isSGPRClass", "(", "RC", ")", ";"], "File": "SIRegisterInfo11", "Func": "isDivergentRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57299, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "virtual", "bool", "isDivergentRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "override", "{"], "ground_truth": ["return", "!", "isSGPRClass", "(", "RC", ")", ";"], "File": "SIRegisterInfo11", "Func": "isDivergentRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57300, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "bool", "RegisterInfo", "::", "isVGPR", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "Reg", ")", "const", "{"], "ground_truth": ["return", "hasVGPRs", "(", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ")", ";"], "File": "SIRegisterInfo11", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57301, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "hasVGPRs", "(", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo11", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57302, "Length": 12, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "bool", "RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFrameInfo", "(", ")", ".", "hasStackObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo11", "Func": "requiresFrameIndexScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57303, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "SrcSize", "=", "getRegSizeInBits", "(", "*", "SrcRC", ")", ";", "unsigned", "DstSize", "=", "getRegSizeInBits", "(", "*", "DstRC", ")", ";", "unsigned", "NewSize", "=", "getRegSizeInBits", "(", "*", "NewRC", ")", ";", "if", "(", "SrcSize", "<=", "", "||", "DstSize", "<=", "", ")", "return", "true", ";", "return", "NewSize", "<=", "DstSize", "||", "NewSize", "<=", "SrcSize", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo11", "Func": "shouldCoalesce", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57305, "Length": 50, "Cover_Rate": 0.6097560975609756} {"Template_token": ["", "unsigned", "SrcSize", "=", "getRegSizeInBits", "(", "*", "SrcRC", ")", ";", "unsigned", "DstSize", "=", "getRegSizeInBits", "(", "*", "DstRC", ")", ";", "unsigned", "NewSize", "=", "getRegSizeInBits", "(", "*", "NewRC", ")", ";", "if", "(", "SrcSize", "<=", "", "||", "DstSize", "<=", "", ")", "return", "true", ";", "return", "NewSize", "<=", "DstSize", "||", "NewSize", "<=", "SrcSize", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo11", "Func": "shouldCoalesce", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57306, "Length": 50, "Cover_Rate": 0.6097560975609756} {"Template_token": ["", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffset", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "", ";", "}", "if", "(", "RanOutOfSGPRs", ")", "Ctx", ".", "emitError", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", ">", "", "?", "getPhysRegSubReg", "(", "Value", ",", "&", "", ",", "i", ")", ":", "Value", ";", "unsigned", "SOffsetRegState", "=", "", ";", "if", "(", "i", "+", "", "==", "e", "&&", "Scavenged", ")", "SOffsetRegState", "|=", "RegState", "::", "Kill", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "!", "IsStore", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Value", ",", "RegState", "::", "Implicit", "|", "getDefRegState", "(", "!", "IsStore", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57309, "Length": 207, "Cover_Rate": 0.5024271844660194} {"Template_token": ["", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", ")", ")", "{", "SOffset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "RanOutOfSGPRs", "=", "true", ";", "SOffset", "=", "", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffset", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "", ";", "}", "if", "(", "RanOutOfSGPRs", ")", "Ctx", ".", "emitError", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", ">", "", "?", "getPhysRegSubReg", "(", "Value", ",", "&", "", ",", "i", ")", ":"], "ground_truth": ["Value", ";"], "File": "SIRegisterInfo13", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57310, "Length": 153, "Cover_Rate": 0.3713592233009709} {"Template_token": ["", "case", "RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ":", "assert", "(", "ST", ".", "isAmdHsaOS", "(", ")", "&&", "", ")", ";", "assert", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", ";", "return", "MFI", "->", "PrivateSegmentBufferUserSGPR", ";", "case", "RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ":", "assert", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", ";", "return", "MFI", "->", "KernargSegmentPtrUserSGPR", ";", "case", "RegisterInfo", "::", "DISPATCH_ID", ":", "llvm_unreachable", "(", "", ")", ";", "case", "RegisterInfo", "::", "FLAT_SCRATCH_INIT", ":", "assert", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", ";", "return", "MFI", "->", "FlatScratchInitUserSGPR", ";", "case", "RegisterInfo", "::", "DISPATCH_PTR", ":", "assert", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", ";", "return", "MFI", "->", "DispatchPtrUserSGPR", ";"], "ground_truth": ["case", "RegisterInfo", "::", "QUEUE_PTR", ":"], "File": "SIRegisterInfo13", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57314, "Length": 102, "Cover_Rate": 0.3493150684931507} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}"], "ground_truth": ["return", "Reserved", ";"], "File": "SIRegisterInfo13", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57315, "Length": 85, "Cover_Rate": 0.33073929961089493} {"Template_token": ["", "bool", "hasVectorRegisters", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{"], "ground_truth": ["return", "hasVGPRs", "(", "RC", ")", "||", "hasAGPRs", "(", "RC", ")", ";"], "File": "SIRegisterInfo13", "Func": "hasVectorRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57316, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "bool", "isAGPRPressureSet", "(", "unsigned", "SetID", ")", "const", "{", "return", "AGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "SGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "VGPRPressureSets", ".", "test", "(", "SetID", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "isAGPRPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57318, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isAGPRPressureSet", "(", "unsigned", "SetID", ")", "const", "{", "return", "AGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "SGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "VGPRPressureSets", ".", "test", "(", "SetID", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "isAGPRPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57319, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "return", "!", "hasVGPRs", "(", "RC", ")", "&&", "!", "hasAGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "isSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57320, "Length": 14, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "bool", "isSGPRPressureSet", "(", "unsigned", "SetID", ")", "const", "{"], "ground_truth": ["return", "SGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "VGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "AGPRPressureSets", ".", "test", "(", "SetID", ")", ";"], "File": "SIRegisterInfo13", "Func": "isSGPRPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57322, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "return", "SGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "VGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "AGPRPressureSets", ".", "test", "(", "SetID", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "isSGPRPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57323, "Length": 25, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "bool", "isVectorRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "Reg", ")", "const", "{", "return", "isVGPR", "(", "MRI", ",", "Reg", ")", "||", "isAGPR", "(", "MRI", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "isVectorRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57325, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isVGPRPressureSet", "(", "unsigned", "SetID", ")", "const", "{", "return", "VGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "SGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "AGPRPressureSets", ".", "test", "(", "SetID", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "isVGPRPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57326, "Length": 33, "Cover_Rate": 1.0} {"Template_token": ["", "return", "VGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "SGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "AGPRPressureSets", ".", "test", "(", "SetID", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "isVGPRPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57327, "Length": 25, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "unsigned", "BaseIdx", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", "-", "", ";", "unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";", "return", "getMatchingSuperReg", "(", "BaseReg", ",", "", ",", "&", "", ")", ";", "}", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57328, "Length": 51, "Cover_Rate": 0.51} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "Idx", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", "-", "", ";", "return", "", ".", "getRegister", "(", "Idx", ")", ";", "}"], "ground_truth": ["if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{"], "File": "SIRegisterInfo13", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57329, "Length": 56, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "unsigned", "NumRegPressureSets", "=", "getNumRegPressureSets", "(", ")", ";", "SGPR32SetID", "=", "NumRegPressureSets", ";", "VGPR32SetID", "=", "NumRegPressureSets", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "if", "(", "strncmp", "(", "", ",", "getRegPressureSetName", "(", "i", ")", ",", "", ")", "==", "", ")", "SGPR32SetID", "=", "i", ";", "else", "if", "(", "strncmp", "(", "", ",", "getRegPressureSetName", "(", "i", ")", ",", "", ")", "==", "", ")", "VGPR32SetID", "=", "i", ";", "}", "assert", "(", "SGPR32SetID", "<", "NumRegPressureSets", "&&", "VGPR32SetID", "<", "NumRegPressureSets", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57330, "Length": 84, "Cover_Rate": 0.8936170212765957} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", ")", ":", "RegisterInfo", "(", ")", "{", "unsigned", "NumRegPressureSets", "=", "getNumRegPressureSets", "(", ")", ";", "SGPR32SetID", "=", "NumRegPressureSets", ";", "VGPR32SetID", "=", "NumRegPressureSets", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "if", "(", "strncmp", "(", "", ",", "getRegPressureSetName", "(", "i", ")", ",", "", ")", "==", "", ")", "SGPR32SetID", "=", "i", ";", "else", "if", "(", "strncmp", "(", "", ",", "getRegPressureSetName", "(", "i", ")", ",", "", ")", "==", "", ")", "VGPR32SetID", "=", "i", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57331, "Length": 82, "Cover_Rate": 0.8723404255319149} {"Template_token": ["", "}", "if", "(", "IsStore", ")", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "SubReg", "=", "TmpReg", ";", "}", "MachinePointerInfo", "PInfo", "=", "BasePtrInfo", ".", "getWithOffset", "(", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "NewMMO", "=", "MF", "->", "getMachineMemOperand", "(", "PInfo", ",", "MMO", "->", "getFlags", "(", ")", ",", "EltSize", ",", "commonAlignment", "(", "Alignment", ",", "EltSize", "*", "i", ")", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "Desc", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "!", "IsStore", ")", "|", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ";", "}", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "NewMMO", ")", ";", "if", "(", "!", "IsStore", "&&", "TmpReg", "!=", "", ")", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FinalReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "ValueReg", ",", "RegState", "::", "Implicit", "|", "SrcDstRegState", ")", ";", "}", "if", "(", "ScratchOffsetRegDelta", "!=", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "SOffset", ")", ".", "addImm", "(", "ScratchOffsetRegDelta", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo16", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57332, "Length": 275, "Cover_Rate": 0.3186558516801854} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "", ")", ";", "if", "(", "!", "", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "for", "(", "auto", "Reg", ":", "", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MaxNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "MCRegister", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "MCRegister", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "MCRegister", "BasePtrReg", "=", "getBaseRegister", "(", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "BasePtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "BasePtrReg", ")", ")", ";", "}", "for", "(", "MCRegister", "Reg", ":", "MFI", "->", "WWMReservedRegs", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo16", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57333, "Length": 444, "Cover_Rate": 0.592} {"Template_token": ["", "bool", "RegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "false", ";", "int64_t", "NewOffset", "=", "Offset", "+", "getMUBUFInstrOffset", "(", "MI", ")", ";"], "ground_truth": ["return", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "NewOffset", ")", ";"], "File": "SIRegisterInfo16", "Func": "isFrameOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57335, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "bool", "RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "false", ";"], "ground_truth": ["int64_t", "FullOffset", "=", "Offset", "+", "getMUBUFInstrOffset", "(", "MI", ")", ";"], "File": "SIRegisterInfo16", "Func": "needsFrameBaseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57336, "Length": 36, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "int64_t", "FullOffset", "=", "Offset", "+", "getMUBUFInstrOffset", "(", "MI", ")", ";", "return", "!", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "FullOffset", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo16", "Func": "needsFrameBaseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57337, "Length": 20, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "MachineOperand", "*", "SOffset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "soffset", ")", ";", "assert", "(", "SOffset", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", "&&", "", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "assert", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "NewOffset", ")", "&&", "", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";"], "ground_truth": ["OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";"], "File": "SIRegisterInfo16", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57338, "Length": 103, "Cover_Rate": 0.4364406779661017} {"Template_token": ["", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "UseKill", "=", "IsKill", "&&", "i", "==", "NumSubRegs", "-", "", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "UseKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "if", "(", "i", "==", "", "&&", "NumSubRegs", ">", "", ")", "{", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "if", "(", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "getKillRegState", "(", "UseKill", ")", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "unsigned", "PerVGPR", "=", "", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PerVGPR", ")", ".", "addReg", "(", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";"], "ground_truth": ["WriteLane", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";"], "File": "SIRegisterInfo16", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57339, "Length": 480, "Cover_Rate": 0.6584362139917695} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "Desc", ".", "mayStore", "(", ")", ";", "bool", "Scavenged", "=", "false", ";", "MCRegister", "SOffset", "=", "ScratchOffsetReg", ";", "const", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MF", "->", "getRegInfo", "(", ")", ",", "ValueReg", ")", ";", "unsigned", "NumSubRegs", "=", "", "(", "RC", "->", "getID", "(", ")", ")", "/", "(", "EltSize", "*", "CHAR_BIT", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "EltSize", ";", "int64_t", "Offset", "=", "InstOffset", "+", "MFI", ".", "getObjectOffset", "(", "Index", ")", ";", "int64_t", "ScratchOffsetRegDelta", "=", "", ";", "Align", "Alignment", "=", "MFI", ".", "getObjectAlign", "(", "Index", ")", ";", "const", "MachinePointerInfo", "&", "BasePtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "Register", "TmpReg", "=", "hasAGPRs", "(", "RC", ")", "?", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "tmp", ")", "->", "getReg", "(", ")", ":", "Register", "(", ")", ";", "assert", "(", "(", "Offset", "%", "EltSize", ")", "==", "", "&&", "", ")", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", "-", "EltSize", ")", ")", "{", "SOffset", "=", "MCRegister", "(", ")", ";", "Offset", "*=", "ST", ".", "getWavefrontSize", "(", ")", ";", "if", "(", "RS", ")", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ",", "false", ")", ";", "if", "(", "!", "SOffset", ")", "{", "if", "(", "!", "ScratchOffsetReg", ")", "{", "report_fatal_error", "(", "", ")", ";", "}", "SOffset", "=", "ScratchOffsetReg", ";", "ScratchOffsetRegDelta", "=", "Offset", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "if", "(", "ScratchOffsetReg", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "Offset", "=", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "EltSize", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "Register", "(", "ValueReg", ")", ":", "getSubReg", "(", "ValueReg", ",", "getSubRegFromChannel", "(", "i", ")", ")", ";", "unsigned", "SOffsetRegState", "=", "", ";", "unsigned", "SrcDstRegState", "=", "getDefRegState", "(", "!", "IsStore", ")", ";", "if", "(", "i", "+", "", "==", "e", ")", "{", "SOffsetRegState", "|=", "getKillRegState", "(", "Scavenged", ")", ";", "SrcDstRegState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "}", "auto", "MIB", "=", "spillVGPRtoAGPR", "(", "ST", ",", "MI", ",", "Index", ",", "i", ",", "SubReg", ",", "IsKill", ")", ";", "if", "(", "!", "MIB", ".", "getInstr", "(", ")", ")", "{", "unsigned", "FinalReg", "=", "SubReg", ";", "if", "(", "TmpReg", "!=", "", ")", "{"], "ground_truth": ["if", "(", "IsStore", ")", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ";"], "File": "SIRegisterInfo17", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57340, "Length": 465, "Cover_Rate": 0.5602409638554217} {"Template_token": ["", "MCRegister", "RegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "for", "(", "MCRegister", "Reg", ":", "*", "RC", ")", "if", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["return", "MCRegister", "(", ")", ";"], "File": "SIRegisterInfo17", "Func": "findUnusedRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57342, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "static", "const", "TargetRegisterClass", "*", "const", "BaseClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "}", ";", "for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{", "if", "(", "BaseClass", "->", "contains", "(", "Reg", ")", ")", "{", "return", "BaseClass", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57344, "Length": 115, "Cover_Rate": 0.6284153005464481} {"Template_token": ["", "unsigned", "Occupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "GenRegisterInfo", "::", "getRegPressureLimit", "(", "RC", ",", "MF", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "std", "::", "min", "(", "ST", ".", "getMaxNumVGPRs", "(", "Occupancy", ")", ",", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ")", ";", "case", "", ":", "return", "std", "::", "min", "(", "ST", ".", "getMaxNumSGPRs", "(", "Occupancy", ",", "true", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "getRegPressureLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57345, "Length": 96, "Cover_Rate": 0.7111111111111111} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Occupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "GenRegisterInfo", "::", "getRegPressureLimit", "(", "RC", ",", "MF", ")", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo17", "Func": "getRegPressureLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57346, "Length": 64, "Cover_Rate": 0.4740740740740741} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MaxNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "MCRegister", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "MCRegister", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";", "}", "for", "(", "MCRegister", "Reg", ":", "MFI", "->", "WWMReservedRegs", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57347, "Length": 362, "Cover_Rate": 0.6033333333333334} {"Template_token": ["", "static", "bool", "hasSGPRs", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{"], "ground_truth": ["return", "RC", "->", "TSFlags", "&", "", ";"], "File": "SIRegisterInfo17", "Func": "hasSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57348, "Length": 17, "Cover_Rate": 0.85} {"Template_token": ["", "return", "RC", "->", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "hasSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57349, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";", "case", "", ":", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "!=", "nullptr", ";"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo17", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57350, "Length": 70, "Cover_Rate": 0.32710280373831774} {"Template_token": ["", "assert", "(", "RC", "&&", "", ")", ";", "return", "hasAGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "isAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57351, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ";", "assert", "(", "RC", "&&", "", ")", ";", "return", "hasAGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "isAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57352, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "return", "hasAGPRs", "(", "RC", ")", "&&", "!", "hasVGPRs", "(", "RC", ")", "&&", "!", "hasSGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "isAGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57353, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "return", "hasSGPRs", "(", "RC", ")", "&&", "!", "hasVGPRs", "(", "RC", ")", "&&", "!", "hasAGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "isSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57356, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "return", "hasVGPRs", "(", "RC", ")", "&&", "hasAGPRs", "(", "RC", ")", "&&", "!", "hasSGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "isVectorSuperClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57357, "Length": 18, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "assert", "(", "RC", "&&", "", ")", ";", "return", "hasVGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57359, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ";", "assert", "(", "RC", "&&", "", ")", ";", "return", "hasVGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57360, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "static", "bool", "isVGPRClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{"], "ground_truth": ["return", "hasVGPRs", "(", "RC", ")", "&&", "!", "hasAGPRs", "(", "RC", ")", "&&", "!", "hasSGPRs", "(", "RC", ")", ";"], "File": "SIRegisterInfo17", "Func": "isVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57362, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "bool", "isVSSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "hasVGPRs", "(", "RC", ")", "&&", "hasSGPRs", "(", "RC", ")", "&&", "!", "hasAGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "isVSSuperClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57363, "Length": 28, "Cover_Rate": 1.0} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "Register", "SuperReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "Register", "TmpVGPR", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";"], "ground_truth": ["auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";"], "File": "SIRegisterInfo17", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57365, "Length": 182, "Cover_Rate": 0.34600760456273766} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "VGPRSpills", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "Index", ")", ";", "bool", "SpillToVGPR", "=", "!", "VGPRSpills", ".", "empty", "(", ")", ";", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "Register", "SuperReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "Register", "TmpVGPR", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "if", "(", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "if", "(", "!", "TmpVGPR", ".", "isValid", "(", ")", ")", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "Align", "Alignment", "=", "FrameInfo", ".", "getObjectAlign", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "EltSize", ",", "commonAlignment", "(", "Alignment", ",", "EltSize", "*", "i", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpVGPR", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["if", "(", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "SIRegisterInfo17", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57366, "Length": 458, "Cover_Rate": 0.870722433460076} {"Template_token": ["", "assert", "(", "getSubRegIndexLaneMask", "(", "", ")", ".", "getAsInteger", "(", ")", "==", "", "&&", "getSubRegIndexLaneMask", "(", "", ")", ".", "getAsInteger", "(", ")", "==", "(", "", "<<", "", ")", "&&", "(", "getSubRegIndexLaneMask", "(", "", ")", "|", "getSubRegIndexLaneMask", "(", "", ")", ")", ".", "getAsInteger", "(", ")", "==", "getSubRegIndexLaneMask", "(", "", ")", ".", "getAsInteger", "(", ")", "&&", "", ")", ";", "RegPressureIgnoredUnits", ".", "resize", "(", "getNumRegUnits", "(", ")", ")", ";", "RegPressureIgnoredUnits", ".", "set", "(", "*", "MCRegUnitIterator", "(", "", ",", "this", ")", ")", ";", "for", "(", "auto", "Reg", ":", "", ")", "RegPressureIgnoredUnits", ".", "set", "(", "*", "MCRegUnitIterator", "(", "Reg", ",", "this", ")", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57367, "Length": 99, "Cover_Rate": 0.6387096774193548} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DenseSet", "<", "unsigned", ">", "SGPRSpillVGPRDefinedSet", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "VGPRSpills", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "Index", ")", ";", "bool", "SpillToVGPR", "=", "!", "VGPRSpills", ".", "empty", "(", ")", ";", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "Register", "SuperReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "assert", "(", "SpillToVGPR", "||", "(", "SuperReg", "!=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "Register", "TmpVGPR", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "if", "(", "!", "TmpVGPR", ".", "isValid", "(", ")", ")", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "MachineInstrBuilder", "Mov", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";"], "ground_truth": ["if", "(", "i", "+", "", "==", "e", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";"], "File": "SIRegisterInfo17", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57368, "Length": 443, "Cover_Rate": 0.7009493670886076} {"Template_token": ["", "bool", "isVectorSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "hasVGPRs", "(", "RC", ")", "&&", "hasAGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo18", "Func": "isVectorSuperClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57369, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isVectorSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "hasVGPRs", "(", "RC", ")", "&&", "hasAGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo18", "Func": "isVectorSuperClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57370, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "MFI", "->", "addToSpilledVGPRs", "(", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "*", "VData", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";", "buildSpillLoadStore", "(", "MI", ",", "", ",", "Index", ",", "VData", "->", "getReg", "(", ")", ",", "VData", "->", "isKill", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ",", "*", "MI", "->", "memoperands_begin", "(", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "default", ":", "{", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsMUBUF", "=", "TII", "->", "isMUBUF", "(", "*", "MI", ")", ";", "if", "(", "!", "IsMUBUF", "&&", "MFI", "->", "getFrameOffsetReg", "(", ")", "!=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", "{", "unsigned", "DiffReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "IsCopy", "=", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "ResultReg", "=", "IsCopy", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DiffReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Log2_32", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ".", "addReg", "(", "DiffReg", ")", ";", "}", "else", "{", "unsigned", "CarryOut", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "ScaledReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "DiffReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Log2_32", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "CarryOut", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIRegisterInfo19", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57371, "Length": 436, "Cover_Rate": 0.3974475843208751} {"Template_token": ["", "if", "(", "LoadStoreOp", "==", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";", "if", "(", "spillVGPRtoAGPR", "(", "ST", ",", "*", "MBB", ",", "MI", ",", "Index", ",", "", ",", "Reg", "->", "getReg", "(", ")", ",", "false", ",", "false", ")", ".", "getInstr", "(", ")", ")", "return", "true", ";"], "ground_truth": ["MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";"], "File": "SIRegisterInfo1", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57372, "Length": 144, "Cover_Rate": 0.5236363636363637} {"Template_token": ["", "Register", "FrameReg", "=", "FrameInfo", ".", "isFixedObjectIndex", "(", "Index", ")", "&&", "hasBasePointer", "(", "SB", ".", "MF", ")", "?", "getBaseRegister", "(", ")", ":", "getFrameRegister", "(", "SB", ".", "MF", ")", ";", "Align", "Alignment", "=", "FrameInfo", ".", "getObjectAlign", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "SB", ".", "MF", ",", "Index", ")", ";", "MachineMemOperand", "*", "MMO", "=", "SB", ".", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "IsLoad", "?", "MachineMemOperand", "::", "MOLoad", ":", "MachineMemOperand", "::", "MOStore", ",", "SB", ".", "EltSize", ",", "Alignment", ")", ";", "if", "(", "IsLoad", ")", "{"], "ground_truth": ["unsigned", "Opc", "=", "ST", ".", "enableFlatScratch", "(", ")", "?", "", ":", "", ";"], "File": "SIRegisterInfo1", "Func": "buildVGPRSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57375, "Length": 99, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "spillSGPR", "(", "MI", ",", "FI", ",", "RS", ",", "LIS", ",", "true", ",", "NeedsCFI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "restoreSGPR", "(", "MI", ",", "FI", ",", "RS", ",", "LIS", ",", "true", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "eliminateSGPRToVGPRSpillFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57378, "Length": 96, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getAllAGPRRegMask", "(", ")", "const", "{"], "ground_truth": ["return", "CSR__AllAGPRs_RegMask", ";"], "File": "SIRegisterInfo1", "Func": "getAllAGPRRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57379, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getAllAGPRRegMask", "(", ")", "const", "{"], "ground_truth": ["return", "CSR__AllAGPRs_RegMask", ";"], "File": "SIRegisterInfo1", "Func": "getAllAGPRRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57380, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getAllVectorRegMask", "(", ")", "const", "{", "return", "CSR__AllVectorRegs_RegMask", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getAllVectorRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57381, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "case", "CallingConv", "::", "_Gfx", ":", "return", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "hasGFX90AInsts", "(", ")", "?", "CSR__HighRegs_With_AGPRs_SaveList", ":", "CSR__HighRegs_SaveList", ";", "default", ":", "{", "static", "const", "MCPhysReg", "NoCalleeSavedReg", "=", "", ";", "return", "&", "NoCalleeSavedReg", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57384, "Length": 39, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "case", "CallingConv", "::", "_Gfx", ":", "return", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "hasGFX90AInsts", "(", ")", "?", "CSR__HighRegs_With_AGPRs_RegMask", ":", "CSR__HighRegs_RegMask", ";", "default", ":"], "ground_truth": ["return", "nullptr", ";"], "File": "SIRegisterInfo1", "Func": "getCallPreservedMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57385, "Length": 38, "Cover_Rate": 0.5507246376811594} {"Template_token": ["", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "case", "CallingConv", "::", "_Gfx", ":", "return", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "hasGFX90AInsts", "(", ")", "?", "CSR__HighRegs_With_AGPRs_RegMask", ":", "CSR__HighRegs_RegMask", ";", "default", ":", "return", "nullptr", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getCallPreservedMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57386, "Length": 50, "Cover_Rate": 0.7246376811594203} {"Template_token": ["", "unsigned", "getChannelFromSubReg", "(", "unsigned", "SubReg", ")", "const", "{"], "ground_truth": ["return", "SubReg", "?", "(", "getSubRegIdxOffset", "(", "SubReg", ")", "+", "", ")", "/", "", ":", "", ";"], "File": "SIRegisterInfo1", "Func": "getChannelFromSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57388, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getConstrainedRegClassForOperand", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "const", "RegClassOrRegBank", "&", "RCOrRB", "=", "MRI", ".", "getRegClassOrRegBank", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "const", "RegisterBank", "*", "RB", "=", "RCOrRB", ".", "dyn_cast", "<", "const", "RegisterBank", "*", ">", "(", ")", ")", "return", "getRegClassForTypeOnBank", "(", "MRI", ".", "getType", "(", "MO", ".", "getReg", "(", ")", ")", ",", "*", "RB", ",", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RCOrRB", ".", "get", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";"], "ground_truth": ["return", "getAllocatableClass", "(", "RC", ")", ";"], "File": "SIRegisterInfo1", "Func": "getConstrainedRegClassForOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57389, "Length": 95, "Cover_Rate": 0.9895833333333334} {"Template_token": ["", "Register", "RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "FrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{"], "File": "SIRegisterInfo1", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57392, "Length": 53, "Cover_Rate": 0.5698924731182796} {"Template_token": ["", "const", "MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "Register", "(", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57393, "Length": 42, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "unsigned", "getHWRegIndex", "(", "MCRegister", "Reg", ")", "const", "{", "return", "getEncodingValue", "(", "Reg", ")", "&", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getHWRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57395, "Length": 17, "Cover_Rate": 1.0} {"Template_token": ["", "return", "getNumCoveredRegs", "(", "getSubRegIndexLaneMask", "(", "SubReg", ")", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getNumChannelsFromSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57396, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "uint64_t", "Mask", "=", "LM", ".", "getAsInteger", "(", ")", ";", "uint64_t", "Even", "=", "Mask", "&", "", ";", "Mask", "=", "(", "Even", ">>", "", ")", "|", "Mask", ";", "uint64_t", "Odd", "=", "Mask", "&", "", ";"], "ground_truth": ["return", "countPopulation", "(", "Odd", ")", ";"], "File": "SIRegisterInfo1", "Func": "getNumCoveredRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57398, "Length": 39, "Cover_Rate": 0.8125} {"Template_token": ["", "uint64_t", "Even", "=", "Mask", "&", "", ";", "Mask", "=", "(", "Even", ">>", "", ")", "|", "Mask", ";", "uint64_t", "Odd", "=", "Mask", "&", "", ";", "return", "countPopulation", "(", "Odd", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getNumCoveredRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57399, "Length": 31, "Cover_Rate": 0.6458333333333334} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "SIRegisterInfo1", "Func": "getNumSubRegsForSpillOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57400, "Length": 267, "Cover_Rate": 0.5318725099601593} {"Template_token": ["", "const", "TargetRegisterClass", "*", "getRegClassForTypeOnBank", "(", "LLT", "Ty", ",", "const", "RegisterBank", "&", "Bank", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "return", "getRegClassForSizeOnBank", "(", "Ty", ".", "getSizeInBits", "(", ")", ",", "Bank", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getRegClassForTypeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57401, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "MaxNumAGPRs", "=", "MaxNumVGPRs", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "{", "if", "(", "MFI", "->", "usesAGPRs", "(", "MF", ")", ")", "{", "MaxNumVGPRs", "/=", "", ";", "MaxNumAGPRs", "=", "MaxNumVGPRs", ";", "}", "else", "{", "if", "(", "MaxNumVGPRs", ">", "TotalNumVGPRs", ")", "{", "MaxNumAGPRs", "=", "MaxNumVGPRs", "-", "TotalNumVGPRs", ";", "MaxNumVGPRs", "=", "TotalNumVGPRs", ";", "}", "else", "MaxNumAGPRs", "=", "", ";", "}", "}", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "MaxNumAGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "", ")", ";", "if", "(", "!", "", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "for", "(", "auto", "Reg", ":", "", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MaxNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57403, "Length": 483, "Cover_Rate": 0.5642523364485982} {"Template_token": ["", "}", "else", "if", "(", "hasAGPRs", "(", "RC", ")", ")", "{", "RC", "=", "getAGPRClassForBitWidth", "(", "Size", ")", ";", "}", "else", "{", "RC", "=", "getVGPRClassForBitWidth", "(", "Size", ")", ";", "}", "assert", "(", "RC", "&&", "", ")", ";", "return", "RC", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getSubRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57404, "Length": 39, "Cover_Rate": 0.36792452830188677} {"Template_token": ["", "const", "TargetRegisterClass", "*", "getWaveMaskRegClass", "(", ")", "const", "{", "return", "isWave32", "?", "&", "", ":", "&", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getWaveMaskRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57405, "Length": 18, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "const", "TargetRegisterClass", "*", "getWaveMaskRegClass", "(", ")", "const", "{"], "ground_truth": ["return", "isWave32", "?", "&", "", ":", "&", "", ";"], "File": "SIRegisterInfo1", "Func": "getWaveMaskRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57406, "Length": 17, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "static", "bool", "hasAGPRs", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{"], "ground_truth": ["return", "RC", "->", "TSFlags", "&", "", ";"], "File": "SIRegisterInfo1", "Func": "hasAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57407, "Length": 17, "Cover_Rate": 0.85} {"Template_token": ["", "static", "bool", "hasVectorRegisters", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{"], "ground_truth": ["return", "hasVGPRs", "(", "RC", ")", "||", "hasAGPRs", "(", "RC", ")", ";"], "File": "SIRegisterInfo1", "Func": "hasVectorRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57410, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "return", "RC", "->", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57412, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "return", "hasAGPRs", "(", "RC", ")", "&&", "!", "hasVGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "isAGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57414, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "bool", "RegisterInfo", "::", "isCFISavedRegsSpillEnabled", "(", ")", "const", "{", "return", "EnableSpillCFISavedRegs", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "isCFISavedRegsSpillEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57415, "Length": 12, "Cover_Rate": 1.0} {"Template_token": ["", "return", "EnableSpillCFISavedRegs", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "isCFISavedRegsSpillEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57416, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "isDivergentRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "override", "{"], "ground_truth": ["return", "!", "isSGPRClass", "(", "RC", ")", ";"], "File": "SIRegisterInfo1", "Func": "isDivergentRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57417, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "bool", "isDivergentRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "override", "{", "return", "!", "isSGPRClass", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "isDivergentRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57418, "Length": 19, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "hasAGPRs", "(", "&", "RC", ")", ")", "return", "RC", ".", "hasSuperClassEq", "(", "getAGPRClassForBitWidth", "(", "getRegSizeInBits", "(", "RC", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "isProperlyAlignedRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57419, "Length": 26, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "static", "bool", "isSGPRClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "return", "!", "hasVGPRs", "(", "RC", ")", "&&", "!", "hasAGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "isSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57420, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isSGPRClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "return", "!", "hasVGPRs", "(", "RC", ")", "&&", "!", "hasAGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "isSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57421, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isVectorRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{", "return", "isVGPR", "(", "MRI", ",", "Reg", ")", "||", "isAGPR", "(", "MRI", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "isVectorRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57422, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "isVectorRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{", "return", "isVGPR", "(", "MRI", ",", "Reg", ")", "||", "isAGPR", "(", "MRI", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "isVectorRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57423, "Length": 29, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isVGPRClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "return", "hasVGPRs", "(", "RC", ")", "&&", "!", "hasAGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "isVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57425, "Length": 23, "Cover_Rate": 1.0} {"Template_token": ["", "}", "assert", "(", "!", "SavedExecReg", "&&", "", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "IsWave32", "?", "", ":", "", ";", "RS", "->", "setRegUsed", "(", "SuperReg", ")", ";", "SavedExecReg", "=", "RS", "->", "scavengeRegister", "(", "&", "RC", ",", "MI", ",", "", ",", "false", ")", ";", "int64_t", "VGPRLanes", "=", "getPerVGPRData", "(", ")", ".", "VGPRLanes", ";", "if", "(", "SavedExecReg", ")", "{", "RS", "->", "setRegUsed", "(", "SavedExecReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "SavedExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "auto", "I", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addImm", "(", "VGPRLanes", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "false", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIRegisterInfo1", "Func": "prepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57426, "Length": 146, "Cover_Rate": 0.49491525423728816} {"Template_token": ["", "RS", "->", "setRegUsed", "(", "SuperReg", ")", ";", "SavedExecReg", "=", "RS", "->", "scavengeRegister", "(", "&", "RC", ",", "MI", ",", "", ",", "false", ")", ";", "int64_t", "VGPRLanes", "=", "getPerVGPRData", "(", ")", ".", "VGPRLanes", ";", "if", "(", "SavedExecReg", ")", "{", "RS", "->", "setRegUsed", "(", "SavedExecReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "SavedExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "auto", "I", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addImm", "(", "VGPRLanes", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "false", ")", ";", "}", "else", "{", "if", "(", "TmpVGPRLive", ")", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "false", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "false", ")", ";"], "File": "SIRegisterInfo1", "Func": "prepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57427, "Length": 202, "Cover_Rate": 0.6847457627118644} {"Template_token": ["", "if", "(", "SavedExecReg", ")", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "Index", ",", "Offset", ",", "IsLoad", ")", ";", "}", "else", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "Index", ",", "Offset", ",", "IsLoad", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "Index", ",", "Offset", ",", "IsLoad", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";"], "File": "SIRegisterInfo1", "Func": "readWriteTmpVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57428, "Length": 98, "Cover_Rate": 0.8909090909090909} {"Template_token": ["", "}", "}", "else", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "true", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "{", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitKill", ")", ";", "}", "if", "(", "TmpVGPRLive", ")", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "true", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "restore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57429, "Length": 84, "Cover_Rate": 0.535031847133758} {"Template_token": ["", "if", "(", "SpillToVGPR", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SB", ".", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "auto", "MIB", "=", "BuildMI", "(", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "if", "(", "SB", ".", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "if", "(", "LIS", ")", "{", "if", "(", "i", "==", "e", "-", "", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "MIB", ")", ";", "else", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MIB", ")", ";", "}", "}", "}", "else", "{", "SB", ".", "prepare", "(", ")", ";", "auto", "PVD", "=", "SB", ".", "getPerVGPRData", "(", ")", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "PVD", ".", "NumVGPRs", ";", "++", "Offset", ")", "{", "SB", ".", "readWriteTmpVGPR", "(", "Offset", ",", "true", ")", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "bool", "LastSubReg", "=", "(", "i", "+", "", "==", "e", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "SB", ".", "TmpVGPR", ",", "getKillRegState", "(", "LastSubReg", ")", ")", ".", "addImm", "(", "i", ")", ";", "if", "(", "SB", ".", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "if", "(", "LIS", ")", "{", "if", "(", "i", "==", "e", "-", "", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "MIB", ")", ";", "else", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MIB", ")", ";", "}", "}", "}"], "ground_truth": ["SB", ".", "restore", "(", ")", ";"], "File": "SIRegisterInfo1", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57430, "Length": 403, "Cover_Rate": 0.7810077519379846} {"Template_token": ["", "if", "(", "Vec", ".", "empty", "(", ")", ")", "{", "unsigned", "MaxNumParts", "=", "", "/", "Size", ";", "Vec", ".", "resize", "(", "MaxNumParts", ")", ";", "}", "Vec", "[", "Pos", "]", "=", "Idx", ";", "}", "}", ";", "static", "llvm", "::", "once_flag", "InitializeSubRegFromChannelTableFlag", ";", "static", "auto", "InitializeSubRegFromChannelTableOnce", "=", "[", "this", "]", "(", ")", "{", "for", "(", "auto", "&", "Row", ":", "SubRegFromChannelTable", ")", "Row", ".", "fill", "(", "", ")", ";", "for", "(", "uint16_t", "Idx", "=", "", ";", "Idx", "<", "getNumSubRegIndices", "(", ")", ";", "++", "Idx", ")", "{", "unsigned", "Width", "=", "SubRegIdxRanges", "[", "Idx", "]", ".", "Size", "/", "", ";", "unsigned", "Offset", "=", "SubRegIdxRanges", "[", "Idx", "]", ".", "Offset", "/", "", ";", "assert", "(", "Width", "<", "SubRegFromChannelTableWidthMap", ".", "size", "(", ")", ")", ";", "Width", "=", "SubRegFromChannelTableWidthMap", "[", "Width", "]", ";", "if", "(", "Width", "==", "", ")", "continue", ";", "unsigned", "TableIdx", "=", "Width", "-", "", ";", "assert", "(", "TableIdx", "<", "SubRegFromChannelTable", ".", "size", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "Offset", "<", "SubRegFromChannelTable", "[", "TableIdx", "]", ".", "size", "(", ")", ")", ";"], "File": "SIRegisterInfo1", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57431, "Length": 164, "Cover_Rate": 0.36444444444444446} {"Template_token": ["", "auto", "MIB", "=", "BuildMI", "(", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "UseKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ";", "MachineInstr", "*", "CFI", "=", "nullptr", ";", "if", "(", "NeedsCFI", ")", "{", "CFI", "=", "TFL", "->", "buildCFIForSGPRToVGPRSpill", "(", "SB", ".", "MBB", ",", "MI", ",", "DebugLoc", "(", ")", ",", "SubReg", ",", "Spill", ".", "VGPR", ",", "Spill", ".", "Lane", ")", ";", "}", "if", "(", "LIS", ")", "{", "if", "(", "i", "==", "", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "MIB", ")", ";", "else", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MIB", ")", ";", "if", "(", "CFI", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CFI", ")", ";", "}", "if", "(", "i", "==", "", "&&", "SB", ".", "NumSubRegs", ">", "", ")", "{", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "if", "(", "SB", ".", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "getKillRegState", "(", "UseKill", ")", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "SB", ".", "prepare", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "SB", ".", "NumSubRegs", "==", "", ")", "&&", "SB", ".", "IsKill", ")", ";", "auto", "PVD", "=", "SB", ".", "getPerVGPRData", "(", ")", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "PVD", ".", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SB", ".", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PVD", ".", "PerVGPR", ")", ".", "addReg", "(", "SB", ".", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "", ";", "if", "(", "LIS", ")", "{", "if", "(", "i", "==", "", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "WriteLane", ")", ";", "else", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "WriteLane", ")", ";", "}", "if", "(", "SB", ".", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "SB", ".", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "SB", ".", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "SB", ".", "readWriteTmpVGPR", "(", "Offset", ",", "false", ")", ";", "}", "SB", ".", "restore", "(", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "SB", ".", "MFI", ".", "addToSpilledSGPRs", "(", "SB", ".", "NumSubRegs", ")", ";"], "ground_truth": ["if", "(", "LIS", ")", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "SB", ".", "SuperReg", ")", ";"], "File": "SIRegisterInfo1", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57432, "Length": 507, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "MCPhysReg", "Reg", "=", "MFI", "->", "getVGPRToAGPRSpill", "(", "Index", ",", "Lane", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "MachineInstrBuilder", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "auto", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";"], "ground_truth": ["unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";"], "File": "SIRegisterInfo1", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57435, "Length": 78, "Cover_Rate": 0.308300395256917} {"Template_token": ["", "Register", "FrameReg", "=", "getFrameRegister", "(", "*", "MF", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "spillSGPR", "(", "MI", ",", "Index", ",", "RS", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "restoreSGPR", "(", "MI", ",", "Index", ",", "RS", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "*", "VData", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "buildSpillLoadStore", "(", "MI", ",", "", ",", "Index", ",", "VData", "->", "getReg", "(", ")", ",", "VData", "->", "isKill", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", "->", "getReg", "(", ")", ",", "FrameReg", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ",", "*", "MI", "->", "memoperands_begin", "(", ")", ",", "RS", ")", ";", "MFI", "->", "addToSpilledVGPRs", "(", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "*", "VData", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "buildSpillLoadStore", "(", "MI", ",", "", ",", "Index", ",", "VData", "->", "getReg", "(", ")", ",", "VData", "->", "isKill", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", "->", "getReg", "(", ")", ",", "FrameReg", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ",", "*", "MI", "->", "memoperands_begin", "(", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "default", ":", "{", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsMUBUF", "=", "TII", "->", "isMUBUF", "(", "*", "MI", ")", ";", "if", "(", "!", "IsMUBUF", "&&", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "unsigned", "DiffReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "IsCopy", "=", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "Register", "ResultReg", "=", "IsCopy", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DiffReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "if", "(", "Offset", "==", "", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Log2_32", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ".", "addReg", "(", "DiffReg", ")", ";"], "File": "SIRegisterInfo20", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57436, "Length": 544, "Cover_Rate": 0.44155844155844154} {"Template_token": ["", "if", "(", "Reg", ">=", "BeginReg", "&&", "Reg", "<=", "EndReg", ")", "{", "\\", "unsigned", "Index", "=", "Reg", "-", "BeginReg", ";", "\\", "assert", "(", "Index", "<", "array_lengthof", "(", "RegTable", ")", ")", ";", "\\", "return", "RegTable", "[", "Index", "]", ";", "\\", "}", "REG_RANGE", "(", "", ",", "", ",", "VGPR32RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "SGPR32RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "AGPR32RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "VGPR64RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "SGPR64RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "AGPR64RegNames", ")", ";", "REG_RANGE", "(", "", ",", "", ",", "VGPR96RegNames", ")", ";"], "ground_truth": ["REG_RANGE", "(", "", ",", "", ",", "VGPR128RegNames", ")", ";"], "File": "SIRegisterInfo20", "Func": "getRegAsmName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57437, "Length": 111, "Cover_Rate": 0.3724832214765101} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "EltSize", "==", "", ")", "{", "static", "const", "int16_t", "Sub0_15_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_7_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_3_64", "[", "]", "=", "{", "", ",", "", "}", ";", "switch", "(", "", "(", "*", "RC", "->", "MC", ")", ")", "{", "case", "", ":", "return", "{", "}", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_3_64", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_7_64", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_15_64", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "if", "(", "EltSize", "==", "", ")", "{", "static", "const", "int16_t", "Sub0_15_128", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub0_7_128", "[", "]", "=", "{", "", ",", "", "}", ";", "switch", "(", "", "(", "*", "RC", "->", "MC", ")", ")", "{", "case", "", ":", "return", "{", "}", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_7_128", ")", ";", "case", "", ":", "return", "makeArrayRef", "(", "Sub0_15_128", ")", ";"], "ground_truth": ["default", ":"], "File": "SIRegisterInfo20", "Func": "getRegSplitParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57438, "Length": 198, "Cover_Rate": 0.31629392971246006} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{"], "File": "SIRegisterInfo20", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57439, "Length": 260, "Cover_Rate": 0.4506065857885615} {"Template_token": ["", "Reserved", ".", "set", "(", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "NumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "unsigned", "Limit", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", ";", "for", "(", "unsigned", "i", "=", "Limit", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";"], "File": "SIRegisterInfo22", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57442, "Length": 80, "Cover_Rate": 0.6504065040650406} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "NumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";"], "ground_truth": ["unsigned", "Limit", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", ";"], "File": "SIRegisterInfo22", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57443, "Length": 48, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";"], "ground_truth": ["else", "RC", "=", "getPhysRegClass", "(", "Reg", ")", ";"], "File": "SIRegisterInfo22", "Func": "isSGPRReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57444, "Length": 30, "Cover_Rate": 0.6} {"Template_token": ["", "const", "MCPhysReg", "*", "RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":"], "ground_truth": ["case", "CallingConv", "::", "Cold", ":"], "File": "SIRegisterInfo24", "Func": "getCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57446, "Length": 49, "Cover_Rate": 0.44954128440366975} {"Template_token": ["", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":"], "ground_truth": ["return", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "hasGFX90AInsts", "(", ")", "?", "CSR__HighRegs_With_AGPRs_RegMask", ":", "CSR__HighRegs_RegMask", ";"], "File": "SIRegisterInfo24", "Func": "getCallPreservedMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57447, "Length": 28, "Cover_Rate": 0.3218390804597701} {"Template_token": ["", "const", "uint32_t", "*", "RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":"], "ground_truth": ["return", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "hasGFX90AInsts", "(", ")", "?", "CSR__HighRegs_With_AGPRs_RegMask", ":", "CSR__HighRegs_RegMask", ";"], "File": "SIRegisterInfo24", "Func": "getCallPreservedMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57448, "Length": 57, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "unsigned", "getSGPRAllocGranule", "(", ")", "const", "{"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo24", "Func": "getSGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57450, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo24", "Func": "getSGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57451, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "getTotalNumVGPRs", "(", ")", "const", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo24", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57452, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo24", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57453, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo24", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57454, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "SavedExecReg", ")", "{", "RS", "->", "setRegUsed", "(", "SavedExecReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "SavedExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addImm", "(", "VGPRLanes", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "false", ")", ";", "}", "else", "{", "if", "(", "TmpVGPRLive", ")", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "false", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo24", "Func": "prepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57455, "Length": 174, "Cover_Rate": 0.5838926174496645} {"Template_token": ["", "void", "prepare", "(", ")", "{", "assert", "(", "RS", "&&", "", ")", ";", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ",", "false", ")", ";", "TmpVGPRIndex", "=", "MFI", ".", "getScavengeFI", "(", "MF", ".", "getFrameInfo", "(", ")", ",", "TRI", ")", ";", "if", "(", "TmpVGPR", ")", "{", "TmpVGPRLive", "=", "false", ";", "}", "else", "{", "TmpVGPR", "=", "", ";", "TmpVGPRLive", "=", "true", ";", "}", "assert", "(", "!", "SavedExecReg", "&&", "", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "IsWave32", "?", "", ":", "", ";", "RS", "->", "setRegUsed", "(", "SuperReg", ")", ";", "SavedExecReg", "=", "RS", "->", "scavengeRegister", "(", "&", "RC", ",", "MI", ",", "", ",", "false", ")", ";", "int64_t", "VGPRLanes", "=", "getPerVGPRData", "(", ")", ".", "VGPRLanes", ";", "if", "(", "SavedExecReg", ")", "{", "RS", "->", "setRegUsed", "(", "SavedExecReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "SavedExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addImm", "(", "VGPRLanes", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "false", ")", ";", "}", "else", "{", "if", "(", "TmpVGPRLive", ")", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "false", ",", "false", ")", ";"], "ground_truth": ["auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";"], "File": "SIRegisterInfo24", "Func": "prepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57456, "Length": 258, "Cover_Rate": 0.8657718120805369} {"Template_token": ["", "void", "readWriteTmpVGPR", "(", "unsigned", "Offset", ",", "bool", "IsLoad", ")", "{", "if", "(", "SavedExecReg", ")", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "Index", ",", "Offset", ",", "IsLoad", ")", ";", "}", "else", "{"], "ground_truth": ["TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "Index", ",", "Offset", ",", "IsLoad", ",", "false", ")", ";"], "File": "SIRegisterInfo24", "Func": "readWriteTmpVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57457, "Length": 48, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "}", "else", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "Index", ",", "Offset", ",", "IsLoad", ",", "false", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";"], "File": "SIRegisterInfo24", "Func": "readWriteTmpVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57458, "Length": 43, "Cover_Rate": 0.38392857142857145} {"Template_token": ["", "if", "(", "!", "TmpVGPRLive", ")", "{", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitKill", ")", ";", "}", "}", "else", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "true", ",", "false", ")", ";"], "ground_truth": ["auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";"], "File": "SIRegisterInfo24", "Func": "restore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57459, "Length": 64, "Cover_Rate": 0.4025157232704403} {"Template_token": ["", "void", "restore", "(", ")", "{", "if", "(", "SavedExecReg", ")", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "true", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "SavedExecReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "{", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitKill", ")", ";", "}", "}", "else", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "true", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "{", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitKill", ")", ";", "}"], "ground_truth": ["if", "(", "TmpVGPRLive", ")", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "true", ")", ";"], "File": "SIRegisterInfo24", "Func": "restore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57460, "Length": 157, "Cover_Rate": 0.9874213836477987} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "auto", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";"], "ground_truth": ["unsigned", "Opc", "=", "(", "IsStore", "^", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "?", "", ":", "", ";"], "File": "SIRegisterInfo24", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57461, "Length": 66, "Cover_Rate": 0.30414746543778803} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "return", "MachineInstrBuilder", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "auto", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";", "unsigned", "Opc", "=", "(", "IsStore", "^", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "?", "", ":", "", ";"], "ground_truth": ["auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "IsKill", ")", ")", ";"], "File": "SIRegisterInfo24", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57462, "Length": 121, "Cover_Rate": 0.5576036866359447} {"Template_token": ["", "case", "RegisterInfo", "::", "DISPATCH_ID", ":", "assert", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", ";", "return", "MFI", "->", "DispatchIDUserSGPR", ";", "case", "RegisterInfo", "::", "FLAT_SCRATCH_INIT", ":", "assert", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", ";", "return", "MFI", "->", "FlatScratchInitUserSGPR", ";", "case", "RegisterInfo", "::", "DISPATCH_PTR", ":", "assert", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", ";", "return", "MFI", "->", "DispatchPtrUserSGPR", ";", "case", "RegisterInfo", "::", "QUEUE_PTR", ":", "assert", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", ";", "return", "MFI", "->", "QueuePtrUserSGPR", ";", "case", "RegisterInfo", "::", "WORKITEM_ID_X", ":", "assert", "(", "MFI", "->", "hasWorkItemIDX", "(", ")", ")", ";", "return", "", ";", "case", "RegisterInfo", "::", "WORKITEM_ID_Y", ":", "assert", "(", "MFI", "->", "hasWorkItemIDY", "(", ")", ")", ";", "return", "", ";", "case", "RegisterInfo", "::", "WORKITEM_ID_Z", ":", "assert", "(", "MFI", "->", "hasWorkItemIDZ", "(", ")", ")", ";", "return", "", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "", ")", ";"], "File": "SIRegisterInfo26", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57463, "Length": 133, "Cover_Rate": 0.41823899371069184} {"Template_token": ["", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIRegisterInfo28", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57465, "Length": 110, "Cover_Rate": 0.5339805825242718} {"Template_token": ["", "if", "(", "LoadStoreOp", "==", "-", "", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIRegisterInfo28", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57466, "Length": 120, "Cover_Rate": 0.5825242718446602} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}", "unsigned", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";"], "ground_truth": ["assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";"], "File": "SIRegisterInfo28", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57467, "Length": 192, "Cover_Rate": 0.44036697247706424} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";"], "ground_truth": ["unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";"], "File": "SIRegisterInfo29", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57468, "Length": 148, "Cover_Rate": 0.39892183288409705} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}"], "ground_truth": ["const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "File": "SIRegisterInfo29", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57469, "Length": 230, "Cover_Rate": 0.6199460916442049} {"Template_token": ["", "unsigned", "M0CopyReg", "=", "", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "", ")", ")", "{", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "unsigned", "ScalarStoreOp", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarStoreOp", ")", "=", "getSpillEltSize", "(", "getRegSizeInBits", "(", "*", "RC", ")", "/", "", ",", "true", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "*", "FrOffset", ")", "+", "(", "EltSize", "*", "i", ")", ";", "if", "(", "Offset", "!=", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "continue", ";", "}", "if", "(", "SpillToVGPR", ")", "{", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "OnlyToVGPR", ")", "return", "false", ";"], "File": "SIRegisterInfo29", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57471, "Length": 469, "Cover_Rate": 0.49109947643979057} {"Template_token": ["", "SOffset", "=", "ScratchOffset", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffset", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", ">", "", "?", "getPhysRegSubReg", "(", "Value", ",", "&", "", ",", "i", ")", ":", "Value", ";", "unsigned", "SOffsetRegState", "=", "", ";", "if", "(", "i", "+", "", "==", "e", "&&", "Scavenged", ")", "SOffsetRegState", "|=", "RegState", "::", "Kill", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "IsLoad", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Value", ",", "RegState", "::", "Implicit", "|", "getDefRegState", "(", "IsLoad", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "}", "if", "(", "RanOutOfSGPRs", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScratchOffset", ")", ".", "addReg", "(", "ScratchOffset", ")", ".", "addImm", "(", "OriginalImmOffset", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo2", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57472, "Length": 234, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "return", "getRegClassForSizeOnBank", "(", "Ty", ".", "getSizeInBits", "(", ")", ",", "Bank", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo30", "Func": "getRegClassForTypeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57475, "Length": 13, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "const", "TargetRegisterClass", "*", "getRegClassForTypeOnBank", "(", "LLT", "Ty", ",", "const", "RegisterBank", "&", "Bank", ")", "const", "{"], "ground_truth": ["return", "getRegClassForSizeOnBank", "(", "Ty", ".", "getSizeInBits", "(", ")", ",", "Bank", ")", ";"], "File": "SIRegisterInfo30", "Func": "getRegClassForTypeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57476, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "OffsetReg", "=", "", ";", "unsigned", "M0CopyReg", "=", "", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "", ")", ")", "{", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "unsigned", "ScalarStoreOp", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarStoreOp", ")", "=", "getSpillEltSize", "(", "getRegSizeInBits", "(", "*", "RC", ")", "/", "", ",", "true", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "*", "FrOffset", ")", "+", "(", "EltSize", "*", "i", ")", ";", "if", "(", "Offset", "!=", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["continue", ";"], "File": "SIRegisterInfo30", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57477, "Length": 419, "Cover_Rate": 0.40405014464802314} {"Template_token": ["", "unsigned", "getCSRFirstUseCost", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo34", "Func": "getCSRFirstUseCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57478, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "unsigned", "getCSRFirstUseCost", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo34", "Func": "getCSRFirstUseCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57479, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsLoad", "=", "TII", "->", "get", "(", "LoadStoreOp", ")", ".", "mayLoad", "(", ")", ";", "bool", "RanOutOfSGPRs", "=", "false", ";", "bool", "Scavenged", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffset", ";", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", ")", ")", "{", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "RanOutOfSGPRs", "=", "true", ";", "SOffset", "=", "", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffset", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "", ";", "}", "if", "(", "RanOutOfSGPRs", ")", "Ctx", ".", "emitError", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", ">", "", "?", "getPhysRegSubReg", "(", "Value", ",", "&", "", ",", "i", ")", ":", "Value", ";", "unsigned", "SOffsetRegState", "=", "", ";", "if", "(", "i", "+", "", "==", "e", "&&", "Scavenged", ")", "SOffsetRegState", "|=", "RegState", "::", "Kill", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "IsLoad", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Value", ",", "RegState", "::", "Implicit", "|", "getDefRegState", "(", "IsLoad", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo35", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57480, "Length": 343, "Cover_Rate": 0.8386308068459658} {"Template_token": ["", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "else", "RC", "=", "getPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["return", "isSGPRClass", "(", "RC", ")", ";"], "File": "SIRegisterInfo36", "Func": "isSGPRReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57481, "Length": 32, "Cover_Rate": 0.6274509803921569} {"Template_token": ["", "if", "(", "Requested", "&&", "(", "Requested", "<=", "getNumReservedSGPRs", "(", "ST", ",", "MFI", ")", ")", ")", "Requested", "=", "", ";", "unsigned", "NumInputSGPRs", "=", "MFI", ".", "getNumPreloadedSGPRs", "(", ")", ";", "if", "(", "Requested", "&&", "Requested", "<", "NumInputSGPRs", ")", "Requested", "=", "NumInputSGPRs", ";", "if", "(", "Requested", "&&", "Requested", ">", "getMaxNumSGPRs", "(", "ST", ",", "WavesPerEU", ".", "first", ",", "false", ")", ")", "Requested", "=", "", ";", "if", "(", "WavesPerEU", ".", "second", "&&", "Requested", "&&", "Requested", "<", "getMinNumSGPRs", "(", "ST", ",", "WavesPerEU", ".", "second", ")", ")", "Requested", "=", "", ";", "if", "(", "Requested", ")", "MaxNumSGPRs", "=", "Requested", ";", "}"], "ground_truth": ["if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "MaxNumSGPRs", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", ";"], "File": "SIRegisterInfo37", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57482, "Length": 107, "Cover_Rate": 0.4349593495934959} {"Template_token": ["", "unsigned", "Requested", "=", "", "(", "F", ",", "", ",", "MaxNumVGPRs", ")", ";", "if", "(", "Requested", "&&", "Requested", "<=", "getNumDebuggerReservedVGPRs", "(", "ST", ")", ")", "Requested", "=", "", ";", "if", "(", "Requested", "&&", "Requested", ">", "getMaxNumVGPRs", "(", "WavesPerEU", ".", "first", ")", ")", "Requested", "=", "", ";", "if", "(", "WavesPerEU", ".", "second", "&&", "Requested", "&&", "Requested", "<", "getMinNumVGPRs", "(", "WavesPerEU", ".", "second", ")", ")", "Requested", "=", "", ";"], "ground_truth": ["if", "(", "Requested", ")", "MaxNumVGPRs", "=", "Requested", ";"], "File": "SIRegisterInfo37", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57483, "Length": 73, "Cover_Rate": 0.41954022988505746} {"Template_token": ["", "if", "(", "Requested", "&&", "Requested", ">", "getMaxNumVGPRs", "(", "WavesPerEU", ".", "first", ")", ")", "Requested", "=", "", ";", "if", "(", "WavesPerEU", ".", "second", "&&", "Requested", "&&", "Requested", "<", "getMinNumVGPRs", "(", "WavesPerEU", ".", "second", ")", ")", "Requested", "=", "", ";", "if", "(", "Requested", ")", "MaxNumVGPRs", "=", "Requested", ";", "}"], "ground_truth": ["return", "MaxNumVGPRs", "-", "getNumDebuggerReservedVGPRs", "(", "ST", ")", ";"], "File": "SIRegisterInfo37", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57484, "Length": 55, "Cover_Rate": 0.3160919540229885} {"Template_token": ["", "}", "else", "{", "switch", "(", "WavesPerEU", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["case", "", ":", "return", "", ";"], "File": "SIRegisterInfo37", "Func": "getMinNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57485, "Length": 50, "Cover_Rate": 0.4132231404958678} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "return", "", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo37", "Func": "getMinNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57486, "Length": 61, "Cover_Rate": 0.7439024390243902} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";"], "ground_truth": ["default", ":", "return", "", ";"], "File": "SIRegisterInfo37", "Func": "getMinNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57487, "Length": 53, "Cover_Rate": 0.6463414634146342} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getNumAddressableSGPRs", "(", "const", "Subtarget", "&", "ST", ")", "const", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo37", "Func": "getNumAddressableSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57488, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getNumAddressableSGPRs", "(", "const", "Subtarget", "&", "ST", ")", "const", "{"], "ground_truth": ["if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";"], "File": "SIRegisterInfo37", "Func": "getNumAddressableSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57489, "Length": 27, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "if", "(", "ST", ".", "debuggerReserveRegs", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo37", "Func": "getNumDebuggerReservedVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57490, "Length": 14, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getNumDebuggerReservedVGPRs", "(", "const", "Subtarget", "&", "ST", ")", "const", "{"], "ground_truth": ["if", "(", "ST", ".", "debuggerReserveRegs", "(", ")", ")", "return", "", ";"], "File": "SIRegisterInfo37", "Func": "getNumDebuggerReservedVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57491, "Length": 23, "Cover_Rate": 0.8518518518518519} {"Template_token": ["", "if", "(", "MFI", ".", "hasFlatScratchInit", "(", ")", ")", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "==", "Subtarget", "::", "SEA_ISLANDS", ")", "return", "", ";", "}", "if", "(", "ST", ".", "isXNACKEnabled", "(", ")", ")", "return", "", ";"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo37", "Func": "getNumReservedSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57492, "Length": 54, "Cover_Rate": 0.75} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "unsigned", "MaxNumSGPRs", "=", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";"], "File": "SIRegisterInfo37", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57493, "Length": 130, "Cover_Rate": 0.42207792207792205} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getTotalNumSGPRs", "(", "const", "Subtarget", "&", "ST", ")", "const", "{"], "ground_truth": ["if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";"], "File": "SIRegisterInfo37", "Func": "getTotalNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57494, "Length": 27, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "", ";", "return", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo37", "Func": "getTotalNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57495, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";", "return", "getMatchingSuperReg", "(", "BaseReg", ",", "", ",", "&", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo37", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57496, "Length": 23, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";", "return", "getMatchingSuperReg", "(", "BaseReg", ",", "", ",", "&", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo37", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57497, "Length": 23, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "}", "else", "{", "Reg", "=", "RegCount", "-", "", ";", "}", "return", "", ".", "getRegister", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo37", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57498, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "RegCount", "=", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "Reg", ";", "if", "(", "RegCount", "&", "", ")", "{", "Reg", "=", "RegCount", "-", "", ";", "}", "else", "{"], "ground_truth": ["Reg", "=", "RegCount", "-", "", ";"], "File": "SIRegisterInfo37", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57499, "Length": 33, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addImm", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ".", "addReg", "(", "FrameReg", ")", ";", "}", "else", "{", "if", "(", "auto", "MIB", "=", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "ResultReg", ",", "*", "RS", ")", ")", "{", "Register", "ScaledReg", "=", "ResultReg", ";", "BuildMI", "(", "*", "MBB", ",", "*", "MIB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScaledReg", ")", ".", "addImm", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ".", "addReg", "(", "FrameReg", ")", ";", "const", "bool", "IsVOP2", "=", "MIB", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "IsVOP2", "||", "", "(", "Offset", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "MIB", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "IsVOP2", ")", "MIB", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "assert", "(", "MIB", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "Register", "ConstOffsetReg", ";", "if", "(", "!", "isWave32", ")", "ConstOffsetReg", "=", "getSubReg", "(", "MIB", ".", "getReg", "(", "", ")", ",", "", ")", ";", "else", "ConstOffsetReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "*", "MIB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ConstOffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "MIB", ".", "addReg", "(", "ConstOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "MIB", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "}", "}", "else", "{", "Register", "TmpScaledReg", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ",", "false", ")", ";", "Register", "ScaledReg", "=", "TmpScaledReg", ".", "isValid", "(", ")", "?", "TmpScaledReg", ":", "FrameReg", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "TmpScaledReg", ".", "isValid", "(", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ";", "}", "}", "}", "if", "(", "IsCopy", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "else", "FIOp", ".", "ChangeToRegister", "(", "ResultReg", ",", "false", ",", "false", ",", "true", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "IsMUBUF", ")", "{"], "File": "SIRegisterInfo38", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57500, "Length": 514, "Cover_Rate": 0.3275971956660293} {"Template_token": ["", "if", "(", "!", "RC", ")", "return", "false", ";"], "ground_truth": ["return", "!", "hasVGPRs", "(", "RC", ")", ";"], "File": "SIRegisterInfo3", "Func": "isSGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57501, "Length": 15, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "if", "(", "static_cast", "<", "int", ">", "(", "RCID", ")", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["return", "isSGPRClass", "(", "getRegClass", "(", "RCID", ")", ")", ";"], "File": "SIRegisterInfo3", "Func": "isSGPRClassID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57504, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "unsigned", "getChannelFromSubReg", "(", "unsigned", "SubReg", ")", "const", "{", "return", "SubReg", "?", "alignTo", "(", "getSubRegIdxOffset", "(", "SubReg", ")", ",", "", ")", "/", "", ":", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo40", "Func": "getChannelFromSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57505, "Length": 26, "Cover_Rate": 1.0} {"Template_token": ["", "static", "unsigned", "getNumCoveredRegs", "(", "LaneBitmask", "LM", ")", "{", "return", "LM", ".", "getNumLanes", "(", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo40", "Func": "getNumCoveredRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57508, "Length": 16, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";"], "File": "SIRegisterInfo42", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57509, "Length": 83, "Cover_Rate": 0.38967136150234744} {"Template_token": ["", "unsigned", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", "->", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "!", "IsStore", ")", ")", ".", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", ")", ".", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "SIRegisterInfo42", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57510, "Length": 114, "Cover_Rate": 0.5352112676056338} {"Template_token": ["", "}", "for", "(", "auto", "Reg", ":", "", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "", ")", ";", "if", "(", "!", "", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "for", "(", "auto", "Reg", ":", "", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MaxNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "Register", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "MCRegister", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "MCRegister", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "MCRegister", "BasePtrReg", "=", "getBaseRegister", "(", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "BasePtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "BasePtrReg", ")", ")", ";", "}", "for", "(", "auto", "Reg", ":", "MFI", "->", "WWMReservedRegs", ")", "{"], "ground_truth": ["reserveRegisterTuples", "(", "Reserved", ",", "Reg", ".", "first", ")", ";"], "File": "SIRegisterInfo45", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57518, "Length": 271, "Cover_Rate": 0.34260429835651074} {"Template_token": ["", "return", "RC", "->", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo45", "Func": "hasAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57519, "Length": 8, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "RC", "->", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo45", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57521, "Length": 8, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "RC", "->", "TSFlags", "&", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo45", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57522, "Length": 8, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "if", "(", "SB", ".", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "getKillRegState", "(", "UseKill", ")", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "SB", ".", "prepare", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "SB", ".", "NumSubRegs", "==", "", ")", "&&", "SB", ".", "IsKill", ")", ";", "auto", "PVD", "=", "SB", ".", "getPerVGPRData", "(", ")", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "PVD", ".", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SB", ".", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PVD", ".", "PerVGPR", ")", ".", "addReg", "(", "SB", ".", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "", ";", "if", "(", "LIS", ")", "{", "if", "(", "i", "==", "", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "WriteLane", ")", ";", "else", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "WriteLane", ")", ";", "}", "if", "(", "SB", ".", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "SB", ".", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "SB", ".", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "SB", ".", "readWriteTmpVGPR", "(", "Offset", ",", "false", ")", ";", "}"], "ground_truth": ["SB", ".", "restore", "(", ")", ";"], "File": "SIRegisterInfo45", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57523, "Length": 327, "Cover_Rate": 0.4947049924357035} {"Template_token": ["", "if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "!", "InstrInfo", "::", "isFLATScratch", "(", "*", "MI", ")", ")", "return", "false", ";", "int64_t", "NewOffset", "=", "Offset", "+", "getScratchInstrOffset", "(", "MI", ")", ";", "if", "(", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "NewOffset", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "return", "TII", "->", "isLegalFLATOffset", "(", "NewOffset", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo46", "Func": "isFrameOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57526, "Length": 77, "Cover_Rate": 0.8105263157894737} {"Template_token": ["", "bool", "RegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "!", "InstrInfo", "::", "isFLATScratch", "(", "*", "MI", ")", ")", "return", "false", ";", "int64_t", "NewOffset", "=", "Offset", "+", "getScratchInstrOffset", "(", "MI", ")", ";"], "ground_truth": ["if", "(", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "NewOffset", ")", ";"], "File": "SIRegisterInfo46", "Func": "isFrameOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57527, "Length": 69, "Cover_Rate": 0.7263157894736842} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "MovOpc", "=", "ST", ".", "enableFlatScratch", "(", ")", "?", "", ":", "", ";", "Register", "BaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "ST", ".", "enableFlatScratch", "(", ")", "?", "&", "", ":", "&", "", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "MovOpc", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", "BaseReg", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo46", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57528, "Length": 99, "Cover_Rate": 0.3018292682926829} {"Template_token": ["", "int64_t", "FullOffset", "=", "Offset", "+", "getScratchInstrOffset", "(", "MI", ")", ";", "if", "(", "InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "!", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "FullOffset", ")", ";"], "ground_truth": ["const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "File": "SIRegisterInfo46", "Func": "needsFrameBaseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57529, "Length": 40, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "assert", "(", "TII", "->", "isLegalFLATOffset", "(", "NewOffset", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", "&&", "", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";", "return", ";", "}", "MachineOperand", "*", "SOffset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "soffset", ")", ";", "assert", "(", "SOffset", "->", "isImm", "(", ")", "&&", "SOffset", "->", "getImm", "(", ")", "==", "", ")", ";", "assert", "(", "InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "NewOffset", ")", "&&", "", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";"], "ground_truth": ["OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";"], "File": "SIRegisterInfo46", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57530, "Length": 97, "Cover_Rate": 0.36059479553903345} {"Template_token": ["", "void", "RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", "IsFlat", "=", "TII", "->", "isFLATScratch", "(", "MI", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "IsFlat", "?", "", "::", "saddr", ":", "", "::", "vaddr", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", "||", "TII", "->", "isFLATScratch", "(", "MI", ")", ")", ";", "if", "(", "IsFlat", ")", "{", "assert", "(", "TII", "->", "isLegalFLATOffset", "(", "NewOffset", ",", "AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", "&&", "", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo46", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57531, "Length": 200, "Cover_Rate": 0.7434944237918215} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "return", "MachineInstrBuilder", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "auto", "*", "TRI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";", "unsigned", "Opc", "=", "(", "IsStore", "^", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "?", "", ":", "", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "MIB", "->", "setAsmPrinterFlag", "(", "MachineInstr", "::", "ReloadReuse", ")", ";"], "ground_truth": ["return", "MIB", ";"], "File": "SIRegisterInfo46", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57532, "Length": 134, "Cover_Rate": 0.5877192982456141} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo47", "Func": "getAlignedAGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57536, "Length": 50, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo47", "Func": "getAlignedVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57537, "Length": 70, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo47", "Func": "getAlignedVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57538, "Length": 60, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "SIRegisterInfo47", "Func": "getAnyAGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57539, "Length": 53, "Cover_Rate": 0.4818181818181818} {"Template_token": ["", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";", "if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "ground_truth": ["if", "(", "BitWidth", "<=", "", ")", "return", "&", "", ";"], "File": "SIRegisterInfo47", "Func": "getAnyVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57540, "Length": 70, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "static", "const", "TargetRegisterClass", "*", "const", "BaseClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "}", ";", "for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{"], "ground_truth": ["if", "(", "BaseClass", "->", "contains", "(", "Reg", ")", ")", "{"], "File": "SIRegisterInfo47", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57541, "Length": 185, "Cover_Rate": 0.6006493506493507} {"Template_token": ["", "if", "(", "SpillToVGPR", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SB", ".", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "auto", "MIB", "=", "BuildMI", "(", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "if", "(", "SB", ".", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "{", "SB", ".", "prepare", "(", ")", ";", "auto", "PVD", "=", "SB", ".", "getPerVGPRData", "(", ")", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "PVD", ".", "NumVGPRs", ";", "++", "Offset", ")", "{", "SB", ".", "readWriteTmpVGPR", "(", "Offset", ",", "true", ")", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";"], "ground_truth": ["bool", "LastSubReg", "=", "(", "i", "+", "", "==", "e", ")", ";"], "File": "SIRegisterInfo47", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57542, "Length": 258, "Cover_Rate": 0.5986078886310905} {"Template_token": ["", "SGPRSpillBuilder", "SB", "(", "*", "this", ",", "*", "ST", ".", "getInstrInfo", "(", ")", ",", "isWave32", ",", "MI", ",", "Index", ",", "RS", ")", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "VGPRSpills", "=", "SB", ".", "MFI", ".", "getSGPRToVGPRSpills", "(", "Index", ")", ";", "bool", "SpillToVGPR", "=", "!", "VGPRSpills", ".", "empty", "(", ")", ";", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "if", "(", "SpillToVGPR", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SB", ".", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "auto", "MIB", "=", "BuildMI", "(", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "if", "(", "SB", ".", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "{", "SB", ".", "prepare", "(", ")", ";", "auto", "PVD", "=", "SB", ".", "getPerVGPRData", "(", ")", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "PVD", ".", "NumVGPRs", ";", "++", "Offset", ")", "{", "SB", ".", "readWriteTmpVGPR", "(", "Offset", ",", "true", ")", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "bool", "LastSubReg", "=", "(", "i", "+", "", "==", "e", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "SB", ".", "TmpVGPR", ",", "getKillRegState", "(", "LastSubReg", ")", ")", ".", "addImm", "(", "i", ")", ";", "if", "(", "SB", ".", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}"], "ground_truth": ["SB", ".", "restore", "(", ")", ";"], "File": "SIRegisterInfo47", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57543, "Length": 394, "Cover_Rate": 0.91415313225058} {"Template_token": ["", "if", "(", "i", "==", "", "&&", "SB", ".", "NumSubRegs", ">", "", ")", "{", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "if", "(", "SB", ".", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "getKillRegState", "(", "UseKill", ")", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "SB", ".", "prepare", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "SB", ".", "NumSubRegs", "==", "", ")", "&&", "SB", ".", "IsKill", ")", ";", "auto", "PVD", "=", "SB", ".", "getPerVGPRData", "(", ")", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "PVD", ".", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SB", ".", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PVD", ".", "PerVGPR", ")", ".", "addReg", "(", "SB", ".", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "", ";"], "ground_truth": ["if", "(", "SB", ".", "NumSubRegs", ">", "", ")", "{"], "File": "SIRegisterInfo47", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57544, "Length": 251, "Cover_Rate": 0.43275862068965515} {"Template_token": ["", "SB", ".", "prepare", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "SB", ".", "NumSubRegs", "==", "", ")", "&&", "SB", ".", "IsKill", ")", ";", "auto", "PVD", "=", "SB", ".", "getPerVGPRData", "(", ")", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "PVD", ".", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SB", ".", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PVD", ".", "PerVGPR", ")", ".", "addReg", "(", "SB", ".", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "", ";", "if", "(", "SB", ".", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "SB", ".", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "SB", ".", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "SB", ".", "readWriteTmpVGPR", "(", "Offset", ",", "false", ")", ";", "}"], "ground_truth": ["SB", ".", "restore", "(", ")", ";"], "File": "SIRegisterInfo47", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57545, "Length": 251, "Cover_Rate": 0.43275862068965515} {"Template_token": ["", "switch", "(", "RB", ".", "getID", "(", ")", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "default", ":", "if", "(", "Size", "<", "", ")", "return", "RB", ".", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "assert", "(", "Size", "<", "", "&&", "", ")", ";"], "ground_truth": ["return", "getRegClassForSizeOnBank", "(", "PowerOf2Ceil", "(", "Size", ")", ",", "RB", ",", "MRI", ")", ";"], "File": "SIRegisterInfo49", "Func": "getRegClassForSizeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57546, "Length": 217, "Cover_Rate": 0.6910828025477707} {"Template_token": ["", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR__HighRegs_With_AGPRs_SaveList", ":", "CSR__HighRegs_SaveList", ";", "case", "CallingConv", "::", "_Gfx", ":", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR_AMDGPU__Gfx_With_AGPRs_SaveList", ":", "CSR_AMDGPU__Gfx_SaveList", ";", "default", ":", "{", "static", "const", "MCPhysReg", "NoCalleeSavedReg", "=", "", ";", "return", "&", "NoCalleeSavedReg", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo50", "Func": "getCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57547, "Length": 42, "Cover_Rate": 0.4421052631578947} {"Template_token": ["", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR__HighRegs_With_AGPRs_RegMask", ":", "CSR__HighRegs_RegMask", ";", "case", "CallingConv", "::", "_Gfx", ":", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR_AMDGPU__Gfx_With_AGPRs_RegMask", ":", "CSR_AMDGPU__Gfx_RegMask", ";"], "ground_truth": ["default", ":"], "File": "SIRegisterInfo50", "Func": "getCallPreservedMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57548, "Length": 44, "Cover_Rate": 0.6027397260273972} {"Template_token": ["", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR__HighRegs_With_AGPRs_RegMask", ":", "CSR__HighRegs_RegMask", ";", "case", "CallingConv", "::", "_Gfx", ":", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR_AMDGPU__Gfx_With_AGPRs_RegMask", ":", "CSR_AMDGPU__Gfx_RegMask", ";", "default", ":", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo50", "Func": "getCallPreservedMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57549, "Length": 33, "Cover_Rate": 0.4520547945205479} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "", ")", ";", "if", "(", "!", "", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "Register", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "MCRegister", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "MCRegister", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";"], "ground_truth": ["assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";"], "File": "SIRegisterInfo50", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57551, "Length": 335, "Cover_Rate": 0.3936545240893067} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo53", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57553, "Length": 233, "Cover_Rate": 0.643646408839779} {"Template_token": ["", "unsigned", "OffsetReg", "=", "", ";", "unsigned", "M0CopyReg", "=", "", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "", ")", ")", "{", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "unsigned", "EltSize", "=", "", ";", "unsigned", "ScalarLoadOp", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarLoadOp", ")", "=", "getSpillEltSize", "(", "RC", "->", "getSize", "(", ")", ",", "false", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "*", "FrOffset", ")", "+", "(", "EltSize", "*", "i", ")", ";", "if", "(", "Offset", "!=", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarLoadOp", ")", ",", "SubReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["continue", ";"], "File": "SIRegisterInfo53", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57554, "Length": 406, "Cover_Rate": 0.4370290635091496} {"Template_token": ["", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "SuperReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "bool", "SpillToSMEM", "=", "spillSGPRToSMEM", "(", ")", ";", "if", "(", "SpillToSMEM", "&&", "OnlyToVGPR", ")", "return", "false", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "OffsetReg", "=", "", ";", "unsigned", "M0CopyReg", "=", "", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "", ")", ")", "{", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "unsigned", "ScalarStoreOp", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarStoreOp", ")", "=", "getSpillEltSize", "(", "RC", "->", "getSize", "(", ")", ",", "true", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";"], "ground_truth": ["unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";"], "File": "SIRegisterInfo53", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57555, "Length": 302, "Cover_Rate": 0.316894018887723} {"Template_token": ["", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "UseKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "if", "(", "i", "==", "", "&&", "NumSubRegs", ">", "", ")", "{", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "if", "(", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "getKillRegState", "(", "UseKill", ")", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "unsigned", "PerVGPR", "=", "", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PerVGPR", ")", ".", "addReg", "(", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "buildSGPRSpillLoadStore", "(", "MI", ",", "Index", ",", "Offset", ",", "EltSize", ",", "TmpVGPR", ",", "VGPRLanes", ",", "RS", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo54", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57557, "Length": 397, "Cover_Rate": 0.5401360544217687} {"Template_token": ["", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "unsigned", "PerVGPR", "=", "", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PerVGPR", ")", ".", "addReg", "(", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "buildSGPRSpillLoadStore", "(", "MI", ",", "Index", ",", "Offset", ",", "EltSize", ",", "TmpVGPR", ",", "VGPRLanes", ",", "RS", ",", "false", ")", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["MFI", "->", "addToSpilledSGPRs", "(", "NumSubRegs", ")", ";"], "File": "SIRegisterInfo54", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57558, "Length": 279, "Cover_Rate": 0.3795918367346939} {"Template_token": ["", "switch", "(", "BitWidth", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":"], "ground_truth": ["return", "&", "", ";"], "File": "SIRegisterInfo58", "Func": "getAGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57559, "Length": 68, "Cover_Rate": 0.6017699115044248} {"Template_token": ["", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "default", ":"], "ground_truth": ["return", "nullptr", ";"], "File": "SIRegisterInfo58", "Func": "getAGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57560, "Length": 68, "Cover_Rate": 0.6017699115044248} {"Template_token": ["", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub_128", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub_256", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";"], "ground_truth": ["static", "const", "int16_t", "Sub_512", "[", "]", "=", "{"], "File": "SIRegisterInfo58", "Func": "getRegSplitParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57561, "Length": 156, "Cover_Rate": 0.36705882352941177} {"Template_token": ["", "if", "(", "RegBitWidth", "==", "EltBitWidth", ")", "return", "{", "}", ";", "static", "const", "int16_t", "Sub_32", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub_64", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "int16_t", "Sub_128", "[", "]", "=", "{"], "ground_truth": ["", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";"], "File": "SIRegisterInfo58", "Func": "getRegSplitParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57562, "Length": 149, "Cover_Rate": 0.35058823529411764} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getSGPRClassForBitWidth", "(", "unsigned", "BitWidth", ")", "{", "switch", "(", "BitWidth", ")", "{", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "default", ":"], "ground_truth": ["return", "nullptr", ";"], "File": "SIRegisterInfo58", "Func": "getSGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57563, "Length": 91, "Cover_Rate": 0.8053097345132744} {"Template_token": ["", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":", "return", "&", "", ";", "case", "", ":"], "ground_truth": ["return", "&", "", ";"], "File": "SIRegisterInfo58", "Func": "getVGPRClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57564, "Length": 39, "Cover_Rate": 0.319672131147541} {"Template_token": ["", "}", "Register", "TmpReg", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "EltSize", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "Register", "(", "ValueReg", ")", ":", "getSubReg", "(", "ValueReg", ",", "getSubRegFromChannel", "(", "i", ")", ")", ";", "unsigned", "SOffsetRegState", "=", "", ";", "unsigned", "SrcDstRegState", "=", "getDefRegState", "(", "!", "IsStore", ")", ";", "if", "(", "i", "+", "", "==", "e", ")", "{", "SOffsetRegState", "|=", "getKillRegState", "(", "Scavenged", ")", ";", "SrcDstRegState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "}", "auto", "MIB", "=", "spillVGPRtoAGPR", "(", "ST", ",", "MI", ",", "Index", ",", "i", ",", "SubReg", ",", "IsKill", ")", ";", "if", "(", "!", "MIB", ".", "getInstr", "(", ")", ")", "{", "unsigned", "FinalReg", "=", "SubReg", ";", "if", "(", "hasAGPRs", "(", "RC", ")", ")", "{", "if", "(", "!", "TmpReg", ")", "{", "assert", "(", "RS", "&&", "", ")", ";", "TmpReg", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpReg", ")", ";", "}", "if", "(", "IsStore", ")", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "SubReg", "=", "TmpReg", ";", "}", "MachinePointerInfo", "PInfo", "=", "BasePtrInfo", ".", "getWithOffset", "(", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "NewMMO", "=", "MF", "->", "getMachineMemOperand", "(", "PInfo", ",", "MMO", "->", "getFlags", "(", ")", ",", "EltSize", ",", "commonAlignment", "(", "Alignment", ",", "EltSize", "*", "i", ")", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "Desc", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "!", "IsStore", ")", "|", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "}", "else", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ";"], "File": "SIRegisterInfo59", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57565, "Length": 302, "Cover_Rate": 0.34953703703703703} {"Template_token": ["", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DenseSet", "<", "Register", ">", "SGPRSpillVGPRDefinedSet", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "VGPRSpills", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "Index", ")", ";", "bool", "SpillToVGPR", "=", "!", "VGPRSpills", ".", "empty", "(", ")", ";", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "Register", "SuperReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "SpillToVGPR", "||", "(", "SuperReg", "!=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "SuperReg", "!=", "", "&&", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "VGPRDefined", "=", "true", ";"], "ground_truth": ["if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";"], "File": "SIRegisterInfo59", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57567, "Length": 281, "Cover_Rate": 0.40373563218390807} {"Template_token": ["", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "if", "(", "i", "==", "", "&&", "NumSubRegs", ">", "", ")", "{", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "unsigned", "PerVGPR", "=", "", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PerVGPR", ")", ".", "addReg", "(", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "buildSGPRSpillLoadStore", "(", "MI", ",", "Index", ",", "Offset", ",", "EltSize", ",", "TmpVGPR", ",", "VGPRLanes", ",", "RS", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo59", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57568, "Length": 372, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "unsigned", "PerVGPR", "=", "", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PerVGPR", ")", ".", "addReg", "(", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo5", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57569, "Length": 394, "Cover_Rate": 0.5880597014925373} {"Template_token": ["", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "SpillToVGPR", "||", "(", "SuperReg", "!=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "SuperReg", "!=", "", "&&", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";"], "ground_truth": ["unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";"], "File": "SIRegisterInfo5", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57570, "Length": 295, "Cover_Rate": 0.44029850746268656} {"Template_token": ["", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "Offset", "=", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "EltSize", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "Register", "(", "ValueReg", ")", ":", "getSubReg", "(", "ValueReg", ",", "getSubRegFromChannel", "(", "i", ")", ")", ";", "unsigned", "SOffsetRegState", "=", "", ";", "unsigned", "SrcDstRegState", "=", "getDefRegState", "(", "!", "IsStore", ")", ";", "if", "(", "i", "+", "", "==", "e", ")", "{", "SOffsetRegState", "|=", "getKillRegState", "(", "Scavenged", ")", ";", "SrcDstRegState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "}", "auto", "MIB", "=", "spillVGPRtoAGPR", "(", "ST", ",", "MI", ",", "Index", ",", "i", ",", "SubReg", ",", "IsKill", ")", ";", "if", "(", "!", "MIB", ".", "getInstr", "(", ")", ")", "{", "unsigned", "FinalReg", "=", "SubReg", ";", "if", "(", "TmpReg", "!=", "", ")", "{", "if", "(", "IsStore", ")", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "SubReg", "=", "TmpReg", ";", "}", "MachinePointerInfo", "PInfo", "=", "BasePtrInfo", ".", "getWithOffset", "(", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "NewMMO", "=", "MF", "->", "getMachineMemOperand", "(", "PInfo", ",", "MMO", "->", "getFlags", "(", ")", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "Desc", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "!", "IsStore", ")", "|", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIRegisterInfo60", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57571, "Length": 291, "Cover_Rate": 0.3480861244019139} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo60", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57572, "Length": 245, "Cover_Rate": 0.4029605263157895} {"Template_token": ["", "RegisterInfo", "::", "RegisterInfo", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "GenRegisterInfo", "(", "", ")", ",", "ST", "(", "ST", ")", ",", "SpillSGPRToVGPR", "(", "EnableSpillSGPRToVGPR", ")", ",", "isWave32", "(", "ST", ".", "isWave32", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "SIRegisterInfo60", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57573, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "Register", "TmpVGPR", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "if", "(", "!", "TmpVGPR", ".", "isValid", "(", ")", ")", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "MachineInstrBuilder", "Mov", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "e", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "Mov", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MFI", "->", "addToSpilledSGPRs", "(", "NumSubRegs", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo60", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57574, "Length": 429, "Cover_Rate": 0.6787974683544303} {"Template_token": ["", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "BaseIdx", "=", "alignDown", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ",", "", ")", "-", "", ";"], "ground_truth": ["unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";"], "File": "SIRegisterInfo62", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57575, "Length": 42, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "unsigned", "BaseReg", "(", "", ".", "getRegister", "(", "BaseIdx", ")", ")", ";"], "ground_truth": ["return", "getMatchingSuperReg", "(", "BaseReg", ",", "", ",", "&", "", ")", ";"], "File": "SIRegisterInfo62", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57576, "Length": 22, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "MachineOperand", "*", "SOffset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "soffset", ")", ";", "assert", "(", "SOffset", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", "&&", "", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "assert", "(", "isUInt", "<", "", ">", "(", "NewOffset", ")", "&&", "", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";", "SOffset", "->", "ChangeToImmediate", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo63", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57578, "Length": 184, "Cover_Rate": 0.7763713080168776} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getRegClassForSizeOnBank", "(", "unsigned", "Size", ",", "const", "RegisterBank", "&", "RB", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "switch", "(", "RB", ".", "getID", "(", ")", ")", "{", "case", "", ":", "return", "getVGPRClassForBitWidth", "(", "std", "::", "max", "(", "", ",", "Size", ")", ")", ";", "case", "", ":", "assert", "(", "Size", "==", "", ")", ";", "return", "isWave32", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "getSGPRClassForBitWidth", "(", "std", "::", "max", "(", "", ",", "Size", ")", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo64", "Func": "getRegClassForSizeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57579, "Length": 90, "Cover_Rate": 0.8910891089108911} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "", ")", ";", "if", "(", "!", "", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "for", "(", "auto", "Reg", ":", "", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MaxNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}"], "ground_truth": ["const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";"], "File": "SIRegisterInfo64", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57580, "Length": 274, "Cover_Rate": 0.4023494860499266} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "TII", "->", "get", "(", "LoadStoreOp", ")", ".", "mayStore", "(", ")", ";", "bool", "RanOutOfSGPRs", "=", "false", ";", "bool", "Scavenged", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffset", ";", "unsigned", "OriginalImmOffset", "=", "Offset", ";", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", ")", ")", "{", "SOffset", "=", "", ";", "if", "(", "RS", ")", "SOffset", "=", "RS", "->", "FindUnusedReg", "(", "&", "", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "RanOutOfSGPRs", "=", "true", ";", "SOffset", "=", "ScratchOffset", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffset", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "", ")", "{"], "ground_truth": ["unsigned", "SubReg", "=", "NumSubRegs", ">", "", "?", "getPhysRegSubReg", "(", "Value", ",", "&", "", ",", "i", ")", ":"], "File": "SIRegisterInfo69", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57584, "Length": 238, "Cover_Rate": 0.5522041763341067} {"Template_token": ["", "}", "else", "{", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "Index", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "buildScratchLoadStore", "(", "MI", ",", "", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", "+", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "buildScratchLoadStore", "(", "MI", ",", "", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "dst", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", "+", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "default", ":", "{", "int64_t", "Offset", "=", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", ";", "FIOp", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "ground_truth": ["if", "(", "!", "TII", "->", "isImmOperandLegal", "(", "MI", ",", "FIOperandNum", ",", "FIOp", ")", ")", "{"], "File": "SIRegisterInfo69", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57585, "Length": 415, "Cover_Rate": 0.35409556313993173} {"Template_token": ["", "const", "MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "MDPerCU", "=", "", ";", "unsigned", "MaxInvocationsPerWave", "=", "MDPerCU", "*", "ST", ".", "getWavefrontSize", "(", ")", ";"], "ground_truth": ["return", "alignTo", "(", "MFI", ".", "getMaximumWorkGroupSize", "(", "MF", ")", ",", "MaxInvocationsPerWave", ")", "/", "MaxInvocationsPerWave", ";"], "File": "SIRegisterInfo69", "Func": "getMaxWaveCountPerSIMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57586, "Length": 60, "Cover_Rate": 0.8450704225352113} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "MaxWaveCountPerMD", "=", "getMaxWaveCountPerMD", "(", "MF", ")", ";", "unsigned", "TotalSGPRCountPerMD", ",", "AddressableSGPRCount", ",", "SGPRUsageAlignment", ";", "unsigned", "ReservedSGPRCount", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "TotalSGPRCountPerMD", "=", "", ";", "AddressableSGPRCount", "=", "", ";", "SGPRUsageAlignment", "=", "", ";", "ReservedSGPRCount", "=", "", ";", "}", "else", "{", "TotalSGPRCountPerMD", "=", "", ";", "AddressableSGPRCount", "=", "", ";", "SGPRUsageAlignment", "=", "", ";", "ReservedSGPRCount", "=", "", ";", "}"], "ground_truth": ["unsigned", "MaxSGPRCount", "=", "(", "TotalSGPRCountPerMD", "/", "MaxWaveCountPerMD", ")", ";"], "File": "SIRegisterInfo69", "Func": "getMaxWorkGroupSGPRCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57587, "Length": 90, "Cover_Rate": 0.6617647058823529} {"Template_token": ["", "unsigned", "SGPRLimit", "=", "getNumSGPRsAllowed", "(", "STI", ".", "getGeneration", "(", ")", ",", "STI", ".", "getMaxWavesPerCU", "(", ")", ")", ";", "unsigned", "VGPRLimit", "=", "getNumVGPRsAllowed", "(", "STI", ".", "getMaxWavesPerCU", "(", ")", ")", ";", "unsigned", "VSLimit", "=", "SGPRLimit", "+", "VGPRLimit", ";", "if", "(", "SGPRPressureSets", ".", "test", "(", "Idx", ")", "&&", "VGPRPressureSets", ".", "test", "(", "Idx", ")", ")", "{", "return", "VSLimit", ";", "}", "if", "(", "SGPRPressureSets", ".", "test", "(", "Idx", ")", ")", "return", "SGPRLimit", ";", "return", "VGPRLimit", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo69", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57588, "Length": 74, "Cover_Rate": 0.7184466019417476} {"Template_token": ["", "if", "(", "SGPRPressureSets", ".", "test", "(", "Idx", ")", "&&", "VGPRPressureSets", ".", "test", "(", "Idx", ")", ")", "{", "return", "VSLimit", ";", "}", "if", "(", "SGPRPressureSets", ".", "test", "(", "Idx", ")", ")", "return", "SGPRLimit", ";"], "ground_truth": ["return", "VGPRLimit", ";"], "File": "SIRegisterInfo69", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57589, "Length": 36, "Cover_Rate": 0.34951456310679613} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "unsigned", "MaxWorkGroupSGPRCount", "=", "getMaxWorkGroupSGPRCount", "(", "MF", ")", ";", "unsigned", "MaxWorkGroupVGPRCount", "=", "getMaxWorkGroupVGPRCount", "(", "MF", ")", ";", "unsigned", "NumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "unsigned", "NumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxWorkGroupSGPRCount", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "MaxWorkGroupVGPRCount", ";", "i", "<", "NumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{"], "ground_truth": ["reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";"], "File": "SIRegisterInfo69", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57590, "Length": 168, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "}", "for", "(", "unsigned", "i", "=", "MaxWorkGroupVGPRCount", ";", "i", "<", "NumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "debuggerReserveRegs", "(", ")", ")", "{", "unsigned", "ReservedVGPRFirst", "=", "MaxWorkGroupVGPRCount", "-", "MFI", "->", "getDebuggerReservedVGPRCount", "(", ")", ";", "for", "(", "unsigned", "i", "=", "ReservedVGPRFirst", ";", "i", "<", "MaxWorkGroupVGPRCount", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo69", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57591, "Length": 179, "Cover_Rate": 0.47354497354497355} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addImm", "(", "Offset", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";"], "File": "SIRegisterInfo69", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57592, "Length": 63, "Cover_Rate": 0.3088235294117647} {"Template_token": ["", "assert", "(", "isUInt", "<", "", ">", "(", "Offset", ")", "&&", "", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addImm", "(", "Offset", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo69", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57593, "Length": 111, "Cover_Rate": 0.5441176470588235} {"Template_token": ["", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "vaddr", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "if", "(", "isUInt", "<", "", ">", "(", "NewOffset", ")", ")", "{"], "ground_truth": ["FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";"], "File": "SIRegisterInfo69", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57594, "Length": 99, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "", ")", ";", "if", "(", "!", "", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "Register", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "MCRegister", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "MCRegister", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "MCRegister", "BasePtrReg", "=", "getBaseRegister", "(", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "BasePtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "BasePtrReg", ")", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo6", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57596, "Length": 335, "Cover_Rate": 0.3945818610129564} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "}", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "NumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "unsigned", "Limit", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", ";", "for", "(", "unsigned", "i", "=", "Limit", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo72", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57598, "Length": 123, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "}", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "NumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "unsigned", "Limit", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", ";", "for", "(", "unsigned", "i", "=", "Limit", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo72", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57599, "Length": 61, "Cover_Rate": 0.3567251461988304} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "MachineOperand", "*", "VData", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "vdata", ")", ";", "buildSpillLoadStore", "(", "MI", ",", "", ",", "Index", ",", "VData", "->", "getReg", "(", ")", ",", "VData", "->", "isKill", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "srsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "soffset", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "offset", ")", "->", "getImm", "(", ")", ",", "*", "MI", "->", "memoperands_begin", "(", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "default", ":", "{", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsMUBUF", "=", "TII", "->", "isMUBUF", "(", "*", "MI", ")", ";", "if", "(", "!", "IsMUBUF", "&&", "MFI", "->", "getFrameOffsetReg", "(", ")", "!=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", "{", "unsigned", "DiffReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "IsCopy", "=", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "ResultReg", "=", "IsCopy", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "DiffReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Log2_32", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ".", "addReg", "(", "DiffReg", ")", ";", "}", "else", "{", "unsigned", "ScaledReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "ScaledReg", ")", ".", "addImm", "(", "Log2_32", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ".", "addReg", "(", "DiffReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIRegisterInfo74", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57600, "Length": 359, "Cover_Rate": 0.30372250423011843} {"Template_token": ["", "case", "", ":", "return", "RB", "->", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", "->", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", "->", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", "->", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", "->", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", "->", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "case", "", ":", "return", "RB", "->", "getID", "(", ")", "==", "", "?", "&", "", ":", "&", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo74", "Func": "getConstrainedRegClassForOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57601, "Length": 134, "Cover_Rate": 0.5447154471544715} {"Template_token": ["", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}", "unsigned", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "unsigned", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo74", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57602, "Length": 213, "Cover_Rate": 0.41929133858267714} {"Template_token": ["", "if", "(", "SpillToSMEM", "&&", "OnlyToVGPR", ")", "return", "false", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "OffsetReg", "=", "", ";", "unsigned", "M0CopyReg", "=", "", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "", ")", ")", "{", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "unsigned", "EltSize", "=", "", ";", "unsigned", "ScalarLoadOp", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarLoadOp", ")", "=", "getSpillEltSize", "(", "getRegSizeInBits", "(", "*", "RC", ")", "/", "", ",", "false", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "*", "FrOffset", ")", "+", "(", "EltSize", "*", "i", ")", ";", "if", "(", "Offset", "!=", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ";", "}"], "ground_truth": ["auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarLoadOp", ")", ",", "SubReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIRegisterInfo74", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57603, "Length": 412, "Cover_Rate": 0.4364406779661017} {"Template_token": ["", "bool", "RegisterInfo", "::", "spillSGPR", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "Index", ",", "RegScavenger", "*", "RS", ",", "bool", "OnlyToVGPR", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "DenseSet", "<", "unsigned", ">", "SGPRSpillVGPRDefinedSet", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "VGPRSpills", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "Index", ")", ";", "bool", "SpillToVGPR", "=", "!", "VGPRSpills", ".", "empty", "(", ")", ";", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "SuperReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "bool", "SpillToSMEM", "=", "spillSGPRToSMEM", "(", ")", ";", "if", "(", "SpillToSMEM", "&&", "OnlyToVGPR", ")", "return", "false", ";", "assert", "(", "SpillToVGPR", "||", "(", "SuperReg", "!=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getFrameOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "OffsetReg", "=", "", ";", "unsigned", "M0CopyReg", "=", "", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "", ")", ")", "{", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "unsigned", "ScalarStoreOp", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";"], "ground_truth": ["if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{"], "File": "SIRegisterInfo74", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57604, "Length": 325, "Cover_Rate": 0.31190019193857965} {"Template_token": ["", "}", "unsigned", "ScalarStoreOp", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarStoreOp", ")", "=", "getSpillEltSize", "(", "getRegSizeInBits", "(", "*", "RC", ")", "/", "", ",", "true", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "*", "FrOffset", ")", "+", "(", "EltSize", "*", "i", ")", ";", "if", "(", "Offset", "!=", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "continue", ";", "}", "if", "(", "SpillToVGPR", ")", "{", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["MachineInstrBuilder", "Mov", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ";"], "File": "SIRegisterInfo74", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57605, "Length": 504, "Cover_Rate": 0.4836852207293666} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsLoad", "=", "TII", "->", "get", "(", "LoadStoreOp", ")", ".", "mayLoad", "(", ")", ";", "bool", "RanOutOfSGPRs", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffset", ";", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", ")", ")", "{", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "RanOutOfSGPRs", "=", "true", ";", "SOffset", "=", "", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffset", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "", ";", "}", "if", "(", "RanOutOfSGPRs", ")", "Ctx", ".", "emitError", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "", ")", "{"], "ground_truth": ["unsigned", "SubReg", "=", "NumSubRegs", ">", "", "?", "getPhysRegSubReg", "(", "Value", ",", "&", "", ",", "i", ")", ":"], "File": "SIRegisterInfo83", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57606, "Length": 243, "Cover_Rate": 0.648} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "*", "I", ")", ")", "return", "*", "I", ";"], "File": "SIRegisterInfo83", "Func": "findUnusedRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57607, "Length": 23, "Cover_Rate": 0.3382352941176471} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "*", "I", ")", ")", "return", "*", "I", ";", "}"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo83", "Func": "findUnusedRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57608, "Length": 65, "Cover_Rate": 0.9558823529411765} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{"], "ground_truth": ["switch", "(", "VT", ".", "SimpleTy", ")", "{"], "File": "SIRegisterInfo83", "Func": "getCFGStructurizerRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57609, "Length": 19, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "return", "SRC", ";", "}", "else", "if", "(", "SRC", "==", "&", "", ")", "{", "return", "&", "", ";", "}", "else", "if", "(", "getCommonSubClass", "(", "SRC", ",", "&", "", ")", ")", "{", "return", "&", "", ";", "}", "else", "if", "(", "getCommonSubClass", "(", "SRC", ",", "&", "", ")", ")", "{", "return", "&", "", ";"], "ground_truth": ["}", "else", "if", "(", "getCommonSubClass", "(", "SRC", ",", "&", "", ")", ")", "{"], "File": "SIRegisterInfo83", "Func": "getEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57610, "Length": 64, "Cover_Rate": 0.41830065359477125} {"Template_token": ["", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "NumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "unsigned", "Limit", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", ";", "for", "(", "unsigned", "i", "=", "Limit", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";"], "File": "SIRegisterInfo83", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57611, "Length": 130, "Cover_Rate": 0.6435643564356436} {"Template_token": ["", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "NumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "unsigned", "Limit", "=", "Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "", ";", "for", "(", "unsigned", "i", "=", "Limit", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";"], "File": "SIRegisterInfo83", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57612, "Length": 66, "Cover_Rate": 0.32673267326732675} {"Template_token": ["", "return", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "||", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "||", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "||", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "||", "getCommonSubClass", "(", "&", "", ",", "RC", ")", "||", "getCommonSubClass", "(", "&", "", ",", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo83", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57613, "Length": 50, "Cover_Rate": 0.6756756756756757} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";"], "ground_truth": ["reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";"], "File": "SIRegisterInfo85", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57615, "Length": 166, "Cover_Rate": 0.3656387665198238} {"Template_token": ["", "NeedSuperRegImpOperand", "=", "true", ";", "unsigned", "State", "=", "SrcDstRegState", ";", "if", "(", "Lane", "!=", "LaneE", ")", "State", "&=", "~", "RegState", "::", "Kill", ";", "MIB", ".", "addReg", "(", "ValueReg", ",", "RegState", "::", "Implicit", "|", "State", ")", ";", "}", "RemEltSize", "-=", "", ";", "}", "if", "(", "!", "RemEltSize", ")", "continue", ";", "if", "(", "RemEltSize", "!=", "EltSize", ")", "{", "assert", "(", "IsFlat", "&&", "EltSize", ">", "", ")", ";", "unsigned", "NumRegs", "=", "RemEltSize", "/", "", ";", "SubReg", "=", "Register", "(", "getSubReg", "(", "ValueReg", ",", "getSubRegFromChannel", "(", "RegOffset", "/", "", ",", "NumRegs", ")", ")", ")", ";", "unsigned", "Opc", "=", "getFlatScratchSpillOpcode", "(", "TII", ",", "LoadStoreOp", ",", "RemEltSize", ")", ";", "Desc", "=", "&", "TII", "->", "get", "(", "Opc", ")", ";", "}", "unsigned", "FinalReg", "=", "SubReg", ";", "if", "(", "IsAGPR", ")", "{", "assert", "(", "EltSize", "==", "", ")", ";", "if", "(", "!", "TmpReg", ")", "{", "assert", "(", "RS", "&&", "", ")", ";", "TmpReg", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpReg", ")", ";", "}", "if", "(", "IsStore", ")", "{", "auto", "AccRead", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "if", "(", "NeedSuperRegDef", ")", "AccRead", ".", "addReg", "(", "ValueReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "AccRead", "->", "setAsmPrinterFlag", "(", "MachineInstr", "::", "ReloadReuse", ")", ";", "}", "SubReg", "=", "TmpReg", ";", "}", "MachinePointerInfo", "PInfo", "=", "BasePtrInfo", ".", "getWithOffset", "(", "RegOffset", ")", ";", "MachineMemOperand", "*", "NewMMO", "=", "MF", "->", "getMachineMemOperand", "(", "PInfo", ",", "MMO", "->", "getFlags", "(", ")", ",", "RemEltSize", ",", "commonAlignment", "(", "Alignment", ",", "RegOffset", ")", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "*", "Desc", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "!", "IsStore", ")", "|", "getKillRegState", "(", "IsKill", ")", ")", ";", "if", "(", "!", "IsFlat", ")", "MIB", ".", "addReg", "(", "FuncInfo", "->", "getScratchRSrcReg", "(", ")", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "if", "(", "!", "IsFlat", ")", "MIB", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ";", "}", "MIB", ".", "addImm", "(", "Offset", "+", "RegOffset", ")", ".", "addImm", "(", "", ")", ";", "if", "(", "!", "IsFlat", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addMemOperand", "(", "NewMMO", ")", ";", "if", "(", "!", "IsAGPR", "&&", "NeedSuperRegDef", ")", "MIB", ".", "addReg", "(", "ValueReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "if", "(", "!", "IsStore", "&&", "TmpReg", "!=", "", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FinalReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";", "MIB", "->", "setAsmPrinterFlag", "(", "MachineInstr", "::", "ReloadReuse", ")", ";", "}"], "ground_truth": ["if", "(", "NeedSuperRegImpOperand", ")", "MIB", ".", "addReg", "(", "ValueReg", ",", "RegState", "::", "Implicit", "|", "SrcDstRegState", ")", ";"], "File": "SIRegisterInfo87", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57616, "Length": 468, "Cover_Rate": 0.31409395973154364} {"Template_token": ["", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "return", "&", "", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "return", "&", "", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "return", "&", "", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "return", "&", "", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "return", "&", "", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "return", "&", "", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "return", "&", "", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "return", "&", "", ";", "}", "return", "TargetRegisterInfo", "::", "getLargestLegalSuperClass", "(", "RC", ",", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo87", "Func": "getLargestLegalSuperClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57618, "Length": 140, "Cover_Rate": 0.3233256351039261} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "SavedExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addImm", "(", "VGPRLanes", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "false", ")", ";", "}", "else", "{", "if", "(", "TmpVGPRLive", ")", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "false", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";"], "ground_truth": ["if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "SIRegisterInfo87", "Func": "prepare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57619, "Length": 147, "Cover_Rate": 0.47419354838709676} {"Template_token": ["", "}", "else", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "Index", ",", "Offset", ",", "IsLoad", ",", "false", ")", ";", "auto", "Not0", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";"], "ground_truth": ["Not0", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", ")", ";"], "File": "SIRegisterInfo87", "Func": "readWriteTmpVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57620, "Length": 57, "Cover_Rate": 0.40714285714285714} {"Template_token": ["", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "true", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "SavedExecReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "{", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitKill", ")", ";", "}", "}", "else", "{"], "ground_truth": ["TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "", ",", "true", ",", "false", ")", ";"], "File": "SIRegisterInfo87", "Func": "restore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57621, "Length": 84, "Cover_Rate": 0.4970414201183432} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";"], "ground_truth": ["unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";"], "File": "SIRegisterInfo88", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57622, "Length": 166, "Cover_Rate": 0.3102803738317757} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}", "unsigned", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "!=", "", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}"], "ground_truth": ["unsigned", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";"], "File": "SIRegisterInfo88", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57623, "Length": 242, "Cover_Rate": 0.4523364485981308} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "break", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "getRegSizeInBits", "(", "*", "RC", ")", ";", "unsigned", "AltName", "=", "", ";", "switch", "(", "Size", ")", "{", "case", "", ":", "AltName", "=", "", ";", "break", ";", "case", "", ":", "AltName", "=", "", ";", "break", ";", "case", "", ":", "AltName", "=", "", ";", "break", ";", "case", "", ":", "AltName", "=", "", ";", "break", ";", "case", "", ":", "AltName", "=", "", ";", "break", ";", "case", "", ":", "AltName", "=", "", ";", "break", ";", "case", "", ":", "AltName", "=", "", ";", "break", ";", "case", "", ":", "AltName", "=", "", ";", "break", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo89", "Func": "getRegAsmName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57624, "Length": 125, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "bool", "OnlyExecLo", "=", "isWave32", "||", "NumSubRegs", "==", "", "||", "SuperReg", "==", "", ";", "unsigned", "ExecMovOpc", "=", "OnlyExecLo", "?", "", ":", "", ";", "Register", "ExecReg", "=", "OnlyExecLo", "?", "", ":", "", ";", "Register", "SavedExecReg", ";", "if", "(", "OnlyExecLo", ")", "{", "SavedExecReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "FirstPart", "+", "ExecLane", "]", ")", ";", "}", "else", "{", "for", "(", ";", "ExecLane", "<", "(", "NumSubRegs", "-", "", ")", ";", "++", "ExecLane", ")", "{", "SavedExecReg", "=", "getMatchingSuperReg", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "FirstPart", "+", "ExecLane", "]", ")", ",", "", ",", "&", "", ")", ";", "if", "(", "SavedExecReg", ")", "break", ";", "}", "}", "assert", "(", "SavedExecReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ExecMovOpc", ")", ",", "SavedExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ExecMovOpc", ")", ",", "ExecReg", ")", ".", "addImm", "(", "VGPRLanes", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "assert", "(", "FrameInfo", ".", "getStackID", "(", "Index", ")", "!=", "TargetStackID", "::", "SGPRSpill", ")", ";", "Register", "FrameReg", "=", "FrameInfo", ".", "isFixedObjectIndex", "(", "Index", ")", "&&", "hasBasePointer", "(", "*", "MF", ")", "?", "getBaseRegister", "(", ")", ":", "getFrameRegister", "(", "*", "MF", ")", ";", "Align", "Alignment", "=", "FrameInfo", ".", "getObjectAlign", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "IsLoad", "?", "MachineMemOperand", "::", "MOLoad", ":", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "Alignment", ")", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "Opc", "=", "ST", ".", "enableFlatScratch", "(", ")", "?", "", ":", "", ";", "buildSpillLoadStore", "(", "MI", ",", "Opc", ",", "Index", ",", "VGPR", ",", "false", ",", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "FrameReg", ",", "Offset", "*", "EltSize", ",", "MMO", ",", "RS", ")", ";", "}", "else", "{", "unsigned", "Opc", "=", "ST", ".", "enableFlatScratch", "(", ")", "?", "", ":", "", ";", "buildSpillLoadStore", "(", "MI", ",", "Opc", ",", "Index", ",", "VGPR", ",", "IsKill", ",", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "FrameReg", ",", "Offset", "*", "EltSize", ",", "MMO", ",", "RS", ")", ";"], "ground_truth": ["MFI", "->", "addToSpilledVGPRs", "(", "", ")", ";"], "File": "SIRegisterInfo8", "Func": "buildSGPRSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57625, "Length": 357, "Cover_Rate": 0.49514563106796117} {"Template_token": ["", "if", "(", "i", "+", "", "==", "e", ")", "{", "SOffsetRegState", "|=", "getKillRegState", "(", "Scavenged", ")", ";", "SrcDstRegState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "}", "const", "bool", "NeedSuperRegDef", "=", "NumSubRegs", ">", "", "&&", "IsStore", "&&", "i", "==", "", ";", "auto", "MIB", "=", "spillVGPRtoAGPR", "(", "ST", ",", "MI", ",", "Index", ",", "i", ",", "SubReg", ",", "IsKill", ")", ";", "if", "(", "!", "MIB", ".", "getInstr", "(", ")", ")", "{", "unsigned", "FinalReg", "=", "SubReg", ";", "const", "bool", "IsAGPR", "=", "hasAGPRs", "(", "RC", ")", ";", "if", "(", "IsAGPR", ")", "{", "if", "(", "!", "TmpReg", ")", "{", "assert", "(", "RS", "&&", "", ")", ";", "TmpReg", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpReg", ")", ";", "}", "if", "(", "IsStore", ")", "{", "auto", "AccRead", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "if", "(", "NeedSuperRegDef", ")", "AccRead", ".", "addReg", "(", "ValueReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "SubReg", "=", "TmpReg", ";", "}", "MachinePointerInfo", "PInfo", "=", "BasePtrInfo", ".", "getWithOffset", "(", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "NewMMO", "=", "MF", "->", "getMachineMemOperand", "(", "PInfo", ",", "MMO", "->", "getFlags", "(", ")", ",", "EltSize", ",", "commonAlignment", "(", "Alignment", ",", "EltSize", "*", "i", ")", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "*", "Desc", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "!", "IsStore", ")", "|", "getKillRegState", "(", "IsKill", ")", ")", ";", "if", "(", "!", "IsFlat", ")", "MIB", ".", "addReg", "(", "ScratchRsrcReg", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "if", "(", "!", "IsFlat", ")", "MIB", ".", "addImm", "(", "", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ";", "}", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "if", "(", "!", "IsFlat", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addMemOperand", "(", "NewMMO", ")", ";", "if", "(", "!", "IsAGPR", "&&", "NeedSuperRegDef", ")", "MIB", ".", "addReg", "(", "ValueReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "if", "(", "!", "IsStore", "&&", "TmpReg", "!=", "", ")", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "FinalReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIRegisterInfo8", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57626, "Length": 399, "Cover_Rate": 0.37012987012987014} {"Template_token": ["", "unsigned", "getChannelFromSubReg", "(", "unsigned", "SubReg", ")", "const", "{", "return", "SubReg", "?", "divideCeil", "(", "getSubRegIdxOffset", "(", "SubReg", ")", ",", "", ")", ":", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo8", "Func": "getChannelFromSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57629, "Length": 24, "Cover_Rate": 1.0} {"Template_token": ["", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "PerVGPR", "=", "", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "buildSGPRSpillLoadStore", "(", "MI", ",", "Index", ",", "Offset", ",", "EltSize", ",", "TmpVGPR", ",", "VGPRLanes", ",", "RS", ",", "true", ")", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "bool", "LastSubReg", "=", "(", "i", "+", "", "==", "e", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "TmpVGPR", ",", "getKillRegState", "(", "LastSubReg", ")", ")", ".", "addImm", "(", "i", ")", ";", "if", "(", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "}"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "SIRegisterInfo8", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57631, "Length": 228, "Cover_Rate": 0.40860215053763443} {"Template_token": ["", "RegPressureIgnoredUnits", ".", "resize", "(", "getNumRegUnits", "(", ")", ")", ";", "RegPressureIgnoredUnits", ".", "set", "(", "*", "MCRegUnitIterator", "(", "", ",", "this", ")", ")", ";", "for", "(", "auto", "Reg", ":", "", ")", "RegPressureIgnoredUnits", ".", "set", "(", "*", "MCRegUnitIterator", "(", "Reg", ",", "this", ")", ")", ";", "static", "llvm", "::", "once_flag", "InitializeRegSplitPartsFlag", ";", "static", "auto", "InitializeRegSplitPartsOnce", "=", "[", "this", "]", "(", ")", "{", "for", "(", "unsigned", "Idx", "=", "", ",", "E", "=", "getNumSubRegIndices", "(", ")", "-", "", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "{", "unsigned", "Size", "=", "getSubRegIdxSize", "(", "Idx", ")", ";", "if", "(", "Size", "&", "", ")", "continue", ";", "std", "::", "vector", "<", "int16_t", ">", "&", "Vec", "=", "RegSplitParts", "[", "Size", "/", "", "-", "", "]", ";", "unsigned", "Pos", "=", "getSubRegIdxOffset", "(", "Idx", ")", ";", "if", "(", "Pos", "%", "Size", ")", "continue", ";", "Pos", "/=", "Size", ";", "if", "(", "Vec", ".", "empty", "(", ")", ")", "{", "unsigned", "MaxNumParts", "=", "", "/", "Size", ";", "Vec", ".", "resize", "(", "MaxNumParts", ")", ";", "}", "Vec", "[", "Pos", "]", "=", "Idx", ";", "}", "}", ";"], "ground_truth": ["static", "llvm", "::", "once_flag", "InitializeSubRegFromChannelTableFlag", ";"], "File": "SIRegisterInfo8", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57632, "Length": 175, "Cover_Rate": 0.39325842696629215} {"Template_token": ["", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "UseKill", "=", "IsKill", "&&", "i", "==", "NumSubRegs", "-", "", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "UseKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "", ":", "RegState", "::", "Undef", ")", ";", "if", "(", "i", "==", "", "&&", "NumSubRegs", ">", "", ")", "{", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "if", "(", "NumSubRegs", ">", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "getKillRegState", "(", "UseKill", ")", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";", "unsigned", "PerVGPR", "=", "", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "", ";", "for", "(", "unsigned", "Offset", "=", "", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PerVGPR", ")", ".", "addReg", "(", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "", ";", "if", "(", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";"], "ground_truth": ["if", "(", "i", "+", "", "==", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";"], "File": "SIRegisterInfo8", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57633, "Length": 379, "Cover_Rate": 0.5198902606310014} {"Template_token": ["", "return", "SRC", ";", "}", "else", "if", "(", "getCommonSubClass", "(", "SRC", ",", "&", "", ")", ")", "{", "return", "&", "", ";", "}", "else", "if", "(", "getCommonSubClass", "(", "SRC", ",", "&", "", ")", ")", "{", "return", "&", "", ";", "}", "else", "if", "(", "getCommonSubClass", "(", "SRC", ",", "&", "", ")", ")", "{", "return", "&", "", ";", "}", "else", "if", "(", "getCommonSubClass", "(", "SRC", ",", "&", "", ")", ")", "{", "return", "&", "", ";", "}", "else", "if", "(", "getCommonSubClass", "(", "SRC", ",", "&", "", ")", ")", "{", "return", "&", "", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo91", "Func": "getEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57635, "Length": 89, "Cover_Rate": 0.6592592592592592} {"Template_token": ["", "bool", "SpillToVGPR", "=", "!", "VGPRSpills", ".", "empty", "(", ")", ";", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "Register", "SuperReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "M0CopyReg", "=", "", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "Register", "TmpVGPR", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";"], "ground_truth": ["if", "(", "NumSubRegs", ">", "", "&&", "i", "==", "", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "SIRegisterInfo92", "Func": "restoreSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57637, "Length": 238, "Cover_Rate": 0.41391304347826086} {"Template_token": ["", "DenseSet", "<", "unsigned", ">", "SGPRSpillVGPRDefinedSet", ";", "ArrayRef", "<", "MachineFunctionInfo", "::", "SpilledReg", ">", "VGPRSpills", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "Index", ")", ";", "bool", "SpillToVGPR", "=", "!", "VGPRSpills", ".", "empty", "(", ")", ";", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "Register", "SuperReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "assert", "(", "SpillToVGPR", "||", "(", "SuperReg", "!=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getFrameOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ")", ";", "assert", "(", "SuperReg", "!=", "", "&&", "", ")", ";", "unsigned", "M0CopyReg", "=", "", ";", "unsigned", "EltSize", "=", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "", ":", "SplitParts", ".", "size", "(", ")", ";", "Register", "TmpVGPR", ";"], "ground_truth": ["unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "", ")", "&&", "IsKill", ")", ";"], "File": "SIRegisterInfo92", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57638, "Length": 208, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "", ")", ",", "SB", ".", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PVD", ".", "PerVGPR", ")", ".", "addReg", "(", "SB", ".", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "", ";", "if", "(", "LIS", ")", "{", "if", "(", "i", "==", "", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "WriteLane", ")", ";", "else", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "WriteLane", ")", ";", "}", "if", "(", "SB", ".", "NumSubRegs", ">", "", ")", "{", "unsigned", "SuperKillState", "=", "", ";", "if", "(", "i", "+", "", "==", "SB", ".", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "SB", ".", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "SB", ".", "readWriteTmpVGPR", "(", "Offset", ",", "false", ")", ";", "}", "SB", ".", "restore", "(", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["SB", ".", "MFI", ".", "addToSpilledSGPRs", "(", "SB", ".", "NumSubRegs", ")", ";"], "File": "SIRegisterInfo94", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57639, "Length": 251, "Cover_Rate": 0.371301775147929} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";"], "ground_truth": ["if", "(", "ScratchWaveOffsetReg", "!=", "", ")", "{"], "File": "SIRegisterInfo96", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57640, "Length": 274, "Cover_Rate": 0.5696465696465697} {"Template_token": ["", "switch", "(", "Size", ")", "{", "case", "", ":", "AltName", "=", "", ";", "break", ";", "case", "", ":", "AltName", "=", "", ";", "break", ";", "case", "", ":", "AltName", "=", "", ";", "break", ";", "case", "", ":", "AltName", "=", "", ";", "break", ";"], "ground_truth": ["case", "", ":", "AltName", "=", "", ";", "break", ";"], "File": "SIRegisterInfo97", "Func": "getRegAsmName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57641, "Length": 50, "Cover_Rate": 0.3546099290780142} {"Template_token": ["", "bool", "Scavenged", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffset", ";", "unsigned", "OriginalImmOffset", "=", "Offset", ";", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", ")", ")", "{", "SOffset", "=", "", ";", "if", "(", "RS", ")", "SOffset", "=", "RS", "->", "FindUnusedReg", "(", "&", "", ")", ";", "if", "(", "SOffset", "==", "", ")", "{", "RanOutOfSGPRs", "=", "true", ";", "SOffset", "=", "ScratchOffset", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffset", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", ">", "", "?", "getPhysRegSubReg", "(", "Value", ",", "&", "", ",", "i", ")", ":", "Value", ";", "unsigned", "SOffsetRegState", "=", "", ";", "unsigned", "SrcDstRegState", "=", "getDefRegState", "(", "!", "IsStore", ")", ";", "if", "(", "i", "+", "", "==", "e", ")", "{", "SOffsetRegState", "|=", "getKillRegState", "(", "Scavenged", ")", ";", "SrcDstRegState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "!", "IsStore", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Value", ",", "RegState", "::", "Implicit", "|", "SrcDstRegState", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "SIRegisterInfo99", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57642, "Length": 289, "Cover_Rate": 0.6228448275862069} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "BaseReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addImm", "(", "Offset", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo99", "Func": "materializeFrameBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57644, "Length": 154, "Cover_Rate": 0.806282722513089} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsLoad", "=", "TII", "->", "get", "(", "LoadStoreOp", ")", ".", "mayLoad", "(", ")", ";", "bool", "RanOutOfSGPRs", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffset", ";", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "", ";", "if", "(", "!", "isUInt", "<", "", ">", "(", "Offset", "+", "Size", ")", ")", "{", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "", ")", ";"], "ground_truth": ["if", "(", "SOffset", "==", "", ")", "{"], "File": "SIRegisterInfo", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57645, "Length": 149, "Cover_Rate": 0.382051282051282} {"Template_token": ["", "unsigned", "SubReg", "=", "getPhysRegSubReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "&", "", ",", "i", ")", ";", "struct", "MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "MFI", "->", "getSpilledReg", "(", "MF", ",", "Index", ",", "i", ")", ";", "if", "(", "Spill", ".", "VGPR", "==", "", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "", ")", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "switch", "(", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", ")", "{", "case", "Subtarget", "::", "SOUTHERN_ISLANDS", ":", "TII", "->", "insertNOPs", "(", "MI", ",", "", ")", ";", "break", ";", "case", "Subtarget", "::", "SEA_ISLANDS", ":", "break", ";", "default", ":", "TII", "->", "insertNOPs", "(", "MI", ",", "", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "buildScratchLoadStore", "(", "MI", ",", "", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "src", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "buildScratchLoadStore", "(", "MI", ",", "", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "dst", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "default", ":", "{", "int64_t", "Offset", "=", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", ";", "FIOp", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "!", "TII", "->", "isImmOperandLegal", "(", "MI", ",", "FIOperandNum", ",", "FIOp", ")", ")", "{", "unsigned", "TmpReg", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "MI", ",", "SPAdj", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "TmpReg", ")", ".", "addImm", "(", "Offset", ")", ";", "FIOp", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57646, "Length": 456, "Cover_Rate": 0.5199543899657925} {"Template_token": ["", "case", "RegisterInfo", "::", "SCRATCH_WAVE_OFFSET", ":", "if", "(", "MFI", "->", "getShaderType", "(", ")", "!=", "ShaderType", "::", "COMPUTE", ")", "return", "MFI", "->", "ScratchOffsetReg", ";", "return", "", ".", "getRegister", "(", "MFI", "->", "NumUserSGPRs", "+", "", ")", ";", "case", "RegisterInfo", "::", "SCRATCH_PTR", ":", "return", "", ";", "case", "RegisterInfo", "::", "INPUT_PTR", ":", "return", "", ";", "case", "RegisterInfo", "::", "TIDIG_X", ":", "return", "", ";", "case", "RegisterInfo", "::", "TIDIG_Y", ":", "return", "", ";", "case", "RegisterInfo", "::", "TIDIG_Z", ":", "return", "", ";", "}", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo", "Func": "getPreloadedValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57647, "Length": 81, "Cover_Rate": 0.43783783783783786} {"Template_token": ["", "if", "(", "isSGPRClass", "(", "*", "I", ")", ")", "{", "Limit", "=", "SGPRLimit", "/", "NumSubRegs", ";", "}", "else", "{", "Limit", "=", "VGPRLimit", "/", "NumSubRegs", ";", "}", "const", "int", "*", "Sets", "=", "getRegClassPressureSets", "(", "*", "I", ")", ";", "assert", "(", "Sets", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "Sets", "[", "i", "]", "!=", "-", "", ";", "++", "i", ")", "{", "if", "(", "Sets", "[", "i", "]", "==", "(", "int", ")", "Idx", ")", "return", "Limit", ";", "}", "}"], "ground_truth": ["return", "", ";"], "File": "SIRegisterInfo", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57648, "Length": 80, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "for", "(", "regclass_iterator", "I", "=", "regclass_begin", "(", ")", ",", "E", "=", "regclass_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "NumSubRegs", "=", "std", "::", "max", "(", "(", "int", ")", "(", "*", "I", ")", "->", "getSize", "(", ")", "/", "", ",", "", ")", ";", "unsigned", "Limit", ";", "if", "(", "isSGPRClass", "(", "*", "I", ")", ")", "{", "Limit", "=", "SGPRLimit", "/", "NumSubRegs", ";", "}", "else", "{", "Limit", "=", "VGPRLimit", "/", "NumSubRegs", ";", "}", "const", "int", "*", "Sets", "=", "getRegClassPressureSets", "(", "*", "I", ")", ";", "assert", "(", "Sets", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "Sets", "[", "i", "]", "!=", "-", "", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "Sets", "[", "i", "]", "==", "(", "int", ")", "Idx", ")", "return", "Limit", ";"], "File": "SIRegisterInfo", "Func": "getRegPressureSetLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57649, "Length": 125, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasSGPRInitBug", "(", ")", ")", "{"], "ground_truth": ["unsigned", "NumSGPRs", "=", "", ".", "getNumRegs", "(", ")", ";"], "File": "SIRegisterInfo", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57650, "Length": 53, "Cover_Rate": 0.375886524822695} {"Template_token": ["", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isConditionalBranch", "(", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "hasUnwantedEffectsWhenEXECEmpty", "(", "*", "I", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", "||", "TII", "->", "isVMEM", "(", "*", "I", ")", "||", "TII", "->", "isFLAT", "(", "*", "I", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "++", "NumInstr", ";", "if", "(", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIRemoveShortExecBranches1", "Func": "mustRetainExeczBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57651, "Length": 116, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "if", "(", "TII", "->", "hasUnwantedEffectsWhenEXECEmpty", "(", "*", "I", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", "||", "TII", "->", "isVMEM", "(", "*", "I", ")", "||", "TII", "->", "isFLAT", "(", "*", "I", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "++", "NumInstr", ";", "if", "(", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIRemoveShortExecBranches1", "Func": "mustRetainExeczBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57652, "Length": 63, "Cover_Rate": 0.3351063829787234} {"Template_token": ["", "if", "(", "TII", "->", "hasUnwantedEffectsWhenEXECEmpty", "(", "*", "I", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", "||", "TII", "->", "isVMEM", "(", "*", "I", ")", "||", "TII", "->", "isFLAT", "(", "*", "I", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "++", "NumInstr", ";", "if", "(", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SIRemoveShortExecBranches2", "Func": "mustRetainExeczBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57653, "Length": 67, "Cover_Rate": 0.3316831683168317} {"Template_token": ["", "if", "(", "TII", "->", "analyzeBranch", "(", "SrcMBB", ",", "TrueMBB", ",", "FalseMBB", ",", "Cond", ")", ")", "return", "false", ";", "if", "(", "!", "FalseMBB", ")", "FalseMBB", "=", "SrcMBB", ".", "getNextNode", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIRemoveShortExecBranches", "Func": "getBlockDestinations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57654, "Length": 34, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "unsigned", "NumInstr", "=", "", ";", "const", "MachineFunction", "*", "MF", "=", "From", ".", "getParent", "(", ")", ";", "for", "(", "MachineFunction", "::", "const_iterator", "MBBI", "(", "&", "From", ")", ",", "ToI", "(", "&", "To", ")", ",", "End", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "End", "&&", "MBBI", "!=", "ToI", ";", "++", "MBBI", ")", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isConditionalBranch", "(", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "hasUnwantedEffectsWhenEXECEmpty", "(", "*", "I", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isKillTerminator", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isSMRD", "(", "*", "I", ")", "||", "TII", "->", "isVMEM", "(", "*", "I", ")", "||", "TII", "->", "isFLAT", "(", "*", "I", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "++", "NumInstr", ";", "if", "(", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIRemoveShortExecBranches", "Func": "mustRetainExeczBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57655, "Length": 180, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "if", "(", "(", "SrcMBB", ".", "getNumber", "(", ")", ">=", "TrueMBB", "->", "getNumber", "(", ")", ")", "||", "mustRetainExeczBranch", "(", "*", "FalseMBB", ",", "*", "TrueMBB", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SIRemoveShortExecBranches", "Func": "removeExeczBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57656, "Length": 45, "Cover_Rate": 0.4205607476635514} {"Template_token": ["", "MachineBasicBlock", "*", "TrueMBB", "=", "nullptr", ";", "MachineBasicBlock", "*", "FalseMBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "if", "(", "!", "getBlockDestinations", "(", "SrcMBB", ",", "TrueMBB", ",", "FalseMBB", ",", "Cond", ")", ")", "return", "false", ";", "if", "(", "(", "SrcMBB", ".", "getNumber", "(", ")", ">=", "TrueMBB", "->", "getNumber", "(", ")", ")", "||", "mustRetainExeczBranch", "(", "*", "FalseMBB", ",", "*", "TrueMBB", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["SrcMBB", ".", "removeSuccessor", "(", "TrueMBB", ")", ";"], "File": "SIRemoveShortExecBranches", "Func": "removeExeczBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57657, "Length": 89, "Cover_Rate": 0.8317757009345794} {"Template_token": ["", "bool", "RemoveShortExecBranches", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "continue", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Changed", "=", "removeExeczBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "SIRemoveShortExecBranches", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57658, "Length": 107, "Cover_Rate": 0.9145299145299145} {"Template_token": ["", "RemoveShortExecBranches", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeRemoveShortExecBranchesPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIRemoveShortExecBranches", "Func": "SIRemoveShortExecBranches", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57659, "Length": 20, "Cover_Rate": 1.0} {"Template_token": ["", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "if", "(", "!", "isVGPR", "(", "Src2", ",", "TRI", ",", "MRI", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "break", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions (2)", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57661, "Length": 72, "Cover_Rate": 0.3130434782608696} {"Template_token": ["", "static", "MachineOperand", "copyRegOperandAsImplicit", "(", "const", "MachineOperand", "&", "Orig", ")", "{", "assert", "(", "!", "Orig", ".", "isImplicit", "(", ")", ")", ";"], "ground_truth": ["return", "MachineOperand", "::", "CreateReg", "(", "Orig", ".", "getReg", "(", ")", ",", "Orig", ".", "isDef", "(", ")", ",", "true", ",", "Orig", ".", "isKill", "(", ")", ",", "Orig", ".", "isDead", "(", ")", ",", "Orig", ".", "isUndef", "(", ")", ",", "Orig", ".", "isEarlyClobber", "(", ")", ",", "Orig", ".", "getSubReg", "(", ")", ",", "Orig", ".", "isDebug", "(", ")", ",", "Orig", ".", "isInternalRead", "(", ")", ")", ";"], "File": "SIShrinkInstructions (2)", "Func": "copyRegOperandAsImplicit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57662, "Length": 82, "Cover_Rate": 0.9879518072289156} {"Template_token": ["", "assert", "(", "!", "Orig", ".", "isImplicit", "(", ")", ")", ";"], "ground_truth": ["return", "MachineOperand", "::", "CreateReg", "(", "Orig", ".", "getReg", "(", ")", ",", "Orig", ".", "isDef", "(", ")", ",", "true", ",", "Orig", ".", "isKill", "(", ")", ",", "Orig", ".", "isDead", "(", ")", ",", "Orig", ".", "isUndef", "(", ")", ",", "Orig", ".", "isEarlyClobber", "(", ")", ",", "Orig", ".", "getSubReg", "(", ")", ",", "Orig", ".", "isDebug", "(", ")", ",", "Orig", ".", "isInternalRead", "(", ")", ")", ";"], "File": "SIShrinkInstructions (2)", "Func": "copyRegOperandAsImplicit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57663, "Length": 72, "Cover_Rate": 0.8674698795180723} {"Template_token": ["", "return", "new", "ShrinkInstructions", "(", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions (2)", "Func": "createSIShrinkInstructionsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57664, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "if", "(", "Src0", ".", "isImm", "(", ")", "&&", "TII", "->", "isLiteralConstant", "(", "Src0", ",", "TII", "->", "getOpSize", "(", "MI", ",", "Src0Idx", ")", ")", ")", "return", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "!", "isVGPR", "(", "&", "Src0", ",", "TRI", ",", "MRI", ")", ")", "return", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "MRI", ".", "hasOneUse", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{"], "File": "SIShrinkInstructions (2)", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57666, "Length": 98, "Cover_Rate": 0.31715210355987056} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57668, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "static", "bool", "isVGPR", "(", "const", "MachineOperand", "*", "MO", ",", "const", "RegisterInfo", "&", "TRI", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", "->", "getReg", "(", ")", ")", ")", "return", "TRI", ".", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "MO", "->", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["return", "TRI", ".", "hasVGPRs", "(", "TRI", ".", "getPhysRegClass", "(", "MO", "->", "getReg", "(", ")", ")", ")", ";"], "File": "SIShrinkInstructions (2)", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57669, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", ")", "{", "if", "(", "isInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "Src", ",", "", ")", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "}", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "canShrink", "(", "MI", ",", "TII", ",", "TRI", ",", "MRI", ")", ")", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", "||", "!", "TII", "->", "commuteInstruction", "(", "&", "MI", ")", "||", "!", "canShrink", "(", "MI", ",", "TII", ",", "TRI", ",", "MRI", ")", ")", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "int", "Op32", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "TII", "->", "isVOPC", "(", "Op32", ")", ")", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "", ")", "continue", ";", "}", "if", "(", "Op32", "==", "", ")", "{", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";"], "ground_truth": ["if", "(", "!", "Src2", "->", "isReg", "(", ")", ")", "continue", ";"], "File": "SIShrinkInstructions (2)", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57670, "Length": 280, "Cover_Rate": 0.3804347826086957} {"Template_token": ["", "ShrinkInstructions", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIShrinkInstructions (2)", "Func": "SIShrinkInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57671, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "ShrinkInstructions", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIShrinkInstructions (2)", "Func": "SIShrinkInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57672, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "int", "Src0Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", ")", "{", "Register", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", "&&", "MRI", ".", "hasOneUse", "(", "Reg", ")", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "MovSrc", "=", "Def", "->", "getOperand", "(", "", ")", ";", "bool", "ConstantFolded", "=", "false", ";", "if", "(", "MovSrc", ".", "isImm", "(", ")", "&&", "(", "isInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", "||", "isUInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", ")", ")", "{", "Src0", ".", "ChangeToImmediate", "(", "MovSrc", ".", "getImm", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isFI", "(", ")", ")", "{", "Src0", ".", "ChangeToFrameIndex", "(", "MovSrc", ".", "getIndex", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isGlobal", "(", ")", ")", "{", "Src0", ".", "ChangeToGA", "(", "MovSrc", ".", "getGlobal", "(", ")", ",", "MovSrc", ".", "getOffset", "(", ")", ",", "MovSrc", ".", "getTargetFlags", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "if", "(", "ConstantFolded", ")", "{", "assert", "(", "MRI", ".", "use_empty", "(", "Reg", ")", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "++", "NumLiteralConstantsFolded", ";", "return", "true", ";", "}", "}", "}", "}"], "ground_truth": ["if", "(", "TryToCommute", "&&", "MI", ".", "isCommutable", "(", ")", ")", "{"], "File": "SIShrinkInstructions13", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57673, "Length": 256, "Cover_Rate": 0.7398843930635838} {"Template_token": ["", "if", "(", "Reg", ".", "isVirtual", "(", ")", "&&", "MRI", ".", "hasOneUse", "(", "Reg", ")", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "MovSrc", "=", "Def", "->", "getOperand", "(", "", ")", ";", "bool", "ConstantFolded", "=", "false", ";", "if", "(", "MovSrc", ".", "isImm", "(", ")", "&&", "(", "isInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", "||", "isUInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", ")", ")", "{", "Src0", ".", "ChangeToImmediate", "(", "MovSrc", ".", "getImm", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isFI", "(", ")", ")", "{", "Src0", ".", "ChangeToFrameIndex", "(", "MovSrc", ".", "getIndex", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isGlobal", "(", ")", ")", "{", "Src0", ".", "ChangeToGA", "(", "MovSrc", ".", "getGlobal", "(", ")", ",", "MovSrc", ".", "getOffset", "(", ")", ",", "MovSrc", ".", "getTargetFlags", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "if", "(", "ConstantFolded", ")", "{", "assert", "(", "MRI", ".", "use_empty", "(", "Reg", ")", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "++", "NumLiteralConstantsFolded", ";", "return", "true", ";", "}", "}", "}", "}", "if", "(", "TryToCommute", "&&", "MI", ".", "isCommutable", "(", ")", ")", "{", "if", "(", "TII", "->", "commuteInstruction", "(", "MI", ")", ")", "{", "if", "(", "foldImmediates", "(", "MI", ",", "TII", ",", "MRI", ",", "false", ")", ")", "return", "true", ";", "TII", "->", "commuteInstruction", "(", "MI", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SIShrinkInstructions13", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57674, "Length": 249, "Cover_Rate": 0.7196531791907514} {"Template_token": ["", "if", "(", "(", "MovY", "->", "getOpcode", "(", ")", "!=", "", "&&", "MovY", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "!", "MovY", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "MovY", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "T", "||", "MovY", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "Tsub", "||", "MovY", "->", "hasRegisterImplicitUseOperand", "(", "", ")", ")", "continue", ";", "Register", "Y", "=", "MovY", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ysub", "=", "MovY", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "!", "TRI", ".", "isVGPR", "(", "MRI", ",", "Y", ")", ")", "continue", ";", "MachineInstr", "*", "MovX", "=", "nullptr", ";", "for", "(", "auto", "IY", "=", "MovY", "->", "getIterator", "(", ")", ",", "I", "=", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ";", "I", "!=", "IY", ";", "++", "I", ")", "{", "if", "(", "instReadsReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", "||", "instModifiesReg", "(", "&", "*", "I", ",", "Y", ",", "Ysub", ",", "TRI", ")", "||", "instModifiesReg", "(", "&", "*", "I", ",", "T", ",", "Tsub", ",", "TRI", ")", "||", "(", "MovX", "&&", "instModifiesReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "if", "(", "!", "instReadsReg", "(", "&", "*", "I", ",", "Y", ",", "Ysub", ",", "TRI", ")", ")", "{", "if", "(", "!", "MovX", "&&", "instModifiesReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "continue", ";", "}", "if", "(", "MovX", "||", "(", "I", "->", "getOpcode", "(", ")", "!=", "", "&&", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "X", "||", "I", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "Xsub", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "if", "(", "I", "->", "hasRegisterImplicitUseOperand", "(", "", ")", ")", "continue", ";", "if", "(", "Size", ">", "", "&&", "(", "I", "->", "getNumImplicitOperands", "(", ")", ">", "(", "I", "->", "isCopy", "(", ")", "?", "", ":", "", ")", ")", ")", "continue", ";", "MovX", "=", "&", "*", "I", ";", "}", "if", "(", "!", "MovX", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MovT", "<<", "*", "MovX", "<<", "*", "MovY", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "{", "TargetInstrInfo", "::", "RegSubRegPair", "X1", ",", "Y1", ";", "X1", "=", "getSubRegForIndex", "(", "X", ",", "Xsub", ",", "I", ",", "TRI", ",", "MRI", ")", ";", "Y1", "=", "getSubRegForIndex", "(", "Y", ",", "Ysub", ",", "I", ",", "TRI", ",", "MRI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MovT", ".", "getParent", "(", ")", ";"], "ground_truth": ["auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MovX", "->", "getIterator", "(", ")", ",", "MovT", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addDef", "(", "X1", ".", "Reg", ",", "", ",", "X1", ".", "SubReg", ")", ".", "addDef", "(", "Y1", ".", "Reg", ",", "", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "Y1", ".", "Reg", ",", "", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "X1", ".", "Reg", ",", "", ",", "X1", ".", "SubReg", ")", ".", "getInstr", "(", ")", ";"], "File": "SIShrinkInstructions13", "Func": "matchSwap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57675, "Length": 531, "Cover_Rate": 0.5462962962962963} {"Template_token": ["", "}", "}", "}", "if", "(", "ST", ".", "hasSwap", "(", ")", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "if", "(", "auto", "*", "NextMI", "=", "matchSwap", "(", "MI", ",", "MRI", ",", "TII", ")", ")", "{", "Next", "=", "NextMI", "->", "getIterator", "(", ")", ";", "continue", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "*", "Dest", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "Src1", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "&&", "Src1", "->", "isReg", "(", ")", ")", "{", "if", "(", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "", ",", "", ")", ")", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";", "}", "if", "(", "Dest", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "Src0", "->", "isReg", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "", ",", "Src0", "->", "getReg", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "Src0", "->", "getReg", "(", ")", ",", "", ",", "Dest", "->", "getReg", "(", ")", ")", ";", "continue", ";", "}", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Dest", "->", "getReg", "(", ")", ")", "{", "if", "(", "Src1", "->", "isImm", "(", ")", "&&", "isKImmOperand", "(", "TII", ",", "*", "Src1", ")", ")", "{", "unsigned", "Opc", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MI", ".", "tieOperands", "(", "", ",", "", ")", ";", "}", "}", "}", "if", "(", "MI", ".", "isCompare", "(", ")", "&&", "TII", "->", "isSOPC", "(", "MI", ")", ")", "{", "shrinkScalarCompare", "(", "TII", ",", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", "&&", "Dst", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{", "int32_t", "ReverseImm", ";", "if", "(", "isKImmOperand", "(", "TII", ",", "Src", ")", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "else", "if", "(", "isReverseInlineImm", "(", "TII", ",", "Src", ",", "ReverseImm", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["Src", ".", "setImm", "(", "ReverseImm", ")", ";"], "File": "SIShrinkInstructions13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57676, "Length": 429, "Cover_Rate": 0.3434747798238591} {"Template_token": ["", "if", "(", "i", "==", "", ")", "{", "VgprBase", "=", "Vgpr", ";", "}", "else", "if", "(", "VgprBase", "+", "i", "!=", "Vgpr", ")", "return", ";", "if", "(", "!", "Op", ".", "isUndef", "(", ")", ")", "IsUndef", "=", "false", ";", "if", "(", "!", "Op", ".", "isKill", "(", ")", ")", "IsKill", "=", "false", ";", "}", "if", "(", "VgprBase", "+", "NewAddrDwords", ">", "", ")", "return", ";", "int", "TFEIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "tfe", ")", ";", "int", "LWEIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "lwe", ")", ";", "unsigned", "TFEVal", "=", "(", "TFEIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "LWEVal", "=", "(", "LWEIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "LWEIdx", ")", ".", "getImm", "(", ")", ";", "int", "ToUntie", "=", "-", "", ";", "if", "(", "TFEVal", "||", "LWEVal", ")", "{", "for", "(", "unsigned", "i", "=", "LWEIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isTied", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isImplicit", "(", ")", ")", "{"], "File": "SIShrinkInstructions13", "Func": "shrinkMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57678, "Length": 212, "Cover_Rate": 0.31975867269984914} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", "->", "isImm", "(", ")", ")", "return", "false", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "isVGPR", "(", "Src2", ",", "TRI", ",", "MRI", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "break", ";", "}", "}", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", "&&", "(", "!", "isVGPR", "(", "Src1", ",", "TRI", ",", "MRI", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", ")", "return", "false", ";"], "ground_truth": ["return", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", "&&", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", ";"], "File": "SIShrinkInstructions14", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57679, "Length": 162, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "!", "isVGPR", "(", "Src2", ",", "TRI", ",", "MRI", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "break", ";", "}", "}", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";"], "ground_truth": ["if", "(", "Src1", "&&", "(", "!", "isVGPR", "(", "Src1", ",", "TRI", ",", "MRI", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", ")", "return", "false", ";"], "File": "SIShrinkInstructions14", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57680, "Length": 81, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "void", "foldImmediates", "(", "MachineInstr", "&", "MI", ",", "const", "InstrInfo", "*", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "bool", "TryToCommute", "=", "true", ")", "{", "if", "(", "!", "MRI", ".", "isSSA", "(", ")", ")", "return", ";", "assert", "(", "TII", "->", "isVOP1", "(", "MI", ")", "||", "TII", "->", "isVOP2", "(", "MI", ")", "||", "TII", "->", "isVOPC", "(", "MI", ")", ")", ";", "int", "Src0Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src0", ")", ";", "if", "(", "TII", "->", "isLiteralConstant", "(", "MI", ",", "Src0Idx", ")", ")", "return", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "MRI", ".", "hasOneUse", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "MovSrc", "=", "Def", "->", "getOperand", "(", "", ")", ";", "bool", "ConstantFolded", "=", "false", ";", "if", "(", "MovSrc", ".", "isImm", "(", ")", "&&", "(", "isInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", "||", "isUInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", ")", ")", "{", "Src0", ".", "ChangeToImmediate", "(", "MovSrc", ".", "getImm", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "if", "(", "ConstantFolded", ")", "{", "if", "(", "MRI", ".", "use_empty", "(", "Reg", ")", ")", "Def", "->", "eraseFromParent", "(", ")", ";", "++", "NumLiteralConstantsFolded", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "SIShrinkInstructions14", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57681, "Length": 243, "Cover_Rate": 0.8772563176895307} {"Template_token": ["", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "", ",", "", ")", ";", "const", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Src1", ".", "isImm", "(", ")", ")", "return", ";", "int", "SOPKOpc", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "SOPKOpc", "==", "-", "", ")", "return", ";", "if", "(", "SOPKOpc", "==", "", "||", "SOPKOpc", "==", "", ")", "{", "bool", "HasUImm", ";", "if", "(", "isKImmOrKUImmOperand", "(", "TII", ",", "Src1", ",", "HasUImm", ")", ")", "{", "if", "(", "!", "HasUImm", ")", "{", "SOPKOpc", "=", "(", "SOPKOpc", "==", "", ")", "?", "", ":", "", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SOPKOpc", ")", ")", ";", "}"], "ground_truth": ["return", ";"], "File": "SIShrinkInstructions14", "Func": "shrinkScalarCompare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57684, "Length": 131, "Cover_Rate": 0.6093023255813953} {"Template_token": ["", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "isVGPR", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ",", "TRI", ",", "MRI", ")", ")", "return", "false", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["if", "(", "!", "isVGPR", "(", "Src2", ",", "TRI", ",", "MRI", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", ")", "return", "false", ";"], "File": "SIShrinkInstructions15", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57685, "Length": 106, "Cover_Rate": 0.41245136186770426} {"Template_token": ["", "static", "bool", "canShrink", "(", "MachineInstr", "&", "MI", ",", "const", "InstrInfo", "*", "TII", ",", "const", "RegisterInfo", "&", "TRI", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "isVGPR", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ",", "TRI", ",", "MRI", ")", ")", "return", "false", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "isVGPR", "(", "Src2", ",", "TRI", ",", "MRI", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "break", ";", "}", "}"], "ground_truth": ["const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";"], "File": "SIShrinkInstructions15", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57686, "Length": 155, "Cover_Rate": 0.603112840466926} {"Template_token": ["", "MachineOperand", "&", "MovSrc", "=", "Def", "->", "getOperand", "(", "", ")", ";", "bool", "ConstantFolded", "=", "false", ";", "if", "(", "MovSrc", ".", "isImm", "(", ")", "&&", "(", "isInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", "||", "isUInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", ")", ")", "{", "Src0", ".", "setSubReg", "(", "", ")", ";", "Src0", ".", "ChangeToImmediate", "(", "MovSrc", ".", "getImm", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isFI", "(", ")", ")", "{", "Src0", ".", "setSubReg", "(", "", ")", ";", "Src0", ".", "ChangeToFrameIndex", "(", "MovSrc", ".", "getIndex", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "if", "(", "ConstantFolded", ")", "{", "assert", "(", "MRI", ".", "use_empty", "(", "Reg", ")", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "++", "NumLiteralConstantsFolded", ";", "return", "true", ";", "}", "}", "}", "}", "if", "(", "TryToCommute", "&&", "MI", ".", "isCommutable", "(", ")", ")", "{"], "ground_truth": ["if", "(", "TII", "->", "commuteInstruction", "(", "MI", ")", ")", "{"], "File": "SIShrinkInstructions15", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57687, "Length": 159, "Cover_Rate": 0.49226006191950467} {"Template_token": ["", "if", "(", "TRI", ".", "getRegSizeInBits", "(", "Reg", ",", "MRI", ")", "!=", "", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "{", "Reg", "=", "TRI", ".", "getSubReg", "(", "Reg", ",", "TRI", ".", "getSubRegFromChannel", "(", "I", ")", ")", ";", "}", "else", "{", "LaneBitmask", "LM", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "Sub", ")", ";"], "ground_truth": ["Sub", "=", "TRI", ".", "getSubRegFromChannel", "(", "I", "+", "countTrailingZeros", "(", "LM", ".", "getAsInteger", "(", ")", ")", ")", ";"], "File": "SIShrinkInstructions17", "Func": "getSubRegForIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57689, "Length": 71, "Cover_Rate": 0.6454545454545455} {"Template_token": ["", "}", "else", "if", "(", "MO", ".", "getReg", "(", ")", "==", "Reg", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "LaneBitmask", "Overlap", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "SubReg", ")", "&", "TRI", ".", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "Overlap", ".", "any", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions17", "Func": "instAccessReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57690, "Length": 53, "Cover_Rate": 0.3706293706293706} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "TRI", ".", "regsOverlap", "(", "Reg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "else", "if", "(", "MO", ".", "getReg", "(", ")", "==", "Reg", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "LaneBitmask", "Overlap", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "SubReg", ")", "&", "TRI", ".", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "Overlap", ".", "any", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions17", "Func": "instAccessReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57691, "Length": 92, "Cover_Rate": 0.6433566433566433} {"Template_token": ["", "if", "(", "instReadsReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", "||", "instModifiesReg", "(", "&", "*", "I", ",", "Y", ",", "Ysub", ",", "TRI", ")", "||", "instModifiesReg", "(", "&", "*", "I", ",", "T", ",", "Tsub", ",", "TRI", ")", "||", "(", "MovX", "&&", "instModifiesReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "if", "(", "!", "instReadsReg", "(", "&", "*", "I", ",", "Y", ",", "Ysub", ",", "TRI", ")", ")", "{", "if", "(", "!", "MovX", "&&", "instModifiesReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "continue", ";", "}", "if", "(", "MovX", "||", "(", "I", "->", "getOpcode", "(", ")", "!=", "", "&&", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "X", "||", "I", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "Xsub", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "MovX", "=", "&", "*", "I", ";", "}", "if", "(", "!", "MovX", "||", "I", "==", "E", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MovT", "<<", "*", "MovX", "<<", "MovY", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "{", "TargetInstrInfo", "::", "RegSubRegPair", "X1", ",", "Y1", ";", "X1", "=", "getSubRegForIndex", "(", "X", ",", "Xsub", ",", "I", ",", "TRI", ",", "MRI", ")", ";", "Y1", "=", "getSubRegForIndex", "(", "Y", ",", "Ysub", ",", "I", ",", "TRI", ",", "MRI", ")", ";", "BuildMI", "(", "*", "MovT", ".", "getParent", "(", ")", ",", "MovX", "->", "getIterator", "(", ")", ",", "MovT", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addDef", "(", "X1", ".", "Reg", ",", "", ",", "X1", ".", "SubReg", ")", ".", "addDef", "(", "Y1", ".", "Reg", ",", "", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "Y1", ".", "Reg", ",", "", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "X1", ".", "Reg", ",", "", ",", "X1", ".", "SubReg", ")", ".", "getInstr", "(", ")", ";", "}", "MovX", "->", "eraseFromParent", "(", ")", ";", "MovY", ".", "eraseFromParent", "(", ")", ";", "MachineInstr", "*", "Next", "=", "&", "*", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ";", "if", "(", "MRI", ".", "use_nodbg_empty", "(", "T", ")", ")", "MovT", ".", "eraseFromParent", "(", ")", ";", "else", "Xop", ".", "setIsKill", "(", "false", ")", ";", "return", "Next", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions17", "Func": "matchSwap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57692, "Length": 400, "Cover_Rate": 0.5390835579514824} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "isVGPR", "(", "Src2", ",", "TRI", ",", "MRI", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "break", ";", "}", "}", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "if", "(", "Src1", "&&", "(", "!", "isVGPR", "(", "Src1", ",", "TRI", ",", "MRI", ")", "||", "(", "Src1Mod", "&&", "Src1Mod", "->", "getImm", "(", ")", "!=", "", ")", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "false", ";"], "File": "SIShrinkInstructions18", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57694, "Length": 145, "Cover_Rate": 0.5991735537190083} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "int32_t", "ReverseImm", ";", "if", "(", "isReverseInlineImm", "(", "TII", ",", "Src", ",", "ReverseImm", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "Src", ".", "setImm", "(", "ReverseImm", ")", ";", "continue", ";", "}", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "Next", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "*", "Next", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MachineInstr", "&", "NextMI", "=", "*", "Next", ";", "uint8_t", "Nop0", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "+", "", ";", "uint8_t", "Nop1", "=", "NextMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "+", "", ";", "if", "(", "Nop0", "+", "Nop1", "<=", "", ")", "{", "NextMI", ".", "getOperand", "(", "", ")", ".", "setImm", "(", "Nop0", "+", "Nop1", "-", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "*", "Dest", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "Src1", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "&&", "Src1", "->", "isReg", "(", ")", ")", "{", "if", "(", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "", ",", "", ")", ")", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";", "}", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dest", "->", "getReg", "(", ")", ")", "&&", "Src0", "->", "isReg", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "", ",", "Src0", "->", "getReg", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "Src0", "->", "getReg", "(", ")", ",", "", ",", "Dest", "->", "getReg", "(", ")", ")", ";", "continue", ";", "}", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Dest", "->", "getReg", "(", ")", ")", "{", "if", "(", "Src1", "->", "isImm", "(", ")", "&&", "isKImmOperand", "(", "TII", ",", "*", "Src1", ")", ")", "{", "unsigned", "Opc", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MI", ".", "tieOperands", "(", "", ",", "", ")", ";", "}", "}", "}"], "ground_truth": ["if", "(", "MI", ".", "isCompare", "(", ")", "&&", "TII", "->", "isSOPC", "(", "MI", ")", ")", "{"], "File": "SIShrinkInstructions18", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57695, "Length": 496, "Cover_Rate": 0.359680928208847} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitDefs", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", ")", "||", "MO", ".", "isRegMask", "(", ")", ")", "NewMI", ".", "addOperand", "(", "MF", ",", "MO", ")", ";", "}"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "copyExtraImplicitOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57696, "Length": 96, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "static", "void", "dropInstructionKeepingImpDefs", "(", "MachineInstr", "&", "MI", ",", "const", "InstrInfo", "*", "TII", ")", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitDefs", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";"], "File": "SIShrinkInstructions1", "Func": "dropInstructionKeepingImpDefs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57697, "Length": 57, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Op", ".", "getReg", "(", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "dropInstructionKeepingImpDefs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57698, "Length": 43, "Cover_Rate": 0.3233082706766917} {"Template_token": ["", "int", "Src0Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", ")", "{", "Register", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", "&&", "MRI", ".", "hasOneUse", "(", "Reg", ")", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "MovSrc", "=", "Def", "->", "getOperand", "(", "", ")", ";", "bool", "ConstantFolded", "=", "false", ";", "if", "(", "TII", "->", "isOperandLegal", "(", "MI", ",", "Src0Idx", ",", "&", "MovSrc", ")", ")", "{", "if", "(", "MovSrc", ".", "isImm", "(", ")", "&&", "(", "isInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", "||", "isUInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", ")", ")", "{", "Src0", ".", "ChangeToImmediate", "(", "MovSrc", ".", "getImm", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isFI", "(", ")", ")", "{", "Src0", ".", "ChangeToFrameIndex", "(", "MovSrc", ".", "getIndex", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isGlobal", "(", ")", ")", "{", "Src0", ".", "ChangeToGA", "(", "MovSrc", ".", "getGlobal", "(", ")", ",", "MovSrc", ".", "getOffset", "(", ")", ",", "MovSrc", ".", "getTargetFlags", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57699, "Length": 229, "Cover_Rate": 0.6325966850828729} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIShrinkInstructions1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57700, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "static", "TargetInstrInfo", "::", "RegSubRegPair", "getSubRegForIndex", "(", "Register", "Reg", ",", "unsigned", "Sub", ",", "unsigned", "I", ",", "const", "RegisterInfo", "&", "TRI", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "if", "(", "TRI", ".", "getRegSizeInBits", "(", "Reg", ",", "MRI", ")", "!=", "", ")", "{", "if", "(", "Reg", ".", "isPhysical", "(", ")", ")", "{", "Reg", "=", "TRI", ".", "getSubReg", "(", "Reg", ",", "TRI", ".", "getSubRegFromChannel", "(", "I", ")", ")", ";", "}", "else", "{", "Sub", "=", "TRI", ".", "getSubRegFromChannel", "(", "I", "+", "TRI", ".", "getChannelFromSubReg", "(", "Sub", ")", ")", ";", "}", "}", "return", "TargetInstrInfo", "::", "RegSubRegPair", "(", "Reg", ",", "Sub", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "getSubRegForIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57702, "Length": 97, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "Reg", ".", "isPhysical", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{", "if", "(", "TRI", ".", "regsOverlap", "(", "Reg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "else", "if", "(", "MO", ".", "getReg", "(", ")", "==", "Reg", "&&", "Reg", ".", "isVirtual", "(", ")", ")", "{", "LaneBitmask", "Overlap", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "SubReg", ")", "&", "TRI", ".", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "Overlap", ".", "any", "(", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SIShrinkInstructions1", "Func": "instAccessReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57703, "Length": 93, "Cover_Rate": 0.6642857142857143} {"Template_token": ["", "static", "bool", "instModifiesReg", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Reg", ",", "unsigned", "SubReg", ",", "const", "RegisterInfo", "&", "TRI", ")", "{"], "ground_truth": ["return", "instAccessReg", "(", "MI", "->", "defs", "(", ")", ",", "Reg", ",", "SubReg", ",", "TRI", ")", ";"], "File": "SIShrinkInstructions1", "Func": "instModifiesReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57704, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "return", "instAccessReg", "(", "MI", "->", "defs", "(", ")", ",", "Reg", ",", "SubReg", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "instModifiesReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57705, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "static", "bool", "instReadsReg", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Reg", ",", "unsigned", "SubReg", ",", "const", "RegisterInfo", "&", "TRI", ")", "{", "return", "instAccessReg", "(", "MI", "->", "uses", "(", ")", ",", "Reg", ",", "SubReg", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "instReadsReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57706, "Length": 38, "Cover_Rate": 1.0} {"Template_token": ["", "return", "instAccessReg", "(", "MI", "->", "uses", "(", ")", ",", "Reg", ",", "SubReg", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "instReadsReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57707, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "return", "isInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "*", "Src", ".", "getParent", "(", ")", ",", "Src", ".", "getParent", "(", ")", "->", "getOperandNo", "(", "&", "Src", ")", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "isKImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57709, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "IsUnsigned", "=", "false", ";", "return", "!", "TII", "->", "isInlineConstant", "(", "Src", ")", ";", "}", "if", "(", "isUInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", ")", "{", "IsUnsigned", "=", "true", ";", "return", "!", "TII", "->", "isInlineConstant", "(", "Src", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "isKImmOrKUImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57710, "Length": 47, "Cover_Rate": 0.5802469135802469} {"Template_token": ["", "return", "isUInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "*", "Src", ".", "getParent", "(", ")", ",", "Src", ".", "getParent", "(", ")", "->", "getOperandNo", "(", "&", "Src", ")", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "isKUImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57711, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "return", "isUInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "*", "Src", ".", "getParent", "(", ")", ",", "Src", ".", "getParent", "(", ")", "->", "getOperandNo", "(", "&", "Src", ")", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "isKUImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57712, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "if", "(", "!", "isInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", "||", "TII", "->", "isInlineConstant", "(", "Src", ")", ")", "return", "false", ";", "ReverseImm", "=", "reverseBits", "<", "int32_t", ">", "(", "static_cast", "<", "int32_t", ">", "(", "Src", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["return", "ReverseImm", ">=", "-", "", "&&", "ReverseImm", "<=", "", ";"], "File": "SIShrinkInstructions1", "Func": "isReverseInlineImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57713, "Length": 55, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "if", "(", "!", "MovX", "&&", "instModifiesReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "continue", ";", "}", "if", "(", "MovX", "||", "(", "I", "->", "getOpcode", "(", ")", "!=", "", "&&", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "X", "||", "I", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "Xsub", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "if", "(", "I", "->", "hasRegisterImplicitUseOperand", "(", "", ")", ")", "continue", ";", "if", "(", "Size", ">", "", "&&", "(", "I", "->", "getNumImplicitOperands", "(", ")", ">", "(", "I", "->", "isCopy", "(", ")", "?", "", ":", "", ")", ")", ")", "continue", ";", "MovX", "=", "&", "*", "I", ";", "}", "if", "(", "!", "MovX", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MovT", "<<", "*", "MovX", "<<", "*", "MovY", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "{", "TargetInstrInfo", "::", "RegSubRegPair", "X1", ",", "Y1", ";", "X1", "=", "getSubRegForIndex", "(", "X", ",", "Xsub", ",", "I", ",", "TRI", ",", "MRI", ")", ";", "Y1", "=", "getSubRegForIndex", "(", "Y", ",", "Ysub", ",", "I", ",", "TRI", ",", "MRI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MovT", ".", "getParent", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MovX", "->", "getIterator", "(", ")", ",", "MovT", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addDef", "(", "X1", ".", "Reg", ",", "", ",", "X1", ".", "SubReg", ")", ".", "addDef", "(", "Y1", ".", "Reg", ",", "", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "Y1", ".", "Reg", ",", "", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "X1", ".", "Reg", ",", "", ",", "X1", ".", "SubReg", ")", ".", "getInstr", "(", ")", ";", "if", "(", "MovX", "->", "hasRegisterImplicitUseOperand", "(", "", ")", ")", "{", "MIB", "->", "RemoveOperand", "(", "MIB", "->", "getNumExplicitOperands", "(", ")", ")", ";", "MIB", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "*", "MovX", ")", ";", "}", "}", "MovX", "->", "eraseFromParent", "(", ")", ";", "dropInstructionKeepingImpDefs", "(", "*", "MovY", ",", "TII", ")", ";", "MachineInstr", "*", "Next", "=", "&", "*", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ";", "if", "(", "T", ".", "isVirtual", "(", ")", "&&", "MRI", ".", "use_nodbg_empty", "(", "T", ")", ")", "{", "dropInstructionKeepingImpDefs", "(", "MovT", ",", "TII", ")", ";", "}", "else", "{", "Xop", ".", "setIsKill", "(", "false", ")", ";", "for", "(", "int", "I", "=", "MovT", ".", "getNumImplicitOperands", "(", ")", "-", "", ";", "I", ">=", "", ";", "--", "I", ")", "{", "unsigned", "OpNo", "=", "MovT", ".", "getNumExplicitOperands", "(", ")", "+", "I", ";"], "ground_truth": ["const", "MachineOperand", "&", "Op", "=", "MovT", ".", "getOperand", "(", "OpNo", ")", ";"], "File": "SIShrinkInstructions1", "Func": "matchSwap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57714, "Length": 447, "Cover_Rate": 0.4570552147239264} {"Template_token": ["", "unsigned", "LWEVal", "=", "(", "LWEIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "LWEIdx", ")", ".", "getImm", "(", ")", ";", "int", "ToUntie", "=", "-", "", ";", "if", "(", "TFEVal", "||", "LWEVal", ")", "{", "for", "(", "unsigned", "i", "=", "LWEIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isTied", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isImplicit", "(", ")", ")", "{", "assert", "(", "ToUntie", "==", "-", "", "&&", "", ")", ";", "ToUntie", "=", "i", ";", "MI", ".", "untieRegOperand", "(", "ToUntie", ")", ";", "}", "}", "}", "unsigned", "NewOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ",", "", ",", "Info", "->", "VDataDwords", ",", "NewAddrDwords", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "setReg", "(", "RC", "->", "getRegister", "(", "VgprBase", ")", ")", ";", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "setIsUndef", "(", "IsUndef", ")", ";", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "setIsKill", "(", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Info", "->", "VAddrDwords", ";", "++", "i", ")", "MI", ".", "RemoveOperand", "(", "VAddr0Idx", "+", "", ")", ";", "if", "(", "ToUntie", ">=", "", ")", "{", "MI", ".", "tieOperands", "(", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vdata", ")", ",", "ToUntie", "-", "(", "Info", "->", "VAddrDwords", "-", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "shrinkMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57717, "Length": 253, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "if", "(", "!", "Src1", ".", "isImm", "(", ")", ")", "return", ";", "int", "SOPKOpc", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "SOPKOpc", "==", "-", "", ")", "return", ";", "if", "(", "SOPKOpc", "==", "", "||", "SOPKOpc", "==", "", ")", "{", "bool", "HasUImm", ";", "if", "(", "isKImmOrKUImmOperand", "(", "TII", ",", "Src1", ",", "HasUImm", ")", ")", "{", "if", "(", "!", "HasUImm", ")", "{"], "ground_truth": ["SOPKOpc", "=", "(", "SOPKOpc", "==", "", ")", "?", "", ":", "", ";"], "File": "SIShrinkInstructions1", "Func": "shrinkScalarCompare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57718, "Length": 76, "Cover_Rate": 0.31932773109243695} {"Template_token": ["", "uint32_t", "NewImm", "=", "", ";", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "~", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingOnes", "(", "Imm", ")", ";", "Opc", "=", "", ";", "}", "else", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingZeros", "(", "Imm", ")", ";", "Opc", "=", "", ";", "}", "else", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "SrcImm", "==", "Src0", ")", "{", "if", "(", "!", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "", ",", "", ")", ")", "NewImm", "=", "", ";", "}", "if", "(", "NewImm", "!=", "", ")", "{", "if", "(", "Dest", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "SrcReg", "->", "isReg", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "", ",", "SrcReg", "->", "getReg", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "SrcReg", "->", "getReg", "(", ")", ",", "", ",", "Dest", "->", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SrcReg", "->", "isReg", "(", ")", "&&", "SrcReg", "->", "getReg", "(", ")", "==", "Dest", "->", "getReg", "(", ")", ")", "{", "const", "bool", "IsUndef", "=", "SrcReg", "->", "isUndef", "(", ")", ";", "const", "bool", "IsKill", "=", "SrcReg", "->", "isKill", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "Src0", "->", "ChangeToImmediate", "(", "NewImm", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToRegister", "(", "Dest", "->", "getReg", "(", ")", ",", "false", ",", "false", ",", "IsKill", ",", "false", ",", "IsUndef", ")", ";", "MI", ".", "tieOperands", "(", "", ",", "", ")", ";", "}", "else", "{", "SrcImm", "->", "setImm", "(", "NewImm", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIShrinkInstructions1", "Func": "shrinkScalarLogicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57719, "Length": 382, "Cover_Rate": 0.7060998151571165} {"Template_token": ["", "assert", "(", "MovT", ".", "getOpcode", "(", ")", "==", "", "||", "MovT", ".", "getOpcode", "(", ")", "==", "", ")", ";", "Register", "T", "=", "MovT", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Tsub", "=", "MovT", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";", "MachineOperand", "&", "Xop", "=", "MovT", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Xop", ".", "isReg", "(", ")", ")", "return", "nullptr", ";", "Register", "X", "=", "Xop", ".", "getReg", "(", ")", ";", "unsigned", "Xsub", "=", "Xop", ".", "getSubReg", "(", ")", ";", "unsigned", "Size", "=", "TII", "->", "getOpSize", "(", "MovT", ",", "", ")", "/", "", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "TRI", ".", "isVGPR", "(", "MRI", ",", "X", ")", ")", "return", "nullptr", ";", "if", "(", "MovT", ".", "hasRegisterImplicitUseOperand", "(", "", ")", ")", "return", "nullptr", ";", "const", "unsigned", "SearchLimit", "=", "", ";", "unsigned", "Count", "=", "", ";", "bool", "KilledT", "=", "false", ";", "for", "(", "auto", "Iter", "=", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ",", "E", "=", "MovT", ".", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "Iter", "!=", "E", "&&", "Count", "<", "SearchLimit", "&&", "!", "KilledT", ";", "++", "Iter", ",", "++", "Count", ")", "{", "MachineInstr", "*", "MovY", "=", "&", "*", "Iter", ";", "KilledT", "=", "MovY", "->", "killsRegister", "(", "T", ",", "&", "TRI", ")", ";", "if", "(", "(", "MovY", "->", "getOpcode", "(", ")", "!=", "", "&&", "MovY", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "!", "MovY", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "MovY", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "T", "||", "MovY", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "Tsub", "||", "MovY", "->", "hasRegisterImplicitUseOperand", "(", "", ")", ")", "continue", ";", "Register", "Y", "=", "MovY", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ysub", "=", "MovY", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "!", "TRI", ".", "isVGPR", "(", "MRI", ",", "Y", ")", ")", "continue", ";", "MachineInstr", "*", "MovX", "=", "nullptr", ";"], "ground_truth": ["for", "(", "auto", "IY", "=", "MovY", "->", "getIterator", "(", ")", ",", "I", "=", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ";"], "File": "SIShrinkInstructions20", "Func": "matchSwap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57720, "Length": 361, "Cover_Rate": 0.36912065439672803} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{", "int32_t", "ReverseImm", ";", "if", "(", "isReverseInlineImm", "(", "TII", ",", "Src", ",", "ReverseImm", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "Src", ".", "setImm", "(", "ReverseImm", ")", ";", "continue", ";", "}", "}", "}", "if", "(", "ST", ".", "hasSwap", "(", ")", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "if", "(", "auto", "*", "NextMI", "=", "matchSwap", "(", "MI", ",", "MRI", ",", "TII", ")", ")", "{", "Next", "=", "NextMI", "->", "getIterator", "(", ")", ";", "continue", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "*", "Dest", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "*", "Src1", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "&&", "Src1", "->", "isReg", "(", ")", ")", "{", "if", "(", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "", ",", "", ")", ")", "std", "::", "swap", "(", "Src0", ",", "Src1", ")", ";", "}", "if", "(", "Dest", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "Src0", "->", "isReg", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "", ",", "Src0", "->", "getReg", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "Src0", "->", "getReg", "(", ")", ",", "", ",", "Dest", "->", "getReg", "(", ")", ")", ";", "continue", ";", "}", "if", "(", "Src0", "->", "isReg", "(", ")", "&&", "Src0", "->", "getReg", "(", ")", "==", "Dest", "->", "getReg", "(", ")", ")", "{", "if", "(", "Src1", "->", "isImm", "(", ")", "&&", "isKImmOperand", "(", "TII", ",", "*", "Src1", ")", ")", "{", "unsigned", "Opc", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MI", ".", "tieOperands", "(", "", ",", "", ")", ";", "}", "}", "}", "if", "(", "MI", ".", "isCompare", "(", ")", "&&", "TII", "->", "isSOPC", "(", "MI", ")", ")", "{", "shrinkScalarCompare", "(", "TII", ",", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", "&&", "Dst", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{", "int32_t", "ReverseImm", ";"], "ground_truth": ["if", "(", "isKImmOperand", "(", "TII", ",", "Src", ")", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "SIShrinkInstructions20", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57721, "Length": 479, "Cover_Rate": 0.3798572561459159} {"Template_token": ["", "void", "ShrinkInstructions", "::", "shrinkMIMG", "(", "MachineInstr", "&", "MI", ")", "{", "const", "", "*", "Info", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "!", "Info", "||", "Info", "->", "MIMGEncoding", "!=", "", ")", "return", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "int", "VAddr0Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr0", ")", ";", "unsigned", "NewAddrDwords", "=", "Info", "->", "VAddrDwords", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "{", "RC", "=", "&", "", ";", "NewAddrDwords", "=", "", ";", "}", "unsigned", "VgprBase", "=", "", ";", "bool", "IsUndef", "=", "true", ";", "bool", "IsKill", "=", "NewAddrDwords", "==", "Info", "->", "VAddrDwords", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Info", "->", "VAddrDwords", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", "+", "i", ")", ";", "unsigned", "Vgpr", "=", "TRI", ".", "getHWRegIndex", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "i", "==", "", ")", "{", "VgprBase", "=", "Vgpr", ";", "}", "else", "if", "(", "VgprBase", "+", "i", "!=", "Vgpr", ")", "return", ";", "if", "(", "!", "Op", ".", "isUndef", "(", ")", ")", "IsUndef", "=", "false", ";", "if", "(", "!", "Op", ".", "isKill", "(", ")", ")", "IsKill", "=", "false", ";", "}", "if", "(", "VgprBase", "+", "NewAddrDwords", ">", "", ")", "return", ";", "int", "TFEIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "tfe", ")", ";", "int", "LWEIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "lwe", ")", ";", "unsigned", "TFEVal", "=", "(", "TFEIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["unsigned", "LWEVal", "=", "(", "LWEIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "LWEIdx", ")", ".", "getImm", "(", ")", ";"], "File": "SIShrinkInstructions20", "Func": "shrinkMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57722, "Length": 440, "Cover_Rate": 0.6171107994389902} {"Template_token": ["", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "{", "RC", "=", "&", "", ";", "NewAddrDwords", "=", "", ";", "}", "unsigned", "VgprBase", "=", "", ";", "bool", "IsUndef", "=", "true", ";", "bool", "IsKill", "=", "NewAddrDwords", "==", "Info", "->", "VAddrDwords", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Info", "->", "VAddrDwords", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", "+", "i", ")", ";", "unsigned", "Vgpr", "=", "TRI", ".", "getHWRegIndex", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "i", "==", "", ")", "{", "VgprBase", "=", "Vgpr", ";", "}", "else", "if", "(", "VgprBase", "+", "i", "!=", "Vgpr", ")", "return", ";", "if", "(", "!", "Op", ".", "isUndef", "(", ")", ")", "IsUndef", "=", "false", ";", "if", "(", "!", "Op", ".", "isKill", "(", ")", ")", "IsKill", "=", "false", ";", "}", "if", "(", "VgprBase", "+", "NewAddrDwords", ">", "", ")", "return", ";", "int", "TFEIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "tfe", ")", ";", "int", "LWEIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "lwe", ")", ";", "unsigned", "TFEVal", "=", "(", "TFEIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "LWEVal", "=", "(", "LWEIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "LWEIdx", ")", ".", "getImm", "(", ")", ";", "int", "ToUntie", "=", "-", "", ";", "if", "(", "TFEVal", "||", "LWEVal", ")", "{", "for", "(", "unsigned", "i", "=", "LWEIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isTied", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isImplicit", "(", ")", ")", "{", "assert", "(", "ToUntie", "==", "-", "", "&&", "", ")", ";", "ToUntie", "=", "i", ";", "MI", ".", "untieRegOperand", "(", "ToUntie", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIShrinkInstructions20", "Func": "shrinkMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57723, "Length": 382, "Cover_Rate": 0.5357643758765779} {"Template_token": ["", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingZeros", "(", "Imm", ")", ";", "Opc", "=", "", ";", "}", "else", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewImm", "!=", "", ")", "{", "if", "(", "Dest", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "SrcReg", "->", "isReg", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "", ",", "SrcReg", "->", "getReg", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "SrcReg", "->", "getReg", "(", ")", ",", "", ",", "Dest", "->", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SrcReg", "->", "isReg", "(", ")", "&&", "SrcReg", "->", "getReg", "(", ")", "==", "Dest", "->", "getReg", "(", ")", ")", "{", "const", "bool", "IsUndef", "=", "SrcReg", "->", "isUndef", "(", ")", ";", "const", "bool", "IsKill", "=", "SrcReg", "->", "isKill", "(", ")", ";"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";"], "File": "SIShrinkInstructions20", "Func": "shrinkScalarLogicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57724, "Length": 224, "Cover_Rate": 0.44889779559118237} {"Template_token": ["", "case", "", ":", "break", ";", "}", "}", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", "&&", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "!", "TRI", ".", "isVGPR", "(", "MRI", ",", "Src1", "->", "getReg", "(", ")", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", ")", "return", "false", ";", "return", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", "&&", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions25", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57725, "Length": 106, "Cover_Rate": 0.35451505016722407} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getMF", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitDefs", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "File": "SIShrinkInstructions28", "Func": "copyExtraImplicitOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57727, "Length": 74, "Cover_Rate": 0.6065573770491803} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", ")", "||", "MO", ".", "isRegMask", "(", ")", ")", "NewMI", ".", "addOperand", "(", "MF", ",", "MO", ")", ";"], "File": "SIShrinkInstructions28", "Func": "copyExtraImplicitOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57728, "Length": 43, "Cover_Rate": 0.3524590163934426} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitDefs", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Op", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SIShrinkInstructions28", "Func": "dropInstructionKeepingImpDefs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57729, "Length": 116, "Cover_Rate": 0.8923076923076924} {"Template_token": ["", "void", "ShrinkInstructions", "::", "dropInstructionKeepingImpDefs", "(", "MachineInstr", "&", "MI", ")", "const", "{", "for", "(", "unsigned", "i", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitDefs", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Op", ".", "getReg", "(", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions28", "Func": "dropInstructionKeepingImpDefs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57730, "Length": 128, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "Src0", ".", "ChangeToImmediate", "(", "MovSrc", ".", "getImm", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isFI", "(", ")", ")", "{", "Src0", ".", "ChangeToFrameIndex", "(", "MovSrc", ".", "getIndex", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isGlobal", "(", ")", ")", "{", "Src0", ".", "ChangeToGA", "(", "MovSrc", ".", "getGlobal", "(", ")", ",", "MovSrc", ".", "getOffset", "(", ")", ",", "MovSrc", ".", "getTargetFlags", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "}", "if", "(", "ConstantFolded", ")", "{", "if", "(", "MRI", "->", "use_nodbg_empty", "(", "Reg", ")", ")", "Def", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["++", "NumLiteralConstantsFolded", ";"], "File": "SIShrinkInstructions28", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57731, "Length": 104, "Cover_Rate": 0.30498533724340177} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "MovSrc", "=", "Def", "->", "getOperand", "(", "", ")", ";", "bool", "ConstantFolded", "=", "false", ";", "if", "(", "TII", "->", "isOperandLegal", "(", "MI", ",", "Src0Idx", ",", "&", "MovSrc", ")", ")", "{", "if", "(", "MovSrc", ".", "isImm", "(", ")", "&&", "(", "isInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", "||", "isUInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", ")", ")", "{", "Src0", ".", "ChangeToImmediate", "(", "MovSrc", ".", "getImm", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isFI", "(", ")", ")", "{", "Src0", ".", "ChangeToFrameIndex", "(", "MovSrc", ".", "getIndex", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isGlobal", "(", ")", ")", "{", "Src0", ".", "ChangeToGA", "(", "MovSrc", ".", "getGlobal", "(", ")", ",", "MovSrc", ".", "getOffset", "(", ")", ",", "MovSrc", ".", "getTargetFlags", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions28", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57732, "Length": 168, "Cover_Rate": 0.49266862170087977} {"Template_token": ["", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "TRI", "->", "getSubRegFromChannel", "(", "I", ")", ")", ";", "}", "else", "{", "Sub", "=", "TRI", "->", "getSubRegFromChannel", "(", "I", "+", "TRI", "->", "getChannelFromSubReg", "(", "Sub", ")", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions28", "Func": "getSubRegForIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57733, "Length": 36, "Cover_Rate": 0.4} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "R", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{"], "ground_truth": ["if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";"], "File": "SIShrinkInstructions28", "Func": "instAccessReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57734, "Length": 58, "Cover_Rate": 0.4233576642335766} {"Template_token": ["", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "else", "if", "(", "MO", ".", "getReg", "(", ")", "==", "Reg", "&&", "Reg", ".", "isVirtual", "(", ")", ")", "{", "LaneBitmask", "Overlap", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "SubReg", ")", "&", "TRI", "->", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "Overlap", ".", "any", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions28", "Func": "instAccessReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57735, "Length": 70, "Cover_Rate": 0.5109489051094891} {"Template_token": ["", "bool", "ShrinkInstructions", "::", "isKImmOperand", "(", "const", "MachineOperand", "&", "Src", ")", "const", "{"], "ground_truth": ["return", "isInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "*", "Src", ".", "getParent", "(", ")", ",", "Src", ".", "getParent", "(", ")", "->", "getOperandNo", "(", "&", "Src", ")", ")", ";"], "File": "SIShrinkInstructions28", "Func": "isKImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57740, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "return", "isInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "*", "Src", ".", "getParent", "(", ")", ",", "Src", ".", "getParent", "(", ")", "->", "getOperandNo", "(", "&", "Src", ")", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions28", "Func": "isKImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57741, "Length": 39, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "bool", "ShrinkInstructions", "::", "isKImmOrKUImmOperand", "(", "const", "MachineOperand", "&", "Src", ",", "bool", "&", "IsUnsigned", ")", "const", "{", "if", "(", "isInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", ")", "{", "IsUnsigned", "=", "false", ";", "return", "!", "TII", "->", "isInlineConstant", "(", "Src", ")", ";", "}"], "ground_truth": ["if", "(", "isUInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", ")", "{"], "File": "SIShrinkInstructions28", "Func": "isKImmOrKUImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57742, "Length": 60, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "bool", "ShrinkInstructions", "::", "isKUImmOperand", "(", "const", "MachineOperand", "&", "Src", ")", "const", "{", "return", "isUInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "*", "Src", ".", "getParent", "(", ")", ",", "Src", ".", "getParent", "(", ")", "->", "getOperandNo", "(", "&", "Src", ")", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions28", "Func": "isKUImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57743, "Length": 51, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "ShrinkInstructions", "::", "isKUImmOperand", "(", "const", "MachineOperand", "&", "Src", ")", "const", "{"], "ground_truth": ["return", "isUInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "*", "Src", ".", "getParent", "(", ")", ",", "Src", ".", "getParent", "(", ")", "->", "getOperandNo", "(", "&", "Src", ")", ")", ";"], "File": "SIShrinkInstructions28", "Func": "isKUImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57744, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "ReverseImm", "=", "reverseBits", "<", "int32_t", ">", "(", "static_cast", "<", "int32_t", ">", "(", "Src", ".", "getImm", "(", ")", ")", ")", ";", "return", "ReverseImm", ">=", "-", "", "&&", "ReverseImm", "<=", "", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions28", "Func": "isReverseInlineImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57745, "Length": 31, "Cover_Rate": 0.4305555555555556} {"Template_token": ["", "bool", "ShrinkInstructions", "::", "isReverseInlineImm", "(", "const", "MachineOperand", "&", "Src", ",", "int32_t", "&", "ReverseImm", ")", "const", "{", "if", "(", "!", "isInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", "||", "TII", "->", "isInlineConstant", "(", "Src", ")", ")", "return", "false", ";"], "ground_truth": ["ReverseImm", "=", "reverseBits", "<", "int32_t", ">", "(", "static_cast", "<", "int32_t", ">", "(", "Src", ".", "getImm", "(", ")", ")", ")", ";"], "File": "SIShrinkInstructions28", "Func": "isReverseInlineImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57746, "Length": 61, "Cover_Rate": 0.8472222222222222} {"Template_token": ["", "MovX", "=", "nullptr", ";", "break", ";", "}", "if", "(", "!", "instReadsReg", "(", "&", "*", "I", ",", "Y", ",", "Ysub", ")", ")", "{", "if", "(", "!", "MovX", "&&", "instModifiesReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "continue", ";", "}", "if", "(", "MovX", "||", "(", "I", "->", "getOpcode", "(", ")", "!=", "", "&&", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "X", "||", "I", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "Xsub", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "if", "(", "I", "->", "hasRegisterImplicitUseOperand", "(", "", ")", ")", "continue", ";", "if", "(", "Size", ">", "", "&&", "(", "I", "->", "getNumImplicitOperands", "(", ")", ">", "(", "I", "->", "isCopy", "(", ")", "?", "", ":", "", ")", ")", ")", "continue", ";", "MovX", "=", "&", "*", "I", ";", "}", "if", "(", "!", "MovX", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MovT", "<<", "*", "MovX", "<<", "*", "MovY", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "{", "TargetInstrInfo", "::", "RegSubRegPair", "X1", ",", "Y1", ";", "X1", "=", "getSubRegForIndex", "(", "X", ",", "Xsub", ",", "I", ")", ";", "Y1", "=", "getSubRegForIndex", "(", "Y", ",", "Ysub", ",", "I", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MovT", ".", "getParent", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MovX", "->", "getIterator", "(", ")", ",", "MovT", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addDef", "(", "X1", ".", "Reg", ",", "", ",", "X1", ".", "SubReg", ")", ".", "addDef", "(", "Y1", ".", "Reg", ",", "", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "Y1", ".", "Reg", ",", "", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "X1", ".", "Reg", ",", "", ",", "X1", ".", "SubReg", ")", ".", "getInstr", "(", ")", ";", "if", "(", "MovX", "->", "hasRegisterImplicitUseOperand", "(", "", ")", ")", "{", "MIB", "->", "removeOperand", "(", "MIB", "->", "getNumExplicitOperands", "(", ")", ")", ";", "MIB", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "*", "MovX", ")", ";", "}", "}", "MovX", "->", "eraseFromParent", "(", ")", ";", "dropInstructionKeepingImpDefs", "(", "*", "MovY", ")", ";", "MachineInstr", "*", "Next", "=", "&", "*", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ";"], "ground_truth": ["if", "(", "T", ".", "isVirtual", "(", ")", "&&", "MRI", "->", "use_nodbg_empty", "(", "T", ")", ")", "{"], "File": "SIShrinkInstructions28", "Func": "matchSwap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57747, "Length": 396, "Cover_Rate": 0.4226254002134472} {"Template_token": ["", "break", ";", "}", "if", "(", "I", "->", "hasRegisterImplicitUseOperand", "(", "", ")", ")", "continue", ";", "if", "(", "Size", ">", "", "&&", "(", "I", "->", "getNumImplicitOperands", "(", ")", ">", "(", "I", "->", "isCopy", "(", ")", "?", "", ":", "", ")", ")", ")", "continue", ";", "MovX", "=", "&", "*", "I", ";", "}", "if", "(", "!", "MovX", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MovT", "<<", "*", "MovX", "<<", "*", "MovY", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Size", ";", "++", "I", ")", "{", "TargetInstrInfo", "::", "RegSubRegPair", "X1", ",", "Y1", ";", "X1", "=", "getSubRegForIndex", "(", "X", ",", "Xsub", ",", "I", ")", ";", "Y1", "=", "getSubRegForIndex", "(", "Y", ",", "Ysub", ",", "I", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MovT", ".", "getParent", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MovX", "->", "getIterator", "(", ")", ",", "MovT", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addDef", "(", "X1", ".", "Reg", ",", "", ",", "X1", ".", "SubReg", ")", ".", "addDef", "(", "Y1", ".", "Reg", ",", "", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "Y1", ".", "Reg", ",", "", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "X1", ".", "Reg", ",", "", ",", "X1", ".", "SubReg", ")", ".", "getInstr", "(", ")", ";", "if", "(", "MovX", "->", "hasRegisterImplicitUseOperand", "(", "", ")", ")", "{", "MIB", "->", "removeOperand", "(", "MIB", "->", "getNumExplicitOperands", "(", ")", ")", ";", "MIB", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "*", "MovX", ")", ";", "}", "}", "MovX", "->", "eraseFromParent", "(", ")", ";", "dropInstructionKeepingImpDefs", "(", "*", "MovY", ")", ";", "MachineInstr", "*", "Next", "=", "&", "*", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ";", "if", "(", "T", ".", "isVirtual", "(", ")", "&&", "MRI", "->", "use_nodbg_empty", "(", "T", ")", ")", "{", "dropInstructionKeepingImpDefs", "(", "MovT", ")", ";", "}", "else", "{", "Xop", ".", "setIsKill", "(", "false", ")", ";", "for", "(", "int", "I", "=", "MovT", ".", "getNumImplicitOperands", "(", ")", "-", "", ";", "I", ">=", "", ";", "--", "I", ")", "{", "unsigned", "OpNo", "=", "MovT", ".", "getNumExplicitOperands", "(", ")", "+", "I", ";", "const", "MachineOperand", "&", "Op", "=", "MovT", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isKill", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "X", ",", "Op", ".", "getReg", "(", ")", ")", ")", "MovT", ".", "removeOperand", "(", "OpNo", ")", ";", "}", "}", "return", "Next", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions28", "Func": "matchSwap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57748, "Length": 391, "Cover_Rate": 0.41728922091782283} {"Template_token": ["", "NewOpcode", "=", "", ";", "break", ";", "}", "}", "if", "(", "Src2", ".", "isReg", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Src2", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "Src1", ".", "isImm", "(", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "Src1", ")", ")", "Swap", "=", "false", ";", "else", "if", "(", "Src0", ".", "isImm", "(", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "Src0", ")", ")", "Swap", "=", "true", ";", "else", "return", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "}", "}", "if", "(", "NewOpcode", "==", "", ")", "return", ";", "if", "(", "Swap", ")", "{", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpcode", ")", ",", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "Src1", ")", ".", "add", "(", "Src0", ")", ".", "add", "(", "Src2", ")", ".", "setMIFlags", "(", "MI", ".", "getFlags", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIShrinkInstructions28", "Func": "shrinkMadFma", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57751, "Length": 207, "Cover_Rate": 0.42768595041322316} {"Template_token": ["", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "{", "RC", "=", "&", "", ";", "NewAddrDwords", "=", "", ";", "}", "unsigned", "VgprBase", "=", "", ";", "bool", "IsUndef", "=", "true", ";", "bool", "IsKill", "=", "NewAddrDwords", "==", "Info", "->", "VAddrDwords", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Info", "->", "VAddrDwords", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", "+", "i", ")", ";", "unsigned", "Vgpr", "=", "TRI", "->", "getHWRegIndex", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "i", "==", "", ")", "{", "VgprBase", "=", "Vgpr", ";", "}", "else", "if", "(", "VgprBase", "+", "i", "!=", "Vgpr", ")", "return", ";", "if", "(", "!", "Op", ".", "isUndef", "(", ")", ")", "IsUndef", "=", "false", ";", "if", "(", "!", "Op", ".", "isKill", "(", ")", ")", "IsKill", "=", "false", ";", "}", "if", "(", "VgprBase", "+", "NewAddrDwords", ">", "", ")", "return", ";", "int", "TFEIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "tfe", ")", ";", "int", "LWEIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "lwe", ")", ";", "unsigned", "TFEVal", "=", "(", "TFEIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "LWEVal", "=", "(", "LWEIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "LWEIdx", ")", ".", "getImm", "(", ")", ";", "int", "ToUntie", "=", "-", "", ";", "if", "(", "TFEVal", "||", "LWEVal", ")", "{", "for", "(", "unsigned", "i", "=", "LWEIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isTied", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isImplicit", "(", ")", ")", "{", "assert", "(", "ToUntie", "==", "-", "", "&&", "", ")", ";", "ToUntie", "=", "i", ";", "MI", ".", "untieRegOperand", "(", "ToUntie", ")", ";", "}", "}", "}", "unsigned", "NewOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ",", "", ",", "Info", "->", "VDataDwords", ",", "NewAddrDwords", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "setReg", "(", "RC", "->", "getRegister", "(", "VgprBase", ")", ")", ";", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "setIsUndef", "(", "IsUndef", ")", ";", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "setIsKill", "(", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Info", "->", "VAddrDwords", ";", "++", "i", ")", "MI", ".", "removeOperand", "(", "VAddr0Idx", "+", "", ")", ";"], "ground_truth": ["if", "(", "ToUntie", ">=", "", ")", "{"], "File": "SIShrinkInstructions28", "Func": "shrinkMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57752, "Length": 437, "Cover_Rate": 0.6581325301204819} {"Template_token": ["", "int", "VAddr0Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr0", ")", ";", "unsigned", "NewAddrDwords", "=", "Info", "->", "VAddrDwords", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "{", "RC", "=", "&", "", ";", "NewAddrDwords", "=", "", ";", "}", "unsigned", "VgprBase", "=", "", ";", "bool", "IsUndef", "=", "true", ";", "bool", "IsKill", "=", "NewAddrDwords", "==", "Info", "->", "VAddrDwords", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Info", "->", "VAddrDwords", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", "+", "i", ")", ";", "unsigned", "Vgpr", "=", "TRI", "->", "getHWRegIndex", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "i", "==", "", ")", "{", "VgprBase", "=", "Vgpr", ";", "}", "else", "if", "(", "VgprBase", "+", "i", "!=", "Vgpr", ")", "return", ";"], "ground_truth": ["if", "(", "!", "Op", ".", "isUndef", "(", ")", ")", "IsUndef", "=", "false", ";"], "File": "SIShrinkInstructions28", "Func": "shrinkMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57753, "Length": 251, "Cover_Rate": 0.37801204819277107} {"Template_token": ["", "if", "(", "SOPKOpc", "==", "-", "", ")", "return", ";", "if", "(", "SOPKOpc", "==", "", "||", "SOPKOpc", "==", "", ")", "{", "bool", "HasUImm", ";", "if", "(", "isKImmOrKUImmOperand", "(", "Src1", ",", "HasUImm", ")", ")", "{", "if", "(", "!", "HasUImm", ")", "{", "SOPKOpc", "=", "(", "SOPKOpc", "==", "", ")", "?", "", ":", "", ";", "}", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SOPKOpc", ")", ")", ";", "}", "return", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "TII", "->", "get", "(", "SOPKOpc", ")", ";"], "ground_truth": ["if", "(", "(", "TII", "->", "sopkIsZext", "(", "SOPKOpc", ")", "&&", "isKUImmOperand", "(", "Src1", ")", ")", "||", "(", "!", "TII", "->", "sopkIsZext", "(", "SOPKOpc", ")", "&&", "isKImmOperand", "(", "Src1", ")", ")", ")", "{"], "File": "SIShrinkInstructions28", "Func": "shrinkScalarCompare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57754, "Length": 112, "Cover_Rate": 0.4890829694323144} {"Template_token": ["", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingZeros", "(", "Imm", ")", ";", "Opc", "=", "", ";", "}", "else", "if", "(", "", "(", "~", "Imm", ",", "ST", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "", "(", "~", "Imm", ",", "ST", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewImm", "!=", "", ")", "{", "if", "(", "Dest", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "SrcReg", "->", "isReg", "(", ")", ")", "{", "MRI", "->", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "", ",", "SrcReg", "->", "getReg", "(", ")", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "SrcReg", "->", "getReg", "(", ")", ",", "", ",", "Dest", "->", "getReg", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions28", "Func": "shrinkScalarLogicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57755, "Length": 176, "Cover_Rate": 0.3613963039014374} {"Template_token": ["", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isGlobal", "(", ")", ")", "{", "Src0", ".", "ChangeToGA", "(", "MovSrc", ".", "getGlobal", "(", ")", ",", "MovSrc", ".", "getOffset", "(", ")", ",", "MovSrc", ".", "getTargetFlags", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "if", "(", "ConstantFolded", ")", "{", "assert", "(", "MRI", ".", "use_empty", "(", "Reg", ")", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "++", "NumLiteralConstantsFolded", ";", "return", "true", ";", "}", "}", "}", "}", "if", "(", "TryToCommute", "&&", "MI", ".", "isCommutable", "(", ")", ")", "{", "if", "(", "TII", "->", "commuteInstruction", "(", "MI", ")", ")", "{", "if", "(", "foldImmediates", "(", "MI", ",", "TII", ",", "MRI", ",", "false", ")", ")", "return", "true", ";", "TII", "->", "commuteInstruction", "(", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "SIShrinkInstructions29", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57756, "Length": 120, "Cover_Rate": 0.33240997229916897} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "R", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "TRI", ".", "regsOverlap", "(", "Reg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "else", "if", "(", "MO", ".", "getReg", "(", ")", "==", "Reg", "&&", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{"], "ground_truth": ["LaneBitmask", "Overlap", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "SubReg", ")", "&", "TRI", ".", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";"], "File": "SIShrinkInstructions29", "Func": "instAccessReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57757, "Length": 101, "Cover_Rate": 0.7062937062937062} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "TRI", ".", "regsOverlap", "(", "Reg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "else", "if", "(", "MO", ".", "getReg", "(", ")", "==", "Reg", "&&", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{"], "ground_truth": ["LaneBitmask", "Overlap", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "SubReg", ")", "&", "TRI", ".", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";"], "File": "SIShrinkInstructions29", "Func": "instAccessReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57758, "Length": 91, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "!", "Info", "||", "Info", "->", "MIMGEncoding", "!=", "", ")", "return", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "int", "VAddr0Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vaddr0", ")", ";", "unsigned", "NewAddrDwords", "=", "Info", "->", "VAddrDwords", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "", ")", "{", "RC", "=", "&", "", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "<=", "", ")", "{", "RC", "=", "&", "", ";", "NewAddrDwords", "=", "", ";", "}", "else", "{", "RC", "=", "&", "", ";", "NewAddrDwords", "=", "", ";", "}", "unsigned", "VgprBase", "=", "", ";", "bool", "IsUndef", "=", "true", ";", "bool", "IsKill", "=", "NewAddrDwords", "==", "Info", "->", "VAddrDwords", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Info", "->", "VAddrDwords", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", "+", "i", ")", ";", "unsigned", "Vgpr", "=", "TRI", ".", "getHWRegIndex", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "i", "==", "", ")", "{", "VgprBase", "=", "Vgpr", ";", "}", "else", "if", "(", "VgprBase", "+", "i", "!=", "Vgpr", ")", "return", ";", "if", "(", "!", "Op", ".", "isUndef", "(", ")", ")", "IsUndef", "=", "false", ";", "if", "(", "!", "Op", ".", "isKill", "(", ")", ")", "IsKill", "=", "false", ";", "}", "if", "(", "VgprBase", "+", "NewAddrDwords", ">", "", ")", "return", ";", "int", "TFEIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "tfe", ")", ";", "int", "LWEIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "lwe", ")", ";", "unsigned", "TFEVal", "=", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "LWEVal", "=", "MI", ".", "getOperand", "(", "LWEIdx", ")", ".", "getImm", "(", ")", ";", "int", "ToUntie", "=", "-", "", ";", "if", "(", "TFEVal", "||", "LWEVal", ")", "{", "for", "(", "unsigned", "i", "=", "LWEIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isTied", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isImplicit", "(", ")", ")", "{"], "File": "SIShrinkInstructions29", "Func": "shrinkMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57761, "Length": 428, "Cover_Rate": 0.6635658914728683} {"Template_token": ["", "if", "(", "!", "SrcImm", "->", "isImm", "(", ")", "||", "", "(", "SrcImm", "->", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "return", "false", ";", "uint32_t", "Imm", "=", "static_cast", "<", "uint32_t", ">", "(", "SrcImm", "->", "getImm", "(", ")", ")", ";", "uint32_t", "NewImm", "=", "", ";", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "~", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingOnes", "(", "Imm", ")", ";", "Opc", "=", "", ";", "}", "else", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingZeros", "(", "Imm", ")", ";", "Opc", "=", "", ";", "}", "else", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions29", "Func": "shrinkScalarLogicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57762, "Length": 199, "Cover_Rate": 0.3671586715867159} {"Template_token": ["", "}", "else", "if", "(", "VgprBase", "+", "i", "!=", "Vgpr", ")", "return", ";", "if", "(", "!", "Op", ".", "isUndef", "(", ")", ")", "IsUndef", "=", "false", ";", "if", "(", "!", "Op", ".", "isKill", "(", ")", ")", "IsKill", "=", "false", ";", "}", "if", "(", "VgprBase", "+", "NewAddrDwords", ">", "", ")", "return", ";", "int", "TFEIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "tfe", ")", ";", "int", "LWEIdx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "lwe", ")", ";", "unsigned", "TFEVal", "=", "MI", ".", "getOperand", "(", "TFEIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "LWEVal", "=", "MI", ".", "getOperand", "(", "LWEIdx", ")", ".", "getImm", "(", ")", ";", "int", "ToUntie", "=", "-", "", ";", "if", "(", "TFEVal", "||", "LWEVal", ")", "{", "for", "(", "unsigned", "i", "=", "LWEIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isTied", "(", ")", "&&", "MI", ".", "getOperand", "(", "i", ")", ".", "isImplicit", "(", ")", ")", "{", "assert", "(", "ToUntie", "==", "-", "", "&&", "", ")", ";", "ToUntie", "=", "i", ";", "MI", ".", "untieRegOperand", "(", "ToUntie", ")", ";", "}", "}", "}", "unsigned", "NewOpcode", "=", "", "(", "Info", "->", "BaseOpcode", ",", "", ",", "Info", "->", "VDataDwords", ",", "NewAddrDwords", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "setReg", "(", "RC", "->", "getRegister", "(", "VgprBase", ")", ")", ";", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "setIsUndef", "(", "IsUndef", ")", ";", "MI", ".", "getOperand", "(", "VAddr0Idx", ")", ".", "setIsKill", "(", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Info", "->", "VAddrDwords", ";", "++", "i", ")", "MI", ".", "RemoveOperand", "(", "VAddr0Idx", "+", "", ")", ";", "if", "(", "ToUntie", ">=", "", ")", "{", "MI", ".", "tieOperands", "(", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "vdata", ")", ",", "ToUntie", "-", "(", "Info", "->", "VAddrDwords", "-", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIShrinkInstructions30", "Func": "shrinkMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57763, "Length": 340, "Cover_Rate": 0.5295950155763239} {"Template_token": ["", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingZeros", "(", "Imm", ")", ";", "Opc", "=", "", ";", "}", "else", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "SrcImm", "==", "Src0", ")", "{", "if", "(", "!", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "", ",", "", ")", ")", "NewImm", "=", "", ";", "}", "if", "(", "NewImm", "!=", "", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "Dest", "->", "getReg", "(", ")", ")", "&&", "SrcReg", "->", "isReg", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "", ",", "SrcReg", "->", "getReg", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "SrcReg", "->", "getReg", "(", ")", ",", "", ",", "Dest", "->", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIShrinkInstructions30", "Func": "shrinkScalarLogicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57765, "Length": 209, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "if", "(", "isPowerOf2_32", "(", "~", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingOnes", "(", "Imm", ")", ";", "Opc", "=", "", ";", "}", "else", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingZeros", "(", "Imm", ")", ";", "Opc", "=", "", ";", "}", "else", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "SrcImm", "==", "Src0", ")", "{", "if", "(", "!", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "", ",", "", ")", ")", "NewImm", "=", "", ";", "}", "if", "(", "NewImm", "!=", "", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "Dest", "->", "getReg", "(", ")", ")", "&&", "SrcReg", "->", "isReg", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "", ",", "SrcReg", "->", "getReg", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "SrcReg", "->", "getReg", "(", ")", ",", "", ",", "Dest", "->", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SrcReg", "->", "isReg", "(", ")", "&&", "SrcReg", "->", "getReg", "(", ")", "==", "Dest", "->", "getReg", "(", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "Src0", "->", "ChangeToImmediate", "(", "NewImm", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToRegister", "(", "Dest", "->", "getReg", "(", ")", ",", "false", ")", ";", "MI", ".", "tieOperands", "(", "", ",", "", ")", ";", "}", "else", "{", "SrcImm", "->", "setImm", "(", "NewImm", ")", ";", "}"], "ground_truth": ["}"], "File": "SIShrinkInstructions30", "Func": "shrinkScalarLogicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57766, "Length": 342, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "static", "TargetInstrInfo", "::", "RegSubRegPair", "getSubRegForIndex", "(", "unsigned", "Reg", ",", "unsigned", "Sub", ",", "unsigned", "I", ",", "const", "RegisterInfo", "&", "TRI", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "if", "(", "TRI", ".", "getRegSizeInBits", "(", "Reg", ",", "MRI", ")", "!=", "", ")", "{", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "{", "Reg", "=", "TRI", ".", "getSubReg", "(", "Reg", ",", "TRI", ".", "getSubRegFromChannel", "(", "I", ")", ")", ";", "}", "else", "{", "LaneBitmask", "LM", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "Sub", ")", ";", "Sub", "=", "TRI", ".", "getSubRegFromChannel", "(", "I", "+", "countTrailingZeros", "(", "LM", ".", "getAsInteger", "(", ")", ")", ")", ";", "}", "}"], "ground_truth": ["return", "TargetInstrInfo", "::", "RegSubRegPair", "(", "Reg", ",", "Sub", ")", ";"], "File": "SIShrinkInstructions32", "Func": "getSubRegForIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57769, "Length": 109, "Cover_Rate": 0.990909090909091} {"Template_token": ["", "MachineInstr", "&", "MovY", "=", "*", "YTop", ".", "getParent", "(", ")", ";", "if", "(", "(", "MovY", ".", "getOpcode", "(", ")", "!=", "", "&&", "MovY", ".", "getOpcode", "(", ")", "!=", "", ")", "||", "MovY", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "Tsub", ")", "continue", ";", "Register", "Y", "=", "MovY", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ysub", "=", "MovY", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "!", "TRI", ".", "isVGPR", "(", "MRI", ",", "Y", ")", "||", "MovT", ".", "getParent", "(", ")", "!=", "MovY", ".", "getParent", "(", ")", ")", "continue", ";", "MachineInstr", "*", "MovX", "=", "nullptr", ";", "auto", "I", "=", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ",", "E", "=", "MovT", ".", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "for", "(", "auto", "IY", "=", "MovY", ".", "getIterator", "(", ")", ";", "I", "!=", "E", "&&", "I", "!=", "IY", ";", "++", "I", ")", "{", "if", "(", "instReadsReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", "||", "instModifiesReg", "(", "&", "*", "I", ",", "Y", ",", "Ysub", ",", "TRI", ")", "||", "instModifiesReg", "(", "&", "*", "I", ",", "T", ",", "Tsub", ",", "TRI", ")", "||", "(", "MovX", "&&", "instModifiesReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "if", "(", "!", "instReadsReg", "(", "&", "*", "I", ",", "Y", ",", "Ysub", ",", "TRI", ")", ")", "{", "if", "(", "!", "MovX", "&&", "instModifiesReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "continue", ";", "}", "if", "(", "MovX", "||", "(", "I", "->", "getOpcode", "(", ")", "!=", "", "&&", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "X", "||", "I", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "!=", "Xsub", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}"], "ground_truth": ["MovX", "=", "&", "*", "I", ";"], "File": "SIShrinkInstructions32", "Func": "matchSwap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57770, "Length": 329, "Cover_Rate": 0.44339622641509435} {"Template_token": ["", "case", "", ":", "if", "(", "!", "isVGPR", "(", "Src2", ",", "TRI", ",", "MRI", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "break", ";", "}", "}", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";"], "ground_truth": ["if", "(", "Src1", "&&", "(", "!", "isVGPR", "(", "Src1", ",", "TRI", ",", "MRI", ")", "||", "(", "Src1Mod", "&&", "Src1Mod", "->", "getImm", "(", ")", "!=", "", ")", ")", ")", "return", "false", ";"], "File": "SIShrinkInstructions35", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57771, "Length": 101, "Cover_Rate": 0.45089285714285715} {"Template_token": ["", "static", "bool", "isKImmOperand", "(", "const", "InstrInfo", "*", "TII", ",", "const", "MachineOperand", "&", "Src", ")", "{"], "ground_truth": ["return", "isInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "Src", ",", "", ")", ";"], "File": "SIShrinkInstructions35", "Func": "isKImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57772, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "static", "bool", "isKImmOperand", "(", "const", "InstrInfo", "*", "TII", ",", "const", "MachineOperand", "&", "Src", ")", "{"], "ground_truth": ["return", "isInt", "<", "", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "Src", ",", "", ")", ";"], "File": "SIShrinkInstructions35", "Func": "isKImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57773, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "", ")", "continue", ";", "}", "if", "(", "Op32", "==", "", ")", "{", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", ")", "continue", ";", "unsigned", "SReg", "=", "Src2", "->", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "SReg", ",", "", ",", "", ")", ";", "continue", ";", "}", "if", "(", "SReg", "!=", "", ")", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "Inst32", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Op32", ")", ")", ";", "int", "Op32DstIdx", "=", "", "(", "Op32", ",", "", "::", "vdst", ")", ";", "if", "(", "Op32DstIdx", "!=", "-", "", ")", "{", "Inst32", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "}", "Inst32", ".", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "addOperand", "(", "*", "Src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "int", "Op32Src2Idx", "=", "", "(", "Op32", ",", "", "::", "src2", ")", ";", "if", "(", "Op32Src2Idx", "!=", "-", "", ")", "{", "Inst32", ".", "addOperand", "(", "*", "Src2", ")", ";", "}", "else", "{", "assert", "(", "Src2", "->", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "Inst32", ".", "addOperand", "(", "copyRegOperandAsImplicit", "(", "*", "Src2", ")", ")", ";", "}", "}", "++", "NumInstructionsShrunk", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "foldImmediates", "(", "*", "Inst32", ",", "TII", ",", "MRI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Inst32", "<<", "'\\n'", ")", ";", "}"], "ground_truth": ["}"], "File": "SIShrinkInstructions35", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57774, "Length": 378, "Cover_Rate": 0.3258620689655172} {"Template_token": ["", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "", ")", "continue", ";", "}", "if", "(", "Op32", "==", "", ")", "{", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", ")", "continue", ";", "unsigned", "SReg", "=", "Src2", "->", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "SReg", ",", "", ",", "", ")", ";", "continue", ";", "}", "if", "(", "SReg", "!=", "", ")", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "MachineInstrBuilder", "Inst32", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Op32", ")", ")", ";", "Inst32", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Inst32", ".", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "addOperand", "(", "*", "Src1", ")", ";"], "ground_truth": ["const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";"], "File": "SIShrinkInstructions36", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57775, "Length": 226, "Cover_Rate": 0.3514774494556765} {"Template_token": ["", "if", "(", "Src0", ".", "isImm", "(", ")", "&&", "TII", "->", "isLiteralConstant", "(", "Src0", ",", "TII", "->", "getOpSize", "(", "MI", ",", "Src0Idx", ")", ")", ")", "return", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "!", "isVGPR", "(", "&", "Src0", ",", "TRI", ",", "MRI", ")", ")", "return", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "MRI", ".", "hasOneUse", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "MovSrc", "=", "Def", "->", "getOperand", "(", "", ")", ";", "bool", "ConstantFolded", "=", "false", ";", "if", "(", "MovSrc", ".", "isImm", "(", ")", "&&", "isUInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", ")", "{", "Src0", ".", "ChangeToImmediate", "(", "MovSrc", ".", "getImm", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "if", "(", "ConstantFolded", ")", "{", "if", "(", "MRI", ".", "use_empty", "(", "Reg", ")", ")", "Def", "->", "eraseFromParent", "(", ")", ";", "++", "NumLiteralConstantsFolded", ";", "return", ";", "}", "}", "}", "if", "(", "TryToCommute", "&&", "MI", ".", "isCommutable", "(", ")", "&&", "TII", "->", "commuteInstruction", "(", "MI", ")", ")", "foldImmediates", "(", "MI", ",", "TII", ",", "MRI", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions38", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57776, "Length": 208, "Cover_Rate": 0.6753246753246753} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "!", "isVGPR", "(", "Src2", ",", "TRI", ",", "MRI", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src2_modifiers", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "break", ";", "}", "}", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";"], "ground_truth": ["if", "(", "Src1", "&&", "(", "!", "isVGPR", "(", "Src1", ",", "TRI", ",", "MRI", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src1_modifiers", ")", ")", ")", "return", "false", ";"], "File": "SIShrinkInstructions39", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57777, "Length": 87, "Cover_Rate": 0.34523809523809523} {"Template_token": ["", "if", "(", "TII", "->", "isMIMG", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", "&&", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ")", "{", "shrinkMIMG", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "TII", "->", "canShrink", "(", "MI", ",", "MRI", ")", ")", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", "||", "!", "TII", "->", "commuteInstruction", "(", "MI", ")", "||", "!", "TII", "->", "canShrink", "(", "MI", ",", "MRI", ")", ")", "continue", ";", "}", "int", "Op32", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "TII", "->", "isVOPC", "(", "Op32", ")", ")", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "DstReg", ".", "isVirtual", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "VCCReg", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "VCCReg", ")", "continue", ";", "}", "if", "(", "Op32", "==", "", ")", "{", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", ")", "continue", ";", "Register", "SReg", "=", "Src2", "->", "getReg", "(", ")", ";", "if", "(", "SReg", ".", "isVirtual", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "SReg", ",", "", ",", "VCCReg", ")", ";", "continue", ";", "}", "if", "(", "SReg", "!=", "VCCReg", ")", "continue", ";", "}", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "if", "(", "SDst", ")", "{", "bool", "Next", "=", "false", ";", "if", "(", "SDst", "->", "getReg", "(", ")", "!=", "VCCReg", ")", "{", "if", "(", "SDst", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "MRI", ".", "setRegAllocationHint", "(", "SDst", "->", "getReg", "(", ")", ",", "", ",", "VCCReg", ")", ";", "Next", "=", "true", ";", "}", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", "&&", "Src2", "->", "getReg", "(", ")", "!=", "VCCReg", ")", "{", "if", "(", "Src2", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "MRI", ".", "setRegAllocationHint", "(", "Src2", "->", "getReg", "(", ")", ",", "", ",", "VCCReg", ")", ";", "Next", "=", "true", ";", "}", "if", "(", "Next", ")", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstr", "*", "Inst32", "=", "TII", "->", "buildShrunkInst", "(", "MI", ",", "Op32", ")", ";", "++", "NumInstructionsShrunk", ";", "copyExtraImplicitOps", "(", "*", "Inst32", ",", "MF", ",", "MI", ")", ";", "if", "(", "SDst", "&&", "SDst", "->", "isDead", "(", ")", ")", "Inst32", "->", "findRegisterDefOperand", "(", "VCCReg", ")", "->", "setIsDead", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "foldImmediates", "(", "*", "Inst32", ",", "TII", ",", "MRI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Inst32", "<<", "'\\n'", ")", ";", "}"], "ground_truth": ["}"], "File": "SIShrinkInstructions40", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57781, "Length": 485, "Cover_Rate": 0.386762360446571} {"Template_token": ["", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "SrcImm", "==", "Src0", ")", "{", "if", "(", "!", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "", ",", "", ")", ")", "NewImm", "=", "", ";", "}", "if", "(", "NewImm", "!=", "", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dest", "->", "getReg", "(", ")", ")", "&&", "SrcReg", "->", "isReg", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "", ",", "SrcReg", "->", "getReg", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "SrcReg", "->", "getReg", "(", ")", ",", "", ",", "Dest", "->", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SrcReg", "->", "isReg", "(", ")", "&&", "SrcReg", "->", "getReg", "(", ")", "==", "Dest", "->", "getReg", "(", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{"], "ground_truth": ["Src0", "->", "ChangeToImmediate", "(", "NewImm", ")", ";"], "File": "SIShrinkInstructions41", "Func": "shrinkScalarLogicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57782, "Length": 168, "Cover_Rate": 0.32748538011695905} {"Template_token": ["", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "int", "Op32", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "TII", "->", "isVOPC", "(", "Op32", ")", ")", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "", ")", "continue", ";", "}", "if", "(", "Op32", "==", "", ")", "{", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", ")", "continue", ";", "unsigned", "SReg", "=", "Src2", "->", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "SReg", ",", "", ",", "", ")", ";", "continue", ";", "}", "if", "(", "SReg", "!=", "", ")", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "MachineInstrBuilder", "Inst32", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Op32", ")", ")", ";", "int", "Op32DstIdx", "=", "", "(", "Op32", ",", "", "::", "dst", ")", ";", "if", "(", "Op32DstIdx", "!=", "-", "", ")", "{", "Inst32", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "}", "Inst32", ".", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "addOperand", "(", "*", "Src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "int", "Op32Src2Idx", "=", "", "(", "Op32", ",", "", "::", "src2", ")", ";", "if", "(", "Op32Src2Idx", "!=", "-", "", ")", "{", "Inst32", ".", "addOperand", "(", "*", "Src2", ")", ";", "}", "else", "{", "assert", "(", "Src2", "->", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "Inst32", ".", "addOperand", "(", "copyRegOperandAsImplicit", "(", "*", "Src2", ")", ")", ";", "}", "}", "++", "NumInstructionsShrunk", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "foldImmediates", "(", "*", "Inst32", ",", "TII", ",", "MRI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Inst32", "<<", "'\\n'", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SIShrinkInstructions43", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57783, "Length": 431, "Cover_Rate": 0.5769745649263721} {"Template_token": ["", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "MovSrc", "=", "Def", "->", "getOperand", "(", "", ")", ";", "bool", "ConstantFolded", "=", "false", ";", "if", "(", "MovSrc", ".", "isImm", "(", ")", "&&", "(", "isInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", "||", "isUInt", "<", "", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", ")", ")", "{", "Src0", ".", "setSubReg", "(", "", ")", ";", "Src0", ".", "ChangeToImmediate", "(", "MovSrc", ".", "getImm", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isFI", "(", ")", ")", "{", "Src0", ".", "setSubReg", "(", "", ")", ";", "Src0", ".", "ChangeToFrameIndex", "(", "MovSrc", ".", "getIndex", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isGlobal", "(", ")", ")", "{", "Src0", ".", "ChangeToGA", "(", "MovSrc", ".", "getGlobal", "(", ")", ",", "MovSrc", ".", "getOffset", "(", ")", ",", "MovSrc", ".", "getTargetFlags", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "if", "(", "ConstantFolded", ")", "{", "assert", "(", "MRI", ".", "use_empty", "(", "Reg", ")", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "++", "NumLiteralConstantsFolded", ";", "return", "true", ";", "}", "}", "}", "}", "if", "(", "TryToCommute", "&&", "MI", ".", "isCommutable", "(", ")", ")", "{", "if", "(", "TII", "->", "commuteInstruction", "(", "MI", ")", ")", "{", "if", "(", "foldImmediates", "(", "MI", ",", "TII", ",", "MRI", ",", "false", ")", ")", "return", "true", ";", "TII", "->", "commuteInstruction", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions48", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57784, "Length": 232, "Cover_Rate": 0.6426592797783933} {"Template_token": ["", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "Imm", ")", ")", "{", "NewImm", "=", "countTrailingZeros", "(", "Imm", ")", ";", "Opc", "=", "", ";", "}", "else", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "", "(", "~", "Imm", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "NewImm", "=", "~", "Imm", ";", "Opc", "=", "", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "SrcImm", "==", "Src0", ")", "{", "if", "(", "!", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "", ",", "", ")", ")", "NewImm", "=", "", ";", "}", "if", "(", "NewImm", "!=", "", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "Dest", "->", "getReg", "(", ")", ")", "&&", "SrcReg", "->", "isReg", "(", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "Dest", "->", "getReg", "(", ")", ",", "", ",", "SrcReg", "->", "getReg", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "SrcReg", "->", "getReg", "(", ")", ",", "", ",", "Dest", "->", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SrcReg", "->", "isReg", "(", ")", "&&", "SrcReg", "->", "getReg", "(", ")", "==", "Dest", "->", "getReg", "(", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "Src0", "->", "ChangeToImmediate", "(", "NewImm", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "ChangeToRegister", "(", "Dest", "->", "getReg", "(", ")", ",", "false", ")", ";", "MI", ".", "tieOperands", "(", "", ",", "", ")", ";", "}", "else", "{"], "ground_truth": ["SrcImm", "->", "setImm", "(", "NewImm", ")", ";"], "File": "SIShrinkInstructions4", "Func": "shrinkScalarLogicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57786, "Length": 303, "Cover_Rate": 0.5894941634241245} {"Template_token": ["", "MI", ".", "tieOperands", "(", "", ",", "", ")", ";", "}", "}", "}", "if", "(", "MI", ".", "isCompare", "(", ")", "&&", "TII", "->", "isSOPC", "(", "MI", ")", ")", "{", "shrinkScalarCompare", "(", "TII", ",", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", "&&", "Register", "::", "isPhysicalRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "{", "int32_t", "ReverseImm", ";", "if", "(", "isKImmOperand", "(", "TII", ",", "Src", ")", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "else", "if", "(", "isReverseInlineImm", "(", "TII", ",", "Src", ",", "ReverseImm", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "Src", ".", "setImm", "(", "ReverseImm", ")", ";", "}", "}", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "shrinkScalarLogicOp", "(", "ST", ",", "MRI", ",", "TII", ",", "MI", ")", ")", "continue", ";", "}", "if", "(", "TII", "->", "isMIMG", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "Subtarget", "::", "GFX10", "&&", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ")", "{", "shrinkMIMG", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "TII", "->", "canShrink", "(", "MI", ",", "MRI", ")", ")", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", "||", "!", "TII", "->", "commuteInstruction", "(", "MI", ")", "||", "!", "TII", "->", "canShrink", "(", "MI", ",", "MRI", ")", ")", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "int", "Op32", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "TII", "->", "isVOPC", "(", "Op32", ")", ")", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "VCCReg", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "VCCReg", ")", "continue", ";", "}", "if", "(", "Op32", "==", "", ")", "{", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", ")", "continue", ";", "Register", "SReg", "=", "Src2", "->", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "SReg", ",", "", ",", "VCCReg", ")", ";", "continue", ";", "}", "if", "(", "SReg", "!=", "VCCReg", ")", "continue", ";", "}", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "sdst", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";"], "ground_truth": ["if", "(", "SDst", ")", "{"], "File": "SIShrinkInstructions52", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57788, "Length": 509, "Cover_Rate": 0.37316715542521994} {"Template_token": ["", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MI", ".", "tieOperands", "(", "", ",", "", ")", ";", "}", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", "&&", "isKImmOperand", "(", "TII", ",", "Src", ")", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "canShrink", "(", "MI", ",", "TII", ",", "TRI", ",", "MRI", ")", ")", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", "||", "!", "TII", "->", "commuteInstruction", "(", "MI", ")", "||", "!", "canShrink", "(", "MI", ",", "TII", ",", "TRI", ",", "MRI", ")", ")", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "int", "Op32", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "TII", "->", "isVOPC", "(", "Op32", ")", ")", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "", ")", "continue", ";", "}", "if", "(", "Op32", "==", "", ")", "{", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", ")", "continue", ";", "unsigned", "SReg", "=", "Src2", "->", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "SReg", ",", "", ",", "", ")", ";", "continue", ";", "}", "if", "(", "SReg", "!=", "", ")", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "Inst32", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Op32", ")", ")", ";", "int", "Op32DstIdx", "=", "", "(", "Op32", ",", "", "::", "vdst", ")", ";", "if", "(", "Op32DstIdx", "!=", "-", "", ")", "{", "Inst32", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "}", "Inst32", ".", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "addOperand", "(", "*", "Src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "int", "Op32Src2Idx", "=", "", "(", "Op32", ",", "", "::", "src2", ")", ";", "if", "(", "Op32Src2Idx", "!=", "-", "", ")", "{", "Inst32", ".", "addOperand", "(", "*", "Src2", ")", ";", "}", "else", "{"], "ground_truth": ["copyFlagsToImplicitVCC", "(", "*", "Inst32", ",", "*", "Src2", ")", ";"], "File": "SIShrinkInstructions5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57790, "Length": 504, "Cover_Rate": 0.4371205550737207} {"Template_token": ["", "break", ";", "case", "", ":", "break", ";", "}", "}", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1_modifiers", ")", ";", "if", "(", "Src1", "&&", "(", "!", "isVGPR", "(", "Src1", ",", "TRI", ",", "MRI", ")", "||", "(", "Src1Mod", "&&", "Src1Mod", "->", "getImm", "(", ")", "!=", "", ")", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "src0_modifiers", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "omod", ")", ")", "return", "false", ";"], "ground_truth": ["return", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "", "::", "clamp", ")", ";"], "File": "SIShrinkInstructions6", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57791, "Length": 117, "Cover_Rate": 0.4431818181818182} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "int64_t", "Imm", "=", "Src", ".", "getImm", "(", ")", ";", "if", "(", "isInt", "<", "", ">", "(", "Imm", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "Src", ",", "", ")", ")", "{", "int32_t", "ReverseImm", "=", "reverseBits", "<", "int32_t", ">", "(", "static_cast", "<", "int32_t", ">", "(", "Imm", ")", ")", ";", "if", "(", "ReverseImm", ">=", "-", "", "&&", "ReverseImm", "<=", "", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "Src", ".", "setImm", "(", "ReverseImm", ")", ";", "continue", ";", "}", "}", "}", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "canShrink", "(", "MI", ",", "TII", ",", "TRI", ",", "MRI", ")", ")", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", "||", "!", "TII", "->", "commuteInstruction", "(", "&", "MI", ")", "||", "!", "canShrink", "(", "MI", ",", "TII", ",", "TRI", ",", "MRI", ")", ")", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "int", "Op32", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "TII", "->", "isVOPC", "(", "Op32", ")", ")", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "", ",", "", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions8", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57793, "Length": 280, "Cover_Rate": 0.3214695752009185} {"Template_token": ["", "MRI", ".", "setRegAllocationHint", "(", "SReg", ",", "", ",", "", ")", ";", "continue", ";", "}", "if", "(", "SReg", "!=", "", ")", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "Inst32", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Op32", ")", ")", ";", "int", "Op32DstIdx", "=", "", "(", "Op32", ",", "", "::", "vdst", ")", ";", "if", "(", "Op32DstIdx", "!=", "-", "", ")", "{", "Inst32", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "}", "Inst32", ".", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "addOperand", "(", "*", "Src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "int", "Op32Src2Idx", "=", "", "(", "Op32", ",", "", "::", "src2", ")", ";", "if", "(", "Op32Src2Idx", "!=", "-", "", ")", "{", "Inst32", ".", "addOperand", "(", "*", "Src2", ")", ";", "}", "else", "{", "assert", "(", "Src2", "->", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "Inst32", ".", "addOperand", "(", "copyRegOperandAsImplicit", "(", "*", "Src2", ")", ")", ";", "}", "}", "++", "NumInstructionsShrunk", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "foldImmediates", "(", "*", "Inst32", ",", "TII", ",", "MRI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Inst32", "<<", "'\\n'", ")", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions8", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57794, "Length": 273, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "if", "(", "!", "MRI", ".", "isSSA", "(", ")", ")", "return", ";", "assert", "(", "TII", "->", "isVOP1", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "TII", "->", "isVOP2", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "TII", "->", "isVOPC", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";", "const", "RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "int", "Src0Idx", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ",", "", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", ".", "isImm", "(", ")", "&&", "TII", "->", "isLiteralConstant", "(", "Src0", ",", "TII", "->", "getOpSize", "(", "MI", ",", "Src0Idx", ")", ")", ")", "return", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "!", "isVGPR", "(", "&", "Src0", ",", "TRI", ",", "MRI", ")", ")", "return", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "MRI", ".", "hasOneUse", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{"], "File": "SIShrinkInstructions", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57795, "Length": 183, "Cover_Rate": 0.5700934579439252} {"Template_token": ["", "return", "new", "TypeRewriter", "(", ")", ";"], "ground_truth": ["}"], "File": "SITypeRewriter10", "Func": "createSITypeRewriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57796, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "new", "TypeRewriter", "(", ")", ";"], "ground_truth": ["}"], "File": "SITypeRewriter10", "Func": "createSITypeRewriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57797, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "v4i32", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "M", ".", "getContext", "(", ")", ")", ",", "", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SITypeRewriter10", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57798, "Length": 24, "Cover_Rate": 0.4067796610169492} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SITypeRewriter10", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57799, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "TypeRewriter", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "", "(", "F", ")", "==", "ShaderType", "::", "COMPUTE", ")", "return", "false", ";", "visit", "(", "F", ")", ";", "visit", "(", "F", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SITypeRewriter10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57800, "Length": 37, "Cover_Rate": 0.925} {"Template_token": ["", "TypeRewriter", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SITypeRewriter10", "Func": "SITypeRewriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57801, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "TypeRewriter", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SITypeRewriter10", "Func": "SITypeRewriter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57802, "Length": 10, "Cover_Rate": 1.0} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "if", "(", "I", ".", "getDestTy", "(", ")", "!=", "v4i32", ")", "{", "return", ";", "}"], "ground_truth": ["if", "(", "BitCastInst", "*", "Op", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", ")", "{"], "File": "SITypeRewriter10", "Func": "visitBitCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57803, "Length": 43, "Cover_Rate": 0.5058823529411764} {"Template_token": ["", "void", "TypeRewriter", "::", "visitBitCast", "(", "BitCastInst", "&", "I", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "if", "(", "I", ".", "getDestTy", "(", ")", "!=", "v4i32", ")", "{", "return", ";", "}"], "ground_truth": ["if", "(", "BitCastInst", "*", "Op", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", ")", "{"], "File": "SITypeRewriter10", "Func": "visitBitCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57804, "Length": 53, "Cover_Rate": 0.6235294117647059} {"Template_token": ["", "Types", ".", "push_back", "(", "v4i32", ")", ";", "NeedToReplace", "=", "true", ";", "Name", "=", "Name", "+", "", ";", "}", "else", "if", "(", "Arg", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "Arg", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", "==", "", "&&", "Arg", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", "==", "Type", "::", "getInt32Ty", "(", "I", ".", "getContext", "(", ")", ")", ")", "{", "Type", "*", "ElementTy", "=", "Arg", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", ";", "std", "::", "string", "TypeName", "=", "", ";", "InsertElementInst", "*", "Def", "=", "cast", "<", "InsertElementInst", ">", "(", "Arg", ")", ";", "Args", ".", "push_back", "(", "Def", "->", "getOperand", "(", "", ")", ")", ";"], "ground_truth": ["Types", ".", "push_back", "(", "ElementTy", ")", ";"], "File": "SITypeRewriter10", "Func": "visitCallInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57805, "Length": 117, "Cover_Rate": 0.30310880829015546} {"Template_token": ["", "Type", "*", "PtrTy", "=", "Ptr", "->", "getType", "(", ")", ";", "Type", "*", "ElemTy", "=", "PtrTy", "->", "getPointerElementType", "(", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "if", "(", "ElemTy", "==", "v16i8", ")", "{", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Ptr", ",", "PointerType", "::", "get", "(", "v4i32", ",", "PtrTy", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "MDNode", "*", ">", ",", "", ">", "MD", ";", "I", ".", "getAllMetadataOtherThanDebugLoc", "(", "MD", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MD", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Load", "->", "setMetadata", "(", "MD", "[", "i", "]", ".", "first", ",", "MD", "[", "i", "]", ".", "second", ")", ";", "}"], "ground_truth": ["Value", "*", "BitCastLoad", "=", "Builder", ".", "CreateBitCast", "(", "Load", ",", "I", ".", "getType", "(", ")", ")", ";"], "File": "SITypeRewriter10", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57806, "Length": 154, "Cover_Rate": 0.8148148148148148} {"Template_token": ["", "visit", "(", "F", ")", ";", "visit", "(", "F", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SITypeRewriter2", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57807, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "if", "(", "!", "", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["visit", "(", "F", ")", ";"], "File": "SITypeRewriter2", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57808, "Length": 20, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "Types", ".", "push_back", "(", "v4i32", ")", ";", "NeedToReplace", "=", "true", ";", "Name", "=", "Name", "+", "", ";", "}", "else", "if", "(", "Arg", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "Arg", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", "==", "", "&&", "Arg", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", "==", "Type", "::", "getInt32Ty", "(", "I", ".", "getContext", "(", ")", ")", ")", "{", "Type", "*", "ElementTy", "=", "Arg", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", ";", "std", "::", "string", "TypeName", "=", "", ";", "InsertElementInst", "*", "Def", "=", "cast", "<", "InsertElementInst", ">", "(", "Arg", ")", ";", "Args", ".", "push_back", "(", "Def", "->", "getOperand", "(", "", ")", ")", ";", "Types", ".", "push_back", "(", "ElementTy", ")", ";", "std", "::", "string", "VecTypeName", "=", "", "+", "TypeName", ";", "Name", "=", "Name", ".", "replace", "(", "Name", ".", "find", "(", "VecTypeName", ")", ",", "VecTypeName", ".", "length", "(", ")", ",", "TypeName", ")", ";", "NeedToReplace", "=", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "SITypeRewriter2", "Func": "visitCallInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57809, "Length": 155, "Cover_Rate": 0.3944020356234097} {"Template_token": ["", "SmallVector", "<", "Type", "*", ",", "", ">", "Types", ";", "bool", "NeedToReplace", "=", "false", ";", "Function", "*", "F", "=", "I", ".", "getCalledFunction", "(", ")", ";", "if", "(", "!", "F", ")", "return", ";", "std", "::", "string", "Name", "=", "F", "->", "getName", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Arg", "=", "I", ".", "getArgOperand", "(", "i", ")", ";", "if", "(", "Arg", "->", "getType", "(", ")", "==", "v16i8", ")", "{", "Args", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "Arg", ",", "v4i32", ")", ")", ";", "Types", ".", "push_back", "(", "v4i32", ")", ";", "NeedToReplace", "=", "true", ";", "Name", "=", "Name", "+", "", ";", "}", "else", "if", "(", "Arg", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "Arg", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", "==", "", "&&", "Arg", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", "==", "Type", "::", "getInt32Ty", "(", "I", ".", "getContext", "(", ")", ")", ")", "{", "Type", "*", "ElementTy", "=", "Arg", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", ";", "std", "::", "string", "TypeName", "=", "", ";", "InsertElementInst", "*", "Def", "=", "cast", "<", "InsertElementInst", ">", "(", "Arg", ")", ";", "Args", ".", "push_back", "(", "Def", "->", "getOperand", "(", "", ")", ")", ";", "Types", ".", "push_back", "(", "ElementTy", ")", ";", "std", "::", "string", "VecTypeName", "=", "", "+", "TypeName", ";", "Name", "=", "Name", ".", "replace", "(", "Name", ".", "find", "(", "VecTypeName", ")", ",", "VecTypeName", ".", "length", "(", ")", ",", "TypeName", ")", ";", "NeedToReplace", "=", "true", ";", "}", "else", "{", "Args", ".", "push_back", "(", "Arg", ")", ";"], "ground_truth": ["Types", ".", "push_back", "(", "Arg", "->", "getType", "(", ")", ")", ";"], "File": "SITypeRewriter2", "Func": "visitCallInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57810, "Length": 274, "Cover_Rate": 0.6972010178117048} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SITypeRewriter4", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57812, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "if", "(", "A", ".", "isStringAttribute", "(", ")", ")", "{", "StringRef", "Str", "=", "A", ".", "getValueAsString", "(", ")", ";", "Str", ".", "getAsInteger", "(", "", ",", "ShaderType", ")", ";", "}", "if", "(", "ShaderType", "==", "ShaderType", "::", "COMPUTE", ")", "return", "false", ";"], "ground_truth": ["visit", "(", "F", ")", ";"], "File": "SITypeRewriter6", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57813, "Length": 44, "Cover_Rate": 0.55} {"Template_token": ["", "Attribute", "A", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "unsigned", "ShaderType", "=", "ShaderType", "::", "COMPUTE", ";", "if", "(", "A", ".", "isStringAttribute", "(", ")", ")", "{", "StringRef", "Str", "=", "A", ".", "getValueAsString", "(", ")", ";", "Str", ".", "getAsInteger", "(", "", ",", "ShaderType", ")", ";", "}"], "ground_truth": ["if", "(", "ShaderType", "==", "ShaderType", "::", "COMPUTE", ")", "return", "false", ";"], "File": "SITypeRewriter6", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57814, "Length": 56, "Cover_Rate": 0.7} {"Template_token": ["", "const", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "const", "bool", "NeedsLiveMask", "=", "!", "(", "KillInstrs", ".", "empty", "(", ")", "&&", "LiveMaskQueries", ".", "empty", "(", ")", ")", ";", "LiveMaskReg", "=", "Exec", ";", "if", "(", "!", "(", "GlobalFlags", "&", "(", "StateWQM", "|", "StateStrict", ")", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", "&&", "LowerToMovInstrs", ".", "empty", "(", ")", "&&", "KillInstrs", ".", "empty", "(", ")", ")", "{", "lowerLiveMaskQueries", "(", ")", ";", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "NeedsLiveMask", "||", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "LLVM_DEBUG", "(", "printInfo", "(", ")", ")", ";", "lowerLiveMaskQueries", "(", ")", ";"], "ground_truth": ["lowerCopyInstrs", "(", ")", ";"], "File": "SIWholeQuadMode10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57815, "Length": 175, "Cover_Rate": 0.3064798598949212} {"Template_token": ["", "auto", "III", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "III", "==", "Instructions", ".", "end", "(", ")", ")", "continue", ";", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "PrintState", "(", "III", "->", "second", ".", "Needs", ")", "<<", "", "<<", "PrintState", "(", "III", "->", "second", ".", "OutNeeds", ")", "<<", "'\\n'", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode11", "Func": "printInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57816, "Length": 57, "Cover_Rate": 0.41007194244604317} {"Template_token": ["", "for", "(", "const", "MachineInstr", "&", "MI", ":", "*", "BII", ".", "first", ")", "{", "auto", "III", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "III", "==", "Instructions", ".", "end", "(", ")", ")", "continue", ";", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "PrintState", "(", "III", "->", "second", ".", "Needs", ")", "<<", "", "<<", "PrintState", "(", "III", "->", "second", ".", "OutNeeds", ")", "<<", "'\\n'", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode11", "Func": "printInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57817, "Length": 70, "Cover_Rate": 0.5035971223021583} {"Template_token": ["", "if", "(", "BI", ".", "OutNeeds", "&", "StateWQM", ")", "Needs", "=", "StateWQM", ";", "else", "if", "(", "BI", ".", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "else", "Needs", "=", "StateWQM", "|", "StateExact", ";", "}", "if", "(", "!", "(", "Needs", "&", "State", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "First", ";", "if", "(", "State", "==", "StateWWM", "||", "Needs", "==", "StateWWM", ")", "{", "First", "=", "FirstWWM", ";", "}", "else", "{", "First", "=", "FirstWQM", ";", "}", "MachineBasicBlock", "::", "iterator", "Before", "=", "prepareInsertion", "(", "MBB", ",", "First", ",", "II", ",", "Needs", "==", "StateWQM", ",", "Needs", "==", "StateExact", "||", "WQMFromExec", ")", ";", "if", "(", "State", "==", "StateWWM", ")", "{", "assert", "(", "SavedNonWWMReg", ")", ";", "fromWWM", "(", "MBB", ",", "Before", ",", "SavedNonWWMReg", ")", ";", "State", "=", "NonWWMState", ";", "}", "if", "(", "Needs", "==", "StateWWM", ")", "{", "NonWWMState", "=", "State", ";", "SavedNonWWMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "toWWM", "(", "MBB", ",", "Before", ",", "SavedNonWWMReg", ")", ";", "State", "=", "StateWWM", ";", "}", "else", "{", "if", "(", "State", "==", "StateWQM", "&&", "(", "Needs", "&", "StateExact", ")", "&&", "!", "(", "Needs", "&", "StateWQM", ")", ")", "{", "if", "(", "!", "WQMFromExec", "&&", "(", "OutNeeds", "&", "StateWQM", ")", ")", "SavedWQMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "toExact", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ",", "LiveMaskReg", ")", ";", "State", "=", "StateExact", ";", "}", "else", "if", "(", "State", "==", "StateExact", "&&", "(", "Needs", "&", "StateWQM", ")", "&&", "!", "(", "Needs", "&", "StateExact", ")", ")", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "", ")", ")", ";", "toWQM", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ")", ";", "if", "(", "SavedWQMReg", ")", "{", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SavedWQMReg", ")", ";", "SavedWQMReg", "=", "", ";", "}", "State", "=", "StateWQM", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "Needs", "&", "State", ")", ";"], "File": "SIWholeQuadMode11", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57818, "Length": 287, "Cover_Rate": 0.40825035561877665} {"Template_token": ["", "auto", "III", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "III", "!=", "Instructions", ".", "end", "(", ")", ")", "{", "if", "(", "III", "->", "second", ".", "Needs", "&", "StateWWM", ")", "Needs", "=", "StateWWM", ";", "else", "if", "(", "III", "->", "second", ".", "Needs", "&", "StateWQM", ")", "Needs", "=", "StateWQM", ";", "else", "Needs", "&=", "~", "III", "->", "second", ".", "Disabled", ";", "OutNeeds", "=", "III", "->", "second", ".", "OutNeeds", ";", "}", "}", "else", "{", "Needs", "=", "StateExact", "|", "StateWQM", "|", "StateWWM", ";", "}", "if", "(", "MI", ".", "isTerminator", "(", ")", "&&", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "BI", ".", "OutNeeds", "==", "StateExact", ")", "MI", ".", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "++", "Next", ";", "}", "else", "{", "if", "(", "BI", ".", "OutNeeds", "&", "StateWQM", ")", "Needs", "=", "StateWQM", ";", "else", "if", "(", "BI", ".", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "else", "Needs", "=", "StateWQM", "|", "StateExact", ";", "}", "if", "(", "!", "(", "Needs", "&", "State", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "First", ";", "if", "(", "State", "==", "StateWWM", "||", "Needs", "==", "StateWWM", ")", "{", "First", "=", "FirstWWM", ";", "}", "else", "{", "First", "=", "FirstWQM", ";", "}", "MachineBasicBlock", "::", "iterator", "Before", "=", "prepareInsertion", "(", "MBB", ",", "First", ",", "II", ",", "Needs", "==", "StateWQM", ",", "Needs", "==", "StateExact", "||", "WQMFromExec", ")", ";", "if", "(", "State", "==", "StateWWM", ")", "{", "assert", "(", "SavedNonWWMReg", ")", ";", "fromWWM", "(", "MBB", ",", "Before", ",", "SavedNonWWMReg", ")", ";", "State", "=", "NonWWMState", ";", "}", "if", "(", "Needs", "==", "StateWWM", ")", "{", "NonWWMState", "=", "State", ";", "SavedNonWWMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "toWWM", "(", "MBB", ",", "Before", ",", "SavedNonWWMReg", ")", ";", "State", "=", "StateWWM", ";", "}", "else", "{", "if", "(", "State", "==", "StateWQM", "&&", "(", "Needs", "&", "StateExact", ")", "&&", "!", "(", "Needs", "&", "StateWQM", ")", ")", "{", "if", "(", "!", "WQMFromExec", "&&", "(", "OutNeeds", "&", "StateWQM", ")", ")", "SavedWQMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "toExact", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ",", "LiveMaskReg", ")", ";", "State", "=", "StateExact", ";", "}", "else", "if", "(", "State", "==", "StateExact", "&&", "(", "Needs", "&", "StateWQM", ")", "&&", "!", "(", "Needs", "&", "StateExact", ")", ")", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "", ")", ")", ";", "toWQM", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ")", ";", "if", "(", "SavedWQMReg", ")", "{", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SavedWQMReg", ")", ";", "SavedWQMReg", "=", "", ";", "}", "State", "=", "StateWQM", ";"], "ground_truth": ["}", "else", "{"], "File": "SIWholeQuadMode11", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57819, "Length": 412, "Cover_Rate": 0.5860597439544808} {"Template_token": ["", "Instructions", "[", "&", "MI", "]", ".", "Needs", "=", "StateWQM", ";", "II", ".", "Needs", "=", "StateWQM", ";", "}", "if", "(", "II", ".", "Needs", "&", "StateWQM", ")", "{", "BI", ".", "Needs", "|=", "StateWQM", ";", "if", "(", "!", "(", "BI", ".", "InNeeds", "&", "StateWQM", ")", ")", "{", "BI", ".", "InNeeds", "|=", "StateWQM", ";", "Worklist", ".", "push_back", "(", "MBB", ")", ";", "}", "}", "if", "(", "MachineInstr", "*", "PrevMI", "=", "MI", ".", "getPrevNode", "(", ")", ")", "{"], "ground_truth": ["char", "InNeeds", "=", "(", "II", ".", "Needs", "&", "~", "StateWWM", ")", "|", "II", ".", "OutNeeds", ";"], "File": "SIWholeQuadMode11", "Func": "propagateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57820, "Length": 88, "Cover_Rate": 0.3384615384615385} {"Template_token": ["", "LiveMaskQueries", ".", "clear", "(", ")", ";", "LowerToCopyInstrs", ".", "clear", "(", ")", ";", "CallingConv", "=", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "lowerCopyInstrs", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57821, "Length": 250, "Cover_Rate": 0.7225433526011561} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "*", "BI", ";", "BlockInfo", "&", "BBI", "=", "Blocks", "[", "&", "MBB", "]", ";", "for", "(", "auto", "II", "=", "MBB", ".", "begin", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "InstrInfo", "&", "III", "=", "Instructions", "[", "&", "MI", "]", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "char", "Flags", "=", "", ";", "if", "(", "TII", "->", "isDS", "(", "Opcode", ")", "&&", "CallingConv", "==", "CallingConv", "::", "_PS", ")", "{", "Flags", "=", "StateWQM", ";", "}", "else", "if", "(", "TII", "->", "isWQM", "(", "Opcode", ")", ")", "{", "markInstructionUses", "(", "MI", ",", "StateWQM", ",", "Worklist", ")", ";", "GlobalFlags", "|=", "StateWQM", ";", "continue", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "Flags", "=", "StateWQM", ";", "LowerToCopyInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "markInstructionUses", "(", "MI", ",", "StateWWM", ",", "Worklist", ")", ";", "GlobalFlags", "|=", "StateWWM", ";", "LowerToCopyInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "III", ".", "Disabled", "=", "StateWWM", ";", "MachineOperand", "&", "Inactive", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Inactive", ".", "isReg", "(", ")", ")", "{", "if", "(", "Inactive", ".", "isUndef", "(", ")", ")", "{", "LowerToCopyInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "Inactive", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{"], "ground_truth": ["for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "markInstruction", "(", "DefMI", ",", "StateWWM", ",", "Worklist", ")", ";"], "File": "SIWholeQuadMode11", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57822, "Length": 276, "Cover_Rate": 0.47018739352640543} {"Template_token": ["", "char", "WholeQuadMode", "::", "scanInstructions", "(", "MachineFunction", "&", "MF", ",", "std", "::", "vector", "<", "WorkItem", ">", "&", "Worklist", ")", "{", "char", "GlobalFlags", "=", "", ";", "bool", "WQMOutputs", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "SetInactiveInstrs", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "for", "(", "auto", "BI", "=", "RPOT", ".", "begin", "(", ")", ",", "BE", "=", "RPOT", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "*", "BI", ";", "BlockInfo", "&", "BBI", "=", "Blocks", "[", "&", "MBB", "]", ";", "for", "(", "auto", "II", "=", "MBB", ".", "begin", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "InstrInfo", "&", "III", "=", "Instructions", "[", "&", "MI", "]", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "char", "Flags", "=", "", ";", "if", "(", "TII", "->", "isDS", "(", "Opcode", ")", "&&", "CallingConv", "==", "CallingConv", "::", "_PS", ")", "{", "Flags", "=", "StateWQM", ";", "}", "else", "if", "(", "TII", "->", "isWQM", "(", "Opcode", ")", ")", "{", "markInstructionUses", "(", "MI", ",", "StateWQM", ",", "Worklist", ")", ";", "GlobalFlags", "|=", "StateWQM", ";", "continue", ";"], "ground_truth": ["}", "else", "if", "(", "Opcode", "==", "", ")", "{"], "File": "SIWholeQuadMode11", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57823, "Length": 217, "Cover_Rate": 0.3696763202725724} {"Template_token": ["", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";"], "ground_truth": ["if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{"], "File": "SIWholeQuadMode12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57824, "Length": 111, "Cover_Rate": 0.3208092485549133} {"Template_token": ["", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "lowerCopyInstrs", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIWholeQuadMode12", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57825, "Length": 194, "Cover_Rate": 0.5606936416184971} {"Template_token": ["", "void", "WholeQuadMode", "::", "fromWWM", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Before", ",", "unsigned", "SavedOrig", ")", "{", "MachineInstr", "*", "MI", ";", "assert", "(", "SavedOrig", ")", ";"], "ground_truth": ["MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ")", ".", "addReg", "(", "SavedOrig", ")", ";"], "File": "SIWholeQuadMode13", "Func": "fromWWM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57826, "Length": 62, "Cover_Rate": 0.8051948051948052} {"Template_token": ["", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIWholeQuadMode13", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57828, "Length": 31, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";"], "File": "SIWholeQuadMode13", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57829, "Length": 37, "Cover_Rate": 0.7254901960784313} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "LiveMaskQueries", ")", "{", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "Register", "Dest", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dest", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "Copy", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode13", "Func": "lowerLiveMaskQueries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57830, "Length": 85, "Cover_Rate": 0.8854166666666666} {"Template_token": ["", "Register", "Dest", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dest", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "Copy", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode13", "Func": "lowerLiveMaskQueries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57831, "Length": 65, "Cover_Rate": 0.6770833333333334} {"Template_token": ["", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "for", "(", "MCRegUnitIterator", "RegUnit", "(", "Reg", ",", "TRI", ")", ";", "RegUnit", ".", "isValid", "(", ")", ";", "++", "RegUnit", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "RegUnit", ")", ";", "const", "VNInfo", "*", "Value", "=", "LR", ".", "Query", "(", "LIS", "->", "getInstructionIndex", "(", "MI", ")", ")", ".", "valueIn", "(", ")", ";", "if", "(", "!", "Value", ")", "continue", ";", "if", "(", "Value", "->", "isPHIDef", "(", ")", ")", "continue", ";", "markInstruction", "(", "*", "LIS", "->", "getInstructionFromIndex", "(", "Value", "->", "def", ")", ",", "Flag", ",", "Worklist", ")", ";", "}", "continue", ";", "}", "for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "Use", ".", "getReg", "(", ")", ")", ")", "markInstruction", "(", "DefMI", ",", "Flag", ",", "Worklist", ")", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode13", "Func": "markInstructionUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57832, "Length": 131, "Cover_Rate": 0.6238095238095238} {"Template_token": ["", "if", "(", "III", "->", "second", ".", "Needs", "&", "StateWWM", ")", "Needs", "=", "StateWWM", ";", "else", "if", "(", "III", "->", "second", ".", "Needs", "&", "StateWQM", ")", "Needs", "=", "StateWQM", ";", "else", "Needs", "&=", "~", "III", "->", "second", ".", "Disabled", ";", "OutNeeds", "=", "III", "->", "second", ".", "OutNeeds", ";", "}", "}", "else", "{", "Needs", "=", "StateExact", "|", "StateWQM", "|", "StateWWM", ";", "}", "if", "(", "MI", ".", "isTerminator", "(", ")", "&&", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "BI", ".", "OutNeeds", "==", "StateExact", ")", "MI", ".", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "++", "Next", ";", "}", "else", "{", "if", "(", "BI", ".", "OutNeeds", "&", "StateWQM", ")", "Needs", "=", "StateWQM", ";", "else", "if", "(", "BI", ".", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "else", "Needs", "=", "StateWQM", "|", "StateExact", ";", "}", "if", "(", "!", "(", "Needs", "&", "State", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "First", ";", "if", "(", "State", "==", "StateWWM", "||", "Needs", "==", "StateWWM", ")", "{", "First", "=", "FirstWWM", ";", "}", "else", "{", "First", "=", "FirstWQM", ";", "}", "MachineBasicBlock", "::", "iterator", "Before", "=", "prepareInsertion", "(", "MBB", ",", "First", ",", "II", ",", "Needs", "==", "StateWQM", ",", "Needs", "==", "StateExact", "||", "WQMFromExec", ")", ";", "if", "(", "State", "==", "StateWWM", ")", "{", "assert", "(", "SavedNonWWMReg", ")", ";", "fromWWM", "(", "MBB", ",", "Before", ",", "SavedNonWWMReg", ")", ";", "State", "=", "NonWWMState", ";", "}", "if", "(", "Needs", "==", "StateWWM", ")", "{", "NonWWMState", "=", "State", ";", "SavedNonWWMReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "toWWM", "(", "MBB", ",", "Before", ",", "SavedNonWWMReg", ")", ";", "State", "=", "StateWWM", ";", "}", "else", "{", "if", "(", "State", "==", "StateWQM", "&&", "(", "Needs", "&", "StateExact", ")", "&&", "!", "(", "Needs", "&", "StateWQM", ")", ")", "{", "if", "(", "!", "WQMFromExec", "&&", "(", "OutNeeds", "&", "StateWQM", ")", ")", "SavedWQMReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "toExact", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ",", "LiveMaskReg", ")", ";", "State", "=", "StateExact", ";", "}", "else", "if", "(", "State", "==", "StateExact", "&&", "(", "Needs", "&", "StateWQM", ")", "&&", "!", "(", "Needs", "&", "StateExact", ")", ")", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "", ")", ")", ";"], "ground_truth": ["toWQM", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ")", ";"], "File": "SIWholeQuadMode13", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57833, "Length": 364, "Cover_Rate": 0.5148514851485149} {"Template_token": ["", "LowerToCopyInstrs", ".", "clear", "(", ")", ";", "CallingConv", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "", ";", "unsigned", "Exec", "=", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "Exec", ")", ";"], "ground_truth": ["if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";"], "File": "SIWholeQuadMode13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57834, "Length": 130, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "", ";", "unsigned", "Exec", "=", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "Exec", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57835, "Length": 163, "Cover_Rate": 0.44054054054054054} {"Template_token": ["", "}", "else", "{", "unsigned", "Exec", "=", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ";"], "ground_truth": ["MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";"], "File": "SIWholeQuadMode13", "Func": "toExact", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57836, "Length": 56, "Cover_Rate": 0.3916083916083916} {"Template_token": ["", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Exec", ")", ".", "addReg", "(", "SavedWQM", ")", ";", "}", "else", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ";", "}"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "File": "SIWholeQuadMode13", "Func": "toWQM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57837, "Length": 74, "Cover_Rate": 0.592} {"Template_token": ["", "}", "else", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ";", "}"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "File": "SIWholeQuadMode13", "Func": "toWQM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57838, "Length": 47, "Cover_Rate": 0.376} {"Template_token": ["", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SaveOrig", ")", ".", "addImm", "(", "-", "", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode13", "Func": "toWWM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57839, "Length": 37, "Cover_Rate": 0.5606060606060606} {"Template_token": ["", "void", "WholeQuadMode", "::", "lowerCopyInstrs", "(", ")", "{", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToMovInstrs", ")", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "const", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SubReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "regClass", "=", "Reg", ".", "isVirtual", "(", ")", "?", "MRI", "->", "getRegClass", "(", "Reg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "if", "(", "SubReg", ")", "regClass", "=", "TRI", "->", "getSubRegClass", "(", "regClass", ",", "SubReg", ")", ";", "const", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "regClass", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "assert", "(", "any_of", "(", "MI", "->", "implicit_operands", "(", ")", ",", "[", "]", "(", "const", "MachineOperand", "&", "MO", ")", "{", "return", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ";", "}", ")", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isEarlyClobber", "(", ")", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsEarlyClobber", "(", "false", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "int", "Index", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "", ")", ";", "while", "(", "Index", ">=", "", ")", "{", "MI", "->", "removeOperand", "(", "Index", ")", ";", "Index", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "", ")", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToCopyInstrs", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", ";", "MI", "->", "removeOperand", "(", "", ")", ";", "MI", "->", "untieRegOperand", "(", "", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";"], "File": "SIWholeQuadMode14", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57841, "Length": 368, "Cover_Rate": 0.9269521410579346} {"Template_token": ["", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opcode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "MachineInstr", "*", "VcmpMI", ";", "const", "MachineOperand", "&", "Op0", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Op1", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Register", "VCC", "=", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ";", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op0", ".", "getReg", "(", ")", ")", ")", "{", "Opcode", "=", "", "(", "Opcode", ")", ";", "VcmpMI", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "add", "(", "Op1", ")", ".", "add", "(", "Op0", ")", ";", "}", "else", "{", "VcmpMI", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "VCC", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "Op1", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "Op0", ")", ".", "addImm", "(", "", ")", ";", "}"], "ground_truth": ["MachineInstr", "*", "MaskUpdateMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndN2Opc", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "LiveMaskReg", ")", ".", "addReg", "(", "VCC", ")", ";"], "File": "SIWholeQuadMode14", "Func": "lowerKillF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57842, "Length": 269, "Cover_Rate": 0.4345718901453958} {"Template_token": ["", "XorOpc", "=", "", ";", "AndSaveExecOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "WQMOpc", "=", "", ";", "Exec", "=", "", ";", "}", "else", "{", "AndOpc", "=", "", ";", "AndN2Opc", "=", "", ";", "XorOpc", "=", "", ";", "AndSaveExecOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "WQMOpc", "=", "", ";", "Exec", "=", "", ";", "}", "const", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "const", "bool", "NeedsLiveMask", "=", "!", "(", "KillInstrs", ".", "empty", "(", ")", "&&", "LiveMaskQueries", ".", "empty", "(", ")", ")", ";", "LiveMaskReg", "=", "Exec", ";", "if", "(", "!", "(", "GlobalFlags", "&", "(", "StateWQM", "|", "StateStrict", ")", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", "&&", "LowerToMovInstrs", ".", "empty", "(", ")", "&&", "KillInstrs", ".", "empty", "(", ")", ")", "{", "lowerLiveMaskQueries", "(", ")", ";", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "NeedsLiveMask", "||", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "LLVM_DEBUG", "(", "printInfo", "(", ")", ")", ";", "lowerLiveMaskQueries", "(", ")", ";", "lowerCopyInstrs", "(", ")", ";", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "auto", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "WQMOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "ground_truth": ["lowerKillInstrs", "(", "true", ")", ";"], "File": "SIWholeQuadMode14", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57843, "Length": 275, "Cover_Rate": 0.4963898916967509} {"Template_token": ["", "LowerToMovInstrs", ".", "clear", "(", ")", ";", "KillInstrs", ".", "clear", "(", ")", ";", "StateTransition", ".", "clear", "(", ")", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "if", "(", "ST", "->", "isWave32", "(", ")", ")", "{", "AndOpc", "=", "", ";", "AndN2Opc", "=", "", ";", "XorOpc", "=", "", ";", "AndSaveExecOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "WQMOpc", "=", "", ";", "Exec", "=", "", ";", "}", "else", "{", "AndOpc", "=", "", ";", "AndN2Opc", "=", "", ";", "XorOpc", "=", "", ";", "AndSaveExecOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "WQMOpc", "=", "", ";", "Exec", "=", "", ";", "}", "const", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "const", "bool", "NeedsLiveMask", "=", "!", "(", "KillInstrs", ".", "empty", "(", ")", "&&", "LiveMaskQueries", ".", "empty", "(", ")", ")", ";", "LiveMaskReg", "=", "Exec", ";", "if", "(", "!", "(", "GlobalFlags", "&", "(", "StateWQM", "|", "StateStrict", ")", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", "&&", "LowerToMovInstrs", ".", "empty", "(", ")", "&&", "KillInstrs", ".", "empty", "(", ")", ")", "{", "lowerLiveMaskQueries", "(", ")", ";", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode14", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57844, "Length": 232, "Cover_Rate": 0.4187725631768953} {"Template_token": ["", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "III", ".", "Disabled", "=", "StateStrict", ";", "MachineOperand", "&", "Inactive", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Inactive", ".", "isReg", "(", ")", ")", "{", "if", "(", "Inactive", ".", "isUndef", "(", ")", ")", "{", "LowerToCopyInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "markOperand", "(", "MI", ",", "Inactive", ",", "StateStrictWWM", ",", "Worklist", ")", ";", "}", "}", "SetInactiveInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "TII", "->", "isDisableWQM", "(", "MI", ")", ")", "{", "BBI", ".", "Needs", "|=", "StateExact", ";", "if", "(", "!", "(", "BBI", ".", "InNeeds", "&", "StateExact", ")", ")", "{", "BBI", ".", "InNeeds", "|=", "StateExact", ";", "Worklist", ".", "push_back", "(", "MBB", ")", ";", "}", "GlobalFlags", "|=", "StateExact", ";", "III", ".", "Disabled", "=", "StateWQM", "|", "StateStrict", ";", "continue", ";", "}", "else", "{", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "KillInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "BBI", ".", "NeedsLowering", "=", "true", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", "&&", "TRI", "->", "hasVectorRegisters", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Flags", ")", "continue", ";", "}", "markInstruction", "(", "MI", ",", "Flags", ",", "Worklist", ")", ";"], "ground_truth": ["GlobalFlags", "|=", "Flags", ";"], "File": "SIWholeQuadMode14", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57845, "Length": 286, "Cover_Rate": 0.4406779661016949} {"Template_token": ["", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "regClass", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", "->", "getRegClass", "(", "Reg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "const", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "regClass", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIWholeQuadMode17", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57846, "Length": 81, "Cover_Rate": 0.5126582278481012} {"Template_token": ["", "if", "(", "!", "Value", ")", "continue", ";", "if", "(", "Value", "->", "isPHIDef", "(", ")", ")", "continue", ";", "markInstruction", "(", "*", "LIS", "->", "getInstructionFromIndex", "(", "Value", "->", "def", ")", ",", "Flag", ",", "Worklist", ")", ";", "}", "continue", ";", "}"], "ground_truth": ["for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "Use", ".", "getReg", "(", ")", ")", ")", "markInstruction", "(", "DefMI", ",", "Flag", ",", "Worklist", ")", ";"], "File": "SIWholeQuadMode17", "Func": "markInstructionUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57847, "Length": 64, "Cover_Rate": 0.3047619047619048} {"Template_token": ["", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "", ";", "unsigned", "Exec", "=", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "Exec", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ";", "lowerCopyInstrs", "(", ")", ";", "return", "true", ";", "}", "}", "LLVM_DEBUG", "(", "printInfo", "(", ")", ")", ";", "lowerCopyInstrs", "(", ")", ";", "for", "(", "auto", "BII", ":", "Blocks", ")", "processBlock", "(", "*", "BII", ".", "first", ",", "LiveMaskReg", ",", "BII", ".", "first", "==", "&", "*", "MF", ".", "begin", "(", ")", ")", ";", "LIS", "->", "removeRegUnit", "(", "*", "MCRegUnitIterator", "(", "", ",", "TRI", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIWholeQuadMode17", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57848, "Length": 293, "Cover_Rate": 0.804945054945055} {"Template_token": ["", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "const", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SubReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "regClass", "=", "Reg", ".", "isVirtual", "(", ")", "?", "MRI", "->", "getRegClass", "(", "Reg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "if", "(", "SubReg", ")", "regClass", "=", "TRI", "->", "getSubRegClass", "(", "regClass", ",", "SubReg", ")", ";", "const", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "regClass", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";", "}", "else", "if", "(", "!", "MRI", "->", "isSSA", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isEarlyClobber", "(", ")", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsEarlyClobber", "(", "false", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "int", "Index", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "", ")", ";", "while", "(", "Index", ">=", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Index", ")", ";", "Index", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "", ")", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToCopyInstrs", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", ";", "MI", "->", "RemoveOperand", "(", "", ")", ";", "MI", "->", "untieRegOperand", "(", "", ")", ";", "}", "else", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode19", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57849, "Length": 340, "Cover_Rate": 0.8854166666666666} {"Template_token": ["", "do", "{", "const", "VNInfo", "*", "Value", "=", "ToProcess", ".", "pop_back_val", "(", ")", ";", "Visited", ".", "insert", "(", "Value", ")", ";", "if", "(", "Value", "->", "isPHIDef", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "LIS", "->", "getMBBFromIndex", "(", "Value", "->", "def", ")", ";", "assert", "(", "MBB", "&&", "", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_pred_iterator", "PI", "=", "MBB", "->", "pred_begin", "(", ")", ",", "PE", "=", "MBB", "->", "pred_end", "(", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "if", "(", "const", "VNInfo", "*", "VN", "=", "LR", ".", "getVNInfoBefore", "(", "LIS", "->", "getMBBEndIdx", "(", "*", "PI", ")", ")", ")", "{", "if", "(", "!", "Visited", ".", "count", "(", "VN", ")", ")", "ToProcess", ".", "push_back", "(", "VN", ")", ";", "}", "}", "}", "else", "{", "MachineInstr", "*", "MI", "=", "LIS", "->", "getInstructionFromIndex", "(", "Value", "->", "def", ")", ";", "assert", "(", "MI", "&&", "", ")", ";", "markInstruction", "(", "*", "MI", ",", "Flag", ",", "Worklist", ")", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "Reg", ")", ")", "continue", ";"], "File": "SIWholeQuadMode19", "Func": "markDefs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57850, "Length": 187, "Cover_Rate": 0.46984924623115576} {"Template_token": ["", "void", "WholeQuadMode", "::", "markInstruction", "(", "MachineInstr", "&", "MI", ",", "char", "Flag", ",", "std", "::", "vector", "<", "WorkItem", ">", "&", "Worklist", ")", "{", "InstrInfo", "&", "II", "=", "Instructions", "[", "&", "MI", "]", ";", "assert", "(", "!", "(", "Flag", "&", "StateExact", ")", "&&", "Flag", "!=", "", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintState", "(", "Flag", ")", "<<", "", "<<", "MI", ")", ";"], "File": "SIWholeQuadMode19", "Func": "markInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57851, "Length": 64, "Cover_Rate": 0.64} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "Use", ".", "isUse", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Use", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "{", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "for", "(", "MCRegUnitIterator", "RegUnit", "(", "Reg", ".", "asMCReg", "(", ")", ",", "TRI", ")", ";", "RegUnit", ".", "isValid", "(", ")", ";", "++", "RegUnit", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "RegUnit", ")", ";", "const", "VNInfo", "*", "Value", "=", "LR", ".", "Query", "(", "LIS", "->", "getInstructionIndex", "(", "MI", ")", ")", ".", "valueIn", "(", ")", ";", "if", "(", "!", "Value", ")", "continue", ";", "if", "(", "MRI", "->", "isSSA", "(", ")", ")", "{", "if", "(", "Value", "->", "isPHIDef", "(", ")", ")", "continue", ";"], "ground_truth": ["markInstruction", "(", "*", "LIS", "->", "getInstructionFromIndex", "(", "Value", "->", "def", ")", ",", "Flag", ",", "Worklist", ")", ";"], "File": "SIWholeQuadMode19", "Func": "markInstructionUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57852, "Length": 163, "Cover_Rate": 0.5344262295081967} {"Template_token": ["", "else", "if", "(", "BI", ".", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "else", "Needs", "=", "StateWQM", "|", "StateExact", ";", "}", "if", "(", "!", "(", "Needs", "&", "State", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "First", ";", "if", "(", "State", "==", "StateWWM", "||", "Needs", "==", "StateWWM", ")", "{", "First", "=", "FirstWWM", ";", "}", "else", "{", "First", "=", "FirstWQM", ";", "}", "MachineBasicBlock", "::", "iterator", "Before", "=", "prepareInsertion", "(", "MBB", ",", "First", ",", "II", ",", "Needs", "==", "StateWQM", ",", "Needs", "==", "StateExact", "||", "WQMFromExec", ")", ";", "if", "(", "State", "==", "StateWWM", ")", "{", "assert", "(", "SavedNonWWMReg", ")", ";", "fromWWM", "(", "MBB", ",", "Before", ",", "SavedNonWWMReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SavedNonWWMReg", ")", ";", "SavedNonWWMReg", "=", "", ";", "State", "=", "NonWWMState", ";", "}", "if", "(", "Needs", "==", "StateWWM", ")", "{", "NonWWMState", "=", "State", ";", "assert", "(", "!", "SavedNonWWMReg", ")", ";", "SavedNonWWMReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "toWWM", "(", "MBB", ",", "Before", ",", "SavedNonWWMReg", ")", ";", "State", "=", "StateWWM", ";", "}", "else", "{", "if", "(", "State", "==", "StateWQM", "&&", "(", "Needs", "&", "StateExact", ")", "&&", "!", "(", "Needs", "&", "StateWQM", ")", ")", "{", "if", "(", "!", "WQMFromExec", "&&", "(", "OutNeeds", "&", "StateWQM", ")", ")", "{", "assert", "(", "!", "SavedWQMReg", ")", ";", "SavedWQMReg", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "}", "toExact", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ",", "LiveMaskReg", ")", ";", "State", "=", "StateExact", ";", "}", "else", "if", "(", "State", "==", "StateExact", "&&", "(", "Needs", "&", "StateWQM", ")", "&&", "!", "(", "Needs", "&", "StateExact", ")", ")", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "", ")", ")", ";", "toWQM", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ")", ";", "if", "(", "SavedWQMReg", ")", "{", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SavedWQMReg", ")", ";", "SavedWQMReg", "=", "", ";", "}", "State", "=", "StateWQM", ";", "}", "else", "{", "assert", "(", "Needs", "&", "State", ")", ";", "}", "}", "}", "if", "(", "Needs", "!=", "(", "StateExact", "|", "StateWQM", "|", "StateWWM", ")", ")", "{", "if", "(", "Needs", "!=", "(", "StateExact", "|", "StateWQM", ")", ")", "FirstWQM", "=", "IE", ";", "FirstWWM", "=", "IE", ";", "}", "if", "(", "II", "==", "IE", ")", "break", ";"], "ground_truth": ["II", "=", "Next", ";"], "File": "SIWholeQuadMode19", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57853, "Length": 345, "Cover_Rate": 0.46433378196500674} {"Template_token": ["", "if", "(", "ST", "->", "isWave32", "(", ")", ")", "{", "AndOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "else", "{", "AndOpc", "=", "", ";", "XorTermrOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "Exec", "=", "", ";", "}", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "Exec", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", "&&", "LowerToMovInstrs", ".", "empty", "(", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "auto", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "lowerCopyInstrs", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57854, "Length": 256, "Cover_Rate": 0.565121412803532} {"Template_token": ["", "if", "(", "Inactive", ".", "isUndef", "(", ")", ")", "{", "LowerToCopyInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "Register", "Reg", "=", "Inactive", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "markInstruction", "(", "DefMI", ",", "StateWWM", ",", "Worklist", ")", ";", "}", "}", "}", "SetInactiveInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "TII", "->", "isDisableWQM", "(", "MI", ")", ")", "{", "BBI", ".", "Needs", "|=", "StateExact", ";", "if", "(", "!", "(", "BBI", ".", "InNeeds", "&", "StateExact", ")", ")", "{", "BBI", ".", "InNeeds", "|=", "StateExact", ";", "Worklist", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "GlobalFlags", "|=", "StateExact", ";", "III", ".", "Disabled", "=", "StateWQM", "|", "StateWWM", ";", "continue", ";", "}", "else", "{", "if", "(", "Opcode", "==", "", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", "&&", "TRI", "->", "hasVectorRegisters", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Flags", ")", "continue", ";", "}", "markInstruction", "(", "MI", ",", "Flags", ",", "Worklist", ")", ";", "GlobalFlags", "|=", "Flags", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode19", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57855, "Length": 244, "Cover_Rate": 0.39418416801292405} {"Template_token": ["", "void", "WholeQuadMode", "::", "fromStrictMode", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Before", ",", "Register", "SavedOrig", ",", "char", "NonStrictState", ",", "char", "CurrentStrictState", ")", "{", "MachineInstr", "*", "MI", ";", "assert", "(", "SavedOrig", ")", ";", "assert", "(", "CurrentStrictState", "==", "StateStrictWWM", "||", "CurrentStrictState", "==", "StateStrictWQM", ")", ";"], "ground_truth": ["if", "(", "CurrentStrictState", "==", "StateStrictWWM", ")", "{"], "File": "SIWholeQuadMode1", "Func": "fromStrictMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57856, "Length": 51, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachinePostDominatorTree", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIWholeQuadMode1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57857, "Length": 25, "Cover_Rate": 0.30864197530864196} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachinePostDominatorTree", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIWholeQuadMode1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57858, "Length": 43, "Cover_Rate": 0.5308641975308642} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "MBB", ")", "<<", "", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "SplitPoints", ";", "char", "State", "=", "BI", ".", "InitialState", ";", "auto", "II", "=", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "II", "!=", "IE", ")", "{", "auto", "Next", "=", "std", "::", "next", "(", "II", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "if", "(", "StateTransition", ".", "count", "(", "&", "MI", ")", ")", "State", "=", "StateTransition", "[", "&", "MI", "]", ";", "MachineInstr", "*", "SplitPoint", "=", "nullptr", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "SplitPoint", "=", "lowerKillI1", "(", "MBB", ",", "MI", ",", "State", "==", "StateWQM", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["SplitPoint", "=", "lowerKillF32", "(", "MBB", ",", "MI", ")", ";"], "File": "SIWholeQuadMode1", "Func": "lowerBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57859, "Length": 139, "Cover_Rate": 0.5408560311284046} {"Template_token": ["", "return", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ";", "}", ")", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isEarlyClobber", "(", ")", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsEarlyClobber", "(", "false", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "int", "Index", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "", ")", ";", "while", "(", "Index", ">=", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Index", ")", ";", "Index", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "", ")", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToCopyInstrs", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";"], "File": "SIWholeQuadMode1", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57860, "Length": 174, "Cover_Rate": 0.43828715365239296} {"Template_token": ["", "}", "int", "Index", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "", ")", ";", "while", "(", "Index", ">=", "", ")", "{", "MI", "->", "RemoveOperand", "(", "Index", ")", ";", "Index", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "", ")", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToCopyInstrs", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", ";", "MI", "->", "RemoveOperand", "(", "", ")", ";", "MI", "->", "untieRegOperand", "(", "", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIWholeQuadMode1", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57861, "Length": 131, "Cover_Rate": 0.32997481108312343} {"Template_token": ["", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op0", ".", "getReg", "(", ")", ")", ")", "{", "Opcode", "=", "", "(", "Opcode", ")", ";", "VcmpMI", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "add", "(", "Op1", ")", ".", "add", "(", "Op0", ")", ";", "}", "else", "{", "VcmpMI", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "Op1", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "Op0", ")", ".", "addImm", "(", "", ")", ";", "}", "Register", "VCC", "=", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ";", "MachineInstr", "*", "MaskUpdateMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndN2Opc", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "LiveMaskReg", ")", ".", "addReg", "(", "VCC", ")", ";", "MachineInstr", "*", "EarlyTermMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MachineInstr", "*", "ExecMaskMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndN2Opc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "VCC", ")", ";", "assert", "(", "MBB", ".", "succ_size", "(", ")", "==", "", ")", ";", "MachineInstr", "*", "NewTerm", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "*", "MBB", ".", "succ_begin", "(", ")", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "VcmpMI", ")", ";"], "ground_truth": ["MBB", ".", "remove", "(", "&", "MI", ")", ";"], "File": "SIWholeQuadMode1", "Func": "lowerKillF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57862, "Length": 266, "Cover_Rate": 0.428341384863124} {"Template_token": ["", "MBB", ".", "remove", "(", "&", "MI", ")", ";", "return", "NewTerm", ";", "}", "}", "else", "{", "if", "(", "!", "KillVal", ")", "{", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "ComputeKilledMaskMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "TmpReg", ")", ".", "add", "(", "Op", ")", ".", "addReg", "(", "Exec", ")", ";", "MaskUpdateMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndN2Opc", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "LiveMaskReg", ")", ".", "addReg", "(", "TmpReg", ")", ";", "}", "else", "{", "MaskUpdateMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndN2Opc", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "LiveMaskReg", ")", ".", "add", "(", "Op", ")", ";", "}", "}", "MachineInstr", "*", "EarlyTermMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MachineInstr", "*", "NewTerm", ";", "MachineInstr", "*", "WQMMaskMI", "=", "nullptr", ";", "Register", "LiveMaskWQM", ";", "if", "(", "IsDemote", ")", "{", "LiveMaskWQM", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "WQMMaskMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "WQMOpc", ")", ",", "LiveMaskWQM", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "NewTerm", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "LiveMaskWQM", ")", ";", "}", "else", "{", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "unsigned", "MovOpc", "=", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ";", "NewTerm", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "MovOpc", ")", ",", "Exec", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "if", "(", "!", "IsWQM", ")", "{", "NewTerm", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "}", "else", "{", "unsigned", "Opcode", "=", "KillVal", "?", "AndN2Opc", ":", "AndOpc", ";", "NewTerm", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "Op", ")", ";", "}", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MBB", ".", "remove", "(", "&", "MI", ")", ";", "assert", "(", "EarlyTermMI", ")", ";", "assert", "(", "MaskUpdateMI", ")", ";", "assert", "(", "NewTerm", ")", ";", "if", "(", "ComputeKilledMaskMI", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "ComputeKilledMaskMI", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MaskUpdateMI", ")", ";"], "File": "SIWholeQuadMode1", "Func": "lowerKillI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57863, "Length": 420, "Cover_Rate": 0.5660377358490566} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "SplitPoint", "=", "nullptr", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":"], "ground_truth": ["SplitPoint", "=", "lowerKillI1", "(", "*", "MBB", ",", "*", "MI", ",", "IsWQM", ")", ";"], "File": "SIWholeQuadMode1", "Func": "lowerKillInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57864, "Length": 44, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dest", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "Copy", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode1", "Func": "lowerLiveMaskQueries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57865, "Length": 50, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dest", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "Copy", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode1", "Func": "lowerLiveMaskQueries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57866, "Length": 51, "Cover_Rate": 0.5425531914893617} {"Template_token": ["", "if", "(", "const", "VNInfo", "*", "VN", "=", "LR", ".", "getVNInfoBefore", "(", "LIS", "->", "getMBBEndIdx", "(", "*", "PI", ")", ")", ")", "{", "if", "(", "!", "Visited", ".", "count", "(", "VisitKey", "(", "VN", ",", "DefinedLanes", ")", ")", ")", "NextValue", "=", "VN", ";", "}", "}", "if", "(", "PI", "!=", "PE", ")", "PhiStack", ".", "emplace_back", "(", "Value", ",", "Idx", ",", "DefinedLanes", ")", ";", "}", "else", "{", "MachineInstr", "*", "MI", "=", "LIS", "->", "getInstructionFromIndex", "(", "Value", "->", "def", ")", ";", "assert", "(", "MI", "&&", "", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "bool", "HasDef", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "Reg", ")", ")", "continue", ";", "LaneBitmask", "OpLanes", "=", "Op", ".", "isUndef", "(", ")", "?", "LaneBitmask", "::", "getAll", "(", ")", ":", "TRI", "->", "getSubRegIndexLaneMask", "(", "Op", ".", "getSubReg", "(", ")", ")", ";", "LaneBitmask", "Overlap", "=", "(", "UseLanes", "&", "OpLanes", ")", ";", "HasDef", "|=", "Overlap", ".", "any", "(", ")", ";", "DefinedLanes", "|=", "OpLanes", ";", "}", "if", "(", "(", "DefinedLanes", "&", "UseLanes", ")", "!=", "UseLanes", ")", "{", "LiveQueryResult", "LRQ", "=", "LR", ".", "Query", "(", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ")", ";", "if", "(", "const", "VNInfo", "*", "VN", "=", "LRQ", ".", "valueIn", "(", ")", ")", "{", "if", "(", "!", "Visited", ".", "count", "(", "VisitKey", "(", "VN", ",", "DefinedLanes", ")", ")", ")", "NextValue", "=", "VN", ";", "}", "}", "if", "(", "HasDef", ")", "markInstruction", "(", "*", "MI", ",", "Flag", ",", "Worklist", ")", ";", "}", "else", "{", "markInstruction", "(", "*", "MI", ",", "Flag", ",", "Worklist", ")", ";", "}", "}"], "ground_truth": ["if", "(", "!", "NextValue", "&&", "!", "PhiStack", ".", "empty", "(", ")", ")", "{"], "File": "SIWholeQuadMode1", "Func": "markDefs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57867, "Length": 289, "Cover_Rate": 0.44461538461538463} {"Template_token": ["", "assert", "(", "!", "(", "Flag", "&", "StateExact", ")", "&&", "Flag", "!=", "", ")", ";", "Flag", "&=", "~", "II", ".", "Disabled", ";", "if", "(", "(", "II", ".", "Needs", "&", "Flag", ")", "==", "Flag", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintState", "(", "Flag", ")", "<<", "", "<<", "MI", ")", ";"], "ground_truth": ["II", ".", "Needs", "|=", "Flag", ";"], "File": "SIWholeQuadMode1", "Func": "markInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57868, "Length": 59, "Cover_Rate": 0.59} {"Template_token": ["", "if", "(", "(", "II", ".", "Needs", "&", "Flag", ")", "==", "Flag", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintState", "(", "Flag", ")", "<<", "", "<<", "MI", ")", ";", "II", ".", "Needs", "|=", "Flag", ";"], "ground_truth": ["Worklist", ".", "push_back", "(", "&", "MI", ")", ";"], "File": "SIWholeQuadMode1", "Func": "markInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57869, "Length": 46, "Cover_Rate": 0.46} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "Use", ".", "isUse", "(", ")", ")", "continue", ";", "markOperand", "(", "MI", ",", "Use", ",", "Flag", ",", "Worklist", ")", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode1", "Func": "markInstructionUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57870, "Length": 45, "Cover_Rate": 0.5232558139534884} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "PrintState", "(", "Flag", ")", "<<", "", "<<", "Op", "<<", "", "<<", "MI", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "markDefs", "(", "MI", ",", "LR", ",", "Reg", ",", "Op", ".", "getSubReg", "(", ")", ",", "Flag", ",", "Worklist", ")", ";", "}", "else", "{", "for", "(", "MCRegUnitIterator", "RegUnit", "(", "Reg", ".", "asMCReg", "(", ")", ",", "TRI", ")", ";", "RegUnit", ".", "isValid", "(", ")", ";"], "ground_truth": ["++", "RegUnit", ")", "{"], "File": "SIWholeQuadMode1", "Func": "markOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57871, "Length": 88, "Cover_Rate": 0.4055299539170507} {"Template_token": ["", "PhiEntry", "(", "const", "VNInfo", "*", "Phi", ",", "unsigned", "PredIdx", ",", "LaneBitmask", "DefinedLanes", ")", ":", "Phi", "(", "Phi", ")", ",", "PredIdx", "(", "PredIdx", ")", ",", "DefinedLanes", "(", "DefinedLanes", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode1", "Func": "PhiEntry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57872, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "PhiEntry", "(", "const", "VNInfo", "*", "Phi", ",", "unsigned", "PredIdx", ",", "LaneBitmask", "DefinedLanes", ")", ":", "Phi", "(", "Phi", ")", ",", "PredIdx", "(", "PredIdx", ")", ",", "DefinedLanes", "(", "DefinedLanes", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode1", "Func": "PhiEntry", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57873, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "LLVM_DEBUG", "(", "printInfo", "(", ")", ")", ";", "lowerLiveMaskQueries", "(", ")", ";", "lowerCopyInstrs", "(", ")", ";", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "auto", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "WQMOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "lowerKillInstrs", "(", "true", ")", ";", "}", "else", "{", "for", "(", "auto", "BII", ":", "Blocks", ")", "processBlock", "(", "*", "BII", ".", "first", ",", "BII", ".", "first", "==", "&", "Entry", ")", ";", "for", "(", "auto", "BII", ":", "Blocks", ")", "lowerBlock", "(", "*", "BII", ".", "first", ")", ";", "}", "if", "(", "LiveMaskReg", "!=", "Exec", ")", "LIS", "->", "createAndComputeVirtRegInterval", "(", "LiveMaskReg", ")", ";", "LIS", "->", "removeRegUnit", "(", "*", "MCRegUnitIterator", "(", "MCRegister", "::", "from", "(", "", ")", ",", "TRI", ")", ")", ";", "if", "(", "!", "KillInstrs", ".", "empty", "(", ")", ")", "LIS", "->", "removeRegUnit", "(", "*", "MCRegUnitIterator", "(", "", ",", "TRI", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIWholeQuadMode1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57875, "Length": 211, "Cover_Rate": 0.36006825938566556} {"Template_token": ["", "KillInstrs", ".", "clear", "(", ")", ";", "StateTransition", ".", "clear", "(", ")", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "if", "(", "ST", "->", "isWave32", "(", ")", ")", "{", "AndOpc", "=", "", ";", "AndN2Opc", "=", "", ";", "XorOpc", "=", "", ";", "AndSaveExecOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "WQMOpc", "=", "", ";", "Exec", "=", "", ";", "}", "else", "{", "AndOpc", "=", "", ";", "AndN2Opc", "=", "", ";", "XorOpc", "=", "", ";", "AndSaveExecOpc", "=", "", ";", "OrSaveExecOpc", "=", "", ";", "WQMOpc", "=", "", ";", "Exec", "=", "", ";", "}", "const", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "const", "bool", "NeedsLiveMask", "=", "!", "(", "KillInstrs", ".", "empty", "(", ")", "&&", "LiveMaskQueries", ".", "empty", "(", ")", ")", ";", "LiveMaskReg", "=", "Exec", ";", "if", "(", "!", "(", "GlobalFlags", "&", "(", "StateWQM", "|", "StateStrict", ")", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", "&&", "LowerToMovInstrs", ".", "empty", "(", ")", "&&", "KillInstrs", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["lowerLiveMaskQueries", "(", ")", ";"], "File": "SIWholeQuadMode1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57876, "Length": 217, "Cover_Rate": 0.3703071672354949} {"Template_token": ["", "MachineInstr", "*", "Save", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SaveReg", ")", ".", "addReg", "(", "", ")", ";", "MachineInstr", "*", "Restore", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "SaveReg", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Save", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Restore", ")", ";"], "File": "SIWholeQuadMode1", "Func": "saveSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57877, "Length": 74, "Cover_Rate": 0.6016260162601627} {"Template_token": ["", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "NewOpcode", ")", "TermMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "if", "(", "SplitBB", "!=", "BB", ")", "{", "using", "DomTreeT", "=", "DomTreeBase", "<", "MachineBasicBlock", ">", ";", "SmallVector", "<", "DomTreeT", "::", "UpdateType", ",", "", ">", "DTUpdates", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "SplitBB", "->", "successors", "(", ")", ")", "{", "DTUpdates", ".", "push_back", "(", "{", "DomTreeT", "::", "Insert", ",", "SplitBB", ",", "Succ", "}", ")", ";", "DTUpdates", ".", "push_back", "(", "{", "DomTreeT", "::", "Delete", ",", "BB", ",", "Succ", "}", ")", ";", "}", "DTUpdates", ".", "push_back", "(", "{", "DomTreeT", "::", "Insert", ",", "BB", ",", "SplitBB", "}", ")", ";", "if", "(", "MDT", ")", "MDT", "->", "getBase", "(", ")", ".", "applyUpdates", "(", "DTUpdates", ")", ";", "if", "(", "PDT", ")", "PDT", "->", "getBase", "(", ")", ".", "applyUpdates", "(", "DTUpdates", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "SplitBB", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}"], "ground_truth": ["return", "SplitBB", ";"], "File": "SIWholeQuadMode1", "Func": "splitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57878, "Length": 188, "Cover_Rate": 0.6245847176079734} {"Template_token": ["", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "case", "", ":", "NewOpcode", "=", "", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "NewOpcode", ")", "TermMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "if", "(", "SplitBB", "!=", "BB", ")", "{", "using", "DomTreeT", "=", "DomTreeBase", "<", "MachineBasicBlock", ">", ";", "SmallVector", "<", "DomTreeT", "::", "UpdateType", ",", "", ">", "DTUpdates", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "SplitBB", "->", "successors", "(", ")", ")", "{", "DTUpdates", ".", "push_back", "(", "{", "DomTreeT", "::", "Insert", ",", "SplitBB", ",", "Succ", "}", ")", ";", "DTUpdates", ".", "push_back", "(", "{", "DomTreeT", "::", "Delete", ",", "BB", ",", "Succ", "}", ")", ";", "}", "DTUpdates", ".", "push_back", "(", "{", "DomTreeT", "::", "Insert", ",", "BB", ",", "SplitBB", "}", ")", ";", "if", "(", "MDT", ")", "MDT", "->", "getBase", "(", ")", ".", "applyUpdates", "(", "DTUpdates", ")", ";", "if", "(", "PDT", ")", "PDT", "->", "getBase", "(", ")", ".", "applyUpdates", "(", "DTUpdates", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "SplitBB", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "return", "SplitBB", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode1", "Func": "splitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57879, "Length": 204, "Cover_Rate": 0.6777408637873754} {"Template_token": ["", "}", "else", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "StateTransition", "[", "MI", "]", "=", "StateExact", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode1", "Func": "toExact", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57880, "Length": 52, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "}", "else", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "ground_truth": ["StateTransition", "[", "MI", "]", "=", "StateExact", ";"], "File": "SIWholeQuadMode1", "Func": "toExact", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57881, "Length": 51, "Cover_Rate": 0.4811320754716981} {"Template_token": ["", "void", "WholeQuadMode", "::", "toStrictMode", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Before", ",", "Register", "SaveOrig", ",", "char", "StrictStateNeeded", ")", "{", "MachineInstr", "*", "MI", ";", "assert", "(", "SaveOrig", ")", ";", "assert", "(", "StrictStateNeeded", "==", "StateStrictWWM", "||", "StrictStateNeeded", "==", "StateStrictWQM", ")", ";", "if", "(", "StrictStateNeeded", "==", "StateStrictWWM", ")", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SaveOrig", ")", ".", "addImm", "(", "-", "", ")", ";", "}", "else", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SaveOrig", ")", ".", "addImm", "(", "-", "", ")", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "ground_truth": ["StateTransition", "[", "MI", "]", "=", "StateStrictWWM", ";"], "File": "SIWholeQuadMode1", "Func": "toStrictMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57882, "Length": 123, "Cover_Rate": 0.9609375} {"Template_token": ["", "MachineInstr", "*", "MI", ";", "if", "(", "SavedWQM", ")", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "Exec", ")", ".", "addReg", "(", "SavedWQM", ")", ";", "}", "else", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "WQMOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "ground_truth": ["StateTransition", "[", "MI", "]", "=", "StateWQM", ";"], "File": "SIWholeQuadMode1", "Func": "toWQM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57883, "Length": 82, "Cover_Rate": 0.7961165048543689} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToCopyInstrs", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", ";", "MI", "->", "RemoveOperand", "(", "", ")", ";", "MI", "->", "untieRegOperand", "(", "", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";"], "File": "SIWholeQuadMode20", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57884, "Length": 81, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "WholeQuadMode", "::", "lowerCopyInstrs", "(", ")", "{", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToMovInstrs", ")", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "const", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "regClass", "=", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", "->", "getRegClass", "(", "Reg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "const", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "regClass", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";", "}", "else", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToCopyInstrs", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{"], "ground_truth": ["assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";"], "File": "SIWholeQuadMode20", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57885, "Length": 176, "Cover_Rate": 0.7242798353909465} {"Template_token": ["", "for", "(", ";", ";", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", "=", "II", ";", "char", "Needs", "=", "StateExact", "|", "StateWQM", ";", "char", "OutNeeds", "=", "", ";", "if", "(", "FirstWQM", "==", "IE", ")", "FirstWQM", "=", "II", ";", "if", "(", "FirstWWM", "==", "IE", ")", "FirstWWM", "=", "II", ";", "if", "(", "II", "!=", "IE", ")", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", "||", "TII", "->", "mayReadEXEC", "(", "*", "MRI", ",", "MI", ")", ")", "{", "auto", "III", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "III", "!=", "Instructions", ".", "end", "(", ")", ")", "{", "if", "(", "III", "->", "second", ".", "Needs", "&", "StateWWM", ")", "Needs", "=", "StateWWM", ";", "else", "if", "(", "III", "->", "second", ".", "Needs", "&", "StateWQM", ")", "Needs", "=", "StateWQM", ";", "else", "Needs", "&=", "~", "III", "->", "second", ".", "Disabled", ";", "OutNeeds", "=", "III", "->", "second", ".", "OutNeeds", ";", "}", "}", "else", "{", "Needs", "=", "StateExact", "|", "StateWQM", "|", "StateWWM", ";", "}", "if", "(", "MI", ".", "isTerminator", "(", ")", "&&", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "BI", ".", "OutNeeds", "==", "StateExact", ")", "MI", ".", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "++", "Next", ";", "}", "else", "{", "if", "(", "BI", ".", "OutNeeds", "&", "StateWQM", ")", "Needs", "=", "StateWQM", ";", "else", "if", "(", "BI", ".", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "else", "Needs", "=", "StateWQM", "|", "StateExact", ";", "}", "if", "(", "!", "(", "Needs", "&", "State", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "First", ";", "if", "(", "State", "==", "StateWWM", "||", "Needs", "==", "StateWWM", ")", "{", "First", "=", "FirstWWM", ";", "}", "else", "{"], "ground_truth": ["First", "=", "FirstWQM", ";"], "File": "SIWholeQuadMode20", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57886, "Length": 280, "Cover_Rate": 0.38997214484679665} {"Template_token": ["", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "", ";", "unsigned", "Exec", "=", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "Exec", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", "&&", "LowerToMovInstrs", ".", "empty", "(", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ";", "lowerCopyInstrs", "(", ")", ";", "return", "true", ";", "}", "}", "LLVM_DEBUG", "(", "printInfo", "(", ")", ")", ";", "lowerCopyInstrs", "(", ")", ";", "for", "(", "auto", "BII", ":", "Blocks", ")", "processBlock", "(", "*", "BII", ".", "first", ",", "LiveMaskReg", ",", "BII", ".", "first", "==", "&", "*", "MF", ".", "begin", "(", ")", ")", ";"], "ground_truth": ["LIS", "->", "removeRegUnit", "(", "*", "MCRegUnitIterator", "(", "", ",", "TRI", ")", ")", ";"], "File": "SIWholeQuadMode20", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57887, "Length": 276, "Cover_Rate": 0.7225130890052356} {"Template_token": ["", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "", ";", "unsigned", "Exec", "=", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "Exec", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", "&&", "LowerToMovInstrs", ".", "empty", "(", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{"], "ground_truth": ["BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ";"], "File": "SIWholeQuadMode20", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57888, "Length": 204, "Cover_Rate": 0.5340314136125655} {"Template_token": ["", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "markInstructionUses", "(", "MI", ",", "StateWWM", ",", "Worklist", ")", ";", "GlobalFlags", "|=", "StateWWM", ";", "LowerToMovInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "III", ".", "Disabled", "=", "StateWWM", ";", "MachineOperand", "&", "Inactive", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Inactive", ".", "isReg", "(", ")", ")", "{", "if", "(", "Inactive", ".", "isUndef", "(", ")", ")", "{", "LowerToCopyInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "Register", "Reg", "=", "Inactive", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "markInstruction", "(", "DefMI", ",", "StateWWM", ",", "Worklist", ")", ";", "}", "}", "}", "SetInactiveInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "TII", "->", "isDisableWQM", "(", "MI", ")", ")", "{", "BBI", ".", "Needs", "|=", "StateExact", ";", "if", "(", "!", "(", "BBI", ".", "InNeeds", "&", "StateExact", ")", ")", "{", "BBI", ".", "InNeeds", "|=", "StateExact", ";", "Worklist", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "GlobalFlags", "|=", "StateExact", ";", "III", ".", "Disabled", "=", "StateWQM", "|", "StateWWM", ";", "continue", ";", "}", "else", "{", "if", "(", "Opcode", "==", "", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVectorRegisters", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Flags", ")", "continue", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode20", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57889, "Length": 303, "Cover_Rate": 0.48792270531400966} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIWholeQuadMode22", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57890, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "", ";"], "File": "SIWholeQuadMode22", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57891, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dest", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";"], "File": "SIWholeQuadMode22", "Func": "lowerLiveMaskQueries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57892, "Length": 42, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "void", "WholeQuadMode", "::", "markInstruction", "(", "MachineInstr", "&", "MI", ",", "char", "Flag", ",", "std", "::", "vector", "<", "WorkItem", ">", "&", "Worklist", ")", "{", "InstrInfo", "&", "II", "=", "Instructions", "[", "&", "MI", "]", ";", "assert", "(", "Flag", "==", "StateWQM", "||", "Flag", "==", "StateExact", ")", ";", "if", "(", "II", ".", "Needs", ")", "return", ";", "II", ".", "Needs", "=", "Flag", ";"], "ground_truth": ["Worklist", ".", "push_back", "(", "&", "MI", ")", ";"], "File": "SIWholeQuadMode22", "Func": "markInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57893, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "InstrInfo", "&", "II", "=", "Instructions", "[", "&", "MI", "]", ";", "assert", "(", "Flag", "==", "StateWQM", "||", "Flag", "==", "StateExact", ")", ";", "if", "(", "II", ".", "Needs", ")", "return", ";"], "ground_truth": ["II", ".", "Needs", "=", "Flag", ";"], "File": "SIWholeQuadMode22", "Func": "markInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57894, "Length": 35, "Cover_Rate": 0.5303030303030303} {"Template_token": ["", "}", "char", "Needs", "=", "", ";", "char", "OutNeeds", "=", "", ";", "auto", "InstrInfoIt", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "InstrInfoIt", "!=", "Instructions", ".", "end", "(", ")", ")", "{", "Needs", "=", "InstrInfoIt", "->", "second", ".", "Needs", ";", "OutNeeds", "=", "InstrInfoIt", "->", "second", ".", "OutNeeds", ";", "if", "(", "OutNeeds", "==", "StateExact", "&&", "MI", ".", "isTerminator", "(", ")", ")", "{", "assert", "(", "Needs", "==", "", ")", ";", "Needs", "=", "StateExact", ";", "}", "}", "if", "(", "Needs", "&&", "State", "!=", "Needs", ")", "{", "if", "(", "Needs", "==", "StateExact", ")", "{", "assert", "(", "!", "SavedWQMReg", ")", ";", "if", "(", "!", "WQMFromExec", "&&", "(", "OutNeeds", "&", "StateWQM", ")", ")", "SavedWQMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "toExact", "(", "MBB", ",", "&", "MI", ",", "SavedWQMReg", ",", "LiveMaskReg", ")", ";", "}", "else", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "", ")", ")", ";", "toWQM", "(", "MBB", ",", "&", "MI", ",", "SavedWQMReg", ")", ";", "SavedWQMReg", "=", "", ";", "}", "State", "=", "Needs", ";", "}", "}", "if", "(", "(", "BI", ".", "OutNeeds", "&", "StateWQM", ")", "&&", "State", "!=", "StateWQM", ")", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "", ")", ")", ";"], "ground_truth": ["toWQM", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "SavedWQMReg", ")", ";"], "File": "SIWholeQuadMode22", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57895, "Length": 204, "Cover_Rate": 0.4434782608695652} {"Template_token": ["", "auto", "BII", "=", "Blocks", ".", "find", "(", "&", "MBB", ")", ";", "if", "(", "BII", "==", "Blocks", ".", "end", "(", ")", ")", "return", ";", "const", "BlockInfo", "&", "BI", "=", "BII", "->", "second", ";", "if", "(", "!", "(", "BI", ".", "InNeeds", "&", "StateWQM", ")", ")", "return", ";", "if", "(", "!", "isEntry", "&&", "!", "(", "BI", ".", "Needs", "&", "StateExact", ")", "&&", "BI", ".", "OutNeeds", "!=", "StateExact", ")", "return", ";", "unsigned", "SavedWQMReg", "=", "", ";", "bool", "WQMFromExec", "=", "isEntry", ";", "char", "State", "=", "isEntry", "?", "StateExact", ":", "StateWQM", ";", "auto", "II", "=", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "II", "!=", "IE", ")", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "++", "II", ";", "if", "(", "TII", "->", "isScalarUnit", "(", "MI", ")", "&&", "!", "MI", ".", "isTerminator", "(", ")", ")", "continue", ";", "if", "(", "TargetInstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", ">=", "", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "continue", ";", "}", "}", "}", "}", "char", "Needs", "=", "", ";", "char", "OutNeeds", "=", "", ";", "auto", "InstrInfoIt", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "InstrInfoIt", "!=", "Instructions", ".", "end", "(", ")", ")", "{", "Needs", "=", "InstrInfoIt", "->", "second", ".", "Needs", ";", "OutNeeds", "=", "InstrInfoIt", "->", "second", ".", "OutNeeds", ";", "if", "(", "OutNeeds", "==", "StateExact", "&&", "MI", ".", "isTerminator", "(", ")", ")", "{", "assert", "(", "Needs", "==", "", ")", ";", "Needs", "=", "StateExact", ";", "}", "}", "if", "(", "Needs", "&&", "State", "!=", "Needs", ")", "{", "if", "(", "Needs", "==", "StateExact", ")", "{", "assert", "(", "!", "SavedWQMReg", ")", ";", "if", "(", "!", "WQMFromExec", "&&", "(", "OutNeeds", "&", "StateWQM", ")", ")", "SavedWQMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "toExact", "(", "MBB", ",", "&", "MI", ",", "SavedWQMReg", ",", "LiveMaskReg", ")", ";", "}", "else", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "", ")", ")", ";", "toWQM", "(", "MBB", ",", "&", "MI", ",", "SavedWQMReg", ")", ";", "SavedWQMReg", "=", "", ";", "}", "State", "=", "Needs", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode22", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57896, "Length": 371, "Cover_Rate": 0.8065217391304348} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "", ")", ";", "}", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "return", "true", ";", "}", "}", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "for", "(", "auto", "BII", ":", "Blocks", ")", "processBlock", "(", "*", "BII", ".", "first", ",", "LiveMaskReg", ",", "BII", ".", "first", "==", "&", "*", "MF", ".", "begin", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode22", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57897, "Length": 141, "Cover_Rate": 0.46078431372549017} {"Template_token": ["", "}", "else", "{", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "ExecExports", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVGPRs", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";", "break", ";", "}", "}", "}"], "ground_truth": ["if", "(", "!", "Flags", ")", "continue", ";"], "File": "SIWholeQuadMode22", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57898, "Length": 130, "Cover_Rate": 0.37681159420289856} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode22", "Func": "toExact", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57899, "Length": 32, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode22", "Func": "toExact", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57900, "Length": 31, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "SavedWQM", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "SIWholeQuadMode22", "Func": "toWQM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57901, "Length": 53, "Cover_Rate": 0.6022727272727273} {"Template_token": ["", "void", "WholeQuadMode", "::", "toWQM", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Before", ",", "unsigned", "SavedWQM", ")", "{", "if", "(", "SavedWQM", ")", "{", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "SavedWQM", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode22", "Func": "toWQM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57902, "Length": 77, "Cover_Rate": 0.875} {"Template_token": ["", "WorkItem", "(", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode22", "Func": "WorkItem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57903, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "WorkItem", "(", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode22", "Func": "WorkItem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57904, "Length": 5, "Cover_Rate": 1.0} {"Template_token": ["", "dbgs", "(", ")", "<<", "", "<<", "BII", ".", "first", "->", "getNumber", "(", ")", "<<", "", "<<", "", "<<", "PrintState", "(", "BII", ".", "second", ".", "InNeeds", ")", "<<", "", "<<", "PrintState", "(", "BII", ".", "second", ".", "Needs", ")", "<<", "", "<<", "PrintState", "(", "BII", ".", "second", ".", "OutNeeds", ")", "<<", "", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "*", "BII", ".", "first", ")", "{", "auto", "III", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "III", "==", "Instructions", ".", "end", "(", ")", ")", "continue", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "PrintState", "(", "III", "->", "second", ".", "Needs", ")", "<<", "", "<<", "PrintState", "(", "III", "->", "second", ".", "OutNeeds", ")", "<<", "'\\n'", ";"], "File": "SIWholeQuadMode24", "Func": "printInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57905, "Length": 119, "Cover_Rate": 0.85} {"Template_token": ["", "LLVM_DUMP_METHOD", "void", "WholeQuadMode", "::", "printInfo", "(", ")", "{", "for", "(", "const", "auto", "&", "BII", ":", "Blocks", ")", "{", "dbgs", "(", ")", "<<", "", "<<", "BII", ".", "first", "->", "getNumber", "(", ")", "<<", "", "<<", "", "<<", "PrintState", "(", "BII", ".", "second", ".", "InNeeds", ")", "<<", "", "<<", "PrintState", "(", "BII", ".", "second", ".", "Needs", ")", "<<", "", "<<", "PrintState", "(", "BII", ".", "second", ".", "OutNeeds", ")", "<<", "", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "*", "BII", ".", "first", ")", "{"], "ground_truth": ["auto", "III", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";"], "File": "SIWholeQuadMode24", "Func": "printInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57906, "Length": 93, "Cover_Rate": 0.6642857142857143} {"Template_token": ["", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dest", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "SIWholeQuadMode25", "Func": "lowerLiveMaskQueries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57907, "Length": 48, "Cover_Rate": 0.6075949367088608} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "LiveMaskQueries", ")", "{", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dest", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode25", "Func": "lowerLiveMaskQueries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57908, "Length": 67, "Cover_Rate": 0.8481012658227848} {"Template_token": ["", "char", "State", "=", "isEntry", "?", "StateExact", ":", "StateWQM", ";", "auto", "II", "=", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "II", "!=", "IE", ")", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "++", "II", ";", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "(", "", "|", "", ")", "&&", "!", "MI", ".", "isBranch", "(", ")", "&&", "!", "MI", ".", "isTerminator", "(", ")", ")", "continue", ";", "if", "(", "TargetInstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", ">=", "", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "continue", ";", "}", "}", "}", "}", "char", "Needs", "=", "", ";", "char", "OutNeeds", "=", "", ";", "auto", "InstrInfoIt", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "InstrInfoIt", "!=", "Instructions", ".", "end", "(", ")", ")", "{", "Needs", "=", "InstrInfoIt", "->", "second", ".", "Needs", ";"], "ground_truth": ["OutNeeds", "=", "InstrInfoIt", "->", "second", ".", "OutNeeds", ";"], "File": "SIWholeQuadMode25", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57909, "Length": 192, "Cover_Rate": 0.38247011952191234} {"Template_token": ["", "}", "for", "(", "const", "MachineBasicBlock", "*", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "{", "BlockInfo", "&", "PredBI", "=", "Blocks", "[", "Pred", "]", ";", "if", "(", "(", "PredBI", ".", "OutNeeds", "|", "BI", ".", "InNeeds", ")", "==", "PredBI", ".", "OutNeeds", ")", "continue", ";", "PredBI", ".", "OutNeeds", "|=", "BI", ".", "InNeeds", ";", "PredBI", ".", "InNeeds", "|=", "BI", ".", "InNeeds", ";", "Worklist", ".", "push_back", "(", "Pred", ")", ";", "}", "for", "(", "const", "MachineBasicBlock", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "{", "BlockInfo", "&", "SuccBI", "=", "Blocks", "[", "Succ", "]", ";"], "ground_truth": ["if", "(", "(", "SuccBI", ".", "InNeeds", "|", "BI", ".", "OutNeeds", ")", "==", "SuccBI", ".", "InNeeds", ")", "continue", ";"], "File": "SIWholeQuadMode25", "Func": "propagateBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57910, "Length": 107, "Cover_Rate": 0.4908256880733945} {"Template_token": ["", "void", "WholeQuadMode", "::", "propagateBlock", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "std", "::", "vector", "<", "WorkItem", ">", "&", "Worklist", ")", "{", "BlockInfo", "BI", "=", "Blocks", "[", "&", "MBB", "]", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "{", "const", "MachineInstr", "*", "LastMI", "=", "&", "*", "MBB", ".", "rbegin", "(", ")", ";", "InstrInfo", "&", "LastII", "=", "Instructions", "[", "LastMI", "]", ";", "if", "(", "(", "LastII", ".", "OutNeeds", "|", "BI", ".", "OutNeeds", ")", "!=", "LastII", ".", "OutNeeds", ")", "{"], "ground_truth": ["LastII", ".", "OutNeeds", "|=", "BI", ".", "OutNeeds", ";"], "File": "SIWholeQuadMode25", "Func": "propagateBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57911, "Length": 86, "Cover_Rate": 0.3944954128440367} {"Template_token": ["", "if", "(", "(", "II", ".", "OutNeeds", "&", "StateWQM", ")", "&&", "!", "(", "II", ".", "Needs", "&", "StateWQM", ")", "&&", "(", "MI", ".", "isBranch", "(", ")", "||", "MI", ".", "isTerminator", "(", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Instructions", "[", "&", "MI", "]", ".", "Needs", "=", "StateWQM", ";", "II", ".", "Needs", "=", "StateWQM", ";", "}", "BI", ".", "Needs", "|=", "II", ".", "Needs", ";", "if", "(", "(", "BI", ".", "InNeeds", "|", "II", ".", "Needs", ")", "!=", "BI", ".", "InNeeds", ")", "{", "BI", ".", "InNeeds", "|=", "II", ".", "Needs", ";", "Worklist", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "if", "(", "const", "MachineInstr", "*", "PrevMI", "=", "MI", ".", "getPrevNode", "(", ")", ")", "{", "char", "InNeeds", "=", "II", ".", "Needs", "|", "II", ".", "OutNeeds", ";", "if", "(", "!", "PrevMI", "->", "isPHI", "(", ")", ")", "{", "InstrInfo", "&", "PrevII", "=", "Instructions", "[", "PrevMI", "]", ";", "if", "(", "(", "PrevII", ".", "OutNeeds", "|", "InNeeds", ")", "!=", "PrevII", ".", "OutNeeds", ")", "{", "PrevII", ".", "OutNeeds", "|=", "InNeeds", ";", "Worklist", ".", "push_back", "(", "PrevMI", ")", ";", "}", "}", "}", "assert", "(", "II", ".", "Needs", "!=", "(", "StateWQM", "|", "StateExact", ")", ")", ";", "if", "(", "II", ".", "Needs", "!=", "StateWQM", ")", "return", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "Use", ".", "isUse", "(", ")", ")", "continue", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MRI", "->", "def_operands", "(", "Use", ".", "getReg", "(", ")", ")", ")", "{", "const", "MachineInstr", "*", "DefMI", "=", "Def", ".", "getParent", "(", ")", ";", "InstrInfo", "&", "DefII", "=", "Instructions", "[", "DefMI", "]", ";", "if", "(", "DefII", ".", "Needs", "!=", "", ")", "continue", ";", "DefII", ".", "Needs", "=", "StateWQM", ";"], "ground_truth": ["Worklist", ".", "push_back", "(", "DefMI", ")", ";"], "File": "SIWholeQuadMode25", "Func": "propagateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57912, "Length": 309, "Cover_Rate": 0.8465753424657534} {"Template_token": ["", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "", ")", ";", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineInstr", "*", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "unsigned", "LiveMaskReg", "=", "", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "", ")", ";", "}", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode25", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57913, "Length": 148, "Cover_Rate": 0.46984126984126984} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "char", "Flags", ";", "if", "(", "TII", "->", "isWQM", "(", "Opcode", ")", "||", "TII", "->", "isDS", "(", "Opcode", ")", ")", "{", "Flags", "=", "StateWQM", ";", "}", "else", "if", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "mayStore", "(", ")", "&&", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ")", "{", "Flags", "=", "StateExact", ";", "}", "else", "{", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "ExecExports", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "continue", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode25", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57914, "Length": 119, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "WorkItem", "(", "const", "MachineInstr", "*", "MI", ")", ":", "MI", "(", "MI", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode25", "Func": "WorkItem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57915, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "WorkItem", "(", "const", "MachineInstr", "*", "MI", ")", ":", "MI", "(", "MI", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode25", "Func": "WorkItem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57916, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "Instructions", ".", "clear", "(", ")", ";", "Blocks", ".", "clear", "(", ")", ";", "ExecExports", ".", "clear", "(", ")", ";", "LiveMaskQueries", ".", "clear", "(", ")", ";", "const", "Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "", ")", ";", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "unsigned", "LiveMaskReg", "=", "", ";", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "", ")", ";", "}", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIWholeQuadMode28", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57917, "Length": 213, "Cover_Rate": 0.6983606557377049} {"Template_token": ["", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "", ")", ";", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "unsigned", "LiveMaskReg", "=", "", ";", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "", ")", ";", "}", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "return", "true", ";", "}", "}", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "for", "(", "const", "auto", "&", "BII", ":", "Blocks", ")", "processBlock", "(", "const_cast", "<", "MachineBasicBlock", "&", ">", "(", "*", "BII", ".", "first", ")", ",", "LiveMaskReg", ",", "BII", ".", "first", "==", "&", "*", "MF", ".", "begin", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIWholeQuadMode28", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57918, "Length": 223, "Cover_Rate": 0.7311475409836066} {"Template_token": ["", "for", "(", "auto", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "auto", "II", "=", "MBB", ".", "begin", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "char", "Flags", "=", "", ";", "if", "(", "TII", "->", "isWQM", "(", "Opcode", ")", "||", "TII", "->", "isDS", "(", "Opcode", ")", ")", "{", "Flags", "=", "StateWQM", ";", "}", "else", "if", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "mayStore", "(", ")", "&&", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ")", "{", "Flags", "=", "StateExact", ";", "}", "else", "{", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "ExecExports", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVGPRs", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Flags", ")", "continue", ";", "}", "Instructions", "[", "&", "MI", "]", ".", "Needs", "=", "Flags", ";", "Worklist", ".", "push_back", "(", "&", "MI", ")", ";", "GlobalFlags", "|=", "Flags", ";", "}", "if", "(", "WQMOutputs", "&&", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Blocks", "[", "&", "MBB", "]", ".", "OutNeeds", "=", "StateExact", ";", "Worklist", ".", "push_back", "(", "&", "MBB", ")", ";", "GlobalFlags", "|=", "StateExact", ";", "}", "}"], "ground_truth": ["return", "GlobalFlags", ";"], "File": "SIWholeQuadMode28", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57919, "Length": 327, "Cover_Rate": 0.8790322580645161} {"Template_token": ["", "}", "else", "{", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "ExecExports", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVGPRs", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Flags", ")", "continue", ";", "}", "Instructions", "[", "&", "MI", "]", ".", "Needs", "=", "Flags", ";", "Worklist", ".", "push_back", "(", "&", "MI", ")", ";", "GlobalFlags", "|=", "Flags", ";", "}", "if", "(", "WQMOutputs", "&&", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Blocks", "[", "&", "MBB", "]", ".", "OutNeeds", "=", "StateExact", ";"], "ground_truth": ["Worklist", ".", "push_back", "(", "&", "MBB", ")", ";"], "File": "SIWholeQuadMode28", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57920, "Length": 183, "Cover_Rate": 0.49193548387096775} {"Template_token": ["", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "Reg", "==", "", ")", "continue", ";", "for", "(", "MCRegUnitIterator", "RegUnit", "(", "Reg", ",", "TRI", ")", ";", "RegUnit", ".", "isValid", "(", ")", ";", "++", "RegUnit", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "RegUnit", ")", ";", "const", "VNInfo", "*", "Value", "=", "LR", ".", "Query", "(", "LIS", "->", "getInstructionIndex", "(", "MI", ")", ")", ".", "valueIn", "(", ")", ";", "if", "(", "!", "Value", ")", "continue", ";", "if", "(", "Value", "->", "isPHIDef", "(", ")", ")", "continue", ";", "markInstruction", "(", "*", "LIS", "->", "getInstructionFromIndex", "(", "Value", "->", "def", ")", ",", "StateWQM", ",", "Worklist", ")", ";", "}"], "ground_truth": ["continue", ";"], "File": "SIWholeQuadMode29", "Func": "markUsesWQM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57921, "Length": 109, "Cover_Rate": 0.5422885572139303} {"Template_token": ["", "unsigned", "Reg", "=", "Use", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "Reg", "==", "", ")", "continue", ";", "for", "(", "MCRegUnitIterator", "RegUnit", "(", "Reg", ",", "TRI", ")", ";", "RegUnit", ".", "isValid", "(", ")", ";", "++", "RegUnit", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "RegUnit", ")", ";", "const", "VNInfo", "*", "Value", "=", "LR", ".", "Query", "(", "LIS", "->", "getInstructionIndex", "(", "MI", ")", ")", ".", "valueIn", "(", ")", ";", "if", "(", "!", "Value", ")", "continue", ";", "if", "(", "Value", "->", "isPHIDef", "(", ")", ")", "continue", ";", "markInstruction", "(", "*", "LIS", "->", "getInstructionFromIndex", "(", "Value", "->", "def", ")", ",", "StateWQM", ",", "Worklist", ")", ";", "}", "continue", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode29", "Func": "markUsesWQM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57922, "Length": 119, "Cover_Rate": 0.5920398009950248} {"Template_token": ["", "if", "(", "BII", "==", "Blocks", ".", "end", "(", ")", ")", "return", ";", "const", "BlockInfo", "&", "BI", "=", "BII", "->", "second", ";", "if", "(", "!", "(", "BI", ".", "InNeeds", "&", "StateWQM", ")", ")", "return", ";", "if", "(", "!", "isEntry", "&&", "!", "(", "BI", ".", "Needs", "&", "StateExact", ")", "&&", "BI", ".", "OutNeeds", "!=", "StateExact", ")", "return", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "", ")", ";", "unsigned", "SavedWQMReg", "=", "", ";", "bool", "WQMFromExec", "=", "isEntry", ";", "char", "State", "=", "isEntry", "?", "StateExact", ":", "StateWQM", ";", "auto", "II", "=", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "isEntry", ")", "++", "II", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "IE", ";", "for", "(", ";", ";", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", "=", "II", ";", "char", "Needs", "=", "", ";", "char", "OutNeeds", "=", "", ";", "if", "(", "First", "==", "IE", ")", "First", "=", "II", ";", "if", "(", "II", "!=", "IE", ")", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "if", "(", "requiresCorrectState", "(", "MI", ")", ")", "{"], "ground_truth": ["auto", "III", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";"], "File": "SIWholeQuadMode29", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57923, "Length": 189, "Cover_Rate": 0.40384615384615385} {"Template_token": ["", "BI", ".", "Needs", "|=", "II", ".", "Needs", ";", "if", "(", "(", "BI", ".", "InNeeds", "|", "II", ".", "Needs", ")", "!=", "BI", ".", "InNeeds", ")", "{", "BI", ".", "InNeeds", "|=", "II", ".", "Needs", ";", "Worklist", ".", "push_back", "(", "MBB", ")", ";", "}", "if", "(", "MachineInstr", "*", "PrevMI", "=", "MI", ".", "getPrevNode", "(", ")", ")", "{", "char", "InNeeds", "=", "II", ".", "Needs", "|", "II", ".", "OutNeeds", ";", "if", "(", "!", "PrevMI", "->", "isPHI", "(", ")", ")", "{", "InstrInfo", "&", "PrevII", "=", "Instructions", "[", "PrevMI", "]", ";", "if", "(", "(", "PrevII", ".", "OutNeeds", "|", "InNeeds", ")", "!=", "PrevII", ".", "OutNeeds", ")", "{", "PrevII", ".", "OutNeeds", "|=", "InNeeds", ";", "Worklist", ".", "push_back", "(", "PrevMI", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode29", "Func": "propagateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57924, "Length": 115, "Cover_Rate": 0.46558704453441296} {"Template_token": ["", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "", ")", ";", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "unsigned", "LiveMaskReg", "=", "", ";", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "ground_truth": ["MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "", ")", ";"], "File": "SIWholeQuadMode29", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57925, "Length": 148, "Cover_Rate": 0.4431137724550898} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "II", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "char", "Flags", "=", "", ";", "if", "(", "TII", "->", "isDS", "(", "Opcode", ")", ")", "{", "Flags", "=", "StateWQM", ";", "}", "else", "if", "(", "TII", "->", "isWQM", "(", "Opcode", ")", ")", "{", "markUsesWQM", "(", "MI", ",", "Worklist", ")", ";", "GlobalFlags", "|=", "StateWQM", ";", "continue", ";", "}", "else", "if", "(", "TII", "->", "isDisableWQM", "(", "MI", ")", ")", "{", "Flags", "=", "StateExact", ";", "}", "else", "{", "if", "(", "Opcode", "==", "", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVGPRs", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode29", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57926, "Length": 166, "Cover_Rate": 0.5627118644067797} {"Template_token": ["", "while", "(", "II", "!=", "IE", ")", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "++", "II", ";", "if", "(", "TII", "->", "isScalarUnit", "(", "MI", ")", "&&", "!", "MI", ".", "isTerminator", "(", ")", ")", "continue", ";", "if", "(", "TargetInstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", ">=", "", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "continue", ";", "}", "}", "}", "}", "char", "Needs", "=", "", ";", "char", "OutNeeds", "=", "", ";", "auto", "InstrInfoIt", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "InstrInfoIt", "!=", "Instructions", ".", "end", "(", ")", ")", "{", "Needs", "=", "InstrInfoIt", "->", "second", ".", "Needs", ";", "OutNeeds", "=", "InstrInfoIt", "->", "second", ".", "OutNeeds", ";", "if", "(", "OutNeeds", "==", "StateExact", "&&", "MI", ".", "isTerminator", "(", ")", ")", "{", "assert", "(", "Needs", "==", "", ")", ";", "Needs", "=", "StateExact", ";", "}", "}", "if", "(", "Needs", "&&", "State", "!=", "Needs", ")", "{", "if", "(", "Needs", "==", "StateExact", ")", "{", "assert", "(", "!", "SavedWQMReg", ")", ";", "if", "(", "!", "WQMFromExec", "&&", "(", "OutNeeds", "&", "StateWQM", ")", ")", "SavedWQMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "toExact", "(", "MBB", ",", "&", "MI", ",", "SavedWQMReg", ",", "LiveMaskReg", ")", ";", "}", "else", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "", ")", ")", ";", "toWQM", "(", "MBB", ",", "&", "MI", ",", "SavedWQMReg", ")", ";", "SavedWQMReg", "=", "", ";", "}", "State", "=", "Needs", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "State", "==", "StateExact", ")", "MI", ".", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "}", "if", "(", "(", "BI", ".", "OutNeeds", "&", "StateWQM", ")", "&&", "State", "!=", "StateWQM", ")", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "", ")", ")", ";", "toWQM", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "SavedWQMReg", ")", ";", "}", "else", "if", "(", "BI", ".", "OutNeeds", "==", "StateExact", "&&", "State", "!=", "StateExact", ")", "{"], "ground_truth": ["toExact", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "", ",", "LiveMaskReg", ")", ";"], "File": "SIWholeQuadMode31", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57927, "Length": 363, "Cover_Rate": 0.7438524590163934} {"Template_token": ["", "}", "}", "char", "Needs", "=", "", ";", "char", "OutNeeds", "=", "", ";", "auto", "InstrInfoIt", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "InstrInfoIt", "!=", "Instructions", ".", "end", "(", ")", ")", "{", "Needs", "=", "InstrInfoIt", "->", "second", ".", "Needs", ";", "OutNeeds", "=", "InstrInfoIt", "->", "second", ".", "OutNeeds", ";", "if", "(", "OutNeeds", "==", "StateExact", "&&", "MI", ".", "isTerminator", "(", ")", ")", "{", "assert", "(", "Needs", "==", "", ")", ";", "Needs", "=", "StateExact", ";", "}", "}", "if", "(", "Needs", "&&", "State", "!=", "Needs", ")", "{", "if", "(", "Needs", "==", "StateExact", ")", "{", "assert", "(", "!", "SavedWQMReg", ")", ";", "if", "(", "!", "WQMFromExec", "&&", "(", "OutNeeds", "&", "StateWQM", ")", ")", "SavedWQMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "toExact", "(", "MBB", ",", "&", "MI", ",", "SavedWQMReg", ",", "LiveMaskReg", ")", ";", "}", "else", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "", ")", ")", ";", "toWQM", "(", "MBB", ",", "&", "MI", ",", "SavedWQMReg", ")", ";", "SavedWQMReg", "=", "", ";", "}", "State", "=", "Needs", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "State", "==", "StateExact", ")", "MI", ".", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "}", "if", "(", "(", "BI", ".", "OutNeeds", "&", "StateWQM", ")", "&&", "State", "!=", "StateWQM", ")", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "", ")", ")", ";", "toWQM", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "SavedWQMReg", ")", ";", "}", "else", "if", "(", "BI", ".", "OutNeeds", "==", "StateExact", "&&", "State", "!=", "StateExact", ")", "{", "toExact", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "", ",", "LiveMaskReg", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode31", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57928, "Length": 262, "Cover_Rate": 0.5368852459016393} {"Template_token": ["", "const", "TargetRegisterClass", "*", "regClass", "=", "Reg", ".", "isVirtual", "(", ")", "?", "MRI", "->", "getRegClass", "(", "Reg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "const", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "regClass", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";", "}", "else", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToCopyInstrs", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", ";", "MI", "->", "RemoveOperand", "(", "", ")", ";", "MI", "->", "untieRegOperand", "(", "", ")", ";", "}", "else", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode33", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57929, "Length": 176, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "const", "TargetRegisterClass", "*", "regClass", "=", "Reg", ".", "isVirtual", "(", ")", "?", "MRI", "->", "getRegClass", "(", "Reg", ")", ":", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ";", "const", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "regClass", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ")", ")", ";", "}", "else", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToCopyInstrs", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", ";", "MI", "->", "RemoveOperand", "(", "", ")", ";", "MI", "->", "untieRegOperand", "(", "", ")", ";", "}", "else", "{", "assert", "(", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode33", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57930, "Length": 177, "Cover_Rate": 0.731404958677686} {"Template_token": ["", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "Use", ".", "isUse", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Use", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "{", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "for", "(", "MCRegUnitIterator", "RegUnit", "(", "Reg", ",", "TRI", ")", ";", "RegUnit", ".", "isValid", "(", ")", ";", "++", "RegUnit", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "RegUnit", ")", ";", "const", "VNInfo", "*", "Value", "=", "LR", ".", "Query", "(", "LIS", "->", "getInstructionIndex", "(", "MI", ")", ")", ".", "valueIn", "(", ")", ";", "if", "(", "!", "Value", ")", "continue", ";", "if", "(", "Value", "->", "isPHIDef", "(", ")", ")", "continue", ";"], "ground_truth": ["markInstruction", "(", "*", "LIS", "->", "getInstructionFromIndex", "(", "Value", "->", "def", ")", ",", "Flag", ",", "Worklist", ")", ";"], "File": "SIWholeQuadMode33", "Func": "markInstructionUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57931, "Length": 136, "Cover_Rate": 0.6507177033492823} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "Use", ".", "isUse", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Use", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "{", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "for", "(", "MCRegUnitIterator", "RegUnit", "(", "Reg", ",", "TRI", ")", ";", "RegUnit", ".", "isValid", "(", ")", ";", "++", "RegUnit", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "RegUnit", ")", ";", "const", "VNInfo", "*", "Value", "=", "LR", ".", "Query", "(", "LIS", "->", "getInstructionIndex", "(", "MI", ")", ")", ".", "valueIn", "(", ")", ";", "if", "(", "!", "Value", ")", "continue", ";", "if", "(", "Value", "->", "isPHIDef", "(", ")", ")", "continue", ";", "markInstruction", "(", "*", "LIS", "->", "getInstructionFromIndex", "(", "Value", "->", "def", ")", ",", "Flag", ",", "Worklist", ")", ";", "}"], "ground_truth": ["continue", ";"], "File": "SIWholeQuadMode33", "Func": "markInstructionUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57932, "Length": 153, "Cover_Rate": 0.7320574162679426} {"Template_token": ["", "lowerLiveMaskQueries", "(", "Exec", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", "&&", "LowerToMovInstrs", ".", "empty", "(", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}"], "ground_truth": ["lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";"], "File": "SIWholeQuadMode33", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57934, "Length": 128, "Cover_Rate": 0.31683168316831684} {"Template_token": ["", "if", "(", "Inactive", ".", "isUndef", "(", ")", ")", "{", "LowerToCopyInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "Inactive", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "markInstruction", "(", "DefMI", ",", "StateWWM", ",", "Worklist", ")", ";", "}", "}", "}", "SetInactiveInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "TII", "->", "isDisableWQM", "(", "MI", ")", ")", "{", "BBI", ".", "Needs", "|=", "StateExact", ";", "if", "(", "!", "(", "BBI", ".", "InNeeds", "&", "StateExact", ")", ")", "{", "BBI", ".", "InNeeds", "|=", "StateExact", ";", "Worklist", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "GlobalFlags", "|=", "StateExact", ";", "III", ".", "Disabled", "=", "StateWQM", "|", "StateWWM", ";", "continue", ";", "}", "else", "{", "if", "(", "Opcode", "==", "", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVectorRegisters", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Flags", ")", "continue", ";", "}", "markInstruction", "(", "MI", ",", "Flags", ",", "Worklist", ")", ";", "GlobalFlags", "|=", "Flags", ";", "}", "}"], "ground_truth": ["if", "(", "GlobalFlags", "&", "StateWQM", ")", "{"], "File": "SIWholeQuadMode3", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57935, "Length": 254, "Cover_Rate": 0.40901771336553944} {"Template_token": ["", "}", "BI", ".", "Needs", "|=", "II", ".", "Needs", ";", "if", "(", "(", "BI", ".", "InNeeds", "|", "II", ".", "Needs", ")", "!=", "BI", ".", "InNeeds", ")", "{", "BI", ".", "InNeeds", "|=", "II", ".", "Needs", ";", "Worklist", ".", "push_back", "(", "MBB", ")", ";", "}", "if", "(", "MachineInstr", "*", "PrevMI", "=", "MI", ".", "getPrevNode", "(", ")", ")", "{", "char", "InNeeds", "=", "II", ".", "Needs", "|", "II", ".", "OutNeeds", ";", "if", "(", "!", "PrevMI", "->", "isPHI", "(", ")", ")", "{", "InstrInfo", "&", "PrevII", "=", "Instructions", "[", "PrevMI", "]", ";", "if", "(", "(", "PrevII", ".", "OutNeeds", "|", "InNeeds", ")", "!=", "PrevII", ".", "OutNeeds", ")", "{", "PrevII", ".", "OutNeeds", "|=", "InNeeds", ";", "Worklist", ".", "push_back", "(", "PrevMI", ")", ";", "}", "}", "}", "assert", "(", "II", ".", "Needs", "!=", "(", "StateWQM", "|", "StateExact", ")", ")", ";", "if", "(", "II", ".", "Needs", "!=", "StateWQM", ")", "return", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "Use", ".", "isUse", "(", ")", ")", "continue", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "Use", ".", "getReg", "(", ")", ")", ")", "{", "InstrInfo", "&", "DefII", "=", "Instructions", "[", "&", "DefMI", "]", ";", "if", "(", "DefII", ".", "Needs", "!=", "", ")", "continue", ";", "DefII", ".", "Needs", "=", "StateWQM", ";"], "ground_truth": ["Worklist", ".", "push_back", "(", "&", "DefMI", ")", ";"], "File": "SIWholeQuadMode42", "Func": "propagateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57936, "Length": 239, "Cover_Rate": 0.7220543806646526} {"Template_token": ["", "void", "WholeQuadMode", "::", "propagateInstruction", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "WorkItem", ">", "&", "Worklist", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "InstrInfo", "II", "=", "Instructions", "[", "&", "MI", "]", ";", "BlockInfo", "&", "BI", "=", "Blocks", "[", "MBB", "]", ";", "if", "(", "(", "II", ".", "OutNeeds", "&", "StateWQM", ")", "&&", "!", "(", "II", ".", "Needs", "&", "StateWQM", ")", "&&", "MI", ".", "isTerminator", "(", ")", ")", "{", "Instructions", "[", "&", "MI", "]", ".", "Needs", "=", "StateWQM", ";", "II", ".", "Needs", "=", "StateWQM", ";", "}", "BI", ".", "Needs", "|=", "II", ".", "Needs", ";", "if", "(", "(", "BI", ".", "InNeeds", "|", "II", ".", "Needs", ")", "!=", "BI", ".", "InNeeds", ")", "{", "BI", ".", "InNeeds", "|=", "II", ".", "Needs", ";", "Worklist", ".", "push_back", "(", "MBB", ")", ";", "}", "if", "(", "MachineInstr", "*", "PrevMI", "=", "MI", ".", "getPrevNode", "(", ")", ")", "{", "char", "InNeeds", "=", "II", ".", "Needs", "|", "II", ".", "OutNeeds", ";", "if", "(", "!", "PrevMI", "->", "isPHI", "(", ")", ")", "{", "InstrInfo", "&", "PrevII", "=", "Instructions", "[", "PrevMI", "]", ";", "if", "(", "(", "PrevII", ".", "OutNeeds", "|", "InNeeds", ")", "!=", "PrevII", ".", "OutNeeds", ")", "{", "PrevII", ".", "OutNeeds", "|=", "InNeeds", ";", "Worklist", ".", "push_back", "(", "PrevMI", ")", ";", "}", "}", "}", "assert", "(", "II", ".", "Needs", "!=", "(", "StateWQM", "|", "StateExact", ")", ")", ";", "if", "(", "II", ".", "Needs", "!=", "StateWQM", ")", "return", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MI", ".", "uses", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "Use", ".", "isUse", "(", ")", ")", "continue", ";"], "File": "SIWholeQuadMode42", "Func": "propagateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57937, "Length": 260, "Cover_Rate": 0.7854984894259819} {"Template_token": ["", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "", ")", ";", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "unsigned", "LiveMaskReg", "=", "", ";", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "", ")", ";", "}", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode42", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57938, "Length": 160, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "}", "else", "{", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "ExecExports", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVGPRs", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";"], "ground_truth": ["break", ";"], "File": "SIWholeQuadMode42", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57939, "Length": 120, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Flags", "=", "StateExact", ";", "}", "else", "{", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "ExecExports", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVGPRs", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Flags", ")", "continue", ";", "}", "Instructions", "[", "&", "MI", "]", ".", "Needs", "=", "Flags", ";", "Worklist", ".", "push_back", "(", "&", "MI", ")", ";", "GlobalFlags", "|=", "Flags", ";", "}", "if", "(", "WQMOutputs", "&&", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Blocks", "[", "&", "MBB", "]", ".", "OutNeeds", "=", "StateExact", ";", "Worklist", ".", "push_back", "(", "&", "MBB", ")", ";", "GlobalFlags", "|=", "StateExact", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode42", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57940, "Length": 192, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "Idx", "=", "Next", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "MBBI", ";", "if", "(", "MachineInstr", "*", "MI", "=", "LIS", "->", "getInstructionFromIndex", "(", "Idx", ")", ")", "MBBI", "=", "MI", ";", "else", "{", "assert", "(", "Idx", "==", "LIS", "->", "getMBBEndIdx", "(", "&", "MBB", ")", ")", ";", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "}", "while", "(", "MBBI", "!=", "Last", ")", "{", "bool", "IsExecDef", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MBBI", "->", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", ")", "{", "IsExecDef", "|=", "MO", ".", "getReg", "(", ")", "==", "", "||", "MO", ".", "getReg", "(", ")", "==", "", ";", "}", "}", "if", "(", "!", "IsExecDef", ")", "break", ";", "MBBI", "++", ";"], "ground_truth": ["S", "=", "nullptr", ";"], "File": "SIWholeQuadMode4", "Func": "prepareInsertion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57941, "Length": 127, "Cover_Rate": 0.3167082294264339} {"Template_token": ["", "Exec", "=", "", ";", "}", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "Exec", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", "&&", "LowerToMovInstrs", ".", "empty", "(", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{", "LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "Exec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{"], "ground_truth": ["auto", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ST", "->", "isWave32", "(", ")", "?", "", ":", "", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ";"], "File": "SIWholeQuadMode4", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57942, "Length": 199, "Cover_Rate": 0.44419642857142855} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";", "}", "lowerLiveMaskQueries", "(", "LiveMaskReg", ")", ";", "if", "(", "GlobalFlags", "==", "StateWQM", ")", "{", "BuildMI", "(", "Entry", ",", "EntryMI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "lowerCopyInstrs", "(", ")", ";", "return", "true", ";", "}", "}", "DEBUG", "(", "printInfo", "(", ")", ")", ";", "lowerCopyInstrs", "(", ")", ";"], "ground_truth": ["for", "(", "auto", "BII", ":", "Blocks", ")", "processBlock", "(", "*", "BII", ".", "first", ",", "LiveMaskReg", ",", "BII", ".", "first", "==", "&", "*", "MF", ".", "begin", "(", ")", ")", ";"], "File": "SIWholeQuadMode5", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57943, "Length": 124, "Cover_Rate": 0.3583815028901734} {"Template_token": ["", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "ExecExports", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVGPRs", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{"], "ground_truth": ["Flags", "=", "StateWQM", ";"], "File": "SIWholeQuadMode8", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57944, "Length": 108, "Cover_Rate": 0.34726688102893893} {"Template_token": ["", "char", "WholeQuadMode", "::", "analyzeFunction", "(", "MachineFunction", "&", "MF", ")", "{", "std", "::", "vector", "<", "WorkItem", ">", "Worklist", ";", "char", "GlobalFlags", "=", "scanInstructions", "(", "MF", ",", "Worklist", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "WorkItem", "WI", "=", "Worklist", ".", "back", "(", ")", ";", "Worklist", ".", "pop_back", "(", ")", ";", "if", "(", "WI", ".", "MI", ")", "propagateInstruction", "(", "*", "WI", ".", "MI", ",", "Worklist", ")", ";", "else", "propagateBlock", "(", "*", "WI", ".", "MBB", ",", "Worklist", ")", ";", "}", "return", "GlobalFlags", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "analyzeFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57945, "Length": 85, "Cover_Rate": 1.0} {"Template_token": ["", "Worklist", ".", "pop_back", "(", ")", ";", "if", "(", "WI", ".", "MI", ")", "propagateInstruction", "(", "*", "WI", ".", "MI", ",", "Worklist", ")", ";", "else", "propagateBlock", "(", "*", "WI", ".", "MBB", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "analyzeFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57946, "Length": 34, "Cover_Rate": 0.4} {"Template_token": ["", "return", "new", "WholeQuadMode", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "createSIWholeQuadModePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57947, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesCFG", "(", ")", ";"], "File": "SIWholeQuadMode", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57950, "Length": 15, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";"], "File": "SIWholeQuadMode", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57951, "Length": 19, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "return", "", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57952, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57953, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "void", "WholeQuadMode", "::", "lowerCopyInstrs", "(", ")", "{", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToCopyInstrs", ")", "{", "for", "(", "unsigned", "i", "=", "MI", "->", "getNumExplicitOperands", "(", ")", "-", "", ";", "i", ">", "", ";", "i", "--", ")", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57954, "Length": 57, "Cover_Rate": 0.9661016949152542} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToCopyInstrs", ")", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "MI", "->", "getNumExplicitOperands", "(", ")", "-", "", ";", "i", ">", "", ";", "i", "--", ")", "MI", "->", "RemoveOperand", "(", "i", ")", ";"], "File": "SIWholeQuadMode", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57955, "Length": 36, "Cover_Rate": 0.6101694915254238} {"Template_token": ["", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dest", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "Copy", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "lowerLiveMaskQueries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57956, "Length": 64, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Dest", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "Copy", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "SIWholeQuadMode", "Func": "lowerLiveMaskQueries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57957, "Length": 63, "Cover_Rate": 0.65625} {"Template_token": ["", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "RegUnit", ")", ";", "const", "VNInfo", "*", "Value", "=", "LR", ".", "Query", "(", "LIS", "->", "getInstructionIndex", "(", "MI", ")", ")", ".", "valueIn", "(", ")", ";", "if", "(", "!", "Value", ")", "continue", ";", "if", "(", "Value", "->", "isPHIDef", "(", ")", ")", "continue", ";", "markInstruction", "(", "*", "LIS", "->", "getInstructionFromIndex", "(", "Value", "->", "def", ")", ",", "Flag", ",", "Worklist", ")", ";", "}", "continue", ";", "}"], "ground_truth": ["for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "Use", ".", "getReg", "(", ")", ")", ")", "markInstruction", "(", "DefMI", ",", "Flag", ",", "Worklist", ")", ";"], "File": "SIWholeQuadMode", "Func": "markInstructionUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57958, "Length": 97, "Cover_Rate": 0.47549019607843135} {"Template_token": ["", "for", "(", ";", ";", ")", "{", "S", "=", "LR", ".", "getSegmentContaining", "(", "Idx", ")", ";", "if", "(", "!", "S", ")", "break", ";", "if", "(", "PreferLast", ")", "{", "SlotIndex", "Next", "=", "S", "->", "start", ".", "getBaseIndex", "(", ")", ";", "if", "(", "Next", "<", "FirstIdx", ")", "break", ";", "Idx", "=", "Next", ";", "}", "else", "{", "SlotIndex", "Next", "=", "S", "->", "end", ".", "getNextIndex", "(", ")", ".", "getBaseIndex", "(", ")", ";", "if", "(", "Next", ">", "LastIdx", ")", "break", ";", "Idx", "=", "Next", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "MBBI", ";", "if", "(", "MachineInstr", "*", "MI", "=", "LIS", "->", "getInstructionFromIndex", "(", "Idx", ")", ")", "MBBI", "=", "MI", ";", "else", "{", "assert", "(", "Idx", "==", "LIS", "->", "getMBBEndIdx", "(", "&", "MBB", ")", ")", ";", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "}", "if", "(", "S", ")", "MBBI", "=", "saveSCC", "(", "MBB", ",", "MBBI", ")", ";"], "ground_truth": ["return", "MBBI", ";"], "File": "SIWholeQuadMode", "Func": "prepareInsertion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57959, "Length": 144, "Cover_Rate": 0.5236363636363637} {"Template_token": ["", "auto", "III", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "III", "==", "Instructions", ".", "end", "(", ")", ")", "continue", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "PrintState", "(", "III", "->", "second", ".", "Needs", ")", "<<", "", "<<", "PrintState", "(", "III", "->", "second", ".", "OutNeeds", ")", "<<", "'\\n'", ";"], "File": "SIWholeQuadMode", "Func": "printInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57960, "Length": 55, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "if", "(", "III", "==", "Instructions", ".", "end", "(", ")", ")", "continue", ";", "dbgs", "(", ")", "<<", "", "<<", "MI", "<<", "", "<<", "PrintState", "(", "III", "->", "second", ".", "Needs", ")", "<<", "", "<<", "PrintState", "(", "III", "->", "second", ".", "OutNeeds", ")", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "printInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57961, "Length": 45, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "explicit", "PrintState", "(", "int", "State", ")", ":", "State", "(", "State", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "PrintState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57962, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "PrintState", "(", "int", "State", ")", ":", "State", "(", "State", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "PrintState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57963, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "}", "if", "(", "MI", ".", "isTerminator", "(", ")", "&&", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "BI", ".", "OutNeeds", "==", "StateExact", ")", "MI", ".", "getOperand", "(", "", ")", ".", "setImm", "(", "", ")", ";", "++", "Next", ";", "}", "else", "{", "if", "(", "BI", ".", "OutNeeds", "&", "StateWQM", ")", "Needs", "=", "StateWQM", ";", "else", "if", "(", "BI", ".", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "else", "Needs", "=", "StateWQM", "|", "StateExact", ";", "}", "if", "(", "!", "(", "Needs", "&", "State", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "First", ";", "if", "(", "State", "==", "StateWWM", "||", "Needs", "==", "StateWWM", ")", "{", "First", "=", "FirstWWM", ";", "}", "else", "{", "First", "=", "FirstWQM", ";", "}", "MachineBasicBlock", "::", "iterator", "Before", "=", "prepareInsertion", "(", "MBB", ",", "First", ",", "II", ",", "Needs", "==", "StateWQM", ",", "Needs", "==", "StateExact", "||", "WQMFromExec", ")", ";", "if", "(", "State", "==", "StateWWM", ")", "{", "assert", "(", "SavedNonWWMReg", ")", ";", "fromWWM", "(", "MBB", ",", "Before", ",", "SavedNonWWMReg", ")", ";", "State", "=", "NonWWMState", ";", "}", "if", "(", "Needs", "==", "StateWWM", ")", "{", "NonWWMState", "=", "State", ";", "SavedNonWWMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "toWWM", "(", "MBB", ",", "Before", ",", "SavedNonWWMReg", ")", ";", "State", "=", "StateWWM", ";", "}", "else", "{", "if", "(", "State", "==", "StateWQM", "&&", "(", "Needs", "&", "StateExact", ")", "&&", "!", "(", "Needs", "&", "StateWQM", ")", ")", "{", "if", "(", "!", "WQMFromExec", "&&", "(", "OutNeeds", "&", "StateWQM", ")", ")", "SavedWQMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "toExact", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ",", "LiveMaskReg", ")", ";", "State", "=", "StateExact", ";", "}", "else", "if", "(", "State", "==", "StateExact", "&&", "(", "Needs", "&", "StateWQM", ")", "&&", "!", "(", "Needs", "&", "StateExact", ")", ")", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "", ")", ")", ";", "toWQM", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ")", ";", "if", "(", "SavedWQMReg", ")", "{", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SavedWQMReg", ")", ";", "SavedWQMReg", "=", "", ";", "}", "State", "=", "StateWQM", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "Needs", "&", "State", ")", ";"], "File": "SIWholeQuadMode", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57964, "Length": 338, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "Worklist", ".", "push_back", "(", "MBB", ")", ";", "}", "}", "if", "(", "MachineInstr", "*", "PrevMI", "=", "MI", ".", "getPrevNode", "(", ")", ")", "{", "char", "InNeeds", "=", "(", "II", ".", "Needs", "&", "~", "StateWWM", ")", "|", "II", ".", "OutNeeds", ";", "if", "(", "!", "PrevMI", "->", "isPHI", "(", ")", ")", "{", "InstrInfo", "&", "PrevII", "=", "Instructions", "[", "PrevMI", "]", ";", "if", "(", "(", "PrevII", ".", "OutNeeds", "|", "InNeeds", ")", "!=", "PrevII", ".", "OutNeeds", ")", "{", "PrevII", ".", "OutNeeds", "|=", "InNeeds", ";", "Worklist", ".", "push_back", "(", "PrevMI", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "propagateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57965, "Length": 88, "Cover_Rate": 0.32116788321167883} {"Template_token": ["", "bool", "WholeQuadMode", "::", "requiresCorrectState", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isScalarUnit", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isTransient", "(", ")", ")", "{", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", ">=", "", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "", ")", ";"], "File": "SIWholeQuadMode", "Func": "requiresCorrectState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57966, "Length": 67, "Cover_Rate": 0.6442307692307693} {"Template_token": ["", "Instructions", ".", "clear", "(", ")", ";", "Blocks", ".", "clear", "(", ")", ";", "LiveMaskQueries", ".", "clear", "(", ")", ";", "LowerToCopyInstrs", ".", "clear", "(", ")", ";", "CallingConv", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "unsigned", "LiveMaskReg", "=", "", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{", "lowerLiveMaskQueries", "(", "", ")", ";", "if", "(", "!", "(", "GlobalFlags", "&", "StateWWM", ")", ")", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "GlobalFlags", "&", "StateExact", "||", "!", "LiveMaskQueries", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["LiveMaskReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";"], "File": "SIWholeQuadMode", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57967, "Length": 179, "Cover_Rate": 0.5173410404624278} {"Template_token": ["", "continue", ";", "}", "else", "if", "(", "TII", "->", "isDisableWQM", "(", "MI", ")", ")", "{", "BBI", ".", "Needs", "|=", "StateExact", ";", "if", "(", "!", "(", "BBI", ".", "InNeeds", "&", "StateExact", ")", ")", "{", "BBI", ".", "InNeeds", "|=", "StateExact", ";", "Worklist", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "GlobalFlags", "|=", "StateExact", ";", "III", ".", "Disabled", "=", "StateWQM", "|", "StateWWM", ";", "continue", ";", "}", "else", "{", "if", "(", "Opcode", "==", "", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVGPRs", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Flags", ")", "continue", ";", "}", "markInstruction", "(", "MI", ",", "Flags", ",", "Worklist", ")", ";", "GlobalFlags", "|=", "Flags", ";", "}", "}", "if", "(", "GlobalFlags", "&", "StateWQM", ")", "{", "for", "(", "MachineInstr", "*", "MI", ":", "SetInactiveInstrs", ")", "markInstruction", "(", "*", "MI", ",", "StateWQM", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57968, "Length": 201, "Cover_Rate": 0.35575221238938054} {"Template_token": ["", "Flags", "=", "StateWQM", ";", "LowerToCopyInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "markInstructionUses", "(", "MI", ",", "StateWWM", ",", "Worklist", ")", ";", "GlobalFlags", "|=", "StateWWM", ";", "LowerToCopyInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "III", ".", "Disabled", "=", "StateWWM", ";", "MachineOperand", "&", "Inactive", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Inactive", ".", "isReg", "(", ")", ")", "{", "if", "(", "Inactive", ".", "isUndef", "(", ")", ")", "{", "LowerToCopyInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "Inactive", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "markInstruction", "(", "DefMI", ",", "StateWWM", ",", "Worklist", ")", ";", "}", "}", "}", "SetInactiveInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "TII", "->", "isDisableWQM", "(", "MI", ")", ")", "{", "BBI", ".", "Needs", "|=", "StateExact", ";", "if", "(", "!", "(", "BBI", ".", "InNeeds", "&", "StateExact", ")", ")", "{", "BBI", ".", "InNeeds", "|=", "StateExact", ";", "Worklist", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "GlobalFlags", "|=", "StateExact", ";", "III", ".", "Disabled", "=", "StateWQM", "|", "StateWWM", ";", "continue", ";"], "ground_truth": ["}", "else", "{"], "File": "SIWholeQuadMode", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57969, "Length": 219, "Cover_Rate": 0.38761061946902653} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "SIWholeQuadMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57970, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "SIWholeQuadMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57971, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "void", "WholeQuadMode", "::", "toExact", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Before", ",", "unsigned", "SaveWQM", ",", "unsigned", "LiveMaskReg", ")", "{", "MachineInstr", "*", "MI", ";", "if", "(", "SaveWQM", ")", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SaveWQM", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "}", "else", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "}"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "File": "SIWholeQuadMode", "Func": "toExact", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57972, "Length": 101, "Cover_Rate": 0.9181818181818182} {"Template_token": ["", "void", "WholeQuadMode", "::", "toExact", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Before", ",", "unsigned", "SaveWQM", ",", "unsigned", "LiveMaskReg", ")", "{", "MachineInstr", "*", "MI", ";", "if", "(", "SaveWQM", ")", "{"], "ground_truth": ["MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SaveWQM", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";"], "File": "SIWholeQuadMode", "Func": "toExact", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57973, "Length": 57, "Cover_Rate": 0.5181818181818182} {"Template_token": ["", "void", "WholeQuadMode", "::", "toWQM", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Before", ",", "unsigned", "SavedWQM", ")", "{", "MachineInstr", "*", "MI", ";", "if", "(", "SavedWQM", ")", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "SavedWQM", ")", ";", "}", "else", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "toWQM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57974, "Length": 94, "Cover_Rate": 0.9038461538461539} {"Template_token": ["", "void", "WholeQuadMode", "::", "toWWM", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Before", ",", "unsigned", "SaveOrig", ")", "{", "MachineInstr", "*", "MI", ";", "assert", "(", "SaveOrig", ")", ";", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "SaveOrig", ")", ".", "addImm", "(", "-", "", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "toWWM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57975, "Length": 64, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "WorkItem", "(", "MachineInstr", "*", "MI", ")", ":", "MI", "(", "MI", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "WorkItem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57976, "Length": 13, "Cover_Rate": 1.0} {"Template_token": ["", "WorkItem", "(", "MachineInstr", "*", "MI", ")", ":", "MI", "(", "MI", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "WorkItem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 57977, "Length": 13, "Cover_Rate": 1.0}